Compiler_Type
stringclasses 2
values | Target
stringclasses 176
values | Programming Language
stringclasses 3
values | Task
stringclasses 4
values | Target_Type
stringclasses 7
values | Idx
int64 0
636k
| Ground_Truth
listlengths 0
2.32k
| Input
listlengths 1
1.02k
|
---|---|---|---|---|---|---|---|
LLVM | Lanai | CPP | next_suggestion | CPU | 9,900 | [
"return",
"Op",
";"
]
| [
"Op",
"->",
"Tok",
".",
"Data",
"=",
"Str",
".",
"data",
"(",
")",
";",
"Op",
"->",
"Tok",
".",
"Length",
"=",
"Str",
".",
"size",
"(",
")",
";",
"Op",
"->",
"StartLoc",
"=",
"Start",
";",
"Op",
"->",
"EndLoc",
"=",
"Start",
";"
]
|
LLVM | Hexagon | TD | next_suggestion | DSP | 9,901 | [
"let",
"opNewValue",
"=",
"<NUM_LIT>",
";"
]
| [
"def",
"C2_vitpack",
":",
"HInst",
"<",
"(",
"outs",
"IntRegs",
":",
"$",
"Rd32",
")",
",",
"(",
"ins",
"PredRegs",
":",
"$",
"Ps4",
",",
"PredRegs",
":",
"$",
"Pt4",
")",
",",
"<STR_LIT>",
",",
"tc_4414d8b1",
",",
"TypeS_2op",
">",
",",
"Enc_527412",
"{",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"hasNewValue",
"=",
"<NUM_LIT>",
";"
]
|
GCC | arm | CPP | stmt_completion | CPU | 9,902 | [
")",
"{"
]
| [
"vreinterpretq_s8_u8",
"(",
"uint8x16_t",
"_",
"_",
"a"
]
|
LLVM | ARM | CPP | next_suggestion | CPU | 9,903 | [
"}"
]
| [
"const",
"std",
"::",
"vector",
"<",
"MachineBasicBlock",
"*",
">",
"&",
"JTBBs",
"=",
"JT",
"[",
"JTI",
"]",
".",
"MBBs",
";",
"for",
"(",
"unsigned",
"j",
"=",
"<NUM_LIT>",
",",
"ee",
"=",
"JTBBs",
".",
"size",
"(",
")",
";",
"j",
"!=",
"ee",
";",
"++",
"j",
")",
"{",
"MachineBasicBlock",
"*",
"MBB",
"=",
"JTBBs",
"[",
"j",
"]",
";",
"int",
"DTNumber",
"=",
"MBB",
"->",
"getNumber",
"(",
")",
";",
"if",
"(",
"DTNumber",
"<",
"JTNumber",
")",
"{",
"MachineBasicBlock",
"*",
"NewBB",
"=",
"adjustJTTargetBlockForward",
"(",
"MBB",
",",
"MI",
"->",
"getParent",
"(",
")",
")",
";",
"if",
"(",
"NewBB",
")",
"MJTI",
"->",
"ReplaceMBBInJumpTable",
"(",
"JTI",
",",
"JTBBs",
"[",
"j",
"]",
",",
"NewBB",
")",
";",
"MadeChange",
"=",
"true",
";"
]
|
LLVM | AMDGPU | CPP | next_suggestion | GPU | 9,904 | [
"IRBuilder",
"<",
">",
"Builder",
"(",
"EI",
")",
";"
]
| [
"auto",
"LDSEntry",
"=",
"FunctionToLDSToReplaceInst",
".",
"insert",
"(",
"std",
"::",
"make_pair",
"(",
"F",
",",
"DenseMap",
"<",
"GlobalVariable",
"*",
",",
"Value",
"*",
">",
"(",
")",
")",
")",
";",
"if",
"(",
"!",
"LDSEntry",
".",
"second",
")",
"{",
"auto",
"ReplaceInstEntry",
"=",
"LDSEntry",
".",
"first",
"->",
"second",
".",
"insert",
"(",
"std",
"::",
"make_pair",
"(",
"GV",
",",
"nullptr",
")",
")",
";",
"if",
"(",
"!",
"ReplaceInstEntry",
".",
"second",
")",
"return",
"ReplaceInstEntry",
".",
"first",
"->",
"second",
";",
"}",
"auto",
"*",
"EI",
"=",
"&",
"(",
"*",
"(",
"F",
"->",
"getEntryBlock",
"(",
")",
".",
"getFirstInsertionPt",
"(",
")",
")",
")",
";"
]
|
LLVM | NMX | CPP | stmt_completion | VLIW | 9,905 | [
";"
]
| [
"case",
"AsmToken",
"::",
"Integer",
":",
"case",
"AsmToken",
"::",
"Minus",
":",
"case",
"AsmToken",
"::",
"Plus",
":",
"return",
"(",
"getParser",
"(",
")",
".",
"parseExpression",
"(",
"Res",
")",
")",
";",
"case",
"AsmToken",
"::",
"Percent",
":",
"return",
"parseRelocOperand",
"(",
"Res",
")",
";",
"case",
"AsmToken",
"::",
"LParen",
":",
"return",
"false",
";",
"}",
"return",
"true"
]
|
GCC | mips | MD | next_suggestion | CPU | 9,906 | [
"<STR_LIT>"
]
| [
"UNSPEC_DPAQ_SA_L_W",
")",
")",
"(",
"set",
"(",
"reg",
":",
"CCDSP",
"CCDSP_OU_REGNUM",
")",
"(",
"unspec",
":",
"CCDSP",
"[",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"match_dup",
"<NUM_LIT>",
")",
"]",
"UNSPEC_DPAQ_SA_L_W",
")",
")",
"]",
"<STR_LIT>"
]
|
GCC | m68k | MD | next_suggestion | MPU | 9,907 | [
"(",
"match_operand",
":",
"QI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
"]"
]
| [
"(",
"define_insn",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"QI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"minus",
":",
"QI",
"(",
"match_operand",
":",
"QI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")"
]
|
LLVM | ARM | TD | stmt_completion | CPU | 9,908 | [
",",
"<NUM_LIT>",
">",
";"
]
| [
"def",
"MVE_UQRSHL",
":",
"MVE_ScalarShiftSRegReg",
"<",
"<STR_LIT>"
]
|
LLVM | ARM64 | TD | next_suggestion | CPU | 9,909 | [
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"dst2",
";"
]
| [
"bits",
"<",
"<NUM_LIT>",
">",
"dst",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"dst2",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"base",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"offset",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"opc",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"V",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"L",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"offset",
";"
]
|
LLVM | AMDGPU | CPP | next_suggestion | GPU | 9,910 | [
"addRegOperands",
"(",
"Inst",
",",
"N",
")",
";"
]
| [
"Modifiers",
"Mods",
"=",
"getModifiers",
"(",
")",
";",
"Inst",
".",
"addOperand",
"(",
"MCOperand",
"::",
"createImm",
"(",
"Mods",
".",
"getModifiersOperand",
"(",
")",
")",
")",
";",
"assert",
"(",
"isRegKind",
"(",
")",
")",
";"
]
|
GCC | bfin | CPP | program_repair | DSP | 9,911 | [
"<FIXS>",
"addr",
"=",
"plus_constant",
"(",
"Pmode",
",",
"pic_offset_table_rtx",
",",
"-",
"<NUM_LIT>",
"-",
"bfin_library_id",
"*",
"<NUM_LIT>",
")",
";",
"<FIXE>"
]
| [
"return",
"pic_offset_table_rtx",
";",
"if",
"(",
"global_options_set",
".",
"x_bfin_library_id",
")",
"<BUGS>",
"addr",
"=",
"plus_constant",
"(",
"pic_offset_table_rtx",
",",
"-",
"<NUM_LIT>",
"-",
"bfin_library_id",
"*",
"<NUM_LIT>",
")",
";",
"<BUGE>",
"elseaddr",
"=",
"gen_rtx_PLUS",
"(",
"Pmode",
",",
"pic_offset_table_rtx",
",",
"gen_rtx_UNSPEC",
"(",
"Pmode",
",",
"gen_rtvec",
"(",
"<NUM_LIT>",
",",
"const0_rtx",
")",
","
]
|
LLVM | AArch64 | CPP | stmt_completion | CPU | 9,912 | [
",",
"bool",
"RelaxAll",
")",
"{"
]
| [
"static",
"MCStreamer",
"*",
"createELFStreamer",
"(",
"const",
"Triple",
"&",
"T",
",",
"MCContext",
"&",
"Ctx",
",",
"std",
"::",
"unique_ptr",
"<",
"MCAsmBackend",
">",
"&&",
"TAB",
",",
"raw_pwrite_stream",
"&",
"OS",
",",
"std",
"::",
"unique_ptr",
"<",
"MCCodeEmitter",
">",
"&&",
"Emitter"
]
|
LLVM | AArch64 | TD | next_suggestion | CPU | 9,913 | [
"}"
]
| [
"let",
"MCOperandPredicate",
"=",
"[",
"{",
"if",
"(",
"!",
"MCOp",
".",
"isImm",
"(",
")",
")",
"return",
"false",
";",
"int64_t",
"Val",
"=",
"AArch64_AM",
":",
":",
"decodeLogicalImmediate",
"(",
"MCOp",
".",
"getImm",
"(",
")",
",",
"<NUM_LIT>",
")",
";",
"return",
"AArch64_AM",
":",
":",
"isSVEMaskOfIdenticalElements",
"<",
"int64_t",
">",
"(",
"Val",
")",
"&",
"&",
"AArch64_AM",
":",
":",
"isSVEMoveMaskPreferredLogicalImmediate",
"(",
"Val",
")",
";",
"}",
"]",
";"
]
|
GCC | mips | CPP | program_repair | CPU | 9,914 | [
"<FIXS>",
"if",
"(",
"op1",
"!=",
"CONST0_RTX",
"(",
"GET_MODE",
"(",
"op1",
")",
")",
")",
"<FIXE>",
"<FIXS>",
"#",
"ifdef",
"TARGET_FP_CALL_32if",
"(",
"FP_CALL_GP_REG_P",
"(",
"regno0",
")",
")",
"ret",
"=",
"<STR_LIT>",
"li.d\\t%0,%1\\n\\tdsll\\t%D0,%0,32\\n\\tdsrl\\t%D0,32\\n\\tdsrl\\t%0,32",
"<STR_LIT>",
";",
"else",
"#",
"endifret",
"=",
"<STR_LIT>",
"li.d\\t%0,%1",
"<STR_LIT>",
";",
"<FIXE>"
]
| [
"else",
"if",
"(",
"code1",
"==",
"CONST_DOUBLE",
")",
"{",
"<BUGS>",
"if",
"(",
"CONST_DOUBLE_HIGH",
"(",
"op1",
")",
"!=",
"<NUM_LIT>",
"||",
"CONST_DOUBLE_LOW",
"(",
"op1",
")",
"!=",
"<NUM_LIT>",
")",
"<BUGE>",
"{",
"if",
"(",
"GET_MODE",
"(",
"op1",
")",
"==",
"DFmode",
")",
"{",
"delay",
"=",
"DELAY_LOAD",
";",
"<BUGS>",
"ret",
"=",
"<STR_LIT>",
"li.d\\t%0,%1",
"<STR_LIT>",
";",
"<BUGE>",
"}",
"else",
"{",
"operands",
"[",
"<NUM_LIT>",
"]",
"=",
"GEN_INT",
"(",
"CONST_DOUBLE_LOW",
"(",
"op1",
")",
")",
";"
]
|
LLVM | VideoCore4 | CPP | stmt_completion | DSP | 9,915 | [
"this",
",",
"PM",
")",
";"
]
| [
"return",
"new",
"VideoCore4PassConfig",
"("
]
|
GCC | i386 | CPP | next_suggestion | CPU | 9,916 | [
"}"
]
| [
"extern",
"_",
"_",
"inline",
"void",
"_",
"_",
"attribute__",
"(",
"(",
"_",
"_",
"gnu_inline__",
",",
"_",
"_",
"always_inline__",
",",
"_",
"_",
"artificial__",
")",
")",
"_",
"mm512_i64scatter_epi64",
"(",
"void",
"*",
"_",
"_",
"addr",
",",
"_",
"_",
"m512i",
"_",
"_",
"index",
",",
"_",
"_",
"m512i",
"_",
"_",
"v1",
",",
"int",
"_",
"_",
"scale",
")",
"{",
"_",
"_",
"builtin_ia32_scatterdiv8di",
"(",
"_",
"_",
"addr",
",",
"(",
"_",
"_",
"mmask8",
")",
"<NUM_LIT>",
",",
"(",
"_",
"_",
"v8di",
")",
"_",
"_",
"index",
",",
"(",
"_",
"_",
"v8di",
")",
"_",
"_",
"v1",
",",
"_",
"_",
"scale",
")",
";"
]
|
GCC | rs6000 | MD | stmt_completion | CPU | 9,917 | [
")"
]
| [
"(",
"define_c_enum",
"<STR_LIT>",
"[",
"UNSPEC_PREDICATE",
"UNSPEC_REDUC",
"]"
]
|
LLVM | ARM | CPP | stmt_completion | CPU | 9,918 | [
"dl",
")",
")",
";"
]
| [
"SDLoc",
"dl",
"(",
"Op",
")",
";",
"EVT",
"VT",
"=",
"Op",
".",
"getValueType",
"(",
")",
";",
"EVT",
"Op1VT",
"=",
"V1",
".",
"getValueType",
"(",
")",
";",
"EVT",
"Op2VT",
"=",
"V2",
".",
"getValueType",
"(",
")",
";",
"unsigned",
"NumElts",
"=",
"VT",
".",
"getVectorNumElements",
"(",
")",
";",
"assert",
"(",
"Op1VT",
"==",
"Op2VT",
"&&",
"<STR_LIT>",
"Operand types don't match!",
"<STR_LIT>",
")",
";",
"assert",
"(",
"VT",
".",
"getScalarSizeInBits",
"(",
")",
"==",
"<NUM_LIT>",
"&&",
"<STR_LIT>",
"Unexpected custom CONCAT_VECTORS lowering",
"<STR_LIT>",
")",
";",
"assert",
"(",
"ST",
"->",
"hasMVEIntegerOps",
"(",
")",
"&&",
"<STR_LIT>",
"CONCAT_VECTORS lowering only supported for MVE",
"<STR_LIT>",
")",
";",
"SDValue",
"NewV1",
"=",
"PromoteMVEPredVector",
"(",
"dl",
",",
"V1",
",",
"Op1VT",
",",
"DAG",
")",
";",
"SDValue",
"NewV2",
"=",
"PromoteMVEPredVector",
"(",
"dl",
",",
"V2",
",",
"Op2VT",
",",
"DAG",
")",
";",
"MVT",
"ElType",
"=",
"getVectorTyFromPredicateVector",
"(",
"VT",
")",
".",
"getScalarType",
"(",
")",
".",
"getSimpleVT",
"(",
")",
";",
"EVT",
"ConcatVT",
"=",
"MVT",
"::",
"getVectorVT",
"(",
"ElType",
",",
"NumElts",
")",
";",
"SDValue",
"ConVec",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"UNDEF",
",",
"dl",
",",
"ConcatVT",
")",
";",
"auto",
"ExractInto",
"=",
"[",
"&",
"DAG",
",",
"&",
"dl",
"]",
"(",
"SDValue",
"NewV",
",",
"SDValue",
"ConVec",
",",
"unsigned",
"&",
"j",
")",
"{",
"EVT",
"NewVT",
"=",
"NewV",
".",
"getValueType",
"(",
")",
";",
"EVT",
"ConcatVT",
"=",
"ConVec",
".",
"getValueType",
"(",
")",
";",
"for",
"(",
"unsigned",
"i",
"=",
"<NUM_LIT>",
",",
"e",
"=",
"NewVT",
".",
"getVectorNumElements",
"(",
")",
";",
"i",
"<",
"e",
";",
"i",
"++",
",",
"j",
"++",
")",
"{",
"SDValue",
"Elt",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"EXTRACT_VECTOR_ELT",
",",
"dl",
",",
"MVT",
"::",
"i32",
",",
"NewV",
",",
"DAG",
".",
"getIntPtrConstant",
"(",
"i",
","
]
|
GCC | mips | CPP | stmt_completion | CPU | 9,919 | [
"int32x2_t",
"t",
")",
"{"
]
| [
"psubw_s",
"(",
"int32x2_t",
"s",
","
]
|
LLVM | Hexagon | TD | next_suggestion | DSP | 9,920 | [
"let",
"prefersSlot3",
"=",
"<NUM_LIT>",
";"
]
| [
"def",
"A2_addpsat",
":",
"HInst",
"<",
"(",
"outs",
"DoubleRegs",
":",
"$",
"Rdd32",
")",
",",
"(",
"ins",
"DoubleRegs",
":",
"$",
"Rss32",
",",
"DoubleRegs",
":",
"$",
"Rtt32",
")",
",",
"<STR_LIT>",
",",
"tc_779080bf",
",",
"TypeALU64",
">",
",",
"Enc_a56825",
"{",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";"
]
|
LLVM | X86 | CPP | next_suggestion | CPU | 9,921 | [
"case",
"ISD",
"::",
"SETGE",
":"
]
| [
"return",
"<NUM_LIT>",
";",
"case",
"ISD",
"::",
"SETULT",
":",
"case",
"ISD",
"::",
"SETLT",
":",
"return",
"<NUM_LIT>",
";",
"case",
"ISD",
"::",
"SETUGT",
":",
"case",
"ISD",
"::",
"SETGT",
":",
"return",
"<NUM_LIT>",
";",
"case",
"ISD",
"::",
"SETUGE",
":"
]
|
GCC | or1k | MD | next_suggestion | CPU | 9,922 | [
"if",
"(",
"MEM_P",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
"&",
"&",
"!",
"const0_operand",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"DImode",
")",
")"
]
| [
"(",
"define_expand",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"DI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"DI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
"]",
"<STR_LIT>",
"{"
]
|
LLVM | PowerPC | TD | stmt_completion | CPU | 9,923 | [
"<STR_LIT>",
">",
";"
]
| [
"def",
"HasICBT",
":",
"Predicate",
"<"
]
|
GCC | aarch64 | CPP | program_repair | CPU | 9,924 | [
"<FIXS>",
"if",
"(",
"callee_adjust",
"!=",
"<NUM_LIT>",
"||",
"maybe_gt",
"(",
"initial_adjust",
",",
"<NUM_LIT>",
")",
")",
"<FIXE>"
]
| [
"if",
"(",
"callee_adjust",
"!=",
"<NUM_LIT>",
")",
"aarch64_pop_regs",
"(",
"reg1",
",",
"reg2",
",",
"callee_adjust",
",",
"&",
"cfi_ops",
")",
";",
"<BUGS>",
"if",
"(",
"callee_adjust",
"!=",
"<NUM_LIT>",
"||",
"initial_adjust",
">",
"<NUM_LIT>",
")",
"<BUGE>",
"{",
"insn",
"=",
"get_last_insn",
"(",
")",
";"
]
|
LLVM | Hexagon | CPP | next_suggestion | DSP | 9,925 | [
"}"
]
| [
"}",
"unsigned",
"NumNodesBlocking",
"=",
"<NUM_LIT>",
";",
"if",
"(",
"Q",
".",
"getID",
"(",
")",
"==",
"TopQID",
")",
"{",
"for",
"(",
"SUnit",
"::",
"const_succ_iterator",
"I",
"=",
"SU",
"->",
"Succs",
".",
"begin",
"(",
")",
",",
"E",
"=",
"SU",
"->",
"Succs",
".",
"end",
"(",
")",
";",
"I",
"!=",
"E",
";",
"++",
"I",
")",
"if",
"(",
"getSingleUnscheduledPred",
"(",
"I",
"->",
"getSUnit",
"(",
")",
")",
"==",
"SU",
")",
"++",
"NumNodesBlocking",
";",
"}",
"else",
"{",
"for",
"(",
"SUnit",
"::",
"const_pred_iterator",
"I",
"=",
"SU",
"->",
"Preds",
".",
"begin",
"(",
")",
",",
"E",
"=",
"SU",
"->",
"Preds",
".",
"end",
"(",
")",
";",
"I",
"!=",
"E",
";",
"++",
"I",
")",
"if",
"(",
"getSingleUnscheduledSucc",
"(",
"I",
"->",
"getSUnit",
"(",
")",
")",
"==",
"SU",
")",
"++",
"NumNodesBlocking",
";"
]
|
GCC | bfin | CPP | stmt_completion | DSP | 9,926 | [
"(",
"insn",
")",
";"
]
| [
"pat",
"=",
"PATTERN",
"(",
"insn",
")",
";",
"if",
"(",
"GET_CODE",
"(",
"pat",
")",
"==",
"USE",
"||",
"GET_CODE",
"(",
"pat",
")",
"==",
"CLOBBER",
"||",
"GET_CODE",
"(",
"pat",
")",
"==",
"ASM_INPUT",
"||",
"asm_noperands",
"(",
"pat",
")",
">=",
"<NUM_LIT>",
")",
"continue",
";",
"if",
"(",
"JUMP_P",
"(",
"insn",
")",
")",
"{",
"if",
"(",
"any_condjump_p",
"(",
"insn",
")",
"&&",
"!",
"cbranch_predicted_taken_p",
"(",
"insn",
")",
")",
"{",
"rtx",
"n",
"=",
"next_real_insn",
"(",
"insn",
")",
";",
"emit_insn_before",
"(",
"gen_stall",
"(",
"GEN_INT",
"(",
"<NUM_LIT>",
")",
")",
",",
"n",
")",
";",
"}",
"}",
"}",
"for",
"(",
"insn",
"=",
"get_insns",
"(",
")",
";",
"insn",
";",
"insn",
"=",
"NEXT_INSN",
"(",
"insn",
")",
")",
"{",
"if",
"(",
"JUMP_P",
"(",
"insn",
")",
"&&",
"any_condjump_p",
"(",
"insn",
")",
"&&",
"(",
"cbranch_predicted_taken_p",
"(",
"insn",
")",
")",
")",
"{",
"rtx",
"target",
"=",
"JUMP_LABEL"
]
|
LLVM | Patmos | CPP | code_generation | VLIW | 9,927 | [
"void",
"PatmosFrameLowering",
"::",
"eliminateCallFramePseudoInstr",
"(",
"MachineFunction",
"&",
"MF",
",",
"MachineBasicBlock",
"&",
"MBB",
",",
"MachineBasicBlock",
"::",
"iterator",
"I",
")",
"const",
"{",
"const",
"TargetInstrInfo",
"&",
"TII",
"=",
"*",
"TM",
".",
"getInstrInfo",
"(",
")",
";",
"if",
"(",
"TM",
".",
"getFrameLowering",
"(",
")",
"->",
"hasFP",
"(",
"MF",
")",
")",
"{",
"MachineInstr",
"&",
"MI",
"=",
"*",
"I",
";",
"DebugLoc",
"dl",
"=",
"MI",
".",
"getDebugLoc",
"(",
")",
";",
"int",
"Size",
"=",
"MI",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getImm",
"(",
")",
";",
"unsigned",
"Opcode",
";",
"if",
"(",
"MI",
".",
"getOpcode",
"(",
")",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
"{",
"Opcode",
"=",
"(",
"Size",
"<=",
"<NUM_LIT>",
")",
"?",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"}",
"else",
"if",
"(",
"MI",
".",
"getOpcode",
"(",
")",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
"{",
"Opcode",
"=",
"(",
"Size",
"<=",
"<NUM_LIT>",
")",
"?",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"}",
"else",
"{",
"llvm_unreachable",
"(",
"<STR_LIT>",
"Unsupported pseudo instruction.",
"<STR_LIT>",
")",
";",
"}",
"if",
"(",
"Size",
")",
"AddDefaultPred",
"(",
"BuildMI",
"(",
"MBB",
",",
"I",
",",
"dl",
",",
"TII",
".",
"get",
"(",
"Opcode",
")",
",",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
")",
".",
"addReg",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
".",
"addImm",
"(",
"Size",
")",
";",
"}",
"MBB",
".",
"erase",
"(",
"I",
")",
";",
"}"
]
| [
"This",
"method",
"is",
"called",
"during",
"prolog/epilog",
"code",
"insertion",
"to",
"eliminate",
"call",
"frame",
"setup",
"and",
"destroy",
"pseudo",
"instructions",
"(",
"but",
"only",
"if",
"the",
"Target",
"is",
"using",
"them",
")",
"."
]
|
LLVM | X86 | CPP | stmt_completion | CPU | 9,928 | [
"getPointerTy",
"(",
")",
")",
",",
"Result",
")",
";"
]
| [
"JumpTableSDNode",
"*",
"JT",
"=",
"cast",
"<",
"JumpTableSDNode",
">",
"(",
"Op",
")",
";",
"unsigned",
"char",
"OpFlag",
"=",
"<NUM_LIT>",
";",
"unsigned",
"WrapperKind",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"CodeModel",
"::",
"Model",
"M",
"=",
"getTargetMachine",
"(",
")",
".",
"getCodeModel",
"(",
")",
";",
"if",
"(",
"Subtarget",
"->",
"isPICStyleRIPRel",
"(",
")",
"&&",
"(",
"M",
"==",
"CodeModel",
"::",
"Small",
"||",
"M",
"==",
"CodeModel",
"::",
"Kernel",
")",
")",
"WrapperKind",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"else",
"if",
"(",
"Subtarget",
"->",
"isPICStyleGOT",
"(",
")",
")",
"OpFlag",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"else",
"if",
"(",
"Subtarget",
"->",
"isPICStyleStubPIC",
"(",
")",
")",
"OpFlag",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"SDValue",
"Result",
"=",
"DAG",
".",
"getTargetJumpTable",
"(",
"JT",
"->",
"getIndex",
"(",
")",
",",
"getPointerTy",
"(",
")",
",",
"OpFlag",
")",
";",
"DebugLoc",
"DL",
"=",
"JT",
"->",
"getDebugLoc",
"(",
")",
";",
"Result",
"=",
"DAG",
".",
"getNode",
"(",
"WrapperKind",
",",
"DL",
",",
"getPointerTy",
"(",
")",
",",
"Result",
")",
";",
"if",
"(",
"OpFlag",
")",
"Result",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"ADD",
",",
"DL",
",",
"getPointerTy",
"(",
")",
",",
"DAG",
".",
"getNode",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"DebugLoc",
"(",
")",
","
]
|
LLVM | ARM | CPP | next_suggestion | CPU | 9,929 | [
"return",
"Value",
">",
"<NUM_LIT>",
"&&",
"Value",
"<",
"<NUM_LIT>",
";"
]
| [
"bool",
"isImm1_32",
"(",
")",
"const",
"{",
"if",
"(",
"!",
"isImm",
"(",
")",
")",
"return",
"false",
";",
"const",
"MCConstantExpr",
"*",
"CE",
"=",
"dyn_cast",
"<",
"MCConstantExpr",
">",
"(",
"getImm",
"(",
")",
")",
";",
"if",
"(",
"!",
"CE",
")",
"return",
"false",
";",
"int64_t",
"Value",
"=",
"CE",
"->",
"getValue",
"(",
")",
";"
]
|
LLVM | AMDGPU | CPP | next_suggestion | GPU | 9,930 | [
"SMLoc",
"S",
"=",
"Parser",
".",
"getTok",
"(",
")",
".",
"getLoc",
"(",
")",
";"
]
| [
"StringRef",
"Str",
"=",
"Parser",
".",
"getTok",
"(",
")",
".",
"getString",
"(",
")",
";",
"int",
"Slot",
"=",
"StringSwitch",
"<",
"int",
">",
"(",
"Str",
")",
".",
"Case",
"(",
"<STR_LIT>",
"p10",
"<STR_LIT>",
",",
"<NUM_LIT>",
")",
".",
"Case",
"(",
"<STR_LIT>",
"p20",
"<STR_LIT>",
",",
"<NUM_LIT>",
")",
".",
"Case",
"(",
"<STR_LIT>",
"p0",
"<STR_LIT>",
",",
"<NUM_LIT>",
")",
".",
"Default",
"(",
"-",
"<NUM_LIT>",
")",
";"
]
|
GCC | arm | MD | stmt_completion | CPU | 9,931 | [
"<STR_LIT>",
")"
]
| [
"(",
"define_cpu_unit",
"<STR_LIT>"
]
|
LLVM | AArch64 | CPP | program_repair | CPU | 9,932 | [
"<FIXS>",
"void",
"SelectPredicatedStore",
"(",
"SDNode",
"*",
"N",
",",
"unsigned",
"NumVecs",
",",
"const",
"unsigned",
"Opc",
")",
";",
"<FIXE>"
]
| [
"void",
"SelectPostStore",
"(",
"SDNode",
"*",
"N",
",",
"unsigned",
"NumVecs",
",",
"unsigned",
"Opc",
")",
";",
"void",
"SelectStoreLane",
"(",
"SDNode",
"*",
"N",
",",
"unsigned",
"NumVecs",
",",
"unsigned",
"Opc",
")",
";",
"void",
"SelectPostStoreLane",
"(",
"SDNode",
"*",
"N",
",",
"unsigned",
"NumVecs",
",",
"unsigned",
"Opc",
")",
";",
"<BUGS>",
"template",
"unsigned",
"Scale",
">",
"void",
"SelectPredicatedStore",
"(",
"SDNode",
"*",
"N",
",",
"unsigned",
"NumVecs",
",",
"const",
"unsigned",
"Opc_rr",
",",
"const",
"unsigned",
"Opc_ri",
")",
";",
"template",
"unsigned",
"Scale",
">",
"std",
"::",
"tuple",
"unsigned",
",",
"SDValue",
",",
"SDValue",
">",
"findAddrModeSVELoadStore",
"(",
"SDNode",
"*",
"N",
",",
"const",
"unsigned",
"Opc_rr",
",",
"const",
"unsigned",
"Opc_ri",
",",
"const",
"SDValue",
"&",
"OldBase",
",",
"const",
"SDValue",
"&",
"OldOffset",
")",
";",
"<BUGE>",
"bool",
"tryBitfieldExtractOp",
"(",
"SDNode",
"*",
"N",
")",
";",
"bool",
"tryBitfieldExtractOpFromSExt",
"(",
"SDNode",
"*",
"N",
")",
";"
]
|
LLVM | AMDGPU | CPP | stmt_completion | GPU | 9,933 | [
",",
"OptimizationRemarkEmitter",
"*",
"ORE",
")",
"{"
]
| [
"void",
"GCNTTIImpl",
"::",
"getUnrollingPreferences",
"(",
"Loop",
"*",
"L",
",",
"ScalarEvolution",
"&",
"SE",
",",
"TTI",
"::",
"UnrollingPreferences",
"&",
"UP"
]
|
LLVM | AArch64 | TD | stmt_completion | CPU | 9,934 | [
"LDTRBi",
")",
">",
";"
]
| [
"def",
":",
"InstRW",
"<",
"[",
"A64FXWrite_5Cyc_GI56",
"]",
",",
"(",
"instrs"
]
|
GCC | arm | CPP | code_generation | CPU | 9,935 | [
"void",
"arm_emit_fp16_const",
"(",
"rtx",
"c",
")",
"{",
"REAL_VALUE_TYPE",
"r",
";",
"long",
"bits",
";",
"REAL_VALUE_FROM_CONST_DOUBLE",
"(",
"r",
",",
"c",
")",
";",
"bits",
"=",
"real_to_target",
"(",
"NULL",
",",
"&",
"r",
",",
"HFmode",
")",
";",
"if",
"(",
"WORDS_BIG_ENDIAN",
")",
"assemble_zeros",
"(",
"<NUM_LIT>",
")",
";",
"assemble_integer",
"(",
"GEN_INT",
"(",
"bits",
")",
",",
"<NUM_LIT>",
",",
"BITS_PER_WORD",
",",
"<NUM_LIT>",
")",
";",
"if",
"(",
"!",
"WORDS_BIG_ENDIAN",
")",
"assemble_zeros",
"(",
"<NUM_LIT>",
")",
";",
"}"
]
| [
"Emit",
"a",
"fp16",
"constant",
"appropriately",
"padded",
"to",
"occupy",
"a",
"4-byte",
"word",
".",
"HFmode",
"constant",
"pool",
"entries",
"are",
"actually",
"loaded",
"with",
"ldr",
"."
]
|
LLVM | AArch64 | TD | stmt_completion | CPU | 9,936 | [
"<STR_LIT>",
";"
]
| [
"class",
"N2VShiftAdd",
"<",
"bit",
"q",
",",
"bit",
"u",
",",
"bits",
"<",
"<NUM_LIT>",
">",
"opcode",
",",
"string",
"asmop",
",",
"string",
"T",
",",
"RegisterOperand",
"VPRC",
",",
"ValueType",
"Ty",
",",
"Operand",
"ImmTy",
",",
"SDNode",
"OpNode",
">",
":",
"NeonI_2VShiftImm",
"<",
"q",
",",
"u",
",",
"opcode",
",",
"(",
"outs",
"VPRC",
":",
"$",
"Rd",
")",
",",
"(",
"ins",
"VPRC",
":",
"$",
"src",
",",
"VPRC",
":",
"$",
"Rn",
",",
"ImmTy",
":",
"$",
"Imm",
")",
",",
"asmop",
"#",
"<STR_LIT>",
"#",
"T",
"#",
"<STR_LIT>",
"#",
"T",
"#",
"<STR_LIT>",
",",
"[",
"(",
"set",
"(",
"Ty",
"VPRC",
":",
"$",
"Rd",
")",
",",
"(",
"Ty",
"(",
"add",
"(",
"Ty",
"VPRC",
":",
"$",
"src",
")",
",",
"(",
"Ty",
"(",
"OpNode",
"(",
"Ty",
"VPRC",
":",
"$",
"Rn",
")",
",",
"(",
"Ty",
"(",
"Neon_vdup",
"(",
"i32",
"ImmTy",
":",
"$",
"Imm",
")",
")",
")",
")",
")",
")",
")",
")",
"]",
",",
"NoItinerary",
">",
"{",
"let",
"Constraints",
"="
]
|
LLVM | AMDGPU | CPP | next_suggestion | GPU | 9,937 | [
"}"
]
| [
"void",
"R600TTIImpl",
"::",
"getUnrollingPreferences",
"(",
"Loop",
"*",
"L",
",",
"ScalarEvolution",
"&",
"SE",
",",
"TTI",
"::",
"UnrollingPreferences",
"&",
"UP",
",",
"OptimizationRemarkEmitter",
"*",
"ORE",
")",
"{",
"CommonTTI",
".",
"getUnrollingPreferences",
"(",
"L",
",",
"SE",
",",
"UP",
",",
"ORE",
")",
";"
]
|
GCC | m68k | MD | stmt_completion | MPU | 9,938 | [
"HI",
"SI",
"]",
")"
]
| [
"(",
"define_mode_iterator",
"DBCC",
"["
]
|
LLVM | AArch64 | CPP | next_suggestion | CPU | 9,939 | [
"}"
]
| [
"unsigned",
"getReg",
"(",
")",
"const",
"{",
"assert",
"(",
"isRegBase",
"(",
")",
"&&",
"<STR_LIT>",
"Invalid base register access!",
"<STR_LIT>",
")",
";",
"return",
"Base",
".",
"Reg",
";"
]
|
GCC | ia64 | MD | stmt_completion | CPU | 9,940 | [
"<STR_LIT>",
")",
")"
]
| [
"(",
"plus",
":",
"SI",
"(",
"mult",
":",
"SI",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>"
]
|
LLVM | AMDGPU | CPP | stmt_completion | GPU | 9,941 | [
"Ptr",
")",
")",
"return",
";"
]
| [
"void",
"AMDGPUAnnotateUniformValues",
"::",
"visitLoadInst",
"(",
"LoadInst",
"&",
"I",
")",
"{",
"Value",
"*",
"Ptr",
"=",
"I",
".",
"getPointerOperand",
"(",
")",
";",
"if",
"(",
"!",
"DA",
"->",
"isUniform",
"("
]
|
LLVM | PowerPC | CPP | next_suggestion | CPU | 9,942 | [
"if",
"(",
"Directive",
"==",
"PPC",
"::",
"DIR_PWR7",
"||",
"Directive",
"==",
"PPC",
"::",
"DIR_PWR8",
")",
"return",
"<NUM_LIT>",
";"
]
| [
"if",
"(",
"Directive",
"==",
"PPC",
"::",
"DIR_440",
")",
"return",
"<NUM_LIT>",
";",
"if",
"(",
"Directive",
"==",
"PPC",
"::",
"DIR_A2",
")",
"return",
"<NUM_LIT>",
";",
"if",
"(",
"Directive",
"==",
"PPC",
"::",
"DIR_E500mc",
"||",
"Directive",
"==",
"PPC",
"::",
"DIR_E5500",
")",
"return",
"<NUM_LIT>",
";"
]
|
GCC | bfin | CPP | stmt_completion | DSP | 9,943 | [
"FIXED_STACK_AREA",
";"
]
| [
"if",
"(",
"current_function_outgoing_args_size",
")",
"{",
"if",
"(",
"current_function_outgoing_args_size",
">=",
"FIXED_STACK_AREA",
")",
"return",
"current_function_outgoing_args_size",
";",
"else",
"return"
]
|
LLVM | ARM | CPP | next_suggestion | CPU | 9,944 | [
"return",
"Op",
";"
]
| [
"ARMOperand",
"*",
"Op",
"=",
"new",
"ARMOperand",
"(",
"k_Token",
")",
";",
"Op",
"->",
"Tok",
".",
"Data",
"=",
"Str",
".",
"data",
"(",
")",
";",
"Op",
"->",
"Tok",
".",
"Length",
"=",
"Str",
".",
"size",
"(",
")",
";",
"Op",
"->",
"StartLoc",
"=",
"S",
";",
"Op",
"->",
"EndLoc",
"=",
"S",
";"
]
|
GCC | i386 | CPP | stmt_completion | CPU | 9,945 | [
")",
")",
"_",
"mm512_srl_epi16",
"(",
"_",
"_",
"m512i",
"_",
"_",
"A",
",",
"_",
"_",
"m128i",
"_",
"_",
"B",
")",
"{"
]
| [
"extern",
"_",
"_",
"inline",
"_",
"_",
"m512i",
"_",
"_",
"attribute__",
"(",
"(",
"_",
"_",
"gnu_inline__",
",",
"_",
"_",
"always_inline__",
",",
"_",
"_",
"artificial__"
]
|
LLVM | Hexagon | TD | next_suggestion | DSP | 9,946 | [
"let",
"isPredicated",
"=",
"<NUM_LIT>",
";"
]
| [
"def",
"A2_paddfnew",
":",
"HInst",
"<",
"(",
"outs",
"IntRegs",
":",
"$",
"Rd32",
")",
",",
"(",
"ins",
"PredRegs",
":",
"$",
"Pu4",
",",
"IntRegs",
":",
"$",
"Rs32",
",",
"IntRegs",
":",
"$",
"Rt32",
")",
",",
"<STR_LIT>",
",",
"tc_05c070ec",
",",
"TypeALU32_3op",
">",
",",
"Enc_ea4c54",
",",
"PredNewRel",
",",
"ImmRegRel",
"{",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";"
]
|
LLVM | Hexagon | TD | stmt_completion | DSP | 9,947 | [
"<NUM_LIT>",
";"
]
| [
"def",
"A4_paslhfnew",
":",
"HInst",
"<",
"(",
"outs",
"IntRegs",
":",
"$",
"Rd32",
")",
",",
"(",
"ins",
"PredRegs",
":",
"$",
"Pu4",
",",
"IntRegs",
":",
"$",
"Rs32",
")",
",",
"<STR_LIT>",
",",
"tc_1ae57e39",
",",
"TypeALU32_2op",
">",
",",
"Enc_fb6577",
",",
"PredNewRel",
"{",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"isPredicated",
"="
]
|
LLVM | Hexagon | CPP | stmt_completion | DSP | 9,948 | [
"(",
")",
"const",
"{"
]
| [
"const",
"MachineDominatorTree",
"&",
"getDT"
]
|
LLVM | Hexagon | CPP | code_generation | DSP | 9,949 | [
"bool",
"HexagonSplitConst32AndConst64",
"::",
"runOnMachineFunction",
"(",
"MachineFunction",
"&",
"Fn",
")",
"{",
"const",
"HexagonTargetObjectFile",
"&",
"TLOF",
"=",
"*",
"static_cast",
"<",
"const",
"HexagonTargetObjectFile",
"*",
">",
"(",
"Fn",
".",
"getTarget",
"(",
")",
".",
"getObjFileLowering",
"(",
")",
")",
";",
"if",
"(",
"TLOF",
".",
"IsSmallDataEnabled",
"(",
")",
")",
"return",
"true",
";",
"const",
"TargetInstrInfo",
"*",
"TII",
"=",
"Fn",
".",
"getSubtarget",
"(",
")",
".",
"getInstrInfo",
"(",
")",
";",
"for",
"(",
"MachineFunction",
"::",
"iterator",
"MBBb",
"=",
"Fn",
".",
"begin",
"(",
")",
",",
"MBBe",
"=",
"Fn",
".",
"end",
"(",
")",
";",
"MBBb",
"!=",
"MBBe",
";",
"++",
"MBBb",
")",
"{",
"MachineBasicBlock",
"*",
"MBB",
"=",
"MBBb",
";",
"MachineBasicBlock",
"::",
"iterator",
"MII",
"=",
"MBB",
"->",
"begin",
"(",
")",
";",
"MachineBasicBlock",
"::",
"iterator",
"MIE",
"=",
"MBB",
"->",
"end",
"(",
")",
";",
"while",
"(",
"MII",
"!=",
"MIE",
")",
"{",
"MachineInstr",
"*",
"MI",
"=",
"MII",
";",
"int",
"Opc",
"=",
"MI",
"->",
"getOpcode",
"(",
")",
";",
"if",
"(",
"Opc",
"==",
"Hexagon",
"::",
"CONST32_set",
")",
"{",
"int",
"DestReg",
"=",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
";",
"MachineOperand",
"&",
"Symbol",
"=",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"BuildMI",
"(",
"*",
"MBB",
",",
"MII",
",",
"MI",
"->",
"getDebugLoc",
"(",
")",
",",
"TII",
"->",
"get",
"(",
"Hexagon",
"::",
"LO",
")",
",",
"DestReg",
")",
".",
"addOperand",
"(",
"Symbol",
")",
";",
"BuildMI",
"(",
"*",
"MBB",
",",
"MII",
",",
"MI",
"->",
"getDebugLoc",
"(",
")",
",",
"TII",
"->",
"get",
"(",
"Hexagon",
"::",
"HI",
")",
",",
"DestReg",
")",
".",
"addOperand",
"(",
"Symbol",
")",
";",
"MII",
"=",
"MBB",
"->",
"erase",
"(",
"MI",
")",
";",
"continue",
";",
"}",
"else",
"if",
"(",
"Opc",
"==",
"Hexagon",
"::",
"CONST32_set_jt",
")",
"{",
"int",
"DestReg",
"=",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
";",
"MachineOperand",
"&",
"Symbol",
"=",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"BuildMI",
"(",
"*",
"MBB",
",",
"MII",
",",
"MI",
"->",
"getDebugLoc",
"(",
")",
",",
"TII",
"->",
"get",
"(",
"Hexagon",
"::",
"LO_jt",
")",
",",
"DestReg",
")",
".",
"addOperand",
"(",
"Symbol",
")",
";",
"BuildMI",
"(",
"*",
"MBB",
",",
"MII",
",",
"MI",
"->",
"getDebugLoc",
"(",
")",
",",
"TII",
"->",
"get",
"(",
"Hexagon",
"::",
"HI_jt",
")",
",",
"DestReg",
")",
".",
"addOperand",
"(",
"Symbol",
")",
";",
"MII",
"=",
"MBB",
"->",
"erase",
"(",
"MI",
")",
";",
"continue",
";",
"}",
"else",
"if",
"(",
"Opc",
"==",
"Hexagon",
"::",
"CONST32_Label",
")",
"{",
"int",
"DestReg",
"=",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
";",
"MachineOperand",
"&",
"Symbol",
"=",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"BuildMI",
"(",
"*",
"MBB",
",",
"MII",
",",
"MI",
"->",
"getDebugLoc",
"(",
")",
",",
"TII",
"->",
"get",
"(",
"Hexagon",
"::",
"LO_label",
")",
",",
"DestReg",
")",
".",
"addOperand",
"(",
"Symbol",
")",
";",
"BuildMI",
"(",
"*",
"MBB",
",",
"MII",
",",
"MI",
"->",
"getDebugLoc",
"(",
")",
",",
"TII",
"->",
"get",
"(",
"Hexagon",
"::",
"HI_label",
")",
",",
"DestReg",
")",
".",
"addOperand",
"(",
"Symbol",
")",
";",
"MII",
"=",
"MBB",
"->",
"erase",
"(",
"MI",
")",
";",
"continue",
";",
"}",
"else",
"if",
"(",
"Opc",
"==",
"Hexagon",
"::",
"CONST32_Int_Real",
")",
"{",
"int",
"DestReg",
"=",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
";",
"int64_t",
"ImmValue",
"=",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getImm",
"(",
")",
";",
"BuildMI",
"(",
"*",
"MBB",
",",
"MII",
",",
"MI",
"->",
"getDebugLoc",
"(",
")",
",",
"TII",
"->",
"get",
"(",
"Hexagon",
"::",
"LOi",
")",
",",
"DestReg",
")",
".",
"addImm",
"(",
"ImmValue",
")",
";",
"BuildMI",
"(",
"*",
"MBB",
",",
"MII",
",",
"MI",
"->",
"getDebugLoc",
"(",
")",
",",
"TII",
"->",
"get",
"(",
"Hexagon",
"::",
"HIi",
")",
",",
"DestReg",
")",
".",
"addImm",
"(",
"ImmValue",
")",
";",
"MII",
"=",
"MBB",
"->",
"erase",
"(",
"MI",
")",
";",
"continue",
";",
"}",
"else",
"if",
"(",
"Opc",
"==",
"Hexagon",
"::",
"CONST64_Int_Real",
")",
"{",
"int",
"DestReg",
"=",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
";",
"int64_t",
"ImmValue",
"=",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getImm",
"(",
")",
";",
"unsigned",
"DestLo",
"=",
"Fn",
".",
"getSubtarget",
"(",
")",
".",
"getRegisterInfo",
"(",
")",
"->",
"getSubReg",
"(",
"DestReg",
",",
"Hexagon",
"::",
"subreg_loreg",
")",
";",
"unsigned",
"DestHi",
"=",
"Fn",
".",
"getSubtarget",
"(",
")",
".",
"getRegisterInfo",
"(",
")",
"->",
"getSubReg",
"(",
"DestReg",
",",
"Hexagon",
"::",
"subreg_hireg",
")",
";",
"int32_t",
"LowWord",
"=",
"(",
"ImmValue",
"&",
"<NUM_LIT>",
")",
";",
"int32_t",
"HighWord",
"=",
"(",
"ImmValue",
">>",
"<NUM_LIT>",
")",
"&",
"<NUM_LIT>",
";",
"BuildMI",
"(",
"*",
"MBB",
",",
"MII",
",",
"MI",
"->",
"getDebugLoc",
"(",
")",
",",
"TII",
"->",
"get",
"(",
"Hexagon",
"::",
"LOi",
")",
",",
"DestLo",
")",
".",
"addImm",
"(",
"LowWord",
")",
";",
"BuildMI",
"(",
"*",
"MBB",
",",
"MII",
",",
"MI",
"->",
"getDebugLoc",
"(",
")",
",",
"TII",
"->",
"get",
"(",
"Hexagon",
"::",
"HIi",
")",
",",
"DestLo",
")",
".",
"addImm",
"(",
"LowWord",
")",
";",
"BuildMI",
"(",
"*",
"MBB",
",",
"MII",
",",
"MI",
"->",
"getDebugLoc",
"(",
")",
",",
"TII",
"->",
"get",
"(",
"Hexagon",
"::",
"LOi",
")",
",",
"DestHi",
")",
".",
"addImm",
"(",
"HighWord",
")",
";",
"BuildMI",
"(",
"*",
"MBB",
",",
"MII",
",",
"MI",
"->",
"getDebugLoc",
"(",
")",
",",
"TII",
"->",
"get",
"(",
"Hexagon",
"::",
"HIi",
")",
",",
"DestHi",
")",
".",
"addImm",
"(",
"HighWord",
")",
";",
"MII",
"=",
"MBB",
"->",
"erase",
"(",
"MI",
")",
";",
"continue",
";",
"}",
"++",
"MII",
";",
"}",
"}",
"return",
"true",
";",
"}"
]
| [
"runOnMachineFunction",
"-",
"Emit",
"the",
"function",
"body",
"."
]
|
LLVM | AMDGPU | CPP | program_repair | GPU | 9,950 | [
"<FIXS>",
"LocalMemLimit",
"(",
"<NUM_LIT>",
")",
",",
"CurrentLocalMemUsage",
"(",
"<NUM_LIT>",
")",
",",
"<FIXE>"
]
| [
"Mod",
"(",
"nullptr",
")",
",",
"DL",
"(",
"nullptr",
")",
",",
"MaxWorkGroupSizeRange",
"(",
"nullptr",
")",
",",
"<BUGS>",
"LocalMemAvailable",
"(",
"<NUM_LIT>",
")",
",",
"<BUGE>",
"IsAMDGCN",
"(",
"false",
")",
",",
"IsAMDHSA",
"(",
"false",
")",
"{",
"}"
]
|
GCC | bfin | MD | next_suggestion | DSP | 9,951 | [
"(",
"match_code",
"<STR_LIT>",
")",
")",
")"
]
| [
"(",
"define_predicate",
"<STR_LIT>",
"(",
"ior",
"(",
"match_operand",
"<NUM_LIT>",
"<STR_LIT>",
")"
]
|
GCC | mips | MD | next_suggestion | CPU | 9,952 | [
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")"
]
| [
"(",
"define_insn",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"GPR",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"sign_extend",
":",
"GPR",
"(",
"truncate",
":",
"SHORT",
"(",
"match_operand",
":",
"DI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
")",
"]",
"<STR_LIT>",
"{",
"operands",
"[",
"<NUM_LIT>",
"]",
"=",
"GEN_INT",
"(",
"GET_MODE_BITSIZE",
"(",
"<",
"SHORT",
":",
"MODE",
">",
"mode",
")",
")",
"return",
"<STR_LIT>",
"}"
]
|
GCC | msp430 | CPP | next_suggestion | MPU | 9,953 | [
"include_dir",
"=",
"update_path",
"(",
"include_dir",
",",
"<STR_LIT>",
"<STR_LIT>",
")",
";"
]
| [
"void",
"msp430_register_pre_includes",
"(",
"const",
"char",
"*",
"sysroot",
"ATTRIBUTE_UNUSED",
",",
"const",
"char",
"*",
"iprefix",
"ATTRIBUTE_UNUSED",
",",
"int",
"stdinc",
"ATTRIBUTE_UNUSED",
")",
"{",
"char",
"*",
"include_dir",
";",
"if",
"(",
"msp430_devices_csv_loc",
")",
"include_dir",
"=",
"xstrdup",
"(",
"msp430_devices_csv_loc",
")",
";",
"else",
"if",
"(",
"msp430_check_env_var_for_devices",
"(",
"&",
"include_dir",
")",
")",
"return",
";",
"include_dir",
"=",
"msp430_dirname",
"(",
"include_dir",
")",
";"
]
|
LLVM | Mips | CPP | stmt_completion | CPU | 9,954 | [
"getConstant",
"(",
"WidthX",
"-",
"<NUM_LIT>",
",",
"MVT",
"::",
"i32",
")",
")",
";"
]
| [
"SDValue",
"Y",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"BITCAST",
",",
"DL",
",",
"TyY",
",",
"Op",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
";",
"if",
"(",
"HasR2",
")",
"{",
"SDValue",
"E",
"=",
"DAG",
".",
"getNode",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"DL",
",",
"TyY",
",",
"Y",
",",
"DAG",
".",
"getConstant",
"(",
"WidthY",
"-",
"<NUM_LIT>",
",",
"MVT",
"::",
"i32",
")",
",",
"Const1",
")",
";",
"if",
"(",
"WidthX",
">",
"WidthY",
")",
"E",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"ZERO_EXTEND",
",",
"DL",
",",
"TyX",
",",
"E",
")",
";",
"else",
"if",
"(",
"WidthY",
">",
"WidthX",
")",
"E",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"TRUNCATE",
",",
"DL",
",",
"TyX",
",",
"E",
")",
";",
"SDValue",
"I",
"=",
"DAG",
".",
"getNode",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"DL",
",",
"TyX",
",",
"E",
",",
"DAG",
".",
"getConstant",
"(",
"WidthX",
"-",
"<NUM_LIT>",
",",
"MVT",
"::",
"i32",
")",
",",
"Const1",
",",
"X",
")",
";",
"return",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"BITCAST",
",",
"DL",
",",
"Op",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getValueType",
"(",
")",
",",
"I",
")",
";",
"}",
"SDValue",
"SllX",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"SHL",
",",
"DL",
",",
"TyX",
",",
"X",
",",
"Const1",
")",
";",
"SDValue",
"SrlX",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"SRL",
",",
"DL",
",",
"TyX",
",",
"SllX",
",",
"Const1",
")",
";",
"SDValue",
"SrlY",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"SRL",
",",
"DL",
",",
"TyY",
",",
"Y",
",",
"DAG",
".",
"getConstant",
"(",
"WidthY",
"-",
"<NUM_LIT>",
",",
"MVT",
"::",
"i32",
")",
")",
";",
"if",
"(",
"WidthX",
">",
"WidthY",
")",
"SrlY",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"ZERO_EXTEND",
",",
"DL",
",",
"TyX",
",",
"SrlY",
")",
";",
"else",
"if",
"(",
"WidthY",
">",
"WidthX",
")",
"SrlY",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"TRUNCATE",
",",
"DL",
",",
"TyX",
",",
"SrlY",
")",
";",
"SDValue",
"SllY",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"SHL",
",",
"DL",
",",
"TyX",
",",
"SrlY",
",",
"DAG",
"."
]
|
LLVM | AArch64 | TD | stmt_completion | CPU | 9,955 | [
"<STR_LIT>",
",",
"SDTPERMUTE",
">",
";"
]
| [
"def",
"Neon_uzp2",
":",
"SDNode",
"<"
]
|
LLVM | PowerPC | CPP | next_suggestion | CPU | 9,956 | [
"return",
"DestReg",
";"
]
| [
"const",
"TargetRegisterClass",
"*",
"RC",
"=",
"&",
"PPC",
"::",
"G8RC_and_G8RC_NOX0RegClass",
";",
"unsigned",
"DestReg",
"=",
"createResultReg",
"(",
"RC",
")",
";",
"CodeModel",
"::",
"Model",
"CModel",
"=",
"TM",
".",
"getCodeModel",
"(",
")",
";",
"if",
"(",
"GV",
"->",
"isThreadLocal",
"(",
")",
")",
"return",
"<NUM_LIT>",
";",
"PPCFuncInfo",
"->",
"setUsesTOCBasePtr",
"(",
")",
";",
"if",
"(",
"CModel",
"==",
"CodeModel",
"::",
"Small",
"||",
"CModel",
"==",
"CodeModel",
"::",
"JITDefault",
")",
"BuildMI",
"(",
"*",
"FuncInfo",
".",
"MBB",
",",
"FuncInfo",
".",
"InsertPt",
",",
"DbgLoc",
",",
"TII",
".",
"get",
"(",
"PPC",
"::",
"LDtoc",
")",
",",
"DestReg",
")",
".",
"addGlobalAddress",
"(",
"GV",
")",
".",
"addReg",
"(",
"PPC",
"::",
"X2",
")",
";",
"else",
"{",
"unsigned",
"HighPartReg",
"=",
"createResultReg",
"(",
"RC",
")",
";",
"BuildMI",
"(",
"*",
"FuncInfo",
".",
"MBB",
",",
"FuncInfo",
".",
"InsertPt",
",",
"DbgLoc",
",",
"TII",
".",
"get",
"(",
"PPC",
"::",
"ADDIStocHA",
")",
",",
"HighPartReg",
")",
".",
"addReg",
"(",
"PPC",
"::",
"X2",
")",
".",
"addGlobalAddress",
"(",
"GV",
")",
";",
"if",
"(",
"CModel",
"==",
"CodeModel",
"::",
"Large",
"||",
"(",
"GV",
"->",
"getType",
"(",
")",
"->",
"getElementType",
"(",
")",
"->",
"isFunctionTy",
"(",
")",
"&&",
"(",
"GV",
"->",
"isDeclaration",
"(",
")",
"||",
"GV",
"->",
"isWeakForLinker",
"(",
")",
")",
")",
"||",
"GV",
"->",
"isDeclaration",
"(",
")",
"||",
"GV",
"->",
"hasCommonLinkage",
"(",
")",
"||",
"GV",
"->",
"hasAvailableExternallyLinkage",
"(",
")",
")",
"BuildMI",
"(",
"*",
"FuncInfo",
".",
"MBB",
",",
"FuncInfo",
".",
"InsertPt",
",",
"DbgLoc",
",",
"TII",
".",
"get",
"(",
"PPC",
"::",
"LDtocL",
")",
",",
"DestReg",
")",
".",
"addGlobalAddress",
"(",
"GV",
")",
".",
"addReg",
"(",
"HighPartReg",
")",
";",
"else",
"BuildMI",
"(",
"*",
"FuncInfo",
".",
"MBB",
",",
"FuncInfo",
".",
"InsertPt",
",",
"DbgLoc",
",",
"TII",
".",
"get",
"(",
"PPC",
"::",
"ADDItocL",
")",
",",
"DestReg",
")",
".",
"addReg",
"(",
"HighPartReg",
")",
".",
"addGlobalAddress",
"(",
"GV",
")",
";",
"}"
]
|
GCC | i386 | CPP | stmt_completion | CPU | 9,957 | [
"_",
"_",
"v4si",
")",
"_",
"_",
"X",
")",
";"
]
| [
"extern",
"_",
"_",
"inline",
"_",
"_",
"m256i",
"_",
"_",
"attribute__",
"(",
"(",
"_",
"_",
"gnu_inline__",
",",
"_",
"_",
"always_inline__",
",",
"_",
"_",
"artificial__",
")",
")",
"_",
"mm256_cvtepu32_epi64",
"(",
"_",
"_",
"m128i",
"_",
"_",
"X",
")",
"{",
"return",
"(",
"_",
"_",
"m256i",
")",
"_",
"_",
"builtin_ia32_pmovzxdq256",
"(",
"("
]
|
LLVM | ARM | CPP | next_suggestion | CPU | 9,958 | [
"return",
"Offset",
"==",
"<NUM_LIT>",
"?",
"EndMBBI",
":",
"PrevMBBI",
";"
]
| [
"MachineBasicBlock",
"::",
"iterator",
"BeginMBBI",
"=",
"MBB",
".",
"begin",
"(",
")",
";",
"MachineBasicBlock",
"::",
"iterator",
"EndMBBI",
"=",
"MBB",
".",
"end",
"(",
")",
";",
"if",
"(",
"MBBI",
"==",
"BeginMBBI",
")",
"return",
"EndMBBI",
";",
"MachineBasicBlock",
"::",
"iterator",
"PrevMBBI",
"=",
"std",
"::",
"prev",
"(",
"MBBI",
")",
";",
"while",
"(",
"PrevMBBI",
"->",
"isDebugInstr",
"(",
")",
"&&",
"PrevMBBI",
"!=",
"BeginMBBI",
")",
"--",
"PrevMBBI",
";",
"Offset",
"=",
"isIncrementOrDecrement",
"(",
"*",
"PrevMBBI",
",",
"Reg",
",",
"Pred",
",",
"PredReg",
")",
";"
]
|
GCC | pa | MD | next_suggestion | CPU | 9,959 | [
"[",
"(",
"set",
"(",
"mem",
":",
"DF",
"(",
"plus",
":",
"DI",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"match_dup",
"<NUM_LIT>",
")",
")",
")"
]
| [
"(",
"plus",
":",
"DI",
"(",
"match_operand",
":",
"DI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"DI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
"(",
"set",
"(",
"mem",
":",
"DF",
"(",
"match_dup",
"<NUM_LIT>",
")",
")",
"(",
"match_operand",
":",
"DF",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
"]",
"<STR_LIT>"
]
|
LLVM | VE | CPP | code_generation | CPU | 9,960 | [
"SDValue",
"VETargetLowering",
"::",
"getPICJumpTableRelocBase",
"(",
"SDValue",
"Table",
",",
"SelectionDAG",
"&",
"DAG",
")",
"const",
"{",
"assert",
"(",
"isPositionIndependent",
"(",
")",
")",
";",
"SDLoc",
"DL",
"(",
"Table",
")",
";",
"Function",
"*",
"Function",
"=",
"&",
"DAG",
".",
"getMachineFunction",
"(",
")",
".",
"getFunction",
"(",
")",
";",
"assert",
"(",
"Function",
"!=",
"nullptr",
")",
";",
"auto",
"PtrTy",
"=",
"getPointerTy",
"(",
"DAG",
".",
"getDataLayout",
"(",
")",
",",
"Function",
"->",
"getAddressSpace",
"(",
")",
")",
";",
"SDValue",
"Op",
"=",
"DAG",
".",
"getGlobalAddress",
"(",
"Function",
",",
"DL",
",",
"PtrTy",
")",
";",
"SDValue",
"HiLo",
"=",
"makeHiLoPair",
"(",
"Op",
",",
"VEMCExpr",
"::",
"VK_VE_GOTOFF_HI32",
",",
"VEMCExpr",
"::",
"VK_VE_GOTOFF_LO32",
",",
"DAG",
")",
";",
"SDValue",
"GlobalBase",
"=",
"DAG",
".",
"getNode",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"DL",
",",
"PtrTy",
")",
";",
"return",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"ADD",
",",
"DL",
",",
"PtrTy",
",",
"GlobalBase",
",",
"HiLo",
")",
";",
"}"
]
| [
"Returns",
"relocation",
"base",
"for",
"the",
"given",
"PIC",
"jumptable",
"."
]
|
LLVM | AMDGPU | CPP | code_generation | GPU | 9,961 | [
"void",
"R600SchedStrategy",
"::",
"releaseBottomNode",
"(",
"SUnit",
"*",
"SU",
")",
"{",
"LLVM_DEBUG",
"(",
"dbgs",
"(",
")",
"<<",
"<STR_LIT>",
"Bottom Releasing ",
"<STR_LIT>",
";",
"SU",
"->",
"dump",
"(",
"DAG",
")",
";",
")",
";",
"if",
"(",
"isPhysicalRegCopy",
"(",
"SU",
"->",
"getInstr",
"(",
")",
")",
")",
"{",
"PhysicalRegCopy",
".",
"push_back",
"(",
"SU",
")",
";",
"return",
";",
"}",
"int",
"IK",
"=",
"getInstKind",
"(",
"SU",
")",
";",
"if",
"(",
"IK",
"==",
"IDOther",
")",
"Available",
"[",
"IDOther",
"]",
".",
"push_back",
"(",
"SU",
")",
";",
"else",
"Pending",
"[",
"IK",
"]",
".",
"push_back",
"(",
"SU",
")",
";",
"}"
]
| [
"Currently",
"only",
"scheduling",
"top-down",
",",
"so",
"this",
"method",
"is",
"empty",
"."
]
|
LLVM | X86 | CPP | stmt_completion | CPU | 9,962 | [
"ISD",
"::",
"UNDEF",
";"
]
| [
"SDValue",
"V2",
"=",
"SVOp",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"SDLoc",
"dl",
"(",
"SVOp",
")",
";",
"SmallVector",
"<",
"int",
",",
"<NUM_LIT>",
">",
"MaskVals",
"(",
"SVOp",
"->",
"getMask",
"(",
")",
".",
"begin",
"(",
")",
",",
"SVOp",
"->",
"getMask",
"(",
")",
".",
"end",
"(",
")",
")",
";",
"bool",
"V2IsUndef",
"=",
"V2",
".",
"getOpcode",
"(",
")",
"=="
]
|
LLVM | SystemZ | CPP | program_repair | CPU | 9,963 | [
"<FIXS>",
"for",
"(",
"size_t",
"I",
"=",
"<NUM_LIT>",
";",
"I",
"Operands",
".",
"size",
"(",
")",
";",
"I",
"++",
")",
"{",
"MCParsedAsmOperand",
"&",
"Operand",
"=",
"*",
"Operands",
"[",
"I",
"]",
";",
"MatchClassKind",
"Kind",
"=",
"Entry",
"->",
"OperandKinds",
"[",
"I",
"]",
";",
"<FIXE>"
]
| [
"MCInst",
"Inst",
"=",
"MCInstBuilder",
"(",
"Entry",
"->",
"Opcode",
")",
";",
"<BUGS>",
"for",
"(",
"size_t",
"i",
"=",
"<NUM_LIT>",
";",
"i",
"Operands",
".",
"size",
"(",
")",
";",
"i",
"++",
")",
"{",
"MCParsedAsmOperand",
"&",
"Operand",
"=",
"*",
"Operands",
"[",
"i",
"]",
";",
"MatchClassKind",
"Kind",
"=",
"Entry",
"->",
"OperandKinds",
"[",
"i",
"]",
";",
"<BUGE>",
"unsigned",
"Res",
"=",
"validateOperandClass",
"(",
"Operand",
",",
"Kind",
")",
";"
]
|
GCC | mips | CPP | next_suggestion | CPU | 9,964 | [
"}"
]
| [
"x",
"=",
"gen_rtx_EXPR_LIST",
"(",
"VOIDmode",
",",
"x",
",",
"const0_rtx",
")",
";",
"x",
"=",
"gen_rtx_PARALLEL",
"(",
"type_mode",
",",
"gen_rtvec",
"(",
"<NUM_LIT>",
",",
"x",
")",
")",
";",
"}",
"return",
"x",
";"
]
|
GCC | or1k | CPP | next_suggestion | CPU | 9,965 | [
"call",
"=",
"gen_rtx_PARALLEL",
"(",
"VOIDmode",
",",
"gen_rtvec",
"(",
"<NUM_LIT>",
",",
"call",
",",
"clob",
")",
")",
";"
]
| [
"}",
"call",
"=",
"gen_rtx_CALL",
"(",
"VOIDmode",
",",
"fnaddr",
",",
"callarg1",
")",
";",
"if",
"(",
"retval",
")",
"call",
"=",
"gen_rtx_SET",
"(",
"retval",
",",
"call",
")",
";",
"if",
"(",
"!",
"sibcall",
")",
"{",
"rtx",
"clob",
"=",
"gen_rtx_CLOBBER",
"(",
"VOIDmode",
",",
"gen_rtx_REG",
"(",
"Pmode",
",",
"LR_REGNUM",
")",
")",
";"
]
|
LLVM | ARM | CPP | stmt_completion | CPU | 9,966 | [
"t2LDRSBi12",
";"
]
| [
"case",
"ARM",
"::",
"t2LDRBs",
":",
"case",
"ARM",
"::",
"t2LDRBT",
":",
"return",
"ARM",
"::",
"t2LDRBi12",
";",
"case",
"ARM",
"::",
"t2LDRH_POST",
":",
"case",
"ARM",
"::",
"t2LDRH_PRE",
":",
"case",
"ARM",
"::",
"t2LDRHi12",
":",
"case",
"ARM",
"::",
"t2LDRHi8",
":",
"case",
"ARM",
"::",
"t2LDRHs",
":",
"case",
"ARM",
"::",
"t2LDRHT",
":",
"return",
"ARM",
"::",
"t2LDRHi12",
";",
"case",
"ARM",
"::",
"t2LDRSB_POST",
":",
"case",
"ARM",
"::",
"t2LDRSB_PRE",
":",
"case",
"ARM",
"::",
"t2LDRSBi12",
":",
"case",
"ARM",
"::",
"t2LDRSBi8",
":",
"case",
"ARM",
"::",
"t2LDRSBs",
":",
"case",
"ARM",
"::",
"t2LDRSBT",
":",
"return",
"ARM",
"::"
]
|
LLVM | OR1K | CPP | stmt_completion | CPU | 9,967 | [
"(",
")",
")",
",",
"MI",
",",
"(",
"MI",
"->",
"getParent",
"(",
")",
")",
"->",
"end",
"(",
")",
")",
";"
]
| [
"MachineBasicBlock",
"*",
"splitBlockAfterInstr",
"(",
"MachineInstr",
"*",
"MI",
",",
"MachineFunction",
"&",
"MF",
")",
"{",
"MachineBasicBlock",
"*",
"NewBB",
"=",
"MF",
".",
"CreateMachineBasicBlock",
"(",
"(",
"MI",
"->",
"getParent",
"(",
")",
")",
"->",
"getBasicBlock",
"(",
")",
")",
";",
"MachineFunction",
"::",
"iterator",
"MBBI",
"=",
"(",
"MI",
"->",
"getParent",
"(",
")",
")",
"->",
"getIterator",
"(",
")",
";",
"(",
"MI",
"->",
"getParent",
"(",
")",
")",
"->",
"addSuccessor",
"(",
"NewBB",
")",
";",
"++",
"MBBI",
";",
"MF",
".",
"insert",
"(",
"MBBI",
",",
"NewBB",
")",
";",
"MachineBasicBlock",
"::",
"iterator",
"T",
"=",
"(",
"MI",
"->",
"getParent",
"(",
")",
")",
"->",
"instr_end",
"(",
")",
",",
"E",
"=",
"(",
"MI",
"->",
"getParent",
"(",
")",
")",
"->",
"instr_end",
"(",
")",
";",
"if",
"(",
"T",
"!=",
"(",
"MI",
"->",
"getParent",
"(",
")",
")",
"->",
"instr_begin",
"(",
")",
")",
"T",
"--",
";",
"if",
"(",
"MI",
"!=",
"E",
"&&",
"MI",
"!=",
"T",
")",
"NewBB",
"->",
"splice",
"(",
"NewBB",
"->",
"end",
"(",
")",
",",
"(",
"MI",
"->",
"getParent"
]
|
LLVM | Hexagon | CPP | stmt_completion | DSP | 9,968 | [
"Y2_dcfetchbo",
":"
]
| [
"unsigned",
"Opc",
"=",
"MI",
".",
"getOpcode",
"(",
")",
";",
"switch",
"(",
"Opc",
")",
"{",
"case",
"Hexagon",
"::",
"Y2_barrier",
":",
"case",
"Hexagon",
"::"
]
|
LLVM | X86 | CPP | next_suggestion | CPU | 9,969 | [
"SDValue",
"V1Mask",
"=",
"DAG",
".",
"getBuildVector",
"(",
"VT",
",",
"DL",
",",
"MaskOps",
")",
";"
]
| [
"for",
"(",
"int",
"i",
"=",
"<NUM_LIT>",
",",
"Size",
"=",
"Mask",
".",
"size",
"(",
")",
";",
"i",
"<",
"Size",
";",
"++",
"i",
")",
"{",
"if",
"(",
"Mask",
"[",
"i",
"]",
">=",
"<NUM_LIT>",
"&&",
"Mask",
"[",
"i",
"]",
"!=",
"i",
"&&",
"Mask",
"[",
"i",
"]",
"!=",
"i",
"+",
"Size",
")",
"return",
"SDValue",
"(",
")",
";",
"MaskOps",
".",
"push_back",
"(",
"Mask",
"[",
"i",
"]",
"<",
"Size",
"?",
"AllOnes",
":",
"Zero",
")",
";",
"}"
]
|
LLVM | X86 | CPP | stmt_completion | CPU | 9,970 | [
"<STR_LIT>",
"computeRelocation unknown for this relocation type",
"<STR_LIT>",
")",
";"
]
| [
"long",
"int",
"X86ELFWriterInfo",
"::",
"computeRelocation",
"(",
"unsigned",
"SymOffset",
",",
"unsigned",
"RelOffset",
",",
"unsigned",
"RelTy",
")",
"const",
"{",
"if",
"(",
"RelTy",
"==",
"ELF",
"::",
"R_X86_64_PC32",
"||",
"RelTy",
"==",
"ELF",
"::",
"R_386_PC32",
")",
"return",
"SymOffset",
"-",
"(",
"RelOffset",
"+",
"<NUM_LIT>",
")",
";",
"else",
"assert",
"(",
"<NUM_LIT>",
"&&"
]
|
GCC | mips | MD | next_suggestion | CPU | 9,971 | [
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")"
]
| [
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")"
]
|
GCC | mips | CPP | program_repair | CPU | 9,972 | [
"<FIXS>",
"{",
"fprintf",
"(",
"stderr",
",",
"<STR_LIT>",
"function_arg( {gp reg found = %d, arg # = %2d, words = %2d}, %4s, ",
"<STR_LIT>",
",",
"cum",
"->",
"gp_reg_found",
",",
"cum",
"->",
"arg_number",
",",
"cum",
"->",
"arg_words",
",",
"GET_MODE_NAME",
"(",
"mode",
")",
")",
";",
"fprintf",
"(",
"stderr",
",",
"HOST_PTR_PRINTF",
",",
"type",
")",
";",
"fprintf",
"(",
"stderr",
",",
"<STR_LIT>",
", %d ) = ",
"<STR_LIT>",
",",
"named",
")",
";",
"}",
"<FIXE>"
]
| [
"||",
"TREE_CODE",
"(",
"type",
")",
"==",
"QUAL_UNION_TYPE",
")",
")",
";",
"if",
"(",
"TARGET_DEBUG_E_MODE",
")",
"<BUGS>",
"fprintf",
"(",
"stderr",
",",
"<STR_LIT>",
"function_arg( {gp reg found = %d, arg # = %2d, words = %2d}, %4s, 0x%.8x, %d ) = ",
"<STR_LIT>",
",",
"cum",
"->",
"gp_reg_found",
",",
"cum",
"->",
"arg_number",
",",
"cum",
"->",
"arg_words",
",",
"GET_MODE_NAME",
"(",
"mode",
")",
",",
"type",
",",
"named",
")",
";",
"<BUGE>",
"cum",
"->",
"last_arg_fp",
"=",
"<NUM_LIT>",
";",
"switch",
"(",
"mode",
")"
]
|
LLVM | Patmos | CPP | next_suggestion | VLIW | 9,973 | [
"II",
"=",
"nextNonPseudo",
"(",
"MBB",
",",
"II",
")",
";"
]
| [
"for",
"(",
"unsigned",
"i",
"=",
"<NUM_LIT>",
";",
"i",
"<",
"Cycles",
"&&",
"II",
"!=",
"MBB",
".",
"end",
"(",
")",
";",
"i",
"++",
")",
"{",
"if",
"(",
"StopOnInlineAsm",
"&&",
"II",
"->",
"isInlineAsm",
"(",
")",
")",
"{",
"II",
"++",
";",
"return",
"false",
";",
"}"
]
|
LLVM | AArch64 | CPP | stmt_completion | CPU | 9,974 | [
";"
]
| [
"const",
"LDSymbol",
"*",
"getGOTSymbol",
"(",
")",
"const",
"{",
"return",
"m_pGOTSymbol"
]
|
LLVM | ARM | CPP | stmt_completion | CPU | 9,975 | [
")",
";"
]
| [
"SmallVector",
"<",
"NearMissInfo",
",",
"<NUM_LIT>",
">",
"NearMisses",
";",
"MatchResult",
"=",
"MatchInstruction",
"(",
"Operands",
",",
"Inst",
",",
"NearMisses",
",",
"MatchingInlineAsm",
",",
"PendConditionalInstruction",
",",
"Out",
")",
";",
"switch",
"(",
"MatchResult",
")",
"{",
"case",
"Match_Success",
":",
"LLVM_DEBUG",
"(",
"dbgs",
"(",
")",
"<<",
"<STR_LIT>",
"Parsed as: ",
"<STR_LIT>",
";",
"Inst",
".",
"dump_pretty",
"(",
"dbgs",
"(",
")",
",",
"MII",
".",
"getName",
"(",
"Inst",
".",
"getOpcode",
"(",
")",
")",
")",
";",
"dbgs",
"(",
")",
"<<",
"<STR_LIT>",
"\\n",
"<STR_LIT>",
")",
";",
"if",
"(",
"validateInstruction",
"(",
"Inst",
",",
"Operands",
")",
")",
"{",
"forwardITPosition",
"(",
")",
";",
"forwardVPTPosition",
"(",
")",
";",
"return",
"true",
";",
"}",
"{",
"while",
"(",
"processInstruction",
"(",
"Inst",
",",
"Operands",
",",
"Out",
")",
")",
"LLVM_DEBUG",
"(",
"dbgs",
"(",
")",
"<<",
"<STR_LIT>",
"Changed to: ",
"<STR_LIT>",
";",
"Inst",
".",
"dump_pretty",
"(",
"dbgs",
"(",
")",
",",
"MII",
".",
"getName",
"(",
"Inst",
".",
"getOpcode",
"(",
")",
")",
")",
";",
"dbgs",
"(",
")",
"<<",
"<STR_LIT>",
"\\n",
"<STR_LIT>",
")",
";",
"}",
"forwardITPosition",
"(",
")",
";",
"forwardVPTPosition",
"("
]
|
LLVM | X86 | CPP | stmt_completion | CPU | 9,976 | [
"bool",
"JIT",
",",
"bool",
"Is64Bit",
")",
"{"
]
| [
"static",
"CodeModel",
"::",
"Model",
"getEffectiveX86CodeModel",
"(",
"Optional",
"<",
"CodeModel",
"::",
"Model",
">",
"CM",
","
]
|
LLVM | Mips | CPP | next_suggestion | CPU | 9,977 | [
"}"
]
| [
"unsigned",
"MipsFastISel",
"::",
"MaterializeInt",
"(",
"const",
"Constant",
"*",
"C",
",",
"MVT",
"VT",
")",
"{",
"if",
"(",
"VT",
"!=",
"MVT",
"::",
"i32",
")",
"return",
"<NUM_LIT>",
";",
"const",
"TargetRegisterClass",
"*",
"RC",
"=",
"&",
"Mips",
"::",
"GPR32RegClass",
";",
"const",
"ConstantInt",
"*",
"CI",
"=",
"cast",
"<",
"ConstantInt",
">",
"(",
"C",
")",
";",
"if",
"(",
"isInt",
"<",
"<NUM_LIT>",
">",
"(",
"CI",
"->",
"getSExtValue",
"(",
")",
")",
")",
"{",
"unsigned",
"Opc",
"=",
"Mips",
"::",
"ADDiu",
";",
"unsigned",
"ImmReg",
"=",
"createResultReg",
"(",
"RC",
")",
";",
"BuildMI",
"(",
"*",
"FuncInfo",
".",
"MBB",
",",
"FuncInfo",
".",
"InsertPt",
",",
"DbgLoc",
",",
"TII",
".",
"get",
"(",
"Opc",
")",
",",
"ImmReg",
")",
".",
"addReg",
"(",
"Mips",
"::",
"ZERO",
")",
".",
"addImm",
"(",
"CI",
"->",
"getSExtValue",
"(",
")",
")",
";",
"return",
"ImmReg",
";",
"}",
"return",
"<NUM_LIT>",
";"
]
|
LLVM | Hexagon | TD | next_suggestion | DSP | 9,978 | [
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Ii",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";"
]
| [
"class",
"Enc_ef601b",
":",
"OpcodeHexagon",
"{",
"bits",
"<",
"<NUM_LIT>",
">",
"Ii",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Ii",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";"
]
|
GCC | epiphany | CPP | code_generation | MPU | 9,979 | [
"static",
"bool",
"epiphany_hard_regno_mode_ok",
"(",
"unsigned",
"int",
"regno",
",",
"machine_mode",
"mode",
")",
"{",
"if",
"(",
"GET_MODE_SIZE",
"(",
"mode",
")",
">",
"UNITS_PER_WORD",
")",
"return",
"(",
"regno",
"&",
"<NUM_LIT>",
")",
"==",
"<NUM_LIT>",
"&&",
"GPR_P",
"(",
"regno",
")",
";",
"else",
"return",
"true",
";",
"}"
]
| [
"Implement",
"TARGET_HARD_REGNO_MODE_OK",
"."
]
|
LLVM | AMDGPU | CPP | stmt_completion | GPU | 9,980 | [
"getContext",
"(",
")",
";"
]
| [
"const",
"GCNSubtarget",
"&",
"STM",
"=",
"MF",
".",
"getSubtarget",
"<",
"GCNSubtarget",
">",
"(",
")",
";",
"ProgInfo",
".",
"NumArchVGPR",
"=",
"Info",
".",
"NumVGPR",
";",
"ProgInfo",
".",
"NumAccVGPR",
"=",
"Info",
".",
"NumAGPR",
";",
"ProgInfo",
".",
"NumVGPR",
"=",
"Info",
".",
"getTotalNumVGPRs",
"(",
"STM",
")",
";",
"ProgInfo",
".",
"AccumOffset",
"=",
"alignTo",
"(",
"std",
"::",
"max",
"(",
"<NUM_LIT>",
",",
"Info",
".",
"NumVGPR",
")",
",",
"<NUM_LIT>",
")",
"/",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
";",
"ProgInfo",
".",
"TgSplit",
"=",
"STM",
".",
"isTgSplitEnabled",
"(",
")",
";",
"ProgInfo",
".",
"NumSGPR",
"=",
"Info",
".",
"NumExplicitSGPR",
";",
"ProgInfo",
".",
"ScratchSize",
"=",
"Info",
".",
"PrivateSegmentSize",
";",
"ProgInfo",
".",
"VCCUsed",
"=",
"Info",
".",
"UsesVCC",
";",
"ProgInfo",
".",
"FlatUsed",
"=",
"Info",
".",
"UsesFlatScratch",
";",
"ProgInfo",
".",
"DynamicCallStack",
"=",
"Info",
".",
"HasDynamicallySizedStack",
"||",
"Info",
".",
"HasRecursion",
";",
"const",
"uint64_t",
"MaxScratchPerWorkitem",
"=",
"GCNSubtarget",
"::",
"MaxWaveScratchSize",
"/",
"STM",
".",
"getWavefrontSize",
"(",
")",
";",
"if",
"(",
"ProgInfo",
".",
"ScratchSize",
">",
"MaxScratchPerWorkitem",
")",
"{",
"DiagnosticInfoStackSize",
"DiagStackSize",
"(",
"MF",
".",
"getFunction",
"(",
")",
",",
"ProgInfo",
".",
"ScratchSize",
",",
"DS_Error",
")",
";",
"MF",
".",
"getFunction",
"(",
")",
".",
"getContext",
"(",
")",
".",
"diagnose",
"(",
"DiagStackSize",
")",
";",
"}",
"const",
"SIMachineFunctionInfo",
"*",
"MFI",
"=",
"MF",
".",
"getInfo",
"<",
"SIMachineFunctionInfo",
">",
"(",
")",
";",
"unsigned",
"ExtraSGPRs",
"=",
"IsaInfo",
"::",
"getNumExtraSGPRs",
"(",
"&",
"STM",
",",
"ProgInfo",
".",
"VCCUsed",
",",
"ProgInfo",
".",
"FlatUsed",
")",
";",
"if",
"(",
"STM",
".",
"getGeneration",
"(",
")",
">=",
"AMDGPUSubtarget",
"::",
"VOLCANIC_ISLANDS",
"&&",
"!",
"STM",
".",
"hasSGPRInitBug",
"(",
")",
")",
"{",
"unsigned",
"MaxAddressableNumSGPRs",
"=",
"STM",
".",
"getAddressableNumSGPRs",
"(",
")",
";",
"if",
"(",
"ProgInfo",
".",
"NumSGPR",
">",
"MaxAddressableNumSGPRs",
")",
"{",
"LLVMContext",
"&",
"Ctx",
"=",
"MF",
".",
"getFunction",
"(",
")",
".",
"getContext",
"(",
")",
";",
"DiagnosticInfoResourceLimit",
"Diag",
"(",
"MF",
".",
"getFunction",
"(",
")",
",",
"<STR_LIT>",
"addressable scalar registers",
"<STR_LIT>",
",",
"ProgInfo",
".",
"NumSGPR",
",",
"DS_Error",
",",
"DK_ResourceLimit",
",",
"MaxAddressableNumSGPRs",
")",
";",
"Ctx",
".",
"diagnose",
"(",
"Diag",
")",
";",
"ProgInfo",
".",
"NumSGPR",
"=",
"MaxAddressableNumSGPRs",
"-",
"<NUM_LIT>",
";",
"}",
"}",
"ProgInfo",
".",
"NumSGPR",
"+=",
"ExtraSGPRs",
";",
"const",
"Function",
"&",
"F",
"=",
"MF",
".",
"getFunction",
"(",
")",
";",
"unsigned",
"WaveDispatchNumSGPR",
"=",
"<NUM_LIT>",
",",
"WaveDispatchNumVGPR",
"=",
"<NUM_LIT>",
";",
"if",
"(",
"isShader",
"(",
"F",
".",
"getCallingConv",
"(",
")",
")",
")",
"{",
"const",
"DataLayout",
"&",
"DL",
"=",
"F",
".",
"getParent",
"(",
")",
"->",
"getDataLayout",
"(",
")",
";",
"for",
"(",
"auto",
"&",
"Arg",
":",
"F",
".",
"args",
"(",
")",
")",
"{",
"unsigned",
"NumRegs",
"=",
"(",
"DL",
".",
"getTypeSizeInBits",
"(",
"Arg",
".",
"getType",
"(",
")",
")",
"+",
"<NUM_LIT>",
")",
"/",
"<NUM_LIT>",
";",
"if",
"(",
"Arg",
".",
"hasAttribute",
"(",
"Attribute",
"::",
"InReg",
")",
")",
"WaveDispatchNumSGPR",
"+=",
"NumRegs",
";",
"else",
"WaveDispatchNumVGPR",
"+=",
"NumRegs",
";",
"}",
"ProgInfo",
".",
"NumSGPR",
"=",
"std",
"::",
"max",
"(",
"ProgInfo",
".",
"NumSGPR",
",",
"WaveDispatchNumSGPR",
")",
";",
"ProgInfo",
".",
"NumVGPR",
"=",
"std",
"::",
"max",
"(",
"ProgInfo",
".",
"NumVGPR",
",",
"WaveDispatchNumVGPR",
")",
";",
"}",
"ProgInfo",
".",
"NumSGPRsForWavesPerEU",
"=",
"std",
"::",
"max",
"(",
"std",
"::",
"max",
"(",
"ProgInfo",
".",
"NumSGPR",
",",
"<NUM_LIT>",
"u",
")",
",",
"STM",
".",
"getMinNumSGPRs",
"(",
"MFI",
"->",
"getMaxWavesPerEU",
"(",
")",
")",
")",
";",
"ProgInfo",
".",
"NumVGPRsForWavesPerEU",
"=",
"std",
"::",
"max",
"(",
"std",
"::",
"max",
"(",
"ProgInfo",
".",
"NumVGPR",
",",
"<NUM_LIT>",
"u",
")",
",",
"STM",
".",
"getMinNumVGPRs",
"(",
"MFI",
"->",
"getMaxWavesPerEU",
"(",
")",
")",
")",
";",
"if",
"(",
"STM",
".",
"getGeneration",
"(",
")",
"<=",
"AMDGPUSubtarget",
"::",
"SEA_ISLANDS",
"||",
"STM",
".",
"hasSGPRInitBug",
"(",
")",
")",
"{",
"unsigned",
"MaxAddressableNumSGPRs",
"=",
"STM",
".",
"getAddressableNumSGPRs",
"(",
")",
";",
"if",
"(",
"ProgInfo",
".",
"NumSGPR",
">",
"MaxAddressableNumSGPRs",
")",
"{",
"LLVMContext",
"&",
"Ctx",
"=",
"MF",
".",
"getFunction",
"(",
")",
"."
]
|
LLVM | ARM | TD | stmt_completion | CPU | 9,981 | [
"<NUM_LIT>",
";"
]
| [
"bits",
"<",
"<NUM_LIT>",
">",
"Rm",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"Rn",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"imm",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"Qd",
"{",
"<NUM_LIT>",
"}",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"size",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Rn",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Qd",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"bit_12",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"imm",
"{",
"<NUM_LIT>",
"}",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"="
]
|
LLVM | ARM64 | TD | stmt_completion | CPU | 9,982 | [
"Rn",
";"
]
| [
"bits",
"<",
"<NUM_LIT>",
">",
"Rd",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"Rn",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"type",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"rmode",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"opcode",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"="
]
|
LLVM | ARM | TD | next_suggestion | CPU | 9,983 | [
"}"
]
| [
"let",
"ParserMethod",
"=",
"<STR_LIT>",
";",
"let",
"RenderMethod",
"=",
"<STR_LIT>",
";"
]
|
GCC | loongarch | CPP | stmt_completion | CPU | 9,984 | [
"_",
"<NUM_LIT>",
")",
";"
]
| [
"extern",
"_",
"_",
"inline",
"_",
"_",
"attribute__",
"(",
"(",
"_",
"_",
"gnu_inline__",
",",
"_",
"_",
"always_inline__",
",",
"_",
"_",
"artificial__",
")",
")",
"_",
"_",
"m128i",
"_",
"_",
"lsx_vslt_w",
"(",
"_",
"_",
"m128i",
"_",
"<NUM_LIT>",
",",
"_",
"_",
"m128i",
"_",
"<NUM_LIT>",
")",
"{",
"return",
"(",
"_",
"_",
"m128i",
")",
"_",
"_",
"builtin_lsx_vslt_w",
"(",
"(",
"v4i32",
")",
"_",
"<NUM_LIT>",
",",
"(",
"v4i32",
")"
]
|
LLVM | AArch64 | TD | program_repair | CPU | 9,985 | [
"<FIXS>",
":",
"A64InstRdnm",
"outs",
",",
"ins",
",",
"asmstr",
",",
"patterns",
",",
"itin",
">",
"{",
"<FIXE>"
]
| [
"class",
"A64I_fpdp3",
"bit",
"m",
",",
"bit",
"s",
",",
"bits",
"<NUM_LIT>",
">",
"type",
",",
"bit",
"o1",
",",
"bit",
"o0",
",",
"dag",
"outs",
",",
"dag",
"ins",
",",
"string",
"asmstr",
",",
"list",
"dag",
">",
"patterns",
",",
"InstrItinClass",
"itin",
">",
"<BUGS>",
":",
"A64InstRdnm",
"outs",
",",
"ins",
",",
"asmstr",
",",
"patterns",
",",
"itin",
">",
"{",
"<BUGE>",
"bits",
"<NUM_LIT>",
">",
"Ra",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"m",
";"
]
|
LLVM | Hexagon | TD | next_suggestion | DSP | 9,986 | [
"}"
]
| [
"let",
"cofRelax1",
"=",
"<NUM_LIT>",
";",
"let",
"cofRelax2",
"=",
"<NUM_LIT>",
";",
"let",
"cofMax1",
"=",
"<NUM_LIT>",
";",
"let",
"Uses",
"=",
"[",
"P1",
"]",
";",
"let",
"Defs",
"=",
"[",
"P1",
",",
"PC",
"]",
";",
"let",
"BaseOpcode",
"=",
"<STR_LIT>",
";",
"let",
"isTaken",
"=",
"Inst",
"{",
"<NUM_LIT>",
"}",
";",
"let",
"isExtendable",
"=",
"<NUM_LIT>",
";",
"let",
"opExtendable",
"=",
"<NUM_LIT>",
";",
"let",
"isExtentSigned",
"=",
"<NUM_LIT>",
";",
"let",
"opExtentBits",
"=",
"<NUM_LIT>",
";",
"let",
"opExtentAlign",
"=",
"<NUM_LIT>",
";"
]
|
LLVM | PowerPC | CPP | next_suggestion | CPU | 9,987 | [
"InFlag",
"=",
"Chain",
".",
"getValue",
"(",
"<NUM_LIT>",
")",
";"
]
| [
"InFlag",
"=",
"SDValue",
"(",
")",
";",
"StoreTailCallArgumentsToStackSlot",
"(",
"DAG",
",",
"Chain",
",",
"TailCallArguments",
",",
"MemOpChains2",
",",
"dl",
")",
";",
"if",
"(",
"!",
"MemOpChains2",
".",
"empty",
"(",
")",
")",
"Chain",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"TokenFactor",
",",
"dl",
",",
"MVT",
"::",
"Other",
",",
"MemOpChains2",
")",
";",
"Chain",
"=",
"EmitTailCallStoreFPAndRetAddr",
"(",
"DAG",
",",
"MF",
",",
"Chain",
",",
"LROp",
",",
"FPOp",
",",
"SPDiff",
",",
"isPPC64",
",",
"isDarwinABI",
",",
"dl",
")",
";",
"Chain",
"=",
"DAG",
".",
"getCALLSEQ_END",
"(",
"Chain",
",",
"DAG",
".",
"getIntPtrConstant",
"(",
"NumBytes",
",",
"dl",
",",
"true",
")",
",",
"DAG",
".",
"getIntPtrConstant",
"(",
"<NUM_LIT>",
",",
"dl",
",",
"true",
")",
",",
"InFlag",
",",
"dl",
")",
";"
]
|
LLVM | ARM | CPP | stmt_completion | CPU | 9,988 | [
"VST2d8wb_register",
";"
]
| [
"static",
"unsigned",
"getVLDSTRegisterUpdateOpcode",
"(",
"unsigned",
"Opc",
")",
"{",
"switch",
"(",
"Opc",
")",
"{",
"default",
":",
"break",
";",
"case",
"ARM",
"::",
"VLD1d8wb_fixed",
":",
"return",
"ARM",
"::",
"VLD1d8wb_register",
";",
"case",
"ARM",
"::",
"VLD1d16wb_fixed",
":",
"return",
"ARM",
"::",
"VLD1d16wb_register",
";",
"case",
"ARM",
"::",
"VLD1d32wb_fixed",
":",
"return",
"ARM",
"::",
"VLD1d32wb_register",
";",
"case",
"ARM",
"::",
"VLD1d64wb_fixed",
":",
"return",
"ARM",
"::",
"VLD1d64wb_register",
";",
"case",
"ARM",
"::",
"VLD1q8wb_fixed",
":",
"return",
"ARM",
"::",
"VLD1q8wb_register",
";",
"case",
"ARM",
"::",
"VLD1q16wb_fixed",
":",
"return",
"ARM",
"::",
"VLD1q16wb_register",
";",
"case",
"ARM",
"::",
"VLD1q32wb_fixed",
":",
"return",
"ARM",
"::",
"VLD1q32wb_register",
";",
"case",
"ARM",
"::",
"VLD1q64wb_fixed",
":",
"return",
"ARM",
"::",
"VLD1q64wb_register",
";",
"case",
"ARM",
"::",
"VST1d8wb_fixed",
":",
"return",
"ARM",
"::",
"VST1d8wb_register",
";",
"case",
"ARM",
"::",
"VST1d16wb_fixed",
":",
"return",
"ARM",
"::",
"VST1d16wb_register",
";",
"case",
"ARM",
"::",
"VST1d32wb_fixed",
":",
"return",
"ARM",
"::",
"VST1d32wb_register",
";",
"case",
"ARM",
"::",
"VST1d64wb_fixed",
":",
"return",
"ARM",
"::",
"VST1d64wb_register",
";",
"case",
"ARM",
"::",
"VST1q8wb_fixed",
":",
"return",
"ARM",
"::",
"VST1q8wb_register",
";",
"case",
"ARM",
"::",
"VST1q16wb_fixed",
":",
"return",
"ARM",
"::",
"VST1q16wb_register",
";",
"case",
"ARM",
"::",
"VST1q32wb_fixed",
":",
"return",
"ARM",
"::",
"VST1q32wb_register",
";",
"case",
"ARM",
"::",
"VST1q64wb_fixed",
":",
"return",
"ARM",
"::",
"VST1q64wb_register",
";",
"case",
"ARM",
"::",
"VST1d64TPseudoWB_fixed",
":",
"return",
"ARM",
"::",
"VST1d64TPseudoWB_register",
";",
"case",
"ARM",
"::",
"VST1d64QPseudoWB_fixed",
":",
"return",
"ARM",
"::",
"VST1d64QPseudoWB_register",
";",
"case",
"ARM",
"::",
"VLD2d8wb_fixed",
":",
"return",
"ARM",
"::",
"VLD2d8wb_register",
";",
"case",
"ARM",
"::",
"VLD2d16wb_fixed",
":",
"return",
"ARM",
"::",
"VLD2d16wb_register",
";",
"case",
"ARM",
"::",
"VLD2d32wb_fixed",
":",
"return",
"ARM",
"::",
"VLD2d32wb_register",
";",
"case",
"ARM",
"::",
"VLD2q8PseudoWB_fixed",
":",
"return",
"ARM",
"::",
"VLD2q8PseudoWB_register",
";",
"case",
"ARM",
"::",
"VLD2q16PseudoWB_fixed",
":",
"return",
"ARM",
"::",
"VLD2q16PseudoWB_register",
";",
"case",
"ARM",
"::",
"VLD2q32PseudoWB_fixed",
":",
"return",
"ARM",
"::",
"VLD2q32PseudoWB_register",
";",
"case",
"ARM",
"::",
"VST2d8wb_fixed",
":",
"return",
"ARM",
"::"
]
|
GCC | i386 | CPP | stmt_completion | CPU | 9,989 | [
")",
"_",
"_",
"A",
",",
"_",
"_",
"D",
",",
"_",
"_",
"N",
")",
";"
]
| [
"return",
"(",
"_",
"_",
"m128i",
")",
"_",
"_",
"builtin_ia32_vec_set_v8hi",
"(",
"(",
"_",
"_",
"v8hi"
]
|
GCC | alpha | CPP | stmt_completion | MPU | 9,990 | [
"NULL_RTX",
";"
]
| [
"}",
"if",
"(",
"GET_CODE",
"(",
"x",
")",
"==",
"PLUS",
"&&",
"GET_CODE",
"(",
"XEXP",
"(",
"x",
",",
"<NUM_LIT>",
")",
")",
"==",
"REG",
"&&",
"REGNO",
"(",
"XEXP",
"(",
"x",
",",
"<NUM_LIT>",
")",
")",
"<",
"FIRST_PSEUDO_REGISTER",
"&&",
"REGNO_OK_FOR_BASE_P",
"(",
"REGNO",
"(",
"XEXP",
"(",
"x",
",",
"<NUM_LIT>",
")",
")",
")",
"&&",
"GET_CODE",
"(",
"XEXP",
"(",
"x",
",",
"<NUM_LIT>",
")",
")",
"==",
"CONST_INT",
")",
"{",
"HOST_WIDE_INT",
"val",
"=",
"INTVAL",
"(",
"XEXP",
"(",
"x",
",",
"<NUM_LIT>",
")",
")",
";",
"HOST_WIDE_INT",
"low",
"=",
"(",
"(",
"val",
"&",
"<NUM_LIT>",
")",
"^",
"<NUM_LIT>",
")",
"-",
"<NUM_LIT>",
";",
"HOST_WIDE_INT",
"high",
"=",
"(",
"(",
"(",
"val",
"-",
"low",
")",
"&",
"<NUM_LIT>",
")",
"^",
"<NUM_LIT>",
")",
"-",
"<NUM_LIT>",
";",
"if",
"(",
"high",
"+",
"low",
"!=",
"val",
")",
"return"
]
|
LLVM | AArch64 | TD | next_suggestion | CPU | 9,991 | [
"}"
]
| [
"}",
"]",
">",
"{",
"let",
"EncoderMethod",
"=",
"<STR_LIT>",
";",
"let",
"DecoderMethod",
"=",
"<STR_LIT>",
";",
"let",
"ParserMatchClass",
"=",
"Imm1_32Operand",
";"
]
|
LLVM | AArch64 | CPP | stmt_completion | CPU | 9,992 | [
")",
")",
"return",
"false",
";"
]
| [
"unsigned",
"Count",
"=",
"<NUM_LIT>",
";",
"do",
"{",
"--",
"MBBI",
";",
"MachineInstr",
"&",
"MI",
"=",
"*",
"MBBI",
";",
"if",
"(",
"!",
"MI",
".",
"isTransient",
"(",
")",
")",
"++",
"Count",
";",
"if",
"(",
"MI",
".",
"mayStore",
"(",
")",
"&&",
"isMatchingStore",
"(",
"LoadMI",
",",
"MI",
")",
"&&",
"BaseReg",
"==",
"getLdStBaseOp",
"(",
"MI",
")",
".",
"getReg",
"(",
")",
"&&",
"isLdOffsetInRangeOfSt",
"(",
"LoadMI",
",",
"MI",
",",
"TII",
")",
"&&",
"ModifiedRegUnits",
".",
"available",
"(",
"getLdStRegOp",
"(",
"MI",
")",
".",
"getReg",
"(",
")",
")",
")",
"{",
"StoreI",
"=",
"MBBI",
";",
"return",
"true",
";",
"}",
"if",
"(",
"MI",
".",
"isCall",
"(",
")",
")",
"return",
"false",
";",
"LiveRegUnits",
"::",
"accumulateUsedDefed",
"(",
"MI",
",",
"ModifiedRegUnits",
",",
"UsedRegUnits",
",",
"TRI",
")",
";",
"if",
"(",
"!",
"ModifiedRegUnits",
".",
"available",
"(",
"BaseReg"
]
|
LLVM | Patmos | CPP | stmt_completion | VLIW | 9,993 | [
"alignment",
")",
"*",
"alignment",
";"
]
| [
"return",
"(",
"(",
"offset",
"+",
"alignment",
"-",
"<NUM_LIT>",
")",
"/"
]
|
GCC | rx | MD | next_suggestion | CPU | 9,994 | [
"<STR_LIT>"
]
| [
"(",
"define_insn",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"QI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"xor",
":",
"QI",
"(",
"ashift",
":",
"QI",
"(",
"const_int",
"<NUM_LIT>",
")",
"(",
"match_operand",
":",
"QI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
"(",
"match_dup",
"<NUM_LIT>",
")",
")",
")",
"]",
"<STR_LIT>"
]
|
LLVM | Hexagon | TD | next_suggestion | DSP | 9,995 | [
"}"
]
| [
"let",
"InputType",
"=",
"<STR_LIT>",
";",
"let",
"BaseOpcode",
"=",
"<STR_LIT>",
";",
"let",
"isBarrier",
"=",
"<NUM_LIT>",
";",
"let",
"isPredicable",
"=",
"<NUM_LIT>",
";",
"let",
"isExtendable",
"=",
"<NUM_LIT>",
";",
"let",
"opExtendable",
"=",
"<NUM_LIT>",
";",
"let",
"isExtentSigned",
"=",
"<NUM_LIT>",
";",
"let",
"opExtentBits",
"=",
"<NUM_LIT>",
";",
"let",
"opExtentAlign",
"=",
"<NUM_LIT>",
";"
]
|
GCC | lm32 | CPP | code_generation | MPU | 9,996 | [
"int",
"lm32_can_use_return",
"(",
"void",
")",
"{",
"if",
"(",
"!",
"reload_completed",
")",
"return",
"<NUM_LIT>",
";",
"if",
"(",
"df_regs_ever_live_p",
"(",
"RA_REGNUM",
")",
"||",
"crtl",
"->",
"profile",
")",
"return",
"<NUM_LIT>",
";",
"if",
"(",
"lm32_compute_frame_size",
"(",
"get_frame_size",
"(",
")",
")",
"!=",
"<NUM_LIT>",
")",
"return",
"<NUM_LIT>",
";",
"return",
"<NUM_LIT>",
";",
"}"
]
| [
"Return",
"nonzero",
"if",
"this",
"function",
"is",
"known",
"to",
"have",
"a",
"null",
"epilogue",
".",
"This",
"allows",
"the",
"optimizer",
"to",
"omit",
"jumps",
"to",
"jumps",
"if",
"no",
"stack",
"was",
"created",
"."
]
|
GCC | pdp11 | CPP | code_generation | MPU | 9,997 | [
"const",
"char",
"*",
"output_block_move",
"(",
"rtx",
"*",
"operands",
")",
"{",
"static",
"int",
"count",
"=",
"<NUM_LIT>",
";",
"char",
"buf",
"[",
"<NUM_LIT>",
"]",
";",
"int",
"unroll",
";",
"int",
"lastbyte",
"=",
"<NUM_LIT>",
";",
"if",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
"==",
"const0_rtx",
")",
"return",
"<STR_LIT>",
"<STR_LIT>",
";",
"if",
"(",
"CONSTANT_P",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
")",
"{",
"if",
"(",
"INTVAL",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
"<",
"<NUM_LIT>",
"&&",
"(",
"!",
"optimize_size",
"||",
"INTVAL",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
"<",
"<NUM_LIT>",
")",
"&&",
"INTVAL",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
"==",
"<NUM_LIT>",
")",
"{",
"register",
"int",
"i",
";",
"for",
"(",
"i",
"=",
"<NUM_LIT>",
";",
"i",
"<=",
"INTVAL",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
";",
"i",
"++",
")",
"output_asm_insn",
"(",
"<STR_LIT>",
"movb (%1)+, (%0)+",
"<STR_LIT>",
",",
"operands",
")",
";",
"return",
"<STR_LIT>",
"<STR_LIT>",
";",
"}",
"else",
"if",
"(",
"INTVAL",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
"<",
"<NUM_LIT>",
"&&",
"(",
"!",
"optimize_size",
"||",
"INTVAL",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
"<",
"<NUM_LIT>",
")",
"&&",
"INTVAL",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
">=",
"<NUM_LIT>",
")",
"{",
"register",
"int",
"i",
";",
"for",
"(",
"i",
"=",
"<NUM_LIT>",
";",
"i",
"<=",
"INTVAL",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
"/",
"<NUM_LIT>",
";",
"i",
"++",
")",
"output_asm_insn",
"(",
"<STR_LIT>",
"mov (%1)+, (%0)+",
"<STR_LIT>",
",",
"operands",
")",
";",
"if",
"(",
"INTVAL",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
"&",
"<NUM_LIT>",
")",
"output_asm_insn",
"(",
"<STR_LIT>",
"movb (%1), (%0)",
"<STR_LIT>",
",",
"operands",
")",
";",
"return",
"<STR_LIT>",
"<STR_LIT>",
";",
"}",
"}",
"if",
"(",
"CONSTANT_P",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
")",
"{",
"if",
"(",
"INTVAL",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
"<",
"<NUM_LIT>",
")",
"unroll",
"=",
"<NUM_LIT>",
";",
"else",
"{",
"lastbyte",
"=",
"INTVAL",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
"&",
"<NUM_LIT>",
";",
"if",
"(",
"optimize_size",
"||",
"INTVAL",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
"&",
"<NUM_LIT>",
")",
"unroll",
"=",
"<NUM_LIT>",
";",
"else",
"if",
"(",
"INTVAL",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
"&",
"<NUM_LIT>",
")",
"unroll",
"=",
"<NUM_LIT>",
";",
"else",
"unroll",
"=",
"<NUM_LIT>",
";",
"}",
"operands",
"[",
"<NUM_LIT>",
"]",
"=",
"GEN_INT",
"(",
"INTVAL",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
">>",
"unroll",
")",
";",
"output_asm_insn",
"(",
"<STR_LIT>",
"mov %2, %4",
"<STR_LIT>",
",",
"operands",
")",
";",
"}",
"else",
"{",
"operands",
"[",
"<NUM_LIT>",
"]",
"=",
"operands",
"[",
"<NUM_LIT>",
"]",
";",
"if",
"(",
"TARGET_40_PLUS",
"&&",
"INTVAL",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
">",
"<NUM_LIT>",
")",
"{",
"unroll",
"=",
"<NUM_LIT>",
";",
"output_asm_insn",
"(",
"<STR_LIT>",
"asr %4",
"<STR_LIT>",
",",
"operands",
")",
";",
"}",
"else",
"{",
"unroll",
"=",
"<NUM_LIT>",
";",
"output_asm_insn",
"(",
"<STR_LIT>",
"tst %4",
"<STR_LIT>",
",",
"operands",
")",
";",
"}",
"sprintf",
"(",
"buf",
",",
"<STR_LIT>",
"beq movestrhi%d",
"<STR_LIT>",
",",
"count",
"+",
"<NUM_LIT>",
")",
";",
"output_asm_insn",
"(",
"buf",
",",
"NULL",
")",
";",
"}",
"sprintf",
"(",
"buf",
",",
"<STR_LIT>",
"\\nmovestrhi%d:",
"<STR_LIT>",
",",
"count",
")",
";",
"output_asm_insn",
"(",
"buf",
",",
"NULL",
")",
";",
"switch",
"(",
"unroll",
")",
"{",
"case",
"<NUM_LIT>",
":",
"output_asm_insn",
"(",
"<STR_LIT>",
"movb (%1)+, (%0)+",
"<STR_LIT>",
",",
"operands",
")",
";",
"break",
";",
"case",
"<NUM_LIT>",
":",
"output_asm_insn",
"(",
"<STR_LIT>",
"mov (%1)+, (%0)+",
"<STR_LIT>",
",",
"operands",
")",
";",
"break",
";",
"case",
"<NUM_LIT>",
":",
"output_asm_insn",
"(",
"<STR_LIT>",
"mov (%1)+, (%0)+",
"<STR_LIT>",
",",
"operands",
")",
";",
"output_asm_insn",
"(",
"<STR_LIT>",
"mov (%1)+, (%0)+",
"<STR_LIT>",
",",
"operands",
")",
";",
"break",
";",
"default",
":",
"output_asm_insn",
"(",
"<STR_LIT>",
"mov (%1)+, (%0)+",
"<STR_LIT>",
",",
"operands",
")",
";",
"output_asm_insn",
"(",
"<STR_LIT>",
"mov (%1)+, (%0)+",
"<STR_LIT>",
",",
"operands",
")",
";",
"output_asm_insn",
"(",
"<STR_LIT>",
"mov (%1)+, (%0)+",
"<STR_LIT>",
",",
"operands",
")",
";",
"output_asm_insn",
"(",
"<STR_LIT>",
"mov (%1)+, (%0)+",
"<STR_LIT>",
",",
"operands",
")",
";",
"break",
";",
"}",
"if",
"(",
"TARGET_40_PLUS",
")",
"{",
"sprintf",
"(",
"buf",
",",
"<STR_LIT>",
"sob %%4, movestrhi%d",
"<STR_LIT>",
",",
"count",
")",
";",
"output_asm_insn",
"(",
"buf",
",",
"operands",
")",
";",
"}",
"else",
"{",
"output_asm_insn",
"(",
"<STR_LIT>",
"dec %4",
"<STR_LIT>",
",",
"operands",
")",
";",
"sprintf",
"(",
"buf",
",",
"<STR_LIT>",
"bgt movestrhi%d",
"<STR_LIT>",
",",
"count",
")",
";",
"output_asm_insn",
"(",
"buf",
",",
"NULL",
")",
";",
"}",
"count",
"++",
";",
"if",
"(",
"lastbyte",
")",
"output_asm_insn",
"(",
"<STR_LIT>",
"movb (%1), (%0)",
"<STR_LIT>",
",",
"operands",
")",
";",
"else",
"if",
"(",
"!",
"CONSTANT_P",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
")",
"{",
"sprintf",
"(",
"buf",
",",
"<STR_LIT>",
"\\nmovestrhi%d:",
"<STR_LIT>",
",",
"count",
")",
";",
"output_asm_insn",
"(",
"buf",
",",
"NULL",
")",
";",
"count",
"++",
";",
"if",
"(",
"unroll",
")",
"{",
"sprintf",
"(",
"buf",
",",
"<STR_LIT>",
"bcc movestrhi%d",
"<STR_LIT>",
",",
"count",
")",
";",
"output_asm_insn",
"(",
"buf",
",",
"NULL",
")",
";",
"output_asm_insn",
"(",
"<STR_LIT>",
"movb (%1), (%0)",
"<STR_LIT>",
",",
"operands",
")",
";",
"sprintf",
"(",
"buf",
",",
"<STR_LIT>",
"\\nmovestrhi%d:",
"<STR_LIT>",
",",
"count",
")",
";",
"output_asm_insn",
"(",
"buf",
",",
"NULL",
")",
";",
"count",
"++",
";",
"}",
"}",
"return",
"<STR_LIT>",
"<STR_LIT>",
";",
"}"
]
| [
"output",
"a",
"block",
"move",
":",
"*",
"*",
"operands",
"[",
"0",
"]",
"...",
"to",
"*",
"operands",
"[",
"1",
"]",
"...",
"from",
"*",
"operands",
"[",
"2",
"]",
"...",
"length",
"*",
"operands",
"[",
"3",
"]",
"...",
"alignment",
"*",
"operands",
"[",
"4",
"]",
"...",
"scratch",
"register"
]
|
LLVM | X86 | CPP | next_suggestion | CPU | 9,998 | [
"if",
"(",
"VT",
"==",
"MVT",
"::",
"v32i16",
"||",
"VT",
"==",
"MVT",
"::",
"v64i8",
")",
"return",
"splitVectorIntBinary",
"(",
"Op",
",",
"DAG",
")",
";"
]
| [
"if",
"(",
"VT",
"==",
"MVT",
"::",
"i16",
"||",
"VT",
"==",
"MVT",
"::",
"i32",
")",
"return",
"lowerAddSubToHorizontalOp",
"(",
"Op",
",",
"DAG",
",",
"Subtarget",
")",
";",
"if",
"(",
"VT",
".",
"getScalarType",
"(",
")",
"==",
"MVT",
"::",
"i1",
")",
"return",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"XOR",
",",
"SDLoc",
"(",
"Op",
")",
",",
"VT",
",",
"Op",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"Op",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
";"
]
|
LLVM | AArch64 | TD | stmt_completion | CPU | 9,999 | [
"<",
"<NUM_LIT>",
">",
";"
]
| [
"def",
"FalseLanesZero",
":",
"FalseLanesEnum"
]
|
Subsets and Splits
No community queries yet
The top public SQL queries from the community will appear here once available.