Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
PowerPC
CPP
stmt_completion
CPU
9,800
[ ";" ]
[ "unsigned", "Offset", "=", "GetInitialOffset", "(", "Fn", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "Fn", ")", "{", "if", "(", "MBB", ".", "getNumber", "(", ")", ">", "<NUM_LIT>", ")", "{", "auto", "&", "BS", "=", "BlockSizes", "[", "MBB", ".", "getNumber", "(", ")", "-", "<NUM_LIT>", "]", ";", "BS", ".", "first", "-=", "BS", ".", "second", ";", "Offset", "-=", "BS", ".", "second", ";", "unsigned", "AlignExtra", "=", "GetAlignmentAdjustment", "(", "MBB", ",", "Offset", ")", ";", "BS", ".", "first", "+=", "AlignExtra" ]
LLVM
Mips
CPP
stmt_completion
CPU
9,801
[ "(", "SMSize0", ",", "MVT", "::", "i32", ")", ",", "And0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]
[ "if", "(", "Shl", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "SHL", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "(", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Shl", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "Shamt", "=", "CN", "->", "getZExtValue", "(", ")", ";", "EVT", "ValTy", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "Shamt", "!=", "SMPos0", ")", "||", "(", "SMPos0", "+", "SMSize0", ">", "ValTy", ".", "getSizeInBits", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "N", "->", "getDebugLoc", "(", ")", ",", "ValTy", ",", "Shl", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "SMPos0", ",", "MVT", "::", "i32", ")", ",", "DAG", ".", "getConstant" ]
GCC
microblaze
MD
next_suggestion
MPU
9,802
[ "<STR_LIT>" ]
[ "(", "lshiftrt", ":", "DI", "(", "mult", ":", "DI", "(", "sign_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "sign_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]" ]
GCC
sparc
CPP
stmt_completion
CPU
9,803
[ "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";" ]
[ "static", "int", "sparc_vis_mul8x16", "(", "int", "e8", ",", "int", "e16", ")", "{", "return", "(", "e8", "*", "e16", "+" ]
LLVM
Hexagon
TD
next_suggestion
DSP
9,804
[ "let", "isCommutable", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
9,805
[ "<NUM_LIT>", ";" ]
[ "if", "(", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isImm", "(", ")", ")", "return", "getMachineOpValue", "(", "MI", ",", "MO", ",", "Fixups", ",", "STI", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "(", "MCFixupKind", ")", "PPC", "::", "fixup_ppc_brcond14abs", ")", ")", ";", "return" ]
LLVM
AVR
CPP
program_repair
MPU
9,806
[ "<FIXS>", "void", "printOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", ";", "<FIXE>" ]
[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "AVR Assembly Printer", "<STR_LIT>", ";", "}", "<BUGS>", "void", "printOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ",", "const", "char", "*", "Modifier", "=", "<NUM_LIT>", ")", ";", "<BUGE>", "bool", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "override", ";" ]
LLVM
AVR
CPP
stmt_completion
MPU
9,807
[ ";" ]
[ "bool", "DstIsKill", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "bool", "ImpIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Kill", ")", ";", "auto", "MIRRC", "=", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ".", "addReg", "(", "DstReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ";", "if", "(", "ImpIsDead", ")", "MIRRC", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "MIRRC", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsKill", "(", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "return", "true" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
9,808
[ "case", "ISD", "::", "FCANONICALIZE", ":" ]
[ "case", "ISD", "::", "ATOMIC_STORE", ":", "case", "ISD", "::", "ATOMIC_CMP_SWAP", ":", "case", "ISD", "::", "ATOMIC_CMP_SWAP_WITH_SUCCESS", ":", "case", "ISD", "::", "ATOMIC_SWAP", ":", "case", "ISD", "::", "ATOMIC_LOAD_ADD", ":", "case", "ISD", "::", "ATOMIC_LOAD_SUB", ":", "case", "ISD", "::", "ATOMIC_LOAD_AND", ":", "case", "ISD", "::", "ATOMIC_LOAD_OR", ":", "case", "ISD", "::", "ATOMIC_LOAD_XOR", ":", "case", "ISD", "::", "ATOMIC_LOAD_NAND", ":", "case", "ISD", "::", "ATOMIC_LOAD_MIN", ":", "case", "ISD", "::", "ATOMIC_LOAD_MAX", ":", "case", "ISD", "::", "ATOMIC_LOAD_UMIN", ":", "case", "ISD", "::", "ATOMIC_LOAD_UMAX", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "DCI", ".", "isBeforeLegalize", "(", ")", ")", "break", ";", "return", "performMemSDNodeCombine", "(", "cast", "<", "MemSDNode", ">", "(", "N", ")", ",", "DCI", ")", ";", "case", "ISD", "::", "AND", ":", "return", "performAndCombine", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "OR", ":", "return", "performOrCombine", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "XOR", ":", "return", "performXorCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "performClassCombine", "(", "N", ",", "DCI", ")", ";" ]
GCC
mips
CPP
stmt_completion
CPU
9,809
[ "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";" ]
[ "else", "addr", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "lazy_p", "|=", "mips_load_call_address", "(", "type", ",", "addr", ",", "or", "ig_addr", ")", ";", "}", "if", "(", "result", "==", "<NUM_LIT>", ")", "{", "rtx", "(", "*", "fn", ")", "(", "rtx", ",", "rtx", ")", ";", "if", "(", "type", "==", "MIPS_CALL_SIBCALL", ")", "fn", "=", "gen_sibcall_internal", ";", "else", "fn", "=", "gen_call_internal", ";", "pattern", "=", "fn", "(", "addr", ",", "args_size", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "result", ")", "==", "PARALLEL", "&&", "XVECLEN", "(", "result", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "rtx", "(", "*", "fn", ")", "(", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ")", ";", "rtx", "reg1", ",", "reg2", ";", "if", "(", "type", "==", "MIPS_CALL_SIBCALL", ")", "fn", "=", "gen_sibcall_value_multiple_internal", ";", "else", "fn", "=", "gen_call_value_multiple_internal", ";", "reg1", "=", "XEXP", "(", "XVECEXP", "(", "result", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "reg2", "=", "XEXP", "(", "XVECEXP", "(", "result", ",", "<NUM_LIT>", "," ]
LLVM
Hexagon
TD
next_suggestion
DSP
9,810
[ "let", "CextOpcode", "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
PowerPC
TD
next_suggestion
CPU
9,811
[ "}" ]
[ "def", "dispRI34", ":", "Operand", "<", "iPTR", ">", "{", "let", "ParserMatchClass", "=", "PPCDispRI34Operand", ";" ]
GCC
i386
CPP
stmt_completion
CPU
9,812
[ "*", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "Float16", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_reduce_mul_ph", "(", "_", "_", "m512h", "_", "_", "A", ")", "{", "_", "MM512_REDUCE_OP", "(" ]
GCC
i386
CPP
next_suggestion
CPU
9,813
[ "if", "(", "!", "TARGET_64BIT", ")", "return", "true", ";" ]
[ "if", "(", "GET_CODE", "(", "op", ")", "==", "UNSPEC", ")", "switch", "(", "XINT", "(", "op", ",", "<NUM_LIT>", ")", ")", "{", "case", "UNSPEC_GOTNTPOFF", ":", "return", "true", ";", "case", "UNSPEC_TPOFF", ":" ]
GCC
alpha
MD
stmt_completion
MPU
9,814
[ ")", "]", ")" ]
[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC
nds32
CPP
code_generation
CPU
9,815
[ "static", "void", "nds32_asm_function_epilogue", "(", "FILE", "*", "file", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", "\\t! END EPILOGUE\\n", "<STR_LIT>", ")", ";", "}" ]
[ "The", "content", "produced", "from", "this", "function", "will", "be", "placed", "after", "epilogue", "body", "." ]
LLVM
SystemZ
CPP
next_suggestion
CPU
9,816
[ "ReplaceNode", "(", "Store", ",", "CurDAG", "->", "getMachineNode", "(", "Opcode", ",", "DL", ",", "MVT", "::", "Other", ",", "Ops", ")", ")", ";" ]
[ "unsigned", "Elem", "=", "ElemN", "->", "getZExtValue", "(", ")", ";", "if", "(", "Elem", ">=", "VT", ".", "getVectorNumElements", "(", ")", ")", "return", "false", ";", "SDValue", "Base", ",", "Disp", ",", "Index", ";", "if", "(", "!", "selectBDVAddr12Only", "(", "Store", "->", "getBasePtr", "(", ")", ",", "ElemV", ",", "Base", ",", "Disp", ",", "Index", ")", "||", "Index", ".", "getValueType", "(", ")", "!=", "VT", ".", "changeVectorElementTypeToInteger", "(", ")", ")", "return", "false", ";", "SDLoc", "DL", "(", "Store", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Vec", ",", "Base", ",", "Disp", ",", "Index", ",", "CurDAG", "->", "getTargetConstant", "(", "Elem", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "Store", "->", "getChain", "(", ")", "}", ";" ]
GCC
arm
MD
next_suggestion
CPU
9,817
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
ARM
TD
stmt_completion
CPU
9,818
[ "{", "<NUM_LIT>", "}", ";" ]
[ "def", "VSETLNi32", ":", "NVSetLane", "<", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", ",", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "DPR", ":", "$", "V", ")", ",", "(", "ins", "DPR", ":", "$", "src1", ",", "GPR", ":", "$", "R", ",", "VectorIndex32", ":", "$", "lane", ")", ",", "IIC_VMOVISL", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "DPR", ":", "$", "V", ",", "(", "insertelt", "(", "v2i32", "DPR", ":", "$", "src1", ")", ",", "GPR", ":", "$", "R", ",", "imm", ":", "$", "lane", ")", ")", "]", ">", ",", "Requires", "<", "[", "HasVFP2", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "lane" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
9,819
[ "}" ]
[ "DEBUG", "(", "Base", "->", "dump", "(", "CurDAG", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\nN: ", "<STR_LIT>", ")", ";", "DEBUG", "(", "N", "->", "dump", "(", "CurDAG", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "SDValue", "ImmOpnd", "=", "Base", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "ReplaceFlags", ")", "{", "if", "(", "GlobalAddressSDNode", "*", "GA", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "ImmOpnd", ")", ")", "{", "SDLoc", "dl", "(", "GA", ")", ";", "const", "GlobalValue", "*", "GV", "=", "GA", "->", "getGlobal", "(", ")", ";", "if", "(", "GV", "->", "getAlignment", "(", ")", "<", "<NUM_LIT>", "&&", "(", "StorageOpcode", "==", "PPC", "::", "LD", "||", "StorageOpcode", "==", "PPC", "::", "STD", "||", "StorageOpcode", "==", "PPC", "::", "LWA", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Rejected this candidate for alignment.\\n\\n", "<STR_LIT>", ")", ";", "continue", ";", "}", "ImmOpnd", "=", "CurDAG", "->", "getTargetGlobalAddress", "(", "GV", ",", "dl", ",", "MVT", "::", "i64", ",", "<NUM_LIT>", ",", "Flags", ")", ";", "}", "else", "if", "(", "ConstantPoolSDNode", "*", "CP", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "ImmOpnd", ")", ")", "{", "const", "Constant", "*", "C", "=", "CP", "->", "getConstVal", "(", ")", ";", "ImmOpnd", "=", "CurDAG", "->", "getTargetConstantPool", "(", "C", ",", "MVT", "::", "i64", ",", "CP", "->", "getAlignment", "(", ")", ",", "<NUM_LIT>", ",", "Flags", ")", ";", "}", "}", "if", "(", "FirstOp", "==", "<NUM_LIT>", ")", "(", "void", ")", "CurDAG", "->", "UpdateNodeOperands", "(", "N", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "ImmOpnd", ",", "Base", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "else", "(", "void", ")", "CurDAG", "->", "UpdateNodeOperands", "(", "N", ",", "ImmOpnd", ",", "Base", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Base", ".", "getNode", "(", ")", "->", "use_empty", "(", ")", ")", "CurDAG", "->", "RemoveDeadNode", "(", "Base", ".", "getNode", "(", ")", ")", ";" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
9,820
[ "}" ]
[ "signedDecoder", "<", "<NUM_LIT>", ">", "(", "MI", ",", "tmp", ",", "Decoder", ")", ";", "return", "MCDisassembler", "::", "Success", ";" ]
LLVM
XCore
CPP
stmt_completion
MPU
9,821
[ "TL", "->", "getExceptionSelectorRegister", "(", "PersonalityFn", ")", ")", ")", ";" ]
[ "SpillList", ".", "push_back", "(", "StackSlotInfo", "(", "EHSlot", "[", "<NUM_LIT>", "]", ",", "MFI", ".", "getObjectOffset", "(", "EHSlot", "[", "<NUM_LIT>", "]", ")", ",", "TL", "->", "getExceptionPointerRegister", "(", "PersonalityFn", ")", ")", ")", ";", "SpillList", ".", "push_back", "(", "StackSlotInfo", "(", "EHSlot", "[", "<NUM_LIT>", "]", ",", "MFI", ".", "getObjectOffset", "(", "EHSlot", "[", "<NUM_LIT>", "]", ")", "," ]
LLVM
AArch64
CPP
code_generation
CPU
9,822
[ "unsigned", "AArch64InstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "const", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "const", "MCAsmInfo", "*", "MAI", "=", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ";", "{", "auto", "Op", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Op", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Op", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "getInlineAsmLength", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSymbolName", "(", ")", ",", "*", "MAI", ")", ";", "}", "if", "(", "MI", ".", "isMetaInstruction", "(", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "NumBytes", "=", "<NUM_LIT>", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "switch", "(", "Desc", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "NumBytes", "=", "<NUM_LIT>", ";", "break", ";", "case", "TargetOpcode", "::", "STACKMAP", ":", "NumBytes", "=", "StackMapOpers", "(", "&", "MI", ")", ".", "getNumPatchBytes", "(", ")", ";", "assert", "(", "NumBytes", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of NOP bytes requested!", "<STR_LIT>", ")", ";", "break", ";", "case", "TargetOpcode", "::", "PATCHPOINT", ":", "NumBytes", "=", "PatchPointOpers", "(", "&", "MI", ")", ".", "getNumPatchBytes", "(", ")", ";", "assert", "(", "NumBytes", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of NOP bytes requested!", "<STR_LIT>", ")", ";", "break", ";", "case", "TargetOpcode", "::", "STATEPOINT", ":", "NumBytes", "=", "StatepointOpers", "(", "&", "MI", ")", ".", "getNumPatchBytes", "(", ")", ";", "assert", "(", "NumBytes", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of NOP bytes requested!", "<STR_LIT>", ")", ";", "if", "(", "NumBytes", "==", "<NUM_LIT>", ")", "NumBytes", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "NumBytes", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "NumBytes", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "NumBytes", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "NumBytes", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "NumBytes", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "NumBytes", "=", "<NUM_LIT>", ";", "break", ";", "case", "TargetOpcode", "::", "BUNDLE", ":", "NumBytes", "=", "getInstBundleLength", "(", "MI", ")", ";", "break", ";", "}", "return", "NumBytes", ";", "}" ]
[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]
LLVM
SystemZ
TD
stmt_completion
CPU
9,823
[ ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "!", "eq", "(", "m5or", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "M5", "{", "<NUM_LIT>", "}", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "!", "eq", "(", "m5or", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "M5", "{", "<NUM_LIT>", "}", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "!", "eq", "(", "m5or", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "M5", "{", "<NUM_LIT>", "}", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "!", "eq", "(", "m5or", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "M5", "{", "<NUM_LIT>", "}", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
9,824
[ "for", "(", "SDep", "Pred", ":", "ToAdd", ")", "DAG", "->", "addEdge", "(", "&", "SU", ",", "Pred", ")", ";" ]
[ "SUnit", "*", "PredSU", "=", "Pred", ".", "getSUnit", "(", ")", ";", "if", "(", "Pred", ".", "isBarrier", "(", ")", "&&", "isExport", "(", "*", "PredSU", ")", ")", "{", "ToRemove", ".", "push_back", "(", "Pred", ")", ";", "if", "(", "isExport", "(", "SU", ")", ")", "continue", ";", "for", "(", "const", "SDep", "&", "ExportPred", ":", "PredSU", "->", "Preds", ")", "{", "SUnit", "*", "ExportPredSU", "=", "ExportPred", ".", "getSUnit", "(", ")", ";", "if", "(", "ExportPred", ".", "isBarrier", "(", ")", "&&", "!", "isExport", "(", "*", "ExportPredSU", ")", ")", "ToAdd", ".", "push_back", "(", "SDep", "(", "ExportPredSU", ",", "SDep", "::", "Barrier", ")", ")", ";", "}", "}", "}", "for", "(", "SDep", "Pred", ":", "ToRemove", ")", "SU", ".", "removePred", "(", "Pred", ")", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
9,825
[ "}" ]
[ "def", "A2_subh_h16_hh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_679309b8", ",", "TypeALU64", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
GCC
i386
CPP
stmt_completion
CPU
9,826
[ "A", ",", "_", "_", "m128", "_", "_", "B", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_max_ss", "(", "_", "_", "m128", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128", "_", "_" ]
LLVM
AArch64
TD
stmt_completion
CPU
9,827
[ "=", "Rn", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
LLVM
Hexagon
TD
next_suggestion
DSP
9,828
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "accessSize", "=", "DoubleWordAccess", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
LLVM
AArch64
TD
next_suggestion
CPU
9,829
[ "}" ]
[ "def", "msr_sysreg_op", ":", "Operand", "<", "i32", ">", "{", "let", "ParserMatchClass", "=", "MSRSystemRegisterOperand", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
GCC
cr16
MD
stmt_completion
MPU
9,830
[ "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
R600
TD
next_suggestion
GPU
9,831
[ "}" ]
[ "class", "InstFlag", "<", "string", "PM", "=", "<STR_LIT>", ",", "int", "Default", "=", "<NUM_LIT>", ">", ":", "OperandWithDefaultOps", "<", "i32", ",", "(", "ops", "(", "i32", "Default", ")", ")", ">", "{", "let", "PrintMethod", "=", "PM", ";" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
9,832
[ "}" ]
[ "switch", "(", "Opcode", ")", "{", "case", "Instruction", "::", "Br", ":", "case", "Instruction", "::", "Ret", ":", "return", "<NUM_LIT>", ";", "default", ":", "return", "BaseT", "::", "getCFInstrCost", "(", "Opcode", ")", ";" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
9,833
[ "(", ")", ";" ]
[ "CommonDominators", ".", "clear", "(", ")", ";", "Stack", ".", "clear", "(", ")", ";", "NextLevel", ".", "clear" ]
LLVM
Mips
CPP
next_suggestion
CPU
9,834
[ "if", "(", "hasMips16Attr", ")", "FS", "+=", "FS", ".", "empty", "(", ")", "?", "<STR_LIT>", "+mips16", "<STR_LIT>", ":", "<STR_LIT>", ",+mips16", "<STR_LIT>", ";" ]
[ "std", "::", "string", "FS", "=", "!", "FSAttr", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetFS", ";", "bool", "hasMips16Attr", "=", "!", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "mips16", "<STR_LIT>", ")", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", ";", "bool", "hasNoMips16Attr", "=", "!", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "nomips16", "<STR_LIT>", ")", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", ";", "bool", "HasMicroMipsAttr", "=", "!", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "micromips", "<STR_LIT>", ")", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", ";", "bool", "HasNoMicroMipsAttr", "=", "!", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "nomicromips", "<STR_LIT>", ")", ".", "hasAttribute", "(", "Attribute", "::", "None", ")", ";", "bool", "softFloat", "=", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", "use-soft-float", "<STR_LIT>", ")", "&&", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "use-soft-float", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", "==", "<STR_LIT>", "true", "<STR_LIT>", ";" ]
GCC
sh
CPP
program_repair
CPU
9,835
[ "<FIXS>", "corresponding", "definition", "to", "be", "marked", "as", "dllexport", ".", "The", "prototypesare", "in", "headers", "used", "everywhere", "and", "the", "definition", "is", "in", "a", "translation", "<FIXE>" ]
[ "oldname", "+=", "strlen", "(", "DLL_IMPORT_PREFIX", ")", ";" ]
GCC
arm
CPP
stmt_completion
CPU
9,836
[ "_", "a", ";" ]
[ "return", "(", "uint32x4_t", ")", "_" ]
LLVM
AArch64
CPP
next_suggestion
CPU
9,837
[ "}" ]
[ "}", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ")", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "if", "(", "NeedsWinCFI", ")", "{", "if", "(", "(", "DestReg", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "SrcReg", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "||", "(", "SrcReg", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "DestReg", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "{", "if", "(", "HasWinCFI", ")", "*", "HasWinCFI", "=", "true", ";", "if", "(", "Offset", "==", "<NUM_LIT>", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "}", "else", "if", "(", "DestReg", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "if", "(", "HasWinCFI", ")", "*", "HasWinCFI", "=", "true", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addImm", "(", "Offset", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "}", "}" ]
LLVM
TVM
CPP
next_suggestion
Virtual ISA
9,838
[ "auto", "MIit", "=", "Mapping", ".", "find", "(", "&", "Inst", ")", ";" ]
[ "if", "(", "op", ".", "isInst", "(", ")", ")", "{", "auto", "&", "curInst", "=", "*", "op", ".", "getInst", "(", ")", ";", "if", "(", "isVerbose", "(", ")", ")", "{", "auto", "MIit", "=", "Mapping", ".", "find", "(", "&", "curInst", ")", ";", "if", "(", "MIit", "!=", "Mapping", ".", "end", "(", ")", "&&", "curInst", ".", "getOpcode", "(", ")", "!=", "TVM", "::", "PUSHCONT_MBB_S", ")", "for", "(", "auto", "&", "Comment", ":", "MFI", "->", "getStackModelComments", "(", "MIit", "->", "second", ")", ")", "OutStreamer", "->", "AddComment", "(", "Comment", ")", ";", "if", "(", "curInst", ".", "getOpcode", "(", ")", "==", "TVM", "::", "FALLTHROUGH_RETURN", ")", "{", "OutStreamer", "->", "AddComment", "(", "<STR_LIT>", "fallthrough return", "<STR_LIT>", ")", ";", "OutStreamer", "->", "AddBlankLine", "(", ")", ";", "}", "}", "OutStreamer", "->", "GetOS", "(", ")", "<<", "<STR_LIT>", "\\t", "<STR_LIT>", ";", "static_cast", "<", "formatted_raw_ostream", "&", ">", "(", "OutStreamer", "->", "GetOS", "(", ")", ")", ".", "PadToColumn", "(", "<NUM_LIT>", "+", "depth", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "curInst", ")", ";", "if", "(", "curInst", ".", "getOpcode", "(", ")", "==", "TVM", "::", "PUSHCONT_MBB_S", ")", "EmitSubBlockForPushcont", "(", "lower", ",", "curInst", ",", "depth", "+", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "isVerbose", "(", ")", ")", "{" ]
LLVM
SystemZ
TD
next_suggestion
CPU
9,839
[ "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "CCMaskLast", ";" ]
[ "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "string", "DispKey", "=", "<STR_LIT>", ";", "string", "DispSize", "=", "<STR_LIT>", ";", "string", "OpKey", "=", "<STR_LIT>", ";", "string", "OpType", "=", "<STR_LIT>", ";", "string", "MemKey", "=", "<STR_LIT>", ";", "string", "MemType", "=", "<STR_LIT>", ";", "string", "NumOpsKey", "=", "<STR_LIT>", ";", "string", "NumOpsValue", "=", "<STR_LIT>", ";", "bit", "SimpleBDXLoad", "=", "<NUM_LIT>", ";", "bit", "SimpleBDXStore", "=", "<NUM_LIT>", ";", "bit", "Has20BitOffset", "=", "<NUM_LIT>", ";", "bit", "HasIndex", "=", "<NUM_LIT>", ";", "bit", "Is128Bit", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "AccessBytes", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "CCValues", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "CompareZeroCCMask", "=", "<NUM_LIT>", ";", "bit", "CCMaskFirst", "=", "<NUM_LIT>", ";", "bit", "CCMaskLast", "=", "<NUM_LIT>", ";", "bit", "IsLogical", "=", "<NUM_LIT>", ";", "bit", "CCIfNoSignedWrap", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "SimpleBDXLoad", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "SimpleBDXStore", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "Has20BitOffset", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "HasIndex", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "Is128Bit", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "AccessBytes", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "CCValues", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "CompareZeroCCMask", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "CCMaskFirst", ";" ]
GCC
powerpcspe
MD
next_suggestion
CPU
9,840
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sign_extend", ":", "SI", "(", "mem", ":", "HI", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
bfin
MD
next_suggestion
DSP
9,841
[ "(", "vec_select", ":", "HI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "(", "s_or_u", ":", "SI" ]
LLVM
Hexagon
TD
next_suggestion
DSP
9,842
[ "bits", "<", "<NUM_LIT>", ">", "Pv4", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC
h8300
MD
program_repair
MPU
9,843
[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
ARM64
CPP
stmt_completion
CPU
9,844
[ ";" ]
[ "while", "(", "CmpConv", ".", "canConvert", "(", "MBB", ")", "&&", "shouldConvert", "(", ")", ")", "{", "invalidateTraces", "(", ")", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "RemovedBlocks", ";", "CmpConv", ".", "convert", "(", "RemovedBlocks", ")", ";", "Changed", "=", "true", ";", "updateDomTree", "(", "RemovedBlocks", ")", ";", "updateLoops", "(", "RemovedBlocks", ")", ";", "}", "return", "Changed" ]
LLVM
Mips
CPP
stmt_completion
CPU
9,845
[ "Mips", "::", "GPR32RegClassID", ";" ]
[ "assert", "(", "isRegIdx", "(", ")", "&&", "(", "RegIdx", ".", "Kind", "&", "RegKind_GPR", ")", "&&", "<STR_LIT>", "Invalid access!", "<STR_LIT>", ")", ";", "AsmParser", ".", "warnIfAssemblerTemporary", "(", "RegIdx", ".", "Index", ",", "StartLoc", ")", ";", "unsigned", "ClassID", "=" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
9,846
[ "<NUM_LIT>", ")", "{" ]
[ "const", "LLT", "DstTy", "=", "MRI", ".", "getType", "(", "DstReg", ")", ";", "const", "LLT", "SrcTy", "=", "MRI", ".", "getType", "(", "SrcReg", ")", ";", "if", "(", "!", "DstTy", ".", "isScalar", "(", ")", ")", "return", "false", ";", "const", "RegisterBank", "*", "DstRB", "=", "RBI", ".", "getRegBank", "(", "DstReg", ",", "MRI", ",", "TRI", ")", ";", "const", "RegisterBank", "*", "SrcRB", "=", "RBI", ".", "getRegBank", "(", "SrcReg", ",", "MRI", ",", "TRI", ")", ";", "if", "(", "SrcRB", "!=", "DstRB", ")", "return", "false", ";", "unsigned", "DstSize", "=", "DstTy", ".", "getSizeInBits", "(", ")", ";", "unsigned", "SrcSize", "=", "SrcTy", ".", "getSizeInBits", "(", ")", ";", "const", "TargetRegisterClass", "*", "SrcRC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "SrcSize", ",", "*", "SrcRB", ",", "MRI", ")", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "TRI", ".", "getRegClassForSizeOnBank", "(", "DstSize", ",", "*", "DstRB", ",", "MRI", ")", ";", "if", "(", "SrcSize", ">" ]
LLVM
X86
CPP
next_suggestion
CPU
9,847
[ "return", ";" ]
[ "O", "<<", "*", "MO", ".", "getMBB", "(", ")", "->", "getSymbol", "(", ")", ";", "return", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "printSymbolOperand", "(", "MO", ",", "O", ")", ";" ]
LLVM
ARM
CPP
code_generation
CPU
9,848
[ "bool", "ARMBaseRegisterInfo", "::", "shouldCoalesce", "(", "MachineInstr", "*", "MI", ",", "const", "TargetRegisterClass", "*", "SrcRC", ",", "unsigned", "SubReg", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "unsigned", "DstSubReg", ",", "const", "TargetRegisterClass", "*", "NewRC", ")", "const", "{", "auto", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "auto", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "if", "(", "!", "DstSubReg", ")", "return", "true", ";", "if", "(", "NewRC", "->", "getSize", "(", ")", "<", "<NUM_LIT>", "&&", "DstRC", "->", "getSize", "(", ")", "<", "<NUM_LIT>", "&&", "SrcRC", "->", "getSize", "(", ")", "<", "<NUM_LIT>", ")", "return", "true", ";", "auto", "NewRCWeight", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getRegClassWeight", "(", "NewRC", ")", ";", "auto", "SrcRCWeight", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getRegClassWeight", "(", "SrcRC", ")", ";", "auto", "DstRCWeight", "=", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getRegClassWeight", "(", "DstRC", ")", ";", "if", "(", "SrcRCWeight", ".", "RegWeight", ">", "NewRCWeight", ".", "RegWeight", ")", "return", "true", ";", "if", "(", "DstRCWeight", ".", "RegWeight", ">", "NewRCWeight", ".", "RegWeight", ")", "return", "true", ";", "auto", "AFI", "=", "MF", "->", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "auto", "It", "=", "AFI", "->", "getCoalescedWeight", "(", "MBB", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\tARM::shouldCoalesce - Coalesced Weight: ", "<STR_LIT>", "<<", "It", "->", "second", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\tARM::shouldCoalesce - Reg Weight: ", "<STR_LIT>", "<<", "NewRCWeight", ".", "RegWeight", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "unsigned", "SizeMultiplier", "=", "MBB", "->", "size", "(", ")", "/", "<NUM_LIT>", ";", "SizeMultiplier", "=", "SizeMultiplier", "?", "SizeMultiplier", ":", "<NUM_LIT>", ";", "if", "(", "It", "->", "second", "<", "NewRCWeight", ".", "WeightLimit", "*", "SizeMultiplier", ")", "{", "It", "->", "second", "+=", "NewRCWeight", ".", "RegWeight", ";", "return", "true", ";", "}", "return", "false", ";", "}" ]
[ "Subtarget", "Hooks", "." ]
GCC
c6x
MD
stmt_completion
VLIW
9,849
[ "(", "t", ",", "<NUM_LIT>", ")" ]
[ "rtx", "t", "=", "c6x_expand_compare", "(", "operands", "[", "<NUM_LIT>", "]", ",", "VOIDmode", ")", "operands", "[", "<NUM_LIT>", "]", "=", "t", "operands", "[", "<NUM_LIT>", "]", "=", "XEXP" ]
LLVM
AArch64
CPP
next_suggestion
CPU
9,850
[ "return", "true", ";" ]
[ "int", "Reg", "=", "getIntOperandFromRegisterString", "(", "RegString", "->", "getString", "(", ")", ")", ";", "if", "(", "Reg", "!=", "-", "<NUM_LIT>", ")", "{", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ",", "MVT", "::", "Other", ",", "CurDAG", "->", "getTargetConstant", "(", "Reg", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "return", "true", ";", "}", "auto", "TheReg", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "RegString", "->", "getString", "(", ")", ")", ";", "if", "(", "TheReg", "&&", "TheReg", "->", "Readable", "&&", "TheReg", "->", "haveFeatures", "(", "Subtarget", "->", "getFeatureBits", "(", ")", ")", ")", "Reg", "=", "TheReg", "->", "Encoding", ";", "else", "Reg", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "RegString", "->", "getString", "(", ")", ")", ";", "if", "(", "Reg", "!=", "-", "<NUM_LIT>", ")", "{", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ",", "MVT", "::", "Other", ",", "CurDAG", "->", "getTargetConstant", "(", "Reg", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";" ]
GCC
aarch64
MD
stmt_completion
CPU
9,851
[ "V8HI", "V4SI", "]", ")" ]
[ "(", "define_mode_iterator", "VQ_HSI", "[" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
9,852
[ "ReachedDefMI", "=", "ReachedIA", ".", "Addr", "->", "getCode", "(", ")", ";" ]
[ "}", ")", ";", "NodeId", "ReachedID", "=", "RDN", ".", "Addr", "->", "getReachedDef", "(", ")", ";", "if", "(", "!", "ReachedID", ")", "return", "ReachedDefMI", ";", "NodeAddr", "<", "DefNode", "*", ">", "ReachedDN", "=", "DFG", "->", "addr", "<", "DefNode", "*", ">", "(", "ReachedID", ")", ";", "NodeAddr", "<", "StmtNode", "*", ">", "ReachedIA", "=", "ReachedDN", ".", "Addr", "->", "getOwner", "(", "*", "DFG", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\t\\t\\t[Reached Def Node]: ", "<STR_LIT>", "<<", "Print", "<", "NodeAddr", "<", "InstrNode", "*", ">>", "(", "ReachedIA", ",", "*", "DFG", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";" ]
LLVM
VE
TD
stmt_completion
CPU
9,853
[ "VFMAXSvvml_v", "v256f64", ":", "$", "vy", ",", "v256f64", ":", "$", "vz", ",", "v256i1", ":", "$", "vm", ",", "i32", ":", "$", "vl", ",", "v256f64", ":", "$", "pt", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "int_ve_vl_vfmaxs_vvvmvl", "v256f64", ":", "$", "vy", ",", "v256f64", ":", "$", "vz", ",", "v256i1", ":", "$", "vm", ",", "v256f64", ":", "$", "pt", ",", "i32", ":", "$", "vl", ")", ",", "(" ]
LLVM
AArch64
CPP
stmt_completion
CPU
9,854
[ "<STR_LIT>", ")", ";" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "AArch64FrameOffsetCannotUpdate", ";", "}", "unsigned", "Scale", ",", "Width", ";", "int64_t", "MinOff", ",", "MaxOff", ";", "if", "(", "!", "AArch64InstrInfo", "::", "getMemOpInfo", "(", "MI", ".", "getOpcode", "(", ")", ",", "Scale", ",", "Width", ",", "MinOff", ",", "MaxOff", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", "unhandled opcode in isAArch64FrameOffsetLegal", "<STR_LIT>", ")", ";", "const", "MachineOperand", "&", "ImmOpnd", "=", "MI", ".", "getOperand", "(", "AArch64InstrInfo", "::", "getLoadStoreImmIdx", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", ";", "Offset", "+=", "ImmOpnd", ".", "getImm", "(", ")", "*", "Scale", ";", "Optional", "<", "unsigned", ">", "UnscaledOp", "=", "AArch64InstrInfo", "::", "getUnscaledLdSt", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "bool", "useUnscaledOp", "=", "UnscaledOp", "&&", "(", "Offset", "%", "Scale", "||", "Offset", "<", "<NUM_LIT>", ")", ";", "if", "(", "useUnscaledOp", "&&", "!", "AArch64InstrInfo", "::", "getMemOpInfo", "(", "*", "UnscaledOp", ",", "Scale", ",", "Width", ",", "MinOff", ",", "MaxOff", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", "unhandled opcode in isAArch64FrameOffsetLegal", "<STR_LIT>", ")", ";", "int64_t", "Remainder", "=", "Offset", "%", "Scale", ";", "assert", "(", "!", "(", "Remainder", "&&", "useUnscaledOp", ")", "&&", "<STR_LIT>", "Cannot have remainder when using unscaled op" ]
GCC
rl78
MD
next_suggestion
MPU
9,855
[ ")" ]
[ "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "eq", "(", "and", "(", "reg", ":", "QI", "A_REG", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "label_ref", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "pc", ")", ")", ")", "]" ]
GCC
i386
MD
stmt_completion
CPU
9,856
[ ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
AArch64
TD
stmt_completion
CPU
9,857
[ "<STR_LIT>", ">", ";" ]
[ "def", "SVEVectorIndexExtDupQOperand", ":", "AsmVectorIndex", "<", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]
LLVM
Hexagon
TD
stmt_completion
DSP
9,858
[ "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "return", "XformSToSM2Imm", "(", "imm", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "DEC3_CONST_SIGNED", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "int32_t", "imm", "=", "N", "-", ">", "getSExtValue", "(", ")", ";", "return", "XformSToSM3Imm", "(", "imm", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "DEC_CONST_UNSIGNED", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint32_t", "imm", "=", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "XformUToUM1Imm", "(", "imm", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ",", "isCompare", "=", "<NUM_LIT>", ",", "InputType", "=", "<STR_LIT>", ",", "isExtendable", "=", "<NUM_LIT>", ",", "opExtendable", "=", "<NUM_LIT>", "in", "class", "T_CMP", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "MajOp", ",", "bit", "isNot", ",", "Operand", "ImmOp", ">", ":", "ALU32Inst", "<", "(", "outs", "PredRegs", ":", "$", "dst", ")", ",", "(", "ins", "IntRegs", ":", "$", "src1", ",", "ImmOp", ":", "$", "src2", ")", ",", "<STR_LIT>", "#", "!", "if", "(", "isNot", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", "#", "mnemonic", "#", "<STR_LIT>", ",", "[", "]", ",", "<STR_LIT>", ",", "ALU32_2op_tc_2early_SLOT0123", ">", ",", "ImmRegRel", "{", "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "src1", ";", "bits", "<", "<NUM_LIT>", ">", "src2", ";", "let", "CextOpcode", "=", "mnemonic", ";", "let", "opExtentBits", "=", "!", "if", "(", "!", "eq", "(", "mnemonic", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "let", "isExtentSigned", "=", "!", "if", "(", "!", "eq", "(", "mnemonic", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MajOp", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "!", "eq", "(", "mnemonic", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "src2", "{", "<NUM_LIT>", "}", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src2", "{" ]
LLVM
ARM
TD
next_suggestion
CPU
9,859
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "}", ";" ]
[ "def", "STRT_POST_REG", ":", "AI2ldstidx", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "GPR", ":", "$", "Rn_wb", ")", ",", "(", "ins", "GPR", ":", "$", "Rt", ",", "addr_offset_none", ":", "$", "addr", ",", "am2offset_reg", ":", "$", "offset", ")", ",", "IndexModePost", ",", "StFrm", ",", "IIC_iStore_ru", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC
i386
CPP
program_repair
CPU
9,860
[ "<FIXS>", "#", "if", "defined", "(", "_", "_", "GNUC__", ")", "&&", "(", "_", "_", "GNUC__", ">=", "<NUM_LIT>", "||", "!", "defined", "(", "_", "_", "PIC__", ")", ")", "<FIXE>" ]
[ "const", "char", "*", "host_detect_local_cpu", "(", "int", "argc", ",", "const", "char", "*", "*", "argv", ")", ";", "<BUGS>", "#", "ifdef", "_", "_", "GNUC__", "<BUGE>", "#", "include", "<STR_LIT>", "cpuid.h", "<STR_LIT>", "struct", "cache_desc" ]
GCC
c4x
CPP
stmt_completion
DSP
9,861
[ "||", "IS_GROUP1_REG", "(", "op1", ")", ")", ")", ")", "return", "<NUM_LIT>", ";" ]
[ "rtx", "op0", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "REG_P", "(", "op0", ")", "&&", "(", "!", "reload_completed", "||", "IS_GROUP1_REG", "(", "op0", ")", ")", ")", "||", "(", "REG_P", "(", "op1", ")", "&&", "(", "!", "reload_completed" ]
LLVM
Hexagon
TD
stmt_completion
DSP
9,862
[ ";" ]
[ "def", "A2_sxth", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_57890846", ",", "TypeALU32_2op", ">", ",", "Enc_5e2823", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>" ]
GCC
ia64
MD
program_repair
CPU
9,863
[ "<FIXS>", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]
[ "}", "<STR_LIT>", "or_and_fetch_si", "<STR_LIT>", "register_operand", "<STR_LIT>", "r", "<STR_LIT>", "memory_operand", "<STR_LIT>", "m", "<STR_LIT>", "register_operand", "<STR_LIT>", "r", "<STR_LIT>", "<STR_LIT>", "{" ]
LLVM
Hexagon
TD
stmt_completion
DSP
9,864
[ "-", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>" ]
GCC
s390
MD
next_suggestion
MPU
9,865
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "unspec", "[", "(", "if_then_else", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_EXECUTE_JUMP", ")", "(", "set", "(", "pc", ")", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "s390_indirect_branch_via_inline_thunk", "(", "operands", "[", "<NUM_LIT>", "]", ")", "return", "<STR_LIT>", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
X86
CPP
next_suggestion
CPU
9,866
[ "}" ]
[ "bool", "X86FrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
9,867
[ "}" ]
[ "assert", "(", "F", "!=", "Map", ".", "end", "(", ")", ")", ";", "return", "F", "-", "Map", ".", "begin", "(", ")", ";" ]
GCC
frv
CPP
stmt_completion
VLIW
9,868
[ "flags", ")", ";" ]
[ "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "}", "not", "e_stores", "(", "x", ",", "frv_registers_update_1", ",", "&" ]
GCC
rs6000
MD
stmt_completion
CPU
9,869
[ "]" ]
[ "(", "unspec", ":", "SI", "[", "(", "float_truncate", ":", "SF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "UNSPEC_SI_FROM_SF", ")", ")" ]
GCC
alpha
MD
program_repair
MPU
9,870
[ "<FIXS>", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "sign_extend", ":", "DI", "(", "plus", ":", "SI", "(", "ashift", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "<FIXE>" ]
[ "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "sign_extend", ":", "DI", "(", "plus", ":", "SI", "(", "mult", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", "]", "{", "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "/", "<NUM_LIT>" ]
GCC
alpha
MD
next_suggestion
MPU
9,871
[ "(", "zero_extract", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")" ]
[ "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")" ]
LLVM
AArch64
TD
stmt_completion
CPU
9,872
[ "$", "Rm", ")", ")", ">", ";" ]
[ "def", "Neon_orn8B", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "Rn", ",", "node", ":", "$", "Rm", ")", ",", "(", "or", "node", ":", "$", "Rn", ",", "(", "Neon_not8B", "node", ":" ]
LLVM
MSP430
CPP
code_generation
MPU
9,873
[ "void", "MSP430RegisterInfo", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameInfo", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "{", "int", "FrameIdx", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "true", ")", ";", "(", "void", ")", "FrameIdx", ";", "assert", "(", "FrameIdx", "==", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectIndexBegin", "(", ")", "&&", "<STR_LIT>", "Slot for FPW register must be last in order to be found!", "<STR_LIT>", ")", ";", "}", "}" ]
[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]
LLVM
X86
CPP
next_suggestion
CPU
9,874
[ "}" ]
[ "TargetTransformInfo", "X86TargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "X86TTIImpl", "(", "this", ",", "F", ")", ")", ";" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
9,875
[ "Fma3", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ".", "addUse", "(", "Mul", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ".", "addUse", "(", "Scale", ")", ".", "setMIFlags", "(", "Flags", ")", ";" ]
[ "if", "(", "!", "ST", ".", "hasUsableDivScaleConditionOutput", "(", ")", ")", "{", "Scale", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S1", ")", ";", "LLT", "S32", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "auto", "NumUnmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "LHS", ")", ";", "auto", "DenUnmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "RHS", ")", ";", "auto", "Scale0Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "DivScale0", ")", ";", "auto", "Scale1Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "DivScale1", ")", ";", "auto", "CmpNum", "=", "B", ".", "buildICmp", "(", "ICmpInst", "::", "ICMP_EQ", ",", "S1", ",", "NumUnmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "Scale1Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "auto", "CmpDen", "=", "B", ".", "buildICmp", "(", "ICmpInst", "::", "ICMP_EQ", ",", "S1", ",", "DenUnmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "Scale0Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "B", ".", "buildXor", "(", "Scale", ",", "CmpNum", ",", "CmpDen", ")", ";", "}", "else", "{", "Scale", "=", "DivScale1", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "}", "auto", "Fmas", "=", "B", ".", "buildIntrinsic", "(", "Intrinsic", "::", "amdgcn_div_fmas", ",", "{", "S64", "}", ",", "false", ")", ".", "addUse", "(", "Fma4", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ".", "addUse", "(" ]
GCC
arm
MD
stmt_completion
CPU
9,876
[ "<STR_LIT>", ")", ")" ]
[ "(", "eq_attr", "<STR_LIT>" ]
GCC
xtensa
CPP
program_repair
MPU
9,877
[ "<FIXS>", "lab_false", "=", "create_artificial_label", "(", "UNKNOWN_LOCATION", ")", ";", "lab_over", "=", "create_artificial_label", "(", "UNKNOWN_LOCATION", ")", ";", "<FIXE>" ]
[ "lab_over", "=", "NULL", ";", "if", "(", "!", "targetm", ".", "calls", ".", "must_pass_in_stack", "(", "TYPE_MODE", "(", "type", ")", ",", "type", ")", ")", "{", "<BUGS>", "lab_false", "=", "create_artificial_label", "(", ")", ";", "lab_over", "=", "create_artificial_label", "(", ")", ";", "<BUGE>", "t", "=", "build2", "(", "GT_EXPR", ",", "boolean_type_node", ",", "unshare_expr", "(", "ndx", ")", ",", "build_int_cst", "(", "integer_type_node", "," ]
LLVM
SystemZ
CPP
next_suggestion
CPU
9,878
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_390_20", ";" ]
[ "case", "FK_Data_1", ":", "return", "ELF", "::", "R_390_8", ";", "case", "FK_Data_2", ":", "return", "ELF", "::", "R_390_16", ";", "case", "FK_Data_4", ":", "return", "ELF", "::", "R_390_32", ";", "case", "FK_Data_8", ":", "return", "ELF", "::", "R_390_64", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_390_12", ";" ]
LLVM
SystemZ
TD
stmt_completion
CPU
9,879
[ "<STR_LIT>", ",", "SDT_ZGR128Binary", ">", ";" ]
[ "def", "z_udivrem", ":", "SDNode", "<" ]
GCC
i386
CPP
stmt_completion
CPU
9,880
[ "v16hf", ")", "_", "_", "A", ",", "_", "_", "B", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m256h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_fcmul_pch", "(", "_", "_", "m256h", "_", "_", "A", ",", "_", "_", "mmask8", "_", "_", "B", ",", "_", "_", "m256h", "_", "_", "C", ",", "_", "_", "m256h", "_", "_", "D", ")", "{", "return", "(", "_", "_", "m256h", ")", "_", "_", "builtin_ia32_vfcmulcph256_mask", "(", "(", "_", "_", "v16hf", ")", "_", "_", "C", ",", "(", "_", "_", "v16hf", ")", "_", "_", "D", ",", "(", "_", "_" ]
LLVM
RV16K
CPP
stmt_completion
Virtual ISA
9,881
[ ")", ";" ]
[ "return", "new", "RV16KUseLWSPSWSP", "(" ]
LLVM
AMDGPU
CPP
program_repair
GPU
9,882
[ "<FIXS>", "int", "NumVAddrs", ",", "NumGradients", ";", "std", "::", "tie", "(", "NumVAddrs", ",", "NumGradients", ")", "=", "getImageNumVAddr", "(", "ImageDimIntr", ",", "BaseOpcode", ")", ";", "<FIXE>" ]
[ "LLT", "AddrTy", "=", "MRI", "->", "getType", "(", "MI", ".", "getOperand", "(", "DimIdx", ")", ".", "getReg", "(", ")", ")", ";", "const", "bool", "IsA16", "=", "AddrTy", "==", "S16", ";", "<BUGS>", "const", "int", "NumVAddrs", "=", "getImageNumVAddr", "(", "ImageDimIntr", ",", "BaseOpcode", ")", ";", "<BUGE>" ]
GCC
i386
CPP
next_suggestion
CPU
9,883
[ "if", "(", "TARGET_AVX512F", "||", "TARGET_AVX512BW", "||", "TARGET_AVX512CD", "||", "TARGET_AVX512DQ", "||", "TARGET_AVX512VL", ")", "isa_1", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";" ]
[ "if", "(", "flag_cf_protection", "==", "CF_NONE", "&&", "!", "ix86_needed", "&&", "!", "ix86_has_no_direct_extern_access", ")", "return", ";", "unsigned", "int", "feature_1", "=", "<NUM_LIT>", ";", "if", "(", "flag_cf_protection", "&", "CF_BRANCH", ")", "feature_1", "|=", "<NUM_LIT>", ";", "if", "(", "flag_cf_protection", "&", "CF_RETURN", ")", "feature_1", "|=", "<NUM_LIT>", ";", "if", "(", "feature_1", ")", "emit_gnu_property", "(", "<NUM_LIT>", ",", "feature_1", ")", ";", "unsigned", "int", "isa_1", "=", "<NUM_LIT>", ";", "if", "(", "ix86_needed", ")", "{", "if", "(", "TARGET_64BIT", "||", "TARGET_FXSR", "||", "TARGET_80387", "||", "TARGET_MMX", "||", "TARGET_SSE", "||", "TARGET_SSE2", ")", "isa_1", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "if", "(", "TARGET_CMPXCHG16B", "||", "(", "TARGET_64BIT", "&&", "TARGET_SAHF", ")", "||", "TARGET_POPCNT", "||", "TARGET_SSE3", "||", "TARGET_SSSE3", "||", "TARGET_SSE4_1", "||", "TARGET_SSE4_2", ")", "isa_1", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "if", "(", "TARGET_AVX", "||", "TARGET_AVX2", "||", "TARGET_F16C", "||", "TARGET_FMA", "||", "TARGET_LZCNT", "||", "TARGET_MOVBE", "||", "TARGET_XSAVE", ")", "isa_1", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";" ]
LLVM
X86
TD
program_repair
CPU
9,884
[ "<FIXS>", "def", "ST_Fp32m", ":", "FpIf32", "(", "outs", ")", ",", "(", "ins", "f32mem", ":", "$", "op", ",", "RFP32", ":", "$", "src", ")", ",", "OneArgFP", ",", "<FIXE>", "<FIXS>", "def", "ST_Fp64m32", ":", "FpIf64", "(", "outs", ")", ",", "(", "ins", "f32mem", ":", "$", "op", ",", "RFP64", ":", "$", "src", ")", ",", "OneArgFP", ",", "<FIXE>", "<FIXS>", "def", "ST_Fp64m", ":", "FpIf64", "(", "outs", ")", ",", "(", "ins", "f64mem", ":", "$", "op", ",", "RFP64", ":", "$", "src", ")", ",", "OneArgFP", ",", "<FIXE>" ]
[ "def", "ILD_Fp64m80", ":", "FpI_", "(", "outs", "RFP80", ":", "$", "dst", ")", ",", "(", "ins", "i64mem", ":", "$", "src", ")", ",", "ZeroArgFP", ",", "[", "(", "set", "RFP80", ":", "$", "dst", ",", "(", "X86fild", "addr", ":", "$", "src", ",", "i64", ")", ")", "]", ">", ";", "<BUGS>", "def", "ST_Fp32m", ":", "FpI", "(", "outs", ")", ",", "(", "ins", "f32mem", ":", "$", "op", ",", "RFP32", ":", "$", "src", ")", ",", "OneArgFP", ",", "<BUGE>", "[", "(", "store", "RFP32", ":", "$", "src", ",", "addr", ":", "$", "op", ")", "]", ">", ";", "<BUGS>", "def", "ST_Fp64m32", ":", "FpI", "(", "outs", ")", ",", "(", "ins", "f32mem", ":", "$", "op", ",", "RFP64", ":", "$", "src", ")", ",", "OneArgFP", ",", "<BUGE>", "[", "(", "truncstoref32", "RFP64", ":", "$", "src", ",", "addr", ":", "$", "op", ")", "]", ">", ";", "<BUGS>", "def", "ST_Fp64m", ":", "FpI", "(", "outs", ")", ",", "(", "ins", "f64mem", ":", "$", "op", ",", "RFP64", ":", "$", "src", ")", ",", "OneArgFP", ",", "<BUGE>", "[", "(", "store", "RFP64", ":", "$", "src", ",", "addr", ":", "$", "op", ")", "]", ">", ";", "def", "ST_Fp80m32", ":", "FpI_", "(", "outs", ")", ",", "(", "ins", "f32mem", ":", "$", "op", ",", "RFP80", ":", "$", "src", ")", ",", "OneArgFP", ",", "[", "(", "truncstoref32", "RFP80", ":", "$", "src", ",", "addr", ":", "$", "op", ")", "]", ">", ";" ]
LLVM
AArch64
TD
next_suggestion
CPU
9,885
[ "}" ]
[ "def", "_4H", ":", "N2VShiftLong", "<", "<NUM_LIT>", ",", "u", ",", "opcode", ",", "asmop", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "v4i32", ",", "v4i16", ",", "shl_imm16", ",", "ExtOp", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
ARM
TD
stmt_completion
CPU
9,886
[ "<", "[", "WriteVLD1", "]", ">", ";" ]
[ "def", "VLD2LNq32Pseudo", ":", "VLDQQLNPseudo", "<", "IIC_VLD2ln", ">", ",", "Sched" ]
LLVM
AMDGPU
CPP
program_repair
GPU
9,887
[ "<FIXS>", ".", "add", "(", "OffsetLo", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "<FIXE>" ]
[ "BuildMI", "(", "*", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_ADD_I32_e64", ")", ",", "DestSub0", ")", ".", "addReg", "(", "CarryReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Addr", ".", "Base", ".", "LoReg", ",", "<NUM_LIT>", ",", "Addr", ".", "Base", ".", "LoSubReg", ")", "<BUGS>", ".", "add", "(", "OffsetLo", ")", ";", "<BUGE>", "(", "void", ")", "LoHalf", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " ", "<STR_LIT>", ";", "LoHalf", "->", "dump", "(", ")", ";", ")", ";" ]
LLVM
AArch64
CPP
next_suggestion
CPU
9,888
[ "return", "DAG", ".", "getNode", "(", "NewOp", ",", "DL", ",", "VT", ",", "Operands", ")", ";" ]
[ "return", "convertFromScalableVector", "(", "DAG", ",", "VT", ",", "ScalableRes", ")", ";", "}", "assert", "(", "VT", ".", "isScalableVector", "(", ")", "&&", "<STR_LIT>", "Only expect to lower scalable vector op!", "<STR_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Operands", "=", "{", "Pg", "}", ";", "for", "(", "const", "SDValue", "&", "V", ":", "Op", "->", "op_values", "(", ")", ")", "{", "assert", "(", "(", "isa", "<", "CondCodeSDNode", ">", "(", "V", ")", "||", "V", ".", "getValueType", "(", ")", ".", "isScalableVector", "(", ")", ")", "&&", "<STR_LIT>", "Only scalable vectors are supported!", "<STR_LIT>", ")", ";", "Operands", ".", "push_back", "(", "V", ")", ";", "}" ]
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
9,889
[ "for", "(", "MachineBasicBlock", "*", "MBB", ":", "RewriteSuccs", ")", "{" ]
[ "continue", ";", "}", "MachineLoop", "*", "InnerLoop", "=", "MLI", ".", "getLoopFor", "(", "Next", ")", ";", "if", "(", "InnerLoop", "!=", "Loop", ")", "LoopWorklist", ".", "push_back", "(", "SuccessorList", "(", "InnerLoop", ")", ")", ";", "else", "LoopWorklist", ".", "push_back", "(", "SuccessorList", "(", "Next", ")", ")", ";", "}", "else", "{", "RewriteSuccs", ".", "insert", "(", "Top", ".", "getBlock", "(", ")", ")", ";", "}", "continue", ";", "}", "OnStack", ".", "erase", "(", "Top", ".", "getBlock", "(", ")", ")", ";", "LoopWorklist", ".", "pop_back", "(", ")", ";", "}", "if", "(", "LLVM_LIKELY", "(", "RewriteSuccs", ".", "empty", "(", ")", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Irreducible control flow detected!\\n", "<STR_LIT>", ")", ";", "MachineBasicBlock", "*", "Dispatch", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "MF", ".", "end", "(", ")", ",", "Dispatch", ")", ";", "MLI", ".", "changeLoopFor", "(", "Dispatch", ",", "Loop", ")", ";", "const", "auto", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "<", "WebAssemblySubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "Dispatch", ",", "Dispatch", "->", "end", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", ".", "get", "(", "WebAssembly", "::", "BR_TABLE_I32", ")", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "WebAssembly", "::", "I32RegClass", ")", ";", "MIB", ".", "addReg", "(", "Reg", ")", ";", "DenseMap", "<", "MachineBasicBlock", "*", ",", "unsigned", ">", "Indices", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "SuccWorklist", "(", "RewriteSuccs", ".", "begin", "(", ")", ",", "RewriteSuccs", ".", "end", "(", ")", ")", ";", "while", "(", "!", "SuccWorklist", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "SuccWorklist", ".", "pop_back_val", "(", ")", ";", "auto", "Pair", "=", "Indices", ".", "insert", "(", "std", "::", "make_pair", "(", "MBB", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Pair", ".", "second", ")", "continue", ";", "unsigned", "Index", "=", "MIB", ".", "getInstr", "(", ")", "->", "getNumExplicitOperands", "(", ")", "-", "<NUM_LIT>", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "printMBBReference", "(", "*", "MBB", ")", "<<", "<STR_LIT>", " has index ", "<STR_LIT>", "<<", "Index", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "Pair", ".", "first", "->", "second", "=", "Index", ";", "for", "(", "auto", "Pred", ":", "MBB", "->", "predecessors", "(", ")", ")", "RewriteSuccs", ".", "insert", "(", "Pred", ")", ";", "MIB", ".", "addMBB", "(", "MBB", ")", ";", "Dispatch", "->", "addSuccessor", "(", "MBB", ")", ";", "MetaBlock", "Meta", "(", "MBB", ")", ";", "for", "(", "auto", "*", "Succ", ":", "Meta", ".", "successors", "(", ")", ")", "if", "(", "Succ", "!=", "Header", "&&", "(", "!", "Loop", "||", "Loop", "->", "contains", "(", "Succ", ")", ")", ")", "SuccWorklist", ".", "push_back", "(", "Succ", ")", ";", "}" ]
LLVM
PowerPC
TD
stmt_completion
CPU
9,890
[ ">", ";" ]
[ "def", "FeaturePPC4xx", ":", "SubtargetFeature", "<", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>" ]
GCC
pa
CPP
program_repair
CPU
9,891
[ "<FIXS>", "set", "=", "gen_rtx_SET", "(", "operand0", ",", "temp", ")", ";", "<FIXE>", "<FIXS>", "set", "=", "gen_rtx_SET", "(", "operand0", ",", "<FIXE>", "<FIXS>", "emit_insn", "(", "gen_rtx_SET", "(", "temp", ",", "gen_rtx_HIGH", "(", "mode", ",", "operand1", ")", ")", ")", ";", "<FIXE>" ]
[ "mark_reg_pointer", "(", "temp", ",", "BITS_PER_UNIT", ")", ";", "if", "(", "ishighonly", ")", "<BUGS>", "set", "=", "gen_rtx_SET", "(", "mode", ",", "operand0", ",", "temp", ")", ";", "<BUGE>", "else", "<BUGS>", "set", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "operand0", ",", "<BUGE>", "gen_rtx_LO_SUM", "(", "mode", ",", "temp", ",", "operand1", ")", ")", ";", "<BUGS>", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "temp", ",", "gen_rtx_HIGH", "(", "mode", ",", "operand1", ")", ")", ")", ";", "<BUGE>", "emit_insn", "(", "set", ")", ";", "}" ]
GCC
aarch64
MD
stmt_completion
CPU
9,892
[ "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_mode_attr", "sizen", "[", "(", "QI", "<STR_LIT>", ")", "(", "HI", "<STR_LIT>", ")", "(", "SI", "<STR_LIT>", ")", "(", "DI" ]
GCC
arm
CPP
next_suggestion
CPU
9,893
[ "}" ]
[ "_", "_", "arm_vsbcq_m", "(", "uint32x4_t", "_", "_", "inactive", ",", "uint32x4_t", "_", "_", "a", ",", "uint32x4_t", "_", "_", "b", ",", "unsigned", "*", "_", "_", "carry", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "arm_vsbcq_m_u32", "(", "_", "_", "inactive", ",", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_", "carry", ",", "_", "_", "p", ")", ";" ]
GCC
arm
MD
stmt_completion
CPU
9,894
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr" ]
LLVM
ARM
CPP
next_suggestion
CPU
9,895
[ "case", "ARM", "::", "t2STRi12", ":" ]
[ "return", "Mode", "==", "<STR_LIT>", "::", "<STR_LIT>", "?", "ARM", "::", "VLDMSIA_UPD", ":", "ARM", "::", "VLDMSDB_UPD", ";", "case", "ARM", "::", "VLDRD", ":", "return", "Mode", "==", "<STR_LIT>", "::", "<STR_LIT>", "?", "ARM", "::", "VLDMDIA_UPD", ":", "ARM", "::", "VLDMDDB_UPD", ";", "case", "ARM", "::", "VSTRS", ":", "return", "Mode", "==", "<STR_LIT>", "::", "<STR_LIT>", "?", "ARM", "::", "VSTMSIA_UPD", ":", "ARM", "::", "VSTMSDB_UPD", ";", "case", "ARM", "::", "VSTRD", ":", "return", "Mode", "==", "<STR_LIT>", "::", "<STR_LIT>", "?", "ARM", "::", "VSTMDIA_UPD", ":", "ARM", "::", "VSTMDDB_UPD", ";", "case", "ARM", "::", "t2LDRi8", ":", "case", "ARM", "::", "t2LDRi12", ":", "return", "ARM", "::", "t2LDR_PRE", ";", "case", "ARM", "::", "t2STRi8", ":" ]
GCC
i386
CPP
code_generation
CPU
9,896
[ "static", "bool", "swap_top_of_ready_list", "(", "rtx_insn", "*", "*", "ready", ",", "int", "n_ready", ")", "{", "rtx_insn", "*", "top", "=", "ready", "[", "n_ready", "-", "<NUM_LIT>", "]", ";", "rtx_insn", "*", "next", "=", "ready", "[", "n_ready", "-", "<NUM_LIT>", "]", ";", "rtx", "set", ";", "sd_iterator_def", "sd_it", ";", "dep_t", "dep", ";", "int", "clock1", "=", "-", "<NUM_LIT>", ";", "int", "clock2", "=", "-", "<NUM_LIT>", ";", "if", "(", "!", "TARGET_SILVERMONT", "&&", "!", "TARGET_INTEL", ")", "return", "false", ";", "if", "(", "!", "NONDEBUG_INSN_P", "(", "top", ")", ")", "return", "false", ";", "if", "(", "!", "NONJUMP_INSN_P", "(", "top", ")", ")", "return", "false", ";", "if", "(", "!", "NONDEBUG_INSN_P", "(", "next", ")", ")", "return", "false", ";", "if", "(", "!", "NONJUMP_INSN_P", "(", "next", ")", ")", "return", "false", ";", "set", "=", "single_set", "(", "top", ")", ";", "if", "(", "!", "set", ")", "return", "false", ";", "set", "=", "single_set", "(", "next", ")", ";", "if", "(", "!", "set", ")", "return", "false", ";", "if", "(", "INSN_PRIORITY_KNOWN", "(", "top", ")", "&&", "INSN_PRIORITY_KNOWN", "(", "next", ")", ")", "{", "if", "(", "INSN_PRIORITY", "(", "top", ")", "!=", "INSN_PRIORITY", "(", "next", ")", ")", "return", "false", ";", "FOR_EACH_DEP", "(", "top", ",", "SD_LIST_RES_BACK", ",", "sd_it", ",", "dep", ")", "{", "rtx", "pro", ";", "pro", "=", "DEP_PRO", "(", "dep", ")", ";", "if", "(", "!", "NONDEBUG_INSN_P", "(", "pro", ")", ")", "continue", ";", "if", "(", "INSN_TICK", "(", "pro", ")", ">", "clock1", ")", "clock1", "=", "INSN_TICK", "(", "pro", ")", ";", "}", "FOR_EACH_DEP", "(", "next", ",", "SD_LIST_RES_BACK", ",", "sd_it", ",", "dep", ")", "{", "rtx", "pro", ";", "pro", "=", "DEP_PRO", "(", "dep", ")", ";", "if", "(", "!", "NONDEBUG_INSN_P", "(", "pro", ")", ")", "continue", ";", "if", "(", "INSN_TICK", "(", "pro", ")", ">", "clock2", ")", "clock2", "=", "INSN_TICK", "(", "pro", ")", ";", "}", "if", "(", "clock1", "==", "clock2", ")", "{", "enum", "attr_memory", "memory1", ",", "memory2", ";", "memory1", "=", "get_attr_memory", "(", "top", ")", ";", "memory2", "=", "get_attr_memory", "(", "next", ")", ";", "if", "(", "memory2", "==", "MEMORY_LOAD", "&&", "memory1", "!=", "MEMORY_LOAD", ")", "return", "true", ";", "}", "return", "(", "bool", ")", "(", "clock2", "<", "clock1", ")", ";", "}", "return", "false", ";", "}" ]
[ "Try", "to", "find", "the", "best", "candidate", "on", "the", "top", "of", "ready", "list", "if", "two", "insns", "have", "the", "same", "priority", "-", "candidate", "is", "best", "if", "its", "dependees", "were", "scheduled", "earlier", ".", "Applied", "for", "Silvermont", "only", ".", "Return", "true", "if", "top", "2", "insns", "must", "be", "interchanged", "." ]
LLVM
Hexagon
TD
stmt_completion
DSP
9,897
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCommutable", "=" ]
LLVM
X86
CPP
next_suggestion
CPU
9,898
[ "}" ]
[ "return", "<NUM_LIT>", "ULL", ";", "case", "ISD", "::", "SHL", ":", "return", "(", "(", "<NUM_LIT>", "ULL", ">>", "(", "Amt", ")", ")", "&", "(", "<NUM_LIT>", "ULL", "*", "(", "<NUM_LIT>", ">>", "(", "Amt", ")", ")", ")", ")", ";", "case", "ISD", "::", "SRL", ":", "return", "(", "(", "<NUM_LIT>", "ULL", "<<", "(", "Amt", ")", ")", "&", "(", "<NUM_LIT>", "ULL", "*", "(", "(", "<NUM_LIT>", "<<", "(", "Amt", ")", ")", "&", "<NUM_LIT>", ")", ")", ")", ";", "case", "ISD", "::", "SRA", ":", "return", "(", "getGFNICtrlImm", "(", "ISD", "::", "SRL", ",", "Amt", ")", "|", "(", "<NUM_LIT>", "ULL", ">>", "(", "<NUM_LIT>", "-", "(", "<NUM_LIT>", "*", "Amt", ")", ")", ")", ")", ";", "case", "ISD", "::", "ROTL", ":", "return", "getGFNICtrlImm", "(", "ISD", "::", "SRL", ",", "<NUM_LIT>", "-", "Amt", ")", "|", "getGFNICtrlImm", "(", "ISD", "::", "SHL", ",", "Amt", ")", ";", "case", "ISD", "::", "ROTR", ":", "return", "getGFNICtrlImm", "(", "ISD", "::", "SHL", ",", "<NUM_LIT>", "-", "Amt", ")", "|", "getGFNICtrlImm", "(", "ISD", "::", "SRL", ",", "Amt", ")", ";" ]
LLVM
X86
TD
program_repair
CPU
9,899
[ "<FIXS>", "def", ":", "InstRW", "[", "SBWriteResGroup72", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SBWriteResGroup72", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SBWriteResGroup72", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SBWriteResGroup72", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SBWriteResGroup72", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SBWriteResGroup72", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SBWriteResGroup72", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SBWriteResGroup72", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]
[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "SBWriteResGroup72", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SBWriteResGroup72", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SBWriteResGroup72", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SBWriteResGroup72", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SBWriteResGroup72", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SBWriteResGroup72", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SBWriteResGroup72", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SBWriteResGroup72", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", ":", "InstRW", "[", "SBWriteResGroup72", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", "SBWriteResGroup73", ":", "SchedWriteRes", "[", "SBPort5", ",", "SBPort23", "]", ">", "{" ]