docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
GCC	rl78	CPP	next_suggestion	MPU	9,600	[ "if", "(", "temp_reg", ")", "emit_move_insn", "(", "temp_reg", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";" ]	[ "rtx", "temp_reg", "=", "NULL", ";", "if", "(", "rl78_far_p", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "rtx", "temp_reg", "=", "gen_reg_rtx", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "emit_move_insn", "(", "temp_reg", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "temp_reg", ";", "did", "=", "<NUM_LIT>", ";", "}", "if", "(", "rl78_far_p", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "temp_reg", "=", "operands", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "]", "=", "gen_reg_rtx", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "did", "=", "<NUM_LIT>", ";", "}", "if", "(", "!", "did", ")", "return", "<NUM_LIT>", ";", "emit_insn", "(", "gen", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	9,601	[ ")", ",", "MO", ".", "getOperandNo", "(", ")", ")", ";" ]	[ "bool", "isInlineConstant", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "return", "isInlineConstant", "(", "*", "MO", ".", "getParent", "(" ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,602	[ "}" ]	[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
GCC	frv	CPP	code_generation	VLIW	9,603	[ "static", "bool", "frv_function_symbol_referenced_p", "(", "rtx", "x", ")", "{", "const", "char", "*", "format", ";", "int", "length", ";", "int", "j", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", ")", "return", "SYMBOL_REF_FUNCTION_P", "(", "x", ")", ";", "length", "=", "GET_RTX_LENGTH", "(", "GET_CODE", "(", "x", ")", ")", ";", "format", "=", "GET_RTX_FORMAT", "(", "GET_CODE", "(", "x", ")", ")", ";", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "length", ";", "++", "j", ")", "{", "switch", "(", "format", "[", "j", "]", ")", "{", "case", "'", "e", "'", ":", "if", "(", "frv_function_symbol_referenced_p", "(", "XEXP", "(", "x", ",", "j", ")", ")", ")", "return", "TRUE", ";", "break", ";", "case", "'", "V", "'", ":", "case", "'", "E", "'", ":", "if", "(", "XVEC", "(", "x", ",", "j", ")", "!=", "<NUM_LIT>", ")", "{", "int", "k", ";", "for", "(", "k", "=", "<NUM_LIT>", ";", "k", "<", "XVECLEN", "(", "x", ",", "j", ")", ";", "++", "k", ")", "if", "(", "frv_function_symbol_referenced_p", "(", "XVECEXP", "(", "x", ",", "j", ",", "k", ")", ")", ")", "return", "TRUE", ";", "}", "break", ";", "default", ":", "break", ";", "}", "}", "return", "FALSE", ";", "}" ]	[ "Look", "for", "a", "SYMBOL_REF", "of", "a", "function", "in", "an", "rtx", ".", "We", "always", "want", "to", "process", "these", "separately", "from", "any", "offsets", ",", "such", "that", "we", "add", "any", "offsets", "to", "the", "function", "descriptor", "(", "the", "actual", "pointer", ")", ",", "not", "to", "the", "function", "address", "." ]
GCC	i386	MD	stmt_completion	CPU	9,604	[ ")", "]", ")" ]	[ "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_MOVMSK", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	X86	CPP	program_repair	CPU	9,605	[ "<FIXS>", "FCmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i1", ",", "LHS", ",", "RHS", ",", "<FIXE>", "<FIXS>", "FCmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i1", ",", "LHS", ",", "RHS", ",", "<FIXE>" ]	[ "SDValue", "FCmp", ";", "if", "(", "cast", "ConstantSDNode", ">", "(", "Sae", ")", "->", "getZExtValue", "(", ")", "==", "X86", "::", "STATIC_ROUNDING", "::", "CUR_DIRECTION", ")", "<BUGS>", "FCmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i1", ",", "LHS", ",", "RHS", ",", "<BUGE>", "DAG", ".", "getConstant", "(", "CondVal", ",", "dl", ",", "MVT", "::", "i8", ")", ")", ";", "else", "<BUGS>", "FCmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i1", ",", "LHS", ",", "RHS", ",", "<BUGE>", "DAG", ".", "getConstant", "(", "CondVal", ",", "dl", ",", "MVT", "::", "i8", ")", ",", "Sae", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "dl", ",", "MVT", "::", "i32", ",", "FCmp", ")", ";" ]
GCC	aarch64	CPP	stmt_completion	CPU	9,606	[ ",", "_", "_", "b", ")", ";" ]	[ "return", "(", "int32_t", ")", "_", "_", "builtin_aarch64_sqshrn_ndi", "(", "_", "_", "a" ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,607	[ "let", "isBranch", "=", "<NUM_LIT>", ";" ]	[ "def", "J4_cmpgtu_f_jumpnv_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "IntRegs", ":", "$", "Rt32", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_9bfd761f", ",", "TypeNCJ", ">", ",", "Enc_c9a18e", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	9,608	[ "return", "DAG", ".", "getConstant", "(", "Offset", "", "<NUM_LIT>", "", "TFL", "->", "getStackWidth", "(", "MF", ")", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";" ]	[ "unsigned", "FrameIndex", "=", "FIN", "->", "getIndex", "(", ")", ";", "unsigned", "IgnoredFrameReg", ";", "unsigned", "Offset", "=", "TFL", "->", "getFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "IgnoredFrameReg", ")", ";" ]
GCC	nds32	MD	stmt_completion	CPU	9,609	[ ")", "]", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC	cr16	CPP	program_repair	MPU	9,610	[ "<FIXS>", "cr16_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", ",", "rtx", "addr", ")", "<FIXE>" ]	[ "static", "void", "<BUGS>", "cr16_print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "<BUGE>", "{", "enum", "cr16_addrtype", "addrtype", ";", "struct", "cr16_address", "address", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	9,611	[ "VT0", ",", "VT1", ")", ";" ]	[ "if", "(", "VT0", "!=", "MVT", "::", "i32", "&&", "VT0", "!=", "MVT", "::", "i64", ")", "return", "SDValue", "(", ")", ";", "bool", "InvertCarry", "=", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ";", "SDValue", "OpLHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "OpRHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "OpCarryIn", "=", "valueToCarryFlag", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ",", "InvertCarry", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(" ]
LLVM	ARM	TD	stmt_completion	CPU	9,612	[ "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}" ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,613	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
GCC	cr16	CPP	stmt_completion	MPU	9,614	[ "void", ")", "{" ]	[ "static", "scalar_int_mode", "cr16_unwind_word_mode", "(" ]
GCC	i960	MD	program_repair	CPU	9,615	[ "<FIXS>", "if", "(", "GET_MODE", "(", "operand1", ")", "!", "=", "SImode", ")", "operand1", "=", "gen_rtx", "(", "SUBREG", ",", "SImode", ",", "operand1", ",", "op1_subreg_word", ")", "<FIXE>" ]	[ "op1_subreg_word", "=", "SUBREG_WORD", "(", "operand1", ")", "operand1", "=", "SUBREG_REG", "(", "operand1", ")", "}", "<BUGS>", "operand1", "=", "gen_rtx", "(", "SUBREG", ",", "SImode", ",", "operand1", ",", "op1_subreg_word", ")", "<BUGE>", "emit_insn", "(", "gen_ashlsi3", "(", "temp", ",", "operand1", ",", "shift_16", ")", ")", "emit_insn", "(", "gen_ashrsi3", "(", "operand0", ",", "temp", ",", "shift_16", ")", ")" ]
LLVM	ARM	TD	stmt_completion	CPU	9,616	[ ",", "v4i32", ",", "v16i8", ",", "int_arm_neon_udot", ">", ";" ]	[ "def", "VUDOTQ", ":", "VDOT", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "QPR", ",", "<STR_LIT>", ",", "<STR_LIT>" ]
GCC	i386	MD	stmt_completion	CPU	9,617	[ ")" ]	[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const_string", "<STR_LIT>", ")" ]
LLVM	ARM64	TD	stmt_completion	CPU	9,618	[ "GPR32", ":", "$", "Rt", ",", "(", "zextloadi16", "ro_indexed16", ":", "$", "addr", ")", ")", "]", ">", ";" ]	[ "def", "LDRHHro", ":", "Load16RO", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "GPR32", ",", "<STR_LIT>", ",", "[", "(", "set" ]
GCC	aarch64	MD	next_suggestion	CPU	9,619	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]	[ "(", "compare", ":", "CC_Z", "(", "match_operand", ":", "SHORT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC	i386	MD	next_suggestion	CPU	9,620	[ "<STR_LIT>", ")" ]	[ "(", "match_operand", ":", "V48H_AVX512VL", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "<", "avx512fmaskmode", ">", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
LLVM	Hexagon	TD	stmt_completion	DSP	9,621	[ ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>" ]
LLVM	Hexagon	TD	stmt_completion	DSP	9,622	[ "<NUM_LIT>", ";" ]	[ "def", "A2_porf", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", "TypeALU32_3op", ">", ",", "Enc_ea4c54", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=" ]
LLVM	X86	CPP	stmt_completion	CPU	9,623	[ "::", "i32", ")", ",", "DAG", ")", ";" ]	[ "}", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SRA", ")", "{", "if", "(", "ShiftAmt", "==", "<NUM_LIT>", ")", "{", "SDValue", "Zeros", "=", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Zeros", ",", "R", ")", ";", "}", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "dl", ",", "VT", ",", "R", ",", "Amt", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "V", "(", "<NUM_LIT>", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ">>", "ShiftAmt", ",", "MVT", "::", "i8", ")", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "dl", ",", "VT", ",", "&", "V", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "dl", ",", "VT", ",", "Res", ",", "Mask", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "dl", ",", "VT", ",", "Res", ",", "Mask", ")", ";", "return", "Res", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", "Unknown shift opcode.", "<STR_LIT>", ")", ";", "}", "}", "}", "if", "(", "VT", "==", "MVT", "::", "v4i32", "&&", "Op", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", ")", "{", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "const", "uint32_t", "CV", "[", "]", "=", "{", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", "}", ";", "Constant", "", "C", "=", "ConstantDataVector", "::", "get", "(", "", "Context", ",", "CV", ")", ";", "SDValue", "CPIdx", "=", "DAG", ".", "getConstantPool", "(", "C", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Addend", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPIdx", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "VT", ",", "Op", ",", "Addend", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "v4f32", ",", "Op", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_TO_SINT", ",", "dl", ",", "VT", ",", "Op", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "MUL", ",", "dl", ",", "VT", ",", "Op", ",", "R", ")", ";", "}", "if", "(", "VT", "==", "MVT", "::", "v16i8", "&&", "Op", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", ")", "{", "assert", "(", "Subtarget", "->", "hasSSE2", "(", ")", "&&", "<STR_LIT>", "Need SSE2 for pslli/pcmpeq.", "<STR_LIT>", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "v8i16", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "VT", ",", "Op", ")", ";", "SDValue", "VSelM", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ";", "SDValue", "OpVSel", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "VT", ",", "VSelM", ",", "Op", ")", ";", "OpVSel", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpVSel", ",", "VSelM", ")", ";", "SDValue", "CM1", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ";", "SDValue", "CM2", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ";", "SDValue", "M", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "VT", ",", "R", ",", "CM1", ")", ";", "M", "=", "getTargetVShiftNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "v8i16", ",", "M", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ",", "DAG", ")", ";", "M", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "VT", ",", "M", ")", ";", "R", "=", "DAG", ".", "getNode", "(", "ISD", "::", "VSELECT", ",", "dl", ",", "VT", ",", "OpVSel", ",", "M", ",", "R", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "VT", ",", "Op", ",", "Op", ")", ";", "OpVSel", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "VT", ",", "VSelM", ",", "Op", ")", ";", "OpVSel", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpVSel", ",", "VSelM", ")", ";", "M", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "VT", ",", "R", ",", "CM2", ")", ";", "M", "=", "getTargetVShiftNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "v8i16", ",", "M", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT" ]
LLVM	Lanai	CPP	stmt_completion	CPU	9,624	[ "X", "(", "TheLanaiTarget", ")", ";" ]	[ "RegisterAsmPrinter", "<", "LanaiAsmPrinter", ">" ]
GCC	spu	MD	stmt_completion	MPU	9,625	[ "<STR_LIT>", ")" ]	[ "(", "define_memory_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code" ]
GCC	sparc	MD	stmt_completion	CPU	9,626	[ ")" ]	[ "(", "define_reservation", "<STR_LIT>", "<STR_LIT>" ]
LLVM	ARM	TD	next_suggestion	CPU	9,627	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Mk", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "fc", "{", "<NUM_LIT>", "}", ";" ]
GCC	xtensa	CPP	next_suggestion	MPU	9,628	[ "if", "(", "xtensa_call_save_reg", "(", "regno", ")", ")", "{" ]	[ "emit_insn", "(", "gen_entry", "(", "GEN_INT", "(", "MIN_FRAME_SIZE", ")", ")", ")", ";", "emit_move_insn", "(", "tmp_reg", ",", "GEN_INT", "(", "total_size", "-", "MIN_FRAME_SIZE", ")", ")", ";", "emit_insn", "(", "gen_subsi3", "(", "tmp_reg", ",", "stack_pointer_rtx", ",", "tmp_reg", ")", ")", ";", "insn", "=", "emit_insn", "(", "gen_movsi", "(", "stack_pointer_rtx", ",", "tmp_reg", ")", ")", ";", "}", "}", "else", "{", "int", "regno", ";", "HOST_WIDE_INT", "offset", "=", "<NUM_LIT>", ";", "int", "callee_save_size", "=", "cfun", "->", "machine", "->", "callee_save_size", ";", "if", "(", "total_size", ">", "<NUM_LIT>", "&&", "total_size", "<=", "<NUM_LIT>", ")", "{", "insn", "=", "emit_insn", "(", "gen_addsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "total_size", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "not", "e_rtx", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "total_size", ")", ")", ";", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "not", "e_rtx", ")", ";", "offset", "=", "total_size", "-", "UNITS_PER_WORD", ";", "}", "else", "if", "(", "callee_save_size", ")", "{", "if", "(", "total_size", ">", "<NUM_LIT>", ")", "{", "insn", "=", "emit_insn", "(", "gen_addsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "callee_save_size", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "not", "e_rtx", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "callee_save_size", ")", ")", ";", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "not", "e_rtx", ")", ";", "offset", "=", "callee_save_size", "-", "UNITS_PER_WORD", ";", "}", "else", "{", "rtx", "tmp_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "A9_REG", ")", ";", "emit_move_insn", "(", "tmp_reg", ",", "GEN_INT", "(", "total_size", ")", ")", ";", "insn", "=", "emit_insn", "(", "gen_subsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "tmp_reg", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "not", "e_rtx", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "total_size", ")", ")", ";", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "not", "e_rtx", ")", ";", "offset", "=", "total_size", "-", "UNITS_PER_WORD", ";", "}", "}", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "++", "regno", ")", "{" ]
LLVM	Mips	TD	stmt_completion	CPU	9,629	[ "II_MTHI_MTLO", ",", "II_RDHWR", "]", ">", ";" ]	[ "def", ":", "ItinRW", "<", "[", "GenericWriteMove", "]", ",", "[" ]
LLVM	X86	CPP	stmt_completion	CPU	9,630	[ "]", ")", "continue", ";" ]	[ "int", "lo", "=", "UsedInputs", ".", "size", "(", ")", "*", "MaskWidth", ";", "int", "hi", "=", "lo", "+", "MaskWidth", ";", "if", "(", "Inputs", "[", "i", "]", ".", "isUndef", "(", ")", ")", "for", "(", "int", "&", "M", ":", "Mask", ")", "if", "(", "(", "lo", "<=", "M", ")", "&&", "(", "M", "<", "hi", ")", ")", "M", "=", "SM_SentinelUndef", ";", "if", "(", "none_of", "(", "Mask", ",", "[", "lo", ",", "hi", "]", "(", "int", "i", ")", "{", "return", "(", "lo", "<=", "i", ")", "&&", "(", "i", "<", "hi", ")", ";", "}", ")", ")", "{", "for", "(", "int", "&", "M", ":", "Mask", ")", "if", "(", "lo", "<=", "M", ")", "M", "-=", "MaskWidth", ";", "continue", ";", "}", "bool", "IsRepeat", "=", "false", ";", "for", "(", "int", "j", "=", "<NUM_LIT>", ",", "ue", "=", "UsedInputs", ".", "size", "(", ")", ";", "j", "!=", "ue", ";", "++", "j", ")", "{", "if", "(", "UsedInputs", "[", "j", "]", "!=", "Inputs", "[", "i" ]
GCC	ia64	MD	next_suggestion	CPU	9,631	[ "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "MODE_SDF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float_truncate", ":", "MODE_SDF", "(", "fma", ":", "XF", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "XF" ]
LLVM	Mips	CPP	stmt_completion	CPU	9,632	[ ".", "hasMTHC1", "(", ")", ")", "{" ]	[ "assert", "(", "N", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid immediate", "<STR_LIT>", ")", ";", "unsigned", "SubIdx", "=", "N", "?", "Mips", "::", "sub_hi", ":", "Mips", "::", "sub_lo", ";", "Register", "SubReg", "=", "getRegisterInfo", "(", ")", ".", "getSubReg", "(", "SrcReg", ",", "SubIdx", ")", ";", "assert", "(", "!", "(", "Subtarget", ".", "isABI_FPXX", "(", ")", "&&", "!", "Subtarget", ".", "hasMips32r2", "(", ")", ")", ")", ";", "assert", "(", "!", "(", "Subtarget", ".", "isFP64bit", "(", ")", "&&", "!", "Subtarget", ".", "useOddSPReg", "(", ")", ")", ")", ";", "if", "(", "SubIdx", "==", "Mips", "::", "sub_hi", "&&", "Subtarget" ]
GCC	i386	MD	next_suggestion	CPU	9,633	[ "{" ]	[ "[", "(", "set", "(", "match_operand", ":", "V16FI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "V16FI", "(", "vec_concat", ":", "<", "ssedoublemode", ">", "(", "match_operand", ":", "V16FI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V16FI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "parallel", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "]", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	R600	CPP	code_generation	GPU	9,634	[ "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "AMDGPU Assembly Printer", "<STR_LIT>", ";", "}" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
LLVM	ARM	CPP	next_suggestion	CPU	9,635	[ "}" ]	[ "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "QPR", "?", "ARM", "::", "VDUPLN32q", ":", "ARM", "::", "VDUPLN32d", ")", ",", "Out", ")", ".", "addReg", "(", "Reg", ")", ".", "addImm", "(", "Lane", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "return", "Out", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,636	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "class", "Enc_1b64fb", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	Mips	TD	next_suggestion	CPU	9,637	[ "string", "Constraints", "=", "<STR_LIT>", ";" ]	[ "list", "<", "dag", ">", "Pattern", "=", "[", "(", "set", "MSA128BOpnd", ":", "$", "wd", ",", "(", "vselect", "vsplati8_uimm8", ":", "$", "u8", ",", "MSA128BOpnd", ":", "$", "wd_in", ",", "MSA128BOpnd", ":", "$", "ws", ")", ")", "]", ";", "InstrItinClass", "Itinerary", "=", "NoItinerary", ";" ]
GCC	avr	CPP	stmt_completion	MPU	9,638	[ "(", "op", ")", ")", ";" ]	[ "return", "(", "n_bytes", ">", "<NUM_LIT>", "&&", "!", "AVR_HAVE_LPMX", "&&", "avr_mem_flash_p" ]
LLVM	Hexagon	TD	stmt_completion	DSP	9,639	[ ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>" ]
GCC	alpha	MD	next_suggestion	MPU	9,640	[ "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", ")" ]	[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ltu", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "if_then_else", ":", "DI", "(", "ne", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")" ]
LLVM	Nyuzi	CPP	stmt_completion	GPU	9,641	[ ")", ";" ]	[ "bool", "destIsScalar", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "bool", "srcIsScalar", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ";", "unsigned", "operation", ";", "if", "(", "destIsScalar", "&&", "srcIsScalar", ")", "operation", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "!", "destIsScalar", "&&", "srcIsScalar", ")", "operation", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "!", "destIsScalar", "&&", "!", "srcIsScalar", ")", "operation", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "unsupported physical reg copy type", "<STR_LIT>" ]
GCC	vax	CPP	stmt_completion	CPU	9,642	[ "get_cumulative_args", "(", "cum_v", ")", ";" ]	[ "static", "void", "vax_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=" ]
LLVM	ARM	CPP	next_suggestion	CPU	9,643	[ "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";" ]	[ "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	9,644	[ "AM", ".", "IndexReg", "=", "getRegForValue", "(", "V", ")", ";" ]	[ "unsigned", "LoadReg", ";", "if", "(", "I", "!=", "LocalValueMap", ".", "end", "(", ")", "&&", "I", "->", "second", "!=", "<NUM_LIT>", ")", "{", "LoadReg", "=", "I", "->", "second", ";", "}", "else", "{", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "const", "TargetRegisterClass", "", "RC", "=", "NULL", ";", "X86AddressMode", "StubAM", ";", "StubAM", ".", "Base", ".", "Reg", "=", "AM", ".", "Base", ".", "Reg", ";", "StubAM", ".", "GV", "=", "GV", ";", "StubAM", ".", "GVOpFlags", "=", "GVFlags", ";", "SavePoint", "SaveInsertPt", "=", "enterLocalValueArea", "(", ")", ";", "if", "(", "TLI", ".", "getPointerTy", "(", ")", "==", "MVT", "::", "i64", ")", "{", "Opc", "=", "X86", "::", "MOV64rm", ";", "RC", "=", "&", "X86", "::", "GR64RegClass", ";", "if", "(", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", ")", "StubAM", ".", "Base", ".", "Reg", "=", "X86", "::", "RIP", ";", "}", "else", "{", "Opc", "=", "X86", "::", "MOV32rm", ";", "RC", "=", "&", "X86", "::", "GR32RegClass", ";", "}", "LoadReg", "=", "createResultReg", "(", "RC", ")", ";", "MachineInstrBuilder", "LoadMI", "=", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "LoadReg", ")", ";", "addFullAddress", "(", "LoadMI", ",", "StubAM", ")", ";", "leaveLocalValueArea", "(", "SaveInsertPt", ")", ";", "LocalValueMap", "[", "V", "]", "=", "LoadReg", ";", "}", "AM", ".", "Base", ".", "Reg", "=", "LoadReg", ";", "AM", ".", "GV", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "}", "if", "(", "!", "AM", ".", "GV", "\|\|", "!", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", ")", "{", "if", "(", "AM", ".", "Base", ".", "Reg", "==", "<NUM_LIT>", ")", "{", "AM", ".", "Base", ".", "Reg", "=", "getRegForValue", "(", "V", ")", ";", "return", "AM", ".", "Base", ".", "Reg", "!=", "<NUM_LIT>", ";", "}", "if", "(", "AM", ".", "IndexReg", "==", "<NUM_LIT>", ")", "{", "assert", "(", "AM", ".", "Scale", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Scale with no index!", "<STR_LIT>", ")", ";" ]
LLVM	PowerPC	TD	stmt_completion	CPU	9,645	[ ",", "itin", ",", "[", "]", ">", ",", "isRecordForm", ",", "RecFormRel", ";" ]	[ "def", "_rec", ":", "XOForm_1", "<", "opcode", ",", "xo", ",", "oe", ",", "OOL", ",", "IOL", ",", "!", "strconcat", "(", "asmbase", ",", "!", "strconcat", "(", "<STR_LIT>", ",", "asmstr", ")", ")" ]
LLVM	AArch64	CPP	stmt_completion	CPU	9,646	[ ",", "", "this", ",", "", "RBI", ")", ")", ";" ]	[ "CallLoweringInfo", ".", "reset", "(", "new", "AArch64CallLowering", "(", "", "getTargetLowering", "(", ")", ")", ")", ";", "InlineAsmLoweringInfo", ".", "reset", "(", "new", "InlineAsmLowering", "(", "getTargetLowering", "(", ")", ")", ")", ";", "Legalizer", ".", "reset", "(", "new", "AArch64LegalizerInfo", "(", "", "this", ")", ")", ";", "auto", "", "RBI", "=", "new", "AArch64RegisterBankInfo", "(", "", "getRegisterInfo", "(", ")", ")", ";", "InstSelector", ".", "reset", "(", "createAArch64InstructionSelector", "(", "", "static_cast", "<", "const", "AArch64TargetMachine", "", ">", "(", "&", "TM", ")" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	9,647	[ "::", "SGPR_64RegClass", ")", ";" ]	[ "static", "void", "allocateHSAUserSGPRs", "(", "CCState", "&", "CCInfo", ",", "MachineFunction", "&", "MF", ",", "const", "SIRegisterInfo", "&", "TRI", ",", "SIMachineFunctionInfo", "&", "Info", ")", "{", "if", "(", "Info", ".", "hasPrivateMemoryInputPtr", "(", ")", ")", "{", "unsigned", "PrivateMemoryPtrReg", "=", "Info", ".", "addPrivateMemoryPtr", "(", "TRI", ")", ";", "MF", ".", "addLiveIn", "(", "PrivateMemoryPtrReg", ",", "&", "AMDGPU", "::", "SGPR_64RegClass", ")", ";", "CCInfo", ".", "AllocateReg", "(", "PrivateMemoryPtrReg", ")", ";", "}", "if", "(", "Info", ".", "hasPrivateSegmentBuffer", "(", ")", ")", "{", "unsigned", "PrivateSegmentBufferReg", "=", "Info", ".", "addPrivateSegmentBuffer", "(", "TRI", ")", ";", "MF", ".", "addLiveIn", "(", "PrivateSegmentBufferReg", ",", "&", "AMDGPU", "::", "SGPR_128RegClass", ")", ";", "CCInfo", ".", "AllocateReg", "(", "PrivateSegmentBufferReg", ")", ";", "}", "if", "(", "Info", ".", "hasDispatchPtr", "(", ")", ")", "{", "unsigned", "DispatchPtrReg", "=", "Info", ".", "addDispatchPtr", "(", "TRI", ")", ";", "MF", ".", "addLiveIn", "(", "DispatchPtrReg", ",", "&", "AMDGPU" ]
LLVM	AArch64	CPP	next_suggestion	CPU	9,648	[ "return", "MatchOperand_Success", ";" ]	[ "OperandMatchResultTy", "AArch64AsmParser", "::", "tryParseSVEPredicateVector", "(", "OperandVector", "&", "Operands", ")", "{", "const", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "StringRef", "Kind", ";", "unsigned", "RegNum", ";", "auto", "Res", "=", "tryParseVectorRegister", "(", "RegNum", ",", "Kind", ",", "RegKind", "::", "SVEPredicateVector", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";", "const", "auto", "&", "KindRes", "=", "parseVectorKind", "(", "Kind", ",", "RegKind", "::", "SVEPredicateVector", ")", ";", "if", "(", "!", "KindRes", ")", "return", "MatchOperand_NoMatch", ";", "unsigned", "ElementWidth", "=", "KindRes", "->", "second", ";", "Operands", ".", "push_back", "(", "AArch64Operand", "::", "CreateVectorReg", "(", "RegNum", ",", "RegKind", "::", "SVEPredicateVector", ",", "ElementWidth", ",", "S", ",", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Slash", ")", ")", "return", "MatchOperand_Success", ";", "if", "(", "!", "Kind", ".", "empty", "(", ")", ")", "{", "Error", "(", "S", ",", "<STR_LIT>", "not expecting size suffix", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "AArch64Operand", "::", "CreateToken", "(", "<STR_LIT>", "/", "<STR_LIT>", ",", "false", ",", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "auto", "Pred", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ".", "lower", "(", ")", ";", "if", "(", "Pred", "!=", "<STR_LIT>", "z", "<STR_LIT>", "&&", "Pred", "!=", "<STR_LIT>", "m", "<STR_LIT>", ")", "{", "Error", "(", "getLoc", "(", ")", ",", "<STR_LIT>", "expecting 'm' or 'z' predication", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "char", "*", "ZM", "=", "Pred", "==", "<STR_LIT>", "z", "<STR_LIT>", "?", "<STR_LIT>", "z", "<STR_LIT>", ":", "<STR_LIT>", "m", "<STR_LIT>", ";", "Operands", ".", "push_back", "(", "AArch64Operand", "::", "CreateToken", "(", "ZM", ",", "false", ",", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	9,649	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Imm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Imm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MRm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	9,650	[ ",", "<NUM_LIT>", ">", ";" ]	[ "def", "M2_mpy_ll_s0", ":", "T_M2_mpy", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,651	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MinOp", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rdd", ";", "bits", "<", "<NUM_LIT>", ">", "Rss", ";", "bits", "<", "<NUM_LIT>", ">", "Rtt", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MajOp", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	9,652	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "opc", ";" ]
LLVM	AGC	CPP	stmt_completion	MPU	9,653	[ "(", ")", ")", ";" ]	[ "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands!", "<STR_LIT>", ")", ";", "addExpr", "(", "Inst", ",", "getImm" ]
GCC	mips	MD	stmt_completion	CPU	9,654	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]
GCC	ia64	CPP	program_repair	CPU	9,655	[ "<FIXS>", "", "offp", "-=", "regsize", ";", "reg", "->", "val", "=", "", "offp", ";", "<FIXE>" ]	[ "if", "(", "reg", "->", "where", "==", "UNW_WHERE_SPILL_HOME", ")", "{", "reg", "->", "where", "=", "UNW_WHERE_PSPREL", ";", "<BUGS>", "reg", "->", "val", "=", "<NUM_LIT>", "-", "", "offp", ";", "", "offp", "+=", "regsize", ";", "<BUGE>", "}", "}", "}" ]
LLVM	ARM	CPP	stmt_completion	CPU	9,656	[ ";" ]	[ "static", "SDValue", "LowerVECTOR_SHUFFLE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "V1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "V2", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "ShuffleVectorSDNode", "", "SVN", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleMask", ";", "SVN", "->", "getMask", "(", "ShuffleMask", ")", ";", "if", "(", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "ShuffleMask", "[", "<NUM_LIT>", "]", ",", "VT", ")", ")", "{", "int", "Lane", "=", "SVN", "->", "getSplatIndex", "(", ")", ";", "if", "(", "Lane", "==", "-", "<NUM_LIT>", ")", "Lane", "=", "<NUM_LIT>", ";", "if", "(", "Lane", "==", "<NUM_LIT>", "&&", "V1", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SCALAR_TO_VECTOR", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "DAG", ".", "getConstant", "(", "Lane", ",", "MVT", "::", "i32", ")", ")", ";", "}", "bool", "ReverseVEXT", ";", "unsigned", "Imm", ";", "if", "(", "isVEXTMask", "(", "ShuffleMask", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", ")", "{", "if", "(", "ReverseVEXT", ")", "std", "::", "swap", "(", "V1", ",", "V2", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "Imm", ",", "MVT", "::", "i32", ")", ")", ";", "}", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ")", ";", "unsigned", "WhichResult", ";", "if", "(", "isVTRNMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVUZPMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVZIPMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVTRN_v_undef_Mask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V1", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVUZP_v_undef_Mask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V1", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVZIP_v_undef_Mask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V1", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "<NUM_LIT>", "&&", "(", "VT", ".", "is128BitVector", "(", ")", "\|\|", "VT", ".", "is64BitVector", "(", ")", ")", ")", "{", "unsigned", "PFIndexes", "[", "<NUM_LIT>", "]", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "<NUM_LIT>", ")", "PFIndexes", "[", "i", "]", "=", "<NUM_LIT>", ";", "else", "PFIndexes", "[", "i", "]", "=", "ShuffleMask", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "<NUM_LIT>", "]", "", "<NUM_LIT>", "", "<NUM_LIT>", "", "<NUM_LIT>", "+", "PFIndexes", "[", "<NUM_LIT>", "]", "", "<NUM_LIT>", "", "<NUM_LIT>", "+", "PFIndexes", "[", "<NUM_LIT>", "]", "*", "<NUM_LIT>", "+", "PFIndexes", "[", "<NUM_LIT>", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "<NUM_LIT>", ")", ";", "if", "(", "Cost", "<=", "<NUM_LIT>", ")", "return", "GeneratePerfectShuffle", "(", "PFEntry", ",", "V1", ",", "V2", ",", "DAG", ",", "dl", ")", ";", "}", "return", "SDValue", "(", ")" ]
LLVM	AArch64	TD	next_suggestion	CPU	9,657	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Predicates", "=", "[", "HasFullFP16", "]", ";" ]
GCC	mips	MD	next_suggestion	CPU	9,658	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	R600	CPP	stmt_completion	GPU	9,659	[ "<STR_LIT>", ")", ";" ]	[ "bool", "AMDGPUDAGToDAGISel", "::", "checkType", "(", "const", "Value", "*", "Ptr", ",", "unsigned", "AS", ")", "{", "assert", "(", "AS", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", "Use checkPrivateAddress instead." ]
GCC	mips	MD	next_suggestion	CPU	9,660	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	i386	CPP	next_suggestion	CPU	9,661	[ "gcc_assert", "(", "mode", "!=", "OImode", ")", ";" ]	[ "if", "(", "!", "TARGET_SSE2", ")", "error", "(", "<STR_LIT>", "SSE register return with SSE2 disabled", "<STR_LIT>", ")", ";", "rtx", "ret", "=", "gen_rtx_PARALLEL", "(", "mode", ",", "rtvec_alloc", "(", "<NUM_LIT>", ")", ")", ";", "XVECEXP", "(", "ret", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "SImode", ",", "TARGET_SSE2", "?", "FIRST_SSE_REG", ":", "AX_REG", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "return", "ret", ";", "}", "if", "(", "(", "fn", "\|\|", "fntype", ")", "&&", "(", "mode", "==", "SFmode", "\|\|", "mode", "==", "DFmode", ")", ")", "{", "int", "sse_level", "=", "ix86_function_sseregparm", "(", "fntype", ",", "fn", ",", "false", ")", ";", "if", "(", "sse_level", "==", "-", "<NUM_LIT>", ")", "{", "error", "(", "<STR_LIT>", "calling %qD with SSE calling convention without ", "<STR_LIT>", "<STR_LIT>", "SSE/SSE2 enabled", "<STR_LIT>", ",", "fn", ")", ";", "sorry", "(", "<STR_LIT>", "this is a GCC bug that can be worked around by adding ", "<STR_LIT>", "<STR_LIT>", "attribute used to function called", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "(", "sse_level", ">=", "<NUM_LIT>", "&&", "mode", "==", "SFmode", ")", "\|\|", "(", "sse_level", "==", "<NUM_LIT>", "&&", "mode", "==", "DFmode", ")", ")", "regno", "=", "FIRST_SSE_REG", ";", "}" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	9,662	[ "}" ]	[ "int", "TO_INT8", "=", "<NUM_LIT>", ";", "int", "TO_UINT8", "=", "<NUM_LIT>", ";", "int", "TO_INT16", "=", "<NUM_LIT>", ";", "int", "TO_UINT16", "=", "<NUM_LIT>", ";", "int", "TO_INT4", "=", "<NUM_LIT>", ";", "int", "TO_UINT4", "=", "<NUM_LIT>", ";", "int", "TO_FP16", "=", "<NUM_LIT>", ";", "int", "TO_FP8_152", "=", "<NUM_LIT>", ";", "int", "TO_FP8_143", "=", "<NUM_LIT>", ";", "int", "SW_CNVRT", "=", "<NUM_LIT>", ";", "int", "SW_CNVRT_INT32", "=", "<NUM_LIT>", ";", "int", "SW_CNVRT_INT16", "=", "<NUM_LIT>", ";" ]
GCC	i386	MD	stmt_completion	CPU	9,663	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "ior", "(", "match_operand", ":", "V4DF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "ior", "(", "match_operand", ":", "V8SF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V8SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr" ]
LLVM	X86	CPP	next_suggestion	CPU	9,664	[ "SDValue", "Ld", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";" ]	[ "SDLoc", "dl", "(", "N", ")", ";", "MVT", "VT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "assert", "(", "(", "VT", "==", "MVT", "::", "v4f32", "\|\|", "VT", "==", "MVT", "::", "v4i32", ")", "&&", "<STR_LIT>", "X86insertps is only defined for v4x32", "<STR_LIT>", ")", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	9,665	[ "(", ")", "const", "{" ]	[ "const", "std", "::", "string", "&", "AArch64CA53ErratumStub", "::", "name" ]
GCC	pdp11	MD	next_suggestion	MPU	9,666	[ "(", "not", ":", "PDPint", "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]	[ "<STR_LIT>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,667	[ "}" ]	[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
GCC	vax	MD	stmt_completion	CPU	9,668	[ ")", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "and", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "not", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")" ]
GCC	aarch64	CPP	next_suggestion	CPU	9,669	[ "if", "(", "CONST_INT_P", "(", "x", ")", ")", "return", "true", ";" ]	[ "bool", "aarch64_mov_operand_p", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "HIGH", "&&", "aarch64_valid_symref", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "GET_MODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ")", "return", "true", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	9,670	[ "}" ]	[ "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "TargetABI", "(", "computeTargetABI", "(", "Triple", "(", "TT", ")", ",", "CPU", ",", "Options", ")", ")", ",", "TLOF", "(", "createTLOF", "(", "Triple", "(", "getTargetTriple", "(", ")", ")", ")", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ",", "isLittle", ")", ",", "isLittle", "(", "isLittle", ")", "{", "if", "(", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "this", "->", "Options", ".", "FloatABIType", "=", "Subtarget", ".", "isTargetHardFloat", "(", ")", "?", "FloatABI", "::", "Hard", ":", "FloatABI", "::", "Soft", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	9,671	[ "SDValue", "Ops", "[", "]", "=", "{", "Src", ",", "VMask", ",", "Base", ",", "Scale", ",", "Index", ",", "Disp", ",", "Segment", ",", "Chain", "}", ";" ]	[ "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "MaskVT", ",", "MVT", "::", "Other", ")", ";", "SDValue", "Disp", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Segment", "=", "DAG", ".", "getRegister", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "if", "(", "Src", ".", "isUndef", "(", ")", "\|\|", "ISD", "::", "isBuildVectorAllOnes", "(", "VMask", ".", "getNode", "(", ")", ")", ")", "Src", "=", "getZeroVector", "(", "Op", ".", "getSimpleValueType", "(", ")", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";" ]
LLVM	Z80	CPP	stmt_completion	MPU	9,672	[ ")", "OW", "->", "Write8", "(", "<NUM_LIT>", ")", ";" ]	[ "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "Count", ";", "i", "++" ]
LLVM	Mips	CPP	stmt_completion	CPU	9,673	[ ")", ";" ]	[ "if", "(", "STI", "->", "hasMips2", "(", ")", ")", "return", "false", ";", "return", "handleSlot", "(", "[", "this", "]", "(", "auto", "&", "I", ")", "->", "bool", "{", "return", "TII", "->", "HasLoadDelaySlot", "(", "I", ")", ";", "}", ",", "[", "this", "]", "(", "auto", "&", "IInSlot", ",", "auto", "&", "I", ")", "->", "bool", "{", "return", "TII", "->", "SafeInLoadDelaySlot", "(", "IInSlot", ",", "I" ]
LLVM	AArch64	TD	next_suggestion	CPU	9,674	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	9,675	[ "}" ]	[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "MovDGAllAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "i8imm", ":", "$", "movdgall", ")", ";" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	9,676	[ "}" ]	[ "SDNode", "", "R", "=", "CurDAG", "->", "getMachineNode", "(", "Hexagon", "::", "A2_tfrsi", ",", "dl", ",", "MVT", "::", "i32", ",", "C", ")", ";", "SDNode", "", "T", "=", "CurDAG", "->", "getMachineNode", "(", "Hexagon", "::", "V6_vandvrt", ",", "dl", ",", "ResTy", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", "R", ",", "<NUM_LIT>", ")", ")", ";", "ReplaceNode", "(", "N", ",", "T", ")", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	9,677	[ "<STR_LIT>", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_operand", "<NUM_LIT>" ]
GCC	rs6000	CPP	next_suggestion	CPU	9,678	[ "temp", "=", "!", "can_create_pseudo_p", "(", ")", "?", "dest", ":", "gen_reg_rtx", "(", "DImode", ")", ";" ]	[ "if", "(", "ud1", "!=", "<NUM_LIT>", ")", "emit_move_insn", "(", "copy_rtx", "(", "temp", ")", ",", "gen_rtx_IOR", "(", "DImode", ",", "copy_rtx", "(", "temp", ")", ",", "GEN_INT", "(", "ud1", ")", ")", ")", ";", "emit_move_insn", "(", "dest", ",", "gen_rtx_ZERO_EXTEND", "(", "DImode", ",", "gen_lowpart", "(", "SImode", ",", "copy_rtx", "(", "temp", ")", ")", ")", ")", ";", "}", "else", "if", "(", "ud1", "==", "ud3", "&&", "ud2", "==", "ud4", ")", "{", "temp", "=", "!", "can_create_pseudo_p", "(", ")", "?", "dest", ":", "gen_reg_rtx", "(", "DImode", ")", ";", "HOST_WIDE_INT", "num", "=", "(", "ud2", "<<", "<NUM_LIT>", ")", "\|", "ud1", ";", "rs6000_emit_set_long_const", "(", "temp", ",", "(", "num", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "rtx", "one", "=", "gen_rtx_AND", "(", "DImode", ",", "temp", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "rtx", "two", "=", "gen_rtx_ASHIFT", "(", "DImode", ",", "temp", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "emit_move_insn", "(", "dest", ",", "gen_rtx_IOR", "(", "DImode", ",", "one", ",", "two", ")", ")", ";", "}", "else", "if", "(", "(", "ud4", "==", "<NUM_LIT>", "&&", "(", "ud3", "&", "<NUM_LIT>", ")", ")", "\|\|", "(", "ud4", "==", "<NUM_LIT>", "&&", "!", "(", "ud3", "&", "<NUM_LIT>", ")", ")", ")", "{", "temp", "=", "!", "can_create_pseudo_p", "(", ")", "?", "dest", ":", "gen_reg_rtx", "(", "DImode", ")", ";", "emit_move_insn", "(", "copy_rtx", "(", "temp", ")", ",", "GEN_INT", "(", "(", "(", "ud3", "<<", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ")", ";", "if", "(", "ud2", "!=", "<NUM_LIT>", ")", "emit_move_insn", "(", "copy_rtx", "(", "temp", ")", ",", "gen_rtx_IOR", "(", "DImode", ",", "copy_rtx", "(", "temp", ")", ",", "GEN_INT", "(", "ud2", ")", ")", ")", ";", "emit_move_insn", "(", "ud1", "!=", "<NUM_LIT>", "?", "copy_rtx", "(", "temp", ")", ":", "dest", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "copy_rtx", "(", "temp", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "if", "(", "ud1", "!=", "<NUM_LIT>", ")", "emit_move_insn", "(", "dest", ",", "gen_rtx_IOR", "(", "DImode", ",", "copy_rtx", "(", "temp", ")", ",", "GEN_INT", "(", "ud1", ")", ")", ")", ";", "}", "else", "{" ]
LLVM	AArch64	TD	stmt_completion	CPU	9,679	[ "Rt", ";" ]	[ "class", "BaseAuthLoad", "<", "bit", "M", ",", "bit", "W", ",", "dag", "oops", ",", "dag", "iops", ",", "string", "asm", ",", "string", "operands", ",", "string", "cstr", ">", ":", "I", "<", "oops", ",", "iops", ",", "asm", ",", "operands", ",", "cstr", ",", "[", "]", ">", ",", "Sched", "<", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "let", "isAuthenticated", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "M", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "W", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
GCC	powerpcspe	CPP	next_suggestion	CPU	9,680	[ "}" ]	[ "static", "int", "rs6000_memory_move_cost", "(", "machine_mode", "mode", ",", "reg_class_t", "rclass", ",", "bool", "in", "ATTRIBUTE_UNUSED", ")", "{", "int", "ret", ";", "if", "(", "TARGET_DEBUG_COST", ")", "dbg_cost_ctrl", "++", ";", "if", "(", "reg_classes_intersect_p", "(", "rclass", ",", "GENERAL_REGS", ")", ")", "ret", "=", "<NUM_LIT>", "", "hard_regno_nregs", "(", "<NUM_LIT>", ",", "mode", ")", ";", "else", "if", "(", "(", "reg_classes_intersect_p", "(", "rclass", ",", "FLOAT_REGS", ")", "\|\|", "reg_classes_intersect_p", "(", "rclass", ",", "VSX_REGS", ")", ")", ")", "ret", "=", "<NUM_LIT>", "", "hard_regno_nregs", "(", "<NUM_LIT>", ",", "mode", ")", ";", "else", "if", "(", "reg_classes_intersect_p", "(", "rclass", ",", "ALTIVEC_REGS", ")", ")", "ret", "=", "<NUM_LIT>", "*", "hard_regno_nregs", "(", "FIRST_ALTIVEC_REGNO", ",", "mode", ")", ";", "else", "ret", "=", "<NUM_LIT>", "+", "rs6000_register_move_cost", "(", "mode", ",", "rclass", ",", "GENERAL_REGS", ")", ";", "if", "(", "TARGET_DEBUG_COST", ")", "{", "if", "(", "dbg_cost_ctrl", "==", "<NUM_LIT>", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "rs6000_memory_move_cost: ret=%d, mode=%s, rclass=%s, in=%d\\n", "<STR_LIT>", ",", "ret", ",", "GET_MODE_NAME", "(", "mode", ")", ",", "reg_class_names", "[", "rclass", "]", ",", "in", ")", ";", "dbg_cost_ctrl", "--", ";" ]
GCC	rs6000	MD	next_suggestion	CPU	9,681	[ "<STR_LIT>" ]	[ "[", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "SI", "VRSAVE_REGNO", ")", "(", "unspec_volatile", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "reg", ":", "SI", "VRSAVE_REGNO", ")", "]", "UNSPECV_SET_VRSAVE", ")", ")", "]", ")", "]" ]
LLVM	AArch64	CPP	next_suggestion	CPU	9,682	[ "case", "Intrinsic", "::", "aarch64_stlxr", ":" ]	[ "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "I", ".", "arg_size", "(", ")", "-", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", ".", "reset", "(", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", ";", "return", "true", ";", "}", "case", "Intrinsic", "::", "aarch64_neon_st2", ":", "case", "Intrinsic", "::", "aarch64_neon_st3", ":", "case", "Intrinsic", "::", "aarch64_neon_st4", ":", "case", "Intrinsic", "::", "aarch64_neon_st1x2", ":", "case", "Intrinsic", "::", "aarch64_neon_st1x3", ":", "case", "Intrinsic", "::", "aarch64_neon_st1x4", ":", "{", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_VOID", ";", "unsigned", "NumElts", "=", "<NUM_LIT>", ";", "for", "(", "const", "Value", "", "Arg", ":", "I", ".", "args", "(", ")", ")", "{", "Type", "", "ArgTy", "=", "Arg", "->", "getType", "(", ")", ";", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "break", ";", "NumElts", "+=", "DL", ".", "getTypeSizeInBits", "(", "ArgTy", ")", "/", "<NUM_LIT>", ";", "}", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "I", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "MVT", "::", "i64", ",", "NumElts", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "I", ".", "arg_size", "(", ")", "-", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", ".", "reset", "(", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOStore", ";", "return", "true", ";", "}", "case", "Intrinsic", "::", "aarch64_neon_st2lane", ":", "case", "Intrinsic", "::", "aarch64_neon_st3lane", ":", "case", "Intrinsic", "::", "aarch64_neon_st4lane", ":", "{", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_VOID", ";", "unsigned", "NumElts", "=", "<NUM_LIT>", ";", "Type", "", "VecTy", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ";", "MVT", "EleVT", "=", "MVT", "::", "getVT", "(", "VecTy", ")", ".", "getVectorElementType", "(", ")", ";", "for", "(", "const", "Value", "", "Arg", ":", "I", ".", "args", "(", ")", ")", "{", "Type", "", "ArgTy", "=", "Arg", "->", "getType", "(", ")", ";", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "break", ";", "NumElts", "+=", "<NUM_LIT>", ";", "}", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "I", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "EleVT", ",", "NumElts", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "I", ".", "arg_size", "(", ")", "-", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", ".", "reset", "(", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOStore", ";", "return", "true", ";", "}", "case", "Intrinsic", "::", "aarch64_ldaxr", ":", "case", "Intrinsic", "::", "aarch64_ldxr", ":", "{", "Type", "", "ValTy", "=", "I", ".", "getParamElementType", "(", "<NUM_LIT>", ")", ";", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_W_CHAIN", ";", "Info", ".", "memVT", "=", "MVT", "::", "getVT", "(", "ValTy", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "DL", ".", "getABITypeAlign", "(", "ValTy", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "\|", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}" ]
LLVM	SNES	CPP	next_suggestion	DSP	9,683	[ "return", "<STR_LIT>", "::", "<STR_LIT>", ";" ]	[ "switch", "(", "Opc", ")", "{", "default", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
LLVM	R600	CPP	stmt_completion	GPU	9,684	[ ",", "MVT", "::", "i32", ")", ";" ]	[ "if", "(", "Width", "+", "Offset", "<", "<NUM_LIT>", ")", "{", "uint32_t", "Shl", "=", "static_cast", "<", "uint32_t", ">", "(", "Src0", ")", "<<", "(", "<NUM_LIT>", "-", "Offset", "-", "Width", ")", ";", "IntTy", "Result", "=", "static_cast", "<", "IntTy", ">", "(", "Shl", ")", ">>", "(", "<NUM_LIT>", "-", "Width", ")", ";", "return", "DAG", ".", "getConstant", "(", "Result", ",", "DL" ]
GCC	nios2	CPP	stmt_completion	MPU	9,685	[ ")", ")", ";" ]	[ "error", "(", "<STR_LIT>", "register number must be in range 0-31 for %s", "<STR_LIT>", ",", "d", "->", "name", ")", ";", "return", "gen_reg_rtx", "(", "SImode", ")", ";", "}", "if", "(", "!", "rdprs_dcache_operand", "(", "imm", ",", "VOIDmode", ")", ")", "{", "error", "(", "<STR_LIT>", "immediate value must fit into a %d-bit integer for %s", "<STR_LIT>", ",", "(", "TARGET_ARCH_R2", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "d", "->", "name", ")", ";", "return", "gen_reg_rtx", "(", "SImode", ")", ";", "}", "create_output_operand", "(", "&", "ops", "[", "<NUM_LIT>", "]", ",", "target", ",", "SImode", ")", ";", "create_input_operand", "(", "&", "ops", "[", "<NUM_LIT>", "]", ",", "reg", ",", "SImode", ")", ";", "create_integer_operand", "(", "&", "ops", "[", "<NUM_LIT>", "]", ",", "INTVAL", "(", "imm" ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,686	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qd4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qs4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Qd4", ";" ]
GCC	pa	MD	stmt_completion	CPU	9,687	[ "SI", "<NUM_LIT>", ")", ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "return", ")", "(", "use", "(", "reg", ":" ]
LLVM	MSP430	TD	next_suggestion	MPU	9,688	[ "}", "]", ">", ";" ]	[ "def", "def8", ":", "PatLeaf", "<", "(", "i8", "GR8", ":", "$", "src", ")", ",", "[", "{", "return", "N", "-", ">", "getOpcode", "(", ")", "!", "=", "ISD", ":", ":", "TRUNCATE", "&", "&", "N", "-", ">", "getOpcode", "(", ")", "!", "=", "TargetOpcode", ":", ":", "EXTRACT_SUBREG", "&", "&", "N", "-", ">", "getOpcode", "(", ")", "!", "=", "ISD", ":", ":", "CopyFromReg", ";" ]
GCC	tilepro	MD	next_suggestion	VLIW	9,689	[ "(", "unspec_volatile", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "[", "(", "unspec_volatile", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI" ]
LLVM	ARM	CPP	next_suggestion	CPU	9,690	[ "}" ]	[ "}", "else", "{", "ITState", ".", "Mask", "^=", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "-", "ITState", ".", "CurPosition", ")", ";", "}" ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,691	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	9,692	[ "unsigned", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";" ]	[ "MachineConstantPool", "", "MCP", "=", "MF", "->", "getConstantPool", "(", ")", ";", "ARMFunctionInfo", "", "AFI", "=", "MF", "->", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "const", "Function", "", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "bool", "isThumb", "=", "Subtarget", "->", "isThumb", "(", ")", ";", "bool", "isThumb2", "=", "Subtarget", "->", "isThumb2", "(", ")", ";", "unsigned", "PCLabelId", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "PCAdj", "=", "(", "isThumb", "\|\|", "isThumb2", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "ARMConstantPoolValue", "", "CPV", "=", "ARMConstantPoolMBB", "::", "Create", "(", "F", "->", "getContext", "(", ")", ",", "DispatchBB", ",", "PCLabelId", ",", "PCAdj", ")", ";", "unsigned", "CPI", "=", "MCP", "->", "getConstantPoolIndex", "(", "CPV", ",", "<NUM_LIT>", ")", ";", "const", "TargetRegisterClass", "", "TRC", "=", "isThumb", "?", "(", "const", "TargetRegisterClass", "", ")", "&", "ARM", "::", "tGPRRegClass", ":", "(", "const", "TargetRegisterClass", "", ")", "&", "ARM", "::", "GPRRegClass", ";", "MachineMemOperand", "", "CPMMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "MachineMemOperand", "", "FIMMOSt", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "t2LDRpci", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ")", ";", "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "t2ORRri", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ")", ";", "unsigned", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "tPICADD", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "t2STRi12", ")", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ")", ";", "}", "else", "if", "(", "isThumb", ")", "{", "unsigned", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "tLDRpci", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ")", ";", "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "tPICADD", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";" ]
LLVM	SystemZ	TD	stmt_completion	CPU	9,693	[ "}", ";" ]	[ "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "V1", ";", "bits", "<", "<NUM_LIT>", ">", "V2", ";", "bits", "<", "<NUM_LIT>", ">", "V3", ";", "bits", "<", "<NUM_LIT>", ">", "M4", ";", "bits", "<", "<NUM_LIT>", ">", "M5", ";", "bits", "<", "<NUM_LIT>", ">", "M6", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M6", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M5", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>" ]
GCC	i386	MD	stmt_completion	CPU	9,694	[ "]", ")" ]	[ "(", "define_code_iterator", "any_rotate", "[", "rotate", "rotatert" ]
LLVM	ARM	CPP	stmt_completion	CPU	9,695	[ ",", "MVT", "::", "i32", ")", ";" ]	[ "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "LHSC", "=", "LHS", "?", "LHS", "->", "getZExtValue", "(", ")", ":", "<NUM_LIT>", ";", "unsigned", "RHSC", "=", "RHS", "?", "RHS", "->", "getZExtValue", "(", ")", ":", "<NUM_LIT>", ";", "if", "(", "LHSC", "!=", "<NUM_LIT>", "\|\|", "RHSC", "!=", "<NUM_LIT>", ")", "return", "false", ";", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Scale", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC" ]
LLVM	AArch64	TD	stmt_completion	CPU	9,696	[ "=", "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Unpredictable", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Unpredictable", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
GCC	sh	CPP	program_repair	CPU	9,697	[ "<FIXS>", "const", "char", "*", "fmt", "=", "GET_RTX_FORMAT", "(", "code", ")", ";", "<FIXE>" ]	[ "break", ";", "default", ":", "{", "<BUGS>", "char", "*", "fmt", "=", "GET_RTX_FORMAT", "(", "code", ")", ";", "<BUGE>", "int", "i", ",", "j", ";", "for", "(", "i", "=", "GET_RTX_LENGTH", "(", "code", ")", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "{" ]
LLVM	LC2200	CPP	stmt_completion	CPU	9,698	[ "getDwarfRegNum", "(", "Reg", ",", "true", ")", ")", ")", ";" ]	[ "Register", "SPReg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "auto", "LastFrameDestroy", "=", "std", "::", "prev", "(", "MBBI", ",", "MFI", ".", "getCalleeSavedInfo", "(", ")", ".", "size", "(", ")", ")", ";", "uint64_t", "StackSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "hasFramePointer", ")", "StackSize", "++", ";", "if", "(", "RI", "->", "needsStackRealignment", "(", "MF", ")", "\|\|", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "hasFP", "(", "MF", ")", "&&", "<STR_LIT>", "frame pointer should not have been eliminated", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "LastFrameDestroy", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "for", "(", "const", "auto", "&", "Entry", ":", "CSI", ")", "{", "Register", "Reg", "=", "Entry", ".", "getReg", "(", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createRestore", "(", "nullptr", ",", "RI", "->" ]
LLVM	ARCompact	CPP	stmt_completion	MPU	9,699	[ "const", "{" ]	[ "virtual", "const", "ARCompactSelectionDAGInfo", "*", "getSelectionDAGInfo", "(", ")" ]

GCC

rl78

CPP

next_suggestion

MPU

9,600

[ "if", "(", "temp_reg", ")", "emit_move_insn", "(", "temp_reg", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";" ]

[ "rtx", "temp_reg", "=", "NULL", ";", "if", "(", "rl78_far_p", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "rtx", "temp_reg", "=", "gen_reg_rtx", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "emit_move_insn", "(", "temp_reg", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "temp_reg", ";", "did", "=", "<NUM_LIT>", ";", "}", "if", "(", "rl78_far_p", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "temp_reg", "=", "operands", "[", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "]", "=", "gen_reg_rtx", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "did", "=", "<NUM_LIT>", ";", "}", "if", "(", "!", "did", ")", "return", "<NUM_LIT>", ";", "emit_insn", "(", "gen", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

9,601

[ ")", ",", "MO", ".", "getOperandNo", "(", ")", ")", ";" ]

[ "bool", "isInlineConstant", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "return", "isInlineConstant", "(", "*", "MO", ".", "getParent", "(" ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,602

[ "}" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

GCC

frv

CPP

code_generation

VLIW

9,603

[ "static", "bool", "frv_function_symbol_referenced_p", "(", "rtx", "x", ")", "{", "const", "char", "*", "format", ";", "int", "length", ";", "int", "j", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", ")", "return", "SYMBOL_REF_FUNCTION_P", "(", "x", ")", ";", "length", "=", "GET_RTX_LENGTH", "(", "GET_CODE", "(", "x", ")", ")", ";", "format", "=", "GET_RTX_FORMAT", "(", "GET_CODE", "(", "x", ")", ")", ";", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "length", ";", "++", "j", ")", "{", "switch", "(", "format", "[", "j", "]", ")", "{", "case", "'", "e", "'", ":", "if", "(", "frv_function_symbol_referenced_p", "(", "XEXP", "(", "x", ",", "j", ")", ")", ")", "return", "TRUE", ";", "break", ";", "case", "'", "V", "'", ":", "case", "'", "E", "'", ":", "if", "(", "XVEC", "(", "x", ",", "j", ")", "!=", "<NUM_LIT>", ")", "{", "int", "k", ";", "for", "(", "k", "=", "<NUM_LIT>", ";", "k", "<", "XVECLEN", "(", "x", ",", "j", ")", ";", "++", "k", ")", "if", "(", "frv_function_symbol_referenced_p", "(", "XVECEXP", "(", "x", ",", "j", ",", "k", ")", ")", ")", "return", "TRUE", ";", "}", "break", ";", "default", ":", "break", ";", "}", "}", "return", "FALSE", ";", "}" ]

[ "Look", "for", "a", "SYMBOL_REF", "of", "a", "function", "in", "an", "rtx", ".", "We", "always", "want", "to", "process", "these", "separately", "from", "any", "offsets", ",", "such", "that", "we", "add", "any", "offsets", "to", "the", "function", "descriptor", "(", "the", "actual", "pointer", ")", ",", "not", "to", "the", "function", "address", "." ]

GCC

i386

MD

stmt_completion

CPU

9,604

[ ")", "]", ")" ]

[ "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_MOVMSK", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

X86

CPP

program_repair

CPU

9,605

[ "<FIXS>", "FCmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i1", ",", "LHS", ",", "RHS", ",", "<FIXE>", "<FIXS>", "FCmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i1", ",", "LHS", ",", "RHS", ",", "<FIXE>" ]

[ "SDValue", "FCmp", ";", "if", "(", "cast", "ConstantSDNode", ">", "(", "Sae", ")", "->", "getZExtValue", "(", ")", "==", "X86", "::", "STATIC_ROUNDING", "::", "CUR_DIRECTION", ")", "<BUGS>", "FCmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i1", ",", "LHS", ",", "RHS", ",", "<BUGE>", "DAG", ".", "getConstant", "(", "CondVal", ",", "dl", ",", "MVT", "::", "i8", ")", ")", ";", "else", "<BUGS>", "FCmp", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i1", ",", "LHS", ",", "RHS", ",", "<BUGE>", "DAG", ".", "getConstant", "(", "CondVal", ",", "dl", ",", "MVT", "::", "i8", ")", ",", "Sae", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "dl", ",", "MVT", "::", "i32", ",", "FCmp", ")", ";" ]

GCC

aarch64

CPP

stmt_completion

CPU

9,606

[ ",", "_", "_", "b", ")", ";" ]

[ "return", "(", "int32_t", ")", "_", "_", "builtin_aarch64_sqshrn_ndi", "(", "_", "_", "a" ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,607

[ "let", "isBranch", "=", "<NUM_LIT>", ";" ]

[ "def", "J4_cmpgtu_f_jumpnv_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "IntRegs", ":", "$", "Rt32", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_9bfd761f", ",", "TypeNCJ", ">", ",", "Enc_c9a18e", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

9,608

[ "return", "DAG", ".", "getConstant", "(", "Offset", "*", "<NUM_LIT>", "*", "TFL", "->", "getStackWidth", "(", "MF", ")", ",", "SDLoc", "(", "Op", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";" ]

[ "unsigned", "FrameIndex", "=", "FIN", "->", "getIndex", "(", ")", ";", "unsigned", "IgnoredFrameReg", ";", "unsigned", "Offset", "=", "TFL", "->", "getFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "IgnoredFrameReg", ")", ";" ]

GCC

nds32

MD

stmt_completion

CPU

9,609

[ ")", "]", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

GCC

cr16

CPP

program_repair

MPU

9,610

[ "<FIXS>", "cr16_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", ",", "rtx", "addr", ")", "<FIXE>" ]

[ "static", "void", "<BUGS>", "cr16_print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "<BUGE>", "{", "enum", "cr16_addrtype", "addrtype", ";", "struct", "cr16_address", "address", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

9,611

[ "VT0", ",", "VT1", ")", ";" ]

[ "if", "(", "VT0", "!=", "MVT", "::", "i32", "&&", "VT0", "!=", "MVT", "::", "i64", ")", "return", "SDValue", "(", ")", ";", "bool", "InvertCarry", "=", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ";", "SDValue", "OpLHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "OpRHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "OpCarryIn", "=", "valueToCarryFlag", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ",", "InvertCarry", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(" ]

LLVM

ARM

TD

stmt_completion

CPU

9,612

[ "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}" ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,613

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

GCC

cr16

CPP

stmt_completion

MPU

9,614

[ "void", ")", "{" ]

[ "static", "scalar_int_mode", "cr16_unwind_word_mode", "(" ]

GCC

i960

MD

program_repair

CPU

9,615

[ "<FIXS>", "if", "(", "GET_MODE", "(", "operand1", ")", "!", "=", "SImode", ")", "operand1", "=", "gen_rtx", "(", "SUBREG", ",", "SImode", ",", "operand1", ",", "op1_subreg_word", ")", "<FIXE>" ]

[ "op1_subreg_word", "=", "SUBREG_WORD", "(", "operand1", ")", "operand1", "=", "SUBREG_REG", "(", "operand1", ")", "}", "<BUGS>", "operand1", "=", "gen_rtx", "(", "SUBREG", ",", "SImode", ",", "operand1", ",", "op1_subreg_word", ")", "<BUGE>", "emit_insn", "(", "gen_ashlsi3", "(", "temp", ",", "operand1", ",", "shift_16", ")", ")", "emit_insn", "(", "gen_ashrsi3", "(", "operand0", ",", "temp", ",", "shift_16", ")", ")" ]

LLVM

ARM

TD

stmt_completion

CPU

9,616

[ ",", "v4i32", ",", "v16i8", ",", "int_arm_neon_udot", ">", ";" ]

[ "def", "VUDOTQ", ":", "VDOT", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "QPR", ",", "<STR_LIT>", ",", "<STR_LIT>" ]

GCC

i386

MD

stmt_completion

CPU

9,617

[ ")" ]

[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const_string", "<STR_LIT>", ")" ]

LLVM

ARM64

TD

stmt_completion

CPU

9,618

[ "GPR32", ":", "$", "Rt", ",", "(", "zextloadi16", "ro_indexed16", ":", "$", "addr", ")", ")", "]", ">", ";" ]

[ "def", "LDRHHro", ":", "Load16RO", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "GPR32", ",", "<STR_LIT>", ",", "[", "(", "set" ]

GCC

aarch64

MD

next_suggestion

CPU

9,619

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

[ "(", "compare", ":", "CC_Z", "(", "match_operand", ":", "SHORT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

GCC

i386

MD

next_suggestion

CPU

9,620

[ "<STR_LIT>", ")" ]

[ "(", "match_operand", ":", "V48H_AVX512VL", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "<", "avx512fmaskmode", ">", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

LLVM

Hexagon

TD

stmt_completion

DSP

9,621

[ ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>" ]

LLVM

Hexagon

TD

stmt_completion

DSP

9,622

[ "<NUM_LIT>", ";" ]

[ "def", "A2_porf", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", "TypeALU32_3op", ">", ",", "Enc_ea4c54", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=" ]

LLVM

X86

CPP

stmt_completion

CPU

9,623

[ "::", "i32", ")", ",", "DAG", ")", ";" ]

[ "}", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SRA", ")", "{", "if", "(", "ShiftAmt", "==", "<NUM_LIT>", ")", "{", "SDValue", "Zeros", "=", "getZeroVector", "(", "VT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Zeros", ",", "R", ")", ";", "}", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "dl", ",", "VT", ",", "R", ",", "Amt", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "V", "(", "<NUM_LIT>", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ">>", "ShiftAmt", ",", "MVT", "::", "i8", ")", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "dl", ",", "VT", ",", "&", "V", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "dl", ",", "VT", ",", "Res", ",", "Mask", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "dl", ",", "VT", ",", "Res", ",", "Mask", ")", ";", "return", "Res", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", "Unknown shift opcode.", "<STR_LIT>", ")", ";", "}", "}", "}", "if", "(", "VT", "==", "MVT", "::", "v4i32", "&&", "Op", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", ")", "{", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "const", "uint32_t", "CV", "[", "]", "=", "{", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", "}", ";", "Constant", "*", "C", "=", "ConstantDataVector", "::", "get", "(", "*", "Context", ",", "CV", ")", ";", "SDValue", "CPIdx", "=", "DAG", ".", "getConstantPool", "(", "C", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Addend", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPIdx", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "VT", ",", "Op", ",", "Addend", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "v4f32", ",", "Op", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_TO_SINT", ",", "dl", ",", "VT", ",", "Op", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "MUL", ",", "dl", ",", "VT", ",", "Op", ",", "R", ")", ";", "}", "if", "(", "VT", "==", "MVT", "::", "v16i8", "&&", "Op", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", ")", "{", "assert", "(", "Subtarget", "->", "hasSSE2", "(", ")", "&&", "<STR_LIT>", "Need SSE2 for pslli/pcmpeq.", "<STR_LIT>", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "v8i16", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "VT", ",", "Op", ")", ";", "SDValue", "VSelM", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ";", "SDValue", "OpVSel", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "VT", ",", "VSelM", ",", "Op", ")", ";", "OpVSel", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpVSel", ",", "VSelM", ")", ";", "SDValue", "CM1", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ";", "SDValue", "CM2", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ";", "SDValue", "M", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "VT", ",", "R", ",", "CM1", ")", ";", "M", "=", "getTargetVShiftNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "v8i16", ",", "M", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ",", "DAG", ")", ";", "M", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "VT", ",", "M", ")", ";", "R", "=", "DAG", ".", "getNode", "(", "ISD", "::", "VSELECT", ",", "dl", ",", "VT", ",", "OpVSel", ",", "M", ",", "R", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "VT", ",", "Op", ",", "Op", ")", ";", "OpVSel", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "VT", ",", "VSelM", ",", "Op", ")", ";", "OpVSel", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "OpVSel", ",", "VSelM", ")", ";", "M", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "VT", ",", "R", ",", "CM2", ")", ";", "M", "=", "getTargetVShiftNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "v8i16", ",", "M", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT" ]

LLVM

Lanai

CPP

stmt_completion

CPU

9,624

[ "X", "(", "TheLanaiTarget", ")", ";" ]

[ "RegisterAsmPrinter", "<", "LanaiAsmPrinter", ">" ]

GCC

spu

MD

stmt_completion

MPU

9,625

[ "<STR_LIT>", ")" ]

[ "(", "define_memory_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code" ]

GCC

sparc

MD

stmt_completion

CPU

9,626

[ ")" ]

[ "(", "define_reservation", "<STR_LIT>", "<STR_LIT>" ]

LLVM

ARM

TD

next_suggestion

CPU

9,627

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Mk", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "fc", "{", "<NUM_LIT>", "}", ";" ]

GCC

xtensa

CPP

next_suggestion

MPU

9,628

[ "if", "(", "xtensa_call_save_reg", "(", "regno", ")", ")", "{" ]

[ "emit_insn", "(", "gen_entry", "(", "GEN_INT", "(", "MIN_FRAME_SIZE", ")", ")", ")", ";", "emit_move_insn", "(", "tmp_reg", ",", "GEN_INT", "(", "total_size", "-", "MIN_FRAME_SIZE", ")", ")", ";", "emit_insn", "(", "gen_subsi3", "(", "tmp_reg", ",", "stack_pointer_rtx", ",", "tmp_reg", ")", ")", ";", "insn", "=", "emit_insn", "(", "gen_movsi", "(", "stack_pointer_rtx", ",", "tmp_reg", ")", ")", ";", "}", "}", "else", "{", "int", "regno", ";", "HOST_WIDE_INT", "offset", "=", "<NUM_LIT>", ";", "int", "callee_save_size", "=", "cfun", "->", "machine", "->", "callee_save_size", ";", "if", "(", "total_size", ">", "<NUM_LIT>", "&&", "total_size", "<=", "<NUM_LIT>", ")", "{", "insn", "=", "emit_insn", "(", "gen_addsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "total_size", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "not", "e_rtx", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "total_size", ")", ")", ";", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "not", "e_rtx", ")", ";", "offset", "=", "total_size", "-", "UNITS_PER_WORD", ";", "}", "else", "if", "(", "callee_save_size", ")", "{", "if", "(", "total_size", ">", "<NUM_LIT>", ")", "{", "insn", "=", "emit_insn", "(", "gen_addsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "callee_save_size", ")", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "not", "e_rtx", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "callee_save_size", ")", ")", ";", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "not", "e_rtx", ")", ";", "offset", "=", "callee_save_size", "-", "UNITS_PER_WORD", ";", "}", "else", "{", "rtx", "tmp_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "A9_REG", ")", ";", "emit_move_insn", "(", "tmp_reg", ",", "GEN_INT", "(", "total_size", ")", ")", ";", "insn", "=", "emit_insn", "(", "gen_subsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "tmp_reg", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "not", "e_rtx", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "-", "total_size", ")", ")", ";", "add_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "not", "e_rtx", ")", ";", "offset", "=", "total_size", "-", "UNITS_PER_WORD", ";", "}", "}", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "++", "regno", ")", "{" ]

LLVM

Mips

TD

stmt_completion

CPU

9,629

[ "II_MTHI_MTLO", ",", "II_RDHWR", "]", ">", ";" ]

[ "def", ":", "ItinRW", "<", "[", "GenericWriteMove", "]", ",", "[" ]

LLVM

X86

CPP

stmt_completion

CPU

9,630

[ "]", ")", "continue", ";" ]

[ "int", "lo", "=", "UsedInputs", ".", "size", "(", ")", "*", "MaskWidth", ";", "int", "hi", "=", "lo", "+", "MaskWidth", ";", "if", "(", "Inputs", "[", "i", "]", ".", "isUndef", "(", ")", ")", "for", "(", "int", "&", "M", ":", "Mask", ")", "if", "(", "(", "lo", "<=", "M", ")", "&&", "(", "M", "<", "hi", ")", ")", "M", "=", "SM_SentinelUndef", ";", "if", "(", "none_of", "(", "Mask", ",", "[", "lo", ",", "hi", "]", "(", "int", "i", ")", "{", "return", "(", "lo", "<=", "i", ")", "&&", "(", "i", "<", "hi", ")", ";", "}", ")", ")", "{", "for", "(", "int", "&", "M", ":", "Mask", ")", "if", "(", "lo", "<=", "M", ")", "M", "-=", "MaskWidth", ";", "continue", ";", "}", "bool", "IsRepeat", "=", "false", ";", "for", "(", "int", "j", "=", "<NUM_LIT>", ",", "ue", "=", "UsedInputs", ".", "size", "(", ")", ";", "j", "!=", "ue", ";", "++", "j", ")", "{", "if", "(", "UsedInputs", "[", "j", "]", "!=", "Inputs", "[", "i" ]

GCC

ia64

MD

next_suggestion

CPU

9,631

[ "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "MODE_SDF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float_truncate", ":", "MODE_SDF", "(", "fma", ":", "XF", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "XF" ]

LLVM

Mips

CPP

stmt_completion

CPU

9,632

[ ".", "hasMTHC1", "(", ")", ")", "{" ]

[ "assert", "(", "N", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid immediate", "<STR_LIT>", ")", ";", "unsigned", "SubIdx", "=", "N", "?", "Mips", "::", "sub_hi", ":", "Mips", "::", "sub_lo", ";", "Register", "SubReg", "=", "getRegisterInfo", "(", ")", ".", "getSubReg", "(", "SrcReg", ",", "SubIdx", ")", ";", "assert", "(", "!", "(", "Subtarget", ".", "isABI_FPXX", "(", ")", "&&", "!", "Subtarget", ".", "hasMips32r2", "(", ")", ")", ")", ";", "assert", "(", "!", "(", "Subtarget", ".", "isFP64bit", "(", ")", "&&", "!", "Subtarget", ".", "useOddSPReg", "(", ")", ")", ")", ";", "if", "(", "SubIdx", "==", "Mips", "::", "sub_hi", "&&", "Subtarget" ]

GCC

i386

MD

next_suggestion

CPU

9,633

[ "{" ]

[ "[", "(", "set", "(", "match_operand", ":", "V16FI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "V16FI", "(", "vec_concat", ":", "<", "ssedoublemode", ">", "(", "match_operand", ":", "V16FI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V16FI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "parallel", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "]", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

R600

CPP

code_generation

GPU

9,634

[ "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "AMDGPU Assembly Printer", "<STR_LIT>", ";", "}" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

LLVM

ARM

CPP

next_suggestion

CPU

9,635

[ "}" ]

[ "BuildMI", "(", "MBB", ",", "InsertBefore", ",", "DL", ",", "TII", "->", "get", "(", "QPR", "?", "ARM", "::", "VDUPLN32q", ":", "ARM", "::", "VDUPLN32d", ")", ",", "Out", ")", ".", "addReg", "(", "Reg", ")", ".", "addImm", "(", "Lane", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "return", "Out", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,636

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "class", "Enc_1b64fb", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

Mips

TD

next_suggestion

CPU

9,637

[ "string", "Constraints", "=", "<STR_LIT>", ";" ]

[ "list", "<", "dag", ">", "Pattern", "=", "[", "(", "set", "MSA128BOpnd", ":", "$", "wd", ",", "(", "vselect", "vsplati8_uimm8", ":", "$", "u8", ",", "MSA128BOpnd", ":", "$", "wd_in", ",", "MSA128BOpnd", ":", "$", "ws", ")", ")", "]", ";", "InstrItinClass", "Itinerary", "=", "NoItinerary", ";" ]

GCC

avr

CPP

stmt_completion

MPU

9,638

[ "(", "op", ")", ")", ";" ]

[ "return", "(", "n_bytes", ">", "<NUM_LIT>", "&&", "!", "AVR_HAVE_LPMX", "&&", "avr_mem_flash_p" ]

LLVM

Hexagon

TD

stmt_completion

DSP

9,639

[ ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>" ]

GCC

alpha

MD

next_suggestion

MPU

9,640

[ "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", ")" ]

[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ltu", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "if_then_else", ":", "DI", "(", "ne", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")" ]

LLVM

Nyuzi

CPP

stmt_completion

GPU

9,641

[ ")", ";" ]

[ "bool", "destIsScalar", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "bool", "srcIsScalar", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ";", "unsigned", "operation", ";", "if", "(", "destIsScalar", "&&", "srcIsScalar", ")", "operation", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "!", "destIsScalar", "&&", "srcIsScalar", ")", "operation", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "!", "destIsScalar", "&&", "!", "srcIsScalar", ")", "operation", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "unsupported physical reg copy type", "<STR_LIT>" ]

GCC

vax

CPP

stmt_completion

CPU

9,642

[ "get_cumulative_args", "(", "cum_v", ")", ";" ]

[ "static", "void", "vax_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=" ]

LLVM

ARM

CPP

next_suggestion

CPU

9,643

[ "int64_t", "Val", "=", "CE", "->", "getValue", "(", ")", ";" ]

[ "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "false", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

9,644

[ "AM", ".", "IndexReg", "=", "getRegForValue", "(", "V", ")", ";" ]

[ "unsigned", "LoadReg", ";", "if", "(", "I", "!=", "LocalValueMap", ".", "end", "(", ")", "&&", "I", "->", "second", "!=", "<NUM_LIT>", ")", "{", "LoadReg", "=", "I", "->", "second", ";", "}", "else", "{", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "NULL", ";", "X86AddressMode", "StubAM", ";", "StubAM", ".", "Base", ".", "Reg", "=", "AM", ".", "Base", ".", "Reg", ";", "StubAM", ".", "GV", "=", "GV", ";", "StubAM", ".", "GVOpFlags", "=", "GVFlags", ";", "SavePoint", "SaveInsertPt", "=", "enterLocalValueArea", "(", ")", ";", "if", "(", "TLI", ".", "getPointerTy", "(", ")", "==", "MVT", "::", "i64", ")", "{", "Opc", "=", "X86", "::", "MOV64rm", ";", "RC", "=", "&", "X86", "::", "GR64RegClass", ";", "if", "(", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", ")", "StubAM", ".", "Base", ".", "Reg", "=", "X86", "::", "RIP", ";", "}", "else", "{", "Opc", "=", "X86", "::", "MOV32rm", ";", "RC", "=", "&", "X86", "::", "GR32RegClass", ";", "}", "LoadReg", "=", "createResultReg", "(", "RC", ")", ";", "MachineInstrBuilder", "LoadMI", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "LoadReg", ")", ";", "addFullAddress", "(", "LoadMI", ",", "StubAM", ")", ";", "leaveLocalValueArea", "(", "SaveInsertPt", ")", ";", "LocalValueMap", "[", "V", "]", "=", "LoadReg", ";", "}", "AM", ".", "Base", ".", "Reg", "=", "LoadReg", ";", "AM", ".", "GV", "=", "<NUM_LIT>", ";", "return", "true", ";", "}", "}", "if", "(", "!", "AM", ".", "GV", "||", "!", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", ")", "{", "if", "(", "AM", ".", "Base", ".", "Reg", "==", "<NUM_LIT>", ")", "{", "AM", ".", "Base", ".", "Reg", "=", "getRegForValue", "(", "V", ")", ";", "return", "AM", ".", "Base", ".", "Reg", "!=", "<NUM_LIT>", ";", "}", "if", "(", "AM", ".", "IndexReg", "==", "<NUM_LIT>", ")", "{", "assert", "(", "AM", ".", "Scale", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Scale with no index!", "<STR_LIT>", ")", ";" ]

LLVM

PowerPC

TD

stmt_completion

CPU

9,645

[ ",", "itin", ",", "[", "]", ">", ",", "isRecordForm", ",", "RecFormRel", ";" ]

[ "def", "_rec", ":", "XOForm_1", "<", "opcode", ",", "xo", ",", "oe", ",", "OOL", ",", "IOL", ",", "!", "strconcat", "(", "asmbase", ",", "!", "strconcat", "(", "<STR_LIT>", ",", "asmstr", ")", ")" ]

LLVM

AArch64

CPP

stmt_completion

CPU

9,646

[ ",", "*", "this", ",", "*", "RBI", ")", ")", ";" ]

[ "CallLoweringInfo", ".", "reset", "(", "new", "AArch64CallLowering", "(", "*", "getTargetLowering", "(", ")", ")", ")", ";", "InlineAsmLoweringInfo", ".", "reset", "(", "new", "InlineAsmLowering", "(", "getTargetLowering", "(", ")", ")", ")", ";", "Legalizer", ".", "reset", "(", "new", "AArch64LegalizerInfo", "(", "*", "this", ")", ")", ";", "auto", "*", "RBI", "=", "new", "AArch64RegisterBankInfo", "(", "*", "getRegisterInfo", "(", ")", ")", ";", "InstSelector", ".", "reset", "(", "createAArch64InstructionSelector", "(", "*", "static_cast", "<", "const", "AArch64TargetMachine", "*", ">", "(", "&", "TM", ")" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

9,647

[ "::", "SGPR_64RegClass", ")", ";" ]

[ "static", "void", "allocateHSAUserSGPRs", "(", "CCState", "&", "CCInfo", ",", "MachineFunction", "&", "MF", ",", "const", "SIRegisterInfo", "&", "TRI", ",", "SIMachineFunctionInfo", "&", "Info", ")", "{", "if", "(", "Info", ".", "hasPrivateMemoryInputPtr", "(", ")", ")", "{", "unsigned", "PrivateMemoryPtrReg", "=", "Info", ".", "addPrivateMemoryPtr", "(", "TRI", ")", ";", "MF", ".", "addLiveIn", "(", "PrivateMemoryPtrReg", ",", "&", "AMDGPU", "::", "SGPR_64RegClass", ")", ";", "CCInfo", ".", "AllocateReg", "(", "PrivateMemoryPtrReg", ")", ";", "}", "if", "(", "Info", ".", "hasPrivateSegmentBuffer", "(", ")", ")", "{", "unsigned", "PrivateSegmentBufferReg", "=", "Info", ".", "addPrivateSegmentBuffer", "(", "TRI", ")", ";", "MF", ".", "addLiveIn", "(", "PrivateSegmentBufferReg", ",", "&", "AMDGPU", "::", "SGPR_128RegClass", ")", ";", "CCInfo", ".", "AllocateReg", "(", "PrivateSegmentBufferReg", ")", ";", "}", "if", "(", "Info", ".", "hasDispatchPtr", "(", ")", ")", "{", "unsigned", "DispatchPtrReg", "=", "Info", ".", "addDispatchPtr", "(", "TRI", ")", ";", "MF", ".", "addLiveIn", "(", "DispatchPtrReg", ",", "&", "AMDGPU" ]

LLVM

AArch64

CPP

next_suggestion

CPU

9,648

[ "return", "MatchOperand_Success", ";" ]

[ "OperandMatchResultTy", "AArch64AsmParser", "::", "tryParseSVEPredicateVector", "(", "OperandVector", "&", "Operands", ")", "{", "const", "SMLoc", "S", "=", "getLoc", "(", ")", ";", "StringRef", "Kind", ";", "unsigned", "RegNum", ";", "auto", "Res", "=", "tryParseVectorRegister", "(", "RegNum", ",", "Kind", ",", "RegKind", "::", "SVEPredicateVector", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "return", "Res", ";", "const", "auto", "&", "KindRes", "=", "parseVectorKind", "(", "Kind", ",", "RegKind", "::", "SVEPredicateVector", ")", ";", "if", "(", "!", "KindRes", ")", "return", "MatchOperand_NoMatch", ";", "unsigned", "ElementWidth", "=", "KindRes", "->", "second", ";", "Operands", ".", "push_back", "(", "AArch64Operand", "::", "CreateVectorReg", "(", "RegNum", ",", "RegKind", "::", "SVEPredicateVector", ",", "ElementWidth", ",", "S", ",", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Slash", ")", ")", "return", "MatchOperand_Success", ";", "if", "(", "!", "Kind", ".", "empty", "(", ")", ")", "{", "Error", "(", "S", ",", "<STR_LIT>", "not expecting size suffix", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "AArch64Operand", "::", "CreateToken", "(", "<STR_LIT>", "/", "<STR_LIT>", ",", "false", ",", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "auto", "Pred", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ".", "lower", "(", ")", ";", "if", "(", "Pred", "!=", "<STR_LIT>", "z", "<STR_LIT>", "&&", "Pred", "!=", "<STR_LIT>", "m", "<STR_LIT>", ")", "{", "Error", "(", "getLoc", "(", ")", ",", "<STR_LIT>", "expecting 'm' or 'z' predication", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "char", "*", "ZM", "=", "Pred", "==", "<STR_LIT>", "z", "<STR_LIT>", "?", "<STR_LIT>", "z", "<STR_LIT>", ":", "<STR_LIT>", "m", "<STR_LIT>", ";", "Operands", ".", "push_back", "(", "AArch64Operand", "::", "CreateToken", "(", "ZM", ",", "false", ",", "getLoc", "(", ")", ",", "getContext", "(", ")", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

9,649

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Imm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Imm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MRm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

9,650

[ ",", "<NUM_LIT>", ">", ";" ]

[ "def", "M2_mpy_ll_s0", ":", "T_M2_mpy", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,651

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MinOp", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rdd", ";", "bits", "<", "<NUM_LIT>", ">", "Rss", ";", "bits", "<", "<NUM_LIT>", ">", "Rtt", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MajOp", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

9,652

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "opc", ";" ]

LLVM

AGC

CPP

stmt_completion

MPU

9,653

[ "(", ")", ")", ";" ]

[ "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands!", "<STR_LIT>", ")", ";", "addExpr", "(", "Inst", ",", "getImm" ]

GCC

mips

MD

stmt_completion

CPU

9,654

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]

GCC

ia64

CPP

program_repair

CPU

9,655

[ "<FIXS>", "*", "offp", "-=", "regsize", ";", "reg", "->", "val", "=", "*", "offp", ";", "<FIXE>" ]

[ "if", "(", "reg", "->", "where", "==", "UNW_WHERE_SPILL_HOME", ")", "{", "reg", "->", "where", "=", "UNW_WHERE_PSPREL", ";", "<BUGS>", "reg", "->", "val", "=", "<NUM_LIT>", "-", "*", "offp", ";", "*", "offp", "+=", "regsize", ";", "<BUGE>", "}", "}", "}" ]

LLVM

ARM

CPP

stmt_completion

CPU

9,656

[ ";" ]

[ "static", "SDValue", "LowerVECTOR_SHUFFLE", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "V1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "V2", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "ShuffleVectorSDNode", "*", "SVN", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShuffleMask", ";", "SVN", "->", "getMask", "(", "ShuffleMask", ")", ";", "if", "(", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "&", "ShuffleMask", "[", "<NUM_LIT>", "]", ",", "VT", ")", ")", "{", "int", "Lane", "=", "SVN", "->", "getSplatIndex", "(", ")", ";", "if", "(", "Lane", "==", "-", "<NUM_LIT>", ")", "Lane", "=", "<NUM_LIT>", ";", "if", "(", "Lane", "==", "<NUM_LIT>", "&&", "V1", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SCALAR_TO_VECTOR", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "DAG", ".", "getConstant", "(", "Lane", ",", "MVT", "::", "i32", ")", ")", ";", "}", "bool", "ReverseVEXT", ";", "unsigned", "Imm", ";", "if", "(", "isVEXTMask", "(", "ShuffleMask", ",", "VT", ",", "ReverseVEXT", ",", "Imm", ")", ")", "{", "if", "(", "ReverseVEXT", ")", "std", "::", "swap", "(", "V1", ",", "V2", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ",", "V2", ",", "DAG", ".", "getConstant", "(", "Imm", ",", "MVT", "::", "i32", ")", ")", ";", "}", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ")", ";", "if", "(", "isVREVMask", "(", "ShuffleMask", ",", "VT", ",", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "V1", ")", ";", "unsigned", "WhichResult", ";", "if", "(", "isVTRNMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVUZPMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVZIPMask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVTRN_v_undef_Mask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V1", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVUZP_v_undef_Mask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V1", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "isVZIP_v_undef_Mask", "(", "ShuffleMask", ",", "VT", ",", "WhichResult", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "VT", ")", ",", "V1", ",", "V1", ")", ".", "getValue", "(", "WhichResult", ")", ";", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "<NUM_LIT>", "&&", "(", "VT", ".", "is128BitVector", "(", ")", "||", "VT", ".", "is64BitVector", "(", ")", ")", ")", "{", "unsigned", "PFIndexes", "[", "<NUM_LIT>", "]", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "ShuffleMask", "[", "i", "]", "<", "<NUM_LIT>", ")", "PFIndexes", "[", "i", "]", "=", "<NUM_LIT>", ";", "else", "PFIndexes", "[", "i", "]", "=", "ShuffleMask", "[", "i", "]", ";", "}", "unsigned", "PFTableIndex", "=", "PFIndexes", "[", "<NUM_LIT>", "]", "*", "<NUM_LIT>", "*", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "PFIndexes", "[", "<NUM_LIT>", "]", "*", "<NUM_LIT>", "*", "<NUM_LIT>", "+", "PFIndexes", "[", "<NUM_LIT>", "]", "*", "<NUM_LIT>", "+", "PFIndexes", "[", "<NUM_LIT>", "]", ";", "unsigned", "PFEntry", "=", "PerfectShuffleTable", "[", "PFTableIndex", "]", ";", "unsigned", "Cost", "=", "(", "PFEntry", ">>", "<NUM_LIT>", ")", ";", "if", "(", "Cost", "<=", "<NUM_LIT>", ")", "return", "GeneratePerfectShuffle", "(", "PFEntry", ",", "V1", ",", "V2", ",", "DAG", ",", "dl", ")", ";", "}", "return", "SDValue", "(", ")" ]

LLVM

AArch64

TD

next_suggestion

CPU

9,657

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Predicates", "=", "[", "HasFullFP16", "]", ";" ]

GCC

mips

MD

next_suggestion

CPU

9,658

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

R600

CPP

stmt_completion

GPU

9,659

[ "<STR_LIT>", ")", ";" ]

[ "bool", "AMDGPUDAGToDAGISel", "::", "checkType", "(", "const", "Value", "*", "Ptr", ",", "unsigned", "AS", ")", "{", "assert", "(", "AS", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", "Use checkPrivateAddress instead." ]

GCC

mips

MD

next_suggestion

CPU

9,660

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

i386

CPP

next_suggestion

CPU

9,661

[ "gcc_assert", "(", "mode", "!=", "OImode", ")", ";" ]

[ "if", "(", "!", "TARGET_SSE2", ")", "error", "(", "<STR_LIT>", "SSE register return with SSE2 disabled", "<STR_LIT>", ")", ";", "rtx", "ret", "=", "gen_rtx_PARALLEL", "(", "mode", ",", "rtvec_alloc", "(", "<NUM_LIT>", ")", ")", ";", "XVECEXP", "(", "ret", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "SImode", ",", "TARGET_SSE2", "?", "FIRST_SSE_REG", ":", "AX_REG", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "return", "ret", ";", "}", "if", "(", "(", "fn", "||", "fntype", ")", "&&", "(", "mode", "==", "SFmode", "||", "mode", "==", "DFmode", ")", ")", "{", "int", "sse_level", "=", "ix86_function_sseregparm", "(", "fntype", ",", "fn", ",", "false", ")", ";", "if", "(", "sse_level", "==", "-", "<NUM_LIT>", ")", "{", "error", "(", "<STR_LIT>", "calling %qD with SSE calling convention without ", "<STR_LIT>", "<STR_LIT>", "SSE/SSE2 enabled", "<STR_LIT>", ",", "fn", ")", ";", "sorry", "(", "<STR_LIT>", "this is a GCC bug that can be worked around by adding ", "<STR_LIT>", "<STR_LIT>", "attribute used to function called", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "(", "sse_level", ">=", "<NUM_LIT>", "&&", "mode", "==", "SFmode", ")", "||", "(", "sse_level", "==", "<NUM_LIT>", "&&", "mode", "==", "DFmode", ")", ")", "regno", "=", "FIRST_SSE_REG", ";", "}" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

9,662

[ "}" ]

[ "int", "TO_INT8", "=", "<NUM_LIT>", ";", "int", "TO_UINT8", "=", "<NUM_LIT>", ";", "int", "TO_INT16", "=", "<NUM_LIT>", ";", "int", "TO_UINT16", "=", "<NUM_LIT>", ";", "int", "TO_INT4", "=", "<NUM_LIT>", ";", "int", "TO_UINT4", "=", "<NUM_LIT>", ";", "int", "TO_FP16", "=", "<NUM_LIT>", ";", "int", "TO_FP8_152", "=", "<NUM_LIT>", ";", "int", "TO_FP8_143", "=", "<NUM_LIT>", ";", "int", "SW_CNVRT", "=", "<NUM_LIT>", ";", "int", "SW_CNVRT_INT32", "=", "<NUM_LIT>", ";", "int", "SW_CNVRT_INT16", "=", "<NUM_LIT>", ";" ]

GCC

i386

MD

stmt_completion

CPU

9,663

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "ior", "(", "match_operand", ":", "V4DF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "ior", "(", "match_operand", ":", "V8SF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V8SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr" ]

LLVM

X86

CPP

next_suggestion

CPU

9,664

[ "SDValue", "Ld", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";" ]

[ "SDLoc", "dl", "(", "N", ")", ";", "MVT", "VT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ";", "assert", "(", "(", "VT", "==", "MVT", "::", "v4f32", "||", "VT", "==", "MVT", "::", "v4i32", ")", "&&", "<STR_LIT>", "X86insertps is only defined for v4x32", "<STR_LIT>", ")", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

9,665

[ "(", ")", "const", "{" ]

[ "const", "std", "::", "string", "&", "AArch64CA53ErratumStub", "::", "name" ]

GCC

pdp11

MD

next_suggestion

MPU

9,666

[ "(", "not", ":", "PDPint", "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,667

[ "}" ]

[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

GCC

vax

MD

stmt_completion

CPU

9,668

[ ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "and", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "not", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")" ]

GCC

aarch64

CPP

next_suggestion

CPU

9,669

[ "if", "(", "CONST_INT_P", "(", "x", ")", ")", "return", "true", ";" ]

[ "bool", "aarch64_mov_operand_p", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "HIGH", "&&", "aarch64_valid_symref", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "GET_MODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ")", "return", "true", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

9,670

[ "}" ]

[ "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ",", "bool", "isLittle", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "TargetABI", "(", "computeTargetABI", "(", "Triple", "(", "TT", ")", ",", "CPU", ",", "Options", ")", ")", ",", "TLOF", "(", "createTLOF", "(", "Triple", "(", "getTargetTriple", "(", ")", ")", ")", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ",", "isLittle", ")", ",", "isLittle", "(", "isLittle", ")", "{", "if", "(", "Options", ".", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "this", "->", "Options", ".", "FloatABIType", "=", "Subtarget", ".", "isTargetHardFloat", "(", ")", "?", "FloatABI", "::", "Hard", ":", "FloatABI", "::", "Soft", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

9,671

[ "SDValue", "Ops", "[", "]", "=", "{", "Src", ",", "VMask", ",", "Base", ",", "Scale", ",", "Index", ",", "Disp", ",", "Segment", ",", "Chain", "}", ";" ]

[ "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op", ".", "getValueType", "(", ")", ",", "MaskVT", ",", "MVT", "::", "Other", ")", ";", "SDValue", "Disp", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Segment", "=", "DAG", ".", "getRegister", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "if", "(", "Src", ".", "isUndef", "(", ")", "||", "ISD", "::", "isBuildVectorAllOnes", "(", "VMask", ".", "getNode", "(", ")", ")", ")", "Src", "=", "getZeroVector", "(", "Op", ".", "getSimpleValueType", "(", ")", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";" ]

LLVM

Z80

CPP

stmt_completion

MPU

9,672

[ ")", "OW", "->", "Write8", "(", "<NUM_LIT>", ")", ";" ]

[ "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "Count", ";", "i", "++" ]

LLVM

Mips

CPP

stmt_completion

CPU

9,673

[ ")", ";" ]

[ "if", "(", "STI", "->", "hasMips2", "(", ")", ")", "return", "false", ";", "return", "handleSlot", "(", "[", "this", "]", "(", "auto", "&", "I", ")", "->", "bool", "{", "return", "TII", "->", "HasLoadDelaySlot", "(", "I", ")", ";", "}", ",", "[", "this", "]", "(", "auto", "&", "IInSlot", ",", "auto", "&", "I", ")", "->", "bool", "{", "return", "TII", "->", "SafeInLoadDelaySlot", "(", "IInSlot", ",", "I" ]

LLVM

AArch64

TD

next_suggestion

CPU

9,674

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

9,675

[ "}" ]

[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "MovDGAllAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "i8imm", ":", "$", "movdgall", ")", ";" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

9,676

[ "}" ]

[ "SDNode", "*", "R", "=", "CurDAG", "->", "getMachineNode", "(", "Hexagon", "::", "A2_tfrsi", ",", "dl", ",", "MVT", "::", "i32", ",", "C", ")", ";", "SDNode", "*", "T", "=", "CurDAG", "->", "getMachineNode", "(", "Hexagon", "::", "V6_vandvrt", ",", "dl", ",", "ResTy", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", "R", ",", "<NUM_LIT>", ")", ")", ";", "ReplaceNode", "(", "N", ",", "T", ")", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

9,677

[ "<STR_LIT>", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_operand", "<NUM_LIT>" ]

GCC

rs6000

CPP

next_suggestion

CPU

9,678

[ "temp", "=", "!", "can_create_pseudo_p", "(", ")", "?", "dest", ":", "gen_reg_rtx", "(", "DImode", ")", ";" ]

[ "if", "(", "ud1", "!=", "<NUM_LIT>", ")", "emit_move_insn", "(", "copy_rtx", "(", "temp", ")", ",", "gen_rtx_IOR", "(", "DImode", ",", "copy_rtx", "(", "temp", ")", ",", "GEN_INT", "(", "ud1", ")", ")", ")", ";", "emit_move_insn", "(", "dest", ",", "gen_rtx_ZERO_EXTEND", "(", "DImode", ",", "gen_lowpart", "(", "SImode", ",", "copy_rtx", "(", "temp", ")", ")", ")", ")", ";", "}", "else", "if", "(", "ud1", "==", "ud3", "&&", "ud2", "==", "ud4", ")", "{", "temp", "=", "!", "can_create_pseudo_p", "(", ")", "?", "dest", ":", "gen_reg_rtx", "(", "DImode", ")", ";", "HOST_WIDE_INT", "num", "=", "(", "ud2", "<<", "<NUM_LIT>", ")", "|", "ud1", ";", "rs6000_emit_set_long_const", "(", "temp", ",", "(", "num", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "rtx", "one", "=", "gen_rtx_AND", "(", "DImode", ",", "temp", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "rtx", "two", "=", "gen_rtx_ASHIFT", "(", "DImode", ",", "temp", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "emit_move_insn", "(", "dest", ",", "gen_rtx_IOR", "(", "DImode", ",", "one", ",", "two", ")", ")", ";", "}", "else", "if", "(", "(", "ud4", "==", "<NUM_LIT>", "&&", "(", "ud3", "&", "<NUM_LIT>", ")", ")", "||", "(", "ud4", "==", "<NUM_LIT>", "&&", "!", "(", "ud3", "&", "<NUM_LIT>", ")", ")", ")", "{", "temp", "=", "!", "can_create_pseudo_p", "(", ")", "?", "dest", ":", "gen_reg_rtx", "(", "DImode", ")", ";", "emit_move_insn", "(", "copy_rtx", "(", "temp", ")", ",", "GEN_INT", "(", "(", "(", "ud3", "<<", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ")", ";", "if", "(", "ud2", "!=", "<NUM_LIT>", ")", "emit_move_insn", "(", "copy_rtx", "(", "temp", ")", ",", "gen_rtx_IOR", "(", "DImode", ",", "copy_rtx", "(", "temp", ")", ",", "GEN_INT", "(", "ud2", ")", ")", ")", ";", "emit_move_insn", "(", "ud1", "!=", "<NUM_LIT>", "?", "copy_rtx", "(", "temp", ")", ":", "dest", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "copy_rtx", "(", "temp", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "if", "(", "ud1", "!=", "<NUM_LIT>", ")", "emit_move_insn", "(", "dest", ",", "gen_rtx_IOR", "(", "DImode", ",", "copy_rtx", "(", "temp", ")", ",", "GEN_INT", "(", "ud1", ")", ")", ")", ";", "}", "else", "{" ]

LLVM

AArch64

TD

stmt_completion

CPU

9,679

[ "Rt", ";" ]

[ "class", "BaseAuthLoad", "<", "bit", "M", ",", "bit", "W", ",", "dag", "oops", ",", "dag", "iops", ",", "string", "asm", ",", "string", "operands", ",", "string", "cstr", ">", ":", "I", "<", "oops", ",", "iops", ",", "asm", ",", "operands", ",", "cstr", ",", "[", "]", ">", ",", "Sched", "<", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "let", "isAuthenticated", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "M", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "W", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

GCC

powerpcspe

CPP

next_suggestion

CPU

9,680

[ "}" ]

[ "static", "int", "rs6000_memory_move_cost", "(", "machine_mode", "mode", ",", "reg_class_t", "rclass", ",", "bool", "in", "ATTRIBUTE_UNUSED", ")", "{", "int", "ret", ";", "if", "(", "TARGET_DEBUG_COST", ")", "dbg_cost_ctrl", "++", ";", "if", "(", "reg_classes_intersect_p", "(", "rclass", ",", "GENERAL_REGS", ")", ")", "ret", "=", "<NUM_LIT>", "*", "hard_regno_nregs", "(", "<NUM_LIT>", ",", "mode", ")", ";", "else", "if", "(", "(", "reg_classes_intersect_p", "(", "rclass", ",", "FLOAT_REGS", ")", "||", "reg_classes_intersect_p", "(", "rclass", ",", "VSX_REGS", ")", ")", ")", "ret", "=", "<NUM_LIT>", "*", "hard_regno_nregs", "(", "<NUM_LIT>", ",", "mode", ")", ";", "else", "if", "(", "reg_classes_intersect_p", "(", "rclass", ",", "ALTIVEC_REGS", ")", ")", "ret", "=", "<NUM_LIT>", "*", "hard_regno_nregs", "(", "FIRST_ALTIVEC_REGNO", ",", "mode", ")", ";", "else", "ret", "=", "<NUM_LIT>", "+", "rs6000_register_move_cost", "(", "mode", ",", "rclass", ",", "GENERAL_REGS", ")", ";", "if", "(", "TARGET_DEBUG_COST", ")", "{", "if", "(", "dbg_cost_ctrl", "==", "<NUM_LIT>", ")", "fprintf", "(", "stderr", ",", "<STR_LIT>", "rs6000_memory_move_cost: ret=%d, mode=%s, rclass=%s, in=%d\\n", "<STR_LIT>", ",", "ret", ",", "GET_MODE_NAME", "(", "mode", ")", ",", "reg_class_names", "[", "rclass", "]", ",", "in", ")", ";", "dbg_cost_ctrl", "--", ";" ]

GCC

rs6000

MD

next_suggestion

CPU

9,681

[ "<STR_LIT>" ]

[ "[", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "SI", "VRSAVE_REGNO", ")", "(", "unspec_volatile", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "reg", ":", "SI", "VRSAVE_REGNO", ")", "]", "UNSPECV_SET_VRSAVE", ")", ")", "]", ")", "]" ]

LLVM

AArch64

CPP

next_suggestion

CPU

9,682

[ "case", "Intrinsic", "::", "aarch64_stlxr", ":" ]

[ "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "I", ".", "arg_size", "(", ")", "-", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", ".", "reset", "(", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", ";", "return", "true", ";", "}", "case", "Intrinsic", "::", "aarch64_neon_st2", ":", "case", "Intrinsic", "::", "aarch64_neon_st3", ":", "case", "Intrinsic", "::", "aarch64_neon_st4", ":", "case", "Intrinsic", "::", "aarch64_neon_st1x2", ":", "case", "Intrinsic", "::", "aarch64_neon_st1x3", ":", "case", "Intrinsic", "::", "aarch64_neon_st1x4", ":", "{", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_VOID", ";", "unsigned", "NumElts", "=", "<NUM_LIT>", ";", "for", "(", "const", "Value", "*", "Arg", ":", "I", ".", "args", "(", ")", ")", "{", "Type", "*", "ArgTy", "=", "Arg", "->", "getType", "(", ")", ";", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "break", ";", "NumElts", "+=", "DL", ".", "getTypeSizeInBits", "(", "ArgTy", ")", "/", "<NUM_LIT>", ";", "}", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "I", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "MVT", "::", "i64", ",", "NumElts", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "I", ".", "arg_size", "(", ")", "-", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", ".", "reset", "(", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOStore", ";", "return", "true", ";", "}", "case", "Intrinsic", "::", "aarch64_neon_st2lane", ":", "case", "Intrinsic", "::", "aarch64_neon_st3lane", ":", "case", "Intrinsic", "::", "aarch64_neon_st4lane", ":", "{", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_VOID", ";", "unsigned", "NumElts", "=", "<NUM_LIT>", ";", "Type", "*", "VecTy", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ";", "MVT", "EleVT", "=", "MVT", "::", "getVT", "(", "VecTy", ")", ".", "getVectorElementType", "(", ")", ";", "for", "(", "const", "Value", "*", "Arg", ":", "I", ".", "args", "(", ")", ")", "{", "Type", "*", "ArgTy", "=", "Arg", "->", "getType", "(", ")", ";", "if", "(", "!", "ArgTy", "->", "isVectorTy", "(", ")", ")", "break", ";", "NumElts", "+=", "<NUM_LIT>", ";", "}", "Info", ".", "memVT", "=", "EVT", "::", "getVectorVT", "(", "I", ".", "getType", "(", ")", "->", "getContext", "(", ")", ",", "EleVT", ",", "NumElts", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "I", ".", "arg_size", "(", ")", "-", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", ".", "reset", "(", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOStore", ";", "return", "true", ";", "}", "case", "Intrinsic", "::", "aarch64_ldaxr", ":", "case", "Intrinsic", "::", "aarch64_ldxr", ":", "{", "Type", "*", "ValTy", "=", "I", ".", "getParamElementType", "(", "<NUM_LIT>", ")", ";", "Info", ".", "opc", "=", "ISD", "::", "INTRINSIC_W_CHAIN", ";", "Info", ".", "memVT", "=", "MVT", "::", "getVT", "(", "ValTy", ")", ";", "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "DL", ".", "getABITypeAlign", "(", "ValTy", ")", ";", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOVolatile", ";", "return", "true", ";", "}" ]

LLVM

SNES

CPP

next_suggestion

DSP

9,683

[ "return", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

[ "switch", "(", "Opc", ")", "{", "default", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

LLVM

R600

CPP

stmt_completion

GPU

9,684

[ ",", "MVT", "::", "i32", ")", ";" ]

[ "if", "(", "Width", "+", "Offset", "<", "<NUM_LIT>", ")", "{", "uint32_t", "Shl", "=", "static_cast", "<", "uint32_t", ">", "(", "Src0", ")", "<<", "(", "<NUM_LIT>", "-", "Offset", "-", "Width", ")", ";", "IntTy", "Result", "=", "static_cast", "<", "IntTy", ">", "(", "Shl", ")", ">>", "(", "<NUM_LIT>", "-", "Width", ")", ";", "return", "DAG", ".", "getConstant", "(", "Result", ",", "DL" ]

GCC

nios2

CPP

stmt_completion

MPU

9,685

[ ")", ")", ";" ]

[ "error", "(", "<STR_LIT>", "register number must be in range 0-31 for %s", "<STR_LIT>", ",", "d", "->", "name", ")", ";", "return", "gen_reg_rtx", "(", "SImode", ")", ";", "}", "if", "(", "!", "rdprs_dcache_operand", "(", "imm", ",", "VOIDmode", ")", ")", "{", "error", "(", "<STR_LIT>", "immediate value must fit into a %d-bit integer for %s", "<STR_LIT>", ",", "(", "TARGET_ARCH_R2", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "d", "->", "name", ")", ";", "return", "gen_reg_rtx", "(", "SImode", ")", ";", "}", "create_output_operand", "(", "&", "ops", "[", "<NUM_LIT>", "]", ",", "target", ",", "SImode", ")", ";", "create_input_operand", "(", "&", "ops", "[", "<NUM_LIT>", "]", ",", "reg", ",", "SImode", ")", ";", "create_integer_operand", "(", "&", "ops", "[", "<NUM_LIT>", "]", ",", "INTVAL", "(", "imm" ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,686

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qd4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qs4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Qd4", ";" ]

GCC

pa

MD

stmt_completion

CPU

9,687

[ "SI", "<NUM_LIT>", ")", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "return", ")", "(", "use", "(", "reg", ":" ]

LLVM

MSP430

TD

next_suggestion

MPU

9,688

[ "}", "]", ">", ";" ]

[ "def", "def8", ":", "PatLeaf", "<", "(", "i8", "GR8", ":", "$", "src", ")", ",", "[", "{", "return", "N", "-", ">", "getOpcode", "(", ")", "!", "=", "ISD", ":", ":", "TRUNCATE", "&", "&", "N", "-", ">", "getOpcode", "(", ")", "!", "=", "TargetOpcode", ":", ":", "EXTRACT_SUBREG", "&", "&", "N", "-", ">", "getOpcode", "(", ")", "!", "=", "ISD", ":", ":", "CopyFromReg", ";" ]

GCC

tilepro

MD

next_suggestion

VLIW

9,689

[ "(", "unspec_volatile", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "[", "(", "unspec_volatile", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI" ]

LLVM

ARM

CPP

next_suggestion

CPU

9,690

[ "}" ]

[ "}", "else", "{", "ITState", ".", "Mask", "^=", "<NUM_LIT>", "<<", "(", "<NUM_LIT>", "-", "ITState", ".", "CurPosition", ")", ";", "}" ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,691

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

9,692

[ "unsigned", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";" ]

[ "MachineConstantPool", "*", "MCP", "=", "MF", "->", "getConstantPool", "(", ")", ";", "ARMFunctionInfo", "*", "AFI", "=", "MF", "->", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "bool", "isThumb", "=", "Subtarget", "->", "isThumb", "(", ")", ";", "bool", "isThumb2", "=", "Subtarget", "->", "isThumb2", "(", ")", ";", "unsigned", "PCLabelId", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "unsigned", "PCAdj", "=", "(", "isThumb", "||", "isThumb2", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "ARMConstantPoolValue", "*", "CPV", "=", "ARMConstantPoolMBB", "::", "Create", "(", "F", "->", "getContext", "(", ")", ",", "DispatchBB", ",", "PCLabelId", ",", "PCAdj", ")", ";", "unsigned", "CPI", "=", "MCP", "->", "getConstantPoolIndex", "(", "CPV", ",", "<NUM_LIT>", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "isThumb", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "ARM", "::", "tGPRRegClass", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "ARM", "::", "GPRRegClass", ";", "MachineMemOperand", "*", "CPMMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "MachineMemOperand", "*", "FIMMOSt", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "isThumb2", ")", "{", "unsigned", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "t2LDRpci", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ")", ";", "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultCC", "(", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "t2ORRri", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ")", ";", "unsigned", "NewVReg3", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "tPICADD", ")", ",", "NewVReg3", ")", ".", "addReg", "(", "NewVReg2", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "t2STRi12", ")", ")", ".", "addReg", "(", "NewVReg3", ",", "RegState", "::", "Kill", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "FIMMOSt", ")", ")", ";", "}", "else", "if", "(", "isThumb", ")", "{", "unsigned", "NewVReg1", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "tLDRpci", ")", ",", "NewVReg1", ")", ".", "addConstantPoolIndex", "(", "CPI", ")", ".", "addMemOperand", "(", "CPMMO", ")", ")", ";", "unsigned", "NewVReg2", "=", "MRI", "->", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "tPICADD", ")", ",", "NewVReg2", ")", ".", "addReg", "(", "NewVReg1", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "PCLabelId", ")", ";" ]

LLVM

SystemZ

TD

stmt_completion

CPU

9,693

[ "}", ";" ]

[ "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "V1", ";", "bits", "<", "<NUM_LIT>", ">", "V2", ";", "bits", "<", "<NUM_LIT>", ">", "V3", ";", "bits", "<", "<NUM_LIT>", ">", "M4", ";", "bits", "<", "<NUM_LIT>", ">", "M5", ";", "bits", "<", "<NUM_LIT>", ">", "M6", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M6", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M5", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>" ]

GCC

i386

MD

stmt_completion

CPU

9,694

[ "]", ")" ]

[ "(", "define_code_iterator", "any_rotate", "[", "rotate", "rotatert" ]

LLVM

ARM

CPP

stmt_completion

CPU

9,695

[ ",", "MVT", "::", "i32", ")", ";" ]

[ "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "LHSC", "=", "LHS", "?", "LHS", "->", "getZExtValue", "(", ")", ":", "<NUM_LIT>", ";", "unsigned", "RHSC", "=", "RHS", "?", "RHS", "->", "getZExtValue", "(", ")", ":", "<NUM_LIT>", ";", "if", "(", "LHSC", "!=", "<NUM_LIT>", "||", "RHSC", "!=", "<NUM_LIT>", ")", "return", "false", ";", "Base", "=", "N", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Scale", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC" ]

LLVM

AArch64

TD

stmt_completion

CPU

9,696

[ "=", "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Unpredictable", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Unpredictable", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

GCC

sh

CPP

program_repair

CPU

9,697

[ "<FIXS>", "const", "char", "*", "fmt", "=", "GET_RTX_FORMAT", "(", "code", ")", ";", "<FIXE>" ]

[ "break", ";", "default", ":", "{", "<BUGS>", "char", "*", "fmt", "=", "GET_RTX_FORMAT", "(", "code", ")", ";", "<BUGE>", "int", "i", ",", "j", ";", "for", "(", "i", "=", "GET_RTX_LENGTH", "(", "code", ")", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "{" ]

LLVM

LC2200

CPP

stmt_completion

CPU

9,698

[ "getDwarfRegNum", "(", "Reg", ",", "true", ")", ")", ")", ";" ]

[ "Register", "SPReg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "auto", "LastFrameDestroy", "=", "std", "::", "prev", "(", "MBBI", ",", "MFI", ".", "getCalleeSavedInfo", "(", ")", ".", "size", "(", ")", ")", ";", "uint64_t", "StackSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "hasFramePointer", ")", "StackSize", "++", ";", "if", "(", "RI", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "{", "assert", "(", "hasFP", "(", "MF", ")", "&&", "<STR_LIT>", "frame pointer should not have been eliminated", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "LastFrameDestroy", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", "=", "MFI", ".", "getCalleeSavedInfo", "(", ")", ";", "for", "(", "const", "auto", "&", "Entry", ":", "CSI", ")", "{", "Register", "Reg", "=", "Entry", ".", "getReg", "(", ")", ";", "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createRestore", "(", "nullptr", ",", "RI", "->" ]

LLVM

ARCompact

CPP

stmt_completion

MPU

9,699

[ "const", "{" ]

[ "virtual", "const", "ARCompactSelectionDAGInfo", "*", "getSelectionDAGInfo", "(", ")" ]