Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
X86
CPP
stmt_completion
CPU
9,500
[ ")", ";" ]
[ "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(" ]
GCC
i386
MD
next_suggestion
CPU
9,501
[ "{" ]
[ "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", ")", "]", "{", "rtx", "tmp", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "+", "(", "TARGET_64BIT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", "ABS", ")" ]
LLVM
SystemZ
CPP
stmt_completion
CPU
9,502
[ "createSystemZObjectWriter", "(", "uint8_t", "OSABI", ")", "{" ]
[ "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "llvm", "::" ]
LLVM
X86
CPP
next_suggestion
CPU
9,503
[ "}" ]
[ "if", "(", "STI", ".", "isTarget64BitILP32", "(", ")", ")", "BasePtr", "=", "getX86SubSuperRegister", "(", "BasePtr", ",", "<NUM_LIT>", ")", ";", "SavedRegs", ".", "set", "(", "BasePtr", ")", ";" ]
LLVM
Z80old
CPP
next_suggestion
MPU
9,504
[ "switch", "(", "Op", ".", "getValueSizeInBits", "(", ")", ")", "{" ]
[ "SDValue", "Z80oldTargetLowering", "::", "LowerLibCall", "(", "RTLIB", "::", "Libcall", "LC8", ",", "RTLIB", "::", "Libcall", "LC16", ",", "RTLIB", "::", "Libcall", "LC32", ",", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "RTLIB", "::", "Libcall", "LC", ";", "assert", "(", "Op", ".", "getSimpleValueType", "(", ")", ".", "isInteger", "(", ")", "&&", "<STR_LIT>", "Can not lower this type", "<STR_LIT>", ")", ";" ]
LLVM
ARM
CPP
program_repair
CPU
9,505
[ "<FIXS>", "if", "(", "VA", ".", "getValVT", "(", ")", "!=", "MVT", "::", "f64", ")", "return", "<NUM_LIT>", ";", "<FIXE>" ]
[ "CCValAssign", "VA", "=", "VAs", "[", "<NUM_LIT>", "]", ";", "assert", "(", "VA", ".", "needsCustom", "(", ")", "&&", "<STR_LIT>", "Value doesn't need custom handling", "<STR_LIT>", ")", ";", "<BUGS>", "assert", "(", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "f64", "&&", "<STR_LIT>", "Unsupported type", "<STR_LIT>", ")", ";", "<BUGE>", "CCValAssign", "NextVA", "=", "VAs", "[", "<NUM_LIT>", "]", ";", "assert", "(", "NextVA", ".", "needsCustom", "(", ")", "&&", "<STR_LIT>", "Value doesn't need custom handling", "<STR_LIT>", ")", ";" ]
GCC
rs6000
MD
stmt_completion
CPU
9,506
[ "<STR_LIT>", ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
GCC
arm
MD
stmt_completion
CPU
9,507
[ ":", "VCVTF" ]
[ "(", "float_extend", ":", "VCVTF", "(", "neg", ":", "<", "VFMLSEL", ">", "(", "vec_select", ":", "<", "VFMLSEL", ">", "(", "match_operand", ":", "<", "VFML", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "<", "VFML", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "(", "float_extend" ]
GCC
s390
CPP
program_repair
MPU
9,508
[ "<FIXS>", "rtx", "new", "_", "insn", "=", "gen_reload_base", "(", "base_reg", ",", "pool", "->", "label", ")", ";", "INSN_ADDRESSES_NEW", "(", "emit_insn_after", "(", "new", "_", "insn", ",", "insn", ")", ",", "-", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", "BITMAP_XFREE", "(", "far_labels", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "return", "pool_list", ";", "}", "<FIXE>", "<FIXS>", "static", "voids390_chunkify_finish", "(", "pool_list", ",", "temp_reg", ")", "struct", "constant_pool", "*", "pool_list", ";", "rtx", "temp_reg", ";", "{", "rtx", "base_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "BASE_REGISTER", ")", ";", "struct", "constant_pool", "*", "curr_pool", "=", "NULL", ";", "rtx", "insn", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "curr_pool", "=", "s390_find_pool", "(", "pool_list", ",", "insn", ")", ";", "if", "(", "!", "curr_pool", ")", "continue", ";", "if", "(", "GET_CODE", "(", "insn", ")", "==", "INSN", "||", "GET_CODE", "(", "insn", ")", "==", "CALL_INSN", ")", "{", "rtx", "addr", ",", "pool_ref", "=", "NULL_RTX", ";", "find_constant_pool_ref", "(", "PATTERN", "(", "insn", ")", ",", "&", "pool_ref", ")", ";", "if", "(", "pool_ref", ")", "{", "addr", "=", "s390_find_constant", "(", "curr_pool", ",", "get_pool_constant", "(", "pool_ref", ")", ",", "get_pool_mode", "(", "pool_ref", ")", ")", ";", "addr", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "base_reg", ",", "addr", ")", ";", "replace_constant_pool_ref", "(", "&", "PATTERN", "(", "insn", ")", ",", "pool_ref", ",", "addr", ")", ";", "INSN_CODE", "(", "insn", ")", "=", "-", "<NUM_LIT>", ";", "}", "else", "if", "(", "!", "TARGET_64BIT", "&&", "flag_pic", "&&", "find_base_register_ref", "(", "PATTERN", "(", "insn", ")", ")", ")", "<FIXE>", "<FIXS>", "replace_base_register_ref", "(", "&", "PATTERN", "(", "insn", ")", ",", "temp_reg", ")", ";", "<FIXE>", "<FIXS>", "insn", "=", "next_insn", ";", "}", "<FIXE>" ]
[ "struct", "constant_pool", "*", "pool", "=", "s390_find_pool", "(", "pool_list", ",", "insn", ")", ";", "if", "(", "pool", ")", "{", "<BUGS>", "if", "(", "TARGET_64BIT", ")", "{", "rtx", "pool_ref", "=", "gen_rtx_LABEL_REF", "(", "Pmode", ",", "pool", "->", "label", ")", ";", "rtx", "new", "_", "insn", "=", "gen_rtx_SET", "(", "Pmode", ",", "base_reg", ",", "pool_ref", ")", ";", "INSN_ADDRESSES_NEW", "(", "emit_insn_after", "(", "new", "_", "insn", ",", "insn", ")", ",", "-", "<NUM_LIT>", ")", ";", "}", "else", "{", "rtx", "new", "_", "insn", "=", "gen_reload_base", "(", "base_reg", ",", "pool", "->", "label", ")", ";", "INSN_ADDRESSES_NEW", "(", "emit_insn_after", "(", "new", "_", "insn", ",", "insn", ")", ",", "-", "<NUM_LIT>", ")", ";", "}", "<BUGE>", "}", "}", "<BUGS>", "if", "(", "REGNO", "(", "base_reg", ")", "==", "RETURN_REGNUM", ")", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "if", "(", "GET_CODE", "(", "insn", ")", "==", "CALL_INSN", ")", "{", "struct", "constant_pool", "*", "pool", "=", "s390_find_pool", "(", "pool_list", ",", "insn", ")", ";", "if", "(", "pool", ")", "{", "rtx", "new", "_", "insn", "=", "gen_reload_base2", "(", "base_reg", ",", "pool", "->", "label", ")", ";", "INSN_ADDRESSES_NEW", "(", "emit_insn_after", "(", "new", "_", "insn", ",", "insn", ")", ",", "-", "<NUM_LIT>", ")", ";", "}", "}", "<BUGE>", "<BUGS>", "s390_pool_overflow", "=", "<NUM_LIT>", ";", "<BUGE>", "init_insn_lengths", "(", ")", ";", "shorten_branches", "(", "get_insns", "(", ")", ")", ";", "<BUGS>", "s390_pool_overflow", "=", "<NUM_LIT>", ";", "<BUGE>", "<BUGS>", "if", "(", "!", "TARGET_64BIT", ")", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "if", "(", "GET_CODE", "(", "insn", ")", "==", "JUMP_INSN", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "SET", "&&", "get_attr_length", "(", "insn", ")", ">=", "<NUM_LIT>", ")", "{", "struct", "constant_pool", "*", "pool", "=", "s390_find_pool", "(", "pool_list", ",", "insn", ")", ";", "if", "(", "pool", ")", "<BUGE>", "{", "<BUGS>", "rtx", "new", "_", "insn", "=", "gen_reload_base", "(", "base_reg", ",", "pool", "->", "label", ")", ";", "INSN_ADDRESSES_NEW", "(", "emit_insn_after", "(", "new", "_", "insn", ",", "insn", ")", ",", "-", "<NUM_LIT>", ")", ";", "<BUGE>", "}", "}", "<BUGS>", "<BUGE>", "while", "(", "pool_list", ")", "{" ]
LLVM
ARM64
TD
stmt_completion
CPU
9,509
[ ",", "i32imm", ":", "$", "offset", ")", ";" ]
[ "let", "ParserMatchClass", "=", "MemoryIndexed32SImm7", ";", "let", "MIOperandInfo", "=", "(", "ops", "GPR64sp", ":", "$", "base" ]
GCC
tilegx
MD
stmt_completion
VLIW
9,510
[ "<STR_LIT>", ")", "]", ")" ]
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
LLVM
X86
CPP
stmt_completion
CPU
9,511
[ "!=", "NumLaneElts", ";", "++", "i", ")", "{" ]
[ "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "NumLanes", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "NumLaneElts", "=", "NumElts", "/", "NumLanes", ";", "int", "NewImm", "=", "Imm", ";", "for", "(", "unsigned", "l", "=", "<NUM_LIT>", ";", "l", "!=", "NumElts", ";", "l", "+=", "NumLaneElts", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i" ]
LLVM
Mips
TD
next_suggestion
CPU
9,512
[ "}" ]
[ "def", "GenericWriteFPUSqrtD", ":", "SchedWriteRes", "<", "[", "GenericFPUDivSqrt", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";" ]
GCC
arm
CPP
next_suggestion
CPU
9,513
[ "}" ]
[ "_", "_", "arm_vminavq_p", "(", "uint32_t", "_", "_", "a", ",", "int32x4_t", "_", "_", "b", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "arm_vminavq_p_s32", "(", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_", "p", ")", ";" ]
GCC
c6x
MD
stmt_completion
VLIW
9,514
[ "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
GCC
bfin
MD
next_suggestion
DSP
9,515
[ "(", "zero_extend", ":", "SI" ]
[ "(", "vec_select", ":", "HI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SI", "(", "sign_extend", ":", "SI", "(", "vec_select", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")" ]
LLVM
ARM
CPP
stmt_completion
CPU
9,516
[ ")", ":", "ARM", "::", "R0", ";" ]
[ "return", "Subtarget", "->", "useSjLjEH", "(", ")", "?", "Register", "(" ]
LLVM
VE
CPP
stmt_completion
CPU
9,517
[ "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";" ]
[ "}", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "Register", "DestReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "DestHiReg", "=", "getSubReg", "(", "DestReg", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Register", "DestLoReg", "=", "getSubReg", "(", "DestReg", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MachineInstr", "*", "StMI", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestLoReg", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "replaceFI", "(", "MF", ",", "II", ",", "*", "StMI", ",", "dl", ",", "<NUM_LIT>", ",", "Offset", ",", "FrameReg", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(" ]
GCC
m68k
MD
next_suggestion
MPU
9,518
[ "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "DF", "(", "float", ":", "DF", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
M68k
CPP
code_generation
MPU
9,519
[ "bool", "M68kFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "auto", "&", "MRI", "=", "*", "static_cast", "<", "const", "M68kRegisterInfo", "*", ">", "(", "TRI", ")", ";", "auto", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "int", "FI", "=", "<NUM_LIT>", ";", "unsigned", "Mask", "=", "<NUM_LIT>", ";", "for", "(", "const", "auto", "&", "Info", ":", "CSI", ")", "{", "FI", "=", "std", "::", "max", "(", "FI", ",", "Info", ".", "getFrameIdx", "(", ")", ")", ";", "Register", "Reg", "=", "Info", ".", "getReg", "(", ")", ";", "unsigned", "Shift", "=", "MRI", ".", "getSpillRegisterOrder", "(", "Reg", ")", ";", "Mask", "|=", "<NUM_LIT>", "<<", "Shift", ";", "}", "auto", "I", "=", "M68k", "::", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "M68k", "::", "MOVM32pm", ")", ")", ",", "FI", ")", ".", "addImm", "(", "Mask", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "RI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "for", "(", "const", "auto", "&", "Info", ":", "CSI", ")", "{", "Register", "Reg", "=", "Info", ".", "getReg", "(", ")", ";", "bool", "IsLiveIn", "=", "RI", ".", "isLiveIn", "(", "Reg", ")", ";", "if", "(", "!", "IsLiveIn", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "I", ".", "addReg", "(", "Reg", ",", "IsLiveIn", "?", "RegState", "::", "Implicit", ":", "RegState", "::", "ImplicitKill", ")", ";", "M68k", "::", "addMemOperand", "(", "I", ",", "Info", ".", "getFrameIdx", "(", ")", ",", "<NUM_LIT>", ")", ";", "}", "return", "true", ";", "}" ]
[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "store", "instructions", "via", "storeRegToStackSlot", "(", ")", "." ]
LLVM
X86
CPP
program_repair
CPU
9,520
[ "<FIXS>", "V1", ",", "DAG", ".", "getConstant", "(", "PERMMask", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ";", "<FIXE>" ]
[ "unsigned", "PERMMask", "=", "<NUM_LIT>", "|", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "SDValue", "Flipped", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "<BUGS>", "V1", ",", "DAG", ".", "getConstant", "(", "PERMMask", ",", "MVT", "::", "i8", ")", ")", ";", "<BUGE>", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "V1", ",", "Flipped", ",", "FlippedBlendMask", ")", ";", "}" ]
LLVM
AArch64
CPP
stmt_completion
CPU
9,521
[ "<STR_LIT>", ":" ]
[ "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::" ]
GCC
frv
CPP
next_suggestion
VLIW
9,522
[ "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "fp", ",", "gen_rtx_MEM", "(", "Pmode", ",", "fp", ")", ")", ")", ";" ]
[ "rtx", "fp", "=", "frame_pointer_rtx", ";", "rtx", "sp", "=", "stack_pointer_rtx", ";", "rtx", "return_addr", ";", "int", "fp_offset", ";", "fp_offset", "=", "info", "->", "reg_offset", "[", "FRAME_POINTER_REGNUM", "]", ";", "if", "(", "!", "crtl", "->", "sp_is_unchanging", ")", "emit_insn", "(", "gen_addsi3", "(", "sp", ",", "fp", ",", "frv_frame_offset_rtx", "(", "-", "fp_offset", ")", ")", ")", ";", "frv_frame_access_standard_regs", "(", "FRV_LOAD", ",", "info", ")", ";", "if", "(", "info", "->", "save_p", "[", "LR_REGNO", "]", ")", "{", "int", "lr_offset", ";", "rtx", "mem", ";", "lr_offset", "=", "info", "->", "reg_offset", "[", "LR_REGNO", "]", ";", "if", "(", "frame_pointer_needed", ")", "mem", "=", "frv_frame_mem", "(", "Pmode", ",", "fp", ",", "lr_offset", "-", "fp_offset", ")", ";", "else", "mem", "=", "frv_frame_mem", "(", "Pmode", ",", "sp", ",", "lr_offset", ")", ";", "return_addr", "=", "gen_rtx_REG", "(", "Pmode", ",", "TEMP_REGNO", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "return_addr", ",", "mem", ")", ")", ";", "}", "else", "return_addr", "=", "gen_rtx_REG", "(", "Pmode", ",", "LR_REGNO", ")", ";", "if", "(", "frame_pointer_needed", ")", "{" ]
LLVM
ARM64
CPP
stmt_completion
CPU
9,523
[ ".", "getSimpleVT", "(", ")", ",", "SrcTy", ".", "getSimpleVT", "(", ")", ")", ";" ]
[ "if", "(", "!", "SrcTy", ".", "isSimple", "(", ")", "||", "!", "DstTy", ".", "isSimple", "(", ")", ")", "return", "TargetTransformInfo", "::", "getCastInstrCost", "(", "Opcode", ",", "Dst", ",", "Src", ")", ";", "static", "const", "TypeConversionCostTblEntry", "<", "MVT", ">", "ConversionTbl", "[", "]", "=", "{", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v2f32", ",", "MVT", "::", "v2i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v2f64", ",", "MVT", "::", "v2i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v2f64", ",", "MVT", "::", "v2i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v2f64", ",", "MVT", "::", "v2i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v2f64", ",", "MVT", "::", "v2i64", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v2f32", ",", "MVT", "::", "v2i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v2f64", ",", "MVT", "::", "v2i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v2f64", ",", "MVT", "::", "v2i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v2f64", ",", "MVT", "::", "v2i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v2f64", ",", "MVT", "::", "v2i64", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "FP_TO_SINT", ",", "MVT", "::", "v4i32", ",", "MVT", "::", "v4f32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "FP_TO_SINT", ",", "MVT", "::", "v2i64", ",", "MVT", "::", "v2f64", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "v4i32", ",", "MVT", "::", "v4f32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "v2i64", ",", "MVT", "::", "v2f64", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "v2i32", ",", "MVT", "::", "v2f64", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "FP_TO_SINT", ",", "MVT", "::", "v2i32", ",", "MVT", "::", "v2f64", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "v2i64", ",", "MVT", "::", "v2f32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "FP_TO_SINT", ",", "MVT", "::", "v2i64", ",", "MVT", "::", "v2f32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "v4i16", ",", "MVT", "::", "v4f32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "FP_TO_SINT", ",", "MVT", "::", "v4i16", ",", "MVT", "::", "v4f32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "v2i64", ",", "MVT", "::", "v2f64", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "FP_TO_SINT", ",", "MVT", "::", "v2i64", ",", "MVT", "::", "v2f64", ",", "<NUM_LIT>", "}", ",", "}", ";", "int", "Idx", "=", "ConvertCostTableLookup", "<", "MVT", ">", "(", "ConversionTbl", ",", "array_lengthof", "(", "ConversionTbl", ")", ",", "ISD", ",", "DstTy" ]
LLVM
X86
TD
program_repair
CPU
9,524
[ "<FIXS>", "XS", ",", "Requires", "[", "UseSSE2", "]", ">", ";", "<FIXE>" ]
[ "<STR_LIT>", ",", "[", "(", "set", "VR128", ":", "$", "dst", ",", "(", "v2i64", "(", "X86vzmovl", "(", "v2i64", "VR128", ":", "$", "src", ")", ")", ")", ")", "]", ",", "IIC_SSE_MOVQ_RR", ">", ",", "<BUGS>", "XS", ",", "Requires", "[", "HasSSE2", "]", ">", ";", "<BUGE>", "let", "AddedComplexity", "=", "<NUM_LIT>", "indef", "VMOVZPQILo2PQIrm", ":", "I", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "VR128", ":", "$", "dst", ")", ",", "(", "ins", "i128mem", ":", "$", "src", ")", "," ]
GCC
loongarch
MD
stmt_completion
CPU
9,525
[ "ashiftrt", "lshiftrt", "]", ")" ]
[ "(", "define_code_iterator", "any_shiftrt", "[" ]
GCC
aarch64
MD
stmt_completion
CPU
9,526
[ ")", ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "zero_extract", ":", "GPI", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "zero_extract", ":", "GPI", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
arm
CPP
next_suggestion
CPU
9,527
[ "}" ]
[ "_", "_", "arm_vaddq_u32", "(", "uint32x4_t", "_", "_", "a", ",", "uint32x4_t", "_", "_", "b", ")", "{", "return", "_", "_", "a", "+", "_", "_", "b", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
9,528
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
ARM64
TD
stmt_completion
CPU
9,529
[ "}", "=", "dst", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
LLVM
ARM
CPP
next_suggestion
CPU
9,530
[ "}" ]
[ "const", "EDInstInfo", "*", "ThumbDisassembler", "::", "getEDInfo", "(", ")", "const", "{", "return", "instInfoARM", ";" ]
LLVM
X86
CPP
stmt_completion
CPU
9,531
[ "getFrameIndexOffset", "(", "MF", ",", "FrameIndex", ")", ";" ]
[ "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "unsigned", "BasePtr", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "bool", "AfterFPPop", "=", "Opc", "==", "X86", "::", "TAILJMPm64", "||", "Opc", "==", "X86", "::", "TAILJMPm", ";", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "BasePtr", "=", "(", "FrameIndex", "<", "<NUM_LIT>", "?", "FramePtr", ":", "getBaseRegister", "(", ")", ")", ";", "else", "if", "(", "needsStackRealignment", "(", "MF", ")", ")", "BasePtr", "=", "(", "FrameIndex", "<", "<NUM_LIT>", "?", "FramePtr", ":", "StackPtr", ")", ";", "else", "if", "(", "AfterFPPop", ")", "BasePtr", "=", "StackPtr", ";", "else", "BasePtr", "=", "(", "TFI", "->", "hasFP", "(", "MF", ")", "?", "FramePtr", ":", "StackPtr", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "BasePtr", ",", "false", ")", ";", "int", "FIOffset", ";", "if", "(", "AfterFPPop", ")", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FIOffset", "=", "MFI", "->", "getObjectOffset", "(", "FrameIndex", ")", "-", "TFI", "->", "getOffsetOfLocalArea", "(", ")", ";", "}", "else", "FIOffset", "=", "TFI", "->" ]
GCC
i386
CPP
next_suggestion
CPU
9,532
[ "}" ]
[ "if", "(", "!", "(", "CONST_DOUBLE_P", "(", "x", ")", "&&", "X87_FLOAT_MODE_P", "(", "mode", ")", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "x", "==", "CONST0_RTX", "(", "mode", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "x", "==", "CONST1_RTX", "(", "mode", ")", ")", "return", "<NUM_LIT>", ";", "r", "=", "CONST_DOUBLE_REAL_VALUE", "(", "x", ")", ";", "if", "(", "mode", "==", "XFmode", "&&", "(", "optimize_function_for_size_p", "(", "cfun", ")", "||", "TARGET_EXT_80387_CONSTANTS", ")", "&&", "!", "flag_rounding_math", ")", "{", "int", "i", ";", "if", "(", "!", "ext_80387_constants_init", ")", "init_ext_80387_constants", "(", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "real_identical", "(", "r", ",", "&", "ext_80387_constants_table", "[", "i", "]", ")", ")", "return", "i", "+", "<NUM_LIT>", ";", "}", "if", "(", "real_isnegzero", "(", "r", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "real_identical", "(", "r", ",", "&", "dconstm1", ")", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";" ]
GCC
nios2
MD
next_suggestion
MPU
9,533
[ "return", "<STR_LIT>" ]
[ "{", "switch", "(", "which_alternative", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "get_attr_length", "(", "insn", ")", "!", "=", "<NUM_LIT>", ")", "return", "<STR_LIT>", "else", "if", "(", "stack_memory_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", "return", "<STR_LIT>", "else", "if", "(", "const_0_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", "return", "<STR_LIT>", "else" ]
LLVM
SNES
CPP
stmt_completion
DSP
9,534
[ "(", ")", ",", "createSNESDisassembler", ")", ";" ]
[ "TargetRegistry", "::", "RegisterMCDisassembler", "(", "getTheSNESTarget" ]
GCC
s390
CPP
code_generation
MPU
9,535
[ "void", "s390_expand_split_stack_prologue", "(", "void", ")", "{", "rtx", "r1", ",", "guard", ",", "cc", "=", "NULL", ";", "rtx_insn", "*", "insn", ";", "int", "psso", "=", "TARGET_64BIT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "HOST_WIDE_INT", "frame_size", "=", "cfun_frame_layout", ".", "frame_size", ";", "HOST_WIDE_INT", "args_size", "=", "crtl", "->", "args", ".", "size", ">=", "<NUM_LIT>", "?", "(", "(", "crtl", "->", "args", ".", "size", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ")", ":", "<NUM_LIT>", ";", "rtx_code_label", "*", "call_done", "=", "NULL", ";", "rtx_code_label", "*", "parm_base", "=", "NULL", ";", "rtx", "tmp", ";", "gcc_assert", "(", "flag_split_stack", "&&", "reload_completed", ")", ";", "r1", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "frame_size", ")", "{", "if", "(", "cfun", "->", "machine", "->", "split_stack_varargs_pointer", "!=", "NULL_RTX", ")", "{", "emit_move_insn", "(", "r1", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "STACK_POINTER_OFFSET", ")", ")", ")", ";", "}", "return", ";", "}", "if", "(", "morestack_ref", "==", "NULL_RTX", ")", "{", "morestack_ref", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", "__morestack", "<STR_LIT>", ")", ";", "SYMBOL_REF_FLAGS", "(", "morestack_ref", ")", "|=", "(", "SYMBOL_FLAG_LOCAL", "|", "SYMBOL_FLAG_FUNCTION", ")", ";", "}", "if", "(", "CONST_OK_FOR_K", "(", "frame_size", ")", "||", "CONST_OK_FOR_Op", "(", "frame_size", ")", ")", "{", "emit_insn", "(", "gen_get_thread_pointer", "(", "Pmode", ",", "r1", ")", ")", ";", "guard", "=", "gen_rtx_MEM", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "r1", ",", "psso", ")", ")", ";", "if", "(", "frame_size", ">", "SPLIT_STACK_AVAILABLE", ")", "{", "emit_move_insn", "(", "r1", ",", "guard", ")", ";", "if", "(", "TARGET_64BIT", ")", "emit_insn", "(", "gen_adddi3", "(", "r1", ",", "r1", ",", "GEN_INT", "(", "frame_size", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_addsi3", "(", "r1", ",", "r1", ",", "GEN_INT", "(", "frame_size", ")", ")", ")", ";", "guard", "=", "r1", ";", "}", "cc", "=", "s390_emit_compare", "(", "LT", ",", "stack_pointer_rtx", ",", "guard", ")", ";", "}", "call_done", "=", "gen_label_rtx", "(", ")", ";", "parm_base", "=", "gen_label_rtx", "(", ")", ";", "LABEL_NUSES", "(", "parm_base", ")", "++", ";", "LABEL_NUSES", "(", "call_done", ")", "++", ";", "insn", "=", "emit_move_insn", "(", "r1", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "parm_base", ")", ")", ";", "add_reg_note", "(", "insn", ",", "REG_LABEL_OPERAND", ",", "parm_base", ")", ";", "LABEL_NUSES", "(", "parm_base", ")", "++", ";", "if", "(", "cc", "!=", "NULL", ")", "tmp", "=", "gen_split_stack_cond_call", "(", "Pmode", ",", "morestack_ref", ",", "parm_base", ",", "call_done", ",", "GEN_INT", "(", "frame_size", ")", ",", "GEN_INT", "(", "args_size", ")", ",", "cc", ")", ";", "else", "tmp", "=", "gen_split_stack_call", "(", "Pmode", ",", "morestack_ref", ",", "parm_base", ",", "call_done", ",", "GEN_INT", "(", "frame_size", ")", ",", "GEN_INT", "(", "args_size", ")", ")", ";", "insn", "=", "emit_jump_insn", "(", "tmp", ")", ";", "JUMP_LABEL", "(", "insn", ")", "=", "call_done", ";", "add_reg_note", "(", "insn", ",", "REG_LABEL_OPERAND", ",", "parm_base", ")", ";", "add_reg_note", "(", "insn", ",", "REG_LABEL_OPERAND", ",", "call_done", ")", ";", "if", "(", "cc", "!=", "NULL", ")", "{", "add_reg_br_prob_note", "(", "insn", ",", "profile_probability", "::", "very_unlikely", "(", ")", ")", ";", "if", "(", "cfun", "->", "machine", "->", "split_stack_varargs_pointer", "!=", "NULL_RTX", ")", "{", "emit_move_insn", "(", "r1", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "STACK_POINTER_OFFSET", ")", ")", ")", ";", "}", "}", "else", "{", "emit_barrier", "(", ")", ";", "}", "emit_label", "(", "call_done", ")", ";", "}" ]
[ "Emit", "-fsplit-stack", "prologue", ",", "which", "goes", "before", "the", "regular", "function", "prologue", "." ]
GCC
mips
MD
stmt_completion
CPU
9,536
[ "]", ")" ]
[ "(", "define_code_iterator", "any_shiftrt", "[", "ashiftrt", "lshiftrt" ]
GCC
alpha
MD
stmt_completion
MPU
9,537
[ ")", ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>" ]
LLVM
ARM64
TD
stmt_completion
CPU
9,538
[ "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";", "let", "DecoderMethod" ]
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
9,539
[ "OS", "<<", "<STR_LIT>", "Int:", "<STR_LIT>", "<<", "Int", ".", "Val", ";" ]
[ "switch", "(", "Kind", ")", "{", "case", "Token", ":", "OS", "<<", "<STR_LIT>", "Tok:", "<STR_LIT>", "<<", "Tok", ".", "Tok", ";", "break", ";", "case", "Local", ":", "OS", "<<", "<STR_LIT>", "Loc:", "<STR_LIT>", "<<", "Reg", ".", "RegNo", "<<", "<STR_LIT>", ":", "<STR_LIT>", "<<", "static_cast", "<", "int", ">", "(", "Reg", ".", "Type", ")", ";", "break", ";", "case", "Stack", ":", "OS", "<<", "<STR_LIT>", "Stk:", "<STR_LIT>", "<<", "Reg", ".", "RegNo", "<<", "<STR_LIT>", ":", "<STR_LIT>", "<<", "static_cast", "<", "int", ">", "(", "Reg", ".", "Type", ")", ";", "break", ";", "case", "Integer", ":" ]
GCC
avr
CPP
stmt_completion
MPU
9,540
[ ")", "fprintf", "(", "file", ",", "<STR_LIT>", "__RAMPZ__", "<STR_LIT>", ")", ";" ]
[ "if", "(", "code", ">=", "'", "A", "'", "&&", "code", "<=", "'", "D", "'", ")", "abcd", "=", "code", "-", "'", "A", "'", ";", "else", "if", "(", "code", "==", "'", "E", "'", "||", "code", "==", "'", "F", "'", ")", "ef", "=", "code", "-", "'", "E", "'", ";", "else", "if", "(", "code", "==", "'", "I", "'", "||", "code", "==", "'", "J", "'", ")", "ij", "=", "code", "-", "'", "I", "'", ";", "if", "(", "code", "==", "'", "~", "'", ")", "{", "if", "(", "!", "AVR_HAVE_JMP_CALL", ")", "fputc", "(", "'", "r", "'", ",", "file", ")", ";", "}", "else", "if", "(", "code", "==", "'", "!", "'", ")", "{", "if", "(", "AVR_HAVE_EIJMP_EICALL", ")", "fputc", "(", "'", "e", "'", ",", "file", ")", ";", "}", "else", "if", "(", "code", "==", "'", "t", "'", "||", "code", "==", "'", "T", "'", ")", "{", "static", "int", "t_regno", "=", "-", "<NUM_LIT>", ";", "static", "int", "t_nbits", "=", "-", "<NUM_LIT>", ";", "if", "(", "REG_P", "(", "x", ")", "&&", "t_regno", "<", "<NUM_LIT>", "&&", "code", "==", "'", "T", "'", ")", "{", "t_regno", "=", "REGNO", "(", "x", ")", ";", "t_nbits", "=", "GET_MODE_BITSIZE", "(", "GET_MODE", "(", "x", ")", ")", ";", "}", "else", "if", "(", "CONST_INT_P", "(", "x", ")", "&&", "t_regno", ">=", "<NUM_LIT>", "&&", "IN_RANGE", "(", "INTVAL", "(", "x", ")", ",", "<NUM_LIT>", ",", "t_nbits", "-", "<NUM_LIT>", ")", ")", "{", "int", "bpos", "=", "INTVAL", "(", "x", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "%s", "<STR_LIT>", ",", "reg_names", "[", "t_regno", "+", "bpos", "/", "<NUM_LIT>", "]", ")", ";", "if", "(", "code", "==", "'", "T", "'", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ",%d", "<STR_LIT>", ",", "bpos", "%", "<NUM_LIT>", ")", ";", "t_regno", "=", "-", "<NUM_LIT>", ";", "}", "else", "fatal_insn", "(", "<STR_LIT>", "operands to %T/%t must be reg + const_int:", "<STR_LIT>", ",", "x", ")", ";", "}", "else", "if", "(", "code", "==", "'", "E", "'", "||", "code", "==", "'", "F", "'", ")", "{", "rtx", "op", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "%s", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "op", ")", "+", "ef", "]", ")", ";", "}", "else", "if", "(", "code", "==", "'", "I", "'", "||", "code", "==", "'", "J", "'", ")", "{", "rtx", "op", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "%s", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "op", ")", "+", "ij", "]", ")", ";", "}", "else", "if", "(", "REG_P", "(", "x", ")", ")", "{", "if", "(", "x", "==", "zero_reg_rtx", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "__zero_reg__", "<STR_LIT>", ")", ";", "else", "if", "(", "code", "==", "'", "r", "'", "&&", "REGNO", "(", "x", ")", "<", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "%d", "<STR_LIT>", ",", "(", "int", ")", "REGNO", "(", "x", ")", ")", ";", "else", "fprintf", "(", "file", ",", "<STR_LIT>", "%s", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "x", ")", "+", "abcd", "]", ")", ";", "}", "else", "if", "(", "CONST_INT_P", "(", "x", ")", ")", "{", "HOST_WIDE_INT", "ival", "=", "INTVAL", "(", "x", ")", ";", "if", "(", "'", "i", "'", "!=", "code", ")", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "ival", "+", "abcd", ")", ";", "else", "if", "(", "low_io_address_operand", "(", "x", ",", "VOIDmode", ")", "||", "high_io_address_operand", "(", "x", ",", "VOIDmode", ")", ")", "{", "if", "(", "AVR_HAVE_RAMPZ", "&&", "ival", "==", "avr_addr", ".", "rampz" ]
LLVM
R600
TD
stmt_completion
GPU
9,541
[ "<NUM_LIT>", "}", "=", "omod", ";" ]
[ "let", "Word1", "{", "<NUM_LIT>", "}", "=", "src0_abs", ";", "let", "Word1", "{", "<NUM_LIT>", "}", "=", "src1_abs", ";", "let", "Word1", "{", "<NUM_LIT>", "}", "=", "update_exec_mask", ";", "let", "Word1", "{", "<NUM_LIT>", "}", "=", "update_pred", ";", "let", "Word1", "{", "<NUM_LIT>", "}", "=", "write", ";", "let", "Word1", "{", "<NUM_LIT>", "-" ]
GCC
rs6000
CPP
stmt_completion
CPU
9,542
[ "c", ",", "mask", ")", ")", ";" ]
[ "b", "=", "(", "_", "_", "vector", "unsigned", "int", ")", "vec_abs", "(", "(", "_", "_", "v4sf", ")", "_", "_", "B", ")", ";", "c", "=", "(", "_", "_", "vector", "unsigned", "int", ")", "vec_cmpgt", "(", "a", ",", "float_exp_mask", ")", ";", "d", "=", "(", "_", "_", "vector", "unsigned", "int", ")", "vec_cmpgt", "(", "b", ",", "float_exp_mask", ")", ";", "c", "=", "vec_or", "(", "c", ",", "d", ")", ";", "return", "(", "(", "_", "_", "m128", ")", "vec_sel", "(", "(", "_", "_", "v4sf", ")", "_", "_", "A", ",", "(", "_", "_", "v4sf", ")" ]
LLVM
AArch64
TD
stmt_completion
CPU
9,543
[ "]", ">", "{" ]
[ "def", "A64FXWrite_6Cyc_NGI1", ":", "SchedWriteRes", "<", "[", "A64FXGI1" ]
GCC
avr
CPP
stmt_completion
MPU
9,544
[ "ALL_REGS", ";" ]
[ "if", "(", "r", "<=", "<NUM_LIT>", ")", "return", "reg_class_tab", "[", "r", "]", ";", "return" ]
GCC
v850
CPP
next_suggestion
MPU
9,545
[ "if", "(", "special_symbolref_operand", "(", "addr", ",", "VOIDmode", ")", ")", "{" ]
[ "case", "LO_SUM", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "REG", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", "lo(", "<STR_LIT>", ")", ";", "v850_print_operand", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")[", "<STR_LIT>", ")", ";", "v850_print_operand", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "]", "<STR_LIT>", ")", ";", "}", "break", ";", "case", "PLUS", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "REG", "||", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "SUBREG", ")", "{", "v850_print_operand", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "[", "<STR_LIT>", ")", ";", "v850_print_operand", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "]", "<STR_LIT>", ")", ";", "}", "else", "{", "v850_print_operand", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "+", "<STR_LIT>", ")", ";", "v850_print_operand", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "}", "break", ";", "case", "SYMBOL_REF", ":", "{", "const", "char", "*", "off_name", "=", "NULL", ";", "const", "char", "*", "reg_name", "=", "NULL", ";", "if", "(", "SYMBOL_REF_ZDA_P", "(", "addr", ")", ")", "{", "off_name", "=", "<STR_LIT>", "zdaoff", "<STR_LIT>", ";", "reg_name", "=", "<STR_LIT>", "r0", "<STR_LIT>", ";", "}", "else", "if", "(", "SYMBOL_REF_SDA_P", "(", "addr", ")", ")", "{", "off_name", "=", "<STR_LIT>", "sdaoff", "<STR_LIT>", ";", "reg_name", "=", "<STR_LIT>", "gp", "<STR_LIT>", ";", "}", "else", "if", "(", "SYMBOL_REF_TDA_P", "(", "addr", ")", ")", "{", "off_name", "=", "<STR_LIT>", "tdaoff", "<STR_LIT>", ";", "reg_name", "=", "<STR_LIT>", "ep", "<STR_LIT>", ";", "}", "if", "(", "off_name", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "%s(", "<STR_LIT>", ",", "off_name", ")", ";", "output_addr_const", "(", "file", ",", "addr", ")", ";", "if", "(", "reg_name", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ")[%s]", "<STR_LIT>", ",", "reg_name", ")", ";", "}", "break", ";", "case", "CONST", ":" ]
GCC
stormy16
MD
stmt_completion
CPU
9,546
[ "<STR_LIT>", ")", ")" ]
[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const_string" ]
LLVM
AMDGPU
CPP
program_repair
GPU
9,547
[ "<FIXS>", "Register", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "RegLo", "=", "RI", ".", "getSubReg", "(", "Reg", ",", "AMDGPU", "::", "sub0", ")", ";", "Register", "RegHi", "=", "RI", ".", "getSubReg", "(", "Reg", ",", "AMDGPU", "::", "sub1", ")", ";", "<FIXE>" ]
[ "}", "case", "AMDGPU", "::", "SI_PC_ADD_REL_OFFSET", ":", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "<BUGS>", "unsigned", "Reg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "RegLo", "=", "RI", ".", "getSubReg", "(", "Reg", ",", "AMDGPU", "::", "sub0", ")", ";", "unsigned", "RegHi", "=", "RI", ".", "getSubReg", "(", "Reg", ",", "AMDGPU", "::", "sub1", ")", ";", "<BUGE>" ]
GCC
tilegx
MD
next_suggestion
VLIW
9,548
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sign_extend", ":", "I48MODE", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
9,549
[ "MRI", ",", "MO", ".", "getReg", "(", ")", ")", ")", "{" ]
[ "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "AddrOpIdx", ",", "CurrScore", ")", ";", "}", "if", "(", "Inst", ".", "mayStore", "(", ")", ")", "{", "if", "(", "AMDGPU", "::", "getNamedOperandIdx", "(", "Inst", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "data0", ")", "!=", "-", "<NUM_LIT>", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "AMDGPU", "::", "getNamedOperandIdx", "(", "Inst", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "data0", ")", ",", "CurrScore", ")", ";", "}", "if", "(", "AMDGPU", "::", "getNamedOperandIdx", "(", "Inst", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "data1", ")", "!=", "-", "<NUM_LIT>", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "AMDGPU", "::", "getNamedOperandIdx", "(", "Inst", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "data1", ")", ",", "CurrScore", ")", ";", "}", "}", "else", "if", "(", "AMDGPU", "::", "getAtomicNoRetOp", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "-", "<NUM_LIT>", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "DS_GWS_INIT", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "DS_GWS_SEMA_V", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "DS_GWS_SEMA_BR", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "DS_GWS_SEMA_P", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "DS_GWS_BARRIER", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "DS_APPEND", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "DS_CONSUME", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "DS_ORDERED_COUNT", ")", "{", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "Inst", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MachineOperand", "&", "Op", "=", "Inst", ".", "getOperand", "(", "I", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "!", "Op", ".", "isDef", "(", ")", "&&", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "I", ",", "CurrScore", ")", ";", "}", "}", "}", "}", "else", "if", "(", "TII", "->", "isFLAT", "(", "Inst", ")", ")", "{", "if", "(", "Inst", ".", "mayStore", "(", ")", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "AMDGPU", "::", "getNamedOperandIdx", "(", "Inst", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "data", ")", ",", "CurrScore", ")", ";", "}", "else", "if", "(", "AMDGPU", "::", "getAtomicNoRetOp", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "-", "<NUM_LIT>", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "AMDGPU", "::", "getNamedOperandIdx", "(", "Inst", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "data", ")", ",", "CurrScore", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isMIMG", "(", "Inst", ")", ")", "{", "if", "(", "Inst", ".", "mayStore", "(", ")", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "<NUM_LIT>", ",", "CurrScore", ")", ";", "}", "else", "if", "(", "AMDGPU", "::", "getAtomicNoRetOp", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "-", "<NUM_LIT>", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "AMDGPU", "::", "getNamedOperandIdx", "(", "Inst", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "data", ")", ",", "CurrScore", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isMTBUF", "(", "Inst", ")", ")", "{", "if", "(", "Inst", ".", "mayStore", "(", ")", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "<NUM_LIT>", ",", "CurrScore", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isMUBUF", "(", "Inst", ")", ")", "{", "if", "(", "Inst", ".", "mayStore", "(", ")", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "<NUM_LIT>", ",", "CurrScore", ")", ";", "}", "else", "if", "(", "AMDGPU", "::", "getAtomicNoRetOp", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "-", "<NUM_LIT>", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "AMDGPU", "::", "getNamedOperandIdx", "(", "Inst", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "data", ")", ",", "CurrScore", ")", ";", "}", "}", "else", "{", "if", "(", "TII", "->", "isEXP", "(", "Inst", ")", ")", "{", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "Inst", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineOperand", "&", "DefMO", "=", "Inst", ".", "getOperand", "(", "I", ")", ";", "if", "(", "DefMO", ".", "isReg", "(", ")", "&&", "DefMO", ".", "isDef", "(", ")", "&&", "TRI", "->", "isVGPR", "(", "*", "MRI", ",", "DefMO", ".", "getReg", "(", ")", ")", ")", "{", "setRegScore", "(", "TRI", "->", "getEncodingValue", "(", "DefMO", ".", "getReg", "(", ")", ")", ",", "EXP_CNT", ",", "CurrScore", ")", ";", "}", "}", "}", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "Inst", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineOperand", "&", "MO", "=", "Inst", ".", "getOperand", "(", "I", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "!", "MO", ".", "isDef", "(", ")", "&&", "TRI", "->", "isVGPR", "(", "*" ]
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
9,550
[ "}" ]
[ "if", "(", "RC", "==", "&", "WebAssembly", "::", "F32RegClass", ")", "return", "WebAssembly", "::", "TEE_LOCAL_F32", ";", "if", "(", "RC", "==", "&", "WebAssembly", "::", "F64RegClass", ")", "return", "WebAssembly", "::", "TEE_LOCAL_F64", ";", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected register class", "<STR_LIT>", ")", ";" ]
GCC
mips
CPP
program_repair
CPU
9,551
[ "<FIXS>", "else", "if", "(", "reg", "!=", "arg_pointer_rtx", ")", "abort_with_insn", "(", "addr", ",", "<STR_LIT>", "mips_debugger_offset called with non stack/frame/arg pointer.", "<STR_LIT>", ")", ";", "<FIXE>" ]
[ "offset", "=", "offset", "-", "frame_size", ";", "}", "<BUGS>", "<BUGE>", "return", "offset", ";", "}" ]
LLVM
Hexagon
TD
next_suggestion
DSP
9,552
[ "}" ]
[ "def", "A2_abs", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_cf8126ae", ",", "TypeS_2op", ">", ",", "Enc_5e2823", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
LLVM
ARM
TD
stmt_completion
CPU
9,553
[ ";" ]
[ "def", "_fixed", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op7_4", ",", "(", "outs", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "AddrMode", ":", "$", "Rn", ",", "VecListDPair", ":", "$", "Vd", ")", ",", "IIC_VLD1x2u", ",", "<STR_LIT>", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteVST2", "]", ">", "{", "let", "Rm", "=", "<NUM_LIT>" ]
GCC
rs6000
CPP
program_repair
CPU
9,554
[ "<FIXS>", "if", "(", "++", "pos", ">=", "LINELEN", ")", "<FIXE>" ]
[ "static", "inline", "voidsafe_inc_pos", "(", "void", ")", "{", "<BUGS>", "if", "(", "pos", "++", ">=", "LINELEN", ")", "<BUGE>", "{", "(", "*", "diag", ")", "(", "<STR_LIT>", "line length overrun.\\n", "<STR_LIT>", ")", ";", "exit", "(", "<NUM_LIT>", ")", ";" ]
GCC
arm
MD
next_suggestion
CPU
9,555
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "MVE_0", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "MVE_0", "(", "match_operand", ":", "MVE_0", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM
ARM
CPP
stmt_completion
CPU
9,556
[ ";" ]
[ "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "if", "(", "!", "isThumb1", ")", "llvm_unreachable", "(", "<STR_LIT>", "FixUpUnconditionalBr is Thumb1 only!", "<STR_LIT>", ")", ";", "Br", ".", "MaxDisp", "=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "ARM", "::", "tBfar", ")", ")", ";", "BBSizes", "[", "MBB", "->", "getNumber", "(", ")", "]", "+=", "<NUM_LIT>", ";", "AdjustBBOffsetsAfter", "(", "MBB", ",", "<NUM_LIT>", ")", ";", "HasFarJump", "=", "true", ";", "NumUBrFixed", "++", ";", "DOUT", "<<", "<STR_LIT>", " Changed B to long jump ", "<STR_LIT>", "<<", "*", "MI", ";", "return", "true" ]
LLVM
PowerPC
TD
program_repair
CPU
9,557
[ "<FIXS>", "let", "isCodeGenOnly", "=", "<NUM_LIT>", "in", "{", "def", "BCCCTRL", ":", "XLForm_2_br", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "pred", ":", "$", "cond", ")", ",", "<STR_LIT>", ",", "IIC_BrB", ",", "[", "]", ">", ";", "def", "BCCTRL", ":", "XLForm_2_br2", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "crbitrc", ":", "$", "bi", ")", ",", "<STR_LIT>", ",", "IIC_BrB", ",", "[", "]", ">", ";", "def", "BCCTRLn", ":", "XLForm_2_br2", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "crbitrc", ":", "$", "bi", ")", ",", "<STR_LIT>", ",", "IIC_BrB", ",", "[", "]", ">", ";", "}", "<FIXE>", "<FIXS>", "let", "isCodeGenOnly", "=", "<NUM_LIT>", "in", "{", "def", "BCCLRL", ":", "XLForm_2_br", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "pred", ":", "$", "cond", ")", ",", "<STR_LIT>", ",", "IIC_BrB", ",", "[", "]", ">", ";", "def", "BCLRL", ":", "XLForm_2_br2", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "crbitrc", ":", "$", "bi", ")", ",", "<STR_LIT>", ",", "IIC_BrB", ",", "[", "]", ">", ";", "def", "BCLRLn", ":", "XLForm_2_br2", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "crbitrc", ":", "$", "bi", ")", ",", "<STR_LIT>", ",", "IIC_BrB", ",", "[", "]", ">", ";", "}", "<FIXE>" ]
[ "<STR_LIT>", ",", "IIC_BrB", ",", "[", "(", "PPCbctrl", ")", "]", ">", ",", "Requires", "[", "In32BitMode", "]", ">", ";", "<BUGS>", "let", "isCodeGenOnly", "=", "<NUM_LIT>", "indef", "BCCTRL", ":", "XLForm_2_br", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "pred", ":", "$", "cond", ")", ",", "<STR_LIT>", ",", "IIC_BrB", ",", "[", "]", ">", ";", "<BUGE>", "}", "let", "Uses", "=", "[", "LR", ",", "RM", "]", "in", "{", "def", "BLRL", ":", "XLForm_2_ext", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", ")", ",", "<STR_LIT>", ",", "IIC_BrB", ",", "[", "]", ">", ";", "<BUGS>", "let", "isCodeGenOnly", "=", "<NUM_LIT>", "indef", "BCLRL", ":", "XLForm_2_br", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "pred", ":", "$", "cond", ")", ",", "<STR_LIT>", ",", "IIC_BrB", ",", "[", "]", ">", ";", "<BUGE>", "}", "let", "Defs", "=", "[", "CTR", "]", ",", "Uses", "=", "[", "CTR", ",", "RM", "]", "in", "{", "def", "BDZL", ":", "BForm_1", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "condbrtarget", ":", "$", "dst", ")", "," ]
GCC
i386
MD
stmt_completion
CPU
9,558
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>" ]
GCC
tilepro
CPP
stmt_completion
VLIW
9,559
[ ")", ")", "return", "false", ";" ]
[ "if", "(", "tilepro_tls_referenced_p", "(", "x" ]
GCC
i386
CPP
stmt_completion
CPU
9,560
[ "-", "<NUM_LIT>", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_fixupimm_sd", "(", "_", "_", "m128d", "_", "_", "A", ",", "_", "_", "m128d", "_", "_", "B", ",", "_", "_", "m128i", "_", "_", "C", ",", "const", "int", "_", "_", "imm", ")", "{", "return", "(", "_", "_", "m128d", ")", "_", "_", "builtin_ia32_fixupimmsd_mask", "(", "(", "_", "_", "v2df", ")", "_", "_", "A", ",", "(", "_", "_", "v2df", ")", "_", "_", "B", ",", "(", "_", "_", "v2di", ")", "_", "_", "C", ",", "_", "_", "imm", ",", "(", "_", "_", "mmask8", ")" ]
GCC
i386
CPP
stmt_completion
CPU
9,561
[ "_", "_", "M", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_max_epi32", "(", "_", "_", "mmask16", "_", "_", "M", ",", "_", "_", "m512i", "_", "_", "A", ",", "_", "_", "m512i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_pmaxsd512_mask", "(", "(", "_", "_", "v16si", ")", "_", "_", "A", ",", "(", "_", "_", "v16si", ")", "_", "_", "B", ",", "(", "_", "_", "v16si", ")", "_", "mm512_setzero_si512", "(", ")", "," ]
LLVM
Hexagon
TD
next_suggestion
DSP
9,562
[ "bits", "<", "<NUM_LIT>", ">", "Pd", ";" ]
[ "class", "T_ALU32_3op_cmp", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "MinOp", ",", "bit", "IsNeg", ",", "bit", "IsComm", ">", ":", "ALU32_rr", "<", "(", "outs", "PredRegs", ":", "$", "Pd", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs", ",", "IntRegs", ":", "$", "Rt", ")", ",", "<STR_LIT>", "#", "mnemonic", "#", "<STR_LIT>", ",", "[", "]", ",", "<STR_LIT>", ",", "ALU32_3op_tc_1_SLOT0123", ">", ",", "ImmRegRel", "{", "let", "CextOpcode", "=", "mnemonic", ";", "let", "isCommutable", "=", "IsComm", ";", "bits", "<", "<NUM_LIT>", ">", "Rs", ";", "bits", "<", "<NUM_LIT>", ">", "Rt", ";" ]
LLVM
Mips
CPP
next_suggestion
CPU
9,563
[ "}" ]
[ "Inst", ".", "setOpcode", "(", "Mips", "::", "LUi", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Mips", "::", "GP", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "HiExpr", ")", ")", ";", "getStreamer", "(", ")", ".", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";", "Inst", ".", "clear", "(", ")", ";", "Inst", ".", "setOpcode", "(", "Mips", "::", "ADDiu", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Mips", "::", "GP", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Mips", "::", "GP", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createExpr", "(", "LoExpr", ")", ")", ";", "getStreamer", "(", ")", ".", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";", "Inst", ".", "clear", "(", ")", ";", "Inst", ".", "setOpcode", "(", "Mips", "::", "DADDu", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Mips", "::", "GP", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Mips", "::", "GP", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RegNo", ")", ")", ";", "getStreamer", "(", ")", ".", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";", "forbidModuleDirective", "(", ")", ";" ]
GCC
arm
CPP
code_generation
CPU
9,564
[ "int", "const_ok_for_arm", "(", "HOST_WIDE_INT", "i", ")", "{", "int", "lowbit", ";", "if", "(", "(", "i", "&", "~", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "&&", "(", "(", "i", "&", "~", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "!=", "(", "(", "~", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "&", "~", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", ")", ")", "return", "FALSE", ";", "i", "&=", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", ";", "if", "(", "(", "i", "&", "~", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "TRUE", ";", "lowbit", "=", "ffs", "(", "(", "int", ")", "i", ")", "-", "<NUM_LIT>", ";", "if", "(", "TARGET_ARM", ")", "lowbit", "&=", "~", "<NUM_LIT>", ";", "if", "(", "(", "i", "&", "~", "(", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "<<", "lowbit", ")", ")", "==", "<NUM_LIT>", ")", "return", "TRUE", ";", "if", "(", "TARGET_ARM", ")", "{", "if", "(", "lowbit", "<=", "<NUM_LIT>", "&&", "(", "(", "i", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "||", "(", "i", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "||", "(", "i", "&", "~", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "return", "TRUE", ";", "}", "else", "if", "(", "TARGET_THUMB2", ")", "{", "HOST_WIDE_INT", "v", ";", "v", "=", "i", "&", "<NUM_LIT>", ";", "v", "|=", "v", "<<", "<NUM_LIT>", ";", "if", "(", "i", "==", "v", "||", "i", "==", "(", "v", "|", "(", "v", "<<", "<NUM_LIT>", ")", ")", ")", "return", "TRUE", ";", "v", "=", "i", "&", "<NUM_LIT>", ";", "v", "|=", "v", "<<", "<NUM_LIT>", ";", "if", "(", "i", "==", "v", ")", "return", "TRUE", ";", "}", "else", "if", "(", "TARGET_HAVE_MOVT", ")", "{", "if", "(", "i", ">", "<NUM_LIT>", ")", "return", "FALSE", ";", "else", "return", "TRUE", ";", "}", "return", "FALSE", ";", "}" ]
[ "Return", "TRUE", "if", "int", "I", "is", "a", "valid", "immediate", "ARM", "constant", "." ]
LLVM
AArch64
CPP
next_suggestion
CPU
9,565
[ "}" ]
[ "auto", "Splat", "=", "getAArch64VectorSplat", "(", "MI", ",", "MRI", ")", ";", "if", "(", "!", "Splat", "||", "Splat", "->", "isReg", "(", ")", ")", "return", "None", ";", "return", "Splat", "->", "getCst", "(", ")", ";" ]
LLVM
VE
CPP
stmt_completion
CPU
9,566
[ "BRCFL", ")", ";" ]
[ "using", "namespace", "llvm", "::", "VE", ";", "assert", "(", "!", "BRKIND", "(", "BRCFW", ")", "&&", "!", "BRKIND", "(", "BRCFD", ")", "&&", "!", "BRKIND", "(", "BRCFS", ")", "&&", "<STR_LIT>", "Branch relative word/double/float always instructions should not be ", "<STR_LIT>", "<STR_LIT>", "used!", "<STR_LIT>", ")", ";", "return", "BRKIND", "(" ]
LLVM
Hexagon
TD
next_suggestion
DSP
9,567
[ "}" ]
[ "def", "L2_loadalignb_io", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Ryy32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Ryy32in", ",", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_5ef37dc4", ",", "TypeLD", ">", ",", "Enc_a27588", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
9,568
[ "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned" ]
GCC
tilegx
MD
stmt_completion
VLIW
9,569
[ "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_INSN_FSINGLE_ADD1", ")", ")" ]
GCC
rx
MD
next_suggestion
CPU
9,570
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
[ "(", "zero_extend", ":", "SI", "(", "match_operand", ":", "small_int_modes", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "return", "rx_gen_move_template", "(", "operands", ",", "true", ")", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
i386
MD
stmt_completion
CPU
9,571
[ ")", ")", "]" ]
[ "[", "(", "match_operand", ":", "VI12_AVX512VL", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI12_AVX512VL", "<NUM_LIT>", "<STR_LIT>", ")", "]" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
9,572
[ "std", "::", "tie", "(", "Scope", ",", "OrderingAddrSpace", ",", "IsCrossAddressSpaceOrdering", ")", "=", "*", "ScopeOrNone", ";" ]
[ "assert", "(", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "ATOMIC_FENCE", ")", "return", "std", "::", "nullopt", ";", "AtomicOrdering", "Ordering", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "SyncScope", "::", "ID", "SSID", "=", "static_cast", "<", "SyncScope", "::", "ID", ">", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "auto", "ScopeOrNone", "=", "toSIAtomicScope", "(", "SSID", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "!", "ScopeOrNone", ")", "{", "reportUnsupported", "(", "MI", ",", "<STR_LIT>", "Unsupported atomic synchronization scope", "<STR_LIT>", ")", ";", "return", "std", "::", "nullopt", ";", "}", "SIAtomicScope", "Scope", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "SIAtomicAddrSpace", "OrderingAddrSpace", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "bool", "IsCrossAddressSpaceOrdering", "=", "false", ";" ]
LLVM
AArch64
CPP
next_suggestion
CPU
9,573
[ "return", "true", ";" ]
[ "Register", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "NumElts", "=", "MRI", ".", "getType", "(", "Dst", ")", ".", "getNumElements", "(", ")", ";", "if", "(", "!", "isTRNMask", "(", "ShuffleMask", ",", "NumElts", ",", "WhichResult", ")", ")", "return", "false", ";", "unsigned", "Opc", "=", "(", "WhichResult", "==", "<NUM_LIT>", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "Register", "V1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "V2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MatchInfo", "=", "ShuffleVectorPseudo", "(", "Opc", ",", "Dst", ",", "{", "V1", ",", "V2", "}", ")", ";" ]
LLVM
AArch64
CPP
stmt_completion
CPU
9,574
[ ";" ]
[ "bool", "AArch64AsmParser", "::", "parseDirectiveSEHPrologEnd", "(", "SMLoc", "L", ")", "{", "getTargetStreamer", "(", ")", ".", "emitARM64WinCFIPrologEnd", "(", ")", ";", "return", "false" ]
GCC
sh
CPP
stmt_completion
CPU
9,575
[ ")", ";" ]
[ "sh_media_FTRV_S", "(", "mtrxg", ",", "fvh", ",", "fvf", ")", ";", "sh_media_FVADD_S", "(", "fvf", ",", "fvi", ",", "fvf" ]
LLVM
SystemZ
CPP
next_suggestion
CPU
9,576
[ "return", "ICmpType", "!=", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
[ "switch", "(", "Load", "->", "getExtensionType", "(", ")", ")", "{", "case", "ISD", "::", "NON_EXTLOAD", ":", "return", "true", ";", "case", "ISD", "::", "SEXTLOAD", ":", "return", "ICmpType", "!=", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "ISD", "::", "ZEXTLOAD", ":" ]
LLVM
MOS
CPP
stmt_completion
MPU
9,577
[ "*", "E", ")", "{" ]
[ "static", "bool", "classof", "(", "const", "MCExpr" ]
LLVM
X86
CPP
stmt_completion
CPU
9,578
[ "<STR_LIT>", ";", "break", ";" ]
[ "if", "(", "StubSym", ".", "getPointer", "(", ")", "==", "<NUM_LIT>", ")", "{", "TempNameStr", ".", "erase", "(", "TempNameStr", ".", "end", "(", ")", "-", "<NUM_LIT>", ",", "TempNameStr", ".", "end", "(", ")", ")", ";", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "OutContext", ".", "GetOrCreateSymbol", "(", "TempNameStr", ".", "str", "(", ")", ")", ",", "true", ")", ";", "}", "SymToPrint", "=", "StubSym", ".", "getPointer", "(", ")", ";", "}", "else", "{", "SymToPrint", "=", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "}", "if", "(", "SymToPrint", "->", "getName", "(", ")", "[", "<NUM_LIT>", "]", "!=", "'", "$", "'", ")", "O", "<<", "*", "SymToPrint", ";", "else", "O", "<<", "'", "(", "'", "<<", "*", "SymToPrint", "<<", "'", "(", "'", ";", "break", ";", "}", "}", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown target flag on GV operand", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", " + [.-", "<STR_LIT>", ";", "PrintPICBaseSymbol", "(", "O", ")", ";", "O", "<<", "'", "]", "'", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "O", "<<", "'", "-", "'", ";", "PrintPICBaseSymbol", "(", "O", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", "@TLSGD", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", "@GOTTPOFF", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", "@INDNTPOFF", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", "@TPOFF", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", "@NTPOFF", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", "@GOTPCREL", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", "@GOT" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
9,579
[ "NewDiv", "=", "expandDivRem32", "(", "Builder", ",", "I", ",", "Num", ",", "Den", ")", ";" ]
[ "bool", "AMDGPUCodeGenPrepare", "::", "visitBinaryOperator", "(", "BinaryOperator", "&", "I", ")", "{", "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "needsPromotionToI32", "(", "I", ".", "getType", "(", ")", ")", "&&", "DA", "->", "isUniform", "(", "&", "I", ")", "&&", "promoteUniformOpToI32", "(", "I", ")", ")", "return", "true", ";", "if", "(", "UseMul24Intrin", "&&", "replaceMulWithMul24", "(", "I", ")", ")", "return", "true", ";", "bool", "Changed", "=", "false", ";", "Instruction", "::", "BinaryOps", "Opc", "=", "I", ".", "getOpcode", "(", ")", ";", "Type", "*", "Ty", "=", "I", ".", "getType", "(", ")", ";", "Value", "*", "NewDiv", "=", "nullptr", ";", "if", "(", "(", "Opc", "==", "Instruction", "::", "URem", "||", "Opc", "==", "Instruction", "::", "UDiv", "||", "Opc", "==", "Instruction", "::", "SRem", "||", "Opc", "==", "Instruction", "::", "SDiv", ")", "&&", "Ty", "->", "getScalarSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", "{", "Value", "*", "Num", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Den", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "&", "I", ")", ";", "Builder", ".", "SetCurrentDebugLocation", "(", "I", ".", "getDebugLoc", "(", ")", ")", ";", "if", "(", "VectorType", "*", "VT", "=", "dyn_cast", "<", "VectorType", ">", "(", "Ty", ")", ")", "{", "NewDiv", "=", "UndefValue", "::", "get", "(", "VT", ")", ";", "for", "(", "unsigned", "N", "=", "<NUM_LIT>", ",", "E", "=", "VT", "->", "getNumElements", "(", ")", ";", "N", "!=", "E", ";", "++", "N", ")", "{", "Value", "*", "NumEltN", "=", "Builder", ".", "CreateExtractElement", "(", "Num", ",", "N", ")", ";", "Value", "*", "DenEltN", "=", "Builder", ".", "CreateExtractElement", "(", "Den", ",", "N", ")", ";", "Value", "*", "NewElt", "=", "expandDivRem32", "(", "Builder", ",", "I", ",", "NumEltN", ",", "DenEltN", ")", ";", "if", "(", "!", "NewElt", ")", "NewElt", "=", "Builder", ".", "CreateBinOp", "(", "Opc", ",", "NumEltN", ",", "DenEltN", ")", ";", "NewDiv", "=", "Builder", ".", "CreateInsertElement", "(", "NewDiv", ",", "NewElt", ",", "N", ")", ";", "}", "}", "else", "{" ]
GCC
i386
CPP
code_generation
CPU
9,580
[ "void", "ix86_split_xorsign", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "mode", ",", "vmode", ";", "rtx", "dest", ",", "op0", ",", "mask", ",", "x", ";", "dest", "=", "operands", "[", "<NUM_LIT>", "]", ";", "op0", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mask", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "vmode", "=", "GET_MODE", "(", "mask", ")", ";", "dest", "=", "lowpart_subreg", "(", "vmode", ",", "dest", ",", "mode", ")", ";", "x", "=", "gen_rtx_AND", "(", "vmode", ",", "dest", ",", "mask", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "x", ")", ")", ";", "op0", "=", "lowpart_subreg", "(", "vmode", ",", "op0", ",", "mode", ")", ";", "x", "=", "gen_rtx_XOR", "(", "vmode", ",", "dest", ",", "op0", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "x", ")", ")", ";", "}" ]
[ "Deconstruct", "an", "xorsign", "operation", "into", "bit", "masks", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
9,581
[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
LLVM
ARM64
TD
stmt_completion
CPU
9,582
[ ":", "$", "Vn", ")", ">", ";" ]
[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "NOTv16i8", "V128", ":", "$", "Vd", ",", "V128" ]
GCC
avr
MD
next_suggestion
MPU
9,583
[ "(", "clobber", "(", "reg", ":", "HI", "<NUM_LIT>", ")", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "HI", "<NUM_LIT>", ")", "(", "unspec", ":", "HI", "[", "(", "reg", ":", "QI", "<NUM_LIT>", ")", "(", "reg", ":", "QI", "<NUM_LIT>", ")", "]", "UNSPEC_FMULSU", ")", ")" ]
LLVM
SHUXI
CPP
stmt_completion
CPU
9,584
[ ")", ";" ]
[ "unsigned", "CurrentArgIndex", "=", "~", "<NUM_LIT>", "U", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Args", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "i", "++", ")", "{", "if", "(", "CurrentArgIndex", "==", "Args", "[", "i", "]", ".", "OrigArgIndex", ")", "{", "Out", ".", "back", "(", ")", "++", ";", "}", "else", "{", "Out", ".", "push_back", "(", "<NUM_LIT>" ]
LLVM
VE
TD
stmt_completion
CPU
9,585
[ "$", "Z", ")", ",", "i32", ":", "$", "vl", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "int_ve_vl_vgtu_vvssl", "v256f64", ":", "$", "vy", ",", "i64", ":", "$", "sy", ",", "zero", ":", "$", "Z", ",", "i32", ":", "$", "vl", ")", ",", "(", "VGTUvrzl", "v256f64", ":", "$", "vy", ",", "i64", ":", "$", "sy", ",", "(", "LO7" ]
LLVM
ARM
TD
stmt_completion
CPU
9,586
[ ",", "<STR_LIT>", ">", ";" ]
[ "def", "CPS1p", ":", "CPS", "<", "(", "ins", "imm0_31", ":", "$", "mode", ")" ]
LLVM
AMDGPU
CPP
program_repair
GPU
9,587
[ "<FIXS>", "#", "endif", "<FIXE>" ]
[ "}", "<BUGS>", "#", "endif", "<BUGE>" ]
LLVM
R600
CPP
next_suggestion
GPU
9,588
[ "}" ]
[ "MachineInstr", "*", "SIInstrInfo", "::", "getMovImmInstr", "(", "MachineFunction", "*", "MF", ",", "unsigned", "DstReg", ",", "int64_t", "Imm", ")", "const", "{", "MachineInstr", "*", "MI", "=", "MF", "->", "CreateMachineInstr", "(", "get", "(", "AMDGPU", "::", "V_MOV_B32_e32", ")", ",", "DebugLoc", "(", ")", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MF", ",", "MI", ")", ";", "MIB", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", ")", ";", "MIB", ".", "addImm", "(", "Imm", ")", ";", "return", "MI", ";" ]
GCC
or1k
MD
stmt_completion
CPU
9,589
[ ")", "(", "ashiftrt", "<STR_LIT>", ")" ]
[ "(", "define_code_attr", "shift_op", "[", "(", "ashift", "<STR_LIT>", ")", "(", "ashiftrt", "<STR_LIT>", ")", "(", "lshiftrt", "<STR_LIT>", ")", "]", ")", "(", "define_code_attr", "shift_asm", "[", "(", "ashift", "<STR_LIT>" ]
LLVM
Mips
CPP
program_repair
CPU
9,590
[ "<FIXS>", "if", "(", "VT", ".", "getFixedSizeInBits", "(", ")", ">=", "RegisterVT", ".", "getFixedSizeInBits", "(", ")", ")", "<FIXE>" ]
[ "const", "ISD", "::", "ArgFlagsTy", "&", "Flags", ")", "{", "<BUGS>", "if", "(", "VT", ".", "getSizeInBits", "(", ")", ">=", "RegisterVT", ".", "getSizeInBits", "(", ")", ")", "<BUGE>", "return", "CCValAssign", "::", "LocInfo", "::", "Full", ";", "if", "(", "Flags", ".", "isSExt", "(", ")", ")", "return", "CCValAssign", "::", "LocInfo", "::", "SExt", ";" ]
GCC
mips
MD
next_suggestion
CPU
9,591
[ "<STR_LIT>" ]
[ "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_DPA_W_PH", ")", ")", "]", "<STR_LIT>" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
9,592
[ ".", "getLiveInVirtReg", "(", "InputPtrReg", ")", ",", "PtrVT", ")", ";" ]
[ "unsigned", "InputPtrReg", "=", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "SIRegisterInfo", "::", "KERNARG_SEGMENT_PTR", ")", ";", "Type", "*", "Ty", "=", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ";", "MVT", "PtrVT", "=", "getPointerTy", "(", "DL", ",", "AMDGPUAS", "::", "CONSTANT_ADDRESS", ")", ";", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "Ty", ",", "AMDGPUAS", "::", "CONSTANT_ADDRESS", ")", ";", "SDValue", "BasePtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "SL", ",", "MRI" ]
LLVM
TPC
CPP
next_suggestion
Virtual ISA
9,593
[ "}" ]
[ "if", "(", "IPtr", "->", "second", ".", "Switches", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "(", "*", "IPtr", "->", "second", ".", "Switches", ".", "begin", "(", ")", ")", "->", "Name", ".", "equals", "(", "<STR_LIT>", "dimmask", "<STR_LIT>", ")", ")", "return", "false", ";", "return", "true", ";" ]
LLVM
Z80
CPP
next_suggestion
MPU
9,594
[ "return", "*", "this", ";" ]
[ "ParseSubtargetFeatures", "(", "CPU", ",", "FS", ")", ";", "HasIdxHalfRegs", "=", "HasUndocOps", "||", "HasEZ80Ops", ";" ]
LLVM
TL45
CPP
stmt_completion
MPU
9,595
[ ")", "const", "override", "{" ]
[ "SMLoc", "getStartLoc", "(" ]
GCC
aarch64
CPP
stmt_completion
CPU
9,596
[ "b", ")", ";" ]
[ "return", "(", "_", "_", "a", ">", "_", "_" ]
LLVM
X86
TD
next_suggestion
CPU
9,597
[ "}" ]
[ "def", ":", "WriteRes", "<", "WriteVecInsertLd", ",", "[", "ICXPort5", ",", "ICXPort23", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
9,598
[ "let", "isCommutable", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_add", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_3op", ">", ",", "Enc_5ab2be", ",", "PredNewRel", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
LLVM
AArch64
TD
program_repair
CPU
9,599
[ "<FIXS>", "Sched", "[", "WriteVd", "]", ">", "{", "<FIXE>" ]
[ ":", "I", "(", "outs", "regtype", ":", "$", "dst", ")", ",", "(", "ins", "vectype", ":", "$", "src", ",", "idxtype", ":", "$", "idx", ")", ",", "asm", ",", "<STR_LIT>", "#", "kind", "#", "<STR_LIT>", "#", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "<BUGS>", "Sched", "[", "WriteV", "]", ">", "{", "<BUGE>", "bits", "<NUM_LIT>", ">", "dst", ";", "bits", "<NUM_LIT>", ">", "src", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]