docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	HSAIL	CPP	stmt_completion	Virtual ISA	9,300	[ "<STR_LIT>", ";" ]	[ "case", "BRIG_CHANNEL_TYPE_SNORM_INT16", ":", "O", "<<", "<STR_LIT>", "snorm_int16", "<STR_LIT>", ";", "break", ";", "case", "BRIG_CHANNEL_TYPE_UNORM_INT8", ":", "O", "<<", "<STR_LIT>", "unorm_int8", "<STR_LIT>", ";", "break", ";", "case", "BRIG_CHANNEL_TYPE_UNORM_INT16", ":", "O", "<<", "<STR_LIT>", "unorm_int16", "<STR_LIT>", ";", "break", ";", "case", "BRIG_CHANNEL_TYPE_UNORM_INT24", ":", "O", "<<", "<STR_LIT>", "unorm_int24", "<STR_LIT>", ";", "break", ";", "case", "BRIG_CHANNEL_TYPE_UNORM_SHORT_555", ":", "O", "<<", "<STR_LIT>", "unorm_short_555", "<STR_LIT>", ";", "break", ";", "case", "BRIG_CHANNEL_TYPE_UNORM_SHORT_565", ":", "O", "<<", "<STR_LIT>", "unorm_short_565", "<STR_LIT>", ";", "break", ";", "case", "BRIG_CHANNEL_TYPE_UNORM_INT_101010", ":", "O", "<<", "<STR_LIT>", "unorm_int_101010", "<STR_LIT>", ";", "break", ";", "case", "BRIG_CHANNEL_TYPE_SIGNED_INT8", ":", "O", "<<", "<STR_LIT>", "signed_int8" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	9,301	[ "if", "(", "CalleeCC", "==", "CallingConv", "::", "Fast", "&&", "TailCallOpt", ")", "return", "true", ";" ]	[ "auto", "&", "Caller", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "if", "(", "!", "areCallingConvEligibleForTCO_64SVR4", "(", "Caller", ".", "getCallingConv", "(", ")", ",", "CalleeCC", ")", ")", "return", "false", ";", "if", "(", "any_of", "(", "Ins", ",", "[", "]", "(", "const", "ISD", "::", "InputArg", "&", "IA", ")", "{", "return", "IA", ".", "Flags", ".", "isByVal", "(", ")", ";", "}", ")", ")", "return", "false", ";", "if", "(", "any_of", "(", "Outs", ",", "[", "]", "(", "const", "ISD", "::", "OutputArg", "&", "OA", ")", "{", "return", "OA", ".", "Flags", ".", "isByVal", "(", ")", ";", "}", ")", ")", "return", "false", ";", "if", "(", "Caller", ".", "getCallingConv", "(", ")", "!=", "CalleeCC", "&&", "needStackSlotPassParameters", "(", "Subtarget", ",", "Outs", ")", ")", "return", "false", ";", "if", "(", "!", "isFunctionGlobalAddress", "(", "Callee", ")", "&&", "!", "isa", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "return", "false", ";", "if", "(", "!", "callsShareTOCBase", "(", "&", "Caller", ",", "Callee", ",", "getTargetMachine", "(", ")", ")", ")", "return", "false", ";" ]
GCC	aarch64	MD	program_repair	CPU	9,302	[ "<FIXS>", "(", "define_mode_attr", "Vendreg", "[", "(", "OI", "<STR_LIT>", ")", "(", "CI", "<STR_LIT>", ")", "(", "XI", "<STR_LIT>", ")", "(", "V2x8QI", "<STR_LIT>", ")", "(", "V2x16QI", "<STR_LIT>", ")", "(", "V2x4HI", "<STR_LIT>", ")", "(", "V2x8HI", "<STR_LIT>", ")", "(", "V2x2SI", "<STR_LIT>", ")", "(", "V2x4SI", "<STR_LIT>", ")", "(", "V2x1DI", "<STR_LIT>", ")", "(", "V2x2DI", "<STR_LIT>", ")", "(", "V2x4HF", "<STR_LIT>", ")", "(", "V2x8HF", "<STR_LIT>", ")", "(", "V2x2SF", "<STR_LIT>", ")", "(", "V2x4SF", "<STR_LIT>", ")", "(", "V2x1DF", "<STR_LIT>", ")", "(", "V2x2DF", "<STR_LIT>", ")", "(", "V2x4BF", "<STR_LIT>", ")", "(", "V2x8BF", "<STR_LIT>", ")", "(", "V3x8QI", "<STR_LIT>", ")", "(", "V3x16QI", "<STR_LIT>", ")", "(", "V3x4HI", "<STR_LIT>", ")", "(", "V3x8HI", "<STR_LIT>", ")", "(", "V3x2SI", "<STR_LIT>", ")", "(", "V3x4SI", "<STR_LIT>", ")", "(", "V3x1DI", "<STR_LIT>", ")", "(", "V3x2DI", "<STR_LIT>", ")", "(", "V3x4HF", "<STR_LIT>", ")", "(", "V3x8HF", "<STR_LIT>", ")", "(", "V3x2SF", "<STR_LIT>", ")", "(", "V3x4SF", "<STR_LIT>", ")", "(", "V3x1DF", "<STR_LIT>", ")", "(", "V3x2DF", "<STR_LIT>", ")", "(", "V3x4BF", "<STR_LIT>", ")", "(", "V3x8BF", "<STR_LIT>", ")", "(", "V4x8QI", "<STR_LIT>", ")", "(", "V4x16QI", "<STR_LIT>", ")", "(", "V4x4HI", "<STR_LIT>", ")", "(", "V4x8HI", "<STR_LIT>", ")", "(", "V4x2SI", "<STR_LIT>", ")", "(", "V4x4SI", "<STR_LIT>", ")", "(", "V4x1DI", "<STR_LIT>", ")", "(", "V4x2DI", "<STR_LIT>", ")", "(", "V4x4HF", "<STR_LIT>", ")", "(", "V4x8HF", "<STR_LIT>", ")", "(", "V4x2SF", "<STR_LIT>", ")", "(", "V4x4SF", "<STR_LIT>", ")", "(", "V4x1DF", "<STR_LIT>", ")", "(", "V4x2DF", "<STR_LIT>", ")", "(", "V4x4BF", "<STR_LIT>", ")", "(", "V4x8BF", "<STR_LIT>", ")", "]", ")", "<FIXE>", "<FIXS>", "(", "define_mode_attr", "nregs", "[", "(", "OI", "<STR_LIT>", ")", "(", "CI", "<STR_LIT>", ")", "(", "XI", "<STR_LIT>", ")", "(", "V2x8QI", "<STR_LIT>", ")", "(", "V2x16QI", "<STR_LIT>", ")", "(", "V2x4HI", "<STR_LIT>", ")", "(", "V2x8HI", "<STR_LIT>", ")", "(", "V2x2SI", "<STR_LIT>", ")", "(", "V2x4SI", "<STR_LIT>", ")", "(", "V2x1DI", "<STR_LIT>", ")", "(", "V2x2DI", "<STR_LIT>", ")", "(", "V2x4HF", "<STR_LIT>", ")", "(", "V2x8HF", "<STR_LIT>", ")", "(", "V2x2SF", "<STR_LIT>", ")", "(", "V2x4SF", "<STR_LIT>", ")", "(", "V2x1DF", "<STR_LIT>", ")", "(", "V2x2DF", "<STR_LIT>", ")", "(", "V2x4BF", "<STR_LIT>", ")", "(", "V2x8BF", "<STR_LIT>", ")", "(", "V3x8QI", "<STR_LIT>", ")", "(", "V3x16QI", "<STR_LIT>", ")", "(", "V3x4HI", "<STR_LIT>", ")", "(", "V3x8HI", "<STR_LIT>", ")", "(", "V3x2SI", "<STR_LIT>", ")", "(", "V3x4SI", "<STR_LIT>", ")", "(", "V3x1DI", "<STR_LIT>", ")", "(", "V3x2DI", "<STR_LIT>", ")", "(", "V3x4HF", "<STR_LIT>", ")", "(", "V3x8HF", "<STR_LIT>", ")", "(", "V3x2SF", "<STR_LIT>", ")", "(", "V3x4SF", "<STR_LIT>", ")", "(", "V3x1DF", "<STR_LIT>", ")", "(", "V3x2DF", "<STR_LIT>", ")", "(", "V3x4BF", "<STR_LIT>", ")", "(", "V3x8BF", "<STR_LIT>", ")", "(", "V4x8QI", "<STR_LIT>", ")", "(", "V4x16QI", "<STR_LIT>", ")", "(", "V4x4HI", "<STR_LIT>", ")", "(", "V4x8HI", "<STR_LIT>", ")", "(", "V4x2SI", "<STR_LIT>", ")", "(", "V4x4SI", "<STR_LIT>", ")", "(", "V4x1DI", "<STR_LIT>", ")", "(", "V4x2DI", "<STR_LIT>", ")", "(", "V4x4HF", "<STR_LIT>", ")", "(", "V4x8HF", "<STR_LIT>", ")", "(", "V4x2SF", "<STR_LIT>", ")", "(", "V4x4SF", "<STR_LIT>", ")", "(", "V4x1DF", "<STR_LIT>", ")", "(", "V4x2DF", "<STR_LIT>", ")", "(", "V4x4BF", "<STR_LIT>", ")", "(", "V4x8BF", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "(", "define_mode_attr", "vwx", "[", "(", "V4HI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "HI", "<STR_LIT>", ")", "(", "V2SI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "SI", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_mode_attr", "Vendreg", "[", "(", "OI", "<STR_LIT>", ")", "(", "CI", "<STR_LIT>", ")", "(", "XI", "<STR_LIT>", ")", "]", ")", "<BUGE>", "<BUGS>", "(", "define_mode_attr", "nregs", "[", "(", "OI", "<STR_LIT>", ")", "(", "CI", "<STR_LIT>", ")", "(", "XI", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_mode_attr", "atomic_sfx" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	9,303	[ "getOpcode", "(", ")", "==", "ISD", "::", "TargetExternalSymbol", "\|\|", "Callee", ".", "getOpcode", "(", ")", "==", "ISD", "::", "TargetGlobalAddress", "\|\|", "isa", "<", "ConstantSDNode", ">", "(", "Callee", ")", ")", "&&", "<STR_LIT>", "Expecting an global address, external symbol, absolute value or register", "<STR_LIT>", ")", ";" ]	[ "if", "(", "InFlag", ".", "getNode", "(", ")", ")", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "if", "(", "isTailCall", ")", "{", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "liveout_empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_PPC", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ")", ";", "}", "assert", "(", "(", "(", "Callee", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Register", "&&", "cast", "<", "RegisterSDNode", ">", "(", "Callee", ")", "->", "getReg", "(", ")", "==", "PPC", "::", "CTR", ")", "\|\|", "Callee", "." ]
GCC	m68k	MD	next_suggestion	MPU	9,304	[ "<STR_LIT>", ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	i386	CPP	next_suggestion	CPU	9,305	[ "gcc_assert", "(", "JUMP_P", "(", "insn", ")", ")", ";" ]	[ "static", "void", "predict_jump", "(", "int", "prob", ")", "{", "rtx_insn", "*", "insn", "=", "get_last_insn", "(", ")", ";" ]
LLVM	Mips	TD	program_repair	CPU	9,306	[ "<FIXS>", "if", "(", "!", "Pic", "\|", "\|", "!", "(", "getABI", "(", ")", ".", "IsN32", "(", ")", "\|", "\|", "getABI", "(", ")", ".", "IsN64", "(", ")", ")", ")", "<FIXE>" ]	[ "const", "MCSymbol", "&", "Sym", ",", "bool", "IsReg", ")", "{", "<BUGS>", "if", "(", "!", "Pic", "\|", "\|", "!", "(", "isN32", "(", ")", "\|", "\|", "isN64", "(", ")", ")", ")", "<BUGE>", "return", ";", "MCAssembler", "&", "MCA", "=", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ";" ]
LLVM	PowerPC	CPP	program_repair	CPU	9,307	[ "<FIXS>", "<FIXE>", "<FIXS>", "BB", "->", "addSuccessor", "(", "copy1MBB", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "<FIXE>", "<FIXS>", "BuildMI", "(", "BB", ",", "PPC32", "::", "LI", ",", "<NUM_LIT>", ",", "TrueValue", ")", ".", "addSImm", "(", "<NUM_LIT>", ")", ";", "<FIXE>" ]	[ "MachineBasicBlock", "", "copy0MBB", "=", "new", "MachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "getBasicBlockList", "(", ")", ".", "insert", "(", "It", ",", "copy0MBB", ")", ";", "BuildMI", "(", "BB", ",", "PPC32", "::", "B", ",", "<NUM_LIT>", ")", ".", "addMBB", "(", "copy0MBB", ")", ";", "<BUGS>", "BB", "->", "addSuccessor", "(", "copy1MBB", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "=", "copy0MBB", ";", "unsigned", "FalseValue", "=", "makeAnotherReg", "(", "I", ".", "getType", "(", ")", ")", ";", "BuildMI", "(", "BB", ",", "PPC32", "::", "LI", ",", "<NUM_LIT>", ",", "FalseValue", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "<BUGE>", "MachineBasicBlock", "", "sinkMBB", "=", "new", "MachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "getBasicBlockList", "(", ")", ".", "insert", "(", "It", ",", "sinkMBB", ")", ";", "<BUGS>", "BuildMI", "(", "BB", ",", "PPC32", "::", "B", ",", "<NUM_LIT>", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "DEBUG", "(", "std", "::", "cerr", "<<", "<STR_LIT>", "thisMBB is at ", "<STR_LIT>", "<<", "(", "void", "", ")", "thisMBB", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "DEBUG", "(", "std", "::", "cerr", "<<", "<STR_LIT>", "copy1MBB is at ", "<STR_LIT>", "<<", "(", "void", "", ")", "copy1MBB", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "DEBUG", "(", "std", "::", "cerr", "<<", "<STR_LIT>", "copy0MBB is at ", "<STR_LIT>", "<<", "(", "void", "", ")", "copy0MBB", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "DEBUG", "(", "std", "::", "cerr", "<<", "<STR_LIT>", "sinkMBB is at ", "<STR_LIT>", "<<", "(", "void", "", ")", "sinkMBB", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "<BUGE>", "BB", "=", "copy1MBB", ";", "unsigned", "TrueValue", "=", "makeAnotherReg", "(", "I", ".", "getType", "(", ")", ")", ";", "<BUGS>", "BuildMI", "(", "BB", ",", "PPC32", "::", "LI", ",", "<NUM_LIT>", ",", "TrueValue", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "<BUGE>", "BuildMI", "(", "BB", ",", "PPC32", "::", "B", ",", "<NUM_LIT>", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	9,308	[ "B", ",", "_", "_", "m128d", "_", "_", "C", ",", "const", "int", "_", "_", "imm", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_roundscale_sd", "(", "_", "_", "mmask8", "_", "_", "A", ",", "_", "_", "m128d", "_", "_" ]
LLVM	X86	CPP	stmt_completion	CPU	9,309	[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "MVT", "::", "v1i64", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]	[ "if", "(", "OpVT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "{", "EVT", "VT128", "=", "EVT", "::", "getVectorVT", "(", "*", "Context", ",", "OpVT", ".", "getVectorElementType", "(", ")", ",", "OpVT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "VT128", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "Insert128BitVector", "(", "DAG", ".", "getUNDEF", "(", "OpVT", ")", ",", "Op", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "}", "if", "(", "OpVT", "==", "MVT", "::", "v1i64", "&&", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "i64", ")" ]
GCC	arm	CPP	stmt_completion	CPU	9,310	[ "_", "b", ")", "{" ]	[ "vraddhn_s16", "(", "int16x8_t", "_", "_", "a", ",", "int16x8_t", "_" ]
LLVM	AAP	CPP	code_generation	MPU	9,311	[ "const", "char", "*", "AAPTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "nullptr", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AAPISD::RET_FLAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AAPISD::CALL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AAPISD::Wrapper", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AAPISD::SELECT_CC", "<STR_LIT>", ";", "}", "}" ]	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]
LLVM	AArch64	TD	next_suggestion	CPU	9,312	[ "let", "Constraints", "=", "cstr", ";" ]	[ "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "isPTestLike", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "isWhile", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "FalseLanes", ".", "Value", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "DestructiveInstType", ".", "Value", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "ElementSize", ".", "Value", ";", "let", "Pattern", "=", "[", "]", ";" ]
LLVM	VE	CPP	stmt_completion	CPU	9,313	[ "(", ")", ";" ]	[ "if", "(", "auto", "", "StoreN", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ")", "return", "StoreN", "->", "getValue", "(", ")", ";", "if", "(", "auto", "", "StoreN", "=", "dyn_cast", "<", "MaskedStoreSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ")", "return", "StoreN", "->", "getValue", "(", ")", ";", "if", "(", "auto", "", "StoreN", "=", "dyn_cast", "<", "VPStridedStoreSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ")", "return", "StoreN", "->", "getValue", "(", ")", ";", "if", "(", "auto", "", "StoreN", "=", "dyn_cast", "<", "VPStoreSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ")", "return", "StoreN", "->", "getValue", "(", ")", ";", "if", "(", "auto", "", "StoreN", "=", "dyn_cast", "<", "MaskedScatterSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ")", "return", "StoreN", "->", "getValue", "(", ")", ";", "if", "(", "auto", "", "StoreN", "=", "dyn_cast", "<", "VPScatterSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ")", "return", "StoreN", "->", "getValue" ]
LLVM	ARM	CPP	next_suggestion	CPU	9,314	[ "else", "llvm_unreachable", "(", "<STR_LIT>", "RegVT not supported by FORMAL_ARGUMENTS Lowering", "<STR_LIT>", ")", ";" ]	[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "v2f64", ")", "{", "SDValue", "ArgValue1", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "VA", "=", "ArgLocs", "[", "++", "i", "]", ";", "SDValue", "ArgValue2", ";", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "f64", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "ArgValue2", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "UNDEF", ",", "dl", ",", "MVT", "::", "v2f64", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "v2f64", ",", "ArgValue", ",", "ArgValue1", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "v2f64", ",", "ArgValue", ",", "ArgValue2", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "ArgValue", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "else", "{", "const", "TargetRegisterClass", "", "RC", ";", "if", "(", "RegVT", "==", "MVT", "::", "f32", ")", "RC", "=", "&", "ARM", "::", "SPRRegClass", ";", "else", "if", "(", "RegVT", "==", "MVT", "::", "f64", ")", "RC", "=", "&", "ARM", "::", "DPRRegClass", ";", "else", "if", "(", "RegVT", "==", "MVT", "::", "v2f64", ")", "RC", "=", "&", "ARM", "::", "QPRRegClass", ";", "else", "if", "(", "RegVT", "==", "MVT", "::", "i32", ")", "RC", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "(", "const", "TargetRegisterClass", "", ")", "&", "ARM", "::", "tGPRRegClass", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "ARM", "::", "GPRRegClass", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	9,315	[ "llvm_unreachable", "(", "<STR_LIT>", "Switch should handle all register classes", "<STR_LIT>", ")", ";" ]	[ "case", "tGPR_and_tcGPRRegClassID", ":", "return", "getRegBank", "(", "ARM", "::", "GPRRegBankID", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported register kind", "<STR_LIT>", ")", ";", "}" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	9,316	[ "}" ]	[ "OccupiedSlotsMask", "=", "<NUM_LIT>", ";", "InstructionsGroupCandidate", ".", "clear", "(", ")", ";", "LoadAlu", "(", ")", ";" ]
LLVM	PowerPC	TD	stmt_completion	CPU	9,317	[ ")", ",", "(", "VEXTUHLX", "(", "LI8", "<NUM_LIT>", ")", ",", "$", "S", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "i64", "(", "anyext", "(", "i32", "(", "vector_extract", "v8i16", ":", "$", "S", ",", "<NUM_LIT>", ")", ")", ")" ]
LLVM	AArch64	TD	stmt_completion	CPU	9,318	[ "=", "signalAllNans", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "}" ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,319	[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
LLVM	R600	CPP	next_suggestion	GPU	9,320	[ "DEBUG", "(", "if", "(", "SU", ")", "{" ]	[ "IsTopNode", "=", "false", ";", "bool", "AllowSwitchToAlu", "=", "(", "CurEmitted", ">=", "InstKindLimit", "[", "CurInstKind", "]", ")", "\|\|", "(", "Available", "[", "CurInstKind", "]", ".", "empty", "(", ")", ")", ";", "bool", "AllowSwitchFromAlu", "=", "(", "CurEmitted", ">=", "InstKindLimit", "[", "CurInstKind", "]", ")", "&&", "(", "!", "Available", "[", "IDFetch", "]", ".", "empty", "(", ")", "\|\|", "!", "Available", "[", "IDOther", "]", ".", "empty", "(", ")", ")", ";", "if", "(", "CurInstKind", "==", "IDAlu", "&&", "!", "Available", "[", "IDFetch", "]", ".", "empty", "(", ")", ")", "{", "float", "ALUFetchRationEstimate", "=", "(", "AluInstCount", "+", "AvailablesAluCount", "(", ")", "+", "Pending", "[", "IDAlu", "]", ".", "size", "(", ")", ")", "/", "(", "FetchInstCount", "+", "Available", "[", "IDFetch", "]", ".", "size", "(", ")", ")", ";", "unsigned", "NeededWF", "=", "<NUM_LIT>", "/", "ALUFetchRationEstimate", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "NeededWF", "<<", "<STR_LIT>", " approx. Wavefronts Required\\n", "<STR_LIT>", ")", ";", "unsigned", "NearRegisterRequirement", "=", "<NUM_LIT>", "*", "Available", "[", "IDFetch", "]", ".", "size", "(", ")", ";", "if", "(", "NeededWF", ">", "getWFCountLimitedByGPR", "(", "NearRegisterRequirement", ")", ")", "AllowSwitchFromAlu", "=", "true", ";", "}", "if", "(", "!", "SU", "&&", "(", "(", "AllowSwitchToAlu", "&&", "CurInstKind", "!=", "IDAlu", ")", "\|\|", "(", "!", "AllowSwitchFromAlu", "&&", "CurInstKind", "==", "IDAlu", ")", ")", ")", "{", "SU", "=", "pickAlu", "(", ")", ";", "if", "(", "!", "SU", "&&", "!", "PhysicalRegCopy", ".", "empty", "(", ")", ")", "{", "SU", "=", "PhysicalRegCopy", ".", "front", "(", ")", ";", "PhysicalRegCopy", ".", "erase", "(", "PhysicalRegCopy", ".", "begin", "(", ")", ")", ";", "}", "if", "(", "SU", ")", "{", "if", "(", "CurEmitted", ">=", "InstKindLimit", "[", "IDAlu", "]", ")", "CurEmitted", "=", "<NUM_LIT>", ";", "NextInstKind", "=", "IDAlu", ";", "}", "}", "if", "(", "!", "SU", ")", "{", "SU", "=", "pickOther", "(", "IDFetch", ")", ";", "if", "(", "SU", ")", "NextInstKind", "=", "IDFetch", ";", "}", "if", "(", "!", "SU", ")", "{", "SU", "=", "pickOther", "(", "IDOther", ")", ";", "if", "(", "SU", ")", "NextInstKind", "=", "IDOther", ";", "}" ]
GCC	rs6000	CPP	program_repair	CPU	9,321	[ "<FIXS>", "emit_insn", "(", "gen_rtx_SET", "(", "scratch", ",", "gen_rtx_XOR", "(", "mode", ",", "op1", ",", "op2", ")", ")", ")", ";", "<FIXE>", "<FIXS>", "emit_insn", "(", "gen_rtx_SET", "(", "scratch", ",", "<FIXE>" ]	[ "scratch", "=", "gen_reg_rtx", "(", "mode", ")", ";", "if", "(", "logical_operand", "(", "op2", ",", "mode", ")", ")", "<BUGS>", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "scratch", ",", "gen_rtx_XOR", "(", "mode", ",", "op1", ",", "op2", ")", ")", ")", ";", "<BUGE>", "else", "<BUGS>", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "scratch", ",", "<BUGE>", "gen_rtx_PLUS", "(", "mode", ",", "op1", ",", "negate_rtx", "(", "mode", ",", "op2", ")", ")", ")", ")", ";", "return", "scratch", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	9,322	[ "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";" ]	[ "SDLoc", "dl", "(", "InputVector", ")", ";", "bool", "IsPextr", "=", "N", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "EXTRACT_VECTOR_ELT", ";", "unsigned", "NumSrcElts", "=", "SrcVT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "NumEltBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "CIdx", "&&", "CIdx", "->", "getAPIntValue", "(", ")", ".", "uge", "(", "NumSrcElts", ")", ")", "return", "IsPextr", "?", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ":", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "if", "(", "CIdx", "&&", "VT", ".", "isInteger", "(", ")", ")", "{", "APInt", "UndefVecElts", ";", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "EltBits", ";", "unsigned", "VecEltBitWidth", "=", "SrcVT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "getTargetConstantBitsFromNode", "(", "InputVector", ",", "VecEltBitWidth", ",", "UndefVecElts", ",", "EltBits", ",", "true", ",", "false", ")", ")", "{", "uint64_t", "Idx", "=", "CIdx", "->", "getZExtValue", "(", ")", ";", "if", "(", "UndefVecElts", "[", "Idx", "]", ")", "return", "IsPextr", "?", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ":", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "return", "DAG", ".", "getConstant", "(", "EltBits", "[", "Idx", "]", ".", "zext", "(", "NumEltBits", ")", ",", "dl", ",", "VT", ")", ";", "}", "if", "(", "InputVector", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", "&&", "(", "NumEltBits", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Src", "=", "peekThroughBitcasts", "(", "InputVector", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", "==", "MVT", "::", "i1", "&&", "TLI", ".", "isTypeLegal", "(", "Src", ".", "getValueType", "(", ")", ")", ")", "{", "MVT", "SubVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i1", ",", "NumEltBits", ")", ";", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "dl", ",", "SubVT", ",", "Src", ",", "DAG", ".", "getIntPtrConstant", "(", "CIdx", "->", "getZExtValue", "(", ")", "", "NumEltBits", ",", "dl", ")", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Sub", ")", ";", "}", "}", "}", "if", "(", "IsPextr", ")", "{", "if", "(", "TLI", ".", "SimplifyDemandedBits", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "APInt", "::", "getAllOnes", "(", "NumEltBits", ")", ",", "DCI", ")", ")", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "InputVector", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "InputVector", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "InputVector", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "EltIdx", ")", "{", "assert", "(", "SrcVT", "==", "InputVector", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "&&", "<STR_LIT>", "Vector type mismatch", "<STR_LIT>", ")", ";", "SDValue", "Scl", "=", "InputVector", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Scl", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "SrcVT", ".", "getScalarType", "(", ")", ",", "Scl", ")", ";", "return", "DAG", ".", "getZExtOrTrunc", "(", "Scl", ",", "dl", ",", "VT", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "if", "(", "VT", "==", "MVT", "::", "i64", "&&", "SrcVT", "==", "MVT", "::", "v1i64", "&&", "InputVector", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", "&&", "InputVector", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "x86mmx", "&&", "isNullConstant", "(", "EltIdx", ")", "&&", "InputVector", ".", "hasOneUse", "(", ")", ")", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "InputVector", ")", ";", "if", "(", "VT", "==", "MVT", "::", "i32", "&&", "SrcVT", "==", "MVT", "::", "v2i32", "&&", "InputVector", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", "&&", "InputVector", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "x86mmx", "&&", "isNullConstant", "(", "EltIdx", ")", "&&", "InputVector", ".", "hasOneUse", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "InputVector", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "SDValue", "SAD", "=", "combineBasicSADPattern", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "SAD", ";", "if", "(", "SDValue", "VPDPBUSD", "=", "combineVPDPBUSDPattern", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "VPDPBUSD", ";", "if", "(", "SDValue", "Cmp", "=", "combinePredicateReduction", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "Cmp", ";", "if", "(", "SDValue", "MinMax", "=", "combineMinMaxReduction", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "MinMax", ";", "if", "(", "SDValue", "V", "=", "combineArithReduction", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "scalarizeExtEltFP", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "CIdx", ")", "if", "(", "SDValue", "V", "=", "combineExtractFromVectorLoad", "(", "N", ",", "InputVector", ".", "getValueType", "(", ")", ",", "InputVector", ",", "CIdx", "->", "getZExtValue", "(", ")", ",", "dl", ",", "DAG", ",", "DCI", ")", ")", "return", "V", ";", "if", "(", "SrcVT", ".", "getScalarType", "(", ")", "==", "MVT", "::", "i1", ")", "{", "bool", "IsVar", "=", "!", "CIdx", ";", "SmallVector", "<", "SDNode", "", ",", "<NUM_LIT>", ">", "BoolExtracts", ";", "unsigned", "ResNo", "=", "InputVector", ".", "getResNo", "(", ")", ";", "auto", "IsBoolExtract", "=", "[", "&", "BoolExtracts", ",", "&", "ResNo", ",", "&", "IsVar", "]", "(", "SDNode", "", "Use", ")", "{", "if", "(", "Use", "->", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_VECTOR_ELT", "&&", "Use", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getResNo", "(", ")", "==", "ResNo", "&&", "Use", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "i1", ")", "{", "BoolExtracts", ".", "push_back", "(", "Use", ")", ";", "IsVar", "\|=", "!", "isa", "<", "ConstantSDNode", ">", "(", "Use", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ";", "if", "(", "all_of", "(", "InputVector", "->", "uses", "(", ")", ",", "IsBoolExtract", ")", "&&", "(", "IsVar", "\|\|", "BoolExtracts", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", ")", "{", "EVT", "BCVT", "=", "EVT", "::", "getIntegerVT", "(", "", "DAG", ".", "getContext", "(", ")", ",", "NumSrcElts", ")", ";", "if", "(", "SDValue", "BC", "=", "combineBitcastvxi1", "(", "DAG", ",", "BCVT", ",", "InputVector", ",", "dl", ",", "Subtarget", ")", ")", "{", "for", "(", "SDNode", "*", "Use", ":", "BoolExtracts", ")", "{", "SDValue", "MaskIdx", "=", "DAG", ".", "getZExtOrTrunc", "(", "Use", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "dl", ",", "MVT", "::", "i8", ")", ";", "SDValue", "MaskBit", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "BCVT", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "dl", ",", "BCVT", ",", "MaskBit", ",", "MaskIdx", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "BCVT", ",", "BC", ",", "Mask", ")", ";", "Res", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "MVT", "::", "i1", ",", "Res", ",", "Mask", ",", "ISD", "::", "SETEQ", ")", ";", "DCI", ".", "CombineTo", "(", "Use", ",", "Res", ")", ";", "}" ]
GCC	i386	MD	program_repair	CPU	9,323	[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	9,324	[ ".", "none", "(", ")", ")", "{" ]	[ "if", "(", "Op", "->", "getSubReg", "(", ")", "!=", "<NUM_LIT>", "\|\|", "!", "isTriviallyReMaterializable", "(", "", "Def", ")", ")", "continue", ";", "MachineInstr", "", "UseI", "=", "&", "*", "DAG", ".", "MRI", ".", "use_instr_nodbg_begin", "(", "Reg", ")", ";", "if", "(", "Def", "->", "getParent", "(", ")", "==", "UseI", "->", "getParent", "(", ")", ")", "continue", ";", "bool", "AddedToRematList", "=", "false", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "DAG", ".", "Regions", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "auto", "It", "=", "DAG", ".", "LiveIns", "[", "I", "]", ".", "find", "(", "Reg", ")", ";", "if", "(", "It", "!=", "DAG", ".", "LiveIns", "[", "I", "]", ".", "end", "(", ")", "&&", "!", "It", "->", "second" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	9,325	[ "}" ]	[ "LRegion", "->", "setRegionMRT", "(", "Region", ")", ";", "Region", "->", "setLinearizedRegion", "(", "LRegion", ")", ";", "LRegion", "->", "setParent", "(", "Region", "->", "getParent", "(", ")", "?", "Region", "->", "getParent", "(", ")", "->", "getLinearizedRegion", "(", ")", ":", "nullptr", ")", ";" ]
LLVM	X86	TD	stmt_completion	CPU	9,326	[ "(", "VROUNDPSm", "addr", ":", "$", "src", ",", "(", "i32", "<NUM_LIT>", ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v4f32", "(", "frint", "(", "loadv4f32", "addr", ":", "$", "src", ")", ")", ")", "," ]
GCC	mn10300	MD	next_suggestion	MPU	9,327	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "div", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sqrt", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC_FLOAT", "CC_REG", ")", ")", "]", "<STR_LIT>" ]
LLVM	AArch64	TD	stmt_completion	CPU	9,328	[ "=", "<NUM_LIT>", ";" ]	[ "let", "isAuthenticated", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "M", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
GCC	loongarch	MD	next_suggestion	CPU	9,329	[ "<STR_LIT>" ]	[ "(", "addmul", ":", "V2DI", "(", "zero_extend", ":", "V2DI", "(", "vec_select", ":", "V2SI", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "(", "sign_extend", ":", "V2DI", "(", "vec_select", ":", "V2SI", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", ")", "]" ]
LLVM	XNCM	CPP	next_suggestion	CPU	9,330	[ "}" ]	[ "void", "setRAIndex", "(", "int", "Index", ")", "{", "ReturnAddrIndex", "=", "Index", ";" ]
GCC	avr	MD	next_suggestion	MPU	9,331	[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extract", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM	CPP	code_generation	CPU	9,332	[ "bool", "MVEVPTOptimisations", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "ARMSubtarget", "&", "STI", "=", "static_cast", "<", "const", "ARMSubtarget", "&", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ")", ";", "if", "(", "!", "STI", ".", "isThumb2", "(", ")", "\|\|", "!", "STI", ".", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "******* ARM MVE VPT Optimisations ******\\n", "<STR_LIT>", "<<", "<STR_LIT>", "****** Function: ", "<STR_LIT>", "<<", "Fn", ".", "getName", "(", ")", "<<", "'", "\\n", "'", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "Fn", ")", "{", "Modified", "\|=", "ReplaceVCMPsByVPNOTs", "(", "MBB", ")", ";", "Modified", "\|=", "ReduceOldVCCRValueUses", "(", "MBB", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "************************************\\n", "<STR_LIT>", ")", ";", "return", "Modified", ";", "}" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM	ARM64	TD	stmt_completion	CPU	9,333	[ ";" ]	[ "let", "Name", "=", "<STR_LIT>" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	9,334	[ "break", ";" ]	[ "case", "Hexagon", "::", "J2_jumpr", ":", "case", "Hexagon", "::", "JMPret", ":", "DstReg", "=", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Hexagon", "::", "R31", "==", "DstReg", ")", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "break", ";", "case", "Hexagon", "::", "J2_jumprt", ":", "case", "Hexagon", "::", "J2_jumprf", ":", "case", "Hexagon", "::", "J2_jumprtnew", ":", "case", "Hexagon", "::", "J2_jumprfnew", ":", "case", "Hexagon", "::", "JMPrett", ":", "case", "Hexagon", "::", "JMPretf", ":", "case", "Hexagon", "::", "JMPrettnew", ":", "case", "Hexagon", "::", "JMPretfnew", ":", "case", "Hexagon", "::", "JMPrettnewpt", ":", "case", "Hexagon", "::", "JMPretfnewpt", ":", "DstReg", "=", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SrcReg", "=", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "(", "HexagonMCInstrInfo", "::", "isPredReg", "(", "SrcReg", ")", "&&", "(", "Hexagon", "::", "P0", "==", "SrcReg", ")", ")", "&&", "(", "Hexagon", "::", "R31", "==", "DstReg", ")", ")", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "break", ";", "case", "Hexagon", "::", "L4_return_t", ":", "case", "Hexagon", "::", "L4_return_f", ":", "case", "Hexagon", "::", "L4_return_tnew_pnt", ":", "case", "Hexagon", "::", "L4_return_fnew_pnt", ":", "case", "Hexagon", "::", "L4_return_tnew_pt", ":", "case", "Hexagon", "::", "L4_return_fnew_pt", ":", "SrcReg", "=", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Hexagon", "::", "P0", "==", "SrcReg", ")", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "break", ";", "case", "Hexagon", "::", "S2_storeri_io", ":", "Src1Reg", "=", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Src2Reg", "=", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "HexagonMCInstrInfo", "::", "isIntReg", "(", "Src1Reg", ")", "&&", "HexagonMCInstrInfo", "::", "isIntRegForSubInst", "(", "Src2Reg", ")", "&&", "Hexagon", "::", "R29", "==", "Src1Reg", "&&", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "if", "(", "HexagonMCInstrInfo", "::", "isIntRegForSubInst", "(", "Src1Reg", ")", "&&", "HexagonMCInstrInfo", "::", "isIntRegForSubInst", "(", "Src2Reg", ")", "&&", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "break", ";", "case", "Hexagon", "::", "S2_storerb_io", ":", "Src1Reg", "=", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Src2Reg", "=", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "HexagonMCInstrInfo", "::", "isIntRegForSubInst", "(", "Src1Reg", ")", "&&", "HexagonMCInstrInfo", "::", "isIntRegForSubInst", "(", "Src2Reg", ")", "&&", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "break", ";", "case", "Hexagon", "::", "S2_storerh_io", ":", "Src1Reg", "=", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Src2Reg", "=", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "HexagonMCInstrInfo", "::", "isIntRegForSubInst", "(", "Src1Reg", ")", "&&", "HexagonMCInstrInfo", "::", "isIntRegForSubInst", "(", "Src2Reg", ")", "&&", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "break", ";", "case", "Hexagon", "::", "S2_storerd_io", ":", "Src1Reg", "=", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Src2Reg", "=", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "HexagonMCInstrInfo", "::", "isDblRegForSubInst", "(", "Src2Reg", ")", "&&", "HexagonMCInstrInfo", "::", "isIntReg", "(", "Src1Reg", ")", "&&", "Hexagon", "::", "R29", "==", "Src1Reg", "&&", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "isShiftedInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "break", ";", "case", "Hexagon", "::", "S4_storeiri_io", ":", "Src1Reg", "=", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "HexagonMCInstrInfo", "::", "isIntRegForSubInst", "(", "Src1Reg", ")", "&&", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "&&", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]
LLVM	AVR	CPP	program_repair	MPU	9,335	[ "<FIXS>", "Ctx", ".", "reportError", "(", "MI", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "Expected either Y or Z register", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "<FIXE>" ]	[ "switch", "(", "RegOp", ".", "getReg", "(", ")", ")", "{", "default", ":", "<BUGS>", "llvm_unreachable", "(", "<STR_LIT>", "Expected either Y or Z register", "<STR_LIT>", ")", ";", "<BUGE>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "RegBit", "=", "<NUM_LIT>", ";", "break", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	9,336	[ ".", "getImm", "(", ")", ",", "<NUM_LIT>", ")", ";" ]	[ "let", "MCOperandPredicate", "=", "[", "{", "if", "(", "!", "MCOp", ".", "isImm", "(", ")", ")", "return", "false", ";", "int64_t", "Val", "=", "AArch64_AM", ":", ":", "decodeLogicalImmediate", "(", "MCOp" ]
LLVM	X86	CPP	next_suggestion	CPU	9,337	[ "addPass", "(", "createX86PadShortFunctions", "(", ")", ")", ";" ]	[ "void", "X86PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "new", "X86ExecutionDepsFix", "(", ")", ")", ";", "if", "(", "UseVZeroUpper", ")", "addPass", "(", "createX86IssueVZeroUpperPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createX86FixupBWInsts", "(", ")", ")", ";" ]
GCC	mips	MD	program_repair	CPU	9,338	[ "<FIXS>", "#", "ifndef", "NO_MD_PROTOTYPESrtx", "(", "", "genfn", ")", "PROTO", "(", "(", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ")", ")", "#", "elsertx", "(", "", "genfn", ")", "(", ")", "#", "endifgenfn", "=", "gen_xmulsi3_highpart_internal", "<FIXE>" ]	[ "{", "rtx", "dummy", "=", "gen_rtx", "(", "SIGN_EXTEND", ",", "DImode", ",", "const0_rtx", ")", "rtx", "dummy2", "=", "gen_rtx_LSHIFTRT", "(", "DImode", ",", "const0_rtx", ",", "const0_rtx", ")", "<BUGS>", "rtx", "(", "", "genfn", ")", "(", ")", "=", "gen_xmulsi3_highpart_internal", "<BUGE>", "emit_insn", "(", "(", "", "genfn", ")", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "dummy", ",", "dummy", ",", "dummy2", ")", ")", "DONE" ]
GCC	arm	MD	program_repair	CPU	9,339	[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]	[ "operands", "[", "<NUM_LIT>", "]", "=", "gen_lowpart", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")", "(", "define_expand", "<STR_LIT>" ]
GCC	aarch64	MD	stmt_completion	CPU	9,340	[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "vec_select", ":", "<", "VHALF", ">", "(", "match_operand", ":", "VQ_HSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VQ_HSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "vec_duplicate", ":", "<", "VWIDE", ">", "(", "sign_extend", ":", "<", "VWIDE_S", ">", "(", "vec_select", ":", "<", "VEL", ">", "(", "match_operand", ":", "<", "VCOND", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "match_operand", ":", "SI" ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,341	[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	9,342	[ "MachineInstr", "&", "MI", ")", "{" ]	[ "static", "bool", "isSMEMClauseInst", "(", "const" ]
GCC	avr	MD	next_suggestion	MPU	9,343	[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]	[ "(", "define_peephole2", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashift", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
GCC	h8300	CPP	next_suggestion	MPU	9,344	[ "if", "(", "!", "pop_p", ")", "x", "=", "Fpa", "(", "x", ")", ";" ]	[ "if", "(", "!", "return_p", "&&", "nregs", "==", "<NUM_LIT>", ")", "{", "if", "(", "pop_p", ")", "pop", "(", "regno", ")", ";", "else", "push", "(", "regno", ")", ";", "return", ";", "}", "vec", "=", "rtvec_alloc", "(", "(", "return_p", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "+", "nregs", "+", "<NUM_LIT>", ")", ";", "sp", "=", "stack_pointer_rtx", ";", "i", "=", "<NUM_LIT>", ";", "if", "(", "return_p", ")", "{", "RTVEC_ELT", "(", "vec", ",", "i", ")", "=", "ret_rtx", ";", "i", "++", ";", "}", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "nregs", ";", "j", "++", ")", "{", "rtx", "lhs", ",", "rhs", ";", "if", "(", "pop_p", ")", "{", "lhs", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", "+", "j", ")", ";", "rhs", "=", "gen_rtx_MEM", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "sp", ",", "(", "nregs", "-", "j", "-", "<NUM_LIT>", ")", "", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "lhs", "=", "gen_rtx_MEM", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "sp", ",", "(", "j", "+", "<NUM_LIT>", ")", "", "-", "<NUM_LIT>", ")", ")", ";", "rhs", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", "+", "j", ")", ";", "}", "RTVEC_ELT", "(", "vec", ",", "i", "+", "j", ")", "=", "gen_rtx_SET", "(", "lhs", ",", "rhs", ")", ";", "}", "offset", "=", "GEN_INT", "(", "(", "pop_p", "?", "nregs", ":", "-", "nregs", ")", "*", "<NUM_LIT>", ")", ";", "RTVEC_ELT", "(", "vec", ",", "i", "+", "j", ")", "=", "gen_rtx_SET", "(", "sp", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "sp", ",", "offset", ")", ")", ";", "x", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "vec", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,345	[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]
GCC	rs6000	CPP	code_generation	CPU	9,346	[ "void", "rs6000_expand_atomic_compare_and_swap", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "boolval", ",", "retval", ",", "mem", ",", "oldval", ",", "new", "val", ",", "cond", ";", "rtx", "label1", ",", "label2", ",", "x", ",", "mask", ",", "shift", ";", "machine_mode", "mode", ",", "or", "ig_mode", ";", "enum", "memmodel", "mod_s", ",", "mod_f", ";", "bool", "is_weak", ";", "boolval", "=", "operands", "[", "<NUM_LIT>", "]", ";", "retval", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mem", "=", "operands", "[", "<NUM_LIT>", "]", ";", "oldval", "=", "operands", "[", "<NUM_LIT>", "]", ";", "new", "val", "=", "operands", "[", "<NUM_LIT>", "]", ";", "is_weak", "=", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "!=", "<NUM_LIT>", ")", ";", "mod_s", "=", "memmodel_base", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "mod_f", "=", "memmodel_base", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "or", "ig_mode", "=", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "mask", "=", "shift", "=", "NULL_RTX", ";", "if", "(", "mode", "==", "QImode", "\|\|", "mode", "==", "HImode", ")", "{", "oldval", "=", "convert_modes", "(", "SImode", ",", "mode", ",", "oldval", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "TARGET_SYNC_HI_QI", ")", "{", "mem", "=", "rs6000_adjust_atomic_subword", "(", "mem", ",", "&", "shift", ",", "&", "mask", ")", ";", "oldval", "=", "expand_simple_binop", "(", "SImode", ",", "ASHIFT", ",", "oldval", ",", "shift", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "new", "val", "=", "convert_modes", "(", "SImode", ",", "mode", ",", "new", "val", ",", "<NUM_LIT>", ")", ";", "new", "val", "=", "expand_simple_binop", "(", "SImode", ",", "ASHIFT", ",", "new", "val", ",", "shift", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "}", "retval", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "mode", "=", "SImode", ";", "}", "else", "if", "(", "reg_overlap_mentioned_p", "(", "retval", ",", "oldval", ")", ")", "oldval", "=", "copy_to_reg", "(", "oldval", ")", ";", "if", "(", "mode", "!=", "TImode", "&&", "!", "reg_or_short_operand", "(", "oldval", ",", "mode", ")", ")", "oldval", "=", "copy_to_mode_reg", "(", "mode", ",", "oldval", ")", ";", "if", "(", "reg_overlap_mentioned_p", "(", "retval", ",", "new", "val", ")", ")", "new", "val", "=", "copy_to_reg", "(", "new", "val", ")", ";", "mem", "=", "rs6000_pre_atomic_barrier", "(", "mem", ",", "mod_s", ")", ";", "label1", "=", "NULL_RTX", ";", "if", "(", "!", "is_weak", ")", "{", "label1", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "gen_label_rtx", "(", ")", ")", ";", "emit_label", "(", "XEXP", "(", "label1", ",", "<NUM_LIT>", ")", ")", ";", "}", "label2", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "gen_label_rtx", "(", ")", ")", ";", "emit_load_locked", "(", "mode", ",", "retval", ",", "mem", ")", ";", "x", "=", "retval", ";", "if", "(", "mask", ")", "x", "=", "expand_simple_binop", "(", "SImode", ",", "AND", ",", "retval", ",", "mask", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "cond", "=", "gen_reg_rtx", "(", "CCmode", ")", ";", "if", "(", "mode", "!=", "TImode", ")", "x", "=", "gen_rtx_COMPARE", "(", "CCmode", ",", "x", ",", "oldval", ")", ";", "else", "{", "rtx", "xor", "<NUM_LIT>", "_", "result", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "rtx", "xor", "<NUM_LIT>", "_", "result", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "rtx", "or", "_", "result", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "rtx", "new", "_", "word0", "=", "simplify_gen_subreg", "(", "DImode", ",", "x", ",", "TImode", ",", "<NUM_LIT>", ")", ";", "rtx", "new", "_", "word1", "=", "simplify_gen_subreg", "(", "DImode", ",", "x", ",", "TImode", ",", "<NUM_LIT>", ")", ";", "rtx", "old_word0", "=", "simplify_gen_subreg", "(", "DImode", ",", "oldval", ",", "TImode", ",", "<NUM_LIT>", ")", ";", "rtx", "old_word1", "=", "simplify_gen_subreg", "(", "DImode", ",", "oldval", ",", "TImode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_xordi3", "(", "xor", "<NUM_LIT>", "_", "result", ",", "new", "_", "word0", ",", "old_word0", ")", ")", ";", "emit_insn", "(", "gen_xordi3", "(", "xor", "<NUM_LIT>", "_", "result", ",", "new", "_", "word1", ",", "old_word1", ")", ")", ";", "emit_insn", "(", "gen_iordi3", "(", "or", "_", "result", ",", "xor", "<NUM_LIT>", "_", "result", ",", "xor", "<NUM_LIT>", "_", "result", ")", ")", ";", "x", "=", "gen_rtx_COMPARE", "(", "CCmode", ",", "or", "_", "result", ",", "const0_rtx", ")", ";", "}", "emit_insn", "(", "gen_rtx_SET", "(", "cond", ",", "x", ")", ")", ";", "x", "=", "gen_rtx_NE", "(", "VOIDmode", ",", "cond", ",", "const0_rtx", ")", ";", "emit_unlikely_jump", "(", "x", ",", "label2", ")", ";", "x", "=", "new", "val", ";", "if", "(", "mask", ")", "x", "=", "rs6000_mask_atomic_subword", "(", "retval", ",", "new", "val", ",", "mask", ")", ";", "emit_store_conditional", "(", "or", "ig_mode", ",", "cond", ",", "mem", ",", "x", ")", ";", "if", "(", "!", "is_weak", ")", "{", "x", "=", "gen_rtx_NE", "(", "VOIDmode", ",", "cond", ",", "const0_rtx", ")", ";", "emit_unlikely_jump", "(", "x", ",", "label1", ")", ";", "}", "if", "(", "!", "is_mm_relaxed", "(", "mod_f", ")", ")", "emit_label", "(", "XEXP", "(", "label2", ",", "<NUM_LIT>", ")", ")", ";", "rs6000_post_atomic_barrier", "(", "mod_s", ")", ";", "if", "(", "is_mm_relaxed", "(", "mod_f", ")", ")", "emit_label", "(", "XEXP", "(", "label2", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "shift", ")", "rs6000_finish_atomic_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "retval", ",", "shift", ")", ";", "else", "if", "(", "mode", "!=", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "convert_move", "(", "operands", "[", "<NUM_LIT>", "]", ",", "retval", ",", "<NUM_LIT>", ")", ";", "x", "=", "gen_rtx_EQ", "(", "SImode", ",", "cond", ",", "const0_rtx", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "boolval", ",", "x", ")", ")", ";", "}" ]	[ "Expand", "an", "atomic", "compare", "and", "swap", "operation", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,347	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_subh_h16_hh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_679309b8", ",", "TypeALU64", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	9,348	[ ";" ]	[ "def", "VecListFourQWordIndexAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,349	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	i386	MD	next_suggestion	CPU	9,350	[ "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", ")", "]", ")" ]	[ "[", "(", "parallel", "[", "(", "set", "(", "reg", ":", "CC", "FLAGS_REG", ")", "(", "compare", ":", "CC", "(", "mem", ":", "BLK", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "mem", ":", "BLK", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", "(", "use", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "use", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")" ]
GCC	arm	CPP	stmt_completion	CPU	9,351	[ "b", ",", "_", "_", "index", ")", ";" ]	[ "return", "_", "_", "builtin_neon_vcmlaq_lane180v8hf", "(", "_", "_", "r", ",", "_", "_", "a", ",", "_", "_" ]
GCC	powerpcspe	CPP	code_generation	CPU	9,352	[ "bool", "rs6000_special_adjust_field_align_p", "(", "tree", "type", ",", "unsigned", "int", "computed", ")", "{", "if", "(", "TARGET_ALTIVEC", "&&", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", ")", "{", "if", "(", "computed", "!=", "<NUM_LIT>", ")", "{", "static", "bool", "warned", ";", "if", "(", "!", "warned", "&&", "warn_psabi", ")", "{", "warned", "=", "true", ";", "inform", "(", "input_location", ",", "<STR_LIT>", "the layout of aggregates containing vectors with", "<STR_LIT>", "<STR_LIT>", " %d-byte alignment has changed in GCC 5", "<STR_LIT>", ",", "computed", "/", "BITS_PER_UNIT", ")", ";", "}", "}", "return", "false", ";", "}", "return", "false", ";", "}" ]	[ "Previous", "GCC", "releases", "forced", "all", "vector", "types", "to", "have", "16-byte", "alignment", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,353	[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]	[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
GCC	alpha	MD	stmt_completion	MPU	9,354	[ "operands", "[", "<NUM_LIT>", "]", ")", ")" ]	[ "emit_insn", "(", "gen_mskxl", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "mask", "," ]
LLVM	Hexagon	TD	stmt_completion	DSP	9,355	[ ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>" ]
LLVM	AArch64	TD	stmt_completion	CPU	9,356	[ "=", "<NUM_LIT>", ";" ]	[ "def", "Srr", ":", "BaseFPCondComparison", "<", "signalAllNans", ",", "FPR32", ",", "mnemonic", ",", "[", "(", "set", "NZCV", ",", "(", "OpNode", "(", "f32", "FPR32", ":", "$", "Rn", ")", ",", "(", "f32", "FPR32", ":", "$", "Rm", ")", ",", "(", "i32", "imm", ":", "$", "nzcv", ")", ",", "(", "i32", "imm", ":", "$", "cond", ")", ",", "NZCV", ")", ")", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	9,357	[ "uint64_t", "RegBits", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ",", "Fixups", ",", "STI", ")", "<<", "<NUM_LIT>", ";" ]	[ "uint64_t", "PPCMCCodeEmitter", "::", "getMemRI34PCRelEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "assert", "(", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "Expecting an immediate.", "<STR_LIT>", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	9,358	[ "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_addh_l16_sat_ll", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
LLVM	PowerPC	TD	stmt_completion	CPU	9,359	[ "(", "instrs", "(", "instregex", "<STR_LIT>", ")", ",", "LWAUX", ")", ">", ";" ]	[ "def", ":", "InstRW", "<", "[", "P9_LoadAndALUOp_6C", ",", "P9_ALU_2C", ",", "IP_AGEN_1C", ",", "IP_EXEC_1C", ",", "IP_EXEC_1C", ",", "DISP_PAIR_1C", ",", "DISP_PAIR_1C", ",", "DISP_1C", "]", "," ]
LLVM	X86	CPP	code_generation	CPU	9,360	[ "const", "MCFixupKindInfo", "&", "X86AsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "X86", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "<STR_LIT>", "reloc_riprel_4byte", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", "reloc_riprel_4byte_movq_load", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", "reloc_riprel_4byte_relax", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", "reloc_riprel_4byte_relax_rex", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", "reloc_signed_4byte", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "reloc_signed_4byte_relax", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "reloc_global_offset_table", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "reloc_global_offset_table8", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "reloc_branch_4byte_pcrel", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "}", ";", "if", "(", "Kind", ">=", "FirstLiteralRelocationKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "FK_NONE", ")", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", "Invalid kind!", "<STR_LIT>", ")", ";", "assert", "(", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ".", "Name", "&&", "<STR_LIT>", "Empty fixup name!", "<STR_LIT>", ")", ";", "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";", "}" ]	[ "Get", "information", "on", "a", "fixup", "kind", "." ]
LLVM	Mips	CPP	next_suggestion	CPU	9,361	[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i32", ",", "ResNode", ",", "Lo", ")", ";" ]	[ "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "GA", "}", ";", "if", "(", "!", "isa", "<", "Function", ">", "(", "GV", ")", "&&", "IsGlobalInSmallSection", "(", "GV", ")", ")", "{", "SDValue", "GPRelNode", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "SDValue", "GOT", "=", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "MVT", "::", "i32", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i32", ",", "GOT", ",", "GPRelNode", ")", ";", "}", "SDValue", "HiPart", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "GA", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i32", ",", "HiPart", ",", "Lo", ")", ";", "}", "else", "{", "SDValue", "ResNode", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i32", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "GA", ",", "NULL", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "GV", "->", "hasLocalLinkage", "(", ")", "\|\|", "isa", "<", "Function", ">", "(", "GV", ")", ")", "return", "ResNode", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "GA", ")", ";" ]
GCC	sparc	MD	stmt_completion	CPU	9,362	[ ")", "]", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "P", "[", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_EDGE8LN", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC	m32c	MD	next_suggestion	MPU	9,363	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SI", "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
LLVM	AArch64	TD	next_suggestion	CPU	9,364	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zt", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	9,365	[ "}" ]	[ "Out", ".", "code_properties", "\|=", "AMD_CODE_PROPERTY_IS_PTR64", ";", "if", "(", "CurrentProgramInfo", ".", "DynamicCallStack", ")", "Out", ".", "code_properties", "\|=", "AMD_CODE_PROPERTY_IS_DYNAMIC_CALLSTACK", ";", "AMD_HSA_BITS_SET", "(", "Out", ".", "code_properties", ",", "AMD_CODE_PROPERTY_PRIVATE_ELEMENT_SIZE", ",", "getElementByteSizeValue", "(", "STM", ".", "getMaxPrivateElementSize", "(", "true", ")", ")", ")", ";", "if", "(", "MFI", "->", "hasPrivateSegmentBuffer", "(", ")", ")", "{", "Out", ".", "code_properties", "\|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_PRIVATE_SEGMENT_BUFFER", ";", "}", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "Out", ".", "code_properties", "\|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "MFI", "->", "hasQueuePtr", "(", ")", ")", "Out", ".", "code_properties", "\|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_QUEUE_PTR", ";", "if", "(", "MFI", "->", "hasKernargSegmentPtr", "(", ")", ")", "Out", ".", "code_properties", "\|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_KERNARG_SEGMENT_PTR", ";", "if", "(", "MFI", "->", "hasDispatchID", "(", ")", ")", "Out", ".", "code_properties", "\|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_ID", ";", "if", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", "Out", ".", "code_properties", "\|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_FLAT_SCRATCH_INIT", ";", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "Out", ".", "code_properties", "\|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "STM", ".", "isXNACKEnabled", "(", ")", ")", "Out", ".", "code_properties", "\|=", "AMD_CODE_PROPERTY_IS_XNACK_SUPPORTED", ";", "Align", "MaxKernArgAlign", ";", "Out", ".", "kernarg_segment_byte_size", "=", "STM", ".", "getKernArgSegmentSize", "(", "F", ",", "MaxKernArgAlign", ")", ";", "Out", ".", "wavefront_sgpr_count", "=", "CurrentProgramInfo", ".", "NumSGPR", ";", "Out", ".", "workitem_vgpr_count", "=", "CurrentProgramInfo", ".", "NumVGPR", ";", "Out", ".", "workitem_private_segment_byte_size", "=", "CurrentProgramInfo", ".", "ScratchSize", ";", "Out", ".", "workgroup_group_segment_byte_size", "=", "CurrentProgramInfo", ".", "LDSSize", ";", "Out", ".", "kernarg_segment_alignment", "=", "Log2", "(", "std", "::", "max", "(", "Align", "(", "<NUM_LIT>", ")", ",", "MaxKernArgAlign", ")", ")", ";" ]
GCC	i386	CPP	code_generation	CPU	9,366	[ "static", "void", "output_pic_addr_const", "(", "FILE", "", "file", ",", "rtx", "x", ",", "int", "code", ")", "{", "char", "buf", "[", "<NUM_LIT>", "]", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "PC", ":", "gcc_assert", "(", "flag_pic", ")", ";", "putc", "(", "'", ".", "'", ",", "file", ")", ";", "break", ";", "case", "SYMBOL_REF", ":", "if", "(", "TARGET_64BIT", "\|\|", "!", "TARGET_MACHO_BRANCH_ISLANDS", ")", "output_addr_const", "(", "file", ",", "x", ")", ";", "else", "{", "const", "char", "", "name", "=", "XSTR", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "SYMBOL_REF_DECL", "(", "x", ")", ")", "mark_decl_referenced", "(", "SYMBOL_REF_DECL", "(", "x", ")", ")", ";", "if", "(", "MACHOPIC_INDIRECT", "&&", "machopic_classify_symbol", "(", "x", ")", "==", "MACHOPIC_UNDEFINED_FUNCTION", ")", "name", "=", "machopic_indirection_name", "(", "x", ",", "true", ")", ";", "assemble_name", "(", "file", ",", "name", ")", ";", "}", "if", "(", "!", "TARGET_MACHO", "&&", "!", "(", "TARGET_64BIT", "&&", "TARGET_PECOFF", ")", "&&", "code", "==", "'", "P", "'", "&&", "!", "SYMBOL_REF_LOCAL_P", "(", "x", ")", ")", "fputs", "(", "<STR_LIT>", "@PLT", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "LABEL_REF", ":", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "case", "CODE_LABEL", ":", "ASM_GENERATE_INTERNAL_LABEL", "(", "buf", ",", "<STR_LIT>", "L", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "x", ")", ")", ";", "assemble_name", "(", "asm_out_file", ",", "buf", ")", ";", "break", ";", "case", "CONST_INT", ":", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "INTVAL", "(", "x", ")", ")", ";", "break", ";", "case", "CONST", ":", "output_pic_addr_const", "(", "file", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "code", ")", ";", "break", ";", "case", "CONST_DOUBLE", ":", "if", "(", "GET_MODE", "(", "x", ")", "==", "VOIDmode", ")", "{", "if", "(", "CONST_DOUBLE_HIGH", "(", "x", ")", "\|\|", "CONST_DOUBLE_LOW", "(", "x", ")", "<", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ",", "(", "unsigned", "long", ")", "CONST_DOUBLE_HIGH", "(", "x", ")", ",", "(", "unsigned", "long", ")", "CONST_DOUBLE_LOW", "(", "x", ")", ")", ";", "else", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "CONST_DOUBLE_LOW", "(", "x", ")", ")", ";", "}", "else", "output_operand_lossage", "(", "<STR_LIT>", "floating constant misused", "<STR_LIT>", ")", ";", "break", ";", "case", "PLUS", ":", "if", "(", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "output_pic_addr_const", "(", "file", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "code", ")", ";", "putc", "(", "'", "+", "'", ",", "file", ")", ";", "output_pic_addr_const", "(", "file", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "code", ")", ";", "}", "else", "{", "gcc_assert", "(", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ";", "output_pic_addr_const", "(", "file", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "code", ")", ";", "putc", "(", "'", "+", "'", ",", "file", ")", ";", "output_pic_addr_const", "(", "file", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "code", ")", ";", "}", "break", ";", "case", "MINUS", ":", "if", "(", "!", "TARGET_MACHO", ")", "putc", "(", "ASSEMBLER_DIALECT", "==", "ASM_INTEL", "?", "'", "(", "'", ":", "'", "[", "'", ",", "file", ")", ";", "output_pic_addr_const", "(", "file", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "code", ")", ";", "putc", "(", "'", "-", "'", ",", "file", ")", ";", "output_pic_addr_const", "(", "file", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "code", ")", ";", "if", "(", "!", "TARGET_MACHO", ")", "putc", "(", "ASSEMBLER_DIALECT", "==", "ASM_INTEL", "?", "'", ")", "'", ":", "'", "]", "'", ",", "file", ")", ";", "break", ";", "case", "UNSPEC", ":", "if", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_STACK_CHECK", ")", "{", "bool", "f", "=", "i386_asm_output_addr_const_extra", "(", "file", ",", "x", ")", ";", "gcc_assert", "(", "f", ")", ";", "break", ";", "}", "gcc_assert", "(", "XVECLEN", "(", "x", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "output_pic_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "code", ")", ";", "switch", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", ")", "{", "case", "UNSPEC_GOT", ":", "fputs", "(", "<STR_LIT>", "@GOT", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_GOTOFF", ":", "fputs", "(", "<STR_LIT>", "@GOTOFF", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_PLTOFF", ":", "fputs", "(", "<STR_LIT>", "@PLTOFF", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_PCREL", ":", "fputs", "(", "ASSEMBLER_DIALECT", "==", "ASM_ATT", "?", "<STR_LIT>", "(%rip)", "<STR_LIT>", ":", "<STR_LIT>", "[rip]", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_GOTPCREL", ":", "fputs", "(", "ASSEMBLER_DIALECT", "==", "ASM_ATT", "?", "<STR_LIT>", "@GOTPCREL(%rip)", "<STR_LIT>", ":", "<STR_LIT>", "@GOTPCREL[rip]", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_GOTTPOFF", ":", "fputs", "(", "<STR_LIT>", "@gottpoff", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_TPOFF", ":", "fputs", "(", "<STR_LIT>", "@tpoff", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_NTPOFF", ":", "if", "(", "TARGET_64BIT", ")", "fputs", "(", "<STR_LIT>", "@tpoff", "<STR_LIT>", ",", "file", ")", ";", "else", "fputs", "(", "<STR_LIT>", "@ntpoff", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_DTPOFF", ":", "fputs", "(", "<STR_LIT>", "@dtpoff", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_GOTNTPOFF", ":", "if", "(", "TARGET_64BIT", ")", "fputs", "(", "ASSEMBLER_DIALECT", "==", "ASM_ATT", "?", "<STR_LIT>", "@gottpoff(%rip)", "<STR_LIT>", ":", "<STR_LIT>", "@gottpoff[rip]", "<STR_LIT>", ",", "file", ")", ";", "else", "fputs", "(", "<STR_LIT>", "@gotntpoff", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_INDNTPOFF", ":", "fputs", "(", "<STR_LIT>", "@indntpoff", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_MACHOPIC_OFFSET", ":", "putc", "(", "'", "-", "'", ",", "file", ")", ";", "machopic_output_function_base_name", "(", "file", ")", ";", "break", ";", "default", ":", "output_operand_lossage", "(", "<STR_LIT>", "invalid UNSPEC as operand", "<STR_LIT>", ")", ";", "break", ";", "}", "break", ";", "default", ":", "output_operand_lossage", "(", "<STR_LIT>", "invalid expression as operand", "<STR_LIT>", ")", ";", "}", "}" ]	[ "Print", "an", "integer", "constant", "expression", "in", "assembler", "syntax", ".", "Addition", "and", "subtraction", "are", "the", "only", "arithmetic", "that", "may", "appear", "in", "these", "expressions", ".", "FILE", "is", "the", "stdio", "stream", "to", "write", "to", ",", "X", "is", "the", "rtx", ",", "and", "CODE", "is", "the", "operand", "print", "code", "from", "the", "output", "string", "." ]
LLVM	X86	TD	stmt_completion	CPU	9,367	[ "[", "SKLPort06", "]", ">", ";" ]	[ "def", ":", "WriteRes", "<", "WriteSETCC", "," ]
LLVM	MOS	TD	next_suggestion	MPU	9,368	[ "}" ]	[ "def", "AbsIdx", ":", "MOSBitwiseBase", "{", "let", "InOperandList", "=", "(", "ins", "Ac", ":", "$", "l", ",", "addr16", ":", "$", "addr", ",", "XY", ":", "$", "idx", ")", ";" ]
GCC	mips	CPP	program_repair	CPU	9,369	[ "<FIXS>", "fprintf", "(", "stderr", ",", "HOST_PTR_PRINTF", ",", "(", "const", "PTR", ")", "type", ")", ";", "<FIXE>" ]	[ "<STR_LIT>", "function_adv({gp reg found = %d, arg # = %2d, words = %2d}, %4s, ", "<STR_LIT>", ",", "cum", "->", "gp_reg_found", ",", "cum", "->", "arg_number", ",", "cum", "->", "arg_words", ",", "GET_MODE_NAME", "(", "mode", ")", ")", ";", "<BUGS>", "fprintf", "(", "stderr", ",", "HOST_PTR_PRINTF", ",", "type", ")", ";", "<BUGE>", "fprintf", "(", "stderr", ",", "<STR_LIT>", ", %d )\\n\\n", "<STR_LIT>", ",", "named", ")", ";", "}" ]
GCC	nios2	MD	stmt_completion	MPU	9,370	[ "]", ")" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Patmos	CPP	next_suggestion	VLIW	9,371	[ "errs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";" ]	[ "void", "printMetaData", "(", "MachineInstr", "", "instr", ",", "raw_ostream", "&", "os", ")", "const", "{", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "instr", "->", "getNumOperands", "(", ")", ";", "i", "++", ")", "{", "auto", "&", "p", "=", "instr", "->", "getOperand", "(", "i", ")", ";", "if", "(", "p", ".", "isMetadata", "(", ")", ")", "{", "const", "MDNode", "", "n", "=", "p", ".", "getMetadata", "(", ")", ";", "errs", "(", ")", "<<", "<STR_LIT>", "\\t^MetaData: ", "<STR_LIT>", ";", "n", "->", "print", "(", "errs", "(", ")", ")", ";" ]
LLVM	VE	TD	stmt_completion	CPU	9,372	[ ",", "<STR_LIT>", ")", ",", "[", "(", "set", "Tyo", ":", "$", "sx", ",", "(", "OpNode", "Tyi", ":", "$", "sy", ",", "(", "Tyi", "mOp", ":", "$", "sz", ")", ")", ")", "]", ">", ";" ]	[ "def", "rm", ":", "RR", "<", "opc", ",", "(", "outs", "RCo", ":", "$", "sx", ")", ",", "(", "ins", "RCi", ":", "$", "sy", ",", "mOp", ":", "$", "sz", ")", ",", "!", "strconcat", "(", "opcStr" ]
GCC	i386	MD	stmt_completion	CPU	9,373	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float", ":", "XF", "(", "match_operand", ":", "SWI48x", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr" ]
LLVM	AArch64	TD	next_suggestion	CPU	9,374	[ "}", "]", ">", "{", "let", "ParserMatchClass", "=", "Imm0_63Operand", ";" ]	[ "def", "timm0_63", ":", "Operand", "<", "i64", ">", ",", "TImmLeaf", "<", "i64", ",", "[", "{", "return", "(", "(", "uint64_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";" ]
GCC	sparc	CPP	stmt_completion	CPU	9,375	[ "bool", "initialize_p", "ATTRIBUTE_UNUSED", ")", "{" ]	[ "static", "tree", "sparc_builtin_decl", "(", "unsigned", "code", "," ]
GCC	nios2	MD	stmt_completion	MPU	9,376	[ "(", ")", ")" ]	[ "{", "if", "(", "nios2_expand_return" ]
GCC	arm	CPP	program_repair	CPU	9,377	[ "<FIXS>", "nelems", "=", "vector_size", "*", "nvectors", "/", "int_size_in_bytes", "(", "elem_type", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>" ]	[ "gcc_assert", "(", "reg_size", "%", "vector_size", "==", "<NUM_LIT>", ")", ";", "nvectors", "=", "reg_size", "/", "vector_size", ";", "if", "(", "mem_mode", "==", "reg_mode", ")", "<BUGS>", "nelems", "=", "vector_size", "*", "nvectors", ";", "<BUGE>", "elsenelems", "=", "nvectors", ";", "<BUGS>", "gcc_assert", "(", "POINTER_TYPE_P", "(", "TREE_TYPE", "(", "exp", ")", ")", ")", ";", "elem_type", "=", "TREE_TYPE", "(", "TREE_TYPE", "(", "exp", ")", ")", ";", "<BUGE>", "upper_bound", "=", "build_int_cst", "(", "size_type_node", ",", "nelems", "-", "<NUM_LIT>", ")", ";", "array_type", "=", "build_array_type", "(", "elem_type", ",", "build_index_type", "(", "upper_bound", ")", ")", ";" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	9,378	[ "I", "<", "E", ";", "++", "I", ")", "{" ]	[ "Changed", "=", "true", ";", "continue", ";", "}", "if", "(", "UseEmpty", "[", "TargetRegisterInfo", "::", "virtReg2Index", "(", "OldReg", ")", "]", ")", "{", "unsigned", "Opc", "=", "getDropOpcode", "(", "RC", ")", ";", "MachineInstr", "", "Drop", "=", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "NewReg", ")", ";", "Drop", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsKill", "(", ")", ";", "}", "else", "{", "unsigned", "LocalId", "=", "getLocalId", "(", "Reg2Local", ",", "CurLocal", ",", "OldReg", ")", ";", "unsigned", "Opc", "=", "getSetLocalOpcode", "(", "RC", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addImm", "(", "LocalId", ")", ".", "addReg", "(", "NewReg", ")", ";", "}", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "NewReg", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", "false", ")", ";", "MFI", ".", "stackifyVReg", "(", "NewReg", ")", ";", "Changed", "=", "true", ";", "}", "}", "MachineInstr", "", "InsertPt", "=", "&", "MI", ";", "for", "(", "MachineOperand", "&", "MO", ":", "reverse", "(", "MI", ".", "explicit_uses", "(", ")", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "OldReg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "assert", "(", "MI", ".", "isInlineAsm", "(", ")", ")", ";", "unsigned", "LocalId", "=", "getLocalId", "(", "Reg2Local", ",", "CurLocal", ",", "OldReg", ")", ";", "MI", ".", "untieRegOperand", "(", "MI", ".", "getOperandNo", "(", "&", "MO", ")", ")", ";", "MO", ".", "ChangeToImmediate", "(", "LocalId", ")", ";", "continue", ";", "}", "if", "(", "MFI", ".", "isVRegStackified", "(", "OldReg", ")", ")", "{", "InsertPt", "=", "findStartOfTree", "(", "MO", ",", "MRI", ",", "MFI", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "isInlineAsm", "(", ")", ")", "{", "unsigned", "LocalId", "=", "getLocalId", "(", "Reg2Local", ",", "CurLocal", ",", "OldReg", ")", ";", "MI", ".", "untieRegOperand", "(", "MI", ".", "getOperandNo", "(", "&", "MO", ")", ")", ";", "MO", ".", "ChangeToImmediate", "(", "LocalId", ")", ";", "continue", ";", "}", "unsigned", "LocalId", "=", "getLocalId", "(", "Reg2Local", ",", "CurLocal", ",", "OldReg", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "OldReg", ")", ";", "unsigned", "NewReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "Opc", "=", "getGetLocalOpcode", "(", "RC", ")", ";", "InsertPt", "=", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ",", "NewReg", ")", ".", "addImm", "(", "LocalId", ")", ";", "MO", ".", "setReg", "(", "NewReg", ")", ";", "MFI", ".", "stackifyVReg", "(", "NewReg", ")", ";", "Changed", "=", "true", ";", "}", "if", "(", "WebAssembly", "::", "isCopy", "(", "MI", ")", ")", "{", "MRI", ".", "replaceRegWith", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "Changed", "=", "true", ";", "}", "}", "}", "MFI", ".", "setNumLocals", "(", "CurLocal", "-", "MFI", ".", "getParams", "(", ")", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MRI", ".", "getNumVirtRegs", "(", ")", ";" ]
LLVM	X86	TD	next_suggestion	CPU	9,379	[ "if", "(", "auto", "*", "Store", "=", "dyn_cast", "<", "MaskedStoreSDNode", ">", "(", "N", ")", ")", "return", "Store", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";" ]	[ "return", "getI8Imm", "(", "X86", ":", ":", "getExtractVEXTRACT256Immediate", "(", "N", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "INSERT_get_vinsert256_imm", ":", "SDNodeXForm", "<", "insert_subvector", ",", "[", "{", "return", "getI8Imm", "(", "X86", ":", ":", "getInsertVINSERT256Immediate", "(", "N", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "vextract128_extract", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "bigvec", ",", "node", ":", "$", "index", ")", ",", "(", "extract_subvector", "node", ":", "$", "bigvec", ",", "node", ":", "$", "index", ")", ",", "[", "{", "return", "X86", ":", ":", "isVEXTRACT128Index", "(", "N", ")", ";", "}", "]", ",", "EXTRACT_get_vextract128_imm", ">", ";", "def", "vinsert128_insert", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "bigvec", ",", "node", ":", "$", "smallvec", ",", "node", ":", "$", "index", ")", ",", "(", "insert_subvector", "node", ":", "$", "bigvec", ",", "node", ":", "$", "smallvec", ",", "node", ":", "$", "index", ")", ",", "[", "{", "return", "X86", ":", ":", "isVINSERT128Index", "(", "N", ")", ";", "}", "]", ",", "INSERT_get_vinsert128_imm", ">", ";", "def", "vextract256_extract", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "bigvec", ",", "node", ":", "$", "index", ")", ",", "(", "extract_subvector", "node", ":", "$", "bigvec", ",", "node", ":", "$", "index", ")", ",", "[", "{", "return", "X86", ":", ":", "isVEXTRACT256Index", "(", "N", ")", ";", "}", "]", ",", "EXTRACT_get_vextract256_imm", ">", ";", "def", "vinsert256_insert", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "bigvec", ",", "node", ":", "$", "smallvec", ",", "node", ":", "$", "index", ")", ",", "(", "insert_subvector", "node", ":", "$", "bigvec", ",", "node", ":", "$", "smallvec", ",", "node", ":", "$", "index", ")", ",", "[", "{", "return", "X86", ":", ":", "isVINSERT256Index", "(", "N", ")", ";", "}", "]", ",", "INSERT_get_vinsert256_imm", ">", ";", "def", "masked_load_aligned128", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "src1", ",", "node", ":", "$", "src2", ",", "node", ":", "$", "src3", ")", ",", "(", "masked_load", "node", ":", "$", "src1", ",", "node", ":", "$", "src2", ",", "node", ":", "$", "src3", ")", ",", "[", "{", "if", "(", "auto", "", "Load", "=", "dyn_cast", "<", "MaskedLoadSDNode", ">", "(", "N", ")", ")", "return", "Load", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "return", "false", ";", "}", "]", ">", ";", "def", "masked_load_aligned256", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "src1", ",", "node", ":", "$", "src2", ",", "node", ":", "$", "src3", ")", ",", "(", "masked_load", "node", ":", "$", "src1", ",", "node", ":", "$", "src2", ",", "node", ":", "$", "src3", ")", ",", "[", "{", "if", "(", "auto", "", "Load", "=", "dyn_cast", "<", "MaskedLoadSDNode", ">", "(", "N", ")", ")", "return", "Load", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "return", "false", ";", "}", "]", ">", ";", "def", "masked_load_aligned512", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "src1", ",", "node", ":", "$", "src2", ",", "node", ":", "$", "src3", ")", ",", "(", "masked_load", "node", ":", "$", "src1", ",", "node", ":", "$", "src2", ",", "node", ":", "$", "src3", ")", ",", "[", "{", "if", "(", "auto", "", "Load", "=", "dyn_cast", "<", "MaskedLoadSDNode", ">", "(", "N", ")", ")", "return", "Load", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "return", "false", ";", "}", "]", ">", ";", "def", "masked_load_unaligned", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "src1", ",", "node", ":", "$", "src2", ",", "node", ":", "$", "src3", ")", ",", "(", "masked_load", "node", ":", "$", "src1", ",", "node", ":", "$", "src2", ",", "node", ":", "$", "src3", ")", ",", "[", "{", "return", "isa", "<", "MaskedLoadSDNode", ">", "(", "N", ")", ";", "}", "]", ">", ";", "def", "X86mstore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "src1", ",", "node", ":", "$", "src2", ",", "node", ":", "$", "src3", ")", ",", "(", "masked_store", "node", ":", "$", "src1", ",", "node", ":", "$", "src2", ",", "node", ":", "$", "src3", ")", ",", "[", "{", "return", "!", "cast", "<", "MaskedStoreSDNode", ">", "(", "N", ")", "-", ">", "isTruncatingStore", "(", ")", ";", "}", "]", ">", ";", "def", "masked_store_aligned128", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "src1", ",", "node", ":", "$", "src2", ",", "node", ":", "$", "src3", ")", ",", "(", "X86mstore", "node", ":", "$", "src1", ",", "node", ":", "$", "src2", ",", "node", ":", "$", "src3", ")", ",", "[", "{", "if", "(", "auto", "", "Store", "=", "dyn_cast", "<", "MaskedStoreSDNode", ">", "(", "N", ")", ")", "return", "Store", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "return", "false", ";", "}", "]", ">", ";", "def", "masked_store_aligned256", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "src1", ",", "node", ":", "$", "src2", ",", "node", ":", "$", "src3", ")", ",", "(", "X86mstore", "node", ":", "$", "src1", ",", "node", ":", "$", "src2", ",", "node", ":", "$", "src3", ")", ",", "[", "{", "if", "(", "auto", "*", "Store", "=", "dyn_cast", "<", "MaskedStoreSDNode", ">", "(", "N", ")", ")", "return", "Store", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "return", "false", ";", "}", "]", ">", ";", "def", "masked_store_aligned512", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "src1", ",", "node", ":", "$", "src2", ",", "node", ":", "$", "src3", ")", ",", "(", "X86mstore", "node", ":", "$", "src1", ",", "node", ":", "$", "src2", ",", "node", ":", "$", "src3", ")", ",", "[", "{" ]
LLVM	MCS51	CPP	stmt_completion	MPU	9,380	[ "<STR_LIT>", ")", ";" ]	[ "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "Size", "=", "Desc", ".", "getSize", "(", ")", ";", "assert", "(", "Size", ">", "<NUM_LIT>", "&&", "<STR_LIT>", "Instruction size cannot be zero" ]
GCC	i386	MD	program_repair	CPU	9,381	[ "<FIXS>", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "]", "(", "const_string", "<STR_LIT>", ")", ")", ")", "<FIXE>" ]	[ "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")" ]
LLVM	AVR	CPP	program_repair	MPU	9,382	[ "<FIXS>", ".", "addImm", "(", "STI", ".", "getIORegSREG", "(", ")", ")", "<FIXE>" ]	[ "if", "(", "AFI", "->", "isInterruptOrSignalHandler", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<BUGS>", ".", "addImm", "(", "<NUM_LIT>", ")", "<BUGE>", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}" ]
LLVM	ARM	TD	next_suggestion	CPU	9,383	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opt", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "opt", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	9,384	[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "CP", ")", ",", "MVT", "::", "i64", ",", "GA", ",", "DAG", ".", "getRegister", "(", "PPC", "::", "X2", ",", "MVT", "::", "i64", ")", ")", ";" ]	[ "const", "Constant", "*", "C", "=", "CP", "->", "getConstVal", "(", ")", ";", "if", "(", "PPCSubTarget", ".", "isSVR4ABI", "(", ")", "&&", "PPCSubTarget", ".", "isPPC64", "(", ")", ")", "{", "SDValue", "GA", "=", "DAG", ".", "getTargetConstantPool", "(", "C", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ",", "<NUM_LIT>", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	9,385	[ "Load", "=", "DAG", ".", "getMachineNode", "(", "getLoadRegOpcode", "(", "<NUM_LIT>", ",", "RC", ",", "isAligned", ",", "Subtarget", ")", ",", "dl", ",", "VT", ",", "MVT", "::", "Other", ",", "AddrOps", ")", ";" ]	[ "if", "(", "!", "N", "->", "isMachineOpcode", "(", ")", ")", "return", "false", ";", "auto", "I", "=", "MemOp2RegOpTable", ".", "find", "(", "N", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "I", "==", "MemOp2RegOpTable", ".", "end", "(", ")", ")", "return", "false", ";", "unsigned", "Opc", "=", "I", "->", "second", ".", "first", ";", "unsigned", "Index", "=", "I", "->", "second", ".", "second", "&", "TB_INDEX_MASK", ";", "bool", "FoldedLoad", "=", "I", "->", "second", ".", "second", "&", "TB_FOLDED_LOAD", ";", "bool", "FoldedStore", "=", "I", "->", "second", ".", "second", "&", "TB_FOLDED_STORE", ";", "const", "MCInstrDesc", "&", "MCID", "=", "get", "(", "Opc", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "TargetRegisterClass", "", "RC", "=", "getRegClass", "(", "MCID", ",", "Index", ",", "&", "RI", ",", "MF", ")", ";", "unsigned", "NumDefs", "=", "MCID", ".", "NumDefs", ";", "std", "::", "vector", "<", "SDValue", ">", "AddrOps", ";", "std", "::", "vector", "<", "SDValue", ">", "BeforeOps", ";", "std", "::", "vector", "<", "SDValue", ">", "AfterOps", ";", "SDLoc", "dl", "(", "N", ")", ";", "unsigned", "NumOps", "=", "N", "->", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumOps", "-", "<NUM_LIT>", ";", "++", "i", ")", "{", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "i", ")", ";", "if", "(", "i", ">=", "Index", "-", "NumDefs", "&&", "i", "<", "Index", "-", "NumDefs", "+", "X86", "::", "AddrNumOperands", ")", "AddrOps", ".", "push_back", "(", "Op", ")", ";", "else", "if", "(", "i", "<", "Index", "-", "NumDefs", ")", "BeforeOps", ".", "push_back", "(", "Op", ")", ";", "else", "if", "(", "i", ">", "Index", "-", "NumDefs", ")", "AfterOps", ".", "push_back", "(", "Op", ")", ";", "}", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ";", "AddrOps", ".", "push_back", "(", "Chain", ")", ";", "SDNode", "", "Load", "=", "nullptr", ";", "if", "(", "FoldedLoad", ")", "{", "EVT", "VT", "=", "", "RC", "->", "vt_begin", "(", ")", ";", "std", "::", "pair", "<", "MachineInstr", "::", "mmo_iterator", ",", "MachineInstr", "::", "mmo_iterator", ">", "MMOs", "=", "MF", ".", "extractLoadMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "N", ")", "->", "memoperands_begin", "(", ")", ",", "cast", "<", "MachineSDNode", ">", "(", "N", ")", "->", "memoperands_end", "(", ")", ")", ";", "if", "(", "!", "(", "", "MMOs", ".", "first", ")", "&&", "RC", "==", "&", "X86", "::", "VR128RegClass", "&&", "Subtarget", ".", "isUnalignedMem16Slow", "(", ")", ")", "return", "false", ";", "unsigned", "Alignment", "=", "std", "::", "max", "<", "uint32_t", ">", "(", "RC", "->", "getSize", "(", ")", ",", "<NUM_LIT>", ")", ";", "bool", "isAligned", "=", "(", "", "MMOs", ".", "first", ")", "&&", "(", "", "MMOs", ".", "first", ")", "->", "getAlignment", "(", ")", ">=", "Alignment", ";" ]
LLVM	Cpu0	TD	stmt_completion	CPU	9,386	[ "(", ")", ")", ";", "}", "]", ">", ";" ]	[ "}", "]", ">", ";", "def", "HI16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getImm", "(", "N", ",", "(", "N", "-", ">", "getZExtValue", "(", ")", ">", ">", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "def", "immSExt16", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "N", "-", ">", "getSExtValue" ]
LLVM	AArch64	TD	stmt_completion	CPU	9,387	[ "(", "asm", ",", "<STR_LIT>", ")", ")", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rdn", ";", "let", "AsmString", "=", "!", "if", "(", "!", "eq", "(", "opc", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ",", "!", "strconcat", "(", "asm", ",", "<STR_LIT>", ")", ",", "!", "strconcat" ]
LLVM	MSP430	CPP	next_suggestion	MPU	9,388	[ "}" ]	[ "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "switch", "(", "Desc", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "CFI_INSTRUCTION", ":", "case", "TargetOpcode", "::", "EH_LABEL", ":", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "return", "<NUM_LIT>", ";", "case", "TargetOpcode", "::", "INLINEASM", ":", "case", "TargetOpcode", "::", "INLINEASM_BR", ":", "{", "const", "MachineFunction", "", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "return", "TII", ".", "getInlineAsmLength", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSymbolName", "(", ")", ",", "*", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ")", ";", "}" ]
LLVM	VE	CPP	stmt_completion	CPU	9,389	[ ",", "HiRes", ",", "AVL", ")", ";" ]	[ "SDValue", "LoA", "=", "CDAG", ".", "getUnpack", "(", "MVT", "::", "v256i1", ",", "A", ",", "PackElem", "::", "Lo", ",", "AVL", ")", ";", "SDValue", "HiA", "=", "CDAG", ".", "getUnpack", "(", "MVT", "::", "v256i1", ",", "A", ",", "PackElem", "::", "Hi", ",", "AVL", ")", ";", "SDValue", "LoB", "=", "CDAG", ".", "getUnpack", "(", "MVT", "::", "v256i1", ",", "B", ",", "PackElem", "::", "Lo", ",", "AVL", ")", ";", "SDValue", "HiB", "=", "CDAG", ".", "getUnpack", "(", "MVT", "::", "v256i1", ",", "B", ",", "PackElem", "::", "Hi", ",", "AVL", ")", ";", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "auto", "LoRes", "=", "CDAG", ".", "getNode", "(", "Opc", ",", "MVT", "::", "v256i1", ",", "{", "LoA", ",", "LoB", "}", ")", ";", "auto", "HiRes", "=", "CDAG", ".", "getNode", "(", "Opc", ",", "MVT", "::", "v256i1", ",", "{", "HiA", ",", "HiB", "}", ")", ";", "return", "CDAG", ".", "getPack", "(", "MVT", "::", "v512i1", ",", "LoRes" ]
LLVM	X86	CPP	next_suggestion	CPU	9,390	[ "}" ]	[ "int", "DataWidth", "=", "isa", "<", "PointerType", ">", "(", "ScalarTy", ")", "?", "DL", ".", "getPointerSizeInBits", "(", ")", ":", "ScalarTy", "->", "getPrimitiveSizeInBits", "(", ")", ";", "return", "(", "(", "DataWidth", "==", "<NUM_LIT>", "\|\|", "DataWidth", "==", "<NUM_LIT>", ")", "&&", "ST", "->", "hasAVX", "(", ")", ")", "\|\|", "(", "(", "DataWidth", "==", "<NUM_LIT>", "\|\|", "DataWidth", "==", "<NUM_LIT>", ")", "&&", "ST", "->", "hasBWI", "(", ")", ")", ";" ]
LLVM	ARM	TD	program_repair	CPU	9,391	[ "<FIXS>", "string", "opc", ",", "string", "asm", ",", "string", "cstr", ",", "list", "dag", ">", "pattern", ">", ":", "NDataI", "oops", ",", "iops", ",", "itin", ",", "opc", ",", "asm", ",", "cstr", ",", "pattern", ">", "{", "<FIXE>" ]	[ "class", "N2V", "bits", "<NUM_LIT>", ">", "op24_23", ",", "bits", "<NUM_LIT>", ">", "op21_20", ",", "bits", "<NUM_LIT>", ">", "op19_18", ",", "bits", "<NUM_LIT>", ">", "op17_16", ",", "bits", "<NUM_LIT>", ">", "op11_7", ",", "bit", "op6", ",", "bit", "op4", ",", "dag", "oops", ",", "dag", "iops", ",", "InstrItinClass", "itin", ",", "<BUGS>", "string", "asm", ",", "string", "cstr", ",", "list", "dag", ">", "pattern", ">", ":", "NDataI", "oops", ",", "iops", ",", "itin", ",", "asm", ",", "cstr", ",", "pattern", ">", "{", "<BUGE>", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op24_23", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op21_20", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op19_18", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	9,392	[ "}" ]	[ "if", "(", "Format", "==", "FP_FORMAT_S", "\|\|", "Format", "==", "FP_FORMAT_W", ")", "return", "getReg", "(", "Mips", "::", "FGR32RegClassID", ",", "IntVal", ")", ";", "if", "(", "Format", "==", "FP_FORMAT_D", ")", "{", "if", "(", "isFP64", "(", ")", ")", "{", "return", "getReg", "(", "Mips", "::", "FGR64RegClassID", ",", "IntVal", ")", ";", "}", "if", "(", "(", "IntVal", ">", "<NUM_LIT>", ")", "\|\|", "(", "IntVal", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", ")", "return", "-", "<NUM_LIT>", ";", "return", "getReg", "(", "Mips", "::", "AFGR64RegClassID", ",", "IntVal", "/", "<NUM_LIT>", ")", ";", "}" ]
LLVM	X86	CPP	next_suggestion	CPU	9,393	[ "return", "SDValue", "(", ")", ";" ]	[ "if", "(", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "SimplifyDemandedBits", "(", "N1", ",", "DemandedMask", ",", "DCI", ")", ")", "{", "DCI", ".", "AddToWorklist", "(", "N", ")", ";", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "}" ]
GCC	nds32	MD	stmt_completion	CPU	9,394	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_cpu_unit" ]
GCC	mips	MD	next_suggestion	CPU	9,395	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "}", "else", "{", "if", "(", "which_alternative", "=", "=", "<NUM_LIT>", ")", "return", "<STR_LIT>", "else", "return", "<STR_LIT>", "}", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AArch64	CPP	program_repair	CPU	9,396	[ "<FIXS>", "assert", "(", "Subtarget", ".", "isSVEorStreamingSVEAvailable", "(", ")", "&&", "<FIXE>" ]	[ "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Offset", "=", "false", ";", "}", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "<BUGS>", "assert", "(", "Subtarget", ".", "hasSVEorSME", "(", ")", "&&", "<BUGE>", "<STR_LIT>", "Unexpected register load without SVE load instructions", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "StackID", "=", "TargetStackID", "::", "ScalableVector", ";" ]
GCC	rs6000	CPP	program_repair	CPU	9,397	[ "<FIXS>", "gen_rtx_SET", "(", "reg", ",", "<FIXE>" ]	[ "rtx", "reg", "=", "gen_rtx_REG", "(", "V4SImode", ",", "i", ")", ";", "clobs", "[", "nclobs", "++", "]", "<BUGS>", "gen_rtx_SET", "(", "VOIDmode", ",", "reg", ",", "<BUGE>", "gen_rtx_UNSPEC", "(", "V4SImode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "reg", ")", ",", "<NUM_LIT>", ")", ")", ";", "}" ]
LLVM	ARM64	TD	stmt_completion	CPU	9,398	[ ")", ";" ]	[ "class", "arith_extended_reg32to64", "<", "ValueType", "Ty", ">", ":", "Operand", "<", "Ty", ">", ",", "ComplexPattern", "<", "Ty", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(", "ops", "GPR32", ",", "arith_extend64" ]
LLVM	ARM	TD	next_suggestion	CPU	9,399	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

LLVM

HSAIL

CPP

stmt_completion

Virtual ISA

9,300

[ "<STR_LIT>", ";" ]

[ "case", "BRIG_CHANNEL_TYPE_SNORM_INT16", ":", "O", "<<", "<STR_LIT>", "snorm_int16", "<STR_LIT>", ";", "break", ";", "case", "BRIG_CHANNEL_TYPE_UNORM_INT8", ":", "O", "<<", "<STR_LIT>", "unorm_int8", "<STR_LIT>", ";", "break", ";", "case", "BRIG_CHANNEL_TYPE_UNORM_INT16", ":", "O", "<<", "<STR_LIT>", "unorm_int16", "<STR_LIT>", ";", "break", ";", "case", "BRIG_CHANNEL_TYPE_UNORM_INT24", ":", "O", "<<", "<STR_LIT>", "unorm_int24", "<STR_LIT>", ";", "break", ";", "case", "BRIG_CHANNEL_TYPE_UNORM_SHORT_555", ":", "O", "<<", "<STR_LIT>", "unorm_short_555", "<STR_LIT>", ";", "break", ";", "case", "BRIG_CHANNEL_TYPE_UNORM_SHORT_565", ":", "O", "<<", "<STR_LIT>", "unorm_short_565", "<STR_LIT>", ";", "break", ";", "case", "BRIG_CHANNEL_TYPE_UNORM_INT_101010", ":", "O", "<<", "<STR_LIT>", "unorm_int_101010", "<STR_LIT>", ";", "break", ";", "case", "BRIG_CHANNEL_TYPE_SIGNED_INT8", ":", "O", "<<", "<STR_LIT>", "signed_int8" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

9,301

[ "if", "(", "CalleeCC", "==", "CallingConv", "::", "Fast", "&&", "TailCallOpt", ")", "return", "true", ";" ]

[ "auto", "&", "Caller", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "if", "(", "!", "areCallingConvEligibleForTCO_64SVR4", "(", "Caller", ".", "getCallingConv", "(", ")", ",", "CalleeCC", ")", ")", "return", "false", ";", "if", "(", "any_of", "(", "Ins", ",", "[", "]", "(", "const", "ISD", "::", "InputArg", "&", "IA", ")", "{", "return", "IA", ".", "Flags", ".", "isByVal", "(", ")", ";", "}", ")", ")", "return", "false", ";", "if", "(", "any_of", "(", "Outs", ",", "[", "]", "(", "const", "ISD", "::", "OutputArg", "&", "OA", ")", "{", "return", "OA", ".", "Flags", ".", "isByVal", "(", ")", ";", "}", ")", ")", "return", "false", ";", "if", "(", "Caller", ".", "getCallingConv", "(", ")", "!=", "CalleeCC", "&&", "needStackSlotPassParameters", "(", "Subtarget", ",", "Outs", ")", ")", "return", "false", ";", "if", "(", "!", "isFunctionGlobalAddress", "(", "Callee", ")", "&&", "!", "isa", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "return", "false", ";", "if", "(", "!", "callsShareTOCBase", "(", "&", "Caller", ",", "Callee", ",", "getTargetMachine", "(", ")", ")", ")", "return", "false", ";" ]

GCC

aarch64

MD

program_repair

CPU

9,302

[ "<FIXS>", "(", "define_mode_attr", "Vendreg", "[", "(", "OI", "<STR_LIT>", ")", "(", "CI", "<STR_LIT>", ")", "(", "XI", "<STR_LIT>", ")", "(", "V2x8QI", "<STR_LIT>", ")", "(", "V2x16QI", "<STR_LIT>", ")", "(", "V2x4HI", "<STR_LIT>", ")", "(", "V2x8HI", "<STR_LIT>", ")", "(", "V2x2SI", "<STR_LIT>", ")", "(", "V2x4SI", "<STR_LIT>", ")", "(", "V2x1DI", "<STR_LIT>", ")", "(", "V2x2DI", "<STR_LIT>", ")", "(", "V2x4HF", "<STR_LIT>", ")", "(", "V2x8HF", "<STR_LIT>", ")", "(", "V2x2SF", "<STR_LIT>", ")", "(", "V2x4SF", "<STR_LIT>", ")", "(", "V2x1DF", "<STR_LIT>", ")", "(", "V2x2DF", "<STR_LIT>", ")", "(", "V2x4BF", "<STR_LIT>", ")", "(", "V2x8BF", "<STR_LIT>", ")", "(", "V3x8QI", "<STR_LIT>", ")", "(", "V3x16QI", "<STR_LIT>", ")", "(", "V3x4HI", "<STR_LIT>", ")", "(", "V3x8HI", "<STR_LIT>", ")", "(", "V3x2SI", "<STR_LIT>", ")", "(", "V3x4SI", "<STR_LIT>", ")", "(", "V3x1DI", "<STR_LIT>", ")", "(", "V3x2DI", "<STR_LIT>", ")", "(", "V3x4HF", "<STR_LIT>", ")", "(", "V3x8HF", "<STR_LIT>", ")", "(", "V3x2SF", "<STR_LIT>", ")", "(", "V3x4SF", "<STR_LIT>", ")", "(", "V3x1DF", "<STR_LIT>", ")", "(", "V3x2DF", "<STR_LIT>", ")", "(", "V3x4BF", "<STR_LIT>", ")", "(", "V3x8BF", "<STR_LIT>", ")", "(", "V4x8QI", "<STR_LIT>", ")", "(", "V4x16QI", "<STR_LIT>", ")", "(", "V4x4HI", "<STR_LIT>", ")", "(", "V4x8HI", "<STR_LIT>", ")", "(", "V4x2SI", "<STR_LIT>", ")", "(", "V4x4SI", "<STR_LIT>", ")", "(", "V4x1DI", "<STR_LIT>", ")", "(", "V4x2DI", "<STR_LIT>", ")", "(", "V4x4HF", "<STR_LIT>", ")", "(", "V4x8HF", "<STR_LIT>", ")", "(", "V4x2SF", "<STR_LIT>", ")", "(", "V4x4SF", "<STR_LIT>", ")", "(", "V4x1DF", "<STR_LIT>", ")", "(", "V4x2DF", "<STR_LIT>", ")", "(", "V4x4BF", "<STR_LIT>", ")", "(", "V4x8BF", "<STR_LIT>", ")", "]", ")", "<FIXE>", "<FIXS>", "(", "define_mode_attr", "nregs", "[", "(", "OI", "<STR_LIT>", ")", "(", "CI", "<STR_LIT>", ")", "(", "XI", "<STR_LIT>", ")", "(", "V2x8QI", "<STR_LIT>", ")", "(", "V2x16QI", "<STR_LIT>", ")", "(", "V2x4HI", "<STR_LIT>", ")", "(", "V2x8HI", "<STR_LIT>", ")", "(", "V2x2SI", "<STR_LIT>", ")", "(", "V2x4SI", "<STR_LIT>", ")", "(", "V2x1DI", "<STR_LIT>", ")", "(", "V2x2DI", "<STR_LIT>", ")", "(", "V2x4HF", "<STR_LIT>", ")", "(", "V2x8HF", "<STR_LIT>", ")", "(", "V2x2SF", "<STR_LIT>", ")", "(", "V2x4SF", "<STR_LIT>", ")", "(", "V2x1DF", "<STR_LIT>", ")", "(", "V2x2DF", "<STR_LIT>", ")", "(", "V2x4BF", "<STR_LIT>", ")", "(", "V2x8BF", "<STR_LIT>", ")", "(", "V3x8QI", "<STR_LIT>", ")", "(", "V3x16QI", "<STR_LIT>", ")", "(", "V3x4HI", "<STR_LIT>", ")", "(", "V3x8HI", "<STR_LIT>", ")", "(", "V3x2SI", "<STR_LIT>", ")", "(", "V3x4SI", "<STR_LIT>", ")", "(", "V3x1DI", "<STR_LIT>", ")", "(", "V3x2DI", "<STR_LIT>", ")", "(", "V3x4HF", "<STR_LIT>", ")", "(", "V3x8HF", "<STR_LIT>", ")", "(", "V3x2SF", "<STR_LIT>", ")", "(", "V3x4SF", "<STR_LIT>", ")", "(", "V3x1DF", "<STR_LIT>", ")", "(", "V3x2DF", "<STR_LIT>", ")", "(", "V3x4BF", "<STR_LIT>", ")", "(", "V3x8BF", "<STR_LIT>", ")", "(", "V4x8QI", "<STR_LIT>", ")", "(", "V4x16QI", "<STR_LIT>", ")", "(", "V4x4HI", "<STR_LIT>", ")", "(", "V4x8HI", "<STR_LIT>", ")", "(", "V4x2SI", "<STR_LIT>", ")", "(", "V4x4SI", "<STR_LIT>", ")", "(", "V4x1DI", "<STR_LIT>", ")", "(", "V4x2DI", "<STR_LIT>", ")", "(", "V4x4HF", "<STR_LIT>", ")", "(", "V4x8HF", "<STR_LIT>", ")", "(", "V4x2SF", "<STR_LIT>", ")", "(", "V4x4SF", "<STR_LIT>", ")", "(", "V4x1DF", "<STR_LIT>", ")", "(", "V4x2DF", "<STR_LIT>", ")", "(", "V4x4BF", "<STR_LIT>", ")", "(", "V4x8BF", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "(", "define_mode_attr", "vwx", "[", "(", "V4HI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "HI", "<STR_LIT>", ")", "(", "V2SI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "SI", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_mode_attr", "Vendreg", "[", "(", "OI", "<STR_LIT>", ")", "(", "CI", "<STR_LIT>", ")", "(", "XI", "<STR_LIT>", ")", "]", ")", "<BUGE>", "<BUGS>", "(", "define_mode_attr", "nregs", "[", "(", "OI", "<STR_LIT>", ")", "(", "CI", "<STR_LIT>", ")", "(", "XI", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_mode_attr", "atomic_sfx" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

9,303

[ "getOpcode", "(", ")", "==", "ISD", "::", "TargetExternalSymbol", "||", "Callee", ".", "getOpcode", "(", ")", "==", "ISD", "::", "TargetGlobalAddress", "||", "isa", "<", "ConstantSDNode", ">", "(", "Callee", ")", ")", "&&", "<STR_LIT>", "Expecting an global address, external symbol, absolute value or register", "<STR_LIT>", ")", ";" ]

[ "if", "(", "InFlag", ".", "getNode", "(", ")", ")", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "if", "(", "isTailCall", ")", "{", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "liveout_empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_PPC", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ")", ";", "}", "assert", "(", "(", "(", "Callee", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Register", "&&", "cast", "<", "RegisterSDNode", ">", "(", "Callee", ")", "->", "getReg", "(", ")", "==", "PPC", "::", "CTR", ")", "||", "Callee", "." ]

GCC

m68k

MD

next_suggestion

MPU

9,304

[ "<STR_LIT>", ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

i386

CPP

next_suggestion

CPU

9,305

[ "gcc_assert", "(", "JUMP_P", "(", "insn", ")", ")", ";" ]

[ "static", "void", "predict_jump", "(", "int", "prob", ")", "{", "rtx_insn", "*", "insn", "=", "get_last_insn", "(", ")", ";" ]

LLVM

Mips

TD

program_repair

CPU

9,306

[ "<FIXS>", "if", "(", "!", "Pic", "|", "|", "!", "(", "getABI", "(", ")", ".", "IsN32", "(", ")", "|", "|", "getABI", "(", ")", ".", "IsN64", "(", ")", ")", ")", "<FIXE>" ]

[ "const", "MCSymbol", "&", "Sym", ",", "bool", "IsReg", ")", "{", "<BUGS>", "if", "(", "!", "Pic", "|", "|", "!", "(", "isN32", "(", ")", "|", "|", "isN64", "(", ")", ")", ")", "<BUGE>", "return", ";", "MCAssembler", "&", "MCA", "=", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ";" ]

LLVM

PowerPC

CPP

program_repair

CPU

9,307

[ "<FIXS>", "<FIXE>", "<FIXS>", "BB", "->", "addSuccessor", "(", "copy1MBB", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "<FIXE>", "<FIXS>", "BuildMI", "(", "BB", ",", "PPC32", "::", "LI", ",", "<NUM_LIT>", ",", "TrueValue", ")", ".", "addSImm", "(", "<NUM_LIT>", ")", ";", "<FIXE>" ]

[ "MachineBasicBlock", "*", "copy0MBB", "=", "new", "MachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "getBasicBlockList", "(", ")", ".", "insert", "(", "It", ",", "copy0MBB", ")", ";", "BuildMI", "(", "BB", ",", "PPC32", "::", "B", ",", "<NUM_LIT>", ")", ".", "addMBB", "(", "copy0MBB", ")", ";", "<BUGS>", "BB", "->", "addSuccessor", "(", "copy1MBB", ")", ";", "BB", "->", "addSuccessor", "(", "copy0MBB", ")", ";", "BB", "=", "copy0MBB", ";", "unsigned", "FalseValue", "=", "makeAnotherReg", "(", "I", ".", "getType", "(", ")", ")", ";", "BuildMI", "(", "BB", ",", "PPC32", "::", "LI", ",", "<NUM_LIT>", ",", "FalseValue", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "<BUGE>", "MachineBasicBlock", "*", "sinkMBB", "=", "new", "MachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "getBasicBlockList", "(", ")", ".", "insert", "(", "It", ",", "sinkMBB", ")", ";", "<BUGS>", "BuildMI", "(", "BB", ",", "PPC32", "::", "B", ",", "<NUM_LIT>", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";", "DEBUG", "(", "std", "::", "cerr", "<<", "<STR_LIT>", "thisMBB is at ", "<STR_LIT>", "<<", "(", "void", "*", ")", "thisMBB", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "DEBUG", "(", "std", "::", "cerr", "<<", "<STR_LIT>", "copy1MBB is at ", "<STR_LIT>", "<<", "(", "void", "*", ")", "copy1MBB", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "DEBUG", "(", "std", "::", "cerr", "<<", "<STR_LIT>", "copy0MBB is at ", "<STR_LIT>", "<<", "(", "void", "*", ")", "copy0MBB", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "DEBUG", "(", "std", "::", "cerr", "<<", "<STR_LIT>", "sinkMBB is at ", "<STR_LIT>", "<<", "(", "void", "*", ")", "sinkMBB", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "<BUGE>", "BB", "=", "copy1MBB", ";", "unsigned", "TrueValue", "=", "makeAnotherReg", "(", "I", ".", "getType", "(", ")", ")", ";", "<BUGS>", "BuildMI", "(", "BB", ",", "PPC32", "::", "LI", ",", "<NUM_LIT>", ",", "TrueValue", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "<BUGE>", "BuildMI", "(", "BB", ",", "PPC32", "::", "B", ",", "<NUM_LIT>", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "BB", "->", "addSuccessor", "(", "sinkMBB", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

9,308

[ "B", ",", "_", "_", "m128d", "_", "_", "C", ",", "const", "int", "_", "_", "imm", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_roundscale_sd", "(", "_", "_", "mmask8", "_", "_", "A", ",", "_", "_", "m128d", "_", "_" ]

LLVM

X86

CPP

stmt_completion

CPU

9,309

[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "MVT", "::", "v1i64", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]

[ "if", "(", "OpVT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "{", "EVT", "VT128", "=", "EVT", "::", "getVectorVT", "(", "*", "Context", ",", "OpVT", ".", "getVectorElementType", "(", ")", ",", "OpVT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "VT128", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "Insert128BitVector", "(", "DAG", ".", "getUNDEF", "(", "OpVT", ")", ",", "Op", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ")", ";", "}", "if", "(", "OpVT", "==", "MVT", "::", "v1i64", "&&", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "i64", ")" ]

GCC

arm

CPP

stmt_completion

CPU

9,310

[ "_", "b", ")", "{" ]

[ "vraddhn_s16", "(", "int16x8_t", "_", "_", "a", ",", "int16x8_t", "_" ]

LLVM

AAP

CPP

code_generation

MPU

9,311

[ "const", "char", "*", "AAPTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "nullptr", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AAPISD::RET_FLAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AAPISD::CALL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AAPISD::Wrapper", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AAPISD::SELECT_CC", "<STR_LIT>", ";", "}", "}" ]

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

LLVM

AArch64

TD

next_suggestion

CPU

9,312

[ "let", "Constraints", "=", "cstr", ";" ]

[ "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "isPTestLike", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "isWhile", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "FalseLanes", ".", "Value", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "DestructiveInstType", ".", "Value", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "ElementSize", ".", "Value", ";", "let", "Pattern", "=", "[", "]", ";" ]

LLVM

VE

CPP

stmt_completion

CPU

9,313

[ "(", ")", ";" ]

[ "if", "(", "auto", "*", "StoreN", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ")", "return", "StoreN", "->", "getValue", "(", ")", ";", "if", "(", "auto", "*", "StoreN", "=", "dyn_cast", "<", "MaskedStoreSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ")", "return", "StoreN", "->", "getValue", "(", ")", ";", "if", "(", "auto", "*", "StoreN", "=", "dyn_cast", "<", "VPStridedStoreSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ")", "return", "StoreN", "->", "getValue", "(", ")", ";", "if", "(", "auto", "*", "StoreN", "=", "dyn_cast", "<", "VPStoreSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ")", "return", "StoreN", "->", "getValue", "(", ")", ";", "if", "(", "auto", "*", "StoreN", "=", "dyn_cast", "<", "MaskedScatterSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ")", "return", "StoreN", "->", "getValue", "(", ")", ";", "if", "(", "auto", "*", "StoreN", "=", "dyn_cast", "<", "VPScatterSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ")", "return", "StoreN", "->", "getValue" ]

LLVM

ARM

CPP

next_suggestion

CPU

9,314

[ "else", "llvm_unreachable", "(", "<STR_LIT>", "RegVT not supported by FORMAL_ARGUMENTS Lowering", "<STR_LIT>", ")", ";" ]

[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "v2f64", ")", "{", "SDValue", "ArgValue1", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "VA", "=", "ArgLocs", "[", "++", "i", "]", ";", "SDValue", "ArgValue2", ";", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "ArgValue2", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "f64", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "ArgValue2", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "UNDEF", ",", "dl", ",", "MVT", "::", "v2f64", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "v2f64", ",", "ArgValue", ",", "ArgValue1", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "v2f64", ",", "ArgValue", ",", "ArgValue2", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "ArgValue", "=", "GetF64FormalArgument", "(", "VA", ",", "ArgLocs", "[", "++", "i", "]", ",", "Chain", ",", "DAG", ",", "dl", ")", ";", "}", "else", "{", "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "RegVT", "==", "MVT", "::", "f32", ")", "RC", "=", "&", "ARM", "::", "SPRRegClass", ";", "else", "if", "(", "RegVT", "==", "MVT", "::", "f64", ")", "RC", "=", "&", "ARM", "::", "DPRRegClass", ";", "else", "if", "(", "RegVT", "==", "MVT", "::", "v2f64", ")", "RC", "=", "&", "ARM", "::", "QPRRegClass", ";", "else", "if", "(", "RegVT", "==", "MVT", "::", "i32", ")", "RC", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "ARM", "::", "tGPRRegClass", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "ARM", "::", "GPRRegClass", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

9,315

[ "llvm_unreachable", "(", "<STR_LIT>", "Switch should handle all register classes", "<STR_LIT>", ")", ";" ]

[ "case", "tGPR_and_tcGPRRegClassID", ":", "return", "getRegBank", "(", "ARM", "::", "GPRRegBankID", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported register kind", "<STR_LIT>", ")", ";", "}" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

9,316

[ "}" ]

[ "OccupiedSlotsMask", "=", "<NUM_LIT>", ";", "InstructionsGroupCandidate", ".", "clear", "(", ")", ";", "LoadAlu", "(", ")", ";" ]

LLVM

PowerPC

TD

stmt_completion

CPU

9,317

[ ")", ",", "(", "VEXTUHLX", "(", "LI8", "<NUM_LIT>", ")", ",", "$", "S", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "i64", "(", "anyext", "(", "i32", "(", "vector_extract", "v8i16", ":", "$", "S", ",", "<NUM_LIT>", ")", ")", ")" ]

LLVM

AArch64

TD

stmt_completion

CPU

9,318

[ "=", "signalAllNans", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "}" ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,319

[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

LLVM

R600

CPP

next_suggestion

GPU

9,320

[ "DEBUG", "(", "if", "(", "SU", ")", "{" ]

[ "IsTopNode", "=", "false", ";", "bool", "AllowSwitchToAlu", "=", "(", "CurEmitted", ">=", "InstKindLimit", "[", "CurInstKind", "]", ")", "||", "(", "Available", "[", "CurInstKind", "]", ".", "empty", "(", ")", ")", ";", "bool", "AllowSwitchFromAlu", "=", "(", "CurEmitted", ">=", "InstKindLimit", "[", "CurInstKind", "]", ")", "&&", "(", "!", "Available", "[", "IDFetch", "]", ".", "empty", "(", ")", "||", "!", "Available", "[", "IDOther", "]", ".", "empty", "(", ")", ")", ";", "if", "(", "CurInstKind", "==", "IDAlu", "&&", "!", "Available", "[", "IDFetch", "]", ".", "empty", "(", ")", ")", "{", "float", "ALUFetchRationEstimate", "=", "(", "AluInstCount", "+", "AvailablesAluCount", "(", ")", "+", "Pending", "[", "IDAlu", "]", ".", "size", "(", ")", ")", "/", "(", "FetchInstCount", "+", "Available", "[", "IDFetch", "]", ".", "size", "(", ")", ")", ";", "unsigned", "NeededWF", "=", "<NUM_LIT>", "/", "ALUFetchRationEstimate", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "NeededWF", "<<", "<STR_LIT>", " approx. Wavefronts Required\\n", "<STR_LIT>", ")", ";", "unsigned", "NearRegisterRequirement", "=", "<NUM_LIT>", "*", "Available", "[", "IDFetch", "]", ".", "size", "(", ")", ";", "if", "(", "NeededWF", ">", "getWFCountLimitedByGPR", "(", "NearRegisterRequirement", ")", ")", "AllowSwitchFromAlu", "=", "true", ";", "}", "if", "(", "!", "SU", "&&", "(", "(", "AllowSwitchToAlu", "&&", "CurInstKind", "!=", "IDAlu", ")", "||", "(", "!", "AllowSwitchFromAlu", "&&", "CurInstKind", "==", "IDAlu", ")", ")", ")", "{", "SU", "=", "pickAlu", "(", ")", ";", "if", "(", "!", "SU", "&&", "!", "PhysicalRegCopy", ".", "empty", "(", ")", ")", "{", "SU", "=", "PhysicalRegCopy", ".", "front", "(", ")", ";", "PhysicalRegCopy", ".", "erase", "(", "PhysicalRegCopy", ".", "begin", "(", ")", ")", ";", "}", "if", "(", "SU", ")", "{", "if", "(", "CurEmitted", ">=", "InstKindLimit", "[", "IDAlu", "]", ")", "CurEmitted", "=", "<NUM_LIT>", ";", "NextInstKind", "=", "IDAlu", ";", "}", "}", "if", "(", "!", "SU", ")", "{", "SU", "=", "pickOther", "(", "IDFetch", ")", ";", "if", "(", "SU", ")", "NextInstKind", "=", "IDFetch", ";", "}", "if", "(", "!", "SU", ")", "{", "SU", "=", "pickOther", "(", "IDOther", ")", ";", "if", "(", "SU", ")", "NextInstKind", "=", "IDOther", ";", "}" ]

GCC

rs6000

CPP

program_repair

CPU

9,321

[ "<FIXS>", "emit_insn", "(", "gen_rtx_SET", "(", "scratch", ",", "gen_rtx_XOR", "(", "mode", ",", "op1", ",", "op2", ")", ")", ")", ";", "<FIXE>", "<FIXS>", "emit_insn", "(", "gen_rtx_SET", "(", "scratch", ",", "<FIXE>" ]

[ "scratch", "=", "gen_reg_rtx", "(", "mode", ")", ";", "if", "(", "logical_operand", "(", "op2", ",", "mode", ")", ")", "<BUGS>", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "scratch", ",", "gen_rtx_XOR", "(", "mode", ",", "op1", ",", "op2", ")", ")", ")", ";", "<BUGE>", "else", "<BUGS>", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "scratch", ",", "<BUGE>", "gen_rtx_PLUS", "(", "mode", ",", "op1", ",", "negate_rtx", "(", "mode", ",", "op2", ")", ")", ")", ")", ";", "return", "scratch", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

9,322

[ "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";" ]

[ "SDLoc", "dl", "(", "InputVector", ")", ";", "bool", "IsPextr", "=", "N", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "EXTRACT_VECTOR_ELT", ";", "unsigned", "NumSrcElts", "=", "SrcVT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "NumEltBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "CIdx", "&&", "CIdx", "->", "getAPIntValue", "(", ")", ".", "uge", "(", "NumSrcElts", ")", ")", "return", "IsPextr", "?", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ":", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "if", "(", "CIdx", "&&", "VT", ".", "isInteger", "(", ")", ")", "{", "APInt", "UndefVecElts", ";", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "EltBits", ";", "unsigned", "VecEltBitWidth", "=", "SrcVT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "getTargetConstantBitsFromNode", "(", "InputVector", ",", "VecEltBitWidth", ",", "UndefVecElts", ",", "EltBits", ",", "true", ",", "false", ")", ")", "{", "uint64_t", "Idx", "=", "CIdx", "->", "getZExtValue", "(", ")", ";", "if", "(", "UndefVecElts", "[", "Idx", "]", ")", "return", "IsPextr", "?", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ":", "DAG", ".", "getUNDEF", "(", "VT", ")", ";", "return", "DAG", ".", "getConstant", "(", "EltBits", "[", "Idx", "]", ".", "zext", "(", "NumEltBits", ")", ",", "dl", ",", "VT", ")", ";", "}", "if", "(", "InputVector", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", "&&", "(", "NumEltBits", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Src", "=", "peekThroughBitcasts", "(", "InputVector", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", "==", "MVT", "::", "i1", "&&", "TLI", ".", "isTypeLegal", "(", "Src", ".", "getValueType", "(", ")", ")", ")", "{", "MVT", "SubVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i1", ",", "NumEltBits", ")", ";", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "dl", ",", "SubVT", ",", "Src", ",", "DAG", ".", "getIntPtrConstant", "(", "CIdx", "->", "getZExtValue", "(", ")", "*", "NumEltBits", ",", "dl", ")", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Sub", ")", ";", "}", "}", "}", "if", "(", "IsPextr", ")", "{", "if", "(", "TLI", ".", "SimplifyDemandedBits", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "APInt", "::", "getAllOnes", "(", "NumEltBits", ")", ",", "DCI", ")", ")", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "InputVector", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "InputVector", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "InputVector", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "EltIdx", ")", "{", "assert", "(", "SrcVT", "==", "InputVector", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "&&", "<STR_LIT>", "Vector type mismatch", "<STR_LIT>", ")", ";", "SDValue", "Scl", "=", "InputVector", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Scl", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "SrcVT", ".", "getScalarType", "(", ")", ",", "Scl", ")", ";", "return", "DAG", ".", "getZExtOrTrunc", "(", "Scl", ",", "dl", ",", "VT", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "if", "(", "VT", "==", "MVT", "::", "i64", "&&", "SrcVT", "==", "MVT", "::", "v1i64", "&&", "InputVector", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", "&&", "InputVector", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "x86mmx", "&&", "isNullConstant", "(", "EltIdx", ")", "&&", "InputVector", ".", "hasOneUse", "(", ")", ")", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "InputVector", ")", ";", "if", "(", "VT", "==", "MVT", "::", "i32", "&&", "SrcVT", "==", "MVT", "::", "v2i32", "&&", "InputVector", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", "&&", "InputVector", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "x86mmx", "&&", "isNullConstant", "(", "EltIdx", ")", "&&", "InputVector", ".", "hasOneUse", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "InputVector", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "SDValue", "SAD", "=", "combineBasicSADPattern", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "SAD", ";", "if", "(", "SDValue", "VPDPBUSD", "=", "combineVPDPBUSDPattern", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "VPDPBUSD", ";", "if", "(", "SDValue", "Cmp", "=", "combinePredicateReduction", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "Cmp", ";", "if", "(", "SDValue", "MinMax", "=", "combineMinMaxReduction", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "MinMax", ";", "if", "(", "SDValue", "V", "=", "combineArithReduction", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "scalarizeExtEltFP", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "CIdx", ")", "if", "(", "SDValue", "V", "=", "combineExtractFromVectorLoad", "(", "N", ",", "InputVector", ".", "getValueType", "(", ")", ",", "InputVector", ",", "CIdx", "->", "getZExtValue", "(", ")", ",", "dl", ",", "DAG", ",", "DCI", ")", ")", "return", "V", ";", "if", "(", "SrcVT", ".", "getScalarType", "(", ")", "==", "MVT", "::", "i1", ")", "{", "bool", "IsVar", "=", "!", "CIdx", ";", "SmallVector", "<", "SDNode", "*", ",", "<NUM_LIT>", ">", "BoolExtracts", ";", "unsigned", "ResNo", "=", "InputVector", ".", "getResNo", "(", ")", ";", "auto", "IsBoolExtract", "=", "[", "&", "BoolExtracts", ",", "&", "ResNo", ",", "&", "IsVar", "]", "(", "SDNode", "*", "Use", ")", "{", "if", "(", "Use", "->", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_VECTOR_ELT", "&&", "Use", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getResNo", "(", ")", "==", "ResNo", "&&", "Use", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "i1", ")", "{", "BoolExtracts", ".", "push_back", "(", "Use", ")", ";", "IsVar", "|=", "!", "isa", "<", "ConstantSDNode", ">", "(", "Use", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ";", "if", "(", "all_of", "(", "InputVector", "->", "uses", "(", ")", ",", "IsBoolExtract", ")", "&&", "(", "IsVar", "||", "BoolExtracts", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", ")", "{", "EVT", "BCVT", "=", "EVT", "::", "getIntegerVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "NumSrcElts", ")", ";", "if", "(", "SDValue", "BC", "=", "combineBitcastvxi1", "(", "DAG", ",", "BCVT", ",", "InputVector", ",", "dl", ",", "Subtarget", ")", ")", "{", "for", "(", "SDNode", "*", "Use", ":", "BoolExtracts", ")", "{", "SDValue", "MaskIdx", "=", "DAG", ".", "getZExtOrTrunc", "(", "Use", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "dl", ",", "MVT", "::", "i8", ")", ";", "SDValue", "MaskBit", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "BCVT", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "dl", ",", "BCVT", ",", "MaskBit", ",", "MaskIdx", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "BCVT", ",", "BC", ",", "Mask", ")", ";", "Res", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "MVT", "::", "i1", ",", "Res", ",", "Mask", ",", "ISD", "::", "SETEQ", ")", ";", "DCI", ".", "CombineTo", "(", "Use", ",", "Res", ")", ";", "}" ]

GCC

i386

MD

program_repair

CPU

9,323

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

9,324

[ ".", "none", "(", ")", ")", "{" ]

[ "if", "(", "Op", "->", "getSubReg", "(", ")", "!=", "<NUM_LIT>", "||", "!", "isTriviallyReMaterializable", "(", "*", "Def", ")", ")", "continue", ";", "MachineInstr", "*", "UseI", "=", "&", "*", "DAG", ".", "MRI", ".", "use_instr_nodbg_begin", "(", "Reg", ")", ";", "if", "(", "Def", "->", "getParent", "(", ")", "==", "UseI", "->", "getParent", "(", ")", ")", "continue", ";", "bool", "AddedToRematList", "=", "false", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "DAG", ".", "Regions", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "auto", "It", "=", "DAG", ".", "LiveIns", "[", "I", "]", ".", "find", "(", "Reg", ")", ";", "if", "(", "It", "!=", "DAG", ".", "LiveIns", "[", "I", "]", ".", "end", "(", ")", "&&", "!", "It", "->", "second" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

9,325

[ "}" ]

[ "LRegion", "->", "setRegionMRT", "(", "Region", ")", ";", "Region", "->", "setLinearizedRegion", "(", "LRegion", ")", ";", "LRegion", "->", "setParent", "(", "Region", "->", "getParent", "(", ")", "?", "Region", "->", "getParent", "(", ")", "->", "getLinearizedRegion", "(", ")", ":", "nullptr", ")", ";" ]

LLVM

X86

TD

stmt_completion

CPU

9,326

[ "(", "VROUNDPSm", "addr", ":", "$", "src", ",", "(", "i32", "<NUM_LIT>", ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v4f32", "(", "frint", "(", "loadv4f32", "addr", ":", "$", "src", ")", ")", ")", "," ]

GCC

mn10300

MD

next_suggestion

MPU

9,327

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "div", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "sqrt", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC_FLOAT", "CC_REG", ")", ")", "]", "<STR_LIT>" ]

LLVM

AArch64

TD

stmt_completion

CPU

9,328

[ "=", "<NUM_LIT>", ";" ]

[ "let", "isAuthenticated", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "M", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

GCC

loongarch

MD

next_suggestion

CPU

9,329

[ "<STR_LIT>" ]

[ "(", "addmul", ":", "V2DI", "(", "zero_extend", ":", "V2DI", "(", "vec_select", ":", "V2SI", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "(", "sign_extend", ":", "V2DI", "(", "vec_select", ":", "V2SI", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", ")", "]" ]

LLVM

XNCM

CPP

next_suggestion

CPU

9,330

[ "}" ]

[ "void", "setRAIndex", "(", "int", "Index", ")", "{", "ReturnAddrIndex", "=", "Index", ";" ]

GCC

avr

MD

next_suggestion

MPU

9,331

[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extract", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM

CPP

code_generation

CPU

9,332

[ "bool", "MVEVPTOptimisations", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "ARMSubtarget", "&", "STI", "=", "static_cast", "<", "const", "ARMSubtarget", "&", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ")", ";", "if", "(", "!", "STI", ".", "isThumb2", "(", ")", "||", "!", "STI", ".", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "MRI", "=", "&", "Fn", ".", "getRegInfo", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "********** ARM MVE VPT Optimisations **********\\n", "<STR_LIT>", "<<", "<STR_LIT>", "********** Function: ", "<STR_LIT>", "<<", "Fn", ".", "getName", "(", ")", "<<", "'", "\\n", "'", ")", ";", "bool", "Modified", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "Fn", ")", "{", "Modified", "|=", "ReplaceVCMPsByVPNOTs", "(", "MBB", ")", ";", "Modified", "|=", "ReduceOldVCCRValueUses", "(", "MBB", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "**************************************\\n", "<STR_LIT>", ")", ";", "return", "Modified", ";", "}" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

LLVM

ARM64

TD

stmt_completion

CPU

9,333

[ ";" ]

[ "let", "Name", "=", "<STR_LIT>" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

9,334

[ "break", ";" ]

[ "case", "Hexagon", "::", "J2_jumpr", ":", "case", "Hexagon", "::", "JMPret", ":", "DstReg", "=", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Hexagon", "::", "R31", "==", "DstReg", ")", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "break", ";", "case", "Hexagon", "::", "J2_jumprt", ":", "case", "Hexagon", "::", "J2_jumprf", ":", "case", "Hexagon", "::", "J2_jumprtnew", ":", "case", "Hexagon", "::", "J2_jumprfnew", ":", "case", "Hexagon", "::", "JMPrett", ":", "case", "Hexagon", "::", "JMPretf", ":", "case", "Hexagon", "::", "JMPrettnew", ":", "case", "Hexagon", "::", "JMPretfnew", ":", "case", "Hexagon", "::", "JMPrettnewpt", ":", "case", "Hexagon", "::", "JMPretfnewpt", ":", "DstReg", "=", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SrcReg", "=", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "(", "HexagonMCInstrInfo", "::", "isPredReg", "(", "SrcReg", ")", "&&", "(", "Hexagon", "::", "P0", "==", "SrcReg", ")", ")", "&&", "(", "Hexagon", "::", "R31", "==", "DstReg", ")", ")", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "break", ";", "case", "Hexagon", "::", "L4_return_t", ":", "case", "Hexagon", "::", "L4_return_f", ":", "case", "Hexagon", "::", "L4_return_tnew_pnt", ":", "case", "Hexagon", "::", "L4_return_fnew_pnt", ":", "case", "Hexagon", "::", "L4_return_tnew_pt", ":", "case", "Hexagon", "::", "L4_return_fnew_pt", ":", "SrcReg", "=", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Hexagon", "::", "P0", "==", "SrcReg", ")", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "break", ";", "case", "Hexagon", "::", "S2_storeri_io", ":", "Src1Reg", "=", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Src2Reg", "=", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "HexagonMCInstrInfo", "::", "isIntReg", "(", "Src1Reg", ")", "&&", "HexagonMCInstrInfo", "::", "isIntRegForSubInst", "(", "Src2Reg", ")", "&&", "Hexagon", "::", "R29", "==", "Src1Reg", "&&", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "if", "(", "HexagonMCInstrInfo", "::", "isIntRegForSubInst", "(", "Src1Reg", ")", "&&", "HexagonMCInstrInfo", "::", "isIntRegForSubInst", "(", "Src2Reg", ")", "&&", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "break", ";", "case", "Hexagon", "::", "S2_storerb_io", ":", "Src1Reg", "=", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Src2Reg", "=", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "HexagonMCInstrInfo", "::", "isIntRegForSubInst", "(", "Src1Reg", ")", "&&", "HexagonMCInstrInfo", "::", "isIntRegForSubInst", "(", "Src2Reg", ")", "&&", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "break", ";", "case", "Hexagon", "::", "S2_storerh_io", ":", "Src1Reg", "=", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Src2Reg", "=", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "HexagonMCInstrInfo", "::", "isIntRegForSubInst", "(", "Src1Reg", ")", "&&", "HexagonMCInstrInfo", "::", "isIntRegForSubInst", "(", "Src2Reg", ")", "&&", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "break", ";", "case", "Hexagon", "::", "S2_storerd_io", ":", "Src1Reg", "=", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Src2Reg", "=", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "HexagonMCInstrInfo", "::", "isDblRegForSubInst", "(", "Src2Reg", ")", "&&", "HexagonMCInstrInfo", "::", "isIntReg", "(", "Src1Reg", ")", "&&", "Hexagon", "::", "R29", "==", "Src1Reg", "&&", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "isShiftedInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "break", ";", "case", "Hexagon", "::", "S4_storeiri_io", ":", "Src1Reg", "=", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "HexagonMCInstrInfo", "::", "isIntRegForSubInst", "(", "Src1Reg", ")", "&&", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "&&", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "MCI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]

LLVM

AVR

CPP

program_repair

MPU

9,335

[ "<FIXS>", "Ctx", ".", "reportError", "(", "MI", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "Expected either Y or Z register", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "<FIXE>" ]

[ "switch", "(", "RegOp", ".", "getReg", "(", ")", ")", "{", "default", ":", "<BUGS>", "llvm_unreachable", "(", "<STR_LIT>", "Expected either Y or Z register", "<STR_LIT>", ")", ";", "<BUGE>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "RegBit", "=", "<NUM_LIT>", ";", "break", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

9,336

[ ".", "getImm", "(", ")", ",", "<NUM_LIT>", ")", ";" ]

[ "let", "MCOperandPredicate", "=", "[", "{", "if", "(", "!", "MCOp", ".", "isImm", "(", ")", ")", "return", "false", ";", "int64_t", "Val", "=", "AArch64_AM", ":", ":", "decodeLogicalImmediate", "(", "MCOp" ]

LLVM

X86

CPP

next_suggestion

CPU

9,337

[ "addPass", "(", "createX86PadShortFunctions", "(", ")", ")", ";" ]

[ "void", "X86PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "new", "X86ExecutionDepsFix", "(", ")", ")", ";", "if", "(", "UseVZeroUpper", ")", "addPass", "(", "createX86IssueVZeroUpperPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createX86FixupBWInsts", "(", ")", ")", ";" ]

GCC

mips

MD

program_repair

CPU

9,338

[ "<FIXS>", "#", "ifndef", "NO_MD_PROTOTYPESrtx", "(", "*", "genfn", ")", "PROTO", "(", "(", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ",", "rtx", ")", ")", "#", "elsertx", "(", "*", "genfn", ")", "(", ")", "#", "endifgenfn", "=", "gen_xmulsi3_highpart_internal", "<FIXE>" ]

[ "{", "rtx", "dummy", "=", "gen_rtx", "(", "SIGN_EXTEND", ",", "DImode", ",", "const0_rtx", ")", "rtx", "dummy2", "=", "gen_rtx_LSHIFTRT", "(", "DImode", ",", "const0_rtx", ",", "const0_rtx", ")", "<BUGS>", "rtx", "(", "*", "genfn", ")", "(", ")", "=", "gen_xmulsi3_highpart_internal", "<BUGE>", "emit_insn", "(", "(", "*", "genfn", ")", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "dummy", ",", "dummy", ",", "dummy2", ")", ")", "DONE" ]

GCC

arm

MD

program_repair

CPU

9,339

[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]

[ "operands", "[", "<NUM_LIT>", "]", "=", "gen_lowpart", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")", "(", "define_expand", "<STR_LIT>" ]

GCC

aarch64

MD

stmt_completion

CPU

9,340

[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "vec_select", ":", "<", "VHALF", ">", "(", "match_operand", ":", "VQ_HSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VQ_HSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "vec_duplicate", ":", "<", "VWIDE", ">", "(", "sign_extend", ":", "<", "VWIDE_S", ">", "(", "vec_select", ":", "<", "VEL", ">", "(", "match_operand", ":", "<", "VCOND", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "match_operand", ":", "SI" ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,341

[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

9,342

[ "MachineInstr", "&", "MI", ")", "{" ]

[ "static", "bool", "isSMEMClauseInst", "(", "const" ]

GCC

avr

MD

next_suggestion

MPU

9,343

[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]

[ "(", "define_peephole2", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashift", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

GCC

h8300

CPP

next_suggestion

MPU

9,344

[ "if", "(", "!", "pop_p", ")", "x", "=", "Fpa", "(", "x", ")", ";" ]

[ "if", "(", "!", "return_p", "&&", "nregs", "==", "<NUM_LIT>", ")", "{", "if", "(", "pop_p", ")", "pop", "(", "regno", ")", ";", "else", "push", "(", "regno", ")", ";", "return", ";", "}", "vec", "=", "rtvec_alloc", "(", "(", "return_p", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "+", "nregs", "+", "<NUM_LIT>", ")", ";", "sp", "=", "stack_pointer_rtx", ";", "i", "=", "<NUM_LIT>", ";", "if", "(", "return_p", ")", "{", "RTVEC_ELT", "(", "vec", ",", "i", ")", "=", "ret_rtx", ";", "i", "++", ";", "}", "for", "(", "j", "=", "<NUM_LIT>", ";", "j", "<", "nregs", ";", "j", "++", ")", "{", "rtx", "lhs", ",", "rhs", ";", "if", "(", "pop_p", ")", "{", "lhs", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", "+", "j", ")", ";", "rhs", "=", "gen_rtx_MEM", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "sp", ",", "(", "nregs", "-", "j", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "lhs", "=", "gen_rtx_MEM", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "sp", ",", "(", "j", "+", "<NUM_LIT>", ")", "*", "-", "<NUM_LIT>", ")", ")", ";", "rhs", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", "+", "j", ")", ";", "}", "RTVEC_ELT", "(", "vec", ",", "i", "+", "j", ")", "=", "gen_rtx_SET", "(", "lhs", ",", "rhs", ")", ";", "}", "offset", "=", "GEN_INT", "(", "(", "pop_p", "?", "nregs", ":", "-", "nregs", ")", "*", "<NUM_LIT>", ")", ";", "RTVEC_ELT", "(", "vec", ",", "i", "+", "j", ")", "=", "gen_rtx_SET", "(", "sp", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "sp", ",", "offset", ")", ")", ";", "x", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "vec", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,345

[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

GCC

rs6000

CPP

code_generation

CPU

9,346

[ "void", "rs6000_expand_atomic_compare_and_swap", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "boolval", ",", "retval", ",", "mem", ",", "oldval", ",", "new", "val", ",", "cond", ";", "rtx", "label1", ",", "label2", ",", "x", ",", "mask", ",", "shift", ";", "machine_mode", "mode", ",", "or", "ig_mode", ";", "enum", "memmodel", "mod_s", ",", "mod_f", ";", "bool", "is_weak", ";", "boolval", "=", "operands", "[", "<NUM_LIT>", "]", ";", "retval", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mem", "=", "operands", "[", "<NUM_LIT>", "]", ";", "oldval", "=", "operands", "[", "<NUM_LIT>", "]", ";", "new", "val", "=", "operands", "[", "<NUM_LIT>", "]", ";", "is_weak", "=", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "!=", "<NUM_LIT>", ")", ";", "mod_s", "=", "memmodel_base", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "mod_f", "=", "memmodel_base", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "or", "ig_mode", "=", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "mask", "=", "shift", "=", "NULL_RTX", ";", "if", "(", "mode", "==", "QImode", "||", "mode", "==", "HImode", ")", "{", "oldval", "=", "convert_modes", "(", "SImode", ",", "mode", ",", "oldval", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "TARGET_SYNC_HI_QI", ")", "{", "mem", "=", "rs6000_adjust_atomic_subword", "(", "mem", ",", "&", "shift", ",", "&", "mask", ")", ";", "oldval", "=", "expand_simple_binop", "(", "SImode", ",", "ASHIFT", ",", "oldval", ",", "shift", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "new", "val", "=", "convert_modes", "(", "SImode", ",", "mode", ",", "new", "val", ",", "<NUM_LIT>", ")", ";", "new", "val", "=", "expand_simple_binop", "(", "SImode", ",", "ASHIFT", ",", "new", "val", ",", "shift", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "}", "retval", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "mode", "=", "SImode", ";", "}", "else", "if", "(", "reg_overlap_mentioned_p", "(", "retval", ",", "oldval", ")", ")", "oldval", "=", "copy_to_reg", "(", "oldval", ")", ";", "if", "(", "mode", "!=", "TImode", "&&", "!", "reg_or_short_operand", "(", "oldval", ",", "mode", ")", ")", "oldval", "=", "copy_to_mode_reg", "(", "mode", ",", "oldval", ")", ";", "if", "(", "reg_overlap_mentioned_p", "(", "retval", ",", "new", "val", ")", ")", "new", "val", "=", "copy_to_reg", "(", "new", "val", ")", ";", "mem", "=", "rs6000_pre_atomic_barrier", "(", "mem", ",", "mod_s", ")", ";", "label1", "=", "NULL_RTX", ";", "if", "(", "!", "is_weak", ")", "{", "label1", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "gen_label_rtx", "(", ")", ")", ";", "emit_label", "(", "XEXP", "(", "label1", ",", "<NUM_LIT>", ")", ")", ";", "}", "label2", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "gen_label_rtx", "(", ")", ")", ";", "emit_load_locked", "(", "mode", ",", "retval", ",", "mem", ")", ";", "x", "=", "retval", ";", "if", "(", "mask", ")", "x", "=", "expand_simple_binop", "(", "SImode", ",", "AND", ",", "retval", ",", "mask", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "cond", "=", "gen_reg_rtx", "(", "CCmode", ")", ";", "if", "(", "mode", "!=", "TImode", ")", "x", "=", "gen_rtx_COMPARE", "(", "CCmode", ",", "x", ",", "oldval", ")", ";", "else", "{", "rtx", "xor", "<NUM_LIT>", "_", "result", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "rtx", "xor", "<NUM_LIT>", "_", "result", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "rtx", "or", "_", "result", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "rtx", "new", "_", "word0", "=", "simplify_gen_subreg", "(", "DImode", ",", "x", ",", "TImode", ",", "<NUM_LIT>", ")", ";", "rtx", "new", "_", "word1", "=", "simplify_gen_subreg", "(", "DImode", ",", "x", ",", "TImode", ",", "<NUM_LIT>", ")", ";", "rtx", "old_word0", "=", "simplify_gen_subreg", "(", "DImode", ",", "oldval", ",", "TImode", ",", "<NUM_LIT>", ")", ";", "rtx", "old_word1", "=", "simplify_gen_subreg", "(", "DImode", ",", "oldval", ",", "TImode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_xordi3", "(", "xor", "<NUM_LIT>", "_", "result", ",", "new", "_", "word0", ",", "old_word0", ")", ")", ";", "emit_insn", "(", "gen_xordi3", "(", "xor", "<NUM_LIT>", "_", "result", ",", "new", "_", "word1", ",", "old_word1", ")", ")", ";", "emit_insn", "(", "gen_iordi3", "(", "or", "_", "result", ",", "xor", "<NUM_LIT>", "_", "result", ",", "xor", "<NUM_LIT>", "_", "result", ")", ")", ";", "x", "=", "gen_rtx_COMPARE", "(", "CCmode", ",", "or", "_", "result", ",", "const0_rtx", ")", ";", "}", "emit_insn", "(", "gen_rtx_SET", "(", "cond", ",", "x", ")", ")", ";", "x", "=", "gen_rtx_NE", "(", "VOIDmode", ",", "cond", ",", "const0_rtx", ")", ";", "emit_unlikely_jump", "(", "x", ",", "label2", ")", ";", "x", "=", "new", "val", ";", "if", "(", "mask", ")", "x", "=", "rs6000_mask_atomic_subword", "(", "retval", ",", "new", "val", ",", "mask", ")", ";", "emit_store_conditional", "(", "or", "ig_mode", ",", "cond", ",", "mem", ",", "x", ")", ";", "if", "(", "!", "is_weak", ")", "{", "x", "=", "gen_rtx_NE", "(", "VOIDmode", ",", "cond", ",", "const0_rtx", ")", ";", "emit_unlikely_jump", "(", "x", ",", "label1", ")", ";", "}", "if", "(", "!", "is_mm_relaxed", "(", "mod_f", ")", ")", "emit_label", "(", "XEXP", "(", "label2", ",", "<NUM_LIT>", ")", ")", ";", "rs6000_post_atomic_barrier", "(", "mod_s", ")", ";", "if", "(", "is_mm_relaxed", "(", "mod_f", ")", ")", "emit_label", "(", "XEXP", "(", "label2", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "shift", ")", "rs6000_finish_atomic_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "retval", ",", "shift", ")", ";", "else", "if", "(", "mode", "!=", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "convert_move", "(", "operands", "[", "<NUM_LIT>", "]", ",", "retval", ",", "<NUM_LIT>", ")", ";", "x", "=", "gen_rtx_EQ", "(", "SImode", ",", "cond", ",", "const0_rtx", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "boolval", ",", "x", ")", ")", ";", "}" ]

[ "Expand", "an", "atomic", "compare", "and", "swap", "operation", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,347

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_subh_h16_hh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_679309b8", ",", "TypeALU64", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

9,348

[ ";" ]

[ "def", "VecListFourQWordIndexAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,349

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

i386

MD

next_suggestion

CPU

9,350

[ "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", ")", "]", ")" ]

[ "[", "(", "parallel", "[", "(", "set", "(", "reg", ":", "CC", "FLAGS_REG", ")", "(", "compare", ":", "CC", "(", "mem", ":", "BLK", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "mem", ":", "BLK", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", "(", "use", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "use", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")" ]

GCC

arm

CPP

stmt_completion

CPU

9,351

[ "b", ",", "_", "_", "index", ")", ";" ]

[ "return", "_", "_", "builtin_neon_vcmlaq_lane180v8hf", "(", "_", "_", "r", ",", "_", "_", "a", ",", "_", "_" ]

GCC

powerpcspe

CPP

code_generation

CPU

9,352

[ "bool", "rs6000_special_adjust_field_align_p", "(", "tree", "type", ",", "unsigned", "int", "computed", ")", "{", "if", "(", "TARGET_ALTIVEC", "&&", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", ")", "{", "if", "(", "computed", "!=", "<NUM_LIT>", ")", "{", "static", "bool", "warned", ";", "if", "(", "!", "warned", "&&", "warn_psabi", ")", "{", "warned", "=", "true", ";", "inform", "(", "input_location", ",", "<STR_LIT>", "the layout of aggregates containing vectors with", "<STR_LIT>", "<STR_LIT>", " %d-byte alignment has changed in GCC 5", "<STR_LIT>", ",", "computed", "/", "BITS_PER_UNIT", ")", ";", "}", "}", "return", "false", ";", "}", "return", "false", ";", "}" ]

[ "Previous", "GCC", "releases", "forced", "all", "vector", "types", "to", "have", "16-byte", "alignment", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,353

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

GCC

alpha

MD

stmt_completion

MPU

9,354

[ "operands", "[", "<NUM_LIT>", "]", ")", ")" ]

[ "emit_insn", "(", "gen_mskxl", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "mask", "," ]

LLVM

Hexagon

TD

stmt_completion

DSP

9,355

[ ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>" ]

LLVM

AArch64

TD

stmt_completion

CPU

9,356

[ "=", "<NUM_LIT>", ";" ]

[ "def", "Srr", ":", "BaseFPCondComparison", "<", "signalAllNans", ",", "FPR32", ",", "mnemonic", ",", "[", "(", "set", "NZCV", ",", "(", "OpNode", "(", "f32", "FPR32", ":", "$", "Rn", ")", ",", "(", "f32", "FPR32", ":", "$", "Rm", ")", ",", "(", "i32", "imm", ":", "$", "nzcv", ")", ",", "(", "i32", "imm", ":", "$", "cond", ")", ",", "NZCV", ")", ")", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

9,357

[ "uint64_t", "RegBits", "=", "getMachineOpValue", "(", "MI", ",", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ",", "Fixups", ",", "STI", ")", "<<", "<NUM_LIT>", ";" ]

[ "uint64_t", "PPCMCCodeEmitter", "::", "getMemRI34PCRelEncoding", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "assert", "(", "MI", ".", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "Expecting an immediate.", "<STR_LIT>", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

9,358

[ "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_addh_l16_sat_ll", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]

LLVM

PowerPC

TD

stmt_completion

CPU

9,359

[ "(", "instrs", "(", "instregex", "<STR_LIT>", ")", ",", "LWAUX", ")", ">", ";" ]

[ "def", ":", "InstRW", "<", "[", "P9_LoadAndALUOp_6C", ",", "P9_ALU_2C", ",", "IP_AGEN_1C", ",", "IP_EXEC_1C", ",", "IP_EXEC_1C", ",", "DISP_PAIR_1C", ",", "DISP_PAIR_1C", ",", "DISP_1C", "]", "," ]

LLVM

X86

CPP

code_generation

CPU

9,360

[ "const", "MCFixupKindInfo", "&", "X86AsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "X86", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "<STR_LIT>", "reloc_riprel_4byte", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", "reloc_riprel_4byte_movq_load", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", "reloc_riprel_4byte_relax", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", "reloc_riprel_4byte_relax_rex", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", "reloc_signed_4byte", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "reloc_signed_4byte_relax", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "reloc_global_offset_table", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "reloc_global_offset_table8", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "reloc_branch_4byte_pcrel", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "}", ";", "if", "(", "Kind", ">=", "FirstLiteralRelocationKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "FK_NONE", ")", ";", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(", ")", "&&", "<STR_LIT>", "Invalid kind!", "<STR_LIT>", ")", ";", "assert", "(", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ".", "Name", "&&", "<STR_LIT>", "Empty fixup name!", "<STR_LIT>", ")", ";", "return", "Infos", "[", "Kind", "-", "FirstTargetFixupKind", "]", ";", "}" ]

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

LLVM

Mips

CPP

next_suggestion

CPU

9,361

[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i32", ",", "ResNode", ",", "Lo", ")", ";" ]

[ "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "GA", "}", ";", "if", "(", "!", "isa", "<", "Function", ">", "(", "GV", ")", "&&", "IsGlobalInSmallSection", "(", "GV", ")", ")", "{", "SDValue", "GPRelNode", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "SDValue", "GOT", "=", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "MVT", "::", "i32", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i32", ",", "GOT", ",", "GPRelNode", ")", ";", "}", "SDValue", "HiPart", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "GA", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i32", ",", "HiPart", ",", "Lo", ")", ";", "}", "else", "{", "SDValue", "ResNode", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i32", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "GA", ",", "NULL", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "GV", "->", "hasLocalLinkage", "(", ")", "||", "isa", "<", "Function", ">", "(", "GV", ")", ")", "return", "ResNode", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "GA", ")", ";" ]

GCC

sparc

MD

stmt_completion

CPU

9,362

[ ")", "]", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "P", "[", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_EDGE8LN", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

GCC

m32c

MD

next_suggestion

MPU

9,363

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SI", "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

LLVM

AArch64

TD

next_suggestion

CPU

9,364

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zt", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

9,365

[ "}" ]

[ "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_PTR64", ";", "if", "(", "CurrentProgramInfo", ".", "DynamicCallStack", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_DYNAMIC_CALLSTACK", ";", "AMD_HSA_BITS_SET", "(", "Out", ".", "code_properties", ",", "AMD_CODE_PROPERTY_PRIVATE_ELEMENT_SIZE", ",", "getElementByteSizeValue", "(", "STM", ".", "getMaxPrivateElementSize", "(", "true", ")", ")", ")", ";", "if", "(", "MFI", "->", "hasPrivateSegmentBuffer", "(", ")", ")", "{", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_PRIVATE_SEGMENT_BUFFER", ";", "}", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "MFI", "->", "hasQueuePtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_QUEUE_PTR", ";", "if", "(", "MFI", "->", "hasKernargSegmentPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_KERNARG_SEGMENT_PTR", ";", "if", "(", "MFI", "->", "hasDispatchID", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_ID", ";", "if", "(", "MFI", "->", "hasFlatScratchInit", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_FLAT_SCRATCH_INIT", ";", "if", "(", "MFI", "->", "hasDispatchPtr", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_ENABLE_SGPR_DISPATCH_PTR", ";", "if", "(", "STM", ".", "isXNACKEnabled", "(", ")", ")", "Out", ".", "code_properties", "|=", "AMD_CODE_PROPERTY_IS_XNACK_SUPPORTED", ";", "Align", "MaxKernArgAlign", ";", "Out", ".", "kernarg_segment_byte_size", "=", "STM", ".", "getKernArgSegmentSize", "(", "F", ",", "MaxKernArgAlign", ")", ";", "Out", ".", "wavefront_sgpr_count", "=", "CurrentProgramInfo", ".", "NumSGPR", ";", "Out", ".", "workitem_vgpr_count", "=", "CurrentProgramInfo", ".", "NumVGPR", ";", "Out", ".", "workitem_private_segment_byte_size", "=", "CurrentProgramInfo", ".", "ScratchSize", ";", "Out", ".", "workgroup_group_segment_byte_size", "=", "CurrentProgramInfo", ".", "LDSSize", ";", "Out", ".", "kernarg_segment_alignment", "=", "Log2", "(", "std", "::", "max", "(", "Align", "(", "<NUM_LIT>", ")", ",", "MaxKernArgAlign", ")", ")", ";" ]

GCC

i386

CPP

code_generation

CPU

9,366

[ "static", "void", "output_pic_addr_const", "(", "FILE", "*", "file", ",", "rtx", "x", ",", "int", "code", ")", "{", "char", "buf", "[", "<NUM_LIT>", "]", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "PC", ":", "gcc_assert", "(", "flag_pic", ")", ";", "putc", "(", "'", ".", "'", ",", "file", ")", ";", "break", ";", "case", "SYMBOL_REF", ":", "if", "(", "TARGET_64BIT", "||", "!", "TARGET_MACHO_BRANCH_ISLANDS", ")", "output_addr_const", "(", "file", ",", "x", ")", ";", "else", "{", "const", "char", "*", "name", "=", "XSTR", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "SYMBOL_REF_DECL", "(", "x", ")", ")", "mark_decl_referenced", "(", "SYMBOL_REF_DECL", "(", "x", ")", ")", ";", "if", "(", "MACHOPIC_INDIRECT", "&&", "machopic_classify_symbol", "(", "x", ")", "==", "MACHOPIC_UNDEFINED_FUNCTION", ")", "name", "=", "machopic_indirection_name", "(", "x", ",", "true", ")", ";", "assemble_name", "(", "file", ",", "name", ")", ";", "}", "if", "(", "!", "TARGET_MACHO", "&&", "!", "(", "TARGET_64BIT", "&&", "TARGET_PECOFF", ")", "&&", "code", "==", "'", "P", "'", "&&", "!", "SYMBOL_REF_LOCAL_P", "(", "x", ")", ")", "fputs", "(", "<STR_LIT>", "@PLT", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "LABEL_REF", ":", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "case", "CODE_LABEL", ":", "ASM_GENERATE_INTERNAL_LABEL", "(", "buf", ",", "<STR_LIT>", "L", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "x", ")", ")", ";", "assemble_name", "(", "asm_out_file", ",", "buf", ")", ";", "break", ";", "case", "CONST_INT", ":", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "INTVAL", "(", "x", ")", ")", ";", "break", ";", "case", "CONST", ":", "output_pic_addr_const", "(", "file", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "code", ")", ";", "break", ";", "case", "CONST_DOUBLE", ":", "if", "(", "GET_MODE", "(", "x", ")", "==", "VOIDmode", ")", "{", "if", "(", "CONST_DOUBLE_HIGH", "(", "x", ")", "||", "CONST_DOUBLE_LOW", "(", "x", ")", "<", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ",", "(", "unsigned", "long", ")", "CONST_DOUBLE_HIGH", "(", "x", ")", ",", "(", "unsigned", "long", ")", "CONST_DOUBLE_LOW", "(", "x", ")", ")", ";", "else", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "CONST_DOUBLE_LOW", "(", "x", ")", ")", ";", "}", "else", "output_operand_lossage", "(", "<STR_LIT>", "floating constant misused", "<STR_LIT>", ")", ";", "break", ";", "case", "PLUS", ":", "if", "(", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "output_pic_addr_const", "(", "file", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "code", ")", ";", "putc", "(", "'", "+", "'", ",", "file", ")", ";", "output_pic_addr_const", "(", "file", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "code", ")", ";", "}", "else", "{", "gcc_assert", "(", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ";", "output_pic_addr_const", "(", "file", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "code", ")", ";", "putc", "(", "'", "+", "'", ",", "file", ")", ";", "output_pic_addr_const", "(", "file", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "code", ")", ";", "}", "break", ";", "case", "MINUS", ":", "if", "(", "!", "TARGET_MACHO", ")", "putc", "(", "ASSEMBLER_DIALECT", "==", "ASM_INTEL", "?", "'", "(", "'", ":", "'", "[", "'", ",", "file", ")", ";", "output_pic_addr_const", "(", "file", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "code", ")", ";", "putc", "(", "'", "-", "'", ",", "file", ")", ";", "output_pic_addr_const", "(", "file", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "code", ")", ";", "if", "(", "!", "TARGET_MACHO", ")", "putc", "(", "ASSEMBLER_DIALECT", "==", "ASM_INTEL", "?", "'", ")", "'", ":", "'", "]", "'", ",", "file", ")", ";", "break", ";", "case", "UNSPEC", ":", "if", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_STACK_CHECK", ")", "{", "bool", "f", "=", "i386_asm_output_addr_const_extra", "(", "file", ",", "x", ")", ";", "gcc_assert", "(", "f", ")", ";", "break", ";", "}", "gcc_assert", "(", "XVECLEN", "(", "x", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "output_pic_addr_const", "(", "file", ",", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "code", ")", ";", "switch", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", ")", "{", "case", "UNSPEC_GOT", ":", "fputs", "(", "<STR_LIT>", "@GOT", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_GOTOFF", ":", "fputs", "(", "<STR_LIT>", "@GOTOFF", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_PLTOFF", ":", "fputs", "(", "<STR_LIT>", "@PLTOFF", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_PCREL", ":", "fputs", "(", "ASSEMBLER_DIALECT", "==", "ASM_ATT", "?", "<STR_LIT>", "(%rip)", "<STR_LIT>", ":", "<STR_LIT>", "[rip]", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_GOTPCREL", ":", "fputs", "(", "ASSEMBLER_DIALECT", "==", "ASM_ATT", "?", "<STR_LIT>", "@GOTPCREL(%rip)", "<STR_LIT>", ":", "<STR_LIT>", "@GOTPCREL[rip]", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_GOTTPOFF", ":", "fputs", "(", "<STR_LIT>", "@gottpoff", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_TPOFF", ":", "fputs", "(", "<STR_LIT>", "@tpoff", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_NTPOFF", ":", "if", "(", "TARGET_64BIT", ")", "fputs", "(", "<STR_LIT>", "@tpoff", "<STR_LIT>", ",", "file", ")", ";", "else", "fputs", "(", "<STR_LIT>", "@ntpoff", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_DTPOFF", ":", "fputs", "(", "<STR_LIT>", "@dtpoff", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_GOTNTPOFF", ":", "if", "(", "TARGET_64BIT", ")", "fputs", "(", "ASSEMBLER_DIALECT", "==", "ASM_ATT", "?", "<STR_LIT>", "@gottpoff(%rip)", "<STR_LIT>", ":", "<STR_LIT>", "@gottpoff[rip]", "<STR_LIT>", ",", "file", ")", ";", "else", "fputs", "(", "<STR_LIT>", "@gotntpoff", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_INDNTPOFF", ":", "fputs", "(", "<STR_LIT>", "@indntpoff", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "UNSPEC_MACHOPIC_OFFSET", ":", "putc", "(", "'", "-", "'", ",", "file", ")", ";", "machopic_output_function_base_name", "(", "file", ")", ";", "break", ";", "default", ":", "output_operand_lossage", "(", "<STR_LIT>", "invalid UNSPEC as operand", "<STR_LIT>", ")", ";", "break", ";", "}", "break", ";", "default", ":", "output_operand_lossage", "(", "<STR_LIT>", "invalid expression as operand", "<STR_LIT>", ")", ";", "}", "}" ]

[ "Print", "an", "integer", "constant", "expression", "in", "assembler", "syntax", ".", "Addition", "and", "subtraction", "are", "the", "only", "arithmetic", "that", "may", "appear", "in", "these", "expressions", ".", "FILE", "is", "the", "stdio", "stream", "to", "write", "to", ",", "X", "is", "the", "rtx", ",", "and", "CODE", "is", "the", "operand", "print", "code", "from", "the", "output", "string", "." ]

LLVM

X86

TD

stmt_completion

CPU

9,367

[ "[", "SKLPort06", "]", ">", ";" ]

[ "def", ":", "WriteRes", "<", "WriteSETCC", "," ]

LLVM

MOS

TD

next_suggestion

MPU

9,368

[ "}" ]

[ "def", "AbsIdx", ":", "MOSBitwiseBase", "{", "let", "InOperandList", "=", "(", "ins", "Ac", ":", "$", "l", ",", "addr16", ":", "$", "addr", ",", "XY", ":", "$", "idx", ")", ";" ]

GCC

mips

CPP

program_repair

CPU

9,369

[ "<FIXS>", "fprintf", "(", "stderr", ",", "HOST_PTR_PRINTF", ",", "(", "const", "PTR", ")", "type", ")", ";", "<FIXE>" ]

[ "<STR_LIT>", "function_adv({gp reg found = %d, arg # = %2d, words = %2d}, %4s, ", "<STR_LIT>", ",", "cum", "->", "gp_reg_found", ",", "cum", "->", "arg_number", ",", "cum", "->", "arg_words", ",", "GET_MODE_NAME", "(", "mode", ")", ")", ";", "<BUGS>", "fprintf", "(", "stderr", ",", "HOST_PTR_PRINTF", ",", "type", ")", ";", "<BUGE>", "fprintf", "(", "stderr", ",", "<STR_LIT>", ", %d )\\n\\n", "<STR_LIT>", ",", "named", ")", ";", "}" ]

GCC

nios2

MD

stmt_completion

MPU

9,370

[ "]", ")" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Patmos

CPP

next_suggestion

VLIW

9,371

[ "errs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";" ]

[ "void", "printMetaData", "(", "MachineInstr", "*", "instr", ",", "raw_ostream", "&", "os", ")", "const", "{", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "instr", "->", "getNumOperands", "(", ")", ";", "i", "++", ")", "{", "auto", "&", "p", "=", "instr", "->", "getOperand", "(", "i", ")", ";", "if", "(", "p", ".", "isMetadata", "(", ")", ")", "{", "const", "MDNode", "*", "n", "=", "p", ".", "getMetadata", "(", ")", ";", "errs", "(", ")", "<<", "<STR_LIT>", "\\t^MetaData: ", "<STR_LIT>", ";", "n", "->", "print", "(", "errs", "(", ")", ")", ";" ]

LLVM

VE

TD

stmt_completion

CPU

9,372

[ ",", "<STR_LIT>", ")", ",", "[", "(", "set", "Tyo", ":", "$", "sx", ",", "(", "OpNode", "Tyi", ":", "$", "sy", ",", "(", "Tyi", "mOp", ":", "$", "sz", ")", ")", ")", "]", ">", ";" ]

[ "def", "rm", ":", "RR", "<", "opc", ",", "(", "outs", "RCo", ":", "$", "sx", ")", ",", "(", "ins", "RCi", ":", "$", "sy", ",", "mOp", ":", "$", "sz", ")", ",", "!", "strconcat", "(", "opcStr" ]

GCC

i386

MD

stmt_completion

CPU

9,373

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float", ":", "XF", "(", "match_operand", ":", "SWI48x", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr" ]

LLVM

AArch64

TD

next_suggestion

CPU

9,374

[ "}", "]", ">", "{", "let", "ParserMatchClass", "=", "Imm0_63Operand", ";" ]

[ "def", "timm0_63", ":", "Operand", "<", "i64", ">", ",", "TImmLeaf", "<", "i64", ",", "[", "{", "return", "(", "(", "uint64_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";" ]

GCC

sparc

CPP

stmt_completion

CPU

9,375

[ "bool", "initialize_p", "ATTRIBUTE_UNUSED", ")", "{" ]

[ "static", "tree", "sparc_builtin_decl", "(", "unsigned", "code", "," ]

GCC

nios2

MD

stmt_completion

MPU

9,376

[ "(", ")", ")" ]

[ "{", "if", "(", "nios2_expand_return" ]

GCC

arm

CPP

program_repair

CPU

9,377

[ "<FIXS>", "nelems", "=", "vector_size", "*", "nvectors", "/", "int_size_in_bytes", "(", "elem_type", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>" ]

[ "gcc_assert", "(", "reg_size", "%", "vector_size", "==", "<NUM_LIT>", ")", ";", "nvectors", "=", "reg_size", "/", "vector_size", ";", "if", "(", "mem_mode", "==", "reg_mode", ")", "<BUGS>", "nelems", "=", "vector_size", "*", "nvectors", ";", "<BUGE>", "elsenelems", "=", "nvectors", ";", "<BUGS>", "gcc_assert", "(", "POINTER_TYPE_P", "(", "TREE_TYPE", "(", "exp", ")", ")", ")", ";", "elem_type", "=", "TREE_TYPE", "(", "TREE_TYPE", "(", "exp", ")", ")", ";", "<BUGE>", "upper_bound", "=", "build_int_cst", "(", "size_type_node", ",", "nelems", "-", "<NUM_LIT>", ")", ";", "array_type", "=", "build_array_type", "(", "elem_type", ",", "build_index_type", "(", "upper_bound", ")", ")", ";" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

9,378

[ "I", "<", "E", ";", "++", "I", ")", "{" ]

[ "Changed", "=", "true", ";", "continue", ";", "}", "if", "(", "UseEmpty", "[", "TargetRegisterInfo", "::", "virtReg2Index", "(", "OldReg", ")", "]", ")", "{", "unsigned", "Opc", "=", "getDropOpcode", "(", "RC", ")", ";", "MachineInstr", "*", "Drop", "=", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "NewReg", ")", ";", "Drop", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsKill", "(", ")", ";", "}", "else", "{", "unsigned", "LocalId", "=", "getLocalId", "(", "Reg2Local", ",", "CurLocal", ",", "OldReg", ")", ";", "unsigned", "Opc", "=", "getSetLocalOpcode", "(", "RC", ")", ";", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ")", ".", "addImm", "(", "LocalId", ")", ".", "addReg", "(", "NewReg", ")", ";", "}", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "NewReg", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", "false", ")", ";", "MFI", ".", "stackifyVReg", "(", "NewReg", ")", ";", "Changed", "=", "true", ";", "}", "}", "MachineInstr", "*", "InsertPt", "=", "&", "MI", ";", "for", "(", "MachineOperand", "&", "MO", ":", "reverse", "(", "MI", ".", "explicit_uses", "(", ")", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "OldReg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "assert", "(", "MI", ".", "isInlineAsm", "(", ")", ")", ";", "unsigned", "LocalId", "=", "getLocalId", "(", "Reg2Local", ",", "CurLocal", ",", "OldReg", ")", ";", "MI", ".", "untieRegOperand", "(", "MI", ".", "getOperandNo", "(", "&", "MO", ")", ")", ";", "MO", ".", "ChangeToImmediate", "(", "LocalId", ")", ";", "continue", ";", "}", "if", "(", "MFI", ".", "isVRegStackified", "(", "OldReg", ")", ")", "{", "InsertPt", "=", "findStartOfTree", "(", "MO", ",", "MRI", ",", "MFI", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "isInlineAsm", "(", ")", ")", "{", "unsigned", "LocalId", "=", "getLocalId", "(", "Reg2Local", ",", "CurLocal", ",", "OldReg", ")", ";", "MI", ".", "untieRegOperand", "(", "MI", ".", "getOperandNo", "(", "&", "MO", ")", ")", ";", "MO", ".", "ChangeToImmediate", "(", "LocalId", ")", ";", "continue", ";", "}", "unsigned", "LocalId", "=", "getLocalId", "(", "Reg2Local", ",", "CurLocal", ",", "OldReg", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "MRI", ".", "getRegClass", "(", "OldReg", ")", ";", "unsigned", "NewReg", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "unsigned", "Opc", "=", "getGetLocalOpcode", "(", "RC", ")", ";", "InsertPt", "=", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "Opc", ")", ",", "NewReg", ")", ".", "addImm", "(", "LocalId", ")", ";", "MO", ".", "setReg", "(", "NewReg", ")", ";", "MFI", ".", "stackifyVReg", "(", "NewReg", ")", ";", "Changed", "=", "true", ";", "}", "if", "(", "WebAssembly", "::", "isCopy", "(", "MI", ")", ")", "{", "MRI", ".", "replaceRegWith", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "Changed", "=", "true", ";", "}", "}", "}", "MFI", ".", "setNumLocals", "(", "CurLocal", "-", "MFI", ".", "getParams", "(", ")", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MRI", ".", "getNumVirtRegs", "(", ")", ";" ]

LLVM

X86

TD

next_suggestion

CPU

9,379

[ "if", "(", "auto", "*", "Store", "=", "dyn_cast", "<", "MaskedStoreSDNode", ">", "(", "N", ")", ")", "return", "Store", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";" ]

[ "return", "getI8Imm", "(", "X86", ":", ":", "getExtractVEXTRACT256Immediate", "(", "N", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "INSERT_get_vinsert256_imm", ":", "SDNodeXForm", "<", "insert_subvector", ",", "[", "{", "return", "getI8Imm", "(", "X86", ":", ":", "getInsertVINSERT256Immediate", "(", "N", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "vextract128_extract", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "bigvec", ",", "node", ":", "$", "index", ")", ",", "(", "extract_subvector", "node", ":", "$", "bigvec", ",", "node", ":", "$", "index", ")", ",", "[", "{", "return", "X86", ":", ":", "isVEXTRACT128Index", "(", "N", ")", ";", "}", "]", ",", "EXTRACT_get_vextract128_imm", ">", ";", "def", "vinsert128_insert", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "bigvec", ",", "node", ":", "$", "smallvec", ",", "node", ":", "$", "index", ")", ",", "(", "insert_subvector", "node", ":", "$", "bigvec", ",", "node", ":", "$", "smallvec", ",", "node", ":", "$", "index", ")", ",", "[", "{", "return", "X86", ":", ":", "isVINSERT128Index", "(", "N", ")", ";", "}", "]", ",", "INSERT_get_vinsert128_imm", ">", ";", "def", "vextract256_extract", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "bigvec", ",", "node", ":", "$", "index", ")", ",", "(", "extract_subvector", "node", ":", "$", "bigvec", ",", "node", ":", "$", "index", ")", ",", "[", "{", "return", "X86", ":", ":", "isVEXTRACT256Index", "(", "N", ")", ";", "}", "]", ",", "EXTRACT_get_vextract256_imm", ">", ";", "def", "vinsert256_insert", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "bigvec", ",", "node", ":", "$", "smallvec", ",", "node", ":", "$", "index", ")", ",", "(", "insert_subvector", "node", ":", "$", "bigvec", ",", "node", ":", "$", "smallvec", ",", "node", ":", "$", "index", ")", ",", "[", "{", "return", "X86", ":", ":", "isVINSERT256Index", "(", "N", ")", ";", "}", "]", ",", "INSERT_get_vinsert256_imm", ">", ";", "def", "masked_load_aligned128", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "src1", ",", "node", ":", "$", "src2", ",", "node", ":", "$", "src3", ")", ",", "(", "masked_load", "node", ":", "$", "src1", ",", "node", ":", "$", "src2", ",", "node", ":", "$", "src3", ")", ",", "[", "{", "if", "(", "auto", "*", "Load", "=", "dyn_cast", "<", "MaskedLoadSDNode", ">", "(", "N", ")", ")", "return", "Load", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "return", "false", ";", "}", "]", ">", ";", "def", "masked_load_aligned256", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "src1", ",", "node", ":", "$", "src2", ",", "node", ":", "$", "src3", ")", ",", "(", "masked_load", "node", ":", "$", "src1", ",", "node", ":", "$", "src2", ",", "node", ":", "$", "src3", ")", ",", "[", "{", "if", "(", "auto", "*", "Load", "=", "dyn_cast", "<", "MaskedLoadSDNode", ">", "(", "N", ")", ")", "return", "Load", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "return", "false", ";", "}", "]", ">", ";", "def", "masked_load_aligned512", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "src1", ",", "node", ":", "$", "src2", ",", "node", ":", "$", "src3", ")", ",", "(", "masked_load", "node", ":", "$", "src1", ",", "node", ":", "$", "src2", ",", "node", ":", "$", "src3", ")", ",", "[", "{", "if", "(", "auto", "*", "Load", "=", "dyn_cast", "<", "MaskedLoadSDNode", ">", "(", "N", ")", ")", "return", "Load", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "return", "false", ";", "}", "]", ">", ";", "def", "masked_load_unaligned", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "src1", ",", "node", ":", "$", "src2", ",", "node", ":", "$", "src3", ")", ",", "(", "masked_load", "node", ":", "$", "src1", ",", "node", ":", "$", "src2", ",", "node", ":", "$", "src3", ")", ",", "[", "{", "return", "isa", "<", "MaskedLoadSDNode", ">", "(", "N", ")", ";", "}", "]", ">", ";", "def", "X86mstore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "src1", ",", "node", ":", "$", "src2", ",", "node", ":", "$", "src3", ")", ",", "(", "masked_store", "node", ":", "$", "src1", ",", "node", ":", "$", "src2", ",", "node", ":", "$", "src3", ")", ",", "[", "{", "return", "!", "cast", "<", "MaskedStoreSDNode", ">", "(", "N", ")", "-", ">", "isTruncatingStore", "(", ")", ";", "}", "]", ">", ";", "def", "masked_store_aligned128", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "src1", ",", "node", ":", "$", "src2", ",", "node", ":", "$", "src3", ")", ",", "(", "X86mstore", "node", ":", "$", "src1", ",", "node", ":", "$", "src2", ",", "node", ":", "$", "src3", ")", ",", "[", "{", "if", "(", "auto", "*", "Store", "=", "dyn_cast", "<", "MaskedStoreSDNode", ">", "(", "N", ")", ")", "return", "Store", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "return", "false", ";", "}", "]", ">", ";", "def", "masked_store_aligned256", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "src1", ",", "node", ":", "$", "src2", ",", "node", ":", "$", "src3", ")", ",", "(", "X86mstore", "node", ":", "$", "src1", ",", "node", ":", "$", "src2", ",", "node", ":", "$", "src3", ")", ",", "[", "{", "if", "(", "auto", "*", "Store", "=", "dyn_cast", "<", "MaskedStoreSDNode", ">", "(", "N", ")", ")", "return", "Store", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "return", "false", ";", "}", "]", ">", ";", "def", "masked_store_aligned512", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "src1", ",", "node", ":", "$", "src2", ",", "node", ":", "$", "src3", ")", ",", "(", "X86mstore", "node", ":", "$", "src1", ",", "node", ":", "$", "src2", ",", "node", ":", "$", "src3", ")", ",", "[", "{" ]

LLVM

MCS51

CPP

stmt_completion

MPU

9,380

[ "<STR_LIT>", ")", ";" ]

[ "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "unsigned", "Size", "=", "Desc", ".", "getSize", "(", ")", ";", "assert", "(", "Size", ">", "<NUM_LIT>", "&&", "<STR_LIT>", "Instruction size cannot be zero" ]

GCC

i386

MD

program_repair

CPU

9,381

[ "<FIXS>", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "]", "(", "const_string", "<STR_LIT>", ")", ")", ")", "<FIXE>" ]

[ "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")" ]

LLVM

AVR

CPP

program_repair

MPU

9,382

[ "<FIXS>", ".", "addImm", "(", "STI", ".", "getIORegSREG", "(", ")", ")", "<FIXE>" ]

[ "if", "(", "AFI", "->", "isInterruptOrSignalHandler", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<BUGS>", ".", "addImm", "(", "<NUM_LIT>", ")", "<BUGE>", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Kill", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}" ]

LLVM

ARM

TD

next_suggestion

CPU

9,383

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opt", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "opt", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

9,384

[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "CP", ")", ",", "MVT", "::", "i64", ",", "GA", ",", "DAG", ".", "getRegister", "(", "PPC", "::", "X2", ",", "MVT", "::", "i64", ")", ")", ";" ]

[ "const", "Constant", "*", "C", "=", "CP", "->", "getConstVal", "(", ")", ";", "if", "(", "PPCSubTarget", ".", "isSVR4ABI", "(", ")", "&&", "PPCSubTarget", ".", "isPPC64", "(", ")", ")", "{", "SDValue", "GA", "=", "DAG", ".", "getTargetConstantPool", "(", "C", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ",", "<NUM_LIT>", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

9,385

[ "Load", "=", "DAG", ".", "getMachineNode", "(", "getLoadRegOpcode", "(", "<NUM_LIT>", ",", "RC", ",", "isAligned", ",", "Subtarget", ")", ",", "dl", ",", "VT", ",", "MVT", "::", "Other", ",", "AddrOps", ")", ";" ]

[ "if", "(", "!", "N", "->", "isMachineOpcode", "(", ")", ")", "return", "false", ";", "auto", "I", "=", "MemOp2RegOpTable", ".", "find", "(", "N", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "I", "==", "MemOp2RegOpTable", ".", "end", "(", ")", ")", "return", "false", ";", "unsigned", "Opc", "=", "I", "->", "second", ".", "first", ";", "unsigned", "Index", "=", "I", "->", "second", ".", "second", "&", "TB_INDEX_MASK", ";", "bool", "FoldedLoad", "=", "I", "->", "second", ".", "second", "&", "TB_FOLDED_LOAD", ";", "bool", "FoldedStore", "=", "I", "->", "second", ".", "second", "&", "TB_FOLDED_STORE", ";", "const", "MCInstrDesc", "&", "MCID", "=", "get", "(", "Opc", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClass", "(", "MCID", ",", "Index", ",", "&", "RI", ",", "MF", ")", ";", "unsigned", "NumDefs", "=", "MCID", ".", "NumDefs", ";", "std", "::", "vector", "<", "SDValue", ">", "AddrOps", ";", "std", "::", "vector", "<", "SDValue", ">", "BeforeOps", ";", "std", "::", "vector", "<", "SDValue", ">", "AfterOps", ";", "SDLoc", "dl", "(", "N", ")", ";", "unsigned", "NumOps", "=", "N", "->", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumOps", "-", "<NUM_LIT>", ";", "++", "i", ")", "{", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "i", ")", ";", "if", "(", "i", ">=", "Index", "-", "NumDefs", "&&", "i", "<", "Index", "-", "NumDefs", "+", "X86", "::", "AddrNumOperands", ")", "AddrOps", ".", "push_back", "(", "Op", ")", ";", "else", "if", "(", "i", "<", "Index", "-", "NumDefs", ")", "BeforeOps", ".", "push_back", "(", "Op", ")", ";", "else", "if", "(", "i", ">", "Index", "-", "NumDefs", ")", "AfterOps", ".", "push_back", "(", "Op", ")", ";", "}", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ";", "AddrOps", ".", "push_back", "(", "Chain", ")", ";", "SDNode", "*", "Load", "=", "nullptr", ";", "if", "(", "FoldedLoad", ")", "{", "EVT", "VT", "=", "*", "RC", "->", "vt_begin", "(", ")", ";", "std", "::", "pair", "<", "MachineInstr", "::", "mmo_iterator", ",", "MachineInstr", "::", "mmo_iterator", ">", "MMOs", "=", "MF", ".", "extractLoadMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "N", ")", "->", "memoperands_begin", "(", ")", ",", "cast", "<", "MachineSDNode", ">", "(", "N", ")", "->", "memoperands_end", "(", ")", ")", ";", "if", "(", "!", "(", "*", "MMOs", ".", "first", ")", "&&", "RC", "==", "&", "X86", "::", "VR128RegClass", "&&", "Subtarget", ".", "isUnalignedMem16Slow", "(", ")", ")", "return", "false", ";", "unsigned", "Alignment", "=", "std", "::", "max", "<", "uint32_t", ">", "(", "RC", "->", "getSize", "(", ")", ",", "<NUM_LIT>", ")", ";", "bool", "isAligned", "=", "(", "*", "MMOs", ".", "first", ")", "&&", "(", "*", "MMOs", ".", "first", ")", "->", "getAlignment", "(", ")", ">=", "Alignment", ";" ]

LLVM

Cpu0

TD

stmt_completion

CPU

9,386

[ "(", ")", ")", ";", "}", "]", ">", ";" ]

[ "}", "]", ">", ";", "def", "HI16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getImm", "(", "N", ",", "(", "N", "-", ">", "getZExtValue", "(", ")", ">", ">", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "def", "immSExt16", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "N", "-", ">", "getSExtValue" ]

LLVM

AArch64

TD

stmt_completion

CPU

9,387

[ "(", "asm", ",", "<STR_LIT>", ")", ")", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rdn", ";", "let", "AsmString", "=", "!", "if", "(", "!", "eq", "(", "opc", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ")", ",", "!", "strconcat", "(", "asm", ",", "<STR_LIT>", ")", ",", "!", "strconcat" ]

LLVM

MSP430

CPP

next_suggestion

MPU

9,388

[ "}" ]

[ "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "switch", "(", "Desc", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "CFI_INSTRUCTION", ":", "case", "TargetOpcode", "::", "EH_LABEL", ":", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "KILL", ":", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "return", "<NUM_LIT>", ";", "case", "TargetOpcode", "::", "INLINEASM", ":", "case", "TargetOpcode", "::", "INLINEASM_BR", ":", "{", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "return", "TII", ".", "getInlineAsmLength", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSymbolName", "(", ")", ",", "*", "MF", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ")", ";", "}" ]

LLVM

VE

CPP

stmt_completion

CPU

9,389

[ ",", "HiRes", ",", "AVL", ")", ";" ]

[ "SDValue", "LoA", "=", "CDAG", ".", "getUnpack", "(", "MVT", "::", "v256i1", ",", "A", ",", "PackElem", "::", "Lo", ",", "AVL", ")", ";", "SDValue", "HiA", "=", "CDAG", ".", "getUnpack", "(", "MVT", "::", "v256i1", ",", "A", ",", "PackElem", "::", "Hi", ",", "AVL", ")", ";", "SDValue", "LoB", "=", "CDAG", ".", "getUnpack", "(", "MVT", "::", "v256i1", ",", "B", ",", "PackElem", "::", "Lo", ",", "AVL", ")", ";", "SDValue", "HiB", "=", "CDAG", ".", "getUnpack", "(", "MVT", "::", "v256i1", ",", "B", ",", "PackElem", "::", "Hi", ",", "AVL", ")", ";", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "auto", "LoRes", "=", "CDAG", ".", "getNode", "(", "Opc", ",", "MVT", "::", "v256i1", ",", "{", "LoA", ",", "LoB", "}", ")", ";", "auto", "HiRes", "=", "CDAG", ".", "getNode", "(", "Opc", ",", "MVT", "::", "v256i1", ",", "{", "HiA", ",", "HiB", "}", ")", ";", "return", "CDAG", ".", "getPack", "(", "MVT", "::", "v512i1", ",", "LoRes" ]

LLVM

X86

CPP

next_suggestion

CPU

9,390

[ "}" ]

[ "int", "DataWidth", "=", "isa", "<", "PointerType", ">", "(", "ScalarTy", ")", "?", "DL", ".", "getPointerSizeInBits", "(", ")", ":", "ScalarTy", "->", "getPrimitiveSizeInBits", "(", ")", ";", "return", "(", "(", "DataWidth", "==", "<NUM_LIT>", "||", "DataWidth", "==", "<NUM_LIT>", ")", "&&", "ST", "->", "hasAVX", "(", ")", ")", "||", "(", "(", "DataWidth", "==", "<NUM_LIT>", "||", "DataWidth", "==", "<NUM_LIT>", ")", "&&", "ST", "->", "hasBWI", "(", ")", ")", ";" ]

LLVM

ARM

TD

program_repair

CPU

9,391

[ "<FIXS>", "string", "opc", ",", "string", "asm", ",", "string", "cstr", ",", "list", "dag", ">", "pattern", ">", ":", "NDataI", "oops", ",", "iops", ",", "itin", ",", "opc", ",", "asm", ",", "cstr", ",", "pattern", ">", "{", "<FIXE>" ]

[ "class", "N2V", "bits", "<NUM_LIT>", ">", "op24_23", ",", "bits", "<NUM_LIT>", ">", "op21_20", ",", "bits", "<NUM_LIT>", ">", "op19_18", ",", "bits", "<NUM_LIT>", ">", "op17_16", ",", "bits", "<NUM_LIT>", ">", "op11_7", ",", "bit", "op6", ",", "bit", "op4", ",", "dag", "oops", ",", "dag", "iops", ",", "InstrItinClass", "itin", ",", "<BUGS>", "string", "asm", ",", "string", "cstr", ",", "list", "dag", ">", "pattern", ">", ":", "NDataI", "oops", ",", "iops", ",", "itin", ",", "asm", ",", "cstr", ",", "pattern", ">", "{", "<BUGE>", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op24_23", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op21_20", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op19_18", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

9,392

[ "}" ]

[ "if", "(", "Format", "==", "FP_FORMAT_S", "||", "Format", "==", "FP_FORMAT_W", ")", "return", "getReg", "(", "Mips", "::", "FGR32RegClassID", ",", "IntVal", ")", ";", "if", "(", "Format", "==", "FP_FORMAT_D", ")", "{", "if", "(", "isFP64", "(", ")", ")", "{", "return", "getReg", "(", "Mips", "::", "FGR64RegClassID", ",", "IntVal", ")", ";", "}", "if", "(", "(", "IntVal", ">", "<NUM_LIT>", ")", "||", "(", "IntVal", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ")", ")", "return", "-", "<NUM_LIT>", ";", "return", "getReg", "(", "Mips", "::", "AFGR64RegClassID", ",", "IntVal", "/", "<NUM_LIT>", ")", ";", "}" ]

LLVM

X86

CPP

next_suggestion

CPU

9,393

[ "return", "SDValue", "(", ")", ";" ]

[ "if", "(", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "SimplifyDemandedBits", "(", "N1", ",", "DemandedMask", ",", "DCI", ")", ")", "{", "DCI", ".", "AddToWorklist", "(", "N", ")", ";", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "}" ]

GCC

nds32

MD

stmt_completion

CPU

9,394

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_cpu_unit" ]

GCC

mips

MD

next_suggestion

CPU

9,395

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "}", "else", "{", "if", "(", "which_alternative", "=", "=", "<NUM_LIT>", ")", "return", "<STR_LIT>", "else", "return", "<STR_LIT>", "}", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AArch64

CPP

program_repair

CPU

9,396

[ "<FIXS>", "assert", "(", "Subtarget", ".", "isSVEorStreamingSVEAvailable", "(", ")", "&&", "<FIXE>" ]

[ "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "Offset", "=", "false", ";", "}", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "<BUGS>", "assert", "(", "Subtarget", ".", "hasSVEorSME", "(", ")", "&&", "<BUGE>", "<STR_LIT>", "Unexpected register load without SVE load instructions", "<STR_LIT>", ")", ";", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "StackID", "=", "TargetStackID", "::", "ScalableVector", ";" ]

GCC

rs6000

CPP

program_repair

CPU

9,397

[ "<FIXS>", "gen_rtx_SET", "(", "reg", ",", "<FIXE>" ]

[ "rtx", "reg", "=", "gen_rtx_REG", "(", "V4SImode", ",", "i", ")", ";", "clobs", "[", "nclobs", "++", "]", "<BUGS>", "gen_rtx_SET", "(", "VOIDmode", ",", "reg", ",", "<BUGE>", "gen_rtx_UNSPEC", "(", "V4SImode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "reg", ")", ",", "<NUM_LIT>", ")", ")", ";", "}" ]

LLVM

ARM64

TD

stmt_completion

CPU

9,398

[ ")", ";" ]

[ "class", "arith_extended_reg32to64", "<", "ValueType", "Ty", ">", ":", "Operand", "<", "Ty", ">", ",", "ComplexPattern", "<", "Ty", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(", "ops", "GPR32", ",", "arith_extend64" ]

LLVM

ARM

TD

next_suggestion

CPU

9,399

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]