docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
GCC	avr	CPP	next_suggestion	MPU	9,100	[ "return", "", "a", "-", "", "b", ";" ]	[ "while", "(", "", "a", "&&", "", "b", ")", "{", "if", "(", "letter", "(", "", "a", ")", "&&", "digit", "(", "", "b", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "digit", "(", "", "a", ")", "&&", "letter", "(", "", "b", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "", "a", "!=", "", "b", ")", "return", "", "a", "-", "", "b", ";", "a", "++", ";", "b", "++", ";", "}" ]
GCC	i386	MD	next_suggestion	CPU	9,101	[ "(", "xor", ":", "QI" ]	[ "(", "xor", ":", "QI", "(", "subreg", ":", "QI", "(", "zero_extract", ":", "HI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "<NUM_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "zero_extract", ":", "HI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "subreg", ":", "HI" ]
GCC	i386	CPP	program_repair	CPU	9,102	[ "<FIXS>", "rtx", "ret", "=", "BB_END", "(", "bb", ")", ";", "<FIXE>" ]	[ "for", "(", "e", "=", "EXIT_BLOCK_PTR", "->", "pred", ";", "e", ";", "e", "=", "e", "->", "pred_next", ")", "{", "basic_block", "bb", "=", "e", "->", "src", ";", "<BUGS>", "rtx", "ret", "=", "bb", "->", "end", ";", "<BUGE>", "rtx", "prev", ";", "bool", "replace", "=", "false", ";" ]
LLVM	PIC16	CPP	stmt_completion	MPU	9,103	[ "(", ")", ")", ";" ]	[ "void", "PIC16AsmPrinter", "::", "EmitIData", "(", "Module", "&", "M", ")", "{", "EmitSectionList", "(", "M", ",", "PTOF", "->", "IDATASections" ]
GCC	arm	MD	next_suggestion	CPU	9,104	[ "(", "const_string", "<STR_LIT>", ")", ")", ")" ]	[ "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,105	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
GCC	nds32	MD	stmt_completion	CPU	9,106	[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI" ]
GCC	arm	CPP	stmt_completion	CPU	9,107	[ "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";" ]	[ "return", "(", "int16x8_t", ")", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]
LLVM	ARM	CPP	stmt_completion	CPU	9,108	[ "Reg0", ")", ";" ]	[ "case", "MVT", "::", "v1i64", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "v16i8", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "v8f16", ":", "case", "MVT", "::", "v8i16", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "v4f32", ":", "case", "MVT", "::", "v4i32", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "v2f64", ":", "case", "MVT", "::", "v2i64", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "}", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "MVT", "::", "i32", ")", ";", "ResTys", ".", "push_back", "(", "MVT", "::", "Other", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "dl", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "if", "(", "is64BitVector", "\|\|", "NumVecs", "<=", "<NUM_LIT>", ")", "{", "SDValue", "SrcReg", ";", "if", "(", "NumVecs", "==", "<NUM_LIT>", ")", "{", "SrcReg", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ";", "}", "else", "if", "(", "is64BitVector", ")", "{", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "<NUM_LIT>", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "<NUM_LIT>", ")", ";", "if", "(", "NumVecs", "==", "<NUM_LIT>", ")", "SrcReg", "=", "SDValue", "(", "createDRegPairNode", "(", "MVT", "::", "v2i64", ",", "V0", ",", "V1", ")", ",", "<NUM_LIT>", ")", ";", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "<NUM_LIT>", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "<NUM_LIT>", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "<NUM_LIT>", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "<NUM_LIT>", ")", ";", "SrcReg", "=", "SDValue", "(", "createQuadDRegsNode", "(", "MVT", "::", "v4i64", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "<NUM_LIT>", ")", ";", "}", "}", "else", "{", "SDValue", "Q0", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ";", "SDValue", "Q1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "<NUM_LIT>", ")", ";", "SrcReg", "=", "SDValue", "(", "createQRegPairNode", "(", "MVT", "::", "v4i64", ",", "Q0", ",", "Q1", ")", ",", "<NUM_LIT>", ")", ";", "}", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "<NUM_LIT>", ")", ";", "bool", "IsImmUpdate", "=", "isPerfectIncrement", "(", "Inc", ",", "VT", ",", "NumVecs", ")", ";", "if", "(", "!", "IsImmUpdate", ")", "{", "if", "(", "isVSTfixed", "(", "Opc", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "Ops", ".", "push_back", "(", "Inc", ")", ";", "}", "else", "if", "(", "!", "isVSTfixed", "(", "Opc", ")", ")", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "SrcReg", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "SDNode", "", "VSt", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "CurDAG", "->", "setNodeMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "VSt", ")", ",", "{", "MemOp", "}", ")", ";", "ReplaceNode", "(", "N", ",", "VSt", ")", ";", "return", ";", "}", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "<NUM_LIT>", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "<NUM_LIT>", ")", ";", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "<NUM_LIT>", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "<NUM_LIT>", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "<NUM_LIT>", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "<NUM_LIT>", ")", ";", "SDValue", "RegSeq", "=", "SDValue", "(", "createQuadQRegsNode", "(", "MVT", "::", "v8i64", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "<NUM_LIT>", ")", ";", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Reg0", ",", "RegSeq", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "", "VStA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "MemAddr", ".", "getValueType", "(", ")", ",", "MVT", "::", "Other", ",", "OpsA", ")", ";", "CurDAG", "->", "setNodeMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "VStA", ")", ",", "{", "MemOp", "}", ")", ";", "Chain", "=", "SDValue", "(", "VStA", ",", "<NUM_LIT>", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "VStA", ",", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "<NUM_LIT>", ")", ";", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "&&", "<STR_LIT>", "only constant post-increment update allowed for VST3/4", "<STR_LIT>", ")", ";", "(", "void", ")", "Inc", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "RegSeq", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(" ]
GCC	arm	CPP	next_suggestion	CPU	9,109	[ "}" ]	[ "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld2_dupv2si", "(", "(", "const", "_", "_", "builtin_neon_si", "*", ")", "_", "_", "a", ")", ";", "return", "_", "_", "rv", ".", "_", "_", "i", ";" ]
GCC	i386	CPP	stmt_completion	CPU	9,110	[ "(", "_", "_", "v4di", ")", "_", "_", "W", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]	[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_pabsq256_mask", "(", "(", "_", "_", "v4di", ")", "_", "_", "A", "," ]
GCC	rs6000	CPP	code_generation	CPU	9,111	[ "static", "void", "rs6000_function_arg_advance_1", "(", "CUMULATIVE_ARGS", "", "cum", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ",", "int", "depth", ")", "{", "machine_mode", "elt_mode", ";", "int", "n_elts", ";", "rs6000_discover_homogeneous_aggregate", "(", "mode", ",", "type", ",", "&", "elt_mode", ",", "&", "n_elts", ")", ";", "if", "(", "depth", "==", "<NUM_LIT>", ")", "cum", "->", "nargs_prototype", "--", ";", "if", "(", "TARGET_ELF", "&&", "(", "TARGET_64BIT", "\|\|", "DEFAULT_ABI", "==", "ABI_V4", ")", "&&", "cum", "->", "escapes", ")", "{", "if", "(", "SCALAR_FLOAT_MODE_P", "(", "mode", ")", ")", "{", "rs6000_passes_float", "=", "true", ";", "if", "(", "(", "HAVE_LD_PPC_GNU_ATTR_LONG_DOUBLE", "\|\|", "TARGET_64BIT", ")", "&&", "(", "FLOAT128_IBM_P", "(", "mode", ")", "\|\|", "FLOAT128_IEEE_P", "(", "mode", ")", "\|\|", "(", "type", "!=", "NULL", "&&", "TYPE_MAIN_VARIANT", "(", "type", ")", "==", "long_double_type_node", ")", ")", ")", "rs6000_passes_long_double", "=", "true", ";", "}", "if", "(", "(", "named", "&&", "ALTIVEC_OR_VSX_VECTOR_MODE", "(", "mode", ")", ")", "\|\|", "(", "SPE_VECTOR_MODE", "(", "mode", ")", "&&", "!", "cum", "->", "stdarg", "&&", "cum", "->", "sysv_gregno", "<=", "GP_ARG_MAX_REG", ")", ")", "rs6000_passes_vector", "=", "true", ";", "}", "if", "(", "TARGET_ALTIVEC_ABI", "&&", "(", "ALTIVEC_OR_VSX_VECTOR_MODE", "(", "elt_mode", ")", "\|\|", "(", "type", "&&", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", "&&", "int_size_in_bytes", "(", "type", ")", "==", "<NUM_LIT>", ")", ")", ")", "{", "bool", "stack", "=", "false", ";", "if", "(", "USE_ALTIVEC_FOR_ARG_P", "(", "cum", ",", "elt_mode", ",", "named", ")", ")", "{", "cum", "->", "vregno", "+=", "n_elts", ";", "if", "(", "!", "TARGET_ALTIVEC", ")", "error", "(", "<STR_LIT>", "cannot pass argument in vector register because", "<STR_LIT>", "<STR_LIT>", " altivec instructions are disabled, use -maltivec", "<STR_LIT>", "<STR_LIT>", " to enable them", "<STR_LIT>", ")", ";", "if", "(", "(", "(", "DEFAULT_ABI", "==", "ABI_AIX", "\|\|", "DEFAULT_ABI", "==", "ABI_ELFv2", ")", "&&", "TARGET_64BIT", ")", "\|\|", "(", "cum", "->", "stdarg", "&&", "DEFAULT_ABI", "!=", "ABI_V4", ")", ")", "stack", "=", "true", ";", "}", "else", "stack", "=", "true", ";", "if", "(", "stack", ")", "{", "int", "align", ";", "if", "(", "TARGET_32BIT", ")", "align", "=", "-", "(", "rs6000_parm_offset", "(", ")", "+", "cum", "->", "words", ")", "&", "<NUM_LIT>", ";", "else", "align", "=", "cum", "->", "words", "&", "<NUM_LIT>", ";", "cum", "->", "words", "+=", "align", "+", "rs6000_arg_size", "(", "mode", ",", "type", ")", ";", "if", "(", "TARGET_DEBUG_ARG", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "function_adv: words = %2d, align=%d, ", "<STR_LIT>", ",", "cum", "->", "words", ",", "align", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "nargs = %4d, proto = %d, mode = %4s\\n", "<STR_LIT>", ",", "cum", "->", "nargs_prototype", ",", "cum", "->", "prototype", ",", "GET_MODE_NAME", "(", "mode", ")", ")", ";", "}", "}", "}", "else", "if", "(", "TARGET_SPE_ABI", "&&", "TARGET_SPE", "&&", "SPE_VECTOR_MODE", "(", "mode", ")", "&&", "!", "cum", "->", "stdarg", "&&", "cum", "->", "sysv_gregno", "<=", "GP_ARG_MAX_REG", ")", "cum", "->", "sysv_gregno", "++", ";", "else", "if", "(", "TARGET_MACHO", "&&", "rs6000_darwin64_struct_check_p", "(", "mode", ",", "type", ")", ")", "{", "int", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "if", "(", "TYPE_ALIGN", "(", "type", ")", ">=", "<NUM_LIT>", "", "BITS_PER_WORD", "&&", "(", "cum", "->", "words", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "cum", "->", "words", "++", ";", "if", "(", "!", "named", ")", "cum", "->", "words", "+=", "(", "size", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "else", "{", "cum", "->", "intoffset", "=", "<NUM_LIT>", ";", "cum", "->", "floats_in_gpr", "=", "<NUM_LIT>", ";", "rs6000_darwin64_record_arg_advance_recurse", "(", "cum", ",", "type", ",", "<NUM_LIT>", ")", ";", "rs6000_darwin64_record_arg_advance_flush", "(", "cum", ",", "size", "", "BITS_PER_UNIT", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "TARGET_DEBUG_ARG", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "function_adv: words = %2d, align=%d, size=%d", "<STR_LIT>", ",", "cum", "->", "words", ",", "TYPE_ALIGN", "(", "type", ")", ",", "size", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "nargs = %4d, proto = %d, mode = %4s (darwin64 abi)\\n", "<STR_LIT>", ",", "cum", "->", "nargs_prototype", ",", "cum", "->", "prototype", ",", "GET_MODE_NAME", "(", "mode", ")", ")", ";", "}", "}", "else", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", ")", "{", "if", "(", "abi_v4_pass_in_fpr", "(", "mode", ")", ")", "{", "if", "(", "mode", "==", "TDmode", "&&", "(", "cum", "->", "fregno", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "cum", "->", "fregno", "++", ";", "if", "(", "cum", "->", "fregno", "+", "(", "FLOAT128_2REG_P", "(", "mode", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "<=", "FP_ARG_V4_MAX_REG", ")", "cum", "->", "fregno", "+=", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "else", "{", "cum", "->", "fregno", "=", "FP_ARG_V4_MAX_REG", "+", "<NUM_LIT>", ";", "if", "(", "mode", "==", "DFmode", "\|\|", "FLOAT128_IBM_P", "(", "mode", ")", "\|\|", "mode", "==", "DDmode", "\|\|", "mode", "==", "TDmode", ")", "cum", "->", "words", "+=", "cum", "->", "words", "&", "<NUM_LIT>", ";", "cum", "->", "words", "+=", "rs6000_arg_size", "(", "mode", ",", "type", ")", ";", "}", "}", "else", "{", "int", "n_words", "=", "rs6000_arg_size", "(", "mode", ",", "type", ")", ";", "int", "gregno", "=", "cum", "->", "sysv_gregno", ";", "if", "(", "n_words", "==", "<NUM_LIT>", ")", "gregno", "+=", "(", "<NUM_LIT>", "-", "gregno", ")", "&", "<NUM_LIT>", ";", "if", "(", "gregno", "+", "n_words", "-", "<NUM_LIT>", ">", "GP_ARG_MAX_REG", ")", "{", "if", "(", "n_words", "==", "<NUM_LIT>", ")", "cum", "->", "words", "+=", "cum", "->", "words", "&", "<NUM_LIT>", ";", "cum", "->", "words", "+=", "n_words", ";", "}", "cum", "->", "sysv_gregno", "=", "gregno", "+", "n_words", ";", "}", "if", "(", "TARGET_DEBUG_ARG", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "function_adv: words = %2d, fregno = %2d, ", "<STR_LIT>", ",", "cum", "->", "words", ",", "cum", "->", "fregno", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "gregno = %2d, nargs = %4d, proto = %d, ", "<STR_LIT>", ",", "cum", "->", "sysv_gregno", ",", "cum", "->", "nargs_prototype", ",", "cum", "->", "prototype", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "mode = %4s, named = %d\\n", "<STR_LIT>", ",", "GET_MODE_NAME", "(", "mode", ")", ",", "named", ")", ";", "}", "}", "else", "{", "int", "n_words", "=", "rs6000_arg_size", "(", "mode", ",", "type", ")", ";", "int", "start_words", "=", "cum", "->", "words", ";", "int", "align_words", "=", "rs6000_parm_start", "(", "mode", ",", "type", ",", "start_words", ")", ";", "cum", "->", "words", "=", "align_words", "+", "n_words", ";", "if", "(", "SCALAR_FLOAT_MODE_P", "(", "elt_mode", ")", "&&", "TARGET_HARD_FLOAT", "&&", "TARGET_FPRS", ")", "{", "if", "(", "elt_mode", "==", "TDmode", "&&", "(", "cum", "->", "fregno", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "cum", "->", "fregno", "++", ";", "cum", "->", "fregno", "+=", "n_elts", "", "(", "(", "GET_MODE_SIZE", "(", "elt_mode", ")", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ";", "}", "if", "(", "TARGET_DEBUG_ARG", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "function_adv: words = %2d, fregno = %2d, ", "<STR_LIT>", ",", "cum", "->", "words", ",", "cum", "->", "fregno", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "nargs = %4d, proto = %d, mode = %4s, ", "<STR_LIT>", ",", "cum", "->", "nargs_prototype", ",", "cum", "->", "prototype", ",", "GET_MODE_NAME", "(", "mode", ")", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "named = %d, align = %d, depth = %d\\n", "<STR_LIT>", ",", "named", ",", "align_words", "-", "start_words", ",", "depth", ")", ";", "}", "}", "}" ]	[ "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "(", "TYPE", "is", "null", "for", "libcalls", "where", "that", "information", "may", "not", "be", "available", ".", ")", "Note", "that", "for", "args", "passed", "by", "reference", ",", "function_arg", "will", "be", "called", "with", "MODE", "and", "TYPE", "set", "to", "that", "of", "the", "pointer", "to", "the", "arg", ",", "not", "the", "arg", "itself", "." ]
LLVM	Mips	TD	stmt_completion	CPU	9,112	[ "}", "=", "fd", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "ft", ";", "bits", "<", "<NUM_LIT>", ">", "fs", ";", "bits", "<", "<NUM_LIT>", ">", "fd", ";", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "ft", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "fs", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	9,113	[ "}" ]	[ "int", "PPCTTIImpl", "::", "getInterleavedMemoryOpCost", "(", "unsigned", "Opcode", ",", "Type", "", "VecTy", ",", "unsigned", "Factor", ",", "ArrayRef", "<", "unsigned", ">", "Indices", ",", "unsigned", "Alignment", ",", "unsigned", "AddressSpace", ",", "bool", "UseMaskForCond", ",", "bool", "UseMaskForGaps", ")", "{", "if", "(", "UseMaskForCond", "\|\|", "UseMaskForGaps", ")", "return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ",", "UseMaskForCond", ",", "UseMaskForGaps", ")", ";", "assert", "(", "isa", "<", "VectorType", ">", "(", "VecTy", ")", "&&", "<STR_LIT>", "Expect a vector type for interleaved memory op", "<STR_LIT>", ")", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "VecTy", ")", ";", "int", "Cost", "=", "getMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Alignment", ",", "AddressSpace", ")", ";", "Cost", "+=", "Factor", "", "(", "LT", ".", "first", "-", "<NUM_LIT>", ")", ";", "return", "Cost", ";" ]
LLVM	AMDGPU	TD	program_repair	GPU	9,114	[ "<FIXS>", "def", "DppRowMask", ":", "NamedIntOperand", "i32", ",", "<STR_LIT>", ">", ";", "def", "DppBankMask", ":", "NamedIntOperand", "i32", ",", "<STR_LIT>", ">", ";", "<FIXE>", "<FIXS>", "def", "DppBoundCtrl", ":", "NamedIntOperand", "i1", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<FIXE>", "<FIXS>", "def", "DppFI", ":", "NamedIntOperand", "i32", ",", "<STR_LIT>", ">", ";", "<FIXE>", "<FIXS>", "def", "CBSZ", ":", "NamedIntOperand", "i32", ",", "<STR_LIT>", ">", ";", "def", "ABID", ":", "NamedIntOperand", "i32", ",", "<STR_LIT>", ">", ";", "<FIXE>", "<FIXS>", "def", "WaitVDST", ":", "NamedIntOperand", "i8", ",", "<STR_LIT>", ">", ";", "def", "WaitEXP", ":", "NamedIntOperand", "i8", ",", "<STR_LIT>", ">", ";", "def", "WaitVAVDst", ":", "NamedIntOperand", "i8", ",", "<STR_LIT>", ">", ";", "def", "WaitVMVSrc", ":", "NamedIntOperand", "i8", ",", "<STR_LIT>", ">", ";", "<FIXE>" ]	[ "def", "dpp_ctrl", ":", "CustomOperand", "i32", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "let", "DefaultValue", "=", "<STR_LIT>", "in", "{", "<BUGS>", "def", "row_mask", ":", "NamedIntOperand", "i32", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "def", "bank_mask", ":", "NamedIntOperand", "i32", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "<BUGE>", "}", "<BUGS>", "def", "bound_ctrl", ":", "NamedIntOperand", "i1", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "<STR_LIT>", ">", ";", "<BUGS>", "def", "FI", ":", "NamedIntOperand", "i32", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "<BUGE>", "def", "blgp", ":", "CustomOperand", "i32", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "<BUGS>", "def", "cbsz", ":", "NamedIntOperand", "i32", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "def", "abid", ":", "NamedIntOperand", "i32", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "<BUGE>", "def", "hwreg", ":", "CustomOperand", "i32", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "def", "exp_tgt", ":", "CustomOperand", "i32", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "<BUGS>", "def", "wait_vdst", ":", "NamedIntOperand", "i8", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "def", "wait_exp", ":", "NamedIntOperand", "i8", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "def", "wait_va_vdst", ":", "NamedIntOperand", "i8", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "def", "wait_va_vsrc", ":", "NamedIntOperand", "i8", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "<BUGE>", "class", "KImmFPOperand", "ValueType", "vt", ">", ":", "ImmOperand", "vt", ">", "{", "let", "OperandNamespace", "=", "<STR_LIT>", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	9,115	[ ";" ]	[ "static", "unsigned", "getVGPRSpillSaveOpcode", "(", "unsigned", "Size", ")", "{", "switch", "(", "Size", ")", "{", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "SI_SPILL_V32_SAVE", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "SI_SPILL_V64_SAVE", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "SI_SPILL_V96_SAVE", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "SI_SPILL_V128_SAVE" ]
GCC	v850	MD	stmt_completion	MPU	9,116	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "return", "output_move_single", "(", "operands", ")", "}", "[", "(", "set_attr" ]
LLVM	AArch64	TD	program_repair	CPU	9,117	[ "<FIXS>", ":", "A64InstRdn", "outs", ",", "ins", ",", "asmstr", ",", "patterns", ",", "itin", ">", "{", "<FIXE>" ]	[ "class", "A64I_dp_1src", "bit", "sf", ",", "bit", "S", ",", "bits", "<NUM_LIT>", ">", "opcode2", ",", "bits", "<NUM_LIT>", ">", "opcode", ",", "string", "asmstr", ",", "dag", "outs", ",", "dag", "ins", ",", "list", "dag", ">", "patterns", ",", "InstrItinClass", "itin", ">", "<BUGS>", ":", "A64InstRdn", "outs", ",", "ins", ",", "asmstr", ",", "patterns", ",", "itin", ">", "{", "<BUGE>", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "sf", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "S", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	9,118	[ "Vm", ")", ",", "f", ",", "itin", ",", "OpcodeStr", ",", "Dt", ",", "[", "(", "set", "QPR", ":", "$", "Vd", ",", "(", "ResTy", "(", "IntOp", "(", "OpTy", "QPR", ":", "$", "src", ")", ",", "(", "OpTy", "QPR", ":", "$", "Vn", ")", ",", "(", "OpTy", "QPR", ":", "$", "Vm", ")", ")", ")", ")", "]", ">", "{" ]	[ "class", "N3VQInt3np", "<", "bits", "<", "<NUM_LIT>", ">", "op27_23", ",", "bits", "<", "<NUM_LIT>", ">", "op21_20", ",", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "bit", "op6", ",", "bit", "op4", ",", "Format", "f", ",", "InstrItinClass", "itin", ",", "string", "OpcodeStr", ",", "string", "Dt", ",", "ValueType", "ResTy", ",", "ValueType", "OpTy", ",", "SDPatternOperator", "IntOp", ",", "bit", "Commutable", ">", ":", "N3Vnp", "<", "op27_23", ",", "op21_20", ",", "op11_8", ",", "op6", ",", "op4", ",", "(", "outs", "QPR", ":", "$", "Vd", ")", ",", "(", "ins", "QPR", ":", "$", "src", ",", "QPR", ":", "$", "Vn", ",", "QPR", ":", "$" ]
GCC	arm	CPP	stmt_completion	CPU	9,119	[ ",", "_", "_", "p", ")", ";" ]	[ "return", "_", "_", "builtin_mve_vcaddq_rot270_m_fv8hf", "(", "_", "_", "arm_vuninitializedq_f16", "(", ")", ",", "_", "_", "a", ",", "_", "_", "b" ]
GCC	arm	MD	program_repair	CPU	9,120	[ "<FIXS>", "<STR_LIT>", ")", "<FIXE>" ]	[ "(", "minus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", ")", "<BUGE>" ]
LLVM	X86	CPP	stmt_completion	CPU	9,121	[ ":" ]	[ "if", "(", "Arg", ".", "getOpcode", "(", ")", "==", "ISD", "::", "FMUL", "&&", "(", "SVT", "==", "MVT", "::", "f32", "\|\|", "SVT", "==", "MVT", "::", "f64", ")", "&&", "Arg", "->", "getFlags", "(", ")", "->", "hasNoSignedZeros", "(", ")", "&&", "Subtarget", "->", "hasAnyFMA", "(", ")", ")", "{", "SDValue", "Zero", "=", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Arg", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Arg", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Zero", ")", ";", "}", "if", "(", "Arg", ".", "hasOneUse", "(", ")", ")", "{", "switch", "(", "Arg", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>" ]
LLVM	ARM	CPP	program_repair	CPU	9,122	[ "<FIXS>", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "emitARMRegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "}", "<FIXE>" ]	[ "<STR_LIT>", "::", "<STR_LIT>", "Pred", "=", "(", "PIdx", "==", "-", "<NUM_LIT>", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "(", "PIdx", "==", "-", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "MI", ".", "getOperand", "(", "PIdx", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<BUGS>", "emitARMRegPlusImmediate", "(", "MBB", ",", "II", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ",", "dl", ")", ";", "<BUGE>", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "ScratchReg", ",", "false", ",", "false", ",", "true", ")", ";", "}" ]
LLVM	Hexagon	TD	stmt_completion	DSP	9,123	[ "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_vminh", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_ea23e4", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
GCC	sparc	CPP	program_repair	CPU	9,124	[ "<FIXS>", "GEN_INT", "(", "to_shift", ")", ")", ")", ")", ";", "<FIXE>" ]	[ "{", "emit_insn", "(", "gen_rtx_SET", "(", "DImode", ",", "op0", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "sub_temp", ",", "<BUGS>", "GEN_INT", "(", "to_shift", ")", ")", ")", ")", ";", "<BUGE>", "emit_insn", "(", "gen_rtx_SET", "(", "DImode", ",", "op0", ",", "gen_rtx_IOR", "(", "DImode", ",", "op0", ",", "low1", ")", ")", ")", ";", "sub_temp", "=", "op0", ";" ]
LLVM	Sparc	CPP	stmt_completion	CPU	9,125	[ "getNode", "(", ")", ")", ";" ]	[ "SDValue", "Sub1", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "RegCopy", ")", ";", "SDValue", "T0", "=", "CurDAG", "->", "getCopyToReg", "(", "Sub0", ",", "dl", ",", "Reg0", ",", "Sub0", ",", "RegCopy", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "T1", "=", "CurDAG", "->", "getCopyToReg", "(", "Sub1", ",", "dl", ",", "Reg1", ",", "Sub1", ",", "T0", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "std", "::", "vector", "<", "SDValue", ">", "Ops", "(", "GU", "->", "op_begin", "(", ")", ",", "GU", "->", "op_end", "(", ")", "-", "<NUM_LIT>", ")", ";", "Ops", ".", "push_back", "(", "T1", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "CurDAG", "->", "UpdateNodeOperands", "(", "GU", ",", "Ops", ")", ";", "}", "else", "{", "SDValue", "Chain", "=", "AsmNodeOperands", "[", "InlineAsm", "::", "Op_InputChain", "]", ";", "SDValue", "T0", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg0", ",", "MVT", "::", "i32", ",", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "T1", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg1", ",", "MVT", "::", "i32", ",", "T0", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Pair", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "MVT", "::", "v2i32", ",", "{", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ",", "T0", ",", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ",", "T1", ",", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ",", "}", ")", ",", "<NUM_LIT>", ")", ";", "unsigned", "GPVR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "PairedReg", "=", "CurDAG", "->", "getRegister", "(", "GPVR", ",", "MVT", "::", "v2i32", ")", ";", "Chain", "=", "CurDAG", "->", "getCopyToReg", "(", "T1", ",", "dl", ",", "GPVR", ",", "Pair", ",", "T1", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "AsmNodeOperands", "[", "InlineAsm", "::", "Op_InputChain", "]", "=", "Chain", ";", "Glue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "Changed", "=", "true", ";", "if", "(", "PairedReg", ".", "getNode", "(", ")", ")", "{", "OpChanged", "[", "OpChanged", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", "=", "true", ";", "Flag", "=", "InlineAsm", "::", "getFlagWord", "(", "Kind", ",", "<NUM_LIT>", ")", ";", "if", "(", "IsTiedToChangedOp", ")", "Flag", "=", "InlineAsm", "::", "getFlagWordForMatchingOp", "(", "Flag", ",", "DefIdx", ")", ";", "else", "Flag", "=", "InlineAsm", "::", "getFlagWordForRegClass", "(", "Flag", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "AsmNodeOperands", "[", "AsmNodeOperands", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", "=", "CurDAG", "->", "getTargetConstant", "(", "Flag", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "AsmNodeOperands", ".", "push_back", "(", "PairedReg", ")", ";", "i", "+=", "<NUM_LIT>", ";", "}", "}", "if", "(", "Glue", ".", "getNode", "(", ")", ")", "AsmNodeOperands", ".", "push_back", "(", "Glue", ")", ";", "if", "(", "!", "Changed", ")", "return", "false", ";", "SelectInlineAsmMemoryOperands", "(", "AsmNodeOperands", ",", "SDLoc", "(", "N", ")", ")", ";", "SDValue", "New", "=", "CurDAG", "->", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "CurDAG", "->", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ",", "AsmNodeOperands", ")", ";", "New", "->", "setNodeId", "(", "-", "<NUM_LIT>", ")", ";", "ReplaceNode", "(", "N", ",", "New", "." ]
LLVM	ARM64	TD	stmt_completion	CPU	9,126	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=" ]
GCC	arm	CPP	stmt_completion	CPU	9,127	[ "_", "_", "b", ")", "{" ]	[ "_", "_", "arm_vcaddq_rot270_s16", "(", "int16x8_t", "_", "_", "a", ",", "int16x8_t" ]
GCC	mn10300	MD	program_repair	MPU	9,128	[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>" ]	[ "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "ashift", ":", "SI", "<BUGS>", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
GCC	loongarch	CPP	stmt_completion	CPU	9,129	[ "(", "int", ")", "_", "<NUM_LIT>", ")", ";" ]	[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_lsx_vreplve_h", "(", "(", "v8i16", ")", "_", "<NUM_LIT>", "," ]
GCC	microblaze	CPP	code_generation	MPU	9,130	[ "static", "void", "save_restore_insns", "(", "int", "prologue", ")", "{", "rtx", "base_reg_rtx", ",", "reg_rtx", ",", "mem_rtx", ",", "isr_reg_rtx", "=", "<NUM_LIT>", ",", "isr_mem_rtx", "=", "<NUM_LIT>", ";", "rtx", "isr_msr_rtx", "=", "<NUM_LIT>", ",", "insn", ";", "long", "mask", "=", "current_frame_info", ".", "mask", ";", "HOST_WIDE_INT", "gp_offset", ";", "int", "regno", ";", "if", "(", "frame_pointer_needed", "&&", "!", "BITSET_P", "(", "mask", ",", "HARD_FRAME_POINTER_REGNUM", "-", "GP_REG_FIRST", ")", ")", "gcc_unreachable", "(", ")", ";", "if", "(", "mask", "==", "<NUM_LIT>", ")", "return", ";", "gp_offset", "=", "current_frame_info", ".", "gp_offset", ";", "gcc_assert", "(", "gp_offset", ">", "<NUM_LIT>", ")", ";", "base_reg_rtx", "=", "stack_pointer_rtx", ";", "if", "(", "microblaze_is_interrupt_variant", "(", ")", ")", "{", "isr_mem_rtx", "=", "gen_rtx_MEM", "(", "SImode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "base_reg_rtx", ",", "GEN_INT", "(", "current_frame_info", ".", "gp_offset", "-", "UNITS_PER_WORD", ")", ")", ")", ";", "MEM_VOLATILE_P", "(", "isr_mem_rtx", ")", "=", "<NUM_LIT>", ";", "isr_reg_rtx", "=", "gen_rtx_REG", "(", "SImode", ",", "MB_ABI_MSR_SAVE_REG", ")", ";", "isr_msr_rtx", "=", "gen_rtx_REG", "(", "SImode", ",", "ST_REG", ")", ";", "}", "if", "(", "microblaze_is_interrupt_variant", "(", ")", "&&", "!", "prologue", ")", "{", "emit_move_insn", "(", "isr_reg_rtx", ",", "isr_mem_rtx", ")", ";", "emit_move_insn", "(", "isr_msr_rtx", ",", "isr_reg_rtx", ")", ";", "emit_insn", "(", "gen_rtx_USE", "(", "SImode", ",", "isr_reg_rtx", ")", ")", ";", "emit_insn", "(", "gen_rtx_USE", "(", "SImode", ",", "isr_msr_rtx", ")", ")", ";", "}", "for", "(", "regno", "=", "GP_REG_FIRST", ";", "regno", "<=", "GP_REG_LAST", ";", "regno", "++", ")", "{", "if", "(", "BITSET_P", "(", "mask", ",", "regno", "-", "GP_REG_FIRST", ")", ")", "{", "if", "(", "regno", "==", "MB_ABI_SUB_RETURN_ADDR_REGNUM", ")", "continue", ";", "reg_rtx", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ";", "insn", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "base_reg_rtx", ",", "GEN_INT", "(", "gp_offset", ")", ")", ";", "mem_rtx", "=", "gen_rtx_MEM", "(", "SImode", ",", "insn", ")", ";", "if", "(", "microblaze_is_interrupt_variant", "(", ")", "\|\|", "save_volatiles", ")", "MEM_VOLATILE_P", "(", "mem_rtx", ")", "=", "<NUM_LIT>", ";", "if", "(", "prologue", ")", "{", "insn", "=", "emit_move_insn", "(", "mem_rtx", ",", "reg_rtx", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "else", "{", "insn", "=", "emit_move_insn", "(", "reg_rtx", ",", "mem_rtx", ")", ";", "}", "gp_offset", "+=", "GET_MODE_SIZE", "(", "SImode", ")", ";", "}", "}", "if", "(", "microblaze_is_interrupt_variant", "(", ")", "&&", "prologue", ")", "{", "emit_move_insn", "(", "isr_reg_rtx", ",", "isr_msr_rtx", ")", ";", "emit_move_insn", "(", "isr_mem_rtx", ",", "isr_reg_rtx", ")", ";", "emit_insn", "(", "gen_rtx_USE", "(", "SImode", ",", "isr_reg_rtx", ")", ")", ";", "emit_insn", "(", "gen_rtx_USE", "(", "SImode", ",", "isr_msr_rtx", ")", ")", ";", "}", "}" ]	[ "Save", "or", "restore", "instructions", "based", "on", "whether", "this", "is", "the", "prologue", "or", "epilogue", ".", "prologue", "is", "1", "for", "the", "prologue", "." ]
GCC	s390	MD	program_repair	MPU	9,131	[ "<FIXS>", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", "<FIXE>" ]	[ "{", "operands", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "MODE", ">", "mode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "emit_insn", "(", "gen_fix_trunc", "mode", ">", "di2_ieee", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "<BUGS>", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", "<BUGE>", "DONE", "}", ")" ]
GCC	m32r	MD	stmt_completion	MPU	9,132	[ "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
LLVM	Alpha	TD	stmt_completion	MPU	9,133	[ ",", "immUExt8", ":", "$", "L", ")", ")", "]", ",", "s_iadd", ">", ";" ]	[ "def", "CMPULEi", ":", "OFormL", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "GPRC", ":", "$", "RC", ",", "(", "setule", "GPRC", ":", "$", "RA" ]
LLVM	X86	CPP	stmt_completion	CPU	9,134	[ "i16", ")", ";" ]	[ "return", "!", "(", "SrcVT", "==", "MVT", "::", "i32", "&&", "DestVT", "==", "MVT", "::" ]
LLVM	ARM	CPP	next_suggestion	CPU	9,135	[ "return", "false", ";" ]	[ "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "TokError", "(", "<STR_LIT>", "expected variable after '.tlsdescseq' directive", "<STR_LIT>", ")", ";", "const", "MCSymbolRefExpr", "*", "SRE", "=", "MCSymbolRefExpr", "::", "create", "(", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ",", "MCSymbolRefExpr", "::", "VK_ARM_TLSDESCSEQ", ",", "getContext", "(", ")", ")", ";", "Lex", "(", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "<STR_LIT>", "unexpected token in '.tlsdescseq' directive", "<STR_LIT>", ")", ")", "return", "true", ";", "getTargetStreamer", "(", ")", ".", "AnnotateTLSDescriptorSequence", "(", "SRE", ")", ";" ]
GCC	pdp11	MD	stmt_completion	MPU	9,136	[ ")", "]", ")", "]" ]	[ "<STR_LIT>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "neg", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "CC_REGNUM", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,137	[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	9,138	[ "CI", ".", "Paired", "->", "eraseFromParent", "(", ")", ";" ]	[ "MachineBasicBlock", "", "MBB", "=", "CI", ".", "I", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "bool", "Unused1", ",", "Unused2", ";", "unsigned", "Opcode", "=", "promoteBufferStoreOpcode", "(", "", "CI", ".", "I", ",", "Unused1", ",", "Unused2", ")", ";", "unsigned", "SubRegIdx0", "=", "CI", ".", "IsX2", "?", "AMDGPU", "::", "sub0_sub1", ":", "AMDGPU", "::", "sub0", ";", "unsigned", "SubRegIdx1", "=", "CI", ".", "IsX2", "?", "AMDGPU", "::", "sub2_sub3", ":", "AMDGPU", "::", "sub1", ";", "if", "(", "CI", ".", "Offset0", ">", "CI", ".", "Offset1", ")", "std", "::", "swap", "(", "SubRegIdx0", ",", "SubRegIdx1", ")", ";", "const", "TargetRegisterClass", "", "SuperRC", "=", "CI", ".", "IsX2", "?", "&", "AMDGPU", "::", "VReg_128RegClass", ":", "&", "AMDGPU", "::", "VReg_64RegClass", ";", "unsigned", "SrcReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "const", "auto", "", "Src0", "=", "TII", "->", "getNamedOperand", "(", "", "CI", ".", "I", ",", "AMDGPU", "::", "OpName", "::", "vdata", ")", ";", "const", "auto", "", "Src1", "=", "TII", "->", "getNamedOperand", "(", "", "CI", ".", "Paired", ",", "AMDGPU", "::", "OpName", "::", "vdata", ")", ";", "BuildMI", "(", "", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "REG_SEQUENCE", ")", ",", "SrcReg", ")", ".", "add", "(", "", "Src0", ")", ".", "addImm", "(", "SubRegIdx0", ")", ".", "add", "(", "", "Src1", ")", ".", "addImm", "(", "SubRegIdx1", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "CI", ".", "InstClass", "==", "BUFFER_STORE_OFFEN", ")", "MIB", ".", "add", "(", "", "TII", "->", "getNamedOperand", "(", "", "CI", ".", "I", ",", "AMDGPU", "::", "OpName", "::", "vaddr", ")", ")", ";", "MIB", ".", "add", "(", "", "TII", "->", "getNamedOperand", "(", "", "CI", ".", "I", ",", "AMDGPU", "::", "OpName", "::", "srsrc", ")", ")", ".", "add", "(", "", "TII", "->", "getNamedOperand", "(", "", "CI", ".", "I", ",", "AMDGPU", "::", "OpName", "::", "soffset", ")", ")", ".", "addImm", "(", "std", "::", "min", "(", "CI", ".", "Offset0", ",", "CI", ".", "Offset1", ")", ")", ".", "addImm", "(", "CI", ".", "GLC0", ")", ".", "addImm", "(", "CI", ".", "SLC0", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMemRefs", "(", "CI", ".", "I", "->", "mergeMemRefsWith", "(", "", "CI", ".", "Paired", ")", ")", ";", "moveInstsAfter", "(", "MIB", ",", "CI", ".", "InstsToMove", ")", ";", "MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "CI", ".", "I", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	9,139	[ "<STR_LIT>", ",", "SDTARMVCMP", ">", ";" ]	[ "def", "NEONvcge", ":", "SDNode", "<" ]
LLVM	SystemZ	TD	stmt_completion	CPU	9,140	[ "VR128", ":", "$", "V4", ",", "imm32zx4", ":", "$", "M5", ",", "<NUM_LIT>", ")", ">", ";" ]	[ "def", ":", "InstAlias", "<", "mnemonic", "#", "<STR_LIT>", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", ")", "VR128", ":", "$", "V1", ",", "VR128", ":", "$", "V2", ",", "VR128", ":", "$", "V3", "," ]
LLVM	X86	CPP	stmt_completion	CPU	9,141	[ ",", "VT", ",", "N000", ",", "FPConst", ")", ";" ]	[ "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "MVT", "::", "x86mmx", "&&", "N0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BUILD_VECTOR", "&&", "N0", ".", "getValueType", "(", ")", "==", "MVT", "::", "v2i32", "&&", "isNullConstant", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "N00", "=", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N00", ".", "getValueType", "(", ")", "==", "MVT", "::", "i32", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "N00", ")", ",", "VT", ",", "N00", ")", ";", "}", "unsigned", "FPOpcode", ";", "switch", "(", "N0", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "AND", ":", "FPOpcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "OR", ":", "FPOpcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "XOR", ":", "FPOpcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "SDValue", "(", ")", ";", "}", "if", "(", "(", "(", "Subtarget", ".", "hasSSE1", "(", ")", "&&", "VT", "==", "MVT", "::", "f32", ")", "\|\|", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "VT", "==", "MVT", "::", "f64", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", "&&", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "VT", ")", "{", "SDValue", "N000", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FPConst", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "FPOpcode", ",", "SDLoc", "(", "N0", ")" ]
GCC	rs6000	CPP	next_suggestion	CPU	9,142	[ "return", "(", "_", "_", "m128i", ")", "vec_sub", "(", "_", "_", "C", ",", "_", "_", "D", ")", ";" ]	[ "_", "_", "v4si", "_", "_", "C", "=", "vec_perm", "(", "(", "_", "_", "v4si", ")", "_", "_", "A", ",", "(", "_", "_", "v4si", ")", "_", "_", "B", ",", "_", "_", "P", ")", ";", "_", "_", "v4si", "_", "_", "D", "=", "vec_perm", "(", "(", "_", "_", "v4si", ")", "_", "_", "A", ",", "(", "_", "_", "v4si", ")", "_", "_", "B", ",", "_", "_", "Q", ")", ";" ]
LLVM	Nyuzi	CPP	stmt_completion	GPU	9,143	[ ")", ")", ")", ";" ]	[ "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", "Decoder", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegNo" ]
LLVM	X86	TD	next_suggestion	CPU	9,144	[ "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]	[ "def", "HWWriteResGroup25", ":", "SchedWriteRes", "<", "[", "HWPort4", ",", "HWPort23", ",", "HWPort237", ",", "HWPort06", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
GCC	arm	MD	program_repair	CPU	9,145	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "\t", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
GCC	tilepro	MD	stmt_completion	VLIW	9,146	[ "<STR_LIT>", "<STR_LIT>", ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>" ]
GCC	visium	MD	stmt_completion	Virtual ISA	9,147	[ "<STR_LIT>", ")" ]	[ "<STR_LIT>", "(", "and", "(", "match_code" ]
GCC	i386	MD	next_suggestion	CPU	9,148	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]
GCC	aarch64	CPP	program_repair	CPU	9,149	[ "<FIXS>", "if", "(", "TARGET_SIMD", "&&", "nelt", ">", "<NUM_LIT>", ")", "<FIXE>" ]	[ "std", "::", "swap", "(", "d", "->", "op0", ",", "d", "->", "op1", ")", ";", "}", "<BUGS>", "if", "(", "TARGET_SIMD", ")", "<BUGE>", "{", "if", "(", "aarch64_evpc_rev", "(", "d", ")", ")", "return", "true", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	9,150	[ "neg_addsub_shifted_imm64", ":", "$", "imm", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "AArch64sub_flag", "GPR64", ":", "$", "Rn", ",", "neg_addsub_shifted_imm64", ":", "$", "imm", ")", ",", "(", "ADDSXri", "GPR64", ":", "$", "Rn", "," ]
GCC	i386	CPP	next_suggestion	CPU	9,151	[ "}" ]	[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_cvtsepi64_storeu_epi8", "(", "void", "", "_", "_", "P", ",", "_", "_", "mmask8", "_", "_", "M", ",", "_", "_", "m128i", "_", "_", "A", ")", "{", "_", "_", "builtin_ia32_pmovsqb128mem_mask", "(", "(", "unsigned", "short", "", ")", "_", "_", "P", ",", "(", "_", "_", "v2di", ")", "_", "_", "A", ",", "_", "_", "M", ")", ";" ]
GCC	rs6000	CPP	stmt_completion	CPU	9,152	[ "(", "_", "_", "v8hu", ")", "_", "_", "B", ")", ";" ]	[ "return", "(", "_", "_", "m128i", ")", "(", "(", "_", "_", "v8hu", ")", "_", "_", "A", "+" ]
GCC	i386	CPP	stmt_completion	CPU	9,153	[ "_", "X", ",", "(", "_", "_", "v8sf", ")", "_", "_", "Y", ",", "_", "_", "C", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m256", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_permute2f128_ps", "(", "_", "_", "m256", "_", "_", "X", ",", "_", "_", "m256", "_", "_", "Y", ",", "const", "int", "_", "_", "C", ")", "{", "return", "(", "_", "_", "m256", ")", "_", "_", "builtin_ia32_vperm2f128_ps256", "(", "(", "_", "_", "v8sf", ")", "_" ]
LLVM	ARM	CPP	next_suggestion	CPU	9,154	[ "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opcode", ",", "N", "->", "getVTList", "(", ")", ",", "makeArrayRef", "(", "Ops", ")", ")", ";" ]	[ "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "RotValue", ",", "Loc", ",", "MVT", "::", "i32", ")", ")", ";", "if", "(", "Predicated", ")", "AddMVEPredicateToOps", "(", "Ops", ",", "Loc", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "else", "AddEmptyMVEPredicateToOps", "(", "Ops", ",", "Loc", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "uint16_t", "Opcode", "=", "SelectFPOpcode", "(", "VT", ",", "OpcodeF16", ",", "OpcodeF32", ")", ";" ]
LLVM	ARM	CPP	program_repair	CPU	9,155	[ "<FIXS>", ".", "addReg", "(", "EvenReg", ")", ".", "addReg", "(", "OddReg", ")", "<FIXE>" ]	[ "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", "<BUGS>", ".", "addReg", "(", "FirstReg", ")", ".", "addReg", "(", "SecondReg", ")", "<BUGE>", ".", "addReg", "(", "BaseReg", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	9,156	[ "else", "{" ]	[ "if", "(", "hasInlineStackProbe", "(", "MF", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "", "AddrRegClass", "=", "getRegClassFor", "(", "SPTy", ")", ";", "Register", "Vreg", "=", "MRI", ".", "createVirtualRegister", "(", "AddrRegClass", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Vreg", ",", "Size", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "SPTy", ",", "Chain", ",", "DAG", ".", "getRegister", "(", "Vreg", ",", "SPTy", ")", ")", ";", "}", "else", "{", "SDValue", "SP", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "SPReg", ",", "VT", ")", ";", "Chain", "=", "SP", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "dl", ",", "VT", ",", "SP", ",", "Size", ")", ";", "}", "if", "(", "Alignment", "&&", "", "Alignment", ">", "StackAlign", ")", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "VT", ",", "Result", ",", "DAG", ".", "getConstant", "(", "~", "(", "Alignment", "->", "value", "(", ")", "-", "<NUM_LIT>", "ULL", ")", ",", "dl", ",", "VT", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "SPReg", ",", "Result", ")", ";", "}", "else", "if", "(", "SplitStack", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "Is64Bit", ")", "{", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "for", "(", "const", "auto", "&", "A", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "A", ".", "hasNestAttr", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "Cannot use segmented stacks with functions that ", "<STR_LIT>", "<STR_LIT>", "have nested arguments.", "<STR_LIT>", ")", ";", "}", "}", "const", "TargetRegisterClass", "*", "AddrRegClass", "=", "getRegClassFor", "(", "SPTy", ")", ";", "Register", "Vreg", "=", "MRI", ".", "createVirtualRegister", "(", "AddrRegClass", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Vreg", ",", "Size", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "SPTy", ",", "Chain", ",", "DAG", ".", "getRegister", "(", "Vreg", ",", "SPTy", ")", ")", ";", "}" ]
GCC	ia64	CPP	next_suggestion	CPU	9,157	[ "emit_insn", "(", "gen_rtx_SET", "(", "t0", ",", "x", ")", ")", ";" ]	[ "mask", "=", "force_reg", "(", "V4HImode", ",", "mask", ")", ";", "t0", "=", "gen_reg_rtx", "(", "V4HImode", ")", ";", "t1", "=", "gen_reg_rtx", "(", "V4HImode", ")", ";", "ok", "=", "expand_vselect", "(", "t0", ",", "d", "->", "op0", ",", "perm2", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "ok", ")", ";", "ok", "=", "expand_vselect", "(", "t1", ",", "d", "->", "op1", ",", "perm2", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "ok", ")", ";", "x", "=", "gen_rtx_AND", "(", "V4HImode", ",", "mask", ",", "t0", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	9,158	[ "=", "<NUM_LIT>", ";" ]	[ "def", "L2_ploadrif_zomap", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5ef37dc4", ",", "TypeMAPPING", ">", "{", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>", ";", "let", "isCodeGenOnly" ]
GCC	s390	MD	next_suggestion	MPU	9,159	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	i386	CPP	next_suggestion	CPU	9,160	[ "}" ]	[ "const", "char", "", "name", "=", "q", "->", "name", ";", "const", "char", "", "oname", ";", "if", "(", "name", "[", "<NUM_LIT>", "]", "==", "'", "*", "'", ")", "++", "name", ";", "oname", "=", "name", ";", "if", "(", "name", "[", "<NUM_LIT>", "]", "==", "'", ".", "'", ")", "++", "name", ";", "if", "(", "!", "startswith", "(", "name", ",", "<STR_LIT>", "refptr.", "<STR_LIT>", ")", ")", "continue", ";", "name", "+=", "<NUM_LIT>", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t.section\\t.rdata$%s, \\\"dr\\\"\\n", "<STR_LIT>", "<STR_LIT>", "\\t.globl\\t%s\\n", "<STR_LIT>", "<STR_LIT>", "\\t.linkonce\\tdiscard\\n", "<STR_LIT>", ",", "oname", ",", "oname", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "%s:\\n\\t.quad\\t%s\\n", "<STR_LIT>", ",", "oname", ",", "name", ")", ";", "}", "}" ]
LLVM	SystemZ	TD	next_suggestion	CPU	9,161	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD2", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "R3", ";", "bits", "<", "<NUM_LIT>", ">", "BD2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R3", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,162	[ "let", "cofRelax2", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";" ]
LLVM	ARM64	TD	next_suggestion	CPU	9,163	[ "}" ]	[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "MoveVecShifterOperand", ";" ]
GCC	rs6000	MD	next_suggestion	CPU	9,164	[ "<STR_LIT>" ]	[ "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "reg", ":", "V2SI", "SPE_ACC_REGNO", ")", "]", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "SPEFSCR_REGNO", ")", ")", "(", "set", "(", "reg", ":", "V2SI", "SPE_ACC_REGNO", ")", "(", "unspec", ":", "V2SI", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>" ]
GCC	frv	MD	next_suggestion	VLIW	9,165	[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "call", "(", "mem", ":", "QI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	arm	CPP	code_generation	CPU	9,166	[ "static", "tree", "arm_handle_cmse_nonsecure_call", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", ",", "int", ",", "bool", "", "no_add_attrs", ")", "{", "tree", "decl", "=", "NULL_TREE", ";", "tree", "fntype", ",", "type", ";", "if", "(", "!", "use_cmse", ")", "{", "", "no_add_attrs", "=", "true", ";", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", "%qE attribute ignored without %<-mcmse%> ", "<STR_LIT>", "<STR_LIT>", "option", "<STR_LIT>", ",", "name", ")", ";", "return", "NULL_TREE", ";", "}", "if", "(", "DECL_P", "(", "", "node", ")", ")", "{", "fntype", "=", "TREE_TYPE", "(", "", "node", ")", ";", "if", "(", "VAR_P", "(", "", "node", ")", "\|\|", "TREE_CODE", "(", "", "node", ")", "==", "TYPE_DECL", ")", "decl", "=", "", "node", ";", "}", "else", "fntype", "=", "", "node", ";", "while", "(", "fntype", "&&", "TREE_CODE", "(", "fntype", ")", "==", "POINTER_TYPE", ")", "fntype", "=", "TREE_TYPE", "(", "fntype", ")", ";", "if", "(", "(", "DECL_P", "(", "", "node", ")", "&&", "!", "decl", ")", "\|\|", "TREE_CODE", "(", "fntype", ")", "!=", "FUNCTION_TYPE", ")", "{", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", "%qE attribute only applies to base type of a ", "<STR_LIT>", "<STR_LIT>", "function pointer", "<STR_LIT>", ",", "name", ")", ";", "", "no_add_attrs", "=", "true", ";", "return", "NULL_TREE", ";", "}", "", "no_add_attrs", "\|=", "cmse_func_args_or_return_in_stack", "(", "NULL", ",", "name", ",", "fntype", ")", ";", "if", "(", "", "no_add_attrs", ")", "return", "NULL_TREE", ";", "if", "(", "decl", ")", "{", "type", "=", "build_distinct_type_copy", "(", "TREE_TYPE", "(", "decl", ")", ")", ";", "TREE_TYPE", "(", "decl", ")", "=", "type", ";", "}", "else", "{", "type", "=", "build_distinct_type_copy", "(", "", "node", ")", ";", "*", "node", "=", "type", ";", "}", "fntype", "=", "type", ";", "while", "(", "TREE_CODE", "(", "fntype", ")", "!=", "FUNCTION_TYPE", ")", "{", "type", "=", "fntype", ";", "fntype", "=", "TREE_TYPE", "(", "fntype", ")", ";", "fntype", "=", "build_distinct_type_copy", "(", "fntype", ")", ";", "TREE_TYPE", "(", "type", ")", "=", "fntype", ";", "}", "tree", "attrs", "=", "tree_cons", "(", "get_identifier", "(", "<STR_LIT>", "cmse_nonsecure_call", "<STR_LIT>", ")", ",", "NULL_TREE", ",", "TYPE_ATTRIBUTES", "(", "fntype", ")", ")", ";", "TYPE_ATTRIBUTES", "(", "fntype", ")", "=", "attrs", ";", "return", "NULL_TREE", ";", "}" ]	[ "Called", "upon", "detection", "of", "the", "use", "of", "the", "cmse_nonsecure_call", "attribute", ",", "this", "function", "will", "check", "whether", "the", "attribute", "is", "allowed", "here", "and", "will", "add", "the", "attribute", "to", "the", "function", "type", "tree", "or", "otherwise", "issue", "a", "diagnostic", ".", "The", "reason", "we", "check", "this", "at", "declaration", "time", "is", "to", "only", "allow", "the", "use", "of", "the", "attribute", "with", "declarations", "of", "function", "pointers", "and", "not", "function", "declarations", ".", "This", "function", "checks", "NODE", "is", "of", "the", "expected", "type", "and", "issues", "diagnostics", "otherwise", "using", "NAME", ".", "If", "it", "is", "not", "of", "the", "expected", "type", "*", "NO_ADD_ATTRS", "will", "be", "set", "to", "true", "." ]
LLVM	ARM	CPP	next_suggestion	CPU	9,167	[ "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "tBX_RET_vararg", ")", ")", ".", "addReg", "(", "ARM", "::", "R3", ",", "RegState", "::", "Kill", ")", ";" ]	[ "}", "else", "{", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "ARM", "::", "SP", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "", "this", ",", "dl", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "tMOVtgpr2gpr", ")", ",", "ARM", "::", "SP", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "else", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "tBX_RET", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "MBBI", "&&", "prior", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "ARM", "::", "tPOP", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "prior", "(", "MBBI", ")", ";", "emitSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "", "this", ",", "NumBytes", ")", ";", "}", "else", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "", "this", ",", "NumBytes", ")", ";", "}", "}", "if", "(", "VARegSaveSize", ")", "{", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "tPOP", ")", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "ARM", "::", "R3", ",", "RegState", "::", "Define", ")", ";", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "", "this", ",", "VARegSaveSize", ")", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	9,168	[ "Ops1", ")", ";" ]	[ "DAG", ".", "getTargetConstant", "(", "AMDGPU", "::", "SReg_128RegClassID", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "Ptr", ",", "DAG", ".", "getTargetConstant", "(", "AMDGPU", "::", "sub0_sub1", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "SubRegHi", ",", "DAG", ".", "getTargetConstant", "(", "AMDGPU", "::", "sub2_sub3", ",", "DL", ",", "MVT", "::", "i32", ")", "}", ";", "return", "DAG", ".", "getMachineNode", "(", "AMDGPU", "::", "REG_SEQUENCE", ",", "DL", ",", "MVT", "::", "v4i32", "," ]
LLVM	SystemZ	TD	next_suggestion	CPU	9,169	[ "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";" ]	[ "class", "InstRSb", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ",", "pattern", ">", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";" ]
LLVM	X86	CPP	program_repair	CPU	9,170	[ "<FIXS>", "const", "DebugLoc", "&", "DL", "=", "MIItBegin", "->", "getDebugLoc", "(", ")", ";", "<FIXE>" ]	[ "MachineBasicBlock", "", "SinkMBB", ")", "{", "MachineFunction", "", "MF", "=", "TrueMBB", "->", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "<BUGS>", "DebugLoc", "DL", "=", "MIItBegin", "->", "getDebugLoc", "(", ")", ";", "<BUGE>", "X86", "::", "CondCode", "CC", "=", "X86", "::", "CondCode", "(", "MIItBegin", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "X86", "::", "CondCode", "OppCC", "=", "X86", "::", "GetOppositeBranchCondition", "(", "CC", ")", ";" ]
GCC	i386	CPP	program_repair	CPU	9,171	[ "<FIXS>", "set_decl_section_name", "(", "decl", ",", "build_string", "(", "strlen", "(", "string", ")", ",", "string", ")", ")", ";", "<FIXE>" ]	[ "string", "=", "ACONCAT", "(", "(", "linkonce", ",", "prefix", ",", "<STR_LIT>", ".", "<STR_LIT>", ",", "name", ",", "NULL", ")", ")", ";", "<BUGS>", "DECL_SECTION_NAME", "(", "decl", ")", "=", "build_string", "(", "strlen", "(", "string", ")", ",", "string", ")", ";", "<BUGE>", "return", ";", "}", "}" ]
GCC	c6x	CPP	code_generation	VLIW	9,172	[ "static", "int", "bb_earliest_end_cycle", "(", "basic_block", "bb", ",", "rtx", "ignore", ")", "{", "int", "earliest", "=", "<NUM_LIT>", ";", "rtx_insn", "*", "insn", ";", "FOR_BB_INSNS", "(", "bb", ",", "insn", ")", "{", "int", "cycles", ",", "this_clock", ";", "if", "(", "LABEL_P", "(", "insn", ")", "\|\|", "NOTE_P", "(", "insn", ")", "\|\|", "DEBUG_INSN_P", "(", "insn", ")", "\|\|", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "USE", "\|\|", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "CLOBBER", "\|\|", "insn", "==", "ignore", ")", "continue", ";", "this_clock", "=", "insn_get_clock", "(", "insn", ")", ";", "cycles", "=", "get_attr_cycles", "(", "insn", ")", ";", "if", "(", "earliest", "<", "this_clock", "+", "cycles", ")", "earliest", "=", "this_clock", "+", "cycles", ";", "}", "return", "earliest", ";", "}" ]	[ "Return", "the", "number", "of", "cycles", "taken", "by", "BB", ",", "as", "computed", "by", "scheduling", ",", "including", "the", "latencies", "of", "all", "insns", "with", "delay", "slots", ".", "IGNORE", "is", "an", "insn", "we", "should", "ignore", "in", "the", "calculation", ",", "usually", "the", "final", "branch", "." ]
LLVM	CellSPU	TD	next_suggestion	MPU	9,173	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RA", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "i10", ";", "bits", "<", "<NUM_LIT>", ">", "RA", ";", "bits", "<", "<NUM_LIT>", ">", "RT", ";", "let", "Pattern", "=", "pattern", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "i10", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	9,174	[ "optimise barriers pass", "<STR_LIT>", ";" ]	[ "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>" ]
GCC	s390	CPP	program_repair	MPU	9,175	[ "<FIXS>", "dst", "=", "gen_reg_rtx", "(", "wmode", ")", ";", "<FIXE>" ]	[ "else", "if", "(", "REG_P", "(", "dst", ")", ")", "dst", "=", "gen_rtx_SUBREG", "(", "wmode", ",", "dst", ",", "<NUM_LIT>", ")", ";", "else", "<BUGS>", "dst", "=", "gen_reg_rtx", "(", "wmode", ")", ";", "<BUGE>", "if", "(", "GET_CODE", "(", "src1", ")", "==", "SUBREG", "&&", "(", "tem", "=", "simplify_subreg", "(", "wmode", ",", "src1", ",", "mode", ",", "<NUM_LIT>", ")", ")", "!=", "<NUM_LIT>", ")" ]
GCC	i386	CPP	stmt_completion	CPU	9,176	[ ")", "_", "mm512_reduce_add_ps", "(", "_", "_", "m512", "_", "_", "A", ")", "{" ]	[ "extern", "_", "_", "inline", "float", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	9,177	[ "<NUM_LIT>", ";" ]	[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=" ]
LLVM	X86	CPP	next_suggestion	CPU	9,178	[ "return", "true", ";" ]	[ "unsigned", "OpSrc", ";", "if", "(", "!", "NumZeros", ")", "return", "false", ";", "if", "(", "!", "isShuffleMaskConsecutive", "(", "SVOp", ",", "<NUM_LIT>", ",", "NumElems", "-", "NumZeros", "-", "<NUM_LIT>", ",", "NumZeros", ",", "NumElems", ",", "OpSrc", ")", ")", "return", "false", ";", "isLeft", "=", "false", ";", "ShAmt", "=", "NumZeros", ";", "ShVal", "=", "SVOp", "->", "getOperand", "(", "OpSrc", ")", ";" ]
GCC	nds32	MD	next_suggestion	CPU	9,179	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	ARM	CPP	next_suggestion	CPU	9,180	[ "default", ":", "break", ";" ]	[ "const", "MCSymbolData", "", "SD", "=", "nullptr", ";", "if", "(", "Target", ".", "getSymA", "(", ")", ")", "SD", "=", "&", "Asm", ".", "getSymbolData", "(", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ")", ";", "uint32_t", "Offset", "=", "Target", ".", "getConstant", "(", ")", ";", "if", "(", "IsPCRel", "&&", "RelocType", "==", "MachO", "::", "ARM_RELOC_VANILLA", ")", "Offset", "+=", "<NUM_LIT>", "<<", "Log2Size", ";", "if", "(", "Offset", "&&", "SD", "&&", "!", "Writer", "->", "doesSymbolRequireExternRelocation", "(", "SD", ")", ")", "return", "RecordARMScatteredRelocation", "(", "Writer", ",", "Asm", ",", "Layout", ",", "Fragment", ",", "Fixup", ",", "Target", ",", "RelocType", ",", "Log2Size", ",", "FixedValue", ")", ";", "uint32_t", "FixupOffset", "=", "Layout", ".", "getFragmentOffset", "(", "Fragment", ")", "+", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "Index", "=", "<NUM_LIT>", ";", "unsigned", "IsExtern", "=", "<NUM_LIT>", ";", "unsigned", "Type", "=", "<NUM_LIT>", ";", "if", "(", "Target", ".", "isAbsolute", "(", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "FIXME: relocations to absolute targets ", "<STR_LIT>", "<STR_LIT>", "not yet implemented", "<STR_LIT>", ")", ";", "}", "else", "{", "if", "(", "SD", "->", "getSymbol", "(", ")", ".", "isVariable", "(", ")", ")", "{", "int64_t", "Res", ";", "if", "(", "SD", "->", "getSymbol", "(", ")", ".", "getVariableValue", "(", ")", "->", "EvaluateAsAbsolute", "(", "Res", ",", "Layout", ",", "Writer", "->", "getSectionAddressMap", "(", ")", ")", ")", "{", "FixedValue", "=", "Res", ";", "return", ";", "}", "}", "if", "(", "requiresExternRelocation", "(", "Writer", ",", "Asm", ",", "", "Fragment", ",", "RelocType", ",", "SD", ",", "FixedValue", ")", ")", "{", "IsExtern", "=", "<NUM_LIT>", ";", "Index", "=", "SD", "->", "getIndex", "(", ")", ";", "if", "(", "!", "SD", "->", "getSymbol", "(", ")", ".", "isUndefined", "(", ")", ")", "FixedValue", "-=", "Layout", ".", "getSymbolOffset", "(", "SD", ")", ";", "}", "else", "{", "const", "MCSectionData", "&", "SymSD", "=", "Asm", ".", "getSectionData", "(", "SD", "->", "getSymbol", "(", ")", ".", "getSection", "(", ")", ")", ";", "Index", "=", "SymSD", ".", "getOrdinal", "(", ")", "+", "<NUM_LIT>", ";", "FixedValue", "+=", "Writer", "->", "getSectionAddress", "(", "&", "SymSD", ")", ";", "}", "if", "(", "IsPCRel", ")", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "Fragment", "->", "getParent", "(", ")", ")", ";", "Type", "=", "RelocType", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "FixupOffset", ";", "MRE", ".", "r_word1", "=", "(", "(", "Index", "<<", "<NUM_LIT>", ")", "\|", "(", "IsPCRel", "<<", "<NUM_LIT>", ")", "\|", "(", "Log2Size", "<<", "<NUM_LIT>", ")", "\|", "(", "IsExtern", "<<", "<NUM_LIT>", ")", "\|", "(", "Type", "<<", "<NUM_LIT>", ")", ")", ";", "if", "(", "Type", "==", "MachO", "::", "ARM_RELOC_HALF", ")", "{", "uint32_t", "Value", "=", "<NUM_LIT>", ";", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{" ]
LLVM	ARM	TD	stmt_completion	CPU	9,181	[ "getZExtValue", "(", ")", ";" ]	[ "def", "Imm1_32AsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "imm1_32", ":", "Operand", "<", "i32", ">", ",", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "uint64_t", "Imm", "=", "N", "-", ">" ]
GCC	mips	CPP	code_generation	CPU	9,182	[ "static", "rtx", "add_constant", "(", "struct", "mips16_constant_pool", "", "pool", ",", "rtx", "value", ",", "enum", "machine_mode", "mode", ")", "{", "struct", "mips16_constant", "", "", "p", ",", "", "c", ";", "bool", "first_of_size_p", ";", "first_of_size_p", "=", "true", ";", "for", "(", "p", "=", "&", "pool", "->", "first", ";", "", "p", "!=", "<NUM_LIT>", ";", "p", "=", "&", "(", "", "p", ")", "->", "next", ")", "{", "if", "(", "mode", "==", "(", "", "p", ")", "->", "mode", "&&", "rtx_equal_p", "(", "value", ",", "(", "", "p", ")", "->", "value", ")", ")", "return", "(", "", "p", ")", "->", "label", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<", "GET_MODE_SIZE", "(", "(", "", "p", ")", "->", "mode", ")", ")", "break", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "==", "GET_MODE_SIZE", "(", "(", "", "p", ")", "->", "mode", ")", ")", "first_of_size_p", "=", "false", ";", "}", "if", "(", "pool", "->", "first", "==", "<NUM_LIT>", ")", "pool", "->", "highest_address", "=", "pool", "->", "insn_address", "-", "(", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";", "pool", "->", "highest_address", "-=", "GET_MODE_SIZE", "(", "mode", ")", ";", "if", "(", "first_of_size_p", ")", "pool", "->", "highest_address", "-=", "GET_MODE_SIZE", "(", "mode", ")", "-", "<NUM_LIT>", ";", "c", "=", "(", "struct", "mips16_constant", "", ")", "xmalloc", "(", "sizeof", "", "c", ")", ";", "c", "->", "value", "=", "value", ";", "c", "->", "mode", "=", "mode", ";", "c", "->", "label", "=", "gen_label_rtx", "(", ")", ";", "c", "->", "next", "=", "", "p", ";", "*", "p", "=", "c", ";", "return", "c", "->", "label", ";", "}" ]	[ "Add", "a", "constant", "to", "the", "pool", "and", "return", "its", "label", "." ]
LLVM	AArch64	TD	stmt_completion	CPU	9,183	[ ")", "PPR32", ":", "$", "Pd", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ">", ";" ]	[ "def", ":", "InstAlias", "<", "asm", "#", "<STR_LIT>", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "_S" ]
LLVM	X86	CPP	code_generation	CPU	9,184	[ "bool", "X86FrameLowering", "::", "canUseAsPrologue", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "MBB", ".", "getParent", "(", ")", "&&", "<STR_LIT>", "Block is not attached to a function!", "<STR_LIT>", ")", ";", "const", "MachineFunction", "&", "MF", "=", "", "MBB", ".", "getParent", "(", ")", ";", "if", "(", "!", "MBB", ".", "isLiveIn", "(", "X86", "::", "EFLAGS", ")", ")", "return", "true", ";", "const", "X86MachineFunctionInfo", "", "X86FI", "=", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", ";", "return", "!", "TRI", "->", "hasStackRealignment", "(", "MF", ")", "&&", "!", "X86FI", "->", "hasSwiftAsyncContext", "(", ")", ";", "}" ]	[ "Check", "whether", "or", "not", "the", "given", "MBB", "can", "be", "used", "as", "a", "prologue", "for", "the", "target", "." ]
LLVM	Hexagon	CPP	next_suggestion	DSP	9,185	[ "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "Hexagon", "::", "VecPredRegs128BRegClass", ")", ";" ]	[ "case", "MVT", "::", "i8", ":", "case", "MVT", "::", "i16", ":", "case", "MVT", "::", "i32", ":", "case", "MVT", "::", "f32", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "Hexagon", "::", "IntRegsRegClass", ")", ";", "case", "MVT", "::", "i64", ":", "case", "MVT", "::", "f64", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "Hexagon", "::", "DoubleRegsRegClass", ")", ";", "}", "case", "'", "q", "'", ":", "switch", "(", "VT", ".", "getSizeInBits", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "getRegForInlineAsmConstraint Unhandled vector size", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "Hexagon", "::", "VecPredRegsRegClass", ")", ";", "case", "<NUM_LIT>", ":" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	9,186	[ ":" ]	[ "return", "lowerUDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "OR", ":", "return", "lowerOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ATOMIC_SWAP", ":", "return", "lowerATOMIC_LOAD", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD_ADD", ":", "return", "lowerATOMIC_LOAD", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD_SUB", ":", "return", "lowerATOMIC_LOAD", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD_AND", ":", "return", "lowerATOMIC_LOAD", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD_OR", ":", "return", "lowerATOMIC_LOAD", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD_XOR", ":", "return", "lowerATOMIC_LOAD", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD_NAND", ":", "return", "lowerATOMIC_LOAD", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD_MIN", ":", "return", "lowerATOMIC_LOAD", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD_MAX", ":", "return", "lowerATOMIC_LOAD", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD_UMIN", ":", "return", "lowerATOMIC_LOAD", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD_UMAX", ":", "return", "lowerATOMIC_LOAD", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ATOMIC_CMP_SWAP", ":", "return", "lowerATOMIC_CMP_SWAP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "STACKSAVE", ":", "return", "lowerSTACKSAVE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "STACKRESTORE" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	9,187	[ "CPol", "::", "ALL", ";" ]	[ "return", "CachePolicy", "&", "AMDGPU", "::" ]
GCC	loongarch	CPP	code_generation	CPU	9,188	[ "static", "HOST_WIDE_INT", "loongarch_starting_frame_offset", "(", "void", ")", "{", "if", "(", "FRAME_GROWS_DOWNWARD", ")", "return", "<NUM_LIT>", ";", "return", "crtl", "->", "outgoing_args_size", ";", "}" ]	[ "Implement", "TARGET_STARTING_FRAME_OFFSET", ".", "See", "loongarch_compute_frame_info", "for", "details", "about", "the", "frame", "layout", "." ]
GCC	i386	CPP	stmt_completion	CPU	9,189	[ ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]	[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_psubq128_mask", "(", "(", "_", "_", "v2di", ")", "_", "_", "A", ",", "(", "_", "_", "v2di", ")", "_", "_", "B", ",", "(", "_", "_", "v2di", ")", "_", "mm_avx512_setzero_si128", "(" ]
LLVM	AArch64	TD	next_suggestion	CPU	9,190	[ "let", "scale", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "SWSri", ":", "BaseIntegerToFP", "<", "isUnsigned", ",", "GPR32", ",", "FPR32", ",", "fixedpoint_f32_i32", ",", "asm", ",", "[", "(", "set", "FPR32", ":", "$", "Rd", ",", "(", "fdiv", "(", "node", "GPR32", ":", "$", "Rn", ")", ",", "fixedpoint_f32_i32", ":", "$", "scale", ")", ")", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	WebAssembly	TD	program_repair	Virtual ISA	9,191	[ "<FIXS>", "defm", "<STR_LIT>", ":", "CALL", "exnref", ",", "EXNREF", ",", "<STR_LIT>", ",", "[", "HasExceptionHandling", "]", ">", ";", "<FIXE>" ]	[ "defm", "<STR_LIT>", ":", "CALL", "i64", ",", "I64", ",", "<STR_LIT>", ">", ";", "defm", "<STR_LIT>", ":", "CALL", "f32", ",", "F32", ",", "<STR_LIT>", ">", ";", "defm", "<STR_LIT>", ":", "CALL", "f64", ",", "F64", ",", "<STR_LIT>", ">", ";", "<BUGS>", "defm", "<STR_LIT>", ":", "CALL", "ExceptRef", ",", "EXCEPT_REF", ",", "<STR_LIT>", ",", "[", "HasExceptionHandling", "]", ">", ";", "<BUGE>", "defm", "<STR_LIT>", ":", "CALL", "v16i8", ",", "V128", ",", "<STR_LIT>", ",", "[", "HasSIMD128", "]", ">", ";", "defm", "<STR_LIT>", ":", "CALL", "v8i16", ",", "V128", ",", "<STR_LIT>", ",", "[", "HasSIMD128", "]", ">", ";", "defm", "<STR_LIT>", ":", "CALL", "v4i32", ",", "V128", ",", "<STR_LIT>", ",", "[", "HasSIMD128", "]", ">", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	9,192	[ "}" ]	[ "Register", "getStackRegister", "(", ")", "const", "{", "return", "StackPtr", ";" ]
GCC	loongarch	CPP	code_generation	CPU	9,193	[ "static", "int", "loongarch_set_reg_reg_piece_cost", "(", "machine_mode", "mode", ",", "unsigned", "int", "units", ")", "{", "return", "COSTS_N_INSNS", "(", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "units", "-", "<NUM_LIT>", ")", "/", "units", ")", ";", "}" ]	[ "Return", "the", "cost", "of", "moving", "between", "two", "registers", "of", "mode", "MODE", ",", "assuming", "that", "the", "move", "will", "be", "in", "pieces", "of", "at", "most", "UNITS", "bytes", "." ]
GCC	i386	CPP	next_suggestion	CPU	9,194	[ "}" ]	[ "if", "(", "!", "set2", ")", "return", "false", ";", "if", "(", "exact_dependency_1", "(", "SET_DEST", "(", "set1", ")", ",", "SET_SRC", "(", "set2", ")", ")", ")", "return", "true", ";", "return", "false", ";" ]
GCC	alpha	CPP	stmt_completion	MPU	9,195	[ ";" ]	[ "if", "(", "insn", "&&", "CALL_P", "(", "insn", ")", ")", "output_asm_insn", "(", "get_insn_template", "(", "CODE_FOR_nop", ",", "NULL", ")", ",", "NULL", ")", ";", "alpha_write_linkage", "(", "file", ",", "fnname", ")", ";", "if", "(", "TARGET_ABI_OPEN_VMS", "\|\|", "!", "flag_inhibit_size_directive", ")", "{", "fputs", "(", "<STR_LIT>", "\\t.end ", "<STR_LIT>", ",", "file", ")", ";", "assemble_name", "(", "file", ",", "fnname", ")", ";", "putc", "(", "'", "\\n", "'", ",", "file", ")", ";", "}", "inside_function", "=", "FALSE" ]
LLVM	TPC	CPP	stmt_completion	Virtual ISA	9,196	[ "I", "->", "getParent", "(", ")", ")", "{", "}" ]	[ "SwitchLeafData", "(", "const", "SwitchInst", "*", "I", ")", ":", "BB", "(" ]
LLVM	X86	CPP	stmt_completion	CPU	9,197	[ ")", ")", ";" ]	[ "if", "(", "!", "N00", ".", "isMachineOpcode", "(", ")", "\|\|", "N00", ".", "getMachineOpcode", "(", ")", "!=", "ExpectedOpc", ")", "return", "false", ";", "if", "(", "Opc", "==", "X86", "::", "MOVSX64rr8", ")", "{", "MachineSDNode", "*", "Extend", "=", "CurDAG", "->", "getMachineNode", "(", "X86", "::", "MOVSX64rr32", ",", "SDLoc", "(", "N", ")", ",", "MVT", "::", "i64", ",", "N00", ")", ";", "ReplaceUses", "(", "N", ",", "Extend", ")", ";", "}", "else", "{", "ReplaceUses", "(", "N", ",", "N00", ".", "getNode", "(" ]
LLVM	X86	TD	stmt_completion	CPU	9,198	[ "<STR_LIT>", ",", "[", "(", "brind", "GR64", ":", "$", "dst", ")", "]", ">", ";" ]	[ "def", "JMP64r", ":", "I", "<", "<NUM_LIT>", ",", "MRM4r", ",", "(", "outs", ")", ",", "(", "ins", "GR64", ":", "$", "dst", ")", "," ]
GCC	s390	MD	stmt_completion	MPU	9,199	[ ")", "]" ]	[ "(", "neg", ":", "DI", "(", "abs", ":", "DI", "(", "sign_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "CC_REGNUM", ")" ]

GCC

avr

CPP

next_suggestion

MPU

9,100

[ "return", "*", "a", "-", "*", "b", ";" ]

[ "while", "(", "*", "a", "&&", "*", "b", ")", "{", "if", "(", "letter", "(", "*", "a", ")", "&&", "digit", "(", "*", "b", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "digit", "(", "*", "a", ")", "&&", "letter", "(", "*", "b", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "*", "a", "!=", "*", "b", ")", "return", "*", "a", "-", "*", "b", ";", "a", "++", ";", "b", "++", ";", "}" ]

GCC

i386

MD

next_suggestion

CPU

9,101

[ "(", "xor", ":", "QI" ]

[ "(", "xor", ":", "QI", "(", "subreg", ":", "QI", "(", "zero_extract", ":", "HI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "<NUM_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "zero_extract", ":", "HI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "subreg", ":", "HI" ]

GCC

i386

CPP

program_repair

CPU

9,102

[ "<FIXS>", "rtx", "ret", "=", "BB_END", "(", "bb", ")", ";", "<FIXE>" ]

[ "for", "(", "e", "=", "EXIT_BLOCK_PTR", "->", "pred", ";", "e", ";", "e", "=", "e", "->", "pred_next", ")", "{", "basic_block", "bb", "=", "e", "->", "src", ";", "<BUGS>", "rtx", "ret", "=", "bb", "->", "end", ";", "<BUGE>", "rtx", "prev", ";", "bool", "replace", "=", "false", ";" ]

LLVM

PIC16

CPP

stmt_completion

MPU

9,103

[ "(", ")", ")", ";" ]

[ "void", "PIC16AsmPrinter", "::", "EmitIData", "(", "Module", "&", "M", ")", "{", "EmitSectionList", "(", "M", ",", "PTOF", "->", "IDATASections" ]

GCC

arm

MD

next_suggestion

CPU

9,104

[ "(", "const_string", "<STR_LIT>", ")", ")", ")" ]

[ "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,105

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

GCC

nds32

MD

stmt_completion

CPU

9,106

[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI" ]

GCC

arm

CPP

stmt_completion

CPU

9,107

[ "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";" ]

[ "return", "(", "int16x8_t", ")", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "(", "uint16x8_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]

LLVM

ARM

CPP

stmt_completion

CPU

9,108

[ "Reg0", ")", ";" ]

[ "case", "MVT", "::", "v1i64", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "v16i8", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "v8f16", ":", "case", "MVT", "::", "v8i16", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "v4f32", ":", "case", "MVT", "::", "v4i32", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "v2f64", ":", "case", "MVT", "::", "v2i64", ":", "OpcodeIndex", "=", "<NUM_LIT>", ";", "break", ";", "}", "std", "::", "vector", "<", "EVT", ">", "ResTys", ";", "if", "(", "isUpdating", ")", "ResTys", ".", "push_back", "(", "MVT", "::", "i32", ")", ";", "ResTys", ".", "push_back", "(", "MVT", "::", "Other", ")", ";", "SDValue", "Pred", "=", "getAL", "(", "CurDAG", ",", "dl", ")", ";", "SDValue", "Reg0", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "if", "(", "is64BitVector", "||", "NumVecs", "<=", "<NUM_LIT>", ")", "{", "SDValue", "SrcReg", ";", "if", "(", "NumVecs", "==", "<NUM_LIT>", ")", "{", "SrcReg", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ";", "}", "else", "if", "(", "is64BitVector", ")", "{", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "<NUM_LIT>", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "<NUM_LIT>", ")", ";", "if", "(", "NumVecs", "==", "<NUM_LIT>", ")", "SrcReg", "=", "SDValue", "(", "createDRegPairNode", "(", "MVT", "::", "v2i64", ",", "V0", ",", "V1", ")", ",", "<NUM_LIT>", ")", ";", "else", "{", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "<NUM_LIT>", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "<NUM_LIT>", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "<NUM_LIT>", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "<NUM_LIT>", ")", ";", "SrcReg", "=", "SDValue", "(", "createQuadDRegsNode", "(", "MVT", "::", "v4i64", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "<NUM_LIT>", ")", ";", "}", "}", "else", "{", "SDValue", "Q0", "=", "N", "->", "getOperand", "(", "Vec0Idx", ")", ";", "SDValue", "Q1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "<NUM_LIT>", ")", ";", "SrcReg", "=", "SDValue", "(", "createQRegPairNode", "(", "MVT", "::", "v4i64", ",", "Q0", ",", "Q1", ")", ",", "<NUM_LIT>", ")", ";", "}", "unsigned", "Opc", "=", "(", "is64BitVector", "?", "DOpcodes", "[", "OpcodeIndex", "]", ":", "QOpcodes0", "[", "OpcodeIndex", "]", ")", ";", "Ops", ".", "push_back", "(", "MemAddr", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "<NUM_LIT>", ")", ";", "bool", "IsImmUpdate", "=", "isPerfectIncrement", "(", "Inc", ",", "VT", ",", "NumVecs", ")", ";", "if", "(", "!", "IsImmUpdate", ")", "{", "if", "(", "isVSTfixed", "(", "Opc", ")", ")", "Opc", "=", "getVLDSTRegisterUpdateOpcode", "(", "Opc", ")", ";", "Ops", ".", "push_back", "(", "Inc", ")", ";", "}", "else", "if", "(", "!", "isVSTfixed", "(", "Opc", ")", ")", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "SrcReg", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "SDNode", "*", "VSt", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "ResTys", ",", "Ops", ")", ";", "CurDAG", "->", "setNodeMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "VSt", ")", ",", "{", "MemOp", "}", ")", ";", "ReplaceNode", "(", "N", ",", "VSt", ")", ";", "return", ";", "}", "SDValue", "V0", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "<NUM_LIT>", ")", ";", "SDValue", "V1", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "<NUM_LIT>", ")", ";", "SDValue", "V2", "=", "N", "->", "getOperand", "(", "Vec0Idx", "+", "<NUM_LIT>", ")", ";", "SDValue", "V3", "=", "(", "NumVecs", "==", "<NUM_LIT>", ")", "?", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "VT", ")", ",", "<NUM_LIT>", ")", ":", "N", "->", "getOperand", "(", "Vec0Idx", "+", "<NUM_LIT>", ")", ";", "SDValue", "RegSeq", "=", "SDValue", "(", "createQuadQRegsNode", "(", "MVT", "::", "v8i64", ",", "V0", ",", "V1", ",", "V2", ",", "V3", ")", ",", "<NUM_LIT>", ")", ";", "const", "SDValue", "OpsA", "[", "]", "=", "{", "MemAddr", ",", "Align", ",", "Reg0", ",", "RegSeq", ",", "Pred", ",", "Reg0", ",", "Chain", "}", ";", "SDNode", "*", "VStA", "=", "CurDAG", "->", "getMachineNode", "(", "QOpcodes0", "[", "OpcodeIndex", "]", ",", "dl", ",", "MemAddr", ".", "getValueType", "(", ")", ",", "MVT", "::", "Other", ",", "OpsA", ")", ";", "CurDAG", "->", "setNodeMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "VStA", ")", ",", "{", "MemOp", "}", ")", ";", "Chain", "=", "SDValue", "(", "VStA", ",", "<NUM_LIT>", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "VStA", ",", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Align", ")", ";", "if", "(", "isUpdating", ")", "{", "SDValue", "Inc", "=", "N", "->", "getOperand", "(", "AddrOpIdx", "+", "<NUM_LIT>", ")", ";", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", "&&", "<STR_LIT>", "only constant post-increment update allowed for VST3/4", "<STR_LIT>", ")", ";", "(", "void", ")", "Inc", ";", "Ops", ".", "push_back", "(", "Reg0", ")", ";", "}", "Ops", ".", "push_back", "(", "RegSeq", ")", ";", "Ops", ".", "push_back", "(", "Pred", ")", ";", "Ops", ".", "push_back", "(" ]

GCC

arm

CPP

next_suggestion

CPU

9,109

[ "}" ]

[ "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld2_dupv2si", "(", "(", "const", "_", "_", "builtin_neon_si", "*", ")", "_", "_", "a", ")", ";", "return", "_", "_", "rv", ".", "_", "_", "i", ";" ]

GCC

i386

CPP

stmt_completion

CPU

9,110

[ "(", "_", "_", "v4di", ")", "_", "_", "W", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_pabsq256_mask", "(", "(", "_", "_", "v4di", ")", "_", "_", "A", "," ]

GCC

rs6000

CPP

code_generation

CPU

9,111

[ "static", "void", "rs6000_function_arg_advance_1", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ",", "int", "depth", ")", "{", "machine_mode", "elt_mode", ";", "int", "n_elts", ";", "rs6000_discover_homogeneous_aggregate", "(", "mode", ",", "type", ",", "&", "elt_mode", ",", "&", "n_elts", ")", ";", "if", "(", "depth", "==", "<NUM_LIT>", ")", "cum", "->", "nargs_prototype", "--", ";", "if", "(", "TARGET_ELF", "&&", "(", "TARGET_64BIT", "||", "DEFAULT_ABI", "==", "ABI_V4", ")", "&&", "cum", "->", "escapes", ")", "{", "if", "(", "SCALAR_FLOAT_MODE_P", "(", "mode", ")", ")", "{", "rs6000_passes_float", "=", "true", ";", "if", "(", "(", "HAVE_LD_PPC_GNU_ATTR_LONG_DOUBLE", "||", "TARGET_64BIT", ")", "&&", "(", "FLOAT128_IBM_P", "(", "mode", ")", "||", "FLOAT128_IEEE_P", "(", "mode", ")", "||", "(", "type", "!=", "NULL", "&&", "TYPE_MAIN_VARIANT", "(", "type", ")", "==", "long_double_type_node", ")", ")", ")", "rs6000_passes_long_double", "=", "true", ";", "}", "if", "(", "(", "named", "&&", "ALTIVEC_OR_VSX_VECTOR_MODE", "(", "mode", ")", ")", "||", "(", "SPE_VECTOR_MODE", "(", "mode", ")", "&&", "!", "cum", "->", "stdarg", "&&", "cum", "->", "sysv_gregno", "<=", "GP_ARG_MAX_REG", ")", ")", "rs6000_passes_vector", "=", "true", ";", "}", "if", "(", "TARGET_ALTIVEC_ABI", "&&", "(", "ALTIVEC_OR_VSX_VECTOR_MODE", "(", "elt_mode", ")", "||", "(", "type", "&&", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", "&&", "int_size_in_bytes", "(", "type", ")", "==", "<NUM_LIT>", ")", ")", ")", "{", "bool", "stack", "=", "false", ";", "if", "(", "USE_ALTIVEC_FOR_ARG_P", "(", "cum", ",", "elt_mode", ",", "named", ")", ")", "{", "cum", "->", "vregno", "+=", "n_elts", ";", "if", "(", "!", "TARGET_ALTIVEC", ")", "error", "(", "<STR_LIT>", "cannot pass argument in vector register because", "<STR_LIT>", "<STR_LIT>", " altivec instructions are disabled, use -maltivec", "<STR_LIT>", "<STR_LIT>", " to enable them", "<STR_LIT>", ")", ";", "if", "(", "(", "(", "DEFAULT_ABI", "==", "ABI_AIX", "||", "DEFAULT_ABI", "==", "ABI_ELFv2", ")", "&&", "TARGET_64BIT", ")", "||", "(", "cum", "->", "stdarg", "&&", "DEFAULT_ABI", "!=", "ABI_V4", ")", ")", "stack", "=", "true", ";", "}", "else", "stack", "=", "true", ";", "if", "(", "stack", ")", "{", "int", "align", ";", "if", "(", "TARGET_32BIT", ")", "align", "=", "-", "(", "rs6000_parm_offset", "(", ")", "+", "cum", "->", "words", ")", "&", "<NUM_LIT>", ";", "else", "align", "=", "cum", "->", "words", "&", "<NUM_LIT>", ";", "cum", "->", "words", "+=", "align", "+", "rs6000_arg_size", "(", "mode", ",", "type", ")", ";", "if", "(", "TARGET_DEBUG_ARG", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "function_adv: words = %2d, align=%d, ", "<STR_LIT>", ",", "cum", "->", "words", ",", "align", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "nargs = %4d, proto = %d, mode = %4s\\n", "<STR_LIT>", ",", "cum", "->", "nargs_prototype", ",", "cum", "->", "prototype", ",", "GET_MODE_NAME", "(", "mode", ")", ")", ";", "}", "}", "}", "else", "if", "(", "TARGET_SPE_ABI", "&&", "TARGET_SPE", "&&", "SPE_VECTOR_MODE", "(", "mode", ")", "&&", "!", "cum", "->", "stdarg", "&&", "cum", "->", "sysv_gregno", "<=", "GP_ARG_MAX_REG", ")", "cum", "->", "sysv_gregno", "++", ";", "else", "if", "(", "TARGET_MACHO", "&&", "rs6000_darwin64_struct_check_p", "(", "mode", ",", "type", ")", ")", "{", "int", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "if", "(", "TYPE_ALIGN", "(", "type", ")", ">=", "<NUM_LIT>", "*", "BITS_PER_WORD", "&&", "(", "cum", "->", "words", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "cum", "->", "words", "++", ";", "if", "(", "!", "named", ")", "cum", "->", "words", "+=", "(", "size", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "else", "{", "cum", "->", "intoffset", "=", "<NUM_LIT>", ";", "cum", "->", "floats_in_gpr", "=", "<NUM_LIT>", ";", "rs6000_darwin64_record_arg_advance_recurse", "(", "cum", ",", "type", ",", "<NUM_LIT>", ")", ";", "rs6000_darwin64_record_arg_advance_flush", "(", "cum", ",", "size", "*", "BITS_PER_UNIT", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "TARGET_DEBUG_ARG", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "function_adv: words = %2d, align=%d, size=%d", "<STR_LIT>", ",", "cum", "->", "words", ",", "TYPE_ALIGN", "(", "type", ")", ",", "size", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "nargs = %4d, proto = %d, mode = %4s (darwin64 abi)\\n", "<STR_LIT>", ",", "cum", "->", "nargs_prototype", ",", "cum", "->", "prototype", ",", "GET_MODE_NAME", "(", "mode", ")", ")", ";", "}", "}", "else", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", ")", "{", "if", "(", "abi_v4_pass_in_fpr", "(", "mode", ")", ")", "{", "if", "(", "mode", "==", "TDmode", "&&", "(", "cum", "->", "fregno", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "cum", "->", "fregno", "++", ";", "if", "(", "cum", "->", "fregno", "+", "(", "FLOAT128_2REG_P", "(", "mode", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "<=", "FP_ARG_V4_MAX_REG", ")", "cum", "->", "fregno", "+=", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "else", "{", "cum", "->", "fregno", "=", "FP_ARG_V4_MAX_REG", "+", "<NUM_LIT>", ";", "if", "(", "mode", "==", "DFmode", "||", "FLOAT128_IBM_P", "(", "mode", ")", "||", "mode", "==", "DDmode", "||", "mode", "==", "TDmode", ")", "cum", "->", "words", "+=", "cum", "->", "words", "&", "<NUM_LIT>", ";", "cum", "->", "words", "+=", "rs6000_arg_size", "(", "mode", ",", "type", ")", ";", "}", "}", "else", "{", "int", "n_words", "=", "rs6000_arg_size", "(", "mode", ",", "type", ")", ";", "int", "gregno", "=", "cum", "->", "sysv_gregno", ";", "if", "(", "n_words", "==", "<NUM_LIT>", ")", "gregno", "+=", "(", "<NUM_LIT>", "-", "gregno", ")", "&", "<NUM_LIT>", ";", "if", "(", "gregno", "+", "n_words", "-", "<NUM_LIT>", ">", "GP_ARG_MAX_REG", ")", "{", "if", "(", "n_words", "==", "<NUM_LIT>", ")", "cum", "->", "words", "+=", "cum", "->", "words", "&", "<NUM_LIT>", ";", "cum", "->", "words", "+=", "n_words", ";", "}", "cum", "->", "sysv_gregno", "=", "gregno", "+", "n_words", ";", "}", "if", "(", "TARGET_DEBUG_ARG", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "function_adv: words = %2d, fregno = %2d, ", "<STR_LIT>", ",", "cum", "->", "words", ",", "cum", "->", "fregno", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "gregno = %2d, nargs = %4d, proto = %d, ", "<STR_LIT>", ",", "cum", "->", "sysv_gregno", ",", "cum", "->", "nargs_prototype", ",", "cum", "->", "prototype", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "mode = %4s, named = %d\\n", "<STR_LIT>", ",", "GET_MODE_NAME", "(", "mode", ")", ",", "named", ")", ";", "}", "}", "else", "{", "int", "n_words", "=", "rs6000_arg_size", "(", "mode", ",", "type", ")", ";", "int", "start_words", "=", "cum", "->", "words", ";", "int", "align_words", "=", "rs6000_parm_start", "(", "mode", ",", "type", ",", "start_words", ")", ";", "cum", "->", "words", "=", "align_words", "+", "n_words", ";", "if", "(", "SCALAR_FLOAT_MODE_P", "(", "elt_mode", ")", "&&", "TARGET_HARD_FLOAT", "&&", "TARGET_FPRS", ")", "{", "if", "(", "elt_mode", "==", "TDmode", "&&", "(", "cum", "->", "fregno", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "cum", "->", "fregno", "++", ";", "cum", "->", "fregno", "+=", "n_elts", "*", "(", "(", "GET_MODE_SIZE", "(", "elt_mode", ")", "+", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ")", ";", "}", "if", "(", "TARGET_DEBUG_ARG", ")", "{", "fprintf", "(", "stderr", ",", "<STR_LIT>", "function_adv: words = %2d, fregno = %2d, ", "<STR_LIT>", ",", "cum", "->", "words", ",", "cum", "->", "fregno", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "nargs = %4d, proto = %d, mode = %4s, ", "<STR_LIT>", ",", "cum", "->", "nargs_prototype", ",", "cum", "->", "prototype", ",", "GET_MODE_NAME", "(", "mode", ")", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "named = %d, align = %d, depth = %d\\n", "<STR_LIT>", ",", "named", ",", "align_words", "-", "start_words", ",", "depth", ")", ";", "}", "}", "}" ]

[ "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "(", "TYPE", "is", "null", "for", "libcalls", "where", "that", "information", "may", "not", "be", "available", ".", ")", "Note", "that", "for", "args", "passed", "by", "reference", ",", "function_arg", "will", "be", "called", "with", "MODE", "and", "TYPE", "set", "to", "that", "of", "the", "pointer", "to", "the", "arg", ",", "not", "the", "arg", "itself", "." ]

LLVM

Mips

TD

stmt_completion

CPU

9,112

[ "}", "=", "fd", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "ft", ";", "bits", "<", "<NUM_LIT>", ">", "fs", ";", "bits", "<", "<NUM_LIT>", ">", "fd", ";", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "ft", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "fs", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

9,113

[ "}" ]

[ "int", "PPCTTIImpl", "::", "getInterleavedMemoryOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "VecTy", ",", "unsigned", "Factor", ",", "ArrayRef", "<", "unsigned", ">", "Indices", ",", "unsigned", "Alignment", ",", "unsigned", "AddressSpace", ",", "bool", "UseMaskForCond", ",", "bool", "UseMaskForGaps", ")", "{", "if", "(", "UseMaskForCond", "||", "UseMaskForGaps", ")", "return", "BaseT", "::", "getInterleavedMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Factor", ",", "Indices", ",", "Alignment", ",", "AddressSpace", ",", "UseMaskForCond", ",", "UseMaskForGaps", ")", ";", "assert", "(", "isa", "<", "VectorType", ">", "(", "VecTy", ")", "&&", "<STR_LIT>", "Expect a vector type for interleaved memory op", "<STR_LIT>", ")", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "VecTy", ")", ";", "int", "Cost", "=", "getMemoryOpCost", "(", "Opcode", ",", "VecTy", ",", "Alignment", ",", "AddressSpace", ")", ";", "Cost", "+=", "Factor", "*", "(", "LT", ".", "first", "-", "<NUM_LIT>", ")", ";", "return", "Cost", ";" ]

LLVM

AMDGPU

TD

program_repair

GPU

9,114

[ "<FIXS>", "def", "DppRowMask", ":", "NamedIntOperand", "i32", ",", "<STR_LIT>", ">", ";", "def", "DppBankMask", ":", "NamedIntOperand", "i32", ",", "<STR_LIT>", ">", ";", "<FIXE>", "<FIXS>", "def", "DppBoundCtrl", ":", "NamedIntOperand", "i1", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<FIXE>", "<FIXS>", "def", "DppFI", ":", "NamedIntOperand", "i32", ",", "<STR_LIT>", ">", ";", "<FIXE>", "<FIXS>", "def", "CBSZ", ":", "NamedIntOperand", "i32", ",", "<STR_LIT>", ">", ";", "def", "ABID", ":", "NamedIntOperand", "i32", ",", "<STR_LIT>", ">", ";", "<FIXE>", "<FIXS>", "def", "WaitVDST", ":", "NamedIntOperand", "i8", ",", "<STR_LIT>", ">", ";", "def", "WaitEXP", ":", "NamedIntOperand", "i8", ",", "<STR_LIT>", ">", ";", "def", "WaitVAVDst", ":", "NamedIntOperand", "i8", ",", "<STR_LIT>", ">", ";", "def", "WaitVMVSrc", ":", "NamedIntOperand", "i8", ",", "<STR_LIT>", ">", ";", "<FIXE>" ]

[ "def", "dpp_ctrl", ":", "CustomOperand", "i32", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "let", "DefaultValue", "=", "<STR_LIT>", "in", "{", "<BUGS>", "def", "row_mask", ":", "NamedIntOperand", "i32", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "def", "bank_mask", ":", "NamedIntOperand", "i32", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "<BUGE>", "}", "<BUGS>", "def", "bound_ctrl", ":", "NamedIntOperand", "i1", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "<STR_LIT>", ">", ";", "<BUGS>", "def", "FI", ":", "NamedIntOperand", "i32", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "<BUGE>", "def", "blgp", ":", "CustomOperand", "i32", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "<BUGS>", "def", "cbsz", ":", "NamedIntOperand", "i32", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "def", "abid", ":", "NamedIntOperand", "i32", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "<BUGE>", "def", "hwreg", ":", "CustomOperand", "i32", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "def", "exp_tgt", ":", "CustomOperand", "i32", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "<BUGS>", "def", "wait_vdst", ":", "NamedIntOperand", "i8", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "def", "wait_exp", ":", "NamedIntOperand", "i8", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "def", "wait_va_vdst", ":", "NamedIntOperand", "i8", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "def", "wait_va_vsrc", ":", "NamedIntOperand", "i8", ",", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "<BUGE>", "class", "KImmFPOperand", "ValueType", "vt", ">", ":", "ImmOperand", "vt", ">", "{", "let", "OperandNamespace", "=", "<STR_LIT>", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

9,115

[ ";" ]

[ "static", "unsigned", "getVGPRSpillSaveOpcode", "(", "unsigned", "Size", ")", "{", "switch", "(", "Size", ")", "{", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "SI_SPILL_V32_SAVE", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "SI_SPILL_V64_SAVE", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "SI_SPILL_V96_SAVE", ";", "case", "<NUM_LIT>", ":", "return", "AMDGPU", "::", "SI_SPILL_V128_SAVE" ]

GCC

v850

MD

stmt_completion

MPU

9,116

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "return", "output_move_single", "(", "operands", ")", "}", "[", "(", "set_attr" ]

LLVM

AArch64

TD

program_repair

CPU

9,117

[ "<FIXS>", ":", "A64InstRdn", "outs", ",", "ins", ",", "asmstr", ",", "patterns", ",", "itin", ">", "{", "<FIXE>" ]

[ "class", "A64I_dp_1src", "bit", "sf", ",", "bit", "S", ",", "bits", "<NUM_LIT>", ">", "opcode2", ",", "bits", "<NUM_LIT>", ">", "opcode", ",", "string", "asmstr", ",", "dag", "outs", ",", "dag", "ins", ",", "list", "dag", ">", "patterns", ",", "InstrItinClass", "itin", ">", "<BUGS>", ":", "A64InstRdn", "outs", ",", "ins", ",", "asmstr", ",", "patterns", ",", "itin", ">", "{", "<BUGE>", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "sf", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "S", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

9,118

[ "Vm", ")", ",", "f", ",", "itin", ",", "OpcodeStr", ",", "Dt", ",", "[", "(", "set", "QPR", ":", "$", "Vd", ",", "(", "ResTy", "(", "IntOp", "(", "OpTy", "QPR", ":", "$", "src", ")", ",", "(", "OpTy", "QPR", ":", "$", "Vn", ")", ",", "(", "OpTy", "QPR", ":", "$", "Vm", ")", ")", ")", ")", "]", ">", "{" ]

[ "class", "N3VQInt3np", "<", "bits", "<", "<NUM_LIT>", ">", "op27_23", ",", "bits", "<", "<NUM_LIT>", ">", "op21_20", ",", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "bit", "op6", ",", "bit", "op4", ",", "Format", "f", ",", "InstrItinClass", "itin", ",", "string", "OpcodeStr", ",", "string", "Dt", ",", "ValueType", "ResTy", ",", "ValueType", "OpTy", ",", "SDPatternOperator", "IntOp", ",", "bit", "Commutable", ">", ":", "N3Vnp", "<", "op27_23", ",", "op21_20", ",", "op11_8", ",", "op6", ",", "op4", ",", "(", "outs", "QPR", ":", "$", "Vd", ")", ",", "(", "ins", "QPR", ":", "$", "src", ",", "QPR", ":", "$", "Vn", ",", "QPR", ":", "$" ]

GCC

arm

CPP

stmt_completion

CPU

9,119

[ ",", "_", "_", "p", ")", ";" ]

[ "return", "_", "_", "builtin_mve_vcaddq_rot270_m_fv8hf", "(", "_", "_", "arm_vuninitializedq_f16", "(", ")", ",", "_", "_", "a", ",", "_", "_", "b" ]

GCC

arm

MD

program_repair

CPU

9,120

[ "<FIXS>", "<STR_LIT>", ")", "<FIXE>" ]

[ "(", "minus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", ")", "<BUGE>" ]

LLVM

X86

CPP

stmt_completion

CPU

9,121

[ ":" ]

[ "if", "(", "Arg", ".", "getOpcode", "(", ")", "==", "ISD", "::", "FMUL", "&&", "(", "SVT", "==", "MVT", "::", "f32", "||", "SVT", "==", "MVT", "::", "f64", ")", "&&", "Arg", "->", "getFlags", "(", ")", "->", "hasNoSignedZeros", "(", ")", "&&", "Subtarget", "->", "hasAnyFMA", "(", ")", ")", "{", "SDValue", "Zero", "=", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Arg", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Arg", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Zero", ")", ";", "}", "if", "(", "Arg", ".", "hasOneUse", "(", ")", ")", "{", "switch", "(", "Arg", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>" ]

LLVM

ARM

CPP

program_repair

CPU

9,122

[ "<FIXS>", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", ")", "emitARMRegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "else", "{", "assert", "(", "AFI", "->", "isThumb2Function", "(", ")", ")", ";", "emitT2RegPlusImmediate", "(", "MBB", ",", "II", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ")", ";", "}", "<FIXE>" ]

[ "<STR_LIT>", "::", "<STR_LIT>", "Pred", "=", "(", "PIdx", "==", "-", "<NUM_LIT>", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "MI", ".", "getOperand", "(", "PIdx", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "(", "PIdx", "==", "-", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "MI", ".", "getOperand", "(", "PIdx", "+", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<BUGS>", "emitARMRegPlusImmediate", "(", "MBB", ",", "II", ",", "ScratchReg", ",", "FrameReg", ",", "Offset", ",", "Pred", ",", "PredReg", ",", "TII", ",", "dl", ")", ";", "<BUGE>", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "ScratchReg", ",", "false", ",", "false", ",", "true", ")", ";", "}" ]

LLVM

Hexagon

TD

stmt_completion

DSP

9,123

[ "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_vminh", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_ea23e4", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]

GCC

sparc

CPP

program_repair

CPU

9,124

[ "<FIXS>", "GEN_INT", "(", "to_shift", ")", ")", ")", ")", ";", "<FIXE>" ]

[ "{", "emit_insn", "(", "gen_rtx_SET", "(", "DImode", ",", "op0", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "sub_temp", ",", "<BUGS>", "GEN_INT", "(", "to_shift", ")", ")", ")", ")", ";", "<BUGE>", "emit_insn", "(", "gen_rtx_SET", "(", "DImode", ",", "op0", ",", "gen_rtx_IOR", "(", "DImode", ",", "op0", ",", "low1", ")", ")", ")", ";", "sub_temp", "=", "op0", ";" ]

LLVM

Sparc

CPP

stmt_completion

CPU

9,125

[ "getNode", "(", ")", ")", ";" ]

[ "SDValue", "Sub1", "=", "CurDAG", "->", "getTargetExtractSubreg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "RegCopy", ")", ";", "SDValue", "T0", "=", "CurDAG", "->", "getCopyToReg", "(", "Sub0", ",", "dl", ",", "Reg0", ",", "Sub0", ",", "RegCopy", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "T1", "=", "CurDAG", "->", "getCopyToReg", "(", "Sub1", ",", "dl", ",", "Reg1", ",", "Sub1", ",", "T0", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "std", "::", "vector", "<", "SDValue", ">", "Ops", "(", "GU", "->", "op_begin", "(", ")", ",", "GU", "->", "op_end", "(", ")", "-", "<NUM_LIT>", ")", ";", "Ops", ".", "push_back", "(", "T1", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "CurDAG", "->", "UpdateNodeOperands", "(", "GU", ",", "Ops", ")", ";", "}", "else", "{", "SDValue", "Chain", "=", "AsmNodeOperands", "[", "InlineAsm", "::", "Op_InputChain", "]", ";", "SDValue", "T0", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg0", ",", "MVT", "::", "i32", ",", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "T1", "=", "CurDAG", "->", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg1", ",", "MVT", "::", "i32", ",", "T0", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Pair", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "MVT", "::", "v2i32", ",", "{", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ",", "T0", ",", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ",", "T1", ",", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ",", "}", ")", ",", "<NUM_LIT>", ")", ";", "unsigned", "GPVR", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "PairedReg", "=", "CurDAG", "->", "getRegister", "(", "GPVR", ",", "MVT", "::", "v2i32", ")", ";", "Chain", "=", "CurDAG", "->", "getCopyToReg", "(", "T1", ",", "dl", ",", "GPVR", ",", "Pair", ",", "T1", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "AsmNodeOperands", "[", "InlineAsm", "::", "Op_InputChain", "]", "=", "Chain", ";", "Glue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "Changed", "=", "true", ";", "if", "(", "PairedReg", ".", "getNode", "(", ")", ")", "{", "OpChanged", "[", "OpChanged", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", "=", "true", ";", "Flag", "=", "InlineAsm", "::", "getFlagWord", "(", "Kind", ",", "<NUM_LIT>", ")", ";", "if", "(", "IsTiedToChangedOp", ")", "Flag", "=", "InlineAsm", "::", "getFlagWordForMatchingOp", "(", "Flag", ",", "DefIdx", ")", ";", "else", "Flag", "=", "InlineAsm", "::", "getFlagWordForRegClass", "(", "Flag", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "AsmNodeOperands", "[", "AsmNodeOperands", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", "=", "CurDAG", "->", "getTargetConstant", "(", "Flag", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "AsmNodeOperands", ".", "push_back", "(", "PairedReg", ")", ";", "i", "+=", "<NUM_LIT>", ";", "}", "}", "if", "(", "Glue", ".", "getNode", "(", ")", ")", "AsmNodeOperands", ".", "push_back", "(", "Glue", ")", ";", "if", "(", "!", "Changed", ")", "return", "false", ";", "SelectInlineAsmMemoryOperands", "(", "AsmNodeOperands", ",", "SDLoc", "(", "N", ")", ")", ";", "SDValue", "New", "=", "CurDAG", "->", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "CurDAG", "->", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ",", "AsmNodeOperands", ")", ";", "New", "->", "setNodeId", "(", "-", "<NUM_LIT>", ")", ";", "ReplaceNode", "(", "N", ",", "New", "." ]

LLVM

ARM64

TD

stmt_completion

CPU

9,126

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=" ]

GCC

arm

CPP

stmt_completion

CPU

9,127

[ "_", "_", "b", ")", "{" ]

[ "_", "_", "arm_vcaddq_rot270_s16", "(", "int16x8_t", "_", "_", "a", ",", "int16x8_t" ]

GCC

mn10300

MD

program_repair

MPU

9,128

[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>" ]

[ "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "ashift", ":", "SI", "<BUGS>", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

GCC

loongarch

CPP

stmt_completion

CPU

9,129

[ "(", "int", ")", "_", "<NUM_LIT>", ")", ";" ]

[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_lsx_vreplve_h", "(", "(", "v8i16", ")", "_", "<NUM_LIT>", "," ]

GCC

microblaze

CPP

code_generation

MPU

9,130

[ "static", "void", "save_restore_insns", "(", "int", "prologue", ")", "{", "rtx", "base_reg_rtx", ",", "reg_rtx", ",", "mem_rtx", ",", "isr_reg_rtx", "=", "<NUM_LIT>", ",", "isr_mem_rtx", "=", "<NUM_LIT>", ";", "rtx", "isr_msr_rtx", "=", "<NUM_LIT>", ",", "insn", ";", "long", "mask", "=", "current_frame_info", ".", "mask", ";", "HOST_WIDE_INT", "gp_offset", ";", "int", "regno", ";", "if", "(", "frame_pointer_needed", "&&", "!", "BITSET_P", "(", "mask", ",", "HARD_FRAME_POINTER_REGNUM", "-", "GP_REG_FIRST", ")", ")", "gcc_unreachable", "(", ")", ";", "if", "(", "mask", "==", "<NUM_LIT>", ")", "return", ";", "gp_offset", "=", "current_frame_info", ".", "gp_offset", ";", "gcc_assert", "(", "gp_offset", ">", "<NUM_LIT>", ")", ";", "base_reg_rtx", "=", "stack_pointer_rtx", ";", "if", "(", "microblaze_is_interrupt_variant", "(", ")", ")", "{", "isr_mem_rtx", "=", "gen_rtx_MEM", "(", "SImode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "base_reg_rtx", ",", "GEN_INT", "(", "current_frame_info", ".", "gp_offset", "-", "UNITS_PER_WORD", ")", ")", ")", ";", "MEM_VOLATILE_P", "(", "isr_mem_rtx", ")", "=", "<NUM_LIT>", ";", "isr_reg_rtx", "=", "gen_rtx_REG", "(", "SImode", ",", "MB_ABI_MSR_SAVE_REG", ")", ";", "isr_msr_rtx", "=", "gen_rtx_REG", "(", "SImode", ",", "ST_REG", ")", ";", "}", "if", "(", "microblaze_is_interrupt_variant", "(", ")", "&&", "!", "prologue", ")", "{", "emit_move_insn", "(", "isr_reg_rtx", ",", "isr_mem_rtx", ")", ";", "emit_move_insn", "(", "isr_msr_rtx", ",", "isr_reg_rtx", ")", ";", "emit_insn", "(", "gen_rtx_USE", "(", "SImode", ",", "isr_reg_rtx", ")", ")", ";", "emit_insn", "(", "gen_rtx_USE", "(", "SImode", ",", "isr_msr_rtx", ")", ")", ";", "}", "for", "(", "regno", "=", "GP_REG_FIRST", ";", "regno", "<=", "GP_REG_LAST", ";", "regno", "++", ")", "{", "if", "(", "BITSET_P", "(", "mask", ",", "regno", "-", "GP_REG_FIRST", ")", ")", "{", "if", "(", "regno", "==", "MB_ABI_SUB_RETURN_ADDR_REGNUM", ")", "continue", ";", "reg_rtx", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", ")", ";", "insn", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "base_reg_rtx", ",", "GEN_INT", "(", "gp_offset", ")", ")", ";", "mem_rtx", "=", "gen_rtx_MEM", "(", "SImode", ",", "insn", ")", ";", "if", "(", "microblaze_is_interrupt_variant", "(", ")", "||", "save_volatiles", ")", "MEM_VOLATILE_P", "(", "mem_rtx", ")", "=", "<NUM_LIT>", ";", "if", "(", "prologue", ")", "{", "insn", "=", "emit_move_insn", "(", "mem_rtx", ",", "reg_rtx", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "else", "{", "insn", "=", "emit_move_insn", "(", "reg_rtx", ",", "mem_rtx", ")", ";", "}", "gp_offset", "+=", "GET_MODE_SIZE", "(", "SImode", ")", ";", "}", "}", "if", "(", "microblaze_is_interrupt_variant", "(", ")", "&&", "prologue", ")", "{", "emit_move_insn", "(", "isr_reg_rtx", ",", "isr_msr_rtx", ")", ";", "emit_move_insn", "(", "isr_mem_rtx", ",", "isr_reg_rtx", ")", ";", "emit_insn", "(", "gen_rtx_USE", "(", "SImode", ",", "isr_reg_rtx", ")", ")", ";", "emit_insn", "(", "gen_rtx_USE", "(", "SImode", ",", "isr_msr_rtx", ")", ")", ";", "}", "}" ]

[ "Save", "or", "restore", "instructions", "based", "on", "whether", "this", "is", "the", "prologue", "or", "epilogue", ".", "prologue", "is", "1", "for", "the", "prologue", "." ]

GCC

s390

MD

program_repair

MPU

9,131

[ "<FIXS>", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", "<FIXE>" ]

[ "{", "operands", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "MODE", ">", "mode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "emit_insn", "(", "gen_fix_trunc", "mode", ">", "di2_ieee", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "<BUGS>", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", "<BUGE>", "DONE", "}", ")" ]

GCC

m32r

MD

stmt_completion

MPU

9,132

[ "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]

LLVM

Alpha

TD

stmt_completion

MPU

9,133

[ ",", "immUExt8", ":", "$", "L", ")", ")", "]", ",", "s_iadd", ">", ";" ]

[ "def", "CMPULEi", ":", "OFormL", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "GPRC", ":", "$", "RC", ",", "(", "setule", "GPRC", ":", "$", "RA" ]

LLVM

X86

CPP

stmt_completion

CPU

9,134

[ "i16", ")", ";" ]

[ "return", "!", "(", "SrcVT", "==", "MVT", "::", "i32", "&&", "DestVT", "==", "MVT", "::" ]

LLVM

ARM

CPP

next_suggestion

CPU

9,135

[ "return", "false", ";" ]

[ "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "TokError", "(", "<STR_LIT>", "expected variable after '.tlsdescseq' directive", "<STR_LIT>", ")", ";", "const", "MCSymbolRefExpr", "*", "SRE", "=", "MCSymbolRefExpr", "::", "create", "(", "Parser", ".", "getTok", "(", ")", ".", "getIdentifier", "(", ")", ",", "MCSymbolRefExpr", "::", "VK_ARM_TLSDESCSEQ", ",", "getContext", "(", ")", ")", ";", "Lex", "(", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "<STR_LIT>", "unexpected token in '.tlsdescseq' directive", "<STR_LIT>", ")", ")", "return", "true", ";", "getTargetStreamer", "(", ")", ".", "AnnotateTLSDescriptorSequence", "(", "SRE", ")", ";" ]

GCC

pdp11

MD

stmt_completion

MPU

9,136

[ ")", "]", ")", "]" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "neg", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "CC_REGNUM", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,137

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

9,138

[ "CI", ".", "Paired", "->", "eraseFromParent", "(", ")", ";" ]

[ "MachineBasicBlock", "*", "MBB", "=", "CI", ".", "I", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "CI", ".", "I", "->", "getDebugLoc", "(", ")", ";", "bool", "Unused1", ",", "Unused2", ";", "unsigned", "Opcode", "=", "promoteBufferStoreOpcode", "(", "*", "CI", ".", "I", ",", "Unused1", ",", "Unused2", ")", ";", "unsigned", "SubRegIdx0", "=", "CI", ".", "IsX2", "?", "AMDGPU", "::", "sub0_sub1", ":", "AMDGPU", "::", "sub0", ";", "unsigned", "SubRegIdx1", "=", "CI", ".", "IsX2", "?", "AMDGPU", "::", "sub2_sub3", ":", "AMDGPU", "::", "sub1", ";", "if", "(", "CI", ".", "Offset0", ">", "CI", ".", "Offset1", ")", "std", "::", "swap", "(", "SubRegIdx0", ",", "SubRegIdx1", ")", ";", "const", "TargetRegisterClass", "*", "SuperRC", "=", "CI", ".", "IsX2", "?", "&", "AMDGPU", "::", "VReg_128RegClass", ":", "&", "AMDGPU", "::", "VReg_64RegClass", ";", "unsigned", "SrcReg", "=", "MRI", "->", "createVirtualRegister", "(", "SuperRC", ")", ";", "const", "auto", "*", "Src0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "AMDGPU", "::", "OpName", "::", "vdata", ")", ";", "const", "auto", "*", "Src1", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "Paired", ",", "AMDGPU", "::", "OpName", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "REG_SEQUENCE", ")", ",", "SrcReg", ")", ".", "add", "(", "*", "Src0", ")", ".", "addImm", "(", "SubRegIdx0", ")", ".", "add", "(", "*", "Src1", ")", ".", "addImm", "(", "SubRegIdx1", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "SrcReg", ",", "RegState", "::", "Kill", ")", ";", "if", "(", "CI", ".", "InstClass", "==", "BUFFER_STORE_OFFEN", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "AMDGPU", "::", "OpName", "::", "vaddr", ")", ")", ";", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "AMDGPU", "::", "OpName", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "AMDGPU", "::", "OpName", "::", "soffset", ")", ")", ".", "addImm", "(", "std", "::", "min", "(", "CI", ".", "Offset0", ",", "CI", ".", "Offset1", ")", ")", ".", "addImm", "(", "CI", ".", "GLC0", ")", ".", "addImm", "(", "CI", ".", "SLC0", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMemRefs", "(", "CI", ".", "I", "->", "mergeMemRefsWith", "(", "*", "CI", ".", "Paired", ")", ")", ";", "moveInstsAfter", "(", "MIB", ",", "CI", ".", "InstsToMove", ")", ";", "MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "CI", ".", "I", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

9,139

[ "<STR_LIT>", ",", "SDTARMVCMP", ">", ";" ]

[ "def", "NEONvcge", ":", "SDNode", "<" ]

LLVM

SystemZ

TD

stmt_completion

CPU

9,140

[ "VR128", ":", "$", "V4", ",", "imm32zx4", ":", "$", "M5", ",", "<NUM_LIT>", ")", ">", ";" ]

[ "def", ":", "InstAlias", "<", "mnemonic", "#", "<STR_LIT>", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", ")", "VR128", ":", "$", "V1", ",", "VR128", ":", "$", "V2", ",", "VR128", ":", "$", "V3", "," ]

LLVM

X86

CPP

stmt_completion

CPU

9,141

[ ",", "VT", ",", "N000", ",", "FPConst", ")", ";" ]

[ "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "MVT", "::", "x86mmx", "&&", "N0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BUILD_VECTOR", "&&", "N0", ".", "getValueType", "(", ")", "==", "MVT", "::", "v2i32", "&&", "isNullConstant", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "N00", "=", "N0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N00", ".", "getValueType", "(", ")", "==", "MVT", "::", "i32", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "N00", ")", ",", "VT", ",", "N00", ")", ";", "}", "unsigned", "FPOpcode", ";", "switch", "(", "N0", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "AND", ":", "FPOpcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "OR", ":", "FPOpcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "XOR", ":", "FPOpcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "default", ":", "return", "SDValue", "(", ")", ";", "}", "if", "(", "(", "(", "Subtarget", ".", "hasSSE1", "(", ")", "&&", "VT", "==", "MVT", "::", "f32", ")", "||", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "VT", "==", "MVT", "::", "f64", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", "&&", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "VT", ")", "{", "SDValue", "N000", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FPConst", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "FPOpcode", ",", "SDLoc", "(", "N0", ")" ]

GCC

rs6000

CPP

next_suggestion

CPU

9,142

[ "return", "(", "_", "_", "m128i", ")", "vec_sub", "(", "_", "_", "C", ",", "_", "_", "D", ")", ";" ]

[ "_", "_", "v4si", "_", "_", "C", "=", "vec_perm", "(", "(", "_", "_", "v4si", ")", "_", "_", "A", ",", "(", "_", "_", "v4si", ")", "_", "_", "B", ",", "_", "_", "P", ")", ";", "_", "_", "v4si", "_", "_", "D", "=", "vec_perm", "(", "(", "_", "_", "v4si", ")", "_", "_", "A", ",", "(", "_", "_", "v4si", ")", "_", "_", "B", ",", "_", "_", "Q", ")", ";" ]

LLVM

Nyuzi

CPP

stmt_completion

GPU

9,143

[ ")", ")", ")", ";" ]

[ "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", "Decoder", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegNo" ]

LLVM

X86

TD

next_suggestion

CPU

9,144

[ "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]

[ "def", "HWWriteResGroup25", ":", "SchedWriteRes", "<", "[", "HWPort4", ",", "HWPort23", ",", "HWPort237", ",", "HWPort06", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]

GCC

arm

MD

program_repair

CPU

9,145

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "\t", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

GCC

tilepro

MD

stmt_completion

VLIW

9,146

[ "<STR_LIT>", "<STR_LIT>", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>" ]

GCC

visium

MD

stmt_completion

Virtual ISA

9,147

[ "<STR_LIT>", ")" ]

[ "<STR_LIT>", "(", "and", "(", "match_code" ]

GCC

i386

MD

next_suggestion

CPU

9,148

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]

GCC

aarch64

CPP

program_repair

CPU

9,149

[ "<FIXS>", "if", "(", "TARGET_SIMD", "&&", "nelt", ">", "<NUM_LIT>", ")", "<FIXE>" ]

[ "std", "::", "swap", "(", "d", "->", "op0", ",", "d", "->", "op1", ")", ";", "}", "<BUGS>", "if", "(", "TARGET_SIMD", ")", "<BUGE>", "{", "if", "(", "aarch64_evpc_rev", "(", "d", ")", ")", "return", "true", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

9,150

[ "neg_addsub_shifted_imm64", ":", "$", "imm", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "AArch64sub_flag", "GPR64", ":", "$", "Rn", ",", "neg_addsub_shifted_imm64", ":", "$", "imm", ")", ",", "(", "ADDSXri", "GPR64", ":", "$", "Rn", "," ]

GCC

i386

CPP

next_suggestion

CPU

9,151

[ "}" ]

[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_cvtsepi64_storeu_epi8", "(", "void", "*", "_", "_", "P", ",", "_", "_", "mmask8", "_", "_", "M", ",", "_", "_", "m128i", "_", "_", "A", ")", "{", "_", "_", "builtin_ia32_pmovsqb128mem_mask", "(", "(", "unsigned", "short", "*", ")", "_", "_", "P", ",", "(", "_", "_", "v2di", ")", "_", "_", "A", ",", "_", "_", "M", ")", ";" ]

GCC

rs6000

CPP

stmt_completion

CPU

9,152

[ "(", "_", "_", "v8hu", ")", "_", "_", "B", ")", ";" ]

[ "return", "(", "_", "_", "m128i", ")", "(", "(", "_", "_", "v8hu", ")", "_", "_", "A", "+" ]

GCC

i386

CPP

stmt_completion

CPU

9,153

[ "_", "X", ",", "(", "_", "_", "v8sf", ")", "_", "_", "Y", ",", "_", "_", "C", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m256", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_permute2f128_ps", "(", "_", "_", "m256", "_", "_", "X", ",", "_", "_", "m256", "_", "_", "Y", ",", "const", "int", "_", "_", "C", ")", "{", "return", "(", "_", "_", "m256", ")", "_", "_", "builtin_ia32_vperm2f128_ps256", "(", "(", "_", "_", "v8sf", ")", "_" ]

LLVM

ARM

CPP

next_suggestion

CPU

9,154

[ "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opcode", ",", "N", "->", "getVTList", "(", ")", ",", "makeArrayRef", "(", "Ops", ")", ")", ";" ]

[ "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "RotValue", ",", "Loc", ",", "MVT", "::", "i32", ")", ")", ";", "if", "(", "Predicated", ")", "AddMVEPredicateToOps", "(", "Ops", ",", "Loc", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "else", "AddEmptyMVEPredicateToOps", "(", "Ops", ",", "Loc", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "uint16_t", "Opcode", "=", "SelectFPOpcode", "(", "VT", ",", "OpcodeF16", ",", "OpcodeF32", ")", ";" ]

LLVM

ARM

CPP

program_repair

CPU

9,155

[ "<FIXS>", ".", "addReg", "(", "EvenReg", ")", ".", "addReg", "(", "OddReg", ")", "<FIXE>" ]

[ "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "InsertPos", ",", "dl", ",", "MCID", ")", "<BUGS>", ".", "addReg", "(", "FirstReg", ")", ".", "addReg", "(", "SecondReg", ")", "<BUGE>", ".", "addReg", "(", "BaseReg", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

9,156

[ "else", "{" ]

[ "if", "(", "hasInlineStackProbe", "(", "MF", ")", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "AddrRegClass", "=", "getRegClassFor", "(", "SPTy", ")", ";", "Register", "Vreg", "=", "MRI", ".", "createVirtualRegister", "(", "AddrRegClass", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Vreg", ",", "Size", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "SPTy", ",", "Chain", ",", "DAG", ".", "getRegister", "(", "Vreg", ",", "SPTy", ")", ")", ";", "}", "else", "{", "SDValue", "SP", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "SPReg", ",", "VT", ")", ";", "Chain", "=", "SP", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "dl", ",", "VT", ",", "SP", ",", "Size", ")", ";", "}", "if", "(", "Alignment", "&&", "*", "Alignment", ">", "StackAlign", ")", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "VT", ",", "Result", ",", "DAG", ".", "getConstant", "(", "~", "(", "Alignment", "->", "value", "(", ")", "-", "<NUM_LIT>", "ULL", ")", ",", "dl", ",", "VT", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "SPReg", ",", "Result", ")", ";", "}", "else", "if", "(", "SplitStack", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "Is64Bit", ")", "{", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "for", "(", "const", "auto", "&", "A", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "A", ".", "hasNestAttr", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "Cannot use segmented stacks with functions that ", "<STR_LIT>", "<STR_LIT>", "have nested arguments.", "<STR_LIT>", ")", ";", "}", "}", "const", "TargetRegisterClass", "*", "AddrRegClass", "=", "getRegClassFor", "(", "SPTy", ")", ";", "Register", "Vreg", "=", "MRI", ".", "createVirtualRegister", "(", "AddrRegClass", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Vreg", ",", "Size", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "SPTy", ",", "Chain", ",", "DAG", ".", "getRegister", "(", "Vreg", ",", "SPTy", ")", ")", ";", "}" ]

GCC

ia64

CPP

next_suggestion

CPU

9,157

[ "emit_insn", "(", "gen_rtx_SET", "(", "t0", ",", "x", ")", ")", ";" ]

[ "mask", "=", "force_reg", "(", "V4HImode", ",", "mask", ")", ";", "t0", "=", "gen_reg_rtx", "(", "V4HImode", ")", ";", "t1", "=", "gen_reg_rtx", "(", "V4HImode", ")", ";", "ok", "=", "expand_vselect", "(", "t0", ",", "d", "->", "op0", ",", "perm2", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "ok", ")", ";", "ok", "=", "expand_vselect", "(", "t1", ",", "d", "->", "op1", ",", "perm2", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "ok", ")", ";", "x", "=", "gen_rtx_AND", "(", "V4HImode", ",", "mask", ",", "t0", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

9,158

[ "=", "<NUM_LIT>", ";" ]

[ "def", "L2_ploadrif_zomap", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5ef37dc4", ",", "TypeMAPPING", ">", "{", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>", ";", "let", "isCodeGenOnly" ]

GCC

s390

MD

next_suggestion

MPU

9,159

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

i386

CPP

next_suggestion

CPU

9,160

[ "}" ]

[ "const", "char", "*", "name", "=", "q", "->", "name", ";", "const", "char", "*", "oname", ";", "if", "(", "name", "[", "<NUM_LIT>", "]", "==", "'", "*", "'", ")", "++", "name", ";", "oname", "=", "name", ";", "if", "(", "name", "[", "<NUM_LIT>", "]", "==", "'", ".", "'", ")", "++", "name", ";", "if", "(", "!", "startswith", "(", "name", ",", "<STR_LIT>", "refptr.", "<STR_LIT>", ")", ")", "continue", ";", "name", "+=", "<NUM_LIT>", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t.section\\t.rdata$%s, \\\"dr\\\"\\n", "<STR_LIT>", "<STR_LIT>", "\\t.globl\\t%s\\n", "<STR_LIT>", "<STR_LIT>", "\\t.linkonce\\tdiscard\\n", "<STR_LIT>", ",", "oname", ",", "oname", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "%s:\\n\\t.quad\\t%s\\n", "<STR_LIT>", ",", "oname", ",", "name", ")", ";", "}", "}" ]

LLVM

SystemZ

TD

next_suggestion

CPU

9,161

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD2", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "R3", ";", "bits", "<", "<NUM_LIT>", ">", "BD2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R3", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,162

[ "let", "cofRelax2", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";" ]

LLVM

ARM64

TD

next_suggestion

CPU

9,163

[ "}" ]

[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "MoveVecShifterOperand", ";" ]

GCC

rs6000

MD

next_suggestion

CPU

9,164

[ "<STR_LIT>" ]

[ "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "reg", ":", "V2SI", "SPE_ACC_REGNO", ")", "]", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "SPEFSCR_REGNO", ")", ")", "(", "set", "(", "reg", ":", "V2SI", "SPE_ACC_REGNO", ")", "(", "unspec", ":", "V2SI", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>" ]

GCC

frv

MD

next_suggestion

VLIW

9,165

[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "call", "(", "mem", ":", "QI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

arm

CPP

code_generation

CPU

9,166

[ "static", "tree", "arm_handle_cmse_nonsecure_call", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", ",", "int", ",", "bool", "*", "no_add_attrs", ")", "{", "tree", "decl", "=", "NULL_TREE", ";", "tree", "fntype", ",", "type", ";", "if", "(", "!", "use_cmse", ")", "{", "*", "no_add_attrs", "=", "true", ";", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", "%qE attribute ignored without %<-mcmse%> ", "<STR_LIT>", "<STR_LIT>", "option", "<STR_LIT>", ",", "name", ")", ";", "return", "NULL_TREE", ";", "}", "if", "(", "DECL_P", "(", "*", "node", ")", ")", "{", "fntype", "=", "TREE_TYPE", "(", "*", "node", ")", ";", "if", "(", "VAR_P", "(", "*", "node", ")", "||", "TREE_CODE", "(", "*", "node", ")", "==", "TYPE_DECL", ")", "decl", "=", "*", "node", ";", "}", "else", "fntype", "=", "*", "node", ";", "while", "(", "fntype", "&&", "TREE_CODE", "(", "fntype", ")", "==", "POINTER_TYPE", ")", "fntype", "=", "TREE_TYPE", "(", "fntype", ")", ";", "if", "(", "(", "DECL_P", "(", "*", "node", ")", "&&", "!", "decl", ")", "||", "TREE_CODE", "(", "fntype", ")", "!=", "FUNCTION_TYPE", ")", "{", "warning", "(", "OPT_Wattributes", ",", "<STR_LIT>", "%qE attribute only applies to base type of a ", "<STR_LIT>", "<STR_LIT>", "function pointer", "<STR_LIT>", ",", "name", ")", ";", "*", "no_add_attrs", "=", "true", ";", "return", "NULL_TREE", ";", "}", "*", "no_add_attrs", "|=", "cmse_func_args_or_return_in_stack", "(", "NULL", ",", "name", ",", "fntype", ")", ";", "if", "(", "*", "no_add_attrs", ")", "return", "NULL_TREE", ";", "if", "(", "decl", ")", "{", "type", "=", "build_distinct_type_copy", "(", "TREE_TYPE", "(", "decl", ")", ")", ";", "TREE_TYPE", "(", "decl", ")", "=", "type", ";", "}", "else", "{", "type", "=", "build_distinct_type_copy", "(", "*", "node", ")", ";", "*", "node", "=", "type", ";", "}", "fntype", "=", "type", ";", "while", "(", "TREE_CODE", "(", "fntype", ")", "!=", "FUNCTION_TYPE", ")", "{", "type", "=", "fntype", ";", "fntype", "=", "TREE_TYPE", "(", "fntype", ")", ";", "fntype", "=", "build_distinct_type_copy", "(", "fntype", ")", ";", "TREE_TYPE", "(", "type", ")", "=", "fntype", ";", "}", "tree", "attrs", "=", "tree_cons", "(", "get_identifier", "(", "<STR_LIT>", "cmse_nonsecure_call", "<STR_LIT>", ")", ",", "NULL_TREE", ",", "TYPE_ATTRIBUTES", "(", "fntype", ")", ")", ";", "TYPE_ATTRIBUTES", "(", "fntype", ")", "=", "attrs", ";", "return", "NULL_TREE", ";", "}" ]

[ "Called", "upon", "detection", "of", "the", "use", "of", "the", "cmse_nonsecure_call", "attribute", ",", "this", "function", "will", "check", "whether", "the", "attribute", "is", "allowed", "here", "and", "will", "add", "the", "attribute", "to", "the", "function", "type", "tree", "or", "otherwise", "issue", "a", "diagnostic", ".", "The", "reason", "we", "check", "this", "at", "declaration", "time", "is", "to", "only", "allow", "the", "use", "of", "the", "attribute", "with", "declarations", "of", "function", "pointers", "and", "not", "function", "declarations", ".", "This", "function", "checks", "NODE", "is", "of", "the", "expected", "type", "and", "issues", "diagnostics", "otherwise", "using", "NAME", ".", "If", "it", "is", "not", "of", "the", "expected", "type", "*", "NO_ADD_ATTRS", "will", "be", "set", "to", "true", "." ]

LLVM

ARM

CPP

next_suggestion

CPU

9,167

[ "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "tBX_RET_vararg", ")", ")", ".", "addReg", "(", "ARM", "::", "R3", ",", "RegState", "::", "Kill", ")", ";" ]

[ "}", "else", "{", "if", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "do", "--", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", ";", "if", "(", "!", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "}", "NumBytes", "-=", "(", "AFI", "->", "getGPRCalleeSavedArea1Size", "(", ")", "+", "AFI", "->", "getGPRCalleeSavedArea2Size", "(", ")", "+", "AFI", "->", "getDPRCalleeSavedAreaSize", "(", ")", ")", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "NumBytes", "=", "AFI", "->", "getFramePtrSpillOffset", "(", ")", "-", "NumBytes", ";", "if", "(", "NumBytes", ")", "emitThumbRegPlusImmediate", "(", "MBB", ",", "MBBI", ",", "ARM", "::", "SP", ",", "FramePtr", ",", "-", "NumBytes", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "tMOVtgpr2gpr", ")", ",", "ARM", "::", "SP", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "else", "{", "if", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "tBX_RET", "&&", "&", "MBB", ".", "front", "(", ")", "!=", "MBBI", "&&", "prior", "(", "MBBI", ")", "->", "getOpcode", "(", ")", "==", "ARM", "::", "tPOP", ")", "{", "MachineBasicBlock", "::", "iterator", "PMBBI", "=", "prior", "(", "MBBI", ")", ";", "emitSPUpdate", "(", "MBB", ",", "PMBBI", ",", "TII", ",", "dl", ",", "*", "this", ",", "NumBytes", ")", ";", "}", "else", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "this", ",", "NumBytes", ")", ";", "}", "}", "if", "(", "VARegSaveSize", ")", "{", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "isCSRestore", "(", "MBBI", ",", "CSRegs", ")", ")", "++", "MBBI", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "tPOP", ")", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "ARM", "::", "R3", ",", "RegState", "::", "Define", ")", ";", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "TII", ",", "dl", ",", "*", "this", ",", "VARegSaveSize", ")", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

9,168

[ "Ops1", ")", ";" ]

[ "DAG", ".", "getTargetConstant", "(", "AMDGPU", "::", "SReg_128RegClassID", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "Ptr", ",", "DAG", ".", "getTargetConstant", "(", "AMDGPU", "::", "sub0_sub1", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "SubRegHi", ",", "DAG", ".", "getTargetConstant", "(", "AMDGPU", "::", "sub2_sub3", ",", "DL", ",", "MVT", "::", "i32", ")", "}", ";", "return", "DAG", ".", "getMachineNode", "(", "AMDGPU", "::", "REG_SEQUENCE", ",", "DL", ",", "MVT", "::", "v4i32", "," ]

LLVM

SystemZ

TD

next_suggestion

CPU

9,169

[ "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";" ]

[ "class", "InstRSb", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ",", "pattern", ">", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";" ]

LLVM

X86

CPP

program_repair

CPU

9,170

[ "<FIXS>", "const", "DebugLoc", "&", "DL", "=", "MIItBegin", "->", "getDebugLoc", "(", ")", ";", "<FIXE>" ]

[ "MachineBasicBlock", "*", "SinkMBB", ")", "{", "MachineFunction", "*", "MF", "=", "TrueMBB", "->", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "<BUGS>", "DebugLoc", "DL", "=", "MIItBegin", "->", "getDebugLoc", "(", ")", ";", "<BUGE>", "X86", "::", "CondCode", "CC", "=", "X86", "::", "CondCode", "(", "MIItBegin", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "X86", "::", "CondCode", "OppCC", "=", "X86", "::", "GetOppositeBranchCondition", "(", "CC", ")", ";" ]

GCC

i386

CPP

program_repair

CPU

9,171

[ "<FIXS>", "set_decl_section_name", "(", "decl", ",", "build_string", "(", "strlen", "(", "string", ")", ",", "string", ")", ")", ";", "<FIXE>" ]

[ "string", "=", "ACONCAT", "(", "(", "linkonce", ",", "prefix", ",", "<STR_LIT>", ".", "<STR_LIT>", ",", "name", ",", "NULL", ")", ")", ";", "<BUGS>", "DECL_SECTION_NAME", "(", "decl", ")", "=", "build_string", "(", "strlen", "(", "string", ")", ",", "string", ")", ";", "<BUGE>", "return", ";", "}", "}" ]

GCC

c6x

CPP

code_generation

VLIW

9,172

[ "static", "int", "bb_earliest_end_cycle", "(", "basic_block", "bb", ",", "rtx", "ignore", ")", "{", "int", "earliest", "=", "<NUM_LIT>", ";", "rtx_insn", "*", "insn", ";", "FOR_BB_INSNS", "(", "bb", ",", "insn", ")", "{", "int", "cycles", ",", "this_clock", ";", "if", "(", "LABEL_P", "(", "insn", ")", "||", "NOTE_P", "(", "insn", ")", "||", "DEBUG_INSN_P", "(", "insn", ")", "||", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "USE", "||", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "CLOBBER", "||", "insn", "==", "ignore", ")", "continue", ";", "this_clock", "=", "insn_get_clock", "(", "insn", ")", ";", "cycles", "=", "get_attr_cycles", "(", "insn", ")", ";", "if", "(", "earliest", "<", "this_clock", "+", "cycles", ")", "earliest", "=", "this_clock", "+", "cycles", ";", "}", "return", "earliest", ";", "}" ]

[ "Return", "the", "number", "of", "cycles", "taken", "by", "BB", ",", "as", "computed", "by", "scheduling", ",", "including", "the", "latencies", "of", "all", "insns", "with", "delay", "slots", ".", "IGNORE", "is", "an", "insn", "we", "should", "ignore", "in", "the", "calculation", ",", "usually", "the", "final", "branch", "." ]

LLVM

CellSPU

TD

next_suggestion

MPU

9,173

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RA", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "i10", ";", "bits", "<", "<NUM_LIT>", ">", "RA", ";", "bits", "<", "<NUM_LIT>", ">", "RT", ";", "let", "Pattern", "=", "pattern", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "i10", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

9,174

[ "optimise barriers pass", "<STR_LIT>", ";" ]

[ "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>" ]

GCC

s390

CPP

program_repair

MPU

9,175

[ "<FIXS>", "dst", "=", "gen_reg_rtx", "(", "wmode", ")", ";", "<FIXE>" ]

[ "else", "if", "(", "REG_P", "(", "dst", ")", ")", "dst", "=", "gen_rtx_SUBREG", "(", "wmode", ",", "dst", ",", "<NUM_LIT>", ")", ";", "else", "<BUGS>", "dst", "=", "gen_reg_rtx", "(", "wmode", ")", ";", "<BUGE>", "if", "(", "GET_CODE", "(", "src1", ")", "==", "SUBREG", "&&", "(", "tem", "=", "simplify_subreg", "(", "wmode", ",", "src1", ",", "mode", ",", "<NUM_LIT>", ")", ")", "!=", "<NUM_LIT>", ")" ]

GCC

i386

CPP

stmt_completion

CPU

9,176

[ ")", "_", "mm512_reduce_add_ps", "(", "_", "_", "m512", "_", "_", "A", ")", "{" ]

[ "extern", "_", "_", "inline", "float", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

9,177

[ "<NUM_LIT>", ";" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=" ]

LLVM

X86

CPP

next_suggestion

CPU

9,178

[ "return", "true", ";" ]

[ "unsigned", "OpSrc", ";", "if", "(", "!", "NumZeros", ")", "return", "false", ";", "if", "(", "!", "isShuffleMaskConsecutive", "(", "SVOp", ",", "<NUM_LIT>", ",", "NumElems", "-", "NumZeros", "-", "<NUM_LIT>", ",", "NumZeros", ",", "NumElems", ",", "OpSrc", ")", ")", "return", "false", ";", "isLeft", "=", "false", ";", "ShAmt", "=", "NumZeros", ";", "ShVal", "=", "SVOp", "->", "getOperand", "(", "OpSrc", ")", ";" ]

GCC

nds32

MD

next_suggestion

CPU

9,179

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

ARM

CPP

next_suggestion

CPU

9,180

[ "default", ":", "break", ";" ]

[ "const", "MCSymbolData", "*", "SD", "=", "nullptr", ";", "if", "(", "Target", ".", "getSymA", "(", ")", ")", "SD", "=", "&", "Asm", ".", "getSymbolData", "(", "Target", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ")", ";", "uint32_t", "Offset", "=", "Target", ".", "getConstant", "(", ")", ";", "if", "(", "IsPCRel", "&&", "RelocType", "==", "MachO", "::", "ARM_RELOC_VANILLA", ")", "Offset", "+=", "<NUM_LIT>", "<<", "Log2Size", ";", "if", "(", "Offset", "&&", "SD", "&&", "!", "Writer", "->", "doesSymbolRequireExternRelocation", "(", "SD", ")", ")", "return", "RecordARMScatteredRelocation", "(", "Writer", ",", "Asm", ",", "Layout", ",", "Fragment", ",", "Fixup", ",", "Target", ",", "RelocType", ",", "Log2Size", ",", "FixedValue", ")", ";", "uint32_t", "FixupOffset", "=", "Layout", ".", "getFragmentOffset", "(", "Fragment", ")", "+", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "Index", "=", "<NUM_LIT>", ";", "unsigned", "IsExtern", "=", "<NUM_LIT>", ";", "unsigned", "Type", "=", "<NUM_LIT>", ";", "if", "(", "Target", ".", "isAbsolute", "(", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "FIXME: relocations to absolute targets ", "<STR_LIT>", "<STR_LIT>", "not yet implemented", "<STR_LIT>", ")", ";", "}", "else", "{", "if", "(", "SD", "->", "getSymbol", "(", ")", ".", "isVariable", "(", ")", ")", "{", "int64_t", "Res", ";", "if", "(", "SD", "->", "getSymbol", "(", ")", ".", "getVariableValue", "(", ")", "->", "EvaluateAsAbsolute", "(", "Res", ",", "Layout", ",", "Writer", "->", "getSectionAddressMap", "(", ")", ")", ")", "{", "FixedValue", "=", "Res", ";", "return", ";", "}", "}", "if", "(", "requiresExternRelocation", "(", "Writer", ",", "Asm", ",", "*", "Fragment", ",", "RelocType", ",", "SD", ",", "FixedValue", ")", ")", "{", "IsExtern", "=", "<NUM_LIT>", ";", "Index", "=", "SD", "->", "getIndex", "(", ")", ";", "if", "(", "!", "SD", "->", "getSymbol", "(", ")", ".", "isUndefined", "(", ")", ")", "FixedValue", "-=", "Layout", ".", "getSymbolOffset", "(", "SD", ")", ";", "}", "else", "{", "const", "MCSectionData", "&", "SymSD", "=", "Asm", ".", "getSectionData", "(", "SD", "->", "getSymbol", "(", ")", ".", "getSection", "(", ")", ")", ";", "Index", "=", "SymSD", ".", "getOrdinal", "(", ")", "+", "<NUM_LIT>", ";", "FixedValue", "+=", "Writer", "->", "getSectionAddress", "(", "&", "SymSD", ")", ";", "}", "if", "(", "IsPCRel", ")", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "Fragment", "->", "getParent", "(", ")", ")", ";", "Type", "=", "RelocType", ";", "}", "MachO", "::", "any_relocation_info", "MRE", ";", "MRE", ".", "r_word0", "=", "FixupOffset", ";", "MRE", ".", "r_word1", "=", "(", "(", "Index", "<<", "<NUM_LIT>", ")", "|", "(", "IsPCRel", "<<", "<NUM_LIT>", ")", "|", "(", "Log2Size", "<<", "<NUM_LIT>", ")", "|", "(", "IsExtern", "<<", "<NUM_LIT>", ")", "|", "(", "Type", "<<", "<NUM_LIT>", ")", ")", ";", "if", "(", "Type", "==", "MachO", "::", "ARM_RELOC_HALF", ")", "{", "uint32_t", "Value", "=", "<NUM_LIT>", ";", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{" ]

LLVM

ARM

TD

stmt_completion

CPU

9,181

[ "getZExtValue", "(", ")", ";" ]

[ "def", "Imm1_32AsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "imm1_32", ":", "Operand", "<", "i32", ">", ",", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "uint64_t", "Imm", "=", "N", "-", ">" ]

GCC

mips

CPP

code_generation

CPU

9,182

[ "static", "rtx", "add_constant", "(", "struct", "mips16_constant_pool", "*", "pool", ",", "rtx", "value", ",", "enum", "machine_mode", "mode", ")", "{", "struct", "mips16_constant", "*", "*", "p", ",", "*", "c", ";", "bool", "first_of_size_p", ";", "first_of_size_p", "=", "true", ";", "for", "(", "p", "=", "&", "pool", "->", "first", ";", "*", "p", "!=", "<NUM_LIT>", ";", "p", "=", "&", "(", "*", "p", ")", "->", "next", ")", "{", "if", "(", "mode", "==", "(", "*", "p", ")", "->", "mode", "&&", "rtx_equal_p", "(", "value", ",", "(", "*", "p", ")", "->", "value", ")", ")", "return", "(", "*", "p", ")", "->", "label", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<", "GET_MODE_SIZE", "(", "(", "*", "p", ")", "->", "mode", ")", ")", "break", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "==", "GET_MODE_SIZE", "(", "(", "*", "p", ")", "->", "mode", ")", ")", "first_of_size_p", "=", "false", ";", "}", "if", "(", "pool", "->", "first", "==", "<NUM_LIT>", ")", "pool", "->", "highest_address", "=", "pool", "->", "insn_address", "-", "(", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ";", "pool", "->", "highest_address", "-=", "GET_MODE_SIZE", "(", "mode", ")", ";", "if", "(", "first_of_size_p", ")", "pool", "->", "highest_address", "-=", "GET_MODE_SIZE", "(", "mode", ")", "-", "<NUM_LIT>", ";", "c", "=", "(", "struct", "mips16_constant", "*", ")", "xmalloc", "(", "sizeof", "*", "c", ")", ";", "c", "->", "value", "=", "value", ";", "c", "->", "mode", "=", "mode", ";", "c", "->", "label", "=", "gen_label_rtx", "(", ")", ";", "c", "->", "next", "=", "*", "p", ";", "*", "p", "=", "c", ";", "return", "c", "->", "label", ";", "}" ]

[ "Add", "a", "constant", "to", "the", "pool", "and", "return", "its", "label", "." ]

LLVM

AArch64

TD

stmt_completion

CPU

9,183

[ ")", "PPR32", ":", "$", "Pd", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ">", ";" ]

[ "def", ":", "InstAlias", "<", "asm", "#", "<STR_LIT>", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "_S" ]

LLVM

X86

CPP

code_generation

CPU

9,184

[ "bool", "X86FrameLowering", "::", "canUseAsPrologue", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "MBB", ".", "getParent", "(", ")", "&&", "<STR_LIT>", "Block is not attached to a function!", "<STR_LIT>", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "if", "(", "!", "MBB", ".", "isLiveIn", "(", "X86", "::", "EFLAGS", ")", ")", "return", "true", ";", "const", "X86MachineFunctionInfo", "*", "X86FI", "=", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", ";", "return", "!", "TRI", "->", "hasStackRealignment", "(", "MF", ")", "&&", "!", "X86FI", "->", "hasSwiftAsyncContext", "(", ")", ";", "}" ]

[ "Check", "whether", "or", "not", "the", "given", "MBB", "can", "be", "used", "as", "a", "prologue", "for", "the", "target", "." ]

LLVM

Hexagon

CPP

next_suggestion

DSP

9,185

[ "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "Hexagon", "::", "VecPredRegs128BRegClass", ")", ";" ]

[ "case", "MVT", "::", "i8", ":", "case", "MVT", "::", "i16", ":", "case", "MVT", "::", "i32", ":", "case", "MVT", "::", "f32", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "Hexagon", "::", "IntRegsRegClass", ")", ";", "case", "MVT", "::", "i64", ":", "case", "MVT", "::", "f64", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "Hexagon", "::", "DoubleRegsRegClass", ")", ";", "}", "case", "'", "q", "'", ":", "switch", "(", "VT", ".", "getSizeInBits", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "getRegForInlineAsmConstraint Unhandled vector size", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "Hexagon", "::", "VecPredRegsRegClass", ")", ";", "case", "<NUM_LIT>", ":" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

9,186

[ ":" ]

[ "return", "lowerUDIVREM", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "OR", ":", "return", "lowerOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ATOMIC_SWAP", ":", "return", "lowerATOMIC_LOAD", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD_ADD", ":", "return", "lowerATOMIC_LOAD", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD_SUB", ":", "return", "lowerATOMIC_LOAD", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD_AND", ":", "return", "lowerATOMIC_LOAD", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD_OR", ":", "return", "lowerATOMIC_LOAD", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD_XOR", ":", "return", "lowerATOMIC_LOAD", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD_NAND", ":", "return", "lowerATOMIC_LOAD", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD_MIN", ":", "return", "lowerATOMIC_LOAD", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD_MAX", ":", "return", "lowerATOMIC_LOAD", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD_UMIN", ":", "return", "lowerATOMIC_LOAD", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD_UMAX", ":", "return", "lowerATOMIC_LOAD", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ATOMIC_CMP_SWAP", ":", "return", "lowerATOMIC_CMP_SWAP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "STACKSAVE", ":", "return", "lowerSTACKSAVE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "STACKRESTORE" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

9,187

[ "CPol", "::", "ALL", ";" ]

[ "return", "CachePolicy", "&", "AMDGPU", "::" ]

GCC

loongarch

CPP

code_generation

CPU

9,188

[ "static", "HOST_WIDE_INT", "loongarch_starting_frame_offset", "(", "void", ")", "{", "if", "(", "FRAME_GROWS_DOWNWARD", ")", "return", "<NUM_LIT>", ";", "return", "crtl", "->", "outgoing_args_size", ";", "}" ]

[ "Implement", "TARGET_STARTING_FRAME_OFFSET", ".", "See", "loongarch_compute_frame_info", "for", "details", "about", "the", "frame", "layout", "." ]

GCC

i386

CPP

stmt_completion

CPU

9,189

[ ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_psubq128_mask", "(", "(", "_", "_", "v2di", ")", "_", "_", "A", ",", "(", "_", "_", "v2di", ")", "_", "_", "B", ",", "(", "_", "_", "v2di", ")", "_", "mm_avx512_setzero_si128", "(" ]

LLVM

AArch64

TD

next_suggestion

CPU

9,190

[ "let", "scale", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "SWSri", ":", "BaseIntegerToFP", "<", "isUnsigned", ",", "GPR32", ",", "FPR32", ",", "fixedpoint_f32_i32", ",", "asm", ",", "[", "(", "set", "FPR32", ":", "$", "Rd", ",", "(", "fdiv", "(", "node", "GPR32", ":", "$", "Rn", ")", ",", "fixedpoint_f32_i32", ":", "$", "scale", ")", ")", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

WebAssembly

TD

program_repair

Virtual ISA

9,191

[ "<FIXS>", "defm", "<STR_LIT>", ":", "CALL", "exnref", ",", "EXNREF", ",", "<STR_LIT>", ",", "[", "HasExceptionHandling", "]", ">", ";", "<FIXE>" ]

[ "defm", "<STR_LIT>", ":", "CALL", "i64", ",", "I64", ",", "<STR_LIT>", ">", ";", "defm", "<STR_LIT>", ":", "CALL", "f32", ",", "F32", ",", "<STR_LIT>", ">", ";", "defm", "<STR_LIT>", ":", "CALL", "f64", ",", "F64", ",", "<STR_LIT>", ">", ";", "<BUGS>", "defm", "<STR_LIT>", ":", "CALL", "ExceptRef", ",", "EXCEPT_REF", ",", "<STR_LIT>", ",", "[", "HasExceptionHandling", "]", ">", ";", "<BUGE>", "defm", "<STR_LIT>", ":", "CALL", "v16i8", ",", "V128", ",", "<STR_LIT>", ",", "[", "HasSIMD128", "]", ">", ";", "defm", "<STR_LIT>", ":", "CALL", "v8i16", ",", "V128", ",", "<STR_LIT>", ",", "[", "HasSIMD128", "]", ">", ";", "defm", "<STR_LIT>", ":", "CALL", "v4i32", ",", "V128", ",", "<STR_LIT>", ",", "[", "HasSIMD128", "]", ">", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

9,192

[ "}" ]

[ "Register", "getStackRegister", "(", ")", "const", "{", "return", "StackPtr", ";" ]

GCC

loongarch

CPP

code_generation

CPU

9,193

[ "static", "int", "loongarch_set_reg_reg_piece_cost", "(", "machine_mode", "mode", ",", "unsigned", "int", "units", ")", "{", "return", "COSTS_N_INSNS", "(", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "units", "-", "<NUM_LIT>", ")", "/", "units", ")", ";", "}" ]

[ "Return", "the", "cost", "of", "moving", "between", "two", "registers", "of", "mode", "MODE", ",", "assuming", "that", "the", "move", "will", "be", "in", "pieces", "of", "at", "most", "UNITS", "bytes", "." ]

GCC

i386

CPP

next_suggestion

CPU

9,194

[ "}" ]

[ "if", "(", "!", "set2", ")", "return", "false", ";", "if", "(", "exact_dependency_1", "(", "SET_DEST", "(", "set1", ")", ",", "SET_SRC", "(", "set2", ")", ")", ")", "return", "true", ";", "return", "false", ";" ]

GCC

alpha

CPP

stmt_completion

MPU

9,195

[ ";" ]

[ "if", "(", "insn", "&&", "CALL_P", "(", "insn", ")", ")", "output_asm_insn", "(", "get_insn_template", "(", "CODE_FOR_nop", ",", "NULL", ")", ",", "NULL", ")", ";", "alpha_write_linkage", "(", "file", ",", "fnname", ")", ";", "if", "(", "TARGET_ABI_OPEN_VMS", "||", "!", "flag_inhibit_size_directive", ")", "{", "fputs", "(", "<STR_LIT>", "\\t.end ", "<STR_LIT>", ",", "file", ")", ";", "assemble_name", "(", "file", ",", "fnname", ")", ";", "putc", "(", "'", "\\n", "'", ",", "file", ")", ";", "}", "inside_function", "=", "FALSE" ]

LLVM

TPC

CPP

stmt_completion

Virtual ISA

9,196

[ "I", "->", "getParent", "(", ")", ")", "{", "}" ]

[ "SwitchLeafData", "(", "const", "SwitchInst", "*", "I", ")", ":", "BB", "(" ]

LLVM

X86

CPP

stmt_completion

CPU

9,197

[ ")", ")", ";" ]

[ "if", "(", "!", "N00", ".", "isMachineOpcode", "(", ")", "||", "N00", ".", "getMachineOpcode", "(", ")", "!=", "ExpectedOpc", ")", "return", "false", ";", "if", "(", "Opc", "==", "X86", "::", "MOVSX64rr8", ")", "{", "MachineSDNode", "*", "Extend", "=", "CurDAG", "->", "getMachineNode", "(", "X86", "::", "MOVSX64rr32", ",", "SDLoc", "(", "N", ")", ",", "MVT", "::", "i64", ",", "N00", ")", ";", "ReplaceUses", "(", "N", ",", "Extend", ")", ";", "}", "else", "{", "ReplaceUses", "(", "N", ",", "N00", ".", "getNode", "(" ]

LLVM

X86

TD

stmt_completion

CPU

9,198

[ "<STR_LIT>", ",", "[", "(", "brind", "GR64", ":", "$", "dst", ")", "]", ">", ";" ]

[ "def", "JMP64r", ":", "I", "<", "<NUM_LIT>", ",", "MRM4r", ",", "(", "outs", ")", ",", "(", "ins", "GR64", ":", "$", "dst", ")", "," ]

GCC

s390

MD

stmt_completion

MPU

9,199

[ ")", "]" ]

[ "(", "neg", ":", "DI", "(", "abs", ":", "DI", "(", "sign_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "CC_REGNUM", ")" ]