docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	OR1K	CPP	code_generation	CPU	8,900	[ "unsigned", "OR1KRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]	[ "Debug", "information", "queries", "." ]
LLVM	AArch64	TD	stmt_completion	CPU	8,901	[ ",", "[", "{" ]	[ "}", "]", ">", ";", "def", "i64_imm0_65535", ":", "Operand", "<", "i64", ">", ",", "TImmLeaf", "<", "i64" ]
GCC	mips	MD	stmt_completion	CPU	8,902	[ ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>" ]
LLVM	PowerPC	CPP	program_repair	CPU	8,903	[ "<FIXS>", "if", "(", "BinOpDepth", ">=", "MAX_BINOP_DEPTH", ")", "return", "std", "::", "pair", "bool", ",", "bool", ">", "(", "false", ",", "false", ")", ";", "unsigned", "SrcReg1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "Src1Ext", "=", "isSignOrZeroExtended", "(", "SrcReg1", ",", "BinOpDepth", "+", "<NUM_LIT>", ",", "MRI", ")", ";", "auto", "Src2Ext", "=", "isSignOrZeroExtended", "(", "SrcReg2", ",", "BinOpDepth", "+", "<NUM_LIT>", ",", "MRI", ")", ";", "return", "std", "::", "pair", "bool", ",", "bool", ">", "(", "Src1Ext", ".", "first", "&&", "Src2Ext", ".", "first", ",", "Src1Ext", ".", "second", "\|\|", "Src2Ext", ".", "second", ")", ";", "<FIXE>", "<FIXS>", "return", "std", "::", "pair", "bool", ",", "bool", ">", "(", "IsSExt", ",", "IsZExt", ")", ";", "<FIXE>" ]	[ "case", "PPC", "::", "AND", ":", "case", "PPC", "::", "AND8", ":", "{", "<BUGS>", "if", "(", "Depth", ">=", "MAX_DEPTH", ")", "return", "false", ";", "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", ";", "Register", "SrcReg1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "SrcReg2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "SrcReg1", ")", "\|\|", "!", "Register", "::", "isVirtualRegister", "(", "SrcReg2", ")", ")", "return", "false", ";", "const", "MachineInstr", "", "MISrc1", "=", "MRI", "->", "getVRegDef", "(", "SrcReg1", ")", ";", "const", "MachineInstr", "", "MISrc2", "=", "MRI", "->", "getVRegDef", "(", "SrcReg2", ")", ";", "if", "(", "!", "MISrc1", "\|\|", "!", "MISrc2", ")", "return", "false", ";", "if", "(", "SignExt", ")", "return", "isSignOrZeroExtended", "(", "", "MISrc1", ",", "SignExt", ",", "Depth", "+", "<NUM_LIT>", ")", "&&", "isSignOrZeroExtended", "(", "", "MISrc2", ",", "SignExt", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "elsereturn", "isSignOrZeroExtended", "(", "", "MISrc1", ",", "SignExt", ",", "Depth", "+", "<NUM_LIT>", ")", "\|\|", "isSignOrZeroExtended", "(", "", "MISrc2", ",", "SignExt", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "<BUGE>", "}", "default", ":", "break", ";", "}", "<BUGS>", "return", "false", ";", "<BUGE>", "}", "bool", "PPCInstrInfo", "::", "isBDNZ", "(", "unsigned", "Opcode", ")", "const", "{" ]
LLVM	AArch64	CPP	next_suggestion	CPU	8,904	[ "ScalarDef", "=", "MRI", ".", "getVRegDef", "(", "ScalarDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";" ]	[ "MachineInstr", "*", "ScalarDef", "=", "MRI", ".", "getVRegDef", "(", "MaskDef", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ";", "assert", "(", "ScalarDef", "&&", "<STR_LIT>", "Could not find vreg def of shufflevec index op", "<STR_LIT>", ")", ";", "while", "(", "ScalarDef", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "COPY", ")", "{" ]
LLVM	SystemZ	TD	stmt_completion	CPU	8,905	[ "=", "I2", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
GCC	i386	CPP	stmt_completion	CPU	8,906	[ "_", "A", ",", "(", "_", "_", "v8hf", ")", "_", "_", "B", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m128h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_fnmadd_sh", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128h", "_", "_", "W", ",", "_", "_", "m128h", "_", "_", "A", ",", "_", "_", "m128h", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128h", ")", "_", "_", "builtin_ia32_vfnmaddsh3_maskz", "(", "(", "_", "_", "v8hf", ")", "_", "_", "W", ",", "(", "_", "_", "v8hf", ")", "_" ]
GCC	h8300	MD	next_suggestion	MPU	8,907	[ "<STR_LIT>" ]	[ "(", "define_peephole2", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
LLVM	ARM	TD	next_suggestion	CPU	8,908	[ "string", "cstr", ";" ]	[ "dag", "iops", ";", "string", "ops", ";" ]
GCC	i386	CPP	stmt_completion	CPU	8,909	[ "v16hi", ")", "_", "mm256_avx512_setzero_si256", "(", ")", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_maskz_srli_epi16", "(", "_", "_", "mmask16", "_", "_", "U", ",", "_", "_", "m256i", "_", "_", "A", ",", "const", "int", "_", "_", "imm", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_psrlwi256_mask", "(", "(", "_", "_", "v16hi", ")", "_", "_", "A", ",", "_", "_", "imm", ",", "(", "_", "_" ]
LLVM	ARM64	TD	next_suggestion	CPU	8,910	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Q", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";" ]
GCC	arm	MD	stmt_completion	CPU	8,911	[ ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC	i386	MD	program_repair	CPU	8,912	[ "<FIXS>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", ")", "<FIXE>" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "<BUGS>", "<STR_LIT>", ")", "<BUGE>", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "<BUGS>", "<STR_LIT>", ")", "<BUGE>", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "<BUGS>", "<STR_LIT>", ")", "<BUGE>", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "<BUGS>", "<STR_LIT>", ")", "<BUGE>", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "<BUGS>", "<STR_LIT>", ")", "<BUGE>", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "<BUGS>", "<STR_LIT>", ")", "<BUGE>" ]
LLVM	Z80old	CPP	next_suggestion	MPU	8,913	[ "}" ]	[ "}", "unsigned", "CPUFSWidth", "=", "Key", ".", "size", "(", ")", ";", "FS", "=", "Key", ".", "slice", "(", "CPU", ".", "size", "(", ")", ",", "CPUFSWidth", ")", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "Key", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "llvm", "::", "make_unique", "<", "Z80oldSubtarget", ">", "(", "TargetTriple", ",", "CPU", ",", "FS", ",", "*", "this", ")", ";", "}", "return", "I", ".", "get", "(", ")", ";" ]
GCC	spu	CPP	next_suggestion	MPU	8,914	[ "return", "<NUM_LIT>", ";" ]	[ "enum", "immediate_class", "c", "=", "classify_immediate", "(", "x", ",", "mode", ")", ";", "return", "c", "==", "IC_CPAT", ";", "}" ]
GCC	nios2	MD	next_suggestion	MPU	8,915	[ "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")" ]
LLVM	X86	CPP	next_suggestion	CPU	8,916	[ "}" ]	[ "bool", "hasSlowDivide32", "(", ")", "const", "{", "return", "HasSlowDivide32", ";" ]
GCC	m68k	MD	next_suggestion	MPU	8,917	[ "}", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>", ")", "{", "return", "op", "!", "=", "stack_pointer_rtx", "&", "&", "nonimmediate_operand", "(", "op", ",", "mode", ")" ]
LLVM	X86	CPP	stmt_completion	CPU	8,918	[ ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";" ]	[ "continue", ";", "}", "int", "RootMaskedIdx", "=", "RootMask", "[", "RootIdx", "]", "", "RootRatio", "+", "i", "%", "RootRatio", ";", "int", "OpIdx", "=", "RootMaskedIdx", "/", "OpRatio", ";", "if", "(", "OpMask", "[", "OpIdx", "]", "<", "<NUM_LIT>", ")", "{", "Mask", ".", "push_back", "(", "OpMask", "[", "OpIdx", "]", ")", ";", "continue", ";", "}", "Mask", ".", "push_back", "(", "OpMask", "[", "OpIdx", "]", "", "OpRatio", "+", "RootMaskedIdx", "%", "OpRatio", ")", ";", "}", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "HasPSHUFB", "=", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", "&&", "combineX86ShufflesRecursively", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Root", ",", "Mask", ",", "Depth", "+", "<NUM_LIT>", ",", "HasPSHUFB", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "true", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "assert", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "We only combine unary shuffles!", "<STR_LIT>", ")", ";", "if", "(", "Op", "->", "isOnlyUserOf", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", "&&", "combineX86ShufflesRecursively", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Root", ",", "Mask", ",", "Depth", "+", "<NUM_LIT>", ",", "HasPSHUFB", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "true", ";", "break", ";", "}", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "WidenedMask", ";", "while", "(", "Mask", ".", "size", "(", ")", ">", "<NUM_LIT>", "&&", "canWidenShuffleElements", "(", "Mask", ",", "WidenedMask", ")", ")", "{", "Mask", "=", "std", "::", "move", "(", "WidenedMask", ")", ";", "WidenedMask", ".", "clear", "(", ")", ";", "}", "return", "combineX86ShuffleChain", "(", "Op", ",", "Root", ",", "Mask", ",", "Depth", ",", "HasPSHUFB" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,919	[ "let", "InputType", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	8,920	[ "}" ]	[ "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "Size", ";", "++", "I", ")", "StoreVal", "\|=", "ByteVal", "<<", "(", "I", "", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "DAG", ".", "getConstant", "(", "StoreVal", ",", "DL", ",", "MVT", "::", "getIntegerVT", "(", "Size", "", "<NUM_LIT>", ")", ")", ",", "Dst", ",", "DstPtrInfo", ",", "Alignment", ")", ";" ]
GCC	rs6000	MD	next_suggestion	CPU	8,921	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	WebAssembly	CPP	program_repair	Virtual ISA	8,922	[ "<FIXS>", "PlaceLoopMarker", "(", "MBB", ",", "MF", ",", "ScopeTops", ",", "LoopTops", ",", "TII", ",", "MLI", ")", ";", "<FIXE>", "<FIXS>", "SmallVector", "const", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "Stack", ";", "for", "(", "auto", "&", "MBB", ":", "reverse", "(", "MF", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "reverse", "(", "MBB", ")", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "WebAssembly", "::", "BLOCK", ":", "assert", "(", "ScopeTops", "[", "Stack", ".", "back", "(", ")", "->", "getNumber", "(", ")", "]", "==", "&", "MBB", "&&", "<STR_LIT>", "Block should be balanced", "<STR_LIT>", ")", ";", "Stack", ".", "pop_back", "(", ")", ";", "break", ";", "case", "WebAssembly", "::", "LOOP", ":", "assert", "(", "Stack", ".", "back", "(", ")", "==", "&", "MBB", "&&", "<STR_LIT>", "Loop top should be balanced", "<STR_LIT>", ")", ";", "Stack", ".", "pop_back", "(", ")", ";", "Stack", ".", "pop_back", "(", ")", ";", "break", ";", "case", "WebAssembly", "::", "END_BLOCK", ":", "Stack", ".", "push_back", "(", "&", "MBB", ")", ";", "break", ";", "case", "WebAssembly", "::", "END_LOOP", ":", "Stack", ".", "push_back", "(", "&", "MBB", ")", ";", "Stack", ".", "push_back", "(", "LoopTops", "[", "&", "MI", "]", ")", ";", "break", ";", "default", ":", "if", "(", "MI", ".", "isTerminator", "(", ")", ")", "{", "SmallVector", "MachineOperand", ",", "<NUM_LIT>", ">", "Ops", "(", "MI", ".", "operands", "(", ")", ")", ";", "while", "(", "MI", ".", "getNumOperands", "(", ")", ">", "<NUM_LIT>", ")", "MI", ".", "RemoveOperand", "(", "MI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "for", "(", "auto", "MO", ":", "Ops", ")", "{", "if", "(", "MO", ".", "isMBB", "(", ")", ")", "MO", "=", "MachineOperand", "::", "CreateImm", "(", "GetDepth", "(", "Stack", ",", "MO", ".", "getMBB", "(", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MF", ",", "MO", ")", ";", "}", "}", "break", ";", "}", "}", "}", "assert", "(", "Stack", ".", "empty", "(", ")", "&&", "<STR_LIT>", "Control flow should be balanced", "<STR_LIT>", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>" ]	[ "SmallVector", "MachineBasicBlock", "", ",", "<NUM_LIT>", ">", "ScopeTops", "(", "MF", ".", "getNumBlockIDs", "(", ")", "+", "<NUM_LIT>", ")", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "<BUGS>", "PlaceLoopMarker", "(", "MBB", ",", "MF", ",", "ScopeTops", ",", "TII", ",", "MLI", ")", ";", "<BUGE>", "PlaceBlockMarker", "(", "MBB", ",", "MF", ",", "ScopeTops", ",", "TII", ",", "MLI", ",", "MDT", ")", ";", "}", "<BUGS>", "}", "#", "ifndef", "NDEBUGstatic", "boolIsOnStack", "(", "const", "SmallVectorImpl", "std", "::", "pair", "MachineBasicBlock", "", ",", "bool", ">>", "&", "Stack", ",", "const", "MachineBasicBlock", "", "MBB", ")", "{", "for", "(", "const", "auto", "&", "Pair", ":", "Stack", ")", "if", "(", "Pair", ".", "first", "==", "MBB", ")", "return", "true", ";", "return", "false", ";", "<BUGE>", "}", "<BUGS>", "#", "endif", "<BUGE>", "bool", "WebAssemblyCFGStackify", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "******* CFG Stackifying ********\\n", "<STR_LIT>" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	8,923	[ "return", "true", ";" ]	[ "}", "if", "(", "!", "Changed", ")", "return", "false", ";", "assert", "(", "!", "M", ".", "getNamedGlobal", "(", "SetThrewFName", ")", "&&", "<STR_LIT>", "setThrew already exists", "<STR_LIT>", ")", ";", "assert", "(", "!", "M", ".", "getNamedGlobal", "(", "SetTempRet0FName", ")", "&&", "<STR_LIT>", "setTempRet0 already exists", "<STR_LIT>", ")", ";", "SmallVector", "<", "Type", "", ",", "<NUM_LIT>", ">", "Params", "=", "{", "Int1Ty", ",", "Int32Ty", "}", ";", "FunctionType", "", "FTy", "=", "FunctionType", "::", "get", "(", "VoidTy", ",", "Params", ",", "false", ")", ";", "Function", "", "F", "=", "Function", "::", "Create", "(", "FTy", ",", "GlobalValue", "::", "ExternalLinkage", ",", "SetThrewFName", ",", "&", "M", ")", ";", "Argument", "", "Arg1", "=", "&", "", "(", "F", "->", "arg_begin", "(", ")", ")", ";", "Argument", "", "Arg2", "=", "&", "", "(", "++", "F", "->", "arg_begin", "(", ")", ")", ";", "Arg1", "->", "setName", "(", "<STR_LIT>", "threw", "<STR_LIT>", ")", ";", "Arg2", "->", "setName", "(", "<STR_LIT>", "value", "<STR_LIT>", ")", ";", "BasicBlock", "", "EntryBB", "=", "BasicBlock", "::", "Create", "(", "C", ",", "<STR_LIT>", "entry", "<STR_LIT>", ",", "F", ")", ";", "BasicBlock", "", "ThenBB", "=", "BasicBlock", "::", "Create", "(", "C", ",", "<STR_LIT>", "if.then", "<STR_LIT>", ",", "F", ")", ";", "BasicBlock", "", "EndBB", "=", "BasicBlock", "::", "Create", "(", "C", ",", "<STR_LIT>", "if.end", "<STR_LIT>", ",", "F", ")", ";", "IRB", ".", "SetInsertPoint", "(", "EntryBB", ")", ";", "Value", "", "Threw", "=", "IRB", ".", "CreateLoad", "(", "ThrewGV", ",", "ThrewGV", "->", "getName", "(", ")", "+", "<STR_LIT>", ".val", "<STR_LIT>", ")", ";", "Value", "", "Cmp", "=", "IRB", ".", "CreateICmpEQ", "(", "Threw", ",", "IRB", ".", "getFalse", "(", ")", ",", "<STR_LIT>", "cmp", "<STR_LIT>", ")", ";", "IRB", ".", "CreateCondBr", "(", "Cmp", ",", "ThenBB", ",", "EndBB", ")", ";", "IRB", ".", "SetInsertPoint", "(", "ThenBB", ")", ";", "IRB", ".", "CreateStore", "(", "Arg1", ",", "ThrewGV", ")", ";", "IRB", ".", "CreateStore", "(", "Arg2", ",", "ThrewValueGV", ")", ";", "IRB", ".", "CreateBr", "(", "EndBB", ")", ";", "IRB", ".", "SetInsertPoint", "(", "EndBB", ")", ";", "IRB", ".", "CreateRetVoid", "(", ")", ";", "Params", "=", "{", "Int32Ty", "}", ";", "FTy", "=", "FunctionType", "::", "get", "(", "VoidTy", ",", "Params", ",", "false", ")", ";", "F", "=", "Function", "::", "Create", "(", "FTy", ",", "GlobalValue", "::", "ExternalLinkage", ",", "SetTempRet0FName", ",", "&", "M", ")", ";", "F", "->", "arg_begin", "(", ")", "->", "setName", "(", "<STR_LIT>", "value", "<STR_LIT>", ")", ";", "EntryBB", "=", "BasicBlock", "::", "Create", "(", "C", ",", "<STR_LIT>", "entry", "<STR_LIT>", ",", "F", ")", ";", "IRB", ".", "SetInsertPoint", "(", "EntryBB", ")", ";", "IRB", ".", "CreateStore", "(", "&", "*", "F", "->", "arg_begin", "(", ")", ",", "TempRet0GV", ")", ";", "IRB", ".", "CreateRetVoid", "(", ")", ";" ]
LLVM	Hexagon	TD	program_repair	DSP	8,924	[ "<FIXS>", "[", "(", "set", "IntRegs", ":", "$", "dst", ",", "(", "xor", "IntRegs", ":", "$", "src1", ",", "(", "or", "IntRegs", ":", "$", "src2", ",", "IntRegs", ":", "$", "src3", ")", ")", ")", "]", ",", "<FIXE>" ]	[ "def", "XORr_ORrr_V4", ":", "MInst_acc", "(", "outs", "IntRegs", ":", "$", "dst", ")", ",", "(", "ins", "IntRegs", ":", "$", "src1", ",", "IntRegs", ":", "$", "src2", ",", "IntRegs", ":", "$", "src3", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "(", "set", "(", "i32", "IntRegs", ":", "$", "dst", ")", ",", "(", "xor", "(", "i32", "IntRegs", ":", "$", "src1", ")", ",", "(", "or", "(", "i32", "IntRegs", ":", "$", "src2", ")", ",", "(", "i32", "IntRegs", ":", "$", "src3", ")", ")", ")", ")", "]", ",", "<BUGE>", "<STR_LIT>", ">", ",", "Requires", "[", "HasV4T", "]", ">", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	8,925	[ ")", ")", ";" ]	[ "if", "(", "X", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ANY_EXTEND", ")", "{", "unsigned", "ExtendBits", "=", "X", ".", "getSimpleValueType", "(", ")", ".", "getSizeInBits", "(", ")", "-", "X", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSimpleValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "X", "=", "X", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MaskLZ", "=", "ExtendBits", ">", "MaskLZ", "?", "<NUM_LIT>", ":", "MaskLZ", "-", "ExtendBits", ";", "ReplacingAnyExtend", "=", "true", ";", "}", "APInt", "MaskedHighBits", "=", "APInt", "::", "getHighBitsSet", "(", "X", ".", "getSimpleValueType", "(", ")", ".", "getSizeInBits", "(", ")", ",", "MaskLZ", ")", ";", "KnownBits", "Known", "=", "DAG", ".", "computeKnownBits", "(", "X", ")", ";", "if", "(", "MaskedHighBits", "!=", "Known", ".", "Zero", ")", "return", "true", ";", "MVT", "VT", "=", "N", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "ReplacingAnyExtend", ")", "{", "assert", "(", "X", ".", "getValueType", "(", ")", "!=", "VT", ")", ";", "SDValue", "NewX", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "SDLoc", "(", "X", ")", ",", "VT", ",", "X", ")", ";", "insertDAGNode", "(", "DAG", ",", "N", ",", "NewX", ")", ";", "X", "=", "NewX", ";", "}", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "NewSRLAmt", "=", "DAG", ".", "getConstant", "(", "ShiftAmt", "+", "AMShiftAmt", ",", "DL", ",", "MVT", "::", "i8", ")", ";", "SDValue", "NewSRL", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "VT", ",", "X", ",", "NewSRLAmt", ")", ";", "SDValue", "NewSHLAmt", "=", "DAG", ".", "getConstant", "(", "AMShiftAmt", ",", "DL", ",", "MVT", "::", "i8", ")", ";", "SDValue", "NewSHL", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "VT", ",", "NewSRL", ",", "NewSHLAmt", ")", ";", "insertDAGNode", "(", "DAG", ",", "N", ",", "NewSRLAmt", ")", ";", "insertDAGNode", "(", "DAG", ",", "N", ",", "NewSRL", ")", ";", "insertDAGNode", "(", "DAG", ",", "N", ",", "NewSHLAmt", ")", ";", "insertDAGNode", "(", "DAG", ",", "N", ",", "NewSHL", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "N", ",", "NewSHL", ")", ";", "DAG", ".", "RemoveDeadNode", "(", "N", ".", "getNode", "(" ]
LLVM	PTX	CPP	next_suggestion	GPU	8,926	[ "}" ]	[ "void", "PTXMCAsmStreamer", "::", "EmitRawText", "(", "StringRef", "String", ")", "{", "if", "(", "!", "String", ".", "empty", "(", ")", "&&", "String", ".", "back", "(", ")", "==", "'", "\\n", "'", ")", "String", "=", "String", ".", "substr", "(", "<NUM_LIT>", ",", "String", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "OS", "<<", "String", ";", "EmitEOL", "(", ")", ";" ]
LLVM	Mips	TD	stmt_completion	CPU	8,927	[ "Val", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Value", "=" ]
LLVM	R600	CPP	next_suggestion	GPU	8,928	[ "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";" ]	[ "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "SIMachineFunctionInfo", "", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPUTargetLowering", "::", "LowerOperation", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BRCOND", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "LOAD", ":", "{", "LoadSDNode", "", "Load", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", "&&", "(", "Load", "->", "getAddressSpace", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Load", "->", "getAddressSpace", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "(", "Load", "->", "getAddressSpace", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "Op", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ">", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "MergedValues", "[", "<NUM_LIT>", "]", "=", "{", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ",", "Load", "->", "getChain", "(", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "MergedValues", ",", "<NUM_LIT>", ",", "SDLoc", "(", "Op", ")", ")", ";", "}", "else", "{", "return", "LowerLOAD", "(", "Op", ",", "DAG", ")", ";", "}", "}", "case", "ISD", "::", "SELECT", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT_CC", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SIGN_EXTEND", ":", "return", "LowerSIGN_EXTEND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "STORE", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ANY_EXTEND", ":", "case", "ISD", "::", "ZERO_EXTEND", ":", "return", "LowerZERO_EXTEND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGlobalAddress", "(", "MFI", ",", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "{", "unsigned", "IntrinsicID", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "unsigned", "NumUserSGPRs", "=", "<NUM_LIT>", ";", "switch", "(", "IntrinsicID", ")", "{", "default", ":", "return", "AMDGPUTargetLowering", "::", "LowerOperation", "(", "Op", ",", "DAG", ")", ";", "case", "Intrinsic", "::", "r600_read_ngroups_x", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<NUM_LIT>", ",", "false", ")", ";", "case", "Intrinsic", "::", "r600_read_ngroups_y", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<NUM_LIT>", ",", "false", ")", ";", "case", "Intrinsic", "::", "r600_read_ngroups_z", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<NUM_LIT>", ",", "false", ")", ";", "case", "Intrinsic", "::", "r600_read_global_size_x", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<NUM_LIT>", ",", "false", ")", ";", "case", "Intrinsic", "::", "r600_read_global_size_y", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<NUM_LIT>", ",", "false", ")", ";", "case", "Intrinsic", "::", "r600_read_global_size_z", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<NUM_LIT>", ",", "false", ")", ";", "case", "Intrinsic", "::", "r600_read_local_size_x", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<NUM_LIT>", ",", "false", ")", ";", "case", "Intrinsic", "::", "r600_read_local_size_y", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<NUM_LIT>", ",", "false", ")", ";", "case", "Intrinsic", "::", "r600_read_local_size_z", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<NUM_LIT>", ",", "false", ")", ";", "case", "Intrinsic", "::", "r600_read_tgid_x", ":", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "AMDGPU", "::", "SReg_32RegClass", ",", "AMDGPU", "::", "SReg_32RegClass", ".", "getRegister", "(", "NumUserSGPRs", "+", "<NUM_LIT>", ")", ",", "VT", ")", ";", "case", "Intrinsic", "::", "r600_read_tgid_y", ":", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "AMDGPU", "::", "SReg_32RegClass", ",", "AMDGPU", "::", "SReg_32RegClass", ".", "getRegister", "(", "NumUserSGPRs", "+", "<NUM_LIT>", ")", ",", "VT", ")", ";", "case", "Intrinsic", "::", "r600_read_tgid_z", ":", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "AMDGPU", "::", "SReg_32RegClass", ",", "AMDGPU", "::", "SReg_32RegClass", ".", "getRegister", "(", "NumUserSGPRs", "+", "<NUM_LIT>", ")", ",", "VT", ")", ";", "case", "Intrinsic", "::", "r600_read_tidig_x", ":", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "AMDGPU", "::", "VReg_32RegClass", ",", "AMDGPU", "::", "VGPR0", ",", "VT", ")", ";", "case", "Intrinsic", "::", "r600_read_tidig_y", ":", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "AMDGPU", "::", "VReg_32RegClass", ",", "AMDGPU", "::", "VGPR1", ",", "VT", ")", ";", "case", "Intrinsic", "::", "r600_read_tidig_z", ":", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "AMDGPU", "::", "VReg_32RegClass", ",", "AMDGPU", "::", "VGPR2", ",", "VT", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", "\|", "MachineMemOperand", "::", "MOInvariant", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Ops", ",", "VT", ",", "MMO", ")", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "LowerSampleIntrinsic", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "LowerSampleIntrinsic", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "LowerSampleIntrinsic", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "LowerSampleIntrinsic", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "case", "ISD", "::", "INTRINSIC_VOID", ":" ]
LLVM	Hexagon	TD	stmt_completion	DSP	8,929	[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "C2_vmux", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_b4b5c03a", ",", "TypeALU64", ">", ",", "Enc_329361", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
GCC	aarch64	CPP	stmt_completion	CPU	8,930	[ "->", "x_aarch64_override_tune_string", "==", "NULL", ")", "return", "false", ";" ]	[ "if", "(", "always_inline", ")", "return", "true", ";", "if", "(", "caller_opts", "->", "x_aarch64_cmodel_var", "!=", "callee_opts", "->", "x_aarch64_cmodel_var", ")", "return", "false", ";", "if", "(", "caller_opts", "->", "x_aarch64_tls_dialect", "!=", "callee_opts", "->", "x_aarch64_tls_dialect", ")", "return", "false", ";", "if", "(", "!", "aarch64_tribools_ok_for_inlining_p", "(", "caller_opts", "->", "x_aarch64_fix_a53_err835769", ",", "callee_opts", "->", "x_aarch64_fix_a53_err835769", ",", "<NUM_LIT>", ",", "TARGET_FIX_ERR_A53_835769_DEFAULT", ")", ")", "return", "false", ";", "if", "(", "!", "aarch64_tribools_ok_for_inlining_p", "(", "caller_opts", "->", "x_aarch64_fix_a53_err843419", ",", "callee_opts", "->", "x_aarch64_fix_a53_err843419", ",", "<NUM_LIT>", ",", "TARGET_FIX_ERR_A53_843419", ")", ")", "return", "false", ";", "if", "(", "!", "aarch64_tribools_ok_for_inlining_p", "(", "caller_opts", "->", "x_flag_omit_leaf_frame_pointer", ",", "callee_opts", "->", "x_flag_omit_leaf_frame_pointer", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "callee_opts", "->", "x_aarch64_override_tune_string", "!=", "NULL", "&&", "caller_opts" ]
GCC	rs6000	MD	stmt_completion	CPU	8,931	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "GPR", "(", "match_operand", ":", "GPR", "<NUM_LIT>" ]
GCC	arm	CPP	stmt_completion	CPU	8,932	[ "_", "_", "b", ",", "_", "_", "c", ")", ";" ]	[ "vsriq_n_s32", "(", "int32x4_t", "_", "_", "a", ",", "int32x4_t", "_", "_", "b", ",", "const", "int", "_", "_", "c", ")", "{", "return", "(", "int32x4_t", ")", "_", "_", "builtin_neon_vsri_nv4si", "(", "_", "_", "a", "," ]
LLVM	Mips	TD	next_suggestion	CPU	8,933	[ "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";" ]	[ "dag", "OutOperandList", "=", "(", "outs", "ACC64DSPOpnd", ":", "$", "ac", ")", ";", "dag", "InOperandList", "=", "(", "ins", "GPR32Opnd", ":", "$", "rs", ",", "ACC64DSPOpnd", ":", "$", "acin", ")", ";" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	8,934	[ "NewImm", ";" ]	[ "break", ";", "}", "return", "false", ";", "}", "case", "PPC", "::", "RLDICL", ":", "case", "PPC", "::", "RLDICLo", ":", "case", "PPC", "::", "RLDICL_32", ":", "case", "PPC", "::", "RLDICL_32_64", ":", "{", "int64_t", "SH", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "MB", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "APInt", "InVal", "(", "(", "Opc", "==", "PPC", "::", "RLDICL", "\|\|", "Opc", "==", "PPC", "::", "RLDICLo", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "SExtImm", ",", "true", ")", ";", "InVal", "=", "InVal", ".", "rotl", "(", "SH", ")", ";", "uint64_t", "Mask", "=", "(", "<NUM_LIT>", "LLU", "<<", "(", "<NUM_LIT>", "-", "MB", "+", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", ";", "InVal", "&=", "Mask", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "InVal", ".", "getSExtValue", "(", ")", ")", "\|\|", "(", "Opc", "==", "PPC", "::", "RLDICLo", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "InVal", ".", "getSExtValue", "(", ")", ")", ")", ")", "{", "ReplaceWithLI", "=", "true", ";", "Is64BitLI", "=", "Opc", "!=", "PPC", "::", "RLDICL_32", ";", "NewImm", "=", "InVal", ".", "getSExtValue", "(", ")", ";", "SetCR", "=", "Opc", "==", "PPC", "::", "RLDICLo", ";", "if", "(", "SetCR", "&&", "(", "SExtImm", "&", "NewImm", ")", "!=", "NewImm", ")", "return", "false", ";", "break", ";", "}", "return", "false", ";", "}", "case", "PPC", "::", "RLWINM", ":", "case", "PPC", "::", "RLWINM8", ":", "case", "PPC", "::", "RLWINMo", ":", "case", "PPC", "::", "RLWINM8o", ":", "{", "int64_t", "SH", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "MB", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "ME", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "APInt", "InVal", "(", "<NUM_LIT>", ",", "SExtImm", ",", "true", ")", ";", "InVal", "=", "InVal", ".", "rotl", "(", "SH", ")", ";", "uint64_t", "Mask", "=", "(", "(", "<NUM_LIT>", "LLU", "<<", "(", "<NUM_LIT>", "-", "MB", ")", ")", "-", "<NUM_LIT>", ")", "&", "~", "(", "(", "<NUM_LIT>", "LLU", "<<", "(", "<NUM_LIT>", "-", "ME", ")", ")", "-", "<NUM_LIT>", ")", ";", "InVal", "&=", "Mask", ";", "bool", "ValueFits", "=", "isUInt", "<", "<NUM_LIT>", ">", "(", "InVal", ".", "getSExtValue", "(", ")", ")", ";", "ValueFits", "\|=", "(", "(", "Opc", "==", "PPC", "::", "RLWINMo", "\|\|", "Opc", "==", "PPC", "::", "RLWINM8o", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "InVal", ".", "getSExtValue", "(", ")", ")", ")", ";", "if", "(", "ValueFits", ")", "{", "ReplaceWithLI", "=", "true", ";", "Is64BitLI", "=", "Opc", "==", "PPC", "::", "RLWINM8", "\|\|", "Opc", "==", "PPC", "::", "RLWINM8o", ";", "NewImm", "=", "InVal", ".", "getSExtValue", "(", ")", ";", "SetCR", "=", "Opc", "==", "PPC", "::", "RLWINMo", "\|\|", "Opc", "==", "PPC", "::", "RLWINM8o", ";", "if", "(", "SetCR", "&&", "(", "SExtImm", "&", "NewImm", ")", "!=", "NewImm", ")", "return", "false", ";", "break", ";", "}", "return", "false", ";", "}", "case", "PPC", "::", "ORI", ":", "case", "PPC", "::", "ORI8", ":", "case", "PPC", "::", "XORI", ":", "case", "PPC", "::", "XORI8", ":", "{", "int64_t", "LogicalImm", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "Result", "=", "<NUM_LIT>", ";", "if", "(", "Opc", "==", "PPC", "::", "ORI", "\|\|", "Opc", "==", "PPC", "::", "ORI8", ")", "Result", "=", "LogicalImm", "\|", "SExtImm", ";", "else", "Result", "=", "LogicalImm", "^", "SExtImm", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Result", ")", ")", "{", "ReplaceWithLI", "=", "true", ";", "Is64BitLI", "=", "Opc", "==", "PPC", "::", "ORI8", "\|\|", "Opc", "==", "PPC", "::", "XORI8", ";", "NewImm", "=", "Result", ";", "break", ";", "}", "return", "false", ";", "}", "}", "if", "(", "ReplaceWithLI", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Replacing instruction:\\n", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", ".", "dump", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Fed by:\\n", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "DefMI", "->", "dump", "(", ")", ")", ";", "LoadImmediateInfo", "LII", ";", "LII", ".", "Imm", "=" ]
GCC	s390	MD	next_suggestion	MPU	8,935	[ "<STR_LIT>" ]	[ "(", "unspec_volatile", ":", "CCRAW", "[", "(", "const_int", "TBEGINC_MASK", ")", "]", "UNSPECV_TBEGINC", ")", ")", "]" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	8,936	[ "for", "(", "MCPhysReg", "Reg", ":", "MFI", "->", "getAGPRSpillVGPRs", "(", ")", ")", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";" ]	[ "BitVector", "SIRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "EXEC", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "FLAT_SCR", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "M0", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "SRC_VCCZ", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "SRC_EXECZ", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "SRC_SCC", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "SRC_SHARED_BASE", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "SRC_SHARED_LIMIT", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "SRC_PRIVATE_BASE", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "SRC_PRIVATE_LIMIT", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "SRC_POPS_EXITING_WAVE_ID", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "XNACK_MASK", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "LDS_DIRECT", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "TBA", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "TMA", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "TTMP0_TTMP1", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "TTMP2_TTMP3", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "TTMP4_TTMP5", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "TTMP6_TTMP7", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "TTMP8_TTMP9", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "TTMP10_TTMP11", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "TTMP12_TTMP13", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "TTMP14_TTMP15", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "SGPR_NULL", ")", ";", "if", "(", "isWave32", ")", "{", "Reserved", ".", "set", "(", "AMDGPU", "::", "VCC", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "VCC_HI", ")", ";", "}", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "AMDGPU", "::", "SGPR_32RegClass", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "AMDGPU", "::", "SGPR_32RegClass", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumVGPRs", "=", "AMDGPU", "::", "VGPR_32RegClass", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumVGPRs", ";", "i", "<", "TotalNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "AMDGPU", "::", "VGPR_32RegClass", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "Reg", "=", "AMDGPU", "::", "AGPR_32RegClass", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "if", "(", "!", "ST", ".", "hasMAIInsts", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MaxNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "AMDGPU", "::", "AGPR_32RegClass", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "}", "const", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "unsigned", "ScratchRSrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "ScratchRSrcReg", "!=", "AMDGPU", "::", "NoRegister", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchRSrcReg", ")", ";", "}", "unsigned", "StackPtrReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "if", "(", "StackPtrReg", "!=", "AMDGPU", "::", "NoRegister", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "StackPtrReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "StackPtrReg", ")", ")", ";", "}", "unsigned", "FrameReg", "=", "MFI", "->", "getFrameOffsetReg", "(", ")", ";", "if", "(", "FrameReg", "!=", "AMDGPU", "::", "NoRegister", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "FrameReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "FrameReg", ")", ")", ";", "}", "for", "(", "unsigned", "Reg", ":", "MFI", "->", "WWMReservedRegs", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}" ]
LLVM	M680x0	CPP	stmt_completion	MPU	8,937	[ ":" ]	[ "case", "ISD", "::", "SETNE", ":", "return", "M680x0", "::", "COND_NE", ";", "case", "ISD", "::", "SETULT", ":", "return", "M680x0", "::", "COND_CS", ";", "case", "ISD", "::", "SETUGE", ":", "return", "M680x0", "::", "COND_CC", ";", "case", "ISD", "::", "SETUGT", ":", "return", "M680x0", "::", "COND_HI", ";", "case", "ISD", "::", "SETULE" ]
LLVM	X86	CPP	next_suggestion	CPU	8,938	[ "if", "(", "RepeatedMask", "[", "i", "%", "LaneSize", "]", "==", "SM_SentinelUndef", ")", "RepeatedMask", "[", "i", "%", "LaneSize", "]", "=", "LocalM", ";" ]	[ "if", "(", "Mask", "[", "i", "]", "==", "SM_SentinelZero", ")", "{", "if", "(", "!", "isUndefOrZero", "(", "RepeatedMask", "[", "i", "%", "LaneSize", "]", ")", ")", "return", "false", ";", "RepeatedMask", "[", "i", "%", "LaneSize", "]", "=", "SM_SentinelZero", ";", "continue", ";", "}", "if", "(", "(", "Mask", "[", "i", "]", "%", "Size", ")", "/", "LaneSize", "!=", "i", "/", "LaneSize", ")", "return", "false", ";", "int", "LocalM", "=", "Mask", "[", "i", "]", "<", "Size", "?", "Mask", "[", "i", "]", "%", "LaneSize", ":", "Mask", "[", "i", "]", "%", "LaneSize", "+", "LaneSize", ";" ]
LLVM	AMDGPU	CPP	program_repair	GPU	8,939	[ "<FIXS>", "<FIXE>", "<FIXS>", "DAG", ".", "getConstant", "(", "PartOffset", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "DAG", ".", "getUNDEF", "(", "MVT", "::", "i32", ")", ",", "PtrInfo", ",", "<FIXE>" ]	[ "unsigned", "ValBase", "=", "ArgLocs", "[", "In", ".", "getOrigArgIndex", "(", ")", "]", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "PartOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "<BUGS>", "unsigned", "Offset", "=", "Subtarget", "->", "getExplicitKernelArgOffset", "(", "MF", ".", "getFunction", "(", ")", ")", "+", "VA", ".", "getLocMemOffset", "(", ")", ";", "<BUGE>", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ",", "PartOffset", "-", "ValBase", ")", ";", "SDValue", "Arg", "=", "DAG", ".", "getLoad", "(", "ISD", "::", "UNINDEXED", ",", "Ext", ",", "VT", ",", "DL", ",", "Chain", ",", "<BUGS>", "DAG", ".", "getConstant", "(", "Offset", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "DAG", ".", "getUNDEF", "(", "MVT", "::", "i32", ")", ",", "PtrInfo", ",", "<BUGE>", "MemVT", ",", "<NUM_LIT>", ",", "MachineMemOperand", "::", "MONonTemporal", "\|", "MachineMemOperand", "::", "MODereferenceable", "\|", "MachineMemOperand", "::", "MOInvariant", ")", ";" ]
GCC	aarch64	MD	program_repair	CPU	8,940	[ "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	8,941	[ "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";" ]	[ "SDValue", "New", "=", "CurDAG", "->", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "VT", ",", "In", ",", "Mask", ")", ";", "if", "(", "N", "!=", "New", ".", "getNode", "(", ")", ")", "{", "insertDAGNode", "(", "CurDAG", ",", "N", ",", "Mask", ")", ";", "insertDAGNode", "(", "CurDAG", ",", "N", ",", "New", ")", ";", "ReplaceNode", "(", "N", ",", "New", ".", "getNode", "(", ")", ")", ";", "N", "=", "New", ".", "getNode", "(", ")", ";", "}", "if", "(", "!", "N", "->", "isMachineOpcode", "(", ")", ")", "SelectCode", "(", "N", ")", ";", "return", "true", ";", "}", "}", "unsigned", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "Subtarget", "->", "hasMiscellaneousExtensions", "(", ")", ")", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "EVT", "OpcodeVT", "=", "MVT", "::", "i64", ";", "if", "(", "VT", "==", "MVT", "::", "i32", "&&", "Subtarget", "->", "hasHighWord", "(", ")", "&&", "RISBG", ".", "Start", ">=", "<NUM_LIT>", "&&", "RISBG", ".", "End", ">=", "RISBG", ".", "Start", "&&", "(", "(", "RISBG", ".", "Start", "+", "RISBG", ".", "Rotate", ")", "&", "<NUM_LIT>", ")", ">=", "<NUM_LIT>", "&&", "(", "(", "RISBG", ".", "End", "+", "RISBG", ".", "Rotate", ")", "&", "<NUM_LIT>", ")", ">=", "(", "(", "RISBG", ".", "Start", "+", "RISBG", ".", "Rotate", ")", "&", "<NUM_LIT>", ")", ")", "{" ]
LLVM	ARM	CPP	stmt_completion	CPU	8,942	[ "isRWPI", "(", ")", ";" ]	[ "bool", "ARMTargetLowering", "::", "useLoadStackGuardNode", "(", ")", "const", "{", "return", "!", "Subtarget", "->", "isROPI", "(", ")", "&&", "!", "Subtarget", "->" ]
LLVM	Mips	CPP	next_suggestion	CPU	8,943	[ "clearFeatureBits", "(", "Mips", "::", "FeatureMips3D", ",", "<STR_LIT>", "mips3d", "<STR_LIT>", ")", ";" ]	[ "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", "unexpected token, expected end of statement", "<STR_LIT>", ")", ";", "return", "false", ";", "}" ]
GCC	m32r	CPP	stmt_completion	MPU	8,944	[ "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", "return", "<NUM_LIT>", ";" ]	[ "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "\|\|", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "(", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "\|\|", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", ")", "&&", "(", "CONST_INT_P", "(" ]
LLVM	Hexagon	TD	stmt_completion	DSP	8,945	[ "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Mu2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Mu2", "{", "<NUM_LIT>", "-" ]
GCC	arm	CPP	stmt_completion	CPU	8,946	[ "_", "_", "c", ")", ";" ]	[ "return", "(", "int8x16_t", ")", "_", "_", "builtin_neon_vsras_nv16qi", "(", "_", "_", "a", ",", "_", "_", "b", "," ]
LLVM	SPIRV	CPP	next_suggestion	Virtual ISA	8,947	[ "}" ]	[ "while", "(", "MI", ".", "getOperand", "(", "NumOp", ")", ".", "isReg", "(", ")", ")", "{", "MachineOperand", "&", "MOp", "=", "MI", ".", "getOperand", "(", "NumOp", ")", ";", "MachineInstr", "", "ConstMI", "=", "MRI", ".", "getVRegDef", "(", "MOp", ".", "getReg", "(", ")", ")", ";", "assert", "(", "ConstMI", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_CONSTANT", ")", ";", "MI", ".", "removeOperand", "(", "NumOp", ")", ";", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "ConstMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getCImm", "(", ")", "->", "getZExtValue", "(", ")", ")", ")", ";", "if", "(", "MRI", ".", "use_empty", "(", "ConstMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "ToErase", ".", "push_back", "(", "ConstMI", ")", ";", "}", "}", "}", "for", "(", "MachineInstr", "", "MI", ":", "ToErase", ")", "MI", "->", "eraseFromParent", "(", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	8,948	[ "(", ")", ")", ")", "return", "SDValue", "(", ")", ";" ]	[ "static", "SDValue", "detectAVX512USatPattern", "(", "SDValue", "In", ",", "EVT", "VT", ",", "const", "X86Subtarget", "&", "Subtarget", ",", "const", "TargetLowering", "&", "TLI", ")", "{", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "In", ".", "getValueType" ]
GCC	sparc	MD	next_suggestion	CPU	8,949	[ "}", ")" ]	[ "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "{", "operands", "[", "<NUM_LIT>", "]", "=", "widen_mem_for_ldd_peep", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "DFmode", ")", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "DFmode", ",", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]
LLVM	R600	CPP	next_suggestion	GPU	8,950	[ "FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";" ]	[ "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	8,951	[ ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>" ]
GCC	nios2	CPP	next_suggestion	MPU	8,952	[ "return", "gen_rtx_PLUS", "(", "Pmode", ",", "pic_offset_table_rtx", ",", "offset", ")", ";" ]	[ "static", "rtx", "nios2_got_address", "(", "rtx", "loc", ",", "int", "unspec", ")", "{", "rtx", "offset", "=", "nios2_unspec_offset", "(", "loc", ",", "unspec", ")", ";", "crtl", "->", "uses_pic_offset_table", "=", "<NUM_LIT>", ";", "if", "(", "nios2_large_offset_p", "(", "unspec", ")", ")", "return", "force_reg", "(", "Pmode", ",", "nios2_large_got_address", "(", "offset", ",", "NULL_RTX", ")", ")", ";" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	8,953	[ ",", "PtrVT", ",", "MOHiFlag", ")", ";" ]	[ "return", "MatAddr", ";", "}", "if", "(", "Subtarget", ".", "is64BitELFABI", "(", ")", "\|\|", "Subtarget", ".", "isAIXABI", "(", ")", ")", "{", "setUsesTOCBasePtr", "(", "DAG", ")", ";", "SDValue", "GA", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ")", ";", "return", "getTOCEntry", "(", "DAG", ",", "SDLoc", "(", "JT", ")", ",", "GA", ")", ";", "}", "unsigned", "MOHiFlag", ",", "MOLoFlag", ";", "bool", "IsPIC", "=", "isPositionIndependent", "(", ")", ";", "getLabelAccessInfo", "(", "IsPIC", ",", "Subtarget", ",", "MOHiFlag", ",", "MOLoFlag", ")", ";", "if", "(", "IsPIC", "&&", "Subtarget", ".", "isSVR4ABI", "(", ")", ")", "{", "SDValue", "GA", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "getTOCEntry", "(", "DAG", ",", "SDLoc", "(", "GA", ")", ",", "GA", ")", ";", "}", "SDValue", "JTIHi", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,954	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_addh_h16_ll", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_679309b8", ",", "TypeALU64", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	SystemZ	TD	next_suggestion	CPU	8,955	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	AVR	CPP	stmt_completion	MPU	8,956	[ "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "invalid register on avrtiny", "<STR_LIT>", ")", ";" ]	[ "bool", "AVRAsmParser", "::", "tryParseRegisterOperand", "(", "OperandVector", "&", "Operands", ")", "{", "int", "RegNo", "=", "parseRegister", "(", ")", ";", "if", "(", "RegNo", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "<=", "RegNo", "&&", "RegNo", "<=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return" ]
GCC	h8300	MD	next_suggestion	MPU	8,957	[ "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operator", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "[", "(", "zero_extract", ":", "HI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>" ]
GCC	spu	MD	next_suggestion	MPU	8,958	[ "(", "sign_extend", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]" ]	[ "(", "unspec", ":", "HI", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_SUMB", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,959	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	8,960	[ "let", "RenderMethod", "=", "<STR_LIT>", ";" ]	[ "def", "MacAccAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	8,961	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Zm", ";", "bits", "<", "<NUM_LIT>", ">", "Zn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz8_64", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,962	[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]	[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isCall", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "R29", "]", ";", "let", "Defs", "=", "[", "PC", ",", "R31", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ";" ]
GCC	sh	CPP	next_suggestion	CPU	8,963	[ "output_asm_insn", "(", "<STR_LIT>", ".long\t%O2-%O0", "<STR_LIT>", ",", "&", "this_jmp", ".", "lab", ")", ";" ]	[ "if", "(", "TARGET_SH5", ")", "output_asm_insn", "(", "<STR_LIT>", "lds\tr13,macl", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", "mov.l\tr13,@-r15", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "jump", ",", "&", "this_jmp", ".", "lab", ")", ";", "if", "(", "TARGET_SH5", ")", "output_asm_insn", "(", "<STR_LIT>", "sts\tmacl,r13", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", "mov.l\t@r15+,r13", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "far", "&&", "flag_pic", "&&", "TARGET_SH2", ")", "{", "braf_base_lab", "=", "gen_label_rtx", "(", ")", ";", "(", "", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "asm_out_file", ",", "<STR_LIT>", "L", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "braf_base_lab", ")", ")", ";", "}", "if", "(", "far", ")", "output_asm_insn", "(", "<STR_LIT>", ".align\t2", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "(", "", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "asm_out_file", ",", "<STR_LIT>", "L", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "this_jmp", ".", "lab", ")", ")", ";", "this_jmp", ".", "op", "=", "op", ";", "if", "(", "far", "&&", "flag_pic", ")", "{", "if", "(", "TARGET_SH2", ")", "this_jmp", ".", "lab", "=", "braf_base_lab", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	8,964	[ ")", ")", ")" ]	[ "(", "define_split", "[", "(", "set", "(", "match_operand", ":", "CC", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "compare", ":", "CC", "(", "and", ":", "DI", "(", "ashift", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>" ]
LLVM	X86	TD	program_repair	CPU	8,965	[ "<FIXS>", "def", "alignedloadv8f32", ":", "PatFrag", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "v8f32", "(", "alignedload", "node", ":", "$", "ptr", ")", ")", ">", ";", "def", "alignedloadv4f64", ":", "PatFrag", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "v4f64", "(", "alignedload", "node", ":", "$", "ptr", ")", ")", ">", ";", "def", "alignedloadv4i64", ":", "PatFrag", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "v4i64", "(", "alignedload", "node", ":", "$", "ptr", ")", ")", ">", ";", "def", "alignedloadv8i32", ":", "PatFrag", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "v8i32", "(", "alignedload", "node", ":", "$", "ptr", ")", ")", ">", ";", "def", "alignedloadv16i16", ":", "PatFrag", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "v16i16", "(", "alignedload", "node", ":", "$", "ptr", ")", ")", ">", ";", "def", "alignedloadv32i8", ":", "PatFrag", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "v32i8", "(", "alignedload", "node", ":", "$", "ptr", ")", ")", ">", ";", "<FIXE>" ]	[ "(", "v2f64", "(", "alignedload", "node", ":", "$", "ptr", ")", ")", ">", ";", "def", "alignedloadv2i64", ":", "PatFrag", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "v2i64", "(", "alignedload", "node", ":", "$", "ptr", ")", ")", ">", ";", "<BUGS>", "def", "alignedloadv8f32", ":", "PatFrag", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "v8f32", "(", "alignedload", "node", ":", "$", "ptr", ")", ")", ">", ";", "def", "alignedloadv4f64", ":", "PatFrag", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "v4f64", "(", "alignedload", "node", ":", "$", "ptr", ")", ")", ">", ";", "def", "alignedloadv4i64", ":", "PatFrag", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "v4i64", "(", "alignedload", "node", ":", "$", "ptr", ")", ")", ">", ";", "<BUGE>", "def", "alignedloadv16f32", ":", "PatFrag", "(", "ops", "node", ":", "$", "ptr", ")", "," ]
LLVM	AArch64	CPP	next_suggestion	CPU	8,966	[ "return", "true", ";" ]	[ "if", "(", "Op", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "!=", "MVT", "::", "i64", ")", "SplatVal", "=", "(", "int32_t", ")", "SplatVal", ";", "Negated", "=", "false", ";", "if", "(", "isPowerOf2_64", "(", "SplatVal", ")", ")", "return", "true", ";", "Negated", "=", "true", ";", "if", "(", "isPowerOf2_64", "(", "-", "SplatVal", ")", ")", "{", "SplatVal", "=", "-", "SplatVal", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	8,967	[ "}" ]	[ "void", "setModuleFeatureBits", "(", "uint64_t", "Feature", ",", "StringRef", "FeatureString", ")", "{", "setFeatureBits", "(", "Feature", ",", "FeatureString", ")", ";", "AssemblerOptions", ".", "front", "(", ")", "->", "setFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	8,968	[ "let", "isCodeGenOnly", "=", "<NUM_LIT>", ";" ]	[ "dag", "OutOperandList", "=", "oops", ";", "dag", "InOperandList", "=", "iops", ";", "let", "Pattern", "=", "pattern", ";" ]
GCC	fr30	MD	next_suggestion	DSP	8,969	[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]	[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
GCC	aarch64	CPP	code_generation	CPU	8,970	[ "void", "func_fma_steering", "::", "rename_fma_trees", "(", ")", "{", "this", "->", "dfs", "(", "dispatch_forest", ",", "NULL", ",", "rename_fma_node", ",", "true", ")", ";", "if", "(", "dump_file", "&&", "!", "this", "->", "m_fma_forests", ".", "empty", "(", ")", ")", "{", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "Function %s has ", "<STR_LIT>", ",", "current_function_name", "(", ")", ")", ";", "if", "(", "this", "->", "m_fpu_balance", "==", "<NUM_LIT>", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "perfect balance of FMUL/FMA chains between the ", "<STR_LIT>", "<STR_LIT>", "two FPU pipelines\\n", "<STR_LIT>", ")", ";", "else", "if", "(", "this", "->", "m_fpu_balance", ">", "<NUM_LIT>", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "%d more FMUL/FMA chains scheduled on the second ", "<STR_LIT>", "<STR_LIT>", "FPU pipeline\\n", "<STR_LIT>", ",", "this", "->", "m_fpu_balance", ")", ";", "else", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "%d more FMUL/FMA chains scheduled on the first ", "<STR_LIT>", "<STR_LIT>", "FPU pipeline\\n", "<STR_LIT>", ",", "-", "this", "->", "m_fpu_balance", ")", ";", "}", "}" ]	[ "Perform", "the", "renaming", "of", "all", "chains", "with", "FMUL", "or", "FMADD/FMSUB", "involved", "with", "the", "objective", "of", "keeping", "FPU", "pipeline", "balanced", "in", "term", "of", "instructions", "and", "having", "FMADD/FMSUB", "with", "dependencies", "on", "previous", "FMUL", "or", "FMADD/FMSUB", "be", "scheduled", "on", "the", "same", "pipeline", "." ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	8,971	[ ")", ";" ]	[ "}", "bool", "TransSlotOccupied", "=", "OccupiedSlotsMask", "&", "<NUM_LIT>", ";", "if", "(", "!", "TransSlotOccupied", "&&", "VLIW5", ")", "{", "if", "(", "!", "AvailableAlus", "[", "AluTrans", "]", ".", "empty", "(", ")", ")", "{", "OccupiedSlotsMask", "\|=", "<NUM_LIT>", ";", "return", "PopInst", "(", "AvailableAlus", "[", "AluTrans", "]", ",", "false", ")", ";", "}", "SUnit", "", "SU", "=", "AttemptFillSlot", "(", "<NUM_LIT>", ",", "true", ")", ";", "if", "(", "SU", ")", "{", "OccupiedSlotsMask", "\|=", "<NUM_LIT>", ";", "return", "SU", ";", "}", "}", "for", "(", "int", "Chan", "=", "<NUM_LIT>", ";", "Chan", ">", "-", "<NUM_LIT>", ";", "--", "Chan", ")", "{", "bool", "isOccupied", "=", "OccupiedSlotsMask", "&", "(", "<NUM_LIT>", "<<", "Chan", ")", ";", "if", "(", "!", "isOccupied", ")", "{", "SUnit", "", "SU", "=", "AttemptFillSlot", "(", "Chan", ",", "false", ")", ";", "if", "(", "SU", ")", "{", "OccupiedSlotsMask", "\|=", "(", "<NUM_LIT>", "<<", "Chan", ")", ";", "InstructionsGroupCandidate", ".", "push_back", "(", "SU", "->", "getInstr", "(", ")" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	8,972	[ "}" ]	[ "Value", "", "NewRsrc", "=", "IRB", ".", "CreateIntrinsic", "(", "IID", ",", "{", "RealRsrc", "->", "getType", "(", ")", "}", ",", "{", "InvPtr", ",", "Size", ",", "RealRsrc", "}", ")", ";", "copyMetadata", "(", "NewRsrc", ",", "&", "I", ")", ";", "NewRsrc", "->", "takeName", "(", "&", "I", ")", ";", "SplitUsers", ".", "insert", "(", "&", "I", ")", ";", "I", ".", "replaceAllUsesWith", "(", "NewRsrc", ")", ";", "return", "{", "nullptr", ",", "nullptr", "}", ";", "}", "case", "Intrinsic", "::", "launder_invariant_group", ":", "case", "Intrinsic", "::", "strip_invariant_group", ":", "{", "Value", "", "Ptr", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isSplitFatPtr", "(", "Ptr", "->", "getType", "(", ")", ")", ")", "return", "{", "nullptr", ",", "nullptr", "}", ";", "IRB", ".", "SetInsertPoint", "(", "&", "I", ")", ";", "auto", "[", "Rsrc", ",", "Off", "]", "=", "getPtrParts", "(", "Ptr", ")", ";", "Value", "*", "NewRsrc", "=", "IRB", ".", "CreateIntrinsic", "(", "IID", ",", "{", "Rsrc", "->", "getType", "(", ")", "}", ",", "{", "Rsrc", "}", ")", ";", "copyMetadata", "(", "NewRsrc", ",", "&", "I", ")", ";", "NewRsrc", "->", "takeName", "(", "&", "I", ")", ";", "SplitUsers", ".", "insert", "(", "&", "I", ")", ";", "return", "{", "NewRsrc", ",", "Off", "}", ";" ]
LLVM	Teak	TD	next_suggestion	DSP	8,973	[ "}", "]", ">", "{", "let", "IsLoad", "=", "<NUM_LIT>", ";" ]	[ "int", "offs", "=", "cast", "<", "ConstantSDNode", ">", "(", "ld", "-", ">", "getOffset", "(", ")", ")", "-", ">", "getSExtValue", "(", ")", ";", "return", "(", "idxMode", "=", "=", "ISD", ":", ":", "POST_INC", "&", "&", "offs", "=", "=", "-", "<NUM_LIT>", ")", "\|", "\|", "(", "idxMode", "=", "=", "ISD", ":", ":", "POST_DEC", "&", "&", "offs", "=", "=", "<NUM_LIT>", ")", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	8,974	[ "}" ]	[ "else", "UnwindOpAsm", ".", "EmitRegSave", "(", "Mask", ")", ";", "}", "else", "if", "(", "Idx", ">", "<NUM_LIT>", "&&", "RegList", "[", "Idx", "-", "<NUM_LIT>", "]", "==", "ARM", "::", "RA_AUTH_CODE", ")", "{", "--", "Idx", ";", "SPOffset", "-=", "<NUM_LIT>", ";", "FlushPendingOffset", "(", ")", ";", "UnwindOpAsm", ".", "EmitRegSave", "(", "<NUM_LIT>", ")", ";", "}" ]
LLVM	AArch64	CPP	next_suggestion	CPU	8,975	[ "}" ]	[ "void", "EmitARM64WinCFISetFP", "(", ")", "override", "{", "OS", "<<", "<STR_LIT>", "\\t.seh_set_fp\\n", "<STR_LIT>", ";" ]
LLVM	Mips	TD	next_suggestion	CPU	8,976	[ "}" ]	[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	8,977	[ "<NUM_LIT>", ",", "<STR_LIT>", ">", ";" ]	[ "def", "SM4ENCKEY", ":", "CryptoRRR_4S", "<", "<NUM_LIT>", "," ]
GCC	i370	MD	next_suggestion	CPU	8,978	[ "(", "const_int", "<NUM_LIT>", ")", ")" ]	[ "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "ltu", "(", "cc0", ")" ]
GCC	arm	CPP	stmt_completion	CPU	8,979	[ ",", "delta", ")", ";" ]	[ "rtx", "xop0", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "rtx", "xop1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "HOST_WIDE_INT", "offset", "=", "INTVAL", "(", "xop1", ")", ";", "if", "(", "optimize_size", "&&", "offset", ">=", "<NUM_LIT>", "&&", "offset", "<", "<NUM_LIT>", "+", "<NUM_LIT>", "", "GET_MODE_SIZE", "(", "mode", ")", ")", "{", "HOST_WIDE_INT", "delta", ";", "if", "(", "offset", ">=", "<NUM_LIT>", ")", "delta", "=", "offset", "-", "(", "<NUM_LIT>", "-", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "else", "if", "(", "offset", "<", "<NUM_LIT>", "", "GET_MODE_SIZE", "(", "mode", ")", "+", "<NUM_LIT>", ")", "delta", "=", "<NUM_LIT>", "", "GET_MODE_SIZE", "(", "mode", ")", ";", "else", "delta", "=", "offset", "&", "(", "~", "<NUM_LIT>", "", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "xop0", "=", "force_operand", "(", "plus_constant", "(", "Pmode", ",", "xop0", ",", "offset", "-", "delta", ")", ",", "NULL_RTX", ")", ";", "x", "=", "plus_constant", "(", "Pmode", ",", "xop0" ]
GCC	aarch64	MD	stmt_completion	CPU	8,980	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]
LLVM	Z80	CPP	next_suggestion	MPU	8,981	[ "}" ]	[ "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "<STR_LIT>", ",", "<STR_LIT>", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}", "return", "createZ80MCSubtargetInfoImpl", "(", "TT", ",", "CPU", ",", "ArchFS", ")", ";" ]
LLVM	ARM	CPP	program_repair	CPU	8,982	[ "<FIXS>", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "isLd", "?", "BaseKill", ":", "false", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "MO", ".", "getReg", "(", ")", ",", "(", "isLd", "?", "getDefRegState", "(", "true", ")", ":", "getKillRegState", "(", "MO", ".", "isKill", "(", ")", ")", ")", ")", ".", "cloneMemRefs", "(", "", "MI", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Added new instruction: ", "<STR_LIT>", "<<", "", "MIB", ")", ";", "<FIXE>", "<FIXS>", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "cloneMemRefs", "(", "", "MI", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Added new instruction: ", "<STR_LIT>", "<<", "", "MIB", ")", ";", "<FIXE>", "<FIXS>", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "Imm", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "cloneMemRefs", "(", "", "MI", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Added new instruction: ", "<STR_LIT>", "<<", "", "MIB", ")", ";", "<FIXE>", "<FIXS>", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "cloneMemRefs", "(", "", "MI", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Added new instruction: ", "<STR_LIT>", "<<", "", "MIB", ")", ";", "<FIXE>" ]	[ "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "<BUGS>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "isLd", "?", "BaseKill", ":", "false", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "MO", ".", "getReg", "(", ")", ",", "(", "isLd", "?", "getDefRegState", "(", "true", ")", ":", "getKillRegState", "(", "MO", ".", "isKill", "(", ")", ")", ")", ")", ".", "cloneMemRefs", "(", "", "MI", ")", ";", "<BUGE>", "}", "else", "if", "(", "isLd", ")", "{", "if", "(", "isAM2", ")", "{", "if", "(", "NewOpc", "==", "ARM", "::", "LDR_PRE_IMM", "\|\|", "NewOpc", "==", "ARM", "::", "LDRB_PRE_IMM", ")", "{", "<BUGS>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "cloneMemRefs", "(", "", "MI", ")", ";", "<BUGE>", "}", "else", "{", "int", "Imm", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "AddSub", ",", "Bytes", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "<BUGS>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "Imm", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "cloneMemRefs", "(", "", "MI", ")", ";", "<BUGE>", "}", "}", "else", "{", "<BUGS>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "cloneMemRefs", "(", "", "MI", ")", ";", "<BUGE>", "}", "}", "else", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	8,983	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pdn", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	8,984	[ "return", "Chain", ";" ]	[ "CopyVT", "=", "MVT", "::", "f80", ";", "RoundAfterCopy", "=", "(", "CopyVT", "!=", "VA", ".", "getLocVT", "(", ")", ")", ";", "}", "SDValue", "Val", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "assert", "(", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "v64i1", "&&", "<STR_LIT>", "Currently the only custom case is when we split v64i1 to 2 regs", "<STR_LIT>", ")", ";", "Val", "=", "getv64i1Argument", "(", "VA", ",", "RVLocs", "[", "++", "I", "]", ",", "Chain", ",", "DAG", ",", "dl", ",", "Subtarget", ",", "&", "InFlag", ")", ";", "}", "else", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "CopyVT", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Val", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "RoundAfterCopy", ")", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_ROUND", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "if", "(", "VA", ".", "isExtInLoc", "(", ")", "&&", "(", "VA", ".", "getValVT", "(", ")", ".", "getScalarType", "(", ")", "==", "MVT", "::", "i1", ")", ")", "{", "if", "(", "VA", ".", "getValVT", "(", ")", ".", "isVector", "(", ")", "&&", "(", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "i64", ")", "\|\|", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "i32", ")", "\|\|", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "i16", ")", "\|\|", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "i8", ")", ")", ")", "{", "Val", "=", "lowerRegToMasks", "(", "Val", ",", "VA", ".", "getValVT", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "dl", ",", "DAG", ")", ";", "}", "else", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "}", "InVals", ".", "push_back", "(", "Val", ")", ";", "}" ]
LLVM	AArch64	TD	stmt_completion	CPU	8,985	[ "<NUM_LIT>", ";" ]	[ "def", "TSB", ":", "CRmSystemI", "<", "barrier_op", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "CRm", "=" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	8,986	[ "}" ]	[ "bool", "isHsaAbiVersion3Or4", "(", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "return", "isHsaAbiVersion3", "(", "STI", ")", "\|\|", "isHsaAbiVersion4", "(", "STI", ")", ";" ]
LLVM	Lanai	CPP	code_generation	CPU	8,987	[ "bool", "LanaiInstrInfo", "::", "getMemOperandWithOffsetWidth", "(", "const", "MachineInstr", "&", "LdSt", ",", "const", "MachineOperand", "", "&", "BaseOp", ",", "int64_t", "&", "Offset", ",", "unsigned", "&", "Width", ",", "const", "TargetRegisterInfo", "", ")", "const", "{", "if", "(", "LdSt", ".", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "\|\|", "!", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "\|\|", "!", "(", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "LPAC", "::", "ADD", ")", ")", "return", "false", ";", "switch", "(", "LdSt", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Width", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Width", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Width", "=", "<NUM_LIT>", ";", "break", ";", "}", "BaseOp", "=", "&", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "BaseOp", "->", "isReg", "(", ")", ")", "return", "false", ";", "return", "true", ";", "}" ]	[ "Return", "true", "if", "get", "the", "base", "operand", ",", "byte", "offset", "of", "an", "instruction", "and", "the", "memory", "width", "." ]
LLVM	SystemZ	CPP	stmt_completion	CPU	8,988	[ ",", "NegLHTimesRL", ")", ";" ]	[ "SDValue", "LL", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RL", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "LH", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRA", ",", "DL", ",", "VT", ",", "LL", ",", "C63", ")", ";", "SDValue", "RH", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRA", ",", "DL", ",", "VT", ",", "RL", ",", "C63", ")", ";", "lowerGR128Binary", "(", "DAG", ",", "DL", ",", "VT", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "LL", ",", "RL", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", ";", "SDValue", "NegLLTimesRH", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "VT", ",", "LL", ",", "RH", ")", ";", "SDValue", "NegLHTimesRL", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "VT", ",", "LH", ",", "RL", ")", ";", "SDValue", "NegSum", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "VT", ",", "NegLLTimesRH" ]
LLVM	X86	CPP	code_generation	CPU	8,989	[ "SDValue", "X86TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "bool", "Is64Bit", "=", "Subtarget", "->", "is64Bit", "(", ")", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_X86", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RVLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "EVT", "CopyVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "(", "CopyVT", "==", "MVT", "::", "f32", "\|\|", "CopyVT", "==", "MVT", "::", "f64", ")", "&&", "(", "(", "Is64Bit", "\|\|", "Ins", "[", "i", "]", ".", "Flags", ".", "isInReg", "(", ")", ")", "&&", "!", "Subtarget", "->", "hasSSE1", "(", ")", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "SSE register return with SSE disabled", "<STR_LIT>", ")", ";", "}", "bool", "RoundAfterCopy", "=", "false", ";", "if", "(", "(", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "FP0", "\|\|", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "FP1", ")", "&&", "isScalarFPTypeInSSEReg", "(", "VA", ".", "getValVT", "(", ")", ")", ")", "{", "CopyVT", "=", "MVT", "::", "f80", ";", "RoundAfterCopy", "=", "(", "CopyVT", "!=", "VA", ".", "getLocVT", "(", ")", ")", ";", "}", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "CopyVT", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "Val", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "RoundAfterCopy", ")", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_ROUND", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "if", "(", "VA", ".", "isExtInLoc", "(", ")", "&&", "VA", ".", "getValVT", "(", ")", ".", "getScalarType", "(", ")", "==", "MVT", "::", "i1", ")", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InVals", ".", "push_back", "(", "Val", ")", ";", "}", "return", "Chain", ";", "}" ]	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,990	[ "let", "isAdd", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isCommutable", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	8,991	[ "}" ]	[ "bool", "isModImm", "(", ")", "const", "{", "return", "Kind", "==", "k_ModifiedImmediate", ";" ]
GCC	rl78	CPP	stmt_completion	MPU	8,992	[ ",", "op14", ")", ")", ";" ]	[ "op14", "=", "rl78_subreg", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "omode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_movsi", "(", "op00", ",", "op10", ")", ")", ";", "emit_insn", "(", "gen_movsi", "(", "op04" ]
LLVM	X86	CPP	stmt_completion	CPU	8,993	[ "(", "Offset", ")", ";" ]	[ "unsigned", "X86FrameLowering", "::", "getPSPSlotOffsetFromSP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "WinEHFuncInfo", "&", "Info", "=", "*", "MF", ".", "getWinEHFuncInfo", "(", ")", ";", "unsigned", "SPReg", ";", "int", "Offset", "=", "getFrameIndexReferenceFromSP", "(", "MF", ",", "Info", ".", "PSPSymFrameIdx", ",", "SPReg", ")", ";", "assert", "(", "Offset", ">=", "<NUM_LIT>", ")", ";", "return", "static_cast", "<", "unsigned", ">" ]
GCC	arm	MD	next_suggestion	CPU	8,994	[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ashiftrt", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]	[ "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "vec_duplicate", ":", "V2SI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]
LLVM	Mips	CPP	next_suggestion	CPU	8,995	[ "}" ]	[ "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", "getBranchTargetOpValue expects only expressions or immediates", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "Expr", ",", "MCFixupKind", "(", "Mips", "::", "fixup_Mips_PC16", ")", ")", ")", ";", "return", "<NUM_LIT>", ";" ]
GCC	rs6000	MD	next_suggestion	CPU	8,996	[ "<STR_LIT>" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VSX_STSTDC", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
LLVM	BPF	CPP	next_suggestion	Virtual ISA	8,997	[ "Value", "*", "B1Op0", "=", "Cond", "->", "getOperand", "(", "<NUM_LIT>", ")", ";" ]	[ "auto", "", "Cond", "=", "dyn_cast", "<", "ICmpInst", ">", "(", "BI", "->", "getCondition", "(", ")", ")", ";", "if", "(", "!", "Cond", "\|\|", "B2", "->", "getFirstNonPHI", "(", ")", "!=", "Cond", ")", "return", "false", ";", "Value", "", "B2Op0", "=", "Cond", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "Cond2Op", "=", "Cond", "->", "getPredicate", "(", ")", ";", "TI", "=", "B1", "->", "getTerminator", "(", ")", ";", "BI", "=", "dyn_cast", "<", "BranchInst", ">", "(", "TI", ")", ";", "if", "(", "!", "BI", "\|\|", "!", "BI", "->", "isConditional", "(", ")", ")", "return", "false", ";", "Cond", "=", "dyn_cast", "<", "ICmpInst", ">", "(", "BI", "->", "getCondition", "(", ")", ")", ";", "if", "(", "!", "Cond", ")", "return", "false", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	8,998	[ "}" ]	[ "BaseReg", "=", "LdSt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineFunction", "&", "MF", "=", "", "LdSt", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "unsigned", "Width", "=", "getRegClass", "(", "LdSt", "->", "getDesc", "(", ")", ",", "<NUM_LIT>", ",", "TRI", ",", "MF", ")", "->", "getSize", "(", ")", ";", "Offset", "=", "LdSt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "", "Width", ";", "return", "true", ";", "}", ";" ]
LLVM	WebAssembly	CPP	code_generation	Virtual ISA	8,999	[ "void", "WebAssemblyMCInstLower", "::", "lower", "(", "const", "MachineInstr", "", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "OutMI", ".", "setOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MI", "->", "getDesc", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MI", "->", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "I", ")", ";", "MCOperand", "MCOp", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "MI", "->", "print", "(", "errs", "(", ")", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", "unknown operand type", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MI", "->", "print", "(", "errs", "(", ")", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", "MachineBasicBlock operand should have been rewritten", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "{", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "const", "WebAssemblyFunctionInfo", "&", "MFI", "=", "", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "WebAssemblyFunctionInfo", ">", "(", ")", ";", "unsigned", "WAReg", "=", "MFI", ".", "getWAReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "MCOp", "=", "MCOperand", "::", "createReg", "(", "WAReg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "if", "(", "I", "<", "Desc", ".", "NumOperands", ")", "{", "const", "MCOperandInfo", "&", "Info", "=", "Desc", ".", "OpInfo", "[", "I", "]", ";", "if", "(", "Info", ".", "OperandType", "==", "WebAssembly", "::", "OPERAND_TYPEINDEX", ")", "{", "MCSymbol", "", "Sym", "=", "Printer", ".", "createTempSymbol", "(", "<STR_LIT>", "typeindex", "<STR_LIT>", ")", ";", "SmallVector", "<", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Returns", ";", "SmallVector", "<", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Params", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "defs", "(", ")", ")", "Returns", ".", "push_back", "(", "getType", "(", "MRI", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "explicit_uses", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", ")", "Params", ".", "push_back", "(", "getType", "(", "MRI", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", ";", "if", "(", "WebAssembly", "::", "isCallIndirect", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "Params", ".", "pop_back", "(", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "WebAssembly", "::", "RET_CALL_INDIRECT", ")", "{", "const", "Function", "&", "F", "=", "MI", "->", "getMF", "(", ")", "->", "getFunction", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "MI", "->", "getMF", "(", ")", "->", "getTarget", "(", ")", ";", "Type", "", "RetTy", "=", "F", ".", "getReturnType", "(", ")", ";", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "CallerRetTys", ";", "computeLegalValueVTs", "(", "F", ",", "TM", ",", "RetTy", ",", "CallerRetTys", ")", ";", "valTypesFromMVTs", "(", "CallerRetTys", ",", "Returns", ")", ";", "}", "auto", "", "WasmSym", "=", "cast", "<", "MCSymbolWasm", ">", "(", "Sym", ")", ";", "auto", "Signature", "=", "make_unique", "<", "<STR_LIT>", "::", "<STR_LIT>", ">", "(", "std", "::", "move", "(", "Returns", ")", ",", "std", "::", "move", "(", "Params", ")", ")", ";", "WasmSym", "->", "setSignature", "(", "Signature", ".", "get", "(", ")", ")", ";", "Printer", ".", "addSignature", "(", "std", "::", "move", "(", "Signature", ")", ")", ";", "WasmSym", "->", "setType", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "const", "MCExpr", "", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "WasmSym", ",", "MCSymbolRefExpr", "::", "VK_WASM_TYPEINDEX", ",", "Ctx", ")", ";", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "Expr", ")", ";", "break", ";", "}", "}", "MCOp", "=", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "{", "const", "ConstantFP", "*", "Imm", "=", "MO", ".", "getFPImm", "(", ")", ";", "if", "(", "Imm", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "MCOp", "=", "MCOperand", "::", "createFPImm", "(", "Imm", "->", "getValueAPF", "(", ")", ".", "convertToFloat", "(", ")", ")", ";", "else", "if", "(", "Imm", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "MCOp", "=", "MCOperand", "::", "createFPImm", "(", "Imm", "->", "getValueAPF", "(", ")", ".", "convertToDouble", "(", ")", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "unknown floating point immediate type", "<STR_LIT>", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "MCOp", "=", "lowerSymbolOperand", "(", "MO", ",", "GetGlobalAddressSymbol", "(", "MO", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "assert", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "WebAssembly uses only symbol flags on ExternalSymbols", "<STR_LIT>", ")", ";", "MCOp", "=", "lowerSymbolOperand", "(", "MO", ",", "GetExternalSymbolSymbol", "(", "MO", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MCSymbol", ":", "assert", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "WebAssembly does not use target flags on MCSymbol", "<STR_LIT>", ")", ";", "MCOp", "=", "lowerSymbolOperand", "(", "MO", ",", "MO", ".", "getMCSymbol", "(", ")", ")", ";", "break", ";", "}", "OutMI", ".", "addOperand", "(", "MCOp", ")", ";", "}", "if", "(", "!", "WasmKeepRegisters", ")", "removeRegisterOperands", "(", "MI", ",", "OutMI", ")", ";", "}" ]	[ "The", "instruction", "is", "lowered", "." ]

LLVM

OR1K

CPP

code_generation

CPU

8,900

[ "unsigned", "OR1KRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]

[ "Debug", "information", "queries", "." ]

LLVM

AArch64

TD

stmt_completion

CPU

8,901

[ ",", "[", "{" ]

[ "}", "]", ">", ";", "def", "i64_imm0_65535", ":", "Operand", "<", "i64", ">", ",", "TImmLeaf", "<", "i64" ]

GCC

mips

MD

stmt_completion

CPU

8,902

[ ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>" ]

LLVM

PowerPC

CPP

program_repair

CPU

8,903

[ "<FIXS>", "if", "(", "BinOpDepth", ">=", "MAX_BINOP_DEPTH", ")", "return", "std", "::", "pair", "bool", ",", "bool", ">", "(", "false", ",", "false", ")", ";", "unsigned", "SrcReg1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcReg2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "auto", "Src1Ext", "=", "isSignOrZeroExtended", "(", "SrcReg1", ",", "BinOpDepth", "+", "<NUM_LIT>", ",", "MRI", ")", ";", "auto", "Src2Ext", "=", "isSignOrZeroExtended", "(", "SrcReg2", ",", "BinOpDepth", "+", "<NUM_LIT>", ",", "MRI", ")", ";", "return", "std", "::", "pair", "bool", ",", "bool", ">", "(", "Src1Ext", ".", "first", "&&", "Src2Ext", ".", "first", ",", "Src1Ext", ".", "second", "||", "Src2Ext", ".", "second", ")", ";", "<FIXE>", "<FIXS>", "return", "std", "::", "pair", "bool", ",", "bool", ">", "(", "IsSExt", ",", "IsZExt", ")", ";", "<FIXE>" ]

[ "case", "PPC", "::", "AND", ":", "case", "PPC", "::", "AND8", ":", "{", "<BUGS>", "if", "(", "Depth", ">=", "MAX_DEPTH", ")", "return", "false", ";", "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", ";", "Register", "SrcReg1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "SrcReg2", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "SrcReg1", ")", "||", "!", "Register", "::", "isVirtualRegister", "(", "SrcReg2", ")", ")", "return", "false", ";", "const", "MachineInstr", "*", "MISrc1", "=", "MRI", "->", "getVRegDef", "(", "SrcReg1", ")", ";", "const", "MachineInstr", "*", "MISrc2", "=", "MRI", "->", "getVRegDef", "(", "SrcReg2", ")", ";", "if", "(", "!", "MISrc1", "||", "!", "MISrc2", ")", "return", "false", ";", "if", "(", "SignExt", ")", "return", "isSignOrZeroExtended", "(", "*", "MISrc1", ",", "SignExt", ",", "Depth", "+", "<NUM_LIT>", ")", "&&", "isSignOrZeroExtended", "(", "*", "MISrc2", ",", "SignExt", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "elsereturn", "isSignOrZeroExtended", "(", "*", "MISrc1", ",", "SignExt", ",", "Depth", "+", "<NUM_LIT>", ")", "||", "isSignOrZeroExtended", "(", "*", "MISrc2", ",", "SignExt", ",", "Depth", "+", "<NUM_LIT>", ")", ";", "<BUGE>", "}", "default", ":", "break", ";", "}", "<BUGS>", "return", "false", ";", "<BUGE>", "}", "bool", "PPCInstrInfo", "::", "isBDNZ", "(", "unsigned", "Opcode", ")", "const", "{" ]

LLVM

AArch64

CPP

next_suggestion

CPU

8,904

[ "ScalarDef", "=", "MRI", ".", "getVRegDef", "(", "ScalarDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";" ]

[ "MachineInstr", "*", "ScalarDef", "=", "MRI", ".", "getVRegDef", "(", "MaskDef", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ")", ";", "assert", "(", "ScalarDef", "&&", "<STR_LIT>", "Could not find vreg def of shufflevec index op", "<STR_LIT>", ")", ";", "while", "(", "ScalarDef", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "COPY", ")", "{" ]

LLVM

SystemZ

TD

stmt_completion

CPU

8,905

[ "=", "I2", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

GCC

i386

CPP

stmt_completion

CPU

8,906

[ "_", "A", ",", "(", "_", "_", "v8hf", ")", "_", "_", "B", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m128h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_fnmadd_sh", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128h", "_", "_", "W", ",", "_", "_", "m128h", "_", "_", "A", ",", "_", "_", "m128h", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128h", ")", "_", "_", "builtin_ia32_vfnmaddsh3_maskz", "(", "(", "_", "_", "v8hf", ")", "_", "_", "W", ",", "(", "_", "_", "v8hf", ")", "_" ]

GCC

h8300

MD

next_suggestion

MPU

8,907

[ "<STR_LIT>" ]

[ "(", "define_peephole2", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

LLVM

ARM

TD

next_suggestion

CPU

8,908

[ "string", "cstr", ";" ]

[ "dag", "iops", ";", "string", "ops", ";" ]

GCC

i386

CPP

stmt_completion

CPU

8,909

[ "v16hi", ")", "_", "mm256_avx512_setzero_si256", "(", ")", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_maskz_srli_epi16", "(", "_", "_", "mmask16", "_", "_", "U", ",", "_", "_", "m256i", "_", "_", "A", ",", "const", "int", "_", "_", "imm", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_psrlwi256_mask", "(", "(", "_", "_", "v16hi", ")", "_", "_", "A", ",", "_", "_", "imm", ",", "(", "_", "_" ]

LLVM

ARM64

TD

next_suggestion

CPU

8,910

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Q", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";" ]

GCC

arm

MD

stmt_completion

CPU

8,911

[ ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

GCC

i386

MD

program_repair

CPU

8,912

[ "<FIXS>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", ")", "<FIXE>" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "<BUGS>", "<STR_LIT>", ")", "<BUGE>", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "<BUGS>", "<STR_LIT>", ")", "<BUGE>", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "<BUGS>", "<STR_LIT>", ")", "<BUGE>", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "<BUGS>", "<STR_LIT>", ")", "<BUGE>", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "<BUGS>", "<STR_LIT>", ")", "<BUGE>", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "<BUGS>", "<STR_LIT>", ")", "<BUGE>" ]

LLVM

Z80old

CPP

next_suggestion

MPU

8,913

[ "}" ]

[ "}", "unsigned", "CPUFSWidth", "=", "Key", ".", "size", "(", ")", ";", "FS", "=", "Key", ".", "slice", "(", "CPU", ".", "size", "(", ")", ",", "CPUFSWidth", ")", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "Key", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "llvm", "::", "make_unique", "<", "Z80oldSubtarget", ">", "(", "TargetTriple", ",", "CPU", ",", "FS", ",", "*", "this", ")", ";", "}", "return", "I", ".", "get", "(", ")", ";" ]

GCC

spu

CPP

next_suggestion

MPU

8,914

[ "return", "<NUM_LIT>", ";" ]

[ "enum", "immediate_class", "c", "=", "classify_immediate", "(", "x", ",", "mode", ")", ";", "return", "c", "==", "IC_CPAT", ";", "}" ]

GCC

nios2

MD

next_suggestion

MPU

8,915

[ "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")" ]

LLVM

X86

CPP

next_suggestion

CPU

8,916

[ "}" ]

[ "bool", "hasSlowDivide32", "(", ")", "const", "{", "return", "HasSlowDivide32", ";" ]

GCC

m68k

MD

next_suggestion

MPU

8,917

[ "}", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>", ")", "{", "return", "op", "!", "=", "stack_pointer_rtx", "&", "&", "nonimmediate_operand", "(", "op", ",", "mode", ")" ]

LLVM

X86

CPP

stmt_completion

CPU

8,918

[ ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";" ]

[ "continue", ";", "}", "int", "RootMaskedIdx", "=", "RootMask", "[", "RootIdx", "]", "*", "RootRatio", "+", "i", "%", "RootRatio", ";", "int", "OpIdx", "=", "RootMaskedIdx", "/", "OpRatio", ";", "if", "(", "OpMask", "[", "OpIdx", "]", "<", "<NUM_LIT>", ")", "{", "Mask", ".", "push_back", "(", "OpMask", "[", "OpIdx", "]", ")", ";", "continue", ";", "}", "Mask", ".", "push_back", "(", "OpMask", "[", "OpIdx", "]", "*", "OpRatio", "+", "RootMaskedIdx", "%", "OpRatio", ")", ";", "}", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "HasPSHUFB", "=", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "hasOneUse", "(", ")", "&&", "combineX86ShufflesRecursively", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Root", ",", "Mask", ",", "Depth", "+", "<NUM_LIT>", ",", "HasPSHUFB", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "true", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "assert", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "We only combine unary shuffles!", "<STR_LIT>", ")", ";", "if", "(", "Op", "->", "isOnlyUserOf", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ")", "&&", "combineX86ShufflesRecursively", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Root", ",", "Mask", ",", "Depth", "+", "<NUM_LIT>", ",", "HasPSHUFB", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "true", ";", "break", ";", "}", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "WidenedMask", ";", "while", "(", "Mask", ".", "size", "(", ")", ">", "<NUM_LIT>", "&&", "canWidenShuffleElements", "(", "Mask", ",", "WidenedMask", ")", ")", "{", "Mask", "=", "std", "::", "move", "(", "WidenedMask", ")", ";", "WidenedMask", ".", "clear", "(", ")", ";", "}", "return", "combineX86ShuffleChain", "(", "Op", ",", "Root", ",", "Mask", ",", "Depth", ",", "HasPSHUFB" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,919

[ "let", "InputType", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

8,920

[ "}" ]

[ "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "Size", ";", "++", "I", ")", "StoreVal", "|=", "ByteVal", "<<", "(", "I", "*", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "DAG", ".", "getConstant", "(", "StoreVal", ",", "DL", ",", "MVT", "::", "getIntegerVT", "(", "Size", "*", "<NUM_LIT>", ")", ")", ",", "Dst", ",", "DstPtrInfo", ",", "Alignment", ")", ";" ]

GCC

rs6000

MD

next_suggestion

CPU

8,921

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

WebAssembly

CPP

program_repair

Virtual ISA

8,922

[ "<FIXS>", "PlaceLoopMarker", "(", "MBB", ",", "MF", ",", "ScopeTops", ",", "LoopTops", ",", "TII", ",", "MLI", ")", ";", "<FIXE>", "<FIXS>", "SmallVector", "const", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "Stack", ";", "for", "(", "auto", "&", "MBB", ":", "reverse", "(", "MF", ")", ")", "{", "for", "(", "auto", "&", "MI", ":", "reverse", "(", "MBB", ")", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "WebAssembly", "::", "BLOCK", ":", "assert", "(", "ScopeTops", "[", "Stack", ".", "back", "(", ")", "->", "getNumber", "(", ")", "]", "==", "&", "MBB", "&&", "<STR_LIT>", "Block should be balanced", "<STR_LIT>", ")", ";", "Stack", ".", "pop_back", "(", ")", ";", "break", ";", "case", "WebAssembly", "::", "LOOP", ":", "assert", "(", "Stack", ".", "back", "(", ")", "==", "&", "MBB", "&&", "<STR_LIT>", "Loop top should be balanced", "<STR_LIT>", ")", ";", "Stack", ".", "pop_back", "(", ")", ";", "Stack", ".", "pop_back", "(", ")", ";", "break", ";", "case", "WebAssembly", "::", "END_BLOCK", ":", "Stack", ".", "push_back", "(", "&", "MBB", ")", ";", "break", ";", "case", "WebAssembly", "::", "END_LOOP", ":", "Stack", ".", "push_back", "(", "&", "MBB", ")", ";", "Stack", ".", "push_back", "(", "LoopTops", "[", "&", "MI", "]", ")", ";", "break", ";", "default", ":", "if", "(", "MI", ".", "isTerminator", "(", ")", ")", "{", "SmallVector", "MachineOperand", ",", "<NUM_LIT>", ">", "Ops", "(", "MI", ".", "operands", "(", ")", ")", ";", "while", "(", "MI", ".", "getNumOperands", "(", ")", ">", "<NUM_LIT>", ")", "MI", ".", "RemoveOperand", "(", "MI", ".", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "for", "(", "auto", "MO", ":", "Ops", ")", "{", "if", "(", "MO", ".", "isMBB", "(", ")", ")", "MO", "=", "MachineOperand", "::", "CreateImm", "(", "GetDepth", "(", "Stack", ",", "MO", ".", "getMBB", "(", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MF", ",", "MO", ")", ";", "}", "}", "break", ";", "}", "}", "}", "assert", "(", "Stack", ".", "empty", "(", ")", "&&", "<STR_LIT>", "Control flow should be balanced", "<STR_LIT>", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>" ]

[ "SmallVector", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "ScopeTops", "(", "MF", ".", "getNumBlockIDs", "(", ")", "+", "<NUM_LIT>", ")", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "<BUGS>", "PlaceLoopMarker", "(", "MBB", ",", "MF", ",", "ScopeTops", ",", "TII", ",", "MLI", ")", ";", "<BUGE>", "PlaceBlockMarker", "(", "MBB", ",", "MF", ",", "ScopeTops", ",", "TII", ",", "MLI", ",", "MDT", ")", ";", "}", "<BUGS>", "}", "#", "ifndef", "NDEBUGstatic", "boolIsOnStack", "(", "const", "SmallVectorImpl", "std", "::", "pair", "MachineBasicBlock", "*", ",", "bool", ">>", "&", "Stack", ",", "const", "MachineBasicBlock", "*", "MBB", ")", "{", "for", "(", "const", "auto", "&", "Pair", ":", "Stack", ")", "if", "(", "Pair", ".", "first", "==", "MBB", ")", "return", "true", ";", "return", "false", ";", "<BUGE>", "}", "<BUGS>", "#", "endif", "<BUGE>", "bool", "WebAssemblyCFGStackify", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "********** CFG Stackifying **********\\n", "<STR_LIT>" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

8,923

[ "return", "true", ";" ]

[ "}", "if", "(", "!", "Changed", ")", "return", "false", ";", "assert", "(", "!", "M", ".", "getNamedGlobal", "(", "SetThrewFName", ")", "&&", "<STR_LIT>", "setThrew already exists", "<STR_LIT>", ")", ";", "assert", "(", "!", "M", ".", "getNamedGlobal", "(", "SetTempRet0FName", ")", "&&", "<STR_LIT>", "setTempRet0 already exists", "<STR_LIT>", ")", ";", "SmallVector", "<", "Type", "*", ",", "<NUM_LIT>", ">", "Params", "=", "{", "Int1Ty", ",", "Int32Ty", "}", ";", "FunctionType", "*", "FTy", "=", "FunctionType", "::", "get", "(", "VoidTy", ",", "Params", ",", "false", ")", ";", "Function", "*", "F", "=", "Function", "::", "Create", "(", "FTy", ",", "GlobalValue", "::", "ExternalLinkage", ",", "SetThrewFName", ",", "&", "M", ")", ";", "Argument", "*", "Arg1", "=", "&", "*", "(", "F", "->", "arg_begin", "(", ")", ")", ";", "Argument", "*", "Arg2", "=", "&", "*", "(", "++", "F", "->", "arg_begin", "(", ")", ")", ";", "Arg1", "->", "setName", "(", "<STR_LIT>", "threw", "<STR_LIT>", ")", ";", "Arg2", "->", "setName", "(", "<STR_LIT>", "value", "<STR_LIT>", ")", ";", "BasicBlock", "*", "EntryBB", "=", "BasicBlock", "::", "Create", "(", "C", ",", "<STR_LIT>", "entry", "<STR_LIT>", ",", "F", ")", ";", "BasicBlock", "*", "ThenBB", "=", "BasicBlock", "::", "Create", "(", "C", ",", "<STR_LIT>", "if.then", "<STR_LIT>", ",", "F", ")", ";", "BasicBlock", "*", "EndBB", "=", "BasicBlock", "::", "Create", "(", "C", ",", "<STR_LIT>", "if.end", "<STR_LIT>", ",", "F", ")", ";", "IRB", ".", "SetInsertPoint", "(", "EntryBB", ")", ";", "Value", "*", "Threw", "=", "IRB", ".", "CreateLoad", "(", "ThrewGV", ",", "ThrewGV", "->", "getName", "(", ")", "+", "<STR_LIT>", ".val", "<STR_LIT>", ")", ";", "Value", "*", "Cmp", "=", "IRB", ".", "CreateICmpEQ", "(", "Threw", ",", "IRB", ".", "getFalse", "(", ")", ",", "<STR_LIT>", "cmp", "<STR_LIT>", ")", ";", "IRB", ".", "CreateCondBr", "(", "Cmp", ",", "ThenBB", ",", "EndBB", ")", ";", "IRB", ".", "SetInsertPoint", "(", "ThenBB", ")", ";", "IRB", ".", "CreateStore", "(", "Arg1", ",", "ThrewGV", ")", ";", "IRB", ".", "CreateStore", "(", "Arg2", ",", "ThrewValueGV", ")", ";", "IRB", ".", "CreateBr", "(", "EndBB", ")", ";", "IRB", ".", "SetInsertPoint", "(", "EndBB", ")", ";", "IRB", ".", "CreateRetVoid", "(", ")", ";", "Params", "=", "{", "Int32Ty", "}", ";", "FTy", "=", "FunctionType", "::", "get", "(", "VoidTy", ",", "Params", ",", "false", ")", ";", "F", "=", "Function", "::", "Create", "(", "FTy", ",", "GlobalValue", "::", "ExternalLinkage", ",", "SetTempRet0FName", ",", "&", "M", ")", ";", "F", "->", "arg_begin", "(", ")", "->", "setName", "(", "<STR_LIT>", "value", "<STR_LIT>", ")", ";", "EntryBB", "=", "BasicBlock", "::", "Create", "(", "C", ",", "<STR_LIT>", "entry", "<STR_LIT>", ",", "F", ")", ";", "IRB", ".", "SetInsertPoint", "(", "EntryBB", ")", ";", "IRB", ".", "CreateStore", "(", "&", "*", "F", "->", "arg_begin", "(", ")", ",", "TempRet0GV", ")", ";", "IRB", ".", "CreateRetVoid", "(", ")", ";" ]

LLVM

Hexagon

TD

program_repair

DSP

8,924

[ "<FIXS>", "[", "(", "set", "IntRegs", ":", "$", "dst", ",", "(", "xor", "IntRegs", ":", "$", "src1", ",", "(", "or", "IntRegs", ":", "$", "src2", ",", "IntRegs", ":", "$", "src3", ")", ")", ")", "]", ",", "<FIXE>" ]

[ "def", "XORr_ORrr_V4", ":", "MInst_acc", "(", "outs", "IntRegs", ":", "$", "dst", ")", ",", "(", "ins", "IntRegs", ":", "$", "src1", ",", "IntRegs", ":", "$", "src2", ",", "IntRegs", ":", "$", "src3", ")", ",", "<STR_LIT>", ",", "<BUGS>", "[", "(", "set", "(", "i32", "IntRegs", ":", "$", "dst", ")", ",", "(", "xor", "(", "i32", "IntRegs", ":", "$", "src1", ")", ",", "(", "or", "(", "i32", "IntRegs", ":", "$", "src2", ")", ",", "(", "i32", "IntRegs", ":", "$", "src3", ")", ")", ")", ")", "]", ",", "<BUGE>", "<STR_LIT>", ">", ",", "Requires", "[", "HasV4T", "]", ">", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

8,925

[ ")", ")", ";" ]

[ "if", "(", "X", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ANY_EXTEND", ")", "{", "unsigned", "ExtendBits", "=", "X", ".", "getSimpleValueType", "(", ")", ".", "getSizeInBits", "(", ")", "-", "X", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSimpleValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "X", "=", "X", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MaskLZ", "=", "ExtendBits", ">", "MaskLZ", "?", "<NUM_LIT>", ":", "MaskLZ", "-", "ExtendBits", ";", "ReplacingAnyExtend", "=", "true", ";", "}", "APInt", "MaskedHighBits", "=", "APInt", "::", "getHighBitsSet", "(", "X", ".", "getSimpleValueType", "(", ")", ".", "getSizeInBits", "(", ")", ",", "MaskLZ", ")", ";", "KnownBits", "Known", "=", "DAG", ".", "computeKnownBits", "(", "X", ")", ";", "if", "(", "MaskedHighBits", "!=", "Known", ".", "Zero", ")", "return", "true", ";", "MVT", "VT", "=", "N", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "ReplacingAnyExtend", ")", "{", "assert", "(", "X", ".", "getValueType", "(", ")", "!=", "VT", ")", ";", "SDValue", "NewX", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "SDLoc", "(", "X", ")", ",", "VT", ",", "X", ")", ";", "insertDAGNode", "(", "DAG", ",", "N", ",", "NewX", ")", ";", "X", "=", "NewX", ";", "}", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "NewSRLAmt", "=", "DAG", ".", "getConstant", "(", "ShiftAmt", "+", "AMShiftAmt", ",", "DL", ",", "MVT", "::", "i8", ")", ";", "SDValue", "NewSRL", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "VT", ",", "X", ",", "NewSRLAmt", ")", ";", "SDValue", "NewSHLAmt", "=", "DAG", ".", "getConstant", "(", "AMShiftAmt", ",", "DL", ",", "MVT", "::", "i8", ")", ";", "SDValue", "NewSHL", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "VT", ",", "NewSRL", ",", "NewSHLAmt", ")", ";", "insertDAGNode", "(", "DAG", ",", "N", ",", "NewSRLAmt", ")", ";", "insertDAGNode", "(", "DAG", ",", "N", ",", "NewSRL", ")", ";", "insertDAGNode", "(", "DAG", ",", "N", ",", "NewSHLAmt", ")", ";", "insertDAGNode", "(", "DAG", ",", "N", ",", "NewSHL", ")", ";", "DAG", ".", "ReplaceAllUsesWith", "(", "N", ",", "NewSHL", ")", ";", "DAG", ".", "RemoveDeadNode", "(", "N", ".", "getNode", "(" ]

LLVM

PTX

CPP

next_suggestion

GPU

8,926

[ "}" ]

[ "void", "PTXMCAsmStreamer", "::", "EmitRawText", "(", "StringRef", "String", ")", "{", "if", "(", "!", "String", ".", "empty", "(", ")", "&&", "String", ".", "back", "(", ")", "==", "'", "\\n", "'", ")", "String", "=", "String", ".", "substr", "(", "<NUM_LIT>", ",", "String", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";", "OS", "<<", "String", ";", "EmitEOL", "(", ")", ";" ]

LLVM

Mips

TD

stmt_completion

CPU

8,927

[ "Val", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Value", "=" ]

LLVM

R600

CPP

next_suggestion

GPU

8,928

[ "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";" ]

[ "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPUTargetLowering", "::", "LowerOperation", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BRCOND", ":", "return", "LowerBRCOND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "LOAD", ":", "{", "LoadSDNode", "*", "Load", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Op", ")", ";", "if", "(", "Op", ".", "getValueType", "(", ")", ".", "isVector", "(", ")", "&&", "(", "Load", "->", "getAddressSpace", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Load", "->", "getAddressSpace", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "(", "Load", "->", "getAddressSpace", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "Op", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ">", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "MergedValues", "[", "<NUM_LIT>", "]", "=", "{", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ",", "Load", "->", "getChain", "(", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "MergedValues", ",", "<NUM_LIT>", ",", "SDLoc", "(", "Op", ")", ")", ";", "}", "else", "{", "return", "LowerLOAD", "(", "Op", ",", "DAG", ")", ";", "}", "}", "case", "ISD", "::", "SELECT", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT_CC", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SIGN_EXTEND", ":", "return", "LowerSIGN_EXTEND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "STORE", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ANY_EXTEND", ":", "case", "ISD", "::", "ZERO_EXTEND", ":", "return", "LowerZERO_EXTEND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGlobalAddress", "(", "MFI", ",", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "{", "unsigned", "IntrinsicID", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "unsigned", "NumUserSGPRs", "=", "<NUM_LIT>", ";", "switch", "(", "IntrinsicID", ")", "{", "default", ":", "return", "AMDGPUTargetLowering", "::", "LowerOperation", "(", "Op", ",", "DAG", ")", ";", "case", "Intrinsic", "::", "r600_read_ngroups_x", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<NUM_LIT>", ",", "false", ")", ";", "case", "Intrinsic", "::", "r600_read_ngroups_y", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<NUM_LIT>", ",", "false", ")", ";", "case", "Intrinsic", "::", "r600_read_ngroups_z", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<NUM_LIT>", ",", "false", ")", ";", "case", "Intrinsic", "::", "r600_read_global_size_x", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<NUM_LIT>", ",", "false", ")", ";", "case", "Intrinsic", "::", "r600_read_global_size_y", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<NUM_LIT>", ",", "false", ")", ";", "case", "Intrinsic", "::", "r600_read_global_size_z", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<NUM_LIT>", ",", "false", ")", ";", "case", "Intrinsic", "::", "r600_read_local_size_x", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<NUM_LIT>", ",", "false", ")", ";", "case", "Intrinsic", "::", "r600_read_local_size_y", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<NUM_LIT>", ",", "false", ")", ";", "case", "Intrinsic", "::", "r600_read_local_size_z", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<NUM_LIT>", ",", "false", ")", ";", "case", "Intrinsic", "::", "r600_read_tgid_x", ":", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "AMDGPU", "::", "SReg_32RegClass", ",", "AMDGPU", "::", "SReg_32RegClass", ".", "getRegister", "(", "NumUserSGPRs", "+", "<NUM_LIT>", ")", ",", "VT", ")", ";", "case", "Intrinsic", "::", "r600_read_tgid_y", ":", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "AMDGPU", "::", "SReg_32RegClass", ",", "AMDGPU", "::", "SReg_32RegClass", ".", "getRegister", "(", "NumUserSGPRs", "+", "<NUM_LIT>", ")", ",", "VT", ")", ";", "case", "Intrinsic", "::", "r600_read_tgid_z", ":", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "AMDGPU", "::", "SReg_32RegClass", ",", "AMDGPU", "::", "SReg_32RegClass", ".", "getRegister", "(", "NumUserSGPRs", "+", "<NUM_LIT>", ")", ",", "VT", ")", ";", "case", "Intrinsic", "::", "r600_read_tidig_x", ":", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "AMDGPU", "::", "VReg_32RegClass", ",", "AMDGPU", "::", "VGPR0", ",", "VT", ")", ";", "case", "Intrinsic", "::", "r600_read_tidig_y", ":", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "AMDGPU", "::", "VReg_32RegClass", ",", "AMDGPU", "::", "VGPR1", ",", "VT", ")", ";", "case", "Intrinsic", "::", "r600_read_tidig_z", ":", "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "AMDGPU", "::", "VReg_32RegClass", ",", "AMDGPU", "::", "VGPR2", ",", "VT", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOInvariant", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Ops", ",", "VT", ",", "MMO", ")", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "LowerSampleIntrinsic", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "LowerSampleIntrinsic", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "LowerSampleIntrinsic", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "LowerSampleIntrinsic", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "Op", ",", "DAG", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "case", "ISD", "::", "INTRINSIC_VOID", ":" ]

LLVM

Hexagon

TD

stmt_completion

DSP

8,929

[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "C2_vmux", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_b4b5c03a", ",", "TypeALU64", ">", ",", "Enc_329361", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]

GCC

aarch64

CPP

stmt_completion

CPU

8,930

[ "->", "x_aarch64_override_tune_string", "==", "NULL", ")", "return", "false", ";" ]

[ "if", "(", "always_inline", ")", "return", "true", ";", "if", "(", "caller_opts", "->", "x_aarch64_cmodel_var", "!=", "callee_opts", "->", "x_aarch64_cmodel_var", ")", "return", "false", ";", "if", "(", "caller_opts", "->", "x_aarch64_tls_dialect", "!=", "callee_opts", "->", "x_aarch64_tls_dialect", ")", "return", "false", ";", "if", "(", "!", "aarch64_tribools_ok_for_inlining_p", "(", "caller_opts", "->", "x_aarch64_fix_a53_err835769", ",", "callee_opts", "->", "x_aarch64_fix_a53_err835769", ",", "<NUM_LIT>", ",", "TARGET_FIX_ERR_A53_835769_DEFAULT", ")", ")", "return", "false", ";", "if", "(", "!", "aarch64_tribools_ok_for_inlining_p", "(", "caller_opts", "->", "x_aarch64_fix_a53_err843419", ",", "callee_opts", "->", "x_aarch64_fix_a53_err843419", ",", "<NUM_LIT>", ",", "TARGET_FIX_ERR_A53_843419", ")", ")", "return", "false", ";", "if", "(", "!", "aarch64_tribools_ok_for_inlining_p", "(", "caller_opts", "->", "x_flag_omit_leaf_frame_pointer", ",", "callee_opts", "->", "x_flag_omit_leaf_frame_pointer", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "callee_opts", "->", "x_aarch64_override_tune_string", "!=", "NULL", "&&", "caller_opts" ]

GCC

rs6000

MD

stmt_completion

CPU

8,931

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "GPR", "(", "match_operand", ":", "GPR", "<NUM_LIT>" ]

GCC

arm

CPP

stmt_completion

CPU

8,932

[ "_", "_", "b", ",", "_", "_", "c", ")", ";" ]

[ "vsriq_n_s32", "(", "int32x4_t", "_", "_", "a", ",", "int32x4_t", "_", "_", "b", ",", "const", "int", "_", "_", "c", ")", "{", "return", "(", "int32x4_t", ")", "_", "_", "builtin_neon_vsri_nv4si", "(", "_", "_", "a", "," ]

LLVM

Mips

TD

next_suggestion

CPU

8,933

[ "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";" ]

[ "dag", "OutOperandList", "=", "(", "outs", "ACC64DSPOpnd", ":", "$", "ac", ")", ";", "dag", "InOperandList", "=", "(", "ins", "GPR32Opnd", ":", "$", "rs", ",", "ACC64DSPOpnd", ":", "$", "acin", ")", ";" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

8,934

[ "NewImm", ";" ]

[ "break", ";", "}", "return", "false", ";", "}", "case", "PPC", "::", "RLDICL", ":", "case", "PPC", "::", "RLDICLo", ":", "case", "PPC", "::", "RLDICL_32", ":", "case", "PPC", "::", "RLDICL_32_64", ":", "{", "int64_t", "SH", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "MB", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "APInt", "InVal", "(", "(", "Opc", "==", "PPC", "::", "RLDICL", "||", "Opc", "==", "PPC", "::", "RLDICLo", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "SExtImm", ",", "true", ")", ";", "InVal", "=", "InVal", ".", "rotl", "(", "SH", ")", ";", "uint64_t", "Mask", "=", "(", "<NUM_LIT>", "LLU", "<<", "(", "<NUM_LIT>", "-", "MB", "+", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", ";", "InVal", "&=", "Mask", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "InVal", ".", "getSExtValue", "(", ")", ")", "||", "(", "Opc", "==", "PPC", "::", "RLDICLo", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "InVal", ".", "getSExtValue", "(", ")", ")", ")", ")", "{", "ReplaceWithLI", "=", "true", ";", "Is64BitLI", "=", "Opc", "!=", "PPC", "::", "RLDICL_32", ";", "NewImm", "=", "InVal", ".", "getSExtValue", "(", ")", ";", "SetCR", "=", "Opc", "==", "PPC", "::", "RLDICLo", ";", "if", "(", "SetCR", "&&", "(", "SExtImm", "&", "NewImm", ")", "!=", "NewImm", ")", "return", "false", ";", "break", ";", "}", "return", "false", ";", "}", "case", "PPC", "::", "RLWINM", ":", "case", "PPC", "::", "RLWINM8", ":", "case", "PPC", "::", "RLWINMo", ":", "case", "PPC", "::", "RLWINM8o", ":", "{", "int64_t", "SH", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "MB", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "ME", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "APInt", "InVal", "(", "<NUM_LIT>", ",", "SExtImm", ",", "true", ")", ";", "InVal", "=", "InVal", ".", "rotl", "(", "SH", ")", ";", "uint64_t", "Mask", "=", "(", "(", "<NUM_LIT>", "LLU", "<<", "(", "<NUM_LIT>", "-", "MB", ")", ")", "-", "<NUM_LIT>", ")", "&", "~", "(", "(", "<NUM_LIT>", "LLU", "<<", "(", "<NUM_LIT>", "-", "ME", ")", ")", "-", "<NUM_LIT>", ")", ";", "InVal", "&=", "Mask", ";", "bool", "ValueFits", "=", "isUInt", "<", "<NUM_LIT>", ">", "(", "InVal", ".", "getSExtValue", "(", ")", ")", ";", "ValueFits", "|=", "(", "(", "Opc", "==", "PPC", "::", "RLWINMo", "||", "Opc", "==", "PPC", "::", "RLWINM8o", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "InVal", ".", "getSExtValue", "(", ")", ")", ")", ";", "if", "(", "ValueFits", ")", "{", "ReplaceWithLI", "=", "true", ";", "Is64BitLI", "=", "Opc", "==", "PPC", "::", "RLWINM8", "||", "Opc", "==", "PPC", "::", "RLWINM8o", ";", "NewImm", "=", "InVal", ".", "getSExtValue", "(", ")", ";", "SetCR", "=", "Opc", "==", "PPC", "::", "RLWINMo", "||", "Opc", "==", "PPC", "::", "RLWINM8o", ";", "if", "(", "SetCR", "&&", "(", "SExtImm", "&", "NewImm", ")", "!=", "NewImm", ")", "return", "false", ";", "break", ";", "}", "return", "false", ";", "}", "case", "PPC", "::", "ORI", ":", "case", "PPC", "::", "ORI8", ":", "case", "PPC", "::", "XORI", ":", "case", "PPC", "::", "XORI8", ":", "{", "int64_t", "LogicalImm", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "Result", "=", "<NUM_LIT>", ";", "if", "(", "Opc", "==", "PPC", "::", "ORI", "||", "Opc", "==", "PPC", "::", "ORI8", ")", "Result", "=", "LogicalImm", "|", "SExtImm", ";", "else", "Result", "=", "LogicalImm", "^", "SExtImm", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Result", ")", ")", "{", "ReplaceWithLI", "=", "true", ";", "Is64BitLI", "=", "Opc", "==", "PPC", "::", "ORI8", "||", "Opc", "==", "PPC", "::", "XORI8", ";", "NewImm", "=", "Result", ";", "break", ";", "}", "return", "false", ";", "}", "}", "if", "(", "ReplaceWithLI", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Replacing instruction:\\n", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", ".", "dump", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Fed by:\\n", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "DefMI", "->", "dump", "(", ")", ")", ";", "LoadImmediateInfo", "LII", ";", "LII", ".", "Imm", "=" ]

GCC

s390

MD

next_suggestion

MPU

8,935

[ "<STR_LIT>" ]

[ "(", "unspec_volatile", ":", "CCRAW", "[", "(", "const_int", "TBEGINC_MASK", ")", "]", "UNSPECV_TBEGINC", ")", ")", "]" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

8,936

[ "for", "(", "MCPhysReg", "Reg", ":", "MFI", "->", "getAGPRSpillVGPRs", "(", ")", ")", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";" ]

[ "BitVector", "SIRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "EXEC", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "FLAT_SCR", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "M0", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "SRC_VCCZ", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "SRC_EXECZ", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "SRC_SCC", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "SRC_SHARED_BASE", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "SRC_SHARED_LIMIT", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "SRC_PRIVATE_BASE", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "SRC_PRIVATE_LIMIT", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "SRC_POPS_EXITING_WAVE_ID", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "XNACK_MASK", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "LDS_DIRECT", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "TBA", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "TMA", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "TTMP0_TTMP1", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "TTMP2_TTMP3", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "TTMP4_TTMP5", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "TTMP6_TTMP7", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "TTMP8_TTMP9", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "TTMP10_TTMP11", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "TTMP12_TTMP13", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "TTMP14_TTMP15", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "SGPR_NULL", ")", ";", "if", "(", "isWave32", ")", "{", "Reserved", ".", "set", "(", "AMDGPU", "::", "VCC", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "VCC_HI", ")", ";", "}", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "AMDGPU", "::", "SGPR_32RegClass", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "AMDGPU", "::", "SGPR_32RegClass", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumVGPRs", "=", "AMDGPU", "::", "VGPR_32RegClass", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumVGPRs", ";", "i", "<", "TotalNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "AMDGPU", "::", "VGPR_32RegClass", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "Reg", "=", "AMDGPU", "::", "AGPR_32RegClass", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "if", "(", "!", "ST", ".", "hasMAIInsts", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MaxNumVGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "AMDGPU", "::", "AGPR_32RegClass", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "}", "const", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "unsigned", "ScratchRSrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "ScratchRSrcReg", "!=", "AMDGPU", "::", "NoRegister", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchRSrcReg", ")", ";", "}", "unsigned", "StackPtrReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "if", "(", "StackPtrReg", "!=", "AMDGPU", "::", "NoRegister", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "StackPtrReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "StackPtrReg", ")", ")", ";", "}", "unsigned", "FrameReg", "=", "MFI", "->", "getFrameOffsetReg", "(", ")", ";", "if", "(", "FrameReg", "!=", "AMDGPU", "::", "NoRegister", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "FrameReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "FrameReg", ")", ")", ";", "}", "for", "(", "unsigned", "Reg", ":", "MFI", "->", "WWMReservedRegs", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}" ]

LLVM

M680x0

CPP

stmt_completion

MPU

8,937

[ ":" ]

[ "case", "ISD", "::", "SETNE", ":", "return", "M680x0", "::", "COND_NE", ";", "case", "ISD", "::", "SETULT", ":", "return", "M680x0", "::", "COND_CS", ";", "case", "ISD", "::", "SETUGE", ":", "return", "M680x0", "::", "COND_CC", ";", "case", "ISD", "::", "SETUGT", ":", "return", "M680x0", "::", "COND_HI", ";", "case", "ISD", "::", "SETULE" ]

LLVM

X86

CPP

next_suggestion

CPU

8,938

[ "if", "(", "RepeatedMask", "[", "i", "%", "LaneSize", "]", "==", "SM_SentinelUndef", ")", "RepeatedMask", "[", "i", "%", "LaneSize", "]", "=", "LocalM", ";" ]

[ "if", "(", "Mask", "[", "i", "]", "==", "SM_SentinelZero", ")", "{", "if", "(", "!", "isUndefOrZero", "(", "RepeatedMask", "[", "i", "%", "LaneSize", "]", ")", ")", "return", "false", ";", "RepeatedMask", "[", "i", "%", "LaneSize", "]", "=", "SM_SentinelZero", ";", "continue", ";", "}", "if", "(", "(", "Mask", "[", "i", "]", "%", "Size", ")", "/", "LaneSize", "!=", "i", "/", "LaneSize", ")", "return", "false", ";", "int", "LocalM", "=", "Mask", "[", "i", "]", "<", "Size", "?", "Mask", "[", "i", "]", "%", "LaneSize", ":", "Mask", "[", "i", "]", "%", "LaneSize", "+", "LaneSize", ";" ]

LLVM

AMDGPU

CPP

program_repair

GPU

8,939

[ "<FIXS>", "<FIXE>", "<FIXS>", "DAG", ".", "getConstant", "(", "PartOffset", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "DAG", ".", "getUNDEF", "(", "MVT", "::", "i32", ")", ",", "PtrInfo", ",", "<FIXE>" ]

[ "unsigned", "ValBase", "=", "ArgLocs", "[", "In", ".", "getOrigArgIndex", "(", ")", "]", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "PartOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "<BUGS>", "unsigned", "Offset", "=", "Subtarget", "->", "getExplicitKernelArgOffset", "(", "MF", ".", "getFunction", "(", ")", ")", "+", "VA", ".", "getLocMemOffset", "(", ")", ";", "<BUGE>", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ",", "PartOffset", "-", "ValBase", ")", ";", "SDValue", "Arg", "=", "DAG", ".", "getLoad", "(", "ISD", "::", "UNINDEXED", ",", "Ext", ",", "VT", ",", "DL", ",", "Chain", ",", "<BUGS>", "DAG", ".", "getConstant", "(", "Offset", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "DAG", ".", "getUNDEF", "(", "MVT", "::", "i32", ")", ",", "PtrInfo", ",", "<BUGE>", "MemVT", ",", "<NUM_LIT>", ",", "MachineMemOperand", "::", "MONonTemporal", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";" ]

GCC

aarch64

MD

program_repair

CPU

8,940

[ "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

8,941

[ "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

[ "SDValue", "New", "=", "CurDAG", "->", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "VT", ",", "In", ",", "Mask", ")", ";", "if", "(", "N", "!=", "New", ".", "getNode", "(", ")", ")", "{", "insertDAGNode", "(", "CurDAG", ",", "N", ",", "Mask", ")", ";", "insertDAGNode", "(", "CurDAG", ",", "N", ",", "New", ")", ";", "ReplaceNode", "(", "N", ",", "New", ".", "getNode", "(", ")", ")", ";", "N", "=", "New", ".", "getNode", "(", ")", ";", "}", "if", "(", "!", "N", "->", "isMachineOpcode", "(", ")", ")", "SelectCode", "(", "N", ")", ";", "return", "true", ";", "}", "}", "unsigned", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "Subtarget", "->", "hasMiscellaneousExtensions", "(", ")", ")", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "EVT", "OpcodeVT", "=", "MVT", "::", "i64", ";", "if", "(", "VT", "==", "MVT", "::", "i32", "&&", "Subtarget", "->", "hasHighWord", "(", ")", "&&", "RISBG", ".", "Start", ">=", "<NUM_LIT>", "&&", "RISBG", ".", "End", ">=", "RISBG", ".", "Start", "&&", "(", "(", "RISBG", ".", "Start", "+", "RISBG", ".", "Rotate", ")", "&", "<NUM_LIT>", ")", ">=", "<NUM_LIT>", "&&", "(", "(", "RISBG", ".", "End", "+", "RISBG", ".", "Rotate", ")", "&", "<NUM_LIT>", ")", ">=", "(", "(", "RISBG", ".", "Start", "+", "RISBG", ".", "Rotate", ")", "&", "<NUM_LIT>", ")", ")", "{" ]

LLVM

ARM

CPP

stmt_completion

CPU

8,942

[ "isRWPI", "(", ")", ";" ]

[ "bool", "ARMTargetLowering", "::", "useLoadStackGuardNode", "(", ")", "const", "{", "return", "!", "Subtarget", "->", "isROPI", "(", ")", "&&", "!", "Subtarget", "->" ]

LLVM

Mips

CPP

next_suggestion

CPU

8,943

[ "clearFeatureBits", "(", "Mips", "::", "FeatureMips3D", ",", "<STR_LIT>", "mips3d", "<STR_LIT>", ")", ";" ]

[ "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", "unexpected token, expected end of statement", "<STR_LIT>", ")", ";", "return", "false", ";", "}" ]

GCC

m32r

CPP

stmt_completion

MPU

8,944

[ "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", "return", "<NUM_LIT>", ";" ]

[ "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "(", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", ")", "&&", "(", "CONST_INT_P", "(" ]

LLVM

Hexagon

TD

stmt_completion

DSP

8,945

[ "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Mu2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Mu2", "{", "<NUM_LIT>", "-" ]

GCC

arm

CPP

stmt_completion

CPU

8,946

[ "_", "_", "c", ")", ";" ]

[ "return", "(", "int8x16_t", ")", "_", "_", "builtin_neon_vsras_nv16qi", "(", "_", "_", "a", ",", "_", "_", "b", "," ]

LLVM

SPIRV

CPP

next_suggestion

Virtual ISA

8,947

[ "}" ]

[ "while", "(", "MI", ".", "getOperand", "(", "NumOp", ")", ".", "isReg", "(", ")", ")", "{", "MachineOperand", "&", "MOp", "=", "MI", ".", "getOperand", "(", "NumOp", ")", ";", "MachineInstr", "*", "ConstMI", "=", "MRI", ".", "getVRegDef", "(", "MOp", ".", "getReg", "(", ")", ")", ";", "assert", "(", "ConstMI", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "G_CONSTANT", ")", ";", "MI", ".", "removeOperand", "(", "NumOp", ")", ";", "MI", ".", "addOperand", "(", "MachineOperand", "::", "CreateImm", "(", "ConstMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getCImm", "(", ")", "->", "getZExtValue", "(", ")", ")", ")", ";", "if", "(", "MRI", ".", "use_empty", "(", "ConstMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "ToErase", ".", "push_back", "(", "ConstMI", ")", ";", "}", "}", "}", "for", "(", "MachineInstr", "*", "MI", ":", "ToErase", ")", "MI", "->", "eraseFromParent", "(", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

8,948

[ "(", ")", ")", ")", "return", "SDValue", "(", ")", ";" ]

[ "static", "SDValue", "detectAVX512USatPattern", "(", "SDValue", "In", ",", "EVT", "VT", ",", "const", "X86Subtarget", "&", "Subtarget", ",", "const", "TargetLowering", "&", "TLI", ")", "{", "if", "(", "!", "TLI", ".", "isTypeLegal", "(", "In", ".", "getValueType" ]

GCC

sparc

MD

next_suggestion

CPU

8,949

[ "}", ")" ]

[ "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "{", "operands", "[", "<NUM_LIT>", "]", "=", "widen_mem_for_ldd_peep", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "DFmode", ")", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "DFmode", ",", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]

LLVM

R600

CPP

next_suggestion

GPU

8,950

[ "FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";" ]

[ "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

8,951

[ ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>" ]

GCC

nios2

CPP

next_suggestion

MPU

8,952

[ "return", "gen_rtx_PLUS", "(", "Pmode", ",", "pic_offset_table_rtx", ",", "offset", ")", ";" ]

[ "static", "rtx", "nios2_got_address", "(", "rtx", "loc", ",", "int", "unspec", ")", "{", "rtx", "offset", "=", "nios2_unspec_offset", "(", "loc", ",", "unspec", ")", ";", "crtl", "->", "uses_pic_offset_table", "=", "<NUM_LIT>", ";", "if", "(", "nios2_large_offset_p", "(", "unspec", ")", ")", "return", "force_reg", "(", "Pmode", ",", "nios2_large_got_address", "(", "offset", ",", "NULL_RTX", ")", ")", ";" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

8,953

[ ",", "PtrVT", ",", "MOHiFlag", ")", ";" ]

[ "return", "MatAddr", ";", "}", "if", "(", "Subtarget", ".", "is64BitELFABI", "(", ")", "||", "Subtarget", ".", "isAIXABI", "(", ")", ")", "{", "setUsesTOCBasePtr", "(", "DAG", ")", ";", "SDValue", "GA", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ")", ";", "return", "getTOCEntry", "(", "DAG", ",", "SDLoc", "(", "JT", ")", ",", "GA", ")", ";", "}", "unsigned", "MOHiFlag", ",", "MOLoFlag", ";", "bool", "IsPIC", "=", "isPositionIndependent", "(", ")", ";", "getLabelAccessInfo", "(", "IsPIC", ",", "Subtarget", ",", "MOHiFlag", ",", "MOLoFlag", ")", ";", "if", "(", "IsPIC", "&&", "Subtarget", ".", "isSVR4ABI", "(", ")", ")", "{", "SDValue", "GA", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "getTOCEntry", "(", "DAG", ",", "SDLoc", "(", "GA", ")", ",", "GA", ")", ";", "}", "SDValue", "JTIHi", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,954

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_addh_h16_ll", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_679309b8", ",", "TypeALU64", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

SystemZ

TD

next_suggestion

CPU

8,955

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

AVR

CPP

stmt_completion

MPU

8,956

[ "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "invalid register on avrtiny", "<STR_LIT>", ")", ";" ]

[ "bool", "AVRAsmParser", "::", "tryParseRegisterOperand", "(", "OperandVector", "&", "Operands", ")", "{", "int", "RegNo", "=", "parseRegister", "(", ")", ";", "if", "(", "RegNo", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "<=", "RegNo", "&&", "RegNo", "<=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "STI", ".", "hasFeature", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return" ]

GCC

h8300

MD

next_suggestion

MPU

8,957

[ "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operator", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "[", "(", "zero_extract", ":", "HI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>" ]

GCC

spu

MD

next_suggestion

MPU

8,958

[ "(", "sign_extend", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]" ]

[ "(", "unspec", ":", "HI", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_SUMB", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,959

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

8,960

[ "let", "RenderMethod", "=", "<STR_LIT>", ";" ]

[ "def", "MacAccAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

8,961

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Zm", ";", "bits", "<", "<NUM_LIT>", ">", "Zn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz8_64", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,962

[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isCall", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "R29", "]", ";", "let", "Defs", "=", "[", "PC", ",", "R31", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ";" ]

GCC

sh

CPP

next_suggestion

CPU

8,963

[ "output_asm_insn", "(", "<STR_LIT>", ".long\t%O2-%O0", "<STR_LIT>", ",", "&", "this_jmp", ".", "lab", ")", ";" ]

[ "if", "(", "TARGET_SH5", ")", "output_asm_insn", "(", "<STR_LIT>", "lds\tr13,macl", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", "mov.l\tr13,@-r15", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "jump", ",", "&", "this_jmp", ".", "lab", ")", ";", "if", "(", "TARGET_SH5", ")", "output_asm_insn", "(", "<STR_LIT>", "sts\tmacl,r13", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", "mov.l\t@r15+,r13", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "far", "&&", "flag_pic", "&&", "TARGET_SH2", ")", "{", "braf_base_lab", "=", "gen_label_rtx", "(", ")", ";", "(", "*", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "asm_out_file", ",", "<STR_LIT>", "L", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "braf_base_lab", ")", ")", ";", "}", "if", "(", "far", ")", "output_asm_insn", "(", "<STR_LIT>", ".align\t2", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "(", "*", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "asm_out_file", ",", "<STR_LIT>", "L", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "this_jmp", ".", "lab", ")", ")", ";", "this_jmp", ".", "op", "=", "op", ";", "if", "(", "far", "&&", "flag_pic", ")", "{", "if", "(", "TARGET_SH2", ")", "this_jmp", ".", "lab", "=", "braf_base_lab", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

8,964

[ ")", ")", ")" ]

[ "(", "define_split", "[", "(", "set", "(", "match_operand", ":", "CC", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "compare", ":", "CC", "(", "and", ":", "DI", "(", "ashift", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>" ]

LLVM

X86

TD

program_repair

CPU

8,965

[ "<FIXS>", "def", "alignedloadv8f32", ":", "PatFrag", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "v8f32", "(", "alignedload", "node", ":", "$", "ptr", ")", ")", ">", ";", "def", "alignedloadv4f64", ":", "PatFrag", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "v4f64", "(", "alignedload", "node", ":", "$", "ptr", ")", ")", ">", ";", "def", "alignedloadv4i64", ":", "PatFrag", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "v4i64", "(", "alignedload", "node", ":", "$", "ptr", ")", ")", ">", ";", "def", "alignedloadv8i32", ":", "PatFrag", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "v8i32", "(", "alignedload", "node", ":", "$", "ptr", ")", ")", ">", ";", "def", "alignedloadv16i16", ":", "PatFrag", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "v16i16", "(", "alignedload", "node", ":", "$", "ptr", ")", ")", ">", ";", "def", "alignedloadv32i8", ":", "PatFrag", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "v32i8", "(", "alignedload", "node", ":", "$", "ptr", ")", ")", ">", ";", "<FIXE>" ]

[ "(", "v2f64", "(", "alignedload", "node", ":", "$", "ptr", ")", ")", ">", ";", "def", "alignedloadv2i64", ":", "PatFrag", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "v2i64", "(", "alignedload", "node", ":", "$", "ptr", ")", ")", ">", ";", "<BUGS>", "def", "alignedloadv8f32", ":", "PatFrag", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "v8f32", "(", "alignedload", "node", ":", "$", "ptr", ")", ")", ">", ";", "def", "alignedloadv4f64", ":", "PatFrag", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "v4f64", "(", "alignedload", "node", ":", "$", "ptr", ")", ")", ">", ";", "def", "alignedloadv4i64", ":", "PatFrag", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "v4i64", "(", "alignedload", "node", ":", "$", "ptr", ")", ")", ">", ";", "<BUGE>", "def", "alignedloadv16f32", ":", "PatFrag", "(", "ops", "node", ":", "$", "ptr", ")", "," ]

LLVM

AArch64

CPP

next_suggestion

CPU

8,966

[ "return", "true", ";" ]

[ "if", "(", "Op", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "!=", "MVT", "::", "i64", ")", "SplatVal", "=", "(", "int32_t", ")", "SplatVal", ";", "Negated", "=", "false", ";", "if", "(", "isPowerOf2_64", "(", "SplatVal", ")", ")", "return", "true", ";", "Negated", "=", "true", ";", "if", "(", "isPowerOf2_64", "(", "-", "SplatVal", ")", ")", "{", "SplatVal", "=", "-", "SplatVal", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

8,967

[ "}" ]

[ "void", "setModuleFeatureBits", "(", "uint64_t", "Feature", ",", "StringRef", "FeatureString", ")", "{", "setFeatureBits", "(", "Feature", ",", "FeatureString", ")", ";", "AssemblerOptions", ".", "front", "(", ")", "->", "setFeatures", "(", "STI", ".", "getFeatureBits", "(", ")", ")", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

8,968

[ "let", "isCodeGenOnly", "=", "<NUM_LIT>", ";" ]

[ "dag", "OutOperandList", "=", "oops", ";", "dag", "InOperandList", "=", "iops", ";", "let", "Pattern", "=", "pattern", ";" ]

GCC

fr30

MD

next_suggestion

DSP

8,969

[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]

[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]

GCC

aarch64

CPP

code_generation

CPU

8,970

[ "void", "func_fma_steering", "::", "rename_fma_trees", "(", ")", "{", "this", "->", "dfs", "(", "dispatch_forest", ",", "NULL", ",", "rename_fma_node", ",", "true", ")", ";", "if", "(", "dump_file", "&&", "!", "this", "->", "m_fma_forests", ".", "empty", "(", ")", ")", "{", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "Function %s has ", "<STR_LIT>", ",", "current_function_name", "(", ")", ")", ";", "if", "(", "this", "->", "m_fpu_balance", "==", "<NUM_LIT>", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "perfect balance of FMUL/FMA chains between the ", "<STR_LIT>", "<STR_LIT>", "two FPU pipelines\\n", "<STR_LIT>", ")", ";", "else", "if", "(", "this", "->", "m_fpu_balance", ">", "<NUM_LIT>", ")", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "%d more FMUL/FMA chains scheduled on the second ", "<STR_LIT>", "<STR_LIT>", "FPU pipeline\\n", "<STR_LIT>", ",", "this", "->", "m_fpu_balance", ")", ";", "else", "fprintf", "(", "dump_file", ",", "<STR_LIT>", "%d more FMUL/FMA chains scheduled on the first ", "<STR_LIT>", "<STR_LIT>", "FPU pipeline\\n", "<STR_LIT>", ",", "-", "this", "->", "m_fpu_balance", ")", ";", "}", "}" ]

[ "Perform", "the", "renaming", "of", "all", "chains", "with", "FMUL", "or", "FMADD/FMSUB", "involved", "with", "the", "objective", "of", "keeping", "FPU", "pipeline", "balanced", "in", "term", "of", "instructions", "and", "having", "FMADD/FMSUB", "with", "dependencies", "on", "previous", "FMUL", "or", "FMADD/FMSUB", "be", "scheduled", "on", "the", "same", "pipeline", "." ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

8,971

[ ")", ";" ]

[ "}", "bool", "TransSlotOccupied", "=", "OccupiedSlotsMask", "&", "<NUM_LIT>", ";", "if", "(", "!", "TransSlotOccupied", "&&", "VLIW5", ")", "{", "if", "(", "!", "AvailableAlus", "[", "AluTrans", "]", ".", "empty", "(", ")", ")", "{", "OccupiedSlotsMask", "|=", "<NUM_LIT>", ";", "return", "PopInst", "(", "AvailableAlus", "[", "AluTrans", "]", ",", "false", ")", ";", "}", "SUnit", "*", "SU", "=", "AttemptFillSlot", "(", "<NUM_LIT>", ",", "true", ")", ";", "if", "(", "SU", ")", "{", "OccupiedSlotsMask", "|=", "<NUM_LIT>", ";", "return", "SU", ";", "}", "}", "for", "(", "int", "Chan", "=", "<NUM_LIT>", ";", "Chan", ">", "-", "<NUM_LIT>", ";", "--", "Chan", ")", "{", "bool", "isOccupied", "=", "OccupiedSlotsMask", "&", "(", "<NUM_LIT>", "<<", "Chan", ")", ";", "if", "(", "!", "isOccupied", ")", "{", "SUnit", "*", "SU", "=", "AttemptFillSlot", "(", "Chan", ",", "false", ")", ";", "if", "(", "SU", ")", "{", "OccupiedSlotsMask", "|=", "(", "<NUM_LIT>", "<<", "Chan", ")", ";", "InstructionsGroupCandidate", ".", "push_back", "(", "SU", "->", "getInstr", "(", ")" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

8,972

[ "}" ]

[ "Value", "*", "NewRsrc", "=", "IRB", ".", "CreateIntrinsic", "(", "IID", ",", "{", "RealRsrc", "->", "getType", "(", ")", "}", ",", "{", "InvPtr", ",", "Size", ",", "RealRsrc", "}", ")", ";", "copyMetadata", "(", "NewRsrc", ",", "&", "I", ")", ";", "NewRsrc", "->", "takeName", "(", "&", "I", ")", ";", "SplitUsers", ".", "insert", "(", "&", "I", ")", ";", "I", ".", "replaceAllUsesWith", "(", "NewRsrc", ")", ";", "return", "{", "nullptr", ",", "nullptr", "}", ";", "}", "case", "Intrinsic", "::", "launder_invariant_group", ":", "case", "Intrinsic", "::", "strip_invariant_group", ":", "{", "Value", "*", "Ptr", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isSplitFatPtr", "(", "Ptr", "->", "getType", "(", ")", ")", ")", "return", "{", "nullptr", ",", "nullptr", "}", ";", "IRB", ".", "SetInsertPoint", "(", "&", "I", ")", ";", "auto", "[", "Rsrc", ",", "Off", "]", "=", "getPtrParts", "(", "Ptr", ")", ";", "Value", "*", "NewRsrc", "=", "IRB", ".", "CreateIntrinsic", "(", "IID", ",", "{", "Rsrc", "->", "getType", "(", ")", "}", ",", "{", "Rsrc", "}", ")", ";", "copyMetadata", "(", "NewRsrc", ",", "&", "I", ")", ";", "NewRsrc", "->", "takeName", "(", "&", "I", ")", ";", "SplitUsers", ".", "insert", "(", "&", "I", ")", ";", "return", "{", "NewRsrc", ",", "Off", "}", ";" ]

LLVM

Teak

TD

next_suggestion

DSP

8,973

[ "}", "]", ">", "{", "let", "IsLoad", "=", "<NUM_LIT>", ";" ]

[ "int", "offs", "=", "cast", "<", "ConstantSDNode", ">", "(", "ld", "-", ">", "getOffset", "(", ")", ")", "-", ">", "getSExtValue", "(", ")", ";", "return", "(", "idxMode", "=", "=", "ISD", ":", ":", "POST_INC", "&", "&", "offs", "=", "=", "-", "<NUM_LIT>", ")", "|", "|", "(", "idxMode", "=", "=", "ISD", ":", ":", "POST_DEC", "&", "&", "offs", "=", "=", "<NUM_LIT>", ")", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

8,974

[ "}" ]

[ "else", "UnwindOpAsm", ".", "EmitRegSave", "(", "Mask", ")", ";", "}", "else", "if", "(", "Idx", ">", "<NUM_LIT>", "&&", "RegList", "[", "Idx", "-", "<NUM_LIT>", "]", "==", "ARM", "::", "RA_AUTH_CODE", ")", "{", "--", "Idx", ";", "SPOffset", "-=", "<NUM_LIT>", ";", "FlushPendingOffset", "(", ")", ";", "UnwindOpAsm", ".", "EmitRegSave", "(", "<NUM_LIT>", ")", ";", "}" ]

LLVM

AArch64

CPP

next_suggestion

CPU

8,975

[ "}" ]

[ "void", "EmitARM64WinCFISetFP", "(", ")", "override", "{", "OS", "<<", "<STR_LIT>", "\\t.seh_set_fp\\n", "<STR_LIT>", ";" ]

LLVM

Mips

TD

next_suggestion

CPU

8,976

[ "}" ]

[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

8,977

[ "<NUM_LIT>", ",", "<STR_LIT>", ">", ";" ]

[ "def", "SM4ENCKEY", ":", "CryptoRRR_4S", "<", "<NUM_LIT>", "," ]

GCC

i370

MD

next_suggestion

CPU

8,978

[ "(", "const_int", "<NUM_LIT>", ")", ")" ]

[ "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "ltu", "(", "cc0", ")" ]

GCC

arm

CPP

stmt_completion

CPU

8,979

[ ",", "delta", ")", ";" ]

[ "rtx", "xop0", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "rtx", "xop1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "HOST_WIDE_INT", "offset", "=", "INTVAL", "(", "xop1", ")", ";", "if", "(", "optimize_size", "&&", "offset", ">=", "<NUM_LIT>", "&&", "offset", "<", "<NUM_LIT>", "+", "<NUM_LIT>", "*", "GET_MODE_SIZE", "(", "mode", ")", ")", "{", "HOST_WIDE_INT", "delta", ";", "if", "(", "offset", ">=", "<NUM_LIT>", ")", "delta", "=", "offset", "-", "(", "<NUM_LIT>", "-", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "else", "if", "(", "offset", "<", "<NUM_LIT>", "*", "GET_MODE_SIZE", "(", "mode", ")", "+", "<NUM_LIT>", ")", "delta", "=", "<NUM_LIT>", "*", "GET_MODE_SIZE", "(", "mode", ")", ";", "else", "delta", "=", "offset", "&", "(", "~", "<NUM_LIT>", "*", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "xop0", "=", "force_operand", "(", "plus_constant", "(", "Pmode", ",", "xop0", ",", "offset", "-", "delta", ")", ",", "NULL_RTX", ")", ";", "x", "=", "plus_constant", "(", "Pmode", ",", "xop0" ]

GCC

aarch64

MD

stmt_completion

CPU

8,980

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]

LLVM

Z80

CPP

next_suggestion

MPU

8,981

[ "}" ]

[ "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "if", "(", "!", "ArchFS", ".", "empty", "(", ")", ")", "ArchFS", "=", "(", "Twine", "(", "ArchFS", ")", "+", "<STR_LIT>", ",", "<STR_LIT>", "+", "FS", ")", ".", "str", "(", ")", ";", "else", "ArchFS", "=", "FS", ";", "}", "return", "createZ80MCSubtargetInfoImpl", "(", "TT", ",", "CPU", ",", "ArchFS", ")", ";" ]

LLVM

ARM

CPP

program_repair

CPU

8,982

[ "<FIXS>", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "isLd", "?", "BaseKill", ":", "false", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "MO", ".", "getReg", "(", ")", ",", "(", "isLd", "?", "getDefRegState", "(", "true", ")", ":", "getKillRegState", "(", "MO", ".", "isKill", "(", ")", ")", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Added new instruction: ", "<STR_LIT>", "<<", "*", "MIB", ")", ";", "<FIXE>", "<FIXS>", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Added new instruction: ", "<STR_LIT>", "<<", "*", "MIB", ")", ";", "<FIXE>", "<FIXS>", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "Imm", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Added new instruction: ", "<STR_LIT>", "<<", "*", "MIB", ")", ";", "<FIXE>", "<FIXS>", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Added new instruction: ", "<STR_LIT>", "<<", "*", "MIB", ")", ";", "<FIXE>" ]

[ "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "<BUGS>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addReg", "(", "Base", ",", "getDefRegState", "(", "true", ")", ")", ".", "addReg", "(", "Base", ",", "getKillRegState", "(", "isLd", "?", "BaseKill", ":", "false", ")", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "MO", ".", "getReg", "(", ")", ",", "(", "isLd", "?", "getDefRegState", "(", "true", ")", ":", "getKillRegState", "(", "MO", ".", "isKill", "(", ")", ")", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "<BUGE>", "}", "else", "if", "(", "isLd", ")", "{", "if", "(", "isAM2", ")", "{", "if", "(", "NewOpc", "==", "ARM", "::", "LDR_PRE_IMM", "||", "NewOpc", "==", "ARM", "::", "LDRB_PRE_IMM", ")", "{", "<BUGS>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "<BUGE>", "}", "else", "{", "int", "Imm", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "AddSub", ",", "Bytes", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "<BUGS>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "Imm", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "<BUGE>", "}", "}", "else", "{", "<BUGS>", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Base", ")", ".", "addImm", "(", "Offset", ")", ".", "add", "(", "predOps", "(", "Pred", ",", "PredReg", ")", ")", ".", "cloneMemRefs", "(", "*", "MI", ")", ";", "<BUGE>", "}", "}", "else", "{", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

8,983

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pdn", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

8,984

[ "return", "Chain", ";" ]

[ "CopyVT", "=", "MVT", "::", "f80", ";", "RoundAfterCopy", "=", "(", "CopyVT", "!=", "VA", ".", "getLocVT", "(", ")", ")", ";", "}", "SDValue", "Val", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "assert", "(", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "v64i1", "&&", "<STR_LIT>", "Currently the only custom case is when we split v64i1 to 2 regs", "<STR_LIT>", ")", ";", "Val", "=", "getv64i1Argument", "(", "VA", ",", "RVLocs", "[", "++", "I", "]", ",", "Chain", ",", "DAG", ",", "dl", ",", "Subtarget", ",", "&", "InFlag", ")", ";", "}", "else", "{", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "CopyVT", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Val", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "RoundAfterCopy", ")", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_ROUND", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "if", "(", "VA", ".", "isExtInLoc", "(", ")", "&&", "(", "VA", ".", "getValVT", "(", ")", ".", "getScalarType", "(", ")", "==", "MVT", "::", "i1", ")", ")", "{", "if", "(", "VA", ".", "getValVT", "(", ")", ".", "isVector", "(", ")", "&&", "(", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "i64", ")", "||", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "i32", ")", "||", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "i16", ")", "||", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "i8", ")", ")", ")", "{", "Val", "=", "lowerRegToMasks", "(", "Val", ",", "VA", ".", "getValVT", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "dl", ",", "DAG", ")", ";", "}", "else", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "}", "InVals", ".", "push_back", "(", "Val", ")", ";", "}" ]

LLVM

AArch64

TD

stmt_completion

CPU

8,985

[ "<NUM_LIT>", ";" ]

[ "def", "TSB", ":", "CRmSystemI", "<", "barrier_op", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "CRm", "=" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

8,986

[ "}" ]

[ "bool", "isHsaAbiVersion3Or4", "(", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "return", "isHsaAbiVersion3", "(", "STI", ")", "||", "isHsaAbiVersion4", "(", "STI", ")", ";" ]

LLVM

Lanai

CPP

code_generation

CPU

8,987

[ "bool", "LanaiInstrInfo", "::", "getMemOperandWithOffsetWidth", "(", "const", "MachineInstr", "&", "LdSt", ",", "const", "MachineOperand", "*", "&", "BaseOp", ",", "int64_t", "&", "Offset", ",", "unsigned", "&", "Width", ",", "const", "TargetRegisterInfo", "*", ")", "const", "{", "if", "(", "LdSt", ".", "getNumOperands", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "||", "!", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "||", "!", "(", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "LPAC", "::", "ADD", ")", ")", "return", "false", ";", "switch", "(", "LdSt", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Width", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Width", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Width", "=", "<NUM_LIT>", ";", "break", ";", "}", "BaseOp", "=", "&", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "LdSt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "BaseOp", "->", "isReg", "(", ")", ")", "return", "false", ";", "return", "true", ";", "}" ]

[ "Return", "true", "if", "get", "the", "base", "operand", ",", "byte", "offset", "of", "an", "instruction", "and", "the", "memory", "width", "." ]

LLVM

SystemZ

CPP

stmt_completion

CPU

8,988

[ ",", "NegLHTimesRL", ")", ";" ]

[ "SDValue", "LL", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RL", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "LH", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRA", ",", "DL", ",", "VT", ",", "LL", ",", "C63", ")", ";", "SDValue", "RH", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRA", ",", "DL", ",", "VT", ",", "RL", ",", "C63", ")", ";", "lowerGR128Binary", "(", "DAG", ",", "DL", ",", "VT", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "LL", ",", "RL", ",", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", ";", "SDValue", "NegLLTimesRH", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "VT", ",", "LL", ",", "RH", ")", ";", "SDValue", "NegLHTimesRL", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "VT", ",", "LH", ",", "RL", ")", ";", "SDValue", "NegSum", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "VT", ",", "NegLLTimesRH" ]

LLVM

X86

CPP

code_generation

CPU

8,989

[ "SDValue", "X86TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "bool", "Is64Bit", "=", "Subtarget", "->", "is64Bit", "(", ")", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_X86", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RVLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "EVT", "CopyVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "(", "CopyVT", "==", "MVT", "::", "f32", "||", "CopyVT", "==", "MVT", "::", "f64", ")", "&&", "(", "(", "Is64Bit", "||", "Ins", "[", "i", "]", ".", "Flags", ".", "isInReg", "(", ")", ")", "&&", "!", "Subtarget", "->", "hasSSE1", "(", ")", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "SSE register return with SSE disabled", "<STR_LIT>", ")", ";", "}", "bool", "RoundAfterCopy", "=", "false", ";", "if", "(", "(", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "FP0", "||", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "FP1", ")", "&&", "isScalarFPTypeInSSEReg", "(", "VA", ".", "getValVT", "(", ")", ")", ")", "{", "CopyVT", "=", "MVT", "::", "f80", ";", "RoundAfterCopy", "=", "(", "CopyVT", "!=", "VA", ".", "getLocVT", "(", ")", ")", ";", "}", "Chain", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "CopyVT", ",", "InFlag", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "Val", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "RoundAfterCopy", ")", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_ROUND", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ")", ";", "if", "(", "VA", ".", "isExtInLoc", "(", ")", "&&", "VA", ".", "getValVT", "(", ")", ".", "getScalarType", "(", ")", "==", "MVT", "::", "i1", ")", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InVals", ".", "push_back", "(", "Val", ")", ";", "}", "return", "Chain", ";", "}" ]

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,990

[ "let", "isAdd", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isCommutable", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

8,991

[ "}" ]

[ "bool", "isModImm", "(", ")", "const", "{", "return", "Kind", "==", "k_ModifiedImmediate", ";" ]

GCC

rl78

CPP

stmt_completion

MPU

8,992

[ ",", "op14", ")", ")", ";" ]

[ "op14", "=", "rl78_subreg", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "omode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_movsi", "(", "op00", ",", "op10", ")", ")", ";", "emit_insn", "(", "gen_movsi", "(", "op04" ]

LLVM

X86

CPP

stmt_completion

CPU

8,993

[ "(", "Offset", ")", ";" ]

[ "unsigned", "X86FrameLowering", "::", "getPSPSlotOffsetFromSP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "WinEHFuncInfo", "&", "Info", "=", "*", "MF", ".", "getWinEHFuncInfo", "(", ")", ";", "unsigned", "SPReg", ";", "int", "Offset", "=", "getFrameIndexReferenceFromSP", "(", "MF", ",", "Info", ".", "PSPSymFrameIdx", ",", "SPReg", ")", ";", "assert", "(", "Offset", ">=", "<NUM_LIT>", ")", ";", "return", "static_cast", "<", "unsigned", ">" ]

GCC

arm

MD

next_suggestion

CPU

8,994

[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ashiftrt", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]

[ "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "vec_duplicate", ":", "V2SI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]

LLVM

Mips

CPP

next_suggestion

CPU

8,995

[ "}" ]

[ "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", "getBranchTargetOpValue expects only expressions or immediates", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "Expr", ",", "MCFixupKind", "(", "Mips", "::", "fixup_Mips_PC16", ")", ")", ")", ";", "return", "<NUM_LIT>", ";" ]

GCC

rs6000

MD

next_suggestion

CPU

8,996

[ "<STR_LIT>" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VSX_STSTDC", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

LLVM

BPF

CPP

next_suggestion

Virtual ISA

8,997

[ "Value", "*", "B1Op0", "=", "Cond", "->", "getOperand", "(", "<NUM_LIT>", ")", ";" ]

[ "auto", "*", "Cond", "=", "dyn_cast", "<", "ICmpInst", ">", "(", "BI", "->", "getCondition", "(", ")", ")", ";", "if", "(", "!", "Cond", "||", "B2", "->", "getFirstNonPHI", "(", ")", "!=", "Cond", ")", "return", "false", ";", "Value", "*", "B2Op0", "=", "Cond", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "Cond2Op", "=", "Cond", "->", "getPredicate", "(", ")", ";", "TI", "=", "B1", "->", "getTerminator", "(", ")", ";", "BI", "=", "dyn_cast", "<", "BranchInst", ">", "(", "TI", ")", ";", "if", "(", "!", "BI", "||", "!", "BI", "->", "isConditional", "(", ")", ")", "return", "false", ";", "Cond", "=", "dyn_cast", "<", "ICmpInst", ">", "(", "BI", "->", "getCondition", "(", ")", ")", ";", "if", "(", "!", "Cond", ")", "return", "false", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

8,998

[ "}" ]

[ "BaseReg", "=", "LdSt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "LdSt", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "unsigned", "Width", "=", "getRegClass", "(", "LdSt", "->", "getDesc", "(", ")", ",", "<NUM_LIT>", ",", "TRI", ",", "MF", ")", "->", "getSize", "(", ")", ";", "Offset", "=", "LdSt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "*", "Width", ";", "return", "true", ";", "}", ";" ]

LLVM

WebAssembly

CPP

code_generation

Virtual ISA

8,999

[ "void", "WebAssemblyMCInstLower", "::", "lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "OutMI", ".", "setOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MI", "->", "getDesc", "(", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MI", "->", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "I", ")", ";", "MCOperand", "MCOp", ";", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "MI", "->", "print", "(", "errs", "(", ")", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", "unknown operand type", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "MI", "->", "print", "(", "errs", "(", ")", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", "MachineBasicBlock operand should have been rewritten", "<STR_LIT>", ")", ";", "case", "MachineOperand", "::", "MO_Register", ":", "{", "if", "(", "MO", ".", "isImplicit", "(", ")", ")", "continue", ";", "const", "WebAssemblyFunctionInfo", "&", "MFI", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "WebAssemblyFunctionInfo", ">", "(", ")", ";", "unsigned", "WAReg", "=", "MFI", ".", "getWAReg", "(", "MO", ".", "getReg", "(", ")", ")", ";", "MCOp", "=", "MCOperand", "::", "createReg", "(", "WAReg", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_Immediate", ":", "if", "(", "I", "<", "Desc", ".", "NumOperands", ")", "{", "const", "MCOperandInfo", "&", "Info", "=", "Desc", ".", "OpInfo", "[", "I", "]", ";", "if", "(", "Info", ".", "OperandType", "==", "WebAssembly", "::", "OPERAND_TYPEINDEX", ")", "{", "MCSymbol", "*", "Sym", "=", "Printer", ".", "createTempSymbol", "(", "<STR_LIT>", "typeindex", "<STR_LIT>", ")", ";", "SmallVector", "<", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Returns", ";", "SmallVector", "<", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ">", "Params", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "defs", "(", ")", ")", "Returns", ".", "push_back", "(", "getType", "(", "MRI", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", ";", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", "->", "explicit_uses", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", ")", "Params", ".", "push_back", "(", "getType", "(", "MRI", ".", "getRegClass", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", ";", "if", "(", "WebAssembly", "::", "isCallIndirect", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "Params", ".", "pop_back", "(", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "WebAssembly", "::", "RET_CALL_INDIRECT", ")", "{", "const", "Function", "&", "F", "=", "MI", "->", "getMF", "(", ")", "->", "getFunction", "(", ")", ";", "const", "TargetMachine", "&", "TM", "=", "MI", "->", "getMF", "(", ")", "->", "getTarget", "(", ")", ";", "Type", "*", "RetTy", "=", "F", ".", "getReturnType", "(", ")", ";", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "CallerRetTys", ";", "computeLegalValueVTs", "(", "F", ",", "TM", ",", "RetTy", ",", "CallerRetTys", ")", ";", "valTypesFromMVTs", "(", "CallerRetTys", ",", "Returns", ")", ";", "}", "auto", "*", "WasmSym", "=", "cast", "<", "MCSymbolWasm", ">", "(", "Sym", ")", ";", "auto", "Signature", "=", "make_unique", "<", "<STR_LIT>", "::", "<STR_LIT>", ">", "(", "std", "::", "move", "(", "Returns", ")", ",", "std", "::", "move", "(", "Params", ")", ")", ";", "WasmSym", "->", "setSignature", "(", "Signature", ".", "get", "(", ")", ")", ";", "Printer", ".", "addSignature", "(", "std", "::", "move", "(", "Signature", ")", ")", ";", "WasmSym", "->", "setType", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "WasmSym", ",", "MCSymbolRefExpr", "::", "VK_WASM_TYPEINDEX", ",", "Ctx", ")", ";", "MCOp", "=", "MCOperand", "::", "createExpr", "(", "Expr", ")", ";", "break", ";", "}", "}", "MCOp", "=", "MCOperand", "::", "createImm", "(", "MO", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "{", "const", "ConstantFP", "*", "Imm", "=", "MO", ".", "getFPImm", "(", ")", ";", "if", "(", "Imm", "->", "getType", "(", ")", "->", "isFloatTy", "(", ")", ")", "MCOp", "=", "MCOperand", "::", "createFPImm", "(", "Imm", "->", "getValueAPF", "(", ")", ".", "convertToFloat", "(", ")", ")", ";", "else", "if", "(", "Imm", "->", "getType", "(", ")", "->", "isDoubleTy", "(", ")", ")", "MCOp", "=", "MCOperand", "::", "createFPImm", "(", "Imm", "->", "getValueAPF", "(", ")", ".", "convertToDouble", "(", ")", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "unknown floating point immediate type", "<STR_LIT>", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "MCOp", "=", "lowerSymbolOperand", "(", "MO", ",", "GetGlobalAddressSymbol", "(", "MO", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "assert", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "WebAssembly uses only symbol flags on ExternalSymbols", "<STR_LIT>", ")", ";", "MCOp", "=", "lowerSymbolOperand", "(", "MO", ",", "GetExternalSymbolSymbol", "(", "MO", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MCSymbol", ":", "assert", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "WebAssembly does not use target flags on MCSymbol", "<STR_LIT>", ")", ";", "MCOp", "=", "lowerSymbolOperand", "(", "MO", ",", "MO", ".", "getMCSymbol", "(", ")", ")", ";", "break", ";", "}", "OutMI", ".", "addOperand", "(", "MCOp", ")", ";", "}", "if", "(", "!", "WasmKeepRegisters", ")", "removeRegisterOperands", "(", "MI", ",", "OutMI", ")", ";", "}" ]

[ "The", "instruction", "is", "lowered", "." ]