docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
GCC	v850	CPP	next_suggestion	MPU	9,000	[ "return", "true", ";" ]	[ "if", "(", "GET_CODE", "(", "x", ")", "==", "MINUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", ")", "{", "rtx_code_label", "", "label", "=", "dyn_cast", "<", "rtx_code_label", "", ">", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "label", "&&", "label", "->", "delete", "d", "(", ")", ")", "return", "true", ";", "}", "output_addr_const", "(", "file", ",", "x", ")", ";" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	9,001	[ "}" ]	[ "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "NumArgs", "=", "MF", ".", "getInfo", "<", "WebAssemblyFunctionInfo", ">", "(", ")", "->", "getNumArguments", "(", ")", ";", "return", "AsmPrinter", "::", "runOnMachineFunction", "(", "MF", ")", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	9,002	[ "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "DMFC1", ";" ]	[ "}", "else", "if", "(", "Mips", "::", "MSACtrlRegClass", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "CFCMSA", ";", "}", "else", "if", "(", "Mips", "::", "GPR32RegClass", ".", "contains", "(", "SrcReg", ")", ")", "{", "if", "(", "Mips", "::", "CCRRegClass", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "Mips", "::", "CTC1", ";", "else", "if", "(", "Mips", "::", "FGR32RegClass", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "Mips", "::", "MTC1", ";", "else", "if", "(", "Mips", "::", "HI32RegClass", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "Mips", "::", "MTHI", ",", "DestReg", "=", "<NUM_LIT>", ";", "else", "if", "(", "Mips", "::", "LO32RegClass", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "Mips", "::", "MTLO", ",", "DestReg", "=", "<NUM_LIT>", ";", "else", "if", "(", "Mips", "::", "HI32DSPRegClass", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "Mips", "::", "MTHI_DSP", ";", "else", "if", "(", "Mips", "::", "LO32DSPRegClass", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "Mips", "::", "MTLO_DSP", ";", "else", "if", "(", "Mips", "::", "DSPCCRegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Mips", "::", "WRDSP", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addImm", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "return", ";", "}", "else", "if", "(", "Mips", "::", "MSACtrlRegClass", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "Mips", "::", "CTCMSA", ";", "}", "else", "if", "(", "Mips", "::", "FGR32RegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "FMOV_S", ";", "else", "if", "(", "Mips", "::", "AFGR64RegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "FMOV_D32", ";", "else", "if", "(", "Mips", "::", "FGR64RegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "FMOV_D64", ";", "else", "if", "(", "Mips", "::", "GPR64RegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "if", "(", "Mips", "::", "GPR64RegClass", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "OR64", ",", "ZeroReg", "=", "Mips", "::", "ZERO_64", ";", "else", "if", "(", "Mips", "::", "HI64RegClass", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "MFHI64", ",", "SrcReg", "=", "<NUM_LIT>", ";", "else", "if", "(", "Mips", "::", "LO64RegClass", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "MFLO64", ",", "SrcReg", "=", "<NUM_LIT>", ";", "else", "if", "(", "Mips", "::", "FGR64RegClass", ".", "contains", "(" ]
LLVM	ARM	CPP	next_suggestion	CPU	9,003	[ "unsigned", "ThumbBit", "=", "<NUM_LIT>", ";" ]	[ "if", "(", "!", "A_SD", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "symbol '", "<STR_LIT>", "+", "A", "->", "getName", "(", ")", "+", "<STR_LIT>", "' can not be undefined in a subtraction expression", "<STR_LIT>", ")", ";", "uint32_t", "Value", "=", "Writer", "->", "getSymbolAddress", "(", "A_SD", ",", "Layout", ")", ";", "uint32_t", "Value2", "=", "<NUM_LIT>", ";", "uint64_t", "SecAddr", "=", "Writer", "->", "getSectionAddress", "(", "A_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "FixedValue", "+=", "SecAddr", ";", "if", "(", "const", "MCSymbolRefExpr", "", "B", "=", "Target", ".", "getSymB", "(", ")", ")", "{", "const", "MCSymbolData", "", "B_SD", "=", "&", "Asm", ".", "getSymbolData", "(", "B", "->", "getSymbol", "(", ")", ")", ";", "if", "(", "!", "B_SD", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "symbol '", "<STR_LIT>", "+", "B", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "+", "<STR_LIT>", "' can not be undefined in a subtraction expression", "<STR_LIT>", ")", ";", "Type", "=", "MachO", "::", "ARM_RELOC_HALF_SECTDIFF", ";", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B_SD", ",", "Layout", ")", ";", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "B_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "}" ]
GCC	pdp11	CPP	program_repair	MPU	9,004	[ "<FIXS>", "fprintf", "(", "stream", ",", "<STR_LIT>", "\\tstd %s, -(sp)\\n", "<STR_LIT>", ",", "reg_names", "[", "regno", "]", ")", ";", "<FIXE>" ]	[ "&&", "regs_ever_live", "[", "regno", "]", "&&", "!", "call_used_regs", "[", "regno", "]", ")", "{", "<BUGS>", "fprintf", "(", "stream", ",", "<STR_LIT>", "\\tfstd %s, -(sp)\\n", "<STR_LIT>", ",", "reg_names", "[", "regno", "]", ")", ";", "<BUGE>", "via_ac", "=", "regno", ";", "}" ]
GCC	mips	MD	stmt_completion	CPU	9,005	[ "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "return", "mips_output_move", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "[", "(", "set_attr", "<STR_LIT>" ]
LLVM	SystemZ	TD	next_suggestion	CPU	9,006	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD1", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "I2", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	9,007	[ "FixedValue", "+=", "<NUM_LIT>", "ULL", "<<", "Log2Size", ";" ]	[ "assert", "(", "Target", ".", "getSymA", "(", ")", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK_TLVP", "&&", "!", "is64Bit", "(", ")", "&&", "<STR_LIT>", "Should only be called with a 32-bit TLVP relocation!", "<STR_LIT>", ")", ";", "unsigned", "Log2Size", "=", "getFixupKindLog2Size", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "uint32_t", "Value", "=", "Layout", ".", "getFragmentOffset", "(", "Fragment", ")", "+", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "IsPCRel", "=", "<NUM_LIT>", ";", "if", "(", "Target", ".", "getSymB", "(", ")", ")", "{", "uint32_t", "FixupAddress", "=", "Writer", "->", "getFragmentAddress", "(", "Fragment", ",", "Layout", ")", "+", "Fixup", ".", "getOffset", "(", ")", ";", "IsPCRel", "=", "<NUM_LIT>", ";", "FixedValue", "=", "FixupAddress", "-", "Writer", "->", "getSymbolAddress", "(", "Target", ".", "getSymB", "(", ")", "->", "getSymbol", "(", ")", ",", "Layout", ")", "+", "Target", ".", "getConstant", "(", ")", ";" ]
GCC	s390	CPP	next_suggestion	MPU	9,008	[ "s390_indirect_branch_attrvalue", "(", "attr", ",", "&", "cfun", "->", "machine", "->", "function_return_mem", ")", ";" ]	[ "if", "(", "(", "attr", "=", "lookup_attribute", "(", "<STR_LIT>", "indirect_branch_jump", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "fndecl", ")", ")", ")", ")", "s390_indirect_branch_attrvalue", "(", "attr", ",", "&", "cfun", "->", "machine", "->", "indirect_branch_jump", ")", ";", "if", "(", "(", "attr", "=", "lookup_attribute", "(", "<STR_LIT>", "indirect_branch_call", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "fndecl", ")", ")", ")", ")", "s390_indirect_branch_attrvalue", "(", "attr", ",", "&", "cfun", "->", "machine", "->", "indirect_branch_call", ")", ";", "if", "(", "(", "attr", "=", "lookup_attribute", "(", "<STR_LIT>", "function_return", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "fndecl", ")", ")", ")", ")", "{", "s390_indirect_branch_attrvalue", "(", "attr", ",", "&", "cfun", "->", "machine", "->", "function_return_reg", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	9,009	[ "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vd32", "{", "<NUM_LIT>", "-" ]
LLVM	Mips	CPP	stmt_completion	CPU	9,010	[ "::", "MUL", ")", ";" ]	[ "unsigned", "LastVT", "=", "(", "unsigned", ")", "MVT", "::", "LAST_VECTOR_VALUETYPE", ";", "for", "(", "unsigned", "VT0", "=", "FirstVT", ";", "VT0", "<=", "LastVT", ";", "++", "VT0", ")", "{", "for", "(", "unsigned", "VT1", "=", "FirstVT", ";", "VT1", "<=", "LastVT", ";", "++", "VT1", ")", "setTruncStoreAction", "(", "(", "MVT", "::", "SimpleValueType", ")", "VT0", ",", "(", "MVT", "::", "SimpleValueType", ")", "VT1", ",", "Expand", ")", ";", "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "(", "MVT", "::", "SimpleValueType", ")", "VT0", ",", "Expand", ")", ";", "setLoadExtAction", "(", "ISD", "::", "ZEXTLOAD", ",", "(", "MVT", "::", "SimpleValueType", ")", "VT0", ",", "Expand", ")", ";", "setLoadExtAction", "(", "ISD", "::", "EXTLOAD", ",", "(", "MVT", "::", "SimpleValueType", ")", "VT0", ",", "Expand", ")", ";", "}", "setTargetDAGCombine", "(", "ISD", "::", "SHL", ")", ";", "setTargetDAGCombine", "(", "ISD", "::", "SRA", ")", ";", "setTargetDAGCombine", "(", "ISD", "::", "SRL", ")", ";", "setTargetDAGCombine", "(", "ISD", "::", "SETCC", ")", ";", "setTargetDAGCombine", "(", "ISD", "::", "VSELECT", ")", ";", "}", "if", "(", "Subtarget", "->", "hasDSPR2", "(", ")", ")", "setOperationAction", "(", "ISD", "::", "MUL", ",", "MVT", "::", "v2i16", ",", "Legal", ")", ";", "if", "(", "!", "TM", ".", "Options", ".", "UseSoftFloat", ")", "{", "addRegisterClass", "(", "MVT", "::", "f32", ",", "&", "Mips", "::", "FGR32RegClass", ")", ";", "if", "(", "!", "Subtarget", "->", "isSingleFloat", "(", ")", ")", "{", "if", "(", "HasMips64", ")", "addRegisterClass", "(", "MVT", "::", "f64", ",", "&", "Mips", "::", "FGR64RegClass", ")", ";", "else", "addRegisterClass", "(", "MVT", "::", "f64", ",", "&", "Mips", "::", "AFGR64RegClass", ")", ";", "}", "}", "setOperationAction", "(", "ISD", "::", "SMUL_LOHI", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "UMUL_LOHI", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "MULHS", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "MULHU", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "if", "(", "HasMips64", ")", "{", "setOperationAction", "(", "ISD", "::", "MULHS", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "MULHU", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "MUL", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "}", "setOperationAction", "(", "ISD", "::", "INTRINSIC_WO_CHAIN", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "INTRINSIC_W_CHAIN", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SDIVREM", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "UDIVREM", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SDIVREM", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "UDIVREM", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_FENCE", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "LOAD", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "STORE", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setTargetDAGCombine", "(", "ISD", "::", "ADDE", ")", ";", "setTargetDAGCombine", "(", "ISD", "::", "SUBE", ")", ";", "setTargetDAGCombine", "(", "ISD" ]
LLVM	AArch64	CPP	next_suggestion	CPU	9,011	[ "case", "Intrinsic", "::", "aarch64_neon_ld2r", ":" ]	[ "case", "ISD", "::", "VSELECT", ":", "return", "performVSelectCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "ISD", "::", "LOAD", ":", "if", "(", "performTBISimplification", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DCI", ",", "DAG", ")", ")", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "ISD", "::", "STORE", ":", "return", "performSTORECombine", "(", "N", ",", "DCI", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "performBRCONDCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "performTBZCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "performCONDCombine", "(", "N", ",", "DCI", ",", "DAG", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "performPostLD1Combine", "(", "N", ",", "DCI", ",", "false", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "performNVCASTCombine", "(", "N", ")", ";", "case", "ISD", "::", "INSERT_VECTOR_ELT", ":", "return", "performPostLD1Combine", "(", "N", ",", "DCI", ",", "true", ")", ";", "case", "ISD", "::", "INTRINSIC_VOID", ":", "case", "ISD", "::", "INTRINSIC_W_CHAIN", ":", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "case", "Intrinsic", "::", "aarch64_neon_ld2", ":", "case", "Intrinsic", "::", "aarch64_neon_ld3", ":", "case", "Intrinsic", "::", "aarch64_neon_ld4", ":", "case", "Intrinsic", "::", "aarch64_neon_ld1x2", ":", "case", "Intrinsic", "::", "aarch64_neon_ld1x3", ":", "case", "Intrinsic", "::", "aarch64_neon_ld1x4", ":", "case", "Intrinsic", "::", "aarch64_neon_ld2lane", ":", "case", "Intrinsic", "::", "aarch64_neon_ld3lane", ":", "case", "Intrinsic", "::", "aarch64_neon_ld4lane", ":" ]
LLVM	AArch64	CPP	stmt_completion	CPU	9,012	[ ")", ";" ]	[ "RegisterMCAsmParser", "<", "AArch64AsmParser", ">", "X", "(", "TheAArch64Target" ]
GCC	rs6000	CPP	next_suggestion	CPU	9,013	[ "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op0", ",", "mode0", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "mode0", ",", "op0", ")", ";" ]	[ "if", "(", "GET_CODE", "(", "op0", ")", "!=", "CONST_INT", "\|\|", "INTVAL", "(", "op0", ")", ">", "<NUM_LIT>", "\|\|", "INTVAL", "(", "op0", ")", "<", "-", "<NUM_LIT>", ")", "{", "error", "(", "<STR_LIT>", "argument 1 must be a 5-bit signed literal", "<STR_LIT>", ")", ";", "return", "CONST0_RTX", "(", "tmode", ")", ";", "}", "}", "if", "(", "target", "==", "<NUM_LIT>", "\|\|", "GET_MODE", "(", "target", ")", "!=", "tmode", "\|\|", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "target", ",", "tmode", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	9,014	[ "if", "(", "SysRegDecoderTable", "[", "RegNo", "]", "==", "Hexagon", "::", "NoRegister", ")", "return", "MCDisassembler", "::", "Fail", ";" ]	[ "static", "DecodeStatus", "DecodeSysRegsRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">=", "sizeof", "(", "SysRegDecoderTable", ")", "/", "sizeof", "(", "SysRegDecoderTable", "[", "<NUM_LIT>", "]", ")", ")", "return", "MCDisassembler", "::", "Fail", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	9,015	[ "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]	[ "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ",", "MVT", "::", "Other", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", "," ]
LLVM	Hexagon	CPP	stmt_completion	DSP	9,016	[ ";" ]	[ "static", "Value", "", "returnEdge", "(", "const", "PHINode", "", "PN", ",", "Value", "", "IntrBaseVal", ")", "{", "const", "BasicBlock", "", "Parent", "=", "PN", "->", "getParent", "(", ")", ";", "int", "Idx", "=", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "PN", "->", "getNumIncomingValues", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "BasicBlock", "", "Blk", "=", "PN", "->", "getIncomingBlock", "(", "i", ")", ";", "if", "(", "Blk", "==", "Parent", ")", "{", "Value", "", "BackEdgeVal", "=", "PN", "->", "getIncomingValue", "(", "i", ")", ";", "Value", "*", "BaseVal", ";", "do", "{", "BaseVal", "=", "BackEdgeVal", ";", "BackEdgeVal", "=", "getBrevLdObject", "(", "BackEdgeVal", ")", ";", "}", "while", "(", "(", "BaseVal", "!=", "BackEdgeVal", ")", "&&", "(", "IntrBaseVal", "!=", "BackEdgeVal", ")", ")", ";", "if", "(", "IntrBaseVal", "==", "BackEdgeVal", ")", "continue" ]
LLVM	PTX	CPP	stmt_completion	GPU	9,017	[ ",", "s32", ")", ";" ]	[ "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "#", "#", "RegisterClass", "->", "contains", "(", "RegNo", ")", ")", "return", "#", "clsstr", ";", "TEST_REGCLS", "(", "RRegs32" ]
GCC	sparc	MD	stmt_completion	CPU	9,018	[ ")", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "return", ")", "]", "<STR_LIT>", "{", "return", "output_return", "(", "insn", ")", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", "(", "ior", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "ior", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	9,019	[ "}" ]	[ "unsigned", "DstReg", "=", "MRI", ".", "createVirtualRegister", "(", "DstRC", ")", ";", "MachineInstr", "", "Copy", "=", "BuildMI", "(", "InsertMBB", ",", "I", ",", "DL", ",", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "DstReg", ")", ".", "add", "(", "Op", ")", ";", "Op", ".", "setReg", "(", "DstReg", ")", ";", "Op", ".", "setSubReg", "(", "<NUM_LIT>", ")", ";", "MachineInstr", "", "Def", "=", "MRI", ".", "getVRegDef", "(", "OpReg", ")", ";", "if", "(", "!", "Def", ")", "return", ";", "if", "(", "Def", "->", "isMoveImmediate", "(", ")", ")", "FoldImmediate", "(", "", "Copy", ",", "", "Def", ",", "OpReg", ",", "&", "MRI", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	9,020	[ ">", "Rx32", ";" ]	[ "class", "Enc_a568d4", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>" ]
LLVM	AArch64	TD	program_repair	CPU	9,021	[ "<FIXS>", "NoItinerary", ">", ",", "Sched", "[", "WriteVecSt", ",", "ReadVecSt", ",", "ReadVecSt", "]", ">", "{", "<FIXE>" ]	[ "(", "ins", "GPR64xsp", ":", "$", "Rn", ",", "ImmTy", ":", "$", "amt", ",", "VecList", ":", "$", "Rt", ")", ",", "asmop", "#", "<STR_LIT>", ",", "[", "]", ",", "<BUGS>", "NoItinerary", ">", "{", "<BUGE>", "let", "Rm", "=", "<NUM_LIT>", ";", "}" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	9,022	[ "return", "false", ";" ]	[ "Instruction", "", "In", "=", "dyn_cast", "<", "Instruction", ">", "(", "Val", ")", ";", "if", "(", "!", "In", ")", "return", "true", ";", "switch", "(", "In", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "PHI", ":", "case", "Instruction", "::", "ZExt", ":", "case", "Instruction", "::", "And", ":", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "Xor", ":", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "Select", ":", "return", "true", ";", "case", "Instruction", "::", "ICmp", ":", "if", "(", "CmpInst", "", "CI", "=", "cast", "<", "CmpInst", ">", "(", "In", ")", ")", "return", "CI", "->", "isEquality", "(", ")", "\|\|", "CI", "->", "isUnsigned", "(", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", "Cast failed unexpectedly", "<STR_LIT>", ")", ";", "case", "Instruction", "::", "Add", ":", "return", "In", "->", "hasNoSignedWrap", "(", ")", "&&", "In", "->", "hasNoUnsignedWrap", "(", ")", ";", "}" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	9,023	[ ".", "getRegisterInfo", "(", ")", ";" ]	[ "B", ".", "buildInstr", "(", "AMDGPU", "::", "S_ENDPGM", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "auto", "const", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "ReturnOpc", "=", "IsShader", "?", "AMDGPU", "::", "SI_RETURN_TO_EPILOG", ":", "AMDGPU", "::", "S_SETPC_B64_return", ";", "auto", "Ret", "=", "B", ".", "buildInstrNoInsert", "(", "ReturnOpc", ")", ";", "Register", "ReturnAddrVReg", ";", "if", "(", "ReturnOpc", "==", "AMDGPU", "::", "S_SETPC_B64_return", ")", "{", "ReturnAddrVReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "CCR_SGPR_64RegClass", ")", ";", "Ret", ".", "addUse", "(", "ReturnAddrVReg", ")", ";", "}", "if", "(", "!", "lowerReturnVal", "(", "B", ",", "Val", ",", "VRegs", ",", "Ret", ")", ")", "return", "false", ";", "if", "(", "ReturnOpc", "==", "AMDGPU", "::", "S_SETPC_B64_return", ")", "{", "const", "SIRegisterInfo", "*", "TRI", "=", "ST" ]
GCC	arm	CPP	stmt_completion	CPU	9,024	[ "_", "builtin_neon_hi", ")", "_", "_", "b", ")", ";" ]	[ "return", "(", "int16x8_t", ")", "_", "_", "builtin_neon_vqrdmulh_nv8hi", "(", "_", "_", "a", ",", "(", "_" ]
LLVM	DLX	CPP	next_suggestion	CPU	9,025	[ "}" ]	[ "const", "DLXSubtarget", "*", "getSubtargetImpl", "(", "const", "llvm", "::", "Function", "&", ")", "const", "override", "{", "return", "&", "Subtarget", ";" ]
GCC	i386	CPP	next_suggestion	CPU	9,026	[ "break", ";" ]	[ "break", ";", "default", ":", "_", "_", "pconfig_generic", "(", "_", "_", "L", ",", "_", "_", "D", "[", "<NUM_LIT>", "]", ",", "_", "_", "D", "[", "<NUM_LIT>", "]", ",", "_", "_", "D", "[", "<NUM_LIT>", "]", ",", "_", "_", "R", ")", ";", "}", "return", "_", "_", "R", ";", "}", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "pconfig_u32", "(", "const", "unsigned", "int", "_", "_", "L", ",", "size_t", "_", "_", "D", "[", "]", ")", "{", "enum", "_", "_", "pconfig_type", "{", "_", "_", "PCONFIG_KEY_PROGRAM", "=", "<NUM_LIT>", ",", "}", ";", "unsigned", "int", "_", "_", "R", "=", "<NUM_LIT>", ";", "if", "(", "!", "_", "_", "builtin_constant_p", "(", "_", "_", "L", ")", ")", "_", "_", "pconfig_generic", "(", "_", "_", "L", ",", "_", "_", "D", "[", "<NUM_LIT>", "]", ",", "_", "_", "D", "[", "<NUM_LIT>", "]", ",", "_", "_", "D", "[", "<NUM_LIT>", "]", ",", "_", "_", "R", ")", ";", "else", "switch", "(", "_", "_", "L", ")", "{", "case", "_", "_", "PCONFIG_KEY_PROGRAM", ":", "_", "_", "pconfig_b", "(", "_", "_", "L", ",", "_", "_", "D", "[", "<NUM_LIT>", "]", ",", "_", "_", "R", ")", ";" ]
GCC	s390	CPP	stmt_completion	MPU	9,027	[ "return", "<NUM_LIT>", ";" ]	[ "rtx", "s390_function_arg", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "named", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "s390_function_arg_float", "(", "mode", ",", "type", ")", ")", "{", "if", "(", "cum", "->", "fprs", "+", "<NUM_LIT>", ">", "FP_ARG_NUM_REG", ")", "return", "<NUM_LIT>", ";", "else", "return", "gen_rtx_REG", "(", "mode", ",", "cum", "->", "fprs", "+", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "s390_function_arg_integer", "(", "mode", ",", "type", ")", ")", "{", "int", "size", "=", "s390_function_arg_size", "(", "mode", ",", "type", ")", ";", "int", "n_gprs", "=", "(", "size", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ";", "if", "(", "cum", "->", "gprs", "+", "n_gprs", ">", "GP_ARG_NUM_REG", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,028	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pv4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rtt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rtt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	rs6000	MD	next_suggestion	CPU	9,029	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "unspec", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", "]", "<STR_LIT>" ]
LLVM	AArch64	TD	next_suggestion	CPU	9,030	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MRm", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Imm", "{", "<NUM_LIT>", "}", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	9,031	[ "ResetIdx", "]", "+", "<NUM_LIT>", ";" ]	[ "assert", "(", "Idx", "<", "SwzCandidate", ".", "size", "(", ")", ")", ";", "int", "ResetIdx", "=", "Idx", ";", "while", "(", "ResetIdx", ">", "-", "<NUM_LIT>", "&&", "SwzCandidate", "[", "ResetIdx", "]", "==", "R600InstrInfo", "::", "ALU_VEC_210", ")", "ResetIdx", "--", ";", "for", "(", "unsigned", "i", "=", "ResetIdx", "+", "<NUM_LIT>", ",", "e", "=", "SwzCandidate", ".", "size", "(", ")", ";", "i", "<", "e", ";", "i", "++", ")", "{", "SwzCandidate", "[", "i", "]", "=", "R600InstrInfo", "::", "ALU_VEC_012_SCL_210", ";", "}", "if", "(", "ResetIdx", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "int", "NextSwizzle", "=", "SwzCandidate", "[" ]
LLVM	SystemZ	TD	next_suggestion	CPU	9,032	[ "let", "mayLoad", "=", "<NUM_LIT>", ";" ]	[ "class", "BinaryRXE", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "SDPatternOperator", "operator", ",", "RegisterOperand", "cls", ",", "SDPatternOperator", "load", ",", "bits", "<", "<NUM_LIT>", ">", "bytes", ">", ":", "InstRXE", "<", "opcode", ",", "(", "outs", "cls", ":", "$", "R1", ")", ",", "(", "ins", "cls", ":", "$", "R1src", ",", "bdxaddr12only", ":", "$", "XBD2", ")", ",", "mnemonic", "#", "<STR_LIT>", ",", "[", "(", "set", "cls", ":", "$", "R1", ",", "(", "operator", "cls", ":", "$", "R1src", ",", "(", "load", "bdxaddr12only", ":", "$", "XBD2", ")", ")", ")", "]", ">", "{", "let", "OpKey", "=", "mnemonic", "#", "<STR_LIT>", "#", "cls", ";", "let", "OpType", "=", "<STR_LIT>", ";", "let", "Constraints", "=", "<STR_LIT>", ";", "let", "DisableEncoding", "=", "<STR_LIT>", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	9,033	[ ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V8HI", "[", "(", "match_operand", ":", "V16QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V16QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VMULWHUB", ")", ")", "]", "<STR_LIT>", "{", "rtx", "ve", "=", "gen_reg_rtx", "(", "V8HImode" ]
LLVM	Mips	CPP	stmt_completion	CPU	9,034	[ ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";" ]	[ "SDValue", "Wrapper", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "Hi", ",", "getTargetNode", "(", "Op", ",", "DAG", ",", "LoFlag", ")", ")", ";", "return", "DAG", ".", "getLoad", "(", "Ty", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Wrapper", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false" ]
GCC	ia64	CPP	code_generation	CPU	9,035	[ "static", "rtx", "ia64_gen_spec_load", "(", "rtx", "insn", ",", "ds_t", "ts", ",", "int", "mode_no", ")", "{", "rtx", "pat", ",", "new", "_", "pat", ";", "gen_func_t", "gen_load", ";", "gen_load", "=", "get_spec_load_gen_function", "(", "ts", ",", "mode_no", ")", ";", "new", "_", "pat", "=", "gen_load", "(", "copy_rtx", "(", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ")", ",", "copy_rtx", "(", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ")", ")", ";", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "COND_EXEC", ")", "new", "_", "pat", "=", "gen_rtx_COND_EXEC", "(", "VOIDmode", ",", "copy_rtx", "(", "COND_EXEC_TEST", "(", "pat", ")", ")", ",", "new", "_", "pat", ")", ";", "return", "new", "_", "pat", ";", "}" ]	[ "If", "GEN_P", "is", "true", ",", "calculate", "the", "index", "of", "needed", "speculation", "check", "and", "return", "speculative", "pattern", "for", "INSN", "with", "speculative", "mode", "TS", ",", "machine", "mode", "MODE_NO", "and", "with", "ZERO_EXTEND", "(", "if", "EXTEND_P", "is", "true", ")", ".", "If", "GEN_P", "is", "false", ",", "just", "calculate", "the", "index", "of", "needed", "speculation", "check", "." ]
GCC	i386	CPP	stmt_completion	CPU	9,036	[ "_", "_", "v2df", ")", "_", "_", "W", ",", "_", "_", "U", ")", ";" ]	[ "return", "(", "_", "_", "m128d", ")", "_", "_", "builtin_ia32_loadsd_mask", "(", "_", "_", "P", ",", "(" ]
LLVM	TVM	CPP	code_generation	Virtual ISA	9,037	[ "bool", "TVMFrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", "&&", "<STR_LIT>", "Var arg is not supported yet", "<STR_LIT>", ")", ";", "return", "false", ";", "}" ]	[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the", "current", "function", "." ]
GCC	aarch64	CPP	program_repair	CPU	9,038	[ "<FIXS>", "aarch64_layout_arg", "(", "pcum_v", ",", "arg", ")", ";", "<FIXE>" ]	[ "if", "(", "arg", ".", "end_marker_p", "(", ")", ")", "return", "gen_int_mode", "(", "pcum", "->", "pcs_variant", ",", "DImode", ")", ";", "<BUGS>", "aarch64_layout_arg", "(", "pcum_v", ",", "arg", ",", "arg", ".", "mode", ")", ";", "<BUGE>", "return", "pcum", "->", "aapcs_reg", ";", "}" ]
LLVM	AMDGPU	CPP	program_repair	GPU	9,039	[ "<FIXS>", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "ENTER_STRICT_WWM", ")", "{", "<FIXE>", "<FIXS>", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "EXIT_STRICT_WWM", ")", "{", "<FIXE>" ]	[ "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_SET_INACTIVE_B64", ")", "RegsAssigned", "\|=", "processDef", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "<BUGS>", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "ENTER_WWM", ")", "{", "<BUGE>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "entering WWM region: ", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "InWWM", "=", "true", ";", "continue", ";", "}", "<BUGS>", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "EXIT_WWM", ")", "{", "<BUGE>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "exiting WWM region: ", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "InWWM", "=", "false", ";", "}" ]
LLVM	ARM64	CPP	next_suggestion	CPU	9,040	[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "AllowedModifiers", ".", "size", "(", ")", ";", "++", "i", ")", "{" ]	[ "ARM64MCExpr", "::", "VariantKind", "ELFRefKind", ";", "MCSymbolRefExpr", "::", "VariantKind", "DarwinRefKind", ";", "int64_t", "Addend", ";", "if", "(", "!", "ARM64AsmParser", "::", "classifySymbolRef", "(", "getImm", "(", ")", ",", "ELFRefKind", ",", "DarwinRefKind", ",", "Addend", ")", ")", "{", "return", "false", ";", "}", "if", "(", "DarwinRefKind", "!=", "MCSymbolRefExpr", "::", "VK_None", ")", "return", "false", ";" ]
GCC	mcore	CPP	next_suggestion	MPU	9,041	[ "}" ]	[ "if", "(", "mcore_current_function_name", ")", "free", "(", "mcore_current_function_name", ")", ";", "len", "=", "strlen", "(", "XSTR", "(", "x", ",", "<NUM_LIT>", ")", ")", "+", "<NUM_LIT>", ";", "mcore_current_function_name", "=", "(", "char", "", ")", "xmalloc", "(", "len", ")", ";", "memcpy", "(", "mcore_current_function_name", ",", "XSTR", "(", "x", ",", "<NUM_LIT>", ")", ",", "len", ")", ";", "ASM_OUTPUT_CG_NODE", "(", "asm_out_file", ",", "mcore_current_function_name", ",", "space_allocated", ")", ";", "if", "(", "current_function_calls_alloca", ")", "ASM_OUTPUT_CG_EDGE", "(", "asm_out_file", ",", "mcore_current_function_name", ",", "<STR_LIT>", "alloca", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t.equ\\t__$frame$info$_%s_$_%d_%d_x%x_%d_%d_%d,0\\n", "<STR_LIT>", ",", "mcore_current_function_name", ",", "fi", ".", "arg_size", ",", "fi", ".", "reg_size", ",", "fi", ".", "reg_mask", ",", "fi", ".", "local_size", ",", "fi", ".", "outbound_size", ",", "frame_pointer_needed", ")", ";", "}", "if", "(", "mcore_naked_function_p", "(", ")", ")", "return", ";", "output_stack_adjust", "(", "-", "<NUM_LIT>", ",", "fi", ".", "growth", "[", "growth", "++", "]", ")", ";", "if", "(", "fi", ".", "arg_size", "!=", "<NUM_LIT>", "&&", "current_function_pretend_args_size", "==", "<NUM_LIT>", ")", "{", "int", "offset", ";", "int", "rn", "=", "FIRST_PARM_REG", "+", "NPARM_REGS", "-", "<NUM_LIT>", ";", "int", "remaining", "=", "fi", ".", "arg_size", ";", "for", "(", "offset", "=", "fi", ".", "arg_offset", ";", "remaining", ">=", "<NUM_LIT>", ";", "offset", "-=", "<NUM_LIT>", ",", "rn", "--", ",", "remaining", "-=", "<NUM_LIT>", ")", "{", "emit_insn", "(", "gen_movsi", "(", "gen_rtx", "(", "MEM", ",", "SImode", ",", "plus_constant", "(", "stack_pointer_rtx", ",", "offset", ")", ")", ",", "gen_rtx", "(", "REG", ",", "SImode", ",", "rn", ")", ")", ")", ";", "}", "}", "if", "(", "growth", "<", "fi", ".", "reg_growth", ")", "output_stack_adjust", "(", "-", "<NUM_LIT>", ",", "fi", ".", "growth", "[", "growth", "++", "]", ")", ";", "if", "(", "fi", ".", "reg_size", "!=", "<NUM_LIT>", ")", "{", "int", "i", ";", "int", "offs", "=", "fi", ".", "reg_offset", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "{", "if", "(", "offs", "==", "<NUM_LIT>", "&&", "i", "==", "<NUM_LIT>", "&&", "(", "(", "fi", ".", "reg_mask", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "{", "int", "first_reg", "=", "<NUM_LIT>", ";", "while", "(", "fi", ".", "reg_mask", "&", "(", "<NUM_LIT>", "<<", "first_reg", ")", ")", "first_reg", "--", ";", "first_reg", "++", ";", "emit_insn", "(", "gen_store_multiple", "(", "gen_rtx", "(", "MEM", ",", "SImode", ",", "stack_pointer_rtx", ")", ",", "gen_rtx", "(", "REG", ",", "SImode", ",", "first_reg", ")", ",", "GEN_INT", "(", "<NUM_LIT>", "-", "first_reg", ")", ")", ")", ";", "i", "-=", "(", "<NUM_LIT>", "-", "first_reg", ")", ";", "offs", "+=", "(", "<NUM_LIT>", "-", "first_reg", ")", "", "<NUM_LIT>", ";", "}", "else", "if", "(", "fi", ".", "reg_mask", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "{", "emit_insn", "(", "gen_movsi", "(", "gen_rtx", "(", "MEM", ",", "SImode", ",", "plus_constant", "(", "stack_pointer_rtx", ",", "offs", ")", ")", ",", "gen_rtx", "(", "REG", ",", "SImode", ",", "i", ")", ")", ")", ";", "offs", "+=", "<NUM_LIT>", ";" ]
GCC	nds32	CPP	code_generation	CPU	9,042	[ "rtx", "extract_nth_ls2_access_reg", "(", "rtx_insn", "", "insn", ",", "int", "n", ")", "{", "rtx", "reg", ";", "machine_mode", "mode", ";", "if", "(", "post_update_insn_p", "(", "insn", ")", ")", "{", "memory_access_direction", "direction", "=", "determine_access_direction", "(", "insn", ")", ";", "gcc_assert", "(", "direction", "!=", "MEM_ACCESS_DIR_UNKNOWN", ")", ";", "if", "(", "direction", "==", "MEM_ACCESS_DIR_NEG", ")", "n", "=", "-", "<NUM_LIT>", "", "n", "-", "<NUM_LIT>", ";", "}", "if", "(", "n", "<", "-", "<NUM_LIT>", "\|\|", "n", ">", "<NUM_LIT>", ")", "return", "NULL_RTX", ";", "if", "(", "n", "<", "<NUM_LIT>", ")", "n", "=", "<NUM_LIT>", "+", "n", ";", "switch", "(", "get_attr_type", "(", "insn", ")", ")", "{", "case", "TYPE_LOAD", ":", "reg", "=", "SET_DEST", "(", "PATTERN", "(", "insn", ")", ")", ";", "break", ";", "case", "TYPE_STORE", ":", "reg", "=", "SET_SRC", "(", "PATTERN", "(", "insn", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "gcc_assert", "(", "REG_P", "(", "reg", ")", "\|\|", "GET_CODE", "(", "reg", ")", "==", "SUBREG", ")", ";", "switch", "(", "GET_MODE", "(", "reg", ")", ")", "{", "case", "E_DImode", ":", "mode", "=", "SImode", ";", "break", ";", "case", "E_DFmode", ":", "mode", "=", "SFmode", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "n", "==", "<NUM_LIT>", ")", "return", "gen_lowpart", "(", "mode", ",", "reg", ")", ";", "else", "return", "gen_highpart", "(", "mode", ",", "reg", ")", ";", "}" ]	[ "Returns", "the", "register", "operated", "by", "the", "nth", "load/store", "operation", "in", "the", "real", "micro-operation", "accessing", "order", ".", "This", "function", "assumes", "INSN", "must", "be", "a", "double-word", "load/store", "insn", "." ]
LLVM	ARM	TD	stmt_completion	CPU	9,043	[ ",", "v4i16", ",", "v4i16", ",", "int_arm_neon_vpadd", ",", "<NUM_LIT>", ">", ";" ]	[ "def", "VPADDi16", ":", "N3VDInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "N3RegFrm", ",", "IIC_VSHLiD", ",", "<STR_LIT>", ",", "<STR_LIT>" ]
GCC	pa	MD	stmt_completion	CPU	9,044	[ "<STR_LIT>", ")" ]	[ "(", "define_asm_attributes", "[", "(", "set_attr", "<STR_LIT>" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	9,045	[ ")", ";" ]	[ "void", "LLVMInitializeHexagonTargetMC", "(", ")", "{", "RegisterMCAsmInfoFn", "X", "(", "TheHexagonTarget", ",", "createHexagonMCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "TheHexagonTarget", ",", "createHexagonMCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheHexagonTarget", ",", "createHexagonMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "TheHexagonTarget", ",", "createHexagonMCRegisterInfo" ]
LLVM	X86	CPP	stmt_completion	CPU	9,046	[ ",", "FudgePtr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "MVT", "::", "f32", ",", "<NUM_LIT>", ")", ";" ]	[ "SDValue", "Fild", "=", "BuildFILD", "(", "Op", ",", "MVT", "::", "i64", ",", "Store2", ",", "StackSlot", ",", "DAG", ")", ";", "return", "Fild", ";", "}", "assert", "(", "SrcVT", "==", "MVT", "::", "i64", "&&", "<STR_LIT>", "Unexpected type in UINT_TO_FP", "<STR_LIT>", ")", ";", "SDValue", "ValueToStore", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isScalarFPTypeInSSEReg", "(", "Op", ".", "getValueType", "(", ")", ")", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", "ValueToStore", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "f64", ",", "ValueToStore", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "ValueToStore", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ")", ";", "int", "SSFI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "StackSlot", ")", "->", "getIndex", "(", ")", ";", "MachineMemOperand", "", "MMO", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "SSFI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "f80", ",", "MVT", "::", "Other", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Store", ",", "StackSlot", ",", "DAG", ".", "getValueType", "(", "MVT", "::", "i64", ")", "}", ";", "SDValue", "Fild", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "Ops", ",", "MVT", "::", "i64", ",", "MMO", ")", ";", "APInt", "FF", "(", "<NUM_LIT>", ",", "<NUM_LIT>", "ULL", ")", ";", "SDValue", "SignSet", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "", "DAG", ".", "getContext", "(", ")", ",", "MVT", "::", "i64", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i64", ")", ",", "ISD", "::", "SETLT", ")", ";", "SDValue", "FudgePtr", "=", "DAG", ".", "getConstantPool", "(", "ConstantInt", "::", "get", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "FF", ".", "zext", "(", "<NUM_LIT>", ")", ")", ",", "PtrVT", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ";", "SDValue", "Four", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getSelect", "(", "dl", ",", "Zero", ".", "getValueType", "(", ")", ",", "SignSet", ",", "Zero", ",", "Four", ")", ";", "FudgePtr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "PtrVT", ",", "FudgePtr", ",", "Offset", ")", ";", "SDValue", "Fudge", "=", "DAG", ".", "getExtLoad", "(", "ISD", "::", "EXTLOAD", ",", "dl", ",", "MVT", "::", "f80", ",", "DAG", ".", "getEntryNode", "(", ")" ]
GCC	i386	MD	next_suggestion	CPU	9,047	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "use", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "DF", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC	arm	CPP	stmt_completion	CPU	9,048	[ "_", "b", ")", ";" ]	[ "poly64_t", "_", "_", "high_b", "=", "vget_high_p64", "(", "_", "_", "b", ")", ";", "uint64x1_t", "_", "_", "high", "=", "vceq_p64", "(", "_", "_", "high_a", ",", "_", "_", "high_b", ")", ";", "poly64_t", "_", "_", "low_a", "=", "vget_low_p64", "(", "_", "_", "a", ")", ";", "poly64_t", "_", "_", "low_b", "=", "vget_low_p64", "(", "_" ]
GCC	rs6000	MD	stmt_completion	CPU	9,049	[ "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]" ]	[ "(", "zero_extend", ":", "EXTQI", "(", "mem", ":", "QI", "(", "plus", ":", "P", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "P", "(", "match_dup", "<NUM_LIT>", ")" ]
LLVM	AArch64	CPP	program_repair	CPU	9,050	[ "<FIXS>", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "NumBytes", ",", "DL", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ",", "true", ")", ",", "InFlag", ",", "DL", ")", ";", "<FIXE>" ]	[ "if", "(", "IsTailCall", "&&", "!", "IsSibCall", ")", "{", "<BUGS>", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "NumBytes", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "true", ")", ",", "InFlag", ",", "DL", ")", ";", "<BUGE>", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}" ]
GCC	i386	CPP	next_suggestion	CPU	9,051	[ "emit_insn", "(", "unpack", "(", "tmp2", ",", "src", ",", "tmp", ")", ")", ";" ]	[ "if", "(", "unsigned_p", ")", "unpack", "=", "gen_avx512bw_zero_extendv32qiv32hi2", ";", "else", "unpack", "=", "gen_avx512bw_sign_extendv32qiv32hi2", ";", "halfmode", "=", "V32QImode", ";", "extract", "=", "high_p", "?", "gen_vec_extract_hi_v64qi", ":", "gen_vec_extract_lo_v64qi", ";", "break", ";", "case", "E_V32QImode", ":", "if", "(", "unsigned_p", ")", "unpack", "=", "gen_avx2_zero_extendv16qiv16hi2", ";", "else", "unpack", "=", "gen_avx2_sign_extendv16qiv16hi2", ";", "halfmode", "=", "V16QImode", ";", "extract", "=", "high_p", "?", "gen_vec_extract_hi_v32qi", ":", "gen_vec_extract_lo_v32qi", ";", "break", ";", "case", "E_V32HImode", ":", "if", "(", "unsigned_p", ")", "unpack", "=", "gen_avx512f_zero_extendv16hiv16si2", ";", "else", "unpack", "=", "gen_avx512f_sign_extendv16hiv16si2", ";", "halfmode", "=", "V16HImode", ";", "extract", "=", "high_p", "?", "gen_vec_extract_hi_v32hi", ":", "gen_vec_extract_lo_v32hi", ";", "break", ";", "case", "E_V16HImode", ":", "if", "(", "unsigned_p", ")", "unpack", "=", "gen_avx2_zero_extendv8hiv8si2", ";", "else", "unpack", "=", "gen_avx2_sign_extendv8hiv8si2", ";", "halfmode", "=", "V8HImode", ";", "extract", "=", "high_p", "?", "gen_vec_extract_hi_v16hi", ":", "gen_vec_extract_lo_v16hi", ";", "break", ";", "case", "E_V16SImode", ":", "if", "(", "unsigned_p", ")", "unpack", "=", "gen_avx512f_zero_extendv8siv8di2", ";", "else", "unpack", "=", "gen_avx512f_sign_extendv8siv8di2", ";", "halfmode", "=", "V8SImode", ";", "extract", "=", "high_p", "?", "gen_vec_extract_hi_v16si", ":", "gen_vec_extract_lo_v16si", ";", "break", ";", "case", "E_V8SImode", ":", "if", "(", "unsigned_p", ")", "unpack", "=", "gen_avx2_zero_extendv4siv4di2", ";", "else", "unpack", "=", "gen_avx2_sign_extendv4siv4di2", ";", "halfmode", "=", "V4SImode", ";", "extract", "=", "high_p", "?", "gen_vec_extract_hi_v8si", ":", "gen_vec_extract_lo_v8si", ";", "break", ";", "case", "E_V16QImode", ":", "if", "(", "unsigned_p", ")", "unpack", "=", "gen_sse4_1_zero_extendv8qiv8hi2", ";", "else", "unpack", "=", "gen_sse4_1_sign_extendv8qiv8hi2", ";", "break", ";", "case", "E_V8HImode", ":", "if", "(", "unsigned_p", ")", "unpack", "=", "gen_sse4_1_zero_extendv4hiv4si2", ";", "else", "unpack", "=", "gen_sse4_1_sign_extendv4hiv4si2", ";", "break", ";", "case", "E_V4SImode", ":", "if", "(", "unsigned_p", ")", "unpack", "=", "gen_sse4_1_zero_extendv2siv2di2", ";", "else", "unpack", "=", "gen_sse4_1_sign_extendv2siv2di2", ";", "break", ";", "case", "E_V8QImode", ":", "if", "(", "unsigned_p", ")", "unpack", "=", "gen_sse4_1_zero_extendv4qiv4hi2", ";", "else", "unpack", "=", "gen_sse4_1_sign_extendv4qiv4hi2", ";", "break", ";", "case", "E_V4HImode", ":", "if", "(", "unsigned_p", ")", "unpack", "=", "gen_sse4_1_zero_extendv2hiv2si2", ";", "else", "unpack", "=", "gen_sse4_1_sign_extendv2hiv2si2", ";", "break", ";", "case", "E_V4QImode", ":", "if", "(", "unsigned_p", ")", "unpack", "=", "gen_sse4_1_zero_extendv2qiv2hi2", ";", "else", "unpack", "=", "gen_sse4_1_sign_extendv2qiv2hi2", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "GET_MODE_SIZE", "(", "imode", ")", ">=", "<NUM_LIT>", ")", "{", "tmp", "=", "gen_reg_rtx", "(", "halfmode", ")", ";", "emit_insn", "(", "extract", "(", "tmp", ",", "src", ")", ")", ";", "}", "else", "if", "(", "high_p", ")", "{", "switch", "(", "GET_MODE_SIZE", "(", "imode", ")", ")", "{", "case", "<NUM_LIT>", ":", "tmp", "=", "gen_reg_rtx", "(", "V1TImode", ")", ";", "emit_insn", "(", "gen_sse2_lshrv1ti3", "(", "tmp", ",", "gen_lowpart", "(", "V1TImode", ",", "src", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "tmp", "=", "gen_reg_rtx", "(", "V1DImode", ")", ";", "emit_insn", "(", "gen_mmx_lshrv1di3", "(", "tmp", ",", "gen_lowpart", "(", "V1DImode", ",", "src", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "tmp", "=", "gen_reg_rtx", "(", "V1SImode", ")", ";", "emit_insn", "(", "gen_mmx_lshrv1si3", "(", "tmp", ",", "gen_lowpart", "(", "V1SImode", ",", "src", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "tmp", "=", "gen_lowpart", "(", "imode", ",", "tmp", ")", ";", "}", "else", "tmp", "=", "src", ";", "emit_insn", "(", "unpack", "(", "dest", ",", "tmp", ")", ")", ";", "}", "else", "{", "rtx", "(", "*", "unpack", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ";", "switch", "(", "imode", ")", "{", "case", "E_V16QImode", ":", "if", "(", "high_p", ")", "unpack", "=", "gen_vec_interleave_highv16qi", ";", "else", "unpack", "=", "gen_vec_interleave_lowv16qi", ";", "break", ";", "case", "E_V8HImode", ":", "if", "(", "high_p", ")", "unpack", "=", "gen_vec_interleave_highv8hi", ";", "else", "unpack", "=", "gen_vec_interleave_lowv8hi", ";", "break", ";", "case", "E_V4SImode", ":", "if", "(", "high_p", ")", "unpack", "=", "gen_vec_interleave_highv4si", ";", "else", "unpack", "=", "gen_vec_interleave_lowv4si", ";", "break", ";", "case", "E_V8QImode", ":", "if", "(", "high_p", ")", "unpack", "=", "gen_mmx_punpckhbw", ";", "else", "unpack", "=", "gen_mmx_punpcklbw", ";", "break", ";", "case", "E_V4HImode", ":", "if", "(", "high_p", ")", "unpack", "=", "gen_mmx_punpckhwd", ";", "else", "unpack", "=", "gen_mmx_punpcklwd", ";", "break", ";", "case", "E_V4QImode", ":", "if", "(", "high_p", ")", "unpack", "=", "gen_mmx_punpckhbw_low", ";", "else", "unpack", "=", "gen_mmx_punpcklbw_low", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "unsigned_p", ")", "tmp", "=", "force_reg", "(", "imode", ",", "CONST0_RTX", "(", "imode", ")", ")", ";", "else", "tmp", "=", "ix86_expand_sse_cmp", "(", "gen_reg_rtx", "(", "imode", ")", ",", "GT", ",", "CONST0_RTX", "(", "imode", ")", ",", "src", ",", "pc_rtx", ",", "pc_rtx", ")", ";", "rtx", "tmp2", "=", "gen_reg_rtx", "(", "imode", ")", ";" ]
GCC	i386	CPP	program_repair	CPU	9,052	[ "<FIXS>", "enum", "indirect_thunk_prefix", "need_prefix", "=", "indirect_thunk_need_prefix", "(", "current_output_insn", ")", ";", "<FIXE>" ]	[ "char", "thunk_name_buf", "[", "<NUM_LIT>", "]", ";", "char", "*", "thunk_name", ";", "char", "push_buf", "[", "<NUM_LIT>", "]", ";", "<BUGS>", "bool", "need_bnd_p", "=", "ix86_bnd_prefixed_insn_p", "(", "current_output_insn", ")", ";", "<BUGE>", "int", "regno", "=", "-", "<NUM_LIT>", ";", "if", "(", "cfun", "->", "machine", "->", "indirect_branch_type" ]
GCC	h8300	MD	next_suggestion	MPU	9,053	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "xor", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AArch64	TD	stmt_completion	CPU	9,054	[ "<", "<NUM_LIT>", ">", ";" ]	[ "def", "SImm9Operand", ":", "SImmOperand" ]
LLVM	AArch64	CPP	stmt_completion	CPU	9,055	[ ";" ]	[ "Op", "->", "FPImm", ".", "Val", "=", "Val", ".", "bitcastToAPInt", "(", ")", ".", "getSExtValue", "(", ")", ";", "Op", "->", "FPImm", ".", "IsExact", "=", "IsExact", ";", "Op", "->", "StartLoc", "=", "S" ]
LLVM	X86	CPP	next_suggestion	CPU	9,056	[ "}" ]	[ "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "APInt", "DemandedMask", "(", "APInt", "::", "getSignMask", "(", "Mask", ".", "getScalarValueSizeInBits", "(", ")", ")", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedBits", "(", "Mask", ",", "DemandedMask", ",", "DCI", ")", ")", "{", "DCI", ".", "AddToWorklist", "(", "N", ")", ";", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "}" ]
LLVM	X86	CPP	program_repair	CPU	9,057	[ "<FIXS>", "bool", "IsPic", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "bool", "ExtraLoadRequired", "=", "Subtarget", "->", "GVRequiresExtraLoad", "(", "GV", ",", "getTargetMachine", "(", ")", ",", "false", ")", ";", "SDValue", "Result", ";", "if", "(", "!", "IsPic", "&&", "!", "ExtraLoadRequired", ")", "{", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "getPointerTy", "(", ")", ",", "Offset", ")", ";", "Offset", "=", "<NUM_LIT>", ";", "}", "elseResult", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "IsPic", "&&", "!", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", ")", "{", "<FIXE>" ]	[ "SDValueX86TargetLowering", "::", "LowerGlobalAddress", "(", "const", "GlobalValue", "*", "GV", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "<BUGS>", "SDValue", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "getPointerTy", "(", ")", ")", ";", "<BUGE>", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "getPointerTy", "(", ")", ",", "Result", ")", ";", "<BUGS>", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", "&&", "!", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", ")", "{", "<BUGE>", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "getPointerTy", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "getPointerTy", "(", ")", ")", ",", "Result", ")", ";" ]
LLVM	ARM	CPP	code_generation	CPU	9,058	[ "bool", "ARMAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "const", "uint16_t", "Thumb1_16bitNopEncoding", "=", "<NUM_LIT>", ";", "const", "uint16_t", "Thumb2_16bitNopEncoding", "=", "<NUM_LIT>", ";", "const", "uint32_t", "ARMv4_NopEncoding", "=", "<NUM_LIT>", ";", "const", "uint32_t", "ARMv6T2_NopEncoding", "=", "<NUM_LIT>", ";", "if", "(", "isThumb", "(", ")", ")", "{", "const", "uint16_t", "nopEncoding", "=", "hasNOP", "(", ")", "?", "Thumb2_16bitNopEncoding", ":", "Thumb1_16bitNopEncoding", ";", "uint64_t", "NumNops", "=", "Count", "/", "<NUM_LIT>", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "support", "::", "endian", "::", "write", "(", "OS", ",", "nopEncoding", ",", "Endian", ")", ";", "if", "(", "Count", "&", "<NUM_LIT>", ")", "OS", "<<", "'", "\\0", "'", ";", "return", "true", ";", "}", "const", "uint32_t", "nopEncoding", "=", "hasNOP", "(", ")", "?", "ARMv6T2_NopEncoding", ":", "ARMv4_NopEncoding", ";", "uint64_t", "NumNops", "=", "Count", "/", "<NUM_LIT>", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "support", "::", "endian", "::", "write", "(", "OS", ",", "nopEncoding", ",", "Endian", ")", ";", "switch", "(", "Count", "%", "<NUM_LIT>", ")", "{", "default", ":", "break", ";", "case", "<NUM_LIT>", ":", "OS", "<<", "'", "\\0", "'", ";", "break", ";", "case", "<NUM_LIT>", ":", "OS", ".", "write", "(", "<STR_LIT>", "\\0\\0", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "OS", ".", "write", "(", "<STR_LIT>", "\\0\\0\\xa0", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "break", ";", "}", "return", "true", ";", "}" ]	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]
LLVM	PIC16	CPP	next_suggestion	MPU	9,059	[ "}" ]	[ "bool", "isIDATA_Type", "(", ")", "const", "{", "return", "T", "==", "IDATA", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	9,060	[ "M", "->", "getMemOperand", "(", ")", ")", ";" ]	[ "unsigned", "Opc", "=", "(", "VDataType", "==", "MVT", "::", "i8", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "ArrayRef", "<", "SDValue", ">", "OpsRef", "=", "makeArrayRef", "(", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "Opc", ",", "DL", ",", "M", "->", "getVTList", "(", ")", ",", "OpsRef", ",", "VDataType", "," ]
GCC	sh	CPP	next_suggestion	CPU	9,061	[ "return", "true", ";" ]	[ "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "{", "int", "ext", "=", "kind", "&", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "int", "shift2", "=", "size", "-", "ext", ";", "if", "(", "!", "currently_expanding_to_rtl", "&&", "!", "reload_in_progress", "&&", "!", "reload_completed", ")", "{", "emit_insn", "(", "gen_shl_sext_ext", "(", "dest", ",", "source", ",", "left_rtx", ",", "size_rtx", ")", ")", ";", "emit_insn", "(", "gen_movsi", "(", "dest", ",", "source", ")", ")", ";", "break", ";", "}", "if", "(", "dest", "!=", "source", ")", "emit_insn", "(", "gen_movsi", "(", "dest", ",", "source", ")", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "dest", ";", "if", "(", "ext", "-", "insize", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "ext", "-", "insize", ")", ";", "gen_shifty_hi_op", "(", "ASHIFT", ",", "operands", ")", ";", "}", "emit_insn", "(", "kind", "&", "<NUM_LIT>", "?", "gen_extendqisi2", "(", "dest", ",", "gen_lowpart", "(", "QImode", ",", "dest", ")", ")", ":", "gen_extendhisi2", "(", "dest", ",", "gen_lowpart", "(", "HImode", ",", "dest", ")", ")", ")", ";", "if", "(", "kind", "<=", "<NUM_LIT>", ")", "{", "if", "(", "shift2", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "shift2", ")", ";", "gen_shifty_op", "(", "ASHIFT", ",", "operands", ")", ";", "}", "}", "else", "{", "if", "(", "shift2", ">", "<NUM_LIT>", ")", "{", "if", "(", "EXT_SHIFT_SIGNED", "(", "shift2", ")", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "shift2", "+", "<NUM_LIT>", ")", ";", "gen_shifty_op", "(", "ASHIFT", ",", "operands", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "const1_rtx", ";", "gen_shifty_op", "(", "ASHIFTRT", ",", "operands", ")", ";", "break", ";", "}", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "shift2", ")", ";", "gen_shifty_hi_op", "(", "ASHIFT", ",", "operands", ")", ";", "}", "else", "if", "(", "shift2", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "-", "shift2", ")", ";", "gen_shifty_hi_op", "(", "LSHIFTRT", ",", "operands", ")", ";", "}", "emit_insn", "(", "size", "<=", "<NUM_LIT>", "?", "gen_extendqisi2", "(", "dest", ",", "gen_lowpart", "(", "QImode", ",", "dest", ")", ")", ":", "gen_extendhisi2", "(", "dest", ",", "gen_lowpart", "(", "HImode", ",", "dest", ")", ")", ")", ";", "}", "break", ";", "}", "case", "<NUM_LIT>", ":", "{", "int", "i", "=", "<NUM_LIT>", "-", "size", ";", "if", "(", "!", "currently_expanding_to_rtl", "&&", "!", "reload_in_progress", "&&", "!", "reload_completed", ")", "emit_insn", "(", "gen_shl_sext_ext", "(", "dest", ",", "source", ",", "left_rtx", ",", "size_rtx", ")", ")", ";", "else", "{", "operands", "[", "<NUM_LIT>", "]", "=", "dest", ";", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", "-", "insize", ")", ";", "gen_shifty_hi_op", "(", "ASHIFT", ",", "operands", ")", ";", "emit_insn", "(", "gen_extendhisi2", "(", "dest", ",", "gen_lowpart", "(", "HImode", ",", "dest", ")", ")", ")", ";", "}", "while", "(", "--", "i", ">=", "<NUM_LIT>", ")", "gen_ashift", "(", "ASHIFTRT", ",", "<NUM_LIT>", ",", "dest", ")", ";", "break", ";", "}", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "if", "(", "!", "currently_expanding_to_rtl", "&&", "!", "reload_in_progress", "&&", "!", "reload_completed", ")", "{", "emit_insn", "(", "gen_shl_sext_ext", "(", "dest", ",", "source", ",", "left_rtx", ",", "size_rtx", ")", ")", ";", "emit_insn", "(", "gen_movsi", "(", "dest", ",", "source", ")", ")", ";", "break", ";", "}", "emit_insn", "(", "gen_andsi3", "(", "dest", ",", "source", ",", "GEN_INT", "(", "(", "<NUM_LIT>", "<<", "insize", ")", "-", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_xorsi3", "(", "dest", ",", "dest", ",", "GEN_INT", "(", "<NUM_LIT>", "<<", "(", "insize", "-", "<NUM_LIT>", ")", ")", ")", ")", ";", "emit_insn", "(", "gen_addsi3", "(", "dest", ",", "dest", ",", "GEN_INT", "(", "HOST_WIDE_INT_M1U", "<<", "(", "insize", "-", "<NUM_LIT>", ")", ")", ")", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "dest", ";", "operands", "[", "<NUM_LIT>", "]", "=", "kind", "==", "<NUM_LIT>", "?", "GEN_INT", "(", "left", "+", "<NUM_LIT>", ")", ":", "left_rtx", ";", "gen_shifty_op", "(", "ASHIFT", ",", "operands", ")", ";", "if", "(", "kind", "==", "<NUM_LIT>", ")", "emit_insn", "(", "gen_ashrsi3_k", "(", "dest", ",", "dest", ",", "const1_rtx", ")", ")", ";", "break", ";", "default", ":" ]
GCC	i386	CPP	stmt_completion	CPU	9,062	[ ",", "_", "_", "M", ")", ";" ]	[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_pmovsqd128_mask", "(", "(", "_", "_", "v2di", ")", "_", "_", "A", ",", "(", "_", "_", "v4si", ")", "_", "_", "O" ]
LLVM	ARM	CPP	next_suggestion	CPU	9,063	[ "Entry", ".", "Node", "=", "Src", ";" ]	[ "enum", "{", "AEABI_MEMCPY", "=", "<NUM_LIT>", ",", "AEABI_MEMMOVE", ",", "AEABI_MEMSET", ",", "AEABI_MEMCLR", "}", "AEABILibcall", ";", "switch", "(", "LC", ")", "{", "case", "RTLIB", "::", "MEMCPY", ":", "AEABILibcall", "=", "AEABI_MEMCPY", ";", "break", ";", "case", "RTLIB", "::", "MEMMOVE", ":", "AEABILibcall", "=", "AEABI_MEMMOVE", ";", "break", ";", "case", "RTLIB", "::", "MEMSET", ":", "AEABILibcall", "=", "AEABI_MEMSET", ";", "if", "(", "ConstantSDNode", "", "ConstantSrc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ")", "if", "(", "ConstantSrc", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "AEABILibcall", "=", "AEABI_MEMCLR", ";", "break", ";", "default", ":", "return", "SDValue", "(", ")", ";", "}", "enum", "{", "ALIGN1", "=", "<NUM_LIT>", ",", "ALIGN4", ",", "ALIGN8", "}", "AlignVariant", ";", "if", "(", "(", "Align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "AlignVariant", "=", "ALIGN8", ";", "else", "if", "(", "(", "Align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "AlignVariant", "=", "ALIGN4", ";", "else", "AlignVariant", "=", "ALIGN1", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getIntPtrType", "(", "", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Dst", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "AEABILibcall", "==", "AEABI_MEMCLR", ")", "{", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "else", "if", "(", "AEABILibcall", "==", "AEABI_MEMSET", ")", "{", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "MVT", "::", "i32", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "MVT", "::", "i32", ",", "Src", ")", ";", "else", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsLT", "(", "MVT", "::", "i32", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "MVT", "::", "i32", ",", "Src", ")", ";" ]
GCC	s390	MD	program_repair	MPU	9,064	[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	9,065	[ "return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "Constraint", ",", "VT", ")", ";" ]	[ "case", "MVT", "::", "i32", ":", "case", "MVT", "::", "i16", ":", "case", "MVT", "::", "i8", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "Hexagon", "::", "IntRegsRegisterClass", ")", ";", "case", "MVT", "::", "i64", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "Hexagon", "::", "DoubleRegsRegisterClass", ")", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown asm register class", "<STR_LIT>", ")", ";", "}", "}" ]
GCC	sparc	CPP	stmt_completion	CPU	9,066	[ "(", "fndecl", ")", ",", "<NUM_LIT>", ")", ")", ";" ]	[ "static", "void", "sparc_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "cxt", ")", "{", "rtx", "fnaddr", "=", "force_reg", "(", "Pmode", ",", "XEXP", "(", "DECL_RTL" ]
LLVM	TPC	CPP	stmt_completion	Virtual ISA	9,067	[ "FakeTensorId", "++", ")", ";" ]	[ "if", "(", "val", "->", "getValueID", "(", ")", "==", "Value", "::", "ConstantIntVal", ")", "{", "if", "(", "dyn_cast", "<", "llvm", "::", "ConstantInt", ">", "(", "val", ")", ")", "return", "dyn_cast", "<", "llvm", "::", "ConstantInt", ">", "(", "val", ")", "->", "getZExtValue", "(", ")", ";", "else", "return", "-", "<NUM_LIT>", ";", "}", "return", "(", "FakeTensorIdPad", "+" ]
LLVM	ARM	TD	stmt_completion	CPU	9,068	[ "InstrItinClass", ";" ]	[ "def", "IIC_iTSTsr", ":" ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,069	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rdd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "class", "Enc_84bff1", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rdd32", ";" ]
GCC	aarch64	CPP	next_suggestion	CPU	9,070	[ "p", ".", "offset", "+=", "i", "*", "element_bytes", ";" ]	[ "poly_uint64", "element_bytes", ";", "if", "(", "!", "poly_int_tree_p", "(", "TYPE_SIZE_UNIT", "(", "TREE_TYPE", "(", "type", ")", ")", ",", "&", "element_bytes", ")", ")", "gcc_unreachable", "(", ")", ";", "gcc_assert", "(", "!", "element_info", ".", "pieces", ".", "is_empty", "(", ")", ")", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "count", ";", "++", "i", ")", "for", "(", "unsigned", "int", "j", "=", "<NUM_LIT>", ";", "j", "<", "element_info", ".", "pieces", ".", "length", "(", ")", ";", "++", "j", ")", "{", "piece", "p", "=", "element_info", ".", "pieces", "[", "j", "]", ";" ]
GCC	arm	MD	next_suggestion	CPU	9,071	[ "operands", "[", "<NUM_LIT>", "]", ")", ")" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "<", "MVE_VPRED", ">", "<NUM_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "MVE_2", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "VSHLCQ_M", ")", "]", "<STR_LIT>", "{", "rtx", "ignore_wb", "=", "gen_reg_rtx", "(", "SImode", ")", "emit_insn", "(", "gen_mve_vshlcq_m_", "<", "supf", ">", "<", "mode", ">", "(", "operands", "[", "<NUM_LIT>", "]", ",", "ignore_wb", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", "," ]
GCC	sh	MD	next_suggestion	CPU	9,072	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "call", "(", "mem", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "use", "(", "reg", ":", "SI", "FPSCR_MODES_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "PR_REG", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "TARGET_SH2A", "&", "&", "dbr_sequence_length", "(", ")", "=", "=", "<NUM_LIT>", ")", "return", "<STR_LIT>", "else", "return", "<STR_LIT>", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")" ]
GCC	mmix	CPP	next_suggestion	CPU	9,073	[ "if", "(", "stack_space_to_deallocate", "!=", "<NUM_LIT>", ")", "mmix_emit_sp_add", "(", "stack_space_to_deallocate", ")", ";" ]	[ "regno", ">=", "MMIX_FIRST_GLOBAL_REGNUM", ";", "regno", "--", ")", "if", "(", "(", "(", "regno", "!=", "MMIX_FRAME_POINTER_REGNUM", "\|\|", "!", "frame_pointer_needed", ")", "&&", "regs_ever_live", "[", "regno", "]", "&&", "!", "call_used_regs", "[", "regno", "]", ")", "\|\|", "IS_MMIX_EH_RETURN_DATA_REG", "(", "regno", ")", ")", "stack_space_to_deallocate", "+=", "<NUM_LIT>", ";", "if", "(", "MMIX_CFUN_HAS_LANDING_PAD", ")", "stack_space_to_deallocate", "+=", "<NUM_LIT>", ";", "else", "if", "(", "MMIX_CFUN_NEEDS_SAVED_EH_RETURN_ADDRESS", ")", "stack_space_to_deallocate", "+=", "<NUM_LIT>", ";", "if", "(", "frame_pointer_needed", ")", "stack_space_to_deallocate", "+=", "<NUM_LIT>", ";", "if", "(", "(", "stack_space_to_deallocate", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "internal_error", "(", "<STR_LIT>", "stack frame not a multiple of octabyte: %wd", "<STR_LIT>", ",", "stack_space_to_deallocate", ")", ";", "for", "(", "regno", "=", "MMIX_FIRST_GLOBAL_REGNUM", ";", "regno", "<=", "<NUM_LIT>", ";", "regno", "++", ")", "if", "(", "(", "(", "regno", "!=", "MMIX_FRAME_POINTER_REGNUM", "\|\|", "!", "frame_pointer_needed", ")", "&&", "regs_ever_live", "[", "regno", "]", "&&", "!", "call_used_regs", "[", "regno", "]", ")", "\|\|", "IS_MMIX_EH_RETURN_DATA_REG", "(", "regno", ")", ")", "{", "if", "(", "offset", ">", "<NUM_LIT>", ")", "{", "mmix_emit_sp_add", "(", "offset", ")", ";", "stack_space_to_deallocate", "-=", "offset", ";", "offset", "=", "<NUM_LIT>", ";", "}", "emit_move_insn", "(", "gen_rtx_REG", "(", "DImode", ",", "regno", ")", ",", "gen_rtx_MEM", "(", "DImode", ",", "plus_constant", "(", "stack_pointer_rtx", ",", "offset", ")", ")", ")", ";", "offset", "+=", "<NUM_LIT>", ";", "}", "offset", "+=", "(", "locals_size", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";", "if", "(", "MMIX_CFUN_HAS_LANDING_PAD", ")", "offset", "+=", "<NUM_LIT>", ";", "else", "if", "(", "MMIX_CFUN_NEEDS_SAVED_EH_RETURN_ADDRESS", ")", "offset", "+=", "<NUM_LIT>", ";", "if", "(", "frame_pointer_needed", ")", "{", "if", "(", "offset", ">", "<NUM_LIT>", ")", "{", "mmix_emit_sp_add", "(", "offset", ")", ";", "stack_space_to_deallocate", "-=", "offset", ";", "offset", "=", "<NUM_LIT>", ";", "}", "emit_move_insn", "(", "hard_frame_pointer_rtx", ",", "gen_rtx_MEM", "(", "DImode", ",", "plus_constant", "(", "stack_pointer_rtx", ",", "offset", ")", ")", ")", ";", "offset", "+=", "<NUM_LIT>", ";", "}" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	9,074	[ "}" ]	[ "addPass", "(", "createHexagonPacketizer", "(", "NoOpt", ")", ",", "false", ")", ";", "if", "(", "EnableVectorPrint", ")", "addPass", "(", "createHexagonVectorPrint", "(", ")", ",", "false", ")", ";", "addPass", "(", "createHexagonCallFrameInformation", "(", ")", ",", "false", ")", ";" ]
GCC	arm	CPP	stmt_completion	CPU	9,075	[ "_", "c", ")", ";" ]	[ "return", "(", "uint8x16_t", ")", "_", "_", "builtin_neon_vabauv16qi", "(", "(", "int8x16_t", ")", "_", "_", "a", ",", "(", "int8x16_t", ")", "_", "_", "b", ",", "(", "int8x16_t", ")", "_" ]
LLVM	X86	CPP	stmt_completion	CPU	9,076	[ "ToReg", ")", ")", ";" ]	[ "Move", ".", "setOpcode", "(", "Is64Bit", "?", "X86", "::", "MOV64rr", ":", "X86", "::", "MOV32rr", ")", ";", "Move", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(" ]
LLVM	Mips	CPP	stmt_completion	CPU	9,077	[ ",", "ConstantCast", ">", "(", "AO", ",", "C", ")", ")", ";" ]	[ "ConstantCast", "C", "=", "{", "&", "RI", ",", "<NUM_LIT>", ",", "testI2P", "(", "*", "cast", "<", "User", ">", "(", "RV", ")", ")", "}", ";", "if", "(", "C", ".", "Origin", ")", "{", "auto", "Src", "=", "getValueSource", "(", "C", ".", "Origin", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "AllocOperands", "AO", "=", "getRangeForAllocation", "(", "Src", ")", ";", "if", "(", "AO", "!=", "AllocOperands", "(", ")", ")", "ConstantCasts", ".", "push_back", "(", "pair", "<", "AllocOperands" ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,078	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
GCC	arm	CPP	code_generation	CPU	9,079	[ "static", "bool", "arm_valid_target_attribute_p", "(", "tree", "fndecl", ",", "tree", "ARG_UNUSED", "(", "name", ")", ",", "tree", "args", ",", "int", "ARG_UNUSED", "(", "flags", ")", ")", "{", "bool", "ret", "=", "true", ";", "struct", "gcc_options", "func_options", ";", "tree", "cur_tree", ",", "new", "_", "optimize", ";", "gcc_assert", "(", "(", "fndecl", "!=", "NULL_TREE", ")", "&&", "(", "args", "!=", "NULL_TREE", ")", ")", ";", "tree", "func_optimize", "=", "DECL_FUNCTION_SPECIFIC_OPTIMIZATION", "(", "fndecl", ")", ";", "if", "(", "!", "func_optimize", ")", "func_optimize", "=", "optimization_default_node", ";", "memset", "(", "&", "func_options", ",", "<NUM_LIT>", ",", "sizeof", "(", "func_options", ")", ")", ";", "init_options_struct", "(", "&", "func_options", ",", "NULL", ")", ";", "lang_hooks", ".", "init_options_struct", "(", "&", "func_options", ")", ";", "cl_optimization_restore", "(", "&", "func_options", ",", "TREE_OPTIMIZATION", "(", "func_optimize", ")", ")", ";", "cl_target_option_restore", "(", "&", "func_options", ",", "TREE_TARGET_OPTION", "(", "target_option_default_node", ")", ")", ";", "cur_tree", "=", "arm_valid_target_attribute_tree", "(", "args", ",", "&", "func_options", ",", "&", "global_options_set", ")", ";", "if", "(", "cur_tree", "==", "NULL_TREE", ")", "ret", "=", "false", ";", "new", "_", "optimize", "=", "build_optimization_node", "(", "&", "func_options", ")", ";", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "fndecl", ")", "=", "cur_tree", ";", "DECL_FUNCTION_SPECIFIC_OPTIMIZATION", "(", "fndecl", ")", "=", "new", "_", "optimize", ";", "finalize_options_struct", "(", "&", "func_options", ")", ";", "return", "ret", ";", "}" ]	[ "Hook", "to", "validate", "attribute", "(", "(", "target", "(", "``", "string", "''", ")", ")", ")", "." ]
LLVM	ARM64	CPP	next_suggestion	CPU	9,080	[ "Parser", ".", "Lex", "(", ")", ";" ]	[ "Parser", ".", "Lex", "(", ")", ";", "}", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Real", ")", ")", "{", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEdouble", ",", "Tok", ".", "getString", "(", ")", ")", ";", "uint64_t", "IntVal", "=", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "IntVal", "^=", "(", "uint64_t", ")", "isNegative", "<<", "<NUM_LIT>", ";", "int", "Val", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "APInt", "(", "<NUM_LIT>", ",", "IntVal", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Val", "==", "-", "<NUM_LIT>", "&&", "!", "RealVal", ".", "isZero", "(", ")", ")", "{", "TokError", "(", "<STR_LIT>", "floating point value out of range", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "ARM64Operand", "::", "CreateFPImm", "(", "Val", ",", "S", ",", "getContext", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "int64_t", "Val", ";", "if", "(", "!", "isNegative", "&&", "Tok", ".", "getString", "(", ")", ".", "startswith", "(", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ")", "{", "Val", "=", "Tok", ".", "getIntVal", "(", ")", ";", "if", "(", "Val", ">", "<NUM_LIT>", "\|\|", "Val", "<", "<NUM_LIT>", ")", "{", "TokError", "(", "<STR_LIT>", "encoded floating point value out of range", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "}", "else", "{", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEdouble", ",", "Tok", ".", "getString", "(", ")", ")", ";", "uint64_t", "IntVal", "=", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "IntVal", "^=", "(", "uint64_t", ")", "isNegative", "<<", "<NUM_LIT>", ";", "Val", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "APInt", "(", "<NUM_LIT>", ",", "IntVal", ")", ")", ";", "}" ]
GCC	arm	MD	next_suggestion	CPU	9,081	[ "operands", "[", "<NUM_LIT>", "]", ")", ")" ]	[ "[", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V4SI", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "VSTRWSOQ", ")", "]", "<STR_LIT>", "{", "rtx", "ind", "=", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "gcc_assert", "(", "REG_P", "(", "ind", ")", ")", "emit_insn", "(", "gen_mve_vstrwq_scatter_offset_", "<", "supf", ">", "v4si_insn", "(", "ind", ",", "operands", "[", "<NUM_LIT>", "]", "," ]
GCC	c4x	MD	stmt_completion	DSP	9,082	[ "nil", ")", "]", ")" ]	[ "(", "define_delay", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "nil", ")", "(", "nil", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "nil", ")", "(", "nil", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "nil", ")", "(" ]
LLVM	ARM	CPP	stmt_completion	CPU	9,083	[ ")", ";" ]	[ "void", "addNEONi16splatOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands!", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "Value", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Value", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Value", ")" ]
GCC	loongarch	CPP	stmt_completion	CPU	9,084	[ "_", "<NUM_LIT>", ",", "_", "_", "m128i", "_", "<NUM_LIT>", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m128i", "_", "_", "lsx_vavgr_du", "(", "_", "_", "m128i" ]
LLVM	CellSPU	CPP	next_suggestion	MPU	9,085	[ "}", "else", "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{" ]	[ "unsigned", "opc", ";", "bool", "isValidFrameIdx", "=", "(", "FrameIdx", "<", "SPUFrameInfo", "::", "maxFrameOffset", "(", ")", ")", ";", "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]
LLVM	R600	TD	next_suggestion	GPU	9,086	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Word1", ";" ]	[ "let", "CF_CONST", "=", "<NUM_LIT>", ";", "let", "VALID_PIXEL_MODE", "=", "<NUM_LIT>", ";", "let", "COND", "=", "<NUM_LIT>", ";", "let", "END_OF_PROGRAM", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Word0", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	9,087	[ "(", "NumElts", ")", ";" ]	[ "void", "DecodeScalarMoveMask", "(", "unsigned", "NumElts", ",", "bool", "IsLoad", ",", "SmallVectorImpl", "<", "int", ">", "&", "Mask", ")", "{", "Mask", ".", "push_back" ]
GCC	sh	MD	stmt_completion	CPU	9,088	[ "<STR_LIT>", ")", ")", ")", "]" ]	[ "(", "udiv", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>" ]
GCC	i386	MD	next_suggestion	CPU	9,089	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,090	[ "let", "isPredicable", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	9,091	[ "Src", ")", ",", "<NUM_LIT>", ")", ";" ]	[ "Register", "Reg", "=", "cast", "<", "RegisterSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getReg", "(", ")", ";", "EVT", "VT", "=", "Src", ".", "getValueType", "(", ")", ";", "SDValue", "Copy", "(", "DAG", ".", "getMachineNode", "(", "VT", "==", "MVT", "::", "i32", "?", "WebAssembly", "::", "COPY_I32", ":", "WebAssembly", "::", "COPY_I64", ",", "DL", ",", "VT", "," ]
LLVM	AArch64	TD	stmt_completion	CPU	9,092	[ "}", "=", "Rn", ";" ]	[ "class", "BaseCondSelect", "<", "bit", "op", ",", "bits", "<", "<NUM_LIT>", ">", "op2", ",", "RegisterClass", "regtype", ",", "string", "asm", ">", ":", "I", "<", "(", "outs", "regtype", ":", "$", "Rd", ")", ",", "(", "ins", "regtype", ":", "$", "Rn", ",", "regtype", ":", "$", "Rm", ",", "ccode", ":", "$", "cond", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "regtype", ":", "$", "Rd", ",", "(", "AArch64csel", "regtype", ":", "$", "Rn", ",", "regtype", ":", "$", "Rm", ",", "(", "i32", "imm", ":", "$", "cond", ")", ",", "NZCV", ")", ")", "]", ">", ",", "Sched", "<", "[", "WriteI", ",", "ReadI", ",", "ReadI", "]", ">", "{", "let", "Uses", "=", "[", "NZCV", "]", ";", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
LLVM	X86	CPP	program_repair	CPU	9,093	[ "<FIXS>", "uint64_t", "EltMaskSize", "=", "(", "RawMask", ".", "size", "(", ")", "*", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "for", "(", "auto", "M", ":", "RawMask", ")", "{", "M", "&=", "EltMaskSize", ";", "<FIXE>" ]	[ "void", "DecodeVPERMV3Mask", "(", "ArrayRef", "uint64_t", ">", "RawMask", ",", "SmallVectorImpl", "int", ">", "&", "ShuffleMask", ")", "{", "<BUGS>", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "RawMask", ".", "size", "(", ")", ";", "i", "e", ";", "++", "i", ")", "{", "uint64_t", "M", "=", "RawMask", "[", "i", "]", ";", "<BUGE>", "ShuffleMask", ".", "push_back", "(", "(", "int", ")", "M", ")", ";", "}", "}" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	9,094	[ "'", ":" ]	[ "case", "'", "K", "'", ":", "case", "'", "L", "'", ":", "case", "'", "M", "'", ":", "case", "'", "N", "'", ":", "case", "'", "O", "'", ":", "case", "'", "P", "'", ":", "{", "ConstantSDNode", "*", "CST", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ";", "if", "(", "!", "CST", ")", "return", ";", "unsigned", "Value", "=", "CST", "->", "getZExtValue", "(", ")", ";", "switch", "(", "Letter", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown constraint letter!", "<STR_LIT>", ")", ";", "case", "'", "I", "'", ":", "if", "(", "(", "short", ")", "Value", "==", "(", "int", ")", "Value", ")", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Value", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "case", "'", "J", "'", ":", "case", "'", "L", "'", ":", "if", "(", "(", "short", ")", "Value", "==", "<NUM_LIT>", ")", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Value", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "case", "'", "K", "'", ":", "if", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Value", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "case", "'", "M", "'", ":", "if", "(", "Value", ">", "<NUM_LIT>", ")", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Value", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "case", "'", "N" ]
GCC	i386	CPP	next_suggestion	CPU	9,095	[ "if", "(", "max_size", ">", "<NUM_LIT>", ")", "{" ]	[ "}", "}", "return", ";", "}", "if", "(", "max_size", ">", "<NUM_LIT>", ")", "{", "expand_setmem_epilogue_via_loop", "(", "destmem", ",", "destptr", ",", "value", ",", "count", ",", "max_size", ")", ";", "return", ";", "}", "if", "(", "max_size", ">", "<NUM_LIT>", ")", "{", "rtx_code_label", "", "label", "=", "ix86_expand_aligntest", "(", "count", ",", "<NUM_LIT>", ",", "true", ")", ";", "if", "(", "TARGET_64BIT", ")", "{", "dest", "=", "change_address", "(", "destmem", ",", "DImode", ",", "destptr", ")", ";", "emit_insn", "(", "gen_strset", "(", "destptr", ",", "dest", ",", "value", ")", ")", ";", "dest", "=", "adjust_automodify_address_nv", "(", "dest", ",", "DImode", ",", "destptr", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_strset", "(", "destptr", ",", "dest", ",", "value", ")", ")", ";", "}", "else", "{", "dest", "=", "change_address", "(", "destmem", ",", "SImode", ",", "destptr", ")", ";", "emit_insn", "(", "gen_strset", "(", "destptr", ",", "dest", ",", "value", ")", ")", ";", "dest", "=", "adjust_automodify_address_nv", "(", "dest", ",", "SImode", ",", "destptr", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_strset", "(", "destptr", ",", "dest", ",", "value", ")", ")", ";", "dest", "=", "adjust_automodify_address_nv", "(", "dest", ",", "SImode", ",", "destptr", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_strset", "(", "destptr", ",", "dest", ",", "value", ")", ")", ";", "dest", "=", "adjust_automodify_address_nv", "(", "dest", ",", "SImode", ",", "destptr", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_strset", "(", "destptr", ",", "dest", ",", "value", ")", ")", ";", "}", "emit_label", "(", "label", ")", ";", "LABEL_NUSES", "(", "label", ")", "=", "<NUM_LIT>", ";", "}", "if", "(", "max_size", ">", "<NUM_LIT>", ")", "{", "rtx_code_label", "", "label", "=", "ix86_expand_aligntest", "(", "count", ",", "<NUM_LIT>", ",", "true", ")", ";", "if", "(", "TARGET_64BIT", ")", "{", "dest", "=", "change_address", "(", "destmem", ",", "DImode", ",", "destptr", ")", ";", "emit_insn", "(", "gen_strset", "(", "destptr", ",", "dest", ",", "value", ")", ")", ";", "}", "else", "{", "dest", "=", "change_address", "(", "destmem", ",", "SImode", ",", "destptr", ")", ";", "emit_insn", "(", "gen_strset", "(", "destptr", ",", "dest", ",", "value", ")", ")", ";", "dest", "=", "adjust_automodify_address_nv", "(", "dest", ",", "SImode", ",", "destptr", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_strset", "(", "destptr", ",", "dest", ",", "value", ")", ")", ";", "}", "emit_label", "(", "label", ")", ";", "LABEL_NUSES", "(", "label", ")", "=", "<NUM_LIT>", ";", "}" ]
GCC	tilepro	MD	stmt_completion	VLIW	9,096	[ ")", ")", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "call", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]
GCC	mep	MD	program_repair	CPU	9,097	[ "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "]", "<NUM_LIT>", ")", ")", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "]", "<NUM_LIT>", ")", ")", "]", "<FIXE>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "]", "<NUM_LIT>", ")", ")", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "<BUGS>", "]", "<NUM_LIT>", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	mips	MD	program_repair	CPU	9,098	[ "<FIXS>", "(", "ne", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "<FIXE>" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "ne", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "<BUGE>", "(", "const_string", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,099	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

GCC

v850

CPP

next_suggestion

MPU

9,000

[ "return", "true", ";" ]

[ "if", "(", "GET_CODE", "(", "x", ")", "==", "MINUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", ")", "{", "rtx_code_label", "*", "label", "=", "dyn_cast", "<", "rtx_code_label", "*", ">", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "label", "&&", "label", "->", "delete", "d", "(", ")", ")", "return", "true", ";", "}", "output_addr_const", "(", "file", ",", "x", ")", ";" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

9,001

[ "}" ]

[ "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "NumArgs", "=", "MF", ".", "getInfo", "<", "WebAssemblyFunctionInfo", ">", "(", ")", "->", "getNumArguments", "(", ")", ";", "return", "AsmPrinter", "::", "runOnMachineFunction", "(", "MF", ")", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

9,002

[ "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "DMFC1", ";" ]

[ "}", "else", "if", "(", "Mips", "::", "MSACtrlRegClass", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "CFCMSA", ";", "}", "else", "if", "(", "Mips", "::", "GPR32RegClass", ".", "contains", "(", "SrcReg", ")", ")", "{", "if", "(", "Mips", "::", "CCRRegClass", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "Mips", "::", "CTC1", ";", "else", "if", "(", "Mips", "::", "FGR32RegClass", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "Mips", "::", "MTC1", ";", "else", "if", "(", "Mips", "::", "HI32RegClass", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "Mips", "::", "MTHI", ",", "DestReg", "=", "<NUM_LIT>", ";", "else", "if", "(", "Mips", "::", "LO32RegClass", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "Mips", "::", "MTLO", ",", "DestReg", "=", "<NUM_LIT>", ";", "else", "if", "(", "Mips", "::", "HI32DSPRegClass", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "Mips", "::", "MTHI_DSP", ";", "else", "if", "(", "Mips", "::", "LO32DSPRegClass", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "Mips", "::", "MTLO_DSP", ";", "else", "if", "(", "Mips", "::", "DSPCCRegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Mips", "::", "WRDSP", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addImm", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "return", ";", "}", "else", "if", "(", "Mips", "::", "MSACtrlRegClass", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "Mips", "::", "CTCMSA", ";", "}", "else", "if", "(", "Mips", "::", "FGR32RegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "FMOV_S", ";", "else", "if", "(", "Mips", "::", "AFGR64RegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "FMOV_D32", ";", "else", "if", "(", "Mips", "::", "FGR64RegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "FMOV_D64", ";", "else", "if", "(", "Mips", "::", "GPR64RegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "if", "(", "Mips", "::", "GPR64RegClass", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "OR64", ",", "ZeroReg", "=", "Mips", "::", "ZERO_64", ";", "else", "if", "(", "Mips", "::", "HI64RegClass", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "MFHI64", ",", "SrcReg", "=", "<NUM_LIT>", ";", "else", "if", "(", "Mips", "::", "LO64RegClass", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "MFLO64", ",", "SrcReg", "=", "<NUM_LIT>", ";", "else", "if", "(", "Mips", "::", "FGR64RegClass", ".", "contains", "(" ]

LLVM

ARM

CPP

next_suggestion

CPU

9,003

[ "unsigned", "ThumbBit", "=", "<NUM_LIT>", ";" ]

[ "if", "(", "!", "A_SD", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "symbol '", "<STR_LIT>", "+", "A", "->", "getName", "(", ")", "+", "<STR_LIT>", "' can not be undefined in a subtraction expression", "<STR_LIT>", ")", ";", "uint32_t", "Value", "=", "Writer", "->", "getSymbolAddress", "(", "A_SD", ",", "Layout", ")", ";", "uint32_t", "Value2", "=", "<NUM_LIT>", ";", "uint64_t", "SecAddr", "=", "Writer", "->", "getSectionAddress", "(", "A_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "FixedValue", "+=", "SecAddr", ";", "if", "(", "const", "MCSymbolRefExpr", "*", "B", "=", "Target", ".", "getSymB", "(", ")", ")", "{", "const", "MCSymbolData", "*", "B_SD", "=", "&", "Asm", ".", "getSymbolData", "(", "B", "->", "getSymbol", "(", ")", ")", ";", "if", "(", "!", "B_SD", "->", "getFragment", "(", ")", ")", "Asm", ".", "getContext", "(", ")", ".", "FatalError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "symbol '", "<STR_LIT>", "+", "B", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "+", "<STR_LIT>", "' can not be undefined in a subtraction expression", "<STR_LIT>", ")", ";", "Type", "=", "MachO", "::", "ARM_RELOC_HALF_SECTDIFF", ";", "Value2", "=", "Writer", "->", "getSymbolAddress", "(", "B_SD", ",", "Layout", ")", ";", "FixedValue", "-=", "Writer", "->", "getSectionAddress", "(", "B_SD", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", ")", ";", "}" ]

GCC

pdp11

CPP

program_repair

MPU

9,004

[ "<FIXS>", "fprintf", "(", "stream", ",", "<STR_LIT>", "\\tstd %s, -(sp)\\n", "<STR_LIT>", ",", "reg_names", "[", "regno", "]", ")", ";", "<FIXE>" ]

[ "&&", "regs_ever_live", "[", "regno", "]", "&&", "!", "call_used_regs", "[", "regno", "]", ")", "{", "<BUGS>", "fprintf", "(", "stream", ",", "<STR_LIT>", "\\tfstd %s, -(sp)\\n", "<STR_LIT>", ",", "reg_names", "[", "regno", "]", ")", ";", "<BUGE>", "via_ac", "=", "regno", ";", "}" ]

GCC

mips

MD

stmt_completion

CPU

9,005

[ "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "return", "mips_output_move", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "[", "(", "set_attr", "<STR_LIT>" ]

LLVM

SystemZ

TD

next_suggestion

CPU

9,006

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD1", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "I2", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

9,007

[ "FixedValue", "+=", "<NUM_LIT>", "ULL", "<<", "Log2Size", ";" ]

[ "assert", "(", "Target", ".", "getSymA", "(", ")", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK_TLVP", "&&", "!", "is64Bit", "(", ")", "&&", "<STR_LIT>", "Should only be called with a 32-bit TLVP relocation!", "<STR_LIT>", ")", ";", "unsigned", "Log2Size", "=", "getFixupKindLog2Size", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "uint32_t", "Value", "=", "Layout", ".", "getFragmentOffset", "(", "Fragment", ")", "+", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "IsPCRel", "=", "<NUM_LIT>", ";", "if", "(", "Target", ".", "getSymB", "(", ")", ")", "{", "uint32_t", "FixupAddress", "=", "Writer", "->", "getFragmentAddress", "(", "Fragment", ",", "Layout", ")", "+", "Fixup", ".", "getOffset", "(", ")", ";", "IsPCRel", "=", "<NUM_LIT>", ";", "FixedValue", "=", "FixupAddress", "-", "Writer", "->", "getSymbolAddress", "(", "Target", ".", "getSymB", "(", ")", "->", "getSymbol", "(", ")", ",", "Layout", ")", "+", "Target", ".", "getConstant", "(", ")", ";" ]

GCC

s390

CPP

next_suggestion

MPU

9,008

[ "s390_indirect_branch_attrvalue", "(", "attr", ",", "&", "cfun", "->", "machine", "->", "function_return_mem", ")", ";" ]

[ "if", "(", "(", "attr", "=", "lookup_attribute", "(", "<STR_LIT>", "indirect_branch_jump", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "fndecl", ")", ")", ")", ")", "s390_indirect_branch_attrvalue", "(", "attr", ",", "&", "cfun", "->", "machine", "->", "indirect_branch_jump", ")", ";", "if", "(", "(", "attr", "=", "lookup_attribute", "(", "<STR_LIT>", "indirect_branch_call", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "fndecl", ")", ")", ")", ")", "s390_indirect_branch_attrvalue", "(", "attr", ",", "&", "cfun", "->", "machine", "->", "indirect_branch_call", ")", ";", "if", "(", "(", "attr", "=", "lookup_attribute", "(", "<STR_LIT>", "function_return", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "fndecl", ")", ")", ")", ")", "{", "s390_indirect_branch_attrvalue", "(", "attr", ",", "&", "cfun", "->", "machine", "->", "function_return_reg", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

9,009

[ "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vd32", "{", "<NUM_LIT>", "-" ]

LLVM

Mips

CPP

stmt_completion

CPU

9,010

[ "::", "MUL", ")", ";" ]

[ "unsigned", "LastVT", "=", "(", "unsigned", ")", "MVT", "::", "LAST_VECTOR_VALUETYPE", ";", "for", "(", "unsigned", "VT0", "=", "FirstVT", ";", "VT0", "<=", "LastVT", ";", "++", "VT0", ")", "{", "for", "(", "unsigned", "VT1", "=", "FirstVT", ";", "VT1", "<=", "LastVT", ";", "++", "VT1", ")", "setTruncStoreAction", "(", "(", "MVT", "::", "SimpleValueType", ")", "VT0", ",", "(", "MVT", "::", "SimpleValueType", ")", "VT1", ",", "Expand", ")", ";", "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "(", "MVT", "::", "SimpleValueType", ")", "VT0", ",", "Expand", ")", ";", "setLoadExtAction", "(", "ISD", "::", "ZEXTLOAD", ",", "(", "MVT", "::", "SimpleValueType", ")", "VT0", ",", "Expand", ")", ";", "setLoadExtAction", "(", "ISD", "::", "EXTLOAD", ",", "(", "MVT", "::", "SimpleValueType", ")", "VT0", ",", "Expand", ")", ";", "}", "setTargetDAGCombine", "(", "ISD", "::", "SHL", ")", ";", "setTargetDAGCombine", "(", "ISD", "::", "SRA", ")", ";", "setTargetDAGCombine", "(", "ISD", "::", "SRL", ")", ";", "setTargetDAGCombine", "(", "ISD", "::", "SETCC", ")", ";", "setTargetDAGCombine", "(", "ISD", "::", "VSELECT", ")", ";", "}", "if", "(", "Subtarget", "->", "hasDSPR2", "(", ")", ")", "setOperationAction", "(", "ISD", "::", "MUL", ",", "MVT", "::", "v2i16", ",", "Legal", ")", ";", "if", "(", "!", "TM", ".", "Options", ".", "UseSoftFloat", ")", "{", "addRegisterClass", "(", "MVT", "::", "f32", ",", "&", "Mips", "::", "FGR32RegClass", ")", ";", "if", "(", "!", "Subtarget", "->", "isSingleFloat", "(", ")", ")", "{", "if", "(", "HasMips64", ")", "addRegisterClass", "(", "MVT", "::", "f64", ",", "&", "Mips", "::", "FGR64RegClass", ")", ";", "else", "addRegisterClass", "(", "MVT", "::", "f64", ",", "&", "Mips", "::", "AFGR64RegClass", ")", ";", "}", "}", "setOperationAction", "(", "ISD", "::", "SMUL_LOHI", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "UMUL_LOHI", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "MULHS", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "MULHU", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "if", "(", "HasMips64", ")", "{", "setOperationAction", "(", "ISD", "::", "MULHS", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "MULHU", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "MUL", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "}", "setOperationAction", "(", "ISD", "::", "INTRINSIC_WO_CHAIN", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "INTRINSIC_W_CHAIN", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SDIVREM", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "UDIVREM", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SDIVREM", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "UDIVREM", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_FENCE", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "LOAD", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "STORE", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setTargetDAGCombine", "(", "ISD", "::", "ADDE", ")", ";", "setTargetDAGCombine", "(", "ISD", "::", "SUBE", ")", ";", "setTargetDAGCombine", "(", "ISD" ]

LLVM

AArch64

CPP

next_suggestion

CPU

9,011

[ "case", "Intrinsic", "::", "aarch64_neon_ld2r", ":" ]

[ "case", "ISD", "::", "VSELECT", ":", "return", "performVSelectCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "ISD", "::", "LOAD", ":", "if", "(", "performTBISimplification", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DCI", ",", "DAG", ")", ")", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "ISD", "::", "STORE", ":", "return", "performSTORECombine", "(", "N", ",", "DCI", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "performBRCONDCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "performTBZCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "performCONDCombine", "(", "N", ",", "DCI", ",", "DAG", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "performPostLD1Combine", "(", "N", ",", "DCI", ",", "false", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "performNVCASTCombine", "(", "N", ")", ";", "case", "ISD", "::", "INSERT_VECTOR_ELT", ":", "return", "performPostLD1Combine", "(", "N", ",", "DCI", ",", "true", ")", ";", "case", "ISD", "::", "INTRINSIC_VOID", ":", "case", "ISD", "::", "INTRINSIC_W_CHAIN", ":", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "case", "Intrinsic", "::", "aarch64_neon_ld2", ":", "case", "Intrinsic", "::", "aarch64_neon_ld3", ":", "case", "Intrinsic", "::", "aarch64_neon_ld4", ":", "case", "Intrinsic", "::", "aarch64_neon_ld1x2", ":", "case", "Intrinsic", "::", "aarch64_neon_ld1x3", ":", "case", "Intrinsic", "::", "aarch64_neon_ld1x4", ":", "case", "Intrinsic", "::", "aarch64_neon_ld2lane", ":", "case", "Intrinsic", "::", "aarch64_neon_ld3lane", ":", "case", "Intrinsic", "::", "aarch64_neon_ld4lane", ":" ]

LLVM

AArch64

CPP

stmt_completion

CPU

9,012

[ ")", ";" ]

[ "RegisterMCAsmParser", "<", "AArch64AsmParser", ">", "X", "(", "TheAArch64Target" ]

GCC

rs6000

CPP

next_suggestion

CPU

9,013

[ "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op0", ",", "mode0", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "mode0", ",", "op0", ")", ";" ]

[ "if", "(", "GET_CODE", "(", "op0", ")", "!=", "CONST_INT", "||", "INTVAL", "(", "op0", ")", ">", "<NUM_LIT>", "||", "INTVAL", "(", "op0", ")", "<", "-", "<NUM_LIT>", ")", "{", "error", "(", "<STR_LIT>", "argument 1 must be a 5-bit signed literal", "<STR_LIT>", ")", ";", "return", "CONST0_RTX", "(", "tmode", ")", ";", "}", "}", "if", "(", "target", "==", "<NUM_LIT>", "||", "GET_MODE", "(", "target", ")", "!=", "tmode", "||", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "target", ",", "tmode", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

9,014

[ "if", "(", "SysRegDecoderTable", "[", "RegNo", "]", "==", "Hexagon", "::", "NoRegister", ")", "return", "MCDisassembler", "::", "Fail", ";" ]

[ "static", "DecodeStatus", "DecodeSysRegsRegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">=", "sizeof", "(", "SysRegDecoderTable", ")", "/", "sizeof", "(", "SysRegDecoderTable", "[", "<NUM_LIT>", "]", ")", ")", "return", "MCDisassembler", "::", "Fail", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

9,015

[ "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]

[ "DebugLoc", "DL", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ",", "MVT", "::", "Other", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", "," ]

LLVM

Hexagon

CPP

stmt_completion

DSP

9,016

[ ";" ]

[ "static", "Value", "*", "returnEdge", "(", "const", "PHINode", "*", "PN", ",", "Value", "*", "IntrBaseVal", ")", "{", "const", "BasicBlock", "*", "Parent", "=", "PN", "->", "getParent", "(", ")", ";", "int", "Idx", "=", "-", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "PN", "->", "getNumIncomingValues", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "BasicBlock", "*", "Blk", "=", "PN", "->", "getIncomingBlock", "(", "i", ")", ";", "if", "(", "Blk", "==", "Parent", ")", "{", "Value", "*", "BackEdgeVal", "=", "PN", "->", "getIncomingValue", "(", "i", ")", ";", "Value", "*", "BaseVal", ";", "do", "{", "BaseVal", "=", "BackEdgeVal", ";", "BackEdgeVal", "=", "getBrevLdObject", "(", "BackEdgeVal", ")", ";", "}", "while", "(", "(", "BaseVal", "!=", "BackEdgeVal", ")", "&&", "(", "IntrBaseVal", "!=", "BackEdgeVal", ")", ")", ";", "if", "(", "IntrBaseVal", "==", "BackEdgeVal", ")", "continue" ]

LLVM

PTX

CPP

stmt_completion

GPU

9,017

[ ",", "s32", ")", ";" ]

[ "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "#", "#", "RegisterClass", "->", "contains", "(", "RegNo", ")", ")", "return", "#", "clsstr", ";", "TEST_REGCLS", "(", "RRegs32" ]

GCC

sparc

MD

stmt_completion

CPU

9,018

[ ")", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "return", ")", "]", "<STR_LIT>", "{", "return", "output_return", "(", "insn", ")", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", "(", "ior", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "ior", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

9,019

[ "}" ]

[ "unsigned", "DstReg", "=", "MRI", ".", "createVirtualRegister", "(", "DstRC", ")", ";", "MachineInstr", "*", "Copy", "=", "BuildMI", "(", "InsertMBB", ",", "I", ",", "DL", ",", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "DstReg", ")", ".", "add", "(", "Op", ")", ";", "Op", ".", "setReg", "(", "DstReg", ")", ";", "Op", ".", "setSubReg", "(", "<NUM_LIT>", ")", ";", "MachineInstr", "*", "Def", "=", "MRI", ".", "getVRegDef", "(", "OpReg", ")", ";", "if", "(", "!", "Def", ")", "return", ";", "if", "(", "Def", "->", "isMoveImmediate", "(", ")", ")", "FoldImmediate", "(", "*", "Copy", ",", "*", "Def", ",", "OpReg", ",", "&", "MRI", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

9,020

[ ">", "Rx32", ";" ]

[ "class", "Enc_a568d4", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>" ]

LLVM

AArch64

TD

program_repair

CPU

9,021

[ "<FIXS>", "NoItinerary", ">", ",", "Sched", "[", "WriteVecSt", ",", "ReadVecSt", ",", "ReadVecSt", "]", ">", "{", "<FIXE>" ]

[ "(", "ins", "GPR64xsp", ":", "$", "Rn", ",", "ImmTy", ":", "$", "amt", ",", "VecList", ":", "$", "Rt", ")", ",", "asmop", "#", "<STR_LIT>", ",", "[", "]", ",", "<BUGS>", "NoItinerary", ">", "{", "<BUGE>", "let", "Rm", "=", "<NUM_LIT>", ";", "}" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

9,022

[ "return", "false", ";" ]

[ "Instruction", "*", "In", "=", "dyn_cast", "<", "Instruction", ">", "(", "Val", ")", ";", "if", "(", "!", "In", ")", "return", "true", ";", "switch", "(", "In", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "PHI", ":", "case", "Instruction", "::", "ZExt", ":", "case", "Instruction", "::", "And", ":", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "Xor", ":", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "Select", ":", "return", "true", ";", "case", "Instruction", "::", "ICmp", ":", "if", "(", "CmpInst", "*", "CI", "=", "cast", "<", "CmpInst", ">", "(", "In", ")", ")", "return", "CI", "->", "isEquality", "(", ")", "||", "CI", "->", "isUnsigned", "(", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", "Cast failed unexpectedly", "<STR_LIT>", ")", ";", "case", "Instruction", "::", "Add", ":", "return", "In", "->", "hasNoSignedWrap", "(", ")", "&&", "In", "->", "hasNoUnsignedWrap", "(", ")", ";", "}" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

9,023

[ ".", "getRegisterInfo", "(", ")", ";" ]

[ "B", ".", "buildInstr", "(", "AMDGPU", "::", "S_ENDPGM", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "}", "auto", "const", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", "ReturnOpc", "=", "IsShader", "?", "AMDGPU", "::", "SI_RETURN_TO_EPILOG", ":", "AMDGPU", "::", "S_SETPC_B64_return", ";", "auto", "Ret", "=", "B", ".", "buildInstrNoInsert", "(", "ReturnOpc", ")", ";", "Register", "ReturnAddrVReg", ";", "if", "(", "ReturnOpc", "==", "AMDGPU", "::", "S_SETPC_B64_return", ")", "{", "ReturnAddrVReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "CCR_SGPR_64RegClass", ")", ";", "Ret", ".", "addUse", "(", "ReturnAddrVReg", ")", ";", "}", "if", "(", "!", "lowerReturnVal", "(", "B", ",", "Val", ",", "VRegs", ",", "Ret", ")", ")", "return", "false", ";", "if", "(", "ReturnOpc", "==", "AMDGPU", "::", "S_SETPC_B64_return", ")", "{", "const", "SIRegisterInfo", "*", "TRI", "=", "ST" ]

GCC

arm

CPP

stmt_completion

CPU

9,024

[ "_", "builtin_neon_hi", ")", "_", "_", "b", ")", ";" ]

[ "return", "(", "int16x8_t", ")", "_", "_", "builtin_neon_vqrdmulh_nv8hi", "(", "_", "_", "a", ",", "(", "_" ]

LLVM

DLX

CPP

next_suggestion

CPU

9,025

[ "}" ]

[ "const", "DLXSubtarget", "*", "getSubtargetImpl", "(", "const", "llvm", "::", "Function", "&", ")", "const", "override", "{", "return", "&", "Subtarget", ";" ]

GCC

i386

CPP

next_suggestion

CPU

9,026

[ "break", ";" ]

[ "break", ";", "default", ":", "_", "_", "pconfig_generic", "(", "_", "_", "L", ",", "_", "_", "D", "[", "<NUM_LIT>", "]", ",", "_", "_", "D", "[", "<NUM_LIT>", "]", ",", "_", "_", "D", "[", "<NUM_LIT>", "]", ",", "_", "_", "R", ")", ";", "}", "return", "_", "_", "R", ";", "}", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "pconfig_u32", "(", "const", "unsigned", "int", "_", "_", "L", ",", "size_t", "_", "_", "D", "[", "]", ")", "{", "enum", "_", "_", "pconfig_type", "{", "_", "_", "PCONFIG_KEY_PROGRAM", "=", "<NUM_LIT>", ",", "}", ";", "unsigned", "int", "_", "_", "R", "=", "<NUM_LIT>", ";", "if", "(", "!", "_", "_", "builtin_constant_p", "(", "_", "_", "L", ")", ")", "_", "_", "pconfig_generic", "(", "_", "_", "L", ",", "_", "_", "D", "[", "<NUM_LIT>", "]", ",", "_", "_", "D", "[", "<NUM_LIT>", "]", ",", "_", "_", "D", "[", "<NUM_LIT>", "]", ",", "_", "_", "R", ")", ";", "else", "switch", "(", "_", "_", "L", ")", "{", "case", "_", "_", "PCONFIG_KEY_PROGRAM", ":", "_", "_", "pconfig_b", "(", "_", "_", "L", ",", "_", "_", "D", "[", "<NUM_LIT>", "]", ",", "_", "_", "R", ")", ";" ]

GCC

s390

CPP

stmt_completion

MPU

9,027

[ "return", "<NUM_LIT>", ";" ]

[ "rtx", "s390_function_arg", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "named", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "s390_function_arg_float", "(", "mode", ",", "type", ")", ")", "{", "if", "(", "cum", "->", "fprs", "+", "<NUM_LIT>", ">", "FP_ARG_NUM_REG", ")", "return", "<NUM_LIT>", ";", "else", "return", "gen_rtx_REG", "(", "mode", ",", "cum", "->", "fprs", "+", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "s390_function_arg_integer", "(", "mode", ",", "type", ")", ")", "{", "int", "size", "=", "s390_function_arg_size", "(", "mode", ",", "type", ")", ";", "int", "n_gprs", "=", "(", "size", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ";", "if", "(", "cum", "->", "gprs", "+", "n_gprs", ">", "GP_ARG_NUM_REG", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,028

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pv4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rtt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rtt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

rs6000

MD

next_suggestion

CPU

9,029

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "unspec", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", "]", "<STR_LIT>" ]

LLVM

AArch64

TD

next_suggestion

CPU

9,030

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MRm", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Imm", "{", "<NUM_LIT>", "}", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

9,031

[ "ResetIdx", "]", "+", "<NUM_LIT>", ";" ]

[ "assert", "(", "Idx", "<", "SwzCandidate", ".", "size", "(", ")", ")", ";", "int", "ResetIdx", "=", "Idx", ";", "while", "(", "ResetIdx", ">", "-", "<NUM_LIT>", "&&", "SwzCandidate", "[", "ResetIdx", "]", "==", "R600InstrInfo", "::", "ALU_VEC_210", ")", "ResetIdx", "--", ";", "for", "(", "unsigned", "i", "=", "ResetIdx", "+", "<NUM_LIT>", ",", "e", "=", "SwzCandidate", ".", "size", "(", ")", ";", "i", "<", "e", ";", "i", "++", ")", "{", "SwzCandidate", "[", "i", "]", "=", "R600InstrInfo", "::", "ALU_VEC_012_SCL_210", ";", "}", "if", "(", "ResetIdx", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "int", "NextSwizzle", "=", "SwzCandidate", "[" ]

LLVM

SystemZ

TD

next_suggestion

CPU

9,032

[ "let", "mayLoad", "=", "<NUM_LIT>", ";" ]

[ "class", "BinaryRXE", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "SDPatternOperator", "operator", ",", "RegisterOperand", "cls", ",", "SDPatternOperator", "load", ",", "bits", "<", "<NUM_LIT>", ">", "bytes", ">", ":", "InstRXE", "<", "opcode", ",", "(", "outs", "cls", ":", "$", "R1", ")", ",", "(", "ins", "cls", ":", "$", "R1src", ",", "bdxaddr12only", ":", "$", "XBD2", ")", ",", "mnemonic", "#", "<STR_LIT>", ",", "[", "(", "set", "cls", ":", "$", "R1", ",", "(", "operator", "cls", ":", "$", "R1src", ",", "(", "load", "bdxaddr12only", ":", "$", "XBD2", ")", ")", ")", "]", ">", "{", "let", "OpKey", "=", "mnemonic", "#", "<STR_LIT>", "#", "cls", ";", "let", "OpType", "=", "<STR_LIT>", ";", "let", "Constraints", "=", "<STR_LIT>", ";", "let", "DisableEncoding", "=", "<STR_LIT>", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

9,033

[ ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V8HI", "[", "(", "match_operand", ":", "V16QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V16QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VMULWHUB", ")", ")", "]", "<STR_LIT>", "{", "rtx", "ve", "=", "gen_reg_rtx", "(", "V8HImode" ]

LLVM

Mips

CPP

stmt_completion

CPU

9,034

[ ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";" ]

[ "SDValue", "Wrapper", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "Hi", ",", "getTargetNode", "(", "Op", ",", "DAG", ",", "LoFlag", ")", ")", ";", "return", "DAG", ".", "getLoad", "(", "Ty", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Wrapper", ",", "MachinePointerInfo", "::", "getGOT", "(", ")", ",", "false" ]

GCC

ia64

CPP

code_generation

CPU

9,035

[ "static", "rtx", "ia64_gen_spec_load", "(", "rtx", "insn", ",", "ds_t", "ts", ",", "int", "mode_no", ")", "{", "rtx", "pat", ",", "new", "_", "pat", ";", "gen_func_t", "gen_load", ";", "gen_load", "=", "get_spec_load_gen_function", "(", "ts", ",", "mode_no", ")", ";", "new", "_", "pat", "=", "gen_load", "(", "copy_rtx", "(", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ")", ",", "copy_rtx", "(", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ")", ")", ";", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "COND_EXEC", ")", "new", "_", "pat", "=", "gen_rtx_COND_EXEC", "(", "VOIDmode", ",", "copy_rtx", "(", "COND_EXEC_TEST", "(", "pat", ")", ")", ",", "new", "_", "pat", ")", ";", "return", "new", "_", "pat", ";", "}" ]

[ "If", "GEN_P", "is", "true", ",", "calculate", "the", "index", "of", "needed", "speculation", "check", "and", "return", "speculative", "pattern", "for", "INSN", "with", "speculative", "mode", "TS", ",", "machine", "mode", "MODE_NO", "and", "with", "ZERO_EXTEND", "(", "if", "EXTEND_P", "is", "true", ")", ".", "If", "GEN_P", "is", "false", ",", "just", "calculate", "the", "index", "of", "needed", "speculation", "check", "." ]

GCC

i386

CPP

stmt_completion

CPU

9,036

[ "_", "_", "v2df", ")", "_", "_", "W", ",", "_", "_", "U", ")", ";" ]

[ "return", "(", "_", "_", "m128d", ")", "_", "_", "builtin_ia32_loadsd_mask", "(", "_", "_", "P", ",", "(" ]

LLVM

TVM

CPP

code_generation

Virtual ISA

9,037

[ "bool", "TVMFrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "assert", "(", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", "&&", "<STR_LIT>", "Var arg is not supported yet", "<STR_LIT>", ")", ";", "return", "false", ";", "}" ]

[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the", "current", "function", "." ]

GCC

aarch64

CPP

program_repair

CPU

9,038

[ "<FIXS>", "aarch64_layout_arg", "(", "pcum_v", ",", "arg", ")", ";", "<FIXE>" ]

[ "if", "(", "arg", ".", "end_marker_p", "(", ")", ")", "return", "gen_int_mode", "(", "pcum", "->", "pcs_variant", ",", "DImode", ")", ";", "<BUGS>", "aarch64_layout_arg", "(", "pcum_v", ",", "arg", ",", "arg", ".", "mode", ")", ";", "<BUGE>", "return", "pcum", "->", "aapcs_reg", ";", "}" ]

LLVM

AMDGPU

CPP

program_repair

GPU

9,039

[ "<FIXS>", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "ENTER_STRICT_WWM", ")", "{", "<FIXE>", "<FIXS>", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "EXIT_STRICT_WWM", ")", "{", "<FIXE>" ]

[ "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_SET_INACTIVE_B64", ")", "RegsAssigned", "|=", "processDef", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "<BUGS>", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "ENTER_WWM", ")", "{", "<BUGE>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "entering WWM region: ", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "InWWM", "=", "true", ";", "continue", ";", "}", "<BUGS>", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "EXIT_WWM", ")", "{", "<BUGE>", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "exiting WWM region: ", "<STR_LIT>", "<<", "MI", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "InWWM", "=", "false", ";", "}" ]

LLVM

ARM64

CPP

next_suggestion

CPU

9,040

[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "AllowedModifiers", ".", "size", "(", ")", ";", "++", "i", ")", "{" ]

[ "ARM64MCExpr", "::", "VariantKind", "ELFRefKind", ";", "MCSymbolRefExpr", "::", "VariantKind", "DarwinRefKind", ";", "int64_t", "Addend", ";", "if", "(", "!", "ARM64AsmParser", "::", "classifySymbolRef", "(", "getImm", "(", ")", ",", "ELFRefKind", ",", "DarwinRefKind", ",", "Addend", ")", ")", "{", "return", "false", ";", "}", "if", "(", "DarwinRefKind", "!=", "MCSymbolRefExpr", "::", "VK_None", ")", "return", "false", ";" ]

GCC

mcore

CPP

next_suggestion

MPU

9,041

[ "}" ]

[ "if", "(", "mcore_current_function_name", ")", "free", "(", "mcore_current_function_name", ")", ";", "len", "=", "strlen", "(", "XSTR", "(", "x", ",", "<NUM_LIT>", ")", ")", "+", "<NUM_LIT>", ";", "mcore_current_function_name", "=", "(", "char", "*", ")", "xmalloc", "(", "len", ")", ";", "memcpy", "(", "mcore_current_function_name", ",", "XSTR", "(", "x", ",", "<NUM_LIT>", ")", ",", "len", ")", ";", "ASM_OUTPUT_CG_NODE", "(", "asm_out_file", ",", "mcore_current_function_name", ",", "space_allocated", ")", ";", "if", "(", "current_function_calls_alloca", ")", "ASM_OUTPUT_CG_EDGE", "(", "asm_out_file", ",", "mcore_current_function_name", ",", "<STR_LIT>", "alloca", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t.equ\\t__$frame$info$_%s_$_%d_%d_x%x_%d_%d_%d,0\\n", "<STR_LIT>", ",", "mcore_current_function_name", ",", "fi", ".", "arg_size", ",", "fi", ".", "reg_size", ",", "fi", ".", "reg_mask", ",", "fi", ".", "local_size", ",", "fi", ".", "outbound_size", ",", "frame_pointer_needed", ")", ";", "}", "if", "(", "mcore_naked_function_p", "(", ")", ")", "return", ";", "output_stack_adjust", "(", "-", "<NUM_LIT>", ",", "fi", ".", "growth", "[", "growth", "++", "]", ")", ";", "if", "(", "fi", ".", "arg_size", "!=", "<NUM_LIT>", "&&", "current_function_pretend_args_size", "==", "<NUM_LIT>", ")", "{", "int", "offset", ";", "int", "rn", "=", "FIRST_PARM_REG", "+", "NPARM_REGS", "-", "<NUM_LIT>", ";", "int", "remaining", "=", "fi", ".", "arg_size", ";", "for", "(", "offset", "=", "fi", ".", "arg_offset", ";", "remaining", ">=", "<NUM_LIT>", ";", "offset", "-=", "<NUM_LIT>", ",", "rn", "--", ",", "remaining", "-=", "<NUM_LIT>", ")", "{", "emit_insn", "(", "gen_movsi", "(", "gen_rtx", "(", "MEM", ",", "SImode", ",", "plus_constant", "(", "stack_pointer_rtx", ",", "offset", ")", ")", ",", "gen_rtx", "(", "REG", ",", "SImode", ",", "rn", ")", ")", ")", ";", "}", "}", "if", "(", "growth", "<", "fi", ".", "reg_growth", ")", "output_stack_adjust", "(", "-", "<NUM_LIT>", ",", "fi", ".", "growth", "[", "growth", "++", "]", ")", ";", "if", "(", "fi", ".", "reg_size", "!=", "<NUM_LIT>", ")", "{", "int", "i", ";", "int", "offs", "=", "fi", ".", "reg_offset", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "{", "if", "(", "offs", "==", "<NUM_LIT>", "&&", "i", "==", "<NUM_LIT>", "&&", "(", "(", "fi", ".", "reg_mask", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "{", "int", "first_reg", "=", "<NUM_LIT>", ";", "while", "(", "fi", ".", "reg_mask", "&", "(", "<NUM_LIT>", "<<", "first_reg", ")", ")", "first_reg", "--", ";", "first_reg", "++", ";", "emit_insn", "(", "gen_store_multiple", "(", "gen_rtx", "(", "MEM", ",", "SImode", ",", "stack_pointer_rtx", ")", ",", "gen_rtx", "(", "REG", ",", "SImode", ",", "first_reg", ")", ",", "GEN_INT", "(", "<NUM_LIT>", "-", "first_reg", ")", ")", ")", ";", "i", "-=", "(", "<NUM_LIT>", "-", "first_reg", ")", ";", "offs", "+=", "(", "<NUM_LIT>", "-", "first_reg", ")", "*", "<NUM_LIT>", ";", "}", "else", "if", "(", "fi", ".", "reg_mask", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "{", "emit_insn", "(", "gen_movsi", "(", "gen_rtx", "(", "MEM", ",", "SImode", ",", "plus_constant", "(", "stack_pointer_rtx", ",", "offs", ")", ")", ",", "gen_rtx", "(", "REG", ",", "SImode", ",", "i", ")", ")", ")", ";", "offs", "+=", "<NUM_LIT>", ";" ]

GCC

nds32

CPP

code_generation

CPU

9,042

[ "rtx", "extract_nth_ls2_access_reg", "(", "rtx_insn", "*", "insn", ",", "int", "n", ")", "{", "rtx", "reg", ";", "machine_mode", "mode", ";", "if", "(", "post_update_insn_p", "(", "insn", ")", ")", "{", "memory_access_direction", "direction", "=", "determine_access_direction", "(", "insn", ")", ";", "gcc_assert", "(", "direction", "!=", "MEM_ACCESS_DIR_UNKNOWN", ")", ";", "if", "(", "direction", "==", "MEM_ACCESS_DIR_NEG", ")", "n", "=", "-", "<NUM_LIT>", "*", "n", "-", "<NUM_LIT>", ";", "}", "if", "(", "n", "<", "-", "<NUM_LIT>", "||", "n", ">", "<NUM_LIT>", ")", "return", "NULL_RTX", ";", "if", "(", "n", "<", "<NUM_LIT>", ")", "n", "=", "<NUM_LIT>", "+", "n", ";", "switch", "(", "get_attr_type", "(", "insn", ")", ")", "{", "case", "TYPE_LOAD", ":", "reg", "=", "SET_DEST", "(", "PATTERN", "(", "insn", ")", ")", ";", "break", ";", "case", "TYPE_STORE", ":", "reg", "=", "SET_SRC", "(", "PATTERN", "(", "insn", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "gcc_assert", "(", "REG_P", "(", "reg", ")", "||", "GET_CODE", "(", "reg", ")", "==", "SUBREG", ")", ";", "switch", "(", "GET_MODE", "(", "reg", ")", ")", "{", "case", "E_DImode", ":", "mode", "=", "SImode", ";", "break", ";", "case", "E_DFmode", ":", "mode", "=", "SFmode", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "n", "==", "<NUM_LIT>", ")", "return", "gen_lowpart", "(", "mode", ",", "reg", ")", ";", "else", "return", "gen_highpart", "(", "mode", ",", "reg", ")", ";", "}" ]

[ "Returns", "the", "register", "operated", "by", "the", "nth", "load/store", "operation", "in", "the", "real", "micro-operation", "accessing", "order", ".", "This", "function", "assumes", "INSN", "must", "be", "a", "double-word", "load/store", "insn", "." ]

LLVM

ARM

TD

stmt_completion

CPU

9,043

[ ",", "v4i16", ",", "v4i16", ",", "int_arm_neon_vpadd", ",", "<NUM_LIT>", ">", ";" ]

[ "def", "VPADDi16", ":", "N3VDInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "N3RegFrm", ",", "IIC_VSHLiD", ",", "<STR_LIT>", ",", "<STR_LIT>" ]

GCC

pa

MD

stmt_completion

CPU

9,044

[ "<STR_LIT>", ")" ]

[ "(", "define_asm_attributes", "[", "(", "set_attr", "<STR_LIT>" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

9,045

[ ")", ";" ]

[ "void", "LLVMInitializeHexagonTargetMC", "(", ")", "{", "RegisterMCAsmInfoFn", "X", "(", "TheHexagonTarget", ",", "createHexagonMCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCCodeGenInfo", "(", "TheHexagonTarget", ",", "createHexagonMCCodeGenInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheHexagonTarget", ",", "createHexagonMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "TheHexagonTarget", ",", "createHexagonMCRegisterInfo" ]

LLVM

X86

CPP

stmt_completion

CPU

9,046

[ ",", "FudgePtr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "MVT", "::", "f32", ",", "<NUM_LIT>", ")", ";" ]

[ "SDValue", "Fild", "=", "BuildFILD", "(", "Op", ",", "MVT", "::", "i64", ",", "Store2", ",", "StackSlot", ",", "DAG", ")", ";", "return", "Fild", ";", "}", "assert", "(", "SrcVT", "==", "MVT", "::", "i64", "&&", "<STR_LIT>", "Unexpected type in UINT_TO_FP", "<STR_LIT>", ")", ";", "SDValue", "ValueToStore", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isScalarFPTypeInSSEReg", "(", "Op", ".", "getValueType", "(", ")", ")", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", "ValueToStore", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "f64", ",", "ValueToStore", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "ValueToStore", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ")", ";", "int", "SSFI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "StackSlot", ")", "->", "getIndex", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "SSFI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "f80", ",", "MVT", "::", "Other", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Store", ",", "StackSlot", ",", "DAG", ".", "getValueType", "(", "MVT", "::", "i64", ")", "}", ";", "SDValue", "Fild", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "Tys", ",", "Ops", ",", "MVT", "::", "i64", ",", "MMO", ")", ";", "APInt", "FF", "(", "<NUM_LIT>", ",", "<NUM_LIT>", "ULL", ")", ";", "SDValue", "SignSet", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "MVT", "::", "i64", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i64", ")", ",", "ISD", "::", "SETLT", ")", ";", "SDValue", "FudgePtr", "=", "DAG", ".", "getConstantPool", "(", "ConstantInt", "::", "get", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "FF", ".", "zext", "(", "<NUM_LIT>", ")", ")", ",", "PtrVT", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ";", "SDValue", "Four", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getSelect", "(", "dl", ",", "Zero", ".", "getValueType", "(", ")", ",", "SignSet", ",", "Zero", ",", "Four", ")", ";", "FudgePtr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "PtrVT", ",", "FudgePtr", ",", "Offset", ")", ";", "SDValue", "Fudge", "=", "DAG", ".", "getExtLoad", "(", "ISD", "::", "EXTLOAD", ",", "dl", ",", "MVT", "::", "f80", ",", "DAG", ".", "getEntryNode", "(", ")" ]

GCC

i386

MD

next_suggestion

CPU

9,047

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "use", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "DF", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

GCC

arm

CPP

stmt_completion

CPU

9,048

[ "_", "b", ")", ";" ]

[ "poly64_t", "_", "_", "high_b", "=", "vget_high_p64", "(", "_", "_", "b", ")", ";", "uint64x1_t", "_", "_", "high", "=", "vceq_p64", "(", "_", "_", "high_a", ",", "_", "_", "high_b", ")", ";", "poly64_t", "_", "_", "low_a", "=", "vget_low_p64", "(", "_", "_", "a", ")", ";", "poly64_t", "_", "_", "low_b", "=", "vget_low_p64", "(", "_" ]

GCC

rs6000

MD

stmt_completion

CPU

9,049

[ "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]" ]

[ "(", "zero_extend", ":", "EXTQI", "(", "mem", ":", "QI", "(", "plus", ":", "P", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "P", "(", "match_dup", "<NUM_LIT>", ")" ]

LLVM

AArch64

CPP

program_repair

CPU

9,050

[ "<FIXS>", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "NumBytes", ",", "DL", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ",", "true", ")", ",", "InFlag", ",", "DL", ")", ";", "<FIXE>" ]

[ "if", "(", "IsTailCall", "&&", "!", "IsSibCall", ")", "{", "<BUGS>", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "NumBytes", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "true", ")", ",", "InFlag", ",", "DL", ")", ";", "<BUGE>", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}" ]

GCC

i386

CPP

next_suggestion

CPU

9,051

[ "emit_insn", "(", "unpack", "(", "tmp2", ",", "src", ",", "tmp", ")", ")", ";" ]

[ "if", "(", "unsigned_p", ")", "unpack", "=", "gen_avx512bw_zero_extendv32qiv32hi2", ";", "else", "unpack", "=", "gen_avx512bw_sign_extendv32qiv32hi2", ";", "halfmode", "=", "V32QImode", ";", "extract", "=", "high_p", "?", "gen_vec_extract_hi_v64qi", ":", "gen_vec_extract_lo_v64qi", ";", "break", ";", "case", "E_V32QImode", ":", "if", "(", "unsigned_p", ")", "unpack", "=", "gen_avx2_zero_extendv16qiv16hi2", ";", "else", "unpack", "=", "gen_avx2_sign_extendv16qiv16hi2", ";", "halfmode", "=", "V16QImode", ";", "extract", "=", "high_p", "?", "gen_vec_extract_hi_v32qi", ":", "gen_vec_extract_lo_v32qi", ";", "break", ";", "case", "E_V32HImode", ":", "if", "(", "unsigned_p", ")", "unpack", "=", "gen_avx512f_zero_extendv16hiv16si2", ";", "else", "unpack", "=", "gen_avx512f_sign_extendv16hiv16si2", ";", "halfmode", "=", "V16HImode", ";", "extract", "=", "high_p", "?", "gen_vec_extract_hi_v32hi", ":", "gen_vec_extract_lo_v32hi", ";", "break", ";", "case", "E_V16HImode", ":", "if", "(", "unsigned_p", ")", "unpack", "=", "gen_avx2_zero_extendv8hiv8si2", ";", "else", "unpack", "=", "gen_avx2_sign_extendv8hiv8si2", ";", "halfmode", "=", "V8HImode", ";", "extract", "=", "high_p", "?", "gen_vec_extract_hi_v16hi", ":", "gen_vec_extract_lo_v16hi", ";", "break", ";", "case", "E_V16SImode", ":", "if", "(", "unsigned_p", ")", "unpack", "=", "gen_avx512f_zero_extendv8siv8di2", ";", "else", "unpack", "=", "gen_avx512f_sign_extendv8siv8di2", ";", "halfmode", "=", "V8SImode", ";", "extract", "=", "high_p", "?", "gen_vec_extract_hi_v16si", ":", "gen_vec_extract_lo_v16si", ";", "break", ";", "case", "E_V8SImode", ":", "if", "(", "unsigned_p", ")", "unpack", "=", "gen_avx2_zero_extendv4siv4di2", ";", "else", "unpack", "=", "gen_avx2_sign_extendv4siv4di2", ";", "halfmode", "=", "V4SImode", ";", "extract", "=", "high_p", "?", "gen_vec_extract_hi_v8si", ":", "gen_vec_extract_lo_v8si", ";", "break", ";", "case", "E_V16QImode", ":", "if", "(", "unsigned_p", ")", "unpack", "=", "gen_sse4_1_zero_extendv8qiv8hi2", ";", "else", "unpack", "=", "gen_sse4_1_sign_extendv8qiv8hi2", ";", "break", ";", "case", "E_V8HImode", ":", "if", "(", "unsigned_p", ")", "unpack", "=", "gen_sse4_1_zero_extendv4hiv4si2", ";", "else", "unpack", "=", "gen_sse4_1_sign_extendv4hiv4si2", ";", "break", ";", "case", "E_V4SImode", ":", "if", "(", "unsigned_p", ")", "unpack", "=", "gen_sse4_1_zero_extendv2siv2di2", ";", "else", "unpack", "=", "gen_sse4_1_sign_extendv2siv2di2", ";", "break", ";", "case", "E_V8QImode", ":", "if", "(", "unsigned_p", ")", "unpack", "=", "gen_sse4_1_zero_extendv4qiv4hi2", ";", "else", "unpack", "=", "gen_sse4_1_sign_extendv4qiv4hi2", ";", "break", ";", "case", "E_V4HImode", ":", "if", "(", "unsigned_p", ")", "unpack", "=", "gen_sse4_1_zero_extendv2hiv2si2", ";", "else", "unpack", "=", "gen_sse4_1_sign_extendv2hiv2si2", ";", "break", ";", "case", "E_V4QImode", ":", "if", "(", "unsigned_p", ")", "unpack", "=", "gen_sse4_1_zero_extendv2qiv2hi2", ";", "else", "unpack", "=", "gen_sse4_1_sign_extendv2qiv2hi2", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "GET_MODE_SIZE", "(", "imode", ")", ">=", "<NUM_LIT>", ")", "{", "tmp", "=", "gen_reg_rtx", "(", "halfmode", ")", ";", "emit_insn", "(", "extract", "(", "tmp", ",", "src", ")", ")", ";", "}", "else", "if", "(", "high_p", ")", "{", "switch", "(", "GET_MODE_SIZE", "(", "imode", ")", ")", "{", "case", "<NUM_LIT>", ":", "tmp", "=", "gen_reg_rtx", "(", "V1TImode", ")", ";", "emit_insn", "(", "gen_sse2_lshrv1ti3", "(", "tmp", ",", "gen_lowpart", "(", "V1TImode", ",", "src", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "tmp", "=", "gen_reg_rtx", "(", "V1DImode", ")", ";", "emit_insn", "(", "gen_mmx_lshrv1di3", "(", "tmp", ",", "gen_lowpart", "(", "V1DImode", ",", "src", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "tmp", "=", "gen_reg_rtx", "(", "V1SImode", ")", ";", "emit_insn", "(", "gen_mmx_lshrv1si3", "(", "tmp", ",", "gen_lowpart", "(", "V1SImode", ",", "src", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "tmp", "=", "gen_lowpart", "(", "imode", ",", "tmp", ")", ";", "}", "else", "tmp", "=", "src", ";", "emit_insn", "(", "unpack", "(", "dest", ",", "tmp", ")", ")", ";", "}", "else", "{", "rtx", "(", "*", "unpack", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ";", "switch", "(", "imode", ")", "{", "case", "E_V16QImode", ":", "if", "(", "high_p", ")", "unpack", "=", "gen_vec_interleave_highv16qi", ";", "else", "unpack", "=", "gen_vec_interleave_lowv16qi", ";", "break", ";", "case", "E_V8HImode", ":", "if", "(", "high_p", ")", "unpack", "=", "gen_vec_interleave_highv8hi", ";", "else", "unpack", "=", "gen_vec_interleave_lowv8hi", ";", "break", ";", "case", "E_V4SImode", ":", "if", "(", "high_p", ")", "unpack", "=", "gen_vec_interleave_highv4si", ";", "else", "unpack", "=", "gen_vec_interleave_lowv4si", ";", "break", ";", "case", "E_V8QImode", ":", "if", "(", "high_p", ")", "unpack", "=", "gen_mmx_punpckhbw", ";", "else", "unpack", "=", "gen_mmx_punpcklbw", ";", "break", ";", "case", "E_V4HImode", ":", "if", "(", "high_p", ")", "unpack", "=", "gen_mmx_punpckhwd", ";", "else", "unpack", "=", "gen_mmx_punpcklwd", ";", "break", ";", "case", "E_V4QImode", ":", "if", "(", "high_p", ")", "unpack", "=", "gen_mmx_punpckhbw_low", ";", "else", "unpack", "=", "gen_mmx_punpcklbw_low", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "unsigned_p", ")", "tmp", "=", "force_reg", "(", "imode", ",", "CONST0_RTX", "(", "imode", ")", ")", ";", "else", "tmp", "=", "ix86_expand_sse_cmp", "(", "gen_reg_rtx", "(", "imode", ")", ",", "GT", ",", "CONST0_RTX", "(", "imode", ")", ",", "src", ",", "pc_rtx", ",", "pc_rtx", ")", ";", "rtx", "tmp2", "=", "gen_reg_rtx", "(", "imode", ")", ";" ]

GCC

i386

CPP

program_repair

CPU

9,052

[ "<FIXS>", "enum", "indirect_thunk_prefix", "need_prefix", "=", "indirect_thunk_need_prefix", "(", "current_output_insn", ")", ";", "<FIXE>" ]

[ "char", "thunk_name_buf", "[", "<NUM_LIT>", "]", ";", "char", "*", "thunk_name", ";", "char", "push_buf", "[", "<NUM_LIT>", "]", ";", "<BUGS>", "bool", "need_bnd_p", "=", "ix86_bnd_prefixed_insn_p", "(", "current_output_insn", ")", ";", "<BUGE>", "int", "regno", "=", "-", "<NUM_LIT>", ";", "if", "(", "cfun", "->", "machine", "->", "indirect_branch_type" ]

GCC

h8300

MD

next_suggestion

MPU

9,053

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "xor", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AArch64

TD

stmt_completion

CPU

9,054

[ "<", "<NUM_LIT>", ">", ";" ]

[ "def", "SImm9Operand", ":", "SImmOperand" ]

LLVM

AArch64

CPP

stmt_completion

CPU

9,055

[ ";" ]

[ "Op", "->", "FPImm", ".", "Val", "=", "Val", ".", "bitcastToAPInt", "(", ")", ".", "getSExtValue", "(", ")", ";", "Op", "->", "FPImm", ".", "IsExact", "=", "IsExact", ";", "Op", "->", "StartLoc", "=", "S" ]

LLVM

X86

CPP

next_suggestion

CPU

9,056

[ "}" ]

[ "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "APInt", "DemandedMask", "(", "APInt", "::", "getSignMask", "(", "Mask", ".", "getScalarValueSizeInBits", "(", ")", ")", ")", ";", "if", "(", "TLI", ".", "SimplifyDemandedBits", "(", "Mask", ",", "DemandedMask", ",", "DCI", ")", ")", "{", "DCI", ".", "AddToWorklist", "(", "N", ")", ";", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "}" ]

LLVM

X86

CPP

program_repair

CPU

9,057

[ "<FIXS>", "bool", "IsPic", "=", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ";", "bool", "ExtraLoadRequired", "=", "Subtarget", "->", "GVRequiresExtraLoad", "(", "GV", ",", "getTargetMachine", "(", ")", ",", "false", ")", ";", "SDValue", "Result", ";", "if", "(", "!", "IsPic", "&&", "!", "ExtraLoadRequired", ")", "{", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "getPointerTy", "(", ")", ",", "Offset", ")", ";", "Offset", "=", "<NUM_LIT>", ";", "}", "elseResult", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "IsPic", "&&", "!", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", ")", "{", "<FIXE>" ]

[ "SDValueX86TargetLowering", "::", "LowerGlobalAddress", "(", "const", "GlobalValue", "*", "GV", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "<BUGS>", "SDValue", "Result", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "getPointerTy", "(", ")", ")", ";", "<BUGE>", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "getPointerTy", "(", ")", ",", "Result", ")", ";", "<BUGS>", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", "&&", "!", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", ")", "{", "<BUGE>", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "getPointerTy", "(", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "getPointerTy", "(", ")", ")", ",", "Result", ")", ";" ]

LLVM

ARM

CPP

code_generation

CPU

9,058

[ "bool", "ARMAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "const", "uint16_t", "Thumb1_16bitNopEncoding", "=", "<NUM_LIT>", ";", "const", "uint16_t", "Thumb2_16bitNopEncoding", "=", "<NUM_LIT>", ";", "const", "uint32_t", "ARMv4_NopEncoding", "=", "<NUM_LIT>", ";", "const", "uint32_t", "ARMv6T2_NopEncoding", "=", "<NUM_LIT>", ";", "if", "(", "isThumb", "(", ")", ")", "{", "const", "uint16_t", "nopEncoding", "=", "hasNOP", "(", ")", "?", "Thumb2_16bitNopEncoding", ":", "Thumb1_16bitNopEncoding", ";", "uint64_t", "NumNops", "=", "Count", "/", "<NUM_LIT>", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "support", "::", "endian", "::", "write", "(", "OS", ",", "nopEncoding", ",", "Endian", ")", ";", "if", "(", "Count", "&", "<NUM_LIT>", ")", "OS", "<<", "'", "\\0", "'", ";", "return", "true", ";", "}", "const", "uint32_t", "nopEncoding", "=", "hasNOP", "(", ")", "?", "ARMv6T2_NopEncoding", ":", "ARMv4_NopEncoding", ";", "uint64_t", "NumNops", "=", "Count", "/", "<NUM_LIT>", ";", "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumNops", ";", "++", "i", ")", "support", "::", "endian", "::", "write", "(", "OS", ",", "nopEncoding", ",", "Endian", ")", ";", "switch", "(", "Count", "%", "<NUM_LIT>", ")", "{", "default", ":", "break", ";", "case", "<NUM_LIT>", ":", "OS", "<<", "'", "\\0", "'", ";", "break", ";", "case", "<NUM_LIT>", ":", "OS", ".", "write", "(", "<STR_LIT>", "\\0\\0", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "OS", ".", "write", "(", "<STR_LIT>", "\\0\\0\\xa0", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "break", ";", "}", "return", "true", ";", "}" ]

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

LLVM

PIC16

CPP

next_suggestion

MPU

9,059

[ "}" ]

[ "bool", "isIDATA_Type", "(", ")", "const", "{", "return", "T", "==", "IDATA", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

9,060

[ "M", "->", "getMemOperand", "(", ")", ")", ";" ]

[ "unsigned", "Opc", "=", "(", "VDataType", "==", "MVT", "::", "i8", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "ArrayRef", "<", "SDValue", ">", "OpsRef", "=", "makeArrayRef", "(", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "Opc", ",", "DL", ",", "M", "->", "getVTList", "(", ")", ",", "OpsRef", ",", "VDataType", "," ]

GCC

sh

CPP

next_suggestion

CPU

9,061

[ "return", "true", ";" ]

[ "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "{", "int", "ext", "=", "kind", "&", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "int", "shift2", "=", "size", "-", "ext", ";", "if", "(", "!", "currently_expanding_to_rtl", "&&", "!", "reload_in_progress", "&&", "!", "reload_completed", ")", "{", "emit_insn", "(", "gen_shl_sext_ext", "(", "dest", ",", "source", ",", "left_rtx", ",", "size_rtx", ")", ")", ";", "emit_insn", "(", "gen_movsi", "(", "dest", ",", "source", ")", ")", ";", "break", ";", "}", "if", "(", "dest", "!=", "source", ")", "emit_insn", "(", "gen_movsi", "(", "dest", ",", "source", ")", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "dest", ";", "if", "(", "ext", "-", "insize", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "ext", "-", "insize", ")", ";", "gen_shifty_hi_op", "(", "ASHIFT", ",", "operands", ")", ";", "}", "emit_insn", "(", "kind", "&", "<NUM_LIT>", "?", "gen_extendqisi2", "(", "dest", ",", "gen_lowpart", "(", "QImode", ",", "dest", ")", ")", ":", "gen_extendhisi2", "(", "dest", ",", "gen_lowpart", "(", "HImode", ",", "dest", ")", ")", ")", ";", "if", "(", "kind", "<=", "<NUM_LIT>", ")", "{", "if", "(", "shift2", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "shift2", ")", ";", "gen_shifty_op", "(", "ASHIFT", ",", "operands", ")", ";", "}", "}", "else", "{", "if", "(", "shift2", ">", "<NUM_LIT>", ")", "{", "if", "(", "EXT_SHIFT_SIGNED", "(", "shift2", ")", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "shift2", "+", "<NUM_LIT>", ")", ";", "gen_shifty_op", "(", "ASHIFT", ",", "operands", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "const1_rtx", ";", "gen_shifty_op", "(", "ASHIFTRT", ",", "operands", ")", ";", "break", ";", "}", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "shift2", ")", ";", "gen_shifty_hi_op", "(", "ASHIFT", ",", "operands", ")", ";", "}", "else", "if", "(", "shift2", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "-", "shift2", ")", ";", "gen_shifty_hi_op", "(", "LSHIFTRT", ",", "operands", ")", ";", "}", "emit_insn", "(", "size", "<=", "<NUM_LIT>", "?", "gen_extendqisi2", "(", "dest", ",", "gen_lowpart", "(", "QImode", ",", "dest", ")", ")", ":", "gen_extendhisi2", "(", "dest", ",", "gen_lowpart", "(", "HImode", ",", "dest", ")", ")", ")", ";", "}", "break", ";", "}", "case", "<NUM_LIT>", ":", "{", "int", "i", "=", "<NUM_LIT>", "-", "size", ";", "if", "(", "!", "currently_expanding_to_rtl", "&&", "!", "reload_in_progress", "&&", "!", "reload_completed", ")", "emit_insn", "(", "gen_shl_sext_ext", "(", "dest", ",", "source", ",", "left_rtx", ",", "size_rtx", ")", ")", ";", "else", "{", "operands", "[", "<NUM_LIT>", "]", "=", "dest", ";", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", "-", "insize", ")", ";", "gen_shifty_hi_op", "(", "ASHIFT", ",", "operands", ")", ";", "emit_insn", "(", "gen_extendhisi2", "(", "dest", ",", "gen_lowpart", "(", "HImode", ",", "dest", ")", ")", ")", ";", "}", "while", "(", "--", "i", ">=", "<NUM_LIT>", ")", "gen_ashift", "(", "ASHIFTRT", ",", "<NUM_LIT>", ",", "dest", ")", ";", "break", ";", "}", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "if", "(", "!", "currently_expanding_to_rtl", "&&", "!", "reload_in_progress", "&&", "!", "reload_completed", ")", "{", "emit_insn", "(", "gen_shl_sext_ext", "(", "dest", ",", "source", ",", "left_rtx", ",", "size_rtx", ")", ")", ";", "emit_insn", "(", "gen_movsi", "(", "dest", ",", "source", ")", ")", ";", "break", ";", "}", "emit_insn", "(", "gen_andsi3", "(", "dest", ",", "source", ",", "GEN_INT", "(", "(", "<NUM_LIT>", "<<", "insize", ")", "-", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_xorsi3", "(", "dest", ",", "dest", ",", "GEN_INT", "(", "<NUM_LIT>", "<<", "(", "insize", "-", "<NUM_LIT>", ")", ")", ")", ")", ";", "emit_insn", "(", "gen_addsi3", "(", "dest", ",", "dest", ",", "GEN_INT", "(", "HOST_WIDE_INT_M1U", "<<", "(", "insize", "-", "<NUM_LIT>", ")", ")", ")", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "dest", ";", "operands", "[", "<NUM_LIT>", "]", "=", "kind", "==", "<NUM_LIT>", "?", "GEN_INT", "(", "left", "+", "<NUM_LIT>", ")", ":", "left_rtx", ";", "gen_shifty_op", "(", "ASHIFT", ",", "operands", ")", ";", "if", "(", "kind", "==", "<NUM_LIT>", ")", "emit_insn", "(", "gen_ashrsi3_k", "(", "dest", ",", "dest", ",", "const1_rtx", ")", ")", ";", "break", ";", "default", ":" ]

GCC

i386

CPP

stmt_completion

CPU

9,062

[ ",", "_", "_", "M", ")", ";" ]

[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_pmovsqd128_mask", "(", "(", "_", "_", "v2di", ")", "_", "_", "A", ",", "(", "_", "_", "v4si", ")", "_", "_", "O" ]

LLVM

ARM

CPP

next_suggestion

CPU

9,063

[ "Entry", ".", "Node", "=", "Src", ";" ]

[ "enum", "{", "AEABI_MEMCPY", "=", "<NUM_LIT>", ",", "AEABI_MEMMOVE", ",", "AEABI_MEMSET", ",", "AEABI_MEMCLR", "}", "AEABILibcall", ";", "switch", "(", "LC", ")", "{", "case", "RTLIB", "::", "MEMCPY", ":", "AEABILibcall", "=", "AEABI_MEMCPY", ";", "break", ";", "case", "RTLIB", "::", "MEMMOVE", ":", "AEABILibcall", "=", "AEABI_MEMMOVE", ";", "break", ";", "case", "RTLIB", "::", "MEMSET", ":", "AEABILibcall", "=", "AEABI_MEMSET", ";", "if", "(", "ConstantSDNode", "*", "ConstantSrc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ")", "if", "(", "ConstantSrc", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "AEABILibcall", "=", "AEABI_MEMCLR", ";", "break", ";", "default", ":", "return", "SDValue", "(", ")", ";", "}", "enum", "{", "ALIGN1", "=", "<NUM_LIT>", ",", "ALIGN4", ",", "ALIGN8", "}", "AlignVariant", ";", "if", "(", "(", "Align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "AlignVariant", "=", "ALIGN8", ";", "else", "if", "(", "(", "Align", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "AlignVariant", "=", "ALIGN4", ";", "else", "AlignVariant", "=", "ALIGN1", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "Entry", ".", "Ty", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getIntPtrType", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "Node", "=", "Dst", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "AEABILibcall", "==", "AEABI_MEMCLR", ")", "{", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "else", "if", "(", "AEABILibcall", "==", "AEABI_MEMSET", ")", "{", "Entry", ".", "Node", "=", "Size", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "MVT", "::", "i32", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "MVT", "::", "i32", ",", "Src", ")", ";", "else", "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsLT", "(", "MVT", "::", "i32", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "MVT", "::", "i32", ",", "Src", ")", ";" ]

GCC

s390

MD

program_repair

MPU

9,064

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

9,065

[ "return", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "Constraint", ",", "VT", ")", ";" ]

[ "case", "MVT", "::", "i32", ":", "case", "MVT", "::", "i16", ":", "case", "MVT", "::", "i8", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "Hexagon", "::", "IntRegsRegisterClass", ")", ";", "case", "MVT", "::", "i64", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "Hexagon", "::", "DoubleRegsRegisterClass", ")", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown asm register class", "<STR_LIT>", ")", ";", "}", "}" ]

GCC

sparc

CPP

stmt_completion

CPU

9,066

[ "(", "fndecl", ")", ",", "<NUM_LIT>", ")", ")", ";" ]

[ "static", "void", "sparc_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "cxt", ")", "{", "rtx", "fnaddr", "=", "force_reg", "(", "Pmode", ",", "XEXP", "(", "DECL_RTL" ]

LLVM

TPC

CPP

stmt_completion

Virtual ISA

9,067

[ "FakeTensorId", "++", ")", ";" ]

[ "if", "(", "val", "->", "getValueID", "(", ")", "==", "Value", "::", "ConstantIntVal", ")", "{", "if", "(", "dyn_cast", "<", "llvm", "::", "ConstantInt", ">", "(", "val", ")", ")", "return", "dyn_cast", "<", "llvm", "::", "ConstantInt", ">", "(", "val", ")", "->", "getZExtValue", "(", ")", ";", "else", "return", "-", "<NUM_LIT>", ";", "}", "return", "(", "FakeTensorIdPad", "+" ]

LLVM

ARM

TD

stmt_completion

CPU

9,068

[ "InstrItinClass", ";" ]

[ "def", "IIC_iTSTsr", ":" ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,069

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rdd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "class", "Enc_84bff1", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rdd32", ";" ]

GCC

aarch64

CPP

next_suggestion

CPU

9,070

[ "p", ".", "offset", "+=", "i", "*", "element_bytes", ";" ]

[ "poly_uint64", "element_bytes", ";", "if", "(", "!", "poly_int_tree_p", "(", "TYPE_SIZE_UNIT", "(", "TREE_TYPE", "(", "type", ")", ")", ",", "&", "element_bytes", ")", ")", "gcc_unreachable", "(", ")", ";", "gcc_assert", "(", "!", "element_info", ".", "pieces", ".", "is_empty", "(", ")", ")", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "count", ";", "++", "i", ")", "for", "(", "unsigned", "int", "j", "=", "<NUM_LIT>", ";", "j", "<", "element_info", ".", "pieces", ".", "length", "(", ")", ";", "++", "j", ")", "{", "piece", "p", "=", "element_info", ".", "pieces", "[", "j", "]", ";" ]

GCC

arm

MD

next_suggestion

CPU

9,071

[ "operands", "[", "<NUM_LIT>", "]", ")", ")" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "<", "MVE_VPRED", ">", "<NUM_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "MVE_2", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "VSHLCQ_M", ")", "]", "<STR_LIT>", "{", "rtx", "ignore_wb", "=", "gen_reg_rtx", "(", "SImode", ")", "emit_insn", "(", "gen_mve_vshlcq_m_", "<", "supf", ">", "<", "mode", ">", "(", "operands", "[", "<NUM_LIT>", "]", ",", "ignore_wb", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", "," ]

GCC

sh

MD

next_suggestion

CPU

9,072

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "call", "(", "mem", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "use", "(", "reg", ":", "SI", "FPSCR_MODES_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "PR_REG", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "TARGET_SH2A", "&", "&", "dbr_sequence_length", "(", ")", "=", "=", "<NUM_LIT>", ")", "return", "<STR_LIT>", "else", "return", "<STR_LIT>", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")" ]

GCC

mmix

CPP

next_suggestion

CPU

9,073

[ "if", "(", "stack_space_to_deallocate", "!=", "<NUM_LIT>", ")", "mmix_emit_sp_add", "(", "stack_space_to_deallocate", ")", ";" ]

[ "regno", ">=", "MMIX_FIRST_GLOBAL_REGNUM", ";", "regno", "--", ")", "if", "(", "(", "(", "regno", "!=", "MMIX_FRAME_POINTER_REGNUM", "||", "!", "frame_pointer_needed", ")", "&&", "regs_ever_live", "[", "regno", "]", "&&", "!", "call_used_regs", "[", "regno", "]", ")", "||", "IS_MMIX_EH_RETURN_DATA_REG", "(", "regno", ")", ")", "stack_space_to_deallocate", "+=", "<NUM_LIT>", ";", "if", "(", "MMIX_CFUN_HAS_LANDING_PAD", ")", "stack_space_to_deallocate", "+=", "<NUM_LIT>", ";", "else", "if", "(", "MMIX_CFUN_NEEDS_SAVED_EH_RETURN_ADDRESS", ")", "stack_space_to_deallocate", "+=", "<NUM_LIT>", ";", "if", "(", "frame_pointer_needed", ")", "stack_space_to_deallocate", "+=", "<NUM_LIT>", ";", "if", "(", "(", "stack_space_to_deallocate", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "internal_error", "(", "<STR_LIT>", "stack frame not a multiple of octabyte: %wd", "<STR_LIT>", ",", "stack_space_to_deallocate", ")", ";", "for", "(", "regno", "=", "MMIX_FIRST_GLOBAL_REGNUM", ";", "regno", "<=", "<NUM_LIT>", ";", "regno", "++", ")", "if", "(", "(", "(", "regno", "!=", "MMIX_FRAME_POINTER_REGNUM", "||", "!", "frame_pointer_needed", ")", "&&", "regs_ever_live", "[", "regno", "]", "&&", "!", "call_used_regs", "[", "regno", "]", ")", "||", "IS_MMIX_EH_RETURN_DATA_REG", "(", "regno", ")", ")", "{", "if", "(", "offset", ">", "<NUM_LIT>", ")", "{", "mmix_emit_sp_add", "(", "offset", ")", ";", "stack_space_to_deallocate", "-=", "offset", ";", "offset", "=", "<NUM_LIT>", ";", "}", "emit_move_insn", "(", "gen_rtx_REG", "(", "DImode", ",", "regno", ")", ",", "gen_rtx_MEM", "(", "DImode", ",", "plus_constant", "(", "stack_pointer_rtx", ",", "offset", ")", ")", ")", ";", "offset", "+=", "<NUM_LIT>", ";", "}", "offset", "+=", "(", "locals_size", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";", "if", "(", "MMIX_CFUN_HAS_LANDING_PAD", ")", "offset", "+=", "<NUM_LIT>", ";", "else", "if", "(", "MMIX_CFUN_NEEDS_SAVED_EH_RETURN_ADDRESS", ")", "offset", "+=", "<NUM_LIT>", ";", "if", "(", "frame_pointer_needed", ")", "{", "if", "(", "offset", ">", "<NUM_LIT>", ")", "{", "mmix_emit_sp_add", "(", "offset", ")", ";", "stack_space_to_deallocate", "-=", "offset", ";", "offset", "=", "<NUM_LIT>", ";", "}", "emit_move_insn", "(", "hard_frame_pointer_rtx", ",", "gen_rtx_MEM", "(", "DImode", ",", "plus_constant", "(", "stack_pointer_rtx", ",", "offset", ")", ")", ")", ";", "offset", "+=", "<NUM_LIT>", ";", "}" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

9,074

[ "}" ]

[ "addPass", "(", "createHexagonPacketizer", "(", "NoOpt", ")", ",", "false", ")", ";", "if", "(", "EnableVectorPrint", ")", "addPass", "(", "createHexagonVectorPrint", "(", ")", ",", "false", ")", ";", "addPass", "(", "createHexagonCallFrameInformation", "(", ")", ",", "false", ")", ";" ]

GCC

arm

CPP

stmt_completion

CPU

9,075

[ "_", "c", ")", ";" ]

[ "return", "(", "uint8x16_t", ")", "_", "_", "builtin_neon_vabauv16qi", "(", "(", "int8x16_t", ")", "_", "_", "a", ",", "(", "int8x16_t", ")", "_", "_", "b", ",", "(", "int8x16_t", ")", "_" ]

LLVM

X86

CPP

stmt_completion

CPU

9,076

[ "ToReg", ")", ")", ";" ]

[ "Move", ".", "setOpcode", "(", "Is64Bit", "?", "X86", "::", "MOV64rr", ":", "X86", "::", "MOV32rr", ")", ";", "Move", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(" ]

LLVM

Mips

CPP

stmt_completion

CPU

9,077

[ ",", "ConstantCast", ">", "(", "AO", ",", "C", ")", ")", ";" ]

[ "ConstantCast", "C", "=", "{", "&", "RI", ",", "<NUM_LIT>", ",", "testI2P", "(", "*", "cast", "<", "User", ">", "(", "RV", ")", ")", "}", ";", "if", "(", "C", ".", "Origin", ")", "{", "auto", "Src", "=", "getValueSource", "(", "C", ".", "Origin", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "AllocOperands", "AO", "=", "getRangeForAllocation", "(", "Src", ")", ";", "if", "(", "AO", "!=", "AllocOperands", "(", ")", ")", "ConstantCasts", ".", "push_back", "(", "pair", "<", "AllocOperands" ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,078

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

GCC

arm

CPP

code_generation

CPU

9,079

[ "static", "bool", "arm_valid_target_attribute_p", "(", "tree", "fndecl", ",", "tree", "ARG_UNUSED", "(", "name", ")", ",", "tree", "args", ",", "int", "ARG_UNUSED", "(", "flags", ")", ")", "{", "bool", "ret", "=", "true", ";", "struct", "gcc_options", "func_options", ";", "tree", "cur_tree", ",", "new", "_", "optimize", ";", "gcc_assert", "(", "(", "fndecl", "!=", "NULL_TREE", ")", "&&", "(", "args", "!=", "NULL_TREE", ")", ")", ";", "tree", "func_optimize", "=", "DECL_FUNCTION_SPECIFIC_OPTIMIZATION", "(", "fndecl", ")", ";", "if", "(", "!", "func_optimize", ")", "func_optimize", "=", "optimization_default_node", ";", "memset", "(", "&", "func_options", ",", "<NUM_LIT>", ",", "sizeof", "(", "func_options", ")", ")", ";", "init_options_struct", "(", "&", "func_options", ",", "NULL", ")", ";", "lang_hooks", ".", "init_options_struct", "(", "&", "func_options", ")", ";", "cl_optimization_restore", "(", "&", "func_options", ",", "TREE_OPTIMIZATION", "(", "func_optimize", ")", ")", ";", "cl_target_option_restore", "(", "&", "func_options", ",", "TREE_TARGET_OPTION", "(", "target_option_default_node", ")", ")", ";", "cur_tree", "=", "arm_valid_target_attribute_tree", "(", "args", ",", "&", "func_options", ",", "&", "global_options_set", ")", ";", "if", "(", "cur_tree", "==", "NULL_TREE", ")", "ret", "=", "false", ";", "new", "_", "optimize", "=", "build_optimization_node", "(", "&", "func_options", ")", ";", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "fndecl", ")", "=", "cur_tree", ";", "DECL_FUNCTION_SPECIFIC_OPTIMIZATION", "(", "fndecl", ")", "=", "new", "_", "optimize", ";", "finalize_options_struct", "(", "&", "func_options", ")", ";", "return", "ret", ";", "}" ]

[ "Hook", "to", "validate", "attribute", "(", "(", "target", "(", "``", "string", "''", ")", ")", ")", "." ]

LLVM

ARM64

CPP

next_suggestion

CPU

9,080

[ "Parser", ".", "Lex", "(", ")", ";" ]

[ "Parser", ".", "Lex", "(", ")", ";", "}", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Real", ")", ")", "{", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEdouble", ",", "Tok", ".", "getString", "(", ")", ")", ";", "uint64_t", "IntVal", "=", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "IntVal", "^=", "(", "uint64_t", ")", "isNegative", "<<", "<NUM_LIT>", ";", "int", "Val", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "APInt", "(", "<NUM_LIT>", ",", "IntVal", ")", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Val", "==", "-", "<NUM_LIT>", "&&", "!", "RealVal", ".", "isZero", "(", ")", ")", "{", "TokError", "(", "<STR_LIT>", "floating point value out of range", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Operands", ".", "push_back", "(", "ARM64Operand", "::", "CreateFPImm", "(", "Val", ",", "S", ",", "getContext", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", ")", "{", "int64_t", "Val", ";", "if", "(", "!", "isNegative", "&&", "Tok", ".", "getString", "(", ")", ".", "startswith", "(", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ")", "{", "Val", "=", "Tok", ".", "getIntVal", "(", ")", ";", "if", "(", "Val", ">", "<NUM_LIT>", "||", "Val", "<", "<NUM_LIT>", ")", "{", "TokError", "(", "<STR_LIT>", "encoded floating point value out of range", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "}", "else", "{", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEdouble", ",", "Tok", ".", "getString", "(", ")", ")", ";", "uint64_t", "IntVal", "=", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "IntVal", "^=", "(", "uint64_t", ")", "isNegative", "<<", "<NUM_LIT>", ";", "Val", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "APInt", "(", "<NUM_LIT>", ",", "IntVal", ")", ")", ";", "}" ]

GCC

arm

MD

next_suggestion

CPU

9,081

[ "operands", "[", "<NUM_LIT>", "]", ")", ")" ]

[ "[", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V4SI", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "VSTRWSOQ", ")", "]", "<STR_LIT>", "{", "rtx", "ind", "=", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "gcc_assert", "(", "REG_P", "(", "ind", ")", ")", "emit_insn", "(", "gen_mve_vstrwq_scatter_offset_", "<", "supf", ">", "v4si_insn", "(", "ind", ",", "operands", "[", "<NUM_LIT>", "]", "," ]

GCC

c4x

MD

stmt_completion

DSP

9,082

[ "nil", ")", "]", ")" ]

[ "(", "define_delay", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "nil", ")", "(", "nil", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "nil", ")", "(", "nil", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "nil", ")", "(" ]

LLVM

ARM

CPP

stmt_completion

CPU

9,083

[ ")", ";" ]

[ "void", "addNEONi16splatOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands!", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "Value", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Value", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Value", ")" ]

GCC

loongarch

CPP

stmt_completion

CPU

9,084

[ "_", "<NUM_LIT>", ",", "_", "_", "m128i", "_", "<NUM_LIT>", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m128i", "_", "_", "lsx_vavgr_du", "(", "_", "_", "m128i" ]

LLVM

CellSPU

CPP

next_suggestion

MPU

9,085

[ "}", "else", "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{" ]

[ "unsigned", "opc", ";", "bool", "isValidFrameIdx", "=", "(", "FrameIdx", "<", "SPUFrameInfo", "::", "maxFrameOffset", "(", ")", ")", ";", "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]

LLVM

R600

TD

next_suggestion

GPU

9,086

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Word1", ";" ]

[ "let", "CF_CONST", "=", "<NUM_LIT>", ";", "let", "VALID_PIXEL_MODE", "=", "<NUM_LIT>", ";", "let", "COND", "=", "<NUM_LIT>", ";", "let", "END_OF_PROGRAM", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Word0", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

9,087

[ "(", "NumElts", ")", ";" ]

[ "void", "DecodeScalarMoveMask", "(", "unsigned", "NumElts", ",", "bool", "IsLoad", ",", "SmallVectorImpl", "<", "int", ">", "&", "Mask", ")", "{", "Mask", ".", "push_back" ]

GCC

sh

MD

stmt_completion

CPU

9,088

[ "<STR_LIT>", ")", ")", ")", "]" ]

[ "(", "udiv", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>" ]

GCC

i386

MD

next_suggestion

CPU

9,089

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,090

[ "let", "isPredicable", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

9,091

[ "Src", ")", ",", "<NUM_LIT>", ")", ";" ]

[ "Register", "Reg", "=", "cast", "<", "RegisterSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getReg", "(", ")", ";", "EVT", "VT", "=", "Src", ".", "getValueType", "(", ")", ";", "SDValue", "Copy", "(", "DAG", ".", "getMachineNode", "(", "VT", "==", "MVT", "::", "i32", "?", "WebAssembly", "::", "COPY_I32", ":", "WebAssembly", "::", "COPY_I64", ",", "DL", ",", "VT", "," ]

LLVM

AArch64

TD

stmt_completion

CPU

9,092

[ "}", "=", "Rn", ";" ]

[ "class", "BaseCondSelect", "<", "bit", "op", ",", "bits", "<", "<NUM_LIT>", ">", "op2", ",", "RegisterClass", "regtype", ",", "string", "asm", ">", ":", "I", "<", "(", "outs", "regtype", ":", "$", "Rd", ")", ",", "(", "ins", "regtype", ":", "$", "Rn", ",", "regtype", ":", "$", "Rm", ",", "ccode", ":", "$", "cond", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "regtype", ":", "$", "Rd", ",", "(", "AArch64csel", "regtype", ":", "$", "Rn", ",", "regtype", ":", "$", "Rm", ",", "(", "i32", "imm", ":", "$", "cond", ")", ",", "NZCV", ")", ")", "]", ">", ",", "Sched", "<", "[", "WriteI", ",", "ReadI", ",", "ReadI", "]", ">", "{", "let", "Uses", "=", "[", "NZCV", "]", ";", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]

LLVM

X86

CPP

program_repair

CPU

9,093

[ "<FIXS>", "uint64_t", "EltMaskSize", "=", "(", "RawMask", ".", "size", "(", ")", "*", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "for", "(", "auto", "M", ":", "RawMask", ")", "{", "M", "&=", "EltMaskSize", ";", "<FIXE>" ]

[ "void", "DecodeVPERMV3Mask", "(", "ArrayRef", "uint64_t", ">", "RawMask", ",", "SmallVectorImpl", "int", ">", "&", "ShuffleMask", ")", "{", "<BUGS>", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "RawMask", ".", "size", "(", ")", ";", "i", "e", ";", "++", "i", ")", "{", "uint64_t", "M", "=", "RawMask", "[", "i", "]", ";", "<BUGE>", "ShuffleMask", ".", "push_back", "(", "(", "int", ")", "M", ")", ";", "}", "}" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

9,094

[ "'", ":" ]

[ "case", "'", "K", "'", ":", "case", "'", "L", "'", ":", "case", "'", "M", "'", ":", "case", "'", "N", "'", ":", "case", "'", "O", "'", ":", "case", "'", "P", "'", ":", "{", "ConstantSDNode", "*", "CST", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ";", "if", "(", "!", "CST", ")", "return", ";", "unsigned", "Value", "=", "CST", "->", "getZExtValue", "(", ")", ";", "switch", "(", "Letter", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown constraint letter!", "<STR_LIT>", ")", ";", "case", "'", "I", "'", ":", "if", "(", "(", "short", ")", "Value", "==", "(", "int", ")", "Value", ")", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Value", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "case", "'", "J", "'", ":", "case", "'", "L", "'", ":", "if", "(", "(", "short", ")", "Value", "==", "<NUM_LIT>", ")", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Value", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "case", "'", "K", "'", ":", "if", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Value", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "case", "'", "M", "'", ":", "if", "(", "Value", ">", "<NUM_LIT>", ")", "Result", "=", "DAG", ".", "getTargetConstant", "(", "Value", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "case", "'", "N" ]

GCC

i386

CPP

next_suggestion

CPU

9,095

[ "if", "(", "max_size", ">", "<NUM_LIT>", ")", "{" ]

[ "}", "}", "return", ";", "}", "if", "(", "max_size", ">", "<NUM_LIT>", ")", "{", "expand_setmem_epilogue_via_loop", "(", "destmem", ",", "destptr", ",", "value", ",", "count", ",", "max_size", ")", ";", "return", ";", "}", "if", "(", "max_size", ">", "<NUM_LIT>", ")", "{", "rtx_code_label", "*", "label", "=", "ix86_expand_aligntest", "(", "count", ",", "<NUM_LIT>", ",", "true", ")", ";", "if", "(", "TARGET_64BIT", ")", "{", "dest", "=", "change_address", "(", "destmem", ",", "DImode", ",", "destptr", ")", ";", "emit_insn", "(", "gen_strset", "(", "destptr", ",", "dest", ",", "value", ")", ")", ";", "dest", "=", "adjust_automodify_address_nv", "(", "dest", ",", "DImode", ",", "destptr", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_strset", "(", "destptr", ",", "dest", ",", "value", ")", ")", ";", "}", "else", "{", "dest", "=", "change_address", "(", "destmem", ",", "SImode", ",", "destptr", ")", ";", "emit_insn", "(", "gen_strset", "(", "destptr", ",", "dest", ",", "value", ")", ")", ";", "dest", "=", "adjust_automodify_address_nv", "(", "dest", ",", "SImode", ",", "destptr", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_strset", "(", "destptr", ",", "dest", ",", "value", ")", ")", ";", "dest", "=", "adjust_automodify_address_nv", "(", "dest", ",", "SImode", ",", "destptr", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_strset", "(", "destptr", ",", "dest", ",", "value", ")", ")", ";", "dest", "=", "adjust_automodify_address_nv", "(", "dest", ",", "SImode", ",", "destptr", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_strset", "(", "destptr", ",", "dest", ",", "value", ")", ")", ";", "}", "emit_label", "(", "label", ")", ";", "LABEL_NUSES", "(", "label", ")", "=", "<NUM_LIT>", ";", "}", "if", "(", "max_size", ">", "<NUM_LIT>", ")", "{", "rtx_code_label", "*", "label", "=", "ix86_expand_aligntest", "(", "count", ",", "<NUM_LIT>", ",", "true", ")", ";", "if", "(", "TARGET_64BIT", ")", "{", "dest", "=", "change_address", "(", "destmem", ",", "DImode", ",", "destptr", ")", ";", "emit_insn", "(", "gen_strset", "(", "destptr", ",", "dest", ",", "value", ")", ")", ";", "}", "else", "{", "dest", "=", "change_address", "(", "destmem", ",", "SImode", ",", "destptr", ")", ";", "emit_insn", "(", "gen_strset", "(", "destptr", ",", "dest", ",", "value", ")", ")", ";", "dest", "=", "adjust_automodify_address_nv", "(", "dest", ",", "SImode", ",", "destptr", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_strset", "(", "destptr", ",", "dest", ",", "value", ")", ")", ";", "}", "emit_label", "(", "label", ")", ";", "LABEL_NUSES", "(", "label", ")", "=", "<NUM_LIT>", ";", "}" ]

GCC

tilepro

MD

stmt_completion

VLIW

9,096

[ ")", ")", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "call", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]

GCC

mep

MD

program_repair

CPU

9,097

[ "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "]", "<NUM_LIT>", ")", ")", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "]", "<NUM_LIT>", ")", ")", "]", "<FIXE>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "]", "<NUM_LIT>", ")", ")", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "<BUGS>", "]", "<NUM_LIT>", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

mips

MD

program_repair

CPU

9,098

[ "<FIXS>", "(", "ne", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "<FIXE>" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "ne", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "<BUGE>", "(", "const_string", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,099

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]