docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	Hexagon	TD	next_suggestion	DSP	8,800	[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";" ]
GCC	avr	CPP	stmt_completion	MPU	8,801	[ "func", ")", "{" ]	[ "static", "bool", "avr_interrupt_function_p", "(", "tree" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	8,802	[ "<STR_LIT>", "::", "<STR_LIT>", ";" ]	[ "bool", "isSALU", "(", "uint16_t", "Opcode", ")", "const", "{", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&" ]
GCC	i386	CPP	stmt_completion	CPU	8,803	[ ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m512", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_setzero", "(", "void", ")", "{", "return", "_", "mm512_setzero_ps", "(" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	8,804	[ "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "R", ")", ")", "continue", ";" ]	[ "for", "(", "auto", "&", "Op", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "\|\|", "!", "Op", ".", "isDef", "(", ")", ")", "continue", ";", "Register", "R", "=", "Op", ".", "getReg", "(", ")", ";" ]
LLVM	AArch64	CPP	code_generation	CPU	8,805	[ "bool", "AArch64FastISel", "::", "fastLowerCall", "(", "CallLoweringInfo", "&", "CLI", ")", "{", "CallingConv", "::", "ID", "CC", "=", "CLI", ".", "CallConv", ";", "bool", "IsTailCall", "=", "CLI", ".", "IsTailCall", ";", "bool", "IsVarArg", "=", "CLI", ".", "IsVarArg", ";", "const", "Value", "", "Callee", "=", "CLI", ".", "Callee", ";", "MCSymbol", "", "Symbol", "=", "CLI", ".", "Symbol", ";", "if", "(", "!", "Callee", "&&", "!", "Symbol", ")", "return", "false", ";", "if", "(", "IsTailCall", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "isTargetILP32", "(", ")", ")", "return", "false", ";", "CodeModel", "::", "Model", "CM", "=", "TM", ".", "getCodeModel", "(", ")", ";", "if", "(", "CM", "!=", "CodeModel", "::", "Large", "&&", "!", "Subtarget", "->", "useSmallAddressing", "(", ")", ")", "return", "false", ";", "if", "(", "CM", "==", "CodeModel", "::", "Large", "&&", "!", "Subtarget", "->", "isTargetMachO", "(", ")", ")", "return", "false", ";", "if", "(", "IsVarArg", ")", "return", "false", ";", "MVT", "RetVT", ";", "if", "(", "CLI", ".", "RetTy", "->", "isVoidTy", "(", ")", ")", "RetVT", "=", "MVT", "::", "isVoid", ";", "else", "if", "(", "!", "isTypeLegal", "(", "CLI", ".", "RetTy", ",", "RetVT", ")", ")", "return", "false", ";", "for", "(", "auto", "Flag", ":", "CLI", ".", "OutFlags", ")", "if", "(", "Flag", ".", "isInReg", "(", ")", "\|\|", "Flag", ".", "isSRet", "(", ")", "\|\|", "Flag", ".", "isNest", "(", ")", "\|\|", "Flag", ".", "isByVal", "(", ")", "\|\|", "Flag", ".", "isSwiftSelf", "(", ")", "\|\|", "Flag", ".", "isSwiftError", "(", ")", ")", "return", "false", ";", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "OutVTs", ";", "OutVTs", ".", "reserve", "(", "CLI", ".", "OutVals", ".", "size", "(", ")", ")", ";", "for", "(", "auto", "", "Val", ":", "CLI", ".", "OutVals", ")", "{", "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "Val", "->", "getType", "(", ")", ",", "VT", ")", "&&", "!", "(", "VT", "==", "MVT", "::", "i1", "\|\|", "VT", "==", "MVT", "::", "i8", "\|\|", "VT", "==", "MVT", "::", "i16", ")", ")", "return", "false", ";", "if", "(", "VT", ".", "isVector", "(", ")", "\|\|", "VT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "OutVTs", ".", "push_back", "(", "VT", ")", ";", "}", "Address", "Addr", ";", "if", "(", "Callee", "&&", "!", "computeCallAddress", "(", "Callee", ",", "Addr", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "Addr", ".", "getGlobalValue", "(", ")", "&&", "Addr", ".", "getGlobalValue", "(", ")", "->", "hasExternalWeakLinkage", "(", ")", ")", "return", "false", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "processCallArgs", "(", "CLI", ",", "OutVTs", ",", "NumBytes", ")", ")", "return", "false", ";", "const", "AArch64RegisterInfo", "", "RegInfo", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "if", "(", "RegInfo", "->", "isAnyArgRegReserved", "(", "", "MF", ")", ")", "RegInfo", "->", "emitReservedArgRegCallError", "(", "", "MF", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "Subtarget", "->", "useSmallAddressing", "(", ")", ")", "{", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "Addr", ".", "getReg", "(", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ";", "if", "(", "Symbol", ")", "MIB", ".", "addSym", "(", "Symbol", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "Addr", ".", "getGlobalValue", "(", ")", ")", "MIB", ".", "addGlobalAddress", "(", "Addr", ".", "getGlobalValue", "(", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "Addr", ".", "getReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "constrainOperandRegClass", "(", "II", ",", "Addr", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "MIB", ".", "addReg", "(", "Reg", ")", ";", "}", "else", "return", "false", ";", "}", "else", "{", "unsigned", "CallReg", "=", "<NUM_LIT>", ";", "if", "(", "Symbol", ")", "{", "unsigned", "ADRPReg", "=", "createResultReg", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "ADRPReg", ")", ".", "addSym", "(", "Symbol", ",", "<STR_LIT>", "::", "<STR_LIT>", "\|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "CallReg", "=", "createResultReg", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "CallReg", ")", ".", "addReg", "(", "ADRPReg", ")", ".", "addSym", "(", "Symbol", ",", "<STR_LIT>", "::", "<STR_LIT>", "\|", "<STR_LIT>", "::", "<STR_LIT>", "\|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Addr", ".", "getGlobalValue", "(", ")", ")", "CallReg", "=", "materializeGV", "(", "Addr", ".", "getGlobalValue", "(", ")", ")", ";", "else", "if", "(", "Addr", ".", "getReg", "(", ")", ")", "CallReg", "=", "Addr", ".", "getReg", "(", ")", ";", "if", "(", "!", "CallReg", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "CallReg", "=", "constrainOperandRegClass", "(", "II", ",", "CallReg", ",", "<NUM_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "CallReg", ")", ";", "}", "for", "(", "auto", "Reg", ":", "CLI", ".", "OutRegs", ")", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Implicit", ")", ";", "MIB", ".", "addRegMask", "(", "TRI", ".", "getCallPreservedMask", "(", "*", "FuncInfo", ".", "MF", ",", "CC", ")", ")", ";", "CLI", ".", "Call", "=", "MIB", ";", "return", "finishCall", "(", "CLI", ",", "RetVT", ",", "NumBytes", ")", ";", "}" ]	[ "This", "method", "is", "called", "by", "target-independent", "code", "to", "do", "target-", "specific", "call", "lowering", "." ]
LLVM	X86	CPP	stmt_completion	CPU	8,806	[ "MachineFunction", "&", "MF", ",", "MachineGadgetGraph", "*", "G", ")", "{" ]	[ "static", "void", "WriteGadgetGraph", "(", "raw_ostream", "&", "OS", "," ]
LLVM	Hexagon	TD	stmt_completion	DSP	8,807	[ "=", "<NUM_LIT>", ";" ]	[ "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits" ]
LLVM	ARM	CPP	stmt_completion	CPU	8,808	[ ")", "<<", "<STR_LIT>", "<STR_LIT>", ";" ]	[ "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";", "unsigned", "Reg", "=", "MO1", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "O", "<<", "TRI", "->", "getAsmName", "(", "Reg", ")", ";", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", "<<", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")" ]
LLVM	Mips	CPP	next_suggestion	CPU	8,809	[ "}" ]	[ "if", "(", "!", "MF", ".", "getTarget", "(", ")", ".", "isPositionIndependent", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "LUi", ")", ",", "V0", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "__gnu_local_gp", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "ADDiu", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "V0", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "__gnu_local_gp", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "}", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "Mips", "::", "T9", ")", ";", "MBB", ".", "addLiveIn", "(", "Mips", "::", "T9", ")", ";", "if", "(", "ABI", ".", "IsN32", "(", ")", ")", "{", "const", "GlobalValue", "*", "FName", "=", "&", "MF", ".", "getFunction", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "LUi", ")", ",", "V0", ")", ".", "addGlobalAddress", "(", "FName", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "ADDu", ")", ",", "V1", ")", ".", "addReg", "(", "V0", ")", ".", "addReg", "(", "Mips", "::", "T9", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "ADDiu", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "V1", ")", ".", "addGlobalAddress", "(", "FName", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";" ]
GCC	nds32	CPP	next_suggestion	CPU	8,810	[ "new", "_", "opt_pass", ",", "ref_pass_name", ",", "<NUM_LIT>", ",", "pass_pos", "}", ";" ]	[ "opt_pass", "*", "new", "_", "opt_pass", "=", "make_pass_func", "(", "g", ")", ";", "struct", "register_pass_info", "insert_pass", "=", "{" ]
LLVM	AArch64	CPP	stmt_completion	CPU	8,811	[ ")", "return", "RetCC_AArch64_Arm64EC_CFGuard_Check", ";" ]	[ "CCAssignFn", "*", "AArch64TargetLowering", "::", "CCAssignFnForReturn", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "switch", "(", "CC", ")", "{", "default", ":", "return", "RetCC_AArch64_AAPCS", ";", "case", "CallingConv", "::", "ARM64EC_Thunk_X64", ":", "return", "RetCC_AArch64_Arm64EC_Thunk", ";", "case", "CallingConv", "::", "CFGuard_Check", ":", "if", "(", "Subtarget", "->", "isWindowsArm64EC", "(", ")" ]
LLVM	HSAIL	CPP	next_suggestion	Virtual ISA	8,812	[ "}" ]	[ "void", "HSAILMCCodeEmitter", "::", "EmitImmediate", "(", "const", "MCOperand", "&", "DispOp", ",", "unsigned", "Size", ",", "MCFixupKind", "FixupKind", ",", "unsigned", "&", "CurByte", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "int", "ImmOffset", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", "When do we hit this?", "<STR_LIT>", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,813	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
GCC	ia64	CPP	stmt_completion	CPU	8,814	[ "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ";" ]	[ "else", "words", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "return", "(", "words", "+", "UNITS_PER_WORD", "-" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,815	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_vminuw", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_ea23e4", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	ia64	CPP	stmt_completion	CPU	8,816	[ "ITANIUM_CLASS_ST", "\|\|", "insn_class", "==", "ITANIUM_CLASS_STF", ")", "return", "<NUM_LIT>", ";" ]	[ "static", "int", "ia64_adjust_cost", "(", "rtx_insn", "", "insn", ",", "int", "dep_type1", ",", "rtx_insn", "", "dep_insn", ",", "int", "cost", ",", "dw_t", "dw", ")", "{", "enum", "reg_note", "dep_type", "=", "(", "enum", "reg_note", ")", "dep_type1", ";", "enum", "attr_itanium_class", "dep_class", ";", "enum", "attr_itanium_class", "insn_class", ";", "insn_class", "=", "ia64_safe_itanium_class", "(", "insn", ")", ";", "dep_class", "=", "ia64_safe_itanium_class", "(", "dep_insn", ")", ";", "if", "(", "dep_type", "==", "REG_DEP_TRUE", "&&", "(", "dep_class", "==", "ITANIUM_CLASS_ST", "\|\|", "dep_class", "==", "ITANIUM_CLASS_STF", ")", "&&", "(", "insn_class", "==", "ITANIUM_CLASS_BR", "\|\|", "insn_class", "==", "ITANIUM_CLASS_SCALL", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "dw", "==", "MIN_DEP_WEAK", ")", "return", "param_sched_mem_true_dep_cost", ";", "else", "if", "(", "dw", ">", "MIN_DEP_WEAK", ")", "{", "if", "(", "mflag_sched_fp_mem_deps_zero_cost", "&&", "dep_class", "==", "ITANIUM_CLASS_STF", ")", "return", "<NUM_LIT>", ";", "else", "return", "cost", ";", "}", "if", "(", "dep_type", "!=", "REG_DEP_OUTPUT", ")", "return", "cost", ";", "if", "(", "dep_class", "==", "ITANIUM_CLASS_ST", "\|\|", "dep_class", "==", "ITANIUM_CLASS_STF", "\|\|", "insn_class", "==" ]
GCC	i386	CPP	stmt_completion	CPU	8,817	[ ")", "_", "mm256_aesenclast_epi128", "(", "_", "_", "m256i", "_", "_", "A", ",", "_", "_", "m256i", "_", "_", "B", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	8,818	[ "}" ]	[ "if", "(", "!", "CostFactor", ".", "isValid", "(", ")", ")", "return", "InstructionCost", "::", "getMax", "(", ")", ";", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";", "return", "LT", ".", "first", "*", "CostFactor", ";" ]
GCC	nds32	MD	next_suggestion	CPU	8,819	[ ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_CLO", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM	Sparc	CPP	next_suggestion	CPU	8,820	[ "}" ]	[ "const", "MCPhysReg", "", "SparcRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "return", "CSR_SaveList", ";" ]
LLVM	AVR	CPP	stmt_completion	MPU	8,821	[ "(", ")", ";" ]	[ "auto", "MIBHI", "=", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "DstHiReg", ",", "RegState", "::", "Define", "\|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstHiReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ".", "addReg", "(", "DstHiReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ";", "if", "(", "ImpIsDead", ")", "MIBHI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "MI", ".", "eraseFromParent" ]
GCC	i386	MD	program_repair	CPU	8,822	[ "<FIXS>", "[", "(", "V16SF", "<STR_LIT>", ")", "(", "V8SF", "<STR_LIT>", ")", "(", "V8DF", "<STR_LIT>", ")", "(", "V4DF", "<STR_LIT>", ")", "(", "V64QI", "<STR_LIT>", ")", "(", "V32QI", "<STR_LIT>", ")", "(", "V32HI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "(", "V16SI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "(", "V8DI", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "(", "define_code_attr", "extsuffix", "[", "(", "sign_extend", "<STR_LIT>", ")", "(", "zero_extend", "<STR_LIT>", ")", "]", ")", "(", "define_mode_attr", "i128", "<BUGS>", "[", "(", "V8SF", "<STR_LIT>", ")", "(", "V4DF", "<STR_LIT>", ")", "(", "V32QI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_mode_iterator", "AVX256MODE2P", "[", "V8SI", "V8SF", "V4DF", "]", ")" ]
LLVM	X86	CPP	next_suggestion	CPU	8,823	[ "Cvt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "CvtVT", ",", "Src", ")", ";" ]	[ "if", "(", "NumElts", "==", "<NUM_LIT>", "\|\|", "!", "isPowerOf2_32", "(", "NumElts", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "IntVT", "=", "SrcVT", ".", "changeVectorElementTypeToInteger", "(", ")", ";", "Src", "=", "DAG", ".", "getBitcast", "(", "IntVT", ",", "Src", ")", ";", "if", "(", "NumElts", "<", "<NUM_LIT>", ")", "{", "unsigned", "NumConcats", "=", "<NUM_LIT>", "/", "NumElts", ";", "SDValue", "Fill", "=", "NumElts", "==", "<NUM_LIT>", "?", "DAG", ".", "getUNDEF", "(", "IntVT", ")", ":", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "IntVT", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "NumConcats", ",", "Fill", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Src", ";", "Src", "=", "DAG", ".", "getNode", "(", "ISD", "::", "CONCAT_VECTORS", ",", "dl", ",", "MVT", "::", "v8i16", ",", "Ops", ")", ";", "}", "EVT", "CvtVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MVT", "::", "f32", ",", "std", "::", "max", "(", "<NUM_LIT>", "U", ",", "NumElts", ")", ")", ";", "SDValue", "Cvt", ",", "Chain", ";", "if", "(", "IsStrict", ")", "{", "Cvt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "{", "CvtVT", ",", "MVT", "::", "Other", "}", ",", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Src", "}", ")", ";", "Chain", "=", "Cvt", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "else", "{" ]
GCC	mips	MD	stmt_completion	CPU	8,824	[ ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	ARM	TD	next_suggestion	CPU	8,825	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	8,826	[ "(", "BasePtr", ")", ";" ]	[ "if", "(", "!", "TargetRegisterInfo", "::", "canRealignStack", "(", "MF", ")", ")", "return", "false", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "!", "MRI", "->", "canReserveReg", "(", "FramePtr", ")", ")", "return", "false", ";", "if", "(", "CantUseSP", "(", "MFI", ")", ")", "return", "MRI", "->", "canReserveReg" ]
LLVM	AArch64	CPP	next_suggestion	CPU	8,827	[ "}" ]	[ "bool", "IsZExt", "=", "false", ";", "if", "(", "Opcode0", "==", "ISD", "::", "ZERO_EXTEND", "&&", "Opcode1", "==", "ISD", "::", "ZERO_EXTEND", ")", "{", "IsZExt", "=", "true", ";", "}", "else", "if", "(", "Opcode0", "==", "ISD", "::", "SIGN_EXTEND", "&&", "Opcode1", "==", "ISD", "::", "SIGN_EXTEND", ")", "{", "IsZExt", "=", "false", ";", "}", "else", "return", "SDValue", "(", ")", ";", "SDValue", "EXT0", "=", "SUB", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "EXT1", "=", "SUB", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "EXT0", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "MVT", "::", "v16i8", "\|\|", "EXT1", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "MVT", "::", "v16i8", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "UABDHigh8Op0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "MVT", "::", "v8i8", ",", "EXT0", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i64", ")", ")", ";", "SDValue", "UABDHigh8Op1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "MVT", "::", "v8i8", ",", "EXT1", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i64", ")", ")", ";", "SDValue", "UABDHigh8", "=", "DAG", ".", "getNode", "(", "IsZExt", "?", "ISD", "::", "ABDU", ":", "ISD", "::", "ABDS", ",", "DL", ",", "MVT", "::", "v8i8", ",", "UABDHigh8Op0", ",", "UABDHigh8Op1", ")", ";", "SDValue", "UABDL", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "DL", ",", "MVT", "::", "v8i16", ",", "UABDHigh8", ")", ";", "SDValue", "UABDLo8Op0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "MVT", "::", "v8i8", ",", "EXT0", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i64", ")", ")", ";", "SDValue", "UABDLo8Op1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "MVT", "::", "v8i8", ",", "EXT1", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i64", ")", ")", ";", "SDValue", "UABDLo8", "=", "DAG", ".", "getNode", "(", "IsZExt", "?", "ISD", "::", "ABDU", ":", "ISD", "::", "ABDS", ",", "DL", ",", "MVT", "::", "v8i8", ",", "UABDLo8Op0", ",", "UABDLo8Op1", ")", ";", "SDValue", "ZExtUABD", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "DL", ",", "MVT", "::", "v8i16", ",", "UABDLo8", ")", ";", "SDValue", "UABAL", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "MVT", "::", "v8i16", ",", "UABDL", ",", "ZExtUABD", ")", ";", "SDValue", "UADDLP", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v4i32", ",", "UABAL", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "VECREDUCE_ADD", ",", "DL", ",", "MVT", "::", "i32", ",", "UADDLP", ")", ";" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	8,828	[ "::", "VK_None", ";" ]	[ "const", "MCExpr", "*", "Expr", "=", "Fixup", ".", "getValue", "(", ")", ";", "if", "(", "Expr", "->", "getKind", "(", ")", "!=", "MCExpr", "::", "Target", ")", "return", "Target", ".", "getAccessVariant", "(", ")", ";", "switch", "(", "cast", "<", "PPCMCExpr", ">", "(", "Expr", ")", "->", "getKind", "(", ")", ")", "{", "case", "PPCMCExpr", "::", "VK_PPC_None", ":", "return", "MCSymbolRefExpr" ]
LLVM	GBZ80	CPP	code_generation	MPU	8,829	[ "bool", "GBZ80TargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "", "N", ",", "SDNode", "", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "const", "LoadSDNode", "", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "if", "(", "LD", "->", "getExtensionType", "(", ")", "!=", "ISD", "::", "NON_EXTLOAD", ")", "return", "false", ";", "}", "else", "if", "(", "const", "StoreSDNode", "", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "}", "else", "{", "return", "false", ";", "}", "if", "(", "VT", "!=", "MVT", "::", "i8", ")", "{", "return", "false", ";", "}", "if", "(", "Op", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "ADD", "&&", "Op", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "SUB", ")", "{", "return", "false", ";", "}", "if", "(", "const", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "int", "RHSC", "=", "RHS", "->", "getSExtValue", "(", ")", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SUB", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", "==", "<NUM_LIT>", ")", "{", "Base", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "DAG", ".", "getConstant", "(", "RHSC", ",", "DL", ",", "MVT", "::", "i16", ")", ";", "AM", "=", "ISD", "::", "POST_INC", ";", "return", "true", ";", "}", "else", "if", "(", "RHSC", "==", "-", "<NUM_LIT>", ")", "{", "Base", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "DAG", ".", "getConstant", "(", "RHSC", ",", "DL", ",", "MVT", "::", "i16", ")", ";", "AM", "=", "ISD", "::", "POST_DEC", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}" ]	[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "this", "node", "can", "be", "combined", "with", "a", "load", "/", "store", "to", "form", "a", "post-indexed", "load", "/", "store", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,830	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	8,831	[ "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "InputType", "=" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	8,832	[ "SDValue", "TotalVal", ";" ]	[ "}", "}", "bool", "Use32BitInsts", "=", "isUInt", "<", "<NUM_LIT>", ">", "(", "Mask", ")", ";", "unsigned", "ANDIMask", "=", "(", "Mask", "&", "UINT16_MAX", ")", ",", "ANDISMask", "=", "(", "Mask", ">>", "<NUM_LIT>", ")", "&", "UINT16_MAX", ";", "bool", "NeedsRotate", "=", "VRI", ".", "RLAmt", "\|\|", "(", "VRI", ".", "Repl32", "&&", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Mask", ")", ")", ";", "unsigned", "NumAndInsts", "=", "(", "unsigned", ")", "NeedsRotate", "+", "(", "unsigned", ")", "(", "bool", ")", "Res", ";", "if", "(", "Use32BitInsts", ")", "NumAndInsts", "+=", "(", "unsigned", ")", "(", "ANDIMask", "!=", "<NUM_LIT>", ")", "+", "(", "unsigned", ")", "(", "ANDISMask", "!=", "<NUM_LIT>", ")", "+", "(", "unsigned", ")", "(", "ANDIMask", "!=", "<NUM_LIT>", "&&", "ANDISMask", "!=", "<NUM_LIT>", ")", ";", "else", "NumAndInsts", "+=", "selectI64ImmInstrCount", "(", "Mask", ")", "+", "<NUM_LIT>", ";", "unsigned", "NumRLInsts", "=", "<NUM_LIT>", ";", "bool", "FirstBG", "=", "true", ";", "bool", "MoreBG", "=", "false", ";", "for", "(", "auto", "&", "BG", ":", "BitGroups", ")", "{", "if", "(", "!", "MatchingBG", "(", "BG", ")", ")", "{", "MoreBG", "=", "true", ";", "continue", ";", "}", "NumRLInsts", "+=", "SelectRotMask64Count", "(", "BG", ".", "RLAmt", ",", "BG", ".", "Repl32", ",", "BG", ".", "StartIdx", ",", "BG", ".", "EndIdx", ",", "!", "FirstBG", ")", ";", "FirstBG", "=", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\t\\trotation groups for ", "<STR_LIT>", "<<", "VRI", ".", "V", ".", "getNode", "(", ")", "<<", "<STR_LIT>", " RL: ", "<STR_LIT>", "<<", "VRI", ".", "RLAmt", "<<", "(", "VRI", ".", "Repl32", "?", "<STR_LIT>", " (32):", "<STR_LIT>", ":", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "<STR_LIT>", "\\n\\t\\t\\tisel using masking: ", "<STR_LIT>", "<<", "NumAndInsts", "<<", "<STR_LIT>", " using rotates: ", "<STR_LIT>", "<<", "NumRLInsts", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "if", "(", "NumAndInsts", ">", "NumRLInsts", ")", "continue", ";", "if", "(", "(", "Use32BitInsts", "\|\|", "MoreBG", ")", "&&", "NumAndInsts", "==", "NumRLInsts", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\t\\t\\t\\tusing masking\\n", "<STR_LIT>", ")", ";", "if", "(", "InstCnt", ")", "*", "InstCnt", "+=", "NumAndInsts", ";", "SDValue", "VRot", ";", "if", "(", "VRI", ".", "RLAmt", "\|\|", "(", "VRI", ".", "Repl32", "&&", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Mask", ")", ")", ")", "VRot", "=", "SelectRotMask64", "(", "VRI", ".", "V", ",", "dl", ",", "VRI", ".", "RLAmt", ",", "VRI", ".", "Repl32", ",", "VRI", ".", "Repl32", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "VRI", ".", "Repl32", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "else", "VRot", "=", "VRI", ".", "V", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	8,833	[ ":", "break", ";" ]	[ "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Unknown target flag on GV operand", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>" ]
LLVM	PTX	CPP	next_suggestion	GPU	8,834	[ "}" ]	[ "if", "(", "ST", ".", "is64Bit", "(", ")", ")", "decl", "+=", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "else", "decl", "+=", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "decl", "+=", "<STR_LIT>", " __param_2, .param .b", "<STR_LIT>", ";", "if", "(", "ST", ".", "is64Bit", "(", ")", ")", "decl", "+=", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "else", "decl", "+=", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "decl", "+=", "<STR_LIT>", " __param_3)\\n", "<STR_LIT>", ";", "}", "OutStreamer", ".", "EmitRawText", "(", "Twine", "(", "decl", ")", ")", ";" ]
GCC	aarch64	CPP	next_suggestion	CPU	8,835	[ "}" ]	[ "_", "_", "o", "=", "_", "_", "builtin_aarch64_set_qregoiv4si", "(", "_", "_", "o", ",", "(", "int32x4_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "_", "_", "builtin_aarch64_st2v4si", "(", "(", "_", "_", "builtin_aarch64_simd_si", "*", ")", "_", "_", "a", ",", "_", "_", "o", ")", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	8,836	[ "class", "BinOpWithFlagFrag", "<", "dag", "res", ">", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "LHS", ",", "node", ":", "$", "RHS", ",", "node", ":", "$", "FLAG", ")", ",", "res", ">", ";" ]	[ "def", "hi16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "(", "uint32_t", ")", "N", "-", ">", "getZExtValue", "(", ")", ">", ">", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "lo16AllZero", ":", "PatLeaf", "<", "(", "i32", "imm", ")", ",", "[", "{", "return", "(", "(", "(", "uint32_t", ")", "N", "-", ">", "getZExtValue", "(", ")", ")", "&", "<NUM_LIT>", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ",", "hi16", ">", ";" ]
GCC	arm	MD	program_repair	CPU	8,837	[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]	[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")", "(", "define_insn", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,838	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_swiz", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_0ae0825c", ",", "TypeS_2op", ">", ",", "Enc_5e2823", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	8,839	[ "}" ]	[ "case", "MVT", "::", "i16", ":", "case", "MVT", "::", "i32", ":", "case", "MVT", "::", "i64", ":", "if", "(", "Val", "<=", "<NUM_LIT>", ")", "{", "Shift", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "Imm", "=", "CurDAG", "->", "getTargetConstant", "(", "Val", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "return", "true", ";", "}", "if", "(", "Val", "<=", "<NUM_LIT>", "&&", "Val", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "{", "Shift", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "Imm", "=", "CurDAG", "->", "getTargetConstant", "(", "Val", ">>", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "return", "true", ";", "}", "break", ";", "default", ":", "break", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	8,840	[ ")", ")", ")", ",", "(", "nxv2f64", "ZPR", ":", "$", "src", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "nxv2f64", "(", "bitconvert", "(", "nxv16i8", "ZPR", ":", "$", "src" ]
LLVM	AArch64	CPP	stmt_completion	CPU	8,841	[ "(", ")", ";" ]	[ "return", "new", "AArch64StorePairSuppress" ]
GCC	arm	CPP	stmt_completion	CPU	8,842	[ "_", "CRm", ",", "_", "_", "opc2", ")", ";" ]	[ "return", "_", "_", "builtin_arm_mrc2", "(", "_", "_", "coproc", ",", "_", "_", "opc1", ",", "_", "_", "CRn", ",", "_" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	8,843	[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";" ]	[ "SDValue", "HexagonTargetLowering", "::", "contractPredicate", "(", "SDValue", "Vec64", ",", "const", "SDLoc", "&", "dl", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "ty", "(", "Vec64", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ";", "if", "(", "isUndef", "(", "Vec64", ")", ")", "return", "DAG", ".", "getUNDEF", "(", "MVT", "::", "i32", ")", ";", "SDValue", "A", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v8i8", ",", "Vec64", ")", ";", "SDValue", "S", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v8i8", ",", "dl", ",", "A", ",", "DAG", ".", "getUNDEF", "(", "MVT", "::", "v8i8", ")", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM	AArch64	CPP	code_generation	CPU	8,844	[ "bool", "AArch64CallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "ArrayRef", "<", "Register", ">>", "VRegs", ")", "const", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "MIRBuilder", ".", "getMBB", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "auto", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "SplitArgs", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "DL", ".", "getTypeStoreSize", "(", "Arg", ".", "getType", "(", ")", ")", ".", "isZero", "(", ")", ")", "continue", ";", "ArgInfo", "OrigArg", "{", "VRegs", "[", "i", "]", ",", "Arg", ".", "getType", "(", ")", "}", ";", "setArgFlags", "(", "OrigArg", ",", "i", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArg", ",", "SplitArgs", ",", "DL", ",", "MRI", ",", "F", ".", "getCallingConv", "(", ")", ")", ";", "++", "i", ";", "}", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "setInstr", "(", "", "MBB", ".", "begin", "(", ")", ")", ";", "const", "AArch64TargetLowering", "&", "TLI", "=", "", "getTLI", "<", "AArch64TargetLowering", ">", "(", ")", ";", "CCAssignFn", "", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "false", ")", ";", "FormalArgHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "SplitArgs", ",", "Handler", ")", ")", "return", "false", ";", "AArch64FunctionInfo", "", "FuncInfo", "=", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "uint64_t", "StackOffset", "=", "Handler", ".", "StackUsed", ";", "if", "(", "F", ".", "isVarArg", "(", ")", ")", "{", "auto", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "isTargetDarwin", "(", ")", ")", "{", "return", "false", ";", "}", "StackOffset", "=", "alignTo", "(", "Handler", ".", "StackUsed", ",", "Subtarget", ".", "isTargetILP32", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFrameInfo", "(", ")", ";", "FuncInfo", "->", "setVarArgsStackIndex", "(", "MFI", ".", "CreateFixedObject", "(", "<NUM_LIT>", ",", "StackOffset", ",", "true", ")", ")", ";", "}", "if", "(", "doesCalleeRestoreStack", "(", "F", ".", "getCallingConv", "(", ")", ",", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", ")", "{", "StackOffset", "=", "alignTo", "(", "StackOffset", ",", "<NUM_LIT>", ")", ";", "FuncInfo", "->", "setArgumentStackToRestore", "(", "StackOffset", ")", ";", "}", "FuncInfo", "->", "setBytesInStackArgArea", "(", "StackOffset", ")", ";", "auto", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ";", "if", "(", "Subtarget", ".", "hasCustomCallingConv", "(", ")", ")", "Subtarget", ".", "getRegisterInfo", "(", ")", "->", "UpdateCustomCalleeSavedRegs", "(", "MF", ")", ";", "handleMustTailForwardedRegisters", "(", "MIRBuilder", ",", "AssignFn", ")", ";", "MIRBuilder", ".", "setMBB", "(", "MBB", ")", ";", "return", "true", ";", "}" ]	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]
LLVM	Lanai	CPP	stmt_completion	CPU	8,845	[ ".", "write", "(", "<STR_LIT>", "\\x15\\0\\0\\0", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";" ]	[ "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "Count", ";", "i", "+=", "<NUM_LIT>", ")", "OS" ]
GCC	loongarch	MD	program_repair	CPU	8,846	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "[", "(", "set", "(", "match_operand", ":", "FLASX", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "FLASX", "[", "(", "match_operand", ":", "FLASX", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_LASX_XVFRECIPE", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
LLVM	Mips	TD	next_suggestion	CPU	8,847	[ "}" ]	[ "def", "mem_mm_12", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(", "ops", "GPR32", ",", "simm12", ")", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "MipsMemAsmOperand", ";", "let", "OperandType", "=", "<STR_LIT>", ";" ]
GCC	i386	CPP	stmt_completion	CPU	8,848	[ "_", "_", "m256i", "_", "_", "W", ",", "_", "_", "mmask16", "_", "_", "U", ",", "_", "_", "m256i", "_", "_", "A", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_mov_epi16", "(" ]
LLVM	TeeRISC	CPP	stmt_completion	CPU	8,849	[ ";" ]	[ "int", "getVarArgsFrameIndex", "(", ")", "const", "{", "return", "VarArgsFrameIndex" ]
LLVM	ARM	TD	next_suggestion	CPU	8,850	[ "}", "]", ">", "{", "let", "ParserMatchClass", "=", "VectorIndex64Operand", ";" ]	[ "def", "VectorIndex64", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "uint64_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	8,851	[ "=", "<STR_LIT>", ";" ]	[ "let", "PredicateMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,852	[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	8,853	[ "}" ]	[ "void", "MipsTargetAsmStreamer", "::", "emitDirectiveSetMacro", "(", ")", "{", "OS", "<<", "<STR_LIT>", "\\t.set\\tmacro\\n", "<STR_LIT>", ";", "MipsTargetStreamer", "::", "emitDirectiveSetMacro", "(", ")", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	8,854	[ "}" ]	[ "def", "v2i32", ":", "N2VNSh", "<", "op24", ",", "op23", ",", "op11_8", ",", "op7", ",", "op6", ",", "op4", ",", "itin", ",", "OpcodeStr", ",", "!", "strconcat", "(", "Dt", ",", "<STR_LIT>", ")", ",", "v2i32", ",", "v2i64", ",", "shr_imm32", ",", "OpNode", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	8,855	[ ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";" ]	[ "unsigned", "char", "X86Subtarget", "::", "classifyGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", "&&", "!", "isPositionIndependent", "(", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "GV", ")", "{", "if", "(", "Optional", "<", "ConstantRange", ">", "CR", "=", "GV", "->", "getAbsoluteSymbolRange", "(", ")", ")", "{", "if", "(", "CR", "->", "getUnsignedMax", "(", ")", ".", "ult", "(", "<NUM_LIT>" ]
GCC	aarch64	MD	next_suggestion	CPU	8,856	[ "emit_jump_insn", "(", "gen_condjump", "(", "cmp_rtx", ",", "cc_reg", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]	[ "<STR_LIT>", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "HOST_WIDE_INT", "lo_imm", "=", "UINTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "<NUM_LIT>", "HOST_WIDE_INT", "hi_imm", "=", "UINTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "<NUM_LIT>", "rtx", "tmp", "=", "gen_reg_rtx", "(", "<", "GPI", ":", "MODE", ">", "mode", ")", "emit_insn", "(", "gen_add", "<", "GPI", ":", "mode", ">", "<NUM_LIT>", "(", "tmp", ",", "operands", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "-", "hi_imm", ")", ")", ")", "emit_insn", "(", "gen_add", "<", "GPI", ":", "mode", ">", "<NUM_LIT>", "(", "tmp", ",", "tmp", ",", "GEN_INT", "(", "-", "lo_imm", ")", ")", ")", "rtx", "cc_reg", "=", "gen_rtx_REG", "(", "CC_NZmode", ",", "CC_REGNUM", ")", "rtx", "cmp_rtx", "=", "gen_rtx_fmt_ee", "(", "<", "EQL", ":", "CMP", ">", ",", "<", "GPI", ":", "MODE", ">", "mode", ",", "cc_reg", ",", "const0_rtx", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,857	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
GCC	i386	MD	stmt_completion	CPU	8,858	[ "<STR_LIT>", ")" ]	[ "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
LLVM	Hexagon	CPP	program_repair	DSP	8,859	[ "<FIXS>", "char", "HexagonLoopIdiomRecognizeLegacyPass", "::", "ID", "=", "<NUM_LIT>", ";", "<FIXE>", "<FIXS>", "INITIALIZE_PASS_BEGIN", "(", "HexagonLoopIdiomRecognizeLegacyPass", ",", "<STR_LIT>", "hexagon-loop-idiom", "<STR_LIT>", ",", "<STR_LIT>", "Recognize Hexagon-specific loop idioms", "<STR_LIT>", ",", "false", ",", "false", ")", "<FIXE>" ]	[ "}", "<BUGS>", "char", "HexagonLoopIdiomRecognize", "::", "ID", "=", "<NUM_LIT>", ";", "<BUGE>", "<BUGS>", "INITIALIZE_PASS_BEGIN", "(", "HexagonLoopIdiomRecognize", ",", "<STR_LIT>", "hexagon-loop-idiom", "<STR_LIT>", ",", "<STR_LIT>", "Recognize Hexagon-specific loop idioms", "<STR_LIT>", ",", "false", ",", "false", ")", "<BUGE>", "INITIALIZE_PASS_DEPENDENCY", "(", "LoopInfoWrapperPass", ")", "INITIALIZE_PASS_DEPENDENCY", "(", "LoopSimplify", ")", "INITIALIZE_PASS_DEPENDENCY", "(", "LCSSAWrapperPass", ")" ]
LLVM	X86	TD	stmt_completion	CPU	8,860	[ "(", "ins", "GR8", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_MOV", ">", ";" ]	[ "def", "MOV8rr", ":", "I", "<", "<NUM_LIT>", ",", "MRMDestReg", ",", "(", "outs", "GR8", ":", "$", "dst", ")", "," ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,861	[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";" ]
GCC	nios2	CPP	stmt_completion	MPU	8,862	[ "NIOS2_BUILTIN_stex", ":" ]	[ "if", "(", "fcode", "<", "nios2_fpu_builtin_base", ")", "{", "const", "struct", "nios2_builtin_desc", "*", "d", "=", "&", "nios2_builtins", "[", "fcode", "]", ";", "if", "(", "d", "->", "arch", ">", "nios2_arch_option", ")", "{", "error", "(", "<STR_LIT>", "Builtin function %s requires Nios II R%d", "<STR_LIT>", ",", "d", "->", "name", ",", "(", "int", ")", "d", "->", "arch", ")", ";", "return", "expand_call", "(", "exp", ",", "target", ",", "ignore", ")", ";", "}", "switch", "(", "fcode", ")", "{", "case", "NIOS2_BUILTIN_sync", ":", "emit_insn", "(", "gen_sync", "(", ")", ")", ";", "return", "const0_rtx", ";", "case", "NIOS2_BUILTIN_ldbio", ":", "case", "NIOS2_BUILTIN_ldbuio", ":", "case", "NIOS2_BUILTIN_ldhio", ":", "case", "NIOS2_BUILTIN_ldhuio", ":", "case", "NIOS2_BUILTIN_ldwio", ":", "case", "NIOS2_BUILTIN_stbio", ":", "case", "NIOS2_BUILTIN_sthio", ":", "case", "NIOS2_BUILTIN_stwio", ":", "case", "NIOS2_BUILTIN_ldex", ":", "case", "NIOS2_BUILTIN_ldsex", ":", "case" ]
GCC	iq2000	CPP	program_repair	CPU	8,863	[ "<FIXS>", "(", "offset", ")", "=", "(", "cfun", "->", "machine", "->", "total_size", ")", ";", "<FIXE>", "<FIXS>", "{", "if", "(", "leaf_function_p", "(", ")", ")", "(", "offset", ")", "=", "<NUM_LIT>", ";", "else", "(", "offset", ")", "=", "cfun", "->", "machine", "->", "gp_sp_offset", "+", "(", "(", "UNITS_PER_WORD", "-", "(", "POINTER_SIZE", "/", "BITS_PER_UNIT", ")", ")", "*", "(", "BYTES_BIG_ENDIAN", "!=", "<NUM_LIT>", ")", ")", ";", "}", "<FIXE>" ]	[ "if", "(", "(", "from", ")", "==", "FRAME_POINTER_REGNUM", ")", "(", "offset", ")", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "from", ")", "==", "ARG_POINTER_REGNUM", ")", "<BUGS>", "(", "offset", ")", "=", "(", "cfun", "->", "machine", "->", "frame", ".", "total_size", ")", ";", "<BUGE>", "else", "if", "(", "(", "from", ")", "==", "RETURN_ADDRESS_POINTER_REGNUM", ")", "<BUGS>", "{", "if", "(", "leaf_function_p", "(", ")", ")", "(", "offset", ")", "=", "<NUM_LIT>", ";", "else", "(", "offset", ")", "=", "cfun", "->", "machine", "->", "frame", ".", "gp_sp_offset", "+", "(", "(", "UNITS_PER_WORD", "-", "(", "POINTER_SIZE", "/", "BITS_PER_UNIT", ")", ")", "*", "(", "BYTES_BIG_ENDIAN", "!=", "<NUM_LIT>", ")", ")", ";", "}", "<BUGE>", "return", "offset", ";", "}" ]
LLVM	HSAIL	TD	stmt_completion	Virtual ISA	8,864	[ ",", "llvm_float_ty", ">", ";" ]	[ "def", "int_HSAIL_rd_imgui_1da_f32", ":", "ReadImage2DIntr", "<", "<STR_LIT>", ",", "llvm_i32_ty" ]
GCC	s390	MD	next_suggestion	MPU	8,865	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	i386	CPP	stmt_completion	CPU	8,866	[ "_", "mm256_cvtepi8_epi64", "(", "_", "_", "m128i", "_", "_", "X", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")" ]
LLVM	ARM64	TD	stmt_completion	CPU	8,867	[ ",", "(", "load", "am_unscaled128", ":", "$", "addr", ")", ")", "]", ">", ";" ]	[ "def", "LDURQi", ":", "LoadUnscaled", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "FPR128", ",", "am_unscaled128", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v2f64", "FPR128", ":", "$", "Rt", ")" ]
GCC	aarch64	CPP	stmt_completion	CPU	8,868	[ "(", ")", ";" ]	[ "case", "DFmode", ":", "return", "gen_aarch64_rsqrtedf", ";", "case", "SFmode", ":", "return", "gen_aarch64_rsqrtesf", ";", "case", "V2DFmode", ":", "return", "gen_aarch64_rsqrtev2df", ";", "case", "V2SFmode", ":", "return", "gen_aarch64_rsqrtev2sf", ";", "case", "V4SFmode", ":", "return", "gen_aarch64_rsqrtev4sf", ";", "default", ":", "gcc_unreachable" ]
LLVM	R600	CPP	stmt_completion	GPU	8,869	[ ",", "RHS", ",", "CC", ")", ";" ]	[ "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "MinMax", "=", "LowerMinMax", "(", "Op", ",", "DAG", ")", ";", "if", "(", "MinMax", ".", "getNode", "(", ")", ")", "{", "return", "MinMax", ";", "}", "SDValue", "Cond", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SETCC", ",", "DL", ",", "MVT", "::", "i1", ",", "LHS" ]
GCC	aarch64	MD	next_suggestion	CPU	8,870	[ "(", "neg", ":", "DI", "(", "plus", ":", "DI", "(", "ltu", ":", "DI", "(", "reg", ":", "CC", "CC_REGNUM", ")", "(", "const_int", "<NUM_LIT>", ")", ")" ]	[ "(", "sign_extend", ":", "TI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "(", "sign_extend", ":", "TI", "(", "neg", ":", "DI", "(", "plus", ":", "DI", "(", "ltu", ":", "DI", "(", "reg", ":", "CC", "CC_REGNUM", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	X86	CPP	stmt_completion	CPU	8,871	[ "(", ")", ";" ]	[ "MachineInstr", "&", "MI", "=", "", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "", "MBB", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "bool", "IsEHFuncletEpilogue", "=", "MBBI", "==", "MBB", ".", "end", "(", ")", "?", "false", ":", "isFuncletReturnInstr", "(", "", "MBBI", ")", ";", "const", "X86FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "int", "FIOffset", ";", "unsigned", "BasePtr", ";", "if", "(", "MI", ".", "isReturn", "(", ")", ")", "{", "assert", "(", "(", "!", "needsStackRealignment", "(", "MF", ")", "\|\|", "MF", ".", "getFrameInfo", "(", ")", ".", "isFixedObjectIndex", "(", "FrameIndex", ")", ")", "&&", "<STR_LIT>", "Return instruction can only reference SP relative frame objects", "<STR_LIT>", ")", ";", "FIOffset", "=", "TFI", "->", "getFrameIndexReferenceSP", "(", "MF", ",", "FrameIndex", ",", "BasePtr", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "TFI", "->", "Is64Bit", "&&", "(", "MBB", ".", "isEHFuncletEntry", "(", ")", "\|\|", "IsEHFuncletEpilogue", ")", ")", "{", "FIOffset", "=", "TFI", "->", "getWin64EHFrameIndexRef", "(", "MF", ",", "FrameIndex", ",", "BasePtr", ")", ";", "}", "else", "{", "FIOffset", "=", "TFI", "->", "getFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "BasePtr", ")", ";", "}", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "TargetOpcode", "::", "LOCAL_ESCAPE", ")", "{", "MachineOperand", "&", "FI", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ";", "FI", ".", "ChangeToImmediate", "(", "FIOffset", ")", ";", "return", ";", "}", "Register", "MachineBasePtr", "=", "BasePtr", ";", "if", "(", "Opc", "==", "X86", "::", "LEA64_32r", "&&", "X86", "::", "GR32RegClass", ".", "contains", "(", "BasePtr", ")", ")", "MachineBasePtr", "=", "getX86SubSuperRegister", "(", "BasePtr", ",", "<NUM_LIT>", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "MachineBasePtr", ",", "false", ")", ";", "if", "(", "BasePtr", "==", "StackPtr", ")", "FIOffset", "+=", "SPAdj", ";", "if", "(", "Opc", "==", "TargetOpcode", "::", "STACKMAP", "\|\|", "Opc", "==", "TargetOpcode", "::", "PATCHPOINT", ")", "{", "assert", "(", "BasePtr", "==", "FramePtr", "&&", "<STR_LIT>", "Expected the FP as base register", "<STR_LIT>", ")", ";", "int64_t", "Offset", "=", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "+", "FIOffset", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "{", "int", "Imm", "=", "(", "int", ")", "(", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "int", "Offset", "=", "FIOffset", "+", "Imm", ";", "assert", "(", "(", "!", "Is64Bit", "\|\|", "isInt", "<", "<NUM_LIT>", ">", "(", "(", "long", "long", ")", "FIOffset", "+", "Imm", ")", ")", "&&", "<STR_LIT>", "Requesting 64-bit offset in 32-bit immediate!", "<STR_LIT>", ")", ";", "if", "(", "Offset", "!=", "<NUM_LIT>", "\|\|", "!", "tryOptimizeLEAtoMOV", "(", "II", ")", ")", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "}", "else", "{", "uint64_t", "Offset", "=", "FIOffset", "+", "(", "uint64_t", ")", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getOffset" ]
GCC	arm	CPP	code_generation	CPU	8,872	[ "static", "void", "print_multi_reg", "(", "FILE", "", "stream", ",", "const", "char", "", "instr", ",", "unsigned", "reg", ",", "unsigned", "long", "mask", ")", "{", "unsigned", "i", ";", "bool", "not", "_", "first", "=", "FALSE", ";", "fputc", "(", "'", "\\t", "'", ",", "stream", ")", ";", "asm_fprintf", "(", "stream", ",", "instr", ",", "reg", ")", ";", "fputs", "(", "<STR_LIT>", ", {", "<STR_LIT>", ",", "stream", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<=", "LAST_ARM_REGNUM", ";", "i", "++", ")", "if", "(", "mask", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "{", "if", "(", "not", "_", "first", ")", "fprintf", "(", "stream", ",", "<STR_LIT>", ", ", "<STR_LIT>", ")", ";", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", "%r", "<STR_LIT>", ",", "i", ")", ";", "not", "_", "first", "=", "TRUE", ";", "}", "fprintf", "(", "stream", ",", "<STR_LIT>", "}\\n", "<STR_LIT>", ")", ";", "}" ]	[ "Output", "the", "operands", "of", "a", "LDM/STM", "instruction", "to", "STREAM", ".", "MASK", "is", "the", "ARM", "register", "set", "mask", "of", "which", "only", "bits", "0-15", "are", "important", ".", "REG", "is", "the", "base", "register", ",", "either", "the", "frame", "pointer", "or", "the", "stack", "pointer", ",", "INSTR", "is", "the", "possibly", "suffixed", "load", "or", "store", "instruction", "." ]
LLVM	AArch64	CPP	stmt_completion	CPU	8,873	[ ")", ";" ]	[ "const", "MachineFrameInfo", "", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "AArch64FunctionInfo", "", "AFI", "=", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "unsigned", "NumBytes", "=", "AFI", "->", "getLocalStackSize", "(" ]
GCC	arm	CPP	stmt_completion	CPU	8,874	[ "<NUM_LIT>", ")", "return", "false", ";" ]	[ "if", "(", "mode", "==", "HImode", ")", "return", "VFP_REGNO_OK_FOR_SINGLE", "(", "regno", ")", ";", "if", "(", "TARGET_NEON", ")", "return", "(", "VALID_NEON_DREG_MODE", "(", "mode", ")", "&&", "VFP_REGNO_OK_FOR_DOUBLE", "(", "regno", ")", ")", "\|\|", "(", "VALID_NEON_QREG_MODE", "(", "mode", ")", "&&", "NEON_REGNO_OK_FOR_QUAD", "(", "regno", ")", ")", "\|\|", "(", "mode", "==", "TImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "<NUM_LIT>", ")", ")", "\|\|", "(", "mode", "==", "EImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "<NUM_LIT>", ")", ")", "\|\|", "(", "mode", "==", "OImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "<NUM_LIT>", ")", ")", "\|\|", "(", "mode", "==", "CImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "<NUM_LIT>", ")", ")", "\|\|", "(", "mode", "==", "XImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "<NUM_LIT>", ")", ")", ";", "return", "false", ";", "}", "if", "(", "TARGET_REALLY_IWMMXT", ")", "{", "if", "(", "IS_IWMMXT_GR_REGNUM", "(", "regno", ")", ")", "return", "mode", "==", "SImode", ";", "if", "(", "IS_IWMMXT_REGNUM", "(", "regno", ")", ")", "return", "VALID_IWMMXT_REG_MODE", "(", "mode", ")", ";", "}", "if", "(", "regno", "<=", "LAST_ARM_REGNUM", ")", "{", "if", "(", "ARM_NUM_REGS", "(", "mode", ")", ">" ]
LLVM	SNES	CPP	next_suggestion	DSP	8,875	[ "}" ]	[ "const", "uint16_t", "", "SNESRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "return", "CSR_Normal_SaveList", ";" ]
LLVM	PowerPC	CPP	code_generation	CPU	8,876	[ "void", "PPCRegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "GuaranteedTailCallOpt", "&&", "I", "->", "getOpcode", "(", ")", "==", "PPC", "::", "ADJCALLSTACKUP", ")", "{", "if", "(", "int", "CalleeAmt", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "{", "bool", "is64Bit", "=", "Subtarget", ".", "isPPC64", "(", ")", ";", "CalleeAmt", "=", "-", "<NUM_LIT>", ";", "unsigned", "StackReg", "=", "is64Bit", "?", "PPC", "::", "X1", ":", "PPC", "::", "R1", ";", "unsigned", "TmpReg", "=", "is64Bit", "?", "PPC", "::", "X0", ":", "PPC", "::", "R0", ";", "unsigned", "ADDIInstr", "=", "is64Bit", "?", "PPC", "::", "ADDI8", ":", "PPC", "::", "ADDI", ";", "unsigned", "ADDInstr", "=", "is64Bit", "?", "PPC", "::", "ADD8", ":", "PPC", "::", "ADD4", ";", "unsigned", "LISInstr", "=", "is64Bit", "?", "PPC", "::", "LIS8", ":", "PPC", "::", "LIS", ";", "unsigned", "ORIInstr", "=", "is64Bit", "?", "PPC", "::", "ORI8", ":", "PPC", "::", "ORI", ";", "MachineInstr", "", "MI", "=", "I", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CalleeAmt", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "TII", ".", "get", "(", "ADDIInstr", ")", ",", "StackReg", ")", ".", "addReg", "(", "StackReg", ")", ".", "addImm", "(", "CalleeAmt", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "I", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "LISInstr", ")", ",", "TmpReg", ")", ".", "addImm", "(", "CalleeAmt", ">>", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ORIInstr", ")", ",", "TmpReg", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "CalleeAmt", "&", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ADDInstr", ")", ")", ".", "addReg", "(", "StackReg", ")", ".", "addReg", "(", "StackReg", ")", ".", "addReg", "(", "TmpReg", ")", ";", "}", "}", "}", "MBB", ".", "erase", "(", "I", ")", ";", "}" ]	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]
GCC	rs6000	MD	stmt_completion	CPU	8,877	[ ")", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
LLVM	X86	CPP	stmt_completion	CPU	8,878	[ ")", "->", "getZExtValue", "(", ")", ";" ]	[ "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getRegister", "(", "X86", "::", "ESP", ",", "MVT", "::", "i32", ")", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i8", ")", ",", "DAG", ".", "getRegister", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ",", "DAG", ".", "getRegister", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ",", "Zero", ",", "Chain", "}", ";", "SDNode", "*", "Res", "=", "DAG", ".", "getMachineNode", "(", "X86", "::", "OR32mrLocked", ",", "dl", ",", "MVT", "::", "Other", ",", "Ops", ",", "array_lengthof", "(", "Ops", ")", ")", ";", "return", "SDValue", "(", "Res", ",", "<NUM_LIT>", ")", ";", "}", "unsigned", "isDev", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "isDev", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "Op1", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")" ]
GCC	i386	CPP	program_repair	CPU	8,879	[ "<FIXS>", "if", "(", "!", "ok", ")", "return", "nullptr", ";", "<FIXE>" ]	[ "bool", "ok", "=", "ix86_expand_vector_init_duplicate", "(", "false", ",", "vector_mode", ",", "target", ",", "GEN_INT", "(", "val_broadcast", ")", ")", ";", "<BUGS>", "gcc_assert", "(", "ok", ")", ";", "<BUGE>", "target", "=", "lowpart_subreg", "(", "mode", ",", "target", ",", "vector_mode", ")", ";", "return", "target", ";", "}" ]
GCC	arm	CPP	stmt_completion	CPU	8,880	[ ")", "{" ]	[ "words", "=", "ARM_NUM_INTS", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "SET_DEST", "(", "x", ")", ")", ")", ")", ";", "return", "COSTS_N_INSNS", "(", "words", ")", "+", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "", "(", "satisfies_constraint_J", "(", "SET_SRC", "(", "x", ")", ")", "\|\|", "satisfies_constraint_K", "(", "SET_SRC", "(", "x", ")", ")", "\|\|", "(", "(", "words", ">", "<NUM_LIT>", ")", "&&", "MEM_P", "(", "SET_SRC", "(", "x", ")", ")", ")", ")", ";", "case", "CONST_INT", ":", "if", "(", "outer", "==", "SET", ")", "{", "if", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "INTVAL", "(", "x", ")", "<", "<NUM_LIT>", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "if", "(", "INTVAL", "(", "x", ")", ">=", "-", "<NUM_LIT>", "&&", "INTVAL", "(", "x", ")", "<=", "-", "<NUM_LIT>", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "if", "(", "thumb_shiftable_const", "(", "INTVAL", "(", "x", ")", ")", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "(", "outer", "==", "PLUS", "\|\|", "outer", "==", "COMPARE", ")", "&&", "INTVAL", "(", "x", ")", "<", "<NUM_LIT>", "&&", "INTVAL", "(", "x", ")", ">", "-", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "(", "outer", "==", "IOR", "\|\|", "outer", "==", "XOR", "\|\|", "outer", "==", "AND", ")", "&&", "INTVAL", "(", "x", ")", "<", "<NUM_LIT>", "&&", "INTVAL", "(", "x", ")", ">=", "-", "<NUM_LIT>", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "outer", "==", "AND", ")", "{", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<=", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "(", "(", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "<<", "i", ")", "-", "<NUM_LIT>", "==", "INTVAL", "(", "x", ")", "\|\|", "(", "(", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "<<", "i", ")", "-", "<NUM_LIT>", "==", "~", "INTVAL", "(", "x", ")", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "outer", "==", "ASHIFT", "\|\|", "outer", "==", "ASHIFTRT", "\|\|", "outer", "==", "LSHIFTRT", ")", "return", "<NUM_LIT>", ";", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "case", "CONST", ":", "case", "CONST_DOUBLE", ":", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "case", "UDIV", ":", "case", "UMOD", ":", "case", "DIV", ":", "case", "MOD", ":", "return", "<NUM_LIT>", ";", "case", "TRUNCATE", ":", "return", "<NUM_LIT>", ";", "case", "AND", ":", "case", "XOR", ":", "case", "IOR", ":", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "case", "MEM", ":", "return", "(", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "+", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "", "(", "(", "GET_MODE_SIZE", "(", "mode", ")", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ")", "+", "(", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "CONSTANT_POOL_ADDRESS_P", "(", "x", ")", ")", "?", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ":", "<NUM_LIT>", ")", ")", ";", "case", "IF_THEN_ELSE", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PC", "\|\|", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PC", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "case", "ZERO_EXTEND", ":", "switch", "(", "GET_MODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,881	[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]
GCC	spu	MD	next_suggestion	MPU	8,882	[ "(", "unspec", ":", "V4SI", "[", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	ia64	MD	next_suggestion	CPU	8,883	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V8QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "V8QI", "(", "match_operand", ":", "V8QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	AMDGPU	TD	program_repair	GPU	8,884	[ "<FIXS>", "bits", "<NUM_LIT>", ">", "soffset", ";", "<FIXE>", "<FIXS>", ":", "SM_Pseudo", "opName", ",", "(", "outs", ")", ",", "ins", ",", "<STR_LIT>", "#", "!", "if", "(", "isImm", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", "{", "<FIXE>", "<FIXS>", "let", "has_offset", "=", "isImm", ";", "let", "has_soffset", "=", "!", "not", "(", "isImm", ")", ";", "<FIXE>" ]	[ "bits", "<NUM_LIT>", ">", "sbase", ";", "bits", "<NUM_LIT>", ">", "sdst", ";", "bits", "<NUM_LIT>", ">", "offset", ";", "<BUGS>", "bits", "<NUM_LIT>", ">", "imm", "=", "!", "if", "(", "ps", ".", "has_offset", ",", "ps", ".", "offset_is_imm", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "bits", "<NUM_LIT>", ">", "cpol", ";", "}", "class", "SM_Probe_Pseudo", "string", "opName", ",", "dag", "ins", ",", "bit", "isImm", ">", "<BUGS>", ":", "SM_Pseudo", "opName", ",", "(", "outs", ")", ",", "ins", ",", "<STR_LIT>", ">", "{", "<BUGE>", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "let", "has_glc", "=", "<NUM_LIT>", ";", "let", "LGKM_CNT", "=", "<NUM_LIT>", ";", "let", "ScalarStore", "=", "<NUM_LIT>", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "<BUGS>", "let", "offset_is_imm", "=", "isImm", ";", "<BUGE>", "let", "PseudoInstr", "=", "opName", "#", "!", "if", "(", "isImm", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}" ]
LLVM	MSP430	CPP	stmt_completion	MPU	8,885	[ "VT", ",", "Val", ")", ",", "DAG", ".", "getValueType", "(", "Val", ".", "getValueType", "(", ")", ")", ")", ";" ]	[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "dl", "," ]
LLVM	Hexagon	CPP	stmt_completion	DSP	8,886	[ "MI", ")", "{" ]	[ "MachineInstr", "*", "MI", "=", "NULL", ";", "for", "(", "auto", "BI", ":", "CurrentPacketMIs", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Cleanup packet has ", "<STR_LIT>", ";", "BI", "->", "dump", "(", ")", ";", ")", ";", "if", "(", "BI", "->", "getOpcode", "(", ")", "==", "Hexagon", "::", "V6_vL32b_cur_ai", ")", "{", "MI", "=", "BI", ";", "continue", ";", "}", "if", "(" ]
LLVM	SystemZ	CPP	code_generation	CPU	8,887	[ "TargetLowering", "::", "ConstraintWeight", "SystemZTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Value", "", "CallOperandVal", "=", "info", ".", "CallOperandVal", ";", "if", "(", "!", "CallOperandVal", ")", "return", "CW_Default", ";", "Type", "", "type", "=", "CallOperandVal", "->", "getType", "(", ")", ";", "switch", "(", "", "constraint", ")", "{", "default", ":", "weight", "=", "TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "info", ",", "constraint", ")", ";", "break", ";", "case", "'", "a", "'", ":", "case", "'", "d", "'", ":", "case", "'", "h", "'", ":", "case", "'", "r", "'", ":", "weight", "=", "CallOperandVal", "->", "getType", "(", ")", "->", "isIntegerTy", "(", ")", "?", "CW_Register", ":", "CW_Default", ";", "break", ";", "case", "'", "f", "'", ":", "if", "(", "!", "useSoftFloat", "(", ")", ")", "weight", "=", "type", "->", "isFloatingPointTy", "(", ")", "?", "CW_Register", ":", "CW_Default", ";", "break", ";", "case", "'", "v", "'", ":", "if", "(", "Subtarget", ".", "hasVector", "(", ")", ")", "weight", "=", "(", "type", "->", "isVectorTy", "(", ")", "\|\|", "type", "->", "isFloatingPointTy", "(", ")", ")", "?", "CW_Register", ":", "CW_Default", ";", "break", ";", "case", "'", "I", "'", ":", "if", "(", "auto", "", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "C", "->", "getZExtValue", "(", ")", ")", ")", "weight", "=", "CW_Constant", ";", "break", ";", "case", "'", "J", "'", ":", "if", "(", "auto", "", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "C", "->", "getZExtValue", "(", ")", ")", ")", "weight", "=", "CW_Constant", ";", "break", ";", "case", "'", "K", "'", ":", "if", "(", "auto", "", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "C", "->", "getSExtValue", "(", ")", ")", ")", "weight", "=", "CW_Constant", ";", "break", ";", "case", "'", "L", "'", ":", "if", "(", "auto", "", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "C", "->", "getSExtValue", "(", ")", ")", ")", "weight", "=", "CW_Constant", ";", "break", ";", "case", "'", "M", "'", ":", "if", "(", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "if", "(", "C", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "weight", "=", "CW_Constant", ";", "break", ";", "}", "return", "weight", ";", "}" ]	[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]
LLVM	M680x0	CPP	stmt_completion	MPU	8,888	[ ";" ]	[ "int", "getTCReturnAddrDelta", "(", ")", "const", "{", "return", "TailCallReturnAddrDelta" ]
GCC	mcore	CPP	code_generation	MPU	8,889	[ "static", "void", "mcore_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", "ATTRIBUTE_UNUSED", ",", "int", "first", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "mcore_dllexport_p", "(", "decl", ")", ")", "mcore_mark_dllexport", "(", "decl", ")", ";", "else", "if", "(", "mcore_dllimport_p", "(", "decl", ")", ")", "mcore_mark_dllimport", "(", "decl", ")", ";", "else", "if", "(", "(", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", "\|\|", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", ")", "&&", "DECL_RTL", "(", "decl", ")", "!=", "NULL_RTX", "&&", "GET_CODE", "(", "DECL_RTL", "(", "decl", ")", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "<NUM_LIT>", ")", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "&&", "mcore_dllimport_name_p", "(", "XSTR", "(", "XEXP", "(", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "{", "const", "char", "*", "oldname", "=", "XSTR", "(", "XEXP", "(", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "tree", "idp", "=", "get_identifier", "(", "oldname", "+", "<NUM_LIT>", ")", ";", "rtx", "new", "rtl", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "IDENTIFIER_POINTER", "(", "idp", ")", ")", ";", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "<NUM_LIT>", ")", "=", "new", "rtl", ";", "}", "}" ]	[ "Cover", "function", "to", "implement", "ENCODE_SECTION_INFO", "." ]
GCC	i386	CPP	stmt_completion	CPU	8,890	[ "_", "_", "v64qi", ")", "_", "_", "Y", ",", "<NUM_LIT>", ",", "(", "_", "_", "mmask64", ")", "-", "<NUM_LIT>", ")", ";" ]	[ "return", "(", "_", "_", "mmask64", ")", "_", "_", "builtin_ia32_cmpb512_mask", "(", "(", "_", "_", "v64qi", ")", "_", "_", "X", ",", "(" ]
LLVM	Hexagon	CPP	program_repair	DSP	8,891	[ "<FIXS>", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "\|", "MachineMemOperand", "::", "MOStore", "\|", "MachineMemOperand", "::", "MOVolatile", ";", "<FIXE>" ]	[ "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "M", ".", "getDataLayout", "(", ")", ".", "getTypeAllocSizeInBits", "(", "VecTy", ")", "/", "<NUM_LIT>", ";", "<BUGS>", "Info", ".", "vol", "=", "true", ";", "Info", ".", "readMem", "=", "true", ";", "Info", ".", "writeMem", "=", "true", ";", "<BUGE>", "return", "true", ";", "}", "default", ":" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	8,892	[ "=", "<NUM_LIT>", ";" ]	[ "const", "unsigned", "NumBytes", "=", "LinkageSize", "+", "MinParameterSaveAreaSize", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "NumBytes", ",", "<NUM_LIT>", ",", "dl", ")", ";", "SDValue", "CallSeqStart", "=", "Chain", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ",", "<NUM_LIT>", ">", "RegsToPass", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "ArgLocs", ".", "size", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "I", "++", "]", ";", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "Handling of placing parameters on the stack is ", "<STR_LIT>", "<STR_LIT>", "unimplemented!", "<STR_LIT>", ")", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "Unexpected non-register location for function call argument.", "<STR_LIT>", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "if", "(", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "<STR_LIT>", "Unexpected argument extension type.", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "continue", ";", "}", "assert", "(", "CFlags", ".", "IsVarArg", "&&", "VA", ".", "getValVT", "(", ")", ".", "isFloatingPoint", "(", ")", "&&", "VA", ".", "getLocVT", "(", ")", ".", "isInteger", "(", ")", "&&", "<STR_LIT>", "Unexpected custom register handling for calling convention.", "<STR_LIT>", ")", ";", "SDValue", "ArgAsInt", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "getIntegerVT", "(", "VA", ".", "getValVT", "(", ")", ".", "getSizeInBits", "(", ")", ")", ",", "Arg", ")", ";", "if", "(", "Arg", ".", "getValueType", "(", ")", ".", "getStoreSize", "(", ")", "==", "VA", ".", "getLocVT", "(", ")", ".", "getStoreSize", "(", ")", ")", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "ArgAsInt", ")", ")", ";", "else", "if", "(", "Arg", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", "<", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", ")", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "DAG", ".", "getZExtOrTrunc", "(", "ArgAsInt", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ")", ";", "else", "{", "assert", "(", "Arg", ".", "getValueType", "(", ")", "==", "MVT", "::", "f64", "&&", "CFlags", ".", "IsVarArg", "&&", "!", "IsPPC64", "&&", "<STR_LIT>", "Unexpected custom register for argument!", "<STR_LIT>", ")", ";", "CCValAssign", "&", "GPR1", "=", "VA", ";", "SDValue", "MSWAsI64", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "dl", ",", "MVT", "::", "i64", ",", "ArgAsInt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i8", ")", ")", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "GPR1", ".", "getLocReg", "(", ")", ",", "DAG", ".", "getZExtOrTrunc", "(", "MSWAsI64", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ")", ";", "assert", "(", "I", "!=", "E", "&&", "<STR_LIT>", "A second custom GPR is expected!", "<STR_LIT>", ")", ";", "CCValAssign", "&", "GPR2", "=", "ArgLocs", "[", "I", "++", "]", ";", "assert", "(", "GPR2", ".", "isRegLoc", "(", ")", "&&", "GPR2", ".", "getValNo", "(", ")", "==", "GPR1", ".", "getValNo", "(", ")", "&&", "GPR2", ".", "needsCustom", "(", ")", "&&", "<STR_LIT>", "A second custom GPR is expected!", "<STR_LIT>", ")", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "GPR2", ".", "getLocReg", "(", ")", ",", "DAG", ".", "getZExtOrTrunc", "(", "ArgAsInt", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ")", ";", "}", "}", "if", "(", "CFlags", ".", "IsIndirect", ")", "{", "assert", "(", "!", "CFlags", ".", "IsTailCall", "&&", "<STR_LIT>", "Indirect tail-calls not supported.", "<STR_LIT>", ")", ";", "const", "MCRegister", "TOCBaseReg", "=", "Subtarget", ".", "getTOCPointerRegister", "(", ")", ";", "const", "MCRegister", "StackPtrReg", "=", "Subtarget", ".", "getStackPointerRegister", "(", ")", ";", "const", "MVT", "PtrVT", "=", "Subtarget", ".", "isPPC64", "(", ")", "?", "MVT", "::", "i64", ":", "MVT", "::", "i32", ";", "const", "unsigned", "TOCSaveOffset", "=", "Subtarget", ".", "getFrameLowering", "(", ")", "->", "getTOCSaveOffset", "(", ")", ";", "setUsesTOCBasePtr", "(", "DAG", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "TOCBaseReg", ",", "PtrVT", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "TOCSaveOffset", ",", "dl", ")", ";", "SDValue", "StackPtr", "=", "DAG", ".", "getRegister", "(", "StackPtrReg", ",", "PtrVT", ")", ";", "SDValue", "AddPtr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "PtrVT", ",", "StackPtr", ",", "PtrOff", ")", ";", "Chain", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Val", ",", "AddPtr", ",", "MachinePointerInfo", "::", "getStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "TOCSaveOffset", ")", ")", ";", "}", "SDValue", "InFlag", ";", "for", "(", "auto", "Reg", ":", "RegsToPass", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Reg", ".", "first", ",", "Reg", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "const", "int", "SPDiff" ]
LLVM	AArch64	TD	next_suggestion	CPU	8,893	[ "}" ]	[ "def", "logical_imm32_not", ":", "Operand", "<", "i32", ">", "{", "let", "ParserMatchClass", "=", "LogicalImm32NotOperand", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	8,894	[ "}" ]	[ "let", "ParserMatchClass", "=", "VecListThreeDWordIndexAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "DPR", ":", "$", "Vd", ",", "i32imm", ":", "$", "idx", ")", ";" ]
GCC	aarch64	MD	stmt_completion	CPU	8,895	[ ")", ")", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]
GCC	frv	MD	next_suggestion	VLIW	8,896	[ "(", "match_operand", ":", "CC_CCR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "CC_CCR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "CC_CCR", "[", "(", "match_operand", ":", "CC_CCR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM	TD	stmt_completion	CPU	8,897	[ "MVE_VMULLTs8", "MQPR", ":", "$", "src1", ",", "MQPR", ":", "$", "src2", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "mul", "(", "sext_inreg", "(", "v8i16", "(", "ARMVectorRegCast", "(", "ARMvrev16", "(", "v16i8", "MQPR", ":", "$", "src1", ")", ")", ")", ")", ",", "v8i8", ")", ",", "(", "sext_inreg", "(", "v8i16", "(", "ARMVectorRegCast", "(", "ARMvrev16", "(", "v16i8", "MQPR", ":", "$", "src2", ")", ")", ")", ")", ",", "v8i8", ")", ")", ",", "(" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,898	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	8,899	[ "}" ]	[ "void", "setRegSaveFrameIndex", "(", "unsigned", "FI", ")", "{", "RegSaveFrameIndex", "=", "FI", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,800

[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";" ]

GCC

avr

CPP

stmt_completion

MPU

8,801

[ "func", ")", "{" ]

[ "static", "bool", "avr_interrupt_function_p", "(", "tree" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

8,802

[ "<STR_LIT>", "::", "<STR_LIT>", ";" ]

[ "bool", "isSALU", "(", "uint16_t", "Opcode", ")", "const", "{", "return", "get", "(", "Opcode", ")", ".", "TSFlags", "&" ]

GCC

i386

CPP

stmt_completion

CPU

8,803

[ ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m512", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_setzero", "(", "void", ")", "{", "return", "_", "mm512_setzero_ps", "(" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

8,804

[ "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "R", ")", ")", "continue", ";" ]

[ "for", "(", "auto", "&", "Op", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "Op", ".", "isDef", "(", ")", ")", "continue", ";", "Register", "R", "=", "Op", ".", "getReg", "(", ")", ";" ]

LLVM

AArch64

CPP

code_generation

CPU

8,805

[ "bool", "AArch64FastISel", "::", "fastLowerCall", "(", "CallLoweringInfo", "&", "CLI", ")", "{", "CallingConv", "::", "ID", "CC", "=", "CLI", ".", "CallConv", ";", "bool", "IsTailCall", "=", "CLI", ".", "IsTailCall", ";", "bool", "IsVarArg", "=", "CLI", ".", "IsVarArg", ";", "const", "Value", "*", "Callee", "=", "CLI", ".", "Callee", ";", "MCSymbol", "*", "Symbol", "=", "CLI", ".", "Symbol", ";", "if", "(", "!", "Callee", "&&", "!", "Symbol", ")", "return", "false", ";", "if", "(", "IsTailCall", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "isTargetILP32", "(", ")", ")", "return", "false", ";", "CodeModel", "::", "Model", "CM", "=", "TM", ".", "getCodeModel", "(", ")", ";", "if", "(", "CM", "!=", "CodeModel", "::", "Large", "&&", "!", "Subtarget", "->", "useSmallAddressing", "(", ")", ")", "return", "false", ";", "if", "(", "CM", "==", "CodeModel", "::", "Large", "&&", "!", "Subtarget", "->", "isTargetMachO", "(", ")", ")", "return", "false", ";", "if", "(", "IsVarArg", ")", "return", "false", ";", "MVT", "RetVT", ";", "if", "(", "CLI", ".", "RetTy", "->", "isVoidTy", "(", ")", ")", "RetVT", "=", "MVT", "::", "isVoid", ";", "else", "if", "(", "!", "isTypeLegal", "(", "CLI", ".", "RetTy", ",", "RetVT", ")", ")", "return", "false", ";", "for", "(", "auto", "Flag", ":", "CLI", ".", "OutFlags", ")", "if", "(", "Flag", ".", "isInReg", "(", ")", "||", "Flag", ".", "isSRet", "(", ")", "||", "Flag", ".", "isNest", "(", ")", "||", "Flag", ".", "isByVal", "(", ")", "||", "Flag", ".", "isSwiftSelf", "(", ")", "||", "Flag", ".", "isSwiftError", "(", ")", ")", "return", "false", ";", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "OutVTs", ";", "OutVTs", ".", "reserve", "(", "CLI", ".", "OutVals", ".", "size", "(", ")", ")", ";", "for", "(", "auto", "*", "Val", ":", "CLI", ".", "OutVals", ")", "{", "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "Val", "->", "getType", "(", ")", ",", "VT", ")", "&&", "!", "(", "VT", "==", "MVT", "::", "i1", "||", "VT", "==", "MVT", "::", "i8", "||", "VT", "==", "MVT", "::", "i16", ")", ")", "return", "false", ";", "if", "(", "VT", ".", "isVector", "(", ")", "||", "VT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "OutVTs", ".", "push_back", "(", "VT", ")", ";", "}", "Address", "Addr", ";", "if", "(", "Callee", "&&", "!", "computeCallAddress", "(", "Callee", ",", "Addr", ")", ")", "return", "false", ";", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "Addr", ".", "getGlobalValue", "(", ")", "&&", "Addr", ".", "getGlobalValue", "(", ")", "->", "hasExternalWeakLinkage", "(", ")", ")", "return", "false", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "processCallArgs", "(", "CLI", ",", "OutVTs", ",", "NumBytes", ")", ")", "return", "false", ";", "const", "AArch64RegisterInfo", "*", "RegInfo", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "if", "(", "RegInfo", "->", "isAnyArgRegReserved", "(", "*", "MF", ")", ")", "RegInfo", "->", "emitReservedArgRegCallError", "(", "*", "MF", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "Subtarget", "->", "useSmallAddressing", "(", ")", ")", "{", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "Addr", ".", "getReg", "(", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ";", "if", "(", "Symbol", ")", "MIB", ".", "addSym", "(", "Symbol", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "Addr", ".", "getGlobalValue", "(", ")", ")", "MIB", ".", "addGlobalAddress", "(", "Addr", ".", "getGlobalValue", "(", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "Addr", ".", "getReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "constrainOperandRegClass", "(", "II", ",", "Addr", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "MIB", ".", "addReg", "(", "Reg", ")", ";", "}", "else", "return", "false", ";", "}", "else", "{", "unsigned", "CallReg", "=", "<NUM_LIT>", ";", "if", "(", "Symbol", ")", "{", "unsigned", "ADRPReg", "=", "createResultReg", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "ADRPReg", ")", ".", "addSym", "(", "Symbol", ",", "<STR_LIT>", "::", "<STR_LIT>", "|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "CallReg", "=", "createResultReg", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "CallReg", ")", ".", "addReg", "(", "ADRPReg", ")", ".", "addSym", "(", "Symbol", ",", "<STR_LIT>", "::", "<STR_LIT>", "|", "<STR_LIT>", "::", "<STR_LIT>", "|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Addr", ".", "getGlobalValue", "(", ")", ")", "CallReg", "=", "materializeGV", "(", "Addr", ".", "getGlobalValue", "(", ")", ")", ";", "else", "if", "(", "Addr", ".", "getReg", "(", ")", ")", "CallReg", "=", "Addr", ".", "getReg", "(", ")", ";", "if", "(", "!", "CallReg", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "CallReg", "=", "constrainOperandRegClass", "(", "II", ",", "CallReg", ",", "<NUM_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ".", "addReg", "(", "CallReg", ")", ";", "}", "for", "(", "auto", "Reg", ":", "CLI", ".", "OutRegs", ")", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Implicit", ")", ";", "MIB", ".", "addRegMask", "(", "TRI", ".", "getCallPreservedMask", "(", "*", "FuncInfo", ".", "MF", ",", "CC", ")", ")", ";", "CLI", ".", "Call", "=", "MIB", ";", "return", "finishCall", "(", "CLI", ",", "RetVT", ",", "NumBytes", ")", ";", "}" ]

[ "This", "method", "is", "called", "by", "target-independent", "code", "to", "do", "target-", "specific", "call", "lowering", "." ]

LLVM

X86

CPP

stmt_completion

CPU

8,806

[ "MachineFunction", "&", "MF", ",", "MachineGadgetGraph", "*", "G", ")", "{" ]

[ "static", "void", "WriteGadgetGraph", "(", "raw_ostream", "&", "OS", "," ]

LLVM

Hexagon

TD

stmt_completion

DSP

8,807

[ "=", "<NUM_LIT>", ";" ]

[ "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits" ]

LLVM

ARM

CPP

stmt_completion

CPU

8,808

[ ")", "<<", "<STR_LIT>", "<STR_LIT>", ";" ]

[ "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "OpNum", "+", "<NUM_LIT>", ")", ";", "unsigned", "Reg", "=", "MO1", ".", "getReg", "(", ")", ";", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", ";", "O", "<<", "TRI", "->", "getAsmName", "(", "Reg", ")", ";", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", "<<", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")" ]

LLVM

Mips

CPP

next_suggestion

CPU

8,809

[ "}" ]

[ "if", "(", "!", "MF", ".", "getTarget", "(", ")", ".", "isPositionIndependent", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "LUi", ")", ",", "V0", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "__gnu_local_gp", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "ADDiu", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "V0", ")", ".", "addExternalSymbol", "(", "<STR_LIT>", "__gnu_local_gp", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "}", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "Mips", "::", "T9", ")", ";", "MBB", ".", "addLiveIn", "(", "Mips", "::", "T9", ")", ";", "if", "(", "ABI", ".", "IsN32", "(", ")", ")", "{", "const", "GlobalValue", "*", "FName", "=", "&", "MF", ".", "getFunction", "(", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "LUi", ")", ",", "V0", ")", ".", "addGlobalAddress", "(", "FName", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "ADDu", ")", ",", "V1", ")", ".", "addReg", "(", "V0", ")", ".", "addReg", "(", "Mips", "::", "T9", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "Mips", "::", "ADDiu", ")", ",", "GlobalBaseReg", ")", ".", "addReg", "(", "V1", ")", ".", "addGlobalAddress", "(", "FName", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";" ]

GCC

nds32

CPP

next_suggestion

CPU

8,810

[ "new", "_", "opt_pass", ",", "ref_pass_name", ",", "<NUM_LIT>", ",", "pass_pos", "}", ";" ]

[ "opt_pass", "*", "new", "_", "opt_pass", "=", "make_pass_func", "(", "g", ")", ";", "struct", "register_pass_info", "insert_pass", "=", "{" ]

LLVM

AArch64

CPP

stmt_completion

CPU

8,811

[ ")", "return", "RetCC_AArch64_Arm64EC_CFGuard_Check", ";" ]

[ "CCAssignFn", "*", "AArch64TargetLowering", "::", "CCAssignFnForReturn", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "switch", "(", "CC", ")", "{", "default", ":", "return", "RetCC_AArch64_AAPCS", ";", "case", "CallingConv", "::", "ARM64EC_Thunk_X64", ":", "return", "RetCC_AArch64_Arm64EC_Thunk", ";", "case", "CallingConv", "::", "CFGuard_Check", ":", "if", "(", "Subtarget", "->", "isWindowsArm64EC", "(", ")" ]

LLVM

HSAIL

CPP

next_suggestion

Virtual ISA

8,812

[ "}" ]

[ "void", "HSAILMCCodeEmitter", "::", "EmitImmediate", "(", "const", "MCOperand", "&", "DispOp", ",", "unsigned", "Size", ",", "MCFixupKind", "FixupKind", ",", "unsigned", "&", "CurByte", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "int", "ImmOffset", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", "When do we hit this?", "<STR_LIT>", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,813

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

GCC

ia64

CPP

stmt_completion

CPU

8,814

[ "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ";" ]

[ "else", "words", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "return", "(", "words", "+", "UNITS_PER_WORD", "-" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,815

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_vminuw", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_ea23e4", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

ia64

CPP

stmt_completion

CPU

8,816

[ "ITANIUM_CLASS_ST", "||", "insn_class", "==", "ITANIUM_CLASS_STF", ")", "return", "<NUM_LIT>", ";" ]

[ "static", "int", "ia64_adjust_cost", "(", "rtx_insn", "*", "insn", ",", "int", "dep_type1", ",", "rtx_insn", "*", "dep_insn", ",", "int", "cost", ",", "dw_t", "dw", ")", "{", "enum", "reg_note", "dep_type", "=", "(", "enum", "reg_note", ")", "dep_type1", ";", "enum", "attr_itanium_class", "dep_class", ";", "enum", "attr_itanium_class", "insn_class", ";", "insn_class", "=", "ia64_safe_itanium_class", "(", "insn", ")", ";", "dep_class", "=", "ia64_safe_itanium_class", "(", "dep_insn", ")", ";", "if", "(", "dep_type", "==", "REG_DEP_TRUE", "&&", "(", "dep_class", "==", "ITANIUM_CLASS_ST", "||", "dep_class", "==", "ITANIUM_CLASS_STF", ")", "&&", "(", "insn_class", "==", "ITANIUM_CLASS_BR", "||", "insn_class", "==", "ITANIUM_CLASS_SCALL", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "dw", "==", "MIN_DEP_WEAK", ")", "return", "param_sched_mem_true_dep_cost", ";", "else", "if", "(", "dw", ">", "MIN_DEP_WEAK", ")", "{", "if", "(", "mflag_sched_fp_mem_deps_zero_cost", "&&", "dep_class", "==", "ITANIUM_CLASS_STF", ")", "return", "<NUM_LIT>", ";", "else", "return", "cost", ";", "}", "if", "(", "dep_type", "!=", "REG_DEP_OUTPUT", ")", "return", "cost", ";", "if", "(", "dep_class", "==", "ITANIUM_CLASS_ST", "||", "dep_class", "==", "ITANIUM_CLASS_STF", "||", "insn_class", "==" ]

GCC

i386

CPP

stmt_completion

CPU

8,817

[ ")", "_", "mm256_aesenclast_epi128", "(", "_", "_", "m256i", "_", "_", "A", ",", "_", "_", "m256i", "_", "_", "B", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

8,818

[ "}" ]

[ "if", "(", "!", "CostFactor", ".", "isValid", "(", ")", ")", "return", "InstructionCost", "::", "getMax", "(", ")", ";", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";", "return", "LT", ".", "first", "*", "CostFactor", ";" ]

GCC

nds32

MD

next_suggestion

CPU

8,819

[ ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_CLO", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

LLVM

Sparc

CPP

next_suggestion

CPU

8,820

[ "}" ]

[ "const", "MCPhysReg", "*", "SparcRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "return", "CSR_SaveList", ";" ]

LLVM

AVR

CPP

stmt_completion

MPU

8,821

[ "(", ")", ";" ]

[ "auto", "MIBHI", "=", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "DstHiReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstHiReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ".", "addReg", "(", "DstHiReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ";", "if", "(", "ImpIsDead", ")", "MIBHI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "MI", ".", "eraseFromParent" ]

GCC

i386

MD

program_repair

CPU

8,822

[ "<FIXS>", "[", "(", "V16SF", "<STR_LIT>", ")", "(", "V8SF", "<STR_LIT>", ")", "(", "V8DF", "<STR_LIT>", ")", "(", "V4DF", "<STR_LIT>", ")", "(", "V64QI", "<STR_LIT>", ")", "(", "V32QI", "<STR_LIT>", ")", "(", "V32HI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "(", "V16SI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "(", "V8DI", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "(", "define_code_attr", "extsuffix", "[", "(", "sign_extend", "<STR_LIT>", ")", "(", "zero_extend", "<STR_LIT>", ")", "]", ")", "(", "define_mode_attr", "i128", "<BUGS>", "[", "(", "V8SF", "<STR_LIT>", ")", "(", "V4DF", "<STR_LIT>", ")", "(", "V32QI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_mode_iterator", "AVX256MODE2P", "[", "V8SI", "V8SF", "V4DF", "]", ")" ]

LLVM

X86

CPP

next_suggestion

CPU

8,823

[ "Cvt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "CvtVT", ",", "Src", ")", ";" ]

[ "if", "(", "NumElts", "==", "<NUM_LIT>", "||", "!", "isPowerOf2_32", "(", "NumElts", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "IntVT", "=", "SrcVT", ".", "changeVectorElementTypeToInteger", "(", ")", ";", "Src", "=", "DAG", ".", "getBitcast", "(", "IntVT", ",", "Src", ")", ";", "if", "(", "NumElts", "<", "<NUM_LIT>", ")", "{", "unsigned", "NumConcats", "=", "<NUM_LIT>", "/", "NumElts", ";", "SDValue", "Fill", "=", "NumElts", "==", "<NUM_LIT>", "?", "DAG", ".", "getUNDEF", "(", "IntVT", ")", ":", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "IntVT", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "NumConcats", ",", "Fill", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Src", ";", "Src", "=", "DAG", ".", "getNode", "(", "ISD", "::", "CONCAT_VECTORS", ",", "dl", ",", "MVT", "::", "v8i16", ",", "Ops", ")", ";", "}", "EVT", "CvtVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MVT", "::", "f32", ",", "std", "::", "max", "(", "<NUM_LIT>", "U", ",", "NumElts", ")", ")", ";", "SDValue", "Cvt", ",", "Chain", ";", "if", "(", "IsStrict", ")", "{", "Cvt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "{", "CvtVT", ",", "MVT", "::", "Other", "}", ",", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Src", "}", ")", ";", "Chain", "=", "Cvt", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "else", "{" ]

GCC

mips

MD

stmt_completion

CPU

8,824

[ ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

ARM

TD

next_suggestion

CPU

8,825

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

8,826

[ "(", "BasePtr", ")", ";" ]

[ "if", "(", "!", "TargetRegisterInfo", "::", "canRealignStack", "(", "MF", ")", ")", "return", "false", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "!", "MRI", "->", "canReserveReg", "(", "FramePtr", ")", ")", "return", "false", ";", "if", "(", "CantUseSP", "(", "MFI", ")", ")", "return", "MRI", "->", "canReserveReg" ]

LLVM

AArch64

CPP

next_suggestion

CPU

8,827

[ "}" ]

[ "bool", "IsZExt", "=", "false", ";", "if", "(", "Opcode0", "==", "ISD", "::", "ZERO_EXTEND", "&&", "Opcode1", "==", "ISD", "::", "ZERO_EXTEND", ")", "{", "IsZExt", "=", "true", ";", "}", "else", "if", "(", "Opcode0", "==", "ISD", "::", "SIGN_EXTEND", "&&", "Opcode1", "==", "ISD", "::", "SIGN_EXTEND", ")", "{", "IsZExt", "=", "false", ";", "}", "else", "return", "SDValue", "(", ")", ";", "SDValue", "EXT0", "=", "SUB", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "EXT1", "=", "SUB", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "EXT0", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "MVT", "::", "v16i8", "||", "EXT1", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "MVT", "::", "v16i8", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "UABDHigh8Op0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "MVT", "::", "v8i8", ",", "EXT0", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i64", ")", ")", ";", "SDValue", "UABDHigh8Op1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "MVT", "::", "v8i8", ",", "EXT1", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i64", ")", ")", ";", "SDValue", "UABDHigh8", "=", "DAG", ".", "getNode", "(", "IsZExt", "?", "ISD", "::", "ABDU", ":", "ISD", "::", "ABDS", ",", "DL", ",", "MVT", "::", "v8i8", ",", "UABDHigh8Op0", ",", "UABDHigh8Op1", ")", ";", "SDValue", "UABDL", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "DL", ",", "MVT", "::", "v8i16", ",", "UABDHigh8", ")", ";", "SDValue", "UABDLo8Op0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "MVT", "::", "v8i8", ",", "EXT0", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i64", ")", ")", ";", "SDValue", "UABDLo8Op1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "MVT", "::", "v8i8", ",", "EXT1", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i64", ")", ")", ";", "SDValue", "UABDLo8", "=", "DAG", ".", "getNode", "(", "IsZExt", "?", "ISD", "::", "ABDU", ":", "ISD", "::", "ABDS", ",", "DL", ",", "MVT", "::", "v8i8", ",", "UABDLo8Op0", ",", "UABDLo8Op1", ")", ";", "SDValue", "ZExtUABD", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "DL", ",", "MVT", "::", "v8i16", ",", "UABDLo8", ")", ";", "SDValue", "UABAL", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "MVT", "::", "v8i16", ",", "UABDL", ",", "ZExtUABD", ")", ";", "SDValue", "UADDLP", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v4i32", ",", "UABAL", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "VECREDUCE_ADD", ",", "DL", ",", "MVT", "::", "i32", ",", "UADDLP", ")", ";" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

8,828

[ "::", "VK_None", ";" ]

[ "const", "MCExpr", "*", "Expr", "=", "Fixup", ".", "getValue", "(", ")", ";", "if", "(", "Expr", "->", "getKind", "(", ")", "!=", "MCExpr", "::", "Target", ")", "return", "Target", ".", "getAccessVariant", "(", ")", ";", "switch", "(", "cast", "<", "PPCMCExpr", ">", "(", "Expr", ")", "->", "getKind", "(", ")", ")", "{", "case", "PPCMCExpr", "::", "VK_PPC_None", ":", "return", "MCSymbolRefExpr" ]

LLVM

GBZ80

CPP

code_generation

MPU

8,829

[ "bool", "GBZ80TargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDNode", "*", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "const", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "if", "(", "LD", "->", "getExtensionType", "(", ")", "!=", "ISD", "::", "NON_EXTLOAD", ")", "return", "false", ";", "}", "else", "if", "(", "const", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "}", "else", "{", "return", "false", ";", "}", "if", "(", "VT", "!=", "MVT", "::", "i8", ")", "{", "return", "false", ";", "}", "if", "(", "Op", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "ADD", "&&", "Op", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "SUB", ")", "{", "return", "false", ";", "}", "if", "(", "const", "ConstantSDNode", "*", "RHS", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "int", "RHSC", "=", "RHS", "->", "getSExtValue", "(", ")", ";", "if", "(", "Op", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SUB", ")", "RHSC", "=", "-", "RHSC", ";", "if", "(", "RHSC", "==", "<NUM_LIT>", ")", "{", "Base", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "DAG", ".", "getConstant", "(", "RHSC", ",", "DL", ",", "MVT", "::", "i16", ")", ";", "AM", "=", "ISD", "::", "POST_INC", ";", "return", "true", ";", "}", "else", "if", "(", "RHSC", "==", "-", "<NUM_LIT>", ")", "{", "Base", "=", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Offset", "=", "DAG", ".", "getConstant", "(", "RHSC", ",", "DL", ",", "MVT", "::", "i16", ")", ";", "AM", "=", "ISD", "::", "POST_DEC", ";", "return", "true", ";", "}", "}", "return", "false", ";", "}" ]

[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "this", "node", "can", "be", "combined", "with", "a", "load", "/", "store", "to", "form", "a", "post-indexed", "load", "/", "store", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,830

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

8,831

[ "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "InputType", "=" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

8,832

[ "SDValue", "TotalVal", ";" ]

[ "}", "}", "bool", "Use32BitInsts", "=", "isUInt", "<", "<NUM_LIT>", ">", "(", "Mask", ")", ";", "unsigned", "ANDIMask", "=", "(", "Mask", "&", "UINT16_MAX", ")", ",", "ANDISMask", "=", "(", "Mask", ">>", "<NUM_LIT>", ")", "&", "UINT16_MAX", ";", "bool", "NeedsRotate", "=", "VRI", ".", "RLAmt", "||", "(", "VRI", ".", "Repl32", "&&", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Mask", ")", ")", ";", "unsigned", "NumAndInsts", "=", "(", "unsigned", ")", "NeedsRotate", "+", "(", "unsigned", ")", "(", "bool", ")", "Res", ";", "if", "(", "Use32BitInsts", ")", "NumAndInsts", "+=", "(", "unsigned", ")", "(", "ANDIMask", "!=", "<NUM_LIT>", ")", "+", "(", "unsigned", ")", "(", "ANDISMask", "!=", "<NUM_LIT>", ")", "+", "(", "unsigned", ")", "(", "ANDIMask", "!=", "<NUM_LIT>", "&&", "ANDISMask", "!=", "<NUM_LIT>", ")", ";", "else", "NumAndInsts", "+=", "selectI64ImmInstrCount", "(", "Mask", ")", "+", "<NUM_LIT>", ";", "unsigned", "NumRLInsts", "=", "<NUM_LIT>", ";", "bool", "FirstBG", "=", "true", ";", "bool", "MoreBG", "=", "false", ";", "for", "(", "auto", "&", "BG", ":", "BitGroups", ")", "{", "if", "(", "!", "MatchingBG", "(", "BG", ")", ")", "{", "MoreBG", "=", "true", ";", "continue", ";", "}", "NumRLInsts", "+=", "SelectRotMask64Count", "(", "BG", ".", "RLAmt", ",", "BG", ".", "Repl32", ",", "BG", ".", "StartIdx", ",", "BG", ".", "EndIdx", ",", "!", "FirstBG", ")", ";", "FirstBG", "=", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\t\\trotation groups for ", "<STR_LIT>", "<<", "VRI", ".", "V", ".", "getNode", "(", ")", "<<", "<STR_LIT>", " RL: ", "<STR_LIT>", "<<", "VRI", ".", "RLAmt", "<<", "(", "VRI", ".", "Repl32", "?", "<STR_LIT>", " (32):", "<STR_LIT>", ":", "<STR_LIT>", ":", "<STR_LIT>", ")", "<<", "<STR_LIT>", "\\n\\t\\t\\tisel using masking: ", "<STR_LIT>", "<<", "NumAndInsts", "<<", "<STR_LIT>", " using rotates: ", "<STR_LIT>", "<<", "NumRLInsts", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "if", "(", "NumAndInsts", ">", "NumRLInsts", ")", "continue", ";", "if", "(", "(", "Use32BitInsts", "||", "MoreBG", ")", "&&", "NumAndInsts", "==", "NumRLInsts", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\t\\t\\t\\tusing masking\\n", "<STR_LIT>", ")", ";", "if", "(", "InstCnt", ")", "*", "InstCnt", "+=", "NumAndInsts", ";", "SDValue", "VRot", ";", "if", "(", "VRI", ".", "RLAmt", "||", "(", "VRI", ".", "Repl32", "&&", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "Mask", ")", ")", ")", "VRot", "=", "SelectRotMask64", "(", "VRI", ".", "V", ",", "dl", ",", "VRI", ".", "RLAmt", ",", "VRI", ".", "Repl32", ",", "VRI", ".", "Repl32", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "VRI", ".", "Repl32", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "else", "VRot", "=", "VRI", ".", "V", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

8,833

[ ":", "break", ";" ]

[ "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Unknown target flag on GV operand", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>" ]

LLVM

PTX

CPP

next_suggestion

GPU

8,834

[ "}" ]

[ "if", "(", "ST", ".", "is64Bit", "(", ")", ")", "decl", "+=", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "else", "decl", "+=", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "decl", "+=", "<STR_LIT>", " __param_2, .param .b", "<STR_LIT>", ";", "if", "(", "ST", ".", "is64Bit", "(", ")", ")", "decl", "+=", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "else", "decl", "+=", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "decl", "+=", "<STR_LIT>", " __param_3)\\n", "<STR_LIT>", ";", "}", "OutStreamer", ".", "EmitRawText", "(", "Twine", "(", "decl", ")", ")", ";" ]

GCC

aarch64

CPP

next_suggestion

CPU

8,835

[ "}" ]

[ "_", "_", "o", "=", "_", "_", "builtin_aarch64_set_qregoiv4si", "(", "_", "_", "o", ",", "(", "int32x4_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "_", "_", "builtin_aarch64_st2v4si", "(", "(", "_", "_", "builtin_aarch64_simd_si", "*", ")", "_", "_", "a", ",", "_", "_", "o", ")", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

8,836

[ "class", "BinOpWithFlagFrag", "<", "dag", "res", ">", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "LHS", ",", "node", ":", "$", "RHS", ",", "node", ":", "$", "FLAG", ")", ",", "res", ">", ";" ]

[ "def", "hi16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "(", "uint32_t", ")", "N", "-", ">", "getZExtValue", "(", ")", ">", ">", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "lo16AllZero", ":", "PatLeaf", "<", "(", "i32", "imm", ")", ",", "[", "{", "return", "(", "(", "(", "uint32_t", ")", "N", "-", ">", "getZExtValue", "(", ")", ")", "&", "<NUM_LIT>", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ",", "hi16", ">", ";" ]

GCC

arm

MD

program_repair

CPU

8,837

[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")", "(", "define_insn", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,838

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_swiz", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_0ae0825c", ",", "TypeS_2op", ">", ",", "Enc_5e2823", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

8,839

[ "}" ]

[ "case", "MVT", "::", "i16", ":", "case", "MVT", "::", "i32", ":", "case", "MVT", "::", "i64", ":", "if", "(", "Val", "<=", "<NUM_LIT>", ")", "{", "Shift", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "Imm", "=", "CurDAG", "->", "getTargetConstant", "(", "Val", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "return", "true", ";", "}", "if", "(", "Val", "<=", "<NUM_LIT>", "&&", "Val", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "{", "Shift", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "Imm", "=", "CurDAG", "->", "getTargetConstant", "(", "Val", ">>", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "return", "true", ";", "}", "break", ";", "default", ":", "break", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

8,840

[ ")", ")", ")", ",", "(", "nxv2f64", "ZPR", ":", "$", "src", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "nxv2f64", "(", "bitconvert", "(", "nxv16i8", "ZPR", ":", "$", "src" ]

LLVM

AArch64

CPP

stmt_completion

CPU

8,841

[ "(", ")", ";" ]

[ "return", "new", "AArch64StorePairSuppress" ]

GCC

arm

CPP

stmt_completion

CPU

8,842

[ "_", "CRm", ",", "_", "_", "opc2", ")", ";" ]

[ "return", "_", "_", "builtin_arm_mrc2", "(", "_", "_", "coproc", ",", "_", "_", "opc1", ",", "_", "_", "CRn", ",", "_" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

8,843

[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";" ]

[ "SDValue", "HexagonTargetLowering", "::", "contractPredicate", "(", "SDValue", "Vec64", ",", "const", "SDLoc", "&", "dl", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "ty", "(", "Vec64", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", ";", "if", "(", "isUndef", "(", "Vec64", ")", ")", "return", "DAG", ".", "getUNDEF", "(", "MVT", "::", "i32", ")", ";", "SDValue", "A", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v8i8", ",", "Vec64", ")", ";", "SDValue", "S", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v8i8", ",", "dl", ",", "A", ",", "DAG", ".", "getUNDEF", "(", "MVT", "::", "v8i8", ")", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]

LLVM

AArch64

CPP

code_generation

CPU

8,844

[ "bool", "AArch64CallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "ArrayRef", "<", "Register", ">>", "VRegs", ")", "const", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "MIRBuilder", ".", "getMBB", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "auto", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "SplitArgs", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "DL", ".", "getTypeStoreSize", "(", "Arg", ".", "getType", "(", ")", ")", ".", "isZero", "(", ")", ")", "continue", ";", "ArgInfo", "OrigArg", "{", "VRegs", "[", "i", "]", ",", "Arg", ".", "getType", "(", ")", "}", ";", "setArgFlags", "(", "OrigArg", ",", "i", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "OrigArg", ",", "SplitArgs", ",", "DL", ",", "MRI", ",", "F", ".", "getCallingConv", "(", ")", ")", ";", "++", "i", ";", "}", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";", "const", "AArch64TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "AArch64TargetLowering", ">", "(", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "false", ")", ";", "FormalArgHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "SplitArgs", ",", "Handler", ")", ")", "return", "false", ";", "AArch64FunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "uint64_t", "StackOffset", "=", "Handler", ".", "StackUsed", ";", "if", "(", "F", ".", "isVarArg", "(", ")", ")", "{", "auto", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "isTargetDarwin", "(", ")", ")", "{", "return", "false", ";", "}", "StackOffset", "=", "alignTo", "(", "Handler", ".", "StackUsed", ",", "Subtarget", ".", "isTargetILP32", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFrameInfo", "(", ")", ";", "FuncInfo", "->", "setVarArgsStackIndex", "(", "MFI", ".", "CreateFixedObject", "(", "<NUM_LIT>", ",", "StackOffset", ",", "true", ")", ")", ";", "}", "if", "(", "doesCalleeRestoreStack", "(", "F", ".", "getCallingConv", "(", ")", ",", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", ")", "{", "StackOffset", "=", "alignTo", "(", "StackOffset", ",", "<NUM_LIT>", ")", ";", "FuncInfo", "->", "setArgumentStackToRestore", "(", "StackOffset", ")", ";", "}", "FuncInfo", "->", "setBytesInStackArgArea", "(", "StackOffset", ")", ";", "auto", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ";", "if", "(", "Subtarget", ".", "hasCustomCallingConv", "(", ")", ")", "Subtarget", ".", "getRegisterInfo", "(", ")", "->", "UpdateCustomCalleeSavedRegs", "(", "MF", ")", ";", "handleMustTailForwardedRegisters", "(", "MIRBuilder", ",", "AssignFn", ")", ";", "MIRBuilder", ".", "setMBB", "(", "MBB", ")", ";", "return", "true", ";", "}" ]

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]

LLVM

Lanai

CPP

stmt_completion

CPU

8,845

[ ".", "write", "(", "<STR_LIT>", "\\x15\\0\\0\\0", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";" ]

[ "for", "(", "uint64_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "Count", ";", "i", "+=", "<NUM_LIT>", ")", "OS" ]

GCC

loongarch

MD

program_repair

CPU

8,846

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "[", "(", "set", "(", "match_operand", ":", "FLASX", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "FLASX", "[", "(", "match_operand", ":", "FLASX", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_LASX_XVFRECIPE", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

LLVM

Mips

TD

next_suggestion

CPU

8,847

[ "}" ]

[ "def", "mem_mm_12", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(", "ops", "GPR32", ",", "simm12", ")", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "MipsMemAsmOperand", ";", "let", "OperandType", "=", "<STR_LIT>", ";" ]

GCC

i386

CPP

stmt_completion

CPU

8,848

[ "_", "_", "m256i", "_", "_", "W", ",", "_", "_", "mmask16", "_", "_", "U", ",", "_", "_", "m256i", "_", "_", "A", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_mov_epi16", "(" ]

LLVM

TeeRISC

CPP

stmt_completion

CPU

8,849

[ ";" ]

[ "int", "getVarArgsFrameIndex", "(", ")", "const", "{", "return", "VarArgsFrameIndex" ]

LLVM

ARM

TD

next_suggestion

CPU

8,850

[ "}", "]", ">", "{", "let", "ParserMatchClass", "=", "VectorIndex64Operand", ";" ]

[ "def", "VectorIndex64", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "uint64_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

8,851

[ "=", "<STR_LIT>", ";" ]

[ "let", "PredicateMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,852

[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

8,853

[ "}" ]

[ "void", "MipsTargetAsmStreamer", "::", "emitDirectiveSetMacro", "(", ")", "{", "OS", "<<", "<STR_LIT>", "\\t.set\\tmacro\\n", "<STR_LIT>", ";", "MipsTargetStreamer", "::", "emitDirectiveSetMacro", "(", ")", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

8,854

[ "}" ]

[ "def", "v2i32", ":", "N2VNSh", "<", "op24", ",", "op23", ",", "op11_8", ",", "op7", ",", "op6", ",", "op4", ",", "itin", ",", "OpcodeStr", ",", "!", "strconcat", "(", "Dt", ",", "<STR_LIT>", ")", ",", "v2i32", ",", "v2i64", ",", "shr_imm32", ",", "OpNode", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

8,855

[ ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

[ "unsigned", "char", "X86Subtarget", "::", "classifyGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", "&&", "!", "isPositionIndependent", "(", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "GV", ")", "{", "if", "(", "Optional", "<", "ConstantRange", ">", "CR", "=", "GV", "->", "getAbsoluteSymbolRange", "(", ")", ")", "{", "if", "(", "CR", "->", "getUnsignedMax", "(", ")", ".", "ult", "(", "<NUM_LIT>" ]

GCC

aarch64

MD

next_suggestion

CPU

8,856

[ "emit_jump_insn", "(", "gen_condjump", "(", "cmp_rtx", ",", "cc_reg", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "HOST_WIDE_INT", "lo_imm", "=", "UINTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "<NUM_LIT>", "HOST_WIDE_INT", "hi_imm", "=", "UINTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "<NUM_LIT>", "rtx", "tmp", "=", "gen_reg_rtx", "(", "<", "GPI", ":", "MODE", ">", "mode", ")", "emit_insn", "(", "gen_add", "<", "GPI", ":", "mode", ">", "<NUM_LIT>", "(", "tmp", ",", "operands", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "-", "hi_imm", ")", ")", ")", "emit_insn", "(", "gen_add", "<", "GPI", ":", "mode", ">", "<NUM_LIT>", "(", "tmp", ",", "tmp", ",", "GEN_INT", "(", "-", "lo_imm", ")", ")", ")", "rtx", "cc_reg", "=", "gen_rtx_REG", "(", "CC_NZmode", ",", "CC_REGNUM", ")", "rtx", "cmp_rtx", "=", "gen_rtx_fmt_ee", "(", "<", "EQL", ":", "CMP", ">", ",", "<", "GPI", ":", "MODE", ">", "mode", ",", "cc_reg", ",", "const0_rtx", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,857

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

GCC

i386

MD

stmt_completion

CPU

8,858

[ "<STR_LIT>", ")" ]

[ "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]

LLVM

Hexagon

CPP

program_repair

DSP

8,859

[ "<FIXS>", "char", "HexagonLoopIdiomRecognizeLegacyPass", "::", "ID", "=", "<NUM_LIT>", ";", "<FIXE>", "<FIXS>", "INITIALIZE_PASS_BEGIN", "(", "HexagonLoopIdiomRecognizeLegacyPass", ",", "<STR_LIT>", "hexagon-loop-idiom", "<STR_LIT>", ",", "<STR_LIT>", "Recognize Hexagon-specific loop idioms", "<STR_LIT>", ",", "false", ",", "false", ")", "<FIXE>" ]

[ "}", "<BUGS>", "char", "HexagonLoopIdiomRecognize", "::", "ID", "=", "<NUM_LIT>", ";", "<BUGE>", "<BUGS>", "INITIALIZE_PASS_BEGIN", "(", "HexagonLoopIdiomRecognize", ",", "<STR_LIT>", "hexagon-loop-idiom", "<STR_LIT>", ",", "<STR_LIT>", "Recognize Hexagon-specific loop idioms", "<STR_LIT>", ",", "false", ",", "false", ")", "<BUGE>", "INITIALIZE_PASS_DEPENDENCY", "(", "LoopInfoWrapperPass", ")", "INITIALIZE_PASS_DEPENDENCY", "(", "LoopSimplify", ")", "INITIALIZE_PASS_DEPENDENCY", "(", "LCSSAWrapperPass", ")" ]

LLVM

X86

TD

stmt_completion

CPU

8,860

[ "(", "ins", "GR8", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_MOV", ">", ";" ]

[ "def", "MOV8rr", ":", "I", "<", "<NUM_LIT>", ",", "MRMDestReg", ",", "(", "outs", "GR8", ":", "$", "dst", ")", "," ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,861

[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";" ]

GCC

nios2

CPP

stmt_completion

MPU

8,862

[ "NIOS2_BUILTIN_stex", ":" ]

[ "if", "(", "fcode", "<", "nios2_fpu_builtin_base", ")", "{", "const", "struct", "nios2_builtin_desc", "*", "d", "=", "&", "nios2_builtins", "[", "fcode", "]", ";", "if", "(", "d", "->", "arch", ">", "nios2_arch_option", ")", "{", "error", "(", "<STR_LIT>", "Builtin function %s requires Nios II R%d", "<STR_LIT>", ",", "d", "->", "name", ",", "(", "int", ")", "d", "->", "arch", ")", ";", "return", "expand_call", "(", "exp", ",", "target", ",", "ignore", ")", ";", "}", "switch", "(", "fcode", ")", "{", "case", "NIOS2_BUILTIN_sync", ":", "emit_insn", "(", "gen_sync", "(", ")", ")", ";", "return", "const0_rtx", ";", "case", "NIOS2_BUILTIN_ldbio", ":", "case", "NIOS2_BUILTIN_ldbuio", ":", "case", "NIOS2_BUILTIN_ldhio", ":", "case", "NIOS2_BUILTIN_ldhuio", ":", "case", "NIOS2_BUILTIN_ldwio", ":", "case", "NIOS2_BUILTIN_stbio", ":", "case", "NIOS2_BUILTIN_sthio", ":", "case", "NIOS2_BUILTIN_stwio", ":", "case", "NIOS2_BUILTIN_ldex", ":", "case", "NIOS2_BUILTIN_ldsex", ":", "case" ]

GCC

iq2000

CPP

program_repair

CPU

8,863

[ "<FIXS>", "(", "offset", ")", "=", "(", "cfun", "->", "machine", "->", "total_size", ")", ";", "<FIXE>", "<FIXS>", "{", "if", "(", "leaf_function_p", "(", ")", ")", "(", "offset", ")", "=", "<NUM_LIT>", ";", "else", "(", "offset", ")", "=", "cfun", "->", "machine", "->", "gp_sp_offset", "+", "(", "(", "UNITS_PER_WORD", "-", "(", "POINTER_SIZE", "/", "BITS_PER_UNIT", ")", ")", "*", "(", "BYTES_BIG_ENDIAN", "!=", "<NUM_LIT>", ")", ")", ";", "}", "<FIXE>" ]

[ "if", "(", "(", "from", ")", "==", "FRAME_POINTER_REGNUM", ")", "(", "offset", ")", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "from", ")", "==", "ARG_POINTER_REGNUM", ")", "<BUGS>", "(", "offset", ")", "=", "(", "cfun", "->", "machine", "->", "frame", ".", "total_size", ")", ";", "<BUGE>", "else", "if", "(", "(", "from", ")", "==", "RETURN_ADDRESS_POINTER_REGNUM", ")", "<BUGS>", "{", "if", "(", "leaf_function_p", "(", ")", ")", "(", "offset", ")", "=", "<NUM_LIT>", ";", "else", "(", "offset", ")", "=", "cfun", "->", "machine", "->", "frame", ".", "gp_sp_offset", "+", "(", "(", "UNITS_PER_WORD", "-", "(", "POINTER_SIZE", "/", "BITS_PER_UNIT", ")", ")", "*", "(", "BYTES_BIG_ENDIAN", "!=", "<NUM_LIT>", ")", ")", ";", "}", "<BUGE>", "return", "offset", ";", "}" ]

LLVM

HSAIL

TD

stmt_completion

Virtual ISA

8,864

[ ",", "llvm_float_ty", ">", ";" ]

[ "def", "int_HSAIL_rd_imgui_1da_f32", ":", "ReadImage2DIntr", "<", "<STR_LIT>", ",", "llvm_i32_ty" ]

GCC

s390

MD

next_suggestion

MPU

8,865

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

i386

CPP

stmt_completion

CPU

8,866

[ "_", "mm256_cvtepi8_epi64", "(", "_", "_", "m128i", "_", "_", "X", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")" ]

LLVM

ARM64

TD

stmt_completion

CPU

8,867

[ ",", "(", "load", "am_unscaled128", ":", "$", "addr", ")", ")", "]", ">", ";" ]

[ "def", "LDURQi", ":", "LoadUnscaled", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "FPR128", ",", "am_unscaled128", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v2f64", "FPR128", ":", "$", "Rt", ")" ]

GCC

aarch64

CPP

stmt_completion

CPU

8,868

[ "(", ")", ";" ]

[ "case", "DFmode", ":", "return", "gen_aarch64_rsqrtedf", ";", "case", "SFmode", ":", "return", "gen_aarch64_rsqrtesf", ";", "case", "V2DFmode", ":", "return", "gen_aarch64_rsqrtev2df", ";", "case", "V2SFmode", ":", "return", "gen_aarch64_rsqrtev2sf", ";", "case", "V4SFmode", ":", "return", "gen_aarch64_rsqrtev4sf", ";", "default", ":", "gcc_unreachable" ]

LLVM

R600

CPP

stmt_completion

GPU

8,869

[ ",", "RHS", ",", "CC", ")", ";" ]

[ "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "MinMax", "=", "LowerMinMax", "(", "Op", ",", "DAG", ")", ";", "if", "(", "MinMax", ".", "getNode", "(", ")", ")", "{", "return", "MinMax", ";", "}", "SDValue", "Cond", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SETCC", ",", "DL", ",", "MVT", "::", "i1", ",", "LHS" ]

GCC

aarch64

MD

next_suggestion

CPU

8,870

[ "(", "neg", ":", "DI", "(", "plus", ":", "DI", "(", "ltu", ":", "DI", "(", "reg", ":", "CC", "CC_REGNUM", ")", "(", "const_int", "<NUM_LIT>", ")", ")" ]

[ "(", "sign_extend", ":", "TI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "(", "sign_extend", ":", "TI", "(", "neg", ":", "DI", "(", "plus", ":", "DI", "(", "ltu", ":", "DI", "(", "reg", ":", "CC", "CC_REGNUM", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

X86

CPP

stmt_completion

CPU

8,871

[ "(", ")", ";" ]

[ "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "bool", "IsEHFuncletEpilogue", "=", "MBBI", "==", "MBB", ".", "end", "(", ")", "?", "false", ":", "isFuncletReturnInstr", "(", "*", "MBBI", ")", ";", "const", "X86FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "int", "FIOffset", ";", "unsigned", "BasePtr", ";", "if", "(", "MI", ".", "isReturn", "(", ")", ")", "{", "assert", "(", "(", "!", "needsStackRealignment", "(", "MF", ")", "||", "MF", ".", "getFrameInfo", "(", ")", ".", "isFixedObjectIndex", "(", "FrameIndex", ")", ")", "&&", "<STR_LIT>", "Return instruction can only reference SP relative frame objects", "<STR_LIT>", ")", ";", "FIOffset", "=", "TFI", "->", "getFrameIndexReferenceSP", "(", "MF", ",", "FrameIndex", ",", "BasePtr", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "TFI", "->", "Is64Bit", "&&", "(", "MBB", ".", "isEHFuncletEntry", "(", ")", "||", "IsEHFuncletEpilogue", ")", ")", "{", "FIOffset", "=", "TFI", "->", "getWin64EHFrameIndexRef", "(", "MF", ",", "FrameIndex", ",", "BasePtr", ")", ";", "}", "else", "{", "FIOffset", "=", "TFI", "->", "getFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "BasePtr", ")", ";", "}", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "TargetOpcode", "::", "LOCAL_ESCAPE", ")", "{", "MachineOperand", "&", "FI", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ";", "FI", ".", "ChangeToImmediate", "(", "FIOffset", ")", ";", "return", ";", "}", "Register", "MachineBasePtr", "=", "BasePtr", ";", "if", "(", "Opc", "==", "X86", "::", "LEA64_32r", "&&", "X86", "::", "GR32RegClass", ".", "contains", "(", "BasePtr", ")", ")", "MachineBasePtr", "=", "getX86SubSuperRegister", "(", "BasePtr", ",", "<NUM_LIT>", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "MachineBasePtr", ",", "false", ")", ";", "if", "(", "BasePtr", "==", "StackPtr", ")", "FIOffset", "+=", "SPAdj", ";", "if", "(", "Opc", "==", "TargetOpcode", "::", "STACKMAP", "||", "Opc", "==", "TargetOpcode", "::", "PATCHPOINT", ")", "{", "assert", "(", "BasePtr", "==", "FramePtr", "&&", "<STR_LIT>", "Expected the FP as base register", "<STR_LIT>", ")", ";", "int64_t", "Offset", "=", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "+", "FIOffset", ";", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "return", ";", "}", "if", "(", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "{", "int", "Imm", "=", "(", "int", ")", "(", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "int", "Offset", "=", "FIOffset", "+", "Imm", ";", "assert", "(", "(", "!", "Is64Bit", "||", "isInt", "<", "<NUM_LIT>", ">", "(", "(", "long", "long", ")", "FIOffset", "+", "Imm", ")", ")", "&&", "<STR_LIT>", "Requesting 64-bit offset in 32-bit immediate!", "<STR_LIT>", ")", ";", "if", "(", "Offset", "!=", "<NUM_LIT>", "||", "!", "tryOptimizeLEAtoMOV", "(", "II", ")", ")", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "}", "else", "{", "uint64_t", "Offset", "=", "FIOffset", "+", "(", "uint64_t", ")", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getOffset" ]

GCC

arm

CPP

code_generation

CPU

8,872

[ "static", "void", "print_multi_reg", "(", "FILE", "*", "stream", ",", "const", "char", "*", "instr", ",", "unsigned", "reg", ",", "unsigned", "long", "mask", ")", "{", "unsigned", "i", ";", "bool", "not", "_", "first", "=", "FALSE", ";", "fputc", "(", "'", "\\t", "'", ",", "stream", ")", ";", "asm_fprintf", "(", "stream", ",", "instr", ",", "reg", ")", ";", "fputs", "(", "<STR_LIT>", ", {", "<STR_LIT>", ",", "stream", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<=", "LAST_ARM_REGNUM", ";", "i", "++", ")", "if", "(", "mask", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "{", "if", "(", "not", "_", "first", ")", "fprintf", "(", "stream", ",", "<STR_LIT>", ", ", "<STR_LIT>", ")", ";", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", "%r", "<STR_LIT>", ",", "i", ")", ";", "not", "_", "first", "=", "TRUE", ";", "}", "fprintf", "(", "stream", ",", "<STR_LIT>", "}\\n", "<STR_LIT>", ")", ";", "}" ]

[ "Output", "the", "operands", "of", "a", "LDM/STM", "instruction", "to", "STREAM", ".", "MASK", "is", "the", "ARM", "register", "set", "mask", "of", "which", "only", "bits", "0-15", "are", "important", ".", "REG", "is", "the", "base", "register", ",", "either", "the", "frame", "pointer", "or", "the", "stack", "pointer", ",", "INSTR", "is", "the", "possibly", "suffixed", "load", "or", "store", "instruction", "." ]

LLVM

AArch64

CPP

stmt_completion

CPU

8,873

[ ")", ";" ]

[ "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "AArch64FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "unsigned", "NumBytes", "=", "AFI", "->", "getLocalStackSize", "(" ]

GCC

arm

CPP

stmt_completion

CPU

8,874

[ "<NUM_LIT>", ")", "return", "false", ";" ]

[ "if", "(", "mode", "==", "HImode", ")", "return", "VFP_REGNO_OK_FOR_SINGLE", "(", "regno", ")", ";", "if", "(", "TARGET_NEON", ")", "return", "(", "VALID_NEON_DREG_MODE", "(", "mode", ")", "&&", "VFP_REGNO_OK_FOR_DOUBLE", "(", "regno", ")", ")", "||", "(", "VALID_NEON_QREG_MODE", "(", "mode", ")", "&&", "NEON_REGNO_OK_FOR_QUAD", "(", "regno", ")", ")", "||", "(", "mode", "==", "TImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "<NUM_LIT>", ")", ")", "||", "(", "mode", "==", "EImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "<NUM_LIT>", ")", ")", "||", "(", "mode", "==", "OImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "<NUM_LIT>", ")", ")", "||", "(", "mode", "==", "CImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "<NUM_LIT>", ")", ")", "||", "(", "mode", "==", "XImode", "&&", "NEON_REGNO_OK_FOR_NREGS", "(", "regno", ",", "<NUM_LIT>", ")", ")", ";", "return", "false", ";", "}", "if", "(", "TARGET_REALLY_IWMMXT", ")", "{", "if", "(", "IS_IWMMXT_GR_REGNUM", "(", "regno", ")", ")", "return", "mode", "==", "SImode", ";", "if", "(", "IS_IWMMXT_REGNUM", "(", "regno", ")", ")", "return", "VALID_IWMMXT_REG_MODE", "(", "mode", ")", ";", "}", "if", "(", "regno", "<=", "LAST_ARM_REGNUM", ")", "{", "if", "(", "ARM_NUM_REGS", "(", "mode", ")", ">" ]

LLVM

SNES

CPP

next_suggestion

DSP

8,875

[ "}" ]

[ "const", "uint16_t", "*", "SNESRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "return", "CSR_Normal_SaveList", ";" ]

LLVM

PowerPC

CPP

code_generation

CPU

8,876

[ "void", "PPCRegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "GuaranteedTailCallOpt", "&&", "I", "->", "getOpcode", "(", ")", "==", "PPC", "::", "ADJCALLSTACKUP", ")", "{", "if", "(", "int", "CalleeAmt", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "{", "bool", "is64Bit", "=", "Subtarget", ".", "isPPC64", "(", ")", ";", "CalleeAmt", "*=", "-", "<NUM_LIT>", ";", "unsigned", "StackReg", "=", "is64Bit", "?", "PPC", "::", "X1", ":", "PPC", "::", "R1", ";", "unsigned", "TmpReg", "=", "is64Bit", "?", "PPC", "::", "X0", ":", "PPC", "::", "R0", ";", "unsigned", "ADDIInstr", "=", "is64Bit", "?", "PPC", "::", "ADDI8", ":", "PPC", "::", "ADDI", ";", "unsigned", "ADDInstr", "=", "is64Bit", "?", "PPC", "::", "ADD8", ":", "PPC", "::", "ADD4", ";", "unsigned", "LISInstr", "=", "is64Bit", "?", "PPC", "::", "LIS8", ":", "PPC", "::", "LIS", ";", "unsigned", "ORIInstr", "=", "is64Bit", "?", "PPC", "::", "ORI8", ":", "PPC", "::", "ORI", ";", "MachineInstr", "*", "MI", "=", "I", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "CalleeAmt", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "dl", ",", "TII", ".", "get", "(", "ADDIInstr", ")", ",", "StackReg", ")", ".", "addReg", "(", "StackReg", ")", ".", "addImm", "(", "CalleeAmt", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "I", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "LISInstr", ")", ",", "TmpReg", ")", ".", "addImm", "(", "CalleeAmt", ">>", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ORIInstr", ")", ",", "TmpReg", ")", ".", "addReg", "(", "TmpReg", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "CalleeAmt", "&", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ADDInstr", ")", ")", ".", "addReg", "(", "StackReg", ")", ".", "addReg", "(", "StackReg", ")", ".", "addReg", "(", "TmpReg", ")", ";", "}", "}", "}", "MBB", ".", "erase", "(", "I", ")", ";", "}" ]

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

GCC

rs6000

MD

stmt_completion

CPU

8,877

[ ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]

LLVM

X86

CPP

stmt_completion

CPU

8,878

[ ")", "->", "getZExtValue", "(", ")", ";" ]

[ "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getRegister", "(", "X86", "::", "ESP", ",", "MVT", "::", "i32", ")", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i8", ")", ",", "DAG", ".", "getRegister", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ",", "DAG", ".", "getRegister", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ",", "Zero", ",", "Chain", "}", ";", "SDNode", "*", "Res", "=", "DAG", ".", "getMachineNode", "(", "X86", "::", "OR32mrLocked", ",", "dl", ",", "MVT", "::", "Other", ",", "Ops", ",", "array_lengthof", "(", "Ops", ")", ")", ";", "return", "SDValue", "(", "Res", ",", "<NUM_LIT>", ")", ";", "}", "unsigned", "isDev", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "isDev", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "Op1", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")" ]

GCC

i386

CPP

program_repair

CPU

8,879

[ "<FIXS>", "if", "(", "!", "ok", ")", "return", "nullptr", ";", "<FIXE>" ]

[ "bool", "ok", "=", "ix86_expand_vector_init_duplicate", "(", "false", ",", "vector_mode", ",", "target", ",", "GEN_INT", "(", "val_broadcast", ")", ")", ";", "<BUGS>", "gcc_assert", "(", "ok", ")", ";", "<BUGE>", "target", "=", "lowpart_subreg", "(", "mode", ",", "target", ",", "vector_mode", ")", ";", "return", "target", ";", "}" ]

GCC

arm

CPP

stmt_completion

CPU

8,880

[ ")", "{" ]

[ "words", "=", "ARM_NUM_INTS", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "SET_DEST", "(", "x", ")", ")", ")", ")", ";", "return", "COSTS_N_INSNS", "(", "words", ")", "+", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "*", "(", "satisfies_constraint_J", "(", "SET_SRC", "(", "x", ")", ")", "||", "satisfies_constraint_K", "(", "SET_SRC", "(", "x", ")", ")", "||", "(", "(", "words", ">", "<NUM_LIT>", ")", "&&", "MEM_P", "(", "SET_SRC", "(", "x", ")", ")", ")", ")", ";", "case", "CONST_INT", ":", "if", "(", "outer", "==", "SET", ")", "{", "if", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "INTVAL", "(", "x", ")", "<", "<NUM_LIT>", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "if", "(", "INTVAL", "(", "x", ")", ">=", "-", "<NUM_LIT>", "&&", "INTVAL", "(", "x", ")", "<=", "-", "<NUM_LIT>", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "if", "(", "thumb_shiftable_const", "(", "INTVAL", "(", "x", ")", ")", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "(", "outer", "==", "PLUS", "||", "outer", "==", "COMPARE", ")", "&&", "INTVAL", "(", "x", ")", "<", "<NUM_LIT>", "&&", "INTVAL", "(", "x", ")", ">", "-", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "(", "outer", "==", "IOR", "||", "outer", "==", "XOR", "||", "outer", "==", "AND", ")", "&&", "INTVAL", "(", "x", ")", "<", "<NUM_LIT>", "&&", "INTVAL", "(", "x", ")", ">=", "-", "<NUM_LIT>", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "outer", "==", "AND", ")", "{", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<=", "<NUM_LIT>", ";", "i", "++", ")", "if", "(", "(", "(", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "<<", "i", ")", "-", "<NUM_LIT>", "==", "INTVAL", "(", "x", ")", "||", "(", "(", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "<<", "i", ")", "-", "<NUM_LIT>", "==", "~", "INTVAL", "(", "x", ")", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "outer", "==", "ASHIFT", "||", "outer", "==", "ASHIFTRT", "||", "outer", "==", "LSHIFTRT", ")", "return", "<NUM_LIT>", ";", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "case", "CONST", ":", "case", "CONST_DOUBLE", ":", "case", "LABEL_REF", ":", "case", "SYMBOL_REF", ":", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "case", "UDIV", ":", "case", "UMOD", ":", "case", "DIV", ":", "case", "MOD", ":", "return", "<NUM_LIT>", ";", "case", "TRUNCATE", ":", "return", "<NUM_LIT>", ";", "case", "AND", ":", "case", "XOR", ":", "case", "IOR", ":", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "case", "MEM", ":", "return", "(", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "+", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "*", "(", "(", "GET_MODE_SIZE", "(", "mode", ")", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ")", "+", "(", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "CONSTANT_POOL_ADDRESS_P", "(", "x", ")", ")", "?", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ":", "<NUM_LIT>", ")", ")", ";", "case", "IF_THEN_ELSE", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PC", "||", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PC", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "case", "ZERO_EXTEND", ":", "switch", "(", "GET_MODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,881

[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

GCC

spu

MD

next_suggestion

MPU

8,882

[ "(", "unspec", ":", "V4SI", "[", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

ia64

MD

next_suggestion

CPU

8,883

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V8QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "V8QI", "(", "match_operand", ":", "V8QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

AMDGPU

TD

program_repair

GPU

8,884

[ "<FIXS>", "bits", "<NUM_LIT>", ">", "soffset", ";", "<FIXE>", "<FIXS>", ":", "SM_Pseudo", "opName", ",", "(", "outs", ")", ",", "ins", ",", "<STR_LIT>", "#", "!", "if", "(", "isImm", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", "{", "<FIXE>", "<FIXS>", "let", "has_offset", "=", "isImm", ";", "let", "has_soffset", "=", "!", "not", "(", "isImm", ")", ";", "<FIXE>" ]

[ "bits", "<NUM_LIT>", ">", "sbase", ";", "bits", "<NUM_LIT>", ">", "sdst", ";", "bits", "<NUM_LIT>", ">", "offset", ";", "<BUGS>", "bits", "<NUM_LIT>", ">", "imm", "=", "!", "if", "(", "ps", ".", "has_offset", ",", "ps", ".", "offset_is_imm", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "bits", "<NUM_LIT>", ">", "cpol", ";", "}", "class", "SM_Probe_Pseudo", "string", "opName", ",", "dag", "ins", ",", "bit", "isImm", ">", "<BUGS>", ":", "SM_Pseudo", "opName", ",", "(", "outs", ")", ",", "ins", ",", "<STR_LIT>", ">", "{", "<BUGE>", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "let", "has_glc", "=", "<NUM_LIT>", ";", "let", "LGKM_CNT", "=", "<NUM_LIT>", ";", "let", "ScalarStore", "=", "<NUM_LIT>", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "<BUGS>", "let", "offset_is_imm", "=", "isImm", ";", "<BUGE>", "let", "PseudoInstr", "=", "opName", "#", "!", "if", "(", "isImm", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "}" ]

LLVM

MSP430

CPP

stmt_completion

MPU

8,885

[ "VT", ",", "Val", ")", ",", "DAG", ".", "getValueType", "(", "Val", ".", "getValueType", "(", ")", ")", ")", ";" ]

[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "dl", "," ]

LLVM

Hexagon

CPP

stmt_completion

DSP

8,886

[ "MI", ")", "{" ]

[ "MachineInstr", "*", "MI", "=", "NULL", ";", "for", "(", "auto", "BI", ":", "CurrentPacketMIs", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Cleanup packet has ", "<STR_LIT>", ";", "BI", "->", "dump", "(", ")", ";", ")", ";", "if", "(", "BI", "->", "getOpcode", "(", ")", "==", "Hexagon", "::", "V6_vL32b_cur_ai", ")", "{", "MI", "=", "BI", ";", "continue", ";", "}", "if", "(" ]

LLVM

SystemZ

CPP

code_generation

CPU

8,887

[ "TargetLowering", "::", "ConstraintWeight", "SystemZTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Value", "*", "CallOperandVal", "=", "info", ".", "CallOperandVal", ";", "if", "(", "!", "CallOperandVal", ")", "return", "CW_Default", ";", "Type", "*", "type", "=", "CallOperandVal", "->", "getType", "(", ")", ";", "switch", "(", "*", "constraint", ")", "{", "default", ":", "weight", "=", "TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "info", ",", "constraint", ")", ";", "break", ";", "case", "'", "a", "'", ":", "case", "'", "d", "'", ":", "case", "'", "h", "'", ":", "case", "'", "r", "'", ":", "weight", "=", "CallOperandVal", "->", "getType", "(", ")", "->", "isIntegerTy", "(", ")", "?", "CW_Register", ":", "CW_Default", ";", "break", ";", "case", "'", "f", "'", ":", "if", "(", "!", "useSoftFloat", "(", ")", ")", "weight", "=", "type", "->", "isFloatingPointTy", "(", ")", "?", "CW_Register", ":", "CW_Default", ";", "break", ";", "case", "'", "v", "'", ":", "if", "(", "Subtarget", ".", "hasVector", "(", ")", ")", "weight", "=", "(", "type", "->", "isVectorTy", "(", ")", "||", "type", "->", "isFloatingPointTy", "(", ")", ")", "?", "CW_Register", ":", "CW_Default", ";", "break", ";", "case", "'", "I", "'", ":", "if", "(", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "C", "->", "getZExtValue", "(", ")", ")", ")", "weight", "=", "CW_Constant", ";", "break", ";", "case", "'", "J", "'", ":", "if", "(", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "C", "->", "getZExtValue", "(", ")", ")", ")", "weight", "=", "CW_Constant", ";", "break", ";", "case", "'", "K", "'", ":", "if", "(", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "C", "->", "getSExtValue", "(", ")", ")", ")", "weight", "=", "CW_Constant", ";", "break", ";", "case", "'", "L", "'", ":", "if", "(", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "C", "->", "getSExtValue", "(", ")", ")", ")", "weight", "=", "CW_Constant", ";", "break", ";", "case", "'", "M", "'", ":", "if", "(", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "if", "(", "C", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "weight", "=", "CW_Constant", ";", "break", ";", "}", "return", "weight", ";", "}" ]

[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]

LLVM

M680x0

CPP

stmt_completion

MPU

8,888

[ ";" ]

[ "int", "getTCReturnAddrDelta", "(", ")", "const", "{", "return", "TailCallReturnAddrDelta" ]

GCC

mcore

CPP

code_generation

MPU

8,889

[ "static", "void", "mcore_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", "ATTRIBUTE_UNUSED", ",", "int", "first", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "mcore_dllexport_p", "(", "decl", ")", ")", "mcore_mark_dllexport", "(", "decl", ")", ";", "else", "if", "(", "mcore_dllimport_p", "(", "decl", ")", ")", "mcore_mark_dllimport", "(", "decl", ")", ";", "else", "if", "(", "(", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", "||", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", ")", "&&", "DECL_RTL", "(", "decl", ")", "!=", "NULL_RTX", "&&", "GET_CODE", "(", "DECL_RTL", "(", "decl", ")", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "<NUM_LIT>", ")", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "&&", "mcore_dllimport_name_p", "(", "XSTR", "(", "XEXP", "(", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "{", "const", "char", "*", "oldname", "=", "XSTR", "(", "XEXP", "(", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "tree", "idp", "=", "get_identifier", "(", "oldname", "+", "<NUM_LIT>", ")", ";", "rtx", "new", "rtl", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "IDENTIFIER_POINTER", "(", "idp", ")", ")", ";", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "<NUM_LIT>", ")", "=", "new", "rtl", ";", "}", "}" ]

[ "Cover", "function", "to", "implement", "ENCODE_SECTION_INFO", "." ]

GCC

i386

CPP

stmt_completion

CPU

8,890

[ "_", "_", "v64qi", ")", "_", "_", "Y", ",", "<NUM_LIT>", ",", "(", "_", "_", "mmask64", ")", "-", "<NUM_LIT>", ")", ";" ]

[ "return", "(", "_", "_", "mmask64", ")", "_", "_", "builtin_ia32_cmpb512_mask", "(", "(", "_", "_", "v64qi", ")", "_", "_", "X", ",", "(" ]

LLVM

Hexagon

CPP

program_repair

DSP

8,891

[ "<FIXS>", "Info", ".", "flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MOStore", "|", "MachineMemOperand", "::", "MOVolatile", ";", "<FIXE>" ]

[ "Info", ".", "ptrVal", "=", "I", ".", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "offset", "=", "<NUM_LIT>", ";", "Info", ".", "align", "=", "M", ".", "getDataLayout", "(", ")", ".", "getTypeAllocSizeInBits", "(", "VecTy", ")", "/", "<NUM_LIT>", ";", "<BUGS>", "Info", ".", "vol", "=", "true", ";", "Info", ".", "readMem", "=", "true", ";", "Info", ".", "writeMem", "=", "true", ";", "<BUGE>", "return", "true", ";", "}", "default", ":" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

8,892

[ "=", "<NUM_LIT>", ";" ]

[ "const", "unsigned", "NumBytes", "=", "LinkageSize", "+", "MinParameterSaveAreaSize", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "NumBytes", ",", "<NUM_LIT>", ",", "dl", ")", ";", "SDValue", "CallSeqStart", "=", "Chain", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ",", "<NUM_LIT>", ">", "RegsToPass", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "ArgLocs", ".", "size", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "I", "++", "]", ";", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "Handling of placing parameters on the stack is ", "<STR_LIT>", "<STR_LIT>", "unimplemented!", "<STR_LIT>", ")", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "Unexpected non-register location for function call argument.", "<STR_LIT>", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "VA", ".", "getValNo", "(", ")", "]", ";", "if", "(", "!", "VA", ".", "needsCustom", "(", ")", ")", "{", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "<STR_LIT>", "Unexpected argument extension type.", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "continue", ";", "}", "assert", "(", "CFlags", ".", "IsVarArg", "&&", "VA", ".", "getValVT", "(", ")", ".", "isFloatingPoint", "(", ")", "&&", "VA", ".", "getLocVT", "(", ")", ".", "isInteger", "(", ")", "&&", "<STR_LIT>", "Unexpected custom register handling for calling convention.", "<STR_LIT>", ")", ";", "SDValue", "ArgAsInt", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "getIntegerVT", "(", "VA", ".", "getValVT", "(", ")", ".", "getSizeInBits", "(", ")", ")", ",", "Arg", ")", ";", "if", "(", "Arg", ".", "getValueType", "(", ")", ".", "getStoreSize", "(", ")", "==", "VA", ".", "getLocVT", "(", ")", ".", "getStoreSize", "(", ")", ")", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "ArgAsInt", ")", ")", ";", "else", "if", "(", "Arg", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", "<", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", ")", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "DAG", ".", "getZExtOrTrunc", "(", "ArgAsInt", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ")", ";", "else", "{", "assert", "(", "Arg", ".", "getValueType", "(", ")", "==", "MVT", "::", "f64", "&&", "CFlags", ".", "IsVarArg", "&&", "!", "IsPPC64", "&&", "<STR_LIT>", "Unexpected custom register for argument!", "<STR_LIT>", ")", ";", "CCValAssign", "&", "GPR1", "=", "VA", ";", "SDValue", "MSWAsI64", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "dl", ",", "MVT", "::", "i64", ",", "ArgAsInt", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i8", ")", ")", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "GPR1", ".", "getLocReg", "(", ")", ",", "DAG", ".", "getZExtOrTrunc", "(", "MSWAsI64", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ")", ";", "assert", "(", "I", "!=", "E", "&&", "<STR_LIT>", "A second custom GPR is expected!", "<STR_LIT>", ")", ";", "CCValAssign", "&", "GPR2", "=", "ArgLocs", "[", "I", "++", "]", ";", "assert", "(", "GPR2", ".", "isRegLoc", "(", ")", "&&", "GPR2", ".", "getValNo", "(", ")", "==", "GPR1", ".", "getValNo", "(", ")", "&&", "GPR2", ".", "needsCustom", "(", ")", "&&", "<STR_LIT>", "A second custom GPR is expected!", "<STR_LIT>", ")", ";", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "GPR2", ".", "getLocReg", "(", ")", ",", "DAG", ".", "getZExtOrTrunc", "(", "ArgAsInt", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ")", ";", "}", "}", "if", "(", "CFlags", ".", "IsIndirect", ")", "{", "assert", "(", "!", "CFlags", ".", "IsTailCall", "&&", "<STR_LIT>", "Indirect tail-calls not supported.", "<STR_LIT>", ")", ";", "const", "MCRegister", "TOCBaseReg", "=", "Subtarget", ".", "getTOCPointerRegister", "(", ")", ";", "const", "MCRegister", "StackPtrReg", "=", "Subtarget", ".", "getStackPointerRegister", "(", ")", ";", "const", "MVT", "PtrVT", "=", "Subtarget", ".", "isPPC64", "(", ")", "?", "MVT", "::", "i64", ":", "MVT", "::", "i32", ";", "const", "unsigned", "TOCSaveOffset", "=", "Subtarget", ".", "getFrameLowering", "(", ")", "->", "getTOCSaveOffset", "(", ")", ";", "setUsesTOCBasePtr", "(", "DAG", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "TOCBaseReg", ",", "PtrVT", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "TOCSaveOffset", ",", "dl", ")", ";", "SDValue", "StackPtr", "=", "DAG", ".", "getRegister", "(", "StackPtrReg", ",", "PtrVT", ")", ";", "SDValue", "AddPtr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "PtrVT", ",", "StackPtr", ",", "PtrOff", ")", ";", "Chain", "=", "DAG", ".", "getStore", "(", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "dl", ",", "Val", ",", "AddPtr", ",", "MachinePointerInfo", "::", "getStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "TOCSaveOffset", ")", ")", ";", "}", "SDValue", "InFlag", ";", "for", "(", "auto", "Reg", ":", "RegsToPass", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "Reg", ".", "first", ",", "Reg", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "const", "int", "SPDiff" ]

LLVM

AArch64

TD

next_suggestion

CPU

8,893

[ "}" ]

[ "def", "logical_imm32_not", ":", "Operand", "<", "i32", ">", "{", "let", "ParserMatchClass", "=", "LogicalImm32NotOperand", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

8,894

[ "}" ]

[ "let", "ParserMatchClass", "=", "VecListThreeDWordIndexAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "DPR", ":", "$", "Vd", ",", "i32imm", ":", "$", "idx", ")", ";" ]

GCC

aarch64

MD

stmt_completion

CPU

8,895

[ ")", ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]

GCC

frv

MD

next_suggestion

VLIW

8,896

[ "(", "match_operand", ":", "CC_CCR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "CC_CCR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "CC_CCR", "[", "(", "match_operand", ":", "CC_CCR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM

TD

stmt_completion

CPU

8,897

[ "MVE_VMULLTs8", "MQPR", ":", "$", "src1", ",", "MQPR", ":", "$", "src2", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "mul", "(", "sext_inreg", "(", "v8i16", "(", "ARMVectorRegCast", "(", "ARMvrev16", "(", "v16i8", "MQPR", ":", "$", "src1", ")", ")", ")", ")", ",", "v8i8", ")", ",", "(", "sext_inreg", "(", "v8i16", "(", "ARMVectorRegCast", "(", "ARMvrev16", "(", "v16i8", "MQPR", ":", "$", "src2", ")", ")", ")", ")", ",", "v8i8", ")", ")", ",", "(" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,898

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

8,899

[ "}" ]

[ "void", "setRegSaveFrameIndex", "(", "unsigned", "FI", ")", "{", "RegSaveFrameIndex", "=", "FI", ";" ]