Compiler_Type
stringclasses 2
values | Target
stringclasses 176
values | Programming Language
stringclasses 3
values | Task
stringclasses 4
values | Target_Type
stringclasses 7
values | Idx
int64 0
636k
| Ground_Truth
listlengths 0
2.32k
| Input
listlengths 1
1.02k
|
|---|---|---|---|---|---|---|---|
GCC | mips | MD | stmt_completion | CPU | 8,600 | [
")",
")"
]
| [
"(",
"define_insn_reservation",
"<STR_LIT>",
"<NUM_LIT>",
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>"
]
|
LLVM | PowerPC | TD | stmt_completion | CPU | 8,601 | [
"=",
"<STR_LIT>",
";"
]
| [
"let",
"PrintMethod",
"=",
"<STR_LIT>",
";",
"let",
"EncoderMethod",
"=",
"<STR_LIT>",
";",
"let",
"DecoderMethod"
]
|
GCC | s390 | MD | next_suggestion | MPU | 8,602 | [
"rtx",
"len1",
"=",
"gen_lowpart",
"(",
"Pmode",
",",
"reg1",
")"
]
| [
"machine_mode",
"sreg_mode",
"=",
"TARGET_ZARCH",
"?",
"DImode",
":",
"SImode",
"machine_mode",
"dreg_mode",
"=",
"TARGET_ZARCH",
"?",
"TImode",
":",
"DImode",
"rtx",
"reg0",
"=",
"gen_reg_rtx",
"(",
"dreg_mode",
")",
"rtx",
"reg1",
"=",
"gen_reg_rtx",
"(",
"dreg_mode",
")",
"rtx",
"addr0",
"=",
"gen_lowpart",
"(",
"Pmode",
",",
"gen_highpart",
"(",
"sreg_mode",
",",
"reg0",
")",
")",
"rtx",
"addr1",
"=",
"gen_lowpart",
"(",
"Pmode",
",",
"gen_highpart",
"(",
"sreg_mode",
",",
"reg1",
")",
")",
"rtx",
"len0",
"=",
"gen_lowpart",
"(",
"Pmode",
",",
"reg0",
")"
]
|
LLVM | AMDGPU | CPP | next_suggestion | GPU | 8,603 | [
"}"
]
| [
"if",
"(",
"SectionName",
".",
"startswith",
"(",
"<STR_LIT>",
".AMDGPU.metadata.",
"<STR_LIT>",
")",
")",
"SK",
"=",
"SectionKind",
"::",
"getMetadata",
"(",
")",
";",
"return",
"TargetLoweringObjectFileELF",
"::",
"getExplicitSectionGlobal",
"(",
"GO",
",",
"SK",
",",
"TM",
")",
";"
]
|
GCC | rs6000 | MD | stmt_completion | CPU | 8,604 | [
")"
]
| [
"(",
"define_cpu_unit",
"<STR_LIT>",
"<STR_LIT>"
]
|
GCC | pa | MD | stmt_completion | CPU | 8,605 | [
"]",
")"
]
| [
"(",
"match_operand",
":",
"DI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
"]",
"<STR_LIT>",
"<STR_LIT>",
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")"
]
|
GCC | arm | CPP | next_suggestion | CPU | 8,606 | [
"}"
]
| [
"_",
"_",
"arm_vgetq_lane",
"(",
"float32x4_t",
"_",
"_",
"a",
",",
"const",
"int",
"_",
"_",
"idx",
")",
"{",
"return",
"_",
"_",
"arm_vgetq_lane_f32",
"(",
"_",
"_",
"a",
",",
"_",
"_",
"idx",
")",
";"
]
|
GCC | i386 | MD | program_repair | CPU | 8,607 | [
"<FIXS>",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
"<FIXE>"
]
| [
"(",
"define_insn",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"V4HI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"unspec",
":",
"V4HI",
"[",
"(",
"match_operand",
":",
"V4SF",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"<BUGS>",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
"<BUGE>",
"UNSPEC_VCVTPS2PH",
")",
")",
"]",
"<STR_LIT>",
"<STR_LIT>"
]
|
GCC | c4x | MD | program_repair | DSP | 8,608 | [
"<FIXS>",
"(",
"compare",
":",
"CC_NOOV",
"(",
"neg",
":",
"QI",
"(",
"match_operand",
":",
"QI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
"<FIXE>"
]
| [
"(",
"define_insn",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"reg",
":",
"CC_NOOV",
"<NUM_LIT>",
")",
"<BUGS>",
"(",
"compare",
":",
"CC_NOOV",
"(",
"neg",
":",
"QI",
"(",
"match_operand",
":",
"QI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
"<BUGE>",
"(",
"const_int",
"<NUM_LIT>",
")",
")",
")",
"(",
"set",
"(",
"match_operand",
":",
"QI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"neg",
":",
"QI",
"(",
"match_dup",
"<NUM_LIT>",
")",
")",
")",
"]"
]
|
LLVM | AMDGPU | CPP | stmt_completion | GPU | 8,609 | [
"[",
"TypeIdx",
"]",
";"
]
| [
"return",
"[",
"=",
"]",
"(",
"const",
"LegalityQuery",
"&",
"Query",
")",
"{",
"const",
"LLT",
"Ty",
"=",
"Query",
".",
"Types"
]
|
LLVM | ARM | CPP | next_suggestion | CPU | 8,610 | [
"return",
"Result",
";"
]
| [
"}",
"else",
"{",
"ARMPCLabelIndex",
"=",
"AFI",
"->",
"createPICLabelUId",
"(",
")",
";",
"unsigned",
"PCAdj",
"=",
"(",
"RelocM",
"!=",
"Reloc",
"::",
"PIC_",
")",
"?",
"<NUM_LIT>",
":",
"(",
"Subtarget",
"->",
"isThumb",
"(",
")",
"?",
"<NUM_LIT>",
":",
"<NUM_LIT>",
")",
";",
"ARMConstantPoolValue",
"*",
"CPV",
"=",
"ARMConstantPoolConstant",
"::",
"Create",
"(",
"GV",
",",
"ARMPCLabelIndex",
",",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"PCAdj",
")",
";",
"CPAddr",
"=",
"DAG",
".",
"getTargetConstantPool",
"(",
"CPV",
",",
"PtrVT",
",",
"<NUM_LIT>",
")",
";",
"}",
"CPAddr",
"=",
"DAG",
".",
"getNode",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"dl",
",",
"MVT",
"::",
"i32",
",",
"CPAddr",
")",
";",
"SDValue",
"Result",
"=",
"DAG",
".",
"getLoad",
"(",
"PtrVT",
",",
"dl",
",",
"DAG",
".",
"getEntryNode",
"(",
")",
",",
"CPAddr",
",",
"MachinePointerInfo",
"::",
"getConstantPool",
"(",
")",
",",
"false",
",",
"false",
",",
"false",
",",
"<NUM_LIT>",
")",
";",
"SDValue",
"Chain",
"=",
"Result",
".",
"getValue",
"(",
"<NUM_LIT>",
")",
";",
"if",
"(",
"RelocM",
"==",
"Reloc",
"::",
"PIC_",
")",
"{",
"SDValue",
"PICLabel",
"=",
"DAG",
".",
"getConstant",
"(",
"ARMPCLabelIndex",
",",
"MVT",
"::",
"i32",
")",
";",
"Result",
"=",
"DAG",
".",
"getNode",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"dl",
",",
"PtrVT",
",",
"Result",
",",
"PICLabel",
")",
";",
"}",
"if",
"(",
"Subtarget",
"->",
"GVIsIndirectSymbol",
"(",
"GV",
",",
"RelocM",
")",
")",
"Result",
"=",
"DAG",
".",
"getLoad",
"(",
"PtrVT",
",",
"dl",
",",
"Chain",
",",
"Result",
",",
"MachinePointerInfo",
"::",
"getGOT",
"(",
")",
",",
"false",
",",
"false",
",",
"false",
",",
"<NUM_LIT>",
")",
";"
]
|
LLVM | Patmos | CPP | stmt_completion | VLIW | 8,611 | [
"hasAddressTaken",
"(",
")",
";"
]
| [
"bool",
"hasAddressTaken",
"(",
")",
"const",
"{",
"if",
"(",
"MBB",
")",
"return",
"MBB",
"->"
]
|
LLVM | X86 | CPP | next_suggestion | CPU | 8,612 | [
"continue",
";"
]
| [
"APInt",
"UndefElts",
";",
"SmallVector",
"<",
"uint64_t",
",",
"<NUM_LIT>",
">",
"RawMask",
";",
"if",
"(",
"!",
"extractConstantMask",
"(",
"C",
",",
"ElSize",
",",
"UndefElts",
",",
"RawMask",
")",
")",
"return",
";",
"unsigned",
"NumElts",
"=",
"Width",
"/",
"ElSize",
";",
"for",
"(",
"unsigned",
"i",
"=",
"<NUM_LIT>",
";",
"i",
"!=",
"NumElts",
";",
"++",
"i",
")",
"{",
"if",
"(",
"UndefElts",
"[",
"i",
"]",
")",
"{",
"ShuffleMask",
".",
"push_back",
"(",
"SM_SentinelUndef",
")",
";"
]
|
GCC | i386 | MD | program_repair | CPU | 8,613 | [
"<FIXS>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"V4HI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"<FIXE>",
"<FIXS>",
"(",
"match_operand",
":",
"V4HI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"<FIXE>"
]
| [
"}",
")",
"(",
"define_insn",
"<STR_LIT>",
"<BUGS>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"V4HI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"<BUGE>",
"(",
"vec_select",
":",
"V4HI",
"<BUGS>",
"(",
"match_operand",
":",
"V4HI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"<BUGE>",
"(",
"parallel",
"[",
"(",
"match_operand",
"<NUM_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
"<NUM_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
"<NUM_LIT>",
"<STR_LIT>",
")"
]
|
LLVM | Hexagon | CPP | stmt_completion | DSP | 8,614 | [
")",
";"
]
| [
"LIS",
"=",
"&",
"getAnalysis",
"<",
"LiveIntervals",
">",
"(",
")",
";",
"MRI",
"=",
"&",
"MF",
".",
"getRegInfo",
"(",
")",
";",
"LLVM_DEBUG",
"(",
"LIS",
"->",
"print",
"(",
"dbgs",
"(",
")",
"<<",
"<STR_LIT>",
"Before expand-condsets\\n",
"<STR_LIT>",
",",
"MF",
".",
"getFunction",
"(",
")",
".",
"getParent",
"(",
")",
")",
")",
";",
"bool",
"Changed",
"=",
"false",
";",
"std",
"::",
"set",
"<",
"Register",
">",
"CoalUpd",
",",
"PredUpd",
";",
"SmallVector",
"<",
"MachineInstr",
"*",
",",
"<NUM_LIT>",
">",
"Condsets",
";",
"for",
"(",
"auto",
"&",
"B",
":",
"MF",
")",
"for",
"(",
"auto",
"&",
"I",
":",
"B",
")",
"if",
"(",
"isCondset",
"(",
"I",
")",
")",
"Condsets",
".",
"push_back",
"(",
"&",
"I",
")",
";",
"Changed",
"|=",
"coalesceSegments",
"(",
"Condsets",
",",
"CoalUpd",
")",
";",
"std",
"::",
"set",
"<",
"Register",
">",
"KillUpd",
";",
"for",
"(",
"MachineInstr",
"*",
"MI",
":",
"Condsets",
")",
"for",
"(",
"MachineOperand",
"&",
"Op",
":",
"MI",
"->",
"operands",
"(",
")",
")",
"if",
"(",
"Op",
".",
"isReg",
"(",
")",
"&&",
"Op",
".",
"isUse",
"(",
")",
")",
"if",
"(",
"!",
"CoalUpd",
".",
"count",
"(",
"Op",
".",
"getReg",
"(",
")",
")",
")",
"KillUpd",
".",
"insert",
"(",
"Op",
".",
"getReg",
"(",
")",
")",
";",
"updateLiveness",
"(",
"KillUpd",
",",
"false",
",",
"true",
",",
"false",
")",
";",
"LLVM_DEBUG",
"(",
"LIS",
"->",
"print",
"(",
"dbgs",
"(",
")",
"<<",
"<STR_LIT>",
"After coalescing\\n",
"<STR_LIT>",
",",
"MF",
".",
"getFunction",
"(",
")",
".",
"getParent",
"(",
")",
")",
")",
";",
"for",
"(",
"MachineInstr",
"*",
"MI",
":",
"Condsets",
")",
"Changed",
"|=",
"split",
"(",
"*",
"MI",
",",
"PredUpd",
")",
";",
"Condsets",
".",
"clear",
"(",
")",
";",
"LLVM_DEBUG",
"(",
"LIS",
"->",
"print",
"(",
"dbgs",
"(",
")",
"<<",
"<STR_LIT>",
"After splitting\\n",
"<STR_LIT>",
",",
"MF",
".",
"getFunction",
"(",
")",
".",
"getParent",
"(",
")",
")",
")",
";",
"for",
"(",
"auto",
"&",
"B",
":",
"MF",
")",
"Changed",
"|=",
"predicateInBlock",
"(",
"B",
",",
"PredUpd",
")",
";",
"LLVM_DEBUG",
"(",
"LIS",
"->",
"print",
"(",
"dbgs",
"(",
")",
"<<",
"<STR_LIT>",
"After predicating\\n",
"<STR_LIT>",
",",
"MF",
".",
"getFunction",
"(",
")",
".",
"getParent",
"(",
")",
")",
")",
";",
"PredUpd",
".",
"insert",
"(",
"CoalUpd",
".",
"begin",
"(",
")",
",",
"CoalUpd",
".",
"end",
"(",
")",
")",
";",
"updateLiveness",
"(",
"PredUpd",
",",
"true",
",",
"true",
",",
"true",
")",
";",
"LLVM_DEBUG",
"(",
"{",
"if",
"(",
"Changed",
")",
"LIS",
"->",
"print",
"(",
"dbgs",
"(",
")",
"<<",
"<STR_LIT>",
"After expand-condsets\\n",
"<STR_LIT>",
",",
"MF",
".",
"getFunction",
"(",
")",
".",
"getParent",
"(",
")",
")",
";",
"}"
]
|
LLVM | AArch64 | CPP | stmt_completion | CPU | 8,615 | [
"CPUSubtype",
")",
"{"
]
| [
"std",
"::",
"unique_ptr",
"<",
"MCObjectTargetWriter",
">",
"llvm",
"::",
"createAArch64MachObjectWriter",
"(",
"uint32_t",
"CPUType",
",",
"uint32_t"
]
|
LLVM | CAHP | CPP | next_suggestion | CPU | 8,616 | [
"Op",
"->",
"EndLoc",
"=",
"E",
";"
]
| [
"static",
"std",
"::",
"unique_ptr",
"<",
"CAHPOperand",
">",
"createImm",
"(",
"const",
"MCExpr",
"*",
"Val",
",",
"SMLoc",
"S",
",",
"SMLoc",
"E",
")",
"{",
"auto",
"Op",
"=",
"make_unique",
"<",
"CAHPOperand",
">",
"(",
"Immediate",
")",
";",
"Op",
"->",
"Imm",
".",
"Val",
"=",
"Val",
";",
"Op",
"->",
"StartLoc",
"=",
"S",
";"
]
|
GCC | sh | MD | stmt_completion | CPU | 8,617 | [
")",
"(",
"SI",
"<STR_LIT>",
")",
"]",
")"
]
| [
"(",
"define_mode_attr",
"bw",
"[",
"(",
"QI",
"<STR_LIT>",
")",
"(",
"HI",
"<STR_LIT>",
")",
"]",
")",
"(",
"define_mode_attr",
"bwl",
"[",
"(",
"QI",
"<STR_LIT>",
")",
"(",
"HI",
"<STR_LIT>"
]
|
LLVM | AMDGPU | CPP | stmt_completion | GPU | 8,618 | [
"<NUM_LIT>",
")",
"return",
"true",
";"
]
| [
"bool",
"SIInstrInfo",
"::",
"isSchedulingBoundary",
"(",
"const",
"MachineInstr",
"&",
"MI",
",",
"const",
"MachineBasicBlock",
"*",
"MBB",
",",
"const",
"MachineFunction",
"&",
"MF",
")",
"const",
"{",
"if",
"(",
"MI",
".",
"isTerminator",
"(",
")",
"||",
"MI",
".",
"isPosition",
"(",
")",
")",
"return",
"true",
";",
"if",
"(",
"MI",
".",
"getOpcode",
"(",
")",
"==",
"TargetOpcode",
"::",
"INLINEASM_BR",
")",
"return",
"true",
";",
"if",
"(",
"MI",
".",
"getOpcode",
"(",
")",
"==",
"AMDGPU",
"::",
"SCHED_BARRIER",
"&&",
"MI",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getImm",
"(",
")",
"=="
]
|
LLVM | X86 | CPP | program_repair | CPU | 8,619 | [
"<FIXS>",
"bool",
"Emitted",
"=",
"TII",
".",
"copyRegToReg",
"(",
"*",
"MBB",
",",
"MBB",
"->",
"end",
"(",
")",
",",
"X86",
"::",
"EBX",
",",
"Base",
",",
"RC",
",",
"RC",
",",
"DL",
")",
";",
"<FIXE>"
]
| [
"if",
"(",
"Subtarget",
"->",
"isPICStyleGOT",
"(",
")",
")",
"{",
"TargetRegisterClass",
"*",
"RC",
"=",
"X86",
"::",
"GR32RegisterClass",
";",
"unsigned",
"Base",
"=",
"getInstrInfo",
"(",
")",
"->",
"getGlobalBaseReg",
"(",
"FuncInfo",
".",
"MF",
")",
";",
"<BUGS>",
"bool",
"Emitted",
"=",
"TII",
".",
"copyRegToReg",
"(",
"*",
"FuncInfo",
".",
"MBB",
",",
"FuncInfo",
".",
"InsertPt",
",",
"X86",
"::",
"EBX",
",",
"Base",
",",
"RC",
",",
"RC",
",",
"DL",
")",
";",
"<BUGE>",
"assert",
"(",
"Emitted",
"&&",
"<STR_LIT>",
"Failed to emit a copy instruction!",
"<STR_LIT>",
")",
";",
"Emitted",
"=",
"Emitted",
";",
"Emitted",
"=",
"true",
";",
"}"
]
|
GCC | rs6000 | CPP | code_generation | CPU | 8,620 | [
"static",
"rtx",
"rs6000_function_value",
"(",
"const_tree",
"valtype",
",",
"const_tree",
"fn_decl_or_type",
"ATTRIBUTE_UNUSED",
",",
"bool",
"outgoing",
"ATTRIBUTE_UNUSED",
")",
"{",
"machine_mode",
"mode",
";",
"unsigned",
"int",
"regno",
";",
"machine_mode",
"elt_mode",
";",
"int",
"n_elts",
";",
"if",
"(",
"TARGET_MACHO",
"&&",
"rs6000_darwin64_struct_check_p",
"(",
"TYPE_MODE",
"(",
"valtype",
")",
",",
"valtype",
")",
")",
"{",
"CUMULATIVE_ARGS",
"valcum",
";",
"rtx",
"valret",
";",
"valcum",
".",
"words",
"=",
"<NUM_LIT>",
";",
"valcum",
".",
"fregno",
"=",
"FP_ARG_MIN_REG",
";",
"valcum",
".",
"vregno",
"=",
"ALTIVEC_ARG_MIN_REG",
";",
"valret",
"=",
"rs6000_darwin64_record_arg",
"(",
"&",
"valcum",
",",
"valtype",
",",
"true",
",",
"true",
")",
";",
"if",
"(",
"valret",
")",
"return",
"valret",
";",
"}",
"mode",
"=",
"TYPE_MODE",
"(",
"valtype",
")",
";",
"if",
"(",
"rs6000_discover_homogeneous_aggregate",
"(",
"mode",
",",
"valtype",
",",
"&",
"elt_mode",
",",
"&",
"n_elts",
")",
")",
"{",
"int",
"first_reg",
",",
"n_regs",
";",
"if",
"(",
"SCALAR_FLOAT_MODE_NOT_VECTOR_P",
"(",
"elt_mode",
")",
")",
"{",
"first_reg",
"=",
"(",
"elt_mode",
"==",
"TDmode",
")",
"?",
"FP_ARG_RETURN",
"+",
"<NUM_LIT>",
":",
"FP_ARG_RETURN",
";",
"n_regs",
"=",
"(",
"GET_MODE_SIZE",
"(",
"elt_mode",
")",
"+",
"<NUM_LIT>",
")",
">>",
"<NUM_LIT>",
";",
"}",
"else",
"{",
"first_reg",
"=",
"ALTIVEC_ARG_RETURN",
";",
"n_regs",
"=",
"<NUM_LIT>",
";",
"}",
"return",
"rs6000_parallel_return",
"(",
"mode",
",",
"n_elts",
",",
"elt_mode",
",",
"first_reg",
",",
"n_regs",
")",
";",
"}",
"if",
"(",
"TARGET_32BIT",
"&&",
"TARGET_POWERPC64",
")",
"switch",
"(",
"mode",
")",
"{",
"default",
":",
"break",
";",
"case",
"DImode",
":",
"case",
"SCmode",
":",
"case",
"DCmode",
":",
"case",
"TCmode",
":",
"int",
"count",
"=",
"GET_MODE_SIZE",
"(",
"mode",
")",
"/",
"<NUM_LIT>",
";",
"return",
"rs6000_parallel_return",
"(",
"mode",
",",
"count",
",",
"SImode",
",",
"GP_ARG_RETURN",
",",
"<NUM_LIT>",
")",
";",
"}",
"if",
"(",
"(",
"INTEGRAL_TYPE_P",
"(",
"valtype",
")",
"&&",
"GET_MODE_BITSIZE",
"(",
"mode",
")",
"<",
"(",
"TARGET_32BIT",
"?",
"<NUM_LIT>",
":",
"<NUM_LIT>",
")",
")",
"||",
"POINTER_TYPE_P",
"(",
"valtype",
")",
")",
"mode",
"=",
"TARGET_32BIT",
"?",
"SImode",
":",
"DImode",
";",
"if",
"(",
"DECIMAL_FLOAT_MODE_P",
"(",
"mode",
")",
"&&",
"TARGET_HARD_FLOAT",
"&&",
"TARGET_FPRS",
")",
"regno",
"=",
"(",
"mode",
"==",
"TDmode",
")",
"?",
"FP_ARG_RETURN",
"+",
"<NUM_LIT>",
":",
"FP_ARG_RETURN",
";",
"else",
"if",
"(",
"SCALAR_FLOAT_TYPE_P",
"(",
"valtype",
")",
"&&",
"TARGET_HARD_FLOAT",
"&&",
"TARGET_FPRS",
"&&",
"!",
"FLOAT128_VECTOR_P",
"(",
"mode",
")",
"&&",
"(",
"(",
"TARGET_SINGLE_FLOAT",
"&&",
"(",
"mode",
"==",
"SFmode",
")",
")",
"||",
"TARGET_DOUBLE_FLOAT",
")",
")",
"regno",
"=",
"FP_ARG_RETURN",
";",
"else",
"if",
"(",
"TREE_CODE",
"(",
"valtype",
")",
"==",
"COMPLEX_TYPE",
"&&",
"targetm",
".",
"calls",
".",
"split_complex_arg",
")",
"return",
"rs6000_complex_function_value",
"(",
"mode",
")",
";",
"else",
"if",
"(",
"(",
"TREE_CODE",
"(",
"valtype",
")",
"==",
"VECTOR_TYPE",
"||",
"FLOAT128_VECTOR_P",
"(",
"mode",
")",
")",
"&&",
"TARGET_ALTIVEC",
"&&",
"TARGET_ALTIVEC_ABI",
"&&",
"ALTIVEC_OR_VSX_VECTOR_MODE",
"(",
"mode",
")",
")",
"regno",
"=",
"ALTIVEC_ARG_RETURN",
";",
"else",
"if",
"(",
"TARGET_E500_DOUBLE",
"&&",
"TARGET_HARD_FLOAT",
"&&",
"(",
"mode",
"==",
"DFmode",
"||",
"mode",
"==",
"DCmode",
"||",
"FLOAT128_IBM_P",
"(",
"mode",
")",
"||",
"mode",
"==",
"TCmode",
")",
")",
"return",
"spe_build_register_parallel",
"(",
"mode",
",",
"GP_ARG_RETURN",
")",
";",
"else",
"regno",
"=",
"GP_ARG_RETURN",
";",
"return",
"gen_rtx_REG",
"(",
"mode",
",",
"regno",
")",
";",
"}"
]
| [
"Define",
"how",
"to",
"find",
"the",
"value",
"returned",
"by",
"a",
"function",
".",
"VALTYPE",
"is",
"the",
"data",
"type",
"of",
"the",
"value",
"(",
"as",
"a",
"tree",
")",
".",
"If",
"the",
"precise",
"function",
"being",
"called",
"is",
"known",
",",
"FUNC",
"is",
"its",
"FUNCTION_DECL",
";",
"otherwise",
",",
"FUNC",
"is",
"0",
".",
"On",
"the",
"SPE",
",",
"both",
"FPs",
"and",
"vectors",
"are",
"returned",
"in",
"r3",
".",
"On",
"RS/6000",
"an",
"integer",
"value",
"is",
"in",
"r3",
"and",
"a",
"floating-point",
"value",
"is",
"in",
"fp1",
",",
"unless",
"-msoft-float",
"."
]
|
GCC | rx | MD | next_suggestion | CPU | 8,621 | [
"<STR_LIT>"
]
| [
"[",
"(",
"set",
"(",
"match_operand",
":",
"SF",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"mult",
":",
"SF",
"(",
"match_operand",
":",
"SF",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"SF",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
"(",
"clobber",
"(",
"reg",
":",
"CC",
"CC_REG",
")",
")",
"]"
]
|
LLVM | X86 | CPP | program_repair | CPU | 8,622 | [
"<FIXS>",
"const",
"DataLayout",
"&",
"DL",
"=",
"DAG",
".",
"getDataLayout",
"(",
")",
";",
"<FIXE>"
]
| [
"elseIDX",
"=",
"DAG",
".",
"getLoad",
"(",
"PtrVT",
",",
"dl",
",",
"Chain",
",",
"IDX",
",",
"MachinePointerInfo",
"(",
")",
")",
";",
"<BUGS>",
"auto",
"&",
"DL",
"=",
"DAG",
".",
"getDataLayout",
"(",
")",
";",
"<BUGE>",
"SDValue",
"Scale",
"=",
"DAG",
".",
"getConstant",
"(",
"Log2_64_Ceil",
"(",
"DL",
".",
"getPointerSize",
"(",
")",
")",
",",
"dl",
",",
"MVT",
"::",
"i8",
")",
";",
"IDX",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"SHL",
",",
"dl",
",",
"PtrVT",
",",
"IDX",
",",
"Scale",
")",
";"
]
|
GCC | msp430 | CPP | next_suggestion | MPU | 8,623 | [
"}"
]
| [
"HOST_WIDE_INT",
"i",
";",
"switch",
"(",
"GET_CODE",
"(",
"op",
")",
")",
"{",
"case",
"REG",
":",
"fprintf",
"(",
"file",
",",
"<STR_LIT>",
"%s",
"<STR_LIT>",
",",
"reg_names",
"[",
"REGNO",
"(",
"op",
")",
"]",
")",
";",
"break",
";",
"case",
"CONST_INT",
":",
"i",
"=",
"INTVAL",
"(",
"op",
")",
";",
"if",
"(",
"TARGET_ASM_HEX",
")",
"fprintf",
"(",
"file",
",",
"<STR_LIT>",
"%#",
"<STR_LIT>",
"HOST_WIDE_INT_PRINT",
"<STR_LIT>",
"x",
"<STR_LIT>",
",",
"i",
")",
";",
"else",
"fprintf",
"(",
"file",
",",
"<STR_LIT>",
"%",
"<STR_LIT>",
"HOST_WIDE_INT_PRINT",
"<STR_LIT>",
"d",
"<STR_LIT>",
",",
"i",
")",
";",
"break",
";",
"case",
"CONST",
":",
"case",
"PLUS",
":",
"case",
"MINUS",
":",
"case",
"SYMBOL_REF",
":",
"case",
"LABEL_REF",
":",
"output_addr_const",
"(",
"file",
",",
"op",
")",
";",
"break",
";",
"default",
":",
"print_rtl",
"(",
"file",
",",
"op",
")",
";",
"break",
";",
"}"
]
|
GCC | i386 | CPP | stmt_completion | CPU | 8,624 | [
"mmask32",
")",
"_",
"_",
"A",
")",
";"
]
| [
"extern",
"_",
"_",
"inline",
"_",
"_",
"m256i",
"_",
"_",
"attribute__",
"(",
"(",
"_",
"_",
"gnu_inline__",
",",
"_",
"_",
"always_inline__",
",",
"_",
"_",
"artificial__",
")",
")",
"_",
"mm256_maskz_expandloadu_epi8",
"(",
"_",
"_",
"mmask32",
"_",
"_",
"A",
",",
"const",
"void",
"*",
"_",
"_",
"B",
")",
"{",
"return",
"(",
"_",
"_",
"m256i",
")",
"_",
"_",
"builtin_ia32_expandloadqi256_maskz",
"(",
"(",
"const",
"_",
"_",
"v32qi",
"*",
")",
"_",
"_",
"B",
",",
"(",
"_",
"_",
"v32qi",
")",
"_",
"mm256_setzero_si256",
"(",
")",
",",
"(",
"_",
"_"
]
|
GCC | i386 | CPP | next_suggestion | CPU | 8,625 | [
"return",
"flags",
";"
]
| [
"unsigned",
"int",
"flags",
"=",
"default_section_type_flags",
"(",
"decl",
",",
"name",
",",
"reloc",
")",
";",
"if",
"(",
"ix86_in_large_data_p",
"(",
"decl",
")",
")",
"flags",
"|=",
"SECTION_LARGE",
";",
"if",
"(",
"decl",
"==",
"NULL_TREE",
"&&",
"(",
"strcmp",
"(",
"name",
",",
"<STR_LIT>",
".ldata.rel.ro",
"<STR_LIT>",
")",
"==",
"<NUM_LIT>",
"||",
"strcmp",
"(",
"name",
",",
"<STR_LIT>",
".ldata.rel.ro.local",
"<STR_LIT>",
")",
"==",
"<NUM_LIT>",
")",
")",
"flags",
"|=",
"SECTION_RELRO",
";",
"if",
"(",
"strcmp",
"(",
"name",
",",
"<STR_LIT>",
".lbss",
"<STR_LIT>",
")",
"==",
"<NUM_LIT>",
"||",
"strncmp",
"(",
"name",
",",
"<STR_LIT>",
".lbss.",
"<STR_LIT>",
",",
"<NUM_LIT>",
")",
"==",
"<NUM_LIT>",
"||",
"strncmp",
"(",
"name",
",",
"<STR_LIT>",
".gnu.linkonce.lb.",
"<STR_LIT>",
",",
"<NUM_LIT>",
")",
"==",
"<NUM_LIT>",
")",
"flags",
"|=",
"SECTION_BSS",
";"
]
|
LLVM | AArch64 | CPP | stmt_completion | CPU | 8,626 | [
"<NUM_LIT>",
";"
]
| [
"int",
"AArch64TTIImpl",
"::",
"getArithmeticReductionCostSVE",
"(",
"unsigned",
"Opcode",
",",
"VectorType",
"*",
"ValTy",
",",
"bool",
"IsPairwise",
",",
"TTI",
"::",
"TargetCostKind",
"CostKind",
")",
"{",
"assert",
"(",
"!",
"IsPairwise",
"&&",
"<STR_LIT>",
"Cannot be pair wise to continue",
"<STR_LIT>",
")",
";",
"std",
"::",
"pair",
"<",
"int",
",",
"MVT",
">",
"LT",
"=",
"TLI",
"->",
"getTypeLegalizationCost",
"(",
"DL",
",",
"ValTy",
")",
";",
"int",
"LegalizationCost",
"="
]
|
GCC | aarch64 | CPP | stmt_completion | CPU | 8,627 | [
"b",
";"
]
| [
"return",
"_",
"_",
"a",
"+",
"_",
"_"
]
|
LLVM | SPIRV | CPP | program_repair | Virtual ISA | 8,628 | [
"<FIXS>",
"auto",
"*",
"NewI",
"=",
"IRB",
"->",
"CreateIntrinsic",
"(",
"Intrinsic",
"::",
"spv_store",
",",
"{",
"I",
".",
"getValueOperand",
"(",
")",
"->",
"getType",
"(",
")",
",",
"PtrOp",
"->",
"getType",
"(",
")",
"}",
",",
"{",
"I",
".",
"getValueOperand",
"(",
")",
",",
"PtrOp",
",",
"IRB",
"->",
"getInt16",
"(",
"Flags",
")",
",",
"IRB",
"->",
"getInt8",
"(",
"I",
".",
"getAlign",
"(",
")",
".",
"value",
"(",
")",
")",
"}",
")",
";",
"<FIXE>"
]
| [
"MachineMemOperand",
"::",
"Flags",
"Flags",
"=",
"TLI",
"->",
"getStoreMemOperandFlags",
"(",
"I",
",",
"F",
"->",
"getParent",
"(",
")",
"->",
"getDataLayout",
"(",
")",
")",
";",
"auto",
"*",
"PtrOp",
"=",
"I",
".",
"getPointerOperand",
"(",
")",
";",
"<BUGS>",
"auto",
"*",
"NewI",
"=",
"IRB",
"->",
"CreateIntrinsic",
"(",
"Intrinsic",
"::",
"spv_store",
",",
"{",
"PtrOp",
"->",
"getType",
"(",
")",
"}",
",",
"{",
"I",
".",
"getValueOperand",
"(",
")",
",",
"PtrOp",
",",
"IRB",
"->",
"getInt16",
"(",
"Flags",
")",
",",
"IRB",
"->",
"getInt8",
"(",
"I",
".",
"getAlign",
"(",
")",
".",
"value",
"(",
")",
")",
"}",
")",
";",
"<BUGE>",
"I",
".",
"eraseFromParent",
"(",
")",
";",
"return",
"NewI",
";",
"}"
]
|
LLVM | ARM | CPP | stmt_completion | CPU | 8,629 | [
"N",
")",
"->",
"getMemOperand",
"(",
")",
";"
]
| [
"}",
"std",
"::",
"vector",
"<",
"EVT",
">",
"ResTys",
";",
"ResTys",
".",
"push_back",
"(",
"ResTy",
")",
";",
"if",
"(",
"isUpdating",
")",
"ResTys",
".",
"push_back",
"(",
"MVT",
"::",
"i32",
")",
";",
"ResTys",
".",
"push_back",
"(",
"MVT",
"::",
"Other",
")",
";",
"SDValue",
"Pred",
"=",
"getAL",
"(",
"CurDAG",
",",
"dl",
")",
";",
"SDValue",
"Reg0",
"=",
"CurDAG",
"->",
"getRegister",
"(",
"<NUM_LIT>",
",",
"MVT",
"::",
"i32",
")",
";",
"SDNode",
"*",
"VLd",
";",
"SmallVector",
"<",
"SDValue",
",",
"<NUM_LIT>",
">",
"Ops",
";",
"if",
"(",
"is64BitVector",
"||",
"NumVecs",
"<=",
"<NUM_LIT>",
")",
"{",
"unsigned",
"Opc",
"=",
"(",
"is64BitVector",
"?",
"DOpcodes",
"[",
"OpcodeIndex",
"]",
":",
"QOpcodes0",
"[",
"OpcodeIndex",
"]",
")",
";",
"Ops",
".",
"push_back",
"(",
"MemAddr",
")",
";",
"Ops",
".",
"push_back",
"(",
"Align",
")",
";",
"if",
"(",
"isUpdating",
")",
"{",
"SDValue",
"Inc",
"=",
"N",
"->",
"getOperand",
"(",
"AddrOpIdx",
"+",
"<NUM_LIT>",
")",
";",
"bool",
"IsImmUpdate",
"=",
"isPerfectIncrement",
"(",
"Inc",
",",
"VT",
",",
"NumVecs",
")",
";",
"if",
"(",
"!",
"IsImmUpdate",
")",
"{",
"if",
"(",
"isVLDfixed",
"(",
"Opc",
")",
")",
"Opc",
"=",
"getVLDSTRegisterUpdateOpcode",
"(",
"Opc",
")",
";",
"Ops",
".",
"push_back",
"(",
"Inc",
")",
";",
"}",
"else",
"if",
"(",
"!",
"isVLDfixed",
"(",
"Opc",
")",
")",
"Ops",
".",
"push_back",
"(",
"Reg0",
")",
";",
"}",
"Ops",
".",
"push_back",
"(",
"Pred",
")",
";",
"Ops",
".",
"push_back",
"(",
"Reg0",
")",
";",
"Ops",
".",
"push_back",
"(",
"Chain",
")",
";",
"VLd",
"=",
"CurDAG",
"->",
"getMachineNode",
"(",
"Opc",
",",
"dl",
",",
"ResTys",
",",
"Ops",
")",
";",
"}",
"else",
"{",
"EVT",
"AddrTy",
"=",
"MemAddr",
".",
"getValueType",
"(",
")",
";",
"SDValue",
"ImplDef",
"=",
"SDValue",
"(",
"CurDAG",
"->",
"getMachineNode",
"(",
"TargetOpcode",
"::",
"IMPLICIT_DEF",
",",
"dl",
",",
"ResTy",
")",
",",
"<NUM_LIT>",
")",
";",
"const",
"SDValue",
"OpsA",
"[",
"]",
"=",
"{",
"MemAddr",
",",
"Align",
",",
"Reg0",
",",
"ImplDef",
",",
"Pred",
",",
"Reg0",
",",
"Chain",
"}",
";",
"SDNode",
"*",
"VLdA",
"=",
"CurDAG",
"->",
"getMachineNode",
"(",
"QOpcodes0",
"[",
"OpcodeIndex",
"]",
",",
"dl",
",",
"ResTy",
",",
"AddrTy",
",",
"MVT",
"::",
"Other",
",",
"OpsA",
")",
";",
"Chain",
"=",
"SDValue",
"(",
"VLdA",
",",
"<NUM_LIT>",
")",
";",
"Ops",
".",
"push_back",
"(",
"SDValue",
"(",
"VLdA",
",",
"<NUM_LIT>",
")",
")",
";",
"Ops",
".",
"push_back",
"(",
"Align",
")",
";",
"if",
"(",
"isUpdating",
")",
"{",
"SDValue",
"Inc",
"=",
"N",
"->",
"getOperand",
"(",
"AddrOpIdx",
"+",
"<NUM_LIT>",
")",
";",
"assert",
"(",
"isa",
"<",
"ConstantSDNode",
">",
"(",
"Inc",
".",
"getNode",
"(",
")",
")",
"&&",
"<STR_LIT>",
"only constant post-increment update allowed for VLD3/4",
"<STR_LIT>",
")",
";",
"(",
"void",
")",
"Inc",
";",
"Ops",
".",
"push_back",
"(",
"Reg0",
")",
";",
"}",
"Ops",
".",
"push_back",
"(",
"SDValue",
"(",
"VLdA",
",",
"<NUM_LIT>",
")",
")",
";",
"Ops",
".",
"push_back",
"(",
"Pred",
")",
";",
"Ops",
".",
"push_back",
"(",
"Reg0",
")",
";",
"Ops",
".",
"push_back",
"(",
"Chain",
")",
";",
"VLd",
"=",
"CurDAG",
"->",
"getMachineNode",
"(",
"QOpcodes1",
"[",
"OpcodeIndex",
"]",
",",
"dl",
",",
"ResTys",
",",
"Ops",
")",
";",
"}",
"MachineSDNode",
"::",
"mmo_iterator",
"MemOp",
"=",
"MF",
"->",
"allocateMemRefsArray",
"(",
"<NUM_LIT>",
")",
";",
"MemOp",
"[",
"<NUM_LIT>",
"]",
"=",
"cast",
"<",
"MemIntrinsicSDNode",
">",
"("
]
|
LLVM | AMDGPU | TD | program_repair | GPU | 8,630 | [
"<FIXS>",
"let",
"AssemblerPredicate",
"=",
"Gen",
".",
"AssemblerPredicate",
";",
"let",
"OtherPredicates",
"=",
"!",
"if",
"(",
"ps",
".",
"Pfl",
".",
"IsRealTrue16",
",",
"[",
"UseRealTrue16Insts",
"]",
",",
"[",
"]",
")",
";",
"<FIXE>"
]
| [
"class",
"VOP2_Real_Gen",
"VOP2_Pseudo",
"ps",
",",
"GFXGen",
"Gen",
",",
"string",
"real_name",
"=",
"ps",
".",
"Mnemonic",
">",
":",
"VOP2_Real",
"ps",
",",
"Gen",
".",
"Subtarget",
",",
"real_name",
">",
"{",
"<BUGS>",
"let",
"AssemblerPredicate",
"=",
"!",
"if",
"(",
"ps",
".",
"Pfl",
".",
"IsRealTrue16",
",",
"UseRealTrue16Insts",
",",
"Gen",
".",
"AssemblerPredicate",
")",
";",
"<BUGE>",
"let",
"DecoderNamespace",
"=",
"Gen",
".",
"DecoderNamespace",
"#",
"!",
"if",
"(",
"ps",
".",
"Pfl",
".",
"IsRealTrue16",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
")",
";",
"}"
]
|
LLVM | WebAssembly | CPP | next_suggestion | Virtual ISA | 8,631 | [
"return",
"getSubtargetImpl",
"(",
"CPU",
",",
"FS",
")",
";"
]
| [
"Attribute",
"CPUAttr",
"=",
"F",
".",
"getFnAttribute",
"(",
"<STR_LIT>",
"target-cpu",
"<STR_LIT>",
")",
";",
"Attribute",
"FSAttr",
"=",
"F",
".",
"getFnAttribute",
"(",
"<STR_LIT>",
"target-features",
"<STR_LIT>",
")",
";",
"std",
"::",
"string",
"CPU",
"=",
"CPUAttr",
".",
"isValid",
"(",
")",
"?",
"CPUAttr",
".",
"getValueAsString",
"(",
")",
".",
"str",
"(",
")",
":",
"TargetCPU",
";",
"std",
"::",
"string",
"FS",
"=",
"FSAttr",
".",
"isValid",
"(",
")",
"?",
"FSAttr",
".",
"getValueAsString",
"(",
")",
".",
"str",
"(",
")",
":",
"TargetFS",
";",
"resetTargetOptions",
"(",
"F",
")",
";"
]
|
LLVM | WebAssembly | CPP | stmt_completion | Virtual ISA | 8,632 | [
"const",
"override",
"{"
]
| [
"bool",
"enableIndirectBrExpand",
"(",
")"
]
|
LLVM | PowerPC | CPP | stmt_completion | CPU | 8,633 | [
")",
";"
]
| [
"}",
"if",
"(",
"!",
"Cand",
".",
"BranchTargetBlock",
"||",
"FalseMBB",
"||",
"!",
"Cand",
".",
"BranchBlock",
"->",
"isSuccessor",
"(",
"Cand",
".",
"BranchTargetBlock",
")",
")",
"{",
"DEBUG",
"(",
"dbgs",
"(",
")",
"<<",
"<STR_LIT>",
"Does not form a triangle - skip\\n",
"<STR_LIT>",
")",
";",
"return",
"false",
";",
"}",
"if",
"(",
"Cand",
".",
"BranchBlock",
"->",
"succ_size",
"(",
")",
"!=",
"<NUM_LIT>",
")",
"{",
"DEBUG",
"(",
"dbgs",
"(",
")",
"<<",
"<STR_LIT>",
"Does not have 2 successors - skip\\n",
"<STR_LIT>",
")",
";",
"return",
"false",
";",
"}",
"assert",
"(",
"Cand",
".",
"BranchBlock",
"->",
"canFallThrough",
"(",
")",
"&&",
"<STR_LIT>",
"Expecting the block to fall through!",
"<STR_LIT>",
")",
";",
"MachineBasicBlock",
"*",
"Succ",
"=",
"(",
"*",
"Cand",
".",
"BranchBlock",
"->",
"succ_begin",
"(",
")",
"==",
"Cand",
".",
"BranchTargetBlock",
")",
"?",
"*",
"Cand",
".",
"BranchBlock",
"->",
"succ_rbegin",
"(",
")",
":",
"*",
"Cand",
".",
"BranchBlock",
"->",
"succ_begin",
"(",
")",
";",
"assert",
"(",
"Succ",
"&&",
"<STR_LIT>",
"Expecting a valid fall-through block\\n",
"<STR_LIT>",
")",
";",
"if",
"(",
"!",
"Succ",
"->",
"empty",
"(",
")",
")",
"{",
"DEBUG",
"(",
"dbgs",
"(",
")",
"<<",
"<STR_LIT>",
"Fall-through block contains code -- skip\\n",
"<STR_LIT>",
")",
";",
"return",
"false",
";",
"}",
"if",
"(",
"!",
"Succ",
"->",
"isSuccessor",
"(",
"Cand",
".",
"BranchTargetBlock",
")",
")",
"{",
"DEBUG",
"(",
"dbgs",
"(",
")",
"<<",
"<STR_LIT>",
"Successor of fall through block is not branch taken block\\n",
"<STR_LIT>",
")",
";",
"return",
"false",
";",
"}",
"Cand",
".",
"FallThroughBlock",
"=",
"Succ",
";",
"DEBUG",
"(",
"dbgs",
"(",
")",
"<<",
"<STR_LIT>",
"Valid Candidate\\n",
"<STR_LIT>"
]
|
LLVM | ARM | TD | next_suggestion | CPU | 8,634 | [
"let",
"Unpredictable",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";"
]
| [
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Rm",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"op5_4",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";"
]
|
GCC | i386 | CPP | stmt_completion | CPU | 8,635 | [
"_",
"v16sf",
")",
"_",
"_",
"C",
",",
"(",
"_",
"_",
"mmask16",
")",
"-",
"<NUM_LIT>",
",",
"_",
"MM_FROUND_CUR_DIRECTION",
")",
";"
]
| [
"return",
"(",
"_",
"_",
"m512",
")",
"_",
"_",
"builtin_ia32_vfmaddps512_mask",
"(",
"(",
"_",
"_",
"v16sf",
")",
"_",
"_",
"A",
",",
"(",
"_",
"_",
"v16sf",
")",
"_",
"_",
"B",
",",
"(",
"_"
]
|
LLVM | ARM | CPP | next_suggestion | CPU | 8,636 | [
"MIB",
".",
"addImm",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"<NUM_LIT>",
",",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
")",
";"
]
| [
"bool",
"DeleteRet",
"=",
"false",
";",
"for",
"(",
";",
"i",
"!=",
"<NUM_LIT>",
";",
"--",
"i",
")",
"{",
"unsigned",
"Reg",
"=",
"CSI",
"[",
"i",
"-",
"<NUM_LIT>",
"]",
".",
"getReg",
"(",
")",
";",
"if",
"(",
"!",
"(",
"Func",
")",
"(",
"Reg",
",",
"STI",
".",
"isTargetDarwin",
"(",
")",
")",
")",
"continue",
";",
"if",
"(",
"Reg",
"==",
"ARM",
"::",
"LR",
"&&",
"!",
"isVarArg",
")",
"{",
"Reg",
"=",
"ARM",
"::",
"PC",
";",
"LdmOpc",
"=",
"AFI",
"->",
"isThumbFunction",
"(",
")",
"?",
"ARM",
"::",
"t2LDMIA_RET",
":",
"ARM",
"::",
"LDMIA_RET",
";",
"DeleteRet",
"=",
"true",
";",
"}",
"if",
"(",
"NoGap",
"&&",
"LastReg",
"&&",
"LastReg",
"!=",
"Reg",
"-",
"<NUM_LIT>",
")",
"break",
";",
"LastReg",
"=",
"Reg",
";",
"Regs",
".",
"push_back",
"(",
"Reg",
")",
";",
"}",
"if",
"(",
"Regs",
".",
"empty",
"(",
")",
")",
"continue",
";",
"if",
"(",
"Regs",
".",
"size",
"(",
")",
">",
"<NUM_LIT>",
"||",
"LdrOpc",
"==",
"<NUM_LIT>",
")",
"{",
"MachineInstrBuilder",
"MIB",
"=",
"AddDefaultPred",
"(",
"BuildMI",
"(",
"MBB",
",",
"MI",
",",
"DL",
",",
"TII",
".",
"get",
"(",
"LdmOpc",
")",
",",
"ARM",
"::",
"SP",
")",
".",
"addReg",
"(",
"ARM",
"::",
"SP",
")",
")",
";",
"for",
"(",
"unsigned",
"i",
"=",
"<NUM_LIT>",
",",
"e",
"=",
"Regs",
".",
"size",
"(",
")",
";",
"i",
"<",
"e",
";",
"++",
"i",
")",
"MIB",
".",
"addReg",
"(",
"Regs",
"[",
"i",
"]",
",",
"getDefRegState",
"(",
"true",
")",
")",
";",
"if",
"(",
"DeleteRet",
")",
"MI",
"->",
"eraseFromParent",
"(",
")",
";",
"MI",
"=",
"MIB",
";",
"}",
"else",
"if",
"(",
"Regs",
".",
"size",
"(",
")",
"==",
"<NUM_LIT>",
")",
"{",
"if",
"(",
"Regs",
"[",
"<NUM_LIT>",
"]",
"==",
"ARM",
"::",
"PC",
")",
"Regs",
"[",
"<NUM_LIT>",
"]",
"=",
"ARM",
"::",
"LR",
";",
"MachineInstrBuilder",
"MIB",
"=",
"BuildMI",
"(",
"MBB",
",",
"MI",
",",
"DL",
",",
"TII",
".",
"get",
"(",
"LdrOpc",
")",
",",
"Regs",
"[",
"<NUM_LIT>",
"]",
")",
".",
"addReg",
"(",
"ARM",
"::",
"SP",
",",
"RegState",
"::",
"Define",
")",
".",
"addReg",
"(",
"ARM",
"::",
"SP",
")",
";",
"if",
"(",
"LdrOpc",
"==",
"ARM",
"::",
"LDR_POST",
")",
"{",
"MIB",
".",
"addReg",
"(",
"<NUM_LIT>",
")",
";"
]
|
LLVM | Hexagon | CPP | code_generation | DSP | 8,637 | [
"bool",
"HexagonGenInsert",
"::",
"removeDeadCode",
"(",
"MachineDomTreeNode",
"*",
"N",
")",
"{",
"bool",
"Changed",
"=",
"false",
";",
"for",
"(",
"auto",
"*",
"DTN",
":",
"children",
"<",
"MachineDomTreeNode",
"*",
">",
"(",
"N",
")",
")",
"Changed",
"|=",
"removeDeadCode",
"(",
"DTN",
")",
";",
"MachineBasicBlock",
"*",
"B",
"=",
"N",
"->",
"getBlock",
"(",
")",
";",
"std",
"::",
"vector",
"<",
"MachineInstr",
"*",
">",
"Instrs",
";",
"for",
"(",
"auto",
"I",
"=",
"B",
"->",
"rbegin",
"(",
")",
",",
"E",
"=",
"B",
"->",
"rend",
"(",
")",
";",
"I",
"!=",
"E",
";",
"++",
"I",
")",
"Instrs",
".",
"push_back",
"(",
"&",
"*",
"I",
")",
";",
"for",
"(",
"auto",
"I",
"=",
"Instrs",
".",
"begin",
"(",
")",
",",
"E",
"=",
"Instrs",
".",
"end",
"(",
")",
";",
"I",
"!=",
"E",
";",
"++",
"I",
")",
"{",
"MachineInstr",
"*",
"MI",
"=",
"*",
"I",
";",
"unsigned",
"Opc",
"=",
"MI",
"->",
"getOpcode",
"(",
")",
";",
"if",
"(",
"Opc",
"==",
"TargetOpcode",
"::",
"LIFETIME_START",
"||",
"Opc",
"==",
"TargetOpcode",
"::",
"LIFETIME_END",
")",
"continue",
";",
"bool",
"Store",
"=",
"false",
";",
"if",
"(",
"MI",
"->",
"isInlineAsm",
"(",
")",
"||",
"!",
"MI",
"->",
"isSafeToMove",
"(",
"nullptr",
",",
"Store",
")",
")",
"continue",
";",
"bool",
"AllDead",
"=",
"true",
";",
"SmallVector",
"<",
"unsigned",
",",
"<NUM_LIT>",
">",
"Regs",
";",
"for",
"(",
"const",
"MachineOperand",
"&",
"MO",
":",
"MI",
"->",
"operands",
"(",
")",
")",
"{",
"if",
"(",
"!",
"MO",
".",
"isReg",
"(",
")",
"||",
"!",
"MO",
".",
"isDef",
"(",
")",
")",
"continue",
";",
"Register",
"R",
"=",
"MO",
".",
"getReg",
"(",
")",
";",
"if",
"(",
"!",
"R",
".",
"isVirtual",
"(",
")",
"||",
"!",
"MRI",
"->",
"use_nodbg_empty",
"(",
"R",
")",
")",
"{",
"AllDead",
"=",
"false",
";",
"break",
";",
"}",
"Regs",
".",
"push_back",
"(",
"R",
")",
";",
"}",
"if",
"(",
"!",
"AllDead",
")",
"continue",
";",
"B",
"->",
"erase",
"(",
"MI",
")",
";",
"for",
"(",
"unsigned",
"I",
"=",
"<NUM_LIT>",
",",
"N",
"=",
"Regs",
".",
"size",
"(",
")",
";",
"I",
"!=",
"N",
";",
"++",
"I",
")",
"MRI",
"->",
"markUsesInDebugValueAsUndef",
"(",
"Regs",
"[",
"I",
"]",
")",
";",
"Changed",
"=",
"true",
";",
"}",
"return",
"Changed",
";",
"}"
]
| [
"Remove",
"all",
"dead",
"instructions",
"between",
"the",
"I",
"and",
"E",
"."
]
|
LLVM | ARM | CPP | next_suggestion | CPU | 8,638 | [
"if",
"(",
"IsLegalMask",
"(",
"<NUM_LIT>",
")",
")",
"return",
"UseMask",
"(",
"<NUM_LIT>",
")",
";"
]
| [
"if",
"(",
"ExpandedMask",
"==",
"~",
"<NUM_LIT>",
"U",
")",
"return",
"TLO",
".",
"CombineTo",
"(",
"Op",
",",
"Op",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
";",
"auto",
"IsLegalMask",
"=",
"[",
"ShrunkMask",
",",
"ExpandedMask",
"]",
"(",
"unsigned",
"Mask",
")",
"->",
"bool",
"{",
"return",
"(",
"ShrunkMask",
"&",
"Mask",
")",
"==",
"ShrunkMask",
"&&",
"(",
"~",
"ExpandedMask",
"&",
"Mask",
")",
"==",
"<NUM_LIT>",
";",
"}",
";",
"auto",
"UseMask",
"=",
"[",
"Mask",
",",
"Op",
",",
"VT",
",",
"&",
"TLO",
"]",
"(",
"unsigned",
"NewMask",
")",
"->",
"bool",
"{",
"if",
"(",
"NewMask",
"==",
"Mask",
")",
"return",
"true",
";",
"SDLoc",
"DL",
"(",
"Op",
")",
";",
"SDValue",
"NewC",
"=",
"TLO",
".",
"DAG",
".",
"getConstant",
"(",
"NewMask",
",",
"DL",
",",
"VT",
")",
";",
"SDValue",
"NewOp",
"=",
"TLO",
".",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"AND",
",",
"DL",
",",
"VT",
",",
"Op",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"NewC",
")",
";",
"return",
"TLO",
".",
"CombineTo",
"(",
"Op",
",",
"NewOp",
")",
";",
"}",
";",
"if",
"(",
"IsLegalMask",
"(",
"<NUM_LIT>",
")",
")",
"return",
"UseMask",
"(",
"<NUM_LIT>",
")",
";"
]
|
LLVM | AMDGPU | CPP | next_suggestion | GPU | 8,639 | [
"}"
]
| [
"bool",
"AMDGPUDAGToDAGISel",
"::",
"SelectADDRVTX_READ",
"(",
"SDValue",
"Addr",
",",
"SDValue",
"&",
"Base",
",",
"SDValue",
"&",
"Offset",
")",
"{",
"return",
"false",
";"
]
|
LLVM | Hexagon | TD | next_suggestion | DSP | 8,640 | [
"let",
"opExtentBits",
"=",
"<NUM_LIT>",
";"
]
| [
"def",
"L4_loadruh_ur",
":",
"HInst",
"<",
"(",
"outs",
"IntRegs",
":",
"$",
"Rd32",
")",
",",
"(",
"ins",
"IntRegs",
":",
"$",
"Rt32",
",",
"u2_0Imm",
":",
"$",
"Ii",
",",
"u32_0Imm",
":",
"$",
"II",
")",
",",
"<STR_LIT>",
",",
"tc_bab0eed9",
",",
"TypeLD",
">",
",",
"Enc_4f677b",
",",
"AddrModeRel",
",",
"ImmRegShl",
"{",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"hasNewValue",
"=",
"<NUM_LIT>",
";",
"let",
"opNewValue",
"=",
"<NUM_LIT>",
";",
"let",
"addrMode",
"=",
"BaseLongOffset",
";",
"let",
"accessSize",
"=",
"HalfWordAccess",
";",
"let",
"mayLoad",
"=",
"<NUM_LIT>",
";",
"let",
"isExtended",
"=",
"<NUM_LIT>",
";",
"let",
"CextOpcode",
"=",
"<STR_LIT>",
";",
"let",
"InputType",
"=",
"<STR_LIT>",
";",
"let",
"DecoderNamespace",
"=",
"<STR_LIT>",
";",
"let",
"isExtendable",
"=",
"<NUM_LIT>",
";",
"let",
"opExtendable",
"=",
"<NUM_LIT>",
";",
"let",
"isExtentSigned",
"=",
"<NUM_LIT>",
";"
]
|
LLVM | Hexagon | TD | next_suggestion | DSP | 8,641 | [
"let",
"hasNewValue",
"=",
"<NUM_LIT>",
";"
]
| [
"def",
"A2_addh_h16_sat_ll",
":",
"HInst",
"<",
"(",
"outs",
"IntRegs",
":",
"$",
"Rd32",
")",
",",
"(",
"ins",
"IntRegs",
":",
"$",
"Rt32",
",",
"IntRegs",
":",
"$",
"Rs32",
")",
",",
"<STR_LIT>",
",",
"tc_779080bf",
",",
"TypeALU64",
">",
",",
"Enc_bd6011",
"{",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";"
]
|
LLVM | Mips | TD | stmt_completion | CPU | 8,642 | [
",",
"FCUN_D_DESC",
";"
]
| [
"def",
"FCUN_D",
":",
"FCUN_D_ENC"
]
|
GCC | nds32 | CPP | next_suggestion | CPU | 8,643 | [
"}"
]
| [
"if",
"(",
"CONSTANT_P",
"(",
"src",
")",
")",
"split_const",
"(",
"src",
",",
"&",
"base",
",",
"&",
"addend",
")",
";",
"if",
"(",
"SYMBOL_REF_TLS_MODEL",
"(",
"base",
")",
"==",
"TLS_MODEL_LOCAL_EXEC",
")",
"src",
"=",
"nds32_legitimize_tls_address",
"(",
"src",
")",
";",
"else",
"{",
"src",
"=",
"nds32_legitimize_tls_address",
"(",
"base",
")",
";",
"if",
"(",
"addend",
"!=",
"const0_rtx",
")",
"{",
"src",
"=",
"gen_rtx_PLUS",
"(",
"SImode",
",",
"src",
",",
"addend",
")",
";",
"src",
"=",
"force_operand",
"(",
"src",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
";",
"}",
"}",
"emit_move_insn",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"src",
")",
";"
]
|
GCC | mips | CPP | next_suggestion | CPU | 8,644 | [
"return",
"gen_rtx_PARALLEL",
"(",
"VOIDmode",
",",
"gen_rtvec_v",
"(",
"nunits",
",",
"elts",
")",
")",
";"
]
| [
"int",
"nsets",
"=",
"nunits",
"/",
"<NUM_LIT>",
";",
"rtx",
"elts",
"[",
"MAX_VECT_LEN",
"]",
";",
"int",
"set",
"=",
"<NUM_LIT>",
";",
"int",
"i",
",",
"j",
";",
"for",
"(",
"j",
"=",
"<NUM_LIT>",
";",
"j",
"<",
"nsets",
";",
"j",
"++",
",",
"set",
"=",
"<NUM_LIT>",
"*",
"j",
")",
"for",
"(",
"i",
"=",
"<NUM_LIT>",
";",
"i",
"<",
"<NUM_LIT>",
";",
"i",
"++",
")",
"elts",
"[",
"set",
"+",
"i",
"]",
"=",
"GEN_INT",
"(",
"set",
"+",
"(",
"(",
"val",
">>",
"(",
"<NUM_LIT>",
"*",
"i",
")",
")",
"&",
"<NUM_LIT>",
")",
")",
";"
]
|
LLVM | X86 | TD | program_repair | CPU | 8,645 | [
"<FIXS>",
"(",
"implicit",
"EFLAGS",
")",
"]",
">",
",",
"Sched",
"[",
"WriteALULd",
",",
"WriteRMW",
"]",
">",
";",
"<FIXE>"
]
| [
":",
"BinOpMI8",
"mnemonic",
",",
"typeinfo",
",",
"f",
",",
"[",
"(",
"store",
"(",
"opnode",
"(",
"load",
"addr",
":",
"$",
"dst",
")",
",",
"typeinfo",
".",
"Imm8Operator",
":",
"$",
"src",
")",
",",
"addr",
":",
"$",
"dst",
")",
",",
"<BUGS>",
"(",
"implicit",
"EFLAGS",
")",
"]",
">",
";",
"<BUGE>",
"class",
"BinOpMI8_RMW_FF",
"string",
"mnemonic",
",",
"X86TypeInfo",
"typeinfo",
","
]
|
LLVM | WebAssembly | CPP | stmt_completion | Virtual ISA | 8,646 | [
"Constraint",
",",
"VT",
")",
";"
]
| [
"if",
"(",
"VT",
".",
"getSizeInBits",
"(",
")",
"==",
"<NUM_LIT>",
")",
"return",
"std",
"::",
"make_pair",
"(",
"<NUM_LIT>",
"U",
",",
"&",
"WebAssembly",
"::",
"V128RegClass",
")",
";",
"}",
"if",
"(",
"VT",
".",
"isInteger",
"(",
")",
"&&",
"!",
"VT",
".",
"isVector",
"(",
")",
")",
"{",
"if",
"(",
"VT",
".",
"getSizeInBits",
"(",
")",
"<=",
"<NUM_LIT>",
")",
"return",
"std",
"::",
"make_pair",
"(",
"<NUM_LIT>",
"U",
",",
"&",
"WebAssembly",
"::",
"I32RegClass",
")",
";",
"if",
"(",
"VT",
".",
"getSizeInBits",
"(",
")",
"<=",
"<NUM_LIT>",
")",
"return",
"std",
"::",
"make_pair",
"(",
"<NUM_LIT>",
"U",
",",
"&",
"WebAssembly",
"::",
"I64RegClass",
")",
";",
"}",
"break",
";",
"default",
":",
"break",
";",
"}",
"}",
"return",
"TargetLowering",
"::",
"getRegForInlineAsmConstraint",
"(",
"TRI",
","
]
|
LLVM | WebAssembly | CPP | next_suggestion | Virtual ISA | 8,647 | [
"if",
"(",
"MO",
".",
"isReg",
"(",
")",
")",
"{"
]
| [
"auto",
"RegOpcode",
"=",
"OutMI",
".",
"getOpcode",
"(",
")",
";",
"auto",
"StackOpcode",
"=",
"WebAssembly",
"::",
"getStackOpcode",
"(",
"RegOpcode",
")",
";",
"assert",
"(",
"StackOpcode",
"!=",
"-",
"<NUM_LIT>",
"&&",
"<STR_LIT>",
"Failed to stackify instruction",
"<STR_LIT>",
")",
";",
"OutMI",
".",
"setOpcode",
"(",
"StackOpcode",
")",
";",
"for",
"(",
"auto",
"I",
"=",
"OutMI",
".",
"getNumOperands",
"(",
")",
";",
"I",
";",
"--",
"I",
")",
"{",
"auto",
"&",
"MO",
"=",
"OutMI",
".",
"getOperand",
"(",
"I",
"-",
"<NUM_LIT>",
")",
";"
]
|
GCC | sh | CPP | stmt_completion | CPU | 8,648 | [
"<NUM_LIT>",
";"
]
| [
"if",
"(",
"TARGET_SH4",
")",
"{",
"assembler_dialect",
"=",
"<NUM_LIT>",
";",
"sh_cpu",
"=",
"PROCESSOR_SH4",
";",
"}",
"if",
"(",
"TARGET_SH4A",
")",
"{",
"assembler_dialect",
"=",
"<NUM_LIT>",
";",
"sh_cpu",
"=",
"PROCESSOR_SH4A",
";",
"}",
"if",
"(",
"TARGET_SH5",
")",
"{",
"sh_cpu",
"=",
"PROCESSOR_SH5",
";",
"target_flags",
"|=",
"MASK_ALIGN_DOUBLE",
";",
"if",
"(",
"TARGET_SHMEDIA_FPU",
")",
"target_flags",
"|=",
"MASK_FMOVD",
";",
"if",
"(",
"TARGET_SHMEDIA",
")",
"{",
"flag_delayed_branch",
"=",
"<NUM_LIT>",
";",
"target_flags",
"&=",
"~",
"MASK_RELAX",
";",
"flag_if_conversion2",
"=",
"<NUM_LIT>",
";",
"if",
"(",
"!",
"strcmp",
"(",
"sh_div_str",
",",
"<STR_LIT>",
"call",
"<STR_LIT>",
")",
")",
"sh_div_strategy",
"=",
"SH_DIV_CALL",
";",
"else",
"if",
"(",
"!",
"strcmp",
"(",
"sh_div_str",
",",
"<STR_LIT>",
"call2",
"<STR_LIT>",
")",
")",
"sh_div_strategy",
"=",
"SH_DIV_CALL2",
";",
"if",
"(",
"!",
"strcmp",
"(",
"sh_div_str",
",",
"<STR_LIT>",
"fp",
"<STR_LIT>",
")",
"&&",
"TARGET_FPU_ANY",
")",
"sh_div_strategy",
"=",
"SH_DIV_FP",
";",
"else",
"if",
"(",
"!",
"strcmp",
"(",
"sh_div_str",
",",
"<STR_LIT>",
"inv",
"<STR_LIT>",
")",
")",
"sh_div_strategy",
"=",
"SH_DIV_INV",
";",
"else",
"if",
"(",
"!",
"strcmp",
"(",
"sh_div_str",
",",
"<STR_LIT>",
"inv:minlat",
"<STR_LIT>",
")",
")",
"sh_div_strategy",
"=",
"SH_DIV_INV_MINLAT",
";",
"else",
"if",
"(",
"!",
"strcmp",
"(",
"sh_div_str",
",",
"<STR_LIT>",
"inv20u",
"<STR_LIT>",
")",
")",
"sh_div_strategy",
"=",
"SH_DIV_INV20U",
";",
"else",
"if",
"(",
"!",
"strcmp",
"(",
"sh_div_str",
",",
"<STR_LIT>",
"inv20l",
"<STR_LIT>",
")",
")",
"sh_div_strategy",
"=",
"SH_DIV_INV20L",
";",
"else",
"if",
"(",
"!",
"strcmp",
"(",
"sh_div_str",
",",
"<STR_LIT>",
"inv:call2",
"<STR_LIT>",
")",
")",
"sh_div_strategy",
"=",
"SH_DIV_INV_CALL2",
";",
"else",
"if",
"(",
"!",
"strcmp",
"(",
"sh_div_str",
",",
"<STR_LIT>",
"inv:call",
"<STR_LIT>",
")",
")",
"sh_div_strategy",
"=",
"SH_DIV_INV_CALL",
";",
"else",
"if",
"(",
"!",
"strcmp",
"(",
"sh_div_str",
",",
"<STR_LIT>",
"inv:fp",
"<STR_LIT>",
")",
")",
"{",
"if",
"(",
"TARGET_FPU_ANY",
")",
"sh_div_strategy",
"=",
"SH_DIV_INV_FP",
";",
"else",
"sh_div_strategy",
"=",
"SH_DIV_INV",
";",
"}",
"TARGET_CBRANCHDI4",
"=",
"<NUM_LIT>",
";",
"flag_dwarf2_cfi_asm",
"=",
"<NUM_LIT>",
";",
"}",
"}",
"else",
"{",
"targetm",
".",
"asm_out",
".",
"aligned_op",
".",
"di",
"=",
"NULL",
";",
"targetm",
".",
"asm_out",
".",
"unaligned_op",
".",
"di",
"=",
"NULL",
";",
"}",
"if",
"(",
"!",
"(",
"TARGET_SH3",
"||",
"TARGET_SH5",
")",
"&&",
"TARGET_USERMODE",
")",
"TARGET_USERMODE",
"=",
"false",
";",
"if",
"(",
"TARGET_SH1",
")",
"{",
"if",
"(",
"!",
"strcmp",
"(",
"sh_div_str",
",",
"<STR_LIT>",
"call-div1",
"<STR_LIT>",
")",
")",
"sh_div_strategy",
"=",
"SH_DIV_CALL_DIV1",
";",
"else",
"if",
"(",
"!",
"strcmp",
"(",
"sh_div_str",
",",
"<STR_LIT>",
"call-fp",
"<STR_LIT>",
")",
"&&",
"(",
"TARGET_FPU_DOUBLE",
"||",
"TARGET_FPU_SINGLE_ONLY",
"||",
"(",
"TARGET_SHCOMPACT",
"&&",
"TARGET_FPU_ANY",
")",
")",
")",
"sh_div_strategy",
"=",
"SH_DIV_CALL_FP",
";",
"else",
"if",
"(",
"!",
"strcmp",
"(",
"sh_div_str",
",",
"<STR_LIT>",
"call-table",
"<STR_LIT>",
")",
"&&",
"TARGET_DYNSHIFT",
")",
"sh_div_strategy",
"=",
"SH_DIV_CALL_TABLE",
";",
"else",
"if",
"(",
"TARGET_HARD_SH4",
")",
"sh_div_strategy",
"=",
"SH_DIV_CALL_TABLE",
";",
"else",
"if",
"(",
"TARGET_SH2A",
")",
"sh_div_strategy",
"=",
"SH_DIV_INTRINSIC",
";",
"else",
"if",
"(",
"TARGET_SHCOMPACT",
"&&",
"TARGET_FPU_ANY",
")",
"sh_div_strategy",
"=",
"SH_DIV_CALL_FP",
";",
"else",
"sh_div_strategy",
"=",
"SH_DIV_CALL_DIV1",
";",
"}",
"if",
"(",
"!",
"TARGET_SH1",
")",
"TARGET_PRETEND_CMOVE",
"=",
"<NUM_LIT>",
";",
"if",
"(",
"sh_divsi3_libfunc",
"[",
"<NUM_LIT>",
"]",
")",
";",
"else",
"if",
"(",
"TARGET_DIVIDE_CALL_FP",
")",
"sh_divsi3_libfunc",
"=",
"<STR_LIT>",
"__sdivsi3_i4",
"<STR_LIT>",
";",
"else",
"if",
"(",
"TARGET_DIVIDE_CALL_TABLE",
")",
"sh_divsi3_libfunc",
"=",
"<STR_LIT>",
"__sdivsi3_i4i",
"<STR_LIT>",
";",
"else",
"if",
"(",
"TARGET_SH5",
")",
"sh_divsi3_libfunc",
"=",
"<STR_LIT>",
"__sdivsi3_1",
"<STR_LIT>",
";",
"else",
"sh_divsi3_libfunc",
"=",
"<STR_LIT>",
"__sdivsi3",
"<STR_LIT>",
";",
"if",
"(",
"sh_branch_cost",
"==",
"-",
"<NUM_LIT>",
")",
"{",
"sh_branch_cost",
"=",
"<NUM_LIT>",
";",
"}",
"if",
"(",
"!",
"global_options_set",
".",
"x_TARGET_ZDCBRANCH",
"&&",
"TARGET_HARD_SH4",
")",
"TARGET_ZDCBRANCH",
"=",
"<NUM_LIT>",
";",
"for",
"(",
"regno",
"=",
"<NUM_LIT>",
";",
"regno",
"<",
"FIRST_PSEUDO_REGISTER",
";",
"regno",
"++",
")",
"if",
"(",
"!",
"VALID_REGISTER_P",
"(",
"regno",
")",
")",
"sh_register_names",
"[",
"regno",
"]",
"[",
"<NUM_LIT>",
"]",
"=",
"'",
"\\0",
"'",
";",
"for",
"(",
"regno",
"=",
"<NUM_LIT>",
";",
"regno",
"<",
"ADDREGNAMES_SIZE",
";",
"regno",
"++",
")",
"if",
"(",
"!",
"VALID_REGISTER_P",
"(",
"ADDREGNAMES_REGNO",
"(",
"regno",
")",
")",
")",
"sh_additional_register_names",
"[",
"regno",
"]",
"[",
"<NUM_LIT>",
"]",
"=",
"'",
"\\0",
"'",
";",
"if",
"(",
"(",
"flag_pic",
"&&",
"!",
"TARGET_PREFERGOT",
")",
"||",
"(",
"TARGET_SHMEDIA",
"&&",
"!",
"TARGET_PT_FIXED",
")",
")",
"flag_no_function_cse",
"=",
"<NUM_LIT>",
";",
"if",
"(",
"targetm",
".",
"small_register_classes_for_mode_p",
"(",
"VOIDmode",
")",
")",
"{",
"if",
"(",
"!",
"TARGET_HARD_SH4",
"||",
"flag_pic",
")",
"flag_schedule_insns",
"=",
"<NUM_LIT>",
";",
"else",
"if",
"(",
"flag_exceptions",
")",
"{",
"if",
"(",
"flag_schedule_insns",
"&&",
"global_options_set",
".",
"x_flag_schedule_insns",
")",
"warning",
"(",
"<NUM_LIT>",
",",
"<STR_LIT>",
"ignoring -fschedule-insns because of exception ",
"<STR_LIT>",
"<STR_LIT>",
"handling bug",
"<STR_LIT>",
")",
";",
"flag_schedule_insns",
"=",
"<NUM_LIT>",
";",
"}",
"else",
"if",
"(",
"flag_schedule_insns",
"&&",
"!",
"global_options_set",
".",
"x_flag_schedule_insns",
")",
"flag_schedule_insns",
"="
]
|
GCC | rs6000 | MD | next_suggestion | CPU | 8,649 | [
"(",
"clobber",
"(",
"reg",
":",
"GPR",
"CA_REGNO",
")",
")",
"]",
")",
"]"
]
| [
"(",
"plus",
":",
"GPR",
"(",
"plus",
":",
"GPR",
"(",
"match_operand",
":",
"GPR",
"<NUM_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"GPR",
"<NUM_LIT>",
"<STR_LIT>",
")",
")",
"(",
"reg",
":",
"GPR",
"CA_REGNO",
")",
")",
")"
]
|
LLVM | X86 | CPP | stmt_completion | CPU | 8,650 | [
"<NUM_LIT>",
",",
"MVT",
"::",
"i32",
")",
";"
]
| [
"AM",
".",
"Base_Reg",
";",
"Scale",
"=",
"getI8Imm",
"(",
"AM",
".",
"Scale",
")",
";",
"Index",
"=",
"AM",
".",
"IndexReg",
";",
"if",
"(",
"AM",
".",
"GV",
")",
"Disp",
"=",
"CurDAG",
"->",
"getTargetGlobalAddress",
"(",
"AM",
".",
"GV",
",",
"DebugLoc",
"(",
")",
",",
"MVT",
"::",
"i32",
",",
"AM",
".",
"Disp",
",",
"AM",
".",
"SymbolFlags",
")",
";",
"else",
"if",
"(",
"AM",
".",
"CP",
")",
"Disp",
"=",
"CurDAG",
"->",
"getTargetConstantPool",
"(",
"AM",
".",
"CP",
",",
"MVT",
"::",
"i32",
",",
"AM",
".",
"Align",
",",
"AM",
".",
"Disp",
",",
"AM",
".",
"SymbolFlags",
")",
";",
"else",
"if",
"(",
"AM",
".",
"ES",
")",
"Disp",
"=",
"CurDAG",
"->",
"getTargetExternalSymbol",
"(",
"AM",
".",
"ES",
",",
"MVT",
"::",
"i32",
",",
"AM",
".",
"SymbolFlags",
")",
";",
"else",
"if",
"(",
"AM",
".",
"JT",
"!=",
"-",
"<NUM_LIT>",
")",
"Disp",
"=",
"CurDAG",
"->",
"getTargetJumpTable",
"(",
"AM",
".",
"JT",
",",
"MVT",
"::",
"i32",
",",
"AM",
".",
"SymbolFlags",
")",
";",
"else",
"if",
"(",
"AM",
".",
"BlockAddr",
")",
"Disp",
"=",
"CurDAG",
"->",
"getBlockAddress",
"(",
"AM",
".",
"BlockAddr",
",",
"MVT",
"::",
"i32",
",",
"true",
",",
"AM",
".",
"SymbolFlags",
")",
";",
"else",
"Disp",
"=",
"CurDAG",
"->",
"getTargetConstant",
"(",
"AM",
".",
"Disp",
",",
"MVT",
"::",
"i32",
")",
";",
"if",
"(",
"AM",
".",
"Segment",
".",
"getNode",
"(",
")",
")",
"Segment",
"=",
"AM",
".",
"Segment",
";",
"else",
"Segment",
"=",
"CurDAG",
"->",
"getRegister",
"("
]
|
GCC | arm | CPP | stmt_completion | CPU | 8,651 | [
"_",
"base",
")",
"{"
]
| [
"_",
"_",
"arm_vldrhq_u32",
"(",
"uint16_t",
"const",
"*",
"_"
]
|
LLVM | WebAssembly | CPP | stmt_completion | Virtual ISA | 8,652 | [
"Def",
",",
"*",
"TRI",
")",
";"
]
| [
"static",
"MachineInstr",
"*",
"RematerializeCheapDef",
"(",
"unsigned",
"Reg",
",",
"MachineOperand",
"&",
"Op",
",",
"MachineInstr",
"&",
"Def",
",",
"MachineBasicBlock",
"&",
"MBB",
",",
"MachineBasicBlock",
"::",
"instr_iterator",
"Insert",
",",
"LiveIntervals",
"&",
"LIS",
",",
"WebAssemblyFunctionInfo",
"&",
"MFI",
",",
"MachineRegisterInfo",
"&",
"MRI",
",",
"const",
"WebAssemblyInstrInfo",
"*",
"TII",
",",
"const",
"WebAssemblyRegisterInfo",
"*",
"TRI",
")",
"{",
"LLVM_DEBUG",
"(",
"dbgs",
"(",
")",
"<<",
"<STR_LIT>",
"Rematerializing cheap def: ",
"<STR_LIT>",
";",
"Def",
".",
"dump",
"(",
")",
")",
";",
"LLVM_DEBUG",
"(",
"dbgs",
"(",
")",
"<<",
"<STR_LIT>",
" - for use in ",
"<STR_LIT>",
";",
"Op",
".",
"getParent",
"(",
")",
"->",
"dump",
"(",
")",
")",
";",
"unsigned",
"NewReg",
"=",
"MRI",
".",
"createVirtualRegister",
"(",
"MRI",
".",
"getRegClass",
"(",
"Reg",
")",
")",
";",
"TII",
"->",
"reMaterialize",
"(",
"MBB",
",",
"Insert",
",",
"NewReg",
",",
"<NUM_LIT>",
","
]
|
LLVM | Hexagon | TD | next_suggestion | DSP | 8,653 | [
"let",
"accessSize",
"=",
"ByteAccess",
";"
]
| [
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"isPredicated",
"=",
"<NUM_LIT>",
";",
"let",
"isPredicatedFalse",
"=",
"<NUM_LIT>",
";",
"let",
"hasNewValue",
"=",
"<NUM_LIT>",
";",
"let",
"opNewValue",
"=",
"<NUM_LIT>",
";",
"let",
"addrMode",
"=",
"BaseImmOffset",
";"
]
|
LLVM | FISC | CPP | next_suggestion | CPU | 8,654 | [
"MBB",
".",
"erase",
"(",
"ToDelete",
")",
";"
]
| [
"unsigned",
"FISCInstrInfo",
"::",
"RemoveBranch",
"(",
"MachineBasicBlock",
"&",
"MBB",
")",
"const",
"{",
"if",
"(",
"MBB",
".",
"empty",
"(",
")",
")",
"return",
"<NUM_LIT>",
";",
"unsigned",
"NumRemoved",
"=",
"<NUM_LIT>",
";",
"auto",
"I",
"=",
"MBB",
".",
"end",
"(",
")",
";",
"do",
"{",
"--",
"I",
";",
"unsigned",
"Opc",
"=",
"I",
"->",
"getOpcode",
"(",
")",
";",
"if",
"(",
"(",
"Opc",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
"||",
"(",
"Opc",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
")",
"{",
"auto",
"ToDelete",
"=",
"I",
";",
"++",
"I",
";"
]
|
LLVM | ARM | CPP | program_repair | CPU | 8,655 | [
"<FIXS>",
"DAG",
",",
"dl",
",",
"VorrVT",
",",
"VT",
".",
"is128BitVector",
"(",
")",
",",
"<FIXE>"
]
| [
"EVT",
"VorrVT",
";",
"SDValue",
"Val",
"=",
"isNEONModifiedImm",
"(",
"SplatBits",
".",
"getZExtValue",
"(",
")",
",",
"SplatUndef",
".",
"getZExtValue",
"(",
")",
",",
"SplatBitSize",
",",
"<BUGS>",
"DAG",
",",
"VorrVT",
",",
"VT",
".",
"is128BitVector",
"(",
")",
",",
"<BUGE>",
"OtherModImm",
")",
";",
"if",
"(",
"Val",
".",
"getNode",
"(",
")",
")",
"{",
"SDValue",
"Input",
"="
]
|
LLVM | AArch64 | CPP | stmt_completion | CPU | 8,656 | [
")",
";"
]
| [
"llvm_unreachable",
"(",
"<STR_LIT>",
"FIXME: what goes here?",
"<STR_LIT>"
]
|
LLVM | PowerPC | CPP | stmt_completion | CPU | 8,657 | [
";"
]
| [
"bool",
"PPCTTIImpl",
"::",
"useColdCCForColdCall",
"(",
"Function",
"&",
"F",
")",
"{",
"return",
"EnablePPCColdCC"
]
|
GCC | loongarch | CPP | next_suggestion | CPU | 8,658 | [
"return",
"<NUM_LIT>",
";"
]
| [
"case",
"GENERAL_REGS",
":",
"return",
"<NUM_LIT>",
";",
"case",
"FP_REGS",
":"
]
|
LLVM | X86 | CPP | stmt_completion | CPU | 8,659 | [
"=",
"true",
";"
]
| [
"for",
"(",
"auto",
"&",
"I",
":",
"*",
"MBB",
")",
"{",
"if",
"(",
"I",
".",
"isDebugInstr",
"(",
")",
")",
"continue",
";",
"X86",
"::",
"CondCode",
"CC",
"=",
"X86",
"::",
"getCondFromCMov",
"(",
"I",
")",
";",
"if",
"(",
"CC",
"!=",
"X86",
"::",
"COND_INVALID",
"&&",
"!",
"I",
".",
"getFlag",
"(",
"MachineInstr",
"::",
"MIFlag",
"::",
"Unpredictable",
")",
"&&",
"(",
"IncludeLoads",
"||",
"!",
"I",
".",
"mayLoad",
"(",
")",
")",
")",
"{",
"if",
"(",
"Group",
".",
"empty",
"(",
")",
")",
"{",
"FirstCC",
"=",
"CC",
";",
"FirstOppCC",
"=",
"X86",
"::",
"GetOppositeBranchCondition",
"(",
"CC",
")",
";",
"MemOpCC",
"=",
"X86",
"::",
"COND_INVALID",
";",
"FoundNonCMOVInst",
"=",
"false",
";",
"SkipGroup",
"=",
"false",
";",
"}",
"Group",
".",
"push_back",
"(",
"&",
"I",
")",
";",
"if",
"(",
"FoundNonCMOVInst",
"||",
"(",
"CC",
"!=",
"FirstCC",
"&&",
"CC",
"!=",
"FirstOppCC",
")",
")",
"SkipGroup",
"=",
"true",
";",
"if",
"(",
"I",
".",
"mayLoad",
"(",
")",
")",
"{",
"if",
"(",
"MemOpCC",
"==",
"X86",
"::",
"COND_INVALID",
")",
"MemOpCC",
"=",
"CC",
";",
"else",
"if",
"(",
"CC",
"!=",
"MemOpCC",
")",
"SkipGroup"
]
|
GCC | mcore | MD | stmt_completion | MPU | 8,660 | [
"<STR_LIT>",
")"
]
| [
"(",
"define_constraint",
"<STR_LIT>",
"<STR_LIT>",
"(",
"and",
"(",
"match_code"
]
|
LLVM | AMDGPU | CPP | stmt_completion | GPU | 8,661 | [
"(",
"TruncRes",
")",
";"
]
| [
"Value",
"*",
"ExtOp0",
"=",
"nullptr",
";",
"Value",
"*",
"ExtOp1",
"=",
"nullptr",
";",
"Value",
"*",
"ExtRes",
"=",
"nullptr",
";",
"Value",
"*",
"TruncRes",
"=",
"nullptr",
";",
"if",
"(",
"isSigned",
"(",
"I",
")",
")",
"{",
"ExtOp0",
"=",
"Builder",
".",
"CreateSExt",
"(",
"I",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"I32Ty",
")",
";",
"ExtOp1",
"=",
"Builder",
".",
"CreateSExt",
"(",
"I",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"I32Ty",
")",
";",
"}",
"else",
"{",
"ExtOp0",
"=",
"Builder",
".",
"CreateZExt",
"(",
"I",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"I32Ty",
")",
";",
"ExtOp1",
"=",
"Builder",
".",
"CreateZExt",
"(",
"I",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"I32Ty",
")",
";",
"}",
"ExtRes",
"=",
"copyFlags",
"(",
"I",
",",
"Builder",
".",
"CreateBinOp",
"(",
"I",
".",
"getOpcode",
"(",
")",
",",
"ExtOp0",
",",
"ExtOp1",
")",
")",
";",
"TruncRes",
"=",
"Builder",
".",
"CreateTrunc",
"(",
"ExtRes",
",",
"I",
".",
"getType",
"(",
")",
")",
";",
"I",
".",
"replaceAllUsesWith"
]
|
LLVM | MBlaze | CPP | code_generation | MPU | 8,662 | [
"BitVector",
"MBlazeRegisterInfo",
"::",
"getReservedRegs",
"(",
"const",
"MachineFunction",
"&",
"MF",
")",
"const",
"{",
"BitVector",
"Reserved",
"(",
"getNumRegs",
"(",
")",
")",
";",
"Reserved",
".",
"set",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
";",
"Reserved",
".",
"set",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
";",
"Reserved",
".",
"set",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
";",
"Reserved",
".",
"set",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
";",
"Reserved",
".",
"set",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
";",
"Reserved",
".",
"set",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
";",
"Reserved",
".",
"set",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
";",
"Reserved",
".",
"set",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
";",
"Reserved",
".",
"set",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
";",
"Reserved",
".",
"set",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
";",
"return",
"Reserved",
";",
"}"
]
| [
"getReservedRegs",
"-",
"Returns",
"a",
"bitset",
"indexed",
"by",
"physical",
"register",
"number",
"indicating",
"if",
"a",
"register",
"is",
"a",
"special",
"register",
"that",
"has",
"particular",
"uses",
"and",
"should",
"be",
"considered",
"unavailable",
"at",
"all",
"times",
",",
"e.g",
"."
]
|
LLVM | ARM | CPP | next_suggestion | CPU | 8,663 | [
"}"
]
| [
"bool",
"ARMTargetLowering",
"::",
"shouldExpandAtomicLoadInIR",
"(",
"LoadInst",
"*",
"LI",
")",
"const",
"{",
"unsigned",
"Size",
"=",
"LI",
"->",
"getType",
"(",
")",
"->",
"getPrimitiveSizeInBits",
"(",
")",
";",
"return",
"(",
"Size",
"==",
"<NUM_LIT>",
")",
"&&",
"!",
"Subtarget",
"->",
"isMClass",
"(",
")",
";"
]
|
LLVM | TGSI | CPP | next_suggestion | Virtual ISA | 8,664 | [
"}"
]
| [
"const",
"TGSITargetLowering",
"*",
"getTargetLowering",
"(",
")",
"const",
"override",
"{",
"return",
"&",
"TLInfo",
";"
]
|
GCC | i386 | CPP | next_suggestion | CPU | 8,665 | [
"}"
]
| [
"{",
"<STR_LIT>",
"objectFormat",
"<STR_LIT>",
",",
"cygwin_d_handle_target_object_format",
"}",
",",
"{",
"NULL",
",",
"NULL",
"}",
",",
"}",
";",
"d_add_target_info_handlers",
"(",
"handlers",
")",
";"
]
|
GCC | i386 | MD | stmt_completion | CPU | 8,666 | [
"<STR_LIT>",
"<STR_LIT>",
")"
]
| [
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"ior",
"(",
"eq_attr"
]
|
LLVM | AArch64 | TD | next_suggestion | CPU | 8,667 | [
"}"
]
| [
"def",
"SQRDMULHhhv_8H",
":",
"NeonI_ScalarXIndexedElemArith",
"<",
"<STR_LIT>",
",",
"<NUM_LIT>",
",",
"<STR_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"FPR16",
",",
"FPR16",
",",
"VPR128Lo",
",",
"neon_uimm3_bare",
">",
"{",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"Imm",
"{",
"<NUM_LIT>",
"}",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"Imm",
"{",
"<NUM_LIT>",
"}",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"Imm",
"{",
"<NUM_LIT>",
"}",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"MRm",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";"
]
|
LLVM | XCore | TD | stmt_completion | MPU | 8,668 | [
"<",
"<",
"<NUM_LIT>",
")",
";"
]
| [
"def",
"immUs4",
":",
"PatLeaf",
"<",
"(",
"imm",
")",
",",
"[",
"{",
"uint32_t",
"value",
"=",
"(",
"uint32_t",
")",
"N",
"-",
">",
"getZExtValue",
"(",
")",
";",
"return",
"value",
"%",
"<NUM_LIT>",
"=",
"=",
"<NUM_LIT>",
"&",
"&",
"value",
"/",
"<NUM_LIT>",
"<",
"=",
"<NUM_LIT>",
";",
"}",
"]",
">",
";",
"def",
"immUsNeg",
":",
"PatLeaf",
"<",
"(",
"imm",
")",
",",
"[",
"{",
"return",
"-",
"(",
"(",
"uint32_t",
")",
"N",
"-",
">",
"getZExtValue",
"(",
")",
")",
"<",
"=",
"<NUM_LIT>",
";",
"}",
"]",
">",
";",
"def",
"immUs",
":",
"PatLeaf",
"<",
"(",
"imm",
")",
",",
"[",
"{",
"return",
"(",
"uint32_t",
")",
"N",
"-",
">",
"getZExtValue",
"(",
")",
"<",
"=",
"<NUM_LIT>",
";",
"}",
"]",
">",
";",
"def",
"immU6",
":",
"PatLeaf",
"<",
"(",
"imm",
")",
",",
"[",
"{",
"return",
"(",
"uint32_t",
")",
"N",
"-",
">",
"getZExtValue",
"(",
")",
"<",
"(",
"<NUM_LIT>",
"<",
"<",
"<NUM_LIT>",
")",
";",
"}",
"]",
">",
";",
"def",
"immU10",
":",
"PatLeaf",
"<",
"(",
"imm",
")",
",",
"[",
"{",
"return",
"(",
"uint32_t",
")",
"N",
"-",
">",
"getZExtValue",
"(",
")",
"<",
"(",
"<NUM_LIT>",
"<",
"<",
"<NUM_LIT>",
")",
";",
"}",
"]",
">",
";",
"def",
"immU16",
":",
"PatLeaf",
"<",
"(",
"imm",
")",
",",
"[",
"{",
"return",
"(",
"uint32_t",
")",
"N",
"-",
">",
"getZExtValue",
"(",
")",
"<",
"(",
"<NUM_LIT>"
]
|
LLVM | AArch64 | CPP | stmt_completion | CPU | 8,669 | [
"const",
"{"
]
| [
"unsigned",
"getNumXRegisterReserved",
"(",
")"
]
|
LLVM | ARM | CPP | next_suggestion | CPU | 8,670 | [
"case",
"MCAF_Code64",
":"
]
| [
"IsThumb",
"=",
"true",
";",
"return",
";",
"case",
"MCAF_Code24",
":",
"return",
";",
"case",
"MCAF_Code32",
":",
"IsThumb",
"=",
"false",
";",
"return",
";"
]
|
LLVM | Hexagon | TD | next_suggestion | DSP | 8,671 | [
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";"
]
| [
"def",
"J4_tstbit0_f_jumpnv_t",
":",
"HInst",
"<",
"(",
"outs",
")",
",",
"(",
"ins",
"IntRegs",
":",
"$",
"Ns8",
",",
"b30_2Imm",
":",
"$",
"Ii",
")",
",",
"<STR_LIT>",
",",
"tc_8c945be0",
",",
"TypeNCJ",
">",
",",
"Enc_69d63b",
"{",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";"
]
|
LLVM | AMDGPU | CPP | next_suggestion | GPU | 8,672 | [
"}"
]
| [
"bool",
"NeedSuperRegImpOperand",
"=",
"e",
">",
"<NUM_LIT>",
";",
"unsigned",
"Lane",
"=",
"RegOffset",
"/",
"<NUM_LIT>",
";",
"unsigned",
"LaneE",
"=",
"(",
"RegOffset",
"+",
"EltSize",
")",
"/",
"<NUM_LIT>",
";",
"for",
"(",
";",
"Lane",
"!=",
"LaneE",
";",
"++",
"Lane",
")",
"{",
"bool",
"IsSubReg",
"=",
"e",
">",
"<NUM_LIT>",
"||",
"EltSize",
">",
"<NUM_LIT>",
";",
"Register",
"Sub",
"=",
"IsSubReg",
"?",
"Register",
"(",
"getSubReg",
"(",
"ValueReg",
",",
"getSubRegFromChannel",
"(",
"Lane",
")",
")",
")",
":",
"ValueReg",
";",
"auto",
"MIB",
"=",
"spillVGPRtoAGPR",
"(",
"ST",
",",
"MBB",
",",
"MI",
",",
"Index",
",",
"Lane",
",",
"Sub",
",",
"IsKill",
")",
";",
"if",
"(",
"!",
"MIB",
".",
"getInstr",
"(",
")",
")",
"break",
";",
"if",
"(",
"NeedSuperRegDef",
"||",
"(",
"IsSubReg",
"&&",
"IsStore",
"&&",
"Lane",
"==",
"<NUM_LIT>",
")",
")",
"{",
"MIB",
".",
"addReg",
"(",
"ValueReg",
",",
"RegState",
"::",
"ImplicitDefine",
")",
";",
"NeedSuperRegDef",
"=",
"false",
";",
"}",
"if",
"(",
"IsSubReg",
"||",
"NeedSuperRegImpOperand",
")",
"{",
"NeedSuperRegImpOperand",
"=",
"true",
";",
"unsigned",
"State",
"=",
"SrcDstRegState",
";",
"if",
"(",
"Lane",
"+",
"<NUM_LIT>",
"!=",
"LaneE",
")",
"State",
"&=",
"~",
"RegState",
"::",
"Kill",
";",
"MIB",
".",
"addReg",
"(",
"ValueReg",
",",
"RegState",
"::",
"Implicit",
"|",
"State",
")",
";",
"}",
"}",
"if",
"(",
"Lane",
"==",
"LaneE",
")",
"continue",
";",
"unsigned",
"RemRegOffset",
"=",
"Lane",
"*",
"<NUM_LIT>",
";",
"unsigned",
"RemEltSize",
"=",
"EltSize",
"-",
"(",
"RemRegOffset",
"-",
"RegOffset",
")",
";",
"if",
"(",
"RemEltSize",
"!=",
"EltSize",
")",
"{",
"assert",
"(",
"IsFlat",
"&&",
"EltSize",
">",
"<NUM_LIT>",
")",
";",
"unsigned",
"NumRegs",
"=",
"RemEltSize",
"/",
"<NUM_LIT>",
";",
"SubReg",
"=",
"Register",
"(",
"getSubReg",
"(",
"ValueReg",
",",
"getSubRegFromChannel",
"(",
"RemRegOffset",
"/",
"<NUM_LIT>",
",",
"NumRegs",
")",
")",
")",
";",
"unsigned",
"Opc",
"=",
"getFlatScratchSpillOpcode",
"(",
"TII",
",",
"LoadStoreOp",
",",
"RemEltSize",
")",
";",
"Desc",
"=",
"&",
"TII",
"->",
"get",
"(",
"Opc",
")",
";",
"}",
"unsigned",
"FinalReg",
"=",
"SubReg",
";",
"if",
"(",
"IsAGPR",
")",
"{",
"assert",
"(",
"EltSize",
"==",
"<NUM_LIT>",
")",
";",
"if",
"(",
"!",
"TmpReg",
")",
"{",
"assert",
"(",
"RS",
"&&",
"<STR_LIT>",
"Needs to have RegScavenger to spill an AGPR!",
"<STR_LIT>",
")",
";",
"TmpReg",
"=",
"RS",
"->",
"scavengeRegister",
"(",
"&",
"AMDGPU",
"::",
"VGPR_32RegClass",
",",
"MI",
",",
"<NUM_LIT>",
")",
";",
"RS",
"->",
"setRegUsed",
"(",
"TmpReg",
")",
";",
"}",
"if",
"(",
"IsStore",
")",
"{",
"auto",
"AccRead",
"=",
"BuildMI",
"(",
"MBB",
",",
"MI",
",",
"DL",
",",
"TII",
"->",
"get",
"(",
"AMDGPU",
"::",
"V_ACCVGPR_READ_B32_e64",
")",
",",
"TmpReg",
")",
".",
"addReg",
"(",
"SubReg",
",",
"getKillRegState",
"(",
"IsKill",
")",
")",
";",
"if",
"(",
"NeedSuperRegDef",
")",
"AccRead",
".",
"addReg",
"(",
"ValueReg",
",",
"RegState",
"::",
"ImplicitDefine",
")",
";",
"AccRead",
"->",
"setAsmPrinterFlag",
"(",
"MachineInstr",
"::",
"ReloadReuse",
")",
";",
"}",
"SubReg",
"=",
"TmpReg",
";",
"}",
"MachinePointerInfo",
"PInfo",
"=",
"BasePtrInfo",
".",
"getWithOffset",
"(",
"RemRegOffset",
")",
";",
"MachineMemOperand",
"*",
"NewMMO",
"=",
"MF",
"->",
"getMachineMemOperand",
"(",
"PInfo",
",",
"MMO",
"->",
"getFlags",
"(",
")",
",",
"RemEltSize",
",",
"commonAlignment",
"(",
"Alignment",
",",
"RemRegOffset",
")",
")",
";",
"auto",
"MIB",
"=",
"BuildMI",
"(",
"MBB",
",",
"MI",
",",
"DL",
",",
"*",
"Desc",
")",
".",
"addReg",
"(",
"SubReg",
",",
"getDefRegState",
"(",
"!",
"IsStore",
")",
"|",
"getKillRegState",
"(",
"IsKill",
")",
")",
";",
"if",
"(",
"!",
"IsFlat",
")",
"MIB",
".",
"addReg",
"(",
"FuncInfo",
"->",
"getScratchRSrcReg",
"(",
")",
")",
";",
"if",
"(",
"SOffset",
"==",
"AMDGPU",
"::",
"NoRegister",
")",
"{",
"if",
"(",
"!",
"IsFlat",
")",
"MIB",
".",
"addImm",
"(",
"<NUM_LIT>",
")",
";",
"}",
"else",
"{",
"MIB",
".",
"addReg",
"(",
"SOffset",
",",
"SOffsetRegState",
")",
";",
"}",
"MIB",
".",
"addImm",
"(",
"Offset",
"+",
"RemRegOffset",
")",
".",
"addImm",
"(",
"<NUM_LIT>",
")",
";",
"if",
"(",
"!",
"IsFlat",
")",
"MIB",
".",
"addImm",
"(",
"<NUM_LIT>",
")",
".",
"addImm",
"(",
"<NUM_LIT>",
")",
";",
"MIB",
".",
"addMemOperand",
"(",
"NewMMO",
")",
";",
"if",
"(",
"!",
"IsAGPR",
"&&",
"NeedSuperRegDef",
")",
"MIB",
".",
"addReg",
"(",
"ValueReg",
",",
"RegState",
"::",
"ImplicitDefine",
")",
";",
"if",
"(",
"!",
"IsStore",
"&&",
"TmpReg",
"!=",
"AMDGPU",
"::",
"NoRegister",
")",
"{",
"MIB",
"=",
"BuildMI",
"(",
"MBB",
",",
"MI",
",",
"DL",
",",
"TII",
"->",
"get",
"(",
"AMDGPU",
"::",
"V_ACCVGPR_WRITE_B32_e64",
")",
",",
"FinalReg",
")",
".",
"addReg",
"(",
"TmpReg",
",",
"RegState",
"::",
"Kill",
")",
";",
"MIB",
"->",
"setAsmPrinterFlag",
"(",
"MachineInstr",
"::",
"ReloadReuse",
")",
";",
"}",
"if",
"(",
"NeedSuperRegImpOperand",
")",
"MIB",
".",
"addReg",
"(",
"ValueReg",
",",
"RegState",
"::",
"Implicit",
"|",
"SrcDstRegState",
")",
";",
"}",
"if",
"(",
"ScratchOffsetRegDelta",
"!=",
"<NUM_LIT>",
")",
"{",
"BuildMI",
"(",
"MBB",
",",
"MI",
",",
"DL",
",",
"TII",
"->",
"get",
"(",
"AMDGPU",
"::",
"S_ADD_I32",
")",
",",
"SOffset",
")",
".",
"addReg",
"(",
"SOffset",
")",
".",
"addImm",
"(",
"-",
"ScratchOffsetRegDelta",
")",
";"
]
|
GCC | gcn | MD | program_repair | GPU | 8,673 | [
"<FIXS>",
"(",
"match_operator",
"<NUM_LIT>",
"<STR_LIT>",
"<FIXE>"
]
| [
"(",
"define_insn",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"DI",
"<NUM_LIT>",
"<STR_LIT>",
"\t",
"\t",
"<STR_LIT>",
")",
"(",
"and",
":",
"DI",
"<BUGS>",
"(",
"match_operator",
"<NUM_LIT>",
"<STR_LIT>",
"<BUGE>",
"[",
"(",
"vec_duplicate",
":",
"VCMP_MODE",
"(",
"match_operand",
":",
"SCALAR_MODE",
">",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")"
]
|
GCC | spu | CPP | next_suggestion | MPU | 8,674 | [
"if",
"(",
"p",
"!=",
"nargs",
")",
"{"
]
| [
"tree",
"params",
"=",
"TYPE_ARG_TYPES",
"(",
"TREE_TYPE",
"(",
"decl",
")",
")",
";",
"tree",
"param",
";",
"bool",
"all_scalar",
";",
"unsigned",
"int",
"p",
";",
"all_scalar",
"=",
"true",
";",
"for",
"(",
"param",
"=",
"params",
";",
"param",
"!=",
"void_list_node",
";",
"param",
"=",
"TREE_CHAIN",
"(",
"param",
")",
")",
"if",
"(",
"!",
"SCALAR_TYPE_P",
"(",
"TREE_VALUE",
"(",
"param",
")",
")",
")",
"all_scalar",
"=",
"false",
";",
"for",
"(",
"param",
"=",
"params",
",",
"p",
"=",
"<NUM_LIT>",
";",
"param",
"!=",
"void_list_node",
";",
"param",
"=",
"TREE_CHAIN",
"(",
"param",
")",
",",
"p",
"++",
")",
"{",
"tree",
"var",
",",
"arg_type",
",",
"param_type",
"=",
"TREE_VALUE",
"(",
"param",
")",
";",
"if",
"(",
"p",
">=",
"nargs",
")",
"{",
"error",
"(",
"<STR_LIT>",
"insufficient arguments to overloaded function %s",
"<STR_LIT>",
",",
"desc",
"->",
"name",
")",
";",
"return",
"error_mark_node",
";",
"}",
"var",
"=",
"(",
"*",
"fnargs",
")",
"[",
"p",
"]",
";",
"if",
"(",
"TREE_CODE",
"(",
"var",
")",
"==",
"NON_LVALUE_EXPR",
")",
"var",
"=",
"TREE_OPERAND",
"(",
"var",
",",
"<NUM_LIT>",
")",
";",
"if",
"(",
"TREE_CODE",
"(",
"var",
")",
"==",
"ERROR_MARK",
")",
"return",
"NULL_TREE",
";",
"arg_type",
"=",
"TREE_TYPE",
"(",
"var",
")",
";",
"if",
"(",
"(",
"!",
"SCALAR_TYPE_P",
"(",
"param_type",
")",
"||",
"!",
"SCALAR_TYPE_P",
"(",
"arg_type",
")",
"||",
"(",
"all_scalar",
"&&",
"p",
"==",
"<NUM_LIT>",
")",
")",
"&&",
"!",
"lang_hooks",
".",
"types_compatible_p",
"(",
"param_type",
",",
"arg_type",
")",
")",
"break",
";",
"}",
"if",
"(",
"param",
"==",
"void_list_node",
")",
"{"
]
|
LLVM | ARM | CPP | next_suggestion | CPU | 8,675 | [
"BBUtils",
"->",
"computeAllBlockSizes",
"(",
")",
";"
]
| [
"bool",
"ARMBlockPlacement",
"::",
"runOnMachineFunction",
"(",
"MachineFunction",
"&",
"MF",
")",
"{",
"if",
"(",
"skipFunction",
"(",
"MF",
".",
"getFunction",
"(",
")",
")",
")",
"return",
"false",
";",
"const",
"ARMSubtarget",
"&",
"ST",
"=",
"static_cast",
"<",
"const",
"ARMSubtarget",
"&",
">",
"(",
"MF",
".",
"getSubtarget",
"(",
")",
")",
";",
"if",
"(",
"!",
"ST",
".",
"hasLOB",
"(",
")",
")",
"return",
"false",
";",
"LLVM_DEBUG",
"(",
"dbgs",
"(",
")",
"<<",
"DEBUG_PREFIX",
"<<",
"<STR_LIT>",
"Running on ",
"<STR_LIT>",
"<<",
"MF",
".",
"getName",
"(",
")",
"<<",
"<STR_LIT>",
"\\n",
"<STR_LIT>",
")",
";",
"MLI",
"=",
"&",
"getAnalysis",
"<",
"MachineLoopInfo",
">",
"(",
")",
";",
"TII",
"=",
"static_cast",
"<",
"const",
"ARMBaseInstrInfo",
"*",
">",
"(",
"ST",
".",
"getInstrInfo",
"(",
")",
")",
";",
"BBUtils",
"=",
"std",
"::",
"unique_ptr",
"<",
"ARMBasicBlockUtils",
">",
"(",
"new",
"ARMBasicBlockUtils",
"(",
"MF",
")",
")",
";",
"MF",
".",
"RenumberBlocks",
"(",
")",
";"
]
|
LLVM | AMDGPU | CPP | stmt_completion | GPU | 8,676 | [
"const",
"{"
]
| [
"unsigned",
"getShaderType",
"(",
")"
]
|
GCC | arm | MD | stmt_completion | CPU | 8,677 | [
")",
","
]
| [
"<STR_LIT>",
"{",
"emit_insn",
"(",
"gen_neon_vec_",
"<",
"US",
">",
"shiftl_",
"<",
"V_half",
">",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"simplify_gen_subreg",
"(",
"<",
"V_HALF",
">",
"mode",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"<",
"MODE",
">",
"mode",
",",
"GET_MODE_SIZE",
"(",
"<",
"V_HALF",
">",
"mode",
")"
]
|
LLVM | R600 | CPP | code_generation | GPU | 8,678 | [
"bool",
"SIInsertWaits",
"::",
"runOnMachineFunction",
"(",
"MachineFunction",
"&",
"MF",
")",
"{",
"bool",
"Changes",
"=",
"false",
";",
"TII",
"=",
"static_cast",
"<",
"const",
"SIInstrInfo",
"*",
">",
"(",
"MF",
".",
"getSubtarget",
"(",
")",
".",
"getInstrInfo",
"(",
")",
")",
";",
"TRI",
"=",
"static_cast",
"<",
"const",
"SIRegisterInfo",
"*",
">",
"(",
"MF",
".",
"getSubtarget",
"(",
")",
".",
"getRegisterInfo",
"(",
")",
")",
";",
"MRI",
"=",
"&",
"MF",
".",
"getRegInfo",
"(",
")",
";",
"WaitedOn",
"=",
"ZeroCounts",
";",
"LastIssued",
"=",
"ZeroCounts",
";",
"LastOpcodeType",
"=",
"OTHER",
";",
"memset",
"(",
"&",
"UsedRegs",
",",
"<NUM_LIT>",
",",
"sizeof",
"(",
"UsedRegs",
")",
")",
";",
"memset",
"(",
"&",
"DefinedRegs",
",",
"<NUM_LIT>",
",",
"sizeof",
"(",
"DefinedRegs",
")",
")",
";",
"for",
"(",
"MachineFunction",
"::",
"iterator",
"BI",
"=",
"MF",
".",
"begin",
"(",
")",
",",
"BE",
"=",
"MF",
".",
"end",
"(",
")",
";",
"BI",
"!=",
"BE",
";",
"++",
"BI",
")",
"{",
"MachineBasicBlock",
"&",
"MBB",
"=",
"*",
"BI",
";",
"for",
"(",
"MachineBasicBlock",
"::",
"iterator",
"I",
"=",
"MBB",
".",
"begin",
"(",
")",
",",
"E",
"=",
"MBB",
".",
"end",
"(",
")",
";",
"I",
"!=",
"E",
";",
"++",
"I",
")",
"{",
"if",
"(",
"I",
"->",
"getOpcode",
"(",
")",
"==",
"AMDGPU",
"::",
"S_BARRIER",
")",
"Changes",
"|=",
"insertWait",
"(",
"MBB",
",",
"I",
",",
"LastIssued",
")",
";",
"else",
"Changes",
"|=",
"insertWait",
"(",
"MBB",
",",
"I",
",",
"handleOperands",
"(",
"*",
"I",
")",
")",
";",
"pushInstruction",
"(",
"MBB",
",",
"I",
")",
";",
"}",
"Changes",
"|=",
"insertWait",
"(",
"MBB",
",",
"MBB",
".",
"getFirstTerminator",
"(",
")",
",",
"LastIssued",
")",
";",
"}",
"return",
"Changes",
";",
"}"
]
| [
"runOnMachineFunction",
"-",
"Emit",
"the",
"function",
"body",
"."
]
|
GCC | rs6000 | MD | next_suggestion | CPU | 8,679 | [
"(",
"fix",
":",
"VEC_F",
"(",
"match_operand",
":",
"VEC_F",
"<NUM_LIT>",
"<STR_LIT>",
")",
")",
")",
"]"
]
| [
"(",
"define_expand",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"VEC_F",
"<NUM_LIT>",
"<STR_LIT>",
")"
]
|
GCC | sh | MD | next_suggestion | CPU | 8,680 | [
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
")"
]
| [
"(",
"use",
"(",
"reg",
":",
"SI",
"FPSCR_MODES_REG",
")",
")",
"]",
"<STR_LIT>",
"<STR_LIT>",
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")"
]
|
LLVM | PowerPC | CPP | stmt_completion | CPU | 8,681 | [
",",
"CB",
")",
";"
]
| [
"if",
"(",
"Subtarget",
".",
"useLongCalls",
"(",
")",
"&&",
"!",
"(",
"CB",
"&&",
"CB",
"->",
"isMustTailCall",
"(",
")",
")",
")",
"isTailCall",
"=",
"false",
";",
"else",
"if",
"(",
"Subtarget",
".",
"isSVR4ABI",
"(",
")",
"&&",
"Subtarget",
".",
"isPPC64",
"(",
")",
")",
"isTailCall",
"=",
"IsEligibleForTailCallOptimization_64SVR4",
"(",
"Callee",
",",
"CallConv",
",",
"CB",
",",
"isVarArg",
",",
"Outs",
",",
"Ins",
",",
"DAG",
")",
";",
"else",
"isTailCall",
"=",
"IsEligibleForTailCallOptimization",
"(",
"Callee",
",",
"CallConv",
",",
"isVarArg",
",",
"Ins",
",",
"DAG",
")",
";",
"if",
"(",
"isTailCall",
")",
"{",
"++",
"NumTailCalls",
";",
"if",
"(",
"!",
"getTargetMachine",
"(",
")",
".",
"Options",
".",
"GuaranteedTailCallOpt",
")",
"++",
"NumSiblingCalls",
";",
"assert",
"(",
"(",
"Subtarget",
".",
"isUsingPCRelativeCalls",
"(",
")",
"||",
"isa",
"<",
"GlobalAddressSDNode",
">",
"(",
"Callee",
")",
")",
"&&",
"<STR_LIT>",
"Callee should be an llvm::Function object.",
"<STR_LIT>",
")",
";",
"LLVM_DEBUG",
"(",
"dbgs",
"(",
")",
"<<",
"<STR_LIT>",
"TCO caller: ",
"<STR_LIT>",
"<<",
"DAG",
".",
"getMachineFunction",
"(",
")",
".",
"getName",
"(",
")",
"<<",
"<STR_LIT>",
"\\nTCO callee: ",
"<STR_LIT>",
")",
";",
"LLVM_DEBUG",
"(",
"Callee",
".",
"dump",
"(",
")",
")",
";",
"}",
"}",
"if",
"(",
"!",
"isTailCall",
"&&",
"CB",
"&&",
"CB",
"->",
"isMustTailCall",
"(",
")",
")",
"report_fatal_error",
"(",
"<STR_LIT>",
"failed to perform tail call elimination on a call ",
"<STR_LIT>",
"<STR_LIT>",
"site marked musttail",
"<STR_LIT>",
")",
";",
"if",
"(",
"Subtarget",
".",
"useLongCalls",
"(",
")",
"&&",
"isa",
"<",
"GlobalAddressSDNode",
">",
"(",
"Callee",
")",
"&&",
"!",
"isTailCall",
")",
"Callee",
"=",
"LowerGlobalAddress",
"(",
"Callee",
",",
"DAG",
")",
";",
"CallFlags",
"CFlags",
"(",
"CallConv",
",",
"isTailCall",
",",
"isVarArg",
",",
"isPatchPoint",
",",
"isIndirectCall",
"(",
"Callee",
",",
"DAG",
",",
"Subtarget",
",",
"isPatchPoint",
")",
",",
"Subtarget",
".",
"is64BitELFABI",
"(",
")",
"&&",
"any_of",
"(",
"Outs",
",",
"[",
"]",
"(",
"ISD",
"::",
"OutputArg",
"Arg",
")",
"{",
"return",
"Arg",
".",
"Flags",
".",
"isNest",
"(",
")",
";",
"}",
")",
",",
"CLI",
".",
"NoMerge",
")",
";",
"if",
"(",
"Subtarget",
".",
"isAIXABI",
"(",
")",
")",
"return",
"LowerCall_AIX",
"(",
"Chain",
",",
"Callee",
",",
"CFlags",
",",
"Outs",
",",
"OutVals",
",",
"Ins",
",",
"dl",
",",
"DAG",
",",
"InVals",
",",
"CB",
")",
";",
"assert",
"(",
"Subtarget",
".",
"isSVR4ABI",
"(",
")",
")",
";",
"if",
"(",
"Subtarget",
".",
"isPPC64",
"(",
")",
")",
"return",
"LowerCall_64SVR4",
"(",
"Chain",
",",
"Callee",
",",
"CFlags",
",",
"Outs",
",",
"OutVals",
",",
"Ins",
",",
"dl",
",",
"DAG",
",",
"InVals",
",",
"CB",
")",
";",
"return",
"LowerCall_32SVR4",
"(",
"Chain",
",",
"Callee",
",",
"CFlags",
",",
"Outs",
",",
"OutVals",
",",
"Ins",
",",
"dl",
",",
"DAG",
",",
"InVals"
]
|
LLVM | X86 | CPP | next_suggestion | CPU | 8,682 | [
"}"
]
| [
"else",
"if",
"(",
"TheTriple",
".",
"isOSBinFormatELF",
"(",
")",
")",
"return",
"createX86_64ELFRelocationInfo",
"(",
"Ctx",
")",
";",
"return",
"llvm",
"::",
"createMCRelocationInfo",
"(",
"TT",
",",
"Ctx",
")",
";"
]
|
GCC | tilegx | MD | stmt_completion | VLIW | 8,683 | [
"SI"
]
| [
"(",
"define_insn",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"ashift",
":"
]
|
GCC | s390 | MD | next_suggestion | MPU | 8,684 | [
"<STR_LIT>"
]
| [
"(",
"vec_duplicate",
":",
"V_128_NOSINGLE",
"(",
"vec_select",
":",
"<",
"non_vec",
">",
"(",
"match_operand",
":",
"V_128_NOSINGLE",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"parallel",
"[",
"(",
"match_operand",
":",
"QI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
")",
")",
")",
")",
"]",
"<STR_LIT>"
]
|
LLVM | AArch64 | CPP | next_suggestion | CPU | 8,685 | [
"SDValue",
"Pg",
"=",
"getPTrue",
"(",
"DAG",
",",
"SDLoc",
"(",
"N",
")",
",",
"OpVT",
",",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
";"
]
| [
"if",
"(",
"!",
"OpVT",
".",
"isScalableVector",
"(",
")",
"||",
"OpVT",
".",
"getVectorElementType",
"(",
")",
"!=",
"MVT",
"::",
"i1",
")",
"return",
"SDValue",
"(",
")",
";",
"SDValue",
"Idx",
"=",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"if",
"(",
"Idx",
".",
"getOpcode",
"(",
")",
"!=",
"ISD",
"::",
"ADD",
"||",
"!",
"isAllOnesConstant",
"(",
"Idx",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
")",
"return",
"SDValue",
"(",
")",
";",
"SDValue",
"VS",
"=",
"Idx",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"if",
"(",
"VS",
".",
"getOpcode",
"(",
")",
"!=",
"ISD",
"::",
"VSCALE",
")",
"return",
"SDValue",
"(",
")",
";",
"unsigned",
"NumEls",
"=",
"OpVT",
".",
"getVectorElementCount",
"(",
")",
".",
"getKnownMinValue",
"(",
")",
";",
"if",
"(",
"VS",
".",
"getConstantOperandVal",
"(",
"<NUM_LIT>",
")",
"!=",
"NumEls",
")",
"return",
"SDValue",
"(",
")",
";",
"SelectionDAG",
"&",
"DAG",
"=",
"DCI",
".",
"DAG",
";"
]
|
GCC | loongarch | CPP | stmt_completion | CPU | 8,686 | [
"|=",
"loongarch_switch_mask",
"[",
"switch_idx",
"]",
";"
]
| [
"LARCH_DRIVER_SET_M_FLAG",
"(",
"loongarch_switch_strings",
",",
"N_SWITCH_TYPES",
",",
"switch_idx",
",",
"argv",
"[",
"<NUM_LIT>",
"]",
")",
"if",
"(",
"switch_idx",
"!=",
"M_OPTION_NOT_SEEN",
")",
"opt_switches"
]
|
GCC | powerpcspe | CPP | stmt_completion | CPU | 8,687 | [
"TM_buff",
")",
";"
]
| [
"extern",
"_",
"_",
"inline",
"long",
"_",
"_",
"attribute__",
"(",
"(",
"_",
"_",
"gnu_inline__",
",",
"_",
"_",
"always_inline__",
",",
"_",
"_",
"artificial__",
")",
")",
"_",
"_",
"TM_is_nested_too_deep",
"(",
"void",
"*",
"const",
"TM_buff",
")",
"{",
"texasru_t",
"texasru",
"=",
"*",
"_",
"TEXASRU_PTR",
"("
]
|
GCC | m68k | CPP | program_repair | MPU | 8,688 | [
"<FIXS>",
"XVECEXP",
"(",
"body",
",",
"<NUM_LIT>",
",",
"i",
"++",
")",
"=",
"gen_rtx_SET",
"(",
"base",
",",
"src",
")",
";",
"<FIXE>"
]
| [
"(",
"count",
"*",
"GET_MODE_SIZE",
"(",
"mode",
")",
"*",
"(",
"HOST_WIDE_INT",
")",
"(",
"store_p",
"?",
"-",
"<NUM_LIT>",
":",
"<NUM_LIT>",
")",
")",
")",
";",
"<BUGS>",
"XVECEXP",
"(",
"body",
",",
"<NUM_LIT>",
",",
"i",
"++",
")",
"=",
"gen_rtx_SET",
"(",
"VOIDmode",
",",
"base",
",",
"src",
")",
";",
"<BUGE>",
"}",
"for",
"(",
";",
"mask",
"!=",
"<NUM_LIT>",
";",
"mask",
">>=",
"<NUM_LIT>",
",",
"regno",
"++",
")"
]
|
LLVM | ARM | TD | next_suggestion | CPU | 8,689 | [
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";"
]
| [
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"U",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"Qd",
"{",
"<NUM_LIT>",
"}",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"size",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Qn",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Qd",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"bit_8",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"Qn",
"{",
"<NUM_LIT>",
"}",
";"
]
|
LLVM | ARM | CPP | stmt_completion | CPU | 8,690 | [
")",
",",
"DAG",
".",
"getConstant",
"(",
"<NUM_LIT>",
",",
"dl",
",",
"MVT",
"::",
"i32",
")",
")",
";"
]
| [
"else",
"ShPartsOpc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"}",
"else",
"if",
"(",
"ShOpc",
"==",
"ISD",
"::",
"SRA",
")",
"ShPartsOpc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"SDValue",
"Lo",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"EXTRACT_ELEMENT",
",",
"dl",
",",
"MVT",
"::",
"i32",
",",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"DAG",
".",
"getConstant",
"(",
"<NUM_LIT>",
",",
"dl",
",",
"MVT",
"::",
"i32",
")",
")",
";",
"SDValue",
"Hi",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"EXTRACT_ELEMENT",
",",
"dl",
",",
"MVT",
"::",
"i32",
",",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"DAG",
".",
"getConstant",
"(",
"<NUM_LIT>",
",",
"dl",
",",
"MVT",
"::",
"i32",
")",
")",
";",
"Lo",
"=",
"DAG",
".",
"getNode",
"(",
"ShPartsOpc",
",",
"dl",
",",
"DAG",
".",
"getVTList",
"(",
"MVT",
"::",
"i32",
",",
"MVT",
"::",
"i32",
")",
",",
"Lo",
",",
"Hi",
",",
"ShAmt",
")",
";",
"Hi",
"=",
"SDValue",
"(",
"Lo",
".",
"getNode",
"(",
")",
",",
"<NUM_LIT>",
")",
";",
"return",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"BUILD_PAIR",
",",
"dl",
",",
"MVT",
"::",
"i64",
",",
"Lo",
",",
"Hi",
")",
";",
"}",
"if",
"(",
"!",
"isOneConstant",
"(",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
"||",
"N",
"->",
"getOpcode",
"(",
")",
"==",
"ISD",
"::",
"SHL",
")",
"return",
"SDValue",
"(",
")",
";",
"if",
"(",
"ST",
"->",
"isThumb1Only",
"(",
")",
")",
"return",
"SDValue",
"(",
")",
";",
"SDValue",
"Lo",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"EXTRACT_ELEMENT",
",",
"dl",
",",
"MVT",
"::",
"i32",
",",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>"
]
|
LLVM | AMDGPU | CPP | stmt_completion | GPU | 8,691 | [
"<NUM_LIT>",
")",
"{"
]
| [
"lowerOperand",
"(",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"Dest",
")",
";",
"lowerOperand",
"(",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"Src",
")",
";",
"OutMI",
".",
"addOperand",
"(",
"Dest",
")",
";",
"OutMI",
".",
"addOperand",
"(",
"Src",
")",
";",
"return",
";",
"}",
"else",
"if",
"(",
"Opcode",
"==",
"AMDGPU",
"::",
"SI_TCRETURN",
")",
"{",
"Opcode",
"=",
"AMDGPU",
"::",
"S_SETPC_B64",
";",
"}",
"int",
"MCOpcode",
"=",
"TII",
"->",
"pseudoToMCOpcode",
"(",
"Opcode",
")",
";",
"if",
"(",
"MCOpcode",
"==",
"-"
]
|
GCC | bpf | CPP | code_generation | Virtual ISA | 8,692 | [
"static",
"tree",
"bpf_handle_fndecl_attribute",
"(",
"tree",
"*",
"node",
",",
"tree",
"name",
",",
"tree",
"args",
",",
"int",
"flags",
"ATTRIBUTE_UNUSED",
",",
"bool",
"*",
"no_add_attrs",
")",
"{",
"if",
"(",
"TREE_CODE",
"(",
"*",
"node",
")",
"!=",
"FUNCTION_DECL",
")",
"{",
"warning",
"(",
"OPT_Wattributes",
",",
"<STR_LIT>",
"%qE attribute only applies to functions",
"<STR_LIT>",
",",
"name",
")",
";",
"*",
"no_add_attrs",
"=",
"true",
";",
"}",
"if",
"(",
"is_attribute_p",
"(",
"<STR_LIT>",
"kernel_helper",
"<STR_LIT>",
",",
"name",
")",
")",
"{",
"if",
"(",
"args",
")",
"{",
"tree",
"cst",
"=",
"TREE_VALUE",
"(",
"args",
")",
";",
"if",
"(",
"TREE_CODE",
"(",
"cst",
")",
"!=",
"INTEGER_CST",
")",
"{",
"warning",
"(",
"OPT_Wattributes",
",",
"<STR_LIT>",
"%qE attribute requires an integer argument",
"<STR_LIT>",
",",
"name",
")",
";",
"*",
"no_add_attrs",
"=",
"true",
";",
"}",
"}",
"else",
"{",
"warning",
"(",
"OPT_Wattributes",
",",
"<STR_LIT>",
"%qE requires an argument",
"<STR_LIT>",
",",
"name",
")",
";",
"*",
"no_add_attrs",
"=",
"true",
";",
"}",
"}",
"return",
"NULL_TREE",
";",
"}"
]
| [
"Handle",
"an",
"attribute",
"requiring",
"a",
"FUNCTION_DECL",
";",
"arguments",
"as",
"in",
"struct",
"attribute_spec.handler",
"."
]
|
LLVM | AMDGPU | CPP | next_suggestion | GPU | 8,693 | [
"AU",
".",
"setPreservesCFG",
"(",
")",
";"
]
| [
"void",
"getAnalysisUsage",
"(",
"AnalysisUsage",
"&",
"AU",
")",
"const",
"override",
"{",
"AU",
".",
"addRequired",
"<",
"LiveIntervals",
">",
"(",
")",
";",
"AU",
".",
"addPreserved",
"<",
"SlotIndexes",
">",
"(",
")",
";",
"AU",
".",
"addPreserved",
"<",
"LiveIntervals",
">",
"(",
")",
";"
]
|
GCC | avr | CPP | stmt_completion | MPU | 8,694 | [
"mode",
")",
")",
")",
"return",
"true",
";"
]
| [
"if",
"(",
"CONST_INT_P",
"(",
"x",
")",
"&&",
"IN_RANGE",
"(",
"INTVAL",
"(",
"x",
")",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
"-",
"GET_MODE_SIZE",
"("
]
|
GCC | i386 | CPP | stmt_completion | CPU | 8,695 | [
"(",
"(",
"_",
"_",
"v2df",
")",
"_",
"_",
"B",
",",
"(",
"_",
"_",
"v2df",
")",
"_",
"_",
"A",
")",
")",
";"
]
| [
"extern",
"_",
"_",
"inline",
"_",
"_",
"m128d",
"_",
"_",
"attribute__",
"(",
"(",
"_",
"_",
"gnu_inline__",
",",
"_",
"_",
"always_inline__",
",",
"_",
"_",
"artificial__",
")",
")",
"_",
"mm_cmpngt_sd",
"(",
"_",
"_",
"m128d",
"_",
"_",
"A",
",",
"_",
"_",
"m128d",
"_",
"_",
"B",
")",
"{",
"return",
"(",
"_",
"_",
"m128d",
")",
"_",
"_",
"builtin_ia32_movsd",
"(",
"(",
"_",
"_",
"v2df",
")",
"_",
"_",
"A",
",",
"(",
"_",
"_",
"v2df",
")",
"_",
"_",
"builtin_ia32_cmpnltsd"
]
|
GCC | v850 | MD | program_repair | MPU | 8,696 | [
"<FIXS>",
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
")",
"<FIXE>"
]
| [
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
"]",
")",
")",
"]",
"<STR_LIT>",
"<STR_LIT>",
"<BUGS>",
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
")",
"<BUGE>",
"(",
"define_insn",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")"
]
|
LLVM | PowerPC | CPP | code_generation | CPU | 8,697 | [
"bool",
"PPCInstrInfo",
"::",
"analyzeCompare",
"(",
"const",
"MachineInstr",
"&",
"MI",
",",
"unsigned",
"&",
"SrcReg",
",",
"unsigned",
"&",
"SrcReg2",
",",
"int",
"&",
"Mask",
",",
"int",
"&",
"Value",
")",
"const",
"{",
"unsigned",
"Opc",
"=",
"MI",
".",
"getOpcode",
"(",
")",
";",
"switch",
"(",
"Opc",
")",
"{",
"default",
":",
"return",
"false",
";",
"case",
"PPC",
"::",
"CMPWI",
":",
"case",
"PPC",
"::",
"CMPLWI",
":",
"case",
"PPC",
"::",
"CMPDI",
":",
"case",
"PPC",
"::",
"CMPLDI",
":",
"SrcReg",
"=",
"MI",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
";",
"SrcReg2",
"=",
"<NUM_LIT>",
";",
"Value",
"=",
"MI",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getImm",
"(",
")",
";",
"Mask",
"=",
"<NUM_LIT>",
";",
"return",
"true",
";",
"case",
"PPC",
"::",
"CMPW",
":",
"case",
"PPC",
"::",
"CMPLW",
":",
"case",
"PPC",
"::",
"CMPD",
":",
"case",
"PPC",
"::",
"CMPLD",
":",
"case",
"PPC",
"::",
"FCMPUS",
":",
"case",
"PPC",
"::",
"FCMPUD",
":",
"SrcReg",
"=",
"MI",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
";",
"SrcReg2",
"=",
"MI",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
";",
"return",
"true",
";",
"}",
"}"
]
| [
"analyzeCompare",
"-",
"For",
"a",
"comparison",
"instruction",
",",
"return",
"the",
"source",
"registers",
"in",
"SrcReg",
"and",
"SrcReg2",
"if",
"having",
"two",
"register",
"operands",
",",
"and",
"the",
"value",
"it",
"compares",
"against",
"in",
"CmpValue",
"."
]
|
LLVM | AArch64 | CPP | stmt_completion | CPU | 8,698 | [
"getPassRegistry",
"(",
")",
")",
";"
]
| [
"initializeAArch64A53Fix835769Pass",
"(",
"*",
"PassRegistry",
"::"
]
|
LLVM | PowerPC | TD | program_repair | CPU | 8,699 | [
"<FIXS>",
"def",
"SLBFEE_rec",
":",
"XForm_26",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"(",
"outs",
"gprc",
":",
"$",
"RT",
")",
",",
"(",
"ins",
"gprc",
":",
"$",
"RB",
")",
",",
"<STR_LIT>",
",",
"IIC_SprSLBFEE",
",",
"[",
"]",
">",
",",
"isRecordForm",
";",
"<FIXE>"
]
| [
"def",
"SLBIA",
":",
"XForm_0",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"(",
"outs",
")",
",",
"(",
"ins",
")",
",",
"<STR_LIT>",
",",
"IIC_SprSLBIA",
",",
"[",
"]",
">",
";",
"let",
"Defs",
"=",
"[",
"CR0",
"]",
"in",
"<BUGS>",
"def",
"SLBFEEo",
":",
"XForm_26",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"(",
"outs",
"gprc",
":",
"$",
"RT",
")",
",",
"(",
"ins",
"gprc",
":",
"$",
"RB",
")",
",",
"<STR_LIT>",
",",
"IIC_SprSLBFEE",
",",
"[",
"]",
">",
",",
"isDOT",
";",
"<BUGE>",
"def",
"TLBIA",
":",
"XForm_0",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"(",
"outs",
")",
",",
"(",
"ins",
")",
",",
"<STR_LIT>",
",",
"IIC_SprTLBIA",
",",
"[",
"]",
">",
";"
]
|
Subsets and Splits
No community queries yet
The top public SQL queries from the community will appear here once available.