docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	AArch64	CPP	next_suggestion	CPU	8,400	[ "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ";" ]	[ "bool", "IsMinSize", "=", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "MinSize", ")", ";", "if", "(", "IsMinSize", ")", "return", "SDValue", "(", ")", ";", "SDValue", "StVal", "=", "S", "->", "getValue", "(", ")", ";", "EVT", "VT", "=", "StVal", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "\|\|", "VT", ".", "getVectorNumElements", "(", ")", "<", "<NUM_LIT>", "\|\|", "VT", "==", "MVT", "::", "v2i64", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", "\|\|", "S", "->", "getAlignment", "(", ")", ">=", "<NUM_LIT>", "\|\|", "S", "->", "getAlignment", "(", ")", "<=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "ReplacedSplat", "=", "replaceSplatVectorStore", "(", "DAG", ",", "S", ")", ";", "if", "(", "ReplacedSplat", "!=", "SDValue", "(", ")", ")", "return", "ReplacedSplat", ";", "SDLoc", "DL", "(", "S", ")", ";" ]
LLVM	Mips	TD	next_suggestion	CPU	8,401	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rd", ";" ]	[ "class", "CLO_FM", "<", "bits", "<", "<NUM_LIT>", ">", "funct", ">", ":", "StdArch", "{", "bits", "<", "<NUM_LIT>", ">", "rd", ";", "bits", "<", "<NUM_LIT>", ">", "rs", ";", "bits", "<", "<NUM_LIT>", ">", "rt", ";", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rs", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rt", ";" ]
LLVM	GBZ80	CPP	stmt_completion	MPU	8,402	[ "FS", ")", ";" ]	[ "return", "createGBZ80MCSubtargetInfoImpl", "(", "TT", ",", "CPU", "," ]
GCC	i386	MD	next_suggestion	CPU	8,403	[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]	[ "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "VF_128", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_dup", "<NUM_LIT>", ")" ]
LLVM	PowerPC	TD	stmt_completion	CPU	8,404	[ "set", "v4f32", ":", "$", "XT", ",", "(", "fadd", "v4f32", ":", "$", "XA", ",", "v4f32", ":", "$", "XB", ")", ")", "]", ">", ";" ]	[ "def", "XVADDSP", ":", "XX3Form", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "vsrc", ":", "$", "XT", ")", ",", "(", "ins", "vsrc", ":", "$", "XA", ",", "vsrc", ":", "$", "XB", ")", ",", "<STR_LIT>", ",", "IIC_VecFP", ",", "[", "(" ]
GCC	c4x	MD	program_repair	DSP	8,405	[ "<FIXS>", "(", "match_operand", ":", "QF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC_NOOV", "<NUM_LIT>", ")", "(", "compare", ":", "CC_NOOV", "(", "mult", ":", "QF", "(", "match_operand", ":", "QF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "QF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "(", "match_operand", ":", "QF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "QF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "QF", "(", "match_dup", "<NUM_LIT>", ")" ]
GCC	nds32	MD	next_suggestion	CPU	8,406	[ "<STR_LIT>" ]	[ "(", "plus", ":", "SI", "(", "mult", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
GCC	alpha	CPP	code_generation	MPU	8,407	[ "static", "bool", "alpha_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict", ")", "{", "if", "(", "mode", "==", "DImode", "&&", "GET_CODE", "(", "x", ")", "==", "AND", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "-", "<NUM_LIT>", ")", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "SUBREG_P", "(", "x", ")", "&&", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", "<", "GET_MODE_SIZE", "(", "GET_MODE", "(", "SUBREG_REG", "(", "x", ")", ")", ")", ")", ")", "x", "=", "SUBREG_REG", "(", "x", ")", ";", "if", "(", "REG_P", "(", "x", ")", "&&", "(", "strict", "?", "STRICT_REG_OK_FOR_BASE_P", "(", "x", ")", ":", "NONSTRICT_REG_OK_FOR_BASE_P", "(", "x", ")", ")", ")", "return", "true", ";", "if", "(", "CONSTANT_ADDRESS_P", "(", "x", ")", ")", "return", "true", ";", "if", "(", "LINKAGE_SYMBOL_REF_P", "(", "x", ")", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", ")", "{", "rtx", "ofs", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "SUBREG_P", "(", "x", ")", "&&", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", "<", "GET_MODE_SIZE", "(", "GET_MODE", "(", "SUBREG_REG", "(", "x", ")", ")", ")", ")", ")", "x", "=", "SUBREG_REG", "(", "x", ")", ";", "if", "(", "REG_P", "(", "x", ")", ")", "{", "if", "(", "!", "strict", "&&", "NONSTRICT_REG_OK_FP_BASE_P", "(", "x", ")", "&&", "CONST_INT_P", "(", "ofs", ")", ")", "return", "true", ";", "if", "(", "(", "strict", "?", "STRICT_REG_OK_FOR_BASE_P", "(", "x", ")", ":", "NONSTRICT_REG_OK_FOR_BASE_P", "(", "x", ")", ")", "&&", "CONSTANT_ADDRESS_P", "(", "ofs", ")", ")", "return", "true", ";", "}", "}", "else", "if", "(", "TARGET_EXPLICIT_RELOCS", "&&", "GET_MODE_SIZE", "(", "mode", ")", "<=", "UNITS_PER_WORD", ")", "{", "if", "(", "small_symbolic_operand", "(", "x", ",", "Pmode", ")", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "LO_SUM", ")", "{", "rtx", "ofs", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "SUBREG_P", "(", "x", ")", "&&", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", "<", "GET_MODE_SIZE", "(", "GET_MODE", "(", "SUBREG_REG", "(", "x", ")", ")", ")", ")", ")", "x", "=", "SUBREG_REG", "(", "x", ")", ";", "if", "(", "!", "(", "REG_P", "(", "x", ")", "&&", "(", "strict", "?", "STRICT_REG_OK_FOR_BASE_P", "(", "x", ")", ":", "NONSTRICT_REG_OK_FOR_BASE_P", "(", "x", ")", ")", ")", ")", "return", "false", ";", "if", "(", "local_symbolic_operand", "(", "ofs", ",", "Pmode", ")", "\|\|", "dtp32_symbolic_operand", "(", "ofs", ",", "Pmode", ")", "\|\|", "tp32_symbolic_operand", "(", "ofs", ",", "Pmode", ")", ")", "return", "true", ";", "}", "}", "return", "false", ";", "}" ]	[ "legitimate_address_p", "recognizes", "an", "RTL", "expression", "that", "is", "a", "valid", "memory", "address", "for", "an", "instruction", ".", "The", "MODE", "argument", "is", "the", "machine", "mode", "for", "the", "MEM", "expression", "that", "wants", "to", "use", "this", "address", ".", "For", "Alpha", ",", "we", "have", "either", "a", "constant", "address", "or", "the", "sum", "of", "a", "register", "and", "a", "constant", "address", ",", "or", "just", "a", "register", ".", "For", "DImode", ",", "any", "of", "those", "forms", "can", "be", "surrounded", "with", "an", "AND", "that", "clear", "the", "low-order", "three", "bits", ";", "this", "is", "an", "``", "unaligned", "''", "access", "." ]
LLVM	AArch64	TD	next_suggestion	CPU	8,408	[ "}" ]	[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(", "ops", "regclass", ",", "!", "cast", "<", "Operand", ">", "(", "<STR_LIT>", "#", "width", ")", ")", ";" ]
GCC	rs6000	CPP	stmt_completion	CPU	8,409	[ ")", ";" ]	[ "}", "x", ";", "x", ".", "l", "[", "<NUM_LIT>", "]", "=", "l", ";", "return", "(", "x", ".", "q" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,410	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_combine_ll", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_3op", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	HSAIL	TD	next_suggestion	Virtual ISA	8,411	[ "int", "UNDEF", "=", "<NUM_LIT>", ";" ]	[ "int", "SMALL", "=", "<NUM_LIT>", ";", "int", "LARGE", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	8,412	[ "return", "ConsumerSingleIndex", "==", "ProdPairIndex", ";" ]	[ "bool", "HexagonMCInstrInfo", "::", "IsSingleConsumerRefPairProducer", "(", "unsigned", "Producer", ",", "unsigned", "Consumer", ")", "{", "if", "(", "IsVecRegPair", "(", "Producer", ")", "&&", "IsVecRegSingle", "(", "Consumer", ")", ")", "{", "const", "unsigned", "ProdPairIndex", "=", "IsReverseVecRegPair", "(", "Producer", ")", "?", "Producer", "-", "Hexagon", "::", "WR0", ":", "Producer", "-", "Hexagon", "::", "W0", ";", "const", "unsigned", "ConsumerSingleIndex", "=", "(", "Consumer", "-", "Hexagon", "::", "V0", ")", ">>", "<NUM_LIT>", ";" ]
GCC	aarch64	CPP	stmt_completion	CPU	8,413	[ ")", ";" ]	[ "std", "::", "string", "extension", "=", "aarch64_get_extension_string_for_isa_flags", "(", "default_isa_flags", ",", "default_arch", "->", "flags", ")", ";", "aarch64_last_printed_arch_string", "=", "default_arch", "->", "name", "+", "extension", ";", "aarch64_last_printed_tune_string", "=", "<STR_LIT>", "<STR_LIT>", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t.arch %s\\n", "<STR_LIT>", ",", "aarch64_last_printed_arch_string", ".", "c_str", "(", ")", ")", ";", "default_file_start", "(" ]
GCC	arm	MD	stmt_completion	CPU	8,414	[ ")", ")" ]	[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
LLVM	Blackfin	CPP	next_suggestion	DSP	8,415	[ "O", "<<", "<STR_LIT>", " + ", "<STR_LIT>", ";" ]	[ "printOperand", "(", "MI", ",", "opNum", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "opNum", "+", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "opNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "return", ";" ]
LLVM	VE	CPP	next_suggestion	CPU	8,416	[ "}" ]	[ "inline", "static", "<STR_LIT>", "::", "<STR_LIT>", "stringToVERD", "(", "StringRef", "S", ")", "{", "return", "StringSwitch", "<", "<STR_LIT>", "::", "<STR_LIT>", ">", "(", "S", ")", ".", "Case", "(", "<STR_LIT>", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ".rz", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ".rp", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ".rm", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ".rn", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ".ra", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Default", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]
GCC	rs6000	CPP	stmt_completion	CPU	8,417	[ ",", "op0", ")", ";" ]	[ "break", ";", "case", "ALTIVEC_BUILTIN_LD_INTERNAL_1ti", ":", "icode", "=", "CODE_FOR_vector_altivec_load_v1ti", ";", "break", ";", "default", ":", "", "expandedp", "=", "false", ";", "return", "NULL_RTX", ";", "}", "", "expandedp", "=", "true", ";", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "op0", "=", "expand_normal", "(", "arg0", ")", ";", "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "mode0", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "if", "(", "target", "==", "<NUM_LIT>", "\|\|", "GET_MODE", "(", "target", ")", "!=", "tmode", "\|\|", "!", "(", "", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "target", ",", "tmode", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "if", "(", "!", "(", "", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op0", ",", "mode0", ")", ")", "op0", "=", "gen_rtx_MEM", "(", "mode0", ",", "copy_to_mode_reg", "(", "Pmode", ",", "op0", ")", ")", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	8,418	[ ",", "Ops", ".", "size", "(", ")", ")", ";" ]	[ "unsigned", "CallOpc", "=", "PrepareCall", "(", "DAG", ",", "Callee", ",", "InFlag", ",", "Chain", ",", "dl", ",", "SPDiff", ",", "isTailCall", ",", "RegsToPass", ",", "Ops", ",", "NodeTys", ",", "PPCSubTarget", ")", ";", "int", "BytesCalleePops", "=", "(", "CallConv", "==", "CallingConv", "::", "Fast", "&&", "GuaranteedTailCallOpt", ")", "?", "NumBytes", ":", "<NUM_LIT>", ";", "if", "(", "InFlag", ".", "getNode", "(", ")", ")", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "if", "(", "isTailCall", ")", "{", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "liveout_empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_PPC", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ")", ";", "}", "assert", "(", "(", "(", "Callee", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Register", "&&", "cast", "<", "RegisterSDNode", ">", "(", "Callee", ")", "->", "getReg", "(", ")", "==", "PPC", "::", "CTR", ")", "\|\|", "Callee", ".", "getOpcode", "(", ")", "==", "ISD", "::", "TargetExternalSymbol", "\|\|", "Callee", ".", "getOpcode", "(", ")", "==", "ISD", "::", "TargetGlobalAddress", "\|\|", "isa", "<", "ConstantSDNode", ">", "(", "Callee", ")", ")", "&&", "<STR_LIT>", "Expecting an global address, external symbol, absolute value or register", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "CallOpc", ",", "dl", ",", "NodeTys", ",", "&", "Ops", "[", "<NUM_LIT>", "]" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	8,419	[ "MI", ".", "eraseFromParent", "(", ")", ";" ]	[ "if", "(", "Src1", "->", "isImm", "(", ")", "&&", "isKImmOperand", "(", "TII", ",", "", "Src1", ")", ")", "{", "unsigned", "Opc", "=", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_ADD_I32", ")", "?", "AMDGPU", "::", "S_ADDK_I32", ":", "AMDGPU", "::", "S_MULK_I32", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "Opc", ")", ")", ";", "MI", ".", "tieOperands", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "}", "}", "if", "(", "MI", ".", "isCompare", "(", ")", "&&", "TII", "->", "isSOPC", "(", "MI", ")", ")", "{", "shrinkScalarCompare", "(", "TII", ",", "MI", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_MOV_B32", ")", "{", "const", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src", ".", "isImm", "(", ")", "&&", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Dst", ".", "getReg", "(", ")", ")", ")", "{", "int32_t", "ReverseImm", ";", "if", "(", "isKImmOperand", "(", "TII", ",", "Src", ")", ")", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "AMDGPU", "::", "S_MOVK_I32", ")", ")", ";", "else", "if", "(", "isReverseInlineImm", "(", "TII", ",", "Src", ",", "ReverseImm", ")", ")", "{", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "AMDGPU", "::", "S_BREV_B32", ")", ")", ";", "Src", ".", "setImm", "(", "ReverseImm", ")", ";", "}", "}", "continue", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_AND_B32", "\|\|", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_OR_B32", "\|\|", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_XOR_B32", ")", "{", "if", "(", "shrinkScalarLogicOp", "(", "ST", ",", "MRI", ",", "TII", ",", "MI", ")", ")", "continue", ";", "}", "if", "(", "TII", "->", "isMIMG", "(", "MI", ".", "getOpcode", "(", ")", ")", "&&", "ST", ".", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "GFX10", "&&", "MF", ".", "getProperties", "(", ")", ".", "hasProperty", "(", "MachineFunctionProperties", "::", "Property", "::", "NoVRegs", ")", ")", "{", "shrinkMIMG", "(", "MI", ")", ";", "continue", ";", "}", "if", "(", "!", "TII", "->", "hasVALU32BitEncoding", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "!", "TII", "->", "canShrink", "(", "MI", ",", "MRI", ")", ")", "{", "if", "(", "!", "MI", ".", "isCommutable", "(", ")", "\|\|", "!", "TII", "->", "commuteInstruction", "(", "MI", ")", "\|\|", "!", "TII", "->", "canShrink", "(", "MI", ",", "MRI", ")", ")", "continue", ";", "}", "if", "(", "!", "TII", "->", "hasVALU32BitEncoding", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "int", "Op32", "=", "AMDGPU", "::", "getVOPe32", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "TII", "->", "isVOPC", "(", "Op32", ")", ")", "{", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DstReg", ")", ")", "{", "MRI", ".", "setRegAllocationHint", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "VCCReg", ")", ";", "continue", ";", "}", "if", "(", "DstReg", "!=", "VCCReg", ")", "continue", ";", "}", "if", "(", "Op32", "==", "AMDGPU", "::", "V_CNDMASK_B32_e32", ")", "{", "const", "MachineOperand", "", "Src2", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "src2", ")", ";", "if", "(", "!", "Src2", "->", "isReg", "(", ")", ")", "continue", ";", "unsigned", "SReg", "=", "Src2", "->", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SReg", ")", ")", "{", "MRI", ".", "setRegAllocationHint", "(", "SReg", ",", "<NUM_LIT>", ",", "VCCReg", ")", ";", "continue", ";", "}", "if", "(", "SReg", "!=", "VCCReg", ")", "continue", ";", "}", "const", "MachineOperand", "", "SDst", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "sdst", ")", ";", "const", "MachineOperand", "", "Src2", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "src2", ")", ";", "if", "(", "SDst", ")", "{", "bool", "Next", "=", "false", ";", "if", "(", "SDst", "->", "getReg", "(", ")", "!=", "VCCReg", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SDst", "->", "getReg", "(", ")", ")", ")", "MRI", ".", "setRegAllocationHint", "(", "SDst", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "VCCReg", ")", ";", "Next", "=", "true", ";", "}", "if", "(", "Src2", "&&", "Src2", "->", "getReg", "(", ")", "!=", "VCCReg", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Src2", "->", "getReg", "(", ")", ")", ")", "MRI", ".", "setRegAllocationHint", "(", "Src2", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "VCCReg", ")", ";", "Next", "=", "true", ";", "}", "if", "(", "Next", ")", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Shrinking ", "<STR_LIT>", "<<", "MI", ")", ";", "MachineInstr", "", "Inst32", "=", "TII", "->", "buildShrunkInst", "(", "MI", ",", "Op32", ")", ";", "++", "NumInstructionsShrunk", ";", "copyExtraImplicitOps", "(", "", "Inst32", ",", "MF", ",", "MI", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	8,420	[ "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]	[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_vpmadd52luq256_mask", "(", "(", "_", "_", "v4di", ")", "_", "_", "X", ",", "(", "_", "_", "v4di", ")", "_", "_", "Y", ",", "(", "_", "_", "v4di", ")", "_", "_", "Z", ",", "(", "_" ]
LLVM	ARM	CPP	next_suggestion	CPU	8,421	[ "Offset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";" ]	[ "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ";", ";", "++", "I", ")", "{", "assert", "(", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "<STR_LIT>", "Didn't find MI in its own basic block?", "<STR_LIT>", ")", ";", "if", "(", "&", "*", "I", "==", "MI", ")", "return", "Offset", ";" ]
LLVM	SystemZ	TD	next_suggestion	CPU	8,422	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "class", "InstRRE", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ",", "pattern", ">", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "R1", ";", "bits", "<", "<NUM_LIT>", ">", "R2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	8,423	[ "(", "RC", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";" ]	[ "W0", ",", "W1", ",", "W2", ",", "W3", ",", "W4", ",", "W5", ",", "W6", ",", "W7", ",", "W8", ",", "W9", ",", "W10", ",", "W11", ",", "W12", ",", "W13", ",", "W14", ",", "W15", ",", "<NUM_LIT>", "}", ";", "static", "const", "MCPhysReg", "VecPred", "[", "]", "=", "{", "Q0", ",", "Q1", ",", "Q2", ",", "Q3", ",", "<NUM_LIT>", "}", ";", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "case", "IntRegsRegClassID", ":", "return", "Int32", ";", "case", "DoubleRegsRegClassID", ":", "return", "Int64", ";", "case", "PredRegsRegClassID", ":", "return", "Pred", ";", "case", "HvxVRRegClassID", ":", "return", "VecSgl", ";", "case", "HvxWRRegClassID", ":", "return", "VecDbl", ";", "case", "HvxQRRegClassID", ":", "return", "VecPred", ";", "default", ":", "break", ";", "}", "static", "const", "MCPhysReg", "Empty", "[", "]", "=", "{", "<NUM_LIT>", "}", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "Register class: ", "<STR_LIT>", "<<", "getRegClassName" ]
LLVM	AArch64	CPP	next_suggestion	CPU	8,424	[ "}" ]	[ "EncodedValue", "\|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "return", "EncodedValue", ";" ]
GCC	i386	MD	stmt_completion	CPU	8,425	[ ")", ")", ")", ")" ]	[ "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", ")" ]
GCC	nios2	MD	next_suggestion	MPU	8,426	[ "<STR_LIT>" ]	[ "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", ")", "]" ]
LLVM	SystemZ	CPP	program_repair	CPU	8,427	[ "<FIXS>", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "<FIXE>" ]	[ "}", "bool", "SystemZMCAsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", ",", "<BUGS>", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", ")", "{", "<BUGE>", "return", "Fixup", ".", "getKind", "(", ")", ">=", "FirstLiteralRelocationKind", ";", "}" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	8,428	[ "FunctionType", "*", "DestType", "=", "CB", "->", "getFunctionType", "(", ")", ";" ]	[ "std", "::", "vector", "<", "std", "::", "pair", "<", "Function", "", ",", "Function", "", ">>", "Replacements", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isDeclaration", "(", ")", "\|\|", "!", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", "no-prototype", "<STR_LIT>", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Found no-prototype function: ", "<STR_LIT>", "<<", "F", ".", "getName", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "if", "(", "!", "F", ".", "isVarArg", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "Functions with 'no-prototype' attribute must take varargs: ", "<STR_LIT>", "+", "F", ".", "getName", "(", ")", ")", ";", "unsigned", "NumParams", "=", "F", ".", "getFunctionType", "(", ")", "->", "getNumParams", "(", ")", ";", "if", "(", "NumParams", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "(", "NumParams", "==", "<NUM_LIT>", "&&", "F", ".", "arg_begin", "(", ")", "->", "hasStructRetAttr", "(", ")", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "Functions with 'no-prototype' attribute should ", "<STR_LIT>", "<STR_LIT>", "not have params: ", "<STR_LIT>", "+", "F", ".", "getName", "(", ")", ")", ";", "}", "SmallVector", "<", "CallBase", "", ">", "Calls", ";", "SmallVector", "<", "Value", "", ">", "Worklist", ";", "Worklist", ".", "push_back", "(", "&", "F", ")", ";", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "Value", "", "V", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "for", "(", "User", "", "U", ":", "V", "->", "users", "(", ")", ")", "{", "if", "(", "auto", "", "BC", "=", "dyn_cast", "<", "BitCastOperator", ">", "(", "U", ")", ")", "Worklist", ".", "push_back", "(", "BC", ")", ";", "else", "if", "(", "auto", "", "CB", "=", "dyn_cast", "<", "CallBase", ">", "(", "U", ")", ")", "if", "(", "CB", "->", "getCalledOperand", "(", ")", "==", "V", ")", "Calls", ".", "push_back", "(", "CB", ")", ";", "}", "}", "FunctionType", "", "NewType", "=", "nullptr", ";", "for", "(", "CallBase", "", "CB", ":", "Calls", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "prototype-less call of ", "<STR_LIT>", "<<", "F", ".", "getName", "(", ")", "<<", "<STR_LIT>", ":\\n", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "*", "CB", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	8,429	[ "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "BUFFER_LOAD_DWORD_OFFEN", ")", ",", "SpillReg", ")", ".", "addReg", "(", "OffsetReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";" ]	[ "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "BUFFER_LOAD_DWORD_OFFSET", ")", ",", "SpillReg", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";", "}", "MCPhysReg", "OffsetReg", "=", "findScratchNonCalleeSaveRegister", "(", "MF", "->", "getRegInfo", "(", ")", ",", "LiveRegs", ",", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_MOV_B32_e32", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "Offset", ")", ";" ]
GCC	sparc	CPP	stmt_completion	CPU	8,430	[ "NULL_RTX", ";" ]	[ "enum", "sparc_builtins", "code", "=", "(", "enum", "sparc_builtins", ")", "DECL_FUNCTION_CODE", "(", "fndecl", ")", ";", "enum", "insn_code", "icode", "=", "sparc_builtins_icode", "[", "code", "]", ";", "bool", "nonvoid", "=", "TREE_TYPE", "(", "TREE_TYPE", "(", "fndecl", ")", ")", "!=", "void_type_node", ";", "call_expr_arg_iterator", "iter", ";", "int", "arg_count", "=", "<NUM_LIT>", ";", "rtx", "pat", ",", "op", "[", "<NUM_LIT>", "]", ";", "tree", "arg", ";", "if", "(", "nonvoid", ")", "{", "machine_mode", "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "if", "(", "!", "target", "\|\|", "GET_MODE", "(", "target", ")", "!=", "tmode", "\|\|", "!", "(", "", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "target", ",", "tmode", ")", ")", "op", "[", "<NUM_LIT>", "]", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "else", "op", "[", "<NUM_LIT>", "]", "=", "target", ";", "}", "else", "op", "[", "<NUM_LIT>", "]", "=", "NULL_RTX", ";", "FOR_EACH_CALL_EXPR_ARG", "(", "arg", ",", "iter", ",", "exp", ")", "{", "const", "struct", "insn_operand_data", "", "insn_op", ";", "int", "idx", ";", "if", "(", "arg", "==", "error_mark_node", ")", "return", "NULL_RTX", ";", "arg_count", "++", ";", "idx", "=", "arg_count", "-", "!", "nonvoid", ";", "insn_op", "=", "&", "insn_data", "[", "icode", "]", ".", "operand", "[", "idx", "]", ";", "op", "[", "arg_count", "]", "=", "expand_normal", "(", "arg", ")", ";", "if", "(", "(", "code", ">=", "SPARC_BUILTIN_FIRST_FPCMPSHL", "&&", "code", "<=", "SPARC_BUILTIN_LAST_FPCMPSHL", "&&", "arg_count", "==", "<NUM_LIT>", ")", "\|\|", "(", "code", ">=", "SPARC_BUILTIN_FIRST_DICTUNPACK", "&&", "code", "<=", "SPARC_BUILTIN_LAST_DICTUNPACK", "&&", "arg_count", "==", "<NUM_LIT>", ")", ")", "{", "if", "(", "!", "check_constant_argument", "(", "icode", ",", "idx", ",", "op", "[", "arg_count", "]", ")", ")", "return", "const0_rtx", ";", "}", "if", "(", "code", "==", "SPARC_BUILTIN_LDFSR", "\|\|", "code", "==", "SPARC_BUILTIN_STFSR", ")", "{", "if", "(", "!", "address_operand", "(", "op", "[", "arg_count", "]", ",", "SImode", ")", ")", "{", "op", "[", "arg_count", "]", "=", "convert_memory_address", "(", "Pmode", ",", "op", "[", "arg_count", "]", ")", ";", "op", "[", "arg_count", "]", "=", "copy_addr_to_reg", "(", "op", "[", "arg_count", "]", ")", ";", "}", "op", "[", "arg_count", "]", "=", "gen_rtx_MEM", "(", "SImode", ",", "op", "[", "arg_count", "]", ")", ";", "}", "else", "if", "(", "insn_op", "->", "mode", "==", "V1DImode", "&&", "GET_MODE", "(", "op", "[", "arg_count", "]", ")", "==", "DImode", ")", "op", "[", "arg_count", "]", "=", "gen_lowpart", "(", "V1DImode", ",", "op", "[", "arg_count", "]", ")", ";", "else", "if", "(", "insn_op", "->", "mode", "==", "V1SImode", "&&", "GET_MODE", "(", "op", "[", "arg_count", "]", ")", "==", "SImode", ")", "op", "[", "arg_count", "]", "=", "gen_lowpart", "(", "V1SImode", ",", "op", "[", "arg_count", "]", ")", ";", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "idx", "]", ".", "predicate", ")", "(", "op", "[", "arg_count", "]", ",", "insn_op", "->", "mode", ")", ")", "op", "[", "arg_count", "]", "=", "copy_to_mode_reg", "(", "insn_op", "->", "mode", ",", "op", "[", "arg_count", "]", ")", ";", "}", "switch", "(", "arg_count", ")", "{", "case", "<NUM_LIT>", ":", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "nonvoid", ")", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "else", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "!", "pat", ")", "return" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	8,431	[ ")", "{" ]	[ "if", "(", "WasmInst", "->", "ET", "==", "ET_Prefix", ")", "{", "WasmInst", "=", "nullptr", ";", "for", "(", "auto", "PT", "=", "PrefixTable", ";", "PT", "->", "Table", ";", "PT", "++", ")", "{", "if", "(", "PT", "->", "Prefix", "==", "Opc", ")", "{", "WasmInst", "=", "PT", "->", "Table", ";", "break", ";", "}", "}", "if", "(", "!", "WasmInst", ")", "return", "MCDisassembler", "::", "Fail", ";", "int64_t", "PrefixedOpc", ";", "if", "(", "!", "nextLEB", "(", "PrefixedOpc", ",", "Bytes", ",", "Size", ",", "false", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "PrefixedOpc", "<", "<NUM_LIT>", "\|\|", "PrefixedOpc", ">=", "WebAssemblyInstructionTableSize", ")", "return", "MCDisassembler", "::", "Fail", ";", "WasmInst", "+=", "PrefixedOpc", ";", "}", "if", "(", "WasmInst", "->", "ET", "==", "ET_Unused", ")", "return", "MCDisassembler", "::", "Fail", ";", "assert", "(", "WasmInst", "->", "ET", "==", "ET_Instruction", ")", ";", "MI", ".", "setOpcode", "(", "WasmInst", "->", "Opcode", ")", ";", "for", "(", "uint8_t", "OPI", "=", "<NUM_LIT>", ";", "OPI", "<", "WasmInst", "->", "NumOperands", ";", "OPI", "++", ")", "{", "auto", "OT", "=", "OperandTable", "[", "WasmInst", "->", "OperandStart", "+", "OPI", "]", ";", "switch", "(", "OT", ")", "{", "case", "WebAssembly", "::", "OPERAND_BASIC_BLOCK", ":", "case", "WebAssembly", "::", "OPERAND_LOCAL", ":", "case", "WebAssembly", "::", "OPERAND_GLOBAL", ":", "case", "WebAssembly", "::", "OPERAND_FUNCTION32", ":", "case", "WebAssembly", "::", "OPERAND_TABLE", ":", "case", "WebAssembly", "::", "OPERAND_OFFSET32", ":", "case", "WebAssembly", "::", "OPERAND_OFFSET64", ":", "case", "WebAssembly", "::", "OPERAND_P2ALIGN", ":", "case", "WebAssembly", "::", "OPERAND_TYPEINDEX", ":", "case", "WebAssembly", "::", "OPERAND_TAG", ":", "case", "MCOI", "::", "OPERAND_IMMEDIATE", ":", "{", "if", "(", "!", "parseLEBImmediate", "(", "MI", ",", "Size", ",", "Bytes", ",", "false", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "case", "WebAssembly", "::", "OPERAND_I32IMM", ":", "case", "WebAssembly", "::", "OPERAND_I64IMM", ":", "{", "if", "(", "!", "parseLEBImmediate", "(", "MI", ",", "Size", ",", "Bytes", ",", "true", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "case", "WebAssembly", "::", "OPERAND_SIGNATURE", ":", "{", "int64_t", "Val", ";", "uint64_t", "PrevSize", "=", "Size", ";", "if", "(", "!", "nextLEB", "(", "Val", ",", "Bytes", ",", "Size", ",", "true", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Val", "<", "<NUM_LIT>", ")", "{", "if", "(", "Size", "!=", "PrevSize", "+", "<NUM_LIT>" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	8,432	[ ")", ")", ";" ]	[ "insert", "(", "std", "::", "make_pair", "(", "N", ",", "++", "LastNum" ]
LLVM	M68k	CPP	next_suggestion	MPU	8,433	[ "return", "Match_Success", ";" ]	[ "}", "break", ";", "case", "MCK_AR32_NOSP", ":", "if", "(", "Operand", ".", "isReg", "(", ")", "&&", "checkRegisterClass", "(", "Operand", ".", "getReg", "(", ")", ",", "false", ",", "true", ",", "false", ")", ")", "{", "return", "Match_Success", ";", "}", "break", ";", "case", "MCK_DR8", ":", "case", "MCK_DR16", ":", "case", "MCK_DR32", ":", "if", "(", "Operand", ".", "isReg", "(", ")", "&&", "checkRegisterClass", "(", "Operand", ".", "getReg", "(", ")", ",", "true", ",", "false", ",", "false", ")", ")", "{", "return", "Match_Success", ";", "}", "break", ";", "case", "MCK_AR16_TC", ":", "if", "(", "Operand", ".", "isReg", "(", ")", "&&", "(", "(", "Operand", ".", "getReg", "(", ")", "==", "M68k", "::", "A0", ")", "\|\|", "(", "Operand", ".", "getReg", "(", ")", "==", "M68k", "::", "A1", ")", ")", ")", "{", "return", "Match_Success", ";", "}", "break", ";", "case", "MCK_DR16_TC", ":", "if", "(", "Operand", ".", "isReg", "(", ")", "&&", "(", "(", "Operand", ".", "getReg", "(", ")", "==", "M68k", "::", "D0", ")", "\|\|", "(", "Operand", ".", "getReg", "(", ")", "==", "M68k", "::", "D1", ")", ")", ")", "{", "return", "Match_Success", ";", "}", "break", ";", "case", "MCK_XR16_TC", ":", "if", "(", "Operand", ".", "isReg", "(", ")", "&&", "(", "(", "Operand", ".", "getReg", "(", ")", "==", "M68k", "::", "D0", ")", "\|\|", "(", "Operand", ".", "getReg", "(", ")", "==", "M68k", "::", "D1", ")", "\|\|", "(", "Operand", ".", "getReg", "(", ")", "==", "M68k", "::", "A0", ")", "\|\|", "(", "Operand", ".", "getReg", "(", ")", "==", "M68k", "::", "A1", ")", ")", ")", "{" ]
GCC	c6x	MD	next_suggestion	VLIW	8,434	[ "(", "symbol_ref", "<STR_LIT>", ")", ")", "]", ")" ]	[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	8,435	[ "else", "SOffset", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "AMDGPU", "::", "S_MOV_B32", ",", "DL", ",", "MVT", "::", "i32", ",", "CurDAG", "->", "getTargetConstant", "(", "Overflow", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ",", "<NUM_LIT>", ")", ";" ]	[ "uint32_t", "Imm", "=", "cast", "<", "ConstantSDNode", ">", "(", "Constant", ")", "->", "getZExtValue", "(", ")", ";", "uint32_t", "Overflow", "=", "<NUM_LIT>", ";", "if", "(", "Imm", ">=", "<NUM_LIT>", ")", "{", "if", "(", "Imm", "<=", "<NUM_LIT>", "+", "<NUM_LIT>", ")", "{", "Overflow", "=", "Imm", "-", "<NUM_LIT>", ";", "Imm", "=", "<NUM_LIT>", ";", "}", "else", "{", "uint32_t", "High", "=", "(", "Imm", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";", "uint32_t", "Low", "=", "(", "Imm", "+", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "Imm", "=", "Low", ";", "Overflow", "=", "High", "-", "<NUM_LIT>", ";", "}", "}", "ImmOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "DL", ",", "MVT", "::", "i16", ")", ";", "if", "(", "Overflow", "<=", "<NUM_LIT>", ")", "SOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "Overflow", ",", "DL", ",", "MVT", "::", "i32", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,436	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "def", "L2_ploadruht_pi", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "IntRegs", ":", "$", "Rx32in", ",", "s4_1Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3c76b0ff", ",", "TypeLD", ">", ",", "Enc_733b27", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
GCC	spu	MD	stmt_completion	MPU	8,437	[ "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V2DI", "[", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_DFTSV", ")", ")" ]
LLVM	TPC	TD	stmt_completion	Virtual ISA	8,438	[ "src", ";" ]	[ "class", "VpuInstConvert", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "Rdst", ",", "RegisterClass", "Rsrc", ",", "string", "asmstr", ",", "Operand", "Pred", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "VectorInstShort", "<", "opc", ",", "asmstr", ">", "{", "let", "OutOperandList", "=", "(", "outs", "Rdst", ":", "$", "dst", ")", ";", "let", "InOperandList", "=", "(", "ins", "Rsrc", ":", "$", "src", ",", "DataType", ":", "$", "optype", ",", "SwitchSet", ":", "$", "sw", ",", "Rdst", ":", "$", "income", ",", "Pred", ":", "$", "pred", ")", ";", "let", "isNotUsedInDisasm", "=", "!", "if", "(", "!", "and", "(", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Rsrc", ")", ",", "<STR_LIT>", ")", ",", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Rdst", ")", ",", "<STR_LIT>", ")", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "let", "Pattern", "=", "pattern", ";", "let", "Itinerary", "=", "IIC_VectorOp", ";", "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "let", "SrcA", "=" ]
GCC	arm	CPP	stmt_completion	CPU	8,439	[ "_", "a", ",", "_", "_", "p", ")", ";" ]	[ "_", "_", "arm_vcvtaq_m", "(", "uint32x4_t", "_", "_", "inactive", ",", "float32x4_t", "_", "_", "a", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "arm_vcvtaq_m_u32_f32", "(", "_", "_", "inactive", ",", "_" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,440	[ "}" ]	[ "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "GP", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	8,441	[ "BuildMI", "(", "LoopMBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "PHI", ")", ",", "JoinReg", ")", ".", "addReg", "(", "LimitReg", ")", ".", "addMBB", "(", "RoundMBB", ")", ".", "addReg", "(", "ProbeReg", ")", ".", "addMBB", "(", "LoopMBB", ")", ";" ]	[ "assert", "(", "STI", ".", "isTargetWindowsCoreCLR", "(", ")", "&&", "<STR_LIT>", "custom expansion expects CoreCLR", "<STR_LIT>", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "", "STI", ".", "getInstrInfo", "(", ")", ";", "const", "BasicBlock", "", "LLVM_BB", "=", "MBB", ".", "getBasicBlock", "(", ")", ";", "MachineBasicBlock", "", "RoundMBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "", "LoopMBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "", "ContinueMBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineFunction", "::", "iterator", "MBBIter", "=", "std", "::", "next", "(", "MBB", ".", "getIterator", "(", ")", ")", ";", "MF", ".", "insert", "(", "MBBIter", ",", "RoundMBB", ")", ";", "MF", ".", "insert", "(", "MBBIter", ",", "LoopMBB", ")", ";", "MF", ".", "insert", "(", "MBBIter", ",", "ContinueMBB", ")", ";", "MachineBasicBlock", "::", "iterator", "BeforeMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "ContinueMBB", "->", "splice", "(", "ContinueMBB", "->", "begin", "(", ")", ",", "&", "MBB", ",", "MBBI", ",", "MBB", ".", "end", "(", ")", ")", ";", "ContinueMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "&", "MBB", ")", ";", "const", "int64_t", "ThreadEnvironmentStackLimit", "=", "<NUM_LIT>", ";", "const", "int64_t", "PageSize", "=", "<NUM_LIT>", ";", "const", "int64_t", "PageMask", "=", "~", "(", "PageSize", "-", "<NUM_LIT>", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "", "RegClass", "=", "&", "X86", "::", "GR64RegClass", ";", "const", "unsigned", "SizeReg", "=", "InProlog", "?", "(", "unsigned", ")", "X86", "::", "RAX", ":", "MRI", ".", "createVirtualRegister", "(", "RegClass", ")", ",", "ZeroReg", "=", "InProlog", "?", "(", "unsigned", ")", "X86", "::", "RCX", ":", "MRI", ".", "createVirtualRegister", "(", "RegClass", ")", ",", "CopyReg", "=", "InProlog", "?", "(", "unsigned", ")", "X86", "::", "RDX", ":", "MRI", ".", "createVirtualRegister", "(", "RegClass", ")", ",", "TestReg", "=", "InProlog", "?", "(", "unsigned", ")", "X86", "::", "RDX", ":", "MRI", ".", "createVirtualRegister", "(", "RegClass", ")", ",", "FinalReg", "=", "InProlog", "?", "(", "unsigned", ")", "X86", "::", "RDX", ":", "MRI", ".", "createVirtualRegister", "(", "RegClass", ")", ",", "RoundedReg", "=", "InProlog", "?", "(", "unsigned", ")", "X86", "::", "RDX", ":", "MRI", ".", "createVirtualRegister", "(", "RegClass", ")", ",", "LimitReg", "=", "InProlog", "?", "(", "unsigned", ")", "X86", "::", "RCX", ":", "MRI", ".", "createVirtualRegister", "(", "RegClass", ")", ",", "JoinReg", "=", "InProlog", "?", "(", "unsigned", ")", "X86", "::", "RCX", ":", "MRI", ".", "createVirtualRegister", "(", "RegClass", ")", ",", "ProbeReg", "=", "InProlog", "?", "(", "unsigned", ")", "X86", "::", "RCX", ":", "MRI", ".", "createVirtualRegister", "(", "RegClass", ")", ";", "int64_t", "RCXShadowSlot", "=", "<NUM_LIT>", ";", "int64_t", "RDXShadowSlot", "=", "<NUM_LIT>", ";", "if", "(", "InProlog", ")", "{", "X86MachineFunctionInfo", "*", "X86FI", "=", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", ";", "const", "int64_t", "CalleeSaveSize", "=", "X86FI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "const", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "const", "bool", "IsRCXLiveIn", "=", "MBB", ".", "isLiveIn", "(", "X86", "::", "RCX", ")", ";", "const", "bool", "IsRDXLiveIn", "=", "MBB", ".", "isLiveIn", "(", "X86", "::", "RDX", ")", ";", "int64_t", "InitSlot", "=", "<NUM_LIT>", "+", "CalleeSaveSize", "+", "(", "HasFP", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "IsRCXLiveIn", ")", "RCXShadowSlot", "=", "InitSlot", ";", "if", "(", "IsRDXLiveIn", ")", "RDXShadowSlot", "=", "InitSlot", ";", "if", "(", "IsRDXLiveIn", "&&", "IsRCXLiveIn", ")", "RDXShadowSlot", "+=", "<NUM_LIT>", ";", "if", "(", "IsRCXLiveIn", ")", "addRegOffset", "(", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "MOV64mr", ")", ")", ",", "X86", "::", "RSP", ",", "false", ",", "RCXShadowSlot", ")", ".", "addReg", "(", "X86", "::", "RCX", ")", ";", "if", "(", "IsRDXLiveIn", ")", "addRegOffset", "(", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "MOV64mr", ")", ")", ",", "X86", "::", "RSP", ",", "false", ",", "RDXShadowSlot", ")", ".", "addReg", "(", "X86", "::", "RDX", ")", ";", "}", "else", "{", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "MOV64rr", ")", ",", "SizeReg", ")", ".", "addReg", "(", "X86", "::", "RAX", ")", ";", "}", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "XOR64rr", ")", ",", "ZeroReg", ")", ".", "addReg", "(", "ZeroReg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "ZeroReg", ",", "RegState", "::", "Undef", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "MOV64rr", ")", ",", "CopyReg", ")", ".", "addReg", "(", "X86", "::", "RSP", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "SUB64rr", ")", ",", "TestReg", ")", ".", "addReg", "(", "CopyReg", ")", ".", "addReg", "(", "SizeReg", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "CMOV64rr", ")", ",", "FinalReg", ")", ".", "addReg", "(", "TestReg", ")", ".", "addReg", "(", "ZeroReg", ")", ".", "addImm", "(", "X86", "::", "COND_B", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "MOV64rm", ")", ",", "LimitReg", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "ThreadEnvironmentStackLimit", ")", ".", "addReg", "(", "X86", "::", "GS", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "CMP64rr", ")", ")", ".", "addReg", "(", "FinalReg", ")", ".", "addReg", "(", "LimitReg", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "JCC_1", ")", ")", ".", "addMBB", "(", "ContinueMBB", ")", ".", "addImm", "(", "X86", "::", "COND_AE", ")", ";", "RoundMBB", "->", "addLiveIn", "(", "FinalReg", ")", ";", "BuildMI", "(", "RoundMBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "AND64ri32", ")", ",", "RoundedReg", ")", ".", "addReg", "(", "FinalReg", ")", ".", "addImm", "(", "PageMask", ")", ";", "BuildMI", "(", "RoundMBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "JMP_1", ")", ")", ".", "addMBB", "(", "LoopMBB", ")", ";", "if", "(", "!", "InProlog", ")", "{" ]
LLVM	AArch64	CPP	next_suggestion	CPU	8,442	[ "printOperand", "(", "MI", ",", "NOps", "-", "<NUM_LIT>", ",", "OS", ")", ";" ]	[ "I", "<", "E", ";", "++", "I", ")", "{", "if", "(", "I", "!=", "<NUM_LIT>", ")", "OS", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "I", ",", "OS", ")", ";", "}", "OS", "<<", "'", "]", "'", ";", "OS", "<<", "<STR_LIT>", "+", "<STR_LIT>", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	8,443	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
GCC	mips	MD	next_suggestion	CPU	8,444	[ "{", "return", "mips_output_jump", "(", "operands", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "true", ")" ]	[ "[", "(", "unspec_volatile", ":", "SI", "[", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "reg", ":", "SI", "SET_FCSR_REGNUM", ")", "]", "UNSPEC_SET_FCSR", ")", "(", "clobber", "(", "reg", ":", "P", "PIC_FUNCTION_ADDR_REGNUM", ")", ")", "(", "clobber", "(", "reg", ":", "P", "RETURN_ADDR_REGNUM", ")", ")", "]", "<STR_LIT>" ]
LLVM	AArch64	TD	next_suggestion	CPU	8,445	[ "}" ]	[ "def", "fpimm64XForm", ":", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat", "InVal", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "uint32_t", "enc", "=", "AArch64_AM", ":", ":", "getFP64Imm", "(", "InVal", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "fpimm16", ":", "Operand", "<", "f16", ">", ",", "FPImmLeaf", "<", "f16", ",", "[", "{", "return", "AArch64_AM", ":", ":", "getFP16Imm", "(", "Imm", ")", "!", "=", "-", "<NUM_LIT>", ";", "}", "]", ",", "fpimm16XForm", ">", "{", "let", "ParserMatchClass", "=", "FPImmOperand", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
GCC	i386	CPP	stmt_completion	CPU	8,446	[ "_", "_", "m256h", "_", "_", "C", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m256h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_maskz_scalef_ph", "(", "_", "_", "mmask16", "_", "_", "A", ",", "_", "_", "m256h", "_", "_", "B", "," ]
LLVM	AArch64	CPP	stmt_completion	CPU	8,447	[ "else", "{" ]	[ "static", "void", "trackRegDefsUses", "(", "const", "MachineInstr", "&", "MI", ",", "BitVector", "&", "ModifiedRegs", ",", "BitVector", "&", "UsedRegs", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isRegMask", "(", ")", ")", "ModifiedRegs", ".", "setBitsNotInMask", "(", "MO", ".", "getRegMask", "(", ")", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "Reg", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "for", "(", "MCRegAliasIterator", "AI", "(", "Reg", ",", "TRI", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "ModifiedRegs", ".", "set", "(", "", "AI", ")", ";", "}" ]
LLVM	X86	CPP	next_suggestion	CPU	8,448	[ "}" ]	[ "for", "(", "auto", "&", "MO", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", "-", "X86", "::", "FP0", ";", "if", "(", "Reg", ">=", "<NUM_LIT>", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "Defs", ".", "set", "(", "Reg", ")", ";", "if", "(", "!", "LPR", ".", "contains", "(", "MO", ".", "getReg", "(", ")", ")", ")", "MO", ".", "setIsDead", "(", ")", ";", "}", "else", "Uses", ".", "push_back", "(", "&", "MO", ")", ";", "}", "for", "(", "auto", "", "MO", ":", "Uses", ")", "if", "(", "Defs", ".", "test", "(", "getFPReg", "(", "", "MO", ")", ")", "\|\|", "!", "LPR", ".", "contains", "(", "MO", "->", "getReg", "(", ")", ")", ")", "MO", "->", "setIsKill", "(", ")", ";", "LPR", ".", "stepBackward", "(", "MI", ")", ";", "}" ]
LLVM	Alpha	CPP	next_suggestion	MPU	8,449	[ "}" ]	[ "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "if", "(", "StackPtr", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "StackPtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "i64", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackPtr", ",", "DAG", ".", "getIntPtrConstant", "(", "VA", ".", "getLocMemOffset", "(", ")", ")", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "&", "MemOpChains", "[", "<NUM_LIT>", "]", ",", "MemOpChains", ".", "size", "(", ")", ")", ";", "SDValue", "InFlag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Callee", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "if", "(", "InFlag", ".", "getNode", "(", ")", ")", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getConstant", "(", "NumBytes", ",", "getPointerTy", "(", ")", ",", "true", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "getPointerTy", "(", ")", ",", "true", ")", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "return", "LowerCallResult", "(", "Chain", ",", "InFlag", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	8,450	[ "}" ]	[ "EVT", "ToVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "ToVT", ".", "getScalarType", "(", ")", "==", "MVT", "::", "i1", ")", "return", "LowerTruncatei1", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "if", "(", "ToVT", "!=", "MVT", "::", "v8i16", "&&", "ToVT", "!=", "MVT", "::", "v16i8", ")", "return", "SDValue", "(", ")", ";", "EVT", "FromVT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "if", "(", "FromVT", "!=", "MVT", "::", "v8i32", "&&", "FromVT", "!=", "MVT", "::", "v16i16", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "DAG", ".", "SplitVectorOperand", "(", "N", ",", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "ToVT", ",", "Lo", ",", "Hi", ")", ";" ]
GCC	aarch64	MD	next_suggestion	CPU	8,451	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]	[ "(", "ANY_EXTEND", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	X86	CPP	next_suggestion	CPU	8,452	[ "case", "X86", "::", "ADD16ri_DB", ":", "MIB", "->", "setDesc", "(", "get", "(", "X86", "::", "OR16ri", ")", ")", ";", "break", ";" ]	[ "case", "X86", "::", "VMOVUPSZ128mr_NOVLX", ":", "return", "expandNOVLXStore", "(", "MIB", ",", "&", "getRegisterInfo", "(", ")", ",", "get", "(", "X86", "::", "VMOVUPSmr", ")", ",", "get", "(", "X86", "::", "VEXTRACTF32x4Zmr", ")", ",", "X86", "::", "sub_xmm", ")", ";", "case", "X86", "::", "VMOVAPSZ256mr_NOVLX", ":", "return", "expandNOVLXStore", "(", "MIB", ",", "&", "getRegisterInfo", "(", ")", ",", "get", "(", "X86", "::", "VMOVAPSYmr", ")", ",", "get", "(", "X86", "::", "VEXTRACTF64x4Zmr", ")", ",", "X86", "::", "sub_ymm", ")", ";", "case", "X86", "::", "VMOVUPSZ256mr_NOVLX", ":", "return", "expandNOVLXStore", "(", "MIB", ",", "&", "getRegisterInfo", "(", ")", ",", "get", "(", "X86", "::", "VMOVUPSYmr", ")", ",", "get", "(", "X86", "::", "VEXTRACTF64x4Zmr", ")", ",", "X86", "::", "sub_ymm", ")", ";", "case", "X86", "::", "MOV32ri64", ":", "{", "unsigned", "Reg", "=", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg32", "=", "RI", ".", "getSubReg", "(", "Reg", ",", "X86", "::", "sub_32bit", ")", ";", "MI", ".", "setDesc", "(", "get", "(", "X86", "::", "MOV32ri", ")", ")", ";", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "Reg32", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "return", "true", ";", "}", "case", "X86", "::", "KSET0W", ":", "return", "Expand2AddrKreg", "(", "MIB", ",", "get", "(", "X86", "::", "KXORWrr", ")", ",", "X86", "::", "K0", ")", ";", "case", "X86", "::", "KSET0D", ":", "return", "Expand2AddrKreg", "(", "MIB", ",", "get", "(", "X86", "::", "KXORDrr", ")", ",", "X86", "::", "K0", ")", ";", "case", "X86", "::", "KSET0Q", ":", "return", "Expand2AddrKreg", "(", "MIB", ",", "get", "(", "X86", "::", "KXORQrr", ")", ",", "X86", "::", "K0", ")", ";", "case", "X86", "::", "KSET1W", ":", "return", "Expand2AddrKreg", "(", "MIB", ",", "get", "(", "X86", "::", "KXNORWrr", ")", ",", "X86", "::", "K0", ")", ";", "case", "X86", "::", "KSET1D", ":", "return", "Expand2AddrKreg", "(", "MIB", ",", "get", "(", "X86", "::", "KXNORDrr", ")", ",", "X86", "::", "K0", ")", ";", "case", "X86", "::", "KSET1Q", ":", "return", "Expand2AddrKreg", "(", "MIB", ",", "get", "(", "X86", "::", "KXNORQrr", ")", ",", "X86", "::", "K0", ")", ";", "case", "TargetOpcode", "::", "LOAD_STACK_GUARD", ":", "expandLoadStackGuard", "(", "MIB", ",", "", "this", ")", ";", "return", "true", ";", "case", "X86", "::", "XOR64_FP", ":", "case", "X86", "::", "XOR32_FP", ":", "return", "expandXorFP", "(", "MIB", ",", "", "this", ")", ";", "case", "X86", "::", "SHLDROT32ri", ":", "return", "expandSHXDROT", "(", "MIB", ",", "get", "(", "X86", "::", "SHLD32rri8", ")", ")", ";", "case", "X86", "::", "SHLDROT64ri", ":", "return", "expandSHXDROT", "(", "MIB", ",", "get", "(", "X86", "::", "SHLD64rri8", ")", ")", ";", "case", "X86", "::", "SHRDROT32ri", ":", "return", "expandSHXDROT", "(", "MIB", ",", "get", "(", "X86", "::", "SHRD32rri8", ")", ")", ";", "case", "X86", "::", "SHRDROT64ri", ":", "return", "expandSHXDROT", "(", "MIB", ",", "get", "(", "X86", "::", "SHRD64rri8", ")", ")", ";", "case", "X86", "::", "ADD8rr_DB", ":", "MIB", "->", "setDesc", "(", "get", "(", "X86", "::", "OR8rr", ")", ")", ";", "break", ";", "case", "X86", "::", "ADD16rr_DB", ":", "MIB", "->", "setDesc", "(", "get", "(", "X86", "::", "OR16rr", ")", ")", ";", "break", ";", "case", "X86", "::", "ADD32rr_DB", ":", "MIB", "->", "setDesc", "(", "get", "(", "X86", "::", "OR32rr", ")", ")", ";", "break", ";", "case", "X86", "::", "ADD64rr_DB", ":", "MIB", "->", "setDesc", "(", "get", "(", "X86", "::", "OR64rr", ")", ")", ";", "break", ";", "case", "X86", "::", "ADD8ri_DB", ":", "MIB", "->", "setDesc", "(", "get", "(", "X86", "::", "OR8ri", ")", ")", ";", "break", ";" ]
LLVM	VE	TD	next_suggestion	CPU	8,453	[ "}" ]	[ "return", "isInt", "<", "<NUM_LIT>", ">", "(", "N", "-", ">", "getSExtValue", "(", ")", ")", ";", "}", "]", ",", "LO7", ">", "{", "let", "ParserMatchClass", "=", "SImm7AsmOperand", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
GCC	frv	MD	stmt_completion	VLIW	8,454	[ ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	ARM	TD	next_suggestion	CPU	8,455	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_28", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "bit_21_20", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qn", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	aarch64	CPP	next_suggestion	CPU	8,456	[ "ftype", "=", "build_function_type_list", "(", "void_type_node", ",", "unsigned_type_node", ",", "unsigned_type_node", ",", "cv_argtype", ",", "NULL", ")", ";" ]	[ "tree", "cv_argtype", ";", "cv_argtype", "=", "build_qualified_type", "(", "void_type_node", ",", "TYPE_QUAL_CONST", "\|", "TYPE_QUAL_VOLATILE", ")", ";", "cv_argtype", "=", "build_pointer_type", "(", "cv_argtype", ")", ";", "ftype", "=", "build_function_type_list", "(", "void_type_node", ",", "cv_argtype", ",", "NULL", ")", ";", "AARCH64_INIT_PREFETCH_BUILTIN", "(", "AARCH64_PLD", ",", "<STR_LIT>", "pld", "<STR_LIT>", ")", ";", "AARCH64_INIT_PREFETCH_BUILTIN", "(", "AARCH64_PLI", ",", "<STR_LIT>", "pli", "<STR_LIT>", ")", ";", "ftype", "=", "build_function_type_list", "(", "void_type_node", ",", "unsigned_type_node", ",", "unsigned_type_node", ",", "unsigned_type_node", ",", "cv_argtype", ",", "NULL", ")", ";", "AARCH64_INIT_PREFETCH_BUILTIN", "(", "AARCH64_PLDX", ",", "<STR_LIT>", "pldx", "<STR_LIT>", ")", ";" ]
GCC	arm	CPP	next_suggestion	CPU	8,457	[ "}" ]	[ "_", "_", "arm_vhsubq_m_u8", "(", "uint8x16_t", "_", "_", "inactive", ",", "uint8x16_t", "_", "_", "a", ",", "uint8x16_t", "_", "_", "b", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vhsubq_m_uv16qi", "(", "_", "_", "inactive", ",", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_", "p", ")", ";" ]
GCC	rs6000	MD	next_suggestion	CPU	8,458	[ "&", "&", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "=", "=", "CONST_INT" ]	[ "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", "if", "(", "TARGET_ALTIVEC", "&", "&", "ALTIVEC_VECTOR_MODE", "(", "mode", ")", "&", "&", "GET_CODE", "(", "op", ")", "=", "=", "AND" ]
LLVM	MCS51	CPP	stmt_completion	MPU	8,459	[ "MCS51MCRegisterClasses", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", ";" ]	[ "MCRegisterClass", "const", "*", "Class", "=", "&" ]
LLVM	Patmos	CPP	stmt_completion	VLIW	8,460	[ ";" ]	[ "SDValue", "PatmosTargetLowering", "::", "LowerRETURNADDR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "auto", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setReturnAddressIsTaken", "(", "true", ")" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	8,461	[ ";" ]	[ "assert", "(", "Base", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid base register", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Disp", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RRegs", "[", "Base", "]", ")", ")", ";", "return", "MCDisassembler", "::", "Success" ]
LLVM	ARM64	TD	next_suggestion	CPU	8,462	[ "enc", "=", "enc", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "enc", ";" ]	[ "uint64_t", "enc", "=", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ")", "&", "<NUM_LIT>", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "i64shift_b", ":", "Operand", "<", "i64", ">", ",", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "i64shift_sext_i8", ":", "Operand", "<", "i64", ">", ",", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ";", "enc", "=", "enc", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "enc", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "i64shift_sext_i16", ":", "Operand", "<", "i64", ">", ",", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ";", "enc", "=", "enc", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "enc", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "i64shift_sext_i32", ":", "Operand", "<", "i64", ">", ",", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ";" ]
GCC	frv	MD	next_suggestion	VLIW	8,463	[ "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,464	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Ns8", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ns8", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "n1", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	8,465	[ ";" ]	[ "ShiftedImm", "=", "o", ".", "ShiftedImm", ";", "break", ";", "case", "k_CondCode", ":", "CondCode", "=", "o", ".", "CondCode", ";", "break", ";", "case", "k_FPImm", ":", "FPImm", "=", "o", ".", "FPImm", ";", "break", ";", "case", "k_Barrier", ":", "Barrier", "=", "o", ".", "Barrier", ";", "break", ";", "case", "k_Register", ":", "Reg", "=", "o", ".", "Reg", ";", "break", ";", "case", "k_VectorList", ":", "VectorList", "=", "o", ".", "VectorList", ";", "break", ";", "case", "k_VectorIndex", ":", "VectorIndex", "=", "o", ".", "VectorIndex", ";", "break", ";", "case", "k_SysReg", ":", "SysReg", "=", "o", ".", "SysReg", ";", "break", ";", "case", "k_SysCR", ":", "SysCRImm", "=", "o", ".", "SysCRImm", ";", "break", ";", "case", "k_Prefetch", ":", "Prefetch", "=", "o", ".", "Prefetch", ";", "break", ";", "case", "k_PSBHint", ":", "PSBHint", "=", "o", ".", "PSBHint" ]
LLVM	AArch64	TD	next_suggestion	CPU	8,466	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm8", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Q", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm8", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op2", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	sparc	MD	next_suggestion	CPU	8,467	[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]" ]	[ "(", "plus", ":", "W", "(", "plus", ":", "W", "(", "match_operand", ":", "W", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "W", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "ltu", ":", "W", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM	CPP	next_suggestion	CPU	8,468	[ "return", "false", ";" ]	[ "const", "FeatureBitset", "Features", ";", "}", "Extensions", "[", "]", "=", "{", "{", "ARM", "::", "AEK_CRC", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "ARM", "::", "FeatureCRC", "}", "}", ",", "{", "ARM", "::", "AEK_CRYPTO", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "ARM", "::", "FeatureCrypto", ",", "ARM", "::", "FeatureNEON", ",", "ARM", "::", "FeatureFPARMv8", "}", "}", ",", "{", "ARM", "::", "AEK_FP", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "ARM", "::", "FeatureFPARMv8", "}", "}", ",", "{", "(", "ARM", "::", "AEK_HWDIVTHUMB", "\|", "ARM", "::", "AEK_HWDIVARM", ")", ",", "{", "Feature_HasV7Bit", ",", "Feature_IsNotMClassBit", "}", ",", "{", "ARM", "::", "FeatureHWDivThumb", ",", "ARM", "::", "FeatureHWDivARM", "}", "}", ",", "{", "ARM", "::", "AEK_MP", ",", "{", "Feature_HasV7Bit", ",", "Feature_IsNotMClassBit", "}", ",", "{", "ARM", "::", "FeatureMP", "}", "}", ",", "{", "ARM", "::", "AEK_SIMD", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "ARM", "::", "FeatureNEON", ",", "ARM", "::", "FeatureFPARMv8", "}", "}", ",", "{", "ARM", "::", "AEK_SEC", ",", "{", "Feature_HasV6KBit", "}", ",", "{", "ARM", "::", "FeatureTrustZone", "}", "}", ",", "{", "ARM", "::", "AEK_VIRT", ",", "{", "Feature_HasV7Bit", "}", ",", "{", "ARM", "::", "FeatureVirtualization", "}", "}", ",", "{", "ARM", "::", "AEK_FP16", ",", "{", "Feature_HasV8_2aBit", "}", ",", "{", "ARM", "::", "FeatureFPARMv8", ",", "ARM", "::", "FeatureFullFP16", "}", "}", ",", "{", "ARM", "::", "AEK_RAS", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "ARM", "::", "FeatureRAS", "}", "}", ",", "{", "ARM", "::", "AEK_OS", ",", "{", "}", ",", "{", "}", "}", ",", "{", "ARM", "::", "AEK_IWMMXT", ",", "{", "}", ",", "{", "}", "}", ",", "{", "ARM", "::", "AEK_IWMMXT2", ",", "{", "}", ",", "{", "}", "}", ",", "{", "ARM", "::", "AEK_MAVERICK", ",", "{", "}", ",", "{", "}", "}", ",", "{", "ARM", "::", "AEK_XSCALE", ",", "{", "}", ",", "{", "}", "}", ",", "}", ";", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "expected architecture extension name", "<STR_LIT>", ")", ";", "StringRef", "Name", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "SMLoc", "ExtLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Lex", "(", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "<STR_LIT>", "unexpected token in '.arch_extension' directive", "<STR_LIT>", ")", ")", "return", "true", ";", "bool", "EnableFeature", "=", "true", ";", "if", "(", "Name", ".", "startswith_lower", "(", "<STR_LIT>", "no", "<STR_LIT>", ")", ")", "{", "EnableFeature", "=", "false", ";", "Name", "=", "Name", ".", "substr", "(", "<NUM_LIT>", ")", ";", "}", "unsigned", "FeatureKind", "=", "ARM", "::", "parseArchExt", "(", "Name", ")", ";", "if", "(", "FeatureKind", "==", "ARM", "::", "AEK_INVALID", ")", "return", "Error", "(", "ExtLoc", ",", "<STR_LIT>", "unknown architectural extension: ", "<STR_LIT>", "+", "Name", ")", ";", "for", "(", "const", "auto", "&", "Extension", ":", "Extensions", ")", "{", "if", "(", "Extension", ".", "Kind", "!=", "FeatureKind", ")", "continue", ";", "if", "(", "Extension", ".", "Features", ".", "none", "(", ")", ")", "return", "Error", "(", "ExtLoc", ",", "<STR_LIT>", "unsupported architectural extension: ", "<STR_LIT>", "+", "Name", ")", ";", "if", "(", "(", "getAvailableFeatures", "(", ")", "&", "Extension", ".", "ArchCheck", ")", "!=", "Extension", ".", "ArchCheck", ")", "return", "Error", "(", "ExtLoc", ",", "<STR_LIT>", "architectural extension '", "<STR_LIT>", "+", "Name", "+", "<STR_LIT>", "' is not ", "<STR_LIT>", "<STR_LIT>", "allowed for the current base architecture", "<STR_LIT>", ")", ";", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "FeatureBitset", "ToggleFeatures", "=", "EnableFeature", "?", "(", "~", "STI", ".", "getFeatureBits", "(", ")", "&", "Extension", ".", "Features", ")", ":", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "Extension", ".", "Features", ")", ";", "FeatureBitset", "Features", "=", "ComputeAvailableFeatures", "(", "STI", ".", "ToggleFeature", "(", "ToggleFeatures", ")", ")", ";", "setAvailableFeatures", "(", "Features", ")", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	8,469	[ "return", "NULL", ";" ]	[ "llvm_unreachable", "(", "<STR_LIT>", "visitVREV64 unimplemented ARM visit...", "<STR_LIT>", ")", ";" ]
LLVM	Mips	TD	stmt_completion	CPU	8,470	[ "=", "<STR_LIT>", ";" ]	[ "dag", "OutOperandList", "=", "(", "outs", "MSA128BOpnd", ":", "$", "wd", ")", ";", "dag", "InOperandList", "=", "(", "ins", "MSA128BOpnd", ":", "$", "wd_in", ",", "MSA128BOpnd", ":", "$", "ws", ",", "MSA128BOpnd", ":", "$", "wt", ")", ";", "string", "AsmString" ]
GCC	arm	CPP	stmt_completion	CPU	8,471	[ ",", "qualifier_poly", ")", ";" ]	[ "static", "tree", "arm_simd_builtin_type", "(", "machine_mode", "mode", ",", "arm_type_qualifiers", "qualifiers", ")", "{", "if", "(", "(", "qualifiers", "&", "qualifier_poly", ")", "!=", "<NUM_LIT>", ")", "return", "arm_lookup_simd_builtin_type", "(", "mode" ]
GCC	i386	MD	next_suggestion	CPU	8,472	[ "operands", "[", "<NUM_LIT>", "]", "=", "replace_equiv_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "stack_pointer_rtx", ")" ]	[ "(", "match_operand", ":", "TF", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "P", "SP_REG", ")", "(", "plus", ":", "P", "(", "reg", ":", "P", "SP_REG", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "{" ]
GCC	sh	MD	next_suggestion	CPU	8,473	[ "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "QIHI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")" ]
GCC	nds32	CPP	next_suggestion	CPU	8,474	[ "else", "return", "<STR_LIT>", "jr\\t$ta", "<STR_LIT>", ";" ]	[ "else", "output_asm_insn", "(", "<STR_LIT>", "la\\t$ta, %l1", "<STR_LIT>", ",", "operands", ")", ";", "mode", "=", "GET_MODE", "(", "diff_vec", ")", ";", "switch", "(", "mode", ")", "{", "case", "E_QImode", ":", "output_asm_insn", "(", "<STR_LIT>", "lb\\t%2, [$ta + %0 << 0]", "<STR_LIT>", ",", "operands", ")", ";", "break", ";", "case", "E_HImode", ":", "output_asm_insn", "(", "<STR_LIT>", "lh\\t%2, [$ta + %0 << 1]", "<STR_LIT>", ",", "operands", ")", ";", "break", ";", "case", "E_SImode", ":", "output_asm_insn", "(", "<STR_LIT>", "lw\\t%2, [$ta + %0 << 2]", "<STR_LIT>", ",", "operands", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "output_asm_insn", "(", "<STR_LIT>", "add\\t$ta, %2, $ta", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "TARGET_16_BIT", ")", "return", "<STR_LIT>", "jr5\\t$ta", "<STR_LIT>", ";" ]
LLVM	X86	CPP	program_repair	CPU	8,475	[ "<FIXS>", "SDValue", "CWD", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i16", ",", "DL", ",", "Chain", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ")", ";", "<FIXE>" ]	[ "Ops", ",", "MVT", "::", "i16", ",", "MMO", ")", ";", "<BUGS>", "SDValue", "CWD", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i16", ",", "DL", ",", "Chain", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "SDValue", "CWD1", "=" ]
LLVM	PTX	CPP	stmt_completion	GPU	8,476	[ ")", "{" ]	[ "virtual", "void", "EmitFunctionBodyEnd", "(" ]
LLVM	SystemZ	TD	next_suggestion	CPU	8,477	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "enc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "enc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "enc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	8,478	[ ")", "==", "&", "AMDGPU", "::", "VGPRRegBank", "&&", "&", "getRegBank", "(", "AMDGPU", "::", "AGPRRegBankID", ")", "==", "&", "AMDGPU", "::", "AGPRRegBank", ")", ";" ]	[ "static", "auto", "InitializeRegisterBankOnce", "=", "[", "this", "]", "(", ")", "{", "assert", "(", "&", "getRegBank", "(", "AMDGPU", "::", "SGPRRegBankID", ")", "==", "&", "AMDGPU", "::", "SGPRRegBank", "&&", "&", "getRegBank", "(", "AMDGPU", "::", "VGPRRegBankID" ]
LLVM	SystemZ	TD	next_suggestion	CPU	8,479	[ "let", "Constraints", "=", "<STR_LIT>", ";" ]	[ "class", "BinaryRX", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "SDPatternOperator", "operator", ",", "RegisterOperand", "cls", ",", "SDPatternOperator", "load", ",", "bits", "<", "<NUM_LIT>", ">", "bytes", ",", "AddressingMode", "mode", "=", "bdxaddr12only", ">", ":", "InstRXa", "<", "opcode", ",", "(", "outs", "cls", ":", "$", "R1", ")", ",", "(", "ins", "cls", ":", "$", "R1src", ",", "mode", ":", "$", "XBD2", ")", ",", "mnemonic", "#", "<STR_LIT>", ",", "[", "(", "set", "cls", ":", "$", "R1", ",", "(", "operator", "cls", ":", "$", "R1src", ",", "(", "load", "mode", ":", "$", "XBD2", ")", ")", ")", "]", ">", "{", "let", "OpKey", "=", "mnemonic", "#", "<STR_LIT>", "#", "cls", ";", "let", "OpType", "=", "<STR_LIT>", ";" ]
GCC	ia64	CPP	program_repair	CPU	8,480	[ "<FIXS>", "gen_speculation_check_di", ",", "<FIXE>", "<FIXS>", "gen_func_t", "*", "gen_check", ";", "<FIXE>", "<FIXS>", "if", "(", "ts", "&", "BEGIN_DATA", ")", "<FIXE>", "<FIXS>", "if", "(", "simple_check_p", ")", "{", "gcc_assert", "(", "mflag_sched_spec_ldc", ")", ";", "if", "(", "clearing_check_p", ")", "gen_check", "=", "gen_ld_c_clr", ";", "elsegen_check", "=", "gen_ld_c_nc", ";", "}", "else", "{", "if", "(", "clearing_check_p", ")", "gen_check", "=", "gen_chk_a_clr", ";", "elsegen_check", "=", "gen_chk_a_nc", ";", "}", "<FIXE>", "<FIXS>", "else", "if", "(", "ts", "&", "BEGIN_CONTROL", ")", "<FIXE>", "<FIXS>", "if", "(", "simple_check_p", ")", "<FIXE>", "<FIXS>", "gcc_assert", "(", "!", "ia64_needs_block_p", "(", "ts", ")", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "clearing_check_p", ")", "gen_check", "=", "gen_ld_c_clr", ";", "elsegen_check", "=", "gen_ld_c_nc", ";", "}", "else", "{", "gen_check", "=", "gen_chk_s", ";", "<FIXE>", "<FIXS>", "}", "elsegcc_unreachable", "(", ")", ";", "gcc_assert", "(", "mode_no", ">=", "<NUM_LIT>", ")", ";", "return", "gen_check", "[", "mode_no", "]", ";", "}", "static", "boolia64_needs_block_p", "(", "ds_t", "ts", ")", "{", "if", "(", "ts", "&", "BEGIN_DATA", ")", "return", "!", "mflag_sched_spec_ldc", ";", "gcc_assert", "(", "(", "ts", "&", "BEGIN_CONTROL", ")", "!=", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", "return", "!", "(", "mflag_sched_spec_control_ldc", "&&", "mflag_sched_spec_ldc", ")", ";", "}", "static", "rtxia64_gen_spec_check", "(", "rtx", "insn", ",", "rtx", "label", ",", "ds_t", "ds", ")", "{", "rtx", "op1", ",", "pat", ",", "check_pat", ";", "gen_func_t", "gen_check", ";", "int", "mode_no", ";", "mode_no", "=", "get_mode_no_for_insn", "(", "insn", ")", ";", "gcc_assert", "(", "mode_no", ">=", "<NUM_LIT>", ")", ";", "if", "(", "label", ")", "op1", "=", "label", ";", "else", "{", "gcc_assert", "(", "!", "ia64_needs_block_p", "(", "ds", ")", ")", ";", "op1", "=", "copy_rtx", "(", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ")", ";", "<FIXE>", "<FIXS>", "check_pat", "=", "gen_check", "(", "copy_rtx", "(", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ")", ",", "op1", ")", ";", "<FIXE>" ]	[ "gen_speculation_check_ti", ",", "gen_speculation_check_di", ",", "gen_speculation_check_di", ",", "<BUGS>", "gen_speculation_check_di", "<BUGE>", "}", ";", "<BUGS>", "extract_insn_cached", "(", "insn", ")", ";", "<BUGE>", "<BUGS>", "if", "(", "label", ")", "{", "gcc_assert", "(", "mutate_p", "\|\|", "ia64_needs_block_p", "(", "insn", ")", ")", ";", "op1", "=", "label", ";", "}", "else", "<BUGE>", "{", "<BUGS>", "gcc_assert", "(", "!", "mutate_p", "&&", "!", "ia64_needs_block_p", "(", "insn", ")", ")", ";", "op1", "=", "copy_rtx", "(", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ")", ";", "<BUGE>", "}", "<BUGS>", "if", "(", "mutate_p", ")", "<BUGE>", "{", "<BUGS>", "sd_iterator_def", "sd_it", ";", "dep_t", "dep", ";", "int", "check_no", "=", "<NUM_LIT>", ";", "rtx", "or", "ig_pat", "=", "ORIG_PAT", "(", "insn", ")", ";", "FOR_EACH_DEP", "(", "insn", ",", "SD_LIST_RES_BACK", ",", "sd_it", ",", "dep", ")", "<BUGE>", "{", "<BUGS>", "rtx", "x", "=", "DEP_PRO", "(", "dep", ")", ";", "<BUGE>", "<BUGS>", "if", "(", "ORIG_PAT", "(", "x", ")", "==", "or", "ig_pat", ")", "check_no", "=", "spec_check_no", "[", "INSN_UID", "(", "x", ")", "]", ";", "<BUGE>", "}", "<BUGS>", "gcc_assert", "(", "check_no", ")", ";", "<BUGE>", "<BUGS>", "spec_check_no", "[", "INSN_UID", "(", "insn", ")", "]", "=", "(", "check_no", "+", "SPEC_GEN_CHECK_MUTATION_OFFSET", ")", ";", "<BUGE>", "}", "<BUGS>", "check_pat", "=", "(", "gen_check", "[", "spec_check_no", "[", "INSN_UID", "(", "insn", ")", "]", "-", "<NUM_LIT>", "]", "(", "copy_rtx", "(", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ")", ",", "op1", ")", ")", ";", "<BUGE>", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "COND_EXEC", ")" ]
GCC	arm	CPP	stmt_completion	CPU	8,481	[ "int64x2_t", ")", "_", "_", "a", ")", ";" ]	[ "return", "(", "poly64x1_t", ")", "_", "_", "builtin_neon_vget_lowv2di", "(", "(" ]
LLVM	MSP430	TD	stmt_completion	MPU	8,482	[ ")", ")", "]", ">", ";" ]	[ "def", "MOVZX16rr8", ":", "I8rr", "<", "<NUM_LIT>", ",", "(", "outs", "GR16", ":", "$", "dst", ")", ",", "(", "ins", "GR8", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "GR16", ":", "$", "dst", ",", "(", "zext", "GR8", ":", "$", "src" ]
LLVM	AMDGPU	CPP	code_generation	GPU	8,483	[ "bool", "SITargetLowering", "::", "isFPExtFoldable", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Opcode", ",", "LLT", "DestTy", ",", "LLT", "SrcTy", ")", "const", "{", "return", "(", "(", "Opcode", "==", "TargetOpcode", "::", "G_FMAD", "&&", "Subtarget", "->", "hasMadMixInsts", "(", ")", ")", "\|\|", "(", "Opcode", "==", "TargetOpcode", "::", "G_FMA", "&&", "Subtarget", "->", "hasFmaMixInsts", "(", ")", ")", ")", "&&", "DestTy", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "SrcTy", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "denormalModeIsFlushAllF32", "(", "*", "MI", ".", "getMF", "(", ")", ")", ";", "}" ]	[ "Return", "true", "if", "an", "fpext", "operation", "input", "to", "an", "Opcode", "operation", "is", "free", "(", "for", "instance", ",", "because", "half-precision", "floating-point", "numbers", "are", "implicitly", "extended", "to", "float-precision", ")", "for", "an", "FMA", "instruction", "." ]
LLVM	Hexagon	TD	stmt_completion	DSP	8,484	[ ";" ]	[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>" ]
LLVM	ARM64	TD	next_suggestion	CPU	8,485	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst1", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "base", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "status", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";" ]
GCC	s390	MD	program_repair	MPU	8,486	[ "<FIXS>", "[", "(", "set", "(", "reg", ":", "CCS", "<NUM_LIT>", ")", "(", "compare", ":", "CCS", "(", "mem", ":", "BLK", "(", "subreg", ":", "DI", "(", "match_operand", ":", "TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<NUM_LIT>", ")", ")", "<FIXE>" ]	[ "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "reg", ":", "CCU", "<NUM_LIT>", ")", "(", "compare", ":", "CCU", "(", "mem", ":", "BLK", "(", "subreg", ":", "DI", "(", "match_operand", ":", "TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "mem", ":", "BLK", "(", "subreg", ":", "DI", "(", "match_operand", ":", "TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<NUM_LIT>", ")", ")", ")", ")", "(", "clobber", "(", "subreg", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "subreg", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", "<NUM_LIT>", ")", ")" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	8,487	[ "Value", "*", "Res", "=", "CallInst", "::", "Create", "(", "AtExit", ",", "Args", ",", "<STR_LIT>", "call", "<STR_LIT>", ",", "EntryBB", ")", ";" ]	[ "uint16_t", "Priority", "=", "PriorityAndMore", ".", "first", ";", "for", "(", "auto", "&", "AssociatedAndMore", ":", "PriorityAndMore", ".", "second", ")", "{", "Constant", "", "Associated", "=", "AssociatedAndMore", ".", "first", ";", "Function", "", "CallDtors", "=", "Function", "::", "Create", "(", "AtExitFuncTy", ",", "Function", "::", "PrivateLinkage", ",", "<STR_LIT>", "call_dtors", "<STR_LIT>", "+", "(", "Priority", "!=", "UINT16_MAX", "?", "(", "Twine", "(", "<STR_LIT>", ".", "<STR_LIT>", ")", "+", "Twine", "(", "Priority", ")", ")", ":", "Twine", "(", ")", ")", "+", "(", "!", "Associated", "->", "isNullValue", "(", ")", "?", "(", "Twine", "(", "<STR_LIT>", ".", "<STR_LIT>", ")", "+", "Associated", "->", "getName", "(", ")", ")", ":", "Twine", "(", ")", ")", ",", "&", "M", ")", ";", "BasicBlock", "", "BB", "=", "BasicBlock", "::", "Create", "(", "C", ",", "<STR_LIT>", "body", "<STR_LIT>", ",", "CallDtors", ")", ";", "for", "(", "auto", "Dtor", ":", "AssociatedAndMore", ".", "second", ")", "CallInst", "::", "Create", "(", "Dtor", ",", "<STR_LIT>", "<STR_LIT>", ",", "BB", ")", ";", "ReturnInst", "::", "Create", "(", "C", ",", "BB", ")", ";", "FunctionType", "", "VoidVoid", "=", "FunctionType", "::", "get", "(", "Type", "::", "getVoidTy", "(", "C", ")", ",", "false", ")", ";", "Function", "", "RegisterCallDtors", "=", "Function", "::", "Create", "(", "VoidVoid", ",", "Function", "::", "PrivateLinkage", ",", "<STR_LIT>", "register_call_dtors", "<STR_LIT>", "+", "(", "Priority", "!=", "UINT16_MAX", "?", "(", "Twine", "(", "<STR_LIT>", ".", "<STR_LIT>", ")", "+", "Twine", "(", "Priority", ")", ")", ":", "Twine", "(", ")", ")", "+", "(", "!", "Associated", "->", "isNullValue", "(", ")", "?", "(", "Twine", "(", "<STR_LIT>", ".", "<STR_LIT>", ")", "+", "Associated", "->", "getName", "(", ")", ")", ":", "Twine", "(", ")", ")", ",", "&", "M", ")", ";", "BasicBlock", "", "EntryBB", "=", "BasicBlock", "::", "Create", "(", "C", ",", "<STR_LIT>", "entry", "<STR_LIT>", ",", "RegisterCallDtors", ")", ";", "BasicBlock", "", "FailBB", "=", "BasicBlock", "::", "Create", "(", "C", ",", "<STR_LIT>", "fail", "<STR_LIT>", ",", "RegisterCallDtors", ")", ";", "BasicBlock", "", "RetBB", "=", "BasicBlock", "::", "Create", "(", "C", ",", "<STR_LIT>", "return", "<STR_LIT>", ",", "RegisterCallDtors", ")", ";", "Value", "", "Null", "=", "ConstantPointerNull", "::", "get", "(", "VoidStar", ")", ";", "Value", "", "Args", "[", "]", "=", "{", "CallDtors", ",", "Null", ",", "DsoHandle", "}", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	8,488	[ ">", "(", ")", ";" ]	[ "void", "X86FrameLowering", "::", "processFunctionBeforeCalleeSavedScan", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "", "RS", ")", "const", "{", "MachineFrameInfo", "", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "X86RegisterInfo", "", "RegInfo", "=", "static_cast", "<", "const", "X86RegisterInfo", "", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "unsigned", "SlotSize", "=", "RegInfo", "->", "getSlotSize", "(", ")", ";", "X86MachineFunctionInfo", "*", "X86FI", "=", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo" ]
LLVM	AArch64	TD	next_suggestion	CPU	8,489	[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]	[ "def", "simm4s2", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "Imm", ">", "=", "-", "<NUM_LIT>", "&", "&", "Imm", "<", "=", "<NUM_LIT>", "&", "&", "(", "Imm", "%", "<NUM_LIT>", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ",", "SImmS2XForm", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "SImm4s2Operand", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,490	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
GCC	mips	CPP	stmt_completion	CPU	8,491	[ "cpu", ",", "NULL", ")", ";" ]	[ "while", "(", "fgets", "(", "buf", ",", "sizeof", "(", "buf", ")", ",", "f", ")", "!=", "NULL", ")", "if", "(", "startswith", "(", "buf", ",", "<STR_LIT>", "cpu model", "<STR_LIT>", ")", ")", "{", "if", "(", "strstr", "(", "buf", ",", "<STR_LIT>", "Godson2 V0.2", "<STR_LIT>", ")", "!=", "NULL", "\|\|", "strstr", "(", "buf", ",", "<STR_LIT>", "Loongson-2 V0.2", "<STR_LIT>", ")", "!=", "NULL", "\|\|", "strstr", "(", "buf", ",", "<STR_LIT>", "Loongson-2E", "<STR_LIT>", ")", "!=", "NULL", ")", "cpu", "=", "<STR_LIT>", "loongson2e", "<STR_LIT>", ";", "else", "if", "(", "strstr", "(", "buf", ",", "<STR_LIT>", "Godson2 V0.3", "<STR_LIT>", ")", "!=", "NULL", "\|\|", "strstr", "(", "buf", ",", "<STR_LIT>", "Loongson-2 V0.3", "<STR_LIT>", ")", "!=", "NULL", "\|\|", "strstr", "(", "buf", ",", "<STR_LIT>", "Loongson-2F", "<STR_LIT>", ")", "!=", "NULL", ")", "cpu", "=", "<STR_LIT>", "loongson2f", "<STR_LIT>", ";", "else", "if", "(", "strstr", "(", "buf", ",", "<STR_LIT>", "Godson3 V0.5", "<STR_LIT>", ")", "!=", "NULL", "\|\|", "strstr", "(", "buf", ",", "<STR_LIT>", "Loongson-3 V0.5", "<STR_LIT>", ")", "!=", "NULL", "\|\|", "strstr", "(", "buf", ",", "<STR_LIT>", "Loongson-3A", "<STR_LIT>", ")", "!=", "NULL", ")", "cpu", "=", "<STR_LIT>", "loongson3a", "<STR_LIT>", ";", "else", "if", "(", "strstr", "(", "buf", ",", "<STR_LIT>", "SiByte SB1", "<STR_LIT>", ")", "!=", "NULL", ")", "cpu", "=", "<STR_LIT>", "sb1", "<STR_LIT>", ";", "else", "if", "(", "strstr", "(", "buf", ",", "<STR_LIT>", "R5000", "<STR_LIT>", ")", "!=", "NULL", ")", "cpu", "=", "<STR_LIT>", "r5000", "<STR_LIT>", ";", "else", "if", "(", "strstr", "(", "buf", ",", "<STR_LIT>", "Octeon II", "<STR_LIT>", ")", "!=", "NULL", ")", "cpu", "=", "<STR_LIT>", "octeon2", "<STR_LIT>", ";", "else", "if", "(", "strstr", "(", "buf", ",", "<STR_LIT>", "Octeon", "<STR_LIT>", ")", "!=", "NULL", ")", "cpu", "=", "<STR_LIT>", "octeon", "<STR_LIT>", ";", "break", ";", "}", "fclose", "(", "f", ")", ";", "if", "(", "cpu", "==", "NULL", ")", "return", "NULL", ";", "return", "concat", "(", "<STR_LIT>", "-m", "<STR_LIT>", ",", "argv", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", "=", "<STR_LIT>", "," ]
LLVM	X86	CPP	next_suggestion	CPU	8,492	[ "return", "makeArrayRef", "(", "std", "::", "begin", "(", "XMMArgRegs64Bit", ")", ",", "std", "::", "end", "(", "XMMArgRegs64Bit", ")", ")", ";" ]	[ "}", "bool", "isSoftFloat", "=", "Subtarget", ".", "useSoftFloat", "(", ")", ";", "if", "(", "isSoftFloat", "\|\|", "!", "Subtarget", ".", "hasSSE1", "(", ")", ")", "return", "None", ";", "static", "const", "MCPhysReg", "XMMArgRegs64Bit", "[", "]", "=", "{", "X86", "::", "XMM0", ",", "X86", "::", "XMM1", ",", "X86", "::", "XMM2", ",", "X86", "::", "XMM3", ",", "X86", "::", "XMM4", ",", "X86", "::", "XMM5", ",", "X86", "::", "XMM6", ",", "X86", "::", "XMM7", "}", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	8,493	[ "<NUM_LIT>", "}", "=", "Imm", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
LLVM	ARM	TD	next_suggestion	CPU	8,494	[ "}" ]	[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
LLVM	GBZ80	CPP	next_suggestion	MPU	8,495	[ "}" ]	[ "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "VT", "==", "MVT", "::", "i16", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "hasOneUse", "(", ")", ")", "if", "(", "auto", "", "C0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i16", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DCI", ".", "DAG", ".", "getTargetConstant", "(", "", "C0", "->", "getConstantIntValue", "(", ")", ",", "dl", ",", "MVT", "::", "i16", ")", ")", ";", "return", "SDValue", "(", ")", ";" ]
LLVM	AArch64	TD	program_repair	CPU	8,496	[ "<FIXS>", "NoItinerary", ">", ",", "Sched", "[", "WriteFPALU", ",", "ReadFPALU", ",", "ReadFPALU", "]", ">", ";", "<FIXE>", "<FIXS>", "NoItinerary", ">", ",", "Sched", "[", "WriteFPALU", ",", "ReadFPALU", ",", "ReadFPALU", "]", ">", ";", "<FIXE>" ]	[ "asmop", "#", "<STR_LIT>", ",", "[", "(", "set", "(", "v8i8", "VPR64", ":", "$", "Rd", ")", ",", "(", "v8i8", "(", "opnode8B", "(", "v8i8", "VPR64", ":", "$", "Rn", ")", ",", "(", "v8i8", "VPR64", ":", "$", "Rm", ")", ")", ")", ")", "]", ",", "<BUGS>", "NoItinerary", ">", ";", "<BUGE>", "def", "_16B", ":", "NeonI_3VSame", "<NUM_LIT>", ",", "u", ",", "size", ",", "opcode", ",", "(", "outs", "VPR128", ":", "$", "Rd", ")", ",", "(", "ins", "VPR128", ":", "$", "Rn", ",", "VPR128", ":", "$", "Rm", ")", ",", "asmop", "#", "<STR_LIT>", ",", "[", "(", "set", "(", "v16i8", "VPR128", ":", "$", "Rd", ")", ",", "(", "v16i8", "(", "opnode16B", "(", "v16i8", "VPR128", ":", "$", "Rn", ")", ",", "(", "v16i8", "VPR128", ":", "$", "Rm", ")", ")", ")", ")", "]", ",", "<BUGS>", "NoItinerary", ">", ";", "<BUGE>", "}", "}" ]
LLVM	ARM	CPP	next_suggestion	CPU	8,497	[ "MIB", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]	[ "MachineBasicBlock", "", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "ARM", "::", "t2CMPri", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIB", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MIB", ".", "addReg", "(", "ARM", "::", "NoRegister", ")", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "BrOpc", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]
GCC	sparc	MD	stmt_completion	CPU	8,498	[ ")" ]	[ "(", "define_automaton", "<STR_LIT>" ]
GCC	i386	CPP	next_suggestion	CPU	8,499	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m512", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_add_ps", "(", "_", "_", "m512", "_", "_", "W", ",", "_", "_", "mmask16", "_", "_", "U", ",", "_", "_", "m512", "_", "_", "A", ",", "_", "_", "m512", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m512", ")", "_", "_", "builtin_ia32_addps512_mask", "(", "(", "_", "_", "v16sf", ")", "_", "_", "A", ",", "(", "_", "_", "v16sf", ")", "_", "_", "B", ",", "(", "_", "_", "v16sf", ")", "_", "_", "W", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

8,400

[ "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ";" ]

[ "bool", "IsMinSize", "=", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "MinSize", ")", ";", "if", "(", "IsMinSize", ")", "return", "SDValue", "(", ")", ";", "SDValue", "StVal", "=", "S", "->", "getValue", "(", ")", ";", "EVT", "VT", "=", "StVal", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "||", "VT", ".", "getVectorNumElements", "(", ")", "<", "<NUM_LIT>", "||", "VT", "==", "MVT", "::", "v2i64", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "!=", "<NUM_LIT>", "||", "S", "->", "getAlignment", "(", ")", ">=", "<NUM_LIT>", "||", "S", "->", "getAlignment", "(", ")", "<=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "SDValue", "ReplacedSplat", "=", "replaceSplatVectorStore", "(", "DAG", ",", "S", ")", ";", "if", "(", "ReplacedSplat", "!=", "SDValue", "(", ")", ")", "return", "ReplacedSplat", ";", "SDLoc", "DL", "(", "S", ")", ";" ]

LLVM

Mips

TD

next_suggestion

CPU

8,401

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rd", ";" ]

[ "class", "CLO_FM", "<", "bits", "<", "<NUM_LIT>", ">", "funct", ">", ":", "StdArch", "{", "bits", "<", "<NUM_LIT>", ">", "rd", ";", "bits", "<", "<NUM_LIT>", ">", "rs", ";", "bits", "<", "<NUM_LIT>", ">", "rt", ";", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rs", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rt", ";" ]

LLVM

GBZ80

CPP

stmt_completion

MPU

8,402

[ "FS", ")", ";" ]

[ "return", "createGBZ80MCSubtargetInfoImpl", "(", "TT", ",", "CPU", "," ]

GCC

i386

MD

next_suggestion

CPU

8,403

[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]

[ "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "VF_128", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_dup", "<NUM_LIT>", ")" ]

LLVM

PowerPC

TD

stmt_completion

CPU

8,404

[ "set", "v4f32", ":", "$", "XT", ",", "(", "fadd", "v4f32", ":", "$", "XA", ",", "v4f32", ":", "$", "XB", ")", ")", "]", ">", ";" ]

[ "def", "XVADDSP", ":", "XX3Form", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "vsrc", ":", "$", "XT", ")", ",", "(", "ins", "vsrc", ":", "$", "XA", ",", "vsrc", ":", "$", "XB", ")", ",", "<STR_LIT>", ",", "IIC_VecFP", ",", "[", "(" ]

GCC

c4x

MD

program_repair

DSP

8,405

[ "<FIXS>", "(", "match_operand", ":", "QF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC_NOOV", "<NUM_LIT>", ")", "(", "compare", ":", "CC_NOOV", "(", "mult", ":", "QF", "(", "match_operand", ":", "QF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "QF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "(", "match_operand", ":", "QF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "QF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "QF", "(", "match_dup", "<NUM_LIT>", ")" ]

GCC

nds32

MD

next_suggestion

CPU

8,406

[ "<STR_LIT>" ]

[ "(", "plus", ":", "SI", "(", "mult", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

GCC

alpha

CPP

code_generation

MPU

8,407

[ "static", "bool", "alpha_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict", ")", "{", "if", "(", "mode", "==", "DImode", "&&", "GET_CODE", "(", "x", ")", "==", "AND", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "-", "<NUM_LIT>", ")", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "SUBREG_P", "(", "x", ")", "&&", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", "<", "GET_MODE_SIZE", "(", "GET_MODE", "(", "SUBREG_REG", "(", "x", ")", ")", ")", ")", ")", "x", "=", "SUBREG_REG", "(", "x", ")", ";", "if", "(", "REG_P", "(", "x", ")", "&&", "(", "strict", "?", "STRICT_REG_OK_FOR_BASE_P", "(", "x", ")", ":", "NONSTRICT_REG_OK_FOR_BASE_P", "(", "x", ")", ")", ")", "return", "true", ";", "if", "(", "CONSTANT_ADDRESS_P", "(", "x", ")", ")", "return", "true", ";", "if", "(", "LINKAGE_SYMBOL_REF_P", "(", "x", ")", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", ")", "{", "rtx", "ofs", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "SUBREG_P", "(", "x", ")", "&&", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", "<", "GET_MODE_SIZE", "(", "GET_MODE", "(", "SUBREG_REG", "(", "x", ")", ")", ")", ")", ")", "x", "=", "SUBREG_REG", "(", "x", ")", ";", "if", "(", "REG_P", "(", "x", ")", ")", "{", "if", "(", "!", "strict", "&&", "NONSTRICT_REG_OK_FP_BASE_P", "(", "x", ")", "&&", "CONST_INT_P", "(", "ofs", ")", ")", "return", "true", ";", "if", "(", "(", "strict", "?", "STRICT_REG_OK_FOR_BASE_P", "(", "x", ")", ":", "NONSTRICT_REG_OK_FOR_BASE_P", "(", "x", ")", ")", "&&", "CONSTANT_ADDRESS_P", "(", "ofs", ")", ")", "return", "true", ";", "}", "}", "else", "if", "(", "TARGET_EXPLICIT_RELOCS", "&&", "GET_MODE_SIZE", "(", "mode", ")", "<=", "UNITS_PER_WORD", ")", "{", "if", "(", "small_symbolic_operand", "(", "x", ",", "Pmode", ")", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "LO_SUM", ")", "{", "rtx", "ofs", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "SUBREG_P", "(", "x", ")", "&&", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", "<", "GET_MODE_SIZE", "(", "GET_MODE", "(", "SUBREG_REG", "(", "x", ")", ")", ")", ")", ")", "x", "=", "SUBREG_REG", "(", "x", ")", ";", "if", "(", "!", "(", "REG_P", "(", "x", ")", "&&", "(", "strict", "?", "STRICT_REG_OK_FOR_BASE_P", "(", "x", ")", ":", "NONSTRICT_REG_OK_FOR_BASE_P", "(", "x", ")", ")", ")", ")", "return", "false", ";", "if", "(", "local_symbolic_operand", "(", "ofs", ",", "Pmode", ")", "||", "dtp32_symbolic_operand", "(", "ofs", ",", "Pmode", ")", "||", "tp32_symbolic_operand", "(", "ofs", ",", "Pmode", ")", ")", "return", "true", ";", "}", "}", "return", "false", ";", "}" ]

[ "legitimate_address_p", "recognizes", "an", "RTL", "expression", "that", "is", "a", "valid", "memory", "address", "for", "an", "instruction", ".", "The", "MODE", "argument", "is", "the", "machine", "mode", "for", "the", "MEM", "expression", "that", "wants", "to", "use", "this", "address", ".", "For", "Alpha", ",", "we", "have", "either", "a", "constant", "address", "or", "the", "sum", "of", "a", "register", "and", "a", "constant", "address", ",", "or", "just", "a", "register", ".", "For", "DImode", ",", "any", "of", "those", "forms", "can", "be", "surrounded", "with", "an", "AND", "that", "clear", "the", "low-order", "three", "bits", ";", "this", "is", "an", "``", "unaligned", "''", "access", "." ]

LLVM

AArch64

TD

next_suggestion

CPU

8,408

[ "}" ]

[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(", "ops", "regclass", ",", "!", "cast", "<", "Operand", ">", "(", "<STR_LIT>", "#", "width", ")", ")", ";" ]

GCC

rs6000

CPP

stmt_completion

CPU

8,409

[ ")", ";" ]

[ "}", "x", ";", "x", ".", "l", "[", "<NUM_LIT>", "]", "=", "l", ";", "return", "(", "x", ".", "q" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,410

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_combine_ll", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_3op", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

HSAIL

TD

next_suggestion

Virtual ISA

8,411

[ "int", "UNDEF", "=", "<NUM_LIT>", ";" ]

[ "int", "SMALL", "=", "<NUM_LIT>", ";", "int", "LARGE", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

8,412

[ "return", "ConsumerSingleIndex", "==", "ProdPairIndex", ";" ]

[ "bool", "HexagonMCInstrInfo", "::", "IsSingleConsumerRefPairProducer", "(", "unsigned", "Producer", ",", "unsigned", "Consumer", ")", "{", "if", "(", "IsVecRegPair", "(", "Producer", ")", "&&", "IsVecRegSingle", "(", "Consumer", ")", ")", "{", "const", "unsigned", "ProdPairIndex", "=", "IsReverseVecRegPair", "(", "Producer", ")", "?", "Producer", "-", "Hexagon", "::", "WR0", ":", "Producer", "-", "Hexagon", "::", "W0", ";", "const", "unsigned", "ConsumerSingleIndex", "=", "(", "Consumer", "-", "Hexagon", "::", "V0", ")", ">>", "<NUM_LIT>", ";" ]

GCC

aarch64

CPP

stmt_completion

CPU

8,413

[ ")", ";" ]

[ "std", "::", "string", "extension", "=", "aarch64_get_extension_string_for_isa_flags", "(", "default_isa_flags", ",", "default_arch", "->", "flags", ")", ";", "aarch64_last_printed_arch_string", "=", "default_arch", "->", "name", "+", "extension", ";", "aarch64_last_printed_tune_string", "=", "<STR_LIT>", "<STR_LIT>", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t.arch %s\\n", "<STR_LIT>", ",", "aarch64_last_printed_arch_string", ".", "c_str", "(", ")", ")", ";", "default_file_start", "(" ]

GCC

arm

MD

stmt_completion

CPU

8,414

[ ")", ")" ]

[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]

LLVM

Blackfin

CPP

next_suggestion

DSP

8,415

[ "O", "<<", "<STR_LIT>", " + ", "<STR_LIT>", ";" ]

[ "printOperand", "(", "MI", ",", "opNum", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "opNum", "+", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "MI", "->", "getOperand", "(", "opNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "return", ";" ]

LLVM

VE

CPP

next_suggestion

CPU

8,416

[ "}" ]

[ "inline", "static", "<STR_LIT>", "::", "<STR_LIT>", "stringToVERD", "(", "StringRef", "S", ")", "{", "return", "StringSwitch", "<", "<STR_LIT>", "::", "<STR_LIT>", ">", "(", "S", ")", ".", "Case", "(", "<STR_LIT>", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ".rz", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ".rp", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ".rm", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ".rn", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", ".ra", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Default", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]

GCC

rs6000

CPP

stmt_completion

CPU

8,417

[ ",", "op0", ")", ";" ]

[ "break", ";", "case", "ALTIVEC_BUILTIN_LD_INTERNAL_1ti", ":", "icode", "=", "CODE_FOR_vector_altivec_load_v1ti", ";", "break", ";", "default", ":", "*", "expandedp", "=", "false", ";", "return", "NULL_RTX", ";", "}", "*", "expandedp", "=", "true", ";", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "op0", "=", "expand_normal", "(", "arg0", ")", ";", "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "mode0", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "if", "(", "target", "==", "<NUM_LIT>", "||", "GET_MODE", "(", "target", ")", "!=", "tmode", "||", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "target", ",", "tmode", ")", ")", "target", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op0", ",", "mode0", ")", ")", "op0", "=", "gen_rtx_MEM", "(", "mode0", ",", "copy_to_mode_reg", "(", "Pmode", ",", "op0", ")", ")", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

8,418

[ ",", "Ops", ".", "size", "(", ")", ")", ";" ]

[ "unsigned", "CallOpc", "=", "PrepareCall", "(", "DAG", ",", "Callee", ",", "InFlag", ",", "Chain", ",", "dl", ",", "SPDiff", ",", "isTailCall", ",", "RegsToPass", ",", "Ops", ",", "NodeTys", ",", "PPCSubTarget", ")", ";", "int", "BytesCalleePops", "=", "(", "CallConv", "==", "CallingConv", "::", "Fast", "&&", "GuaranteedTailCallOpt", ")", "?", "NumBytes", ":", "<NUM_LIT>", ";", "if", "(", "InFlag", ".", "getNode", "(", ")", ")", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "if", "(", "isTailCall", ")", "{", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "liveout_empty", "(", ")", ")", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC_PPC", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "RVLocs", "[", "i", "]", ".", "getLocReg", "(", ")", ")", ";", "}", "assert", "(", "(", "(", "Callee", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Register", "&&", "cast", "<", "RegisterSDNode", ">", "(", "Callee", ")", "->", "getReg", "(", ")", "==", "PPC", "::", "CTR", ")", "||", "Callee", ".", "getOpcode", "(", ")", "==", "ISD", "::", "TargetExternalSymbol", "||", "Callee", ".", "getOpcode", "(", ")", "==", "ISD", "::", "TargetGlobalAddress", "||", "isa", "<", "ConstantSDNode", ">", "(", "Callee", ")", ")", "&&", "<STR_LIT>", "Expecting an global address, external symbol, absolute value or register", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "}", "Chain", "=", "DAG", ".", "getNode", "(", "CallOpc", ",", "dl", ",", "NodeTys", ",", "&", "Ops", "[", "<NUM_LIT>", "]" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

8,419

[ "MI", ".", "eraseFromParent", "(", ")", ";" ]

[ "if", "(", "Src1", "->", "isImm", "(", ")", "&&", "isKImmOperand", "(", "TII", ",", "*", "Src1", ")", ")", "{", "unsigned", "Opc", "=", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_ADD_I32", ")", "?", "AMDGPU", "::", "S_ADDK_I32", ":", "AMDGPU", "::", "S_MULK_I32", ";", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "Opc", ")", ")", ";", "MI", ".", "tieOperands", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "}", "}", "if", "(", "MI", ".", "isCompare", "(", ")", "&&", "TII", "->", "isSOPC", "(", "MI", ")", ")", "{", "shrinkScalarCompare", "(", "TII", ",", "MI", ")", ";", "continue", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_MOV_B32", ")", "{", "const", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "Src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src", ".", "isImm", "(", ")", "&&", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Dst", ".", "getReg", "(", ")", ")", ")", "{", "int32_t", "ReverseImm", ";", "if", "(", "isKImmOperand", "(", "TII", ",", "Src", ")", ")", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "AMDGPU", "::", "S_MOVK_I32", ")", ")", ";", "else", "if", "(", "isReverseInlineImm", "(", "TII", ",", "Src", ",", "ReverseImm", ")", ")", "{", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "AMDGPU", "::", "S_BREV_B32", ")", ")", ";", "Src", ".", "setImm", "(", "ReverseImm", ")", ";", "}", "}", "continue", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_AND_B32", "||", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_OR_B32", "||", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_XOR_B32", ")", "{", "if", "(", "shrinkScalarLogicOp", "(", "ST", ",", "MRI", ",", "TII", ",", "MI", ")", ")", "continue", ";", "}", "if", "(", "TII", "->", "isMIMG", "(", "MI", ".", "getOpcode", "(", ")", ")", "&&", "ST", ".", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "GFX10", "&&", "MF", ".", "getProperties", "(", ")", ".", "hasProperty", "(", "MachineFunctionProperties", "::", "Property", "::", "NoVRegs", ")", ")", "{", "shrinkMIMG", "(", "MI", ")", ";", "continue", ";", "}", "if", "(", "!", "TII", "->", "hasVALU32BitEncoding", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "!", "TII", "->", "canShrink", "(", "MI", ",", "MRI", ")", ")", "{", "if", "(", "!", "MI", ".", "isCommutable", "(", ")", "||", "!", "TII", "->", "commuteInstruction", "(", "MI", ")", "||", "!", "TII", "->", "canShrink", "(", "MI", ",", "MRI", ")", ")", "continue", ";", "}", "if", "(", "!", "TII", "->", "hasVALU32BitEncoding", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "int", "Op32", "=", "AMDGPU", "::", "getVOPe32", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "TII", "->", "isVOPC", "(", "Op32", ")", ")", "{", "unsigned", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "DstReg", ")", ")", "{", "MRI", ".", "setRegAllocationHint", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "VCCReg", ")", ";", "continue", ";", "}", "if", "(", "DstReg", "!=", "VCCReg", ")", "continue", ";", "}", "if", "(", "Op32", "==", "AMDGPU", "::", "V_CNDMASK_B32_e32", ")", "{", "const", "MachineOperand", "*", "Src2", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "src2", ")", ";", "if", "(", "!", "Src2", "->", "isReg", "(", ")", ")", "continue", ";", "unsigned", "SReg", "=", "Src2", "->", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SReg", ")", ")", "{", "MRI", ".", "setRegAllocationHint", "(", "SReg", ",", "<NUM_LIT>", ",", "VCCReg", ")", ";", "continue", ";", "}", "if", "(", "SReg", "!=", "VCCReg", ")", "continue", ";", "}", "const", "MachineOperand", "*", "SDst", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "sdst", ")", ";", "const", "MachineOperand", "*", "Src2", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "src2", ")", ";", "if", "(", "SDst", ")", "{", "bool", "Next", "=", "false", ";", "if", "(", "SDst", "->", "getReg", "(", ")", "!=", "VCCReg", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "SDst", "->", "getReg", "(", ")", ")", ")", "MRI", ".", "setRegAllocationHint", "(", "SDst", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "VCCReg", ")", ";", "Next", "=", "true", ";", "}", "if", "(", "Src2", "&&", "Src2", "->", "getReg", "(", ")", "!=", "VCCReg", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Src2", "->", "getReg", "(", ")", ")", ")", "MRI", ".", "setRegAllocationHint", "(", "Src2", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "VCCReg", ")", ";", "Next", "=", "true", ";", "}", "if", "(", "Next", ")", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Shrinking ", "<STR_LIT>", "<<", "MI", ")", ";", "MachineInstr", "*", "Inst32", "=", "TII", "->", "buildShrunkInst", "(", "MI", ",", "Op32", ")", ";", "++", "NumInstructionsShrunk", ";", "copyExtraImplicitOps", "(", "*", "Inst32", ",", "MF", ",", "MI", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

8,420

[ "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]

[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_vpmadd52luq256_mask", "(", "(", "_", "_", "v4di", ")", "_", "_", "X", ",", "(", "_", "_", "v4di", ")", "_", "_", "Y", ",", "(", "_", "_", "v4di", ")", "_", "_", "Z", ",", "(", "_" ]

LLVM

ARM

CPP

next_suggestion

CPU

8,421

[ "Offset", "+=", "TII", "->", "GetInstSizeInBytes", "(", "I", ")", ";" ]

[ "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", "->", "begin", "(", ")", ";", ";", "++", "I", ")", "{", "assert", "(", "I", "!=", "MBB", "->", "end", "(", ")", "&&", "<STR_LIT>", "Didn't find MI in its own basic block?", "<STR_LIT>", ")", ";", "if", "(", "&", "*", "I", "==", "MI", ")", "return", "Offset", ";" ]

LLVM

SystemZ

TD

next_suggestion

CPU

8,422

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "class", "InstRRE", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ",", "pattern", ">", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "R1", ";", "bits", "<", "<NUM_LIT>", ">", "R2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

8,423

[ "(", "RC", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";" ]

[ "W0", ",", "W1", ",", "W2", ",", "W3", ",", "W4", ",", "W5", ",", "W6", ",", "W7", ",", "W8", ",", "W9", ",", "W10", ",", "W11", ",", "W12", ",", "W13", ",", "W14", ",", "W15", ",", "<NUM_LIT>", "}", ";", "static", "const", "MCPhysReg", "VecPred", "[", "]", "=", "{", "Q0", ",", "Q1", ",", "Q2", ",", "Q3", ",", "<NUM_LIT>", "}", ";", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "case", "IntRegsRegClassID", ":", "return", "Int32", ";", "case", "DoubleRegsRegClassID", ":", "return", "Int64", ";", "case", "PredRegsRegClassID", ":", "return", "Pred", ";", "case", "HvxVRRegClassID", ":", "return", "VecSgl", ";", "case", "HvxWRRegClassID", ":", "return", "VecDbl", ";", "case", "HvxQRRegClassID", ":", "return", "VecPred", ";", "default", ":", "break", ";", "}", "static", "const", "MCPhysReg", "Empty", "[", "]", "=", "{", "<NUM_LIT>", "}", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "Register class: ", "<STR_LIT>", "<<", "getRegClassName" ]

LLVM

AArch64

CPP

next_suggestion

CPU

8,424

[ "}" ]

[ "EncodedValue", "|=", "<NUM_LIT>", "<<", "<NUM_LIT>", ";", "return", "EncodedValue", ";" ]

GCC

i386

MD

stmt_completion

CPU

8,425

[ ")", ")", ")", ")" ]

[ "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", ")" ]

GCC

nios2

MD

next_suggestion

MPU

8,426

[ "<STR_LIT>" ]

[ "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", ")", "]" ]

LLVM

SystemZ

CPP

program_repair

CPU

8,427

[ "<FIXS>", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "<FIXE>" ]

[ "}", "bool", "SystemZMCAsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", ",", "<BUGS>", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", ")", "{", "<BUGE>", "return", "Fixup", ".", "getKind", "(", ")", ">=", "FirstLiteralRelocationKind", ";", "}" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

8,428

[ "FunctionType", "*", "DestType", "=", "CB", "->", "getFunctionType", "(", ")", ";" ]

[ "std", "::", "vector", "<", "std", "::", "pair", "<", "Function", "*", ",", "Function", "*", ">>", "Replacements", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isDeclaration", "(", ")", "||", "!", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", "no-prototype", "<STR_LIT>", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Found no-prototype function: ", "<STR_LIT>", "<<", "F", ".", "getName", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "if", "(", "!", "F", ".", "isVarArg", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "Functions with 'no-prototype' attribute must take varargs: ", "<STR_LIT>", "+", "F", ".", "getName", "(", ")", ")", ";", "unsigned", "NumParams", "=", "F", ".", "getFunctionType", "(", ")", "->", "getNumParams", "(", ")", ";", "if", "(", "NumParams", "!=", "<NUM_LIT>", ")", "{", "if", "(", "!", "(", "NumParams", "==", "<NUM_LIT>", "&&", "F", ".", "arg_begin", "(", ")", "->", "hasStructRetAttr", "(", ")", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "Functions with 'no-prototype' attribute should ", "<STR_LIT>", "<STR_LIT>", "not have params: ", "<STR_LIT>", "+", "F", ".", "getName", "(", ")", ")", ";", "}", "SmallVector", "<", "CallBase", "*", ">", "Calls", ";", "SmallVector", "<", "Value", "*", ">", "Worklist", ";", "Worklist", ".", "push_back", "(", "&", "F", ")", ";", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "Value", "*", "V", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "for", "(", "User", "*", "U", ":", "V", "->", "users", "(", ")", ")", "{", "if", "(", "auto", "*", "BC", "=", "dyn_cast", "<", "BitCastOperator", ">", "(", "U", ")", ")", "Worklist", ".", "push_back", "(", "BC", ")", ";", "else", "if", "(", "auto", "*", "CB", "=", "dyn_cast", "<", "CallBase", ">", "(", "U", ")", ")", "if", "(", "CB", "->", "getCalledOperand", "(", ")", "==", "V", ")", "Calls", ".", "push_back", "(", "CB", ")", ";", "}", "}", "FunctionType", "*", "NewType", "=", "nullptr", ";", "for", "(", "CallBase", "*", "CB", ":", "Calls", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "prototype-less call of ", "<STR_LIT>", "<<", "F", ".", "getName", "(", ")", "<<", "<STR_LIT>", ":\\n", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "*", "CB", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

8,429

[ "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "BUFFER_LOAD_DWORD_OFFEN", ")", ",", "SpillReg", ")", ".", "addReg", "(", "OffsetReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";" ]

[ "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "BUFFER_LOAD_DWORD_OFFSET", ")", ",", "SpillReg", ")", ".", "addReg", "(", "ScratchRsrcReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "Offset", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "return", ";", "}", "MCPhysReg", "OffsetReg", "=", "findScratchNonCalleeSaveRegister", "(", "MF", "->", "getRegInfo", "(", ")", ",", "LiveRegs", ",", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_MOV_B32_e32", ")", ",", "OffsetReg", ")", ".", "addImm", "(", "Offset", ")", ";" ]

GCC

sparc

CPP

stmt_completion

CPU

8,430

[ "NULL_RTX", ";" ]

[ "enum", "sparc_builtins", "code", "=", "(", "enum", "sparc_builtins", ")", "DECL_FUNCTION_CODE", "(", "fndecl", ")", ";", "enum", "insn_code", "icode", "=", "sparc_builtins_icode", "[", "code", "]", ";", "bool", "nonvoid", "=", "TREE_TYPE", "(", "TREE_TYPE", "(", "fndecl", ")", ")", "!=", "void_type_node", ";", "call_expr_arg_iterator", "iter", ";", "int", "arg_count", "=", "<NUM_LIT>", ";", "rtx", "pat", ",", "op", "[", "<NUM_LIT>", "]", ";", "tree", "arg", ";", "if", "(", "nonvoid", ")", "{", "machine_mode", "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "if", "(", "!", "target", "||", "GET_MODE", "(", "target", ")", "!=", "tmode", "||", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "target", ",", "tmode", ")", ")", "op", "[", "<NUM_LIT>", "]", "=", "gen_reg_rtx", "(", "tmode", ")", ";", "else", "op", "[", "<NUM_LIT>", "]", "=", "target", ";", "}", "else", "op", "[", "<NUM_LIT>", "]", "=", "NULL_RTX", ";", "FOR_EACH_CALL_EXPR_ARG", "(", "arg", ",", "iter", ",", "exp", ")", "{", "const", "struct", "insn_operand_data", "*", "insn_op", ";", "int", "idx", ";", "if", "(", "arg", "==", "error_mark_node", ")", "return", "NULL_RTX", ";", "arg_count", "++", ";", "idx", "=", "arg_count", "-", "!", "nonvoid", ";", "insn_op", "=", "&", "insn_data", "[", "icode", "]", ".", "operand", "[", "idx", "]", ";", "op", "[", "arg_count", "]", "=", "expand_normal", "(", "arg", ")", ";", "if", "(", "(", "code", ">=", "SPARC_BUILTIN_FIRST_FPCMPSHL", "&&", "code", "<=", "SPARC_BUILTIN_LAST_FPCMPSHL", "&&", "arg_count", "==", "<NUM_LIT>", ")", "||", "(", "code", ">=", "SPARC_BUILTIN_FIRST_DICTUNPACK", "&&", "code", "<=", "SPARC_BUILTIN_LAST_DICTUNPACK", "&&", "arg_count", "==", "<NUM_LIT>", ")", ")", "{", "if", "(", "!", "check_constant_argument", "(", "icode", ",", "idx", ",", "op", "[", "arg_count", "]", ")", ")", "return", "const0_rtx", ";", "}", "if", "(", "code", "==", "SPARC_BUILTIN_LDFSR", "||", "code", "==", "SPARC_BUILTIN_STFSR", ")", "{", "if", "(", "!", "address_operand", "(", "op", "[", "arg_count", "]", ",", "SImode", ")", ")", "{", "op", "[", "arg_count", "]", "=", "convert_memory_address", "(", "Pmode", ",", "op", "[", "arg_count", "]", ")", ";", "op", "[", "arg_count", "]", "=", "copy_addr_to_reg", "(", "op", "[", "arg_count", "]", ")", ";", "}", "op", "[", "arg_count", "]", "=", "gen_rtx_MEM", "(", "SImode", ",", "op", "[", "arg_count", "]", ")", ";", "}", "else", "if", "(", "insn_op", "->", "mode", "==", "V1DImode", "&&", "GET_MODE", "(", "op", "[", "arg_count", "]", ")", "==", "DImode", ")", "op", "[", "arg_count", "]", "=", "gen_lowpart", "(", "V1DImode", ",", "op", "[", "arg_count", "]", ")", ";", "else", "if", "(", "insn_op", "->", "mode", "==", "V1SImode", "&&", "GET_MODE", "(", "op", "[", "arg_count", "]", ")", "==", "SImode", ")", "op", "[", "arg_count", "]", "=", "gen_lowpart", "(", "V1SImode", ",", "op", "[", "arg_count", "]", ")", ";", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "idx", "]", ".", "predicate", ")", "(", "op", "[", "arg_count", "]", ",", "insn_op", "->", "mode", ")", ")", "op", "[", "arg_count", "]", "=", "copy_to_mode_reg", "(", "insn_op", "->", "mode", ",", "op", "[", "arg_count", "]", ")", ";", "}", "switch", "(", "arg_count", ")", "{", "case", "<NUM_LIT>", ":", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "nonvoid", ")", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "else", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "!", "pat", ")", "return" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

8,431

[ ")", "{" ]

[ "if", "(", "WasmInst", "->", "ET", "==", "ET_Prefix", ")", "{", "WasmInst", "=", "nullptr", ";", "for", "(", "auto", "PT", "=", "PrefixTable", ";", "PT", "->", "Table", ";", "PT", "++", ")", "{", "if", "(", "PT", "->", "Prefix", "==", "Opc", ")", "{", "WasmInst", "=", "PT", "->", "Table", ";", "break", ";", "}", "}", "if", "(", "!", "WasmInst", ")", "return", "MCDisassembler", "::", "Fail", ";", "int64_t", "PrefixedOpc", ";", "if", "(", "!", "nextLEB", "(", "PrefixedOpc", ",", "Bytes", ",", "Size", ",", "false", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "PrefixedOpc", "<", "<NUM_LIT>", "||", "PrefixedOpc", ">=", "WebAssemblyInstructionTableSize", ")", "return", "MCDisassembler", "::", "Fail", ";", "WasmInst", "+=", "PrefixedOpc", ";", "}", "if", "(", "WasmInst", "->", "ET", "==", "ET_Unused", ")", "return", "MCDisassembler", "::", "Fail", ";", "assert", "(", "WasmInst", "->", "ET", "==", "ET_Instruction", ")", ";", "MI", ".", "setOpcode", "(", "WasmInst", "->", "Opcode", ")", ";", "for", "(", "uint8_t", "OPI", "=", "<NUM_LIT>", ";", "OPI", "<", "WasmInst", "->", "NumOperands", ";", "OPI", "++", ")", "{", "auto", "OT", "=", "OperandTable", "[", "WasmInst", "->", "OperandStart", "+", "OPI", "]", ";", "switch", "(", "OT", ")", "{", "case", "WebAssembly", "::", "OPERAND_BASIC_BLOCK", ":", "case", "WebAssembly", "::", "OPERAND_LOCAL", ":", "case", "WebAssembly", "::", "OPERAND_GLOBAL", ":", "case", "WebAssembly", "::", "OPERAND_FUNCTION32", ":", "case", "WebAssembly", "::", "OPERAND_TABLE", ":", "case", "WebAssembly", "::", "OPERAND_OFFSET32", ":", "case", "WebAssembly", "::", "OPERAND_OFFSET64", ":", "case", "WebAssembly", "::", "OPERAND_P2ALIGN", ":", "case", "WebAssembly", "::", "OPERAND_TYPEINDEX", ":", "case", "WebAssembly", "::", "OPERAND_TAG", ":", "case", "MCOI", "::", "OPERAND_IMMEDIATE", ":", "{", "if", "(", "!", "parseLEBImmediate", "(", "MI", ",", "Size", ",", "Bytes", ",", "false", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "case", "WebAssembly", "::", "OPERAND_I32IMM", ":", "case", "WebAssembly", "::", "OPERAND_I64IMM", ":", "{", "if", "(", "!", "parseLEBImmediate", "(", "MI", ",", "Size", ",", "Bytes", ",", "true", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "}", "case", "WebAssembly", "::", "OPERAND_SIGNATURE", ":", "{", "int64_t", "Val", ";", "uint64_t", "PrevSize", "=", "Size", ";", "if", "(", "!", "nextLEB", "(", "Val", ",", "Bytes", ",", "Size", ",", "true", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "Val", "<", "<NUM_LIT>", ")", "{", "if", "(", "Size", "!=", "PrevSize", "+", "<NUM_LIT>" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

8,432

[ ")", ")", ";" ]

[ "insert", "(", "std", "::", "make_pair", "(", "N", ",", "++", "LastNum" ]

LLVM

M68k

CPP

next_suggestion

MPU

8,433

[ "return", "Match_Success", ";" ]

[ "}", "break", ";", "case", "MCK_AR32_NOSP", ":", "if", "(", "Operand", ".", "isReg", "(", ")", "&&", "checkRegisterClass", "(", "Operand", ".", "getReg", "(", ")", ",", "false", ",", "true", ",", "false", ")", ")", "{", "return", "Match_Success", ";", "}", "break", ";", "case", "MCK_DR8", ":", "case", "MCK_DR16", ":", "case", "MCK_DR32", ":", "if", "(", "Operand", ".", "isReg", "(", ")", "&&", "checkRegisterClass", "(", "Operand", ".", "getReg", "(", ")", ",", "true", ",", "false", ",", "false", ")", ")", "{", "return", "Match_Success", ";", "}", "break", ";", "case", "MCK_AR16_TC", ":", "if", "(", "Operand", ".", "isReg", "(", ")", "&&", "(", "(", "Operand", ".", "getReg", "(", ")", "==", "M68k", "::", "A0", ")", "||", "(", "Operand", ".", "getReg", "(", ")", "==", "M68k", "::", "A1", ")", ")", ")", "{", "return", "Match_Success", ";", "}", "break", ";", "case", "MCK_DR16_TC", ":", "if", "(", "Operand", ".", "isReg", "(", ")", "&&", "(", "(", "Operand", ".", "getReg", "(", ")", "==", "M68k", "::", "D0", ")", "||", "(", "Operand", ".", "getReg", "(", ")", "==", "M68k", "::", "D1", ")", ")", ")", "{", "return", "Match_Success", ";", "}", "break", ";", "case", "MCK_XR16_TC", ":", "if", "(", "Operand", ".", "isReg", "(", ")", "&&", "(", "(", "Operand", ".", "getReg", "(", ")", "==", "M68k", "::", "D0", ")", "||", "(", "Operand", ".", "getReg", "(", ")", "==", "M68k", "::", "D1", ")", "||", "(", "Operand", ".", "getReg", "(", ")", "==", "M68k", "::", "A0", ")", "||", "(", "Operand", ".", "getReg", "(", ")", "==", "M68k", "::", "A1", ")", ")", ")", "{" ]

GCC

c6x

MD

next_suggestion

VLIW

8,434

[ "(", "symbol_ref", "<STR_LIT>", ")", ")", "]", ")" ]

[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

8,435

[ "else", "SOffset", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "AMDGPU", "::", "S_MOV_B32", ",", "DL", ",", "MVT", "::", "i32", ",", "CurDAG", "->", "getTargetConstant", "(", "Overflow", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ",", "<NUM_LIT>", ")", ";" ]

[ "uint32_t", "Imm", "=", "cast", "<", "ConstantSDNode", ">", "(", "Constant", ")", "->", "getZExtValue", "(", ")", ";", "uint32_t", "Overflow", "=", "<NUM_LIT>", ";", "if", "(", "Imm", ">=", "<NUM_LIT>", ")", "{", "if", "(", "Imm", "<=", "<NUM_LIT>", "+", "<NUM_LIT>", ")", "{", "Overflow", "=", "Imm", "-", "<NUM_LIT>", ";", "Imm", "=", "<NUM_LIT>", ";", "}", "else", "{", "uint32_t", "High", "=", "(", "Imm", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";", "uint32_t", "Low", "=", "(", "Imm", "+", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "Imm", "=", "Low", ";", "Overflow", "=", "High", "-", "<NUM_LIT>", ";", "}", "}", "ImmOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "DL", ",", "MVT", "::", "i16", ")", ";", "if", "(", "Overflow", "<=", "<NUM_LIT>", ")", "SOffset", "=", "CurDAG", "->", "getTargetConstant", "(", "Overflow", ",", "DL", ",", "MVT", "::", "i32", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,436

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "def", "L2_ploadruht_pi", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "IntRegs", ":", "$", "Rx32in", ",", "s4_1Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3c76b0ff", ",", "TypeLD", ">", ",", "Enc_733b27", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

GCC

spu

MD

stmt_completion

MPU

8,437

[ "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V2DI", "[", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_DFTSV", ")", ")" ]

LLVM

TPC

TD

stmt_completion

Virtual ISA

8,438

[ "src", ";" ]

[ "class", "VpuInstConvert", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "Rdst", ",", "RegisterClass", "Rsrc", ",", "string", "asmstr", ",", "Operand", "Pred", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "VectorInstShort", "<", "opc", ",", "asmstr", ">", "{", "let", "OutOperandList", "=", "(", "outs", "Rdst", ":", "$", "dst", ")", ";", "let", "InOperandList", "=", "(", "ins", "Rsrc", ":", "$", "src", ",", "DataType", ":", "$", "optype", ",", "SwitchSet", ":", "$", "sw", ",", "Rdst", ":", "$", "income", ",", "Pred", ":", "$", "pred", ")", ";", "let", "isNotUsedInDisasm", "=", "!", "if", "(", "!", "and", "(", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Rsrc", ")", ",", "<STR_LIT>", ")", ",", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Rdst", ")", ",", "<STR_LIT>", ")", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "let", "Pattern", "=", "pattern", ";", "let", "Itinerary", "=", "IIC_VectorOp", ";", "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "let", "SrcA", "=" ]

GCC

arm

CPP

stmt_completion

CPU

8,439

[ "_", "a", ",", "_", "_", "p", ")", ";" ]

[ "_", "_", "arm_vcvtaq_m", "(", "uint32x4_t", "_", "_", "inactive", ",", "float32x4_t", "_", "_", "a", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "arm_vcvtaq_m_u32_f32", "(", "_", "_", "inactive", ",", "_" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,440

[ "}" ]

[ "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "GP", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

8,441

[ "BuildMI", "(", "LoopMBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "PHI", ")", ",", "JoinReg", ")", ".", "addReg", "(", "LimitReg", ")", ".", "addMBB", "(", "RoundMBB", ")", ".", "addReg", "(", "ProbeReg", ")", ".", "addMBB", "(", "LoopMBB", ")", ";" ]

[ "assert", "(", "STI", ".", "isTargetWindowsCoreCLR", "(", ")", "&&", "<STR_LIT>", "custom expansion expects CoreCLR", "<STR_LIT>", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "const", "BasicBlock", "*", "LLVM_BB", "=", "MBB", ".", "getBasicBlock", "(", ")", ";", "MachineBasicBlock", "*", "RoundMBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "LoopMBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "ContinueMBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineFunction", "::", "iterator", "MBBIter", "=", "std", "::", "next", "(", "MBB", ".", "getIterator", "(", ")", ")", ";", "MF", ".", "insert", "(", "MBBIter", ",", "RoundMBB", ")", ";", "MF", ".", "insert", "(", "MBBIter", ",", "LoopMBB", ")", ";", "MF", ".", "insert", "(", "MBBIter", ",", "ContinueMBB", ")", ";", "MachineBasicBlock", "::", "iterator", "BeforeMBBI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "ContinueMBB", "->", "splice", "(", "ContinueMBB", "->", "begin", "(", ")", ",", "&", "MBB", ",", "MBBI", ",", "MBB", ".", "end", "(", ")", ")", ";", "ContinueMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "&", "MBB", ")", ";", "const", "int64_t", "ThreadEnvironmentStackLimit", "=", "<NUM_LIT>", ";", "const", "int64_t", "PageSize", "=", "<NUM_LIT>", ";", "const", "int64_t", "PageMask", "=", "~", "(", "PageSize", "-", "<NUM_LIT>", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RegClass", "=", "&", "X86", "::", "GR64RegClass", ";", "const", "unsigned", "SizeReg", "=", "InProlog", "?", "(", "unsigned", ")", "X86", "::", "RAX", ":", "MRI", ".", "createVirtualRegister", "(", "RegClass", ")", ",", "ZeroReg", "=", "InProlog", "?", "(", "unsigned", ")", "X86", "::", "RCX", ":", "MRI", ".", "createVirtualRegister", "(", "RegClass", ")", ",", "CopyReg", "=", "InProlog", "?", "(", "unsigned", ")", "X86", "::", "RDX", ":", "MRI", ".", "createVirtualRegister", "(", "RegClass", ")", ",", "TestReg", "=", "InProlog", "?", "(", "unsigned", ")", "X86", "::", "RDX", ":", "MRI", ".", "createVirtualRegister", "(", "RegClass", ")", ",", "FinalReg", "=", "InProlog", "?", "(", "unsigned", ")", "X86", "::", "RDX", ":", "MRI", ".", "createVirtualRegister", "(", "RegClass", ")", ",", "RoundedReg", "=", "InProlog", "?", "(", "unsigned", ")", "X86", "::", "RDX", ":", "MRI", ".", "createVirtualRegister", "(", "RegClass", ")", ",", "LimitReg", "=", "InProlog", "?", "(", "unsigned", ")", "X86", "::", "RCX", ":", "MRI", ".", "createVirtualRegister", "(", "RegClass", ")", ",", "JoinReg", "=", "InProlog", "?", "(", "unsigned", ")", "X86", "::", "RCX", ":", "MRI", ".", "createVirtualRegister", "(", "RegClass", ")", ",", "ProbeReg", "=", "InProlog", "?", "(", "unsigned", ")", "X86", "::", "RCX", ":", "MRI", ".", "createVirtualRegister", "(", "RegClass", ")", ";", "int64_t", "RCXShadowSlot", "=", "<NUM_LIT>", ";", "int64_t", "RDXShadowSlot", "=", "<NUM_LIT>", ";", "if", "(", "InProlog", ")", "{", "X86MachineFunctionInfo", "*", "X86FI", "=", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", ";", "const", "int64_t", "CalleeSaveSize", "=", "X86FI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "const", "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "const", "bool", "IsRCXLiveIn", "=", "MBB", ".", "isLiveIn", "(", "X86", "::", "RCX", ")", ";", "const", "bool", "IsRDXLiveIn", "=", "MBB", ".", "isLiveIn", "(", "X86", "::", "RDX", ")", ";", "int64_t", "InitSlot", "=", "<NUM_LIT>", "+", "CalleeSaveSize", "+", "(", "HasFP", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "IsRCXLiveIn", ")", "RCXShadowSlot", "=", "InitSlot", ";", "if", "(", "IsRDXLiveIn", ")", "RDXShadowSlot", "=", "InitSlot", ";", "if", "(", "IsRDXLiveIn", "&&", "IsRCXLiveIn", ")", "RDXShadowSlot", "+=", "<NUM_LIT>", ";", "if", "(", "IsRCXLiveIn", ")", "addRegOffset", "(", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "MOV64mr", ")", ")", ",", "X86", "::", "RSP", ",", "false", ",", "RCXShadowSlot", ")", ".", "addReg", "(", "X86", "::", "RCX", ")", ";", "if", "(", "IsRDXLiveIn", ")", "addRegOffset", "(", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "MOV64mr", ")", ")", ",", "X86", "::", "RSP", ",", "false", ",", "RDXShadowSlot", ")", ".", "addReg", "(", "X86", "::", "RDX", ")", ";", "}", "else", "{", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "MOV64rr", ")", ",", "SizeReg", ")", ".", "addReg", "(", "X86", "::", "RAX", ")", ";", "}", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "XOR64rr", ")", ",", "ZeroReg", ")", ".", "addReg", "(", "ZeroReg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "ZeroReg", ",", "RegState", "::", "Undef", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "MOV64rr", ")", ",", "CopyReg", ")", ".", "addReg", "(", "X86", "::", "RSP", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "SUB64rr", ")", ",", "TestReg", ")", ".", "addReg", "(", "CopyReg", ")", ".", "addReg", "(", "SizeReg", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "CMOV64rr", ")", ",", "FinalReg", ")", ".", "addReg", "(", "TestReg", ")", ".", "addReg", "(", "ZeroReg", ")", ".", "addImm", "(", "X86", "::", "COND_B", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "MOV64rm", ")", ",", "LimitReg", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "ThreadEnvironmentStackLimit", ")", ".", "addReg", "(", "X86", "::", "GS", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "CMP64rr", ")", ")", ".", "addReg", "(", "FinalReg", ")", ".", "addReg", "(", "LimitReg", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "JCC_1", ")", ")", ".", "addMBB", "(", "ContinueMBB", ")", ".", "addImm", "(", "X86", "::", "COND_AE", ")", ";", "RoundMBB", "->", "addLiveIn", "(", "FinalReg", ")", ";", "BuildMI", "(", "RoundMBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "AND64ri32", ")", ",", "RoundedReg", ")", ".", "addReg", "(", "FinalReg", ")", ".", "addImm", "(", "PageMask", ")", ";", "BuildMI", "(", "RoundMBB", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "JMP_1", ")", ")", ".", "addMBB", "(", "LoopMBB", ")", ";", "if", "(", "!", "InProlog", ")", "{" ]

LLVM

AArch64

CPP

next_suggestion

CPU

8,442

[ "printOperand", "(", "MI", ",", "NOps", "-", "<NUM_LIT>", ",", "OS", ")", ";" ]

[ "I", "<", "E", ";", "++", "I", ")", "{", "if", "(", "I", "!=", "<NUM_LIT>", ")", "OS", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "I", ",", "OS", ")", ";", "}", "OS", "<<", "'", "]", "'", ";", "OS", "<<", "<STR_LIT>", "+", "<STR_LIT>", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

8,443

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

GCC

mips

MD

next_suggestion

CPU

8,444

[ "{", "return", "mips_output_jump", "(", "operands", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "true", ")" ]

[ "[", "(", "unspec_volatile", ":", "SI", "[", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "reg", ":", "SI", "SET_FCSR_REGNUM", ")", "]", "UNSPEC_SET_FCSR", ")", "(", "clobber", "(", "reg", ":", "P", "PIC_FUNCTION_ADDR_REGNUM", ")", ")", "(", "clobber", "(", "reg", ":", "P", "RETURN_ADDR_REGNUM", ")", ")", "]", "<STR_LIT>" ]

LLVM

AArch64

TD

next_suggestion

CPU

8,445

[ "}" ]

[ "def", "fpimm64XForm", ":", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat", "InVal", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "uint32_t", "enc", "=", "AArch64_AM", ":", ":", "getFP64Imm", "(", "InVal", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "fpimm16", ":", "Operand", "<", "f16", ">", ",", "FPImmLeaf", "<", "f16", ",", "[", "{", "return", "AArch64_AM", ":", ":", "getFP16Imm", "(", "Imm", ")", "!", "=", "-", "<NUM_LIT>", ";", "}", "]", ",", "fpimm16XForm", ">", "{", "let", "ParserMatchClass", "=", "FPImmOperand", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]

GCC

i386

CPP

stmt_completion

CPU

8,446

[ "_", "_", "m256h", "_", "_", "C", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m256h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_maskz_scalef_ph", "(", "_", "_", "mmask16", "_", "_", "A", ",", "_", "_", "m256h", "_", "_", "B", "," ]

LLVM

AArch64

CPP

stmt_completion

CPU

8,447

[ "else", "{" ]

[ "static", "void", "trackRegDefsUses", "(", "const", "MachineInstr", "&", "MI", ",", "BitVector", "&", "ModifiedRegs", ",", "BitVector", "&", "UsedRegs", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "MO", ".", "isRegMask", "(", ")", ")", "ModifiedRegs", ".", "setBitsNotInMask", "(", "MO", ".", "getRegMask", "(", ")", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "!", "Reg", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "for", "(", "MCRegAliasIterator", "AI", "(", "Reg", ",", "TRI", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "ModifiedRegs", ".", "set", "(", "*", "AI", ")", ";", "}" ]

LLVM

X86

CPP

next_suggestion

CPU

8,448

[ "}" ]

[ "for", "(", "auto", "&", "MO", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", "-", "X86", "::", "FP0", ";", "if", "(", "Reg", ">=", "<NUM_LIT>", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "Defs", ".", "set", "(", "Reg", ")", ";", "if", "(", "!", "LPR", ".", "contains", "(", "MO", ".", "getReg", "(", ")", ")", ")", "MO", ".", "setIsDead", "(", ")", ";", "}", "else", "Uses", ".", "push_back", "(", "&", "MO", ")", ";", "}", "for", "(", "auto", "*", "MO", ":", "Uses", ")", "if", "(", "Defs", ".", "test", "(", "getFPReg", "(", "*", "MO", ")", ")", "||", "!", "LPR", ".", "contains", "(", "MO", "->", "getReg", "(", ")", ")", ")", "MO", "->", "setIsKill", "(", ")", ";", "LPR", ".", "stepBackward", "(", "MI", ")", ";", "}" ]

LLVM

Alpha

CPP

next_suggestion

MPU

8,449

[ "}" ]

[ "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "if", "(", "StackPtr", ".", "getNode", "(", ")", "==", "<NUM_LIT>", ")", "StackPtr", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "i64", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "getPointerTy", "(", ")", ",", "StackPtr", ",", "DAG", ".", "getIntPtrConstant", "(", "VA", ".", "getLocMemOffset", "(", ")", ")", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "&", "MemOpChains", "[", "<NUM_LIT>", "]", ",", "MemOpChains", ".", "size", "(", ")", ")", ";", "SDValue", "InFlag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Callee", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "if", "(", "InFlag", ".", "getNode", "(", ")", ")", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getConstant", "(", "NumBytes", ",", "getPointerTy", "(", ")", ",", "true", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "getPointerTy", "(", ")", ",", "true", ")", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "return", "LowerCallResult", "(", "Chain", ",", "InFlag", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ")", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

8,450

[ "}" ]

[ "EVT", "ToVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "ToVT", ".", "getScalarType", "(", ")", "==", "MVT", "::", "i1", ")", "return", "LowerTruncatei1", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "if", "(", "ToVT", "!=", "MVT", "::", "v8i16", "&&", "ToVT", "!=", "MVT", "::", "v16i8", ")", "return", "SDValue", "(", ")", ";", "EVT", "FromVT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "if", "(", "FromVT", "!=", "MVT", "::", "v8i32", "&&", "FromVT", "!=", "MVT", "::", "v16i16", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "DAG", ".", "SplitVectorOperand", "(", "N", ",", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "ToVT", ",", "Lo", ",", "Hi", ")", ";" ]

GCC

aarch64

MD

next_suggestion

CPU

8,451

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

[ "(", "ANY_EXTEND", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

X86

CPP

next_suggestion

CPU

8,452

[ "case", "X86", "::", "ADD16ri_DB", ":", "MIB", "->", "setDesc", "(", "get", "(", "X86", "::", "OR16ri", ")", ")", ";", "break", ";" ]

[ "case", "X86", "::", "VMOVUPSZ128mr_NOVLX", ":", "return", "expandNOVLXStore", "(", "MIB", ",", "&", "getRegisterInfo", "(", ")", ",", "get", "(", "X86", "::", "VMOVUPSmr", ")", ",", "get", "(", "X86", "::", "VEXTRACTF32x4Zmr", ")", ",", "X86", "::", "sub_xmm", ")", ";", "case", "X86", "::", "VMOVAPSZ256mr_NOVLX", ":", "return", "expandNOVLXStore", "(", "MIB", ",", "&", "getRegisterInfo", "(", ")", ",", "get", "(", "X86", "::", "VMOVAPSYmr", ")", ",", "get", "(", "X86", "::", "VEXTRACTF64x4Zmr", ")", ",", "X86", "::", "sub_ymm", ")", ";", "case", "X86", "::", "VMOVUPSZ256mr_NOVLX", ":", "return", "expandNOVLXStore", "(", "MIB", ",", "&", "getRegisterInfo", "(", ")", ",", "get", "(", "X86", "::", "VMOVUPSYmr", ")", ",", "get", "(", "X86", "::", "VEXTRACTF64x4Zmr", ")", ",", "X86", "::", "sub_ymm", ")", ";", "case", "X86", "::", "MOV32ri64", ":", "{", "unsigned", "Reg", "=", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Reg32", "=", "RI", ".", "getSubReg", "(", "Reg", ",", "X86", "::", "sub_32bit", ")", ";", "MI", ".", "setDesc", "(", "get", "(", "X86", "::", "MOV32ri", ")", ")", ";", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "Reg32", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "return", "true", ";", "}", "case", "X86", "::", "KSET0W", ":", "return", "Expand2AddrKreg", "(", "MIB", ",", "get", "(", "X86", "::", "KXORWrr", ")", ",", "X86", "::", "K0", ")", ";", "case", "X86", "::", "KSET0D", ":", "return", "Expand2AddrKreg", "(", "MIB", ",", "get", "(", "X86", "::", "KXORDrr", ")", ",", "X86", "::", "K0", ")", ";", "case", "X86", "::", "KSET0Q", ":", "return", "Expand2AddrKreg", "(", "MIB", ",", "get", "(", "X86", "::", "KXORQrr", ")", ",", "X86", "::", "K0", ")", ";", "case", "X86", "::", "KSET1W", ":", "return", "Expand2AddrKreg", "(", "MIB", ",", "get", "(", "X86", "::", "KXNORWrr", ")", ",", "X86", "::", "K0", ")", ";", "case", "X86", "::", "KSET1D", ":", "return", "Expand2AddrKreg", "(", "MIB", ",", "get", "(", "X86", "::", "KXNORDrr", ")", ",", "X86", "::", "K0", ")", ";", "case", "X86", "::", "KSET1Q", ":", "return", "Expand2AddrKreg", "(", "MIB", ",", "get", "(", "X86", "::", "KXNORQrr", ")", ",", "X86", "::", "K0", ")", ";", "case", "TargetOpcode", "::", "LOAD_STACK_GUARD", ":", "expandLoadStackGuard", "(", "MIB", ",", "*", "this", ")", ";", "return", "true", ";", "case", "X86", "::", "XOR64_FP", ":", "case", "X86", "::", "XOR32_FP", ":", "return", "expandXorFP", "(", "MIB", ",", "*", "this", ")", ";", "case", "X86", "::", "SHLDROT32ri", ":", "return", "expandSHXDROT", "(", "MIB", ",", "get", "(", "X86", "::", "SHLD32rri8", ")", ")", ";", "case", "X86", "::", "SHLDROT64ri", ":", "return", "expandSHXDROT", "(", "MIB", ",", "get", "(", "X86", "::", "SHLD64rri8", ")", ")", ";", "case", "X86", "::", "SHRDROT32ri", ":", "return", "expandSHXDROT", "(", "MIB", ",", "get", "(", "X86", "::", "SHRD32rri8", ")", ")", ";", "case", "X86", "::", "SHRDROT64ri", ":", "return", "expandSHXDROT", "(", "MIB", ",", "get", "(", "X86", "::", "SHRD64rri8", ")", ")", ";", "case", "X86", "::", "ADD8rr_DB", ":", "MIB", "->", "setDesc", "(", "get", "(", "X86", "::", "OR8rr", ")", ")", ";", "break", ";", "case", "X86", "::", "ADD16rr_DB", ":", "MIB", "->", "setDesc", "(", "get", "(", "X86", "::", "OR16rr", ")", ")", ";", "break", ";", "case", "X86", "::", "ADD32rr_DB", ":", "MIB", "->", "setDesc", "(", "get", "(", "X86", "::", "OR32rr", ")", ")", ";", "break", ";", "case", "X86", "::", "ADD64rr_DB", ":", "MIB", "->", "setDesc", "(", "get", "(", "X86", "::", "OR64rr", ")", ")", ";", "break", ";", "case", "X86", "::", "ADD8ri_DB", ":", "MIB", "->", "setDesc", "(", "get", "(", "X86", "::", "OR8ri", ")", ")", ";", "break", ";" ]

LLVM

VE

TD

next_suggestion

CPU

8,453

[ "}" ]

[ "return", "isInt", "<", "<NUM_LIT>", ">", "(", "N", "-", ">", "getSExtValue", "(", ")", ")", ";", "}", "]", ",", "LO7", ">", "{", "let", "ParserMatchClass", "=", "SImm7AsmOperand", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

GCC

frv

MD

stmt_completion

VLIW

8,454

[ ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

ARM

TD

next_suggestion

CPU

8,455

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_28", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "bit_21_20", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qn", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

aarch64

CPP

next_suggestion

CPU

8,456

[ "ftype", "=", "build_function_type_list", "(", "void_type_node", ",", "unsigned_type_node", ",", "unsigned_type_node", ",", "cv_argtype", ",", "NULL", ")", ";" ]

[ "tree", "cv_argtype", ";", "cv_argtype", "=", "build_qualified_type", "(", "void_type_node", ",", "TYPE_QUAL_CONST", "|", "TYPE_QUAL_VOLATILE", ")", ";", "cv_argtype", "=", "build_pointer_type", "(", "cv_argtype", ")", ";", "ftype", "=", "build_function_type_list", "(", "void_type_node", ",", "cv_argtype", ",", "NULL", ")", ";", "AARCH64_INIT_PREFETCH_BUILTIN", "(", "AARCH64_PLD", ",", "<STR_LIT>", "pld", "<STR_LIT>", ")", ";", "AARCH64_INIT_PREFETCH_BUILTIN", "(", "AARCH64_PLI", ",", "<STR_LIT>", "pli", "<STR_LIT>", ")", ";", "ftype", "=", "build_function_type_list", "(", "void_type_node", ",", "unsigned_type_node", ",", "unsigned_type_node", ",", "unsigned_type_node", ",", "cv_argtype", ",", "NULL", ")", ";", "AARCH64_INIT_PREFETCH_BUILTIN", "(", "AARCH64_PLDX", ",", "<STR_LIT>", "pldx", "<STR_LIT>", ")", ";" ]

GCC

arm

CPP

next_suggestion

CPU

8,457

[ "}" ]

[ "_", "_", "arm_vhsubq_m_u8", "(", "uint8x16_t", "_", "_", "inactive", ",", "uint8x16_t", "_", "_", "a", ",", "uint8x16_t", "_", "_", "b", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vhsubq_m_uv16qi", "(", "_", "_", "inactive", ",", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_", "p", ")", ";" ]

GCC

rs6000

MD

next_suggestion

CPU

8,458

[ "&", "&", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "=", "=", "CONST_INT" ]

[ "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", "if", "(", "TARGET_ALTIVEC", "&", "&", "ALTIVEC_VECTOR_MODE", "(", "mode", ")", "&", "&", "GET_CODE", "(", "op", ")", "=", "=", "AND" ]

LLVM

MCS51

CPP

stmt_completion

MPU

8,459

[ "MCS51MCRegisterClasses", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", ";" ]

[ "MCRegisterClass", "const", "*", "Class", "=", "&" ]

LLVM

Patmos

CPP

stmt_completion

VLIW

8,460

[ ";" ]

[ "SDValue", "PatmosTargetLowering", "::", "LowerRETURNADDR", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "auto", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setReturnAddressIsTaken", "(", "true", ")" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

8,461

[ ";" ]

[ "assert", "(", "Base", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid base register", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Disp", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "RRegs", "[", "Base", "]", ")", ")", ";", "return", "MCDisassembler", "::", "Success" ]

LLVM

ARM64

TD

next_suggestion

CPU

8,462

[ "enc", "=", "enc", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "enc", ";" ]

[ "uint64_t", "enc", "=", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ")", "&", "<NUM_LIT>", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "i64shift_b", ":", "Operand", "<", "i64", ">", ",", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "i64shift_sext_i8", ":", "Operand", "<", "i64", ">", ",", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ";", "enc", "=", "enc", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "enc", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "i64shift_sext_i16", ":", "Operand", "<", "i64", ">", ",", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ";", "enc", "=", "enc", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "enc", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "i64shift_sext_i32", ":", "Operand", "<", "i64", ">", ",", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ";" ]

GCC

frv

MD

next_suggestion

VLIW

8,463

[ "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,464

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Ns8", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ns8", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "n1", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

8,465

[ ";" ]

[ "ShiftedImm", "=", "o", ".", "ShiftedImm", ";", "break", ";", "case", "k_CondCode", ":", "CondCode", "=", "o", ".", "CondCode", ";", "break", ";", "case", "k_FPImm", ":", "FPImm", "=", "o", ".", "FPImm", ";", "break", ";", "case", "k_Barrier", ":", "Barrier", "=", "o", ".", "Barrier", ";", "break", ";", "case", "k_Register", ":", "Reg", "=", "o", ".", "Reg", ";", "break", ";", "case", "k_VectorList", ":", "VectorList", "=", "o", ".", "VectorList", ";", "break", ";", "case", "k_VectorIndex", ":", "VectorIndex", "=", "o", ".", "VectorIndex", ";", "break", ";", "case", "k_SysReg", ":", "SysReg", "=", "o", ".", "SysReg", ";", "break", ";", "case", "k_SysCR", ":", "SysCRImm", "=", "o", ".", "SysCRImm", ";", "break", ";", "case", "k_Prefetch", ":", "Prefetch", "=", "o", ".", "Prefetch", ";", "break", ";", "case", "k_PSBHint", ":", "PSBHint", "=", "o", ".", "PSBHint" ]

LLVM

AArch64

TD

next_suggestion

CPU

8,466

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm8", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Q", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm8", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op2", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

sparc

MD

next_suggestion

CPU

8,467

[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]" ]

[ "(", "plus", ":", "W", "(", "plus", ":", "W", "(", "match_operand", ":", "W", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "W", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "ltu", ":", "W", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM

CPP

next_suggestion

CPU

8,468

[ "return", "false", ";" ]

[ "const", "FeatureBitset", "Features", ";", "}", "Extensions", "[", "]", "=", "{", "{", "ARM", "::", "AEK_CRC", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "ARM", "::", "FeatureCRC", "}", "}", ",", "{", "ARM", "::", "AEK_CRYPTO", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "ARM", "::", "FeatureCrypto", ",", "ARM", "::", "FeatureNEON", ",", "ARM", "::", "FeatureFPARMv8", "}", "}", ",", "{", "ARM", "::", "AEK_FP", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "ARM", "::", "FeatureFPARMv8", "}", "}", ",", "{", "(", "ARM", "::", "AEK_HWDIVTHUMB", "|", "ARM", "::", "AEK_HWDIVARM", ")", ",", "{", "Feature_HasV7Bit", ",", "Feature_IsNotMClassBit", "}", ",", "{", "ARM", "::", "FeatureHWDivThumb", ",", "ARM", "::", "FeatureHWDivARM", "}", "}", ",", "{", "ARM", "::", "AEK_MP", ",", "{", "Feature_HasV7Bit", ",", "Feature_IsNotMClassBit", "}", ",", "{", "ARM", "::", "FeatureMP", "}", "}", ",", "{", "ARM", "::", "AEK_SIMD", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "ARM", "::", "FeatureNEON", ",", "ARM", "::", "FeatureFPARMv8", "}", "}", ",", "{", "ARM", "::", "AEK_SEC", ",", "{", "Feature_HasV6KBit", "}", ",", "{", "ARM", "::", "FeatureTrustZone", "}", "}", ",", "{", "ARM", "::", "AEK_VIRT", ",", "{", "Feature_HasV7Bit", "}", ",", "{", "ARM", "::", "FeatureVirtualization", "}", "}", ",", "{", "ARM", "::", "AEK_FP16", ",", "{", "Feature_HasV8_2aBit", "}", ",", "{", "ARM", "::", "FeatureFPARMv8", ",", "ARM", "::", "FeatureFullFP16", "}", "}", ",", "{", "ARM", "::", "AEK_RAS", ",", "{", "Feature_HasV8Bit", "}", ",", "{", "ARM", "::", "FeatureRAS", "}", "}", ",", "{", "ARM", "::", "AEK_OS", ",", "{", "}", ",", "{", "}", "}", ",", "{", "ARM", "::", "AEK_IWMMXT", ",", "{", "}", ",", "{", "}", "}", ",", "{", "ARM", "::", "AEK_IWMMXT2", ",", "{", "}", ",", "{", "}", "}", ",", "{", "ARM", "::", "AEK_MAVERICK", ",", "{", "}", ",", "{", "}", "}", ",", "{", "ARM", "::", "AEK_XSCALE", ",", "{", "}", ",", "{", "}", "}", ",", "}", ";", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "Error", "(", "getLexer", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "expected architecture extension name", "<STR_LIT>", ")", ";", "StringRef", "Name", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "SMLoc", "ExtLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Lex", "(", ")", ";", "if", "(", "parseToken", "(", "AsmToken", "::", "EndOfStatement", ",", "<STR_LIT>", "unexpected token in '.arch_extension' directive", "<STR_LIT>", ")", ")", "return", "true", ";", "bool", "EnableFeature", "=", "true", ";", "if", "(", "Name", ".", "startswith_lower", "(", "<STR_LIT>", "no", "<STR_LIT>", ")", ")", "{", "EnableFeature", "=", "false", ";", "Name", "=", "Name", ".", "substr", "(", "<NUM_LIT>", ")", ";", "}", "unsigned", "FeatureKind", "=", "ARM", "::", "parseArchExt", "(", "Name", ")", ";", "if", "(", "FeatureKind", "==", "ARM", "::", "AEK_INVALID", ")", "return", "Error", "(", "ExtLoc", ",", "<STR_LIT>", "unknown architectural extension: ", "<STR_LIT>", "+", "Name", ")", ";", "for", "(", "const", "auto", "&", "Extension", ":", "Extensions", ")", "{", "if", "(", "Extension", ".", "Kind", "!=", "FeatureKind", ")", "continue", ";", "if", "(", "Extension", ".", "Features", ".", "none", "(", ")", ")", "return", "Error", "(", "ExtLoc", ",", "<STR_LIT>", "unsupported architectural extension: ", "<STR_LIT>", "+", "Name", ")", ";", "if", "(", "(", "getAvailableFeatures", "(", ")", "&", "Extension", ".", "ArchCheck", ")", "!=", "Extension", ".", "ArchCheck", ")", "return", "Error", "(", "ExtLoc", ",", "<STR_LIT>", "architectural extension '", "<STR_LIT>", "+", "Name", "+", "<STR_LIT>", "' is not ", "<STR_LIT>", "<STR_LIT>", "allowed for the current base architecture", "<STR_LIT>", ")", ";", "MCSubtargetInfo", "&", "STI", "=", "copySTI", "(", ")", ";", "FeatureBitset", "ToggleFeatures", "=", "EnableFeature", "?", "(", "~", "STI", ".", "getFeatureBits", "(", ")", "&", "Extension", ".", "Features", ")", ":", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "Extension", ".", "Features", ")", ";", "FeatureBitset", "Features", "=", "ComputeAvailableFeatures", "(", "STI", ".", "ToggleFeature", "(", "ToggleFeatures", ")", ")", ";", "setAvailableFeatures", "(", "Features", ")", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

8,469

[ "return", "NULL", ";" ]

[ "llvm_unreachable", "(", "<STR_LIT>", "visitVREV64 unimplemented ARM visit...", "<STR_LIT>", ")", ";" ]

LLVM

Mips

TD

stmt_completion

CPU

8,470

[ "=", "<STR_LIT>", ";" ]

[ "dag", "OutOperandList", "=", "(", "outs", "MSA128BOpnd", ":", "$", "wd", ")", ";", "dag", "InOperandList", "=", "(", "ins", "MSA128BOpnd", ":", "$", "wd_in", ",", "MSA128BOpnd", ":", "$", "ws", ",", "MSA128BOpnd", ":", "$", "wt", ")", ";", "string", "AsmString" ]

GCC

arm

CPP

stmt_completion

CPU

8,471

[ ",", "qualifier_poly", ")", ";" ]

[ "static", "tree", "arm_simd_builtin_type", "(", "machine_mode", "mode", ",", "arm_type_qualifiers", "qualifiers", ")", "{", "if", "(", "(", "qualifiers", "&", "qualifier_poly", ")", "!=", "<NUM_LIT>", ")", "return", "arm_lookup_simd_builtin_type", "(", "mode" ]

GCC

i386

MD

next_suggestion

CPU

8,472

[ "operands", "[", "<NUM_LIT>", "]", "=", "replace_equiv_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "stack_pointer_rtx", ")" ]

[ "(", "match_operand", ":", "TF", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "P", "SP_REG", ")", "(", "plus", ":", "P", "(", "reg", ":", "P", "SP_REG", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "{" ]

GCC

sh

MD

next_suggestion

CPU

8,473

[ "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "QIHI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")" ]

GCC

nds32

CPP

next_suggestion

CPU

8,474

[ "else", "return", "<STR_LIT>", "jr\\t$ta", "<STR_LIT>", ";" ]

[ "else", "output_asm_insn", "(", "<STR_LIT>", "la\\t$ta, %l1", "<STR_LIT>", ",", "operands", ")", ";", "mode", "=", "GET_MODE", "(", "diff_vec", ")", ";", "switch", "(", "mode", ")", "{", "case", "E_QImode", ":", "output_asm_insn", "(", "<STR_LIT>", "lb\\t%2, [$ta + %0 << 0]", "<STR_LIT>", ",", "operands", ")", ";", "break", ";", "case", "E_HImode", ":", "output_asm_insn", "(", "<STR_LIT>", "lh\\t%2, [$ta + %0 << 1]", "<STR_LIT>", ",", "operands", ")", ";", "break", ";", "case", "E_SImode", ":", "output_asm_insn", "(", "<STR_LIT>", "lw\\t%2, [$ta + %0 << 2]", "<STR_LIT>", ",", "operands", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "output_asm_insn", "(", "<STR_LIT>", "add\\t$ta, %2, $ta", "<STR_LIT>", ",", "operands", ")", ";", "if", "(", "TARGET_16_BIT", ")", "return", "<STR_LIT>", "jr5\\t$ta", "<STR_LIT>", ";" ]

LLVM

X86

CPP

program_repair

CPU

8,475

[ "<FIXS>", "SDValue", "CWD", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i16", ",", "DL", ",", "Chain", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ")", ";", "<FIXE>" ]

[ "Ops", ",", "MVT", "::", "i16", ",", "MMO", ")", ";", "<BUGS>", "SDValue", "CWD", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i16", ",", "DL", ",", "Chain", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "SDValue", "CWD1", "=" ]

LLVM

PTX

CPP

stmt_completion

GPU

8,476

[ ")", "{" ]

[ "virtual", "void", "EmitFunctionBodyEnd", "(" ]

LLVM

SystemZ

TD

next_suggestion

CPU

8,477

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "enc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "enc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "enc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

8,478

[ ")", "==", "&", "AMDGPU", "::", "VGPRRegBank", "&&", "&", "getRegBank", "(", "AMDGPU", "::", "AGPRRegBankID", ")", "==", "&", "AMDGPU", "::", "AGPRRegBank", ")", ";" ]

[ "static", "auto", "InitializeRegisterBankOnce", "=", "[", "this", "]", "(", ")", "{", "assert", "(", "&", "getRegBank", "(", "AMDGPU", "::", "SGPRRegBankID", ")", "==", "&", "AMDGPU", "::", "SGPRRegBank", "&&", "&", "getRegBank", "(", "AMDGPU", "::", "VGPRRegBankID" ]

LLVM

SystemZ

TD

next_suggestion

CPU

8,479

[ "let", "Constraints", "=", "<STR_LIT>", ";" ]

[ "class", "BinaryRX", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "SDPatternOperator", "operator", ",", "RegisterOperand", "cls", ",", "SDPatternOperator", "load", ",", "bits", "<", "<NUM_LIT>", ">", "bytes", ",", "AddressingMode", "mode", "=", "bdxaddr12only", ">", ":", "InstRXa", "<", "opcode", ",", "(", "outs", "cls", ":", "$", "R1", ")", ",", "(", "ins", "cls", ":", "$", "R1src", ",", "mode", ":", "$", "XBD2", ")", ",", "mnemonic", "#", "<STR_LIT>", ",", "[", "(", "set", "cls", ":", "$", "R1", ",", "(", "operator", "cls", ":", "$", "R1src", ",", "(", "load", "mode", ":", "$", "XBD2", ")", ")", ")", "]", ">", "{", "let", "OpKey", "=", "mnemonic", "#", "<STR_LIT>", "#", "cls", ";", "let", "OpType", "=", "<STR_LIT>", ";" ]

GCC

ia64

CPP

program_repair

CPU

8,480

[ "<FIXS>", "gen_speculation_check_di", ",", "<FIXE>", "<FIXS>", "gen_func_t", "*", "gen_check", ";", "<FIXE>", "<FIXS>", "if", "(", "ts", "&", "BEGIN_DATA", ")", "<FIXE>", "<FIXS>", "if", "(", "simple_check_p", ")", "{", "gcc_assert", "(", "mflag_sched_spec_ldc", ")", ";", "if", "(", "clearing_check_p", ")", "gen_check", "=", "gen_ld_c_clr", ";", "elsegen_check", "=", "gen_ld_c_nc", ";", "}", "else", "{", "if", "(", "clearing_check_p", ")", "gen_check", "=", "gen_chk_a_clr", ";", "elsegen_check", "=", "gen_chk_a_nc", ";", "}", "<FIXE>", "<FIXS>", "else", "if", "(", "ts", "&", "BEGIN_CONTROL", ")", "<FIXE>", "<FIXS>", "if", "(", "simple_check_p", ")", "<FIXE>", "<FIXS>", "gcc_assert", "(", "!", "ia64_needs_block_p", "(", "ts", ")", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "clearing_check_p", ")", "gen_check", "=", "gen_ld_c_clr", ";", "elsegen_check", "=", "gen_ld_c_nc", ";", "}", "else", "{", "gen_check", "=", "gen_chk_s", ";", "<FIXE>", "<FIXS>", "}", "elsegcc_unreachable", "(", ")", ";", "gcc_assert", "(", "mode_no", ">=", "<NUM_LIT>", ")", ";", "return", "gen_check", "[", "mode_no", "]", ";", "}", "static", "boolia64_needs_block_p", "(", "ds_t", "ts", ")", "{", "if", "(", "ts", "&", "BEGIN_DATA", ")", "return", "!", "mflag_sched_spec_ldc", ";", "gcc_assert", "(", "(", "ts", "&", "BEGIN_CONTROL", ")", "!=", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", "return", "!", "(", "mflag_sched_spec_control_ldc", "&&", "mflag_sched_spec_ldc", ")", ";", "}", "static", "rtxia64_gen_spec_check", "(", "rtx", "insn", ",", "rtx", "label", ",", "ds_t", "ds", ")", "{", "rtx", "op1", ",", "pat", ",", "check_pat", ";", "gen_func_t", "gen_check", ";", "int", "mode_no", ";", "mode_no", "=", "get_mode_no_for_insn", "(", "insn", ")", ";", "gcc_assert", "(", "mode_no", ">=", "<NUM_LIT>", ")", ";", "if", "(", "label", ")", "op1", "=", "label", ";", "else", "{", "gcc_assert", "(", "!", "ia64_needs_block_p", "(", "ds", ")", ")", ";", "op1", "=", "copy_rtx", "(", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ")", ";", "<FIXE>", "<FIXS>", "check_pat", "=", "gen_check", "(", "copy_rtx", "(", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ")", ",", "op1", ")", ";", "<FIXE>" ]

[ "gen_speculation_check_ti", ",", "gen_speculation_check_di", ",", "gen_speculation_check_di", ",", "<BUGS>", "gen_speculation_check_di", "<BUGE>", "}", ";", "<BUGS>", "extract_insn_cached", "(", "insn", ")", ";", "<BUGE>", "<BUGS>", "if", "(", "label", ")", "{", "gcc_assert", "(", "mutate_p", "||", "ia64_needs_block_p", "(", "insn", ")", ")", ";", "op1", "=", "label", ";", "}", "else", "<BUGE>", "{", "<BUGS>", "gcc_assert", "(", "!", "mutate_p", "&&", "!", "ia64_needs_block_p", "(", "insn", ")", ")", ";", "op1", "=", "copy_rtx", "(", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ")", ";", "<BUGE>", "}", "<BUGS>", "if", "(", "mutate_p", ")", "<BUGE>", "{", "<BUGS>", "sd_iterator_def", "sd_it", ";", "dep_t", "dep", ";", "int", "check_no", "=", "<NUM_LIT>", ";", "rtx", "or", "ig_pat", "=", "ORIG_PAT", "(", "insn", ")", ";", "FOR_EACH_DEP", "(", "insn", ",", "SD_LIST_RES_BACK", ",", "sd_it", ",", "dep", ")", "<BUGE>", "{", "<BUGS>", "rtx", "x", "=", "DEP_PRO", "(", "dep", ")", ";", "<BUGE>", "<BUGS>", "if", "(", "ORIG_PAT", "(", "x", ")", "==", "or", "ig_pat", ")", "check_no", "=", "spec_check_no", "[", "INSN_UID", "(", "x", ")", "]", ";", "<BUGE>", "}", "<BUGS>", "gcc_assert", "(", "check_no", ")", ";", "<BUGE>", "<BUGS>", "spec_check_no", "[", "INSN_UID", "(", "insn", ")", "]", "=", "(", "check_no", "+", "SPEC_GEN_CHECK_MUTATION_OFFSET", ")", ";", "<BUGE>", "}", "<BUGS>", "check_pat", "=", "(", "gen_check", "[", "spec_check_no", "[", "INSN_UID", "(", "insn", ")", "]", "-", "<NUM_LIT>", "]", "(", "copy_rtx", "(", "recog_data", ".", "operand", "[", "<NUM_LIT>", "]", ")", ",", "op1", ")", ")", ";", "<BUGE>", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "COND_EXEC", ")" ]

GCC

arm

CPP

stmt_completion

CPU

8,481

[ "int64x2_t", ")", "_", "_", "a", ")", ";" ]

[ "return", "(", "poly64x1_t", ")", "_", "_", "builtin_neon_vget_lowv2di", "(", "(" ]

LLVM

MSP430

TD

stmt_completion

MPU

8,482

[ ")", ")", "]", ">", ";" ]

[ "def", "MOVZX16rr8", ":", "I8rr", "<", "<NUM_LIT>", ",", "(", "outs", "GR16", ":", "$", "dst", ")", ",", "(", "ins", "GR8", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "GR16", ":", "$", "dst", ",", "(", "zext", "GR8", ":", "$", "src" ]

LLVM

AMDGPU

CPP

code_generation

GPU

8,483

[ "bool", "SITargetLowering", "::", "isFPExtFoldable", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Opcode", ",", "LLT", "DestTy", ",", "LLT", "SrcTy", ")", "const", "{", "return", "(", "(", "Opcode", "==", "TargetOpcode", "::", "G_FMAD", "&&", "Subtarget", "->", "hasMadMixInsts", "(", ")", ")", "||", "(", "Opcode", "==", "TargetOpcode", "::", "G_FMA", "&&", "Subtarget", "->", "hasFmaMixInsts", "(", ")", ")", ")", "&&", "DestTy", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "SrcTy", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "denormalModeIsFlushAllF32", "(", "*", "MI", ".", "getMF", "(", ")", ")", ";", "}" ]

[ "Return", "true", "if", "an", "fpext", "operation", "input", "to", "an", "Opcode", "operation", "is", "free", "(", "for", "instance", ",", "because", "half-precision", "floating-point", "numbers", "are", "implicitly", "extended", "to", "float-precision", ")", "for", "an", "FMA", "instruction", "." ]

LLVM

Hexagon

TD

stmt_completion

DSP

8,484

[ ";" ]

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>" ]

LLVM

ARM64

TD

next_suggestion

CPU

8,485

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst1", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "base", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "status", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";" ]

GCC

s390

MD

program_repair

MPU

8,486

[ "<FIXS>", "[", "(", "set", "(", "reg", ":", "CCS", "<NUM_LIT>", ")", "(", "compare", ":", "CCS", "(", "mem", ":", "BLK", "(", "subreg", ":", "DI", "(", "match_operand", ":", "TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<NUM_LIT>", ")", ")", "<FIXE>" ]

[ "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "reg", ":", "CCU", "<NUM_LIT>", ")", "(", "compare", ":", "CCU", "(", "mem", ":", "BLK", "(", "subreg", ":", "DI", "(", "match_operand", ":", "TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "mem", ":", "BLK", "(", "subreg", ":", "DI", "(", "match_operand", ":", "TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<NUM_LIT>", ")", ")", ")", ")", "(", "clobber", "(", "subreg", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "subreg", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", "<NUM_LIT>", ")", ")" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

8,487

[ "Value", "*", "Res", "=", "CallInst", "::", "Create", "(", "AtExit", ",", "Args", ",", "<STR_LIT>", "call", "<STR_LIT>", ",", "EntryBB", ")", ";" ]

[ "uint16_t", "Priority", "=", "PriorityAndMore", ".", "first", ";", "for", "(", "auto", "&", "AssociatedAndMore", ":", "PriorityAndMore", ".", "second", ")", "{", "Constant", "*", "Associated", "=", "AssociatedAndMore", ".", "first", ";", "Function", "*", "CallDtors", "=", "Function", "::", "Create", "(", "AtExitFuncTy", ",", "Function", "::", "PrivateLinkage", ",", "<STR_LIT>", "call_dtors", "<STR_LIT>", "+", "(", "Priority", "!=", "UINT16_MAX", "?", "(", "Twine", "(", "<STR_LIT>", ".", "<STR_LIT>", ")", "+", "Twine", "(", "Priority", ")", ")", ":", "Twine", "(", ")", ")", "+", "(", "!", "Associated", "->", "isNullValue", "(", ")", "?", "(", "Twine", "(", "<STR_LIT>", ".", "<STR_LIT>", ")", "+", "Associated", "->", "getName", "(", ")", ")", ":", "Twine", "(", ")", ")", ",", "&", "M", ")", ";", "BasicBlock", "*", "BB", "=", "BasicBlock", "::", "Create", "(", "C", ",", "<STR_LIT>", "body", "<STR_LIT>", ",", "CallDtors", ")", ";", "for", "(", "auto", "Dtor", ":", "AssociatedAndMore", ".", "second", ")", "CallInst", "::", "Create", "(", "Dtor", ",", "<STR_LIT>", "<STR_LIT>", ",", "BB", ")", ";", "ReturnInst", "::", "Create", "(", "C", ",", "BB", ")", ";", "FunctionType", "*", "VoidVoid", "=", "FunctionType", "::", "get", "(", "Type", "::", "getVoidTy", "(", "C", ")", ",", "false", ")", ";", "Function", "*", "RegisterCallDtors", "=", "Function", "::", "Create", "(", "VoidVoid", ",", "Function", "::", "PrivateLinkage", ",", "<STR_LIT>", "register_call_dtors", "<STR_LIT>", "+", "(", "Priority", "!=", "UINT16_MAX", "?", "(", "Twine", "(", "<STR_LIT>", ".", "<STR_LIT>", ")", "+", "Twine", "(", "Priority", ")", ")", ":", "Twine", "(", ")", ")", "+", "(", "!", "Associated", "->", "isNullValue", "(", ")", "?", "(", "Twine", "(", "<STR_LIT>", ".", "<STR_LIT>", ")", "+", "Associated", "->", "getName", "(", ")", ")", ":", "Twine", "(", ")", ")", ",", "&", "M", ")", ";", "BasicBlock", "*", "EntryBB", "=", "BasicBlock", "::", "Create", "(", "C", ",", "<STR_LIT>", "entry", "<STR_LIT>", ",", "RegisterCallDtors", ")", ";", "BasicBlock", "*", "FailBB", "=", "BasicBlock", "::", "Create", "(", "C", ",", "<STR_LIT>", "fail", "<STR_LIT>", ",", "RegisterCallDtors", ")", ";", "BasicBlock", "*", "RetBB", "=", "BasicBlock", "::", "Create", "(", "C", ",", "<STR_LIT>", "return", "<STR_LIT>", ",", "RegisterCallDtors", ")", ";", "Value", "*", "Null", "=", "ConstantPointerNull", "::", "get", "(", "VoidStar", ")", ";", "Value", "*", "Args", "[", "]", "=", "{", "CallDtors", ",", "Null", ",", "DsoHandle", "}", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

8,488

[ ">", "(", ")", ";" ]

[ "void", "X86FrameLowering", "::", "processFunctionBeforeCalleeSavedScan", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "X86RegisterInfo", "*", "RegInfo", "=", "static_cast", "<", "const", "X86RegisterInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "unsigned", "SlotSize", "=", "RegInfo", "->", "getSlotSize", "(", ")", ";", "X86MachineFunctionInfo", "*", "X86FI", "=", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo" ]

LLVM

AArch64

TD

next_suggestion

CPU

8,489

[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

[ "def", "simm4s2", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "Imm", ">", "=", "-", "<NUM_LIT>", "&", "&", "Imm", "<", "=", "<NUM_LIT>", "&", "&", "(", "Imm", "%", "<NUM_LIT>", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ",", "SImmS2XForm", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "SImm4s2Operand", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,490

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

GCC

mips

CPP

stmt_completion

CPU

8,491

[ "cpu", ",", "NULL", ")", ";" ]

[ "while", "(", "fgets", "(", "buf", ",", "sizeof", "(", "buf", ")", ",", "f", ")", "!=", "NULL", ")", "if", "(", "startswith", "(", "buf", ",", "<STR_LIT>", "cpu model", "<STR_LIT>", ")", ")", "{", "if", "(", "strstr", "(", "buf", ",", "<STR_LIT>", "Godson2 V0.2", "<STR_LIT>", ")", "!=", "NULL", "||", "strstr", "(", "buf", ",", "<STR_LIT>", "Loongson-2 V0.2", "<STR_LIT>", ")", "!=", "NULL", "||", "strstr", "(", "buf", ",", "<STR_LIT>", "Loongson-2E", "<STR_LIT>", ")", "!=", "NULL", ")", "cpu", "=", "<STR_LIT>", "loongson2e", "<STR_LIT>", ";", "else", "if", "(", "strstr", "(", "buf", ",", "<STR_LIT>", "Godson2 V0.3", "<STR_LIT>", ")", "!=", "NULL", "||", "strstr", "(", "buf", ",", "<STR_LIT>", "Loongson-2 V0.3", "<STR_LIT>", ")", "!=", "NULL", "||", "strstr", "(", "buf", ",", "<STR_LIT>", "Loongson-2F", "<STR_LIT>", ")", "!=", "NULL", ")", "cpu", "=", "<STR_LIT>", "loongson2f", "<STR_LIT>", ";", "else", "if", "(", "strstr", "(", "buf", ",", "<STR_LIT>", "Godson3 V0.5", "<STR_LIT>", ")", "!=", "NULL", "||", "strstr", "(", "buf", ",", "<STR_LIT>", "Loongson-3 V0.5", "<STR_LIT>", ")", "!=", "NULL", "||", "strstr", "(", "buf", ",", "<STR_LIT>", "Loongson-3A", "<STR_LIT>", ")", "!=", "NULL", ")", "cpu", "=", "<STR_LIT>", "loongson3a", "<STR_LIT>", ";", "else", "if", "(", "strstr", "(", "buf", ",", "<STR_LIT>", "SiByte SB1", "<STR_LIT>", ")", "!=", "NULL", ")", "cpu", "=", "<STR_LIT>", "sb1", "<STR_LIT>", ";", "else", "if", "(", "strstr", "(", "buf", ",", "<STR_LIT>", "R5000", "<STR_LIT>", ")", "!=", "NULL", ")", "cpu", "=", "<STR_LIT>", "r5000", "<STR_LIT>", ";", "else", "if", "(", "strstr", "(", "buf", ",", "<STR_LIT>", "Octeon II", "<STR_LIT>", ")", "!=", "NULL", ")", "cpu", "=", "<STR_LIT>", "octeon2", "<STR_LIT>", ";", "else", "if", "(", "strstr", "(", "buf", ",", "<STR_LIT>", "Octeon", "<STR_LIT>", ")", "!=", "NULL", ")", "cpu", "=", "<STR_LIT>", "octeon", "<STR_LIT>", ";", "break", ";", "}", "fclose", "(", "f", ")", ";", "if", "(", "cpu", "==", "NULL", ")", "return", "NULL", ";", "return", "concat", "(", "<STR_LIT>", "-m", "<STR_LIT>", ",", "argv", "[", "<NUM_LIT>", "]", ",", "<STR_LIT>", "=", "<STR_LIT>", "," ]

LLVM

X86

CPP

next_suggestion

CPU

8,492

[ "return", "makeArrayRef", "(", "std", "::", "begin", "(", "XMMArgRegs64Bit", ")", ",", "std", "::", "end", "(", "XMMArgRegs64Bit", ")", ")", ";" ]

[ "}", "bool", "isSoftFloat", "=", "Subtarget", ".", "useSoftFloat", "(", ")", ";", "if", "(", "isSoftFloat", "||", "!", "Subtarget", ".", "hasSSE1", "(", ")", ")", "return", "None", ";", "static", "const", "MCPhysReg", "XMMArgRegs64Bit", "[", "]", "=", "{", "X86", "::", "XMM0", ",", "X86", "::", "XMM1", ",", "X86", "::", "XMM2", ",", "X86", "::", "XMM3", ",", "X86", "::", "XMM4", ",", "X86", "::", "XMM5", ",", "X86", "::", "XMM6", ",", "X86", "::", "XMM7", "}", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

8,493

[ "<NUM_LIT>", "}", "=", "Imm", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]

LLVM

ARM

TD

next_suggestion

CPU

8,494

[ "}" ]

[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]

LLVM

GBZ80

CPP

next_suggestion

MPU

8,495

[ "}" ]

[ "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "VT", "==", "MVT", "::", "i16", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "hasOneUse", "(", ")", ")", "if", "(", "auto", "*", "C0", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "DCI", ".", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i16", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DCI", ".", "DAG", ".", "getTargetConstant", "(", "*", "C0", "->", "getConstantIntValue", "(", ")", ",", "dl", ",", "MVT", "::", "i16", ")", ")", ";", "return", "SDValue", "(", ")", ";" ]

LLVM

AArch64

TD

program_repair

CPU

8,496

[ "<FIXS>", "NoItinerary", ">", ",", "Sched", "[", "WriteFPALU", ",", "ReadFPALU", ",", "ReadFPALU", "]", ">", ";", "<FIXE>", "<FIXS>", "NoItinerary", ">", ",", "Sched", "[", "WriteFPALU", ",", "ReadFPALU", ",", "ReadFPALU", "]", ">", ";", "<FIXE>" ]

[ "asmop", "#", "<STR_LIT>", ",", "[", "(", "set", "(", "v8i8", "VPR64", ":", "$", "Rd", ")", ",", "(", "v8i8", "(", "opnode8B", "(", "v8i8", "VPR64", ":", "$", "Rn", ")", ",", "(", "v8i8", "VPR64", ":", "$", "Rm", ")", ")", ")", ")", "]", ",", "<BUGS>", "NoItinerary", ">", ";", "<BUGE>", "def", "_16B", ":", "NeonI_3VSame", "<NUM_LIT>", ",", "u", ",", "size", ",", "opcode", ",", "(", "outs", "VPR128", ":", "$", "Rd", ")", ",", "(", "ins", "VPR128", ":", "$", "Rn", ",", "VPR128", ":", "$", "Rm", ")", ",", "asmop", "#", "<STR_LIT>", ",", "[", "(", "set", "(", "v16i8", "VPR128", ":", "$", "Rd", ")", ",", "(", "v16i8", "(", "opnode16B", "(", "v16i8", "VPR128", ":", "$", "Rn", ")", ",", "(", "v16i8", "VPR128", ":", "$", "Rm", ")", ")", ")", ")", "]", ",", "<BUGS>", "NoItinerary", ">", ";", "<BUGE>", "}", "}" ]

LLVM

ARM

CPP

next_suggestion

CPU

8,497

[ "MIB", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]

[ "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "ARM", "::", "t2CMPri", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MIB", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MIB", ".", "addReg", "(", "ARM", "::", "NoRegister", ")", ";", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "BrOpc", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]

GCC

sparc

MD

stmt_completion

CPU

8,498

[ ")" ]

[ "(", "define_automaton", "<STR_LIT>" ]

GCC

i386

CPP

next_suggestion

CPU

8,499

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m512", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_add_ps", "(", "_", "_", "m512", "_", "_", "W", ",", "_", "_", "mmask16", "_", "_", "U", ",", "_", "_", "m512", "_", "_", "A", ",", "_", "_", "m512", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m512", ")", "_", "_", "builtin_ia32_addps512_mask", "(", "(", "_", "_", "v16sf", ")", "_", "_", "A", ",", "(", "_", "_", "v16sf", ")", "_", "_", "B", ",", "(", "_", "_", "v16sf", ")", "_", "_", "W", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]