docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	ARM	CPP	stmt_completion	CPU	8,200	[ "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ")", ";" ]	[ "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "tMOVr", ")", ",", "DestReg", ")", "." ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	8,201	[ "int", "BlockIndice", "=", "BottomUpIndex2Block", "[", "i", "]", ";" ]	[ "void", "SIScheduleBlockCreator", "::", "fillStats", "(", ")", "{", "unsigned", "DAGSize", "=", "CurrentBlocks", ".", "size", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "BlockIndice", "=", "TopDownIndex2Block", "[", "i", "]", ";", "SIScheduleBlock", "", "Block", "=", "CurrentBlocks", "[", "BlockIndice", "]", ";", "if", "(", "Block", "->", "getPreds", "(", ")", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "Block", "->", "Depth", "=", "<NUM_LIT>", ";", "else", "{", "unsigned", "Depth", "=", "<NUM_LIT>", ";", "for", "(", "SIScheduleBlock", "", "Pred", ":", "Block", "->", "getPreds", "(", ")", ")", "{", "if", "(", "Depth", "<", "Pred", "->", "Depth", "+", "<NUM_LIT>", ")", "Depth", "=", "Pred", "->", "Depth", "+", "<NUM_LIT>", ";", "}", "Block", "->", "Depth", "=", "Depth", ";", "}", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	8,202	[ "checkMAIHazards908", "(", "MI", ")", ";" ]	[ "return", "ST", ".", "hasGFX90AInsts", "(", ")", "?", "checkMAIHazards90A", "(", "MI", ")", ":" ]
GCC	arm	CPP	program_repair	CPU	8,203	[ "<FIXS>", "tmp", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "<FIXE>" ]	[ "if", "(", "offset", ">", "<NUM_LIT>", ")", "{", "<BUGS>", "tmp", "=", "gen_rtx_SET", "(", "Pmode", ",", "stack_pointer_rtx", ",", "<BUGE>", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";" ]
LLVM	Lanai	CPP	program_repair	CPU	8,204	[ "<FIXS>", "OS", "<<", "<STR_LIT>", "[", "<STR_LIT>", ";", "if", "(", "LPAC", "::", "isPreOp", "(", "AluCode", ")", ")", "OS", "<<", "<STR_LIT>", "", "<STR_LIT>", ";", "OS", "<<", "<STR_LIT>", "%", "<STR_LIT>", "<<", "getRegisterName", "(", "RegOp", ".", "getReg", "(", ")", ")", ";", "if", "(", "LPAC", "::", "isPostOp", "(", "AluCode", ")", ")", "OS", "<<", "<STR_LIT>", "", "<STR_LIT>", ";", "OS", "<<", "<STR_LIT>", "<STR_LIT>", "<<", "LPAC", "::", "lanaiAluCodeToString", "(", "AluCode", ")", "<<", "<STR_LIT>", "<STR_LIT>", ";", "OS", "<<", "<STR_LIT>", "%", "<STR_LIT>", "<<", "getRegisterName", "(", "OffsetOp", ".", "getReg", "(", ")", ")", ";", "OS", "<<", "<STR_LIT>", "]", "<STR_LIT>", ";", "<FIXE>", "<FIXS>", "raw_ostream", "&", "OS", ",", "<FIXE>" ]	[ "assert", "(", "OffsetOp", ".", "isReg", "(", ")", "&&", "RegOp", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "Registers expected.", "<STR_LIT>", ")", ";", "<BUGS>", "Ostream", "<<", "<STR_LIT>", "[", "<STR_LIT>", ";", "if", "(", "LPAC", "::", "isPreOp", "(", "AluCode", ")", ")", "Ostream", "<<", "<STR_LIT>", "", "<STR_LIT>", ";", "Ostream", "<<", "<STR_LIT>", "%", "<STR_LIT>", "<<", "getRegisterName", "(", "RegOp", ".", "getReg", "(", ")", ")", ";", "if", "(", "LPAC", "::", "isPostOp", "(", "AluCode", ")", ")", "Ostream", "<<", "<STR_LIT>", "", "<STR_LIT>", ";", "Ostream", "<<", "<STR_LIT>", "<STR_LIT>", "<<", "LPAC", "::", "lanaiAluCodeToString", "(", "AluCode", ")", "<<", "<STR_LIT>", "<STR_LIT>", ";", "Ostream", "<<", "<STR_LIT>", "%", "<STR_LIT>", "<<", "getRegisterName", "(", "OffsetOp", ".", "getReg", "(", ")", ")", ";", "Ostream", "<<", "<STR_LIT>", "]", "<STR_LIT>", ";", "<BUGE>", "}", "void", "LanaiInstPrinter", "::", "printMemSplsOperand", "(", "const", "MCInst", "", "MI", ",", "int", "OpNo", ",", "<BUGS>", "raw_ostream", "&", "Ostream", ",", "<BUGE>", "const", "char", "", "Modifier", ")", "{", "const", "MCOperand", "&", "RegOp", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "const", "MCOperand", "&", "OffsetOp", "=", "MI", "->", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ";" ]
GCC	i386	MD	next_suggestion	CPU	8,205	[ "<STR_LIT>" ]	[ "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CCFP", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "CCFP", "<NUM_LIT>", ")", ")", "]" ]
LLVM	MBlaze	CPP	next_suggestion	MPU	8,206	[ "}" ]	[ "bool", "Changed", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "FI", "=", "F", ".", "begin", "(", ")", ",", "FE", "=", "F", ".", "end", "(", ")", ";", "FI", "!=", "FE", ";", "++", "FI", ")", "Changed", "\|=", "runOnMachineBasicBlock", "(", "*", "FI", ")", ";", "return", "Changed", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	8,207	[ ";" ]	[ "def", "A2_xor", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_3op", ">", ",", "Enc_5ab2be", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>" ]
LLVM	Hexagon	TD	stmt_completion	DSP	8,208	[ ">", "Ii", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "II", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>" ]
LLVM	X86	CPP	stmt_completion	CPU	8,209	[ "=", "MULU16", ";" ]	[ "unsigned", "SignBits", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "bool", "IsPositive", "[", "<NUM_LIT>", "]", "=", "{", "false", ",", "false", "}", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "SDValue", "Opd", "=", "N", "->", "getOperand", "(", "i", ")", ";", "SignBits", "[", "i", "]", "=", "DAG", ".", "ComputeNumSignBits", "(", "Opd", ")", ";", "IsPositive", "[", "i", "]", "=", "DAG", ".", "SignBitIsZero", "(", "Opd", ")", ";", "}", "bool", "AllPositive", "=", "IsPositive", "[", "<NUM_LIT>", "]", "&&", "IsPositive", "[", "<NUM_LIT>", "]", ";", "unsigned", "MinSignBits", "=", "std", "::", "min", "(", "SignBits", "[", "<NUM_LIT>", "]", ",", "SignBits", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "MinSignBits", ">=", "<NUM_LIT>", ")", "Mode", "=", "MULS8", ";", "else", "if", "(", "AllPositive", "&&", "MinSignBits", ">=", "<NUM_LIT>", ")", "Mode", "=", "MULU8", ";", "else", "if", "(", "MinSignBits", ">=", "<NUM_LIT>", ")", "Mode", "=", "MULS16", ";", "else", "if", "(", "AllPositive", "&&", "MinSignBits", ">=", "<NUM_LIT>", ")", "Mode" ]
LLVM	Mips	CPP	program_repair	CPU	8,210	[ "<FIXS>", "MipsSubtarget", "&", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "*", "TM", ")", ";", "<FIXE>" ]	[ "void", "resetSubtarget", "(", "MachineFunction", "*", "MF", ")", ";", "<BUGS>", "MipsSubtarget", "&", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", ";", "<BUGE>" ]
LLVM	SNES	CPP	stmt_completion	DSP	8,211	[ "k_Register", ";" ]	[ "void", "makeReg", "(", "unsigned", "RegNo", ")", "{", "Kind", "=" ]
LLVM	AArch64	TD	next_suggestion	CPU	8,212	[ "}" ]	[ "def", "A64FXWrite_SWP", ":", "SchedWriteRes", "<", "[", "A64FXGI56", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	8,213	[ "if", "(", "(", "Idx", "<", "<NUM_LIT>", ")", "\|\|", "(", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";" ]	[ "case", "Intrinsic", "::", "usub_with_overflow", ":", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getZExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "-", "Imm", ".", "getSExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "}", "break", ";", "case", "Intrinsic", "::", "smul_with_overflow", ":", "case", "Intrinsic", "::", "umul_with_overflow", ":", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "}", "break", ";", "case", "Intrinsic", "::", "experimental_stackmap", ":" ]
GCC	aarch64	MD	stmt_completion	CPU	8,214	[ "TI", "<NUM_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":" ]
GCC	aarch64	MD	program_repair	CPU	8,215	[ "<FIXS>", "(", "VNx8BF", "<STR_LIT>", ")", "(", "VNx4BF", "<STR_LIT>", ")", "(", "VNx2BF", "<STR_LIT>", ")", "<FIXE>" ]	[ "(", "VNx4QI", "<STR_LIT>", ")", "(", "VNx2QI", "<STR_LIT>", ")", "(", "VNx8HI", "<STR_LIT>", ")", "(", "VNx4HI", "<STR_LIT>", ")", "(", "VNx2HI", "<STR_LIT>", ")", "(", "VNx8HF", "<STR_LIT>", ")", "(", "VNx4HF", "<STR_LIT>", ")", "(", "VNx2HF", "<STR_LIT>", ")", "<BUGS>", "(", "VNx8BF", "<STR_LIT>", ")", "<BUGE>", "(", "VNx4SI", "<STR_LIT>", ")", "(", "VNx2SI", "<STR_LIT>", ")", "(", "VNx4SF", "<STR_LIT>", ")", "(", "VNx2SF", "<STR_LIT>", ")", "(", "VNx2DI", "<STR_LIT>", ")" ]
GCC	vax	MD	next_suggestion	CPU	8,216	[ "<STR_LIT>", ")" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,217	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	8,218	[ ";" ]	[ "if", "(", "!", "FnStartLoc", ".", "isValid", "(", ")", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ".fnstart must precede .personality directive", "<STR_LIT>", ")", ";", "if", "(", "CantUnwindLoc", ".", "isValid", "(", ")", ")", "{", "Error", "(", "L", ",", "<STR_LIT>", ".handlerdata can't be used with .cantunwind directive", "<STR_LIT>", ")", ";", "Error", "(", "CantUnwindLoc", ",", "<STR_LIT>", ".cantunwind was specified here", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "getTargetStreamer", "(", ")", ".", "emitHandlerData", "(", ")" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	8,219	[ "BranchMI", "->", "eraseFromParent", "(", ")", ";" ]	[ "void", "AMDGPUCFGStructurizer", "::", "removeRedundantConditionalBranch", "(", "MachineBasicBlock", "", "MBB", ")", "{", "if", "(", "MBB", "->", "succ_size", "(", ")", "!=", "<NUM_LIT>", ")", "return", ";", "MachineBasicBlock", "", "MBB1", "=", "", "MBB", "->", "succ_begin", "(", ")", ";", "MachineBasicBlock", "", "MBB2", "=", "", "std", "::", "next", "(", "MBB", "->", "succ_begin", "(", ")", ")", ";", "if", "(", "MBB1", "!=", "MBB2", ")", "return", ";", "MachineInstr", "", "BranchMI", "=", "getNormalBlockBranchInstr", "(", "MBB", ")", ";", "assert", "(", "BranchMI", "&&", "isCondBranch", "(", "BranchMI", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Removing unneeded cond branch instr: ", "<STR_LIT>", "<<", "*", "BranchMI", ")", ";" ]
GCC	arm	CPP	stmt_completion	CPU	8,220	[ "a", ")", "{" ]	[ "vreinterpretq_p128_u64", "(", "uint64x2_t", "_", "_" ]
GCC	sparc	MD	program_repair	CPU	8,221	[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_expand", "<STR_LIT>" ]
LLVM	LoongArch	CPP	stmt_completion	CPU	8,222	[ "TLI", ";" ]	[ "const", "LoongArchTargetLowering", "*", "getTLI", "(", ")", "const", "{", "return" ]
LLVM	ARM	CPP	next_suggestion	CPU	8,223	[ "const", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";" ]	[ "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "tMOVi8", ")", ",", "LdReg", ")", ".", "addImm", "(", "NumBytes", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "tNEG", ")", ",", "LdReg", ")", ".", "addReg", "(", "LdReg", ",", "false", ",", "false", ",", "true", ")", ";", "}", "else", "MRI", ".", "emitLoadConstPool", "(", "MBB", ",", "MBBI", ",", "LdReg", ",", "NumBytes", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "&", "TII", ",", "true", ",", "dl", ")", ";", "int", "Opc", "=", "(", "isSub", ")", "?", "ARM", "::", "tSUBrr", ":", "(", "isHigh", "?", "ARM", "::", "tADDhirr", ":", "ARM", "::", "tADDrr", ")", ";" ]
LLVM	Mips	TD	stmt_completion	CPU	8,224	[ ">", ",", "IsCommutable", ";" ]	[ "class", "AVE_U_B_DESC", ":", "MSA_3R_DESC_BASE", "<", "<STR_LIT>", ",", "int_mips_ave_u_b", ",", "MSA128BOpnd" ]
GCC	rs6000	MD	next_suggestion	CPU	8,225	[ "rtx", "hi1", "=", "gen_highpart_mode", "(", "SImode", ",", "DImode", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]	[ "rtx", "lo0", "=", "gen_lowpart", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "rtx", "lo1", "=", "gen_lowpart", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "rtx", "lo2", "=", "gen_lowpart", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "rtx", "hi0", "=", "gen_highpart", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]
LLVM	X86	CPP	code_generation	CPU	8,226	[ "bool", "X86InstrInfo", "::", "canMakeTailCallConditional", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "BranchCond", ",", "const", "MachineInstr", "&", "TailCall", ")", "const", "{", "const", "MachineFunction", "", "MF", "=", "TailCall", ".", "getMF", "(", ")", ";", "if", "(", "MF", "->", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Kernel", ")", "{", "const", "MachineOperand", "&", "Target", "=", "TailCall", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Target", ".", "isSymbol", "(", ")", ")", "{", "StringRef", "Symbol", "(", "Target", ".", "getSymbolName", "(", ")", ")", ";", "if", "(", "Symbol", ".", "equals", "(", "<STR_LIT>", "__x86_indirect_thunk_r11", "<STR_LIT>", ")", ")", "return", "false", ";", "}", "}", "if", "(", "TailCall", ".", "getOpcode", "(", ")", "!=", "X86", "::", "TCRETURNdi", "&&", "TailCall", ".", "getOpcode", "(", ")", "!=", "X86", "::", "TCRETURNdi64", ")", "{", "return", "false", ";", "}", "if", "(", "Subtarget", ".", "isTargetWin64", "(", ")", "&&", "MF", "->", "hasWinCFI", "(", ")", ")", "{", "return", "false", ";", "}", "assert", "(", "BranchCond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "if", "(", "BranchCond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ">", "X86", "::", "LAST_VALID_COND", ")", "{", "return", "false", ";", "}", "const", "X86MachineFunctionInfo", "", "X86FI", "=", "MF", "->", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "X86FI", "->", "getTCReturnAddrDelta", "(", ")", "!=", "<NUM_LIT>", "\|\|", "TailCall", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "{", "return", "false", ";", "}", "return", "true", ";", "}" ]	[ "Returns", "true", "if", "the", "tail", "call", "can", "be", "made", "conditional", "on", "BranchCond", "." ]
LLVM	X86	CPP	stmt_completion	CPU	8,227	[ "\|\|", "MO", ".", "getReg", "(", ")", "!=", "AM", ".", "IndexReg", ")", "continue", ";" ]	[ "X86AddressMode", "AM", ";", "if", "(", "!", "X86SelectAddress", "(", "Ptr", ",", "AM", ")", ")", "return", "false", ";", "const", "X86InstrInfo", "&", "XII", "=", "(", "const", "X86InstrInfo", "&", ")", "TII", ";", "unsigned", "Size", "=", "DL", ".", "getTypeAllocSize", "(", "LI", "->", "getType", "(", ")", ")", ";", "unsigned", "Alignment", "=", "LI", "->", "getAlignment", "(", ")", ";", "if", "(", "Alignment", "==", "<NUM_LIT>", ")", "Alignment", "=", "DL", ".", "getABITypeAlignment", "(", "LI", "->", "getType", "(", ")", ")", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "AddrOps", ";", "AM", ".", "getFullAddress", "(", "AddrOps", ")", ";", "MachineInstr", "", "Result", "=", "XII", ".", "foldMemoryOperandImpl", "(", "", "FuncInfo", ".", "MF", ",", "", "MI", ",", "OpNo", ",", "AddrOps", ",", "FuncInfo", ".", "InsertPt", ",", "Size", ",", "Alignment", ",", "true", ")", ";", "if", "(", "!", "Result", ")", "return", "false", ";", "unsigned", "OperandNo", "=", "<NUM_LIT>", ";", "for", "(", "MachineInstr", "::", "mop_iterator", "I", "=", "Result", "->", "operands_begin", "(", ")", ",", "E", "=", "Result", "->", "operands_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "OperandNo", ")", "{", "MachineOperand", "&", "MO", "=", "", "I", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "\|\|", "MO", ".", "isDef", "(", ")" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	8,228	[ "bits", "<", "<NUM_LIT>", ">", "BOOL", "=", "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "FP32", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "BF16", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "INT32", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "UINT32", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "INT8", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "UINT8", "=", "<NUM_LIT>", ";" ]
GCC	visium	MD	next_suggestion	Virtual ISA	8,229	[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "reg", ":", "DI", "R_MDB", ")", "]", "UNSPEC_MDBHI", ")", ")" ]	[ "(", "define_split", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "reg", ":", "DI", "R_MDB", ")", ")", "]", "<STR_LIT>" ]
LLVM	Mips	CPP	stmt_completion	CPU	8,230	[ "InConstantPool", ")", "return", ";" ]	[ "if", "(", "!", "Subtarget", "->", "inMips16Mode", "(", ")", ")", "{", "TS", ".", "emitDirectiveSetAt", "(", ")", ";", "TS", ".", "emitDirectiveSetMacro", "(", ")", ";", "TS", ".", "emitDirectiveSetReorder", "(", ")", ";", "}", "TS", ".", "emitDirectiveEnd", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", ";", "if", "(", "!" ]
LLVM	DirectX	CPP	next_suggestion	Virtual ISA	8,231	[ "*", "TypeID", "=", "Types", ".", "size", "(", ")", ";" ]	[ "if", "(", "StructType", "", "STy", "=", "dyn_cast", "<", "StructType", ">", "(", "Ty", ")", ")", "if", "(", "!", "STy", "->", "isLiteral", "(", ")", ")", "", "TypeID", "=", "~", "<NUM_LIT>", "U", ";", "for", "(", "Type", "", "SubTy", ":", "Ty", "->", "subtypes", "(", ")", ")", "EnumerateType", "(", "SubTy", ")", ";", "TypeID", "=", "&", "TypeMap", "[", "Ty", "]", ";", "if", "(", "", "TypeID", "&&", "*", "TypeID", "!=", "~", "<NUM_LIT>", "U", ")", "return", ";", "Types", ".", "push_back", "(", "Ty", ")", ";" ]
LLVM	ARM	CPP	program_repair	CPU	8,232	[ "<FIXS>", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<NUM_LIT>", ">", "(", "imm", ")", "+", "<NUM_LIT>", ",", "true", ",", "<NUM_LIT>", ",", "Inst", ",", "Decoder", ")", ")", "<FIXE>" ]	[ "if", "(", "pred", "==", "<NUM_LIT>", ")", "{", "Inst", ".", "setOpcode", "(", "ARM", "::", "BLXi", ")", ";", "imm", "\|=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<NUM_LIT>", ">", "(", "imm", ")", ")", ")", ";", "return", "S", ";", "}", "<BUGS>", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<NUM_LIT>", ">", "(", "imm", ")", "+", "<NUM_LIT>", ",", "true", ",", "<NUM_LIT>", ",", "Inst", ",", "Decoder", ")", ")", "<BUGE>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<NUM_LIT>", ">", "(", "imm", ")", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	8,233	[ "}" ]	[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,234	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCommutable", "=", "<NUM_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";" ]
GCC	rs6000	CPP	stmt_completion	CPU	8,235	[ "SImode", ":", "DImode", ";" ]	[ "machine_mode", "rs6000_promote_function_mode", "(", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "int", "*", "punsignedp", "ATTRIBUTE_UNUSED", ",", "const_tree", ",", "int", "for_return", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", "&&", "GET_MODE_SIZE", "(", "mode", ")", "<", "(", "TARGET_32BIT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "mode", "=", "TARGET_32BIT", "?" ]
GCC	i386	MD	program_repair	CPU	8,236	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	lm32	MD	next_suggestion	MPU	8,237	[ ")" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM	M68k	CPP	next_suggestion	MPU	8,238	[ "return", "SDValue", "(", "Sub", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";" ]	[ "if", "(", "(", "Op0", ".", "getValueType", "(", ")", "==", "MVT", "::", "i8", "\|\|", "Op0", ".", "getValueType", "(", ")", "==", "MVT", "::", "i16", "\|\|", "Op0", ".", "getValueType", "(", ")", "==", "MVT", "::", "i32", "\|\|", "Op0", ".", "getValueType", "(", ")", "==", "MVT", "::", "i64", ")", ")", "{", "if", "(", "(", "Op0", ".", "getValueType", "(", ")", "==", "MVT", "::", "i16", "&&", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op0", ")", "\|\|", "isa", "<", "ConstantSDNode", ">", "(", "Op1", ")", ")", ")", "&&", "!", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "hasMinSize", "(", ")", ")", "{", "unsigned", "ExtendOp", "=", "isM68kCCUnsigned", "(", "M68kCC", ")", "?", "ISD", "::", "ZERO_EXTEND", ":", "ISD", "::", "SIGN_EXTEND", ";", "Op0", "=", "DAG", ".", "getNode", "(", "ExtendOp", ",", "DL", ",", "MVT", "::", "i32", ",", "Op0", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "ExtendOp", ",", "DL", ",", "MVT", "::", "i32", ",", "Op1", ")", ";", "}", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op0", ".", "getValueType", "(", ")", ",", "MVT", "::", "i8", ")", ";", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "Op0", ",", "Op1", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,239	[ "}" ]	[ "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
GCC	m68k	MD	next_suggestion	MPU	8,240	[ "<STR_LIT>", ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	mips	CPP	stmt_completion	CPU	8,241	[ "regno", ")", ";" ]	[ "static", "machine_mode", "mips_get_reg_raw_mode", "(", "int", "regno", ")", "{", "if", "(", "TARGET_FLOATXX", "&&", "FP_REG_P", "(", "regno", ")", ")", "return", "DFmode", ";", "return", "default_get_reg_raw_mode", "(" ]
GCC	s390	CPP	stmt_completion	MPU	8,242	[ ")", "{" ]	[ "static", "struct", "machine_function", "*", "s390_init_machine_status", "(", "void" ]
LLVM	ARM	TD	next_suggestion	CPU	8,243	[ "}" ]	[ "class", "VST3DWB", "<", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "bits", "<", "<NUM_LIT>", ">", "op7_4", ",", "string", "Dt", ">", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op11_8", ",", "op7_4", ",", "(", "outs", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "addrmode6", ":", "$", "Rn", ",", "am6offset", ":", "$", "Rm", ",", "DPR", ":", "$", "Vd", ",", "DPR", ":", "$", "src2", ",", "DPR", ":", "$", "src3", ")", ",", "IIC_VST3u", ",", "<STR_LIT>", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteVST3", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "}", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	8,244	[ "MIRBuilder", ".", "buildFrameIndex", "(", "AddrReg", ",", "FI", ")", ";" ]	[ "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "Size", ",", "Offset", ",", "true", ")", ";", "MPO", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MIRBuilder", ".", "getMF", "(", ")", ",", "FI", ")", ";", "Register", "AddrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "MPO", ".", "getAddrSpace", "(", ")", ",", "<NUM_LIT>", ")", ")", ";" ]
GCC	aarch64	MD	stmt_completion	CPU	8,245	[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(" ]
LLVM	PIC16	CPP	code_generation	MPU	8,246	[ "bool", "PIC16AsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "EmitAllAutos", "(", "M", ")", ";", "printLibcallDecls", "(", ")", ";", "DbgInfo", ".", "EndModule", "(", "M", ")", ";", "O", "<<", "<STR_LIT>", "\\n\\t", "<STR_LIT>", "<<", "<STR_LIT>", "END\\n", "<STR_LIT>", ";", "return", "AsmPrinter", "::", "doFinalization", "(", "M", ")", ";", "}" ]	[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]
GCC	i386	CPP	program_repair	CPU	8,247	[ "<FIXS>", "machine_mode", "mode", "=", "GET_MODE", "(", "src", ")", ";", "<FIXE>" ]	[ "if", "(", "GET_CODE", "(", "SET_SRC", "(", "set", ")", ")", "!=", "IF_THEN_ELSE", ")", "continue", ";", "rtx", "src", "=", "SET_SRC", "(", "set", ")", ";", "<BUGS>", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "src", ")", ";", "<BUGE>", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "!=", "MODE_INT", "&&", "GET_MODE_CLASS", "(", "mode", ")", "!=", "MODE_FLOAT", ")", "continue", ";" ]
GCC	sparc	MD	next_suggestion	CPU	8,248	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "unspec", ":", "P", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_EDGE32L", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	8,249	[ "}" ]	[ "if", "(", "noClobberClones", ".", "count", "(", "Ptr", ")", ")", "{", "PtrI", "=", "noClobberClones", "[", "Ptr", "]", ";", "}", "else", "{", "Function", "", "F", "=", "I", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Value", "", "Idx", "=", "Constant", "::", "getIntegerValue", "(", "Type", "::", "getInt32Ty", "(", "Ptr", "->", "getContext", "(", ")", ")", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "PtrI", "=", "GetElementPtrInst", "::", "Create", "(", "Ptr", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ",", "Ptr", ",", "ArrayRef", "<", "Value", "*", ">", "(", "Idx", ")", ",", "Twine", "(", "<STR_LIT>", "<STR_LIT>", ")", ",", "F", "->", "getEntryBlock", "(", ")", ".", "getFirstNonPHI", "(", ")", ")", ";" ]
GCC	sh	MD	next_suggestion	CPU	8,250	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	aarch64	MD	next_suggestion	CPU	8,251	[ "emit_insn", "(", "gen_aarch64_simd_reg_shl", "<", "mode", ">", "_signed", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", "," ]	[ "(", "match_operand", ":", "VDQ_BHSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "rtx", "neg", "=", "gen_reg_rtx", "(", "<", "MODE", ">", "mode", ")", "emit", "(", "gen_neg", "<", "mode", ">", "<NUM_LIT>", "(", "neg", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]
GCC	i386	CPP	stmt_completion	CPU	8,252	[ ")", "_", "_", "M", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_max_epu16", "(", "_", "_", "m512i", "_", "_", "W", ",", "_", "_", "mmask32", "_", "_", "M", ",", "_", "_", "m512i", "_", "_", "A", ",", "_", "_", "m512i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_pmaxuw512_mask", "(", "(", "_", "_", "v32hi", ")", "_", "_", "A", ",", "(", "_", "_", "v32hi", ")", "_", "_", "B", ",", "(", "_", "_", "v32hi", ")", "_", "_", "W", ",", "(", "_", "_", "mmask32" ]
GCC	ia64	CPP	next_suggestion	CPU	8,253	[ "vms_patch_builtins", "(", ")", ";" ]	[ "}", "(", "", "lang_hooks", ".", "types", ".", "register_builtin_type", ")", "(", "float80_type", ",", "<STR_LIT>", "__float80", "<STR_LIT>", ")", ";", "if", "(", "!", "TARGET_HPUX", ")", "{", "tree", "ftype", ";", "tree", "const_string_type", "=", "build_pointer_type", "(", "build_qualified_type", "(", "char_type_node", ",", "TYPE_QUAL_CONST", ")", ")", ";", "if", "(", "float128t_type_node", "==", "NULL_TREE", ")", "{", "float128t_type_node", "=", "make_node", "(", "REAL_TYPE", ")", ";", "TYPE_PRECISION", "(", "float128t_type_node", ")", "=", "TYPE_PRECISION", "(", "float128_type_node", ")", ";", "layout_type", "(", "float128t_type_node", ")", ";", "SET_TYPE_MODE", "(", "float128t_type_node", ",", "TYPE_MODE", "(", "float128_type_node", ")", ")", ";", "}", "(", "", "lang_hooks", ".", "types", ".", "register_builtin_type", ")", "(", "float128t_type_node", ",", "<STR_LIT>", "__float128", "<STR_LIT>", ")", ";", "ftype", "=", "build_function_type_list", "(", "float128t_type_node", ",", "NULL_TREE", ")", ";", "decl", "=", "add_builtin_function", "(", "<STR_LIT>", "__builtin_infq", "<STR_LIT>", ",", "ftype", ",", "IA64_BUILTIN_INFQ", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "ia64_builtins", "[", "IA64_BUILTIN_INFQ", "]", "=", "decl", ";", "decl", "=", "add_builtin_function", "(", "<STR_LIT>", "__builtin_huge_valq", "<STR_LIT>", ",", "ftype", ",", "IA64_BUILTIN_HUGE_VALQ", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "ia64_builtins", "[", "IA64_BUILTIN_HUGE_VALQ", "]", "=", "decl", ";", "ftype", "=", "build_function_type_list", "(", "float128t_type_node", ",", "const_string_type", ",", "NULL_TREE", ")", ";", "decl", "=", "add_builtin_function", "(", "<STR_LIT>", "__builtin_nanq", "<STR_LIT>", ",", "ftype", ",", "IA64_BUILTIN_NANQ", ",", "BUILT_IN_MD", ",", "<STR_LIT>", "nanq", "<STR_LIT>", ",", "NULL_TREE", ")", ";", "TREE_READONLY", "(", "decl", ")", "=", "<NUM_LIT>", ";", "ia64_builtins", "[", "IA64_BUILTIN_NANQ", "]", "=", "decl", ";", "decl", "=", "add_builtin_function", "(", "<STR_LIT>", "__builtin_nansq", "<STR_LIT>", ",", "ftype", ",", "IA64_BUILTIN_NANSQ", ",", "BUILT_IN_MD", ",", "<STR_LIT>", "nansq", "<STR_LIT>", ",", "NULL_TREE", ")", ";", "TREE_READONLY", "(", "decl", ")", "=", "<NUM_LIT>", ";", "ia64_builtins", "[", "IA64_BUILTIN_NANSQ", "]", "=", "decl", ";", "ftype", "=", "build_function_type_list", "(", "float128t_type_node", ",", "float128t_type_node", ",", "NULL_TREE", ")", ";", "decl", "=", "add_builtin_function", "(", "<STR_LIT>", "__builtin_fabsq", "<STR_LIT>", ",", "ftype", ",", "IA64_BUILTIN_FABSQ", ",", "BUILT_IN_MD", ",", "<STR_LIT>", "__fabstf2", "<STR_LIT>", ",", "NULL_TREE", ")", ";", "TREE_READONLY", "(", "decl", ")", "=", "<NUM_LIT>", ";", "ia64_builtins", "[", "IA64_BUILTIN_FABSQ", "]", "=", "decl", ";", "ftype", "=", "build_function_type_list", "(", "float128t_type_node", ",", "float128t_type_node", ",", "float128t_type_node", ",", "NULL_TREE", ")", ";", "decl", "=", "add_builtin_function", "(", "<STR_LIT>", "__builtin_copysignq", "<STR_LIT>", ",", "ftype", ",", "IA64_BUILTIN_COPYSIGNQ", ",", "BUILT_IN_MD", ",", "<STR_LIT>", "__copysigntf3", "<STR_LIT>", ",", "NULL_TREE", ")", ";", "TREE_READONLY", "(", "decl", ")", "=", "<NUM_LIT>", ";", "ia64_builtins", "[", "IA64_BUILTIN_COPYSIGNQ", "]", "=", "decl", ";", "}", "else", "(", "*", "lang_hooks", ".", "types", ".", "register_builtin_type", ")", "(", "long_double_type_node", ",", "<STR_LIT>", "__float128", "<STR_LIT>", ")", ";" ]
GCC	s390	MD	next_suggestion	MPU	8,254	[ "<STR_LIT>" ]	[ "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "GPR", "(", "minus", ":", "GPR", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,255	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Cd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Cd32", ";" ]
GCC	rs6000	CPP	next_suggestion	CPU	8,256	[ "}" ]	[ "static", "_", "_", "inline", "qword", "si_sfhi", "(", "qword", "a", ",", "short", "b", ")", "{", "return", "(", "(", "qword", ")", "(", "vec_sub", "(", "vec_splat", "(", "(", "vec_short8", ")", "(", "si_from_short", "(", "b", ")", ")", ",", "<NUM_LIT>", ")", ",", "(", "vec_short8", ")", "(", "a", ")", ")", ")", ")", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	8,257	[ "return", "true", ";" ]	[ "else", "if", "(", "It", "->", "killsRegister", "(", "Reg", ",", "&", "getRegisterInfo", "(", ")", ")", "&&", "(", "&", "", "It", ")", "!=", "&", "DefMI", ")", "IsFwdFeederRegKilled", "=", "true", ";", "if", "(", "It", "->", "readsRegister", "(", "Reg", ",", "&", "getRegisterInfo", "(", ")", ")", "&&", "(", "&", "", "It", ")", "!=", "&", "DefMI", ")", "SeenIntermediateUse", "=", "true", ";", "if", "(", "(", "&", "", "It", ")", "==", "&", "DefMI", ")", "break", ";", "}", "assert", "(", "(", "&", "", "It", ")", "==", "&", "DefMI", "&&", "<STR_LIT>", "DefMI is missing", "<STR_LIT>", ")", ";", "if", "(", "DefMI", ".", "modifiesRegister", "(", "Reg", ",", "&", "getRegisterInfo", "(", ")", ")", ")", "return", "KillDefMI", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	8,258	[ ",", "unpred_int", ")", ")", ",", "(", "VTI", ".", "Vec", "outparams", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "VTI", ".", "Vec", "!", "setop", "(", "inparams" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	8,259	[ "if", "(", "TII", "->", "hasUnwantedEffectsWhenEXECEmpty", "(", "*", "I", ")", ")", "return", "true", ";" ]	[ "MBBI", "!=", "End", "&&", "MBBI", "!=", "ToI", ";", "++", "MBBI", ")", "{", "const", "MachineBasicBlock", "&", "MBB", "=", "*", "MBBI", ";", "for", "(", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "NumInstr", "<", "SkipThreshold", "&&", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "opcodeEmitsNoInsts", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_CBRANCH_VCCNZ", "\|\|", "I", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_CBRANCH_VCCZ", ")", "return", "true", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,260	[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	8,261	[ ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>" ]
LLVM	ARM	CPP	next_suggestion	CPU	8,262	[ "Binary", "\|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "<STR_LIT>", "::", "<STR_LIT>", ";" ]	[ "llvm_unreachable", "(", "<STR_LIT>", "ARM::TPsoft FIXME", "<STR_LIT>", ")", ";", "}", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	8,263	[ "int64_t", "Imm", "=", "CE", "->", "getValue", "(", ")", ";" ]	[ "else", "if", "(", "ShiftName", "==", "<STR_LIT>", "ror", "<STR_LIT>", "\|\|", "ShiftName", "==", "<STR_LIT>", "ROR", "<STR_LIT>", ")", "St", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "ShiftName", "==", "<STR_LIT>", "rrx", "<STR_LIT>", "\|\|", "ShiftName", "==", "<STR_LIT>", "RRX", "<STR_LIT>", ")", "St", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "return", "Error", "(", "Loc", ",", "<STR_LIT>", "illegal shift operator", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Amount", "=", "<NUM_LIT>", ";", "if", "(", "St", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "HashTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "HashTok", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "HashTok", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "return", "Error", "(", "HashTok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "'#' expected", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "", "Expr", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "Loc", ",", "<STR_LIT>", "shift amount must be an immediate", "<STR_LIT>", ")", ";" ]
LLVM	SIC	CPP	stmt_completion	CPU	8,264	[ "TheSICTarget", ",", "<STR_LIT>", "sic", "<STR_LIT>", ",", "<STR_LIT>", "SIC", "<STR_LIT>", ")", ";" ]	[ "RegisterTarget", "<", "Triple", "::", "sic", ",", "false", ">", "X", "(" ]
GCC	i386	CPP	stmt_completion	CPU	8,265	[ "_", "losf", ")", ";" ]	[ "_", "_", "v4sf", "_", "_", "losf", "=", "_", "_", "builtin_ia32_movhlps", "(", "_", "_", "hisf", ",", "_", "_", "hisf", ")", ";", "_", "_", "v2si", "_", "_", "hisi", "=", "_", "_", "builtin_ia32_cvtps2pi", "(", "_", "_", "hisf", ")", ";", "_", "_", "v2si", "_", "_", "losi", "=", "_", "_", "builtin_ia32_cvtps2pi", "(", "_" ]
GCC	aarch64	CPP	next_suggestion	CPU	8,266	[ "}" ]	[ "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "float32x4_t", ")", "_", "_", "builtin_aarch64_get_qregxiv4sf", "(", "_", "_", "o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "float32x4_t", ")", "_", "_", "builtin_aarch64_get_qregxiv4sf", "(", "_", "_", "o", ",", "<NUM_LIT>", ")", ";", "return", "ret", ";" ]
GCC	bfin	CPP	stmt_completion	DSP	8,267	[ "op0", ",", "op1", ")", ";" ]	[ "op0mode", "=", "HImode", ";", "op0", "=", "gen_lowpart", "(", "HImode", ",", "op0", ")", ";", "}", "if", "(", "(", "op1mode", "==", "SImode", "\|\|", "op1mode", "==", "VOIDmode", ")", "&&", "mode1", "==", "HImode", ")", "{", "op1mode", "=", "HImode", ";", "op1", "=", "gen_lowpart", "(", "HImode", ",", "op1", ")", ";", "}", "gcc_assert", "(", "(", "op0mode", "==", "mode0", "\|\|", "op0mode", "==", "VOIDmode", ")", "&&", "(", "op1mode", "==", "mode1", "\|\|", "op1mode", "==", "VOIDmode", ")", ")", ";", "if", "(", "!", "(", "", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op0", ",", "mode0", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "mode0", ",", "op0", ")", ";", "if", "(", "!", "(", "", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op1", ",", "mode1", ")", ")", "op1", "=", "copy_to_mode_reg", "(", "mode1", ",", "op1", ")", ";", "if", "(", "macflag", "==", "-", "<NUM_LIT>", ")", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", "," ]
LLVM	VE	CPP	stmt_completion	CPU	8,268	[ "\\", "return", "true", ";" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
LLVM	AArch64	TD	next_suggestion	CPU	8,269	[ "}" ]	[ "def", "_2D", ":", "N2VShift_RQ", "<", "<NUM_LIT>", ",", "u", ",", "opcode", ",", "asmop", ",", "<STR_LIT>", ",", "VPR128", ",", "v2i64", ",", "shl_imm64", ",", "OpNode", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	aarch64	MD	next_suggestion	CPU	8,270	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "<", "VNARROWQ2", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_concat", ":", "<", "VNARROWQ2", ">", "(", "unspec", ":", "<", "VNARROWQ", ">", "[", "(", "match_operand", ":", "VQN", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VQN", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "ADDSUBHN", ")", "(", "match_operand", ":", "<", "VNARROWQ", ">", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
LLVM	X86	CPP	stmt_completion	CPU	8,271	[ ";" ]	[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Invalid prefix!", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "VEX_5M", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "VEX_5M", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "VEX_PP", "=", "<NUM_LIT>", ";", "VEX_5M", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "VEX_PP", "=", "<NUM_LIT>", ";", "VEX_5M", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "VEX_PP", "=", "<NUM_LIT>", ";", "VEX_5M", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "VEX_PP", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "VEX_PP", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "VEX_5M", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "VEX_5M", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "VEX_5M", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "break", ";", "}", "unsigned", "NumOps", "=", "Desc", "->", "getNumOperands", "(", ")", ";", "unsigned", "CurOp", "=", "<NUM_LIT>", ";", "if", "(", "NumOps", ">", "<NUM_LIT>", "&&", "Desc", "->", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", ")", "++", "CurOp", ";", "else", "if", "(", "NumOps", ">", "<NUM_LIT>", "&&", "Desc", "->", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", ")", "{", "assert", "(", "Desc", "->", "getOperandConstraint", "(", "NumOps", "-", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", ")", ";", "CurOp", "+=", "<NUM_LIT>", ";", "}", "switch", "(", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "CurOp", ")", ".", "getReg", "(", ")", ")", ")", "VEX_R", "=", "<NUM_LIT>", ";", "if", "(", "HasVEX_4V", ")", "VEX_4V", "=", "getVEXRegisterEncoding", "(", "MI", ",", "CurOp", ")", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "CurOp", ")", ".", "getReg", "(", ")", ")", ")", "VEX_B", "=", "<NUM_LIT>", ";", "if", "(", "HasVEX_4VOp3", ")", "VEX_4V", "=", "getVEXRegisterEncoding", "(", "MI", ",", "CurOp", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "X86", "::", "AddrBaseReg", ")", ".", "getReg", "(", ")", ")", ")", "VEX_B", "=", "<NUM_LIT>", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "X86", "::", "AddrIndexReg", ")", ".", "getReg", "(", ")", ")", ")", "VEX_X", "=", "<NUM_LIT>", ";", "CurOp", "=", "X86", "::", "AddrNumOperands", ";", "if", "(", "HasVEX_4V", ")", "VEX_4V", "=", "getVEXRegisterEncoding", "(", "MI", ",", "CurOp", "++", ")", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "CurOp", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO", ".", "getReg", "(", ")", ")", ")", "VEX_R", "=", "<NUM_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "CurOp", ")", ".", "getReg", "(", ")", ")", ")", "VEX_R", "=", "<NUM_LIT>", ";", "CurOp", "++" ]
LLVM	AArch64	CPP	stmt_completion	CPU	8,272	[ "hasFullFP16", "(", ")", ")", "return", "false", ";" ]	[ "if", "(", "FPVT", "==", "MVT", "::", "v8f16", "&&", "!", "Subtarget", "->" ]
LLVM	ARM	TD	stmt_completion	CPU	8,273	[ "lane", ")", ",", "(", "MVE_VMOV_from_lane_s8", "MQPR", ":", "$", "src", ",", "imm", ":", "$", "lane", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "ARMvgetlanes", "(", "v16i8", "MQPR", ":", "$", "src", ")", ",", "imm", ":", "$" ]
GCC	rs6000	MD	stmt_completion	CPU	8,274	[ ")", ")" ]	[ "<STR_LIT>", "(", "match_test", "<STR_LIT>" ]
LLVM	ARM	TD	stmt_completion	CPU	8,275	[ "<NUM_LIT>", "}", "=", "Rd", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
GCC	i386	CPP	program_repair	CPU	8,276	[ "<FIXS>", "case", "E_DFmode", ":", "<FIXE>", "<FIXS>", "case", "E_SFmode", ":", "<FIXE>", "<FIXS>", "case", "E_TImode", ":", "<FIXE>", "<FIXS>", "case", "E_V16QImode", ":", "case", "E_V8HImode", ":", "case", "E_V4SImode", ":", "case", "E_V2DImode", ":", "case", "E_V4SFmode", ":", "case", "E_V2DFmode", ":", "<FIXE>" ]	[ "}", "break", ";", "<BUGS>", "case", "DFmode", ":", "<BUGE>", "if", "(", "cum", "->", "float_in_sse", "==", "-", "<NUM_LIT>", ")", "error_p", "=", "true", ";", "if", "(", "cum", "->", "float_in_sse", "<NUM_LIT>", ")", "break", ";", "<BUGS>", "case", "SFmode", ":", "<BUGE>", "if", "(", "cum", "->", "float_in_sse", "==", "-", "<NUM_LIT>", ")", "error_p", "=", "true", ";", "if", "(", "cum", "->", "float_in_sse", "<NUM_LIT>", ")", "break", ";", "<BUGS>", "case", "TImode", ":", "<BUGE>", "<BUGS>", "case", "V16QImode", ":", "case", "V8HImode", ":", "case", "V4SImode", ":", "case", "V2DImode", ":", "case", "V4SFmode", ":", "case", "V2DFmode", ":", "<BUGE>", "if", "(", "!", "type", "\|\|", "!", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "{", "if", "(", "cum", "->", "sse_nregs", ")" ]
LLVM	BPF	CPP	program_repair	Virtual ISA	8,277	[ "<FIXS>", "if", "(", "CInfo", ".", "AccessIndex", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "<FIXE>" ]	[ "EnumIndex", "++", ";", "}", "<BUGS>", "if", "(", "CInfo", ".", "AccessIndex", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "<BUGE>", "StringRef", "EValueStr", "=", "ValueStr", ".", "substr", "(", "Separator", "+", "<NUM_LIT>", ")", ";", "PatchImm", "=", "std", "::", "stoll", "(", "std", "::", "string", "(", "EValueStr", ")", ")", ";", "}", "else", "{" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	8,278	[ "return", "nullptr", ";" ]	[ "MachineBasicBlock", "::", "reverse_iterator", "It", "=", "MBB", "->", "rbegin", "(", ")", ";", "if", "(", "It", "!=", "MBB", "->", "rend", "(", ")", ")", "{", "MachineInstr", "", "instr", "=", "&", "(", "", "It", ")", ";", "if", "(", "instr", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "instr", ";", "}" ]
LLVM	Hexagon	TD	stmt_completion	DSP	8,279	[ "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_ea23e4", "{" ]	[ "def", "A2_vmaxw", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":" ]
GCC	m32r	CPP	stmt_completion	MPU	8,280	[ "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";" ]	[ "if", "(", "GET_CODE", "(", "op", ")", "==", "SYMBOL_REF", ")", "return", "SYMBOL_REF_SMALL_P", "(", "op", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "&&", "satisfies_constraint_J", "(", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "return", "SYMBOL_REF_SMALL_P", "(", "XEXP" ]
LLVM	Patmos	CPP	stmt_completion	VLIW	8,281	[ "{" ]	[ "}", "DI", ".", "appendCandidate", "(", "&", "", "J", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " -- candidate: ", "<STR_LIT>", "<<", "", "J", ")", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "NI", "=", "std", "::", "next", "(", "I", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "CFLDelaySlots", ";", "i", "++", ")", "{", "if", "(", "i", "<", "DI", ".", "getNumCandidates", "(", ")", ")", "{", "MachineInstr", "", "FillMI", "=", "DI", ".", "getCandidate", "(", "i", ")", ";", "MBB", ".", "splice", "(", "std", "::", "next", "(", "I", ")", ",", "&", "MBB", ",", "FillMI", ")", ";", "FillerInstrs", ".", "insert", "(", "FillMI", ")", ";", "++", "FilledSlots", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " -- filler: ", "<STR_LIT>", "<<", "", "FillMI", ")", ";", "}", "else" ]
GCC	arm	MD	next_suggestion	CPU	8,282	[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]	[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
GCC	sh	MD	stmt_completion	CPU	8,283	[ "<NUM_LIT>", ")", ")" ]	[ "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "eq", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_string", "<STR_LIT>", ")", "(", "eq", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int" ]
LLVM	X86	CPP	stmt_completion	CPU	8,284	[ ".", "first", "*", "Entry", "->", "Cost", ";" ]	[ "int", "NumOfShufflesPerDest", "=", "LT", ".", "first", "", "<NUM_LIT>", "-", "<NUM_LIT>", ";", "LT", ".", "first", "=", "NumOfDests", "", "NumOfShufflesPerDest", ";", "}", "static", "const", "CostTblEntry", "AVX512VBMIShuffleTbl", "[", "]", "=", "{", "{", "TTI", "::", "SK_Reverse", ",", "MVT", "::", "v64i8", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Reverse", ",", "MVT", "::", "v32i8", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v64i8", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v32i8", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v64i8", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v32i8", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v16i8", ",", "<NUM_LIT>", "}", "}", ";", "if", "(", "ST", "->", "hasVBMI", "(", ")", ")", "if", "(", "const", "auto", "", "Entry", "=", "CostTableLookup", "(", "AVX512VBMIShuffleTbl", ",", "Kind", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "", "Entry", "->", "Cost", ";", "static", "const", "CostTblEntry", "AVX512BWShuffleTbl", "[", "]", "=", "{", "{", "TTI", "::", "SK_Broadcast", ",", "MVT", "::", "v32i16", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Broadcast", ",", "MVT", "::", "v64i8", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Reverse", ",", "MVT", "::", "v32i16", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Reverse", ",", "MVT", "::", "v16i16", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Reverse", ",", "MVT", "::", "v64i8", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v32i16", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v16i16", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v8i16", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v64i8", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v32i8", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v32i16", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v16i16", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v8i16", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v32i8", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v64i8", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v16i8", ",", "<NUM_LIT>", "}", "}", ";", "if", "(", "ST", "->", "hasBWI", "(", ")", ")", "if", "(", "const", "auto", "", "Entry", "=", "CostTableLookup", "(", "AVX512BWShuffleTbl", ",", "Kind", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "", "Entry", "->", "Cost", ";", "static", "const", "CostTblEntry", "AVX512ShuffleTbl", "[", "]", "=", "{", "{", "TTI", "::", "SK_Broadcast", ",", "MVT", "::", "v8f64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Broadcast", ",", "MVT", "::", "v16f32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Broadcast", ",", "MVT", "::", "v8i64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Broadcast", ",", "MVT", "::", "v16i32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Reverse", ",", "MVT", "::", "v8f64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Reverse", ",", "MVT", "::", "v16f32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Reverse", ",", "MVT", "::", "v8i64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Reverse", ",", "MVT", "::", "v16i32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v8f64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v4f64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v2f64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v16f32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v8f32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v4f32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v8i64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v4i64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v2i64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v16i32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v8i32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v16i8", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v8f64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v16f32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v8i64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v16i32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v4f64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v8f32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v4i64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v8i32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v2f64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v4f32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v2i64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "}", "}", ";", "if", "(", "ST", "->", "hasAVX512", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "AVX512ShuffleTbl", ",", "Kind", ",", "LT", ".", "second", ")", ")", "return", "LT" ]
GCC	i386	CPP	stmt_completion	CPU	8,285	[ "_", "A", ",", "unsigned", "int", "_", "_", "B", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_srli_epi64", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m512i", "_" ]
LLVM	Hexagon	TD	stmt_completion	DSP	8,286	[ "<NUM_LIT>", ";" ]	[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=" ]
GCC	arm	MD	stmt_completion	CPU	8,287	[ "(", "symbol_ref", "<STR_LIT>", ")" ]	[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const", "(", "if_then_else" ]
LLVM	TPC	TD	stmt_completion	Virtual ISA	8,288	[ "}", ";" ]	[ "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "Switches", "=", "{", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "}", ";", "let", "SrcB", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
LLVM	AArch64	TD	next_suggestion	CPU	8,289	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vd", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Q", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "len", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vn", ";" ]
GCC	iq2000	CPP	next_suggestion	CPU	8,290	[ "}" ]	[ "int", "iq2000_reg_mode_ok_for_base_p", "(", "rtx", "reg", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "strict", ")", "{", "return", "(", "strict", "?", "REGNO_MODE_OK_FOR_BASE_P", "(", "REGNO", "(", "reg", ")", ",", "mode", ")", ":", "GP_REG_OR_PSEUDO_NONSTRICT_P", "(", "REGNO", "(", "reg", ")", ",", "mode", ")", ")", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	8,291	[ "let", "hasSideEffects", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "prfop", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	8,292	[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
LLVM	AMDGPU	CPP	program_repair	GPU	8,293	[ "<FIXS>", "SmallVector", "SGPRSpillVGPRCSR", ",", "<NUM_LIT>", ">", "SpillVGPRs", ";", "<FIXE>" ]	[ "DenseMap", "int", ",", "std", "::", "vector", "SpilledReg", ">>", "SGPRToVGPRSpills", ";", "unsigned", "NumVGPRSpillLanes", "=", "<NUM_LIT>", ";", "<BUGS>", "SmallVector", "unsigned", ",", "<NUM_LIT>", ">", "SpillVGPRs", ";", "<BUGE>", "public", ":" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	8,294	[ "if", "(", "CriticalResourceIdx", "!=", "UINT_MAX", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "++ \| Critical resource: ", "<STR_LIT>", "<<", "SchedModel", "->", "getProcResource", "(", "CriticalResourceIdx", ")", "->", "Name", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";" ]	[ "break", ";", "}", "if", "(", "!", "any", ")", "return", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "++ \| Resource counters: ", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "SchedModel", "->", "getNumProcResourceKinds", "(", ")", ";", "++", "i", ")", "if", "(", "ProcResourceCounters", "[", "i", "]", ">", "<NUM_LIT>", ")", "dbgs", "(", ")", "<<", "SchedModel", "->", "getProcResource", "(", "i", ")", "->", "Name", "<<", "<STR_LIT>", ":", "<STR_LIT>", "<<", "ProcResourceCounters", "[", "i", "]", "<<", "<STR_LIT>", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";" ]
GCC	aarch64	MD	program_repair	CPU	8,295	[ "<FIXS>", "emit_insn", "(", "gen_udot_prodv16qi", "(", "operands", "[", "<NUM_LIT>", "]", ",", "abd", ",", "ones", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<FIXE>" ]	[ "rtx", "ones", "=", "force_reg", "(", "V16QImode", ",", "CONST1_RTX", "(", "V16QImode", ")", ")", "rtx", "abd", "=", "gen_reg_rtx", "(", "V16QImode", ")", "emit_insn", "(", "gen_aarch64_", "sur", ">", "abdv16qi", "(", "abd", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<BUGS>", "emit_insn", "(", "gen_aarch64_udotv16qi", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "abd", ",", "ones", ")", ")", "<BUGE>", "DONE", "}", "rtx", "reduc", "=", "gen_reg_rtx", "(", "V8HImode", ")" ]
GCC	arm	CPP	next_suggestion	CPU	8,296	[ "}" ]	[ "_", "_", "arm_vminnmq_x_f32", "(", "float32x4_t", "_", "_", "a", ",", "float32x4_t", "_", "_", "b", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vminnmq_m_fv4sf", "(", "_", "_", "arm_vuninitializedq_f32", "(", ")", ",", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_", "p", ")", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	8,297	[ "\|\|", "isNarrowStore", "(", "Opc", ")", ";" ]	[ "return", "isNarrowLoad", "(", "Opc", ")" ]
LLVM	ARM64	TD	stmt_completion	CPU	8,298	[ "<NUM_LIT>", ";" ]	[ "class", "BaseOneOperandFPComparison", "<", "bit", "signalAllNans", ",", "RegisterClass", "regtype", ",", "string", "asm", ",", "list", "<", "dag", ">", "pat", ">", ":", "I", "<", "(", "outs", ")", ",", "(", "ins", "regtype", ":", "$", "Rn", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "pat", ">", ",", "Sched", "<", "[", "WriteFCmp", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=" ]
GCC	loongarch	CPP	stmt_completion	CPU	8,299	[ "v8f32", ")", "_", "<NUM_LIT>", ")", ";" ]	[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_lasx_xvfcmp_sor_s", "(", "(", "v8f32", ")", "_", "<NUM_LIT>", ",", "(" ]

LLVM

ARM

CPP

stmt_completion

CPU

8,200

[ "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ")", ";" ]

[ "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "tMOVr", ")", ",", "DestReg", ")", "." ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

8,201

[ "int", "BlockIndice", "=", "BottomUpIndex2Block", "[", "i", "]", ";" ]

[ "void", "SIScheduleBlockCreator", "::", "fillStats", "(", ")", "{", "unsigned", "DAGSize", "=", "CurrentBlocks", ".", "size", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "int", "BlockIndice", "=", "TopDownIndex2Block", "[", "i", "]", ";", "SIScheduleBlock", "*", "Block", "=", "CurrentBlocks", "[", "BlockIndice", "]", ";", "if", "(", "Block", "->", "getPreds", "(", ")", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "Block", "->", "Depth", "=", "<NUM_LIT>", ";", "else", "{", "unsigned", "Depth", "=", "<NUM_LIT>", ";", "for", "(", "SIScheduleBlock", "*", "Pred", ":", "Block", "->", "getPreds", "(", ")", ")", "{", "if", "(", "Depth", "<", "Pred", "->", "Depth", "+", "<NUM_LIT>", ")", "Depth", "=", "Pred", "->", "Depth", "+", "<NUM_LIT>", ";", "}", "Block", "->", "Depth", "=", "Depth", ";", "}", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DAGSize", ";", "i", "!=", "e", ";", "++", "i", ")", "{" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

8,202

[ "checkMAIHazards908", "(", "MI", ")", ";" ]

[ "return", "ST", ".", "hasGFX90AInsts", "(", ")", "?", "checkMAIHazards90A", "(", "MI", ")", ":" ]

GCC

arm

CPP

program_repair

CPU

8,203

[ "<FIXS>", "tmp", "=", "gen_rtx_SET", "(", "stack_pointer_rtx", ",", "<FIXE>" ]

[ "if", "(", "offset", ">", "<NUM_LIT>", ")", "{", "<BUGS>", "tmp", "=", "gen_rtx_SET", "(", "Pmode", ",", "stack_pointer_rtx", ",", "<BUGE>", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";" ]

LLVM

Lanai

CPP

program_repair

CPU

8,204

[ "<FIXS>", "OS", "<<", "<STR_LIT>", "[", "<STR_LIT>", ";", "if", "(", "LPAC", "::", "isPreOp", "(", "AluCode", ")", ")", "OS", "<<", "<STR_LIT>", "*", "<STR_LIT>", ";", "OS", "<<", "<STR_LIT>", "%", "<STR_LIT>", "<<", "getRegisterName", "(", "RegOp", ".", "getReg", "(", ")", ")", ";", "if", "(", "LPAC", "::", "isPostOp", "(", "AluCode", ")", ")", "OS", "<<", "<STR_LIT>", "*", "<STR_LIT>", ";", "OS", "<<", "<STR_LIT>", "<STR_LIT>", "<<", "LPAC", "::", "lanaiAluCodeToString", "(", "AluCode", ")", "<<", "<STR_LIT>", "<STR_LIT>", ";", "OS", "<<", "<STR_LIT>", "%", "<STR_LIT>", "<<", "getRegisterName", "(", "OffsetOp", ".", "getReg", "(", ")", ")", ";", "OS", "<<", "<STR_LIT>", "]", "<STR_LIT>", ";", "<FIXE>", "<FIXS>", "raw_ostream", "&", "OS", ",", "<FIXE>" ]

[ "assert", "(", "OffsetOp", ".", "isReg", "(", ")", "&&", "RegOp", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "Registers expected.", "<STR_LIT>", ")", ";", "<BUGS>", "Ostream", "<<", "<STR_LIT>", "[", "<STR_LIT>", ";", "if", "(", "LPAC", "::", "isPreOp", "(", "AluCode", ")", ")", "Ostream", "<<", "<STR_LIT>", "*", "<STR_LIT>", ";", "Ostream", "<<", "<STR_LIT>", "%", "<STR_LIT>", "<<", "getRegisterName", "(", "RegOp", ".", "getReg", "(", ")", ")", ";", "if", "(", "LPAC", "::", "isPostOp", "(", "AluCode", ")", ")", "Ostream", "<<", "<STR_LIT>", "*", "<STR_LIT>", ";", "Ostream", "<<", "<STR_LIT>", "<STR_LIT>", "<<", "LPAC", "::", "lanaiAluCodeToString", "(", "AluCode", ")", "<<", "<STR_LIT>", "<STR_LIT>", ";", "Ostream", "<<", "<STR_LIT>", "%", "<STR_LIT>", "<<", "getRegisterName", "(", "OffsetOp", ".", "getReg", "(", ")", ")", ";", "Ostream", "<<", "<STR_LIT>", "]", "<STR_LIT>", ";", "<BUGE>", "}", "void", "LanaiInstPrinter", "::", "printMemSplsOperand", "(", "const", "MCInst", "*", "MI", ",", "int", "OpNo", ",", "<BUGS>", "raw_ostream", "&", "Ostream", ",", "<BUGE>", "const", "char", "*", "Modifier", ")", "{", "const", "MCOperand", "&", "RegOp", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "const", "MCOperand", "&", "OffsetOp", "=", "MI", "->", "getOperand", "(", "OpNo", "+", "<NUM_LIT>", ")", ";" ]

GCC

i386

MD

next_suggestion

CPU

8,205

[ "<STR_LIT>" ]

[ "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CCFP", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "CCFP", "<NUM_LIT>", ")", ")", "]" ]

LLVM

MBlaze

CPP

next_suggestion

MPU

8,206

[ "}" ]

[ "bool", "Changed", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "FI", "=", "F", ".", "begin", "(", ")", ",", "FE", "=", "F", ".", "end", "(", ")", ";", "FI", "!=", "FE", ";", "++", "FI", ")", "Changed", "|=", "runOnMachineBasicBlock", "(", "*", "FI", ")", ";", "return", "Changed", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

8,207

[ ";" ]

[ "def", "A2_xor", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_3op", ">", ",", "Enc_5ab2be", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>" ]

LLVM

Hexagon

TD

stmt_completion

DSP

8,208

[ ">", "Ii", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "II", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>" ]

LLVM

X86

CPP

stmt_completion

CPU

8,209

[ "=", "MULU16", ";" ]

[ "unsigned", "SignBits", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "bool", "IsPositive", "[", "<NUM_LIT>", "]", "=", "{", "false", ",", "false", "}", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "SDValue", "Opd", "=", "N", "->", "getOperand", "(", "i", ")", ";", "SignBits", "[", "i", "]", "=", "DAG", ".", "ComputeNumSignBits", "(", "Opd", ")", ";", "IsPositive", "[", "i", "]", "=", "DAG", ".", "SignBitIsZero", "(", "Opd", ")", ";", "}", "bool", "AllPositive", "=", "IsPositive", "[", "<NUM_LIT>", "]", "&&", "IsPositive", "[", "<NUM_LIT>", "]", ";", "unsigned", "MinSignBits", "=", "std", "::", "min", "(", "SignBits", "[", "<NUM_LIT>", "]", ",", "SignBits", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "MinSignBits", ">=", "<NUM_LIT>", ")", "Mode", "=", "MULS8", ";", "else", "if", "(", "AllPositive", "&&", "MinSignBits", ">=", "<NUM_LIT>", ")", "Mode", "=", "MULU8", ";", "else", "if", "(", "MinSignBits", ">=", "<NUM_LIT>", ")", "Mode", "=", "MULS16", ";", "else", "if", "(", "AllPositive", "&&", "MinSignBits", ">=", "<NUM_LIT>", ")", "Mode" ]

LLVM

Mips

CPP

program_repair

CPU

8,210

[ "<FIXS>", "MipsSubtarget", "&", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "*", "TM", ")", ";", "<FIXE>" ]

[ "void", "resetSubtarget", "(", "MachineFunction", "*", "MF", ")", ";", "<BUGS>", "MipsSubtarget", "&", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", ";", "<BUGE>" ]

LLVM

SNES

CPP

stmt_completion

DSP

8,211

[ "k_Register", ";" ]

[ "void", "makeReg", "(", "unsigned", "RegNo", ")", "{", "Kind", "=" ]

LLVM

AArch64

TD

next_suggestion

CPU

8,212

[ "}" ]

[ "def", "A64FXWrite_SWP", ":", "SchedWriteRes", "<", "[", "A64FXGI56", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

8,213

[ "if", "(", "(", "Idx", "<", "<NUM_LIT>", ")", "||", "(", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";" ]

[ "case", "Intrinsic", "::", "usub_with_overflow", ":", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getZExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "-", "Imm", ".", "getSExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "}", "break", ";", "case", "Intrinsic", "::", "smul_with_overflow", ":", "case", "Intrinsic", "::", "umul_with_overflow", ":", "if", "(", "Idx", "==", "<NUM_LIT>", "&&", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "}", "break", ";", "case", "Intrinsic", "::", "experimental_stackmap", ":" ]

GCC

aarch64

MD

stmt_completion

CPU

8,214

[ "TI", "<NUM_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":" ]

GCC

aarch64

MD

program_repair

CPU

8,215

[ "<FIXS>", "(", "VNx8BF", "<STR_LIT>", ")", "(", "VNx4BF", "<STR_LIT>", ")", "(", "VNx2BF", "<STR_LIT>", ")", "<FIXE>" ]

[ "(", "VNx4QI", "<STR_LIT>", ")", "(", "VNx2QI", "<STR_LIT>", ")", "(", "VNx8HI", "<STR_LIT>", ")", "(", "VNx4HI", "<STR_LIT>", ")", "(", "VNx2HI", "<STR_LIT>", ")", "(", "VNx8HF", "<STR_LIT>", ")", "(", "VNx4HF", "<STR_LIT>", ")", "(", "VNx2HF", "<STR_LIT>", ")", "<BUGS>", "(", "VNx8BF", "<STR_LIT>", ")", "<BUGE>", "(", "VNx4SI", "<STR_LIT>", ")", "(", "VNx2SI", "<STR_LIT>", ")", "(", "VNx4SF", "<STR_LIT>", ")", "(", "VNx2SF", "<STR_LIT>", ")", "(", "VNx2DI", "<STR_LIT>", ")" ]

GCC

vax

MD

next_suggestion

CPU

8,216

[ "<STR_LIT>", ")" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,217

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

8,218

[ ";" ]

[ "if", "(", "!", "FnStartLoc", ".", "isValid", "(", ")", ")", "return", "Error", "(", "L", ",", "<STR_LIT>", ".fnstart must precede .personality directive", "<STR_LIT>", ")", ";", "if", "(", "CantUnwindLoc", ".", "isValid", "(", ")", ")", "{", "Error", "(", "L", ",", "<STR_LIT>", ".handlerdata can't be used with .cantunwind directive", "<STR_LIT>", ")", ";", "Error", "(", "CantUnwindLoc", ",", "<STR_LIT>", ".cantunwind was specified here", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "getTargetStreamer", "(", ")", ".", "emitHandlerData", "(", ")" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

8,219

[ "BranchMI", "->", "eraseFromParent", "(", ")", ";" ]

[ "void", "AMDGPUCFGStructurizer", "::", "removeRedundantConditionalBranch", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "if", "(", "MBB", "->", "succ_size", "(", ")", "!=", "<NUM_LIT>", ")", "return", ";", "MachineBasicBlock", "*", "MBB1", "=", "*", "MBB", "->", "succ_begin", "(", ")", ";", "MachineBasicBlock", "*", "MBB2", "=", "*", "std", "::", "next", "(", "MBB", "->", "succ_begin", "(", ")", ")", ";", "if", "(", "MBB1", "!=", "MBB2", ")", "return", ";", "MachineInstr", "*", "BranchMI", "=", "getNormalBlockBranchInstr", "(", "MBB", ")", ";", "assert", "(", "BranchMI", "&&", "isCondBranch", "(", "BranchMI", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Removing unneeded cond branch instr: ", "<STR_LIT>", "<<", "*", "BranchMI", ")", ";" ]

GCC

arm

CPP

stmt_completion

CPU

8,220

[ "a", ")", "{" ]

[ "vreinterpretq_p128_u64", "(", "uint64x2_t", "_", "_" ]

GCC

sparc

MD

program_repair

CPU

8,221

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_expand", "<STR_LIT>" ]

LLVM

LoongArch

CPP

stmt_completion

CPU

8,222

[ "TLI", ";" ]

[ "const", "LoongArchTargetLowering", "*", "getTLI", "(", ")", "const", "{", "return" ]

LLVM

ARM

CPP

next_suggestion

CPU

8,223

[ "const", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "Opc", ")", ",", "DestReg", ")", ";" ]

[ "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "tMOVi8", ")", ",", "LdReg", ")", ".", "addImm", "(", "NumBytes", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "tNEG", ")", ",", "LdReg", ")", ".", "addReg", "(", "LdReg", ",", "false", ",", "false", ",", "true", ")", ";", "}", "else", "MRI", ".", "emitLoadConstPool", "(", "MBB", ",", "MBBI", ",", "LdReg", ",", "NumBytes", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "&", "TII", ",", "true", ",", "dl", ")", ";", "int", "Opc", "=", "(", "isSub", ")", "?", "ARM", "::", "tSUBrr", ":", "(", "isHigh", "?", "ARM", "::", "tADDhirr", ":", "ARM", "::", "tADDrr", ")", ";" ]

LLVM

Mips

TD

stmt_completion

CPU

8,224

[ ">", ",", "IsCommutable", ";" ]

[ "class", "AVE_U_B_DESC", ":", "MSA_3R_DESC_BASE", "<", "<STR_LIT>", ",", "int_mips_ave_u_b", ",", "MSA128BOpnd" ]

GCC

rs6000

MD

next_suggestion

CPU

8,225

[ "rtx", "hi1", "=", "gen_highpart_mode", "(", "SImode", ",", "DImode", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]

[ "rtx", "lo0", "=", "gen_lowpart", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "rtx", "lo1", "=", "gen_lowpart", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "rtx", "lo2", "=", "gen_lowpart", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "rtx", "hi0", "=", "gen_highpart", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]

LLVM

X86

CPP

code_generation

CPU

8,226

[ "bool", "X86InstrInfo", "::", "canMakeTailCallConditional", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "BranchCond", ",", "const", "MachineInstr", "&", "TailCall", ")", "const", "{", "const", "MachineFunction", "*", "MF", "=", "TailCall", ".", "getMF", "(", ")", ";", "if", "(", "MF", "->", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Kernel", ")", "{", "const", "MachineOperand", "&", "Target", "=", "TailCall", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Target", ".", "isSymbol", "(", ")", ")", "{", "StringRef", "Symbol", "(", "Target", ".", "getSymbolName", "(", ")", ")", ";", "if", "(", "Symbol", ".", "equals", "(", "<STR_LIT>", "__x86_indirect_thunk_r11", "<STR_LIT>", ")", ")", "return", "false", ";", "}", "}", "if", "(", "TailCall", ".", "getOpcode", "(", ")", "!=", "X86", "::", "TCRETURNdi", "&&", "TailCall", ".", "getOpcode", "(", ")", "!=", "X86", "::", "TCRETURNdi64", ")", "{", "return", "false", ";", "}", "if", "(", "Subtarget", ".", "isTargetWin64", "(", ")", "&&", "MF", "->", "hasWinCFI", "(", ")", ")", "{", "return", "false", ";", "}", "assert", "(", "BranchCond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "if", "(", "BranchCond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ">", "X86", "::", "LAST_VALID_COND", ")", "{", "return", "false", ";", "}", "const", "X86MachineFunctionInfo", "*", "X86FI", "=", "MF", "->", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", ";", "if", "(", "X86FI", "->", "getTCReturnAddrDelta", "(", ")", "!=", "<NUM_LIT>", "||", "TailCall", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "{", "return", "false", ";", "}", "return", "true", ";", "}" ]

[ "Returns", "true", "if", "the", "tail", "call", "can", "be", "made", "conditional", "on", "BranchCond", "." ]

LLVM

X86

CPP

stmt_completion

CPU

8,227

[ "||", "MO", ".", "getReg", "(", ")", "!=", "AM", ".", "IndexReg", ")", "continue", ";" ]

[ "X86AddressMode", "AM", ";", "if", "(", "!", "X86SelectAddress", "(", "Ptr", ",", "AM", ")", ")", "return", "false", ";", "const", "X86InstrInfo", "&", "XII", "=", "(", "const", "X86InstrInfo", "&", ")", "TII", ";", "unsigned", "Size", "=", "DL", ".", "getTypeAllocSize", "(", "LI", "->", "getType", "(", ")", ")", ";", "unsigned", "Alignment", "=", "LI", "->", "getAlignment", "(", ")", ";", "if", "(", "Alignment", "==", "<NUM_LIT>", ")", "Alignment", "=", "DL", ".", "getABITypeAlignment", "(", "LI", "->", "getType", "(", ")", ")", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "AddrOps", ";", "AM", ".", "getFullAddress", "(", "AddrOps", ")", ";", "MachineInstr", "*", "Result", "=", "XII", ".", "foldMemoryOperandImpl", "(", "*", "FuncInfo", ".", "MF", ",", "*", "MI", ",", "OpNo", ",", "AddrOps", ",", "FuncInfo", ".", "InsertPt", ",", "Size", ",", "Alignment", ",", "true", ")", ";", "if", "(", "!", "Result", ")", "return", "false", ";", "unsigned", "OperandNo", "=", "<NUM_LIT>", ";", "for", "(", "MachineInstr", "::", "mop_iterator", "I", "=", "Result", "->", "operands_begin", "(", ")", ",", "E", "=", "Result", "->", "operands_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "OperandNo", ")", "{", "MachineOperand", "&", "MO", "=", "*", "I", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "isDef", "(", ")" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

8,228

[ "bits", "<", "<NUM_LIT>", ">", "BOOL", "=", "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "FP32", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "BF16", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "INT32", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "UINT32", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "INT8", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "UINT8", "=", "<NUM_LIT>", ";" ]

GCC

visium

MD

next_suggestion

Virtual ISA

8,229

[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "reg", ":", "DI", "R_MDB", ")", "]", "UNSPEC_MDBHI", ")", ")" ]

[ "(", "define_split", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "reg", ":", "DI", "R_MDB", ")", ")", "]", "<STR_LIT>" ]

LLVM

Mips

CPP

stmt_completion

CPU

8,230

[ "InConstantPool", ")", "return", ";" ]

[ "if", "(", "!", "Subtarget", "->", "inMips16Mode", "(", ")", ")", "{", "TS", ".", "emitDirectiveSetAt", "(", ")", ";", "TS", ".", "emitDirectiveSetMacro", "(", ")", ";", "TS", ".", "emitDirectiveSetReorder", "(", ")", ";", "}", "TS", ".", "emitDirectiveEnd", "(", "CurrentFnSym", "->", "getName", "(", ")", ")", ";", "if", "(", "!" ]

LLVM

DirectX

CPP

next_suggestion

Virtual ISA

8,231

[ "*", "TypeID", "=", "Types", ".", "size", "(", ")", ";" ]

[ "if", "(", "StructType", "*", "STy", "=", "dyn_cast", "<", "StructType", ">", "(", "Ty", ")", ")", "if", "(", "!", "STy", "->", "isLiteral", "(", ")", ")", "*", "TypeID", "=", "~", "<NUM_LIT>", "U", ";", "for", "(", "Type", "*", "SubTy", ":", "Ty", "->", "subtypes", "(", ")", ")", "EnumerateType", "(", "SubTy", ")", ";", "TypeID", "=", "&", "TypeMap", "[", "Ty", "]", ";", "if", "(", "*", "TypeID", "&&", "*", "TypeID", "!=", "~", "<NUM_LIT>", "U", ")", "return", ";", "Types", ".", "push_back", "(", "Ty", ")", ";" ]

LLVM

ARM

CPP

program_repair

CPU

8,232

[ "<FIXS>", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<NUM_LIT>", ">", "(", "imm", ")", "+", "<NUM_LIT>", ",", "true", ",", "<NUM_LIT>", ",", "Inst", ",", "Decoder", ")", ")", "<FIXE>" ]

[ "if", "(", "pred", "==", "<NUM_LIT>", ")", "{", "Inst", ".", "setOpcode", "(", "ARM", "::", "BLXi", ")", ";", "imm", "|=", "fieldFromInstruction32", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<NUM_LIT>", ">", "(", "imm", ")", ")", ")", ";", "return", "S", ";", "}", "<BUGS>", "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "SignExtend32", "<NUM_LIT>", ">", "(", "imm", ")", "+", "<NUM_LIT>", ",", "true", ",", "<NUM_LIT>", ",", "Inst", ",", "Decoder", ")", ")", "<BUGE>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "SignExtend32", "<NUM_LIT>", ">", "(", "imm", ")", ")", ")", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodePredicateOperand", "(", "Inst", ",", "pred", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

8,233

[ "}" ]

[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,234

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCommutable", "=", "<NUM_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";" ]

GCC

rs6000

CPP

stmt_completion

CPU

8,235

[ "SImode", ":", "DImode", ";" ]

[ "machine_mode", "rs6000_promote_function_mode", "(", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "int", "*", "punsignedp", "ATTRIBUTE_UNUSED", ",", "const_tree", ",", "int", "for_return", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", "&&", "GET_MODE_SIZE", "(", "mode", ")", "<", "(", "TARGET_32BIT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "mode", "=", "TARGET_32BIT", "?" ]

GCC

i386

MD

program_repair

CPU

8,236

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

lm32

MD

next_suggestion

MPU

8,237

[ ")" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

LLVM

M68k

CPP

next_suggestion

MPU

8,238

[ "return", "SDValue", "(", "Sub", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";" ]

[ "if", "(", "(", "Op0", ".", "getValueType", "(", ")", "==", "MVT", "::", "i8", "||", "Op0", ".", "getValueType", "(", ")", "==", "MVT", "::", "i16", "||", "Op0", ".", "getValueType", "(", ")", "==", "MVT", "::", "i32", "||", "Op0", ".", "getValueType", "(", ")", "==", "MVT", "::", "i64", ")", ")", "{", "if", "(", "(", "Op0", ".", "getValueType", "(", ")", "==", "MVT", "::", "i16", "&&", "(", "isa", "<", "ConstantSDNode", ">", "(", "Op0", ")", "||", "isa", "<", "ConstantSDNode", ">", "(", "Op1", ")", ")", ")", "&&", "!", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ".", "hasMinSize", "(", ")", ")", "{", "unsigned", "ExtendOp", "=", "isM68kCCUnsigned", "(", "M68kCC", ")", "?", "ISD", "::", "ZERO_EXTEND", ":", "ISD", "::", "SIGN_EXTEND", ";", "Op0", "=", "DAG", ".", "getNode", "(", "ExtendOp", ",", "DL", ",", "MVT", "::", "i32", ",", "Op0", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "ExtendOp", ",", "DL", ",", "MVT", "::", "i32", ",", "Op1", ")", ";", "}", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "Op0", ".", "getValueType", "(", ")", ",", "MVT", "::", "i8", ")", ";", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VTs", ",", "Op0", ",", "Op1", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,239

[ "}" ]

[ "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

GCC

m68k

MD

next_suggestion

MPU

8,240

[ "<STR_LIT>", ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

mips

CPP

stmt_completion

CPU

8,241

[ "regno", ")", ";" ]

[ "static", "machine_mode", "mips_get_reg_raw_mode", "(", "int", "regno", ")", "{", "if", "(", "TARGET_FLOATXX", "&&", "FP_REG_P", "(", "regno", ")", ")", "return", "DFmode", ";", "return", "default_get_reg_raw_mode", "(" ]

GCC

s390

CPP

stmt_completion

MPU

8,242

[ ")", "{" ]

[ "static", "struct", "machine_function", "*", "s390_init_machine_status", "(", "void" ]

LLVM

ARM

TD

next_suggestion

CPU

8,243

[ "}" ]

[ "class", "VST3DWB", "<", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "bits", "<", "<NUM_LIT>", ">", "op7_4", ",", "string", "Dt", ">", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op11_8", ",", "op7_4", ",", "(", "outs", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "addrmode6", ":", "$", "Rn", ",", "am6offset", ":", "$", "Rm", ",", "DPR", ":", "$", "Vd", ",", "DPR", ":", "$", "src2", ",", "DPR", ":", "$", "src3", ")", ",", "IIC_VST3u", ",", "<STR_LIT>", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteVST3", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "}", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

8,244

[ "MIRBuilder", ".", "buildFrameIndex", "(", "AddrReg", ",", "FI", ")", ";" ]

[ "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFrameInfo", "(", ")", ";", "int", "FI", "=", "MFI", ".", "CreateFixedObject", "(", "Size", ",", "Offset", ",", "true", ")", ";", "MPO", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MIRBuilder", ".", "getMF", "(", ")", ",", "FI", ")", ";", "Register", "AddrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "LLT", "::", "pointer", "(", "MPO", ".", "getAddrSpace", "(", ")", ",", "<NUM_LIT>", ")", ")", ";" ]

GCC

aarch64

MD

stmt_completion

CPU

8,245

[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(" ]

LLVM

PIC16

CPP

code_generation

MPU

8,246

[ "bool", "PIC16AsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "EmitAllAutos", "(", "M", ")", ";", "printLibcallDecls", "(", ")", ";", "DbgInfo", ".", "EndModule", "(", "M", ")", ";", "O", "<<", "<STR_LIT>", "\\n\\t", "<STR_LIT>", "<<", "<STR_LIT>", "END\\n", "<STR_LIT>", ";", "return", "AsmPrinter", "::", "doFinalization", "(", "M", ")", ";", "}" ]

[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]

GCC

i386

CPP

program_repair

CPU

8,247

[ "<FIXS>", "machine_mode", "mode", "=", "GET_MODE", "(", "src", ")", ";", "<FIXE>" ]

[ "if", "(", "GET_CODE", "(", "SET_SRC", "(", "set", ")", ")", "!=", "IF_THEN_ELSE", ")", "continue", ";", "rtx", "src", "=", "SET_SRC", "(", "set", ")", ";", "<BUGS>", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "src", ")", ";", "<BUGE>", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "!=", "MODE_INT", "&&", "GET_MODE_CLASS", "(", "mode", ")", "!=", "MODE_FLOAT", ")", "continue", ";" ]

GCC

sparc

MD

next_suggestion

CPU

8,248

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "unspec", ":", "P", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_EDGE32L", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

8,249

[ "}" ]

[ "if", "(", "noClobberClones", ".", "count", "(", "Ptr", ")", ")", "{", "PtrI", "=", "noClobberClones", "[", "Ptr", "]", ";", "}", "else", "{", "Function", "*", "F", "=", "I", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "Value", "*", "Idx", "=", "Constant", "::", "getIntegerValue", "(", "Type", "::", "getInt32Ty", "(", "Ptr", "->", "getContext", "(", ")", ")", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "PtrI", "=", "GetElementPtrInst", "::", "Create", "(", "Ptr", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", ",", "Ptr", ",", "ArrayRef", "<", "Value", "*", ">", "(", "Idx", ")", ",", "Twine", "(", "<STR_LIT>", "<STR_LIT>", ")", ",", "F", "->", "getEntryBlock", "(", ")", ".", "getFirstNonPHI", "(", ")", ")", ";" ]

GCC

sh

MD

next_suggestion

CPU

8,250

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

aarch64

MD

next_suggestion

CPU

8,251

[ "emit_insn", "(", "gen_aarch64_simd_reg_shl", "<", "mode", ">", "_signed", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", "," ]

[ "(", "match_operand", ":", "VDQ_BHSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "rtx", "neg", "=", "gen_reg_rtx", "(", "<", "MODE", ">", "mode", ")", "emit", "(", "gen_neg", "<", "mode", ">", "<NUM_LIT>", "(", "neg", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]

GCC

i386

CPP

stmt_completion

CPU

8,252

[ ")", "_", "_", "M", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_max_epu16", "(", "_", "_", "m512i", "_", "_", "W", ",", "_", "_", "mmask32", "_", "_", "M", ",", "_", "_", "m512i", "_", "_", "A", ",", "_", "_", "m512i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_pmaxuw512_mask", "(", "(", "_", "_", "v32hi", ")", "_", "_", "A", ",", "(", "_", "_", "v32hi", ")", "_", "_", "B", ",", "(", "_", "_", "v32hi", ")", "_", "_", "W", ",", "(", "_", "_", "mmask32" ]

GCC

ia64

CPP

next_suggestion

CPU

8,253

[ "vms_patch_builtins", "(", ")", ";" ]

[ "}", "(", "*", "lang_hooks", ".", "types", ".", "register_builtin_type", ")", "(", "float80_type", ",", "<STR_LIT>", "__float80", "<STR_LIT>", ")", ";", "if", "(", "!", "TARGET_HPUX", ")", "{", "tree", "ftype", ";", "tree", "const_string_type", "=", "build_pointer_type", "(", "build_qualified_type", "(", "char_type_node", ",", "TYPE_QUAL_CONST", ")", ")", ";", "if", "(", "float128t_type_node", "==", "NULL_TREE", ")", "{", "float128t_type_node", "=", "make_node", "(", "REAL_TYPE", ")", ";", "TYPE_PRECISION", "(", "float128t_type_node", ")", "=", "TYPE_PRECISION", "(", "float128_type_node", ")", ";", "layout_type", "(", "float128t_type_node", ")", ";", "SET_TYPE_MODE", "(", "float128t_type_node", ",", "TYPE_MODE", "(", "float128_type_node", ")", ")", ";", "}", "(", "*", "lang_hooks", ".", "types", ".", "register_builtin_type", ")", "(", "float128t_type_node", ",", "<STR_LIT>", "__float128", "<STR_LIT>", ")", ";", "ftype", "=", "build_function_type_list", "(", "float128t_type_node", ",", "NULL_TREE", ")", ";", "decl", "=", "add_builtin_function", "(", "<STR_LIT>", "__builtin_infq", "<STR_LIT>", ",", "ftype", ",", "IA64_BUILTIN_INFQ", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "ia64_builtins", "[", "IA64_BUILTIN_INFQ", "]", "=", "decl", ";", "decl", "=", "add_builtin_function", "(", "<STR_LIT>", "__builtin_huge_valq", "<STR_LIT>", ",", "ftype", ",", "IA64_BUILTIN_HUGE_VALQ", ",", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", ";", "ia64_builtins", "[", "IA64_BUILTIN_HUGE_VALQ", "]", "=", "decl", ";", "ftype", "=", "build_function_type_list", "(", "float128t_type_node", ",", "const_string_type", ",", "NULL_TREE", ")", ";", "decl", "=", "add_builtin_function", "(", "<STR_LIT>", "__builtin_nanq", "<STR_LIT>", ",", "ftype", ",", "IA64_BUILTIN_NANQ", ",", "BUILT_IN_MD", ",", "<STR_LIT>", "nanq", "<STR_LIT>", ",", "NULL_TREE", ")", ";", "TREE_READONLY", "(", "decl", ")", "=", "<NUM_LIT>", ";", "ia64_builtins", "[", "IA64_BUILTIN_NANQ", "]", "=", "decl", ";", "decl", "=", "add_builtin_function", "(", "<STR_LIT>", "__builtin_nansq", "<STR_LIT>", ",", "ftype", ",", "IA64_BUILTIN_NANSQ", ",", "BUILT_IN_MD", ",", "<STR_LIT>", "nansq", "<STR_LIT>", ",", "NULL_TREE", ")", ";", "TREE_READONLY", "(", "decl", ")", "=", "<NUM_LIT>", ";", "ia64_builtins", "[", "IA64_BUILTIN_NANSQ", "]", "=", "decl", ";", "ftype", "=", "build_function_type_list", "(", "float128t_type_node", ",", "float128t_type_node", ",", "NULL_TREE", ")", ";", "decl", "=", "add_builtin_function", "(", "<STR_LIT>", "__builtin_fabsq", "<STR_LIT>", ",", "ftype", ",", "IA64_BUILTIN_FABSQ", ",", "BUILT_IN_MD", ",", "<STR_LIT>", "__fabstf2", "<STR_LIT>", ",", "NULL_TREE", ")", ";", "TREE_READONLY", "(", "decl", ")", "=", "<NUM_LIT>", ";", "ia64_builtins", "[", "IA64_BUILTIN_FABSQ", "]", "=", "decl", ";", "ftype", "=", "build_function_type_list", "(", "float128t_type_node", ",", "float128t_type_node", ",", "float128t_type_node", ",", "NULL_TREE", ")", ";", "decl", "=", "add_builtin_function", "(", "<STR_LIT>", "__builtin_copysignq", "<STR_LIT>", ",", "ftype", ",", "IA64_BUILTIN_COPYSIGNQ", ",", "BUILT_IN_MD", ",", "<STR_LIT>", "__copysigntf3", "<STR_LIT>", ",", "NULL_TREE", ")", ";", "TREE_READONLY", "(", "decl", ")", "=", "<NUM_LIT>", ";", "ia64_builtins", "[", "IA64_BUILTIN_COPYSIGNQ", "]", "=", "decl", ";", "}", "else", "(", "*", "lang_hooks", ".", "types", ".", "register_builtin_type", ")", "(", "long_double_type_node", ",", "<STR_LIT>", "__float128", "<STR_LIT>", ")", ";" ]

GCC

s390

MD

next_suggestion

MPU

8,254

[ "<STR_LIT>" ]

[ "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "GPR", "(", "minus", ":", "GPR", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,255

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Cd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Cd32", ";" ]

GCC

rs6000

CPP

next_suggestion

CPU

8,256

[ "}" ]

[ "static", "_", "_", "inline", "qword", "si_sfhi", "(", "qword", "a", ",", "short", "b", ")", "{", "return", "(", "(", "qword", ")", "(", "vec_sub", "(", "vec_splat", "(", "(", "vec_short8", ")", "(", "si_from_short", "(", "b", ")", ")", ",", "<NUM_LIT>", ")", ",", "(", "vec_short8", ")", "(", "a", ")", ")", ")", ")", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

8,257

[ "return", "true", ";" ]

[ "else", "if", "(", "It", "->", "killsRegister", "(", "Reg", ",", "&", "getRegisterInfo", "(", ")", ")", "&&", "(", "&", "*", "It", ")", "!=", "&", "DefMI", ")", "IsFwdFeederRegKilled", "=", "true", ";", "if", "(", "It", "->", "readsRegister", "(", "Reg", ",", "&", "getRegisterInfo", "(", ")", ")", "&&", "(", "&", "*", "It", ")", "!=", "&", "DefMI", ")", "SeenIntermediateUse", "=", "true", ";", "if", "(", "(", "&", "*", "It", ")", "==", "&", "DefMI", ")", "break", ";", "}", "assert", "(", "(", "&", "*", "It", ")", "==", "&", "DefMI", "&&", "<STR_LIT>", "DefMI is missing", "<STR_LIT>", ")", ";", "if", "(", "DefMI", ".", "modifiesRegister", "(", "Reg", ",", "&", "getRegisterInfo", "(", ")", ")", ")", "return", "KillDefMI", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

8,258

[ ",", "unpred_int", ")", ")", ",", "(", "VTI", ".", "Vec", "outparams", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "VTI", ".", "Vec", "!", "setop", "(", "inparams" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

8,259

[ "if", "(", "TII", "->", "hasUnwantedEffectsWhenEXECEmpty", "(", "*", "I", ")", ")", "return", "true", ";" ]

[ "MBBI", "!=", "End", "&&", "MBBI", "!=", "ToI", ";", "++", "MBBI", ")", "{", "const", "MachineBasicBlock", "&", "MBB", "=", "*", "MBBI", ";", "for", "(", "MachineBasicBlock", "::", "const_iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "NumInstr", "<", "SkipThreshold", "&&", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "opcodeEmitsNoInsts", "(", "I", "->", "getOpcode", "(", ")", ")", ")", "continue", ";", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_CBRANCH_VCCNZ", "||", "I", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_CBRANCH_VCCZ", ")", "return", "true", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,260

[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

8,261

[ ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>" ]

LLVM

ARM

CPP

next_suggestion

CPU

8,262

[ "Binary", "|=", "II", "->", "getPredicate", "(", "&", "MI", ")", "<<", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

[ "llvm_unreachable", "(", "<STR_LIT>", "ARM::TPsoft FIXME", "<STR_LIT>", ")", ";", "}", "unsigned", "Binary", "=", "getBinaryCodeForInstr", "(", "MI", ")", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

8,263

[ "int64_t", "Imm", "=", "CE", "->", "getValue", "(", ")", ";" ]

[ "else", "if", "(", "ShiftName", "==", "<STR_LIT>", "ror", "<STR_LIT>", "||", "ShiftName", "==", "<STR_LIT>", "ROR", "<STR_LIT>", ")", "St", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "ShiftName", "==", "<STR_LIT>", "rrx", "<STR_LIT>", "||", "ShiftName", "==", "<STR_LIT>", "RRX", "<STR_LIT>", ")", "St", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "return", "Error", "(", "Loc", ",", "<STR_LIT>", "illegal shift operator", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Amount", "=", "<NUM_LIT>", ";", "if", "(", "St", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "Loc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "const", "AsmToken", "&", "HashTok", "=", "Parser", ".", "getTok", "(", ")", ";", "if", "(", "HashTok", ".", "isNot", "(", "AsmToken", "::", "Hash", ")", "&&", "HashTok", ".", "isNot", "(", "AsmToken", "::", "Dollar", ")", ")", "return", "Error", "(", "HashTok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "'#' expected", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "Expr", ";", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Expr", ")", ")", "return", "true", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ";", "if", "(", "!", "CE", ")", "return", "Error", "(", "Loc", ",", "<STR_LIT>", "shift amount must be an immediate", "<STR_LIT>", ")", ";" ]

LLVM

SIC

CPP

stmt_completion

CPU

8,264

[ "TheSICTarget", ",", "<STR_LIT>", "sic", "<STR_LIT>", ",", "<STR_LIT>", "SIC", "<STR_LIT>", ")", ";" ]

[ "RegisterTarget", "<", "Triple", "::", "sic", ",", "false", ">", "X", "(" ]

GCC

i386

CPP

stmt_completion

CPU

8,265

[ "_", "losf", ")", ";" ]

[ "_", "_", "v4sf", "_", "_", "losf", "=", "_", "_", "builtin_ia32_movhlps", "(", "_", "_", "hisf", ",", "_", "_", "hisf", ")", ";", "_", "_", "v2si", "_", "_", "hisi", "=", "_", "_", "builtin_ia32_cvtps2pi", "(", "_", "_", "hisf", ")", ";", "_", "_", "v2si", "_", "_", "losi", "=", "_", "_", "builtin_ia32_cvtps2pi", "(", "_" ]

GCC

aarch64

CPP

next_suggestion

CPU

8,266

[ "}" ]

[ "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "float32x4_t", ")", "_", "_", "builtin_aarch64_get_qregxiv4sf", "(", "_", "_", "o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "float32x4_t", ")", "_", "_", "builtin_aarch64_get_qregxiv4sf", "(", "_", "_", "o", ",", "<NUM_LIT>", ")", ";", "return", "ret", ";" ]

GCC

bfin

CPP

stmt_completion

DSP

8,267

[ "op0", ",", "op1", ")", ";" ]

[ "op0mode", "=", "HImode", ";", "op0", "=", "gen_lowpart", "(", "HImode", ",", "op0", ")", ";", "}", "if", "(", "(", "op1mode", "==", "SImode", "||", "op1mode", "==", "VOIDmode", ")", "&&", "mode1", "==", "HImode", ")", "{", "op1mode", "=", "HImode", ";", "op1", "=", "gen_lowpart", "(", "HImode", ",", "op1", ")", ";", "}", "gcc_assert", "(", "(", "op0mode", "==", "mode0", "||", "op0mode", "==", "VOIDmode", ")", "&&", "(", "op1mode", "==", "mode1", "||", "op1mode", "==", "VOIDmode", ")", ")", ";", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op0", ",", "mode0", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "mode0", ",", "op0", ")", ";", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op1", ",", "mode1", ")", ")", "op1", "=", "copy_to_mode_reg", "(", "mode1", ",", "op1", ")", ";", "if", "(", "macflag", "==", "-", "<NUM_LIT>", ")", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", "," ]

LLVM

VE

CPP

stmt_completion

CPU

8,268

[ "\\", "return", "true", ";" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

LLVM

AArch64

TD

next_suggestion

CPU

8,269

[ "}" ]

[ "def", "_2D", ":", "N2VShift_RQ", "<", "<NUM_LIT>", ",", "u", ",", "opcode", ",", "asmop", ",", "<STR_LIT>", ",", "VPR128", ",", "v2i64", ",", "shl_imm64", ",", "OpNode", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

aarch64

MD

next_suggestion

CPU

8,270

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "<", "VNARROWQ2", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_concat", ":", "<", "VNARROWQ2", ">", "(", "unspec", ":", "<", "VNARROWQ", ">", "[", "(", "match_operand", ":", "VQN", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VQN", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "ADDSUBHN", ")", "(", "match_operand", ":", "<", "VNARROWQ", ">", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

LLVM

X86

CPP

stmt_completion

CPU

8,271

[ ";" ]

[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Invalid prefix!", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "VEX_5M", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "VEX_5M", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "VEX_PP", "=", "<NUM_LIT>", ";", "VEX_5M", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "VEX_PP", "=", "<NUM_LIT>", ";", "VEX_5M", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "VEX_PP", "=", "<NUM_LIT>", ";", "VEX_5M", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "VEX_PP", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "VEX_PP", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "VEX_5M", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "VEX_5M", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "VEX_5M", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "break", ";", "}", "unsigned", "NumOps", "=", "Desc", "->", "getNumOperands", "(", ")", ";", "unsigned", "CurOp", "=", "<NUM_LIT>", ";", "if", "(", "NumOps", ">", "<NUM_LIT>", "&&", "Desc", "->", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", ")", "++", "CurOp", ";", "else", "if", "(", "NumOps", ">", "<NUM_LIT>", "&&", "Desc", "->", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", ")", "{", "assert", "(", "Desc", "->", "getOperandConstraint", "(", "NumOps", "-", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", ")", ";", "CurOp", "+=", "<NUM_LIT>", ";", "}", "switch", "(", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "CurOp", ")", ".", "getReg", "(", ")", ")", ")", "VEX_R", "=", "<NUM_LIT>", ";", "if", "(", "HasVEX_4V", ")", "VEX_4V", "=", "getVEXRegisterEncoding", "(", "MI", ",", "CurOp", ")", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "CurOp", ")", ".", "getReg", "(", ")", ")", ")", "VEX_B", "=", "<NUM_LIT>", ";", "if", "(", "HasVEX_4VOp3", ")", "VEX_4V", "=", "getVEXRegisterEncoding", "(", "MI", ",", "CurOp", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "X86", "::", "AddrBaseReg", ")", ".", "getReg", "(", ")", ")", ")", "VEX_B", "=", "<NUM_LIT>", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "X86", "::", "AddrIndexReg", ")", ".", "getReg", "(", ")", ")", ")", "VEX_X", "=", "<NUM_LIT>", ";", "CurOp", "=", "X86", "::", "AddrNumOperands", ";", "if", "(", "HasVEX_4V", ")", "VEX_4V", "=", "getVEXRegisterEncoding", "(", "MI", ",", "CurOp", "++", ")", ";", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "CurOp", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO", ".", "getReg", "(", ")", ")", ")", "VEX_R", "=", "<NUM_LIT>", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MI", ".", "getOperand", "(", "CurOp", ")", ".", "getReg", "(", ")", ")", ")", "VEX_R", "=", "<NUM_LIT>", ";", "CurOp", "++" ]

LLVM

AArch64

CPP

stmt_completion

CPU

8,272

[ "hasFullFP16", "(", ")", ")", "return", "false", ";" ]

[ "if", "(", "FPVT", "==", "MVT", "::", "v8f16", "&&", "!", "Subtarget", "->" ]

LLVM

ARM

TD

stmt_completion

CPU

8,273

[ "lane", ")", ",", "(", "MVE_VMOV_from_lane_s8", "MQPR", ":", "$", "src", ",", "imm", ":", "$", "lane", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "ARMvgetlanes", "(", "v16i8", "MQPR", ":", "$", "src", ")", ",", "imm", ":", "$" ]

GCC

rs6000

MD

stmt_completion

CPU

8,274

[ ")", ")" ]

[ "<STR_LIT>", "(", "match_test", "<STR_LIT>" ]

LLVM

ARM

TD

stmt_completion

CPU

8,275

[ "<NUM_LIT>", "}", "=", "Rd", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]

GCC

i386

CPP

program_repair

CPU

8,276

[ "<FIXS>", "case", "E_DFmode", ":", "<FIXE>", "<FIXS>", "case", "E_SFmode", ":", "<FIXE>", "<FIXS>", "case", "E_TImode", ":", "<FIXE>", "<FIXS>", "case", "E_V16QImode", ":", "case", "E_V8HImode", ":", "case", "E_V4SImode", ":", "case", "E_V2DImode", ":", "case", "E_V4SFmode", ":", "case", "E_V2DFmode", ":", "<FIXE>" ]

[ "}", "break", ";", "<BUGS>", "case", "DFmode", ":", "<BUGE>", "if", "(", "cum", "->", "float_in_sse", "==", "-", "<NUM_LIT>", ")", "error_p", "=", "true", ";", "if", "(", "cum", "->", "float_in_sse", "<NUM_LIT>", ")", "break", ";", "<BUGS>", "case", "SFmode", ":", "<BUGE>", "if", "(", "cum", "->", "float_in_sse", "==", "-", "<NUM_LIT>", ")", "error_p", "=", "true", ";", "if", "(", "cum", "->", "float_in_sse", "<NUM_LIT>", ")", "break", ";", "<BUGS>", "case", "TImode", ":", "<BUGE>", "<BUGS>", "case", "V16QImode", ":", "case", "V8HImode", ":", "case", "V4SImode", ":", "case", "V2DImode", ":", "case", "V4SFmode", ":", "case", "V2DFmode", ":", "<BUGE>", "if", "(", "!", "type", "||", "!", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "{", "if", "(", "cum", "->", "sse_nregs", ")" ]

LLVM

BPF

CPP

program_repair

Virtual ISA

8,277

[ "<FIXS>", "if", "(", "CInfo", ".", "AccessIndex", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "<FIXE>" ]

[ "EnumIndex", "++", ";", "}", "<BUGS>", "if", "(", "CInfo", ".", "AccessIndex", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "<BUGE>", "StringRef", "EValueStr", "=", "ValueStr", ".", "substr", "(", "Separator", "+", "<NUM_LIT>", ")", ";", "PatchImm", "=", "std", "::", "stoll", "(", "std", "::", "string", "(", "EValueStr", ")", ")", ";", "}", "else", "{" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

8,278

[ "return", "nullptr", ";" ]

[ "MachineBasicBlock", "::", "reverse_iterator", "It", "=", "MBB", "->", "rbegin", "(", ")", ";", "if", "(", "It", "!=", "MBB", "->", "rend", "(", ")", ")", "{", "MachineInstr", "*", "instr", "=", "&", "(", "*", "It", ")", ";", "if", "(", "instr", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "instr", ";", "}" ]

LLVM

Hexagon

TD

stmt_completion

DSP

8,279

[ "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_ea23e4", "{" ]

[ "def", "A2_vmaxw", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":" ]

GCC

m32r

CPP

stmt_completion

MPU

8,280

[ "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";" ]

[ "if", "(", "GET_CODE", "(", "op", ")", "==", "SYMBOL_REF", ")", "return", "SYMBOL_REF_SMALL_P", "(", "op", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "&&", "satisfies_constraint_J", "(", "XEXP", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "return", "SYMBOL_REF_SMALL_P", "(", "XEXP" ]

LLVM

Patmos

CPP

stmt_completion

VLIW

8,281

[ "{" ]

[ "}", "DI", ".", "appendCandidate", "(", "&", "*", "J", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " -- candidate: ", "<STR_LIT>", "<<", "*", "J", ")", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "NI", "=", "std", "::", "next", "(", "I", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "CFLDelaySlots", ";", "i", "++", ")", "{", "if", "(", "i", "<", "DI", ".", "getNumCandidates", "(", ")", ")", "{", "MachineInstr", "*", "FillMI", "=", "DI", ".", "getCandidate", "(", "i", ")", ";", "MBB", ".", "splice", "(", "std", "::", "next", "(", "I", ")", ",", "&", "MBB", ",", "FillMI", ")", ";", "FillerInstrs", ".", "insert", "(", "FillMI", ")", ";", "++", "FilledSlots", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " -- filler: ", "<STR_LIT>", "<<", "*", "FillMI", ")", ";", "}", "else" ]

GCC

arm

MD

next_suggestion

CPU

8,282

[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]

[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]

GCC

sh

MD

stmt_completion

CPU

8,283

[ "<NUM_LIT>", ")", ")" ]

[ "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "eq", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_string", "<STR_LIT>", ")", "(", "eq", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int" ]

LLVM

X86

CPP

stmt_completion

CPU

8,284

[ ".", "first", "*", "Entry", "->", "Cost", ";" ]

[ "int", "NumOfShufflesPerDest", "=", "LT", ".", "first", "*", "<NUM_LIT>", "-", "<NUM_LIT>", ";", "LT", ".", "first", "=", "NumOfDests", "*", "NumOfShufflesPerDest", ";", "}", "static", "const", "CostTblEntry", "AVX512VBMIShuffleTbl", "[", "]", "=", "{", "{", "TTI", "::", "SK_Reverse", ",", "MVT", "::", "v64i8", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Reverse", ",", "MVT", "::", "v32i8", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v64i8", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v32i8", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v64i8", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v32i8", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v16i8", ",", "<NUM_LIT>", "}", "}", ";", "if", "(", "ST", "->", "hasVBMI", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "AVX512VBMIShuffleTbl", ",", "Kind", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "static", "const", "CostTblEntry", "AVX512BWShuffleTbl", "[", "]", "=", "{", "{", "TTI", "::", "SK_Broadcast", ",", "MVT", "::", "v32i16", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Broadcast", ",", "MVT", "::", "v64i8", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Reverse", ",", "MVT", "::", "v32i16", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Reverse", ",", "MVT", "::", "v16i16", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Reverse", ",", "MVT", "::", "v64i8", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v32i16", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v16i16", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v8i16", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v64i8", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v32i8", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v32i16", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v16i16", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v8i16", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v32i8", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v64i8", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v16i8", ",", "<NUM_LIT>", "}", "}", ";", "if", "(", "ST", "->", "hasBWI", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "AVX512BWShuffleTbl", ",", "Kind", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "static", "const", "CostTblEntry", "AVX512ShuffleTbl", "[", "]", "=", "{", "{", "TTI", "::", "SK_Broadcast", ",", "MVT", "::", "v8f64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Broadcast", ",", "MVT", "::", "v16f32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Broadcast", ",", "MVT", "::", "v8i64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Broadcast", ",", "MVT", "::", "v16i32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Reverse", ",", "MVT", "::", "v8f64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Reverse", ",", "MVT", "::", "v16f32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Reverse", ",", "MVT", "::", "v8i64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Reverse", ",", "MVT", "::", "v16i32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v8f64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v4f64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v2f64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v16f32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v8f32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v4f32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v8i64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v4i64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v2i64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v16i32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v8i32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v16i8", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v8f64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v16f32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v8i64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v16i32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v4f64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v8f32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v4i64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v8i32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v2f64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v4f32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v2i64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteTwoSrc", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "}", "}", ";", "if", "(", "ST", "->", "hasAVX512", "(", ")", ")", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "AVX512ShuffleTbl", ",", "Kind", ",", "LT", ".", "second", ")", ")", "return", "LT" ]

GCC

i386

CPP

stmt_completion

CPU

8,285

[ "_", "A", ",", "unsigned", "int", "_", "_", "B", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_srli_epi64", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m512i", "_" ]

LLVM

Hexagon

TD

stmt_completion

DSP

8,286

[ "<NUM_LIT>", ";" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=" ]

GCC

arm

MD

stmt_completion

CPU

8,287

[ "(", "symbol_ref", "<STR_LIT>", ")" ]

[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const", "(", "if_then_else" ]

LLVM

TPC

TD

stmt_completion

Virtual ISA

8,288

[ "}", ";" ]

[ "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "Switches", "=", "{", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "}", ";", "let", "SrcB", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]

LLVM

AArch64

TD

next_suggestion

CPU

8,289

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vd", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Q", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "len", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vn", ";" ]

GCC

iq2000

CPP

next_suggestion

CPU

8,290

[ "}" ]

[ "int", "iq2000_reg_mode_ok_for_base_p", "(", "rtx", "reg", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "strict", ")", "{", "return", "(", "strict", "?", "REGNO_MODE_OK_FOR_BASE_P", "(", "REGNO", "(", "reg", ")", ",", "mode", ")", ":", "GP_REG_OR_PSEUDO_NONSTRICT_P", "(", "REGNO", "(", "reg", ")", ",", "mode", ")", ")", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

8,291

[ "let", "hasSideEffects", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "prfop", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

8,292

[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]

LLVM

AMDGPU

CPP

program_repair

GPU

8,293

[ "<FIXS>", "SmallVector", "SGPRSpillVGPRCSR", ",", "<NUM_LIT>", ">", "SpillVGPRs", ";", "<FIXE>" ]

[ "DenseMap", "int", ",", "std", "::", "vector", "SpilledReg", ">>", "SGPRToVGPRSpills", ";", "unsigned", "NumVGPRSpillLanes", "=", "<NUM_LIT>", ";", "<BUGS>", "SmallVector", "unsigned", ",", "<NUM_LIT>", ">", "SpillVGPRs", ";", "<BUGE>", "public", ":" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

8,294

[ "if", "(", "CriticalResourceIdx", "!=", "UINT_MAX", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "++ | Critical resource: ", "<STR_LIT>", "<<", "SchedModel", "->", "getProcResource", "(", "CriticalResourceIdx", ")", "->", "Name", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";" ]

[ "break", ";", "}", "if", "(", "!", "any", ")", "return", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "++ | Resource counters: ", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "SchedModel", "->", "getNumProcResourceKinds", "(", ")", ";", "++", "i", ")", "if", "(", "ProcResourceCounters", "[", "i", "]", ">", "<NUM_LIT>", ")", "dbgs", "(", ")", "<<", "SchedModel", "->", "getProcResource", "(", "i", ")", "->", "Name", "<<", "<STR_LIT>", ":", "<STR_LIT>", "<<", "ProcResourceCounters", "[", "i", "]", "<<", "<STR_LIT>", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";" ]

GCC

aarch64

MD

program_repair

CPU

8,295

[ "<FIXS>", "emit_insn", "(", "gen_udot_prodv16qi", "(", "operands", "[", "<NUM_LIT>", "]", ",", "abd", ",", "ones", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<FIXE>" ]

[ "rtx", "ones", "=", "force_reg", "(", "V16QImode", ",", "CONST1_RTX", "(", "V16QImode", ")", ")", "rtx", "abd", "=", "gen_reg_rtx", "(", "V16QImode", ")", "emit_insn", "(", "gen_aarch64_", "sur", ">", "abdv16qi", "(", "abd", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<BUGS>", "emit_insn", "(", "gen_aarch64_udotv16qi", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "abd", ",", "ones", ")", ")", "<BUGE>", "DONE", "}", "rtx", "reduc", "=", "gen_reg_rtx", "(", "V8HImode", ")" ]

GCC

arm

CPP

next_suggestion

CPU

8,296

[ "}" ]

[ "_", "_", "arm_vminnmq_x_f32", "(", "float32x4_t", "_", "_", "a", ",", "float32x4_t", "_", "_", "b", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vminnmq_m_fv4sf", "(", "_", "_", "arm_vuninitializedq_f32", "(", ")", ",", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_", "p", ")", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

8,297

[ "||", "isNarrowStore", "(", "Opc", ")", ";" ]

[ "return", "isNarrowLoad", "(", "Opc", ")" ]

LLVM

ARM64

TD

stmt_completion

CPU

8,298

[ "<NUM_LIT>", ";" ]

[ "class", "BaseOneOperandFPComparison", "<", "bit", "signalAllNans", ",", "RegisterClass", "regtype", ",", "string", "asm", ",", "list", "<", "dag", ">", "pat", ">", ":", "I", "<", "(", "outs", ")", ",", "(", "ins", "regtype", ":", "$", "Rn", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "pat", ">", ",", "Sched", "<", "[", "WriteFCmp", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=" ]

GCC

loongarch

CPP

stmt_completion

CPU

8,299

[ "v8f32", ")", "_", "<NUM_LIT>", ")", ";" ]

[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_lasx_xvfcmp_sor_s", "(", "(", "v8f32", ")", "_", "<NUM_LIT>", ",", "(" ]