docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
GCC	xtensa	MD	stmt_completion	MPU	8,000	[ "\t", "<STR_LIT>", ")" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]
LLVM	ARM	TD	stmt_completion	CPU	8,001	[ ">", ";" ]	[ "def", "IsNaCl", ":", "Predicate", "<", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,002	[ "let", "accessSize", "=", "ByteAccess", ";" ]	[ "def", "L2_loadalignb_pbr", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Ryy32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Ryy32in", ",", "IntRegs", ":", "$", "Rx32in", ",", "ModRegs", ":", "$", "Mu2", ")", ",", "<STR_LIT>", ",", "tc_3c76b0ff", ",", "TypeLD", ">", ",", "Enc_1f5d8f", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";" ]
GCC	s390	CPP	stmt_completion	MPU	8,003	[ "force_reg", "(", "target_mode", ",", "els", ")", ";" ]	[ "if", "(", "res", "!=", "target", ")", "emit_move_insn", "(", "target", ",", "res", ")", ";", "return", ";", "}", "else", "if", "(", "all_ones_operand", "(", "negop", ",", "target_mode", ")", ")", "{", "rtx", "res", "=", "expand_simple_binop", "(", "cmp_mode", ",", "ASHIFTRT", ",", "cmp_op1", ",", "GEN_INT", "(", "shift", ")", ",", "target", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "if", "(", "res", "!=", "target", ")", "emit_move_insn", "(", "target", ",", "res", ")", ";", "return", ";", "}", "}", "result_mode", "=", "mode_for_vector", "(", "int_mode_for_mode", "(", "GET_MODE_INNER", "(", "cmp_mode", ")", ")", ",", "GET_MODE_NUNITS", "(", "cmp_mode", ")", ")", ";", "result_target", "=", "gen_reg_rtx", "(", "result_mode", ")", ";", "if", "(", "!", "REG_P", "(", "cmp_op1", ")", ")", "cmp_op1", "=", "force_reg", "(", "GET_MODE", "(", "cmp_op1", ")", ",", "cmp_op1", ")", ";", "if", "(", "!", "REG_P", "(", "cmp_op2", ")", ")", "cmp_op2", "=", "force_reg", "(", "GET_MODE", "(", "cmp_op2", ")", ",", "cmp_op2", ")", ";", "s390_expand_vec_compare", "(", "result_target", ",", "cond", ",", "cmp_op1", ",", "cmp_op2", ")", ";", "if", "(", "all_ones_operand", "(", "then", ",", "GET_MODE", "(", "then", ")", ")", "&&", "const0_operand", "(", "els", ",", "GET_MODE", "(", "els", ")", ")", ")", "{", "emit_move_insn", "(", "target", ",", "gen_rtx_SUBREG", "(", "target_mode", ",", "result_target", ",", "<NUM_LIT>", ")", ")", ";", "return", ";", "}", "if", "(", "!", "REG_P", "(", "then", ")", ")", "then", "=", "force_reg", "(", "target_mode", ",", "then", ")", ";", "if", "(", "!", "REG_P", "(", "els", ")", ")", "els", "=" ]
LLVM	AArch64	TD	next_suggestion	CPU	8,004	[ "string", "Name", "=", "name", ";" ]	[ "class", "IC", "<", "string", "name", ",", "bits", "<", "<NUM_LIT>", ">", "op1", ",", "bits", "<", "<NUM_LIT>", ">", "crn", ",", "bits", "<", "<NUM_LIT>", ">", "crm", ",", "bits", "<", "<NUM_LIT>", ">", "op2", ",", "bit", "needsreg", ">", ":", "SearchableTable", "{", "let", "SearchableFields", "=", "[", "<STR_LIT>", ",", "<STR_LIT>", "]", ";", "let", "EnumValueField", "=", "<STR_LIT>", ";" ]
LLVM	ARM64	TD	stmt_completion	CPU	8,005	[ ";" ]	[ "return", "(", "(", "uint64_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=", "VectorIndexSOperand", ";", "let", "PrintMethod", "=", "<STR_LIT>" ]
GCC	ia64	CPP	stmt_completion	CPU	8,006	[ "(", "FE_NONIEEE_ENV", ")", ")", ";" ]	[ "static", "void", "_", "_", "attribute__", "(", "(", "constructor", ")", ")", "_", "_", "ia64_set_fast_math", "(", "void", ")", "{", "_", "_", "asm__", "_", "_", "volatile__", "(", "<STR_LIT>", "mov.m ar.fpsr=%0", "<STR_LIT>", ":", ":", "<STR_LIT>", "r", "<STR_LIT>" ]
LLVM	AArch64	CPP	next_suggestion	CPU	8,007	[ "}" ]	[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "NewABD", ")", ";", "}", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "isFixedLengthVector", "(", ")", "&&", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SIGN_EXTEND", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SETCC", ")", "return", "performSignExtendSetCCCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";" ]
GCC	aarch64	MD	next_suggestion	CPU	8,008	[ "(", "DI", "<STR_LIT>", ")", "(", "DF", "<STR_LIT>", ")", "]", ")" ]	[ "(", "V4HF", "<STR_LIT>", ")", "(", "V8HF", "<STR_LIT>", ")", "(", "V2SF", "<STR_LIT>", ")", "(", "V4SF", "<STR_LIT>", ")", "(", "V1DF", "<STR_LIT>", ")", "(", "V2DF", "<STR_LIT>", ")" ]
LLVM	Sparc	TD	program_repair	CPU	8,009	[ "<FIXS>", "(", "ins", "I64Regs", ":", "$", "rs1", ",", "I64Regs", ":", "$", "rs2", ",", "TailRelocSymTLSAdd", ":", "$", "sym", ")", ",", "<FIXE>" ]	[ "defm", "SUBX", ":", "F3_12", "<STR_LIT>", ",", "<NUM_LIT>", ",", "sub", ",", "I64Regs", ",", "i64", ",", "i64imm", ">", ";", "def", "TLS_ADDXrr", ":", "F3_1", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "I64Regs", ":", "$", "rd", ")", ",", "<BUGS>", "(", "ins", "I64Regs", ":", "$", "rs1", ",", "I64Regs", ":", "$", "rs2", ",", "TLSSym", ":", "$", "sym", ")", ",", "<BUGE>", "<STR_LIT>", ",", "[", "(", "set", "i64", ":", "$", "rd", ",", "(", "tlsadd", "i64", ":", "$", "rs1", ",", "i64", ":", "$", "rs2", ",", "tglobaltlsaddr", ":", "$", "sym", ")", ")", "]", ">", ";" ]
LLVM	BPF	CPP	code_generation	Virtual ISA	8,010	[ "int", "getIntImmCost", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "if", "(", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "return", "TTI", "::", "TCC_Basic", ";", "}" ]	[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]
GCC	s390	MD	stmt_completion	MPU	8,011	[ ")", "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	spu	MD	stmt_completion	MPU	8,012	[ ")", ")", ")", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "ior", "(", "not", "(", "match_code", "<STR_LIT>", ")", ")", "(", "match_test", "<STR_LIT>" ]
GCC	spu	MD	next_suggestion	MPU	8,013	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "(", "zero_extend", ":", "V4SI", "(", "vec_select", ":", "V4HI", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,014	[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";" ]
LLVM	VE	CPP	next_suggestion	CPU	8,015	[ "computeRegisterProperties", "(", "Subtarget", "->", "getRegisterInfo", "(", ")", ")", ";" ]	[ "setOperationAction", "(", "ISD", "::", "ROTL", ",", "IntVT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ROTR", ",", "IntVT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BSWAP", ",", "IntVT", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ", ",", "IntVT", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "CTPOP", ",", "IntVT", ",", "Legal", ")", ";", "LegalizeAction", "Act", "=", "(", "IntVT", "==", "MVT", "::", "i32", ")", "?", "Promote", ":", "Legal", ";", "setOperationAction", "(", "ISD", "::", "BITREVERSE", ",", "IntVT", ",", "Act", ")", ";", "}", "setOperationAction", "(", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "i32", ",", "Promote", ")", ";", "setOperationAction", "(", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "i32", ",", "Promote", ")", ";", "setOperationAction", "(", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "for", "(", "MVT", "FPVT", ":", "MVT", "::", "fp_valuetypes", "(", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "FP16_TO_FP", ",", "FPVT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FP_TO_FP16", ",", "FPVT", ",", "Expand", ")", ";", "}", "setStackPointerRegisterToSaveRestore", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "setMinFunctionAlignment", "(", "Align", "(", "<NUM_LIT>", ")", ")", ";", "setMinStackArgumentAlignment", "(", "Align", "(", "<NUM_LIT>", ")", ")", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	8,016	[ "}" ]	[ "bool", "isVectorIndex32", "(", ")", "const", "{", "return", "isVectorIndexInRange", "<", "<NUM_LIT>", ">", "(", ")", ";" ]
LLVM	ARM64	CPP	stmt_completion	CPU	8,017	[ "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";" ]	[ "if", "(", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", "&&", "GV", "->", "hasDefaultVisibility", "(", ")", ")", "{", "if", "(", "isTargetMachO", "(", ")", ")", "return", "(", "isDecl", "\|\|", "GV", "->", "isWeakForLinker", "(", ")", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "return", "GV", "->", "hasLocalLinkage", "(", ")", "?", "<STR_LIT>", "::" ]
GCC	sparc	MD	stmt_completion	CPU	8,018	[ "<STR_LIT>", ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>" ]
GCC	mips	MD	stmt_completion	CPU	8,019	[ "<STR_LIT>", ")", ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
GCC	rs6000	MD	program_repair	CPU	8,020	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn_and_split", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float", ":", "DF", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "sign_extend", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]
GCC	loongarch	CPP	next_suggestion	CPU	8,021	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m256i", "_", "_", "lasx_xvmaddwod_d_wu_w", "(", "_", "_", "m256i", "_", "<NUM_LIT>", ",", "_", "_", "m256i", "_", "<NUM_LIT>", ",", "_", "_", "m256i", "_", "<NUM_LIT>", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_lasx_xvmaddwod_d_wu_w", "(", "(", "v4i64", ")", "_", "<NUM_LIT>", ",", "(", "v8u32", ")", "_", "<NUM_LIT>", ",", "(", "v8i32", ")", "_", "<NUM_LIT>", ")", ";" ]
GCC	powerpcspe	MD	stmt_completion	CPU	8,022	[ "]", ")" ]	[ "(", "match_operand", ":", "SFDF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	BPF	TD	stmt_completion	Virtual ISA	8,023	[ ">", ";" ]	[ "def", "BPF_RSH", ":", "BPFArithOp", "<", "<NUM_LIT>" ]
LLVM	Z80	CPP	stmt_completion	MPU	8,024	[ ")", ";" ]	[ "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "== ", "<STR_LIT>", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "dbgs", "(", ")", "<<", "'", "\\n", "'", ")", ";", "Node", "->", "setNodeId", "(", "-", "<NUM_LIT>" ]
LLVM	AArch64	TD	stmt_completion	CPU	8,025	[ ")", ",", "MVT", ":", ":", "i64", ")", ";" ]	[ "def", "UImmS4XForm", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getZExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "UImmS8XForm", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getZExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N" ]
GCC	avr	CPP	stmt_completion	MPU	8,026	[ "<STR_LIT>", "\\\"\\n", "<STR_LIT>", ")", ";" ]	[ "case", "<NUM_LIT>", ":", "fprintf", "(", "file", ",", "<STR_LIT>", "\\\\%03o", "<STR_LIT>", ",", "ch", ")", ";", "break", ";", "default", ":", "putc", "(", "'", "\\\\', file);", "putc", "(", "escape", ",", "file", ")", ";", "break", ";", "}", "}", "fprintf", "(", "file", "," ]
GCC	vax	MD	next_suggestion	CPU	8,027	[ "(", "clobber", "(", "reg", ":", "CC", "VAX_PSL_REGNUM", ")", ")", "]", ")", "]" ]	[ "(", "plus", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]
LLVM	VE	CPP	next_suggestion	CPU	8,028	[ "}" ]	[ "EVT", "VETargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "return", "MVT", "::", "i32", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	8,029	[ "}" ]	[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "<STR_LIT>", " is a then phi reg\\n", "<STR_LIT>", ")", ";", "ThenDefs", ".", "push_back", "(", "&", "DefOpnd", ")", ";", "return", ";", "}", "}", "}", "}", "if", "(", "Defs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "auto", "Loop", "=", "LoopInfo", "->", "getLoopFor", "(", "Defs", "[", "<NUM_LIT>", "]", "->", "getParent", "(", ")", ")", ";", "if", "(", "!", "Loop", ")", "return", ";", "bool", "IsLoopExit", "=", "false", ";", "for", "(", "auto", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "Reg", ")", ")", "{", "auto", "UseBlock", "=", "Use", ".", "getParent", "(", ")", ";", "if", "(", "Loop", "->", "contains", "(", "UseBlock", ")", ")", "continue", ";", "IsLoopExit", "=", "true", ";", "while", "(", "auto", "Parent", "=", "Loop", "->", "getParentLoop", "(", ")", ")", "{", "if", "(", "Parent", "->", "contains", "(", "UseBlock", ")", ")", "break", ";", "Loop", "=", "Parent", ";", "}", "}", "if", "(", "!", "IsLoopExit", ")", "return", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "<STR_LIT>", " is a loop exit reg with loop header at ", "<STR_LIT>", "<<", "<STR_LIT>", "bb.", "<STR_LIT>", "<<", "Loop", "->", "getHeader", "(", ")", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "LoopExitDefs", ".", "push_back", "(", "std", "::", "pair", "<", "MachineOperand", "", ",", "MachineLoop", "", ">", "(", "&", "DefOpnd", ",", "Loop", ")", ")", ";", "return", ";", "}", "if", "(", "!", "MRI", "->", "hasOneUse", "(", "Reg", ")", ")", "return", ";", "auto", "UseBlock", "=", "MRI", "->", "use_begin", "(", "Reg", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "auto", "Loop", "=", "LoopInfo", "->", "getLoopFor", "(", "UseBlock", ")", ";", "if", "(", "!", "Loop", "\|\|", "Loop", "->", "getHeader", "(", ")", "!=", "UseBlock", "\|\|", "Loop", "->", "contains", "(", "Defs", "[", "<NUM_LIT>", "]", "->", "getParent", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "<STR_LIT>", " is multi-def but single use not in loop header\\n", "<STR_LIT>", ")", ";", "return", ";", "}", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "Defs", ".", "size", "(", ")", ";", "++", "I", ")", "{", "if", "(", "!", "Loop", "->", "contains", "(", "Defs", "[", "I", "]", "->", "getParent", "(", ")", ")", ")", "return", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "<STR_LIT>", " is a loop phi reg with loop header at ", "<STR_LIT>", "<<", "<STR_LIT>", "bb.", "<STR_LIT>", "<<", "Loop", "->", "getHeader", "(", ")", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "LoopPhiDefs", ".", "push_back", "(", "std", "::", "pair", "<", "MachineOperand", "", ",", "MachineLoop", "", ">", "(", "&", "DefOpnd", ",", "Loop", ")", ")", ";" ]
LLVM	ARM64	TD	next_suggestion	CPU	8,030	[ "let", "DiagnosticType", "=", "<STR_LIT>", ";" ]	[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";" ]
GCC	tilegx	MD	next_suggestion	VLIW	8,031	[ "(", "smax", "<STR_LIT>", ")" ]	[ "(", "ne", "<STR_LIT>", ")", "(", "lt", "<STR_LIT>", ")", "(", "ltu", "<STR_LIT>", ")", "(", "le", "<STR_LIT>", ")", "(", "leu", "<STR_LIT>", ")", "(", "minus", "<STR_LIT>", ")", "(", "plus", "<STR_LIT>", ")", "(", "mult", "<STR_LIT>", ")", "(", "smin", "<STR_LIT>", ")", "(", "umin", "<STR_LIT>", ")" ]
GCC	avr	MD	next_suggestion	MPU	8,032	[ "<STR_LIT>" ]	[ "(", "match_operand", ":", "ALL2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,033	[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	CPP	code_generation	DSP	8,034	[ "std", "::", "optional", "<", "unsigned", ">", "HexagonInstrInfo", "::", "getOperandLatency", "(", "const", "InstrItineraryData", "", "ItinData", ",", "const", "MachineInstr", "&", "DefMI", ",", "unsigned", "DefIdx", ",", "const", "MachineInstr", "&", "UseMI", ",", "unsigned", "UseIdx", ")", "const", "{", "const", "HexagonRegisterInfo", "&", "HRI", "=", "", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineOperand", "&", "DefMO", "=", "DefMI", ".", "getOperand", "(", "DefIdx", ")", ";", "if", "(", "DefMO", ".", "isReg", "(", ")", "&&", "DefMO", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", ")", "{", "if", "(", "DefMO", ".", "isImplicit", "(", ")", ")", "{", "for", "(", "MCPhysReg", "SR", ":", "HRI", ".", "superregs", "(", "DefMO", ".", "getReg", "(", ")", ")", ")", "{", "int", "Idx", "=", "DefMI", ".", "findRegisterDefOperandIdx", "(", "SR", ",", "&", "HRI", ",", "false", ",", "false", ")", ";", "if", "(", "Idx", "!=", "-", "<NUM_LIT>", ")", "{", "DefIdx", "=", "Idx", ";", "break", ";", "}", "}", "}", "const", "MachineOperand", "&", "UseMO", "=", "UseMI", ".", "getOperand", "(", "UseIdx", ")", ";", "if", "(", "UseMO", ".", "isImplicit", "(", ")", ")", "{", "for", "(", "MCPhysReg", "SR", ":", "HRI", ".", "superregs", "(", "UseMO", ".", "getReg", "(", ")", ")", ")", "{", "int", "Idx", "=", "UseMI", ".", "findRegisterUseOperandIdx", "(", "SR", ",", "&", "HRI", ",", "false", ")", ";", "if", "(", "Idx", "!=", "-", "<NUM_LIT>", ")", "{", "UseIdx", "=", "Idx", ";", "break", ";", "}", "}", "}", "}", "std", "::", "optional", "<", "unsigned", ">", "Latency", "=", "TargetInstrInfo", "::", "getOperandLatency", "(", "ItinData", ",", "DefMI", ",", "DefIdx", ",", "UseMI", ",", "UseIdx", ")", ";", "if", "(", "Latency", "==", "<NUM_LIT>", ")", "Latency", "=", "<NUM_LIT>", ";", "return", "Latency", ";", "}" ]	[ "Compute", "and", "return", "the", "use", "operand", "latency", "of", "a", "given", "pair", "of", "def", "and", "use", "." ]
GCC	arm	CPP	next_suggestion	CPU	8,035	[ "}" ]	[ "vcltq_s8", "(", "int8x16_t", "_", "_", "a", ",", "int8x16_t", "_", "_", "b", ")", "{", "return", "(", "uint8x16_t", ")", "(", "_", "_", "a", "<", "_", "_", "b", ")", ";" ]
GCC	c6x	MD	next_suggestion	VLIW	8,036	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]
GCC	s390	MD	stmt_completion	MPU	8,037	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_bypass", "<NUM_LIT>" ]
LLVM	ARM	CPP	next_suggestion	CPU	8,038	[ "}" ]	[ "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Imm", "=", "CE", "->", "getValue", "(", ")", ";", "assert", "(", "(", "Imm", "==", "<NUM_LIT>", "\|\|", "Imm", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Invalid saturate operand", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";" ]
GCC	rx	CPP	next_suggestion	CPU	8,039	[ "ADD_RX_BUILTIN1", "(", "ROUND", ",", "<STR_LIT>", "round", "<STR_LIT>", ",", "intSI", ",", "float", ")", ";" ]	[ "static", "void", "rx_init_builtins", "(", "void", ")", "{", "rx_builtins", "[", "RX_BUILTIN_", "#", "#", "UC_NAME", "]", "=", "\\", "add_builtin_function", "(", "<STR_LIT>", "__builtin_rx_", "<STR_LIT>", "LC_NAME", ",", "\\", "build_function_type_list", "(", "RET_TYPE", "#", "#", "_", "type_node", ",", "\\", "NULL_TREE", ")", ",", "\\", "RX_BUILTIN_", "#", "#", "UC_NAME", ",", "\\", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", "rx_builtins", "[", "RX_BUILTIN_", "#", "#", "UC_NAME", "]", "=", "\\", "add_builtin_function", "(", "<STR_LIT>", "__builtin_rx_", "<STR_LIT>", "LC_NAME", ",", "\\", "build_function_type_list", "(", "RET_TYPE", "#", "#", "_", "type_node", ",", "\\", "ARG_TYPE", "#", "#", "_", "type_node", ",", "\\", "NULL_TREE", ")", ",", "\\", "RX_BUILTIN_", "#", "#", "UC_NAME", ",", "\\", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", "rx_builtins", "[", "RX_BUILTIN_", "#", "#", "UC_NAME", "]", "=", "\\", "add_builtin_function", "(", "<STR_LIT>", "__builtin_rx_", "<STR_LIT>", "LC_NAME", ",", "\\", "build_function_type_list", "(", "RET_TYPE", "#", "#", "_", "type_node", ",", "\\", "ARG_TYPE1", "#", "#", "_", "type_node", ",", "\\", "ARG_TYPE2", "#", "#", "_", "type_node", ",", "\\", "NULL_TREE", ")", ",", "\\", "RX_BUILTIN_", "#", "#", "UC_NAME", ",", "\\", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", "rx_builtins", "[", "RX_BUILTIN_", "#", "#", "UC_NAME", "]", "=", "\\", "add_builtin_function", "(", "<STR_LIT>", "__builtin_rx_", "<STR_LIT>", "LC_NAME", ",", "\\", "build_function_type_list", "(", "RET_TYPE", "#", "#", "_", "type_node", ",", "\\", "ARG_TYPE1", "#", "#", "_", "type_node", ",", "\\", "ARG_TYPE2", "#", "#", "_", "type_node", ",", "\\", "ARG_TYPE3", "#", "#", "_", "type_node", ",", "\\", "NULL_TREE", ")", ",", "\\", "RX_BUILTIN_", "#", "#", "UC_NAME", ",", "\\", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", "ADD_RX_BUILTIN0", "(", "BRK", ",", "<STR_LIT>", "brk", "<STR_LIT>", ",", "void", ")", ";", "ADD_RX_BUILTIN1", "(", "CLRPSW", ",", "<STR_LIT>", "clrpsw", "<STR_LIT>", ",", "void", ",", "integer", ")", ";", "ADD_RX_BUILTIN1", "(", "SETPSW", ",", "<STR_LIT>", "setpsw", "<STR_LIT>", ",", "void", ",", "integer", ")", ";", "ADD_RX_BUILTIN1", "(", "INT", ",", "<STR_LIT>", "int", "<STR_LIT>", ",", "void", ",", "integer", ")", ";", "ADD_RX_BUILTIN2", "(", "MACHI", ",", "<STR_LIT>", "machi", "<STR_LIT>", ",", "void", ",", "intSI", ",", "intSI", ")", ";", "ADD_RX_BUILTIN2", "(", "MACLO", ",", "<STR_LIT>", "maclo", "<STR_LIT>", ",", "void", ",", "intSI", ",", "intSI", ")", ";", "ADD_RX_BUILTIN2", "(", "MULHI", ",", "<STR_LIT>", "mulhi", "<STR_LIT>", ",", "void", ",", "intSI", ",", "intSI", ")", ";", "ADD_RX_BUILTIN2", "(", "MULLO", ",", "<STR_LIT>", "mullo", "<STR_LIT>", ",", "void", ",", "intSI", ",", "intSI", ")", ";", "ADD_RX_BUILTIN0", "(", "MVFACHI", ",", "<STR_LIT>", "mvfachi", "<STR_LIT>", ",", "intSI", ")", ";", "ADD_RX_BUILTIN0", "(", "MVFACMI", ",", "<STR_LIT>", "mvfacmi", "<STR_LIT>", ",", "intSI", ")", ";", "ADD_RX_BUILTIN1", "(", "MVTACHI", ",", "<STR_LIT>", "mvtachi", "<STR_LIT>", ",", "void", ",", "intSI", ")", ";", "ADD_RX_BUILTIN1", "(", "MVTACLO", ",", "<STR_LIT>", "mvtaclo", "<STR_LIT>", ",", "void", ",", "intSI", ")", ";", "ADD_RX_BUILTIN0", "(", "RMPA", ",", "<STR_LIT>", "rmpa", "<STR_LIT>", ",", "void", ")", ";", "ADD_RX_BUILTIN1", "(", "MVFC", ",", "<STR_LIT>", "mvfc", "<STR_LIT>", ",", "intSI", ",", "integer", ")", ";", "ADD_RX_BUILTIN2", "(", "MVTC", ",", "<STR_LIT>", "mvtc", "<STR_LIT>", ",", "void", ",", "integer", ",", "integer", ")", ";", "ADD_RX_BUILTIN1", "(", "MVTIPL", ",", "<STR_LIT>", "mvtipl", "<STR_LIT>", ",", "void", ",", "integer", ")", ";", "ADD_RX_BUILTIN1", "(", "RACW", ",", "<STR_LIT>", "racw", "<STR_LIT>", ",", "void", ",", "integer", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	8,040	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=" ]
LLVM	Mips	CPP	next_suggestion	CPU	8,041	[ "setOperationAction", "(", "ISD", "::", "SMUL_LOHI", ",", "MVT", "::", "i64", ",", "Expand", ")", ";" ]	[ "if", "(", "Subtarget", ".", "isFP64bit", "(", ")", ")", "addRegisterClass", "(", "MVT", "::", "f64", ",", "&", "Mips", "::", "FGR64RegClass", ")", ";", "else", "addRegisterClass", "(", "MVT", "::", "f64", ",", "&", "Mips", "::", "AFGR64RegClass", ")", ";", "}", "}", "setOperationAction", "(", "ISD", "::", "SMUL_LOHI", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "UMUL_LOHI", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "MULHS", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "MULHU", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "if", "(", "Subtarget", ".", "hasCnMips", "(", ")", ")", "setOperationAction", "(", "ISD", "::", "MUL", ",", "MVT", "::", "i64", ",", "Legal", ")", ";", "else", "if", "(", "Subtarget", ".", "isGP64bit", "(", ")", ")", "setOperationAction", "(", "ISD", "::", "MUL", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "if", "(", "Subtarget", ".", "isGP64bit", "(", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "SMUL_LOHI", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "UMUL_LOHI", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "MULHS", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "MULHU", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SDIVREM", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "UDIVREM", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "}", "setOperationAction", "(", "ISD", "::", "INTRINSIC_WO_CHAIN", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "INTRINSIC_W_CHAIN", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SDIVREM", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "UDIVREM", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_FENCE", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "if", "(", "Subtarget", ".", "hasMips32r6", "(", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "LOAD", ",", "MVT", "::", "i32", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "STORE", ",", "MVT", "::", "i32", ",", "Legal", ")", ";", "}", "else", "{", "setOperationAction", "(", "ISD", "::", "LOAD", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "STORE", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "}", "setTargetDAGCombine", "(", "ISD", "::", "MUL", ")", ";", "setOperationAction", "(", "ISD", "::", "INTRINSIC_WO_CHAIN", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "INTRINSIC_W_CHAIN", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "INTRINSIC_VOID", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "if", "(", "Subtarget", ".", "hasMips32r2", "(", ")", "&&", "!", "Subtarget", ".", "useSoftFloat", "(", ")", "&&", "!", "Subtarget", ".", "hasMips64", "(", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "BITCAST", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "}", "if", "(", "NoDPLoadStore", ")", "{", "setOperationAction", "(", "ISD", "::", "LOAD", ",", "MVT", "::", "f64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "STORE", ",", "MVT", "::", "f64", ",", "Custom", ")", ";", "}", "if", "(", "Subtarget", ".", "hasMips32r6", "(", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "SMUL_LOHI", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UMUL_LOHI", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "MUL", ",", "MVT", "::", "i32", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "MULHS", ",", "MVT", "::", "i32", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "MULHU", ",", "MVT", "::", "i32", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "SDIVREM", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UDIVREM", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SDIV", ",", "MVT", "::", "i32", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "UDIV", ",", "MVT", "::", "i32", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "SREM", ",", "MVT", "::", "i32", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "UREM", ",", "MVT", "::", "i32", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "SETCC", ",", "MVT", "::", "i32", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT", ",", "MVT", "::", "i32", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT_CC", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SETCC", ",", "MVT", "::", "f32", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT", ",", "MVT", "::", "f32", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT_CC", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "assert", "(", "Subtarget", ".", "isFP64bit", "(", ")", "&&", "<STR_LIT>", "FR=1 is required for MIPS32r6", "<STR_LIT>", ")", ";", "setOperationAction", "(", "ISD", "::", "SETCC", ",", "MVT", "::", "f64", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT", ",", "MVT", "::", "f64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT_CC", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BRCOND", ",", "MVT", "::", "Other", ",", "Legal", ")", ";", "setCondCodeAction", "(", "ISD", "::", "SETOGE", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setCondCodeAction", "(", "ISD", "::", "SETOGT", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setCondCodeAction", "(", "ISD", "::", "SETUGE", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setCondCodeAction", "(", "ISD", "::", "SETUGT", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setCondCodeAction", "(", "ISD", "::", "SETOGE", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setCondCodeAction", "(", "ISD", "::", "SETOGT", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setCondCodeAction", "(", "ISD", "::", "SETUGE", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setCondCodeAction", "(", "ISD", "::", "SETUGT", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "}", "if", "(", "Subtarget", ".", "hasMips64r6", "(", ")", ")", "{" ]
GCC	m68k	MD	stmt_completion	MPU	8,042	[ "match_dup", "<NUM_LIT>", ")" ]	[ "[", "(", "set", "(", "strict_low_part", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "lshiftrt", ":", "HI", "(" ]
LLVM	Hexagon	TD	stmt_completion	DSP	8,043	[ "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicateLate", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "LC0", ",", "P3", ",", "SA0", ",", "USR", "]", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits" ]
LLVM	X86	CPP	stmt_completion	CPU	8,044	[ "::", "RSI", ";", "break", ";" ]	[ "default", ":", "break", ";", "case", "X86", "::", "AX", ":", "DestReg", "=", "X86", "::", "AL", ";", "break", ";", "case", "X86", "::", "DX", ":", "DestReg", "=", "X86", "::", "DL", ";", "break", ";", "case", "X86", "::", "CX", ":", "DestReg", "=", "X86", "::", "CL", ";", "break", ";", "case", "X86", "::", "BX", ":", "DestReg", "=", "X86", "::", "BL", ";", "break", ";", "}", "if", "(", "DestReg", ")", "{", "Res", ".", "first", "=", "DestReg", ";", "Res", ".", "second", "=", "X86", "::", "GR8RegisterClass", ";", "}", "}", "else", "if", "(", "VT", "==", "MVT", "::", "i32", ")", "{", "unsigned", "DestReg", "=", "<NUM_LIT>", ";", "switch", "(", "Res", ".", "first", ")", "{", "default", ":", "break", ";", "case", "X86", "::", "AX", ":", "DestReg", "=", "X86", "::", "EAX", ";", "break", ";", "case", "X86", "::", "DX", ":", "DestReg", "=", "X86", "::", "EDX", ";", "break", ";", "case", "X86", "::", "CX", ":", "DestReg", "=", "X86", "::", "ECX", ";", "break", ";", "case", "X86", "::", "BX", ":", "DestReg", "=", "X86", "::", "EBX", ";", "break", ";", "case", "X86", "::", "SI", ":", "DestReg", "=", "X86", "::", "ESI", ";", "break", ";", "case", "X86", "::", "DI", ":", "DestReg", "=", "X86", "::", "EDI", ";", "break", ";", "case", "X86", "::", "BP", ":", "DestReg", "=", "X86", "::", "EBP", ";", "break", ";", "case", "X86", "::", "SP", ":", "DestReg", "=", "X86", "::", "ESP", ";", "break", ";", "}", "if", "(", "DestReg", ")", "{", "Res", ".", "first", "=", "DestReg", ";", "Res", ".", "second", "=", "X86", "::", "GR32RegisterClass", ";", "}", "}", "else", "if", "(", "VT", "==", "MVT", "::", "i64", ")", "{", "unsigned", "DestReg", "=", "<NUM_LIT>", ";", "switch", "(", "Res", ".", "first", ")", "{", "default", ":", "break", ";", "case", "X86", "::", "AX", ":", "DestReg", "=", "X86", "::", "RAX", ";", "break", ";", "case", "X86", "::", "DX", ":", "DestReg", "=", "X86", "::", "RDX", ";", "break", ";", "case", "X86", "::", "CX", ":", "DestReg", "=", "X86", "::", "RCX", ";", "break", ";", "case", "X86", "::", "BX", ":", "DestReg", "=", "X86", "::", "RBX", ";", "break", ";", "case", "X86", "::", "SI", ":", "DestReg", "=", "X86" ]
LLVM	X86	CPP	code_generation	CPU	8,045	[ "bool", "X86InstrInfo", "::", "analyzeBranchPredicate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBranchPredicate", "&", "MBP", ",", "bool", "AllowModify", ")", "const", "{", "using", "namespace", "std", "::", "placeholders", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "SmallVector", "<", "MachineInstr", "", ",", "<NUM_LIT>", ">", "CondBranches", ";", "if", "(", "AnalyzeBranchImpl", "(", "MBB", ",", "MBP", ".", "TrueDest", ",", "MBP", ".", "FalseDest", ",", "Cond", ",", "CondBranches", ",", "AllowModify", ")", ")", "return", "true", ";", "if", "(", "Cond", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "true", ";", "assert", "(", "MBP", ".", "TrueDest", "&&", "<STR_LIT>", "expected!", "<STR_LIT>", ")", ";", "if", "(", "!", "MBP", ".", "FalseDest", ")", "MBP", ".", "FalseDest", "=", "MBB", ".", "getNextNode", "(", ")", ";", "const", "TargetRegisterInfo", "", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "MachineInstr", "", "ConditionDef", "=", "nullptr", ";", "bool", "SingleUseCondition", "=", "true", ";", "for", "(", "auto", "I", "=", "std", "::", "next", "(", "MBB", ".", "rbegin", "(", ")", ")", ",", "E", "=", "MBB", ".", "rend", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "modifiesRegister", "(", "X86", "::", "EFLAGS", ",", "TRI", ")", ")", "{", "ConditionDef", "=", "&", "", "I", ";", "break", ";", "}", "if", "(", "I", "->", "readsRegister", "(", "X86", "::", "EFLAGS", ",", "TRI", ")", ")", "SingleUseCondition", "=", "false", ";", "}", "if", "(", "!", "ConditionDef", ")", "return", "true", ";", "if", "(", "SingleUseCondition", ")", "{", "for", "(", "auto", "*", "Succ", ":", "MBB", ".", "successors", "(", ")", ")", "if", "(", "Succ", "->", "isLiveIn", "(", "X86", "::", "EFLAGS", ")", ")", "SingleUseCondition", "=", "false", ";", "}", "MBP", ".", "ConditionDef", "=", "ConditionDef", ";", "MBP", ".", "SingleUseCondition", "=", "SingleUseCondition", ";", "const", "unsigned", "TestOpcode", "=", "Subtarget", ".", "is64Bit", "(", ")", "?", "X86", "::", "TEST64rr", ":", "X86", "::", "TEST32rr", ";", "if", "(", "ConditionDef", "->", "getOpcode", "(", ")", "==", "TestOpcode", "&&", "ConditionDef", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "ConditionDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isIdenticalTo", "(", "ConditionDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "X86", "::", "COND_NE", "\|\|", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "X86", "::", "COND_E", ")", ")", "{", "MBP", ".", "LHS", "=", "ConditionDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MBP", ".", "RHS", "=", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ";", "MBP", ".", "Predicate", "=", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "X86", "::", "COND_NE", "?", "MachineBranchPredicate", "::", "PRED_NE", ":", "MachineBranchPredicate", "::", "PRED_EQ", ";", "return", "false", ";", "}", "return", "true", ";", "}" ]	[ "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", "and", "parse", "it", "into", "the", "MachineBranchPredicate", "structure", "if", "possible", "." ]
GCC	arm	CPP	code_generation	CPU	8,046	[ "char", "", "neon_output_logic_immediate", "(", "const", "char", "", "mnem", ",", "rtx", "", "op2", ",", "machine_mode", "mode", ",", "int", "inverse", ",", "int", "quad", ")", "{", "int", "width", ",", "is_valid", ";", "static", "char", "templ", "[", "<NUM_LIT>", "]", ";", "is_valid", "=", "neon_immediate_valid_for_logic", "(", "", "op2", ",", "mode", ",", "inverse", ",", "op2", ",", "&", "width", ")", ";", "gcc_assert", "(", "is_valid", "!=", "<NUM_LIT>", ")", ";", "if", "(", "quad", ")", "sprintf", "(", "templ", ",", "<STR_LIT>", "%s.i%d\\t%%q0, %%2", "<STR_LIT>", ",", "mnem", ",", "width", ")", ";", "else", "sprintf", "(", "templ", ",", "<STR_LIT>", "%s.i%d\\t%%P0, %%2", "<STR_LIT>", ",", "mnem", ",", "width", ")", ";", "return", "templ", ";", "}" ]	[ "Return", "a", "string", "suitable", "for", "output", "of", "Neon", "immediate", "logic", "operation", "MNEM", "." ]
LLVM	AArch64	TD	stmt_completion	CPU	8,047	[ ">", ";" ]	[ "def", "am_indexed7s128", ":", "ComplexPattern", "<", "i64", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "]" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,048	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "class", "Enc_e90a15", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	avr	MD	stmt_completion	MPU	8,049	[ ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "ALL4", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashiftrt", ":", "ALL4", "(", "match_operand", ":", "ALL4", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "REG_CC", ")" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	8,050	[ ";" ]	[ "buildBlockRefs", "(", "EA", ",", "RefM", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "for", "(", "auto", "I", "=", "MRI", ".", "livein_begin", "(", ")", ",", "E", "=", "MRI", ".", "livein_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "NodeAddr", "<", "PhiNode", "", ">", "PA", "=", "new", "Phi", "(", "EA", ")", ";", "RegisterRef", "RR", "=", "{", "I", "->", "first", ",", "<NUM_LIT>", "}", ";", "uint16_t", "PhiFlags", "=", "NodeAttrs", "::", "PhiRef", "\|", "NodeAttrs", "::", "Preserving", ";", "NodeAddr", "<", "DefNode", "", ">", "DA", "=", "new", "Def", "(", "PA", ",", "RR", ",", "PhiFlags", ")", ";", "PA", ".", "Addr", "->", "addMember", "(", "DA", ",", "", "this", ")", ";", "}", "BlockRefsMap", "PhiM", ";", "auto", "Blocks", "=", "Func", ".", "Addr", "->", "members", "(", "", "this", ")", ";", "for", "(", "NodeAddr", "<", "BlockNode", "", ">", "BA", ":", "Blocks", ")", "recordDefsForDF", "(", "PhiM", ",", "RefM", ",", "BA", ")", ";", "for", "(", "NodeAddr", "<", "BlockNode", "", ">", "BA", ":", "Blocks", ")", "buildPhis", "(", "PhiM", ",", "RefM", ",", "BA", ")", ";", "DefStackMap", "DM" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	8,051	[ "return", "SIMemOpInfo", "(", ")", ";" ]	[ "if", "(", "!", "(", "MI", "->", "mayLoad", "(", ")", "&&", "!", "MI", "->", "mayStore", "(", ")", ")", ")", "return", "std", "::", "nullopt", ";", "if", "(", "MI", "->", "getNumMemOperands", "(", ")", "==", "<NUM_LIT>", ")" ]
LLVM	Xtensa	CPP	stmt_completion	MPU	8,052	[ "R_XTENSA_CBRANCH12", ";" ]	[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "invalid fixup kind!", "<STR_LIT>", ")", ";", "case", "FK_SecRel_8", ":", "case", "FK_PCRel_4", ":", "case", "FK_SecRel_4", ":", "case", "FK_Data_8", ":", "case", "FK_Data_4", ":", "return", "ELF", "::", "R_XTENSA_NONE", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_XTENSA_JUMP18", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::" ]
LLVM	ARM64	TD	stmt_completion	CPU	8,053	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "scale", "{", "<NUM_LIT>", "}", "=" ]
GCC	i386	CPP	next_suggestion	CPU	8,054	[ "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ";" ]	[ "switch_to_section", "(", "get_section", "(", "<STR_LIT>", ".note.gnu.property", "<STR_LIT>", ",", "SECTION_NOTYPE", ",", "NULL", ")", ")", ";", "ASM_OUTPUT_ALIGN", "(", "asm_out_file", ",", "p2align", ")", ";", "fprintf", "(", "asm_out_file", ",", "ASM_LONG", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "ASM_LONG", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "ASM_LONG", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	8,055	[ ")", ")", "{" ]	[ "void", "SITargetLowering", "::", "allocateSpecialInputVGPRs", "(", "CCState", "&", "CCInfo", ",", "MachineFunction", "&", "MF", ",", "const", "SIRegisterInfo", "&", "TRI", ",", "SIMachineFunctionInfo", "&", "Info", ")", "const", "{", "const", "unsigned", "Mask", "=", "<NUM_LIT>", ";", "ArgDescriptor", "Arg", ";", "if", "(", "Info", ".", "hasWorkItemIDX", "(", ")", ")", "{", "Arg", "=", "allocateVGPR32Input", "(", "CCInfo", ",", "Mask", ")", ";", "Info", ".", "setWorkItemIDX", "(", "Arg", ")", ";", "}", "if", "(", "Info", ".", "hasWorkItemIDY", "(" ]
LLVM	ARM	CPP	stmt_completion	CPU	8,056	[ "RVLocs", ",", "Context", ")", ";" ]	[ "bool", "ARMTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMContext", "&", "Context", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "MF", "," ]
LLVM	Hexagon	CPP	code_generation	DSP	8,057	[ "SDValue", "HexagonTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "Op", ".", "getNode", "(", ")", "->", "dumpr", "(", "&", "DAG", ")", ";", "if", "(", "Opc", ">", "<STR_LIT>", "::", "<STR_LIT>", "&&", "Opc", "<", "<STR_LIT>", "::", "<STR_LIT>", ")", "errs", "(", ")", "<<", "<STR_LIT>", "Check for a non-legal type in this operation\\n", "<STR_LIT>", ";", "llvm_unreachable", "(", "<STR_LIT>", "Should not custom lower this!", "<STR_LIT>", ")", ";", "case", "ISD", "::", "CONCAT_VECTORS", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INSERT_SUBVECTOR", ":", "return", "LowerINSERT_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INSERT_VECTOR_ELT", ":", "return", "LowerINSERT_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_SUBVECTOR", ":", "return", "LowerEXTRACT_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_VECTOR_ELT", ":", "return", "LowerEXTRACT_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BUILD_VECTOR", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VECTOR_SHUFFLE", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SRA", ":", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "SRL", ":", "return", "LowerVECTOR_SHIFT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ConstantPool", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "JumpTable", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_RETURN", ":", "return", "LowerEH_RETURN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ATOMIC_FENCE", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGLOBALADDRESS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BlockAddress", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GLOBAL_OFFSET_TABLE", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "LOAD", ":", "return", "LowerLOAD", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SETCC", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VSELECT", ":", "return", "LowerVSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CTPOP", ":", "return", "LowerCTPOP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INLINEASM", ":", "return", "LowerINLINEASM", "(", "Op", ",", "DAG", ")", ";", "}", "}" ]	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	8,058	[ "}" ]	[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "SI Lower WWM Copies", "<STR_LIT>", ";" ]
GCC	aarch64	MD	program_repair	CPU	8,059	[ "<FIXS>", "return", "<STR_LIT>", "<FIXE>" ]	[ "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "aarch64_endian_lane_rtx", "(", "MODE", ">", "mode", ",", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<BUGS>", "return", "<STR_LIT>", "<BUGE>", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
GCC	rs6000	MD	program_repair	CPU	8,060	[ "<FIXS>", "<STR_LIT>", "<FIXE>", "<FIXS>", "rs6000_emit_minmax", "(", "operands", "[", "<NUM_LIT>", "]", ",", "UMAX", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "DONE", "<FIXE>", "<FIXS>", "<FIXE>" ]	[ "(", "minus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", ":", "SI", "(", "gt", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "minus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "CC", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "compare", ":", "CC", "(", "if_then_else", ":", "SI", "(", "gt", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "minus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_split", "[", "(", "set", "(", "match_operand", ":", "CC", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "compare", ":", "CC", "(", "if_then_else", ":", "SI", "(", "gt", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "minus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "if_then_else", ":", "SI", "(", "gt", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "minus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "compare", ":", "CC", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "CC", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "compare", ":", "CC", "(", "if_then_else", ":", "SI", "(", "gt", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "minus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", ":", "SI", "(", "gt", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "minus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_split", "[", "(", "set", "(", "match_operand", ":", "CC", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "compare", ":", "CC", "(", "if_then_else", ":", "SI", "(", "gt", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "minus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", ":", "SI", "(", "gt", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "minus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "if_then_else", ":", "SI", "(", "gt", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "minus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "compare", ":", "CC", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", ")", "<BUGE>", "(", "define_expand", "<STR_LIT>" ]
LLVM	X86	CPP	code_generation	CPU	8,061	[ "void", "X86RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected", "<STR_LIT>", ")", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "MachineInstr", "&", "MI", "=", "", "II", ";", "MachineFunction", "&", "MF", "=", "", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", "Instr doesn't have FrameIndex operand!", "<STR_LIT>", ")", ";", "}", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "unsigned", "BasePtr", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "bool", "AfterFPPop", "=", "Opc", "==", "X86", "::", "TAILJMPm64", "\|\|", "Opc", "==", "X86", "::", "TAILJMPm", ";", "if", "(", "needsStackRealignment", "(", "MF", ")", ")", "BasePtr", "=", "(", "FrameIndex", "<", "<NUM_LIT>", "?", "FramePtr", ":", "StackPtr", ")", ";", "else", "if", "(", "AfterFPPop", ")", "BasePtr", "=", "StackPtr", ";", "else", "BasePtr", "=", "(", "hasFP", "(", "MF", ")", "?", "FramePtr", ":", "StackPtr", ")", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "BasePtr", ",", "false", ")", ";", "int", "FIOffset", ";", "if", "(", "AfterFPPop", ")", "{", "const", "TargetFrameInfo", "&", "TFI", "=", "", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FIOffset", "=", "MFI", "->", "getObjectOffset", "(", "FrameIndex", ")", "-", "TFI", ".", "getOffsetOfLocalArea", "(", ")", ";", "}", "else", "FIOffset", "=", "getFrameIndexOffset", "(", "MF", ",", "FrameIndex", ")", ";", "if", "(", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "{", "int", "Offset", "=", "FIOffset", "+", "(", "int", ")", "(", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "}", "else", "{", "uint64_t", "Offset", "=", "FIOffset", "+", "(", "uint64_t", ")", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "getOffset", "(", ")", ";", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "setOffset", "(", "Offset", ")", ";", "}", "}" ]	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]
GCC	aarch64	MD	next_suggestion	CPU	8,062	[ "<STR_LIT>" ]	[ "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "GPI", "(", "ASHIFT", ":", "GPI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
GCC	mn10300	CPP	program_repair	MPU	8,063	[ "<FIXS>", "x", "=", "gen_rtx_SET", "(", "flags", ",", "x", ")", ";", "<FIXE>", "<FIXS>", "x", "=", "gen_rtx_SET", "(", "pc_rtx", ",", "x", ")", ";", "<FIXE>" ]	[ "flags", "=", "gen_rtx_REG", "(", "cmp_mode", ",", "CC_REG", ")", ";", "x", "=", "gen_rtx_COMPARE", "(", "cmp_mode", ",", "XEXP", "(", "cmp_op", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "cmp_op", ",", "<NUM_LIT>", ")", ")", ";", "<BUGS>", "x", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "flags", ",", "x", ")", ";", "<BUGE>", "emit_insn", "(", "x", ")", ";", "x", "=", "gen_rtx_fmt_ee", "(", "GET_CODE", "(", "cmp_op", ")", ",", "VOIDmode", ",", "flags", ",", "const0_rtx", ")", ";", "x", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "x", ",", "label_ref", ",", "pc_rtx", ")", ";", "<BUGS>", "x", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "pc_rtx", ",", "x", ")", ";", "<BUGE>", "emit_jump_insn", "(", "x", ")", ";", "}" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	8,064	[ "}" ]	[ "void", "PPCInstPrinter", "::", "printS5ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "char", "Value", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "Value", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Value", ")", ";", "O", "<<", "(", "int", ")", "Value", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	8,065	[ "}" ]	[ "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "(", "Subtarget", "->", "hasSSSE3", "(", ")", "&&", "(", "VT", "==", "MVT", "::", "v8i16", "\|\|", "VT", "==", "MVT", "::", "v4i32", ")", ")", "\|\|", "(", "Subtarget", "->", "hasAVX2", "(", ")", "&&", "(", "VT", "==", "MVT", "::", "v16i16", "\|\|", "VT", "==", "MVT", "::", "v8i32", ")", ")", ")", "&&", "isHorizontalBinOp", "(", "Op0", ",", "Op1", ",", "true", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "N", "->", "getDebugLoc", "(", ")", ",", "VT", ",", "Op0", ",", "Op1", ")", ";", "return", "OptimizeConditionalInDecrement", "(", "N", ",", "DAG", ")", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	8,066	[ "t2LDRHi8", ":" ]	[ "case", "ARM", "::", "t2LDRs", ":", "return", "ARM", "::", "t2LDRpci", ";", "case", "ARM", "::", "t2LDRB_POST", ":", "case", "ARM", "::", "t2LDRB_PRE", ":", "case", "ARM", "::", "t2LDRBi12", ":", "case", "ARM", "::", "t2LDRBi8", ":", "case", "ARM", "::", "t2LDRBs", ":", "return", "ARM", "::", "t2LDRBpci", ";", "case", "ARM", "::", "t2LDRH_POST", ":", "case", "ARM", "::", "t2LDRH_PRE", ":", "case", "ARM", "::", "t2LDRHi12", ":", "case", "ARM", "::" ]
GCC	arm	MD	stmt_completion	CPU	8,067	[ "UNSPEC_VMLAL_S", "UNSPEC_VMLAL_U", "]", ")" ]	[ "(", "define_int_iterator", "VMLAL", "[" ]
GCC	i386	MD	stmt_completion	CPU	8,068	[ "HI", "SI", "DI", "]", ")" ]	[ "(", "define_mode_iterator", "SWI1248x", "[", "QI" ]
GCC	ia64	MD	next_suggestion	CPU	8,069	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "CCI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "CCI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	8,070	[ "}" ]	[ "dbgs", "(", ")", "<<", "<STR_LIT>", "Module ", "<STR_LIT>", "<<", "(", "Changed", "?", "<STR_LIT>", "(modified)", "<STR_LIT>", ":", "<STR_LIT>", "(unchanged)", "<STR_LIT>", ")", "<<", "<STR_LIT>", " after HexagonVectorCombine\\n", "<STR_LIT>", "<<", "*", "F", ".", "getParent", "(", ")", ";", "}", "return", "Changed", ";" ]
GCC	arm	CPP	stmt_completion	CPU	8,071	[ "_", "a", ")", ";" ]	[ "return", "_", "_", "builtin_neon_vcvtnsv4hf", "(", "_" ]
LLVM	AArch64	CPP	next_suggestion	CPU	8,072	[ "}" ]	[ "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "", ">>", "AArch64InstrInfo", "::", "getSerializableBitmaskMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "AArch64II", ";", "static", "const", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "", ">", "TargetFlags", "[", "]", "=", "{", "{", "MO_GOT", ",", "<STR_LIT>", "aarch64-got", "<STR_LIT>", "}", ",", "{", "MO_NC", ",", "<STR_LIT>", "aarch64-nc", "<STR_LIT>", "}", ",", "{", "MO_TLS", ",", "<STR_LIT>", "aarch64-tls", "<STR_LIT>", "}", "}", ";", "return", "makeArrayRef", "(", "TargetFlags", ")", ";" ]
LLVM	X86	TD	program_repair	CPU	8,073	[ "<FIXS>", "(", "Op", "(", "f64", "(", "extractelt", "(", "v2f64", "VR128", ":", "$", "dst", ")", ",", "(", "iPTR", "<NUM_LIT>", ")", ")", ")", ",", "<FIXE>" ]	[ "let", "Predicates", "=", "[", "UseSSE2", "]", "in", "{", "def", ":", "Pat", "(", "v2f64", "(", "X86Movsd", "(", "v2f64", "VR128", ":", "$", "dst", ")", ",", "(", "v2f64", "(", "scalar_to_vector", "<BUGS>", "(", "Op", "(", "f64", "(", "vector_extract", "(", "v2f64", "VR128", ":", "$", "dst", ")", ",", "(", "iPTR", "<NUM_LIT>", ")", ")", ")", ",", "<BUGE>", "FR64", ":", "$", "src", ")", ")", ")", ")", ")", ",", "(", "!", "cast", "I", ">", "(", "OpcPrefix", "#", "SDrr_Int", ")", "v2f64", ":", "$", "dst", ",", "(", "COPY_TO_REGCLASS", "FR64", ":", "$", "src", ",", "VR128", ")", ")", ">", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	8,074	[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "DL", ",", "Op0", ".", "getValueType", "(", ")", ",", "ADC", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]	[ "if", "(", "SDNode", "", "C", "=", "DAG", ".", "isConstantIntBuildVectorOrConstantInt", "(", "Op", ")", ")", "{", "if", "(", "auto", "", "Cst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "C", ")", ")", "return", "!", "Cst", "->", "isOpaque", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "ISD", "::", "XOR", "&&", "IsNonOpaqueConstant", "(", "Op0", ")", "&&", "!", "isNullConstant", "(", "Op0", ")", "&&", "IsNonOpaqueConstant", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "Op1", "->", "hasOneUse", "(", ")", ")", "{", "EVT", "VT", "=", "Op0", ".", "getValueType", "(", ")", ";", "SDValue", "NewXor", "=", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "SDLoc", "(", "Op1", ")", ",", "VT", ",", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getNOT", "(", "SDLoc", "(", "Op1", ")", ",", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ")", ")", ";", "SDValue", "NewAdd", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "VT", ",", "Op0", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "VT", ",", "NewXor", ",", "NewAdd", ")", ";", "}", "if", "(", "SDValue", "V", "=", "combineSubABS", "(", "N", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "combineToHorizontalAddSub", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "Op1", "->", "hasOneUse", "(", ")", "&&", "X86", "::", "isZeroNode", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "assert", "(", "!", "Op1", "->", "hasAnyUseOfValue", "(", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Overflow bit in use", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "Op1", ")", ",", "Op1", "->", "getVTList", "(", ")", ",", "Op0", ",", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "Op1", "->", "hasOneUse", "(", ")", "&&", "!", "(", "X86", "::", "isZeroNode", "(", "Op0", ")", "&&", "X86", "::", "isZeroNode", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "{", "assert", "(", "!", "Op1", "->", "hasAnyUseOfValue", "(", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Overflow bit in use", "<STR_LIT>", ")", ";", "SDValue", "ADC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "Op1", ")", ",", "Op1", "->", "getVTList", "(", ")", ",", "Op0", ",", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]
GCC	h8300	MD	stmt_completion	MPU	8,075	[ "]", ")" ]	[ "(", "post_inc", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM	TD	stmt_completion	CPU	8,076	[ ".", "Vec", "MQPR", ":", "$", "Qm", ")", ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "VTI", ".", "Vec", "(", "int_arm_mve_vqmovn", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "Qd_src", ")", ",", "(", "InVTI", ".", "Vec", "MQPR", ":", "$", "Qm", ")", ",", "(", "i32", "outU", ")", ",", "(", "i32", "inU", ")", ",", "(", "i32", "top", ")", ")", ")", ",", "(", "VTI", ".", "Vec", "(", "Inst", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "Qd_src", ")", ",", "(", "InVTI" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	8,077	[ "Hexagon", "::", "STriw_GP_cNotPt_V4", ";" ]	[ "return", "!", "invertPredicate", "?", "Hexagon", "::", "LDriuh_indexed_cPt_V4", ":", "Hexagon", "::", "LDriuh_indexed_cNotPt_V4", ";", "case", "Hexagon", "::", "LDriuh_ae_indexed_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "LDriuh_indexed_cPt_V4", ":", "Hexagon", "::", "LDriuh_indexed_cNotPt_V4", ";", "case", "Hexagon", "::", "LDrih_indexed_shl_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "LDrih_indexed_shl_cPt_V4", ":", "Hexagon", "::", "LDrih_indexed_shl_cNotPt_V4", ";", "case", "Hexagon", "::", "LDriuh_indexed_shl_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "LDriuh_indexed_shl_cPt_V4", ":", "Hexagon", "::", "LDriuh_indexed_shl_cNotPt_V4", ";", "case", "Hexagon", "::", "LDriuh_ae_indexed_shl_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "LDriuh_indexed_shl_cPt_V4", ":", "Hexagon", "::", "LDriuh_indexed_shl_cNotPt_V4", ";", "case", "Hexagon", "::", "LDriw_indexed_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "LDriw_indexed_cPt_V4", ":", "Hexagon", "::", "LDriw_indexed_cNotPt_V4", ";", "case", "Hexagon", "::", "LDriw_indexed_shl_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "LDriw_indexed_shl_cPt_V4", ":", "Hexagon", "::", "LDriw_indexed_shl_cNotPt_V4", ";", "case", "Hexagon", "::", "LDrid_GP_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "LDrid_GP_cPt_V4", ":", "Hexagon", "::", "LDrid_GP_cNotPt_V4", ";", "case", "Hexagon", "::", "LDrib_GP_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "LDrib_GP_cPt_V4", ":", "Hexagon", "::", "LDrib_GP_cNotPt_V4", ";", "case", "Hexagon", "::", "LDriub_GP_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "LDriub_GP_cPt_V4", ":", "Hexagon", "::", "LDriub_GP_cNotPt_V4", ";", "case", "Hexagon", "::", "LDrih_GP_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "LDrih_GP_cPt_V4", ":", "Hexagon", "::", "LDrih_GP_cNotPt_V4", ";", "case", "Hexagon", "::", "LDriuh_GP_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "LDriuh_GP_cPt_V4", ":", "Hexagon", "::", "LDriuh_GP_cNotPt_V4", ";", "case", "Hexagon", "::", "LDriw_GP_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "LDriw_GP_cPt_V4", ":", "Hexagon", "::", "LDriw_GP_cNotPt_V4", ";", "case", "Hexagon", "::", "LDd_GP_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "LDd_GP_cPt_V4", ":", "Hexagon", "::", "LDd_GP_cNotPt_V4", ";", "case", "Hexagon", "::", "LDb_GP_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "LDb_GP_cPt_V4", ":", "Hexagon", "::", "LDb_GP_cNotPt_V4", ";", "case", "Hexagon", "::", "LDub_GP_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "LDub_GP_cPt_V4", ":", "Hexagon", "::", "LDub_GP_cNotPt_V4", ";", "case", "Hexagon", "::", "LDh_GP_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "LDh_GP_cPt_V4", ":", "Hexagon", "::", "LDh_GP_cNotPt_V4", ";", "case", "Hexagon", "::", "LDuh_GP_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "LDuh_GP_cPt_V4", ":", "Hexagon", "::", "LDuh_GP_cNotPt_V4", ";", "case", "Hexagon", "::", "LDw_GP_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "LDw_GP_cPt_V4", ":", "Hexagon", "::", "LDw_GP_cNotPt_V4", ";", "case", "Hexagon", "::", "POST_STbri", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "POST_STbri_cPt", ":", "Hexagon", "::", "POST_STbri_cNotPt", ";", "case", "Hexagon", "::", "STrib", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "STrib_cPt", ":", "Hexagon", "::", "STrib_cNotPt", ";", "case", "Hexagon", "::", "STrib_indexed", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "STrib_indexed_cPt", ":", "Hexagon", "::", "STrib_indexed_cNotPt", ";", "case", "Hexagon", "::", "STrib_imm_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "STrib_imm_cPt_V4", ":", "Hexagon", "::", "STrib_imm_cNotPt_V4", ";", "case", "Hexagon", "::", "STrib_indexed_shl_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "STrib_indexed_shl_cPt_V4", ":", "Hexagon", "::", "STrib_indexed_shl_cNotPt_V4", ";", "case", "Hexagon", "::", "POST_SThri", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "POST_SThri_cPt", ":", "Hexagon", "::", "POST_SThri_cNotPt", ";", "case", "Hexagon", "::", "STrih", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "STrih_cPt", ":", "Hexagon", "::", "STrih_cNotPt", ";", "case", "Hexagon", "::", "STrih_indexed", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "STrih_indexed_cPt", ":", "Hexagon", "::", "STrih_indexed_cNotPt", ";", "case", "Hexagon", "::", "STrih_imm_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "STrih_imm_cPt_V4", ":", "Hexagon", "::", "STrih_imm_cNotPt_V4", ";", "case", "Hexagon", "::", "STrih_indexed_shl_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "STrih_indexed_shl_cPt_V4", ":", "Hexagon", "::", "STrih_indexed_shl_cNotPt_V4", ";", "case", "Hexagon", "::", "POST_STwri", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "POST_STwri_cPt", ":", "Hexagon", "::", "POST_STwri_cNotPt", ";", "case", "Hexagon", "::", "STriw", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "STriw_cPt", ":", "Hexagon", "::", "STriw_cNotPt", ";", "case", "Hexagon", "::", "STriw_indexed", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "STriw_indexed_cPt", ":", "Hexagon", "::", "STriw_indexed_cNotPt", ";", "case", "Hexagon", "::", "STriw_indexed_shl_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "STriw_indexed_shl_cPt_V4", ":", "Hexagon", "::", "STriw_indexed_shl_cNotPt_V4", ";", "case", "Hexagon", "::", "STriw_imm_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "STriw_imm_cPt_V4", ":", "Hexagon", "::", "STriw_imm_cNotPt_V4", ";", "case", "Hexagon", "::", "POST_STdri", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "POST_STdri_cPt", ":", "Hexagon", "::", "POST_STdri_cNotPt", ";", "case", "Hexagon", "::", "STrid", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "STrid_cPt", ":", "Hexagon", "::", "STrid_cNotPt", ";", "case", "Hexagon", "::", "STrid_indexed", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "STrid_indexed_cPt", ":", "Hexagon", "::", "STrid_indexed_cNotPt", ";", "case", "Hexagon", "::", "STrid_indexed_shl_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "STrid_indexed_shl_cPt_V4", ":", "Hexagon", "::", "STrid_indexed_shl_cNotPt_V4", ";", "case", "Hexagon", "::", "STrid_GP_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "STrid_GP_cPt_V4", ":", "Hexagon", "::", "STrid_GP_cNotPt_V4", ";", "case", "Hexagon", "::", "STrib_GP_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "STrib_GP_cPt_V4", ":", "Hexagon", "::", "STrib_GP_cNotPt_V4", ";", "case", "Hexagon", "::", "STrih_GP_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "STrih_GP_cPt_V4", ":", "Hexagon", "::", "STrih_GP_cNotPt_V4", ";", "case", "Hexagon", "::", "STriw_GP_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "STriw_GP_cPt_V4", ":" ]
GCC	visium	CPP	next_suggestion	Virtual ISA	8,078	[ "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "gen_rtx_SET", "(", "op6", ",", "x", ")", ";" ]	[ "op5", "=", "gen_int_mode", "(", "val", ",", "SImode", ")", ";", "op8", "=", "const0_rtx", ";", "}", "else", "{", "op5", "=", "gen_lowpart", "(", "SImode", ",", "op2", ")", ";", "op8", "=", "gen_highpart", "(", "SImode", ",", "op2", ")", ";", "}", "if", "(", "op4", "==", "const0_rtx", ")", "pat", "=", "gen_negsi2_insn_set_carry", "(", "op3", ",", "op5", ")", ";", "else", "if", "(", "code", "==", "MINUS", ")", "pat", "=", "gen_subsi3_insn_set_carry", "(", "op3", ",", "op4", ",", "op5", ")", ";", "else", "pat", "=", "gen_addsi3_insn_set_carry", "(", "op3", ",", "op4", ",", "op5", ")", ";", "emit_insn", "(", "pat", ")", ";", "if", "(", "op8", "==", "const0_rtx", ")", "x", "=", "op7", ";", "else", "x", "=", "gen_rtx_fmt_ee", "(", "code", ",", "SImode", ",", "op7", ",", "op8", ")", ";", "flags", "=", "gen_rtx_REG", "(", "CCCmode", ",", "FLAGS_REGNUM", ")", ";", "x", "=", "gen_rtx_fmt_ee", "(", "code", ",", "SImode", ",", "x", ",", "gen_rtx_LTU", "(", "SImode", ",", "flags", ",", "const0_rtx", ")", ")", ";", "pat", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "<NUM_LIT>", ")", ")", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	8,079	[ "NegOne", ")", ";" ]	[ "}", "case", "Intrinsic", "::", "amdgcn_s_sendmsg", ":", "case", "Intrinsic", "::", "amdgcn_s_sendmsghalt", ":", "{", "unsigned", "NodeOp", "=", "(", "IntrinsicID", "==", "Intrinsic", "::", "amdgcn_s_sendmsg", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "Chain", "=", "copyToM0", "(", "DAG", ",", "Chain", ",", "DL", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Glue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "NodeOp", ",", "DL", ",", "MVT", "::", "Other", ",", "Chain", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Glue", ")", ";", "}", "case", "Intrinsic", "::", "amdgcn_init_exec", ":", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Other", ",", "Chain", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "case", "Intrinsic", "::", "amdgcn_init_exec_from_input", ":", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Other", ",", "Chain", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "EVT", "VT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "MachineMemOperand", "", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "VT", ".", "getStoreSize", "(", ")", ",", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Ops", ",", "VT", ",", "MMO", ")", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "const", "ConstantFPSDNode", "", "K", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Src", ")", ")", "{", "if", "(", "!", "K", "->", "isNegative", "(", ")", ")", "return", "Chain", ";", "SDValue", "NegOne", "=", "DAG", ".", "getTargetConstant", "(", "FloatToBits", "(", "-", "<NUM_LIT>", ")", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Other", ",", "Chain", "," ]
LLVM	Mips	CPP	stmt_completion	CPU	8,080	[ "R", ":" ]	[ "bool", "MipsDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "InlineAsm", "::", "ConstraintCode", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "switch", "(", "ConstraintID", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected asm memory constraint", "<STR_LIT>", ")", ";", "case", "InlineAsm", "::", "ConstraintCode", "::", "m", ":", "case", "InlineAsm", "::", "ConstraintCode", "::" ]
GCC	arm	MD	stmt_completion	CPU	8,081	[ "UNSPEC_VMLSL_S", "UNSPEC_VMLSL_U", "]", ")" ]	[ "(", "define_int_iterator", "VMLSL", "[" ]
GCC	i386	CPP	next_suggestion	CPU	8,082	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m128h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_fnmsub_sh", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128h", "_", "_", "W", ",", "_", "_", "m128h", "_", "_", "A", ",", "_", "_", "m128h", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128h", ")", "_", "_", "builtin_ia32_vfmaddsh3_maskz", "(", "(", "_", "_", "v8hf", ")", "_", "_", "W", ",", "-", "(", "_", "_", "v8hf", ")", "_", "_", "A", ",", "-", "(", "_", "_", "v8hf", ")", "_", "_", "B", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]
GCC	i386	MD	next_suggestion	CPU	8,083	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]
LLVM	ARM	CPP	next_suggestion	CPU	8,084	[ "if", "(", "Regs", "[", "<NUM_LIT>", "]", "==", "ARM", "::", "PC", ")", "Regs", "[", "<NUM_LIT>", "]", "=", "ARM", "::", "LR", ";" ]	[ "if", "(", "Reg", "==", "ARM", "::", "LR", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "STI", ".", "hasV5TOps", "(", ")", ")", "{", "Reg", "=", "ARM", "::", "PC", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "ARM", "::", "t2LDMIA_RET", ":", "ARM", "::", "LDMIA_RET", ";", "DeleteRet", "=", "true", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "<NUM_LIT>", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "<NUM_LIT>", "\|\|", "LdrOpc", "==", "<NUM_LIT>", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "ARM", "::", "SP", ")", ".", "addReg", "(", "ARM", "::", "SP", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "{", "MIB", "->", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{" ]
GCC	i386	MD	next_suggestion	CPU	8,085	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
LLVM	SPIRV	CPP	program_repair	Virtual ISA	8,086	[ "<FIXS>", "bool", "IsExtendedInts", "=", "ST", ".", "canUseExtension", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "SPV_INTEL_arbitrary_precision_integers", ")", "\|\|", "ST", ".", "canUseExtension", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "SPV_KHR_bit_instructions", ")", ";", "auto", "extendedScalarsAndVectors", "=", "[", "IsExtendedInts", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "const", "LLT", "Ty", "=", "Query", ".", "Types", "[", "<NUM_LIT>", "]", ";", "return", "IsExtendedInts", "&&", "Ty", ".", "isValid", "(", ")", "&&", "!", "Ty", ".", "isPointerOrPointerVector", "(", ")", ";", "}", ";", "auto", "extendedScalarsAndVectorsProduct", "=", "[", "IsExtendedInts", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "const", "LLT", "Ty1", "=", "Query", ".", "Types", "[", "<NUM_LIT>", "]", ",", "Ty2", "=", "Query", ".", "Types", "[", "<NUM_LIT>", "]", ";", "return", "IsExtendedInts", "&&", "Ty1", ".", "isValid", "(", ")", "&&", "Ty2", ".", "isValid", "(", ")", "&&", "!", "Ty1", ".", "isPointerOrPointerVector", "(", ")", "&&", "!", "Ty2", ".", "isPointerOrPointerVector", "(", ")", ";", "}", ";", "auto", "extendedPtrsScalarsAndVectors", "=", "[", "IsExtendedInts", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "const", "LLT", "Ty", "=", "Query", ".", "Types", "[", "<NUM_LIT>", "]", ";", "return", "IsExtendedInts", "&&", "Ty", ".", "isValid", "(", ")", ";", "}", ";", "<FIXE>" ]	[ "p2", ",", "p3", ",", "p4", ",", "p5", ",", "p6", "}", ";", "auto", "allPtrs", "=", "{", "p0", ",", "p1", ",", "p2", ",", "p3", ",", "p4", ",", "p5", ",", "p6", "}", ";", "<BUGS>", "auto", "allWritablePtrs", "=", "{", "p0", ",", "p1", ",", "p3", ",", "p4", ",", "p5", ",", "p6", "}", ";", "<BUGE>", "for", "(", "auto", "Opc", ":", "TypeFoldingSupportingOpcs", ")", "getActionDefinitionsBuilder", "(", "Opc", ")", ".", "custom", "(", ")", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	8,087	[ "TPOff", "=", "LowerELFTLSDescCallSeq", "(", "SymAddr", ",", "DL", ",", "DAG", ")", ";" ]	[ "}", "else", "if", "(", "Model", "==", "TLSModel", "::", "InitialExec", ")", "{", "TPOff", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "TPOff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TPOff", ")", ";", "}", "else", "if", "(", "Model", "==", "TLSModel", "::", "LocalDynamic", ")", "{", "AArch64FunctionInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "MFI", "->", "incNumLocalDynamicTLSAccesses", "(", ")", ";", "SDValue", "SymAddr", "=", "DAG", ".", "getTargetExternalSymbol", "(", "<STR_LIT>", "_TLS_MODULE_BASE_", "<STR_LIT>", ",", "PtrVT", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "TPOff", "=", "LowerELFTLSDescCallSeq", "(", "SymAddr", ",", "DL", ",", "DAG", ")", ";", "SDValue", "HiVar", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "MVT", "::", "i64", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "\|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "SDValue", "LoVar", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "MVT", "::", "i64", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "\|", "<STR_LIT>", "::", "<STR_LIT>", "\|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "TPOff", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TPOff", ",", "HiVar", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ",", "<NUM_LIT>", ")", ";", "TPOff", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TPOff", ",", "LoVar", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Model", "==", "TLSModel", "::", "GeneralDynamic", ")", "{", "SDValue", "SymAddr", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]
GCC	i386	MD	stmt_completion	CPU	8,088	[ "<NUM_LIT>", ":" ]	[ "[", "(", "set", "(", "match_operand", ":", "SWI1248x", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SWI1248x", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "SET_SRC", "(", "PATTERN", "(", "insn", ")", ")", "switch", "(", "which_alternative", ")", "{", "case" ]
GCC	i386	MD	next_suggestion	CPU	8,089	[ "}", ")" ]	[ "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "if", "(", "TARGET_CLD", ")", "ix86_optimize_mode_switching", "[", "X86_DIRFLAG", "]", "=", "<NUM_LIT>" ]
LLVM	AArch64	CPP	program_repair	CPU	8,090	[ "<FIXS>", "MFI", "->", "setObjectAlignment", "(", "RPI", ".", "FrameIdx", ",", "<NUM_LIT>", ")", ";", "AFI", "->", "setCalleeSaveStackHasFreeSpace", "(", "true", ")", ";", "<FIXE>" ]	[ "Offset", "-=", "<NUM_LIT>", ";", "assert", "(", "MFI", "->", "getObjectAlignment", "(", "RPI", ".", "FrameIdx", ")", "<=", "<NUM_LIT>", ")", ";", "<BUGS>", "MFI", "->", "setObjectSize", "(", "RPI", ".", "FrameIdx", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "}", "elseOffset", "-=", "RPI", ".", "isPaired", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "assert", "(", "Offset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ";" ]
LLVM	PIC16	CPP	next_suggestion	MPU	8,091	[ "}" ]	[ "RegisterTargetMachine", "<", "PIC16TargetMachine", ">", "X", "(", "ThePIC16Target", ")", ";", "RegisterAsmInfo", "<", "PIC16MCAsmInfo", ">", "A", "(", "ThePIC16Target", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	8,092	[ ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>" ]
LLVM	AArch64	CPP	next_suggestion	CPU	8,093	[ "}" ]	[ "if", "(", "!", "mayTailCallThisCC", "(", "CalleeCC", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "Function", "", "CallerF", "=", "MF", ".", "getFunction", "(", ")", ";", "CallingConv", "::", "ID", "CallerCC", "=", "CallerF", "->", "getCallingConv", "(", ")", ";", "bool", "CCMatch", "=", "CallerCC", "==", "CalleeCC", ";", "for", "(", "Function", "::", "const_arg_iterator", "i", "=", "CallerF", "->", "arg_begin", "(", ")", ",", "e", "=", "CallerF", "->", "arg_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "i", "->", "hasByValAttr", "(", ")", ")", "return", "false", ";", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", "return", "canGuaranteeTCO", "(", "CalleeCC", ")", "&&", "CCMatch", ";", "if", "(", "GlobalAddressSDNode", "", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "const", "Triple", "&", "TT", "=", "getTargetMachine", "(", ")", ".", "getTargetTriple", "(", ")", ";", "if", "(", "GV", "->", "hasExternalWeakLinkage", "(", ")", "&&", "(", "!", "TT", ".", "isOSWindows", "(", ")", "\|\|", "TT", ".", "isOSBinFormatELF", "(", ")", "\|\|", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", ")", "return", "false", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,094	[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
GCC	alpha	MD	program_repair	MPU	8,095	[ "<FIXS>", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "use", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "]", "<FIXE>", "<FIXS>", "(", "call", "(", "mem", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "call", "(", "mem", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGS>", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "call", "(", "mem", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>" ]
LLVM	M88k	TD	program_repair	MPU	8,096	[ "<FIXS>", "uint64_t", "Val", "=", "countr_zero", "(", "Imm", ".", "getZExtValue", "(", ")", ")", "&", "<NUM_LIT>", ";", "<FIXE>" ]	[ "def", "CTZ", ":", "SDNodeXForm", "imm", ",", "[", "{", "<BUGS>", "uint64_t", "Val", "=", "countTrailingZeros", "(", "Imm", ".", "getZExtValue", "(", ")", ")", "&", "<NUM_LIT>", ";", "<BUGE>", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "Val", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i8", ")", ";", "}", "]", ">", ";", "def", ":", "GICustomOperandRenderer", "<STR_LIT>", ">", ",", "GISDNodeXFormEquiv", "CTZ", ">", ";" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	8,097	[ "ByteSize", "*", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";" ]	[ "unsigned", "Multiple", "=", "ByteSize", "/", "EltSize", ";", "SDValue", "UniquedVals", "[", "<NUM_LIT>", "]", ";", "assert", "(", "Multiple", ">", "<NUM_LIT>", "&&", "Multiple", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", "How can this happen?", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "N", "->", "getOperand", "(", "i", ")", ".", "isUndef", "(", ")", ")", "continue", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "i", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "UniquedVals", "[", "i", "&", "(", "Multiple", "-", "<NUM_LIT>", ")", "]", ".", "getNode", "(", ")", ")", "UniquedVals", "[", "i", "&", "(", "Multiple", "-", "<NUM_LIT>", ")", "]", "=", "N", "->", "getOperand", "(", "i", ")", ";", "else", "if", "(", "UniquedVals", "[", "i", "&", "(", "Multiple", "-", "<NUM_LIT>", ")", "]", "!=", "N", "->", "getOperand", "(", "i", ")", ")", "return", "SDValue", "(", ")", ";", "}", "bool", "LeadingZero", "=", "true", ";", "bool", "LeadingOnes", "=", "true", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Multiple", "-", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "!", "UniquedVals", "[", "i", "]", ".", "getNode", "(", ")", ")", "continue", ";", "LeadingZero", "&=", "isNullConstant", "(", "UniquedVals", "[", "i", "]", ")", ";", "LeadingOnes", "&=", "isAllOnesConstant", "(", "UniquedVals", "[", "i", "]", ")", ";", "}", "if", "(", "LeadingZero", ")", "{", "if", "(", "!", "UniquedVals", "[", "Multiple", "-", "<NUM_LIT>", "]", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", "::", "i32", ")", ";", "int", "Val", "=", "cast", "<", "ConstantSDNode", ">", "(", "UniquedVals", "[", "Multiple", "-", "<NUM_LIT>", "]", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Val", "<", "<NUM_LIT>", ")", "return", "DAG", ".", "getTargetConstant", "(", "Val", ",", "SDLoc", "(", "N", ")", ",", "MVT", "::", "i32", ")", ";", "}", "if", "(", "LeadingOnes", ")", "{", "if", "(", "!", "UniquedVals", "[", "Multiple", "-", "<NUM_LIT>", "]", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getTargetConstant", "(", "~", "<NUM_LIT>", "U", ",", "SDLoc", "(", "N", ")", ",", "MVT", "::", "i32", ")", ";", "int", "Val", "=", "cast", "<", "ConstantSDNode", ">", "(", "UniquedVals", "[", "Multiple", "-", "<NUM_LIT>", "]", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "Val", ">=", "-", "<NUM_LIT>", ")", "return", "DAG", ".", "getTargetConstant", "(", "Val", ",", "SDLoc", "(", "N", ")", ",", "MVT", "::", "i32", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "N", "->", "getOperand", "(", "i", ")", ".", "isUndef", "(", ")", ")", "continue", ";", "if", "(", "!", "OpVal", ".", "getNode", "(", ")", ")", "OpVal", "=", "N", "->", "getOperand", "(", "i", ")", ";", "else", "if", "(", "OpVal", "!=", "N", "->", "getOperand", "(", "i", ")", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "!", "OpVal", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "ValSizeInBytes", "=", "EltSize", ";", "uint64_t", "Value", "=", "<NUM_LIT>", ";", "if", "(", "ConstantSDNode", "", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "OpVal", ")", ")", "{", "Value", "=", "CN", "->", "getZExtValue", "(", ")", ";", "}", "else", "if", "(", "ConstantFPSDNode", "", "CN", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "OpVal", ")", ")", "{", "assert", "(", "CN", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "f32", "&&", "<STR_LIT>", "Only one legal FP vector type!", "<STR_LIT>", ")", ";", "Value", "=", "FloatToBits", "(", "CN", "->", "getValueAPF", "(", ")", ".", "convertToFloat", "(", ")", ")", ";", "}", "if", "(", "ValSizeInBytes", "<", "ByteSize", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "APInt", "(", "ValSizeInBytes", "*", "<NUM_LIT>", ",", "Value", ")", ".", "isSplat", "(" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,098	[ "}" ]	[ "def", "A2_tfrpt", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "PredNewRel", "{", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>", ";" ]
GCC	rs6000	CPP	next_suggestion	CPU	8,099	[ "return", "(", "x", ".", "l", "[", "<NUM_LIT>", "]", ")", ";" ]	[ "long", "long", "l", "[", "<NUM_LIT>", "]", ";", "}", "x", ";", "x", ".", "q", "=", "q", ";" ]

GCC

xtensa

MD

stmt_completion

MPU

8,000

[ "\t", "<STR_LIT>", ")" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]

LLVM

ARM

TD

stmt_completion

CPU

8,001

[ ">", ";" ]

[ "def", "IsNaCl", ":", "Predicate", "<", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,002

[ "let", "accessSize", "=", "ByteAccess", ";" ]

[ "def", "L2_loadalignb_pbr", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Ryy32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Ryy32in", ",", "IntRegs", ":", "$", "Rx32in", ",", "ModRegs", ":", "$", "Mu2", ")", ",", "<STR_LIT>", ",", "tc_3c76b0ff", ",", "TypeLD", ">", ",", "Enc_1f5d8f", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";" ]

GCC

s390

CPP

stmt_completion

MPU

8,003

[ "force_reg", "(", "target_mode", ",", "els", ")", ";" ]

[ "if", "(", "res", "!=", "target", ")", "emit_move_insn", "(", "target", ",", "res", ")", ";", "return", ";", "}", "else", "if", "(", "all_ones_operand", "(", "negop", ",", "target_mode", ")", ")", "{", "rtx", "res", "=", "expand_simple_binop", "(", "cmp_mode", ",", "ASHIFTRT", ",", "cmp_op1", ",", "GEN_INT", "(", "shift", ")", ",", "target", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "if", "(", "res", "!=", "target", ")", "emit_move_insn", "(", "target", ",", "res", ")", ";", "return", ";", "}", "}", "result_mode", "=", "mode_for_vector", "(", "int_mode_for_mode", "(", "GET_MODE_INNER", "(", "cmp_mode", ")", ")", ",", "GET_MODE_NUNITS", "(", "cmp_mode", ")", ")", ";", "result_target", "=", "gen_reg_rtx", "(", "result_mode", ")", ";", "if", "(", "!", "REG_P", "(", "cmp_op1", ")", ")", "cmp_op1", "=", "force_reg", "(", "GET_MODE", "(", "cmp_op1", ")", ",", "cmp_op1", ")", ";", "if", "(", "!", "REG_P", "(", "cmp_op2", ")", ")", "cmp_op2", "=", "force_reg", "(", "GET_MODE", "(", "cmp_op2", ")", ",", "cmp_op2", ")", ";", "s390_expand_vec_compare", "(", "result_target", ",", "cond", ",", "cmp_op1", ",", "cmp_op2", ")", ";", "if", "(", "all_ones_operand", "(", "then", ",", "GET_MODE", "(", "then", ")", ")", "&&", "const0_operand", "(", "els", ",", "GET_MODE", "(", "els", ")", ")", ")", "{", "emit_move_insn", "(", "target", ",", "gen_rtx_SUBREG", "(", "target_mode", ",", "result_target", ",", "<NUM_LIT>", ")", ")", ";", "return", ";", "}", "if", "(", "!", "REG_P", "(", "then", ")", ")", "then", "=", "force_reg", "(", "target_mode", ",", "then", ")", ";", "if", "(", "!", "REG_P", "(", "els", ")", ")", "els", "=" ]

LLVM

AArch64

TD

next_suggestion

CPU

8,004

[ "string", "Name", "=", "name", ";" ]

[ "class", "IC", "<", "string", "name", ",", "bits", "<", "<NUM_LIT>", ">", "op1", ",", "bits", "<", "<NUM_LIT>", ">", "crn", ",", "bits", "<", "<NUM_LIT>", ">", "crm", ",", "bits", "<", "<NUM_LIT>", ">", "op2", ",", "bit", "needsreg", ">", ":", "SearchableTable", "{", "let", "SearchableFields", "=", "[", "<STR_LIT>", ",", "<STR_LIT>", "]", ";", "let", "EnumValueField", "=", "<STR_LIT>", ";" ]

LLVM

ARM64

TD

stmt_completion

CPU

8,005

[ ";" ]

[ "return", "(", "(", "uint64_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=", "VectorIndexSOperand", ";", "let", "PrintMethod", "=", "<STR_LIT>" ]

GCC

ia64

CPP

stmt_completion

CPU

8,006

[ "(", "FE_NONIEEE_ENV", ")", ")", ";" ]

[ "static", "void", "_", "_", "attribute__", "(", "(", "constructor", ")", ")", "_", "_", "ia64_set_fast_math", "(", "void", ")", "{", "_", "_", "asm__", "_", "_", "volatile__", "(", "<STR_LIT>", "mov.m ar.fpsr=%0", "<STR_LIT>", ":", ":", "<STR_LIT>", "r", "<STR_LIT>" ]

LLVM

AArch64

CPP

next_suggestion

CPU

8,007

[ "}" ]

[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "NewABD", ")", ";", "}", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "isFixedLengthVector", "(", ")", "&&", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SIGN_EXTEND", "&&", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SETCC", ")", "return", "performSignExtendSetCCCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "return", "SDValue", "(", ")", ";" ]

GCC

aarch64

MD

next_suggestion

CPU

8,008

[ "(", "DI", "<STR_LIT>", ")", "(", "DF", "<STR_LIT>", ")", "]", ")" ]

[ "(", "V4HF", "<STR_LIT>", ")", "(", "V8HF", "<STR_LIT>", ")", "(", "V2SF", "<STR_LIT>", ")", "(", "V4SF", "<STR_LIT>", ")", "(", "V1DF", "<STR_LIT>", ")", "(", "V2DF", "<STR_LIT>", ")" ]

LLVM

Sparc

TD

program_repair

CPU

8,009

[ "<FIXS>", "(", "ins", "I64Regs", ":", "$", "rs1", ",", "I64Regs", ":", "$", "rs2", ",", "TailRelocSymTLSAdd", ":", "$", "sym", ")", ",", "<FIXE>" ]

[ "defm", "SUBX", ":", "F3_12", "<STR_LIT>", ",", "<NUM_LIT>", ",", "sub", ",", "I64Regs", ",", "i64", ",", "i64imm", ">", ";", "def", "TLS_ADDXrr", ":", "F3_1", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "I64Regs", ":", "$", "rd", ")", ",", "<BUGS>", "(", "ins", "I64Regs", ":", "$", "rs1", ",", "I64Regs", ":", "$", "rs2", ",", "TLSSym", ":", "$", "sym", ")", ",", "<BUGE>", "<STR_LIT>", ",", "[", "(", "set", "i64", ":", "$", "rd", ",", "(", "tlsadd", "i64", ":", "$", "rs1", ",", "i64", ":", "$", "rs2", ",", "tglobaltlsaddr", ":", "$", "sym", ")", ")", "]", ">", ";" ]

LLVM

BPF

CPP

code_generation

Virtual ISA

8,010

[ "int", "getIntImmCost", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "if", "(", "Imm", ".", "getBitWidth", "(", ")", "<=", "<NUM_LIT>", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getSExtValue", "(", ")", ")", ")", "return", "TTI", "::", "TCC_Free", ";", "return", "TTI", "::", "TCC_Basic", ";", "}" ]

[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]

GCC

s390

MD

stmt_completion

MPU

8,011

[ ")", "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

spu

MD

stmt_completion

MPU

8,012

[ ")", ")", ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "ior", "(", "not", "(", "match_code", "<STR_LIT>", ")", ")", "(", "match_test", "<STR_LIT>" ]

GCC

spu

MD

next_suggestion

MPU

8,013

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "(", "zero_extend", ":", "V4SI", "(", "vec_select", ":", "V4HI", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,014

[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";" ]

LLVM

VE

CPP

next_suggestion

CPU

8,015

[ "computeRegisterProperties", "(", "Subtarget", "->", "getRegisterInfo", "(", ")", ")", ";" ]

[ "setOperationAction", "(", "ISD", "::", "ROTL", ",", "IntVT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ROTR", ",", "IntVT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BSWAP", ",", "IntVT", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "CTLZ", ",", "IntVT", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "CTPOP", ",", "IntVT", ",", "Legal", ")", ";", "LegalizeAction", "Act", "=", "(", "IntVT", "==", "MVT", "::", "i32", ")", "?", "Promote", ":", "Legal", ";", "setOperationAction", "(", "ISD", "::", "BITREVERSE", ",", "IntVT", ",", "Act", ")", ";", "}", "setOperationAction", "(", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "i32", ",", "Promote", ")", ";", "setOperationAction", "(", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "i32", ",", "Promote", ")", ";", "setOperationAction", "(", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "for", "(", "MVT", "FPVT", ":", "MVT", "::", "fp_valuetypes", "(", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "FP16_TO_FP", ",", "FPVT", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FP_TO_FP16", ",", "FPVT", ",", "Expand", ")", ";", "}", "setStackPointerRegisterToSaveRestore", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "setMinFunctionAlignment", "(", "Align", "(", "<NUM_LIT>", ")", ")", ";", "setMinStackArgumentAlignment", "(", "Align", "(", "<NUM_LIT>", ")", ")", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

8,016

[ "}" ]

[ "bool", "isVectorIndex32", "(", ")", "const", "{", "return", "isVectorIndexInRange", "<", "<NUM_LIT>", ">", "(", ")", ";" ]

LLVM

ARM64

CPP

stmt_completion

CPU

8,017

[ "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

[ "if", "(", "TM", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Static", "&&", "GV", "->", "hasDefaultVisibility", "(", ")", ")", "{", "if", "(", "isTargetMachO", "(", ")", ")", "return", "(", "isDecl", "||", "GV", "->", "isWeakForLinker", "(", ")", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "return", "GV", "->", "hasLocalLinkage", "(", ")", "?", "<STR_LIT>", "::" ]

GCC

sparc

MD

stmt_completion

CPU

8,018

[ "<STR_LIT>", ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>" ]

GCC

mips

MD

stmt_completion

CPU

8,019

[ "<STR_LIT>", ")", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]

GCC

rs6000

MD

program_repair

CPU

8,020

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn_and_split", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float", ":", "DF", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "sign_extend", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]

GCC

loongarch

CPP

next_suggestion

CPU

8,021

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m256i", "_", "_", "lasx_xvmaddwod_d_wu_w", "(", "_", "_", "m256i", "_", "<NUM_LIT>", ",", "_", "_", "m256i", "_", "<NUM_LIT>", ",", "_", "_", "m256i", "_", "<NUM_LIT>", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_lasx_xvmaddwod_d_wu_w", "(", "(", "v4i64", ")", "_", "<NUM_LIT>", ",", "(", "v8u32", ")", "_", "<NUM_LIT>", ",", "(", "v8i32", ")", "_", "<NUM_LIT>", ")", ";" ]

GCC

powerpcspe

MD

stmt_completion

CPU

8,022

[ "]", ")" ]

[ "(", "match_operand", ":", "SFDF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

BPF

TD

stmt_completion

Virtual ISA

8,023

[ ">", ";" ]

[ "def", "BPF_RSH", ":", "BPFArithOp", "<", "<NUM_LIT>" ]

LLVM

Z80

CPP

stmt_completion

MPU

8,024

[ ")", ";" ]

[ "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "== ", "<STR_LIT>", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "dbgs", "(", ")", "<<", "'", "\\n", "'", ")", ";", "Node", "->", "setNodeId", "(", "-", "<NUM_LIT>" ]

LLVM

AArch64

TD

stmt_completion

CPU

8,025

[ ")", ",", "MVT", ":", ":", "i64", ")", ";" ]

[ "def", "UImmS4XForm", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getZExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "UImmS8XForm", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getZExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N" ]

GCC

avr

CPP

stmt_completion

MPU

8,026

[ "<STR_LIT>", "\\\"\\n", "<STR_LIT>", ")", ";" ]

[ "case", "<NUM_LIT>", ":", "fprintf", "(", "file", ",", "<STR_LIT>", "\\\\%03o", "<STR_LIT>", ",", "ch", ")", ";", "break", ";", "default", ":", "putc", "(", "'", "\\\\', file);", "putc", "(", "escape", ",", "file", ")", ";", "break", ";", "}", "}", "fprintf", "(", "file", "," ]

GCC

vax

MD

next_suggestion

CPU

8,027

[ "(", "clobber", "(", "reg", ":", "CC", "VAX_PSL_REGNUM", ")", ")", "]", ")", "]" ]

[ "(", "plus", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]

LLVM

VE

CPP

next_suggestion

CPU

8,028

[ "}" ]

[ "EVT", "VETargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "return", "MVT", "::", "i32", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

8,029

[ "}" ]

[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "<STR_LIT>", " is a then phi reg\\n", "<STR_LIT>", ")", ";", "ThenDefs", ".", "push_back", "(", "&", "DefOpnd", ")", ";", "return", ";", "}", "}", "}", "}", "if", "(", "Defs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "auto", "Loop", "=", "LoopInfo", "->", "getLoopFor", "(", "Defs", "[", "<NUM_LIT>", "]", "->", "getParent", "(", ")", ")", ";", "if", "(", "!", "Loop", ")", "return", ";", "bool", "IsLoopExit", "=", "false", ";", "for", "(", "auto", "&", "Use", ":", "MRI", "->", "use_instructions", "(", "Reg", ")", ")", "{", "auto", "UseBlock", "=", "Use", ".", "getParent", "(", ")", ";", "if", "(", "Loop", "->", "contains", "(", "UseBlock", ")", ")", "continue", ";", "IsLoopExit", "=", "true", ";", "while", "(", "auto", "Parent", "=", "Loop", "->", "getParentLoop", "(", ")", ")", "{", "if", "(", "Parent", "->", "contains", "(", "UseBlock", ")", ")", "break", ";", "Loop", "=", "Parent", ";", "}", "}", "if", "(", "!", "IsLoopExit", ")", "return", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "<STR_LIT>", " is a loop exit reg with loop header at ", "<STR_LIT>", "<<", "<STR_LIT>", "bb.", "<STR_LIT>", "<<", "Loop", "->", "getHeader", "(", ")", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "LoopExitDefs", ".", "push_back", "(", "std", "::", "pair", "<", "MachineOperand", "*", ",", "MachineLoop", "*", ">", "(", "&", "DefOpnd", ",", "Loop", ")", ")", ";", "return", ";", "}", "if", "(", "!", "MRI", "->", "hasOneUse", "(", "Reg", ")", ")", "return", ";", "auto", "UseBlock", "=", "MRI", "->", "use_begin", "(", "Reg", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "auto", "Loop", "=", "LoopInfo", "->", "getLoopFor", "(", "UseBlock", ")", ";", "if", "(", "!", "Loop", "||", "Loop", "->", "getHeader", "(", ")", "!=", "UseBlock", "||", "Loop", "->", "contains", "(", "Defs", "[", "<NUM_LIT>", "]", "->", "getParent", "(", ")", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "<STR_LIT>", " is multi-def but single use not in loop header\\n", "<STR_LIT>", ")", ";", "return", ";", "}", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "Defs", ".", "size", "(", ")", ";", "++", "I", ")", "{", "if", "(", "!", "Loop", "->", "contains", "(", "Defs", "[", "I", "]", "->", "getParent", "(", ")", ")", ")", "return", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "<STR_LIT>", " is a loop phi reg with loop header at ", "<STR_LIT>", "<<", "<STR_LIT>", "bb.", "<STR_LIT>", "<<", "Loop", "->", "getHeader", "(", ")", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "LoopPhiDefs", ".", "push_back", "(", "std", "::", "pair", "<", "MachineOperand", "*", ",", "MachineLoop", "*", ">", "(", "&", "DefOpnd", ",", "Loop", ")", ")", ";" ]

LLVM

ARM64

TD

next_suggestion

CPU

8,030

[ "let", "DiagnosticType", "=", "<STR_LIT>", ";" ]

[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";" ]

GCC

tilegx

MD

next_suggestion

VLIW

8,031

[ "(", "smax", "<STR_LIT>", ")" ]

[ "(", "ne", "<STR_LIT>", ")", "(", "lt", "<STR_LIT>", ")", "(", "ltu", "<STR_LIT>", ")", "(", "le", "<STR_LIT>", ")", "(", "leu", "<STR_LIT>", ")", "(", "minus", "<STR_LIT>", ")", "(", "plus", "<STR_LIT>", ")", "(", "mult", "<STR_LIT>", ")", "(", "smin", "<STR_LIT>", ")", "(", "umin", "<STR_LIT>", ")" ]

GCC

avr

MD

next_suggestion

MPU

8,032

[ "<STR_LIT>" ]

[ "(", "match_operand", ":", "ALL2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,033

[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

CPP

code_generation

DSP

8,034

[ "std", "::", "optional", "<", "unsigned", ">", "HexagonInstrInfo", "::", "getOperandLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "MachineInstr", "&", "DefMI", ",", "unsigned", "DefIdx", ",", "const", "MachineInstr", "&", "UseMI", ",", "unsigned", "UseIdx", ")", "const", "{", "const", "HexagonRegisterInfo", "&", "HRI", "=", "*", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineOperand", "&", "DefMO", "=", "DefMI", ".", "getOperand", "(", "DefIdx", ")", ";", "if", "(", "DefMO", ".", "isReg", "(", ")", "&&", "DefMO", ".", "getReg", "(", ")", ".", "isPhysical", "(", ")", ")", "{", "if", "(", "DefMO", ".", "isImplicit", "(", ")", ")", "{", "for", "(", "MCPhysReg", "SR", ":", "HRI", ".", "superregs", "(", "DefMO", ".", "getReg", "(", ")", ")", ")", "{", "int", "Idx", "=", "DefMI", ".", "findRegisterDefOperandIdx", "(", "SR", ",", "&", "HRI", ",", "false", ",", "false", ")", ";", "if", "(", "Idx", "!=", "-", "<NUM_LIT>", ")", "{", "DefIdx", "=", "Idx", ";", "break", ";", "}", "}", "}", "const", "MachineOperand", "&", "UseMO", "=", "UseMI", ".", "getOperand", "(", "UseIdx", ")", ";", "if", "(", "UseMO", ".", "isImplicit", "(", ")", ")", "{", "for", "(", "MCPhysReg", "SR", ":", "HRI", ".", "superregs", "(", "UseMO", ".", "getReg", "(", ")", ")", ")", "{", "int", "Idx", "=", "UseMI", ".", "findRegisterUseOperandIdx", "(", "SR", ",", "&", "HRI", ",", "false", ")", ";", "if", "(", "Idx", "!=", "-", "<NUM_LIT>", ")", "{", "UseIdx", "=", "Idx", ";", "break", ";", "}", "}", "}", "}", "std", "::", "optional", "<", "unsigned", ">", "Latency", "=", "TargetInstrInfo", "::", "getOperandLatency", "(", "ItinData", ",", "DefMI", ",", "DefIdx", ",", "UseMI", ",", "UseIdx", ")", ";", "if", "(", "Latency", "==", "<NUM_LIT>", ")", "Latency", "=", "<NUM_LIT>", ";", "return", "Latency", ";", "}" ]

[ "Compute", "and", "return", "the", "use", "operand", "latency", "of", "a", "given", "pair", "of", "def", "and", "use", "." ]

GCC

arm

CPP

next_suggestion

CPU

8,035

[ "}" ]

[ "vcltq_s8", "(", "int8x16_t", "_", "_", "a", ",", "int8x16_t", "_", "_", "b", ")", "{", "return", "(", "uint8x16_t", ")", "(", "_", "_", "a", "<", "_", "_", "b", ")", ";" ]

GCC

c6x

MD

next_suggestion

VLIW

8,036

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]

GCC

s390

MD

stmt_completion

MPU

8,037

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_bypass", "<NUM_LIT>" ]

LLVM

ARM

CPP

next_suggestion

CPU

8,038

[ "}" ]

[ "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getImm", "(", ")", ")", ";", "unsigned", "Imm", "=", "CE", "->", "getValue", "(", ")", ";", "assert", "(", "(", "Imm", "==", "<NUM_LIT>", "||", "Imm", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Invalid saturate operand", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Imm", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ";" ]

GCC

rx

CPP

next_suggestion

CPU

8,039

[ "ADD_RX_BUILTIN1", "(", "ROUND", ",", "<STR_LIT>", "round", "<STR_LIT>", ",", "intSI", ",", "float", ")", ";" ]

[ "static", "void", "rx_init_builtins", "(", "void", ")", "{", "rx_builtins", "[", "RX_BUILTIN_", "#", "#", "UC_NAME", "]", "=", "\\", "add_builtin_function", "(", "<STR_LIT>", "__builtin_rx_", "<STR_LIT>", "LC_NAME", ",", "\\", "build_function_type_list", "(", "RET_TYPE", "#", "#", "_", "type_node", ",", "\\", "NULL_TREE", ")", ",", "\\", "RX_BUILTIN_", "#", "#", "UC_NAME", ",", "\\", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", "rx_builtins", "[", "RX_BUILTIN_", "#", "#", "UC_NAME", "]", "=", "\\", "add_builtin_function", "(", "<STR_LIT>", "__builtin_rx_", "<STR_LIT>", "LC_NAME", ",", "\\", "build_function_type_list", "(", "RET_TYPE", "#", "#", "_", "type_node", ",", "\\", "ARG_TYPE", "#", "#", "_", "type_node", ",", "\\", "NULL_TREE", ")", ",", "\\", "RX_BUILTIN_", "#", "#", "UC_NAME", ",", "\\", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", "rx_builtins", "[", "RX_BUILTIN_", "#", "#", "UC_NAME", "]", "=", "\\", "add_builtin_function", "(", "<STR_LIT>", "__builtin_rx_", "<STR_LIT>", "LC_NAME", ",", "\\", "build_function_type_list", "(", "RET_TYPE", "#", "#", "_", "type_node", ",", "\\", "ARG_TYPE1", "#", "#", "_", "type_node", ",", "\\", "ARG_TYPE2", "#", "#", "_", "type_node", ",", "\\", "NULL_TREE", ")", ",", "\\", "RX_BUILTIN_", "#", "#", "UC_NAME", ",", "\\", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", "rx_builtins", "[", "RX_BUILTIN_", "#", "#", "UC_NAME", "]", "=", "\\", "add_builtin_function", "(", "<STR_LIT>", "__builtin_rx_", "<STR_LIT>", "LC_NAME", ",", "\\", "build_function_type_list", "(", "RET_TYPE", "#", "#", "_", "type_node", ",", "\\", "ARG_TYPE1", "#", "#", "_", "type_node", ",", "\\", "ARG_TYPE2", "#", "#", "_", "type_node", ",", "\\", "ARG_TYPE3", "#", "#", "_", "type_node", ",", "\\", "NULL_TREE", ")", ",", "\\", "RX_BUILTIN_", "#", "#", "UC_NAME", ",", "\\", "BUILT_IN_MD", ",", "NULL", ",", "NULL_TREE", ")", "ADD_RX_BUILTIN0", "(", "BRK", ",", "<STR_LIT>", "brk", "<STR_LIT>", ",", "void", ")", ";", "ADD_RX_BUILTIN1", "(", "CLRPSW", ",", "<STR_LIT>", "clrpsw", "<STR_LIT>", ",", "void", ",", "integer", ")", ";", "ADD_RX_BUILTIN1", "(", "SETPSW", ",", "<STR_LIT>", "setpsw", "<STR_LIT>", ",", "void", ",", "integer", ")", ";", "ADD_RX_BUILTIN1", "(", "INT", ",", "<STR_LIT>", "int", "<STR_LIT>", ",", "void", ",", "integer", ")", ";", "ADD_RX_BUILTIN2", "(", "MACHI", ",", "<STR_LIT>", "machi", "<STR_LIT>", ",", "void", ",", "intSI", ",", "intSI", ")", ";", "ADD_RX_BUILTIN2", "(", "MACLO", ",", "<STR_LIT>", "maclo", "<STR_LIT>", ",", "void", ",", "intSI", ",", "intSI", ")", ";", "ADD_RX_BUILTIN2", "(", "MULHI", ",", "<STR_LIT>", "mulhi", "<STR_LIT>", ",", "void", ",", "intSI", ",", "intSI", ")", ";", "ADD_RX_BUILTIN2", "(", "MULLO", ",", "<STR_LIT>", "mullo", "<STR_LIT>", ",", "void", ",", "intSI", ",", "intSI", ")", ";", "ADD_RX_BUILTIN0", "(", "MVFACHI", ",", "<STR_LIT>", "mvfachi", "<STR_LIT>", ",", "intSI", ")", ";", "ADD_RX_BUILTIN0", "(", "MVFACMI", ",", "<STR_LIT>", "mvfacmi", "<STR_LIT>", ",", "intSI", ")", ";", "ADD_RX_BUILTIN1", "(", "MVTACHI", ",", "<STR_LIT>", "mvtachi", "<STR_LIT>", ",", "void", ",", "intSI", ")", ";", "ADD_RX_BUILTIN1", "(", "MVTACLO", ",", "<STR_LIT>", "mvtaclo", "<STR_LIT>", ",", "void", ",", "intSI", ")", ";", "ADD_RX_BUILTIN0", "(", "RMPA", ",", "<STR_LIT>", "rmpa", "<STR_LIT>", ",", "void", ")", ";", "ADD_RX_BUILTIN1", "(", "MVFC", ",", "<STR_LIT>", "mvfc", "<STR_LIT>", ",", "intSI", ",", "integer", ")", ";", "ADD_RX_BUILTIN2", "(", "MVTC", ",", "<STR_LIT>", "mvtc", "<STR_LIT>", ",", "void", ",", "integer", ",", "integer", ")", ";", "ADD_RX_BUILTIN1", "(", "MVTIPL", ",", "<STR_LIT>", "mvtipl", "<STR_LIT>", ",", "void", ",", "integer", ")", ";", "ADD_RX_BUILTIN1", "(", "RACW", ",", "<STR_LIT>", "racw", "<STR_LIT>", ",", "void", ",", "integer", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

8,040

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=" ]

LLVM

Mips

CPP

next_suggestion

CPU

8,041

[ "setOperationAction", "(", "ISD", "::", "SMUL_LOHI", ",", "MVT", "::", "i64", ",", "Expand", ")", ";" ]

[ "if", "(", "Subtarget", ".", "isFP64bit", "(", ")", ")", "addRegisterClass", "(", "MVT", "::", "f64", ",", "&", "Mips", "::", "FGR64RegClass", ")", ";", "else", "addRegisterClass", "(", "MVT", "::", "f64", ",", "&", "Mips", "::", "AFGR64RegClass", ")", ";", "}", "}", "setOperationAction", "(", "ISD", "::", "SMUL_LOHI", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "UMUL_LOHI", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "MULHS", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "MULHU", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "if", "(", "Subtarget", ".", "hasCnMips", "(", ")", ")", "setOperationAction", "(", "ISD", "::", "MUL", ",", "MVT", "::", "i64", ",", "Legal", ")", ";", "else", "if", "(", "Subtarget", ".", "isGP64bit", "(", ")", ")", "setOperationAction", "(", "ISD", "::", "MUL", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "if", "(", "Subtarget", ".", "isGP64bit", "(", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "SMUL_LOHI", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "UMUL_LOHI", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "MULHS", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "MULHU", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SDIVREM", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "UDIVREM", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "}", "setOperationAction", "(", "ISD", "::", "INTRINSIC_WO_CHAIN", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "INTRINSIC_W_CHAIN", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SDIVREM", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "UDIVREM", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ATOMIC_FENCE", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "if", "(", "Subtarget", ".", "hasMips32r6", "(", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "LOAD", ",", "MVT", "::", "i32", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "STORE", ",", "MVT", "::", "i32", ",", "Legal", ")", ";", "}", "else", "{", "setOperationAction", "(", "ISD", "::", "LOAD", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "STORE", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "}", "setTargetDAGCombine", "(", "ISD", "::", "MUL", ")", ";", "setOperationAction", "(", "ISD", "::", "INTRINSIC_WO_CHAIN", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "INTRINSIC_W_CHAIN", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "INTRINSIC_VOID", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "if", "(", "Subtarget", ".", "hasMips32r2", "(", ")", "&&", "!", "Subtarget", ".", "useSoftFloat", "(", ")", "&&", "!", "Subtarget", ".", "hasMips64", "(", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "BITCAST", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "}", "if", "(", "NoDPLoadStore", ")", "{", "setOperationAction", "(", "ISD", "::", "LOAD", ",", "MVT", "::", "f64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "STORE", ",", "MVT", "::", "f64", ",", "Custom", ")", ";", "}", "if", "(", "Subtarget", ".", "hasMips32r6", "(", ")", ")", "{", "setOperationAction", "(", "ISD", "::", "SMUL_LOHI", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UMUL_LOHI", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "MUL", ",", "MVT", "::", "i32", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "MULHS", ",", "MVT", "::", "i32", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "MULHU", ",", "MVT", "::", "i32", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "SDIVREM", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "UDIVREM", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SDIV", ",", "MVT", "::", "i32", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "UDIV", ",", "MVT", "::", "i32", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "SREM", ",", "MVT", "::", "i32", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "UREM", ",", "MVT", "::", "i32", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "SETCC", ",", "MVT", "::", "i32", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT", ",", "MVT", "::", "i32", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT_CC", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SETCC", ",", "MVT", "::", "f32", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT", ",", "MVT", "::", "f32", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT_CC", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "assert", "(", "Subtarget", ".", "isFP64bit", "(", ")", "&&", "<STR_LIT>", "FR=1 is required for MIPS32r6", "<STR_LIT>", ")", ";", "setOperationAction", "(", "ISD", "::", "SETCC", ",", "MVT", "::", "f64", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT", ",", "MVT", "::", "f64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "SELECT_CC", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BRCOND", ",", "MVT", "::", "Other", ",", "Legal", ")", ";", "setCondCodeAction", "(", "ISD", "::", "SETOGE", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setCondCodeAction", "(", "ISD", "::", "SETOGT", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setCondCodeAction", "(", "ISD", "::", "SETUGE", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setCondCodeAction", "(", "ISD", "::", "SETUGT", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setCondCodeAction", "(", "ISD", "::", "SETOGE", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setCondCodeAction", "(", "ISD", "::", "SETOGT", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setCondCodeAction", "(", "ISD", "::", "SETUGE", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "setCondCodeAction", "(", "ISD", "::", "SETUGT", ",", "MVT", "::", "f64", ",", "Expand", ")", ";", "}", "if", "(", "Subtarget", ".", "hasMips64r6", "(", ")", ")", "{" ]

GCC

m68k

MD

stmt_completion

MPU

8,042

[ "match_dup", "<NUM_LIT>", ")" ]

[ "[", "(", "set", "(", "strict_low_part", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "lshiftrt", ":", "HI", "(" ]

LLVM

Hexagon

TD

stmt_completion

DSP

8,043

[ "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicateLate", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "LC0", ",", "P3", ",", "SA0", ",", "USR", "]", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits" ]

LLVM

X86

CPP

stmt_completion

CPU

8,044

[ "::", "RSI", ";", "break", ";" ]

[ "default", ":", "break", ";", "case", "X86", "::", "AX", ":", "DestReg", "=", "X86", "::", "AL", ";", "break", ";", "case", "X86", "::", "DX", ":", "DestReg", "=", "X86", "::", "DL", ";", "break", ";", "case", "X86", "::", "CX", ":", "DestReg", "=", "X86", "::", "CL", ";", "break", ";", "case", "X86", "::", "BX", ":", "DestReg", "=", "X86", "::", "BL", ";", "break", ";", "}", "if", "(", "DestReg", ")", "{", "Res", ".", "first", "=", "DestReg", ";", "Res", ".", "second", "=", "X86", "::", "GR8RegisterClass", ";", "}", "}", "else", "if", "(", "VT", "==", "MVT", "::", "i32", ")", "{", "unsigned", "DestReg", "=", "<NUM_LIT>", ";", "switch", "(", "Res", ".", "first", ")", "{", "default", ":", "break", ";", "case", "X86", "::", "AX", ":", "DestReg", "=", "X86", "::", "EAX", ";", "break", ";", "case", "X86", "::", "DX", ":", "DestReg", "=", "X86", "::", "EDX", ";", "break", ";", "case", "X86", "::", "CX", ":", "DestReg", "=", "X86", "::", "ECX", ";", "break", ";", "case", "X86", "::", "BX", ":", "DestReg", "=", "X86", "::", "EBX", ";", "break", ";", "case", "X86", "::", "SI", ":", "DestReg", "=", "X86", "::", "ESI", ";", "break", ";", "case", "X86", "::", "DI", ":", "DestReg", "=", "X86", "::", "EDI", ";", "break", ";", "case", "X86", "::", "BP", ":", "DestReg", "=", "X86", "::", "EBP", ";", "break", ";", "case", "X86", "::", "SP", ":", "DestReg", "=", "X86", "::", "ESP", ";", "break", ";", "}", "if", "(", "DestReg", ")", "{", "Res", ".", "first", "=", "DestReg", ";", "Res", ".", "second", "=", "X86", "::", "GR32RegisterClass", ";", "}", "}", "else", "if", "(", "VT", "==", "MVT", "::", "i64", ")", "{", "unsigned", "DestReg", "=", "<NUM_LIT>", ";", "switch", "(", "Res", ".", "first", ")", "{", "default", ":", "break", ";", "case", "X86", "::", "AX", ":", "DestReg", "=", "X86", "::", "RAX", ";", "break", ";", "case", "X86", "::", "DX", ":", "DestReg", "=", "X86", "::", "RDX", ";", "break", ";", "case", "X86", "::", "CX", ":", "DestReg", "=", "X86", "::", "RCX", ";", "break", ";", "case", "X86", "::", "BX", ":", "DestReg", "=", "X86", "::", "RBX", ";", "break", ";", "case", "X86", "::", "SI", ":", "DestReg", "=", "X86" ]

LLVM

X86

CPP

code_generation

CPU

8,045

[ "bool", "X86InstrInfo", "::", "analyzeBranchPredicate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBranchPredicate", "&", "MBP", ",", "bool", "AllowModify", ")", "const", "{", "using", "namespace", "std", "::", "placeholders", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "CondBranches", ";", "if", "(", "AnalyzeBranchImpl", "(", "MBB", ",", "MBP", ".", "TrueDest", ",", "MBP", ".", "FalseDest", ",", "Cond", ",", "CondBranches", ",", "AllowModify", ")", ")", "return", "true", ";", "if", "(", "Cond", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "true", ";", "assert", "(", "MBP", ".", "TrueDest", "&&", "<STR_LIT>", "expected!", "<STR_LIT>", ")", ";", "if", "(", "!", "MBP", ".", "FalseDest", ")", "MBP", ".", "FalseDest", "=", "MBB", ".", "getNextNode", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "MachineInstr", "*", "ConditionDef", "=", "nullptr", ";", "bool", "SingleUseCondition", "=", "true", ";", "for", "(", "auto", "I", "=", "std", "::", "next", "(", "MBB", ".", "rbegin", "(", ")", ")", ",", "E", "=", "MBB", ".", "rend", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "modifiesRegister", "(", "X86", "::", "EFLAGS", ",", "TRI", ")", ")", "{", "ConditionDef", "=", "&", "*", "I", ";", "break", ";", "}", "if", "(", "I", "->", "readsRegister", "(", "X86", "::", "EFLAGS", ",", "TRI", ")", ")", "SingleUseCondition", "=", "false", ";", "}", "if", "(", "!", "ConditionDef", ")", "return", "true", ";", "if", "(", "SingleUseCondition", ")", "{", "for", "(", "auto", "*", "Succ", ":", "MBB", ".", "successors", "(", ")", ")", "if", "(", "Succ", "->", "isLiveIn", "(", "X86", "::", "EFLAGS", ")", ")", "SingleUseCondition", "=", "false", ";", "}", "MBP", ".", "ConditionDef", "=", "ConditionDef", ";", "MBP", ".", "SingleUseCondition", "=", "SingleUseCondition", ";", "const", "unsigned", "TestOpcode", "=", "Subtarget", ".", "is64Bit", "(", ")", "?", "X86", "::", "TEST64rr", ":", "X86", "::", "TEST32rr", ";", "if", "(", "ConditionDef", "->", "getOpcode", "(", ")", "==", "TestOpcode", "&&", "ConditionDef", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "ConditionDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isIdenticalTo", "(", "ConditionDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "X86", "::", "COND_NE", "||", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "X86", "::", "COND_E", ")", ")", "{", "MBP", ".", "LHS", "=", "ConditionDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MBP", ".", "RHS", "=", "MachineOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ";", "MBP", ".", "Predicate", "=", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "==", "X86", "::", "COND_NE", "?", "MachineBranchPredicate", "::", "PRED_NE", ":", "MachineBranchPredicate", "::", "PRED_EQ", ";", "return", "false", ";", "}", "return", "true", ";", "}" ]

[ "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", "and", "parse", "it", "into", "the", "MachineBranchPredicate", "structure", "if", "possible", "." ]

GCC

arm

CPP

code_generation

CPU

8,046

[ "char", "*", "neon_output_logic_immediate", "(", "const", "char", "*", "mnem", ",", "rtx", "*", "op2", ",", "machine_mode", "mode", ",", "int", "inverse", ",", "int", "quad", ")", "{", "int", "width", ",", "is_valid", ";", "static", "char", "templ", "[", "<NUM_LIT>", "]", ";", "is_valid", "=", "neon_immediate_valid_for_logic", "(", "*", "op2", ",", "mode", ",", "inverse", ",", "op2", ",", "&", "width", ")", ";", "gcc_assert", "(", "is_valid", "!=", "<NUM_LIT>", ")", ";", "if", "(", "quad", ")", "sprintf", "(", "templ", ",", "<STR_LIT>", "%s.i%d\\t%%q0, %%2", "<STR_LIT>", ",", "mnem", ",", "width", ")", ";", "else", "sprintf", "(", "templ", ",", "<STR_LIT>", "%s.i%d\\t%%P0, %%2", "<STR_LIT>", ",", "mnem", ",", "width", ")", ";", "return", "templ", ";", "}" ]

[ "Return", "a", "string", "suitable", "for", "output", "of", "Neon", "immediate", "logic", "operation", "MNEM", "." ]

LLVM

AArch64

TD

stmt_completion

CPU

8,047

[ ">", ";" ]

[ "def", "am_indexed7s128", ":", "ComplexPattern", "<", "i64", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "]" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,048

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "class", "Enc_e90a15", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

avr

MD

stmt_completion

MPU

8,049

[ ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "ALL4", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashiftrt", ":", "ALL4", "(", "match_operand", ":", "ALL4", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "REG_CC", ")" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

8,050

[ ";" ]

[ "buildBlockRefs", "(", "EA", ",", "RefM", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "for", "(", "auto", "I", "=", "MRI", ".", "livein_begin", "(", ")", ",", "E", "=", "MRI", ".", "livein_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "NodeAddr", "<", "PhiNode", "*", ">", "PA", "=", "new", "Phi", "(", "EA", ")", ";", "RegisterRef", "RR", "=", "{", "I", "->", "first", ",", "<NUM_LIT>", "}", ";", "uint16_t", "PhiFlags", "=", "NodeAttrs", "::", "PhiRef", "|", "NodeAttrs", "::", "Preserving", ";", "NodeAddr", "<", "DefNode", "*", ">", "DA", "=", "new", "Def", "(", "PA", ",", "RR", ",", "PhiFlags", ")", ";", "PA", ".", "Addr", "->", "addMember", "(", "DA", ",", "*", "this", ")", ";", "}", "BlockRefsMap", "PhiM", ";", "auto", "Blocks", "=", "Func", ".", "Addr", "->", "members", "(", "*", "this", ")", ";", "for", "(", "NodeAddr", "<", "BlockNode", "*", ">", "BA", ":", "Blocks", ")", "recordDefsForDF", "(", "PhiM", ",", "RefM", ",", "BA", ")", ";", "for", "(", "NodeAddr", "<", "BlockNode", "*", ">", "BA", ":", "Blocks", ")", "buildPhis", "(", "PhiM", ",", "RefM", ",", "BA", ")", ";", "DefStackMap", "DM" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

8,051

[ "return", "SIMemOpInfo", "(", ")", ";" ]

[ "if", "(", "!", "(", "MI", "->", "mayLoad", "(", ")", "&&", "!", "MI", "->", "mayStore", "(", ")", ")", ")", "return", "std", "::", "nullopt", ";", "if", "(", "MI", "->", "getNumMemOperands", "(", ")", "==", "<NUM_LIT>", ")" ]

LLVM

Xtensa

CPP

stmt_completion

MPU

8,052

[ "R_XTENSA_CBRANCH12", ";" ]

[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "invalid fixup kind!", "<STR_LIT>", ")", ";", "case", "FK_SecRel_8", ":", "case", "FK_PCRel_4", ":", "case", "FK_SecRel_4", ":", "case", "FK_Data_8", ":", "case", "FK_Data_4", ":", "return", "ELF", "::", "R_XTENSA_NONE", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_XTENSA_JUMP18", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::" ]

LLVM

ARM64

TD

stmt_completion

CPU

8,053

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "scale", "{", "<NUM_LIT>", "}", "=" ]

GCC

i386

CPP

next_suggestion

CPU

8,054

[ "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ";" ]

[ "switch_to_section", "(", "get_section", "(", "<STR_LIT>", ".note.gnu.property", "<STR_LIT>", ",", "SECTION_NOTYPE", ",", "NULL", ")", ")", ";", "ASM_OUTPUT_ALIGN", "(", "asm_out_file", ",", "p2align", ")", ";", "fprintf", "(", "asm_out_file", ",", "ASM_LONG", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "ASM_LONG", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ";", "fprintf", "(", "asm_out_file", ",", "ASM_LONG", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

8,055

[ ")", ")", "{" ]

[ "void", "SITargetLowering", "::", "allocateSpecialInputVGPRs", "(", "CCState", "&", "CCInfo", ",", "MachineFunction", "&", "MF", ",", "const", "SIRegisterInfo", "&", "TRI", ",", "SIMachineFunctionInfo", "&", "Info", ")", "const", "{", "const", "unsigned", "Mask", "=", "<NUM_LIT>", ";", "ArgDescriptor", "Arg", ";", "if", "(", "Info", ".", "hasWorkItemIDX", "(", ")", ")", "{", "Arg", "=", "allocateVGPR32Input", "(", "CCInfo", ",", "Mask", ")", ";", "Info", ".", "setWorkItemIDX", "(", "Arg", ")", ";", "}", "if", "(", "Info", ".", "hasWorkItemIDY", "(" ]

LLVM

ARM

CPP

stmt_completion

CPU

8,056

[ "RVLocs", ",", "Context", ")", ";" ]

[ "bool", "ARMTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMContext", "&", "Context", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "MF", "," ]

LLVM

Hexagon

CPP

code_generation

DSP

8,057

[ "SDValue", "HexagonTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Opc", "=", "Op", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ")", "{", "default", ":", "Op", ".", "getNode", "(", ")", "->", "dumpr", "(", "&", "DAG", ")", ";", "if", "(", "Opc", ">", "<STR_LIT>", "::", "<STR_LIT>", "&&", "Opc", "<", "<STR_LIT>", "::", "<STR_LIT>", ")", "errs", "(", ")", "<<", "<STR_LIT>", "Check for a non-legal type in this operation\\n", "<STR_LIT>", ";", "llvm_unreachable", "(", "<STR_LIT>", "Should not custom lower this!", "<STR_LIT>", ")", ";", "case", "ISD", "::", "CONCAT_VECTORS", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INSERT_SUBVECTOR", ":", "return", "LowerINSERT_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INSERT_VECTOR_ELT", ":", "return", "LowerINSERT_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_SUBVECTOR", ":", "return", "LowerEXTRACT_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_VECTOR_ELT", ":", "return", "LowerEXTRACT_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BUILD_VECTOR", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VECTOR_SHUFFLE", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SRA", ":", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "SRL", ":", "return", "LowerVECTOR_SHIFT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ConstantPool", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "JumpTable", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_RETURN", ":", "return", "LowerEH_RETURN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ATOMIC_FENCE", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGLOBALADDRESS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BlockAddress", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GLOBAL_OFFSET_TABLE", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "LOAD", ":", "return", "LowerLOAD", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SETCC", ":", "return", "LowerSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VSELECT", ":", "return", "LowerVSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CTPOP", ":", "return", "LowerCTPOP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INLINEASM", ":", "return", "LowerINLINEASM", "(", "Op", ",", "DAG", ")", ";", "}", "}" ]

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

8,058

[ "}" ]

[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "SI Lower WWM Copies", "<STR_LIT>", ";" ]

GCC

aarch64

MD

program_repair

CPU

8,059

[ "<FIXS>", "return", "<STR_LIT>", "<FIXE>" ]

[ "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "aarch64_endian_lane_rtx", "(", "MODE", ">", "mode", ",", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<BUGS>", "return", "<STR_LIT>", "<BUGE>", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

GCC

rs6000

MD

program_repair

CPU

8,060

[ "<FIXS>", "<STR_LIT>", "<FIXE>", "<FIXS>", "rs6000_emit_minmax", "(", "operands", "[", "<NUM_LIT>", "]", ",", "UMAX", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "DONE", "<FIXE>", "<FIXS>", "<FIXE>" ]

[ "(", "minus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", ":", "SI", "(", "gt", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "minus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "CC", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "compare", ":", "CC", "(", "if_then_else", ":", "SI", "(", "gt", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "minus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_split", "[", "(", "set", "(", "match_operand", ":", "CC", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "compare", ":", "CC", "(", "if_then_else", ":", "SI", "(", "gt", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "minus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "if_then_else", ":", "SI", "(", "gt", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "minus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "compare", ":", "CC", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "CC", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "compare", ":", "CC", "(", "if_then_else", ":", "SI", "(", "gt", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "minus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", ":", "SI", "(", "gt", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "minus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_split", "[", "(", "set", "(", "match_operand", ":", "CC", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "compare", ":", "CC", "(", "if_then_else", ":", "SI", "(", "gt", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "minus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", ":", "SI", "(", "gt", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "minus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "if_then_else", ":", "SI", "(", "gt", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "minus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "compare", ":", "CC", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", ")", "<BUGE>", "(", "define_expand", "<STR_LIT>" ]

LLVM

X86

CPP

code_generation

CPU

8,061

[ "void", "X86RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected", "<STR_LIT>", ")", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", "Instr doesn't have FrameIndex operand!", "<STR_LIT>", ")", ";", "}", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "unsigned", "BasePtr", ";", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "bool", "AfterFPPop", "=", "Opc", "==", "X86", "::", "TAILJMPm64", "||", "Opc", "==", "X86", "::", "TAILJMPm", ";", "if", "(", "needsStackRealignment", "(", "MF", ")", ")", "BasePtr", "=", "(", "FrameIndex", "<", "<NUM_LIT>", "?", "FramePtr", ":", "StackPtr", ")", ";", "else", "if", "(", "AfterFPPop", ")", "BasePtr", "=", "StackPtr", ";", "else", "BasePtr", "=", "(", "hasFP", "(", "MF", ")", "?", "FramePtr", ":", "StackPtr", ")", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "BasePtr", ",", "false", ")", ";", "int", "FIOffset", ";", "if", "(", "AfterFPPop", ")", "{", "const", "TargetFrameInfo", "&", "TFI", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "FIOffset", "=", "MFI", "->", "getObjectOffset", "(", "FrameIndex", ")", "-", "TFI", ".", "getOffsetOfLocalArea", "(", ")", ";", "}", "else", "FIOffset", "=", "getFrameIndexOffset", "(", "MF", ",", "FrameIndex", ")", ";", "if", "(", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "{", "int", "Offset", "=", "FIOffset", "+", "(", "int", ")", "(", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "}", "else", "{", "uint64_t", "Offset", "=", "FIOffset", "+", "(", "uint64_t", ")", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "getOffset", "(", ")", ";", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "setOffset", "(", "Offset", ")", ";", "}", "}" ]

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

GCC

aarch64

MD

next_suggestion

CPU

8,062

[ "<STR_LIT>" ]

[ "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "GPI", "(", "ASHIFT", ":", "GPI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

GCC

mn10300

CPP

program_repair

MPU

8,063

[ "<FIXS>", "x", "=", "gen_rtx_SET", "(", "flags", ",", "x", ")", ";", "<FIXE>", "<FIXS>", "x", "=", "gen_rtx_SET", "(", "pc_rtx", ",", "x", ")", ";", "<FIXE>" ]

[ "flags", "=", "gen_rtx_REG", "(", "cmp_mode", ",", "CC_REG", ")", ";", "x", "=", "gen_rtx_COMPARE", "(", "cmp_mode", ",", "XEXP", "(", "cmp_op", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "cmp_op", ",", "<NUM_LIT>", ")", ")", ";", "<BUGS>", "x", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "flags", ",", "x", ")", ";", "<BUGE>", "emit_insn", "(", "x", ")", ";", "x", "=", "gen_rtx_fmt_ee", "(", "GET_CODE", "(", "cmp_op", ")", ",", "VOIDmode", ",", "flags", ",", "const0_rtx", ")", ";", "x", "=", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "x", ",", "label_ref", ",", "pc_rtx", ")", ";", "<BUGS>", "x", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "pc_rtx", ",", "x", ")", ";", "<BUGE>", "emit_jump_insn", "(", "x", ")", ";", "}" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

8,064

[ "}" ]

[ "void", "PPCInstPrinter", "::", "printS5ImmOperand", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "char", "Value", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ".", "getImm", "(", ")", ";", "Value", "=", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Value", ")", ";", "O", "<<", "(", "int", ")", "Value", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

8,065

[ "}" ]

[ "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "(", "Subtarget", "->", "hasSSSE3", "(", ")", "&&", "(", "VT", "==", "MVT", "::", "v8i16", "||", "VT", "==", "MVT", "::", "v4i32", ")", ")", "||", "(", "Subtarget", "->", "hasAVX2", "(", ")", "&&", "(", "VT", "==", "MVT", "::", "v16i16", "||", "VT", "==", "MVT", "::", "v8i32", ")", ")", ")", "&&", "isHorizontalBinOp", "(", "Op0", ",", "Op1", ",", "true", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "N", "->", "getDebugLoc", "(", ")", ",", "VT", ",", "Op0", ",", "Op1", ")", ";", "return", "OptimizeConditionalInDecrement", "(", "N", ",", "DAG", ")", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

8,066

[ "t2LDRHi8", ":" ]

[ "case", "ARM", "::", "t2LDRs", ":", "return", "ARM", "::", "t2LDRpci", ";", "case", "ARM", "::", "t2LDRB_POST", ":", "case", "ARM", "::", "t2LDRB_PRE", ":", "case", "ARM", "::", "t2LDRBi12", ":", "case", "ARM", "::", "t2LDRBi8", ":", "case", "ARM", "::", "t2LDRBs", ":", "return", "ARM", "::", "t2LDRBpci", ";", "case", "ARM", "::", "t2LDRH_POST", ":", "case", "ARM", "::", "t2LDRH_PRE", ":", "case", "ARM", "::", "t2LDRHi12", ":", "case", "ARM", "::" ]

GCC

arm

MD

stmt_completion

CPU

8,067

[ "UNSPEC_VMLAL_S", "UNSPEC_VMLAL_U", "]", ")" ]

[ "(", "define_int_iterator", "VMLAL", "[" ]

GCC

i386

MD

stmt_completion

CPU

8,068

[ "HI", "SI", "DI", "]", ")" ]

[ "(", "define_mode_iterator", "SWI1248x", "[", "QI" ]

GCC

ia64

MD

next_suggestion

CPU

8,069

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "CCI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "CCI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

8,070

[ "}" ]

[ "dbgs", "(", ")", "<<", "<STR_LIT>", "Module ", "<STR_LIT>", "<<", "(", "Changed", "?", "<STR_LIT>", "(modified)", "<STR_LIT>", ":", "<STR_LIT>", "(unchanged)", "<STR_LIT>", ")", "<<", "<STR_LIT>", " after HexagonVectorCombine\\n", "<STR_LIT>", "<<", "*", "F", ".", "getParent", "(", ")", ";", "}", "return", "Changed", ";" ]

GCC

arm

CPP

stmt_completion

CPU

8,071

[ "_", "a", ")", ";" ]

[ "return", "_", "_", "builtin_neon_vcvtnsv4hf", "(", "_" ]

LLVM

AArch64

CPP

next_suggestion

CPU

8,072

[ "}" ]

[ "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "AArch64InstrInfo", "::", "getSerializableBitmaskMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "AArch64II", ";", "static", "const", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">", "TargetFlags", "[", "]", "=", "{", "{", "MO_GOT", ",", "<STR_LIT>", "aarch64-got", "<STR_LIT>", "}", ",", "{", "MO_NC", ",", "<STR_LIT>", "aarch64-nc", "<STR_LIT>", "}", ",", "{", "MO_TLS", ",", "<STR_LIT>", "aarch64-tls", "<STR_LIT>", "}", "}", ";", "return", "makeArrayRef", "(", "TargetFlags", ")", ";" ]

LLVM

X86

TD

program_repair

CPU

8,073

[ "<FIXS>", "(", "Op", "(", "f64", "(", "extractelt", "(", "v2f64", "VR128", ":", "$", "dst", ")", ",", "(", "iPTR", "<NUM_LIT>", ")", ")", ")", ",", "<FIXE>" ]

[ "let", "Predicates", "=", "[", "UseSSE2", "]", "in", "{", "def", ":", "Pat", "(", "v2f64", "(", "X86Movsd", "(", "v2f64", "VR128", ":", "$", "dst", ")", ",", "(", "v2f64", "(", "scalar_to_vector", "<BUGS>", "(", "Op", "(", "f64", "(", "vector_extract", "(", "v2f64", "VR128", ":", "$", "dst", ")", ",", "(", "iPTR", "<NUM_LIT>", ")", ")", ")", ",", "<BUGE>", "FR64", ":", "$", "src", ")", ")", ")", ")", ")", ",", "(", "!", "cast", "I", ">", "(", "OpcPrefix", "#", "SDrr_Int", ")", "v2f64", ":", "$", "dst", ",", "(", "COPY_TO_REGCLASS", "FR64", ":", "$", "src", ",", "VR128", ")", ")", ">", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

8,074

[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "DL", ",", "Op0", ".", "getValueType", "(", ")", ",", "ADC", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]

[ "if", "(", "SDNode", "*", "C", "=", "DAG", ".", "isConstantIntBuildVectorOrConstantInt", "(", "Op", ")", ")", "{", "if", "(", "auto", "*", "Cst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "C", ")", ")", "return", "!", "Cst", "->", "isOpaque", "(", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "ISD", "::", "XOR", "&&", "IsNonOpaqueConstant", "(", "Op0", ")", "&&", "!", "isNullConstant", "(", "Op0", ")", "&&", "IsNonOpaqueConstant", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "Op1", "->", "hasOneUse", "(", ")", ")", "{", "EVT", "VT", "=", "Op0", ".", "getValueType", "(", ")", ";", "SDValue", "NewXor", "=", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "SDLoc", "(", "Op1", ")", ",", "VT", ",", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getNOT", "(", "SDLoc", "(", "Op1", ")", ",", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ")", ")", ";", "SDValue", "NewAdd", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "VT", ",", "Op0", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "VT", ",", "NewXor", ",", "NewAdd", ")", ";", "}", "if", "(", "SDValue", "V", "=", "combineSubABS", "(", "N", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "V", "=", "combineToHorizontalAddSub", "(", "N", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "Op1", "->", "hasOneUse", "(", ")", "&&", "X86", "::", "isZeroNode", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "assert", "(", "!", "Op1", "->", "hasAnyUseOfValue", "(", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Overflow bit in use", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "Op1", ")", ",", "Op1", "->", "getVTList", "(", ")", ",", "Op0", ",", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "Op1", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "Op1", "->", "hasOneUse", "(", ")", "&&", "!", "(", "X86", "::", "isZeroNode", "(", "Op0", ")", "&&", "X86", "::", "isZeroNode", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "{", "assert", "(", "!", "Op1", "->", "hasAnyUseOfValue", "(", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Overflow bit in use", "<STR_LIT>", ")", ";", "SDValue", "ADC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "Op1", ")", ",", "Op1", "->", "getVTList", "(", ")", ",", "Op0", ",", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]

GCC

h8300

MD

stmt_completion

MPU

8,075

[ "]", ")" ]

[ "(", "post_inc", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM

TD

stmt_completion

CPU

8,076

[ ".", "Vec", "MQPR", ":", "$", "Qm", ")", ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "VTI", ".", "Vec", "(", "int_arm_mve_vqmovn", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "Qd_src", ")", ",", "(", "InVTI", ".", "Vec", "MQPR", ":", "$", "Qm", ")", ",", "(", "i32", "outU", ")", ",", "(", "i32", "inU", ")", ",", "(", "i32", "top", ")", ")", ")", ",", "(", "VTI", ".", "Vec", "(", "Inst", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "Qd_src", ")", ",", "(", "InVTI" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

8,077

[ "Hexagon", "::", "STriw_GP_cNotPt_V4", ";" ]

[ "return", "!", "invertPredicate", "?", "Hexagon", "::", "LDriuh_indexed_cPt_V4", ":", "Hexagon", "::", "LDriuh_indexed_cNotPt_V4", ";", "case", "Hexagon", "::", "LDriuh_ae_indexed_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "LDriuh_indexed_cPt_V4", ":", "Hexagon", "::", "LDriuh_indexed_cNotPt_V4", ";", "case", "Hexagon", "::", "LDrih_indexed_shl_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "LDrih_indexed_shl_cPt_V4", ":", "Hexagon", "::", "LDrih_indexed_shl_cNotPt_V4", ";", "case", "Hexagon", "::", "LDriuh_indexed_shl_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "LDriuh_indexed_shl_cPt_V4", ":", "Hexagon", "::", "LDriuh_indexed_shl_cNotPt_V4", ";", "case", "Hexagon", "::", "LDriuh_ae_indexed_shl_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "LDriuh_indexed_shl_cPt_V4", ":", "Hexagon", "::", "LDriuh_indexed_shl_cNotPt_V4", ";", "case", "Hexagon", "::", "LDriw_indexed_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "LDriw_indexed_cPt_V4", ":", "Hexagon", "::", "LDriw_indexed_cNotPt_V4", ";", "case", "Hexagon", "::", "LDriw_indexed_shl_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "LDriw_indexed_shl_cPt_V4", ":", "Hexagon", "::", "LDriw_indexed_shl_cNotPt_V4", ";", "case", "Hexagon", "::", "LDrid_GP_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "LDrid_GP_cPt_V4", ":", "Hexagon", "::", "LDrid_GP_cNotPt_V4", ";", "case", "Hexagon", "::", "LDrib_GP_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "LDrib_GP_cPt_V4", ":", "Hexagon", "::", "LDrib_GP_cNotPt_V4", ";", "case", "Hexagon", "::", "LDriub_GP_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "LDriub_GP_cPt_V4", ":", "Hexagon", "::", "LDriub_GP_cNotPt_V4", ";", "case", "Hexagon", "::", "LDrih_GP_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "LDrih_GP_cPt_V4", ":", "Hexagon", "::", "LDrih_GP_cNotPt_V4", ";", "case", "Hexagon", "::", "LDriuh_GP_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "LDriuh_GP_cPt_V4", ":", "Hexagon", "::", "LDriuh_GP_cNotPt_V4", ";", "case", "Hexagon", "::", "LDriw_GP_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "LDriw_GP_cPt_V4", ":", "Hexagon", "::", "LDriw_GP_cNotPt_V4", ";", "case", "Hexagon", "::", "LDd_GP_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "LDd_GP_cPt_V4", ":", "Hexagon", "::", "LDd_GP_cNotPt_V4", ";", "case", "Hexagon", "::", "LDb_GP_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "LDb_GP_cPt_V4", ":", "Hexagon", "::", "LDb_GP_cNotPt_V4", ";", "case", "Hexagon", "::", "LDub_GP_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "LDub_GP_cPt_V4", ":", "Hexagon", "::", "LDub_GP_cNotPt_V4", ";", "case", "Hexagon", "::", "LDh_GP_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "LDh_GP_cPt_V4", ":", "Hexagon", "::", "LDh_GP_cNotPt_V4", ";", "case", "Hexagon", "::", "LDuh_GP_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "LDuh_GP_cPt_V4", ":", "Hexagon", "::", "LDuh_GP_cNotPt_V4", ";", "case", "Hexagon", "::", "LDw_GP_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "LDw_GP_cPt_V4", ":", "Hexagon", "::", "LDw_GP_cNotPt_V4", ";", "case", "Hexagon", "::", "POST_STbri", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "POST_STbri_cPt", ":", "Hexagon", "::", "POST_STbri_cNotPt", ";", "case", "Hexagon", "::", "STrib", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "STrib_cPt", ":", "Hexagon", "::", "STrib_cNotPt", ";", "case", "Hexagon", "::", "STrib_indexed", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "STrib_indexed_cPt", ":", "Hexagon", "::", "STrib_indexed_cNotPt", ";", "case", "Hexagon", "::", "STrib_imm_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "STrib_imm_cPt_V4", ":", "Hexagon", "::", "STrib_imm_cNotPt_V4", ";", "case", "Hexagon", "::", "STrib_indexed_shl_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "STrib_indexed_shl_cPt_V4", ":", "Hexagon", "::", "STrib_indexed_shl_cNotPt_V4", ";", "case", "Hexagon", "::", "POST_SThri", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "POST_SThri_cPt", ":", "Hexagon", "::", "POST_SThri_cNotPt", ";", "case", "Hexagon", "::", "STrih", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "STrih_cPt", ":", "Hexagon", "::", "STrih_cNotPt", ";", "case", "Hexagon", "::", "STrih_indexed", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "STrih_indexed_cPt", ":", "Hexagon", "::", "STrih_indexed_cNotPt", ";", "case", "Hexagon", "::", "STrih_imm_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "STrih_imm_cPt_V4", ":", "Hexagon", "::", "STrih_imm_cNotPt_V4", ";", "case", "Hexagon", "::", "STrih_indexed_shl_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "STrih_indexed_shl_cPt_V4", ":", "Hexagon", "::", "STrih_indexed_shl_cNotPt_V4", ";", "case", "Hexagon", "::", "POST_STwri", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "POST_STwri_cPt", ":", "Hexagon", "::", "POST_STwri_cNotPt", ";", "case", "Hexagon", "::", "STriw", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "STriw_cPt", ":", "Hexagon", "::", "STriw_cNotPt", ";", "case", "Hexagon", "::", "STriw_indexed", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "STriw_indexed_cPt", ":", "Hexagon", "::", "STriw_indexed_cNotPt", ";", "case", "Hexagon", "::", "STriw_indexed_shl_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "STriw_indexed_shl_cPt_V4", ":", "Hexagon", "::", "STriw_indexed_shl_cNotPt_V4", ";", "case", "Hexagon", "::", "STriw_imm_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "STriw_imm_cPt_V4", ":", "Hexagon", "::", "STriw_imm_cNotPt_V4", ";", "case", "Hexagon", "::", "POST_STdri", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "POST_STdri_cPt", ":", "Hexagon", "::", "POST_STdri_cNotPt", ";", "case", "Hexagon", "::", "STrid", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "STrid_cPt", ":", "Hexagon", "::", "STrid_cNotPt", ";", "case", "Hexagon", "::", "STrid_indexed", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "STrid_indexed_cPt", ":", "Hexagon", "::", "STrid_indexed_cNotPt", ";", "case", "Hexagon", "::", "STrid_indexed_shl_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "STrid_indexed_shl_cPt_V4", ":", "Hexagon", "::", "STrid_indexed_shl_cNotPt_V4", ";", "case", "Hexagon", "::", "STrid_GP_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "STrid_GP_cPt_V4", ":", "Hexagon", "::", "STrid_GP_cNotPt_V4", ";", "case", "Hexagon", "::", "STrib_GP_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "STrib_GP_cPt_V4", ":", "Hexagon", "::", "STrib_GP_cNotPt_V4", ";", "case", "Hexagon", "::", "STrih_GP_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "STrih_GP_cPt_V4", ":", "Hexagon", "::", "STrih_GP_cNotPt_V4", ";", "case", "Hexagon", "::", "STriw_GP_V4", ":", "return", "!", "invertPredicate", "?", "Hexagon", "::", "STriw_GP_cPt_V4", ":" ]

GCC

visium

CPP

next_suggestion

Virtual ISA

8,078

[ "XVECEXP", "(", "pat", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "=", "gen_rtx_SET", "(", "op6", ",", "x", ")", ";" ]

[ "op5", "=", "gen_int_mode", "(", "val", ",", "SImode", ")", ";", "op8", "=", "const0_rtx", ";", "}", "else", "{", "op5", "=", "gen_lowpart", "(", "SImode", ",", "op2", ")", ";", "op8", "=", "gen_highpart", "(", "SImode", ",", "op2", ")", ";", "}", "if", "(", "op4", "==", "const0_rtx", ")", "pat", "=", "gen_negsi2_insn_set_carry", "(", "op3", ",", "op5", ")", ";", "else", "if", "(", "code", "==", "MINUS", ")", "pat", "=", "gen_subsi3_insn_set_carry", "(", "op3", ",", "op4", ",", "op5", ")", ";", "else", "pat", "=", "gen_addsi3_insn_set_carry", "(", "op3", ",", "op4", ",", "op5", ")", ";", "emit_insn", "(", "pat", ")", ";", "if", "(", "op8", "==", "const0_rtx", ")", "x", "=", "op7", ";", "else", "x", "=", "gen_rtx_fmt_ee", "(", "code", ",", "SImode", ",", "op7", ",", "op8", ")", ";", "flags", "=", "gen_rtx_REG", "(", "CCCmode", ",", "FLAGS_REGNUM", ")", ";", "x", "=", "gen_rtx_fmt_ee", "(", "code", ",", "SImode", ",", "x", ",", "gen_rtx_LTU", "(", "SImode", ",", "flags", ",", "const0_rtx", ")", ")", ";", "pat", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "<NUM_LIT>", ")", ")", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

8,079

[ "NegOne", ")", ";" ]

[ "}", "case", "Intrinsic", "::", "amdgcn_s_sendmsg", ":", "case", "Intrinsic", "::", "amdgcn_s_sendmsghalt", ":", "{", "unsigned", "NodeOp", "=", "(", "IntrinsicID", "==", "Intrinsic", "::", "amdgcn_s_sendmsg", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "Chain", "=", "copyToM0", "(", "DAG", ",", "Chain", ",", "DL", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Glue", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "NodeOp", ",", "DL", ",", "MVT", "::", "Other", ",", "Chain", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Glue", ")", ";", "}", "case", "Intrinsic", "::", "amdgcn_init_exec", ":", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Other", ",", "Chain", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "case", "Intrinsic", "::", "amdgcn_init_exec_from_input", ":", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Other", ",", "Chain", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "Chain", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "EVT", "VT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "(", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "VT", ".", "getStoreSize", "(", ")", ",", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Op", "->", "getVTList", "(", ")", ",", "Ops", ",", "VT", ",", "MMO", ")", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "const", "ConstantFPSDNode", "*", "K", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Src", ")", ")", "{", "if", "(", "!", "K", "->", "isNegative", "(", ")", ")", "return", "Chain", ";", "SDValue", "NegOne", "=", "DAG", ".", "getTargetConstant", "(", "FloatToBits", "(", "-", "<NUM_LIT>", ")", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Other", ",", "Chain", "," ]

LLVM

Mips

CPP

stmt_completion

CPU

8,080

[ "R", ":" ]

[ "bool", "MipsDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "InlineAsm", "::", "ConstraintCode", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "switch", "(", "ConstraintID", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected asm memory constraint", "<STR_LIT>", ")", ";", "case", "InlineAsm", "::", "ConstraintCode", "::", "m", ":", "case", "InlineAsm", "::", "ConstraintCode", "::" ]

GCC

arm

MD

stmt_completion

CPU

8,081

[ "UNSPEC_VMLSL_S", "UNSPEC_VMLSL_U", "]", ")" ]

[ "(", "define_int_iterator", "VMLSL", "[" ]

GCC

i386

CPP

next_suggestion

CPU

8,082

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m128h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_fnmsub_sh", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128h", "_", "_", "W", ",", "_", "_", "m128h", "_", "_", "A", ",", "_", "_", "m128h", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128h", ")", "_", "_", "builtin_ia32_vfmaddsh3_maskz", "(", "(", "_", "_", "v8hf", ")", "_", "_", "W", ",", "-", "(", "_", "_", "v8hf", ")", "_", "_", "A", ",", "-", "(", "_", "_", "v8hf", ")", "_", "_", "B", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]

GCC

i386

MD

next_suggestion

CPU

8,083

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]

LLVM

ARM

CPP

next_suggestion

CPU

8,084

[ "if", "(", "Regs", "[", "<NUM_LIT>", "]", "==", "ARM", "::", "PC", ")", "Regs", "[", "<NUM_LIT>", "]", "=", "ARM", "::", "LR", ";" ]

[ "if", "(", "Reg", "==", "ARM", "::", "LR", "&&", "!", "isTailCall", "&&", "!", "isVarArg", "&&", "STI", ".", "hasV5TOps", "(", ")", ")", "{", "Reg", "=", "ARM", "::", "PC", ";", "LdmOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "ARM", "::", "t2LDMIA_RET", ":", "ARM", "::", "LDMIA_RET", ";", "DeleteRet", "=", "true", ";", "}", "if", "(", "NoGap", "&&", "LastReg", "&&", "LastReg", "!=", "Reg", "-", "<NUM_LIT>", ")", "break", ";", "LastReg", "=", "Reg", ";", "Regs", ".", "push_back", "(", "Reg", ")", ";", "}", "if", "(", "Regs", ".", "empty", "(", ")", ")", "continue", ";", "if", "(", "Regs", ".", "size", "(", ")", ">", "<NUM_LIT>", "||", "LdrOpc", "==", "<NUM_LIT>", ")", "{", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "LdmOpc", ")", ",", "ARM", "::", "SP", ")", ".", "addReg", "(", "ARM", "::", "SP", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Regs", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "MIB", ".", "addReg", "(", "Regs", "[", "i", "]", ",", "getDefRegState", "(", "true", ")", ")", ";", "if", "(", "DeleteRet", ")", "{", "MIB", "->", "copyImplicitOps", "(", "&", "*", "MI", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "}", "MI", "=", "MIB", ";", "}", "else", "if", "(", "Regs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{" ]

GCC

i386

MD

next_suggestion

CPU

8,085

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]

LLVM

SPIRV

CPP

program_repair

Virtual ISA

8,086

[ "<FIXS>", "bool", "IsExtendedInts", "=", "ST", ".", "canUseExtension", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "SPV_INTEL_arbitrary_precision_integers", ")", "||", "ST", ".", "canUseExtension", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "SPV_KHR_bit_instructions", ")", ";", "auto", "extendedScalarsAndVectors", "=", "[", "IsExtendedInts", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "const", "LLT", "Ty", "=", "Query", ".", "Types", "[", "<NUM_LIT>", "]", ";", "return", "IsExtendedInts", "&&", "Ty", ".", "isValid", "(", ")", "&&", "!", "Ty", ".", "isPointerOrPointerVector", "(", ")", ";", "}", ";", "auto", "extendedScalarsAndVectorsProduct", "=", "[", "IsExtendedInts", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "const", "LLT", "Ty1", "=", "Query", ".", "Types", "[", "<NUM_LIT>", "]", ",", "Ty2", "=", "Query", ".", "Types", "[", "<NUM_LIT>", "]", ";", "return", "IsExtendedInts", "&&", "Ty1", ".", "isValid", "(", ")", "&&", "Ty2", ".", "isValid", "(", ")", "&&", "!", "Ty1", ".", "isPointerOrPointerVector", "(", ")", "&&", "!", "Ty2", ".", "isPointerOrPointerVector", "(", ")", ";", "}", ";", "auto", "extendedPtrsScalarsAndVectors", "=", "[", "IsExtendedInts", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "const", "LLT", "Ty", "=", "Query", ".", "Types", "[", "<NUM_LIT>", "]", ";", "return", "IsExtendedInts", "&&", "Ty", ".", "isValid", "(", ")", ";", "}", ";", "<FIXE>" ]

[ "p2", ",", "p3", ",", "p4", ",", "p5", ",", "p6", "}", ";", "auto", "allPtrs", "=", "{", "p0", ",", "p1", ",", "p2", ",", "p3", ",", "p4", ",", "p5", ",", "p6", "}", ";", "<BUGS>", "auto", "allWritablePtrs", "=", "{", "p0", ",", "p1", ",", "p3", ",", "p4", ",", "p5", ",", "p6", "}", ";", "<BUGE>", "for", "(", "auto", "Opc", ":", "TypeFoldingSupportingOpcs", ")", "getActionDefinitionsBuilder", "(", "Opc", ")", ".", "custom", "(", ")", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

8,087

[ "TPOff", "=", "LowerELFTLSDescCallSeq", "(", "SymAddr", ",", "DL", ",", "DAG", ")", ";" ]

[ "}", "else", "if", "(", "Model", "==", "TLSModel", "::", "InitialExec", ")", "{", "TPOff", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "TPOff", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TPOff", ")", ";", "}", "else", "if", "(", "Model", "==", "TLSModel", "::", "LocalDynamic", ")", "{", "AArch64FunctionInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "MFI", "->", "incNumLocalDynamicTLSAccesses", "(", ")", ";", "SDValue", "SymAddr", "=", "DAG", ".", "getTargetExternalSymbol", "(", "<STR_LIT>", "_TLS_MODULE_BASE_", "<STR_LIT>", ",", "PtrVT", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "TPOff", "=", "LowerELFTLSDescCallSeq", "(", "SymAddr", ",", "DL", ",", "DAG", ")", ";", "SDValue", "HiVar", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "MVT", "::", "i64", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "SDValue", "LoVar", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "MVT", "::", "i64", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "|", "<STR_LIT>", "::", "<STR_LIT>", "|", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "TPOff", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TPOff", ",", "HiVar", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ",", "<NUM_LIT>", ")", ";", "TPOff", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "TPOff", ",", "LoVar", ",", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Model", "==", "TLSModel", "::", "GeneralDynamic", ")", "{", "SDValue", "SymAddr", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GV", ",", "DL", ",", "PtrVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]

GCC

i386

MD

stmt_completion

CPU

8,088

[ "<NUM_LIT>", ":" ]

[ "[", "(", "set", "(", "match_operand", ":", "SWI1248x", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SWI1248x", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "SET_SRC", "(", "PATTERN", "(", "insn", ")", ")", "switch", "(", "which_alternative", ")", "{", "case" ]

GCC

i386

MD

next_suggestion

CPU

8,089

[ "}", ")" ]

[ "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "if", "(", "TARGET_CLD", ")", "ix86_optimize_mode_switching", "[", "X86_DIRFLAG", "]", "=", "<NUM_LIT>" ]

LLVM

AArch64

CPP

program_repair

CPU

8,090

[ "<FIXS>", "MFI", "->", "setObjectAlignment", "(", "RPI", ".", "FrameIdx", ",", "<NUM_LIT>", ")", ";", "AFI", "->", "setCalleeSaveStackHasFreeSpace", "(", "true", ")", ";", "<FIXE>" ]

[ "Offset", "-=", "<NUM_LIT>", ";", "assert", "(", "MFI", "->", "getObjectAlignment", "(", "RPI", ".", "FrameIdx", ")", "<=", "<NUM_LIT>", ")", ";", "<BUGS>", "MFI", "->", "setObjectSize", "(", "RPI", ".", "FrameIdx", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "}", "elseOffset", "-=", "RPI", ".", "isPaired", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "assert", "(", "Offset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ";" ]

LLVM

PIC16

CPP

next_suggestion

MPU

8,091

[ "}" ]

[ "RegisterTargetMachine", "<", "PIC16TargetMachine", ">", "X", "(", "ThePIC16Target", ")", ";", "RegisterAsmInfo", "<", "PIC16MCAsmInfo", ">", "A", "(", "ThePIC16Target", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

8,092

[ ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>" ]

LLVM

AArch64

CPP

next_suggestion

CPU

8,093

[ "}" ]

[ "if", "(", "!", "mayTailCallThisCC", "(", "CalleeCC", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "Function", "*", "CallerF", "=", "MF", ".", "getFunction", "(", ")", ";", "CallingConv", "::", "ID", "CallerCC", "=", "CallerF", "->", "getCallingConv", "(", ")", ";", "bool", "CCMatch", "=", "CallerCC", "==", "CalleeCC", ";", "for", "(", "Function", "::", "const_arg_iterator", "i", "=", "CallerF", "->", "arg_begin", "(", ")", ",", "e", "=", "CallerF", "->", "arg_end", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "i", "->", "hasByValAttr", "(", ")", ")", "return", "false", ";", "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", "return", "canGuaranteeTCO", "(", "CalleeCC", ")", "&&", "CCMatch", ";", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "const", "GlobalValue", "*", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "const", "Triple", "&", "TT", "=", "getTargetMachine", "(", ")", ".", "getTargetTriple", "(", ")", ";", "if", "(", "GV", "->", "hasExternalWeakLinkage", "(", ")", "&&", "(", "!", "TT", ".", "isOSWindows", "(", ")", "||", "TT", ".", "isOSBinFormatELF", "(", ")", "||", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", ")", "return", "false", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,094

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

GCC

alpha

MD

program_repair

MPU

8,095

[ "<FIXS>", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "use", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "]", "<FIXE>", "<FIXS>", "(", "call", "(", "mem", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "call", "(", "mem", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGS>", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "call", "(", "mem", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>" ]

LLVM

M88k

TD

program_repair

MPU

8,096

[ "<FIXS>", "uint64_t", "Val", "=", "countr_zero", "(", "Imm", ".", "getZExtValue", "(", ")", ")", "&", "<NUM_LIT>", ";", "<FIXE>" ]

[ "def", "CTZ", ":", "SDNodeXForm", "imm", ",", "[", "{", "<BUGS>", "uint64_t", "Val", "=", "countTrailingZeros", "(", "Imm", ".", "getZExtValue", "(", ")", ")", "&", "<NUM_LIT>", ";", "<BUGE>", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "Val", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i8", ")", ";", "}", "]", ">", ";", "def", ":", "GICustomOperandRenderer", "<STR_LIT>", ">", ",", "GISDNodeXFormEquiv", "CTZ", ">", ";" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

8,097

[ "ByteSize", "*", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";" ]

[ "unsigned", "Multiple", "=", "ByteSize", "/", "EltSize", ";", "SDValue", "UniquedVals", "[", "<NUM_LIT>", "]", ";", "assert", "(", "Multiple", ">", "<NUM_LIT>", "&&", "Multiple", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", "How can this happen?", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "N", "->", "getOperand", "(", "i", ")", ".", "isUndef", "(", ")", ")", "continue", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "i", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "UniquedVals", "[", "i", "&", "(", "Multiple", "-", "<NUM_LIT>", ")", "]", ".", "getNode", "(", ")", ")", "UniquedVals", "[", "i", "&", "(", "Multiple", "-", "<NUM_LIT>", ")", "]", "=", "N", "->", "getOperand", "(", "i", ")", ";", "else", "if", "(", "UniquedVals", "[", "i", "&", "(", "Multiple", "-", "<NUM_LIT>", ")", "]", "!=", "N", "->", "getOperand", "(", "i", ")", ")", "return", "SDValue", "(", ")", ";", "}", "bool", "LeadingZero", "=", "true", ";", "bool", "LeadingOnes", "=", "true", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Multiple", "-", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "!", "UniquedVals", "[", "i", "]", ".", "getNode", "(", ")", ")", "continue", ";", "LeadingZero", "&=", "isNullConstant", "(", "UniquedVals", "[", "i", "]", ")", ";", "LeadingOnes", "&=", "isAllOnesConstant", "(", "UniquedVals", "[", "i", "]", ")", ";", "}", "if", "(", "LeadingZero", ")", "{", "if", "(", "!", "UniquedVals", "[", "Multiple", "-", "<NUM_LIT>", "]", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", "::", "i32", ")", ";", "int", "Val", "=", "cast", "<", "ConstantSDNode", ">", "(", "UniquedVals", "[", "Multiple", "-", "<NUM_LIT>", "]", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Val", "<", "<NUM_LIT>", ")", "return", "DAG", ".", "getTargetConstant", "(", "Val", ",", "SDLoc", "(", "N", ")", ",", "MVT", "::", "i32", ")", ";", "}", "if", "(", "LeadingOnes", ")", "{", "if", "(", "!", "UniquedVals", "[", "Multiple", "-", "<NUM_LIT>", "]", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getTargetConstant", "(", "~", "<NUM_LIT>", "U", ",", "SDLoc", "(", "N", ")", ",", "MVT", "::", "i32", ")", ";", "int", "Val", "=", "cast", "<", "ConstantSDNode", ">", "(", "UniquedVals", "[", "Multiple", "-", "<NUM_LIT>", "]", ")", "->", "getSExtValue", "(", ")", ";", "if", "(", "Val", ">=", "-", "<NUM_LIT>", ")", "return", "DAG", ".", "getTargetConstant", "(", "Val", ",", "SDLoc", "(", "N", ")", ",", "MVT", "::", "i32", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "N", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "N", "->", "getOperand", "(", "i", ")", ".", "isUndef", "(", ")", ")", "continue", ";", "if", "(", "!", "OpVal", ".", "getNode", "(", ")", ")", "OpVal", "=", "N", "->", "getOperand", "(", "i", ")", ";", "else", "if", "(", "OpVal", "!=", "N", "->", "getOperand", "(", "i", ")", ")", "return", "SDValue", "(", ")", ";", "}", "if", "(", "!", "OpVal", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "ValSizeInBytes", "=", "EltSize", ";", "uint64_t", "Value", "=", "<NUM_LIT>", ";", "if", "(", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "OpVal", ")", ")", "{", "Value", "=", "CN", "->", "getZExtValue", "(", ")", ";", "}", "else", "if", "(", "ConstantFPSDNode", "*", "CN", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "OpVal", ")", ")", "{", "assert", "(", "CN", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "f32", "&&", "<STR_LIT>", "Only one legal FP vector type!", "<STR_LIT>", ")", ";", "Value", "=", "FloatToBits", "(", "CN", "->", "getValueAPF", "(", ")", ".", "convertToFloat", "(", ")", ")", ";", "}", "if", "(", "ValSizeInBytes", "<", "ByteSize", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "APInt", "(", "ValSizeInBytes", "*", "<NUM_LIT>", ",", "Value", ")", ".", "isSplat", "(" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,098

[ "}" ]

[ "def", "A2_tfrpt", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "PredNewRel", "{", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>", ";" ]

GCC

rs6000

CPP

next_suggestion

CPU

8,099

[ "return", "(", "x", ".", "l", "[", "<NUM_LIT>", "]", ")", ";" ]

[ "long", "long", "l", "[", "<NUM_LIT>", "]", ";", "}", "x", ";", "x", ".", "q", "=", "q", ";" ]