Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
GCC
frv
MD
next_suggestion
VLIW
8,100
[ "(", "UNSPEC_GOT", "\t", "\t", "\t", "<NUM_LIT>", ")" ]
[ "(", "UNSPEC_PIC_PROLOGUE", "\t", "\t", "<NUM_LIT>", ")", "(", "UNSPEC_CR_LOGIC", "\t", "\t", "<NUM_LIT>", ")", "(", "UNSPEC_STACK_ADJUST", "\t", "\t", "<NUM_LIT>", ")", "(", "UNSPEC_EH_RETURN_EPILOGUE", "\t", "<NUM_LIT>", ")" ]
GCC
pa
MD
next_suggestion
CPU
8,101
[ "(", "zero_extend", ":", "HI" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
i386
CPP
next_suggestion
CPU
8,102
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m512", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_permutex2var_ps", "(", "_", "_", "m512", "_", "_", "A", ",", "_", "_", "mmask16", "_", "_", "U", ",", "_", "_", "m512i", "_", "_", "I", ",", "_", "_", "m512", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m512", ")", "_", "_", "builtin_ia32_vpermt2varps512_mask", "(", "(", "_", "_", "v16si", ")", "_", "_", "I", ",", "(", "_", "_", "v16sf", ")", "_", "_", "A", ",", "(", "_", "_", "v16sf", ")", "_", "_", "B", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ")", ";" ]
GCC
loongarch
CPP
stmt_completion
CPU
8,103
[ "v32i8", ")", "_", "<NUM_LIT>", ")", ";" ]
[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_lasx_xvaddwev_h_b", "(", "(", "v32i8", ")", "_", "<NUM_LIT>", ",", "(" ]
LLVM
ARM
CPP
stmt_completion
CPU
8,104
[ ",", "BaseReg", ")", ".", "addFrameIndex", "(", "FrameIdx", ")", ".", "addImm", "(", "Offset", ")", ")", ";" ]
[ "materializeFrameBaseRegister", "(", "MachineBasicBlock", "*", "MBB", ",", "unsigned", "BaseReg", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "ARMFunctionInfo", "*", "AFI", "=", "MBB", "->", "getParent", "(", ")", "->", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "unsigned", "ADDriOpc", "=", "!", "AFI", "->", "isThumbFunction", "(", ")", "?", "ARM", "::", "ADDri", ":", "(", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "?", "ARM", "::", "tADDrSPi", ":", "ARM", "::", "t2ADDri", ")", ";", "MachineBasicBlock", "::", "iterator", "Ins", "=", "MBB", "->", "begin", "(", ")", ";", "DebugLoc", "DL", ";", "if", "(", "Ins", "!=", "MBB", "->", "end", "(", ")", ")", "DL", "=", "Ins", "->", "getDebugLoc", "(", ")", ";", "const", "MCInstrDesc", "&", "MCID", "=", "TII", ".", "get", "(", "ADDriOpc", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "MRI", ".", "constrainRegClass", "(", "BaseReg", ",", "TII", ".", "getRegClass", "(", "MCID", ",", "<NUM_LIT>", ",", "this", ")", ")", ";", "MachineInstrBuilder", "MIB", "=", "AddDefaultPred", "(", "BuildMI", "(", "*", "MBB", ",", "Ins", ",", "DL", ",", "MCID" ]
LLVM
CSKY
CPP
program_repair
CPU
8,105
[ "<FIXS>", "TII", ".", "loadRegFromStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "CS", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ",", "Register", "(", ")", ")", ";", "<FIXE>" ]
[ "for", "(", "auto", "&", "CS", ":", "reverse", "(", "CSI", ")", ")", "{", "Register", "Reg", "=", "CS", ".", "getReg", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "<BUGS>", "TII", ".", "loadRegFromStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "CS", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "<BUGE>", "assert", "(", "MI", "!=", "MBB", ".", "begin", "(", ")", "&&", "<STR_LIT>", "loadRegFromStackSlot didn't insert any code!", "<STR_LIT>", ")", ";", "}" ]
LLVM
Mips
CPP
next_suggestion
CPU
8,106
[ "}" ]
[ "static", "std", "::", "unique_ptr", "<", "MipsOperand", ">", "createNumericReg", "(", "unsigned", "Index", ",", "const", "MCRegisterInfo", "*", "RegInfo", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "MipsAsmParser", "&", "Parser", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "createNumericReg(", "<STR_LIT>", "<<", "Index", "<<", "<STR_LIT>", ", ...)\\n", "<STR_LIT>", ")", ";", "return", "CreateReg", "(", "Index", ",", "RegKind_Numeric", ",", "RegInfo", ",", "S", ",", "E", ",", "Parser", ")", ";" ]
LLVM
SystemZ
CPP
next_suggestion
CPU
8,107
[ "}" ]
[ "return", "MatchOperand_ParseFail", ";", "}", "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "MCSymbol", "*", "Sym", "=", "Ctx", ".", "createTempSymbol", "(", ")", ";", "Out", ".", "emitLabel", "(", "Sym", ")", ";", "const", "MCExpr", "*", "Base", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_None", ",", "Ctx", ")", ";", "Expr", "=", "Value", "==", "<NUM_LIT>", "?", "Base", ":", "MCBinaryExpr", "::", "createAdd", "(", "Base", ",", "Expr", ",", "Ctx", ")", ";", "}", "if", "(", "const", "auto", "*", "BE", "=", "dyn_cast", "<", "MCBinaryExpr", ">", "(", "Expr", ")", ")", "if", "(", "isOutOfRangeConstant", "(", "BE", "->", "getLHS", "(", ")", ")", "||", "isOutOfRangeConstant", "(", "BE", "->", "getRHS", "(", ")", ")", ")", "{", "Error", "(", "StartLoc", ",", "<STR_LIT>", "offset out of range", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "const", "MCExpr", "*", "Sym", "=", "nullptr", ";", "if", "(", "AllowTLS", "&&", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Colon", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "unexpected token", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "MCSymbolRefExpr", "::", "VariantKind", "Kind", "=", "MCSymbolRefExpr", "::", "VK_None", ";", "StringRef", "Name", "=", "Parser", ".", "getTok", "(", ")", ".", "getString", "(", ")", ";", "if", "(", "Name", "==", "<STR_LIT>", "tls_gdcall", "<STR_LIT>", ")", "Kind", "=", "MCSymbolRefExpr", "::", "VK_TLSGD", ";", "else", "if", "(", "Name", "==", "<STR_LIT>", "tls_ldcall", "<STR_LIT>", ")", "Kind", "=", "MCSymbolRefExpr", "::", "VK_TLSLDM", ";", "else", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "unknown TLS tag", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Colon", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "unexpected token", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Parser", ".", "getTok", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "{", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "unexpected token", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";" ]
LLVM
ARM
CPP
next_suggestion
CPU
8,108
[ "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", ",", "V2", ",", "SubReg2", ",", "V3", ",", "SubReg3", "}", ";" ]
[ "SDNode", "*", "ARMDAGToDAGISel", "::", "createQuadDRegsNode", "(", "EVT", "VT", ",", "SDValue", "V0", ",", "SDValue", "V1", ",", "SDValue", "V2", ",", "SDValue", "V3", ")", "{", "DebugLoc", "dl", "=", "V0", ".", "getNode", "(", ")", "->", "getDebugLoc", "(", ")", ";", "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "ARM", "::", "QQPRRegClassID", ",", "MVT", "::", "i32", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "ARM", "::", "dsub_0", ",", "MVT", "::", "i32", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "ARM", "::", "dsub_1", ",", "MVT", "::", "i32", ")", ";", "SDValue", "SubReg2", "=", "CurDAG", "->", "getTargetConstant", "(", "ARM", "::", "dsub_2", ",", "MVT", "::", "i32", ")", ";", "SDValue", "SubReg3", "=", "CurDAG", "->", "getTargetConstant", "(", "ARM", "::", "dsub_3", ",", "MVT", "::", "i32", ")", ";" ]
GCC
m32c
CPP
program_repair
MPU
8,109
[ "<FIXS>", "&&", "(", "!", "code", "||", "code", "==", "'", "D", "'", "||", "code", "==", "'", "d", "'", ")", "<FIXE>", "<FIXS>", "&&", "(", "GET_CODE", "(", "patternr", "[", "conversions", "[", "i", "]", ".", "format", "[", "j", "+", "<NUM_LIT>", "]", "-", "'", "<NUM_LIT>", "'", "]", ")", "==", "CONST_INT", ")", ")", "{", "force_sign", "=", "<NUM_LIT>", ";", "continue", ";", "}", "<FIXE>" ]
[ "if", "(", "conversions", "[", "i", "]", ".", "format", "[", "j", "]", "==", "'", "+", "'", "<BUGS>", "&&", "(", "!", "code", "||", "code", "==", "'", "I", "'", ")", "<BUGE>", "&&", "ISDIGIT", "(", "conversions", "[", "i", "]", ".", "format", "[", "j", "+", "<NUM_LIT>", "]", ")", "<BUGS>", "&&", "GET_CODE", "(", "patternr", "[", "conversions", "[", "i", "]", ".", "format", "[", "j", "+", "<NUM_LIT>", "]", "-", "'", "<NUM_LIT>", "'", "]", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "patternr", "[", "conversions", "[", "i", "]", ".", "format", "[", "j", "+", "<NUM_LIT>", "]", "-", "'", "<NUM_LIT>", "'", "]", ")", "<NUM_LIT>", ")", "continue", ";", "<BUGE>", "fputc", "(", "conversions", "[", "i", "]", ".", "format", "[", "j", "]", ",", "file", ")", ";", "}", "break", ";" ]
LLVM
AArch64
TD
next_suggestion
CPU
8,110
[ "def", "UImmS8XForm", ":", "SDNodeXForm", "<", "imm", ",", "[", "{" ]
[ "def", "UImmS2XForm", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getZExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "UImmS4XForm", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getZExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";" ]
LLVM
X86
CPP
stmt_completion
CPU
8,111
[ "sinkMBB", ")", ";" ]
[ "MF", "->", "insert", "(", "I", ",", "mainMBB", ")", ";", "MF", "->", "insert", "(", "I", ",", "sinkMBB", ")", ";", "sinkMBB", "->", "splice", "(", "sinkMBB", "->", "begin", "(", ")", ",", "MBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "MBB", "->", "end", "(", ")", ")", ";", "sinkMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "MBB", ")", ";", "BuildMI", "(", "thisMBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "XBEGIN_4", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ";", "thisMBB", "->", "addSuccessor", "(", "mainMBB", ")", ";", "thisMBB", "->", "addSuccessor", "(" ]
LLVM
X86
CPP
next_suggestion
CPU
8,112
[ "SDValue", "CstOp", "=", "getConstVector", "(", "ConstantBitData", ",", "UndefElts", ",", "MaskVT", ",", "DAG", ",", "DL", ")", ";" ]
[ "assert", "(", "<NUM_LIT>", "<=", "M", "&&", "M", "<", "(", "int", ")", "(", "NumMaskElts", "*", "NumOps", ")", ")", ";", "unsigned", "SrcOpIdx", "=", "(", "unsigned", ")", "M", "/", "NumMaskElts", ";", "unsigned", "SrcMaskIdx", "=", "(", "unsigned", ")", "M", "%", "NumMaskElts", ";", "auto", "&", "SrcUndefElts", "=", "UndefEltsOps", "[", "SrcOpIdx", "]", ";", "if", "(", "SrcUndefElts", "[", "SrcMaskIdx", "]", ")", "{", "UndefElts", ".", "setBit", "(", "i", ")", ";", "continue", ";", "}", "auto", "&", "SrcEltBits", "=", "RawBitsOps", "[", "SrcOpIdx", "]", ";", "APInt", "&", "Bits", "=", "SrcEltBits", "[", "SrcMaskIdx", "]", ";", "if", "(", "!", "Bits", ")", "{", "ZeroElts", ".", "setBit", "(", "i", ")", ";", "continue", ";", "}", "ConstantElts", ".", "setBit", "(", "i", ")", ";", "ConstantBitData", "[", "i", "]", "=", "Bits", ";", "}", "assert", "(", "(", "UndefElts", "|", "ZeroElts", "|", "ConstantElts", ")", ".", "isAllOnesValue", "(", ")", ")", ";", "MVT", "MaskSVT", ";", "if", "(", "VT", ".", "isFloatingPoint", "(", ")", "&&", "(", "MaskSizeInBits", "==", "<NUM_LIT>", "||", "MaskSizeInBits", "==", "<NUM_LIT>", ")", ")", "MaskSVT", "=", "MVT", "::", "getFloatingPointVT", "(", "MaskSizeInBits", ")", ";", "else", "MaskSVT", "=", "MVT", "::", "getIntegerVT", "(", "MaskSizeInBits", ")", ";", "MVT", "MaskVT", "=", "MVT", "::", "getVectorVT", "(", "MaskSVT", ",", "NumMaskElts", ")", ";", "SDLoc", "DL", "(", "Root", ")", ";" ]
LLVM
ARM
CPP
stmt_completion
CPU
8,113
[ "(", ")", "?", "(", "(", "ARMBaseInstrInfo", "*", ")", "new", "Thumb2InstrInfo", "(", "Subtarget", ")", ")", ":", "(", "(", "ARMBaseInstrInfo", "*", ")", "new", "Thumb1InstrInfo", "(", "Subtarget", ")", ")", ")", ",", "DL", "(", "Subtarget", ".", "isAPCS_ABI", "(", ")", "?", "std", "::", "string", "(", "<STR_LIT>", "e-p:32:32-f64:32:64-i64:32:64-", "<STR_LIT>", "<STR_LIT>", "i16:16:32-i8:8:32-i1:8:32-", "<STR_LIT>", "<STR_LIT>", "v128:32:128-v64:32:64-a:0:32-n32-S32", "<STR_LIT>", ")", ":" ]
[ "ThumbTargetMachine", "::", "ThumbTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "ARMBaseTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "InstrInfo", "(", "Subtarget", ".", "hasThumb2" ]
LLVM
Mips
CPP
stmt_completion
CPU
8,114
[ "RHS", ")", ";" ]
[ "assert", "(", "(", "(", "Opc", "==", "ISD", "::", "ADDC", "||", "Opc", "==", "ISD", "::", "ADDE", ")", "||", "(", "Opc", "==", "ISD", "::", "SUBC", "||", "Opc", "==", "ISD", "::", "SUBE", ")", ")", "&&", "<STR_LIT>", "(ADD|SUB)E flag operand must come from (ADD|SUB)C/E insn", "<STR_LIT>", ")", ";", "unsigned", "SLTuOp", "=", "Mips", "::", "SLTu", ",", "ADDuOp", "=", "Mips", "::", "ADDu", ";", "if", "(", "Subtarget", "->", "isGP64bit", "(", ")", ")", "{", "SLTuOp", "=", "Mips", "::", "SLTu64", ";", "ADDuOp", "=", "Mips", "::", "DADDu", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "CmpLHS", ",", "InFlag", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "SDValue", "LHS", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "RHS", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "LHS", ".", "getValueType", "(", ")", ";", "SDNode", "*", "Carry", "=", "CurDAG", "->", "getMachineNode", "(", "SLTuOp", ",", "DL", ",", "VT", ",", "Ops", ")", ";", "if", "(", "Subtarget", "->", "isGP64bit", "(", ")", ")", "{", "Carry", "=", "CurDAG", "->", "getMachineNode", "(", "Mips", "::", "SUBREG_TO_REG", ",", "DL", ",", "VT", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "VT", ")", ",", "SDValue", "(", "Carry", ",", "<NUM_LIT>", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "Mips", "::", "sub_32", ",", "VT", ")", ")", ";", "}", "SDNode", "*", "AddCarry", "=", "CurDAG", "->", "getMachineNode", "(", "ADDuOp", ",", "DL", ",", "VT", ",", "SDValue", "(", "Carry", ",", "<NUM_LIT>", ")", "," ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
8,115
[ "(", ")", ";" ]
[ "ImmutablePass", "*", "llvm", "::", "createAMDGPUExternalAAWrapperPass", "(", ")", "{", "return", "new", "AMDGPUExternalAAWrapper" ]
GCC
vax
MD
next_suggestion
CPU
8,116
[ "<STR_LIT>", ")" ]
[ "(", "plus", ":", "VAXfp", "(", "match_operand", ":", "VAXfp", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VAXfp", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "VAX_PSL_REGNUM", ")", ")", "]", "<STR_LIT>" ]
LLVM
X86
CPP
next_suggestion
CPU
8,117
[ "if", "(", "LV", "&&", "isKill2", "&&", "InsMI2", ")", "LV", "->", "replaceKillInstruction", "(", "Src2", ",", "MI", ",", "InsMI2", ")", ";" ]
[ "case", "X86", "::", "ADD16ri", ":", "case", "X86", "::", "ADD16ri8", ":", "addLeaRegOffset", "(", "MIB", ",", "leaInReg", ",", "true", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "break", ";", "case", "X86", "::", "ADD16rr", ":", "{", "unsigned", "Src2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "isKill2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "unsigned", "leaInReg2", "=", "<NUM_LIT>", ";", "MachineInstr", "*", "InsMI2", "=", "<NUM_LIT>", ";", "if", "(", "Src", "==", "Src2", ")", "{", "addRegReg", "(", "MIB", ",", "leaInReg", ",", "true", ",", "leaInReg", ",", "false", ")", ";", "}", "else", "{", "leaInReg2", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "X86", "::", "GR32RegClass", ")", ";", "BuildMI", "(", "*", "MFI", ",", "MIB", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "X86", "::", "IMPLICIT_DEF", ")", ",", "leaInReg2", ")", ";", "InsMI2", "=", "BuildMI", "(", "*", "MFI", ",", "MIB", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "X86", "::", "INSERT_SUBREG", ")", ",", "leaInReg2", ")", ".", "addReg", "(", "leaInReg2", ")", ".", "addReg", "(", "Src2", ",", "getKillRegState", "(", "isKill2", ")", ")", ".", "addImm", "(", "X86", "::", "SUBREG_16BIT", ")", ";", "addRegReg", "(", "MIB", ",", "leaInReg", ",", "true", ",", "leaInReg2", ",", "true", ")", ";", "}" ]
GCC
aarch64
MD
next_suggestion
CPU
8,118
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
8,119
[ "(", "<NUM_LIT>", ")", ";" ]
[ "return", "TypeSize", "::", "getFixed", "(", "ST", "->", "isPPC64", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "case", "TargetTransformInfo", "::", "RGK_FixedWidthVector", ":", "return", "TypeSize", "::", "getFixed", "(", "ST", "->", "hasAltivec", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "case", "TargetTransformInfo", "::", "RGK_ScalableVector", ":", "return", "TypeSize", "::", "getScalable" ]
GCC
s390
MD
stmt_completion
MPU
8,120
[ "<STR_LIT>", ")" ]
[ "(", "V1HI", "<STR_LIT>", ")", "(", "V2HI", "<STR_LIT>", ")", "(", "V4HI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V1SI", "<STR_LIT>", ")", "(", "V2SI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V1DI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V1TI", "<STR_LIT>", ")", "(", "TI", "<STR_LIT>", ")", "(", "V1SF", "<STR_LIT>", ")", "(", "V2SF", "<STR_LIT>", ")", "(", "V4SF", "<STR_LIT>", ")", "(", "V1DF", "<STR_LIT>", ")", "(", "V2DF" ]
GCC
spu
CPP
program_repair
MPU
8,121
[ "<FIXS>", "logical_immediate_p", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "<FIXE>" ]
[ "}", "int", "<BUGS>", "logical_immediate_p", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "<BUGE>", "{", "HOST_WIDE_INT", "val", ";", "unsigned", "char", "arr", "[", "<NUM_LIT>", "]", ";" ]
LLVM
TPC
TD
next_suggestion
Virtual ISA
8,122
[ "let", "Constraints", "=", "<STR_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "src", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "=", "sw", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "HasImm", "=", "<NUM_LIT>", ";", "let", "immOpNum", "=", "<NUM_LIT>", ";", "let", "OutOfSlotData", "=", "<NUM_LIT>", ";" ]
GCC
rs6000
MD
stmt_completion
CPU
8,123
[ ")", "]" ]
[ "[", "(", "set", "(", "reg", ":", "CC", "CR6_REGNO", ")", "(", "unspec", ":", "CC", "[", "(", "ge", ":", "CC", "(", "match_operand", ":", "VSX_F", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VSX_F", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "UNSPEC_PREDICATE", ")", ")", "(", "set", "(", "match_operand", ":", "VSX_F", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ge", ":", "VSX_F", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")" ]
LLVM
WebAssembly
CPP
code_generation
Virtual ISA
8,124
[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "WebAssembly Restore Stack Pointer for Exception Handling", "<STR_LIT>", ";", "}" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
GCC
i386
MD
next_suggestion
CPU
8,125
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")" ]
LLVM
AVR
CPP
next_suggestion
MPU
8,126
[ "}" ]
[ "case", "ISD", "::", "SETNE", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "ISD", "::", "SETGE", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "ISD", "::", "SETLT", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "ISD", "::", "SETUGE", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "ISD", "::", "SETULT", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
LLVM
MBlaze
TD
stmt_completion
MPU
8,127
[ ",", "<STR_LIT>", ">", ";" ]
[ "def", "LHUR", ":", "LoadM", "<", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
8,128
[ "(", "MF", ")", ";" ]
[ "bool", "WebAssemblyFrameLowering", "::", "needsSP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "needsSPForLocalFrame", "(", "MF", ")", "||", "needsPrologForEH" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
8,129
[ "const", "{" ]
[ "bool", "useLongCalls", "(", ")" ]
GCC
aarch64
MD
stmt_completion
CPU
8,130
[ "(", "DI", "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_mode_attr", "lconst2", "[", "(", "SI", "<STR_LIT>", ")" ]
LLVM
ARM64
TD
stmt_completion
CPU
8,131
[ ";" ]
[ "class", "BaseAddSubSReg", "<", "bit", "isSub", ",", "bit", "setFlags", ",", "RegisterClass", "regtype", ",", "arith_shifted_reg", "shifted_regtype", ",", "string", "asm", ",", "SDPatternOperator", "OpNode", ">", ":", "I", "<", "(", "outs", "regtype", ":", "$", "Rd", ")", ",", "(", "ins", "regtype", ":", "$", "Rn", ",", "shifted_regtype", ":", "$", "Rm", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "regtype", ":", "$", "Rd", ",", "(", "OpNode", "regtype", ":", "$", "Rn", ",", "shifted_regtype", ":", "$", "Rm", ")", ")", "]", ">", ",", "Sched", "<", "[", "WriteISReg", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "src1", ";", "bits", "<", "<NUM_LIT>", ">", "src2", ";", "bits", "<", "<NUM_LIT>", ">", "shift" ]
LLVM
X86
CPP
stmt_completion
CPU
8,132
[ ")", ";" ]
[ "addMemOperands", "(", "Inst", ",", "N" ]
GCC
xtensa
MD
stmt_completion
MPU
8,133
[ "match_code", "<STR_LIT>", ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(" ]
GCC
sh
MD
next_suggestion
CPU
8,134
[ "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "post_inc", ":", "SI", "(", "reg", ":", "SI", "SP_REG", ")", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
8,135
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC
i386
CPP
stmt_completion
CPU
8,136
[ "_", "D", ",", "(", "_", "_", "v32qi", ")", "_", "_", "A", ",", "_", "_", "B", ")", ";" ]
[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_vgf2p8mulb_v32qi_mask", "(", "(", "_", "_", "v32qi", ")", "_", "_", "C", ",", "(", "_", "_", "v32qi", ")", "_" ]
GCC
mips
CPP
program_repair
CPU
8,137
[ "<FIXS>", "&&", "mips16_build_call_stub", "(", "result", ",", "addr", ",", "args_size", ",", "<FIXE>", "<FIXS>", "{", "gcc_assert", "(", "!", "sibcall_p", ")", ";", "return", ";", "}", "<FIXE>" ]
[ "if", "(", "TARGET_MIPS16", "&&", "TARGET_HARD_FLOAT_ABI", "<BUGS>", "&&", "build_mips16_call_stub", "(", "result", ",", "addr", ",", "args_size", ",", "<BUGE>", "aux", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "(", "int", ")", "GET_MODE", "(", "aux", ")", ")", ")", "<BUGS>", "return", ";", "<BUGE>", "if", "(", "result", "==", "<NUM_LIT>", ")", "pattern", "=", "(", "sibcall_p" ]
LLVM
Sparc
CPP
stmt_completion
CPU
8,138
[ ";", "break", ";" ]
[ "case", "VK_Sparc_HM", ":", "OS", "<<", "<STR_LIT>", "%hm(", "<STR_LIT>", ";", "break", ";", "case", "VK_Sparc_PC22", ":", "OS", "<<", "<STR_LIT>", "%hi(", "<STR_LIT>", ";", "break", ";", "case", "VK_Sparc_PC10", ":", "OS", "<<", "<STR_LIT>", "%lo(", "<STR_LIT>", ";", "break", ";", "case", "VK_Sparc_GOT22", ":", "OS", "<<", "<STR_LIT>", "%hi(", "<STR_LIT>", ";", "break", ";", "case", "VK_Sparc_GOT10", ":", "OS", "<<", "<STR_LIT>", "%lo(", "<STR_LIT>", ";", "break", ";", "case", "VK_Sparc_WPLT30", ":", "closeParen", "=", "false", ";", "break", ";", "case", "VK_Sparc_R_DISP32", ":", "OS", "<<", "<STR_LIT>", "%r_disp32(", "<STR_LIT>", ";", "break", ";", "case", "VK_Sparc_TLS_GD_HI22", ":", "OS", "<<", "<STR_LIT>", "%tgd_hi22(", "<STR_LIT>", ";", "break", ";", "case", "VK_Sparc_TLS_GD_LO10", ":", "OS", "<<", "<STR_LIT>", "%tgd_lo10(", "<STR_LIT>", ";", "break", ";", "case", "VK_Sparc_TLS_GD_ADD", ":", "OS", "<<", "<STR_LIT>", "%tgd_add(", "<STR_LIT>", ";", "break", ";", "case", "VK_Sparc_TLS_GD_CALL", ":", "OS", "<<", "<STR_LIT>", "%tgd_call(", "<STR_LIT>", ";", "break", ";", "case", "VK_Sparc_TLS_LDM_HI22", ":", "OS", "<<", "<STR_LIT>", "%tldm_hi22(", "<STR_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
8,139
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
GCC
i386
CPP
stmt_completion
CPU
8,140
[ ",", "_", "_", "R", ")", ";" ]
[ "return", "(", "unsigned", ")", "_", "_", "builtin_ia32_vcvttsd2usi32", "(", "(", "_", "_", "v2df", ")", "_", "_", "A" ]
LLVM
X86
CPP
code_generation
CPU
8,141
[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "Windows 32-bit x86 EH state insertion", "<STR_LIT>", ";", "}" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
8,142
[ "}" ]
[ "unsigned", "R600MCCodeEmitter", "::", "getHWReg", "(", "unsigned", "RegNo", ")", "const", "{", "return", "MRI", ".", "getEncodingValue", "(", "RegNo", ")", "&", "HW_REG_MASK", ";" ]
GCC
s390
CPP
program_repair
MPU
8,143
[ "<FIXS>", "ret", "=", "s390_decompose_address", "(", "MEM_P", "(", "x", ")", "?", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ":", "x", ",", "&", "ad", ")", ";", "<FIXE>" ]
[ "struct", "s390_address", "ad", ";", "int", "ret", ";", "<BUGS>", "if", "(", "!", "MEM_P", "(", "x", ")", ")", "{", "output_operand_lossage", "(", "<STR_LIT>", "memory reference expected for ", "<STR_LIT>", "<STR_LIT>", "'O' output modifier", "<STR_LIT>", ")", ";", "return", ";", "}", "ret", "=", "s390_decompose_address", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "&", "ad", ")", ";", "<BUGE>", "if", "(", "!", "ret", "||", "(", "ad", ".", "base", "&&", "!", "REGNO_OK_FOR_BASE_P", "(", "REGNO", "(", "ad", ".", "base", ")", ")", ")" ]
GCC
arm
MD
stmt_completion
CPU
8,144
[ "<STR_LIT>", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "V8QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V8QI", "[", "(", "match_operand", ":", "V8QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V8QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VTBL", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
GCC
powerpcspe
CPP
program_repair
CPU
8,145
[ "<FIXS>", "const0_rtx", ",", "Pmode", ")", ";", "<FIXE>" ]
[ "tga", "=", "rs6000_tls_get_addr", "(", ")", ";", "tmp1", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_library_call_value", "(", "tga", ",", "tmp1", ",", "LCT_CONST", ",", "Pmode", ",", "<BUGS>", "<NUM_LIT>", ",", "const0_rtx", ",", "Pmode", ")", ";", "<BUGE>", "r3", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_AIX", "||", "DEFAULT_ABI", "==", "ABI_ELFv2", ")" ]
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
8,146
[ "::", "Other", ",", "Legal", ")", ";" ]
[ "}", "}", "for", "(", "auto", "T", ":", "{", "MVT", "::", "i1", ",", "MVT", "::", "i8", ",", "MVT", "::", "i16", ",", "MVT", "::", "i32", "}", ")", "setOperationAction", "(", "ISD", "::", "SIGN_EXTEND_INREG", ",", "T", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "STACKSAVE", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "STACKRESTORE", ",", "MVT", "::", "Other", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "DYNAMIC_STACKALLOC", ",", "MVTPtr", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "FrameIndex", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "CopyToReg", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "for", "(", "auto", "T", ":", "{", "MVT", "::", "i32", ",", "MVT", "::", "i64", ",", "MVT", "::", "f32", ",", "MVT", "::", "f64", "}", ")", "for", "(", "auto", "Op", ":", "{", "ISD", "::", "BR_CC", ",", "ISD", "::", "SELECT_CC", "}", ")", "setOperationAction", "(", "Op", ",", "T", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "BR_JT", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "setLoadExtAction", "(", "ISD", "::", "EXTLOAD", ",", "MVT", "::", "f64", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "setTruncStoreAction", "(", "MVT", "::", "f64", ",", "MVT", "::", "f32", ",", "Expand", ")", ";", "for", "(", "auto", "T", ":", "MVT", "::", "integer_valuetypes", "(", ")", ")", "for", "(", "auto", "Ext", ":", "{", "ISD", "::", "EXTLOAD", ",", "ISD", "::", "ZEXTLOAD", ",", "ISD", "::", "SEXTLOAD", "}", ")", "setLoadExtAction", "(", "Ext", ",", "T", ",", "MVT", "::", "i1", ",", "Promote", ")", ";", "setOperationAction", "(", "ISD", "::", "TRAP", ",", "MVT" ]
LLVM
Mips
CPP
next_suggestion
CPU
8,147
[ "case", "ISD", "::", "SETONE", ":", "return", "Mips", "::", "FCOND_NEQ", ";" ]
[ "case", "ISD", "::", "SETULT", ":", "return", "Mips", "::", "FCOND_ULT", ";", "case", "ISD", "::", "SETULE", ":", "return", "Mips", "::", "FCOND_ULE", ";", "case", "ISD", "::", "SETUGT", ":", "return", "Mips", "::", "FCOND_UGT", ";", "case", "ISD", "::", "SETUGE", ":", "return", "Mips", "::", "FCOND_UGE", ";", "case", "ISD", "::", "SETUO", ":", "return", "Mips", "::", "FCOND_UN", ";", "case", "ISD", "::", "SETO", ":", "return", "Mips", "::", "FCOND_OR", ";", "case", "ISD", "::", "SETNE", ":" ]
GCC
i386
MD
next_suggestion
CPU
8,148
[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashift", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
TL45
TD
program_repair
MPU
8,149
[ "<FIXS>", "def", ":", "Pat", "(", "truncstorei8", "GRRegs", ":", "$", "rs2", ",", "GRRegs", ":", "$", "rs1", ")", ",", "(", "SB", "GRRegs", ":", "$", "rs2", ",", "GRRegs", ":", "$", "rs1", ",", "<NUM_LIT>", ")", ">", ";", "<FIXE>" ]
[ "def", ":", "Pat", "(", "store", "GRRegs", ":", "$", "rs2", ",", "GRRegs", ":", "$", "rs1", ")", ",", "(", "SW", "GRRegs", ":", "$", "rs2", ",", "GRRegs", ":", "$", "rs1", ",", "<NUM_LIT>", ")", ">", ";", "<BUGS>", "def", ":", "Pat", "(", "truncstorei8", "GRRegs", ":", "$", "rs2", ",", "GRRegs", ":", "$", "rs1", ")", ",", "(", "SW", "GRRegs", ":", "$", "rs2", ",", "GRRegs", ":", "$", "rs1", ",", "<NUM_LIT>", ")", ">", ";", "<BUGE>" ]
GCC
m68k
MD
stmt_completion
MPU
8,150
[ "]", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "fix", ":", "SI", "(", "match_operand", ":", "FP", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
RV16K
CPP
stmt_completion
Virtual ISA
8,151
[ "E", ")", ")", ";" ]
[ "case", "AsmToken", "::", "String", ":", "case", "AsmToken", "::", "Identifier", ":", "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Res", ")", ")", "return", "MatchOperand_ParseFail", ";", "break", ";", "}", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Res", ",", "S", "," ]
LLVM
X86
CPP
next_suggestion
CPU
8,152
[ "return", "false", ";" ]
[ "const", "X86RegisterInfo", "*", "TRI", "=", "static_cast", "<", "const", "X86RegisterInfo", "*", ">", "(", "DAG", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "unsigned", "BaseReg", "=", "TRI", "->", "getBaseRegister", "(", ")", ";", "for", "(", "unsigned", "R", ":", "ClobberSet", ")", "if", "(", "BaseReg", "==", "R", ")", "return", "true", ";" ]
LLVM
PTX
CPP
next_suggestion
GPU
8,153
[ "name", "+=", "utostr", "(", "RegRets", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", ";" ]
[ "std", "::", "string", "name", ";", "name", "=", "<STR_LIT>", "%ret", "<STR_LIT>", ";" ]
LLVM
AArch64
CPP
next_suggestion
CPU
8,154
[ "Found", "|=", "Match", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MCP", "::", "FMLSv4i32_indexed_OP2", ")", "||", "Match", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MCP", "::", "FMLSv4f32_OP2", ")", ";" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Found", "|=", "Match", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MCP", "::", "FMLAv4i32_indexed_OP1", ")", "||", "Match", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MCP", "::", "FMLAv4f32_OP1", ")", ";", "Found", "|=", "Match", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MCP", "::", "FMLAv4i32_indexed_OP2", ")", "||", "Match", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MCP", "::", "FMLAv4f32_OP2", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Found", "=", "Match", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MCP", "::", "FMULSUBH_OP1", ")", ";", "Found", "|=", "Match", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MCP", "::", "FMULSUBH_OP2", ")", ";", "Found", "|=", "Match", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MCP", "::", "FNMULSUBH_OP1", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Found", "=", "Match", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MCP", "::", "FMULSUBS_OP1", ")", ";", "Found", "|=", "Match", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MCP", "::", "FMULSUBS_OP2", ")", "||", "Match", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MCP", "::", "FMLSv1i32_indexed_OP2", ")", ";", "Found", "|=", "Match", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MCP", "::", "FNMULSUBS_OP1", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Found", "=", "Match", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MCP", "::", "FMULSUBD_OP1", ")", ";", "Found", "|=", "Match", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MCP", "::", "FMULSUBD_OP2", ")", "||", "Match", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MCP", "::", "FMLSv1i64_indexed_OP2", ")", ";", "Found", "|=", "Match", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MCP", "::", "FNMULSUBD_OP1", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Found", "|=", "Match", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MCP", "::", "FMLSv4i16_indexed_OP2", ")", "||", "Match", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MCP", "::", "FMLSv4f16_OP2", ")", ";", "Found", "|=", "Match", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MCP", "::", "FMLSv4i16_indexed_OP1", ")", "||", "Match", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MCP", "::", "FMLSv4f16_OP1", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Found", "|=", "Match", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MCP", "::", "FMLSv8i16_indexed_OP2", ")", "||", "Match", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MCP", "::", "FMLSv8f16_OP2", ")", ";", "Found", "|=", "Match", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MCP", "::", "FMLSv8i16_indexed_OP1", ")", "||", "Match", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MCP", "::", "FMLSv8f16_OP1", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Found", "|=", "Match", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MCP", "::", "FMLSv2i32_indexed_OP2", ")", "||", "Match", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MCP", "::", "FMLSv2f32_OP2", ")", ";", "Found", "|=", "Match", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MCP", "::", "FMLSv2i32_indexed_OP1", ")", "||", "Match", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MCP", "::", "FMLSv2f32_OP1", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Found", "|=", "Match", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MCP", "::", "FMLSv2i64_indexed_OP2", ")", "||", "Match", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MCP", "::", "FMLSv2f64_OP2", ")", ";", "Found", "|=", "Match", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MCP", "::", "FMLSv2i64_indexed_OP1", ")", "||", "Match", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "MCP", "::", "FMLSv2f64_OP1", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
GCC
mips
MD
stmt_completion
CPU
8,155
[ "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
GCC
loongarch
CPP
stmt_completion
CPU
8,156
[ ")", "_", "<NUM_LIT>", ",", "(", "v2i64", ")", "_", "<NUM_LIT>", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m128i", "_", "_", "lsx_vilvh_d", "(", "_", "_", "m128i", "_", "<NUM_LIT>", ",", "_", "_", "m128i", "_", "<NUM_LIT>", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_lsx_vilvh_d", "(", "(", "v2i64" ]
GCC
arm
CPP
stmt_completion
CPU
8,157
[ "_", "c", ")", "{" ]
[ "vaba_s16", "(", "int16x4_t", "_", "_", "a", ",", "int16x4_t", "_", "_", "b", ",", "int16x4_t", "_" ]
LLVM
Sparc
CPP
program_repair
CPU
8,158
[ "<FIXS>", "<FIXE>", "<FIXS>", "SparcDisassembler", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", ":", "MCDisassembler", "(", "STI", ",", "Ctx", ")", "{", "}", "<FIXE>", "<FIXS>", "DecodeStatus", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "const", "MemoryObject", "&", "Region", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "VStream", ",", "raw_ostream", "&", "CStream", ")", "const", "override", ";", "<FIXE>" ]
[ "namespace", "{", "<BUGS>", "<BUGE>", "class", "SparcDisassembler", ":", "public", "MCDisassembler", "{", "public", ":", "<BUGS>", "SparcDisassembler", "(", "const", "MCSubtargetInfo", "&", "STI", ",", "MCContext", "&", "Ctx", ")", ":", "MCDisassembler", "(", "STI", ",", "Ctx", ")", "{", "}", "<BUGE>", "virtual", "~", "SparcDisassembler", "(", ")", "{", "}", "<BUGS>", "DecodeStatus", "getInstruction", "(", "MCInst", "&", "instr", ",", "uint64_t", "&", "size", ",", "const", "MemoryObject", "&", "region", ",", "uint64_t", "address", ",", "raw_ostream", "&", "vStream", ",", "raw_ostream", "&", "cStream", ")", "const", "override", ";", "<BUGE>", "}", ";", "}" ]
LLVM
Mips
TD
stmt_completion
CPU
8,159
[ "[", "build_vector", ",", "bitconvert", "]", ">", ";" ]
[ "def", "vsplat_maskr_bits", ":", "SplatComplexPattern", "<", "vsplat_uimm8", ",", "vAny", ",", "<NUM_LIT>", ",", "<STR_LIT>", "," ]
LLVM
X86
TD
stmt_completion
CPU
8,160
[ ":", "$", "src2", ")", ")", ")", "]", ">", ",", "Sched", "<", "[", "sched", ".", "Folded", "]", ">", ";" ]
[ "def", "m", ":", "SS4AIi8", "<", "opc", ",", "MRMSrcMem", ",", "(", "outs", "RC", ":", "$", "dst", ")", ",", "(", "ins", "x86memop", ":", "$", "src1", ",", "i32u8imm", ":", "$", "src2", ")", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "[", "(", "set", "RC", ":", "$", "dst", ",", "(", "VT", "(", "OpNode", "(", "mem_frag", "addr", ":", "$", "src1", ")", ",", "imm" ]
LLVM
ARM64
TD
next_suggestion
CPU
8,161
[ "}" ]
[ "let", "Name", "=", "<STR_LIT>", ";", "let", "DiagnosticType", "=", "<STR_LIT>", ";" ]
GCC
pru
MD
stmt_completion
CPU
8,162
[ "umax", "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_code_iterator", "LOGICAL", "[", "and", "ior", "xor", "umin", "umax", "]", ")", "(", "define_code_attr", "logical_asm", "[", "(", "and", "<STR_LIT>", ")", "(", "ior", "<STR_LIT>", ")", "(", "xor", "<STR_LIT>", ")", "(", "umin", "<STR_LIT>", ")", "(" ]
GCC
i386
CPP
program_repair
CPU
8,163
[ "<FIXS>", "else", "if", "(", "alg_usable_p", "(", "candidate", ",", "memset", ",", "have_as", ")", "&&", "!", "(", "TARGET_PREFER_KNOWN_REP_MOVSB_STOSB", "&&", "candidate", "==", "rep_prefix_1_byte", "&&", "min_size", "!=", "max_size", ")", ")", "<FIXE>" ]
[ "else", "if", "(", "!", "any_alg_usable_p", ")", "break", ";", "}", "<BUGS>", "else", "if", "(", "alg_usable_p", "(", "candidate", ",", "memset", ",", "have_as", ")", ")", "<BUGE>", "{", "*", "noalign", "=", "algs", "->", "size", "[", "i", "]", ".", "noalign", ";", "return", "candidate", ";" ]
GCC
rl78
CPP
program_repair
MPU
8,164
[ "<FIXS>", "{", "rtx", "q", "=", "XVECEXP", "(", "p", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "q", ")", "==", "SET", ")", "{", "s", "=", "SET_SRC", "(", "q", ")", ";", "d", "=", "SET_DEST", "(", "q", ")", ";", "rl78_note_reg_set", "(", "dead", ",", "d", ",", "insn", ")", ";", "rl78_note_reg_uses", "(", "dead", ",", "s", ",", "insn", ")", ";", "}", "p", "=", "XVECEXP", "(", "p", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "<FIXE>" ]
[ "case", "INSN", ":", "p", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "p", ")", "==", "PARALLEL", ")", "<BUGS>", "p", "=", "XVECEXP", "(", "p", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "switch", "(", "GET_CODE", "(", "p", ")", ")", "{", "case", "SET", ":" ]
LLVM
Z80
CPP
stmt_completion
MPU
8,165
[ ";" ]
[ "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "if", "(", "VT", "==", "MVT", "::", "i16", "&&", "Subtarget", ".", "is24Bit", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i24", ",", "N0", ")", ")", ";", "return", "SDValue", "(", ")" ]
GCC
m68k
MD
next_suggestion
MPU
8,166
[ "<STR_LIT>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "XF", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
GCC
mips
CPP
stmt_completion
CPU
8,167
[ "fpr_mode", ")", ";" ]
[ "int", "regno", ";", "offset", "=", "cfun", "->", "machine", "->", "frame", ".", "gp_sp_offset", "-", "sp_offset", ";", "for", "(", "regno", "=", "GP_REG_LAST", ";", "regno", ">=", "GP_REG_FIRST", ";", "regno", "--", ")", "if", "(", "BITSET_P", "(", "cfun", "->", "machine", "->", "frame", ".", "mask", ",", "regno", "-", "GP_REG_FIRST", ")", ")", "{", "mips_save_restore_reg", "(", "gpr_mode", ",", "regno", ",", "offset", ",", "fn", ")", ";", "offset", "-=", "GET_MODE_SIZE", "(", "gpr_mode", ")", ";", "}", "offset", "=", "cfun", "->", "machine", "->", "frame", ".", "fp_sp_offset", "-", "sp_offset", ";", "fpr_mode", "=", "(", "TARGET_SINGLE_FLOAT", "?", "SFmode", ":", "DFmode", ")", ";", "for", "(", "regno", "=", "(", "FP_REG_LAST", "-", "FP_INC", "+", "<NUM_LIT>", ")", ";", "regno", ">=", "FP_REG_FIRST", ";", "regno", "-=", "FP_INC", ")", "if", "(", "BITSET_P", "(", "cfun", "->", "machine", "->", "frame", ".", "fmask", ",", "regno", "-", "FP_REG_FIRST", ")", ")", "{", "mips_save_restore_reg", "(", "fpr_mode", ",", "regno", ",", "offset", ",", "fn", ")", ";", "offset", "-=", "GET_MODE_SIZE", "(" ]
GCC
mips
CPP
stmt_completion
CPU
8,168
[ ")", ";" ]
[ "return", "rtx_equal_p", "(", "entry", "->", "base", ",", "value" ]
LLVM
X86
TD
program_repair
CPU
8,169
[ "<FIXS>", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]
[ "def", ":", "InstRW", "[", "SKXWriteResGroup161", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<BUGS>", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", ":", "InstRW", "[", "SKXWriteResGroup161", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<BUGS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "<STR_LIT>", ",", "<BUGS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "<STR_LIT>", ",", "<BUGS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "<STR_LIT>", ",", "<BUGS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "<STR_LIT>", ",", "<BUGS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "<STR_LIT>", ",", "<BUGS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "<STR_LIT>", ",", "<BUGS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "<STR_LIT>", ",", "<BUGS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "<STR_LIT>", ",", "<BUGS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "<STR_LIT>", ",", "<BUGS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "<STR_LIT>", ",", "<BUGS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "<STR_LIT>", ",", "<BUGS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "<STR_LIT>", ",", "<BUGS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "<STR_LIT>", ",", "<BUGS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "<STR_LIT>", ",", "<BUGS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "<STR_LIT>", ",", "<BUGS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "<STR_LIT>", ",", "<BUGS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "<STR_LIT>", ",", "<BUGS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "<STR_LIT>", ",", "<BUGS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "<STR_LIT>", ",", "<BUGS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "<STR_LIT>", ",", "<BUGS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "<STR_LIT>", ",", "<BUGS>", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", "SKXWriteResGroup162", ":", "SchedWriteRes", "[", "SKXPort5", ",", "SKXPort23", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";" ]
GCC
loongarch
CPP
next_suggestion
CPU
8,170
[ "emit_insn", "(", "gen_lsx_vshuf_h", "(", "target", ",", "sel", ",", "op1", ",", "op0", ")", ")", ";" ]
[ "emit_insn", "(", "gen_andv16qi3", "(", "sel", ",", "sel", ",", "round_reg", ")", ")", ";", "emit_insn", "(", "gen_lsx_vshuf_b", "(", "target", ",", "op1", ",", "op0", ",", "sel", ")", ")", ";", "break", ";", "case", "E_V2DFmode", ":", "case", "E_V2DImode", ":", "emit_insn", "(", "gen_andv2di3", "(", "sel", ",", "sel", ",", "round_reg", ")", ")", ";", "emit_insn", "(", "gen_lsx_vshuf_d", "(", "target", ",", "sel", ",", "op1", ",", "op0", ")", ")", ";", "break", ";", "case", "E_V4SFmode", ":", "case", "E_V4SImode", ":", "emit_insn", "(", "gen_andv4si3", "(", "sel", ",", "sel", ",", "round_reg", ")", ")", ";", "emit_insn", "(", "gen_lsx_vshuf_w", "(", "target", ",", "sel", ",", "op1", ",", "op0", ")", ")", ";", "break", ";", "case", "E_V8HImode", ":", "emit_insn", "(", "gen_andv8hi3", "(", "sel", ",", "sel", ",", "round_reg", ")", ")", ";" ]
LLVM
AMDGPU
CPP
program_repair
GPU
8,171
[ "<FIXS>", "if", "(", "TII", "->", "isLegalFLATOffset", "(", "Offset", ",", "AMDGPUAS", "::", "PRIVATE_ADDRESS", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "{", "<FIXE>" ]
[ "MFI", ".", "getObjectAlign", "(", "FI", ")", ")", ";", "if", "(", "ST", ".", "enableFlatScratch", "(", ")", ")", "{", "<BUGS>", "if", "(", "TII", "->", "isLegalFLATOffset", "(", "Offset", ",", "AMDGPUAS", "::", "PRIVATE_ADDRESS", ",", "true", ")", ")", "{", "<BUGE>", "BuildMI", "(", "MBB", ",", "I", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "SCRATCH_LOAD_DWORD_SADDR", ")", ",", "SpillReg", ")", ".", "addReg", "(", "SPReg", ")" ]
GCC
mmix
CPP
code_generation
CPU
8,172
[ "static", "void", "mmix_option_override", "(", "void", ")", "{", "if", "(", "flag_pic", ")", "{", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "%<-f%s%> not supported: ignored", "<STR_LIT>", ",", "(", "flag_pic", ">", "<NUM_LIT>", ")", "?", "<STR_LIT>", "PIC", "<STR_LIT>", ":", "<STR_LIT>", "pic", "<STR_LIT>", ")", ";", "flag_pic", "=", "<NUM_LIT>", ";", "}", "if", "(", "flag_verbose_asm", "||", "flag_debug_asm", "||", "flag_dump_rtl_in_asm", ")", "{", "targetm", ".", "asm_out", ".", "byte_op", "=", "<STR_LIT>", "\\t.byte\\t", "<STR_LIT>", ";", "targetm", ".", "asm_out", ".", "aligned_op", ".", "hi", "=", "<STR_LIT>", "\\t.short\\t", "<STR_LIT>", ";", "targetm", ".", "asm_out", ".", "aligned_op", ".", "si", "=", "<STR_LIT>", "\\t.long\\t", "<STR_LIT>", ";", "targetm", ".", "asm_out", ".", "aligned_op", ".", "di", "=", "<STR_LIT>", "\\t.dc.a\\t", "<STR_LIT>", ";", "}", "}" ]
[ "TARGET_OPTION_OVERRIDE", "." ]
LLVM
SystemZ
CPP
stmt_completion
CPU
8,173
[ ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";" ]
[ "else", "if", "(", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "Inst" ]
LLVM
Hexagon
TD
stmt_completion
DSP
8,174
[ ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>" ]
LLVM
ARM
CPP
code_generation
CPU
8,175
[ "void", "ARMTargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "*", "MI", ",", "SDNode", "*", "Node", ")", "const", "{", "if", "(", "!", "MI", "->", "hasPostISelHook", "(", ")", ")", "{", "assert", "(", "!", "convertAddSubFlagsOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "<STR_LIT>", "Pseudo flag-setting opcodes must be marked with 'hasPostISelHook'", "<STR_LIT>", ")", ";", "return", ";", "}", "const", "MCInstrDesc", "*", "MCID", "=", "&", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "NewOpc", "=", "convertAddSubFlagsOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "if", "(", "NewOpc", ")", "{", "const", "ARMBaseInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "ARMBaseInstrInfo", "*", ">", "(", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "MCID", "=", "&", "TII", "->", "get", "(", "NewOpc", ")", ";", "assert", "(", "MCID", "->", "getNumOperands", "(", ")", "==", "MI", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "<NUM_LIT>", "&&", "<STR_LIT>", "converted opcode should be the same except for cc_out", "<STR_LIT>", ")", ";", "MI", "->", "setDesc", "(", "*", "MCID", ")", ";", "MI", "->", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "<NUM_LIT>", ",", "true", ")", ")", ";", "}", "unsigned", "ccOutIdx", "=", "MCID", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "if", "(", "!", "MI", "->", "hasOptionalDef", "(", ")", "||", "!", "MCID", "->", "OpInfo", "[", "ccOutIdx", "]", ".", "isOptionalDef", "(", ")", ")", "{", "assert", "(", "!", "NewOpc", "&&", "<STR_LIT>", "Optional cc_out operand required", "<STR_LIT>", ")", ";", "return", ";", "}", "bool", "definesCPSR", "=", "false", ";", "bool", "deadCPSR", "=", "false", ";", "for", "(", "unsigned", "i", "=", "MCID", "->", "getNumOperands", "(", ")", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "ARM", "::", "CPSR", ")", "{", "definesCPSR", "=", "true", ";", "if", "(", "MO", ".", "isDead", "(", ")", ")", "deadCPSR", "=", "true", ";", "MI", "->", "RemoveOperand", "(", "i", ")", ";", "break", ";", "}", "}", "if", "(", "!", "definesCPSR", ")", "{", "assert", "(", "!", "NewOpc", "&&", "<STR_LIT>", "Optional cc_out operand required", "<STR_LIT>", ")", ";", "return", ";", "}", "assert", "(", "deadCPSR", "==", "!", "Node", "->", "hasAnyUseOfValue", "(", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "inconsistent dead flag", "<STR_LIT>", ")", ";", "if", "(", "deadCPSR", ")", "{", "assert", "(", "!", "MI", "->", "getOperand", "(", "ccOutIdx", ")", ".", "getReg", "(", ")", "&&", "<STR_LIT>", "expect uninitialized optional cc_out operand", "<STR_LIT>", ")", ";", "return", ";", "}", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "ccOutIdx", ")", ";", "MO", ".", "setReg", "(", "ARM", "::", "CPSR", ")", ";", "MO", ".", "setIsDef", "(", "true", ")", ";", "}" ]
[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]
GCC
i386
MD
stmt_completion
CPU
8,176
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>" ]
GCC
arm
CPP
stmt_completion
CPU
8,177
[ "REGNO", "(", "SET_DEST", "(", "prev_set", ")", ")", ")", "return", "true", ";" ]
[ "else", "if", "(", "GET_CODE", "(", "SET_SRC", "(", "curr_set", ")", ")", "==", "LO_SUM", "&&", "REG_P", "(", "SET_DEST", "(", "curr_set", ")", ")", "&&", "REG_P", "(", "SET_DEST", "(", "prev_set", ")", ")", "&&", "GET_CODE", "(", "SET_SRC", "(", "prev_set", ")", ")", "==", "HIGH", "&&", "REGNO", "(", "SET_DEST", "(", "curr_set", ")", ")", "==" ]
LLVM
X86
CPP
stmt_completion
CPU
8,178
[ "|", "DW_EH_PE_sdata4", ";" ]
[ "return", "DW_EH_PE_indirect", "|", "DW_EH_PE_pcrel" ]
LLVM
PowerPC
TD
program_repair
CPU
8,179
[ "<FIXS>", "isIndirectBranch", "=", "<NUM_LIT>", ",", "isCall", "=", "<NUM_LIT>", ",", "isReturn", "=", "<NUM_LIT>", ",", "Uses", "=", "[", "CTR", "]", "in", "<FIXE>" ]
[ "let", "isTerminator", "=", "<NUM_LIT>", ",", "isBarrier", "=", "<NUM_LIT>", ",", "PPC970_Unit", "=", "<NUM_LIT>", ",", "isBranch", "=", "<NUM_LIT>", ",", "<BUGS>", "isIndirectBranch", "=", "<NUM_LIT>", ",", "isCall", "=", "<NUM_LIT>", ",", "isReturn", "=", "<NUM_LIT>", "in", "<BUGE>", "def", "TAILBCTR8", ":", "XLForm_2_ext", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", ")", ",", "<STR_LIT>", ",", "BrB", ",", "[", "]", ">", ",", "Requires", "[", "In64BitMode", "]", ">", ";" ]
LLVM
TLCS900
TD
stmt_completion
MPU
8,180
[ "$", "dst", ",", "(", "or", "GR16", ":", "$", "src", ",", "imm", ":", "$", "src2", ")", ")", "]", ">", ";" ]
[ "def", "OR16ri", ":", "I16ri", "<", "<NUM_LIT>", ",", "(", "outs", "GR16", ":", "$", "dst", ")", ",", "(", "ins", "GR16", ":", "$", "src", ",", "i16imm", ":", "$", "src2", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "GR16", ":" ]
GCC
rs6000
CPP
stmt_completion
CPU
8,181
[ "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_slli_epi16", "(", "_", "_", "m128i", "_", "_", "A", ",", "int", "_", "_", "B", ")", "{", "_", "_", "v8hu", "lshift", ";", "_", "_", "v8hi", "result", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]
GCC
rs6000
CPP
stmt_completion
CPU
8,182
[ ";" ]
[ "if", "(", "rs6000_sched_groups", "&&", "(", "rs6000_tune", "==", "PROCESSOR_POWER4", "||", "rs6000_tune", "==", "PROCESSOR_POWER5", ")", ")", "{", "enum", "attr_type", "type", "=", "get_attr_type", "(", "insn", ")", ";", "if", "(", "(", "type", "==", "TYPE_LOAD", "&&", "get_attr_update", "(", "insn", ")", "==", "UPDATE_YES", "&&", "get_attr_sign_extend", "(", "insn", ")", "==", "SIGN_EXTEND_YES", ")", "||", "(", "(", "type", "==", "TYPE_LOAD", "||", "type", "==", "TYPE_STORE", ")", "&&", "get_attr_update", "(", "insn", ")", "==", "UPDATE_YES", "&&", "get_attr_indexed", "(", "insn", ")", "==", "INDEXED_YES", ")", "||", "type", "==", "TYPE_MFCR", ")", "return", "true", ";", "}", "return", "false" ]
LLVM
Mandarin
CPP
stmt_completion
CPU
8,183
[ "(", "FrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";" ]
[ "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FrameIndex", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FrameIndex", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIndex", ")", ")", ";", "if", "(", "RC", "==", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex" ]
LLVM
Patmos
CPP
stmt_completion
VLIW
8,184
[ "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";" ]
[ "if", "(", "Instr", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Instr", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Instr", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "I", "->", "StackCacheArg", "=", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "}", "if", "(", "SCA", "->", "isValid", "(", ")", ")", "{", "if", "(", "Instr", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "PatmosStackCacheAnalysisInfo", "::", "FillSpillCounts", "::", "iterator", "it", "=", "SCA", "->", "Ensures", ".", "find", "(", "Instr", ")", ";", "assert", "(", "it", "!=", "SCA", "->", "Ensures", ".", "end", "(", ")", ")", ";", "I", "->", "StackCacheFill", "=", "it", "->", "second", ";", "}", "else", "if", "(", "Instr", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "PatmosStackCacheAnalysisInfo", "::", "FillSpillCounts", "::", "iterator", "it", "=", "SCA", "->", "Reserves", ".", "find", "(", "Instr", ")", ";", "assert", "(", "it", "!=", "SCA", "->", "Reserves", ".", "end", "(", ")", ")", ";", "I", "->", "StackCacheSpill", "=", "it", "->", "second", ";", "}", "}", "if", "(", "!", "Instr", "->", "isInlineAsm", "(", ")", "&&", "(", "Instr", "->", "mayLoad", "(", ")", "||", "Instr", "->", "mayStore", "(", ")", ")", ")", "{", "const", "PatmosInstrInfo", "*", "PII", "=", "static_cast", "<", "const", "PatmosInstrInfo", "*", ">" ]
LLVM
MMIX
CPP
next_suggestion
CPU
8,185
[ "}" ]
[ "const", "MMIXTargetLowering", "*", "getTargetLowering", "(", ")", "const", "override", "{", "return", "&", "TLInfo", ";" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
8,186
[ ")", ")", "&", "<NUM_LIT>", ")", ";" ]
[ "if", "(", "!", "Value", ")", "return", ";", "unsigned", "Offset", "=", "Fixup", ".", "getOffset", "(", ")", ";", "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Fixup", ".", "getKind", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "++", "i", ")", "{", "unsigned", "Idx", "=", "Endian", "==", "support", "::", "little", "?", "i", ":", "(", "NumBytes", "-", "<NUM_LIT>", "-", "i", ")", ";", "Data", "[", "Offset", "+", "i", "]", "|=", "uint8_t", "(", "(", "Value", ">>", "(", "Idx", "*", "<NUM_LIT>" ]
GCC
i386
CPP
stmt_completion
CPU
8,187
[ ")", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]
[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_permvarsi256_mask", "(", "(", "_", "_", "v8si", ")", "_", "_", "Y", ",", "(", "_", "_", "v8si", ")", "_", "_", "X", ",", "(", "_", "_", "v8si", ")", "_", "mm256_setzero_si256", "(" ]
GCC
sh
MD
program_repair
CPU
8,188
[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "use", "(", "match_operand", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
LLVM
TPC
TD
next_suggestion
Virtual ISA
8,189
[ "}" ]
[ "class", "StoreInstGenericSrcC", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asmstr", ">", ":", "StoreInstGenericSrcA", "<", "opc", ",", "asmstr", ">", "{", "bits", "<", "<NUM_LIT>", ">", "SrcExtra", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "SrcExtra", ";" ]
GCC
i386
CPP
next_suggestion
CPU
8,190
[ "lobits", "=", "gen_reg_rtx", "(", "V4SImode", ")", ";" ]
[ "}", "HOST_WIDE_INT", "bits", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "<NUM_LIT>", ";", "if", "(", "bits", "==", "<NUM_LIT>", ")", "{", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "op1", ")", ";", "return", ";", "}", "if", "(", "code", "==", "ROTATERT", ")", "bits", "=", "<NUM_LIT>", "-", "bits", ";", "if", "(", "(", "bits", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "rtx", "tmp2", "=", "gen_reg_rtx", "(", "V4SImode", ")", ";", "rtx", "tmp1", "=", "force_reg", "(", "V4SImode", ",", "gen_lowpart", "(", "V4SImode", ",", "op1", ")", ")", ";", "if", "(", "bits", "==", "<NUM_LIT>", ")", "emit_insn", "(", "gen_sse2_pshufd", "(", "tmp2", ",", "tmp1", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "else", "if", "(", "bits", "==", "<NUM_LIT>", ")", "emit_insn", "(", "gen_sse2_pshufd", "(", "tmp2", ",", "tmp1", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_sse2_pshufd", "(", "tmp2", ",", "tmp1", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "gen_lowpart", "(", "V1TImode", ",", "tmp2", ")", ")", ";", "return", ";", "}", "if", "(", "(", "bits", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "rtx", "tmp1", "=", "gen_reg_rtx", "(", "V1TImode", ")", ";", "rtx", "tmp2", "=", "gen_reg_rtx", "(", "V1TImode", ")", ";", "rtx", "tmp3", "=", "gen_reg_rtx", "(", "V1TImode", ")", ";", "emit_insn", "(", "gen_sse2_ashlv1ti3", "(", "tmp1", ",", "op1", ",", "GEN_INT", "(", "bits", ")", ")", ")", ";", "emit_insn", "(", "gen_sse2_lshrv1ti3", "(", "tmp2", ",", "op1", ",", "GEN_INT", "(", "<NUM_LIT>", "-", "bits", ")", ")", ")", ";", "emit_insn", "(", "gen_iorv1ti3", "(", "tmp3", ",", "tmp1", ",", "tmp2", ")", ")", ";", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "tmp3", ")", ";", "return", ";", "}", "rtx", "op1_v4si", "=", "force_reg", "(", "V4SImode", ",", "gen_lowpart", "(", "V4SImode", ",", "op1", ")", ")", ";", "rtx", "lobits", ";", "rtx", "hibits", ";", "switch", "(", "bits", ">>", "<NUM_LIT>", ")", "{", "case", "<NUM_LIT>", ":", "lobits", "=", "op1_v4si", ";", "hibits", "=", "gen_reg_rtx", "(", "V4SImode", ")", ";", "emit_insn", "(", "gen_sse2_pshufd", "(", "hibits", ",", "op1_v4si", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "lobits", "=", "gen_reg_rtx", "(", "V4SImode", ")", ";", "hibits", "=", "gen_reg_rtx", "(", "V4SImode", ")", ";", "emit_insn", "(", "gen_sse2_pshufd", "(", "lobits", ",", "op1_v4si", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_sse2_pshufd", "(", "hibits", ",", "op1_v4si", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "break", ";", "case", "<NUM_LIT>", ":" ]
LLVM
R600
TD
next_suggestion
GPU
8,191
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "SBASE", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "OFFSET", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "OFFSET", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "imm", ";" ]
LLVM
R600
CPP
stmt_completion
GPU
8,192
[ ")", ";" ]
[ "FunctionPass", "*", "llvm", "::", "createSIShrinkInstructionsPass", "(", ")", "{", "return", "new", "SIShrinkInstructions", "(" ]
LLVM
R600
CPP
stmt_completion
GPU
8,193
[ "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "False", ",", "Zero", "}", ";" ]
[ "SDNode", "*", "AMDGPUDAGToDAGISel", "::", "SelectDIV_SCALE", "(", "SDNode", "*", "N", ")", "{", "SDLoc", "SL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "assert", "(", "VT", "==", "MVT", "::", "f32", "||", "VT", "==", "MVT", "::", "f64", ")", ";", "unsigned", "Opc", "=", "(", "VT", "==", "MVT", "::", "f64", ")", "?", "AMDGPU", "::", "V_DIV_SCALE_F64", ":", "AMDGPU", "::", "V_DIV_SCALE_F32", ";", "const", "SDValue", "Zero", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "const", "SDValue", "False", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i1", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Zero", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Zero", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Zero", "," ]
LLVM
PowerPC
CPP
next_suggestion
CPU
8,194
[ "}", "else", "if", "(", "PPC", "::", "F8RCRegClass", ".", "contains", "(", "Reg", ")", ")", "{" ]
[ "OpcodeIndex", "=", "SOK_Int8Spill", ";", "}", "else", "if", "(", "PPC", "::", "F8RCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_Float8Spill", ";", "}", "else", "if", "(", "PPC", "::", "F4RCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_Float4Spill", ";", "}", "else", "if", "(", "PPC", "::", "SPERCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_SPESpill", ";", "}", "else", "if", "(", "PPC", "::", "SPE4RCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_SPE4Spill", ";", "}", "else", "if", "(", "PPC", "::", "CRRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_CRSpill", ";", "}", "else", "if", "(", "PPC", "::", "CRBITRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_CRBitSpill", ";", "}", "else", "if", "(", "PPC", "::", "VRRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_VRVectorSpill", ";", "}", "else", "if", "(", "PPC", "::", "VSRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_VSXVectorSpill", ";", "}", "else", "if", "(", "PPC", "::", "VSFRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_VectorFloat8Spill", ";", "}", "else", "if", "(", "PPC", "::", "VSSRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_VectorFloat4Spill", ";", "}", "else", "if", "(", "PPC", "::", "VRSAVERCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_VRSaveSpill", ";", "}", "else", "if", "(", "PPC", "::", "QFRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_QuadFloat8Spill", ";", "}", "else", "if", "(", "PPC", "::", "QSRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_QuadFloat4Spill", ";", "}", "else", "if", "(", "PPC", "::", "QBRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_QuadBitSpill", ";", "}", "else", "if", "(", "PPC", "::", "SPILLTOVSRRCRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "OpcodeIndex", "=", "SOK_SpillToVSR", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", "Unknown regclass!", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "if", "(", "PPC", "::", "GPRCRegClass", ".", "contains", "(", "Reg", ")", "||", "PPC", "::", "GPRC_NOR0RegClass", ".", "contains", "(", "Reg", ")", ")", "{", "OpcodeIndex", "=", "SOK_Int4Spill", ";", "}", "else", "if", "(", "PPC", "::", "G8RCRegClass", ".", "contains", "(", "Reg", ")", "||", "PPC", "::", "G8RC_NOX0RegClass", ".", "contains", "(", "Reg", ")", ")", "{", "OpcodeIndex", "=", "SOK_Int8Spill", ";" ]
LLVM
TPC
TD
next_suggestion
Virtual ISA
8,195
[ "let", "MIOperandInfo", "=", "(", "ops", "i8imm", ":", "$", "x2", ")", ";" ]
[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "X2AsmOperand", ";" ]
GCC
lm32
MD
stmt_completion
MPU
8,196
[ "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":" ]
GCC
aarch64
MD
stmt_completion
CPU
8,197
[ "UNSPEC_LASTB", "]", ")" ]
[ "(", "define_int_iterator", "LAST", "[", "UNSPEC_LASTA" ]
GCC
rs6000
MD
program_repair
CPU
8,198
[ "<FIXS>", "|", "|", "!", "CONST_INT_P", "(", "align", ")", "<FIXE>" ]
[ "rtx", "addr", ",", "scratch_string", ",", "word1", ",", "word2", ",", "scratch_dlmzbrtx", "loop_label", ",", "end_label", ",", "mem", ",", "cr0", ",", "condif", "(", "search_char", "!", "=", "const0_rtx", "<BUGS>", "|", "|", "GET_CODE", "(", "align", ")", "!", "=", "CONST_INT", "<BUGE>", "|", "|", "INTVAL", "(", "align", ")", "<NUM_LIT>", ")", "FAILword1", "=", "gen_reg_rtx", "(", "SImode", ")" ]
LLVM
ARM
CPP
stmt_completion
CPU
8,199
[ "false", ";" ]
[ "if", "(", "getParser", "(", ")", ".", "parseExpression", "(", "Value", ")", ")", "return", "true", ";", "getParser", "(", ")", ".", "getStreamer", "(", ")", ".", "emitValue", "(", "Value", ",", "Size", ",", "L", ")", ";", "return" ]