docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	SystemZ	CPP	program_repair	CPU	7,800	[ "<FIXS>", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "PartVA", ".", "getValVT", "(", ")", ",", "DL", ",", "Chain", ",", "Address", ",", "MachinePointerInfo", "(", ")", ")", ")", ";", "+", "I", ";", "<FIXE>" ]	[ "unsigned", "PartOffset", "=", "Ins", "[", "I", "+", "<NUM_LIT>", "]", ".", "PartOffset", ";", "SDValue", "Address", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "ArgValue", ",", "DAG", ".", "getIntPtrConstant", "(", "PartOffset", ",", "DL", ")", ")", ";", "<BUGS>", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "PartVA", ".", "getValVT", "(", ")", ",", "DL", ",", "Chain", ",", "Address", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "}", "}", "else" ]
GCC	alpha	MD	stmt_completion	MPU	7,801	[ "<STR_LIT>", ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>" ]
LLVM	TL45	CPP	code_generation	MPU	7,802	[ "BitVector", "TL45RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "static", "const", "MCPhysReg", "ReservedGPR32", "[", "]", "=", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", ";", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "for", "(", "unsigned", "short", "I", ":", "ReservedGPR32", ")", "{", "Reserved", ".", "set", "(", "I", ")", ";", "}", "return", "Reserved", ";", "}" ]	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "at", "all", "times", ",", "e.g", "." ]
GCC	alpha	CPP	program_repair	MPU	7,803	[ "<FIXS>", "char", "*", "name", "ATTRIBUTE_UNUSED", ";", "int", "is_local", "ATTRIBUTE_UNUSED", ";", "<FIXE>" ]	[ "voidalpha_need_linkage", "(", "name", ",", "is_local", ")", "<BUGS>", "char", "*", "name", ";", "int", "is_local", ";", "<BUGE>", "{", "}" ]
LLVM	Cpu0	CPP	stmt_completion	CPU	7,804	[ ">", "(", ")", ";" ]	[ "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Cpu0Subtarget" ]
GCC	alpha	CPP	code_generation	MPU	7,805	[ "static", "tree", "alpha_fold_builtin_insxx", "(", "tree", "op", "[", "]", ",", "unsigned", "HOST_WIDE_INT", "opint", "[", "]", ",", "long", "op_const", ",", "unsigned", "HOST_WIDE_INT", "bytemask", ",", "bool", "is_high", ")", "{", "if", "(", "(", "op_const", "&", "<NUM_LIT>", ")", "&&", "opint", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "return", "build_int_cst", "(", "alpha_dimode_u", ",", "<NUM_LIT>", ")", ";", "if", "(", "op_const", "&", "<NUM_LIT>", ")", "{", "unsigned", "HOST_WIDE_INT", "temp", ",", "loc", ",", "byteloc", ";", "tree", "", "zap_op", "=", "NULL", ";", "loc", "=", "opint", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ";", "bytemask", "<<=", "loc", ";", "temp", "=", "opint", "[", "<NUM_LIT>", "]", ";", "if", "(", "is_high", ")", "{", "byteloc", "=", "(", "<NUM_LIT>", "-", "(", "loc", "", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ";", "if", "(", "byteloc", "==", "<NUM_LIT>", ")", "zap_op", "=", "op", ";", "else", "temp", ">>=", "byteloc", ";", "bytemask", ">>=", "<NUM_LIT>", ";", "}", "else", "{", "byteloc", "=", "loc", "*", "<NUM_LIT>", ";", "if", "(", "byteloc", "==", "<NUM_LIT>", ")", "zap_op", "=", "op", ";", "else", "temp", "<<=", "byteloc", ";", "}", "opint", "[", "<NUM_LIT>", "]", "=", "temp", ";", "opint", "[", "<NUM_LIT>", "]", "=", "bytemask", ";", "return", "alpha_fold_builtin_zapnot", "(", "zap_op", ",", "opint", ",", "op_const", ")", ";", "}", "return", "NULL", ";", "}" ]	[ "Fold", "the", "builtins", "for", "the", "INS", "family", "of", "instructions", "." ]
LLVM	Mips	CPP	next_suggestion	CPU	7,806	[ "O", "<<", "'", "\\n", "'", ";" ]	[ "doFinalization", "(", "Module", "&", "M", ")", "{", "for", "(", "Module", "::", "const_global_iterator", "I", "=", "M", ".", "global_begin", "(", ")", ",", "E", "=", "M", ".", "global_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "printModuleLevelGV", "(", "I", ")", ";" ]
GCC	nios2	MD	next_suggestion	MPU	7,807	[ "<STR_LIT>" ]	[ "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", ")", "]" ]
LLVM	Hexagon	TD	stmt_completion	DSP	7,808	[ "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC" ]
LLVM	PowerPC	TD	next_suggestion	CPU	7,809	[ "if", "(", "N", "-", ">", "getValueType", "(", "<NUM_LIT>", ")", "=", "=", "MVT", ":", ":", "i32", ")", "return", "isRunOfOnes", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "mb", ",", "me", ")", ";" ]	[ "return", "getI32Imm", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "SRL32", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "N", "-", ">", "getZExtValue", "(", ")", "?", "getI32Imm", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ":", "getI32Imm", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "LO16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI32Imm", "(", "(", "unsigned", "short", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "HI16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI32Imm", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ">", ">", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "HA16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "long", "Val", "=", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "getI32Imm", "(", "(", "Val", "-", "(", "signed", "short", ")", "Val", ")", ">", ">", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "MB", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "unsigned", "mb", "=", "<NUM_LIT>", ",", "me", ";", "(", "void", ")", "isRunOfOnes", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "mb", ",", "me", ")", ";", "return", "getI32Imm", "(", "mb", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "ME", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "unsigned", "mb", ",", "me", "=", "<NUM_LIT>", ";", "(", "void", ")", "isRunOfOnes", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "mb", ",", "me", ")", ";", "return", "getI32Imm", "(", "me", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "maskimm32", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "unsigned", "mb", ",", "me", ";" ]
GCC	arm	MD	next_suggestion	CPU	7,810	[ "<STR_LIT>", ")" ]	[ "[", "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "abs", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>" ]
LLVM	CSKY	CPP	next_suggestion	CPU	7,811	[ "}" ]	[ "bool", "hasVDSPV2_HALF", "(", ")", "const", "{", "return", "HasVDSPV2", "&&", "UseHardFloat", "&&", "HasFPUv3HalfFloat", ";" ]
GCC	i386	MD	next_suggestion	CPU	7,812	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	7,813	[ "else", "return", "AM", ".", "Scale", "==", "<NUM_LIT>", "\|\|", "AM", ".", "Scale", "==", "<NUM_LIT>", ";" ]	[ "if", "(", "I", "!=", "nullptr", ")", "SupportedAM", "=", "supportedAddressingMode", "(", "I", ",", "Subtarget", ".", "hasVector", "(", ")", ")", ";", "if", "(", "!", "SupportedAM", ".", "LongDisplacement", "&&", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "if", "(", "!", "SupportedAM", ".", "IndexReg", ")", "return", "AM", ".", "Scale", "==", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	7,814	[ "<NUM_LIT>", ";" ]	[ "def", "J4_cmpeqn1_t_jumpnv_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "n1Const", ":", "$", "n1", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_bd8382d1", ",", "TypeNCJ", ">", ",", "Enc_4aca3a", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=" ]
LLVM	ARM	CPP	next_suggestion	CPU	7,815	[ "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "MF", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "Context", ")", ";" ]	[ "bool", "ARMTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMContext", "&", "Context", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";" ]
LLVM	Patmos	CPP	program_repair	VLIW	7,816	[ "<FIXS>", "reads", ",", "writes", ",", "poisons", ",", "memory_access", ",", "latency", ",", "is_constant", ",", "conditional_branch", ",", "enable_dual_issue", ")", ";", "<FIXE>" ]	[ "}", "auto", "dependence_roots", "=", "dependence_graph", "(", "instr_begin", ",", "instr_end", ",", "<BUGS>", "reads", ",", "writes", ",", "poisons", ",", "memory_access", ",", "latency", ",", "is_constant", ",", "conditional_branch", ")", ";", "<BUGE>", "LLVM_DEBUG", "(", "Node", "::", "dump_graph", "(", "dependence_roots", ",", "dbgs", "(", ")", ")", ")", ";" ]
GCC	mips	CPP	program_repair	CPU	7,817	[ "<FIXS>", "mips_memory_move_cost", "(", "machine_mode", "mode", ",", "reg_class_t", "rclass", ",", "bool", "in", ")", "<FIXE>" ]	[ "static", "int", "<BUGS>", "mips_memory_move_cost", "(", "enum", "machine_mode", "mode", ",", "reg_class_t", "rclass", ",", "bool", "in", ")", "<BUGE>", "{", "return", "(", "mips_cost", "->", "memory_latency" ]
LLVM	R600	CPP	next_suggestion	GPU	7,818	[ "Ptr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "MVT", "::", "i32", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "PtrIncr", ",", "MVT", "::", "i32", ")", ")", ";" ]	[ "unsigned", "NumElements", "=", "<NUM_LIT>", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "NewVT", "=", "VT", ";", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "}", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "DL", ",", "NewVT", ",", "ArrayRef", "<", "SDValue", ">", "(", "Slots", ",", "NumElements", ")", ")", ";", "}", "else", "{", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v4i32", ",", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "MVT", "::", "i32", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ",", "DAG", ".", "getConstant", "(", "LoadNode", "->", "getAddressSpace", "(", ")", "-", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "}", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "{", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "MVT", "::", "i32", ",", "Result", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "}", "SDValue", "MergedValues", "[", "<NUM_LIT>", "]", "=", "{", "Result", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "MergedValues", ",", "<NUM_LIT>", ",", "DL", ")", ";", "}", "if", "(", "LoadNode", "->", "getExtensionType", "(", ")", "==", "ISD", "::", "SEXTLOAD", ")", "{", "EVT", "MemVT", "=", "LoadNode", "->", "getMemoryVT", "(", ")", ";", "assert", "(", "!", "MemVT", ".", "isVector", "(", ")", "&&", "(", "MemVT", "==", "MVT", "::", "i16", "\|\|", "MemVT", "==", "MVT", "::", "i8", ")", ")", ";", "SDValue", "ShiftAmount", "=", "DAG", ".", "getConstant", "(", "VT", ".", "getSizeInBits", "(", ")", "-", "MemVT", ".", "getSizeInBits", "(", ")", ",", "MVT", "::", "i32", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getExtLoad", "(", "ISD", "::", "EXTLOAD", ",", "DL", ",", "VT", ",", "Chain", ",", "Ptr", ",", "LoadNode", "->", "getPointerInfo", "(", ")", ",", "MemVT", ",", "LoadNode", "->", "isVolatile", "(", ")", ",", "LoadNode", "->", "isNonTemporal", "(", ")", ",", "LoadNode", "->", "getAlignment", "(", ")", ")", ";", "SDValue", "Shl", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "VT", ",", "NewLoad", ",", "ShiftAmount", ")", ";", "SDValue", "Sra", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRA", ",", "DL", ",", "VT", ",", "Shl", ",", "ShiftAmount", ")", ";", "SDValue", "MergedValues", "[", "<NUM_LIT>", "]", "=", "{", "Sra", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "MergedValues", ",", "<NUM_LIT>", ",", "DL", ")", ";", "}", "if", "(", "LoadNode", "->", "getAddressSpace", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "return", "SDValue", "(", ")", ";", "}", "const", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "AMDGPUFrameLowering", "", "TFL", "=", "static_cast", "<", "const", "AMDGPUFrameLowering", "", ">", "(", "getTargetMachine", "(", ")", ".", "getFrameLowering", "(", ")", ")", ";", "unsigned", "StackWidth", "=", "TFL", "->", "getStackWidth", "(", "MF", ")", ";", "Ptr", "=", "stackPtrToRegIndex", "(", "Ptr", ",", "StackWidth", ",", "DAG", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "unsigned", "NumElemVT", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "ElemVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "SDValue", "Loads", "[", "<NUM_LIT>", "]", ";", "assert", "(", "NumElemVT", ">=", "StackWidth", "&&", "<STR_LIT>", "Stack width cannot be greater than ", "<STR_LIT>", "<STR_LIT>", "vector width in load", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElemVT", ";", "++", "i", ")", "{", "unsigned", "Channel", ",", "PtrIncr", ";", "getStackAddress", "(", "StackWidth", ",", "i", ",", "Channel", ",", "PtrIncr", ")", ";" ]
LLVM	ARM64	TD	next_suggestion	CPU	7,819	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isSub", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ra", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	7,820	[ "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "<NUM_LIT>", "]", ")", ")", ";" ]	[ "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "<NUM_LIT>", ")", "AddOptionalDefs", "(", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op2", ",", "Op2IsKill", "", "RegState", "::", "Kill", ")", ")", ";", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op2", ",", "Op2IsKill", "", "RegState", "::", "Kill", ")", ")", ";" ]
LLVM	ARM	CPP	program_repair	CPU	7,821	[ "<FIXS>", "IsR9Reserved", "=", "ReserveR9", "\|", "!", "HasV6Ops", ";", "<FIXE>" ]	[ "if", "(", "!", "isTargetDarwin", "(", ")", ")", "UseMovt", "=", "hasV6T2Ops", "(", ")", ";", "else", "{", "<BUGS>", "IsR9Reserved", "=", "ReserveR9", "\|", "(", "ARMArchVersion", "V6", ")", ";", "<BUGE>", "UseMovt", "=", "DarwinUseMOVT", "&&", "hasV6T2Ops", "(", ")", ";", "}" ]
GCC	aarch64	CPP	program_repair	CPU	7,822	[ "<FIXS>", "case", "E_DFmode", ":", "return", "gen_aarch64_rsqrtedf", ";", "case", "E_SFmode", ":", "return", "gen_aarch64_rsqrtesf", ";", "case", "E_V2DFmode", ":", "return", "gen_aarch64_rsqrtev2df", ";", "case", "E_V2SFmode", ":", "return", "gen_aarch64_rsqrtev2sf", ";", "case", "E_V4SFmode", ":", "return", "gen_aarch64_rsqrtev4sf", ";", "<FIXE>" ]	[ "{", "switch", "(", "mode", ")", "{", "<BUGS>", "case", "DFmode", ":", "return", "gen_aarch64_rsqrtedf", ";", "case", "SFmode", ":", "return", "gen_aarch64_rsqrtesf", ";", "case", "V2DFmode", ":", "return", "gen_aarch64_rsqrtev2df", ";", "case", "V2SFmode", ":", "return", "gen_aarch64_rsqrtev2sf", ";", "case", "V4SFmode", ":", "return", "gen_aarch64_rsqrtev4sf", ";", "<BUGE>", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	7,823	[ "}" ]	[ "virtual", "const", "PPCSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	7,824	[ "=", "<NUM_LIT>", ";" ]	[ "class", "MVE_VHADDSUB", "<", "string", "iname", ",", "string", "suffix", ",", "bit", "U", ",", "bit", "subtract", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "MVE_int", "<", "iname", ",", "suffix", ",", "size", ",", "pattern", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "subtract", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "validForTailPredication" ]
LLVM	Hexagon	TD	next_suggestion	DSP	7,825	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A4_cmphgtu", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeS_3op", ">", ",", "Enc_c2b48e", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	X86	TD	program_repair	CPU	7,826	[ "<FIXS>", "EVEX", ",", "VVVV", ",", "AVX5128IBase", ",", "Sched", "[", "sched", ".", "Folded", ",", "sched", ".", "ReadAfterFold", "]", ">", ";", "<FIXE>" ]	[ "OpcodeStr", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "(", "_", ".", "VT", "(", "X86VPermt2", "_", ".", "RC", ":", "$", "src2", ",", "IdxVT", ".", "RC", ":", "$", "src1", ",", "(", "_", ".", "VT", "(", "_", ".", "LdFrag", "addr", ":", "$", "src3", ")", ")", ")", ")", ",", "<NUM_LIT>", ">", ",", "<BUGS>", "EVEX_4V", ",", "AVX5128IBase", ",", "Sched", "[", "sched", ".", "Folded", ",", "sched", ".", "ReadAfterFold", "]", ">", ";", "<BUGE>", "}", "}" ]
LLVM	PowerPC	TD	program_repair	CPU	7,827	[ "<FIXS>", "bit", "RC", "=", "<NUM_LIT>", ";", "<FIXE>" ]	[ "let", "Pattern", "=", "pattern", ";", "<BUGS>", "bit", "RC", "=", "<NUM_LIT>", ";", "<BUGE>", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "FRT", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "FRA", ";" ]
GCC	bfin	MD	next_suggestion	DSP	7,828	[ "int", "alt", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "+", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<", "<", "<NUM_LIT>", ")" ]	[ "(", "parallel", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", ")", ")", "]", "<STR_LIT>", "{", "const", "char", "*", "templates", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}" ]
GCC	avr	CPP	stmt_completion	MPU	7,829	[ "<STR_LIT>", ";" ]	[ "if", "(", "reg_base", "==", "reg_dest", ")", "{", "return", "avr_asm_len", "(", "TINY_ADIW", "(", "%", "I1", ",", "%", "J1", ",", "%", "o1", "+", "<NUM_LIT>", ")", "CR_TAB", "<STR_LIT>", "ld %C0,%b1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld __tmp_reg__,-%b1", "<STR_LIT>", "CR_TAB", "TINY_SBIW", "(", "%", "I1", ",", "%", "J1", ",", "<NUM_LIT>", ")", "CR_TAB", "<STR_LIT>", "ld %A0,%b1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %B0,__tmp_reg__", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "}", "else", "{", "avr_asm_len", "(", "TINY_ADIW", "(", "%", "I1", ",", "%", "J1", ",", "%", "o1", ")", "CR_TAB", "<STR_LIT>", "ld %A0,%b1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %B0,%b1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %C0,%b1", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "if", "(", "reg_dest", "!=", "(", "reg_base", "-", "<NUM_LIT>", ")", "&&", "!", "reg_unused_after", "(", "insn", ",", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", ")", "avr_asm_len", "(", "TINY_SBIW", "(", "%", "I1", ",", "%", "J1", ",", "%", "o1", "+", "<NUM_LIT>", ")", ",", "op", ",", "plen", ",", "<NUM_LIT>", ")", ";", "return", "<STR_LIT>" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	7,830	[ "PPC", "::", "FRSP", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";" ]	[ "DestReg", "=", "createResultReg", "(", "&", "PPC", "::", "GPRCRegClass", ")", ";", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "MIMD", ",", "TII", ".", "get", "(", "PPC", "::", "EFSCFD", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasP8Vector", "(", ")", "&&", "isVSFRCRegClass", "(", "RC", ")", ")", "{", "DestReg", "=", "createResultReg", "(", "&", "PPC", "::", "VSSRCRegClass", ")", ";", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "MIMD", ",", "TII", ".", "get", "(", "PPC", "::", "XSRSP", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "}", "else", "{", "SrcReg", "=", "copyRegToRegClass", "(", "&", "PPC", "::", "F8RCRegClass", ",", "SrcReg", ")", ";", "DestReg", "=", "createResultReg", "(", "&", "PPC", "::", "F4RCRegClass", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "MIMD", ",", "TII", ".", "get", "(" ]
LLVM	Hexagon	TD	next_suggestion	DSP	7,831	[ "bits", "<", "<NUM_LIT>", ">", "Qx4", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	AMDGPU	TD	program_repair	GPU	7,832	[ "<FIXS>", "dns", ">", "{", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "def", "_V1", ":", "MIMG_NoSampler_Helper", "op", ",", "asm", ",", "dst_rc", ",", "VGPR_32", ",", "!", "if", "(", "!", "eq", "(", "channels", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ",", "<FIXE>" ]	[ "SReg_256", ":", "$", "srsrc", ")", ",", "asm", "#", "<STR_LIT>", "#", "<STR_LIT>", ",", "<BUGS>", "[", "]", ">", "{", "<BUGE>", "let", "ssamp", "=", "<NUM_LIT>", ";", "<BUGS>", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "let", "hasPostISelHook", "=", "<NUM_LIT>", ";", "<BUGE>", "}", "multiclass", "MIMG_NoSampler_Src_Helper", "bits", "<NUM_LIT>", ">", "op", ",", "string", "asm", ",", "RegisterClass", "dst_rc", ",", "int", "channels", ">", "{", "<BUGS>", "def", "_V1", ":", "MIMG_NoSampler_Helper", "op", ",", "asm", ",", "dst_rc", ",", "VGPR_32", ">", ",", "<BUGE>", "MIMG_Mask", "asm", "#", "<STR_LIT>", ",", "channels", ">", ";", "def", "_V2", ":", "MIMG_NoSampler_Helper", "op", ",", "asm", ",", "dst_rc", ",", "VReg_64", ">", ",", "MIMG_Mask", "asm", "#", "<STR_LIT>", ",", "channels", ">", ";" ]
GCC	rl78	CPP	code_generation	MPU	7,833	[ "void", "rl78_setup_peep_movhi", "(", "rtx", "", "operands", ")", "{", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "switch", "(", "GET_CODE", "(", "operands", "[", "i", "]", ")", ")", "{", "case", "REG", ":", "operands", "[", "i", "+", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "HImode", ",", "REGNO", "(", "operands", "[", "i", "]", ")", ")", ";", "break", ";", "case", "CONST_INT", ":", "operands", "[", "i", "+", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "(", "INTVAL", "(", "operands", "[", "i", "]", ")", "&", "<NUM_LIT>", ")", "+", "(", "(", "char", ")", "INTVAL", "(", "operands", "[", "i", "+", "<NUM_LIT>", "]", ")", ")", "", "<NUM_LIT>", ")", ";", "break", ";", "case", "MEM", ":", "operands", "[", "i", "+", "<NUM_LIT>", "]", "=", "adjust_address", "(", "operands", "[", "i", "]", ",", "HImode", ",", "<NUM_LIT>", ")", ";", "break", ";", "default", ":", "break", ";", "}", "}", "}" ]	[ "Likewise", ",", "when", "a", "peephole", "is", "activated", ",", "this", "function", "helps", "compute", "the", "new", "operands", "." ]
GCC	c6x	CPP	program_repair	VLIW	7,834	[ "<FIXS>", "emit_insn", "(", "gen_rtx_SET", "(", "cmp", ",", "gen_rtx_fmt_ee", "(", "code1", ",", "SImode", ",", "op0", ",", "op1", ")", ")", ")", ";", "<FIXE>" ]	[ "}", "cmp", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "<BUGS>", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "cmp", ",", "gen_rtx_fmt_ee", "(", "code1", ",", "SImode", ",", "op0", ",", "op1", ")", ")", ")", ";", "<BUGE>", "fn", "=", "op_mode", "==", "DFmode", "?", "gen_cmpdf_ior", ":", "gen_cmpsf_ior", ";", "emit_insn", "(", "fn", "(", "cmp", ",", "gen_rtx_fmt_ee", "(", "code2", ",", "SImode", ",", "op0", ",", "op1", ")", ",", "op0", ",", "op1", ",", "cmp", ")", ")", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	7,835	[ "return", "false", ";" ]	[ "for", "(", "const", "MachineMemOperand", "*", "MMO", ":", "MI", ".", "memoperands", "(", ")", ")", "{", "if", "(", "MMO", "->", "getAddrSpace", "(", ")", "==", "AMDGPUAS", "::", "FLAT_ADDRESS", ")", "return", "true", ";", "}" ]
LLVM	AArch64	TD	next_suggestion	CPU	7,836	[ "let", "ElementSize", "=", "zprty", ".", "ElementSize", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "wide", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zdn", ";", "let", "Constraints", "=", "<STR_LIT>", ";", "let", "DestructiveInstType", "=", "Destructive", ";" ]
GCC	i386	CPP	program_repair	CPU	7,837	[ "<FIXS>", "{", "<STR_LIT>", "-mavx512vpopcntdq", "<STR_LIT>", ",", "OPTION_MASK_ISA_AVX512VPOPCNTDQ", "}", ",", "{", "<STR_LIT>", "-mibt", "<STR_LIT>", ",", "OPTION_MASK_ISA_IBT", "}", ",", "{", "<STR_LIT>", "-mshstk", "<STR_LIT>", ",", "OPTION_MASK_ISA_SHSTK", "}", "<FIXE>" ]	[ "{", "<STR_LIT>", "-msgx", "<STR_LIT>", ",", "OPTION_MASK_ISA_SGX", "}", ",", "{", "<STR_LIT>", "-mavx5124vnniw", "<STR_LIT>", ",", "OPTION_MASK_ISA_AVX5124VNNIW", "}", ",", "{", "<STR_LIT>", "-mavx5124fmaps", "<STR_LIT>", ",", "OPTION_MASK_ISA_AVX5124FMAPS", "}", ",", "<BUGS>", "{", "<STR_LIT>", "-mavx512vpopcntdq", "<STR_LIT>", ",", "OPTION_MASK_ISA_AVX512VPOPCNTDQ", "}", "<BUGE>", "}", ";", "static", "struct", "ix86_target_opts", "isa_opts", "[", "]", "=", "{" ]
LLVM	Hexagon	TD	stmt_completion	DSP	7,838	[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]	[ "def", "A2_vavgubr", ":", "T_VectALU_64", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]
GCC	i386	CPP	code_generation	CPU	7,839	[ "static", "machine_mode", "ix86_secondary_memory_needed_mode", "(", "machine_mode", "mode", ")", "{", "if", "(", "GET_MODE_BITSIZE", "(", "mode", ")", "<", "<NUM_LIT>", "&&", "INTEGRAL_MODE_P", "(", "mode", ")", ")", "return", "mode_for_size", "(", "<NUM_LIT>", ",", "GET_MODE_CLASS", "(", "mode", ")", ",", "<NUM_LIT>", ")", ".", "require", "(", ")", ";", "return", "mode", ";", "}" ]	[ "Implement", "TARGET_SECONDARY_MEMORY_NEEDED_MODE", ".", "get_secondary_mem", "widens", "integral", "modes", "to", "BITS_PER_WORD", ".", "There", "is", "no", "need", "to", "emit", "full", "64", "bit", "move", "on", "64", "bit", "targets", "for", "integral", "modes", "that", "can", "be", "moved", "using", "32", "bit", "move", "." ]
LLVM	PowerPC	CPP	stmt_completion	CPU	7,840	[ ",", "SyntaxVariant", ")", ";" ]	[ "static", "MCInstPrinter", "*", "createPPCMCInstPrinter", "(", "const", "Target", "&", "T", ",", "TargetMachine", "&", "TM", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ")", "{", "return", "new", "PPCInstPrinter", "(", "TM", ",", "MAI" ]
LLVM	AVR	TD	stmt_completion	MPU	7,841	[ "implicit", "SREG", ")", "]", ">", ";" ]	[ "def", "CPIRdK", ":", "FRdK", "<", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "LD8", ":", "$", "rd", ",", "imm_ldi8", ":", "$", "k", ")", ",", "<STR_LIT>", ",", "[", "(", "AVRcmp", "i8", ":", "$", "rd", ",", "imm", ":", "$", "k", ")", ",", "(" ]
LLVM	SNES	CPP	next_suggestion	DSP	7,842	[ "}" ]	[ "FunctionPass", "*", "createSNESExpandPseudoPass", "(", ")", "{", "return", "new", "SNESExpandPseudo", "(", ")", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	7,843	[ "unsigned", "IntWidth", "=", "ScalarTy", "->", "getIntegerBitWidth", "(", ")", ";" ]	[ "bool", "PPCTTIImpl", "::", "hasActiveVectorLength", "(", "unsigned", "Opcode", ",", "Type", "", "DataType", ",", "Align", "Alignment", ")", "const", "{", "if", "(", "Opcode", "!=", "Instruction", "::", "Load", "&&", "Opcode", "!=", "Instruction", "::", "Store", ")", "return", "false", ";", "if", "(", "(", "!", "ST", "->", "hasP9Vector", "(", ")", "&&", "!", "ST", "->", "hasP10Vector", "(", ")", ")", "\|\|", "!", "ST", "->", "isPPC64", "(", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "FixedVectorType", ">", "(", "DataType", ")", ")", "{", "unsigned", "VecWidth", "=", "DataType", "->", "getPrimitiveSizeInBits", "(", ")", ";", "return", "VecWidth", "==", "<NUM_LIT>", ";", "}", "Type", "", "ScalarTy", "=", "DataType", "->", "getScalarType", "(", ")", ";", "if", "(", "ScalarTy", "->", "isPointerTy", "(", ")", ")", "return", "true", ";", "if", "(", "ScalarTy", "->", "isFloatTy", "(", ")", "\|\|", "ScalarTy", "->", "isDoubleTy", "(", ")", ")", "return", "true", ";", "if", "(", "!", "ScalarTy", "->", "isIntegerTy", "(", ")", ")", "return", "false", ";" ]
LLVM	AArch64	CPP	program_repair	CPU	7,844	[ "<FIXS>", "if", "(", "MOP", ".", "isReg", "(", ")", "&&", "!", "MOP", ".", "isDebug", "(", ")", "&&", "MOP", ".", "getReg", "(", ")", "&&", "TRI", "->", "regsOverlap", "(", "MOP", ".", "getReg", "(", ")", ",", "RegToRename", ")", ")", "{", "<FIXE>" ]	[ "}", "}", "else", "{", "for", "(", "auto", "&", "MOP", ":", "MI", ".", "operands", "(", ")", ")", "{", "<BUGS>", "if", "(", "MOP", ".", "isReg", "(", ")", "&&", "TRI", "->", "regsOverlap", "(", "MOP", ".", "getReg", "(", ")", ",", "RegToRename", ")", ")", "{", "<BUGE>", "assert", "(", "MOP", ".", "isImplicit", "(", ")", "\|\|", "(", "MOP", ".", "isRenamable", "(", ")", "&&", "!", "MOP", ".", "isEarlyClobber", "(", ")", ")", "&&", "<STR_LIT>", "Need renamable operands", "<STR_LIT>", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	7,845	[ "<STR_LIT>", "Replaced with:\\n", "<STR_LIT>", ")", ";" ]	[ "for", "(", "auto", "LoadStoreInstPair", ":", "BlockedLoadsStoresPairs", ")", "{", "MachineInstr", "", "LoadInst", "=", "LoadStoreInstPair", ".", "first", ";", "int64_t", "LdDispImm", "=", "getDispOperand", "(", "LoadInst", ")", ".", "getImm", "(", ")", ";", "DisplacementSizeMap", "BlockingStoresDispSizeMap", ";", "SmallVector", "<", "MachineInstr", "", ",", "<NUM_LIT>", ">", "PotentialBlockers", "=", "findPotentialBlockers", "(", "LoadInst", ")", ";", "for", "(", "auto", "PBInst", ":", "PotentialBlockers", ")", "{", "if", "(", "!", "isPotentialBlockingStoreInst", "(", "PBInst", "->", "getOpcode", "(", ")", ",", "LoadInst", "->", "getOpcode", "(", ")", ")", "\|\|", "!", "isRelevantAddressingMode", "(", "PBInst", ")", ")", "continue", ";", "int64_t", "PBstDispImm", "=", "getDispOperand", "(", "PBInst", ")", ".", "getImm", "(", ")", ";", "assert", "(", "PBInst", "->", "hasOneMemOperand", "(", ")", "&&", "<STR_LIT>", "Expected One Memory Operand", "<STR_LIT>", ")", ";", "unsigned", "PBstSize", "=", "(", "", "PBInst", "->", "memoperands_begin", "(", ")", ")", "->", "getSize", "(", ")", ";", "if", "(", "hasSameBaseOpValue", "(", "LoadInst", ",", "PBInst", ")", "&&", "isBlockingStore", "(", "LdDispImm", ",", "getRegSizeInBytes", "(", "LoadInst", ")", ",", "PBstDispImm", ",", "PBstSize", ")", ")", "updateBlockingStoresDispSizeMap", "(", "BlockingStoresDispSizeMap", ",", "PBstDispImm", ",", "PBstSize", ")", ";", "}", "if", "(", "BlockingStoresDispSizeMap", ".", "empty", "(", ")", ")", "continue", ";", "MachineInstr", "", "StoreInst", "=", "LoadStoreInstPair", ".", "second", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Blocked load and store instructions: \\n", "<STR_LIT>", ")", ";", "DEBUG", "(", "LoadInst", "->", "dump", "(", ")", ")", ";", "DEBUG", "(", "StoreInst", "->", "dump", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<" ]
GCC	microblaze	MD	stmt_completion	MPU	7,846	[ "\t", "<STR_LIT>", ")" ]	[ "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	7,847	[ "if", "(", "SDst", "&&", "SDst", "->", "getReg", "(", ")", "!=", "AMDGPU", "::", "VCC", ")", "return", "false", ";" ]	[ "if", "(", "AMDGPU", "::", "getSDWAOp", "(", "Opc", ")", "==", "-", "<NUM_LIT>", ")", "Opc", "=", "AMDGPU", "::", "getVOPe32", "(", "Opc", ")", ";", "if", "(", "AMDGPU", "::", "getSDWAOp", "(", "Opc", ")", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "ST", ".", "hasSDWAOmod", "(", ")", "&&", "TII", "->", "hasModifiersSet", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "omod", ")", ")", "return", "false", ";", "if", "(", "TII", "->", "isVOPC", "(", "Opc", ")", ")", "{", "if", "(", "!", "ST", ".", "hasSDWASdst", "(", ")", ")", "{", "const", "MachineOperand", "*", "SDst", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "sdst", ")", ";" ]
LLVM	X86	TD	stmt_completion	CPU	7,848	[ ",", "SKXPort237", "]", ">", "{" ]	[ "def", ":", "WriteRes", "<", "WriteVecExtractSt", ",", "[", "SKXPort4", ",", "SKXPort5" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	7,849	[ "=", "{" ]	[ "if", "(", "Elem", ">=", "VT", ".", "getVectorNumElements", "(", ")", ")", "return", "<NUM_LIT>", ";", "auto", "*", "Load", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Load", "\|\|", "!", "Load", "->", "hasOneUse", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "Load", "->", "getMemoryVT", "(", ")", ".", "getSizeInBits", "(", ")", "!=", "Load", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", ")", "return", "<NUM_LIT>", ";", "SDValue", "Base", ",", "Disp", ",", "Index", ";", "if", "(", "!", "selectBDVAddr12Only", "(", "Load", "->", "getBasePtr", "(", ")", ",", "ElemV", ",", "Base", ",", "Disp", ",", "Index", ")", "\|\|", "Index", ".", "getValueType", "(", ")", "!=", "VT", ".", "changeVectorElementTypeToInteger", "(", ")", ")", "return", "<NUM_LIT>", ";", "SDLoc", "DL", "(", "Load", ")", ";", "SDValue", "Ops", "[", "]" ]
LLVM	Mips	CPP	next_suggestion	CPU	7,850	[ "IAH", ".", "Out", "(", "<STR_LIT>", "la $$25,", "<STR_LIT>", "+", "Name", ")", ";" ]	[ "bool", "LE", "=", "Subtarget", ".", "isLittle", "(", ")", ";", "LLVMContext", "&", "Context", "=", "M", "->", "getContext", "(", ")", ";", "std", "::", "string", "Name", "=", "F", "->", "getName", "(", ")", ";", "std", "::", "string", "SectionName", "=", "<STR_LIT>", ".mips16.fn.", "<STR_LIT>", "+", "Name", ";", "std", "::", "string", "StubName", "=", "<STR_LIT>", "__fn_stub_", "<STR_LIT>", "+", "Name", ";", "std", "::", "string", "LocalName", "=", "<STR_LIT>", "$$__fn_local_", "<STR_LIT>", "+", "Name", ";", "Function", "", "FStub", "=", "Function", "::", "Create", "(", "F", "->", "getFunctionType", "(", ")", ",", "Function", "::", "InternalLinkage", ",", "StubName", ",", "M", ")", ";", "FStub", "->", "addFnAttr", "(", "<STR_LIT>", "mips16_fp_stub", "<STR_LIT>", ")", ";", "FStub", "->", "addFnAttr", "(", "llvm", "::", "Attribute", "::", "Naked", ")", ";", "FStub", "->", "addFnAttr", "(", "llvm", "::", "Attribute", "::", "NoUnwind", ")", ";", "FStub", "->", "addFnAttr", "(", "llvm", "::", "Attribute", "::", "NoInline", ")", ";", "FStub", "->", "addFnAttr", "(", "<STR_LIT>", "nomips16", "<STR_LIT>", ")", ";", "FStub", "->", "setSection", "(", "SectionName", ")", ";", "BasicBlock", "", "BB", "=", "BasicBlock", "::", "Create", "(", "Context", ",", "<STR_LIT>", "entry", "<STR_LIT>", ",", "FStub", ")", ";", "InlineAsmHelper", "IAH", "(", "Context", ",", "BB", ")", ";", "IAH", ".", "Out", "(", "<STR_LIT>", " .set macro", "<STR_LIT>", ")", ";", "if", "(", "PicMode", ")", "{", "IAH", ".", "Out", "(", "<STR_LIT>", ".set noreorder", "<STR_LIT>", ")", ";", "IAH", ".", "Out", "(", "<STR_LIT>", ".cpload $$25", "<STR_LIT>", ")", ";", "IAH", ".", "Out", "(", "<STR_LIT>", ".set reorder", "<STR_LIT>", ")", ";", "IAH", ".", "Out", "(", "<STR_LIT>", ".reloc 0,R_MIPS_NONE,", "<STR_LIT>", "+", "Name", ")", ";", "IAH", ".", "Out", "(", "<STR_LIT>", "la $$25,", "<STR_LIT>", "+", "LocalName", ")", ";", "}", "else", "{", "IAH", ".", "Out", "(", "<STR_LIT>", ".set reorder", "<STR_LIT>", ")", ";" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	7,851	[ "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_VECTOR_ELT", ",", "DL", ",", "IntVecVT", ",", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "IntVecVT", ",", "Op0", ")", ",", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "IntVT", ",", "Op1", ")", ",", "Op2", ")", ";" ]	[ "unsigned", "Mask", "=", "VT", ".", "getVectorNumElements", "(", ")", "-", "<NUM_LIT>", ";", "if", "(", "Index", "<=", "Mask", ")", "return", "Op", ";", "}", "MVT", "IntVT", "=", "MVT", "::", "getIntegerVT", "(", "VT", ".", "getScalarSizeInBits", "(", ")", ")", ";", "MVT", "IntVecVT", "=", "MVT", "::", "getVectorVT", "(", "IntVT", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	7,852	[ "print", "(", "OS", ")", ";" ]	[ "for", "(", "auto", "&", "WE", ":", "TopLevelExceptions", ")", "WE", "->" ]
LLVM	PowerPC	TD	next_suggestion	CPU	7,853	[ "}" ]	[ "def", "memr", ":", "Operand", "<", "iPTR", ">", "{", "let", "MIOperandInfo", "=", "(", "ops", "ptr_rc_nor0", ":", "$", "ptrreg", ")", ";", "let", "OperandType", "=", "<STR_LIT>", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	7,854	[ "->", "addImplicitDefUseOperands", "(", "MF", ")", ";" ]	[ "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "", "BI", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "", "I", ";", "if", "(", "!", "isSafeToFold", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "unsigned", "OpSize", "=", "TII", "->", "getOpSize", "(", "MI", ",", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "OpToFold", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", ";", "if", "(", "!", "FoldingImm", "&&", "!", "OpToFold", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "FoldingImm", "&&", "!", "TII", "->", "isInlineConstant", "(", "OpToFold", ",", "OpSize", ")", "&&", "!", "MRI", ".", "hasOneUse", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "OpToFold", ".", "isReg", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "OpToFold", ".", "getReg", "(", ")", ")", ")", "continue", ";", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Dst", ".", "isReg", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Dst", ".", "getReg", "(", ")", ")", ")", "continue", ";", "SmallVector", "<", "MachineInstr", "", ",", "<NUM_LIT>", ">", "CopiesToReplace", ";", "std", "::", "vector", "<", "FoldCandidate", ">", "FoldList", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "Use", "=", "MRI", ".", "use_begin", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ",", "E", "=", "MRI", ".", "use_end", "(", ")", ";", "Use", "!=", "E", ";", "++", "Use", ")", "{", "MachineInstr", "", "UseMI", "=", "Use", "->", "getParent", "(", ")", ";", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "Use", ".", "getOperandNo", "(", ")", ",", "FoldList", ",", "CopiesToReplace", ",", "TII", ",", "TRI", ",", "MRI", ")", ";", "}", "for", "(", "MachineInstr", "*", "Copy", ":", "CopiesToReplace", ")", "Copy" ]
LLVM	ARM64	TD	stmt_completion	CPU	7,855	[ "<", "<NUM_LIT>", ")", ";" ]	[ "def", "Imm0_7Operand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "Imm0_15Operand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "Imm0_31Operand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "Imm0_63Operand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "vecshiftL8", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "(", "uint32_t", ")", "Imm", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	7,856	[ "let", "isTerminator", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	7,857	[ "}" ]	[ "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "&", "DL", ";" ]
GCC	cr16	CPP	code_generation	MPU	7,858	[ "const", "char", "", "cr16_emit_add_sub_di", "(", "rtx", "", "operands", ",", "enum", "rtx_code", "code", ")", "{", "rtx", "lo_op", "[", "<NUM_LIT>", "]", ";", "rtx", "hi0_op", "[", "<NUM_LIT>", "]", ";", "rtx", "hi1_op", "[", "<NUM_LIT>", "]", ";", "lo_op", "[", "<NUM_LIT>", "]", "=", "gen_lowpart", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "hi0_op", "[", "<NUM_LIT>", "]", "=", "simplify_gen_subreg", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ",", "<NUM_LIT>", ")", ";", "hi1_op", "[", "<NUM_LIT>", "]", "=", "simplify_gen_subreg", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ",", "<NUM_LIT>", ")", ";", "lo_op", "[", "<NUM_LIT>", "]", "=", "gen_lowpart", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "hi0_op", "[", "<NUM_LIT>", "]", "=", "simplify_gen_subreg", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ",", "<NUM_LIT>", ")", ";", "hi1_op", "[", "<NUM_LIT>", "]", "=", "simplify_gen_subreg", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ",", "<NUM_LIT>", ")", ";", "switch", "(", "code", ")", "{", "case", "PLUS", ":", "{", "output_asm_insn", "(", "<STR_LIT>", "addd\\t%1, %0", "<STR_LIT>", ",", "lo_op", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "addcw\\t%1, %0", "<STR_LIT>", ",", "hi0_op", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "addcw\\t%1, %0", "<STR_LIT>", ",", "hi1_op", ")", ";", "break", ";", "}", "case", "MINUS", ":", "{", "output_asm_insn", "(", "<STR_LIT>", "subd\\t%1, %0", "<STR_LIT>", ",", "lo_op", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "subcw\\t%1, %0", "<STR_LIT>", ",", "hi0_op", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "subcw\\t%1, %0", "<STR_LIT>", ",", "hi1_op", ")", ";", "break", ";", "}", "default", ":", "break", ";", "}", "return", "<STR_LIT>", "<STR_LIT>", ";", "}" ]	[ "Helper", "function", "for", "md", "file", ".", "This", "function", "is", "used", "to", "emit", "arithmetic", "DI", "instructions", ".", "The", "argument", "``", "num", "''", "decides", "which", "instruction", "to", "be", "printed", "." ]
LLVM	PowerPC	TD	stmt_completion	CPU	7,859	[ ",", "VSRC", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v2f64", "(", "bitconvert", "v8i16", ":", "$", "A", ")", ")", ",", "(", "COPY_TO_REGCLASS", "$", "A" ]
LLVM	AArch64	CPP	next_suggestion	CPU	7,860	[ "}" ]	[ "case", "<NUM_LIT>", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "}", "else", "{", "unsigned", "NumElts", "=", "SrcTy", ".", "getNumElements", "(", ")", ";", "switch", "(", "SrcTy", ".", "getElementType", "(", ")", ".", "getSizeInBits", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "NumElts", "==", "<NUM_LIT>", ")", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "NumElts", "==", "<NUM_LIT>", ")", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "NumElts", "==", "<NUM_LIT>", ")", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "NumElts", "==", "<NUM_LIT>", ")", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "NumElts", "==", "<NUM_LIT>", ")", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	7,861	[ "AM", ".", "CP", "=", "CP", "->", "getConstVal", "(", ")", ";" ]	[ "AM", ".", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "G", "->", "getTargetFlags", "(", ")", ";", "if", "(", "FoldOffsetIntoAddress", "(", "G", "->", "getOffset", "(", ")", ",", "AM", ")", ")", "{", "AM", "=", "Backup", ";", "return", "true", ";", "}", "}", "else", "if", "(", "ConstantPoolSDNode", "", "CP", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "N0", ")", ")", "{", "X86ISelAddressMode", "Backup", "=", "AM", ";", "AM", ".", "CP", "=", "CP", "->", "getConstVal", "(", ")", ";", "AM", ".", "Align", "=", "CP", "->", "getAlignment", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "CP", "->", "getTargetFlags", "(", ")", ";", "if", "(", "FoldOffsetIntoAddress", "(", "CP", "->", "getOffset", "(", ")", ",", "AM", ")", ")", "{", "AM", "=", "Backup", ";", "return", "true", ";", "}", "}", "else", "if", "(", "ExternalSymbolSDNode", "", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "ES", "=", "S", "->", "getSymbol", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "S", "->", "getTargetFlags", "(", ")", ";", "}", "else", "if", "(", "JumpTableSDNode", "", "J", "=", "dyn_cast", "<", "JumpTableSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "JT", "=", "J", "->", "getIndex", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "J", "->", "getTargetFlags", "(", ")", ";", "}", "else", "{", "AM", ".", "BlockAddr", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "N0", ")", "->", "getBlockAddress", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "N0", ")", "->", "getTargetFlags", "(", ")", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "AM", ".", "setBaseReg", "(", "CurDAG", "->", "getRegister", "(", "X86", "::", "RIP", ",", "MVT", "::", "i64", ")", ")", ";", "return", "false", ";", "}", "if", "(", "!", "Subtarget", "->", "is64Bit", "(", ")", "\|\|", "(", "(", "M", "==", "CodeModel", "::", "Small", "\|\|", "M", "==", "CodeModel", "::", "Kernel", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Static", ")", ")", "{", "if", "(", "GlobalAddressSDNode", "", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "AM", ".", "Disp", "+=", "G", "->", "getOffset", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "G", "->", "getTargetFlags", "(", ")", ";", "}", "else", "if", "(", "ConstantPoolSDNode", "*", "CP", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "N0", ")", ")", "{" ]
GCC	nds32	CPP	code_generation	CPU	7,862	[ "rtx", "extract_shift_reg", "(", "rtx", "alu_shift_rtx", ")", "{", "alu_shift_rtx", "=", "extract_pattern_from_insn", "(", "alu_shift_rtx", ")", ";", "rtx", "alu_rtx", "=", "SET_SRC", "(", "alu_shift_rtx", ")", ";", "rtx", "shift_rtx", ";", "if", "(", "REG_P", "(", "XEXP", "(", "alu_rtx", ",", "<NUM_LIT>", ")", ")", ")", "shift_rtx", "=", "XEXP", "(", "alu_rtx", ",", "<NUM_LIT>", ")", ";", "else", "shift_rtx", "=", "XEXP", "(", "alu_rtx", ",", "<NUM_LIT>", ")", ";", "return", "XEXP", "(", "shift_rtx", ",", "<NUM_LIT>", ")", ";", "}" ]	[ "Extract", "the", "register", "of", "the", "shift", "operand", "from", "an", "ALU_SHIFT", "rtx", "." ]
LLVM	Mips	CPP	program_repair	CPU	7,863	[ "<FIXS>", "cast", "StoreSDNode", ">", "(", "Store", ".", "getNode", "(", ")", ")", "->", "getMemOperand", "(", ")", "->", "setValue", "(", "(", "Value", "*", ")", "<NUM_LIT>", ")", ";", "<FIXE>" ]	[ "SDValue", "PtrOff", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "ArgValue", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "<BUGS>", "cast", "StoreSDNode", ">", "(", "Store", ".", "getNode", "(", ")", ")", "->", "getMemOperand", "(", ")", "->", "setValue", "(", "<NUM_LIT>", ")", ";", "<BUGE>", "OutChains", ".", "push_back", "(", "Store", ")", ";", "}", "}" ]
GCC	rs6000	CPP	program_repair	CPU	7,864	[ "<FIXS>", "if", "(", "c_dialect_cxx", "(", ")", ")", "{", "stmt", "=", "build4", "(", "TARGET_EXPR", ",", "arg1_type", ",", "decl", ",", "arg1", ",", "NULL_TREE", ",", "NULL_TREE", ")", ";", "SET_EXPR_LOCATION", "(", "stmt", ",", "loc", ")", ";", "}", "else", "{", "DECL_INITIAL", "(", "decl", ")", "=", "arg1", ";", "stmt", "=", "build1", "(", "DECL_EXPR", ",", "arg1_type", ",", "decl", ")", ";", "TREE_ADDRESSABLE", "(", "decl", ")", "=", "<NUM_LIT>", ";", "SET_EXPR_LOCATION", "(", "stmt", ",", "loc", ")", ";", "stmt", "=", "build1", "(", "COMPOUND_LITERAL_EXPR", ",", "arg1_type", ",", "stmt", ")", ";", "}", "<FIXE>" ]	[ "TREE_USED", "(", "decl", ")", "=", "<NUM_LIT>", ";", "TREE_TYPE", "(", "decl", ")", "=", "arg1_type", ";", "TREE_READONLY", "(", "decl", ")", "=", "TYPE_READONLY", "(", "arg1_type", ")", ";", "<BUGS>", "DECL_INITIAL", "(", "decl", ")", "=", "arg1", ";", "stmt", "=", "build1", "(", "DECL_EXPR", ",", "arg1_type", ",", "decl", ")", ";", "TREE_ADDRESSABLE", "(", "decl", ")", "=", "<NUM_LIT>", ";", "SET_EXPR_LOCATION", "(", "stmt", ",", "loc", ")", ";", "stmt", "=", "build1", "(", "COMPOUND_LITERAL_EXPR", ",", "arg1_type", ",", "stmt", ")", ";", "<BUGE>", "innerptrtype", "=", "build_pointer_type", "(", "arg1_inner_type", ")", ";" ]
LLVM	CellSPU	TD	stmt_completion	MPU	7,865	[ "v4i32", ">", ";" ]	[ "def", "v4i32_r16", ":", "GBRegInst", "<", "R16C", "," ]
LLVM	PowerPC	CPP	stmt_completion	CPU	7,866	[ "->", "dump", "(", "CurDAG", ")", ")", ";" ]	[ "case", "PPC", "::", "ANDISo", ":", "NewOpcode", "=", "PPC", "::", "ANDISo8", ";", "break", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "const", "SDValue", "&", "V", ":", "PN", "->", "ops", "(", ")", ")", "{", "if", "(", "!", "ToPromote", ".", "count", "(", "V", ".", "getNode", "(", ")", ")", "&&", "V", ".", "getValueType", "(", ")", "==", "MVT", "::", "i32", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "V", ")", ")", "{", "SDValue", "ReplOpOps", "[", "]", "=", "{", "ISR", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "V", ",", "ISR", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "SDNode", "*", "ReplOp", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "INSERT_SUBREG", ",", "SDLoc", "(", "V", ")", ",", "ISR", ".", "getNode", "(", ")", "->", "getVTList", "(", ")", ",", "ReplOpOps", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "ReplOp", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "Ops", ".", "push_back", "(", "V", ")", ";", "}", "}", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "NewVTs", ";", "SDVTList", "VTs", "=", "PN", "->", "getVTList", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "ie", "=", "VTs", ".", "NumVTs", ";", "i", "!=", "ie", ";", "++", "i", ")", "if", "(", "VTs", ".", "VTs", "[", "i", "]", "==", "MVT", "::", "i32", ")", "NewVTs", ".", "push_back", "(", "MVT", "::", "i64", ")", ";", "else", "NewVTs", ".", "push_back", "(", "VTs", ".", "VTs", "[", "i", "]", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "PPC64 ZExt Peephole morphing:\\nOld: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "PN", "->", "dump", "(", "CurDAG", ")", ")", ";", "CurDAG", "->", "SelectNodeTo", "(", "PN", ",", "NewOpcode", ",", "CurDAG", "->", "getVTList", "(", "NewVTs", ")", ",", "Ops", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\nNew: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "PN", "->", "dump", "(", "CurDAG", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "PPC64 ZExt Peephole replacing:\\nOld: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "N", "->", "dump", "(", "CurDAG", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\nNew: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "Op32", ".", "getNode", "(", ")" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	7,867	[ "return", "true", ";" ]	[ "else", "LoadOpc", "=", "!", "Is128B", "?", "Hexagon", "::", "V6_vL32Ub_ai", ":", "Hexagon", "::", "V6_vL32Ub_ai_128B", ";", "BuildMI", "(", "B", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "LoadOpc", ")", ",", "DstLo", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "if", "(", "NeedAlign", "<=", "MinAlign", "(", "HasAlign", ",", "Size", ")", ")", "LoadOpc", "=", "!", "Is128B", "?", "Hexagon", "::", "V6_vL32b_ai", ":", "Hexagon", "::", "V6_vL32b_ai_128B", ";", "else", "LoadOpc", "=", "!", "Is128B", "?", "Hexagon", "::", "V6_vL32Ub_ai", ":", "Hexagon", "::", "V6_vL32Ub_ai_128B", ";", "BuildMI", "(", "B", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "LoadOpc", ")", ",", "DstHi", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "Size", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "B", ".", "erase", "(", "It", ")", ";" ]
GCC	arm	MD	stmt_completion	CPU	7,868	[ ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Hexagon	TD	stmt_completion	DSP	7,869	[ "<NUM_LIT>", ";" ]	[ "def", "C2_cmpgt", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_de4df740", ",", "TypeALU32_3op", ">", ",", "Enc_c2b48e", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
LLVM	Hexagon	TD	stmt_completion	DSP	7,870	[ "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue" ]
GCC	powerpcspe	MD	stmt_completion	CPU	7,871	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_bypass", "<NUM_LIT>" ]
LLVM	SPIRV	CPP	next_suggestion	Virtual ISA	7,872	[ "MIB", ".", "addUse", "(", "ValueReg", ")", ";" ]	[ "MRI", "->", "setRegClass", "(", "GroupResultReg", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Register", "ScopeReg", "=", "Call", "->", "Arguments", "[", "<NUM_LIT>", "]", ";", "MRI", "->", "setRegClass", "(", "ScopeReg", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Register", "ConstGroupOpReg", "=", "Call", "->", "Arguments", "[", "<NUM_LIT>", "]", ";", "const", "MachineInstr", "*", "Const", "=", "getDefInstrMaybeConstant", "(", "ConstGroupOpReg", ",", "MRI", ")", ";", "if", "(", "!", "Const", "\|\|", "Const", "->", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "G_CONSTANT", ")", "report_fatal_error", "(", "<STR_LIT>", "expect a constant group operation for a uniform group instruction", "<STR_LIT>", ",", "false", ")", ";", "const", "MachineOperand", "&", "ConstOperand", "=", "Const", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "ConstOperand", ".", "isCImm", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "uniform group instructions: group operation must be an ", "<STR_LIT>", "<STR_LIT>", "integer constant", "<STR_LIT>", ",", "false", ")", ";", "Register", "ValueReg", "=", "Call", "->", "Arguments", "[", "<NUM_LIT>", "]", ";", "MRI", "->", "setRegClass", "(", "ValueReg", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstr", "(", "GroupUniform", "->", "Opcode", ")", ".", "addDef", "(", "GroupResultReg", ")", ".", "addUse", "(", "GR", "->", "getSPIRVTypeID", "(", "Call", "->", "ReturnType", ")", ")", ".", "addUse", "(", "ScopeReg", ")", ";", "addNumImm", "(", "ConstOperand", ".", "getCImm", "(", ")", "->", "getValue", "(", ")", ",", "MIB", ")", ";" ]
LLVM	Mips	TD	stmt_completion	CPU	7,873	[ ",", "immZExt5", ":", "$", "m", ")", ")", "]", ";" ]	[ "dag", "OutOperandList", "=", "(", "outs", "ROWD", ":", "$", "wd", ")", ";", "dag", "InOperandList", "=", "(", "ins", "ROWS", ":", "$", "ws", ",", "uimm5", ":", "$", "m", ")", ";", "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";", "list", "<", "dag", ">", "Pattern", "=", "[", "(", "set", "ROWD", ":", "$", "wd", ",", "(", "OpNode", "ROWS", ":", "$", "ws" ]
LLVM	Hexagon	TD	next_suggestion	DSP	7,874	[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	stmt_completion	CPU	7,875	[ ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_ror_epi32", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128i", "_", "_", "A", ",", "const", "int", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_prord128_mask", "(", "(", "_", "_", "v4si", ")", "_", "_", "A", ",", "_", "_", "B", ",", "(", "_", "_", "v4si", ")", "_", "mm_setzero_si128", "(", ")" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	7,876	[ "false", ")", ";" ]	[ "push", "(", "L", "," ]
LLVM	Hexagon	TD	stmt_completion	DSP	7,877	[ "}", "=", "<NUM_LIT>", ";" ]	[ "def", "C4_nbitsclri", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "u6_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_643b4717", ",", "TypeS_2op", ">", ",", "Enc_5d6c34", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
GCC	s390	MD	next_suggestion	MPU	7,878	[ "operands", "[", "<NUM_LIT>", "]", "=", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<", "MODE", ">", "mode", ")" ]	[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "{", "operands", "[", "<NUM_LIT>", "]", "=", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<", "MODE", ">", "mode", ")", "operands", "[", "<NUM_LIT>", "]", "=", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<", "MODE", ">", "mode", ")", "operands", "[", "<NUM_LIT>", "]", "=", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<", "MODE", ">", "mode", ")" ]
LLVM	AMDGPU	TD	stmt_completion	GPU	7,879	[ ",", "(", "COS_HW", "f32", ":", "$", "src0", ")", ")", "]", ">", "{" ]	[ "class", "COS_Common", "<", "bits", "<", "<NUM_LIT>", ">", "inst", ">", ":", "R600_1OP", "<", "inst", ",", "<STR_LIT>", ",", "[", "(", "set", "f32", ":", "$", "dst" ]
LLVM	Patmos	CPP	next_suggestion	VLIW	7,880	[ "}" ]	[ "outedgesMbb", ".", "insert", "(", "std", "::", "make_pair", "(", "edge", ".", "first", "->", "getMBB", "(", ")", ",", "edge", ".", "second", "->", "getMBB", "(", ")", ")", ")", ";", "}", "for", "(", "auto", "mbbEdge", ":", "outedgesMbb", ")", "{", "auto", "foundEdge", "=", "std", "::", "find_if", "(", "outedges", ".", "begin", "(", ")", ",", "outedges", ".", "end", "(", ")", ",", "[", "&", "]", "(", "auto", "e", ")", "{", "return", "e", ".", "first", "->", "getMBB", "(", ")", "==", "mbbEdge", ".", "first", "&&", "e", ".", "second", "->", "getMBB", "(", ")", "==", "mbbEdge", ".", "second", ";", "}", ")", ";", "assert", "(", "foundEdge", "!=", "outedges", ".", "end", "(", ")", ")", ";", "auto", "edge", "=", "*", "foundEdge", ";", "auto", "succ", "=", "edge", ".", "second", ";", "if", "(", "succBlocks", ".", "count", "(", "succ", ")", ")", "{", "Node", "&", "ns", "=", "fcfg", ".", "getNodeFor", "(", "succ", ")", ";", "n", ".", "connect", "(", "ns", ",", "edge", ")", ";", "}", "else", "{", "if", "(", "succ", "!=", "Pub", ".", "getHeader", "(", ")", ")", "{", "fcfg", ".", "toexit", "(", "n", ",", "edge", ")", ";", "}", "else", "{", "fcfg", ".", "toexit", "(", "n", ")", ";", "}", "}", "}", "if", "(", "outedges", ".", "empty", "(", ")", ")", "{", "assert", "(", "Pub", ".", "isTopLevel", "(", ")", ")", ";", "fcfg", ".", "toexit", "(", "n", ")", ";", "}" ]
LLVM	Z80	CPP	stmt_completion	MPU	7,881	[ ")", ")", ";" ]	[ "assert", "(", "Op", ".", "getSimpleValueType", "(", ")", ".", "isInteger", "(", ")", "&&", "<STR_LIT>", "Can not lower this type", "<STR_LIT>", ")", ";", "switch", "(", "Op", ".", "getValueSizeInBits", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Can not lower this type", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "LC", "=", "LC8", ";", "break", ";", "case", "<NUM_LIT>", ":", "LC", "=", "LC16", ";", "break", ";", "case", "<NUM_LIT>", ":", "LC", "=", "LC24", ";", "break", ";", "case", "<NUM_LIT>", ":", "LC", "=", "LC32", ";", "break", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "reserve", "(", "Op", ".", "getNumOperands", "(" ]
LLVM	rvex	CPP	stmt_completion	VLIW	7,882	[ ".", "getImm", "(", ")", ";" ]	[ "void", "rvexInstPrinter", "::", "printUnsignedImm", "(", "const", "MCInst", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "opNum", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "O", "<<", "(", "unsigned", "short", "int", ")", "MO" ]
GCC	arm	CPP	stmt_completion	CPU	7,883	[ "length", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "num", "--", ";" ]	[ "num", "+=", "(", "length", ">>", "<NUM_LIT>", ")", "+", "leftover", "[", "length", "&", "<NUM_LIT>", "]", ";", "}", "else", "{", "num", "=", "arm_const_inline_cost", "(", "SET", ",", "val", ")", ";", "num", "+=", "(", "length", ">>", "<NUM_LIT>", ")", "+", "leftover", "[", "length", "&", "<NUM_LIT>", "]", ";", "}", "if", "(", "unaligned_access", "&&", "length", ">", "<NUM_LIT>", "&&", "(" ]
LLVM	R600	CPP	program_repair	GPU	7,884	[ "<FIXS>", "SDLoc", "DL", "(", "Ptr", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "SRLPad", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "<FIXE>" ]	[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Invalid stack width", "<STR_LIT>", ")", ";", "}", "<BUGS>", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "SDLoc", "(", "Ptr", ")", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "SRLPad", ",", "MVT", "::", "i32", ")", ")", ";", "<BUGE>", "}", "void", "R600TargetLowering", "::", "getStackAddress", "(", "unsigned", "StackWidth", "," ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	7,885	[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "LoadVT", ",", "Result", ")", ";" ]	[ "if", "(", "Unpacked", ")", "{", "EVT", "IntLoadVT", "=", "LoadVT", ".", "changeTypeToInteger", "(", ")", ";", "SDValue", "Trunc", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "IntLoadVT", ",", "Result", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "LoadVT", ",", "Trunc", ")", ";", "}" ]
LLVM	Mips	CPP	next_suggestion	CPU	7,886	[ "}", ";" ]	[ "const", "static", "MCFixupKindInfo", "Infos", "[", "Mips", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "<STR_LIT>", "fixup_Mips_16", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_32", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_REL32", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_26", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_HI16", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_LO16", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_GPREL16", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_LITERAL", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_GOT_Global", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_GOT_Local", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_PC16", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", "fixup_Mips_CALL16", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_GPREL32", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_SHIFT5", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_SHIFT6", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_64", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_TLSGD", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_GOTTPREL", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_TPREL_HI", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_TPREL_LO", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_TLSLDM", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_DTPREL_HI", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_DTPREL_LO", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_Branch_PCRel", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", "fixup_Mips_GPOFF_HI", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_GPOFF_LO", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_GOT_PAGE", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_GOT_OFST", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}" ]
LLVM	DirectX	CPP	next_suggestion	Virtual ISA	7,887	[ "return", "I", "->", "second", "-", "<NUM_LIT>", ";" ]	[ "if", "(", "auto", "*", "MD", "=", "dyn_cast", "<", "MetadataAsValue", ">", "(", "V", ")", ")", "return", "getMetadataID", "(", "MD", "->", "getMetadata", "(", ")", ")", ";", "ValueMapType", "::", "const_iterator", "I", "=", "ValueMap", ".", "find", "(", "V", ")", ";", "assert", "(", "I", "!=", "ValueMap", ".", "end", "(", ")", "&&", "<STR_LIT>", "Value not in slotcalculator!", "<STR_LIT>", ")", ";" ]
LLVM	AMDGPU	TD	program_repair	GPU	7,888	[ "<FIXS>", "int", "Disable_ID", "=", "<NUM_LIT>", ";", "<FIXE>" ]	[ "int", "SDWA9_ID", "=", "<NUM_LIT>", ";", "string", "DPP", "=", "<STR_LIT>", ";", "int", "DPP_ID", "=", "<NUM_LIT>", ";", "string", "Disable", "=", "<STR_LIT>", ";", "<BUGS>", "int", "Disable_ID", "=", "<NUM_LIT>", ";", "<BUGE>", "}", "def", "DefaultAMDGPUAsmParserVariant", ":", "AsmParserVariant", "{" ]
LLVM	VE	CPP	stmt_completion	CPU	7,889	[ ";" ]	[ "MCAsmInfo", "*", "MAI", "=", "new", "VEELFMCAsmInfo", "(", "TT", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "getDwarfRegNum", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "MCCFIInstruction", "Inst", "=", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "Reg", ",", "<NUM_LIT>", ")", ";", "MAI", "->", "addInitialFrameState", "(", "Inst", ")", ";", "return", "MAI" ]
GCC	loongarch	MD	stmt_completion	CPU	7,890	[ ")", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>" ]
LLVM	R600	TD	stmt_completion	GPU	7,891	[ "<", "SIN_r700", ">", ";" ]	[ "def", ":", "SIN_PAT" ]
GCC	i386	CPP	stmt_completion	CPU	7,892	[ "(", "_", "_", "m512d", "_", "_", "A", ",", "_", "_", "m512d", "_", "_", "B", ",", "_", "_", "m512d", "_", "_", "C", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m512d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_fmadd_pd" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	7,893	[ "OutStreamer", "->", "SwitchSection", "(", "FeaturesSection", ")", ";" ]	[ "uint8_t", "Prefix", ";", "StringRef", "Name", ";", "}", ";", "SmallVector", "<", "FeatureEntry", ",", "<NUM_LIT>", ">", "EmittedFeatures", ";", "for", "(", "const", "SubtargetFeatureKV", "&", "KV", ":", "WebAssemblyFeatureKV", ")", "{", "std", "::", "string", "MDKey", "=", "(", "StringRef", "(", "<STR_LIT>", "wasm-feature-", "<STR_LIT>", ")", "+", "KV", ".", "Key", ")", ".", "str", "(", ")", ";", "Metadata", "", "Policy", "=", "M", ".", "getModuleFlag", "(", "MDKey", ")", ";", "if", "(", "Policy", "==", "nullptr", ")", "continue", ";", "FeatureEntry", "Entry", ";", "Entry", ".", "Prefix", "=", "<NUM_LIT>", ";", "Entry", ".", "Name", "=", "KV", ".", "Key", ";", "if", "(", "auto", "", "MD", "=", "cast", "<", "ConstantAsMetadata", ">", "(", "Policy", ")", ")", "if", "(", "auto", "", "I", "=", "cast", "<", "ConstantInt", ">", "(", "MD", "->", "getValue", "(", ")", ")", ")", "Entry", ".", "Prefix", "=", "I", "->", "getZExtValue", "(", ")", ";", "if", "(", "Entry", ".", "Prefix", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "Entry", ".", "Prefix", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "Entry", ".", "Prefix", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "continue", ";", "EmittedFeatures", ".", "push_back", "(", "Entry", ")", ";", "}", "if", "(", "EmittedFeatures", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "return", ";", "MCSectionWasm", "", "FeaturesSection", "=", "OutContext", ".", "getWasmSection", "(", "<STR_LIT>", ".custom_section.target_features", "<STR_LIT>", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "OutStreamer", "->", "PushSection", "(", ")", ";" ]
GCC	rs6000	MD	next_suggestion	CPU	7,894	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	Sparc	CPP	next_suggestion	CPU	7,895	[ "if", "(", "!", "Reg", ")", "{" ]	[ "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "unsigned", "Offset", "=", "VA", ".", "getLocMemOffset", "(", ")", "+", "StackOffset", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "assert", "(", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "f64", "\|\|", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "v2i32", ")", ";", "if", "(", "Offset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "{", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "Offset", ",", "true", ")", ";", "SDValue", "FIPtr", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "InVals", ".", "push_back", "(", "Load", ")", ";", "continue", ";", "}", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "Offset", ",", "true", ")", ";", "SDValue", "FIPtr", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "SDValue", "HiVal", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i32", ",", "dl", ",", "Chain", ",", "FIPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "int", "FI2", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "Offset", "+", "<NUM_LIT>", ",", "true", ")", ";", "SDValue", "FIPtr2", "=", "DAG", ".", "getFrameIndex", "(", "FI2", ",", "PtrVT", ")", ";", "SDValue", "LoVal", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i32", ",", "dl", ",", "Chain", ",", "FIPtr2", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "if", "(", "IsLittleEndian", ")", "std", "::", "swap", "(", "LoVal", ",", "HiVal", ")", ";", "SDValue", "WholeValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_PAIR", ",", "dl", ",", "MVT", "::", "i64", ",", "LoVal", ",", "HiVal", ")", ";", "WholeValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "WholeValue", ")", ";", "InVals", ".", "push_back", "(", "WholeValue", ")", ";", "continue", ";", "}", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "Offset", ",", "true", ")", ";", "SDValue", "FIPtr", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "SDValue", "Load", ";", "if", "(", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "i32", "\|\|", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "f32", ")", "{", "Load", "=", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "f128", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "SPARCv8 does not handle f128 in calls; ", "<STR_LIT>", "<STR_LIT>", "pass indirectly", "<STR_LIT>", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected ValVT encountered in frame lowering.", "<STR_LIT>", ")", ";", "}", "InVals", ".", "push_back", "(", "Load", ")", ";", "}", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasStructRetAttr", "(", ")", ")", "{", "SparcMachineFunctionInfo", "*", "SFI", "=", "MF", ".", "getInfo", "<", "SparcMachineFunctionInfo", ">", "(", ")", ";", "unsigned", "Reg", "=", "SFI", "->", "getSRetReturnReg", "(", ")", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	7,896	[ ";" ]	[ "bool", "MipsAsmParser", "::", "parseSetReorderDirective", "(", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", "unexpected token in statement", "<STR_LIT>", ")", ";", "return", "false" ]
LLVM	Hexagon	TD	next_suggestion	DSP	7,897	[ "bits", "<", "<NUM_LIT>", ">", "Rdd32", ";" ]	[ "class", "Enc_729ff7", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rtt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rtt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rss32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rss32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	7,898	[ "return", "(", "<NUM_LIT>", "-", "RotAmt", ")", "&", "<NUM_LIT>", ";" ]	[ "if", "(", "(", "rotr32", "(", "Imm", ",", "RotAmt", ")", "&", "~", "<NUM_LIT>", "U", ")", "==", "<NUM_LIT>", ")", "return", "(", "<NUM_LIT>", "-", "RotAmt", ")", "&", "<NUM_LIT>", ";", "if", "(", "Imm", "&", "<NUM_LIT>", "U", ")", "{", "unsigned", "TZ2", "=", "countTrailingZeros", "(", "Imm", "&", "~", "<NUM_LIT>", "U", ")", ";", "unsigned", "RotAmt2", "=", "TZ2", "&", "~", "<NUM_LIT>", ";", "if", "(", "(", "rotr32", "(", "Imm", ",", "RotAmt2", ")", "&", "~", "<NUM_LIT>", "U", ")", "==", "<NUM_LIT>", ")", "return", "(", "<NUM_LIT>", "-", "RotAmt2", ")", "&", "<NUM_LIT>", ";", "}" ]
LLVM	X86	TD	stmt_completion	CPU	7,899	[ ">", ";" ]	[ "def", "offset32_8", ":", "X86MemOffsOperand", "<", "i32imm", ",", "<STR_LIT>", ",", "X86MemOffs32_8AsmOperand" ]

LLVM

SystemZ

CPP

program_repair

CPU

7,800

[ "<FIXS>", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "PartVA", ".", "getValVT", "(", ")", ",", "DL", ",", "Chain", ",", "Address", ",", "MachinePointerInfo", "(", ")", ")", ")", ";", "+", "I", ";", "<FIXE>" ]

[ "unsigned", "PartOffset", "=", "Ins", "[", "I", "+", "<NUM_LIT>", "]", ".", "PartOffset", ";", "SDValue", "Address", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "ArgValue", ",", "DAG", ".", "getIntPtrConstant", "(", "PartOffset", ",", "DL", ")", ")", ";", "<BUGS>", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "PartVA", ".", "getValVT", "(", ")", ",", "DL", ",", "Chain", ",", "Address", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "}", "}", "else" ]

GCC

alpha

MD

stmt_completion

MPU

7,801

[ "<STR_LIT>", ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>" ]

LLVM

TL45

CPP

code_generation

MPU

7,802

[ "BitVector", "TL45RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "static", "const", "MCPhysReg", "ReservedGPR32", "[", "]", "=", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", ";", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "for", "(", "unsigned", "short", "I", ":", "ReservedGPR32", ")", "{", "Reserved", ".", "set", "(", "I", ")", ";", "}", "return", "Reserved", ";", "}" ]

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "at", "all", "times", ",", "e.g", "." ]

GCC

alpha

CPP

program_repair

MPU

7,803

[ "<FIXS>", "char", "*", "name", "ATTRIBUTE_UNUSED", ";", "int", "is_local", "ATTRIBUTE_UNUSED", ";", "<FIXE>" ]

[ "voidalpha_need_linkage", "(", "name", ",", "is_local", ")", "<BUGS>", "char", "*", "name", ";", "int", "is_local", ";", "<BUGE>", "{", "}" ]

LLVM

Cpu0

CPP

stmt_completion

CPU

7,804

[ ">", "(", ")", ";" ]

[ "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "Cpu0Subtarget" ]

GCC

alpha

CPP

code_generation

MPU

7,805

[ "static", "tree", "alpha_fold_builtin_insxx", "(", "tree", "op", "[", "]", ",", "unsigned", "HOST_WIDE_INT", "opint", "[", "]", ",", "long", "op_const", ",", "unsigned", "HOST_WIDE_INT", "bytemask", ",", "bool", "is_high", ")", "{", "if", "(", "(", "op_const", "&", "<NUM_LIT>", ")", "&&", "opint", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "return", "build_int_cst", "(", "alpha_dimode_u", ",", "<NUM_LIT>", ")", ";", "if", "(", "op_const", "&", "<NUM_LIT>", ")", "{", "unsigned", "HOST_WIDE_INT", "temp", ",", "loc", ",", "byteloc", ";", "tree", "*", "zap_op", "=", "NULL", ";", "loc", "=", "opint", "[", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ";", "bytemask", "<<=", "loc", ";", "temp", "=", "opint", "[", "<NUM_LIT>", "]", ";", "if", "(", "is_high", ")", "{", "byteloc", "=", "(", "<NUM_LIT>", "-", "(", "loc", "*", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ";", "if", "(", "byteloc", "==", "<NUM_LIT>", ")", "zap_op", "=", "op", ";", "else", "temp", ">>=", "byteloc", ";", "bytemask", ">>=", "<NUM_LIT>", ";", "}", "else", "{", "byteloc", "=", "loc", "*", "<NUM_LIT>", ";", "if", "(", "byteloc", "==", "<NUM_LIT>", ")", "zap_op", "=", "op", ";", "else", "temp", "<<=", "byteloc", ";", "}", "opint", "[", "<NUM_LIT>", "]", "=", "temp", ";", "opint", "[", "<NUM_LIT>", "]", "=", "bytemask", ";", "return", "alpha_fold_builtin_zapnot", "(", "zap_op", ",", "opint", ",", "op_const", ")", ";", "}", "return", "NULL", ";", "}" ]

[ "Fold", "the", "builtins", "for", "the", "INS", "family", "of", "instructions", "." ]

LLVM

Mips

CPP

next_suggestion

CPU

7,806

[ "O", "<<", "'", "\\n", "'", ";" ]

[ "doFinalization", "(", "Module", "&", "M", ")", "{", "for", "(", "Module", "::", "const_global_iterator", "I", "=", "M", ".", "global_begin", "(", ")", ",", "E", "=", "M", ".", "global_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "printModuleLevelGV", "(", "I", ")", ";" ]

GCC

nios2

MD

next_suggestion

MPU

7,807

[ "<STR_LIT>" ]

[ "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", ")", "]" ]

LLVM

Hexagon

TD

stmt_completion

DSP

7,808

[ "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC" ]

LLVM

PowerPC

TD

next_suggestion

CPU

7,809

[ "if", "(", "N", "-", ">", "getValueType", "(", "<NUM_LIT>", ")", "=", "=", "MVT", ":", ":", "i32", ")", "return", "isRunOfOnes", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "mb", ",", "me", ")", ";" ]

[ "return", "getI32Imm", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "SRL32", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "N", "-", ">", "getZExtValue", "(", ")", "?", "getI32Imm", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ":", "getI32Imm", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "LO16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI32Imm", "(", "(", "unsigned", "short", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "HI16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI32Imm", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ">", ">", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "HA16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "long", "Val", "=", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "getI32Imm", "(", "(", "Val", "-", "(", "signed", "short", ")", "Val", ")", ">", ">", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "MB", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "unsigned", "mb", "=", "<NUM_LIT>", ",", "me", ";", "(", "void", ")", "isRunOfOnes", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "mb", ",", "me", ")", ";", "return", "getI32Imm", "(", "mb", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "ME", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "unsigned", "mb", ",", "me", "=", "<NUM_LIT>", ";", "(", "void", ")", "isRunOfOnes", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "mb", ",", "me", ")", ";", "return", "getI32Imm", "(", "me", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "maskimm32", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "unsigned", "mb", ",", "me", ";" ]

GCC

arm

MD

next_suggestion

CPU

7,810

[ "<STR_LIT>", ")" ]

[ "[", "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "abs", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>" ]

LLVM

CSKY

CPP

next_suggestion

CPU

7,811

[ "}" ]

[ "bool", "hasVDSPV2_HALF", "(", ")", "const", "{", "return", "HasVDSPV2", "&&", "UseHardFloat", "&&", "HasFPUv3HalfFloat", ";" ]

GCC

i386

MD

next_suggestion

CPU

7,812

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

7,813

[ "else", "return", "AM", ".", "Scale", "==", "<NUM_LIT>", "||", "AM", ".", "Scale", "==", "<NUM_LIT>", ";" ]

[ "if", "(", "I", "!=", "nullptr", ")", "SupportedAM", "=", "supportedAddressingMode", "(", "I", ",", "Subtarget", ".", "hasVector", "(", ")", ")", ";", "if", "(", "!", "SupportedAM", ".", "LongDisplacement", "&&", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "if", "(", "!", "SupportedAM", ".", "IndexReg", ")", "return", "AM", ".", "Scale", "==", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

7,814

[ "<NUM_LIT>", ";" ]

[ "def", "J4_cmpeqn1_t_jumpnv_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "n1Const", ":", "$", "n1", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_bd8382d1", ",", "TypeNCJ", ">", ",", "Enc_4aca3a", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=" ]

LLVM

ARM

CPP

next_suggestion

CPU

7,815

[ "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "MF", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "Context", ")", ";" ]

[ "bool", "ARMTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMContext", "&", "Context", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";" ]

LLVM

Patmos

CPP

program_repair

VLIW

7,816

[ "<FIXS>", "reads", ",", "writes", ",", "poisons", ",", "memory_access", ",", "latency", ",", "is_constant", ",", "conditional_branch", ",", "enable_dual_issue", ")", ";", "<FIXE>" ]

[ "}", "auto", "dependence_roots", "=", "dependence_graph", "(", "instr_begin", ",", "instr_end", ",", "<BUGS>", "reads", ",", "writes", ",", "poisons", ",", "memory_access", ",", "latency", ",", "is_constant", ",", "conditional_branch", ")", ";", "<BUGE>", "LLVM_DEBUG", "(", "Node", "::", "dump_graph", "(", "dependence_roots", ",", "dbgs", "(", ")", ")", ")", ";" ]

GCC

mips

CPP

program_repair

CPU

7,817

[ "<FIXS>", "mips_memory_move_cost", "(", "machine_mode", "mode", ",", "reg_class_t", "rclass", ",", "bool", "in", ")", "<FIXE>" ]

[ "static", "int", "<BUGS>", "mips_memory_move_cost", "(", "enum", "machine_mode", "mode", ",", "reg_class_t", "rclass", ",", "bool", "in", ")", "<BUGE>", "{", "return", "(", "mips_cost", "->", "memory_latency" ]

LLVM

R600

CPP

next_suggestion

GPU

7,818

[ "Ptr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "MVT", "::", "i32", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "PtrIncr", ",", "MVT", "::", "i32", ")", ")", ";" ]

[ "unsigned", "NumElements", "=", "<NUM_LIT>", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "NewVT", "=", "VT", ";", "NumElements", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "}", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "DL", ",", "NewVT", ",", "ArrayRef", "<", "SDValue", ">", "(", "Slots", ",", "NumElements", ")", ")", ";", "}", "else", "{", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v4i32", ",", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "MVT", "::", "i32", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ",", "DAG", ".", "getConstant", "(", "LoadNode", "->", "getAddressSpace", "(", ")", "-", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "}", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "{", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "MVT", "::", "i32", ",", "Result", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "}", "SDValue", "MergedValues", "[", "<NUM_LIT>", "]", "=", "{", "Result", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "MergedValues", ",", "<NUM_LIT>", ",", "DL", ")", ";", "}", "if", "(", "LoadNode", "->", "getExtensionType", "(", ")", "==", "ISD", "::", "SEXTLOAD", ")", "{", "EVT", "MemVT", "=", "LoadNode", "->", "getMemoryVT", "(", ")", ";", "assert", "(", "!", "MemVT", ".", "isVector", "(", ")", "&&", "(", "MemVT", "==", "MVT", "::", "i16", "||", "MemVT", "==", "MVT", "::", "i8", ")", ")", ";", "SDValue", "ShiftAmount", "=", "DAG", ".", "getConstant", "(", "VT", ".", "getSizeInBits", "(", ")", "-", "MemVT", ".", "getSizeInBits", "(", ")", ",", "MVT", "::", "i32", ")", ";", "SDValue", "NewLoad", "=", "DAG", ".", "getExtLoad", "(", "ISD", "::", "EXTLOAD", ",", "DL", ",", "VT", ",", "Chain", ",", "Ptr", ",", "LoadNode", "->", "getPointerInfo", "(", ")", ",", "MemVT", ",", "LoadNode", "->", "isVolatile", "(", ")", ",", "LoadNode", "->", "isNonTemporal", "(", ")", ",", "LoadNode", "->", "getAlignment", "(", ")", ")", ";", "SDValue", "Shl", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "VT", ",", "NewLoad", ",", "ShiftAmount", ")", ";", "SDValue", "Sra", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRA", ",", "DL", ",", "VT", ",", "Shl", ",", "ShiftAmount", ")", ";", "SDValue", "MergedValues", "[", "<NUM_LIT>", "]", "=", "{", "Sra", ",", "Chain", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "MergedValues", ",", "<NUM_LIT>", ",", "DL", ")", ";", "}", "if", "(", "LoadNode", "->", "getAddressSpace", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "return", "SDValue", "(", ")", ";", "}", "const", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "AMDGPUFrameLowering", "*", "TFL", "=", "static_cast", "<", "const", "AMDGPUFrameLowering", "*", ">", "(", "getTargetMachine", "(", ")", ".", "getFrameLowering", "(", ")", ")", ";", "unsigned", "StackWidth", "=", "TFL", "->", "getStackWidth", "(", "MF", ")", ";", "Ptr", "=", "stackPtrToRegIndex", "(", "Ptr", ",", "StackWidth", ",", "DAG", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "unsigned", "NumElemVT", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "ElemVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "SDValue", "Loads", "[", "<NUM_LIT>", "]", ";", "assert", "(", "NumElemVT", ">=", "StackWidth", "&&", "<STR_LIT>", "Stack width cannot be greater than ", "<STR_LIT>", "<STR_LIT>", "vector width in load", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElemVT", ";", "++", "i", ")", "{", "unsigned", "Channel", ",", "PtrIncr", ";", "getStackAddress", "(", "StackWidth", ",", "i", ",", "Channel", ",", "PtrIncr", ")", ";" ]

LLVM

ARM64

TD

next_suggestion

CPU

7,819

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isSub", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ra", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

7,820

[ "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "II", ".", "ImplicitDefs", "[", "<NUM_LIT>", "]", ")", ")", ";" ]

[ "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "MachineInstOpcode", ")", ";", "if", "(", "II", ".", "getNumDefs", "(", ")", ">=", "<NUM_LIT>", ")", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ",", "ResultReg", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op2", ",", "Op2IsKill", "*", "RegState", "::", "Kill", ")", ")", ";", "else", "{", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "II", ")", ".", "addReg", "(", "Op0", ",", "Op0IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op1", ",", "Op1IsKill", "*", "RegState", "::", "Kill", ")", ".", "addReg", "(", "Op2", ",", "Op2IsKill", "*", "RegState", "::", "Kill", ")", ")", ";" ]

LLVM

ARM

CPP

program_repair

CPU

7,821

[ "<FIXS>", "IsR9Reserved", "=", "ReserveR9", "|", "!", "HasV6Ops", ";", "<FIXE>" ]

[ "if", "(", "!", "isTargetDarwin", "(", ")", ")", "UseMovt", "=", "hasV6T2Ops", "(", ")", ";", "else", "{", "<BUGS>", "IsR9Reserved", "=", "ReserveR9", "|", "(", "ARMArchVersion", "V6", ")", ";", "<BUGE>", "UseMovt", "=", "DarwinUseMOVT", "&&", "hasV6T2Ops", "(", ")", ";", "}" ]

GCC

aarch64

CPP

program_repair

CPU

7,822

[ "<FIXS>", "case", "E_DFmode", ":", "return", "gen_aarch64_rsqrtedf", ";", "case", "E_SFmode", ":", "return", "gen_aarch64_rsqrtesf", ";", "case", "E_V2DFmode", ":", "return", "gen_aarch64_rsqrtev2df", ";", "case", "E_V2SFmode", ":", "return", "gen_aarch64_rsqrtev2sf", ";", "case", "E_V4SFmode", ":", "return", "gen_aarch64_rsqrtev4sf", ";", "<FIXE>" ]

[ "{", "switch", "(", "mode", ")", "{", "<BUGS>", "case", "DFmode", ":", "return", "gen_aarch64_rsqrtedf", ";", "case", "SFmode", ":", "return", "gen_aarch64_rsqrtesf", ";", "case", "V2DFmode", ":", "return", "gen_aarch64_rsqrtev2df", ";", "case", "V2SFmode", ":", "return", "gen_aarch64_rsqrtev2sf", ";", "case", "V4SFmode", ":", "return", "gen_aarch64_rsqrtev4sf", ";", "<BUGE>", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

7,823

[ "}" ]

[ "virtual", "const", "PPCSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

7,824

[ "=", "<NUM_LIT>", ";" ]

[ "class", "MVE_VHADDSUB", "<", "string", "iname", ",", "string", "suffix", ",", "bit", "U", ",", "bit", "subtract", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "MVE_int", "<", "iname", ",", "suffix", ",", "size", ",", "pattern", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "subtract", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "validForTailPredication" ]

LLVM

Hexagon

TD

next_suggestion

DSP

7,825

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A4_cmphgtu", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeS_3op", ">", ",", "Enc_c2b48e", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

X86

TD

program_repair

CPU

7,826

[ "<FIXS>", "EVEX", ",", "VVVV", ",", "AVX5128IBase", ",", "Sched", "[", "sched", ".", "Folded", ",", "sched", ".", "ReadAfterFold", "]", ">", ";", "<FIXE>" ]

[ "OpcodeStr", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "(", "_", ".", "VT", "(", "X86VPermt2", "_", ".", "RC", ":", "$", "src2", ",", "IdxVT", ".", "RC", ":", "$", "src1", ",", "(", "_", ".", "VT", "(", "_", ".", "LdFrag", "addr", ":", "$", "src3", ")", ")", ")", ")", ",", "<NUM_LIT>", ">", ",", "<BUGS>", "EVEX_4V", ",", "AVX5128IBase", ",", "Sched", "[", "sched", ".", "Folded", ",", "sched", ".", "ReadAfterFold", "]", ">", ";", "<BUGE>", "}", "}" ]

LLVM

PowerPC

TD

program_repair

CPU

7,827

[ "<FIXS>", "bit", "RC", "=", "<NUM_LIT>", ";", "<FIXE>" ]

[ "let", "Pattern", "=", "pattern", ";", "<BUGS>", "bit", "RC", "=", "<NUM_LIT>", ";", "<BUGE>", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "FRT", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "FRA", ";" ]

GCC

bfin

MD

next_suggestion

DSP

7,828

[ "int", "alt", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "+", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<", "<", "<NUM_LIT>", ")" ]

[ "(", "parallel", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", ")", ")", "]", "<STR_LIT>", "{", "const", "char", "*", "templates", "[", "]", "=", "{", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "}" ]

GCC

avr

CPP

stmt_completion

MPU

7,829

[ "<STR_LIT>", ";" ]

[ "if", "(", "reg_base", "==", "reg_dest", ")", "{", "return", "avr_asm_len", "(", "TINY_ADIW", "(", "%", "I1", ",", "%", "J1", ",", "%", "o1", "+", "<NUM_LIT>", ")", "CR_TAB", "<STR_LIT>", "ld %C0,%b1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld __tmp_reg__,-%b1", "<STR_LIT>", "CR_TAB", "TINY_SBIW", "(", "%", "I1", ",", "%", "J1", ",", "<NUM_LIT>", ")", "CR_TAB", "<STR_LIT>", "ld %A0,%b1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %B0,__tmp_reg__", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "}", "else", "{", "avr_asm_len", "(", "TINY_ADIW", "(", "%", "I1", ",", "%", "J1", ",", "%", "o1", ")", "CR_TAB", "<STR_LIT>", "ld %A0,%b1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %B0,%b1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %C0,%b1", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "if", "(", "reg_dest", "!=", "(", "reg_base", "-", "<NUM_LIT>", ")", "&&", "!", "reg_unused_after", "(", "insn", ",", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", ")", "avr_asm_len", "(", "TINY_SBIW", "(", "%", "I1", ",", "%", "J1", ",", "%", "o1", "+", "<NUM_LIT>", ")", ",", "op", ",", "plen", ",", "<NUM_LIT>", ")", ";", "return", "<STR_LIT>" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

7,830

[ "PPC", "::", "FRSP", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";" ]

[ "DestReg", "=", "createResultReg", "(", "&", "PPC", "::", "GPRCRegClass", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "MIMD", ",", "TII", ".", "get", "(", "PPC", "::", "EFSCFD", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "}", "else", "if", "(", "Subtarget", "->", "hasP8Vector", "(", ")", "&&", "isVSFRCRegClass", "(", "RC", ")", ")", "{", "DestReg", "=", "createResultReg", "(", "&", "PPC", "::", "VSSRCRegClass", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "MIMD", ",", "TII", ".", "get", "(", "PPC", "::", "XSRSP", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "}", "else", "{", "SrcReg", "=", "copyRegToRegClass", "(", "&", "PPC", "::", "F8RCRegClass", ",", "SrcReg", ")", ";", "DestReg", "=", "createResultReg", "(", "&", "PPC", "::", "F4RCRegClass", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "MIMD", ",", "TII", ".", "get", "(" ]

LLVM

Hexagon

TD

next_suggestion

DSP

7,831

[ "bits", "<", "<NUM_LIT>", ">", "Qx4", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

AMDGPU

TD

program_repair

GPU

7,832

[ "<FIXS>", "dns", ">", "{", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "def", "_V1", ":", "MIMG_NoSampler_Helper", "op", ",", "asm", ",", "dst_rc", ",", "VGPR_32", ",", "!", "if", "(", "!", "eq", "(", "channels", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ",", "<FIXE>" ]

[ "SReg_256", ":", "$", "srsrc", ")", ",", "asm", "#", "<STR_LIT>", "#", "<STR_LIT>", ",", "<BUGS>", "[", "]", ">", "{", "<BUGE>", "let", "ssamp", "=", "<NUM_LIT>", ";", "<BUGS>", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "let", "hasPostISelHook", "=", "<NUM_LIT>", ";", "<BUGE>", "}", "multiclass", "MIMG_NoSampler_Src_Helper", "bits", "<NUM_LIT>", ">", "op", ",", "string", "asm", ",", "RegisterClass", "dst_rc", ",", "int", "channels", ">", "{", "<BUGS>", "def", "_V1", ":", "MIMG_NoSampler_Helper", "op", ",", "asm", ",", "dst_rc", ",", "VGPR_32", ">", ",", "<BUGE>", "MIMG_Mask", "asm", "#", "<STR_LIT>", ",", "channels", ">", ";", "def", "_V2", ":", "MIMG_NoSampler_Helper", "op", ",", "asm", ",", "dst_rc", ",", "VReg_64", ">", ",", "MIMG_Mask", "asm", "#", "<STR_LIT>", ",", "channels", ">", ";" ]

GCC

rl78

CPP

code_generation

MPU

7,833

[ "void", "rl78_setup_peep_movhi", "(", "rtx", "*", "operands", ")", "{", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "switch", "(", "GET_CODE", "(", "operands", "[", "i", "]", ")", ")", "{", "case", "REG", ":", "operands", "[", "i", "+", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "HImode", ",", "REGNO", "(", "operands", "[", "i", "]", ")", ")", ";", "break", ";", "case", "CONST_INT", ":", "operands", "[", "i", "+", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "(", "INTVAL", "(", "operands", "[", "i", "]", ")", "&", "<NUM_LIT>", ")", "+", "(", "(", "char", ")", "INTVAL", "(", "operands", "[", "i", "+", "<NUM_LIT>", "]", ")", ")", "*", "<NUM_LIT>", ")", ";", "break", ";", "case", "MEM", ":", "operands", "[", "i", "+", "<NUM_LIT>", "]", "=", "adjust_address", "(", "operands", "[", "i", "]", ",", "HImode", ",", "<NUM_LIT>", ")", ";", "break", ";", "default", ":", "break", ";", "}", "}", "}" ]

[ "Likewise", ",", "when", "a", "peephole", "is", "activated", ",", "this", "function", "helps", "compute", "the", "new", "operands", "." ]

GCC

c6x

CPP

program_repair

VLIW

7,834

[ "<FIXS>", "emit_insn", "(", "gen_rtx_SET", "(", "cmp", ",", "gen_rtx_fmt_ee", "(", "code1", ",", "SImode", ",", "op0", ",", "op1", ")", ")", ")", ";", "<FIXE>" ]

[ "}", "cmp", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "<BUGS>", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "cmp", ",", "gen_rtx_fmt_ee", "(", "code1", ",", "SImode", ",", "op0", ",", "op1", ")", ")", ")", ";", "<BUGE>", "fn", "=", "op_mode", "==", "DFmode", "?", "gen_cmpdf_ior", ":", "gen_cmpsf_ior", ";", "emit_insn", "(", "fn", "(", "cmp", ",", "gen_rtx_fmt_ee", "(", "code2", ",", "SImode", ",", "op0", ",", "op1", ")", ",", "op0", ",", "op1", ",", "cmp", ")", ")", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

7,835

[ "return", "false", ";" ]

[ "for", "(", "const", "MachineMemOperand", "*", "MMO", ":", "MI", ".", "memoperands", "(", ")", ")", "{", "if", "(", "MMO", "->", "getAddrSpace", "(", ")", "==", "AMDGPUAS", "::", "FLAT_ADDRESS", ")", "return", "true", ";", "}" ]

LLVM

AArch64

TD

next_suggestion

CPU

7,836

[ "let", "ElementSize", "=", "zprty", ".", "ElementSize", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "wide", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zdn", ";", "let", "Constraints", "=", "<STR_LIT>", ";", "let", "DestructiveInstType", "=", "Destructive", ";" ]

GCC

i386

CPP

program_repair

CPU

7,837

[ "<FIXS>", "{", "<STR_LIT>", "-mavx512vpopcntdq", "<STR_LIT>", ",", "OPTION_MASK_ISA_AVX512VPOPCNTDQ", "}", ",", "{", "<STR_LIT>", "-mibt", "<STR_LIT>", ",", "OPTION_MASK_ISA_IBT", "}", ",", "{", "<STR_LIT>", "-mshstk", "<STR_LIT>", ",", "OPTION_MASK_ISA_SHSTK", "}", "<FIXE>" ]

[ "{", "<STR_LIT>", "-msgx", "<STR_LIT>", ",", "OPTION_MASK_ISA_SGX", "}", ",", "{", "<STR_LIT>", "-mavx5124vnniw", "<STR_LIT>", ",", "OPTION_MASK_ISA_AVX5124VNNIW", "}", ",", "{", "<STR_LIT>", "-mavx5124fmaps", "<STR_LIT>", ",", "OPTION_MASK_ISA_AVX5124FMAPS", "}", ",", "<BUGS>", "{", "<STR_LIT>", "-mavx512vpopcntdq", "<STR_LIT>", ",", "OPTION_MASK_ISA_AVX512VPOPCNTDQ", "}", "<BUGE>", "}", ";", "static", "struct", "ix86_target_opts", "isa_opts", "[", "]", "=", "{" ]

LLVM

Hexagon

TD

stmt_completion

DSP

7,838

[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]

[ "def", "A2_vavgubr", ":", "T_VectALU_64", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]

GCC

i386

CPP

code_generation

CPU

7,839

[ "static", "machine_mode", "ix86_secondary_memory_needed_mode", "(", "machine_mode", "mode", ")", "{", "if", "(", "GET_MODE_BITSIZE", "(", "mode", ")", "<", "<NUM_LIT>", "&&", "INTEGRAL_MODE_P", "(", "mode", ")", ")", "return", "mode_for_size", "(", "<NUM_LIT>", ",", "GET_MODE_CLASS", "(", "mode", ")", ",", "<NUM_LIT>", ")", ".", "require", "(", ")", ";", "return", "mode", ";", "}" ]

[ "Implement", "TARGET_SECONDARY_MEMORY_NEEDED_MODE", ".", "get_secondary_mem", "widens", "integral", "modes", "to", "BITS_PER_WORD", ".", "There", "is", "no", "need", "to", "emit", "full", "64", "bit", "move", "on", "64", "bit", "targets", "for", "integral", "modes", "that", "can", "be", "moved", "using", "32", "bit", "move", "." ]

LLVM

PowerPC

CPP

stmt_completion

CPU

7,840

[ ",", "SyntaxVariant", ")", ";" ]

[ "static", "MCInstPrinter", "*", "createPPCMCInstPrinter", "(", "const", "Target", "&", "T", ",", "TargetMachine", "&", "TM", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ")", "{", "return", "new", "PPCInstPrinter", "(", "TM", ",", "MAI" ]

LLVM

AVR

TD

stmt_completion

MPU

7,841

[ "implicit", "SREG", ")", "]", ">", ";" ]

[ "def", "CPIRdK", ":", "FRdK", "<", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "LD8", ":", "$", "rd", ",", "imm_ldi8", ":", "$", "k", ")", ",", "<STR_LIT>", ",", "[", "(", "AVRcmp", "i8", ":", "$", "rd", ",", "imm", ":", "$", "k", ")", ",", "(" ]

LLVM

SNES

CPP

next_suggestion

DSP

7,842

[ "}" ]

[ "FunctionPass", "*", "createSNESExpandPseudoPass", "(", ")", "{", "return", "new", "SNESExpandPseudo", "(", ")", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

7,843

[ "unsigned", "IntWidth", "=", "ScalarTy", "->", "getIntegerBitWidth", "(", ")", ";" ]

[ "bool", "PPCTTIImpl", "::", "hasActiveVectorLength", "(", "unsigned", "Opcode", ",", "Type", "*", "DataType", ",", "Align", "Alignment", ")", "const", "{", "if", "(", "Opcode", "!=", "Instruction", "::", "Load", "&&", "Opcode", "!=", "Instruction", "::", "Store", ")", "return", "false", ";", "if", "(", "(", "!", "ST", "->", "hasP9Vector", "(", ")", "&&", "!", "ST", "->", "hasP10Vector", "(", ")", ")", "||", "!", "ST", "->", "isPPC64", "(", ")", ")", "return", "false", ";", "if", "(", "isa", "<", "FixedVectorType", ">", "(", "DataType", ")", ")", "{", "unsigned", "VecWidth", "=", "DataType", "->", "getPrimitiveSizeInBits", "(", ")", ";", "return", "VecWidth", "==", "<NUM_LIT>", ";", "}", "Type", "*", "ScalarTy", "=", "DataType", "->", "getScalarType", "(", ")", ";", "if", "(", "ScalarTy", "->", "isPointerTy", "(", ")", ")", "return", "true", ";", "if", "(", "ScalarTy", "->", "isFloatTy", "(", ")", "||", "ScalarTy", "->", "isDoubleTy", "(", ")", ")", "return", "true", ";", "if", "(", "!", "ScalarTy", "->", "isIntegerTy", "(", ")", ")", "return", "false", ";" ]

LLVM

AArch64

CPP

program_repair

CPU

7,844

[ "<FIXS>", "if", "(", "MOP", ".", "isReg", "(", ")", "&&", "!", "MOP", ".", "isDebug", "(", ")", "&&", "MOP", ".", "getReg", "(", ")", "&&", "TRI", "->", "regsOverlap", "(", "MOP", ".", "getReg", "(", ")", ",", "RegToRename", ")", ")", "{", "<FIXE>" ]

[ "}", "}", "else", "{", "for", "(", "auto", "&", "MOP", ":", "MI", ".", "operands", "(", ")", ")", "{", "<BUGS>", "if", "(", "MOP", ".", "isReg", "(", ")", "&&", "TRI", "->", "regsOverlap", "(", "MOP", ".", "getReg", "(", ")", ",", "RegToRename", ")", ")", "{", "<BUGE>", "assert", "(", "MOP", ".", "isImplicit", "(", ")", "||", "(", "MOP", ".", "isRenamable", "(", ")", "&&", "!", "MOP", ".", "isEarlyClobber", "(", ")", ")", "&&", "<STR_LIT>", "Need renamable operands", "<STR_LIT>", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

7,845

[ "<STR_LIT>", "Replaced with:\\n", "<STR_LIT>", ")", ";" ]

[ "for", "(", "auto", "LoadStoreInstPair", ":", "BlockedLoadsStoresPairs", ")", "{", "MachineInstr", "*", "LoadInst", "=", "LoadStoreInstPair", ".", "first", ";", "int64_t", "LdDispImm", "=", "getDispOperand", "(", "LoadInst", ")", ".", "getImm", "(", ")", ";", "DisplacementSizeMap", "BlockingStoresDispSizeMap", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "PotentialBlockers", "=", "findPotentialBlockers", "(", "LoadInst", ")", ";", "for", "(", "auto", "PBInst", ":", "PotentialBlockers", ")", "{", "if", "(", "!", "isPotentialBlockingStoreInst", "(", "PBInst", "->", "getOpcode", "(", ")", ",", "LoadInst", "->", "getOpcode", "(", ")", ")", "||", "!", "isRelevantAddressingMode", "(", "PBInst", ")", ")", "continue", ";", "int64_t", "PBstDispImm", "=", "getDispOperand", "(", "PBInst", ")", ".", "getImm", "(", ")", ";", "assert", "(", "PBInst", "->", "hasOneMemOperand", "(", ")", "&&", "<STR_LIT>", "Expected One Memory Operand", "<STR_LIT>", ")", ";", "unsigned", "PBstSize", "=", "(", "*", "PBInst", "->", "memoperands_begin", "(", ")", ")", "->", "getSize", "(", ")", ";", "if", "(", "hasSameBaseOpValue", "(", "LoadInst", ",", "PBInst", ")", "&&", "isBlockingStore", "(", "LdDispImm", ",", "getRegSizeInBytes", "(", "LoadInst", ")", ",", "PBstDispImm", ",", "PBstSize", ")", ")", "updateBlockingStoresDispSizeMap", "(", "BlockingStoresDispSizeMap", ",", "PBstDispImm", ",", "PBstSize", ")", ";", "}", "if", "(", "BlockingStoresDispSizeMap", ".", "empty", "(", ")", ")", "continue", ";", "MachineInstr", "*", "StoreInst", "=", "LoadStoreInstPair", ".", "second", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Blocked load and store instructions: \\n", "<STR_LIT>", ")", ";", "DEBUG", "(", "LoadInst", "->", "dump", "(", ")", ")", ";", "DEBUG", "(", "StoreInst", "->", "dump", "(", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<" ]

GCC

microblaze

MD

stmt_completion

MPU

7,846

[ "\t", "<STR_LIT>", ")" ]

[ "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

7,847

[ "if", "(", "SDst", "&&", "SDst", "->", "getReg", "(", ")", "!=", "AMDGPU", "::", "VCC", ")", "return", "false", ";" ]

[ "if", "(", "AMDGPU", "::", "getSDWAOp", "(", "Opc", ")", "==", "-", "<NUM_LIT>", ")", "Opc", "=", "AMDGPU", "::", "getVOPe32", "(", "Opc", ")", ";", "if", "(", "AMDGPU", "::", "getSDWAOp", "(", "Opc", ")", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "ST", ".", "hasSDWAOmod", "(", ")", "&&", "TII", "->", "hasModifiersSet", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "omod", ")", ")", "return", "false", ";", "if", "(", "TII", "->", "isVOPC", "(", "Opc", ")", ")", "{", "if", "(", "!", "ST", ".", "hasSDWASdst", "(", ")", ")", "{", "const", "MachineOperand", "*", "SDst", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "sdst", ")", ";" ]

LLVM

X86

TD

stmt_completion

CPU

7,848

[ ",", "SKXPort237", "]", ">", "{" ]

[ "def", ":", "WriteRes", "<", "WriteVecExtractSt", ",", "[", "SKXPort4", ",", "SKXPort5" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

7,849

[ "=", "{" ]

[ "if", "(", "Elem", ">=", "VT", ".", "getVectorNumElements", "(", ")", ")", "return", "<NUM_LIT>", ";", "auto", "*", "Load", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "Load", "||", "!", "Load", "->", "hasOneUse", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "Load", "->", "getMemoryVT", "(", ")", ".", "getSizeInBits", "(", ")", "!=", "Load", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", ")", "return", "<NUM_LIT>", ";", "SDValue", "Base", ",", "Disp", ",", "Index", ";", "if", "(", "!", "selectBDVAddr12Only", "(", "Load", "->", "getBasePtr", "(", ")", ",", "ElemV", ",", "Base", ",", "Disp", ",", "Index", ")", "||", "Index", ".", "getValueType", "(", ")", "!=", "VT", ".", "changeVectorElementTypeToInteger", "(", ")", ")", "return", "<NUM_LIT>", ";", "SDLoc", "DL", "(", "Load", ")", ";", "SDValue", "Ops", "[", "]" ]

LLVM

Mips

CPP

next_suggestion

CPU

7,850

[ "IAH", ".", "Out", "(", "<STR_LIT>", "la $$25,", "<STR_LIT>", "+", "Name", ")", ";" ]

[ "bool", "LE", "=", "Subtarget", ".", "isLittle", "(", ")", ";", "LLVMContext", "&", "Context", "=", "M", "->", "getContext", "(", ")", ";", "std", "::", "string", "Name", "=", "F", "->", "getName", "(", ")", ";", "std", "::", "string", "SectionName", "=", "<STR_LIT>", ".mips16.fn.", "<STR_LIT>", "+", "Name", ";", "std", "::", "string", "StubName", "=", "<STR_LIT>", "__fn_stub_", "<STR_LIT>", "+", "Name", ";", "std", "::", "string", "LocalName", "=", "<STR_LIT>", "$$__fn_local_", "<STR_LIT>", "+", "Name", ";", "Function", "*", "FStub", "=", "Function", "::", "Create", "(", "F", "->", "getFunctionType", "(", ")", ",", "Function", "::", "InternalLinkage", ",", "StubName", ",", "M", ")", ";", "FStub", "->", "addFnAttr", "(", "<STR_LIT>", "mips16_fp_stub", "<STR_LIT>", ")", ";", "FStub", "->", "addFnAttr", "(", "llvm", "::", "Attribute", "::", "Naked", ")", ";", "FStub", "->", "addFnAttr", "(", "llvm", "::", "Attribute", "::", "NoUnwind", ")", ";", "FStub", "->", "addFnAttr", "(", "llvm", "::", "Attribute", "::", "NoInline", ")", ";", "FStub", "->", "addFnAttr", "(", "<STR_LIT>", "nomips16", "<STR_LIT>", ")", ";", "FStub", "->", "setSection", "(", "SectionName", ")", ";", "BasicBlock", "*", "BB", "=", "BasicBlock", "::", "Create", "(", "Context", ",", "<STR_LIT>", "entry", "<STR_LIT>", ",", "FStub", ")", ";", "InlineAsmHelper", "IAH", "(", "Context", ",", "BB", ")", ";", "IAH", ".", "Out", "(", "<STR_LIT>", " .set macro", "<STR_LIT>", ")", ";", "if", "(", "PicMode", ")", "{", "IAH", ".", "Out", "(", "<STR_LIT>", ".set noreorder", "<STR_LIT>", ")", ";", "IAH", ".", "Out", "(", "<STR_LIT>", ".cpload $$25", "<STR_LIT>", ")", ";", "IAH", ".", "Out", "(", "<STR_LIT>", ".set reorder", "<STR_LIT>", ")", ";", "IAH", ".", "Out", "(", "<STR_LIT>", ".reloc 0,R_MIPS_NONE,", "<STR_LIT>", "+", "Name", ")", ";", "IAH", ".", "Out", "(", "<STR_LIT>", "la $$25,", "<STR_LIT>", "+", "LocalName", ")", ";", "}", "else", "{", "IAH", ".", "Out", "(", "<STR_LIT>", ".set reorder", "<STR_LIT>", ")", ";" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

7,851

[ "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_VECTOR_ELT", ",", "DL", ",", "IntVecVT", ",", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "IntVecVT", ",", "Op0", ")", ",", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "IntVT", ",", "Op1", ")", ",", "Op2", ")", ";" ]

[ "unsigned", "Mask", "=", "VT", ".", "getVectorNumElements", "(", ")", "-", "<NUM_LIT>", ";", "if", "(", "Index", "<=", "Mask", ")", "return", "Op", ";", "}", "MVT", "IntVT", "=", "MVT", "::", "getIntegerVT", "(", "VT", ".", "getScalarSizeInBits", "(", ")", ")", ";", "MVT", "IntVecVT", "=", "MVT", "::", "getVectorVT", "(", "IntVT", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

7,852

[ "print", "(", "OS", ")", ";" ]

[ "for", "(", "auto", "&", "WE", ":", "TopLevelExceptions", ")", "WE", "->" ]

LLVM

PowerPC

TD

next_suggestion

CPU

7,853

[ "}" ]

[ "def", "memr", ":", "Operand", "<", "iPTR", ">", "{", "let", "MIOperandInfo", "=", "(", "ops", "ptr_rc_nor0", ":", "$", "ptrreg", ")", ";", "let", "OperandType", "=", "<STR_LIT>", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

7,854

[ "->", "addImplicitDefUseOperands", "(", "MF", ")", ";" ]

[ "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "MachineBasicBlock", "::", "iterator", "I", ",", "Next", ";", "for", "(", "I", "=", "MBB", ".", "begin", "(", ")", ";", "I", "!=", "MBB", ".", "end", "(", ")", ";", "I", "=", "Next", ")", "{", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "MachineInstr", "&", "MI", "=", "*", "I", ";", "if", "(", "!", "isSafeToFold", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "continue", ";", "unsigned", "OpSize", "=", "TII", "->", "getOpSize", "(", "MI", ",", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "OpToFold", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "bool", "FoldingImm", "=", "OpToFold", ".", "isImm", "(", ")", ";", "if", "(", "!", "FoldingImm", "&&", "!", "OpToFold", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "FoldingImm", "&&", "!", "TII", "->", "isInlineConstant", "(", "OpToFold", ",", "OpSize", ")", "&&", "!", "MRI", ".", "hasOneUse", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "OpToFold", ".", "isReg", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "OpToFold", ".", "getReg", "(", ")", ")", ")", "continue", ";", "MachineOperand", "&", "Dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Dst", ".", "isReg", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Dst", ".", "getReg", "(", ")", ")", ")", "continue", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "CopiesToReplace", ";", "std", "::", "vector", "<", "FoldCandidate", ">", "FoldList", ";", "for", "(", "MachineRegisterInfo", "::", "use_iterator", "Use", "=", "MRI", ".", "use_begin", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ",", "E", "=", "MRI", ".", "use_end", "(", ")", ";", "Use", "!=", "E", ";", "++", "Use", ")", "{", "MachineInstr", "*", "UseMI", "=", "Use", "->", "getParent", "(", ")", ";", "foldOperand", "(", "OpToFold", ",", "UseMI", ",", "Use", ".", "getOperandNo", "(", ")", ",", "FoldList", ",", "CopiesToReplace", ",", "TII", ",", "TRI", ",", "MRI", ")", ";", "}", "for", "(", "MachineInstr", "*", "Copy", ":", "CopiesToReplace", ")", "Copy" ]

LLVM

ARM64

TD

stmt_completion

CPU

7,855

[ "<", "<NUM_LIT>", ")", ";" ]

[ "def", "Imm0_7Operand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "Imm0_15Operand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "Imm0_31Operand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "Imm0_63Operand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "vecshiftL8", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "(", "uint32_t", ")", "Imm", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

7,856

[ "let", "isTerminator", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

7,857

[ "}" ]

[ "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "&", "DL", ";" ]

GCC

cr16

CPP

code_generation

MPU

7,858

[ "const", "char", "*", "cr16_emit_add_sub_di", "(", "rtx", "*", "operands", ",", "enum", "rtx_code", "code", ")", "{", "rtx", "lo_op", "[", "<NUM_LIT>", "]", ";", "rtx", "hi0_op", "[", "<NUM_LIT>", "]", ";", "rtx", "hi1_op", "[", "<NUM_LIT>", "]", ";", "lo_op", "[", "<NUM_LIT>", "]", "=", "gen_lowpart", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "hi0_op", "[", "<NUM_LIT>", "]", "=", "simplify_gen_subreg", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ",", "<NUM_LIT>", ")", ";", "hi1_op", "[", "<NUM_LIT>", "]", "=", "simplify_gen_subreg", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ",", "<NUM_LIT>", ")", ";", "lo_op", "[", "<NUM_LIT>", "]", "=", "gen_lowpart", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "hi0_op", "[", "<NUM_LIT>", "]", "=", "simplify_gen_subreg", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ",", "<NUM_LIT>", ")", ";", "hi1_op", "[", "<NUM_LIT>", "]", "=", "simplify_gen_subreg", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ",", "<NUM_LIT>", ")", ";", "switch", "(", "code", ")", "{", "case", "PLUS", ":", "{", "output_asm_insn", "(", "<STR_LIT>", "addd\\t%1, %0", "<STR_LIT>", ",", "lo_op", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "addcw\\t%1, %0", "<STR_LIT>", ",", "hi0_op", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "addcw\\t%1, %0", "<STR_LIT>", ",", "hi1_op", ")", ";", "break", ";", "}", "case", "MINUS", ":", "{", "output_asm_insn", "(", "<STR_LIT>", "subd\\t%1, %0", "<STR_LIT>", ",", "lo_op", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "subcw\\t%1, %0", "<STR_LIT>", ",", "hi0_op", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "subcw\\t%1, %0", "<STR_LIT>", ",", "hi1_op", ")", ";", "break", ";", "}", "default", ":", "break", ";", "}", "return", "<STR_LIT>", "<STR_LIT>", ";", "}" ]

[ "Helper", "function", "for", "md", "file", ".", "This", "function", "is", "used", "to", "emit", "arithmetic", "DI", "instructions", ".", "The", "argument", "``", "num", "''", "decides", "which", "instruction", "to", "be", "printed", "." ]

LLVM

PowerPC

TD

stmt_completion

CPU

7,859

[ ",", "VSRC", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v2f64", "(", "bitconvert", "v8i16", ":", "$", "A", ")", ")", ",", "(", "COPY_TO_REGCLASS", "$", "A" ]

LLVM

AArch64

CPP

next_suggestion

CPU

7,860

[ "}" ]

[ "case", "<NUM_LIT>", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "}", "else", "{", "unsigned", "NumElts", "=", "SrcTy", ".", "getNumElements", "(", ")", ";", "switch", "(", "SrcTy", ".", "getElementType", "(", ")", ".", "getSizeInBits", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "NumElts", "==", "<NUM_LIT>", ")", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "NumElts", "==", "<NUM_LIT>", ")", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "NumElts", "==", "<NUM_LIT>", ")", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "NumElts", "==", "<NUM_LIT>", ")", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "NumElts", "==", "<NUM_LIT>", ")", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

7,861

[ "AM", ".", "CP", "=", "CP", "->", "getConstVal", "(", ")", ";" ]

[ "AM", ".", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "G", "->", "getTargetFlags", "(", ")", ";", "if", "(", "FoldOffsetIntoAddress", "(", "G", "->", "getOffset", "(", ")", ",", "AM", ")", ")", "{", "AM", "=", "Backup", ";", "return", "true", ";", "}", "}", "else", "if", "(", "ConstantPoolSDNode", "*", "CP", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "N0", ")", ")", "{", "X86ISelAddressMode", "Backup", "=", "AM", ";", "AM", ".", "CP", "=", "CP", "->", "getConstVal", "(", ")", ";", "AM", ".", "Align", "=", "CP", "->", "getAlignment", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "CP", "->", "getTargetFlags", "(", ")", ";", "if", "(", "FoldOffsetIntoAddress", "(", "CP", "->", "getOffset", "(", ")", ",", "AM", ")", ")", "{", "AM", "=", "Backup", ";", "return", "true", ";", "}", "}", "else", "if", "(", "ExternalSymbolSDNode", "*", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "ES", "=", "S", "->", "getSymbol", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "S", "->", "getTargetFlags", "(", ")", ";", "}", "else", "if", "(", "JumpTableSDNode", "*", "J", "=", "dyn_cast", "<", "JumpTableSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "JT", "=", "J", "->", "getIndex", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "J", "->", "getTargetFlags", "(", ")", ";", "}", "else", "{", "AM", ".", "BlockAddr", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "N0", ")", "->", "getBlockAddress", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "cast", "<", "BlockAddressSDNode", ">", "(", "N0", ")", "->", "getTargetFlags", "(", ")", ";", "}", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "AM", ".", "setBaseReg", "(", "CurDAG", "->", "getRegister", "(", "X86", "::", "RIP", ",", "MVT", "::", "i64", ")", ")", ";", "return", "false", ";", "}", "if", "(", "!", "Subtarget", "->", "is64Bit", "(", ")", "||", "(", "(", "M", "==", "CodeModel", "::", "Small", "||", "M", "==", "CodeModel", "::", "Kernel", ")", "&&", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "Static", ")", ")", "{", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "N0", ")", ")", "{", "AM", ".", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "AM", ".", "Disp", "+=", "G", "->", "getOffset", "(", ")", ";", "AM", ".", "SymbolFlags", "=", "G", "->", "getTargetFlags", "(", ")", ";", "}", "else", "if", "(", "ConstantPoolSDNode", "*", "CP", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "N0", ")", ")", "{" ]

GCC

nds32

CPP

code_generation

CPU

7,862

[ "rtx", "extract_shift_reg", "(", "rtx", "alu_shift_rtx", ")", "{", "alu_shift_rtx", "=", "extract_pattern_from_insn", "(", "alu_shift_rtx", ")", ";", "rtx", "alu_rtx", "=", "SET_SRC", "(", "alu_shift_rtx", ")", ";", "rtx", "shift_rtx", ";", "if", "(", "REG_P", "(", "XEXP", "(", "alu_rtx", ",", "<NUM_LIT>", ")", ")", ")", "shift_rtx", "=", "XEXP", "(", "alu_rtx", ",", "<NUM_LIT>", ")", ";", "else", "shift_rtx", "=", "XEXP", "(", "alu_rtx", ",", "<NUM_LIT>", ")", ";", "return", "XEXP", "(", "shift_rtx", ",", "<NUM_LIT>", ")", ";", "}" ]

[ "Extract", "the", "register", "of", "the", "shift", "operand", "from", "an", "ALU_SHIFT", "rtx", "." ]

LLVM

Mips

CPP

program_repair

CPU

7,863

[ "<FIXS>", "cast", "StoreSDNode", ">", "(", "Store", ".", "getNode", "(", ")", ")", "->", "getMemOperand", "(", ")", "->", "setValue", "(", "(", "Value", "*", ")", "<NUM_LIT>", ")", ";", "<FIXE>" ]

[ "SDValue", "PtrOff", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "ArgValue", ",", "PtrOff", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "<BUGS>", "cast", "StoreSDNode", ">", "(", "Store", ".", "getNode", "(", ")", ")", "->", "getMemOperand", "(", ")", "->", "setValue", "(", "<NUM_LIT>", ")", ";", "<BUGE>", "OutChains", ".", "push_back", "(", "Store", ")", ";", "}", "}" ]

GCC

rs6000

CPP

program_repair

CPU

7,864

[ "<FIXS>", "if", "(", "c_dialect_cxx", "(", ")", ")", "{", "stmt", "=", "build4", "(", "TARGET_EXPR", ",", "arg1_type", ",", "decl", ",", "arg1", ",", "NULL_TREE", ",", "NULL_TREE", ")", ";", "SET_EXPR_LOCATION", "(", "stmt", ",", "loc", ")", ";", "}", "else", "{", "DECL_INITIAL", "(", "decl", ")", "=", "arg1", ";", "stmt", "=", "build1", "(", "DECL_EXPR", ",", "arg1_type", ",", "decl", ")", ";", "TREE_ADDRESSABLE", "(", "decl", ")", "=", "<NUM_LIT>", ";", "SET_EXPR_LOCATION", "(", "stmt", ",", "loc", ")", ";", "stmt", "=", "build1", "(", "COMPOUND_LITERAL_EXPR", ",", "arg1_type", ",", "stmt", ")", ";", "}", "<FIXE>" ]

[ "TREE_USED", "(", "decl", ")", "=", "<NUM_LIT>", ";", "TREE_TYPE", "(", "decl", ")", "=", "arg1_type", ";", "TREE_READONLY", "(", "decl", ")", "=", "TYPE_READONLY", "(", "arg1_type", ")", ";", "<BUGS>", "DECL_INITIAL", "(", "decl", ")", "=", "arg1", ";", "stmt", "=", "build1", "(", "DECL_EXPR", ",", "arg1_type", ",", "decl", ")", ";", "TREE_ADDRESSABLE", "(", "decl", ")", "=", "<NUM_LIT>", ";", "SET_EXPR_LOCATION", "(", "stmt", ",", "loc", ")", ";", "stmt", "=", "build1", "(", "COMPOUND_LITERAL_EXPR", ",", "arg1_type", ",", "stmt", ")", ";", "<BUGE>", "innerptrtype", "=", "build_pointer_type", "(", "arg1_inner_type", ")", ";" ]

LLVM

CellSPU

TD

stmt_completion

MPU

7,865

[ "v4i32", ">", ";" ]

[ "def", "v4i32_r16", ":", "GBRegInst", "<", "R16C", "," ]

LLVM

PowerPC

CPP

stmt_completion

CPU

7,866

[ "->", "dump", "(", "CurDAG", ")", ")", ";" ]

[ "case", "PPC", "::", "ANDISo", ":", "NewOpcode", "=", "PPC", "::", "ANDISo8", ";", "break", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "const", "SDValue", "&", "V", ":", "PN", "->", "ops", "(", ")", ")", "{", "if", "(", "!", "ToPromote", ".", "count", "(", "V", ".", "getNode", "(", ")", ")", "&&", "V", ".", "getValueType", "(", ")", "==", "MVT", "::", "i32", "&&", "!", "isa", "<", "ConstantSDNode", ">", "(", "V", ")", ")", "{", "SDValue", "ReplOpOps", "[", "]", "=", "{", "ISR", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "V", ",", "ISR", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "SDNode", "*", "ReplOp", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "INSERT_SUBREG", ",", "SDLoc", "(", "V", ")", ",", "ISR", ".", "getNode", "(", ")", "->", "getVTList", "(", ")", ",", "ReplOpOps", ")", ";", "Ops", ".", "push_back", "(", "SDValue", "(", "ReplOp", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "Ops", ".", "push_back", "(", "V", ")", ";", "}", "}", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "NewVTs", ";", "SDVTList", "VTs", "=", "PN", "->", "getVTList", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "ie", "=", "VTs", ".", "NumVTs", ";", "i", "!=", "ie", ";", "++", "i", ")", "if", "(", "VTs", ".", "VTs", "[", "i", "]", "==", "MVT", "::", "i32", ")", "NewVTs", ".", "push_back", "(", "MVT", "::", "i64", ")", ";", "else", "NewVTs", ".", "push_back", "(", "VTs", ".", "VTs", "[", "i", "]", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "PPC64 ZExt Peephole morphing:\\nOld: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "PN", "->", "dump", "(", "CurDAG", ")", ")", ";", "CurDAG", "->", "SelectNodeTo", "(", "PN", ",", "NewOpcode", ",", "CurDAG", "->", "getVTList", "(", "NewVTs", ")", ",", "Ops", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\nNew: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "PN", "->", "dump", "(", "CurDAG", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "PPC64 ZExt Peephole replacing:\\nOld: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "N", "->", "dump", "(", "CurDAG", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\nNew: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "Op32", ".", "getNode", "(", ")" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

7,867

[ "return", "true", ";" ]

[ "else", "LoadOpc", "=", "!", "Is128B", "?", "Hexagon", "::", "V6_vL32Ub_ai", ":", "Hexagon", "::", "V6_vL32Ub_ai_128B", ";", "BuildMI", "(", "B", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "LoadOpc", ")", ",", "DstLo", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "if", "(", "NeedAlign", "<=", "MinAlign", "(", "HasAlign", ",", "Size", ")", ")", "LoadOpc", "=", "!", "Is128B", "?", "Hexagon", "::", "V6_vL32b_ai", ":", "Hexagon", "::", "V6_vL32b_ai_128B", ";", "else", "LoadOpc", "=", "!", "Is128B", "?", "Hexagon", "::", "V6_vL32Ub_ai", ":", "Hexagon", "::", "V6_vL32Ub_ai_128B", ";", "BuildMI", "(", "B", ",", "It", ",", "DL", ",", "HII", ".", "get", "(", "LoadOpc", ")", ",", "DstHi", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "Size", ")", ".", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "B", ".", "erase", "(", "It", ")", ";" ]

GCC

arm

MD

stmt_completion

CPU

7,868

[ ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Hexagon

TD

stmt_completion

DSP

7,869

[ "<NUM_LIT>", ";" ]

[ "def", "C2_cmpgt", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_de4df740", ",", "TypeALU32_3op", ">", ",", "Enc_c2b48e", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

LLVM

Hexagon

TD

stmt_completion

DSP

7,870

[ "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue" ]

GCC

powerpcspe

MD

stmt_completion

CPU

7,871

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_bypass", "<NUM_LIT>" ]

LLVM

SPIRV

CPP

next_suggestion

Virtual ISA

7,872

[ "MIB", ".", "addUse", "(", "ValueReg", ")", ";" ]

[ "MRI", "->", "setRegClass", "(", "GroupResultReg", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Register", "ScopeReg", "=", "Call", "->", "Arguments", "[", "<NUM_LIT>", "]", ";", "MRI", "->", "setRegClass", "(", "ScopeReg", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Register", "ConstGroupOpReg", "=", "Call", "->", "Arguments", "[", "<NUM_LIT>", "]", ";", "const", "MachineInstr", "*", "Const", "=", "getDefInstrMaybeConstant", "(", "ConstGroupOpReg", ",", "MRI", ")", ";", "if", "(", "!", "Const", "||", "Const", "->", "getOpcode", "(", ")", "!=", "TargetOpcode", "::", "G_CONSTANT", ")", "report_fatal_error", "(", "<STR_LIT>", "expect a constant group operation for a uniform group instruction", "<STR_LIT>", ",", "false", ")", ";", "const", "MachineOperand", "&", "ConstOperand", "=", "Const", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "ConstOperand", ".", "isCImm", "(", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "uniform group instructions: group operation must be an ", "<STR_LIT>", "<STR_LIT>", "integer constant", "<STR_LIT>", ",", "false", ")", ";", "Register", "ValueReg", "=", "Call", "->", "Arguments", "[", "<NUM_LIT>", "]", ";", "MRI", "->", "setRegClass", "(", "ValueReg", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstr", "(", "GroupUniform", "->", "Opcode", ")", ".", "addDef", "(", "GroupResultReg", ")", ".", "addUse", "(", "GR", "->", "getSPIRVTypeID", "(", "Call", "->", "ReturnType", ")", ")", ".", "addUse", "(", "ScopeReg", ")", ";", "addNumImm", "(", "ConstOperand", ".", "getCImm", "(", ")", "->", "getValue", "(", ")", ",", "MIB", ")", ";" ]

LLVM

Mips

TD

stmt_completion

CPU

7,873

[ ",", "immZExt5", ":", "$", "m", ")", ")", "]", ";" ]

[ "dag", "OutOperandList", "=", "(", "outs", "ROWD", ":", "$", "wd", ")", ";", "dag", "InOperandList", "=", "(", "ins", "ROWS", ":", "$", "ws", ",", "uimm5", ":", "$", "m", ")", ";", "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";", "list", "<", "dag", ">", "Pattern", "=", "[", "(", "set", "ROWD", ":", "$", "wd", ",", "(", "OpNode", "ROWS", ":", "$", "ws" ]

LLVM

Hexagon

TD

next_suggestion

DSP

7,874

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

stmt_completion

CPU

7,875

[ ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_ror_epi32", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128i", "_", "_", "A", ",", "const", "int", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_prord128_mask", "(", "(", "_", "_", "v4si", ")", "_", "_", "A", ",", "_", "_", "B", ",", "(", "_", "_", "v4si", ")", "_", "mm_setzero_si128", "(", ")" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

7,876

[ "false", ")", ";" ]

[ "push", "(", "L", "," ]

LLVM

Hexagon

TD

stmt_completion

DSP

7,877

[ "}", "=", "<NUM_LIT>", ";" ]

[ "def", "C4_nbitsclri", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "u6_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_643b4717", ",", "TypeS_2op", ">", ",", "Enc_5d6c34", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]

GCC

s390

MD

next_suggestion

MPU

7,878

[ "operands", "[", "<NUM_LIT>", "]", "=", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<", "MODE", ">", "mode", ")" ]

[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "{", "operands", "[", "<NUM_LIT>", "]", "=", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<", "MODE", ">", "mode", ")", "operands", "[", "<NUM_LIT>", "]", "=", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<", "MODE", ">", "mode", ")", "operands", "[", "<NUM_LIT>", "]", "=", "operand_subword", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<", "MODE", ">", "mode", ")" ]

LLVM

AMDGPU

TD

stmt_completion

GPU

7,879

[ ",", "(", "COS_HW", "f32", ":", "$", "src0", ")", ")", "]", ">", "{" ]

[ "class", "COS_Common", "<", "bits", "<", "<NUM_LIT>", ">", "inst", ">", ":", "R600_1OP", "<", "inst", ",", "<STR_LIT>", ",", "[", "(", "set", "f32", ":", "$", "dst" ]

LLVM

Patmos

CPP

next_suggestion

VLIW

7,880

[ "}" ]

[ "outedgesMbb", ".", "insert", "(", "std", "::", "make_pair", "(", "edge", ".", "first", "->", "getMBB", "(", ")", ",", "edge", ".", "second", "->", "getMBB", "(", ")", ")", ")", ";", "}", "for", "(", "auto", "mbbEdge", ":", "outedgesMbb", ")", "{", "auto", "foundEdge", "=", "std", "::", "find_if", "(", "outedges", ".", "begin", "(", ")", ",", "outedges", ".", "end", "(", ")", ",", "[", "&", "]", "(", "auto", "e", ")", "{", "return", "e", ".", "first", "->", "getMBB", "(", ")", "==", "mbbEdge", ".", "first", "&&", "e", ".", "second", "->", "getMBB", "(", ")", "==", "mbbEdge", ".", "second", ";", "}", ")", ";", "assert", "(", "foundEdge", "!=", "outedges", ".", "end", "(", ")", ")", ";", "auto", "edge", "=", "*", "foundEdge", ";", "auto", "succ", "=", "edge", ".", "second", ";", "if", "(", "succBlocks", ".", "count", "(", "succ", ")", ")", "{", "Node", "&", "ns", "=", "fcfg", ".", "getNodeFor", "(", "succ", ")", ";", "n", ".", "connect", "(", "ns", ",", "edge", ")", ";", "}", "else", "{", "if", "(", "succ", "!=", "Pub", ".", "getHeader", "(", ")", ")", "{", "fcfg", ".", "toexit", "(", "n", ",", "edge", ")", ";", "}", "else", "{", "fcfg", ".", "toexit", "(", "n", ")", ";", "}", "}", "}", "if", "(", "outedges", ".", "empty", "(", ")", ")", "{", "assert", "(", "Pub", ".", "isTopLevel", "(", ")", ")", ";", "fcfg", ".", "toexit", "(", "n", ")", ";", "}" ]

LLVM

Z80

CPP

stmt_completion

MPU

7,881

[ ")", ")", ";" ]

[ "assert", "(", "Op", ".", "getSimpleValueType", "(", ")", ".", "isInteger", "(", ")", "&&", "<STR_LIT>", "Can not lower this type", "<STR_LIT>", ")", ";", "switch", "(", "Op", ".", "getValueSizeInBits", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Can not lower this type", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "LC", "=", "LC8", ";", "break", ";", "case", "<NUM_LIT>", ":", "LC", "=", "LC16", ";", "break", ";", "case", "<NUM_LIT>", ":", "LC", "=", "LC24", ";", "break", ";", "case", "<NUM_LIT>", ":", "LC", "=", "LC32", ";", "break", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "reserve", "(", "Op", ".", "getNumOperands", "(" ]

LLVM

rvex

CPP

stmt_completion

VLIW

7,882

[ ".", "getImm", "(", ")", ";" ]

[ "void", "rvexInstPrinter", "::", "printUnsignedImm", "(", "const", "MCInst", "*", "MI", ",", "int", "opNum", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "opNum", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")", ")", "O", "<<", "(", "unsigned", "short", "int", ")", "MO" ]

GCC

arm

CPP

stmt_completion

CPU

7,883

[ "length", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "num", "--", ";" ]

[ "num", "+=", "(", "length", ">>", "<NUM_LIT>", ")", "+", "leftover", "[", "length", "&", "<NUM_LIT>", "]", ";", "}", "else", "{", "num", "=", "arm_const_inline_cost", "(", "SET", ",", "val", ")", ";", "num", "+=", "(", "length", ">>", "<NUM_LIT>", ")", "+", "leftover", "[", "length", "&", "<NUM_LIT>", "]", ";", "}", "if", "(", "unaligned_access", "&&", "length", ">", "<NUM_LIT>", "&&", "(" ]

LLVM

R600

CPP

program_repair

GPU

7,884

[ "<FIXS>", "SDLoc", "DL", "(", "Ptr", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "SRLPad", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "<FIXE>" ]

[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Invalid stack width", "<STR_LIT>", ")", ";", "}", "<BUGS>", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "SDLoc", "(", "Ptr", ")", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "SRLPad", ",", "MVT", "::", "i32", ")", ")", ";", "<BUGE>", "}", "void", "R600TargetLowering", "::", "getStackAddress", "(", "unsigned", "StackWidth", "," ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

7,885

[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "LoadVT", ",", "Result", ")", ";" ]

[ "if", "(", "Unpacked", ")", "{", "EVT", "IntLoadVT", "=", "LoadVT", ".", "changeTypeToInteger", "(", ")", ";", "SDValue", "Trunc", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "IntLoadVT", ",", "Result", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "LoadVT", ",", "Trunc", ")", ";", "}" ]

LLVM

Mips

CPP

next_suggestion

CPU

7,886

[ "}", ";" ]

[ "const", "static", "MCFixupKindInfo", "Infos", "[", "Mips", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "<STR_LIT>", "fixup_Mips_16", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_32", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_REL32", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_26", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_HI16", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_LO16", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_GPREL16", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_LITERAL", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_GOT_Global", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_GOT_Local", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_PC16", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", "fixup_Mips_CALL16", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_GPREL32", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_SHIFT5", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_SHIFT6", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_64", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_TLSGD", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_GOTTPREL", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_TPREL_HI", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_TPREL_LO", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_TLSLDM", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_DTPREL_HI", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_DTPREL_LO", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_Branch_PCRel", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "MCFixupKindInfo", "::", "FKF_IsPCRel", "}", ",", "{", "<STR_LIT>", "fixup_Mips_GPOFF_HI", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_GPOFF_LO", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_GOT_PAGE", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "<STR_LIT>", "fixup_Mips_GOT_OFST", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}" ]

LLVM

DirectX

CPP

next_suggestion

Virtual ISA

7,887

[ "return", "I", "->", "second", "-", "<NUM_LIT>", ";" ]

[ "if", "(", "auto", "*", "MD", "=", "dyn_cast", "<", "MetadataAsValue", ">", "(", "V", ")", ")", "return", "getMetadataID", "(", "MD", "->", "getMetadata", "(", ")", ")", ";", "ValueMapType", "::", "const_iterator", "I", "=", "ValueMap", ".", "find", "(", "V", ")", ";", "assert", "(", "I", "!=", "ValueMap", ".", "end", "(", ")", "&&", "<STR_LIT>", "Value not in slotcalculator!", "<STR_LIT>", ")", ";" ]

LLVM

AMDGPU

TD

program_repair

GPU

7,888

[ "<FIXS>", "int", "Disable_ID", "=", "<NUM_LIT>", ";", "<FIXE>" ]

[ "int", "SDWA9_ID", "=", "<NUM_LIT>", ";", "string", "DPP", "=", "<STR_LIT>", ";", "int", "DPP_ID", "=", "<NUM_LIT>", ";", "string", "Disable", "=", "<STR_LIT>", ";", "<BUGS>", "int", "Disable_ID", "=", "<NUM_LIT>", ";", "<BUGE>", "}", "def", "DefaultAMDGPUAsmParserVariant", ":", "AsmParserVariant", "{" ]

LLVM

VE

CPP

stmt_completion

CPU

7,889

[ ";" ]

[ "MCAsmInfo", "*", "MAI", "=", "new", "VEELFMCAsmInfo", "(", "TT", ")", ";", "unsigned", "Reg", "=", "MRI", ".", "getDwarfRegNum", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "MCCFIInstruction", "Inst", "=", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "Reg", ",", "<NUM_LIT>", ")", ";", "MAI", "->", "addInitialFrameState", "(", "Inst", ")", ";", "return", "MAI" ]

GCC

loongarch

MD

stmt_completion

CPU

7,890

[ ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>" ]

LLVM

R600

TD

stmt_completion

GPU

7,891

[ "<", "SIN_r700", ">", ";" ]

[ "def", ":", "SIN_PAT" ]

GCC

i386

CPP

stmt_completion

CPU

7,892

[ "(", "_", "_", "m512d", "_", "_", "A", ",", "_", "_", "m512d", "_", "_", "B", ",", "_", "_", "m512d", "_", "_", "C", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m512d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_fmadd_pd" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

7,893

[ "OutStreamer", "->", "SwitchSection", "(", "FeaturesSection", ")", ";" ]

[ "uint8_t", "Prefix", ";", "StringRef", "Name", ";", "}", ";", "SmallVector", "<", "FeatureEntry", ",", "<NUM_LIT>", ">", "EmittedFeatures", ";", "for", "(", "const", "SubtargetFeatureKV", "&", "KV", ":", "WebAssemblyFeatureKV", ")", "{", "std", "::", "string", "MDKey", "=", "(", "StringRef", "(", "<STR_LIT>", "wasm-feature-", "<STR_LIT>", ")", "+", "KV", ".", "Key", ")", ".", "str", "(", ")", ";", "Metadata", "*", "Policy", "=", "M", ".", "getModuleFlag", "(", "MDKey", ")", ";", "if", "(", "Policy", "==", "nullptr", ")", "continue", ";", "FeatureEntry", "Entry", ";", "Entry", ".", "Prefix", "=", "<NUM_LIT>", ";", "Entry", ".", "Name", "=", "KV", ".", "Key", ";", "if", "(", "auto", "*", "MD", "=", "cast", "<", "ConstantAsMetadata", ">", "(", "Policy", ")", ")", "if", "(", "auto", "*", "I", "=", "cast", "<", "ConstantInt", ">", "(", "MD", "->", "getValue", "(", ")", ")", ")", "Entry", ".", "Prefix", "=", "I", "->", "getZExtValue", "(", ")", ";", "if", "(", "Entry", ".", "Prefix", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "Entry", ".", "Prefix", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "Entry", ".", "Prefix", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "continue", ";", "EmittedFeatures", ".", "push_back", "(", "Entry", ")", ";", "}", "if", "(", "EmittedFeatures", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "return", ";", "MCSectionWasm", "*", "FeaturesSection", "=", "OutContext", ".", "getWasmSection", "(", "<STR_LIT>", ".custom_section.target_features", "<STR_LIT>", ",", "SectionKind", "::", "getMetadata", "(", ")", ")", ";", "OutStreamer", "->", "PushSection", "(", ")", ";" ]

GCC

rs6000

MD

next_suggestion

CPU

7,894

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

Sparc

CPP

next_suggestion

CPU

7,895

[ "if", "(", "!", "Reg", ")", "{" ]

[ "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "unsigned", "Offset", "=", "VA", ".", "getLocMemOffset", "(", ")", "+", "StackOffset", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "assert", "(", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "f64", "||", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "v2i32", ")", ";", "if", "(", "Offset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "{", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "Offset", ",", "true", ")", ";", "SDValue", "FIPtr", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "InVals", ".", "push_back", "(", "Load", ")", ";", "continue", ";", "}", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "Offset", ",", "true", ")", ";", "SDValue", "FIPtr", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "SDValue", "HiVal", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i32", ",", "dl", ",", "Chain", ",", "FIPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "int", "FI2", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "Offset", "+", "<NUM_LIT>", ",", "true", ")", ";", "SDValue", "FIPtr2", "=", "DAG", ".", "getFrameIndex", "(", "FI2", ",", "PtrVT", ")", ";", "SDValue", "LoVal", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i32", ",", "dl", ",", "Chain", ",", "FIPtr2", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "if", "(", "IsLittleEndian", ")", "std", "::", "swap", "(", "LoVal", ",", "HiVal", ")", ";", "SDValue", "WholeValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_PAIR", ",", "dl", ",", "MVT", "::", "i64", ",", "LoVal", ",", "HiVal", ")", ";", "WholeValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "VA", ".", "getValVT", "(", ")", ",", "WholeValue", ")", ";", "InVals", ".", "push_back", "(", "WholeValue", ")", ";", "continue", ";", "}", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "Offset", ",", "true", ")", ";", "SDValue", "FIPtr", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "SDValue", "Load", ";", "if", "(", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "i32", "||", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "f32", ")", "{", "Load", "=", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "f128", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "SPARCv8 does not handle f128 in calls; ", "<STR_LIT>", "<STR_LIT>", "pass indirectly", "<STR_LIT>", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected ValVT encountered in frame lowering.", "<STR_LIT>", ")", ";", "}", "InVals", ".", "push_back", "(", "Load", ")", ";", "}", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasStructRetAttr", "(", ")", ")", "{", "SparcMachineFunctionInfo", "*", "SFI", "=", "MF", ".", "getInfo", "<", "SparcMachineFunctionInfo", ">", "(", ")", ";", "unsigned", "Reg", "=", "SFI", "->", "getSRetReturnReg", "(", ")", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

7,896

[ ";" ]

[ "bool", "MipsAsmParser", "::", "parseSetReorderDirective", "(", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "reportParseError", "(", "<STR_LIT>", "unexpected token in statement", "<STR_LIT>", ")", ";", "return", "false" ]

LLVM

Hexagon

TD

next_suggestion

DSP

7,897

[ "bits", "<", "<NUM_LIT>", ">", "Rdd32", ";" ]

[ "class", "Enc_729ff7", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rtt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rtt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rss32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rss32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

7,898

[ "return", "(", "<NUM_LIT>", "-", "RotAmt", ")", "&", "<NUM_LIT>", ";" ]

[ "if", "(", "(", "rotr32", "(", "Imm", ",", "RotAmt", ")", "&", "~", "<NUM_LIT>", "U", ")", "==", "<NUM_LIT>", ")", "return", "(", "<NUM_LIT>", "-", "RotAmt", ")", "&", "<NUM_LIT>", ";", "if", "(", "Imm", "&", "<NUM_LIT>", "U", ")", "{", "unsigned", "TZ2", "=", "countTrailingZeros", "(", "Imm", "&", "~", "<NUM_LIT>", "U", ")", ";", "unsigned", "RotAmt2", "=", "TZ2", "&", "~", "<NUM_LIT>", ";", "if", "(", "(", "rotr32", "(", "Imm", ",", "RotAmt2", ")", "&", "~", "<NUM_LIT>", "U", ")", "==", "<NUM_LIT>", ")", "return", "(", "<NUM_LIT>", "-", "RotAmt2", ")", "&", "<NUM_LIT>", ";", "}" ]

LLVM

X86

TD

stmt_completion

CPU

7,899

[ ">", ";" ]

[ "def", "offset32_8", ":", "X86MemOffsOperand", "<", "i32imm", ",", "<STR_LIT>", ",", "X86MemOffs32_8AsmOperand" ]