Compiler_Type
stringclasses 2
values | Target
stringclasses 176
values | Programming Language
stringclasses 3
values | Task
stringclasses 4
values | Target_Type
stringclasses 7
values | Idx
int64 0
636k
| Ground_Truth
listlengths 0
2.32k
| Input
listlengths 1
1.02k
|
---|---|---|---|---|---|---|---|
LLVM | ARM64 | TD | next_suggestion | CPU | 7,700 | [
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Rd",
";"
]
| [
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"size",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Rm",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"opcode",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Rn",
";"
]
|
GCC | i386 | MD | stmt_completion | CPU | 7,701 | [
"V4SF",
"<STR_LIT>",
")",
"]",
")"
]
| [
"(",
"define_mode_iterator",
"REDUC_SSE_PLUS_MODE",
"[",
"(",
"V2DF",
"<STR_LIT>",
")",
"("
]
|
LLVM | Nyuzi | TD | stmt_completion | GPU | 7,702 | [
">",
";"
]
| [
"def",
"FmtI_V",
":",
"FmtI",
"<",
"<NUM_LIT>"
]
|
GCC | arm | MD | stmt_completion | CPU | 7,703 | [
")"
]
| [
"(",
"define_insn_reservation",
"<STR_LIT>",
"<NUM_LIT>",
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>"
]
|
LLVM | AMDGPU | CPP | next_suggestion | GPU | 7,704 | [
"if",
"(",
"i",
"!=",
"<NUM_LIT>",
")",
"BaseMMO",
"=",
"MF",
".",
"getMachineMemOperand",
"(",
"BaseMMO",
",",
"MMOOffset",
"+",
"<NUM_LIT>",
"*",
"i",
",",
"MemSize",
")",
";"
]
| [
"const",
"RegisterBank",
"*",
"RSrcBank",
"=",
"OpdMapper",
".",
"getInstrMapping",
"(",
")",
".",
"getOperandMapping",
"(",
"<NUM_LIT>",
")",
".",
"BreakDown",
"[",
"<NUM_LIT>",
"]",
".",
"RegBank",
";",
"const",
"RegisterBank",
"*",
"OffsetBank",
"=",
"OpdMapper",
".",
"getInstrMapping",
"(",
")",
".",
"getOperandMapping",
"(",
"<NUM_LIT>",
")",
".",
"BreakDown",
"[",
"<NUM_LIT>",
"]",
".",
"RegBank",
";",
"if",
"(",
"RSrcBank",
"==",
"&",
"AMDGPU",
"::",
"SGPRRegBank",
"&&",
"OffsetBank",
"==",
"&",
"AMDGPU",
"::",
"SGPRRegBank",
")",
"return",
"true",
";",
"unsigned",
"LoadSize",
"=",
"Ty",
".",
"getSizeInBits",
"(",
")",
";",
"int",
"NumLoads",
"=",
"<NUM_LIT>",
";",
"if",
"(",
"LoadSize",
"==",
"<NUM_LIT>",
"||",
"LoadSize",
"==",
"<NUM_LIT>",
")",
"{",
"NumLoads",
"=",
"LoadSize",
"/",
"<NUM_LIT>",
";",
"Ty",
"=",
"Ty",
".",
"divide",
"(",
"NumLoads",
")",
";",
"}",
"const",
"unsigned",
"Alignment",
"=",
"NumLoads",
">",
"<NUM_LIT>",
"?",
"<NUM_LIT>",
"*",
"NumLoads",
":",
"<NUM_LIT>",
";",
"MachineIRBuilder",
"B",
"(",
"MI",
")",
";",
"MachineFunction",
"&",
"MF",
"=",
"B",
".",
"getMF",
"(",
")",
";",
"Register",
"SOffset",
";",
"Register",
"VOffset",
";",
"int64_t",
"ImmOffset",
"=",
"<NUM_LIT>",
";",
"unsigned",
"MMOOffset",
"=",
"setBufferOffsets",
"(",
"B",
",",
"*",
"this",
",",
"MI",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
",",
"VOffset",
",",
"SOffset",
",",
"ImmOffset",
",",
"Alignment",
")",
";",
"const",
"unsigned",
"MemSize",
"=",
"(",
"Ty",
".",
"getSizeInBits",
"(",
")",
"+",
"<NUM_LIT>",
")",
"/",
"<NUM_LIT>",
";",
"const",
"Align",
"MemAlign",
"(",
"<NUM_LIT>",
")",
";",
"MachineMemOperand",
"*",
"BaseMMO",
"=",
"MF",
".",
"getMachineMemOperand",
"(",
"MachinePointerInfo",
"(",
")",
",",
"MachineMemOperand",
"::",
"MOLoad",
"|",
"MachineMemOperand",
"::",
"MODereferenceable",
"|",
"MachineMemOperand",
"::",
"MOInvariant",
",",
"MemSize",
",",
"MemAlign",
")",
";",
"if",
"(",
"MMOOffset",
"!=",
"<NUM_LIT>",
")",
"BaseMMO",
"=",
"MF",
".",
"getMachineMemOperand",
"(",
"BaseMMO",
",",
"MMOOffset",
",",
"MemSize",
")",
";",
"Register",
"RSrc",
"=",
"MI",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
";",
"Register",
"VIndex",
"=",
"B",
".",
"buildConstant",
"(",
"S32",
",",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
"<NUM_LIT>",
")",
";",
"B",
".",
"getMRI",
"(",
")",
"->",
"setRegBank",
"(",
"VIndex",
",",
"AMDGPU",
"::",
"VGPRRegBank",
")",
";",
"SmallVector",
"<",
"Register",
",",
"<NUM_LIT>",
">",
"LoadParts",
"(",
"NumLoads",
")",
";",
"MachineBasicBlock",
"::",
"iterator",
"MII",
"=",
"MI",
".",
"getIterator",
"(",
")",
";",
"MachineInstrSpan",
"Span",
"(",
"MII",
",",
"&",
"B",
".",
"getMBB",
"(",
")",
")",
";",
"for",
"(",
"int",
"i",
"=",
"<NUM_LIT>",
";",
"i",
"<",
"NumLoads",
";",
"++",
"i",
")",
"{",
"if",
"(",
"NumLoads",
"==",
"<NUM_LIT>",
")",
"{",
"LoadParts",
"[",
"i",
"]",
"=",
"Dst",
";",
"}",
"else",
"{",
"LoadParts",
"[",
"i",
"]",
"=",
"MRI",
".",
"createGenericVirtualRegister",
"(",
"Ty",
")",
";",
"MRI",
".",
"setRegBank",
"(",
"LoadParts",
"[",
"i",
"]",
",",
"AMDGPU",
"::",
"VGPRRegBank",
")",
";",
"}",
"MachineMemOperand",
"*",
"MMO",
"=",
"BaseMMO",
";"
]
|
LLVM | AMDGPU | CPP | next_suggestion | GPU | 7,705 | [
"return",
"<STR_LIT>",
"char",
"<STR_LIT>",
";"
]
| [
"std",
"::",
"string",
"MetadataStreamerV3",
"::",
"getTypeName",
"(",
"Type",
"*",
"Ty",
",",
"bool",
"Signed",
")",
"const",
"{",
"switch",
"(",
"Ty",
"->",
"getTypeID",
"(",
")",
")",
"{",
"case",
"Type",
"::",
"IntegerTyID",
":",
"{",
"if",
"(",
"!",
"Signed",
")",
"return",
"(",
"Twine",
"(",
"'",
"u",
"'",
")",
"+",
"getTypeName",
"(",
"Ty",
",",
"true",
")",
")",
".",
"str",
"(",
")",
";",
"auto",
"BitWidth",
"=",
"Ty",
"->",
"getIntegerBitWidth",
"(",
")",
";",
"switch",
"(",
"BitWidth",
")",
"{",
"case",
"<NUM_LIT>",
":"
]
|
GCC | arm | MD | program_repair | CPU | 7,706 | [
"<FIXS>",
"[",
"(",
"match_operand",
":",
"crypto_mode",
">",
"<NUM_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"crypto_mode",
">",
"<NUM_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"crypto_mode",
">",
"<NUM_LIT>",
"<STR_LIT>",
")",
"]",
"CRYPTO_SELECTING",
")",
")",
"]",
"<FIXE>"
]
| [
"(",
"define_expand",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"V4SI",
"<NUM_LIT>",
"<STR_LIT>",
")",
"(",
"unspec",
":",
"crypto_mode",
">",
"<BUGS>",
"[",
"(",
"match_operand",
":",
"crypto_mode",
">",
"<NUM_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"crypto_mode",
">",
"<NUM_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"crypto_mode",
">",
"<NUM_LIT>",
"<STR_LIT>",
")",
"]",
"CRYPTO_SELECTING",
")",
")",
"]",
"<BUGE>",
"<STR_LIT>",
"{",
"rtx",
"op4",
"=",
"GEN_INT",
"(",
"NEON_ENDIAN_LANE_N",
"(",
"V2SImode",
",",
"<NUM_LIT>",
")",
")"
]
|
LLVM | AArch64 | CPP | stmt_completion | CPU | 7,707 | [
"::",
"<STR_LIT>",
":"
]
| [
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>"
]
|
LLVM | XCore | TD | stmt_completion | MPU | 7,708 | [
":",
"$",
"b",
")",
",",
"<STR_LIT>",
",",
"[",
"]",
">",
";"
]
| [
"def",
"LDAWDP_ru6",
":",
"_FRU6",
"<",
"<NUM_LIT>",
",",
"(",
"outs",
"RRegs",
":",
"$",
"a",
")",
",",
"(",
"ins",
"i32imm"
]
|
GCC | i386 | MD | stmt_completion | CPU | 7,709 | [
")",
")"
]
| [
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")"
]
|
GCC | arm | MD | next_suggestion | CPU | 7,710 | [
"<STR_LIT>",
")"
]
| [
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
")"
]
|
LLVM | ARM | CPP | next_suggestion | CPU | 7,711 | [
"if",
"(",
"!",
"HWLoopInfo",
".",
"isHardwareLoopCandidate",
"(",
"SE",
",",
"*",
"LI",
",",
"*",
"DT",
")",
")",
"{"
]
| [
"}",
"assert",
"(",
"L",
"->",
"empty",
"(",
")",
"&&",
"<STR_LIT>",
"preferPredicateOverEpilogue: inner-loop expected",
"<STR_LIT>",
")",
";",
"HardwareLoopInfo",
"HWLoopInfo",
"(",
"L",
")",
";",
"if",
"(",
"!",
"HWLoopInfo",
".",
"canAnalyze",
"(",
"*",
"LI",
")",
")",
"{",
"LLVM_DEBUG",
"(",
"dbgs",
"(",
")",
"<<",
"<STR_LIT>",
"preferPredicateOverEpilogue: hardware-loop is not ",
"<STR_LIT>",
"<STR_LIT>",
"analyzable.\\n",
"<STR_LIT>",
")",
";",
"return",
"false",
";",
"}",
"if",
"(",
"!",
"isHardwareLoopProfitable",
"(",
"L",
",",
"SE",
",",
"AC",
",",
"TLI",
",",
"HWLoopInfo",
")",
")",
"{",
"LLVM_DEBUG",
"(",
"dbgs",
"(",
")",
"<<",
"<STR_LIT>",
"preferPredicateOverEpilogue: hardware-loop is not ",
"<STR_LIT>",
"<STR_LIT>",
"profitable.\\n",
"<STR_LIT>",
")",
";",
"return",
"false",
";",
"}"
]
|
LLVM | Hexagon | TD | stmt_completion | DSP | 7,712 | [
"<STR_LIT>",
";"
]
| [
"def",
"A2_padditnew",
":",
"HInst",
"<",
"(",
"outs",
"IntRegs",
":",
"$",
"Rd32",
")",
",",
"(",
"ins",
"PredRegs",
":",
"$",
"Pu4",
",",
"IntRegs",
":",
"$",
"Rs32",
",",
"s32_0Imm",
":",
"$",
"Ii",
")",
",",
"<STR_LIT>",
",",
"tc_05c070ec",
",",
"TypeALU32_2op",
">",
",",
"Enc_e38e1f",
",",
"PredNewRel",
",",
"ImmRegRel",
"{",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"isPredicated",
"=",
"<NUM_LIT>",
";",
"let",
"hasNewValue",
"=",
"<NUM_LIT>",
";",
"let",
"opNewValue",
"=",
"<NUM_LIT>",
";",
"let",
"isPredicatedNew",
"=",
"<NUM_LIT>",
";",
"let",
"CextOpcode",
"=",
"<STR_LIT>",
";",
"let",
"InputType",
"=",
"<STR_LIT>",
";",
"let",
"BaseOpcode",
"="
]
|
LLVM | Hexagon | TD | next_suggestion | DSP | 7,713 | [
"let",
"isCodeGenOnly",
"=",
"<NUM_LIT>",
";"
]
| [
"def",
"L4_isub_memopb_zomap",
":",
"HInst",
"<",
"(",
"outs",
")",
",",
"(",
"ins",
"IntRegs",
":",
"$",
"Rs32",
",",
"u5_0Imm",
":",
"$",
"II",
")",
",",
"<STR_LIT>",
",",
"tc_096199d3",
",",
"TypeMAPPING",
">",
"{",
"let",
"isPseudo",
"=",
"<NUM_LIT>",
";"
]
|
GCC | ia64 | MD | next_suggestion | CPU | 7,714 | [
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
")"
]
| [
"(",
"match_operator",
"<NUM_LIT>",
"<STR_LIT>",
"[",
"(",
"match_operand",
":",
"BI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
"]",
")",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
")",
")",
"]",
"<STR_LIT>",
"<STR_LIT>",
"<STR_LIT>",
"[",
"(",
"cond_exec",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"set",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"match_op_dup",
":",
"SI",
"<NUM_LIT>",
"[",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"match_dup",
"<NUM_LIT>",
")",
"]",
")",
")",
")",
"(",
"cond_exec",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"set",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"match_op_dup",
":",
"SI",
"<NUM_LIT>",
"[",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"match_dup",
"<NUM_LIT>",
")",
"]",
")",
")",
")",
"]",
"{",
"operands",
"[",
"<NUM_LIT>",
"]",
"=",
"gen_rtx_fmt_ee",
"(",
"GET_CODE",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
"=",
"=",
"NE",
"?",
"EQ",
":",
"NE",
",",
"VOIDmode",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"const0_rtx",
")",
"}",
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")"
]
|
LLVM | AArch64 | CPP | code_generation | CPU | 7,715 | [
"bool",
"AArch64PostCoalescer",
"::",
"runOnMachineFunction",
"(",
"MachineFunction",
"&",
"MF",
")",
"{",
"if",
"(",
"skipFunction",
"(",
"MF",
".",
"getFunction",
"(",
")",
")",
")",
"return",
"false",
";",
"AArch64FunctionInfo",
"*",
"FuncInfo",
"=",
"MF",
".",
"getInfo",
"<",
"AArch64FunctionInfo",
">",
"(",
")",
";",
"if",
"(",
"!",
"FuncInfo",
"->",
"hasStreamingModeChanges",
"(",
")",
")",
"return",
"false",
";",
"MRI",
"=",
"&",
"MF",
".",
"getRegInfo",
"(",
")",
";",
"LIS",
"=",
"&",
"getAnalysis",
"<",
"LiveIntervalsWrapperPass",
">",
"(",
")",
".",
"getLIS",
"(",
")",
";",
"bool",
"Changed",
"=",
"false",
";",
"for",
"(",
"MachineBasicBlock",
"&",
"MBB",
":",
"MF",
")",
"{",
"for",
"(",
"MachineInstr",
"&",
"MI",
":",
"make_early_inc_range",
"(",
"MBB",
")",
")",
"{",
"switch",
"(",
"MI",
".",
"getOpcode",
"(",
")",
")",
"{",
"default",
":",
"break",
";",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"{",
"Register",
"Src",
"=",
"MI",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
";",
"Register",
"Dst",
"=",
"MI",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
";",
"if",
"(",
"Src",
"!=",
"Dst",
")",
"MRI",
"->",
"replaceRegWith",
"(",
"Dst",
",",
"Src",
")",
";",
"LIS",
"->",
"RemoveMachineInstrFromMaps",
"(",
"MI",
")",
";",
"MI",
".",
"eraseFromParent",
"(",
")",
";",
"LIS",
"->",
"removeInterval",
"(",
"Src",
")",
";",
"LIS",
"->",
"createAndComputeVirtRegInterval",
"(",
"Src",
")",
";",
"Changed",
"=",
"true",
";",
"break",
";",
"}",
"}",
"}",
"}",
"return",
"Changed",
";",
"}"
]
| [
"runOnMachineFunction",
"-",
"Emit",
"the",
"function",
"body",
"."
]
|
LLVM | Hexagon | TD | next_suggestion | DSP | 7,716 | [
"let",
"Defs",
"=",
"[",
"USR_OVF",
"]",
";"
]
| [
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"prefersSlot3",
"=",
"<NUM_LIT>",
";"
]
|
GCC | rs6000 | MD | program_repair | CPU | 7,717 | [
"<FIXS>",
"(",
"match_operand",
"<NUM_LIT>",
"<STR_LIT>",
")",
"]",
"<FIXE>"
]
| [
"(",
"define_expand",
"<STR_LIT>",
"[",
"(",
"match_operand",
":",
"VEC_E",
"<NUM_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"VEC_base",
">",
"<NUM_LIT>",
"<STR_LIT>",
")",
"<BUGS>",
"(",
"match_operand",
"<NUM_LIT>",
"<STR_LIT>",
")",
"]",
"<BUGE>",
"<STR_LIT>",
"{",
"rs6000_expand_vector_set",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
")"
]
|
GCC | nds32 | MD | next_suggestion | CPU | 7,718 | [
"DONE"
]
| [
"[",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"V2HI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"V2HI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
"<STR_LIT>",
"{",
"if",
"(",
"TARGET_BIG_ENDIAN",
")",
"emit_insn",
"(",
"gen_mulhisi3v",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"GEN_INT",
"(",
"<NUM_LIT>",
")",
",",
"GEN_INT",
"(",
"<NUM_LIT>",
")",
")",
")",
"else",
"emit_insn",
"(",
"gen_mulhisi3v",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"GEN_INT",
"(",
"<NUM_LIT>",
")",
",",
"GEN_INT",
"(",
"<NUM_LIT>",
")",
")",
")"
]
|
GCC | arm | MD | program_repair | CPU | 7,719 | [
"<FIXS>",
"(",
"define_expand",
"<STR_LIT>",
"<FIXE>"
]
| [
"(",
"const_string",
"<STR_LIT>",
")",
")",
")",
"]",
")",
"<BUGS>",
"(",
"define_expand",
"<STR_LIT>",
"<BUGE>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"VDQIW",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"ashiftrt",
":",
"VDQIW",
"(",
"match_operand",
":",
"VDQIW",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"VDQIW",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
"]"
]
|
GCC | mmix | CPP | program_repair | CPU | 7,720 | [
"<FIXS>",
"static",
"void",
"mmix_emit_sp_add",
"PARAMS",
"(",
"(",
"HOST_WIDE_INT",
"offset",
")",
")",
";",
"static",
"void",
"mmix_target_asm_function_prologue",
"<FIXE>",
"<FIXS>",
"static",
"void",
"mmix_target_asm_function_end_prologue",
"PARAMS",
"(",
"(",
"FILE",
"*",
")",
")",
";",
"static",
"void",
"mmix_target_asm_function_epilogue",
"<FIXE>"
]
| [
"static",
"struct",
"machine_function",
"*",
"mmix_init_machine_status",
"PARAMS",
"(",
"(",
"void",
")",
")",
";",
"static",
"void",
"mmix_encode_section_info",
"PARAMS",
"(",
"(",
"tree",
",",
"int",
")",
")",
";",
"static",
"const",
"char",
"*",
"mmix_strip_name_encoding",
"PARAMS",
"(",
"(",
"const",
"char",
"*",
")",
")",
";",
"<BUGS>",
"extern",
"void",
"mmix_target_asm_function_prologue",
"<BUGE>",
"PARAMS",
"(",
"(",
"FILE",
"*",
",",
"HOST_WIDE_INT",
")",
")",
";",
"<BUGS>",
"extern",
"void",
"mmix_target_asm_function_epilogue",
"<BUGE>",
"PARAMS",
"(",
"(",
"FILE",
"*",
",",
"HOST_WIDE_INT",
")",
")",
";"
]
|
LLVM | AArch64 | CPP | stmt_completion | CPU | 7,721 | [
"break",
";"
]
| [
"switch",
"(",
"cast",
"<",
"AArch64MCExpr",
">",
"(",
"MO",
".",
"getExpr",
"(",
")",
")",
"->",
"getKind",
"(",
")",
")",
"{",
"default",
":",
"llvm_unreachable",
"(",
"<STR_LIT>",
"Invalid expression modifier",
"<STR_LIT>",
")",
";",
"case",
"AArch64MCExpr",
"::",
"VK_AARCH64_LO12",
":",
"FixupKind",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"break",
";",
"case",
"AArch64MCExpr",
"::",
"VK_AARCH64_DTPREL_HI12",
":",
"FixupKind",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"break",
";",
"case",
"AArch64MCExpr",
"::",
"VK_AARCH64_DTPREL_LO12",
":",
"FixupKind",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"break",
";",
"case",
"AArch64MCExpr",
"::",
"VK_AARCH64_DTPREL_LO12_NC",
":",
"FixupKind",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"break",
";",
"case",
"AArch64MCExpr",
"::",
"VK_AARCH64_TPREL_HI12",
":",
"FixupKind",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"break",
";",
"case",
"AArch64MCExpr",
"::",
"VK_AARCH64_TPREL_LO12",
":",
"FixupKind",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";"
]
|
LLVM | X86 | CPP | program_repair | CPU | 7,722 | [
"<FIXS>",
"const",
"Register",
"DefReg",
"=",
"I",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
";",
"<FIXE>"
]
| [
"assert",
"(",
"(",
"I",
".",
"getOpcode",
"(",
")",
"==",
"TargetOpcode",
"::",
"G_CONSTANT",
")",
"&&",
"<STR_LIT>",
"unexpected instruction",
"<STR_LIT>",
")",
";",
"<BUGS>",
"const",
"unsigned",
"DefReg",
"=",
"I",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
";",
"<BUGE>",
"LLT",
"Ty",
"=",
"MRI",
".",
"getType",
"(",
"DefReg",
")",
";",
"if",
"(",
"RBI",
".",
"getRegBank",
"(",
"DefReg",
",",
"MRI",
",",
"TRI",
")",
"->",
"getID",
"(",
")",
"!=",
"X86",
"::",
"GPRRegBankID",
")"
]
|
GCC | gcn | CPP | next_suggestion | GPU | 7,723 | [
"for",
"(",
"int",
"i",
"=",
"<NUM_LIT>",
";",
"files",
"[",
"i",
"]",
";",
"i",
"++",
")",
"maybe_unlink",
"(",
"files",
"[",
"i",
"]",
")",
";"
]
| [
"void",
"tool_cleanup",
"(",
"bool",
"from_signal",
"ATTRIBUTE_UNUSED",
")",
"{",
"obstack_ptr_grow",
"(",
"&",
"files_to_cleanup",
",",
"NULL",
")",
";",
"const",
"char",
"*",
"*",
"files",
"=",
"XOBFINISH",
"(",
"&",
"files_to_cleanup",
",",
"const",
"char",
"*",
"*",
")",
";"
]
|
GCC | s390 | CPP | program_repair | MPU | 7,724 | [
"<FIXS>",
"const_tree",
"type",
",",
"bool",
"named",
")",
"<FIXE>",
"<FIXS>",
"if",
"(",
"s390_function_arg_vector",
"(",
"mode",
",",
"type",
")",
")",
"{",
"if",
"(",
"!",
"named",
")",
"return",
";",
"cum",
"->",
"vrs",
"+=",
"<NUM_LIT>",
";",
"}",
"else",
"if",
"(",
"s390_function_arg_float",
"(",
"mode",
",",
"type",
")",
")",
"<FIXE>"
]
| [
"static",
"voids390_function_arg_advance",
"(",
"cumulative_args_t",
"cum_v",
",",
"machine_mode",
"mode",
",",
"<BUGS>",
"const_tree",
"type",
",",
"bool",
"named",
"ATTRIBUTE_UNUSED",
")",
"<BUGE>",
"{",
"CUMULATIVE_ARGS",
"*",
"cum",
"=",
"get_cumulative_args",
"(",
"cum_v",
")",
";",
"<BUGS>",
"if",
"(",
"s390_function_arg_float",
"(",
"mode",
",",
"type",
")",
")",
"<BUGE>",
"{",
"cum",
"->",
"fprs",
"+=",
"<NUM_LIT>",
";",
"}"
]
|
LLVM | Hexagon | TD | next_suggestion | DSP | 7,725 | [
"let",
"Defs",
"=",
"[",
"USR_OVF",
"]",
";"
]
| [
"def",
"A2_addpsat",
":",
"HInst",
"<",
"(",
"outs",
"DoubleRegs",
":",
"$",
"Rdd32",
")",
",",
"(",
"ins",
"DoubleRegs",
":",
"$",
"Rss32",
",",
"DoubleRegs",
":",
"$",
"Rtt32",
")",
",",
"<STR_LIT>",
",",
"tc_779080bf",
",",
"TypeALU64",
">",
",",
"Enc_a56825",
"{",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"prefersSlot3",
"=",
"<NUM_LIT>",
";"
]
|
GCC | i386 | CPP | next_suggestion | CPU | 7,726 | [
"return",
"x",
";"
]
| [
"}",
"else",
"return",
"or",
"ig_x",
";",
"x",
"=",
"XEXP",
"(",
"XEXP",
"(",
"x",
",",
"<NUM_LIT>",
")",
",",
"<NUM_LIT>",
")",
";",
"if",
"(",
"GET_CODE",
"(",
"x",
")",
"==",
"UNSPEC",
"&&",
"(",
"(",
"XINT",
"(",
"x",
",",
"<NUM_LIT>",
")",
"==",
"UNSPEC_GOT",
"&&",
"GET_CODE",
"(",
"or",
"ig_x",
")",
"==",
"MEM",
")",
"||",
"(",
"XINT",
"(",
"x",
",",
"<NUM_LIT>",
")",
"==",
"UNSPEC_GOTOFF",
"&&",
"GET_CODE",
"(",
"or",
"ig_x",
")",
"!=",
"MEM",
")",
")",
")",
"{",
"if",
"(",
"y",
")",
"return",
"gen_rtx_PLUS",
"(",
"Pmode",
",",
"y",
",",
"XVECEXP",
"(",
"x",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
")",
")",
";",
"return",
"XVECEXP",
"(",
"x",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
")",
";",
"}",
"if",
"(",
"GET_CODE",
"(",
"x",
")",
"==",
"PLUS",
"&&",
"GET_CODE",
"(",
"XEXP",
"(",
"x",
",",
"<NUM_LIT>",
")",
")",
"==",
"UNSPEC",
"&&",
"GET_CODE",
"(",
"XEXP",
"(",
"x",
",",
"<NUM_LIT>",
")",
")",
"==",
"CONST_INT",
"&&",
"(",
"(",
"XINT",
"(",
"XEXP",
"(",
"x",
",",
"<NUM_LIT>",
")",
",",
"<NUM_LIT>",
")",
"==",
"UNSPEC_GOT",
"&&",
"GET_CODE",
"(",
"or",
"ig_x",
")",
"==",
"MEM",
")",
"||",
"(",
"XINT",
"(",
"XEXP",
"(",
"x",
",",
"<NUM_LIT>",
")",
",",
"<NUM_LIT>",
")",
"==",
"UNSPEC_GOTOFF",
"&&",
"GET_CODE",
"(",
"or",
"ig_x",
")",
"!=",
"MEM",
")",
")",
")",
"{",
"x",
"=",
"gen_rtx_PLUS",
"(",
"VOIDmode",
",",
"XVECEXP",
"(",
"XEXP",
"(",
"x",
",",
"<NUM_LIT>",
")",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
")",
",",
"XEXP",
"(",
"x",
",",
"<NUM_LIT>",
")",
")",
";",
"if",
"(",
"y",
")",
"return",
"gen_rtx_PLUS",
"(",
"Pmode",
",",
"y",
",",
"x",
")",
";"
]
|
GCC | m68k | MD | next_suggestion | MPU | 7,727 | [
"<STR_LIT>",
")"
]
| [
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
")"
]
|
GCC | aarch64 | CPP | code_generation | CPU | 7,728 | [
"bool",
"aarch64_simd_check_vect_par_cnst_half",
"(",
"rtx",
"op",
",",
"machine_mode",
"mode",
",",
"bool",
"high",
")",
"{",
"int",
"nelts",
";",
"if",
"(",
"!",
"VECTOR_MODE_P",
"(",
"mode",
")",
"||",
"!",
"GET_MODE_NUNITS",
"(",
"mode",
")",
".",
"is_constant",
"(",
"&",
"nelts",
")",
")",
"return",
"false",
";",
"rtx",
"ideal",
"=",
"aarch64_simd_vect_par_cnst_half",
"(",
"mode",
",",
"nelts",
",",
"high",
")",
";",
"HOST_WIDE_INT",
"count_op",
"=",
"XVECLEN",
"(",
"op",
",",
"<NUM_LIT>",
")",
";",
"HOST_WIDE_INT",
"count_ideal",
"=",
"XVECLEN",
"(",
"ideal",
",",
"<NUM_LIT>",
")",
";",
"int",
"i",
"=",
"<NUM_LIT>",
";",
"if",
"(",
"count_op",
"!=",
"count_ideal",
")",
"return",
"false",
";",
"for",
"(",
"i",
"=",
"<NUM_LIT>",
";",
"i",
"<",
"count_ideal",
";",
"i",
"++",
")",
"{",
"rtx",
"elt_op",
"=",
"XVECEXP",
"(",
"op",
",",
"<NUM_LIT>",
",",
"i",
")",
";",
"rtx",
"elt_ideal",
"=",
"XVECEXP",
"(",
"ideal",
",",
"<NUM_LIT>",
",",
"i",
")",
";",
"if",
"(",
"!",
"CONST_INT_P",
"(",
"elt_op",
")",
"||",
"INTVAL",
"(",
"elt_ideal",
")",
"!=",
"INTVAL",
"(",
"elt_op",
")",
")",
"return",
"false",
";",
"}",
"return",
"true",
";",
"}"
]
| [
"Check",
"OP",
"for",
"validity",
"as",
"a",
"PARALLEL",
"RTX",
"vector",
"with",
"elements",
"numbering",
"the",
"lanes",
"of",
"either",
"the",
"high",
"(",
"HIGH",
"==",
"TRUE",
")",
"or",
"low",
"lanes",
",",
"from",
"the",
"perspective",
"of",
"the",
"architecture",
".",
"See",
"the",
"diagram",
"above",
"aarch64_simd_vect_par_cnst_half",
"for",
"more",
"details",
"."
]
|
LLVM | Hexagon | TD | next_suggestion | DSP | 7,729 | [
"let",
"opExtentBits",
"=",
"<NUM_LIT>",
";"
]
| [
"let",
"cofRelax2",
"=",
"<NUM_LIT>",
";",
"let",
"cofMax1",
"=",
"<NUM_LIT>",
";",
"let",
"Uses",
"=",
"[",
"P0",
"]",
";",
"let",
"Defs",
"=",
"[",
"P0",
",",
"PC",
"]",
";",
"let",
"BaseOpcode",
"=",
"<STR_LIT>",
";",
"let",
"isTaken",
"=",
"Inst",
"{",
"<NUM_LIT>",
"}",
";",
"let",
"isExtendable",
"=",
"<NUM_LIT>",
";",
"let",
"opExtendable",
"=",
"<NUM_LIT>",
";",
"let",
"isExtentSigned",
"=",
"<NUM_LIT>",
";"
]
|
GCC | cris | CPP | next_suggestion | MPU | 7,730 | [
"regno",
"+=",
"regno_inc",
";"
]
| [
"if",
"(",
"GET_CODE",
"(",
"XEXP",
"(",
"src",
",",
"<NUM_LIT>",
")",
")",
"==",
"POST_INC",
")",
"{",
"RTVEC_ELT",
"(",
"vec",
",",
"nprefix",
"+",
"<NUM_LIT>",
")",
"=",
"gen_rtx_SET",
"(",
"VOIDmode",
",",
"srcreg",
",",
"plus_constant",
"(",
"Pmode",
",",
"srcreg",
",",
"nregs",
"*",
"<NUM_LIT>",
")",
")",
";",
"eltno",
"++",
";",
"}",
"src",
"=",
"replace_equiv_address",
"(",
"src",
",",
"srcreg",
")",
";",
"RTVEC_ELT",
"(",
"vec",
",",
"nprefix",
")",
"=",
"gen_rtx_SET",
"(",
"VOIDmode",
",",
"gen_rtx_REG",
"(",
"SImode",
",",
"regno",
")",
",",
"src",
")",
";",
"regno",
"+=",
"regno_inc",
";",
"for",
"(",
"i",
"=",
"<NUM_LIT>",
";",
"i",
"<",
"nregs",
";",
"i",
"++",
",",
"eltno",
"++",
")",
"{",
"RTVEC_ELT",
"(",
"vec",
",",
"nprefix",
"+",
"eltno",
")",
"=",
"gen_rtx_SET",
"(",
"VOIDmode",
",",
"gen_rtx_REG",
"(",
"SImode",
",",
"regno",
")",
",",
"adjust_address_nv",
"(",
"src",
",",
"SImode",
",",
"i",
"*",
"<NUM_LIT>",
")",
")",
";"
]
|
LLVM | R600 | CPP | next_suggestion | GPU | 7,731 | [
"return",
"true",
";"
]
| [
"if",
"(",
"Addr",
".",
"getOpcode",
"(",
")",
"==",
"ISD",
"::",
"ADD",
"&&",
"(",
"IMMOffset",
"=",
"dyn_cast",
"<",
"ConstantSDNode",
">",
"(",
"Addr",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
")",
"&&",
"isInt",
"<",
"<NUM_LIT>",
">",
"(",
"IMMOffset",
"->",
"getZExtValue",
"(",
")",
")",
")",
"{",
"Base",
"=",
"Addr",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"Offset",
"=",
"CurDAG",
"->",
"getTargetConstant",
"(",
"IMMOffset",
"->",
"getZExtValue",
"(",
")",
",",
"MVT",
"::",
"i32",
")",
";",
"return",
"true",
";",
"}",
"else",
"if",
"(",
"(",
"IMMOffset",
"=",
"dyn_cast",
"<",
"ConstantSDNode",
">",
"(",
"Addr",
")",
")",
"&&",
"isInt",
"<",
"<NUM_LIT>",
">",
"(",
"IMMOffset",
"->",
"getZExtValue",
"(",
")",
")",
")",
"{",
"Base",
"=",
"CurDAG",
"->",
"getCopyFromReg",
"(",
"CurDAG",
"->",
"getEntryNode",
"(",
")",
",",
"SDLoc",
"(",
"CurDAG",
"->",
"getEntryNode",
"(",
")",
")",
",",
"AMDGPU",
"::",
"ZERO",
",",
"MVT",
"::",
"i32",
")",
";",
"Offset",
"=",
"CurDAG",
"->",
"getTargetConstant",
"(",
"IMMOffset",
"->",
"getZExtValue",
"(",
")",
",",
"MVT",
"::",
"i32",
")",
";"
]
|
LLVM | R600 | CPP | stmt_completion | GPU | 7,732 | [
"MI",
",",
"int",
"&",
"FrameIndex",
")",
"const",
"{"
]
| [
"unsigned",
"AMDGPUInstrInfo",
"::",
"isStoreFromStackSlot",
"(",
"const",
"MachineInstr",
"*"
]
|
LLVM | X86 | CPP | code_generation | CPU | 7,733 | [
"bool",
"X86InstrInfo",
"::",
"areLoadsFromSameBasePtr",
"(",
"SDNode",
"*",
"Load1",
",",
"SDNode",
"*",
"Load2",
",",
"int64_t",
"&",
"Offset1",
",",
"int64_t",
"&",
"Offset2",
")",
"const",
"{",
"if",
"(",
"!",
"Load1",
"->",
"isMachineOpcode",
"(",
")",
"||",
"!",
"Load2",
"->",
"isMachineOpcode",
"(",
")",
")",
"return",
"false",
";",
"unsigned",
"Opc1",
"=",
"Load1",
"->",
"getMachineOpcode",
"(",
")",
";",
"unsigned",
"Opc2",
"=",
"Load2",
"->",
"getMachineOpcode",
"(",
")",
";",
"switch",
"(",
"Opc1",
")",
"{",
"default",
":",
"return",
"false",
";",
"case",
"X86",
"::",
"MOV8rm",
":",
"case",
"X86",
"::",
"MOV16rm",
":",
"case",
"X86",
"::",
"MOV32rm",
":",
"case",
"X86",
"::",
"MOV64rm",
":",
"case",
"X86",
"::",
"LD_Fp32m",
":",
"case",
"X86",
"::",
"LD_Fp64m",
":",
"case",
"X86",
"::",
"LD_Fp80m",
":",
"case",
"X86",
"::",
"MOVSSrm",
":",
"case",
"X86",
"::",
"MOVSDrm",
":",
"case",
"X86",
"::",
"MMX_MOVD64rm",
":",
"case",
"X86",
"::",
"MMX_MOVQ64rm",
":",
"case",
"X86",
"::",
"MOVAPSrm",
":",
"case",
"X86",
"::",
"MOVUPSrm",
":",
"case",
"X86",
"::",
"MOVAPDrm",
":",
"case",
"X86",
"::",
"MOVUPDrm",
":",
"case",
"X86",
"::",
"MOVDQArm",
":",
"case",
"X86",
"::",
"MOVDQUrm",
":",
"case",
"X86",
"::",
"VMOVSSrm",
":",
"case",
"X86",
"::",
"VMOVSDrm",
":",
"case",
"X86",
"::",
"VMOVAPSrm",
":",
"case",
"X86",
"::",
"VMOVUPSrm",
":",
"case",
"X86",
"::",
"VMOVAPDrm",
":",
"case",
"X86",
"::",
"VMOVUPDrm",
":",
"case",
"X86",
"::",
"VMOVDQArm",
":",
"case",
"X86",
"::",
"VMOVDQUrm",
":",
"case",
"X86",
"::",
"VMOVAPSYrm",
":",
"case",
"X86",
"::",
"VMOVUPSYrm",
":",
"case",
"X86",
"::",
"VMOVAPDYrm",
":",
"case",
"X86",
"::",
"VMOVUPDYrm",
":",
"case",
"X86",
"::",
"VMOVDQAYrm",
":",
"case",
"X86",
"::",
"VMOVDQUYrm",
":",
"case",
"X86",
"::",
"VMOVSSZrm",
":",
"case",
"X86",
"::",
"VMOVSDZrm",
":",
"case",
"X86",
"::",
"VMOVAPSZ128rm",
":",
"case",
"X86",
"::",
"VMOVUPSZ128rm",
":",
"case",
"X86",
"::",
"VMOVAPSZ128rm_NOVLX",
":",
"case",
"X86",
"::",
"VMOVUPSZ128rm_NOVLX",
":",
"case",
"X86",
"::",
"VMOVAPDZ128rm",
":",
"case",
"X86",
"::",
"VMOVUPDZ128rm",
":",
"case",
"X86",
"::",
"VMOVDQU8Z128rm",
":",
"case",
"X86",
"::",
"VMOVDQU16Z128rm",
":",
"case",
"X86",
"::",
"VMOVDQA32Z128rm",
":",
"case",
"X86",
"::",
"VMOVDQU32Z128rm",
":",
"case",
"X86",
"::",
"VMOVDQA64Z128rm",
":",
"case",
"X86",
"::",
"VMOVDQU64Z128rm",
":",
"case",
"X86",
"::",
"VMOVAPSZ256rm",
":",
"case",
"X86",
"::",
"VMOVUPSZ256rm",
":",
"case",
"X86",
"::",
"VMOVAPSZ256rm_NOVLX",
":",
"case",
"X86",
"::",
"VMOVUPSZ256rm_NOVLX",
":",
"case",
"X86",
"::",
"VMOVAPDZ256rm",
":",
"case",
"X86",
"::",
"VMOVUPDZ256rm",
":",
"case",
"X86",
"::",
"VMOVDQU8Z256rm",
":",
"case",
"X86",
"::",
"VMOVDQU16Z256rm",
":",
"case",
"X86",
"::",
"VMOVDQA32Z256rm",
":",
"case",
"X86",
"::",
"VMOVDQU32Z256rm",
":",
"case",
"X86",
"::",
"VMOVDQA64Z256rm",
":",
"case",
"X86",
"::",
"VMOVDQU64Z256rm",
":",
"case",
"X86",
"::",
"VMOVAPSZrm",
":",
"case",
"X86",
"::",
"VMOVUPSZrm",
":",
"case",
"X86",
"::",
"VMOVAPDZrm",
":",
"case",
"X86",
"::",
"VMOVUPDZrm",
":",
"case",
"X86",
"::",
"VMOVDQU8Zrm",
":",
"case",
"X86",
"::",
"VMOVDQU16Zrm",
":",
"case",
"X86",
"::",
"VMOVDQA32Zrm",
":",
"case",
"X86",
"::",
"VMOVDQU32Zrm",
":",
"case",
"X86",
"::",
"VMOVDQA64Zrm",
":",
"case",
"X86",
"::",
"VMOVDQU64Zrm",
":",
"case",
"X86",
"::",
"KMOVBkm",
":",
"case",
"X86",
"::",
"KMOVWkm",
":",
"case",
"X86",
"::",
"KMOVDkm",
":",
"case",
"X86",
"::",
"KMOVQkm",
":",
"break",
";",
"}",
"switch",
"(",
"Opc2",
")",
"{",
"default",
":",
"return",
"false",
";",
"case",
"X86",
"::",
"MOV8rm",
":",
"case",
"X86",
"::",
"MOV16rm",
":",
"case",
"X86",
"::",
"MOV32rm",
":",
"case",
"X86",
"::",
"MOV64rm",
":",
"case",
"X86",
"::",
"LD_Fp32m",
":",
"case",
"X86",
"::",
"LD_Fp64m",
":",
"case",
"X86",
"::",
"LD_Fp80m",
":",
"case",
"X86",
"::",
"MOVSSrm",
":",
"case",
"X86",
"::",
"MOVSDrm",
":",
"case",
"X86",
"::",
"MMX_MOVD64rm",
":",
"case",
"X86",
"::",
"MMX_MOVQ64rm",
":",
"case",
"X86",
"::",
"MOVAPSrm",
":",
"case",
"X86",
"::",
"MOVUPSrm",
":",
"case",
"X86",
"::",
"MOVAPDrm",
":",
"case",
"X86",
"::",
"MOVUPDrm",
":",
"case",
"X86",
"::",
"MOVDQArm",
":",
"case",
"X86",
"::",
"MOVDQUrm",
":",
"case",
"X86",
"::",
"VMOVSSrm",
":",
"case",
"X86",
"::",
"VMOVSDrm",
":",
"case",
"X86",
"::",
"VMOVAPSrm",
":",
"case",
"X86",
"::",
"VMOVUPSrm",
":",
"case",
"X86",
"::",
"VMOVAPDrm",
":",
"case",
"X86",
"::",
"VMOVUPDrm",
":",
"case",
"X86",
"::",
"VMOVDQArm",
":",
"case",
"X86",
"::",
"VMOVDQUrm",
":",
"case",
"X86",
"::",
"VMOVAPSYrm",
":",
"case",
"X86",
"::",
"VMOVUPSYrm",
":",
"case",
"X86",
"::",
"VMOVAPDYrm",
":",
"case",
"X86",
"::",
"VMOVUPDYrm",
":",
"case",
"X86",
"::",
"VMOVDQAYrm",
":",
"case",
"X86",
"::",
"VMOVDQUYrm",
":",
"case",
"X86",
"::",
"VMOVSSZrm",
":",
"case",
"X86",
"::",
"VMOVSDZrm",
":",
"case",
"X86",
"::",
"VMOVAPSZ128rm",
":",
"case",
"X86",
"::",
"VMOVUPSZ128rm",
":",
"case",
"X86",
"::",
"VMOVAPSZ128rm_NOVLX",
":",
"case",
"X86",
"::",
"VMOVUPSZ128rm_NOVLX",
":",
"case",
"X86",
"::",
"VMOVAPDZ128rm",
":",
"case",
"X86",
"::",
"VMOVUPDZ128rm",
":",
"case",
"X86",
"::",
"VMOVDQU8Z128rm",
":",
"case",
"X86",
"::",
"VMOVDQU16Z128rm",
":",
"case",
"X86",
"::",
"VMOVDQA32Z128rm",
":",
"case",
"X86",
"::",
"VMOVDQU32Z128rm",
":",
"case",
"X86",
"::",
"VMOVDQA64Z128rm",
":",
"case",
"X86",
"::",
"VMOVDQU64Z128rm",
":",
"case",
"X86",
"::",
"VMOVAPSZ256rm",
":",
"case",
"X86",
"::",
"VMOVUPSZ256rm",
":",
"case",
"X86",
"::",
"VMOVAPSZ256rm_NOVLX",
":",
"case",
"X86",
"::",
"VMOVUPSZ256rm_NOVLX",
":",
"case",
"X86",
"::",
"VMOVAPDZ256rm",
":",
"case",
"X86",
"::",
"VMOVUPDZ256rm",
":",
"case",
"X86",
"::",
"VMOVDQU8Z256rm",
":",
"case",
"X86",
"::",
"VMOVDQU16Z256rm",
":",
"case",
"X86",
"::",
"VMOVDQA32Z256rm",
":",
"case",
"X86",
"::",
"VMOVDQU32Z256rm",
":",
"case",
"X86",
"::",
"VMOVDQA64Z256rm",
":",
"case",
"X86",
"::",
"VMOVDQU64Z256rm",
":",
"case",
"X86",
"::",
"VMOVAPSZrm",
":",
"case",
"X86",
"::",
"VMOVUPSZrm",
":",
"case",
"X86",
"::",
"VMOVAPDZrm",
":",
"case",
"X86",
"::",
"VMOVUPDZrm",
":",
"case",
"X86",
"::",
"VMOVDQU8Zrm",
":",
"case",
"X86",
"::",
"VMOVDQU16Zrm",
":",
"case",
"X86",
"::",
"VMOVDQA32Zrm",
":",
"case",
"X86",
"::",
"VMOVDQU32Zrm",
":",
"case",
"X86",
"::",
"VMOVDQA64Zrm",
":",
"case",
"X86",
"::",
"VMOVDQU64Zrm",
":",
"case",
"X86",
"::",
"KMOVBkm",
":",
"case",
"X86",
"::",
"KMOVWkm",
":",
"case",
"X86",
"::",
"KMOVDkm",
":",
"case",
"X86",
"::",
"KMOVQkm",
":",
"break",
";",
"}",
"if",
"(",
"Load1",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
"!=",
"Load2",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
"||",
"Load1",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
"!=",
"Load2",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
"return",
"false",
";",
"if",
"(",
"Load1",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
"!=",
"Load2",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
"return",
"false",
";",
"if",
"(",
"Load1",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
"==",
"Load2",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
"&&",
"Load1",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
"==",
"Load2",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
"{",
"if",
"(",
"cast",
"<",
"ConstantSDNode",
">",
"(",
"Load1",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
"->",
"getZExtValue",
"(",
")",
"!=",
"<NUM_LIT>",
")",
"return",
"false",
";",
"if",
"(",
"isa",
"<",
"ConstantSDNode",
">",
"(",
"Load1",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
"&&",
"isa",
"<",
"ConstantSDNode",
">",
"(",
"Load2",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
")",
"{",
"Offset1",
"=",
"cast",
"<",
"ConstantSDNode",
">",
"(",
"Load1",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
"->",
"getSExtValue",
"(",
")",
";",
"Offset2",
"=",
"cast",
"<",
"ConstantSDNode",
">",
"(",
"Load2",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
"->",
"getSExtValue",
"(",
")",
";",
"return",
"true",
";",
"}",
"}",
"return",
"false",
";",
"}"
]
| [
"areLoadsFromSameBasePtr",
"-",
"This",
"is",
"used",
"by",
"the",
"pre-regalloc",
"scheduler",
"to",
"determine",
"if",
"two",
"loads",
"are",
"loading",
"from",
"the",
"same",
"base",
"address",
"."
]
|
LLVM | ARM64 | TD | stmt_completion | CPU | 7,734 | [
"IMPLICIT_DEF",
")",
")",
",",
"(",
"!",
"cast",
"<",
"Instruction",
">",
"(",
"!",
"strconcat",
"(",
"baseOpc",
",",
"<STR_LIT>",
")",
")",
"V128",
":",
"$",
"Rn",
")",
",",
"bsub",
")",
",",
"(",
"i64",
"<NUM_LIT>",
")",
")",
")",
">",
";"
]
| [
"def",
":",
"Pat",
"<",
"(",
"i32",
"(",
"sext_inreg",
"(",
"i32",
"(",
"intOp",
"(",
"v16i8",
"V128",
":",
"$",
"Rn",
")",
")",
")",
",",
"i8",
")",
")",
",",
"(",
"i32",
"(",
"SMOVvi8to32",
"(",
"INSERT_SUBREG",
"(",
"v16i8",
"("
]
|
GCC | arm | CPP | stmt_completion | CPU | 7,735 | [
"_",
"a",
")",
";"
]
| [
"return",
"_",
"_",
"builtin_mve_vmovltq_uv16qi",
"(",
"_"
]
|
LLVM | ARM | TD | stmt_completion | CPU | 7,736 | [
"WriteVST2",
"]",
">",
";"
]
| [
"def",
"VST4LNd32Pseudo",
":",
"VSTQQLNPseudo",
"<",
"IIC_VST4ln",
">",
",",
"Sched",
"<",
"["
]
|
LLVM | MBlaze | CPP | code_generation | MPU | 7,737 | [
"void",
"MBlazeAsmPrinter",
"::",
"emitFrameDirective",
"(",
")",
"{",
"const",
"TargetRegisterInfo",
"&",
"RI",
"=",
"*",
"TM",
".",
"getRegisterInfo",
"(",
")",
";",
"unsigned",
"stackReg",
"=",
"RI",
".",
"getFrameRegister",
"(",
"*",
"MF",
")",
";",
"unsigned",
"returnReg",
"=",
"RI",
".",
"getRARegister",
"(",
")",
";",
"unsigned",
"stackSize",
"=",
"MF",
"->",
"getFrameInfo",
"(",
")",
"->",
"getStackSize",
"(",
")",
";",
"O",
"<<",
"<STR_LIT>",
"\\t.frame\\t",
"<STR_LIT>",
"<<",
"getRegisterName",
"(",
"stackReg",
")",
"<<",
"'",
",",
"'",
"<<",
"stackSize",
"<<",
"'",
",",
"'",
"<<",
"getRegisterName",
"(",
"returnReg",
")",
"<<",
"'",
"\\n",
"'",
";",
"}"
]
| [
"Frame",
"Directive",
"."
]
|
LLVM | Hexagon | TD | stmt_completion | DSP | 7,738 | [
"<NUM_LIT>",
";"
]
| [
"let",
"cofMax1",
"=",
"<NUM_LIT>",
";",
"let",
"Uses",
"=",
"[",
"P1",
"]",
";",
"let",
"Defs",
"=",
"[",
"P1",
",",
"PC",
"]",
";",
"let",
"BaseOpcode",
"=",
"<STR_LIT>",
";",
"let",
"isTaken",
"=",
"Inst",
"{",
"<NUM_LIT>",
"}",
";",
"let",
"isExtendable",
"=",
"<NUM_LIT>",
";",
"let",
"opExtendable",
"=",
"<NUM_LIT>",
";",
"let",
"isExtentSigned",
"=",
"<NUM_LIT>",
";",
"let",
"opExtentBits",
"="
]
|
GCC | rs6000 | MD | stmt_completion | CPU | 7,739 | [
"<STR_LIT>",
"<STR_LIT>",
")"
]
| [
"(",
"define_cpu_unit",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"define_cpu_unit",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"define_cpu_unit",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"define_cpu_unit"
]
|
LLVM | AArch64 | CPP | next_suggestion | CPU | 7,740 | [
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":"
]
| [
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"return",
"<STR_LIT>",
"::",
"<STR_LIT>",
"(",
"Imm",
")",
"<=",
"<NUM_LIT>",
";",
"}",
"}",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"{",
"unsigned",
"Imm",
"=",
"MI",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getImm",
"(",
")",
";",
"unsigned",
"ShiftVal",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
"(",
"Imm",
")",
";",
"return",
"ShiftVal",
"==",
"<NUM_LIT>",
"||",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
"(",
"Imm",
")",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
"&&",
"ShiftVal",
"==",
"<NUM_LIT>",
")",
";",
"}",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"{",
"unsigned",
"Imm",
"=",
"MI",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getImm",
"(",
")",
";",
"unsigned",
"ShiftVal",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
"(",
"Imm",
")",
";",
"return",
"ShiftVal",
"==",
"<NUM_LIT>",
"||",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
"(",
"Imm",
")",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
"&&",
"ShiftVal",
"==",
"<NUM_LIT>",
")",
";",
"}",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"{",
"unsigned",
"Imm",
"=",
"MI",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getImm",
"(",
")",
";",
"switch",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
"(",
"Imm",
")",
")",
"{",
"default",
":",
"return",
"false",
";"
]
|
GCC | sh | CPP | stmt_completion | CPU | 7,741 | [
":",
"gen_ashift",
";"
]
| [
"void",
"(",
"*",
"gen_fun",
")",
"(",
"int",
",",
"int",
",",
"rtx",
")",
";",
"value",
"&=",
"<NUM_LIT>",
";",
"if",
"(",
"value",
"==",
"<NUM_LIT>",
")",
"{",
"emit_insn",
"(",
"gen_nop",
"(",
")",
")",
";",
"return",
";",
"}",
"gen_fun",
"=",
"GET_MODE",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
"==",
"HImode",
"?",
"gen_ashift_hi"
]
|
LLVM | Hexagon | TD | next_suggestion | DSP | 7,742 | [
"let",
"prefersSlot3",
"=",
"<NUM_LIT>",
";"
]
| [
"def",
"A2_max",
":",
"HInst",
"<",
"(",
"outs",
"IntRegs",
":",
"$",
"Rd32",
")",
",",
"(",
"ins",
"IntRegs",
":",
"$",
"Rs32",
",",
"IntRegs",
":",
"$",
"Rt32",
")",
",",
"<STR_LIT>",
",",
"tc_779080bf",
",",
"TypeALU64",
">",
",",
"Enc_5ab2be",
"{",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"hasNewValue",
"=",
"<NUM_LIT>",
";",
"let",
"opNewValue",
"=",
"<NUM_LIT>",
";"
]
|
LLVM | Hexagon | TD | next_suggestion | DSP | 7,743 | [
"let",
"opExtendable",
"=",
"<NUM_LIT>",
";"
]
| [
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"hasNewValue",
"=",
"<NUM_LIT>",
";",
"let",
"opNewValue",
"=",
"<NUM_LIT>",
";",
"let",
"InputType",
"=",
"<STR_LIT>",
";",
"let",
"isExtendable",
"=",
"<NUM_LIT>",
";"
]
|
LLVM | Hexagon | TD | next_suggestion | DSP | 7,744 | [
"bits",
"<",
"<NUM_LIT>",
">",
"Rxx32",
";"
]
| [
"class",
"Enc_412ff0",
":",
"OpcodeHexagon",
"{",
"bits",
"<",
"<NUM_LIT>",
">",
"Rss32",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Rss32",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"Ru32",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Ru32",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";"
]
|
LLVM | AArch64 | TD | next_suggestion | CPU | 7,745 | [
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"idx",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";"
]
| [
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"idx",
"{",
"<NUM_LIT>",
"}",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"idx",
"{",
"<NUM_LIT>",
"}",
";"
]
|
GCC | alpha | CPP | program_repair | MPU | 7,746 | [
"<FIXS>",
"<FIXE>",
"<FIXS>",
"reg_mask",
"|=",
"<NUM_LIT>",
"<<",
"REG_RA",
";",
"<FIXE>"
]
| [
"sa_reg",
"=",
"<NUM_LIT>",
";",
"}",
"<BUGS>",
"<BUGE>",
"if",
"(",
"sa_size",
"!=",
"<NUM_LIT>",
")",
"{",
"<BUGS>",
"reg_mask",
"|=",
"<NUM_LIT>",
"<<",
"<NUM_LIT>",
";",
"<BUGE>",
"fprintf",
"(",
"file",
",",
"<STR_LIT>",
"\\tstq $26,%d($%d)\\n",
"<STR_LIT>",
",",
"reg_offset",
",",
"sa_reg",
")",
";",
"reg_offset",
"+=",
"<NUM_LIT>",
";",
"int_reg_save_area_size",
"+=",
"<NUM_LIT>",
";"
]
|
GCC | arm | CPP | stmt_completion | CPU | 7,747 | [
")",
";"
]
| [
"static",
"void",
"arm_set_default_type_attributes",
"(",
"tree",
"type",
")",
"{",
"if",
"(",
"FUNC_OR_METHOD_TYPE_P",
"(",
"type",
")",
")",
"{",
"tree",
"type_attr_list",
",",
"attr_name",
";",
"type_attr_list",
"=",
"TYPE_ATTRIBUTES",
"(",
"type",
")",
";",
"if",
"(",
"arm_pragma_long_calls",
"==",
"LONG",
")",
"attr_name",
"=",
"get_identifier",
"(",
"<STR_LIT>",
"long_call",
"<STR_LIT>",
")",
";",
"else",
"if",
"(",
"arm_pragma_long_calls",
"==",
"SHORT",
")",
"attr_name",
"=",
"get_identifier",
"(",
"<STR_LIT>",
"short_call",
"<STR_LIT>"
]
|
GCC | alpha | MD | program_repair | MPU | 7,748 | [
"<FIXS>",
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"<FIXE>"
]
| [
"(",
"define_bypass",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"define_insn_reservation",
"<STR_LIT>",
"<NUM_LIT>",
"<BUGS>",
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"<BUGE>",
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
"<STR_LIT>",
")"
]
|
LLVM | X86 | CPP | next_suggestion | CPU | 7,749 | [
"}"
]
| [
"if",
"(",
"VT",
".",
"isVector",
"(",
")",
"&&",
"Subtarget",
".",
"hasAVX512",
"(",
")",
")",
"return",
"false",
";",
"return",
"true",
";"
]
|
GCC | arm | MD | stmt_completion | CPU | 7,750 | [
")"
]
| [
"[",
"(",
"match_operand",
":",
"VMDI",
"<NUM_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"VMDI",
"<NUM_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"<",
"V_elem",
">",
"<NUM_LIT>",
"<STR_LIT>",
")",
"]",
"<STR_LIT>",
"{",
"rtx",
"tmp",
"=",
"gen_reg_rtx",
"(",
"<",
"MODE",
">",
"mode",
")",
"emit_insn",
"(",
"gen_neon_vset_lane",
"<",
"mode",
">",
"(",
"tmp",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"tmp",
",",
"const0_rtx",
")",
")",
"emit_insn",
"(",
"gen_neon_vqdmulh_lane",
"<",
"mode",
">",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"tmp",
",",
"const0_rtx",
")"
]
|
LLVM | Hexagon | TD | stmt_completion | DSP | 7,751 | [
"=",
"<NUM_LIT>",
";"
]
| [
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"hasNewValue"
]
|
GCC | mips | MD | program_repair | CPU | 7,752 | [
"<FIXS>",
"<STR_LIT>",
"<FIXE>"
]
| [
"(",
"match_operand",
":",
"V2SF",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
"UNSPEC_C",
")",
")",
"]",
"<BUGS>",
"<STR_LIT>",
"<BUGE>",
"<STR_LIT>",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_dup",
"<NUM_LIT>",
")"
]
|
LLVM | X86 | CPP | next_suggestion | CPU | 7,753 | [
"}"
]
| [
"case",
"ISD",
"::",
"MUL",
":",
"if",
"(",
"SrcVT",
".",
"getScalarType",
"(",
")",
"==",
"MVT",
"::",
"i64",
"&&",
"TLI",
".",
"isOperationLegal",
"(",
"SrcOpcode",
",",
"VT",
")",
"&&",
"!",
"TLI",
".",
"isOperationLegal",
"(",
"SrcOpcode",
",",
"SrcVT",
")",
")",
"return",
"TruncateArithmetic",
"(",
"Src",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"Src",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
";",
"[",
"[",
"fallthrough",
"]",
"]",
";",
"case",
"ISD",
"::",
"AND",
":",
"case",
"ISD",
"::",
"XOR",
":",
"case",
"ISD",
"::",
"OR",
":",
"case",
"ISD",
"::",
"ADD",
":",
"case",
"ISD",
"::",
"SUB",
":",
"{",
"SDValue",
"Op0",
"=",
"Src",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"SDValue",
"Op1",
"=",
"Src",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"if",
"(",
"TLI",
".",
"isOperationLegal",
"(",
"SrcOpcode",
",",
"VT",
")",
"&&",
"(",
"Op0",
"==",
"Op1",
"||",
"IsFreeTruncation",
"(",
"Op0",
")",
"||",
"IsFreeTruncation",
"(",
"Op1",
")",
")",
")",
"return",
"TruncateArithmetic",
"(",
"Op0",
",",
"Op1",
")",
";",
"break",
";",
"}",
"}",
"return",
"SDValue",
"(",
")",
";"
]
|
LLVM | WebAssembly | CPP | next_suggestion | Virtual ISA | 7,754 | [
"}"
]
| [
"AU",
".",
"addRequired",
"<",
"WebAssemblyExceptionInfo",
">",
"(",
")",
";",
"MachineFunctionPass",
"::",
"getAnalysisUsage",
"(",
"AU",
")",
";"
]
|
LLVM | TPC | CPP | stmt_completion | Virtual ISA | 7,755 | [
",",
"EndLoc",
")",
";"
]
| [
"auto",
"Res",
"=",
"std",
"::",
"make_unique",
"<",
"TPCOperand",
">",
"(",
"OpKind",
"::",
"Comparison",
",",
"StartLoc"
]
|
LLVM | Hexagon | TD | next_suggestion | DSP | 7,756 | [
"let",
"InputType",
"=",
"<STR_LIT>",
";"
]
| [
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"hasNewValue",
"=",
"<NUM_LIT>",
";",
"let",
"opNewValue",
"=",
"<NUM_LIT>",
";",
"let",
"prefersSlot3",
"=",
"<NUM_LIT>",
";"
]
|
LLVM | PowerPC | TD | program_repair | CPU | 7,757 | [
"<FIXS>",
"[",
"(",
"set",
"i32",
":",
"$",
"rA",
",",
"(",
"PPCmfvsr",
"f64",
":",
"$",
"XT",
")",
")",
"]",
">",
",",
"ZExt32To64",
";",
"<FIXE>"
]
| [
"Requires",
"[",
"In64BitMode",
"]",
">",
";",
"def",
"MFVSRWZ",
":",
"XX1_RS6_RD5_XO",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"(",
"outs",
"gprc",
":",
"$",
"rA",
")",
",",
"(",
"ins",
"vsfrc",
":",
"$",
"XT",
")",
",",
"<STR_LIT>",
",",
"IIC_VecGeneral",
",",
"<BUGS>",
"[",
"(",
"set",
"i32",
":",
"$",
"rA",
",",
"(",
"PPCmfvsr",
"f64",
":",
"$",
"XT",
")",
")",
"]",
">",
";",
"<BUGE>",
"let",
"isCodeGenOnly",
"=",
"<NUM_LIT>",
",",
"hasSideEffects",
"=",
"<NUM_LIT>",
"indef",
"MFVRWZ",
":",
"XX1_RS6_RD5_XO",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"(",
"outs",
"gprc",
":",
"$",
"rA",
")",
",",
"(",
"ins",
"vsrc",
":",
"$",
"XT",
")",
","
]
|
LLVM | Mips | CPP | stmt_completion | CPU | 7,758 | [
";"
]
| [
"bool",
"MipsTargetELFStreamer",
"::",
"emitDirectiveCpRestore",
"(",
"int",
"Offset",
",",
"std",
"::",
"function",
"<",
"unsigned",
"(",
")",
">",
"GetATReg",
",",
"SMLoc",
"IDLoc",
",",
"const",
"MCSubtargetInfo",
"*",
"STI",
")",
"{",
"MipsTargetStreamer",
"::",
"emitDirectiveCpRestore",
"(",
"Offset",
",",
"GetATReg",
",",
"IDLoc",
",",
"STI",
")",
";",
"if",
"(",
"!",
"Pic",
"||",
"(",
"getABI",
"(",
")",
".",
"IsN32",
"(",
")",
"||",
"getABI",
"(",
")",
".",
"IsN64",
"(",
")",
")",
")",
"return",
"true",
";",
"emitStoreWithImmOffset",
"(",
"Mips",
"::",
"SW",
",",
"Mips",
"::",
"GP",
",",
"Mips",
"::",
"SP",
",",
"Offset",
",",
"GetATReg",
",",
"IDLoc",
",",
"STI",
")",
";",
"return",
"true"
]
|
LLVM | ARM | CPP | next_suggestion | CPU | 7,759 | [
"MI",
"->",
"eraseFromParent",
"(",
")",
";"
]
| [
"unsigned",
"new",
"val",
"=",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
";",
"const",
"TargetInstrInfo",
"*",
"TII",
"=",
"getTargetMachine",
"(",
")",
".",
"getInstrInfo",
"(",
")",
";",
"AtomicOrdering",
"Ord",
"=",
"static_cast",
"<",
"AtomicOrdering",
">",
"(",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getImm",
"(",
")",
")",
";",
"DebugLoc",
"dl",
"=",
"MI",
"->",
"getDebugLoc",
"(",
")",
";",
"bool",
"isThumb2",
"=",
"Subtarget",
"->",
"isThumb2",
"(",
")",
";",
"MachineRegisterInfo",
"&",
"MRI",
"=",
"BB",
"->",
"getParent",
"(",
")",
"->",
"getRegInfo",
"(",
")",
";",
"unsigned",
"scratch",
"=",
"MRI",
".",
"createVirtualRegister",
"(",
"isThumb2",
"?",
"(",
"const",
"TargetRegisterClass",
"*",
")",
"&",
"ARM",
"::",
"rGPRRegClass",
":",
"(",
"const",
"TargetRegisterClass",
"*",
")",
"&",
"ARM",
"::",
"GPRRegClass",
")",
";",
"if",
"(",
"isThumb2",
")",
"{",
"MRI",
".",
"constrainRegClass",
"(",
"dest",
",",
"&",
"ARM",
"::",
"rGPRRegClass",
")",
";",
"MRI",
".",
"constrainRegClass",
"(",
"oldval",
",",
"&",
"ARM",
"::",
"rGPRRegClass",
")",
";",
"MRI",
".",
"constrainRegClass",
"(",
"new",
"val",
",",
"&",
"ARM",
"::",
"rGPRRegClass",
")",
";",
"}",
"unsigned",
"ldrOpc",
",",
"strOpc",
";",
"getExclusiveOperation",
"(",
"Size",
",",
"Ord",
",",
"isThumb2",
",",
"ldrOpc",
",",
"strOpc",
")",
";",
"MachineFunction",
"*",
"MF",
"=",
"BB",
"->",
"getParent",
"(",
")",
";",
"const",
"BasicBlock",
"*",
"LLVM_BB",
"=",
"BB",
"->",
"getBasicBlock",
"(",
")",
";",
"MachineFunction",
"::",
"iterator",
"It",
"=",
"BB",
";",
"++",
"It",
";",
"MachineBasicBlock",
"*",
"loop1MBB",
"=",
"MF",
"->",
"CreateMachineBasicBlock",
"(",
"LLVM_BB",
")",
";",
"MachineBasicBlock",
"*",
"loop2MBB",
"=",
"MF",
"->",
"CreateMachineBasicBlock",
"(",
"LLVM_BB",
")",
";",
"MachineBasicBlock",
"*",
"exitMBB",
"=",
"MF",
"->",
"CreateMachineBasicBlock",
"(",
"LLVM_BB",
")",
";",
"MF",
"->",
"insert",
"(",
"It",
",",
"loop1MBB",
")",
";",
"MF",
"->",
"insert",
"(",
"It",
",",
"loop2MBB",
")",
";",
"MF",
"->",
"insert",
"(",
"It",
",",
"exitMBB",
")",
";",
"exitMBB",
"->",
"splice",
"(",
"exitMBB",
"->",
"begin",
"(",
")",
",",
"BB",
",",
"llvm",
"::",
"next",
"(",
"MachineBasicBlock",
"::",
"iterator",
"(",
"MI",
")",
")",
",",
"BB",
"->",
"end",
"(",
")",
")",
";",
"exitMBB",
"->",
"transferSuccessorsAndUpdatePHIs",
"(",
"BB",
")",
";",
"BB",
"->",
"addSuccessor",
"(",
"loop1MBB",
")",
";",
"BB",
"=",
"loop1MBB",
";",
"MachineInstrBuilder",
"MIB",
"=",
"BuildMI",
"(",
"BB",
",",
"dl",
",",
"TII",
"->",
"get",
"(",
"ldrOpc",
")",
",",
"dest",
")",
".",
"addReg",
"(",
"ptr",
")",
";",
"if",
"(",
"ldrOpc",
"==",
"ARM",
"::",
"t2LDREX",
")",
"MIB",
".",
"addImm",
"(",
"<NUM_LIT>",
")",
";",
"AddDefaultPred",
"(",
"MIB",
")",
";",
"AddDefaultPred",
"(",
"BuildMI",
"(",
"BB",
",",
"dl",
",",
"TII",
"->",
"get",
"(",
"isThumb2",
"?",
"ARM",
"::",
"t2CMPrr",
":",
"ARM",
"::",
"CMPrr",
")",
")",
".",
"addReg",
"(",
"dest",
")",
".",
"addReg",
"(",
"oldval",
")",
")",
";",
"BuildMI",
"(",
"BB",
",",
"dl",
",",
"TII",
"->",
"get",
"(",
"isThumb2",
"?",
"ARM",
"::",
"t2Bcc",
":",
"ARM",
"::",
"Bcc",
")",
")",
".",
"addMBB",
"(",
"exitMBB",
")",
".",
"addImm",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
".",
"addReg",
"(",
"ARM",
"::",
"CPSR",
")",
";",
"BB",
"->",
"addSuccessor",
"(",
"loop2MBB",
")",
";",
"BB",
"->",
"addSuccessor",
"(",
"exitMBB",
")",
";",
"BB",
"=",
"loop2MBB",
";",
"MIB",
"=",
"BuildMI",
"(",
"BB",
",",
"dl",
",",
"TII",
"->",
"get",
"(",
"strOpc",
")",
",",
"scratch",
")",
".",
"addReg",
"(",
"new",
"val",
")",
".",
"addReg",
"(",
"ptr",
")",
";",
"if",
"(",
"strOpc",
"==",
"ARM",
"::",
"t2STREX",
")",
"MIB",
".",
"addImm",
"(",
"<NUM_LIT>",
")",
";",
"AddDefaultPred",
"(",
"MIB",
")",
";",
"AddDefaultPred",
"(",
"BuildMI",
"(",
"BB",
",",
"dl",
",",
"TII",
"->",
"get",
"(",
"isThumb2",
"?",
"ARM",
"::",
"t2CMPri",
":",
"ARM",
"::",
"CMPri",
")",
")",
".",
"addReg",
"(",
"scratch",
")",
".",
"addImm",
"(",
"<NUM_LIT>",
")",
")",
";",
"BuildMI",
"(",
"BB",
",",
"dl",
",",
"TII",
"->",
"get",
"(",
"isThumb2",
"?",
"ARM",
"::",
"t2Bcc",
":",
"ARM",
"::",
"Bcc",
")",
")",
".",
"addMBB",
"(",
"loop1MBB",
")",
".",
"addImm",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
".",
"addReg",
"(",
"ARM",
"::",
"CPSR",
")",
";",
"BB",
"->",
"addSuccessor",
"(",
"loop1MBB",
")",
";",
"BB",
"->",
"addSuccessor",
"(",
"exitMBB",
")",
";",
"BB",
"=",
"exitMBB",
";"
]
|
GCC | gcn | CPP | code_generation | GPU | 7,760 | [
"static",
"void",
"load_image",
"(",
"const",
"char",
"*",
"filename",
")",
"{",
"size_t",
"image_size",
";",
"Elf64_Ehdr",
"*",
"image",
"=",
"(",
"void",
"*",
")",
"read_file",
"(",
"filename",
",",
"&",
"image_size",
")",
";",
"XHSA",
"(",
"hsa_fns",
".",
"hsa_executable_create_fn",
"(",
"HSA_PROFILE_FULL",
",",
"HSA_EXECUTABLE_STATE_UNFROZEN",
",",
"<STR_LIT>",
"<STR_LIT>",
",",
"&",
"executable",
")",
",",
"<STR_LIT>",
"Initialize GCN executable",
"<STR_LIT>",
")",
";",
"Elf64_Shdr",
"*",
"image_sections",
"=",
"(",
"Elf64_Shdr",
"*",
")",
"(",
"(",
"char",
"*",
")",
"image",
"+",
"image",
"->",
"e_shoff",
")",
";",
"Elf64_Shdr",
"*",
"sections",
"=",
"malloc",
"(",
"sizeof",
"(",
"Elf64_Shdr",
")",
"*",
"image",
"->",
"e_shnum",
")",
";",
"memcpy",
"(",
"sections",
",",
"image_sections",
",",
"sizeof",
"(",
"Elf64_Shdr",
")",
"*",
"image",
"->",
"e_shnum",
")",
";",
"for",
"(",
"int",
"i",
"=",
"image",
"->",
"e_shnum",
"-",
"<NUM_LIT>",
";",
"i",
">=",
"<NUM_LIT>",
";",
"i",
"--",
")",
"{",
"if",
"(",
"image_sections",
"[",
"i",
"]",
".",
"sh_type",
"==",
"SHT_RELA",
"||",
"image_sections",
"[",
"i",
"]",
".",
"sh_type",
"==",
"SHT_REL",
")",
"image_sections",
"[",
"i",
"]",
".",
"sh_type",
"=",
"SHT_NOTE",
";",
"}",
"hsa_code_object_t",
"co",
"=",
"{",
"<NUM_LIT>",
"}",
";",
"XHSA",
"(",
"hsa_fns",
".",
"hsa_code_object_deserialize_fn",
"(",
"image",
",",
"image_size",
",",
"NULL",
",",
"&",
"co",
")",
",",
"<STR_LIT>",
"Deserialize GCN code object",
"<STR_LIT>",
")",
";",
"XHSA",
"(",
"hsa_fns",
".",
"hsa_executable_load_code_object_fn",
"(",
"executable",
",",
"device",
",",
"co",
",",
"<STR_LIT>",
"<STR_LIT>",
")",
",",
"<STR_LIT>",
"Load GCN code object",
"<STR_LIT>",
")",
";",
"XHSA",
"(",
"hsa_fns",
".",
"hsa_executable_freeze_fn",
"(",
"executable",
",",
"<STR_LIT>",
"<STR_LIT>",
")",
",",
"<STR_LIT>",
"Freeze GCN executable",
"<STR_LIT>",
")",
";",
"hsa_executable_symbol_t",
"symbol",
";",
"XHSA",
"(",
"hsa_fns",
".",
"hsa_executable_get_symbol_fn",
"(",
"executable",
",",
"NULL",
",",
"<STR_LIT>",
"main",
"<STR_LIT>",
",",
"device",
",",
"<NUM_LIT>",
",",
"&",
"symbol",
")",
",",
"<STR_LIT>",
"Find 'main' function",
"<STR_LIT>",
")",
";",
"XHSA",
"(",
"hsa_fns",
".",
"hsa_executable_symbol_get_info_fn",
"(",
"symbol",
",",
"HSA_EXECUTABLE_SYMBOL_INFO_KERNEL_OBJECT",
",",
"&",
"kernel",
")",
",",
"<STR_LIT>",
"Extract kernel object",
"<STR_LIT>",
")",
";",
"XHSA",
"(",
"hsa_fns",
".",
"hsa_executable_symbol_get_info_fn",
"(",
"symbol",
",",
"HSA_EXECUTABLE_SYMBOL_INFO_KERNEL_KERNARG_SEGMENT_SIZE",
",",
"&",
"kernarg_segment_size",
")",
",",
"<STR_LIT>",
"Extract kernarg segment size",
"<STR_LIT>",
")",
";",
"XHSA",
"(",
"hsa_fns",
".",
"hsa_executable_symbol_get_info_fn",
"(",
"symbol",
",",
"HSA_EXECUTABLE_SYMBOL_INFO_KERNEL_GROUP_SEGMENT_SIZE",
",",
"&",
"group_segment_size",
")",
",",
"<STR_LIT>",
"Extract group segment size",
"<STR_LIT>",
")",
";",
"XHSA",
"(",
"hsa_fns",
".",
"hsa_executable_symbol_get_info_fn",
"(",
"symbol",
",",
"HSA_EXECUTABLE_SYMBOL_INFO_KERNEL_PRIVATE_SEGMENT_SIZE",
",",
"&",
"private_segment_size",
")",
",",
"<STR_LIT>",
"Extract private segment size",
"<STR_LIT>",
")",
";",
"Elf64_Addr",
"load_offset",
";",
"XHSA",
"(",
"hsa_fns",
".",
"hsa_executable_symbol_get_info_fn",
"(",
"symbol",
",",
"HSA_EXECUTABLE_SYMBOL_INFO_VARIABLE_ADDRESS",
",",
"&",
"load_offset",
")",
",",
"<STR_LIT>",
"Extract 'main' symbol address",
"<STR_LIT>",
")",
";",
"for",
"(",
"int",
"i",
"=",
"<NUM_LIT>",
";",
"i",
"<",
"image",
"->",
"e_shnum",
";",
"i",
"++",
")",
"if",
"(",
"sections",
"[",
"i",
"]",
".",
"sh_type",
"==",
"SHT_SYMTAB",
")",
"{",
"Elf64_Shdr",
"*",
"strtab",
"=",
"&",
"sections",
"[",
"sections",
"[",
"i",
"]",
".",
"sh_link",
"]",
";",
"char",
"*",
"strings",
"=",
"(",
"char",
"*",
")",
"image",
"+",
"strtab",
"->",
"sh_offset",
";",
"for",
"(",
"size_t",
"offset",
"=",
"<NUM_LIT>",
";",
"offset",
"<",
"sections",
"[",
"i",
"]",
".",
"sh_size",
";",
"offset",
"+=",
"sections",
"[",
"i",
"]",
".",
"sh_entsize",
")",
"{",
"Elf64_Sym",
"*",
"sym",
"=",
"(",
"Elf64_Sym",
"*",
")",
"(",
"(",
"char",
"*",
")",
"image",
"+",
"sections",
"[",
"i",
"]",
".",
"sh_offset",
"+",
"offset",
")",
";",
"if",
"(",
"strcmp",
"(",
"<STR_LIT>",
"main",
"<STR_LIT>",
",",
"strings",
"+",
"sym",
"->",
"st_name",
")",
"==",
"<NUM_LIT>",
")",
"{",
"load_offset",
"-=",
"sym",
"->",
"st_value",
";",
"goto",
"found_main",
";",
"}",
"}",
"}",
"fprintf",
"(",
"stderr",
",",
"<STR_LIT>",
"Error: main function not found.\\n",
"<STR_LIT>",
")",
";",
"abort",
"(",
")",
";",
"found_main",
":",
";",
"Elf64_Shdr",
"*",
"dynsym",
"=",
"NULL",
";",
"for",
"(",
"int",
"i",
"=",
"<NUM_LIT>",
";",
"i",
"<",
"image",
"->",
"e_shnum",
";",
"i",
"++",
")",
"if",
"(",
"sections",
"[",
"i",
"]",
".",
"sh_type",
"==",
"SHT_DYNSYM",
")",
"{",
"dynsym",
"=",
"&",
"sections",
"[",
"i",
"]",
";",
"break",
";",
"}",
"for",
"(",
"int",
"i",
"=",
"<NUM_LIT>",
";",
"i",
"<",
"image",
"->",
"e_shnum",
";",
"i",
"++",
")",
"{",
"if",
"(",
"sections",
"[",
"i",
"]",
".",
"sh_type",
"==",
"SHT_RELA",
")",
"for",
"(",
"size_t",
"offset",
"=",
"<NUM_LIT>",
";",
"offset",
"<",
"sections",
"[",
"i",
"]",
".",
"sh_size",
";",
"offset",
"+=",
"sections",
"[",
"i",
"]",
".",
"sh_entsize",
")",
"{",
"Elf64_Rela",
"*",
"reloc",
"=",
"(",
"Elf64_Rela",
"*",
")",
"(",
"(",
"char",
"*",
")",
"image",
"+",
"sections",
"[",
"i",
"]",
".",
"sh_offset",
"+",
"offset",
")",
";",
"Elf64_Sym",
"*",
"sym",
"=",
"(",
"dynsym",
"?",
"(",
"Elf64_Sym",
"*",
")",
"(",
"(",
"char",
"*",
")",
"image",
"+",
"dynsym",
"->",
"sh_offset",
"+",
"(",
"dynsym",
"->",
"sh_entsize",
"*",
"ELF64_R_SYM",
"(",
"reloc",
"->",
"r_info",
")",
")",
")",
":",
"NULL",
")",
";",
"int64_t",
"S",
"=",
"(",
"sym",
"?",
"sym",
"->",
"st_value",
":",
"<NUM_LIT>",
")",
";",
"int64_t",
"P",
"=",
"reloc",
"->",
"r_offset",
"+",
"load_offset",
";",
"int64_t",
"A",
"=",
"reloc",
"->",
"r_addend",
";",
"int64_t",
"B",
"=",
"load_offset",
";",
"int64_t",
"V",
",",
"size",
";",
"switch",
"(",
"ELF64_R_TYPE",
"(",
"reloc",
"->",
"r_info",
")",
")",
"{",
"case",
"R_AMDGPU_ABS32_LO",
":",
"V",
"=",
"(",
"S",
"+",
"A",
")",
"&",
"<NUM_LIT>",
";",
"size",
"=",
"<NUM_LIT>",
";",
"break",
";",
"case",
"R_AMDGPU_ABS32_HI",
":",
"V",
"=",
"(",
"S",
"+",
"A",
")",
">>",
"<NUM_LIT>",
";",
"size",
"=",
"<NUM_LIT>",
";",
"break",
";",
"case",
"R_AMDGPU_ABS64",
":",
"V",
"=",
"S",
"+",
"A",
";",
"size",
"=",
"<NUM_LIT>",
";",
"break",
";",
"case",
"R_AMDGPU_REL32",
":",
"V",
"=",
"S",
"+",
"A",
"-",
"P",
";",
"size",
"=",
"<NUM_LIT>",
";",
"break",
";",
"case",
"R_AMDGPU_REL64",
":",
"V",
"=",
"S",
"+",
"A",
";",
"size",
"=",
"<NUM_LIT>",
";",
"break",
";",
"case",
"R_AMDGPU_ABS32",
":",
"V",
"=",
"S",
"+",
"A",
";",
"size",
"=",
"<NUM_LIT>",
";",
"break",
";",
"case",
"R_AMDGPU_REL32_LO",
":",
"V",
"=",
"(",
"S",
"+",
"A",
"-",
"P",
")",
"&",
"<NUM_LIT>",
";",
"size",
"=",
"<NUM_LIT>",
";",
"break",
";",
"case",
"R_AMDGPU_REL32_HI",
":",
"V",
"=",
"(",
"S",
"+",
"A",
"-",
"P",
")",
">>",
"<NUM_LIT>",
";",
"size",
"=",
"<NUM_LIT>",
";",
"break",
";",
"case",
"R_AMDGPU_RELATIVE64",
":",
"V",
"=",
"B",
"+",
"A",
";",
"size",
"=",
"<NUM_LIT>",
";",
"break",
";",
"default",
":",
"fprintf",
"(",
"stderr",
",",
"<STR_LIT>",
"Error: unsupported relocation type.\\n",
"<STR_LIT>",
")",
";",
"exit",
"(",
"<NUM_LIT>",
")",
";",
"}",
"XHSA",
"(",
"hsa_fns",
".",
"hsa_memory_copy_fn",
"(",
"(",
"void",
"*",
")",
"P",
",",
"&",
"V",
",",
"size",
")",
",",
"<STR_LIT>",
"Fix up relocation",
"<STR_LIT>",
")",
";",
"}",
"}",
"}"
]
| [
"Read",
"a",
"HSA",
"Code",
"Object",
"(",
"HSACO",
")",
"from",
"file",
",",
"and",
"load",
"it",
"into",
"the",
"device",
"."
]
|
GCC | aarch64 | CPP | stmt_completion | CPU | 7,761 | [
")",
"{"
]
| [
"vqshlq_n_u32",
"(",
"uint32x4_t",
"_",
"_",
"a",
",",
"const",
"int",
"_",
"_",
"b"
]
|
GCC | tilegx | MD | stmt_completion | VLIW | 7,762 | [
"]",
")"
]
| [
"(",
"define_insn",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"truncate",
":",
"SI",
"(",
"unspec",
":",
"DI",
"[",
"(",
"match_operand",
":",
"DI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"DI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
"UNSPEC_INSN_V2SADU",
")",
")",
")",
"]",
"<STR_LIT>",
"<STR_LIT>",
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")"
]
|
GCC | arm | CPP | stmt_completion | CPU | 7,763 | [
"(",
"fndecl",
")",
")",
";"
]
| [
"fndecl",
"=",
"*",
"node",
";",
"if",
"(",
"!",
"TREE_PUBLIC",
"(",
"fndecl",
")",
")",
"{",
"warning",
"(",
"OPT_Wattributes",
",",
"<STR_LIT>",
"%qE attribute has no effect on functions ",
"<STR_LIT>",
"<STR_LIT>",
"with static linkage",
"<STR_LIT>",
",",
"name",
")",
";",
"*",
"no_add_attrs",
"=",
"true",
";",
"return",
"NULL_TREE",
";",
"}",
"*",
"no_add_attrs",
"|=",
"cmse_func_args_or_return_in_stack",
"(",
"fndecl",
",",
"name",
",",
"TREE_TYPE"
]
|
LLVM | AMDGPU | CPP | next_suggestion | GPU | 7,764 | [
"}"
]
| [
"SDValue",
"Extract",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"SRL",
",",
"SL",
",",
"MVT",
"::",
"i32",
",",
"Load",
",",
"ShiftAmt",
")",
";",
"SDValue",
"ArgVal",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"TRUNCATE",
",",
"SL",
",",
"IntVT",
",",
"Extract",
")",
";",
"ArgVal",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"BITCAST",
",",
"SL",
",",
"MemVT",
",",
"ArgVal",
")",
";",
"ArgVal",
"=",
"convertArgType",
"(",
"DAG",
",",
"VT",
",",
"MemVT",
",",
"SL",
",",
"ArgVal",
",",
"Signed",
",",
"Arg",
")",
";",
"return",
"DAG",
".",
"getMergeValues",
"(",
"{",
"ArgVal",
",",
"Load",
".",
"getValue",
"(",
"<NUM_LIT>",
")",
"}",
",",
"SL",
")",
";",
"}",
"SDValue",
"Ptr",
"=",
"lowerKernArgParameterPtr",
"(",
"DAG",
",",
"SL",
",",
"Chain",
",",
"Offset",
")",
";",
"SDValue",
"Load",
"=",
"DAG",
".",
"getLoad",
"(",
"MemVT",
",",
"SL",
",",
"Chain",
",",
"Ptr",
",",
"PtrInfo",
",",
"Alignment",
",",
"MachineMemOperand",
"::",
"MODereferenceable",
"|",
"MachineMemOperand",
"::",
"MOInvariant",
")",
";",
"SDValue",
"Val",
"=",
"convertArgType",
"(",
"DAG",
",",
"VT",
",",
"MemVT",
",",
"SL",
",",
"Load",
",",
"Signed",
",",
"Arg",
")",
";",
"return",
"DAG",
".",
"getMergeValues",
"(",
"{",
"Val",
",",
"Load",
".",
"getValue",
"(",
"<NUM_LIT>",
")",
"}",
",",
"SL",
")",
";"
]
|
LLVM | ARM | CPP | next_suggestion | CPU | 7,765 | [
"else",
"if",
"(",
"OpTy",
"->",
"isDoubleTy",
"(",
")",
"&&",
"Subtarget",
"->",
"hasFP64",
"(",
")",
")",
"Opc",
"=",
"isSigned",
"?",
"ARM",
"::",
"VTOSIZD",
":",
"ARM",
"::",
"VTOUIZD",
";"
]
| [
"if",
"(",
"Op",
"==",
"<NUM_LIT>",
")",
"return",
"false",
";",
"unsigned",
"Opc",
";",
"Type",
"*",
"OpTy",
"=",
"I",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
"->",
"getType",
"(",
")",
";",
"if",
"(",
"OpTy",
"->",
"isFloatTy",
"(",
")",
")",
"Opc",
"=",
"isSigned",
"?",
"ARM",
"::",
"VTOSIZS",
":",
"ARM",
"::",
"VTOUIZS",
";"
]
|
LLVM | Hexagon | TD | next_suggestion | DSP | 7,766 | [
"let",
"cofRelax2",
"=",
"<NUM_LIT>",
";"
]
| [
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"isPredicated",
"=",
"<NUM_LIT>",
";",
"let",
"isPredicatedFalse",
"=",
"<NUM_LIT>",
";",
"let",
"isTerminator",
"=",
"<NUM_LIT>",
";",
"let",
"isBranch",
"=",
"<NUM_LIT>",
";",
"let",
"isPredicatedNew",
"=",
"<NUM_LIT>",
";",
"let",
"cofRelax1",
"=",
"<NUM_LIT>",
";"
]
|
LLVM | Hexagon | TD | next_suggestion | DSP | 7,767 | [
"let",
"Constraints",
"=",
"<STR_LIT>",
";"
]
| [
"let",
"opNewValue",
"=",
"<NUM_LIT>",
";",
"let",
"addrMode",
"=",
"PostInc",
";",
"let",
"accessSize",
"=",
"WordAccess",
";",
"let",
"isPredicatedNew",
"=",
"<NUM_LIT>",
";",
"let",
"mayLoad",
"=",
"<NUM_LIT>",
";",
"let",
"BaseOpcode",
"=",
"<STR_LIT>",
";"
]
|
LLVM | Mips | CPP | next_suggestion | CPU | 7,768 | [
"CallInst",
"::",
"Create",
"(",
"F",
",",
"Params",
",",
"<STR_LIT>",
"<STR_LIT>",
",",
"&",
"Inst",
")",
";"
]
| [
"FPReturnVariant",
"RV",
"=",
"whichFPReturnVariant",
"(",
"T",
")",
";",
"if",
"(",
"RV",
"==",
"NoFPRet",
")",
"continue",
";",
"static",
"const",
"char",
"*",
"Helper",
"[",
"NoFPRet",
"]",
"=",
"{",
"<STR_LIT>",
"__mips16_ret_sf",
"<STR_LIT>",
",",
"<STR_LIT>",
"__mips16_ret_df",
"<STR_LIT>",
",",
"<STR_LIT>",
"__mips16_ret_sc",
"<STR_LIT>",
",",
"<STR_LIT>",
"__mips16_ret_dc",
"<STR_LIT>",
"}",
";",
"const",
"char",
"*",
"Name",
"=",
"Helper",
"[",
"RV",
"]",
";",
"AttributeSet",
"A",
";",
"Value",
"*",
"Params",
"[",
"]",
"=",
"{",
"RVal",
"}",
";",
"Modified",
"=",
"true",
";",
"A",
"=",
"A",
".",
"addAttribute",
"(",
"C",
",",
"AttributeSet",
"::",
"FunctionIndex",
",",
"<STR_LIT>",
"__Mips16RetHelper",
"<STR_LIT>",
")",
";",
"A",
"=",
"A",
".",
"addAttribute",
"(",
"C",
",",
"AttributeSet",
"::",
"FunctionIndex",
",",
"Attribute",
"::",
"ReadNone",
")",
";",
"A",
"=",
"A",
".",
"addAttribute",
"(",
"C",
",",
"AttributeSet",
"::",
"FunctionIndex",
",",
"Attribute",
"::",
"NoInline",
")",
";",
"Value",
"*",
"F",
"=",
"(",
"M",
"->",
"getOrInsertFunction",
"(",
"Name",
",",
"A",
",",
"MyVoid",
",",
"T",
",",
"nullptr",
")",
")",
";"
]
|
LLVM | ARM64 | TD | next_suggestion | CPU | 7,769 | [
"}"
]
| [
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"systemreg",
";"
]
|
LLVM | AArch64 | CPP | stmt_completion | CPU | 7,770 | [
"(",
"<NUM_LIT>",
")",
";"
]
| [
"case",
"TargetTransformInfo",
"::",
"RGK_FixedWidthVector",
":",
"if",
"(",
"ST",
"->",
"useSVEForFixedLengthVectors",
"(",
")",
"&&",
"(",
"ST",
"->",
"isSVEAvailable",
"(",
")",
"||",
"EnableFixedwidthAutovecInStreamingMode",
")",
")",
"return",
"TypeSize",
"::",
"getFixed",
"(",
"std",
"::",
"max",
"(",
"ST",
"->",
"getMinSVEVectorSizeInBits",
"(",
")",
",",
"<NUM_LIT>",
"u",
")",
")",
";",
"else",
"if",
"(",
"ST",
"->",
"isNeonAvailable",
"(",
")",
")",
"return",
"TypeSize",
"::",
"getFixed"
]
|
LLVM | AMDGPU | CPP | next_suggestion | GPU | 7,771 | [
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":"
]
| [
"RC",
"=",
"CurDAG",
"->",
"getTargetConstant",
"(",
"AMDGPU",
"::",
"SReg_64RegClassID",
",",
"DL",
",",
"MVT",
"::",
"i32",
")",
";",
"SubReg0",
"=",
"CurDAG",
"->",
"getTargetConstant",
"(",
"AMDGPU",
"::",
"sub0",
",",
"DL",
",",
"MVT",
"::",
"i32",
")",
";",
"SubReg1",
"=",
"CurDAG",
"->",
"getTargetConstant",
"(",
"AMDGPU",
"::",
"sub1",
",",
"DL",
",",
"MVT",
"::",
"i32",
")",
";",
"}",
"else",
"{",
"llvm_unreachable",
"(",
"<STR_LIT>",
"Unhandled value type for BUILD_PAIR",
"<STR_LIT>",
")",
";",
"}",
"const",
"SDValue",
"Ops",
"[",
"]",
"=",
"{",
"RC",
",",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"SubReg0",
",",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"SubReg1",
"}",
";",
"ReplaceNode",
"(",
"N",
",",
"CurDAG",
"->",
"getMachineNode",
"(",
"TargetOpcode",
"::",
"REG_SEQUENCE",
",",
"DL",
",",
"N",
"->",
"getValueType",
"(",
"<NUM_LIT>",
")",
",",
"Ops",
")",
")",
";",
"return",
";",
"}",
"case",
"ISD",
"::",
"Constant",
":",
"case",
"ISD",
"::",
"ConstantFP",
":",
"{",
"if",
"(",
"Subtarget",
"->",
"getGeneration",
"(",
")",
"<",
"AMDGPUSubtarget",
"::",
"SOUTHERN_ISLANDS",
"||",
"N",
"->",
"getValueType",
"(",
"<NUM_LIT>",
")",
".",
"getSizeInBits",
"(",
")",
"!=",
"<NUM_LIT>",
"||",
"isInlineImmediate",
"(",
"N",
")",
")",
"break",
";",
"uint64_t",
"Imm",
";",
"if",
"(",
"ConstantFPSDNode",
"*",
"FP",
"=",
"dyn_cast",
"<",
"ConstantFPSDNode",
">",
"(",
"N",
")",
")",
"Imm",
"=",
"FP",
"->",
"getValueAPF",
"(",
")",
".",
"bitcastToAPInt",
"(",
")",
".",
"getZExtValue",
"(",
")",
";",
"else",
"{",
"ConstantSDNode",
"*",
"C",
"=",
"cast",
"<",
"ConstantSDNode",
">",
"(",
"N",
")",
";",
"Imm",
"=",
"C",
"->",
"getZExtValue",
"(",
")",
";",
"}",
"SDLoc",
"DL",
"(",
"N",
")",
";",
"SDNode",
"*",
"Lo",
"=",
"CurDAG",
"->",
"getMachineNode",
"(",
"AMDGPU",
"::",
"S_MOV_B32",
",",
"DL",
",",
"MVT",
"::",
"i32",
",",
"CurDAG",
"->",
"getConstant",
"(",
"Imm",
"&",
"<NUM_LIT>",
",",
"DL",
",",
"MVT",
"::",
"i32",
")",
")",
";",
"SDNode",
"*",
"Hi",
"=",
"CurDAG",
"->",
"getMachineNode",
"(",
"AMDGPU",
"::",
"S_MOV_B32",
",",
"DL",
",",
"MVT",
"::",
"i32",
",",
"CurDAG",
"->",
"getConstant",
"(",
"Imm",
">>",
"<NUM_LIT>",
",",
"DL",
",",
"MVT",
"::",
"i32",
")",
")",
";",
"const",
"SDValue",
"Ops",
"[",
"]",
"=",
"{",
"CurDAG",
"->",
"getTargetConstant",
"(",
"AMDGPU",
"::",
"SReg_64RegClassID",
",",
"DL",
",",
"MVT",
"::",
"i32",
")",
",",
"SDValue",
"(",
"Lo",
",",
"<NUM_LIT>",
")",
",",
"CurDAG",
"->",
"getTargetConstant",
"(",
"AMDGPU",
"::",
"sub0",
",",
"DL",
",",
"MVT",
"::",
"i32",
")",
",",
"SDValue",
"(",
"Hi",
",",
"<NUM_LIT>",
")",
",",
"CurDAG",
"->",
"getTargetConstant",
"(",
"AMDGPU",
"::",
"sub1",
",",
"DL",
",",
"MVT",
"::",
"i32",
")",
"}",
";",
"ReplaceNode",
"(",
"N",
",",
"CurDAG",
"->",
"getMachineNode",
"(",
"TargetOpcode",
"::",
"REG_SEQUENCE",
",",
"DL",
",",
"N",
"->",
"getValueType",
"(",
"<NUM_LIT>",
")",
",",
"Ops",
")",
")",
";",
"return",
";",
"}",
"case",
"ISD",
"::",
"LOAD",
":",
"case",
"ISD",
"::",
"STORE",
":",
"{",
"N",
"=",
"glueCopyToM0",
"(",
"N",
")",
";",
"break",
";",
"}",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"{",
"if",
"(",
"Subtarget",
"->",
"getGeneration",
"(",
")",
"<",
"AMDGPUSubtarget",
"::",
"SOUTHERN_ISLANDS",
")",
"break",
";",
"ConstantSDNode",
"*",
"Offset",
"=",
"dyn_cast",
"<",
"ConstantSDNode",
">",
"(",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
";",
"if",
"(",
"!",
"Offset",
")",
"break",
";",
"ConstantSDNode",
"*",
"Width",
"=",
"dyn_cast",
"<",
"ConstantSDNode",
">",
"(",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
";",
"if",
"(",
"!",
"Width",
")",
"break",
";",
"bool",
"Signed",
"=",
"Opc",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"uint32_t",
"OffsetVal",
"=",
"Offset",
"->",
"getZExtValue",
"(",
")",
";",
"uint32_t",
"WidthVal",
"=",
"Width",
"->",
"getZExtValue",
"(",
")",
";",
"ReplaceNode",
"(",
"N",
",",
"getS_BFE",
"(",
"Signed",
"?",
"AMDGPU",
"::",
"S_BFE_I32",
":",
"AMDGPU",
"::",
"S_BFE_U32",
",",
"SDLoc",
"(",
"N",
")",
",",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"OffsetVal",
",",
"WidthVal",
")",
")",
";",
"return",
";",
"}",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"{",
"SelectDIV_SCALE",
"(",
"N",
")",
";",
"return",
";",
"}",
"case",
"ISD",
"::",
"CopyToReg",
":",
"{",
"const",
"SITargetLowering",
"&",
"Lowering",
"=",
"*",
"static_cast",
"<",
"const",
"SITargetLowering",
"*",
">",
"(",
"getTargetLowering",
"(",
")",
")",
";",
"Lowering",
".",
"legalizeTargetIndependentNode",
"(",
"N",
",",
"*",
"CurDAG",
")",
";",
"break",
";",
"}",
"case",
"ISD",
"::",
"AND",
":",
"case",
"ISD",
"::",
"SRL",
":",
"case",
"ISD",
"::",
"SRA",
":",
"case",
"ISD",
"::",
"SIGN_EXTEND_INREG",
":",
"if",
"(",
"N",
"->",
"getValueType",
"(",
"<NUM_LIT>",
")",
"!=",
"MVT",
"::",
"i32",
"||",
"Subtarget",
"->",
"getGeneration",
"(",
")",
"<",
"AMDGPUSubtarget",
"::",
"SOUTHERN_ISLANDS",
")",
"break",
";",
"SelectS_BFE",
"(",
"N",
")",
";",
"return",
";",
"case",
"ISD",
"::",
"BRCOND",
":",
"SelectBRCOND",
"(",
"N",
")",
";",
"return",
";"
]
|
GCC | fr30 | MD | next_suggestion | DSP | 7,772 | [
")"
]
| [
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
"(",
"clobber",
"(",
"reg",
":",
"CC",
"<NUM_LIT>",
")",
")",
"]",
"<STR_LIT>",
"<STR_LIT>"
]
|
GCC | i386 | MD | stmt_completion | CPU | 7,773 | [
"<STR_LIT>",
"<STR_LIT>",
")"
]
| [
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
"<STR_LIT>",
")",
"(",
"define_insn_reservation",
"<STR_LIT>",
"<NUM_LIT>",
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
"<STR_LIT>",
")",
"(",
"define_insn_reservation",
"<STR_LIT>",
"<NUM_LIT>",
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
"<STR_LIT>",
")",
"(",
"define_insn_reservation",
"<STR_LIT>",
"<NUM_LIT>",
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
"<STR_LIT>",
")",
"(",
"define_insn_reservation",
"<STR_LIT>",
"<NUM_LIT>",
"(",
"and",
"(",
"eq_attr"
]
|
LLVM | AArch64 | CPP | next_suggestion | CPU | 7,774 | [
"if",
"(",
"!",
"AFI",
"||",
"AFI",
"->",
"hasRedZone",
"(",
")",
".",
"value_or",
"(",
"true",
")",
")",
"report_fatal_error",
"(",
"<STR_LIT>",
"Unable to insert indirect branch inside function that has red zone",
"<STR_LIT>",
")",
";"
]
| [
"BuildMI",
"(",
"MBB",
",",
"MBB",
".",
"end",
"(",
")",
",",
"DL",
",",
"get",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
",",
"Reg",
")",
".",
"addReg",
"(",
"Reg",
")",
".",
"addSym",
"(",
"DestBB",
".",
"getSymbol",
"(",
")",
",",
"<STR_LIT>",
"::",
"<STR_LIT>",
"|",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
".",
"addImm",
"(",
"<NUM_LIT>",
")",
";",
"BuildMI",
"(",
"MBB",
",",
"MBB",
".",
"end",
"(",
")",
",",
"DL",
",",
"get",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
")",
".",
"addReg",
"(",
"Reg",
")",
";",
"}",
";",
"RS",
"->",
"enterBasicBlockEnd",
"(",
"MBB",
")",
";",
"constexpr",
"Register",
"Reg",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"if",
"(",
"!",
"RS",
"->",
"isRegUsed",
"(",
"Reg",
")",
")",
"{",
"insertUnconditionalBranch",
"(",
"MBB",
",",
"&",
"NewDestBB",
",",
"DL",
")",
";",
"RS",
"->",
"setRegUsed",
"(",
"Reg",
")",
";",
"return",
";",
"}",
"Register",
"Scavenged",
"=",
"RS",
"->",
"FindUnusedReg",
"(",
"&",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
";",
"if",
"(",
"Scavenged",
"!=",
"<STR_LIT>",
"::",
"<STR_LIT>",
"&&",
"MBB",
".",
"getSectionID",
"(",
")",
"==",
"MBBSectionID",
"::",
"ColdSectionID",
")",
"{",
"buildIndirectBranch",
"(",
"Scavenged",
",",
"NewDestBB",
")",
";",
"RS",
"->",
"setRegUsed",
"(",
"Scavenged",
")",
";",
"return",
";",
"}",
"AArch64FunctionInfo",
"*",
"AFI",
"=",
"MBB",
".",
"getParent",
"(",
")",
"->",
"getInfo",
"<",
"AArch64FunctionInfo",
">",
"(",
")",
";"
]
|
LLVM | AArch64 | TD | next_suggestion | CPU | 7,775 | [
"}",
"]",
">",
"{",
"let",
"ParserMatchClass",
"=",
"Imm0_7Operand",
";"
]
| [
"def",
"imm32_0_7",
":",
"Operand",
"<",
"i32",
">",
",",
"TImmLeaf",
"<",
"i32",
",",
"[",
"{",
"return",
"(",
"(",
"uint32_t",
")",
"Imm",
")",
"<",
"<NUM_LIT>",
";"
]
|
GCC | rs6000 | MD | next_suggestion | CPU | 7,776 | [
"<STR_LIT>"
]
| [
"(",
"define_insn",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"V4SF",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"unspec",
":",
"V4SF",
"[",
"(",
"match_operand",
":",
"V2DI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
"UNSPEC_VSX_CVUXDSP",
")",
")",
"]"
]
|
GCC | m68k | MD | stmt_completion | MPU | 7,777 | [
")",
"-",
"<NUM_LIT>",
")"
]
| [
"[",
"(",
"set",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"match_dup",
"<NUM_LIT>",
")",
")",
"(",
"set",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"lshiftrt",
":",
"SI",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"match_dup",
"<NUM_LIT>",
")",
")",
")",
"(",
"set",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"match_dup",
"<NUM_LIT>",
")",
")",
"(",
"set",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
")",
"]",
"{",
"operands",
"[",
"<NUM_LIT>",
"]",
"=",
"GEN_INT",
"(",
"INTVAL",
"(",
"operands",
"[",
"<NUM_LIT>",
"]"
]
|
LLVM | AArch64 | CPP | next_suggestion | CPU | 7,778 | [
"for",
"(",
"auto",
"&",
"Opnd",
":",
"MI",
"->",
"uses",
"(",
")",
")",
"{"
]
| [
"if",
"(",
"TLI",
".",
"supportSwiftError",
"(",
")",
")",
"{",
"if",
"(",
"const",
"Argument",
"*",
"Arg",
"=",
"dyn_cast",
"<",
"Argument",
">",
"(",
"SV",
")",
")",
"{",
"if",
"(",
"Arg",
"->",
"hasSwiftErrorAttr",
"(",
")",
")",
"return",
"false",
";",
"}",
"if",
"(",
"const",
"AllocaInst",
"*",
"Alloca",
"=",
"dyn_cast",
"<",
"AllocaInst",
">",
"(",
"SV",
")",
")",
"{",
"if",
"(",
"Alloca",
"->",
"isSwiftError",
"(",
")",
")",
"return",
"false",
";",
"}",
"}",
"Address",
"Addr",
";",
"if",
"(",
"!",
"computeAddress",
"(",
"I",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"Addr",
",",
"I",
"->",
"getType",
"(",
")",
")",
")",
"return",
"false",
";",
"bool",
"WantZExt",
"=",
"true",
";",
"MVT",
"RetVT",
"=",
"VT",
";",
"const",
"Value",
"*",
"IntExtVal",
"=",
"nullptr",
";",
"if",
"(",
"I",
"->",
"hasOneUse",
"(",
")",
")",
"{",
"if",
"(",
"const",
"auto",
"*",
"ZE",
"=",
"dyn_cast",
"<",
"ZExtInst",
">",
"(",
"I",
"->",
"use_begin",
"(",
")",
"->",
"getUser",
"(",
")",
")",
")",
"{",
"if",
"(",
"isTypeSupported",
"(",
"ZE",
"->",
"getType",
"(",
")",
",",
"RetVT",
")",
")",
"IntExtVal",
"=",
"ZE",
";",
"else",
"RetVT",
"=",
"VT",
";",
"}",
"else",
"if",
"(",
"const",
"auto",
"*",
"SE",
"=",
"dyn_cast",
"<",
"SExtInst",
">",
"(",
"I",
"->",
"use_begin",
"(",
")",
"->",
"getUser",
"(",
")",
")",
")",
"{",
"if",
"(",
"isTypeSupported",
"(",
"SE",
"->",
"getType",
"(",
")",
",",
"RetVT",
")",
")",
"IntExtVal",
"=",
"SE",
";",
"else",
"RetVT",
"=",
"VT",
";",
"WantZExt",
"=",
"false",
";",
"}",
"}",
"unsigned",
"ResultReg",
"=",
"emitLoad",
"(",
"VT",
",",
"RetVT",
",",
"Addr",
",",
"WantZExt",
",",
"createMachineMemOperandFor",
"(",
"I",
")",
")",
";",
"if",
"(",
"!",
"ResultReg",
")",
"return",
"false",
";",
"if",
"(",
"IntExtVal",
")",
"{",
"Register",
"Reg",
"=",
"lookUpRegForValue",
"(",
"IntExtVal",
")",
";",
"auto",
"*",
"MI",
"=",
"MRI",
".",
"getUniqueVRegDef",
"(",
"Reg",
")",
";",
"if",
"(",
"!",
"MI",
")",
"{",
"if",
"(",
"RetVT",
"==",
"MVT",
"::",
"i64",
"&&",
"VT",
"<=",
"MVT",
"::",
"i32",
")",
"{",
"if",
"(",
"WantZExt",
")",
"{",
"MachineBasicBlock",
"::",
"iterator",
"I",
"(",
"std",
"::",
"prev",
"(",
"FuncInfo",
".",
"InsertPt",
")",
")",
";",
"ResultReg",
"=",
"std",
"::",
"prev",
"(",
"I",
")",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
";",
"removeDeadCode",
"(",
"I",
",",
"std",
"::",
"next",
"(",
"I",
")",
")",
";",
"}",
"else",
"ResultReg",
"=",
"fastEmitInst_extractsubreg",
"(",
"MVT",
"::",
"i32",
",",
"ResultReg",
",",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
";",
"}",
"updateValueMap",
"(",
"I",
",",
"ResultReg",
")",
";",
"return",
"true",
";",
"}",
"while",
"(",
"MI",
")",
"{",
"Reg",
"=",
"<NUM_LIT>",
";"
]
|
GCC | powerpcspe | CPP | stmt_completion | CPU | 7,779 | [
"<STR_LIT>",
",",
"attr_id",
")",
";"
]
| [
"return",
"is_attribute_p",
"(",
"<STR_LIT>",
"altivec"
]
|
GCC | i386 | MD | stmt_completion | CPU | 7,780 | [
")",
"]",
")"
]
| [
"(",
"define_mode_attr",
"SDOT_PMADD_SUF",
"[",
"(",
"V32HI",
"<STR_LIT>",
")",
"(",
"V16HI",
"<STR_LIT>",
")",
"(",
"V8HI",
"<STR_LIT>"
]
|
LLVM | ARM | CPP | stmt_completion | CPU | 7,781 | [
")",
";"
]
| [
"assert",
"(",
"ValSize",
"<=",
"<NUM_LIT>",
"&&",
"<STR_LIT>",
"Unsupported value size",
"<STR_LIT>",
")",
";",
"assert",
"(",
"LocSize",
"<=",
"<NUM_LIT>",
"&&",
"<STR_LIT>",
"Unsupported location size",
"<STR_LIT>",
")",
";",
"markPhysRegUsed",
"(",
"PhysReg",
")",
";",
"if",
"(",
"ValSize",
"==",
"LocSize",
")",
"{",
"MIRBuilder",
".",
"buildCopy",
"(",
"ValVReg",
",",
"PhysReg",
")",
";",
"}",
"else",
"{",
"assert",
"(",
"ValSize",
"<",
"LocSize",
"&&",
"<STR_LIT>",
"Extensions not supported",
"<STR_LIT>",
")",
";",
"auto",
"PhysRegToVReg",
"=",
"MRI",
".",
"createGenericVirtualRegister",
"(",
"LLT",
"::",
"scalar",
"(",
"LocSize",
")",
")",
";",
"MIRBuilder",
".",
"buildCopy",
"(",
"PhysRegToVReg",
",",
"PhysReg"
]
|
LLVM | VE | TD | next_suggestion | CPU | 7,782 | [
"}"
]
| [
"def",
"VEMEMziiAsmOperand",
":",
"AsmOperandClass",
"{",
"let",
"Name",
"=",
"<STR_LIT>",
";",
"let",
"ParserMethod",
"=",
"<STR_LIT>",
";"
]
|
LLVM | AArch64 | CPP | code_generation | CPU | 7,783 | [
"const",
"RegisterBank",
"&",
"AArch64RegisterBankInfo",
"::",
"getRegBankFromRegClass",
"(",
"const",
"TargetRegisterClass",
"&",
"RC",
")",
"const",
"{",
"switch",
"(",
"RC",
".",
"getID",
"(",
")",
")",
"{",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"return",
"getRegBank",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
";",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"return",
"getRegBank",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
";",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"return",
"getRegBank",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
";",
"default",
":",
"llvm_unreachable",
"(",
"<STR_LIT>",
"Register class not supported",
"<STR_LIT>",
")",
";",
"}",
"}"
]
| [
"Get",
"a",
"register",
"bank",
"that",
"covers",
"RC",
"."
]
|
GCC | rs6000 | CPP | stmt_completion | CPU | 7,784 | [
"new",
"_",
"optimize",
";"
]
| [
"if",
"(",
"func_optimize",
"&&",
"func_optimize",
"!=",
"old_optimize",
")",
"cl_optimization_restore",
"(",
"&",
"global_options",
",",
"TREE_OPTIMIZATION",
"(",
"func_optimize",
")",
")",
";",
"cl_target_option_save",
"(",
"&",
"cur_target",
",",
"&",
"global_options",
")",
";",
"rs6000_cpu_index",
"=",
"rs6000_tune_index",
"=",
"-",
"<NUM_LIT>",
";",
"ret",
"=",
"rs6000_inner_target_options",
"(",
"args",
",",
"true",
")",
";",
"if",
"(",
"ret",
")",
"{",
"ret",
"=",
"rs6000_option_override_internal",
"(",
"false",
")",
";",
"new",
"_",
"target",
"=",
"build_target_option_node",
"(",
"&",
"global_options",
")",
";",
"}",
"else",
"new",
"_",
"target",
"=",
"NULL",
";",
"new",
"_",
"optimize",
"=",
"build_optimization_node",
"(",
"&",
"global_options",
")",
";",
"if",
"(",
"!",
"new",
"_",
"target",
")",
"ret",
"=",
"false",
";",
"else",
"if",
"(",
"fndecl",
")",
"{",
"DECL_FUNCTION_SPECIFIC_TARGET",
"(",
"fndecl",
")",
"=",
"new",
"_",
"target",
";",
"if",
"(",
"old_optimize",
"!=",
"new",
"_",
"optimize",
")",
"DECL_FUNCTION_SPECIFIC_OPTIMIZATION",
"(",
"fndecl",
")",
"="
]
|
LLVM | AArch64 | TD | stmt_completion | CPU | 7,785 | [
"<STR_LIT>",
";"
]
| [
"def",
"movimm64_shift",
":",
"Operand",
"<",
"i32",
">",
"{",
"let",
"PrintMethod",
"="
]
|
LLVM | ARM | CPP | stmt_completion | CPU | 7,786 | [
"(",
")",
";"
]
| [
"AU",
".",
"addRequired",
"<",
"MachineLoopInfoWrapperPass",
">"
]
|
GCC | rs6000 | MD | next_suggestion | CPU | 7,787 | [
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
")"
]
| [
"(",
"define_insn_reservation",
"<STR_LIT>",
"<NUM_LIT>",
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")"
]
|
LLVM | AMDGPU | CPP | program_repair | GPU | 7,788 | [
"<FIXS>",
"auto",
"ShiftAmt",
"=",
"MIRBuilder",
".",
"buildConstant",
"(",
"S32",
",",
"WidthM1",
"+",
"<NUM_LIT>",
")",
";",
"<FIXE>",
"<FIXS>",
".",
"addUse",
"(",
"ShiftAmt",
".",
"getReg",
"(",
"<NUM_LIT>",
")",
")",
";",
"<FIXE>"
]
| [
".",
"addImm",
"(",
"Encoding",
")",
";",
"MRI",
".",
"setType",
"(",
"GetReg",
",",
"S32",
")",
";",
"<BUGS>",
"MIRBuilder",
".",
"buildConstant",
"(",
"ShiftAmt",
",",
"WidthM1",
"+",
"<NUM_LIT>",
")",
";",
"<BUGE>",
"MIRBuilder",
".",
"buildInstr",
"(",
"TargetOpcode",
"::",
"G_SHL",
")",
".",
"addDef",
"(",
"ApertureReg",
")",
".",
"addUse",
"(",
"GetReg",
")",
"<BUGS>",
".",
"addUse",
"(",
"ShiftAmt",
")",
";",
"<BUGE>",
"return",
"ApertureReg",
";",
"}"
]
|
LLVM | AMDGPU | CPP | stmt_completion | GPU | 7,789 | [
"(",
")",
";"
]
| [
"void",
"AMDGPUAsmBackend",
"::",
"applyFixup",
"(",
"const",
"MCFixup",
"&",
"Fixup",
",",
"char",
"*",
"Data",
",",
"unsigned",
"DataSize",
",",
"uint64_t",
"Value",
",",
"bool",
"IsPCRel",
")",
"const",
"{",
"if",
"(",
"!",
"Value",
")",
"return",
";",
"MCFixupKindInfo",
"Info",
"=",
"getFixupKindInfo",
"(",
"Fixup",
".",
"getKind",
"(",
")",
")",
";",
"Value",
"<<=",
"Info",
".",
"TargetOffset",
";",
"unsigned",
"NumBytes",
"=",
"getFixupKindNumBytes",
"(",
"Fixup",
".",
"getKind",
"(",
")",
")",
";",
"uint32_t",
"Offset",
"=",
"Fixup",
".",
"getOffset"
]
|
GCC | i386 | MD | program_repair | CPU | 7,790 | [
"<FIXS>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"DI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"any_rotate",
":",
"DI",
"(",
"match_operand",
":",
"DI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"<FIXE>"
]
| [
"}",
")",
"(",
"define_insn_and_split",
"<STR_LIT>",
"<BUGS>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"DI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"any_rotate",
":",
"DI",
"(",
"match_operand",
":",
"DI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"<BUGE>",
"(",
"const_int",
"<NUM_LIT>",
")",
")",
")",
"]",
"<STR_LIT>",
"<STR_LIT>"
]
|
LLVM | AMDGPU | CPP | stmt_completion | GPU | 7,791 | [
"{"
]
| [
"bool",
"isVCSrc32",
"(",
")",
"const"
]
|
GCC | ia64 | CPP | program_repair | CPU | 7,792 | [
"<FIXS>",
"ia64_rtx_costs",
"(",
"rtx",
"x",
",",
"machine_mode",
"mode",
",",
"int",
"outer_code",
",",
"int",
"opno",
"ATTRIBUTE_UNUSED",
",",
"<FIXE>"
]
| [
"static",
"bool",
"<BUGS>",
"ia64_rtx_costs",
"(",
"rtx",
"x",
",",
"int",
"code",
",",
"int",
"outer_code",
",",
"int",
"opno",
"ATTRIBUTE_UNUSED",
",",
"<BUGE>",
"int",
"*",
"total",
",",
"bool",
"speed",
"ATTRIBUTE_UNUSED",
")",
"{",
"switch",
"(",
"code",
")",
"{",
"case",
"CONST_INT",
":"
]
|
LLVM | X86 | CPP | stmt_completion | CPU | 7,793 | [
"<NUM_LIT>",
",",
"X86",
"::",
"MaxShuffleCombineDepth",
",",
"false",
",",
"true",
",",
"true",
",",
"DAG",
",",
"Subtarget",
")",
";"
]
| [
"static",
"SDValue",
"combineX86ShufflesRecursively",
"(",
"SDValue",
"Op",
",",
"SelectionDAG",
"&",
"DAG",
",",
"const",
"X86Subtarget",
"&",
"Subtarget",
")",
"{",
"return",
"combineX86ShufflesRecursively",
"(",
"{",
"Op",
"}",
",",
"<NUM_LIT>",
",",
"Op",
",",
"{",
"<NUM_LIT>",
"}",
",",
"{",
"}",
","
]
|
LLVM | X86 | CPP | stmt_completion | CPU | 7,794 | [
"EFLAGS",
".",
"getResNo",
"(",
")",
")",
";"
]
| [
"X86",
"::",
"CondCode",
"CC",
"=",
"X86",
"::",
"CondCode",
"(",
"N",
"->",
"getConstantOperandVal",
"(",
"<NUM_LIT>",
")",
")",
";",
"SDValue",
"EFLAGS",
"=",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"if",
"(",
"CC",
"==",
"X86",
"::",
"COND_A",
")",
"{",
"if",
"(",
"EFLAGS",
".",
"getOpcode",
"(",
")",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
"&&",
"EFLAGS",
".",
"hasOneUse",
"(",
")",
"&&",
"EFLAGS",
".",
"getValueType",
"(",
")",
".",
"isInteger",
"(",
")",
"&&",
"!",
"isa",
"<",
"ConstantSDNode",
">",
"(",
"EFLAGS",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
")",
"{",
"SDValue",
"NewSub",
"=",
"DAG",
".",
"getNode",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"SDLoc",
"(",
"EFLAGS",
")",
",",
"EFLAGS",
".",
"getNode",
"(",
")",
"->",
"getVTList",
"(",
")",
",",
"EFLAGS",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
",",
"EFLAGS",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
";",
"SDValue",
"NewEFLAGS",
"=",
"SDValue",
"(",
"NewSub",
".",
"getNode",
"(",
")",
","
]
|
GCC | aarch64 | CPP | stmt_completion | CPU | 7,795 | [
"_",
"b",
")",
";"
]
| [
"vqrshrnh_n_u16",
"(",
"uint16_t",
"_",
"_",
"a",
",",
"const",
"int",
"_",
"_",
"b",
")",
"{",
"return",
"_",
"_",
"builtin_aarch64_uqrshrn_nhi_uus",
"(",
"_",
"_",
"a",
",",
"_"
]
|
LLVM | VE | CPP | code_generation | CPU | 7,796 | [
"SDValue",
"VETargetLowering",
"::",
"LowerOperation",
"(",
"SDValue",
"Op",
",",
"SelectionDAG",
"&",
"DAG",
")",
"const",
"{",
"switch",
"(",
"Op",
".",
"getOpcode",
"(",
")",
")",
"{",
"default",
":",
"llvm_unreachable",
"(",
"<STR_LIT>",
"Should not custom lower this!",
"<STR_LIT>",
")",
";",
"case",
"ISD",
"::",
"ATOMIC_FENCE",
":",
"return",
"lowerATOMIC_FENCE",
"(",
"Op",
",",
"DAG",
")",
";",
"case",
"ISD",
"::",
"BlockAddress",
":",
"return",
"lowerBlockAddress",
"(",
"Op",
",",
"DAG",
")",
";",
"case",
"ISD",
"::",
"ConstantPool",
":",
"return",
"lowerConstantPool",
"(",
"Op",
",",
"DAG",
")",
";",
"case",
"ISD",
"::",
"DYNAMIC_STACKALLOC",
":",
"return",
"lowerDYNAMIC_STACKALLOC",
"(",
"Op",
",",
"DAG",
")",
";",
"case",
"ISD",
"::",
"GlobalAddress",
":",
"return",
"lowerGlobalAddress",
"(",
"Op",
",",
"DAG",
")",
";",
"case",
"ISD",
"::",
"GlobalTLSAddress",
":",
"return",
"lowerGlobalTLSAddress",
"(",
"Op",
",",
"DAG",
")",
";",
"case",
"ISD",
"::",
"LOAD",
":",
"return",
"lowerLOAD",
"(",
"Op",
",",
"DAG",
")",
";",
"case",
"ISD",
"::",
"STORE",
":",
"return",
"lowerSTORE",
"(",
"Op",
",",
"DAG",
")",
";",
"case",
"ISD",
"::",
"VASTART",
":",
"return",
"lowerVASTART",
"(",
"Op",
",",
"DAG",
")",
";",
"case",
"ISD",
"::",
"VAARG",
":",
"return",
"lowerVAARG",
"(",
"Op",
",",
"DAG",
")",
";",
"}",
"}"
]
| [
"LowerOperation",
"-",
"Provide",
"custom",
"lowering",
"hooks",
"for",
"some",
"operations",
"."
]
|
LLVM | TPC | TD | next_suggestion | Virtual ISA | 7,797 | [
"let",
"PredAddress",
"=",
"pred",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";"
]
| [
"bits",
"<",
"<NUM_LIT>",
">",
"pred",
";",
"let",
"Dest",
"=",
"dest",
";",
"let",
"SrcA",
"=",
"op1",
";",
"let",
"SrcB",
"=",
"op2",
";",
"let",
"OperandType",
"=",
"optype",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";",
"let",
"Switches",
"=",
"sw",
";",
"let",
"VectorPred",
"=",
"!",
"eq",
"(",
"!",
"cast",
"<",
"string",
">",
"(",
"Pred",
")",
",",
"<STR_LIT>",
")",
";"
]
|
LLVM | Mips | TD | stmt_completion | CPU | 7,798 | [
",",
"<NUM_LIT>",
">",
";"
]
| [
"class",
"FRCP_D_ENC",
":",
"MSA_2RF_FMT",
"<",
"<NUM_LIT>",
",",
"<NUM_LIT>"
]
|
LLVM | PowerPC | TD | stmt_completion | CPU | 7,799 | [
"(",
"COPY_TO_REGCLASS",
"$",
"A",
",",
"VRRC",
")",
">",
";"
]
| [
"def",
":",
"Pat",
"<",
"(",
"v16i8",
"(",
"bitconvert",
"v2f64",
":",
"$",
"A",
")",
")",
","
]
|
Subsets and Splits
No community queries yet
The top public SQL queries from the community will appear here once available.