docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
GCC	ia64	MD	stmt_completion	CPU	7,500	[ "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "BI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", "(", "pc", ")", "(", "return", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
GCC	m68k	MD	stmt_completion	MPU	7,501	[ ")", ")", ")", "]" ]	[ "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "call", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]
LLVM	M68k	CPP	code_generation	MPU	7,502	[ "bool", "M68kInstrInfo", "::", "ExpandMOVSZX_RR", "(", "MachineInstrBuilder", "&", "MIB", ",", "bool", "IsSigned", ",", "MVT", "MVTDst", ",", "MVT", "MVTSrc", ")", "const", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Expand ", "<STR_LIT>", "<<", "", "MIB", ".", "getInstr", "(", ")", "<<", "<STR_LIT>", " to ", "<STR_LIT>", ")", ";", "unsigned", "Move", ";", "if", "(", "MVTDst", "==", "MVT", "::", "i16", ")", "Move", "=", "M68k", "::", "MOV16rr", ";", "else", "Move", "=", "M68k", "::", "MOV32rr", ";", "Register", "Dst", "=", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Src", "=", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "Dst", "!=", "Src", "&&", "<STR_LIT>", "You cannot use the same Regs with MOVSX_RR", "<STR_LIT>", ")", ";", "const", "auto", "&", "TRI", "=", "getRegisterInfo", "(", ")", ";", "const", "auto", "", "RCDst", "=", "TRI", ".", "getMaximalPhysRegClass", "(", "Dst", ",", "MVTDst", ")", ";", "const", "auto", "", "RCSrc", "=", "TRI", ".", "getMaximalPhysRegClass", "(", "Src", ",", "MVTSrc", ")", ";", "assert", "(", "RCDst", "&&", "RCSrc", "&&", "<STR_LIT>", "Wrong use of MOVSX_RR", "<STR_LIT>", ")", ";", "assert", "(", "RCDst", "!=", "RCSrc", "&&", "<STR_LIT>", "You cannot use the same Reg Classes with MOVSX_RR", "<STR_LIT>", ")", ";", "unsigned", "SSrc", "=", "RI", ".", "getMatchingMegaReg", "(", "Src", ",", "RCDst", ")", ";", "assert", "(", "SSrc", "&&", "<STR_LIT>", "No viable MEGA register available", "<STR_LIT>", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "", "MIB", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MIB", "->", "getDebugLoc", "(", ")", ";", "if", "(", "Dst", "!=", "SSrc", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Move and ", "<STR_LIT>", "<<", "'", "\\n", "'", ")", ";", "BuildMI", "(", "MBB", ",", "MIB", ".", "getInstr", "(", ")", ",", "DL", ",", "get", "(", "Move", ")", ",", "Dst", ")", ".", "addReg", "(", "SSrc", ")", ";", "}", "if", "(", "IsSigned", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Sign Extend", "<STR_LIT>", "<<", "'", "\\n", "'", ")", ";", "AddSExt", "(", "MBB", ",", "MIB", ".", "getInstr", "(", ")", ",", "DL", ",", "Dst", ",", "MVTSrc", ",", "MVTDst", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Zero Extend", "<STR_LIT>", "<<", "'", "\\n", "'", ")", ";", "AddZExt", "(", "MBB", ",", "MIB", ".", "getInstr", "(", ")", ",", "DL", ",", "Dst", ",", "MVTSrc", ",", "MVTDst", ")", ";", "}", "MIB", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}" ]	[ "Move", "from", "register", "and", "extend", "." ]
LLVM	AArch64	CPP	next_suggestion	CPU	7,503	[ "Register", "ConstantReg", "=", "OffsetInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";" ]	[ "InstructionSelector", "::", "ComplexRendererFns", "AArch64InstructionSelector", "::", "selectAddrModeShiftedExtendXReg", "(", "MachineOperand", "&", "Root", ",", "unsigned", "SizeInBytes", ")", "const", "{", "if", "(", "!", "Root", ".", "isReg", "(", ")", ")", "return", "None", ";", "MachineRegisterInfo", "&", "MRI", "=", "Root", ".", "getParent", "(", ")", "->", "getMF", "(", ")", "->", "getRegInfo", "(", ")", ";", "int64_t", "LegalShiftVal", "=", "Log2_32", "(", "SizeInBytes", ")", ";", "if", "(", "LegalShiftVal", "==", "<NUM_LIT>", ")", "return", "None", ";", "MachineInstr", "", "Gep", "=", "getOpcodeDef", "(", "TargetOpcode", "::", "G_GEP", ",", "Root", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "if", "(", "!", "Gep", "\|\|", "!", "isWorthFoldingIntoExtendedReg", "(", "", "Gep", ",", "MRI", ")", ")", "return", "None", ";", "MachineInstr", "", "OffsetInst", "=", "getDefIgnoringCopies", "(", "Gep", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "if", "(", "!", "OffsetInst", ")", "return", "None", ";", "unsigned", "OffsetOpc", "=", "OffsetInst", "->", "getOpcode", "(", ")", ";", "if", "(", "OffsetOpc", "!=", "TargetOpcode", "::", "G_SHL", "&&", "OffsetOpc", "!=", "TargetOpcode", "::", "G_MUL", ")", "return", "None", ";", "if", "(", "!", "isWorthFoldingIntoExtendedReg", "(", "", "OffsetInst", ",", "MRI", ")", ")", "return", "None", ";", "Register", "OffsetReg", "=", "OffsetInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	7,504	[ "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=" ]
LLVM	Alpha	CPP	program_repair	MPU	7,505	[ "<FIXS>", "AlphaSubtarget", "::", "AlphaSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ")", "<FIXE>", "<FIXS>", "std", "::", "string", "CPUName", "=", "CPU", ";", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", "<STR_LIT>", "generic", "<STR_LIT>", ";", "<FIXE>", "<FIXS>", "ParseSubtargetFeatures", "(", "FS", ",", "CPUName", ")", ";", "<FIXE>" ]	[ "#", "include", "<STR_LIT>", "AlphaGenSubtarget.inc", "<STR_LIT>", "using", "namespace", "llvm", ";", "<BUGS>", "AlphaSubtarget", "::", "AlphaSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", "<BUGE>", ":", "HasCT", "(", "false", ")", "{", "<BUGS>", "std", "::", "string", "CPU", "=", "<STR_LIT>", "generic", "<STR_LIT>", ";", "<BUGE>", "<BUGS>", "ParseSubtargetFeatures", "(", "FS", ",", "CPU", ")", ";", "<BUGE>", "}" ]
GCC	ia64	CPP	stmt_completion	CPU	7,506	[ "ecount", "+", "<NUM_LIT>", ";" ]	[ "static", "inline", "void", "desc_epilogue", "(", "unw_word", "t", ",", "unw_word", "ecount", ",", "struct", "unw_state_record", "*", "sr", ")", "{", "sr", "->", "epilogue_start", "=", "sr", "->", "region_start", "+", "sr", "->", "region_len", "-", "<NUM_LIT>", "-", "t", ";", "sr", "->", "epilogue_count", "=" ]
GCC	gcn	MD	next_suggestion	GPU	7,507	[ "rtx", "insi2", "=", "gen_reg_rtx", "(", "<", "VnSI", ">", "mode", ")" ]	[ "(", "minmaxop", ":", "V_QIHI", "(", "match_operand", ":", "V_QIHI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V_QIHI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "V_QIHI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "enum", "{", "smin", ",", "umin", ",", "smax", ",", "umax", "}", "bool", "unsignedp", "=", "(", "<", "code", ">", "=", "=", "umax", "\|", "\|", "<", "code", ">", "=", "=", "umin", ")", "rtx", "insi1", "=", "gen_reg_rtx", "(", "<", "VnSI", ">", "mode", ")" ]
LLVM	AMDGPU	CPP	code_generation	GPU	7,508	[ "unsigned", "AMDGPUSubtarget", "::", "getOccupancyWithLocalMemSize", "(", "uint32_t", "Bytes", ",", "const", "Function", "&", "F", ")", "const", "{", "const", "unsigned", "MaxWorkGroupSize", "=", "getFlatWorkGroupSizes", "(", "F", ")", ".", "second", ";", "const", "unsigned", "MaxWorkGroupsPerCu", "=", "getMaxWorkGroupsPerCU", "(", "MaxWorkGroupSize", ")", ";", "if", "(", "!", "MaxWorkGroupsPerCu", ")", "return", "<NUM_LIT>", ";", "const", "unsigned", "WaveSize", "=", "getWavefrontSize", "(", ")", ";", "unsigned", "NumGroups", "=", "getLocalMemorySize", "(", ")", "/", "(", "Bytes", "?", "Bytes", ":", "<NUM_LIT>", "u", ")", ";", "if", "(", "NumGroups", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "NumGroups", "=", "std", "::", "min", "(", "MaxWorkGroupsPerCu", ",", "NumGroups", ")", ";", "const", "unsigned", "MaxGroupNumWaves", "=", "(", "MaxWorkGroupSize", "+", "WaveSize", "-", "<NUM_LIT>", ")", "/", "WaveSize", ";", "unsigned", "MaxWaves", "=", "NumGroups", "*", "MaxGroupNumWaves", ";", "MaxWaves", "=", "std", "::", "min", "(", "MaxWaves", ",", "getMaxWavesPerEU", "(", ")", ")", ";", "assert", "(", "MaxWaves", ">", "<NUM_LIT>", "&&", "MaxWaves", "<=", "getMaxWavesPerEU", "(", ")", "&&", "<STR_LIT>", "computed invalid occupancy", "<STR_LIT>", ")", ";", "return", "MaxWaves", ";", "}" ]	[ "Inverse", "of", "getMaxLocalMemWithWaveCount", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	7,509	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_vminub", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_ea23e4", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	next_suggestion	CPU	7,510	[ "return", "TARGET_64BIT", ";" ]	[ "return", "true", ";", "case", "E_QImode", ":", "return", "TARGET_64BIT", "\|\|", "!", "TARGET_PARTIAL_REG_STALL", ";", "case", "E_DImode", ":" ]
GCC	arm	CPP	stmt_completion	CPU	7,511	[ "b", ")", ";" ]	[ "return", "_", "_", "builtin_arm_crc32cb", "(", "_", "_", "a", ",", "_", "_" ]
LLVM	Hexagon	TD	next_suggestion	DSP	7,512	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	mips	CPP	next_suggestion	CPU	7,513	[ "high", "=", "mips_unspec_offset_high", "(", "temp", ",", "base", ",", "addr", ",", "type", ")", ";" ]	[ "rtx", "base", ",", "high", ",", "lo_sum_symbol", ";", "base", "=", "mips_pic_base_register", "(", "temp", ")", ";", "if", "(", "temp", "!=", "NULL", "&&", "reg_overlap_mentioned_p", "(", "base", ",", "temp", ")", ")", "temp", "=", "NULL", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	7,514	[ "addReg", "(", "Exec", ")", ".", "addReg", "(", "SaveExec", ")", ";" ]	[ "unsigned", "VRsrcUndef", "=", "getUndefRegState", "(", "Rsrc", ".", "isUndef", "(", ")", ")", ";", "Register", "SaveExec", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "Register", "CondReg0", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "Register", "CondReg1", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "Register", "AndCond", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "Register", "SRsrcSub0", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ";", "Register", "SRsrcSub1", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ";", "Register", "SRsrcSub2", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ";", "Register", "SRsrcSub3", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ";", "Register", "SRsrc", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_128RegClass", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "V_READFIRSTLANE_B32", ")", ",", "SRsrcSub0", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "AMDGPU", "::", "sub0", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "V_READFIRSTLANE_B32", ")", ",", "SRsrcSub1", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "AMDGPU", "::", "sub1", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "V_READFIRSTLANE_B32", ")", ",", "SRsrcSub2", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "AMDGPU", "::", "sub2", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "V_READFIRSTLANE_B32", ")", ",", "SRsrcSub3", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "AMDGPU", "::", "sub3", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "REG_SEQUENCE", ")", ",", "SRsrc", ")", ".", "addReg", "(", "SRsrcSub0", ")", ".", "addImm", "(", "AMDGPU", "::", "sub0", ")", ".", "addReg", "(", "SRsrcSub1", ")", ".", "addImm", "(", "AMDGPU", "::", "sub1", ")", ".", "addReg", "(", "SRsrcSub2", ")", ".", "addImm", "(", "AMDGPU", "::", "sub2", ")", ".", "addReg", "(", "SRsrcSub3", ")", ".", "addImm", "(", "AMDGPU", "::", "sub3", ")", ";", "Rsrc", ".", "setReg", "(", "SRsrc", ")", ";", "Rsrc", ".", "setIsKill", "(", "true", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "V_CMP_EQ_U64_e64", ")", ",", "CondReg0", ")", ".", "addReg", "(", "SRsrc", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub0_sub1", ")", ".", "addReg", "(", "VRsrc", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub0_sub1", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "V_CMP_EQ_U64_e64", ")", ",", "CondReg1", ")", ".", "addReg", "(", "SRsrc", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub2_sub3", ")", ".", "addReg", "(", "VRsrc", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub2_sub3", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AndOpc", ")", ",", "AndCond", ")", ".", "addReg", "(", "CondReg0", ")", ".", "addReg", "(", "CondReg1", ")", ";", "MRI", ".", "setSimpleHint", "(", "SaveExec", ",", "AndCond", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "SaveExecOpc", ")", ",", "SaveExec", ")", ".", "addReg", "(", "AndCond", ",", "RegState", "::", "Kill", ")", ";", "I", "=", "LoopBB", ".", "end", "(", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "XorTermOpc", ")", ",", "Exec", ")", "." ]
LLVM	Sparc	CPP	next_suggestion	CPU	7,515	[ "}" ]	[ "else", "if", "(", "RC", "==", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "Can't load this register from stack slot", "<STR_LIT>", ")", ";" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	7,516	[ ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]	[ "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "SystemZTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "break", ";", "case", "'", "d", "'", ":", "case", "'", "r", "'", ":", "if", "(", "VT", "==", "MVT", "::", "i64", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "else", "if", "(", "VT", "==", "MVT", "::", "i128", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "'", "a", "'", ":", "if", "(", "VT", "==", "MVT", "::", "i64", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "else", "if", "(", "VT", "==", "MVT", "::", "i128", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U" ]
GCC	arm	MD	stmt_completion	CPU	7,517	[ "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "match_operand", ":", "<", "V_double_width", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "SE", ":", "<", "V_double_width", ">", "(", "match_operand", ":", "VDI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "SE", ":", "<", "V_double_width", ">", "(", "match_operand", ":", "VDI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "rtx", "tmpreg", "=", "gen_reg_rtx", "(", "<", "V_widen", ">", "mode", ")", "emit_insn", "(", "gen_neon_vec_", "<", "US", ">", "mult_", "<", "mode", ">", "(", "tmpreg", "," ]
GCC	arm	MD	next_suggestion	CPU	7,518	[ "const0_rtx", ")", ")" ]	[ "[", "(", "match_operand", ":", "VMQI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VMQI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "<", "V_elem", ">", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "<", "V_HALF", ">", "mode", ")", "emit_insn", "(", "gen_neon_vset_lane", "<", "V_half", ">", "(", "tmp", ",", "operands", "[", "<NUM_LIT>", "]", ",", "tmp", ",", "const0_rtx", ")", ")", "emit_insn", "(", "gen_neon_vqrdmulh_lane", "<", "mode", ">", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "tmp", "," ]
GCC	spu	MD	next_suggestion	MPU	7,519	[ "<STR_LIT>" ]	[ "(", "lshiftrt", ":", "DTI", "(", "match_operand", ":", "DTI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "SI", "(", "neg", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	7,520	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	i386	CPP	program_repair	CPU	7,521	[ "<FIXS>", "case", "PROCESSOR_LAKEMONT", ":", "<FIXE>" ]	[ "switch", "(", "ix86_tune", ")", "{", "case", "PROCESSOR_PENTIUM", ":", "<BUGS>", "case", "PROCESSOR_LAKEMOUNT", ":", "<BUGE>", "case", "PROCESSOR_BONNELL", ":", "case", "PROCESSOR_SILVERMONT", ":", "case", "PROCESSOR_KNL", ":" ]
GCC	arm	CPP	next_suggestion	CPU	7,522	[ "}" ]	[ "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld4v8hi", "(", "(", "const", "_", "_", "builtin_neon_hi", "*", ")", "_", "_", "a", ")", ";", "return", "_", "_", "rv", ".", "_", "_", "i", ";" ]
GCC	vax	CPP	code_generation	CPU	7,523	[ "static", "int", "vax_return_pops_args", "(", "tree", "fundecl", "ATTRIBUTE_UNUSED", ",", "tree", "funtype", "ATTRIBUTE_UNUSED", ",", "int", "size", ")", "{", "return", "size", ">", "<NUM_LIT>", "*", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "size", ";", "}" ]	[ "Value", "is", "the", "number", "of", "bytes", "of", "arguments", "automatically", "popped", "when", "returning", "from", "a", "subroutine", "call", ".", "FUNDECL", "is", "the", "declaration", "node", "of", "the", "function", "(", "as", "a", "tree", ")", ",", "FUNTYPE", "is", "the", "data", "type", "of", "the", "function", "(", "as", "a", "tree", ")", ",", "or", "for", "a", "library", "call", "it", "is", "an", "identifier", "node", "for", "the", "subroutine", "name", ".", "SIZE", "is", "the", "number", "of", "bytes", "of", "arguments", "passed", "on", "the", "stack", ".", "On", "the", "VAX", ",", "the", "RET", "insn", "pops", "a", "maximum", "of", "255", "args", "for", "any", "function", "." ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	7,524	[ "}" ]	[ "uint16_t", "Size", "=", "M", ".", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "G", ".", "getValueType", "(", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "emitGlobalImport", "(", "G", ".", "getGlobalIdentifier", "(", ")", ")", ";", "OutStreamer", "->", "emitELFSize", "(", "getSymbol", "(", "&", "G", ")", ",", "MCConstantExpr", "::", "create", "(", "Size", ",", "OutContext", ")", ")", ";", "}", "}" ]
GCC	rs6000	MD	stmt_completion	CPU	7,525	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]
LLVM	X86	CPP	next_suggestion	CPU	7,526	[ "}", "else", "{" ]	[ "O", "<<", "markup", "(", "<STR_LIT>", "<imm:", "<STR_LIT>", ")", "<<", "'", "$", "'", "<<", "formatImm", "(", "(", "int64_t", ")", "Op", ".", "getImm", "(", ")", ")", "<<", "markup", "(", "<STR_LIT>", ">", "<STR_LIT>", ")", ";", "if", "(", "CommentStream", "&&", "!", "HasCustomInstComment", "&&", "(", "Op", ".", "getImm", "(", ")", ">", "<NUM_LIT>", "\|\|", "Op", ".", "getImm", "(", ")", "<", "-", "<NUM_LIT>", ")", ")", "*", "CommentStream", "<<", "format", "(", "<STR_LIT>", "imm = 0x%", "<STR_LIT>", "PRIX64", "<STR_LIT>", "\\n", "<STR_LIT>", ",", "(", "uint64_t", ")", "Op", ".", "getImm", "(", ")", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	7,527	[ "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	7,528	[ "}" ]	[ "SmallPtrSet", "<", "MachineInstr", "", ",", "<NUM_LIT>", ">", "CmovInstructions", ";", "for", "(", "auto", "&", "Group", ":", "CmovInstGroups", ")", "CmovInstructions", ".", "insert", "(", "Group", ".", "begin", "(", ")", ",", "Group", ".", "end", "(", ")", ")", ";", "for", "(", "DepthInfo", "&", "MaxDepth", ":", "LoopDepth", ")", "{", "for", "(", "auto", "", "MBB", ":", "Blocks", ")", "{", "RegDefMaps", "[", "PhyRegType", "]", ".", "clear", "(", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "continue", ";", "unsigned", "MIDepth", "=", "<NUM_LIT>", ";", "unsigned", "MIDepthOpt", "=", "<NUM_LIT>", ";", "bool", "IsCMOV", "=", "CmovInstructions", ".", "count", "(", "&", "MI", ")", ";", "for", "(", "auto", "&", "MO", ":", "MI", ".", "uses", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "\|\|", "!", "MO", ".", "isUse", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "auto", "&", "RDM", "=", "RegDefMaps", "[", "Reg", ".", "isVirtual", "(", ")", "]", ";", "if", "(", "MachineInstr", "", "DefMI", "=", "RDM", ".", "lookup", "(", "Reg", ")", ")", "{", "OperandToDefMap", "[", "&", "MO", "]", "=", "DefMI", ";", "DepthInfo", "Info", "=", "DepthMap", ".", "lookup", "(", "DefMI", ")", ";", "MIDepth", "=", "std", "::", "max", "(", "MIDepth", ",", "Info", ".", "Depth", ")", ";", "if", "(", "!", "IsCMOV", ")", "MIDepthOpt", "=", "std", "::", "max", "(", "MIDepthOpt", ",", "Info", ".", "OptDepth", ")", ";", "}", "}", "if", "(", "IsCMOV", ")", "MIDepthOpt", "=", "getDepthOfOptCmov", "(", "DepthMap", "[", "OperandToDefMap", ".", "lookup", "(", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "]", ".", "OptDepth", ",", "DepthMap", "[", "OperandToDefMap", ".", "lookup", "(", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "]", ".", "OptDepth", ")", ";", "for", "(", "auto", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "\|\|", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "RegDefMaps", "[", "Reg", ".", "isVirtual", "(", ")", "]", "[", "Reg", "]", "=", "&", "MI", ";", "}", "unsigned", "Latency", "=", "TSchedModel", ".", "computeInstrLatency", "(", "&", "MI", ")", ";", "DepthMap", "[", "&", "MI", "]", "=", "{", "MIDepth", "+=", "Latency", ",", "MIDepthOpt", "+=", "Latency", "}", ";", "MaxDepth", ".", "Depth", "=", "std", "::", "max", "(", "MaxDepth", ".", "Depth", ",", "MIDepth", ")", ";", "MaxDepth", ".", "OptDepth", "=", "std", "::", "max", "(", "MaxDepth", ".", "OptDepth", ",", "MIDepthOpt", ")", ";", "}", "}", "}", "unsigned", "Diff", "[", "LoopIterations", "]", "=", "{", "LoopDepth", "[", "<NUM_LIT>", "]", ".", "Depth", "-", "LoopDepth", "[", "<NUM_LIT>", "]", ".", "OptDepth", ",", "LoopDepth", "[", "<NUM_LIT>", "]", ".", "Depth", "-", "LoopDepth", "[", "<NUM_LIT>", "]", ".", "OptDepth", "}", ";", "if", "(", "Diff", "[", "<NUM_LIT>", "]", "<", "GainCycleThreshold", ")", "return", "false", ";", "bool", "WorthOptLoop", "=", "false", ";", "if", "(", "Diff", "[", "<NUM_LIT>", "]", "==", "Diff", "[", "<NUM_LIT>", "]", ")", "WorthOptLoop", "=", "Diff", "[", "<NUM_LIT>", "]", "", "<NUM_LIT>", ">=", "LoopDepth", "[", "<NUM_LIT>", "]", ".", "Depth", ";", "else", "if", "(", "Diff", "[", "<NUM_LIT>", "]", ">", "Diff", "[", "<NUM_LIT>", "]", ")", "WorthOptLoop", "=", "(", "Diff", "[", "<NUM_LIT>", "]", "-", "Diff", "[", "<NUM_LIT>", "]", ")", "", "<NUM_LIT>", ">=", "(", "LoopDepth", "[", "<NUM_LIT>", "]", ".", "Depth", "-", "LoopDepth", "[", "<NUM_LIT>", "]", ".", "Depth", ")", "&&", "(", "Diff", "[", "<NUM_LIT>", "]", "", "<NUM_LIT>", ">=", "LoopDepth", "[", "<NUM_LIT>", "]", ".", "Depth", ")", ";", "if", "(", "!", "WorthOptLoop", ")", "return", "false", ";", "++", "NumOfLoopCandidate", ";", "unsigned", "MispredictPenalty", "=", "TSchedModel", ".", "getMCSchedModel", "(", ")", "->", "MispredictPenalty", ";", "CmovGroups", "TempGroups", ";", "std", "::", "swap", "(", "TempGroups", ",", "CmovInstGroups", ")", ";", "for", "(", "auto", "&", "Group", ":", "TempGroups", ")", "{", "bool", "WorthOpGroup", "=", "true", ";", "for", "(", "auto", "", "MI", ":", "Group", ")", "{", "auto", "UIs", "=", "MRI", "->", "use_instructions", "(", "MI", "->", "defs", "(", ")", ".", "begin", "(", ")", "->", "getReg", "(", ")", ")", ";", "if", "(", "!", "UIs", ".", "empty", "(", ")", "&&", "++", "UIs", ".", "begin", "(", ")", "==", "UIs", ".", "end", "(", ")", ")", "{", "unsigned", "Op", "=", "UIs", ".", "begin", "(", ")", "->", "getOpcode", "(", ")", ";", "if", "(", "Op", "==", "X86", "::", "MOV64rm", "\|\|", "Op", "==", "X86", "::", "MOV32rm", ")", "{", "WorthOpGroup", "=", "false", ";", "break", ";", "}", "}", "unsigned", "CondCost", "=", "DepthMap", "[", "OperandToDefMap", ".", "lookup", "(", "&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "]", ".", "Depth", ";", "unsigned", "ValCost", "=", "getDepthOfOptCmov", "(", "DepthMap", "[", "OperandToDefMap", ".", "lookup", "(", "&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "]", ".", "Depth", ",", "DepthMap", "[", "OperandToDefMap", ".", "lookup", "(", "&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "]", ".", "Depth", ")", ";", "if", "(", "ValCost", ">", "CondCost", "\|\|", "(", "CondCost", "-", "ValCost", ")", "*", "<NUM_LIT>", "<", "MispredictPenalty", ")", "{", "WorthOpGroup", "=", "false", ";", "break", ";", "}", "}", "if", "(", "WorthOpGroup", ")", "CmovInstGroups", ".", "push_back", "(", "Group", ")", ";" ]
GCC	i386	MD	next_suggestion	CPU	7,529	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	i386	CPP	next_suggestion	CPU	7,530	[ "return", "_", "_", "u", ".", "_", "_", "a", "[", "<NUM_LIT>", "]", ";" ]	[ "_", "_", "m128h", "_", "_", "a", "[", "<NUM_LIT>", "]", ";", "_", "_", "m512h", "_", "_", "v", ";", "}", "_", "_", "u", "=", "{", ".", "_", "_", "v", "=", "_", "_", "A", "}", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	7,531	[ "if", "(", "!", "UseNSA", ")", "{" ]	[ "{", "AMDGPU", "::", "IMAGE_BVH_INTERSECT_RAY", ",", "AMDGPU", "::", "IMAGE_BVH_INTERSECT_RAY_a16", "}", ",", "{", "AMDGPU", "::", "IMAGE_BVH64_INTERSECT_RAY", ",", "AMDGPU", "::", "IMAGE_BVH64_INTERSECT_RAY_a16", "}", "}", ";", "int", "Opcode", ";", "if", "(", "UseNSA", ")", "{", "Opcode", "=", "AMDGPU", "::", "getMIMGOpcode", "(", "BaseOpcodes", "[", "Is64", "]", "[", "IsA16", "]", ",", "AMDGPU", "::", "MIMGEncGfx10NSA", ",", "NumVDataDwords", ",", "NumVAddrDwords", ")", ";", "}", "else", "{", "Opcode", "=", "AMDGPU", "::", "getMIMGOpcode", "(", "BaseOpcodes", "[", "Is64", "]", "[", "IsA16", "]", ",", "AMDGPU", "::", "MIMGEncGfx10Default", ",", "NumVDataDwords", ",", "PowerOf2Ceil", "(", "NumVAddrDwords", ")", ")", ";", "}", "assert", "(", "Opcode", "!=", "-", "<NUM_LIT>", ")", ";", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "Ops", ";", "if", "(", "Is64", ")", "{", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "{", "S32", ",", "S32", "}", ",", "NodePtr", ")", ";", "Ops", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "Ops", ".", "push_back", "(", "NodePtr", ")", ";", "}", "Ops", ".", "push_back", "(", "RayExtent", ")", ";", "auto", "packLanes", "=", "[", "&", "Ops", ",", "&", "S32", ",", "&", "B", "]", "(", "Register", "Src", ")", "{", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "{", "S32", ",", "S32", ",", "S32", "}", ",", "Src", ")", ";", "Ops", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "}", ";", "packLanes", "(", "RayOrigin", ")", ";", "if", "(", "IsA16", ")", "{", "auto", "UnmergeRayDir", "=", "B", ".", "buildUnmerge", "(", "{", "S16", ",", "S16", ",", "S16", "}", ",", "RayDir", ")", ";", "auto", "UnmergeRayInvDir", "=", "B", ".", "buildUnmerge", "(", "{", "S16", ",", "S16", ",", "S16", "}", ",", "RayInvDir", ")", ";", "Register", "R1", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "Register", "R2", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "Register", "R3", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "B", ".", "buildMerge", "(", "R1", ",", "{", "UnmergeRayDir", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "UnmergeRayDir", ".", "getReg", "(", "<NUM_LIT>", ")", "}", ")", ";", "B", ".", "buildMerge", "(", "R2", ",", "{", "UnmergeRayDir", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "UnmergeRayInvDir", ".", "getReg", "(", "<NUM_LIT>", ")", "}", ")", ";", "B", ".", "buildMerge", "(", "R3", ",", "{", "UnmergeRayInvDir", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "UnmergeRayInvDir", ".", "getReg", "(", "<NUM_LIT>", ")", "}", ")", ";", "Ops", ".", "push_back", "(", "R1", ")", ";", "Ops", ".", "push_back", "(", "R2", ")", ";", "Ops", ".", "push_back", "(", "R3", ")", ";", "}", "else", "{", "packLanes", "(", "RayDir", ")", ";", "packLanes", "(", "RayInvDir", ")", ";", "}" ]
GCC	spu	MD	next_suggestion	MPU	7,532	[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]	[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
GCC	sparc	MD	stmt_completion	CPU	7,533	[ ")", "]", ")" ]	[ "[", "(", "set", "(", "reg", ":", "CCXC", "CC_REG", ")", "(", "compare", ":", "CCXC", "(", "not", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "W", "(", "plus", ":", "W", "(", "ltu", ":", "W", "(", "reg", ":", "CCXC", "CC_REG", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	BPF	CPP	stmt_completion	Virtual ISA	7,534	[ ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";" ]	[ "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL" ]
LLVM	Hexagon	TD	next_suggestion	DSP	7,535	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	7,536	[ ")", ";" ]	[ "void", "ARMTargetStreamer", "::", "emitFPU", "(", "unsigned", "FPU", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", "unimplemented", "<STR_LIT>" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	7,537	[ "<STR_LIT>", ")", "&", "<STR_LIT>", "::", "<STR_LIT>", ";" ]	[ "bool", "HexagonInstrInfo", "::", "isPredicateLate", "(", "unsigned", "Opcode", ")", "const", "{", "const", "uint64_t", "F", "=", "get", "(", "Opcode", ")", ".", "TSFlags", ";", "return", "~", "(", "F", ">>", "<STR_LIT>", "::" ]
LLVM	SystemZ	TD	next_suggestion	CPU	7,538	[ "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";" ]	[ "class", "InstRIc", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ",", "pattern", ">", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";" ]
GCC	s390	MD	next_suggestion	MPU	7,539	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	PowerPC	CPP	code_generation	CPU	7,540	[ "void", "PPCTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "TargetMachine", "&", "TM", "=", "getTargetMachine", "(", ")", ";", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Do not know how to custom type legalize this operation!", "<STR_LIT>", ")", ";", "case", "ISD", "::", "VAARG", ":", "{", "if", "(", "!", "TM", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ".", "isSVR4ABI", "(", ")", "\|\|", "TM", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ".", "isPPC64", "(", ")", ")", "return", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "MVT", "::", "i64", ")", "{", "SDValue", "NewNode", "=", "LowerVAARG", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ",", "PPCSubTarget", ")", ";", "Results", ".", "push_back", "(", "NewNode", ")", ";", "Results", ".", "push_back", "(", "NewNode", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "return", ";", "}", "case", "ISD", "::", "FP_ROUND_INREG", ":", "{", "assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "ppcf128", ")", ";", "assert", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "ppcf128", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "dl", ",", "MVT", "::", "f64", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "dl", ",", "MVT", "::", "f64", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "std", "::", "vector", "<", "EVT", ">", "NodeTys", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", ",", "Result", ",", "MFFSreg", ",", "InFlag", ",", "FPreg", ";", "NodeTys", ".", "push_back", "(", "MVT", "::", "f64", ")", ";", "NodeTys", ".", "push_back", "(", "MVT", "::", "Glue", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "&", "InFlag", ",", "<NUM_LIT>", ")", ";", "MFFSreg", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "NodeTys", ".", "clear", "(", ")", ";", "NodeTys", ".", "push_back", "(", "MVT", "::", "Glue", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "InFlag", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "InFlag", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "NodeTys", ".", "clear", "(", ")", ";", "NodeTys", ".", "push_back", "(", "MVT", "::", "Glue", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "InFlag", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "InFlag", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "NodeTys", ".", "clear", "(", ")", ";", "NodeTys", ".", "push_back", "(", "MVT", "::", "f64", ")", ";", "NodeTys", ".", "push_back", "(", "MVT", "::", "Glue", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Lo", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Hi", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "InFlag", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "FPreg", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "NodeTys", ".", "clear", "(", ")", ";", "NodeTys", ".", "push_back", "(", "MVT", "::", "f64", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "MFFSreg", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "FPreg", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "InFlag", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "FPreg", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_PAIR", ",", "dl", ",", "MVT", "::", "ppcf128", ",", "FPreg", ",", "FPreg", ")", ")", ";", "return", ";", "}", "case", "ISD", "::", "FP_TO_SINT", ":", "Results", ".", "push_back", "(", "LowerFP_TO_INT", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ",", "dl", ")", ")", ";", "return", ";", "}", "}" ]	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]
LLVM	SystemZ	TD	stmt_completion	CPU	7,541	[ "I2", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
GCC	i386	MD	stmt_completion	CPU	7,542	[ ")", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Dcpu16	CPP	stmt_completion	CPU	7,543	[ ")", ";" ]	[ "TargetPassConfig", "*", "Dcpu16TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "Dcpu16PassConfig", "(", "this", ",", "PM" ]
GCC	rs6000	CPP	code_generation	CPU	7,544	[ "static", "void", "rs6000_finish_cost", "(", "void", "", "data", ",", "unsigned", "", "prologue_cost", ",", "unsigned", "", "body_cost", ",", "unsigned", "", "epilogue_cost", ")", "{", "rs6000_cost_data", "", "cost_data", "=", "(", "rs6000_cost_data", "", ")", "data", ";", "if", "(", "cost_data", "->", "loop_info", ")", "rs6000_density_test", "(", "cost_data", ")", ";", "if", "(", "cost_data", "->", "loop_info", ")", "{", "loop_vec_info", "vec_info", "=", "loop_vec_info_for_loop", "(", "cost_data", "->", "loop_info", ")", ";", "if", "(", "!", "rs6000_vect_nonmem", "&&", "LOOP_VINFO_VECT_FACTOR", "(", "vec_info", ")", "==", "<NUM_LIT>", "&&", "LOOP_REQUIRES_VERSIONING", "(", "vec_info", ")", ")", "cost_data", "->", "cost", "[", "vect_body", "]", "+=", "<NUM_LIT>", ";", "}", "", "prologue_cost", "=", "cost_data", "->", "cost", "[", "vect_prologue", "]", ";", "", "body_cost", "=", "cost_data", "->", "cost", "[", "vect_body", "]", ";", "*", "epilogue_cost", "=", "cost_data", "->", "cost", "[", "vect_epilogue", "]", ";", "}" ]	[ "Implement", "targetm.vectorize.finish_cost", "." ]
LLVM	R600	CPP	next_suggestion	GPU	7,545	[ "}" ]	[ "MachineInstr", "*", "BranchMI", "=", "getLoopendBlockBranchInstr", "(", "SrcMBB", ")", ";", "if", "(", "BranchMI", "&&", "isCondBranch", "(", "BranchMI", ")", "&&", "getTrueBranch", "(", "BranchMI", ")", "==", "OldMBB", ")", "setTrueBranch", "(", "BranchMI", ",", "NewBlk", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	7,546	[ "}" ]	[ "assert", "(", "!", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "<STR_LIT>", "we don't handle this case", "<STR_LIT>", ")", ";", "FrameReg", "=", "RegInfo", "->", "getStackRegister", "(", ")", ";", "return", "getFrameIndexOffsetFromSP", "(", "MF", ",", "FI", ")", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	7,547	[ "<STR_LIT>", "#", "NumAddr", ">", ";" ]	[ "foreach", "NumAddr", "=", "<NUM_LIT>", "-", "<NUM_LIT>", "in", "{", "def", "SwiftLMAddr", "#", "NumAddr", "#", "Pred", ":", "SchedPredicate", "<" ]
LLVM	PowerPC	TD	stmt_completion	CPU	7,548	[ ",", "[", "]", ">", ";" ]	[ "def", "XXPERM", ":", "XX3_XT5_XA5_XB5", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "vsrc", ",", "vsrc", ",", "vsrc", ",", "IIC_VecPerm" ]
GCC	powerpcspe	CPP	next_suggestion	CPU	7,549	[ "}" ]	[ "gcc_assert", "(", "GET_MODE", "(", "op", ")", "!=", "V2DImode", "&&", "GET_MODE", "(", "op", ")", "!=", "V2DFmode", ")", ";", "tmp", "=", "CONST_VECTOR_ELT", "(", "op", ",", "elt", ")", ";", "if", "(", "GET_MODE", "(", "op", ")", "==", "V4SFmode", "\|\|", "GET_MODE", "(", "op", ")", "==", "V2SFmode", ")", "tmp", "=", "gen_lowpart", "(", "SImode", ",", "tmp", ")", ";", "return", "INTVAL", "(", "tmp", ")", ";" ]
GCC	mmix	MD	stmt_completion	CPU	7,550	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "if_then_else", ":", "DF", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>" ]
GCC	mips	CPP	code_generation	CPU	7,551	[ "const", "char", "*", "mips16_set_fcsr_one_only_stub", "::", "get_name", "(", ")", "{", "return", "<STR_LIT>", "__mips16_set_fcsr", "<STR_LIT>", ";", "}" ]	[ "Return", "the", "overloaded", "or", "full", "function", "name", "for", "INSTANCE", ";", "OVERLOADED_P", "selects", "which", ".", "Allocate", "the", "string", "on", "m_string_obstack", ";", "the", "caller", "must", "use", "obstack_free", "to", "free", "it", "after", "use", "." ]
LLVM	PowerPC	CPP	program_repair	CPU	7,552	[ "<FIXS>", "setOperationAction", "(", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>" ]	[ "setOperationAction", "(", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "<BUGS>", "setOperationAction", "(", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "<BUGE>", "<BUGS>", "setOperationAction", "(", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "i32", ",", "Promote", ")", ";", "<BUGE>", "}", "else", "{", "setOperationAction", "(", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "i32", ",", "Expand", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	7,553	[ ")", ";" ]	[ "assert", "(", "Kind", "==", "Memory", "&&", "<STR_LIT>", "Invalid access!", "<STR_LIT>" ]
LLVM	X86	CPP	stmt_completion	CPU	7,554	[ "X86MachineFunctionInfo", "(", ")", ";" ]	[ "return", "new", "yaml", "::" ]
LLVM	X86	CPP	program_repair	CPU	7,555	[ "<FIXS>", "CGBR", "(", ")", ":", "MachineFunctionPass", "(", "&", "ID", ")", "{", "}", "<FIXE>" ]	[ "struct", "CGBR", ":", "public", "MachineFunctionPass", "{", "static", "char", "ID", ";", "<BUGS>", "CGBR", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "}", "<BUGE>", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "X86TargetMachine", "*", "TM", "=" ]
GCC	arm	CPP	next_suggestion	CPU	7,556	[ "}" ]	[ "bool", "arm_q_bit_access", "(", "void", ")", "{", "if", "(", "cfun", "&&", "cfun", "->", "decl", ")", "return", "lookup_attribute", "(", "<STR_LIT>", "acle qbit", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "cfun", "->", "decl", ")", ")", ";", "return", "true", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	7,557	[ "<NUM_LIT>", ";" ]	[ "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=" ]
LLVM	Hexagon	TD	stmt_completion	DSP	7,558	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=" ]
LLVM	Hexagon	TD	next_suggestion	DSP	7,559	[ "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
LLVM	ARM64	TD	stmt_completion	CPU	7,560	[ "Ri", ",", "V128", ":", "$", "Rn", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v16i8", "(", "int_arm64_neon_tbx1", "(", "v16i8", "V128", ":", "$", "Rd", ")", ",", "(", "v16i8", "V128", ":", "$", "Ri", ")", ",", "(", "v16i8", "V128", ":", "$", "Rn", ")", ")", ")", ",", "(", "TBXv16i8One", "V128", ":", "$", "Rd", ",", "V128", ":", "$" ]
LLVM	Hexagon	TD	next_suggestion	DSP	7,561	[ "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";" ]
LLVM	ARM64	TD	next_suggestion	CPU	7,562	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "extend", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";" ]
LLVM	PowerPC	TD	stmt_completion	CPU	7,563	[ "<STR_LIT>", ";" ]	[ "let", "Name", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=" ]
GCC	h8300	MD	next_suggestion	MPU	7,564	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	7,565	[ ")", ",", "WideRegs", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";" ]	[ "for", "(", "int", "I", "=", "<NUM_LIT>", ",", "E", "=", "Unmerge", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "I", "!=", "E", ";", "++", "I", ")", "WideRegs", ".", "push_back", "(", "B", ".", "buildAnyExt", "(", "S32", ",", "Unmerge", ".", "getReg", "(", "I", ")", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "int", "NumElts", "=", "StoreVT", ".", "getNumElements", "(", ")", ";", "return", "B", ".", "buildBuildVector", "(", "LLT", "::", "vector", "(", "NumElts", ",", "S32" ]
GCC	aarch64	CPP	next_suggestion	CPU	7,566	[ "}" ]	[ "_", "_", "builtin_aarch64_simd_oi", "_", "_", "o", ";", "_", "_", "o", "=", "_", "_", "builtin_aarch64_ld2rv4si", "(", "(", "const", "_", "_", "builtin_aarch64_simd_si", "*", ")", "_", "_", "a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint32x4_t", ")", "_", "_", "builtin_aarch64_get_qregoiv4si", "(", "_", "_", "o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint32x4_t", ")", "_", "_", "builtin_aarch64_get_qregoiv4si", "(", "_", "_", "o", ",", "<NUM_LIT>", ")", ";", "return", "ret", ";" ]
LLVM	Sparc	CPP	next_suggestion	CPU	7,567	[ "return", "false", ";" ]	[ "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "llvm_unreachable", "(", "<STR_LIT>", "fixupNeedsRelaxation() unimplemented", "<STR_LIT>", ")", ";" ]
GCC	arm	MD	stmt_completion	CPU	7,568	[ ")", "]", ")" ]	[ "(", "unspec", ":", "VQX", "[", "(", "match_operand", ":", "VQX", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_MISALIGNED_ACCESS", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC	rs6000	CPP	next_suggestion	CPU	7,569	[ "return", "quad_address_offset_p", "(", "INTVAL", "(", "op1", ")", ")", ";" ]	[ "op0", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "REG_P", "(", "op0", ")", "\|\|", "!", "INT_REG_OK_FOR_BASE_P", "(", "op0", ",", "strict", ")", ")", "return", "false", ";", "op1", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "op1", ")", ")", "return", "false", ";" ]
LLVM	TriCore	CPP	next_suggestion	MPU	7,570	[ "for", "(", "int32_t", "i", "=", "index", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "{" ]	[ "int32_t", "TriCoreCallingConvHook", "::", "findInRegLastRecord", "(", "StringRef", "funString", ")", "{", "uint32_t", "index", "=", "regRecord", ".", "size", "(", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	7,571	[ "while", "(", "HasCallSeq", "&&", "Chain", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "CALLSEQ_START", ")", "{" ]	[ "if", "(", "Callee", ".", "getNode", "(", ")", "==", "Chain", ".", "getNode", "(", ")", "\|\|", "!", "Callee", ".", "hasOneUse", "(", ")", ")", "return", "false", ";", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Callee", ".", "getNode", "(", ")", ")", ";", "if", "(", "!", "LD", "\|\|", "LD", "->", "isVolatile", "(", ")", "\|\|", "LD", "->", "getAddressingMode", "(", ")", "!=", "ISD", "::", "UNINDEXED", "\|\|", "LD", "->", "getExtensionType", "(", ")", "!=", "ISD", "::", "NON_EXTLOAD", ")", "return", "false", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	7,572	[ ")", "{" ]	[ "AnalysisGetter", "AG", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isIntrinsic", "(", ")", ")", "Functions", ".", "insert", "(", "&", "F", ")", ";", "}", "CallGraphUpdater", "CGUpdater", ";", "BumpPtrAllocator", "Allocator", ";", "AMDGPUInformationCache", "InfoCache", "(", "M", ",", "AG", ",", "Allocator", ",", "nullptr", ",", "", "TM", ")", ";", "DenseSet", "<", "const", "char", "", ">", "Allowed", "(", "{", "&", "AAAMDAttributes", "::", "ID", ",", "&", "AAUniformWorkGroupSize", "::", "ID", ",", "&", "AAAMDFlatWorkGroupSize", "::", "ID", ",", "&", "AACallEdges", "::", "ID", ",", "&", "AAPointerInfo", "::", "ID", "}", ")", ";", "AttributorConfig", "AC", "(", "CGUpdater", ")", ";", "AC", ".", "Allowed", "=", "&", "Allowed", ";", "AC", ".", "IsModulePass", "=", "true", ";", "AC", ".", "DefaultInitializeLiveInternals", "=", "false", ";", "Attributor", "A", "(", "Functions", ",", "InfoCache", ",", "AC", ")", ";", "for", "(", "Function", "&", "F", ":", "M" ]
GCC	i386	CPP	stmt_completion	CPU	7,573	[ "_", "_", "mmask32", ")", "_", "_", "M", ")", ";" ]	[ "return", "(", "_", "_", "mmask32", ")", "_", "_", "builtin_ia32_ucmpb256_mask", "(", "(", "_", "_", "v32qi", ")", "_", "_", "X", ",", "(", "_", "_", "v32qi", ")", "_", "_", "Y", ",", "<NUM_LIT>", ",", "(" ]
LLVM	ARM	CPP	program_repair	CPU	7,574	[ "<FIXS>", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{", "<FIXE>" ]	[ "static", "bool", "DisassembleThumb2Ldpci", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "<BUGS>", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ")", "{", "<BUGE>", "const", "TargetOperandInfo", "*", "OpInfo", "=", "ARMInsts", "[", "Opcode", "]", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";" ]
GCC	arm	CPP	next_suggestion	CPU	7,575	[ "}" ]	[ "}", "else", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "count", ";", "i", "++", ")", "{", "operands", "[", "<NUM_LIT>", "", "i", "]", "=", "dest", "[", "count", "-", "i", "-", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "", "i", "+", "<NUM_LIT>", "]", "=", "src", "[", "count", "-", "i", "-", "<NUM_LIT>", "]", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	7,576	[ ";" ]	[ "MVT", "ShuffleVecVT", "=", "ShuffleVec", ".", "getSimpleValueType", "(", ")", ";", "assert", "(", "ShuffleVecVT", ".", "getVectorElementType", "(", ")", "==", "ExtractedFromVec", ".", "getSimpleValueType", "(", ")", ".", "getVectorElementType", "(", ")", ")", ";", "int", "ShuffleIdx", "=", "SVOp", "->", "getMaskElt", "(", "Idx", ")", ";", "if", "(", "isUndefOrInRange", "(", "ShuffleIdx", ",", "<NUM_LIT>", ",", "ShuffleVecVT", ".", "getVectorNumElements", "(", ")", ")", ")", "{", "ExtractedFromVec", "=", "ShuffleVec", ";", "return", "ShuffleIdx" ]
GCC	arm	MD	program_repair	CPU	7,577	[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]	[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")", "(", "define_insn", "<STR_LIT>" ]
GCC	fr30	MD	next_suggestion	DSP	7,578	[ "<STR_LIT>" ]	[ "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "mem", ":", "SI", "(", "minus", ":", "SI", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	7,579	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_vcmpbeq", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeALU64", ">", ",", "Enc_fcf7a7", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	mep	MD	program_repair	CPU	7,580	[ "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "]", "<NUM_LIT>", ")", ")", "]", "<FIXE>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "<BUGS>", "]", "<NUM_LIT>", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM	CPP	stmt_completion	CPU	7,581	[ ":" ]	[ "default", ":", "break", ";", "case", "ARM", "::", "VLD1q8", ":", "case", "ARM", "::", "VLD1q16", ":", "case", "ARM", "::", "VLD1q32", ":", "case", "ARM", "::", "VLD1q64", ":", "case", "ARM", "::", "VLD1q8wb_register", ":", "case", "ARM", "::", "VLD1q16wb_register", ":", "case", "ARM", "::", "VLD1q32wb_register", ":", "case", "ARM", "::", "VLD1q64wb_register", ":", "case", "ARM", "::", "VLD1q8wb_fixed", ":", "case", "ARM", "::", "VLD1q16wb_fixed", ":", "case", "ARM", "::", "VLD1q32wb_fixed", ":", "case", "ARM", "::", "VLD1q64wb_fixed", ":", "case", "ARM", "::", "VLD2d8", ":", "case", "ARM", "::", "VLD2d16", ":", "case", "ARM", "::", "VLD2d32", ":", "case", "ARM", "::", "VLD2q8Pseudo", ":", "case", "ARM", "::", "VLD2q16Pseudo", ":", "case", "ARM", "::", "VLD2q32Pseudo", ":", "case", "ARM", "::", "VLD2d8wb_fixed", ":", "case", "ARM", "::", "VLD2d16wb_fixed", ":", "case", "ARM", "::", "VLD2d32wb_fixed", ":", "case", "ARM", "::", "VLD2q8PseudoWB_fixed", ":", "case", "ARM", "::", "VLD2q16PseudoWB_fixed", ":", "case", "ARM", "::", "VLD2q32PseudoWB_fixed", ":", "case", "ARM", "::", "VLD2d8wb_register", ":", "case", "ARM", "::", "VLD2d16wb_register", ":", "case", "ARM", "::", "VLD2d32wb_register", ":", "case", "ARM", "::", "VLD2q8PseudoWB_register", ":", "case", "ARM", "::", "VLD2q16PseudoWB_register", ":", "case", "ARM", "::", "VLD2q32PseudoWB_register", ":", "case", "ARM", "::", "VLD3d8Pseudo", ":", "case", "ARM", "::", "VLD3d16Pseudo", ":", "case", "ARM", "::", "VLD3d32Pseudo", ":", "case", "ARM", "::", "VLD1d8TPseudo", ":", "case", "ARM", "::", "VLD1d16TPseudo", ":", "case", "ARM", "::", "VLD1d32TPseudo", ":", "case", "ARM", "::", "VLD1d64TPseudo", ":", "case", "ARM", "::", "VLD1d64TPseudoWB_fixed", ":", "case", "ARM", "::", "VLD1d64TPseudoWB_register", ":", "case", "ARM", "::", "VLD3d8Pseudo_UPD", ":", "case", "ARM", "::", "VLD3d16Pseudo_UPD", ":", "case", "ARM", "::", "VLD3d32Pseudo_UPD", ":", "case", "ARM", "::", "VLD3q8Pseudo_UPD", ":", "case", "ARM", "::", "VLD3q16Pseudo_UPD", ":", "case", "ARM", "::", "VLD3q32Pseudo_UPD", ":", "case", "ARM", "::", "VLD3q8oddPseudo", ":", "case", "ARM", "::", "VLD3q16oddPseudo", ":", "case", "ARM", "::", "VLD3q32oddPseudo", ":", "case", "ARM", "::", "VLD3q8oddPseudo_UPD", ":", "case", "ARM", "::", "VLD3q16oddPseudo_UPD", ":", "case", "ARM", "::", "VLD3q32oddPseudo_UPD", ":", "case", "ARM", "::", "VLD4d8Pseudo", ":", "case", "ARM", "::", "VLD4d16Pseudo", ":", "case", "ARM", "::", "VLD4d32Pseudo", ":", "case", "ARM", "::", "VLD1d8QPseudo", ":", "case", "ARM", "::", "VLD1d16QPseudo", ":", "case", "ARM", "::", "VLD1d32QPseudo", ":", "case", "ARM", "::", "VLD1d64QPseudo", ":", "case", "ARM", "::", "VLD1d64QPseudoWB_fixed", ":", "case", "ARM", "::", "VLD1d64QPseudoWB_register", ":", "case", "ARM", "::", "VLD1q8HighQPseudo", ":", "case", "ARM", "::", "VLD1q8LowQPseudo_UPD", ":", "case", "ARM", "::", "VLD1q8HighTPseudo", ":", "case", "ARM", "::", "VLD1q8LowTPseudo_UPD", ":", "case", "ARM", "::", "VLD1q16HighQPseudo", ":", "case", "ARM", "::", "VLD1q16LowQPseudo_UPD", ":", "case", "ARM", "::", "VLD1q16HighTPseudo", ":", "case", "ARM", "::", "VLD1q16LowTPseudo_UPD", ":", "case", "ARM", "::", "VLD1q32HighQPseudo", ":", "case", "ARM", "::", "VLD1q32LowQPseudo_UPD", ":", "case", "ARM", "::", "VLD1q32HighTPseudo", ":", "case", "ARM", "::", "VLD1q32LowTPseudo_UPD", ":", "case", "ARM", "::", "VLD1q64HighQPseudo", ":", "case", "ARM", "::", "VLD1q64LowQPseudo_UPD", ":", "case", "ARM", "::", "VLD1q64HighTPseudo", ":", "case", "ARM", "::", "VLD1q64LowTPseudo_UPD", ":", "case", "ARM", "::", "VLD4d8Pseudo_UPD", ":", "case", "ARM", "::", "VLD4d16Pseudo_UPD", ":", "case", "ARM", "::", "VLD4d32Pseudo_UPD", ":", "case", "ARM", "::", "VLD4q8Pseudo_UPD", ":", "case", "ARM", "::", "VLD4q16Pseudo_UPD", ":", "case", "ARM", "::", "VLD4q32Pseudo_UPD", ":", "case", "ARM", "::", "VLD4q8oddPseudo", ":", "case", "ARM", "::", "VLD4q16oddPseudo", ":", "case", "ARM", "::", "VLD4q32oddPseudo", ":", "case", "ARM", "::", "VLD4q8oddPseudo_UPD", ":", "case", "ARM", "::", "VLD4q16oddPseudo_UPD", ":", "case", "ARM", "::", "VLD4q32oddPseudo_UPD", ":", "case", "ARM", "::", "VLD1DUPq8", ":", "case", "ARM", "::", "VLD1DUPq16", ":", "case", "ARM", "::", "VLD1DUPq32", ":", "case", "ARM", "::", "VLD1DUPq8wb_fixed", ":", "case", "ARM", "::", "VLD1DUPq16wb_fixed", ":", "case", "ARM", "::", "VLD1DUPq32wb_fixed", ":", "case", "ARM", "::", "VLD1DUPq8wb_register", ":", "case", "ARM", "::", "VLD1DUPq16wb_register", ":", "case", "ARM", "::", "VLD1DUPq32wb_register", ":", "case", "ARM", "::", "VLD2DUPd8", ":", "case", "ARM", "::", "VLD2DUPd16", ":", "case", "ARM", "::", "VLD2DUPd32", ":", "case", "ARM", "::", "VLD2DUPd8wb_fixed", ":", "case", "ARM", "::", "VLD2DUPd16wb_fixed", ":", "case", "ARM", "::", "VLD2DUPd32wb_fixed", ":", "case", "ARM", "::", "VLD2DUPd8wb_register", ":", "case", "ARM", "::", "VLD2DUPd16wb_register", ":", "case", "ARM", "::", "VLD2DUPd32wb_register", ":", "case", "ARM", "::", "VLD2DUPq8EvenPseudo", ":", "case", "ARM", "::", "VLD2DUPq8OddPseudo", ":", "case", "ARM", "::", "VLD2DUPq16EvenPseudo", ":", "case", "ARM", "::", "VLD2DUPq16OddPseudo", ":", "case", "ARM", "::", "VLD2DUPq32EvenPseudo", ":", "case", "ARM", "::", "VLD2DUPq32OddPseudo", ":", "case", "ARM", "::", "VLD3DUPq8EvenPseudo", ":", "case", "ARM", "::", "VLD3DUPq8OddPseudo", ":", "case", "ARM", "::", "VLD3DUPq16EvenPseudo", ":", "case", "ARM", "::", "VLD3DUPq16OddPseudo", ":", "case", "ARM", "::", "VLD3DUPq32EvenPseudo", ":", "case", "ARM", "::", "VLD3DUPq32OddPseudo", ":", "case", "ARM", "::", "VLD4DUPd8Pseudo", ":", "case", "ARM", "::", "VLD4DUPd16Pseudo", ":", "case", "ARM", "::", "VLD4DUPd32Pseudo", ":", "case", "ARM", "::", "VLD4DUPd8Pseudo_UPD", ":", "case", "ARM", "::", "VLD4DUPd16Pseudo_UPD", ":", "case", "ARM", "::", "VLD4DUPd32Pseudo_UPD", ":", "case", "ARM", "::", "VLD4DUPq8EvenPseudo", ":", "case", "ARM", "::", "VLD4DUPq8OddPseudo", ":", "case", "ARM", "::", "VLD4DUPq16EvenPseudo", ":", "case", "ARM", "::", "VLD4DUPq16OddPseudo", ":", "case", "ARM", "::", "VLD4DUPq32EvenPseudo", ":", "case", "ARM", "::", "VLD4DUPq32OddPseudo", ":", "case", "ARM", "::", "VLD1LNq8Pseudo", ":", "case", "ARM", "::", "VLD1LNq16Pseudo", ":", "case", "ARM", "::", "VLD1LNq32Pseudo", ":", "case", "ARM", "::", "VLD1LNq8Pseudo_UPD", ":", "case", "ARM", "::", "VLD1LNq16Pseudo_UPD", ":", "case", "ARM", "::", "VLD1LNq32Pseudo_UPD", ":", "case", "ARM", "::", "VLD2LNd8Pseudo", ":", "case", "ARM", "::", "VLD2LNd16Pseudo", ":", "case", "ARM", "::", "VLD2LNd32Pseudo", ":", "case", "ARM", "::", "VLD2LNq16Pseudo", ":", "case", "ARM", "::", "VLD2LNq32Pseudo", ":", "case", "ARM", "::", "VLD2LNd8Pseudo_UPD", ":", "case", "ARM", "::", "VLD2LNd16Pseudo_UPD", ":", "case", "ARM", "::", "VLD2LNd32Pseudo_UPD", ":", "case", "ARM", "::", "VLD2LNq16Pseudo_UPD", ":", "case", "ARM", "::", "VLD2LNq32Pseudo_UPD", ":", "case", "ARM", "::", "VLD4LNd8Pseudo", ":", "case", "ARM", "::", "VLD4LNd16Pseudo", ":", "case", "ARM", "::", "VLD4LNd32Pseudo", ":", "case", "ARM", "::", "VLD4LNq16Pseudo", ":", "case", "ARM", "::", "VLD4LNq32Pseudo", ":", "case", "ARM", "::", "VLD4LNd8Pseudo_UPD", ":", "case", "ARM", "::", "VLD4LNd16Pseudo_UPD" ]
LLVM	Mips	TD	stmt_completion	CPU	7,582	[ ";" ]	[ "class", "NOT16_MMR6_ENC", ":", "POOL16C_NOT16_FM_MMR6" ]
GCC	rs6000	MD	program_repair	CPU	7,583	[ "<FIXS>", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<FIXE>" ]	[ "(", "define_split", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "smax", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<BUGE>", "(", "clobber", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]
GCC	sh	MD	next_suggestion	CPU	7,584	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM	CPP	program_repair	CPU	7,585	[ "<FIXS>", "case", "ARM", "::", "fixup_arm_pcrel_12", ":", "{", "bool", "isAdd", "=", "true", ";", "<FIXE>", "<FIXS>", "Value", "-=", "<NUM_LIT>", ";", "if", "(", "(", "int64_t", ")", "Value", "<NUM_LIT>", ")", "{", "Value", "=", "-", "Value", ";", "isAdd", "=", "false", ";", "}", "assert", "(", "(", "Value", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Out of range pc-relative fixup value!", "<STR_LIT>", ")", ";", "Value", "\|=", "isAdd", "<<", "<NUM_LIT>", ";", "return", "Value", ";", "}", "<FIXE>", "<FIXS>", "<FIXE>" ]	[ "llvm_unreachable", "(", "<STR_LIT>", "Unknown fixup kind!", "<STR_LIT>", ")", ";", "case", "FK_Data_4", ":", "return", "Value", ";", "<BUGS>", "case", "ARM", "::", "fixup_arm_pcrel_12", ":", "<BUGE>", "<BUGS>", "return", "Value", "-", "<NUM_LIT>", ";", "<BUGE>", "case", "ARM", "::", "fixup_arm_branch", ":", "<BUGS>", "case", "ARM", "::", "fixup_arm_vfp_pcrel_12", ":", "<BUGE>", "return", "(", "Value", "-", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "}", "}" ]
LLVM	AArch64	CPP	next_suggestion	CPU	7,586	[ "switch", "(", "AndMask", ")", "{" ]	[ "assert", "(", "SrcVT", "!=", "MVT", "::", "i64", "&&", "<STR_LIT>", "extend from 64-bits?", "<STR_LIT>", ")", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ZERO_EXTEND", "\|\|", "N", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ANY_EXTEND", ")", "{", "EVT", "SrcVT", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "if", "(", "!", "IsLoadStore", "&&", "SrcVT", "==", "MVT", "::", "i8", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "!", "IsLoadStore", "&&", "SrcVT", "==", "MVT", "::", "i16", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "SrcVT", "==", "MVT", "::", "i32", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "assert", "(", "SrcVT", "!=", "MVT", "::", "i64", "&&", "<STR_LIT>", "extend from 64-bits?", "<STR_LIT>", ")", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "ISD", "::", "AND", ")", "{", "ConstantSDNode", "*", "CSD", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "CSD", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "uint64_t", "AndMask", "=", "CSD", "->", "getZExtValue", "(", ")", ";" ]
LLVM	VE	CPP	next_suggestion	CPU	7,587	[ "}" ]	[ "return", "true", ";", "}", "if", "(", "isMask_32", "(", "Val", ")", ")", "{", "return", "true", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	7,588	[ "]", ")" ]	[ "(", "float", ":", "SF", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "pc", ")", "]", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AArch64	TD	stmt_completion	CPU	7,589	[ "asm", ",", "ZPR64", ",", "simm8", ">", ";" ]	[ "def", "_D", ":", "sve_int_arith_imm", "<", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	7,590	[ "}", "else", "{" ]	[ "}", "}", "if", "(", "IsTFE", ")", "{", "unsigned", "NumValueDWords", "=", "divideCeil", "(", "Ty", ".", "getSizeInBits", "(", ")", ",", "<NUM_LIT>", ")", ";", "unsigned", "NumLoadDWords", "=", "NumValueDWords", "+", "<NUM_LIT>", ";", "LLT", "LoadTy", "=", "LLT", "::", "fixed_vector", "(", "NumLoadDWords", ",", "S32", ")", ";", "Register", "LoadDstReg", "=", "B", ".", "getMRI", "(", ")", "->", "createGenericVirtualRegister", "(", "LoadTy", ")", ";", "buildBufferLoad", "(", "Opc", ",", "LoadDstReg", ",", "RSrc", ",", "VIndex", ",", "VOffset", ",", "SOffset", ",", "ImmOffset", ",", "Format", ",", "AuxiliaryData", ",", "MMO", ",", "IsTyped", ",", "HasVIndex", ",", "B", ")", ";", "if", "(", "MemTy", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "{", "Register", "ExtDst", "=", "B", ".", "getMRI", "(", ")", "->", "createGenericVirtualRegister", "(", "S32", ")", ";", "B", ".", "buildUnmerge", "(", "{", "ExtDst", ",", "StatusDst", "}", ",", "LoadDstReg", ")", ";", "B", ".", "buildTrunc", "(", "Dst", ",", "ExtDst", ")", ";", "}", "else", "if", "(", "NumValueDWords", "==", "<NUM_LIT>", ")", "{", "B", ".", "buildUnmerge", "(", "{", "Dst", ",", "StatusDst", "}", ",", "LoadDstReg", ")", ";", "}", "else", "{", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "LoadElts", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "NumValueDWords", ";", "++", "I", ")", "LoadElts", ".", "push_back", "(", "B", ".", "getMRI", "(", ")", "->", "createGenericVirtualRegister", "(", "S32", ")", ")", ";", "LoadElts", ".", "push_back", "(", "StatusDst", ")", ";", "B", ".", "buildUnmerge", "(", "LoadElts", ",", "LoadDstReg", ")", ";", "LoadElts", ".", "truncate", "(", "NumValueDWords", ")", ";", "B", ".", "buildMergeLikeInstr", "(", "Dst", ",", "LoadElts", ")", ";", "}", "}", "else", "if", "(", "(", "!", "IsD16", "&&", "MemTy", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "\|\|", "(", "IsD16", "&&", "!", "Ty", ".", "isVector", "(", ")", ")", ")", "{", "Register", "LoadDstReg", "=", "B", ".", "getMRI", "(", ")", "->", "createGenericVirtualRegister", "(", "S32", ")", ";", "buildBufferLoad", "(", "Opc", ",", "LoadDstReg", ",", "RSrc", ",", "VIndex", ",", "VOffset", ",", "SOffset", ",", "ImmOffset", ",", "Format", ",", "AuxiliaryData", ",", "MMO", ",", "IsTyped", ",", "HasVIndex", ",", "B", ")", ";", "B", ".", "setInsertPt", "(", "B", ".", "getMBB", "(", ")", ",", "++", "B", ".", "getInsertPt", "(", ")", ")", ";", "B", ".", "buildTrunc", "(", "Dst", ",", "LoadDstReg", ")", ";", "}", "else", "if", "(", "Unpacked", "&&", "IsD16", "&&", "Ty", ".", "isVector", "(", ")", ")", "{", "LLT", "UnpackedTy", "=", "Ty", ".", "changeElementSize", "(", "<NUM_LIT>", ")", ";", "Register", "LoadDstReg", "=", "B", ".", "getMRI", "(", ")", "->", "createGenericVirtualRegister", "(", "UnpackedTy", ")", ";", "buildBufferLoad", "(", "Opc", ",", "LoadDstReg", ",", "RSrc", ",", "VIndex", ",", "VOffset", ",", "SOffset", ",", "ImmOffset", ",", "Format", ",", "AuxiliaryData", ",", "MMO", ",", "IsTyped", ",", "HasVIndex", ",", "B", ")", ";", "B", ".", "setInsertPt", "(", "B", ".", "getMBB", "(", ")", ",", "++", "B", ".", "getInsertPt", "(", ")", ")", ";", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "LoadDstReg", ")", ";", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "Repack", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "N", "=", "Unmerge", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "I", "!=", "N", ";", "++", "I", ")", "Repack", ".", "push_back", "(", "B", ".", "buildTrunc", "(", "EltTy", ",", "Unmerge", ".", "getReg", "(", "I", ")", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "B", ".", "buildMergeLikeInstr", "(", "Dst", ",", "Repack", ")", ";" ]
LLVM	CellSPU	CPP	program_repair	MPU	7,591	[ "<FIXS>", "HandleSDNode", "Dummy", "(", "CurDAG", "->", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "zextShuffle", ")", ")", ";", "CurDAG", "->", "ReplaceAllUsesWith", "(", "N", ",", "Dummy", ".", "getValue", "(", ")", ".", "getNode", "(", ")", ")", ";", "SelectCode", "(", "Dummy", ".", "getValue", "(", ")", ".", "getNode", "(", ")", ")", ";", "return", "Dummy", ".", "getValue", "(", ")", ".", "getNode", "(", ")", ";", "<FIXE>", "<FIXS>", "HandleSDNode", "Dummy", "(", "CurDAG", "->", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", "CGLoad", ",", "<NUM_LIT>", ")", ")", ")", ";", "CurDAG", "->", "ReplaceAllUsesWith", "(", "N", ",", "Dummy", ".", "getValue", "(", ")", ".", "getNode", "(", ")", ")", ";", "SelectCode", "(", "Dummy", ".", "getValue", "(", ")", ".", "getNode", "(", ")", ")", ";", "return", "Dummy", ".", "getValue", "(", ")", ".", "getNode", "(", ")", ";", "<FIXE>", "<FIXS>", "HandleSDNode", "Dummy", "(", "CurDAG", "->", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", "CGLoad", ",", "<NUM_LIT>", ")", ")", ")", ";", "CurDAG", "->", "ReplaceAllUsesWith", "(", "N", ",", "Dummy", ".", "getValue", "(", ")", ".", "getNode", "(", ")", ")", ";", "SelectCode", "(", "Dummy", ".", "getValue", "(", ")", ".", "getNode", "(", ")", ")", ";", "return", "Dummy", ".", "getValue", "(", ")", ".", "getNode", "(", ")", ";", "<FIXE>", "<FIXS>", "HandleSDNode", "Dummy", "(", "CurDAG", "->", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", "CGLoad", ",", "<NUM_LIT>", ")", ")", ")", ";", "CurDAG", "->", "ReplaceAllUsesWith", "(", "N", ",", "Dummy", ".", "getValue", "(", ")", ".", "getNode", "(", ")", ")", ";", "SelectCode", "(", "Dummy", ".", "getValue", "(", ")", ".", "getNode", "(", ")", ")", ";", "return", "Dummy", ".", "getValue", "(", ")", ".", "getNode", "(", ")", ";", "<FIXE>" ]	[ "SelectCode", "(", "CurDAG", "->", "getNode", "(", "ISD", "::", "BIT_CONVERT", ",", "dl", ",", "OpVecVT", ",", "zextShuffle", ")", ".", "getNode", "(", ")", ")", ";", "<BUGS>", "return", "SelectCode", "(", "CurDAG", "->", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "zextShuffle", ")", ".", "getNode", "(", ")", ")", ";", "<BUGE>", "}", "else", "if", "(", "Opc", "==", "ISD", "::", "ADD", "&&", "(", "OpVT", "==", "MVT", "::", "i64", "\|\|", "OpVT", "==", "MVT", "::", "v2i64", ")", ")", "{", "SDNode", "", "CGLoad", "=", "emitBuildVector", "(", "getCarryGenerateShufMask", "(", "", "CurDAG", ",", "dl", ")", ".", "getNode", "(", ")", ")", ";", "<BUGS>", "return", "SelectCode", "(", "CurDAG", "->", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", "CGLoad", ",", "<NUM_LIT>", ")", ")", ".", "getNode", "(", ")", ")", ";", "<BUGE>", "}", "else", "if", "(", "Opc", "==", "ISD", "::", "SUB", "&&", "(", "OpVT", "==", "MVT", "::", "i64", "\|\|", "OpVT", "==", "MVT", "::", "v2i64", ")", ")", "{", "SDNode", "", "CGLoad", "=", "emitBuildVector", "(", "getBorrowGenerateShufMask", "(", "", "CurDAG", ",", "dl", ")", ".", "getNode", "(", ")", ")", ";", "<BUGS>", "return", "SelectCode", "(", "CurDAG", "->", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", "CGLoad", ",", "<NUM_LIT>", ")", ")", ".", "getNode", "(", ")", ")", ";", "<BUGE>", "}", "else", "if", "(", "Opc", "==", "ISD", "::", "MUL", "&&", "(", "OpVT", "==", "MVT", "::", "i64", "\|\|", "OpVT", "==", "MVT", "::", "v2i64", ")", ")", "{", "SDNode", "", "CGLoad", "=", "emitBuildVector", "(", "getCarryGenerateShufMask", "(", "", "CurDAG", ",", "dl", ")", ".", "getNode", "(", ")", ")", ";", "<BUGS>", "return", "SelectCode", "(", "CurDAG", "->", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", "CGLoad", ",", "<NUM_LIT>", ")", ")", ".", "getNode", "(", ")", ")", ";", "<BUGE>", "}", "else", "if", "(", "Opc", "==", "ISD", "::", "TRUNCATE", ")", "{", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "Op0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SRA", "\|\|", "Op0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SRL", ")" ]
LLVM	AArch64	CPP	next_suggestion	CPU	7,592	[ "if", "(", "IsPreDec", ")", "MIB", ".", "addDef", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]	[ "if", "(", "IsFloat", ")", "Opc", "=", "IsPaired", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "Opc", "=", "IsPaired", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "TypeSize", "Scale", "(", "<NUM_LIT>", "U", ",", "false", ")", ",", "Width", "(", "<NUM_LIT>", "U", ",", "false", ")", ";", "int64_t", "MinOffset", ",", "MaxOffset", ";", "[", "[", "maybe_unused", "]", "]", "bool", "Success", "=", "AArch64InstrInfo", "::", "getMemOpInfo", "(", "Opc", ",", "Scale", ",", "Width", ",", "MinOffset", ",", "MaxOffset", ")", ";", "assert", "(", "Success", "&&", "<STR_LIT>", "Invalid Opcode", "<STR_LIT>", ")", ";", "Offset", "*=", "(", "<NUM_LIT>", "/", "(", "int", ")", "Scale", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "Pos", ",", "DebugLoc", "(", ")", ",", "TII", ".", "get", "(", "Opc", ")", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	7,593	[ "}" ]	[ "SDValue", "EFLAG", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "DL", "=", "N", "->", "getDebugLoc", "(", ")", ";", "if", "(", "X86CC", "==", "X86", "::", "COND_B", ")", "return", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "MVT", "::", "i8", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i8", ",", "DAG", ".", "getConstant", "(", "X86CC", ",", "MVT", "::", "i8", ")", ",", "EFLAG", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i8", ")", ")", ";", "return", "SDValue", "(", ")", ";" ]
GCC	aarch64	MD	next_suggestion	CPU	7,594	[ "(", "clobber", "(", "reg", ":", "CC_NZC", "CC_REGNUM", ")", ")", "]" ]	[ "(", "unspec", ":", "<", "VPRED", ">", "[", "(", "match_operand", ":", "SVE_FULL_BHI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SVE_FULL_BHI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "SVE2_MATCH", ")", "]", "UNSPEC_PRED_Z", ")", ")" ]
LLVM	Mips	CPP	program_repair	CPU	7,595	[ "<FIXS>", "case", "InlineAsm", "::", "ConstraintCode", "::", "ZC", ":", "<FIXE>" ]	[ "OutOps", ".", "push_back", "(", "Op", ")", ";", "OutOps", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "MVT", "::", "i32", ")", ")", ";", "return", "false", ";", "<BUGS>", "case", "InlineAsm", "::", "Constraint_ZC", ":", "<BUGE>", "if", "(", "Subtarget", "->", "inMicroMipsMode", "(", ")", ")", "{" ]
GCC	tilegx	MD	stmt_completion	VLIW	7,596	[ "sign_extend", "zero_extend", "]", ")" ]	[ "(", "define_code_iterator", "any_extend", "[" ]
LLVM	LoongArch	TD	program_repair	CPU	7,597	[ "<FIXS>", "def", "XVLD", ":", "LASX2RI12_Load", "<NUM_LIT>", ">", ";", "def", "XVLDX", ":", "LASX3R_Load", "<NUM_LIT>", ">", ";", "<FIXE>", "<FIXS>", "def", "XVLDREPL_B", ":", "LASX2RI12_Load", "<NUM_LIT>", ">", ";", "def", "XVLDREPL_H", ":", "LASX2RI11_Load", "<NUM_LIT>", ">", ";", "def", "XVLDREPL_W", ":", "LASX2RI10_Load", "<NUM_LIT>", ">", ";", "def", "XVLDREPL_D", ":", "LASX2RI9_Load", "<NUM_LIT>", ">", ";", "<FIXE>", "<FIXS>", "def", "XVST", ":", "LASX2RI12_Store", "<NUM_LIT>", ">", ";", "def", "XVSTX", ":", "LASX3R_Store", "<NUM_LIT>", ">", ";", "<FIXE>" ]	[ "}", "let", "mayLoad", "=", "<NUM_LIT>", ",", "mayStore", "=", "<NUM_LIT>", "in", "{", "<BUGS>", "def", "XVLD", ":", "LASX2RI12_XRI", "<NUM_LIT>", ">", ";", "def", "XVLDX", ":", "LASX3R_XRR", "<NUM_LIT>", ">", ";", "<BUGE>", "<BUGS>", "def", "XVLDREPL_B", ":", "LASX2RI12_XRI", "<NUM_LIT>", ">", ";", "def", "XVLDREPL_H", ":", "LASX2RI11_XRI", "<NUM_LIT>", ">", ";", "def", "XVLDREPL_W", ":", "LASX2RI10_XRI", "<NUM_LIT>", ">", ";", "def", "XVLDREPL_D", ":", "LASX2RI9_XRI", "<NUM_LIT>", ">", ";", "<BUGE>", "}", "let", "mayLoad", "=", "<NUM_LIT>", ",", "mayStore", "=", "<NUM_LIT>", "in", "{", "<BUGS>", "def", "XVST", ":", "LASX2RI12_XRI", "<NUM_LIT>", ">", ";", "def", "XVSTX", ":", "LASX3R_XRR", "<NUM_LIT>", ">", ";", "<BUGE>", "def", "XVSTELM_B", ":", "LASX2RI8I5_XRII", "<NUM_LIT>", ">", ";", "def", "XVSTELM_H", ":", "LASX2RI8I4_XRII", "<NUM_LIT>", ",", "simm8_lsl1", ">", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	7,598	[ ")", ":", "FuncInfo", "->", "getStackPtrOffsetReg", "(", ")", ";" ]	[ "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "FuncInfo", "->", "getFrameOffsetReg", "(" ]
GCC	pdp11	MD	program_repair	MPU	7,599	[ "<FIXS>", "(", "div", ":", "HI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "subreg", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", "<NUM_LIT>", ")", "<BUGS>", "(", "div", ":", "HI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<BUGS>", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "subreg", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

ia64

MD

stmt_completion

CPU

7,500

[ "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "BI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", "(", "pc", ")", "(", "return", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]

GCC

m68k

MD

stmt_completion

MPU

7,501

[ ")", ")", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "call", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]

LLVM

M68k

CPP

code_generation

MPU

7,502

[ "bool", "M68kInstrInfo", "::", "ExpandMOVSZX_RR", "(", "MachineInstrBuilder", "&", "MIB", ",", "bool", "IsSigned", ",", "MVT", "MVTDst", ",", "MVT", "MVTSrc", ")", "const", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Expand ", "<STR_LIT>", "<<", "*", "MIB", ".", "getInstr", "(", ")", "<<", "<STR_LIT>", " to ", "<STR_LIT>", ")", ";", "unsigned", "Move", ";", "if", "(", "MVTDst", "==", "MVT", "::", "i16", ")", "Move", "=", "M68k", "::", "MOV16rr", ";", "else", "Move", "=", "M68k", "::", "MOV32rr", ";", "Register", "Dst", "=", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Src", "=", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "Dst", "!=", "Src", "&&", "<STR_LIT>", "You cannot use the same Regs with MOVSX_RR", "<STR_LIT>", ")", ";", "const", "auto", "&", "TRI", "=", "getRegisterInfo", "(", ")", ";", "const", "auto", "*", "RCDst", "=", "TRI", ".", "getMaximalPhysRegClass", "(", "Dst", ",", "MVTDst", ")", ";", "const", "auto", "*", "RCSrc", "=", "TRI", ".", "getMaximalPhysRegClass", "(", "Src", ",", "MVTSrc", ")", ";", "assert", "(", "RCDst", "&&", "RCSrc", "&&", "<STR_LIT>", "Wrong use of MOVSX_RR", "<STR_LIT>", ")", ";", "assert", "(", "RCDst", "!=", "RCSrc", "&&", "<STR_LIT>", "You cannot use the same Reg Classes with MOVSX_RR", "<STR_LIT>", ")", ";", "unsigned", "SSrc", "=", "RI", ".", "getMatchingMegaReg", "(", "Src", ",", "RCDst", ")", ";", "assert", "(", "SSrc", "&&", "<STR_LIT>", "No viable MEGA register available", "<STR_LIT>", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MIB", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MIB", "->", "getDebugLoc", "(", ")", ";", "if", "(", "Dst", "!=", "SSrc", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Move and ", "<STR_LIT>", "<<", "'", "\\n", "'", ")", ";", "BuildMI", "(", "MBB", ",", "MIB", ".", "getInstr", "(", ")", ",", "DL", ",", "get", "(", "Move", ")", ",", "Dst", ")", ".", "addReg", "(", "SSrc", ")", ";", "}", "if", "(", "IsSigned", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Sign Extend", "<STR_LIT>", "<<", "'", "\\n", "'", ")", ";", "AddSExt", "(", "MBB", ",", "MIB", ".", "getInstr", "(", ")", ",", "DL", ",", "Dst", ",", "MVTSrc", ",", "MVTDst", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Zero Extend", "<STR_LIT>", "<<", "'", "\\n", "'", ")", ";", "AddZExt", "(", "MBB", ",", "MIB", ".", "getInstr", "(", ")", ",", "DL", ",", "Dst", ",", "MVTSrc", ",", "MVTDst", ")", ";", "}", "MIB", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}" ]

[ "Move", "from", "register", "and", "extend", "." ]

LLVM

AArch64

CPP

next_suggestion

CPU

7,503

[ "Register", "ConstantReg", "=", "OffsetInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";" ]

[ "InstructionSelector", "::", "ComplexRendererFns", "AArch64InstructionSelector", "::", "selectAddrModeShiftedExtendXReg", "(", "MachineOperand", "&", "Root", ",", "unsigned", "SizeInBytes", ")", "const", "{", "if", "(", "!", "Root", ".", "isReg", "(", ")", ")", "return", "None", ";", "MachineRegisterInfo", "&", "MRI", "=", "Root", ".", "getParent", "(", ")", "->", "getMF", "(", ")", "->", "getRegInfo", "(", ")", ";", "int64_t", "LegalShiftVal", "=", "Log2_32", "(", "SizeInBytes", ")", ";", "if", "(", "LegalShiftVal", "==", "<NUM_LIT>", ")", "return", "None", ";", "MachineInstr", "*", "Gep", "=", "getOpcodeDef", "(", "TargetOpcode", "::", "G_GEP", ",", "Root", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "if", "(", "!", "Gep", "||", "!", "isWorthFoldingIntoExtendedReg", "(", "*", "Gep", ",", "MRI", ")", ")", "return", "None", ";", "MachineInstr", "*", "OffsetInst", "=", "getDefIgnoringCopies", "(", "Gep", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "MRI", ")", ";", "if", "(", "!", "OffsetInst", ")", "return", "None", ";", "unsigned", "OffsetOpc", "=", "OffsetInst", "->", "getOpcode", "(", ")", ";", "if", "(", "OffsetOpc", "!=", "TargetOpcode", "::", "G_SHL", "&&", "OffsetOpc", "!=", "TargetOpcode", "::", "G_MUL", ")", "return", "None", ";", "if", "(", "!", "isWorthFoldingIntoExtendedReg", "(", "*", "OffsetInst", ",", "MRI", ")", ")", "return", "None", ";", "Register", "OffsetReg", "=", "OffsetInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

7,504

[ "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=" ]

LLVM

Alpha

CPP

program_repair

MPU

7,505

[ "<FIXS>", "AlphaSubtarget", "::", "AlphaSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ")", "<FIXE>", "<FIXS>", "std", "::", "string", "CPUName", "=", "CPU", ";", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", "<STR_LIT>", "generic", "<STR_LIT>", ";", "<FIXE>", "<FIXS>", "ParseSubtargetFeatures", "(", "FS", ",", "CPUName", ")", ";", "<FIXE>" ]

[ "#", "include", "<STR_LIT>", "AlphaGenSubtarget.inc", "<STR_LIT>", "using", "namespace", "llvm", ";", "<BUGS>", "AlphaSubtarget", "::", "AlphaSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ")", "<BUGE>", ":", "HasCT", "(", "false", ")", "{", "<BUGS>", "std", "::", "string", "CPU", "=", "<STR_LIT>", "generic", "<STR_LIT>", ";", "<BUGE>", "<BUGS>", "ParseSubtargetFeatures", "(", "FS", ",", "CPU", ")", ";", "<BUGE>", "}" ]

GCC

ia64

CPP

stmt_completion

CPU

7,506

[ "ecount", "+", "<NUM_LIT>", ";" ]

[ "static", "inline", "void", "desc_epilogue", "(", "unw_word", "t", ",", "unw_word", "ecount", ",", "struct", "unw_state_record", "*", "sr", ")", "{", "sr", "->", "epilogue_start", "=", "sr", "->", "region_start", "+", "sr", "->", "region_len", "-", "<NUM_LIT>", "-", "t", ";", "sr", "->", "epilogue_count", "=" ]

GCC

gcn

MD

next_suggestion

GPU

7,507

[ "rtx", "insi2", "=", "gen_reg_rtx", "(", "<", "VnSI", ">", "mode", ")" ]

[ "(", "minmaxop", ":", "V_QIHI", "(", "match_operand", ":", "V_QIHI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V_QIHI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "V_QIHI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "enum", "{", "smin", ",", "umin", ",", "smax", ",", "umax", "}", "bool", "unsignedp", "=", "(", "<", "code", ">", "=", "=", "umax", "|", "|", "<", "code", ">", "=", "=", "umin", ")", "rtx", "insi1", "=", "gen_reg_rtx", "(", "<", "VnSI", ">", "mode", ")" ]

LLVM

AMDGPU

CPP

code_generation

GPU

7,508

[ "unsigned", "AMDGPUSubtarget", "::", "getOccupancyWithLocalMemSize", "(", "uint32_t", "Bytes", ",", "const", "Function", "&", "F", ")", "const", "{", "const", "unsigned", "MaxWorkGroupSize", "=", "getFlatWorkGroupSizes", "(", "F", ")", ".", "second", ";", "const", "unsigned", "MaxWorkGroupsPerCu", "=", "getMaxWorkGroupsPerCU", "(", "MaxWorkGroupSize", ")", ";", "if", "(", "!", "MaxWorkGroupsPerCu", ")", "return", "<NUM_LIT>", ";", "const", "unsigned", "WaveSize", "=", "getWavefrontSize", "(", ")", ";", "unsigned", "NumGroups", "=", "getLocalMemorySize", "(", ")", "/", "(", "Bytes", "?", "Bytes", ":", "<NUM_LIT>", "u", ")", ";", "if", "(", "NumGroups", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "NumGroups", "=", "std", "::", "min", "(", "MaxWorkGroupsPerCu", ",", "NumGroups", ")", ";", "const", "unsigned", "MaxGroupNumWaves", "=", "(", "MaxWorkGroupSize", "+", "WaveSize", "-", "<NUM_LIT>", ")", "/", "WaveSize", ";", "unsigned", "MaxWaves", "=", "NumGroups", "*", "MaxGroupNumWaves", ";", "MaxWaves", "=", "std", "::", "min", "(", "MaxWaves", ",", "getMaxWavesPerEU", "(", ")", ")", ";", "assert", "(", "MaxWaves", ">", "<NUM_LIT>", "&&", "MaxWaves", "<=", "getMaxWavesPerEU", "(", ")", "&&", "<STR_LIT>", "computed invalid occupancy", "<STR_LIT>", ")", ";", "return", "MaxWaves", ";", "}" ]

[ "Inverse", "of", "getMaxLocalMemWithWaveCount", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

7,509

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_vminub", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_ea23e4", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

next_suggestion

CPU

7,510

[ "return", "TARGET_64BIT", ";" ]

[ "return", "true", ";", "case", "E_QImode", ":", "return", "TARGET_64BIT", "||", "!", "TARGET_PARTIAL_REG_STALL", ";", "case", "E_DImode", ":" ]

GCC

arm

CPP

stmt_completion

CPU

7,511

[ "b", ")", ";" ]

[ "return", "_", "_", "builtin_arm_crc32cb", "(", "_", "_", "a", ",", "_", "_" ]

LLVM

Hexagon

TD

next_suggestion

DSP

7,512

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

mips

CPP

next_suggestion

CPU

7,513

[ "high", "=", "mips_unspec_offset_high", "(", "temp", ",", "base", ",", "addr", ",", "type", ")", ";" ]

[ "rtx", "base", ",", "high", ",", "lo_sum_symbol", ";", "base", "=", "mips_pic_base_register", "(", "temp", ")", ";", "if", "(", "temp", "!=", "NULL", "&&", "reg_overlap_mentioned_p", "(", "base", ",", "temp", ")", ")", "temp", "=", "NULL", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

7,514

[ "addReg", "(", "Exec", ")", ".", "addReg", "(", "SaveExec", ")", ";" ]

[ "unsigned", "VRsrcUndef", "=", "getUndefRegState", "(", "Rsrc", ".", "isUndef", "(", ")", ")", ";", "Register", "SaveExec", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "Register", "CondReg0", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "Register", "CondReg1", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "Register", "AndCond", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "Register", "SRsrcSub0", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ";", "Register", "SRsrcSub1", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ";", "Register", "SRsrcSub2", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ";", "Register", "SRsrcSub3", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ";", "Register", "SRsrc", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_128RegClass", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "V_READFIRSTLANE_B32", ")", ",", "SRsrcSub0", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "AMDGPU", "::", "sub0", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "V_READFIRSTLANE_B32", ")", ",", "SRsrcSub1", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "AMDGPU", "::", "sub1", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "V_READFIRSTLANE_B32", ")", ",", "SRsrcSub2", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "AMDGPU", "::", "sub2", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "V_READFIRSTLANE_B32", ")", ",", "SRsrcSub3", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "AMDGPU", "::", "sub3", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "REG_SEQUENCE", ")", ",", "SRsrc", ")", ".", "addReg", "(", "SRsrcSub0", ")", ".", "addImm", "(", "AMDGPU", "::", "sub0", ")", ".", "addReg", "(", "SRsrcSub1", ")", ".", "addImm", "(", "AMDGPU", "::", "sub1", ")", ".", "addReg", "(", "SRsrcSub2", ")", ".", "addImm", "(", "AMDGPU", "::", "sub2", ")", ".", "addReg", "(", "SRsrcSub3", ")", ".", "addImm", "(", "AMDGPU", "::", "sub3", ")", ";", "Rsrc", ".", "setReg", "(", "SRsrc", ")", ";", "Rsrc", ".", "setIsKill", "(", "true", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "V_CMP_EQ_U64_e64", ")", ",", "CondReg0", ")", ".", "addReg", "(", "SRsrc", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub0_sub1", ")", ".", "addReg", "(", "VRsrc", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub0_sub1", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "V_CMP_EQ_U64_e64", ")", ",", "CondReg1", ")", ".", "addReg", "(", "SRsrc", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub2_sub3", ")", ".", "addReg", "(", "VRsrc", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub2_sub3", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AndOpc", ")", ",", "AndCond", ")", ".", "addReg", "(", "CondReg0", ")", ".", "addReg", "(", "CondReg1", ")", ";", "MRI", ".", "setSimpleHint", "(", "SaveExec", ",", "AndCond", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "SaveExecOpc", ")", ",", "SaveExec", ")", ".", "addReg", "(", "AndCond", ",", "RegState", "::", "Kill", ")", ";", "I", "=", "LoopBB", ".", "end", "(", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "XorTermOpc", ")", ",", "Exec", ")", "." ]

LLVM

Sparc

CPP

next_suggestion

CPU

7,515

[ "}" ]

[ "else", "if", "(", "RC", "==", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "Can't load this register from stack slot", "<STR_LIT>", ")", ";" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

7,516

[ ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]

[ "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "SystemZTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "break", ";", "case", "'", "d", "'", ":", "case", "'", "r", "'", ":", "if", "(", "VT", "==", "MVT", "::", "i64", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "else", "if", "(", "VT", "==", "MVT", "::", "i128", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "'", "a", "'", ":", "if", "(", "VT", "==", "MVT", "::", "i64", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "else", "if", "(", "VT", "==", "MVT", "::", "i128", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U" ]

GCC

arm

MD

stmt_completion

CPU

7,517

[ "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "match_operand", ":", "<", "V_double_width", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "SE", ":", "<", "V_double_width", ">", "(", "match_operand", ":", "VDI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "SE", ":", "<", "V_double_width", ">", "(", "match_operand", ":", "VDI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "rtx", "tmpreg", "=", "gen_reg_rtx", "(", "<", "V_widen", ">", "mode", ")", "emit_insn", "(", "gen_neon_vec_", "<", "US", ">", "mult_", "<", "mode", ">", "(", "tmpreg", "," ]

GCC

arm

MD

next_suggestion

CPU

7,518

[ "const0_rtx", ")", ")" ]

[ "[", "(", "match_operand", ":", "VMQI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VMQI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "<", "V_elem", ">", "<NUM_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "<", "V_HALF", ">", "mode", ")", "emit_insn", "(", "gen_neon_vset_lane", "<", "V_half", ">", "(", "tmp", ",", "operands", "[", "<NUM_LIT>", "]", ",", "tmp", ",", "const0_rtx", ")", ")", "emit_insn", "(", "gen_neon_vqrdmulh_lane", "<", "mode", ">", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "tmp", "," ]

GCC

spu

MD

next_suggestion

MPU

7,519

[ "<STR_LIT>" ]

[ "(", "lshiftrt", ":", "DTI", "(", "match_operand", ":", "DTI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "SI", "(", "neg", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

7,520

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

i386

CPP

program_repair

CPU

7,521

[ "<FIXS>", "case", "PROCESSOR_LAKEMONT", ":", "<FIXE>" ]

[ "switch", "(", "ix86_tune", ")", "{", "case", "PROCESSOR_PENTIUM", ":", "<BUGS>", "case", "PROCESSOR_LAKEMOUNT", ":", "<BUGE>", "case", "PROCESSOR_BONNELL", ":", "case", "PROCESSOR_SILVERMONT", ":", "case", "PROCESSOR_KNL", ":" ]

GCC

arm

CPP

next_suggestion

CPU

7,522

[ "}" ]

[ "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld4v8hi", "(", "(", "const", "_", "_", "builtin_neon_hi", "*", ")", "_", "_", "a", ")", ";", "return", "_", "_", "rv", ".", "_", "_", "i", ";" ]

GCC

vax

CPP

code_generation

CPU

7,523

[ "static", "int", "vax_return_pops_args", "(", "tree", "fundecl", "ATTRIBUTE_UNUSED", ",", "tree", "funtype", "ATTRIBUTE_UNUSED", ",", "int", "size", ")", "{", "return", "size", ">", "<NUM_LIT>", "*", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "size", ";", "}" ]

[ "Value", "is", "the", "number", "of", "bytes", "of", "arguments", "automatically", "popped", "when", "returning", "from", "a", "subroutine", "call", ".", "FUNDECL", "is", "the", "declaration", "node", "of", "the", "function", "(", "as", "a", "tree", ")", ",", "FUNTYPE", "is", "the", "data", "type", "of", "the", "function", "(", "as", "a", "tree", ")", ",", "or", "for", "a", "library", "call", "it", "is", "an", "identifier", "node", "for", "the", "subroutine", "name", ".", "SIZE", "is", "the", "number", "of", "bytes", "of", "arguments", "passed", "on", "the", "stack", ".", "On", "the", "VAX", ",", "the", "RET", "insn", "pops", "a", "maximum", "of", "255", "args", "for", "any", "function", "." ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

7,524

[ "}" ]

[ "uint16_t", "Size", "=", "M", ".", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "G", ".", "getValueType", "(", ")", ")", ";", "getTargetStreamer", "(", ")", "->", "emitGlobalImport", "(", "G", ".", "getGlobalIdentifier", "(", ")", ")", ";", "OutStreamer", "->", "emitELFSize", "(", "getSymbol", "(", "&", "G", ")", ",", "MCConstantExpr", "::", "create", "(", "Size", ",", "OutContext", ")", ")", ";", "}", "}" ]

GCC

rs6000

MD

stmt_completion

CPU

7,525

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]

LLVM

X86

CPP

next_suggestion

CPU

7,526

[ "}", "else", "{" ]

[ "O", "<<", "markup", "(", "<STR_LIT>", "<imm:", "<STR_LIT>", ")", "<<", "'", "$", "'", "<<", "formatImm", "(", "(", "int64_t", ")", "Op", ".", "getImm", "(", ")", ")", "<<", "markup", "(", "<STR_LIT>", ">", "<STR_LIT>", ")", ";", "if", "(", "CommentStream", "&&", "!", "HasCustomInstComment", "&&", "(", "Op", ".", "getImm", "(", ")", ">", "<NUM_LIT>", "||", "Op", ".", "getImm", "(", ")", "<", "-", "<NUM_LIT>", ")", ")", "*", "CommentStream", "<<", "format", "(", "<STR_LIT>", "imm = 0x%", "<STR_LIT>", "PRIX64", "<STR_LIT>", "\\n", "<STR_LIT>", ",", "(", "uint64_t", ")", "Op", ".", "getImm", "(", ")", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

7,527

[ "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

7,528

[ "}" ]

[ "SmallPtrSet", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "CmovInstructions", ";", "for", "(", "auto", "&", "Group", ":", "CmovInstGroups", ")", "CmovInstructions", ".", "insert", "(", "Group", ".", "begin", "(", ")", ",", "Group", ".", "end", "(", ")", ")", ";", "for", "(", "DepthInfo", "&", "MaxDepth", ":", "LoopDepth", ")", "{", "for", "(", "auto", "*", "MBB", ":", "Blocks", ")", "{", "RegDefMaps", "[", "PhyRegType", "]", ".", "clear", "(", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "continue", ";", "unsigned", "MIDepth", "=", "<NUM_LIT>", ";", "unsigned", "MIDepthOpt", "=", "<NUM_LIT>", ";", "bool", "IsCMOV", "=", "CmovInstructions", ".", "count", "(", "&", "MI", ")", ";", "for", "(", "auto", "&", "MO", ":", "MI", ".", "uses", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isUse", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "auto", "&", "RDM", "=", "RegDefMaps", "[", "Reg", ".", "isVirtual", "(", ")", "]", ";", "if", "(", "MachineInstr", "*", "DefMI", "=", "RDM", ".", "lookup", "(", "Reg", ")", ")", "{", "OperandToDefMap", "[", "&", "MO", "]", "=", "DefMI", ";", "DepthInfo", "Info", "=", "DepthMap", ".", "lookup", "(", "DefMI", ")", ";", "MIDepth", "=", "std", "::", "max", "(", "MIDepth", ",", "Info", ".", "Depth", ")", ";", "if", "(", "!", "IsCMOV", ")", "MIDepthOpt", "=", "std", "::", "max", "(", "MIDepthOpt", ",", "Info", ".", "OptDepth", ")", ";", "}", "}", "if", "(", "IsCMOV", ")", "MIDepthOpt", "=", "getDepthOfOptCmov", "(", "DepthMap", "[", "OperandToDefMap", ".", "lookup", "(", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "]", ".", "OptDepth", ",", "DepthMap", "[", "OperandToDefMap", ".", "lookup", "(", "&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "]", ".", "OptDepth", ")", ";", "for", "(", "auto", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "RegDefMaps", "[", "Reg", ".", "isVirtual", "(", ")", "]", "[", "Reg", "]", "=", "&", "MI", ";", "}", "unsigned", "Latency", "=", "TSchedModel", ".", "computeInstrLatency", "(", "&", "MI", ")", ";", "DepthMap", "[", "&", "MI", "]", "=", "{", "MIDepth", "+=", "Latency", ",", "MIDepthOpt", "+=", "Latency", "}", ";", "MaxDepth", ".", "Depth", "=", "std", "::", "max", "(", "MaxDepth", ".", "Depth", ",", "MIDepth", ")", ";", "MaxDepth", ".", "OptDepth", "=", "std", "::", "max", "(", "MaxDepth", ".", "OptDepth", ",", "MIDepthOpt", ")", ";", "}", "}", "}", "unsigned", "Diff", "[", "LoopIterations", "]", "=", "{", "LoopDepth", "[", "<NUM_LIT>", "]", ".", "Depth", "-", "LoopDepth", "[", "<NUM_LIT>", "]", ".", "OptDepth", ",", "LoopDepth", "[", "<NUM_LIT>", "]", ".", "Depth", "-", "LoopDepth", "[", "<NUM_LIT>", "]", ".", "OptDepth", "}", ";", "if", "(", "Diff", "[", "<NUM_LIT>", "]", "<", "GainCycleThreshold", ")", "return", "false", ";", "bool", "WorthOptLoop", "=", "false", ";", "if", "(", "Diff", "[", "<NUM_LIT>", "]", "==", "Diff", "[", "<NUM_LIT>", "]", ")", "WorthOptLoop", "=", "Diff", "[", "<NUM_LIT>", "]", "*", "<NUM_LIT>", ">=", "LoopDepth", "[", "<NUM_LIT>", "]", ".", "Depth", ";", "else", "if", "(", "Diff", "[", "<NUM_LIT>", "]", ">", "Diff", "[", "<NUM_LIT>", "]", ")", "WorthOptLoop", "=", "(", "Diff", "[", "<NUM_LIT>", "]", "-", "Diff", "[", "<NUM_LIT>", "]", ")", "*", "<NUM_LIT>", ">=", "(", "LoopDepth", "[", "<NUM_LIT>", "]", ".", "Depth", "-", "LoopDepth", "[", "<NUM_LIT>", "]", ".", "Depth", ")", "&&", "(", "Diff", "[", "<NUM_LIT>", "]", "*", "<NUM_LIT>", ">=", "LoopDepth", "[", "<NUM_LIT>", "]", ".", "Depth", ")", ";", "if", "(", "!", "WorthOptLoop", ")", "return", "false", ";", "++", "NumOfLoopCandidate", ";", "unsigned", "MispredictPenalty", "=", "TSchedModel", ".", "getMCSchedModel", "(", ")", "->", "MispredictPenalty", ";", "CmovGroups", "TempGroups", ";", "std", "::", "swap", "(", "TempGroups", ",", "CmovInstGroups", ")", ";", "for", "(", "auto", "&", "Group", ":", "TempGroups", ")", "{", "bool", "WorthOpGroup", "=", "true", ";", "for", "(", "auto", "*", "MI", ":", "Group", ")", "{", "auto", "UIs", "=", "MRI", "->", "use_instructions", "(", "MI", "->", "defs", "(", ")", ".", "begin", "(", ")", "->", "getReg", "(", ")", ")", ";", "if", "(", "!", "UIs", ".", "empty", "(", ")", "&&", "++", "UIs", ".", "begin", "(", ")", "==", "UIs", ".", "end", "(", ")", ")", "{", "unsigned", "Op", "=", "UIs", ".", "begin", "(", ")", "->", "getOpcode", "(", ")", ";", "if", "(", "Op", "==", "X86", "::", "MOV64rm", "||", "Op", "==", "X86", "::", "MOV32rm", ")", "{", "WorthOpGroup", "=", "false", ";", "break", ";", "}", "}", "unsigned", "CondCost", "=", "DepthMap", "[", "OperandToDefMap", ".", "lookup", "(", "&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "]", ".", "Depth", ";", "unsigned", "ValCost", "=", "getDepthOfOptCmov", "(", "DepthMap", "[", "OperandToDefMap", ".", "lookup", "(", "&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "]", ".", "Depth", ",", "DepthMap", "[", "OperandToDefMap", ".", "lookup", "(", "&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "]", ".", "Depth", ")", ";", "if", "(", "ValCost", ">", "CondCost", "||", "(", "CondCost", "-", "ValCost", ")", "*", "<NUM_LIT>", "<", "MispredictPenalty", ")", "{", "WorthOpGroup", "=", "false", ";", "break", ";", "}", "}", "if", "(", "WorthOpGroup", ")", "CmovInstGroups", ".", "push_back", "(", "Group", ")", ";" ]

GCC

i386

MD

next_suggestion

CPU

7,529

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

i386

CPP

next_suggestion

CPU

7,530

[ "return", "_", "_", "u", ".", "_", "_", "a", "[", "<NUM_LIT>", "]", ";" ]

[ "_", "_", "m128h", "_", "_", "a", "[", "<NUM_LIT>", "]", ";", "_", "_", "m512h", "_", "_", "v", ";", "}", "_", "_", "u", "=", "{", ".", "_", "_", "v", "=", "_", "_", "A", "}", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

7,531

[ "if", "(", "!", "UseNSA", ")", "{" ]

[ "{", "AMDGPU", "::", "IMAGE_BVH_INTERSECT_RAY", ",", "AMDGPU", "::", "IMAGE_BVH_INTERSECT_RAY_a16", "}", ",", "{", "AMDGPU", "::", "IMAGE_BVH64_INTERSECT_RAY", ",", "AMDGPU", "::", "IMAGE_BVH64_INTERSECT_RAY_a16", "}", "}", ";", "int", "Opcode", ";", "if", "(", "UseNSA", ")", "{", "Opcode", "=", "AMDGPU", "::", "getMIMGOpcode", "(", "BaseOpcodes", "[", "Is64", "]", "[", "IsA16", "]", ",", "AMDGPU", "::", "MIMGEncGfx10NSA", ",", "NumVDataDwords", ",", "NumVAddrDwords", ")", ";", "}", "else", "{", "Opcode", "=", "AMDGPU", "::", "getMIMGOpcode", "(", "BaseOpcodes", "[", "Is64", "]", "[", "IsA16", "]", ",", "AMDGPU", "::", "MIMGEncGfx10Default", ",", "NumVDataDwords", ",", "PowerOf2Ceil", "(", "NumVAddrDwords", ")", ")", ";", "}", "assert", "(", "Opcode", "!=", "-", "<NUM_LIT>", ")", ";", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "Ops", ";", "if", "(", "Is64", ")", "{", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "{", "S32", ",", "S32", "}", ",", "NodePtr", ")", ";", "Ops", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "Ops", ".", "push_back", "(", "NodePtr", ")", ";", "}", "Ops", ".", "push_back", "(", "RayExtent", ")", ";", "auto", "packLanes", "=", "[", "&", "Ops", ",", "&", "S32", ",", "&", "B", "]", "(", "Register", "Src", ")", "{", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "{", "S32", ",", "S32", ",", "S32", "}", ",", "Src", ")", ";", "Ops", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Unmerge", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "}", ";", "packLanes", "(", "RayOrigin", ")", ";", "if", "(", "IsA16", ")", "{", "auto", "UnmergeRayDir", "=", "B", ".", "buildUnmerge", "(", "{", "S16", ",", "S16", ",", "S16", "}", ",", "RayDir", ")", ";", "auto", "UnmergeRayInvDir", "=", "B", ".", "buildUnmerge", "(", "{", "S16", ",", "S16", ",", "S16", "}", ",", "RayInvDir", ")", ";", "Register", "R1", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "Register", "R2", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "Register", "R3", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "B", ".", "buildMerge", "(", "R1", ",", "{", "UnmergeRayDir", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "UnmergeRayDir", ".", "getReg", "(", "<NUM_LIT>", ")", "}", ")", ";", "B", ".", "buildMerge", "(", "R2", ",", "{", "UnmergeRayDir", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "UnmergeRayInvDir", ".", "getReg", "(", "<NUM_LIT>", ")", "}", ")", ";", "B", ".", "buildMerge", "(", "R3", ",", "{", "UnmergeRayInvDir", ".", "getReg", "(", "<NUM_LIT>", ")", ",", "UnmergeRayInvDir", ".", "getReg", "(", "<NUM_LIT>", ")", "}", ")", ";", "Ops", ".", "push_back", "(", "R1", ")", ";", "Ops", ".", "push_back", "(", "R2", ")", ";", "Ops", ".", "push_back", "(", "R3", ")", ";", "}", "else", "{", "packLanes", "(", "RayDir", ")", ";", "packLanes", "(", "RayInvDir", ")", ";", "}" ]

GCC

spu

MD

next_suggestion

MPU

7,532

[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]

[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]

GCC

sparc

MD

stmt_completion

CPU

7,533

[ ")", "]", ")" ]

[ "[", "(", "set", "(", "reg", ":", "CCXC", "CC_REG", ")", "(", "compare", ":", "CCXC", "(", "not", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "W", "(", "plus", ":", "W", "(", "ltu", ":", "W", "(", "reg", ":", "CCXC", "CC_REG", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

BPF

CPP

stmt_completion

Virtual ISA

7,534

[ ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";" ]

[ "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "BuildMI", "(", "MBB", ",", "I", ",", "DL" ]

LLVM

Hexagon

TD

next_suggestion

DSP

7,535

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

7,536

[ ")", ";" ]

[ "void", "ARMTargetStreamer", "::", "emitFPU", "(", "unsigned", "FPU", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", "unimplemented", "<STR_LIT>" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

7,537

[ "<STR_LIT>", ")", "&", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

[ "bool", "HexagonInstrInfo", "::", "isPredicateLate", "(", "unsigned", "Opcode", ")", "const", "{", "const", "uint64_t", "F", "=", "get", "(", "Opcode", ")", ".", "TSFlags", ";", "return", "~", "(", "F", ">>", "<STR_LIT>", "::" ]

LLVM

SystemZ

TD

next_suggestion

CPU

7,538

[ "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";" ]

[ "class", "InstRIc", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ",", "pattern", ">", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";" ]

GCC

s390

MD

next_suggestion

MPU

7,539

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

PowerPC

CPP

code_generation

CPU

7,540

[ "void", "PPCTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "TargetMachine", "&", "TM", "=", "getTargetMachine", "(", ")", ";", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Do not know how to custom type legalize this operation!", "<STR_LIT>", ")", ";", "case", "ISD", "::", "VAARG", ":", "{", "if", "(", "!", "TM", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ".", "isSVR4ABI", "(", ")", "||", "TM", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ".", "isPPC64", "(", ")", ")", "return", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "MVT", "::", "i64", ")", "{", "SDValue", "NewNode", "=", "LowerVAARG", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ",", "PPCSubTarget", ")", ";", "Results", ".", "push_back", "(", "NewNode", ")", ";", "Results", ".", "push_back", "(", "NewNode", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "return", ";", "}", "case", "ISD", "::", "FP_ROUND_INREG", ":", "{", "assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "ppcf128", ")", ";", "assert", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "ppcf128", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "dl", ",", "MVT", "::", "f64", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "dl", ",", "MVT", "::", "f64", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "std", "::", "vector", "<", "EVT", ">", "NodeTys", ";", "SDValue", "Ops", "[", "<NUM_LIT>", "]", ",", "Result", ",", "MFFSreg", ",", "InFlag", ",", "FPreg", ";", "NodeTys", ".", "push_back", "(", "MVT", "::", "f64", ")", ";", "NodeTys", ".", "push_back", "(", "MVT", "::", "Glue", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "&", "InFlag", ",", "<NUM_LIT>", ")", ";", "MFFSreg", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "NodeTys", ".", "clear", "(", ")", ";", "NodeTys", ".", "push_back", "(", "MVT", "::", "Glue", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "InFlag", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "InFlag", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "NodeTys", ".", "clear", "(", ")", ";", "NodeTys", ".", "push_back", "(", "MVT", "::", "Glue", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "InFlag", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "InFlag", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "NodeTys", ".", "clear", "(", ")", ";", "NodeTys", ".", "push_back", "(", "MVT", "::", "f64", ")", ";", "NodeTys", ".", "push_back", "(", "MVT", "::", "Glue", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Lo", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Hi", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "InFlag", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "FPreg", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "NodeTys", ".", "clear", "(", ")", ";", "NodeTys", ".", "push_back", "(", "MVT", "::", "f64", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "MFFSreg", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "FPreg", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "InFlag", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "Ops", ",", "<NUM_LIT>", ")", ";", "FPreg", "=", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_PAIR", ",", "dl", ",", "MVT", "::", "ppcf128", ",", "FPreg", ",", "FPreg", ")", ")", ";", "return", ";", "}", "case", "ISD", "::", "FP_TO_SINT", ":", "Results", ".", "push_back", "(", "LowerFP_TO_INT", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ",", "dl", ")", ")", ";", "return", ";", "}", "}" ]

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

LLVM

SystemZ

TD

stmt_completion

CPU

7,541

[ "I2", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

GCC

i386

MD

stmt_completion

CPU

7,542

[ ")", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Dcpu16

CPP

stmt_completion

CPU

7,543

[ ")", ";" ]

[ "TargetPassConfig", "*", "Dcpu16TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "Dcpu16PassConfig", "(", "this", ",", "PM" ]

GCC

rs6000

CPP

code_generation

CPU

7,544

[ "static", "void", "rs6000_finish_cost", "(", "void", "*", "data", ",", "unsigned", "*", "prologue_cost", ",", "unsigned", "*", "body_cost", ",", "unsigned", "*", "epilogue_cost", ")", "{", "rs6000_cost_data", "*", "cost_data", "=", "(", "rs6000_cost_data", "*", ")", "data", ";", "if", "(", "cost_data", "->", "loop_info", ")", "rs6000_density_test", "(", "cost_data", ")", ";", "if", "(", "cost_data", "->", "loop_info", ")", "{", "loop_vec_info", "vec_info", "=", "loop_vec_info_for_loop", "(", "cost_data", "->", "loop_info", ")", ";", "if", "(", "!", "rs6000_vect_nonmem", "&&", "LOOP_VINFO_VECT_FACTOR", "(", "vec_info", ")", "==", "<NUM_LIT>", "&&", "LOOP_REQUIRES_VERSIONING", "(", "vec_info", ")", ")", "cost_data", "->", "cost", "[", "vect_body", "]", "+=", "<NUM_LIT>", ";", "}", "*", "prologue_cost", "=", "cost_data", "->", "cost", "[", "vect_prologue", "]", ";", "*", "body_cost", "=", "cost_data", "->", "cost", "[", "vect_body", "]", ";", "*", "epilogue_cost", "=", "cost_data", "->", "cost", "[", "vect_epilogue", "]", ";", "}" ]

[ "Implement", "targetm.vectorize.finish_cost", "." ]

LLVM

R600

CPP

next_suggestion

GPU

7,545

[ "}" ]

[ "MachineInstr", "*", "BranchMI", "=", "getLoopendBlockBranchInstr", "(", "SrcMBB", ")", ";", "if", "(", "BranchMI", "&&", "isCondBranch", "(", "BranchMI", ")", "&&", "getTrueBranch", "(", "BranchMI", ")", "==", "OldMBB", ")", "setTrueBranch", "(", "BranchMI", ",", "NewBlk", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

7,546

[ "}" ]

[ "assert", "(", "!", "RegInfo", "->", "hasBasePointer", "(", "MF", ")", "&&", "<STR_LIT>", "we don't handle this case", "<STR_LIT>", ")", ";", "FrameReg", "=", "RegInfo", "->", "getStackRegister", "(", ")", ";", "return", "getFrameIndexOffsetFromSP", "(", "MF", ",", "FI", ")", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

7,547

[ "<STR_LIT>", "#", "NumAddr", ">", ";" ]

[ "foreach", "NumAddr", "=", "<NUM_LIT>", "-", "<NUM_LIT>", "in", "{", "def", "SwiftLMAddr", "#", "NumAddr", "#", "Pred", ":", "SchedPredicate", "<" ]

LLVM

PowerPC

TD

stmt_completion

CPU

7,548

[ ",", "[", "]", ">", ";" ]

[ "def", "XXPERM", ":", "XX3_XT5_XA5_XB5", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "vsrc", ",", "vsrc", ",", "vsrc", ",", "IIC_VecPerm" ]

GCC

powerpcspe

CPP

next_suggestion

CPU

7,549

[ "}" ]

[ "gcc_assert", "(", "GET_MODE", "(", "op", ")", "!=", "V2DImode", "&&", "GET_MODE", "(", "op", ")", "!=", "V2DFmode", ")", ";", "tmp", "=", "CONST_VECTOR_ELT", "(", "op", ",", "elt", ")", ";", "if", "(", "GET_MODE", "(", "op", ")", "==", "V4SFmode", "||", "GET_MODE", "(", "op", ")", "==", "V2SFmode", ")", "tmp", "=", "gen_lowpart", "(", "SImode", ",", "tmp", ")", ";", "return", "INTVAL", "(", "tmp", ")", ";" ]

GCC

mmix

MD

stmt_completion

CPU

7,550

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "if_then_else", ":", "DF", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>" ]

GCC

mips

CPP

code_generation

CPU

7,551

[ "const", "char", "*", "mips16_set_fcsr_one_only_stub", "::", "get_name", "(", ")", "{", "return", "<STR_LIT>", "__mips16_set_fcsr", "<STR_LIT>", ";", "}" ]

[ "Return", "the", "overloaded", "or", "full", "function", "name", "for", "INSTANCE", ";", "OVERLOADED_P", "selects", "which", ".", "Allocate", "the", "string", "on", "m_string_obstack", ";", "the", "caller", "must", "use", "obstack_free", "to", "free", "it", "after", "use", "." ]

LLVM

PowerPC

CPP

program_repair

CPU

7,552

[ "<FIXS>", "setOperationAction", "(", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "i32", ",", "Custom", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>" ]

[ "setOperationAction", "(", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "i64", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "i64", ",", "Expand", ")", ";", "<BUGS>", "setOperationAction", "(", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "<BUGE>", "<BUGS>", "setOperationAction", "(", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "i32", ",", "Promote", ")", ";", "<BUGE>", "}", "else", "{", "setOperationAction", "(", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "i32", ",", "Expand", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

7,553

[ ")", ";" ]

[ "assert", "(", "Kind", "==", "Memory", "&&", "<STR_LIT>", "Invalid access!", "<STR_LIT>" ]

LLVM

X86

CPP

stmt_completion

CPU

7,554

[ "X86MachineFunctionInfo", "(", ")", ";" ]

[ "return", "new", "yaml", "::" ]

LLVM

X86

CPP

program_repair

CPU

7,555

[ "<FIXS>", "CGBR", "(", ")", ":", "MachineFunctionPass", "(", "&", "ID", ")", "{", "}", "<FIXE>" ]

[ "struct", "CGBR", ":", "public", "MachineFunctionPass", "{", "static", "char", "ID", ";", "<BUGS>", "CGBR", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "}", "<BUGE>", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "X86TargetMachine", "*", "TM", "=" ]

GCC

arm

CPP

next_suggestion

CPU

7,556

[ "}" ]

[ "bool", "arm_q_bit_access", "(", "void", ")", "{", "if", "(", "cfun", "&&", "cfun", "->", "decl", ")", "return", "lookup_attribute", "(", "<STR_LIT>", "acle qbit", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "cfun", "->", "decl", ")", ")", ";", "return", "true", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

7,557

[ "<NUM_LIT>", ";" ]

[ "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=" ]

LLVM

Hexagon

TD

stmt_completion

DSP

7,558

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=" ]

LLVM

Hexagon

TD

next_suggestion

DSP

7,559

[ "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

LLVM

ARM64

TD

stmt_completion

CPU

7,560

[ "Ri", ",", "V128", ":", "$", "Rn", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v16i8", "(", "int_arm64_neon_tbx1", "(", "v16i8", "V128", ":", "$", "Rd", ")", ",", "(", "v16i8", "V128", ":", "$", "Ri", ")", ",", "(", "v16i8", "V128", ":", "$", "Rn", ")", ")", ")", ",", "(", "TBXv16i8One", "V128", ":", "$", "Rd", ",", "V128", ":", "$" ]

LLVM

Hexagon

TD

next_suggestion

DSP

7,561

[ "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";" ]

LLVM

ARM64

TD

next_suggestion

CPU

7,562

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "extend", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";" ]

LLVM

PowerPC

TD

stmt_completion

CPU

7,563

[ "<STR_LIT>", ";" ]

[ "let", "Name", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=" ]

GCC

h8300

MD

next_suggestion

MPU

7,564

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

7,565

[ ")", ",", "WideRegs", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";" ]

[ "for", "(", "int", "I", "=", "<NUM_LIT>", ",", "E", "=", "Unmerge", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "I", "!=", "E", ";", "++", "I", ")", "WideRegs", ".", "push_back", "(", "B", ".", "buildAnyExt", "(", "S32", ",", "Unmerge", ".", "getReg", "(", "I", ")", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "int", "NumElts", "=", "StoreVT", ".", "getNumElements", "(", ")", ";", "return", "B", ".", "buildBuildVector", "(", "LLT", "::", "vector", "(", "NumElts", ",", "S32" ]

GCC

aarch64

CPP

next_suggestion

CPU

7,566

[ "}" ]

[ "_", "_", "builtin_aarch64_simd_oi", "_", "_", "o", ";", "_", "_", "o", "=", "_", "_", "builtin_aarch64_ld2rv4si", "(", "(", "const", "_", "_", "builtin_aarch64_simd_si", "*", ")", "_", "_", "a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint32x4_t", ")", "_", "_", "builtin_aarch64_get_qregoiv4si", "(", "_", "_", "o", ",", "<NUM_LIT>", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "uint32x4_t", ")", "_", "_", "builtin_aarch64_get_qregoiv4si", "(", "_", "_", "o", ",", "<NUM_LIT>", ")", ";", "return", "ret", ";" ]

LLVM

Sparc

CPP

next_suggestion

CPU

7,567

[ "return", "false", ";" ]

[ "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "llvm_unreachable", "(", "<STR_LIT>", "fixupNeedsRelaxation() unimplemented", "<STR_LIT>", ")", ";" ]

GCC

arm

MD

stmt_completion

CPU

7,568

[ ")", "]", ")" ]

[ "(", "unspec", ":", "VQX", "[", "(", "match_operand", ":", "VQX", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_MISALIGNED_ACCESS", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

GCC

rs6000

CPP

next_suggestion

CPU

7,569

[ "return", "quad_address_offset_p", "(", "INTVAL", "(", "op1", ")", ")", ";" ]

[ "op0", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "REG_P", "(", "op0", ")", "||", "!", "INT_REG_OK_FOR_BASE_P", "(", "op0", ",", "strict", ")", ")", "return", "false", ";", "op1", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "op1", ")", ")", "return", "false", ";" ]

LLVM

TriCore

CPP

next_suggestion

MPU

7,570

[ "for", "(", "int32_t", "i", "=", "index", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "{" ]

[ "int32_t", "TriCoreCallingConvHook", "::", "findInRegLastRecord", "(", "StringRef", "funString", ")", "{", "uint32_t", "index", "=", "regRecord", ".", "size", "(", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

7,571

[ "while", "(", "HasCallSeq", "&&", "Chain", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "CALLSEQ_START", ")", "{" ]

[ "if", "(", "Callee", ".", "getNode", "(", ")", "==", "Chain", ".", "getNode", "(", ")", "||", "!", "Callee", ".", "hasOneUse", "(", ")", ")", "return", "false", ";", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Callee", ".", "getNode", "(", ")", ")", ";", "if", "(", "!", "LD", "||", "LD", "->", "isVolatile", "(", ")", "||", "LD", "->", "getAddressingMode", "(", ")", "!=", "ISD", "::", "UNINDEXED", "||", "LD", "->", "getExtensionType", "(", ")", "!=", "ISD", "::", "NON_EXTLOAD", ")", "return", "false", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

7,572

[ ")", "{" ]

[ "AnalysisGetter", "AG", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isIntrinsic", "(", ")", ")", "Functions", ".", "insert", "(", "&", "F", ")", ";", "}", "CallGraphUpdater", "CGUpdater", ";", "BumpPtrAllocator", "Allocator", ";", "AMDGPUInformationCache", "InfoCache", "(", "M", ",", "AG", ",", "Allocator", ",", "nullptr", ",", "*", "TM", ")", ";", "DenseSet", "<", "const", "char", "*", ">", "Allowed", "(", "{", "&", "AAAMDAttributes", "::", "ID", ",", "&", "AAUniformWorkGroupSize", "::", "ID", ",", "&", "AAAMDFlatWorkGroupSize", "::", "ID", ",", "&", "AACallEdges", "::", "ID", ",", "&", "AAPointerInfo", "::", "ID", "}", ")", ";", "AttributorConfig", "AC", "(", "CGUpdater", ")", ";", "AC", ".", "Allowed", "=", "&", "Allowed", ";", "AC", ".", "IsModulePass", "=", "true", ";", "AC", ".", "DefaultInitializeLiveInternals", "=", "false", ";", "Attributor", "A", "(", "Functions", ",", "InfoCache", ",", "AC", ")", ";", "for", "(", "Function", "&", "F", ":", "M" ]

GCC

i386

CPP

stmt_completion

CPU

7,573

[ "_", "_", "mmask32", ")", "_", "_", "M", ")", ";" ]

[ "return", "(", "_", "_", "mmask32", ")", "_", "_", "builtin_ia32_ucmpb256_mask", "(", "(", "_", "_", "v32qi", ")", "_", "_", "X", ",", "(", "_", "_", "v32qi", ")", "_", "_", "Y", ",", "<NUM_LIT>", ",", "(" ]

LLVM

ARM

CPP

program_repair

CPU

7,574

[ "<FIXS>", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ",", "BO", "B", ")", "{", "<FIXE>" ]

[ "static", "bool", "DisassembleThumb2Ldpci", "(", "MCInst", "&", "MI", ",", "unsigned", "Opcode", ",", "<BUGS>", "uint32_t", "insn", ",", "unsigned", "short", "NumOps", ",", "unsigned", "&", "NumOpsAdded", ")", "{", "<BUGE>", "const", "TargetOperandInfo", "*", "OpInfo", "=", "ARMInsts", "[", "Opcode", "]", ".", "OpInfo", ";", "if", "(", "!", "OpInfo", ")", "return", "false", ";" ]

GCC

arm

CPP

next_suggestion

CPU

7,575

[ "}" ]

[ "}", "else", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "count", ";", "i", "++", ")", "{", "operands", "[", "<NUM_LIT>", "*", "i", "]", "=", "dest", "[", "count", "-", "i", "-", "<NUM_LIT>", "]", ";", "operands", "[", "<NUM_LIT>", "*", "i", "+", "<NUM_LIT>", "]", "=", "src", "[", "count", "-", "i", "-", "<NUM_LIT>", "]", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

7,576

[ ";" ]

[ "MVT", "ShuffleVecVT", "=", "ShuffleVec", ".", "getSimpleValueType", "(", ")", ";", "assert", "(", "ShuffleVecVT", ".", "getVectorElementType", "(", ")", "==", "ExtractedFromVec", ".", "getSimpleValueType", "(", ")", ".", "getVectorElementType", "(", ")", ")", ";", "int", "ShuffleIdx", "=", "SVOp", "->", "getMaskElt", "(", "Idx", ")", ";", "if", "(", "isUndefOrInRange", "(", "ShuffleIdx", ",", "<NUM_LIT>", ",", "ShuffleVecVT", ".", "getVectorNumElements", "(", ")", ")", ")", "{", "ExtractedFromVec", "=", "ShuffleVec", ";", "return", "ShuffleIdx" ]

GCC

arm

MD

program_repair

CPU

7,577

[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")", "(", "define_insn", "<STR_LIT>" ]

GCC

fr30

MD

next_suggestion

DSP

7,578

[ "<STR_LIT>" ]

[ "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "mem", ":", "SI", "(", "minus", ":", "SI", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

7,579

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_vcmpbeq", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeALU64", ">", ",", "Enc_fcf7a7", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

mep

MD

program_repair

CPU

7,580

[ "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "]", "<NUM_LIT>", ")", ")", "]", "<FIXE>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "<BUGS>", "]", "<NUM_LIT>", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM

CPP

stmt_completion

CPU

7,581

[ ":" ]

[ "default", ":", "break", ";", "case", "ARM", "::", "VLD1q8", ":", "case", "ARM", "::", "VLD1q16", ":", "case", "ARM", "::", "VLD1q32", ":", "case", "ARM", "::", "VLD1q64", ":", "case", "ARM", "::", "VLD1q8wb_register", ":", "case", "ARM", "::", "VLD1q16wb_register", ":", "case", "ARM", "::", "VLD1q32wb_register", ":", "case", "ARM", "::", "VLD1q64wb_register", ":", "case", "ARM", "::", "VLD1q8wb_fixed", ":", "case", "ARM", "::", "VLD1q16wb_fixed", ":", "case", "ARM", "::", "VLD1q32wb_fixed", ":", "case", "ARM", "::", "VLD1q64wb_fixed", ":", "case", "ARM", "::", "VLD2d8", ":", "case", "ARM", "::", "VLD2d16", ":", "case", "ARM", "::", "VLD2d32", ":", "case", "ARM", "::", "VLD2q8Pseudo", ":", "case", "ARM", "::", "VLD2q16Pseudo", ":", "case", "ARM", "::", "VLD2q32Pseudo", ":", "case", "ARM", "::", "VLD2d8wb_fixed", ":", "case", "ARM", "::", "VLD2d16wb_fixed", ":", "case", "ARM", "::", "VLD2d32wb_fixed", ":", "case", "ARM", "::", "VLD2q8PseudoWB_fixed", ":", "case", "ARM", "::", "VLD2q16PseudoWB_fixed", ":", "case", "ARM", "::", "VLD2q32PseudoWB_fixed", ":", "case", "ARM", "::", "VLD2d8wb_register", ":", "case", "ARM", "::", "VLD2d16wb_register", ":", "case", "ARM", "::", "VLD2d32wb_register", ":", "case", "ARM", "::", "VLD2q8PseudoWB_register", ":", "case", "ARM", "::", "VLD2q16PseudoWB_register", ":", "case", "ARM", "::", "VLD2q32PseudoWB_register", ":", "case", "ARM", "::", "VLD3d8Pseudo", ":", "case", "ARM", "::", "VLD3d16Pseudo", ":", "case", "ARM", "::", "VLD3d32Pseudo", ":", "case", "ARM", "::", "VLD1d8TPseudo", ":", "case", "ARM", "::", "VLD1d16TPseudo", ":", "case", "ARM", "::", "VLD1d32TPseudo", ":", "case", "ARM", "::", "VLD1d64TPseudo", ":", "case", "ARM", "::", "VLD1d64TPseudoWB_fixed", ":", "case", "ARM", "::", "VLD1d64TPseudoWB_register", ":", "case", "ARM", "::", "VLD3d8Pseudo_UPD", ":", "case", "ARM", "::", "VLD3d16Pseudo_UPD", ":", "case", "ARM", "::", "VLD3d32Pseudo_UPD", ":", "case", "ARM", "::", "VLD3q8Pseudo_UPD", ":", "case", "ARM", "::", "VLD3q16Pseudo_UPD", ":", "case", "ARM", "::", "VLD3q32Pseudo_UPD", ":", "case", "ARM", "::", "VLD3q8oddPseudo", ":", "case", "ARM", "::", "VLD3q16oddPseudo", ":", "case", "ARM", "::", "VLD3q32oddPseudo", ":", "case", "ARM", "::", "VLD3q8oddPseudo_UPD", ":", "case", "ARM", "::", "VLD3q16oddPseudo_UPD", ":", "case", "ARM", "::", "VLD3q32oddPseudo_UPD", ":", "case", "ARM", "::", "VLD4d8Pseudo", ":", "case", "ARM", "::", "VLD4d16Pseudo", ":", "case", "ARM", "::", "VLD4d32Pseudo", ":", "case", "ARM", "::", "VLD1d8QPseudo", ":", "case", "ARM", "::", "VLD1d16QPseudo", ":", "case", "ARM", "::", "VLD1d32QPseudo", ":", "case", "ARM", "::", "VLD1d64QPseudo", ":", "case", "ARM", "::", "VLD1d64QPseudoWB_fixed", ":", "case", "ARM", "::", "VLD1d64QPseudoWB_register", ":", "case", "ARM", "::", "VLD1q8HighQPseudo", ":", "case", "ARM", "::", "VLD1q8LowQPseudo_UPD", ":", "case", "ARM", "::", "VLD1q8HighTPseudo", ":", "case", "ARM", "::", "VLD1q8LowTPseudo_UPD", ":", "case", "ARM", "::", "VLD1q16HighQPseudo", ":", "case", "ARM", "::", "VLD1q16LowQPseudo_UPD", ":", "case", "ARM", "::", "VLD1q16HighTPseudo", ":", "case", "ARM", "::", "VLD1q16LowTPseudo_UPD", ":", "case", "ARM", "::", "VLD1q32HighQPseudo", ":", "case", "ARM", "::", "VLD1q32LowQPseudo_UPD", ":", "case", "ARM", "::", "VLD1q32HighTPseudo", ":", "case", "ARM", "::", "VLD1q32LowTPseudo_UPD", ":", "case", "ARM", "::", "VLD1q64HighQPseudo", ":", "case", "ARM", "::", "VLD1q64LowQPseudo_UPD", ":", "case", "ARM", "::", "VLD1q64HighTPseudo", ":", "case", "ARM", "::", "VLD1q64LowTPseudo_UPD", ":", "case", "ARM", "::", "VLD4d8Pseudo_UPD", ":", "case", "ARM", "::", "VLD4d16Pseudo_UPD", ":", "case", "ARM", "::", "VLD4d32Pseudo_UPD", ":", "case", "ARM", "::", "VLD4q8Pseudo_UPD", ":", "case", "ARM", "::", "VLD4q16Pseudo_UPD", ":", "case", "ARM", "::", "VLD4q32Pseudo_UPD", ":", "case", "ARM", "::", "VLD4q8oddPseudo", ":", "case", "ARM", "::", "VLD4q16oddPseudo", ":", "case", "ARM", "::", "VLD4q32oddPseudo", ":", "case", "ARM", "::", "VLD4q8oddPseudo_UPD", ":", "case", "ARM", "::", "VLD4q16oddPseudo_UPD", ":", "case", "ARM", "::", "VLD4q32oddPseudo_UPD", ":", "case", "ARM", "::", "VLD1DUPq8", ":", "case", "ARM", "::", "VLD1DUPq16", ":", "case", "ARM", "::", "VLD1DUPq32", ":", "case", "ARM", "::", "VLD1DUPq8wb_fixed", ":", "case", "ARM", "::", "VLD1DUPq16wb_fixed", ":", "case", "ARM", "::", "VLD1DUPq32wb_fixed", ":", "case", "ARM", "::", "VLD1DUPq8wb_register", ":", "case", "ARM", "::", "VLD1DUPq16wb_register", ":", "case", "ARM", "::", "VLD1DUPq32wb_register", ":", "case", "ARM", "::", "VLD2DUPd8", ":", "case", "ARM", "::", "VLD2DUPd16", ":", "case", "ARM", "::", "VLD2DUPd32", ":", "case", "ARM", "::", "VLD2DUPd8wb_fixed", ":", "case", "ARM", "::", "VLD2DUPd16wb_fixed", ":", "case", "ARM", "::", "VLD2DUPd32wb_fixed", ":", "case", "ARM", "::", "VLD2DUPd8wb_register", ":", "case", "ARM", "::", "VLD2DUPd16wb_register", ":", "case", "ARM", "::", "VLD2DUPd32wb_register", ":", "case", "ARM", "::", "VLD2DUPq8EvenPseudo", ":", "case", "ARM", "::", "VLD2DUPq8OddPseudo", ":", "case", "ARM", "::", "VLD2DUPq16EvenPseudo", ":", "case", "ARM", "::", "VLD2DUPq16OddPseudo", ":", "case", "ARM", "::", "VLD2DUPq32EvenPseudo", ":", "case", "ARM", "::", "VLD2DUPq32OddPseudo", ":", "case", "ARM", "::", "VLD3DUPq8EvenPseudo", ":", "case", "ARM", "::", "VLD3DUPq8OddPseudo", ":", "case", "ARM", "::", "VLD3DUPq16EvenPseudo", ":", "case", "ARM", "::", "VLD3DUPq16OddPseudo", ":", "case", "ARM", "::", "VLD3DUPq32EvenPseudo", ":", "case", "ARM", "::", "VLD3DUPq32OddPseudo", ":", "case", "ARM", "::", "VLD4DUPd8Pseudo", ":", "case", "ARM", "::", "VLD4DUPd16Pseudo", ":", "case", "ARM", "::", "VLD4DUPd32Pseudo", ":", "case", "ARM", "::", "VLD4DUPd8Pseudo_UPD", ":", "case", "ARM", "::", "VLD4DUPd16Pseudo_UPD", ":", "case", "ARM", "::", "VLD4DUPd32Pseudo_UPD", ":", "case", "ARM", "::", "VLD4DUPq8EvenPseudo", ":", "case", "ARM", "::", "VLD4DUPq8OddPseudo", ":", "case", "ARM", "::", "VLD4DUPq16EvenPseudo", ":", "case", "ARM", "::", "VLD4DUPq16OddPseudo", ":", "case", "ARM", "::", "VLD4DUPq32EvenPseudo", ":", "case", "ARM", "::", "VLD4DUPq32OddPseudo", ":", "case", "ARM", "::", "VLD1LNq8Pseudo", ":", "case", "ARM", "::", "VLD1LNq16Pseudo", ":", "case", "ARM", "::", "VLD1LNq32Pseudo", ":", "case", "ARM", "::", "VLD1LNq8Pseudo_UPD", ":", "case", "ARM", "::", "VLD1LNq16Pseudo_UPD", ":", "case", "ARM", "::", "VLD1LNq32Pseudo_UPD", ":", "case", "ARM", "::", "VLD2LNd8Pseudo", ":", "case", "ARM", "::", "VLD2LNd16Pseudo", ":", "case", "ARM", "::", "VLD2LNd32Pseudo", ":", "case", "ARM", "::", "VLD2LNq16Pseudo", ":", "case", "ARM", "::", "VLD2LNq32Pseudo", ":", "case", "ARM", "::", "VLD2LNd8Pseudo_UPD", ":", "case", "ARM", "::", "VLD2LNd16Pseudo_UPD", ":", "case", "ARM", "::", "VLD2LNd32Pseudo_UPD", ":", "case", "ARM", "::", "VLD2LNq16Pseudo_UPD", ":", "case", "ARM", "::", "VLD2LNq32Pseudo_UPD", ":", "case", "ARM", "::", "VLD4LNd8Pseudo", ":", "case", "ARM", "::", "VLD4LNd16Pseudo", ":", "case", "ARM", "::", "VLD4LNd32Pseudo", ":", "case", "ARM", "::", "VLD4LNq16Pseudo", ":", "case", "ARM", "::", "VLD4LNq32Pseudo", ":", "case", "ARM", "::", "VLD4LNd8Pseudo_UPD", ":", "case", "ARM", "::", "VLD4LNd16Pseudo_UPD" ]

LLVM

Mips

TD

stmt_completion

CPU

7,582

[ ";" ]

[ "class", "NOT16_MMR6_ENC", ":", "POOL16C_NOT16_FM_MMR6" ]

GCC

rs6000

MD

program_repair

CPU

7,583

[ "<FIXS>", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<FIXE>" ]

[ "(", "define_split", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "smax", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<BUGE>", "(", "clobber", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]

GCC

sh

MD

next_suggestion

CPU

7,584

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM

CPP

program_repair

CPU

7,585

[ "<FIXS>", "case", "ARM", "::", "fixup_arm_pcrel_12", ":", "{", "bool", "isAdd", "=", "true", ";", "<FIXE>", "<FIXS>", "Value", "-=", "<NUM_LIT>", ";", "if", "(", "(", "int64_t", ")", "Value", "<NUM_LIT>", ")", "{", "Value", "=", "-", "Value", ";", "isAdd", "=", "false", ";", "}", "assert", "(", "(", "Value", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Out of range pc-relative fixup value!", "<STR_LIT>", ")", ";", "Value", "|=", "isAdd", "<<", "<NUM_LIT>", ";", "return", "Value", ";", "}", "<FIXE>", "<FIXS>", "<FIXE>" ]

[ "llvm_unreachable", "(", "<STR_LIT>", "Unknown fixup kind!", "<STR_LIT>", ")", ";", "case", "FK_Data_4", ":", "return", "Value", ";", "<BUGS>", "case", "ARM", "::", "fixup_arm_pcrel_12", ":", "<BUGE>", "<BUGS>", "return", "Value", "-", "<NUM_LIT>", ";", "<BUGE>", "case", "ARM", "::", "fixup_arm_branch", ":", "<BUGS>", "case", "ARM", "::", "fixup_arm_vfp_pcrel_12", ":", "<BUGE>", "return", "(", "Value", "-", "<NUM_LIT>", ")", ">>", "<NUM_LIT>", ";", "}", "}" ]

LLVM

AArch64

CPP

next_suggestion

CPU

7,586

[ "switch", "(", "AndMask", ")", "{" ]

[ "assert", "(", "SrcVT", "!=", "MVT", "::", "i64", "&&", "<STR_LIT>", "extend from 64-bits?", "<STR_LIT>", ")", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ZERO_EXTEND", "||", "N", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ANY_EXTEND", ")", "{", "EVT", "SrcVT", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "if", "(", "!", "IsLoadStore", "&&", "SrcVT", "==", "MVT", "::", "i8", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "!", "IsLoadStore", "&&", "SrcVT", "==", "MVT", "::", "i16", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "SrcVT", "==", "MVT", "::", "i32", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "assert", "(", "SrcVT", "!=", "MVT", "::", "i64", "&&", "<STR_LIT>", "extend from 64-bits?", "<STR_LIT>", ")", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "ISD", "::", "AND", ")", "{", "ConstantSDNode", "*", "CSD", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "CSD", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "uint64_t", "AndMask", "=", "CSD", "->", "getZExtValue", "(", ")", ";" ]

LLVM

VE

CPP

next_suggestion

CPU

7,587

[ "}" ]

[ "return", "true", ";", "}", "if", "(", "isMask_32", "(", "Val", ")", ")", "{", "return", "true", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

7,588

[ "]", ")" ]

[ "(", "float", ":", "SF", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "pc", ")", "]", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AArch64

TD

stmt_completion

CPU

7,589

[ "asm", ",", "ZPR64", ",", "simm8", ">", ";" ]

[ "def", "_D", ":", "sve_int_arith_imm", "<", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

7,590

[ "}", "else", "{" ]

[ "}", "}", "if", "(", "IsTFE", ")", "{", "unsigned", "NumValueDWords", "=", "divideCeil", "(", "Ty", ".", "getSizeInBits", "(", ")", ",", "<NUM_LIT>", ")", ";", "unsigned", "NumLoadDWords", "=", "NumValueDWords", "+", "<NUM_LIT>", ";", "LLT", "LoadTy", "=", "LLT", "::", "fixed_vector", "(", "NumLoadDWords", ",", "S32", ")", ";", "Register", "LoadDstReg", "=", "B", ".", "getMRI", "(", ")", "->", "createGenericVirtualRegister", "(", "LoadTy", ")", ";", "buildBufferLoad", "(", "Opc", ",", "LoadDstReg", ",", "RSrc", ",", "VIndex", ",", "VOffset", ",", "SOffset", ",", "ImmOffset", ",", "Format", ",", "AuxiliaryData", ",", "MMO", ",", "IsTyped", ",", "HasVIndex", ",", "B", ")", ";", "if", "(", "MemTy", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "{", "Register", "ExtDst", "=", "B", ".", "getMRI", "(", ")", "->", "createGenericVirtualRegister", "(", "S32", ")", ";", "B", ".", "buildUnmerge", "(", "{", "ExtDst", ",", "StatusDst", "}", ",", "LoadDstReg", ")", ";", "B", ".", "buildTrunc", "(", "Dst", ",", "ExtDst", ")", ";", "}", "else", "if", "(", "NumValueDWords", "==", "<NUM_LIT>", ")", "{", "B", ".", "buildUnmerge", "(", "{", "Dst", ",", "StatusDst", "}", ",", "LoadDstReg", ")", ";", "}", "else", "{", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "LoadElts", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "!=", "NumValueDWords", ";", "++", "I", ")", "LoadElts", ".", "push_back", "(", "B", ".", "getMRI", "(", ")", "->", "createGenericVirtualRegister", "(", "S32", ")", ")", ";", "LoadElts", ".", "push_back", "(", "StatusDst", ")", ";", "B", ".", "buildUnmerge", "(", "LoadElts", ",", "LoadDstReg", ")", ";", "LoadElts", ".", "truncate", "(", "NumValueDWords", ")", ";", "B", ".", "buildMergeLikeInstr", "(", "Dst", ",", "LoadElts", ")", ";", "}", "}", "else", "if", "(", "(", "!", "IsD16", "&&", "MemTy", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "||", "(", "IsD16", "&&", "!", "Ty", ".", "isVector", "(", ")", ")", ")", "{", "Register", "LoadDstReg", "=", "B", ".", "getMRI", "(", ")", "->", "createGenericVirtualRegister", "(", "S32", ")", ";", "buildBufferLoad", "(", "Opc", ",", "LoadDstReg", ",", "RSrc", ",", "VIndex", ",", "VOffset", ",", "SOffset", ",", "ImmOffset", ",", "Format", ",", "AuxiliaryData", ",", "MMO", ",", "IsTyped", ",", "HasVIndex", ",", "B", ")", ";", "B", ".", "setInsertPt", "(", "B", ".", "getMBB", "(", ")", ",", "++", "B", ".", "getInsertPt", "(", ")", ")", ";", "B", ".", "buildTrunc", "(", "Dst", ",", "LoadDstReg", ")", ";", "}", "else", "if", "(", "Unpacked", "&&", "IsD16", "&&", "Ty", ".", "isVector", "(", ")", ")", "{", "LLT", "UnpackedTy", "=", "Ty", ".", "changeElementSize", "(", "<NUM_LIT>", ")", ";", "Register", "LoadDstReg", "=", "B", ".", "getMRI", "(", ")", "->", "createGenericVirtualRegister", "(", "UnpackedTy", ")", ";", "buildBufferLoad", "(", "Opc", ",", "LoadDstReg", ",", "RSrc", ",", "VIndex", ",", "VOffset", ",", "SOffset", ",", "ImmOffset", ",", "Format", ",", "AuxiliaryData", ",", "MMO", ",", "IsTyped", ",", "HasVIndex", ",", "B", ")", ";", "B", ".", "setInsertPt", "(", "B", ".", "getMBB", "(", ")", ",", "++", "B", ".", "getInsertPt", "(", ")", ")", ";", "auto", "Unmerge", "=", "B", ".", "buildUnmerge", "(", "S32", ",", "LoadDstReg", ")", ";", "SmallVector", "<", "Register", ",", "<NUM_LIT>", ">", "Repack", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "N", "=", "Unmerge", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ";", "I", "!=", "N", ";", "++", "I", ")", "Repack", ".", "push_back", "(", "B", ".", "buildTrunc", "(", "EltTy", ",", "Unmerge", ".", "getReg", "(", "I", ")", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";", "B", ".", "buildMergeLikeInstr", "(", "Dst", ",", "Repack", ")", ";" ]

LLVM

CellSPU

CPP

program_repair

MPU

7,591

[ "<FIXS>", "HandleSDNode", "Dummy", "(", "CurDAG", "->", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "zextShuffle", ")", ")", ";", "CurDAG", "->", "ReplaceAllUsesWith", "(", "N", ",", "Dummy", ".", "getValue", "(", ")", ".", "getNode", "(", ")", ")", ";", "SelectCode", "(", "Dummy", ".", "getValue", "(", ")", ".", "getNode", "(", ")", ")", ";", "return", "Dummy", ".", "getValue", "(", ")", ".", "getNode", "(", ")", ";", "<FIXE>", "<FIXS>", "HandleSDNode", "Dummy", "(", "CurDAG", "->", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", "CGLoad", ",", "<NUM_LIT>", ")", ")", ")", ";", "CurDAG", "->", "ReplaceAllUsesWith", "(", "N", ",", "Dummy", ".", "getValue", "(", ")", ".", "getNode", "(", ")", ")", ";", "SelectCode", "(", "Dummy", ".", "getValue", "(", ")", ".", "getNode", "(", ")", ")", ";", "return", "Dummy", ".", "getValue", "(", ")", ".", "getNode", "(", ")", ";", "<FIXE>", "<FIXS>", "HandleSDNode", "Dummy", "(", "CurDAG", "->", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", "CGLoad", ",", "<NUM_LIT>", ")", ")", ")", ";", "CurDAG", "->", "ReplaceAllUsesWith", "(", "N", ",", "Dummy", ".", "getValue", "(", ")", ".", "getNode", "(", ")", ")", ";", "SelectCode", "(", "Dummy", ".", "getValue", "(", ")", ".", "getNode", "(", ")", ")", ";", "return", "Dummy", ".", "getValue", "(", ")", ".", "getNode", "(", ")", ";", "<FIXE>", "<FIXS>", "HandleSDNode", "Dummy", "(", "CurDAG", "->", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", "CGLoad", ",", "<NUM_LIT>", ")", ")", ")", ";", "CurDAG", "->", "ReplaceAllUsesWith", "(", "N", ",", "Dummy", ".", "getValue", "(", ")", ".", "getNode", "(", ")", ")", ";", "SelectCode", "(", "Dummy", ".", "getValue", "(", ")", ".", "getNode", "(", ")", ")", ";", "return", "Dummy", ".", "getValue", "(", ")", ".", "getNode", "(", ")", ";", "<FIXE>" ]

[ "SelectCode", "(", "CurDAG", "->", "getNode", "(", "ISD", "::", "BIT_CONVERT", ",", "dl", ",", "OpVecVT", ",", "zextShuffle", ")", ".", "getNode", "(", ")", ")", ";", "<BUGS>", "return", "SelectCode", "(", "CurDAG", "->", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "zextShuffle", ")", ".", "getNode", "(", ")", ")", ";", "<BUGE>", "}", "else", "if", "(", "Opc", "==", "ISD", "::", "ADD", "&&", "(", "OpVT", "==", "MVT", "::", "i64", "||", "OpVT", "==", "MVT", "::", "v2i64", ")", ")", "{", "SDNode", "*", "CGLoad", "=", "emitBuildVector", "(", "getCarryGenerateShufMask", "(", "*", "CurDAG", ",", "dl", ")", ".", "getNode", "(", ")", ")", ";", "<BUGS>", "return", "SelectCode", "(", "CurDAG", "->", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", "CGLoad", ",", "<NUM_LIT>", ")", ")", ".", "getNode", "(", ")", ")", ";", "<BUGE>", "}", "else", "if", "(", "Opc", "==", "ISD", "::", "SUB", "&&", "(", "OpVT", "==", "MVT", "::", "i64", "||", "OpVT", "==", "MVT", "::", "v2i64", ")", ")", "{", "SDNode", "*", "CGLoad", "=", "emitBuildVector", "(", "getBorrowGenerateShufMask", "(", "*", "CurDAG", ",", "dl", ")", ".", "getNode", "(", ")", ")", ";", "<BUGS>", "return", "SelectCode", "(", "CurDAG", "->", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", "CGLoad", ",", "<NUM_LIT>", ")", ")", ".", "getNode", "(", ")", ")", ";", "<BUGE>", "}", "else", "if", "(", "Opc", "==", "ISD", "::", "MUL", "&&", "(", "OpVT", "==", "MVT", "::", "i64", "||", "OpVT", "==", "MVT", "::", "v2i64", ")", ")", "{", "SDNode", "*", "CGLoad", "=", "emitBuildVector", "(", "getCarryGenerateShufMask", "(", "*", "CurDAG", ",", "dl", ")", ".", "getNode", "(", ")", ")", ";", "<BUGS>", "return", "SelectCode", "(", "CurDAG", "->", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", "CGLoad", ",", "<NUM_LIT>", ")", ")", ".", "getNode", "(", ")", ")", ";", "<BUGE>", "}", "else", "if", "(", "Opc", "==", "ISD", "::", "TRUNCATE", ")", "{", "SDValue", "Op0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "Op0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SRA", "||", "Op0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SRL", ")" ]

LLVM

AArch64

CPP

next_suggestion

CPU

7,592

[ "if", "(", "IsPreDec", ")", "MIB", ".", "addDef", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]

[ "if", "(", "IsFloat", ")", "Opc", "=", "IsPaired", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "Opc", "=", "IsPaired", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "TypeSize", "Scale", "(", "<NUM_LIT>", "U", ",", "false", ")", ",", "Width", "(", "<NUM_LIT>", "U", ",", "false", ")", ";", "int64_t", "MinOffset", ",", "MaxOffset", ";", "[", "[", "maybe_unused", "]", "]", "bool", "Success", "=", "AArch64InstrInfo", "::", "getMemOpInfo", "(", "Opc", ",", "Scale", ",", "Width", ",", "MinOffset", ",", "MaxOffset", ")", ";", "assert", "(", "Success", "&&", "<STR_LIT>", "Invalid Opcode", "<STR_LIT>", ")", ";", "Offset", "*=", "(", "<NUM_LIT>", "/", "(", "int", ")", "Scale", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "Pos", ",", "DebugLoc", "(", ")", ",", "TII", ".", "get", "(", "Opc", ")", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

7,593

[ "}" ]

[ "SDValue", "EFLAG", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "DebugLoc", "DL", "=", "N", "->", "getDebugLoc", "(", ")", ";", "if", "(", "X86CC", "==", "X86", "::", "COND_B", ")", "return", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "MVT", "::", "i8", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i8", ",", "DAG", ".", "getConstant", "(", "X86CC", ",", "MVT", "::", "i8", ")", ",", "EFLAG", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i8", ")", ")", ";", "return", "SDValue", "(", ")", ";" ]

GCC

aarch64

MD

next_suggestion

CPU

7,594

[ "(", "clobber", "(", "reg", ":", "CC_NZC", "CC_REGNUM", ")", ")", "]" ]

[ "(", "unspec", ":", "<", "VPRED", ">", "[", "(", "match_operand", ":", "SVE_FULL_BHI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SVE_FULL_BHI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "SVE2_MATCH", ")", "]", "UNSPEC_PRED_Z", ")", ")" ]

LLVM

Mips

CPP

program_repair

CPU

7,595

[ "<FIXS>", "case", "InlineAsm", "::", "ConstraintCode", "::", "ZC", ":", "<FIXE>" ]

[ "OutOps", ".", "push_back", "(", "Op", ")", ";", "OutOps", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "MVT", "::", "i32", ")", ")", ";", "return", "false", ";", "<BUGS>", "case", "InlineAsm", "::", "Constraint_ZC", ":", "<BUGE>", "if", "(", "Subtarget", "->", "inMicroMipsMode", "(", ")", ")", "{" ]

GCC

tilegx

MD

stmt_completion

VLIW

7,596

[ "sign_extend", "zero_extend", "]", ")" ]

[ "(", "define_code_iterator", "any_extend", "[" ]

LLVM

LoongArch

TD

program_repair

CPU

7,597

[ "<FIXS>", "def", "XVLD", ":", "LASX2RI12_Load", "<NUM_LIT>", ">", ";", "def", "XVLDX", ":", "LASX3R_Load", "<NUM_LIT>", ">", ";", "<FIXE>", "<FIXS>", "def", "XVLDREPL_B", ":", "LASX2RI12_Load", "<NUM_LIT>", ">", ";", "def", "XVLDREPL_H", ":", "LASX2RI11_Load", "<NUM_LIT>", ">", ";", "def", "XVLDREPL_W", ":", "LASX2RI10_Load", "<NUM_LIT>", ">", ";", "def", "XVLDREPL_D", ":", "LASX2RI9_Load", "<NUM_LIT>", ">", ";", "<FIXE>", "<FIXS>", "def", "XVST", ":", "LASX2RI12_Store", "<NUM_LIT>", ">", ";", "def", "XVSTX", ":", "LASX3R_Store", "<NUM_LIT>", ">", ";", "<FIXE>" ]

[ "}", "let", "mayLoad", "=", "<NUM_LIT>", ",", "mayStore", "=", "<NUM_LIT>", "in", "{", "<BUGS>", "def", "XVLD", ":", "LASX2RI12_XRI", "<NUM_LIT>", ">", ";", "def", "XVLDX", ":", "LASX3R_XRR", "<NUM_LIT>", ">", ";", "<BUGE>", "<BUGS>", "def", "XVLDREPL_B", ":", "LASX2RI12_XRI", "<NUM_LIT>", ">", ";", "def", "XVLDREPL_H", ":", "LASX2RI11_XRI", "<NUM_LIT>", ">", ";", "def", "XVLDREPL_W", ":", "LASX2RI10_XRI", "<NUM_LIT>", ">", ";", "def", "XVLDREPL_D", ":", "LASX2RI9_XRI", "<NUM_LIT>", ">", ";", "<BUGE>", "}", "let", "mayLoad", "=", "<NUM_LIT>", ",", "mayStore", "=", "<NUM_LIT>", "in", "{", "<BUGS>", "def", "XVST", ":", "LASX2RI12_XRI", "<NUM_LIT>", ">", ";", "def", "XVSTX", ":", "LASX3R_XRR", "<NUM_LIT>", ">", ";", "<BUGE>", "def", "XVSTELM_B", ":", "LASX2RI8I5_XRII", "<NUM_LIT>", ">", ";", "def", "XVSTELM_H", ":", "LASX2RI8I4_XRII", "<NUM_LIT>", ",", "simm8_lsl1", ">", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

7,598

[ ")", ":", "FuncInfo", "->", "getStackPtrOffsetReg", "(", ")", ";" ]

[ "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "FuncInfo", "->", "getFrameOffsetReg", "(" ]

GCC

pdp11

MD

program_repair

MPU

7,599

[ "<FIXS>", "(", "div", ":", "HI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "subreg", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", "<NUM_LIT>", ")", "<BUGS>", "(", "div", ":", "HI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<BUGS>", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "subreg", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", ")" ]