Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
PIC16
CPP
program_repair
MPU
7,300
[ "<FIXS>", "false", ",", "CallingConv", "::", "C", ",", "false", ",", "Callee", ",", "Args", ",", "DAG", ",", "dl", ")", ";", "<FIXE>" ]
[ "const", "Type", "*", "RetTy", "=", "RetVT", ".", "getTypeForMVT", "(", ")", ";", "std", "::", "pair", "SDValue", ",", "SDValue", ">", "CallInfo", "=", "LowerCallTo", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "RetTy", ",", "isSigned", ",", "!", "isSigned", ",", "false", ",", "<BUGS>", "false", ",", "CallingConv", "::", "C", ",", "false", ",", "Callee", ",", "Args", ",", "DAG", ")", ";", "<BUGE>", "return", "CallInfo", ".", "first", ";", "}" ]
GCC
rs6000
CPP
program_repair
CPU
7,301
[ "<FIXS>", "altivec_resolve_overloaded_builtin", "(", "loc", ",", "add_sub_builtin", ",", "params", ")", ";", "<FIXE>" ]
[ "add_sub_builtin", "=", "rs6000_builtin_decls_x", "[", "RS6000_OVLD_VEC_SUB", "]", ";", "tree", "call", "<BUGS>", "altivec_resolve_new_overloaded_builtin", "(", "loc", ",", "add_sub_builtin", ",", "params", ")", ";", "<BUGE>", "tree", "const1", "=", "build_int_cstu", "(", "TREE_TYPE", "(", "arg0_type", ")", ",", "<NUM_LIT>", ")", ";", "tree", "ones_vector", "=", "build_vector_from_val", "(", "arg0_type", ",", "const1", ")", ";", "tree", "and", "_", "expr", "=", "fold_build2_loc", "(", "loc", ",", "BIT_AND_EXPR", ",", "arg0_type", "," ]
LLVM
J2
CPP
next_suggestion
MPU
7,302
[ "addPass", "(", "createJ2ConstantIslandPass", "(", ")", ")", ";" ]
[ "void", "addPreEmitPass", "(", ")", "override", "{", "addPass", "(", "createJ2DelaySlotFillerPass", "(", "getJ2TargetMachine", "(", ")", ")", ")", ";" ]
LLVM
AVR
CPP
next_suggestion
MPU
7,303
[ "}" ]
[ "AVRExpandPseudo", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initializeAVRExpandPseudoPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";" ]
GCC
ia64
MD
next_suggestion
CPU
7,304
[ "(", "match_test", "<STR_LIT>", ")", ")", "<STR_LIT>", ")" ]
[ "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC
arm
MD
stmt_completion
CPU
7,305
[ "<STR_LIT>", ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
GCC
aarch64
MD
next_suggestion
CPU
7,306
[ "<STR_LIT>" ]
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM
ARM64
CPP
stmt_completion
CPU
7,307
[ ".", "Case", "(", "<STR_LIT>", ".d", "<STR_LIT>", ",", "true", ")", ".", "Default", "(", "false", ")", ";" ]
[ "static", "bool", "isValidVectorKind", "(", "StringRef", "Name", ")", "{", "return", "StringSwitch", "<", "bool", ">", "(", "Name", ".", "lower", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", ".8b", "<STR_LIT>", ",", "true", ")", ".", "Case", "(", "<STR_LIT>", ".16b", "<STR_LIT>", ",", "true", ")", ".", "Case", "(", "<STR_LIT>", ".4h", "<STR_LIT>", ",", "true", ")", ".", "Case", "(", "<STR_LIT>", ".8h", "<STR_LIT>", ",", "true", ")", ".", "Case", "(", "<STR_LIT>", ".2s", "<STR_LIT>", ",", "true", ")", ".", "Case", "(", "<STR_LIT>", ".4s", "<STR_LIT>", ",", "true", ")", ".", "Case", "(", "<STR_LIT>", ".1d", "<STR_LIT>", ",", "true", ")", ".", "Case", "(", "<STR_LIT>", ".2d", "<STR_LIT>", ",", "true", ")", ".", "Case", "(", "<STR_LIT>", ".1q", "<STR_LIT>", ",", "true", ")", ".", "Case", "(", "<STR_LIT>", ".b", "<STR_LIT>", ",", "true", ")", ".", "Case", "(", "<STR_LIT>", ".h", "<STR_LIT>", ",", "true", ")", ".", "Case", "(", "<STR_LIT>", ".s", "<STR_LIT>", ",", "true", ")" ]
GCC
i386
MD
stmt_completion
CPU
7,308
[ "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
LLVM
SystemZ
TD
next_suggestion
CPU
7,309
[ "string", "suffix", "=", "suffixin", ";" ]
[ "class", "CondVariant", "<", "bits", "<", "<NUM_LIT>", ">", "ccmaskin", ",", "string", "suffixin", ",", "bit", "alternatein", ",", "string", "asmvariantin", "=", "<STR_LIT>", ">", "{", "bits", "<", "<NUM_LIT>", ">", "ccmask", "=", "ccmaskin", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
7,310
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
7,311
[ ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>" ]
LLVM
ARM
TD
stmt_completion
CPU
7,312
[ "Sched", "<", "[", "WriteFPMUL32", ",", "ReadFPMUL", ",", "ReadFPMUL", "]", ">", ";" ]
[ "def", "VNMULH", ":", "AHbI", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "HPR", ":", "$", "Sd", ")", ",", "(", "ins", "HPR", ":", "$", "Sn", ",", "HPR", ":", "$", "Sm", ")", ",", "IIC_fpMUL16", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "f16", "HPR", ":", "$", "Sd", ")", ",", "(", "fneg", "(", "fmul", "(", "f16", "HPR", ":", "$", "Sn", ")", ",", "(", "f16", "HPR", ":", "$", "Sm", ")", ")", ")", ")", "]", ">", "," ]
LLVM
X86
CPP
stmt_completion
CPU
7,313
[ ")", ";" ]
[ "Personality", "=", "classifyEHPersonality", "(", "PersonalityFn", ")", ";", "if", "(", "!", "isFuncletEHPersonality", "(", "Personality", ")", ")", "return", "false", ";", "bool", "HasPads", "=", "false", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "if", "(", "BB", ".", "isEHPad", "(", ")", ")", "{", "HasPads", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "HasPads", ")", "return", "false", ";", "F", ".", "addFnAttr", "(", "<STR_LIT>", "no-frame-pointer-elim", "<STR_LIT>", ",", "<STR_LIT>", "true", "<STR_LIT>", ")", ";", "emitExceptionRegistrationRecord", "(", "&", "F", ")", ";", "auto", "*", "MMI", "=", "getAnalysisIfAvailable", "<", "MachineModuleInfo", ">", "(", ")", ";", "std", "::", "unique_ptr", "<", "WinEHFuncInfo", ">", "FuncInfoPtr", ";", "if", "(", "!", "MMI", ")", "FuncInfoPtr", ".", "reset", "(", "new", "WinEHFuncInfo", "(", ")", ")", ";", "WinEHFuncInfo", "&", "FuncInfo", "=", "*", "(", "MMI", "?", "&", "MMI", "->", "getWinEHFuncInfo", "(", "&", "F", ")", ":", "FuncInfoPtr", ".", "get", "(", ")", ")", ";", "FuncInfo", ".", "EHRegNode", "=", "RegNode", ";", "switch", "(", "Personality", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unexpected personality function", "<STR_LIT>" ]
LLVM
ARM64
CPP
code_generation
CPU
7,314
[ "unsigned", "getCSRFirstUseCost", "(", ")", "const", "{", "return", "<NUM_LIT>", ";", "}" ]
[ "Allow", "the", "target", "to", "override", "the", "cost", "of", "using", "a", "callee-saved", "register", "for", "the", "first", "time", "." ]
LLVM
AArch64
TD
stmt_completion
CPU
7,315
[ "regtype", ":", "$", "Rt", ",", "GPR64sp", ":", "$", "Rn", ",", "<NUM_LIT>", ")", ">", ";" ]
[ "def", ":", "InstAlias", "<", "asm", "#", "<STR_LIT>", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")" ]
LLVM
LoongArch
TD
next_suggestion
CPU
7,316
[ "}" ]
[ "def", "simm21_lsl2", ":", "Operand", "<", "GRLenVT", ">", "{", "let", "ParserMatchClass", "=", "SImmAsmOperand", "<", "<NUM_LIT>", ",", "<STR_LIT>", ">", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
7,317
[ "MVT", "::", "i32", ",", "LHS", ")", ";" ]
[ "ISD", "::", "CondCode", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Cmp", ")", "->", "get", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "LHSVT", "=", "LHS", ".", "getValueType", "(", ")", ";", "EVT", "RHSVT", "=", "RHS", ".", "getValueType", "(", ")", ";", "if", "(", "LHSVT", "==", "MVT", "::", "v2i16", ")", "{", "assert", "(", "ISD", "::", "isSignedIntSetCC", "(", "CC", ")", "||", "ISD", "::", "isUnsignedIntSetCC", "(", "CC", ")", ")", ";", "unsigned", "ExtOpc", "=", "ISD", "::", "isSignedIntSetCC", "(", "CC", ")", "?", "ISD", "::", "SIGN_EXTEND", ":", "ISD", "::", "ZERO_EXTEND", ";", "SDValue", "LX", "=", "DAG", ".", "getNode", "(", "ExtOpc", ",", "dl", ",", "MVT", "::", "v2i32", ",", "LHS", ")", ";", "SDValue", "RX", "=", "DAG", ".", "getNode", "(", "ExtOpc", ",", "dl", ",", "MVT", "::", "v2i32", ",", "RHS", ")", ";", "SDValue", "SC", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SETCC", ",", "dl", ",", "MVT", "::", "v2i1", ",", "LX", ",", "RX", ",", "Cmp", ")", ";", "return", "SC", ";", "}", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "Op", ";", "if", "(", "(", "CC", "==", "ISD", "::", "SETEQ", "||", "CC", "==", "ISD", "::", "SETNE", ")", "&&", "(", "RHSVT", "==", "MVT", "::", "i8", "||", "RHSVT", "==", "MVT", "::", "i16", ")", "&&", "(", "LHSVT", "==", "MVT", "::", "i8", "||", "LHSVT", "==", "MVT", "::", "i16", ")", ")", "{", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ";", "if", "(", "C", "&&", "C", "->", "getAPIntValue", "(", ")", ".", "isNegative", "(", ")", ")", "{", "LHS", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "dl", ",", "MVT", "::", "i32", ",", "LHS", ")", ";", "RHS", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "dl", ",", "MVT", "::", "i32", ",", "RHS", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "SETCC", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ",", "LHS", ",", "RHS", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "isSExtFree", "(", "LHS", ")", "||", "isSExtFree", "(", "RHS", ")", ")", "{", "LHS", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "dl", "," ]
LLVM
Hexagon
TD
stmt_completion
DSP
7,318
[ "=", "<NUM_LIT>", ";" ]
[ "def", "F2_sfimm_n", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "u10_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_9e313203", ",", "TypeALU64", ">", ",", "Enc_6c9440", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
GCC
sh
MD
stmt_completion
CPU
7,319
[ ")", ")", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "zero_extract", ":", "DI", "(", "mem", ":", "DI", "(", "and", ":", "DI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>" ]
GCC
arm
CPP
stmt_completion
CPU
7,320
[ "(", "B", ")", ")", "gen_arm_cond_branch", "(", "(", "LABEL", ")", ",", "\\", "gen_rtx_", "#", "#", "COND", "(", "CCmode", ",", "cc_reg", ",", "\\", "const0_rtx", ")", ",", "\\", "cc_reg", ")", "if", "(", "CONST_INT_P", "(", "amount", ")", ")", "{" ]
[ "rtx", "in_low", "=", "gen_lowpart", "(", "SImode", ",", "in", ")", ";", "rtx", "out_up", "=", "code", "==", "ASHIFT", "?", "out_low", ":", "out_high", ";", "rtx", "out_down", "=", "code", "==", "ASHIFT", "?", "out_high", ":", "out_low", ";", "rtx", "in_up", "=", "code", "==", "ASHIFT", "?", "in_low", ":", "in_high", ";", "rtx", "in_down", "=", "code", "==", "ASHIFT", "?", "in_high", ":", "in_low", ";", "gcc_assert", "(", "code", "==", "ASHIFT", "||", "code", "==", "ASHIFTRT", "||", "code", "==", "LSHIFTRT", ")", ";", "gcc_assert", "(", "out", "&&", "(", "REG_P", "(", "out", ")", "||", "SUBREG_P", "(", "out", ")", ")", "&&", "GET_MODE", "(", "out", ")", "==", "DImode", ")", ";", "gcc_assert", "(", "in", "&&", "(", "REG_P", "(", "in", ")", "||", "SUBREG_P", "(", "in", ")", ")", "&&", "GET_MODE", "(", "in", ")", "==", "DImode", ")", ";", "gcc_assert", "(", "amount", "&&", "(", "(", "(", "REG_P", "(", "amount", ")", "||", "SUBREG_P", "(", "amount", ")", ")", "&&", "GET_MODE", "(", "amount", ")", "==", "SImode", ")", "||", "CONST_INT_P", "(", "amount", ")", ")", ")", ";", "gcc_assert", "(", "scratch1", "==", "NULL", "||", "(", "GET_CODE", "(", "scratch1", ")", "==", "SCRATCH", ")", "||", "(", "GET_MODE", "(", "scratch1", ")", "==", "SImode", "&&", "REG_P", "(", "scratch1", ")", ")", ")", ";", "gcc_assert", "(", "scratch2", "==", "NULL", "||", "(", "GET_CODE", "(", "scratch2", ")", "==", "SCRATCH", ")", "||", "(", "GET_MODE", "(", "scratch2", ")", "==", "SImode", "&&", "REG_P", "(", "scratch2", ")", ")", ")", ";", "gcc_assert", "(", "!", "REG_P", "(", "out", ")", "||", "!", "REG_P", "(", "amount", ")", "||", "!", "HARD_REGISTER_P", "(", "out", ")", "||", "(", "REGNO", "(", "out", ")", "!=", "REGNO", "(", "amount", ")", "&&", "REGNO", "(", "out", ")", "+", "<NUM_LIT>", "!=", "REGNO", "(", "amount", ")", ")", ")", ";", "gen_addsi3", "(", "(", "DEST", ")", ",", "(", "SRC", ")", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", "gen_subsi3", "(", "(", "DEST", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "(", "SRC", ")", ")", "gen_addsi3_compare0", "(", "(", "DEST", ")", ",", "(", "SRC", ")", ",", "\\", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", "gen_rtx_SET", "(", "(", "DEST", ")", ",", "(", "SRC", ")", ")", "gen_rtx_fmt_ee", "(", "(", "CODE", ")", ",", "SImode", ",", "(", "SRC", ")", ",", "(", "AMOUNT", ")", ")", "gen_rtx_fmt_ee", "(", "(", "CODE", ")", "==", "ASHIFT", "?", "ASHIFT", ":", "LSHIFTRT", ",", "\\", "SImode", ",", "(", "SRC", ")", ",", "(", "AMOUNT", ")", ")", "gen_rtx_fmt_ee", "(", "(", "CODE", ")", "==", "ASHIFT", "?", "LSHIFTRT", ":", "ASHIFT", ",", "\\", "SImode", ",", "(", "SRC", ")", ",", "(", "AMOUNT", ")", ")", "gen_rtx_IOR", "(", "SImode", ",", "(", "A", ")", "," ]
GCC
i386
MD
stmt_completion
CPU
7,321
[ "<STR_LIT>", "<STR_LIT>", ")", "]" ]
[ "(", "vec_merge", ":", "VI8_AVX512VL", "(", "unspec", ":", "VI8_AVX512VL", "[", "(", "match_operand", ":", "VI8_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI8_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI8_AVX512VL", "<NUM_LIT>" ]
GCC
mips
MD
stmt_completion
CPU
7,322
[ "]", ")" ]
[ "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
AArch64
CPP
next_suggestion
CPU
7,323
[ "if", "(", "Cond", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "MIB", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";" ]
[ "if", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", "!=", "-", "<NUM_LIT>", ")", "{", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addImm", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "}", "else", "{", "const", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ")", ".", "add", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ";" ]
LLVM
X86
CPP
stmt_completion
CPU
7,324
[ "getExpr", "(", ")", ")", ";" ]
[ "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(", "Op", ".", "isImm", "(", ")", ")", "O", "<<", "Op", ".", "getImm", "(", ")", ";", "else", "{", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", "unknown pcrel immediate operand", "<STR_LIT>", ")", ";", "const", "MCConstantExpr", "*", "BranchTarget", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", "." ]
GCC
i386
CPP
stmt_completion
CPU
7,325
[ "(", ")", ",", "_", "_", "M", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_packus_epi16", "(", "_", "_", "mmask16", "_", "_", "M", ",", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_packuswb128_mask", "(", "(", "_", "_", "v8hi", ")", "_", "_", "A", ",", "(", "_", "_", "v8hi", ")", "_", "_", "B", ",", "(", "_", "_", "v16qi", ")", "_", "mm_setzero_si128" ]
LLVM
AMDGPU
TD
next_suggestion
GPU
7,326
[ "bits", "<", "<NUM_LIT>", ">", "src1_sel", "=", "src1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "class", "R600_ALU_LDS_Word0", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Word0", ";", "bits", "<", "<NUM_LIT>", ">", "src0", ";", "bits", "<", "<NUM_LIT>", ">", "src0_rel", ";", "bits", "<", "<NUM_LIT>", ">", "src1", ";", "bits", "<", "<NUM_LIT>", ">", "src1_rel", ";", "bits", "<", "<NUM_LIT>", ">", "index_mode", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "pred_sel", ";", "bits", "<", "<NUM_LIT>", ">", "last", ";", "bits", "<", "<NUM_LIT>", ">", "src0_sel", "=", "src0", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "src0_chan", "=", "src0", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC
i386
MD
stmt_completion
CPU
7,327
[ "<STR_LIT>", ")" ]
[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>" ]
GCC
xtensa
CPP
program_repair
MPU
7,328
[ "<FIXS>", "if", "(", "mode", "==", "DImode", ")", "<FIXE>" ]
[ "case", "UDIV", ":", "case", "UMOD", ":", "{", "<BUGS>", "machine_mode", "xmode", "=", "GET_MODE", "(", "x", ")", ";", "if", "(", "xmode", "==", "DImode", ")", "<BUGE>", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "if", "(", "TARGET_DIV32", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";" ]
LLVM
X86
CPP
next_suggestion
CPU
7,329
[ "}" ]
[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "MaskVec", ".", "push_back", "(", "i", "==", "Idx", "?", "NumElems", ":", "i", ")", ";", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "V2", ".", "getDebugLoc", "(", ")", ",", "V1", ",", "V2", ",", "&", "MaskVec", "[", "<NUM_LIT>", "]", ")", ";" ]
LLVM
XCore
CPP
stmt_completion
MPU
7,330
[ "MVT", "::", "i32", ",", "Low", ",", "LowShift", ")", ";" ]
[ "}", "int32_t", "HighOffset", "=", "RoundUpToAlignment", "(", "Offset", ",", "<NUM_LIT>", ")", ";", "int32_t", "LowOffset", "=", "HighOffset", "-", "<NUM_LIT>", ";", "SDValue", "LowAddr", ",", "HighAddr", ";", "if", "(", "GlobalAddressSDNode", "*", "GASD", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Base", ".", "getNode", "(", ")", ")", ")", "{", "LowAddr", "=", "DAG", ".", "getGlobalAddress", "(", "GASD", "->", "getGlobal", "(", ")", ",", "DL", ",", "Base", ".", "getValueType", "(", ")", ",", "LowOffset", ")", ";", "HighAddr", "=", "DAG", ".", "getGlobalAddress", "(", "GASD", "->", "getGlobal", "(", ")", ",", "DL", ",", "Base", ".", "getValueType", "(", ")", ",", "HighOffset", ")", ";", "}", "else", "{", "LowAddr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "MVT", "::", "i32", ",", "Base", ",", "DAG", ".", "getConstant", "(", "LowOffset", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "HighAddr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "MVT", "::", "i32", ",", "Base", ",", "DAG", ".", "getConstant", "(", "HighOffset", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "}", "SDValue", "LowShift", "=", "DAG", ".", "getConstant", "(", "(", "Offset", "-", "LowOffset", ")", "*", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "SDValue", "HighShift", "=", "DAG", ".", "getConstant", "(", "(", "HighOffset", "-", "Offset", ")", "*", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Low", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "LowAddr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "High", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "Chain", ",", "HighAddr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "LowShifted", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", "," ]
LLVM
AArch64
CPP
next_suggestion
CPU
7,331
[ "SDValue", "Ext", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_EXTEND", ",", "dl", ",", "ExtVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]
[ "if", "(", "VT", ".", "getSizeInBits", "(", ")", "<", "InVT", ".", "getSizeInBits", "(", ")", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Cv", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "InVT", ".", "changeVectorElementTypeToInteger", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "VT", ",", "Cv", ")", ";", "}", "if", "(", "VT", ".", "getSizeInBits", "(", ")", ">", "InVT", ".", "getSizeInBits", "(", ")", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "MVT", "ExtVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "getFloatingPointVT", "(", "VT", ".", "getScalarSizeInBits", "(", ")", ")", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";" ]
LLVM
TPC
CPP
stmt_completion
Virtual ISA
7,332
[ ")", ";" ]
[ "bool", "doFinalization", "(", "Module", "&", "M", ")", "override", "{", "Result", ".", "reset", "(" ]
LLVM
ARM64
CPP
stmt_completion
CPU
7,333
[ "<NUM_LIT>", ";" ]
[ "switch", "(", "Code", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown condition code", "<STR_LIT>", ")", ";", "case", "EQ", ":", "return", "Z", ";", "case", "NE", ":", "return", "<NUM_LIT>", ";", "case", "CS", ":", "return", "C", ";", "case", "CC", ":", "return", "<NUM_LIT>", ";", "case", "MI", ":", "return", "N", ";", "case", "PL", ":", "return", "<NUM_LIT>", ";", "case", "VS", ":", "return", "V", ";", "case", "VC", ":", "return", "<NUM_LIT>", ";", "case", "HI", ":", "return", "C", ";", "case", "LS", ":", "return", "<NUM_LIT>", ";", "case", "GE", ":", "return" ]
GCC
i386
MD
program_repair
CPU
7,334
[ "<FIXS>", "(", "V4TI", "<STR_LIT>", ")", "(", "V2TI", "<STR_LIT>", ")", "V1TI", "<FIXE>" ]
[ "(", "V32HI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "V8HI", "(", "V16SI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "V4SI", "(", "V8DI", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")", "V2DI", "<BUGS>", "(", "V2TI", "<STR_LIT>", ")", "V1TI", "<BUGE>", "(", "V16SF", "<STR_LIT>", ")", "(", "V8SF", "<STR_LIT>", ")", "V4SF", "(", "V8DF", "<STR_LIT>", ")", "(", "V4DF", "<STR_LIT>", ")", "V2DF", "]", ")", "(", "define_mode_iterator", "V", "[", "(", "V32QI", "<STR_LIT>", ")", "V16QI" ]
LLVM
X86
CPP
stmt_completion
CPU
7,335
[ ")", ".", "isReg", "(", ")", ";" ]
[ "if", "(", "Amount", "==", "SlotSize", ")", "{", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Is64Bit", "?", "X86", "::", "PUSH64r", ":", "X86", "::", "PUSH32r", ")", ")", ".", "addReg", "(", "RegA", ",", "RegState", "::", "Undef", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "getSubOpcode", "(", "Is64Bit", ",", "Amount", ")", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "break", ";", "case", "Probe", ":", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "RegA", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "STI", "->", "getFrameLowering", "(", ")", "->", "emitStackProbe", "(", "*", "MBB", "->", "getParent", "(", ")", ",", "*", "MBB", ",", "MI", ",", "DL", ",", "false", ")", ";", "break", ";", "}", "unsigned", "AmountReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "for", "(", ";", ";", ")", "{", "if", "(", "!", "MRI", "->", "use_empty", "(", "AmountReg", ")", ")", "break", ";", "MachineInstr", "*", "AmountDef", "=", "MRI", "->", "getUniqueVRegDef", "(", "AmountReg", ")", ";", "if", "(", "!", "AmountDef", ")", "break", ";", "if", "(", "AmountDef", "->", "isCopy", "(", ")", "&&", "AmountDef", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "AmountReg", "=", "AmountDef", "->", "getOperand", "(", "<NUM_LIT>" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
7,336
[ "BB", "->", "getTerminator", "(", ")", "->", "eraseFromParent", "(", ")", ";" ]
[ "B", ".", "getInt32", "(", "AMDGPU", "::", "Exp", "::", "ET_NULL", ")", ",", "B", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "Undef", ",", "Undef", ",", "Undef", ",", "Undef", ",", "B", ".", "getTrue", "(", ")", ",", "B", ".", "getTrue", "(", ")", ",", "}", ")", ";", "}", "PHINode", "*", "PN", "=", "nullptr", ";", "if", "(", "F", ".", "getReturnType", "(", ")", "->", "isVoidTy", "(", ")", ")", "{", "B", ".", "CreateRetVoid", "(", ")", ";", "}", "else", "{", "PN", "=", "B", ".", "CreatePHI", "(", "F", ".", "getReturnType", "(", ")", ",", "ReturningBlocks", ".", "size", "(", ")", ",", "<STR_LIT>", "UnifiedRetVal", "<STR_LIT>", ")", ";", "assert", "(", "!", "InsertExport", ")", ";", "B", ".", "CreateRet", "(", "PN", ")", ";", "}", "for", "(", "BasicBlock", "*", "BB", ":", "ReturningBlocks", ")", "{", "if", "(", "PN", ")", "PN", "->", "addIncoming", "(", "BB", "->", "getTerminator", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "BB", ")", ";" ]
LLVM
ARM
CPP
next_suggestion
CPU
7,337
[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "CONCAT_VECTORS", ",", "dl", ",", "DestVT", ",", "ExtLo", ",", "ExtHi", ")", ";" ]
[ "EVT", "DestVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "assert", "(", "DestVT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", "&&", "<STR_LIT>", "Custom sext/zext expansion needs >128-bit vector.", "<STR_LIT>", ")", ";", "if", "(", "SrcVT", ".", "getSizeInBits", "(", ")", "*", "<NUM_LIT>", "!=", "DestVT", ".", "getSizeInBits", "(", ")", "&&", "SrcVT", ".", "getSizeInBits", "(", ")", "*", "<NUM_LIT>", "!=", "DestVT", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "unsigned", "SrcEltSize", "=", "SrcVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "DestEltSize", "=", "DestVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "unsigned", "NumElts", "=", "SrcVT", ".", "getVectorNumElements", "(", ")", ";", "LLVMContext", "&", "Ctx", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "SDValue", "Mid", ",", "SplitLo", ",", "SplitHi", ",", "ExtLo", ",", "ExtHi", ";", "EVT", "MidVT", "=", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "EVT", "::", "getIntegerVT", "(", "Ctx", ",", "SrcEltSize", "*", "<NUM_LIT>", ")", ",", "NumElts", ")", ";", "EVT", "SplitVT", "=", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "EVT", "::", "getIntegerVT", "(", "Ctx", ",", "SrcEltSize", "*", "<NUM_LIT>", ")", ",", "NumElts", "/", "<NUM_LIT>", ")", ";", "EVT", "ExtVT", "=", "EVT", "::", "getVectorVT", "(", "Ctx", ",", "EVT", "::", "getIntegerVT", "(", "Ctx", ",", "DestEltSize", ")", ",", "NumElts", "/", "<NUM_LIT>", ")", ";", "Mid", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "dl", ",", "MidVT", ",", "Op", ")", ";", "SplitLo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "dl", ",", "SplitVT", ",", "Mid", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "SplitHi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "dl", ",", "SplitVT", ",", "Mid", ",", "DAG", ".", "getIntPtrConstant", "(", "NumElts", "/", "<NUM_LIT>", ")", ")", ";", "ExtLo", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "dl", ",", "ExtVT", ",", "SplitLo", ")", ";", "ExtHi", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "dl", ",", "ExtVT", ",", "SplitHi", ")", ";" ]
LLVM
Patmos
CPP
stmt_completion
VLIW
7,338
[ "(", ")", ";" ]
[ "const", "TargetFrameLowering", "*", "getFrameLowering", "(", ")", "const", "override", "{", "return", "(", "const", "TargetFrameLowering", "*", ")", "FrameLowering", ".", "get" ]
GCC
sparc
MD
next_suggestion
CPU
7,339
[ "<STR_LIT>", ")" ]
[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM
ARM
CPP
next_suggestion
CPU
7,340
[ "}" ]
[ "assert", "(", "MO", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "Not a valid so_imm value!", "<STR_LIT>", ")", ";", "printSOImm", "(", "O", ",", "MO", ".", "getImm", "(", ")", ",", "VerboseAsm", ",", "TAI", ")", ";" ]
LLVM
ARM
TD
stmt_completion
CPU
7,341
[ "[", "WriteVLD3", "]", ">", ";" ]
[ "def", "VLD1q64LowTPseudo_UPD", ":", "VLDQQQQWBPseudo", "<", "IIC_VLD1x3", ">", ",", "Sched", "<" ]
LLVM
ARM
TD
stmt_completion
CPU
7,342
[ ";" ]
[ "dag", "PredOp", ";", "string", "PAsm", ";", "string", "Cstr", ";", "bit", "Dual", ";", "bit", "Acc" ]
GCC
i386
CPP
program_repair
CPU
7,343
[ "<FIXS>", "RTL_CONST_CALL_P", "(", "insns", ")", "=", "<NUM_LIT>", ";", "<FIXE>" ]
[ "not", "e", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "const0_rtx", ",", "NULL", ")", ";", "not", "e", "=", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "ix86_tls_get_addr", "(", ")", ",", "not", "e", ")", ";", "<BUGS>", "CONST_OR_PURE_CALL_P", "(", "insns", ")", "=", "<NUM_LIT>", ";", "<BUGE>", "emit_libcall_block", "(", "insns", ",", "base", ",", "rax", ",", "not", "e", ")", ";", "}", "else", "if", "(", "TARGET_64BIT", "&&", "TARGET_GNU2_TLS", ")" ]
LLVM
X86
CPP
next_suggestion
CPU
7,344
[ "SDValue", "Src", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";" ]
[ "if", "(", "InScl", ".", "getOpcode", "(", ")", "!=", "ExOp", ")", "return", "false", ";", "SDValue", "ExVec", "=", "InScl", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "ExIndex", "=", "InScl", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "ExIndex", ")", "||", "cast", "<", "ConstantSDNode", ">", "(", "ExIndex", ")", "->", "getAPIntValue", "(", ")", ".", "uge", "(", "NumElts", ")", ")", "return", "false", ";", "uint64_t", "ExIdx", "=", "InScl", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "Ops", ".", "push_back", "(", "InVec", ")", ";", "Ops", ".", "push_back", "(", "ExVec", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "Mask", ".", "push_back", "(", "i", "==", "InIdx", "?", "NumElts", "+", "ExIdx", ":", "i", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "SDValue", "N0", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "N0", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "==", "(", "NumElts", "/", "<NUM_LIT>", ")", "&&", "N1", ".", "getValueType", "(", ")", ".", "getVectorNumElements", "(", ")", "==", "(", "NumElts", "/", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Unexpected input value type", "<STR_LIT>", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "if", "(", "(", "!", "N0", ".", "isUndef", "(", ")", "&&", "DAG", ".", "ComputeNumSignBits", "(", "N0", ")", "<=", "NumBitsPerElt", ")", "||", "(", "!", "N1", ".", "isUndef", "(", ")", "&&", "DAG", ".", "ComputeNumSignBits", "(", "N1", ")", "<=", "NumBitsPerElt", ")", ")", "return", "false", ";", "}", "else", "{", "APInt", "ZeroMask", "=", "APInt", "::", "getHighBitsSet", "(", "<NUM_LIT>", "*", "NumBitsPerElt", ",", "NumBitsPerElt", ")", ";", "if", "(", "(", "!", "N0", ".", "isUndef", "(", ")", "&&", "!", "DAG", ".", "MaskedValueIsZero", "(", "N0", ",", "ZeroMask", ")", ")", "||", "(", "!", "N1", ".", "isUndef", "(", ")", "&&", "!", "DAG", ".", "MaskedValueIsZero", "(", "N1", ",", "ZeroMask", ")", ")", ")", "return", "false", ";", "}", "bool", "IsUnary", "=", "(", "N0", "==", "N1", ")", ";", "Ops", ".", "push_back", "(", "N0", ")", ";", "if", "(", "!", "IsUnary", ")", "Ops", ".", "push_back", "(", "N1", ")", ";", "createPackShuffleMask", "(", "VT", ",", "Mask", ",", "IsUnary", ")", ";", "return", "true", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "uint64_t", "ShiftVal", "=", "N", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "NumBitsPerElt", "<=", "ShiftVal", ")", "{", "Mask", ".", "append", "(", "NumElts", ",", "SM_SentinelZero", ")", ";", "return", "true", ";", "}", "if", "(", "(", "ShiftVal", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "break", ";", "uint64_t", "ByteShift", "=", "ShiftVal", "/", "<NUM_LIT>", ";", "unsigned", "NumBytes", "=", "NumSizeInBits", "/", "<NUM_LIT>", ";", "unsigned", "NumBytesPerElt", "=", "NumBitsPerElt", "/", "<NUM_LIT>", ";", "Ops", ".", "push_back", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Mask", ".", "append", "(", "NumBytes", ",", "SM_SentinelZero", ")", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "==", "Opcode", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "i", "+=", "NumBytesPerElt", ")", "for", "(", "unsigned", "j", "=", "ByteShift", ";", "j", "!=", "NumBytesPerElt", ";", "++", "j", ")", "Mask", "[", "i", "+", "j", "]", "=", "i", "+", "j", "-", "ByteShift", ";", "}", "else", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumBytes", ";", "i", "+=", "NumBytesPerElt", ")", "for", "(", "unsigned", "j", "=", "ByteShift", ";", "j", "!=", "NumBytesPerElt", ";", "++", "j", ")", "Mask", "[", "i", "+", "j", "-", "ByteShift", "]", "=", "i", "+", "j", ";", "}", "return", "true", ";", "}", "case", "ISD", "::", "ZERO_EXTEND_VECTOR_INREG", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
7,345
[ "insert", "(", "UseI", ")", ";" ]
[ "Late", ".", "insert", "(", "UseI", ")", ";", "}", "return", "true", ";", "}", "if", "(", "UseI", "->", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "return", "true", ";", "bool", "AE", "=", "true", ",", "AL", "=", "true", ";", "for", "(", "auto", "&", "I", ":", "UseI", "->", "operands", "(", ")", ")", "{", "if", "(", "Early", ".", "count", "(", "&", "*", "I", ")", ")", "AL", "=", "false", ";", "else", "if", "(", "Late", ".", "count", "(", "&", "*", "I", ")", ")", "AE", "=", "false", ";", "}", "if", "(", "AE", "&&", "AL", ")", "return", "true", ";", "if", "(", "!", "AE", "&&", "!", "AL", ")", "return", "false", ";", "assert", "(", "AE", "!=", "AL", ")", ";", "if", "(", "AE", ")", "Early", "." ]
LLVM
X86
CPP
next_suggestion
CPU
7,346
[ "if", "(", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{" ]
[ "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "N0", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "R", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "return", "R", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "hasFp256", "(", ")", ")", "return", "SDValue", "(", ")", ";" ]
LLVM
ARM
TD
next_suggestion
CPU
7,347
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "class", "SRSI", "<", "bit", "wb", ",", "string", "asm", ">", ":", "XI", "<", "(", "outs", ")", ",", "(", "ins", "imm0_31", ":", "$", "mode", ")", ",", "AddrModeNone", ",", "<NUM_LIT>", ",", "IndexModeNone", ",", "BrFrm", ",", "NoItinerary", ",", "asm", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "mode", ";" ]
LLVM
Mips
CPP
next_suggestion
CPU
7,348
[ "return", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "Chain", ",", "VAList", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";" ]
[ "SDValue", "Tmp3", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "VAList", ".", "getValueType", "(", ")", ",", "VAList", ",", "DAG", ".", "getConstant", "(", "RoundUpToAlignment", "(", "ArgSizeInBytes", ",", "ArgSlotSizeInBytes", ")", ",", "VAList", ".", "getValueType", "(", ")", ")", ")", ";", "Chain", "=", "DAG", ".", "getStore", "(", "VAListLoad", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DL", ",", "Tmp3", ",", "VAListPtr", ",", "MachinePointerInfo", "(", "SV", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "Subtarget", ".", "isLittle", "(", ")", "&&", "ArgSizeInBytes", "<", "ArgSlotSizeInBytes", ")", "{", "unsigned", "Adjustment", "=", "ArgSlotSizeInBytes", "-", "ArgSizeInBytes", ";", "VAList", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "VAListPtr", ".", "getValueType", "(", ")", ",", "VAList", ",", "DAG", ".", "getIntPtrConstant", "(", "Adjustment", ")", ")", ";", "}" ]
GCC
i386
MD
program_repair
CPU
7,349
[ "<FIXS>", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "]", "(", "const_string", "<STR_LIT>", ")", ")", ")", "<FIXE>" ]
[ "(", "const_string", "<STR_LIT>", ")", "]", "(", "const_string", "<STR_LIT>", ")", ")", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
7,350
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
ARM
CPP
next_suggestion
CPU
7,351
[ "for", "(", "auto", "*", "I", ":", "Dead", ")", "{" ]
[ "static", "void", "Cleanup", "(", "DenseMap", "<", "Instruction", "*", ",", "Instruction", "*", ">", "&", "NewPredicates", ",", "SetVector", "<", "Instruction", "*", ">", "&", "MaybeDead", ",", "Loop", "*", "L", ")", "{", "BasicBlock", "*", "Exit", "=", "L", "->", "getUniqueExitBlock", "(", ")", ";", "if", "(", "!", "Exit", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM TP: can't find loop exit block\\n", "<STR_LIT>", ")", ";", "return", ";", "}", "for", "(", "auto", "&", "Pair", ":", "NewPredicates", ")", "{", "Instruction", "*", "OldPred", "=", "Pair", ".", "first", ";", "Instruction", "*", "NewPred", "=", "Pair", ".", "second", ";", "for", "(", "auto", "&", "I", ":", "*", "Exit", ")", "{", "if", "(", "I", ".", "isSameOperationAs", "(", "OldPred", ")", ")", "{", "Instruction", "*", "PredClone", "=", "NewPred", "->", "clone", "(", ")", ";", "PredClone", "->", "insertBefore", "(", "&", "I", ")", ";", "I", ".", "replaceAllUsesWith", "(", "PredClone", ")", ";", "MaybeDead", ".", "insert", "(", "&", "I", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM TP: replacing: ", "<STR_LIT>", ";", "I", ".", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "ARM TP: with: ", "<STR_LIT>", ";", "PredClone", "->", "dump", "(", ")", ")", ";", "break", ";", "}", "}", "}", "SmallPtrSet", "<", "Instruction", "*", ",", "<NUM_LIT>", ">", "Dead", ";", "while", "(", "!", "MaybeDead", ".", "empty", "(", ")", ")", "{", "auto", "*", "I", "=", "MaybeDead", ".", "front", "(", ")", ";", "MaybeDead", ".", "remove", "(", "I", ")", ";", "if", "(", "I", "->", "hasNUsesOrMore", "(", "<NUM_LIT>", ")", ")", "continue", ";", "for", "(", "auto", "&", "U", ":", "I", "->", "operands", "(", ")", ")", "{", "if", "(", "auto", "*", "OpI", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ")", "MaybeDead", ".", "insert", "(", "OpI", ")", ";", "}", "I", "->", "dropAllReferences", "(", ")", ";", "Dead", ".", "insert", "(", "I", ")", ";", "}" ]
GCC
i386
MD
stmt_completion
CPU
7,352
[ "<STR_LIT>", ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "if_then_else", "(", "match_code", "<STR_LIT>", ")", "(", "match_test" ]
GCC
sh
MD
stmt_completion
CPU
7,353
[ ")", ")" ]
[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
GCC
i386
CPP
stmt_completion
CPU
7,354
[ "_", "A", ",", "_", "_", "M", ")", ";" ]
[ "_", "_", "builtin_ia32_pmovqb128mem_mask", "(", "(", "unsigned", "short", "*", ")", "_", "_", "P", ",", "(", "_", "_", "v2di", ")", "_" ]
GCC
h8300
CPP
program_repair
MPU
7,355
[ "<FIXS>", "RTVEC_ELT", "(", "vec", ",", "i", "+", "j", ")", "=", "gen_rtx_SET", "(", "lhs", ",", "rhs", ")", ";", "<FIXE>", "<FIXS>", "RTVEC_ELT", "(", "vec", ",", "i", "+", "j", ")", "=", "gen_rtx_SET", "(", "sp", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "sp", ",", "offset", ")", ")", ";", "<FIXE>" ]
[ "lhs", "=", "gen_rtx_MEM", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "sp", ",", "(", "j", "+", "<NUM_LIT>", ")", "*", "-", "<NUM_LIT>", ")", ")", ";", "rhs", "=", "gen_rtx_REG", "(", "SImode", ",", "regno", "+", "j", ")", ";", "}", "<BUGS>", "RTVEC_ELT", "(", "vec", ",", "i", "+", "j", ")", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "lhs", ",", "rhs", ")", ";", "<BUGE>", "}", "offset", "=", "GEN_INT", "(", "(", "pop_p", "?", "nregs", ":", "-", "nregs", ")", "*", "<NUM_LIT>", ")", ";", "<BUGS>", "RTVEC_ELT", "(", "vec", ",", "i", "+", "j", ")", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "sp", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "sp", ",", "offset", ")", ")", ";", "<BUGE>", "x", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "vec", ")", ";", "if", "(", "!", "pop_p", ")" ]
LLVM
AArch64
TD
next_suggestion
CPU
7,356
[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";" ]
[ "class", "BF16ToSinglePrecision", "<", "string", "asm", ">", ":", "I", "<", "(", "outs", "FPR16", ":", "$", "Rd", ")", ",", "(", "ins", "FPR32", ":", "$", "Rn", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "bf16", "FPR16", ":", "$", "Rd", ")", ",", "(", "int_aarch64_neon_bfcvt", "(", "f32", "FPR32", ":", "$", "Rn", ")", ")", ")", "]", ">", ",", "Sched", "<", "[", "WriteFCvt", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
7,357
[ "bits", "<", "<NUM_LIT>", ">", "Rd32", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "II", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM
ARM
CPP
stmt_completion
CPU
7,358
[ ")", ";" ]
[ "bool", "isLegalMaskedScatter", "(", "Type", "*", "Ty", ",", "Align", "Alignment", ")", "{", "return", "isLegalMaskedGather", "(", "Ty", ",", "Alignment" ]
LLVM
VE
TD
stmt_completion
CPU
7,359
[ ",", "v256f64", ":", "$", "vz", ",", "v256f64", ":", "$", "vw", ",", "i32", ":", "$", "vl", ",", "v256f64", ":", "$", "pt", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "int_ve_vl_vfmsbs_vvvvvl", "v256f64", ":", "$", "vy", ",", "v256f64", ":", "$", "vz", ",", "v256f64", ":", "$", "vw", ",", "v256f64", ":", "$", "pt", ",", "i32", ":", "$", "vl", ")", ",", "(", "VFMSBSvvvl_v", "v256f64", ":", "$", "vy" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
7,360
[ "(", ")", ";" ]
[ "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "return", "false", ";", "visit", "(", "M", ")", ";", "if", "(", "Printfs", ".", "empty", "(", ")", ")", "return", "false", ";", "TD", "=", "&", "M", ".", "getDataLayout", "(", ")", ";", "auto", "DTWP", "=", "getAnalysisIfAvailable", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "DT", "=", "DTWP", "?", "&", "DTWP", "->", "getDomTree", "(", ")", ":", "nullptr", ";", "TLI", "=", "&", "getAnalysis", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ".", "getTLI" ]
LLVM
TPC
TD
next_suggestion
Virtual ISA
7,361
[ "let", "ParserMethod", "=", "<STR_LIT>", ";" ]
[ "let", "Name", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", ";" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
7,362
[ "::", "Naked", ")", ")", "return", "false", ";" ]
[ "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getFnAttributes", "(", ")", ".", "hasAttribute", "(", "Attributes" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
7,363
[ "if", "(", "Csect", "->", "getMappingClass", "(", ")", "!=", "XCOFF", "::", "XMC_TD", ")", "OutStreamer", "->", "emitLabel", "(", "EmittedInitSym", ")", ";" ]
[ "GVSym", "->", "setStorageClass", "(", "TargetLoweringObjectFileXCOFF", "::", "getStorageClassForGlobal", "(", "GV", ")", ")", ";", "if", "(", "GVKind", ".", "isBSSLocal", "(", ")", "&&", "Csect", "->", "getMappingClass", "(", ")", "==", "XCOFF", "::", "XMC_TD", ")", "{", "OutStreamer", "->", "emitZeros", "(", "Size", ")", ";", "}", "else", "if", "(", "GVKind", ".", "isBSSLocal", "(", ")", "||", "GVKind", ".", "isThreadBSSLocal", "(", ")", ")", "{", "assert", "(", "Csect", "->", "getMappingClass", "(", ")", "!=", "XCOFF", "::", "XMC_TD", "&&", "<STR_LIT>", "BSS local toc-data already handled and TLS variables ", "<STR_LIT>", "<STR_LIT>", "incompatible with XMC_TD", "<STR_LIT>", ")", ";", "OutStreamer", "->", "emitXCOFFLocalCommonSymbol", "(", "OutContext", ".", "getOrCreateSymbol", "(", "GVSym", "->", "getSymbolTableName", "(", ")", ")", ",", "Size", ",", "GVSym", ",", "Alignment", ")", ";", "}", "else", "{", "OutStreamer", "->", "emitCommonSymbol", "(", "GVSym", ",", "Size", ",", "Alignment", ")", ";", "}", "return", ";", "}", "MCSymbol", "*", "EmittedInitSym", "=", "GVSym", ";", "emitLinkage", "(", "GV", ",", "EmittedInitSym", ")", ";", "for", "(", "const", "GlobalAlias", "*", "GA", ":", "GOAliasMap", "[", "GV", "]", ")", "emitLinkage", "(", "GA", ",", "getSymbol", "(", "GA", ")", ")", ";", "emitAlignment", "(", "getGVAlignment", "(", "GV", ",", "DL", ")", ",", "GV", ")", ";", "if", "(", "!", "TM", ".", "getDataSections", "(", ")", "||", "GV", "->", "hasSection", "(", ")", ")", "{" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
7,364
[ "unsigned", "Opcode", "=", "(", "Size", "==", "<NUM_LIT>", ")", "?", "AMDGPU", "::", "V_MOV_B64_PSEUDO", ":", "AMDGPU", "::", "V_MOV_B32_e32", ";" ]
[ "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "SIRegisterInfo", "*", "TRI", "=", "static_cast", "<", "const", "SIRegisterInfo", "*", ">", "(", "MRI", ".", "getTargetRegisterInfo", "(", ")", ")", ";", "unsigned", "RCID", "=", "get", "(", "MI", ".", "getOpcode", "(", ")", ")", ".", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", ";", "const", "TargetRegisterClass", "*", "RC", "=", "RI", ".", "getRegClass", "(", "RCID", ")", ";", "unsigned", "Size", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "RC", ")", ";" ]
GCC
arm
CPP
stmt_completion
CPU
7,365
[ ")", "{" ]
[ "_", "_", "arm_vcmulq_rot270_f32", "(", "float32x4_t", "_", "_", "a", ",", "float32x4_t", "_", "_", "b" ]
LLVM
SPIRV
CPP
stmt_completion
Virtual ISA
7,366
[ ".", "getNamedMetadata", "(", "<STR_LIT>", "opencl.enable.FP_CONTRACT", "<STR_LIT>", ")", ")", "{" ]
[ "Register", "FReg", "=", "MAI", "->", "getFuncReg", "(", "&", "F", ")", ";", "assert", "(", "FReg", ".", "isValid", "(", ")", ")", ";", "if", "(", "MDNode", "*", "Node", "=", "F", ".", "getMetadata", "(", "<STR_LIT>", "reqd_work_group_size", "<STR_LIT>", ")", ")", "outputExecutionModeFromMDNode", "(", "FReg", ",", "Node", ",", "<STR_LIT>", "::", "<STR_LIT>", "::", "LocalSize", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "Attribute", "Attr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "hlsl.numthreads", "<STR_LIT>", ")", ";", "Attr", ".", "isValid", "(", ")", ")", "outputExecutionModeFromNumthreadsAttribute", "(", "FReg", ",", "Attr", ",", "<STR_LIT>", "::", "<STR_LIT>", "::", "LocalSize", ")", ";", "if", "(", "MDNode", "*", "Node", "=", "F", ".", "getMetadata", "(", "<STR_LIT>", "work_group_size_hint", "<STR_LIT>", ")", ")", "outputExecutionModeFromMDNode", "(", "FReg", ",", "Node", ",", "<STR_LIT>", "::", "<STR_LIT>", "::", "LocalSizeHint", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "MDNode", "*", "Node", "=", "F", ".", "getMetadata", "(", "<STR_LIT>", "intel_reqd_sub_group_size", "<STR_LIT>", ")", ")", "outputExecutionModeFromMDNode", "(", "FReg", ",", "Node", ",", "<STR_LIT>", "::", "<STR_LIT>", "::", "SubgroupSize", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "MDNode", "*", "Node", "=", "F", ".", "getMetadata", "(", "<STR_LIT>", "vec_type_hint", "<STR_LIT>", ")", ")", "{", "MCInst", "Inst", ";", "Inst", ".", "setOpcode", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "FReg", ")", ")", ";", "unsigned", "EM", "=", "static_cast", "<", "unsigned", ">", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "VecTypeHint", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "EM", ")", ")", ";", "unsigned", "TypeCode", "=", "encodeVecTypeHint", "(", "getMDOperandAsType", "(", "Node", ",", "<NUM_LIT>", ")", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "TypeCode", ")", ")", ";", "outputMCInst", "(", "Inst", ")", ";", "}", "if", "(", "ST", "->", "isOpenCLEnv", "(", ")", "&&", "!", "M", ".", "getNamedMetadata", "(", "<STR_LIT>", "spirv.ExecutionMode", "<STR_LIT>", ")", "&&", "!", "M" ]
LLVM
Hexagon
TD
stmt_completion
DSP
7,367
[ ";" ]
[ "def", "L2_loadbsw2_io", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "s31_1Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_17e0d2cd", ",", "TypeLD", ">", ",", "Enc_de0214", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>" ]
LLVM
AArch64
CPP
next_suggestion
CPU
7,368
[ "return", "SDValue", "(", ")", ";" ]
[ "if", "(", "InVT", "==", "MVT", "::", "v2f64", "||", "InVT", "==", "MVT", "::", "v4f32", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Cv", "=", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "InVT", ".", "changeVectorElementTypeToInteger", "(", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "VT", ",", "Cv", ")", ";", "}", "else", "if", "(", "InVT", "==", "MVT", "::", "v2f32", ")", "{", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Ext", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_EXTEND", ",", "dl", ",", "MVT", "::", "v2f64", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "Op", ".", "getOpcode", "(", ")", ",", "dl", ",", "VT", ",", "Ext", ")", ";", "}" ]
GCC
stormy16
CPP
code_generation
CPU
7,369
[ "static", "bool", "xstormy16_rtx_costs", "(", "rtx", "x", ",", "int", "code", ",", "int", "outer_code", "ATTRIBUTE_UNUSED", ",", "int", "opno", "ATTRIBUTE_UNUSED", ",", "int", "*", "total", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "code", ")", "{", "case", "CONST_INT", ":", "if", "(", "INTVAL", "(", "x", ")", "<", "<NUM_LIT>", "&&", "INTVAL", "(", "x", ")", ">=", "<NUM_LIT>", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "else", "if", "(", "INTVAL", "(", "x", ")", "<", "<NUM_LIT>", "&&", "INTVAL", "(", "x", ")", ">=", "<NUM_LIT>", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "CONST_DOUBLE", ":", "case", "CONST", ":", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "MULT", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "DIV", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ";", "return", "true", ";", "default", ":", "return", "false", ";", "}", "}" ]
[ "Compute", "a", "(", "partial", ")", "cost", "for", "rtx", "X", ".", "Return", "true", "if", "the", "complete", "cost", "has", "been", "computed", ",", "and", "false", "if", "subexpressions", "should", "be", "scanned", ".", "In", "either", "case", ",", "*", "TOTAL", "contains", "the", "cost", "result", "." ]
LLVM
Hexagon
TD
stmt_completion
DSP
7,370
[ "<NUM_LIT>", ";" ]
[ "class", "T_TFRI_Pred", "<", "bit", "PredNot", ",", "bit", "PredNew", ">", ":", "ALU32_ri", "<", "(", "outs", "IntRegs", ":", "$", "Rd", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu", ",", "s12Ext", ":", "$", "s12", ")", ",", "<STR_LIT>", "#", "!", "if", "(", "PredNot", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", "#", "<STR_LIT>", "#", "!", "if", "(", "PredNew", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", "#", "<STR_LIT>", ",", "[", "]", ",", "<STR_LIT>", ",", "ALU32_2op_tc_1_SLOT0123", ">", ",", "ImmRegRel", ",", "PredNewRel", "{", "let", "isPredicatedFalse", "=", "PredNot", ";", "let", "isPredicatedNew", "=", "PredNew", ";", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Pu", ";", "bits", "<", "<NUM_LIT>", ">", "s12", ";", "let", "IClass", "=" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
7,371
[ "DAG", "->", "addMutation", "(", "createLoadClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";" ]
[ "static", "ScheduleDAGInstrs", "*", "createGCNMaxOccupancyMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "{", "ScheduleDAGMILive", "*", "DAG", "=", "new", "GCNScheduleDAGMILive", "(", "C", ",", "make_unique", "<", "GCNMaxOccupancySchedStrategy", ">", "(", "C", ")", ")", ";" ]
LLVM
X86
TD
stmt_completion
CPU
7,372
[ "(", "OpcPrefix", "#", "BQrm", ")", "addr", ":", "$", "src", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "v2i64", "(", "ExtOp", "(", "v16i8", "(", "vzload_v2i64", "addr", ":", "$", "src", ")", ")", ")", ")", ",", "(", "!", "cast", "<", "I", ">" ]
GCC
i386
MD
next_suggestion
CPU
7,373
[ "(", "match_test", "<STR_LIT>", ")" ]
[ "UNSPEC_FIX_NOTRUNC", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else" ]
GCC
arm
MD
next_suggestion
CPU
7,374
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
CellSPU
CPP
program_repair
MPU
7,375
[ "<FIXS>", "setOperationAction", "(", "ISD", "::", "BRCOND", ",", "MVT", "::", "Other", ",", "Custom", ")", ";", "<FIXE>" ]
[ "setOperationAction", "(", "ISD", "::", "STORE", ",", "sctype", ",", "Custom", ")", ";", "}", "<BUGS>", "setOperationAction", "(", "ISD", "::", "BRCOND", ",", "MVT", "::", "Other", ",", "Legal", ")", ";", "<BUGE>", "setOperationAction", "(", "ISD", "::", "BR_JT", ",", "MVT", "::", "Other", ",", "Expand", ")", ";" ]
LLVM
SystemZ
CPP
next_suggestion
CPU
7,376
[ "}" ]
[ "uint64_t", "StackSize", "=", "MFFrame", ".", "getStackSize", "(", ")", ";", "if", "(", "StackSize", "==", "<NUM_LIT>", ")", "return", ";", "StackSize", "+=", "Regs", "->", "getCallFrameSize", "(", ")", ";", "MFFrame", ".", "setStackSize", "(", "StackSize", ")", ";", "for", "(", "int", "FrameIdx", "=", "MFFrame", ".", "getObjectIndexBegin", "(", ")", ";", "FrameIdx", "!=", "<NUM_LIT>", ";", "++", "FrameIdx", ")", "{", "if", "(", "MFFrame", ".", "getStackID", "(", "FrameIdx", ")", "==", "TargetStackID", "::", "NoAlloc", ")", "{", "int64_t", "SPOffset", "=", "MFFrame", ".", "getObjectOffset", "(", "FrameIdx", ")", ";", "SPOffset", "-=", "StackSize", ";", "MFFrame", ".", "setObjectOffset", "(", "FrameIdx", ",", "SPOffset", ")", ";", "}" ]
GCC
i386
MD
program_repair
CPU
7,377
[ "<FIXS>", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "(", "vec_merge", ":", "VF_128", "(", "match_operator", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM
ARM
CPP
next_suggestion
CPU
7,378
[ "InsertedReg", ".", "SubReg", "=", "MOInsertedReg", ".", "getSubReg", "(", ")", ";" ]
[ "const", "MachineOperand", "&", "MOInsertedReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MOInsertedReg", ".", "isUndef", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "&", "MOIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "BaseReg", ".", "Reg", "=", "MOBaseReg", ".", "getReg", "(", ")", ";", "BaseReg", ".", "SubReg", "=", "MOBaseReg", ".", "getSubReg", "(", ")", ";", "InsertedReg", ".", "Reg", "=", "MOInsertedReg", ".", "getReg", "(", ")", ";" ]
LLVM
Patmos
CPP
next_suggestion
VLIW
7,379
[ "}" ]
[ "if", "(", "I", "->", "isDebugValue", "(", ")", "||", "I", "->", "isPseudo", "(", ")", ")", "continue", ";", "if", "(", "!", "isUnpredicatedTerminator", "(", "*", "I", ")", ")", "break", ";", "if", "(", "!", "I", "->", "isBranch", "(", ")", "||", "I", "->", "isIndirectBranch", "(", ")", ")", "return", "true", ";", "if", "(", "!", "isPredicated", "(", "*", "I", ")", ")", "{", "if", "(", "!", "I", "->", "isUnconditionalBranch", "(", ")", ")", "fixOpcodeForGuard", "(", "*", "I", ")", ";", "TBB", "=", "getBranchTarget", "(", "&", "*", "I", ")", ";", "if", "(", "AllowModify", ")", "{", "while", "(", "std", "::", "next", "(", "I", ")", "!=", "MBB", ".", "end", "(", ")", ")", "std", "::", "next", "(", "I", ")", "->", "eraseFromParent", "(", ")", ";", "}", "continue", ";", "}", "if", "(", "isPredicated", "(", "*", "I", ")", ")", "{", "if", "(", "!", "I", "->", "isConditionalBranch", "(", ")", ")", "fixOpcodeForGuard", "(", "*", "I", ")", ";", "if", "(", "Cond", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "return", "true", ";", "int", "i", "=", "I", "->", "findFirstPredOperandIdx", "(", ")", ";", "assert", "(", "i", "!=", "-", "<NUM_LIT>", ")", ";", "Cond", ".", "push_back", "(", "I", "->", "getOperand", "(", "i", ")", ")", ";", "Cond", ".", "push_back", "(", "I", "->", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ")", ";", "if", "(", "TBB", ")", "FBB", "=", "TBB", ";", "TBB", "=", "getBranchTarget", "(", "&", "*", "I", ")", ";", "continue", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", "AnalyzeBranch error.", "<STR_LIT>", ")", ";" ]
LLVM
TPC
TD
next_suggestion
Virtual ISA
7,380
[ "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "mask", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dst", ";", "let", "SrcA", "=", "src", ";", "let", "Switches", "=", "{", "mask", ",", "MaskInReg", ",", "sw", "{", "<NUM_LIT>", "}", "}", ";", "let", "OperandType", "=", "OpType", ".", "INT32", ";" ]
LLVM
M68k
CPP
next_suggestion
MPU
7,381
[ "return", "Offset", ";" ]
[ "Offset", "+=", "(", "(", "StackAlignment", "-", "SlotSize", ")", "-", "(", "Offset", "&", "AlignMask", ")", ")", ";", "}", "else", "{", "Offset", "=", "(", "(", "~", "AlignMask", ")", "&", "Offset", ")", "+", "StackAlignment", "+", "(", "StackAlignment", "-", "SlotSize", ")", ";", "}" ]
LLVM
Hexagon
TD
next_suggestion
DSP
7,382
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
LLVM
AMDGPU
TD
program_repair
GPU
7,383
[ "<FIXS>", "<FIXE>", "<FIXS>", "let", "InOperandList", "=", "(", "ins", "sgprPs", ".", "BaseClass", ":", "$", "sbase", ",", "SReg_32", ":", "$", "soffset", ",", "CPol", ":", "$", "cpol", ")", ";", "<FIXE>" ]
[ "let", "InOperandList", "=", "(", "ins", "immPs", ".", "BaseClass", ":", "$", "sbase", ",", "smrd_offset_8", ":", "$", "offset", ",", "CPol", ":", "$", "cpol", ")", ";", "}", "<BUGS>", "<BUGE>", "def", "_SGPR_si", ":", "SMRD_Real_si", "op", ",", "sgprPs", ">", "{", "<BUGS>", "let", "InOperandList", "=", "(", "ins", "sgprPs", ".", "BaseClass", ":", "$", "sbase", ",", "SReg_32", ":", "$", "offset", ",", "CPol", ":", "$", "cpol", ")", ";", "<BUGE>", "}", "}" ]
GCC
i386
CPP
stmt_completion
CPU
7,384
[ ",", "x", ")", ")", ";" ]
[ "rtx", "dest", ",", "scratch", ",", "op0", ",", "op1", ",", "mask", ",", "nmask", ",", "x", ";", "dest", "=", "operands", "[", "<NUM_LIT>", "]", ";", "scratch", "=", "operands", "[", "<NUM_LIT>", "]", ";", "op0", "=", "operands", "[", "<NUM_LIT>", "]", ";", "op1", "=", "operands", "[", "<NUM_LIT>", "]", ";", "nmask", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mask", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "vmode", "=", "GET_MODE", "(", "mask", ")", ";", "if", "(", "rtx_equal_p", "(", "op0", ",", "op1", ")", ")", "{", "emit_move_insn", "(", "dest", ",", "op0", ")", ";", "return", ";", "}", "if", "(", "REG_P", "(", "mask", ")", "&&", "REGNO", "(", "dest", ")", "==", "REGNO", "(", "mask", ")", ")", "{", "gcc_assert", "(", "REGNO", "(", "op1", ")", "==", "REGNO", "(", "scratch", ")", ")", ";", "x", "=", "gen_rtx_AND", "(", "vmode", ",", "scratch", ",", "mask", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "scratch" ]
LLVM
AArch64
CPP
stmt_completion
CPU
7,385
[ ")", "return", "false", ";" ]
[ "MovMI", "=", "MRI", "->", "getUniqueVRegDef", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MovMI", ")", "return", "false", ";", "SubregToRegMI", "=", "nullptr", ";", "if", "(", "MovMI", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "SUBREG_TO_REG", ")", "{", "SubregToRegMI", "=", "MovMI", ";", "MovMI", "=", "MRI", "->", "getUniqueVRegDef", "(", "MovMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "!", "MovMI", ")", "return", "false", ";", "}", "if", "(", "MovMI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "MovMI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "!", "MRI", "->", "hasOneUse", "(", "MovMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "SubregToRegMI", "&&", "!", "MRI", "->", "hasOneUse", "(", "SubregToRegMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")" ]
LLVM
AArch64
TD
stmt_completion
CPU
7,386
[ "set", "(", "DestTy", "VPRC", ":", "$", "Rd", ")", ",", "(", "DestTy", "(", "IntOp", "(", "SrcTy", "VPRC", ":", "$", "Rn", ")", ",", "(", "i32", "ImmTy", ":", "$", "Imm", ")", ")", ")", ")", "]", ",", "NoItinerary", ">", ";" ]
[ "class", "N2VCvt_Fx", "<", "bit", "q", ",", "bit", "u", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "string", "asmop", ",", "string", "T", ",", "RegisterOperand", "VPRC", ",", "ValueType", "DestTy", ",", "ValueType", "SrcTy", ",", "Operand", "ImmTy", ",", "SDPatternOperator", "IntOp", ">", ":", "NeonI_2VShiftImm", "<", "q", ",", "u", ",", "opcode", ",", "(", "outs", "VPRC", ":", "$", "Rd", ")", ",", "(", "ins", "VPRC", ":", "$", "Rn", ",", "ImmTy", ":", "$", "Imm", ")", ",", "asmop", "#", "<STR_LIT>", "#", "T", "#", "<STR_LIT>", "#", "T", "#", "<STR_LIT>", ",", "[", "(" ]
LLVM
AArch64
TD
stmt_completion
CPU
7,387
[ "<NUM_LIT>", "}", "=", "Rt", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
LLVM
TeeRISC
CPP
stmt_completion
CPU
7,388
[ " + ", "<STR_LIT>", ";" ]
[ "O", "<<", "<STR_LIT>", "(", "<STR_LIT>", ";", "printOperand", "(", "MI", ",", "OpNo", ",", "O", ",", "NULL", ")", ";", "O", "<<", "<STR_LIT>" ]
LLVM
XCore
CPP
next_suggestion
MPU
7,389
[ "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpInst", ")", ";" ]
[ "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "llvm_unreachable", "(", "<STR_LIT>", "Should be handled target independently", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", "\\tmov ", "<STR_LIT>", "<<", "XCoreInstPrinter", "::", "getRegisterName", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<<", "<STR_LIT>", ", ", "<STR_LIT>", "<<", "XCoreInstPrinter", "::", "getRegisterName", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "OutStreamer", "->", "emitRawText", "(", "O", ".", "str", "(", ")", ")", ";", "return", ";", "}", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "O", "<<", "<STR_LIT>", "\\tbru ", "<STR_LIT>", "<<", "XCoreInstPrinter", "::", "getRegisterName", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "<<", "'", "\\n", "'", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "printInlineJT", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "else", "printInlineJT32", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "'", "\\n", "'", ";", "OutStreamer", "->", "emitRawText", "(", "O", ".", "str", "(", ")", ")", ";", "return", ";", "}", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";" ]
GCC
csky
MD
next_suggestion
CPU
7,390
[ ")" ]
[ "[", "(", "clobber", "(", "const_int", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM
AArch64
TD
stmt_completion
CPU
7,391
[ "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ")", ";" ]
[ "}", "]", ",", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat", "InVal", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "uint32_t", "enc", "=", "AArch64_AM", ":", ":", "encodeAdvSIMDModImmType10", "(", "N", "-", ">", "getValueAPF" ]
LLVM
ARM
TD
stmt_completion
CPU
7,392
[ "=", "<STR_LIT>", ";" ]
[ "def", "VecListOneDWordIndexAsmOperand", ":", "AsmOperandClass", "{", "let", "Name" ]
LLVM
Lanai
CPP
next_suggestion
CPU
7,393
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
GCC
mips
MD
next_suggestion
CPU
7,394
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "if_then_else", ":", "SCALARF", "(", "ne", ":", "CCF", "(", "match_operand", ":", "CCF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "SCALARF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SCALARF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
7,395
[ ",", "Insert", ",", "Extract", ",", "CostKind", ")", ";" ]
[ "InstructionCost", "HexagonTTIImpl", "::", "getScalarizationOverhead", "(", "VectorType", "*", "Ty", ",", "const", "APInt", "&", "DemandedElts", ",", "bool", "Insert", ",", "bool", "Extract", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "return", "BaseT", "::", "getScalarizationOverhead", "(", "Ty", ",", "DemandedElts" ]
LLVM
X86
CPP
next_suggestion
CPU
7,396
[ "SrcSubIdx", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ";" ]
[ "case", "X86", "::", "MOVPD2SDrr", ":", "case", "X86", "::", "MMX_MOVQ64rr", ":", "assert", "(", "MI", ".", "getNumOperands", "(", ")", ">=", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "invalid register-register move instruction", "<STR_LIT>", ")", ";", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";" ]
GCC
rs6000
MD
next_suggestion
CPU
7,397
[ "<STR_LIT>" ]
[ "(", "unspec", ":", "V8HI", "[", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>" ]
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
7,398
[ ")", "const", "{" ]
[ "const", "std", "::", "vector", "<", "MVT", ">", "&", "getParams", "(" ]
GCC
i386
CPP
stmt_completion
CPU
7,399
[ ")", "_", "mm256_setzero_si256", "(", ")", ",", "(", "_", "_", "mmask16", ")", "-", "<NUM_LIT>", ")", ";" ]
[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_vcvtph2w256_mask", "(", "_", "_", "A", ",", "(", "_", "_", "v16hi" ]