docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
GCC	powerpcspe	CPP	next_suggestion	CPU	7,400	[ "return", "retval", ";" ]	[ "cost_data", "->", "cost", "[", "where", "]", "+=", "retval", ";", "if", "(", "(", "kind", "==", "vec_to_scalar", "\|\|", "kind", "==", "vec_perm", "\|\|", "kind", "==", "vec_promote_demote", "\|\|", "kind", "==", "vec_construct", "\|\|", "kind", "==", "scalar_to_vec", ")", "\|\|", "(", "where", "==", "vect_body", "&&", "kind", "==", "vector_stmt", ")", ")", "rs6000_vect_nonmem", "=", "true", ";", "}" ]
GCC	rs6000	MD	stmt_completion	CPU	7,401	[ "]" ]	[ "[", "(", "const_int", "<NUM_LIT>", ")" ]
LLVM	PowerPC	TD	stmt_completion	CPU	7,402	[ "=", "<STR_LIT>", ";" ]	[ "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "OperandType" ]
LLVM	X86	TD	stmt_completion	CPU	7,403	[ "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]	[ "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]
GCC	h8300	MD	program_repair	MPU	7,404	[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "[", "(", "set_attr_alternative", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "]", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	7,405	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Pv4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pv4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rt32", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	7,406	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	7,407	[ "bits", "<", "<NUM_LIT>", ">", "Rx32", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Mu2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Mu2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	AArch64	TD	program_repair	CPU	7,408	[ "<FIXS>", ":", "A64InstRd", "outs", ",", "ins", ",", "asmstr", ",", "patterns", ",", "itin", ">", "{", "<FIXE>" ]	[ "class", "A64I_fpimm", "bit", "m", ",", "bit", "s", ",", "bits", "<NUM_LIT>", ">", "type", ",", "bits", "<NUM_LIT>", ">", "imm5", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "dag", ">", "patterns", ",", "InstrItinClass", "itin", ">", "<BUGS>", ":", "A64InstRd", "outs", ",", "ins", ",", "asmstr", ",", "patterns", ",", "itin", ">", "{", "<BUGE>", "bits", "<NUM_LIT>", ">", "Imm8", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "m", ";" ]
LLVM	Patmos	TD	stmt_completion	VLIW	7,409	[ "]", ">", ";" ]	[ "def", "SDT_PatmosCallSeqEnd", ":", "SDCallSeqEnd", "<", "[", "SDTCisI32", "<", "<NUM_LIT>", ">", ",", "SDTCisI32", "<", "<NUM_LIT>", ">" ]
GCC	arm	CPP	stmt_completion	CPU	7,410	[ "m64", "_", "_", "m2", ")", "{" ]	[ "static", "_", "_", "inline", "_", "_", "m64", "_", "mm_madd_pu16", "(", "_", "_", "m64", "_", "_", "m1", ",", "_", "_" ]
LLVM	X86	CPP	next_suggestion	CPU	7,411	[ "}" ]	[ "if", "(", "IsFunclet", ")", "{", "assert", "(", "HasFP", "&&", "<STR_LIT>", "EH funclets without FP not yet implemented", "<STR_LIT>", ")", ";", "NumBytes", "=", "getWinEHFuncletFrameSize", "(", "MF", ")", ";", "}", "else", "if", "(", "HasFP", ")", "{", "uint64_t", "FrameSize", "=", "StackSize", "-", "SlotSize", ";", "NumBytes", "=", "FrameSize", "-", "CSSize", "-", "TailCallArgReserveSize", ";", "if", "(", "TRI", "->", "hasStackRealignment", "(", "MF", ")", "&&", "!", "IsWin64Prologue", ")", "NumBytes", "=", "alignTo", "(", "FrameSize", ",", "MaxAlign", ")", ";", "}", "else", "{", "NumBytes", "=", "StackSize", "-", "CSSize", "-", "TailCallArgReserveSize", ";", "}", "uint64_t", "SEHStackAllocAmt", "=", "NumBytes", ";", "MachineBasicBlock", "::", "iterator", "AfterPop", "=", "MBBI", ";", "if", "(", "HasFP", ")", "{", "if", "(", "X86FI", "->", "hasSwiftAsyncContext", "(", ")", ")", "{", "int", "Offset", "=", "<NUM_LIT>", "+", "mergeSPUpdates", "(", "MBB", ",", "MBBI", ",", "true", ")", ";", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "DL", ",", "Offset", ",", "true", ")", ";", "}", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Is64Bit", "?", "X86", "::", "POP64r", ":", "X86", "::", "POP32r", ")", ",", "MachineFramePtr", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "if", "(", "X86FI", "->", "hasSwiftAsyncContext", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "BTR64ri8", ")", ",", "MachineFramePtr", ")", ".", "addUse", "(", "MachineFramePtr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "if", "(", "NeedsDwarfCFI", ")", "{", "unsigned", "DwarfStackPtr", "=", "TRI", "->", "getDwarfRegNum", "(", "Is64Bit", "?", "X86", "::", "RSP", ":", "X86", "::", "ESP", ",", "true", ")", ";", "BuildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "cfiDefCfa", "(", "nullptr", ",", "DwarfStackPtr", ",", "SlotSize", ")", ")", ";", "if", "(", "!", "MBB", ".", "succ_empty", "(", ")", "&&", "!", "MBB", ".", "isReturnBlock", "(", ")", ")", "{", "unsigned", "DwarfFramePtr", "=", "TRI", "->", "getDwarfRegNum", "(", "MachineFramePtr", ",", "true", ")", ";", "BuildCFI", "(", "MBB", ",", "AfterPop", ",", "DL", ",", "MCCFIInstruction", "::", "createRestore", "(", "nullptr", ",", "DwarfFramePtr", ")", ")", ";", "--", "MBBI", ";", "--", "AfterPop", ";", "}", "--", "MBBI", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "FirstCSPop", "=", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "unsigned", "Opc", "=", "PI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "X86", "::", "DBG_VALUE", "&&", "!", "PI", "->", "isTerminator", "(", ")", ")", "{", "if", "(", "(", "Opc", "!=", "X86", "::", "POP32r", "\|\|", "!", "PI", "->", "getFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ")", "&&", "(", "Opc", "!=", "X86", "::", "POP64r", "\|\|", "!", "PI", "->", "getFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ")", "&&", "(", "Opc", "!=", "X86", "::", "BTR64ri8", "\|\|", "!", "PI", "->", "getFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ")", "&&", "(", "Opc", "!=", "X86", "::", "ADD64ri8", "\|\|", "!", "PI", "->", "getFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ")", ")", "break", ";", "FirstCSPop", "=", "PI", ";", "}", "--", "MBBI", ";", "}", "MBBI", "=", "FirstCSPop", ";", "if", "(", "IsFunclet", "&&", "Terminator", "->", "getOpcode", "(", ")", "==", "X86", "::", "CATCHRET", ")", "emitCatchRetReturnValue", "(", "MBB", ",", "FirstCSPop", ",", "&", "", "Terminator", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "NumBytes", "\|\|", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "NumBytes", "+=", "mergeSPUpdates", "(", "MBB", ",", "MBBI", ",", "true", ")", ";", "if", "(", "(", "(", "TRI", "->", "hasStackRealignment", "(", "MF", ")", ")", "\|\|", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "&&", "!", "IsFunclet", ")", "{", "if", "(", "TRI", "->", "hasStackRealignment", "(", "MF", ")", ")", "MBBI", "=", "FirstCSPop", ";", "unsigned", "SEHFrameOffset", "=", "calculateSetFPREG", "(", "SEHStackAllocAmt", ")", ";", "uint64_t", "LEAAmount", "=", "IsWin64Prologue", "?", "SEHStackAllocAmt", "-", "SEHFrameOffset", ":", "-", "CSSize", ";", "if", "(", "X86FI", "->", "hasSwiftAsyncContext", "(", ")", ")", "LEAAmount", "-=", "<NUM_LIT>", ";", "if", "(", "LEAAmount", "!=", "<NUM_LIT>", ")", "{", "unsigned", "Opc", "=", "getLEArOpcode", "(", "Uses64BitFramePtr", ")", ";", "addRegOffset", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ",", "FramePtr", ",", "false", ",", "LEAAmount", ")", ";", "--", "MBBI", ";", "}", "else", "{", "unsigned", "Opc", "=", "(", "Uses64BitFramePtr", "?", "X86", "::", "MOV64rr", ":", "X86", "::", "MOV32rr", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ".", "addReg", "(", "FramePtr", ")", ";", "--", "MBBI", ";", "}", "}", "else", "if", "(", "NumBytes", ")", "{", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "DL", ",", "NumBytes", ",", "true", ")", ";", "if", "(", "!", "hasFP", "(", "MF", ")", "&&", "NeedsDwarfCFI", ")", "{", "BuildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "cfiDefCfaOffset", "(", "nullptr", ",", "CSSize", "+", "TailCallArgReserveSize", "+", "SlotSize", ")", ")", ";", "}", "--", "MBBI", ";", "}", "if", "(", "NeedsWin64CFI", "&&", "MF", ".", "hasWinCFI", "(", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "SEH_Epilogue", ")", ")", ";", "if", "(", "!", "hasFP", "(", "MF", ")", "&&", "NeedsDwarfCFI", ")", "{", "MBBI", "=", "FirstCSPop", ";", "int64_t", "Offset", "=", "-", "CSSize", "-", "SlotSize", ";", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PI", "=", "MBBI", ";", "unsigned", "Opc", "=", "PI", "->", "getOpcode", "(", ")", ";", "++", "MBBI", ";", "if", "(", "Opc", "==", "X86", "::", "POP32r", "\|\|", "Opc", "==", "X86", "::", "POP64r", ")", "{", "Offset", "+=", "SlotSize", ";", "BuildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "cfiDefCfaOffset", "(", "nullptr", ",", "-", "Offset", ")", ")", ";", "}", "}", "}", "if", "(", "NeedsDwarfCFI", "&&", "!", "MBB", ".", "succ_empty", "(", ")", "&&", "!", "MBB", ".", "isReturnBlock", "(", ")", ")", "{", "emitCalleeSavedFrameMoves", "(", "MBB", ",", "AfterPop", ",", "DL", ",", "false", ")", ";", "}", "if", "(", "Terminator", "==", "MBB", ".", "end", "(", ")", "\|\|", "!", "isTailCallOpcode", "(", "Terminator", "->", "getOpcode", "(", ")", ")", ")", "{", "int", "Offset", "=", "-", "<NUM_LIT>", "", "X86FI", "->", "getTCReturnAddrDelta", "(", ")", ";", "assert", "(", "Offset", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "TCDelta should never be positive", "<STR_LIT>", ")", ";", "if", "(", "Offset", ")", "{", "Offset", "+=", "mergeSPUpdates", "(", "MBB", ",", "Terminator", ",", "true", ")", ";", "emitSPUpdate", "(", "MBB", ",", "Terminator", ",", "DL", ",", "Offset", ",", "true", ")", ";" ]
LLVM	PowerPC	TD	stmt_completion	CPU	7,412	[ ")", ",", "itin", ",", "[", "]", ">", ",", "isRecordForm", ",", "RecFormRel", ";" ]	[ "def", "_rec", ":", "AForm_3", "<", "opcode", ",", "xo", ",", "OOL", ",", "IOL", ",", "!", "strconcat", "(", "asmbase", ",", "!", "strconcat", "(", "<STR_LIT>", ",", "asmstr", ")" ]
LLVM	CSKY	CPP	next_suggestion	CPU	7,413	[ "Bits", "=", "<NUM_LIT>", ";" ]	[ "unsigned", "MaxOffs", "=", "(", "(", "<NUM_LIT>", "<<", "(", "Bits", "-", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "MI", ",", "MaxOffs", ",", "IsCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "continue", ";", "for", "(", "unsigned", "Op", "=", "<NUM_LIT>", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "Op", "!=", "E", ";", "++", "Op", ")", "if", "(", "MI", ".", "getOperand", "(", "Op", ")", ".", "isCPI", "(", ")", ")", "{", "unsigned", "Bits", "=", "<NUM_LIT>", ";", "unsigned", "Scale", "=", "<NUM_LIT>", ";", "bool", "NegOk", "=", "false", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown addressing mode for CP reference!", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "continue", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
GCC	visium	CPP	code_generation	Virtual ISA	7,414	[ "static", "const", "char", "", "output_branch", "(", "rtx", "label", ",", "const", "char", "", "cond", ",", "rtx_insn", "", "insn", ")", "{", "char", "str", "[", "<NUM_LIT>", "]", ";", "rtx", "operands", "[", "<NUM_LIT>", "]", ";", "gcc_assert", "(", "cond", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "label", ";", "if", "(", "get_attr_length", "(", "insn", ")", ">", "<NUM_LIT>", ")", "{", "bool", "spilled", ";", "if", "(", "current_function_saves_lr", "(", ")", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "regno_reg_rtx", "[", "LINK_REGNUM", "]", ";", "spilled", "=", "false", ";", "}", "else", "if", "(", "!", "df_regs_ever_live_p", "(", "long_branch_regnum", ")", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "regno_reg_rtx", "[", "long_branch_regnum", "]", ";", "spilled", "=", "false", ";", "}", "else", "{", "operands", "[", "<NUM_LIT>", "]", "=", "regno_reg_rtx", "[", "long_branch_regnum", "]", ";", "spilled", "=", "true", ";", "gcc_assert", "(", "current_function_has_lr_slot", "(", ")", ")", ";", "}", "if", "(", "spilled", ")", "{", "if", "(", "final_sequence", ")", "{", "rtx_insn", "", "delay", "=", "NEXT_INSN", "(", "insn", ")", ";", "gcc_assert", "(", "delay", ")", ";", "final_scan_insn", "(", "delay", ",", "asm_out_file", ",", "optimize", ",", "<NUM_LIT>", ",", "NULL", ")", ";", "PATTERN", "(", "delay", ")", "=", "gen_blockage", "(", ")", ";", "INSN_CODE", "(", "delay", ")", "=", "-", "<NUM_LIT>", ";", "}", "if", "(", "current_function_saves_fp", "(", ")", ")", "output_asm_insn", "(", "<STR_LIT>", "write.l 1(sp),%1", "<STR_LIT>", ",", "operands", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", "write.l (sp),%1", "<STR_LIT>", ",", "operands", ")", ";", "}", "output_asm_insn", "(", "<STR_LIT>", "moviu %1,%%u %0", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "movil %1,%%l %0", "<STR_LIT>", ",", "operands", ")", ";", "strcpy", "(", "str", ",", "<STR_LIT>", "bra ", "<STR_LIT>", ")", ";", "strcat", "(", "str", ",", "cond", ")", ";", "strcat", "(", "str", ",", "<STR_LIT>", ",%1,%1", "<STR_LIT>", ")", ";", "if", "(", "!", "spilled", ")", "strcat", "(", "str", ",", "<STR_LIT>", "%#", "<STR_LIT>", ")", ";", "strcat", "(", "str", ",", "<STR_LIT>", "\\t\\t;long branch", "<STR_LIT>", ")", ";", "output_asm_insn", "(", "str", ",", "operands", ")", ";", "if", "(", "spilled", ")", "{", "if", "(", "current_function_saves_fp", "(", ")", ")", "output_asm_insn", "(", "<STR_LIT>", " read.l %1,1(sp)", "<STR_LIT>", ",", "operands", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", " read.l %1,(sp)", "<STR_LIT>", ",", "operands", ")", ";", "}", "}", "else", "if", "(", "label", "==", "pc_rtx", ")", "{", "strcpy", "(", "str", ",", "<STR_LIT>", "bra ", "<STR_LIT>", ")", ";", "strcat", "(", "str", ",", "cond", ")", ";", "strcat", "(", "str", ",", "<STR_LIT>", ",r21,r0%#\\t\\t;return", "<STR_LIT>", ")", ";", "output_asm_insn", "(", "str", ",", "operands", ")", ";", "}", "else", "{", "strcpy", "(", "str", ",", "<STR_LIT>", "brr ", "<STR_LIT>", ")", ";", "strcat", "(", "str", ",", "cond", ")", ";", "strcat", "(", "str", ",", "<STR_LIT>", ",%0%#", "<STR_LIT>", ")", ";", "output_asm_insn", "(", "str", ",", "operands", ")", ";", "}", "return", "<STR_LIT>", "<STR_LIT>", ";", "}" ]	[ "Output", "a", "conditional/unconditional", "branch", "to", "LABEL", ".", "COND", "is", "the", "string", "condition", ".", "INSN", "is", "the", "instruction", "." ]
LLVM	ARM	CPP	stmt_completion	CPU	7,415	[ "(", ")", ")", ";" ]	[ "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "O", "<<", "'", "\\t", "'", "<<", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ")", ";", "printSBitModifierOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "printPredicateOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "'", "\\t", "'", "<<", "getRegisterName", "(", "Dst", ".", "getReg", "(", ")", ")", "<<", "<STR_LIT>", ", ", "<STR_LIT>", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", ";", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "assert", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", "==", "<NUM_LIT>", ")", ";", "}", "else", "{", "O", "<<", "<STR_LIT>", "#", "<STR_LIT>", "<<", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO3", ".", "getImm" ]
LLVM	FPGA	CPP	stmt_completion	CPU	7,416	[ ")", "{" ]	[ "static", "bool", "isPureFunction", "(", "const", "IntrinsicInst", "*", "II", ")", "{", "switch", "(", "II", "->", "getIntrinsicID", "(", ")" ]
LLVM	IA64	CPP	next_suggestion	CPU	7,417	[ "return", "true", ";" ]	[ "bool", "IA64TargetMachine", "::", "addPreEmitPass", "(", "PassManagerBase", "&", "PM", ",", "bool", "Fast", ")", "{", "PM", ".", "add", "(", "createIA64BundlingPass", "(", "*", "this", ")", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	7,418	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
GCC	i386	MD	program_repair	CPU	7,419	[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "V16HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "match_operand", ":", "V16HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]	[ "}", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "V16HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "vec_select", ":", "V16HI", "<BUGS>", "(", "match_operand", ":", "V16HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]
LLVM	AArch64	CPP	program_repair	CPU	7,420	[ "<FIXS>", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "<FIXE>" ]	[ "}", "void", "AArch64SpeculationHardening", "::", "insertRegToSPTaintPropagation", "(", "<BUGS>", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "<BUGE>", "unsigned", "TmpReg", ")", "const", "{" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	7,421	[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "TP", ",", "Offset", ")", ";" ]	[ "SDLoc", "DL", "(", "Node", ")", ";", "const", "GlobalValue", "", "GV", "=", "Node", "->", "getGlobal", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "TLSModel", "::", "Model", "model", "=", "DAG", ".", "getTarget", "(", ")", ".", "getTLSModel", "(", "GV", ")", ";", "if", "(", "model", "!=", "TLSModel", "::", "LocalExec", ")", "llvm_unreachable", "(", "<STR_LIT>", "only local-exec TLS mode supported", "<STR_LIT>", ")", ";", "SDValue", "TPHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "TPHi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "DL", ",", "PtrVT", ",", "TPHi", ")", ";", "SDValue", "TPLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "TPLo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "DL", ",", "PtrVT", ",", "TPLo", ")", ";", "SDValue", "TPHiShifted", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "PtrVT", ",", "TPHi", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "PtrVT", ")", ")", ";", "SDValue", "TP", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "DL", ",", "PtrVT", ",", "TPHiShifted", ",", "TPLo", ")", ";", "SystemZConstantPoolValue", "", "CPV", "=", "SystemZConstantPoolValue", "::", "Create", "(", "GV", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	7,422	[ "Str", ".", "size", "(", ")", ";" ]	[ "auto", "Res", "=", "llvm", "::", "make_unique", "<", "X86Operand", ">", "(", "Token", ",", "Loc", ",", "EndLoc", ")", ";", "Res", "->", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Res", "->", "Tok", ".", "Length", "=" ]
GCC	aarch64	MD	stmt_completion	CPU	7,423	[ "<STR_LIT>", ")", "]" ]	[ "(", "ANY_EXTEND", ":", "<", "VWIDE", ">", "(", "vec_select", ":", "<", "VHALF", ">", "(", "match_operand", ":", "VQW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VQW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
GCC	arm	CPP	program_repair	CPU	7,424	[ "<FIXS>", "&&", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "\|\|", "GET_CODE", "(", "x", ")", "==", "MINUS", ")", "<FIXE>", "<FIXS>", "&&", "GET_CODE", "(", "XEXP", "(", "y", ",", "<NUM_LIT>", ")", ")", "==", "GET_CODE", "(", "x", ")", ")", "<FIXE>" ]	[ "if", "(", "GET_MODE", "(", "x", ")", "==", "DImode", "&&", "(", "op", "==", "EQ", "\|\|", "op", "==", "NE", ")", "<BUGS>", "&&", "GET_CODE", "(", "x", ")", "==", "PLUS", "<BUGE>", "&&", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "SIGN_EXTEND", "\|\|", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "SIGN_EXTEND", ")", "&&", "GET_CODE", "(", "y", ")", "==", "SIGN_EXTEND", "<BUGS>", "&&", "GET_CODE", "(", "XEXP", "(", "y", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", ")", "<BUGE>", "return", "CC_Vmode", ";", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "==", "MODE_CC", ")" ]
GCC	i386	MD	next_suggestion	CPU	7,425	[ "<STR_LIT>" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "DI", "(", "minus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", "]" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	7,426	[ "}" ]	[ "KnownBits", "RHSKnown", "=", "DAG", ".", "computeKnownBits", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "(", "~", "(", "LHSKnown", ".", "Zero", "\|", "RHSKnown", ".", "Zero", ")", "==", "<NUM_LIT>", ")", ";" ]
GCC	arm	CPP	next_suggestion	CPU	7,427	[ "final_end_function", "(", ")", ";" ]	[ "mi_delta", "&=", "~", "(", "<NUM_LIT>", "<<", "shift", ")", ";", "shift", "+=", "<NUM_LIT>", ";", "}", "}", "}", "if", "(", "TARGET_THUMB1", ")", "{", "if", "(", "TARGET_THUMB1_ONLY", ")", "fputs", "(", "<STR_LIT>", "\\tpop\\t{r3}\\n", "<STR_LIT>", ",", "file", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "\\tbx\\tr12\\n", "<STR_LIT>", ")", ";", "ASM_OUTPUT_ALIGN", "(", "file", ",", "<NUM_LIT>", ")", ";", "assemble_name", "(", "file", ",", "label", ")", ";", "fputs", "(", "<STR_LIT>", ":\\n", "<STR_LIT>", ",", "file", ")", ";", "if", "(", "flag_pic", ")", "{", "rtx", "tem", "=", "XEXP", "(", "DECL_RTL", "(", "function", ")", ",", "<NUM_LIT>", ")", ";", "tem", "=", "plus_constant", "(", "GET_MODE", "(", "tem", ")", ",", "tem", ",", "TARGET_THUMB1_ONLY", "?", "-", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ")", ";", "tem", "=", "gen_rtx_MINUS", "(", "GET_MODE", "(", "tem", ")", ",", "tem", ",", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "ggc_strdup", "(", "labelpc", ")", ")", ")", ";", "assemble_integer", "(", "tem", ",", "<NUM_LIT>", ",", "BITS_PER_WORD", ",", "<NUM_LIT>", ")", ";", "}", "else", "assemble_integer", "(", "XEXP", "(", "DECL_RTL", "(", "function", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "BITS_PER_WORD", ",", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_THUMB1_ONLY", "&&", "mi_delta", ">", "<NUM_LIT>", ")", "assemble_integer", "(", "GEN_INT", "(", "mi_delta", ")", ",", "<NUM_LIT>", ",", "BITS_PER_WORD", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "fputs", "(", "<STR_LIT>", "\\tb\\t", "<STR_LIT>", ",", "file", ")", ";", "assemble_name", "(", "file", ",", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "function", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "NEED_PLT_RELOC", ")", "fputs", "(", "<STR_LIT>", "(PLT)", "<STR_LIT>", ",", "file", ")", ";", "fputc", "(", "'", "\\n", "'", ",", "file", ")", ";", "}" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	7,428	[ ")", "const", "{" ]	[ "bool", "hasModifiers", "(" ]
LLVM	SPIRV	CPP	next_suggestion	Virtual ISA	7,429	[ "DT", ".", "add", "(", "CP", ",", "CurMF", ",", "Res", ")", ";" ]	[ "Res", "=", "CurMF", "->", "getRegInfo", "(", ")", ".", "createGenericVirtualRegister", "(", "LLTy", ")", ";", "CurMF", "->", "getRegInfo", "(", ")", ".", "setRegClass", "(", "Res", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "assignSPIRVTypeToVReg", "(", "SpvType", ",", "Res", ",", "*", "CurMF", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addDef", "(", "Res", ")", ".", "addUse", "(", "getSPIRVTypeID", "(", "SpvType", ")", ")", ";" ]
GCC	loongarch	CPP	next_suggestion	CPU	7,430	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m256i", "_", "_", "lasx_xvmulwod_w_hu", "(", "_", "_", "m256i", "_", "<NUM_LIT>", ",", "_", "_", "m256i", "_", "<NUM_LIT>", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_lasx_xvmulwod_w_hu", "(", "(", "v16u16", ")", "_", "<NUM_LIT>", ",", "(", "v16u16", ")", "_", "<NUM_LIT>", ")", ";" ]
LLVM	SystemZ	TD	next_suggestion	CPU	7,431	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M3", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "XBD2", ";", "bits", "<", "<NUM_LIT>", ">", "M3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "XBD2", ";" ]
GCC	h8300	CPP	code_generation	MPU	7,432	[ "static", "void", "h8300_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", "mode", ",", "rtx", "addr", ")", "{", "rtx", "index", ";", "int", "size", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "REG", ":", "fprintf", "(", "file", ",", "<STR_LIT>", "%s", "<STR_LIT>", ",", "h8_reg_names", "[", "REGNO", "(", "addr", ")", "]", ")", ";", "break", ";", "case", "PRE_DEC", ":", "fprintf", "(", "file", ",", "<STR_LIT>", "-%s", "<STR_LIT>", ",", "h8_reg_names", "[", "REGNO", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "]", ")", ";", "break", ";", "case", "POST_INC", ":", "fprintf", "(", "file", ",", "<STR_LIT>", "%s+", "<STR_LIT>", ",", "h8_reg_names", "[", "REGNO", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "]", ")", ";", "break", ";", "case", "PRE_INC", ":", "fprintf", "(", "file", ",", "<STR_LIT>", "+%s", "<STR_LIT>", ",", "h8_reg_names", "[", "REGNO", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "]", ")", ";", "break", ";", "case", "POST_DEC", ":", "fprintf", "(", "file", ",", "<STR_LIT>", "%s-", "<STR_LIT>", ",", "h8_reg_names", "[", "REGNO", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "]", ")", ";", "break", ";", "case", "PLUS", ":", "fprintf", "(", "file", ",", "<STR_LIT>", "(", "<STR_LIT>", ")", ";", "index", "=", "h8300_get_index", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "VOIDmode", ",", "&", "size", ")", ";", "if", "(", "GET_CODE", "(", "index", ")", "==", "REG", ")", "{", "h8300_print_operand_address", "(", "file", ",", "mode", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "switch", "(", "size", ")", "{", "case", "<NUM_LIT>", ":", "h8300_print_operand_address", "(", "file", ",", "mode", ",", "index", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "h8300_print_operand", "(", "file", ",", "index", ",", "'", "X", "'", ")", ";", "fputs", "(", "<STR_LIT>", ".b", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "h8300_print_operand", "(", "file", ",", "index", ",", "'", "T", "'", ")", ";", "fputs", "(", "<STR_LIT>", ".w", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "h8300_print_operand", "(", "file", ",", "index", ",", "'", "S", "'", ")", ";", "fputs", "(", "<STR_LIT>", ".l", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "}", "}", "else", "{", "h8300_print_operand_address", "(", "file", ",", "mode", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "+", "<STR_LIT>", ")", ";", "h8300_print_operand_address", "(", "file", ",", "mode", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ";", "}", "fprintf", "(", "file", ",", "<STR_LIT>", ")", "<STR_LIT>", ")", ";", "break", ";", "case", "CONST_INT", ":", "{", "int", "n", "=", "INTVAL", "(", "addr", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "%d", "<STR_LIT>", ",", "n", ")", ";", "break", ";", "}", "default", ":", "output_addr_const", "(", "file", ",", "addr", ")", ";", "break", ";", "}", "}" ]	[ "Output", "assembly", "language", "output", "for", "the", "address", "ADDR", "to", "FILE", "." ]
LLVM	XCore	CPP	stmt_completion	MPU	7,433	[ "(", ")", ",", "<NUM_LIT>", ")", ";" ]	[ "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "ADD", ")", "{", "SDValue", "Result", "=", "TryExpandADDWithMul", "(", "N", ",", "DAG", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "}", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "LHSL", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "dl", ",", "MVT", "::", "i32", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "LHSH", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "dl", ",", "MVT", "::", "i32", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "RHSL", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "dl", ",", "MVT", "::", "i32", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "RHSH", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "dl", ",", "MVT", "::", "i32", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "unsigned", "Opcode", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "ADD", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ",", "MVT", "::", "i32", ")", ",", "LHSL", ",", "RHSL", ",", "Zero", ")", ";", "SDValue", "Carry", "(", "Lo", ".", "getNode" ]
LLVM	PowerPC	TD	stmt_completion	CPU	7,434	[ "let", "PredicateMethod", "=", "<STR_LIT>", ";" ]	[ "def", "PPCCondBrAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";" ]
LLVM	R600	CPP	next_suggestion	GPU	7,435	[ "break", ";" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "computeKnownBitsForMinMax", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "KnownZero", ",", "KnownOne", ",", "DAG", ",", "Depth", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "ConstantSDNode", "*", "CWidth", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "CWidth", ")", "return", ";", "unsigned", "BitWidth", "=", "<NUM_LIT>", ";", "uint32_t", "Width", "=", "CWidth", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "if", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "KnownZero", "=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "Width", ")", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	7,436	[ "}" ]	[ "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
LLVM	PTX	CPP	code_generation	GPU	7,437	[ "SDValue", "PTXTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "isVarArg", ")", "llvm_unreachable", "(", "<STR_LIT>", "PTX does not support varargs", "<STR_LIT>", ")", ";", "switch", "(", "CallConv", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported calling convention.", "<STR_LIT>", ")", ";", "case", "CallingConv", "::", "PTX_Kernel", ":", "assert", "(", "Outs", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Kernel must return void.", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ")", ";", "case", "CallingConv", "::", "PTX_Device", ":", "assert", "(", "Outs", ".", "size", "(", ")", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", "Can at most return one value.", "<STR_LIT>", ")", ";", "break", ";", "}", "if", "(", "Outs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ")", ";", "SDValue", "Flag", ";", "unsigned", "reg", ";", "if", "(", "Outs", "[", "<NUM_LIT>", "]", ".", "VT", "==", "MVT", "::", "i16", ")", "{", "reg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "Outs", "[", "<NUM_LIT>", "]", ".", "VT", "==", "MVT", "::", "i32", ")", "{", "reg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "Outs", "[", "<NUM_LIT>", "]", ".", "VT", "==", "MVT", "::", "i64", ")", "{", "reg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "Outs", "[", "<NUM_LIT>", "]", ".", "VT", "==", "MVT", "::", "f32", ")", "{", "reg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "{", "assert", "(", "Outs", "[", "<NUM_LIT>", "]", ".", "VT", "==", "MVT", "::", "f64", "&&", "<STR_LIT>", "Can return only basic types", "<STR_LIT>", ")", ";", "reg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "PTXMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "PTXMachineFunctionInfo", ">", "(", ")", ";", "MFI", "->", "setRetReg", "(", "reg", ")", ";", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "liveout_empty", "(", ")", ")", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "reg", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "reg", ",", "OutVals", "[", "<NUM_LIT>", "]", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "Flag", ")", ";", "}" ]	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]
GCC	pa	MD	next_suggestion	CPU	7,438	[ "(", "clobber", "(", "reg", ":", "DF", "<NUM_LIT>", ")", ")" ]	[ "(", "call", "(", "mem", ":", "SI", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "DF", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "match_operand", "<NUM_LIT>", ")", ")", "(", "use", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "(", "use", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "(", "use", "(", "const_int", "<NUM_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "call", "(", "mem", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	7,439	[ "let", "OutOfSlotData", "=", "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "SrcA", "=", "src", ";", "let", "SrcB", "=", "{", "<NUM_LIT>", ",", "mask", ",", "<NUM_LIT>", "}", ";", "let", "SrcExtra", "=", "dst", ";", "let", "Switches", "=", "sw", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "MaskInReg", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "VectorPred", "=", "<NUM_LIT>", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]
GCC	rs6000	CPP	program_repair	CPU	7,440	[ "<FIXS>", "rtx", "num_ele_m1", "=", "GEN_INT", "(", "num_elements", "-", "<NUM_LIT>", ")", ";", "<FIXE>" ]	[ "{", "if", "(", "!", "BYTES_BIG_ENDIAN", ")", "{", "<BUGS>", "rtx", "num_ele_m1", "=", "GEN_INT", "(", "GET_MODE_NUNITS", "(", "mode", ")", "-", "<NUM_LIT>", ")", ";", "<BUGE>", "emit_insn", "(", "gen_anddi3", "(", "tmp_gpr", ",", "element", ",", "num_ele_m1", ")", ")", ";", "emit_insn", "(", "gen_subdi3", "(", "tmp_gpr", ",", "num_ele_m1", ",", "tmp_gpr", ")", ")", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	7,441	[ "<STR_LIT>", "::", "<STR_LIT>", ";" ]	[ "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "nullptr", ")", ";", "}", "uint64_t", "VTSize", "=", "VT", ".", "getFixedSizeInBits", "(", ")", ";", "if", "(", "VTSize", "==", "<NUM_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "VTSize", "==", "<NUM_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "VTSize", "==", "<NUM_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "VTSize", "==", "<NUM_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "}", "case", "'", "x", "'", ":", "if", "(", "!", "Subtarget", "->", "hasFPARMv8", "(", ")", ")", "break", ";", "if", "(", "VT", ".", "isScalableVector", "(", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "'", "y", "'", ":", "if", "(", "!", "Subtarget", "->", "hasFPARMv8", "(", ")", ")", "break", ";", "if", "(", "VT", ".", "isScalableVector", "(", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "}", "}", "else", "{", "PredicateConstraint", "PC", "=", "parsePredicateConstraint", "(", "Constraint", ")", ";", "if", "(", "PC", "!=", "PredicateConstraint", "::", "Invalid", ")", "{", "if", "(", "!", "VT", ".", "isScalableVector", "(", ")", "\|\|", "VT", ".", "getVectorElementType", "(", ")", "!=", "MVT", "::", "i1", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "nullptr", ")", ";", "bool", "restricted", "=", "(", "PC", "==", "PredicateConstraint", "::", "Upl", ")", ";", "return", "restricted", "?", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ":", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "StringRef", "(", "<STR_LIT>", "{cc}", "<STR_LIT>", ")", ".", "equals_insensitive", "(", "Constraint", ")", ")", "return", "std", "::", "make_pair", "(", "unsigned", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "Res", ";", "Res", "=", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "TRI", ",", "Constraint", ",", "VT", ")", ";", "if", "(", "!", "Res", ".", "second", ")", "{", "unsigned", "Size", "=", "Constraint", ".", "size", "(", ")", ";", "if", "(", "(", "Size", "==", "<NUM_LIT>", "\|\|", "Size", "==", "<NUM_LIT>", ")", "&&", "Constraint", "[", "<NUM_LIT>", "]", "==", "'", "{", "'", "&&", "tolower", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "==", "'", "v", "'", "&&", "Constraint", "[", "Size", "-", "<NUM_LIT>", "]", "==", "'", "}", "'", ")", "{", "int", "RegNo", ";", "bool", "Failed", "=", "Constraint", ".", "slice", "(", "<NUM_LIT>", ",", "Size", "-", "<NUM_LIT>", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "RegNo", ")", ";", "if", "(", "!", "Failed", "&&", "RegNo", ">=", "<NUM_LIT>", "&&", "RegNo", "<=", "<NUM_LIT>", ")", "{", "if", "(", "VT", "!=", "MVT", "::", "Other", "&&", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "Res", ".", "first", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "getRegister", "(", "RegNo", ")", ";", "Res", ".", "second", "=", "&" ]
LLVM	Mips	TD	program_repair	CPU	7,442	[ "<FIXS>", ":", "UImmAsmOperandClass", "<NUM_LIT>", ",", "[", "ConstantUImm20AsmOperandClass", "]", ">", "{", "<FIXE>" ]	[ "let", "DiagnosticType", "=", "<STR_LIT>", "#", "Bits", ";", "}", "def", "UImm16RelaxedAsmOperandClass", "<BUGS>", ":", "UImmAsmOperandClass", "<NUM_LIT>", ",", "[", "]", ">", "{", "<BUGE>", "let", "Name", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", ";", "let", "DiagnosticType", "=", "<STR_LIT>", ";" ]
GCC	sh	MD	program_repair	CPU	7,443	[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_expand", "<STR_LIT>", "[", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM	CPP	next_suggestion	CPU	7,444	[ "return", "false", ";" ]	[ "static", "bool", "isExecuteOnlyFunction", "(", "const", "GlobalObject", "", "GO", ",", "SectionKind", "SK", ",", "const", "TargetMachine", "&", "TM", ")", "{", "if", "(", "const", "Function", "", "F", "=", "dyn_cast", "<", "Function", ">", "(", "GO", ")", ")", "if", "(", "TM", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", "*", "F", ")", ".", "genExecuteOnly", "(", ")", "&&", "SK", ".", "isText", "(", ")", ")", "return", "true", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	7,445	[ "if", "(", "NumOps", "==", "<NUM_LIT>", "&&", "Desc", ".", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", "&&", "(", "Desc", ".", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", "\|\|", "Desc", ".", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Instruction with 2 defs isn't gather?", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";" ]	[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected number of defs", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "if", "(", "NumOps", ">", "<NUM_LIT>", "&&", "Desc", ".", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "NumOps", "==", "<NUM_LIT>", "&&", "Desc", ".", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":" ]
GCC	sh	MD	next_suggestion	CPU	7,446	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "clobber", "(", "reg", ":", "SI", "FPSCR_STAT_REG", ")", ")", "(", "use", "(", "reg", ":", "SI", "FPSCR_MODES_REG", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	X86	CPP	stmt_completion	CPU	7,447	[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";" ]	[ "Cond", "=", "ISD", "::", "SETEQ", ";", "Op1", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "BC0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "}", "}", "unsigned", "Opc", "=", "(", "Cond", "==", "ISD", "::", "SETEQ", "\|\|", "Cond", "==", "ISD", "::", "SETNE", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "bool", "Swap", "=", "Cond", "==", "ISD", "::", "SETLT", "\|\|", "Cond", "==", "ISD", "::", "SETULT", "\|\|", "Cond", "==", "ISD", "::", "SETGE", "\|\|", "Cond", "==", "ISD", "::", "SETUGE", ";", "bool", "Invert", "=", "Cond", "==", "ISD", "::", "SETNE", "\|\|", "(", "Cond", "!=", "ISD", "::", "SETEQ", "&&", "ISD", "::", "isTrueWhenEqual", "(", "Cond", ")", ")", ";", "bool", "FlipSigns", "=", "ISD", "::", "isUnsignedIntSetCC", "(", "Cond", ")", "&&", "!", "(", "DAG", ".", "SignBitIsZero", "(", "Op0", ")", "&&", "DAG", ".", "SignBitIsZero", "(", "Op1", ")", ")", ";", "MVT", "VET", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "bool", "HasMinMax", "=", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "VET", "==", "MVT", "::", "i64", ")", "\|\|", "(", "Subtarget", ".", "hasSSE41", "(", ")", "&&", "(", "VET", "==", "MVT", "::", "i16", "\|\|", "VET", "==", "MVT", "::", "i32", ")", ")", "\|\|", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "(", "VET", "==", "MVT", "::", "i8", ")", ")", ";", "bool", "MinMax", "=", "false", ";", "if", "(", "HasMinMax", ")", "{", "switch", "(", "Cond", ")", "{", "default", ":", "break", ";", "case", "ISD", "::", "SETULE", ":", "Opc", "=", "ISD", "::", "UMIN", ";", "MinMax", "=", "true", ";", "break", ";", "case", "ISD", "::", "SETUGE", ":", "Opc", "=", "ISD", "::", "UMAX", ";", "MinMax", "=", "true", ";", "break", ";", "}", "if", "(", "MinMax", ")", "Swap", "=", "Invert", "=", "FlipSigns", "=", "false", ";", "}", "bool", "HasSubus", "=", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "(", "VET", "==", "MVT", "::", "i8", "\|\|", "VET", "==", "MVT", "::", "i16", ")", ";", "bool", "Subus", "=", "false", ";", "if", "(", "!", "MinMax", "&&", "HasSubus", ")", "{", "switch", "(", "Cond", ")", "{", "default", ":", "break", ";", "case", "ISD", "::", "SETULT", ":", "{", "if", "(", "Subtarget", ".", "hasAVX", "(", ")", ")", "break", ";", "if", "(", "SDValue", "ULEOp1", "=", "ChangeVSETULTtoVSETULE", "(", "dl", ",", "Op1", ",", "DAG", ")", ")", "{", "Op1", "=", "ULEOp1", ";", "Subus", "=", "true", ";", "Invert", "=", "false", ";", "Swap", "=", "false", ";", "}", "break", ";", "}", "case", "ISD", "::", "SETUGE", ":", "Subus", "=", "true", ";", "Invert", "=", "false", ";", "Swap", "=", "true", ";", "break", ";", "case", "ISD", "::", "SETULE", ":", "Subus", "=", "true", ";", "Invert", "=", "false", ";", "Swap", "=", "false", ";", "break", ";", "}", "if", "(", "Subus", ")", "{", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "FlipSigns", "=", "false", ";", "}", "}", "if", "(", "Swap", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "if", "(", "VT", "==", "MVT", "::", "v2i64", ")", "{", "if", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "!", "Subtarget", ".", "hasSSE42", "(", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "<STR_LIT>", "Don't know how to lower!", "<STR_LIT>", ")", ";", "Op0", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i32", ",", "Op0", ")", ";", "Op1", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i32", ",", "Op1", ")", ";", "SDValue", "SB", ";", "if", "(", "FlipSigns", ")", "{", "SB", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "U", ",", "dl", ",", "MVT", "::", "v4i32", ")", ";", "}", "else", "{", "SDValue", "Sign", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "U", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "U", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "SB", "=", "DAG", ".", "getBuildVector", "(", "MVT", "::", "v4i32", ",", "dl", ",", "{", "Sign", ",", "Zero", ",", "Sign", ",", "Zero", "}", ")", ";", "}", "Op0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Op0", ",", "SB", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Op1", ",", "SB", ")", ";", "SDValue", "GT", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Op0", ",", "Op1", ")", ";", "SDValue", "EQ", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Op0", ",", "Op1", ")", ";", "static", "const", "int", "MaskHi", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "static", "const", "int", "MaskLo", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "SDValue", "EQHi", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v4i32", ",", "dl", ",", "EQ", ",", "EQ", ",", "MaskHi", ")", ";", "SDValue", "GTLo", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v4i32", ",", "dl", ",", "GT", ",", "GT", ",", "MaskLo", ")", ";", "SDValue", "GTHi", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v4i32", ",", "dl", ",", "GT", ",", "GT", ",", "MaskHi", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "MVT", "::", "v4i32", ",", "EQHi", ",", "GTLo", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Result", ",", "GTHi", ")", ";", "if", "(", "Invert", ")", "Result", "=", "DAG", ".", "getNOT", "(", "dl", ",", "Result", ",", "MVT", "::", "v4i32", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Result", ")", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "!", "Subtarget", ".", "hasSSE41", "(", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "!", "FlipSigns", "&&", "<STR_LIT>", "Don't know how to lower!", "<STR_LIT>", ")", ";", "Op0", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i32", ",", "Op0", ")", ";", "Op1", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i32", ",", "Op1", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Op0", ",", "Op1", ")", ";", "static", "const", "int", "Mask", "[", "]", "=", "{", "<NUM_LIT>" ]
LLVM	Cpu0	CPP	next_suggestion	CPU	7,448	[ "}" ]	[ "static", "MCRegisterInfo", "", "createCpu0MCRegisterInfo", "(", "StringRef", "TT", ")", "{", "MCRegisterInfo", "", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "InitCpu0MCRegisterInfo", "(", "X", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "X", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	7,449	[ "ReverseOrder", ")", "{" ]	[ "ReverseOrder", "=", "CI", ".", "DMask", ">", "Paired", ".", "DMask", ";", "}", "else", "ReverseOrder", "=", "CI", ".", "Offset", ">", "Paired", ".", "Offset", ";", "static", "const", "unsigned", "Idxs", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "AMDGPU", "::", "sub0", ",", "AMDGPU", "::", "sub0_sub1", ",", "AMDGPU", "::", "sub0_sub1_sub2", ",", "AMDGPU", "::", "sub0_sub1_sub2_sub3", "}", ",", "{", "AMDGPU", "::", "sub1", ",", "AMDGPU", "::", "sub1_sub2", ",", "AMDGPU", "::", "sub1_sub2_sub3", ",", "<NUM_LIT>", "}", ",", "{", "AMDGPU", "::", "sub2", ",", "AMDGPU", "::", "sub2_sub3", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "AMDGPU", "::", "sub3", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "unsigned", "Idx0", ";", "unsigned", "Idx1", ";", "assert", "(", "CI", ".", "Width", ">=", "<NUM_LIT>", "&&", "CI", ".", "Width", "<=", "<NUM_LIT>", ")", ";", "assert", "(", "Paired", ".", "Width", ">=", "<NUM_LIT>", "&&", "Paired", ".", "Width", "<=", "<NUM_LIT>", ")", ";", "if", "(" ]
GCC	i386	CPP	stmt_completion	CPU	7,450	[ ";" ]	[ "unsigned", "int", "flags", "=", "default_section_type_flags", "(", "decl", ",", "name", ",", "reloc", ")", ";", "if", "(", "ix86_in_large_data_p", "(", "decl", ")", ")", "flags", "\|=", "SECTION_LARGE", ";", "if", "(", "decl", "==", "NULL_TREE", "&&", "(", "strcmp", "(", "name", ",", "<STR_LIT>", ".ldata.rel.ro", "<STR_LIT>", ")", "==", "<NUM_LIT>", "\|\|", "strcmp", "(", "name", ",", "<STR_LIT>", ".ldata.rel.ro.local", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "flags", "\|=", "SECTION_RELRO", ";", "if", "(", "strcmp", "(", "name", ",", "<STR_LIT>", ".lbss", "<STR_LIT>", ")", "==", "<NUM_LIT>", "\|\|", "startswith", "(", "name", ",", "<STR_LIT>", ".lbss.", "<STR_LIT>", ")", "\|\|", "startswith", "(", "name", ",", "<STR_LIT>", ".gnu.linkonce.lb.", "<STR_LIT>", ")", ")", "flags", "\|=", "SECTION_BSS", ";", "return", "flags" ]
LLVM	Hexagon	TD	stmt_completion	DSP	7,451	[ "<NUM_LIT>", ";" ]	[ "def", "A4_pasrhtnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_1ae57e39", ",", "TypeALU32_2op", ">", ",", "Enc_fb6577", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=" ]
GCC	mmix	CPP	code_generation	CPU	7,452	[ "static", "void", "mmix_output_shiftvalue_op_from_str", "(", "FILE", "", "stream", ",", "const", "char", "", "mainop", ",", "HOST_WIDEST_INT", "value", ")", "{", "static", "const", "char", "*", "const", "op_part", "[", "]", "=", "{", "<STR_LIT>", "L", "<STR_LIT>", ",", "<STR_LIT>", "ML", "<STR_LIT>", ",", "<STR_LIT>", "MH", "<STR_LIT>", ",", "<STR_LIT>", "H", "<STR_LIT>", "}", ";", "int", "i", ";", "if", "(", "!", "mmix_shiftable_wyde_value", "(", "value", ")", ")", "{", "char", "s", "[", "sizeof", "(", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", "]", ";", "sprintf", "(", "s", ",", "HOST_WIDEST_INT_PRINT_HEX", ",", "value", ")", ";", "internal_error", "(", "<STR_LIT>", "MMIX Internal: %s is not a shiftable int", "<STR_LIT>", ",", "s", ")", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "if", "(", "value", "&", "<NUM_LIT>", ")", "{", "fprintf", "(", "stream", ",", "<STR_LIT>", "%s%s", "<STR_LIT>", ",", "mainop", ",", "op_part", "[", "i", "]", ")", ";", "return", ";", "}", "value", ">>=", "<NUM_LIT>", ";", "}", "fprintf", "(", "stream", ",", "<STR_LIT>", "%sL", "<STR_LIT>", ",", "mainop", ")", ";", "}" ]	[ "Print", "operator", "suitable", "for", "doing", "something", "with", "a", "shiftable", "wyde", ".", "The", "type", "of", "operator", "is", "passed", "as", "an", "asm", "output", "modifier", "." ]
GCC	s390	CPP	next_suggestion	MPU	7,453	[ "l", "=", "MANTD_LOW_LL", "(", "dl1", ")", ">>", "(", "HIGH_LL_FRAC_BITS", "+", "<NUM_LIT>", ")", "\|", "MANTD_HIGH_LL", "(", "dl1", ")", "<<", "(", "<NUM_LIT>", "-", "(", "HIGH_LL_FRAC_BITS", "+", "<NUM_LIT>", ")", ")", ";" ]	[ "if", "(", "exp", "<=", "-", "PRECISION", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "EXPD", "(", "dl1", ")", "==", "<NUM_LIT>", ")", "&&", "!", "FRACD_ZERO_P", "(", "dl1", ")", ")", "return", "<NUM_LIT>", "ULL", ";", "if", "(", "exp", ">=", "-", "HIGH_LL_FRAC_BITS", ")", "return", "<NUM_LIT>", "ULL", ";", "exp", "+=", "HIGH_LL_FRAC_BITS", "+", "<NUM_LIT>", ";" ]
GCC	i386	MD	program_repair	CPU	7,454	[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]	[ "return", "<STR_LIT>", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	X86	CPP	stmt_completion	CPU	7,455	[ "(", "Op", ")", ";" ]	[ "bool", "ClobbersFPStack", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isRegMask", "(", ")", ")", "{", "bool", "ClobbersFP0", "=", "Op", ".", "clobbersPhysReg", "(", "X86", "::", "FP0", ")", ";", "static_assert", "(", "X86", "::", "FP7", "-", "X86", "::", "FP0", "==", "<NUM_LIT>", ",", "<STR_LIT>", "sequential FP regnumbers", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "assert", "(", "Op", ".", "clobbersPhysReg", "(", "X86", "::", "FP0", "+", "i", ")", "==", "ClobbersFP0", "&&", "<STR_LIT>", "Inconsistent FP register clobber", "<STR_LIT>", ")", ";", "if", "(", "ClobbersFP0", ")", "ClobbersFPStack", "=", "true", ";", "}", "if", "(", "!", "Op", ".", "isReg", "(", ")", "\|\|", "Op", ".", "getReg", "(", ")", "<", "X86", "::", "FP0", "\|\|", "Op", ".", "getReg", "(", ")", ">", "X86", "::", "FP6", ")", "continue", ";", "assert", "(", "Op", ".", "isImplicit", "(", ")", "&&", "<STR_LIT>", "Expected implicit def/use", "<STR_LIT>", ")", ";", "if", "(", "Op", ".", "isDef", "(", ")", ")", "STReturns", "\|=", "<NUM_LIT>", "<<", "getFPReg" ]
LLVM	ARM	CPP	stmt_completion	CPU	7,456	[ "==", "ARM", "::", "t2SUBri12", "\|\|", "Opc", "==", "ARM", "::", "t2SUBSri", ";" ]	[ "static", "inline", "bool", "isSubImmOpcode", "(", "int", "Opc", ")", "{", "return", "Opc", "==", "ARM", "::", "SUBri", "\|\|", "Opc", "==", "ARM", "::", "tSUBi3", "\|\|", "Opc", "==", "ARM", "::", "tSUBi8", "\|\|", "Opc", "==", "ARM", "::", "tSUBSi3", "\|\|", "Opc", "==", "ARM", "::", "tSUBSi8", "\|\|", "Opc", "==", "ARM", "::", "t2SUBri", "\|\|", "Opc" ]
LLVM	PowerPC	TD	next_suggestion	CPU	7,457	[ "}", "]", ">", ";" ]	[ "}", "]", ">", ";", "def", "getFPAs32BitInt", ":", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat", "APFloatOfN", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "convertToNonDenormSingle", "(", "APFloatOfN", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "APFloatOfN", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "nzFPImmAsi64", ":", "PatLeaf", "<", "(", "fpimm", ")", ",", "[", "{", "APFloat", "APFloatOfN", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "return", "!", "N", "-", ">", "isExactlyValue", "(", "+", "<NUM_LIT>", ".", "<NUM_LIT>", ")", "&", "&", "!", "checkConvertToNonDenormSingle", "(", "APFloatOfN", ")", ";", "}", "]", ">", ";", "def", "getFPAs64BitIntHi", ":", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat", "APFloatOfN", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "bool", "Unused", ";", "APFloatOfN", ".", "convert", "(", "APFloat", ":", ":", "IEEEdouble", "(", ")", ",", "APFloat", ":", ":", "rmNearestTiesToEven", ",", "&", "Unused", ")", ";", "uint32_t", "Hi", "=", "(", "uint32_t", ")", "(", "(", "APFloatOfN", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", ">", ">", "<NUM_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "Hi", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "getFPAs64BitIntLo", ":", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat", "APFloatOfN", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "bool", "Unused", ";", "APFloatOfN", ".", "convert", "(", "APFloat", ":", ":", "IEEEdouble", "(", ")", ",", "APFloat", ":", ":", "rmNearestTiesToEven", ",", "&", "Unused", ")", ";", "uint32_t", "Lo", "=", "(", "uint32_t", ")", "(", "APFloatOfN", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "Lo", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "imm34", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "N", "-", ">", "getSExtValue", "(", ")", ")", ";", "}", "]", ">", ";", "def", "getImmAs64BitInt", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI64Imm", "(", "N", "-", ">", "getSExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "SHL32", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI32Imm", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "SRL32", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "N", "-", ">", "getZExtValue", "(", ")", "?", "getI32Imm", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ":", "getI32Imm", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	7,458	[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
GCC	arm	CPP	next_suggestion	CPU	7,459	[ "}" ]	[ "static", "void", "arm_set_fixed_optab_libfunc", "(", "optab", "optable", ",", "machine_mode", "mode", ",", "const", "char", "", "funcname", ",", "const", "char", "", "modename", ",", "int", "num_suffix", ")", "{", "char", "buffer", "[", "<NUM_LIT>", "]", ";", "if", "(", "num_suffix", "==", "<NUM_LIT>", ")", "sprintf", "(", "buffer", ",", "<STR_LIT>", "__gnu_%s%s", "<STR_LIT>", ",", "funcname", ",", "modename", ")", ";", "else", "sprintf", "(", "buffer", ",", "<STR_LIT>", "__gnu_%s%s%d", "<STR_LIT>", ",", "funcname", ",", "modename", ",", "num_suffix", ")", ";", "set_optab_libfunc", "(", "optable", ",", "mode", ",", "buffer", ")", ";" ]
GCC	v850	MD	next_suggestion	MPU	7,460	[ "(", "const_string", "<STR_LIT>", ")", "]" ]	[ "(", "match_test", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
GCC	i386	MD	next_suggestion	CPU	7,461	[ "<STR_LIT>" ]	[ "(", "unsigned_float", ":", "<", "ssescalarmode", ">", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]
LLVM	Hexagon	TD	stmt_completion	DSP	7,462	[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]	[ "def", "M2_mpyu_acc_ll_s1", ":", "T_M2_mpy_acc", "<", "<NUM_LIT>", ",", "<NUM_LIT>" ]
GCC	xtensa	CPP	next_suggestion	MPU	7,463	[ "cfun", "->", "machine", "->", "frame_laid_out", "=", "true", ";" ]	[ "long", "compute_frame_size", "(", "poly_int64", "size", ")", "{", "int", "regno", ";", "if", "(", "reload_completed", "&&", "cfun", "->", "machine", "->", "frame_laid_out", ")", "return", "cfun", "->", "machine", "->", "current_frame_size", ";", "if", "(", "cfun", "->", "static_chain_decl", "!=", "NULL", ")", "size", "+=", "(", "<NUM_LIT>", "", "UNITS_PER_WORD", ")", ";", "cfun", "->", "machine", "->", "callee_save_size", "=", "<NUM_LIT>", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "++", "regno", ")", "{", "if", "(", "xtensa_call_save_reg", "(", "regno", ")", ")", "cfun", "->", "machine", "->", "callee_save_size", "+=", "UNITS_PER_WORD", ";", "}", "cfun", "->", "machine", "->", "current_frame_size", "=", "XTENSA_STACK_ALIGN", "(", "size", "+", "cfun", "->", "machine", "->", "callee_save_size", "+", "crtl", "->", "outgoing_args_size", "+", "(", "WINDOW_SIZE", "", "UNITS_PER_WORD", ")", ")", ";", "cfun", "->", "machine", "->", "callee_save_size", "=", "XTENSA_STACK_ALIGN", "(", "cfun", "->", "machine", "->", "callee_save_size", ")", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	7,464	[ "}" ]	[ "void", "ARMRelocator", "::", "scanRelocation", "(", "Relocation", "&", "pReloc", ",", "IRBuilder", "&", "pBuilder", ",", "Module", "&", "pModule", ",", "LDSection", "&", "pSection", ",", "Input", "&", "pInput", ")", "{", "ResolveInfo", "*", "rsym", "=", "pReloc", ".", "symInfo", "(", ")", ";", "assert", "(", "rsym", "!=", "NULL", "&&", "<STR_LIT>", "ResolveInfo of relocation not set while scanRelocation", "<STR_LIT>", ")", ";", "assert", "(", "pSection", ".", "getLink", "(", ")", "!=", "NULL", ")", ";", "if", "(", "(", "pSection", ".", "getLink", "(", ")", "->", "flag", "(", ")", "&", "llvm", "::", "ELF", "::", "SHF_ALLOC", ")", "==", "<NUM_LIT>", ")", "return", ";", "if", "(", "rsym", "->", "isLocal", "(", ")", ")", "scanLocalReloc", "(", "pReloc", ",", "pSection", ")", ";", "else", "scanGlobalReloc", "(", "pReloc", ",", "pBuilder", ",", "pSection", ")", ";", "if", "(", "rsym", "->", "isUndef", "(", ")", "&&", "!", "rsym", "->", "isDyn", "(", ")", "&&", "!", "rsym", "->", "isWeak", "(", ")", "&&", "!", "rsym", "->", "isNull", "(", ")", ")", "issueUndefRef", "(", "pReloc", ",", "pSection", ",", "pInput", ")", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	7,465	[ "}" ]	[ "let", "ParserMatchClass", "=", "VecListTwoQHWordIndexAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "DPR", ":", "$", "Vd", ",", "i32imm", ":", "$", "idx", ")", ";" ]
LLVM	ARM64	TD	next_suggestion	CPU	7,466	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "idx2", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "idx", ";", "bits", "<", "<NUM_LIT>", ">", "idx2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	stmt_completion	CPU	7,467	[ ",", "(", "_", "_", "v8hi", ")", "_", "_", "W", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_sub_epi16", "(", "_", "_", "m128i", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_psubw128_mask", "(", "(", "_", "_", "v8hi", ")", "_", "_", "A", ",", "(", "_", "_", "v8hi", ")", "_", "_", "B" ]
LLVM	AMDGPU	CPP	code_generation	GPU	7,468	[ "bool", "SITargetLowering", "::", "isEligibleForTailCallOptimization", "(", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CalleeCC", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "!", "mayTailCallThisCC", "(", "CalleeCC", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "Function", "&", "CallerF", "=", "MF", ".", "getFunction", "(", ")", ";", "CallingConv", "::", "ID", "CallerCC", "=", "CallerF", ".", "getCallingConv", "(", ")", ";", "const", "SIRegisterInfo", "", "TRI", "=", "getSubtarget", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "", "CallerPreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallerCC", ")", ";", "if", "(", "!", "CallerPreserved", ")", "return", "false", ";", "bool", "CCMatch", "=", "CallerCC", "==", "CalleeCC", ";", "if", "(", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", "{", "if", "(", "canGuaranteeTCO", "(", "CalleeCC", ")", "&&", "CCMatch", ")", "return", "true", ";", "return", "false", ";", "}", "if", "(", "IsVarArg", ")", "return", "false", ";", "for", "(", "const", "Argument", "&", "Arg", ":", "CallerF", ".", "args", "(", ")", ")", "{", "if", "(", "Arg", ".", "hasByValAttr", "(", ")", ")", "return", "false", ";", "}", "LLVMContext", "&", "Ctx", "=", "", "DAG", ".", "getContext", "(", ")", ";", "if", "(", "!", "CCState", "::", "resultsCompatible", "(", "CalleeCC", ",", "CallerCC", ",", "MF", ",", "Ctx", ",", "Ins", ",", "CCAssignFnForCall", "(", "CalleeCC", ",", "IsVarArg", ")", ",", "CCAssignFnForCall", "(", "CallerCC", ",", "IsVarArg", ")", ")", ")", "return", "false", ";", "if", "(", "!", "CCMatch", ")", "{", "const", "uint32_t", "", "CalleePreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CalleeCC", ")", ";", "if", "(", "!", "TRI", "->", "regmaskSubsetEqual", "(", "CallerPreserved", ",", "CalleePreserved", ")", ")", "return", "false", ";", "}", "if", "(", "Outs", ".", "empty", "(", ")", ")", "return", "true", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "IsVarArg", ",", "MF", ",", "ArgLocs", ",", "Ctx", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CCAssignFnForCall", "(", "CalleeCC", ",", "IsVarArg", ")", ")", ";", "const", "SIMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ">", "FuncInfo", "->", "getBytesInStackArgArea", "(", ")", ")", "return", "false", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "return", "parametersInCSRMatch", "(", "MRI", ",", "CallerPreserved", ",", "ArgLocs", ",", "OutVals", ")", ";", "}" ]	[ "Returns", "true", "if", "the", "call", "can", "be", "lowered", "as", "a", "tail", "call", "." ]
LLVM	ARM	CPP	code_generation	CPU	7,469	[ "unsigned", "ARMMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "RegNo", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "Reg", ")", ";", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "ARM", "::", "HasMVEIntegerOps", "]", ")", "return", "RegNo", ";", "switch", "(", "Reg", ")", "{", "default", ":", "return", "RegNo", ";", "case", "ARM", "::", "Q0", ":", "case", "ARM", "::", "Q1", ":", "case", "ARM", "::", "Q2", ":", "case", "ARM", "::", "Q3", ":", "case", "ARM", "::", "Q4", ":", "case", "ARM", "::", "Q5", ":", "case", "ARM", "::", "Q6", ":", "case", "ARM", "::", "Q7", ":", "case", "ARM", "::", "Q8", ":", "case", "ARM", "::", "Q9", ":", "case", "ARM", "::", "Q10", ":", "case", "ARM", "::", "Q11", ":", "case", "ARM", "::", "Q12", ":", "case", "ARM", "::", "Q13", ":", "case", "ARM", "::", "Q14", ":", "case", "ARM", "::", "Q15", ":", "return", "<NUM_LIT>", "*", "RegNo", ";", "}", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "}", "else", "if", "(", "MO", ".", "isDFPImm", "(", ")", ")", "{", "return", "static_cast", "<", "unsigned", ">", "(", "APFloat", "(", "bit_cast", "<", "double", ">", "(", "MO", ".", "getDFPImm", "(", ")", ")", ")", ".", "bitcastToAPInt", "(", ")", ".", "getHiBits", "(", "<NUM_LIT>", ")", ".", "getLimitedValue", "(", ")", ")", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", "Unable to encode MCOperand!", "<STR_LIT>", ")", ";", "}" ]	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]
GCC	mips	MD	stmt_completion	CPU	7,470	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr" ]
GCC	avr	MD	program_repair	MPU	7,471	[ "<FIXS>", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", ")", "<FIXE>" ]	[ "(", "const_int", "<NUM_LIT>", ")", "(", "if_then_else", "(", "match_test", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "<BUGS>", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>" ]
LLVM	AMDGPU	CPP	code_generation	GPU	7,472	[ "SDValue", "AMDGPUTargetLowering", "::", "getRecipEstimate", "(", "SDValue", "Operand", ",", "SelectionDAG", "&", "DAG", ",", "int", "Enabled", ",", "int", "&", "RefinementSteps", ")", "const", "{", "EVT", "VT", "=", "Operand", ".", "getValueType", "(", ")", ";", "if", "(", "VT", "==", "MVT", "::", "f32", ")", "{", "RefinementSteps", "=", "<NUM_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "Operand", ")", ",", "VT", ",", "Operand", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}" ]	[ "Return", "a", "reciprocal", "estimate", "value", "for", "the", "input", "operand", "." ]
GCC	arm	CPP	next_suggestion	CPU	7,473	[ "return", "_", "_", "rv", ".", "_", "_", "i", ";" ]	[ "union", "{", "int32x2x3_t", "_", "_", "i", ";", "_", "_", "builtin_neon_ei", "_", "_", "o", ";", "}", "_", "_", "rv", ";", "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld3_dupv2si", "(", "(", "const", "_", "_", "builtin_neon_si", "*", ")", "_", "_", "a", ")", ";" ]
GCC	rs6000	CPP	stmt_completion	CPU	7,474	[ "_", "temp", ")", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_cmpneq_pd", "(", "_", "_", "m128d", "_", "_", "A", ",", "_", "_", "m128d", "_", "_", "B", ")", "{", "_", "_", "v2df", "_", "_", "temp", "=", "(", "_", "_", "v2df", ")", "vec_cmpeq", "(", "(", "_", "_", "v2df", ")", "_", "_", "A", ",", "(", "_", "_", "v2df", ")", "_", "_", "B", ")", ";", "return", "(", "(", "_", "_", "m128d", ")", "vec_nor", "(", "_", "_", "temp", ",", "_" ]
GCC	s390	CPP	code_generation	MPU	7,475	[ "bool", "s390_expand_insv", "(", "rtx", "dest", ",", "rtx", "op1", ",", "rtx", "op2", ",", "rtx", "src", ")", "{", "int", "bitsize", "=", "INTVAL", "(", "op1", ")", ";", "int", "bitpos", "=", "INTVAL", "(", "op2", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "machine_mode", "smode", ";", "int", "smode_bsize", ",", "mode_bsize", ";", "rtx", "op", ",", "clobber", ";", "if", "(", "bitsize", "+", "bitpos", ">", "GET_MODE_BITSIZE", "(", "mode", ")", ")", "return", "false", ";", "if", "(", "TARGET_ZARCH", "&&", "register_operand", "(", "dest", ",", "word_mode", ")", "&&", "(", "bitpos", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "(", "bitsize", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "const_int_operand", "(", "src", ",", "VOIDmode", ")", ")", "{", "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "src", ")", ";", "int", "regpos", "=", "bitpos", "+", "bitsize", ";", "while", "(", "regpos", ">", "bitpos", ")", "{", "machine_mode", "putmode", ";", "int", "putsize", ";", "if", "(", "TARGET_EXTIMM", "&&", "(", "regpos", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "(", "regpos", ">=", "bitpos", "+", "<NUM_LIT>", ")", ")", "putmode", "=", "SImode", ";", "else", "putmode", "=", "HImode", ";", "putsize", "=", "GET_MODE_BITSIZE", "(", "putmode", ")", ";", "regpos", "-=", "putsize", ";", "emit_move_insn", "(", "gen_rtx_ZERO_EXTRACT", "(", "word_mode", ",", "dest", ",", "GEN_INT", "(", "putsize", ")", ",", "GEN_INT", "(", "regpos", ")", ")", ",", "gen_int_mode", "(", "val", ",", "putmode", ")", ")", ";", "val", ">>=", "putsize", ";", "}", "gcc_assert", "(", "regpos", "==", "bitpos", ")", ";", "return", "true", ";", "}", "smode", "=", "smallest_mode_for_size", "(", "bitsize", ",", "MODE_INT", ")", ";", "smode_bsize", "=", "GET_MODE_BITSIZE", "(", "smode", ")", ";", "mode_bsize", "=", "GET_MODE_BITSIZE", "(", "mode", ")", ";", "if", "(", "bitpos", "==", "<NUM_LIT>", "&&", "(", "bitsize", "%", "BITS_PER_UNIT", ")", "==", "<NUM_LIT>", "&&", "MEM_P", "(", "dest", ")", "&&", "(", "register_operand", "(", "src", ",", "word_mode", ")", "\|\|", "const_int_operand", "(", "src", ",", "VOIDmode", ")", ")", ")", "{", "if", "(", "smode_bsize", "==", "bitsize", ")", "{", "emit_move_insn", "(", "adjust_address", "(", "dest", ",", "smode", ",", "<NUM_LIT>", ")", ",", "gen_lowpart", "(", "smode", ",", "src", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "const_int_operand", "(", "src", ",", "VOIDmode", ")", ")", "{", "int", "size", "=", "bitsize", "/", "BITS_PER_UNIT", ";", "rtx", "src_mem", "=", "adjust_address", "(", "force_const_mem", "(", "word_mode", ",", "src", ")", ",", "BLKmode", ",", "UNITS_PER_WORD", "-", "size", ")", ";", "dest", "=", "adjust_address", "(", "dest", ",", "BLKmode", ",", "<NUM_LIT>", ")", ";", "set_mem_size", "(", "dest", ",", "size", ")", ";", "s390_expand_movmem", "(", "dest", ",", "src_mem", ",", "GEN_INT", "(", "size", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "register_operand", "(", "src", ",", "word_mode", ")", ")", "{", "if", "(", "bitsize", "<=", "<NUM_LIT>", ")", "emit_move_insn", "(", "gen_rtx_ZERO_EXTRACT", "(", "word_mode", ",", "dest", ",", "op1", ",", "const0_rtx", ")", ",", "src", ")", ";", "else", "{", "int", "stcmh_width", "=", "bitsize", "-", "<NUM_LIT>", ";", "int", "size", "=", "stcmh_width", "/", "BITS_PER_UNIT", ";", "emit_move_insn", "(", "adjust_address", "(", "dest", ",", "SImode", ",", "size", ")", ",", "gen_lowpart", "(", "SImode", ",", "src", ")", ")", ";", "set_mem_size", "(", "dest", ",", "size", ")", ";", "emit_move_insn", "(", "gen_rtx_ZERO_EXTRACT", "(", "word_mode", ",", "dest", ",", "GEN_INT", "(", "stcmh_width", ")", ",", "const0_rtx", ")", ",", "gen_rtx_LSHIFTRT", "(", "word_mode", ",", "src", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "}", "return", "true", ";", "}", "}", "if", "(", "(", "bitpos", "%", "BITS_PER_UNIT", ")", "==", "<NUM_LIT>", "&&", "(", "bitsize", "%", "BITS_PER_UNIT", ")", "==", "<NUM_LIT>", "&&", "(", "bitpos", "&", "<NUM_LIT>", ")", "==", "(", "(", "bitpos", "+", "bitsize", "-", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "&&", "MEM_P", "(", "src", ")", "&&", "(", "mode", "==", "DImode", "\|\|", "mode", "==", "SImode", ")", "&&", "register_operand", "(", "dest", ",", "mode", ")", ")", "{", "if", "(", "smode_bsize", "==", "bitsize", "&&", "bitpos", "==", "mode_bsize", "-", "smode_bsize", ")", "{", "op", "=", "gen_rtx_STRICT_LOW_PART", "(", "VOIDmode", ",", "gen_lowpart", "(", "smode", ",", "dest", ")", ")", ";", "op", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "op", ",", "gen_lowpart", "(", "smode", ",", "src", ")", ")", ";", "clobber", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "CCmode", ",", "CC_REGNUM", ")", ")", ";", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "op", ",", "clobber", ")", ")", ")", ";", "return", "true", ";", "}", "}", "if", "(", "TARGET_Z10", "&&", "(", "mode", "==", "DImode", "\|\|", "mode", "==", "SImode", ")", ")", "{", "machine_mode", "mode_s", "=", "GET_MODE", "(", "src", ")", ";", "if", "(", "mode_s", "==", "VOIDmode", ")", "{", "src", "=", "force_reg", "(", "mode", ",", "src", ")", ";", "}", "else", "if", "(", "mode_s", "!=", "mode", ")", "{", "gcc_assert", "(", "GET_MODE_BITSIZE", "(", "mode_s", ")", ">=", "bitsize", ")", ";", "src", "=", "force_reg", "(", "mode_s", ",", "src", ")", ";", "src", "=", "gen_lowpart", "(", "mode", ",", "src", ")", ";", "}", "op", "=", "gen_rtx_ZERO_EXTRACT", "(", "mode", ",", "dest", ",", "op1", ",", "op2", ")", ",", "op", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "op", ",", "src", ")", ";", "if", "(", "!", "TARGET_ZEC12", ")", "{", "clobber", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "CCmode", ",", "CC_REGNUM", ")", ")", ";", "op", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "op", ",", "clobber", ")", ")", ";", "}", "emit_insn", "(", "op", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}" ]	[ "Expand", "code", "for", "the", "insv", "template", ".", "Return", "true", "if", "successful", ",", "false", "else", "." ]
LLVM	SystemZ	TD	next_suggestion	CPU	7,476	[ "}" ]	[ "class", "SideEffectBinaryRILPC", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterOperand", "cls", ">", ":", "InstRILb", "<", "opcode", ",", "(", "outs", ")", ",", "(", "ins", "cls", ":", "$", "R1", ",", "pcrel32", ":", "$", "RI2", ")", ",", "mnemonic", "#", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "AddedComplexity", "=", "<NUM_LIT>", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	7,477	[ "SD", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]	[ "(", "float_extend", ":", "DD", "(", "match_operand", ":" ]
LLVM	Hexagon	TD	next_suggestion	DSP	7,478	[ "let", "isFP", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	stmt_completion	CPU	7,479	[ "mm512_maskz_sllv_epi16", "(", "_", "_", "mmask32", "_", "_", "U", ",", "_", "_", "m512i", "_", "_", "A", ",", "_", "_", "m512i", "_", "_", "B", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_" ]
LLVM	AAP	CPP	next_suggestion	MPU	7,480	[ "}" ]	[ "SDLoc", "&", "DL", "=", "CLI", ".", "DL", ";", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", "=", "CLI", ".", "Outs", ";", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", "=", "CLI", ".", "OutVals", ";", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", "=", "CLI", ".", "Ins", ";", "SDValue", "Chain", "=", "CLI", ".", "Chain", ";", "SDValue", "Callee", "=", "CLI", ".", "Callee", ";", "bool", "&", "isTailCall", "=", "CLI", ".", "IsTailCall", ";", "CallingConv", "::", "ID", "CallConv", "=", "CLI", ".", "CallConv", ";", "bool", "isVarArg", "=", "CLI", ".", "IsVarArg", ";", "isTailCall", "=", "false", ";", "switch", "(", "CallConv", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported calling convention", "<STR_LIT>", ")", ";", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "C", ":", "return", "LowerCCCCallTo", "(", "Chain", ",", "Callee", ",", "CallConv", ",", "isVarArg", ",", "isTailCall", ",", "Outs", ",", "OutVals", ",", "Ins", ",", "DL", ",", "DAG", ",", "InVals", ")", ";", "}" ]
LLVM	AArch64	CPP	next_suggestion	CPU	7,481	[ "}" ]	[ "assert", "(", "MF", "&&", "<STR_LIT>", "Can't get MachineFunction here", "<STR_LIT>", ")", ";", "const", "TargetInstrInfo", "", "TII", "=", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetRegisterInfo", "", "TRI", "=", "MF", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "for", "(", "unsigned", "OpIdx", "=", "<NUM_LIT>", ",", "EndIdx", "=", "Instr", ".", "getNumOperands", "(", ")", ";", "OpIdx", "<", "EndIdx", ";", "++", "OpIdx", ")", "{", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "TargetRegisterClass", "", "OpRegCstraints", "=", "Instr", ".", "getRegClassConstraint", "(", "OpIdx", ",", "TII", ",", "TRI", ")", ";", "if", "(", "!", "OpRegCstraints", ")", "continue", ";", "if", "(", "MO", ".", "isFI", "(", ")", ")", "continue", ";", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "Operand has register constraints without being a register!", "<STR_LIT>", ")", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "{", "if", "(", "!", "OpRegCstraints", "->", "contains", "(", "Reg", ")", ")", "return", "false", ";", "}", "else", "if", "(", "!", "OpRegCstraints", "->", "hasSubClassEq", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", ")", "&&", "!", "MRI", "->", "constrainRegClass", "(", "Reg", ",", "OpRegCstraints", ")", ")", "return", "false", ";", "}", "return", "true", ";" ]
GCC	sh	MD	stmt_completion	CPU	7,482	[ "<STR_LIT>", ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
LLVM	R600	CPP	next_suggestion	GPU	7,483	[ "assert", "(", "!", "<STR_LIT>", "Invalid interpolation parameter slot", "<STR_LIT>", ")", ";" ]	[ "O", "<<", "<STR_LIT>", "P20", "<STR_LIT>", ";", "}", "else", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", "P10", "<STR_LIT>", ";", "}", "else", "{" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	7,484	[ "}" ]	[ "int", "DefaultValue", "=", "IsPacked", "&&", "(", "Mod", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumOps", ";", "++", "I", ")", "{", "if", "(", "!", "!", "(", "Ops", "[", "I", "]", "&", "Mod", ")", "!=", "DefaultValue", ")", "return", "false", ";" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	7,485	[ "IDLoc", ";" ]	[ "uint64_t", "FBS", "=", "ComputeAvailableFeatures", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ";", "std", "::", "string", "Suggestion", "=", "PPCMnemonicSpellCheck", "(", "(", "(", "PPCOperand", "&", ")", "", "Operands", "[", "<NUM_LIT>", "]", ")", ".", "getToken", "(", ")", ",", "FBS", ")", ";", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "invalid instruction", "<STR_LIT>", "+", "Suggestion", ",", "(", "(", "PPCOperand", "&", ")", "", "Operands", "[", "<NUM_LIT>", "]", ")", ".", "getLocRange", "(", ")", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=" ]
LLVM	Hexagon	TD	next_suggestion	DSP	7,486	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	7,487	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A4_andnp", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_946df596", ",", "TypeALU64", ">", ",", "Enc_ea23e4", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	avr	MD	next_suggestion	MPU	7,488	[ "}" ]	[ "(", "match_operand", ":", "ALL4", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "REG_CC", ")", ")", "]", "<STR_LIT>", "{", "return", "output_movsisf", "(", "insn", ",", "operands", ",", "NULL", ")" ]
GCC	aarch64	CPP	stmt_completion	CPU	7,489	[ "=", "index", ";" ]	[ "index", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "shift", "=", "exact_log2", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "ASHIFT", "&&", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "SIGN_EXTEND", "\|\|", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "ZERO_EXTEND", ")", "&&", "GET_MODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "DImode", "&&", "GET_MODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "SImode", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "type", "=", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "SIGN_EXTEND", ")", "?", "ADDRESS_REG_SXTW", ":", "ADDRESS_REG_UXTW", ";", "index", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "shift", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "AND", "&&", "GET_MODE", "(", "x", ")", "==", "DImode", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "MULT", "&&", "GET_MODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "DImode", "&&", "CONST_INT_P", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "type", "=", "ADDRESS_REG_UXTW", ";", "index", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "shift", "=", "exact_log2", "(", "INTVAL", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ";", "if", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "!=", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "shift", ")", "shift", "=", "-", "<NUM_LIT>", ";", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "AND", "&&", "GET_MODE", "(", "x", ")", "==", "DImode", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "ASHIFT", "&&", "GET_MODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "DImode", "&&", "CONST_INT_P", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "type", "=", "ADDRESS_REG_UXTW", ";", "index", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "shift", "=", "INTVAL", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "!=", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "shift", ")", "shift", "=", "-", "<NUM_LIT>", ";", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "MULT", "&&", "GET_MODE", "(", "x", ")", "==", "Pmode", "&&", "GET_MODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "Pmode", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "type", "=", "ADDRESS_REG_REG", ";", "index", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "shift", "=", "exact_log2", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "ASHIFT", "&&", "GET_MODE", "(", "x", ")", "==", "Pmode", "&&", "GET_MODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "Pmode", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "type", "=", "ADDRESS_REG_REG", ";", "index", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "shift", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "return", "false", ";", "if", "(", "!", "strict_p", "&&", "SUBREG_P", "(", "index", ")", "&&", "contains_reg_of_mode", "[", "GENERAL_REGS", "]", "[", "GET_MODE", "(", "SUBREG_REG", "(", "index", ")", ")", "]", ")", "index", "=", "SUBREG_REG", "(", "index", ")", ";", "if", "(", "aarch64_sve_data_mode_p", "(", "mode", ")", ")", "{", "if", "(", "type", "!=", "ADDRESS_REG_REG", "\|\|", "(", "<NUM_LIT>", "<<", "shift", ")", "!=", "GET_MODE_UNIT_SIZE", "(", "mode", ")", ")", "return", "false", ";", "}", "else", "{", "if", "(", "shift", "!=", "<NUM_LIT>", "&&", "!", "(", "IN_RANGE", "(", "shift", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "&&", "known_eq", "(", "<NUM_LIT>", "<<", "shift", ",", "GET_MODE_SIZE", "(", "mode", ")", ")", ")", ")", "return", "false", ";", "}", "if", "(", "REG_P", "(", "index", ")", "&&", "aarch64_regno_ok_for_index_p", "(", "REGNO", "(", "index", ")", ",", "strict_p", ")", ")", "{", "info", "->", "type", "=", "type", ";", "info", "->", "offset" ]
LLVM	M88k	TD	stmt_completion	MPU	7,490	[ ",", "imm32zx5O", ":", "$", "o5", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "shl", "GPR", ":", "$", "rs1", ",", "imm32zx5O", ":", "$", "o5", ")", ",", "(", "MAKrwo", "GPR", ":", "$", "rs1" ]
GCC	s390	MD	stmt_completion	MPU	7,491	[ ":", "V1DF" ]	[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec", ":", "V2DF", "[", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_VEC_MERGEL", ")", ")", "(", "set", "(", "match_operand", ":", "V1TF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float_extend", ":", "V1TF", "(", "vec_select" ]
LLVM	Mips	TD	next_suggestion	CPU	7,492	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rs", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rt", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm16", ";" ]
LLVM	VE	CPP	stmt_completion	CPU	7,493	[ "ge", "<STR_LIT>", ";" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "eq", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ge", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "le", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "af", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "gt", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "lt", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ne", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "eq", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>" ]
LLVM	X86	TD	program_repair	CPU	7,494	[ "<FIXS>", "(", "ins", "VTI", ".", "RC", ":", "$", "src1", ",", "BcstVTI", ".", "ScalarMemOp", ":", "$", "src2", ",", "u8imm", ":", "$", "src3", ")", ",", "<FIXE>" ]	[ ":", "avx512_3Op_rm_imm8", "Op", ",", "OpStr", ",", "OpNode", ",", "sched", ",", "VTI", ",", "VTI", ">", "{", "let", "ExeDomain", "=", "VTI", ".", "ExeDomain", "indefm", "rmbi", ":", "AVX512_maskable", "Op", ",", "MRMSrcMem", ",", "VTI", ",", "(", "outs", "VTI", ".", "RC", ":", "$", "dst", ")", ",", "<BUGS>", "(", "ins", "VTI", ".", "RC", ":", "$", "src1", ",", "VTI", ".", "ScalarMemOp", ":", "$", "src2", ",", "u8imm", ":", "$", "src3", ")", ",", "<BUGE>", "OpStr", ",", "<STR_LIT>", "#", "BcstVTI", ".", "BroadcastStr", "#", "<STR_LIT>", ",", "<STR_LIT>", "#", "BcstVTI", ".", "BroadcastStr", "#", "<STR_LIT>", ",", "(", "OpNode", "(", "VTI", ".", "VT", "VTI", ".", "RC", ":", "$", "src1", ")", "," ]
LLVM	AMDGPU	CPP	program_repair	GPU	7,495	[ "<FIXS>", "std", "::", "vector", "std", "::", "pair", "int", ",", "unsigned", ">>", "R600InstrInfo", "::", "ExtractSrcs", "(", "MachineInstr", "&", "MI", ",", "<FIXE>" ]	[ "return", "Result", ";", "}", "<BUGS>", "std", "::", "vector", "std", "::", "pair", "int", ",", "unsigned", ">", ">", "R600InstrInfo", "::", "ExtractSrcs", "(", "MachineInstr", "*", "MI", ",", "<BUGE>", "const", "DenseMap", "unsigned", ",", "unsigned", ">", "&", "PV", ",", "unsigned", "&", "ConstCount", ")", "const", "{", "ConstCount", "=", "<NUM_LIT>", ";" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	7,496	[ "(", ")", ",", "MI", ")", ";" ]	[ "dbgs", "(", ")", "<<", "<STR_LIT>", "******** Prepare For LiveIntervals ******\\n", "<STR_LIT>", "<<", "<STR_LIT>", "******** Function: ", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "'", "\\n", "'", ";", "}", ")", ";", "bool", "Changed", "=", "false", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "auto", "&", "TII", "=", "", "MF", ".", "getSubtarget", "<", "WebAssemblySubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "&", "Entry", "=", "", "MF", ".", "begin", "(", ")", ";", "assert", "(", "!", "mustPreserveAnalysisID", "(", "LiveIntervalsID", ")", "&&", "<STR_LIT>", "LiveIntervals shouldn't be active yet!", "<STR_LIT>", ")", ";", "MRI", ".", "leaveSSA", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MRI", ".", "getNumVirtRegs", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "TargetRegisterInfo", "::", "index2VirtReg", "(", "i", ")", ";", "if", "(", "MRI", ".", "use_nodbg_empty", "(", "Reg", ")", ")", "continue", ";", "if", "(", "HasArgumentDef", "(", "Reg", ",", "MRI", ")", ")", "continue", ";", "BuildMI", "(", "Entry", ",", "Entry", ".", "begin", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", ".", "get", "(", "WebAssembly", "::", "IMPLICIT_DEF", ")", ",", "Reg", ")", ";", "Changed", "=", "true", ";", "}", "for", "(", "auto", "MII", "=", "Entry", ".", "begin", "(", ")", ",", "MIE", "=", "Entry", ".", "end", "(", ")", ";", "MII", "!=", "MIE", ";", ")", "{", "MachineInstr", "", "MI", "=", "&", "", "MII", "++", ";", "if", "(", "IsArgument", "(", "MI", ")", ")", "{", "MI", "->", "removeFromParent", "(", ")", ";", "Entry", ".", "insert", "(", "Entry", ".", "begin" ]
GCC	avr	MD	program_repair	MPU	7,497	[ "<FIXS>", "avr_expand_epilogue", "(", "false", ")", "<FIXE>" ]	[ "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<STR_LIT>", "{", "<BUGS>", "expand_epilogue", "(", "false", ")", "<BUGE>", "DONE", "}", ")" ]
GCC	bfin	MD	stmt_completion	DSP	7,498	[ "<STR_LIT>", ")", ")" ]	[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const_string" ]
LLVM	Mips	TD	stmt_completion	CPU	7,499	[ ",", "fms", ",", "MSA128DOpnd", ">", ";" ]	[ "class", "FMSUB_D_DESC", ":", "MSA_3RF_4RF_DESC_BASE", "<", "<STR_LIT>" ]

GCC

powerpcspe

CPP

next_suggestion

CPU

7,400

[ "return", "retval", ";" ]

[ "cost_data", "->", "cost", "[", "where", "]", "+=", "retval", ";", "if", "(", "(", "kind", "==", "vec_to_scalar", "||", "kind", "==", "vec_perm", "||", "kind", "==", "vec_promote_demote", "||", "kind", "==", "vec_construct", "||", "kind", "==", "scalar_to_vec", ")", "||", "(", "where", "==", "vect_body", "&&", "kind", "==", "vector_stmt", ")", ")", "rs6000_vect_nonmem", "=", "true", ";", "}" ]

GCC

rs6000

MD

stmt_completion

CPU

7,401

[ "]" ]

[ "[", "(", "const_int", "<NUM_LIT>", ")" ]

LLVM

PowerPC

TD

stmt_completion

CPU

7,402

[ "=", "<STR_LIT>", ";" ]

[ "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "OperandType" ]

LLVM

X86

TD

stmt_completion

CPU

7,403

[ "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]

[ "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]

GCC

h8300

MD

program_repair

MPU

7,404

[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "[", "(", "set_attr_alternative", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "]", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

7,405

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Pv4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pv4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rt32", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

7,406

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

7,407

[ "bits", "<", "<NUM_LIT>", ">", "Rx32", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Mu2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Mu2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

AArch64

TD

program_repair

CPU

7,408

[ "<FIXS>", ":", "A64InstRd", "outs", ",", "ins", ",", "asmstr", ",", "patterns", ",", "itin", ">", "{", "<FIXE>" ]

[ "class", "A64I_fpimm", "bit", "m", ",", "bit", "s", ",", "bits", "<NUM_LIT>", ">", "type", ",", "bits", "<NUM_LIT>", ">", "imm5", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "dag", ">", "patterns", ",", "InstrItinClass", "itin", ">", "<BUGS>", ":", "A64InstRd", "outs", ",", "ins", ",", "asmstr", ",", "patterns", ",", "itin", ">", "{", "<BUGE>", "bits", "<NUM_LIT>", ">", "Imm8", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "m", ";" ]

LLVM

Patmos

TD

stmt_completion

VLIW

7,409

[ "]", ">", ";" ]

[ "def", "SDT_PatmosCallSeqEnd", ":", "SDCallSeqEnd", "<", "[", "SDTCisI32", "<", "<NUM_LIT>", ">", ",", "SDTCisI32", "<", "<NUM_LIT>", ">" ]

GCC

arm

CPP

stmt_completion

CPU

7,410

[ "m64", "_", "_", "m2", ")", "{" ]

[ "static", "_", "_", "inline", "_", "_", "m64", "_", "mm_madd_pu16", "(", "_", "_", "m64", "_", "_", "m1", ",", "_", "_" ]

LLVM

X86

CPP

next_suggestion

CPU

7,411

[ "}" ]

[ "if", "(", "IsFunclet", ")", "{", "assert", "(", "HasFP", "&&", "<STR_LIT>", "EH funclets without FP not yet implemented", "<STR_LIT>", ")", ";", "NumBytes", "=", "getWinEHFuncletFrameSize", "(", "MF", ")", ";", "}", "else", "if", "(", "HasFP", ")", "{", "uint64_t", "FrameSize", "=", "StackSize", "-", "SlotSize", ";", "NumBytes", "=", "FrameSize", "-", "CSSize", "-", "TailCallArgReserveSize", ";", "if", "(", "TRI", "->", "hasStackRealignment", "(", "MF", ")", "&&", "!", "IsWin64Prologue", ")", "NumBytes", "=", "alignTo", "(", "FrameSize", ",", "MaxAlign", ")", ";", "}", "else", "{", "NumBytes", "=", "StackSize", "-", "CSSize", "-", "TailCallArgReserveSize", ";", "}", "uint64_t", "SEHStackAllocAmt", "=", "NumBytes", ";", "MachineBasicBlock", "::", "iterator", "AfterPop", "=", "MBBI", ";", "if", "(", "HasFP", ")", "{", "if", "(", "X86FI", "->", "hasSwiftAsyncContext", "(", ")", ")", "{", "int", "Offset", "=", "<NUM_LIT>", "+", "mergeSPUpdates", "(", "MBB", ",", "MBBI", ",", "true", ")", ";", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "DL", ",", "Offset", ",", "true", ")", ";", "}", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Is64Bit", "?", "X86", "::", "POP64r", ":", "X86", "::", "POP32r", ")", ",", "MachineFramePtr", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "if", "(", "X86FI", "->", "hasSwiftAsyncContext", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "BTR64ri8", ")", ",", "MachineFramePtr", ")", ".", "addUse", "(", "MachineFramePtr", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ";", "}", "if", "(", "NeedsDwarfCFI", ")", "{", "unsigned", "DwarfStackPtr", "=", "TRI", "->", "getDwarfRegNum", "(", "Is64Bit", "?", "X86", "::", "RSP", ":", "X86", "::", "ESP", ",", "true", ")", ";", "BuildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "cfiDefCfa", "(", "nullptr", ",", "DwarfStackPtr", ",", "SlotSize", ")", ")", ";", "if", "(", "!", "MBB", ".", "succ_empty", "(", ")", "&&", "!", "MBB", ".", "isReturnBlock", "(", ")", ")", "{", "unsigned", "DwarfFramePtr", "=", "TRI", "->", "getDwarfRegNum", "(", "MachineFramePtr", ",", "true", ")", ";", "BuildCFI", "(", "MBB", ",", "AfterPop", ",", "DL", ",", "MCCFIInstruction", "::", "createRestore", "(", "nullptr", ",", "DwarfFramePtr", ")", ")", ";", "--", "MBBI", ";", "--", "AfterPop", ";", "}", "--", "MBBI", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "FirstCSPop", "=", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "unsigned", "Opc", "=", "PI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "X86", "::", "DBG_VALUE", "&&", "!", "PI", "->", "isTerminator", "(", ")", ")", "{", "if", "(", "(", "Opc", "!=", "X86", "::", "POP32r", "||", "!", "PI", "->", "getFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ")", "&&", "(", "Opc", "!=", "X86", "::", "POP64r", "||", "!", "PI", "->", "getFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ")", "&&", "(", "Opc", "!=", "X86", "::", "BTR64ri8", "||", "!", "PI", "->", "getFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ")", "&&", "(", "Opc", "!=", "X86", "::", "ADD64ri8", "||", "!", "PI", "->", "getFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ")", ")", "break", ";", "FirstCSPop", "=", "PI", ";", "}", "--", "MBBI", ";", "}", "MBBI", "=", "FirstCSPop", ";", "if", "(", "IsFunclet", "&&", "Terminator", "->", "getOpcode", "(", ")", "==", "X86", "::", "CATCHRET", ")", "emitCatchRetReturnValue", "(", "MBB", ",", "FirstCSPop", ",", "&", "*", "Terminator", ")", ";", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "NumBytes", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "NumBytes", "+=", "mergeSPUpdates", "(", "MBB", ",", "MBBI", ",", "true", ")", ";", "if", "(", "(", "(", "TRI", "->", "hasStackRealignment", "(", "MF", ")", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "&&", "!", "IsFunclet", ")", "{", "if", "(", "TRI", "->", "hasStackRealignment", "(", "MF", ")", ")", "MBBI", "=", "FirstCSPop", ";", "unsigned", "SEHFrameOffset", "=", "calculateSetFPREG", "(", "SEHStackAllocAmt", ")", ";", "uint64_t", "LEAAmount", "=", "IsWin64Prologue", "?", "SEHStackAllocAmt", "-", "SEHFrameOffset", ":", "-", "CSSize", ";", "if", "(", "X86FI", "->", "hasSwiftAsyncContext", "(", ")", ")", "LEAAmount", "-=", "<NUM_LIT>", ";", "if", "(", "LEAAmount", "!=", "<NUM_LIT>", ")", "{", "unsigned", "Opc", "=", "getLEArOpcode", "(", "Uses64BitFramePtr", ")", ";", "addRegOffset", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ",", "FramePtr", ",", "false", ",", "LEAAmount", ")", ";", "--", "MBBI", ";", "}", "else", "{", "unsigned", "Opc", "=", "(", "Uses64BitFramePtr", "?", "X86", "::", "MOV64rr", ":", "X86", "::", "MOV32rr", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ".", "addReg", "(", "FramePtr", ")", ";", "--", "MBBI", ";", "}", "}", "else", "if", "(", "NumBytes", ")", "{", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "DL", ",", "NumBytes", ",", "true", ")", ";", "if", "(", "!", "hasFP", "(", "MF", ")", "&&", "NeedsDwarfCFI", ")", "{", "BuildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "cfiDefCfaOffset", "(", "nullptr", ",", "CSSize", "+", "TailCallArgReserveSize", "+", "SlotSize", ")", ")", ";", "}", "--", "MBBI", ";", "}", "if", "(", "NeedsWin64CFI", "&&", "MF", ".", "hasWinCFI", "(", ")", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "SEH_Epilogue", ")", ")", ";", "if", "(", "!", "hasFP", "(", "MF", ")", "&&", "NeedsDwarfCFI", ")", "{", "MBBI", "=", "FirstCSPop", ";", "int64_t", "Offset", "=", "-", "CSSize", "-", "SlotSize", ";", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PI", "=", "MBBI", ";", "unsigned", "Opc", "=", "PI", "->", "getOpcode", "(", ")", ";", "++", "MBBI", ";", "if", "(", "Opc", "==", "X86", "::", "POP32r", "||", "Opc", "==", "X86", "::", "POP64r", ")", "{", "Offset", "+=", "SlotSize", ";", "BuildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "cfiDefCfaOffset", "(", "nullptr", ",", "-", "Offset", ")", ")", ";", "}", "}", "}", "if", "(", "NeedsDwarfCFI", "&&", "!", "MBB", ".", "succ_empty", "(", ")", "&&", "!", "MBB", ".", "isReturnBlock", "(", ")", ")", "{", "emitCalleeSavedFrameMoves", "(", "MBB", ",", "AfterPop", ",", "DL", ",", "false", ")", ";", "}", "if", "(", "Terminator", "==", "MBB", ".", "end", "(", ")", "||", "!", "isTailCallOpcode", "(", "Terminator", "->", "getOpcode", "(", ")", ")", ")", "{", "int", "Offset", "=", "-", "<NUM_LIT>", "*", "X86FI", "->", "getTCReturnAddrDelta", "(", ")", ";", "assert", "(", "Offset", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "TCDelta should never be positive", "<STR_LIT>", ")", ";", "if", "(", "Offset", ")", "{", "Offset", "+=", "mergeSPUpdates", "(", "MBB", ",", "Terminator", ",", "true", ")", ";", "emitSPUpdate", "(", "MBB", ",", "Terminator", ",", "DL", ",", "Offset", ",", "true", ")", ";" ]

LLVM

PowerPC

TD

stmt_completion

CPU

7,412

[ ")", ",", "itin", ",", "[", "]", ">", ",", "isRecordForm", ",", "RecFormRel", ";" ]

[ "def", "_rec", ":", "AForm_3", "<", "opcode", ",", "xo", ",", "OOL", ",", "IOL", ",", "!", "strconcat", "(", "asmbase", ",", "!", "strconcat", "(", "<STR_LIT>", ",", "asmstr", ")" ]

LLVM

CSKY

CPP

next_suggestion

CPU

7,413

[ "Bits", "=", "<NUM_LIT>", ";" ]

[ "unsigned", "MaxOffs", "=", "(", "(", "<NUM_LIT>", "<<", "(", "Bits", "-", "<NUM_LIT>", ")", ")", "-", "<NUM_LIT>", ")", "*", "Scale", ";", "ImmBranches", ".", "push_back", "(", "ImmBranch", "(", "&", "MI", ",", "MaxOffs", ",", "IsCond", ",", "UOpc", ")", ")", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "continue", ";", "for", "(", "unsigned", "Op", "=", "<NUM_LIT>", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "Op", "!=", "E", ";", "++", "Op", ")", "if", "(", "MI", ".", "getOperand", "(", "Op", ")", ".", "isCPI", "(", ")", ")", "{", "unsigned", "Bits", "=", "<NUM_LIT>", ";", "unsigned", "Scale", "=", "<NUM_LIT>", ";", "bool", "NegOk", "=", "false", ";", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown addressing mode for CP reference!", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "continue", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Bits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

GCC

visium

CPP

code_generation

Virtual ISA

7,414

[ "static", "const", "char", "*", "output_branch", "(", "rtx", "label", ",", "const", "char", "*", "cond", ",", "rtx_insn", "*", "insn", ")", "{", "char", "str", "[", "<NUM_LIT>", "]", ";", "rtx", "operands", "[", "<NUM_LIT>", "]", ";", "gcc_assert", "(", "cond", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "label", ";", "if", "(", "get_attr_length", "(", "insn", ")", ">", "<NUM_LIT>", ")", "{", "bool", "spilled", ";", "if", "(", "current_function_saves_lr", "(", ")", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "regno_reg_rtx", "[", "LINK_REGNUM", "]", ";", "spilled", "=", "false", ";", "}", "else", "if", "(", "!", "df_regs_ever_live_p", "(", "long_branch_regnum", ")", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "regno_reg_rtx", "[", "long_branch_regnum", "]", ";", "spilled", "=", "false", ";", "}", "else", "{", "operands", "[", "<NUM_LIT>", "]", "=", "regno_reg_rtx", "[", "long_branch_regnum", "]", ";", "spilled", "=", "true", ";", "gcc_assert", "(", "current_function_has_lr_slot", "(", ")", ")", ";", "}", "if", "(", "spilled", ")", "{", "if", "(", "final_sequence", ")", "{", "rtx_insn", "*", "delay", "=", "NEXT_INSN", "(", "insn", ")", ";", "gcc_assert", "(", "delay", ")", ";", "final_scan_insn", "(", "delay", ",", "asm_out_file", ",", "optimize", ",", "<NUM_LIT>", ",", "NULL", ")", ";", "PATTERN", "(", "delay", ")", "=", "gen_blockage", "(", ")", ";", "INSN_CODE", "(", "delay", ")", "=", "-", "<NUM_LIT>", ";", "}", "if", "(", "current_function_saves_fp", "(", ")", ")", "output_asm_insn", "(", "<STR_LIT>", "write.l 1(sp),%1", "<STR_LIT>", ",", "operands", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", "write.l (sp),%1", "<STR_LIT>", ",", "operands", ")", ";", "}", "output_asm_insn", "(", "<STR_LIT>", "moviu %1,%%u %0", "<STR_LIT>", ",", "operands", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "movil %1,%%l %0", "<STR_LIT>", ",", "operands", ")", ";", "strcpy", "(", "str", ",", "<STR_LIT>", "bra ", "<STR_LIT>", ")", ";", "strcat", "(", "str", ",", "cond", ")", ";", "strcat", "(", "str", ",", "<STR_LIT>", ",%1,%1", "<STR_LIT>", ")", ";", "if", "(", "!", "spilled", ")", "strcat", "(", "str", ",", "<STR_LIT>", "%#", "<STR_LIT>", ")", ";", "strcat", "(", "str", ",", "<STR_LIT>", "\\t\\t;long branch", "<STR_LIT>", ")", ";", "output_asm_insn", "(", "str", ",", "operands", ")", ";", "if", "(", "spilled", ")", "{", "if", "(", "current_function_saves_fp", "(", ")", ")", "output_asm_insn", "(", "<STR_LIT>", " read.l %1,1(sp)", "<STR_LIT>", ",", "operands", ")", ";", "else", "output_asm_insn", "(", "<STR_LIT>", " read.l %1,(sp)", "<STR_LIT>", ",", "operands", ")", ";", "}", "}", "else", "if", "(", "label", "==", "pc_rtx", ")", "{", "strcpy", "(", "str", ",", "<STR_LIT>", "bra ", "<STR_LIT>", ")", ";", "strcat", "(", "str", ",", "cond", ")", ";", "strcat", "(", "str", ",", "<STR_LIT>", ",r21,r0%#\\t\\t;return", "<STR_LIT>", ")", ";", "output_asm_insn", "(", "str", ",", "operands", ")", ";", "}", "else", "{", "strcpy", "(", "str", ",", "<STR_LIT>", "brr ", "<STR_LIT>", ")", ";", "strcat", "(", "str", ",", "cond", ")", ";", "strcat", "(", "str", ",", "<STR_LIT>", ",%0%#", "<STR_LIT>", ")", ";", "output_asm_insn", "(", "str", ",", "operands", ")", ";", "}", "return", "<STR_LIT>", "<STR_LIT>", ";", "}" ]

[ "Output", "a", "conditional/unconditional", "branch", "to", "LABEL", ".", "COND", "is", "the", "string", "condition", ".", "INSN", "is", "the", "instruction", "." ]

LLVM

ARM

CPP

stmt_completion

CPU

7,415

[ "(", ")", ")", ";" ]

[ "const", "MCOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MCOperand", "&", "MO3", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "O", "<<", "'", "\\t", "'", "<<", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ")", ";", "printSBitModifierOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "printPredicateOperand", "(", "MI", ",", "<NUM_LIT>", ",", "O", ")", ";", "O", "<<", "'", "\\t", "'", "<<", "getRegisterName", "(", "Dst", ".", "getReg", "(", ")", ")", "<<", "<STR_LIT>", ", ", "<STR_LIT>", "<<", "getRegisterName", "(", "MO1", ".", "getReg", "(", ")", ")", ";", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", ";", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "if", "(", "MO2", ".", "getReg", "(", ")", ")", "{", "O", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "assert", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", "==", "<NUM_LIT>", ")", ";", "}", "else", "{", "O", "<<", "<STR_LIT>", "#", "<STR_LIT>", "<<", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO3", ".", "getImm" ]

LLVM

FPGA

CPP

stmt_completion

CPU

7,416

[ ")", "{" ]

[ "static", "bool", "isPureFunction", "(", "const", "IntrinsicInst", "*", "II", ")", "{", "switch", "(", "II", "->", "getIntrinsicID", "(", ")" ]

LLVM

IA64

CPP

next_suggestion

CPU

7,417

[ "return", "true", ";" ]

[ "bool", "IA64TargetMachine", "::", "addPreEmitPass", "(", "PassManagerBase", "&", "PM", ",", "bool", "Fast", ")", "{", "PM", ".", "add", "(", "createIA64BundlingPass", "(", "*", "this", ")", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

7,418

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

GCC

i386

MD

program_repair

CPU

7,419

[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "V16HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "match_operand", ":", "V16HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "}", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "V16HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "vec_select", ":", "V16HI", "<BUGS>", "(", "match_operand", ":", "V16HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]

LLVM

AArch64

CPP

program_repair

CPU

7,420

[ "<FIXS>", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "<FIXE>" ]

[ "}", "void", "AArch64SpeculationHardening", "::", "insertRegToSPTaintPropagation", "(", "<BUGS>", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "<BUGE>", "unsigned", "TmpReg", ")", "const", "{" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

7,421

[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "TP", ",", "Offset", ")", ";" ]

[ "SDLoc", "DL", "(", "Node", ")", ";", "const", "GlobalValue", "*", "GV", "=", "Node", "->", "getGlobal", "(", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", ")", ";", "TLSModel", "::", "Model", "model", "=", "DAG", ".", "getTarget", "(", ")", ".", "getTLSModel", "(", "GV", ")", ";", "if", "(", "model", "!=", "TLSModel", "::", "LocalExec", ")", "llvm_unreachable", "(", "<STR_LIT>", "only local-exec TLS mode supported", "<STR_LIT>", ")", ";", "SDValue", "TPHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "TPHi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "DL", ",", "PtrVT", ",", "TPHi", ")", ";", "SDValue", "TPLo", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "TPLo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "DL", ",", "PtrVT", ",", "TPLo", ")", ";", "SDValue", "TPHiShifted", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "PtrVT", ",", "TPHi", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "PtrVT", ")", ")", ";", "SDValue", "TP", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "DL", ",", "PtrVT", ",", "TPHiShifted", ",", "TPLo", ")", ";", "SystemZConstantPoolValue", "*", "CPV", "=", "SystemZConstantPoolValue", "::", "Create", "(", "GV", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "SDValue", "CPAddr", "=", "DAG", ".", "getConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPAddr", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

7,422

[ "Str", ".", "size", "(", ")", ";" ]

[ "auto", "Res", "=", "llvm", "::", "make_unique", "<", "X86Operand", ">", "(", "Token", ",", "Loc", ",", "EndLoc", ")", ";", "Res", "->", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Res", "->", "Tok", ".", "Length", "=" ]

GCC

aarch64

MD

stmt_completion

CPU

7,423

[ "<STR_LIT>", ")", "]" ]

[ "(", "ANY_EXTEND", ":", "<", "VWIDE", ">", "(", "vec_select", ":", "<", "VHALF", ">", "(", "match_operand", ":", "VQW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VQW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]

GCC

arm

CPP

program_repair

CPU

7,424

[ "<FIXS>", "&&", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "||", "GET_CODE", "(", "x", ")", "==", "MINUS", ")", "<FIXE>", "<FIXS>", "&&", "GET_CODE", "(", "XEXP", "(", "y", ",", "<NUM_LIT>", ")", ")", "==", "GET_CODE", "(", "x", ")", ")", "<FIXE>" ]

[ "if", "(", "GET_MODE", "(", "x", ")", "==", "DImode", "&&", "(", "op", "==", "EQ", "||", "op", "==", "NE", ")", "<BUGS>", "&&", "GET_CODE", "(", "x", ")", "==", "PLUS", "<BUGE>", "&&", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "SIGN_EXTEND", "||", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "SIGN_EXTEND", ")", "&&", "GET_CODE", "(", "y", ")", "==", "SIGN_EXTEND", "<BUGS>", "&&", "GET_CODE", "(", "XEXP", "(", "y", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", ")", "<BUGE>", "return", "CC_Vmode", ";", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "==", "MODE_CC", ")" ]

GCC

i386

MD

next_suggestion

CPU

7,425

[ "<STR_LIT>" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "DI", "(", "minus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", "]" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

7,426

[ "}" ]

[ "KnownBits", "RHSKnown", "=", "DAG", ".", "computeKnownBits", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "(", "~", "(", "LHSKnown", ".", "Zero", "|", "RHSKnown", ".", "Zero", ")", "==", "<NUM_LIT>", ")", ";" ]

GCC

arm

CPP

next_suggestion

CPU

7,427

[ "final_end_function", "(", ")", ";" ]

[ "mi_delta", "&=", "~", "(", "<NUM_LIT>", "<<", "shift", ")", ";", "shift", "+=", "<NUM_LIT>", ";", "}", "}", "}", "if", "(", "TARGET_THUMB1", ")", "{", "if", "(", "TARGET_THUMB1_ONLY", ")", "fputs", "(", "<STR_LIT>", "\\tpop\\t{r3}\\n", "<STR_LIT>", ",", "file", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "\\tbx\\tr12\\n", "<STR_LIT>", ")", ";", "ASM_OUTPUT_ALIGN", "(", "file", ",", "<NUM_LIT>", ")", ";", "assemble_name", "(", "file", ",", "label", ")", ";", "fputs", "(", "<STR_LIT>", ":\\n", "<STR_LIT>", ",", "file", ")", ";", "if", "(", "flag_pic", ")", "{", "rtx", "tem", "=", "XEXP", "(", "DECL_RTL", "(", "function", ")", ",", "<NUM_LIT>", ")", ";", "tem", "=", "plus_constant", "(", "GET_MODE", "(", "tem", ")", ",", "tem", ",", "TARGET_THUMB1_ONLY", "?", "-", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ")", ";", "tem", "=", "gen_rtx_MINUS", "(", "GET_MODE", "(", "tem", ")", ",", "tem", ",", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "ggc_strdup", "(", "labelpc", ")", ")", ")", ";", "assemble_integer", "(", "tem", ",", "<NUM_LIT>", ",", "BITS_PER_WORD", ",", "<NUM_LIT>", ")", ";", "}", "else", "assemble_integer", "(", "XEXP", "(", "DECL_RTL", "(", "function", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "BITS_PER_WORD", ",", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_THUMB1_ONLY", "&&", "mi_delta", ">", "<NUM_LIT>", ")", "assemble_integer", "(", "GEN_INT", "(", "mi_delta", ")", ",", "<NUM_LIT>", ",", "BITS_PER_WORD", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "fputs", "(", "<STR_LIT>", "\\tb\\t", "<STR_LIT>", ",", "file", ")", ";", "assemble_name", "(", "file", ",", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "function", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "NEED_PLT_RELOC", ")", "fputs", "(", "<STR_LIT>", "(PLT)", "<STR_LIT>", ",", "file", ")", ";", "fputc", "(", "'", "\\n", "'", ",", "file", ")", ";", "}" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

7,428

[ ")", "const", "{" ]

[ "bool", "hasModifiers", "(" ]

LLVM

SPIRV

CPP

next_suggestion

Virtual ISA

7,429

[ "DT", ".", "add", "(", "CP", ",", "CurMF", ",", "Res", ")", ";" ]

[ "Res", "=", "CurMF", "->", "getRegInfo", "(", ")", ".", "createGenericVirtualRegister", "(", "LLTy", ")", ";", "CurMF", "->", "getRegInfo", "(", ")", ".", "setRegClass", "(", "Res", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "assignSPIRVTypeToVReg", "(", "SpvType", ",", "Res", ",", "*", "CurMF", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addDef", "(", "Res", ")", ".", "addUse", "(", "getSPIRVTypeID", "(", "SpvType", ")", ")", ";" ]

GCC

loongarch

CPP

next_suggestion

CPU

7,430

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m256i", "_", "_", "lasx_xvmulwod_w_hu", "(", "_", "_", "m256i", "_", "<NUM_LIT>", ",", "_", "_", "m256i", "_", "<NUM_LIT>", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_lasx_xvmulwod_w_hu", "(", "(", "v16u16", ")", "_", "<NUM_LIT>", ",", "(", "v16u16", ")", "_", "<NUM_LIT>", ")", ";" ]

LLVM

SystemZ

TD

next_suggestion

CPU

7,431

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M3", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "XBD2", ";", "bits", "<", "<NUM_LIT>", ">", "M3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "XBD2", ";" ]

GCC

h8300

CPP

code_generation

MPU

7,432

[ "static", "void", "h8300_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", "mode", ",", "rtx", "addr", ")", "{", "rtx", "index", ";", "int", "size", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "REG", ":", "fprintf", "(", "file", ",", "<STR_LIT>", "%s", "<STR_LIT>", ",", "h8_reg_names", "[", "REGNO", "(", "addr", ")", "]", ")", ";", "break", ";", "case", "PRE_DEC", ":", "fprintf", "(", "file", ",", "<STR_LIT>", "-%s", "<STR_LIT>", ",", "h8_reg_names", "[", "REGNO", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "]", ")", ";", "break", ";", "case", "POST_INC", ":", "fprintf", "(", "file", ",", "<STR_LIT>", "%s+", "<STR_LIT>", ",", "h8_reg_names", "[", "REGNO", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "]", ")", ";", "break", ";", "case", "PRE_INC", ":", "fprintf", "(", "file", ",", "<STR_LIT>", "+%s", "<STR_LIT>", ",", "h8_reg_names", "[", "REGNO", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "]", ")", ";", "break", ";", "case", "POST_DEC", ":", "fprintf", "(", "file", ",", "<STR_LIT>", "%s-", "<STR_LIT>", ",", "h8_reg_names", "[", "REGNO", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "]", ")", ";", "break", ";", "case", "PLUS", ":", "fprintf", "(", "file", ",", "<STR_LIT>", "(", "<STR_LIT>", ")", ";", "index", "=", "h8300_get_index", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "VOIDmode", ",", "&", "size", ")", ";", "if", "(", "GET_CODE", "(", "index", ")", "==", "REG", ")", "{", "h8300_print_operand_address", "(", "file", ",", "mode", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "switch", "(", "size", ")", "{", "case", "<NUM_LIT>", ":", "h8300_print_operand_address", "(", "file", ",", "mode", ",", "index", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "h8300_print_operand", "(", "file", ",", "index", ",", "'", "X", "'", ")", ";", "fputs", "(", "<STR_LIT>", ".b", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "h8300_print_operand", "(", "file", ",", "index", ",", "'", "T", "'", ")", ";", "fputs", "(", "<STR_LIT>", ".w", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "h8300_print_operand", "(", "file", ",", "index", ",", "'", "S", "'", ")", ";", "fputs", "(", "<STR_LIT>", ".l", "<STR_LIT>", ",", "file", ")", ";", "break", ";", "}", "}", "else", "{", "h8300_print_operand_address", "(", "file", ",", "mode", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "+", "<STR_LIT>", ")", ";", "h8300_print_operand_address", "(", "file", ",", "mode", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ";", "}", "fprintf", "(", "file", ",", "<STR_LIT>", ")", "<STR_LIT>", ")", ";", "break", ";", "case", "CONST_INT", ":", "{", "int", "n", "=", "INTVAL", "(", "addr", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "%d", "<STR_LIT>", ",", "n", ")", ";", "break", ";", "}", "default", ":", "output_addr_const", "(", "file", ",", "addr", ")", ";", "break", ";", "}", "}" ]

[ "Output", "assembly", "language", "output", "for", "the", "address", "ADDR", "to", "FILE", "." ]

LLVM

XCore

CPP

stmt_completion

MPU

7,433

[ "(", ")", ",", "<NUM_LIT>", ")", ";" ]

[ "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "ADD", ")", "{", "SDValue", "Result", "=", "TryExpandADDWithMul", "(", "N", ",", "DAG", ")", ";", "if", "(", "Result", ".", "getNode", "(", ")", ")", "return", "Result", ";", "}", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "LHSL", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "dl", ",", "MVT", "::", "i32", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "LHSH", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "dl", ",", "MVT", "::", "i32", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "RHSL", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "dl", ",", "MVT", "::", "i32", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "RHSH", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "dl", ",", "MVT", "::", "i32", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "unsigned", "Opcode", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "ADD", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ",", "MVT", "::", "i32", ")", ",", "LHSL", ",", "RHSL", ",", "Zero", ")", ";", "SDValue", "Carry", "(", "Lo", ".", "getNode" ]

LLVM

PowerPC

TD

stmt_completion

CPU

7,434

[ "let", "PredicateMethod", "=", "<STR_LIT>", ";" ]

[ "def", "PPCCondBrAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";" ]

LLVM

R600

CPP

next_suggestion

GPU

7,435

[ "break", ";" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "computeKnownBitsForMinMax", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "KnownZero", ",", "KnownOne", ",", "DAG", ",", "Depth", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "ConstantSDNode", "*", "CWidth", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "CWidth", ")", "return", ";", "unsigned", "BitWidth", "=", "<NUM_LIT>", ";", "uint32_t", "Width", "=", "CWidth", "->", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ";", "if", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "KnownZero", "=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "BitWidth", "-", "Width", ")", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

7,436

[ "}" ]

[ "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]

LLVM

PTX

CPP

code_generation

GPU

7,437

[ "SDValue", "PTXTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "isVarArg", ")", "llvm_unreachable", "(", "<STR_LIT>", "PTX does not support varargs", "<STR_LIT>", ")", ";", "switch", "(", "CallConv", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported calling convention.", "<STR_LIT>", ")", ";", "case", "CallingConv", "::", "PTX_Kernel", ":", "assert", "(", "Outs", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Kernel must return void.", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ")", ";", "case", "CallingConv", "::", "PTX_Device", ":", "assert", "(", "Outs", ".", "size", "(", ")", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", "Can at most return one value.", "<STR_LIT>", ")", ";", "break", ";", "}", "if", "(", "Outs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ")", ";", "SDValue", "Flag", ";", "unsigned", "reg", ";", "if", "(", "Outs", "[", "<NUM_LIT>", "]", ".", "VT", "==", "MVT", "::", "i16", ")", "{", "reg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "Outs", "[", "<NUM_LIT>", "]", ".", "VT", "==", "MVT", "::", "i32", ")", "{", "reg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "Outs", "[", "<NUM_LIT>", "]", ".", "VT", "==", "MVT", "::", "i64", ")", "{", "reg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "Outs", "[", "<NUM_LIT>", "]", ".", "VT", "==", "MVT", "::", "f32", ")", "{", "reg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "{", "assert", "(", "Outs", "[", "<NUM_LIT>", "]", ".", "VT", "==", "MVT", "::", "f64", "&&", "<STR_LIT>", "Can return only basic types", "<STR_LIT>", ")", ";", "reg", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "PTXMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "PTXMachineFunctionInfo", ">", "(", ")", ";", "MFI", "->", "setRetReg", "(", "reg", ")", ";", "if", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "liveout_empty", "(", ")", ")", "DAG", ".", "getMachineFunction", "(", ")", ".", "getRegInfo", "(", ")", ".", "addLiveOut", "(", "reg", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "reg", ",", "OutVals", "[", "<NUM_LIT>", "]", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "Flag", ")", ";", "}" ]

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

GCC

pa

MD

next_suggestion

CPU

7,438

[ "(", "clobber", "(", "reg", ":", "DF", "<NUM_LIT>", ")", ")" ]

[ "(", "call", "(", "mem", ":", "SI", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "DF", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "match_operand", "<NUM_LIT>", ")", ")", "(", "use", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "(", "use", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "(", "use", "(", "const_int", "<NUM_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "call", "(", "mem", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

7,439

[ "let", "OutOfSlotData", "=", "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "SrcA", "=", "src", ";", "let", "SrcB", "=", "{", "<NUM_LIT>", ",", "mask", ",", "<NUM_LIT>", "}", ";", "let", "SrcExtra", "=", "dst", ";", "let", "Switches", "=", "sw", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "MaskInReg", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "VectorPred", "=", "<NUM_LIT>", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]

GCC

rs6000

CPP

program_repair

CPU

7,440

[ "<FIXS>", "rtx", "num_ele_m1", "=", "GEN_INT", "(", "num_elements", "-", "<NUM_LIT>", ")", ";", "<FIXE>" ]

[ "{", "if", "(", "!", "BYTES_BIG_ENDIAN", ")", "{", "<BUGS>", "rtx", "num_ele_m1", "=", "GEN_INT", "(", "GET_MODE_NUNITS", "(", "mode", ")", "-", "<NUM_LIT>", ")", ";", "<BUGE>", "emit_insn", "(", "gen_anddi3", "(", "tmp_gpr", ",", "element", ",", "num_ele_m1", ")", ")", ";", "emit_insn", "(", "gen_subdi3", "(", "tmp_gpr", ",", "num_ele_m1", ",", "tmp_gpr", ")", ")", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

7,441

[ "<STR_LIT>", "::", "<STR_LIT>", ";" ]

[ "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "nullptr", ")", ";", "}", "uint64_t", "VTSize", "=", "VT", ".", "getFixedSizeInBits", "(", ")", ";", "if", "(", "VTSize", "==", "<NUM_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "VTSize", "==", "<NUM_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "VTSize", "==", "<NUM_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "VTSize", "==", "<NUM_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "}", "case", "'", "x", "'", ":", "if", "(", "!", "Subtarget", "->", "hasFPARMv8", "(", ")", ")", "break", ";", "if", "(", "VT", ".", "isScalableVector", "(", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "'", "y", "'", ":", "if", "(", "!", "Subtarget", "->", "hasFPARMv8", "(", ")", ")", "break", ";", "if", "(", "VT", ".", "isScalableVector", "(", ")", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "}", "}", "else", "{", "PredicateConstraint", "PC", "=", "parsePredicateConstraint", "(", "Constraint", ")", ";", "if", "(", "PC", "!=", "PredicateConstraint", "::", "Invalid", ")", "{", "if", "(", "!", "VT", ".", "isScalableVector", "(", ")", "||", "VT", ".", "getVectorElementType", "(", ")", "!=", "MVT", "::", "i1", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "nullptr", ")", ";", "bool", "restricted", "=", "(", "PC", "==", "PredicateConstraint", "::", "Upl", ")", ";", "return", "restricted", "?", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ":", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "StringRef", "(", "<STR_LIT>", "{cc}", "<STR_LIT>", ")", ".", "equals_insensitive", "(", "Constraint", ")", ")", "return", "std", "::", "make_pair", "(", "unsigned", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "Res", ";", "Res", "=", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "TRI", ",", "Constraint", ",", "VT", ")", ";", "if", "(", "!", "Res", ".", "second", ")", "{", "unsigned", "Size", "=", "Constraint", ".", "size", "(", ")", ";", "if", "(", "(", "Size", "==", "<NUM_LIT>", "||", "Size", "==", "<NUM_LIT>", ")", "&&", "Constraint", "[", "<NUM_LIT>", "]", "==", "'", "{", "'", "&&", "tolower", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "==", "'", "v", "'", "&&", "Constraint", "[", "Size", "-", "<NUM_LIT>", "]", "==", "'", "}", "'", ")", "{", "int", "RegNo", ";", "bool", "Failed", "=", "Constraint", ".", "slice", "(", "<NUM_LIT>", ",", "Size", "-", "<NUM_LIT>", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "RegNo", ")", ";", "if", "(", "!", "Failed", "&&", "RegNo", ">=", "<NUM_LIT>", "&&", "RegNo", "<=", "<NUM_LIT>", ")", "{", "if", "(", "VT", "!=", "MVT", "::", "Other", "&&", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "Res", ".", "first", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "getRegister", "(", "RegNo", ")", ";", "Res", ".", "second", "=", "&" ]

LLVM

Mips

TD

program_repair

CPU

7,442

[ "<FIXS>", ":", "UImmAsmOperandClass", "<NUM_LIT>", ",", "[", "ConstantUImm20AsmOperandClass", "]", ">", "{", "<FIXE>" ]

[ "let", "DiagnosticType", "=", "<STR_LIT>", "#", "Bits", ";", "}", "def", "UImm16RelaxedAsmOperandClass", "<BUGS>", ":", "UImmAsmOperandClass", "<NUM_LIT>", ",", "[", "]", ">", "{", "<BUGE>", "let", "Name", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", ";", "let", "DiagnosticType", "=", "<STR_LIT>", ";" ]

GCC

sh

MD

program_repair

CPU

7,443

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_expand", "<STR_LIT>", "[", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM

CPP

next_suggestion

CPU

7,444

[ "return", "false", ";" ]

[ "static", "bool", "isExecuteOnlyFunction", "(", "const", "GlobalObject", "*", "GO", ",", "SectionKind", "SK", ",", "const", "TargetMachine", "&", "TM", ")", "{", "if", "(", "const", "Function", "*", "F", "=", "dyn_cast", "<", "Function", ">", "(", "GO", ")", ")", "if", "(", "TM", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", "*", "F", ")", ".", "genExecuteOnly", "(", ")", "&&", "SK", ".", "isText", "(", ")", ")", "return", "true", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

7,445

[ "if", "(", "NumOps", "==", "<NUM_LIT>", "&&", "Desc", ".", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", "&&", "(", "Desc", ".", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", "||", "Desc", ".", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Instruction with 2 defs isn't gather?", "<STR_LIT>", ")", "return", "<NUM_LIT>", ";" ]

[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected number of defs", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "if", "(", "NumOps", ">", "<NUM_LIT>", "&&", "Desc", ".", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "NumOps", "==", "<NUM_LIT>", "&&", "Desc", ".", "getOperandConstraint", "(", "<NUM_LIT>", ",", "MCOI", "::", "TIED_TO", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":" ]

GCC

sh

MD

next_suggestion

CPU

7,446

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "clobber", "(", "reg", ":", "SI", "FPSCR_STAT_REG", ")", ")", "(", "use", "(", "reg", ":", "SI", "FPSCR_MODES_REG", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

X86

CPP

stmt_completion

CPU

7,447

[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";" ]

[ "Cond", "=", "ISD", "::", "SETEQ", ";", "Op1", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "BC0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "}", "}", "unsigned", "Opc", "=", "(", "Cond", "==", "ISD", "::", "SETEQ", "||", "Cond", "==", "ISD", "::", "SETNE", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "bool", "Swap", "=", "Cond", "==", "ISD", "::", "SETLT", "||", "Cond", "==", "ISD", "::", "SETULT", "||", "Cond", "==", "ISD", "::", "SETGE", "||", "Cond", "==", "ISD", "::", "SETUGE", ";", "bool", "Invert", "=", "Cond", "==", "ISD", "::", "SETNE", "||", "(", "Cond", "!=", "ISD", "::", "SETEQ", "&&", "ISD", "::", "isTrueWhenEqual", "(", "Cond", ")", ")", ";", "bool", "FlipSigns", "=", "ISD", "::", "isUnsignedIntSetCC", "(", "Cond", ")", "&&", "!", "(", "DAG", ".", "SignBitIsZero", "(", "Op0", ")", "&&", "DAG", ".", "SignBitIsZero", "(", "Op1", ")", ")", ";", "MVT", "VET", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "bool", "HasMinMax", "=", "(", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "VET", "==", "MVT", "::", "i64", ")", "||", "(", "Subtarget", ".", "hasSSE41", "(", ")", "&&", "(", "VET", "==", "MVT", "::", "i16", "||", "VET", "==", "MVT", "::", "i32", ")", ")", "||", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "(", "VET", "==", "MVT", "::", "i8", ")", ")", ";", "bool", "MinMax", "=", "false", ";", "if", "(", "HasMinMax", ")", "{", "switch", "(", "Cond", ")", "{", "default", ":", "break", ";", "case", "ISD", "::", "SETULE", ":", "Opc", "=", "ISD", "::", "UMIN", ";", "MinMax", "=", "true", ";", "break", ";", "case", "ISD", "::", "SETUGE", ":", "Opc", "=", "ISD", "::", "UMAX", ";", "MinMax", "=", "true", ";", "break", ";", "}", "if", "(", "MinMax", ")", "Swap", "=", "Invert", "=", "FlipSigns", "=", "false", ";", "}", "bool", "HasSubus", "=", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "(", "VET", "==", "MVT", "::", "i8", "||", "VET", "==", "MVT", "::", "i16", ")", ";", "bool", "Subus", "=", "false", ";", "if", "(", "!", "MinMax", "&&", "HasSubus", ")", "{", "switch", "(", "Cond", ")", "{", "default", ":", "break", ";", "case", "ISD", "::", "SETULT", ":", "{", "if", "(", "Subtarget", ".", "hasAVX", "(", ")", ")", "break", ";", "if", "(", "SDValue", "ULEOp1", "=", "ChangeVSETULTtoVSETULE", "(", "dl", ",", "Op1", ",", "DAG", ")", ")", "{", "Op1", "=", "ULEOp1", ";", "Subus", "=", "true", ";", "Invert", "=", "false", ";", "Swap", "=", "false", ";", "}", "break", ";", "}", "case", "ISD", "::", "SETUGE", ":", "Subus", "=", "true", ";", "Invert", "=", "false", ";", "Swap", "=", "true", ";", "break", ";", "case", "ISD", "::", "SETULE", ":", "Subus", "=", "true", ";", "Invert", "=", "false", ";", "Swap", "=", "false", ";", "break", ";", "}", "if", "(", "Subus", ")", "{", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "FlipSigns", "=", "false", ";", "}", "}", "if", "(", "Swap", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";", "if", "(", "VT", "==", "MVT", "::", "v2i64", ")", "{", "if", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "!", "Subtarget", ".", "hasSSE42", "(", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "<STR_LIT>", "Don't know how to lower!", "<STR_LIT>", ")", ";", "Op0", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i32", ",", "Op0", ")", ";", "Op1", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i32", ",", "Op1", ")", ";", "SDValue", "SB", ";", "if", "(", "FlipSigns", ")", "{", "SB", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "U", ",", "dl", ",", "MVT", "::", "v4i32", ")", ";", "}", "else", "{", "SDValue", "Sign", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "U", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", "U", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "SB", "=", "DAG", ".", "getBuildVector", "(", "MVT", "::", "v4i32", ",", "dl", ",", "{", "Sign", ",", "Zero", ",", "Sign", ",", "Zero", "}", ")", ";", "}", "Op0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Op0", ",", "SB", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Op1", ",", "SB", ")", ";", "SDValue", "GT", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Op0", ",", "Op1", ")", ";", "SDValue", "EQ", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Op0", ",", "Op1", ")", ";", "static", "const", "int", "MaskHi", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "static", "const", "int", "MaskLo", "[", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "SDValue", "EQHi", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v4i32", ",", "dl", ",", "EQ", ",", "EQ", ",", "MaskHi", ")", ";", "SDValue", "GTLo", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v4i32", ",", "dl", ",", "GT", ",", "GT", ",", "MaskLo", ")", ";", "SDValue", "GTHi", "=", "DAG", ".", "getVectorShuffle", "(", "MVT", "::", "v4i32", ",", "dl", ",", "GT", ",", "GT", ",", "MaskHi", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "MVT", "::", "v4i32", ",", "EQHi", ",", "GTLo", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Result", ",", "GTHi", ")", ";", "if", "(", "Invert", ")", "Result", "=", "DAG", ".", "getNOT", "(", "dl", ",", "Result", ",", "MVT", "::", "v4i32", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Result", ")", ";", "}", "if", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "!", "Subtarget", ".", "hasSSE41", "(", ")", ")", "{", "assert", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "!", "FlipSigns", "&&", "<STR_LIT>", "Don't know how to lower!", "<STR_LIT>", ")", ";", "Op0", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i32", ",", "Op0", ")", ";", "Op1", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i32", ",", "Op1", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Op0", ",", "Op1", ")", ";", "static", "const", "int", "Mask", "[", "]", "=", "{", "<NUM_LIT>" ]

LLVM

Cpu0

CPP

next_suggestion

CPU

7,448

[ "}" ]

[ "static", "MCRegisterInfo", "*", "createCpu0MCRegisterInfo", "(", "StringRef", "TT", ")", "{", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "InitCpu0MCRegisterInfo", "(", "X", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "X", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

7,449

[ "ReverseOrder", ")", "{" ]

[ "ReverseOrder", "=", "CI", ".", "DMask", ">", "Paired", ".", "DMask", ";", "}", "else", "ReverseOrder", "=", "CI", ".", "Offset", ">", "Paired", ".", "Offset", ";", "static", "const", "unsigned", "Idxs", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "AMDGPU", "::", "sub0", ",", "AMDGPU", "::", "sub0_sub1", ",", "AMDGPU", "::", "sub0_sub1_sub2", ",", "AMDGPU", "::", "sub0_sub1_sub2_sub3", "}", ",", "{", "AMDGPU", "::", "sub1", ",", "AMDGPU", "::", "sub1_sub2", ",", "AMDGPU", "::", "sub1_sub2_sub3", ",", "<NUM_LIT>", "}", ",", "{", "AMDGPU", "::", "sub2", ",", "AMDGPU", "::", "sub2_sub3", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "AMDGPU", "::", "sub3", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "}", ";", "unsigned", "Idx0", ";", "unsigned", "Idx1", ";", "assert", "(", "CI", ".", "Width", ">=", "<NUM_LIT>", "&&", "CI", ".", "Width", "<=", "<NUM_LIT>", ")", ";", "assert", "(", "Paired", ".", "Width", ">=", "<NUM_LIT>", "&&", "Paired", ".", "Width", "<=", "<NUM_LIT>", ")", ";", "if", "(" ]

GCC

i386

CPP

stmt_completion

CPU

7,450

[ ";" ]

[ "unsigned", "int", "flags", "=", "default_section_type_flags", "(", "decl", ",", "name", ",", "reloc", ")", ";", "if", "(", "ix86_in_large_data_p", "(", "decl", ")", ")", "flags", "|=", "SECTION_LARGE", ";", "if", "(", "decl", "==", "NULL_TREE", "&&", "(", "strcmp", "(", "name", ",", "<STR_LIT>", ".ldata.rel.ro", "<STR_LIT>", ")", "==", "<NUM_LIT>", "||", "strcmp", "(", "name", ",", "<STR_LIT>", ".ldata.rel.ro.local", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", ")", "flags", "|=", "SECTION_RELRO", ";", "if", "(", "strcmp", "(", "name", ",", "<STR_LIT>", ".lbss", "<STR_LIT>", ")", "==", "<NUM_LIT>", "||", "startswith", "(", "name", ",", "<STR_LIT>", ".lbss.", "<STR_LIT>", ")", "||", "startswith", "(", "name", ",", "<STR_LIT>", ".gnu.linkonce.lb.", "<STR_LIT>", ")", ")", "flags", "|=", "SECTION_BSS", ";", "return", "flags" ]

LLVM

Hexagon

TD

stmt_completion

DSP

7,451

[ "<NUM_LIT>", ";" ]

[ "def", "A4_pasrhtnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_1ae57e39", ",", "TypeALU32_2op", ">", ",", "Enc_fb6577", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=" ]

GCC

mmix

CPP

code_generation

CPU

7,452

[ "static", "void", "mmix_output_shiftvalue_op_from_str", "(", "FILE", "*", "stream", ",", "const", "char", "*", "mainop", ",", "HOST_WIDEST_INT", "value", ")", "{", "static", "const", "char", "*", "const", "op_part", "[", "]", "=", "{", "<STR_LIT>", "L", "<STR_LIT>", ",", "<STR_LIT>", "ML", "<STR_LIT>", ",", "<STR_LIT>", "MH", "<STR_LIT>", ",", "<STR_LIT>", "H", "<STR_LIT>", "}", ";", "int", "i", ";", "if", "(", "!", "mmix_shiftable_wyde_value", "(", "value", ")", ")", "{", "char", "s", "[", "sizeof", "(", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", "]", ";", "sprintf", "(", "s", ",", "HOST_WIDEST_INT_PRINT_HEX", ",", "value", ")", ";", "internal_error", "(", "<STR_LIT>", "MMIX Internal: %s is not a shiftable int", "<STR_LIT>", ",", "s", ")", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "if", "(", "value", "&", "<NUM_LIT>", ")", "{", "fprintf", "(", "stream", ",", "<STR_LIT>", "%s%s", "<STR_LIT>", ",", "mainop", ",", "op_part", "[", "i", "]", ")", ";", "return", ";", "}", "value", ">>=", "<NUM_LIT>", ";", "}", "fprintf", "(", "stream", ",", "<STR_LIT>", "%sL", "<STR_LIT>", ",", "mainop", ")", ";", "}" ]

[ "Print", "operator", "suitable", "for", "doing", "something", "with", "a", "shiftable", "wyde", ".", "The", "type", "of", "operator", "is", "passed", "as", "an", "asm", "output", "modifier", "." ]

GCC

s390

CPP

next_suggestion

MPU

7,453

[ "l", "=", "MANTD_LOW_LL", "(", "dl1", ")", ">>", "(", "HIGH_LL_FRAC_BITS", "+", "<NUM_LIT>", ")", "|", "MANTD_HIGH_LL", "(", "dl1", ")", "<<", "(", "<NUM_LIT>", "-", "(", "HIGH_LL_FRAC_BITS", "+", "<NUM_LIT>", ")", ")", ";" ]

[ "if", "(", "exp", "<=", "-", "PRECISION", ")", "return", "<NUM_LIT>", ";", "if", "(", "(", "EXPD", "(", "dl1", ")", "==", "<NUM_LIT>", ")", "&&", "!", "FRACD_ZERO_P", "(", "dl1", ")", ")", "return", "<NUM_LIT>", "ULL", ";", "if", "(", "exp", ">=", "-", "HIGH_LL_FRAC_BITS", ")", "return", "<NUM_LIT>", "ULL", ";", "exp", "+=", "HIGH_LL_FRAC_BITS", "+", "<NUM_LIT>", ";" ]

GCC

i386

MD

program_repair

CPU

7,454

[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "return", "<STR_LIT>", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

X86

CPP

stmt_completion

CPU

7,455

[ "(", "Op", ")", ";" ]

[ "bool", "ClobbersFPStack", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "Op", ".", "isRegMask", "(", ")", ")", "{", "bool", "ClobbersFP0", "=", "Op", ".", "clobbersPhysReg", "(", "X86", "::", "FP0", ")", ";", "static_assert", "(", "X86", "::", "FP7", "-", "X86", "::", "FP0", "==", "<NUM_LIT>", ",", "<STR_LIT>", "sequential FP regnumbers", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "<NUM_LIT>", ";", "++", "i", ")", "assert", "(", "Op", ".", "clobbersPhysReg", "(", "X86", "::", "FP0", "+", "i", ")", "==", "ClobbersFP0", "&&", "<STR_LIT>", "Inconsistent FP register clobber", "<STR_LIT>", ")", ";", "if", "(", "ClobbersFP0", ")", "ClobbersFPStack", "=", "true", ";", "}", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "Op", ".", "getReg", "(", ")", "<", "X86", "::", "FP0", "||", "Op", ".", "getReg", "(", ")", ">", "X86", "::", "FP6", ")", "continue", ";", "assert", "(", "Op", ".", "isImplicit", "(", ")", "&&", "<STR_LIT>", "Expected implicit def/use", "<STR_LIT>", ")", ";", "if", "(", "Op", ".", "isDef", "(", ")", ")", "STReturns", "|=", "<NUM_LIT>", "<<", "getFPReg" ]

LLVM

ARM

CPP

stmt_completion

CPU

7,456

[ "==", "ARM", "::", "t2SUBri12", "||", "Opc", "==", "ARM", "::", "t2SUBSri", ";" ]

[ "static", "inline", "bool", "isSubImmOpcode", "(", "int", "Opc", ")", "{", "return", "Opc", "==", "ARM", "::", "SUBri", "||", "Opc", "==", "ARM", "::", "tSUBi3", "||", "Opc", "==", "ARM", "::", "tSUBi8", "||", "Opc", "==", "ARM", "::", "tSUBSi3", "||", "Opc", "==", "ARM", "::", "tSUBSi8", "||", "Opc", "==", "ARM", "::", "t2SUBri", "||", "Opc" ]

LLVM

PowerPC

TD

next_suggestion

CPU

7,457

[ "}", "]", ">", ";" ]

[ "}", "]", ">", ";", "def", "getFPAs32BitInt", ":", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat", "APFloatOfN", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "convertToNonDenormSingle", "(", "APFloatOfN", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "APFloatOfN", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "nzFPImmAsi64", ":", "PatLeaf", "<", "(", "fpimm", ")", ",", "[", "{", "APFloat", "APFloatOfN", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "return", "!", "N", "-", ">", "isExactlyValue", "(", "+", "<NUM_LIT>", ".", "<NUM_LIT>", ")", "&", "&", "!", "checkConvertToNonDenormSingle", "(", "APFloatOfN", ")", ";", "}", "]", ">", ";", "def", "getFPAs64BitIntHi", ":", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat", "APFloatOfN", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "bool", "Unused", ";", "APFloatOfN", ".", "convert", "(", "APFloat", ":", ":", "IEEEdouble", "(", ")", ",", "APFloat", ":", ":", "rmNearestTiesToEven", ",", "&", "Unused", ")", ";", "uint32_t", "Hi", "=", "(", "uint32_t", ")", "(", "(", "APFloatOfN", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", ">", ">", "<NUM_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "Hi", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "getFPAs64BitIntLo", ":", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat", "APFloatOfN", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "bool", "Unused", ";", "APFloatOfN", ".", "convert", "(", "APFloat", ":", ":", "IEEEdouble", "(", ")", ",", "APFloat", ":", ":", "rmNearestTiesToEven", ",", "&", "Unused", ")", ";", "uint32_t", "Lo", "=", "(", "uint32_t", ")", "(", "APFloatOfN", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "Lo", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "imm34", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "N", "-", ">", "getSExtValue", "(", ")", ")", ";", "}", "]", ">", ";", "def", "getImmAs64BitInt", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI64Imm", "(", "N", "-", ">", "getSExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "SHL32", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI32Imm", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "SRL32", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "N", "-", ">", "getZExtValue", "(", ")", "?", "getI32Imm", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ":", "getI32Imm", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

7,458

[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

GCC

arm

CPP

next_suggestion

CPU

7,459

[ "}" ]

[ "static", "void", "arm_set_fixed_optab_libfunc", "(", "optab", "optable", ",", "machine_mode", "mode", ",", "const", "char", "*", "funcname", ",", "const", "char", "*", "modename", ",", "int", "num_suffix", ")", "{", "char", "buffer", "[", "<NUM_LIT>", "]", ";", "if", "(", "num_suffix", "==", "<NUM_LIT>", ")", "sprintf", "(", "buffer", ",", "<STR_LIT>", "__gnu_%s%s", "<STR_LIT>", ",", "funcname", ",", "modename", ")", ";", "else", "sprintf", "(", "buffer", ",", "<STR_LIT>", "__gnu_%s%s%d", "<STR_LIT>", ",", "funcname", ",", "modename", ",", "num_suffix", ")", ";", "set_optab_libfunc", "(", "optable", ",", "mode", ",", "buffer", ")", ";" ]

GCC

v850

MD

next_suggestion

MPU

7,460

[ "(", "const_string", "<STR_LIT>", ")", "]" ]

[ "(", "match_test", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]

GCC

i386

MD

next_suggestion

CPU

7,461

[ "<STR_LIT>" ]

[ "(", "unsigned_float", ":", "<", "ssescalarmode", ">", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_operand", ":", "VF_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]

LLVM

Hexagon

TD

stmt_completion

DSP

7,462

[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]

[ "def", "M2_mpyu_acc_ll_s1", ":", "T_M2_mpy_acc", "<", "<NUM_LIT>", ",", "<NUM_LIT>" ]

GCC

xtensa

CPP

next_suggestion

MPU

7,463

[ "cfun", "->", "machine", "->", "frame_laid_out", "=", "true", ";" ]

[ "long", "compute_frame_size", "(", "poly_int64", "size", ")", "{", "int", "regno", ";", "if", "(", "reload_completed", "&&", "cfun", "->", "machine", "->", "frame_laid_out", ")", "return", "cfun", "->", "machine", "->", "current_frame_size", ";", "if", "(", "cfun", "->", "static_chain_decl", "!=", "NULL", ")", "size", "+=", "(", "<NUM_LIT>", "*", "UNITS_PER_WORD", ")", ";", "cfun", "->", "machine", "->", "callee_save_size", "=", "<NUM_LIT>", ";", "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "++", "regno", ")", "{", "if", "(", "xtensa_call_save_reg", "(", "regno", ")", ")", "cfun", "->", "machine", "->", "callee_save_size", "+=", "UNITS_PER_WORD", ";", "}", "cfun", "->", "machine", "->", "current_frame_size", "=", "XTENSA_STACK_ALIGN", "(", "size", "+", "cfun", "->", "machine", "->", "callee_save_size", "+", "crtl", "->", "outgoing_args_size", "+", "(", "WINDOW_SIZE", "*", "UNITS_PER_WORD", ")", ")", ";", "cfun", "->", "machine", "->", "callee_save_size", "=", "XTENSA_STACK_ALIGN", "(", "cfun", "->", "machine", "->", "callee_save_size", ")", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

7,464

[ "}" ]

[ "void", "ARMRelocator", "::", "scanRelocation", "(", "Relocation", "&", "pReloc", ",", "IRBuilder", "&", "pBuilder", ",", "Module", "&", "pModule", ",", "LDSection", "&", "pSection", ",", "Input", "&", "pInput", ")", "{", "ResolveInfo", "*", "rsym", "=", "pReloc", ".", "symInfo", "(", ")", ";", "assert", "(", "rsym", "!=", "NULL", "&&", "<STR_LIT>", "ResolveInfo of relocation not set while scanRelocation", "<STR_LIT>", ")", ";", "assert", "(", "pSection", ".", "getLink", "(", ")", "!=", "NULL", ")", ";", "if", "(", "(", "pSection", ".", "getLink", "(", ")", "->", "flag", "(", ")", "&", "llvm", "::", "ELF", "::", "SHF_ALLOC", ")", "==", "<NUM_LIT>", ")", "return", ";", "if", "(", "rsym", "->", "isLocal", "(", ")", ")", "scanLocalReloc", "(", "pReloc", ",", "pSection", ")", ";", "else", "scanGlobalReloc", "(", "pReloc", ",", "pBuilder", ",", "pSection", ")", ";", "if", "(", "rsym", "->", "isUndef", "(", ")", "&&", "!", "rsym", "->", "isDyn", "(", ")", "&&", "!", "rsym", "->", "isWeak", "(", ")", "&&", "!", "rsym", "->", "isNull", "(", ")", ")", "issueUndefRef", "(", "pReloc", ",", "pSection", ",", "pInput", ")", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

7,465

[ "}" ]

[ "let", "ParserMatchClass", "=", "VecListTwoQHWordIndexAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "DPR", ":", "$", "Vd", ",", "i32imm", ":", "$", "idx", ")", ";" ]

LLVM

ARM64

TD

next_suggestion

CPU

7,466

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "idx2", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "idx", ";", "bits", "<", "<NUM_LIT>", ">", "idx2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

stmt_completion

CPU

7,467

[ ",", "(", "_", "_", "v8hi", ")", "_", "_", "W", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_sub_epi16", "(", "_", "_", "m128i", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_psubw128_mask", "(", "(", "_", "_", "v8hi", ")", "_", "_", "A", ",", "(", "_", "_", "v8hi", ")", "_", "_", "B" ]

LLVM

AMDGPU

CPP

code_generation

GPU

7,468

[ "bool", "SITargetLowering", "::", "isEligibleForTailCallOptimization", "(", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CalleeCC", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "!", "mayTailCallThisCC", "(", "CalleeCC", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "Function", "&", "CallerF", "=", "MF", ".", "getFunction", "(", ")", ";", "CallingConv", "::", "ID", "CallerCC", "=", "CallerF", ".", "getCallingConv", "(", ")", ";", "const", "SIRegisterInfo", "*", "TRI", "=", "getSubtarget", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "const", "uint32_t", "*", "CallerPreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CallerCC", ")", ";", "if", "(", "!", "CallerPreserved", ")", "return", "false", ";", "bool", "CCMatch", "=", "CallerCC", "==", "CalleeCC", ";", "if", "(", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", "{", "if", "(", "canGuaranteeTCO", "(", "CalleeCC", ")", "&&", "CCMatch", ")", "return", "true", ";", "return", "false", ";", "}", "if", "(", "IsVarArg", ")", "return", "false", ";", "for", "(", "const", "Argument", "&", "Arg", ":", "CallerF", ".", "args", "(", ")", ")", "{", "if", "(", "Arg", ".", "hasByValAttr", "(", ")", ")", "return", "false", ";", "}", "LLVMContext", "&", "Ctx", "=", "*", "DAG", ".", "getContext", "(", ")", ";", "if", "(", "!", "CCState", "::", "resultsCompatible", "(", "CalleeCC", ",", "CallerCC", ",", "MF", ",", "Ctx", ",", "Ins", ",", "CCAssignFnForCall", "(", "CalleeCC", ",", "IsVarArg", ")", ",", "CCAssignFnForCall", "(", "CallerCC", ",", "IsVarArg", ")", ")", ")", "return", "false", ";", "if", "(", "!", "CCMatch", ")", "{", "const", "uint32_t", "*", "CalleePreserved", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CalleeCC", ")", ";", "if", "(", "!", "TRI", "->", "regmaskSubsetEqual", "(", "CallerPreserved", ",", "CalleePreserved", ")", ")", "return", "false", ";", "}", "if", "(", "Outs", ".", "empty", "(", ")", ")", "return", "true", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CalleeCC", ",", "IsVarArg", ",", "MF", ",", "ArgLocs", ",", "Ctx", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CCAssignFnForCall", "(", "CalleeCC", ",", "IsVarArg", ")", ")", ";", "const", "SIMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "if", "(", "CCInfo", ".", "getNextStackOffset", "(", ")", ">", "FuncInfo", "->", "getBytesInStackArgArea", "(", ")", ")", "return", "false", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "return", "parametersInCSRMatch", "(", "MRI", ",", "CallerPreserved", ",", "ArgLocs", ",", "OutVals", ")", ";", "}" ]

[ "Returns", "true", "if", "the", "call", "can", "be", "lowered", "as", "a", "tail", "call", "." ]

LLVM

ARM

CPP

code_generation

CPU

7,469

[ "unsigned", "ARMMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "unsigned", "RegNo", "=", "CTX", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "Reg", ")", ";", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "ARM", "::", "HasMVEIntegerOps", "]", ")", "return", "RegNo", ";", "switch", "(", "Reg", ")", "{", "default", ":", "return", "RegNo", ";", "case", "ARM", "::", "Q0", ":", "case", "ARM", "::", "Q1", ":", "case", "ARM", "::", "Q2", ":", "case", "ARM", "::", "Q3", ":", "case", "ARM", "::", "Q4", ":", "case", "ARM", "::", "Q5", ":", "case", "ARM", "::", "Q6", ":", "case", "ARM", "::", "Q7", ":", "case", "ARM", "::", "Q8", ":", "case", "ARM", "::", "Q9", ":", "case", "ARM", "::", "Q10", ":", "case", "ARM", "::", "Q11", ":", "case", "ARM", "::", "Q12", ":", "case", "ARM", "::", "Q13", ":", "case", "ARM", "::", "Q14", ":", "case", "ARM", "::", "Q15", ":", "return", "<NUM_LIT>", "*", "RegNo", ";", "}", "}", "else", "if", "(", "MO", ".", "isImm", "(", ")", ")", "{", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "}", "else", "if", "(", "MO", ".", "isDFPImm", "(", ")", ")", "{", "return", "static_cast", "<", "unsigned", ">", "(", "APFloat", "(", "bit_cast", "<", "double", ">", "(", "MO", ".", "getDFPImm", "(", ")", ")", ")", ".", "bitcastToAPInt", "(", ")", ".", "getHiBits", "(", "<NUM_LIT>", ")", ".", "getLimitedValue", "(", ")", ")", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", "Unable to encode MCOperand!", "<STR_LIT>", ")", ";", "}" ]

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

GCC

mips

MD

stmt_completion

CPU

7,470

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr" ]

GCC

avr

MD

program_repair

MPU

7,471

[ "<FIXS>", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", ")", "<FIXE>" ]

[ "(", "const_int", "<NUM_LIT>", ")", "(", "if_then_else", "(", "match_test", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "<BUGS>", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>" ]

LLVM

AMDGPU

CPP

code_generation

GPU

7,472

[ "SDValue", "AMDGPUTargetLowering", "::", "getRecipEstimate", "(", "SDValue", "Operand", ",", "SelectionDAG", "&", "DAG", ",", "int", "Enabled", ",", "int", "&", "RefinementSteps", ")", "const", "{", "EVT", "VT", "=", "Operand", ".", "getValueType", "(", ")", ";", "if", "(", "VT", "==", "MVT", "::", "f32", ")", "{", "RefinementSteps", "=", "<NUM_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "Operand", ")", ",", "VT", ",", "Operand", ")", ";", "}", "return", "SDValue", "(", ")", ";", "}" ]

[ "Return", "a", "reciprocal", "estimate", "value", "for", "the", "input", "operand", "." ]

GCC

arm

CPP

next_suggestion

CPU

7,473

[ "return", "_", "_", "rv", ".", "_", "_", "i", ";" ]

[ "union", "{", "int32x2x3_t", "_", "_", "i", ";", "_", "_", "builtin_neon_ei", "_", "_", "o", ";", "}", "_", "_", "rv", ";", "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld3_dupv2si", "(", "(", "const", "_", "_", "builtin_neon_si", "*", ")", "_", "_", "a", ")", ";" ]

GCC

rs6000

CPP

stmt_completion

CPU

7,474

[ "_", "temp", ")", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_cmpneq_pd", "(", "_", "_", "m128d", "_", "_", "A", ",", "_", "_", "m128d", "_", "_", "B", ")", "{", "_", "_", "v2df", "_", "_", "temp", "=", "(", "_", "_", "v2df", ")", "vec_cmpeq", "(", "(", "_", "_", "v2df", ")", "_", "_", "A", ",", "(", "_", "_", "v2df", ")", "_", "_", "B", ")", ";", "return", "(", "(", "_", "_", "m128d", ")", "vec_nor", "(", "_", "_", "temp", ",", "_" ]

GCC

s390

CPP

code_generation

MPU

7,475

[ "bool", "s390_expand_insv", "(", "rtx", "dest", ",", "rtx", "op1", ",", "rtx", "op2", ",", "rtx", "src", ")", "{", "int", "bitsize", "=", "INTVAL", "(", "op1", ")", ";", "int", "bitpos", "=", "INTVAL", "(", "op2", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "machine_mode", "smode", ";", "int", "smode_bsize", ",", "mode_bsize", ";", "rtx", "op", ",", "clobber", ";", "if", "(", "bitsize", "+", "bitpos", ">", "GET_MODE_BITSIZE", "(", "mode", ")", ")", "return", "false", ";", "if", "(", "TARGET_ZARCH", "&&", "register_operand", "(", "dest", ",", "word_mode", ")", "&&", "(", "bitpos", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "(", "bitsize", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "const_int_operand", "(", "src", ",", "VOIDmode", ")", ")", "{", "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "src", ")", ";", "int", "regpos", "=", "bitpos", "+", "bitsize", ";", "while", "(", "regpos", ">", "bitpos", ")", "{", "machine_mode", "putmode", ";", "int", "putsize", ";", "if", "(", "TARGET_EXTIMM", "&&", "(", "regpos", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "(", "regpos", ">=", "bitpos", "+", "<NUM_LIT>", ")", ")", "putmode", "=", "SImode", ";", "else", "putmode", "=", "HImode", ";", "putsize", "=", "GET_MODE_BITSIZE", "(", "putmode", ")", ";", "regpos", "-=", "putsize", ";", "emit_move_insn", "(", "gen_rtx_ZERO_EXTRACT", "(", "word_mode", ",", "dest", ",", "GEN_INT", "(", "putsize", ")", ",", "GEN_INT", "(", "regpos", ")", ")", ",", "gen_int_mode", "(", "val", ",", "putmode", ")", ")", ";", "val", ">>=", "putsize", ";", "}", "gcc_assert", "(", "regpos", "==", "bitpos", ")", ";", "return", "true", ";", "}", "smode", "=", "smallest_mode_for_size", "(", "bitsize", ",", "MODE_INT", ")", ";", "smode_bsize", "=", "GET_MODE_BITSIZE", "(", "smode", ")", ";", "mode_bsize", "=", "GET_MODE_BITSIZE", "(", "mode", ")", ";", "if", "(", "bitpos", "==", "<NUM_LIT>", "&&", "(", "bitsize", "%", "BITS_PER_UNIT", ")", "==", "<NUM_LIT>", "&&", "MEM_P", "(", "dest", ")", "&&", "(", "register_operand", "(", "src", ",", "word_mode", ")", "||", "const_int_operand", "(", "src", ",", "VOIDmode", ")", ")", ")", "{", "if", "(", "smode_bsize", "==", "bitsize", ")", "{", "emit_move_insn", "(", "adjust_address", "(", "dest", ",", "smode", ",", "<NUM_LIT>", ")", ",", "gen_lowpart", "(", "smode", ",", "src", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "const_int_operand", "(", "src", ",", "VOIDmode", ")", ")", "{", "int", "size", "=", "bitsize", "/", "BITS_PER_UNIT", ";", "rtx", "src_mem", "=", "adjust_address", "(", "force_const_mem", "(", "word_mode", ",", "src", ")", ",", "BLKmode", ",", "UNITS_PER_WORD", "-", "size", ")", ";", "dest", "=", "adjust_address", "(", "dest", ",", "BLKmode", ",", "<NUM_LIT>", ")", ";", "set_mem_size", "(", "dest", ",", "size", ")", ";", "s390_expand_movmem", "(", "dest", ",", "src_mem", ",", "GEN_INT", "(", "size", ")", ")", ";", "return", "true", ";", "}", "else", "if", "(", "register_operand", "(", "src", ",", "word_mode", ")", ")", "{", "if", "(", "bitsize", "<=", "<NUM_LIT>", ")", "emit_move_insn", "(", "gen_rtx_ZERO_EXTRACT", "(", "word_mode", ",", "dest", ",", "op1", ",", "const0_rtx", ")", ",", "src", ")", ";", "else", "{", "int", "stcmh_width", "=", "bitsize", "-", "<NUM_LIT>", ";", "int", "size", "=", "stcmh_width", "/", "BITS_PER_UNIT", ";", "emit_move_insn", "(", "adjust_address", "(", "dest", ",", "SImode", ",", "size", ")", ",", "gen_lowpart", "(", "SImode", ",", "src", ")", ")", ";", "set_mem_size", "(", "dest", ",", "size", ")", ";", "emit_move_insn", "(", "gen_rtx_ZERO_EXTRACT", "(", "word_mode", ",", "dest", ",", "GEN_INT", "(", "stcmh_width", ")", ",", "const0_rtx", ")", ",", "gen_rtx_LSHIFTRT", "(", "word_mode", ",", "src", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "}", "return", "true", ";", "}", "}", "if", "(", "(", "bitpos", "%", "BITS_PER_UNIT", ")", "==", "<NUM_LIT>", "&&", "(", "bitsize", "%", "BITS_PER_UNIT", ")", "==", "<NUM_LIT>", "&&", "(", "bitpos", "&", "<NUM_LIT>", ")", "==", "(", "(", "bitpos", "+", "bitsize", "-", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "&&", "MEM_P", "(", "src", ")", "&&", "(", "mode", "==", "DImode", "||", "mode", "==", "SImode", ")", "&&", "register_operand", "(", "dest", ",", "mode", ")", ")", "{", "if", "(", "smode_bsize", "==", "bitsize", "&&", "bitpos", "==", "mode_bsize", "-", "smode_bsize", ")", "{", "op", "=", "gen_rtx_STRICT_LOW_PART", "(", "VOIDmode", ",", "gen_lowpart", "(", "smode", ",", "dest", ")", ")", ";", "op", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "op", ",", "gen_lowpart", "(", "smode", ",", "src", ")", ")", ";", "clobber", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "CCmode", ",", "CC_REGNUM", ")", ")", ";", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "op", ",", "clobber", ")", ")", ")", ";", "return", "true", ";", "}", "}", "if", "(", "TARGET_Z10", "&&", "(", "mode", "==", "DImode", "||", "mode", "==", "SImode", ")", ")", "{", "machine_mode", "mode_s", "=", "GET_MODE", "(", "src", ")", ";", "if", "(", "mode_s", "==", "VOIDmode", ")", "{", "src", "=", "force_reg", "(", "mode", ",", "src", ")", ";", "}", "else", "if", "(", "mode_s", "!=", "mode", ")", "{", "gcc_assert", "(", "GET_MODE_BITSIZE", "(", "mode_s", ")", ">=", "bitsize", ")", ";", "src", "=", "force_reg", "(", "mode_s", ",", "src", ")", ";", "src", "=", "gen_lowpart", "(", "mode", ",", "src", ")", ";", "}", "op", "=", "gen_rtx_ZERO_EXTRACT", "(", "mode", ",", "dest", ",", "op1", ",", "op2", ")", ",", "op", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "op", ",", "src", ")", ";", "if", "(", "!", "TARGET_ZEC12", ")", "{", "clobber", "=", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "CCmode", ",", "CC_REGNUM", ")", ")", ";", "op", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "op", ",", "clobber", ")", ")", ";", "}", "emit_insn", "(", "op", ")", ";", "return", "true", ";", "}", "return", "false", ";", "}" ]

[ "Expand", "code", "for", "the", "insv", "template", ".", "Return", "true", "if", "successful", ",", "false", "else", "." ]

LLVM

SystemZ

TD

next_suggestion

CPU

7,476

[ "}" ]

[ "class", "SideEffectBinaryRILPC", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterOperand", "cls", ">", ":", "InstRILb", "<", "opcode", ",", "(", "outs", ")", ",", "(", "ins", "cls", ":", "$", "R1", ",", "pcrel32", ":", "$", "RI2", ")", ",", "mnemonic", "#", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "AddedComplexity", "=", "<NUM_LIT>", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

7,477

[ "SD", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

[ "(", "float_extend", ":", "DD", "(", "match_operand", ":" ]

LLVM

Hexagon

TD

next_suggestion

DSP

7,478

[ "let", "isFP", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

stmt_completion

CPU

7,479

[ "mm512_maskz_sllv_epi16", "(", "_", "_", "mmask32", "_", "_", "U", ",", "_", "_", "m512i", "_", "_", "A", ",", "_", "_", "m512i", "_", "_", "B", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_" ]

LLVM

AAP

CPP

next_suggestion

MPU

7,480

[ "}" ]

[ "SDLoc", "&", "DL", "=", "CLI", ".", "DL", ";", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", "=", "CLI", ".", "Outs", ";", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", "=", "CLI", ".", "OutVals", ";", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", "=", "CLI", ".", "Ins", ";", "SDValue", "Chain", "=", "CLI", ".", "Chain", ";", "SDValue", "Callee", "=", "CLI", ".", "Callee", ";", "bool", "&", "isTailCall", "=", "CLI", ".", "IsTailCall", ";", "CallingConv", "::", "ID", "CallConv", "=", "CLI", ".", "CallConv", ";", "bool", "isVarArg", "=", "CLI", ".", "IsVarArg", ";", "isTailCall", "=", "false", ";", "switch", "(", "CallConv", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported calling convention", "<STR_LIT>", ")", ";", "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "C", ":", "return", "LowerCCCCallTo", "(", "Chain", ",", "Callee", ",", "CallConv", ",", "isVarArg", ",", "isTailCall", ",", "Outs", ",", "OutVals", ",", "Ins", ",", "DL", ",", "DAG", ",", "InVals", ")", ";", "}" ]

LLVM

AArch64

CPP

next_suggestion

CPU

7,481

[ "}" ]

[ "assert", "(", "MF", "&&", "<STR_LIT>", "Can't get MachineFunction here", "<STR_LIT>", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "for", "(", "unsigned", "OpIdx", "=", "<NUM_LIT>", ",", "EndIdx", "=", "Instr", ".", "getNumOperands", "(", ")", ";", "OpIdx", "<", "EndIdx", ";", "++", "OpIdx", ")", "{", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "OpIdx", ")", ";", "const", "TargetRegisterClass", "*", "OpRegCstraints", "=", "Instr", ".", "getRegClassConstraint", "(", "OpIdx", ",", "TII", ",", "TRI", ")", ";", "if", "(", "!", "OpRegCstraints", ")", "continue", ";", "if", "(", "MO", ".", "isFI", "(", ")", ")", "continue", ";", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "Operand has register constraints without being a register!", "<STR_LIT>", ")", ";", "Register", "Reg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "Register", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "{", "if", "(", "!", "OpRegCstraints", "->", "contains", "(", "Reg", ")", ")", "return", "false", ";", "}", "else", "if", "(", "!", "OpRegCstraints", "->", "hasSubClassEq", "(", "MRI", "->", "getRegClass", "(", "Reg", ")", ")", "&&", "!", "MRI", "->", "constrainRegClass", "(", "Reg", ",", "OpRegCstraints", ")", ")", "return", "false", ";", "}", "return", "true", ";" ]

GCC

sh

MD

stmt_completion

CPU

7,482

[ "<STR_LIT>", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]

LLVM

R600

CPP

next_suggestion

GPU

7,483

[ "assert", "(", "!", "<STR_LIT>", "Invalid interpolation parameter slot", "<STR_LIT>", ")", ";" ]

[ "O", "<<", "<STR_LIT>", "P20", "<STR_LIT>", ";", "}", "else", "if", "(", "Imm", "==", "<NUM_LIT>", ")", "{", "O", "<<", "<STR_LIT>", "P10", "<STR_LIT>", ";", "}", "else", "{" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

7,484

[ "}" ]

[ "int", "DefaultValue", "=", "IsPacked", "&&", "(", "Mod", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumOps", ";", "++", "I", ")", "{", "if", "(", "!", "!", "(", "Ops", "[", "I", "]", "&", "Mod", ")", "!=", "DefaultValue", ")", "return", "false", ";" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

7,485

[ "IDLoc", ";" ]

[ "uint64_t", "FBS", "=", "ComputeAvailableFeatures", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ")", ")", ";", "std", "::", "string", "Suggestion", "=", "PPCMnemonicSpellCheck", "(", "(", "(", "PPCOperand", "&", ")", "*", "Operands", "[", "<NUM_LIT>", "]", ")", ".", "getToken", "(", ")", ",", "FBS", ")", ";", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "invalid instruction", "<STR_LIT>", "+", "Suggestion", ",", "(", "(", "PPCOperand", "&", ")", "*", "Operands", "[", "<NUM_LIT>", "]", ")", ".", "getLocRange", "(", ")", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=" ]

LLVM

Hexagon

TD

next_suggestion

DSP

7,486

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

7,487

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A4_andnp", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_946df596", ",", "TypeALU64", ">", ",", "Enc_ea23e4", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

avr

MD

next_suggestion

MPU

7,488

[ "}" ]

[ "(", "match_operand", ":", "ALL4", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "REG_CC", ")", ")", "]", "<STR_LIT>", "{", "return", "output_movsisf", "(", "insn", ",", "operands", ",", "NULL", ")" ]

GCC

aarch64

CPP

stmt_completion

CPU

7,489

[ "=", "index", ";" ]

[ "index", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "shift", "=", "exact_log2", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "ASHIFT", "&&", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "SIGN_EXTEND", "||", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "ZERO_EXTEND", ")", "&&", "GET_MODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "DImode", "&&", "GET_MODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "SImode", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "type", "=", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "SIGN_EXTEND", ")", "?", "ADDRESS_REG_SXTW", ":", "ADDRESS_REG_UXTW", ";", "index", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "shift", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "AND", "&&", "GET_MODE", "(", "x", ")", "==", "DImode", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "MULT", "&&", "GET_MODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "DImode", "&&", "CONST_INT_P", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "type", "=", "ADDRESS_REG_UXTW", ";", "index", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "shift", "=", "exact_log2", "(", "INTVAL", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ";", "if", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "!=", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "shift", ")", "shift", "=", "-", "<NUM_LIT>", ";", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "AND", "&&", "GET_MODE", "(", "x", ")", "==", "DImode", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "ASHIFT", "&&", "GET_MODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "DImode", "&&", "CONST_INT_P", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "type", "=", "ADDRESS_REG_UXTW", ";", "index", "=", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "shift", "=", "INTVAL", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "!=", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "shift", ")", "shift", "=", "-", "<NUM_LIT>", ";", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "MULT", "&&", "GET_MODE", "(", "x", ")", "==", "Pmode", "&&", "GET_MODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "Pmode", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "type", "=", "ADDRESS_REG_REG", ";", "index", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "shift", "=", "exact_log2", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "ASHIFT", "&&", "GET_MODE", "(", "x", ")", "==", "Pmode", "&&", "GET_MODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "Pmode", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "type", "=", "ADDRESS_REG_REG", ";", "index", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "shift", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "return", "false", ";", "if", "(", "!", "strict_p", "&&", "SUBREG_P", "(", "index", ")", "&&", "contains_reg_of_mode", "[", "GENERAL_REGS", "]", "[", "GET_MODE", "(", "SUBREG_REG", "(", "index", ")", ")", "]", ")", "index", "=", "SUBREG_REG", "(", "index", ")", ";", "if", "(", "aarch64_sve_data_mode_p", "(", "mode", ")", ")", "{", "if", "(", "type", "!=", "ADDRESS_REG_REG", "||", "(", "<NUM_LIT>", "<<", "shift", ")", "!=", "GET_MODE_UNIT_SIZE", "(", "mode", ")", ")", "return", "false", ";", "}", "else", "{", "if", "(", "shift", "!=", "<NUM_LIT>", "&&", "!", "(", "IN_RANGE", "(", "shift", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "&&", "known_eq", "(", "<NUM_LIT>", "<<", "shift", ",", "GET_MODE_SIZE", "(", "mode", ")", ")", ")", ")", "return", "false", ";", "}", "if", "(", "REG_P", "(", "index", ")", "&&", "aarch64_regno_ok_for_index_p", "(", "REGNO", "(", "index", ")", ",", "strict_p", ")", ")", "{", "info", "->", "type", "=", "type", ";", "info", "->", "offset" ]

LLVM

M88k

TD

stmt_completion

MPU

7,490

[ ",", "imm32zx5O", ":", "$", "o5", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "shl", "GPR", ":", "$", "rs1", ",", "imm32zx5O", ":", "$", "o5", ")", ",", "(", "MAKrwo", "GPR", ":", "$", "rs1" ]

GCC

s390

MD

stmt_completion

MPU

7,491

[ ":", "V1DF" ]

[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec", ":", "V2DF", "[", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_VEC_MERGEL", ")", ")", "(", "set", "(", "match_operand", ":", "V1TF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float_extend", ":", "V1TF", "(", "vec_select" ]

LLVM

Mips

TD

next_suggestion

CPU

7,492

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rs", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rt", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm16", ";" ]

LLVM

VE

CPP

stmt_completion

CPU

7,493

[ "ge", "<STR_LIT>", ";" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "eq", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ge", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "le", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "af", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "gt", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "lt", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "ne", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "eq", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>" ]

LLVM

X86

TD

program_repair

CPU

7,494

[ "<FIXS>", "(", "ins", "VTI", ".", "RC", ":", "$", "src1", ",", "BcstVTI", ".", "ScalarMemOp", ":", "$", "src2", ",", "u8imm", ":", "$", "src3", ")", ",", "<FIXE>" ]

[ ":", "avx512_3Op_rm_imm8", "Op", ",", "OpStr", ",", "OpNode", ",", "sched", ",", "VTI", ",", "VTI", ">", "{", "let", "ExeDomain", "=", "VTI", ".", "ExeDomain", "indefm", "rmbi", ":", "AVX512_maskable", "Op", ",", "MRMSrcMem", ",", "VTI", ",", "(", "outs", "VTI", ".", "RC", ":", "$", "dst", ")", ",", "<BUGS>", "(", "ins", "VTI", ".", "RC", ":", "$", "src1", ",", "VTI", ".", "ScalarMemOp", ":", "$", "src2", ",", "u8imm", ":", "$", "src3", ")", ",", "<BUGE>", "OpStr", ",", "<STR_LIT>", "#", "BcstVTI", ".", "BroadcastStr", "#", "<STR_LIT>", ",", "<STR_LIT>", "#", "BcstVTI", ".", "BroadcastStr", "#", "<STR_LIT>", ",", "(", "OpNode", "(", "VTI", ".", "VT", "VTI", ".", "RC", ":", "$", "src1", ")", "," ]

LLVM

AMDGPU

CPP

program_repair

GPU

7,495

[ "<FIXS>", "std", "::", "vector", "std", "::", "pair", "int", ",", "unsigned", ">>", "R600InstrInfo", "::", "ExtractSrcs", "(", "MachineInstr", "&", "MI", ",", "<FIXE>" ]

[ "return", "Result", ";", "}", "<BUGS>", "std", "::", "vector", "std", "::", "pair", "int", ",", "unsigned", ">", ">", "R600InstrInfo", "::", "ExtractSrcs", "(", "MachineInstr", "*", "MI", ",", "<BUGE>", "const", "DenseMap", "unsigned", ",", "unsigned", ">", "&", "PV", ",", "unsigned", "&", "ConstCount", ")", "const", "{", "ConstCount", "=", "<NUM_LIT>", ";" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

7,496

[ "(", ")", ",", "MI", ")", ";" ]

[ "dbgs", "(", ")", "<<", "<STR_LIT>", "********** Prepare For LiveIntervals **********\\n", "<STR_LIT>", "<<", "<STR_LIT>", "********** Function: ", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "'", "\\n", "'", ";", "}", ")", ";", "bool", "Changed", "=", "false", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "auto", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "<", "WebAssemblySubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "&", "Entry", "=", "*", "MF", ".", "begin", "(", ")", ";", "assert", "(", "!", "mustPreserveAnalysisID", "(", "LiveIntervalsID", ")", "&&", "<STR_LIT>", "LiveIntervals shouldn't be active yet!", "<STR_LIT>", ")", ";", "MRI", ".", "leaveSSA", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MRI", ".", "getNumVirtRegs", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "TargetRegisterInfo", "::", "index2VirtReg", "(", "i", ")", ";", "if", "(", "MRI", ".", "use_nodbg_empty", "(", "Reg", ")", ")", "continue", ";", "if", "(", "HasArgumentDef", "(", "Reg", ",", "MRI", ")", ")", "continue", ";", "BuildMI", "(", "Entry", ",", "Entry", ".", "begin", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", ".", "get", "(", "WebAssembly", "::", "IMPLICIT_DEF", ")", ",", "Reg", ")", ";", "Changed", "=", "true", ";", "}", "for", "(", "auto", "MII", "=", "Entry", ".", "begin", "(", ")", ",", "MIE", "=", "Entry", ".", "end", "(", ")", ";", "MII", "!=", "MIE", ";", ")", "{", "MachineInstr", "*", "MI", "=", "&", "*", "MII", "++", ";", "if", "(", "IsArgument", "(", "MI", ")", ")", "{", "MI", "->", "removeFromParent", "(", ")", ";", "Entry", ".", "insert", "(", "Entry", ".", "begin" ]

GCC

avr

MD

program_repair

MPU

7,497

[ "<FIXS>", "avr_expand_epilogue", "(", "false", ")", "<FIXE>" ]

[ "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<STR_LIT>", "{", "<BUGS>", "expand_epilogue", "(", "false", ")", "<BUGE>", "DONE", "}", ")" ]

GCC

bfin

MD

stmt_completion

DSP

7,498

[ "<STR_LIT>", ")", ")" ]

[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const_string" ]

LLVM

Mips

TD

stmt_completion

CPU

7,499

[ ",", "fms", ",", "MSA128DOpnd", ">", ";" ]

[ "class", "FMSUB_D_DESC", ":", "MSA_3RF_4RF_DESC_BASE", "<", "<STR_LIT>" ]