docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	ARM	CPP	stmt_completion	CPU	7,600	[ "return", "false", ";" ]	[ "bool", "ARMSubtarget", "::", "enableMachineScheduler", "(", ")", "const", "{", "if", "(", "isMClass", "(", ")", "&&", "hasMinSize", "(", ")", ")" ]
LLVM	ARM	CPP	next_suggestion	CPU	7,601	[ "unsigned", "LowWidth", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformVLDCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformARMBUILD_VECTORCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getLowBitsSet", "(", "BitWidth", ",", "<NUM_LIT>", ")", ";", "if", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "<NUM_LIT>", ")", ";", "if", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getLowBitsSet", "(", "BitWidth", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "\|\|", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedMask", ",", "DCI", ")", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "unsigned", "LowWidth", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "LowMask", "=", "APInt", "::", "getLowBitsSet", "(", "LowWidth", ",", "<NUM_LIT>", ")", ";", "unsigned", "HighWidth", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "HighMask", "=", "APInt", "::", "getHighBitsSet", "(", "HighWidth", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "LowMask", ",", "DCI", ")", ")", "\|\|", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "HighMask", ",", "DCI", ")", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "unsigned", "HighWidth", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "HighMask", "=", "APInt", "::", "getHighBitsSet", "(", "HighWidth", ",", "<NUM_LIT>", ")", ";" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	7,602	[ "let", "Constraints", "=", "<STR_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "Switches", "=", "<NUM_LIT>", ";", "let", "Dest", "=", "dst", ";", "let", "HasImm", "=", "<NUM_LIT>", ";", "let", "OperandType", "=", "OpType", ".", "INT64", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]
GCC	avr	CPP	next_suggestion	MPU	7,603	[ "}" ]	[ "rtx", "dest", "=", "SET_DEST", "(", "set", ")", ";", "if", "(", "MEM_P", "(", "dest", ")", "&&", "(", "REG_P", "(", "src", ")", "\|\|", "src", "==", "CONST0_RTX", "(", "GET_MODE", "(", "dest", ")", ")", ")", ")", "{", "return", "CONSTANT_ADDRESS_P", "(", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "REG_P", "(", "dest", ")", "&&", "MEM_P", "(", "src", ")", ")", "{", "return", "CONSTANT_ADDRESS_P", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ";", "}", "return", "false", ";", "}", "case", "CODE_FOR_call_insn", ":", "case", "CODE_FOR_call_value_insn", ":", "return", "true", ";" ]
GCC	i386	CPP	stmt_completion	CPU	7,604	[ "_", "m128", "_", "_", "B", ")", "{" ]	[ "static", "_", "_", "inline", "_", "_", "m128", "_", "mm_min_ps", "(", "_", "_", "m128", "_", "_", "A", ",", "_" ]
GCC	rs6000	MD	stmt_completion	CPU	7,605	[ "(", "match_dup", "<NUM_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VBCD", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VBCD", "[", "(", "match_operand", ":", "VBCD", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VBCD", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_BCD_ADD_SUB", ")", ")", "(", "set", "(", "reg", ":", "CCFP", "CR6_REGNO", ")", "(", "compare", ":", "CCFP", "(", "unspec", ":", "V2DF", "[" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	7,606	[ "R2", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "Addr", ")", ",", "MVT", "::", "i32", ")", ";" ]	[ "bool", "AMDGPUDAGToDAGISel", "::", "SelectADDRParam", "(", "SDValue", "Addr", ",", "SDValue", "&", "R1", ",", "SDValue", "&", "R2", ")", "{", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "ISD", "::", "FrameIndex", ")", "{", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ")", ")", "{", "R1", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "MVT", "::", "i32", ")", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	7,607	[ ",", "ST", ".", "getMaxWavesPerEU", "(", ")", ")", ";" ]	[ "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", "F", ")", ";", "if", "(", "!", "ST", ".", "isPromoteAllocaEnabled", "(", ")", ")", "return", "false", ";", "FunctionType", "", "FTy", "=", "F", ".", "getFunctionType", "(", ")", ";", "for", "(", "Type", "", "ParamTy", ":", "FTy", "->", "params", "(", ")", ")", "{", "PointerType", "", "PtrTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "ParamTy", ")", ";", "if", "(", "PtrTy", "&&", "PtrTy", "->", "getAddressSpace", "(", ")", "==", "AMDGPUAS", "::", "LOCAL_ADDRESS", ")", "{", "LocalMemLimit", "=", "<NUM_LIT>", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Function has local memory argument. Promoting to ", "<STR_LIT>", "<STR_LIT>", "local memory disabled.\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "LocalMemLimit", "=", "ST", ".", "getLocalMemorySize", "(", ")", ";", "if", "(", "LocalMemLimit", "==", "<NUM_LIT>", ")", "return", "false", ";", "const", "DataLayout", "&", "DL", "=", "Mod", "->", "getDataLayout", "(", ")", ";", "CurrentLocalMemUsage", "=", "<NUM_LIT>", ";", "for", "(", "GlobalVariable", "&", "GV", ":", "Mod", "->", "globals", "(", ")", ")", "{", "if", "(", "GV", ".", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "!=", "AMDGPUAS", "::", "LOCAL_ADDRESS", ")", "continue", ";", "for", "(", "const", "User", "", "U", ":", "GV", ".", "users", "(", ")", ")", "{", "const", "Instruction", "*", "Use", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ";", "if", "(", "!", "Use", ")", "continue", ";", "if", "(", "Use", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "==", "&", "F", ")", "{", "unsigned", "Align", "=", "GV", ".", "getAlignment", "(", ")", ";", "if", "(", "Align", "==", "<NUM_LIT>", ")", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "uint64_t", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "CurrentLocalMemUsage", "=", "alignTo", "(", "CurrentLocalMemUsage", ",", "Align", ")", ";", "CurrentLocalMemUsage", "+=", "AllocSize", ";", "break", ";", "}", "}", "}", "unsigned", "MaxOccupancy", "=", "ST", ".", "getOccupancyWithLocalMemSize", "(", "CurrentLocalMemUsage", ")", ";", "unsigned", "OccupancyHint", "=", "ST", ".", "getWavesPerEU", "(", "F", ")", ".", "second", ";", "if", "(", "OccupancyHint", "==", "<NUM_LIT>", ")", "OccupancyHint", "=", "<NUM_LIT>", ";", "OccupancyHint", "=", "std", "::", "min", "(", "OccupancyHint" ]
LLVM	X86	CPP	stmt_completion	CPU	7,608	[ ",", "Shuffle", ",", "&", "ShuffleMask", "[", "<NUM_LIT>", "]", ")", ";" ]	[ "unsigned", "AllowedUses", "=", "InVec", ".", "getNumOperands", "(", ")", ">", "<NUM_LIT>", "&&", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "LdNode", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", ")", "{", "if", "(", "!", "LdNode", ".", "getNode", "(", ")", "->", "hasNUsesOfValue", "(", "AllowedUses", ",", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "AllowedUses", "=", "<NUM_LIT>", ";", "LdNode", "=", "LdNode", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "!", "ISD", "::", "isNormalLoad", "(", "LdNode", ".", "getNode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "LoadSDNode", "", "LN0", "=", "cast", "<", "LoadSDNode", ">", "(", "LdNode", ")", ";", "if", "(", "!", "LN0", "\|\|", "!", "LN0", "->", "hasNUsesOfValue", "(", "AllowedUses", ",", "<NUM_LIT>", ")", "\|\|", "LN0", "->", "isVolatile", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "EltVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "Align", "=", "LN0", "->", "getAlignment", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "unsigned", "NewAlign", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getABITypeAlignment", "(", "EltVT", ".", "getTypeForEVT", "(", "", "DAG", ".", "getContext", "(", ")", ")", ")", ";", "if", "(", "NewAlign", ">", "Align", "\|\|", "!", "TLI", ".", "isOperationLegalOrCustom", "(", "ISD", "::", "LOAD", ",", "EltVT", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Shuffle", "=", "(", "UnaryShuffle", ")", "?", "DAG", ".", "getUNDEF", "(", "CurrentVT", ")", ":", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Shuffle", "=", "DAG", ".", "getVectorShuffle", "(", "CurrentVT", ",", "dl", ",", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")" ]
GCC	sh	MD	program_repair	CPU	7,609	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
LLVM	PowerPC	TD	next_suggestion	CPU	7,610	[ "dag", "LE_A3", "=", "(", "i32", "(", "sext_inreg", "(", "i32", "(", "vector_extract", "v16i8", ":", "$", "A", ",", "<NUM_LIT>", ")", ")", ",", "i8", ")", ")", ";" ]	[ "def", "ByteToWord", "{", "dag", "LE_A0", "=", "(", "i32", "(", "sext_inreg", "(", "i32", "(", "vector_extract", "v16i8", ":", "$", "A", ",", "<NUM_LIT>", ")", ")", ",", "i8", ")", ")", ";", "dag", "LE_A1", "=", "(", "i32", "(", "sext_inreg", "(", "i32", "(", "vector_extract", "v16i8", ":", "$", "A", ",", "<NUM_LIT>", ")", ")", ",", "i8", ")", ")", ";", "dag", "LE_A2", "=", "(", "i32", "(", "sext_inreg", "(", "i32", "(", "vector_extract", "v16i8", ":", "$", "A", ",", "<NUM_LIT>", ")", ")", ",", "i8", ")", ")", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	7,611	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "iop", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zm", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	7,612	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_addh_h16_hh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_679309b8", ",", "TypeALU64", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	aarch64	CPP	stmt_completion	CPU	7,613	[ "addr", ")", ";" ]	[ "rtx", "stub_label", "=", "aarch64_sls_create_blr_label", "(", "REGNO", "(", "addr", ")", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "bl\\t%0", "<STR_LIT>", ",", "&", "stub_label", ")", ";", "}", "else", "output_asm_insn", "(", "<STR_LIT>", "blr\\t%0", "<STR_LIT>", ",", "&" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	7,614	[ ".", "getOperand", "(", "OpNum", ")", ";" ]	[ "const", "auto", "&", "Op", "=", "Inst", ".", "getOperand", "(", "OpNum", ")", ";", "if", "(", "!", "Op", ".", "isImm", "(", ")", "\|\|", "Op", ".", "getImm", "(", ")", "!=", "AMDGPU", "::", "SDWA", "::", "SdwaSel", "::", "DWORD", ")", "{", "return", "Match_InvalidOperand", ";", "}", "}", "if", "(", "(", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "!", "hasFlatOffsets", "(", ")", ")", "{", "auto", "OpNum", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Inst", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", ";", "const", "auto", "&", "Op", "=", "Inst" ]
LLVM	AGC	CPP	stmt_completion	MPU	7,615	[ ":" ]	[ "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "<STR_LIT>", "unimplemented operation", "<STR_LIT>", ")", ";", "case", "ISD", "::", "MUL" ]
LLVM	ARM	TD	stmt_completion	CPU	7,616	[ "<STR_LIT>", ";" ]	[ "def", "_register", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op7_4", ",", "(", "outs", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "AddrMode", ":", "$", "Rn", ",", "rGPR", ":", "$", "Rm", ",", "VecListOneD", ":", "$", "Vd", ")", ",", "IIC_VLD1u", ",", "<STR_LIT>", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteVST1", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "}", ";", "let", "DecoderMethod", "=" ]
GCC	i386	CPP	stmt_completion	CPU	7,617	[ "artificial__", ")", ")", "_", "mm256_storeu_epi16", "(", "void", "*", "_", "_", "P", ",", "_", "_", "m256i", "_", "_", "A", ")", "{" ]	[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_" ]
LLVM	Mips	CPP	next_suggestion	CPU	7,618	[ "return", "GlobalBaseReg", ";" ]	[ "}", "return", "CapGlobalBaseReg", ";", "}", "if", "(", "!", "GlobalBaseReg", ")", "{", "getGlobalBaseReg", "(", "MF", ",", "false", ")", ";", "initGlobalBaseReg", "(", "MF", ")", ";", "}" ]
LLVM	AArch64	TD	stmt_completion	CPU	7,619	[ ":", "$", "Rd", ",", "V128", ":", "$", "Rn", ",", "V128", ":", "$", "Rm", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v4f32", "(", "fma", "(", "fneg", "V128", ":", "$", "Rn", ")", ",", "V128", ":", "$", "Rm", ",", "V128", ":", "$", "Rd", ")", ")", ",", "(", "FMLSv4f32", "V128" ]
LLVM	X86	CPP	program_repair	CPU	7,620	[ "<FIXS>", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "DL", ")", ";", "<FIXE>" ]	[ "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ";", "<BUGS>", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ",", "true", ")", ",", "DL", ")", ";", "<BUGE>", "SDValue", "Args", "[", "]", "=", "{", "Chain", ",", "Offset", "}", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "NodeTys", ",", "Args", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ",", "true", ")", "," ]
GCC	alpha	MD	next_suggestion	MPU	7,621	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	7,622	[ "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FrameIdx", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FrameIdx", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIdx", ")", ")", ";" ]	[ "SmallVector", "<", "MachineInstr", "", ",", "<NUM_LIT>", ">", "NewMIs", ";", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "PPCFunctionInfo", "", "FuncInfo", "=", "MF", ".", "getInfo", "<", "PPCFunctionInfo", ">", "(", ")", ";", "FuncInfo", "->", "setHasSpills", "(", ")", ";", "bool", "NonRI", "=", "false", ";", "if", "(", "LoadRegFromStackSlot", "(", "MF", ",", "DL", ",", "DestReg", ",", "FrameIdx", ",", "RC", ",", "NewMIs", ",", "NonRI", ")", ")", "FuncInfo", "->", "setSpillsCR", "(", ")", ";", "if", "(", "NonRI", ")", "FuncInfo", "->", "setHasNonRISpills", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NewMIs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MBB", ".", "insert", "(", "MI", ",", "NewMIs", "[", "i", "]", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	7,623	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=" ]
LLVM	X86	CPP	next_suggestion	CPU	7,624	[ "case", "MVT", "::", "v4i64", ":" ]	[ "}", ")", ";", "if", "(", "NumV2Elements", "==", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", ">=", "NumElts", ")", "if", "(", "SDValue", "Insertion", "=", "lowerVectorShuffleAsElementInsertion", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Insertion", ";", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "!", "Subtarget", "->", "hasAVX2", "(", ")", ")", "{", "int", "ElementBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "ElementBits", "<", "<NUM_LIT>", ")", "return", "splitAndLowerVectorShuffle", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";", "MVT", "FpVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "getFloatingPointVT", "(", "ElementBits", ")", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "V1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "FpVT", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "FpVT", ",", "V2", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "VT", ",", "DAG", ".", "getVectorShuffle", "(", "FpVT", ",", "DL", ",", "V1", ",", "V2", ",", "Mask", ")", ")", ";", "}", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "case", "MVT", "::", "v4f64", ":", "return", "lowerV4F64VectorShuffle", "(", "Op", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";" ]
LLVM	TPC	CPP	stmt_completion	Virtual ISA	7,625	[ "<NUM_LIT>", ";" ]	[ "static", "unsigned", "getFullVectorSize", "(", "EVT", "EltTy", ")", "{", "if", "(", "EltTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "\|\|", "EltTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "EltTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "EltTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return" ]
LLVM	AArch64	CPP	stmt_completion	CPU	7,626	[ ")", ")", ";" ]	[ "bool", "AArch64PassConfig", "::", "addIRTranslator", "(", ")", "{", "addPass", "(", "new", "IRTranslator", "(" ]
LLVM	AArch64	CPP	next_suggestion	CPU	7,627	[ "}" ]	[ "const", "MCConstantExpr", "", "BranchTarget", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getExpr", "(", ")", ")", ";", "int64_t", "Address", ";", "if", "(", "BranchTarget", "&&", "BranchTarget", "->", "EvaluateAsAbsolute", "(", "Address", ")", ")", "{", "O", "<<", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "O", ".", "write_hex", "(", "Address", ")", ";", "}", "else", "{", "O", "<<", "", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getExpr", "(", ")", ";", "}" ]
LLVM	SPIRV	CPP	stmt_completion	Virtual ISA	7,628	[ "PM", ")", "{" ]	[ "TargetPassConfig", "*", "SPIRVTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&" ]
LLVM	Hexagon	TD	next_suggestion	DSP	7,629	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	bfin	MD	stmt_completion	DSP	7,630	[ "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")" ]	[ "(", "use", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "bfin_expand_call", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", "," ]
LLVM	Hexagon	TD	stmt_completion	DSP	7,631	[ ";" ]	[ "def", "A2_subh_h16_hh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_679309b8", ",", "TypeALU64", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>" ]
LLVM	X86	CPP	stmt_completion	CPU	7,632	[ ")", "{" ]	[ "}", "MachineBasicBlock", "::", "iterator", "FirstCSPop", "=", "MBBI", ";", "if", "(", "RestoreMBB", ")", "{", "unsigned", "ReturnReg", "=", "STI", ".", "is64Bit", "(", ")", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ";", "if", "(", "STI", ".", "is64Bit", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "FirstCSPop", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "LEA64r", ")", ",", "ReturnReg", ")", ".", "addReg", "(", "X86", "::", "RIP", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addMBB", "(", "RestoreMBB", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "FirstCSPop", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "MOV32ri", ")", ")", ".", "addReg", "(", "ReturnReg", ")", ".", "addMBB", "(", "RestoreMBB", ")", ";", "}", "RestoreMBB", "->", "setHasAddressTaken", "(", ")", ";", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "NumBytes", "\|\|", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "NumBytes", "+=", "mergeSPUpdates", "(", "MBB", ",", "MBBI", ",", "true", ")", ";", "if", "(", "(", "TRI", "->", "needsStackRealignment", "(", "MF", ")", "\|\|", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "&&", "!", "IsFunclet", ")", "{", "if", "(", "TRI", "->", "needsStackRealignment", "(", "MF", ")", ")", "MBBI", "=", "FirstCSPop", ";", "unsigned", "SEHFrameOffset", "=", "calculateSetFPREG", "(", "SEHStackAllocAmt", ")", ";", "uint64_t", "LEAAmount", "=", "IsWin64Prologue", "?", "SEHStackAllocAmt", "-", "SEHFrameOffset", ":", "-", "CSSize", ";", "if", "(", "LEAAmount", "!=", "<NUM_LIT>", ")", "{", "unsigned", "Opc", "=", "getLEArOpcode", "(", "Uses64BitFramePtr", ")", ";", "addRegOffset", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ",", "FramePtr", ",", "false", ",", "LEAAmount", ")", ";", "--", "MBBI", ";", "}", "else", "{", "unsigned", "Opc", "=", "(", "Uses64BitFramePtr", "?", "X86", "::", "MOV64rr", ":", "X86", "::", "MOV32rr", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ".", "addReg", "(", "FramePtr", ")", ";", "--", "MBBI", ";", "}", "}", "else", "if", "(", "NumBytes", ")", "{", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "NumBytes", ",", "true", ")", ";", "--", "MBBI", ";", "}", "if", "(", "NeedsWinCFI", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "SEH_Epilogue", ")", ")", ";", "int", "Offset", "=", "-", "<NUM_LIT>", "*", "X86FI", "->", "getTCReturnAddrDelta", "(", ")", ";", "assert", "(", "Offset", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "TCDelta should never be positive", "<STR_LIT>", ")", ";", "if", "(", "Offset" ]
LLVM	ARM	CPP	stmt_completion	CPU	7,633	[ ")", ")", ";" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Streamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", "\\t.fpu ", "<STR_LIT>", ")", "+", "String", ".", "lower", "(" ]
LLVM	AArch64	TD	next_suggestion	CPU	7,634	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "class", "sve_int_perm_unpk", "<", "bits", "<", "<NUM_LIT>", ">", "sz16_64", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ",", "ZPRRegOp", "zprty1", ",", "ZPRRegOp", "zprty2", ">", ":", "I", "<", "(", "outs", "zprty1", ":", "$", "Zd", ")", ",", "(", "ins", "zprty2", ":", "$", "Zn", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Zd", ";", "bits", "<", "<NUM_LIT>", ">", "Zn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz16_64", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	7,635	[ ")", ";" ]	[ "return", "hasSVE", "(", ")", "\|\|", "hasSME", "(" ]
LLVM	Hexagon	TD	next_suggestion	DSP	7,636	[ "}" ]	[ "def", "F2_conv_sf2df", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_3a3d62", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	7,637	[ ";" ]	[ "bool", "AArch64PassConfig", "::", "addPostRegAlloc", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableDeadRegisterElimination", ")", "addPass", "(", "createAArch64DeadRegisterDefinitions", "(", ")", ")", ";", "return", "true" ]
GCC	pdp11	CPP	next_suggestion	MPU	7,638	[ "}" ]	[ "if", "(", "from", "==", "FRAME_POINTER_REGNUM", "&&", "to", "==", "STACK_POINTER_REGNUM", ")", "return", "get_frame_size", "(", ")", ";", "else", "if", "(", "from", "==", "ARG_POINTER_REGNUM", "&&", "to", "==", "FRAME_POINTER_REGNUM", ")", "return", "pdp11_reg_save_size", "(", ")", "+", "<NUM_LIT>", ";", "else", "if", "(", "from", "==", "ARG_POINTER_REGNUM", "&&", "to", "==", "STACK_POINTER_REGNUM", ")", "return", "pdp11_reg_save_size", "(", ")", "+", "<NUM_LIT>", "+", "get_frame_size", "(", ")", ";", "else", "gcc_assert", "(", "<NUM_LIT>", ")", ";" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	7,639	[ "(", ")", ";" ]	[ "return", "new", "HexagonSplitConst32AndConst64" ]
LLVM	Mips	CPP	code_generation	CPU	7,640	[ "void", "MipsCodeEmitter", "::", "emitInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "JIT: ", "<STR_LIT>", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "<STR_LIT>", ":\\t", "<STR_LIT>", "<<", "MI", ")", ";", "MCE", ".", "processDebugLoc", "(", "MI", ".", "getDebugLoc", "(", ")", ",", "true", ")", ";", "if", "(", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "Mips", "::", "USW", ":", "NumEmitted", "+=", "emitUSW", "(", "MI", ")", ";", "break", ";", "case", "Mips", "::", "ULW", ":", "NumEmitted", "+=", "emitULW", "(", "MI", ")", ";", "break", ";", "case", "Mips", "::", "ULH", ":", "NumEmitted", "+=", "emitULH", "(", "MI", ")", ";", "break", ";", "case", "Mips", "::", "ULHu", ":", "NumEmitted", "+=", "emitULHu", "(", "MI", ")", ";", "break", ";", "case", "Mips", "::", "USH", ":", "NumEmitted", "+=", "emitUSH", "(", "MI", ")", ";", "break", ";", "default", ":", "emitWordLE", "(", "getBinaryCodeForInstr", "(", "MI", ")", ")", ";", "++", "NumEmitted", ";", "break", ";", "}", "MCE", ".", "processDebugLoc", "(", "MI", ".", "getDebugLoc", "(", ")", ",", "false", ")", ";", "}" ]	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	7,641	[ "let", "IsOptional", "=", "<NUM_LIT>", ";" ]	[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	7,642	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=" ]
GCC	m32r	CPP	stmt_completion	MPU	7,643	[ "rounded_total", ")", ")", ";" ]	[ "src_reg", "=", "copy_addr_to_reg", "(", "XEXP", "(", "or", "ig_src", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "align", ">", "UNITS_PER_WORD", ")", "align", "=", "UNITS_PER_WORD", ";", "if", "(", "optimize_size", "\|\|", "!", "constp", "\|\|", "align", "!=", "UNITS_PER_WORD", ")", "{", "block_move_call", "(", "dst_reg", ",", "src_reg", ",", "bytes_rtx", ")", ";", "return", "<NUM_LIT>", ";", "}", "leftover", "=", "bytes", "%", "MAX_MOVE_BYTES", ";", "bytes", "-=", "leftover", ";", "if", "(", "bytes", ")", "{", "rtx_code_label", "*", "label", "=", "NULL", ";", "rtx", "final_src", "=", "NULL_RTX", ";", "rtx", "at_a_time", "=", "GEN_INT", "(", "MAX_MOVE_BYTES", ")", ";", "rtx", "rounded_total", "=", "GEN_INT", "(", "bytes", ")", ";", "rtx", "new", "_", "dst_reg", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx", "new", "_", "src_reg", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "if", "(", "bytes", ">", "MAX_MOVE_BYTES", ")", "{", "final_src", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "if", "(", "INT16_P", "(", "bytes", ")", ")", "emit_insn", "(", "gen_addsi3", "(", "final_src", ",", "src_reg", "," ]
GCC	nios2	MD	next_suggestion	MPU	7,644	[ "<STR_LIT>" ]	[ "(", "mem", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", ")", "]" ]
LLVM	X86	CPP	program_repair	CPU	7,645	[ "<FIXS>", "bool", "X86MCCodeEmitter", "::", "emitREXPrefix", "(", "unsigned", "&", "CurByte", ",", "int", "MemOperand", ",", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ")", "const", "{", "<FIXE>" ]	[ "}", "}", "<BUGS>", "uint8_t", "X86MCCodeEmitter", "::", "determineREXPrefix", "(", "const", "MCInst", "&", "MI", ",", "int", "MemOperand", ")", "const", "{", "<BUGE>", "uint8_t", "REX", "=", "<NUM_LIT>", ";", "bool", "UsesHighByteReg", "=", "false", ";" ]
LLVM	Mips	TD	stmt_completion	CPU	7,646	[ "<NUM_LIT>", ">", ";" ]	[ "class", "BINSRI_D_ENC", ":", "MSA_BIT_D_FMT", "<", "<NUM_LIT>", "," ]
LLVM	AMDGPU	CPP	program_repair	GPU	7,647	[ "<FIXS>", "void", "applySelectFCmpToFMinFMaxLegacy", "(", "MachineInstr", "&", "MI", ",", "const", "FMinFMaxLegacyInfo", "&", "Info", ")", "const", ";", "<FIXE>" ]	[ "bool", "matchFMinFMaxLegacy", "(", "MachineInstr", "&", "MI", ",", "MachineInstr", "&", "FCmp", ",", "FMinFMaxLegacyInfo", "&", "Info", ")", "const", ";", "<BUGS>", "void", "applySelectFCmpToFMinToFMaxLegacy", "(", "MachineInstr", "&", "MI", ",", "const", "FMinFMaxLegacyInfo", "&", "Info", ")", "const", ";", "<BUGE>", "bool", "matchUCharToFloat", "(", "MachineInstr", "&", "MI", ")", "const", ";", "void", "applyUCharToFloat", "(", "MachineInstr", "&", "MI", ")", "const", ";" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	7,648	[ ")", "==", "ISD", "::", "EXTRACT_VECTOR_ELT", ")", "return", "Op", ";" ]	[ "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(" ]
GCC	aarch64	CPP	stmt_completion	CPU	7,649	[ "<NUM_LIT>", ";" ]	[ "return", "(", "EXPLICIT_MASK", ">>", "i", ")", "&" ]
LLVM	AMDGPU	CPP	program_repair	GPU	7,650	[ "<FIXS>", "case", "AMDGPUAS", "::", "LOCAL_ADDRESS", ":", "<FIXE>" ]	[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unsupported private_element_size", "<STR_LIT>", ")", ";", "}", "<BUGS>", "}", "case", "AMDGPUAS", "::", "LOCAL_ADDRESS", ":", "{", "<BUGE>", "if", "(", "NumElements", ">", "<NUM_LIT>", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";" ]
LLVM	J2	CPP	stmt_completion	MPU	7,651	[ "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";" ]	[ "void", "J2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DstReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "", "RC", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "DebugLoc", "DL", "=", "MI", "!=", "MBB", ".", "end", "(", ")", "?", "MI" ]
LLVM	Hexagon	TD	next_suggestion	DSP	7,652	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]
GCC	i386	CPP	stmt_completion	CPU	7,653	[ ",", "machine_mode", "mode", ")", "{" ]	[ "static", "rtx", "fixup_modeless_constant", "(", "rtx", "x" ]
LLVM	MCS51	CPP	next_suggestion	MPU	7,654	[ "EncodedValue", "\|=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";" ]	[ "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "the load/store operands must be registers", "<STR_LIT>", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "bool", "IsRegX", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ";", "bool", "IsPredec", "=", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ";", "bool", "IsPostinc", "=", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "IsRegX", "\|\|", "IsPredec", "\|\|", "IsPostinc", ")", "{" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	7,655	[ "}" ]	[ "int", "GCNHazardRecognizer", "::", "checkSetRegHazards", "(", "MachineInstr", "", "SetRegInstr", ")", "{", "const", "SIInstrInfo", "", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "unsigned", "HWReg", "=", "getHWReg", "(", "TII", ",", "", "SetRegInstr", ")", ";", "const", "int", "SetRegWaitStates", "=", "ST", ".", "getGeneration", "(", ")", "<=", "AMDGPUSubtarget", "::", "SEA_ISLANDS", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "auto", "IsHazardFn", "=", "[", "TII", ",", "HWReg", "]", "(", "MachineInstr", "", "MI", ")", "{", "return", "HWReg", "==", "getHWReg", "(", "TII", ",", "*", "MI", ")", ";", "}", ";", "int", "WaitStatesNeeded", "=", "getWaitStatesSinceSetReg", "(", "IsHazardFn", ")", ";", "return", "SetRegWaitStates", "-", "WaitStatesNeeded", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	7,656	[ "$", "src2", ",", "arith_extendlsl64", ":", "$", "sh", ")", ",", "<NUM_LIT>", ">", ";" ]	[ "def", ":", "InstAlias", "<", "cmp", "#", "<STR_LIT>", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "XZR", ",", "GPR64sp", ":", "$", "src1", ",", "GPR64", ":" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	7,657	[ ";" ]	[ "void", "setRegSavedAreaStartFrameIndex", "(", "int", "v", ")", "{", "RegSavedAreaStartFrameIndex", "=", "v" ]
LLVM	AMDGPU	CPP	code_generation	GPU	7,658	[ "SDValue", "R600TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "", "DAG", ".", "getContext", "(", ")", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "R600MachineFunctionInfo", "", "MFI", "=", "MF", ".", "getInfo", "<", "R600MachineFunctionInfo", ">", "(", ")", ";", "SmallVector", "<", "ISD", "::", "InputArg", ",", "<NUM_LIT>", ">", "LocalIns", ";", "if", "(", "AMDGPU", "::", "isShader", "(", "CallConv", ")", ")", "{", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CCAssignFnForCall", "(", "CallConv", ",", "isVarArg", ")", ")", ";", "}", "else", "{", "analyzeFormalArgumentsCompute", "(", "CCInfo", ",", "Ins", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Ins", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "const", "ISD", "::", "InputArg", "&", "In", "=", "Ins", "[", "i", "]", ";", "EVT", "VT", "=", "In", ".", "VT", ";", "EVT", "MemVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "&&", "MemVT", ".", "isVector", "(", ")", ")", "{", "MemVT", "=", "MemVT", ".", "getVectorElementType", "(", ")", ";", "}", "if", "(", "AMDGPU", "::", "isShader", "(", "CallConv", ")", ")", "{", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "&", "AMDGPU", "::", "R600_Reg128RegClass", ")", ";", "SDValue", "Register", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "VT", ")", ";", "InVals", ".", "push_back", "(", "Register", ")", ";", "continue", ";", "}", "PointerType", "", "PtrTy", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "", "DAG", ".", "getContext", "(", ")", ")", ",", "AMDGPUASI", ".", "CONSTANT_BUFFER_0", ")", ";", "ISD", "::", "LoadExtType", "Ext", "=", "ISD", "::", "NON_EXTLOAD", ";", "if", "(", "MemVT", ".", "getScalarSizeInBits", "(", ")", "!=", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "{", "Ext", "=", "ISD", "::", "SEXTLOAD", ";", "}", "unsigned", "ValBase", "=", "ArgLocs", "[", "In", ".", "getOrigArgIndex", "(", ")", "]", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "PartOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "Offset", "=", "Subtarget", "->", "getExplicitKernelArgOffset", "(", "MF", ")", "+", "VA", ".", "getLocMemOffset", "(", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ",", "PartOffset", "-", "ValBase", ")", ";", "SDValue", "Arg", "=", "DAG", ".", "getLoad", "(", "ISD", "::", "UNINDEXED", ",", "Ext", ",", "VT", ",", "DL", ",", "Chain", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "DAG", ".", "getUNDEF", "(", "MVT", "::", "i32", ")", ",", "PtrInfo", ",", "MemVT", ",", "<NUM_LIT>", ",", "MachineMemOperand", "::", "MONonTemporal", "\|", "MachineMemOperand", "::", "MODereferenceable", "\|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "InVals", ".", "push_back", "(", "Arg", ")", ";", "MFI", "->", "setABIArgOffset", "(", "Offset", "+", "MemVT", ".", "getStoreSize", "(", ")", ")", ";", "}", "return", "Chain", ";", "}" ]	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]
LLVM	ARM	CPP	stmt_completion	CPU	7,659	[ "RHSC", ";" ]	[ "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", "<<", "Shift", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SUB", ")", "RHSC", "=", "-" ]
LLVM	Sparc	CPP	stmt_completion	CPU	7,660	[ "const", "{" ]	[ "const", "MCRegisterInfo", "*", "getRegInfo", "(", ")" ]
LLVM	X86	CPP	next_suggestion	CPU	7,661	[ "}" ]	[ "bool", "hasLZCNT", "(", ")", "const", "{", "return", "HasLZCNT", ";" ]
LLVM	CSKY	TD	next_suggestion	CPU	7,662	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "rx", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rx", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Mips	TD	stmt_completion	CPU	7,663	[ ",", "ADDQ_PH_ENC", ",", "ADDQ_PH_DESC", ";" ]	[ "def", "ADDQ_PH", ":", "DspMMRel" ]
GCC	arm	CPP	next_suggestion	CPU	7,664	[ "}" ]	[ "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "!=", "AND", "\|\|", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "!=", "AND", ")", "return", "false", ";", "return", "(", "arm_bfi_1_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "sub0", ",", "sub1", ")", "\|\|", "arm_bfi_1_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "sub1", ",", "sub0", ")", ")", ";" ]
GCC	s390	MD	stmt_completion	MPU	7,665	[ ")" ]	[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "]", "<STR_LIT>", "{", "rtx", "new_rtx", "=", "legitimize_pic_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "new_rtx" ]
LLVM	X86	CPP	code_generation	CPU	7,666	[ "unsigned", "char", "X86Subtarget", "::", "classifyLocalReference", "(", "const", "GlobalValue", "*", "GV", ")", "const", "{", "if", "(", "AllowTaggedGlobals", "&&", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", "&&", "GV", "&&", "!", "isa", "<", "Function", ">", "(", "GV", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "!", "isPositionIndependent", "(", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "is64Bit", "(", ")", ")", "{", "if", "(", "isTargetELF", "(", ")", ")", "{", "switch", "(", "TM", ".", "getCodeModel", "(", ")", ")", "{", "case", "CodeModel", "::", "Tiny", ":", "llvm_unreachable", "(", "<STR_LIT>", "Tiny codesize model not supported on X86", "<STR_LIT>", ")", ";", "case", "CodeModel", "::", "Small", ":", "case", "CodeModel", "::", "Kernel", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "CodeModel", "::", "Large", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "CodeModel", "::", "Medium", ":", "if", "(", "isa_and_nonnull", "<", "Function", ">", "(", "GV", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", "invalid code model", "<STR_LIT>", ")", ";", "}", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "if", "(", "isTargetCOFF", "(", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "isTargetDarwin", "(", ")", ")", "{", "if", "(", "GV", "&&", "(", "GV", "->", "isDeclarationForLinker", "(", ")", "\|\|", "GV", "->", "hasCommonLinkage", "(", ")", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]	[ "Classify", "a", "global", "variable", "reference", "for", "the", "current", "subtarget", "according", "to", "how", "we", "should", "reference", "it", "in", "a", "non-pcrel", "context", "." ]
GCC	arm	CPP	stmt_completion	CPU	7,667	[ ";" ]	[ "if", "(", "x", "!=", "const0_rtx", ")", "return", "x", ";", "x", "=", "gen_reg_rtx", "(", "mode", ")" ]
LLVM	AArch64	CPP	next_suggestion	CPU	7,668	[ "}" ]	[ "unsigned", "Cost", "=", "<NUM_LIT>", ";", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "G_SITOFP", ":", "case", "TargetOpcode", "::", "G_UITOFP", ":", "OpRegBankIdx", "=", "{", "PMI_FirstFPR", ",", "PMI_FirstGPR", "}", ";", "break", ";", "case", "TargetOpcode", "::", "G_FPTOSI", ":", "case", "TargetOpcode", "::", "G_FPTOUI", ":", "OpRegBankIdx", "=", "{", "PMI_FirstGPR", ",", "PMI_FirstFPR", "}", ";", "break", ";", "case", "TargetOpcode", "::", "G_FCMP", ":", "OpRegBankIdx", "=", "{", "PMI_FirstGPR", ",", "PMI_None", ",", "PMI_FirstFPR", ",", "PMI_FirstFPR", "}", ";", "break", ";", "case", "TargetOpcode", "::", "G_BITCAST", ":", "if", "(", "OpRegBankIdx", "[", "<NUM_LIT>", "]", "!=", "OpRegBankIdx", "[", "<NUM_LIT>", "]", ")", "Cost", "=", "copyCost", "(", "", "AArch64GenRegisterBankInfo", "::", "PartMappings", "[", "OpRegBankIdx", "[", "<NUM_LIT>", "]", "]", ".", "RegBank", ",", "", "AArch64GenRegisterBankInfo", "::", "PartMappings", "[", "OpRegBankIdx", "[", "<NUM_LIT>", "]", "]", ".", "RegBank", ",", "OpSize", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "if", "(", "OpRegBankIdx", "[", "<NUM_LIT>", "]", "!=", "PMI_FirstGPR", ")", "Cost", "=", "<NUM_LIT>", ";", "else", "for", "(", "const", "MachineInstr", "&", "UseMI", ":", "MRI", ".", "use_instructions", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "if", "(", "isPreISelGenericFloatingPointOpcode", "(", "UseMI", ".", "getOpcode", "(", ")", ")", ")", "{", "OpRegBankIdx", "[", "<NUM_LIT>", "]", "=", "PMI_FirstFPR", ";", "break", ";", "}", "break", ";", "case", "TargetOpcode", "::", "G_STORE", ":", "if", "(", "OpRegBankIdx", "[", "<NUM_LIT>", "]", "==", "PMI_FirstGPR", ")", "{", "unsigned", "VReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "VReg", ")", "break", ";", "MachineInstr", "", "DefMI", "=", "MRI", ".", "getVRegDef", "(", "VReg", ")", ";", "if", "(", "isPreISelGenericFloatingPointOpcode", "(", "DefMI", "->", "getOpcode", "(", ")", ")", ")", "OpRegBankIdx", "[", "<NUM_LIT>", "]", "=", "PMI_FirstFPR", ";", "break", ";", "}", "}", "SmallVector", "<", "const", "ValueMapping", "", ",", "<NUM_LIT>", ">", "OpdsMapping", "(", "NumOperands", ")", ";", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "NumOperands", ";", "++", "Idx", ")", "{", "if", "(", "MI", ".", "getOperand", "(", "Idx", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "Idx", ")", ".", "getReg", "(", ")", ")", "{", "auto", "Mapping", "=", "getValueMapping", "(", "OpRegBankIdx", "[", "Idx", "]", ",", "OpSize", "[", "Idx", "]", ")", ";", "if", "(", "!", "Mapping", "->", "isValid", "(", ")", ")", "return", "getInvalidInstructionMapping", "(", ")", ";", "OpdsMapping", "[", "Idx", "]", "=", "Mapping", ";", "}" ]
GCC	i386	MD	stmt_completion	CPU	7,669	[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(" ]
GCC	rs6000	CPP	stmt_completion	CPU	7,670	[ ",", "op0", ",", "op1", ",", "mode", ",", "op0", ",", "op1", ",", "mode", ",", "<NUM_LIT>", ")", ";" ]	[ "if", "(", "code", "==", "SMAX", "\|\|", "code", "==", "SMIN", ")", "c", "=", "GE", ";", "else", "c", "=", "GEU", ";", "if", "(", "code", "==", "SMAX", "\|\|", "code", "==", "UMAX", ")", "target", "=", "emit_conditional_move", "(", "dest", ",", "c" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	7,671	[ "MBB", ";" ]	[ "if", "(", "Iter", "==", "MF", ".", "end", "(", ")", ")", "{", "MachineBasicBlock", "", "Label", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "Label", "->", "addSuccessor", "(", "Label", ")", ";", "MF", ".", "push_back", "(", "Label", ")", ";", "Iter", "=", "next", "(", "MachineFunction", "::", "iterator", "(", "Bottom", ")", ")", ";", "}", "MachineBasicBlock", "", "AfterLoop", "=", "&", "", "Iter", ";", "auto", "InsertPos", "=", "MBB", ".", "begin", "(", ")", ";", "while", "(", "InsertPos", "!=", "MBB", ".", "end", "(", ")", "&&", "InsertPos", "->", "getOpcode", "(", ")", "==", "WebAssembly", "::", "END_LOOP", ")", "++", "InsertPos", ";", "BuildMI", "(", "MBB", ",", "InsertPos", ",", "DebugLoc", "(", ")", ",", "TII", ".", "get", "(", "WebAssembly", "::", "LOOP", ")", ")", ";", "MachineInstr", "", "End", "=", "BuildMI", "(", "*", "AfterLoop", ",", "AfterLoop", "->", "begin", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", ".", "get", "(", "WebAssembly", "::", "END_LOOP", ")", ")", ";", "LoopTops", "[", "End", "]", "=", "&" ]
LLVM	X86	CPP	stmt_completion	CPU	7,672	[ ")", ";" ]	[ "return", "new", "WaitInsert", "(" ]
LLVM	ARM	TD	next_suggestion	CPU	7,673	[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";" ]	[ "def", "MOVr_TC", ":", "AsI1", "<", "<NUM_LIT>", ",", "(", "outs", "tcGPR", ":", "$", "Rd", ")", ",", "(", "ins", "tcGPR", ":", "$", "Rm", ")", ",", "DPFrm", ",", "IIC_iMOVr", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "UnaryDP", ",", "Sched", "<", "[", "WriteALU", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";" ]
GCC	sparc	CPP	program_repair	CPU	7,674	[ "<FIXS>", "emit_insn", "(", "gen_safe_SET64", "(", "temp", ",", "high_bits", ")", ")", ";", "<FIXE>" ]	[ "}", "else", "{", "<BUGS>", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "temp", ",", "GEN_INT", "(", "high_bits", ")", ")", ")", ";", "<BUGE>", "temp2", "=", "temp", ";", "}" ]
LLVM	AArch64	CPP	stmt_completion	CPU	7,675	[ "=", "<STR_LIT>", "generic", "<STR_LIT>", ";" ]	[ "static", "MCSubtargetInfo", "*", "createAArch64MCSubtargetInfo", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "if", "(", "CPU", ".", "empty", "(", ")", ")", "CPU" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	7,676	[ "==", "ISD", "::", "CTTZ_ZERO_UNDEF", ";" ]	[ "static", "bool", "isCttzOpc", "(", "unsigned", "Opc", ")", "{", "return", "Opc", "==", "ISD", "::", "CTTZ", "\|\|", "Opc" ]
LLVM	AArch64	CPP	program_repair	CPU	7,677	[ "<FIXS>", "const", "auto", "", "MD", "=", "cast", "MDNodeSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "auto", "", "RegString", "=", "cast", "MDString", ">", "(", "MD", "->", "getMD", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "<FIXE>" ]	[ "bool", "AArch64DAGToDAGISel", "::", "tryReadRegister", "(", "SDNode", "", "N", ")", "{", "<BUGS>", "const", "MDNodeSDNode", "", "MD", "=", "dyn_cast", "MDNodeSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "MDString", "*", "RegString", "=", "dyn_cast", "MDString", ">", "(", "MD", "->", "getMD", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "SDLoc", "DL", "(", "N", ")", ";", "int", "Reg", "=", "getIntOperandFromRegisterString", "(", "RegString", "->", "getString", "(", ")", ")", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	7,678	[ ";" ]	[ "def", "VecListThreeDAllLanesAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>" ]
LLVM	AArch64	CPP	next_suggestion	CPU	7,679	[ "Function", "*", "Stxr", "=", "Intrinsic", "::", "getDeclaration", "(", "M", ",", "Int", ",", "Tys", ")", ";" ]	[ "bool", "IsRelease", "=", "isReleaseOrStronger", "(", "Ord", ")", ";", "if", "(", "Val", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "Intrinsic", "::", "ID", "Int", "=", "IsRelease", "?", "Intrinsic", "::", "aarch64_stlxp", ":", "Intrinsic", "::", "aarch64_stxp", ";", "Function", "", "Stxr", "=", "Intrinsic", "::", "getDeclaration", "(", "M", ",", "Int", ")", ";", "Type", "", "Int64Ty", "=", "Type", "::", "getInt64Ty", "(", "M", "->", "getContext", "(", ")", ")", ";", "Value", "", "Lo", "=", "Builder", ".", "CreateTrunc", "(", "Val", ",", "Int64Ty", ",", "<STR_LIT>", "lo", "<STR_LIT>", ")", ";", "Value", "", "Hi", "=", "Builder", ".", "CreateTrunc", "(", "Builder", ".", "CreateLShr", "(", "Val", ",", "<NUM_LIT>", ")", ",", "Int64Ty", ",", "<STR_LIT>", "hi", "<STR_LIT>", ")", ";", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";", "return", "Builder", ".", "CreateCall", "(", "Stxr", ",", "{", "Lo", ",", "Hi", ",", "Addr", "}", ")", ";", "}", "Intrinsic", "::", "ID", "Int", "=", "IsRelease", "?", "Intrinsic", "::", "aarch64_stlxr", ":", "Intrinsic", "::", "aarch64_stxr", ";", "Type", "*", "Tys", "[", "]", "=", "{", "Addr", "->", "getType", "(", ")", "}", ";" ]
LLVM	SPIRV	CPP	stmt_completion	Virtual ISA	7,680	[ ")", ";" ]	[ "case", "Triple", "::", "SPIRVSubArch_v11", ":", "SPIRVVersion", "=", "VersionTuple", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "Triple", "::", "SPIRVSubArch_v12", ":", "SPIRVVersion", "=", "VersionTuple", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "Triple", "::", "SPIRVSubArch_v13", ":", "SPIRVVersion", "=", "VersionTuple", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "Triple", "::", "SPIRVSubArch_v14", ":", "default", ":", "SPIRVVersion", "=", "VersionTuple", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "Triple", "::", "SPIRVSubArch_v15", ":", "SPIRVVersion", "=", "VersionTuple", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "Triple", "::", "SPIRVSubArch_v16", ":", "SPIRVVersion", "=", "VersionTuple", "(", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	7,681	[ "bits", "<", "<NUM_LIT>", ">", "Vv32", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Mu2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Mu2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	i386	CPP	stmt_completion	CPU	7,682	[ "mmask32", "_", "_", "U", ",", "_", "_", "m512i", "_", "_", "A", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_abs_epi16", "(", "_", "_" ]
GCC	s390	CPP	code_generation	MPU	7,683	[ "static", "struct", "constant_pool", "", "s390_alloc_pool", "(", "void", ")", "{", "struct", "constant_pool", "", "pool", ";", "size_t", "i", ";", "pool", "=", "(", "struct", "constant_pool", "", ")", "xmalloc", "(", "sizeof", "", "pool", ")", ";", "pool", "->", "next", "=", "NULL", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "NR_C_MODES", ";", "i", "++", ")", "pool", "->", "constants", "[", "i", "]", "=", "NULL", ";", "pool", "->", "execute", "=", "NULL", ";", "pool", "->", "label", "=", "gen_label_rtx", "(", ")", ";", "pool", "->", "first_insn", "=", "NULL", ";", "pool", "->", "pool_insn", "=", "NULL", ";", "pool", "->", "insns", "=", "BITMAP_ALLOC", "(", "NULL", ")", ";", "pool", "->", "size", "=", "<NUM_LIT>", ";", "pool", "->", "emit_pool_after", "=", "NULL", ";", "return", "pool", ";", "}" ]	[ "Allocate", "new", "constant_pool", "structure", "." ]
LLVM	ARM	CPP	program_repair	CPU	7,684	[ "<FIXS>", "ARMOperand", "*", "Op", "=", "new", "ARMOperand", "(", "k_PostIndexRegister", ")", ";", "<FIXE>" ]	[ "<STR_LIT>", "::", "<STR_LIT>", "ShiftTy", ",", "unsigned", "ShiftImm", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "<BUGS>", "ARMOperand", "*", "Op", "=", "new", "ARMOperand", "(", "PostIndexRegister", ")", ";", "<BUGE>", "Op", "->", "PostIdxReg", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "PostIdxReg", ".", "isAdd", "=", "isAdd", ";", "Op", "->", "PostIdxReg", ".", "ShiftTy", "=", "ShiftTy", ";" ]
LLVM	AArch64	CPP	code_generation	CPU	7,685	[ "int", "AArch64TTIImpl", "::", "getArithmeticReductionCost", "(", "unsigned", "Opcode", ",", "VectorType", "", "ValTy", ",", "bool", "IsPairwiseForm", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "if", "(", "IsPairwiseForm", ")", "return", "BaseT", "::", "getArithmeticReductionCost", "(", "Opcode", ",", "ValTy", ",", "IsPairwiseForm", ",", "CostKind", ")", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ";", "MVT", "MTy", "=", "LT", ".", "second", ";", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "assert", "(", "ISD", "&&", "<STR_LIT>", "Invalid opcode", "<STR_LIT>", ")", ";", "static", "const", "CostTblEntry", "CostTblNoPairwise", "[", "]", "{", "{", "ISD", "::", "ADD", ",", "MVT", "::", "v8i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "ADD", ",", "MVT", "::", "v16i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "ADD", ",", "MVT", "::", "v4i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "ADD", ",", "MVT", "::", "v8i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "ADD", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "}", ",", "}", ";", "if", "(", "const", "auto", "", "Entry", "=", "CostTableLookup", "(", "CostTblNoPairwise", ",", "ISD", ",", "MTy", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "return", "BaseT", "::", "getArithmeticReductionCost", "(", "Opcode", ",", "ValTy", ",", "IsPairwiseForm", ",", "CostKind", ")", ";", "}" ]	[ "Calculate", "the", "cost", "of", "vector", "reduction", "intrinsics", "." ]
LLVM	X86	TD	program_repair	CPU	7,686	[ "<FIXS>", "X86SchedWriteWidths", "sched", ",", "<FIXE>" ]	[ "SDPatternOperator", "MaskNode128", ",", "SDPatternOperator", "MaskNode256", ",", "SDPatternOperator", "MaskNode512", ",", "<BUGS>", "X86FoldableSchedWrite", "sched", ",", "<BUGE>", "AVX512VLVectorVTInfo", "VTSrcInfo", ",", "X86VectorVTInfo", "DestInfoZ128", ",", "X86VectorVTInfo", "DestInfoZ256", ",", "X86VectorVTInfo", "DestInfoZ", "," ]
LLVM	X86	CPP	next_suggestion	CPU	7,687	[ "MachineMemOperand", "", "MMO", "=", "FuncInfo", ".", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", "", "FuncInfo", ".", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "DL", ".", "getPointerSize", "(", ")", ",", "Align", ")", ";" ]	[ "if", "(", "X86ScalarSSEf32", ")", "{", "Opc", "=", "Subtarget", "->", "hasAVX", "(", ")", "?", "X86", "::", "VMOVSSrm", ":", "X86", "::", "MOVSSrm", ";", "RC", "=", "&", "X86", "::", "FR32RegClass", ";", "}", "else", "{", "Opc", "=", "X86", "::", "LD_Fp32m", ";", "RC", "=", "&", "X86", "::", "RFP32RegClass", ";", "}", "break", ";", "case", "MVT", "::", "f64", ":", "if", "(", "X86ScalarSSEf64", ")", "{", "Opc", "=", "Subtarget", "->", "hasAVX", "(", ")", "?", "X86", "::", "VMOVSDrm", ":", "X86", "::", "MOVSDrm", ";", "RC", "=", "&", "X86", "::", "FR64RegClass", ";", "}", "else", "{", "Opc", "=", "X86", "::", "LD_Fp64m", ";", "RC", "=", "&", "X86", "::", "RFP64RegClass", ";", "}", "break", ";", "case", "MVT", "::", "f80", ":", "return", "<NUM_LIT>", ";", "}", "unsigned", "Align", "=", "DL", ".", "getPrefTypeAlignment", "(", "CFP", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "<NUM_LIT>", ")", "{", "Align", "=", "DL", ".", "getTypeAllocSize", "(", "CFP", "->", "getType", "(", ")", ")", ";", "}", "unsigned", "PICBase", "=", "<NUM_LIT>", ";", "unsigned", "char", "OpFlag", "=", "Subtarget", "->", "classifyLocalReference", "(", "nullptr", ")", ";", "if", "(", "OpFlag", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "PICBase", "=", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "FuncInfo", ".", "MF", ")", ";", "else", "if", "(", "OpFlag", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "PICBase", "=", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "FuncInfo", ".", "MF", ")", ";", "else", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", ")", "PICBase", "=", "X86", "::", "RIP", ";", "unsigned", "CPI", "=", "MCP", ".", "getConstantPoolIndex", "(", "CFP", ",", "Align", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "if", "(", "CM", "==", "CodeModel", "::", "Large", ")", "{", "unsigned", "AddrReg", "=", "createResultReg", "(", "&", "X86", "::", "GR64RegClass", ")", ";", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "X86", "::", "MOV64ri", ")", ",", "AddrReg", ")", ".", "addConstantPoolIndex", "(", "CPI", ",", "<NUM_LIT>", ",", "OpFlag", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";", "addDirectMem", "(", "MIB", ",", "AddrReg", ")", ";" ]
GCC	rs6000	CPP	next_suggestion	CPU	7,688	[ "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "b", ";" ]	[ "_", "_", "vector", "signed", "char", "b", ";", "b", "=", "(", "_", "_", "vector", "signed", "char", ")", "vec_splats", "(", "_", "_", "b", ")", ";", "return", "(", "_", "_", "m64", ")", "(", "(", "_", "_", "vector", "long", "long", ")", "b", ")", "[", "<NUM_LIT>", "]", ";", "_", "_", "m64_union", "res", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "b", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	7,689	[ "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]	[ "def", "FalkorWr_1X_1Z_8cyc", ":", "SchedWriteRes", "<", "[", "FalkorUnitX", ",", "FalkorUnitZ", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	7,690	[ "case", "NoStrictAlign", ":" ]	[ "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "<NUM_LIT>", ";", "if", "(", "!", "isTargetIOS", "(", ")", ")", "UseMovt", "=", "hasV6T2Ops", "(", ")", ";", "else", "{", "IsR9Reserved", "=", "ReserveR9", "\|", "!", "HasV6Ops", ";", "UseMovt", "=", "DarwinUseMOVT", "&&", "hasV6T2Ops", "(", ")", ";", "SupportsTailCall", "=", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "isTargetNaCl", "(", ")", ")", "stackAlignment", "=", "<NUM_LIT>", ";", "if", "(", "isTargetNaCl", "(", ")", "&&", "!", "useConstPool", "(", ")", ")", "UseMovt", "=", "true", ";", "if", "(", "!", "isThumb", "(", ")", "\|\|", "hasThumb2", "(", ")", ")", "PostRAScheduler", "=", "true", ";", "switch", "(", "Align", ")", "{", "case", "DefaultAlign", ":", "AllowsUnalignedMem", "=", "(", "(", "hasV7Ops", "(", ")", "&&", "(", "isTargetLinux", "(", ")", "\|\|", "isTargetNaCl", "(", ")", ")", ")", "\|\|", "(", "hasV6Ops", "(", ")", "&&", "isTargetDarwin", "(", ")", ")", ")", ";", "break", ";", "case", "StrictAlign", ":", "AllowsUnalignedMem", "=", "false", ";", "break", ";" ]
GCC	i386	CPP	program_repair	CPU	7,691	[ "<FIXS>", "cl_target_option_restore", "(", "&", "global_options", ",", "TREE_TARGET_OPTION", "(", "new", "_", "tree", ")", ")", ";", "<FIXE>" ]	[ "else", "if", "(", "new", "_", "tree", ")", "{", "<BUGS>", "cl_target_option_restore", "(", "TREE_TARGET_OPTION", "(", "new", "_", "tree", ")", ")", ";", "<BUGE>", "target_reinit", "(", ")", ";", "}" ]
GCC	powerpcspe	CPP	next_suggestion	CPU	7,692	[ "}" ]	[ "u", ".", "v", "=", "a", ";", "u", ".", "i", "[", "pos", "]", "=", "b", ";", "return", "u", ".", "v", ";" ]
GCC	arm	MD	stmt_completion	CPU	7,693	[ "<STR_LIT>", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
GCC	nds32	MD	next_suggestion	CPU	7,694	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "minus", ":", "V2SI", "(", "sign_extend", ":", "V2SI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "sign_extend", ":", "V2SI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	h8300	MD	stmt_completion	MPU	7,695	[ ")", "]", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "SI", "(", "mult", ":", "SI", "(", "subreg", ":", "SI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC	rs6000	MD	program_repair	CPU	7,696	[ "<FIXS>", "(", "use", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<FIXE>" ]	[ "[", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>", "[", "(", "clobber", "(", "reg", ":", "P", "<NUM_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGS>", "(", "use", "(", "reg", ":", "P", "<NUM_LIT>", ")", ")", "(", "set", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	7,697	[ "!", "ResourcesCost", ")", ";" ]	[ "bool", "noCost", "(", ")", "const", "{", "return", "(", "GroupingCost", "<=", "<NUM_LIT>", "&&" ]
GCC	aarch64	CPP	stmt_completion	CPU	7,698	[ ")", ";" ]	[ "vcvtah_s16_f16", "(", "float16_t", "_", "_", "a", ")", "{", "return", "_", "_", "builtin_aarch64_lroundhfhi", "(", "_", "_", "a" ]
LLVM	X86	CPP	next_suggestion	CPU	7,699	[ "OutStreamer", "->", "EmitInstruction", "(", "LoadMI", ",", "getSubtargetInfo", "(", ")", ")", ";" ]	[ "LoadMI", ".", "setOpcode", "(", "LoadOpcode", ")", ";", "if", "(", "LoadDefRegister", "!=", "X86", "::", "NoRegister", ")", "LoadMI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "LoadDefRegister", ")", ")", ";", "for", "(", "auto", "I", "=", "MI", ".", "operands_begin", "(", ")", "+", "LoadOperandsBeginIdx", ",", "E", "=", "MI", ".", "operands_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "auto", "MaybeOperand", "=", "MCIL", ".", "LowerMachineOperand", "(", "&", "MI", ",", "*", "I", ")", ")", "LoadMI", ".", "addOperand", "(", "MaybeOperand", ".", "getValue", "(", ")", ")", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

7,600

[ "return", "false", ";" ]

[ "bool", "ARMSubtarget", "::", "enableMachineScheduler", "(", ")", "const", "{", "if", "(", "isMClass", "(", ")", "&&", "hasMinSize", "(", ")", ")" ]

LLVM

ARM

CPP

next_suggestion

CPU

7,601

[ "unsigned", "LowWidth", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformVLDCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformARMBUILD_VECTORCombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getLowBitsSet", "(", "BitWidth", ",", "<NUM_LIT>", ")", ";", "if", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getHighBitsSet", "(", "BitWidth", ",", "<NUM_LIT>", ")", ";", "if", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "unsigned", "BitWidth", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "DemandedMask", "=", "APInt", "::", "getLowBitsSet", "(", "BitWidth", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedMask", ",", "DCI", ")", ")", "||", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DemandedMask", ",", "DCI", ")", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "unsigned", "LowWidth", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "LowMask", "=", "APInt", "::", "getLowBitsSet", "(", "LowWidth", ",", "<NUM_LIT>", ")", ";", "unsigned", "HighWidth", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "HighMask", "=", "APInt", "::", "getHighBitsSet", "(", "HighWidth", ",", "<NUM_LIT>", ")", ";", "if", "(", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "LowMask", ",", "DCI", ")", ")", "||", "(", "SimplifyDemandedBits", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "HighMask", ",", "DCI", ")", ")", ")", "return", "SDValue", "(", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "unsigned", "HighWidth", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", ";", "APInt", "HighMask", "=", "APInt", "::", "getHighBitsSet", "(", "HighWidth", ",", "<NUM_LIT>", ")", ";" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

7,602

[ "let", "Constraints", "=", "<STR_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "Switches", "=", "<NUM_LIT>", ";", "let", "Dest", "=", "dst", ";", "let", "HasImm", "=", "<NUM_LIT>", ";", "let", "OperandType", "=", "OpType", ".", "INT64", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]

GCC

avr

CPP

next_suggestion

MPU

7,603

[ "}" ]

[ "rtx", "dest", "=", "SET_DEST", "(", "set", ")", ";", "if", "(", "MEM_P", "(", "dest", ")", "&&", "(", "REG_P", "(", "src", ")", "||", "src", "==", "CONST0_RTX", "(", "GET_MODE", "(", "dest", ")", ")", ")", ")", "{", "return", "CONSTANT_ADDRESS_P", "(", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "REG_P", "(", "dest", ")", "&&", "MEM_P", "(", "src", ")", ")", "{", "return", "CONSTANT_ADDRESS_P", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ";", "}", "return", "false", ";", "}", "case", "CODE_FOR_call_insn", ":", "case", "CODE_FOR_call_value_insn", ":", "return", "true", ";" ]

GCC

i386

CPP

stmt_completion

CPU

7,604

[ "_", "m128", "_", "_", "B", ")", "{" ]

[ "static", "_", "_", "inline", "_", "_", "m128", "_", "mm_min_ps", "(", "_", "_", "m128", "_", "_", "A", ",", "_" ]

GCC

rs6000

MD

stmt_completion

CPU

7,605

[ "(", "match_dup", "<NUM_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VBCD", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VBCD", "[", "(", "match_operand", ":", "VBCD", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VBCD", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_BCD_ADD_SUB", ")", ")", "(", "set", "(", "reg", ":", "CCFP", "CR6_REGNO", ")", "(", "compare", ":", "CCFP", "(", "unspec", ":", "V2DF", "[" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

7,606

[ "R2", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "Addr", ")", ",", "MVT", "::", "i32", ")", ";" ]

[ "bool", "AMDGPUDAGToDAGISel", "::", "SelectADDRParam", "(", "SDValue", "Addr", ",", "SDValue", "&", "R1", ",", "SDValue", "&", "R2", ")", "{", "if", "(", "Addr", ".", "getOpcode", "(", ")", "==", "ISD", "::", "FrameIndex", ")", "{", "if", "(", "FrameIndexSDNode", "*", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ")", ")", "{", "R1", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "MVT", "::", "i32", ")", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

7,607

[ ",", "ST", ".", "getMaxWavesPerEU", "(", ")", ")", ";" ]

[ "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", "F", ")", ";", "if", "(", "!", "ST", ".", "isPromoteAllocaEnabled", "(", ")", ")", "return", "false", ";", "FunctionType", "*", "FTy", "=", "F", ".", "getFunctionType", "(", ")", ";", "for", "(", "Type", "*", "ParamTy", ":", "FTy", "->", "params", "(", ")", ")", "{", "PointerType", "*", "PtrTy", "=", "dyn_cast", "<", "PointerType", ">", "(", "ParamTy", ")", ";", "if", "(", "PtrTy", "&&", "PtrTy", "->", "getAddressSpace", "(", ")", "==", "AMDGPUAS", "::", "LOCAL_ADDRESS", ")", "{", "LocalMemLimit", "=", "<NUM_LIT>", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Function has local memory argument. Promoting to ", "<STR_LIT>", "<STR_LIT>", "local memory disabled.\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "}", "LocalMemLimit", "=", "ST", ".", "getLocalMemorySize", "(", ")", ";", "if", "(", "LocalMemLimit", "==", "<NUM_LIT>", ")", "return", "false", ";", "const", "DataLayout", "&", "DL", "=", "Mod", "->", "getDataLayout", "(", ")", ";", "CurrentLocalMemUsage", "=", "<NUM_LIT>", ";", "for", "(", "GlobalVariable", "&", "GV", ":", "Mod", "->", "globals", "(", ")", ")", "{", "if", "(", "GV", ".", "getType", "(", ")", "->", "getAddressSpace", "(", ")", "!=", "AMDGPUAS", "::", "LOCAL_ADDRESS", ")", "continue", ";", "for", "(", "const", "User", "*", "U", ":", "GV", ".", "users", "(", ")", ")", "{", "const", "Instruction", "*", "Use", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ";", "if", "(", "!", "Use", ")", "continue", ";", "if", "(", "Use", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "==", "&", "F", ")", "{", "unsigned", "Align", "=", "GV", ".", "getAlignment", "(", ")", ";", "if", "(", "Align", "==", "<NUM_LIT>", ")", "Align", "=", "DL", ".", "getABITypeAlignment", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "uint64_t", "AllocSize", "=", "DL", ".", "getTypeAllocSize", "(", "GV", ".", "getValueType", "(", ")", ")", ";", "CurrentLocalMemUsage", "=", "alignTo", "(", "CurrentLocalMemUsage", ",", "Align", ")", ";", "CurrentLocalMemUsage", "+=", "AllocSize", ";", "break", ";", "}", "}", "}", "unsigned", "MaxOccupancy", "=", "ST", ".", "getOccupancyWithLocalMemSize", "(", "CurrentLocalMemUsage", ")", ";", "unsigned", "OccupancyHint", "=", "ST", ".", "getWavesPerEU", "(", "F", ")", ".", "second", ";", "if", "(", "OccupancyHint", "==", "<NUM_LIT>", ")", "OccupancyHint", "=", "<NUM_LIT>", ";", "OccupancyHint", "=", "std", "::", "min", "(", "OccupancyHint" ]

LLVM

X86

CPP

stmt_completion

CPU

7,608

[ ",", "Shuffle", ",", "&", "ShuffleMask", "[", "<NUM_LIT>", "]", ")", ";" ]

[ "unsigned", "AllowedUses", "=", "InVec", ".", "getNumOperands", "(", ")", ">", "<NUM_LIT>", "&&", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", "==", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "LdNode", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", ")", "{", "if", "(", "!", "LdNode", ".", "getNode", "(", ")", "->", "hasNUsesOfValue", "(", "AllowedUses", ",", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "AllowedUses", "=", "<NUM_LIT>", ";", "LdNode", "=", "LdNode", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "!", "ISD", "::", "isNormalLoad", "(", "LdNode", ".", "getNode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "LoadSDNode", "*", "LN0", "=", "cast", "<", "LoadSDNode", ">", "(", "LdNode", ")", ";", "if", "(", "!", "LN0", "||", "!", "LN0", "->", "hasNUsesOfValue", "(", "AllowedUses", ",", "<NUM_LIT>", ")", "||", "LN0", "->", "isVolatile", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "EltVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "Align", "=", "LN0", "->", "getAlignment", "(", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "unsigned", "NewAlign", "=", "DAG", ".", "getDataLayout", "(", ")", ".", "getABITypeAlignment", "(", "EltVT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ")", ";", "if", "(", "NewAlign", ">", "Align", "||", "!", "TLI", ".", "isOperationLegalOrCustom", "(", "ISD", "::", "LOAD", ",", "EltVT", ")", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "SDValue", "Shuffle", "=", "(", "UnaryShuffle", ")", "?", "DAG", ".", "getUNDEF", "(", "CurrentVT", ")", ":", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Shuffle", "=", "DAG", ".", "getVectorShuffle", "(", "CurrentVT", ",", "dl", ",", "InVec", ".", "getOperand", "(", "<NUM_LIT>", ")" ]

GCC

sh

MD

program_repair

CPU

7,609

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

LLVM

PowerPC

TD

next_suggestion

CPU

7,610

[ "dag", "LE_A3", "=", "(", "i32", "(", "sext_inreg", "(", "i32", "(", "vector_extract", "v16i8", ":", "$", "A", ",", "<NUM_LIT>", ")", ")", ",", "i8", ")", ")", ";" ]

[ "def", "ByteToWord", "{", "dag", "LE_A0", "=", "(", "i32", "(", "sext_inreg", "(", "i32", "(", "vector_extract", "v16i8", ":", "$", "A", ",", "<NUM_LIT>", ")", ")", ",", "i8", ")", ")", ";", "dag", "LE_A1", "=", "(", "i32", "(", "sext_inreg", "(", "i32", "(", "vector_extract", "v16i8", ":", "$", "A", ",", "<NUM_LIT>", ")", ")", ",", "i8", ")", ")", ";", "dag", "LE_A2", "=", "(", "i32", "(", "sext_inreg", "(", "i32", "(", "vector_extract", "v16i8", ":", "$", "A", ",", "<NUM_LIT>", ")", ")", ",", "i8", ")", ")", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

7,611

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "iop", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zm", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

7,612

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_addh_h16_hh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_679309b8", ",", "TypeALU64", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

aarch64

CPP

stmt_completion

CPU

7,613

[ "addr", ")", ";" ]

[ "rtx", "stub_label", "=", "aarch64_sls_create_blr_label", "(", "REGNO", "(", "addr", ")", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "bl\\t%0", "<STR_LIT>", ",", "&", "stub_label", ")", ";", "}", "else", "output_asm_insn", "(", "<STR_LIT>", "blr\\t%0", "<STR_LIT>", ",", "&" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

7,614

[ ".", "getOperand", "(", "OpNum", ")", ";" ]

[ "const", "auto", "&", "Op", "=", "Inst", ".", "getOperand", "(", "OpNum", ")", ";", "if", "(", "!", "Op", ".", "isImm", "(", ")", "||", "Op", ".", "getImm", "(", ")", "!=", "AMDGPU", "::", "SDWA", "::", "SdwaSel", "::", "DWORD", ")", "{", "return", "Match_InvalidOperand", ";", "}", "}", "if", "(", "(", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "!", "hasFlatOffsets", "(", ")", ")", "{", "auto", "OpNum", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Inst", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", ";", "const", "auto", "&", "Op", "=", "Inst" ]

LLVM

AGC

CPP

stmt_completion

MPU

7,615

[ ":" ]

[ "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "<STR_LIT>", "unimplemented operation", "<STR_LIT>", ")", ";", "case", "ISD", "::", "MUL" ]

LLVM

ARM

TD

stmt_completion

CPU

7,616

[ "<STR_LIT>", ";" ]

[ "def", "_register", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op7_4", ",", "(", "outs", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "AddrMode", ":", "$", "Rn", ",", "rGPR", ":", "$", "Rm", ",", "VecListOneD", ":", "$", "Vd", ")", ",", "IIC_VLD1u", ",", "<STR_LIT>", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteVST1", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "}", ";", "let", "DecoderMethod", "=" ]

GCC

i386

CPP

stmt_completion

CPU

7,617

[ "artificial__", ")", ")", "_", "mm256_storeu_epi16", "(", "void", "*", "_", "_", "P", ",", "_", "_", "m256i", "_", "_", "A", ")", "{" ]

[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_" ]

LLVM

Mips

CPP

next_suggestion

CPU

7,618

[ "return", "GlobalBaseReg", ";" ]

[ "}", "return", "CapGlobalBaseReg", ";", "}", "if", "(", "!", "GlobalBaseReg", ")", "{", "getGlobalBaseReg", "(", "MF", ",", "false", ")", ";", "initGlobalBaseReg", "(", "MF", ")", ";", "}" ]

LLVM

AArch64

TD

stmt_completion

CPU

7,619

[ ":", "$", "Rd", ",", "V128", ":", "$", "Rn", ",", "V128", ":", "$", "Rm", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v4f32", "(", "fma", "(", "fneg", "V128", ":", "$", "Rn", ")", ",", "V128", ":", "$", "Rm", ",", "V128", ":", "$", "Rd", ")", ")", ",", "(", "FMLSv4f32", "V128" ]

LLVM

X86

CPP

program_repair

CPU

7,620

[ "<FIXS>", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "DL", ")", ";", "<FIXE>" ]

[ "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ";", "<BUGS>", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ",", "true", ")", ",", "DL", ")", ";", "<BUGE>", "SDValue", "Args", "[", "]", "=", "{", "Chain", ",", "Offset", "}", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "NodeTys", ",", "Args", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ",", "true", ")", "," ]

GCC

alpha

MD

next_suggestion

MPU

7,621

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

7,622

[ "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FrameIdx", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FrameIdx", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIdx", ")", ")", ";" ]

[ "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "NewMIs", ";", "DebugLoc", "DL", ";", "if", "(", "MI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "PPCFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "PPCFunctionInfo", ">", "(", ")", ";", "FuncInfo", "->", "setHasSpills", "(", ")", ";", "bool", "NonRI", "=", "false", ";", "if", "(", "LoadRegFromStackSlot", "(", "MF", ",", "DL", ",", "DestReg", ",", "FrameIdx", ",", "RC", ",", "NewMIs", ",", "NonRI", ")", ")", "FuncInfo", "->", "setSpillsCR", "(", ")", ";", "if", "(", "NonRI", ")", "FuncInfo", "->", "setHasNonRISpills", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NewMIs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MBB", ".", "insert", "(", "MI", ",", "NewMIs", "[", "i", "]", ")", ";", "const", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

7,623

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=" ]

LLVM

X86

CPP

next_suggestion

CPU

7,624

[ "case", "MVT", "::", "v4i64", ":" ]

[ "}", ")", ";", "if", "(", "NumV2Elements", "==", "<NUM_LIT>", "&&", "Mask", "[", "<NUM_LIT>", "]", ">=", "NumElts", ")", "if", "(", "SDValue", "Insertion", "=", "lowerVectorShuffleAsElementInsertion", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Insertion", ";", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "!", "Subtarget", "->", "hasAVX2", "(", ")", ")", "{", "int", "ElementBits", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "ElementBits", "<", "<NUM_LIT>", ")", "return", "splitAndLowerVectorShuffle", "(", "DL", ",", "VT", ",", "V1", ",", "V2", ",", "Mask", ",", "DAG", ")", ";", "MVT", "FpVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "getFloatingPointVT", "(", "ElementBits", ")", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "V1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "FpVT", ",", "V1", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "FpVT", ",", "V2", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "VT", ",", "DAG", ".", "getVectorShuffle", "(", "FpVT", ",", "DL", ",", "V1", ",", "V2", ",", "Mask", ")", ")", ";", "}", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "case", "MVT", "::", "v4f64", ":", "return", "lowerV4F64VectorShuffle", "(", "Op", ",", "V1", ",", "V2", ",", "Subtarget", ",", "DAG", ")", ";" ]

LLVM

TPC

CPP

stmt_completion

Virtual ISA

7,625

[ "<NUM_LIT>", ";" ]

[ "static", "unsigned", "getFullVectorSize", "(", "EVT", "EltTy", ")", "{", "if", "(", "EltTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", "||", "EltTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "EltTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "EltTy", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return" ]

LLVM

AArch64

CPP

stmt_completion

CPU

7,626

[ ")", ")", ";" ]

[ "bool", "AArch64PassConfig", "::", "addIRTranslator", "(", ")", "{", "addPass", "(", "new", "IRTranslator", "(" ]

LLVM

AArch64

CPP

next_suggestion

CPU

7,627

[ "}" ]

[ "const", "MCConstantExpr", "*", "BranchTarget", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getExpr", "(", ")", ")", ";", "int64_t", "Address", ";", "if", "(", "BranchTarget", "&&", "BranchTarget", "->", "EvaluateAsAbsolute", "(", "Address", ")", ")", "{", "O", "<<", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ";", "O", ".", "write_hex", "(", "Address", ")", ";", "}", "else", "{", "O", "<<", "*", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getExpr", "(", ")", ";", "}" ]

LLVM

SPIRV

CPP

stmt_completion

Virtual ISA

7,628

[ "PM", ")", "{" ]

[ "TargetPassConfig", "*", "SPIRVTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&" ]

LLVM

Hexagon

TD

next_suggestion

DSP

7,629

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

bfin

MD

stmt_completion

DSP

7,630

[ "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")" ]

[ "(", "use", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "bfin_expand_call", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", "," ]

LLVM

Hexagon

TD

stmt_completion

DSP

7,631

[ ";" ]

[ "def", "A2_subh_h16_hh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_679309b8", ",", "TypeALU64", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>" ]

LLVM

X86

CPP

stmt_completion

CPU

7,632

[ ")", "{" ]

[ "}", "MachineBasicBlock", "::", "iterator", "FirstCSPop", "=", "MBBI", ";", "if", "(", "RestoreMBB", ")", "{", "unsigned", "ReturnReg", "=", "STI", ".", "is64Bit", "(", ")", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ";", "if", "(", "STI", ".", "is64Bit", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "FirstCSPop", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "LEA64r", ")", ",", "ReturnReg", ")", ".", "addReg", "(", "X86", "::", "RIP", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addMBB", "(", "RestoreMBB", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "FirstCSPop", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "MOV32ri", ")", ")", ".", "addReg", "(", "ReturnReg", ")", ".", "addMBB", "(", "RestoreMBB", ")", ";", "}", "RestoreMBB", "->", "setHasAddressTaken", "(", ")", ";", "}", "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "NumBytes", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "NumBytes", "+=", "mergeSPUpdates", "(", "MBB", ",", "MBBI", ",", "true", ")", ";", "if", "(", "(", "TRI", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "&&", "!", "IsFunclet", ")", "{", "if", "(", "TRI", "->", "needsStackRealignment", "(", "MF", ")", ")", "MBBI", "=", "FirstCSPop", ";", "unsigned", "SEHFrameOffset", "=", "calculateSetFPREG", "(", "SEHStackAllocAmt", ")", ";", "uint64_t", "LEAAmount", "=", "IsWin64Prologue", "?", "SEHStackAllocAmt", "-", "SEHFrameOffset", ":", "-", "CSSize", ";", "if", "(", "LEAAmount", "!=", "<NUM_LIT>", ")", "{", "unsigned", "Opc", "=", "getLEArOpcode", "(", "Uses64BitFramePtr", ")", ";", "addRegOffset", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ",", "FramePtr", ",", "false", ",", "LEAAmount", ")", ";", "--", "MBBI", ";", "}", "else", "{", "unsigned", "Opc", "=", "(", "Uses64BitFramePtr", "?", "X86", "::", "MOV64rr", ":", "X86", "::", "MOV32rr", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ".", "addReg", "(", "FramePtr", ")", ";", "--", "MBBI", ";", "}", "}", "else", "if", "(", "NumBytes", ")", "{", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "NumBytes", ",", "true", ")", ";", "--", "MBBI", ";", "}", "if", "(", "NeedsWinCFI", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "SEH_Epilogue", ")", ")", ";", "int", "Offset", "=", "-", "<NUM_LIT>", "*", "X86FI", "->", "getTCReturnAddrDelta", "(", ")", ";", "assert", "(", "Offset", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "TCDelta should never be positive", "<STR_LIT>", ")", ";", "if", "(", "Offset" ]

LLVM

ARM

CPP

stmt_completion

CPU

7,633

[ ")", ")", ";" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Streamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", "\\t.fpu ", "<STR_LIT>", ")", "+", "String", ".", "lower", "(" ]

LLVM

AArch64

TD

next_suggestion

CPU

7,634

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "class", "sve_int_perm_unpk", "<", "bits", "<", "<NUM_LIT>", ">", "sz16_64", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ",", "ZPRRegOp", "zprty1", ",", "ZPRRegOp", "zprty2", ">", ":", "I", "<", "(", "outs", "zprty1", ":", "$", "Zd", ")", ",", "(", "ins", "zprty2", ":", "$", "Zn", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Zd", ";", "bits", "<", "<NUM_LIT>", ">", "Zn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz16_64", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

7,635

[ ")", ";" ]

[ "return", "hasSVE", "(", ")", "||", "hasSME", "(" ]

LLVM

Hexagon

TD

next_suggestion

DSP

7,636

[ "}" ]

[ "def", "F2_conv_sf2df", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_3a3d62", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

7,637

[ ";" ]

[ "bool", "AArch64PassConfig", "::", "addPostRegAlloc", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableDeadRegisterElimination", ")", "addPass", "(", "createAArch64DeadRegisterDefinitions", "(", ")", ")", ";", "return", "true" ]

GCC

pdp11

CPP

next_suggestion

MPU

7,638

[ "}" ]

[ "if", "(", "from", "==", "FRAME_POINTER_REGNUM", "&&", "to", "==", "STACK_POINTER_REGNUM", ")", "return", "get_frame_size", "(", ")", ";", "else", "if", "(", "from", "==", "ARG_POINTER_REGNUM", "&&", "to", "==", "FRAME_POINTER_REGNUM", ")", "return", "pdp11_reg_save_size", "(", ")", "+", "<NUM_LIT>", ";", "else", "if", "(", "from", "==", "ARG_POINTER_REGNUM", "&&", "to", "==", "STACK_POINTER_REGNUM", ")", "return", "pdp11_reg_save_size", "(", ")", "+", "<NUM_LIT>", "+", "get_frame_size", "(", ")", ";", "else", "gcc_assert", "(", "<NUM_LIT>", ")", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

7,639

[ "(", ")", ";" ]

[ "return", "new", "HexagonSplitConst32AndConst64" ]

LLVM

Mips

CPP

code_generation

CPU

7,640

[ "void", "MipsCodeEmitter", "::", "emitInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "JIT: ", "<STR_LIT>", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "<STR_LIT>", ":\\t", "<STR_LIT>", "<<", "MI", ")", ";", "MCE", ".", "processDebugLoc", "(", "MI", ".", "getDebugLoc", "(", ")", ",", "true", ")", ";", "if", "(", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "Mips", "::", "USW", ":", "NumEmitted", "+=", "emitUSW", "(", "MI", ")", ";", "break", ";", "case", "Mips", "::", "ULW", ":", "NumEmitted", "+=", "emitULW", "(", "MI", ")", ";", "break", ";", "case", "Mips", "::", "ULH", ":", "NumEmitted", "+=", "emitULH", "(", "MI", ")", ";", "break", ";", "case", "Mips", "::", "ULHu", ":", "NumEmitted", "+=", "emitULHu", "(", "MI", ")", ";", "break", ";", "case", "Mips", "::", "USH", ":", "NumEmitted", "+=", "emitUSH", "(", "MI", ")", ";", "break", ";", "default", ":", "emitWordLE", "(", "getBinaryCodeForInstr", "(", "MI", ")", ")", ";", "++", "NumEmitted", ";", "break", ";", "}", "MCE", ".", "processDebugLoc", "(", "MI", ".", "getDebugLoc", "(", ")", ",", "false", ")", ";", "}" ]

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

7,641

[ "let", "IsOptional", "=", "<NUM_LIT>", ";" ]

[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

7,642

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=" ]

GCC

m32r

CPP

stmt_completion

MPU

7,643

[ "rounded_total", ")", ")", ";" ]

[ "src_reg", "=", "copy_addr_to_reg", "(", "XEXP", "(", "or", "ig_src", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "align", ">", "UNITS_PER_WORD", ")", "align", "=", "UNITS_PER_WORD", ";", "if", "(", "optimize_size", "||", "!", "constp", "||", "align", "!=", "UNITS_PER_WORD", ")", "{", "block_move_call", "(", "dst_reg", ",", "src_reg", ",", "bytes_rtx", ")", ";", "return", "<NUM_LIT>", ";", "}", "leftover", "=", "bytes", "%", "MAX_MOVE_BYTES", ";", "bytes", "-=", "leftover", ";", "if", "(", "bytes", ")", "{", "rtx_code_label", "*", "label", "=", "NULL", ";", "rtx", "final_src", "=", "NULL_RTX", ";", "rtx", "at_a_time", "=", "GEN_INT", "(", "MAX_MOVE_BYTES", ")", ";", "rtx", "rounded_total", "=", "GEN_INT", "(", "bytes", ")", ";", "rtx", "new", "_", "dst_reg", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx", "new", "_", "src_reg", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "if", "(", "bytes", ">", "MAX_MOVE_BYTES", ")", "{", "final_src", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "if", "(", "INT16_P", "(", "bytes", ")", ")", "emit_insn", "(", "gen_addsi3", "(", "final_src", ",", "src_reg", "," ]

GCC

nios2

MD

next_suggestion

MPU

7,644

[ "<STR_LIT>" ]

[ "(", "mem", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", ")", "]" ]

LLVM

X86

CPP

program_repair

CPU

7,645

[ "<FIXS>", "bool", "X86MCCodeEmitter", "::", "emitREXPrefix", "(", "unsigned", "&", "CurByte", ",", "int", "MemOperand", ",", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ")", "const", "{", "<FIXE>" ]

[ "}", "}", "<BUGS>", "uint8_t", "X86MCCodeEmitter", "::", "determineREXPrefix", "(", "const", "MCInst", "&", "MI", ",", "int", "MemOperand", ")", "const", "{", "<BUGE>", "uint8_t", "REX", "=", "<NUM_LIT>", ";", "bool", "UsesHighByteReg", "=", "false", ";" ]

LLVM

Mips

TD

stmt_completion

CPU

7,646

[ "<NUM_LIT>", ">", ";" ]

[ "class", "BINSRI_D_ENC", ":", "MSA_BIT_D_FMT", "<", "<NUM_LIT>", "," ]

LLVM

AMDGPU

CPP

program_repair

GPU

7,647

[ "<FIXS>", "void", "applySelectFCmpToFMinFMaxLegacy", "(", "MachineInstr", "&", "MI", ",", "const", "FMinFMaxLegacyInfo", "&", "Info", ")", "const", ";", "<FIXE>" ]

[ "bool", "matchFMinFMaxLegacy", "(", "MachineInstr", "&", "MI", ",", "MachineInstr", "&", "FCmp", ",", "FMinFMaxLegacyInfo", "&", "Info", ")", "const", ";", "<BUGS>", "void", "applySelectFCmpToFMinToFMaxLegacy", "(", "MachineInstr", "&", "MI", ",", "const", "FMinFMaxLegacyInfo", "&", "Info", ")", "const", ";", "<BUGE>", "bool", "matchUCharToFloat", "(", "MachineInstr", "&", "MI", ")", "const", ";", "void", "applyUCharToFloat", "(", "MachineInstr", "&", "MI", ")", "const", ";" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

7,648

[ ")", "==", "ISD", "::", "EXTRACT_VECTOR_ELT", ")", "return", "Op", ";" ]

[ "if", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(" ]

GCC

aarch64

CPP

stmt_completion

CPU

7,649

[ "<NUM_LIT>", ";" ]

[ "return", "(", "EXPLICIT_MASK", ">>", "i", ")", "&" ]

LLVM

AMDGPU

CPP

program_repair

GPU

7,650

[ "<FIXS>", "case", "AMDGPUAS", "::", "LOCAL_ADDRESS", ":", "<FIXE>" ]

[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unsupported private_element_size", "<STR_LIT>", ")", ";", "}", "<BUGS>", "}", "case", "AMDGPUAS", "::", "LOCAL_ADDRESS", ":", "{", "<BUGE>", "if", "(", "NumElements", ">", "<NUM_LIT>", ")", "return", "SplitVectorLoad", "(", "Op", ",", "DAG", ")", ";" ]

LLVM

J2

CPP

stmt_completion

MPU

7,651

[ "->", "getDebugLoc", "(", ")", ":", "DebugLoc", "(", ")", ";" ]

[ "void", "J2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DstReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "DebugLoc", "DL", "=", "MI", "!=", "MBB", ".", "end", "(", ")", "?", "MI" ]

LLVM

Hexagon

TD

next_suggestion

DSP

7,652

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]

GCC

i386

CPP

stmt_completion

CPU

7,653

[ ",", "machine_mode", "mode", ")", "{" ]

[ "static", "rtx", "fixup_modeless_constant", "(", "rtx", "x" ]

LLVM

MCS51

CPP

next_suggestion

MPU

7,654

[ "EncodedValue", "|=", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ";" ]

[ "assert", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "the load/store operands must be registers", "<STR_LIT>", ")", ";", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "bool", "IsRegX", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ";", "bool", "IsPredec", "=", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ";", "bool", "IsPostinc", "=", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "IsRegX", "||", "IsPredec", "||", "IsPostinc", ")", "{" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

7,655

[ "}" ]

[ "int", "GCNHazardRecognizer", "::", "checkSetRegHazards", "(", "MachineInstr", "*", "SetRegInstr", ")", "{", "const", "SIInstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "unsigned", "HWReg", "=", "getHWReg", "(", "TII", ",", "*", "SetRegInstr", ")", ";", "const", "int", "SetRegWaitStates", "=", "ST", ".", "getGeneration", "(", ")", "<=", "AMDGPUSubtarget", "::", "SEA_ISLANDS", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "auto", "IsHazardFn", "=", "[", "TII", ",", "HWReg", "]", "(", "MachineInstr", "*", "MI", ")", "{", "return", "HWReg", "==", "getHWReg", "(", "TII", ",", "*", "MI", ")", ";", "}", ";", "int", "WaitStatesNeeded", "=", "getWaitStatesSinceSetReg", "(", "IsHazardFn", ")", ";", "return", "SetRegWaitStates", "-", "WaitStatesNeeded", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

7,656

[ "$", "src2", ",", "arith_extendlsl64", ":", "$", "sh", ")", ",", "<NUM_LIT>", ">", ";" ]

[ "def", ":", "InstAlias", "<", "cmp", "#", "<STR_LIT>", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "XZR", ",", "GPR64sp", ":", "$", "src1", ",", "GPR64", ":" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

7,657

[ ";" ]

[ "void", "setRegSavedAreaStartFrameIndex", "(", "int", "v", ")", "{", "RegSavedAreaStartFrameIndex", "=", "v" ]

LLVM

AMDGPU

CPP

code_generation

GPU

7,658

[ "SDValue", "R600TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "R600MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "R600MachineFunctionInfo", ">", "(", ")", ";", "SmallVector", "<", "ISD", "::", "InputArg", ",", "<NUM_LIT>", ">", "LocalIns", ";", "if", "(", "AMDGPU", "::", "isShader", "(", "CallConv", ")", ")", "{", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CCAssignFnForCall", "(", "CallConv", ",", "isVarArg", ")", ")", ";", "}", "else", "{", "analyzeFormalArgumentsCompute", "(", "CCInfo", ",", "Ins", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Ins", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "const", "ISD", "::", "InputArg", "&", "In", "=", "Ins", "[", "i", "]", ";", "EVT", "VT", "=", "In", ".", "VT", ";", "EVT", "MemVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "&&", "MemVT", ".", "isVector", "(", ")", ")", "{", "MemVT", "=", "MemVT", ".", "getVectorElementType", "(", ")", ";", "}", "if", "(", "AMDGPU", "::", "isShader", "(", "CallConv", ")", ")", "{", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "&", "AMDGPU", "::", "R600_Reg128RegClass", ")", ";", "SDValue", "Register", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "VT", ")", ";", "InVals", ".", "push_back", "(", "Register", ")", ";", "continue", ";", "}", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "AMDGPUASI", ".", "CONSTANT_BUFFER_0", ")", ";", "ISD", "::", "LoadExtType", "Ext", "=", "ISD", "::", "NON_EXTLOAD", ";", "if", "(", "MemVT", ".", "getScalarSizeInBits", "(", ")", "!=", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "{", "Ext", "=", "ISD", "::", "SEXTLOAD", ";", "}", "unsigned", "ValBase", "=", "ArgLocs", "[", "In", ".", "getOrigArgIndex", "(", ")", "]", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "PartOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "Offset", "=", "Subtarget", "->", "getExplicitKernelArgOffset", "(", "MF", ")", "+", "VA", ".", "getLocMemOffset", "(", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ",", "PartOffset", "-", "ValBase", ")", ";", "SDValue", "Arg", "=", "DAG", ".", "getLoad", "(", "ISD", "::", "UNINDEXED", ",", "Ext", ",", "VT", ",", "DL", ",", "Chain", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "DAG", ".", "getUNDEF", "(", "MVT", "::", "i32", ")", ",", "PtrInfo", ",", "MemVT", ",", "<NUM_LIT>", ",", "MachineMemOperand", "::", "MONonTemporal", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "InVals", ".", "push_back", "(", "Arg", ")", ";", "MFI", "->", "setABIArgOffset", "(", "Offset", "+", "MemVT", ".", "getStoreSize", "(", ")", ")", ";", "}", "return", "Chain", ";", "}" ]

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

LLVM

ARM

CPP

stmt_completion

CPU

7,659

[ "RHSC", ";" ]

[ "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", "<<", "Shift", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SUB", ")", "RHSC", "=", "-" ]

LLVM

Sparc

CPP

stmt_completion

CPU

7,660

[ "const", "{" ]

[ "const", "MCRegisterInfo", "*", "getRegInfo", "(", ")" ]

LLVM

X86

CPP

next_suggestion

CPU

7,661

[ "}" ]

[ "bool", "hasLZCNT", "(", ")", "const", "{", "return", "HasLZCNT", ";" ]

LLVM

CSKY

TD

next_suggestion

CPU

7,662

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "rx", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rx", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Mips

TD

stmt_completion

CPU

7,663

[ ",", "ADDQ_PH_ENC", ",", "ADDQ_PH_DESC", ";" ]

[ "def", "ADDQ_PH", ":", "DspMMRel" ]

GCC

arm

CPP

next_suggestion

CPU

7,664

[ "}" ]

[ "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "!=", "AND", "||", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "!=", "AND", ")", "return", "false", ";", "return", "(", "arm_bfi_1_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "sub0", ",", "sub1", ")", "||", "arm_bfi_1_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "sub1", ",", "sub0", ")", ")", ";" ]

GCC

s390

MD

stmt_completion

MPU

7,665

[ ")" ]

[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "]", "<STR_LIT>", "{", "rtx", "new_rtx", "=", "legitimize_pic_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "emit_move_insn", "(", "operands", "[", "<NUM_LIT>", "]", ",", "new_rtx" ]

LLVM

X86

CPP

code_generation

CPU

7,666

[ "unsigned", "char", "X86Subtarget", "::", "classifyLocalReference", "(", "const", "GlobalValue", "*", "GV", ")", "const", "{", "if", "(", "AllowTaggedGlobals", "&&", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", "&&", "GV", "&&", "!", "isa", "<", "Function", ">", "(", "GV", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "!", "isPositionIndependent", "(", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "is64Bit", "(", ")", ")", "{", "if", "(", "isTargetELF", "(", ")", ")", "{", "switch", "(", "TM", ".", "getCodeModel", "(", ")", ")", "{", "case", "CodeModel", "::", "Tiny", ":", "llvm_unreachable", "(", "<STR_LIT>", "Tiny codesize model not supported on X86", "<STR_LIT>", ")", ";", "case", "CodeModel", "::", "Small", ":", "case", "CodeModel", "::", "Kernel", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "CodeModel", "::", "Large", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "CodeModel", "::", "Medium", ":", "if", "(", "isa_and_nonnull", "<", "Function", ">", "(", "GV", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", "invalid code model", "<STR_LIT>", ")", ";", "}", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "if", "(", "isTargetCOFF", "(", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "isTargetDarwin", "(", ")", ")", "{", "if", "(", "GV", "&&", "(", "GV", "->", "isDeclarationForLinker", "(", ")", "||", "GV", "->", "hasCommonLinkage", "(", ")", ")", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]

[ "Classify", "a", "global", "variable", "reference", "for", "the", "current", "subtarget", "according", "to", "how", "we", "should", "reference", "it", "in", "a", "non-pcrel", "context", "." ]

GCC

arm

CPP

stmt_completion

CPU

7,667

[ ";" ]

[ "if", "(", "x", "!=", "const0_rtx", ")", "return", "x", ";", "x", "=", "gen_reg_rtx", "(", "mode", ")" ]

LLVM

AArch64

CPP

next_suggestion

CPU

7,668

[ "}" ]

[ "unsigned", "Cost", "=", "<NUM_LIT>", ";", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "G_SITOFP", ":", "case", "TargetOpcode", "::", "G_UITOFP", ":", "OpRegBankIdx", "=", "{", "PMI_FirstFPR", ",", "PMI_FirstGPR", "}", ";", "break", ";", "case", "TargetOpcode", "::", "G_FPTOSI", ":", "case", "TargetOpcode", "::", "G_FPTOUI", ":", "OpRegBankIdx", "=", "{", "PMI_FirstGPR", ",", "PMI_FirstFPR", "}", ";", "break", ";", "case", "TargetOpcode", "::", "G_FCMP", ":", "OpRegBankIdx", "=", "{", "PMI_FirstGPR", ",", "PMI_None", ",", "PMI_FirstFPR", ",", "PMI_FirstFPR", "}", ";", "break", ";", "case", "TargetOpcode", "::", "G_BITCAST", ":", "if", "(", "OpRegBankIdx", "[", "<NUM_LIT>", "]", "!=", "OpRegBankIdx", "[", "<NUM_LIT>", "]", ")", "Cost", "=", "copyCost", "(", "*", "AArch64GenRegisterBankInfo", "::", "PartMappings", "[", "OpRegBankIdx", "[", "<NUM_LIT>", "]", "]", ".", "RegBank", ",", "*", "AArch64GenRegisterBankInfo", "::", "PartMappings", "[", "OpRegBankIdx", "[", "<NUM_LIT>", "]", "]", ".", "RegBank", ",", "OpSize", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "if", "(", "OpRegBankIdx", "[", "<NUM_LIT>", "]", "!=", "PMI_FirstGPR", ")", "Cost", "=", "<NUM_LIT>", ";", "else", "for", "(", "const", "MachineInstr", "&", "UseMI", ":", "MRI", ".", "use_instructions", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "if", "(", "isPreISelGenericFloatingPointOpcode", "(", "UseMI", ".", "getOpcode", "(", ")", ")", ")", "{", "OpRegBankIdx", "[", "<NUM_LIT>", "]", "=", "PMI_FirstFPR", ";", "break", ";", "}", "break", ";", "case", "TargetOpcode", "::", "G_STORE", ":", "if", "(", "OpRegBankIdx", "[", "<NUM_LIT>", "]", "==", "PMI_FirstGPR", ")", "{", "unsigned", "VReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "VReg", ")", "break", ";", "MachineInstr", "*", "DefMI", "=", "MRI", ".", "getVRegDef", "(", "VReg", ")", ";", "if", "(", "isPreISelGenericFloatingPointOpcode", "(", "DefMI", "->", "getOpcode", "(", ")", ")", ")", "OpRegBankIdx", "[", "<NUM_LIT>", "]", "=", "PMI_FirstFPR", ";", "break", ";", "}", "}", "SmallVector", "<", "const", "ValueMapping", "*", ",", "<NUM_LIT>", ">", "OpdsMapping", "(", "NumOperands", ")", ";", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "NumOperands", ";", "++", "Idx", ")", "{", "if", "(", "MI", ".", "getOperand", "(", "Idx", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "Idx", ")", ".", "getReg", "(", ")", ")", "{", "auto", "Mapping", "=", "getValueMapping", "(", "OpRegBankIdx", "[", "Idx", "]", ",", "OpSize", "[", "Idx", "]", ")", ";", "if", "(", "!", "Mapping", "->", "isValid", "(", ")", ")", "return", "getInvalidInstructionMapping", "(", ")", ";", "OpdsMapping", "[", "Idx", "]", "=", "Mapping", ";", "}" ]

GCC

i386

MD

stmt_completion

CPU

7,669

[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(" ]

GCC

rs6000

CPP

stmt_completion

CPU

7,670

[ ",", "op0", ",", "op1", ",", "mode", ",", "op0", ",", "op1", ",", "mode", ",", "<NUM_LIT>", ")", ";" ]

[ "if", "(", "code", "==", "SMAX", "||", "code", "==", "SMIN", ")", "c", "=", "GE", ";", "else", "c", "=", "GEU", ";", "if", "(", "code", "==", "SMAX", "||", "code", "==", "UMAX", ")", "target", "=", "emit_conditional_move", "(", "dest", ",", "c" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

7,671

[ "MBB", ";" ]

[ "if", "(", "Iter", "==", "MF", ".", "end", "(", ")", ")", "{", "MachineBasicBlock", "*", "Label", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "Label", "->", "addSuccessor", "(", "Label", ")", ";", "MF", ".", "push_back", "(", "Label", ")", ";", "Iter", "=", "next", "(", "MachineFunction", "::", "iterator", "(", "Bottom", ")", ")", ";", "}", "MachineBasicBlock", "*", "AfterLoop", "=", "&", "*", "Iter", ";", "auto", "InsertPos", "=", "MBB", ".", "begin", "(", ")", ";", "while", "(", "InsertPos", "!=", "MBB", ".", "end", "(", ")", "&&", "InsertPos", "->", "getOpcode", "(", ")", "==", "WebAssembly", "::", "END_LOOP", ")", "++", "InsertPos", ";", "BuildMI", "(", "MBB", ",", "InsertPos", ",", "DebugLoc", "(", ")", ",", "TII", ".", "get", "(", "WebAssembly", "::", "LOOP", ")", ")", ";", "MachineInstr", "*", "End", "=", "BuildMI", "(", "*", "AfterLoop", ",", "AfterLoop", "->", "begin", "(", ")", ",", "DebugLoc", "(", ")", ",", "TII", ".", "get", "(", "WebAssembly", "::", "END_LOOP", ")", ")", ";", "LoopTops", "[", "End", "]", "=", "&" ]

LLVM

X86

CPP

stmt_completion

CPU

7,672

[ ")", ";" ]

[ "return", "new", "WaitInsert", "(" ]

LLVM

ARM

TD

next_suggestion

CPU

7,673

[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";" ]

[ "def", "MOVr_TC", ":", "AsI1", "<", "<NUM_LIT>", ",", "(", "outs", "tcGPR", ":", "$", "Rd", ")", ",", "(", "ins", "tcGPR", ":", "$", "Rm", ")", ",", "DPFrm", ",", "IIC_iMOVr", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "UnaryDP", ",", "Sched", "<", "[", "WriteALU", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";" ]

GCC

sparc

CPP

program_repair

CPU

7,674

[ "<FIXS>", "emit_insn", "(", "gen_safe_SET64", "(", "temp", ",", "high_bits", ")", ")", ";", "<FIXE>" ]

[ "}", "else", "{", "<BUGS>", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "temp", ",", "GEN_INT", "(", "high_bits", ")", ")", ")", ";", "<BUGE>", "temp2", "=", "temp", ";", "}" ]

LLVM

AArch64

CPP

stmt_completion

CPU

7,675

[ "=", "<STR_LIT>", "generic", "<STR_LIT>", ";" ]

[ "static", "MCSubtargetInfo", "*", "createAArch64MCSubtargetInfo", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "if", "(", "CPU", ".", "empty", "(", ")", ")", "CPU" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

7,676

[ "==", "ISD", "::", "CTTZ_ZERO_UNDEF", ";" ]

[ "static", "bool", "isCttzOpc", "(", "unsigned", "Opc", ")", "{", "return", "Opc", "==", "ISD", "::", "CTTZ", "||", "Opc" ]

LLVM

AArch64

CPP

program_repair

CPU

7,677

[ "<FIXS>", "const", "auto", "*", "MD", "=", "cast", "MDNodeSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "auto", "*", "RegString", "=", "cast", "MDString", ">", "(", "MD", "->", "getMD", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "<FIXE>" ]

[ "bool", "AArch64DAGToDAGISel", "::", "tryReadRegister", "(", "SDNode", "*", "N", ")", "{", "<BUGS>", "const", "MDNodeSDNode", "*", "MD", "=", "dyn_cast", "MDNodeSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "MDString", "*", "RegString", "=", "dyn_cast", "MDString", ">", "(", "MD", "->", "getMD", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "SDLoc", "DL", "(", "N", ")", ";", "int", "Reg", "=", "getIntOperandFromRegisterString", "(", "RegString", "->", "getString", "(", ")", ")", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

7,678

[ ";" ]

[ "def", "VecListThreeDAllLanesAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>" ]

LLVM

AArch64

CPP

next_suggestion

CPU

7,679

[ "Function", "*", "Stxr", "=", "Intrinsic", "::", "getDeclaration", "(", "M", ",", "Int", ",", "Tys", ")", ";" ]

[ "bool", "IsRelease", "=", "isReleaseOrStronger", "(", "Ord", ")", ";", "if", "(", "Val", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "Intrinsic", "::", "ID", "Int", "=", "IsRelease", "?", "Intrinsic", "::", "aarch64_stlxp", ":", "Intrinsic", "::", "aarch64_stxp", ";", "Function", "*", "Stxr", "=", "Intrinsic", "::", "getDeclaration", "(", "M", ",", "Int", ")", ";", "Type", "*", "Int64Ty", "=", "Type", "::", "getInt64Ty", "(", "M", "->", "getContext", "(", ")", ")", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateTrunc", "(", "Val", ",", "Int64Ty", ",", "<STR_LIT>", "lo", "<STR_LIT>", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateTrunc", "(", "Builder", ".", "CreateLShr", "(", "Val", ",", "<NUM_LIT>", ")", ",", "Int64Ty", ",", "<STR_LIT>", "hi", "<STR_LIT>", ")", ";", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";", "return", "Builder", ".", "CreateCall", "(", "Stxr", ",", "{", "Lo", ",", "Hi", ",", "Addr", "}", ")", ";", "}", "Intrinsic", "::", "ID", "Int", "=", "IsRelease", "?", "Intrinsic", "::", "aarch64_stlxr", ":", "Intrinsic", "::", "aarch64_stxr", ";", "Type", "*", "Tys", "[", "]", "=", "{", "Addr", "->", "getType", "(", ")", "}", ";" ]

LLVM

SPIRV

CPP

stmt_completion

Virtual ISA

7,680

[ ")", ";" ]

[ "case", "Triple", "::", "SPIRVSubArch_v11", ":", "SPIRVVersion", "=", "VersionTuple", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "Triple", "::", "SPIRVSubArch_v12", ":", "SPIRVVersion", "=", "VersionTuple", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "Triple", "::", "SPIRVSubArch_v13", ":", "SPIRVVersion", "=", "VersionTuple", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "Triple", "::", "SPIRVSubArch_v14", ":", "default", ":", "SPIRVVersion", "=", "VersionTuple", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "Triple", "::", "SPIRVSubArch_v15", ":", "SPIRVVersion", "=", "VersionTuple", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "Triple", "::", "SPIRVSubArch_v16", ":", "SPIRVVersion", "=", "VersionTuple", "(", "<NUM_LIT>", ",", "<NUM_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

7,681

[ "bits", "<", "<NUM_LIT>", ">", "Vv32", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Mu2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Mu2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

i386

CPP

stmt_completion

CPU

7,682

[ "mmask32", "_", "_", "U", ",", "_", "_", "m512i", "_", "_", "A", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_abs_epi16", "(", "_", "_" ]

GCC

s390

CPP

code_generation

MPU

7,683

[ "static", "struct", "constant_pool", "*", "s390_alloc_pool", "(", "void", ")", "{", "struct", "constant_pool", "*", "pool", ";", "size_t", "i", ";", "pool", "=", "(", "struct", "constant_pool", "*", ")", "xmalloc", "(", "sizeof", "*", "pool", ")", ";", "pool", "->", "next", "=", "NULL", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "NR_C_MODES", ";", "i", "++", ")", "pool", "->", "constants", "[", "i", "]", "=", "NULL", ";", "pool", "->", "execute", "=", "NULL", ";", "pool", "->", "label", "=", "gen_label_rtx", "(", ")", ";", "pool", "->", "first_insn", "=", "NULL", ";", "pool", "->", "pool_insn", "=", "NULL", ";", "pool", "->", "insns", "=", "BITMAP_ALLOC", "(", "NULL", ")", ";", "pool", "->", "size", "=", "<NUM_LIT>", ";", "pool", "->", "emit_pool_after", "=", "NULL", ";", "return", "pool", ";", "}" ]

[ "Allocate", "new", "constant_pool", "structure", "." ]

LLVM

ARM

CPP

program_repair

CPU

7,684

[ "<FIXS>", "ARMOperand", "*", "Op", "=", "new", "ARMOperand", "(", "k_PostIndexRegister", ")", ";", "<FIXE>" ]

[ "<STR_LIT>", "::", "<STR_LIT>", "ShiftTy", ",", "unsigned", "ShiftImm", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "<BUGS>", "ARMOperand", "*", "Op", "=", "new", "ARMOperand", "(", "PostIndexRegister", ")", ";", "<BUGE>", "Op", "->", "PostIdxReg", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "PostIdxReg", ".", "isAdd", "=", "isAdd", ";", "Op", "->", "PostIdxReg", ".", "ShiftTy", "=", "ShiftTy", ";" ]

LLVM

AArch64

CPP

code_generation

CPU

7,685

[ "int", "AArch64TTIImpl", "::", "getArithmeticReductionCost", "(", "unsigned", "Opcode", ",", "VectorType", "*", "ValTy", ",", "bool", "IsPairwiseForm", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "if", "(", "IsPairwiseForm", ")", "return", "BaseT", "::", "getArithmeticReductionCost", "(", "Opcode", ",", "ValTy", ",", "IsPairwiseForm", ",", "CostKind", ")", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "ValTy", ")", ";", "MVT", "MTy", "=", "LT", ".", "second", ";", "int", "ISD", "=", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", ";", "assert", "(", "ISD", "&&", "<STR_LIT>", "Invalid opcode", "<STR_LIT>", ")", ";", "static", "const", "CostTblEntry", "CostTblNoPairwise", "[", "]", "{", "{", "ISD", "::", "ADD", ",", "MVT", "::", "v8i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "ADD", ",", "MVT", "::", "v16i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "ADD", ",", "MVT", "::", "v4i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "ADD", ",", "MVT", "::", "v8i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "ADD", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "}", ",", "}", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "CostTblNoPairwise", ",", "ISD", ",", "MTy", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";", "return", "BaseT", "::", "getArithmeticReductionCost", "(", "Opcode", ",", "ValTy", ",", "IsPairwiseForm", ",", "CostKind", ")", ";", "}" ]

[ "Calculate", "the", "cost", "of", "vector", "reduction", "intrinsics", "." ]

LLVM

X86

TD

program_repair

CPU

7,686

[ "<FIXS>", "X86SchedWriteWidths", "sched", ",", "<FIXE>" ]

[ "SDPatternOperator", "MaskNode128", ",", "SDPatternOperator", "MaskNode256", ",", "SDPatternOperator", "MaskNode512", ",", "<BUGS>", "X86FoldableSchedWrite", "sched", ",", "<BUGE>", "AVX512VLVectorVTInfo", "VTSrcInfo", ",", "X86VectorVTInfo", "DestInfoZ128", ",", "X86VectorVTInfo", "DestInfoZ256", ",", "X86VectorVTInfo", "DestInfoZ", "," ]

LLVM

X86

CPP

next_suggestion

CPU

7,687

[ "MachineMemOperand", "*", "MMO", "=", "FuncInfo", ".", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getConstantPool", "(", "*", "FuncInfo", ".", "MF", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "DL", ".", "getPointerSize", "(", ")", ",", "Align", ")", ";" ]

[ "if", "(", "X86ScalarSSEf32", ")", "{", "Opc", "=", "Subtarget", "->", "hasAVX", "(", ")", "?", "X86", "::", "VMOVSSrm", ":", "X86", "::", "MOVSSrm", ";", "RC", "=", "&", "X86", "::", "FR32RegClass", ";", "}", "else", "{", "Opc", "=", "X86", "::", "LD_Fp32m", ";", "RC", "=", "&", "X86", "::", "RFP32RegClass", ";", "}", "break", ";", "case", "MVT", "::", "f64", ":", "if", "(", "X86ScalarSSEf64", ")", "{", "Opc", "=", "Subtarget", "->", "hasAVX", "(", ")", "?", "X86", "::", "VMOVSDrm", ":", "X86", "::", "MOVSDrm", ";", "RC", "=", "&", "X86", "::", "FR64RegClass", ";", "}", "else", "{", "Opc", "=", "X86", "::", "LD_Fp64m", ";", "RC", "=", "&", "X86", "::", "RFP64RegClass", ";", "}", "break", ";", "case", "MVT", "::", "f80", ":", "return", "<NUM_LIT>", ";", "}", "unsigned", "Align", "=", "DL", ".", "getPrefTypeAlignment", "(", "CFP", "->", "getType", "(", ")", ")", ";", "if", "(", "Align", "==", "<NUM_LIT>", ")", "{", "Align", "=", "DL", ".", "getTypeAllocSize", "(", "CFP", "->", "getType", "(", ")", ")", ";", "}", "unsigned", "PICBase", "=", "<NUM_LIT>", ";", "unsigned", "char", "OpFlag", "=", "Subtarget", "->", "classifyLocalReference", "(", "nullptr", ")", ";", "if", "(", "OpFlag", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "PICBase", "=", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "FuncInfo", ".", "MF", ")", ";", "else", "if", "(", "OpFlag", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "PICBase", "=", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "FuncInfo", ".", "MF", ")", ";", "else", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", ")", "PICBase", "=", "X86", "::", "RIP", ";", "unsigned", "CPI", "=", "MCP", ".", "getConstantPoolIndex", "(", "CFP", ",", "Align", ")", ";", "unsigned", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "if", "(", "CM", "==", "CodeModel", "::", "Large", ")", "{", "unsigned", "AddrReg", "=", "createResultReg", "(", "&", "X86", "::", "GR64RegClass", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "X86", "::", "MOV64ri", ")", ",", "AddrReg", ")", ".", "addConstantPoolIndex", "(", "CPI", ",", "<NUM_LIT>", ",", "OpFlag", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "ResultReg", ")", ";", "addDirectMem", "(", "MIB", ",", "AddrReg", ")", ";" ]

GCC

rs6000

CPP

next_suggestion

CPU

7,688

[ "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "b", ";" ]

[ "_", "_", "vector", "signed", "char", "b", ";", "b", "=", "(", "_", "_", "vector", "signed", "char", ")", "vec_splats", "(", "_", "_", "b", ")", ";", "return", "(", "_", "_", "m64", ")", "(", "(", "_", "_", "vector", "long", "long", ")", "b", ")", "[", "<NUM_LIT>", "]", ";", "_", "_", "m64_union", "res", ";", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "b", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

7,689

[ "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]

[ "def", "FalkorWr_1X_1Z_8cyc", ":", "SchedWriteRes", "<", "[", "FalkorUnitX", ",", "FalkorUnitZ", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

7,690

[ "case", "NoStrictAlign", ":" ]

[ "if", "(", "isAAPCS_ABI", "(", ")", ")", "stackAlignment", "=", "<NUM_LIT>", ";", "if", "(", "!", "isTargetIOS", "(", ")", ")", "UseMovt", "=", "hasV6T2Ops", "(", ")", ";", "else", "{", "IsR9Reserved", "=", "ReserveR9", "|", "!", "HasV6Ops", ";", "UseMovt", "=", "DarwinUseMOVT", "&&", "hasV6T2Ops", "(", ")", ";", "SupportsTailCall", "=", "!", "getTargetTriple", "(", ")", ".", "isOSVersionLT", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "isTargetNaCl", "(", ")", ")", "stackAlignment", "=", "<NUM_LIT>", ";", "if", "(", "isTargetNaCl", "(", ")", "&&", "!", "useConstPool", "(", ")", ")", "UseMovt", "=", "true", ";", "if", "(", "!", "isThumb", "(", ")", "||", "hasThumb2", "(", ")", ")", "PostRAScheduler", "=", "true", ";", "switch", "(", "Align", ")", "{", "case", "DefaultAlign", ":", "AllowsUnalignedMem", "=", "(", "(", "hasV7Ops", "(", ")", "&&", "(", "isTargetLinux", "(", ")", "||", "isTargetNaCl", "(", ")", ")", ")", "||", "(", "hasV6Ops", "(", ")", "&&", "isTargetDarwin", "(", ")", ")", ")", ";", "break", ";", "case", "StrictAlign", ":", "AllowsUnalignedMem", "=", "false", ";", "break", ";" ]

GCC

i386

CPP

program_repair

CPU

7,691

[ "<FIXS>", "cl_target_option_restore", "(", "&", "global_options", ",", "TREE_TARGET_OPTION", "(", "new", "_", "tree", ")", ")", ";", "<FIXE>" ]

[ "else", "if", "(", "new", "_", "tree", ")", "{", "<BUGS>", "cl_target_option_restore", "(", "TREE_TARGET_OPTION", "(", "new", "_", "tree", ")", ")", ";", "<BUGE>", "target_reinit", "(", ")", ";", "}" ]

GCC

powerpcspe

CPP

next_suggestion

CPU

7,692

[ "}" ]

[ "u", ".", "v", "=", "a", ";", "u", ".", "i", "[", "pos", "]", "=", "b", ";", "return", "u", ".", "v", ";" ]

GCC

arm

MD

stmt_completion

CPU

7,693

[ "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]

GCC

nds32

MD

next_suggestion

CPU

7,694

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "minus", ":", "V2SI", "(", "sign_extend", ":", "V2SI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "sign_extend", ":", "V2SI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

h8300

MD

stmt_completion

MPU

7,695

[ ")", "]", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "SI", "(", "mult", ":", "SI", "(", "subreg", ":", "SI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

GCC

rs6000

MD

program_repair

CPU

7,696

[ "<FIXS>", "(", "use", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<FIXE>" ]

[ "[", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>", "[", "(", "clobber", "(", "reg", ":", "P", "<NUM_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGS>", "(", "use", "(", "reg", ":", "P", "<NUM_LIT>", ")", ")", "(", "set", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

7,697

[ "!", "ResourcesCost", ")", ";" ]

[ "bool", "noCost", "(", ")", "const", "{", "return", "(", "GroupingCost", "<=", "<NUM_LIT>", "&&" ]

GCC

aarch64

CPP

stmt_completion

CPU

7,698

[ ")", ";" ]

[ "vcvtah_s16_f16", "(", "float16_t", "_", "_", "a", ")", "{", "return", "_", "_", "builtin_aarch64_lroundhfhi", "(", "_", "_", "a" ]

LLVM

X86

CPP

next_suggestion

CPU

7,699

[ "OutStreamer", "->", "EmitInstruction", "(", "LoadMI", ",", "getSubtargetInfo", "(", ")", ")", ";" ]

[ "LoadMI", ".", "setOpcode", "(", "LoadOpcode", ")", ";", "if", "(", "LoadDefRegister", "!=", "X86", "::", "NoRegister", ")", "LoadMI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "LoadDefRegister", ")", ")", ";", "for", "(", "auto", "I", "=", "MI", ".", "operands_begin", "(", ")", "+", "LoadOperandsBeginIdx", ",", "E", "=", "MI", ".", "operands_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "auto", "MaybeOperand", "=", "MCIL", ".", "LowerMachineOperand", "(", "&", "MI", ",", "*", "I", ")", ")", "LoadMI", ".", "addOperand", "(", "MaybeOperand", ".", "getValue", "(", ")", ")", ";" ]