docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	AArch64	TD	next_suggestion	CPU	8,700	[ "let", "RenderMethod", "=", "<STR_LIT>", ";" ]	[ "let", "PredicateMethod", "=", "<STR_LIT>", ";", "let", "DiagnosticType", "=", "<STR_LIT>", ";" ]
GCC	s390	MD	stmt_completion	MPU	8,701	[ "<STR_LIT>", ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	8,702	[ "}", "else", "if", "(", "VT", ".", "getSimpleVT", "(", ")", "==", "MVT", "::", "i16", ")", "{" ]	[ "if", "(", "const", "ConstantFPSDNode", "", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Splat", ")", ")", "{", "unsigned", "Imm", "=", "C", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getSExtValue", "(", ")", ";", "Src", "=", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "SDLoc", "(", "In", ")", ",", "MVT", "::", "i32", ")", ";", "return", "true", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", "unhandled Constant node", "<STR_LIT>", ")", ";", "}", "}", "SDValue", "SplatSrc32", "=", "stripBitcast", "(", "In", ")", ";", "if", "(", "auto", "", "SplatSrc32BV", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "SplatSrc32", ")", ")", "if", "(", "SDValue", "Splat32", "=", "SplatSrc32BV", "->", "getSplatValue", "(", ")", ")", "{", "SDValue", "SplatSrc16", "=", "stripBitcast", "(", "Splat32", ")", ";", "if", "(", "auto", "", "SplatSrc16BV", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "SplatSrc16", ")", ")", "if", "(", "SDValue", "Splat", "=", "SplatSrc16BV", "->", "getSplatValue", "(", ")", ")", "{", "const", "SIInstrInfo", "", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "std", "::", "optional", "<", "APInt", ">", "RawValue", ";", "if", "(", "const", "ConstantFPSDNode", "", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Splat", ")", ")", "RawValue", "=", "C", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ";", "else", "if", "(", "const", "ConstantSDNode", "", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Splat", ")", ")", "RawValue", "=", "C", "->", "getAPIntValue", "(", ")", ";", "if", "(", "RawValue", ".", "has_value", "(", ")", ")", "{", "EVT", "VT", "=", "In", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", ";", "if", "(", "VT", ".", "getSimpleVT", "(", ")", "==", "MVT", "::", "f16", "\|\|", "VT", ".", "getSimpleVT", "(", ")", "==", "MVT", "::", "bf16", ")", "{", "APFloat", "FloatVal", "(", "VT", ".", "getSimpleVT", "(", ")", "==", "MVT", "::", "f16", "?", "APFloatBase", "::", "IEEEhalf", "(", ")", ":", "APFloatBase", "::", "BFloat", "(", ")", ",", "RawValue", ".", "value", "(", ")", ")", ";", "if", "(", "TII", "->", "isInlineConstant", "(", "FloatVal", ")", ")", "{", "Src", "=", "CurDAG", "->", "getTargetConstant", "(", "RawValue", ".", "value", "(", ")", ",", "SDLoc", "(", "In", ")", ",", "MVT", "::", "i16", ")", ";", "return", "true", ";", "}" ]
LLVM	X86	CPP	code_generation	CPU	8,703	[ "X86Subtarget", "::", "X86Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "is64Bit", ")", ":", "PICStyle", "(", "PICStyles", "::", "None", ")", ",", "X86SSELevel", "(", "NoMMXSSE", ")", ",", "X863DNowLevel", "(", "NoThreeDNow", ")", ",", "HasCMov", "(", "false", ")", ",", "HasX86_64", "(", "false", ")", ",", "HasSSE4A", "(", "false", ")", ",", "HasAVX", "(", "false", ")", ",", "HasFMA3", "(", "false", ")", ",", "HasFMA4", "(", "false", ")", ",", "IsBTMemSlow", "(", "false", ")", ",", "HasVectorUAMem", "(", "false", ")", ",", "DarwinVers", "(", "<NUM_LIT>", ")", ",", "stackAlignment", "(", "<NUM_LIT>", ")", ",", "MaxInlineSizeThreshold", "(", "<NUM_LIT>", ")", ",", "Is64Bit", "(", "is64Bit", ")", ",", "TargetType", "(", "isELF", ")", "{", "if", "(", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "FloatABIType", "=", "FloatABI", "::", "Hard", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "std", "::", "string", "CPU", "=", "sys", "::", "getHostCPUName", "(", ")", ";", "ParseSubtargetFeatures", "(", "FS", ",", "CPU", ")", ";", "}", "else", "{", "AutoDetectSubtargetFeatures", "(", ")", ";", "if", "(", "Is64Bit", "&&", "X86SSELevel", "<", "SSE2", ")", "X86SSELevel", "=", "SSE2", ";", "}", "if", "(", "Is64Bit", ")", "{", "HasX86_64", "=", "true", ";", "HasCMov", "=", "true", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Subtarget features: SSELevel ", "<STR_LIT>", "<<", "X86SSELevel", "<<", "<STR_LIT>", ", 3DNowLevel ", "<STR_LIT>", "<<", "X863DNowLevel", "<<", "<STR_LIT>", ", 64bit ", "<STR_LIT>", "<<", "HasX86_64", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "assert", "(", "(", "!", "Is64Bit", "\|\|", "HasX86_64", ")", "&&", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ";", "if", "(", "TT", ".", "length", "(", ")", ">", "<NUM_LIT>", ")", "{", "size_t", "Pos", ";", "if", "(", "(", "Pos", "=", "TT", ".", "find", "(", "<STR_LIT>", "-darwin", "<STR_LIT>", ")", ")", "!=", "std", "::", "string", "::", "npos", ")", "{", "TargetType", "=", "isDarwin", ";", "if", "(", "isdigit", "(", "TT", "[", "Pos", "+", "<NUM_LIT>", "]", ")", ")", "DarwinVers", "=", "atoi", "(", "&", "TT", "[", "Pos", "+", "<NUM_LIT>", "]", ")", ";", "else", "DarwinVers", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "TT", ".", "find", "(", "<STR_LIT>", "linux", "<STR_LIT>", ")", "!=", "std", "::", "string", "::", "npos", ")", "{", "TargetType", "=", "isELF", ";", "}", "else", "if", "(", "TT", ".", "find", "(", "<STR_LIT>", "cygwin", "<STR_LIT>", ")", "!=", "std", "::", "string", "::", "npos", ")", "{", "TargetType", "=", "isCygwin", ";", "}", "else", "if", "(", "TT", ".", "find", "(", "<STR_LIT>", "mingw", "<STR_LIT>", ")", "!=", "std", "::", "string", "::", "npos", ")", "{", "TargetType", "=", "isMingw", ";", "}", "else", "if", "(", "TT", ".", "find", "(", "<STR_LIT>", "win32", "<STR_LIT>", ")", "!=", "std", "::", "string", "::", "npos", ")", "{", "TargetType", "=", "isWindows", ";", "}", "else", "if", "(", "TT", ".", "find", "(", "<STR_LIT>", "windows", "<STR_LIT>", ")", "!=", "std", "::", "string", "::", "npos", ")", "{", "TargetType", "=", "isWindows", ";", "}", "else", "if", "(", "TT", ".", "find", "(", "<STR_LIT>", "-cl", "<STR_LIT>", ")", "!=", "std", "::", "string", "::", "npos", ")", "{", "TargetType", "=", "isDarwin", ";", "DarwinVers", "=", "<NUM_LIT>", ";", "}", "}", "if", "(", "TargetType", "==", "isDarwin", "\|\|", "Is64Bit", ")", "stackAlignment", "=", "<NUM_LIT>", ";", "if", "(", "StackAlignment", ")", "stackAlignment", "=", "StackAlignment", ";", "}" ]	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]
GCC	i386	MD	next_suggestion	CPU	8,704	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")" ]	[ "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")" ]
GCC	gcn	MD	next_suggestion	GPU	8,705	[ "(", "match_operand", ":", "V_INT_1REG", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "V_INT_1REG", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "V_INT_1REG", "(", "match_operand", ":", "V_INT_1REG", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,706	[ "let", "Constraints", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	8,707	[ "}" ]	[ "CurDAG", "->", "SelectNodeTo", "(", "Node", ",", "MOp", ",", "VT", ",", "MVT", "::", "Glue", ",", "LHS", ",", "SDValue", "(", "AddCarry", ",", "<NUM_LIT>", ")", ")", ";", "return", "true", ";", "}", "case", "ISD", "::", "SMUL_LOHI", ":", "case", "ISD", "::", "UMUL_LOHI", ":", "{", "MultOpc", "=", "(", "Opcode", "==", "ISD", "::", "UMUL_LOHI", "?", "Mips", "::", "MultuRxRy16", ":", "Mips", "::", "MultRxRy16", ")", ";", "std", "::", "pair", "<", "SDNode", "", ",", "SDNode", "", ">", "LoHi", "=", "selectMULT", "(", "Node", ",", "MultOpc", ",", "DL", ",", "NodeTy", ",", "true", ",", "true", ")", ";", "if", "(", "!", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ".", "use_empty", "(", ")", ")", "ReplaceUses", "(", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "LoHi", ".", "first", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ".", "use_empty", "(", ")", ")", "ReplaceUses", "(", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "LoHi", ".", "second", ",", "<NUM_LIT>", ")", ")", ";", "CurDAG", "->", "RemoveDeadNode", "(", "Node", ")", ";", "return", "true", ";", "}", "case", "ISD", "::", "MULHS", ":", "case", "ISD", "::", "MULHU", ":", "{", "MultOpc", "=", "(", "Opcode", "==", "ISD", "::", "MULHU", "?", "Mips", "::", "MultuRxRy16", ":", "Mips", "::", "MultRxRy16", ")", ";", "auto", "LoHi", "=", "selectMULT", "(", "Node", ",", "MultOpc", ",", "DL", ",", "NodeTy", ",", "false", ",", "true", ")", ";", "ReplaceNode", "(", "Node", ",", "LoHi", ".", "second", ")", ";", "return", "true", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	8,708	[ "assert", "(", "(", "Subtarget", ".", "hasAVX2", "(", ")", "\|\|", "Domain", "<", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ";" ]	[ "uint16_t", "dom", "=", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ">>", "<STR_LIT>", "::", "<STR_LIT>", ")", "&", "<NUM_LIT>", ";", "assert", "(", "dom", "&&", "<STR_LIT>", "Not an SSE instruction", "<STR_LIT>", ")", ";", "const", "uint16_t", "*", "table", "=", "lookup", "(", "MI", ".", "getOpcode", "(", ")", ",", "dom", ")", ";", "if", "(", "!", "table", ")", "{" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,709	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "def", "L4_loadrub_rr", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ",", "u2_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_bf061958", ",", "TypeLD", ">", ",", "Enc_da664b", ",", "AddrModeRel", ",", "ImmRegShl", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
GCC	visium	CPP	code_generation	Virtual ISA	8,710	[ "rtx", "visium_eh_return_handler_rtx", "(", "void", ")", "{", "rtx", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "hard_frame_pointer_rtx", ",", "<NUM_LIT>", ")", ")", ";", "MEM_VOLATILE_P", "(", "mem", ")", "=", "<NUM_LIT>", ";", "return", "mem", ";", "}" ]	[ "Helper", "function", "for", "EH_RETURN_HANDLER_RTX", ".", "Return", "the", "RTX", "representing", "a", "location", "in", "which", "to", "store", "the", "address", "of", "an", "exception", "handler", "to", "which", "we", "should", "return", "." ]
GCC	arm	CPP	next_suggestion	CPU	8,711	[ "}" ]	[ "_", "_", "arm_vmaxvq_u16", "(", "uint16_t", "_", "_", "a", ",", "uint16x8_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_mve_vmaxvq_uv8hi", "(", "_", "_", "a", ",", "_", "_", "b", ")", ";" ]
LLVM	P2	CPP	stmt_completion	MPU	8,712	[ "&", "O", ")", "{" ]	[ "void", "P2InstPrinter", "::", "printOperand", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "addr", ",", "unsigned", "OpNo", ",", "raw_ostream" ]
GCC	s390	CPP	stmt_completion	MPU	8,713	[ ";", "\\", "fputc", "(", "'", "\\n", "'", ",", "(", "FILE", ")", ")", ";", "\\", "}" ]	[ "s390_label_align", "(", "LABEL", ")", "{", "<STR_LIT>", "%r0", "<STR_LIT>", ",", "<STR_LIT>", "%r1", "<STR_LIT>", ",", "<STR_LIT>", "%r2", "<STR_LIT>", ",", "<STR_LIT>", "%r3", "<STR_LIT>", ",", "<STR_LIT>", "%r4", "<STR_LIT>", ",", "<STR_LIT>", "%r5", "<STR_LIT>", ",", "<STR_LIT>", "%r6", "<STR_LIT>", ",", "<STR_LIT>", "%r7", "<STR_LIT>", ",", "\\", "<STR_LIT>", "%r8", "<STR_LIT>", ",", "<STR_LIT>", "%r9", "<STR_LIT>", ",", "<STR_LIT>", "%r10", "<STR_LIT>", ",", "<STR_LIT>", "%r11", "<STR_LIT>", ",", "<STR_LIT>", "%r12", "<STR_LIT>", ",", "<STR_LIT>", "%r13", "<STR_LIT>", ",", "<STR_LIT>", "%r14", "<STR_LIT>", ",", "<STR_LIT>", "%r15", "<STR_LIT>", ",", "\\", "<STR_LIT>", "%f0", "<STR_LIT>", ",", "<STR_LIT>", "%f2", "<STR_LIT>", ",", "<STR_LIT>", "%f4", "<STR_LIT>", ",", "<STR_LIT>", "%f6", "<STR_LIT>", ",", "<STR_LIT>", "%f1", "<STR_LIT>", ",", "<STR_LIT>", "%f3", "<STR_LIT>", ",", "<STR_LIT>", "%f5", "<STR_LIT>", ",", "<STR_LIT>", "%f7", "<STR_LIT>", ",", "\\", "<STR_LIT>", "%f8", "<STR_LIT>", ",", "<STR_LIT>", "%f10", "<STR_LIT>", ",", "<STR_LIT>", "%f12", "<STR_LIT>", ",", "<STR_LIT>", "%f14", "<STR_LIT>", ",", "<STR_LIT>", "%f9", "<STR_LIT>", ",", "<STR_LIT>", "%f11", "<STR_LIT>", ",", "<STR_LIT>", "%f13", "<STR_LIT>", ",", "<STR_LIT>", "%f15", "<STR_LIT>", ",", "\\", "<STR_LIT>", "%ap", "<STR_LIT>", ",", "<STR_LIT>", "%cc", "<STR_LIT>", ",", "<STR_LIT>", "%fp", "<STR_LIT>", ",", "<STR_LIT>", "%rp", "<STR_LIT>", ",", "<STR_LIT>", "%a0", "<STR_LIT>", ",", "<STR_LIT>", "%a1", "<STR_LIT>", "\\", "}", "do", "{", "\\", "char", "buf", "[", "<NUM_LIT>", "]", ";", "\\", "fputs", "(", "integer_asm_op", "(", "UNITS_PER_LONG", ",", "TRUE", ")", ",", "(", "FILE", ")", ")", ";", "\\", "ASM_GENERATE_INTERNAL_LABEL", "(", "buf", ",", "<STR_LIT>", "L", "<STR_LIT>", ",", "(", "VALUE", ")", ")", ";", "\\", "assemble_name", "(", "(", "FILE", ")", ",", "buf", ")" ]
LLVM	DirectX	CPP	stmt_completion	Virtual ISA	8,714	[ "(", "OS", ")", ";" ]	[ "return", "new", "DXILPrettyPrinter" ]
GCC	alpha	MD	stmt_completion	MPU	8,715	[ ")", "]" ]	[ "(", "match_operator", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
LLVM	X86	TD	program_repair	CPU	8,716	[ "<FIXS>", "def", ":", "InstRW", "[", "SKXWriteResGroup10", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]	[ "def", ":", "InstRW", "[", "SKXWriteResGroup10", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKXWriteResGroup10", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKXWriteResGroup10", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGS>", "def", ":", "InstRW", "[", "SKXWriteResGroup10", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", ":", "InstRW", "[", "SKXWriteResGroup10", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKXWriteResGroup10", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKXWriteResGroup10", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	8,717	[ "}" ]	[ "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "(", "Val", "<<", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ",", "true", ",", "<NUM_LIT>", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", "<<", "<NUM_LIT>", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";" ]
GCC	arm	MD	next_suggestion	CPU	8,718	[ "(", "define_mode_iterator", "MVE_3", "[", "V16QI", "V8HI", "]", ")" ]	[ "(", "define_mode_iterator", "MVE_types", "[", "V16QI", "V8HI", "V4SI", "V2DI", "TI", "V8HF", "V4SF", "V2DF", "]", ")", "(", "define_mode_iterator", "MVE_vecs", "[", "V16QI", "V8HI", "V4SI", "V2DI", "V8HF", "V4SF", "V2DF", "]", ")", "(", "define_mode_iterator", "MVE_VLD_ST", "[", "V16QI", "V8HI", "V4SI", "V8HF", "V4SF", "]", ")", "(", "define_mode_iterator", "MVE_0", "[", "V8HF", "V4SF", "]", ")", "(", "define_mode_iterator", "MVE_1", "[", "V16QI", "V8HI", "V4SI", "V2DI", "]", ")" ]
GCC	i386	CPP	program_repair	CPU	8,719	[ "<FIXS>", "build_int_cst", "(", "NULL_TREE", ",", "needed_intregs", "", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "<FIXE>", "<FIXS>", "t", "=", "build2", "(", "PLUS_EXPR", ",", "TREE_TYPE", "(", "fpr", ")", ",", "fpr", ",", "build_int_cst", "(", "NULL_TREE", ",", "needed_sseregs", "", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "<FIXE>" ]	[ "if", "(", "needed_intregs", ")", "{", "t", "=", "build2", "(", "PLUS_EXPR", ",", "TREE_TYPE", "(", "gpr", ")", ",", "gpr", ",", "<BUGS>", "build_int_2", "(", "needed_intregs", "", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "gpr", ")", ",", "gpr", ",", "t", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "}", "if", "(", "needed_sseregs", ")", "{", "<BUGS>", "t", "=", "build2", "(", "PLUS_EXPR", ",", "TREE_TYPE", "(", "fpr", ")", ",", "fpr", ",", "build_int_2", "(", "needed_sseregs", "", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "fpr", ")", ",", "fpr", ",", "t", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "}" ]
LLVM	AArch64	TD	stmt_completion	CPU	8,720	[ "=", "AdrpOperand", ";" ]	[ "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass" ]
LLVM	CellSPU	TD	stmt_completion	MPU	8,721	[ "rT", ",", "(", "xor", "rclass", ":", "$", "rA", ",", "(", "not", "rclass", ":", "$", "rB", ")", ")", ")", "]", ">", ";" ]	[ "class", "EQVRegPattern1", "<", "RegisterClass", "rclass", ">", ":", "EQVInst", "<", "(", "outs", "rclass", ":", "$", "rT", ")", ",", "(", "ins", "rclass", ":", "$", "rA", ",", "rclass", ":", "$", "rB", ")", ",", "[", "(", "set", "rclass", ":", "$" ]
LLVM	BPF	CPP	next_suggestion	Virtual ISA	8,722	[ "}" ]	[ "ElementTypeId", "=", "ArrayInfo", ".", "ElemType", ";", "LocOffset", "=", "Loc", "*", "ElemSize", ";" ]
GCC	i386	MD	stmt_completion	CPU	8,723	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_reservation" ]
LLVM	Lanai	CPP	stmt_completion	CPU	8,724	[ ",", "unsigned", "&", "Align", ")", "const", "{" ]	[ "MCSection", "", "LanaiTargetObjectFile", "::", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "", "C" ]
LLVM	AArch64	TD	next_suggestion	CPU	8,725	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rmode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	8,726	[ "getNode", "(", ")", ",", "ISD", "::", "SHL", ",", "ShlImm", ")", ")", "{" ]	[ "assert", "(", "(", "VT", "==", "MVT", "::", "i32", "\|\|", "VT", "==", "MVT", "::", "i64", ")", "&&", "<STR_LIT>", "Caller guarantees VT is one of i32 or i64", "<STR_LIT>", ")", ";", "(", "void", ")", "VT", ";", "uint64_t", "AndImm", ";", "if", "(", "!", "isOpcWithIntImmediate", "(", "Op", ".", "getNode", "(", ")", ",", "ISD", "::", "AND", ",", "AndImm", ")", ")", "return", "false", ";", "assert", "(", "(", "~", "AndImm", "&", "NonZeroBits", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Something must be wrong (e.g., in SelectionDAG::computeKnownBits)", "<STR_LIT>", ")", ";", "SDValue", "AndOp0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint64_t", "ShlImm", ";", "SDValue", "ShlOp0", ";", "if", "(", "isOpcWithIntImmediate", "(", "AndOp0", ".", "getNode", "(", ")", ",", "ISD", "::", "SHL", ",", "ShlImm", ")", ")", "{", "ShlOp0", "=", "AndOp0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "VT", "==", "MVT", "::", "i64", "&&", "AndOp0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ANY_EXTEND", "&&", "isOpcWithIntImmediate", "(", "AndOp0", ".", "getOperand", "(", "<NUM_LIT>", ")", "." ]
GCC	m68k	MD	next_suggestion	MPU	8,727	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "and", "(", "and", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	8,728	[ "return", "true", ";" ]	[ "case", "PPC", "::", "CMPWI", ":", "case", "PPC", "::", "CMPLWI", ":", "case", "PPC", "::", "CMPDI", ":", "case", "PPC", "::", "CMPLDI", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "<NUM_LIT>", ";", "Value", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "Mask", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	8,729	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "cmode", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "validForTailPredication", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	CPP	code_generation	CPU	8,730	[ "static", "std", "::", "unique_ptr", "<", "ARMOperand", ">", "CreateMem", "(", "unsigned", "BaseRegNum", ",", "const", "MCConstantExpr", "*", "OffsetImm", ",", "unsigned", "OffsetRegNum", ",", "<STR_LIT>", "::", "<STR_LIT>", "ShiftType", ",", "unsigned", "ShiftImm", ",", "unsigned", "Alignment", ",", "bool", "isNegative", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "SMLoc", "AlignmentLoc", "=", "SMLoc", "(", ")", ")", "{", "auto", "Op", "=", "make_unique", "<", "ARMOperand", ">", "(", "k_Memory", ")", ";", "Op", "->", "Memory", ".", "BaseRegNum", "=", "BaseRegNum", ";", "Op", "->", "Memory", ".", "OffsetImm", "=", "OffsetImm", ";", "Op", "->", "Memory", ".", "OffsetRegNum", "=", "OffsetRegNum", ";", "Op", "->", "Memory", ".", "ShiftType", "=", "ShiftType", ";", "Op", "->", "Memory", ".", "ShiftImm", "=", "ShiftImm", ";", "Op", "->", "Memory", ".", "Alignment", "=", "Alignment", ";", "Op", "->", "Memory", ".", "isNegative", "=", "isNegative", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "Op", "->", "AlignmentLoc", "=", "AlignmentLoc", ";", "return", "Op", ";", "}" ]	[ "Create", "a", "generalized", "memory", "operand", "." ]
GCC	powerpcspe	MD	next_suggestion	CPU	8,731	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,732	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	TD	program_repair	CPU	8,733	[ "<FIXS>", "def", "ri", ":", "ARMPseudoInst", "(", "outs", "GPR", ":", "$", "Rd", ")", ",", "(", "ins", "GPR", ":", "$", "Rn", ",", "so_imm", ":", "$", "imm", ")", ",", "Size4Bytes", ",", "IIC_iALUi", ",", "<FIXE>", "<FIXS>", "def", "rr", ":", "ARMPseudoInst", "(", "outs", "GPR", ":", "$", "Rd", ")", ",", "(", "ins", "GPR", ":", "$", "Rn", ",", "GPR", ":", "$", "Rm", ")", ",", "Size4Bytes", ",", "IIC_iALUr", ",", "<FIXE>", "<FIXS>", "def", "rs", ":", "ARMPseudoInst", "(", "outs", "GPR", ":", "$", "Rd", ")", ",", "(", "ins", "GPR", ":", "$", "Rn", ",", "so_reg", ":", "$", "shift", ")", ",", "Size4Bytes", ",", "IIC_iALUsr", ",", "<FIXE>" ]	[ "let", "usesCustomInserter", "=", "<NUM_LIT>", "in", "{", "multiclass", "AI1_adde_sube_s_irs", "PatFrag", "opnode", ",", "bit", "Commutable", "=", "<NUM_LIT>", ">", "{", "<BUGS>", "def", "Sri", ":", "ARMPseudoInst", "(", "outs", "GPR", ":", "$", "Rd", ")", ",", "(", "ins", "GPR", ":", "$", "Rn", ",", "so_imm", ":", "$", "imm", ")", ",", "Size4Bytes", ",", "IIC_iALUi", ",", "<BUGE>", "[", "(", "set", "GPR", ":", "$", "Rd", ",", "(", "opnode", "GPR", ":", "$", "Rn", ",", "so_imm", ":", "$", "imm", ")", ")", "]", ">", ";", "<BUGS>", "def", "Srr", ":", "ARMPseudoInst", "(", "outs", "GPR", ":", "$", "Rd", ")", ",", "(", "ins", "GPR", ":", "$", "Rn", ",", "GPR", ":", "$", "Rm", ")", ",", "Size4Bytes", ",", "IIC_iALUr", ",", "<BUGE>", "[", "(", "set", "GPR", ":", "$", "Rd", ",", "(", "opnode", "GPR", ":", "$", "Rn", ",", "GPR", ":", "$", "Rm", ")", ")", "]", ">", "{", "let", "isCommutable", "=", "Commutable", ";", "}", "<BUGS>", "def", "Srs", ":", "ARMPseudoInst", "(", "outs", "GPR", ":", "$", "Rd", ")", ",", "(", "ins", "GPR", ":", "$", "Rn", ",", "so_reg", ":", "$", "shift", ")", ",", "Size4Bytes", ",", "IIC_iALUsr", ",", "<BUGE>", "[", "(", "set", "GPR", ":", "$", "Rd", ",", "(", "opnode", "GPR", ":", "$", "Rn", ",", "so_reg", ":", "$", "shift", ")", ")", "]", ">", ";", "}", "}" ]
LLVM	R600	CPP	stmt_completion	GPU	8,734	[ "(", ")", "+", "AvailableAlus", "[", "AluTrans", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluDiscarded", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluPredX", "]", ".", "size", "(", ")", ";" ]	[ "unsigned", "R600SchedStrategy", "::", "AvailablesAluCount", "(", ")", "const", "{", "return", "AvailableAlus", "[", "AluAny", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluT_XYZW", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluT_X", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluT_Y", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluT_Z", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluT_W", "]", ".", "size" ]
GCC	sh	MD	next_suggestion	CPU	8,735	[ "<STR_LIT>" ]	[ "(", "unspec_volatile", ":", "QIHISI", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPECV_CMPXCHG_2", ")", ")", "(", "set", "(", "reg", ":", "SI", "T_REG", ")", "(", "unspec_volatile", ":", "SI", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPECV_CMPXCHG_3", ")", ")", "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "R0_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "R1_REG", ")", ")", "]" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	8,736	[ "(", ")", ";" ]	[ "if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "", "TII", "->", "getNamedOperand", "(", "", "CI", ".", "I", ",", "AMDGPU", "::", "OpName", "::", "vaddr", ")", ")", ";", "MIB", ".", "add", "(", "", "TII", "->", "getNamedOperand", "(", "", "CI", ".", "I", ",", "AMDGPU", "::", "OpName", "::", "srsrc", ")", ")", ".", "add", "(", "", "TII", "->", "getNamedOperand", "(", "", "CI", ".", "I", ",", "AMDGPU", "::", "OpName", "::", "soffset", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "GLC0", ")", ".", "addImm", "(", "CI", ".", "SLC0", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "", "CI", ".", "I", ",", "&", "", "CI", ".", "Paired", "}", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "", "CI", ".", "I", ",", "AMDGPU", "::", "OpName", "::", "vdata", ")", ";", "const", "auto", "", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "", "CI", ".", "Paired", ",", "AMDGPU", "::", "OpName", "::", "vdata", ")", ";", "BuildMI", "(", "", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "<NUM_LIT>", ",", "SubRegIdx0", ")", ";", "MachineInstr", "", "Copy1", "=", "BuildMI", "(", "", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";", "moveInstsAfter", "(", "Copy1", ",", "CI", ".", "InstsToMove", ")", ";", "MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "CI", ".", "I", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";", "CI", ".", "Paired", "->", "eraseFromParent" ]
LLVM	ARM	TD	program_repair	CPU	8,737	[ "<FIXS>", "bits", "<NUM_LIT>", ">", "func", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "func", "{", "<NUM_LIT>", "}", ";", "<FIXE>", "<FIXS>", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "func", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "func", "{", "<NUM_LIT>", "}", ";", "<FIXE>" ]	[ "<STR_LIT>", ",", "[", "(", "ARMcall", "tglobaladdr", ":", "$", "func", ")", "]", ">", ",", "Requires", "[", "IsThumb", ",", "HasV5T", "]", ">", "{", "<BUGS>", "bits", "<NUM_LIT>", ">", "func", ";", "<BUGE>", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "func", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "<BUGS>", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "<BUGE>", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "func", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "}" ]
LLVM	AMDGPU	TD	stmt_completion	GPU	8,738	[ ",", "<STR_LIT>", ">", ";" ]	[ "def", "DS64Bit4ByteAligned", ":", "ComplexPattern", "<", "i32", ",", "<NUM_LIT>" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	8,739	[ "::", "get", "(", "Ctx", ",", "NoAliasList", ")", ";" ]	[ "}", "else", "if", "(", "GVSize", ">", "<NUM_LIT>", ")", "{", "Alignment", "=", "std", "::", "max", "(", "Alignment", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "GVSize", ">", "<NUM_LIT>", ")", "{", "Alignment", "=", "std", "::", "max", "(", "Alignment", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "}", "GV", "->", "setAlignment", "(", "Alignment", ")", ";", "}", "}", "SmallVector", "<", "OptimizedStructLayoutField", ",", "<NUM_LIT>", ">", "LayoutFields", ";", "LayoutFields", ".", "reserve", "(", "FoundLocalVars", ".", "size", "(", ")", ")", ";", "for", "(", "GlobalVariable", "", "GV", ":", "FoundLocalVars", ")", "{", "OptimizedStructLayoutField", "F", "(", "GV", ",", "DL", ".", "getTypeAllocSize", "(", "GV", "->", "getValueType", "(", ")", ")", ",", "AMDGPU", "::", "getAlign", "(", "DL", ",", "GV", ")", ")", ";", "LayoutFields", ".", "emplace_back", "(", "F", ")", ";", "}", "performOptimizedStructLayout", "(", "LayoutFields", ")", ";", "std", "::", "vector", "<", "GlobalVariable", "", ">", "LocalVars", ";", "LocalVars", ".", "reserve", "(", "FoundLocalVars", ".", "size", "(", ")", ")", ";", "{", "uint64_t", "CurrentOffset", "=", "<NUM_LIT>", ";", "for", "(", "size_t", "I", "=", "<NUM_LIT>", ";", "I", "<", "LayoutFields", ".", "size", "(", ")", ";", "I", "++", ")", "{", "GlobalVariable", "", "FGV", "=", "static_cast", "<", "GlobalVariable", "", ">", "(", "const_cast", "<", "void", "", ">", "(", "LayoutFields", "[", "I", "]", ".", "Id", ")", ")", ";", "Align", "DataAlign", "=", "LayoutFields", "[", "I", "]", ".", "Alignment", ";", "uint64_t", "DataAlignV", "=", "DataAlign", ".", "value", "(", ")", ";", "if", "(", "uint64_t", "Rem", "=", "CurrentOffset", "%", "DataAlignV", ")", "{", "uint64_t", "Padding", "=", "DataAlignV", "-", "Rem", ";", "Type", "", "ATy", "=", "ArrayType", "::", "get", "(", "Type", "::", "getInt8Ty", "(", "Ctx", ")", ",", "Padding", ")", ";", "LocalVars", ".", "push_back", "(", "new", "GlobalVariable", "(", "M", ",", "ATy", ",", "false", ",", "GlobalValue", "::", "InternalLinkage", ",", "UndefValue", "::", "get", "(", "ATy", ")", ",", "<STR_LIT>", "<STR_LIT>", ",", "nullptr", ",", "GlobalValue", "::", "NotThreadLocal", ",", "AMDGPUAS", "::", "LOCAL_ADDRESS", ",", "false", ")", ")", ";", "CurrentOffset", "+=", "Padding", ";", "}", "LocalVars", ".", "push_back", "(", "FGV", ")", ";", "CurrentOffset", "+=", "LayoutFields", "[", "I", "]", ".", "Size", ";", "}", "}", "std", "::", "vector", "<", "Type", "", ">", "LocalVarTypes", ";", "LocalVarTypes", ".", "reserve", "(", "LocalVars", ".", "size", "(", ")", ")", ";", "std", "::", "transform", "(", "LocalVars", ".", "cbegin", "(", ")", ",", "LocalVars", ".", "cend", "(", ")", ",", "std", "::", "back_inserter", "(", "LocalVarTypes", ")", ",", "[", "]", "(", "const", "GlobalVariable", "", "V", ")", "->", "Type", "", "{", "return", "V", "->", "getValueType", "(", ")", ";", "}", ")", ";", "std", "::", "string", "VarName", "(", "F", "?", "(", "Twine", "(", "<STR_LIT>", "llvm.amdgcn.kernel.", "<STR_LIT>", ")", "+", "F", "->", "getName", "(", ")", "+", "<STR_LIT>", ".lds", "<STR_LIT>", ")", ".", "str", "(", ")", ":", "<STR_LIT>", "llvm.amdgcn.module.lds", "<STR_LIT>", ")", ";", "StructType", "", "LDSTy", "=", "StructType", "::", "create", "(", "Ctx", ",", "LocalVarTypes", ",", "VarName", "+", "<STR_LIT>", ".t", "<STR_LIT>", ")", ";", "Align", "StructAlign", "=", "AMDGPU", "::", "getAlign", "(", "DL", ",", "LocalVars", "[", "<NUM_LIT>", "]", ")", ";", "GlobalVariable", "", "SGV", "=", "new", "GlobalVariable", "(", "M", ",", "LDSTy", ",", "false", ",", "GlobalValue", "::", "InternalLinkage", ",", "UndefValue", "::", "get", "(", "LDSTy", ")", ",", "VarName", ",", "nullptr", ",", "GlobalValue", "::", "NotThreadLocal", ",", "AMDGPUAS", "::", "LOCAL_ADDRESS", ",", "false", ")", ";", "SGV", "->", "setAlignment", "(", "StructAlign", ")", ";", "if", "(", "!", "F", ")", "{", "appendToCompilerUsed", "(", "M", ",", "{", "static_cast", "<", "GlobalValue", "", ">", "(", "ConstantExpr", "::", "getPointerBitCastOrAddrSpaceCast", "(", "cast", "<", "Constant", ">", "(", "SGV", ")", ",", "Type", "::", "getInt8PtrTy", "(", "Ctx", ")", ")", ")", "}", ")", ";", "}", "removeFromUsedLists", "(", "M", ",", "LocalVars", ")", ";", "SmallVector", "<", "MDNode", "", ">", "AliasScopes", ";", "SmallVector", "<", "Metadata", "", ">", "NoAliasList", ";", "if", "(", "LocalVars", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "MDBuilder", "MDB", "(", "Ctx", ")", ";", "AliasScopes", ".", "reserve", "(", "LocalVars", ".", "size", "(", ")", ")", ";", "MDNode", "", "Domain", "=", "MDB", ".", "createAnonymousAliasScopeDomain", "(", ")", ";", "for", "(", "size_t", "I", "=", "<NUM_LIT>", ";", "I", "<", "LocalVars", ".", "size", "(", ")", ";", "I", "++", ")", "{", "MDNode", "", "Scope", "=", "MDB", ".", "createAnonymousAliasScope", "(", "Domain", ")", ";", "AliasScopes", ".", "push_back", "(", "Scope", ")", ";", "}", "NoAliasList", ".", "append", "(", "&", "AliasScopes", "[", "<NUM_LIT>", "]", ",", "AliasScopes", ".", "end", "(", ")", ")", ";", "}", "Type", "", "I32", "=", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ";", "for", "(", "size_t", "I", "=", "<NUM_LIT>", ";", "I", "<", "LocalVars", ".", "size", "(", ")", ";", "I", "++", ")", "{", "GlobalVariable", "", "GV", "=", "LocalVars", "[", "I", "]", ";", "Constant", "", "GEPIdx", "[", "]", "=", "{", "ConstantInt", "::", "get", "(", "I32", ",", "<NUM_LIT>", ")", ",", "ConstantInt", "::", "get", "(", "I32", ",", "I", ")", "}", ";", "Constant", "", "GEP", "=", "ConstantExpr", "::", "getGetElementPtr", "(", "LDSTy", ",", "SGV", ",", "GEPIdx", ")", ";", "if", "(", "F", ")", "{", "for", "(", "User", "", "U", ":", "make_early_inc_range", "(", "GV", "->", "users", "(", ")", ")", ")", "{", "if", "(", "ConstantExpr", "", "C", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "U", ")", ")", "AMDGPU", "::", "replaceConstantUsesInFunction", "(", "C", ",", "F", ")", ";", "}", "GV", "->", "removeDeadConstantUsers", "(", ")", ";", "GV", "->", "replaceUsesWithIf", "(", "GEP", ",", "[", "F", "]", "(", "Use", "&", "U", ")", "{", "Instruction", "", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "return", "I", "&&", "I", "->", "getFunction", "(", ")", "==", "F", ";", "}", ")", ";", "}", "else", "{", "GV", "->", "replaceAllUsesWith", "(", "GEP", ")", ";", "}", "if", "(", "GV", "->", "use_empty", "(", ")", ")", "{", "UsedList", ".", "erase", "(", "GV", ")", ";", "GV", "->", "eraseFromParent", "(", ")", ";", "}", "uint64_t", "Off", "=", "DL", ".", "getStructLayout", "(", "LDSTy", ")", "->", "getElementOffset", "(", "I", ")", ";", "Align", "A", "=", "commonAlignment", "(", "StructAlign", ",", "Off", ")", ";", "if", "(", "I", ")", "NoAliasList", "[", "I", "-", "<NUM_LIT>", "]", "=", "AliasScopes", "[", "I", "-", "<NUM_LIT>", "]", ";", "MDNode", "", "NoAlias", "=", "NoAliasList", ".", "empty", "(", ")", "?", "nullptr", ":", "MDNode" ]
LLVM	AArch64	TD	next_suggestion	CPU	8,740	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";" ]	[ "class", "CRmSystemI", "<", "Operand", "crmtype", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "SimpleSystemI", "<", "<NUM_LIT>", ",", "(", "ins", "crmtype", ":", "$", "CRm", ")", ",", "asm", ",", "<STR_LIT>", ",", "pattern", ">", ",", "Sched", "<", "[", "WriteBarrier", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "CRm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "CRm", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	8,741	[ "}" ]	[ "class", "TMSystemI", "<", "bits", "<", "<NUM_LIT>", ">", "CRm", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ">", ":", "TMBaseSystemI", "<", "<NUM_LIT>", ",", "CRm", ",", "<NUM_LIT>", ",", "(", "outs", "GPR64", ":", "$", "Rt", ")", ",", "(", "ins", ")", ",", "asm", ",", "<STR_LIT>", ",", "pattern", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	8,742	[ "<STR_LIT>", ")" ]	[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>" ]
LLVM	AArch64	CPP	next_suggestion	CPU	8,743	[ "}" ]	[ "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", "::", "AND", ":", "return", "PerformANDCombine", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "ATOMIC_FENCE", ":", "return", "PerformATOMIC_FENCECombine", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "ATOMIC_STORE", ":", "return", "PerformATOMIC_STORECombine", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "OR", ":", "return", "PerformORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SRA", ":", "return", "PerformSRACombine", "(", "N", ",", "DCI", ")", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	8,744	[ "<NUM_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<NUM_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,745	[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	8,746	[ "OpVT", ",", "LHS", ",", "Amt", ")", ";" ]	[ "PackMask", ".", "push_back", "(", "I", "+", "Offset", ")", ";", "PackMask", ".", "push_back", "(", "I", "+", "Offset", "+", "<NUM_LIT>", ")", ";", "PackMask", ".", "push_back", "(", "I", "+", "Offset", "+", "NumElts", ")", ";", "PackMask", ".", "push_back", "(", "I", "+", "Offset", "+", "NumElts", "+", "<NUM_LIT>", ")", ";", "}", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "DAG", ".", "getBitcast", "(", "VT", ",", "LHS", ")", ",", "DAG", ".", "getBitcast", "(", "VT", ",", "RHS", ")", ",", "PackMask", ")", ";", "}", "if", "(", "!", "PackHiHalf", ")", "{", "if", "(", "UsePackUS", "&&", "DAG", ".", "computeKnownBits", "(", "LHS", ")", ".", "countMaxActiveBits", "(", ")", "<=", "EltSizeInBits", "&&", "DAG", ".", "computeKnownBits", "(", "RHS", ")", ".", "countMaxActiveBits", "(", ")", "<=", "EltSizeInBits", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "DAG", ".", "ComputeMaxSignificantBits", "(", "LHS", ")", "<=", "EltSizeInBits", "&&", "DAG", ".", "ComputeMaxSignificantBits", "(", "RHS", ")", "<=", "EltSizeInBits", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "LHS", ",", "RHS", ")", ";", "}", "SDValue", "Amt", "=", "DAG", ".", "getTargetConstant", "(", "EltSizeInBits", ",", "dl", ",", "MVT", "::", "i8", ")", ";", "if", "(", "UsePackUS", ")", "{", "if", "(", "PackHiHalf", ")", "{", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", "," ]
LLVM	ARM	CPP	next_suggestion	CPU	8,747	[ "}" ]	[ "PrefAlign", "=", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isMClass", "(", ")", "?", "Align", "(", "<NUM_LIT>", ")", ":", "Align", "(", "<NUM_LIT>", ")", ")", ";", "return", "true", ";" ]
LLVM	R600	CPP	stmt_completion	GPU	8,748	[ "(", ")", ">", "<NUM_LIT>", ")", "{" ]	[ "MachineBasicBlock", "", "FalseMBB", "=", "getFalseBranch", "(", "MBB", ",", "BranchMI", ")", ";", "NumMatch", "+=", "serialPatternMatch", "(", "FalseMBB", ")", ";", "NumMatch", "+=", "ifPatternMatch", "(", "FalseMBB", ")", ";", "MachineBasicBlock", "", "LandBlk", ";", "int", "Cloned", "=", "<NUM_LIT>", ";", "assert", "(", "!", "TrueMBB", "->", "succ_empty", "(", ")", "\|\|", "!", "FalseMBB", "->", "succ_empty", "(", ")", ")", ";", "if", "(", "TrueMBB", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", "&&", "FalseMBB", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", "&&", "", "TrueMBB", "->", "succ_begin", "(", ")", "==", "", "FalseMBB", "->", "succ_begin", "(", ")", ")", "{", "LandBlk", "=", "", "TrueMBB", "->", "succ_begin", "(", ")", ";", "}", "else", "if", "(", "TrueMBB", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", "&&", "", "TrueMBB", "->", "succ_begin", "(", ")", "==", "FalseMBB", ")", "{", "LandBlk", "=", "FalseMBB", ";", "FalseMBB", "=", "NULL", ";", "}", "else", "if", "(", "FalseMBB", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", "&&", "", "FalseMBB", "->", "succ_begin", "(", ")", "==", "TrueMBB", ")", "{", "std", "::", "swap", "(", "TrueMBB", ",", "FalseMBB", ")", ";", "reversePredicateSetter", "(", "MBB", "->", "end", "(", ")", ")", ";", "LandBlk", "=", "FalseMBB", ";", "FalseMBB", "=", "NULL", ";", "}", "else", "if", "(", "FalseMBB", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", "&&", "isSameloopDetachedContbreak", "(", "TrueMBB", ",", "FalseMBB", ")", ")", "{", "LandBlk", "=", "", "FalseMBB", "->", "succ_begin", "(", ")", ";", "}", "else", "if", "(", "TrueMBB", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", "&&", "isSameloopDetachedContbreak", "(", "FalseMBB", ",", "TrueMBB", ")", ")", "{", "LandBlk", "=", "*", "TrueMBB", "->", "succ_begin", "(", ")", ";", "}", "else", "{", "return", "NumMatch", "+", "handleJumpintoIf", "(", "MBB", ",", "TrueMBB", ",", "FalseMBB", ")", ";", "}", "if", "(", "LandBlk", "&&", "(", "(", "TrueMBB", "&&", "TrueMBB", "->", "pred_size", "(", ")", ">", "<NUM_LIT>", ")", "\|\|", "(", "FalseMBB", "&&", "FalseMBB", "->", "pred_size", "(", ")", ">", "<NUM_LIT>", ")", ")", ")", "{", "Cloned", "+=", "improveSimpleJumpintoIf", "(", "MBB", ",", "TrueMBB", ",", "FalseMBB", ",", "&", "LandBlk", ")", ";", "}", "if", "(", "TrueMBB", "&&", "TrueMBB", "->", "pred_size", "(", ")", ">", "<NUM_LIT>", ")", "{", "TrueMBB", "=", "cloneBlockForPredecessor", "(", "TrueMBB", ",", "MBB", ")", ";", "++", "Cloned", ";", "}", "if", "(", "FalseMBB", "&&", "FalseMBB", "->", "pred_size" ]
LLVM	X86	TD	program_repair	CPU	8,749	[ "<FIXS>", "OpSize16", ";", "<FIXE>", "<FIXS>", "OpSize32", ";", "<FIXE>" ]	[ "def", "NOT16m", ":", "I", "<NUM_LIT>", ",", "MRM2m", ",", "(", "outs", ")", ",", "(", "ins", "i16mem", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "[", "(", "store", "(", "not", "(", "loadi16", "addr", ":", "$", "dst", ")", ")", ",", "addr", ":", "$", "dst", ")", "]", ",", "IIC_UNARY_MEM", ">", ",", "<BUGS>", "OpSize", ";", "<BUGE>", "def", "NOT32m", ":", "I", "<NUM_LIT>", ",", "MRM2m", ",", "(", "outs", ")", ",", "(", "ins", "i32mem", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "[", "(", "store", "(", "not", "(", "loadi32", "addr", ":", "$", "dst", ")", ")", ",", "addr", ":", "$", "dst", ")", "]", ",", "IIC_UNARY_MEM", ">", ",", "<BUGS>", "OpSize16", ";", "<BUGE>", "def", "NOT64m", ":", "RI", "<NUM_LIT>", ",", "MRM2m", ",", "(", "outs", ")", ",", "(", "ins", "i64mem", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "[", "(", "store", "(", "not", "(", "loadi64", "addr", ":", "$", "dst", ")", ")", ",", "addr", ":", "$", "dst", ")", "]", ",", "IIC_UNARY_MEM", ">", ";", "}" ]
GCC	m68k	CPP	code_generation	MPU	8,750	[ "static", "rtx", "m68k_get_gp", "(", "void", ")", "{", "if", "(", "pic_offset_table_rtx", "==", "NULL_RTX", ")", "pic_offset_table_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "PIC_REG", ")", ";", "crtl", "->", "uses_pic_offset_table", "=", "<NUM_LIT>", ";", "return", "pic_offset_table_rtx", ";", "}" ]	[ "Return", "GOT", "pointer", "." ]
GCC	aarch64	CPP	stmt_completion	CPU	8,751	[ "a", ")", "{" ]	[ "vrndh_f16", "(", "float16_t", "_", "_" ]
LLVM	AMDGPU	CPP	program_repair	GPU	8,752	[ "<FIXS>", "NewMFMAOpc", "=", "AMDGPU", "::", "getMFMAEarlyClobberOp", "(", "Opc", ")", ";", "if", "(", "NewMFMAOpc", "==", "-", "<NUM_LIT>", ")", "return", "nullptr", ";", "break", ";", "<FIXE>" ]	[ "Opc", "==", "AMDGPU", "::", "V_FMAC_F16_e32", "\|\|", "Opc", "==", "AMDGPU", "::", "V_FMAC_F16_e64", "\|\|", "Opc", "==", "AMDGPU", "::", "V_FMAC_F64_e32", "\|\|", "Opc", "==", "AMDGPU", "::", "V_FMAC_F64_e64", ";", "bool", "IsF64", "=", "Opc", "==", "AMDGPU", "::", "V_FMAC_F64_e32", "\|\|", "Opc", "==", "AMDGPU", "::", "V_FMAC_F64_e64", ";", "switch", "(", "Opc", ")", "{", "default", ":", "<BUGS>", "return", "nullptr", ";", "<BUGE>", "case", "AMDGPU", "::", "V_MAC_F16_e64", ":", "case", "AMDGPU", "::", "V_FMAC_F16_e64", ":", "IsF16", "=", "true", ";" ]
LLVM	XCore	CPP	next_suggestion	MPU	8,753	[ "}" ]	[ "void", "XCoreDAGToDAGISel", "::", "InstructionSelect", "(", ")", "{", "DEBUG", "(", "BB", "->", "dump", "(", ")", ")", ";", "SelectRoot", "(", "*", "CurDAG", ")", ";", "CurDAG", "->", "RemoveDeadNodes", "(", ")", ";" ]
GCC	bpf	CPP	next_suggestion	Virtual ISA	8,754	[ "unregister_callback", "(", "<STR_LIT>", "bpf_collect_enum_info", "<STR_LIT>", ",", "PLUGIN_FINISH_TYPE", ")", ";" ]	[ "static", "void", "remove_parser_plugin", "(", ")", "{", "if", "(", "flag_plugin_added", "==", "true", "&&", "plugin_state", "!=", "BPF_PLUGIN_REMOVED", ")", "{" ]
GCC	rs6000	CPP	program_repair	CPU	8,755	[ "<FIXS>", "return", "(", "TARGET_AVOID_XFORM", "&&", "VECTOR_MEM_NONE_P", "(", "mode", ")", ")", ";", "<FIXE>" ]	[ "{", "<BUGS>", "return", "TARGET_AVOID_XFORM", "&&", "!", "ALTIVEC_VECTOR_MODE", "(", "mode", ")", ";", "<BUGE>", "}", "inline", "bool" ]
GCC	aarch64	MD	stmt_completion	CPU	8,756	[ ")", ")" ]	[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
LLVM	XCore	CPP	code_generation	MPU	8,757	[ "void", "XCoreFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRegs", ",", "RS", ")", ";", "XCoreFunctionInfo", "", "XFI", "=", "MF", ".", "getInfo", "<", "XCoreFunctionInfo", ">", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "bool", "LRUsed", "=", "MRI", ".", "isPhysRegModified", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "!", "LRUsed", "&&", "!", "MF", ".", "getFunction", "(", ")", ".", "isVarArg", "(", ")", "&&", "MF", ".", "getFrameInfo", "(", ")", ".", "estimateStackSize", "(", "MF", ")", ")", "LRUsed", "=", "true", ";", "if", "(", "MF", ".", "callsUnwindInit", "(", ")", "\|\|", "MF", ".", "callsEHReturn", "(", ")", ")", "{", "XFI", "->", "createEHSpillSlot", "(", "MF", ")", ";", "LRUsed", "=", "true", ";", "}", "if", "(", "LRUsed", ")", "{", "SavedRegs", ".", "reset", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "XFI", "->", "createLRSpillSlot", "(", "MF", ")", ";", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "XFI", "->", "createFPSpillSlot", "(", "MF", ")", ";", "}" ]	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]
LLVM	WebAssembly	CPP	code_generation	Virtual ISA	8,758	[ "static", "void", "Query", "(", "const", "MachineInstr", "&", "MI", ",", "AliasAnalysis", "&", "AA", ",", "bool", "&", "Read", ",", "bool", "&", "Write", ",", "bool", "&", "Effects", ",", "bool", "&", "StackPointer", ")", "{", "assert", "(", "!", "MI", ".", "isPosition", "(", ")", ")", ";", "assert", "(", "!", "MI", ".", "isTerminator", "(", ")", ")", ";", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "return", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", "&&", "!", "MI", ".", "isInvariantLoad", "(", "&", "AA", ")", ")", "Read", "=", "true", ";", "if", "(", "MI", ".", "mayStore", "(", ")", ")", "{", "Write", "=", "true", ";", "for", "(", "auto", "MMO", ":", "MI", ".", "memoperands", "(", ")", ")", "{", "const", "MachinePointerInfo", "&", "MPI", "=", "MMO", "->", "getPointerInfo", "(", ")", ";", "if", "(", "MPI", ".", "V", ".", "is", "<", "const", "PseudoSourceValue", "", ">", "(", ")", ")", "{", "auto", "PSV", "=", "MPI", ".", "V", ".", "get", "<", "const", "PseudoSourceValue", "", ">", "(", ")", ";", "if", "(", "const", "ExternalSymbolPseudoSourceValue", "*", "EPSV", "=", "dyn_cast", "<", "ExternalSymbolPseudoSourceValue", ">", "(", "PSV", ")", ")", "if", "(", "StringRef", "(", "EPSV", "->", "getSymbol", "(", ")", ")", "==", "<STR_LIT>", "__stack_pointer", "<STR_LIT>", ")", "StackPointer", "=", "true", ";", "}", "}", "}", "else", "if", "(", "MI", ".", "hasOrderedMemoryRef", "(", ")", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "WebAssembly", "::", "DIV_S_I32", ":", "case", "WebAssembly", "::", "DIV_S_I64", ":", "case", "WebAssembly", "::", "REM_S_I32", ":", "case", "WebAssembly", "::", "REM_S_I64", ":", "case", "WebAssembly", "::", "DIV_U_I32", ":", "case", "WebAssembly", "::", "DIV_U_I64", ":", "case", "WebAssembly", "::", "REM_U_I32", ":", "case", "WebAssembly", "::", "REM_U_I64", ":", "case", "WebAssembly", "::", "I32_TRUNC_S_F32", ":", "case", "WebAssembly", "::", "I64_TRUNC_S_F32", ":", "case", "WebAssembly", "::", "I32_TRUNC_S_F64", ":", "case", "WebAssembly", "::", "I64_TRUNC_S_F64", ":", "case", "WebAssembly", "::", "I32_TRUNC_U_F32", ":", "case", "WebAssembly", "::", "I64_TRUNC_U_F32", ":", "case", "WebAssembly", "::", "I32_TRUNC_U_F64", ":", "case", "WebAssembly", "::", "I64_TRUNC_U_F64", ":", "break", ";", "default", ":", "if", "(", "!", "MI", ".", "isCall", "(", ")", ")", "{", "Write", "=", "true", ";", "Effects", "=", "true", ";", "}", "break", ";", "}", "}", "if", "(", "MI", ".", "hasUnmodeledSideEffects", "(", ")", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "WebAssembly", "::", "DIV_S_I32", ":", "case", "WebAssembly", "::", "DIV_S_I64", ":", "case", "WebAssembly", "::", "REM_S_I32", ":", "case", "WebAssembly", "::", "REM_S_I64", ":", "case", "WebAssembly", "::", "DIV_U_I32", ":", "case", "WebAssembly", "::", "DIV_U_I64", ":", "case", "WebAssembly", "::", "REM_U_I32", ":", "case", "WebAssembly", "::", "REM_U_I64", ":", "case", "WebAssembly", "::", "I32_TRUNC_S_F32", ":", "case", "WebAssembly", "::", "I64_TRUNC_S_F32", ":", "case", "WebAssembly", "::", "I32_TRUNC_S_F64", ":", "case", "WebAssembly", "::", "I64_TRUNC_S_F64", ":", "case", "WebAssembly", "::", "I32_TRUNC_U_F32", ":", "case", "WebAssembly", "::", "I64_TRUNC_U_F32", ":", "case", "WebAssembly", "::", "I32_TRUNC_U_F64", ":", "case", "WebAssembly", "::", "I64_TRUNC_U_F64", ":", "break", ";", "default", ":", "Effects", "=", "true", ";", "break", ";", "}", "}", "if", "(", "MI", ".", "isCall", "(", ")", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "WebAssembly", "::", "CALL_VOID", ":", "case", "WebAssembly", "::", "CALL_INDIRECT_VOID", ":", "QueryCallee", "(", "MI", ",", "<NUM_LIT>", ",", "Read", ",", "Write", ",", "Effects", ",", "StackPointer", ")", ";", "break", ";", "case", "WebAssembly", "::", "CALL_I32", ":", "case", "WebAssembly", "::", "CALL_I64", ":", "case", "WebAssembly", "::", "CALL_F32", ":", "case", "WebAssembly", "::", "CALL_F64", ":", "case", "WebAssembly", "::", "CALL_INDIRECT_I32", ":", "case", "WebAssembly", "::", "CALL_INDIRECT_I64", ":", "case", "WebAssembly", "::", "CALL_INDIRECT_F32", ":", "case", "WebAssembly", "::", "CALL_INDIRECT_F64", ":", "QueryCallee", "(", "MI", ",", "<NUM_LIT>", ",", "Read", ",", "Write", ",", "Effects", ",", "StackPointer", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unexpected call opcode", "<STR_LIT>", ")", ";", "}", "}", "}" ]	[ "Query", "Liveness", "at", "Idx", "." ]
LLVM	Hexagon	TD	stmt_completion	DSP	8,759	[ ";" ]	[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}" ]
LLVM	AArch64	TD	next_suggestion	CPU	8,760	[ "}" ]	[ "def", "_8H", ":", "N2VShift", "<", "<NUM_LIT>", ",", "u", ",", "opcode", ",", "asmop", ",", "<STR_LIT>", ",", "VPR128", ",", "v8i16", ",", "shl_imm16", ",", "shl", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	8,761	[ "SWPX", ")", ">", ";" ]	[ "def", ":", "InstRW", "<", "[", "A64FXWrite_SWP", ",", "WriteAtomic", "]", ",", "(", "instrs", "SWPB", ",", "SWPH", ",", "SWPW", "," ]
GCC	or1k	MD	next_suggestion	CPU	8,762	[ "}", ")" ]	[ "{", "or1k_expand_atomic_op_qihi", "(", "<", "CODE", ">", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "NULL", ")", "DONE" ]
GCC	arm	CPP	next_suggestion	CPU	8,763	[ "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld3_dupv2si", "(", "(", "const", "_", "_", "builtin_neon_si", "*", ")", "_", "_", "a", ")", ";" ]	[ "vld3_dup_u32", "(", "const", "uint32_t", "*", "_", "_", "a", ")", "{", "union", "{", "uint32x2x3_t", "_", "_", "i", ";", "_", "_", "builtin_neon_ei", "_", "_", "o", ";", "}", "_", "_", "rv", ";" ]
LLVM	R600	CPP	next_suggestion	GPU	8,764	[ "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "AMDGPU", "::", "SReg_32RegClass", ",", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "SIRegisterInfo", "::", "TGID_X", ")", ",", "VT", ")", ";" ]	[ "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "::", "GLOBAL_SIZE_X", ",", "false", ")", ";", "case", "Intrinsic", "::", "r600_read_global_size_y", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "::", "GLOBAL_SIZE_Y", ",", "false", ")", ";", "case", "Intrinsic", "::", "r600_read_global_size_z", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "::", "GLOBAL_SIZE_Z", ",", "false", ")", ";", "case", "Intrinsic", "::", "r600_read_local_size_x", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "::", "LOCAL_SIZE_X", ",", "false", ")", ";", "case", "Intrinsic", "::", "r600_read_local_size_y", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "::", "LOCAL_SIZE_Y", ",", "false", ")", ";", "case", "Intrinsic", "::", "r600_read_local_size_z", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "::", "LOCAL_SIZE_Z", ",", "false", ")", ";", "case", "Intrinsic", "::", "AMDGPU_read_workdim", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", "->", "ABIArgOffset", ",", "false", ")", ";", "case", "Intrinsic", "::", "r600_read_tgid_x", ":" ]
LLVM	AArch64	CPP	stmt_completion	CPU	8,765	[ ",", "<NUM_LIT>", ")", ";" ]	[ "case", "Intrinsic", "::", "aarch64_sve_dup", ":", "return", "instCombineSVEDup", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_cmpne", ":", "case", "Intrinsic", "::", "aarch64_sve_cmpne_wide", ":", "return", "instCombineSVECmpNE", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_rdffr", ":", "return", "instCombineRDFFR", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_lasta", ":", "case", "Intrinsic", "::", "aarch64_sve_lastb", ":", "return", "instCombineSVELast", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_cntd", ":", "return", "instCombineSVECntElts", "(", "IC", ",", "II", ",", "<NUM_LIT>", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_cntw", ":", "return", "instCombineSVECntElts", "(", "IC", ",", "II" ]
GCC	arm	MD	next_suggestion	CPU	8,766	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]	[ "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	ft32	MD	next_suggestion	MPU	8,767	[ "(", "and", "(", "match_code", "<STR_LIT>", ")" ]	[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>" ]
GCC	arm	CPP	stmt_completion	CPU	8,768	[ "offset", ",", "_", "_", "p", ")", ";" ]	[ "return", "_", "_", "arm_vldrdq_gather_offset_z_u64", "(", "_", "_", "base", ",", "_", "_" ]
GCC	i386	MD	program_repair	CPU	8,769	[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_duplicate", ":", "V2DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_concat", ":", "V2DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>", "<FIXS>", "ix86_expand_vector_set", "(", "false", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<FIXE>" ]	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_duplicate", ":", "V2DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_expand", "<STR_LIT>", "[", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "{", "<BUGS>", "switch", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "case", "<NUM_LIT>", ":", "emit_insn", "(", "gen_sse2_loadlpd", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "breakcase", "<NUM_LIT>", ":", "emit_insn", "(", "gen_sse2_loadhpd", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "breakdefault", ":", "abort", "(", ")", "}", "<BUGE>", "DONE", "}", ")" ]
GCC	aarch64	CPP	code_generation	CPU	8,770	[ "void", "aarch64_init_fcmla_laneq_builtins", "(", "void", ")", "{", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "aarch64_fcmla_lane_builtin_data", ")", ";", "++", "i", ")", "{", "aarch64_fcmla_laneq_builtin_datum", "*", "d", "=", "&", "aarch64_fcmla_lane_builtin_data", "[", "i", "]", ";", "tree", "argtype", "=", "aarch64_lookup_simd_builtin_type", "(", "d", "->", "mode", ",", "qualifier_none", ")", ";", "machine_mode", "quadmode", "=", "GET_MODE_2XWIDER_MODE", "(", "d", "->", "mode", ")", ".", "require", "(", ")", ";", "tree", "quadtype", "=", "aarch64_lookup_simd_builtin_type", "(", "quadmode", ",", "qualifier_none", ")", ";", "tree", "lanetype", "=", "aarch64_simd_builtin_std_type", "(", "SImode", ",", "qualifier_lane_pair_index", ")", ";", "tree", "ftype", "=", "build_function_type_list", "(", "argtype", ",", "argtype", ",", "argtype", ",", "quadtype", ",", "lanetype", ",", "NULL_TREE", ")", ";", "tree", "attrs", "=", "aarch64_get_attributes", "(", "FLAG_FP", ",", "d", "->", "mode", ")", ";", "tree", "fndecl", "=", "aarch64_general_add_builtin", "(", "d", "->", "name", ",", "ftype", ",", "d", "->", "fcode", ",", "attrs", ")", ";", "aarch64_builtin_decls", "[", "d", "->", "fcode", "]", "=", "fndecl", ";", "}", "}" ]	[ "Due", "to", "the", "architecture", "not", "providing", "lane", "variant", "of", "the", "lane", "instructions", "for", "fcmla", "we", "ca", "n't", "use", "the", "standard", "simd", "builtin", "expansion", "code", ",", "but", "we", "still", "want", "the", "majority", "of", "the", "validation", "that", "would", "normally", "be", "done", "." ]
LLVM	AArch64	CPP	next_suggestion	CPU	8,771	[ "SDValue", "SubReg", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ";" ]	[ "bool", "AArch64DAGToDAGISel", "::", "tryBitfieldExtractOp", "(", "SDNode", "", "N", ")", "{", "unsigned", "Opc", ",", "Immr", ",", "Imms", ";", "SDValue", "Opd0", ";", "if", "(", "!", "isBitfieldExtractOp", "(", "CurDAG", ",", "N", ",", "Opc", ",", "Opd0", ",", "Immr", ",", "Imms", ")", ")", "return", "false", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "VT", "==", "MVT", "::", "i32", ")", "{", "SDValue", "Ops64", "[", "]", "=", "{", "Opd0", ",", "CurDAG", "->", "getTargetConstant", "(", "Immr", ",", "dl", ",", "MVT", "::", "i64", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "Imms", ",", "dl", ",", "MVT", "::", "i64", ")", "}", ";", "SDNode", "", "BFM", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "MVT", "::", "i64", ",", "Ops64", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	8,772	[ "default", ":" ]	[ "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "!=", "Flags", ".", "getResNo", "(", ")", ")", "continue", ";", "if", "(", "UI", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "CopyToReg", "\|\|", "cast", "<", "RegisterSDNode", ">", "(", "UI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getReg", "(", ")", "!=", "X86", "::", "EFLAGS", ")", "return", "false", ";", "for", "(", "SDNode", "::", "use_iterator", "FlagUI", "=", "UI", "->", "use_begin", "(", ")", ",", "FlagUE", "=", "UI", "->", "use_end", "(", ")", ";", "FlagUI", "!=", "FlagUE", ";", "++", "FlagUI", ")", "{", "if", "(", "FlagUI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "if", "(", "!", "FlagUI", "->", "isMachineOpcode", "(", ")", ")", "return", "false", ";", "X86", "::", "CondCode", "CC", "=", "getCondFromOpc", "(", "FlagUI", "->", "getMachineOpcode", "(", ")", ")", ";", "switch", "(", "CC", ")", "{", "case", "X86", "::", "COND_E", ":", "case", "X86", "::", "COND_NE", ":", "continue", ";" ]
GCC	v850	CPP	next_suggestion	MPU	8,773	[ "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "{" ]	[ "int", "i", ";", "int", "use_ep", "=", "FALSE", ";", "rtx", "r1", "=", "NULL_RTX", ";", "rtx", "ep", "=", "NULL_RTX", ";", "rtx_insn", "*", "insn", ";", "rtx", "pattern", ";", "if", "(", "!", "TARGET_EP", ")", "return", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "{", "regs", "[", "i", "]", ".", "uses", "=", "<NUM_LIT>", ";", "regs", "[", "i", "]", ".", "first_insn", "=", "NULL", ";", "regs", "[", "i", "]", ".", "last_insn", "=", "NULL", ";", "}", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", "!=", "NULL_RTX", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "switch", "(", "GET_CODE", "(", "insn", ")", ")", "{", "default", ":", "if", "(", "!", "use_ep", ")", "{", "int", "max_uses", "=", "-", "<NUM_LIT>", ";", "int", "max_regno", "=", "-", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "{", "if", "(", "max_uses", "<", "regs", "[", "i", "]", ".", "uses", ")", "{", "max_uses", "=", "regs", "[", "i", "]", ".", "uses", ";", "max_regno", "=", "i", ";", "}", "}", "if", "(", "max_uses", ">", "<NUM_LIT>", ")", "substitute_ep_register", "(", "regs", "[", "max_regno", "]", ".", "first_insn", ",", "regs", "[", "max_regno", "]", ".", "last_insn", ",", "max_uses", ",", "max_regno", ",", "&", "r1", ",", "&", "ep", ")", ";", "}", "use_ep", "=", "FALSE", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "{", "regs", "[", "i", "]", ".", "uses", "=", "<NUM_LIT>", ";", "regs", "[", "i", "]", ".", "first_insn", "=", "NULL", ";", "regs", "[", "i", "]", ".", "last_insn", "=", "NULL", ";", "}", "break", ";", "case", "NOTE", ":", "break", ";", "case", "INSN", ":", "pattern", "=", "single_set", "(", "insn", ")", ";", "if", "(", "pattern", ")", "{", "rtx", "src", "=", "SET_SRC", "(", "pattern", ")", ";", "rtx", "dest", "=", "SET_DEST", "(", "pattern", ")", ";", "rtx", "mem", ";", "int", "unsignedp", "=", "FALSE", ";", "if", "(", "GET_CODE", "(", "dest", ")", "==", "SUBREG", "&&", "(", "GET_CODE", "(", "SUBREG_REG", "(", "dest", ")", ")", "==", "MEM", "\|\|", "GET_CODE", "(", "SUBREG_REG", "(", "dest", ")", ")", "==", "REG", ")", ")", "alter_subreg", "(", "&", "dest", ",", "false", ")", ";", "if", "(", "GET_CODE", "(", "src", ")", "==", "SUBREG", "&&", "(", "GET_CODE", "(", "SUBREG_REG", "(", "src", ")", ")", "==", "MEM", "\|\|", "GET_CODE", "(", "SUBREG_REG", "(", "src", ")", ")", "==", "REG", ")", ")", "alter_subreg", "(", "&", "src", ",", "false", ")", ";", "if", "(", "GET_CODE", "(", "dest", ")", "==", "MEM", "&&", "GET_CODE", "(", "src", ")", "==", "MEM", ")", "mem", "=", "NULL_RTX", ";", "else", "if", "(", "GET_CODE", "(", "dest", ")", "==", "MEM", ")", "mem", "=", "dest", ";", "else", "if", "(", "GET_CODE", "(", "src", ")", "==", "MEM", ")", "mem", "=", "src", ";", "else", "if", "(", "GET_CODE", "(", "src", ")", "==", "SIGN_EXTEND", "&&", "GET_CODE", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "==", "MEM", ")", "mem", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "GET_CODE", "(", "src", ")", "==", "ZERO_EXTEND", "&&", "GET_CODE", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "==", "MEM", ")", "{", "mem", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "unsignedp", "=", "TRUE", ";", "}", "else", "mem", "=", "NULL_RTX", ";", "if", "(", "mem", "&&", "ep_memory_operand", "(", "mem", ",", "GET_MODE", "(", "mem", ")", ",", "unsignedp", ")", ")", "use_ep", "=", "TRUE", ";", "else", "if", "(", "!", "use_ep", "&&", "mem", "&&", "GET_MODE_SIZE", "(", "GET_MODE", "(", "mem", ")", ")", "<=", "UNITS_PER_WORD", ")", "{", "rtx", "addr", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "int", "regno", "=", "-", "<NUM_LIT>", ";", "int", "short_p", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "REG", ")", "{", "short_p", "=", "TRUE", ";", "regno", "=", "REGNO", "(", "addr", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "(", "(", "INTVAL", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", "<", "ep_memory_offset", "(", "GET_MODE", "(", "mem", ")", ",", "unsignedp", ")", ")", "&&", "(", "(", "INTVAL", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", ">=", "<NUM_LIT>", ")", ")", "{", "short_p", "=", "TRUE", ";", "regno", "=", "REGNO", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "short_p", "=", "FALSE", ";", "if", "(", "short_p", ")", "{", "regs", "[", "regno", "]", ".", "uses", "++", ";", "regs", "[", "regno", "]", ".", "last_insn", "=", "insn", ";", "if", "(", "!", "regs", "[", "regno", "]", ".", "first_insn", ")", "regs", "[", "regno", "]", ".", "first_insn", "=", "insn", ";", "}", "}", "if", "(", "GET_CODE", "(", "dest", ")", "==", "REG", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "int", "regno", ";", "int", "endregno", ";", "regno", "=", "REGNO", "(", "dest", ")", ";", "endregno", "=", "regno", "+", "HARD_REGNO_NREGS", "(", "regno", ",", "mode", ")", ";", "if", "(", "!", "use_ep", ")", "{", "int", "max_uses", "=", "-", "<NUM_LIT>", ";", "int", "max_regno", "=", "-", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "{", "if", "(", "max_uses", "<", "regs", "[", "i", "]", ".", "uses", ")", "{", "max_uses", "=", "regs", "[", "i", "]", ".", "uses", ";", "max_regno", "=", "i", ";", "}", "}", "if", "(", "max_uses", ">", "<NUM_LIT>", "&&", "max_regno", ">=", "regno", "&&", "max_regno", "<", "endregno", ")", "{", "substitute_ep_register", "(", "regs", "[", "max_regno", "]", ".", "first_insn", ",", "regs", "[", "max_regno", "]", ".", "last_insn", ",", "max_uses", ",", "max_regno", ",", "&", "r1", ",", "&", "ep", ")", ";" ]
LLVM	Videocore	CPP	code_generation	DSP	8,774	[ "SDValue", "VideocoreTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_VC4", ")", ";", "SDValue", "Flag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", "Can only return in registers!", "<STR_LIT>", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "i", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "Flag", ")", ";", "else", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ")", ";", "}" ]	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]
LLVM	AArch64	TD	stmt_completion	CPU	8,775	[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]	[ "def", ":", "ROSysReg", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]
GCC	arm	MD	next_suggestion	CPU	8,776	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "unspec", ":", "V2SI", "[", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extract", ":", "V4HI", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "zero_extract", ":", "V4HI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "zero_extract", ":", "V4HI", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "zero_extract", ":", "V4HI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "]", "UNSPEC_WQMIAxy", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	8,777	[ "MIB", ";" ]	[ "}", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_SLEEP_VAR", ")", "{", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "Register", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_32_XM0RegClass", ")", ";", "int", "Src0Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "src0", ")", ";", "MachineOperand", "&", "Src0", "=", "MI", ".", "getOperand", "(", "Src0Idx", ")", ";", "BuildMI", "(", "", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_READFIRSTLANE_B32", ")", ",", "Reg", ")", ".", "add", "(", "Src0", ")", ";", "Src0", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";", "return", "nullptr", ";", "}", "bool", "isSoffsetLegal", "=", "true", ";", "int", "SoffsetIdx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "soffset", ")", ";", "if", "(", "SoffsetIdx", "!=", "-", "<NUM_LIT>", ")", "{", "MachineOperand", "", "Soffset", "=", "&", "MI", ".", "getOperand", "(", "SoffsetIdx", ")", ";", "if", "(", "Soffset", "->", "isReg", "(", ")", "&&", "Soffset", "->", "getReg", "(", ")", ".", "isVirtual", "(", ")", "&&", "!", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Soffset", "->", "getReg", "(", ")", ")", ")", ")", "{", "isSoffsetLegal", "=", "false", ";", "}", "}", "bool", "isRsrcLegal", "=", "true", ";", "int", "RsrcIdx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "srsrc", ")", ";", "if", "(", "RsrcIdx", "!=", "-", "<NUM_LIT>", ")", "{", "MachineOperand", "", "Rsrc", "=", "&", "MI", ".", "getOperand", "(", "RsrcIdx", ")", ";", "if", "(", "Rsrc", "->", "isReg", "(", ")", "&&", "!", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Rsrc", "->", "getReg", "(", ")", ")", ")", ")", "{", "isRsrcLegal", "=", "false", ";", "}", "}", "if", "(", "isRsrcLegal", "&&", "isSoffsetLegal", ")", "return", "CreatedBB", ";", "if", "(", "!", "isRsrcLegal", ")", "{", "MachineOperand", "", "Rsrc", "=", "&", "MI", ".", "getOperand", "(", "RsrcIdx", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "", "MI", ".", "getParent", "(", ")", ";", "MachineOperand", "", "VAddr", "=", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "vaddr", ")", ";", "if", "(", "VAddr", "&&", "AMDGPU", "::", "getIfAddr64Inst", "(", "MI", ".", "getOpcode", "(", ")", ")", "!=", "-", "<NUM_LIT>", ")", "{", "Register", "NewVAddrLo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "Register", "NewVAddrHi", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "Register", "NewVAddr", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VReg_64RegClass", ")", ";", "const", "auto", "", "BoolXExecRC", "=", "RI", ".", "getRegClass", "(", "AMDGPU", "::", "SReg_1_XEXECRegClassID", ")", ";", "Register", "CondReg0", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "Register", "CondReg1", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "unsigned", "RsrcPtr", ",", "NewSRsrc", ";", "std", "::", "tie", "(", "RsrcPtr", ",", "NewSRsrc", ")", "=", "extractRsrcPtr", "(", "", "this", ",", "MI", ",", "", "Rsrc", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_ADD_CO_U32_e64", ")", ",", "NewVAddrLo", ")", ".", "addDef", "(", "CondReg0", ")", ".", "addReg", "(", "RsrcPtr", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub0", ")", ".", "addReg", "(", "VAddr", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub0", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_ADDC_U32_e64", ")", ",", "NewVAddrHi", ")", ".", "addDef", "(", "CondReg1", ",", "RegState", "::", "Dead", ")", ".", "addReg", "(", "RsrcPtr", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub1", ")", ".", "addReg", "(", "VAddr", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub1", ")", ".", "addReg", "(", "CondReg0", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "AMDGPU", "::", "REG_SEQUENCE", ")", ",", "NewVAddr", ")", ".", "addReg", "(", "NewVAddrLo", ")", ".", "addImm", "(", "AMDGPU", "::", "sub0", ")", ".", "addReg", "(", "NewVAddrHi", ")", ".", "addImm", "(", "AMDGPU", "::", "sub1", ")", ";", "VAddr", "->", "setReg", "(", "NewVAddr", ")", ";", "Rsrc", "->", "setReg", "(", "NewSRsrc", ")", ";", "}", "else", "if", "(", "!", "VAddr", "&&", "ST", ".", "hasAddr64", "(", ")", ")", "{", "assert", "(", "ST", ".", "getGeneration", "(", ")", "<", "AMDGPUSubtarget", "::", "VOLCANIC_ISLANDS", "&&", "<STR_LIT>", "FIXME: Need to emit flat atomics here", "<STR_LIT>", ")", ";", "unsigned", "RsrcPtr", ",", "NewSRsrc", ";", "std", "::", "tie", "(", "RsrcPtr", ",", "NewSRsrc", ")", "=", "extractRsrcPtr", "(", "", "this", ",", "MI", ",", "", "Rsrc", ")", ";", "Register", "NewVAddr", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VReg_64RegClass", ")", ";", "MachineOperand", "", "VData", "=", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "vdata", ")", ";", "MachineOperand", "", "Offset", "=", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", ";", "MachineOperand", "", "SOffset", "=", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "soffset", ")", ";", "unsigned", "Addr64Opcode", "=", "AMDGPU", "::", "getAddr64Inst", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "MachineOperand", "", "VDataIn", "=", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "vdata_in", ")", ";", "MachineInstr", "", "Addr64", ";", "if", "(", "!", "VDataIn", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "Addr64Opcode", ")", ")", ".", "add", "(", "", "VData", ")", ".", "addReg", "(", "NewVAddr", ")", ".", "addReg", "(", "NewSRsrc", ")", ".", "add", "(", "", "SOffset", ")", ".", "add", "(", "", "Offset", ")", ";", "if", "(", "const", "MachineOperand", "", "CPol", "=", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "cpol", ")", ")", "{", "MIB", ".", "addImm", "(", "CPol", "->", "getImm", "(", ")", ")", ";", "}", "if", "(", "const", "MachineOperand", "*", "TFE", "=", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "tfe", ")", ")", "{", "MIB", ".", "addImm", "(", "TFE", "->", "getImm", "(", ")", ")", ";", "}", "MIB", ".", "addImm", "(", "getNamedImmOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "swz", ")", ")", ";", "MIB", ".", "cloneMemRefs", "(", "MI", ")", ";", "Addr64", "=" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	8,778	[ "}" ]	[ "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "needsPromotionToI32", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", "&&", "DA", "->", "isUniform", "(", "&", "I", ")", ")", "Changed", "\|=", "promoteUniformOpToI32", "(", "I", ")", ";", "return", "Changed", ";" ]
LLVM	X86	TD	program_repair	CPU	8,779	[ "<FIXS>", "(", "OpNode", "_", ".", "RC", ":", "$", "src1", ",", "(", "_", ".", "ScalarIntMemFrags", "addr", ":", "$", "src2", ")", ")", ">", ",", "<FIXE>" ]	[ "defm", "rm", ":", "AVX512_maskable_scalar", "opc", ",", "MRMSrcMem", ",", "_", ",", "(", "outs", "_", ".", "RC", ":", "$", "dst", ")", ",", "(", "ins", "_", ".", "RC", ":", "$", "src1", ",", "_", ".", "IntScalarMemOp", ":", "$", "src2", ")", ",", "OpcodeStr", "#", "_", ".", "Suffix", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGS>", "(", "OpNode", "_", ".", "RC", ":", "$", "src1", ",", "_", ".", "ScalarIntMemCPat", ":", "$", "src2", ")", ">", ",", "<BUGE>", "Sched", "[", "sched", ".", "Folded", ",", "sched", ".", "ReadAfterFold", "]", ">", ";", "}", "}" ]
GCC	rs6000	MD	stmt_completion	CPU	8,780	[ "]", ")" ]	[ "UNSPEC_REDUC", "UNSPEC_NEZ_P" ]
LLVM	AArch64	CPP	next_suggestion	CPU	8,781	[ "const", "unsigned", "ResultReg1", "=", "createResultReg", "(", "ResRC", ")", ";" ]	[ "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "VT", ")", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "ResRC", ";", "unsigned", "Opc", ";", "if", "(", "VT", "==", "MVT", "::", "i32", ")", "{", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "ResRC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "VT", "==", "MVT", "::", "i64", ")", "{", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "ResRC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "{", "return", "false", ";", "}", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "Opc", ")", ";", "const", "unsigned", "AddrReg", "=", "constrainOperandRegClass", "(", "II", ",", "getRegForValue", "(", "I", "->", "getPointerOperand", "(", ")", ")", ",", "II", ".", "getNumDefs", "(", ")", ")", ";", "const", "unsigned", "DesiredReg", "=", "constrainOperandRegClass", "(", "II", ",", "getRegForValue", "(", "I", "->", "getCompareOperand", "(", ")", ")", ",", "II", ".", "getNumDefs", "(", ")", "+", "<NUM_LIT>", ")", ";", "const", "unsigned", "NewReg", "=", "constrainOperandRegClass", "(", "II", ",", "getRegForValue", "(", "I", "->", "getNewValOperand", "(", ")", ")", ",", "II", ".", "getNumDefs", "(", ")", "+", "<NUM_LIT>", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	8,782	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=" ]
LLVM	AArch64	CPP	code_generation	CPU	8,783	[ "SDNode", "", "AArch64DAGToDAGISel", "::", "Select", "(", "SDNode", "", "Node", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Selecting: ", "<STR_LIT>", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "== ", "<STR_LIT>", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "return", "NULL", ";", "}", "switch", "(", "Node", "->", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "FrameIndex", ":", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Node", ")", "->", "getIndex", "(", ")", ";", "EVT", "PtrTy", "=", "TLI", ".", "getPointerTy", "(", ")", ";", "SDValue", "TFI", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "PtrTy", ")", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "Node", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "PtrTy", ",", "TFI", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "PtrTy", ")", ")", ";", "}", "case", "ISD", "::", "ConstantPool", ":", "{", "ConstantPoolSDNode", "", "CN", "=", "cast", "<", "ConstantPoolSDNode", ">", "(", "Node", ")", ";", "const", "Constant", "", "C", "=", "CN", "->", "getConstVal", "(", ")", ";", "SDValue", "CP", "=", "CurDAG", "->", "getTargetConstantPool", "(", "C", ",", "CN", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ",", "CP", ")", ";", "return", "NULL", ";", "}", "case", "ISD", "::", "Constant", ":", "{", "SDNode", "", "ResNode", "=", "<NUM_LIT>", ";", "if", "(", "cast", "<", "ConstantSDNode", ">", "(", "Node", ")", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "{", "EVT", "Ty", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "assert", "(", "(", "Ty", "==", "MVT", "::", "i32", "\|\|", "Ty", "==", "MVT", "::", "i64", ")", "&&", "<STR_LIT>", "unexpected type", "<STR_LIT>", ")", ";", "uint16_t", "Register", "=", "Ty", "==", "MVT", "::", "i32", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "ResNode", "=", "CurDAG", "->", "getCopyFromReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "Node", "->", "getDebugLoc", "(", ")", ",", "Register", ",", "Ty", ")", ".", "getNode", "(", ")", ";", "}", "if", "(", "!", "ResNode", ")", "{", "ResNode", "=", "TrySelectToMoveImm", "(", "Node", ")", ";", "}", "if", "(", "ResNode", ")", "return", "ResNode", ";", "ResNode", "=", "SelectToLitPool", "(", "Node", ")", ";", "assert", "(", "ResNode", "&&", "<STR_LIT>", "We need some* way to materialise a constant", "<STR_LIT>", ")", ";", "ReplaceUses", "(", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "ResNode", ",", "<NUM_LIT>", ")", ")", ";", "Node", "=", "ResNode", ";", "break", ";", "}", "case", "ISD", "::", "ConstantFP", ":", "{", "if", "(", "A64Imms", "::", "isFPImm", "(", "cast", "<", "ConstantFPSDNode", ">", "(", "Node", ")", "->", "getValueAPF", "(", ")", ")", ")", "{", "break", ";", "}", "SDNode", "", "ResNode", "=", "LowerToFPLitPool", "(", "Node", ")", ";", "ReplaceUses", "(", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "ResNode", ",", "<NUM_LIT>", ")", ")", ";", "Node", "=", "ResNode", ";", "break", ";", "}", "default", ":", "break", ";", "}", "SDNode", "", "ResNode", "=", "SelectCode", "(", "Node", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "=> ", "<STR_LIT>", ";", "if", "(", "ResNode", "==", "NULL", "\|\|", "ResNode", "==", "Node", ")", "Node", "->", "dump", "(", "CurDAG", ")", ";", "else", "ResNode", "->", "dump", "(", "CurDAG", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "return", "ResNode", ";", "}" ]	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,784	[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	xtensa	MD	program_repair	MPU	8,785	[ "<FIXS>", "(", "A11_REG", "\t", "\t", "<NUM_LIT>", ")", "<FIXE>" ]	[ "(", "A7_REG", "\t", "\t", "<NUM_LIT>", ")", "(", "A8_REG", "\t", "\t", "<NUM_LIT>", ")", "(", "A9_REG", "\t", "\t", "<NUM_LIT>", ")", "<BUGS>", "(", "A10_REG", "\t", "\t", "<NUM_LIT>", ")", "<BUGE>", "(", "UNSPEC_NOP", "\t", "\t", "<NUM_LIT>", ")", "(", "UNSPEC_PLT", "\t", "\t", "<NUM_LIT>", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,786	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]	[ "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RegType", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MajOp", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "OpsRev", ",", "Rt", ",", "Rs", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "OpsRev", ",", "Rs", ",", "Rt", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MinOp", ";" ]
GCC	i386	CPP	stmt_completion	CPU	8,787	[ "B", ",", "(", "_", "_", "v8sf", ")", "_", "_", "C", ")", ";" ]	[ "return", "(", "_", "_", "m256", ")", "_", "_", "builtin_ia32_vfmaddsubps256", "(", "(", "_", "_", "v8sf", ")", "_", "_", "A", ",", "(", "_", "_", "v8sf", ")", "_", "_" ]
GCC	sh	CPP	stmt_completion	CPU	8,788	[ "scan", ")", ";" ]	[ "emit_insn_before", "(", "gen_consttable_window_end", "(", "lab", ")", ",", "align_insn", ")", ";", "}", "delete", "_", "insn", "(", "align_insn", ")", ";", "align_insn", "=", "NULL", ";", "continue", ";", "}", "else", "{", "for", "(", "lab", "=", "p", "->", "label", ";", "lab", ";", "lab", "=", "LABEL_REFS", "(", "lab", ")", ")", "scan", "=", "emit_label_after", "(", "lab", ",", "scan", ")", ";", "scan", "=", "emit_insn_after", "(", "gen_consttable_4", "(", "p", "->", "value", ",", "const0_rtx", ")", ",", "scan", ")", ";", "need_align", "=", "!", "need_align", ";", "}", "break", ";", "case", "DFmode", ":", "if", "(", "need_align", ")", "{", "scan", "=", "emit_insn_after", "(", "gen_align_log", "(", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ",", "scan", ")", ";", "align_insn", "=", "scan", ";", "need_align", "=", "false", ";", "}", "case", "DImode", ":", "for", "(", "lab", "=", "p", "->", "label", ";", "lab", ";", "lab", "=", "LABEL_REFS", "(", "lab", ")", ")", "scan", "=", "emit_label_after", "(", "lab", ",", "scan", ")", ";", "scan", "=", "emit_insn_after", "(", "gen_consttable_8", "(", "p", "->", "value", ",", "const0_rtx", ")", ",", "scan", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "p", "->", "mode", "!=", "HImode", ")", "{", "for", "(", "ref", "=", "p", "->", "wend", ";", "ref", ";", "ref", "=", "ref", "->", "next", ")", "{", "lab", "=", "ref", "->", "label", ";", "scan", "=", "emit_insn_after", "(", "gen_consttable_window_end", "(", "lab", ")", ",", "scan", ")", ";", "}", "}", "}", "pool_size", "=", "<NUM_LIT>", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "pool_size", ";", "i", "++", ")", "{", "pool_node", "*", "p", "=", "&", "pool_vector", "[", "i", "]", ";", "switch", "(", "p", "->", "mode", ")", "{", "case", "HImode", ":", "break", ";", "case", "SImode", ":", "case", "SFmode", ":", "if", "(", "need_align", ")", "{", "need_align", "=", "false", ";", "scan", "=", "emit_label_after", "(", "gen_label_rtx", "(", ")", ",", "scan", ")", ";", "scan", "=", "emit_insn_after", "(", "gen_align_4", "(", ")", ",", "scan", ")", ";", "}", "for", "(", "lab", "=", "p", "->", "label", ";", "lab", ";", "lab", "=", "LABEL_REFS", "(", "lab", ")", ")", "scan", "=", "emit_label_after", "(", "lab", ",", "scan", ")", ";", "scan", "=", "emit_insn_after", "(", "gen_consttable_4", "(", "p", "->", "value", ",", "const0_rtx", ")", ",", "scan", ")", ";", "break", ";", "case", "DFmode", ":", "case", "DImode", ":", "if", "(", "need_align", ")", "{", "need_align", "=", "false", ";", "scan", "=", "emit_label_after", "(", "gen_label_rtx", "(", ")", ",", "scan", ")", ";", "scan", "=", "emit_insn_after", "(", "gen_align_4", "(", ")", ",", "scan", ")", ";", "}", "for", "(", "lab", "=", "p", "->", "label", ";", "lab", ";", "lab", "=", "LABEL_REFS", "(", "lab", ")", ")", "scan", "=", "emit_label_after", "(", "lab", ",", "scan", ")", ";", "scan", "=", "emit_insn_after", "(", "gen_consttable_8", "(", "p", "->", "value", ",", "const0_rtx", ")", ",", "scan", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "p", "->", "mode", "!=", "HImode", ")", "{", "for", "(", "ref", "=", "p", "->", "wend", ";", "ref", ";", "ref", "=", "ref", "->", "next", ")", "{", "lab", "=", "ref", "->", "label", ";", "scan", "=", "emit_insn_after", "(", "gen_consttable_window_end", "(", "lab", ")", "," ]
GCC	i386	CPP	stmt_completion	CPU	8,789	[ "U", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m128h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask3_fnmadd_sh", "(", "_", "_", "m128h", "_", "_", "W", ",", "_", "_", "m128h", "_", "_", "A", ",", "_", "_", "m128h", "_", "_", "B", ",", "_", "_", "mmask8", "_", "_", "U", ")", "{", "return", "(", "_", "_", "m128h", ")", "_", "_", "builtin_ia32_vfnmaddsh3_mask3", "(", "(", "_", "_", "v8hf", ")", "_", "_", "W", ",", "(", "_", "_", "v8hf", ")", "_", "_", "A", ",", "(", "_", "_", "v8hf", ")", "_", "_", "B", ",", "(", "_", "_", "mmask8", ")", "_", "_" ]
GCC	arm	MD	next_suggestion	CPU	8,790	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	loongarch	MD	stmt_completion	CPU	8,791	[ "]", ")" ]	[ "UNSPEC_LASX_XVSSRAN_S", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	8,792	[ "s31_1Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_17e0d2cd", ",", "TypeLD", ">", ",", "Enc_de0214", "{" ]	[ "def", "L2_loadbzw2_io", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", "," ]
GCC	rs6000	CPP	code_generation	CPU	8,793	[ "static", "void", "rs6000_output_mi_thunk", "(", "FILE", "", "file", ",", "tree", "thunk_fndecl", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", ",", "tree", "function", ")", "{", "rtx", "this_rtx", ",", "funexp", ";", "rtx_insn", "", "insn", ";", "reload_completed", "=", "<NUM_LIT>", ";", "epilogue_completed", "=", "<NUM_LIT>", ";", "emit_note", "(", "NOTE_INSN_PROLOGUE_END", ")", ";", "if", "(", "aggregate_value_p", "(", "TREE_TYPE", "(", "TREE_TYPE", "(", "function", ")", ")", ",", "function", ")", ")", "this_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "else", "this_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "if", "(", "delta", ")", "emit_insn", "(", "gen_add3_insn", "(", "this_rtx", ",", "this_rtx", ",", "GEN_INT", "(", "delta", ")", ")", ")", ";", "if", "(", "vcall_offset", ")", "{", "rtx", "vcall_offset_rtx", "=", "GEN_INT", "(", "vcall_offset", ")", ";", "rtx", "tmp", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "tmp", ",", "gen_rtx_MEM", "(", "Pmode", ",", "this_rtx", ")", ")", ";", "if", "(", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "vcall_offset", ")", "+", "<NUM_LIT>", ">=", "<NUM_LIT>", ")", "{", "emit_insn", "(", "gen_add3_insn", "(", "tmp", ",", "tmp", ",", "vcall_offset_rtx", ")", ")", ";", "emit_move_insn", "(", "tmp", ",", "gen_rtx_MEM", "(", "Pmode", ",", "tmp", ")", ")", ";", "}", "else", "{", "rtx", "loc", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "tmp", ",", "vcall_offset_rtx", ")", ";", "emit_move_insn", "(", "tmp", ",", "gen_rtx_MEM", "(", "Pmode", ",", "loc", ")", ")", ";", "}", "emit_insn", "(", "gen_add3_insn", "(", "this_rtx", ",", "this_rtx", ",", "tmp", ")", ")", ";", "}", "if", "(", "!", "TREE_USED", "(", "function", ")", ")", "{", "assemble_external", "(", "function", ")", ";", "TREE_USED", "(", "function", ")", "=", "<NUM_LIT>", ";", "}", "funexp", "=", "XEXP", "(", "DECL_RTL", "(", "function", ")", ",", "<NUM_LIT>", ")", ";", "funexp", "=", "gen_rtx_MEM", "(", "FUNCTION_MODE", ",", "funexp", ")", ";", "if", "(", "MACHOPIC_INDIRECT", ")", "funexp", "=", "machopic_indirect_call_target", "(", "funexp", ")", ";", "insn", "=", "emit_call_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "gen_rtx_CALL", "(", "VOIDmode", ",", "funexp", ",", "const0_rtx", ")", ",", "gen_rtx_USE", "(", "VOIDmode", ",", "const0_rtx", ")", ",", "simple_return_rtx", ")", ")", ")", ";", "SIBLING_CALL_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "emit_barrier", "(", ")", ";", "insn", "=", "get_insns", "(", ")", ";", "shorten_branches", "(", "insn", ")", ";", "final_start_function", "(", "insn", ",", "file", ",", "<NUM_LIT>", ")", ";", "final", "(", "insn", ",", "file", ",", "<NUM_LIT>", ")", ";", "final_end_function", "(", ")", ";", "reload_completed", "=", "<NUM_LIT>", ";", "epilogue_completed", "=", "<NUM_LIT>", ";", "}" ]	[ "A", "C", "compound", "statement", "that", "outputs", "the", "assembler", "code", "for", "a", "thunk", "function", ",", "used", "to", "implement", "C++", "virtual", "function", "calls", "with", "multiple", "inheritance", ".", "The", "thunk", "acts", "as", "a", "wrapper", "around", "a", "virtual", "function", ",", "adjusting", "the", "implicit", "object", "parameter", "before", "handing", "control", "off", "to", "the", "real", "function", ".", "First", ",", "emit", "code", "to", "add", "the", "integer", "DELTA", "to", "the", "location", "that", "contains", "the", "incoming", "first", "argument", ".", "Assume", "that", "this", "argument", "contains", "a", "pointer", ",", "and", "is", "the", "one", "used", "to", "pass", "the", "`", "this", "'", "pointer", "in", "C++", ".", "This", "is", "the", "incoming", "argument", "", "before", "", "the", "function", "prologue", ",", "e.g", ".", "`", "%", "o0", "'", "on", "a", "sparc", ".", "The", "addition", "must", "preserve", "the", "values", "of", "all", "other", "incoming", "arguments", ".", "After", "the", "addition", ",", "emit", "code", "to", "jump", "to", "FUNCTION", ",", "which", "is", "a", "`", "FUNCTION_DECL", "'", ".", "This", "is", "a", "direct", "pure", "jump", ",", "not", "a", "call", ",", "and", "does", "not", "touch", "the", "return", "address", ".", "Hence", "returning", "from", "FUNCTION", "will", "return", "to", "whoever", "called", "the", "current", "`", "thunk", "'", ".", "The", "effect", "must", "be", "as", "if", "FUNCTION", "had", "been", "called", "directly", "with", "the", "adjusted", "first", "argument", ".", "This", "macro", "is", "responsible", "for", "emitting", "all", "of", "the", "code", "for", "a", "thunk", "function", ";", "output_function_prologue", "(", ")", "and", "output_function_epilogue", "(", ")", "are", "not", "invoked", ".", "The", "THUNK_FNDECL", "is", "redundant", ".", "(", "DELTA", "and", "FUNCTION", "have", "already", "been", "extracted", "from", "it", ".", ")", "It", "might", "possibly", "be", "useful", "on", "some", "targets", ",", "but", "probably", "not", ".", "If", "you", "do", "not", "define", "this", "macro", ",", "the", "target-independent", "code", "in", "the", "C++", "frontend", "will", "generate", "a", "less", "efficient", "heavyweight", "thunk", "that", "calls", "FUNCTION", "instead", "of", "jumping", "to", "it", ".", "The", "generic", "approach", "does", "not", "support", "varargs", "." ]
GCC	cr16	MD	stmt_completion	MPU	8,794	[ "DI", "<STR_LIT>", ")", "(", "DF", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_mode_attr", "pushCnstr", "[", "(", "QI", "<STR_LIT>", ")", "(", "HI", "<STR_LIT>", ")", "(", "SI", "<STR_LIT>", ")", "(", "SF", "<STR_LIT>", ")", "(" ]
LLVM	Hexagon	TD	next_suggestion	DSP	8,795	[ "}" ]	[ "def", "L4_ior_memoph_zomap", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "u5_0Imm", ":", "$", "II", ")", ",", "<STR_LIT>", ",", "tc_096199d3", ",", "TypeMAPPING", ">", "{", "let", "isPseudo", "=", "<NUM_LIT>", ";", "let", "isCodeGenOnly", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	8,796	[ "bool", "isSoftFloat", "=", "Subtarget", ".", "useSoftFloat", "(", ")", ";" ]	[ "static", "ArrayRef", "<", "MCPhysReg", ">", "get64BitArgumentXMMs", "(", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CallConv", ",", "const", "X86Subtarget", "&", "Subtarget", ")", "{", "assert", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", ";", "if", "(", "Subtarget", ".", "isCallingConvWin64", "(", "CallConv", ")", ")", "{", "return", "std", "::", "nullopt", ";", "}" ]
GCC	i386	CPP	stmt_completion	CPU	8,797	[ ",", "<NUM_LIT>", ")", ";" ]	[ "return", "_", "_", "builtin_ia32_vec_ext_v2si", "(", "(", "_", "_", "v2si", ")", "_", "_", "i" ]
GCC	bfin	CPP	next_suggestion	DSP	8,798	[ "if", "(", "class", "==", "DREGS", "\|\|", "class", "==", "DPREGS", ")", "return", "large_constant_p", "?", "PREGS", ":", "NO_REGS", ";" ]	[ "if", "(", "code", "==", "SUBREG", ")", "x", "=", "SUBREG_REG", "(", "x", ")", ",", "code", "=", "GET_CODE", "(", "x", ")", ";", "if", "(", "REG_P", "(", "x", ")", ")", "{", "int", "regno", "=", "REGNO", "(", "x", ")", ";", "if", "(", "regno", ">=", "FIRST_PSEUDO_REGISTER", ")", "regno", "=", "reg_renumber", "[", "regno", "]", ";", "if", "(", "regno", "==", "-", "<NUM_LIT>", ")", "code", "=", "MEM", ";", "else", "x_class", "=", "REGNO_REG_CLASS", "(", "regno", ")", ";", "}", "if", "(", "fp_plus_const_operand", "(", "x", ",", "mode", ")", ")", "{", "rtx", "op2", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "int", "large_constant_p", "=", "!", "CONST_7BIT_IMM_P", "(", "INTVAL", "(", "op2", ")", ")", ";", "if", "(", "class", "==", "PREGS", "\|\|", "class", "==", "PREGS_CLOBBERED", ")", "return", "NO_REGS", ";" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	8,799	[ "}" ]	[ "HRI", "=", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "AssignmentMap", "IMap", ";", "collect", "(", "MF", ")", ";", "std", "::", "sort", "(", "Extenders", ".", "begin", "(", ")", ",", "Extenders", ".", "end", "(", ")", ",", "[", "]", "(", "const", "ExtDesc", "&", "A", ",", "const", "ExtDesc", "&", "B", ")", "{", "return", "ExtValue", "(", "A", ")", "<", "ExtValue", "(", "B", ")", ";", "}", ")", ";", "bool", "Changed", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Collected ", "<STR_LIT>", "<<", "Extenders", ".", "size", "(", ")", "<<", "<STR_LIT>", " extenders\\n", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "Extenders", ".", "size", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "unsigned", "B", "=", "I", ";", "const", "ExtRoot", "&", "T", "=", "Extenders", "[", "B", "]", ".", "getOp", "(", ")", ";", "while", "(", "I", "!=", "E", "&&", "ExtRoot", "(", "Extenders", "[", "I", "]", ".", "getOp", "(", ")", ")", "==", "T", ")", "++", "I", ";", "IMap", ".", "clear", "(", ")", ";", "assignInits", "(", "T", ",", "B", ",", "I", ",", "IMap", ")", ";", "Changed", "\|=", "replaceExtenders", "(", "IMap", ")", ";", "}", "DEBUG", "(", "{", "if", "(", "Changed", ")", "MF", ".", "print", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "After ", "<STR_LIT>", "<<", "getPassName", "(", ")", "<<", "'", "\\n", "'", ",", "nullptr", ")", ";", "else", "dbgs", "(", ")", "<<", "<STR_LIT>", "No changes\\n", "<STR_LIT>", ";", "}", ")", ";", "return", "Changed", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

8,700

[ "let", "RenderMethod", "=", "<STR_LIT>", ";" ]

[ "let", "PredicateMethod", "=", "<STR_LIT>", ";", "let", "DiagnosticType", "=", "<STR_LIT>", ";" ]

GCC

s390

MD

stmt_completion

MPU

8,701

[ "<STR_LIT>", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

8,702

[ "}", "else", "if", "(", "VT", ".", "getSimpleVT", "(", ")", "==", "MVT", "::", "i16", ")", "{" ]

[ "if", "(", "const", "ConstantFPSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Splat", ")", ")", "{", "unsigned", "Imm", "=", "C", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ".", "getSExtValue", "(", ")", ";", "Src", "=", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "SDLoc", "(", "In", ")", ",", "MVT", "::", "i32", ")", ";", "return", "true", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", "unhandled Constant node", "<STR_LIT>", ")", ";", "}", "}", "SDValue", "SplatSrc32", "=", "stripBitcast", "(", "In", ")", ";", "if", "(", "auto", "*", "SplatSrc32BV", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "SplatSrc32", ")", ")", "if", "(", "SDValue", "Splat32", "=", "SplatSrc32BV", "->", "getSplatValue", "(", ")", ")", "{", "SDValue", "SplatSrc16", "=", "stripBitcast", "(", "Splat32", ")", ";", "if", "(", "auto", "*", "SplatSrc16BV", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "SplatSrc16", ")", ")", "if", "(", "SDValue", "Splat", "=", "SplatSrc16BV", "->", "getSplatValue", "(", ")", ")", "{", "const", "SIInstrInfo", "*", "TII", "=", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "std", "::", "optional", "<", "APInt", ">", "RawValue", ";", "if", "(", "const", "ConstantFPSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Splat", ")", ")", "RawValue", "=", "C", "->", "getValueAPF", "(", ")", ".", "bitcastToAPInt", "(", ")", ";", "else", "if", "(", "const", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Splat", ")", ")", "RawValue", "=", "C", "->", "getAPIntValue", "(", ")", ";", "if", "(", "RawValue", ".", "has_value", "(", ")", ")", "{", "EVT", "VT", "=", "In", ".", "getValueType", "(", ")", ".", "getScalarType", "(", ")", ";", "if", "(", "VT", ".", "getSimpleVT", "(", ")", "==", "MVT", "::", "f16", "||", "VT", ".", "getSimpleVT", "(", ")", "==", "MVT", "::", "bf16", ")", "{", "APFloat", "FloatVal", "(", "VT", ".", "getSimpleVT", "(", ")", "==", "MVT", "::", "f16", "?", "APFloatBase", "::", "IEEEhalf", "(", ")", ":", "APFloatBase", "::", "BFloat", "(", ")", ",", "RawValue", ".", "value", "(", ")", ")", ";", "if", "(", "TII", "->", "isInlineConstant", "(", "FloatVal", ")", ")", "{", "Src", "=", "CurDAG", "->", "getTargetConstant", "(", "RawValue", ".", "value", "(", ")", ",", "SDLoc", "(", "In", ")", ",", "MVT", "::", "i16", ")", ";", "return", "true", ";", "}" ]

LLVM

X86

CPP

code_generation

CPU

8,703

[ "X86Subtarget", "::", "X86Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "is64Bit", ")", ":", "PICStyle", "(", "PICStyles", "::", "None", ")", ",", "X86SSELevel", "(", "NoMMXSSE", ")", ",", "X863DNowLevel", "(", "NoThreeDNow", ")", ",", "HasCMov", "(", "false", ")", ",", "HasX86_64", "(", "false", ")", ",", "HasSSE4A", "(", "false", ")", ",", "HasAVX", "(", "false", ")", ",", "HasFMA3", "(", "false", ")", ",", "HasFMA4", "(", "false", ")", ",", "IsBTMemSlow", "(", "false", ")", ",", "HasVectorUAMem", "(", "false", ")", ",", "DarwinVers", "(", "<NUM_LIT>", ")", ",", "stackAlignment", "(", "<NUM_LIT>", ")", ",", "MaxInlineSizeThreshold", "(", "<NUM_LIT>", ")", ",", "Is64Bit", "(", "is64Bit", ")", ",", "TargetType", "(", "isELF", ")", "{", "if", "(", "FloatABIType", "==", "FloatABI", "::", "Default", ")", "FloatABIType", "=", "FloatABI", "::", "Hard", ";", "if", "(", "!", "FS", ".", "empty", "(", ")", ")", "{", "std", "::", "string", "CPU", "=", "sys", "::", "getHostCPUName", "(", ")", ";", "ParseSubtargetFeatures", "(", "FS", ",", "CPU", ")", ";", "}", "else", "{", "AutoDetectSubtargetFeatures", "(", ")", ";", "if", "(", "Is64Bit", "&&", "X86SSELevel", "<", "SSE2", ")", "X86SSELevel", "=", "SSE2", ";", "}", "if", "(", "Is64Bit", ")", "{", "HasX86_64", "=", "true", ";", "HasCMov", "=", "true", ";", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Subtarget features: SSELevel ", "<STR_LIT>", "<<", "X86SSELevel", "<<", "<STR_LIT>", ", 3DNowLevel ", "<STR_LIT>", "<<", "X863DNowLevel", "<<", "<STR_LIT>", ", 64bit ", "<STR_LIT>", "<<", "HasX86_64", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "assert", "(", "(", "!", "Is64Bit", "||", "HasX86_64", ")", "&&", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ";", "if", "(", "TT", ".", "length", "(", ")", ">", "<NUM_LIT>", ")", "{", "size_t", "Pos", ";", "if", "(", "(", "Pos", "=", "TT", ".", "find", "(", "<STR_LIT>", "-darwin", "<STR_LIT>", ")", ")", "!=", "std", "::", "string", "::", "npos", ")", "{", "TargetType", "=", "isDarwin", ";", "if", "(", "isdigit", "(", "TT", "[", "Pos", "+", "<NUM_LIT>", "]", ")", ")", "DarwinVers", "=", "atoi", "(", "&", "TT", "[", "Pos", "+", "<NUM_LIT>", "]", ")", ";", "else", "DarwinVers", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "TT", ".", "find", "(", "<STR_LIT>", "linux", "<STR_LIT>", ")", "!=", "std", "::", "string", "::", "npos", ")", "{", "TargetType", "=", "isELF", ";", "}", "else", "if", "(", "TT", ".", "find", "(", "<STR_LIT>", "cygwin", "<STR_LIT>", ")", "!=", "std", "::", "string", "::", "npos", ")", "{", "TargetType", "=", "isCygwin", ";", "}", "else", "if", "(", "TT", ".", "find", "(", "<STR_LIT>", "mingw", "<STR_LIT>", ")", "!=", "std", "::", "string", "::", "npos", ")", "{", "TargetType", "=", "isMingw", ";", "}", "else", "if", "(", "TT", ".", "find", "(", "<STR_LIT>", "win32", "<STR_LIT>", ")", "!=", "std", "::", "string", "::", "npos", ")", "{", "TargetType", "=", "isWindows", ";", "}", "else", "if", "(", "TT", ".", "find", "(", "<STR_LIT>", "windows", "<STR_LIT>", ")", "!=", "std", "::", "string", "::", "npos", ")", "{", "TargetType", "=", "isWindows", ";", "}", "else", "if", "(", "TT", ".", "find", "(", "<STR_LIT>", "-cl", "<STR_LIT>", ")", "!=", "std", "::", "string", "::", "npos", ")", "{", "TargetType", "=", "isDarwin", ";", "DarwinVers", "=", "<NUM_LIT>", ";", "}", "}", "if", "(", "TargetType", "==", "isDarwin", "||", "Is64Bit", ")", "stackAlignment", "=", "<NUM_LIT>", ";", "if", "(", "StackAlignment", ")", "stackAlignment", "=", "StackAlignment", ";", "}" ]

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

GCC

i386

MD

next_suggestion

CPU

8,704

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")" ]

[ "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "symbol_ref", "<STR_LIT>", ")" ]

GCC

gcn

MD

next_suggestion

GPU

8,705

[ "(", "match_operand", ":", "V_INT_1REG", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "V_INT_1REG", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "V_INT_1REG", "(", "match_operand", ":", "V_INT_1REG", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,706

[ "let", "Constraints", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

8,707

[ "}" ]

[ "CurDAG", "->", "SelectNodeTo", "(", "Node", ",", "MOp", ",", "VT", ",", "MVT", "::", "Glue", ",", "LHS", ",", "SDValue", "(", "AddCarry", ",", "<NUM_LIT>", ")", ")", ";", "return", "true", ";", "}", "case", "ISD", "::", "SMUL_LOHI", ":", "case", "ISD", "::", "UMUL_LOHI", ":", "{", "MultOpc", "=", "(", "Opcode", "==", "ISD", "::", "UMUL_LOHI", "?", "Mips", "::", "MultuRxRy16", ":", "Mips", "::", "MultRxRy16", ")", ";", "std", "::", "pair", "<", "SDNode", "*", ",", "SDNode", "*", ">", "LoHi", "=", "selectMULT", "(", "Node", ",", "MultOpc", ",", "DL", ",", "NodeTy", ",", "true", ",", "true", ")", ";", "if", "(", "!", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ".", "use_empty", "(", ")", ")", "ReplaceUses", "(", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "LoHi", ".", "first", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ".", "use_empty", "(", ")", ")", "ReplaceUses", "(", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "LoHi", ".", "second", ",", "<NUM_LIT>", ")", ")", ";", "CurDAG", "->", "RemoveDeadNode", "(", "Node", ")", ";", "return", "true", ";", "}", "case", "ISD", "::", "MULHS", ":", "case", "ISD", "::", "MULHU", ":", "{", "MultOpc", "=", "(", "Opcode", "==", "ISD", "::", "MULHU", "?", "Mips", "::", "MultuRxRy16", ":", "Mips", "::", "MultRxRy16", ")", ";", "auto", "LoHi", "=", "selectMULT", "(", "Node", ",", "MultOpc", ",", "DL", ",", "NodeTy", ",", "false", ",", "true", ")", ";", "ReplaceNode", "(", "Node", ",", "LoHi", ".", "second", ")", ";", "return", "true", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

8,708

[ "assert", "(", "(", "Subtarget", ".", "hasAVX2", "(", ")", "||", "Domain", "<", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ";" ]

[ "uint16_t", "dom", "=", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ">>", "<STR_LIT>", "::", "<STR_LIT>", ")", "&", "<NUM_LIT>", ";", "assert", "(", "dom", "&&", "<STR_LIT>", "Not an SSE instruction", "<STR_LIT>", ")", ";", "const", "uint16_t", "*", "table", "=", "lookup", "(", "MI", ".", "getOpcode", "(", ")", ",", "dom", ")", ";", "if", "(", "!", "table", ")", "{" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,709

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "def", "L4_loadrub_rr", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ",", "u2_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_bf061958", ",", "TypeLD", ">", ",", "Enc_da664b", ",", "AddrModeRel", ",", "ImmRegShl", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

GCC

visium

CPP

code_generation

Virtual ISA

8,710

[ "rtx", "visium_eh_return_handler_rtx", "(", "void", ")", "{", "rtx", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "hard_frame_pointer_rtx", ",", "<NUM_LIT>", ")", ")", ";", "MEM_VOLATILE_P", "(", "mem", ")", "=", "<NUM_LIT>", ";", "return", "mem", ";", "}" ]

[ "Helper", "function", "for", "EH_RETURN_HANDLER_RTX", ".", "Return", "the", "RTX", "representing", "a", "location", "in", "which", "to", "store", "the", "address", "of", "an", "exception", "handler", "to", "which", "we", "should", "return", "." ]

GCC

arm

CPP

next_suggestion

CPU

8,711

[ "}" ]

[ "_", "_", "arm_vmaxvq_u16", "(", "uint16_t", "_", "_", "a", ",", "uint16x8_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_mve_vmaxvq_uv8hi", "(", "_", "_", "a", ",", "_", "_", "b", ")", ";" ]

LLVM

P2

CPP

stmt_completion

MPU

8,712

[ "&", "O", ")", "{" ]

[ "void", "P2InstPrinter", "::", "printOperand", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "addr", ",", "unsigned", "OpNo", ",", "raw_ostream" ]

GCC

s390

CPP

stmt_completion

MPU

8,713

[ ";", "\\", "fputc", "(", "'", "\\n", "'", ",", "(", "FILE", ")", ")", ";", "\\", "}" ]

[ "s390_label_align", "(", "LABEL", ")", "{", "<STR_LIT>", "%r0", "<STR_LIT>", ",", "<STR_LIT>", "%r1", "<STR_LIT>", ",", "<STR_LIT>", "%r2", "<STR_LIT>", ",", "<STR_LIT>", "%r3", "<STR_LIT>", ",", "<STR_LIT>", "%r4", "<STR_LIT>", ",", "<STR_LIT>", "%r5", "<STR_LIT>", ",", "<STR_LIT>", "%r6", "<STR_LIT>", ",", "<STR_LIT>", "%r7", "<STR_LIT>", ",", "\\", "<STR_LIT>", "%r8", "<STR_LIT>", ",", "<STR_LIT>", "%r9", "<STR_LIT>", ",", "<STR_LIT>", "%r10", "<STR_LIT>", ",", "<STR_LIT>", "%r11", "<STR_LIT>", ",", "<STR_LIT>", "%r12", "<STR_LIT>", ",", "<STR_LIT>", "%r13", "<STR_LIT>", ",", "<STR_LIT>", "%r14", "<STR_LIT>", ",", "<STR_LIT>", "%r15", "<STR_LIT>", ",", "\\", "<STR_LIT>", "%f0", "<STR_LIT>", ",", "<STR_LIT>", "%f2", "<STR_LIT>", ",", "<STR_LIT>", "%f4", "<STR_LIT>", ",", "<STR_LIT>", "%f6", "<STR_LIT>", ",", "<STR_LIT>", "%f1", "<STR_LIT>", ",", "<STR_LIT>", "%f3", "<STR_LIT>", ",", "<STR_LIT>", "%f5", "<STR_LIT>", ",", "<STR_LIT>", "%f7", "<STR_LIT>", ",", "\\", "<STR_LIT>", "%f8", "<STR_LIT>", ",", "<STR_LIT>", "%f10", "<STR_LIT>", ",", "<STR_LIT>", "%f12", "<STR_LIT>", ",", "<STR_LIT>", "%f14", "<STR_LIT>", ",", "<STR_LIT>", "%f9", "<STR_LIT>", ",", "<STR_LIT>", "%f11", "<STR_LIT>", ",", "<STR_LIT>", "%f13", "<STR_LIT>", ",", "<STR_LIT>", "%f15", "<STR_LIT>", ",", "\\", "<STR_LIT>", "%ap", "<STR_LIT>", ",", "<STR_LIT>", "%cc", "<STR_LIT>", ",", "<STR_LIT>", "%fp", "<STR_LIT>", ",", "<STR_LIT>", "%rp", "<STR_LIT>", ",", "<STR_LIT>", "%a0", "<STR_LIT>", ",", "<STR_LIT>", "%a1", "<STR_LIT>", "\\", "}", "do", "{", "\\", "char", "buf", "[", "<NUM_LIT>", "]", ";", "\\", "fputs", "(", "integer_asm_op", "(", "UNITS_PER_LONG", ",", "TRUE", ")", ",", "(", "FILE", ")", ")", ";", "\\", "ASM_GENERATE_INTERNAL_LABEL", "(", "buf", ",", "<STR_LIT>", "L", "<STR_LIT>", ",", "(", "VALUE", ")", ")", ";", "\\", "assemble_name", "(", "(", "FILE", ")", ",", "buf", ")" ]

LLVM

DirectX

CPP

stmt_completion

Virtual ISA

8,714

[ "(", "OS", ")", ";" ]

[ "return", "new", "DXILPrettyPrinter" ]

GCC

alpha

MD

stmt_completion

MPU

8,715

[ ")", "]" ]

[ "(", "match_operator", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

LLVM

X86

TD

program_repair

CPU

8,716

[ "<FIXS>", "def", ":", "InstRW", "[", "SKXWriteResGroup10", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]

[ "def", ":", "InstRW", "[", "SKXWriteResGroup10", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKXWriteResGroup10", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKXWriteResGroup10", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGS>", "def", ":", "InstRW", "[", "SKXWriteResGroup10", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", ":", "InstRW", "[", "SKXWriteResGroup10", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKXWriteResGroup10", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKXWriteResGroup10", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

8,717

[ "}" ]

[ "if", "(", "!", "tryAddingSymbolicOperand", "(", "Address", ",", "Address", "+", "(", "Val", "<<", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ",", "true", ",", "<NUM_LIT>", ",", "Inst", ",", "Decoder", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Val", "<<", "<NUM_LIT>", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";" ]

GCC

arm

MD

next_suggestion

CPU

8,718

[ "(", "define_mode_iterator", "MVE_3", "[", "V16QI", "V8HI", "]", ")" ]

[ "(", "define_mode_iterator", "MVE_types", "[", "V16QI", "V8HI", "V4SI", "V2DI", "TI", "V8HF", "V4SF", "V2DF", "]", ")", "(", "define_mode_iterator", "MVE_vecs", "[", "V16QI", "V8HI", "V4SI", "V2DI", "V8HF", "V4SF", "V2DF", "]", ")", "(", "define_mode_iterator", "MVE_VLD_ST", "[", "V16QI", "V8HI", "V4SI", "V8HF", "V4SF", "]", ")", "(", "define_mode_iterator", "MVE_0", "[", "V8HF", "V4SF", "]", ")", "(", "define_mode_iterator", "MVE_1", "[", "V16QI", "V8HI", "V4SI", "V2DI", "]", ")" ]

GCC

i386

CPP

program_repair

CPU

8,719

[ "<FIXS>", "build_int_cst", "(", "NULL_TREE", ",", "needed_intregs", "*", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "<FIXE>", "<FIXS>", "t", "=", "build2", "(", "PLUS_EXPR", ",", "TREE_TYPE", "(", "fpr", ")", ",", "fpr", ",", "build_int_cst", "(", "NULL_TREE", ",", "needed_sseregs", "*", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "<FIXE>" ]

[ "if", "(", "needed_intregs", ")", "{", "t", "=", "build2", "(", "PLUS_EXPR", ",", "TREE_TYPE", "(", "gpr", ")", ",", "gpr", ",", "<BUGS>", "build_int_2", "(", "needed_intregs", "*", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "gpr", ")", ",", "gpr", ",", "t", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "}", "if", "(", "needed_sseregs", ")", "{", "<BUGS>", "t", "=", "build2", "(", "PLUS_EXPR", ",", "TREE_TYPE", "(", "fpr", ")", ",", "fpr", ",", "build_int_2", "(", "needed_sseregs", "*", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "fpr", ")", ",", "fpr", ",", "t", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "}" ]

LLVM

AArch64

TD

stmt_completion

CPU

8,720

[ "=", "AdrpOperand", ";" ]

[ "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass" ]

LLVM

CellSPU

TD

stmt_completion

MPU

8,721

[ "rT", ",", "(", "xor", "rclass", ":", "$", "rA", ",", "(", "not", "rclass", ":", "$", "rB", ")", ")", ")", "]", ">", ";" ]

[ "class", "EQVRegPattern1", "<", "RegisterClass", "rclass", ">", ":", "EQVInst", "<", "(", "outs", "rclass", ":", "$", "rT", ")", ",", "(", "ins", "rclass", ":", "$", "rA", ",", "rclass", ":", "$", "rB", ")", ",", "[", "(", "set", "rclass", ":", "$" ]

LLVM

BPF

CPP

next_suggestion

Virtual ISA

8,722

[ "}" ]

[ "ElementTypeId", "=", "ArrayInfo", ".", "ElemType", ";", "LocOffset", "=", "Loc", "*", "ElemSize", ";" ]

GCC

i386

MD

stmt_completion

CPU

8,723

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_reservation" ]

LLVM

Lanai

CPP

stmt_completion

CPU

8,724

[ ",", "unsigned", "&", "Align", ")", "const", "{" ]

[ "MCSection", "*", "LanaiTargetObjectFile", "::", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "*", "C" ]

LLVM

AArch64

TD

next_suggestion

CPU

8,725

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rmode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

8,726

[ "getNode", "(", ")", ",", "ISD", "::", "SHL", ",", "ShlImm", ")", ")", "{" ]

[ "assert", "(", "(", "VT", "==", "MVT", "::", "i32", "||", "VT", "==", "MVT", "::", "i64", ")", "&&", "<STR_LIT>", "Caller guarantees VT is one of i32 or i64", "<STR_LIT>", ")", ";", "(", "void", ")", "VT", ";", "uint64_t", "AndImm", ";", "if", "(", "!", "isOpcWithIntImmediate", "(", "Op", ".", "getNode", "(", ")", ",", "ISD", "::", "AND", ",", "AndImm", ")", ")", "return", "false", ";", "assert", "(", "(", "~", "AndImm", "&", "NonZeroBits", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Something must be wrong (e.g., in SelectionDAG::computeKnownBits)", "<STR_LIT>", ")", ";", "SDValue", "AndOp0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint64_t", "ShlImm", ";", "SDValue", "ShlOp0", ";", "if", "(", "isOpcWithIntImmediate", "(", "AndOp0", ".", "getNode", "(", ")", ",", "ISD", "::", "SHL", ",", "ShlImm", ")", ")", "{", "ShlOp0", "=", "AndOp0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "VT", "==", "MVT", "::", "i64", "&&", "AndOp0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ANY_EXTEND", "&&", "isOpcWithIntImmediate", "(", "AndOp0", ".", "getOperand", "(", "<NUM_LIT>", ")", "." ]

GCC

m68k

MD

next_suggestion

MPU

8,727

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "and", "(", "and", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

8,728

[ "return", "true", ";" ]

[ "case", "PPC", "::", "CMPWI", ":", "case", "PPC", "::", "CMPLWI", ":", "case", "PPC", "::", "CMPDI", ":", "case", "PPC", "::", "CMPLDI", ":", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "SrcReg2", "=", "<NUM_LIT>", ";", "Value", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "Mask", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

8,729

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "cmode", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "validForTailPredication", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

CPP

code_generation

CPU

8,730

[ "static", "std", "::", "unique_ptr", "<", "ARMOperand", ">", "CreateMem", "(", "unsigned", "BaseRegNum", ",", "const", "MCConstantExpr", "*", "OffsetImm", ",", "unsigned", "OffsetRegNum", ",", "<STR_LIT>", "::", "<STR_LIT>", "ShiftType", ",", "unsigned", "ShiftImm", ",", "unsigned", "Alignment", ",", "bool", "isNegative", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "SMLoc", "AlignmentLoc", "=", "SMLoc", "(", ")", ")", "{", "auto", "Op", "=", "make_unique", "<", "ARMOperand", ">", "(", "k_Memory", ")", ";", "Op", "->", "Memory", ".", "BaseRegNum", "=", "BaseRegNum", ";", "Op", "->", "Memory", ".", "OffsetImm", "=", "OffsetImm", ";", "Op", "->", "Memory", ".", "OffsetRegNum", "=", "OffsetRegNum", ";", "Op", "->", "Memory", ".", "ShiftType", "=", "ShiftType", ";", "Op", "->", "Memory", ".", "ShiftImm", "=", "ShiftImm", ";", "Op", "->", "Memory", ".", "Alignment", "=", "Alignment", ";", "Op", "->", "Memory", ".", "isNegative", "=", "isNegative", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "Op", "->", "AlignmentLoc", "=", "AlignmentLoc", ";", "return", "Op", ";", "}" ]

[ "Create", "a", "generalized", "memory", "operand", "." ]

GCC

powerpcspe

MD

next_suggestion

CPU

8,731

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,732

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

TD

program_repair

CPU

8,733

[ "<FIXS>", "def", "ri", ":", "ARMPseudoInst", "(", "outs", "GPR", ":", "$", "Rd", ")", ",", "(", "ins", "GPR", ":", "$", "Rn", ",", "so_imm", ":", "$", "imm", ")", ",", "Size4Bytes", ",", "IIC_iALUi", ",", "<FIXE>", "<FIXS>", "def", "rr", ":", "ARMPseudoInst", "(", "outs", "GPR", ":", "$", "Rd", ")", ",", "(", "ins", "GPR", ":", "$", "Rn", ",", "GPR", ":", "$", "Rm", ")", ",", "Size4Bytes", ",", "IIC_iALUr", ",", "<FIXE>", "<FIXS>", "def", "rs", ":", "ARMPseudoInst", "(", "outs", "GPR", ":", "$", "Rd", ")", ",", "(", "ins", "GPR", ":", "$", "Rn", ",", "so_reg", ":", "$", "shift", ")", ",", "Size4Bytes", ",", "IIC_iALUsr", ",", "<FIXE>" ]

[ "let", "usesCustomInserter", "=", "<NUM_LIT>", "in", "{", "multiclass", "AI1_adde_sube_s_irs", "PatFrag", "opnode", ",", "bit", "Commutable", "=", "<NUM_LIT>", ">", "{", "<BUGS>", "def", "Sri", ":", "ARMPseudoInst", "(", "outs", "GPR", ":", "$", "Rd", ")", ",", "(", "ins", "GPR", ":", "$", "Rn", ",", "so_imm", ":", "$", "imm", ")", ",", "Size4Bytes", ",", "IIC_iALUi", ",", "<BUGE>", "[", "(", "set", "GPR", ":", "$", "Rd", ",", "(", "opnode", "GPR", ":", "$", "Rn", ",", "so_imm", ":", "$", "imm", ")", ")", "]", ">", ";", "<BUGS>", "def", "Srr", ":", "ARMPseudoInst", "(", "outs", "GPR", ":", "$", "Rd", ")", ",", "(", "ins", "GPR", ":", "$", "Rn", ",", "GPR", ":", "$", "Rm", ")", ",", "Size4Bytes", ",", "IIC_iALUr", ",", "<BUGE>", "[", "(", "set", "GPR", ":", "$", "Rd", ",", "(", "opnode", "GPR", ":", "$", "Rn", ",", "GPR", ":", "$", "Rm", ")", ")", "]", ">", "{", "let", "isCommutable", "=", "Commutable", ";", "}", "<BUGS>", "def", "Srs", ":", "ARMPseudoInst", "(", "outs", "GPR", ":", "$", "Rd", ")", ",", "(", "ins", "GPR", ":", "$", "Rn", ",", "so_reg", ":", "$", "shift", ")", ",", "Size4Bytes", ",", "IIC_iALUsr", ",", "<BUGE>", "[", "(", "set", "GPR", ":", "$", "Rd", ",", "(", "opnode", "GPR", ":", "$", "Rn", ",", "so_reg", ":", "$", "shift", ")", ")", "]", ">", ";", "}", "}" ]

LLVM

R600

CPP

stmt_completion

GPU

8,734

[ "(", ")", "+", "AvailableAlus", "[", "AluTrans", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluDiscarded", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluPredX", "]", ".", "size", "(", ")", ";" ]

[ "unsigned", "R600SchedStrategy", "::", "AvailablesAluCount", "(", ")", "const", "{", "return", "AvailableAlus", "[", "AluAny", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluT_XYZW", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluT_X", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluT_Y", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluT_Z", "]", ".", "size", "(", ")", "+", "AvailableAlus", "[", "AluT_W", "]", ".", "size" ]

GCC

sh

MD

next_suggestion

CPU

8,735

[ "<STR_LIT>" ]

[ "(", "unspec_volatile", ":", "QIHISI", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPECV_CMPXCHG_2", ")", ")", "(", "set", "(", "reg", ":", "SI", "T_REG", ")", "(", "unspec_volatile", ":", "SI", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPECV_CMPXCHG_3", ")", ")", "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "R0_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "R1_REG", ")", ")", "]" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

8,736

[ "(", ")", ";" ]

[ "if", "(", "Regs", "&", "VADDR", ")", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "AMDGPU", "::", "OpName", "::", "vaddr", ")", ")", ";", "MIB", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "AMDGPU", "::", "OpName", "::", "srsrc", ")", ")", ".", "add", "(", "*", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "AMDGPU", "::", "OpName", "::", "soffset", ")", ")", ".", "addImm", "(", "MergedOffset", ")", ".", "addImm", "(", "CI", ".", "GLC0", ")", ".", "addImm", "(", "CI", ".", "SLC0", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "cloneMergedMemRefs", "(", "{", "&", "*", "CI", ".", "I", ",", "&", "*", "CI", ".", "Paired", "}", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "AMDGPU", "::", "OpName", "::", "vdata", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "Paired", ",", "AMDGPU", "::", "OpName", "::", "vdata", ")", ";", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "<NUM_LIT>", ",", "SubRegIdx0", ")", ";", "MachineInstr", "*", "Copy1", "=", "BuildMI", "(", "*", "MBB", ",", "CI", ".", "Paired", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill", ",", "SubRegIdx1", ")", ";", "moveInstsAfter", "(", "Copy1", ",", "CI", ".", "InstsToMove", ")", ";", "MachineBasicBlock", "::", "iterator", "Next", "=", "std", "::", "next", "(", "CI", ".", "I", ")", ";", "CI", ".", "I", "->", "eraseFromParent", "(", ")", ";", "CI", ".", "Paired", "->", "eraseFromParent" ]

LLVM

ARM

TD

program_repair

CPU

8,737

[ "<FIXS>", "bits", "<NUM_LIT>", ">", "func", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "func", "{", "<NUM_LIT>", "}", ";", "<FIXE>", "<FIXS>", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "func", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "func", "{", "<NUM_LIT>", "}", ";", "<FIXE>" ]

[ "<STR_LIT>", ",", "[", "(", "ARMcall", "tglobaladdr", ":", "$", "func", ")", "]", ">", ",", "Requires", "[", "IsThumb", ",", "HasV5T", "]", ">", "{", "<BUGS>", "bits", "<NUM_LIT>", ">", "func", ";", "<BUGE>", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "func", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "<BUGS>", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "<BUGE>", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "func", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "}" ]

LLVM

AMDGPU

TD

stmt_completion

GPU

8,738

[ ",", "<STR_LIT>", ">", ";" ]

[ "def", "DS64Bit4ByteAligned", ":", "ComplexPattern", "<", "i32", ",", "<NUM_LIT>" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

8,739

[ "::", "get", "(", "Ctx", ",", "NoAliasList", ")", ";" ]

[ "}", "else", "if", "(", "GVSize", ">", "<NUM_LIT>", ")", "{", "Alignment", "=", "std", "::", "max", "(", "Alignment", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "GVSize", ">", "<NUM_LIT>", ")", "{", "Alignment", "=", "std", "::", "max", "(", "Alignment", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "}", "GV", "->", "setAlignment", "(", "Alignment", ")", ";", "}", "}", "SmallVector", "<", "OptimizedStructLayoutField", ",", "<NUM_LIT>", ">", "LayoutFields", ";", "LayoutFields", ".", "reserve", "(", "FoundLocalVars", ".", "size", "(", ")", ")", ";", "for", "(", "GlobalVariable", "*", "GV", ":", "FoundLocalVars", ")", "{", "OptimizedStructLayoutField", "F", "(", "GV", ",", "DL", ".", "getTypeAllocSize", "(", "GV", "->", "getValueType", "(", ")", ")", ",", "AMDGPU", "::", "getAlign", "(", "DL", ",", "GV", ")", ")", ";", "LayoutFields", ".", "emplace_back", "(", "F", ")", ";", "}", "performOptimizedStructLayout", "(", "LayoutFields", ")", ";", "std", "::", "vector", "<", "GlobalVariable", "*", ">", "LocalVars", ";", "LocalVars", ".", "reserve", "(", "FoundLocalVars", ".", "size", "(", ")", ")", ";", "{", "uint64_t", "CurrentOffset", "=", "<NUM_LIT>", ";", "for", "(", "size_t", "I", "=", "<NUM_LIT>", ";", "I", "<", "LayoutFields", ".", "size", "(", ")", ";", "I", "++", ")", "{", "GlobalVariable", "*", "FGV", "=", "static_cast", "<", "GlobalVariable", "*", ">", "(", "const_cast", "<", "void", "*", ">", "(", "LayoutFields", "[", "I", "]", ".", "Id", ")", ")", ";", "Align", "DataAlign", "=", "LayoutFields", "[", "I", "]", ".", "Alignment", ";", "uint64_t", "DataAlignV", "=", "DataAlign", ".", "value", "(", ")", ";", "if", "(", "uint64_t", "Rem", "=", "CurrentOffset", "%", "DataAlignV", ")", "{", "uint64_t", "Padding", "=", "DataAlignV", "-", "Rem", ";", "Type", "*", "ATy", "=", "ArrayType", "::", "get", "(", "Type", "::", "getInt8Ty", "(", "Ctx", ")", ",", "Padding", ")", ";", "LocalVars", ".", "push_back", "(", "new", "GlobalVariable", "(", "M", ",", "ATy", ",", "false", ",", "GlobalValue", "::", "InternalLinkage", ",", "UndefValue", "::", "get", "(", "ATy", ")", ",", "<STR_LIT>", "<STR_LIT>", ",", "nullptr", ",", "GlobalValue", "::", "NotThreadLocal", ",", "AMDGPUAS", "::", "LOCAL_ADDRESS", ",", "false", ")", ")", ";", "CurrentOffset", "+=", "Padding", ";", "}", "LocalVars", ".", "push_back", "(", "FGV", ")", ";", "CurrentOffset", "+=", "LayoutFields", "[", "I", "]", ".", "Size", ";", "}", "}", "std", "::", "vector", "<", "Type", "*", ">", "LocalVarTypes", ";", "LocalVarTypes", ".", "reserve", "(", "LocalVars", ".", "size", "(", ")", ")", ";", "std", "::", "transform", "(", "LocalVars", ".", "cbegin", "(", ")", ",", "LocalVars", ".", "cend", "(", ")", ",", "std", "::", "back_inserter", "(", "LocalVarTypes", ")", ",", "[", "]", "(", "const", "GlobalVariable", "*", "V", ")", "->", "Type", "*", "{", "return", "V", "->", "getValueType", "(", ")", ";", "}", ")", ";", "std", "::", "string", "VarName", "(", "F", "?", "(", "Twine", "(", "<STR_LIT>", "llvm.amdgcn.kernel.", "<STR_LIT>", ")", "+", "F", "->", "getName", "(", ")", "+", "<STR_LIT>", ".lds", "<STR_LIT>", ")", ".", "str", "(", ")", ":", "<STR_LIT>", "llvm.amdgcn.module.lds", "<STR_LIT>", ")", ";", "StructType", "*", "LDSTy", "=", "StructType", "::", "create", "(", "Ctx", ",", "LocalVarTypes", ",", "VarName", "+", "<STR_LIT>", ".t", "<STR_LIT>", ")", ";", "Align", "StructAlign", "=", "AMDGPU", "::", "getAlign", "(", "DL", ",", "LocalVars", "[", "<NUM_LIT>", "]", ")", ";", "GlobalVariable", "*", "SGV", "=", "new", "GlobalVariable", "(", "M", ",", "LDSTy", ",", "false", ",", "GlobalValue", "::", "InternalLinkage", ",", "UndefValue", "::", "get", "(", "LDSTy", ")", ",", "VarName", ",", "nullptr", ",", "GlobalValue", "::", "NotThreadLocal", ",", "AMDGPUAS", "::", "LOCAL_ADDRESS", ",", "false", ")", ";", "SGV", "->", "setAlignment", "(", "StructAlign", ")", ";", "if", "(", "!", "F", ")", "{", "appendToCompilerUsed", "(", "M", ",", "{", "static_cast", "<", "GlobalValue", "*", ">", "(", "ConstantExpr", "::", "getPointerBitCastOrAddrSpaceCast", "(", "cast", "<", "Constant", ">", "(", "SGV", ")", ",", "Type", "::", "getInt8PtrTy", "(", "Ctx", ")", ")", ")", "}", ")", ";", "}", "removeFromUsedLists", "(", "M", ",", "LocalVars", ")", ";", "SmallVector", "<", "MDNode", "*", ">", "AliasScopes", ";", "SmallVector", "<", "Metadata", "*", ">", "NoAliasList", ";", "if", "(", "LocalVars", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "{", "MDBuilder", "MDB", "(", "Ctx", ")", ";", "AliasScopes", ".", "reserve", "(", "LocalVars", ".", "size", "(", ")", ")", ";", "MDNode", "*", "Domain", "=", "MDB", ".", "createAnonymousAliasScopeDomain", "(", ")", ";", "for", "(", "size_t", "I", "=", "<NUM_LIT>", ";", "I", "<", "LocalVars", ".", "size", "(", ")", ";", "I", "++", ")", "{", "MDNode", "*", "Scope", "=", "MDB", ".", "createAnonymousAliasScope", "(", "Domain", ")", ";", "AliasScopes", ".", "push_back", "(", "Scope", ")", ";", "}", "NoAliasList", ".", "append", "(", "&", "AliasScopes", "[", "<NUM_LIT>", "]", ",", "AliasScopes", ".", "end", "(", ")", ")", ";", "}", "Type", "*", "I32", "=", "Type", "::", "getInt32Ty", "(", "Ctx", ")", ";", "for", "(", "size_t", "I", "=", "<NUM_LIT>", ";", "I", "<", "LocalVars", ".", "size", "(", ")", ";", "I", "++", ")", "{", "GlobalVariable", "*", "GV", "=", "LocalVars", "[", "I", "]", ";", "Constant", "*", "GEPIdx", "[", "]", "=", "{", "ConstantInt", "::", "get", "(", "I32", ",", "<NUM_LIT>", ")", ",", "ConstantInt", "::", "get", "(", "I32", ",", "I", ")", "}", ";", "Constant", "*", "GEP", "=", "ConstantExpr", "::", "getGetElementPtr", "(", "LDSTy", ",", "SGV", ",", "GEPIdx", ")", ";", "if", "(", "F", ")", "{", "for", "(", "User", "*", "U", ":", "make_early_inc_range", "(", "GV", "->", "users", "(", ")", ")", ")", "{", "if", "(", "ConstantExpr", "*", "C", "=", "dyn_cast", "<", "ConstantExpr", ">", "(", "U", ")", ")", "AMDGPU", "::", "replaceConstantUsesInFunction", "(", "C", ",", "F", ")", ";", "}", "GV", "->", "removeDeadConstantUsers", "(", ")", ";", "GV", "->", "replaceUsesWithIf", "(", "GEP", ",", "[", "F", "]", "(", "Use", "&", "U", ")", "{", "Instruction", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "return", "I", "&&", "I", "->", "getFunction", "(", ")", "==", "F", ";", "}", ")", ";", "}", "else", "{", "GV", "->", "replaceAllUsesWith", "(", "GEP", ")", ";", "}", "if", "(", "GV", "->", "use_empty", "(", ")", ")", "{", "UsedList", ".", "erase", "(", "GV", ")", ";", "GV", "->", "eraseFromParent", "(", ")", ";", "}", "uint64_t", "Off", "=", "DL", ".", "getStructLayout", "(", "LDSTy", ")", "->", "getElementOffset", "(", "I", ")", ";", "Align", "A", "=", "commonAlignment", "(", "StructAlign", ",", "Off", ")", ";", "if", "(", "I", ")", "NoAliasList", "[", "I", "-", "<NUM_LIT>", "]", "=", "AliasScopes", "[", "I", "-", "<NUM_LIT>", "]", ";", "MDNode", "*", "NoAlias", "=", "NoAliasList", ".", "empty", "(", ")", "?", "nullptr", ":", "MDNode" ]

LLVM

AArch64

TD

next_suggestion

CPU

8,740

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";" ]

[ "class", "CRmSystemI", "<", "Operand", "crmtype", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "SimpleSystemI", "<", "<NUM_LIT>", ",", "(", "ins", "crmtype", ":", "$", "CRm", ")", ",", "asm", ",", "<STR_LIT>", ",", "pattern", ">", ",", "Sched", "<", "[", "WriteBarrier", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "CRm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "CRm", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

8,741

[ "}" ]

[ "class", "TMSystemI", "<", "bits", "<", "<NUM_LIT>", ">", "CRm", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ">", ":", "TMBaseSystemI", "<", "<NUM_LIT>", ",", "CRm", ",", "<NUM_LIT>", ",", "(", "outs", "GPR64", ":", "$", "Rt", ")", ",", "(", "ins", ")", ",", "asm", ",", "<STR_LIT>", ",", "pattern", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

8,742

[ "<STR_LIT>", ")" ]

[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>" ]

LLVM

AArch64

CPP

next_suggestion

CPU

8,743

[ "}" ]

[ "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", "::", "AND", ":", "return", "PerformANDCombine", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "ATOMIC_FENCE", ":", "return", "PerformATOMIC_FENCECombine", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "ATOMIC_STORE", ":", "return", "PerformATOMIC_STORECombine", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "OR", ":", "return", "PerformORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SRA", ":", "return", "PerformSRACombine", "(", "N", ",", "DCI", ")", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

8,744

[ "<NUM_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<NUM_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,745

[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

8,746

[ "OpVT", ",", "LHS", ",", "Amt", ")", ";" ]

[ "PackMask", ".", "push_back", "(", "I", "+", "Offset", ")", ";", "PackMask", ".", "push_back", "(", "I", "+", "Offset", "+", "<NUM_LIT>", ")", ";", "PackMask", ".", "push_back", "(", "I", "+", "Offset", "+", "NumElts", ")", ";", "PackMask", ".", "push_back", "(", "I", "+", "Offset", "+", "NumElts", "+", "<NUM_LIT>", ")", ";", "}", "return", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "dl", ",", "DAG", ".", "getBitcast", "(", "VT", ",", "LHS", ")", ",", "DAG", ".", "getBitcast", "(", "VT", ",", "RHS", ")", ",", "PackMask", ")", ";", "}", "if", "(", "!", "PackHiHalf", ")", "{", "if", "(", "UsePackUS", "&&", "DAG", ".", "computeKnownBits", "(", "LHS", ")", ".", "countMaxActiveBits", "(", ")", "<=", "EltSizeInBits", "&&", "DAG", ".", "computeKnownBits", "(", "RHS", ")", ".", "countMaxActiveBits", "(", ")", "<=", "EltSizeInBits", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "LHS", ",", "RHS", ")", ";", "if", "(", "DAG", ".", "ComputeMaxSignificantBits", "(", "LHS", ")", "<=", "EltSizeInBits", "&&", "DAG", ".", "ComputeMaxSignificantBits", "(", "RHS", ")", "<=", "EltSizeInBits", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "LHS", ",", "RHS", ")", ";", "}", "SDValue", "Amt", "=", "DAG", ".", "getTargetConstant", "(", "EltSizeInBits", ",", "dl", ",", "MVT", "::", "i8", ")", ";", "if", "(", "UsePackUS", ")", "{", "if", "(", "PackHiHalf", ")", "{", "LHS", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", "," ]

LLVM

ARM

CPP

next_suggestion

CPU

8,747

[ "}" ]

[ "PrefAlign", "=", "(", "Subtarget", "->", "hasV6Ops", "(", ")", "&&", "!", "Subtarget", "->", "isMClass", "(", ")", "?", "Align", "(", "<NUM_LIT>", ")", ":", "Align", "(", "<NUM_LIT>", ")", ")", ";", "return", "true", ";" ]

LLVM

R600

CPP

stmt_completion

GPU

8,748

[ "(", ")", ">", "<NUM_LIT>", ")", "{" ]

[ "MachineBasicBlock", "*", "FalseMBB", "=", "getFalseBranch", "(", "MBB", ",", "BranchMI", ")", ";", "NumMatch", "+=", "serialPatternMatch", "(", "FalseMBB", ")", ";", "NumMatch", "+=", "ifPatternMatch", "(", "FalseMBB", ")", ";", "MachineBasicBlock", "*", "LandBlk", ";", "int", "Cloned", "=", "<NUM_LIT>", ";", "assert", "(", "!", "TrueMBB", "->", "succ_empty", "(", ")", "||", "!", "FalseMBB", "->", "succ_empty", "(", ")", ")", ";", "if", "(", "TrueMBB", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", "&&", "FalseMBB", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", "&&", "*", "TrueMBB", "->", "succ_begin", "(", ")", "==", "*", "FalseMBB", "->", "succ_begin", "(", ")", ")", "{", "LandBlk", "=", "*", "TrueMBB", "->", "succ_begin", "(", ")", ";", "}", "else", "if", "(", "TrueMBB", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", "&&", "*", "TrueMBB", "->", "succ_begin", "(", ")", "==", "FalseMBB", ")", "{", "LandBlk", "=", "FalseMBB", ";", "FalseMBB", "=", "NULL", ";", "}", "else", "if", "(", "FalseMBB", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", "&&", "*", "FalseMBB", "->", "succ_begin", "(", ")", "==", "TrueMBB", ")", "{", "std", "::", "swap", "(", "TrueMBB", ",", "FalseMBB", ")", ";", "reversePredicateSetter", "(", "MBB", "->", "end", "(", ")", ")", ";", "LandBlk", "=", "FalseMBB", ";", "FalseMBB", "=", "NULL", ";", "}", "else", "if", "(", "FalseMBB", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", "&&", "isSameloopDetachedContbreak", "(", "TrueMBB", ",", "FalseMBB", ")", ")", "{", "LandBlk", "=", "*", "FalseMBB", "->", "succ_begin", "(", ")", ";", "}", "else", "if", "(", "TrueMBB", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", "&&", "isSameloopDetachedContbreak", "(", "FalseMBB", ",", "TrueMBB", ")", ")", "{", "LandBlk", "=", "*", "TrueMBB", "->", "succ_begin", "(", ")", ";", "}", "else", "{", "return", "NumMatch", "+", "handleJumpintoIf", "(", "MBB", ",", "TrueMBB", ",", "FalseMBB", ")", ";", "}", "if", "(", "LandBlk", "&&", "(", "(", "TrueMBB", "&&", "TrueMBB", "->", "pred_size", "(", ")", ">", "<NUM_LIT>", ")", "||", "(", "FalseMBB", "&&", "FalseMBB", "->", "pred_size", "(", ")", ">", "<NUM_LIT>", ")", ")", ")", "{", "Cloned", "+=", "improveSimpleJumpintoIf", "(", "MBB", ",", "TrueMBB", ",", "FalseMBB", ",", "&", "LandBlk", ")", ";", "}", "if", "(", "TrueMBB", "&&", "TrueMBB", "->", "pred_size", "(", ")", ">", "<NUM_LIT>", ")", "{", "TrueMBB", "=", "cloneBlockForPredecessor", "(", "TrueMBB", ",", "MBB", ")", ";", "++", "Cloned", ";", "}", "if", "(", "FalseMBB", "&&", "FalseMBB", "->", "pred_size" ]

LLVM

X86

TD

program_repair

CPU

8,749

[ "<FIXS>", "OpSize16", ";", "<FIXE>", "<FIXS>", "OpSize32", ";", "<FIXE>" ]

[ "def", "NOT16m", ":", "I", "<NUM_LIT>", ",", "MRM2m", ",", "(", "outs", ")", ",", "(", "ins", "i16mem", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "[", "(", "store", "(", "not", "(", "loadi16", "addr", ":", "$", "dst", ")", ")", ",", "addr", ":", "$", "dst", ")", "]", ",", "IIC_UNARY_MEM", ">", ",", "<BUGS>", "OpSize", ";", "<BUGE>", "def", "NOT32m", ":", "I", "<NUM_LIT>", ",", "MRM2m", ",", "(", "outs", ")", ",", "(", "ins", "i32mem", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "[", "(", "store", "(", "not", "(", "loadi32", "addr", ":", "$", "dst", ")", ")", ",", "addr", ":", "$", "dst", ")", "]", ",", "IIC_UNARY_MEM", ">", ",", "<BUGS>", "OpSize16", ";", "<BUGE>", "def", "NOT64m", ":", "RI", "<NUM_LIT>", ",", "MRM2m", ",", "(", "outs", ")", ",", "(", "ins", "i64mem", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "[", "(", "store", "(", "not", "(", "loadi64", "addr", ":", "$", "dst", ")", ")", ",", "addr", ":", "$", "dst", ")", "]", ",", "IIC_UNARY_MEM", ">", ";", "}" ]

GCC

m68k

CPP

code_generation

MPU

8,750

[ "static", "rtx", "m68k_get_gp", "(", "void", ")", "{", "if", "(", "pic_offset_table_rtx", "==", "NULL_RTX", ")", "pic_offset_table_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "PIC_REG", ")", ";", "crtl", "->", "uses_pic_offset_table", "=", "<NUM_LIT>", ";", "return", "pic_offset_table_rtx", ";", "}" ]

[ "Return", "GOT", "pointer", "." ]

GCC

aarch64

CPP

stmt_completion

CPU

8,751

[ "a", ")", "{" ]

[ "vrndh_f16", "(", "float16_t", "_", "_" ]

LLVM

AMDGPU

CPP

program_repair

GPU

8,752

[ "<FIXS>", "NewMFMAOpc", "=", "AMDGPU", "::", "getMFMAEarlyClobberOp", "(", "Opc", ")", ";", "if", "(", "NewMFMAOpc", "==", "-", "<NUM_LIT>", ")", "return", "nullptr", ";", "break", ";", "<FIXE>" ]

[ "Opc", "==", "AMDGPU", "::", "V_FMAC_F16_e32", "||", "Opc", "==", "AMDGPU", "::", "V_FMAC_F16_e64", "||", "Opc", "==", "AMDGPU", "::", "V_FMAC_F64_e32", "||", "Opc", "==", "AMDGPU", "::", "V_FMAC_F64_e64", ";", "bool", "IsF64", "=", "Opc", "==", "AMDGPU", "::", "V_FMAC_F64_e32", "||", "Opc", "==", "AMDGPU", "::", "V_FMAC_F64_e64", ";", "switch", "(", "Opc", ")", "{", "default", ":", "<BUGS>", "return", "nullptr", ";", "<BUGE>", "case", "AMDGPU", "::", "V_MAC_F16_e64", ":", "case", "AMDGPU", "::", "V_FMAC_F16_e64", ":", "IsF16", "=", "true", ";" ]

LLVM

XCore

CPP

next_suggestion

MPU

8,753

[ "}" ]

[ "void", "XCoreDAGToDAGISel", "::", "InstructionSelect", "(", ")", "{", "DEBUG", "(", "BB", "->", "dump", "(", ")", ")", ";", "SelectRoot", "(", "*", "CurDAG", ")", ";", "CurDAG", "->", "RemoveDeadNodes", "(", ")", ";" ]

GCC

bpf

CPP

next_suggestion

Virtual ISA

8,754

[ "unregister_callback", "(", "<STR_LIT>", "bpf_collect_enum_info", "<STR_LIT>", ",", "PLUGIN_FINISH_TYPE", ")", ";" ]

[ "static", "void", "remove_parser_plugin", "(", ")", "{", "if", "(", "flag_plugin_added", "==", "true", "&&", "plugin_state", "!=", "BPF_PLUGIN_REMOVED", ")", "{" ]

GCC

rs6000

CPP

program_repair

CPU

8,755

[ "<FIXS>", "return", "(", "TARGET_AVOID_XFORM", "&&", "VECTOR_MEM_NONE_P", "(", "mode", ")", ")", ";", "<FIXE>" ]

[ "{", "<BUGS>", "return", "TARGET_AVOID_XFORM", "&&", "!", "ALTIVEC_VECTOR_MODE", "(", "mode", ")", ";", "<BUGE>", "}", "inline", "bool" ]

GCC

aarch64

MD

stmt_completion

CPU

8,756

[ ")", ")" ]

[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]

LLVM

XCore

CPP

code_generation

MPU

8,757

[ "void", "XCoreFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRegs", ",", "RS", ")", ";", "XCoreFunctionInfo", "*", "XFI", "=", "MF", ".", "getInfo", "<", "XCoreFunctionInfo", ">", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "bool", "LRUsed", "=", "MRI", ".", "isPhysRegModified", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "!", "LRUsed", "&&", "!", "MF", ".", "getFunction", "(", ")", ".", "isVarArg", "(", ")", "&&", "MF", ".", "getFrameInfo", "(", ")", ".", "estimateStackSize", "(", "MF", ")", ")", "LRUsed", "=", "true", ";", "if", "(", "MF", ".", "callsUnwindInit", "(", ")", "||", "MF", ".", "callsEHReturn", "(", ")", ")", "{", "XFI", "->", "createEHSpillSlot", "(", "MF", ")", ";", "LRUsed", "=", "true", ";", "}", "if", "(", "LRUsed", ")", "{", "SavedRegs", ".", "reset", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "XFI", "->", "createLRSpillSlot", "(", "MF", ")", ";", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "XFI", "->", "createFPSpillSlot", "(", "MF", ")", ";", "}" ]

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

LLVM

WebAssembly

CPP

code_generation

Virtual ISA

8,758

[ "static", "void", "Query", "(", "const", "MachineInstr", "&", "MI", ",", "AliasAnalysis", "&", "AA", ",", "bool", "&", "Read", ",", "bool", "&", "Write", ",", "bool", "&", "Effects", ",", "bool", "&", "StackPointer", ")", "{", "assert", "(", "!", "MI", ".", "isPosition", "(", ")", ")", ";", "assert", "(", "!", "MI", ".", "isTerminator", "(", ")", ")", ";", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")", "return", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", "&&", "!", "MI", ".", "isInvariantLoad", "(", "&", "AA", ")", ")", "Read", "=", "true", ";", "if", "(", "MI", ".", "mayStore", "(", ")", ")", "{", "Write", "=", "true", ";", "for", "(", "auto", "MMO", ":", "MI", ".", "memoperands", "(", ")", ")", "{", "const", "MachinePointerInfo", "&", "MPI", "=", "MMO", "->", "getPointerInfo", "(", ")", ";", "if", "(", "MPI", ".", "V", ".", "is", "<", "const", "PseudoSourceValue", "*", ">", "(", ")", ")", "{", "auto", "PSV", "=", "MPI", ".", "V", ".", "get", "<", "const", "PseudoSourceValue", "*", ">", "(", ")", ";", "if", "(", "const", "ExternalSymbolPseudoSourceValue", "*", "EPSV", "=", "dyn_cast", "<", "ExternalSymbolPseudoSourceValue", ">", "(", "PSV", ")", ")", "if", "(", "StringRef", "(", "EPSV", "->", "getSymbol", "(", ")", ")", "==", "<STR_LIT>", "__stack_pointer", "<STR_LIT>", ")", "StackPointer", "=", "true", ";", "}", "}", "}", "else", "if", "(", "MI", ".", "hasOrderedMemoryRef", "(", ")", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "WebAssembly", "::", "DIV_S_I32", ":", "case", "WebAssembly", "::", "DIV_S_I64", ":", "case", "WebAssembly", "::", "REM_S_I32", ":", "case", "WebAssembly", "::", "REM_S_I64", ":", "case", "WebAssembly", "::", "DIV_U_I32", ":", "case", "WebAssembly", "::", "DIV_U_I64", ":", "case", "WebAssembly", "::", "REM_U_I32", ":", "case", "WebAssembly", "::", "REM_U_I64", ":", "case", "WebAssembly", "::", "I32_TRUNC_S_F32", ":", "case", "WebAssembly", "::", "I64_TRUNC_S_F32", ":", "case", "WebAssembly", "::", "I32_TRUNC_S_F64", ":", "case", "WebAssembly", "::", "I64_TRUNC_S_F64", ":", "case", "WebAssembly", "::", "I32_TRUNC_U_F32", ":", "case", "WebAssembly", "::", "I64_TRUNC_U_F32", ":", "case", "WebAssembly", "::", "I32_TRUNC_U_F64", ":", "case", "WebAssembly", "::", "I64_TRUNC_U_F64", ":", "break", ";", "default", ":", "if", "(", "!", "MI", ".", "isCall", "(", ")", ")", "{", "Write", "=", "true", ";", "Effects", "=", "true", ";", "}", "break", ";", "}", "}", "if", "(", "MI", ".", "hasUnmodeledSideEffects", "(", ")", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "WebAssembly", "::", "DIV_S_I32", ":", "case", "WebAssembly", "::", "DIV_S_I64", ":", "case", "WebAssembly", "::", "REM_S_I32", ":", "case", "WebAssembly", "::", "REM_S_I64", ":", "case", "WebAssembly", "::", "DIV_U_I32", ":", "case", "WebAssembly", "::", "DIV_U_I64", ":", "case", "WebAssembly", "::", "REM_U_I32", ":", "case", "WebAssembly", "::", "REM_U_I64", ":", "case", "WebAssembly", "::", "I32_TRUNC_S_F32", ":", "case", "WebAssembly", "::", "I64_TRUNC_S_F32", ":", "case", "WebAssembly", "::", "I32_TRUNC_S_F64", ":", "case", "WebAssembly", "::", "I64_TRUNC_S_F64", ":", "case", "WebAssembly", "::", "I32_TRUNC_U_F32", ":", "case", "WebAssembly", "::", "I64_TRUNC_U_F32", ":", "case", "WebAssembly", "::", "I32_TRUNC_U_F64", ":", "case", "WebAssembly", "::", "I64_TRUNC_U_F64", ":", "break", ";", "default", ":", "Effects", "=", "true", ";", "break", ";", "}", "}", "if", "(", "MI", ".", "isCall", "(", ")", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "WebAssembly", "::", "CALL_VOID", ":", "case", "WebAssembly", "::", "CALL_INDIRECT_VOID", ":", "QueryCallee", "(", "MI", ",", "<NUM_LIT>", ",", "Read", ",", "Write", ",", "Effects", ",", "StackPointer", ")", ";", "break", ";", "case", "WebAssembly", "::", "CALL_I32", ":", "case", "WebAssembly", "::", "CALL_I64", ":", "case", "WebAssembly", "::", "CALL_F32", ":", "case", "WebAssembly", "::", "CALL_F64", ":", "case", "WebAssembly", "::", "CALL_INDIRECT_I32", ":", "case", "WebAssembly", "::", "CALL_INDIRECT_I64", ":", "case", "WebAssembly", "::", "CALL_INDIRECT_F32", ":", "case", "WebAssembly", "::", "CALL_INDIRECT_F64", ":", "QueryCallee", "(", "MI", ",", "<NUM_LIT>", ",", "Read", ",", "Write", ",", "Effects", ",", "StackPointer", ")", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unexpected call opcode", "<STR_LIT>", ")", ";", "}", "}", "}" ]

[ "Query", "Liveness", "at", "Idx", "." ]

LLVM

Hexagon

TD

stmt_completion

DSP

8,759

[ ";" ]

[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}" ]

LLVM

AArch64

TD

next_suggestion

CPU

8,760

[ "}" ]

[ "def", "_8H", ":", "N2VShift", "<", "<NUM_LIT>", ",", "u", ",", "opcode", ",", "asmop", ",", "<STR_LIT>", ",", "VPR128", ",", "v8i16", ",", "shl_imm16", ",", "shl", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

8,761

[ "SWPX", ")", ">", ";" ]

[ "def", ":", "InstRW", "<", "[", "A64FXWrite_SWP", ",", "WriteAtomic", "]", ",", "(", "instrs", "SWPB", ",", "SWPH", ",", "SWPW", "," ]

GCC

or1k

MD

next_suggestion

CPU

8,762

[ "}", ")" ]

[ "{", "or1k_expand_atomic_op_qihi", "(", "<", "CODE", ">", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "NULL", ")", "DONE" ]

GCC

arm

CPP

next_suggestion

CPU

8,763

[ "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld3_dupv2si", "(", "(", "const", "_", "_", "builtin_neon_si", "*", ")", "_", "_", "a", ")", ";" ]

[ "vld3_dup_u32", "(", "const", "uint32_t", "*", "_", "_", "a", ")", "{", "union", "{", "uint32x2x3_t", "_", "_", "i", ";", "_", "_", "builtin_neon_ei", "_", "_", "o", ";", "}", "_", "_", "rv", ";" ]

LLVM

R600

CPP

next_suggestion

GPU

8,764

[ "return", "CreateLiveInRegister", "(", "DAG", ",", "&", "AMDGPU", "::", "SReg_32RegClass", ",", "TRI", "->", "getPreloadedValue", "(", "MF", ",", "SIRegisterInfo", "::", "TGID_X", ")", ",", "VT", ")", ";" ]

[ "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "::", "GLOBAL_SIZE_X", ",", "false", ")", ";", "case", "Intrinsic", "::", "r600_read_global_size_y", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "::", "GLOBAL_SIZE_Y", ",", "false", ")", ";", "case", "Intrinsic", "::", "r600_read_global_size_z", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "::", "GLOBAL_SIZE_Z", ",", "false", ")", ";", "case", "Intrinsic", "::", "r600_read_local_size_x", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "::", "LOCAL_SIZE_X", ",", "false", ")", ";", "case", "Intrinsic", "::", "r600_read_local_size_y", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "::", "LOCAL_SIZE_Y", ",", "false", ")", ";", "case", "Intrinsic", "::", "r600_read_local_size_z", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", "::", "LOCAL_SIZE_Z", ",", "false", ")", ";", "case", "Intrinsic", "::", "AMDGPU_read_workdim", ":", "return", "LowerParameter", "(", "DAG", ",", "VT", ",", "VT", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", "->", "ABIArgOffset", ",", "false", ")", ";", "case", "Intrinsic", "::", "r600_read_tgid_x", ":" ]

LLVM

AArch64

CPP

stmt_completion

CPU

8,765

[ ",", "<NUM_LIT>", ")", ";" ]

[ "case", "Intrinsic", "::", "aarch64_sve_dup", ":", "return", "instCombineSVEDup", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_cmpne", ":", "case", "Intrinsic", "::", "aarch64_sve_cmpne_wide", ":", "return", "instCombineSVECmpNE", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_rdffr", ":", "return", "instCombineRDFFR", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_lasta", ":", "case", "Intrinsic", "::", "aarch64_sve_lastb", ":", "return", "instCombineSVELast", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_cntd", ":", "return", "instCombineSVECntElts", "(", "IC", ",", "II", ",", "<NUM_LIT>", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_cntw", ":", "return", "instCombineSVECntElts", "(", "IC", ",", "II" ]

GCC

arm

MD

next_suggestion

CPU

8,766

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

[ "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

ft32

MD

next_suggestion

MPU

8,767

[ "(", "and", "(", "match_code", "<STR_LIT>", ")" ]

[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>" ]

GCC

arm

CPP

stmt_completion

CPU

8,768

[ "offset", ",", "_", "_", "p", ")", ";" ]

[ "return", "_", "_", "arm_vldrdq_gather_offset_z_u64", "(", "_", "_", "base", ",", "_", "_" ]

GCC

i386

MD

program_repair

CPU

8,769

[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_duplicate", ":", "V2DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_concat", ":", "V2DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>", "<FIXS>", "ix86_expand_vector_set", "(", "false", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<FIXE>" ]

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_duplicate", ":", "V2DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_expand", "<STR_LIT>", "[", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "{", "<BUGS>", "switch", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "case", "<NUM_LIT>", ":", "emit_insn", "(", "gen_sse2_loadlpd", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "breakcase", "<NUM_LIT>", ":", "emit_insn", "(", "gen_sse2_loadhpd", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "breakdefault", ":", "abort", "(", ")", "}", "<BUGE>", "DONE", "}", ")" ]

GCC

aarch64

CPP

code_generation

CPU

8,770

[ "void", "aarch64_init_fcmla_laneq_builtins", "(", "void", ")", "{", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "aarch64_fcmla_lane_builtin_data", ")", ";", "++", "i", ")", "{", "aarch64_fcmla_laneq_builtin_datum", "*", "d", "=", "&", "aarch64_fcmla_lane_builtin_data", "[", "i", "]", ";", "tree", "argtype", "=", "aarch64_lookup_simd_builtin_type", "(", "d", "->", "mode", ",", "qualifier_none", ")", ";", "machine_mode", "quadmode", "=", "GET_MODE_2XWIDER_MODE", "(", "d", "->", "mode", ")", ".", "require", "(", ")", ";", "tree", "quadtype", "=", "aarch64_lookup_simd_builtin_type", "(", "quadmode", ",", "qualifier_none", ")", ";", "tree", "lanetype", "=", "aarch64_simd_builtin_std_type", "(", "SImode", ",", "qualifier_lane_pair_index", ")", ";", "tree", "ftype", "=", "build_function_type_list", "(", "argtype", ",", "argtype", ",", "argtype", ",", "quadtype", ",", "lanetype", ",", "NULL_TREE", ")", ";", "tree", "attrs", "=", "aarch64_get_attributes", "(", "FLAG_FP", ",", "d", "->", "mode", ")", ";", "tree", "fndecl", "=", "aarch64_general_add_builtin", "(", "d", "->", "name", ",", "ftype", ",", "d", "->", "fcode", ",", "attrs", ")", ";", "aarch64_builtin_decls", "[", "d", "->", "fcode", "]", "=", "fndecl", ";", "}", "}" ]

[ "Due", "to", "the", "architecture", "not", "providing", "lane", "variant", "of", "the", "lane", "instructions", "for", "fcmla", "we", "ca", "n't", "use", "the", "standard", "simd", "builtin", "expansion", "code", ",", "but", "we", "still", "want", "the", "majority", "of", "the", "validation", "that", "would", "normally", "be", "done", "." ]

LLVM

AArch64

CPP

next_suggestion

CPU

8,771

[ "SDValue", "SubReg", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ";" ]

[ "bool", "AArch64DAGToDAGISel", "::", "tryBitfieldExtractOp", "(", "SDNode", "*", "N", ")", "{", "unsigned", "Opc", ",", "Immr", ",", "Imms", ";", "SDValue", "Opd0", ";", "if", "(", "!", "isBitfieldExtractOp", "(", "CurDAG", ",", "N", ",", "Opc", ",", "Opd0", ",", "Immr", ",", "Imms", ")", ")", "return", "false", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "VT", "==", "MVT", "::", "i32", ")", "{", "SDValue", "Ops64", "[", "]", "=", "{", "Opd0", ",", "CurDAG", "->", "getTargetConstant", "(", "Immr", ",", "dl", ",", "MVT", "::", "i64", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "Imms", ",", "dl", ",", "MVT", "::", "i64", ")", "}", ";", "SDNode", "*", "BFM", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "MVT", "::", "i64", ",", "Ops64", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

8,772

[ "default", ":" ]

[ "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "!=", "Flags", ".", "getResNo", "(", ")", ")", "continue", ";", "if", "(", "UI", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "CopyToReg", "||", "cast", "<", "RegisterSDNode", ">", "(", "UI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getReg", "(", ")", "!=", "X86", "::", "EFLAGS", ")", "return", "false", ";", "for", "(", "SDNode", "::", "use_iterator", "FlagUI", "=", "UI", "->", "use_begin", "(", ")", ",", "FlagUE", "=", "UI", "->", "use_end", "(", ")", ";", "FlagUI", "!=", "FlagUE", ";", "++", "FlagUI", ")", "{", "if", "(", "FlagUI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "if", "(", "!", "FlagUI", "->", "isMachineOpcode", "(", ")", ")", "return", "false", ";", "X86", "::", "CondCode", "CC", "=", "getCondFromOpc", "(", "FlagUI", "->", "getMachineOpcode", "(", ")", ")", ";", "switch", "(", "CC", ")", "{", "case", "X86", "::", "COND_E", ":", "case", "X86", "::", "COND_NE", ":", "continue", ";" ]

GCC

v850

CPP

next_suggestion

MPU

8,773

[ "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "{" ]

[ "int", "i", ";", "int", "use_ep", "=", "FALSE", ";", "rtx", "r1", "=", "NULL_RTX", ";", "rtx", "ep", "=", "NULL_RTX", ";", "rtx_insn", "*", "insn", ";", "rtx", "pattern", ";", "if", "(", "!", "TARGET_EP", ")", "return", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "{", "regs", "[", "i", "]", ".", "uses", "=", "<NUM_LIT>", ";", "regs", "[", "i", "]", ".", "first_insn", "=", "NULL", ";", "regs", "[", "i", "]", ".", "last_insn", "=", "NULL", ";", "}", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", "!=", "NULL_RTX", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "switch", "(", "GET_CODE", "(", "insn", ")", ")", "{", "default", ":", "if", "(", "!", "use_ep", ")", "{", "int", "max_uses", "=", "-", "<NUM_LIT>", ";", "int", "max_regno", "=", "-", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "{", "if", "(", "max_uses", "<", "regs", "[", "i", "]", ".", "uses", ")", "{", "max_uses", "=", "regs", "[", "i", "]", ".", "uses", ";", "max_regno", "=", "i", ";", "}", "}", "if", "(", "max_uses", ">", "<NUM_LIT>", ")", "substitute_ep_register", "(", "regs", "[", "max_regno", "]", ".", "first_insn", ",", "regs", "[", "max_regno", "]", ".", "last_insn", ",", "max_uses", ",", "max_regno", ",", "&", "r1", ",", "&", "ep", ")", ";", "}", "use_ep", "=", "FALSE", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "{", "regs", "[", "i", "]", ".", "uses", "=", "<NUM_LIT>", ";", "regs", "[", "i", "]", ".", "first_insn", "=", "NULL", ";", "regs", "[", "i", "]", ".", "last_insn", "=", "NULL", ";", "}", "break", ";", "case", "NOTE", ":", "break", ";", "case", "INSN", ":", "pattern", "=", "single_set", "(", "insn", ")", ";", "if", "(", "pattern", ")", "{", "rtx", "src", "=", "SET_SRC", "(", "pattern", ")", ";", "rtx", "dest", "=", "SET_DEST", "(", "pattern", ")", ";", "rtx", "mem", ";", "int", "unsignedp", "=", "FALSE", ";", "if", "(", "GET_CODE", "(", "dest", ")", "==", "SUBREG", "&&", "(", "GET_CODE", "(", "SUBREG_REG", "(", "dest", ")", ")", "==", "MEM", "||", "GET_CODE", "(", "SUBREG_REG", "(", "dest", ")", ")", "==", "REG", ")", ")", "alter_subreg", "(", "&", "dest", ",", "false", ")", ";", "if", "(", "GET_CODE", "(", "src", ")", "==", "SUBREG", "&&", "(", "GET_CODE", "(", "SUBREG_REG", "(", "src", ")", ")", "==", "MEM", "||", "GET_CODE", "(", "SUBREG_REG", "(", "src", ")", ")", "==", "REG", ")", ")", "alter_subreg", "(", "&", "src", ",", "false", ")", ";", "if", "(", "GET_CODE", "(", "dest", ")", "==", "MEM", "&&", "GET_CODE", "(", "src", ")", "==", "MEM", ")", "mem", "=", "NULL_RTX", ";", "else", "if", "(", "GET_CODE", "(", "dest", ")", "==", "MEM", ")", "mem", "=", "dest", ";", "else", "if", "(", "GET_CODE", "(", "src", ")", "==", "MEM", ")", "mem", "=", "src", ";", "else", "if", "(", "GET_CODE", "(", "src", ")", "==", "SIGN_EXTEND", "&&", "GET_CODE", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "==", "MEM", ")", "mem", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "GET_CODE", "(", "src", ")", "==", "ZERO_EXTEND", "&&", "GET_CODE", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", "==", "MEM", ")", "{", "mem", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "unsignedp", "=", "TRUE", ";", "}", "else", "mem", "=", "NULL_RTX", ";", "if", "(", "mem", "&&", "ep_memory_operand", "(", "mem", ",", "GET_MODE", "(", "mem", ")", ",", "unsignedp", ")", ")", "use_ep", "=", "TRUE", ";", "else", "if", "(", "!", "use_ep", "&&", "mem", "&&", "GET_MODE_SIZE", "(", "GET_MODE", "(", "mem", ")", ")", "<=", "UNITS_PER_WORD", ")", "{", "rtx", "addr", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "int", "regno", "=", "-", "<NUM_LIT>", ";", "int", "short_p", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "REG", ")", "{", "short_p", "=", "TRUE", ";", "regno", "=", "REGNO", "(", "addr", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "(", "(", "INTVAL", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", "<", "ep_memory_offset", "(", "GET_MODE", "(", "mem", ")", ",", "unsignedp", ")", ")", "&&", "(", "(", "INTVAL", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", ">=", "<NUM_LIT>", ")", ")", "{", "short_p", "=", "TRUE", ";", "regno", "=", "REGNO", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ";", "}", "else", "short_p", "=", "FALSE", ";", "if", "(", "short_p", ")", "{", "regs", "[", "regno", "]", ".", "uses", "++", ";", "regs", "[", "regno", "]", ".", "last_insn", "=", "insn", ";", "if", "(", "!", "regs", "[", "regno", "]", ".", "first_insn", ")", "regs", "[", "regno", "]", ".", "first_insn", "=", "insn", ";", "}", "}", "if", "(", "GET_CODE", "(", "dest", ")", "==", "REG", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "int", "regno", ";", "int", "endregno", ";", "regno", "=", "REGNO", "(", "dest", ")", ";", "endregno", "=", "regno", "+", "HARD_REGNO_NREGS", "(", "regno", ",", "mode", ")", ";", "if", "(", "!", "use_ep", ")", "{", "int", "max_uses", "=", "-", "<NUM_LIT>", ";", "int", "max_regno", "=", "-", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "{", "if", "(", "max_uses", "<", "regs", "[", "i", "]", ".", "uses", ")", "{", "max_uses", "=", "regs", "[", "i", "]", ".", "uses", ";", "max_regno", "=", "i", ";", "}", "}", "if", "(", "max_uses", ">", "<NUM_LIT>", "&&", "max_regno", ">=", "regno", "&&", "max_regno", "<", "endregno", ")", "{", "substitute_ep_register", "(", "regs", "[", "max_regno", "]", ".", "first_insn", ",", "regs", "[", "max_regno", "]", ".", "last_insn", ",", "max_uses", ",", "max_regno", ",", "&", "r1", ",", "&", "ep", ")", ";" ]

LLVM

Videocore

CPP

code_generation

DSP

8,774

[ "SDValue", "VideocoreTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", ",", "DebugLoc", "dl", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_VC4", ")", ";", "SDValue", "Flag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", "Can only return in registers!", "<STR_LIT>", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "i", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "Flag", ")", ";", "else", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ")", ";", "}" ]

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

LLVM

AArch64

TD

stmt_completion

CPU

8,775

[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]

[ "def", ":", "ROSysReg", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]

GCC

arm

MD

next_suggestion

CPU

8,776

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "unspec", ":", "V2SI", "[", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extract", ":", "V4HI", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "zero_extract", ":", "V4HI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "zero_extract", ":", "V4HI", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "zero_extract", ":", "V4HI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "]", "UNSPEC_WQMIAxy", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

8,777

[ "MIB", ";" ]

[ "}", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_SLEEP_VAR", ")", "{", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "Register", "Reg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_32_XM0RegClass", ")", ";", "int", "Src0Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "src0", ")", ";", "MachineOperand", "&", "Src0", "=", "MI", ".", "getOperand", "(", "Src0Idx", ")", ";", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_READFIRSTLANE_B32", ")", ",", "Reg", ")", ".", "add", "(", "Src0", ")", ";", "Src0", ".", "ChangeToRegister", "(", "Reg", ",", "false", ")", ";", "return", "nullptr", ";", "}", "bool", "isSoffsetLegal", "=", "true", ";", "int", "SoffsetIdx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "soffset", ")", ";", "if", "(", "SoffsetIdx", "!=", "-", "<NUM_LIT>", ")", "{", "MachineOperand", "*", "Soffset", "=", "&", "MI", ".", "getOperand", "(", "SoffsetIdx", ")", ";", "if", "(", "Soffset", "->", "isReg", "(", ")", "&&", "Soffset", "->", "getReg", "(", ")", ".", "isVirtual", "(", ")", "&&", "!", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Soffset", "->", "getReg", "(", ")", ")", ")", ")", "{", "isSoffsetLegal", "=", "false", ";", "}", "}", "bool", "isRsrcLegal", "=", "true", ";", "int", "RsrcIdx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "MI", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "srsrc", ")", ";", "if", "(", "RsrcIdx", "!=", "-", "<NUM_LIT>", ")", "{", "MachineOperand", "*", "Rsrc", "=", "&", "MI", ".", "getOperand", "(", "RsrcIdx", ")", ";", "if", "(", "Rsrc", "->", "isReg", "(", ")", "&&", "!", "RI", ".", "isSGPRClass", "(", "MRI", ".", "getRegClass", "(", "Rsrc", "->", "getReg", "(", ")", ")", ")", ")", "{", "isRsrcLegal", "=", "false", ";", "}", "}", "if", "(", "isRsrcLegal", "&&", "isSoffsetLegal", ")", "return", "CreatedBB", ";", "if", "(", "!", "isRsrcLegal", ")", "{", "MachineOperand", "*", "Rsrc", "=", "&", "MI", ".", "getOperand", "(", "RsrcIdx", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineOperand", "*", "VAddr", "=", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "vaddr", ")", ";", "if", "(", "VAddr", "&&", "AMDGPU", "::", "getIfAddr64Inst", "(", "MI", ".", "getOpcode", "(", ")", ")", "!=", "-", "<NUM_LIT>", ")", "{", "Register", "NewVAddrLo", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "Register", "NewVAddrHi", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "Register", "NewVAddr", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VReg_64RegClass", ")", ";", "const", "auto", "*", "BoolXExecRC", "=", "RI", ".", "getRegClass", "(", "AMDGPU", "::", "SReg_1_XEXECRegClassID", ")", ";", "Register", "CondReg0", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "Register", "CondReg1", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "unsigned", "RsrcPtr", ",", "NewSRsrc", ";", "std", "::", "tie", "(", "RsrcPtr", ",", "NewSRsrc", ")", "=", "extractRsrcPtr", "(", "*", "this", ",", "MI", ",", "*", "Rsrc", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_ADD_CO_U32_e64", ")", ",", "NewVAddrLo", ")", ".", "addDef", "(", "CondReg0", ")", ".", "addReg", "(", "RsrcPtr", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub0", ")", ".", "addReg", "(", "VAddr", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub0", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "AMDGPU", "::", "V_ADDC_U32_e64", ")", ",", "NewVAddrHi", ")", ".", "addDef", "(", "CondReg1", ",", "RegState", "::", "Dead", ")", ".", "addReg", "(", "RsrcPtr", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub1", ")", ".", "addReg", "(", "VAddr", "->", "getReg", "(", ")", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub1", ")", ".", "addReg", "(", "CondReg0", ",", "RegState", "::", "Kill", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "AMDGPU", "::", "REG_SEQUENCE", ")", ",", "NewVAddr", ")", ".", "addReg", "(", "NewVAddrLo", ")", ".", "addImm", "(", "AMDGPU", "::", "sub0", ")", ".", "addReg", "(", "NewVAddrHi", ")", ".", "addImm", "(", "AMDGPU", "::", "sub1", ")", ";", "VAddr", "->", "setReg", "(", "NewVAddr", ")", ";", "Rsrc", "->", "setReg", "(", "NewSRsrc", ")", ";", "}", "else", "if", "(", "!", "VAddr", "&&", "ST", ".", "hasAddr64", "(", ")", ")", "{", "assert", "(", "ST", ".", "getGeneration", "(", ")", "<", "AMDGPUSubtarget", "::", "VOLCANIC_ISLANDS", "&&", "<STR_LIT>", "FIXME: Need to emit flat atomics here", "<STR_LIT>", ")", ";", "unsigned", "RsrcPtr", ",", "NewSRsrc", ";", "std", "::", "tie", "(", "RsrcPtr", ",", "NewSRsrc", ")", "=", "extractRsrcPtr", "(", "*", "this", ",", "MI", ",", "*", "Rsrc", ")", ";", "Register", "NewVAddr", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VReg_64RegClass", ")", ";", "MachineOperand", "*", "VData", "=", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "vdata", ")", ";", "MachineOperand", "*", "Offset", "=", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", ";", "MachineOperand", "*", "SOffset", "=", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "soffset", ")", ";", "unsigned", "Addr64Opcode", "=", "AMDGPU", "::", "getAddr64Inst", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "MachineOperand", "*", "VDataIn", "=", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "vdata_in", ")", ";", "MachineInstr", "*", "Addr64", ";", "if", "(", "!", "VDataIn", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "Addr64Opcode", ")", ")", ".", "add", "(", "*", "VData", ")", ".", "addReg", "(", "NewVAddr", ")", ".", "addReg", "(", "NewSRsrc", ")", ".", "add", "(", "*", "SOffset", ")", ".", "add", "(", "*", "Offset", ")", ";", "if", "(", "const", "MachineOperand", "*", "CPol", "=", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "cpol", ")", ")", "{", "MIB", ".", "addImm", "(", "CPol", "->", "getImm", "(", ")", ")", ";", "}", "if", "(", "const", "MachineOperand", "*", "TFE", "=", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "tfe", ")", ")", "{", "MIB", ".", "addImm", "(", "TFE", "->", "getImm", "(", ")", ")", ";", "}", "MIB", ".", "addImm", "(", "getNamedImmOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "swz", ")", ")", ";", "MIB", ".", "cloneMemRefs", "(", "MI", ")", ";", "Addr64", "=" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

8,778

[ "}" ]

[ "if", "(", "ST", "->", "has16BitInsts", "(", ")", "&&", "needsPromotionToI32", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ")", "&&", "DA", "->", "isUniform", "(", "&", "I", ")", ")", "Changed", "|=", "promoteUniformOpToI32", "(", "I", ")", ";", "return", "Changed", ";" ]

LLVM

X86

TD

program_repair

CPU

8,779

[ "<FIXS>", "(", "OpNode", "_", ".", "RC", ":", "$", "src1", ",", "(", "_", ".", "ScalarIntMemFrags", "addr", ":", "$", "src2", ")", ")", ">", ",", "<FIXE>" ]

[ "defm", "rm", ":", "AVX512_maskable_scalar", "opc", ",", "MRMSrcMem", ",", "_", ",", "(", "outs", "_", ".", "RC", ":", "$", "dst", ")", ",", "(", "ins", "_", ".", "RC", ":", "$", "src1", ",", "_", ".", "IntScalarMemOp", ":", "$", "src2", ")", ",", "OpcodeStr", "#", "_", ".", "Suffix", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGS>", "(", "OpNode", "_", ".", "RC", ":", "$", "src1", ",", "_", ".", "ScalarIntMemCPat", ":", "$", "src2", ")", ">", ",", "<BUGE>", "Sched", "[", "sched", ".", "Folded", ",", "sched", ".", "ReadAfterFold", "]", ">", ";", "}", "}" ]

GCC

rs6000

MD

stmt_completion

CPU

8,780

[ "]", ")" ]

[ "UNSPEC_REDUC", "UNSPEC_NEZ_P" ]

LLVM

AArch64

CPP

next_suggestion

CPU

8,781

[ "const", "unsigned", "ResultReg1", "=", "createResultReg", "(", "ResRC", ")", ";" ]

[ "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "RetTy", ",", "VT", ")", ")", "return", "false", ";", "const", "TargetRegisterClass", "*", "ResRC", ";", "unsigned", "Opc", ";", "if", "(", "VT", "==", "MVT", "::", "i32", ")", "{", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "ResRC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "VT", "==", "MVT", "::", "i64", ")", "{", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "ResRC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "{", "return", "false", ";", "}", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "Opc", ")", ";", "const", "unsigned", "AddrReg", "=", "constrainOperandRegClass", "(", "II", ",", "getRegForValue", "(", "I", "->", "getPointerOperand", "(", ")", ")", ",", "II", ".", "getNumDefs", "(", ")", ")", ";", "const", "unsigned", "DesiredReg", "=", "constrainOperandRegClass", "(", "II", ",", "getRegForValue", "(", "I", "->", "getCompareOperand", "(", ")", ")", ",", "II", ".", "getNumDefs", "(", ")", "+", "<NUM_LIT>", ")", ";", "const", "unsigned", "NewReg", "=", "constrainOperandRegClass", "(", "II", ",", "getRegForValue", "(", "I", "->", "getNewValOperand", "(", ")", ")", ",", "II", ".", "getNumDefs", "(", ")", "+", "<NUM_LIT>", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

8,782

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=" ]

LLVM

AArch64

CPP

code_generation

CPU

8,783

[ "SDNode", "*", "AArch64DAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Selecting: ", "<STR_LIT>", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "== ", "<STR_LIT>", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "return", "NULL", ";", "}", "switch", "(", "Node", "->", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "FrameIndex", ":", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Node", ")", "->", "getIndex", "(", ")", ";", "EVT", "PtrTy", "=", "TLI", ".", "getPointerTy", "(", ")", ";", "SDValue", "TFI", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "PtrTy", ")", ";", "return", "CurDAG", "->", "SelectNodeTo", "(", "Node", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "PtrTy", ",", "TFI", ",", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "PtrTy", ")", ")", ";", "}", "case", "ISD", "::", "ConstantPool", ":", "{", "ConstantPoolSDNode", "*", "CN", "=", "cast", "<", "ConstantPoolSDNode", ">", "(", "Node", ")", ";", "const", "Constant", "*", "C", "=", "CN", "->", "getConstVal", "(", ")", ";", "SDValue", "CP", "=", "CurDAG", "->", "getTargetConstantPool", "(", "C", ",", "CN", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "ReplaceUses", "(", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ",", "CP", ")", ";", "return", "NULL", ";", "}", "case", "ISD", "::", "Constant", ":", "{", "SDNode", "*", "ResNode", "=", "<NUM_LIT>", ";", "if", "(", "cast", "<", "ConstantSDNode", ">", "(", "Node", ")", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "{", "EVT", "Ty", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "assert", "(", "(", "Ty", "==", "MVT", "::", "i32", "||", "Ty", "==", "MVT", "::", "i64", ")", "&&", "<STR_LIT>", "unexpected type", "<STR_LIT>", ")", ";", "uint16_t", "Register", "=", "Ty", "==", "MVT", "::", "i32", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "ResNode", "=", "CurDAG", "->", "getCopyFromReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "Node", "->", "getDebugLoc", "(", ")", ",", "Register", ",", "Ty", ")", ".", "getNode", "(", ")", ";", "}", "if", "(", "!", "ResNode", ")", "{", "ResNode", "=", "TrySelectToMoveImm", "(", "Node", ")", ";", "}", "if", "(", "ResNode", ")", "return", "ResNode", ";", "ResNode", "=", "SelectToLitPool", "(", "Node", ")", ";", "assert", "(", "ResNode", "&&", "<STR_LIT>", "We need *some* way to materialise a constant", "<STR_LIT>", ")", ";", "ReplaceUses", "(", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "ResNode", ",", "<NUM_LIT>", ")", ")", ";", "Node", "=", "ResNode", ";", "break", ";", "}", "case", "ISD", "::", "ConstantFP", ":", "{", "if", "(", "A64Imms", "::", "isFPImm", "(", "cast", "<", "ConstantFPSDNode", ">", "(", "Node", ")", "->", "getValueAPF", "(", ")", ")", ")", "{", "break", ";", "}", "SDNode", "*", "ResNode", "=", "LowerToFPLitPool", "(", "Node", ")", ";", "ReplaceUses", "(", "SDValue", "(", "Node", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "ResNode", ",", "<NUM_LIT>", ")", ")", ";", "Node", "=", "ResNode", ";", "break", ";", "}", "default", ":", "break", ";", "}", "SDNode", "*", "ResNode", "=", "SelectCode", "(", "Node", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "=> ", "<STR_LIT>", ";", "if", "(", "ResNode", "==", "NULL", "||", "ResNode", "==", "Node", ")", "Node", "->", "dump", "(", "CurDAG", ")", ";", "else", "ResNode", "->", "dump", "(", "CurDAG", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "return", "ResNode", ";", "}" ]

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,784

[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

xtensa

MD

program_repair

MPU

8,785

[ "<FIXS>", "(", "A11_REG", "\t", "\t", "<NUM_LIT>", ")", "<FIXE>" ]

[ "(", "A7_REG", "\t", "\t", "<NUM_LIT>", ")", "(", "A8_REG", "\t", "\t", "<NUM_LIT>", ")", "(", "A9_REG", "\t", "\t", "<NUM_LIT>", ")", "<BUGS>", "(", "A10_REG", "\t", "\t", "<NUM_LIT>", ")", "<BUGE>", "(", "UNSPEC_NOP", "\t", "\t", "<NUM_LIT>", ")", "(", "UNSPEC_PLT", "\t", "\t", "<NUM_LIT>", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,786

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]

[ "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RegType", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MajOp", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "OpsRev", ",", "Rt", ",", "Rs", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "OpsRev", ",", "Rs", ",", "Rt", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MinOp", ";" ]

GCC

i386

CPP

stmt_completion

CPU

8,787

[ "B", ",", "(", "_", "_", "v8sf", ")", "_", "_", "C", ")", ";" ]

[ "return", "(", "_", "_", "m256", ")", "_", "_", "builtin_ia32_vfmaddsubps256", "(", "(", "_", "_", "v8sf", ")", "_", "_", "A", ",", "(", "_", "_", "v8sf", ")", "_", "_" ]

GCC

sh

CPP

stmt_completion

CPU

8,788

[ "scan", ")", ";" ]

[ "emit_insn_before", "(", "gen_consttable_window_end", "(", "lab", ")", ",", "align_insn", ")", ";", "}", "delete", "_", "insn", "(", "align_insn", ")", ";", "align_insn", "=", "NULL", ";", "continue", ";", "}", "else", "{", "for", "(", "lab", "=", "p", "->", "label", ";", "lab", ";", "lab", "=", "LABEL_REFS", "(", "lab", ")", ")", "scan", "=", "emit_label_after", "(", "lab", ",", "scan", ")", ";", "scan", "=", "emit_insn_after", "(", "gen_consttable_4", "(", "p", "->", "value", ",", "const0_rtx", ")", ",", "scan", ")", ";", "need_align", "=", "!", "need_align", ";", "}", "break", ";", "case", "DFmode", ":", "if", "(", "need_align", ")", "{", "scan", "=", "emit_insn_after", "(", "gen_align_log", "(", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ",", "scan", ")", ";", "align_insn", "=", "scan", ";", "need_align", "=", "false", ";", "}", "case", "DImode", ":", "for", "(", "lab", "=", "p", "->", "label", ";", "lab", ";", "lab", "=", "LABEL_REFS", "(", "lab", ")", ")", "scan", "=", "emit_label_after", "(", "lab", ",", "scan", ")", ";", "scan", "=", "emit_insn_after", "(", "gen_consttable_8", "(", "p", "->", "value", ",", "const0_rtx", ")", ",", "scan", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "p", "->", "mode", "!=", "HImode", ")", "{", "for", "(", "ref", "=", "p", "->", "wend", ";", "ref", ";", "ref", "=", "ref", "->", "next", ")", "{", "lab", "=", "ref", "->", "label", ";", "scan", "=", "emit_insn_after", "(", "gen_consttable_window_end", "(", "lab", ")", ",", "scan", ")", ";", "}", "}", "}", "pool_size", "=", "<NUM_LIT>", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "pool_size", ";", "i", "++", ")", "{", "pool_node", "*", "p", "=", "&", "pool_vector", "[", "i", "]", ";", "switch", "(", "p", "->", "mode", ")", "{", "case", "HImode", ":", "break", ";", "case", "SImode", ":", "case", "SFmode", ":", "if", "(", "need_align", ")", "{", "need_align", "=", "false", ";", "scan", "=", "emit_label_after", "(", "gen_label_rtx", "(", ")", ",", "scan", ")", ";", "scan", "=", "emit_insn_after", "(", "gen_align_4", "(", ")", ",", "scan", ")", ";", "}", "for", "(", "lab", "=", "p", "->", "label", ";", "lab", ";", "lab", "=", "LABEL_REFS", "(", "lab", ")", ")", "scan", "=", "emit_label_after", "(", "lab", ",", "scan", ")", ";", "scan", "=", "emit_insn_after", "(", "gen_consttable_4", "(", "p", "->", "value", ",", "const0_rtx", ")", ",", "scan", ")", ";", "break", ";", "case", "DFmode", ":", "case", "DImode", ":", "if", "(", "need_align", ")", "{", "need_align", "=", "false", ";", "scan", "=", "emit_label_after", "(", "gen_label_rtx", "(", ")", ",", "scan", ")", ";", "scan", "=", "emit_insn_after", "(", "gen_align_4", "(", ")", ",", "scan", ")", ";", "}", "for", "(", "lab", "=", "p", "->", "label", ";", "lab", ";", "lab", "=", "LABEL_REFS", "(", "lab", ")", ")", "scan", "=", "emit_label_after", "(", "lab", ",", "scan", ")", ";", "scan", "=", "emit_insn_after", "(", "gen_consttable_8", "(", "p", "->", "value", ",", "const0_rtx", ")", ",", "scan", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "p", "->", "mode", "!=", "HImode", ")", "{", "for", "(", "ref", "=", "p", "->", "wend", ";", "ref", ";", "ref", "=", "ref", "->", "next", ")", "{", "lab", "=", "ref", "->", "label", ";", "scan", "=", "emit_insn_after", "(", "gen_consttable_window_end", "(", "lab", ")", "," ]

GCC

i386

CPP

stmt_completion

CPU

8,789

[ "U", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m128h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask3_fnmadd_sh", "(", "_", "_", "m128h", "_", "_", "W", ",", "_", "_", "m128h", "_", "_", "A", ",", "_", "_", "m128h", "_", "_", "B", ",", "_", "_", "mmask8", "_", "_", "U", ")", "{", "return", "(", "_", "_", "m128h", ")", "_", "_", "builtin_ia32_vfnmaddsh3_mask3", "(", "(", "_", "_", "v8hf", ")", "_", "_", "W", ",", "(", "_", "_", "v8hf", ")", "_", "_", "A", ",", "(", "_", "_", "v8hf", ")", "_", "_", "B", ",", "(", "_", "_", "mmask8", ")", "_", "_" ]

GCC

arm

MD

next_suggestion

CPU

8,790

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

loongarch

MD

stmt_completion

CPU

8,791

[ "]", ")" ]

[ "UNSPEC_LASX_XVSSRAN_S", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

8,792

[ "s31_1Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_17e0d2cd", ",", "TypeLD", ">", ",", "Enc_de0214", "{" ]

[ "def", "L2_loadbzw2_io", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", "," ]

GCC

rs6000

CPP

code_generation

CPU

8,793

[ "static", "void", "rs6000_output_mi_thunk", "(", "FILE", "*", "file", ",", "tree", "thunk_fndecl", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", ",", "tree", "function", ")", "{", "rtx", "this_rtx", ",", "funexp", ";", "rtx_insn", "*", "insn", ";", "reload_completed", "=", "<NUM_LIT>", ";", "epilogue_completed", "=", "<NUM_LIT>", ";", "emit_note", "(", "NOTE_INSN_PROLOGUE_END", ")", ";", "if", "(", "aggregate_value_p", "(", "TREE_TYPE", "(", "TREE_TYPE", "(", "function", ")", ")", ",", "function", ")", ")", "this_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "else", "this_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "if", "(", "delta", ")", "emit_insn", "(", "gen_add3_insn", "(", "this_rtx", ",", "this_rtx", ",", "GEN_INT", "(", "delta", ")", ")", ")", ";", "if", "(", "vcall_offset", ")", "{", "rtx", "vcall_offset_rtx", "=", "GEN_INT", "(", "vcall_offset", ")", ";", "rtx", "tmp", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "tmp", ",", "gen_rtx_MEM", "(", "Pmode", ",", "this_rtx", ")", ")", ";", "if", "(", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "vcall_offset", ")", "+", "<NUM_LIT>", ">=", "<NUM_LIT>", ")", "{", "emit_insn", "(", "gen_add3_insn", "(", "tmp", ",", "tmp", ",", "vcall_offset_rtx", ")", ")", ";", "emit_move_insn", "(", "tmp", ",", "gen_rtx_MEM", "(", "Pmode", ",", "tmp", ")", ")", ";", "}", "else", "{", "rtx", "loc", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "tmp", ",", "vcall_offset_rtx", ")", ";", "emit_move_insn", "(", "tmp", ",", "gen_rtx_MEM", "(", "Pmode", ",", "loc", ")", ")", ";", "}", "emit_insn", "(", "gen_add3_insn", "(", "this_rtx", ",", "this_rtx", ",", "tmp", ")", ")", ";", "}", "if", "(", "!", "TREE_USED", "(", "function", ")", ")", "{", "assemble_external", "(", "function", ")", ";", "TREE_USED", "(", "function", ")", "=", "<NUM_LIT>", ";", "}", "funexp", "=", "XEXP", "(", "DECL_RTL", "(", "function", ")", ",", "<NUM_LIT>", ")", ";", "funexp", "=", "gen_rtx_MEM", "(", "FUNCTION_MODE", ",", "funexp", ")", ";", "if", "(", "MACHOPIC_INDIRECT", ")", "funexp", "=", "machopic_indirect_call_target", "(", "funexp", ")", ";", "insn", "=", "emit_call_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "gen_rtx_CALL", "(", "VOIDmode", ",", "funexp", ",", "const0_rtx", ")", ",", "gen_rtx_USE", "(", "VOIDmode", ",", "const0_rtx", ")", ",", "simple_return_rtx", ")", ")", ")", ";", "SIBLING_CALL_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "emit_barrier", "(", ")", ";", "insn", "=", "get_insns", "(", ")", ";", "shorten_branches", "(", "insn", ")", ";", "final_start_function", "(", "insn", ",", "file", ",", "<NUM_LIT>", ")", ";", "final", "(", "insn", ",", "file", ",", "<NUM_LIT>", ")", ";", "final_end_function", "(", ")", ";", "reload_completed", "=", "<NUM_LIT>", ";", "epilogue_completed", "=", "<NUM_LIT>", ";", "}" ]

[ "A", "C", "compound", "statement", "that", "outputs", "the", "assembler", "code", "for", "a", "thunk", "function", ",", "used", "to", "implement", "C++", "virtual", "function", "calls", "with", "multiple", "inheritance", ".", "The", "thunk", "acts", "as", "a", "wrapper", "around", "a", "virtual", "function", ",", "adjusting", "the", "implicit", "object", "parameter", "before", "handing", "control", "off", "to", "the", "real", "function", ".", "First", ",", "emit", "code", "to", "add", "the", "integer", "DELTA", "to", "the", "location", "that", "contains", "the", "incoming", "first", "argument", ".", "Assume", "that", "this", "argument", "contains", "a", "pointer", ",", "and", "is", "the", "one", "used", "to", "pass", "the", "`", "this", "'", "pointer", "in", "C++", ".", "This", "is", "the", "incoming", "argument", "*", "before", "*", "the", "function", "prologue", ",", "e.g", ".", "`", "%", "o0", "'", "on", "a", "sparc", ".", "The", "addition", "must", "preserve", "the", "values", "of", "all", "other", "incoming", "arguments", ".", "After", "the", "addition", ",", "emit", "code", "to", "jump", "to", "FUNCTION", ",", "which", "is", "a", "`", "FUNCTION_DECL", "'", ".", "This", "is", "a", "direct", "pure", "jump", ",", "not", "a", "call", ",", "and", "does", "not", "touch", "the", "return", "address", ".", "Hence", "returning", "from", "FUNCTION", "will", "return", "to", "whoever", "called", "the", "current", "`", "thunk", "'", ".", "The", "effect", "must", "be", "as", "if", "FUNCTION", "had", "been", "called", "directly", "with", "the", "adjusted", "first", "argument", ".", "This", "macro", "is", "responsible", "for", "emitting", "all", "of", "the", "code", "for", "a", "thunk", "function", ";", "output_function_prologue", "(", ")", "and", "output_function_epilogue", "(", ")", "are", "not", "invoked", ".", "The", "THUNK_FNDECL", "is", "redundant", ".", "(", "DELTA", "and", "FUNCTION", "have", "already", "been", "extracted", "from", "it", ".", ")", "It", "might", "possibly", "be", "useful", "on", "some", "targets", ",", "but", "probably", "not", ".", "If", "you", "do", "not", "define", "this", "macro", ",", "the", "target-independent", "code", "in", "the", "C++", "frontend", "will", "generate", "a", "less", "efficient", "heavyweight", "thunk", "that", "calls", "FUNCTION", "instead", "of", "jumping", "to", "it", ".", "The", "generic", "approach", "does", "not", "support", "varargs", "." ]

GCC

cr16

MD

stmt_completion

MPU

8,794

[ "DI", "<STR_LIT>", ")", "(", "DF", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_mode_attr", "pushCnstr", "[", "(", "QI", "<STR_LIT>", ")", "(", "HI", "<STR_LIT>", ")", "(", "SI", "<STR_LIT>", ")", "(", "SF", "<STR_LIT>", ")", "(" ]

LLVM

Hexagon

TD

next_suggestion

DSP

8,795

[ "}" ]

[ "def", "L4_ior_memoph_zomap", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "u5_0Imm", ":", "$", "II", ")", ",", "<STR_LIT>", ",", "tc_096199d3", ",", "TypeMAPPING", ">", "{", "let", "isPseudo", "=", "<NUM_LIT>", ";", "let", "isCodeGenOnly", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

8,796

[ "bool", "isSoftFloat", "=", "Subtarget", ".", "useSoftFloat", "(", ")", ";" ]

[ "static", "ArrayRef", "<", "MCPhysReg", ">", "get64BitArgumentXMMs", "(", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CallConv", ",", "const", "X86Subtarget", "&", "Subtarget", ")", "{", "assert", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", ";", "if", "(", "Subtarget", ".", "isCallingConvWin64", "(", "CallConv", ")", ")", "{", "return", "std", "::", "nullopt", ";", "}" ]

GCC

i386

CPP

stmt_completion

CPU

8,797

[ ",", "<NUM_LIT>", ")", ";" ]

[ "return", "_", "_", "builtin_ia32_vec_ext_v2si", "(", "(", "_", "_", "v2si", ")", "_", "_", "i" ]

GCC

bfin

CPP

next_suggestion

DSP

8,798

[ "if", "(", "class", "==", "DREGS", "||", "class", "==", "DPREGS", ")", "return", "large_constant_p", "?", "PREGS", ":", "NO_REGS", ";" ]

[ "if", "(", "code", "==", "SUBREG", ")", "x", "=", "SUBREG_REG", "(", "x", ")", ",", "code", "=", "GET_CODE", "(", "x", ")", ";", "if", "(", "REG_P", "(", "x", ")", ")", "{", "int", "regno", "=", "REGNO", "(", "x", ")", ";", "if", "(", "regno", ">=", "FIRST_PSEUDO_REGISTER", ")", "regno", "=", "reg_renumber", "[", "regno", "]", ";", "if", "(", "regno", "==", "-", "<NUM_LIT>", ")", "code", "=", "MEM", ";", "else", "x_class", "=", "REGNO_REG_CLASS", "(", "regno", ")", ";", "}", "if", "(", "fp_plus_const_operand", "(", "x", ",", "mode", ")", ")", "{", "rtx", "op2", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "int", "large_constant_p", "=", "!", "CONST_7BIT_IMM_P", "(", "INTVAL", "(", "op2", ")", ")", ";", "if", "(", "class", "==", "PREGS", "||", "class", "==", "PREGS_CLOBBERED", ")", "return", "NO_REGS", ";" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

8,799

[ "}" ]

[ "HRI", "=", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "AssignmentMap", "IMap", ";", "collect", "(", "MF", ")", ";", "std", "::", "sort", "(", "Extenders", ".", "begin", "(", ")", ",", "Extenders", ".", "end", "(", ")", ",", "[", "]", "(", "const", "ExtDesc", "&", "A", ",", "const", "ExtDesc", "&", "B", ")", "{", "return", "ExtValue", "(", "A", ")", "<", "ExtValue", "(", "B", ")", ";", "}", ")", ";", "bool", "Changed", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Collected ", "<STR_LIT>", "<<", "Extenders", ".", "size", "(", ")", "<<", "<STR_LIT>", " extenders\\n", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "Extenders", ".", "size", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "unsigned", "B", "=", "I", ";", "const", "ExtRoot", "&", "T", "=", "Extenders", "[", "B", "]", ".", "getOp", "(", ")", ";", "while", "(", "I", "!=", "E", "&&", "ExtRoot", "(", "Extenders", "[", "I", "]", ".", "getOp", "(", ")", ")", "==", "T", ")", "++", "I", ";", "IMap", ".", "clear", "(", ")", ";", "assignInits", "(", "T", ",", "B", ",", "I", ",", "IMap", ")", ";", "Changed", "|=", "replaceExtenders", "(", "IMap", ")", ";", "}", "DEBUG", "(", "{", "if", "(", "Changed", ")", "MF", ".", "print", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "After ", "<STR_LIT>", "<<", "getPassName", "(", ")", "<<", "'", "\\n", "'", ",", "nullptr", ")", ";", "else", "dbgs", "(", ")", "<<", "<STR_LIT>", "No changes\\n", "<STR_LIT>", ";", "}", ")", ";", "return", "Changed", ";" ]