docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	AArch64	CPP	code_generation	CPU	9,200	[ "bool", "AArch64AdvSIMDScalar", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "bool", "Changed", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "*** AArch64AdvSIMDScalar ***\\n", "<STR_LIT>", ")", ";", "if", "(", "skipFunction", "(", "mf", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "MRI", "=", "&", "mf", ".", "getRegInfo", "(", ")", ";", "TII", "=", "mf", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "mf", ")", "if", "(", "processMachineBasicBlock", "(", "&", "MBB", ")", ")", "Changed", "=", "true", ";", "return", "Changed", ";", "}" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM	AArch64	CPP	stmt_completion	CPU	9,201	[ ")", ";" ]	[ "initializeAArch64DeadRegisterDefinitionsPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")" ]
LLVM	Mips	TD	next_suggestion	CPU	9,202	[ "bits", "<", "<NUM_LIT>", ">", "Inst", ";" ]	[ "class", "SLTI_FM_MM", "<", "bits", "<", "<NUM_LIT>", ">", "op", ">", ":", "MMArch", "{", "bits", "<", "<NUM_LIT>", ">", "rt", ";", "bits", "<", "<NUM_LIT>", ">", "rs", ";", "bits", "<", "<NUM_LIT>", ">", "imm16", ";" ]
LLVM	LC2200	CPP	code_generation	CPU	9,203	[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "LC2200 DAG->DAG Pattern Instruction Selection", "<STR_LIT>", ";", "}" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
GCC	arm	MD	next_suggestion	CPU	9,204	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	rs6000	MD	next_suggestion	CPU	9,205	[ "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "CC", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "compare", ":", "CC", "(", "mult", ":", "SI", "(", "lshiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "lshiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]
GCC	mips	CPP	code_generation	CPU	9,206	[ "static", "rtx", "mips_unspec_call", "(", "rtx", "reg", ",", "rtx", "symbol", ")", "{", "rtvec", "vec", ";", "vec", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "reg", ",", "symbol", ",", "gen_rtx_REG", "(", "SImode", ",", "GOT_VERSION_REGNUM", ")", ")", ";", "return", "gen_rtx_UNSPEC", "(", "Pmode", ",", "vec", ",", "UNSPEC_LOAD_CALL", ")", ";", "}" ]	[ "Return", "the", "RHS", "of", "a", "load_call", "<", "mode", ">", "insn", "." ]
LLVM	X86	CPP	program_repair	CPU	9,207	[ "<FIXS>", "if", "(", "SVT", "==", "MVT", "::", "f128", "\|\|", "(", "VT", "==", "MVT", "::", "f16", "&&", "SVT", "==", "MVT", "::", "f80", ")", ")", "return", "SDValue", "(", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "VT", "==", "MVT", "::", "f16", ")", "{", "if", "(", "Subtarget", ".", "hasFP16", "(", ")", ")", "return", "Op", ";", "if", "(", "!", "Subtarget", ".", "hasF16C", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SVT", "!=", "MVT", "::", "f32", ")", "{", "if", "(", "IsStrict", ")", "return", "DAG", ".", "getNode", "(", "ISD", "::", "STRICT_FP_ROUND", ",", "DL", ",", "{", "VT", ",", "MVT", "::", "Other", "}", ",", "{", "Chain", ",", "DAG", ".", "getNode", "(", "ISD", "::", "STRICT_FP_ROUND", ",", "DL", ",", "{", "MVT", "::", "f32", ",", "MVT", "::", "Other", "}", ",", "{", "Chain", ",", "In", ",", "Op2", "}", ")", ",", "Op2", "}", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "FP_ROUND", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "ISD", "::", "FP_ROUND", ",", "DL", ",", "MVT", "::", "f32", ",", "In", ",", "Op2", ")", ",", "Op2", ")", ";", "}", "SDValue", "Res", ";", "SDValue", "Rnd", "=", "DAG", ".", "getTargetConstant", "(", "X86", "::", "STATIC_ROUNDING", "::", "CUR_DIRECTION", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "if", "(", "IsStrict", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_VECTOR_ELT", ",", "DL", ",", "MVT", "::", "v4f32", ",", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "v4f32", ")", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "{", "MVT", "::", "v8i16", ",", "MVT", "::", "Other", "}", ",", "{", "Chain", ",", "Res", ",", "Rnd", "}", ")", ";", "Chain", "=", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "DL", ",", "MVT", "::", "v4f32", ",", "In", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v8i16", ",", "Res", ",", "Rnd", ")", ";", "}", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "MVT", "::", "i16", ",", "Res", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "Res", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "f16", ",", "Res", ")", ";", "if", "(", "IsStrict", ")", "return", "DAG", ".", "getMergeValues", "(", "{", "Res", ",", "Chain", "}", ",", "DL", ")", ";", "return", "Res", ";", "}", "return", "Op", ";", "<FIXE>" ]	[ "SDValue", "X86TargetLowering", "::", "LowerFP_ROUND", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "bool", "IsStrict", "=", "Op", "->", "isStrictFPOpcode", "(", ")", ";", "SDValue", "In", "=", "Op", ".", "getOperand", "(", "IsStrict", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "MVT", "SVT", "=", "In", ".", "getSimpleValueType", "(", ")", ";", "<BUGS>", "if", "(", "SVT", "!=", "MVT", "::", "f128", "&&", "!", "(", "VT", "==", "MVT", "::", "f16", "&&", "SVT", "==", "MVT", "::", "f80", ")", ")", "return", "Op", ";", "<BUGE>", "<BUGS>", "return", "SDValue", "(", ")", ";", "<BUGE>", "}", "static", "SDValue", "LowerFP16_TO_FP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{" ]
LLVM	AArch64	TD	next_suggestion	CPU	9,208	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	9,209	[ "Symbol", "]", "=", "Signature", ";" ]	[ "if", "(", "Subtarget", "->", "inMips16Mode", "(", ")", ")", "for", "(", "const", "auto", "&", "I", ":", "MipsFI", "->", "StubsNeeded", ")", "{", "const", "char", "", "Symbol", "=", "I", ".", "first", ";", "const", "<STR_LIT>", "::", "<STR_LIT>", "", "Signature", "=", "I", ".", "second", ";", "if", "(", "StubsNeeded", ".", "find", "(", "Symbol", ")", "==", "StubsNeeded", ".", "end", "(", ")", ")", "StubsNeeded", "[" ]
GCC	arm	MD	stmt_completion	CPU	9,210	[ "lane", "/", "elts_per_reg" ]	[ "(", "match_operand", ":", "VCVTF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "int", "lane", "=", "NEON_ENDIAN_LANE_N", "(", "<", "VFMLSEL2", ">", "mode", ",", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "int", "elts_per_reg", "=", "GET_MODE_NUNITS", "(", "<", "VFMLSEL", ">", "mode", ")", "int", "new_lane", "=", "lane", "%", "elts_per_reg", "int", "regdiff", "=" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	9,211	[ "Temp", "=", "Scheduler", ".", "scheduleVariant", "(", "v", ".", "first", ",", "v", ".", "second", ")", ";" ]	[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "(", "unsigned", ")", "SUnits", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SUnit", "", "SU", "=", "&", "SUnits", "[", "i", "]", ";", "MachineOperand", "", "BaseLatOp", ";", "int64_t", "OffLatReg", ";", "if", "(", "SITII", "->", "isLowLatencyInstruction", "(", "", "SU", "->", "getInstr", "(", ")", ")", ")", "{", "IsLowLatencySU", "[", "i", "]", "=", "<NUM_LIT>", ";", "if", "(", "SITII", "->", "getMemOperandWithOffset", "(", "", "SU", "->", "getInstr", "(", ")", ",", "BaseLatOp", ",", "OffLatReg", ",", "TRI", ")", ")", "LowLatencyOffset", "[", "i", "]", "=", "OffLatReg", ";", "}", "else", "if", "(", "SITII", "->", "isHighLatencyInstruction", "(", "*", "SU", "->", "getInstr", "(", ")", ")", ")", "IsHighLatencySU", "[", "i", "]", "=", "<NUM_LIT>", ";", "}", "SIScheduler", "Scheduler", "(", "this", ")", ";", "Best", "=", "Scheduler", ".", "scheduleVariant", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "Best", ".", "MaxVGPRUsage", ">", "<NUM_LIT>", ")", "{", "static", "const", "std", "::", "pair", "<", "SISchedulerBlockCreatorVariant", ",", "SISchedulerBlockSchedulerVariant", ">", "Variants", "[", "]", "=", "{", "{", "LatenciesAlone", ",", "BlockRegUsageLatency", "}", ",", "{", "LatenciesGrouped", ",", "BlockLatencyRegUsage", "}", ",", "{", "LatenciesAlonePlusConsecutive", ",", "BlockLatencyRegUsage", "}", ",", "}", ";", "for", "(", "std", "::", "pair", "<", "SISchedulerBlockCreatorVariant", ",", "SISchedulerBlockSchedulerVariant", ">", "v", ":", "Variants", ")", "{", "Temp", "=", "Scheduler", ".", "scheduleVariant", "(", "v", ".", "first", ",", "v", ".", "second", ")", ";", "if", "(", "Temp", ".", "MaxVGPRUsage", "<", "Best", ".", "MaxVGPRUsage", ")", "Best", "=", "Temp", ";", "}", "}", "if", "(", "Best", ".", "MaxVGPRUsage", ">", "<NUM_LIT>", ")", "{", "static", "const", "std", "::", "pair", "<", "SISchedulerBlockCreatorVariant", ",", "SISchedulerBlockSchedulerVariant", ">", "Variants", "[", "]", "=", "{", "{", "LatenciesAlone", ",", "BlockRegUsage", "}", ",", "{", "LatenciesGrouped", ",", "BlockRegUsageLatency", "}", ",", "{", "LatenciesGrouped", ",", "BlockRegUsage", "}", ",", "{", "LatenciesAlonePlusConsecutive", ",", "BlockRegUsageLatency", "}", ",", "{", "LatenciesAlonePlusConsecutive", ",", "BlockRegUsage", "}", "}", ";", "for", "(", "std", "::", "pair", "<", "SISchedulerBlockCreatorVariant", ",", "SISchedulerBlockSchedulerVariant", ">", "v", ":", "Variants", ")", "{" ]
LLVM	X86	CPP	stmt_completion	CPU	9,212	[ "DL", ",", "MCCFIInstruction", "::", "createAdjustCfaOffset", "(", "nullptr", ",", "SlotSize", ")", ")", ";" ]	[ "case", "X86", "::", "AND64mi32", ":", "case", "X86", "::", "OR16mi", ":", "case", "X86", "::", "OR32mi", ":", "case", "X86", "::", "OR64mi32", ":", "case", "X86", "::", "MOV32mi", ":", "case", "X86", "::", "MOV64mi32", ":", "PushOpcode", "=", "Is64Bit", "?", "X86", "::", "PUSH64i32", ":", "X86", "::", "PUSH32i", ";", "Push", "=", "BuildMI", "(", "MBB", ",", "Context", ".", "Call", ",", "DL", ",", "TII", "->", "get", "(", "PushOpcode", ")", ")", ".", "add", "(", "PushOp", ")", ";", "Push", "->", "cloneMemRefs", "(", "MF", ",", "", "Store", ")", ";", "break", ";", "case", "X86", "::", "MOV32mr", ":", "case", "X86", "::", "MOV64mr", ":", "{", "Register", "Reg", "=", "PushOp", ".", "getReg", "(", ")", ";", "if", "(", "Is64Bit", "&&", "Store", "->", "getOpcode", "(", ")", "==", "X86", "::", "MOV32mr", ")", "{", "Register", "UndefReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "X86", "::", "GR64RegClass", ")", ";", "Reg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "X86", "::", "GR64RegClass", ")", ";", "BuildMI", "(", "MBB", ",", "Context", ".", "Call", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "IMPLICIT_DEF", ")", ",", "UndefReg", ")", ";", "BuildMI", "(", "MBB", ",", "Context", ".", "Call", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "INSERT_SUBREG", ")", ",", "Reg", ")", ".", "addReg", "(", "UndefReg", ")", ".", "add", "(", "PushOp", ")", ".", "addImm", "(", "X86", "::", "sub_32bit", ")", ";", "}", "bool", "SlowPUSHrmm", "=", "STI", "->", "slowTwoMemOps", "(", ")", ";", "MachineInstr", "", "DefMov", "=", "nullptr", ";", "if", "(", "!", "SlowPUSHrmm", "&&", "(", "DefMov", "=", "canFoldIntoRegPush", "(", "FrameSetup", ",", "Reg", ")", ")", ")", "{", "PushOpcode", "=", "Is64Bit", "?", "X86", "::", "PUSH64rmm", ":", "X86", "::", "PUSH32rmm", ";", "Push", "=", "BuildMI", "(", "MBB", ",", "Context", ".", "Call", ",", "DL", ",", "TII", "->", "get", "(", "PushOpcode", ")", ")", ";", "unsigned", "NumOps", "=", "DefMov", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "NumOps", "-", "X86", "::", "AddrNumOperands", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "Push", "->", "addOperand", "(", "DefMov", "->", "getOperand", "(", "i", ")", ")", ";", "Push", "->", "cloneMergedMemRefs", "(", "MF", ",", "{", "DefMov", ",", "&", "", "Store", "}", ")", ";", "DefMov", "->", "eraseFromParent", "(", ")", ";", "}", "else", "{", "PushOpcode", "=", "Is64Bit", "?", "X86", "::", "PUSH64r", ":", "X86", "::", "PUSH32r", ";", "Push", "=", "BuildMI", "(", "MBB", ",", "Context", ".", "Call", ",", "DL", ",", "TII", "->", "get", "(", "PushOpcode", ")", ")", ".", "addReg", "(", "Reg", ")", ".", "getInstr", "(", ")", ";", "Push", "->", "cloneMemRefs", "(", "MF", ",", "", "Store", ")", ";", "}", "break", ";", "}", "}", "if", "(", "!", "TFL", "->", "hasFP", "(", "MF", ")", ")", "TFL", "->", "BuildCFI", "(", "MBB", ",", "std", "::", "next", "(", "Push", ")", "," ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,213	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rx32", ";" ]
GCC	vax	MD	stmt_completion	CPU	9,214	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>" ]
GCC	frv	CPP	program_repair	VLIW	9,215	[ "<FIXS>", "frv_emit_move", "(", "machine_mode", "mode", ",", "rtx", "dest", ",", "rtx", "src", ")", "<FIXE>" ]	[ "void", "<BUGS>", "frv_emit_move", "(", "enum", "machine_mode", "mode", ",", "rtx", "dest", ",", "rtx", "src", ")", "<BUGE>", "{", "if", "(", "GET_CODE", "(", "src", ")", "==", "SYMBOL_REF", ")", "{" ]
LLVM	M680x0	CPP	next_suggestion	MPU	9,216	[ "}" ]	[ "OS", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "report_fatal_error", "(", "<STR_LIT>", "unexpected instruction to relax: ", "<STR_LIT>", "+", "OS", ".", "str", "(", ")", ")", ";", "}", "Res", "=", "Inst", ";", "Res", ".", "setOpcode", "(", "RelaxedOp", ")", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	9,217	[ "node", ":", "$", "ptr", ")", ",", "[", "{" ]	[ "return", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "hword_alignedload", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "hword_alignedstore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "byte_alignedload", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "byte_alignedstore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "non_word_alignedload", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "<", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "non_word_alignedstore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", "," ]
GCC	rs6000	CPP	code_generation	CPU	9,218	[ "static", "rtx", "rs6000_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ")", "{", "unsigned", "int", "extra", ";", "if", "(", "!", "reg_offset_addressing_ok_p", "(", "mode", ")", "\|\|", "mode_supports_vsx_dform_quad", "(", "mode", ")", ")", "{", "if", "(", "virtual_stack_registers_memory_p", "(", "x", ")", ")", "return", "x", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "==", "const0_rtx", ")", "return", "force_reg", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "(", "mode", "!=", "TImode", "\|\|", "!", "TARGET_VSX_TIMODE", ")", ")", "return", "gen_rtx_PLUS", "(", "Pmode", ",", "force_reg", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ",", "force_reg", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ";", "else", "return", "force_reg", "(", "Pmode", ",", "x", ")", ";", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", ")", "{", "enum", "tls_model", "model", "=", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", ";", "if", "(", "model", "!=", "<NUM_LIT>", ")", "return", "rs6000_legitimize_tls_address", "(", "x", ",", "model", ")", ";", "}", "extra", "=", "<NUM_LIT>", ";", "switch", "(", "mode", ")", "{", "case", "TFmode", ":", "case", "TDmode", ":", "case", "TImode", ":", "case", "PTImode", ":", "case", "IFmode", ":", "case", "KFmode", ":", "extra", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "+", "<NUM_LIT>", ")", ">=", "<NUM_LIT>", "-", "extra", ")", "&&", "!", "(", "SPE_VECTOR_MODE", "(", "mode", ")", "\|\|", "(", "TARGET_E500_DOUBLE", "&&", "GET_MODE_SIZE", "(", "mode", ")", ">", "UNITS_PER_WORD", ")", ")", ")", "{", "HOST_WIDE_INT", "high_int", ",", "low_int", ";", "rtx", "sum", ";", "low_int", "=", "(", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "if", "(", "low_int", ">=", "<NUM_LIT>", "-", "extra", ")", "low_int", "=", "<NUM_LIT>", ";", "high_int", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "-", "low_int", ";", "sum", "=", "force_operand", "(", "gen_rtx_PLUS", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "high_int", ")", ")", ",", "<NUM_LIT>", ")", ";", "return", "plus_constant", "(", "Pmode", ",", "sum", ",", "low_int", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "!=", "CONST_INT", "&&", "GET_MODE_NUNITS", "(", "mode", ")", "==", "<NUM_LIT>", "&&", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "UNITS_PER_WORD", "\|\|", "(", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_FPRS", "&&", "TARGET_DOUBLE_FLOAT", ")", "&&", "(", "mode", "==", "DFmode", "\|\|", "mode", "==", "DDmode", ")", ")", ")", "&&", "!", "avoiding_indexed_address_p", "(", "mode", ")", ")", "{", "return", "gen_rtx_PLUS", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "force_reg", "(", "Pmode", ",", "force_operand", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ";", "}", "else", "if", "(", "SPE_VECTOR_MODE", "(", "mode", ")", "\|\|", "(", "TARGET_E500_DOUBLE", "&&", "GET_MODE_SIZE", "(", "mode", ")", ">", "UNITS_PER_WORD", ")", ")", "{", "if", "(", "mode", "==", "DImode", ")", "return", "x", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", ")", "{", "rtx", "op1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "rtx", "op2", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "rtx", "y", ";", "op1", "=", "force_reg", "(", "Pmode", ",", "op1", ")", ";", "if", "(", "GET_CODE", "(", "op2", ")", "!=", "REG", "&&", "(", "GET_CODE", "(", "op2", ")", "!=", "CONST_INT", "\|\|", "!", "SPE_CONST_OFFSET_OK", "(", "INTVAL", "(", "op2", ")", ")", "\|\|", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "<NUM_LIT>", "&&", "!", "SPE_CONST_OFFSET_OK", "(", "INTVAL", "(", "op2", ")", "+", "<NUM_LIT>", ")", ")", ")", ")", "op2", "=", "force_reg", "(", "Pmode", ",", "op2", ")", ";", "y", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "op1", ",", "op2", ")", ";", "if", "(", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "<NUM_LIT>", "\|\|", "mode", "==", "DDmode", ")", "&&", "REG_P", "(", "op2", ")", ")", "return", "force_reg", "(", "Pmode", ",", "y", ")", ";", "else", "return", "y", ";", "}", "return", "force_reg", "(", "Pmode", ",", "x", ")", ";", "}", "else", "if", "(", "(", "TARGET_ELF", "\|\|", "!", "MACHO_DYNAMIC_NO_PIC_P", ")", "&&", "TARGET_32BIT", "&&", "TARGET_NO_TOC", "&&", "!", "flag_pic", "&&", "GET_CODE", "(", "x", ")", "!=", "CONST_INT", "&&", "GET_CODE", "(", "x", ")", "!=", "CONST_WIDE_INT", "&&", "GET_CODE", "(", "x", ")", "!=", "CONST_DOUBLE", "&&", "CONSTANT_P", "(", "x", ")", "&&", "GET_MODE_NUNITS", "(", "mode", ")", "==", "<NUM_LIT>", "&&", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "UNITS_PER_WORD", "\|\|", "(", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_FPRS", "&&", "TARGET_DOUBLE_FLOAT", ")", "&&", "(", "mode", "==", "DFmode", "\|\|", "mode", "==", "DDmode", ")", ")", ")", ")", "{", "rtx", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "if", "(", "TARGET_ELF", ")", "emit_insn", "(", "gen_elf_high", "(", "reg", ",", "x", ")", ")", ";", "else", "emit_insn", "(", "gen_macho_high", "(", "reg", ",", "x", ")", ")", ";", "return", "gen_rtx_LO_SUM", "(", "Pmode", ",", "reg", ",", "x", ")", ";", "}", "else", "if", "(", "TARGET_TOC", "&&", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "constant_pool_expr_p", "(", "x", ")", "&&", "ASM_OUTPUT_SPECIAL_POOL_ENTRY_P", "(", "get_pool_constant", "(", "x", ")", ",", "Pmode", ")", ")", "return", "create_TOC_reference", "(", "x", ",", "NULL_RTX", ")", ";", "else", "return", "x", ";", "}" ]	[ "Try", "machine-dependent", "ways", "of", "modifying", "an", "illegitimate", "address", "to", "be", "legitimate", ".", "If", "we", "find", "one", ",", "return", "the", "new", ",", "valid", "address", ".", "This", "is", "used", "from", "only", "one", "place", ":", "`", "memory_address", "'", "in", "explow.c", ".", "OLDX", "is", "the", "address", "as", "it", "was", "before", "break_out_memory_refs", "was", "called", ".", "In", "some", "cases", "it", "is", "useful", "to", "look", "at", "this", "to", "decide", "what", "needs", "to", "be", "done", ".", "MODE", "is", "passed", "so", "that", "this", "function", "can", "use", "GO_IF_LEGITIMATE_ADDRESS", ".", "It", "is", "always", "safe", "for", "this", "function", "to", "do", "nothing", ".", "It", "exists", "to", "recognize", "opportunities", "to", "optimize", "the", "output", ".", "On", "RS/6000", ",", "first", "check", "for", "the", "sum", "of", "a", "register", "with", "a", "constant", "integer", "that", "is", "out", "of", "range", ".", "If", "so", ",", "generate", "code", "to", "add", "the", "constant", "with", "the", "low-order", "16", "bits", "masked", "to", "the", "register", "and", "force", "this", "result", "into", "another", "register", "(", "this", "can", "be", "done", "with", "`", "cau", "'", ")", ".", "Then", "generate", "an", "address", "of", "REG+", "(", "CONST", "&", "0xffff", ")", ",", "allowing", "for", "the", "possibility", "of", "bit", "16", "being", "a", "one", ".", "Then", "check", "for", "the", "sum", "of", "a", "register", "and", "something", "not", "constant", ",", "try", "to", "load", "the", "other", "things", "into", "a", "register", "and", "return", "the", "sum", "." ]
LLVM	MSP430	CPP	stmt_completion	MPU	9,219	[ ".", "Reg", ";" ]	[ "if", "(", "MatchAddress", "(", "N", ",", "AM", ")", ")", "return", "false", ";", "EVT", "VT", "=", "N", ".", "getValueType", "(", ")", ";", "if", "(", "AM", ".", "BaseType", "==", "MSP430ISelAddressMode", "::", "RegBase", ")", "{", "if", "(", "!", "AM", ".", "Base", ".", "Reg", ".", "getNode", "(", ")", ")", "AM", ".", "Base", ".", "Reg", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "VT", ")", ";", "}", "Base", "=", "(", "AM", ".", "BaseType", "==", "MSP430ISelAddressMode", "::", "FrameIndexBase", ")", "?", "CurDAG", "->", "getTargetFrameIndex", "(", "AM", ".", "Base", ".", "FrameIndex", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ":", "AM", ".", "Base" ]
GCC	mips	CPP	code_generation	CPU	9,220	[ "static", "void", "mips_expand_vi_loongson_one_pinsrh", "(", "rtx", "target", ",", "rtx", "vals", ",", "unsigned", "one_var", ")", "{", "mips_expand_vi_constant", "(", "V4HImode", ",", "<NUM_LIT>", ",", "target", ",", "vals", ")", ";", "emit_insn", "(", "gen_vec_setv4hi", "(", "target", ",", "target", ",", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "one_var", ")", ",", "GEN_INT", "(", "one_var", ")", ")", ")", ";", "}" ]	[ "A", "subroutine", "of", "mips_expand_vec_init", ",", "expand", "via", "pinsrh", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,221	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,222	[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";" ]
LLVM	PowerPC	CPP	program_repair	CPU	9,223	[ "<FIXS>", "(", "MCFixupKind", ")", "PPC", "::", "fixup_ppc_half16", ")", ")", ";", "<FIXE>" ]	[ "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "<BUGS>", "(", "MCFixupKind", ")", "PPC", "::", "fixup_ppc_lo16", ")", ")", ";", "<BUGE>", "return", "<NUM_LIT>", ";", "}" ]
LLVM	MCS51	CPP	stmt_completion	MPU	9,224	[ ")", ";" ]	[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", ")", ")", ")", ";", "addExpr", "(", "Inst", ",", "getImm", "(", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	9,225	[ "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1" ]
GCC	i386	CPP	stmt_completion	CPU	9,226	[ "_", "_", "U", ")", ";" ]	[ "return", "(", "_", "_", "m256", ")", "_", "_", "builtin_ia32_cvtudq2ps256_mask", "(", "(", "_", "_", "v8si", ")", "_", "_", "A", ",", "(", "_", "_", "v8sf", ")", "_", "mm256_avx512_setzero_ps", "(", ")", ",", "(", "_", "_", "mmask8", ")" ]
GCC	i386	MD	program_repair	CPU	9,227	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	9,228	[ ",", "true", ")", ";" ]	[ "return", "CheckImmRange", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ",", "true" ]
LLVM	VE	CPP	stmt_completion	CPU	9,229	[ "Reloc", "::", "Model", ">", "RM", ")", "{" ]	[ "static", "Reloc", "::", "Model", "getEffectiveRelocModel", "(", "Optional", "<" ]
LLVM	X86	CPP	stmt_completion	CPU	9,230	[ "Lo", ")", ";" ]	[ "if", "(", "MaskVT", "==", "MVT", "::", "v64i1", ")", "{", "assert", "(", "Subtarget", ".", "hasBWI", "(", ")", "&&", "<STR_LIT>", "Expected AVX512BW target!", "<STR_LIT>", ")", ";", "SDValue", "Lo", ",", "Hi", ";", "Lo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "dl", ",", "MVT", "::", "i32", ",", "Mask", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "dl", ",", "MVT", "::", "i32", ",", "Mask", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "Lo", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v32i1", "," ]
GCC	i386	MD	stmt_completion	CPU	9,231	[ "<STR_LIT>", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
LLVM	R600	CPP	code_generation	GPU	9,232	[ "unsigned", "getMachineCSELookAheadLimit", "(", ")", "const", "override", "{", "return", "<NUM_LIT>", ";", "}" ]	[ "Return", "the", "value", "to", "use", "for", "the", "MachineCSE", "'s", "LookAheadLimit", ",", "which", "is", "a", "heuristic", "used", "for", "CSE'ing", "phys", "reg", "defs", "." ]
LLVM	ARM	CPP	next_suggestion	CPU	9,233	[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Code", ")", ")", ";" ]	[ "break", ";", "case", "<NUM_LIT>", ":", "Code", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Code", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}" ]
GCC	arm	CPP	stmt_completion	CPU	9,234	[ ")", ";" ]	[ "return", "(", "uint16x8_t", ")", "_", "_", "builtin_neon_vclzv8hi", "(", "(", "int16x8_t", ")", "_", "_", "a" ]
GCC	bfin	CPP	next_suggestion	DSP	9,235	[ "if", "(", "ENABLE_WA_SPECULATIVE_SYNCS", ")", "length", "=", "<NUM_LIT>", ";" ]	[ "else", "if", "(", "ENABLE_WA_SPECULATIVE_LOADS", ")", "length", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "LABEL_P", "(", "insn", ")", ")", "{" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	9,236	[ "if", "(", "Overlap", ".", "any", "(", ")", ")", "return", "true", ";" ]	[ "static", "bool", "instAccessReg", "(", "iterator_range", "<", "MachineInstr", "::", "const_mop_iterator", ">", "&&", "R", ",", "unsigned", "Reg", ",", "unsigned", "SubReg", ",", "const", "SIRegisterInfo", "&", "TRI", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "R", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", "&&", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "TRI", ".", "regsOverlap", "(", "Reg", ",", "MO", ".", "getReg", "(", ")", ")", ")", "return", "true", ";", "}", "else", "if", "(", "MO", ".", "getReg", "(", ")", "==", "Reg", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "LaneBitmask", "Overlap", "=", "TRI", ".", "getSubRegIndexLaneMask", "(", "SubReg", ")", "&", "TRI", ".", "getSubRegIndexLaneMask", "(", "MO", ".", "getSubReg", "(", ")", ")", ";" ]
GCC	s390	MD	next_suggestion	MPU	9,237	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "reg", "CC_REGNUM", ")", "(", "compare", "(", "ANDOR", ":", "GPR", "(", "not", ":", "GPR", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ANDOR", ":", "GPR", "(", "not", ":", "GPR", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	X86	CPP	stmt_completion	CPU	9,238	[ "MVT", "::", "v8f32", ",", "Ops", ",", "<NUM_LIT>", ")", ";" ]	[ "SDValue", "Cst", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ")", ";", "}", "else", "{", "SDValue", "Cst", "=", "DAG", ".", "getTargetConstantFP", "(", "+", "<NUM_LIT>", ",", "MVT", "::", "f32", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "dl", ",", "MVT", "::", "v4f32", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ")", ";", "}", "}", "else", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Cst", "=", "DAG", ".", "getTargetConstantFP", "(", "+", "<NUM_LIT>", ",", "MVT", "::", "f32", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", "}", ";", "Vec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "dl", "," ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,239	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pv4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";" ]
LLVM	R600	CPP	next_suggestion	GPU	9,240	[ "default", ":" ]	[ "static", "bool", "canVectorizeInst", "(", "Instruction", "*", "Inst", ")", "{", "switch", "(", "Inst", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Load", ":", "case", "Instruction", "::", "Store", ":", "case", "Instruction", "::", "BitCast", ":", "case", "Instruction", "::", "AddrSpaceCast", ":", "return", "true", ";" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	9,241	[ "continue", ";" ]	[ "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "IE", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "IE", ";", "++", "I", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "I", ";", "if", "(", "!", "MDT", "->", "isReachableFromEntry", "(", "MBB", ")", ")" ]
GCC	sh	CPP	next_suggestion	CPU	9,242	[ "}" ]	[ "unsigned", "long", "long", "res", ";", "_", "_", "asm__", "(", "<STR_LIT>", "mmul.w\t%1, %2, %0", "<STR_LIT>", ":", "<STR_LIT>", "=r", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "r", "<STR_LIT>", "(", "mm", ")", ",", "<STR_LIT>", "r", "<STR_LIT>", "(", "mn", ")", ")", ";", "return", "res", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	9,243	[ ")", "{" ]	[ "const", "MCOperand", "&", "MO", "=", "Inst", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")" ]
LLVM	AArch64	TD	stmt_completion	CPU	9,244	[ "=", "<NUM_LIT>", ";" ]	[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	9,245	[ "}" ]	[ "const", "LLT", "EltTy", "=", "Ty", ".", "getScalarType", "(", ")", ";", "return", "Ty", ".", "getSizeInBits", "(", ")", "<=", "MaxSize", "&&", "EltTy", ".", "getSizeInBits", "(", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ";", "}", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	9,246	[ ")" ]	[ "(", "and", "(", "match_code", "<STR_LIT>" ]
LLVM	AMDGPU	TD	stmt_completion	GPU	9,247	[ ";" ]	[ "def", "GPRIdxMode", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "GPRIdxModeMatchClass" ]
LLVM	SPIRV	CPP	next_suggestion	Virtual ISA	9,248	[ "auto", "MIB", "=", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addDef", "(", "ResVReg", ")", ";" ]	[ "SPIRVType", "", "SPIRVGlobalRegistry", "::", "getOpTypeOpaque", "(", "const", "StructType", "", "Ty", ",", "MachineIRBuilder", "&", "MIRBuilder", ")", "{", "assert", "(", "Ty", "->", "hasName", "(", ")", ")", ";", "const", "StringRef", "Name", "=", "Ty", "->", "hasName", "(", ")", "?", "Ty", "->", "getName", "(", ")", ":", "<STR_LIT>", "<STR_LIT>", ";", "Register", "ResVReg", "=", "createTypeVReg", "(", "MIRBuilder", ")", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	9,249	[ ":", "AsmOperandClass", "{" ]	[ "def", "MovWSymbolG1AsmOperand" ]
GCC	powerpcspe	CPP	stmt_completion	CPU	9,250	[ "ev64_s32__", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", ";" ]	[ "t", "=", "_", "_", "ev_mwhsmi", "(", "a", ",", "b", ")", ";", "return", "_", "_", "ev_mwsmian", "(", "t", ",", "(", "(", "_", "_" ]
LLVM	ARM64	TD	next_suggestion	CPU	9,251	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "L", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	9,252	[ "==", "ARM", "::", "fixup_arm_uncondbl", "\|\|", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "ARM", "::", "fixup_arm_condbl", ")", ")", "IsResolved", "=", "false", ";" ]	[ "if", "(", "A", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "ARM", "::", "fixup_arm_thumb_bl", ")", "{", "const", "MCSymbol", "&", "Sym", "=", "A", "->", "getSymbol", "(", ")", ".", "AliasedSymbol", "(", ")", ";", "const", "MCSymbolData", "&", "SymData", "=", "Asm", ".", "getSymbolData", "(", "Sym", ")", ";", "IsResolved", "=", "(", "SymData", ".", "getFragment", "(", ")", "==", "DF", ")", ";", "}", "if", "(", "A", "&&", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "ARM", "::", "fixup_arm_thumb_blx", "\|\|", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "ARM", "::", "fixup_arm_blx", "\|\|", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")" ]
GCC	avr	MD	next_suggestion	MPU	9,253	[ "}" ]	[ "(", "sign_extend", ":", "PSI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "return", "avr_out_sign_extend", "(", "insn", ",", "operands", ",", "NULL", ")" ]
LLVM	Sparc	CPP	stmt_completion	CPU	9,254	[ "::", "Glue", ",", "Result", ",", "RHS", ")", ";" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "LibCall", "=", "is64Bit", "?", "<STR_LIT>", "_Qp_cmp", "<STR_LIT>", ":", "<STR_LIT>", "_Q_cmp", "<STR_LIT>", ";", "break", ";", "}", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibCall", ",", "PtrVT", ")", ";", "Type", "", "RetTy", "=", "Type", "::", "getInt32Ty", "(", "", "DAG", ".", "getContext", "(", ")", ")", ";", "ArgListTy", "Args", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "Chain", "=", "LowerF128_LibCallArg", "(", "Chain", ",", "Args", ",", "LHS", ",", "DL", ",", "DAG", ")", ";", "Chain", "=", "LowerF128_LibCallArg", "(", "Chain", ",", "Args", ",", "RHS", ",", "DL", ",", "DAG", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "DL", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "CallingConv", "::", "C", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallInfo", "=", "LowerCallTo", "(", "CLI", ")", ";", "SDValue", "Result", "=", "CallInfo", ".", "first", ";", "switch", "(", "SPCC", ")", "{", "default", ":", "{", "SDValue", "RHS", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ")", ";", "SPCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Glue", ",", "Result", ",", "RHS", ")", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "SDValue", "Mask", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ",", "Result", ",", "Mask", ")", ";", "SDValue", "RHS", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ")", ";", "SPCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Glue", ",", "Result", ",", "RHS", ")", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "SDValue", "RHS", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ")", ";", "SPCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Glue", ",", "Result", ",", "RHS", ")", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "SDValue", "RHS", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ")", ";", "SPCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Glue", ",", "Result", ",", "RHS", ")", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "SDValue", "RHS", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ")", ";", "SPCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Glue", ",", "Result", ",", "RHS", ")", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "SDValue", "RHS", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ")", ";", "SPCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Glue", ",", "Result", ",", "RHS", ")", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "SDValue", "RHS", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ")", ";", "SPCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Glue", ",", "Result", ",", "RHS", ")", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "SDValue", "Mask", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ",", "Result", ",", "Mask", ")", ";", "SDValue", "RHS", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ")", ";", "SPCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT" ]
GCC	avr	MD	next_suggestion	MPU	9,255	[ "operands", "[", "<NUM_LIT>", "]", "=", "avr_to_int_mode", "(", "operands", "[", "<NUM_LIT>", "]", ")" ]	[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "rotate", ":", "QI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ashift", ":", "QI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "and", ":", "QI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "]", "{" ]
LLVM	AArch64	CPP	stmt_completion	CPU	9,256	[ ")", "{" ]	[ "SDValue", "Value", ",", "Overflow", ";", "std", "::", "tie", "(", "Value", ",", "Overflow", ")", "=", "getAArch64XALUOOp", "(", "OFCC", ",", "LHS", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DAG", ")", ";", "if", "(", "CC", "==", "ISD", "::", "SETNE", ")", "OFCC", "=", "getInvertedCondCode", "(", "OFCC", ")", ";", "SDValue", "CCVal", "=", "DAG", ".", "getConstant", "(", "OFCC", ",", "MVT", "::", "i32", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "LHS", ")", ",", "MVT", "::", "Other", ",", "Chain", ",", "Dest", ",", "CCVal", ",", "Overflow", ")", ";", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ")", "{", "assert", "(", "(", "LHS", ".", "getValueType", "(", ")", "==", "RHS", ".", "getValueType", "(", ")", ")", "&&", "(", "LHS", ".", "getValueType", "(", ")", "==", "MVT", "::", "i32", "\|\|", "LHS", ".", "getValueType", "(", ")", "==", "MVT", "::", "i64", ")", ")", ";", "const", "ConstantSDNode", "*", "RHSC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ";", "if", "(", "RHSC", "&&", "RHSC", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "CC", "==", "ISD", "::", "SETEQ", ")", "{", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "ISD", "::", "AND", "&&", "isa", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "isPowerOf2_64", "(", "LHS", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "Test", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint64_t", "Mask", "=", "LHS", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "Test", ",", "DAG", ".", "getConstant", "(", "Log2_64", "(", "Mask", ")", ",", "MVT", "::", "i64", ")", ",", "Dest", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "LHS", ",", "Dest", ")", ";", "}", "else", "if", "(", "CC", "==", "ISD", "::", "SETNE", ")", "{", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "ISD", "::", "AND", "&&", "isa", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "isPowerOf2_64", "(", "LHS", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "Test", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint64_t", "Mask", "=", "LHS", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "Test", ",", "DAG", ".", "getConstant", "(", "Log2_64", "(", "Mask", ")", ",", "MVT", "::", "i64", ")", ",", "Dest", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "LHS", ",", "Dest", ")", ";", "}", "else", "if", "(", "CC", "==", "ISD", "::", "SETLT", "&&", "LHS", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "AND", ")", "{", "uint64_t", "Mask", "=", "LHS", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", "-", "<NUM_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "LHS", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "MVT", "::", "i64", ")", ",", "Dest", ")", ";", "}", "}", "if", "(", "RHSC", "&&", "RHSC", "->", "getSExtValue", "(", ")", "==", "-", "<NUM_LIT>", "&&", "CC", "==", "ISD", "::", "SETGT", "&&", "LHS", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "AND", ")", "{", "uint64_t", "Mask", "=", "LHS", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", "-", "<NUM_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "LHS", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "MVT", "::", "i64", ")", ",", "Dest", ")", ";", "}", "SDValue", "CCVal", ";", "SDValue", "Cmp", "=", "getAArch64Cmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "CCVal", ",", "DAG", ",", "dl", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "Dest", ",", "CCVal", ",", "Cmp", ")", ";", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "MVT", "::", "f32", "\|\|", "LHS", ".", "getValueType", "(", ")", "==", "MVT", "::", "f64", ")", ";", "SDValue", "Cmp", "=", "emitComparison", "(", "LHS", ",", "RHS", ",", "CC", ",", "dl", ",", "DAG", ")", ";", "<STR_LIT>", "::", "<STR_LIT>", "CC1", ",", "CC2", ";", "changeFPCCToAArch64CC", "(", "CC", ",", "CC1", ",", "CC2", ")", ";", "SDValue", "CC1Val", "=", "DAG", ".", "getConstant", "(", "CC1", ",", "MVT", "::", "i32", ")", ";", "SDValue", "BR1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "Dest", ",", "CC1Val", ",", "Cmp", ")", ";", "if", "(", "CC2", "!=", "<STR_LIT>", "::", "<STR_LIT>" ]
GCC	pa	CPP	next_suggestion	CPU	9,257	[ "set_conv_libfunc", "(", "trunc_optab", ",", "SFmode", ",", "TFmode", ",", "<STR_LIT>", "_U_Qfcnvff_quad_to_sgl", "<STR_LIT>", ")", ";" ]	[ "set_optab_libfunc", "(", "sdiv_optab", ",", "TFmode", ",", "<STR_LIT>", "_U_Qfdiv", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "smin_optab", ",", "TFmode", ",", "<STR_LIT>", "_U_Qmin", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "smax_optab", ",", "TFmode", ",", "<STR_LIT>", "_U_Qfmax", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "sqrt_optab", ",", "TFmode", ",", "<STR_LIT>", "_U_Qfsqrt", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "abs_optab", ",", "TFmode", ",", "<STR_LIT>", "_U_Qfabs", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "neg_optab", ",", "TFmode", ",", "<STR_LIT>", "_U_Qfneg", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "eq_optab", ",", "TFmode", ",", "<STR_LIT>", "_U_Qfeq", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "ne_optab", ",", "TFmode", ",", "<STR_LIT>", "_U_Qfne", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "gt_optab", ",", "TFmode", ",", "<STR_LIT>", "_U_Qfgt", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "ge_optab", ",", "TFmode", ",", "<STR_LIT>", "_U_Qfge", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "lt_optab", ",", "TFmode", ",", "<STR_LIT>", "_U_Qflt", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "le_optab", ",", "TFmode", ",", "<STR_LIT>", "_U_Qfle", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "unord_optab", ",", "TFmode", ",", "<STR_LIT>", "_U_Qfunord", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "sext_optab", ",", "TFmode", ",", "SFmode", ",", "<STR_LIT>", "_U_Qfcnvff_sgl_to_quad", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "sext_optab", ",", "TFmode", ",", "DFmode", ",", "<STR_LIT>", "_U_Qfcnvff_dbl_to_quad", "<STR_LIT>", ")", ";" ]
GCC	arm	MD	program_repair	CPU	9,258	[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,259	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	TD	program_repair	CPU	9,260	[ "<FIXS>", "Sched", "[", "WriteCMP", ",", "ReadCMP", ",", "ReadCMP", "]", ">", ";", "<FIXE>" ]	[ "!", "strconcat", "(", "asmop", ",", "<STR_LIT>", ")", ",", "[", "(", "set", "i32", ":", "$", "Rd", ",", "(", "select", "i32", ":", "$", "Rn", ",", "i32", ":", "$", "Rm", ")", ")", "]", ",", "NoItinerary", ">", ",", "<BUGS>", "Sched", "[", "WriteCMP", ",", "ReadCMP", "]", ">", ";", "<BUGE>", "def", "xxxc", ":", "A64I_condsel", "<NUM_LIT>", ",", "op", ",", "<NUM_LIT>", ",", "op2", "," ]
GCC	i386	MD	program_repair	CPU	9,261	[ "<FIXS>", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>" ]	[ "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGS>", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	mips	MD	stmt_completion	CPU	9,262	[ ")" ]	[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Mips	CPP	stmt_completion	CPU	9,263	[ ",", "Mips", "::", "sub_64", ")", ";" ]	[ "unsigned", "Wt", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "Mips", "::", "MSA128DRegClass", ")", ";", "BuildMI", "(", "", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "SPLATI_D", ")", ",", "Wt", ")", ".", "addReg", "(", "Ws", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "COPY", ")", ",", "Fd", ")", ".", "addReg", "(", "Wt", ",", "<NUM_LIT>" ]
GCC	i960	MD	stmt_completion	CPU	9,264	[ ")", "]" ]	[ "(", "udiv", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	i386	CPP	program_repair	CPU	9,265	[ "<FIXS>", "emit_insn", "(", "gen_extend_insn", "(", "hop1", ",", "op1", ",", "himode", ",", "qimode", ",", "uns_p", ")", ")", ";", "emit_insn", "(", "gen_extend_insn", "(", "hop2", ",", "op2", ",", "himode", ",", "qimode", ",", "uns_p", ")", ")", ";", "<FIXE>" ]	[ "hop1", "=", "gen_reg_rtx", "(", "himode", ")", ";", "hop2", "=", "gen_reg_rtx", "(", "himode", ")", ";", "hdest", "=", "gen_reg_rtx", "(", "himode", ")", ";", "<BUGS>", "emit_insn", "(", "gen_extend", "(", "hop1", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_extend", "(", "hop2", ",", "op2", ")", ")", ";", "<BUGE>", "emit_insn", "(", "gen_rtx_SET", "(", "hdest", ",", "simplify_gen_binary", "(", "code", ",", "himode", ",", "hop1", ",", "hop2", ")", ")", ")", ";", "emit_insn", "(", "gen_truncate", "(", "dest", ",", "hdest", ")", ")", ";" ]
LLVM	X86	TD	stmt_completion	CPU	9,266	[ ",", "<STR_LIT>", ">", ";" ]	[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "VCVTSS2SI64rm_Int", "GR64", ":", "$", "dst", ",", "ssmem", ":", "$", "src", ")", ",", "<NUM_LIT>" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	9,267	[ "int", "ScavengeFI", "=", "MFI", "->", "CreateSpillStackObject", "(", "AMDGPU", "::", "SGPR_32RegClass", ".", "getSize", "(", ")", ",", "AMDGPU", "::", "SGPR_32RegClass", ".", "getAlignment", "(", ")", ")", ";" ]	[ "assert", "(", "(", "RS", "\|\|", "!", "MayNeedScavengingEmergencySlot", ")", "&&", "<STR_LIT>", "RegScavenger required if spilling", "<STR_LIT>", ")", ";", "if", "(", "MayNeedScavengingEmergencySlot", ")", "{" ]
GCC	sparc	MD	next_suggestion	CPU	9,268	[ "DONE" ]	[ "<STR_LIT>", "[", "(", "clobber", "(", "const_int", "<NUM_LIT>", ")", ")", "]", "{", "emit_move_insn_1", "(", "adjust_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ",", "<NUM_LIT>", ")", ",", "const0_rtx", ")", "emit_move_insn_1", "(", "adjust_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ",", "<NUM_LIT>", ")", ",", "const0_rtx", ")" ]
LLVM	X86	CPP	stmt_completion	CPU	9,269	[ "(", "Reg", ")", ";" ]	[ "return", "X86", "::", "GR8_ABCD_HRegClass", ".", "contains" ]
GCC	s390	CPP	code_generation	MPU	9,270	[ "static", "void", "s390_init_frame_layout", "(", "void", ")", "{", "HOST_WIDE_INT", "frame_size", ";", "int", "base_used", ";", "if", "(", "reload_completed", ")", "return", ";", "do", "{", "frame_size", "=", "cfun_frame_layout", ".", "frame_size", ";", "base_used", "=", "crtl", "->", "uses_const_pool", "\|\|", "(", "!", "DISP_IN_RANGE", "(", "frame_size", ")", "&&", "!", "CONST_OK_FOR_K", "(", "frame_size", ")", ")", ";", "if", "(", "!", "base_used", ")", "cfun", "->", "machine", "->", "base_reg", "=", "NULL_RTX", ";", "else", "{", "int", "br", "=", "<NUM_LIT>", ";", "if", "(", "crtl", "->", "is_leaf", ")", "for", "(", "br", "=", "<NUM_LIT>", ";", "br", ">=", "<NUM_LIT>", "&&", "df_regs_ever_live_p", "(", "br", ")", ";", "br", "--", ")", ";", "cfun", "->", "machine", "->", "base_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "(", "br", ">=", "<NUM_LIT>", ")", "?", "br", ":", "BASE_REGNUM", ")", ";", "}", "s390_register_info", "(", ")", ";", "s390_frame_info", "(", ")", ";", "}", "while", "(", "frame_size", "!=", "cfun_frame_layout", ".", "frame_size", ")", ";", "}" ]	[ "Generate", "frame", "layout", ".", "Fills", "in", "register", "and", "frame", "data", "for", "the", "current", "function", "in", "cfun-", ">", "machine", ".", "This", "routine", "can", "be", "called", "multiple", "times", ";", "it", "will", "re-do", "the", "complete", "frame", "layout", "every", "time", "." ]
GCC	rs6000	CPP	next_suggestion	CPU	9,271	[ "return", "insn", ";" ]	[ "if", "(", "CALL_P", "(", "insn", ")", "\|\|", "JUMP_P", "(", "insn", ")", "\|\|", "JUMP_TABLE_DATA_P", "(", "insn", ")", "\|\|", "(", "NONJUMP_INSN_P", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "USE", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "CLOBBER", "&&", "INSN_CODE", "(", "insn", ")", "!=", "CODE_FOR_stack_tie", ")", ")", "break", ";", "}" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	9,272	[ ";" ]	[ "MinInd", "=", "I", "!=", "<NUM_LIT>", "?", "std", "::", "min", "(", "MinInd", ",", "LI", "->", "beginIndex", "(", ")", ")", ":", "LI", "->", "beginIndex", "(", ")", ";", "MaxInd", "=", "I", "!=", "<NUM_LIT>", "?", "std", "::", "max", "(", "MaxInd", ",", "LI", "->", "endIndex", "(", ")", ")", ":", "LI", "->", "endIndex", "(", ")", ";", "}", "if", "(", "Intervals", ".", "empty", "(", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Attempting to reassign NSA: ", "<STR_LIT>", "<<", "", "MI", "<<", "<STR_LIT>", "\\tOriginal allocation:\\t", "<STR_LIT>", ";", "for", "(", "auto", "", "LI", ":", "Intervals", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", "<<", "llvm", "::", "printReg", "(", "(", "VRM", "->", "getPhys", "(", "LI", "->", "reg", "(", ")", ")", ")", ",", "TRI", ")", ";", "dbgs", "(", ")", "<<", "'", "\\n", "'", ")", ";", "bool", "Success", "=", "scavengeRegs", "(", "Intervals", ")", ";", "if", "(", "!", "Success", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\tCannot reallocate.\\n", "<STR_LIT>", ")", ";", "if", "(", "VRM", "->", "hasPhys", "(", "Intervals", ".", "back", "(", ")", "->", "reg", "(", ")", ")", ")", "continue", ";", "}", "else", "{", "auto", "I", "=", "std", "::", "lower_bound", "(", "Candidates", ".", "begin", "(", ")", ",", "&", "C", ",", "MinInd", ",", "[", "this", "]", "(", "const", "Candidate", "&", "C", ",", "SlotIndex", "I", ")", "{", "return", "LIS", "->", "getInstructionIndex", "(", "", "C", ".", "first", ")", "<", "I", ";", "}", ")", ";", "for", "(", "auto", "E", "=", "Candidates", ".", "end", "(", ")", ";", "Success", "&&", "I", "!=", "E", "&&", "LIS", "->", "getInstructionIndex", "(", "", "I", "->", "first", ")", "<", "MaxInd", ";", "++", "I", ")", "{", "if", "(", "I", "->", "second", "&&", "CheckNSA", "(", "", "I", "->", "first", ",", "true", ")", "<", "NSA_Status", "::", "CONTIGUOUS", ")", "{", "Success", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\tNSA conversion conflict with ", "<STR_LIT>", "<<", "", "I", "->", "first", ")", ";", "}", "}", "}", "if", "(", "!", "Success", ")", "{", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "Info", "->", "VAddrDwords", ";", "++", "I", ")", "if", "(", "VRM", "->", "hasPhys", "(", "Intervals", "[", "I", "]", "->", "reg", "(", ")", ")", ")", "LRM", "->", "unassign", "(", "", "Intervals", "[", "I", "]", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "Info", "->", "VAddrDwords", ";", "++", "I", ")", "LRM", "->", "assign", "(", "", "Intervals", "[", "I", "]", ",", "OrigRegs", "[", "I", "]", ")", ";", "continue", ";", "}", "C", ".", "second", "=", "true", ";", "++", "NumNSAConverted", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\tNew allocation:\\t\\t [", "<STR_LIT>", "<<", "llvm", "::", "printReg", "(", "(", "VRM", "->", "getPhys", "(", "Intervals", ".", "front", "(", ")", "->", "reg", "(", ")", ")", ")", ",", "TRI", ")", "<<", "<STR_LIT>", " : ", "<STR_LIT>", "<<", "llvm", "::", "printReg", "(", "(", "VRM", "->", "getPhys", "(", "Intervals", ".", "back", "(", ")", "->", "reg", "(", ")", ")", ")", ",", "TRI", ")", "<<", "<STR_LIT>", "]\\n", "<STR_LIT>", ")", ";", "Changed", "=", "true" ]
GCC	gcn	MD	next_suggestion	GPU	9,273	[ "<STR_LIT>" ]	[ "(", "clobber", "(", "reg", ":", "DI", "LR_REGNUM", ")", ")", "(", "clobber", "(", "match_scratch", ":", "DI", "<NUM_LIT>", ")", ")", "]", ")", "]" ]
GCC	rs6000	CPP	stmt_completion	CPU	9,274	[ "v16qi", ")", "_", "_", "A", ")", ";" ]	[ "return", "(", "_", "_", "m128i", ")", "vec_abs", "(", "(", "_", "_" ]
LLVM	ARM	TD	stmt_completion	CPU	9,275	[ "bit_12", ">", ";" ]	[ "def", "<STR_LIT>", ":", "MVE_VMAXMINNMA", "<", "iname", ",", "VTI", ".", "Suffix", ",", "VTI", ".", "Size", "{", "<NUM_LIT>", "}", "," ]
LLVM	AArch64	CPP	stmt_completion	CPU	9,276	[ "->", "print", "(", "dbgs", "(", ")", ")", ")", ";" ]	[ "if", "(", "IsUnscaled", ")", "OffsetImm", "/", "=", "OffsetStride", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "", "I", "->", "getParent", "(", ")", ",", "InsertionPoint", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addOperand", "(", "getLdStRegOp", "(", "RtMI", ")", ")", ".", "addOperand", "(", "getLdStRegOp", "(", "Rt2MI", ")", ")", ".", "addOperand", "(", "BaseRegOp", ")", ".", "addImm", "(", "OffsetImm", ")", ";", "(", "void", ")", "MIB", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Creating pair load/store. Replacing instructions:\\n ", "<STR_LIT>", ")", ";", "DEBUG", "(", "I", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " ", "<STR_LIT>", ")", ";", "DEBUG", "(", "Paired", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " with instruction:\\n ", "<STR_LIT>", ")", ";", "if", "(", "SExtIdx", "!=", "-", "<NUM_LIT>", ")", "{", "MachineOperand", "&", "DstMO", "=", "MIB", "->", "getOperand", "(", "SExtIdx", ")", ";", "unsigned", "DstRegX", "=", "DstMO", ".", "getReg", "(", ")", ";", "unsigned", "DstRegW", "=", "TRI", "->", "getSubReg", "(", "DstRegX", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "DstMO", ".", "setReg", "(", "DstRegW", ")", ";", "DEBUG", "(", "(", "(", "MachineInstr", "", ")", "MIB", ")", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIBKill", "=", "BuildMI", "(", "", "I", "->", "getParent", "(", ")", ",", "InsertionPoint", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "KILL", ")", ",", "DstRegW", ")", ".", "addReg", "(", "DstRegW", ")", ".", "addReg", "(", "DstRegX", ",", "RegState", "::", "Define", ")", ";", "MIBKill", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImplicit", "(", ")", ";", "MachineInstrBuilder", "MIBSXTW", "=", "BuildMI", "(", "", "I", "->", "getParent", "(", ")", ",", "InsertionPoint", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DstRegX", ")", ".", "addReg", "(", "DstRegX", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "(", "void", ")", "MIBSXTW", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Extend operand:\\n ", "<STR_LIT>", ")", ";", "DEBUG", "(", "(", "(", "MachineInstr", "*", ")", "MIBSXTW", ")" ]
LLVM	XCore	CPP	next_suggestion	MPU	9,277	[ "}" ]	[ "XCoreTargetMachine", "::", "XCoreTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "DL", "(", "<STR_LIT>", "e-m:e-p:32:32-i1:8:32-i8:8:32-i16:16:32-i64:32-f64:32-a:0:32-n32", "<STR_LIT>", ")", ",", "InstrInfo", "(", ")", ",", "FrameLowering", "(", "Subtarget", ")", ",", "TLInfo", "(", "", "this", ")", ",", "TSInfo", "(", "", "this", ")", "{", "initAsmInfo", "(", ")", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	9,278	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";" ]
LLVM	TriCore	CPP	next_suggestion	MPU	9,279	[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "Op", ",", "VT", ",", "TargetAddr", ")", ";" ]	[ "SDValue", "TriCoreTargetLowering", "::", "LowerGlobalAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "GlobalAddressSDNode", "*", "GlobalAddr", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "int64_t", "Offset", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getOffset", "(", ")", ";", "SDValue", "TargetAddr", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GlobalAddr", "->", "getGlobal", "(", ")", ",", "Op", ",", "MVT", "::", "i32", ",", "Offset", ")", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	9,280	[ "<NUM_LIT>", ";" ]	[ "class", "BaseSingleOperandFPData", "<", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterClass", "regtype", ",", "ValueType", "vt", ",", "string", "asm", ",", "SDPatternOperator", "node", ">", ":", "I", "<", "(", "outs", "regtype", ":", "$", "Rd", ")", ",", "(", "ins", "regtype", ":", "$", "Rn", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "vt", "regtype", ":", "$", "Rd", ")", ",", "(", "node", "(", "vt", "regtype", ":", "$", "Rn", ")", ")", ")", "]", ">", ",", "Sched", "<", "[", "WriteF", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
GCC	aarch64	CPP	code_generation	CPU	9,281	[ "static", "void", "aarch64_restore_callee_saves", "(", "machine_mode", "mode", ",", "poly_int64", "start_offset", ",", "unsigned", "start", ",", "unsigned", "limit", ",", "bool", "skip_wb", ",", "rtx", "", "cfi_ops", ")", "{", "rtx", "base_rtx", "=", "stack_pointer_rtx", ";", "unsigned", "regno", ";", "unsigned", "regno2", ";", "poly_int64", "offset", ";", "for", "(", "regno", "=", "aarch64_next_callee_save", "(", "start", ",", "limit", ")", ";", "regno", "<=", "limit", ";", "regno", "=", "aarch64_next_callee_save", "(", "regno", "+", "<NUM_LIT>", ",", "limit", ")", ")", "{", "if", "(", "cfun", "->", "machine", "->", "reg_is_wrapped_separately", "[", "regno", "]", ")", "continue", ";", "rtx", "reg", ",", "mem", ";", "if", "(", "skip_wb", "&&", "(", "regno", "==", "cfun", "->", "machine", "->", "frame", ".", "wb_candidate1", "\|\|", "regno", "==", "cfun", "->", "machine", "->", "frame", ".", "wb_candidate2", ")", ")", "continue", ";", "reg", "=", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";", "offset", "=", "start_offset", "+", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno", "]", ";", "mem", "=", "gen_frame_mem", "(", "mode", ",", "plus_constant", "(", "Pmode", ",", "base_rtx", ",", "offset", ")", ")", ";", "regno2", "=", "aarch64_next_callee_save", "(", "regno", "+", "<NUM_LIT>", ",", "limit", ")", ";", "if", "(", "regno2", "<=", "limit", "&&", "!", "cfun", "->", "machine", "->", "reg_is_wrapped_separately", "[", "regno2", "]", "&&", "(", "(", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno", "]", "+", "UNITS_PER_WORD", ")", "==", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno2", "]", ")", ")", "{", "rtx", "reg2", "=", "gen_rtx_REG", "(", "mode", ",", "regno2", ")", ";", "rtx", "mem2", ";", "offset", "=", "start_offset", "+", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno2", "]", ";", "mem2", "=", "gen_frame_mem", "(", "mode", ",", "plus_constant", "(", "Pmode", ",", "base_rtx", ",", "offset", ")", ")", ";", "emit_insn", "(", "aarch64_gen_load_pair", "(", "mode", ",", "reg", ",", "mem", ",", "reg2", ",", "mem2", ")", ")", ";", "", "cfi_ops", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg2", ",", "", "cfi_ops", ")", ";", "regno", "=", "regno2", ";", "}", "else", "emit_move_insn", "(", "reg", ",", "mem", ")", ";", "", "cfi_ops", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg", ",", "*", "cfi_ops", ")", ";", "}", "}" ]	[ "Emit", "code", "to", "restore", "the", "callee", "registers", "of", "mode", "MODE", "from", "register", "number", "START", "up", "to", "and", "including", "LIMIT", ".", "Restore", "from", "the", "stack", "offset", "START_OFFSET", ",", "skipping", "any", "write-back", "candidates", "if", "SKIP_WB", "is", "true", ".", "Write", "the", "appropriate", "REG_CFA_RESTORE", "notes", "into", "CFI_OPS", "." ]
GCC	aarch64	CPP	stmt_completion	CPU	9,282	[ ",", "x", ")", ";" ]	[ "create_address_operand", "(", "&", "m_ops", ".", "last", "(", ")" ]
LLVM	Blackfin	TD	stmt_completion	DSP	9,283	[ ")", ";" ]	[ "int64_t", "value", "=", "N", "-", ">", "getSExtValue", "(", ")", ";", "return", "value", "%", "<NUM_LIT>", "=", "=", "<NUM_LIT>", "&", "&", "isInt", "<", "<NUM_LIT>", ">", "(", "value", ")", ";", "}", "]", ">", ";", "def", "uimm5mask", ":", "Operand", "<", "i32", ">", ",", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "isPowerOf2_32", "(", "N", "-", ">", "getZExtValue", "(", ")", ")", ";", "}", "]", ",", "trailingZeros_xform", ">", ";", "def", "uimm5imask", ":", "Operand", "<", "i32", ">", ",", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "isPowerOf2_32", "(", "~", "N", "-", ">", "getZExtValue", "(", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,284	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pu", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rs", ";", "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MajOp", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MinOp", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "OpsRev", ",", "Rt", ",", "Rs", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "PredNew", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "OpsRev", ",", "Rs", ",", "Rt", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "PredNot", ";" ]
LLVM	SystemZ	TD	next_suggestion	CPU	9,285	[ "}" ]	[ "class", "StoreSIL", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "SDPatternOperator", "operator", ",", "ImmOpWithPattern", "imm", ">", ":", "InstSIL", "<", "opcode", ",", "(", "outs", ")", ",", "(", "ins", "mviaddr12pair", ":", "$", "BD1", ",", "imm", ":", "$", "I2", ")", ",", "mnemonic", "#", "<STR_LIT>", ",", "[", "(", "operator", "imm", ":", "$", "I2", ",", "mviaddr12pair", ":", "$", "BD1", ")", "]", ">", "{", "let", "mayStore", "=", "<NUM_LIT>", ";" ]
GCC	nios2	CPP	next_suggestion	MPU	9,286	[ "nios2_custom_check_insns", "(", ")", ";" ]	[ "}", "if", "(", "nios2_r0rel_sec", ")", "{", "if", "(", "regcomp", "(", "&", "nios2_r0rel_sec_regex", ",", "nios2_r0rel_sec", ",", "REG_EXTENDED", "\|", "REG_NOSUB", ")", ")", "error", "(", "<STR_LIT>", "%<-mr0rel-sec=%> argument is not a valid regular expression", "<STR_LIT>", ")", ";", "}", "if", "(", "!", "TARGET_HAS_MUL", "&&", "TARGET_HAS_MULX", ")", "target_flags", "&=", "~", "MASK_HAS_MULX", ";", "if", "(", "!", "TARGET_ARCH_R2", ")", "{", "if", "(", "TARGET_HAS_BMX", ")", "error", "(", "<STR_LIT>", "BMX instructions are only supported with R2 architecture", "<STR_LIT>", ")", ";", "if", "(", "TARGET_HAS_CDX", ")", "error", "(", "<STR_LIT>", "CDX instructions are only supported with R2 architecture", "<STR_LIT>", ")", ";", "}", "if", "(", "TARGET_ARCH_R2", "&&", "TARGET_BIG_ENDIAN", ")", "error", "(", "<STR_LIT>", "R2 architecture is little-endian only", "<STR_LIT>", ")", ";", "nios2_init_fpu_configs", "(", ")", ";", "if", "(", "nios2_custom_fpu_cfg_string", "&&", "*", "nios2_custom_fpu_cfg_string", ")", "nios2_handle_custom_fpu_cfg", "(", "nios2_custom_fpu_cfg_string", ",", "NULL", ",", "false", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "nios2_fpu_insn", ")", ";", "i", "++", ")", "nios2_handle_custom_fpu_insn_option", "(", "i", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,287	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,288	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	SystemZ	TD	stmt_completion	CPU	9,289	[ "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	9,290	[ "}" ]	[ "unsigned", "GCNTTIImpl", "::", "getMinVectorRegisterBitWidth", "(", ")", "const", "{", "return", "<NUM_LIT>", ";" ]
GCC	powerpcspe	MD	next_suggestion	CPU	9,291	[ "}", ")" ]	[ "{", "emit_insn", "(", "gen_altivec_mulv4sf3", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "DONE", "}" ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,292	[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]	[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
GCC	spu	MD	next_suggestion	MPU	9,293	[ "}", ")" ]	[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "{", "if", "(", "spu_split_store", "(", "operands", ")", ")", "DONE" ]
LLVM	Mips	TD	stmt_completion	CPU	9,294	[ ">", ";" ]	[ "class", "BSETI_B_ENC", ":", "MSA_BIT_B_FMT", "<", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM	Sparc	CPP	next_suggestion	CPU	9,295	[ "mainMBB", "->", "addSuccessor", "(", "sinkMBB", ")", ";" ]	[ "unsigned", "BufReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "unsigned", "FP", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "MIB", "=", "BuildMI", "(", "thisMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "BufReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "FP", ")", ";", "MIB", "=", "BuildMI", "(", "thisMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "LabelReg", ",", "RegState", "::", "Define", ")", ".", "addMBB", "(", "restoreMBB", ",", "SparcMCExpr", "::", "VK_Sparc_HI", ")", ";", "MIB", "=", "BuildMI", "(", "thisMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "LabelReg2", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "LabelReg", ",", "RegState", "::", "Kill", ")", ".", "addMBB", "(", "restoreMBB", ",", "SparcMCExpr", "::", "VK_Sparc_LO", ")", ";", "MIB", "=", "BuildMI", "(", "thisMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "BufReg", ")", ".", "addImm", "(", "RegSize", ")", ".", "addReg", "(", "LabelReg2", ",", "RegState", "::", "Kill", ")", ";", "const", "unsigned", "SP", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "MIB", "=", "BuildMI", "(", "thisMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "BufReg", ")", ".", "addImm", "(", "<NUM_LIT>", "", "RegSize", ")", ".", "addReg", "(", "SP", ")", ";", "MIB", "=", "BuildMI", "(", "thisMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "BufReg", ")", ".", "addImm", "(", "<NUM_LIT>", "", "RegSize", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "thisMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "restoreMBB", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "thisMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "mainMBB", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "thisMBB", "->", "addSuccessor", "(", "mainMBB", ")", ";", "thisMBB", "->", "addSuccessor", "(", "restoreMBB", ")", ";", "MIB", "=", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "mainDstReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]
LLVM	Blackfin	CPP	next_suggestion	DSP	9,296	[ "return", "true", ";" ]	[ "if", "(", "(", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "&&", "(", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "&&", "(", "CN", "->", "getSExtValue", "(", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "CN", "->", "getSExtValue", "(", ")", ">=", "<NUM_LIT>", ")", ")", "{", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "MVT", "::", "i32", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CN", "->", "getSExtValue", "(", ")", ",", "MVT", "::", "i32", ")", ";" ]
GCC	loongarch	MD	next_suggestion	CPU	9,297	[ "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]	[ "generator", ".", "fn_7", "=", "gen_atomic_cas_value_or_7_si", "loongarch_expand_atomic_qihi", "(", "generator", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", "," ]
GCC	rs6000	MD	next_suggestion	CPU	9,298	[ "}" ]	[ "(", "ashift", ":", "GPR", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "<", "MODE", ">", "mode", "=", "=", "SImode", ")", "return", "<STR_LIT>", "else", "return", "<STR_LIT>" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	9,299	[ "if", "(", "!", "V", ".", "is", "(", "<NUM_LIT>", ")", "&&", "!", "V", ".", "is", "(", "<NUM_LIT>", ")", ")", "return", "false", ";" ]	[ "if", "(", "!", "BTP", "->", "has", "(", "Reg", ")", ")", "return", "false", ";", "const", "BitTracker", "::", "RegisterCell", "&", "RC", "=", "BTP", "->", "lookup", "(", "Reg", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "w", "=", "RC", ".", "width", "(", ")", ";", "i", "<", "w", ";", "++", "i", ")", "{", "const", "BitTracker", "::", "BitValue", "&", "V", "=", "RC", "[", "i", "]", ";" ]

LLVM

AArch64

CPP

code_generation

CPU

9,200

[ "bool", "AArch64AdvSIMDScalar", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "bool", "Changed", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "***** AArch64AdvSIMDScalar *****\\n", "<STR_LIT>", ")", ";", "if", "(", "skipFunction", "(", "mf", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "MRI", "=", "&", "mf", ".", "getRegInfo", "(", ")", ";", "TII", "=", "mf", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "mf", ")", "if", "(", "processMachineBasicBlock", "(", "&", "MBB", ")", ")", "Changed", "=", "true", ";", "return", "Changed", ";", "}" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

LLVM

AArch64

CPP

stmt_completion

CPU

9,201

[ ")", ";" ]

[ "initializeAArch64DeadRegisterDefinitionsPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")" ]

LLVM

Mips

TD

next_suggestion

CPU

9,202

[ "bits", "<", "<NUM_LIT>", ">", "Inst", ";" ]

[ "class", "SLTI_FM_MM", "<", "bits", "<", "<NUM_LIT>", ">", "op", ">", ":", "MMArch", "{", "bits", "<", "<NUM_LIT>", ">", "rt", ";", "bits", "<", "<NUM_LIT>", ">", "rs", ";", "bits", "<", "<NUM_LIT>", ">", "imm16", ";" ]

LLVM

LC2200

CPP

code_generation

CPU

9,203

[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "LC2200 DAG->DAG Pattern Instruction Selection", "<STR_LIT>", ";", "}" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

GCC

arm

MD

next_suggestion

CPU

9,204

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

rs6000

MD

next_suggestion

CPU

9,205

[ "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "CC", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "compare", ":", "CC", "(", "mult", ":", "SI", "(", "lshiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "lshiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]

GCC

mips

CPP

code_generation

CPU

9,206

[ "static", "rtx", "mips_unspec_call", "(", "rtx", "reg", ",", "rtx", "symbol", ")", "{", "rtvec", "vec", ";", "vec", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "reg", ",", "symbol", ",", "gen_rtx_REG", "(", "SImode", ",", "GOT_VERSION_REGNUM", ")", ")", ";", "return", "gen_rtx_UNSPEC", "(", "Pmode", ",", "vec", ",", "UNSPEC_LOAD_CALL", ")", ";", "}" ]

[ "Return", "the", "RHS", "of", "a", "load_call", "<", "mode", ">", "insn", "." ]

LLVM

X86

CPP

program_repair

CPU

9,207

[ "<FIXS>", "if", "(", "SVT", "==", "MVT", "::", "f128", "||", "(", "VT", "==", "MVT", "::", "f16", "&&", "SVT", "==", "MVT", "::", "f80", ")", ")", "return", "SDValue", "(", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "VT", "==", "MVT", "::", "f16", ")", "{", "if", "(", "Subtarget", ".", "hasFP16", "(", ")", ")", "return", "Op", ";", "if", "(", "!", "Subtarget", ".", "hasF16C", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "SVT", "!=", "MVT", "::", "f32", ")", "{", "if", "(", "IsStrict", ")", "return", "DAG", ".", "getNode", "(", "ISD", "::", "STRICT_FP_ROUND", ",", "DL", ",", "{", "VT", ",", "MVT", "::", "Other", "}", ",", "{", "Chain", ",", "DAG", ".", "getNode", "(", "ISD", "::", "STRICT_FP_ROUND", ",", "DL", ",", "{", "MVT", "::", "f32", ",", "MVT", "::", "Other", "}", ",", "{", "Chain", ",", "In", ",", "Op2", "}", ")", ",", "Op2", "}", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "FP_ROUND", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "ISD", "::", "FP_ROUND", ",", "DL", ",", "MVT", "::", "f32", ",", "In", ",", "Op2", ")", ",", "Op2", ")", ";", "}", "SDValue", "Res", ";", "SDValue", "Rnd", "=", "DAG", ".", "getTargetConstant", "(", "X86", "::", "STATIC_ROUNDING", "::", "CUR_DIRECTION", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "if", "(", "IsStrict", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_VECTOR_ELT", ",", "DL", ",", "MVT", "::", "v4f32", ",", "DAG", ".", "getConstantFP", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "v4f32", ")", ",", "In", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "{", "MVT", "::", "v8i16", ",", "MVT", "::", "Other", "}", ",", "{", "Chain", ",", "Res", ",", "Rnd", "}", ")", ";", "Chain", "=", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "DL", ",", "MVT", "::", "v4f32", ",", "In", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v8i16", ",", "Res", ",", "Rnd", ")", ";", "}", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "MVT", "::", "i16", ",", "Res", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "Res", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "f16", ",", "Res", ")", ";", "if", "(", "IsStrict", ")", "return", "DAG", ".", "getMergeValues", "(", "{", "Res", ",", "Chain", "}", ",", "DL", ")", ";", "return", "Res", ";", "}", "return", "Op", ";", "<FIXE>" ]

[ "SDValue", "X86TargetLowering", "::", "LowerFP_ROUND", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "bool", "IsStrict", "=", "Op", "->", "isStrictFPOpcode", "(", ")", ";", "SDValue", "In", "=", "Op", ".", "getOperand", "(", "IsStrict", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "MVT", "SVT", "=", "In", ".", "getSimpleValueType", "(", ")", ";", "<BUGS>", "if", "(", "SVT", "!=", "MVT", "::", "f128", "&&", "!", "(", "VT", "==", "MVT", "::", "f16", "&&", "SVT", "==", "MVT", "::", "f80", ")", ")", "return", "Op", ";", "<BUGE>", "<BUGS>", "return", "SDValue", "(", ")", ";", "<BUGE>", "}", "static", "SDValue", "LowerFP16_TO_FP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{" ]

LLVM

AArch64

TD

next_suggestion

CPU

9,208

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

9,209

[ "Symbol", "]", "=", "Signature", ";" ]

[ "if", "(", "Subtarget", "->", "inMips16Mode", "(", ")", ")", "for", "(", "const", "auto", "&", "I", ":", "MipsFI", "->", "StubsNeeded", ")", "{", "const", "char", "*", "Symbol", "=", "I", ".", "first", ";", "const", "<STR_LIT>", "::", "<STR_LIT>", "*", "Signature", "=", "I", ".", "second", ";", "if", "(", "StubsNeeded", ".", "find", "(", "Symbol", ")", "==", "StubsNeeded", ".", "end", "(", ")", ")", "StubsNeeded", "[" ]

GCC

arm

MD

stmt_completion

CPU

9,210

[ "lane", "/", "elts_per_reg" ]

[ "(", "match_operand", ":", "VCVTF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "int", "lane", "=", "NEON_ENDIAN_LANE_N", "(", "<", "VFMLSEL2", ">", "mode", ",", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "int", "elts_per_reg", "=", "GET_MODE_NUNITS", "(", "<", "VFMLSEL", ">", "mode", ")", "int", "new_lane", "=", "lane", "%", "elts_per_reg", "int", "regdiff", "=" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

9,211

[ "Temp", "=", "Scheduler", ".", "scheduleVariant", "(", "v", ".", "first", ",", "v", ".", "second", ")", ";" ]

[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "(", "unsigned", ")", "SUnits", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "SUnit", "*", "SU", "=", "&", "SUnits", "[", "i", "]", ";", "MachineOperand", "*", "BaseLatOp", ";", "int64_t", "OffLatReg", ";", "if", "(", "SITII", "->", "isLowLatencyInstruction", "(", "*", "SU", "->", "getInstr", "(", ")", ")", ")", "{", "IsLowLatencySU", "[", "i", "]", "=", "<NUM_LIT>", ";", "if", "(", "SITII", "->", "getMemOperandWithOffset", "(", "*", "SU", "->", "getInstr", "(", ")", ",", "BaseLatOp", ",", "OffLatReg", ",", "TRI", ")", ")", "LowLatencyOffset", "[", "i", "]", "=", "OffLatReg", ";", "}", "else", "if", "(", "SITII", "->", "isHighLatencyInstruction", "(", "*", "SU", "->", "getInstr", "(", ")", ")", ")", "IsHighLatencySU", "[", "i", "]", "=", "<NUM_LIT>", ";", "}", "SIScheduler", "Scheduler", "(", "this", ")", ";", "Best", "=", "Scheduler", ".", "scheduleVariant", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "Best", ".", "MaxVGPRUsage", ">", "<NUM_LIT>", ")", "{", "static", "const", "std", "::", "pair", "<", "SISchedulerBlockCreatorVariant", ",", "SISchedulerBlockSchedulerVariant", ">", "Variants", "[", "]", "=", "{", "{", "LatenciesAlone", ",", "BlockRegUsageLatency", "}", ",", "{", "LatenciesGrouped", ",", "BlockLatencyRegUsage", "}", ",", "{", "LatenciesAlonePlusConsecutive", ",", "BlockLatencyRegUsage", "}", ",", "}", ";", "for", "(", "std", "::", "pair", "<", "SISchedulerBlockCreatorVariant", ",", "SISchedulerBlockSchedulerVariant", ">", "v", ":", "Variants", ")", "{", "Temp", "=", "Scheduler", ".", "scheduleVariant", "(", "v", ".", "first", ",", "v", ".", "second", ")", ";", "if", "(", "Temp", ".", "MaxVGPRUsage", "<", "Best", ".", "MaxVGPRUsage", ")", "Best", "=", "Temp", ";", "}", "}", "if", "(", "Best", ".", "MaxVGPRUsage", ">", "<NUM_LIT>", ")", "{", "static", "const", "std", "::", "pair", "<", "SISchedulerBlockCreatorVariant", ",", "SISchedulerBlockSchedulerVariant", ">", "Variants", "[", "]", "=", "{", "{", "LatenciesAlone", ",", "BlockRegUsage", "}", ",", "{", "LatenciesGrouped", ",", "BlockRegUsageLatency", "}", ",", "{", "LatenciesGrouped", ",", "BlockRegUsage", "}", ",", "{", "LatenciesAlonePlusConsecutive", ",", "BlockRegUsageLatency", "}", ",", "{", "LatenciesAlonePlusConsecutive", ",", "BlockRegUsage", "}", "}", ";", "for", "(", "std", "::", "pair", "<", "SISchedulerBlockCreatorVariant", ",", "SISchedulerBlockSchedulerVariant", ">", "v", ":", "Variants", ")", "{" ]

LLVM

X86

CPP

stmt_completion

CPU

9,212

[ "DL", ",", "MCCFIInstruction", "::", "createAdjustCfaOffset", "(", "nullptr", ",", "SlotSize", ")", ")", ";" ]

[ "case", "X86", "::", "AND64mi32", ":", "case", "X86", "::", "OR16mi", ":", "case", "X86", "::", "OR32mi", ":", "case", "X86", "::", "OR64mi32", ":", "case", "X86", "::", "MOV32mi", ":", "case", "X86", "::", "MOV64mi32", ":", "PushOpcode", "=", "Is64Bit", "?", "X86", "::", "PUSH64i32", ":", "X86", "::", "PUSH32i", ";", "Push", "=", "BuildMI", "(", "MBB", ",", "Context", ".", "Call", ",", "DL", ",", "TII", "->", "get", "(", "PushOpcode", ")", ")", ".", "add", "(", "PushOp", ")", ";", "Push", "->", "cloneMemRefs", "(", "MF", ",", "*", "Store", ")", ";", "break", ";", "case", "X86", "::", "MOV32mr", ":", "case", "X86", "::", "MOV64mr", ":", "{", "Register", "Reg", "=", "PushOp", ".", "getReg", "(", ")", ";", "if", "(", "Is64Bit", "&&", "Store", "->", "getOpcode", "(", ")", "==", "X86", "::", "MOV32mr", ")", "{", "Register", "UndefReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "X86", "::", "GR64RegClass", ")", ";", "Reg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "X86", "::", "GR64RegClass", ")", ";", "BuildMI", "(", "MBB", ",", "Context", ".", "Call", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "IMPLICIT_DEF", ")", ",", "UndefReg", ")", ";", "BuildMI", "(", "MBB", ",", "Context", ".", "Call", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "INSERT_SUBREG", ")", ",", "Reg", ")", ".", "addReg", "(", "UndefReg", ")", ".", "add", "(", "PushOp", ")", ".", "addImm", "(", "X86", "::", "sub_32bit", ")", ";", "}", "bool", "SlowPUSHrmm", "=", "STI", "->", "slowTwoMemOps", "(", ")", ";", "MachineInstr", "*", "DefMov", "=", "nullptr", ";", "if", "(", "!", "SlowPUSHrmm", "&&", "(", "DefMov", "=", "canFoldIntoRegPush", "(", "FrameSetup", ",", "Reg", ")", ")", ")", "{", "PushOpcode", "=", "Is64Bit", "?", "X86", "::", "PUSH64rmm", ":", "X86", "::", "PUSH32rmm", ";", "Push", "=", "BuildMI", "(", "MBB", ",", "Context", ".", "Call", ",", "DL", ",", "TII", "->", "get", "(", "PushOpcode", ")", ")", ";", "unsigned", "NumOps", "=", "DefMov", "->", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "NumOps", "-", "X86", "::", "AddrNumOperands", ";", "i", "!=", "NumOps", ";", "++", "i", ")", "Push", "->", "addOperand", "(", "DefMov", "->", "getOperand", "(", "i", ")", ")", ";", "Push", "->", "cloneMergedMemRefs", "(", "MF", ",", "{", "DefMov", ",", "&", "*", "Store", "}", ")", ";", "DefMov", "->", "eraseFromParent", "(", ")", ";", "}", "else", "{", "PushOpcode", "=", "Is64Bit", "?", "X86", "::", "PUSH64r", ":", "X86", "::", "PUSH32r", ";", "Push", "=", "BuildMI", "(", "MBB", ",", "Context", ".", "Call", ",", "DL", ",", "TII", "->", "get", "(", "PushOpcode", ")", ")", ".", "addReg", "(", "Reg", ")", ".", "getInstr", "(", ")", ";", "Push", "->", "cloneMemRefs", "(", "MF", ",", "*", "Store", ")", ";", "}", "break", ";", "}", "}", "if", "(", "!", "TFL", "->", "hasFP", "(", "MF", ")", ")", "TFL", "->", "BuildCFI", "(", "MBB", ",", "std", "::", "next", "(", "Push", ")", "," ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,213

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rx32", ";" ]

GCC

vax

MD

stmt_completion

CPU

9,214

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>" ]

GCC

frv

CPP

program_repair

VLIW

9,215

[ "<FIXS>", "frv_emit_move", "(", "machine_mode", "mode", ",", "rtx", "dest", ",", "rtx", "src", ")", "<FIXE>" ]

[ "void", "<BUGS>", "frv_emit_move", "(", "enum", "machine_mode", "mode", ",", "rtx", "dest", ",", "rtx", "src", ")", "<BUGE>", "{", "if", "(", "GET_CODE", "(", "src", ")", "==", "SYMBOL_REF", ")", "{" ]

LLVM

M680x0

CPP

next_suggestion

MPU

9,216

[ "}" ]

[ "OS", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "report_fatal_error", "(", "<STR_LIT>", "unexpected instruction to relax: ", "<STR_LIT>", "+", "OS", ".", "str", "(", ")", ")", ";", "}", "Res", "=", "Inst", ";", "Res", ".", "setOpcode", "(", "RelaxedOp", ")", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

9,217

[ "node", ":", "$", "ptr", ")", ",", "[", "{" ]

[ "return", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "hword_alignedload", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "hword_alignedstore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "byte_alignedload", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "byte_alignedstore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "non_word_alignedload", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "<", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "non_word_alignedstore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", "," ]

GCC

rs6000

CPP

code_generation

CPU

9,218

[ "static", "rtx", "rs6000_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ")", "{", "unsigned", "int", "extra", ";", "if", "(", "!", "reg_offset_addressing_ok_p", "(", "mode", ")", "||", "mode_supports_vsx_dform_quad", "(", "mode", ")", ")", "{", "if", "(", "virtual_stack_registers_memory_p", "(", "x", ")", ")", "return", "x", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "==", "const0_rtx", ")", "return", "force_reg", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "(", "mode", "!=", "TImode", "||", "!", "TARGET_VSX_TIMODE", ")", ")", "return", "gen_rtx_PLUS", "(", "Pmode", ",", "force_reg", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ",", "force_reg", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ";", "else", "return", "force_reg", "(", "Pmode", ",", "x", ")", ";", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", ")", "{", "enum", "tls_model", "model", "=", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", ";", "if", "(", "model", "!=", "<NUM_LIT>", ")", "return", "rs6000_legitimize_tls_address", "(", "x", ",", "model", ")", ";", "}", "extra", "=", "<NUM_LIT>", ";", "switch", "(", "mode", ")", "{", "case", "TFmode", ":", "case", "TDmode", ":", "case", "TImode", ":", "case", "PTImode", ":", "case", "IFmode", ":", "case", "KFmode", ":", "extra", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "break", ";", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "+", "<NUM_LIT>", ")", ">=", "<NUM_LIT>", "-", "extra", ")", "&&", "!", "(", "SPE_VECTOR_MODE", "(", "mode", ")", "||", "(", "TARGET_E500_DOUBLE", "&&", "GET_MODE_SIZE", "(", "mode", ")", ">", "UNITS_PER_WORD", ")", ")", ")", "{", "HOST_WIDE_INT", "high_int", ",", "low_int", ";", "rtx", "sum", ";", "low_int", "=", "(", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "if", "(", "low_int", ">=", "<NUM_LIT>", "-", "extra", ")", "low_int", "=", "<NUM_LIT>", ";", "high_int", "=", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "-", "low_int", ";", "sum", "=", "force_operand", "(", "gen_rtx_PLUS", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "high_int", ")", ")", ",", "<NUM_LIT>", ")", ";", "return", "plus_constant", "(", "Pmode", ",", "sum", ",", "low_int", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "!=", "CONST_INT", "&&", "GET_MODE_NUNITS", "(", "mode", ")", "==", "<NUM_LIT>", "&&", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "UNITS_PER_WORD", "||", "(", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_FPRS", "&&", "TARGET_DOUBLE_FLOAT", ")", "&&", "(", "mode", "==", "DFmode", "||", "mode", "==", "DDmode", ")", ")", ")", "&&", "!", "avoiding_indexed_address_p", "(", "mode", ")", ")", "{", "return", "gen_rtx_PLUS", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "force_reg", "(", "Pmode", ",", "force_operand", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ";", "}", "else", "if", "(", "SPE_VECTOR_MODE", "(", "mode", ")", "||", "(", "TARGET_E500_DOUBLE", "&&", "GET_MODE_SIZE", "(", "mode", ")", ">", "UNITS_PER_WORD", ")", ")", "{", "if", "(", "mode", "==", "DImode", ")", "return", "x", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", ")", "{", "rtx", "op1", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "rtx", "op2", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "rtx", "y", ";", "op1", "=", "force_reg", "(", "Pmode", ",", "op1", ")", ";", "if", "(", "GET_CODE", "(", "op2", ")", "!=", "REG", "&&", "(", "GET_CODE", "(", "op2", ")", "!=", "CONST_INT", "||", "!", "SPE_CONST_OFFSET_OK", "(", "INTVAL", "(", "op2", ")", ")", "||", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "<NUM_LIT>", "&&", "!", "SPE_CONST_OFFSET_OK", "(", "INTVAL", "(", "op2", ")", "+", "<NUM_LIT>", ")", ")", ")", ")", "op2", "=", "force_reg", "(", "Pmode", ",", "op2", ")", ";", "y", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "op1", ",", "op2", ")", ";", "if", "(", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "<NUM_LIT>", "||", "mode", "==", "DDmode", ")", "&&", "REG_P", "(", "op2", ")", ")", "return", "force_reg", "(", "Pmode", ",", "y", ")", ";", "else", "return", "y", ";", "}", "return", "force_reg", "(", "Pmode", ",", "x", ")", ";", "}", "else", "if", "(", "(", "TARGET_ELF", "||", "!", "MACHO_DYNAMIC_NO_PIC_P", ")", "&&", "TARGET_32BIT", "&&", "TARGET_NO_TOC", "&&", "!", "flag_pic", "&&", "GET_CODE", "(", "x", ")", "!=", "CONST_INT", "&&", "GET_CODE", "(", "x", ")", "!=", "CONST_WIDE_INT", "&&", "GET_CODE", "(", "x", ")", "!=", "CONST_DOUBLE", "&&", "CONSTANT_P", "(", "x", ")", "&&", "GET_MODE_NUNITS", "(", "mode", ")", "==", "<NUM_LIT>", "&&", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "UNITS_PER_WORD", "||", "(", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_FPRS", "&&", "TARGET_DOUBLE_FLOAT", ")", "&&", "(", "mode", "==", "DFmode", "||", "mode", "==", "DDmode", ")", ")", ")", ")", "{", "rtx", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "if", "(", "TARGET_ELF", ")", "emit_insn", "(", "gen_elf_high", "(", "reg", ",", "x", ")", ")", ";", "else", "emit_insn", "(", "gen_macho_high", "(", "reg", ",", "x", ")", ")", ";", "return", "gen_rtx_LO_SUM", "(", "Pmode", ",", "reg", ",", "x", ")", ";", "}", "else", "if", "(", "TARGET_TOC", "&&", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "constant_pool_expr_p", "(", "x", ")", "&&", "ASM_OUTPUT_SPECIAL_POOL_ENTRY_P", "(", "get_pool_constant", "(", "x", ")", ",", "Pmode", ")", ")", "return", "create_TOC_reference", "(", "x", ",", "NULL_RTX", ")", ";", "else", "return", "x", ";", "}" ]

[ "Try", "machine-dependent", "ways", "of", "modifying", "an", "illegitimate", "address", "to", "be", "legitimate", ".", "If", "we", "find", "one", ",", "return", "the", "new", ",", "valid", "address", ".", "This", "is", "used", "from", "only", "one", "place", ":", "`", "memory_address", "'", "in", "explow.c", ".", "OLDX", "is", "the", "address", "as", "it", "was", "before", "break_out_memory_refs", "was", "called", ".", "In", "some", "cases", "it", "is", "useful", "to", "look", "at", "this", "to", "decide", "what", "needs", "to", "be", "done", ".", "MODE", "is", "passed", "so", "that", "this", "function", "can", "use", "GO_IF_LEGITIMATE_ADDRESS", ".", "It", "is", "always", "safe", "for", "this", "function", "to", "do", "nothing", ".", "It", "exists", "to", "recognize", "opportunities", "to", "optimize", "the", "output", ".", "On", "RS/6000", ",", "first", "check", "for", "the", "sum", "of", "a", "register", "with", "a", "constant", "integer", "that", "is", "out", "of", "range", ".", "If", "so", ",", "generate", "code", "to", "add", "the", "constant", "with", "the", "low-order", "16", "bits", "masked", "to", "the", "register", "and", "force", "this", "result", "into", "another", "register", "(", "this", "can", "be", "done", "with", "`", "cau", "'", ")", ".", "Then", "generate", "an", "address", "of", "REG+", "(", "CONST", "&", "0xffff", ")", ",", "allowing", "for", "the", "possibility", "of", "bit", "16", "being", "a", "one", ".", "Then", "check", "for", "the", "sum", "of", "a", "register", "and", "something", "not", "constant", ",", "try", "to", "load", "the", "other", "things", "into", "a", "register", "and", "return", "the", "sum", "." ]

LLVM

MSP430

CPP

stmt_completion

MPU

9,219

[ ".", "Reg", ";" ]

[ "if", "(", "MatchAddress", "(", "N", ",", "AM", ")", ")", "return", "false", ";", "EVT", "VT", "=", "N", ".", "getValueType", "(", ")", ";", "if", "(", "AM", ".", "BaseType", "==", "MSP430ISelAddressMode", "::", "RegBase", ")", "{", "if", "(", "!", "AM", ".", "Base", ".", "Reg", ".", "getNode", "(", ")", ")", "AM", ".", "Base", ".", "Reg", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "VT", ")", ";", "}", "Base", "=", "(", "AM", ".", "BaseType", "==", "MSP430ISelAddressMode", "::", "FrameIndexBase", ")", "?", "CurDAG", "->", "getTargetFrameIndex", "(", "AM", ".", "Base", ".", "FrameIndex", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ":", "AM", ".", "Base" ]

GCC

mips

CPP

code_generation

CPU

9,220

[ "static", "void", "mips_expand_vi_loongson_one_pinsrh", "(", "rtx", "target", ",", "rtx", "vals", ",", "unsigned", "one_var", ")", "{", "mips_expand_vi_constant", "(", "V4HImode", ",", "<NUM_LIT>", ",", "target", ",", "vals", ")", ";", "emit_insn", "(", "gen_vec_setv4hi", "(", "target", ",", "target", ",", "XVECEXP", "(", "vals", ",", "<NUM_LIT>", ",", "one_var", ")", ",", "GEN_INT", "(", "one_var", ")", ")", ")", ";", "}" ]

[ "A", "subroutine", "of", "mips_expand_vec_init", ",", "expand", "via", "pinsrh", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,221

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,222

[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";" ]

LLVM

PowerPC

CPP

program_repair

CPU

9,223

[ "<FIXS>", "(", "MCFixupKind", ")", "PPC", "::", "fixup_ppc_half16", ")", ")", ";", "<FIXE>" ]

[ "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "MO", ".", "getExpr", "(", ")", ",", "<BUGS>", "(", "MCFixupKind", ")", "PPC", "::", "fixup_ppc_lo16", ")", ")", ";", "<BUGE>", "return", "<NUM_LIT>", ";", "}" ]

LLVM

MCS51

CPP

stmt_completion

MPU

9,224

[ ")", ";" ]

[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getReg", "(", ")", ")", ")", ";", "addExpr", "(", "Inst", ",", "getImm", "(", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

9,225

[ "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1" ]

GCC

i386

CPP

stmt_completion

CPU

9,226

[ "_", "_", "U", ")", ";" ]

[ "return", "(", "_", "_", "m256", ")", "_", "_", "builtin_ia32_cvtudq2ps256_mask", "(", "(", "_", "_", "v8si", ")", "_", "_", "A", ",", "(", "_", "_", "v8sf", ")", "_", "mm256_avx512_setzero_ps", "(", ")", ",", "(", "_", "_", "mmask8", ")" ]

GCC

i386

MD

program_repair

CPU

9,227

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

9,228

[ ",", "true", ")", ";" ]

[ "return", "CheckImmRange", "(", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ",", "true" ]

LLVM

VE

CPP

stmt_completion

CPU

9,229

[ "Reloc", "::", "Model", ">", "RM", ")", "{" ]

[ "static", "Reloc", "::", "Model", "getEffectiveRelocModel", "(", "Optional", "<" ]

LLVM

X86

CPP

stmt_completion

CPU

9,230

[ "Lo", ")", ";" ]

[ "if", "(", "MaskVT", "==", "MVT", "::", "v64i1", ")", "{", "assert", "(", "Subtarget", ".", "hasBWI", "(", ")", "&&", "<STR_LIT>", "Expected AVX512BW target!", "<STR_LIT>", ")", ";", "SDValue", "Lo", ",", "Hi", ";", "Lo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "dl", ",", "MVT", "::", "i32", ",", "Mask", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "dl", ",", "MVT", "::", "i32", ",", "Mask", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "Lo", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v32i1", "," ]

GCC

i386

MD

stmt_completion

CPU

9,231

[ "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]

LLVM

R600

CPP

code_generation

GPU

9,232

[ "unsigned", "getMachineCSELookAheadLimit", "(", ")", "const", "override", "{", "return", "<NUM_LIT>", ";", "}" ]

[ "Return", "the", "value", "to", "use", "for", "the", "MachineCSE", "'s", "LookAheadLimit", ",", "which", "is", "a", "heuristic", "used", "for", "CSE'ing", "phys", "reg", "defs", "." ]

LLVM

ARM

CPP

next_suggestion

CPU

9,233

[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Code", ")", ")", ";" ]

[ "break", ";", "case", "<NUM_LIT>", ":", "Code", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<NUM_LIT>", ":", "Code", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}" ]

GCC

arm

CPP

stmt_completion

CPU

9,234

[ ")", ";" ]

[ "return", "(", "uint16x8_t", ")", "_", "_", "builtin_neon_vclzv8hi", "(", "(", "int16x8_t", ")", "_", "_", "a" ]

GCC

bfin

CPP

next_suggestion

DSP

9,235

[ "if", "(", "ENABLE_WA_SPECULATIVE_SYNCS", ")", "length", "=", "<NUM_LIT>", ";" ]

[ "else", "if", "(", "ENABLE_WA_SPECULATIVE_LOADS", ")", "length", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "LABEL_P", "(", "insn", ")", ")", "{" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

9,236

[ "if", "(", "Overlap", ".", "any", "(", ")", ")", "return", "true", ";" ]

[ "static", "bool", "instAccessReg", "(", "iterator_range", "<", "MachineInstr", "::", "const_mop_iterator", ">", "&&", "R", ",", "unsigned", "Reg", ",", "unsigned", "SubReg", ",", "const", "SIRegisterInfo", "&", "TRI", ")", "{", "for", "(", "const", "MachineOperand", "&", "MO", ":", "R", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", "&&", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "TRI", ".", "regsOverlap", "(", "Reg", ",", "MO", ".", "getReg", "(", ")", ")", ")", "return", "true", ";", "}", "else", "if", "(", "MO", ".", "getReg", "(", ")", "==", "Reg", "&&", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "LaneBitmask", "Overlap", "=", "TRI", ".", "getSubRegIndexLaneMask", "(", "SubReg", ")", "&", "TRI", ".", "getSubRegIndexLaneMask", "(", "MO", ".", "getSubReg", "(", ")", ")", ";" ]

GCC

s390

MD

next_suggestion

MPU

9,237

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "reg", "CC_REGNUM", ")", "(", "compare", "(", "ANDOR", ":", "GPR", "(", "not", ":", "GPR", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ANDOR", ":", "GPR", "(", "not", ":", "GPR", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

X86

CPP

stmt_completion

CPU

9,238

[ "MVT", "::", "v8f32", ",", "Ops", ",", "<NUM_LIT>", ")", ";" ]

[ "SDValue", "Cst", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ")", ";", "}", "else", "{", "SDValue", "Cst", "=", "DAG", ".", "getTargetConstantFP", "(", "+", "<NUM_LIT>", ",", "MVT", "::", "f32", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "dl", ",", "MVT", "::", "v4f32", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ")", ";", "}", "}", "else", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Cst", "=", "DAG", ".", "getTargetConstantFP", "(", "+", "<NUM_LIT>", ",", "MVT", "::", "f32", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", "}", ";", "Vec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "dl", "," ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,239

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pv4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";" ]

LLVM

R600

CPP

next_suggestion

GPU

9,240

[ "default", ":" ]

[ "static", "bool", "canVectorizeInst", "(", "Instruction", "*", "Inst", ")", "{", "switch", "(", "Inst", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Load", ":", "case", "Instruction", "::", "Store", ":", "case", "Instruction", "::", "BitCast", ":", "case", "Instruction", "::", "AddrSpaceCast", ":", "return", "true", ";" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

9,241

[ "continue", ";" ]

[ "MDT", "=", "&", "getAnalysis", "<", "MachineDominatorTree", ">", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "IE", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "IE", ";", "++", "I", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "I", ";", "if", "(", "!", "MDT", "->", "isReachableFromEntry", "(", "MBB", ")", ")" ]

GCC

sh

CPP

next_suggestion

CPU

9,242

[ "}" ]

[ "unsigned", "long", "long", "res", ";", "_", "_", "asm__", "(", "<STR_LIT>", "mmul.w\t%1, %2, %0", "<STR_LIT>", ":", "<STR_LIT>", "=r", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "r", "<STR_LIT>", "(", "mm", ")", ",", "<STR_LIT>", "r", "<STR_LIT>", "(", "mn", ")", ")", ";", "return", "res", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

9,243

[ ")", "{" ]

[ "const", "MCOperand", "&", "MO", "=", "Inst", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isImm", "(", ")" ]

LLVM

AArch64

TD

stmt_completion

CPU

9,244

[ "=", "<NUM_LIT>", ";" ]

[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

9,245

[ "}" ]

[ "const", "LLT", "EltTy", "=", "Ty", ".", "getScalarType", "(", ")", ";", "return", "Ty", ".", "getSizeInBits", "(", ")", "<=", "MaxSize", "&&", "EltTy", ".", "getSizeInBits", "(", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ";", "}", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

9,246

[ ")" ]

[ "(", "and", "(", "match_code", "<STR_LIT>" ]

LLVM

AMDGPU

TD

stmt_completion

GPU

9,247

[ ";" ]

[ "def", "GPRIdxMode", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "GPRIdxModeMatchClass" ]

LLVM

SPIRV

CPP

next_suggestion

Virtual ISA

9,248

[ "auto", "MIB", "=", "MIRBuilder", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addDef", "(", "ResVReg", ")", ";" ]

[ "SPIRVType", "*", "SPIRVGlobalRegistry", "::", "getOpTypeOpaque", "(", "const", "StructType", "*", "Ty", ",", "MachineIRBuilder", "&", "MIRBuilder", ")", "{", "assert", "(", "Ty", "->", "hasName", "(", ")", ")", ";", "const", "StringRef", "Name", "=", "Ty", "->", "hasName", "(", ")", "?", "Ty", "->", "getName", "(", ")", ":", "<STR_LIT>", "<STR_LIT>", ";", "Register", "ResVReg", "=", "createTypeVReg", "(", "MIRBuilder", ")", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

9,249

[ ":", "AsmOperandClass", "{" ]

[ "def", "MovWSymbolG1AsmOperand" ]

GCC

powerpcspe

CPP

stmt_completion

CPU

9,250

[ "ev64_s32__", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ")", ";" ]

[ "t", "=", "_", "_", "ev_mwhsmi", "(", "a", ",", "b", ")", ";", "return", "_", "_", "ev_mwsmian", "(", "t", ",", "(", "(", "_", "_" ]

LLVM

ARM64

TD

next_suggestion

CPU

9,251

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "L", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

9,252

[ "==", "ARM", "::", "fixup_arm_uncondbl", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "ARM", "::", "fixup_arm_condbl", ")", ")", "IsResolved", "=", "false", ";" ]

[ "if", "(", "A", "&&", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "ARM", "::", "fixup_arm_thumb_bl", ")", "{", "const", "MCSymbol", "&", "Sym", "=", "A", "->", "getSymbol", "(", ")", ".", "AliasedSymbol", "(", ")", ";", "const", "MCSymbolData", "&", "SymData", "=", "Asm", ".", "getSymbolData", "(", "Sym", ")", ";", "IsResolved", "=", "(", "SymData", ".", "getFragment", "(", ")", "==", "DF", ")", ";", "}", "if", "(", "A", "&&", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "ARM", "::", "fixup_arm_thumb_blx", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", "==", "ARM", "::", "fixup_arm_blx", "||", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")" ]

GCC

avr

MD

next_suggestion

MPU

9,253

[ "}" ]

[ "(", "sign_extend", ":", "PSI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "return", "avr_out_sign_extend", "(", "insn", ",", "operands", ",", "NULL", ")" ]

LLVM

Sparc

CPP

stmt_completion

CPU

9,254

[ "::", "Glue", ",", "Result", ",", "RHS", ")", ";" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "LibCall", "=", "is64Bit", "?", "<STR_LIT>", "_Qp_cmp", "<STR_LIT>", ":", "<STR_LIT>", "_Q_cmp", "<STR_LIT>", ";", "break", ";", "}", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "LibCall", ",", "PtrVT", ")", ";", "Type", "*", "RetTy", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "ArgListTy", "Args", ";", "SDValue", "Chain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "Chain", "=", "LowerF128_LibCallArg", "(", "Chain", ",", "Args", ",", "LHS", ",", "DL", ",", "DAG", ")", ";", "Chain", "=", "LowerF128_LibCallArg", "(", "Chain", ",", "Args", ",", "RHS", ",", "DL", ",", "DAG", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "DL", ")", ".", "setChain", "(", "Chain", ")", ".", "setCallee", "(", "CallingConv", "::", "C", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallInfo", "=", "LowerCallTo", "(", "CLI", ")", ";", "SDValue", "Result", "=", "CallInfo", ".", "first", ";", "switch", "(", "SPCC", ")", "{", "default", ":", "{", "SDValue", "RHS", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ")", ";", "SPCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Glue", ",", "Result", ",", "RHS", ")", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "SDValue", "Mask", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ",", "Result", ",", "Mask", ")", ";", "SDValue", "RHS", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ")", ";", "SPCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Glue", ",", "Result", ",", "RHS", ")", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "SDValue", "RHS", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ")", ";", "SPCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Glue", ",", "Result", ",", "RHS", ")", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "SDValue", "RHS", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ")", ";", "SPCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Glue", ",", "Result", ",", "RHS", ")", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "SDValue", "RHS", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ")", ";", "SPCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Glue", ",", "Result", ",", "RHS", ")", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "SDValue", "RHS", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ")", ";", "SPCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Glue", ",", "Result", ",", "RHS", ")", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "SDValue", "RHS", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ")", ";", "SPCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Glue", ",", "Result", ",", "RHS", ")", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "SDValue", "Mask", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ",", "Result", ",", "Mask", ")", ";", "SDValue", "RHS", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "Result", ".", "getValueType", "(", ")", ")", ";", "SPCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT" ]

GCC

avr

MD

next_suggestion

MPU

9,255

[ "operands", "[", "<NUM_LIT>", "]", "=", "avr_to_int_mode", "(", "operands", "[", "<NUM_LIT>", "]", ")" ]

[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "rotate", ":", "QI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ashift", ":", "QI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "and", ":", "QI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "]", "{" ]

LLVM

AArch64

CPP

stmt_completion

CPU

9,256

[ ")", "{" ]

[ "SDValue", "Value", ",", "Overflow", ";", "std", "::", "tie", "(", "Value", ",", "Overflow", ")", "=", "getAArch64XALUOOp", "(", "OFCC", ",", "LHS", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DAG", ")", ";", "if", "(", "CC", "==", "ISD", "::", "SETNE", ")", "OFCC", "=", "getInvertedCondCode", "(", "OFCC", ")", ";", "SDValue", "CCVal", "=", "DAG", ".", "getConstant", "(", "OFCC", ",", "MVT", "::", "i32", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "LHS", ")", ",", "MVT", "::", "Other", ",", "Chain", ",", "Dest", ",", "CCVal", ",", "Overflow", ")", ";", "}", "if", "(", "LHS", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ")", "{", "assert", "(", "(", "LHS", ".", "getValueType", "(", ")", "==", "RHS", ".", "getValueType", "(", ")", ")", "&&", "(", "LHS", ".", "getValueType", "(", ")", "==", "MVT", "::", "i32", "||", "LHS", ".", "getValueType", "(", ")", "==", "MVT", "::", "i64", ")", ")", ";", "const", "ConstantSDNode", "*", "RHSC", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "RHS", ")", ";", "if", "(", "RHSC", "&&", "RHSC", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "CC", "==", "ISD", "::", "SETEQ", ")", "{", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "ISD", "::", "AND", "&&", "isa", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "isPowerOf2_64", "(", "LHS", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "Test", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint64_t", "Mask", "=", "LHS", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "Test", ",", "DAG", ".", "getConstant", "(", "Log2_64", "(", "Mask", ")", ",", "MVT", "::", "i64", ")", ",", "Dest", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "LHS", ",", "Dest", ")", ";", "}", "else", "if", "(", "CC", "==", "ISD", "::", "SETNE", ")", "{", "if", "(", "LHS", ".", "getOpcode", "(", ")", "==", "ISD", "::", "AND", "&&", "isa", "<", "ConstantSDNode", ">", "(", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "isPowerOf2_64", "(", "LHS", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ")", ")", "{", "SDValue", "Test", "=", "LHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint64_t", "Mask", "=", "LHS", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "Test", ",", "DAG", ".", "getConstant", "(", "Log2_64", "(", "Mask", ")", ",", "MVT", "::", "i64", ")", ",", "Dest", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "LHS", ",", "Dest", ")", ";", "}", "else", "if", "(", "CC", "==", "ISD", "::", "SETLT", "&&", "LHS", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "AND", ")", "{", "uint64_t", "Mask", "=", "LHS", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", "-", "<NUM_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "LHS", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "MVT", "::", "i64", ")", ",", "Dest", ")", ";", "}", "}", "if", "(", "RHSC", "&&", "RHSC", "->", "getSExtValue", "(", ")", "==", "-", "<NUM_LIT>", "&&", "CC", "==", "ISD", "::", "SETGT", "&&", "LHS", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "AND", ")", "{", "uint64_t", "Mask", "=", "LHS", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", "-", "<NUM_LIT>", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "LHS", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "MVT", "::", "i64", ")", ",", "Dest", ")", ";", "}", "SDValue", "CCVal", ";", "SDValue", "Cmp", "=", "getAArch64Cmp", "(", "LHS", ",", "RHS", ",", "CC", ",", "CCVal", ",", "DAG", ",", "dl", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "Dest", ",", "CCVal", ",", "Cmp", ")", ";", "}", "assert", "(", "LHS", ".", "getValueType", "(", ")", "==", "MVT", "::", "f32", "||", "LHS", ".", "getValueType", "(", ")", "==", "MVT", "::", "f64", ")", ";", "SDValue", "Cmp", "=", "emitComparison", "(", "LHS", ",", "RHS", ",", "CC", ",", "dl", ",", "DAG", ")", ";", "<STR_LIT>", "::", "<STR_LIT>", "CC1", ",", "CC2", ";", "changeFPCCToAArch64CC", "(", "CC", ",", "CC1", ",", "CC2", ")", ";", "SDValue", "CC1Val", "=", "DAG", ".", "getConstant", "(", "CC1", ",", "MVT", "::", "i32", ")", ";", "SDValue", "BR1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "Dest", ",", "CC1Val", ",", "Cmp", ")", ";", "if", "(", "CC2", "!=", "<STR_LIT>", "::", "<STR_LIT>" ]

GCC

pa

CPP

next_suggestion

CPU

9,257

[ "set_conv_libfunc", "(", "trunc_optab", ",", "SFmode", ",", "TFmode", ",", "<STR_LIT>", "_U_Qfcnvff_quad_to_sgl", "<STR_LIT>", ")", ";" ]

[ "set_optab_libfunc", "(", "sdiv_optab", ",", "TFmode", ",", "<STR_LIT>", "_U_Qfdiv", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "smin_optab", ",", "TFmode", ",", "<STR_LIT>", "_U_Qmin", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "smax_optab", ",", "TFmode", ",", "<STR_LIT>", "_U_Qfmax", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "sqrt_optab", ",", "TFmode", ",", "<STR_LIT>", "_U_Qfsqrt", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "abs_optab", ",", "TFmode", ",", "<STR_LIT>", "_U_Qfabs", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "neg_optab", ",", "TFmode", ",", "<STR_LIT>", "_U_Qfneg", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "eq_optab", ",", "TFmode", ",", "<STR_LIT>", "_U_Qfeq", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "ne_optab", ",", "TFmode", ",", "<STR_LIT>", "_U_Qfne", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "gt_optab", ",", "TFmode", ",", "<STR_LIT>", "_U_Qfgt", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "ge_optab", ",", "TFmode", ",", "<STR_LIT>", "_U_Qfge", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "lt_optab", ",", "TFmode", ",", "<STR_LIT>", "_U_Qflt", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "le_optab", ",", "TFmode", ",", "<STR_LIT>", "_U_Qfle", "<STR_LIT>", ")", ";", "set_optab_libfunc", "(", "unord_optab", ",", "TFmode", ",", "<STR_LIT>", "_U_Qfunord", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "sext_optab", ",", "TFmode", ",", "SFmode", ",", "<STR_LIT>", "_U_Qfcnvff_sgl_to_quad", "<STR_LIT>", ")", ";", "set_conv_libfunc", "(", "sext_optab", ",", "TFmode", ",", "DFmode", ",", "<STR_LIT>", "_U_Qfcnvff_dbl_to_quad", "<STR_LIT>", ")", ";" ]

GCC

arm

MD

program_repair

CPU

9,258

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,259

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

TD

program_repair

CPU

9,260

[ "<FIXS>", "Sched", "[", "WriteCMP", ",", "ReadCMP", ",", "ReadCMP", "]", ">", ";", "<FIXE>" ]

[ "!", "strconcat", "(", "asmop", ",", "<STR_LIT>", ")", ",", "[", "(", "set", "i32", ":", "$", "Rd", ",", "(", "select", "i32", ":", "$", "Rn", ",", "i32", ":", "$", "Rm", ")", ")", "]", ",", "NoItinerary", ">", ",", "<BUGS>", "Sched", "[", "WriteCMP", ",", "ReadCMP", "]", ">", ";", "<BUGE>", "def", "xxxc", ":", "A64I_condsel", "<NUM_LIT>", ",", "op", ",", "<NUM_LIT>", ",", "op2", "," ]

GCC

i386

MD

program_repair

CPU

9,261

[ "<FIXS>", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>" ]

[ "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGS>", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

mips

MD

stmt_completion

CPU

9,262

[ ")" ]

[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Mips

CPP

stmt_completion

CPU

9,263

[ ",", "Mips", "::", "sub_64", ")", ";" ]

[ "unsigned", "Wt", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "Mips", "::", "MSA128DRegClass", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "SPLATI_D", ")", ",", "Wt", ")", ".", "addReg", "(", "Ws", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "COPY", ")", ",", "Fd", ")", ".", "addReg", "(", "Wt", ",", "<NUM_LIT>" ]

GCC

i960

MD

stmt_completion

CPU

9,264

[ ")", "]" ]

[ "(", "udiv", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

i386

CPP

program_repair

CPU

9,265

[ "<FIXS>", "emit_insn", "(", "gen_extend_insn", "(", "hop1", ",", "op1", ",", "himode", ",", "qimode", ",", "uns_p", ")", ")", ";", "emit_insn", "(", "gen_extend_insn", "(", "hop2", ",", "op2", ",", "himode", ",", "qimode", ",", "uns_p", ")", ")", ";", "<FIXE>" ]

[ "hop1", "=", "gen_reg_rtx", "(", "himode", ")", ";", "hop2", "=", "gen_reg_rtx", "(", "himode", ")", ";", "hdest", "=", "gen_reg_rtx", "(", "himode", ")", ";", "<BUGS>", "emit_insn", "(", "gen_extend", "(", "hop1", ",", "op1", ")", ")", ";", "emit_insn", "(", "gen_extend", "(", "hop2", ",", "op2", ")", ")", ";", "<BUGE>", "emit_insn", "(", "gen_rtx_SET", "(", "hdest", ",", "simplify_gen_binary", "(", "code", ",", "himode", ",", "hop1", ",", "hop2", ")", ")", ")", ";", "emit_insn", "(", "gen_truncate", "(", "dest", ",", "hdest", ")", ")", ";" ]

LLVM

X86

TD

stmt_completion

CPU

9,266

[ ",", "<STR_LIT>", ">", ";" ]

[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "VCVTSS2SI64rm_Int", "GR64", ":", "$", "dst", ",", "ssmem", ":", "$", "src", ")", ",", "<NUM_LIT>" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

9,267

[ "int", "ScavengeFI", "=", "MFI", "->", "CreateSpillStackObject", "(", "AMDGPU", "::", "SGPR_32RegClass", ".", "getSize", "(", ")", ",", "AMDGPU", "::", "SGPR_32RegClass", ".", "getAlignment", "(", ")", ")", ";" ]

[ "assert", "(", "(", "RS", "||", "!", "MayNeedScavengingEmergencySlot", ")", "&&", "<STR_LIT>", "RegScavenger required if spilling", "<STR_LIT>", ")", ";", "if", "(", "MayNeedScavengingEmergencySlot", ")", "{" ]

GCC

sparc

MD

next_suggestion

CPU

9,268

[ "DONE" ]

[ "<STR_LIT>", "[", "(", "clobber", "(", "const_int", "<NUM_LIT>", ")", ")", "]", "{", "emit_move_insn_1", "(", "adjust_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ",", "<NUM_LIT>", ")", ",", "const0_rtx", ")", "emit_move_insn_1", "(", "adjust_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ",", "<NUM_LIT>", ")", ",", "const0_rtx", ")" ]

LLVM

X86

CPP

stmt_completion

CPU

9,269

[ "(", "Reg", ")", ";" ]

[ "return", "X86", "::", "GR8_ABCD_HRegClass", ".", "contains" ]

GCC

s390

CPP

code_generation

MPU

9,270

[ "static", "void", "s390_init_frame_layout", "(", "void", ")", "{", "HOST_WIDE_INT", "frame_size", ";", "int", "base_used", ";", "if", "(", "reload_completed", ")", "return", ";", "do", "{", "frame_size", "=", "cfun_frame_layout", ".", "frame_size", ";", "base_used", "=", "crtl", "->", "uses_const_pool", "||", "(", "!", "DISP_IN_RANGE", "(", "frame_size", ")", "&&", "!", "CONST_OK_FOR_K", "(", "frame_size", ")", ")", ";", "if", "(", "!", "base_used", ")", "cfun", "->", "machine", "->", "base_reg", "=", "NULL_RTX", ";", "else", "{", "int", "br", "=", "<NUM_LIT>", ";", "if", "(", "crtl", "->", "is_leaf", ")", "for", "(", "br", "=", "<NUM_LIT>", ";", "br", ">=", "<NUM_LIT>", "&&", "df_regs_ever_live_p", "(", "br", ")", ";", "br", "--", ")", ";", "cfun", "->", "machine", "->", "base_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "(", "br", ">=", "<NUM_LIT>", ")", "?", "br", ":", "BASE_REGNUM", ")", ";", "}", "s390_register_info", "(", ")", ";", "s390_frame_info", "(", ")", ";", "}", "while", "(", "frame_size", "!=", "cfun_frame_layout", ".", "frame_size", ")", ";", "}" ]

[ "Generate", "frame", "layout", ".", "Fills", "in", "register", "and", "frame", "data", "for", "the", "current", "function", "in", "cfun-", ">", "machine", ".", "This", "routine", "can", "be", "called", "multiple", "times", ";", "it", "will", "re-do", "the", "complete", "frame", "layout", "every", "time", "." ]

GCC

rs6000

CPP

next_suggestion

CPU

9,271

[ "return", "insn", ";" ]

[ "if", "(", "CALL_P", "(", "insn", ")", "||", "JUMP_P", "(", "insn", ")", "||", "JUMP_TABLE_DATA_P", "(", "insn", ")", "||", "(", "NONJUMP_INSN_P", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "USE", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "CLOBBER", "&&", "INSN_CODE", "(", "insn", ")", "!=", "CODE_FOR_stack_tie", ")", ")", "break", ";", "}" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

9,272

[ ";" ]

[ "MinInd", "=", "I", "!=", "<NUM_LIT>", "?", "std", "::", "min", "(", "MinInd", ",", "LI", "->", "beginIndex", "(", ")", ")", ":", "LI", "->", "beginIndex", "(", ")", ";", "MaxInd", "=", "I", "!=", "<NUM_LIT>", "?", "std", "::", "max", "(", "MaxInd", ",", "LI", "->", "endIndex", "(", ")", ")", ":", "LI", "->", "endIndex", "(", ")", ";", "}", "if", "(", "Intervals", ".", "empty", "(", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Attempting to reassign NSA: ", "<STR_LIT>", "<<", "*", "MI", "<<", "<STR_LIT>", "\\tOriginal allocation:\\t", "<STR_LIT>", ";", "for", "(", "auto", "*", "LI", ":", "Intervals", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "<STR_LIT>", "<<", "llvm", "::", "printReg", "(", "(", "VRM", "->", "getPhys", "(", "LI", "->", "reg", "(", ")", ")", ")", ",", "TRI", ")", ";", "dbgs", "(", ")", "<<", "'", "\\n", "'", ")", ";", "bool", "Success", "=", "scavengeRegs", "(", "Intervals", ")", ";", "if", "(", "!", "Success", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\tCannot reallocate.\\n", "<STR_LIT>", ")", ";", "if", "(", "VRM", "->", "hasPhys", "(", "Intervals", ".", "back", "(", ")", "->", "reg", "(", ")", ")", ")", "continue", ";", "}", "else", "{", "auto", "I", "=", "std", "::", "lower_bound", "(", "Candidates", ".", "begin", "(", ")", ",", "&", "C", ",", "MinInd", ",", "[", "this", "]", "(", "const", "Candidate", "&", "C", ",", "SlotIndex", "I", ")", "{", "return", "LIS", "->", "getInstructionIndex", "(", "*", "C", ".", "first", ")", "<", "I", ";", "}", ")", ";", "for", "(", "auto", "E", "=", "Candidates", ".", "end", "(", ")", ";", "Success", "&&", "I", "!=", "E", "&&", "LIS", "->", "getInstructionIndex", "(", "*", "I", "->", "first", ")", "<", "MaxInd", ";", "++", "I", ")", "{", "if", "(", "I", "->", "second", "&&", "CheckNSA", "(", "*", "I", "->", "first", ",", "true", ")", "<", "NSA_Status", "::", "CONTIGUOUS", ")", "{", "Success", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\tNSA conversion conflict with ", "<STR_LIT>", "<<", "*", "I", "->", "first", ")", ";", "}", "}", "}", "if", "(", "!", "Success", ")", "{", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "Info", "->", "VAddrDwords", ";", "++", "I", ")", "if", "(", "VRM", "->", "hasPhys", "(", "Intervals", "[", "I", "]", "->", "reg", "(", ")", ")", ")", "LRM", "->", "unassign", "(", "*", "Intervals", "[", "I", "]", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "Info", "->", "VAddrDwords", ";", "++", "I", ")", "LRM", "->", "assign", "(", "*", "Intervals", "[", "I", "]", ",", "OrigRegs", "[", "I", "]", ")", ";", "continue", ";", "}", "C", ".", "second", "=", "true", ";", "++", "NumNSAConverted", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\tNew allocation:\\t\\t [", "<STR_LIT>", "<<", "llvm", "::", "printReg", "(", "(", "VRM", "->", "getPhys", "(", "Intervals", ".", "front", "(", ")", "->", "reg", "(", ")", ")", ")", ",", "TRI", ")", "<<", "<STR_LIT>", " : ", "<STR_LIT>", "<<", "llvm", "::", "printReg", "(", "(", "VRM", "->", "getPhys", "(", "Intervals", ".", "back", "(", ")", "->", "reg", "(", ")", ")", ")", ",", "TRI", ")", "<<", "<STR_LIT>", "]\\n", "<STR_LIT>", ")", ";", "Changed", "=", "true" ]

GCC

gcn

MD

next_suggestion

GPU

9,273

[ "<STR_LIT>" ]

[ "(", "clobber", "(", "reg", ":", "DI", "LR_REGNUM", ")", ")", "(", "clobber", "(", "match_scratch", ":", "DI", "<NUM_LIT>", ")", ")", "]", ")", "]" ]

GCC

rs6000

CPP

stmt_completion

CPU

9,274

[ "v16qi", ")", "_", "_", "A", ")", ";" ]

[ "return", "(", "_", "_", "m128i", ")", "vec_abs", "(", "(", "_", "_" ]

LLVM

ARM

TD

stmt_completion

CPU

9,275

[ "bit_12", ">", ";" ]

[ "def", "<STR_LIT>", ":", "MVE_VMAXMINNMA", "<", "iname", ",", "VTI", ".", "Suffix", ",", "VTI", ".", "Size", "{", "<NUM_LIT>", "}", "," ]

LLVM

AArch64

CPP

stmt_completion

CPU

9,276

[ "->", "print", "(", "dbgs", "(", ")", ")", ")", ";" ]

[ "if", "(", "IsUnscaled", ")", "OffsetImm", "/", "=", "OffsetStride", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "I", "->", "getParent", "(", ")", ",", "InsertionPoint", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addOperand", "(", "getLdStRegOp", "(", "RtMI", ")", ")", ".", "addOperand", "(", "getLdStRegOp", "(", "Rt2MI", ")", ")", ".", "addOperand", "(", "BaseRegOp", ")", ".", "addImm", "(", "OffsetImm", ")", ";", "(", "void", ")", "MIB", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Creating pair load/store. Replacing instructions:\\n ", "<STR_LIT>", ")", ";", "DEBUG", "(", "I", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " ", "<STR_LIT>", ")", ";", "DEBUG", "(", "Paired", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " with instruction:\\n ", "<STR_LIT>", ")", ";", "if", "(", "SExtIdx", "!=", "-", "<NUM_LIT>", ")", "{", "MachineOperand", "&", "DstMO", "=", "MIB", "->", "getOperand", "(", "SExtIdx", ")", ";", "unsigned", "DstRegX", "=", "DstMO", ".", "getReg", "(", ")", ";", "unsigned", "DstRegW", "=", "TRI", "->", "getSubReg", "(", "DstRegX", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "DstMO", ".", "setReg", "(", "DstRegW", ")", ";", "DEBUG", "(", "(", "(", "MachineInstr", "*", ")", "MIB", ")", "->", "print", "(", "dbgs", "(", ")", ")", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIBKill", "=", "BuildMI", "(", "*", "I", "->", "getParent", "(", ")", ",", "InsertionPoint", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "KILL", ")", ",", "DstRegW", ")", ".", "addReg", "(", "DstRegW", ")", ".", "addReg", "(", "DstRegX", ",", "RegState", "::", "Define", ")", ";", "MIBKill", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImplicit", "(", ")", ";", "MachineInstrBuilder", "MIBSXTW", "=", "BuildMI", "(", "*", "I", "->", "getParent", "(", ")", ",", "InsertionPoint", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DstRegX", ")", ".", "addReg", "(", "DstRegX", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "(", "void", ")", "MIBSXTW", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Extend operand:\\n ", "<STR_LIT>", ")", ";", "DEBUG", "(", "(", "(", "MachineInstr", "*", ")", "MIBSXTW", ")" ]

LLVM

XCore

CPP

next_suggestion

MPU

9,277

[ "}" ]

[ "XCoreTargetMachine", "::", "XCoreTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "DL", "(", "<STR_LIT>", "e-m:e-p:32:32-i1:8:32-i8:8:32-i16:16:32-i64:32-f64:32-a:0:32-n32", "<STR_LIT>", ")", ",", "InstrInfo", "(", ")", ",", "FrameLowering", "(", "Subtarget", ")", ",", "TLInfo", "(", "*", "this", ")", ",", "TSInfo", "(", "*", "this", ")", "{", "initAsmInfo", "(", ")", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

9,278

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";" ]

LLVM

TriCore

CPP

next_suggestion

MPU

9,279

[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "Op", ",", "VT", ",", "TargetAddr", ")", ";" ]

[ "SDValue", "TriCoreTargetLowering", "::", "LowerGlobalAddress", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "GlobalAddressSDNode", "*", "GlobalAddr", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "int64_t", "Offset", "=", "cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", "->", "getOffset", "(", ")", ";", "SDValue", "TargetAddr", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GlobalAddr", "->", "getGlobal", "(", ")", ",", "Op", ",", "MVT", "::", "i32", ",", "Offset", ")", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

9,280

[ "<NUM_LIT>", ";" ]

[ "class", "BaseSingleOperandFPData", "<", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterClass", "regtype", ",", "ValueType", "vt", ",", "string", "asm", ",", "SDPatternOperator", "node", ">", ":", "I", "<", "(", "outs", "regtype", ":", "$", "Rd", ")", ",", "(", "ins", "regtype", ":", "$", "Rn", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "vt", "regtype", ":", "$", "Rd", ")", ",", "(", "node", "(", "vt", "regtype", ":", "$", "Rn", ")", ")", ")", "]", ">", ",", "Sched", "<", "[", "WriteF", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

GCC

aarch64

CPP

code_generation

CPU

9,281

[ "static", "void", "aarch64_restore_callee_saves", "(", "machine_mode", "mode", ",", "poly_int64", "start_offset", ",", "unsigned", "start", ",", "unsigned", "limit", ",", "bool", "skip_wb", ",", "rtx", "*", "cfi_ops", ")", "{", "rtx", "base_rtx", "=", "stack_pointer_rtx", ";", "unsigned", "regno", ";", "unsigned", "regno2", ";", "poly_int64", "offset", ";", "for", "(", "regno", "=", "aarch64_next_callee_save", "(", "start", ",", "limit", ")", ";", "regno", "<=", "limit", ";", "regno", "=", "aarch64_next_callee_save", "(", "regno", "+", "<NUM_LIT>", ",", "limit", ")", ")", "{", "if", "(", "cfun", "->", "machine", "->", "reg_is_wrapped_separately", "[", "regno", "]", ")", "continue", ";", "rtx", "reg", ",", "mem", ";", "if", "(", "skip_wb", "&&", "(", "regno", "==", "cfun", "->", "machine", "->", "frame", ".", "wb_candidate1", "||", "regno", "==", "cfun", "->", "machine", "->", "frame", ".", "wb_candidate2", ")", ")", "continue", ";", "reg", "=", "gen_rtx_REG", "(", "mode", ",", "regno", ")", ";", "offset", "=", "start_offset", "+", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno", "]", ";", "mem", "=", "gen_frame_mem", "(", "mode", ",", "plus_constant", "(", "Pmode", ",", "base_rtx", ",", "offset", ")", ")", ";", "regno2", "=", "aarch64_next_callee_save", "(", "regno", "+", "<NUM_LIT>", ",", "limit", ")", ";", "if", "(", "regno2", "<=", "limit", "&&", "!", "cfun", "->", "machine", "->", "reg_is_wrapped_separately", "[", "regno2", "]", "&&", "(", "(", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno", "]", "+", "UNITS_PER_WORD", ")", "==", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno2", "]", ")", ")", "{", "rtx", "reg2", "=", "gen_rtx_REG", "(", "mode", ",", "regno2", ")", ";", "rtx", "mem2", ";", "offset", "=", "start_offset", "+", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno2", "]", ";", "mem2", "=", "gen_frame_mem", "(", "mode", ",", "plus_constant", "(", "Pmode", ",", "base_rtx", ",", "offset", ")", ")", ";", "emit_insn", "(", "aarch64_gen_load_pair", "(", "mode", ",", "reg", ",", "mem", ",", "reg2", ",", "mem2", ")", ")", ";", "*", "cfi_ops", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg2", ",", "*", "cfi_ops", ")", ";", "regno", "=", "regno2", ";", "}", "else", "emit_move_insn", "(", "reg", ",", "mem", ")", ";", "*", "cfi_ops", "=", "alloc_reg_note", "(", "REG_CFA_RESTORE", ",", "reg", ",", "*", "cfi_ops", ")", ";", "}", "}" ]

[ "Emit", "code", "to", "restore", "the", "callee", "registers", "of", "mode", "MODE", "from", "register", "number", "START", "up", "to", "and", "including", "LIMIT", ".", "Restore", "from", "the", "stack", "offset", "START_OFFSET", ",", "skipping", "any", "write-back", "candidates", "if", "SKIP_WB", "is", "true", ".", "Write", "the", "appropriate", "REG_CFA_RESTORE", "notes", "into", "CFI_OPS", "." ]

GCC

aarch64

CPP

stmt_completion

CPU

9,282

[ ",", "x", ")", ";" ]

[ "create_address_operand", "(", "&", "m_ops", ".", "last", "(", ")" ]

LLVM

Blackfin

TD

stmt_completion

DSP

9,283

[ ")", ";" ]

[ "int64_t", "value", "=", "N", "-", ">", "getSExtValue", "(", ")", ";", "return", "value", "%", "<NUM_LIT>", "=", "=", "<NUM_LIT>", "&", "&", "isInt", "<", "<NUM_LIT>", ">", "(", "value", ")", ";", "}", "]", ">", ";", "def", "uimm5mask", ":", "Operand", "<", "i32", ">", ",", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "isPowerOf2_32", "(", "N", "-", ">", "getZExtValue", "(", ")", ")", ";", "}", "]", ",", "trailingZeros_xform", ">", ";", "def", "uimm5imask", ":", "Operand", "<", "i32", ">", ",", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "isPowerOf2_32", "(", "~", "N", "-", ">", "getZExtValue", "(", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,284

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pu", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rs", ";", "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MajOp", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MinOp", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "OpsRev", ",", "Rt", ",", "Rs", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "PredNew", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "OpsRev", ",", "Rs", ",", "Rt", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "PredNot", ";" ]

LLVM

SystemZ

TD

next_suggestion

CPU

9,285

[ "}" ]

[ "class", "StoreSIL", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "SDPatternOperator", "operator", ",", "ImmOpWithPattern", "imm", ">", ":", "InstSIL", "<", "opcode", ",", "(", "outs", ")", ",", "(", "ins", "mviaddr12pair", ":", "$", "BD1", ",", "imm", ":", "$", "I2", ")", ",", "mnemonic", "#", "<STR_LIT>", ",", "[", "(", "operator", "imm", ":", "$", "I2", ",", "mviaddr12pair", ":", "$", "BD1", ")", "]", ">", "{", "let", "mayStore", "=", "<NUM_LIT>", ";" ]

GCC

nios2

CPP

next_suggestion

MPU

9,286

[ "nios2_custom_check_insns", "(", ")", ";" ]

[ "}", "if", "(", "nios2_r0rel_sec", ")", "{", "if", "(", "regcomp", "(", "&", "nios2_r0rel_sec_regex", ",", "nios2_r0rel_sec", ",", "REG_EXTENDED", "|", "REG_NOSUB", ")", ")", "error", "(", "<STR_LIT>", "%<-mr0rel-sec=%> argument is not a valid regular expression", "<STR_LIT>", ")", ";", "}", "if", "(", "!", "TARGET_HAS_MUL", "&&", "TARGET_HAS_MULX", ")", "target_flags", "&=", "~", "MASK_HAS_MULX", ";", "if", "(", "!", "TARGET_ARCH_R2", ")", "{", "if", "(", "TARGET_HAS_BMX", ")", "error", "(", "<STR_LIT>", "BMX instructions are only supported with R2 architecture", "<STR_LIT>", ")", ";", "if", "(", "TARGET_HAS_CDX", ")", "error", "(", "<STR_LIT>", "CDX instructions are only supported with R2 architecture", "<STR_LIT>", ")", ";", "}", "if", "(", "TARGET_ARCH_R2", "&&", "TARGET_BIG_ENDIAN", ")", "error", "(", "<STR_LIT>", "R2 architecture is little-endian only", "<STR_LIT>", ")", ";", "nios2_init_fpu_configs", "(", ")", ";", "if", "(", "nios2_custom_fpu_cfg_string", "&&", "*", "nios2_custom_fpu_cfg_string", ")", "nios2_handle_custom_fpu_cfg", "(", "nios2_custom_fpu_cfg_string", ",", "NULL", ",", "false", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "nios2_fpu_insn", ")", ";", "i", "++", ")", "nios2_handle_custom_fpu_insn_option", "(", "i", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,287

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,288

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

SystemZ

TD

stmt_completion

CPU

9,289

[ "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

9,290

[ "}" ]

[ "unsigned", "GCNTTIImpl", "::", "getMinVectorRegisterBitWidth", "(", ")", "const", "{", "return", "<NUM_LIT>", ";" ]

GCC

powerpcspe

MD

next_suggestion

CPU

9,291

[ "}", ")" ]

[ "{", "emit_insn", "(", "gen_altivec_mulv4sf3", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "DONE", "}" ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,292

[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

GCC

spu

MD

next_suggestion

MPU

9,293

[ "}", ")" ]

[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "{", "if", "(", "spu_split_store", "(", "operands", ")", ")", "DONE" ]

LLVM

Mips

TD

stmt_completion

CPU

9,294

[ ">", ";" ]

[ "class", "BSETI_B_ENC", ":", "MSA_BIT_B_FMT", "<", "<NUM_LIT>", ",", "<NUM_LIT>" ]

LLVM

Sparc

CPP

next_suggestion

CPU

9,295

[ "mainMBB", "->", "addSuccessor", "(", "sinkMBB", ")", ";" ]

[ "unsigned", "BufReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "unsigned", "FP", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "MIB", "=", "BuildMI", "(", "thisMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "BufReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "FP", ")", ";", "MIB", "=", "BuildMI", "(", "thisMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "LabelReg", ",", "RegState", "::", "Define", ")", ".", "addMBB", "(", "restoreMBB", ",", "SparcMCExpr", "::", "VK_Sparc_HI", ")", ";", "MIB", "=", "BuildMI", "(", "thisMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "LabelReg2", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "LabelReg", ",", "RegState", "::", "Kill", ")", ".", "addMBB", "(", "restoreMBB", ",", "SparcMCExpr", "::", "VK_Sparc_LO", ")", ";", "MIB", "=", "BuildMI", "(", "thisMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "BufReg", ")", ".", "addImm", "(", "RegSize", ")", ".", "addReg", "(", "LabelReg2", ",", "RegState", "::", "Kill", ")", ";", "const", "unsigned", "SP", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "MIB", "=", "BuildMI", "(", "thisMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "BufReg", ")", ".", "addImm", "(", "<NUM_LIT>", "*", "RegSize", ")", ".", "addReg", "(", "SP", ")", ";", "MIB", "=", "BuildMI", "(", "thisMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "BufReg", ")", ".", "addImm", "(", "<NUM_LIT>", "*", "RegSize", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "thisMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "restoreMBB", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "thisMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "mainMBB", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "thisMBB", "->", "addSuccessor", "(", "mainMBB", ")", ";", "thisMBB", "->", "addSuccessor", "(", "restoreMBB", ")", ";", "MIB", "=", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "mainDstReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "mainMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "sinkMBB", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]

LLVM

Blackfin

CPP

next_suggestion

DSP

9,296

[ "return", "true", ";" ]

[ "if", "(", "(", "FIN", "=", "dyn_cast", "<", "FrameIndexSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "&&", "(", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "&&", "(", "CN", "->", "getSExtValue", "(", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "CN", "->", "getSExtValue", "(", ")", ">=", "<NUM_LIT>", ")", ")", "{", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FIN", "->", "getIndex", "(", ")", ",", "MVT", "::", "i32", ")", ";", "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "CN", "->", "getSExtValue", "(", ")", ",", "MVT", "::", "i32", ")", ";" ]

GCC

loongarch

MD

next_suggestion

CPU

9,297

[ "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]

[ "generator", ".", "fn_7", "=", "gen_atomic_cas_value_or_7_si", "loongarch_expand_atomic_qihi", "(", "generator", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", "," ]

GCC

rs6000

MD

next_suggestion

CPU

9,298

[ "}" ]

[ "(", "ashift", ":", "GPR", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "<", "MODE", ">", "mode", "=", "=", "SImode", ")", "return", "<STR_LIT>", "else", "return", "<STR_LIT>" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

9,299

[ "if", "(", "!", "V", ".", "is", "(", "<NUM_LIT>", ")", "&&", "!", "V", ".", "is", "(", "<NUM_LIT>", ")", ")", "return", "false", ";" ]

[ "if", "(", "!", "BTP", "->", "has", "(", "Reg", ")", ")", "return", "false", ";", "const", "BitTracker", "::", "RegisterCell", "&", "RC", "=", "BTP", "->", "lookup", "(", "Reg", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "w", "=", "RC", ".", "width", "(", ")", ";", "i", "<", "w", ";", "++", "i", ")", "{", "const", "BitTracker", "::", "BitValue", "&", "V", "=", "RC", "[", "i", "]", ";" ]