docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	Hexagon	CPP	stmt_completion	DSP	9,400	[ ",", "isNVJ", ",", "false", "}", ";" ]	[ "static", "NewSense", "Jmp", "(", "bool", "isNVJ", ")", "{", "NewSense", "NS", "=", "{", "<NUM_LIT>", ",", "false" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	9,401	[ "if", "(", "Size", ">", "<NUM_LIT>", ")", "return", "NumElts", "*", "(", "(", "Size", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", ";" ]	[ "unsigned", "Size", "=", "ScalarVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "Size", "==", "<NUM_LIT>", "&&", "Subtarget", "->", "has16BitInsts", "(", ")", ")", "return", "(", "NumElts", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "if", "(", "Size", "<=", "<NUM_LIT>", ")", "return", "NumElts", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	9,402	[ "Imm1_16Operand", ";" ]	[ "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=" ]
GCC	rs6000	CPP	next_suggestion	CPU	9,403	[ "return", "(", "_", "_", "m128i", ")", "vec_add", "(", "_", "_", "C", ",", "_", "_", "D", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_hadd_epi16", "(", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{", "const", "_", "_", "v16qu", "_", "_", "P", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "const", "_", "_", "v16qu", "_", "_", "Q", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "_", "_", "v8hi", "_", "_", "C", "=", "vec_perm", "(", "(", "_", "_", "v8hi", ")", "_", "_", "A", ",", "(", "_", "_", "v8hi", ")", "_", "_", "B", ",", "_", "_", "P", ")", ";", "_", "_", "v8hi", "_", "_", "D", "=", "vec_perm", "(", "(", "_", "_", "v8hi", ")", "_", "_", "A", ",", "(", "_", "_", "v8hi", ")", "_", "_", "B", ",", "_", "_", "Q", ")", ";" ]
LLVM	Mips	TD	stmt_completion	CPU	9,404	[ "<STR_LIT>", ";" ]	[ "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=" ]
GCC	i386	CPP	stmt_completion	CPU	9,405	[ "_", "_", "B", ",", "(", "_", "_", "v4di", ")", "_", "mm256_avx512_setzero_si256", "(", ")", ",", "_", "_", "M", ")", ";" ]	[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_pminsq256_mask", "(", "(", "_", "_", "v4di", ")", "_", "_", "A", ",", "(", "_", "_", "v4di", ")" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	9,406	[ "return", "<NUM_LIT>", ";" ]	[ "MachineInstr", "*", "MI", "=", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "PPC", "::", "RLDICL", "\|\|", "Opcode", "==", "PPC", "::", "RLDICL_rec", "\|\|", "Opcode", "==", "PPC", "::", "RLDCL", "\|\|", "Opcode", "==", "PPC", "::", "RLDCL_rec", ")", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "(", "Opcode", "==", "PPC", "::", "RLDIC", "\|\|", "Opcode", "==", "PPC", "::", "RLDIC_rec", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "<=", "<NUM_LIT>", "-", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "(", "Opcode", "==", "PPC", "::", "RLWINM", "\|\|", "Opcode", "==", "PPC", "::", "RLWINM_rec", "\|\|", "Opcode", "==", "PPC", "::", "RLWNM", "\|\|", "Opcode", "==", "PPC", "::", "RLWNM_rec", "\|\|", "Opcode", "==", "PPC", "::", "RLWINM8", "\|\|", "Opcode", "==", "PPC", "::", "RLWNM8", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "<=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "return", "<NUM_LIT>", "+", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Opcode", "==", "PPC", "::", "ANDI_rec", ")", "{", "uint16_t", "Imm", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "return", "<NUM_LIT>", "+", "llvm", "::", "countl_zero", "(", "Imm", ")", ";", "}", "if", "(", "Opcode", "==", "PPC", "::", "CNTLZW", "\|\|", "Opcode", "==", "PPC", "::", "CNTLZW_rec", "\|\|", "Opcode", "==", "PPC", "::", "CNTTZW", "\|\|", "Opcode", "==", "PPC", "::", "CNTTZW_rec", "\|\|", "Opcode", "==", "PPC", "::", "CNTLZW8", "\|\|", "Opcode", "==", "PPC", "::", "CNTTZW8", ")", "return", "<NUM_LIT>", ";", "if", "(", "Opcode", "==", "PPC", "::", "CNTLZD", "\|\|", "Opcode", "==", "PPC", "::", "CNTLZD_rec", "\|\|", "Opcode", "==", "PPC", "::", "CNTTZD", "\|\|", "Opcode", "==", "PPC", "::", "CNTTZD_rec", ")", "return", "<NUM_LIT>", ";", "if", "(", "Opcode", "==", "PPC", "::", "LHZ", "\|\|", "Opcode", "==", "PPC", "::", "LHZX", "\|\|", "Opcode", "==", "PPC", "::", "LHZ8", "\|\|", "Opcode", "==", "PPC", "::", "LHZX8", "\|\|", "Opcode", "==", "PPC", "::", "LHZU", "\|\|", "Opcode", "==", "PPC", "::", "LHZUX", "\|\|", "Opcode", "==", "PPC", "::", "LHZU8", "\|\|", "Opcode", "==", "PPC", "::", "LHZUX8", ")", "return", "<NUM_LIT>", ";", "if", "(", "Opcode", "==", "PPC", "::", "LBZ", "\|\|", "Opcode", "==", "PPC", "::", "LBZX", "\|\|", "Opcode", "==", "PPC", "::", "LBZ8", "\|\|", "Opcode", "==", "PPC", "::", "LBZX8", "\|\|", "Opcode", "==", "PPC", "::", "LBZU", "\|\|", "Opcode", "==", "PPC", "::", "LBZUX", "\|\|", "Opcode", "==", "PPC", "::", "LBZU8", "\|\|", "Opcode", "==", "PPC", "::", "LBZUX8", ")", "return", "<NUM_LIT>", ";", "if", "(", "Opcode", "==", "PPC", "::", "AND", "\|\|", "Opcode", "==", "PPC", "::", "AND8", "\|\|", "Opcode", "==", "PPC", "::", "AND_rec", "\|\|", "Opcode", "==", "PPC", "::", "AND8_rec", ")", "return", "std", "::", "max", "(", "getKnownLeadingZeroCount", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "TII", ",", "MRI", ")", ",", "getKnownLeadingZeroCount", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "TII", ",", "MRI", ")", ")", ";", "if", "(", "Opcode", "==", "PPC", "::", "OR", "\|\|", "Opcode", "==", "PPC", "::", "OR8", "\|\|", "Opcode", "==", "PPC", "::", "XOR", "\|\|", "Opcode", "==", "PPC", "::", "XOR8", "\|\|", "Opcode", "==", "PPC", "::", "OR_rec", "\|\|", "Opcode", "==", "PPC", "::", "OR8_rec", "\|\|", "Opcode", "==", "PPC", "::", "XOR_rec", "\|\|", "Opcode", "==", "PPC", "::", "XOR8_rec", ")", "return", "std", "::", "min", "(", "getKnownLeadingZeroCount", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "TII", ",", "MRI", ")", ",", "getKnownLeadingZeroCount", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "TII", ",", "MRI", ")", ")", ";", "if", "(", "TII", "->", "isZeroExtended", "(", "Reg", ",", "MRI", ")", ")", "return", "<NUM_LIT>", ";" ]
LLVM	AGC	CPP	stmt_completion	MPU	9,407	[ "getTheAGCTarget", "(", ")", ")", ";" ]	[ "RegisterAsmPrinter", "<", "AGCAsmPrinter", ">", "X", "(" ]
LLVM	X86	CPP	next_suggestion	CPU	9,408	[ "}" ]	[ "Error", "X86CodeGenPassBuilder", "::", "addInstSelector", "(", "AddMachinePass", "&", ")", "const", "{", "return", "Error", "::", "success", "(", ")", ";" ]
LLVM	BPF	CPP	code_generation	Virtual ISA	9,409	[ "uint32_t", "<STR_LIT>", "::", "<STR_LIT>", "(", "StringRef", "S", ")", "{", "for", "(", "auto", "&", "OffsetM", ":", "OffsetToIdMap", ")", "{", "if", "(", "Table", "[", "OffsetM", ".", "second", "]", "==", "S", ")", "return", "OffsetM", ".", "first", ";", "}", "uint32_t", "Offset", "=", "Size", ";", "OffsetToIdMap", "[", "Offset", "]", "=", "Table", ".", "size", "(", ")", ";", "Table", ".", "push_back", "(", "S", ")", ";", "Size", "+=", "S", ".", "size", "(", ")", "+", "<NUM_LIT>", ";", "return", "Offset", ";", "}" ]	[ "Adds", "path", "Path", "to", "the", "line", "string", "." ]
GCC	arm	MD	stmt_completion	CPU	9,410	[ "regno", "+", "<NUM_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "XI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "XI", "[", "(", "match_operand", ":", "OI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "XI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VQ2", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_VSTRUCTDUMMY", ")", "]", "UNSPEC_VLD4B", ")", ")", "]", "<STR_LIT>", "{", "int", "regno", "=", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "rtx", "ops", "[", "<NUM_LIT>", "]", "ops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "DImode", "," ]
GCC	ia64	CPP	stmt_completion	CPU	9,411	[ "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "%s\\n", "<STR_LIT>", ",", "SDATA_SECTION_ASM_OP", ")", ";", "\\", "in_section", "=", "in_sdata", ";", "\\", "}", "\\", "}" ]	[ "CONST_SECTION_FUNCTION", "\\", "SDATA_SECTION_FUNCTION", "\\", "SBSS_SECTION_FUNCTION", "void", "\\", "sdata_section", "(", ")", "\\", "{", "\\", "if", "(", "in_section", "!=", "in_sdata", ")", "\\", "{", "\\" ]
LLVM	Hexagon	TD	stmt_completion	DSP	9,412	[ "<NUM_LIT>", ";" ]	[ "def", "A5_ACS", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rxx32", ",", "PredRegs", ":", "$", "Pe4", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rxx32in", ",", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_d1aa9eaa", ",", "TypeM", ">", ",", "Enc_831a7d", ",", "Requires", "<", "[", "HasV55", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicateLate", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=" ]
LLVM	AArch64	TD	stmt_completion	CPU	9,413	[ "<NUM_LIT>", ">", ";" ]	[ "def", "VectorIndex1Operand", ":", "AsmVectorIndex", "<", "<NUM_LIT>", "," ]
LLVM	ARM	TD	stmt_completion	CPU	9,414	[ "[", "(", "set", "DPR", ":", "$", "Vd", ",", "(", "v2i32", "(", "NEONvmvnImm", "timm", ":", "$", "SIMM", ")", ")", ")", "]", ">", "{" ]	[ "def", "VMVNv2i32", ":", "N1ModImm", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "{", "?", ",", "?", ",", "?", ",", "?", "}", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "DPR", ":", "$", "Vd", ")", ",", "(", "ins", "nImmVMOVI32", ":", "$", "SIMM", ")", ",", "IIC_VMOVImm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "," ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,415	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_paddifnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_05c070ec", ",", "TypeALU32_2op", ">", ",", "Enc_e38e1f", ",", "PredNewRel", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	9,416	[ "}" ]	[ "void", "AMDGPUInstructionSelector", "::", "renderTruncTImm32", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "MachineInstr", "&", "MI", ",", "int", "OpIdx", ")", "const", "{", "MIB", ".", "addImm", "(", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", ")", ";" ]
LLVM	WebAssembly	CPP	program_repair	Virtual ISA	9,417	[ "<FIXS>", "MachineBasicBlock", "", "EntryBlock", "=", "&", "", "MF", ".", "begin", "(", ")", ";", "Visited", ".", "insert", "(", "EntryBlock", ")", ";", "Stack", ".", "push_back", "(", "POStackEntry", "(", "EntryBlock", ",", "MF", ",", "MLI", ")", ")", ";", "<FIXE>" ]	[ "SmallPtrSet", "MachineBasicBlock", "", ",", "<NUM_LIT>", ">", "Visited", ";", "SmallVector", "POStackEntry", ",", "<NUM_LIT>", ">", "Stack", ";", "<BUGS>", "MachineBasicBlock", "", "Entry", "=", "&", "*", "MF", ".", "begin", "(", ")", ";", "Visited", ".", "insert", "(", "Entry", ")", ";", "Stack", ".", "push_back", "(", "POStackEntry", "(", "Entry", ",", "MF", ",", "MLI", ")", ")", ";", "<BUGE>", "for", "(", ";", ";", ")", "{", "POStackEntry", "&", "Entry", "=", "Stack", ".", "back", "(", ")", ";" ]
GCC	i386	MD	next_suggestion	CPU	9,418	[ "{" ]	[ "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]" ]
GCC	i386	MD	stmt_completion	CPU	9,419	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2SF", "<NUM_LIT>" ]
GCC	ia64	CPP	next_suggestion	CPU	9,420	[ "sr", "->", "epilogue_count", "=", "ecount", "+", "<NUM_LIT>", ";" ]	[ "static", "inline", "void", "desc_epilogue", "(", "unw_word", "t", ",", "unw_word", "ecount", ",", "struct", "unw_state_record", "*", "sr", ")", "{", "sr", "->", "epilogue_start", "=", "sr", "->", "region_start", "+", "sr", "->", "region_len", "-", "<NUM_LIT>", "-", "t", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	9,421	[ "<NUM_LIT>", ",", "GPR32z", ",", "<STR_LIT>", ">", ";" ]	[ "def", "LDRSBWpre", ":", "LoadPreIdx", "<", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]
LLVM	Mips	CPP	stmt_completion	CPU	9,422	[ ":" ]	[ "unsigned", "Intr", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "Intr", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "Intrinsic", "::", "mips_st_b", ":", "case", "Intrinsic", "::", "mips_st_h", ":", "case", "Intrinsic", "::", "mips_st_w" ]
LLVM	ARM	CPP	stmt_completion	CPU	9,423	[ "(", "Value", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";" ]	[ "if", "(", "!", "CE", ")", "return", "false", ";", "uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "(", "Value", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "&&" ]
LLVM	SystemZ	TD	next_suggestion	CPU	9,424	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "RI2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RI2", ";" ]
GCC	s390	MD	stmt_completion	MPU	9,425	[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "and", "(" ]
GCC	arm	CPP	program_repair	CPU	9,426	[ "<FIXS>", "<FIXE>", "<FIXS>", "arm_expand_builtin_args", "(", "rtx", "target", ",", "machine_mode", "map_mode", ",", "int", "fcode", ",", "<FIXE>" ]	[ "build_int_cst", "(", "build_pointer_type", "(", "array_type", ")", ",", "<NUM_LIT>", ")", ")", ";", "}", "<BUGS>", "<BUGE>", "static", "rtx", "<BUGS>", "arm_expand_neon_args", "(", "rtx", "target", ",", "machine_mode", "map_mode", ",", "int", "fcode", ",", "<BUGE>", "int", "icode", ",", "int", "have_retval", ",", "tree", "exp", ",", "builtin_arg", "*", "args", ")", "{" ]
GCC	sparc	CPP	stmt_completion	CPU	9,427	[ ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "v2si", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "vis_faligndatav2si", "(", "_", "_", "v2si", "_", "_", "A", ",", "_", "_", "v2si", "_", "_", "B", ")", "{", "return", "_", "_", "builtin_vis_faligndatav2si", "(", "_", "_", "A", ",", "_", "_", "B" ]
LLVM	PowerPC	TD	next_suggestion	CPU	9,428	[ "return", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", "&", "&", "(", "Imm", "!", "=", "-", "<NUM_LIT>", ")", ")", "\|", "\|", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", "&", "&", "(", "Imm", "!", "=", "<NUM_LIT>", ")", ")", ";" ]	[ "return", "getI32Imm", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "SRL32", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "N", "-", ">", "getZExtValue", "(", ")", "?", "getI32Imm", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ":", "getI32Imm", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "LO16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI32Imm", "(", "(", "unsigned", "short", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "HI16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI32Imm", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ">", ">", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "HA16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "long", "Val", "=", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "getI32Imm", "(", "(", "Val", "-", "(", "signed", "short", ")", "Val", ")", ">", ">", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "MB", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "unsigned", "mb", "=", "<NUM_LIT>", ",", "me", ";", "(", "void", ")", "isRunOfOnes", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "mb", ",", "me", ")", ";", "return", "getI32Imm", "(", "mb", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "ME", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "unsigned", "mb", ",", "me", "=", "<NUM_LIT>", ";", "(", "void", ")", "isRunOfOnes", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "mb", ",", "me", ")", ";", "return", "getI32Imm", "(", "me", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "maskimm32", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "unsigned", "mb", ",", "me", ";", "if", "(", "N", "-", ">", "getValueType", "(", "<NUM_LIT>", ")", "=", "=", "MVT", ":", ":", "i32", ")", "return", "isRunOfOnes", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "mb", ",", "me", ")", ";", "else", "return", "false", ";", "}", "]", ">", ";", "def", "imm32SExt16", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "int32_t", ")", "Imm", "=", "=", "(", "short", ")", "Imm", ";", "}", "]", ">", ";", "def", "imm64SExt16", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "(", "int64_t", ")", "Imm", "=", "=", "(", "short", ")", "Imm", ";", "}", "]", ">", ";", "def", "immZExt16", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "(", "uint64_t", ")", "N", "-", ">", "getZExtValue", "(", ")", "=", "=", "(", "unsigned", "short", ")", "N", "-", ">", "getZExtValue", "(", ")", ";", "}", "]", ",", "LO16", ">", ";", "def", "immNonAllOneAnyExt8", ":", "ImmLeaf", "<", "i32", ",", "[", "{" ]
GCC	i386	MD	next_suggestion	CPU	9,429	[ "operands", "[", "<NUM_LIT>", "]", "=", "lowpart_subreg", "(", "V4SImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ")" ]	[ "(", "vec_merge", ":", "V4SI", "(", "vec_duplicate", ":", "V4SI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "{" ]
GCC	avr	CPP	next_suggestion	MPU	9,430	[ "else", "if", "(", "GET_CODE", "(", "base", ")", "==", "PRE_DEC", ")", "return", "*", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "st %0,%D1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0,%C1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0,%A1", "<STR_LIT>", ")", ";" ]	[ "rtx", "base", "=", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ";", "int", "reg_base", "=", "true_regnum", "(", "base", ")", ";", "int", "reg_src", "=", "true_regnum", "(", "src", ")", ";", "int", "tmp", ";", "if", "(", "!", "l", ")", "l", "=", "&", "tmp", ";", "if", "(", "CONSTANT_ADDRESS_P", "(", "base", ")", ")", "{", "if", "(", "io_address_operand", "(", "base", ",", "SImode", ")", ")", "{", "return", "", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "out %i0, %A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "out %i0+1,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "out %i0+2,%C1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "out %i0+3,%D1", "<STR_LIT>", ")", ";", "}", "else", "{", "", "l", "=", "AVR_TINY", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "sts %m0,%A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sts %m0+1,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sts %m0+2,%C1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sts %m0+3,%D1", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "reg_base", ">", "<NUM_LIT>", ")", "{", "if", "(", "AVR_TINY", ")", "return", "avr_out_movsi_mr_r_reg_no_disp_tiny", "(", "insn", ",", "op", ",", "l", ")", ";", "if", "(", "reg_base", "==", "REG_X", ")", "{", "if", "(", "reg_src", "==", "REG_X", ")", "{", "if", "(", "reg_unused_after", "(", "insn", ",", "base", ")", ")", "return", "", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "mov __tmp_reg__,r27", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,r26", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "adiw r26,1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X+,__tmp_reg__", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X+,r28", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,r29", "<STR_LIT>", ")", ";", "else", "return", "", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "mov __tmp_reg__,r27", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,r26", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "adiw r26,1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X+,__tmp_reg__", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X+,r28", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,r29", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbiw r26,3", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "reg_base", "==", "reg_src", "+", "<NUM_LIT>", ")", "{", "if", "(", "reg_unused_after", "(", "insn", ",", "base", ")", ")", "return", "", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "mov __zero_reg__,%C1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov __tmp_reg__,%D1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0+,%A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0+,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0+,__zero_reg__", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0,__tmp_reg__", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "clr __zero_reg__", "<STR_LIT>", ")", ";", "else", "return", "", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "mov __zero_reg__,%C1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov __tmp_reg__,%D1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0+,%A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0+,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0+,__zero_reg__", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0,__tmp_reg__", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "clr __zero_reg__", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbiw r26,3", "<STR_LIT>", ")", ";", "}", "return", "", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "st %0+,%A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0+,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0+,%C1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0,%D1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbiw r26,3", "<STR_LIT>", ")", ";", "}", "else", "return", "", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "st %0,%A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "std %0+1,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "std %0+2,%C1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "std %0+3,%D1", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "base", ")", "==", "PLUS", ")", "{", "int", "disp", "=", "INTVAL", "(", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "AVR_TINY", ")", "return", "avr_out_movsi_mr_r_reg_disp_tiny", "(", "op", ",", "l", ")", ";", "reg_base", "=", "REGNO", "(", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "disp", ">", "MAX_LD_OFFSET", "(", "GET_MODE", "(", "dest", ")", ")", ")", "{", "if", "(", "reg_base", "!=", "REG_Y", ")", "fatal_insn", "(", "<STR_LIT>", "incorrect insn:", "<STR_LIT>", ",", "insn", ")", ";", "if", "(", "disp", "<=", "<NUM_LIT>", "+", "MAX_LD_OFFSET", "(", "GET_MODE", "(", "dest", ")", ")", ")", "return", "", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "adiw r28,%o0-60", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "std Y+60,%A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "std Y+61,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "std Y+62,%C1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "std Y+63,%D1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbiw r28,%o0-60", "<STR_LIT>", ")", ";", "return", "", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "subi r28,lo8(-%o0)", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbci r29,hi8(-%o0)", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st Y,%A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "std Y+1,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "std Y+2,%C1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "std Y+3,%D1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "subi r28,lo8(%o0)", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbci r29,hi8(%o0)", "<STR_LIT>", ")", ";", "}", "if", "(", "reg_base", "==", "REG_X", ")", "{", "if", "(", "reg_src", "==", "REG_X", ")", "{", "", "l", "=", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "mov __tmp_reg__,r26", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov __zero_reg__,r27", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "adiw r26,%o0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X+,__tmp_reg__", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X+,__zero_reg__", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X+,r28", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,r29", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "clr __zero_reg__", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbiw r26,%o0+3", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "reg_src", "==", "REG_X", "-", "<NUM_LIT>", ")", "{", "", "l", "=", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "mov __tmp_reg__,r26", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov __zero_reg__,r27", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "adiw r26,%o0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X+,r24", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X+,r25", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X+,__tmp_reg__", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,__zero_reg__", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "clr __zero_reg__", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbiw r26,%o0+3", "<STR_LIT>", ")", ";", "}", "", "l", "=", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "adiw r26,%o0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X+,%A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X+,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X+,%C1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,%D1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbiw r26,%o0+3", "<STR_LIT>", ")", ";", "}", "return", "", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "std %A0,%A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "std %B0,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "std %C0,%C1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "std %D0,%D1", "<STR_LIT>", ")", ";", "}" ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,431	[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
GCC	arm	MD	stmt_completion	CPU	9,432	[ "]", ")" ]	[ "(", "define_int_attr", "neon_vfm_lane_as", "[", "(", "UNSPEC_VFMA_LANE", "<STR_LIT>", ")", "(", "UNSPEC_VFMS_LANE", "<STR_LIT>", ")" ]
GCC	i386	CPP	stmt_completion	CPU	9,433	[ "_", "A", ",", "(", "_", "_", "v16qi", ")", "_", "_", "B", ")", ";" ]	[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_psadbw128", "(", "(", "_", "_", "v16qi", ")", "_" ]
LLVM	XCore	CPP	stmt_completion	MPU	9,434	[ "SHF_STRINGS", "\|", "ELF", "::", "XCORE_SHF_CP_SECTION", ")", ";" ]	[ "DataSection", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ".dp.data", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", "\|", "ELF", "::", "SHF_WRITE", "\|", "ELF", "::", "XCORE_SHF_DP_SECTION", ")", ";", "DataSectionLarge", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ".dp.data.large", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", "\|", "ELF", "::", "SHF_WRITE", "\|", "ELF", "::", "XCORE_SHF_DP_SECTION", ")", ";", "DataRelROSection", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ".dp.rodata", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", "\|", "ELF", "::", "SHF_WRITE", "\|", "ELF", "::", "XCORE_SHF_DP_SECTION", ")", ";", "DataRelROSectionLarge", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ".dp.rodata.large", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", "\|", "ELF", "::", "SHF_WRITE", "\|", "ELF", "::", "XCORE_SHF_DP_SECTION", ")", ";", "ReadOnlySection", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ".cp.rodata", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", "\|", "ELF", "::", "XCORE_SHF_CP_SECTION", ")", ";", "ReadOnlySectionLarge", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ".cp.rodata.large", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", "\|", "ELF", "::", "XCORE_SHF_CP_SECTION", ")", ";", "MergeableConst4Section", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ".cp.rodata.cst4", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", "\|", "ELF", "::", "SHF_MERGE", "\|", "ELF", "::", "XCORE_SHF_CP_SECTION", ",", "<NUM_LIT>", ")", ";", "MergeableConst8Section", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ".cp.rodata.cst8", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", "\|", "ELF", "::", "SHF_MERGE", "\|", "ELF", "::", "XCORE_SHF_CP_SECTION", ",", "<NUM_LIT>", ")", ";", "MergeableConst16Section", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ".cp.rodata.cst16", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", "\|", "ELF", "::", "SHF_MERGE", "\|", "ELF", "::", "XCORE_SHF_CP_SECTION", ",", "<NUM_LIT>", ")", ";", "CStringSection", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ".cp.rodata.string", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", "\|", "ELF", "::", "SHF_MERGE", "\|", "ELF", "::" ]
GCC	iq2000	CPP	code_generation	CPU	9,435	[ "void", "iq2000_expand_epilogue", "(", "void", ")", "{", "HOST_WIDE_INT", "tsize", "=", "cfun", "->", "machine", "->", "total_size", ";", "rtx", "tsize_rtx", "=", "GEN_INT", "(", "tsize", ")", ";", "rtx", "tmp_rtx", "=", "(", "rtx", ")", "<NUM_LIT>", ";", "if", "(", "iq2000_can_use_return_insn", "(", ")", ")", "{", "emit_jump_insn", "(", "gen_return", "(", ")", ")", ";", "return", ";", "}", "if", "(", "tsize", ">", "<NUM_LIT>", ")", "{", "tmp_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "IQ2000_TEMP1_REGNUM", ")", ";", "emit_move_insn", "(", "tmp_rtx", ",", "tsize_rtx", ")", ";", "tsize_rtx", "=", "tmp_rtx", ";", "}", "if", "(", "tsize", ">", "<NUM_LIT>", ")", "{", "if", "(", "frame_pointer_needed", ")", "{", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "emit_insn", "(", "gen_movsi", "(", "stack_pointer_rtx", ",", "hard_frame_pointer_rtx", ")", ")", ";", "}", "save_restore_insns", "(", "<NUM_LIT>", ")", ";", "if", "(", "current_function_calls_eh_return", ")", "{", "rtx", "eh_ofs", "=", "EH_RETURN_STACKADJ_RTX", ";", "emit_insn", "(", "gen_addsi3", "(", "eh_ofs", ",", "eh_ofs", ",", "tsize_rtx", ")", ")", ";", "tsize_rtx", "=", "eh_ofs", ";", "}", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "if", "(", "tsize", "!=", "<NUM_LIT>", "\|\|", "current_function_calls_eh_return", ")", "{", "emit_insn", "(", "gen_addsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "tsize_rtx", ")", ")", ";", "}", "}", "if", "(", "current_function_calls_eh_return", ")", "{", "emit_move_insn", "(", "gen_rtx_REG", "(", "Pmode", ",", "HARD_FRAME_POINTER_REGNUM", ")", ",", "stack_pointer_rtx", ")", ";", "emit_insn", "(", "gen_rtx_USE", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "HARD_FRAME_POINTER_REGNUM", ")", ")", ")", ";", "emit_jump_insn", "(", "gen_eh_return_internal", "(", ")", ")", ";", "}", "else", "emit_jump_insn", "(", "gen_return_internal", "(", "gen_rtx_REG", "(", "Pmode", ",", "GP_REG_FIRST", "+", "<NUM_LIT>", ")", ")", ")", ";", "}" ]	[ "Expand", "the", "epilogue", "into", "a", "bunch", "of", "separate", "insns", "." ]
GCC	rs6000	CPP	code_generation	CPU	9,436	[ "void", "rs6000_d_target_versions", "(", "void", ")", "{", "if", "(", "TARGET_64BIT", ")", "d_add_builtin_version", "(", "<STR_LIT>", "PPC64", "<STR_LIT>", ")", ";", "else", "d_add_builtin_version", "(", "<STR_LIT>", "PPC", "<STR_LIT>", ")", ";", "if", "(", "TARGET_HARD_FLOAT", ")", "{", "d_add_builtin_version", "(", "<STR_LIT>", "PPC_HardFloat", "<STR_LIT>", ")", ";", "d_add_builtin_version", "(", "<STR_LIT>", "D_HardFloat", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "TARGET_SOFT_FLOAT", ")", "{", "d_add_builtin_version", "(", "<STR_LIT>", "PPC_SoftFloat", "<STR_LIT>", ")", ";", "d_add_builtin_version", "(", "<STR_LIT>", "D_SoftFloat", "<STR_LIT>", ")", ";", "}", "}" ]	[ "Implement", "TARGET_D_CPU_VERSIONS", "for", "PowerPC", "targets", "." ]
LLVM	MOS	CPP	stmt_completion	MPU	9,437	[ "false", ";" ]	[ "bool", "referencesSuccessor", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "const", "MachineBasicBlock", "*", "Tgt", ")", "{", "for", "(", "const", "MachineInstr", "&", "MI", ":", "MBB", ".", "terminators", "(", ")", ")", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "if", "(", "MO", ".", "isMBB", "(", ")", "&&", "MO", ".", "getMBB", "(", ")", "==", "Tgt", ")", "return", "true", ";", "return" ]
LLVM	X86	CPP	stmt_completion	CPU	9,438	[ "MFI", ".", "hasPatchPoint", "(", ")", "\|\|", "MFI", ".", "hasCopyImplyingStackAdjustment", "(", ")", ")", ";" ]	[ "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "return", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "\|\|", "TRI", "->", "needsStackRealignment", "(", "MF", ")", "\|\|", "MFI", ".", "hasVarSizedObjects", "(", ")", "\|\|", "MFI", ".", "isFrameAddressTaken", "(", ")", "\|\|", "MFI", ".", "hasOpaqueSPAdjustment", "(", ")", "\|\|", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", "->", "getForceFramePointer", "(", ")", "\|\|", "MMI", ".", "callsUnwindInit", "(", ")", "\|\|", "MMI", ".", "hasEHFunclets", "(", ")", "\|\|", "MMI", ".", "callsEHReturn", "(", ")", "\|\|", "MFI", ".", "hasStackMap", "(", ")", "\|\|" ]
GCC	arm	CPP	stmt_completion	CPU	9,439	[ "_", "_", "value", ")", ";" ]	[ "_", "_", "builtin_mve_vstrhq_scatter_offset_uv8hi", "(", "(", "_", "_", "builtin_neon_hi", "*", ")", "_", "_", "base", ",", "_", "_", "offset", "," ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	9,440	[ "DCI", ".", "AddToWorklist", "(", "Trunc", ".", "getNode", "(", ")", ")", ";" ]	[ "}", "}", "}", "if", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "{", "EVT", "SrcVT", "=", "Src", ".", "getValueType", "(", ")", ";", "if", "(", "SrcVT", ".", "getScalarSizeInBits", "(", ")", ">", "<NUM_LIT>", "&&", "(", "Src", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SRL", "\|\|", "Src", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SRA", "\|\|", "Src", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", ")", ")", "{", "SDValue", "Amt", "=", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "KnownBits", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Amt", ")", ";", "unsigned", "Size", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "(", "Known", ".", "isConstant", "(", ")", "&&", "Known", ".", "getConstant", "(", ")", ".", "ule", "(", "Size", ")", ")", "\|\|", "(", "Known", ".", "getBitWidth", "(", ")", "-", "Known", ".", "countMinLeadingZeros", "(", ")", "<=", "Log2_32", "(", "Size", ")", ")", ")", "{", "EVT", "MidVT", "=", "VT", ".", "isVector", "(", ")", "?", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MVT", "::", "i32", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ":", "MVT", "::", "i32", ";", "EVT", "NewShiftVT", "=", "getShiftAmountTy", "(", "MidVT", ",", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "Trunc", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "SL", ",", "MidVT", ",", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]
LLVM	LoongArch	CPP	stmt_completion	CPU	9,441	[ "Mask", ")", ";" ]	[ "SDValue", "Vec", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getConstant", "(", "Vec", ".", "getScalarValueSizeInBits", "(", ")", "-", "<NUM_LIT>", ",", "DL", ",", "ResTy", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "ResTy", ",", "Vec", "," ]
LLVM	OR1K	CPP	next_suggestion	CPU	9,442	[ "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "TheOR1KTarget", ",", "llvm", "::", "createOR1KMCCodeEmitter", ")", ";" ]	[ "TargetRegistry", "::", "RegisterMCAsmInfo", "(", "TheOR1KTarget", ",", "createOR1KMCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheOR1KTarget", ",", "createOR1KMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "TheOR1KTarget", ",", "createOR1KMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "TheOR1KTarget", ",", "createOR1KMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "TheOR1KTarget", ",", "createMCStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "TheOR1KTarget", ",", "createOR1KMCInstPrinter", ")", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	9,443	[ "}" ]	[ "if", "(", "Kind", "==", "TTI", "::", "SK_Transpose", "\|\|", "Kind", "==", "TTI", "::", "SK_Select", "\|\|", "Kind", "==", "TTI", "::", "SK_PermuteSingleSrc", ")", "{", "static", "const", "CostTblEntry", "ShuffleTbl", "[", "]", "=", "{", "{", "TTI", "::", "SK_Transpose", ",", "MVT", "::", "v8i8", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Transpose", ",", "MVT", "::", "v16i8", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Transpose", ",", "MVT", "::", "v4i16", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Transpose", ",", "MVT", "::", "v8i16", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Transpose", ",", "MVT", "::", "v2i32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Transpose", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Transpose", ",", "MVT", "::", "v2i64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Transpose", ",", "MVT", "::", "v2f32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Transpose", ",", "MVT", "::", "v4f32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Transpose", ",", "MVT", "::", "v2f64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Select", ",", "MVT", "::", "v2i32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Select", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Select", ",", "MVT", "::", "v2i64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Select", ",", "MVT", "::", "v2f32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Select", ",", "MVT", "::", "v4f32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Select", ",", "MVT", "::", "v2f64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v2i32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v2i64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v2f32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v4f32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v2f64", ",", "<NUM_LIT>", "}", ",", "}", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";", "if", "(", "const", "auto", "", "Entry", "=", "CostTableLookup", "(", "ShuffleTbl", ",", "Kind", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "", "Entry", "->", "Cost", ";" ]
GCC	arm	CPP	stmt_completion	CPU	9,444	[ "p", ")", ";" ]	[ "return", "_", "_", "builtin_mve_vcmpeqq_m_sv4si", "(", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_" ]
GCC	i386	CPP	next_suggestion	CPU	9,445	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "mmask8", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_cmp_epu64_mask", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128i", "_", "_", "X", ",", "_", "_", "m128i", "_", "_", "Y", ",", "const", "int", "_", "_", "P", ")", "{", "return", "(", "_", "_", "mmask8", ")", "_", "_", "builtin_ia32_ucmpq128_mask", "(", "(", "_", "_", "v2di", ")", "_", "_", "X", ",", "(", "_", "_", "v2di", ")", "_", "_", "Y", ",", "_", "_", "P", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]
GCC	avr	CPP	program_repair	MPU	9,446	[ "<FIXS>", "return", "avr_asm_len", "(", "<STR_LIT>", "ld __tmp_reg__,%1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %B0,%1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %A0,__tmp_reg__", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "return", "avr_asm_len", "(", "<STR_LIT>", "ld %A0,%1", "<STR_LIT>", "CR_TABTINY_ADIW", "(", "%", "E1", ",", "%", "F1", ",", "<NUM_LIT>", ")", "CR_TAB", "<STR_LIT>", "ld %B0,%1", "<STR_LIT>", "CR_TABTINY_SBIW", "(", "%", "E1", ",", "%", "F1", ",", "<NUM_LIT>", ")", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "<FIXE>" ]	[ "int", "reg_base", "=", "true_regnum", "(", "base", ")", ";", "if", "(", "reg_dest", "==", "reg_base", ")", "<BUGS>", "return", "avr_asm_len", "(", "<STR_LIT>", "ld __tmp_reg__,%1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %B0,%1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %A0,__tmp_reg__", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "return", "avr_asm_len", "(", "<STR_LIT>", "ld %A0,%1", "<STR_LIT>", "CR_TABTINY_ADIW", "(", "%", "E1", ",", "%", "F1", ",", "<NUM_LIT>", ")", "CR_TAB", "<STR_LIT>", "ld %B0,%1", "<STR_LIT>", "CR_TABTINY_SBIW", "(", "%", "E1", ",", "%", "F1", ",", "<NUM_LIT>", ")", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "<BUGE>", "}", "static", "const", "char", "", "avr_out_movhi_r_mr_reg_disp_tiny", "(", "rtx", "op", "[", "]", ",", "int", "", "plen", ")", "{" ]
GCC	nios2	MD	stmt_completion	MPU	9,447	[ ")", ")", ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	9,448	[ "while", "(", "!", "trySkipToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{" ]	[ "OperandMatchResultTy", "Res", "=", "parseOperand", "(", "Operands", ",", "Name", ",", "Mode", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "{", "checkUnsupportedInstruction", "(", "Name", ",", "NameLoc", ")", ";", "if", "(", "!", "Parser", ".", "hasPendingError", "(", ")", ")", "{", "StringRef", "Msg", "=", "(", "Res", "==", "MatchOperand_ParseFail", ")", "?", "<STR_LIT>", "failed parsing operand.", "<STR_LIT>", ":", "<STR_LIT>", "not a valid operand.", "<STR_LIT>", ";", "Error", "(", "getLoc", "(", ")", ",", "Msg", ")", ";", "}" ]
LLVM	Sparc	CPP	program_repair	CPU	9,449	[ "<FIXS>", "bool", "SelectADDRrr", "(", "SDValue", "N", ",", "SDValue", "&", "R1", ",", "SDValue", "&", "R2", ")", ";", "bool", "SelectADDRri", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", ";", "<FIXE>" ]	[ "SDNode", "", "Select", "(", "SDNode", "", "N", ")", ";", "<BUGS>", "bool", "SelectADDRrr", "(", "SDNode", "", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "R1", ",", "SDValue", "&", "R2", ")", ";", "bool", "SelectADDRri", "(", "SDNode", "", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", ";", "<BUGE>" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	9,450	[ "}" ]	[ "case", "ISD", "::", "SETLE", ":", "case", "ISD", "::", "SETOLE", ":", "TCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "SETUGE", ":", "if", "(", "LHS", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "TCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "isUnsigned", "=", "true", ";", "case", "ISD", "::", "SETGE", ":", "case", "ISD", "::", "SETOGE", ":", "TCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "SETUGT", ":", "if", "(", "LHS", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "TCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "isUnsigned", "=", "true", ";", "case", "ISD", "::", "SETGT", ":", "case", "ISD", "::", "SETOGT", ":", "TCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "SETULT", ":", "if", "(", "LHS", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "TCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "isUnsigned", "=", "true", ";", "case", "ISD", "::", "SETLT", ":", "case", "ISD", "::", "SETOLT", ":", "TCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "SystemZCC", "=", "DAG", ".", "getConstant", "(", "TCC", ",", "MVT", "::", "i32", ")", ";", "DebugLoc", "dl", "=", "LHS", ".", "getDebugLoc", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "(", "isUnsigned", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "dl", ",", "MVT", "::", "i64", ",", "LHS", ",", "RHS", ")", ";" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	9,451	[ "unsigned", "OpBytesPerElement", "=", "OpVT", ".", "getVectorElementType", "(", ")", ".", "getStoreSize", "(", ")", ";" ]	[ "}", "else", "if", "(", "Opcode", "==", "ISD", "::", "BUILD_VECTOR", "&&", "canTreatAsByteVector", "(", "Op", ".", "getValueType", "(", ")", ")", ")", "{", "EVT", "OpVT", "=", "Op", ".", "getValueType", "(", ")", ";", "unsigned", "OpBytesPerElement", "=", "OpVT", ".", "getVectorElementType", "(", ")", ".", "getStoreSize", "(", ")", ";", "if", "(", "OpBytesPerElement", "<", "BytesPerElement", ")", "break", ";", "unsigned", "End", "=", "(", "Index", "+", "<NUM_LIT>", ")", "*", "BytesPerElement", ";", "if", "(", "End", "%", "OpBytesPerElement", "!=", "<NUM_LIT>", ")", "break", ";", "Op", "=", "Op", ".", "getOperand", "(", "End", "/", "OpBytesPerElement", "-", "<NUM_LIT>", ")", ";", "if", "(", "!", "Op", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ")", "{", "EVT", "VT", "=", "MVT", "::", "getIntegerVT", "(", "Op", ".", "getValueSizeInBits", "(", ")", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "VT", ",", "Op", ")", ";", "DCI", ".", "AddToWorklist", "(", "Op", ".", "getNode", "(", ")", ")", ";", "}", "EVT", "VT", "=", "MVT", "::", "getIntegerVT", "(", "ResVT", ".", "getSizeInBits", "(", ")", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "VT", ",", "Op", ")", ";", "if", "(", "VT", "!=", "ResVT", ")", "{", "DCI", ".", "AddToWorklist", "(", "Op", ".", "getNode", "(", ")", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "ResVT", ",", "Op", ")", ";", "}", "return", "Op", ";", "}", "else", "if", "(", "(", "Opcode", "==", "ISD", "::", "SIGN_EXTEND_VECTOR_INREG", "\|\|", "Opcode", "==", "ISD", "::", "ZERO_EXTEND_VECTOR_INREG", "\|\|", "Opcode", "==", "ISD", "::", "ANY_EXTEND_VECTOR_INREG", ")", "&&", "canTreatAsByteVector", "(", "Op", ".", "getValueType", "(", ")", ")", "&&", "canTreatAsByteVector", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ")", ")", "{", "EVT", "ExtVT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "OpVT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "unsigned", "ExtBytesPerElement", "=", "ExtVT", ".", "getVectorElementType", "(", ")", ".", "getStoreSize", "(", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	9,452	[ "}" ]	[ "bool", "isPICStyleWinPIC", "(", ")", "const", "{", "return", "PICStyle", "==", "PICStyles", "::", "WinPIC", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	9,453	[ "if", "(", "!", "UseImm", ")", "{" ]	[ "unsigned", "Op1Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Op1Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "int", "Imm", "=", "<NUM_LIT>", ";", "bool", "UseImm", "=", "false", ";", "bool", "isNegativeImm", "=", "false", ";", "if", "(", "const", "ConstantInt", "", "ConstInt", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "assert", "(", "VT", "==", "MVT", "::", "i32", "&&", "<STR_LIT>", "Expecting an i32.", "<STR_LIT>", ")", ";", "Imm", "=", "(", "int", ")", "ConstInt", "->", "getValue", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "Imm", "<", "<NUM_LIT>", ")", "{", "isNegativeImm", "=", "true", ";", "Imm", "=", "~", "Imm", ";", "}", "UseImm", "=", "isThumb2", "?", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Imm", ")", "!=", "-", "<NUM_LIT>", ")", ":", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Imm", ")", "!=", "-", "<NUM_LIT>", ")", ";", "}", "unsigned", "Op2Reg", "=", "<NUM_LIT>", ";", "if", "(", "!", "UseImm", ")", "{", "Op2Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Op2Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "}", "unsigned", "CmpOpc", "=", "isThumb2", "?", "ARM", "::", "t2CMPri", ":", "ARM", "::", "CMPri", ";", "CondReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "CmpOpc", ")", ",", "CondReg", ",", "<NUM_LIT>", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CmpOpc", ")", ")", ".", "addReg", "(", "CondReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "MovCCOpc", ";", "const", "TargetRegisterClass", "*", "RC", ";" ]
GCC	avr	MD	next_suggestion	MPU	9,454	[ "(", "truncate", ":", "HI", "(", "lshiftrt", ":", "SI", "(", "mult", ":", "SI", "(", "any_extend", ":", "SI", "(", "reg", ":", "HI", "<NUM_LIT>", ")", ")" ]	[ "(", "clobber", "(", "reg", ":", "HI", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "reg", ":", "HI", "<NUM_LIT>", ")" ]
GCC	s390	MD	stmt_completion	MPU	9,455	[ ")", "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	i386	MD	next_suggestion	CPU	9,456	[ "DONE" ]	[ "if", "(", "SSE_FLOAT_MODE_P", "(", "<", "MODE", ">", "mode", ")", "&", "&", "TARGET_SSE_MATH", ")", "{", "ix86_expand_convert_uns_si", "<", "mode", ">", "_sse", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]
LLVM	X86	CPP	code_generation	CPU	9,457	[ "bool", "X86InstrInfo", "::", "unfoldMemoryOperand", "(", "SelectionDAG", "&", "DAG", ",", "SDNode", "", "N", ",", "SmallVectorImpl", "<", "SDNode", "", ">", "&", "NewNodes", ")", "const", "{", "if", "(", "!", "N", "->", "isMachineOpcode", "(", ")", ")", "return", "false", ";", "DenseMap", "<", "unsigned", ",", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ">", "::", "const_iterator", "I", "=", "MemOp2RegOpTable", ".", "find", "(", "N", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "I", "==", "MemOp2RegOpTable", ".", "end", "(", ")", ")", "return", "false", ";", "unsigned", "Opc", "=", "I", "->", "second", ".", "first", ";", "unsigned", "Index", "=", "I", "->", "second", ".", "second", "&", "TB_INDEX_MASK", ";", "bool", "FoldedLoad", "=", "I", "->", "second", ".", "second", "&", "TB_FOLDED_LOAD", ";", "bool", "FoldedStore", "=", "I", "->", "second", ".", "second", "&", "TB_FOLDED_STORE", ";", "const", "MCInstrDesc", "&", "MCID", "=", "get", "(", "Opc", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "TargetRegisterClass", "", "RC", "=", "getRegClass", "(", "MCID", ",", "Index", ",", "&", "RI", ",", "MF", ")", ";", "unsigned", "NumDefs", "=", "MCID", ".", "NumDefs", ";", "std", "::", "vector", "<", "SDValue", ">", "AddrOps", ";", "std", "::", "vector", "<", "SDValue", ">", "BeforeOps", ";", "std", "::", "vector", "<", "SDValue", ">", "AfterOps", ";", "SDLoc", "dl", "(", "N", ")", ";", "unsigned", "NumOps", "=", "N", "->", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumOps", "-", "<NUM_LIT>", ";", "++", "i", ")", "{", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "i", ")", ";", "if", "(", "i", ">=", "Index", "-", "NumDefs", "&&", "i", "<", "Index", "-", "NumDefs", "+", "X86", "::", "AddrNumOperands", ")", "AddrOps", ".", "push_back", "(", "Op", ")", ";", "else", "if", "(", "i", "<", "Index", "-", "NumDefs", ")", "BeforeOps", ".", "push_back", "(", "Op", ")", ";", "else", "if", "(", "i", ">", "Index", "-", "NumDefs", ")", "AfterOps", ".", "push_back", "(", "Op", ")", ";", "}", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ";", "AddrOps", ".", "push_back", "(", "Chain", ")", ";", "SDNode", "", "Load", "=", "nullptr", ";", "if", "(", "FoldedLoad", ")", "{", "EVT", "VT", "=", "", "RC", "->", "vt_begin", "(", ")", ";", "std", "::", "pair", "<", "MachineInstr", "::", "mmo_iterator", ",", "MachineInstr", "::", "mmo_iterator", ">", "MMOs", "=", "MF", ".", "extractLoadMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "N", ")", "->", "memoperands_begin", "(", ")", ",", "cast", "<", "MachineSDNode", ">", "(", "N", ")", "->", "memoperands_end", "(", ")", ")", ";", "if", "(", "!", "(", "", "MMOs", ".", "first", ")", "&&", "RC", "==", "&", "X86", "::", "VR128RegClass", "&&", "!", "Subtarget", ".", "isUnalignedMemAccessFast", "(", ")", ")", "return", "false", ";", "unsigned", "Alignment", "=", "RC", "->", "getSize", "(", ")", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "bool", "isAligned", "=", "(", "", "MMOs", ".", "first", ")", "&&", "(", "", "MMOs", ".", "first", ")", "->", "getAlignment", "(", ")", ">=", "Alignment", ";", "Load", "=", "DAG", ".", "getMachineNode", "(", "getLoadRegOpcode", "(", "<NUM_LIT>", ",", "RC", ",", "isAligned", ",", "Subtarget", ")", ",", "dl", ",", "VT", ",", "MVT", "::", "Other", ",", "AddrOps", ")", ";", "NewNodes", ".", "push_back", "(", "Load", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "Load", ")", "->", "setMemRefs", "(", "MMOs", ".", "first", ",", "MMOs", ".", "second", ")", ";", "}", "std", "::", "vector", "<", "EVT", ">", "VTs", ";", "const", "TargetRegisterClass", "", "DstRC", "=", "nullptr", ";", "if", "(", "MCID", ".", "getNumDefs", "(", ")", ">", "<NUM_LIT>", ")", "{", "DstRC", "=", "getRegClass", "(", "MCID", ",", "<NUM_LIT>", ",", "&", "RI", ",", "MF", ")", ";", "VTs", ".", "push_back", "(", "", "DstRC", "->", "vt_begin", "(", ")", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "N", "->", "getNumValues", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "i", ")", ";", "if", "(", "VT", "!=", "MVT", "::", "Other", "&&", "i", ">=", "(", "unsigned", ")", "MCID", ".", "getNumDefs", "(", ")", ")", "VTs", ".", "push_back", "(", "VT", ")", ";", "}", "if", "(", "Load", ")", "BeforeOps", ".", "push_back", "(", "SDValue", "(", "Load", ",", "<NUM_LIT>", ")", ")", ";", "BeforeOps", ".", "insert", "(", "BeforeOps", ".", "end", "(", ")", ",", "AfterOps", ".", "begin", "(", ")", ",", "AfterOps", ".", "end", "(", ")", ")", ";", "SDNode", "", "NewNode", "=", "DAG", ".", "getMachineNode", "(", "Opc", ",", "dl", ",", "VTs", ",", "BeforeOps", ")", ";", "NewNodes", ".", "push_back", "(", "NewNode", ")", ";", "if", "(", "FoldedStore", ")", "{", "AddrOps", ".", "pop_back", "(", ")", ";", "AddrOps", ".", "push_back", "(", "SDValue", "(", "NewNode", ",", "<NUM_LIT>", ")", ")", ";", "AddrOps", ".", "push_back", "(", "Chain", ")", ";", "std", "::", "pair", "<", "MachineInstr", "::", "mmo_iterator", ",", "MachineInstr", "::", "mmo_iterator", ">", "MMOs", "=", "MF", ".", "extractStoreMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "N", ")", "->", "memoperands_begin", "(", ")", ",", "cast", "<", "MachineSDNode", ">", "(", "N", ")", "->", "memoperands_end", "(", ")", ")", ";", "if", "(", "!", "(", "", "MMOs", ".", "first", ")", "&&", "RC", "==", "&", "X86", "::", "VR128RegClass", "&&", "!", "Subtarget", ".", "isUnalignedMemAccessFast", "(", ")", ")", "return", "false", ";", "unsigned", "Alignment", "=", "RC", "->", "getSize", "(", ")", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "bool", "isAligned", "=", "(", "", "MMOs", ".", "first", ")", "&&", "(", "", "MMOs", ".", "first", ")", "->", "getAlignment", "(", ")", ">=", "Alignment", ";", "SDNode", "*", "Store", "=", "DAG", ".", "getMachineNode", "(", "getStoreRegOpcode", "(", "<NUM_LIT>", ",", "DstRC", ",", "isAligned", ",", "Subtarget", ")", ",", "dl", ",", "MVT", "::", "Other", ",", "AddrOps", ")", ";", "NewNodes", ".", "push_back", "(", "Store", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "Store", ")", "->", "setMemRefs", "(", "MMOs", ".", "first", ",", "MMOs", ".", "second", ")", ";", "}", "return", "true", ";", "}" ]	[ "unfoldMemoryOperand", "-", "Separate", "a", "single", "instruction", "which", "folded", "a", "load", "or", "a", "store", "or", "a", "load", "and", "a", "store", "into", "two", "or", "more", "instruction", "." ]
LLVM	ARM64	TD	next_suggestion	CPU	9,458	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	9,459	[ "return", "N", "->", "getAddressSpace", "(", ")", "==", "AMDGPUASI", ".", "CONSTANT_BUFFER_0", "+", "CbId", ";" ]	[ "if", "(", "!", "N", "->", "readMem", "(", ")", ")", "return", "false", ";", "if", "(", "CbId", "==", "-", "<NUM_LIT>", ")", "return", "N", "->", "getAddressSpace", "(", ")", "==", "AMDGPUASI", ".", "CONSTANT_ADDRESS", ";" ]
GCC	frv	CPP	next_suggestion	VLIW	9,460	[ "}" ]	[ "value", "=", "l", ";", "}", "else", "value", "=", "CONST_DOUBLE_LOW", "(", "src", ")", ";", "if", "(", "IN_RANGE", "(", "value", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "<STR_LIT>", "setlos %1, %0", "<STR_LIT>", ";", "return", "<STR_LIT>", "#", "<STR_LIT>", ";", "}", "else", "if", "(", "GET_CODE", "(", "src", ")", "==", "SYMBOL_REF", "\|\|", "GET_CODE", "(", "src", ")", "==", "LABEL_REF", "\|\|", "GET_CODE", "(", "src", ")", "==", "CONST", ")", "{", "return", "<STR_LIT>", "#", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "FPR_P", "(", "dest_regno", ")", ")", "{", "if", "(", "GET_CODE", "(", "src", ")", "==", "REG", ")", "{", "int", "src_regno", "=", "REGNO", "(", "src", ")", ";", "if", "(", "GPR_P", "(", "src_regno", ")", ")", "return", "<STR_LIT>", "movgf %1, %0", "<STR_LIT>", ";", "else", "if", "(", "FPR_P", "(", "src_regno", ")", ")", "{", "if", "(", "TARGET_HARD_FLOAT", ")", "return", "<STR_LIT>", "fmovs %1, %0", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", "mor %1, %1, %0", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "GET_CODE", "(", "src", ")", "==", "MEM", ")", "{", "switch", "(", "mode", ")", "{", "default", ":", "break", ";", "case", "QImode", ":", "return", "<STR_LIT>", "ldbf%I1%U1 %M1,%0", "<STR_LIT>", ";", "case", "HImode", ":", "return", "<STR_LIT>", "ldhf%I1%U1 %M1,%0", "<STR_LIT>", ";", "case", "SImode", ":", "case", "SFmode", ":", "return", "<STR_LIT>", "ldf%I1%U1 %M1, %0", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "ZERO_P", "(", "src", ")", ")", "return", "<STR_LIT>", "movgf %., %0", "<STR_LIT>", ";", "}", "else", "if", "(", "SPR_P", "(", "dest_regno", ")", ")", "{", "if", "(", "GET_CODE", "(", "src", ")", "==", "REG", ")", "{", "int", "src_regno", "=", "REGNO", "(", "src", ")", ";", "if", "(", "GPR_P", "(", "src_regno", ")", ")", "return", "<STR_LIT>", "movgs %1, %0", "<STR_LIT>", ";", "}", "else", "if", "(", "ZERO_P", "(", "src", ")", ")", "return", "<STR_LIT>", "movgs %., %0", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "GET_CODE", "(", "dest", ")", "==", "MEM", ")", "{", "if", "(", "GET_CODE", "(", "src", ")", "==", "REG", ")", "{", "int", "src_regno", "=", "REGNO", "(", "src", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "if", "(", "GPR_P", "(", "src_regno", ")", ")", "{", "switch", "(", "mode", ")", "{", "default", ":", "break", ";", "case", "QImode", ":", "return", "<STR_LIT>", "stb%I0%U0 %1, %M0", "<STR_LIT>", ";", "case", "HImode", ":", "return", "<STR_LIT>", "sth%I0%U0 %1, %M0", "<STR_LIT>", ";", "case", "SImode", ":", "case", "SFmode", ":", "return", "<STR_LIT>", "st%I0%U0 %1, %M0", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "FPR_P", "(", "src_regno", ")", ")", "{", "switch", "(", "mode", ")", "{", "default", ":", "break", ";", "case", "QImode", ":", "return", "<STR_LIT>", "stbf%I0%U0 %1, %M0", "<STR_LIT>", ";", "case", "HImode", ":", "return", "<STR_LIT>", "sthf%I0%U0 %1, %M0", "<STR_LIT>", ";", "case", "SImode", ":", "case", "SFmode", ":", "return", "<STR_LIT>", "stf%I0%U0 %1, %M0", "<STR_LIT>", ";", "}", "}" ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,461	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isCall", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "R29", "]", ";", "let", "Defs", "=", "[", "PC", ",", "R31", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	9,462	[ "=", "opc", "{", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "}" ]
LLVM	VideoCore4	CPP	next_suggestion	DSP	9,463	[ "}" ]	[ "unsigned", "VideoCore4InstrInfo", "::", "InsertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "DebugLoc", "DL", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", "InsertBranch", "<STR_LIT>", ")", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	9,464	[ "}" ]	[ "bool", "AArch64LoadStoreOpt", "::", "isCandidateToMergeOrPair", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "!", "getLdStOffsetOp", "(", "MI", ")", ".", "isImm", "(", ")", ")", "return", "false", ";", "unsigned", "BaseReg", "=", "getLdStBaseOp", "(", "MI", ")", ".", "getReg", "(", ")", ";", "if", "(", "MI", "->", "modifiesRegister", "(", "BaseReg", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "TII", "->", "isLdStPairSuppressed", "(", "MI", ")", ")", "return", "false", ";", "return", "true", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	9,465	[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]	[ "def", "qsub_1", ":", "SubRegIndex", "<" ]
GCC	i386	CPP	stmt_completion	CPU	9,466	[ "_", "_", "m256i", "_", "_", "A", ",", "const", "int", "_", "_", "imm", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_extracti32x4_epi32", "(" ]
LLVM	BPF	CPP	next_suggestion	Virtual ISA	9,467	[ "MachineInstr", "*", "DefInst", "=", "MRI", "->", "getUniqueVRegDef", "(", "SrcReg", ")", ";" ]	[ "bool", "Changed", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "ToErase", ")", "{", "ToErase", "->", "eraseFromParent", "(", ")", ";", "ToErase", "=", "nullptr", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "continue", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "\|\|", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "\|\|", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "continue", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";" ]
LLVM	ARM	CPP	code_generation	CPU	9,468	[ "bool", "ARMCallLowering", "::", "lowerCall", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallLoweringInfo", "&", "Info", ")", "const", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "auto", "&", "TLI", "=", "", "getTLI", "<", "ARMTargetLowering", ">", "(", ")", ";", "const", "auto", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "const", "auto", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "const", "TargetRegisterInfo", "", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "STI", ".", "genLongCalls", "(", ")", ")", "return", "false", ";", "if", "(", "STI", ".", "isThumb1Only", "(", ")", ")", "return", "false", ";", "auto", "CallSeqStart", "=", "MIRBuilder", ".", "buildInstr", "(", "ARM", "::", "ADJCALLSTACKDOWN", ")", ";", "bool", "IsDirect", "=", "!", "Info", ".", "Callee", ".", "isReg", "(", ")", ";", "auto", "CallOpcode", "=", "getCallOpcode", "(", "MF", ",", "STI", ",", "IsDirect", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "CallOpcode", ")", ";", "bool", "IsThumb", "=", "STI", ".", "isThumb", "(", ")", ";", "if", "(", "IsThumb", ")", "MIB", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "Info", ".", "Callee", ")", ";", "if", "(", "!", "IsDirect", ")", "{", "auto", "CalleeReg", "=", "Info", ".", "Callee", ".", "getReg", "(", ")", ";", "if", "(", "CalleeReg", "&&", "!", "Register", "::", "isPhysicalRegister", "(", "CalleeReg", ")", ")", "{", "unsigned", "CalleeIdx", "=", "IsThumb", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "MIB", "->", "getOperand", "(", "CalleeIdx", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "", "TRI", ",", "MRI", ",", "", "STI", ".", "getInstrInfo", "(", ")", ",", "", "STI", ".", "getRegBankInfo", "(", ")", ",", "", "MIB", ".", "getInstr", "(", ")", ",", "MIB", "->", "getDesc", "(", ")", ",", "Info", ".", "Callee", ",", "CalleeIdx", ")", ")", ";", "}", "}", "MIB", ".", "addRegMask", "(", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "Info", ".", "CallConv", ")", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "ArgInfos", ";", "for", "(", "auto", "Arg", ":", "Info", ".", "OrigArgs", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "Ty", ")", ")", "return", "false", ";", "if", "(", "Arg", ".", "Flags", "[", "<NUM_LIT>", "]", ".", "isByVal", "(", ")", ")", "return", "false", ";", "splitToValueTypes", "(", "Arg", ",", "ArgInfos", ",", "DL", ",", "Info", ".", "CallConv", ")", ";", "}", "auto", "ArgAssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ")", ";", "OutgoingValueAssigner", "ArgAssigner", "(", "ArgAssignFn", ")", ";", "ARMOutgoingValueHandler", "ArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ")", ";", "if", "(", "!", "determineAndHandleAssignments", "(", "ArgHandler", ",", "ArgAssigner", ",", "ArgInfos", ",", "MIRBuilder", ",", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "!", "Info", ".", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Info", ".", "OrigRet", ".", "Ty", ")", ")", "return", "false", ";", "ArgInfos", ".", "clear", "(", ")", ";", "splitToValueTypes", "(", "Info", ".", "OrigRet", ",", "ArgInfos", ",", "DL", ",", "Info", ".", "CallConv", ")", ";", "auto", "RetAssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ")", ";", "OutgoingValueAssigner", "Assigner", "(", "RetAssignFn", ")", ";", "CallReturnHandler", "RetHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ")", ";", "if", "(", "!", "determineAndHandleAssignments", "(", "RetHandler", ",", "Assigner", ",", "ArgInfos", ",", "MIRBuilder", ",", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ")", ")", "return", "false", ";", "}", "CallSeqStart", ".", "addImm", "(", "ArgAssigner", ".", "StackOffset", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "ARM", "::", "ADJCALLSTACKUP", ")", ".", "addImm", "(", "ArgAssigner", ".", "StackOffset", ")", ".", "addImm", "(", "-", "<NUM_LIT>", "ULL", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "return", "true", ";", "}" ]	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "given", "call", "instruction", ",", "including", "argument", "and", "return", "value", "marshalling", "." ]
LLVM	Hexagon	TD	stmt_completion	DSP	9,469	[ "<NUM_LIT>", ";" ]	[ "def", "J4_cmpgtu_tp1_jump_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "GeneralSubRegs", ":", "$", "Rt16", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56336eb0", ",", "TypeCJ", ">", ",", "Enc_6a5972", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
GCC	arm	MD	program_repair	CPU	9,470	[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	9,471	[ ")", ")", ".", "getNode", "(", ")", ";" ]	[ "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "PPC", "::", "MovePCtoLR8", ")", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "PPC", "::", "MFLR8", ")", ",", "GlobalBaseReg", ")", ";", "}", "}", "return", "CurDAG", "->", "getRegister", "(", "GlobalBaseReg", ",", "PPCLowering", ".", "getPointerTy", "(" ]
LLVM	X86	CPP	program_repair	CPU	9,472	[ "<FIXS>", "<FIXE>", "<FIXS>", "{", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "v4i64", ",", "MVT", "::", "v4i8", ",", "<NUM_LIT>", "}", ",", "<FIXE>", "<FIXS>", "{", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "v8i32", ",", "MVT", "::", "v8i8", ",", "<NUM_LIT>", "}", ",", "<FIXE>", "<FIXS>", "{", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "v4i64", ",", "MVT", "::", "v4i16", ",", "<NUM_LIT>", "}", ",", "<FIXE>" ]	[ "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v8f32", ",", "MVT", "::", "v8i32", ",", "<NUM_LIT>", "}", ",", "}", ";", "<BUGS>", "static", "const", "TypeConversionCostTblEntry", "AVXConversionTblWide", "[", "]", "=", "{", "{", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "v4i64", ",", "MVT", "::", "v4i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "v8i32", ",", "MVT", "::", "v8i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "v4i64", ",", "MVT", "::", "v4i16", ",", "<NUM_LIT>", "}", ",", "}", ";", "<BUGE>", "static", "const", "TypeConversionCostTblEntry", "AVXConversionTbl", "[", "]", "=", "{", "{", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "v4i64", ",", "MVT", "::", "v4i1", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "ZERO_EXTEND", ",", "MVT", "::", "v4i64", ",", "MVT", "::", "v4i1", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "v8i32", ",", "MVT", "::", "v8i1", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "ZERO_EXTEND", ",", "MVT", "::", "v8i32", ",", "MVT", "::", "v8i1", ",", "<NUM_LIT>", "}", ",", "<BUGS>", "{", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "v4i64", ",", "MVT", "::", "v4i8", ",", "<NUM_LIT>", "}", ",", "<BUGE>", "{", "ISD", "::", "ZERO_EXTEND", ",", "MVT", "::", "v4i64", ",", "MVT", "::", "v4i8", ",", "<NUM_LIT>", "}", ",", "<BUGS>", "{", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "v8i32", ",", "MVT", "::", "v8i8", ",", "<NUM_LIT>", "}", ",", "<BUGE>", "{", "ISD", "::", "ZERO_EXTEND", ",", "MVT", "::", "v8i32", ",", "MVT", "::", "v8i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "v16i16", ",", "MVT", "::", "v16i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "ZERO_EXTEND", ",", "MVT", "::", "v16i16", ",", "MVT", "::", "v16i8", ",", "<NUM_LIT>", "}", ",", "<BUGS>", "{", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "v4i64", ",", "MVT", "::", "v4i16", ",", "<NUM_LIT>", "}", ",", "<BUGE>", "{", "ISD", "::", "ZERO_EXTEND", ",", "MVT", "::", "v4i64", ",", "MVT", "::", "v4i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "v8i32", ",", "MVT", "::", "v8i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "ZERO_EXTEND", ",", "MVT", "::", "v8i32", ",", "MVT", "::", "v8i16", ",", "<NUM_LIT>", "}", "," ]
GCC	mep	MD	next_suggestion	CPU	9,473	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AArch64	CPP	next_suggestion	CPU	9,474	[ "}", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "\|\|", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "\|\|", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "\|\|", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "\|\|", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{" ]	[ "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "const", "MachineFunction", "&", "MF", "=", "", "MBB", ".", "getParent", "(", ")", ";", "const", "AArch64Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ";", "const", "AArch64RegisterInfo", "&", "TRI", "=", "", "STI", ".", "getRegisterInfo", "(", ")", ";", "BitVector", "GPRsToZero", "(", "TRI", ".", "getNumRegs", "(", ")", ")", ";", "BitVector", "FPRsToZero", "(", "TRI", ".", "getNumRegs", "(", ")", ")", ";", "bool", "HasSVE", "=", "STI", ".", "hasSVE", "(", ")", ";", "for", "(", "MCRegister", "Reg", ":", "RegsToZero", ".", "set_bits", "(", ")", ")", "{", "if", "(", "TRI", ".", "isGeneralPurposeRegister", "(", "MF", ",", "Reg", ")", ")", "{", "if", "(", "MCRegister", "XReg", "=", "getRegisterOrZero", "(", "Reg", ",", "HasSVE", ")", ")", "GPRsToZero", ".", "set", "(", "XReg", ")", ";" ]
LLVM	Lanai	CPP	code_generation	CPU	9,475	[ "SDValue", "LanaiTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "switch", "(", "CallConv", ")", "{", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "return", "LowerCCCArguments", "(", "Chain", ",", "CallConv", ",", "IsVarArg", ",", "Ins", ",", "DL", ",", "DAG", ",", "InVals", ")", ";", "default", ":", "report_fatal_error", "(", "<STR_LIT>", "Unsupported calling convention", "<STR_LIT>", ")", ";", "}", "}" ]	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]
GCC	i386	MD	program_repair	CPU	9,476	[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]	[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,477	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "C2_not", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Ps4", ")", ",", "<STR_LIT>", ",", "tc_de554571", ",", "TypeCR", ">", ",", "Enc_65d691", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	aarch64	CPP	stmt_completion	CPU	9,478	[ "more", ";" ]	[ "rtx_code", "code", "=", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", ";", "if", "(", "code", "==", "USE", "\|\|", "code", "==", "CLOBBER", ")", "return" ]
LLVM	AArch64	TD	next_suggestion	CPU	9,479	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "class", "MulHi", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ",", "SDNode", "OpNode", ">", ":", "I", "<", "(", "outs", "GPR64", ":", "$", "Rd", ")", ",", "(", "ins", "GPR64", ":", "$", "Rn", ",", "GPR64", ":", "$", "Rm", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "GPR64", ":", "$", "Rd", ",", "(", "OpNode", "GPR64", ":", "$", "Rn", ",", "GPR64", ":", "$", "Rm", ")", ")", "]", ">", ",", "Sched", "<", "[", "WriteIM64", ",", "ReadIM", ",", "ReadIM", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";" ]
LLVM	ARM64	TD	stmt_completion	CPU	9,480	[ "=", "MovZSymbolG3AsmOperand", ";" ]	[ "def", "movz_symbol_g3", ":", "Operand", "<", "i32", ">", "{", "let", "ParserMatchClass" ]
GCC	rs6000	CPP	program_repair	CPU	9,481	[ "<FIXS>", "error", "(", "<STR_LIT>", "%<__builtin_mffsl%> not supported with %<-msoft-float%>", "<STR_LIT>", ")", ";", "<FIXE>" ]	[ "if", "(", "icode", "==", "CODE_FOR_rs6000_mffsl", "&&", "rs6000_isa_flags", "&", "OPTION_MASK_SOFT_FLOAT", ")", "{", "<BUGS>", "error", "(", "<STR_LIT>", "__builtin_mffsl() not supported with -msoft-float", "<STR_LIT>", ")", ";", "<BUGE>", "return", "const0_rtx", ";", "}" ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,482	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
GCC	tilepro	MD	stmt_completion	VLIW	9,483	[ ")", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>" ]
GCC	rs6000	CPP	program_repair	CPU	9,484	[ "<FIXS>", "<STR_LIT>", "sfp", "<STR_LIT>", ",", "<STR_LIT>", "tfhar", "<STR_LIT>", ",", "<STR_LIT>", "tfiar", "<STR_LIT>", ",", "<STR_LIT>", "texasr", "<STR_LIT>", "<FIXE>" ]	[ "<STR_LIT>", "spe_acc", "<STR_LIT>", ",", "<STR_LIT>", "spefscr", "<STR_LIT>", ",", "<BUGS>", "<STR_LIT>", "sfp", "<STR_LIT>", "<BUGE>", "}", ";", "#", "endif" ]
GCC	pdp11	MD	next_suggestion	MPU	9,485	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FCC_REGNUM", ")", ")", "]", "<STR_LIT>" ]
LLVM	ARM64	TD	stmt_completion	CPU	9,486	[ "=", "Rd", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
GCC	sparc	MD	stmt_completion	CPU	9,487	[ ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	X86	TD	stmt_completion	CPU	9,488	[ "<NUM_LIT>", ";" ]	[ "def", "SKXWriteResGroup45", ":", "SchedWriteRes", "<", "[", "SKXPort0", ",", "SKXPort4", ",", "SKXPort237", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=" ]
LLVM	XCore	CPP	stmt_completion	MPU	9,489	[ "MVT", "::", "i32", ")", ";" ]	[ "MachineRegisterInfo", "&", "RegInfo", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "ArgLocs", ",", "", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_XCore", ")", ";", "unsigned", "StackSlotSize", "=", "XCoreFrameLowering", "::", "stackSlotSize", "(", ")", ";", "unsigned", "LRSaveSize", "=", "StackSlotSize", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "switch", "(", "RegVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "{", "errs", "(", ")", "<<", "<STR_LIT>", "LowerFormalArguments Unhandled argument type: ", "<STR_LIT>", "<<", "RegVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "llvm_unreachable", "(", "<NUM_LIT>", ")", ";", "}", "case", "MVT", "::", "i32", ":", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "RegVT", ")", ")", ";", "}", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "unsigned", "ObjSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "ObjSize", ">", "StackSlotSize", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "LowerFormalArguments Unhandled argument type: ", "<STR_LIT>", "<<", "EVT", "(", "VA", ".", "getLocVT", "(", ")", ")", ".", "getEVTString", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "}", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ObjSize", ",", "LRSaveSize", "+", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "MVT", "::", "i32", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getLocVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "(", "isVarArg", ")", "{", "static", "const", "unsigned", "ArgRegs", "[", "]", "=", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", ";", "XCoreFunctionInfo", "", "XFI", "=", "MF", ".", "getInfo", "<", "XCoreFunctionInfo", ">", "(", ")", ";", "unsigned", "FirstVAReg", "=", "CCInfo", ".", "getFirstUnallocated", "(", "ArgRegs", ",", "array_lengthof", "(", "ArgRegs", ")", ")", ";", "if", "(", "FirstVAReg", "<", "array_lengthof", "(", "ArgRegs", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOps", ";", "int", "offset", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "array_lengthof", "(", "ArgRegs", ")", "-", "<NUM_LIT>", ";", "i", ">=", "(", "int", ")", "FirstVAReg", ";", "--", "i", ")", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "offset", ",", "true", ")", ";", "if", "(", "i", "==", "(", "int", ")", "FirstVAReg", ")", "{", "XFI", "->", "setVarArgsFrameIndex", "(", "FI", ")", ";", "}", "offset", "-=", "StackSlotSize", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "MVT", "::", "i32", ")", ";", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "ArgRegs", "[", "i", "]", ",", "VReg", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", "," ]
LLVM	PowerPC	CPP	next_suggestion	CPU	9,490	[ "}" ]	[ "continue", ";", "}", "if", "(", "Op1", ".", "isReg", "(", ")", "&&", "Op2", ".", "isReg", "(", ")", "&&", "Op1", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", "&&", "Op2", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "{", "MachineInstr", "", "Op1Def", "=", "MRI", "->", "getVRegDef", "(", "Op1", ".", "getReg", "(", ")", ")", ";", "MachineInstr", "", "Op2Def", "=", "MRI", "->", "getVRegDef", "(", "Op2", ".", "getReg", "(", ")", ")", ";", "if", "(", "TII", "->", "produceSameValue", "(", "", "Op1Def", ",", "", "Op2Def", ",", "MRI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Op1Def: ", "<STR_LIT>", "<<", "", "Op1Def", "<<", "<STR_LIT>", " and ", "<STR_LIT>", "<<", "", "Op2Def", "<<", "<STR_LIT>", " produce the same value!\\n", "<STR_LIT>", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Operands produce different values\\n", "<STR_LIT>", ")", ";", "return", "false", ";" ]
GCC	aarch64	CPP	stmt_completion	CPU	9,491	[ "b", ",", "_", "_", "c", ")", ";" ]	[ "return", "(", "int32x4_t", ")", "_", "_", "builtin_aarch64_ssli_nv4si", "(", "_", "_", "a", ",", "_", "_" ]
GCC	avr	MD	stmt_completion	MPU	9,492	[ "(", "match_dup", "<NUM_LIT>", ")" ]	[ "(", "ior", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ior", ":", "SI" ]
GCC	i386	MD	program_repair	CPU	9,493	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>" ]
LLVM	AArch64	TD	stmt_completion	CPU	9,494	[ ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "target", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "bit_off", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "target", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";", "let", "DecoderMethod", "=", "<STR_LIT>" ]
LLVM	X86	CPP	program_repair	CPU	9,495	[ "<FIXS>", "X86_64", "=", "<NUM_LIT>", ",", "X86_32_DarwinEH", "=", "<NUM_LIT>", ",", "X86_32_Generic", "=", "<NUM_LIT>", "<FIXE>" ]	[ "namespace", "DWARFFlavour", "{", "enum", "{", "<BUGS>", "X86_64", "=", "<NUM_LIT>", ",", "X86_32_Darwin", "=", "<NUM_LIT>", ",", "X86_32_ELF", "=", "<NUM_LIT>", "<BUGE>", "}", ";", "}" ]
LLVM	X86	CPP	next_suggestion	CPU	9,496	[ "}" ]	[ "Constant", "", "C", "=", "ConstantVector", "::", "get", "(", "CV", ")", ";", "SDValue", "CPIdx", "=", "DAG", ".", "getConstantPool", "(", "C", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Addend", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPIdx", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "VT", ",", "Op", ",", "Addend", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "v4f32", ",", "Op", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_TO_SINT", ",", "dl", ",", "VT", ",", "Op", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "MUL", ",", "dl", ",", "VT", ",", "Op", ",", "R", ")", ";", "}", "if", "(", "VT", "==", "MVT", "::", "v16i8", ")", "{", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INTRINSIC_WO_CHAIN", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "Intrinsic", "::", "x86_sse2_pslli_w", ",", "MVT", "::", "i32", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "ConstantInt", "", "CM1", "=", "ConstantInt", "::", "get", "(", "", "Context", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "ConstantInt", "", "CM2", "=", "ConstantInt", "::", "get", "(", "", "Context", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "std", "::", "vector", "<", "Constant", "", ">", "CVM1", "(", "<NUM_LIT>", ",", "CM1", ")", ";", "std", "::", "vector", "<", "Constant", "", ">", "CVM2", "(", "<NUM_LIT>", ",", "CM2", ")", ";", "Constant", "", "C", "=", "ConstantVector", "::", "get", "(", "CVM1", ")", ";", "SDValue", "CPIdx", "=", "DAG", ".", "getConstantPool", "(", "C", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "M", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPIdx", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "M", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "VT", ",", "R", ",", "M", ")", ";", "M", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INTRINSIC_WO_CHAIN", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "Intrinsic", "::", "x86_sse2_pslli_w", ",", "MVT", "::", "i32", ")", ",", "M", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "R", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INTRINSIC_WO_CHAIN", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "Intrinsic", "::", "x86_sse41_pblendvb", ",", "MVT", "::", "i32", ")", ",", "R", ",", "M", ",", "Op", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "VT", ",", "Op", ",", "Op", ")", ";", "C", "=", "ConstantVector", "::", "get", "(", "CVM2", ")", ";", "CPIdx", "=", "DAG", ".", "getConstantPool", "(", "C", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ")", ";", "M", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPIdx", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "M", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "VT", ",", "R", ",", "M", ")", ";", "M", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INTRINSIC_WO_CHAIN", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "Intrinsic", "::", "x86_sse2_pslli_w", ",", "MVT", "::", "i32", ")", ",", "M", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "R", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INTRINSIC_WO_CHAIN", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "Intrinsic", "::", "x86_sse41_pblendvb", ",", "MVT", "::", "i32", ")", ",", "R", ",", "M", ",", "Op", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "VT", ",", "Op", ",", "Op", ")", ";", "R", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INTRINSIC_WO_CHAIN", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "Intrinsic", "::", "x86_sse41_pblendvb", ",", "MVT", "::", "i32", ")", ",", "R", ",", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "VT", ",", "R", ",", "R", ")", ",", "Op", ")", ";", "return", "R", ";", "}", "return", "SDValue", "(", ")", ";" ]
LLVM	HSAIL	CPP	stmt_completion	Virtual ISA	9,497	[ "true", ";" ]	[ "addPass", "(", "createLCSSAPass", "(", ")", ")", ";", "return" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	9,498	[ "bits", "<", "<NUM_LIT>", ">", "rhaz", ";" ]	[ "let", "InOperandList", "=", "(", "ins", "Rsrc1", ":", "$", "op1", ",", "TPCImm", "<", "Isrc2", ">", ":", "$", "op2", ",", "DataType", ":", "$", "optype", ",", "SwitchSet", ":", "$", "sw", ",", "RhazRsOp", ":", "$", "rhaz", ",", "Rdst", ":", "$", "income", ",", "Pred", ":", "$", "pred", ")", ";", "let", "Pattern", "=", "pattern", ";", "let", "Itinerary", "=", "IIC_VectorOp", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";" ]
GCC	sh	CPP	stmt_completion	CPU	9,499	[ "p", ",", "<NUM_LIT>", ")", ")", "==", "ZERO_EXTEND", "&&", "MEM_P", "(", "XEXP", "(", "XEXP", "(", "p", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "return", "false", ";" ]	[ "rtx", "p", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "p", ")", "==", "SET", "&&", "REG_P", "(", "XEXP", "(", "p", ",", "<NUM_LIT>", ")", ")", "&&", "GET_MODE", "(", "XEXP", "(", "p", ",", "<NUM_LIT>", ")", ")", "==", "SImode", "&&", "GET_CODE", "(", "XEXP", "(" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

9,400

[ ",", "isNVJ", ",", "false", "}", ";" ]

[ "static", "NewSense", "Jmp", "(", "bool", "isNVJ", ")", "{", "NewSense", "NS", "=", "{", "<NUM_LIT>", ",", "false" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

9,401

[ "if", "(", "Size", ">", "<NUM_LIT>", ")", "return", "NumElts", "*", "(", "(", "Size", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", ";" ]

[ "unsigned", "Size", "=", "ScalarVT", ".", "getSizeInBits", "(", ")", ";", "if", "(", "Size", "==", "<NUM_LIT>", "&&", "Subtarget", "->", "has16BitInsts", "(", ")", ")", "return", "(", "NumElts", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "if", "(", "Size", "<=", "<NUM_LIT>", ")", "return", "NumElts", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

9,402

[ "Imm1_16Operand", ";" ]

[ "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=" ]

GCC

rs6000

CPP

next_suggestion

CPU

9,403

[ "return", "(", "_", "_", "m128i", ")", "vec_add", "(", "_", "_", "C", ",", "_", "_", "D", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_hadd_epi16", "(", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{", "const", "_", "_", "v16qu", "_", "_", "P", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "const", "_", "_", "v16qu", "_", "_", "Q", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "_", "_", "v8hi", "_", "_", "C", "=", "vec_perm", "(", "(", "_", "_", "v8hi", ")", "_", "_", "A", ",", "(", "_", "_", "v8hi", ")", "_", "_", "B", ",", "_", "_", "P", ")", ";", "_", "_", "v8hi", "_", "_", "D", "=", "vec_perm", "(", "(", "_", "_", "v8hi", ")", "_", "_", "A", ",", "(", "_", "_", "v8hi", ")", "_", "_", "B", ",", "_", "_", "Q", ")", ";" ]

LLVM

Mips

TD

stmt_completion

CPU

9,404

[ "<STR_LIT>", ";" ]

[ "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=" ]

GCC

i386

CPP

stmt_completion

CPU

9,405

[ "_", "_", "B", ",", "(", "_", "_", "v4di", ")", "_", "mm256_avx512_setzero_si256", "(", ")", ",", "_", "_", "M", ")", ";" ]

[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_pminsq256_mask", "(", "(", "_", "_", "v4di", ")", "_", "_", "A", ",", "(", "_", "_", "v4di", ")" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

9,406

[ "return", "<NUM_LIT>", ";" ]

[ "MachineInstr", "*", "MI", "=", "MRI", "->", "getVRegDef", "(", "Reg", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "PPC", "::", "RLDICL", "||", "Opcode", "==", "PPC", "::", "RLDICL_rec", "||", "Opcode", "==", "PPC", "::", "RLDCL", "||", "Opcode", "==", "PPC", "::", "RLDCL_rec", ")", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "(", "Opcode", "==", "PPC", "::", "RLDIC", "||", "Opcode", "==", "PPC", "::", "RLDIC_rec", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "<=", "<NUM_LIT>", "-", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "(", "Opcode", "==", "PPC", "::", "RLWINM", "||", "Opcode", "==", "PPC", "::", "RLWINM_rec", "||", "Opcode", "==", "PPC", "::", "RLWNM", "||", "Opcode", "==", "PPC", "::", "RLWNM_rec", "||", "Opcode", "==", "PPC", "::", "RLWINM8", "||", "Opcode", "==", "PPC", "::", "RLWNM8", ")", "&&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "<=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "return", "<NUM_LIT>", "+", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "Opcode", "==", "PPC", "::", "ANDI_rec", ")", "{", "uint16_t", "Imm", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "return", "<NUM_LIT>", "+", "llvm", "::", "countl_zero", "(", "Imm", ")", ";", "}", "if", "(", "Opcode", "==", "PPC", "::", "CNTLZW", "||", "Opcode", "==", "PPC", "::", "CNTLZW_rec", "||", "Opcode", "==", "PPC", "::", "CNTTZW", "||", "Opcode", "==", "PPC", "::", "CNTTZW_rec", "||", "Opcode", "==", "PPC", "::", "CNTLZW8", "||", "Opcode", "==", "PPC", "::", "CNTTZW8", ")", "return", "<NUM_LIT>", ";", "if", "(", "Opcode", "==", "PPC", "::", "CNTLZD", "||", "Opcode", "==", "PPC", "::", "CNTLZD_rec", "||", "Opcode", "==", "PPC", "::", "CNTTZD", "||", "Opcode", "==", "PPC", "::", "CNTTZD_rec", ")", "return", "<NUM_LIT>", ";", "if", "(", "Opcode", "==", "PPC", "::", "LHZ", "||", "Opcode", "==", "PPC", "::", "LHZX", "||", "Opcode", "==", "PPC", "::", "LHZ8", "||", "Opcode", "==", "PPC", "::", "LHZX8", "||", "Opcode", "==", "PPC", "::", "LHZU", "||", "Opcode", "==", "PPC", "::", "LHZUX", "||", "Opcode", "==", "PPC", "::", "LHZU8", "||", "Opcode", "==", "PPC", "::", "LHZUX8", ")", "return", "<NUM_LIT>", ";", "if", "(", "Opcode", "==", "PPC", "::", "LBZ", "||", "Opcode", "==", "PPC", "::", "LBZX", "||", "Opcode", "==", "PPC", "::", "LBZ8", "||", "Opcode", "==", "PPC", "::", "LBZX8", "||", "Opcode", "==", "PPC", "::", "LBZU", "||", "Opcode", "==", "PPC", "::", "LBZUX", "||", "Opcode", "==", "PPC", "::", "LBZU8", "||", "Opcode", "==", "PPC", "::", "LBZUX8", ")", "return", "<NUM_LIT>", ";", "if", "(", "Opcode", "==", "PPC", "::", "AND", "||", "Opcode", "==", "PPC", "::", "AND8", "||", "Opcode", "==", "PPC", "::", "AND_rec", "||", "Opcode", "==", "PPC", "::", "AND8_rec", ")", "return", "std", "::", "max", "(", "getKnownLeadingZeroCount", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "TII", ",", "MRI", ")", ",", "getKnownLeadingZeroCount", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "TII", ",", "MRI", ")", ")", ";", "if", "(", "Opcode", "==", "PPC", "::", "OR", "||", "Opcode", "==", "PPC", "::", "OR8", "||", "Opcode", "==", "PPC", "::", "XOR", "||", "Opcode", "==", "PPC", "::", "XOR8", "||", "Opcode", "==", "PPC", "::", "OR_rec", "||", "Opcode", "==", "PPC", "::", "OR8_rec", "||", "Opcode", "==", "PPC", "::", "XOR_rec", "||", "Opcode", "==", "PPC", "::", "XOR8_rec", ")", "return", "std", "::", "min", "(", "getKnownLeadingZeroCount", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "TII", ",", "MRI", ")", ",", "getKnownLeadingZeroCount", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "TII", ",", "MRI", ")", ")", ";", "if", "(", "TII", "->", "isZeroExtended", "(", "Reg", ",", "MRI", ")", ")", "return", "<NUM_LIT>", ";" ]

LLVM

AGC

CPP

stmt_completion

MPU

9,407

[ "getTheAGCTarget", "(", ")", ")", ";" ]

[ "RegisterAsmPrinter", "<", "AGCAsmPrinter", ">", "X", "(" ]

LLVM

X86

CPP

next_suggestion

CPU

9,408

[ "}" ]

[ "Error", "X86CodeGenPassBuilder", "::", "addInstSelector", "(", "AddMachinePass", "&", ")", "const", "{", "return", "Error", "::", "success", "(", ")", ";" ]

LLVM

BPF

CPP

code_generation

Virtual ISA

9,409

[ "uint32_t", "<STR_LIT>", "::", "<STR_LIT>", "(", "StringRef", "S", ")", "{", "for", "(", "auto", "&", "OffsetM", ":", "OffsetToIdMap", ")", "{", "if", "(", "Table", "[", "OffsetM", ".", "second", "]", "==", "S", ")", "return", "OffsetM", ".", "first", ";", "}", "uint32_t", "Offset", "=", "Size", ";", "OffsetToIdMap", "[", "Offset", "]", "=", "Table", ".", "size", "(", ")", ";", "Table", ".", "push_back", "(", "S", ")", ";", "Size", "+=", "S", ".", "size", "(", ")", "+", "<NUM_LIT>", ";", "return", "Offset", ";", "}" ]

[ "Adds", "path", "Path", "to", "the", "line", "string", "." ]

GCC

arm

MD

stmt_completion

CPU

9,410

[ "regno", "+", "<NUM_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "XI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "XI", "[", "(", "match_operand", ":", "OI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "XI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VQ2", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_VSTRUCTDUMMY", ")", "]", "UNSPEC_VLD4B", ")", ")", "]", "<STR_LIT>", "{", "int", "regno", "=", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "rtx", "ops", "[", "<NUM_LIT>", "]", "ops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "DImode", "," ]

GCC

ia64

CPP

stmt_completion

CPU

9,411

[ "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "%s\\n", "<STR_LIT>", ",", "SDATA_SECTION_ASM_OP", ")", ";", "\\", "in_section", "=", "in_sdata", ";", "\\", "}", "\\", "}" ]

[ "CONST_SECTION_FUNCTION", "\\", "SDATA_SECTION_FUNCTION", "\\", "SBSS_SECTION_FUNCTION", "void", "\\", "sdata_section", "(", ")", "\\", "{", "\\", "if", "(", "in_section", "!=", "in_sdata", ")", "\\", "{", "\\" ]

LLVM

Hexagon

TD

stmt_completion

DSP

9,412

[ "<NUM_LIT>", ";" ]

[ "def", "A5_ACS", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rxx32", ",", "PredRegs", ":", "$", "Pe4", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rxx32in", ",", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_d1aa9eaa", ",", "TypeM", ">", ",", "Enc_831a7d", ",", "Requires", "<", "[", "HasV55", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicateLate", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=" ]

LLVM

AArch64

TD

stmt_completion

CPU

9,413

[ "<NUM_LIT>", ">", ";" ]

[ "def", "VectorIndex1Operand", ":", "AsmVectorIndex", "<", "<NUM_LIT>", "," ]

LLVM

ARM

TD

stmt_completion

CPU

9,414

[ "[", "(", "set", "DPR", ":", "$", "Vd", ",", "(", "v2i32", "(", "NEONvmvnImm", "timm", ":", "$", "SIMM", ")", ")", ")", "]", ">", "{" ]

[ "def", "VMVNv2i32", ":", "N1ModImm", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "{", "?", ",", "?", ",", "?", ",", "?", "}", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "DPR", ":", "$", "Vd", ")", ",", "(", "ins", "nImmVMOVI32", ":", "$", "SIMM", ")", ",", "IIC_VMOVImm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "," ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,415

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_paddifnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_05c070ec", ",", "TypeALU32_2op", ">", ",", "Enc_e38e1f", ",", "PredNewRel", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

9,416

[ "}" ]

[ "void", "AMDGPUInstructionSelector", "::", "renderTruncTImm32", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "MachineInstr", "&", "MI", ",", "int", "OpIdx", ")", "const", "{", "MIB", ".", "addImm", "(", "MI", ".", "getOperand", "(", "OpIdx", ")", ".", "getImm", "(", ")", ")", ";" ]

LLVM

WebAssembly

CPP

program_repair

Virtual ISA

9,417

[ "<FIXS>", "MachineBasicBlock", "*", "EntryBlock", "=", "&", "*", "MF", ".", "begin", "(", ")", ";", "Visited", ".", "insert", "(", "EntryBlock", ")", ";", "Stack", ".", "push_back", "(", "POStackEntry", "(", "EntryBlock", ",", "MF", ",", "MLI", ")", ")", ";", "<FIXE>" ]

[ "SmallPtrSet", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "Visited", ";", "SmallVector", "POStackEntry", ",", "<NUM_LIT>", ">", "Stack", ";", "<BUGS>", "MachineBasicBlock", "*", "Entry", "=", "&", "*", "MF", ".", "begin", "(", ")", ";", "Visited", ".", "insert", "(", "Entry", ")", ";", "Stack", ".", "push_back", "(", "POStackEntry", "(", "Entry", ",", "MF", ",", "MLI", ")", ")", ";", "<BUGE>", "for", "(", ";", ";", ")", "{", "POStackEntry", "&", "Entry", "=", "Stack", ".", "back", "(", ")", ";" ]

GCC

i386

MD

next_suggestion

CPU

9,418

[ "{" ]

[ "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]" ]

GCC

i386

MD

stmt_completion

CPU

9,419

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2SF", "<NUM_LIT>" ]

GCC

ia64

CPP

next_suggestion

CPU

9,420

[ "sr", "->", "epilogue_count", "=", "ecount", "+", "<NUM_LIT>", ";" ]

[ "static", "inline", "void", "desc_epilogue", "(", "unw_word", "t", ",", "unw_word", "ecount", ",", "struct", "unw_state_record", "*", "sr", ")", "{", "sr", "->", "epilogue_start", "=", "sr", "->", "region_start", "+", "sr", "->", "region_len", "-", "<NUM_LIT>", "-", "t", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

9,421

[ "<NUM_LIT>", ",", "GPR32z", ",", "<STR_LIT>", ">", ";" ]

[ "def", "LDRSBWpre", ":", "LoadPreIdx", "<", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]

LLVM

Mips

CPP

stmt_completion

CPU

9,422

[ ":" ]

[ "unsigned", "Intr", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "Intr", ")", "{", "default", ":", "return", "SDValue", "(", ")", ";", "case", "Intrinsic", "::", "mips_st_b", ":", "case", "Intrinsic", "::", "mips_st_h", ":", "case", "Intrinsic", "::", "mips_st_w" ]

LLVM

ARM

CPP

stmt_completion

CPU

9,423

[ "(", "Value", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";" ]

[ "if", "(", "!", "CE", ")", "return", "false", ";", "uint64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "if", "(", "(", "Value", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "&&" ]

LLVM

SystemZ

TD

next_suggestion

CPU

9,424

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "RI2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RI2", ";" ]

GCC

s390

MD

stmt_completion

MPU

9,425

[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "and", "(" ]

GCC

arm

CPP

program_repair

CPU

9,426

[ "<FIXS>", "<FIXE>", "<FIXS>", "arm_expand_builtin_args", "(", "rtx", "target", ",", "machine_mode", "map_mode", ",", "int", "fcode", ",", "<FIXE>" ]

[ "build_int_cst", "(", "build_pointer_type", "(", "array_type", ")", ",", "<NUM_LIT>", ")", ")", ";", "}", "<BUGS>", "<BUGE>", "static", "rtx", "<BUGS>", "arm_expand_neon_args", "(", "rtx", "target", ",", "machine_mode", "map_mode", ",", "int", "fcode", ",", "<BUGE>", "int", "icode", ",", "int", "have_retval", ",", "tree", "exp", ",", "builtin_arg", "*", "args", ")", "{" ]

GCC

sparc

CPP

stmt_completion

CPU

9,427

[ ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "v2si", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "vis_faligndatav2si", "(", "_", "_", "v2si", "_", "_", "A", ",", "_", "_", "v2si", "_", "_", "B", ")", "{", "return", "_", "_", "builtin_vis_faligndatav2si", "(", "_", "_", "A", ",", "_", "_", "B" ]

LLVM

PowerPC

TD

next_suggestion

CPU

9,428

[ "return", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", "&", "&", "(", "Imm", "!", "=", "-", "<NUM_LIT>", ")", ")", "|", "|", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ")", "&", "&", "(", "Imm", "!", "=", "<NUM_LIT>", ")", ")", ";" ]

[ "return", "getI32Imm", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "SRL32", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "N", "-", ">", "getZExtValue", "(", ")", "?", "getI32Imm", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ":", "getI32Imm", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "LO16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI32Imm", "(", "(", "unsigned", "short", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "HI16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI32Imm", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ">", ">", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "HA16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "long", "Val", "=", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "getI32Imm", "(", "(", "Val", "-", "(", "signed", "short", ")", "Val", ")", ">", ">", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "MB", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "unsigned", "mb", "=", "<NUM_LIT>", ",", "me", ";", "(", "void", ")", "isRunOfOnes", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "mb", ",", "me", ")", ";", "return", "getI32Imm", "(", "mb", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "ME", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "unsigned", "mb", ",", "me", "=", "<NUM_LIT>", ";", "(", "void", ")", "isRunOfOnes", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "mb", ",", "me", ")", ";", "return", "getI32Imm", "(", "me", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "maskimm32", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "unsigned", "mb", ",", "me", ";", "if", "(", "N", "-", ">", "getValueType", "(", "<NUM_LIT>", ")", "=", "=", "MVT", ":", ":", "i32", ")", "return", "isRunOfOnes", "(", "(", "unsigned", ")", "N", "-", ">", "getZExtValue", "(", ")", ",", "mb", ",", "me", ")", ";", "else", "return", "false", ";", "}", "]", ">", ";", "def", "imm32SExt16", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "int32_t", ")", "Imm", "=", "=", "(", "short", ")", "Imm", ";", "}", "]", ">", ";", "def", "imm64SExt16", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "(", "int64_t", ")", "Imm", "=", "=", "(", "short", ")", "Imm", ";", "}", "]", ">", ";", "def", "immZExt16", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "(", "uint64_t", ")", "N", "-", ">", "getZExtValue", "(", ")", "=", "=", "(", "unsigned", "short", ")", "N", "-", ">", "getZExtValue", "(", ")", ";", "}", "]", ",", "LO16", ">", ";", "def", "immNonAllOneAnyExt8", ":", "ImmLeaf", "<", "i32", ",", "[", "{" ]

GCC

i386

MD

next_suggestion

CPU

9,429

[ "operands", "[", "<NUM_LIT>", "]", "=", "lowpart_subreg", "(", "V4SImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ")" ]

[ "(", "vec_merge", ":", "V4SI", "(", "vec_duplicate", ":", "V4SI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "{" ]

GCC

avr

CPP

next_suggestion

MPU

9,430

[ "else", "if", "(", "GET_CODE", "(", "base", ")", "==", "PRE_DEC", ")", "return", "*", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "st %0,%D1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0,%C1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0,%A1", "<STR_LIT>", ")", ";" ]

[ "rtx", "base", "=", "XEXP", "(", "dest", ",", "<NUM_LIT>", ")", ";", "int", "reg_base", "=", "true_regnum", "(", "base", ")", ";", "int", "reg_src", "=", "true_regnum", "(", "src", ")", ";", "int", "tmp", ";", "if", "(", "!", "l", ")", "l", "=", "&", "tmp", ";", "if", "(", "CONSTANT_ADDRESS_P", "(", "base", ")", ")", "{", "if", "(", "io_address_operand", "(", "base", ",", "SImode", ")", ")", "{", "return", "*", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "out %i0, %A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "out %i0+1,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "out %i0+2,%C1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "out %i0+3,%D1", "<STR_LIT>", ")", ";", "}", "else", "{", "*", "l", "=", "AVR_TINY", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "sts %m0,%A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sts %m0+1,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sts %m0+2,%C1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sts %m0+3,%D1", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "reg_base", ">", "<NUM_LIT>", ")", "{", "if", "(", "AVR_TINY", ")", "return", "avr_out_movsi_mr_r_reg_no_disp_tiny", "(", "insn", ",", "op", ",", "l", ")", ";", "if", "(", "reg_base", "==", "REG_X", ")", "{", "if", "(", "reg_src", "==", "REG_X", ")", "{", "if", "(", "reg_unused_after", "(", "insn", ",", "base", ")", ")", "return", "*", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "mov __tmp_reg__,r27", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,r26", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "adiw r26,1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X+,__tmp_reg__", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X+,r28", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,r29", "<STR_LIT>", ")", ";", "else", "return", "*", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "mov __tmp_reg__,r27", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,r26", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "adiw r26,1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X+,__tmp_reg__", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X+,r28", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,r29", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbiw r26,3", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "reg_base", "==", "reg_src", "+", "<NUM_LIT>", ")", "{", "if", "(", "reg_unused_after", "(", "insn", ",", "base", ")", ")", "return", "*", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "mov __zero_reg__,%C1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov __tmp_reg__,%D1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0+,%A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0+,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0+,__zero_reg__", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0,__tmp_reg__", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "clr __zero_reg__", "<STR_LIT>", ")", ";", "else", "return", "*", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "mov __zero_reg__,%C1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov __tmp_reg__,%D1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0+,%A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0+,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0+,__zero_reg__", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0,__tmp_reg__", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "clr __zero_reg__", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbiw r26,3", "<STR_LIT>", ")", ";", "}", "return", "*", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "st %0+,%A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0+,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0+,%C1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0,%D1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbiw r26,3", "<STR_LIT>", ")", ";", "}", "else", "return", "*", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "st %0,%A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "std %0+1,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "std %0+2,%C1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "std %0+3,%D1", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "base", ")", "==", "PLUS", ")", "{", "int", "disp", "=", "INTVAL", "(", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "AVR_TINY", ")", "return", "avr_out_movsi_mr_r_reg_disp_tiny", "(", "op", ",", "l", ")", ";", "reg_base", "=", "REGNO", "(", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "disp", ">", "MAX_LD_OFFSET", "(", "GET_MODE", "(", "dest", ")", ")", ")", "{", "if", "(", "reg_base", "!=", "REG_Y", ")", "fatal_insn", "(", "<STR_LIT>", "incorrect insn:", "<STR_LIT>", ",", "insn", ")", ";", "if", "(", "disp", "<=", "<NUM_LIT>", "+", "MAX_LD_OFFSET", "(", "GET_MODE", "(", "dest", ")", ")", ")", "return", "*", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "adiw r28,%o0-60", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "std Y+60,%A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "std Y+61,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "std Y+62,%C1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "std Y+63,%D1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbiw r28,%o0-60", "<STR_LIT>", ")", ";", "return", "*", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "subi r28,lo8(-%o0)", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbci r29,hi8(-%o0)", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st Y,%A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "std Y+1,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "std Y+2,%C1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "std Y+3,%D1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "subi r28,lo8(%o0)", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbci r29,hi8(%o0)", "<STR_LIT>", ")", ";", "}", "if", "(", "reg_base", "==", "REG_X", ")", "{", "if", "(", "reg_src", "==", "REG_X", ")", "{", "*", "l", "=", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "mov __tmp_reg__,r26", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov __zero_reg__,r27", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "adiw r26,%o0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X+,__tmp_reg__", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X+,__zero_reg__", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X+,r28", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,r29", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "clr __zero_reg__", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbiw r26,%o0+3", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "reg_src", "==", "REG_X", "-", "<NUM_LIT>", ")", "{", "*", "l", "=", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "mov __tmp_reg__,r26", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov __zero_reg__,r27", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "adiw r26,%o0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X+,r24", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X+,r25", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X+,__tmp_reg__", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,__zero_reg__", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "clr __zero_reg__", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbiw r26,%o0+3", "<STR_LIT>", ")", ";", "}", "*", "l", "=", "<NUM_LIT>", ";", "return", "(", "<STR_LIT>", "adiw r26,%o0", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X+,%A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X+,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X+,%C1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,%D1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbiw r26,%o0+3", "<STR_LIT>", ")", ";", "}", "return", "*", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "std %A0,%A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "std %B0,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "std %C0,%C1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "std %D0,%D1", "<STR_LIT>", ")", ";", "}" ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,431

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

GCC

arm

MD

stmt_completion

CPU

9,432

[ "]", ")" ]

[ "(", "define_int_attr", "neon_vfm_lane_as", "[", "(", "UNSPEC_VFMA_LANE", "<STR_LIT>", ")", "(", "UNSPEC_VFMS_LANE", "<STR_LIT>", ")" ]

GCC

i386

CPP

stmt_completion

CPU

9,433

[ "_", "A", ",", "(", "_", "_", "v16qi", ")", "_", "_", "B", ")", ";" ]

[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_psadbw128", "(", "(", "_", "_", "v16qi", ")", "_" ]

LLVM

XCore

CPP

stmt_completion

MPU

9,434

[ "SHF_STRINGS", "|", "ELF", "::", "XCORE_SHF_CP_SECTION", ")", ";" ]

[ "DataSection", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ".dp.data", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "XCORE_SHF_DP_SECTION", ")", ";", "DataSectionLarge", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ".dp.data.large", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "XCORE_SHF_DP_SECTION", ")", ";", "DataRelROSection", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ".dp.rodata", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "XCORE_SHF_DP_SECTION", ")", ";", "DataRelROSectionLarge", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ".dp.rodata.large", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "XCORE_SHF_DP_SECTION", ")", ";", "ReadOnlySection", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ".cp.rodata", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "XCORE_SHF_CP_SECTION", ")", ";", "ReadOnlySectionLarge", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ".cp.rodata.large", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "XCORE_SHF_CP_SECTION", ")", ";", "MergeableConst4Section", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ".cp.rodata.cst4", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_MERGE", "|", "ELF", "::", "XCORE_SHF_CP_SECTION", ",", "<NUM_LIT>", ")", ";", "MergeableConst8Section", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ".cp.rodata.cst8", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_MERGE", "|", "ELF", "::", "XCORE_SHF_CP_SECTION", ",", "<NUM_LIT>", ")", ";", "MergeableConst16Section", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ".cp.rodata.cst16", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_MERGE", "|", "ELF", "::", "XCORE_SHF_CP_SECTION", ",", "<NUM_LIT>", ")", ";", "CStringSection", "=", "Ctx", ".", "getELFSection", "(", "<STR_LIT>", ".cp.rodata.string", "<STR_LIT>", ",", "ELF", "::", "SHT_PROGBITS", ",", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_MERGE", "|", "ELF", "::" ]

GCC

iq2000

CPP

code_generation

CPU

9,435

[ "void", "iq2000_expand_epilogue", "(", "void", ")", "{", "HOST_WIDE_INT", "tsize", "=", "cfun", "->", "machine", "->", "total_size", ";", "rtx", "tsize_rtx", "=", "GEN_INT", "(", "tsize", ")", ";", "rtx", "tmp_rtx", "=", "(", "rtx", ")", "<NUM_LIT>", ";", "if", "(", "iq2000_can_use_return_insn", "(", ")", ")", "{", "emit_jump_insn", "(", "gen_return", "(", ")", ")", ";", "return", ";", "}", "if", "(", "tsize", ">", "<NUM_LIT>", ")", "{", "tmp_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "IQ2000_TEMP1_REGNUM", ")", ";", "emit_move_insn", "(", "tmp_rtx", ",", "tsize_rtx", ")", ";", "tsize_rtx", "=", "tmp_rtx", ";", "}", "if", "(", "tsize", ">", "<NUM_LIT>", ")", "{", "if", "(", "frame_pointer_needed", ")", "{", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "emit_insn", "(", "gen_movsi", "(", "stack_pointer_rtx", ",", "hard_frame_pointer_rtx", ")", ")", ";", "}", "save_restore_insns", "(", "<NUM_LIT>", ")", ";", "if", "(", "current_function_calls_eh_return", ")", "{", "rtx", "eh_ofs", "=", "EH_RETURN_STACKADJ_RTX", ";", "emit_insn", "(", "gen_addsi3", "(", "eh_ofs", ",", "eh_ofs", ",", "tsize_rtx", ")", ")", ";", "tsize_rtx", "=", "eh_ofs", ";", "}", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "if", "(", "tsize", "!=", "<NUM_LIT>", "||", "current_function_calls_eh_return", ")", "{", "emit_insn", "(", "gen_addsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "tsize_rtx", ")", ")", ";", "}", "}", "if", "(", "current_function_calls_eh_return", ")", "{", "emit_move_insn", "(", "gen_rtx_REG", "(", "Pmode", ",", "HARD_FRAME_POINTER_REGNUM", ")", ",", "stack_pointer_rtx", ")", ";", "emit_insn", "(", "gen_rtx_USE", "(", "VOIDmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "HARD_FRAME_POINTER_REGNUM", ")", ")", ")", ";", "emit_jump_insn", "(", "gen_eh_return_internal", "(", ")", ")", ";", "}", "else", "emit_jump_insn", "(", "gen_return_internal", "(", "gen_rtx_REG", "(", "Pmode", ",", "GP_REG_FIRST", "+", "<NUM_LIT>", ")", ")", ")", ";", "}" ]

[ "Expand", "the", "epilogue", "into", "a", "bunch", "of", "separate", "insns", "." ]

GCC

rs6000

CPP

code_generation

CPU

9,436

[ "void", "rs6000_d_target_versions", "(", "void", ")", "{", "if", "(", "TARGET_64BIT", ")", "d_add_builtin_version", "(", "<STR_LIT>", "PPC64", "<STR_LIT>", ")", ";", "else", "d_add_builtin_version", "(", "<STR_LIT>", "PPC", "<STR_LIT>", ")", ";", "if", "(", "TARGET_HARD_FLOAT", ")", "{", "d_add_builtin_version", "(", "<STR_LIT>", "PPC_HardFloat", "<STR_LIT>", ")", ";", "d_add_builtin_version", "(", "<STR_LIT>", "D_HardFloat", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "TARGET_SOFT_FLOAT", ")", "{", "d_add_builtin_version", "(", "<STR_LIT>", "PPC_SoftFloat", "<STR_LIT>", ")", ";", "d_add_builtin_version", "(", "<STR_LIT>", "D_SoftFloat", "<STR_LIT>", ")", ";", "}", "}" ]

[ "Implement", "TARGET_D_CPU_VERSIONS", "for", "PowerPC", "targets", "." ]

LLVM

MOS

CPP

stmt_completion

MPU

9,437

[ "false", ";" ]

[ "bool", "referencesSuccessor", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "const", "MachineBasicBlock", "*", "Tgt", ")", "{", "for", "(", "const", "MachineInstr", "&", "MI", ":", "MBB", ".", "terminators", "(", ")", ")", "for", "(", "const", "MachineOperand", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "if", "(", "MO", ".", "isMBB", "(", ")", "&&", "MO", ".", "getMBB", "(", ")", "==", "Tgt", ")", "return", "true", ";", "return" ]

LLVM

X86

CPP

stmt_completion

CPU

9,438

[ "MFI", ".", "hasPatchPoint", "(", ")", "||", "MFI", ".", "hasCopyImplyingStackAdjustment", "(", ")", ")", ";" ]

[ "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "return", "(", "MF", ".", "getTarget", "(", ")", ".", "Options", ".", "DisableFramePointerElim", "(", "MF", ")", "||", "TRI", "->", "needsStackRealignment", "(", "MF", ")", "||", "MFI", ".", "hasVarSizedObjects", "(", ")", "||", "MFI", ".", "isFrameAddressTaken", "(", ")", "||", "MFI", ".", "hasOpaqueSPAdjustment", "(", ")", "||", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", "->", "getForceFramePointer", "(", ")", "||", "MMI", ".", "callsUnwindInit", "(", ")", "||", "MMI", ".", "hasEHFunclets", "(", ")", "||", "MMI", ".", "callsEHReturn", "(", ")", "||", "MFI", ".", "hasStackMap", "(", ")", "||" ]

GCC

arm

CPP

stmt_completion

CPU

9,439

[ "_", "_", "value", ")", ";" ]

[ "_", "_", "builtin_mve_vstrhq_scatter_offset_uv8hi", "(", "(", "_", "_", "builtin_neon_hi", "*", ")", "_", "_", "base", ",", "_", "_", "offset", "," ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

9,440

[ "DCI", ".", "AddToWorklist", "(", "Trunc", ".", "getNode", "(", ")", ")", ";" ]

[ "}", "}", "}", "if", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "{", "EVT", "SrcVT", "=", "Src", ".", "getValueType", "(", ")", ";", "if", "(", "SrcVT", ".", "getScalarSizeInBits", "(", ")", ">", "<NUM_LIT>", "&&", "(", "Src", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SRL", "||", "Src", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SRA", "||", "Src", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", ")", ")", "{", "SDValue", "Amt", "=", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "KnownBits", "Known", "=", "DAG", ".", "computeKnownBits", "(", "Amt", ")", ";", "unsigned", "Size", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "(", "Known", ".", "isConstant", "(", ")", "&&", "Known", ".", "getConstant", "(", ")", ".", "ule", "(", "Size", ")", ")", "||", "(", "Known", ".", "getBitWidth", "(", ")", "-", "Known", ".", "countMinLeadingZeros", "(", ")", "<=", "Log2_32", "(", "Size", ")", ")", ")", "{", "EVT", "MidVT", "=", "VT", ".", "isVector", "(", ")", "?", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MVT", "::", "i32", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ":", "MVT", "::", "i32", ";", "EVT", "NewShiftVT", "=", "getShiftAmountTy", "(", "MidVT", ",", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "Trunc", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "SL", ",", "MidVT", ",", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]

LLVM

LoongArch

CPP

stmt_completion

CPU

9,441

[ "Mask", ")", ";" ]

[ "SDValue", "Vec", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getConstant", "(", "Vec", ".", "getScalarValueSizeInBits", "(", ")", "-", "<NUM_LIT>", ",", "DL", ",", "ResTy", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "ResTy", ",", "Vec", "," ]

LLVM

OR1K

CPP

next_suggestion

CPU

9,442

[ "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "TheOR1KTarget", ",", "llvm", "::", "createOR1KMCCodeEmitter", ")", ";" ]

[ "TargetRegistry", "::", "RegisterMCAsmInfo", "(", "TheOR1KTarget", ",", "createOR1KMCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "TheOR1KTarget", ",", "createOR1KMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "TheOR1KTarget", ",", "createOR1KMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "TheOR1KTarget", ",", "createOR1KMCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "TheOR1KTarget", ",", "createMCStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "TheOR1KTarget", ",", "createOR1KMCInstPrinter", ")", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

9,443

[ "}" ]

[ "if", "(", "Kind", "==", "TTI", "::", "SK_Transpose", "||", "Kind", "==", "TTI", "::", "SK_Select", "||", "Kind", "==", "TTI", "::", "SK_PermuteSingleSrc", ")", "{", "static", "const", "CostTblEntry", "ShuffleTbl", "[", "]", "=", "{", "{", "TTI", "::", "SK_Transpose", ",", "MVT", "::", "v8i8", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Transpose", ",", "MVT", "::", "v16i8", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Transpose", ",", "MVT", "::", "v4i16", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Transpose", ",", "MVT", "::", "v8i16", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Transpose", ",", "MVT", "::", "v2i32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Transpose", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Transpose", ",", "MVT", "::", "v2i64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Transpose", ",", "MVT", "::", "v2f32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Transpose", ",", "MVT", "::", "v4f32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Transpose", ",", "MVT", "::", "v2f64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Select", ",", "MVT", "::", "v2i32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Select", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Select", ",", "MVT", "::", "v2i64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Select", ",", "MVT", "::", "v2f32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Select", ",", "MVT", "::", "v4f32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_Select", ",", "MVT", "::", "v2f64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v2i32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v2i64", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v2f32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v4f32", ",", "<NUM_LIT>", "}", ",", "{", "TTI", "::", "SK_PermuteSingleSrc", ",", "MVT", "::", "v2f64", ",", "<NUM_LIT>", "}", ",", "}", ";", "std", "::", "pair", "<", "int", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "DL", ",", "Tp", ")", ";", "if", "(", "const", "auto", "*", "Entry", "=", "CostTableLookup", "(", "ShuffleTbl", ",", "Kind", ",", "LT", ".", "second", ")", ")", "return", "LT", ".", "first", "*", "Entry", "->", "Cost", ";" ]

GCC

arm

CPP

stmt_completion

CPU

9,444

[ "p", ")", ";" ]

[ "return", "_", "_", "builtin_mve_vcmpeqq_m_sv4si", "(", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_" ]

GCC

i386

CPP

next_suggestion

CPU

9,445

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "mmask8", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_cmp_epu64_mask", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128i", "_", "_", "X", ",", "_", "_", "m128i", "_", "_", "Y", ",", "const", "int", "_", "_", "P", ")", "{", "return", "(", "_", "_", "mmask8", ")", "_", "_", "builtin_ia32_ucmpq128_mask", "(", "(", "_", "_", "v2di", ")", "_", "_", "X", ",", "(", "_", "_", "v2di", ")", "_", "_", "Y", ",", "_", "_", "P", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

GCC

avr

CPP

program_repair

MPU

9,446

[ "<FIXS>", "return", "avr_asm_len", "(", "<STR_LIT>", "ld __tmp_reg__,%1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %B0,%1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %A0,__tmp_reg__", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "return", "avr_asm_len", "(", "<STR_LIT>", "ld %A0,%1", "<STR_LIT>", "CR_TABTINY_ADIW", "(", "%", "E1", ",", "%", "F1", ",", "<NUM_LIT>", ")", "CR_TAB", "<STR_LIT>", "ld %B0,%1", "<STR_LIT>", "CR_TABTINY_SBIW", "(", "%", "E1", ",", "%", "F1", ",", "<NUM_LIT>", ")", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "<FIXE>" ]

[ "int", "reg_base", "=", "true_regnum", "(", "base", ")", ";", "if", "(", "reg_dest", "==", "reg_base", ")", "<BUGS>", "return", "avr_asm_len", "(", "<STR_LIT>", "ld __tmp_reg__,%1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %B0,%1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %A0,__tmp_reg__", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "return", "avr_asm_len", "(", "<STR_LIT>", "ld %A0,%1", "<STR_LIT>", "CR_TABTINY_ADIW", "(", "%", "E1", ",", "%", "F1", ",", "<NUM_LIT>", ")", "CR_TAB", "<STR_LIT>", "ld %B0,%1", "<STR_LIT>", "CR_TABTINY_SBIW", "(", "%", "E1", ",", "%", "F1", ",", "<NUM_LIT>", ")", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "<BUGE>", "}", "static", "const", "char", "*", "avr_out_movhi_r_mr_reg_disp_tiny", "(", "rtx", "op", "[", "]", ",", "int", "*", "plen", ")", "{" ]

GCC

nios2

MD

stmt_completion

MPU

9,447

[ ")", ")", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

9,448

[ "while", "(", "!", "trySkipToken", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{" ]

[ "OperandMatchResultTy", "Res", "=", "parseOperand", "(", "Operands", ",", "Name", ",", "Mode", ")", ";", "if", "(", "Res", "!=", "MatchOperand_Success", ")", "{", "checkUnsupportedInstruction", "(", "Name", ",", "NameLoc", ")", ";", "if", "(", "!", "Parser", ".", "hasPendingError", "(", ")", ")", "{", "StringRef", "Msg", "=", "(", "Res", "==", "MatchOperand_ParseFail", ")", "?", "<STR_LIT>", "failed parsing operand.", "<STR_LIT>", ":", "<STR_LIT>", "not a valid operand.", "<STR_LIT>", ";", "Error", "(", "getLoc", "(", ")", ",", "Msg", ")", ";", "}" ]

LLVM

Sparc

CPP

program_repair

CPU

9,449

[ "<FIXS>", "bool", "SelectADDRrr", "(", "SDValue", "N", ",", "SDValue", "&", "R1", ",", "SDValue", "&", "R2", ")", ";", "bool", "SelectADDRri", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", ";", "<FIXE>" ]

[ "SDNode", "*", "Select", "(", "SDNode", "*", "N", ")", ";", "<BUGS>", "bool", "SelectADDRrr", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "R1", ",", "SDValue", "&", "R2", ")", ";", "bool", "SelectADDRri", "(", "SDNode", "*", "Op", ",", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ")", ";", "<BUGE>" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

9,450

[ "}" ]

[ "case", "ISD", "::", "SETLE", ":", "case", "ISD", "::", "SETOLE", ":", "TCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "SETUGE", ":", "if", "(", "LHS", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "TCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "isUnsigned", "=", "true", ";", "case", "ISD", "::", "SETGE", ":", "case", "ISD", "::", "SETOGE", ":", "TCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "SETUGT", ":", "if", "(", "LHS", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "TCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "isUnsigned", "=", "true", ";", "case", "ISD", "::", "SETGT", ":", "case", "ISD", "::", "SETOGT", ":", "TCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "SETULT", ":", "if", "(", "LHS", ".", "getValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "{", "TCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "isUnsigned", "=", "true", ";", "case", "ISD", "::", "SETLT", ":", "case", "ISD", "::", "SETOLT", ":", "TCC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "SystemZCC", "=", "DAG", ".", "getConstant", "(", "TCC", ",", "MVT", "::", "i32", ")", ";", "DebugLoc", "dl", "=", "LHS", ".", "getDebugLoc", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "(", "isUnsigned", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "dl", ",", "MVT", "::", "i64", ",", "LHS", ",", "RHS", ")", ";" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

9,451

[ "unsigned", "OpBytesPerElement", "=", "OpVT", ".", "getVectorElementType", "(", ")", ".", "getStoreSize", "(", ")", ";" ]

[ "}", "else", "if", "(", "Opcode", "==", "ISD", "::", "BUILD_VECTOR", "&&", "canTreatAsByteVector", "(", "Op", ".", "getValueType", "(", ")", ")", ")", "{", "EVT", "OpVT", "=", "Op", ".", "getValueType", "(", ")", ";", "unsigned", "OpBytesPerElement", "=", "OpVT", ".", "getVectorElementType", "(", ")", ".", "getStoreSize", "(", ")", ";", "if", "(", "OpBytesPerElement", "<", "BytesPerElement", ")", "break", ";", "unsigned", "End", "=", "(", "Index", "+", "<NUM_LIT>", ")", "*", "BytesPerElement", ";", "if", "(", "End", "%", "OpBytesPerElement", "!=", "<NUM_LIT>", ")", "break", ";", "Op", "=", "Op", ".", "getOperand", "(", "End", "/", "OpBytesPerElement", "-", "<NUM_LIT>", ")", ";", "if", "(", "!", "Op", ".", "getValueType", "(", ")", ".", "isInteger", "(", ")", ")", "{", "EVT", "VT", "=", "MVT", "::", "getIntegerVT", "(", "Op", ".", "getValueSizeInBits", "(", ")", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "VT", ",", "Op", ")", ";", "DCI", ".", "AddToWorklist", "(", "Op", ".", "getNode", "(", ")", ")", ";", "}", "EVT", "VT", "=", "MVT", "::", "getIntegerVT", "(", "ResVT", ".", "getSizeInBits", "(", ")", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "VT", ",", "Op", ")", ";", "if", "(", "VT", "!=", "ResVT", ")", "{", "DCI", ".", "AddToWorklist", "(", "Op", ".", "getNode", "(", ")", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "ResVT", ",", "Op", ")", ";", "}", "return", "Op", ";", "}", "else", "if", "(", "(", "Opcode", "==", "ISD", "::", "SIGN_EXTEND_VECTOR_INREG", "||", "Opcode", "==", "ISD", "::", "ZERO_EXTEND_VECTOR_INREG", "||", "Opcode", "==", "ISD", "::", "ANY_EXTEND_VECTOR_INREG", ")", "&&", "canTreatAsByteVector", "(", "Op", ".", "getValueType", "(", ")", ")", "&&", "canTreatAsByteVector", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ")", ")", "{", "EVT", "ExtVT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "OpVT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "unsigned", "ExtBytesPerElement", "=", "ExtVT", ".", "getVectorElementType", "(", ")", ".", "getStoreSize", "(", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

9,452

[ "}" ]

[ "bool", "isPICStyleWinPIC", "(", ")", "const", "{", "return", "PICStyle", "==", "PICStyles", "::", "WinPIC", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

9,453

[ "if", "(", "!", "UseImm", ")", "{" ]

[ "unsigned", "Op1Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Op1Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "int", "Imm", "=", "<NUM_LIT>", ";", "bool", "UseImm", "=", "false", ";", "bool", "isNegativeImm", "=", "false", ";", "if", "(", "const", "ConstantInt", "*", "ConstInt", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "assert", "(", "VT", "==", "MVT", "::", "i32", "&&", "<STR_LIT>", "Expecting an i32.", "<STR_LIT>", ")", ";", "Imm", "=", "(", "int", ")", "ConstInt", "->", "getValue", "(", ")", ".", "getZExtValue", "(", ")", ";", "if", "(", "Imm", "<", "<NUM_LIT>", ")", "{", "isNegativeImm", "=", "true", ";", "Imm", "=", "~", "Imm", ";", "}", "UseImm", "=", "isThumb2", "?", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Imm", ")", "!=", "-", "<NUM_LIT>", ")", ":", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Imm", ")", "!=", "-", "<NUM_LIT>", ")", ";", "}", "unsigned", "Op2Reg", "=", "<NUM_LIT>", ";", "if", "(", "!", "UseImm", ")", "{", "Op2Reg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Op2Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "}", "unsigned", "CmpOpc", "=", "isThumb2", "?", "ARM", "::", "t2CMPri", ":", "ARM", "::", "CMPri", ";", "CondReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "CmpOpc", ")", ",", "CondReg", ",", "<NUM_LIT>", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "CmpOpc", ")", ")", ".", "addReg", "(", "CondReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "MovCCOpc", ";", "const", "TargetRegisterClass", "*", "RC", ";" ]

GCC

avr

MD

next_suggestion

MPU

9,454

[ "(", "truncate", ":", "HI", "(", "lshiftrt", ":", "SI", "(", "mult", ":", "SI", "(", "any_extend", ":", "SI", "(", "reg", ":", "HI", "<NUM_LIT>", ")", ")" ]

[ "(", "clobber", "(", "reg", ":", "HI", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "reg", ":", "HI", "<NUM_LIT>", ")" ]

GCC

s390

MD

stmt_completion

MPU

9,455

[ ")", "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

i386

MD

next_suggestion

CPU

9,456

[ "DONE" ]

[ "if", "(", "SSE_FLOAT_MODE_P", "(", "<", "MODE", ">", "mode", ")", "&", "&", "TARGET_SSE_MATH", ")", "{", "ix86_expand_convert_uns_si", "<", "mode", ">", "_sse", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]

LLVM

X86

CPP

code_generation

CPU

9,457

[ "bool", "X86InstrInfo", "::", "unfoldMemoryOperand", "(", "SelectionDAG", "&", "DAG", ",", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDNode", "*", ">", "&", "NewNodes", ")", "const", "{", "if", "(", "!", "N", "->", "isMachineOpcode", "(", ")", ")", "return", "false", ";", "DenseMap", "<", "unsigned", ",", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ">", "::", "const_iterator", "I", "=", "MemOp2RegOpTable", ".", "find", "(", "N", "->", "getMachineOpcode", "(", ")", ")", ";", "if", "(", "I", "==", "MemOp2RegOpTable", ".", "end", "(", ")", ")", "return", "false", ";", "unsigned", "Opc", "=", "I", "->", "second", ".", "first", ";", "unsigned", "Index", "=", "I", "->", "second", ".", "second", "&", "TB_INDEX_MASK", ";", "bool", "FoldedLoad", "=", "I", "->", "second", ".", "second", "&", "TB_FOLDED_LOAD", ";", "bool", "FoldedStore", "=", "I", "->", "second", ".", "second", "&", "TB_FOLDED_STORE", ";", "const", "MCInstrDesc", "&", "MCID", "=", "get", "(", "Opc", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getRegClass", "(", "MCID", ",", "Index", ",", "&", "RI", ",", "MF", ")", ";", "unsigned", "NumDefs", "=", "MCID", ".", "NumDefs", ";", "std", "::", "vector", "<", "SDValue", ">", "AddrOps", ";", "std", "::", "vector", "<", "SDValue", ">", "BeforeOps", ";", "std", "::", "vector", "<", "SDValue", ">", "AfterOps", ";", "SDLoc", "dl", "(", "N", ")", ";", "unsigned", "NumOps", "=", "N", "->", "getNumOperands", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumOps", "-", "<NUM_LIT>", ";", "++", "i", ")", "{", "SDValue", "Op", "=", "N", "->", "getOperand", "(", "i", ")", ";", "if", "(", "i", ">=", "Index", "-", "NumDefs", "&&", "i", "<", "Index", "-", "NumDefs", "+", "X86", "::", "AddrNumOperands", ")", "AddrOps", ".", "push_back", "(", "Op", ")", ";", "else", "if", "(", "i", "<", "Index", "-", "NumDefs", ")", "BeforeOps", ".", "push_back", "(", "Op", ")", ";", "else", "if", "(", "i", ">", "Index", "-", "NumDefs", ")", "AfterOps", ".", "push_back", "(", "Op", ")", ";", "}", "SDValue", "Chain", "=", "N", "->", "getOperand", "(", "NumOps", "-", "<NUM_LIT>", ")", ";", "AddrOps", ".", "push_back", "(", "Chain", ")", ";", "SDNode", "*", "Load", "=", "nullptr", ";", "if", "(", "FoldedLoad", ")", "{", "EVT", "VT", "=", "*", "RC", "->", "vt_begin", "(", ")", ";", "std", "::", "pair", "<", "MachineInstr", "::", "mmo_iterator", ",", "MachineInstr", "::", "mmo_iterator", ">", "MMOs", "=", "MF", ".", "extractLoadMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "N", ")", "->", "memoperands_begin", "(", ")", ",", "cast", "<", "MachineSDNode", ">", "(", "N", ")", "->", "memoperands_end", "(", ")", ")", ";", "if", "(", "!", "(", "*", "MMOs", ".", "first", ")", "&&", "RC", "==", "&", "X86", "::", "VR128RegClass", "&&", "!", "Subtarget", ".", "isUnalignedMemAccessFast", "(", ")", ")", "return", "false", ";", "unsigned", "Alignment", "=", "RC", "->", "getSize", "(", ")", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "bool", "isAligned", "=", "(", "*", "MMOs", ".", "first", ")", "&&", "(", "*", "MMOs", ".", "first", ")", "->", "getAlignment", "(", ")", ">=", "Alignment", ";", "Load", "=", "DAG", ".", "getMachineNode", "(", "getLoadRegOpcode", "(", "<NUM_LIT>", ",", "RC", ",", "isAligned", ",", "Subtarget", ")", ",", "dl", ",", "VT", ",", "MVT", "::", "Other", ",", "AddrOps", ")", ";", "NewNodes", ".", "push_back", "(", "Load", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "Load", ")", "->", "setMemRefs", "(", "MMOs", ".", "first", ",", "MMOs", ".", "second", ")", ";", "}", "std", "::", "vector", "<", "EVT", ">", "VTs", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "nullptr", ";", "if", "(", "MCID", ".", "getNumDefs", "(", ")", ">", "<NUM_LIT>", ")", "{", "DstRC", "=", "getRegClass", "(", "MCID", ",", "<NUM_LIT>", ",", "&", "RI", ",", "MF", ")", ";", "VTs", ".", "push_back", "(", "*", "DstRC", "->", "vt_begin", "(", ")", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "N", "->", "getNumValues", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "i", ")", ";", "if", "(", "VT", "!=", "MVT", "::", "Other", "&&", "i", ">=", "(", "unsigned", ")", "MCID", ".", "getNumDefs", "(", ")", ")", "VTs", ".", "push_back", "(", "VT", ")", ";", "}", "if", "(", "Load", ")", "BeforeOps", ".", "push_back", "(", "SDValue", "(", "Load", ",", "<NUM_LIT>", ")", ")", ";", "BeforeOps", ".", "insert", "(", "BeforeOps", ".", "end", "(", ")", ",", "AfterOps", ".", "begin", "(", ")", ",", "AfterOps", ".", "end", "(", ")", ")", ";", "SDNode", "*", "NewNode", "=", "DAG", ".", "getMachineNode", "(", "Opc", ",", "dl", ",", "VTs", ",", "BeforeOps", ")", ";", "NewNodes", ".", "push_back", "(", "NewNode", ")", ";", "if", "(", "FoldedStore", ")", "{", "AddrOps", ".", "pop_back", "(", ")", ";", "AddrOps", ".", "push_back", "(", "SDValue", "(", "NewNode", ",", "<NUM_LIT>", ")", ")", ";", "AddrOps", ".", "push_back", "(", "Chain", ")", ";", "std", "::", "pair", "<", "MachineInstr", "::", "mmo_iterator", ",", "MachineInstr", "::", "mmo_iterator", ">", "MMOs", "=", "MF", ".", "extractStoreMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "N", ")", "->", "memoperands_begin", "(", ")", ",", "cast", "<", "MachineSDNode", ">", "(", "N", ")", "->", "memoperands_end", "(", ")", ")", ";", "if", "(", "!", "(", "*", "MMOs", ".", "first", ")", "&&", "RC", "==", "&", "X86", "::", "VR128RegClass", "&&", "!", "Subtarget", ".", "isUnalignedMemAccessFast", "(", ")", ")", "return", "false", ";", "unsigned", "Alignment", "=", "RC", "->", "getSize", "(", ")", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "bool", "isAligned", "=", "(", "*", "MMOs", ".", "first", ")", "&&", "(", "*", "MMOs", ".", "first", ")", "->", "getAlignment", "(", ")", ">=", "Alignment", ";", "SDNode", "*", "Store", "=", "DAG", ".", "getMachineNode", "(", "getStoreRegOpcode", "(", "<NUM_LIT>", ",", "DstRC", ",", "isAligned", ",", "Subtarget", ")", ",", "dl", ",", "MVT", "::", "Other", ",", "AddrOps", ")", ";", "NewNodes", ".", "push_back", "(", "Store", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "Store", ")", "->", "setMemRefs", "(", "MMOs", ".", "first", ",", "MMOs", ".", "second", ")", ";", "}", "return", "true", ";", "}" ]

[ "unfoldMemoryOperand", "-", "Separate", "a", "single", "instruction", "which", "folded", "a", "load", "or", "a", "store", "or", "a", "load", "and", "a", "store", "into", "two", "or", "more", "instruction", "." ]

LLVM

ARM64

TD

next_suggestion

CPU

9,458

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

9,459

[ "return", "N", "->", "getAddressSpace", "(", ")", "==", "AMDGPUASI", ".", "CONSTANT_BUFFER_0", "+", "CbId", ";" ]

[ "if", "(", "!", "N", "->", "readMem", "(", ")", ")", "return", "false", ";", "if", "(", "CbId", "==", "-", "<NUM_LIT>", ")", "return", "N", "->", "getAddressSpace", "(", ")", "==", "AMDGPUASI", ".", "CONSTANT_ADDRESS", ";" ]

GCC

frv

CPP

next_suggestion

VLIW

9,460

[ "}" ]

[ "value", "=", "l", ";", "}", "else", "value", "=", "CONST_DOUBLE_LOW", "(", "src", ")", ";", "if", "(", "IN_RANGE", "(", "value", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "<STR_LIT>", "setlos %1, %0", "<STR_LIT>", ";", "return", "<STR_LIT>", "#", "<STR_LIT>", ";", "}", "else", "if", "(", "GET_CODE", "(", "src", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "src", ")", "==", "LABEL_REF", "||", "GET_CODE", "(", "src", ")", "==", "CONST", ")", "{", "return", "<STR_LIT>", "#", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "FPR_P", "(", "dest_regno", ")", ")", "{", "if", "(", "GET_CODE", "(", "src", ")", "==", "REG", ")", "{", "int", "src_regno", "=", "REGNO", "(", "src", ")", ";", "if", "(", "GPR_P", "(", "src_regno", ")", ")", "return", "<STR_LIT>", "movgf %1, %0", "<STR_LIT>", ";", "else", "if", "(", "FPR_P", "(", "src_regno", ")", ")", "{", "if", "(", "TARGET_HARD_FLOAT", ")", "return", "<STR_LIT>", "fmovs %1, %0", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", "mor %1, %1, %0", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "GET_CODE", "(", "src", ")", "==", "MEM", ")", "{", "switch", "(", "mode", ")", "{", "default", ":", "break", ";", "case", "QImode", ":", "return", "<STR_LIT>", "ldbf%I1%U1 %M1,%0", "<STR_LIT>", ";", "case", "HImode", ":", "return", "<STR_LIT>", "ldhf%I1%U1 %M1,%0", "<STR_LIT>", ";", "case", "SImode", ":", "case", "SFmode", ":", "return", "<STR_LIT>", "ldf%I1%U1 %M1, %0", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "ZERO_P", "(", "src", ")", ")", "return", "<STR_LIT>", "movgf %., %0", "<STR_LIT>", ";", "}", "else", "if", "(", "SPR_P", "(", "dest_regno", ")", ")", "{", "if", "(", "GET_CODE", "(", "src", ")", "==", "REG", ")", "{", "int", "src_regno", "=", "REGNO", "(", "src", ")", ";", "if", "(", "GPR_P", "(", "src_regno", ")", ")", "return", "<STR_LIT>", "movgs %1, %0", "<STR_LIT>", ";", "}", "else", "if", "(", "ZERO_P", "(", "src", ")", ")", "return", "<STR_LIT>", "movgs %., %0", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "GET_CODE", "(", "dest", ")", "==", "MEM", ")", "{", "if", "(", "GET_CODE", "(", "src", ")", "==", "REG", ")", "{", "int", "src_regno", "=", "REGNO", "(", "src", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "if", "(", "GPR_P", "(", "src_regno", ")", ")", "{", "switch", "(", "mode", ")", "{", "default", ":", "break", ";", "case", "QImode", ":", "return", "<STR_LIT>", "stb%I0%U0 %1, %M0", "<STR_LIT>", ";", "case", "HImode", ":", "return", "<STR_LIT>", "sth%I0%U0 %1, %M0", "<STR_LIT>", ";", "case", "SImode", ":", "case", "SFmode", ":", "return", "<STR_LIT>", "st%I0%U0 %1, %M0", "<STR_LIT>", ";", "}", "}", "else", "if", "(", "FPR_P", "(", "src_regno", ")", ")", "{", "switch", "(", "mode", ")", "{", "default", ":", "break", ";", "case", "QImode", ":", "return", "<STR_LIT>", "stbf%I0%U0 %1, %M0", "<STR_LIT>", ";", "case", "HImode", ":", "return", "<STR_LIT>", "sthf%I0%U0 %1, %M0", "<STR_LIT>", ";", "case", "SImode", ":", "case", "SFmode", ":", "return", "<STR_LIT>", "stf%I0%U0 %1, %M0", "<STR_LIT>", ";", "}", "}" ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,461

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isCall", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "R29", "]", ";", "let", "Defs", "=", "[", "PC", ",", "R31", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

9,462

[ "=", "opc", "{", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "}" ]

LLVM

VideoCore4

CPP

next_suggestion

DSP

9,463

[ "}" ]

[ "unsigned", "VideoCore4InstrInfo", "::", "InsertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "DebugLoc", "DL", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", "InsertBranch", "<STR_LIT>", ")", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

9,464

[ "}" ]

[ "bool", "AArch64LoadStoreOpt", "::", "isCandidateToMergeOrPair", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "!", "getLdStOffsetOp", "(", "MI", ")", ".", "isImm", "(", ")", ")", "return", "false", ";", "unsigned", "BaseReg", "=", "getLdStBaseOp", "(", "MI", ")", ".", "getReg", "(", ")", ";", "if", "(", "MI", "->", "modifiesRegister", "(", "BaseReg", ",", "TRI", ")", ")", "return", "false", ";", "if", "(", "TII", "->", "isLdStPairSuppressed", "(", "MI", ")", ")", "return", "false", ";", "return", "true", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

9,465

[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]

[ "def", "qsub_1", ":", "SubRegIndex", "<" ]

GCC

i386

CPP

stmt_completion

CPU

9,466

[ "_", "_", "m256i", "_", "_", "A", ",", "const", "int", "_", "_", "imm", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_extracti32x4_epi32", "(" ]

LLVM

BPF

CPP

next_suggestion

Virtual ISA

9,467

[ "MachineInstr", "*", "DefInst", "=", "MRI", "->", "getUniqueVRegDef", "(", "SrcReg", ")", ";" ]

[ "bool", "Changed", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "*", "MF", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "if", "(", "ToErase", ")", "{", "ToErase", "->", "eraseFromParent", "(", ")", ";", "ToErase", "=", "nullptr", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "MI", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "continue", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "continue", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "||", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "continue", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";" ]

LLVM

ARM

CPP

code_generation

CPU

9,468

[ "bool", "ARMCallLowering", "::", "lowerCall", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallLoweringInfo", "&", "Info", ")", "const", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "auto", "&", "TLI", "=", "*", "getTLI", "<", "ARMTargetLowering", ">", "(", ")", ";", "const", "auto", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "const", "auto", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "if", "(", "STI", ".", "genLongCalls", "(", ")", ")", "return", "false", ";", "if", "(", "STI", ".", "isThumb1Only", "(", ")", ")", "return", "false", ";", "auto", "CallSeqStart", "=", "MIRBuilder", ".", "buildInstr", "(", "ARM", "::", "ADJCALLSTACKDOWN", ")", ";", "bool", "IsDirect", "=", "!", "Info", ".", "Callee", ".", "isReg", "(", ")", ";", "auto", "CallOpcode", "=", "getCallOpcode", "(", "MF", ",", "STI", ",", "IsDirect", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "CallOpcode", ")", ";", "bool", "IsThumb", "=", "STI", ".", "isThumb", "(", ")", ";", "if", "(", "IsThumb", ")", "MIB", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "MIB", ".", "add", "(", "Info", ".", "Callee", ")", ";", "if", "(", "!", "IsDirect", ")", "{", "auto", "CalleeReg", "=", "Info", ".", "Callee", ".", "getReg", "(", ")", ";", "if", "(", "CalleeReg", "&&", "!", "Register", "::", "isPhysicalRegister", "(", "CalleeReg", ")", ")", "{", "unsigned", "CalleeIdx", "=", "IsThumb", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "MIB", "->", "getOperand", "(", "CalleeIdx", ")", ".", "setReg", "(", "constrainOperandRegClass", "(", "MF", ",", "*", "TRI", ",", "MRI", ",", "*", "STI", ".", "getInstrInfo", "(", ")", ",", "*", "STI", ".", "getRegBankInfo", "(", ")", ",", "*", "MIB", ".", "getInstr", "(", ")", ",", "MIB", "->", "getDesc", "(", ")", ",", "Info", ".", "Callee", ",", "CalleeIdx", ")", ")", ";", "}", "}", "MIB", ".", "addRegMask", "(", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "Info", ".", "CallConv", ")", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "ArgInfos", ";", "for", "(", "auto", "Arg", ":", "Info", ".", "OrigArgs", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Arg", ".", "Ty", ")", ")", "return", "false", ";", "if", "(", "Arg", ".", "Flags", "[", "<NUM_LIT>", "]", ".", "isByVal", "(", ")", ")", "return", "false", ";", "splitToValueTypes", "(", "Arg", ",", "ArgInfos", ",", "DL", ",", "Info", ".", "CallConv", ")", ";", "}", "auto", "ArgAssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ")", ";", "OutgoingValueAssigner", "ArgAssigner", "(", "ArgAssignFn", ")", ";", "ARMOutgoingValueHandler", "ArgHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ")", ";", "if", "(", "!", "determineAndHandleAssignments", "(", "ArgHandler", ",", "ArgAssigner", ",", "ArgInfos", ",", "MIRBuilder", ",", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ")", ")", "return", "false", ";", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "!", "Info", ".", "OrigRet", ".", "Ty", "->", "isVoidTy", "(", ")", ")", "{", "if", "(", "!", "isSupportedType", "(", "DL", ",", "TLI", ",", "Info", ".", "OrigRet", ".", "Ty", ")", ")", "return", "false", ";", "ArgInfos", ".", "clear", "(", ")", ";", "splitToValueTypes", "(", "Info", ".", "OrigRet", ",", "ArgInfos", ",", "DL", ",", "Info", ".", "CallConv", ")", ";", "auto", "RetAssignFn", "=", "TLI", ".", "CCAssignFnForReturn", "(", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ")", ";", "OutgoingValueAssigner", "Assigner", "(", "RetAssignFn", ")", ";", "CallReturnHandler", "RetHandler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ")", ";", "if", "(", "!", "determineAndHandleAssignments", "(", "RetHandler", ",", "Assigner", ",", "ArgInfos", ",", "MIRBuilder", ",", "Info", ".", "CallConv", ",", "Info", ".", "IsVarArg", ")", ")", "return", "false", ";", "}", "CallSeqStart", ".", "addImm", "(", "ArgAssigner", ".", "StackOffset", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "ARM", "::", "ADJCALLSTACKUP", ")", ".", "addImm", "(", "ArgAssigner", ".", "StackOffset", ")", ".", "addImm", "(", "-", "<NUM_LIT>", "ULL", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "return", "true", ";", "}" ]

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "given", "call", "instruction", ",", "including", "argument", "and", "return", "value", "marshalling", "." ]

LLVM

Hexagon

TD

stmt_completion

DSP

9,469

[ "<NUM_LIT>", ";" ]

[ "def", "J4_cmpgtu_tp1_jump_nt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "GeneralSubRegs", ":", "$", "Rt16", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56336eb0", ",", "TypeCJ", ">", ",", "Enc_6a5972", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

GCC

arm

MD

program_repair

CPU

9,470

[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

9,471

[ ")", ")", ".", "getNode", "(", ")", ";" ]

[ "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "PPC", "::", "MovePCtoLR8", ")", ")", ";", "BuildMI", "(", "FirstMBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "PPC", "::", "MFLR8", ")", ",", "GlobalBaseReg", ")", ";", "}", "}", "return", "CurDAG", "->", "getRegister", "(", "GlobalBaseReg", ",", "PPCLowering", ".", "getPointerTy", "(" ]

LLVM

X86

CPP

program_repair

CPU

9,472

[ "<FIXS>", "<FIXE>", "<FIXS>", "{", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "v4i64", ",", "MVT", "::", "v4i8", ",", "<NUM_LIT>", "}", ",", "<FIXE>", "<FIXS>", "{", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "v8i32", ",", "MVT", "::", "v8i8", ",", "<NUM_LIT>", "}", ",", "<FIXE>", "<FIXS>", "{", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "v4i64", ",", "MVT", "::", "v4i16", ",", "<NUM_LIT>", "}", ",", "<FIXE>" ]

[ "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v8f32", ",", "MVT", "::", "v8i32", ",", "<NUM_LIT>", "}", ",", "}", ";", "<BUGS>", "static", "const", "TypeConversionCostTblEntry", "AVXConversionTblWide", "[", "]", "=", "{", "{", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "v4i64", ",", "MVT", "::", "v4i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "v8i32", ",", "MVT", "::", "v8i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "v4i64", ",", "MVT", "::", "v4i16", ",", "<NUM_LIT>", "}", ",", "}", ";", "<BUGE>", "static", "const", "TypeConversionCostTblEntry", "AVXConversionTbl", "[", "]", "=", "{", "{", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "v4i64", ",", "MVT", "::", "v4i1", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "ZERO_EXTEND", ",", "MVT", "::", "v4i64", ",", "MVT", "::", "v4i1", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "v8i32", ",", "MVT", "::", "v8i1", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "ZERO_EXTEND", ",", "MVT", "::", "v8i32", ",", "MVT", "::", "v8i1", ",", "<NUM_LIT>", "}", ",", "<BUGS>", "{", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "v4i64", ",", "MVT", "::", "v4i8", ",", "<NUM_LIT>", "}", ",", "<BUGE>", "{", "ISD", "::", "ZERO_EXTEND", ",", "MVT", "::", "v4i64", ",", "MVT", "::", "v4i8", ",", "<NUM_LIT>", "}", ",", "<BUGS>", "{", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "v8i32", ",", "MVT", "::", "v8i8", ",", "<NUM_LIT>", "}", ",", "<BUGE>", "{", "ISD", "::", "ZERO_EXTEND", ",", "MVT", "::", "v8i32", ",", "MVT", "::", "v8i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "v16i16", ",", "MVT", "::", "v16i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "ZERO_EXTEND", ",", "MVT", "::", "v16i16", ",", "MVT", "::", "v16i8", ",", "<NUM_LIT>", "}", ",", "<BUGS>", "{", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "v4i64", ",", "MVT", "::", "v4i16", ",", "<NUM_LIT>", "}", ",", "<BUGE>", "{", "ISD", "::", "ZERO_EXTEND", ",", "MVT", "::", "v4i64", ",", "MVT", "::", "v4i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "v8i32", ",", "MVT", "::", "v8i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "ZERO_EXTEND", ",", "MVT", "::", "v8i32", ",", "MVT", "::", "v8i16", ",", "<NUM_LIT>", "}", "," ]

GCC

mep

MD

next_suggestion

CPU

9,473

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AArch64

CPP

next_suggestion

CPU

9,474

[ "}", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Reg", ")", "||", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "Reg", ")", ")", "{" ]

[ "if", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "AArch64Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ";", "const", "AArch64RegisterInfo", "&", "TRI", "=", "*", "STI", ".", "getRegisterInfo", "(", ")", ";", "BitVector", "GPRsToZero", "(", "TRI", ".", "getNumRegs", "(", ")", ")", ";", "BitVector", "FPRsToZero", "(", "TRI", ".", "getNumRegs", "(", ")", ")", ";", "bool", "HasSVE", "=", "STI", ".", "hasSVE", "(", ")", ";", "for", "(", "MCRegister", "Reg", ":", "RegsToZero", ".", "set_bits", "(", ")", ")", "{", "if", "(", "TRI", ".", "isGeneralPurposeRegister", "(", "MF", ",", "Reg", ")", ")", "{", "if", "(", "MCRegister", "XReg", "=", "getRegisterOrZero", "(", "Reg", ",", "HasSVE", ")", ")", "GPRsToZero", ".", "set", "(", "XReg", ")", ";" ]

LLVM

Lanai

CPP

code_generation

CPU

9,475

[ "SDValue", "LanaiTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "switch", "(", "CallConv", ")", "{", "case", "CallingConv", "::", "C", ":", "case", "CallingConv", "::", "Fast", ":", "return", "LowerCCCArguments", "(", "Chain", ",", "CallConv", ",", "IsVarArg", ",", "Ins", ",", "DL", ",", "DAG", ",", "InVals", ")", ";", "default", ":", "report_fatal_error", "(", "<STR_LIT>", "Unsupported calling convention", "<STR_LIT>", ")", ";", "}", "}" ]

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

GCC

i386

MD

program_repair

CPU

9,476

[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,477

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "C2_not", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Ps4", ")", ",", "<STR_LIT>", ",", "tc_de554571", ",", "TypeCR", ">", ",", "Enc_65d691", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

aarch64

CPP

stmt_completion

CPU

9,478

[ "more", ";" ]

[ "rtx_code", "code", "=", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", ";", "if", "(", "code", "==", "USE", "||", "code", "==", "CLOBBER", ")", "return" ]

LLVM

AArch64

TD

next_suggestion

CPU

9,479

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "class", "MulHi", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ",", "SDNode", "OpNode", ">", ":", "I", "<", "(", "outs", "GPR64", ":", "$", "Rd", ")", ",", "(", "ins", "GPR64", ":", "$", "Rn", ",", "GPR64", ":", "$", "Rm", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "GPR64", ":", "$", "Rd", ",", "(", "OpNode", "GPR64", ":", "$", "Rn", ",", "GPR64", ":", "$", "Rm", ")", ")", "]", ">", ",", "Sched", "<", "[", "WriteIM64", ",", "ReadIM", ",", "ReadIM", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";" ]

LLVM

ARM64

TD

stmt_completion

CPU

9,480

[ "=", "MovZSymbolG3AsmOperand", ";" ]

[ "def", "movz_symbol_g3", ":", "Operand", "<", "i32", ">", "{", "let", "ParserMatchClass" ]

GCC

rs6000

CPP

program_repair

CPU

9,481

[ "<FIXS>", "error", "(", "<STR_LIT>", "%<__builtin_mffsl%> not supported with %<-msoft-float%>", "<STR_LIT>", ")", ";", "<FIXE>" ]

[ "if", "(", "icode", "==", "CODE_FOR_rs6000_mffsl", "&&", "rs6000_isa_flags", "&", "OPTION_MASK_SOFT_FLOAT", ")", "{", "<BUGS>", "error", "(", "<STR_LIT>", "__builtin_mffsl() not supported with -msoft-float", "<STR_LIT>", ")", ";", "<BUGE>", "return", "const0_rtx", ";", "}" ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,482

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

GCC

tilepro

MD

stmt_completion

VLIW

9,483

[ ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>" ]

GCC

rs6000

CPP

program_repair

CPU

9,484

[ "<FIXS>", "<STR_LIT>", "sfp", "<STR_LIT>", ",", "<STR_LIT>", "tfhar", "<STR_LIT>", ",", "<STR_LIT>", "tfiar", "<STR_LIT>", ",", "<STR_LIT>", "texasr", "<STR_LIT>", "<FIXE>" ]

[ "<STR_LIT>", "spe_acc", "<STR_LIT>", ",", "<STR_LIT>", "spefscr", "<STR_LIT>", ",", "<BUGS>", "<STR_LIT>", "sfp", "<STR_LIT>", "<BUGE>", "}", ";", "#", "endif" ]

GCC

pdp11

MD

next_suggestion

MPU

9,485

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FCC_REGNUM", ")", ")", "]", "<STR_LIT>" ]

LLVM

ARM64

TD

stmt_completion

CPU

9,486

[ "=", "Rd", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

GCC

sparc

MD

stmt_completion

CPU

9,487

[ ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

X86

TD

stmt_completion

CPU

9,488

[ "<NUM_LIT>", ";" ]

[ "def", "SKXWriteResGroup45", ":", "SchedWriteRes", "<", "[", "SKXPort0", ",", "SKXPort4", ",", "SKXPort237", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=" ]

LLVM

XCore

CPP

stmt_completion

MPU

9,489

[ "MVT", "::", "i32", ")", ";" ]

[ "MachineRegisterInfo", "&", "RegInfo", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_XCore", ")", ";", "unsigned", "StackSlotSize", "=", "XCoreFrameLowering", "::", "stackSlotSize", "(", ")", ";", "unsigned", "LRSaveSize", "=", "StackSlotSize", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "EVT", "RegVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "switch", "(", "RegVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "default", ":", "{", "errs", "(", ")", "<<", "<STR_LIT>", "LowerFormalArguments Unhandled argument type: ", "<STR_LIT>", "<<", "RegVT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "llvm_unreachable", "(", "<NUM_LIT>", ")", ";", "}", "case", "MVT", "::", "i32", ":", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "RegVT", ")", ")", ";", "}", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "unsigned", "ObjSize", "=", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "ObjSize", ">", "StackSlotSize", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "LowerFormalArguments Unhandled argument type: ", "<STR_LIT>", "<<", "EVT", "(", "VA", ".", "getLocVT", "(", ")", ")", ".", "getEVTString", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "}", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ObjSize", ",", "LRSaveSize", "+", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "MVT", "::", "i32", ")", ";", "InVals", ".", "push_back", "(", "DAG", ".", "getLoad", "(", "VA", ".", "getLocVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "if", "(", "isVarArg", ")", "{", "static", "const", "unsigned", "ArgRegs", "[", "]", "=", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", ";", "XCoreFunctionInfo", "*", "XFI", "=", "MF", ".", "getInfo", "<", "XCoreFunctionInfo", ">", "(", ")", ";", "unsigned", "FirstVAReg", "=", "CCInfo", ".", "getFirstUnallocated", "(", "ArgRegs", ",", "array_lengthof", "(", "ArgRegs", ")", ")", ";", "if", "(", "FirstVAReg", "<", "array_lengthof", "(", "ArgRegs", ")", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOps", ";", "int", "offset", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "array_lengthof", "(", "ArgRegs", ")", "-", "<NUM_LIT>", ";", "i", ">=", "(", "int", ")", "FirstVAReg", ";", "--", "i", ")", "{", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "offset", ",", "true", ")", ";", "if", "(", "i", "==", "(", "int", ")", "FirstVAReg", ")", "{", "XFI", "->", "setVarArgsFrameIndex", "(", "FI", ")", ";", "}", "offset", "-=", "StackSlotSize", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "MVT", "::", "i32", ")", ";", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "RegInfo", ".", "addLiveIn", "(", "ArgRegs", "[", "i", "]", ",", "VReg", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", "," ]

LLVM

PowerPC

CPP

next_suggestion

CPU

9,490

[ "}" ]

[ "continue", ";", "}", "if", "(", "Op1", ".", "isReg", "(", ")", "&&", "Op2", ".", "isReg", "(", ")", "&&", "Op1", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", "&&", "Op2", ".", "getReg", "(", ")", ".", "isVirtual", "(", ")", ")", "{", "MachineInstr", "*", "Op1Def", "=", "MRI", "->", "getVRegDef", "(", "Op1", ".", "getReg", "(", ")", ")", ";", "MachineInstr", "*", "Op2Def", "=", "MRI", "->", "getVRegDef", "(", "Op2", ".", "getReg", "(", ")", ")", ";", "if", "(", "TII", "->", "produceSameValue", "(", "*", "Op1Def", ",", "*", "Op2Def", ",", "MRI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Op1Def: ", "<STR_LIT>", "<<", "*", "Op1Def", "<<", "<STR_LIT>", " and ", "<STR_LIT>", "<<", "*", "Op2Def", "<<", "<STR_LIT>", " produce the same value!\\n", "<STR_LIT>", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Operands produce different values\\n", "<STR_LIT>", ")", ";", "return", "false", ";" ]

GCC

aarch64

CPP

stmt_completion

CPU

9,491

[ "b", ",", "_", "_", "c", ")", ";" ]

[ "return", "(", "int32x4_t", ")", "_", "_", "builtin_aarch64_ssli_nv4si", "(", "_", "_", "a", ",", "_", "_" ]

GCC

avr

MD

stmt_completion

MPU

9,492

[ "(", "match_dup", "<NUM_LIT>", ")" ]

[ "(", "ior", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ior", ":", "SI" ]

GCC

i386

MD

program_repair

CPU

9,493

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>" ]

LLVM

AArch64

TD

stmt_completion

CPU

9,494

[ ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "target", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "bit_off", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "target", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";", "let", "DecoderMethod", "=", "<STR_LIT>" ]

LLVM

X86

CPP

program_repair

CPU

9,495

[ "<FIXS>", "X86_64", "=", "<NUM_LIT>", ",", "X86_32_DarwinEH", "=", "<NUM_LIT>", ",", "X86_32_Generic", "=", "<NUM_LIT>", "<FIXE>" ]

[ "namespace", "DWARFFlavour", "{", "enum", "{", "<BUGS>", "X86_64", "=", "<NUM_LIT>", ",", "X86_32_Darwin", "=", "<NUM_LIT>", ",", "X86_32_ELF", "=", "<NUM_LIT>", "<BUGE>", "}", ";", "}" ]

LLVM

X86

CPP

next_suggestion

CPU

9,496

[ "}" ]

[ "Constant", "*", "C", "=", "ConstantVector", "::", "get", "(", "CV", ")", ";", "SDValue", "CPIdx", "=", "DAG", ".", "getConstantPool", "(", "C", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "Addend", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPIdx", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "VT", ",", "Op", ",", "Addend", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "v4f32", ",", "Op", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_TO_SINT", ",", "dl", ",", "VT", ",", "Op", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "MUL", ",", "dl", ",", "VT", ",", "Op", ",", "R", ")", ";", "}", "if", "(", "VT", "==", "MVT", "::", "v16i8", ")", "{", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INTRINSIC_WO_CHAIN", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "Intrinsic", "::", "x86_sse2_pslli_w", ",", "MVT", "::", "i32", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "ConstantInt", "*", "CM1", "=", "ConstantInt", "::", "get", "(", "*", "Context", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "ConstantInt", "*", "CM2", "=", "ConstantInt", "::", "get", "(", "*", "Context", ",", "APInt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "std", "::", "vector", "<", "Constant", "*", ">", "CVM1", "(", "<NUM_LIT>", ",", "CM1", ")", ";", "std", "::", "vector", "<", "Constant", "*", ">", "CVM2", "(", "<NUM_LIT>", ",", "CM2", ")", ";", "Constant", "*", "C", "=", "ConstantVector", "::", "get", "(", "CVM1", ")", ";", "SDValue", "CPIdx", "=", "DAG", ".", "getConstantPool", "(", "C", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ")", ";", "SDValue", "M", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPIdx", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "M", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "VT", ",", "R", ",", "M", ")", ";", "M", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INTRINSIC_WO_CHAIN", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "Intrinsic", "::", "x86_sse2_pslli_w", ",", "MVT", "::", "i32", ")", ",", "M", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "R", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INTRINSIC_WO_CHAIN", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "Intrinsic", "::", "x86_sse41_pblendvb", ",", "MVT", "::", "i32", ")", ",", "R", ",", "M", ",", "Op", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "VT", ",", "Op", ",", "Op", ")", ";", "C", "=", "ConstantVector", "::", "get", "(", "CVM2", ")", ";", "CPIdx", "=", "DAG", ".", "getConstantPool", "(", "C", ",", "getPointerTy", "(", ")", ",", "<NUM_LIT>", ")", ";", "M", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CPIdx", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "M", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "VT", ",", "R", ",", "M", ")", ";", "M", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INTRINSIC_WO_CHAIN", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "Intrinsic", "::", "x86_sse2_pslli_w", ",", "MVT", "::", "i32", ")", ",", "M", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "R", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INTRINSIC_WO_CHAIN", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "Intrinsic", "::", "x86_sse41_pblendvb", ",", "MVT", "::", "i32", ")", ",", "R", ",", "M", ",", "Op", ")", ";", "Op", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "VT", ",", "Op", ",", "Op", ")", ";", "R", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INTRINSIC_WO_CHAIN", ",", "dl", ",", "VT", ",", "DAG", ".", "getConstant", "(", "Intrinsic", "::", "x86_sse41_pblendvb", ",", "MVT", "::", "i32", ")", ",", "R", ",", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "VT", ",", "R", ",", "R", ")", ",", "Op", ")", ";", "return", "R", ";", "}", "return", "SDValue", "(", ")", ";" ]

LLVM

HSAIL

CPP

stmt_completion

Virtual ISA

9,497

[ "true", ";" ]

[ "addPass", "(", "createLCSSAPass", "(", ")", ")", ";", "return" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

9,498

[ "bits", "<", "<NUM_LIT>", ">", "rhaz", ";" ]

[ "let", "InOperandList", "=", "(", "ins", "Rsrc1", ":", "$", "op1", ",", "TPCImm", "<", "Isrc2", ">", ":", "$", "op2", ",", "DataType", ":", "$", "optype", ",", "SwitchSet", ":", "$", "sw", ",", "RhazRsOp", ":", "$", "rhaz", ",", "Rdst", ":", "$", "income", ",", "Pred", ":", "$", "pred", ")", ";", "let", "Pattern", "=", "pattern", ";", "let", "Itinerary", "=", "IIC_VectorOp", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";" ]

GCC

sh

CPP

stmt_completion

CPU

9,499

[ "p", ",", "<NUM_LIT>", ")", ")", "==", "ZERO_EXTEND", "&&", "MEM_P", "(", "XEXP", "(", "XEXP", "(", "p", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "return", "false", ";" ]

[ "rtx", "p", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "p", ")", "==", "SET", "&&", "REG_P", "(", "XEXP", "(", "p", ",", "<NUM_LIT>", ")", ")", "&&", "GET_MODE", "(", "XEXP", "(", "p", ",", "<NUM_LIT>", ")", ")", "==", "SImode", "&&", "GET_CODE", "(", "XEXP", "(" ]