docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	WebAssembly	TD	program_repair	Virtual ISA	9,700	[ "<FIXS>", "defm", "EQ", ":", "ComparisonFP", "SETOEQ", ">", ";", "defm", "NE", ":", "ComparisonFP", "SETUNE", ">", ";", "defm", "LT", ":", "ComparisonFP", "SETOLT", ">", ";", "defm", "LE", ":", "ComparisonFP", "SETOLE", ">", ";", "defm", "GT", ":", "ComparisonFP", "SETOGT", ">", ";", "defm", "GE", ":", "ComparisonFP", "SETOGE", ">", ";", "<FIXE>" ]	[ "", "defm", "NEARESTINT", ":", "UnaryFP", "fnearbyint", ">", ";", "", "/", "<BUGS>", "<BUGE>", "defm", "SQRT", ":", "UnaryFP", "fsqrt", ">", ";" ]
LLVM	M88k	CPP	stmt_completion	MPU	9,701	[ "getTheM88kTarget", "(", ")", ")", ";" ]	[ "RegisterMCAsmParser", "<", "M88kAsmParser", ">", "x", "(" ]
GCC	arm	CPP	next_suggestion	CPU	9,702	[ "_", "_", "rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "uint16x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";" ]	[ "_", "_", "rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "uint16x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "_", "_", "rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "uint16x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";" ]
LLVM	M68k	CPP	next_suggestion	MPU	9,703	[ "return", "true", ";" ]	[ "Register", "Src", "=", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "Dst", "!=", "Src", "&&", "<STR_LIT>", "You cannot use the same Regs with MOVX_RR", "<STR_LIT>", ")", ";", "const", "auto", "&", "TRI", "=", "getRegisterInfo", "(", ")", ";", "const", "auto", "", "RCDst", "=", "TRI", ".", "getMaximalPhysRegClass", "(", "Dst", ",", "MVTDst", ")", ";", "const", "auto", "", "RCSrc", "=", "TRI", ".", "getMaximalPhysRegClass", "(", "Src", ",", "MVTSrc", ")", ";", "assert", "(", "RCDst", "&&", "RCSrc", "&&", "<STR_LIT>", "Wrong use of MOVX_RR", "<STR_LIT>", ")", ";", "assert", "(", "RCDst", "!=", "RCSrc", "&&", "<STR_LIT>", "You cannot use the same Reg Classes with MOVX_RR", "<STR_LIT>", ")", ";", "unsigned", "SSrc", "=", "RI", ".", "getMatchingMegaReg", "(", "Src", ",", "RCDst", ")", ";", "assert", "(", "SSrc", "&&", "<STR_LIT>", "No viable MEGA register available", "<STR_LIT>", ")", ";", "DebugLoc", "DL", "=", "MIB", "->", "getDebugLoc", "(", ")", ";", "if", "(", "Dst", "==", "SSrc", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Remove ", "<STR_LIT>", "<<", "", "MIB", ".", "getInstr", "(", ")", "<<", "'", "\\n", "'", ")", ";", "MIB", "->", "eraseFromParent", "(", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Expand ", "<STR_LIT>", "<<", "", "MIB", ".", "getInstr", "(", ")", "<<", "<STR_LIT>", " to MOV\\n", "<STR_LIT>", ")", ";", "MIB", "->", "setDesc", "(", "get", "(", "Move", ")", ")", ";", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "SSrc", ")", ";", "}" ]
LLVM	ARM	CPP	next_suggestion	CPU	9,704	[ "NumOpsAdded", "=", "<NUM_LIT>", ";" ]	[ "if", "(", "!", "OpInfo", ")", "return", "false", ";", "assert", "(", "NumOps", "==", "<NUM_LIT>", "&&", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", "<", "<NUM_LIT>", "&&", "OpInfo", "[", "<NUM_LIT>", "]", ".", "isPredicate", "(", ")", "&&", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", "==", "ARM", "::", "CCRRegClassID", "&&", "<STR_LIT>", "Exactly 3 operands expected", "<STR_LIT>", ")", ";", "unsigned", "Imm8", "=", "getT1Imm8", "(", "insn", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Opcode", "==", "ARM", "::", "tBcc", "?", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Imm8", "<<", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ":", "(", "int", ")", "Imm8", ")", ")", ";" ]
GCC	sh	CPP	next_suggestion	CPU	9,705	[ "rtx", "addr_reg", "=", "!", "can_create_pseudo_p", "(", ")", "?", "get_free_reg", "(", "regs_live", ")", ":", "NULL_RTX", ";" ]	[ "enum", "attr_fp_mode", "fp_mode", "=", "(", "enum", "attr_fp_mode", ")", "mode", ";", "enum", "attr_fp_mode", "norm_mode", "=", "ACTUAL_NORMAL_MODE", "(", "FP_MODE", ")", ";" ]
GCC	arm	CPP	stmt_completion	CPU	9,706	[ ")", ")", "return", "<NUM_LIT>", ";" ]	[ "if", "(", "arm_disable_literal_pool", "&&", "SYMBOL_REF_P", "(", "x", ")", "&&", "CONSTANT_POOL_ADDRESS_P", "(", "x" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	9,707	[ "llvm_unreachable", "(", "<STR_LIT>", "Unexpected instruction", "<STR_LIT>", ")", ";" ]	[ "const", "auto", "&", "HRI", "=", "*", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "switch", "(", "S", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HRI", ".", "getSpillSize", "(", "Hexagon", "::", "HvxVRRegClass", ")", ";", "default", ":" ]
GCC	v850	MD	next_suggestion	MPU	9,708	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	9,709	[ ";", "++", "I", ")", "{" ]	[ "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "PackedMask", "(", "VecLen", ")", ";", "OpRef", "P", "=", "packp", "(", "SM", ",", "Va", ",", "Vb", ",", "Results", ",", "PackedMask", ")", ";", "if", "(", "P", ".", "isValid", "(", ")", ")", "return", "shuffp1", "(", "ShuffleMask", "(", "PackedMask", ")", ",", "P", ",", "Results", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "MaskL", "(", "VecLen", ")", ",", "MaskR", "(", "VecLen", ")", ";", "OpRef", "L", "=", "shuffp1", "(", "ShuffleMask", "(", "MaskL", ")", ",", "Va", ",", "Results", ")", ";", "OpRef", "R", "=", "shuffp1", "(", "ShuffleMask", "(", "MaskR", ")", ",", "Vb", ",", "Results", ")", ";", "if", "(", "!", "L", ".", "isValid", "(", ")", "\|\|", "!", "R", ".", "isValid", "(", ")", ")", "return", "OpRef", "::", "fail", "(", ")", ";", "SmallVector", "<", "uint8_t", ",", "<NUM_LIT>", ">", "Bytes", "(", "VecLen", ")", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", "!=", "VecLen" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	9,710	[ "llvm_unreachable", "(", "<STR_LIT>", "Unknown target flag on GV operand", "<STR_LIT>", ")", ";" ]	[ "MCSymbolRefExpr", "::", "VariantKind", "Kind", "=", "MCSymbolRefExpr", "::", "VK_None", ";", "unsigned", "TargetFlags", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "switch", "(", "TargetFlags", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Kind", "=", "MCSymbolRefExpr", "::", "VK_WASM_GOT_TLS", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Kind", "=", "MCSymbolRefExpr", "::", "VK_GOT", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Kind", "=", "MCSymbolRefExpr", "::", "VK_WASM_MBREL", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Kind", "=", "MCSymbolRefExpr", "::", "VK_WASM_TLSREL", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Kind", "=", "MCSymbolRefExpr", "::", "VK_WASM_TBREL", ";", "break", ";", "default", ":" ]
LLVM	ARM	CPP	code_generation	CPU	9,711	[ "static", "SDValue", "PerformIntrinsicCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntNo", ")", "{", "default", ":", "break", ";", "case", "Intrinsic", "::", "arm_neon_vshifts", ":", "case", "Intrinsic", "::", "arm_neon_vshiftu", ":", "case", "Intrinsic", "::", "arm_neon_vrshifts", ":", "case", "Intrinsic", "::", "arm_neon_vrshiftu", ":", "case", "Intrinsic", "::", "arm_neon_vrshiftn", ":", "case", "Intrinsic", "::", "arm_neon_vqshifts", ":", "case", "Intrinsic", "::", "arm_neon_vqshiftu", ":", "case", "Intrinsic", "::", "arm_neon_vqshiftsu", ":", "case", "Intrinsic", "::", "arm_neon_vqshiftns", ":", "case", "Intrinsic", "::", "arm_neon_vqshiftnu", ":", "case", "Intrinsic", "::", "arm_neon_vqshiftnsu", ":", "case", "Intrinsic", "::", "arm_neon_vqrshiftns", ":", "case", "Intrinsic", "::", "arm_neon_vqrshiftnu", ":", "case", "Intrinsic", "::", "arm_neon_vqrshiftnsu", ":", "{", "EVT", "VT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "int64_t", "Cnt", ";", "unsigned", "VShiftOpc", "=", "<NUM_LIT>", ";", "switch", "(", "IntNo", ")", "{", "case", "Intrinsic", "::", "arm_neon_vshifts", ":", "case", "Intrinsic", "::", "arm_neon_vshiftu", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "{", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "false", ",", "true", ",", "Cnt", ")", ")", "{", "VShiftOpc", "=", "(", "IntNo", "==", "Intrinsic", "::", "arm_neon_vshifts", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "Intrinsic", "::", "arm_neon_vrshifts", ":", "case", "Intrinsic", "::", "arm_neon_vrshiftu", ":", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "false", ",", "true", ",", "Cnt", ")", ")", "break", ";", "return", "SDValue", "(", ")", ";", "case", "Intrinsic", "::", "arm_neon_vqshifts", ":", "case", "Intrinsic", "::", "arm_neon_vqshiftu", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "break", ";", "return", "SDValue", "(", ")", ";", "case", "Intrinsic", "::", "arm_neon_vqshiftsu", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "break", ";", "llvm_unreachable", "(", "<STR_LIT>", "invalid shift count for vqshlu intrinsic", "<STR_LIT>", ")", ";", "case", "Intrinsic", "::", "arm_neon_vrshiftn", ":", "case", "Intrinsic", "::", "arm_neon_vqshiftns", ":", "case", "Intrinsic", "::", "arm_neon_vqshiftnu", ":", "case", "Intrinsic", "::", "arm_neon_vqshiftnsu", ":", "case", "Intrinsic", "::", "arm_neon_vqrshiftns", ":", "case", "Intrinsic", "::", "arm_neon_vqrshiftnu", ":", "case", "Intrinsic", "::", "arm_neon_vqrshiftnsu", ":", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "true", ",", "true", ",", "Cnt", ")", ")", "break", ";", "llvm_unreachable", "(", "<STR_LIT>", "invalid shift count for narrowing vector shift ", "<STR_LIT>", "<STR_LIT>", "intrinsic", "<STR_LIT>", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unhandled vector shift", "<STR_LIT>", ")", ";", "}", "switch", "(", "IntNo", ")", "{", "case", "Intrinsic", "::", "arm_neon_vshifts", ":", "case", "Intrinsic", "::", "arm_neon_vshiftu", ":", "break", ";", "case", "Intrinsic", "::", "arm_neon_vrshifts", ":", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "arm_neon_vrshiftu", ":", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "arm_neon_vrshiftn", ":", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "arm_neon_vqshifts", ":", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "arm_neon_vqshiftu", ":", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "arm_neon_vqshiftsu", ":", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "arm_neon_vqshiftns", ":", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "arm_neon_vqshiftnu", ":", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "arm_neon_vqshiftnsu", ":", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "arm_neon_vqrshiftns", ":", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "arm_neon_vqrshiftnu", ":", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "arm_neon_vqrshiftnsu", ":", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "return", "DAG", ".", "getNode", "(", "VShiftOpc", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "MVT", "::", "i32", ")", ")", ";", "}", "case", "Intrinsic", "::", "arm_neon_vshiftins", ":", "{", "EVT", "VT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "int64_t", "Cnt", ";", "unsigned", "VShiftOpc", "=", "<NUM_LIT>", ";", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "false", ",", "true", ",", "Cnt", ")", ")", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", "invalid shift count for vsli/vsri intrinsic", "<STR_LIT>", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "VShiftOpc", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "MVT", "::", "i32", ")", ")", ";", "}", "case", "Intrinsic", "::", "arm_neon_vqrshifts", ":", "case", "Intrinsic", "::", "arm_neon_vqrshiftu", ":", "break", ";", "}", "return", "SDValue", "(", ")", ";", "}" ]	[ "PerformIntrinsicCombine", "-", "ARM-specific", "DAG", "combining", "for", "intrinsics", "." ]
GCC	arm	MD	stmt_completion	CPU	9,712	[ "(", "V4HF", "<STR_LIT>", ")" ]	[ "(", "define_mode_attr", "V_if_elem", "[", "(", "V8QI", "<STR_LIT>", ")", "(", "V16QI", "<STR_LIT>", ")", "(", "V4HI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V2SI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "DI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V2SF", "<STR_LIT>", ")", "(", "V4SF", "<STR_LIT>", ")", "(", "SF", "<STR_LIT>", ")", "(", "DF", "<STR_LIT>", ")", "(", "HF", "<STR_LIT>", ")" ]
GCC	mcore	MD	stmt_completion	MPU	9,713	[ ")", ")", ")", ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "SI", "(", "mem", ":", "HI", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,714	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
GCC	cris	MD	stmt_completion	MPU	9,715	[ "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "strict_low_part", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "and", ":", "HI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
GCC	arm	CPP	next_suggestion	CPU	9,716	[ "}" ]	[ "_", "_", "arm_vdupq_n_u16", "(", "uint16_t", "_", "_", "a", ")", "{", "return", "_", "_", "builtin_mve_vdupq_n_uv8hi", "(", "_", "_", "a", ")", ";" ]
GCC	gcn	MD	next_suggestion	GPU	9,717	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V_DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "V_DF", "(", "match_operand", ":", "V_DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V_DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC	rs6000	MD	stmt_completion	CPU	9,718	[ ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,719	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	9,720	[ "std", "::", "string", "lowerCase", "=", "LowercaseString", "(", "upperCase", ")", ";" ]	[ "default", ":", "return", "AsmToken", "(", "lexedToken", ")", ";", "case", "AsmToken", "::", "Error", ":", "SetError", "(", "Lexer", "->", "getErrLoc", "(", ")", ",", "Lexer", "->", "getErr", "(", ")", ")", ";", "return", "AsmToken", "(", "lexedToken", ")", ";", "case", "AsmToken", "::", "Identifier", ":", "{", "std", "::", "string", "upperCase", "=", "lexedToken", ".", "getString", "(", ")", ".", "str", "(", ")", ";" ]
LLVM	AMDGPU	TD	stmt_completion	GPU	9,721	[ "<STR_LIT>", ">", ";" ]	[ "def", "FeatureSupportsXNACK", ":", "SubtargetFeature", "<", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "," ]
LLVM	AArch64	CPP	next_suggestion	CPU	9,722	[ "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "RefKind", ",", "Ctx", ")", ";" ]	[ "else", "if", "(", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_TLVPPAGEOFF", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected target flags with MO_TLS on GV operand", "<STR_LIT>", ")", ";", "}", "else", "{", "if", "(", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_PAGE", ";", "else", "if", "(", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_PAGEOFF", ";", "}" ]
LLVM	AArch64	TD	next_suggestion	CPU	9,723	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";" ]	[ "class", "BaseSIMDThreeScalarTied", "<", "bit", "U", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "bit", "R", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "dag", "oops", ",", "dag", "iops", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ">", ":", "I", "<", "oops", ",", "iops", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "pattern", ">", ",", "Sched", "<", "[", "WriteVd", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	stormy16	CPP	stmt_completion	CPU	9,724	[ "<STR_LIT>", "\\t.section \\\".bss_below100\\\",\\\"aw\\\",@nobits", "<STR_LIT>", ")", ";" ]	[ "bss100_section", "=", "get_unnamed_section", "(", "SECTION_WRITE", "\|", "SECTION_BSS", ",", "output_section_asm_op", "," ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,725	[ "}" ]	[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	9,726	[ "return", "false", ";" ]	[ "}", "if", "(", "Size", "==", "<NUM_LIT>", ")", "{", "bool", "AlignedBy8", "=", "Alignment", ">=", "Align", "(", "<NUM_LIT>", ")", ";", "if", "(", "IsFast", ")", "", "IsFast", "=", "AlignedBy8", ";", "return", "AlignedBy8", ";", "}", "}", "if", "(", "AddrSpace", "==", "AMDGPUAS", "::", "PRIVATE_ADDRESS", ")", "{", "bool", "AlignedBy4", "=", "Alignment", ">=", "Align", "(", "<NUM_LIT>", ")", ";", "if", "(", "IsFast", ")", "", "IsFast", "=", "AlignedBy4", ";", "return", "AlignedBy4", "\|\|", "Subtarget", "->", "enableFlatScratch", "(", ")", "\|\|", "Subtarget", "->", "hasUnalignedScratchAccess", "(", ")", ";", "}", "if", "(", "AddrSpace", "==", "AMDGPUAS", "::", "FLAT_ADDRESS", "&&", "!", "Subtarget", "->", "hasUnalignedScratchAccess", "(", ")", ")", "{", "bool", "AlignedBy4", "=", "Alignment", ">=", "Align", "(", "<NUM_LIT>", ")", ";", "if", "(", "IsFast", ")", "", "IsFast", "=", "AlignedBy4", ";", "return", "AlignedBy4", ";", "}", "if", "(", "Subtarget", "->", "hasUnalignedBufferAccessEnabled", "(", ")", "&&", "!", "(", "AddrSpace", "==", "AMDGPUAS", "::", "LOCAL_ADDRESS", "\|\|", "AddrSpace", "==", "AMDGPUAS", "::", "REGION_ADDRESS", ")", ")", "{", "if", "(", "IsFast", ")", "{", "", "IsFast", "=", "(", "AddrSpace", "==", "AMDGPUAS", "::", "CONSTANT_ADDRESS", "\|\|", "AddrSpace", "==", "AMDGPUAS", "::", "CONSTANT_ADDRESS_32BIT", ")", "?", "Alignment", ">=", "Align", "(", "<NUM_LIT>", ")", ":", "Alignment", "!=", "Align", "(", "<NUM_LIT>", ")", ";", "}", "return", "true", ";", "}", "if", "(", "Size", "<", "<NUM_LIT>", ")" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	9,727	[ "}" ]	[ "ISD", "::", "NodeType", "getExtendForAtomicCmpSwapArg", "(", ")", "const", "override", "{", "return", "ISD", "::", "ZERO_EXTEND", ";" ]
LLVM	Patmos	CPP	stmt_completion	VLIW	9,728	[ "->", "getContainedType", "(", "i", ")", ")", ")", "{" ]	[ "if", "(", "DSTy", "->", "isLiteral", "(", ")", "!=", "SSTy", "->", "isLiteral", "(", ")", "\|\|", "DSTy", "->", "isPacked", "(", ")", "!=", "SSTy", "->", "isPacked", "(", ")", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "ArrayType", "", "DATy", "=", "dyn_cast", "<", "ArrayType", ">", "(", "DstTy", ")", ")", "{", "if", "(", "DATy", "->", "getNumElements", "(", ")", "!=", "cast", "<", "ArrayType", ">", "(", "SrcTy", ")", "->", "getNumElements", "(", ")", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "VectorType", "", "DVTy", "=", "dyn_cast", "<", "VectorType", ">", "(", "DstTy", ")", ")", "{", "if", "(", "DVTy", "->", "getNumElements", "(", ")", "!=", "cast", "<", "ArrayType", ">", "(", "SrcTy", ")", "->", "getNumElements", "(", ")", ")", "return", "<NUM_LIT>", ";", "}", "EQ", "[", "std", "::", "make_pair", "(", "DstTy", ",", "SrcTy", ")", "]", "=", "-", "<NUM_LIT>", ";", "int", "retval", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "SrcTy", "->", "getNumContainedTypes", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "switch", "(", "areTypesIsomorphic", "(", "DstTy", "->", "getContainedType", "(", "i", ")", ",", "SrcTy" ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,729	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "def", "L2_ploadritnew_io", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "IntRegs", ":", "$", "Rs32", ",", "u30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_44d3da28", ",", "TypeV2LDST", ">", ",", "Enc_f82eaf", ",", "AddrModeRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	9,730	[ "unsigned", "ScalarSize", ")", "const", "{" ]	[ "bool", "AMDGPUCodeGenPrepare", "::", "isI24", "(", "Value", "*", "V", "," ]
LLVM	VE	TD	stmt_completion	CPU	9,731	[ ")", ")", ",", "(", "CVTWDSXr", "RD_RZ", ",", "$", "src", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "i32", "(", "fp_to_sint", "f64", ":", "$", "src" ]
GCC	rs6000	CPP	next_suggestion	CPU	9,732	[ "}" ]	[ "case", "DFmode", ":", "if", "(", "!", "TARGET_POWERPC64", ")", "gcc_unreachable", "(", ")", ";", "store_string", "=", "<STR_LIT>", "std", "<STR_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "else", "fatal_insn", "(", "<STR_LIT>", "emit_fusion_p9_store, bad reg #2", "<STR_LIT>", ",", "reg", ")", ";", "if", "(", "!", "MEM_P", "(", "mem", ")", ")", "fatal_insn", "(", "<STR_LIT>", "emit_fusion_p9_store not MEM", "<STR_LIT>", ",", "mem", ")", ";", "addr", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "fusion_split_address", "(", "addr", ",", "&", "hi", ",", "&", "lo", ")", ";", "emit_fusion_addis", "(", "tmp_reg", ",", "hi", ",", "<STR_LIT>", "power9 store fusion", "<STR_LIT>", ",", "GET_MODE_NAME", "(", "mode", ")", ")", ";", "emit_fusion_load_store", "(", "reg", ",", "tmp_reg", ",", "lo", ",", "store_string", ")", ";", "return", "<STR_LIT>", "<STR_LIT>", ";" ]
LLVM	AMDGPU	CPP	code_generation	GPU	9,733	[ "bool", "AMDGPUCFGStructurizer", "::", "isReturnBlock", "(", "MachineBasicBlock", "", "MBB", ")", "{", "MachineInstr", "", "MI", "=", "getReturnInstr", "(", "MBB", ")", ";", "bool", "IsReturn", "=", "(", "MBB", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", ")", ";", "if", "(", "MI", ")", "assert", "(", "IsReturn", ")", ";", "else", "if", "(", "IsReturn", ")", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "BB", "<STR_LIT>", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", " is return block without RETURN instr\\n", "<STR_LIT>", ";", ")", ";", "return", "IsReturn", ";", "}" ]	[ "Convenience", "function", "that", "returns", "true", "if", "the", "block", "ends", "in", "a", "return", "instruction", "." ]
LLVM	ARM	TD	stmt_completion	CPU	9,734	[ ";" ]	[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "!", "cast", "<", "AsmOperandClass", ">", "(", "<STR_LIT>", "#", "shift", "#", "<STR_LIT>", ")", ";", "let", "DecoderMethod", "=", "<STR_LIT>", "#", "shift", "#", "<STR_LIT>" ]
LLVM	X86	TD	program_repair	CPU	9,735	[ "<FIXS>", "def", ":", "InstRW", "[", "SKXWriteResGroup80", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]	[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "SKXWriteResGroup80", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", "SKXWriteResGroup81", ":", "SchedWriteRes", "[", "SKXPort23", ",", "SKXPort0156", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	TD	next_suggestion	GPU	9,736	[ "}" ]	[ "list", "<", "dag", ">", "ret3", "=", "[", "(", "set", "P", ".", "DstVT", ":", "$", "vdst", ",", "(", "DivergentFragOrOp", "<", "node", ",", "P", ">", ".", "ret", "(", "P", ".", "Src0VT", "!", "if", "(", "P", ".", "HasClamp", ",", "(", "VOP3OpSelMods0", "P", ".", "Src0VT", ":", "$", "src0", ",", "i32", ":", "$", "src0_modifiers", ",", "i1", ":", "$", "clamp", ")", ",", "(", "VOP3OpSelMods", "P", ".", "Src0VT", ":", "$", "src0", ",", "i32", ":", "$", "src0_modifiers", ")", ")", ")", ",", "(", "P", ".", "Src1VT", "(", "VOP3OpSelMods", "P", ".", "Src1VT", ":", "$", "src1", ",", "i32", ":", "$", "src1_modifiers", ")", ")", ",", "(", "P", ".", "Src2VT", "(", "VOP3OpSelMods", "P", ".", "Src2VT", ":", "$", "src2", ",", "i32", ":", "$", "src2_modifiers", ")", ")", ")", ")", "]", ";", "list", "<", "dag", ">", "ret2", "=", "[", "(", "set", "P", ".", "DstVT", ":", "$", "vdst", ",", "(", "DivergentFragOrOp", "<", "node", ",", "P", ">", ".", "ret", "!", "if", "(", "P", ".", "HasClamp", ",", "(", "P", ".", "Src0VT", "(", "VOP3OpSelMods0", "P", ".", "Src0VT", ":", "$", "src0", ",", "i32", ":", "$", "src0_modifiers", ",", "i1", ":", "$", "clamp", ")", ")", ",", "(", "P", ".", "Src0VT", "(", "VOP3OpSelMods", "P", ".", "Src0VT", ":", "$", "src0", ",", "i32", ":", "$", "src0_modifiers", ")", ")", ")", ",", "(", "P", ".", "Src1VT", "(", "VOP3OpSelMods", "P", ".", "Src1VT", ":", "$", "src1", ",", "i32", ":", "$", "src1_modifiers", ")", ")", ")", ")", "]", ";", "list", "<", "dag", ">", "ret1", "=", "[", "(", "set", "P", ".", "DstVT", ":", "$", "vdst", ",", "(", "DivergentFragOrOp", "<", "node", ",", "P", ">", ".", "ret", "(", "P", ".", "Src0VT", "(", "VOP3OpSelMods0", "P", ".", "Src0VT", ":", "$", "src0", ",", "i32", ":", "$", "src0_modifiers", ",", "i1", ":", "$", "clamp", ")", ")", ")", ")", "]", ";", "list", "<", "dag", ">", "ret", "=", "!", "if", "(", "!", "eq", "(", "P", ".", "NumSrcArgs", ",", "<NUM_LIT>", ")", ",", "ret3", ",", "!", "if", "(", "!", "eq", "(", "P", ".", "NumSrcArgs", ",", "<NUM_LIT>", ")", ",", "ret2", ",", "ret1", ")", ")", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	9,737	[ "}" ]	[ "if", "(", "!", "SrcRC", ")", "{", "RB", "=", "RegClassOrBank", ".", "get", "<", "const", "RegisterBank", "", ">", "(", ")", ";", "SrcRC", "=", "getRegClassForTypeOnBank", "(", "MRI", ".", "getType", "(", "SrcReg", ")", ",", "", "RB", ",", "RBI", ",", "true", ")", ";", "}", "if", "(", "RC", "==", "&", "<STR_LIT>", "::", "<STR_LIT>", "&&", "SrcRC", "==", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "unsigned", "PromoteReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addDef", "(", "PromoteReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addUse", "(", "SrcReg", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MachineOperand", "&", "RegOp", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "RegOp", ".", "setReg", "(", "PromoteReg", ")", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", "::", "<STR_LIT>", "&&", "SrcRC", "==", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "selectFP16CopyFromGPR32", "(", "I", ",", "TII", ",", "MRI", ",", "SrcReg", ")", ";", "}", "}", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "", "RC", ",", "MRI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Failed to constrain ", "<STR_LIT>", "<<", "TII", ".", "getName", "(", "I", ".", "getOpcode", "(", ")", ")", "<<", "<STR_LIT>", " operand\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "return", "true", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	9,738	[ "Index", ",", "SDValue", "&", "Disp", ",", "SDValue", "&", "Segment", ")", "{" ]	[ "bool", "X86DAGToDAGISel", "::", "TryFoldLoad", "(", "SDNode", "*", "P", ",", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Scale", ",", "SDValue", "&" ]
GCC	msp430	CPP	code_generation	MPU	9,739	[ "rtx", "msp430_eh_return_stackadj_rtx", "(", "void", ")", "{", "if", "(", "!", "cfun", "->", "machine", "->", "eh_stack_adjust", ")", "{", "rtx", "sa", ";", "sa", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "cfun", "->", "machine", "->", "eh_stack_adjust", "=", "sa", ";", "}", "return", "cfun", "->", "machine", "->", "eh_stack_adjust", ";", "}" ]	[ "Implements", "EH_RETURN_STACKADJ_RTX", ".", "Saved", "and", "used", "later", "in", "m32c_emit_eh_epilogue", "." ]
GCC	i386	MD	program_repair	CPU	9,740	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
LLVM	X86	CPP	stmt_completion	CPU	9,741	[ "(", "VT", ")", ";" ]	[ "AddrOps", ".", "push_back", "(", "Chain", ")", ";", "SDNode", "", "Load", "=", "<NUM_LIT>", ";", "if", "(", "FoldedLoad", ")", "{", "EVT", "VT", "=", "", "RC", "->", "vt_begin", "(", ")", ";", "std", "::", "pair", "<", "MachineInstr", "::", "mmo_iterator", ",", "MachineInstr", "::", "mmo_iterator", ">", "MMOs", "=", "MF", ".", "extractLoadMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "N", ")", "->", "memoperands_begin", "(", ")", ",", "cast", "<", "MachineSDNode", ">", "(", "N", ")", "->", "memoperands_end", "(", ")", ")", ";", "if", "(", "!", "(", "", "MMOs", ".", "first", ")", "&&", "RC", "==", "&", "X86", "::", "VR128RegClass", "&&", "!", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "isUnalignedMemAccessFast", "(", ")", ")", "return", "false", ";", "unsigned", "Alignment", "=", "RC", "->", "getSize", "(", ")", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "bool", "isAligned", "=", "(", "", "MMOs", ".", "first", ")", "&&", "(", "", "MMOs", ".", "first", ")", "->", "getAlignment", "(", ")", ">=", "Alignment", ";", "Load", "=", "DAG", ".", "getMachineNode", "(", "getLoadRegOpcode", "(", "<NUM_LIT>", ",", "RC", ",", "isAligned", ",", "TM", ")", ",", "dl", ",", "VT", ",", "MVT", "::", "Other", ",", "AddrOps", ")", ";", "NewNodes", ".", "push_back", "(", "Load", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "Load", ")", "->", "setMemRefs", "(", "MMOs", ".", "first", ",", "MMOs", ".", "second", ")", ";", "}", "std", "::", "vector", "<", "EVT", ">", "VTs", ";", "const", "TargetRegisterClass", "", "DstRC", "=", "<NUM_LIT>", ";", "if", "(", "MCID", ".", "getNumDefs", "(", ")", ">", "<NUM_LIT>", ")", "{", "DstRC", "=", "getRegClass", "(", "MCID", ",", "<NUM_LIT>", ",", "&", "RI", ",", "MF", ")", ";", "VTs", ".", "push_back", "(", "*", "DstRC", "->", "vt_begin", "(", ")", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "N", "->", "getNumValues", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "i", ")", ";", "if", "(", "VT", "!=", "MVT", "::", "Other", "&&", "i", ">=", "(", "unsigned", ")", "MCID", ".", "getNumDefs", "(", ")", ")", "VTs", ".", "push_back" ]
LLVM	MBlaze	CPP	stmt_completion	MPU	9,742	[ "addMBB", "(", "FBB", ")", ";" ]	[ "unsigned", "MBlazeInstrInfo", "::", "InsertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "DebugLoc", "DL", ")", "const", "{", "assert", "(", "TBB", "&&", "<STR_LIT>", "InsertBranch must not be told to insert a fallthrough", "<STR_LIT>", ")", ";", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "\|\|", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "MBlaze branch conditions have two components!", "<STR_LIT>", ")", ";", "unsigned", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "!", "Cond", ".", "empty", "(", ")", ")", "Opc", "=", "(", "unsigned", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "if", "(", "FBB", "==", "<NUM_LIT>", ")", "{", "if", "(", "Cond", ".", "empty", "(", ")", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "return", "<NUM_LIT>", ";", "}", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "." ]
LLVM	AArch64	TD	stmt_completion	CPU	9,743	[ "$", "Rn", ",", "(", "i32", "<NUM_LIT>", ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v4i32", "(", "sext", "(", "v4i16", "(", "extract_subvector", "V128", ":", "$", "Rn", ",", "(", "i64", "<NUM_LIT>", ")", ")", ")", ")", ")", ",", "(", "SSHLLv8i16_shift", "V128", ":" ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,744	[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]	[ "def", "J2_jumpt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_db2bce9c", ",", "TypeJ", ">", ",", "Enc_daea09", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	9,745	[ "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";" ]	[ "return", "Param", "{", "I32", ",", "NumElts", "," ]
LLVM	AVR	CPP	next_suggestion	MPU	9,746	[ "}" ]	[ "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "AVRAsmBackend", "::", "createObjectTargetWriter", "(", ")", "const", "{", "return", "createAVRELFObjectWriter", "(", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "OSType", ")", ")", ";" ]
LLVM	X86	TD	stmt_completion	CPU	9,747	[ "VR128", ")", ")", ",", "(", "v2f64", "(", "COPY_TO_REGCLASS", "FR64", ":", "$", "src2", ",", "VR128", ")", ")", ")", ")", ",", "FR64", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "f64", "(", "X86fand", "FR64", ":", "$", "src1", ",", "FR64", ":", "$", "src2", ")", ")", ",", "(", "COPY_TO_REGCLASS", "(", "v2f64", "(", "VANDPDrr", "(", "v2f64", "(", "COPY_TO_REGCLASS", "FR64", ":", "$", "src1", "," ]
GCC	s390	MD	stmt_completion	MPU	9,748	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "reg", "CC_REGNUM", ")", "(", "compare", "(", "neg", ":", "BFP", "(", "abs", ":", "BFP", "(", "match_operand", ":", "BFP", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_operand", ":", "BFP", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "BFP", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "BFP", "(", "abs", ":", "BFP", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr" ]
LLVM	AArch64	CPP	stmt_completion	CPU	9,749	[ "UnwindHelpObject", ",", "<NUM_LIT>", ")", ";" ]	[ "}", "else", "{", "if", "(", "AFI", "->", "getTailCallReservedStack", "(", ")", "!=", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", "cannot generate ABI-changing tail call for Win64", "<STR_LIT>", ")", ";", "const", "unsigned", "VarArgsArea", "=", "AFI", "->", "getVarArgsGPRSize", "(", ")", ";", "const", "unsigned", "UnwindHelpObject", "=", "(", "MF", ".", "hasEHFunclets", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "return", "alignTo", "(", "VarArgsArea", "+" ]
GCC	arm	CPP	stmt_completion	CPU	9,750	[ "_", "_", "p", ")", ";" ]	[ "_", "_", "arm_vmlsdavaq_p_s32", "(", "int32_t", "_", "_", "a", ",", "int32x4_t", "_", "_", "b", ",", "int32x4_t", "_", "_", "c", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vmlsdavaq_p_sv4si", "(", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_", "c", "," ]
LLVM	X86	TD	program_repair	CPU	9,751	[ "<FIXS>", "load", ",", "<STR_LIT>", ">", ",", "PS", ",", "EVEX", ",", "VEX_LIG", ",", "<FIXE>", "<FIXS>", "load", ",", "<STR_LIT>", ">", ",", "PS", ",", "EVEX", ",", "VEX_LIG", ",", "<FIXE>" ]	[ "}", "let", "isCodeGenOnly", "=", "<NUM_LIT>", "in", "{", "defm", "Int_VUCOMISSZ", ":", "sse12_ord_cmp", "<NUM_LIT>", ",", "VR128X", ",", "X86ucomi", ",", "v4f32", ",", "f128mem", ",", "<BUGS>", "load", ",", "<STR_LIT>", ">", ",", "TB", ",", "EVEX", ",", "VEX_LIG", ",", "<BUGE>", "EVEX_CD8", "<NUM_LIT>", ",", "CD8VT1", ">", ";", "defm", "Int_VUCOMISDZ", ":", "sse12_ord_cmp", "<NUM_LIT>", ",", "VR128X", ",", "X86ucomi", ",", "v2f64", ",", "f128mem", ",", "load", ",", "<STR_LIT>", ">", ",", "PD", ",", "EVEX", ",", "VEX_LIG", ",", "VEX_W", ",", "EVEX_CD8", "<NUM_LIT>", ",", "CD8VT1", ">", ";", "defm", "Int_VCOMISSZ", ":", "sse12_ord_cmp", "<NUM_LIT>", ",", "VR128X", ",", "X86comi", ",", "v4f32", ",", "f128mem", ",", "<BUGS>", "load", ",", "<STR_LIT>", ">", ",", "TB", ",", "EVEX", ",", "VEX_LIG", ",", "<BUGE>", "EVEX_CD8", "<NUM_LIT>", ",", "CD8VT1", ">", ";", "defm", "Int_VCOMISDZ", ":", "sse12_ord_cmp", "<NUM_LIT>", ",", "VR128X", ",", "X86comi", ",", "v2f64", ",", "f128mem", ",", "load", ",", "<STR_LIT>", ">", ",", "PD", ",", "EVEX", "," ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,752	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
LLVM	Sparc	CPP	stmt_completion	CPU	9,753	[ "HiVal", ")", ";" ]	[ "LowerFormalArguments_32", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SparcMachineFunctionInfo", "", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SparcMachineFunctionInfo", ">", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_Sparc32", ")", ";", "const", "unsigned", "StackOffset", "=", "<NUM_LIT>", ";", "unsigned", "InIdx", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "InIdx", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "if", "(", "Ins", "[", "InIdx", "]", ".", "Flags", ".", "isSRet", "(", ")", ")", "{", "if", "(", "InIdx", "!=", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", "sparc only supports sret on the first parameter", "<STR_LIT>", ")", ";", "int", "FrameIdx", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "SDValue", "FIPtr", "=", "DAG", ".", "getFrameIndex", "(", "FrameIdx", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Arg", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i32", ",", "dl", ",", "Chain", ",", "FIPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "InVals", ".", "push_back", "(", "Arg", ")", ";", "continue", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "assert", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "f64", ")", ";", "unsigned", "VRegHi", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VRegHi", ")", ";", "SDValue", "HiVal", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VRegHi", ",", "MVT", "::", "i32", ")", ";", "assert", "(", "i", "+", "<NUM_LIT>", "<", "e", ")", ";", "CCValAssign", "&", "NextVA", "=", "ArgLocs", "[", "++", "i", "]", ";", "SDValue", "LoVal", ";", "if", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", "{", "int", "FrameIdx", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "StackOffset", "+", "NextVA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIPtr", "=", "DAG", ".", "getFrameIndex", "(", "FrameIdx", ",", "MVT", "::", "i32", ")", ";", "LoVal", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i32", ",", "dl", ",", "Chain", ",", "FIPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "unsigned", "loReg", "=", "MF", ".", "addLiveIn", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "LoVal", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "loReg", ",", "MVT", "::", "i32", ")", ";", "}", "SDValue", "WholeValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_PAIR", ",", "dl", ",", "MVT", "::", "i64", ",", "LoVal", ",", "HiVal", ")", ";", "WholeValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "f64", ",", "WholeValue", ")", ";", "InVals", ".", "push_back", "(", "WholeValue", ")", ";", "continue", ";", "}", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "SDValue", "Arg", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "MVT", "::", "i32", ")", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "f32", ")", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "f32", ",", "Arg", ")", ";", "else", "if", "(", "VA", ".", "getLocVT", "(", ")", "!=", "MVT", "::", "i32", ")", "{", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertSext", ",", "dl", ",", "MVT", "::", "i32", ",", "Arg", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "}", "InVals", ".", "push_back", "(", "Arg", ")", ";", "continue", ";", "}", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "unsigned", "Offset", "=", "VA", ".", "getLocMemOffset", "(", ")", "+", "StackOffset", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "assert", "(", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "f64", ")", ";", "if", "(", "Offset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "{", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "Offset", ",", "true", ")", ";", "SDValue", "FIPtr", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "InVals", ".", "push_back", "(", "Load", ")", ";", "continue", ";", "}", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "Offset", ",", "true", ")", ";", "SDValue", "FIPtr", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "SDValue", "HiVal", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i32", ",", "dl", ",", "Chain", ",", "FIPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "int", "FI2", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "Offset", "+", "<NUM_LIT>", ",", "true", ")", ";", "SDValue", "FIPtr2", "=", "DAG", ".", "getFrameIndex", "(", "FI2", ",", "PtrVT", ")", ";", "SDValue", "LoVal", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i32", ",", "dl", ",", "Chain", ",", "FIPtr2", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "WholeValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_PAIR", ",", "dl", ",", "MVT", "::", "i64", ",", "LoVal", "," ]
LLVM	PowerPC	TD	program_repair	CPU	9,754	[ "<FIXS>", "[", "(", "truncstorei8", "i64", ":", "$", "rS", ",", "DForm", ":", "$", "src", ")", "]", ">", ";", "<FIXE>", "<FIXS>", "[", "(", "truncstorei16", "i64", ":", "$", "rS", ",", "DForm", ":", "$", "src", ")", "]", ">", ";", "<FIXE>", "<FIXS>", "[", "(", "truncstorei32", "i64", ":", "$", "rS", ",", "DForm", ":", "$", "src", ")", "]", ">", ";", "<FIXE>", "<FIXS>", "[", "(", "truncstorei8", "i64", ":", "$", "rS", ",", "XForm", ":", "$", "dst", ")", "]", ">", ",", "<FIXE>", "<FIXS>", "[", "(", "truncstorei16", "i64", ":", "$", "rS", ",", "XForm", ":", "$", "dst", ")", "]", ">", ",", "<FIXE>", "<FIXS>", "[", "(", "truncstorei32", "i64", ":", "$", "rS", ",", "XForm", ":", "$", "dst", ")", "]", ">", ",", "<FIXE>", "<FIXS>", "[", "(", "store", "i64", ":", "$", "rS", ",", "DSForm", ":", "$", "dst", ")", "]", ">", ",", "isPPC64", ";", "<FIXE>", "<FIXS>", "[", "(", "store", "i64", ":", "$", "rS", ",", "XForm", ":", "$", "dst", ")", "]", ">", ",", "isPPC64", ",", "<FIXE>", "<FIXS>", "[", "(", "PPCstbrx", "i64", ":", "$", "rS", ",", "ForceXForm", ":", "$", "dst", ",", "i64", ")", "]", ">", ",", "isPPC64", ",", "<FIXE>" ]	[ "def", "STB8", ":", "DForm_1", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "g8rc", ":", "$", "rS", ",", "memri", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "IIC_LdStStore", ",", "<BUGS>", "[", "(", "truncstorei8", "i64", ":", "$", "rS", ",", "iaddr", ":", "$", "src", ")", "]", ">", ";", "<BUGE>", "def", "STH8", ":", "DForm_1", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "g8rc", ":", "$", "rS", ",", "memri", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "IIC_LdStStore", ",", "<BUGS>", "[", "(", "truncstorei16", "i64", ":", "$", "rS", ",", "iaddr", ":", "$", "src", ")", "]", ">", ";", "<BUGE>", "def", "STW8", ":", "DForm_1", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "g8rc", ":", "$", "rS", ",", "memri", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "IIC_LdStStore", ",", "<BUGS>", "[", "(", "truncstorei32", "i64", ":", "$", "rS", ",", "iaddr", ":", "$", "src", ")", "]", ">", ";", "<BUGE>", "def", "STBX8", ":", "XForm_8_memOp", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "g8rc", ":", "$", "rS", ",", "memrr", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "IIC_LdStStore", ",", "<BUGS>", "[", "(", "truncstorei8", "i64", ":", "$", "rS", ",", "xaddr", ":", "$", "dst", ")", "]", ">", ",", "<BUGE>", "PPC970_DGroup_Cracked", ";", "def", "STHX8", ":", "XForm_8_memOp", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "g8rc", ":", "$", "rS", ",", "memrr", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "IIC_LdStStore", ",", "<BUGS>", "[", "(", "truncstorei16", "i64", ":", "$", "rS", ",", "xaddr", ":", "$", "dst", ")", "]", ">", ",", "<BUGE>", "PPC970_DGroup_Cracked", ";", "def", "STWX8", ":", "XForm_8_memOp", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "g8rc", ":", "$", "rS", ",", "memrr", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "IIC_LdStStore", ",", "<BUGS>", "[", "(", "truncstorei32", "i64", ":", "$", "rS", ",", "xaddr", ":", "$", "dst", ")", "]", ">", ",", "<BUGE>", "PPC970_DGroup_Cracked", ";", "}", "def", "STD", ":", "DSForm_1", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "g8rc", ":", "$", "rS", ",", "memrix", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "IIC_LdStSTD", ",", "<BUGS>", "[", "(", "DSFormStore", "i64", ":", "$", "rS", ",", "iaddrX4", ":", "$", "dst", ")", "]", ">", ",", "isPPC64", ";", "<BUGE>", "def", "STDX", ":", "XForm_8_memOp", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "g8rc", ":", "$", "rS", ",", "memrr", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "IIC_LdStSTD", ",", "<BUGS>", "[", "(", "store", "i64", ":", "$", "rS", ",", "xaddrX4", ":", "$", "dst", ")", "]", ">", ",", "isPPC64", ",", "<BUGE>", "PPC970_DGroup_Cracked", ";", "def", "STDBRX", ":", "XForm_8_memOp", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "g8rc", ":", "$", "rS", ",", "memrr", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "IIC_LdStStore", ",", "<BUGS>", "[", "(", "PPCstbrx", "i64", ":", "$", "rS", ",", "xoaddr", ":", "$", "dst", ",", "i64", ")", "]", ">", ",", "isPPC64", ",", "<BUGE>", "PPC970_DGroup_Cracked", ";", "}" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	9,755	[ "}" ]	[ "if", "(", "Vector", ")", "return", "ST", "->", "hasVSX", "(", ")", "?", "VSXRC", ":", "VRRC", ";", "else", "if", "(", "Ty", "&&", "(", "Ty", "->", "getScalarType", "(", ")", "->", "isFloatTy", "(", ")", "\|\|", "Ty", "->", "getScalarType", "(", ")", "->", "isDoubleTy", "(", ")", ")", ")", "return", "ST", "->", "hasVSX", "(", ")", "?", "VSXRC", ":", "FPRRC", ";", "else", "if", "(", "Ty", "&&", "(", "Ty", "->", "getScalarType", "(", ")", "->", "isFP128Ty", "(", ")", "\|\|", "Ty", "->", "getScalarType", "(", ")", "->", "isPPC_FP128Ty", "(", ")", ")", ")", "return", "VRRC", ";", "else", "if", "(", "Ty", "&&", "Ty", "->", "getScalarType", "(", ")", "->", "isHalfTy", "(", ")", ")", "return", "VSXRC", ";", "else", "return", "GPRRC", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	9,756	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zd", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz16_64", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zn", ";" ]
LLVM	Sparc	CPP	stmt_completion	CPU	9,757	[ "const", "{" ]	[ "bool", "is64Bit", "(", ")" ]
GCC	mips	MD	next_suggestion	CPU	9,758	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	sparc	CPP	stmt_completion	CPU	9,759	[ ")", ";" ]	[ "int", "lowest_bit_set", ",", "highest_bit_set", ",", "all_bits_between_are_set", ";", "int", "i", ";", "lowest_bit_set", "=", "highest_bit_set", "=", "-", "<NUM_LIT>", ";", "i", "=", "<NUM_LIT>", ";", "do", "{", "if", "(", "(", "lowest_bit_set", "==", "-", "<NUM_LIT>", ")", "&&", "(", "(", "low_bits", ">>", "i", ")", "&", "<NUM_LIT>", ")", ")", "lowest_bit_set", "=", "i", ";", "if", "(", "(", "highest_bit_set", "==", "-", "<NUM_LIT>", ")", "&&", "(", "(", "high_bits", ">>", "(", "<NUM_LIT>", "-", "i", "-", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ")", "highest_bit_set", "=", "(", "<NUM_LIT>", "-", "i", "-", "<NUM_LIT>", ")", ";", "}", "while", "(", "++", "i", "<", "<NUM_LIT>", "&&", "(", "(", "highest_bit_set", "==", "-", "<NUM_LIT>", ")", "\|\|", "(", "lowest_bit_set", "==", "-", "<NUM_LIT>", ")", ")", ")", ";", "if", "(", "i", "==", "<NUM_LIT>", ")", "{", "i", "=", "<NUM_LIT>", ";", "do", "{", "if", "(", "(", "lowest_bit_set", "==", "-", "<NUM_LIT>", ")", "&&", "(", "(", "high_bits", ">>", "i", ")", "&", "<NUM_LIT>", ")", ")", "lowest_bit_set", "=", "i", "+", "<NUM_LIT>", ";", "if", "(", "(", "highest_bit_set", "==", "-", "<NUM_LIT>", ")", "&&", "(", "(", "low_bits", ">>", "(", "<NUM_LIT>", "-", "i", "-", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ")", "highest_bit_set", "=", "<NUM_LIT>", "-", "i", "-", "<NUM_LIT>", ";", "}", "while", "(", "++", "i", "<", "<NUM_LIT>", "&&", "(", "(", "highest_bit_set", "==", "-", "<NUM_LIT>", ")", "\|\|", "(", "lowest_bit_set", "==", "-", "<NUM_LIT>", ")", ")", ")", ";", "}", "gcc_assert", "(", "lowest_bit_set", "!=", "-", "<NUM_LIT>", "&&", "highest_bit_set", "!=", "-", "<NUM_LIT>" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	9,760	[ "return", "false", ";" ]	[ "return", "!", "MI", ".", "hasImplicitDef", "(", ")", "&&", "MI", ".", "getNumImplicitOperands", "(", ")", "==", "MI", ".", "getDesc", "(", ")", ".", "getNumImplicitUses", "(", ")", "&&", "!", "MI", ".", "mayRaiseFPException", "(", ")", ";", "}" ]
LLVM	ARM	CPP	next_suggestion	CPU	9,761	[ "}" ]	[ "initializeGlobalISel", "(", "Registry", ")", ";", "initializeARMLoadStoreOptPass", "(", "Registry", ")", ";", "initializeARMPreAllocLoadStoreOptPass", "(", "Registry", ")", ";", "initializeARMConstantIslandsPass", "(", "Registry", ")", ";", "initializeARMExecutionDepsFixPass", "(", "Registry", ")", ";", "initializeARMExpandPseudoPass", "(", "Registry", ")", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	9,762	[ "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>" ]
LLVM	Hexagon	TD	stmt_completion	DSP	9,763	[ "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "BaseOpcode" ]
GCC	i386	CPP	next_suggestion	CPU	9,764	[ "}" ]	[ "long", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "tzcnt_u64", "(", "unsigned", "long", "long", "_", "_", "X", ")", "{", "return", "_", "_", "builtin_ctzll", "(", "_", "_", "X", ")", ";" ]
GCC	arm	CPP	program_repair	CPU	9,765	[ "<FIXS>", "int", "vfp_offset", "=", "offsets", "->", "frame", ";", "<FIXE>" ]	[ "if", "(", "frame_pointer_needed", ")", "{", "<BUGS>", "int", "vfp_offset", "=", "<NUM_LIT>", ";", "<BUGE>", "if", "(", "arm_fpu_arch", "==", "FPUTYPE_FPA_EMU2", ")", "{" ]
LLVM	Hexagon	TD	stmt_completion	DSP	9,766	[ "<NUM_LIT>", ";" ]	[ "def", "J4_cmpeq_t_jumpnv_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "IntRegs", ":", "$", "Rt32", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_9bfd761f", ",", "TypeNCJ", ">", ",", "Enc_c9a18e", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=" ]
LLVM	Mips	CPP	next_suggestion	CPU	9,767	[ "if", "(", "Amount", "<", "<NUM_LIT>", ")", "{" ]	[ "}", "else", "{", "unsigned", "Reg", "=", "loadImmediate", "(", "Amount", ",", "MBB", ",", "I", ",", "DL", ",", "nullptr", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Mips", "::", "CIncOffset", ")", ",", "SP", ")", ".", "addReg", "(", "SP", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ";", "}", "}", "else", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Amount", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ADDiu", ")", ",", "SP", ")", ".", "addReg", "(", "SP", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "else", "{", "unsigned", "Opc", "=", "ABI", ".", "GetPtrAdduOp", "(", ")", ";" ]
GCC	rs6000	MD	next_suggestion	CPU	9,768	[ "emit_insn", "(", "gen_altivec_vsumsws_direct", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", "," ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "use", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "BYTES_BIG_ENDIAN", ")" ]
GCC	avr	MD	program_repair	MPU	9,769	[ "<FIXS>", "]", ")", "(", "define_c_enum", "<STR_LIT>", "[", "UNSPEC_STRLENUNSPEC_INDEX_JMPUNSPEC_FMULUNSPEC_FMULSUNSPEC_FMULSU", "]", ")", "(", "define_c_enum", "<STR_LIT>", "[", "UNSPECV_PROLOGUE_SAVESUNSPECV_EPILOGUE_RESTORESUNSPECV_WRITE_SP_IRQ_ONUNSPECV_WRITE_SP_IRQ_OFFUNSPECV_GOTO_RECEIVERUNSPECV_ENABLE_IRQSUNSPECV_NOPUNSPECV_SLEEPUNSPECV_WDRUNSPECV_DELAY_CYCLES", "]", ")", "<FIXE>" ]	[ "(", "SREG_ADDR", "<NUM_LIT>", ")", "(", "RAMPZ_ADDR", "<NUM_LIT>", ")", "<BUGS>", "(", "UNSPEC_STRLEN", "\t", "<NUM_LIT>", ")", "(", "UNSPEC_INDEX_JMP", "\t", "<NUM_LIT>", ")", "(", "UNSPEC_SEI", "\t", "\t", "<NUM_LIT>", ")", "(", "UNSPEC_CLI", "\t", "\t", "<NUM_LIT>", ")", "(", "UNSPECV_PROLOGUE_SAVES", "\t", "<NUM_LIT>", ")", "(", "UNSPECV_EPILOGUE_RESTORES", "\t", "<NUM_LIT>", ")", "(", "UNSPECV_WRITE_SP_IRQ_ON", "\t", "<NUM_LIT>", ")", "(", "UNSPECV_WRITE_SP_IRQ_OFF", "\t", "<NUM_LIT>", ")", "(", "UNSPECV_GOTO_RECEIVER", "\t", "<NUM_LIT>", ")", "]", ")", "<BUGE>", "(", "include", "<STR_LIT>", ")", "(", "include", "<STR_LIT>", ")" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	9,770	[ "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";" ]	[ "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "AMDGPUOperand", "&", "Op", "=", "(", "(", "AMDGPUOperand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "Op", ".", "isRegOrImmWithInputMods", "(", ")", ")", "{", "Op", ".", "addRegOrImmWithInputModsOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{" ]
GCC	alpha	MD	next_suggestion	MPU	9,771	[ "<STR_LIT>", ")" ]	[ "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	Hexagon	TD	stmt_completion	DSP	9,772	[ "=", "<NUM_LIT>", ";" ]	[ "def", "A2_tfrpf", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "PredNewRel", "{", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPseudo" ]
LLVM	X86	TD	program_repair	CPU	9,773	[ "<FIXS>", "def", ":", "InstRW", "[", "SKLWriteResGroup91", ",", "ReadAfterVecXLd", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<FIXE>" ]	[ "def", ":", "InstRW", "[", "SKLWriteResGroup91", "]", ",", "(", "instrs", "VINSERTF128rm", ",", "VINSERTI128rm", ",", "VPBLENDDrmi", ")", ">", ";", "<BUGS>", "def", ":", "InstRW", "[", "SKLWriteResGroup91", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<BUGE>", "<STR_LIT>", ")", ">", ";", "def", "SKLWriteResGroup92", ":", "SchedWriteRes", "[", "SKLPort5", ",", "SKLPort23", "]", ">", "{" ]
LLVM	AArch64	TD	stmt_completion	CPU	9,774	[ "<NUM_LIT>", "}", "=", "src1", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "N", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
LLVM	Hexagon	TD	next_suggestion	DSP	9,775	[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]	[ "def", "J4_cmpgtn1_fp0_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "n1Const", ":", "$", "n1", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3d495a39", ",", "TypeCJ", ">", ",", "Enc_f6fe0b", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	9,776	[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
LLVM	ARM	CPP	stmt_completion	CPU	9,777	[ ")", "const", "{" ]	[ "size_t", "THMToTHMStub", "::", "size", "(" ]
LLVM	ARM	CPP	next_suggestion	CPU	9,778	[ "return", "true", ";" ]	[ "}", "unsigned", "ShAmt", "=", "<NUM_LIT>", ";", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "OffReg", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "::", "<STR_LIT>", "ShOpcVal", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "OffReg", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "ShOpcVal", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Base", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "std", "::", "swap", "(", "Base", ",", "OffReg", ")", ";", "}", "if", "(", "ShOpcVal", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "OffReg", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShAmt", "<", "<NUM_LIT>", "&&", "isShifterOpProfitable", "(", "OffReg", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "OffReg", "=", "OffReg", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "{", "ShAmt", "=", "<NUM_LIT>", ";", "}", "}", "}", "ShImm", "=", "CurDAG", "->", "getTargetConstant", "(", "ShAmt", ",", "MVT", "::", "i32", ")", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	9,779	[ "aarch64_sve_st1_scatter_index", ":" ]	[ "case", "Intrinsic", "::", "aarch64_sve_cntd", ":", "return", "instCombineSVECntElts", "(", "IC", ",", "II", ",", "<NUM_LIT>", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_cntw", ":", "return", "instCombineSVECntElts", "(", "IC", ",", "II", ",", "<NUM_LIT>", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_cnth", ":", "return", "instCombineSVECntElts", "(", "IC", ",", "II", ",", "<NUM_LIT>", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_cntb", ":", "return", "instCombineSVECntElts", "(", "IC", ",", "II", ",", "<NUM_LIT>", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_ptest_any", ":", "case", "Intrinsic", "::", "aarch64_sve_ptest_first", ":", "case", "Intrinsic", "::", "aarch64_sve_ptest_last", ":", "return", "instCombineSVEPTest", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_mul", ":", "case", "Intrinsic", "::", "aarch64_sve_fmul", ":", "return", "instCombineSVEVectorMul", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_fadd", ":", "return", "instCombineSVEVectorFAdd", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_fsub", ":", "return", "instCombineSVEVectorBinOp", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_tbl", ":", "return", "instCombineSVETBL", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_uunpkhi", ":", "case", "Intrinsic", "::", "aarch64_sve_uunpklo", ":", "case", "Intrinsic", "::", "aarch64_sve_sunpkhi", ":", "case", "Intrinsic", "::", "aarch64_sve_sunpklo", ":", "return", "instCombineSVEUnpack", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_tuple_get", ":", "return", "instCombineSVETupleGet", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_zip1", ":", "case", "Intrinsic", "::", "aarch64_sve_zip2", ":", "return", "instCombineSVEZip", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_ld1_gather_index", ":", "return", "instCombineLD1GatherIndex", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::" ]
GCC	csky	CPP	program_repair	CPU	9,780	[ "<FIXS>", "if", "(", "df_regs_ever_live_p", "(", "reg", ")", "&&", "!", "call_used_regs", "[", "reg", "]", ")", "<FIXE>" ]	[ "break", ";", "<BUGS>", "if", "(", "df_regs_ever_live_p", "(", "reg", ")", "&&", "!", "call_really_used_regs", "[", "reg", "]", ")", "<BUGE>", "save", "=", "true", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	9,781	[ "Subtarget", ")", ";" ]	[ "assert", "(", "MFI", ".", "getObjectSize", "(", "FrameIdx", ")", ">=", "TRI", "->", "getSpillSize", "(", "", "RC", ")", "&&", "<STR_LIT>", "Load size exceeds stack slot", "<STR_LIT>", ")", ";", "unsigned", "Alignment", "=", "std", "::", "max", "<", "uint32_t", ">", "(", "TRI", "->", "getSpillSize", "(", "", "RC", ")", ",", "<NUM_LIT>", ")", ";", "bool", "isAligned", "=", "(", "Subtarget", ".", "getFrameLowering", "(", ")", "->", "getStackAlign", "(", ")", ">=", "Alignment", ")", "\|\|", "(", "RI", ".", "canRealignStack", "(", "MF", ")", "&&", "!", "MFI", ".", "isFixedObjectIndex", "(", "FrameIdx", ")", ")", ";", "unsigned", "Opc", "=", "getLoadRegOpcode", "(", "DestReg", ",", "RC", ",", "isAligned", "," ]
LLVM	AMDGPU	CPP	program_repair	GPU	9,782	[ "<FIXS>", "}", "else", "if", "(", "Op", ".", "isInterpSlot", "(", ")", "\|\|", "Op", ".", "isInterpAttr", "(", ")", "\|\|", "Op", ".", "isInterpAttrChan", "(", ")", ")", "{", "<FIXE>" ]	[ "AMDGPUOperand", "&", "Op", "=", "(", "(", "AMDGPUOperand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "isRegOrImmWithInputMods", "(", "Desc", ",", "Inst", ".", "getNumOperands", "(", ")", ")", ")", "{", "Op", ".", "addRegOrImmWithFPInputModsOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "<BUGS>", "}", "else", "if", "(", "Op", ".", "isInterpSlot", "(", ")", "\|\|", "Op", ".", "isInterpAttr", "(", ")", "\|\|", "Op", ".", "isAttrChan", "(", ")", ")", "{", "<BUGE>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Op", ".", "getImm", "(", ")", ")", ")", ";", "}", "else", "if", "(", "Op", ".", "isImmModifier", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";" ]
GCC	i386	CPP	next_suggestion	CPU	9,783	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_unpacklo_epi16", "(", "_", "_", "m512i", "_", "_", "A", ",", "_", "_", "m512i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_punpcklwd512_mask", "(", "(", "_", "_", "v32hi", ")", "_", "_", "A", ",", "(", "_", "_", "v32hi", ")", "_", "_", "B", ",", "(", "_", "_", "v32hi", ")", "_", "mm512_setzero_si512", "(", ")", ",", "(", "_", "_", "mmask32", ")", "-", "<NUM_LIT>", ")", ";" ]
GCC	mmix	CPP	stmt_completion	CPU	9,784	[ "aligned_p", ")", ";" ]	[ "if", "(", "aligned_p", ")", "switch", "(", "size", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST_INT", ")", "{", "aligned_p", "=", "<NUM_LIT>", ";", "break", ";", "}", "fputs", "(", "<STR_LIT>", "\\tBYTE\\t", "<STR_LIT>", ",", "asm_out_file", ")", ";", "mmix_print_operand", "(", "asm_out_file", ",", "x", ",", "'", "B", "'", ")", ";", "fputc", "(", "'", "\\n", "'", ",", "asm_out_file", ")", ";", "return", "true", ";", "case", "<NUM_LIT>", ":", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST_INT", ")", "{", "aligned_p", "=", "<NUM_LIT>", ";", "break", ";", "}", "fputs", "(", "<STR_LIT>", "\\tWYDE\\t", "<STR_LIT>", ",", "asm_out_file", ")", ";", "mmix_print_operand", "(", "asm_out_file", ",", "x", ",", "'", "W", "'", ")", ";", "fputc", "(", "'", "\\n", "'", ",", "asm_out_file", ")", ";", "return", "true", ";", "case", "<NUM_LIT>", ":", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST_INT", ")", "{", "aligned_p", "=", "<NUM_LIT>", ";", "break", ";", "}", "fputs", "(", "<STR_LIT>", "\\tTETRA\\t", "<STR_LIT>", ",", "asm_out_file", ")", ";", "mmix_print_operand", "(", "asm_out_file", ",", "x", ",", "'", "L", "'", ")", ";", "fputc", "(", "'", "\\n", "'", ",", "asm_out_file", ")", ";", "return", "true", ";", "case", "<NUM_LIT>", ":", "gcc_assert", "(", "GET_CODE", "(", "x", ")", "!=", "CONST_DOUBLE", ")", ";", "assemble_integer_with_op", "(", "<STR_LIT>", "\\tOCTA\\t", "<STR_LIT>", ",", "x", ")", ";", "return", "true", ";", "}", "return", "default_assemble_integer", "(", "x", ",", "size", "," ]
GCC	arm	MD	stmt_completion	CPU	9,785	[ ")", ")", ")" ]	[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const", "(", "symbol_ref", "<STR_LIT>" ]
GCC	avr	MD	stmt_completion	MPU	9,786	[ ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "QI", "(", "match_operand" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	9,787	[ "let", "ParserMatchClass", "=", "MovDGUnpackAsmOperand", ";" ]	[ "def", "MovDGUnpackOp", ":", "Operand", "<", "i8", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	9,788	[ ":", "TD", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "TD", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "TD", "(", "match_operand" ]
LLVM	PowerPC	TD	next_suggestion	CPU	9,789	[ "}" ]	[ "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "PPCCRBitMaskOperand", ";" ]
GCC	spu	CPP	next_suggestion	MPU	9,790	[ "arr", "[", "<NUM_LIT>", "]", "=", "(", "d", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";" ]	[ "unsigned", "char", "arr", "[", "<NUM_LIT>", "]", ";", "arr", "[", "<NUM_LIT>", "]", "=", "(", "a", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "arr", "[", "<NUM_LIT>", "]", "=", "(", "a", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "arr", "[", "<NUM_LIT>", "]", "=", "(", "a", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "arr", "[", "<NUM_LIT>", "]", "=", "(", "a", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "arr", "[", "<NUM_LIT>", "]", "=", "(", "b", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "arr", "[", "<NUM_LIT>", "]", "=", "(", "b", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "arr", "[", "<NUM_LIT>", "]", "=", "(", "b", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "arr", "[", "<NUM_LIT>", "]", "=", "(", "b", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "arr", "[", "<NUM_LIT>", "]", "=", "(", "c", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "arr", "[", "<NUM_LIT>", "]", "=", "(", "c", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "arr", "[", "<NUM_LIT>", "]", "=", "(", "c", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "arr", "[", "<NUM_LIT>", "]", "=", "(", "c", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	9,791	[ "}" ]	[ "const", "auto", "", "TII", "=", "MF", ".", "getSubtarget", "<", "WebAssemblySubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "char", "", "ES", "=", "<STR_LIT>", "__stack_pointer", "<STR_LIT>", ";", "auto", "*", "SPSymbol", "=", "MF", ".", "createExternalSymbolName", "(", "ES", ")", ";", "BuildMI", "(", "MBB", ",", "InsertStore", ",", "DL", ",", "TII", "->", "get", "(", "getOpcGlobSet", "(", "MF", ")", ")", ")", ".", "addExternalSymbol", "(", "SPSymbol", ")", ".", "addReg", "(", "SrcReg", ")", ";" ]
GCC	alpha	MD	next_suggestion	MPU	9,792	[ "{" ]	[ "(", "use", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>" ]
GCC	nds32	CPP	stmt_completion	CPU	9,793	[ ":" ]	[ "case", "TYPE_DIV", ":", "if", "(", "divmod_p", "(", "consumer", ")", ")", "use_rtx", "=", "SET_SRC", "(", "parallel_element", "(", "consumer", ",", "<NUM_LIT>", ")", ")", ";", "else", "use_rtx", "=", "SET_SRC", "(", "PATTERN", "(", "consumer", ")", ")", ";", "break", ";", "case", "TYPE_MMU", ":", "if", "(", "GET_CODE", "(", "PATTERN", "(", "consumer", ")", ")", "==", "SET", ")", "use_rtx", "=", "SET_SRC", "(", "PATTERN", "(", "consumer", ")", ")", ";", "else", "return", "true", ";", "break", ";", "case", "TYPE_LOAD", ":", "case", "TYPE_STORE", ":", "use_rtx", "=", "extract_mem_rtx", "(", "consumer", ")", ";", "break", ";", "case", "TYPE_LOAD_MULTIPLE", ":", "case", "TYPE_STORE_MULTIPLE", ":", "use_rtx", "=", "extract_base_reg", "(", "consumer", ")", ";", "break", ";", "case", "TYPE_BRANCH" ]
GCC	sh	MD	stmt_completion	CPU	9,794	[ "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "[", "(", "parallel", "[", "(", "set", "(", "match_operand", ":" ]
GCC	i386	CPP	stmt_completion	CPU	9,795	[ ")", "-", "<NUM_LIT>", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m512d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_cvtepu32_pd", "(", "_", "_", "m256i", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m512d", ")", "_", "_", "builtin_ia32_cvtudq2pd512_mask", "(", "(", "_", "_", "v8si", ")", "_", "_", "A", ",", "(", "_", "_", "v8df", ")", "_", "mm512_undefined_pd", "(", ")", ",", "(", "_", "_", "mmask8" ]
LLVM	X86	CPP	stmt_completion	CPU	9,796	[ ")", ",", "false", ")", ";" ]	[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "ShuffleVec", "[", "i", "]", "=", "i", "", "SizeRatio", ";", "for", "(", "unsigned", "i", "=", "NumElems", ";", "i", "!=", "NumElems", "", "SizeRatio", ";", "++", "i", ")", "ShuffleVec", "[", "i", "]", "=", "NumElems", "", "SizeRatio", ";", "NewMask", "=", "DAG", ".", "getVectorShuffle", "(", "WideVecVT", ",", "dl", ",", "NewMask", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "WideVecVT", ")", ",", "&", "ShuffleVec", "[", "<NUM_LIT>", "]", ")", ";", "}", "else", "{", "assert", "(", "Mask", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i1", ")", ";", "unsigned", "WidenNumElts", "=", "NumElems", "", "SizeRatio", ";", "unsigned", "MaskNumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "NewMaskVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MVT", "::", "i1", ",", "WidenNumElts", ")", ";", "unsigned", "NumConcat", "=", "WidenNumElts", "/", "MaskNumElts", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "NumConcat", ")", ";", "SDValue", "ZeroVal", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "Mask", ".", "getValueType", "(", ")", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Mask", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumConcat", ";", "++", "i", ")", "Ops", "[", "i", "]", "=", "ZeroVal", ";", "NewMask", "=", "DAG", ".", "getNode", "(", "ISD", "::", "CONCAT_VECTORS", ",", "dl", ",", "NewMaskVT", ",", "Ops", ")", ";", "}", "return", "DAG", ".", "getMaskedStore", "(", "Mst", "->", "getChain", "(", ")", ",", "dl", ",", "TruncatedVal", ",", "Mst", "->", "getBasePtr", "(", ")", ",", "NewMask", ",", "StVT", ",", "Mst", "->", "getMemOperand", "(" ]
LLVM	AArch64	TD	stmt_completion	CPU	9,797	[ "sub_32", ")", ",", "(", "i64", "<NUM_LIT>", ")", ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v2f32", "(", "Neon_vdup", "(", "f32", "FPR32", ":", "$", "Rn", ")", ")", ")", ",", "(", "v2f32", "(", "DUPELT2s", "(", "SUBREG_TO_REG", "(", "i64", "<NUM_LIT>", ")", ",", "FPR32", ":", "$", "Rn", "," ]
LLVM	Z80old	CPP	stmt_completion	MPU	9,798	[ "::", "Define", ",", "SubIdx", ")", ".", "addImm", "(", "Val", ")", ";" ]	[ "void", "Z80oldInstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DstReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "&", "Orig", ",", "const", "TargetRegisterInfo", "&", "TRI", ")", "const", "{", "if", "(", "!", "Orig", ".", "modifiesRegister", "(", "Z80old", "::", "F", ",", "&", "TRI", ")", "\|\|", "MBB", ".", "computeRegisterLiveness", "(", "&", "TRI", ",", "Z80old", "::", "F", ",", "I", ")", "==", "MachineBasicBlock", "::", "LQR_Dead", ")", "{", "return", "TargetInstrInfo", "::", "reMaterialize", "(", "MBB", ",", "I", ",", "DstReg", ",", "SubIdx", ",", "Orig", ",", "TRI", ")", ";", "}", "unsigned", "Opc", ";", "int", "Val", ";", "switch", "(", "Orig", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected instruction!", "<STR_LIT>", ")", ";", "case", "Z80old", "::", "LD8r0", ":", "Opc", "=", "Z80old", "::", "LD8ri", ";", "Val", "=", "<NUM_LIT>", ";", "break", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "Orig", ".", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState" ]
GCC	aarch64	MD	stmt_completion	CPU	9,799	[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VQ_NO2E", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_concat", ":", "VQ_NO2E", "(", "vec_duplicate", ":", "<", "VHALF", ">", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "<", "VHALF", ">" ]

LLVM

WebAssembly

TD

program_repair

Virtual ISA

9,700

[ "<FIXS>", "defm", "EQ", ":", "ComparisonFP", "SETOEQ", ">", ";", "defm", "NE", ":", "ComparisonFP", "SETUNE", ">", ";", "defm", "LT", ":", "ComparisonFP", "SETOLT", ">", ";", "defm", "LE", ":", "ComparisonFP", "SETOLE", ">", ";", "defm", "GT", ":", "ComparisonFP", "SETOGT", ">", ";", "defm", "GE", ":", "ComparisonFP", "SETOGE", ">", ";", "<FIXE>" ]

[ "*", "defm", "NEARESTINT", ":", "UnaryFP", "fnearbyint", ">", ";", "*", "/", "<BUGS>", "<BUGE>", "defm", "SQRT", ":", "UnaryFP", "fsqrt", ">", ";" ]

LLVM

M88k

CPP

stmt_completion

MPU

9,701

[ "getTheM88kTarget", "(", ")", ")", ";" ]

[ "RegisterMCAsmParser", "<", "M88kAsmParser", ">", "x", "(" ]

GCC

arm

CPP

next_suggestion

CPU

9,702

[ "_", "_", "rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "uint16x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";" ]

[ "_", "_", "rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "uint16x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "_", "_", "rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "uint16x4_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";" ]

LLVM

M68k

CPP

next_suggestion

MPU

9,703

[ "return", "true", ";" ]

[ "Register", "Src", "=", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "Dst", "!=", "Src", "&&", "<STR_LIT>", "You cannot use the same Regs with MOVX_RR", "<STR_LIT>", ")", ";", "const", "auto", "&", "TRI", "=", "getRegisterInfo", "(", ")", ";", "const", "auto", "*", "RCDst", "=", "TRI", ".", "getMaximalPhysRegClass", "(", "Dst", ",", "MVTDst", ")", ";", "const", "auto", "*", "RCSrc", "=", "TRI", ".", "getMaximalPhysRegClass", "(", "Src", ",", "MVTSrc", ")", ";", "assert", "(", "RCDst", "&&", "RCSrc", "&&", "<STR_LIT>", "Wrong use of MOVX_RR", "<STR_LIT>", ")", ";", "assert", "(", "RCDst", "!=", "RCSrc", "&&", "<STR_LIT>", "You cannot use the same Reg Classes with MOVX_RR", "<STR_LIT>", ")", ";", "unsigned", "SSrc", "=", "RI", ".", "getMatchingMegaReg", "(", "Src", ",", "RCDst", ")", ";", "assert", "(", "SSrc", "&&", "<STR_LIT>", "No viable MEGA register available", "<STR_LIT>", ")", ";", "DebugLoc", "DL", "=", "MIB", "->", "getDebugLoc", "(", ")", ";", "if", "(", "Dst", "==", "SSrc", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Remove ", "<STR_LIT>", "<<", "*", "MIB", ".", "getInstr", "(", ")", "<<", "'", "\\n", "'", ")", ";", "MIB", "->", "eraseFromParent", "(", ")", ";", "}", "else", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Expand ", "<STR_LIT>", "<<", "*", "MIB", ".", "getInstr", "(", ")", "<<", "<STR_LIT>", " to MOV\\n", "<STR_LIT>", ")", ";", "MIB", "->", "setDesc", "(", "get", "(", "Move", ")", ")", ";", "MIB", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "SSrc", ")", ";", "}" ]

LLVM

ARM

CPP

next_suggestion

CPU

9,704

[ "NumOpsAdded", "=", "<NUM_LIT>", ";" ]

[ "if", "(", "!", "OpInfo", ")", "return", "false", ";", "assert", "(", "NumOps", "==", "<NUM_LIT>", "&&", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", "<", "<NUM_LIT>", "&&", "OpInfo", "[", "<NUM_LIT>", "]", ".", "isPredicate", "(", ")", "&&", "OpInfo", "[", "<NUM_LIT>", "]", ".", "RegClass", "==", "ARM", "::", "CCRRegClassID", "&&", "<STR_LIT>", "Exactly 3 operands expected", "<STR_LIT>", ")", ";", "unsigned", "Imm8", "=", "getT1Imm8", "(", "insn", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Opcode", "==", "ARM", "::", "tBcc", "?", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Imm8", "<<", "<NUM_LIT>", ")", "+", "<NUM_LIT>", ":", "(", "int", ")", "Imm8", ")", ")", ";" ]

GCC

sh

CPP

next_suggestion

CPU

9,705

[ "rtx", "addr_reg", "=", "!", "can_create_pseudo_p", "(", ")", "?", "get_free_reg", "(", "regs_live", ")", ":", "NULL_RTX", ";" ]

[ "enum", "attr_fp_mode", "fp_mode", "=", "(", "enum", "attr_fp_mode", ")", "mode", ";", "enum", "attr_fp_mode", "norm_mode", "=", "ACTUAL_NORMAL_MODE", "(", "FP_MODE", ")", ";" ]

GCC

arm

CPP

stmt_completion

CPU

9,706

[ ")", ")", "return", "<NUM_LIT>", ";" ]

[ "if", "(", "arm_disable_literal_pool", "&&", "SYMBOL_REF_P", "(", "x", ")", "&&", "CONSTANT_POOL_ADDRESS_P", "(", "x" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

9,707

[ "llvm_unreachable", "(", "<STR_LIT>", "Unexpected instruction", "<STR_LIT>", ")", ";" ]

[ "const", "auto", "&", "HRI", "=", "*", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "switch", "(", "S", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "HRI", ".", "getSpillSize", "(", "Hexagon", "::", "HvxVRRegClass", ")", ";", "default", ":" ]

GCC

v850

MD

next_suggestion

MPU

9,708

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

9,709

[ ";", "++", "I", ")", "{" ]

[ "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "PackedMask", "(", "VecLen", ")", ";", "OpRef", "P", "=", "packp", "(", "SM", ",", "Va", ",", "Vb", ",", "Results", ",", "PackedMask", ")", ";", "if", "(", "P", ".", "isValid", "(", ")", ")", "return", "shuffp1", "(", "ShuffleMask", "(", "PackedMask", ")", ",", "P", ",", "Results", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "MaskL", "(", "VecLen", ")", ",", "MaskR", "(", "VecLen", ")", ";", "OpRef", "L", "=", "shuffp1", "(", "ShuffleMask", "(", "MaskL", ")", ",", "Va", ",", "Results", ")", ";", "OpRef", "R", "=", "shuffp1", "(", "ShuffleMask", "(", "MaskR", ")", ",", "Vb", ",", "Results", ")", ";", "if", "(", "!", "L", ".", "isValid", "(", ")", "||", "!", "R", ".", "isValid", "(", ")", ")", "return", "OpRef", "::", "fail", "(", ")", ";", "SmallVector", "<", "uint8_t", ",", "<NUM_LIT>", ">", "Bytes", "(", "VecLen", ")", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ";", "I", "!=", "VecLen" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

9,710

[ "llvm_unreachable", "(", "<STR_LIT>", "Unknown target flag on GV operand", "<STR_LIT>", ")", ";" ]

[ "MCSymbolRefExpr", "::", "VariantKind", "Kind", "=", "MCSymbolRefExpr", "::", "VK_None", ";", "unsigned", "TargetFlags", "=", "MO", ".", "getTargetFlags", "(", ")", ";", "switch", "(", "TargetFlags", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Kind", "=", "MCSymbolRefExpr", "::", "VK_WASM_GOT_TLS", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Kind", "=", "MCSymbolRefExpr", "::", "VK_GOT", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Kind", "=", "MCSymbolRefExpr", "::", "VK_WASM_MBREL", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Kind", "=", "MCSymbolRefExpr", "::", "VK_WASM_TLSREL", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Kind", "=", "MCSymbolRefExpr", "::", "VK_WASM_TBREL", ";", "break", ";", "default", ":" ]

LLVM

ARM

CPP

code_generation

CPU

9,711

[ "static", "SDValue", "PerformIntrinsicCombine", "(", "SDNode", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "{", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntNo", ")", "{", "default", ":", "break", ";", "case", "Intrinsic", "::", "arm_neon_vshifts", ":", "case", "Intrinsic", "::", "arm_neon_vshiftu", ":", "case", "Intrinsic", "::", "arm_neon_vrshifts", ":", "case", "Intrinsic", "::", "arm_neon_vrshiftu", ":", "case", "Intrinsic", "::", "arm_neon_vrshiftn", ":", "case", "Intrinsic", "::", "arm_neon_vqshifts", ":", "case", "Intrinsic", "::", "arm_neon_vqshiftu", ":", "case", "Intrinsic", "::", "arm_neon_vqshiftsu", ":", "case", "Intrinsic", "::", "arm_neon_vqshiftns", ":", "case", "Intrinsic", "::", "arm_neon_vqshiftnu", ":", "case", "Intrinsic", "::", "arm_neon_vqshiftnsu", ":", "case", "Intrinsic", "::", "arm_neon_vqrshiftns", ":", "case", "Intrinsic", "::", "arm_neon_vqrshiftnu", ":", "case", "Intrinsic", "::", "arm_neon_vqrshiftnsu", ":", "{", "EVT", "VT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "int64_t", "Cnt", ";", "unsigned", "VShiftOpc", "=", "<NUM_LIT>", ";", "switch", "(", "IntNo", ")", "{", "case", "Intrinsic", "::", "arm_neon_vshifts", ":", "case", "Intrinsic", "::", "arm_neon_vshiftu", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "{", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "false", ",", "true", ",", "Cnt", ")", ")", "{", "VShiftOpc", "=", "(", "IntNo", "==", "Intrinsic", "::", "arm_neon_vshifts", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "}", "return", "SDValue", "(", ")", ";", "case", "Intrinsic", "::", "arm_neon_vrshifts", ":", "case", "Intrinsic", "::", "arm_neon_vrshiftu", ":", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "false", ",", "true", ",", "Cnt", ")", ")", "break", ";", "return", "SDValue", "(", ")", ";", "case", "Intrinsic", "::", "arm_neon_vqshifts", ":", "case", "Intrinsic", "::", "arm_neon_vqshiftu", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "break", ";", "return", "SDValue", "(", ")", ";", "case", "Intrinsic", "::", "arm_neon_vqshiftsu", ":", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "break", ";", "llvm_unreachable", "(", "<STR_LIT>", "invalid shift count for vqshlu intrinsic", "<STR_LIT>", ")", ";", "case", "Intrinsic", "::", "arm_neon_vrshiftn", ":", "case", "Intrinsic", "::", "arm_neon_vqshiftns", ":", "case", "Intrinsic", "::", "arm_neon_vqshiftnu", ":", "case", "Intrinsic", "::", "arm_neon_vqshiftnsu", ":", "case", "Intrinsic", "::", "arm_neon_vqrshiftns", ":", "case", "Intrinsic", "::", "arm_neon_vqrshiftnu", ":", "case", "Intrinsic", "::", "arm_neon_vqrshiftnsu", ":", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "true", ",", "true", ",", "Cnt", ")", ")", "break", ";", "llvm_unreachable", "(", "<STR_LIT>", "invalid shift count for narrowing vector shift ", "<STR_LIT>", "<STR_LIT>", "intrinsic", "<STR_LIT>", ")", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unhandled vector shift", "<STR_LIT>", ")", ";", "}", "switch", "(", "IntNo", ")", "{", "case", "Intrinsic", "::", "arm_neon_vshifts", ":", "case", "Intrinsic", "::", "arm_neon_vshiftu", ":", "break", ";", "case", "Intrinsic", "::", "arm_neon_vrshifts", ":", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "arm_neon_vrshiftu", ":", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "arm_neon_vrshiftn", ":", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "arm_neon_vqshifts", ":", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "arm_neon_vqshiftu", ":", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "arm_neon_vqshiftsu", ":", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "arm_neon_vqshiftns", ":", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "arm_neon_vqshiftnu", ":", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "arm_neon_vqshiftnsu", ":", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "arm_neon_vqrshiftns", ":", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "arm_neon_vqrshiftnu", ":", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "Intrinsic", "::", "arm_neon_vqrshiftnsu", ":", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "return", "DAG", ".", "getNode", "(", "VShiftOpc", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "MVT", "::", "i32", ")", ")", ";", "}", "case", "Intrinsic", "::", "arm_neon_vshiftins", ":", "{", "EVT", "VT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "int64_t", "Cnt", ";", "unsigned", "VShiftOpc", "=", "<NUM_LIT>", ";", "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "false", ",", "true", ",", "Cnt", ")", ")", "VShiftOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", "invalid shift count for vsli/vsri intrinsic", "<STR_LIT>", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "VShiftOpc", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "MVT", "::", "i32", ")", ")", ";", "}", "case", "Intrinsic", "::", "arm_neon_vqrshifts", ":", "case", "Intrinsic", "::", "arm_neon_vqrshiftu", ":", "break", ";", "}", "return", "SDValue", "(", ")", ";", "}" ]

[ "PerformIntrinsicCombine", "-", "ARM-specific", "DAG", "combining", "for", "intrinsics", "." ]

GCC

arm

MD

stmt_completion

CPU

9,712

[ "(", "V4HF", "<STR_LIT>", ")" ]

[ "(", "define_mode_attr", "V_if_elem", "[", "(", "V8QI", "<STR_LIT>", ")", "(", "V16QI", "<STR_LIT>", ")", "(", "V4HI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V2SI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "DI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V2SF", "<STR_LIT>", ")", "(", "V4SF", "<STR_LIT>", ")", "(", "SF", "<STR_LIT>", ")", "(", "DF", "<STR_LIT>", ")", "(", "HF", "<STR_LIT>", ")" ]

GCC

mcore

MD

stmt_completion

MPU

9,713

[ ")", ")", ")", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "SI", "(", "mem", ":", "HI", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,714

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

GCC

cris

MD

stmt_completion

MPU

9,715

[ "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "strict_low_part", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "and", ":", "HI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]

GCC

arm

CPP

next_suggestion

CPU

9,716

[ "}" ]

[ "_", "_", "arm_vdupq_n_u16", "(", "uint16_t", "_", "_", "a", ")", "{", "return", "_", "_", "builtin_mve_vdupq_n_uv8hi", "(", "_", "_", "a", ")", ";" ]

GCC

gcn

MD

next_suggestion

GPU

9,717

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V_DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "V_DF", "(", "match_operand", ":", "V_DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V_DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

GCC

rs6000

MD

stmt_completion

CPU

9,718

[ ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,719

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

9,720

[ "std", "::", "string", "lowerCase", "=", "LowercaseString", "(", "upperCase", ")", ";" ]

[ "default", ":", "return", "AsmToken", "(", "lexedToken", ")", ";", "case", "AsmToken", "::", "Error", ":", "SetError", "(", "Lexer", "->", "getErrLoc", "(", ")", ",", "Lexer", "->", "getErr", "(", ")", ")", ";", "return", "AsmToken", "(", "lexedToken", ")", ";", "case", "AsmToken", "::", "Identifier", ":", "{", "std", "::", "string", "upperCase", "=", "lexedToken", ".", "getString", "(", ")", ".", "str", "(", ")", ";" ]

LLVM

AMDGPU

TD

stmt_completion

GPU

9,721

[ "<STR_LIT>", ">", ";" ]

[ "def", "FeatureSupportsXNACK", ":", "SubtargetFeature", "<", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "," ]

LLVM

AArch64

CPP

next_suggestion

CPU

9,722

[ "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "RefKind", ",", "Ctx", ")", ";" ]

[ "else", "if", "(", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_TLVPPAGEOFF", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected target flags with MO_TLS on GV operand", "<STR_LIT>", ")", ";", "}", "else", "{", "if", "(", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_PAGE", ";", "else", "if", "(", "(", "MO", ".", "getTargetFlags", "(", ")", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "RefKind", "=", "MCSymbolRefExpr", "::", "VK_PAGEOFF", ";", "}" ]

LLVM

AArch64

TD

next_suggestion

CPU

9,723

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";" ]

[ "class", "BaseSIMDThreeScalarTied", "<", "bit", "U", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "bit", "R", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "dag", "oops", ",", "dag", "iops", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ">", ":", "I", "<", "oops", ",", "iops", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "pattern", ">", ",", "Sched", "<", "[", "WriteVd", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

stormy16

CPP

stmt_completion

CPU

9,724

[ "<STR_LIT>", "\\t.section \\\".bss_below100\\\",\\\"aw\\\",@nobits", "<STR_LIT>", ")", ";" ]

[ "bss100_section", "=", "get_unnamed_section", "(", "SECTION_WRITE", "|", "SECTION_BSS", ",", "output_section_asm_op", "," ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,725

[ "}" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

9,726

[ "return", "false", ";" ]

[ "}", "if", "(", "Size", "==", "<NUM_LIT>", ")", "{", "bool", "AlignedBy8", "=", "Alignment", ">=", "Align", "(", "<NUM_LIT>", ")", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "AlignedBy8", ";", "return", "AlignedBy8", ";", "}", "}", "if", "(", "AddrSpace", "==", "AMDGPUAS", "::", "PRIVATE_ADDRESS", ")", "{", "bool", "AlignedBy4", "=", "Alignment", ">=", "Align", "(", "<NUM_LIT>", ")", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "AlignedBy4", ";", "return", "AlignedBy4", "||", "Subtarget", "->", "enableFlatScratch", "(", ")", "||", "Subtarget", "->", "hasUnalignedScratchAccess", "(", ")", ";", "}", "if", "(", "AddrSpace", "==", "AMDGPUAS", "::", "FLAT_ADDRESS", "&&", "!", "Subtarget", "->", "hasUnalignedScratchAccess", "(", ")", ")", "{", "bool", "AlignedBy4", "=", "Alignment", ">=", "Align", "(", "<NUM_LIT>", ")", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "AlignedBy4", ";", "return", "AlignedBy4", ";", "}", "if", "(", "Subtarget", "->", "hasUnalignedBufferAccessEnabled", "(", ")", "&&", "!", "(", "AddrSpace", "==", "AMDGPUAS", "::", "LOCAL_ADDRESS", "||", "AddrSpace", "==", "AMDGPUAS", "::", "REGION_ADDRESS", ")", ")", "{", "if", "(", "IsFast", ")", "{", "*", "IsFast", "=", "(", "AddrSpace", "==", "AMDGPUAS", "::", "CONSTANT_ADDRESS", "||", "AddrSpace", "==", "AMDGPUAS", "::", "CONSTANT_ADDRESS_32BIT", ")", "?", "Alignment", ">=", "Align", "(", "<NUM_LIT>", ")", ":", "Alignment", "!=", "Align", "(", "<NUM_LIT>", ")", ";", "}", "return", "true", ";", "}", "if", "(", "Size", "<", "<NUM_LIT>", ")" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

9,727

[ "}" ]

[ "ISD", "::", "NodeType", "getExtendForAtomicCmpSwapArg", "(", ")", "const", "override", "{", "return", "ISD", "::", "ZERO_EXTEND", ";" ]

LLVM

Patmos

CPP

stmt_completion

VLIW

9,728

[ "->", "getContainedType", "(", "i", ")", ")", ")", "{" ]

[ "if", "(", "DSTy", "->", "isLiteral", "(", ")", "!=", "SSTy", "->", "isLiteral", "(", ")", "||", "DSTy", "->", "isPacked", "(", ")", "!=", "SSTy", "->", "isPacked", "(", ")", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "ArrayType", "*", "DATy", "=", "dyn_cast", "<", "ArrayType", ">", "(", "DstTy", ")", ")", "{", "if", "(", "DATy", "->", "getNumElements", "(", ")", "!=", "cast", "<", "ArrayType", ">", "(", "SrcTy", ")", "->", "getNumElements", "(", ")", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "VectorType", "*", "DVTy", "=", "dyn_cast", "<", "VectorType", ">", "(", "DstTy", ")", ")", "{", "if", "(", "DVTy", "->", "getNumElements", "(", ")", "!=", "cast", "<", "ArrayType", ">", "(", "SrcTy", ")", "->", "getNumElements", "(", ")", ")", "return", "<NUM_LIT>", ";", "}", "EQ", "[", "std", "::", "make_pair", "(", "DstTy", ",", "SrcTy", ")", "]", "=", "-", "<NUM_LIT>", ";", "int", "retval", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "SrcTy", "->", "getNumContainedTypes", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "switch", "(", "areTypesIsomorphic", "(", "DstTy", "->", "getContainedType", "(", "i", ")", ",", "SrcTy" ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,729

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "def", "L2_ploadritnew_io", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "IntRegs", ":", "$", "Rs32", ",", "u30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_44d3da28", ",", "TypeV2LDST", ">", ",", "Enc_f82eaf", ",", "AddrModeRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

9,730

[ "unsigned", "ScalarSize", ")", "const", "{" ]

[ "bool", "AMDGPUCodeGenPrepare", "::", "isI24", "(", "Value", "*", "V", "," ]

LLVM

VE

TD

stmt_completion

CPU

9,731

[ ")", ")", ",", "(", "CVTWDSXr", "RD_RZ", ",", "$", "src", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "i32", "(", "fp_to_sint", "f64", ":", "$", "src" ]

GCC

rs6000

CPP

next_suggestion

CPU

9,732

[ "}" ]

[ "case", "DFmode", ":", "if", "(", "!", "TARGET_POWERPC64", ")", "gcc_unreachable", "(", ")", ";", "store_string", "=", "<STR_LIT>", "std", "<STR_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "else", "fatal_insn", "(", "<STR_LIT>", "emit_fusion_p9_store, bad reg #2", "<STR_LIT>", ",", "reg", ")", ";", "if", "(", "!", "MEM_P", "(", "mem", ")", ")", "fatal_insn", "(", "<STR_LIT>", "emit_fusion_p9_store not MEM", "<STR_LIT>", ",", "mem", ")", ";", "addr", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "fusion_split_address", "(", "addr", ",", "&", "hi", ",", "&", "lo", ")", ";", "emit_fusion_addis", "(", "tmp_reg", ",", "hi", ",", "<STR_LIT>", "power9 store fusion", "<STR_LIT>", ",", "GET_MODE_NAME", "(", "mode", ")", ")", ";", "emit_fusion_load_store", "(", "reg", ",", "tmp_reg", ",", "lo", ",", "store_string", ")", ";", "return", "<STR_LIT>", "<STR_LIT>", ";" ]

LLVM

AMDGPU

CPP

code_generation

GPU

9,733

[ "bool", "AMDGPUCFGStructurizer", "::", "isReturnBlock", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "MachineInstr", "*", "MI", "=", "getReturnInstr", "(", "MBB", ")", ";", "bool", "IsReturn", "=", "(", "MBB", "->", "succ_size", "(", ")", "==", "<NUM_LIT>", ")", ";", "if", "(", "MI", ")", "assert", "(", "IsReturn", ")", ";", "else", "if", "(", "IsReturn", ")", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "BB", "<STR_LIT>", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", " is return block without RETURN instr\\n", "<STR_LIT>", ";", ")", ";", "return", "IsReturn", ";", "}" ]

[ "Convenience", "function", "that", "returns", "true", "if", "the", "block", "ends", "in", "a", "return", "instruction", "." ]

LLVM

ARM

TD

stmt_completion

CPU

9,734

[ ";" ]

[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "!", "cast", "<", "AsmOperandClass", ">", "(", "<STR_LIT>", "#", "shift", "#", "<STR_LIT>", ")", ";", "let", "DecoderMethod", "=", "<STR_LIT>", "#", "shift", "#", "<STR_LIT>" ]

LLVM

X86

TD

program_repair

CPU

9,735

[ "<FIXS>", "def", ":", "InstRW", "[", "SKXWriteResGroup80", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]

[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "SKXWriteResGroup80", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", "SKXWriteResGroup81", ":", "SchedWriteRes", "[", "SKXPort23", ",", "SKXPort0156", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

TD

next_suggestion

GPU

9,736

[ "}" ]

[ "list", "<", "dag", ">", "ret3", "=", "[", "(", "set", "P", ".", "DstVT", ":", "$", "vdst", ",", "(", "DivergentFragOrOp", "<", "node", ",", "P", ">", ".", "ret", "(", "P", ".", "Src0VT", "!", "if", "(", "P", ".", "HasClamp", ",", "(", "VOP3OpSelMods0", "P", ".", "Src0VT", ":", "$", "src0", ",", "i32", ":", "$", "src0_modifiers", ",", "i1", ":", "$", "clamp", ")", ",", "(", "VOP3OpSelMods", "P", ".", "Src0VT", ":", "$", "src0", ",", "i32", ":", "$", "src0_modifiers", ")", ")", ")", ",", "(", "P", ".", "Src1VT", "(", "VOP3OpSelMods", "P", ".", "Src1VT", ":", "$", "src1", ",", "i32", ":", "$", "src1_modifiers", ")", ")", ",", "(", "P", ".", "Src2VT", "(", "VOP3OpSelMods", "P", ".", "Src2VT", ":", "$", "src2", ",", "i32", ":", "$", "src2_modifiers", ")", ")", ")", ")", "]", ";", "list", "<", "dag", ">", "ret2", "=", "[", "(", "set", "P", ".", "DstVT", ":", "$", "vdst", ",", "(", "DivergentFragOrOp", "<", "node", ",", "P", ">", ".", "ret", "!", "if", "(", "P", ".", "HasClamp", ",", "(", "P", ".", "Src0VT", "(", "VOP3OpSelMods0", "P", ".", "Src0VT", ":", "$", "src0", ",", "i32", ":", "$", "src0_modifiers", ",", "i1", ":", "$", "clamp", ")", ")", ",", "(", "P", ".", "Src0VT", "(", "VOP3OpSelMods", "P", ".", "Src0VT", ":", "$", "src0", ",", "i32", ":", "$", "src0_modifiers", ")", ")", ")", ",", "(", "P", ".", "Src1VT", "(", "VOP3OpSelMods", "P", ".", "Src1VT", ":", "$", "src1", ",", "i32", ":", "$", "src1_modifiers", ")", ")", ")", ")", "]", ";", "list", "<", "dag", ">", "ret1", "=", "[", "(", "set", "P", ".", "DstVT", ":", "$", "vdst", ",", "(", "DivergentFragOrOp", "<", "node", ",", "P", ">", ".", "ret", "(", "P", ".", "Src0VT", "(", "VOP3OpSelMods0", "P", ".", "Src0VT", ":", "$", "src0", ",", "i32", ":", "$", "src0_modifiers", ",", "i1", ":", "$", "clamp", ")", ")", ")", ")", "]", ";", "list", "<", "dag", ">", "ret", "=", "!", "if", "(", "!", "eq", "(", "P", ".", "NumSrcArgs", ",", "<NUM_LIT>", ")", ",", "ret3", ",", "!", "if", "(", "!", "eq", "(", "P", ".", "NumSrcArgs", ",", "<NUM_LIT>", ")", ",", "ret2", ",", "ret1", ")", ")", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

9,737

[ "}" ]

[ "if", "(", "!", "SrcRC", ")", "{", "RB", "=", "RegClassOrBank", ".", "get", "<", "const", "RegisterBank", "*", ">", "(", ")", ";", "SrcRC", "=", "getRegClassForTypeOnBank", "(", "MRI", ".", "getType", "(", "SrcReg", ")", ",", "*", "RB", ",", "RBI", ",", "true", ")", ";", "}", "if", "(", "RC", "==", "&", "<STR_LIT>", "::", "<STR_LIT>", "&&", "SrcRC", "==", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "unsigned", "PromoteReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "I", ".", "getParent", "(", ")", ",", "I", ",", "I", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addDef", "(", "PromoteReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addUse", "(", "SrcReg", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MachineOperand", "&", "RegOp", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "RegOp", ".", "setReg", "(", "PromoteReg", ")", ";", "}", "else", "if", "(", "RC", "==", "&", "<STR_LIT>", "::", "<STR_LIT>", "&&", "SrcRC", "==", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "selectFP16CopyFromGPR32", "(", "I", ",", "TII", ",", "MRI", ",", "SrcReg", ")", ";", "}", "}", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "RC", ",", "MRI", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Failed to constrain ", "<STR_LIT>", "<<", "TII", ".", "getName", "(", "I", ".", "getOpcode", "(", ")", ")", "<<", "<STR_LIT>", " operand\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "I", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "return", "true", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

9,738

[ "Index", ",", "SDValue", "&", "Disp", ",", "SDValue", "&", "Segment", ")", "{" ]

[ "bool", "X86DAGToDAGISel", "::", "TryFoldLoad", "(", "SDNode", "*", "P", ",", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Scale", ",", "SDValue", "&" ]

GCC

msp430

CPP

code_generation

MPU

9,739

[ "rtx", "msp430_eh_return_stackadj_rtx", "(", "void", ")", "{", "if", "(", "!", "cfun", "->", "machine", "->", "eh_stack_adjust", ")", "{", "rtx", "sa", ";", "sa", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "cfun", "->", "machine", "->", "eh_stack_adjust", "=", "sa", ";", "}", "return", "cfun", "->", "machine", "->", "eh_stack_adjust", ";", "}" ]

[ "Implements", "EH_RETURN_STACKADJ_RTX", ".", "Saved", "and", "used", "later", "in", "m32c_emit_eh_epilogue", "." ]

GCC

i386

MD

program_repair

CPU

9,740

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

LLVM

X86

CPP

stmt_completion

CPU

9,741

[ "(", "VT", ")", ";" ]

[ "AddrOps", ".", "push_back", "(", "Chain", ")", ";", "SDNode", "*", "Load", "=", "<NUM_LIT>", ";", "if", "(", "FoldedLoad", ")", "{", "EVT", "VT", "=", "*", "RC", "->", "vt_begin", "(", ")", ";", "std", "::", "pair", "<", "MachineInstr", "::", "mmo_iterator", ",", "MachineInstr", "::", "mmo_iterator", ">", "MMOs", "=", "MF", ".", "extractLoadMemRefs", "(", "cast", "<", "MachineSDNode", ">", "(", "N", ")", "->", "memoperands_begin", "(", ")", ",", "cast", "<", "MachineSDNode", ">", "(", "N", ")", "->", "memoperands_end", "(", ")", ")", ";", "if", "(", "!", "(", "*", "MMOs", ".", "first", ")", "&&", "RC", "==", "&", "X86", "::", "VR128RegClass", "&&", "!", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "isUnalignedMemAccessFast", "(", ")", ")", "return", "false", ";", "unsigned", "Alignment", "=", "RC", "->", "getSize", "(", ")", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "bool", "isAligned", "=", "(", "*", "MMOs", ".", "first", ")", "&&", "(", "*", "MMOs", ".", "first", ")", "->", "getAlignment", "(", ")", ">=", "Alignment", ";", "Load", "=", "DAG", ".", "getMachineNode", "(", "getLoadRegOpcode", "(", "<NUM_LIT>", ",", "RC", ",", "isAligned", ",", "TM", ")", ",", "dl", ",", "VT", ",", "MVT", "::", "Other", ",", "AddrOps", ")", ";", "NewNodes", ".", "push_back", "(", "Load", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "Load", ")", "->", "setMemRefs", "(", "MMOs", ".", "first", ",", "MMOs", ".", "second", ")", ";", "}", "std", "::", "vector", "<", "EVT", ">", "VTs", ";", "const", "TargetRegisterClass", "*", "DstRC", "=", "<NUM_LIT>", ";", "if", "(", "MCID", ".", "getNumDefs", "(", ")", ">", "<NUM_LIT>", ")", "{", "DstRC", "=", "getRegClass", "(", "MCID", ",", "<NUM_LIT>", ",", "&", "RI", ",", "MF", ")", ";", "VTs", ".", "push_back", "(", "*", "DstRC", "->", "vt_begin", "(", ")", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "N", "->", "getNumValues", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "i", ")", ";", "if", "(", "VT", "!=", "MVT", "::", "Other", "&&", "i", ">=", "(", "unsigned", ")", "MCID", ".", "getNumDefs", "(", ")", ")", "VTs", ".", "push_back" ]

LLVM

MBlaze

CPP

stmt_completion

MPU

9,742

[ "addMBB", "(", "FBB", ")", ";" ]

[ "unsigned", "MBlazeInstrInfo", "::", "InsertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "DebugLoc", "DL", ")", "const", "{", "assert", "(", "TBB", "&&", "<STR_LIT>", "InsertBranch must not be told to insert a fallthrough", "<STR_LIT>", ")", ";", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "||", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "MBlaze branch conditions have two components!", "<STR_LIT>", ")", ";", "unsigned", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "!", "Cond", ".", "empty", "(", ")", ")", "Opc", "=", "(", "unsigned", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "if", "(", "FBB", "==", "<NUM_LIT>", ")", "{", "if", "(", "Cond", ".", "empty", "(", ")", ")", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "else", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "return", "<NUM_LIT>", ";", "}", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "." ]

LLVM

AArch64

TD

stmt_completion

CPU

9,743

[ "$", "Rn", ",", "(", "i32", "<NUM_LIT>", ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v4i32", "(", "sext", "(", "v4i16", "(", "extract_subvector", "V128", ":", "$", "Rn", ",", "(", "i64", "<NUM_LIT>", ")", ")", ")", ")", ")", ",", "(", "SSHLLv8i16_shift", "V128", ":" ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,744

[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

[ "def", "J2_jumpt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_db2bce9c", ",", "TypeJ", ">", ",", "Enc_daea09", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

9,745

[ "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";" ]

[ "return", "Param", "{", "I32", ",", "NumElts", "," ]

LLVM

AVR

CPP

next_suggestion

MPU

9,746

[ "}" ]

[ "std", "::", "unique_ptr", "<", "MCObjectTargetWriter", ">", "AVRAsmBackend", "::", "createObjectTargetWriter", "(", ")", "const", "{", "return", "createAVRELFObjectWriter", "(", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "OSType", ")", ")", ";" ]

LLVM

X86

TD

stmt_completion

CPU

9,747

[ "VR128", ")", ")", ",", "(", "v2f64", "(", "COPY_TO_REGCLASS", "FR64", ":", "$", "src2", ",", "VR128", ")", ")", ")", ")", ",", "FR64", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "f64", "(", "X86fand", "FR64", ":", "$", "src1", ",", "FR64", ":", "$", "src2", ")", ")", ",", "(", "COPY_TO_REGCLASS", "(", "v2f64", "(", "VANDPDrr", "(", "v2f64", "(", "COPY_TO_REGCLASS", "FR64", ":", "$", "src1", "," ]

GCC

s390

MD

stmt_completion

MPU

9,748

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "reg", "CC_REGNUM", ")", "(", "compare", "(", "neg", ":", "BFP", "(", "abs", ":", "BFP", "(", "match_operand", ":", "BFP", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_operand", ":", "BFP", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "BFP", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "BFP", "(", "abs", ":", "BFP", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr" ]

LLVM

AArch64

CPP

stmt_completion

CPU

9,749

[ "UnwindHelpObject", ",", "<NUM_LIT>", ")", ";" ]

[ "}", "else", "{", "if", "(", "AFI", "->", "getTailCallReservedStack", "(", ")", "!=", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", "cannot generate ABI-changing tail call for Win64", "<STR_LIT>", ")", ";", "const", "unsigned", "VarArgsArea", "=", "AFI", "->", "getVarArgsGPRSize", "(", ")", ";", "const", "unsigned", "UnwindHelpObject", "=", "(", "MF", ".", "hasEHFunclets", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "return", "alignTo", "(", "VarArgsArea", "+" ]

GCC

arm

CPP

stmt_completion

CPU

9,750

[ "_", "_", "p", ")", ";" ]

[ "_", "_", "arm_vmlsdavaq_p_s32", "(", "int32_t", "_", "_", "a", ",", "int32x4_t", "_", "_", "b", ",", "int32x4_t", "_", "_", "c", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vmlsdavaq_p_sv4si", "(", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_", "c", "," ]

LLVM

X86

TD

program_repair

CPU

9,751

[ "<FIXS>", "load", ",", "<STR_LIT>", ">", ",", "PS", ",", "EVEX", ",", "VEX_LIG", ",", "<FIXE>", "<FIXS>", "load", ",", "<STR_LIT>", ">", ",", "PS", ",", "EVEX", ",", "VEX_LIG", ",", "<FIXE>" ]

[ "}", "let", "isCodeGenOnly", "=", "<NUM_LIT>", "in", "{", "defm", "Int_VUCOMISSZ", ":", "sse12_ord_cmp", "<NUM_LIT>", ",", "VR128X", ",", "X86ucomi", ",", "v4f32", ",", "f128mem", ",", "<BUGS>", "load", ",", "<STR_LIT>", ">", ",", "TB", ",", "EVEX", ",", "VEX_LIG", ",", "<BUGE>", "EVEX_CD8", "<NUM_LIT>", ",", "CD8VT1", ">", ";", "defm", "Int_VUCOMISDZ", ":", "sse12_ord_cmp", "<NUM_LIT>", ",", "VR128X", ",", "X86ucomi", ",", "v2f64", ",", "f128mem", ",", "load", ",", "<STR_LIT>", ">", ",", "PD", ",", "EVEX", ",", "VEX_LIG", ",", "VEX_W", ",", "EVEX_CD8", "<NUM_LIT>", ",", "CD8VT1", ">", ";", "defm", "Int_VCOMISSZ", ":", "sse12_ord_cmp", "<NUM_LIT>", ",", "VR128X", ",", "X86comi", ",", "v4f32", ",", "f128mem", ",", "<BUGS>", "load", ",", "<STR_LIT>", ">", ",", "TB", ",", "EVEX", ",", "VEX_LIG", ",", "<BUGE>", "EVEX_CD8", "<NUM_LIT>", ",", "CD8VT1", ">", ";", "defm", "Int_VCOMISDZ", ":", "sse12_ord_cmp", "<NUM_LIT>", ",", "VR128X", ",", "X86comi", ",", "v2f64", ",", "f128mem", ",", "load", ",", "<STR_LIT>", ">", ",", "PD", ",", "EVEX", "," ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,752

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

LLVM

Sparc

CPP

stmt_completion

CPU

9,753

[ "HiVal", ")", ";" ]

[ "LowerFormalArguments_32", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "dl", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineRegisterInfo", "&", "RegInfo", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SparcMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SparcMachineFunctionInfo", ">", "(", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_Sparc32", ")", ";", "const", "unsigned", "StackOffset", "=", "<NUM_LIT>", ";", "unsigned", "InIdx", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "InIdx", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "if", "(", "Ins", "[", "InIdx", "]", ".", "Flags", ".", "isSRet", "(", ")", ")", "{", "if", "(", "InIdx", "!=", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", "sparc only supports sret on the first parameter", "<STR_LIT>", ")", ";", "int", "FrameIdx", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ")", ";", "SDValue", "FIPtr", "=", "DAG", ".", "getFrameIndex", "(", "FrameIdx", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Arg", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i32", ",", "dl", ",", "Chain", ",", "FIPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "InVals", ".", "push_back", "(", "Arg", ")", ";", "continue", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "assert", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "f64", ")", ";", "unsigned", "VRegHi", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VRegHi", ")", ";", "SDValue", "HiVal", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VRegHi", ",", "MVT", "::", "i32", ")", ";", "assert", "(", "i", "+", "<NUM_LIT>", "<", "e", ")", ";", "CCValAssign", "&", "NextVA", "=", "ArgLocs", "[", "++", "i", "]", ";", "SDValue", "LoVal", ";", "if", "(", "NextVA", ".", "isMemLoc", "(", ")", ")", "{", "int", "FrameIdx", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "StackOffset", "+", "NextVA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIPtr", "=", "DAG", ".", "getFrameIndex", "(", "FrameIdx", ",", "MVT", "::", "i32", ")", ";", "LoVal", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i32", ",", "dl", ",", "Chain", ",", "FIPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "unsigned", "loReg", "=", "MF", ".", "addLiveIn", "(", "NextVA", ".", "getLocReg", "(", ")", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "LoVal", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "loReg", ",", "MVT", "::", "i32", ")", ";", "}", "SDValue", "WholeValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_PAIR", ",", "dl", ",", "MVT", "::", "i64", ",", "LoVal", ",", "HiVal", ")", ";", "WholeValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "f64", ",", "WholeValue", ")", ";", "InVals", ".", "push_back", "(", "WholeValue", ")", ";", "continue", ";", "}", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "VReg", ")", ";", "SDValue", "Arg", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "VReg", ",", "MVT", "::", "i32", ")", ";", "if", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "f32", ")", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "f32", ",", "Arg", ")", ";", "else", "if", "(", "VA", ".", "getLocVT", "(", ")", "!=", "MVT", "::", "i32", ")", "{", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertSext", ",", "dl", ",", "MVT", "::", "i32", ",", "Arg", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "}", "InVals", ".", "push_back", "(", "Arg", ")", ";", "continue", ";", "}", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "unsigned", "Offset", "=", "VA", ".", "getLocMemOffset", "(", ")", "+", "StackOffset", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "assert", "(", "VA", ".", "getValVT", "(", ")", "==", "MVT", "::", "f64", ")", ";", "if", "(", "Offset", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "{", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "Offset", ",", "true", ")", ";", "SDValue", "FIPtr", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "SDValue", "Load", "=", "DAG", ".", "getLoad", "(", "VA", ".", "getValVT", "(", ")", ",", "dl", ",", "Chain", ",", "FIPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "InVals", ".", "push_back", "(", "Load", ")", ";", "continue", ";", "}", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "Offset", ",", "true", ")", ";", "SDValue", "FIPtr", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "PtrVT", ")", ";", "SDValue", "HiVal", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i32", ",", "dl", ",", "Chain", ",", "FIPtr", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "int", "FI2", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "Offset", "+", "<NUM_LIT>", ",", "true", ")", ";", "SDValue", "FIPtr2", "=", "DAG", ".", "getFrameIndex", "(", "FI2", ",", "PtrVT", ")", ";", "SDValue", "LoVal", "=", "DAG", ".", "getLoad", "(", "MVT", "::", "i32", ",", "dl", ",", "Chain", ",", "FIPtr2", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "WholeValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_PAIR", ",", "dl", ",", "MVT", "::", "i64", ",", "LoVal", "," ]

LLVM

PowerPC

TD

program_repair

CPU

9,754

[ "<FIXS>", "[", "(", "truncstorei8", "i64", ":", "$", "rS", ",", "DForm", ":", "$", "src", ")", "]", ">", ";", "<FIXE>", "<FIXS>", "[", "(", "truncstorei16", "i64", ":", "$", "rS", ",", "DForm", ":", "$", "src", ")", "]", ">", ";", "<FIXE>", "<FIXS>", "[", "(", "truncstorei32", "i64", ":", "$", "rS", ",", "DForm", ":", "$", "src", ")", "]", ">", ";", "<FIXE>", "<FIXS>", "[", "(", "truncstorei8", "i64", ":", "$", "rS", ",", "XForm", ":", "$", "dst", ")", "]", ">", ",", "<FIXE>", "<FIXS>", "[", "(", "truncstorei16", "i64", ":", "$", "rS", ",", "XForm", ":", "$", "dst", ")", "]", ">", ",", "<FIXE>", "<FIXS>", "[", "(", "truncstorei32", "i64", ":", "$", "rS", ",", "XForm", ":", "$", "dst", ")", "]", ">", ",", "<FIXE>", "<FIXS>", "[", "(", "store", "i64", ":", "$", "rS", ",", "DSForm", ":", "$", "dst", ")", "]", ">", ",", "isPPC64", ";", "<FIXE>", "<FIXS>", "[", "(", "store", "i64", ":", "$", "rS", ",", "XForm", ":", "$", "dst", ")", "]", ">", ",", "isPPC64", ",", "<FIXE>", "<FIXS>", "[", "(", "PPCstbrx", "i64", ":", "$", "rS", ",", "ForceXForm", ":", "$", "dst", ",", "i64", ")", "]", ">", ",", "isPPC64", ",", "<FIXE>" ]

[ "def", "STB8", ":", "DForm_1", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "g8rc", ":", "$", "rS", ",", "memri", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "IIC_LdStStore", ",", "<BUGS>", "[", "(", "truncstorei8", "i64", ":", "$", "rS", ",", "iaddr", ":", "$", "src", ")", "]", ">", ";", "<BUGE>", "def", "STH8", ":", "DForm_1", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "g8rc", ":", "$", "rS", ",", "memri", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "IIC_LdStStore", ",", "<BUGS>", "[", "(", "truncstorei16", "i64", ":", "$", "rS", ",", "iaddr", ":", "$", "src", ")", "]", ">", ";", "<BUGE>", "def", "STW8", ":", "DForm_1", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "g8rc", ":", "$", "rS", ",", "memri", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "IIC_LdStStore", ",", "<BUGS>", "[", "(", "truncstorei32", "i64", ":", "$", "rS", ",", "iaddr", ":", "$", "src", ")", "]", ">", ";", "<BUGE>", "def", "STBX8", ":", "XForm_8_memOp", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "g8rc", ":", "$", "rS", ",", "memrr", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "IIC_LdStStore", ",", "<BUGS>", "[", "(", "truncstorei8", "i64", ":", "$", "rS", ",", "xaddr", ":", "$", "dst", ")", "]", ">", ",", "<BUGE>", "PPC970_DGroup_Cracked", ";", "def", "STHX8", ":", "XForm_8_memOp", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "g8rc", ":", "$", "rS", ",", "memrr", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "IIC_LdStStore", ",", "<BUGS>", "[", "(", "truncstorei16", "i64", ":", "$", "rS", ",", "xaddr", ":", "$", "dst", ")", "]", ">", ",", "<BUGE>", "PPC970_DGroup_Cracked", ";", "def", "STWX8", ":", "XForm_8_memOp", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "g8rc", ":", "$", "rS", ",", "memrr", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "IIC_LdStStore", ",", "<BUGS>", "[", "(", "truncstorei32", "i64", ":", "$", "rS", ",", "xaddr", ":", "$", "dst", ")", "]", ">", ",", "<BUGE>", "PPC970_DGroup_Cracked", ";", "}", "def", "STD", ":", "DSForm_1", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "g8rc", ":", "$", "rS", ",", "memrix", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "IIC_LdStSTD", ",", "<BUGS>", "[", "(", "DSFormStore", "i64", ":", "$", "rS", ",", "iaddrX4", ":", "$", "dst", ")", "]", ">", ",", "isPPC64", ";", "<BUGE>", "def", "STDX", ":", "XForm_8_memOp", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "g8rc", ":", "$", "rS", ",", "memrr", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "IIC_LdStSTD", ",", "<BUGS>", "[", "(", "store", "i64", ":", "$", "rS", ",", "xaddrX4", ":", "$", "dst", ")", "]", ">", ",", "isPPC64", ",", "<BUGE>", "PPC970_DGroup_Cracked", ";", "def", "STDBRX", ":", "XForm_8_memOp", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "g8rc", ":", "$", "rS", ",", "memrr", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "IIC_LdStStore", ",", "<BUGS>", "[", "(", "PPCstbrx", "i64", ":", "$", "rS", ",", "xoaddr", ":", "$", "dst", ",", "i64", ")", "]", ">", ",", "isPPC64", ",", "<BUGE>", "PPC970_DGroup_Cracked", ";", "}" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

9,755

[ "}" ]

[ "if", "(", "Vector", ")", "return", "ST", "->", "hasVSX", "(", ")", "?", "VSXRC", ":", "VRRC", ";", "else", "if", "(", "Ty", "&&", "(", "Ty", "->", "getScalarType", "(", ")", "->", "isFloatTy", "(", ")", "||", "Ty", "->", "getScalarType", "(", ")", "->", "isDoubleTy", "(", ")", ")", ")", "return", "ST", "->", "hasVSX", "(", ")", "?", "VSXRC", ":", "FPRRC", ";", "else", "if", "(", "Ty", "&&", "(", "Ty", "->", "getScalarType", "(", ")", "->", "isFP128Ty", "(", ")", "||", "Ty", "->", "getScalarType", "(", ")", "->", "isPPC_FP128Ty", "(", ")", ")", ")", "return", "VRRC", ";", "else", "if", "(", "Ty", "&&", "Ty", "->", "getScalarType", "(", ")", "->", "isHalfTy", "(", ")", ")", "return", "VSXRC", ";", "else", "return", "GPRRC", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

9,756

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zd", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz16_64", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zn", ";" ]

LLVM

Sparc

CPP

stmt_completion

CPU

9,757

[ "const", "{" ]

[ "bool", "is64Bit", "(", ")" ]

GCC

mips

MD

next_suggestion

CPU

9,758

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

sparc

CPP

stmt_completion

CPU

9,759

[ ")", ";" ]

[ "int", "lowest_bit_set", ",", "highest_bit_set", ",", "all_bits_between_are_set", ";", "int", "i", ";", "lowest_bit_set", "=", "highest_bit_set", "=", "-", "<NUM_LIT>", ";", "i", "=", "<NUM_LIT>", ";", "do", "{", "if", "(", "(", "lowest_bit_set", "==", "-", "<NUM_LIT>", ")", "&&", "(", "(", "low_bits", ">>", "i", ")", "&", "<NUM_LIT>", ")", ")", "lowest_bit_set", "=", "i", ";", "if", "(", "(", "highest_bit_set", "==", "-", "<NUM_LIT>", ")", "&&", "(", "(", "high_bits", ">>", "(", "<NUM_LIT>", "-", "i", "-", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ")", "highest_bit_set", "=", "(", "<NUM_LIT>", "-", "i", "-", "<NUM_LIT>", ")", ";", "}", "while", "(", "++", "i", "<", "<NUM_LIT>", "&&", "(", "(", "highest_bit_set", "==", "-", "<NUM_LIT>", ")", "||", "(", "lowest_bit_set", "==", "-", "<NUM_LIT>", ")", ")", ")", ";", "if", "(", "i", "==", "<NUM_LIT>", ")", "{", "i", "=", "<NUM_LIT>", ";", "do", "{", "if", "(", "(", "lowest_bit_set", "==", "-", "<NUM_LIT>", ")", "&&", "(", "(", "high_bits", ">>", "i", ")", "&", "<NUM_LIT>", ")", ")", "lowest_bit_set", "=", "i", "+", "<NUM_LIT>", ";", "if", "(", "(", "highest_bit_set", "==", "-", "<NUM_LIT>", ")", "&&", "(", "(", "low_bits", ">>", "(", "<NUM_LIT>", "-", "i", "-", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ")", "highest_bit_set", "=", "<NUM_LIT>", "-", "i", "-", "<NUM_LIT>", ";", "}", "while", "(", "++", "i", "<", "<NUM_LIT>", "&&", "(", "(", "highest_bit_set", "==", "-", "<NUM_LIT>", ")", "||", "(", "lowest_bit_set", "==", "-", "<NUM_LIT>", ")", ")", ")", ";", "}", "gcc_assert", "(", "lowest_bit_set", "!=", "-", "<NUM_LIT>", "&&", "highest_bit_set", "!=", "-", "<NUM_LIT>" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

9,760

[ "return", "false", ";" ]

[ "return", "!", "MI", ".", "hasImplicitDef", "(", ")", "&&", "MI", ".", "getNumImplicitOperands", "(", ")", "==", "MI", ".", "getDesc", "(", ")", ".", "getNumImplicitUses", "(", ")", "&&", "!", "MI", ".", "mayRaiseFPException", "(", ")", ";", "}" ]

LLVM

ARM

CPP

next_suggestion

CPU

9,761

[ "}" ]

[ "initializeGlobalISel", "(", "Registry", ")", ";", "initializeARMLoadStoreOptPass", "(", "Registry", ")", ";", "initializeARMPreAllocLoadStoreOptPass", "(", "Registry", ")", ";", "initializeARMConstantIslandsPass", "(", "Registry", ")", ";", "initializeARMExecutionDepsFixPass", "(", "Registry", ")", ";", "initializeARMExpandPseudoPass", "(", "Registry", ")", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

9,762

[ "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>" ]

LLVM

Hexagon

TD

stmt_completion

DSP

9,763

[ "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "BaseOpcode" ]

GCC

i386

CPP

next_suggestion

CPU

9,764

[ "}" ]

[ "long", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "tzcnt_u64", "(", "unsigned", "long", "long", "_", "_", "X", ")", "{", "return", "_", "_", "builtin_ctzll", "(", "_", "_", "X", ")", ";" ]

GCC

arm

CPP

program_repair

CPU

9,765

[ "<FIXS>", "int", "vfp_offset", "=", "offsets", "->", "frame", ";", "<FIXE>" ]

[ "if", "(", "frame_pointer_needed", ")", "{", "<BUGS>", "int", "vfp_offset", "=", "<NUM_LIT>", ";", "<BUGE>", "if", "(", "arm_fpu_arch", "==", "FPUTYPE_FPA_EMU2", ")", "{" ]

LLVM

Hexagon

TD

stmt_completion

DSP

9,766

[ "<NUM_LIT>", ";" ]

[ "def", "J4_cmpeq_t_jumpnv_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "IntRegs", ":", "$", "Rt32", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_9bfd761f", ",", "TypeNCJ", ">", ",", "Enc_c9a18e", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=" ]

LLVM

Mips

CPP

next_suggestion

CPU

9,767

[ "if", "(", "Amount", "<", "<NUM_LIT>", ")", "{" ]

[ "}", "else", "{", "unsigned", "Reg", "=", "loadImmediate", "(", "Amount", ",", "MBB", ",", "I", ",", "DL", ",", "nullptr", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Mips", "::", "CIncOffset", ")", ",", "SP", ")", ".", "addReg", "(", "SP", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Kill", ")", ";", "}", "}", "else", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Amount", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ADDiu", ")", ",", "SP", ")", ".", "addReg", "(", "SP", ")", ".", "addImm", "(", "Amount", ")", ";", "}", "else", "{", "unsigned", "Opc", "=", "ABI", ".", "GetPtrAdduOp", "(", ")", ";" ]

GCC

rs6000

MD

next_suggestion

CPU

9,768

[ "emit_insn", "(", "gen_altivec_vsumsws_direct", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", "," ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "use", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "BYTES_BIG_ENDIAN", ")" ]

GCC

avr

MD

program_repair

MPU

9,769

[ "<FIXS>", "]", ")", "(", "define_c_enum", "<STR_LIT>", "[", "UNSPEC_STRLENUNSPEC_INDEX_JMPUNSPEC_FMULUNSPEC_FMULSUNSPEC_FMULSU", "]", ")", "(", "define_c_enum", "<STR_LIT>", "[", "UNSPECV_PROLOGUE_SAVESUNSPECV_EPILOGUE_RESTORESUNSPECV_WRITE_SP_IRQ_ONUNSPECV_WRITE_SP_IRQ_OFFUNSPECV_GOTO_RECEIVERUNSPECV_ENABLE_IRQSUNSPECV_NOPUNSPECV_SLEEPUNSPECV_WDRUNSPECV_DELAY_CYCLES", "]", ")", "<FIXE>" ]

[ "(", "SREG_ADDR", "<NUM_LIT>", ")", "(", "RAMPZ_ADDR", "<NUM_LIT>", ")", "<BUGS>", "(", "UNSPEC_STRLEN", "\t", "<NUM_LIT>", ")", "(", "UNSPEC_INDEX_JMP", "\t", "<NUM_LIT>", ")", "(", "UNSPEC_SEI", "\t", "\t", "<NUM_LIT>", ")", "(", "UNSPEC_CLI", "\t", "\t", "<NUM_LIT>", ")", "(", "UNSPECV_PROLOGUE_SAVES", "\t", "<NUM_LIT>", ")", "(", "UNSPECV_EPILOGUE_RESTORES", "\t", "<NUM_LIT>", ")", "(", "UNSPECV_WRITE_SP_IRQ_ON", "\t", "<NUM_LIT>", ")", "(", "UNSPECV_WRITE_SP_IRQ_OFF", "\t", "<NUM_LIT>", ")", "(", "UNSPECV_GOTO_RECEIVER", "\t", "<NUM_LIT>", ")", "]", ")", "<BUGE>", "(", "include", "<STR_LIT>", ")", "(", "include", "<STR_LIT>", ")" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

9,770

[ "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";" ]

[ "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "AMDGPUOperand", "&", "Op", "=", "(", "(", "AMDGPUOperand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "Op", ".", "isRegOrImmWithInputMods", "(", ")", ")", "{", "Op", ".", "addRegOrImmWithInputModsOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{" ]

GCC

alpha

MD

next_suggestion

MPU

9,771

[ "<STR_LIT>", ")" ]

[ "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

Hexagon

TD

stmt_completion

DSP

9,772

[ "=", "<NUM_LIT>", ";" ]

[ "def", "A2_tfrpf", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "PredNewRel", "{", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPseudo" ]

LLVM

X86

TD

program_repair

CPU

9,773

[ "<FIXS>", "def", ":", "InstRW", "[", "SKLWriteResGroup91", ",", "ReadAfterVecXLd", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<FIXE>" ]

[ "def", ":", "InstRW", "[", "SKLWriteResGroup91", "]", ",", "(", "instrs", "VINSERTF128rm", ",", "VINSERTI128rm", ",", "VPBLENDDrmi", ")", ">", ";", "<BUGS>", "def", ":", "InstRW", "[", "SKLWriteResGroup91", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<BUGE>", "<STR_LIT>", ")", ">", ";", "def", "SKLWriteResGroup92", ":", "SchedWriteRes", "[", "SKLPort5", ",", "SKLPort23", "]", ">", "{" ]

LLVM

AArch64

TD

stmt_completion

CPU

9,774

[ "<NUM_LIT>", "}", "=", "src1", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "N", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]

LLVM

Hexagon

TD

next_suggestion

DSP

9,775

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "def", "J4_cmpgtn1_fp0_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "n1Const", ":", "$", "n1", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3d495a39", ",", "TypeCJ", ">", ",", "Enc_f6fe0b", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

9,776

[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]

LLVM

ARM

CPP

stmt_completion

CPU

9,777

[ ")", "const", "{" ]

[ "size_t", "THMToTHMStub", "::", "size", "(" ]

LLVM

ARM

CPP

next_suggestion

CPU

9,778

[ "return", "true", ";" ]

[ "}", "unsigned", "ShAmt", "=", "<NUM_LIT>", ";", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "OffReg", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "<STR_LIT>", "::", "<STR_LIT>", "ShOpcVal", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "OffReg", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "ShOpcVal", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Base", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "ShOpcVal", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "std", "::", "swap", "(", "Base", ",", "OffReg", ")", ";", "}", "if", "(", "ShOpcVal", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "OffReg", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->", "getZExtValue", "(", ")", ";", "if", "(", "ShAmt", "<", "<NUM_LIT>", "&&", "isShifterOpProfitable", "(", "OffReg", ",", "ShOpcVal", ",", "ShAmt", ")", ")", "OffReg", "=", "OffReg", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "{", "ShAmt", "=", "<NUM_LIT>", ";", "}", "}", "}", "ShImm", "=", "CurDAG", "->", "getTargetConstant", "(", "ShAmt", ",", "MVT", "::", "i32", ")", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

9,779

[ "aarch64_sve_st1_scatter_index", ":" ]

[ "case", "Intrinsic", "::", "aarch64_sve_cntd", ":", "return", "instCombineSVECntElts", "(", "IC", ",", "II", ",", "<NUM_LIT>", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_cntw", ":", "return", "instCombineSVECntElts", "(", "IC", ",", "II", ",", "<NUM_LIT>", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_cnth", ":", "return", "instCombineSVECntElts", "(", "IC", ",", "II", ",", "<NUM_LIT>", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_cntb", ":", "return", "instCombineSVECntElts", "(", "IC", ",", "II", ",", "<NUM_LIT>", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_ptest_any", ":", "case", "Intrinsic", "::", "aarch64_sve_ptest_first", ":", "case", "Intrinsic", "::", "aarch64_sve_ptest_last", ":", "return", "instCombineSVEPTest", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_mul", ":", "case", "Intrinsic", "::", "aarch64_sve_fmul", ":", "return", "instCombineSVEVectorMul", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_fadd", ":", "return", "instCombineSVEVectorFAdd", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_fsub", ":", "return", "instCombineSVEVectorBinOp", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_tbl", ":", "return", "instCombineSVETBL", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_uunpkhi", ":", "case", "Intrinsic", "::", "aarch64_sve_uunpklo", ":", "case", "Intrinsic", "::", "aarch64_sve_sunpkhi", ":", "case", "Intrinsic", "::", "aarch64_sve_sunpklo", ":", "return", "instCombineSVEUnpack", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_tuple_get", ":", "return", "instCombineSVETupleGet", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_zip1", ":", "case", "Intrinsic", "::", "aarch64_sve_zip2", ":", "return", "instCombineSVEZip", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_ld1_gather_index", ":", "return", "instCombineLD1GatherIndex", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::" ]

GCC

csky

CPP

program_repair

CPU

9,780

[ "<FIXS>", "if", "(", "df_regs_ever_live_p", "(", "reg", ")", "&&", "!", "call_used_regs", "[", "reg", "]", ")", "<FIXE>" ]

[ "break", ";", "<BUGS>", "if", "(", "df_regs_ever_live_p", "(", "reg", ")", "&&", "!", "call_really_used_regs", "[", "reg", "]", ")", "<BUGE>", "save", "=", "true", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

9,781

[ "Subtarget", ")", ";" ]

[ "assert", "(", "MFI", ".", "getObjectSize", "(", "FrameIdx", ")", ">=", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", "&&", "<STR_LIT>", "Load size exceeds stack slot", "<STR_LIT>", ")", ";", "unsigned", "Alignment", "=", "std", "::", "max", "<", "uint32_t", ">", "(", "TRI", "->", "getSpillSize", "(", "*", "RC", ")", ",", "<NUM_LIT>", ")", ";", "bool", "isAligned", "=", "(", "Subtarget", ".", "getFrameLowering", "(", ")", "->", "getStackAlign", "(", ")", ">=", "Alignment", ")", "||", "(", "RI", ".", "canRealignStack", "(", "MF", ")", "&&", "!", "MFI", ".", "isFixedObjectIndex", "(", "FrameIdx", ")", ")", ";", "unsigned", "Opc", "=", "getLoadRegOpcode", "(", "DestReg", ",", "RC", ",", "isAligned", "," ]

LLVM

AMDGPU

CPP

program_repair

GPU

9,782

[ "<FIXS>", "}", "else", "if", "(", "Op", ".", "isInterpSlot", "(", ")", "||", "Op", ".", "isInterpAttr", "(", ")", "||", "Op", ".", "isInterpAttrChan", "(", ")", ")", "{", "<FIXE>" ]

[ "AMDGPUOperand", "&", "Op", "=", "(", "(", "AMDGPUOperand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "isRegOrImmWithInputMods", "(", "Desc", ",", "Inst", ".", "getNumOperands", "(", ")", ")", ")", "{", "Op", ".", "addRegOrImmWithFPInputModsOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "<BUGS>", "}", "else", "if", "(", "Op", ".", "isInterpSlot", "(", ")", "||", "Op", ".", "isInterpAttr", "(", ")", "||", "Op", ".", "isAttrChan", "(", ")", ")", "{", "<BUGE>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "Op", ".", "getImm", "(", ")", ")", ")", ";", "}", "else", "if", "(", "Op", ".", "isImmModifier", "(", ")", ")", "{", "OptionalIdx", "[", "Op", ".", "getImmTy", "(", ")", "]", "=", "I", ";" ]

GCC

i386

CPP

next_suggestion

CPU

9,783

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_unpacklo_epi16", "(", "_", "_", "m512i", "_", "_", "A", ",", "_", "_", "m512i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_punpcklwd512_mask", "(", "(", "_", "_", "v32hi", ")", "_", "_", "A", ",", "(", "_", "_", "v32hi", ")", "_", "_", "B", ",", "(", "_", "_", "v32hi", ")", "_", "mm512_setzero_si512", "(", ")", ",", "(", "_", "_", "mmask32", ")", "-", "<NUM_LIT>", ")", ";" ]

GCC

mmix

CPP

stmt_completion

CPU

9,784

[ "aligned_p", ")", ";" ]

[ "if", "(", "aligned_p", ")", "switch", "(", "size", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST_INT", ")", "{", "aligned_p", "=", "<NUM_LIT>", ";", "break", ";", "}", "fputs", "(", "<STR_LIT>", "\\tBYTE\\t", "<STR_LIT>", ",", "asm_out_file", ")", ";", "mmix_print_operand", "(", "asm_out_file", ",", "x", ",", "'", "B", "'", ")", ";", "fputc", "(", "'", "\\n", "'", ",", "asm_out_file", ")", ";", "return", "true", ";", "case", "<NUM_LIT>", ":", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST_INT", ")", "{", "aligned_p", "=", "<NUM_LIT>", ";", "break", ";", "}", "fputs", "(", "<STR_LIT>", "\\tWYDE\\t", "<STR_LIT>", ",", "asm_out_file", ")", ";", "mmix_print_operand", "(", "asm_out_file", ",", "x", ",", "'", "W", "'", ")", ";", "fputc", "(", "'", "\\n", "'", ",", "asm_out_file", ")", ";", "return", "true", ";", "case", "<NUM_LIT>", ":", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CONST_INT", ")", "{", "aligned_p", "=", "<NUM_LIT>", ";", "break", ";", "}", "fputs", "(", "<STR_LIT>", "\\tTETRA\\t", "<STR_LIT>", ",", "asm_out_file", ")", ";", "mmix_print_operand", "(", "asm_out_file", ",", "x", ",", "'", "L", "'", ")", ";", "fputc", "(", "'", "\\n", "'", ",", "asm_out_file", ")", ";", "return", "true", ";", "case", "<NUM_LIT>", ":", "gcc_assert", "(", "GET_CODE", "(", "x", ")", "!=", "CONST_DOUBLE", ")", ";", "assemble_integer_with_op", "(", "<STR_LIT>", "\\tOCTA\\t", "<STR_LIT>", ",", "x", ")", ";", "return", "true", ";", "}", "return", "default_assemble_integer", "(", "x", ",", "size", "," ]

GCC

arm

MD

stmt_completion

CPU

9,785

[ ")", ")", ")" ]

[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const", "(", "symbol_ref", "<STR_LIT>" ]

GCC

avr

MD

stmt_completion

MPU

9,786

[ ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "QI", "(", "match_operand" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

9,787

[ "let", "ParserMatchClass", "=", "MovDGUnpackAsmOperand", ";" ]

[ "def", "MovDGUnpackOp", ":", "Operand", "<", "i8", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

9,788

[ ":", "TD", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "TD", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "TD", "(", "match_operand" ]

LLVM

PowerPC

TD

next_suggestion

CPU

9,789

[ "}" ]

[ "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "PPCCRBitMaskOperand", ";" ]

GCC

spu

CPP

next_suggestion

MPU

9,790

[ "arr", "[", "<NUM_LIT>", "]", "=", "(", "d", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";" ]

[ "unsigned", "char", "arr", "[", "<NUM_LIT>", "]", ";", "arr", "[", "<NUM_LIT>", "]", "=", "(", "a", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "arr", "[", "<NUM_LIT>", "]", "=", "(", "a", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "arr", "[", "<NUM_LIT>", "]", "=", "(", "a", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "arr", "[", "<NUM_LIT>", "]", "=", "(", "a", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "arr", "[", "<NUM_LIT>", "]", "=", "(", "b", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "arr", "[", "<NUM_LIT>", "]", "=", "(", "b", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "arr", "[", "<NUM_LIT>", "]", "=", "(", "b", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "arr", "[", "<NUM_LIT>", "]", "=", "(", "b", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "arr", "[", "<NUM_LIT>", "]", "=", "(", "c", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "arr", "[", "<NUM_LIT>", "]", "=", "(", "c", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "arr", "[", "<NUM_LIT>", "]", "=", "(", "c", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "arr", "[", "<NUM_LIT>", "]", "=", "(", "c", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

9,791

[ "}" ]

[ "const", "auto", "*", "TII", "=", "MF", ".", "getSubtarget", "<", "WebAssemblySubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "char", "*", "ES", "=", "<STR_LIT>", "__stack_pointer", "<STR_LIT>", ";", "auto", "*", "SPSymbol", "=", "MF", ".", "createExternalSymbolName", "(", "ES", ")", ";", "BuildMI", "(", "MBB", ",", "InsertStore", ",", "DL", ",", "TII", "->", "get", "(", "getOpcGlobSet", "(", "MF", ")", ")", ")", ".", "addExternalSymbol", "(", "SPSymbol", ")", ".", "addReg", "(", "SrcReg", ")", ";" ]

GCC

alpha

MD

next_suggestion

MPU

9,792

[ "{" ]

[ "(", "use", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>" ]

GCC

nds32

CPP

stmt_completion

CPU

9,793

[ ":" ]

[ "case", "TYPE_DIV", ":", "if", "(", "divmod_p", "(", "consumer", ")", ")", "use_rtx", "=", "SET_SRC", "(", "parallel_element", "(", "consumer", ",", "<NUM_LIT>", ")", ")", ";", "else", "use_rtx", "=", "SET_SRC", "(", "PATTERN", "(", "consumer", ")", ")", ";", "break", ";", "case", "TYPE_MMU", ":", "if", "(", "GET_CODE", "(", "PATTERN", "(", "consumer", ")", ")", "==", "SET", ")", "use_rtx", "=", "SET_SRC", "(", "PATTERN", "(", "consumer", ")", ")", ";", "else", "return", "true", ";", "break", ";", "case", "TYPE_LOAD", ":", "case", "TYPE_STORE", ":", "use_rtx", "=", "extract_mem_rtx", "(", "consumer", ")", ";", "break", ";", "case", "TYPE_LOAD_MULTIPLE", ":", "case", "TYPE_STORE_MULTIPLE", ":", "use_rtx", "=", "extract_base_reg", "(", "consumer", ")", ";", "break", ";", "case", "TYPE_BRANCH" ]

GCC

sh

MD

stmt_completion

CPU

9,794

[ "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "[", "(", "parallel", "[", "(", "set", "(", "match_operand", ":" ]

GCC

i386

CPP

stmt_completion

CPU

9,795

[ ")", "-", "<NUM_LIT>", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m512d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_cvtepu32_pd", "(", "_", "_", "m256i", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m512d", ")", "_", "_", "builtin_ia32_cvtudq2pd512_mask", "(", "(", "_", "_", "v8si", ")", "_", "_", "A", ",", "(", "_", "_", "v8df", ")", "_", "mm512_undefined_pd", "(", ")", ",", "(", "_", "_", "mmask8" ]

LLVM

X86

CPP

stmt_completion

CPU

9,796

[ ")", ",", "false", ")", ";" ]

[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElems", ";", "++", "i", ")", "ShuffleVec", "[", "i", "]", "=", "i", "*", "SizeRatio", ";", "for", "(", "unsigned", "i", "=", "NumElems", ";", "i", "!=", "NumElems", "*", "SizeRatio", ";", "++", "i", ")", "ShuffleVec", "[", "i", "]", "=", "NumElems", "*", "SizeRatio", ";", "NewMask", "=", "DAG", ".", "getVectorShuffle", "(", "WideVecVT", ",", "dl", ",", "NewMask", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "WideVecVT", ")", ",", "&", "ShuffleVec", "[", "<NUM_LIT>", "]", ")", ";", "}", "else", "{", "assert", "(", "Mask", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i1", ")", ";", "unsigned", "WidenNumElts", "=", "NumElems", "*", "SizeRatio", ";", "unsigned", "MaskNumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "EVT", "NewMaskVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MVT", "::", "i1", ",", "WidenNumElts", ")", ";", "unsigned", "NumConcat", "=", "WidenNumElts", "/", "MaskNumElts", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "NumConcat", ")", ";", "SDValue", "ZeroVal", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "Mask", ".", "getValueType", "(", ")", ")", ";", "Ops", "[", "<NUM_LIT>", "]", "=", "Mask", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumConcat", ";", "++", "i", ")", "Ops", "[", "i", "]", "=", "ZeroVal", ";", "NewMask", "=", "DAG", ".", "getNode", "(", "ISD", "::", "CONCAT_VECTORS", ",", "dl", ",", "NewMaskVT", ",", "Ops", ")", ";", "}", "return", "DAG", ".", "getMaskedStore", "(", "Mst", "->", "getChain", "(", ")", ",", "dl", ",", "TruncatedVal", ",", "Mst", "->", "getBasePtr", "(", ")", ",", "NewMask", ",", "StVT", ",", "Mst", "->", "getMemOperand", "(" ]

LLVM

AArch64

TD

stmt_completion

CPU

9,797

[ "sub_32", ")", ",", "(", "i64", "<NUM_LIT>", ")", ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v2f32", "(", "Neon_vdup", "(", "f32", "FPR32", ":", "$", "Rn", ")", ")", ")", ",", "(", "v2f32", "(", "DUPELT2s", "(", "SUBREG_TO_REG", "(", "i64", "<NUM_LIT>", ")", ",", "FPR32", ":", "$", "Rn", "," ]

LLVM

Z80old

CPP

stmt_completion

MPU

9,798

[ "::", "Define", ",", "SubIdx", ")", ".", "addImm", "(", "Val", ")", ";" ]

[ "void", "Z80oldInstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DstReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "&", "Orig", ",", "const", "TargetRegisterInfo", "&", "TRI", ")", "const", "{", "if", "(", "!", "Orig", ".", "modifiesRegister", "(", "Z80old", "::", "F", ",", "&", "TRI", ")", "||", "MBB", ".", "computeRegisterLiveness", "(", "&", "TRI", ",", "Z80old", "::", "F", ",", "I", ")", "==", "MachineBasicBlock", "::", "LQR_Dead", ")", "{", "return", "TargetInstrInfo", "::", "reMaterialize", "(", "MBB", ",", "I", ",", "DstReg", ",", "SubIdx", ",", "Orig", ",", "TRI", ")", ";", "}", "unsigned", "Opc", ";", "int", "Val", ";", "switch", "(", "Orig", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected instruction!", "<STR_LIT>", ")", ";", "case", "Z80old", "::", "LD8r0", ":", "Opc", "=", "Z80old", "::", "LD8ri", ";", "Val", "=", "<NUM_LIT>", ";", "break", ";", "}", "BuildMI", "(", "MBB", ",", "I", ",", "Orig", ".", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState" ]

GCC

aarch64

MD

stmt_completion

CPU

9,799

[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VQ_NO2E", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_concat", ":", "VQ_NO2E", "(", "vec_duplicate", ":", "<", "VHALF", ">", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "<", "VHALF", ">" ]