docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
GCC	mips	MD	stmt_completion	CPU	10,000	[ "(", "DI", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_mode_attr", "si8_di5", "[", "(", "SI", "<STR_LIT>", ")" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	10,001	[ "+", "MI", ".", "getDesc", "(", ")", ".", "implicit_defs", "(", ")", ".", "size", "(", ")", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";" ]	[ "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getMF", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "MI", ".", "getDesc", "(", ")", ".", "implicit_uses", "(", ")", ".", "size", "(", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	10,002	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_max", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_5ab2be", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	10,003	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "OperandType", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "OperandType", "{", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "}", ";", "let", "Switches", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "HasImm", "=", "hasImm", ";", "let", "immOpNum", "=", "!", "if", "(", "hasImm", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	10,004	[ "opr_n", ",", "nTy", ",", "<STR_LIT>", "__ytou", "<STR_LIT>", ")", ";" ]	[ "needlog", "=", "true", ";", "needcopysign", "=", "needabs", "=", "FInfo", ".", "getId", "(", ")", "!=", "AMDGPULibFunc", "::", "EI_POWR", ";", "}", "else", "{", "assert", "(", "(", "int", ")", "CDV", "->", "getNumElements", "(", ")", "==", "getVecSize", "(", "FInfo", ")", "&&", "<STR_LIT>", "Wrong vector size detected", "<STR_LIT>", ")", ";", "SmallVector", "<", "double", ",", "<NUM_LIT>", ">", "DVal", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "getVecSize", "(", "FInfo", ")", ";", "++", "i", ")", "{", "double", "V", "=", "(", "getArgType", "(", "FInfo", ")", "==", "AMDGPULibFunc", "::", "F32", ")", "?", "(", "double", ")", "CDV", "->", "getElementAsFloat", "(", "i", ")", ":", "CDV", "->", "getElementAsDouble", "(", "i", ")", ";", "if", "(", "V", "<", "<NUM_LIT>", ")", "needcopysign", "=", "true", ";", "V", "=", "log2", "(", "std", "::", "abs", "(", "V", ")", ")", ";", "DVal", ".", "push_back", "(", "V", ")", ";", "}", "if", "(", "getArgType", "(", "FInfo", ")", "==", "AMDGPULibFunc", "::", "F32", ")", "{", "SmallVector", "<", "float", ",", "<NUM_LIT>", ">", "FVal", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "DVal", ".", "size", "(", ")", ";", "++", "i", ")", "{", "FVal", ".", "push_back", "(", "(", "float", ")", "DVal", "[", "i", "]", ")", ";", "}", "ArrayRef", "<", "float", ">", "tmp", "(", "FVal", ")", ";", "cnval", "=", "ConstantDataVector", "::", "get", "(", "M", "->", "getContext", "(", ")", ",", "tmp", ")", ";", "}", "else", "{", "ArrayRef", "<", "double", ">", "tmp", "(", "DVal", ")", ";", "cnval", "=", "ConstantDataVector", "::", "get", "(", "M", "->", "getContext", "(", ")", ",", "tmp", ")", ";", "}", "}", "}", "if", "(", "needcopysign", "&&", "(", "FInfo", ".", "getId", "(", ")", "==", "AMDGPULibFunc", "::", "EI_POW", ")", ")", "{", "if", "(", "getVecSize", "(", "FInfo", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "const", "ConstantFP", "", "CF", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "opr1", ")", ")", "{", "double", "y", "=", "(", "getArgType", "(", "FInfo", ")", "==", "AMDGPULibFunc", "::", "F32", ")", "?", "(", "double", ")", "CF", "->", "getValueAPF", "(", ")", ".", "convertToFloat", "(", ")", ":", "CF", "->", "getValueAPF", "(", ")", ".", "convertToDouble", "(", ")", ";", "if", "(", "y", "!=", "(", "double", ")", "(", "int64_t", ")", "y", ")", "return", "false", ";", "}", "else", "return", "false", ";", "}", "else", "{", "if", "(", "const", "ConstantDataVector", "", "CDV", "=", "dyn_cast", "<", "ConstantDataVector", ">", "(", "opr1", ")", ")", "{", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "getVecSize", "(", "FInfo", ")", ";", "++", "i", ")", "{", "double", "y", "=", "(", "getArgType", "(", "FInfo", ")", "==", "AMDGPULibFunc", "::", "F32", ")", "?", "(", "double", ")", "CDV", "->", "getElementAsFloat", "(", "i", ")", ":", "CDV", "->", "getElementAsDouble", "(", "i", ")", ";", "if", "(", "y", "!=", "(", "double", ")", "(", "int64_t", ")", "y", ")", "return", "false", ";", "}", "}", "else", "return", "false", ";", "}", "}", "Value", "", "nval", ";", "if", "(", "needabs", ")", "{", "Constant", "", "AbsExpr", "=", "getFunction", "(", "M", ",", "AMDGPULibFunc", "(", "AMDGPULibFunc", "::", "EI_FABS", ",", "FInfo", ")", ")", ";", "if", "(", "!", "AbsExpr", ")", "return", "false", ";", "nval", "=", "CreateCallEx", "(", "B", ",", "AbsExpr", ",", "opr0", ",", "<STR_LIT>", "__fabs", "<STR_LIT>", ")", ";", "}", "else", "{", "nval", "=", "cnval", "?", "cnval", ":", "opr0", ";", "}", "if", "(", "needlog", ")", "{", "Constant", "", "LogExpr", "=", "getFunction", "(", "M", ",", "AMDGPULibFunc", "(", "AMDGPULibFunc", "::", "EI_LOG2", ",", "FInfo", ")", ")", ";", "if", "(", "!", "LogExpr", ")", "return", "false", ";", "nval", "=", "CreateCallEx", "(", "B", ",", "LogExpr", ",", "nval", ",", "<STR_LIT>", "__log2", "<STR_LIT>", ")", ";", "}", "if", "(", "FInfo", ".", "getId", "(", ")", "==", "AMDGPULibFunc", "::", "EI_POWN", ")", "{", "opr1", "=", "B", ".", "CreateSIToFP", "(", "opr1", ",", "nval", "->", "getType", "(", ")", ",", "<STR_LIT>", "pownI2F", "<STR_LIT>", ")", ";", "}", "nval", "=", "B", ".", "CreateFMul", "(", "opr1", ",", "nval", ",", "<STR_LIT>", "__ylogx", "<STR_LIT>", ")", ";", "nval", "=", "CreateCallEx", "(", "B", ",", "ExpExpr", ",", "nval", ",", "<STR_LIT>", "__exp2", "<STR_LIT>", ")", ";", "if", "(", "needcopysign", ")", "{", "Value", "", "opr_n", ";", "Type", "", "rTy", "=", "opr0", "->", "getType", "(", ")", ";", "Type", "", "nTyS", "=", "eltType", "->", "isDoubleTy", "(", ")", "?", "B", ".", "getInt64Ty", "(", ")", ":", "B", ".", "getInt32Ty", "(", ")", ";", "Type", "", "nTy", "=", "nTyS", ";", "if", "(", "const", "VectorType", "", "vTy", "=", "dyn_cast", "<", "VectorType", ">", "(", "rTy", ")", ")", "nTy", "=", "VectorType", "::", "get", "(", "nTyS", ",", "vTy", "->", "getNumElements", "(", ")", ")", ";", "unsigned", "size", "=", "nTy", "->", "getScalarSizeInBits", "(", ")", ";", "opr_n", "=", "CI", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "opr_n", "->", "getType", "(", ")", "->", "isIntegerTy", "(", ")", ")", "opr_n", "=", "B", ".", "CreateZExtOrBitCast", "(" ]
LLVM	X86	CPP	next_suggestion	CPU	10,005	[ "SDValue", "Vector64", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "DL", ",", "MVT", "::", "v2f64", ",", "OnesOrZeroesF", ")", ";" ]	[ "SDValue", "CMP01", "=", "CMP0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "CMP00", ".", "getValueType", "(", ")", ";", "if", "(", "VT", "==", "MVT", "::", "f32", "\|\|", "VT", "==", "MVT", "::", "f64", "\|\|", "(", "VT", "==", "MVT", "::", "f16", "&&", "Subtarget", ".", "hasFP16", "(", ")", ")", ")", "{", "bool", "ExpectingFlags", "=", "false", ";", "for", "(", "const", "SDNode", "*", "U", ":", "N", "->", "uses", "(", ")", ")", "{", "if", "(", "ExpectingFlags", ")", "break", ";", "switch", "(", "U", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "case", "ISD", "::", "BR_CC", ":", "case", "ISD", "::", "BRCOND", ":", "case", "ISD", "::", "SELECT", ":", "ExpectingFlags", "=", "true", ";", "break", ";", "case", "ISD", "::", "CopyToReg", ":", "case", "ISD", "::", "SIGN_EXTEND", ":", "case", "ISD", "::", "ZERO_EXTEND", ":", "case", "ISD", "::", "ANY_EXTEND", ":", "break", ";", "}", "}", "if", "(", "!", "ExpectingFlags", ")", "{", "enum", "X86", "::", "CondCode", "cc0", "=", "(", "enum", "X86", "::", "CondCode", ")", "N0", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "enum", "X86", "::", "CondCode", "cc1", "=", "(", "enum", "X86", "::", "CondCode", ")", "N1", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "cc1", "==", "X86", "::", "COND_E", "\|\|", "cc1", "==", "X86", "::", "COND_NE", ")", "{", "X86", "::", "CondCode", "tmp", "=", "cc0", ";", "cc0", "=", "cc1", ";", "cc1", "=", "tmp", ";", "}", "if", "(", "(", "cc0", "==", "X86", "::", "COND_E", "&&", "cc1", "==", "X86", "::", "COND_NP", ")", "\|\|", "(", "cc0", "==", "X86", "::", "COND_NE", "&&", "cc1", "==", "X86", "::", "COND_P", ")", ")", "{", "unsigned", "x86cc", "=", "(", "cc0", "==", "X86", "::", "COND_E", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "Subtarget", ".", "hasAVX512", "(", ")", ")", "{", "SDValue", "FSetCC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v1i1", ",", "CMP00", ",", "CMP01", ",", "DAG", ".", "getTargetConstant", "(", "x86cc", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ";", "SDValue", "Ins", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_SUBVECTOR", ",", "DL", ",", "MVT", "::", "v16i1", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "v16i1", ")", ",", "FSetCC", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "return", "DAG", ".", "getZExtOrTrunc", "(", "DAG", ".", "getBitcast", "(", "MVT", "::", "i16", ",", "Ins", ")", ",", "DL", ",", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ")", ";", "}", "SDValue", "OnesOrZeroesF", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "CMP00", ".", "getValueType", "(", ")", ",", "CMP00", ",", "CMP01", ",", "DAG", ".", "getTargetConstant", "(", "x86cc", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ";", "bool", "is64BitFP", "=", "(", "CMP00", ".", "getValueType", "(", ")", "==", "MVT", "::", "f64", ")", ";", "MVT", "IntVT", "=", "is64BitFP", "?", "MVT", "::", "i64", ":", "MVT", "::", "i32", ";", "if", "(", "is64BitFP", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", "{" ]
GCC	arm	MD	next_suggestion	CPU	10,006	[ "}", ")" ]	[ "(", "sign_extract", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{" ]
LLVM	X86	CPP	next_suggestion	CPU	10,007	[ "}" ]	[ "unsigned", "ScaleVal", "=", "MI", "->", "getOperand", "(", "Op", "+", "X86", "::", "AddrScaleAmt", ")", ".", "getImm", "(", ")", ";", "const", "MachineOperand", "&", "IndexReg", "=", "MI", "->", "getOperand", "(", "Op", "+", "X86", "::", "AddrIndexReg", ")", ";", "const", "MachineOperand", "&", "DispSpec", "=", "MI", "->", "getOperand", "(", "Op", "+", "X86", "::", "AddrDisp", ")", ";", "const", "MachineOperand", "&", "SegReg", "=", "MI", "->", "getOperand", "(", "Op", "+", "X86", "::", "AddrSegmentReg", ")", ";", "if", "(", "SegReg", ".", "getReg", "(", ")", ")", "{", "printOperand", "(", "P", ",", "MI", ",", "Op", "+", "X86", "::", "AddrSegmentReg", ",", "O", ",", "Modifier", ",", "AsmVariant", ")", ";", "O", "<<", "'", ":", "'", ";", "}", "O", "<<", "'", "[", "'", ";", "bool", "NeedPlus", "=", "false", ";", "if", "(", "BaseReg", ".", "getReg", "(", ")", ")", "{", "printOperand", "(", "P", ",", "MI", ",", "Op", "+", "X86", "::", "AddrBaseReg", ",", "O", ",", "Modifier", ",", "AsmVariant", ")", ";", "NeedPlus", "=", "true", ";", "}", "if", "(", "IndexReg", ".", "getReg", "(", ")", ")", "{", "if", "(", "NeedPlus", ")", "O", "<<", "<STR_LIT>", " + ", "<STR_LIT>", ";", "if", "(", "ScaleVal", "!=", "<NUM_LIT>", ")", "O", "<<", "ScaleVal", "<<", "'", "*", "'", ";", "printOperand", "(", "P", ",", "MI", ",", "Op", "+", "X86", "::", "AddrIndexReg", ",", "O", ",", "Modifier", ",", "AsmVariant", ")", ";", "NeedPlus", "=", "true", ";", "}", "if", "(", "!", "DispSpec", ".", "isImm", "(", ")", ")", "{", "if", "(", "NeedPlus", ")", "O", "<<", "<STR_LIT>", " + ", "<STR_LIT>", ";", "printOperand", "(", "P", ",", "MI", ",", "Op", "+", "X86", "::", "AddrDisp", ",", "O", ",", "Modifier", ",", "AsmVariant", ")", ";", "}", "else", "{", "int64_t", "DispVal", "=", "DispSpec", ".", "getImm", "(", ")", ";", "if", "(", "DispVal", "\|\|", "(", "!", "IndexReg", ".", "getReg", "(", ")", "&&", "!", "BaseReg", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "NeedPlus", ")", "{", "if", "(", "DispVal", ">", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", " + ", "<STR_LIT>", ";", "else", "{", "O", "<<", "<STR_LIT>", " - ", "<STR_LIT>", ";", "DispVal", "=", "-", "DispVal", ";", "}", "}", "O", "<<", "DispVal", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	10,008	[ "}" ]	[ "let", "CextOpcode", "=", "mnemonic", ";", "let", "isCommutable", "=", "IsComm", ";", "bits", "<", "<NUM_LIT>", ">", "Rs", ";", "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>", ">", "Pd", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MinOp", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "IsNeg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pd", ";" ]
GCC	sh	MD	stmt_completion	CPU	10,009	[ "\|", "\|", "satisfies_constraint_M", "(", "op", ")" ]	[ "return", "arith_reg_or_0_operand", "(", "op", ",", "mode", ")" ]
LLVM	ARM	CPP	next_suggestion	CPU	10,010	[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "Addr", ",", "JTI", ")", ";" ]	[ "SDValue", "Table", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Index", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "PTy", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Table", ")", ";", "SDValue", "JTI", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PTy", ")", ";", "Table", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "JTI", ")", ";", "Index", "=", "DAG", ".", "getNode", "(", "ISD", "::", "MUL", ",", "dl", ",", "PTy", ",", "Index", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "PTy", ")", ")", ";", "SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "PTy", ",", "Index", ",", "Table", ")", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "Addr", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "JTI", ")", ";", "}", "if", "(", "isPositionIndependent", "(", ")", ")", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "(", "EVT", ")", "MVT", "::", "i32", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "PTy", ",", "Addr", ",", "Table", ")", ";" ]
GCC	bfin	CPP	code_generation	DSP	10,011	[ "static", "void", "do_link", "(", "rtx", "spreg", ",", "HOST_WIDE_INT", "frame_size", ",", "bool", "all", ")", "{", "frame_size", "+=", "arg_area_size", "(", ")", ";", "if", "(", "all", "\|\|", "stack_frame_needed_p", "(", ")", "\|\|", "(", "must_save_fp_p", "(", ")", "&&", "!", "current_function_is_leaf", ")", ")", "emit_link_insn", "(", "spreg", ",", "frame_size", ")", ";", "else", "{", "if", "(", "!", "current_function_is_leaf", ")", "{", "rtx", "pat", "=", "gen_movsi", "(", "gen_rtx_MEM", "(", "Pmode", ",", "gen_rtx_PRE_DEC", "(", "Pmode", ",", "spreg", ")", ")", ",", "bfin_rets_rtx", ")", ";", "rtx", "insn", "=", "emit_insn", "(", "pat", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "if", "(", "must_save_fp_p", "(", ")", ")", "{", "rtx", "pat", "=", "gen_movsi", "(", "gen_rtx_MEM", "(", "Pmode", ",", "gen_rtx_PRE_DEC", "(", "Pmode", ",", "spreg", ")", ")", ",", "gen_rtx_REG", "(", "Pmode", ",", "REG_FP", ")", ")", ";", "rtx", "insn", "=", "emit_insn", "(", "pat", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "add_to_sp", "(", "spreg", ",", "-", "frame_size", ",", "<NUM_LIT>", ")", ";", "}", "}" ]	[ "Save", "RETS", "and", "FP", ",", "and", "allocate", "a", "stack", "frame", ".", "ALL", "is", "true", "if", "the", "function", "must", "save", "all", "its", "registers", "(", "true", "only", "for", "certain", "interrupt", "handlers", ")", "." ]
LLVM	X86	CPP	program_repair	CPU	10,012	[ "<FIXS>", "Register", "FalseReg", "=", "<FIXE>" ]	[ "if", "(", "!", "MI", ".", "mayLoad", "(", ")", ")", "{", "<BUGS>", "unsigned", "FalseReg", "=", "<BUGE>", "MI", ".", "getOperand", "(", "X86", "::", "getCondFromCMov", "(", "MI", ")", "==", "CC", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "while", "(", "true", ")", "{" ]
GCC	aarch64	CPP	stmt_completion	CPU	10,013	[ "_", "b", ")", "{" ]	[ "vbicq_s16", "(", "int16x8_t", "_", "_", "a", ",", "int16x8_t", "_" ]
GCC	sparc	MD	next_suggestion	CPU	10,014	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "UNSPEC_TLSLDO", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	i386	MD	next_suggestion	CPU	10,015	[ "(", "match_operand", ":", "SWI12", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "DI" ]
LLVM	Mips	TD	stmt_completion	CPU	10,016	[ "instr_asm", ";" ]	[ "dag", "InOperandList", "=", "(", "ins", "ACC64DSPOpnd", ":", "$", "ac", ",", "GPR32Opnd", ":", "$", "shift_rs", ")", ";", "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";", "InstrItinClass", "Itinerary", "=", "itin", ";", "string", "BaseOpcode", "=" ]
LLVM	AArch64	TD	stmt_completion	CPU	10,017	[ "uxtw_opnd", ">", ";" ]	[ "def", "_UXTW_SCALED", ":", "sve_mem_sst_sv", "<", "opc", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "asm", ",", "listty", "," ]
LLVM	Mips	CPP	next_suggestion	CPU	10,018	[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";" ]	[ "static", "DecodeStatus", "DecodeAFGR64RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", "\|\|", "RegNo", "%", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Reg", "=", "getReg", "(", "Decoder", ",", "Mips", "::", "AFGR64RegClassID", ",", "RegNo", "/", "<NUM_LIT>", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	10,019	[ ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>" ]
GCC	mips	MD	stmt_completion	CPU	10,020	[ ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC	mips	CPP	next_suggestion	CPU	10,021	[ "}" ]	[ "psllh_u", "(", "uint16x4_t", "s", ",", "uint8_t", "amount", ")", "{", "return", "_", "_", "builtin_loongson_psllh_u", "(", "s", ",", "amount", ")", ";" ]
GCC	loongarch	MD	stmt_completion	CPU	10,022	[ ")", ")" ]	[ "<STR_LIT>", "(", "const_string", "<STR_LIT>" ]
GCC	aarch64	CPP	stmt_completion	CPU	10,023	[ "result", ";" ]	[ "_", "_", "asm__", "(", "<STR_LIT>", "uaddlv %s0,%1.8h", "<STR_LIT>", ":", "<STR_LIT>", "=w", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "w", "<STR_LIT>", "(", "a", ")", ":", ")", ";", "return" ]
LLVM	Hexagon	TD	next_suggestion	DSP	10,024	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicateLate", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "LC0", ",", "P3", ",", "SA0", ",", "USR", "]", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	10,025	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
GCC	pdp11	CPP	stmt_completion	MPU	10,026	[ ";" ]	[ "static", "section", "*", "pdp11_function_section", "(", "tree", "decl", "ATTRIBUTE_UNUSED", ",", "enum", "node_frequency", "freq", "ATTRIBUTE_UNUSED", ",", "bool", "startup", "ATTRIBUTE_UNUSED", ",", "bool", "exit", "ATTRIBUTE_UNUSED", ")", "{", "return", "NULL" ]
GCC	xtensa	CPP	code_generation	MPU	10,027	[ "static", "unsigned", "int", "xtensa_multibss_section_type_flags", "(", "tree", "decl", ",", "const", "char", "", "name", ",", "int", "reloc", ")", "{", "unsigned", "int", "flags", "=", "default_section_type_flags", "(", "decl", ",", "name", ",", "reloc", ")", ";", "const", "char", "", "suffix", ";", "suffix", "=", "strrchr", "(", "name", ",", "'", ".", "'", ")", ";", "if", "(", "suffix", "&&", "strcmp", "(", "suffix", ",", "<STR_LIT>", ".bss", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "!", "decl", "\|\|", "(", "VAR_P", "(", "decl", ")", "&&", "DECL_INITIAL", "(", "decl", ")", "==", "NULL_TREE", ")", ")", "flags", "\|=", "SECTION_BSS", ";", "else", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "only uninitialized variables can be placed in a ", "<STR_LIT>", "<STR_LIT>", "%<.bss%> section", "<STR_LIT>", ")", ";", "}", "return", "flags", ";", "}" ]	[ "Some", "Xtensa", "targets", "support", "multiple", "bss", "sections", ".", "If", "the", "section", "name", "ends", "with", "``", ".bss", "''", ",", "add", "SECTION_BSS", "to", "the", "flags", "." ]
LLVM	CellSPU	CPP	program_repair	MPU	10,028	[ "<FIXS>", "SDValue", "Promote", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "vecVT", ",", "N", ",", "N", ")", ";", "SDValue", "CNTB", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "vecVT", ",", "Promote", ")", ";", "<FIXE>", "<FIXS>", "return", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "i8", ",", "CNTB", ",", "Elt0", ")", ";", "<FIXE>" ]	[ "SDValue", "N", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Elt0", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "<BUGS>", "SDValue", "Promote", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "vecVT", ",", "N", ",", "N", ")", ";", "SDValue", "CNTB", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "vecVT", ",", "Promote", ")", ";", "<BUGE>", "<BUGS>", "return", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "MVT", "::", "i8", ",", "CNTB", ",", "Elt0", ")", ";", "<BUGE>", "}", "case", "MVT", "::", "i16", ":", "{" ]
LLVM	Hexagon	TD	stmt_completion	DSP	10,029	[ "<NUM_LIT>", ";" ]	[ "def", "L2_loadrub_pci", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "s4_0Imm", ":", "$", "Ii", ",", "ModRegs", ":", "$", "Mu2", ")", ",", "<STR_LIT>", ",", "tc_e93a3d71", ",", "TypeLD", ">", ",", "Enc_e0a47a", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=" ]
GCC	fr30	CPP	code_generation	DSP	10,030	[ "void", "fr30_setup_incoming_varargs", "(", "cumulative_args_t", "arg_regs_used_so_far_v", ",", "const", "function_arg_info", "&", "arg", ",", "int", "", "pretend_size", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "", "arg_regs_used_so_far", "=", "get_cumulative_args", "(", "arg_regs_used_so_far_v", ")", ";", "int", "size", ";", "if", "(", "!", "TYPE_NO_NAMED_ARGS_STDARG_P", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ")", "{", "gcc_assert", "(", "arg", ".", "mode", "!=", "BLKmode", ")", ";", "if", "(", "targetm", ".", "calls", ".", "strict_argument_naming", "(", "arg_regs_used_so_far_v", ")", ")", "arg_regs_used_so_far", "+=", "fr30_num_arg_regs", "(", "arg", ")", ";", "}", "size", "=", "FR30_NUM_ARG_REGS", "-", "(", "", "arg_regs_used_so_far", ")", ";", "if", "(", "size", "<=", "<NUM_LIT>", ")", "return", ";", "", "pretend_size", "=", "(", "size", "*", "UNITS_PER_WORD", ")", ";", "}" ]	[ "Do", "any", "needed", "setup", "for", "a", "variadic", "function", ".", "We", "must", "create", "a", "register", "parameter", "block", ",", "and", "then", "copy", "any", "anonymous", "arguments", ",", "plus", "the", "last", "named", "argument", ",", "from", "registers", "into", "memory", ".", "", "copying", "actually", "done", "in", "fr30_expand_prologue", "(", ")", ".", "ARG_REGS_USED_SO_FAR", "has", "", "not", "*", "been", "updated", "for", "the", "last", "named", "argument", "which", "has", "type", "TYPE", "and", "mode", "MODE", ",", "and", "we", "rely", "on", "this", "fact", "." ]
GCC	vax	CPP	stmt_completion	CPU	10,031	[ "total", "=", "<NUM_LIT>", ";" ]	[ "", "total", "=", "<NUM_LIT>", ";", "break", ";", "case", "DIV", ":", "if", "(", "mode", "==", "DImode", ")", "", "total", "=", "<NUM_LIT>", ";", "else", "if", "(", "mode", "==", "DFmode", ")", "", "total", "=", "<NUM_LIT>", ";", "else", "", "total", "=", "<NUM_LIT>", ";", "break", ";", "case", "MOD", ":", "", "total", "=", "<NUM_LIT>", ";", "break", ";", "case", "UMOD", ":", "if", "(", "mode", "!=", "SImode", ")", "{", "", "total", "=", "MAX_COST", ";", "return", "true", ";", "}", "", "total", "=", "<NUM_LIT>", ";", "break", ";", "case", "FLOAT", ":", "", "total", "=", "(", "<NUM_LIT>", "+", "(", "mode", "==", "DFmode", ")", "+", "(", "GET_MODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "!=", "SImode", ")", ")", ";", "break", ";", "case", "FIX", ":", "", "total", "=", "<NUM_LIT>", ";", "break", ";", "case", "ASHIFT", ":", "case", "LSHIFTRT", ":", "case", "ASHIFTRT", ":", "if", "(", "mode", "==", "DImode", ")", "", "total", "=", "<NUM_LIT>", ";", "else", "", "total", "=", "<NUM_LIT>", ";", "break", ";", "case", "ROTATE", ":", "case", "ROTATERT", ":", "", "total", "=", "<NUM_LIT>", ";", "if", "(", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "fmt", "=", "<STR_LIT>", "e", "<STR_LIT>", ";", "break", ";", "case", "PLUS", ":", "case", "MINUS", ":", "", "total", "=", "(", "mode", "==", "DFmode", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "(", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "&&", "(", "unsigned", "HOST_WIDE_INT", ")", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "+", "<NUM_LIT>", ")", "<", "<NUM_LIT>", ")", "fmt", "=", "<STR_LIT>", "e", "<STR_LIT>", ";", "break", ";", "case", "IOR", ":", "case", "XOR", ":", "", "total", "=", "<NUM_LIT>", ";", "break", ";", "case", "AND", ":", "", "total", "=", "<NUM_LIT>", ";", "if", "(", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "~", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ">", "<NUM_LIT>", ")", "", "total", "=", "<NUM_LIT>", ";", "fmt", "=", "<STR_LIT>", "e", "<STR_LIT>", ";", "i", "=", "<NUM_LIT>", ";", "}", "break", ";", "case", "NEG", ":", "if", "(", "mode", "==", "DFmode", ")", "", "total", "=", "<NUM_LIT>", ";", "else", "if", "(", "mode", "==", "SFmode", ")", "", "total", "=", "<NUM_LIT>", ";", "else", "if", "(", "mode", "==", "DImode", ")", "", "total", "=", "<NUM_LIT>", ";", "else", "", "total", "=", "<NUM_LIT>", ";", "break", ";", "case", "NOT", ":", "", "total", "=", "<NUM_LIT>", ";", "break", ";", "case", "ZERO_EXTRACT", ":", "case", "SIGN_EXTRACT", ":", "", "total", "=", "<NUM_LIT>", ";", "break", ";", "case", "MEM", ":", "if", "(", "mode", "==", "DImode", "\|\|", "mode", "==", "DFmode", ")", "*" ]
LLVM	R600	TD	stmt_completion	GPU	10,032	[ "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ">", ";" ]	[ "def", "isEGorCayman", ":", "Predicate", "<", "<STR_LIT>" ]
GCC	mmix	MD	stmt_completion	CPU	10,033	[ "<STR_LIT>", ")" ]	[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code" ]
GCC	aarch64	CPP	program_repair	CPU	10,034	[ "<FIXS>", "if", "(", "f", ".", "type_suffix", "(", "<NUM_LIT>", ")", ".", "tclass", "==", "TYPE_bool", ")", "return", "f", ".", "fold_to_pfalse", "(", ")", ";", "return", "nullptr", ";", "<FIXE>" ]	[ "gimple", "*", "fold", "(", "gimple_folder", "&", "f", ")", "const", "override", "{", "<BUGS>", "return", "f", ".", "fold_to_pfalse", "(", ")", ";", "<BUGE>", "}", "rtx" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	10,035	[ "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addMBB", "(", "LoopMBB", ")", ";" ]	[ "unsigned", "Tmp", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "Tmp", ")", ".", "addReg", "(", "RotatedOldVal", ")", ".", "add", "(", "Src2", ")", ";", "if", "(", "BitSize", "<=", "<NUM_LIT>", ")", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "RotatedNewVal", ")", ".", "addReg", "(", "Tmp", ")", ".", "addImm", "(", "-", "<NUM_LIT>", "U", "<<", "(", "<NUM_LIT>", "-", "BitSize", ")", ")", ";", "else", "{", "unsigned", "Tmp2", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "Tmp2", ")", ".", "addReg", "(", "Tmp", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "RotatedNewVal", ")", ".", "addReg", "(", "Tmp2", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "}", "}", "else", "if", "(", "BinOpcode", ")", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "RotatedNewVal", ")", ".", "addReg", "(", "RotatedOldVal", ")", ".", "add", "(", "Src2", ")", ";", "else", "if", "(", "IsSubWord", ")", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "RotatedNewVal", ")", ".", "addReg", "(", "RotatedOldVal", ")", ".", "addReg", "(", "Src2", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", "+", "BitSize", ")", ".", "addImm", "(", "<NUM_LIT>", "-", "BitSize", ")", ";", "if", "(", "IsSubWord", ")", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "NewVal", ")", ".", "addReg", "(", "RotatedNewVal", ")", ".", "addReg", "(", "NegBitShift", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "CSOpcode", ")", ",", "Dest", ")", ".", "addReg", "(", "OldVal", ")", ".", "addReg", "(", "NewVal", ")", ".", "add", "(", "Base", ")", ".", "addImm", "(", "Disp", ")", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	10,036	[ "}" ]	[ "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "false", ";", "return", "!", "Register", "::", "isVirtualRegister", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	10,037	[ "<STR_LIT>", ";" ]	[ "let", "PrintMethod", "=" ]
LLVM	SystemZ	CPP	program_repair	CPU	10,038	[ "<FIXS>", "case", "FK_Data_2", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_390_PC16", ";", "case", "FK_Data_4", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_390_PC32", ";", "case", "FK_Data_8", ":", "return", "ELF", "::", "R_390_PC64", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_390_PC12DBL", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_390_PC16DBL", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_390_PC24DBL", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_390_PC32DBL", ";", "<FIXE>" ]	[ "static", "unsigned", "getPCRelReloc", "(", "MCContext", "&", "Ctx", ",", "SMLoc", "Loc", ",", "unsigned", "Kind", ")", "{", "switch", "(", "Kind", ")", "{", "<BUGS>", "case", "FK_Data_2", ":", "return", "ELF", "::", "R_390_PC16", ";", "case", "FK_Data_4", ":", "return", "ELF", "::", "R_390_PC32", ";", "case", "FK_Data_8", ":", "return", "ELF", "::", "R_390_PC64", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_390_PC12DBL", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_390_PC16DBL", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_390_PC24DBL", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_390_PC32DBL", ";", "<BUGE>", "}", "Ctx", ".", "reportError", "(", "Loc", ",", "<STR_LIT>", "Unsupported PC-relative address", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";" ]
GCC	aarch64	CPP	stmt_completion	CPU	10,039	[ "{" ]	[ "bool", "aarch64_can_tag_addresses", "(", ")" ]
LLVM	X86	TD	stmt_completion	CPU	10,040	[ ">", "{" ]	[ "def", "BWWriteResGroup4", ":", "SchedWriteRes", "<", "[", "BWPort6", "]" ]
LLVM	MBlaze	CPP	next_suggestion	MPU	10,041	[ "return", "DAG", ".", "getNode", "(", "Ret", ",", "dl", ",", "MVT", "::", "Other", ",", "&", "RetOps", "[", "<NUM_LIT>", "]", ",", "RetOps", ".", "size", "(", ")", ")", ";" ]	[ "unsigned", "Reg", "=", "(", "CallConv", "==", "CallingConv", "::", "MBLAZE_INTR", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "Reg", ",", "MVT", "::", "i32", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", "Can only return in registers!", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "OutVals", "[", "i", "]", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "RetOps", "[", "<NUM_LIT>", "]", "=", "Chain", ";", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "RetOps", ".", "push_back", "(", "Flag", ")", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	10,042	[ ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "not", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AArch64	CPP	stmt_completion	CPU	10,043	[ "{" ]	[ "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "Val", "->", "getType", "(", ")", ",", "VT", ")", "&&", "!", "(", "VT", "==", "MVT", "::", "i1", "\|\|", "VT", "==", "MVT", "::", "i8", "\|\|", "VT", "==", "MVT", "::", "i16", ")", ")", "return", "false", ";", "if", "(", "VT", ".", "isVector", "(", ")", "\|\|", "VT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "OutVTs", ".", "push_back", "(", "VT", ")", ";", "}", "Address", "Addr", ";", "if", "(", "Callee", "&&", "!", "computeCallAddress", "(", "Callee", ",", "Addr", ")", ")", "return", "false", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "processCallArgs", "(", "CLI", ",", "OutVTs", ",", "NumBytes", ")", ")", "return", "false", ";", "const", "AArch64RegisterInfo", "", "RegInfo", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "if", "(", "RegInfo", "->", "isAnyArgRegReserved", "(", "", "MF", ")", ")", "RegInfo", "->", "emitReservedArgRegCallError", "(", "", "MF", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "Subtarget", "->", "useSmallAddressing", "(", ")", ")", "{", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "Addr", ".", "getReg", "(", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ";", "if", "(", "Symbol", ")", "MIB", ".", "addSym", "(", "Symbol", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "Addr", ".", "getGlobalValue", "(", ")", ")", "MIB", ".", "addGlobalAddress", "(", "Addr", ".", "getGlobalValue", "(", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "Addr", ".", "getReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "constrainOperandRegClass", "(", "II", ",", "Addr", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "MIB", ".", "addReg", "(", "Reg", ")", ";", "}", "else", "return", "false", ";", "}", "else" ]
LLVM	ARM	TD	stmt_completion	CPU	10,044	[ ">", ",", "SchedVar", "<", "NoSchedPred", ",", "[", "SwiftWriteP0OneCycle", "]", ">", "]", ">", ";" ]	[ "def", "SwiftPredP0OneOrTwoCycle", ":", "SchedWriteVariant", "<", "[", "SchedVar", "<", "IsPredicatedPred", ",", "[", "SwiftWriteP0TwoCyleTwoUops", "]" ]
LLVM	PowerPC	TD	stmt_completion	CPU	10,045	[ "]", ">", ";" ]	[ "def", "PPCprobedalloca", ":", "SDNode", "<", "<STR_LIT>", ",", "SDTDynOp", ",", "[", "SDNPHasChain" ]
LLVM	Lanai	CPP	code_generation	CPU	10,046	[ "bool", "LanaiInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TrueBlock", ",", "MachineBasicBlock", "", "&", "FalseBlock", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Condition", ",", "bool", "AllowModify", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "Instruction", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "Instruction", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "--", "Instruction", ";", "if", "(", "Instruction", "->", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "!", "isUnpredicatedTerminator", "(", "*", "Instruction", ")", ")", "break", ";", "if", "(", "!", "Instruction", "->", "isBranch", "(", ")", ")", "return", "true", ";", "if", "(", "Instruction", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "if", "(", "!", "AllowModify", ")", "{", "TrueBlock", "=", "Instruction", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "while", "(", "std", "::", "next", "(", "Instruction", ")", "!=", "MBB", ".", "end", "(", ")", ")", "{", "std", "::", "next", "(", "Instruction", ")", "->", "eraseFromParent", "(", ")", ";", "}", "Condition", ".", "clear", "(", ")", ";", "FalseBlock", "=", "nullptr", ";", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "Instruction", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ")", "{", "TrueBlock", "=", "nullptr", ";", "Instruction", "->", "eraseFromParent", "(", ")", ";", "Instruction", "=", "MBB", ".", "end", "(", ")", ";", "continue", ";", "}", "TrueBlock", "=", "Instruction", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "unsigned", "Opcode", "=", "Instruction", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "Condition", ".", "empty", "(", ")", ")", "{", "LPCC", "::", "CondCode", "BranchCond", "=", "static_cast", "<", "LPCC", "::", "CondCode", ">", "(", "Instruction", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "FalseBlock", "=", "TrueBlock", ";", "TrueBlock", "=", "Instruction", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Condition", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "BranchCond", ")", ")", ";", "continue", ";", "}", "return", "true", ";", "}", "return", "false", ";", "}" ]	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]
LLVM	X86	CPP	next_suggestion	CPU	10,047	[ "LHS", "=", "DAG", ".", "getBitcast", "(", "SrcVT", ",", "LHS", ")", ";" ]	[ "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcVT", "=", "N0", ".", "getValueType", "(", ")", ";", "SDValue", "BC0", "=", "N", "->", "isOnlyUserOf", "(", "N0", ".", "getNode", "(", ")", ")", "?", "peekThroughOneUseBitcasts", "(", "N0", ")", ":", "N0", ";", "SDValue", "BC1", "=", "N", "->", "isOnlyUserOf", "(", "N1", ".", "getNode", "(", ")", ")", "?", "peekThroughOneUseBitcasts", "(", "N1", ")", ":", "N1", ";", "if", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "SrcVT", ".", "getScalarSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "SDValue", "BCSrc", "=", "getSplitVectorSrc", "(", "BC0", ",", "BC1", ",", "false", ")", ")", "{", "SmallVector", "<", "SDValue", ">", "ShuffleOps", ";", "SmallVector", "<", "int", ">", "ShuffleMask", ",", "ScaledMask", ";", "SDValue", "Vec", "=", "peekThroughBitcasts", "(", "BCSrc", ")", ";", "if", "(", "getTargetShuffleInputs", "(", "Vec", ",", "ShuffleOps", ",", "ShuffleMask", ",", "DAG", ")", ")", "{", "resolveTargetShuffleInputsAndMask", "(", "ShuffleOps", ",", "ShuffleMask", ")", ";", "if", "(", "!", "isAnyZero", "(", "ShuffleMask", ")", "&&", "ShuffleOps", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "ShuffleOps", "[", "<NUM_LIT>", "]", ".", "getValueType", "(", ")", ".", "is256BitVector", "(", ")", "&&", "scaleShuffleElements", "(", "ShuffleMask", ",", "<NUM_LIT>", ",", "ScaledMask", ")", ")", "{", "SDValue", "Lo", ",", "Hi", ";", "MVT", "ShufVT", "=", "VT", ".", "isFloatingPoint", "(", ")", "?", "MVT", "::", "v4f32", ":", "MVT", "::", "v4i32", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "DAG", ".", "SplitVector", "(", "ShuffleOps", "[", "<NUM_LIT>", "]", ",", "DL", ")", ";", "Lo", "=", "DAG", ".", "getBitcast", "(", "SrcVT", ",", "Lo", ")", ";", "Hi", "=", "DAG", ".", "getBitcast", "(", "SrcVT", ",", "Hi", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "VT", ",", "Lo", ",", "Hi", ")", ";", "Res", "=", "DAG", ".", "getBitcast", "(", "ShufVT", ",", "Res", ")", ";", "Res", "=", "DAG", ".", "getVectorShuffle", "(", "ShufVT", ",", "DL", ",", "Res", ",", "Res", ",", "ScaledMask", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Res", ")", ";", "}", "}", "}", "}", "if", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "SrcVT", ".", "getScalarSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", "{", "SmallVector", "<", "SDValue", ">", "Ops0", ",", "Ops1", ";", "SmallVector", "<", "int", ">", "Mask0", ",", "Mask1", ",", "ScaledMask0", ",", "ScaledMask1", ";", "bool", "IsShuf0", "=", "getTargetShuffleInputs", "(", "BC0", ",", "Ops0", ",", "Mask0", ",", "DAG", ")", "&&", "!", "isAnyZero", "(", "Mask0", ")", "&&", "scaleShuffleElements", "(", "Mask0", ",", "<NUM_LIT>", ",", "ScaledMask0", ")", "&&", "all_of", "(", "Ops0", ",", "[", "]", "(", "SDValue", "Op", ")", "{", "return", "Op", ".", "getValueSizeInBits", "(", ")", "==", "<NUM_LIT>", ";", "}", ")", ";", "bool", "IsShuf1", "=", "getTargetShuffleInputs", "(", "BC1", ",", "Ops1", ",", "Mask1", ",", "DAG", ")", "&&", "!", "isAnyZero", "(", "Mask1", ")", "&&", "scaleShuffleElements", "(", "Mask1", ",", "<NUM_LIT>", ",", "ScaledMask1", ")", "&&", "all_of", "(", "Ops1", ",", "[", "]", "(", "SDValue", "Op", ")", "{", "return", "Op", ".", "getValueSizeInBits", "(", ")", "==", "<NUM_LIT>", ";", "}", ")", ";", "if", "(", "IsShuf0", "\|\|", "IsShuf1", ")", "{", "if", "(", "!", "IsShuf0", ")", "{", "Ops0", ".", "assign", "(", "{", "BC0", "}", ")", ";", "ScaledMask0", ".", "assign", "(", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "}", "if", "(", "!", "IsShuf1", ")", "{", "Ops1", ".", "assign", "(", "{", "BC1", "}", ")", ";", "ScaledMask1", ".", "assign", "(", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "}", "SDValue", "LHS", ",", "RHS", ";", "int", "PostShuffle", "[", "<NUM_LIT>", "]", "=", "{", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "auto", "FindShuffleOpAndIdx", "=", "[", "&", "]", "(", "int", "M", ",", "int", "&", "Idx", ",", "ArrayRef", "<", "SDValue", ">", "Ops", ")", "{", "if", "(", "M", "<", "<NUM_LIT>", ")", "return", "true", ";", "Idx", "=", "M", "%", "<NUM_LIT>", ";", "SDValue", "Src", "=", "Ops", "[", "M", "/", "<NUM_LIT>", "]", ";", "if", "(", "!", "LHS", "\|\|", "LHS", "==", "Src", ")", "{", "LHS", "=", "Src", ";", "return", "true", ";", "}", "if", "(", "!", "RHS", "\|\|", "RHS", "==", "Src", ")", "{", "Idx", "+=", "<NUM_LIT>", ";", "RHS", "=", "Src", ";", "return", "true", ";", "}", "return", "false", ";", "}", ";", "if", "(", "FindShuffleOpAndIdx", "(", "ScaledMask0", "[", "<NUM_LIT>", "]", ",", "PostShuffle", "[", "<NUM_LIT>", "]", ",", "Ops0", ")", "&&", "FindShuffleOpAndIdx", "(", "ScaledMask0", "[", "<NUM_LIT>", "]", ",", "PostShuffle", "[", "<NUM_LIT>", "]", ",", "Ops0", ")", "&&", "FindShuffleOpAndIdx", "(", "ScaledMask1", "[", "<NUM_LIT>", "]", ",", "PostShuffle", "[", "<NUM_LIT>", "]", ",", "Ops1", ")", "&&", "FindShuffleOpAndIdx", "(", "ScaledMask1", "[", "<NUM_LIT>", "]", ",", "PostShuffle", "[", "<NUM_LIT>", "]", ",", "Ops1", ")", ")", "{" ]
GCC	ia64	MD	stmt_completion	CPU	10,048	[ "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>" ]
GCC	i386	MD	next_suggestion	CPU	10,049	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	10,050	[ "Ty", ")", "{" ]	[ "static", "OpRef", "undef", "(", "MVT" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	10,051	[ "let", "HasImm", "=", "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "src", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "=", "sw", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]
GCC	moxie	MD	stmt_completion	CPU	10,052	[ ")", ")" ]	[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")" ]
LLVM	HSAIL	TD	stmt_completion	Virtual ISA	10,053	[ ":", "$", "src0", ",", "RC", ":", "$", "src1", ",", "ImmTy", ":", "$", "src2", ",", "bt", ")", ">", ";" ]	[ "def", "_rri", ":", "Pat", "<", "(", "op1", "(", "op2", "RC", ":", "$", "src0", ",", "RC", ":", "$", "src1", ")", ",", "(", "Ty", "ImmTy", ":", "$", "src2", ")", ")", ",", "(", "inst", "RC" ]
LLVM	ARM	TD	next_suggestion	CPU	10,054	[ "}" ]	[ "let", "ParserMatchClass", "=", "VecListFourQWordIndexAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "DPR", ":", "$", "Vd", ",", "i32imm", ":", "$", "idx", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	10,055	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "def", "A4_cround_rr", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_002cb246", ",", "TypeS_3op", ">", ",", "Enc_5ab2be", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	10,056	[ "assert", "(", "(", "NumBytes", "-", "EncodedBytes", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of NOP bytes requested!", "<STR_LIT>", ")", ";" ]	[ "EmitToStreamer", "(", "", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addImm", "(", "CallTarget", ">>", "<NUM_LIT>", ")", ")", ";", "EncodedBytes", "+=", "<NUM_LIT>", ";", "}", "EmitToStreamer", "(", "", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchReg", ")", ")", ";", "EncodedBytes", "+=", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "CalleeMO", ".", "isGlobal", "(", ")", ")", "{", "const", "MCExpr", "", "Expr", "=", "Lower", ".", "getExpr", "(", "CalleeMO", ",", "MCSymbolRefExpr", "::", "VK_PLT", ")", ";", "EmitToStreamer", "(", "", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addExpr", "(", "Expr", ")", ")", ";", "EncodedBytes", "+=", "<NUM_LIT>", ";", "}", "unsigned", "NumBytes", "=", "Opers", ".", "getNumPatchBytes", "(", ")", ";", "assert", "(", "NumBytes", ">=", "EncodedBytes", "&&", "<STR_LIT>", "Patchpoint can't request size less than the length of a call.", "<STR_LIT>", ")", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	10,057	[ ">", ";" ]	[ "def", "DestructiveBinaryShImmUnpred", ":", "DestructiveInstTypeEnum", "<", "<NUM_LIT>" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	10,058	[ "InVals", ".", "push_back", "(", "Arg", ")", ";" ]	[ "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CCAssignFnForCall", "(", "CallConv", ",", "isVarArg", ")", ")", ";", "}", "else", "{", "analyzeFormalArgumentsCompute", "(", "CCInfo", ",", "Ins", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Ins", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "const", "ISD", "::", "InputArg", "&", "In", "=", "Ins", "[", "i", "]", ";", "EVT", "VT", "=", "In", ".", "VT", ";", "EVT", "MemVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "&&", "MemVT", ".", "isVector", "(", ")", ")", "{", "MemVT", "=", "MemVT", ".", "getVectorElementType", "(", ")", ";", "}", "if", "(", "AMDGPU", "::", "isShader", "(", "CallConv", ")", ")", "{", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "SDValue", "Register", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "VT", ")", ";", "InVals", ".", "push_back", "(", "Register", ")", ";", "continue", ";", "}", "PointerType", "", "PtrTy", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "", "DAG", ".", "getContext", "(", ")", ")", ",", "AMDGPUASI", ".", "CONSTANT_BUFFER_0", ")", ";", "ISD", "::", "LoadExtType", "Ext", "=", "ISD", "::", "NON_EXTLOAD", ";", "if", "(", "MemVT", ".", "getScalarSizeInBits", "(", ")", "!=", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "{", "Ext", "=", "ISD", "::", "SEXTLOAD", ";", "}", "unsigned", "ValBase", "=", "ArgLocs", "[", "In", ".", "getOrigArgIndex", "(", ")", "]", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "PartOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ",", "PartOffset", "-", "ValBase", ")", ";", "SDValue", "Arg", "=", "DAG", ".", "getLoad", "(", "ISD", "::", "UNINDEXED", ",", "Ext", ",", "VT", ",", "DL", ",", "Chain", ",", "DAG", ".", "getConstant", "(", "PartOffset", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "DAG", ".", "getUNDEF", "(", "MVT", "::", "i32", ")", ",", "PtrInfo", ",", "MemVT", ",", "<NUM_LIT>", ",", "MachineMemOperand", "::", "MONonTemporal", "\|", "MachineMemOperand", "::", "MODereferenceable", "\|", "MachineMemOperand", "::", "MOInvariant", ")", ";" ]
GCC	rs6000	CPP	code_generation	CPU	10,059	[ "static", "void", "rs6000_init_sched_context", "(", "void", "*", "_", "sc", ",", "bool", "clean_p", ")", "{", "rs6000_sched_context_t", "sc", "=", "(", "rs6000_sched_context_t", ")", "_", "sc", ";", "if", "(", "clean_p", ")", "{", "sc", "->", "cached_can_issue_more", "=", "<NUM_LIT>", ";", "sc", "->", "last_scheduled_insn", "=", "NULL_RTX", ";", "sc", "->", "load_store_pendulum", "=", "<NUM_LIT>", ";", "}", "else", "{", "sc", "->", "cached_can_issue_more", "=", "cached_can_issue_more", ";", "sc", "->", "last_scheduled_insn", "=", "last_scheduled_insn", ";", "sc", "->", "load_store_pendulum", "=", "load_store_pendulum", ";", "}", "}" ]	[ "If", "CLEAN_P", "is", "true", "then", "initializes", "_SC", "with", "clean", "data", ",", "and", "from", "the", "global", "context", "otherwise", "." ]
LLVM	UPT	CPP	next_suggestion	CPU	10,060	[ "}" ]	[ "static", "MCRegisterInfo", "", "createUPTMCRegisterInfo", "(", "const", "Triple", "&", "TT", ")", "{", "auto", "", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "InitUPTMCRegisterInfo", "(", "X", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "X", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	10,061	[ "bool", "IsV4PopReturn", "=", "false", ";" ]	[ "bool", "Thumb1FrameLowering", "::", "needPopSpecialFixUp", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "ARMFunctionInfo", "", "AFI", "=", "const_cast", "<", "MachineFunction", "", ">", "(", "&", "MF", ")", "->", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "getArgRegsSaveSize", "(", ")", ")", "return", "true", ";" ]
LLVM	VE	TD	stmt_completion	CPU	10,062	[ "strconcat", "(", "opcStr", ",", "argStr", ")", ">", ";" ]	[ "def", "L", ":", "RVM", "<", "opc", ",", "(", "outs", ")", ",", "!", "con", "(", "dag_in", ",", "(", "ins", "VLS", ":", "$", "vl", ")", ")", ",", "!" ]
LLVM	Hexagon	TD	next_suggestion	DSP	10,063	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs16", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs16", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "n1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	FISC	CPP	next_suggestion	CPU	10,064	[ "}" ]	[ "uint32_t", "Insn", ";", "DecodeStatus", "Result", "=", "readInstruction32", "(", "Bytes", ",", "Address", ",", "Size", ",", "Insn", ")", ";", "if", "(", "Result", "==", "MCDisassembler", "::", "Fail", ")", "return", "Result", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableFISC32", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "return", "MCDisassembler", "::", "Fail", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	10,065	[ "=", "<NUM_LIT>", ";" ]	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "R29", "]", ";", "let", "Defs", "=", "[", "PC", ",", "R31", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign" ]
LLVM	X86	TD	program_repair	CPU	10,066	[ "<FIXS>", "EVEX", ",", "VVVV", ",", "EVEX_B", ",", "EVEX_CD8", "_Src", ".", "EltSize", ",", "CD8VF", ">", ",", "<FIXE>" ]	[ "<STR_LIT>", "#", "_Src", ".", "BroadcastStr", ",", "(", "_Dst", ".", "VT", "(", "OpNode", "(", "_Src", ".", "VT", "_Src", ".", "RC", ":", "$", "src1", ")", ",", "(", "bitconvert", "(", "_Src", ".", "VT", "(", "_Src", ".", "BroadcastLdFrag", "addr", ":", "$", "src2", ")", ")", ")", ")", ")", ">", ",", "<BUGS>", "EVEX_4V", ",", "EVEX_B", ",", "EVEX_CD8", "_Src", ".", "EltSize", ",", "CD8VF", ">", ",", "<BUGE>", "Sched", "[", "sched", ".", "Folded", ",", "sched", ".", "ReadAfterFold", "]", ">", ";", "}" ]
LLVM	X86	CPP	next_suggestion	CPU	10,067	[ "}" ]	[ "for", "(", "Use", "&", "U", ":", "PHI", "->", "uses", "(", ")", ")", "replaceWithTileLoad", "(", "U", ",", "StorePtr", ",", "true", ")", ";", "PHI", "->", "eraseFromParent", "(", ")", ";" ]
LLVM	MOS	CPP	code_generation	MPU	10,068	[ "bool", "MOSInstructionSelector", "::", "select", "(", "MachineInstr", "&", "MI", ")", "{", "if", "(", "!", "MI", ".", "isPreISelOpcode", "(", ")", ")", "{", "constrainGenericOp", "(", "MI", ")", ";", "return", "true", ";", "}", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "selectAddSub", "(", "MI", ")", ")", "return", "true", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "selectLogical", "(", "MI", ")", ")", "return", "true", ";", "break", ";", "}", "if", "(", "selectImpl", "(", "MI", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "selectBrCondImm", "(", "MI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "selectSbc", "(", "MI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "selectFrameIndex", "(", "MI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "selectAddr", "(", "MI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "selectStore", "(", "MI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "selectLshrShlE", "(", "MI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "selectMergeValues", "(", "MI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "selectTrunc", "(", "MI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "selectAddE", "(", "MI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "selectIncDecMB", "(", "MI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "selectUnMergeValues", "(", "MI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "selectGeneric", "(", "MI", ")", ";", "}", "}" ]	[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]
LLVM	PowerPC	CPP	code_generation	CPU	10,069	[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "PPC Generate Scalar MASS Entries", "<STR_LIT>", ";", "}" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
LLVM	Mips	CPP	next_suggestion	CPU	10,070	[ "(", "IsN64", "?", "Mips", "::", "SP_64", ":", "Mips", "::", "SP", ")", ";" ]	[ "bool", "IsN64", "=", "static_cast", "<", "const", "MipsTargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ".", "getABI", "(", ")", ".", "IsN64", "(", ")", ";", "if", "(", "Subtarget", ".", "inMips16Mode", "(", ")", ")", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "Mips", "::", "S0", ":", "Mips", "::", "SP", ";", "else", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "(", "IsN64", "?", "Mips", "::", "FP_64", ":", "Mips", "::", "FP", ")", ":" ]
LLVM	ARM	TD	next_suggestion	CPU	10,071	[ "let", "Unpredictable", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	10,072	[ "<STR_LIT>", ":" ]	[ "case", "ISD", "::", "FADD", ":", "case", "ISD", "::", "FSUB", ":", "return", "combineFaddFsub", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "FNEG", ":", "return", "combineFneg", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "TRUNCATE", ":", "return", "combineTruncate", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineAndnp", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineFAnd", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineFAndn", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineFOr", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineFMinFMax", "(", "N", ",", "DAG", ")", ";", "case", "ISD", "::", "FMINNUM", ":", "case", "ISD", "::", "FMAXNUM", ":", "return", "combineFMinNumFMaxNum", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineX86INT_TO_FP", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineBT", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "ISD", "::", "ANY_EXTEND", ":", "case", "ISD", "::", "ZERO_EXTEND", ":", "return", "combineZext", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SIGN_EXTEND", ":", "return", "combineSext", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SIGN_EXTEND_INREG", ":", "return", "combineSignExtendInReg", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SETCC", ":", "return", "combineSetCC", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineX86SetCC", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineBrCond", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineVectorPack", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineVectorShiftVar", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineVectorShiftImm", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineVectorInsert", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "ISD", "::", "VECTOR_SHUFFLE", ":", "return", "combineShuffle", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::" ]
GCC	sparc	CPP	code_generation	CPU	10,073	[ "static", "void", "sparc_emit_set_const64_longway", "(", "rtx", "op0", ",", "rtx", "temp", ",", "unsigned", "HOST_WIDE_INT", "high_bits", ",", "unsigned", "HOST_WIDE_INT", "low_bits", ")", "{", "rtx", "sub_temp", ";", "if", "(", "reload_in_progress", "\|\|", "reload_completed", ")", "sub_temp", "=", "op0", ";", "else", "sub_temp", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "if", "(", "(", "high_bits", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "emit_insn", "(", "gen_safe_HIGH64", "(", "temp", ",", "high_bits", ")", ")", ";", "if", "(", "(", "high_bits", "&", "~", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "sub_temp", ",", "gen_safe_OR64", "(", "temp", ",", "(", "high_bits", "&", "<NUM_LIT>", ")", ")", ")", ")", ";", "else", "sub_temp", "=", "temp", ";", "}", "else", "{", "emit_insn", "(", "gen_safe_SET64", "(", "temp", ",", "high_bits", ")", ")", ";", "sub_temp", "=", "temp", ";", "}", "if", "(", "!", "reload_in_progress", "&&", "!", "reload_completed", ")", "{", "rtx", "temp2", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "rtx", "temp3", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "rtx", "temp4", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "temp4", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "sub_temp", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ")", ";", "emit_insn", "(", "gen_safe_HIGH64", "(", "temp2", ",", "low_bits", ")", ")", ";", "if", "(", "(", "low_bits", "&", "~", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "temp3", ",", "gen_safe_OR64", "(", "temp2", ",", "(", "low_bits", "&", "<NUM_LIT>", ")", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "op0", ",", "gen_rtx_PLUS", "(", "DImode", ",", "temp4", ",", "temp3", ")", ")", ")", ";", "}", "else", "{", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "op0", ",", "gen_rtx_PLUS", "(", "DImode", ",", "temp4", ",", "temp2", ")", ")", ")", ";", "}", "}", "else", "{", "rtx", "low1", "=", "GEN_INT", "(", "(", "low_bits", ">>", "(", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";", "rtx", "low2", "=", "GEN_INT", "(", "(", "low_bits", ">>", "(", "<NUM_LIT>", "-", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";", "rtx", "low3", "=", "GEN_INT", "(", "(", "low_bits", ">>", "(", "<NUM_LIT>", "-", "<NUM_LIT>", "-", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";", "int", "to_shift", "=", "<NUM_LIT>", ";", "if", "(", "low1", "!=", "const0_rtx", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "op0", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "sub_temp", ",", "GEN_INT", "(", "to_shift", ")", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "op0", ",", "gen_rtx_IOR", "(", "DImode", ",", "op0", ",", "low1", ")", ")", ")", ";", "sub_temp", "=", "op0", ";", "to_shift", "=", "<NUM_LIT>", ";", "}", "else", "{", "to_shift", "+=", "<NUM_LIT>", ";", "}", "if", "(", "low2", "!=", "const0_rtx", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "op0", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "sub_temp", ",", "GEN_INT", "(", "to_shift", ")", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "op0", ",", "gen_rtx_IOR", "(", "DImode", ",", "op0", ",", "low2", ")", ")", ")", ";", "sub_temp", "=", "op0", ";", "to_shift", "=", "<NUM_LIT>", ";", "}", "else", "{", "to_shift", "+=", "<NUM_LIT>", ";", "}", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "op0", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "sub_temp", ",", "GEN_INT", "(", "to_shift", ")", ")", ")", ")", ";", "if", "(", "low3", "!=", "const0_rtx", ")", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "op0", ",", "gen_rtx_IOR", "(", "DImode", ",", "op0", ",", "low3", ")", ")", ")", ";", "}", "}" ]	[ "Full", "64-bit", "constant", "decomposition", ".", "Even", "though", "this", "is", "the", "'worst", "'", "case", ",", "we", "still", "optimize", "a", "few", "things", "away", "." ]
GCC	avr	MD	stmt_completion	MPU	10,074	[ ")", "]", ")" ]	[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC	mips	MD	program_repair	CPU	10,075	[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "<FIXE>" ]	[ "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>" ]
LLVM	PowerPC	CPP	program_repair	CPU	10,076	[ "<FIXS>", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "VR", "[", "VR_idx", "]", ",", "&", "PPC", "::", "VRRCRegClass", ")", ";", "<FIXE>" ]	[ "if", "(", "VR_idx", "!=", "Num_VR_Regs", ")", "{", "<BUGS>", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "PPC", "::", "VRRCRegClass", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VR", "[", "VR_idx", "]", ",", "VReg", ")", ";", "<BUGE>", "ArgVal", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "VReg", ",", "ObjectVT", ")", ";", "if", "(", "isVarArg", ")", "{", "while", "(", "(", "ArgOffset", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{" ]
GCC	rs6000	CPP	program_repair	CPU	10,077	[ "<FIXS>", "machine_mode", "vmode", ",", "unsigned", "nelt", ",", "rtx", "perm", "[", "]", ")", "<FIXE>", "<FIXS>", "machine_mode", "imode", ";", "<FIXE>" ]	[ "static", "voidrs6000_do_expand_vec_perm", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "<BUGS>", "enum", "machine_mode", "vmode", ",", "unsigned", "nelt", ",", "rtx", "perm", "[", "]", ")", "<BUGE>", "{", "<BUGS>", "enum", "machine_mode", "imode", ";", "<BUGE>", "rtx", "x", ";", "imode", "=", "vmode", ";" ]
GCC	frv	CPP	code_generation	VLIW	10,078	[ "static", "bool", "frv_registers_conflict_p", "(", "rtx", "x", ")", "{", "regstate_t", "flags", ";", "flags", "=", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "COND_EXEC", ")", "{", "if", "(", "frv_registers_conflict_p_1", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "flags", ")", ")", "return", "true", ";", "flags", "\|=", "frv_cond_flags", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "}", "return", "frv_registers_conflict_p_1", "(", "x", ",", "flags", ")", ";", "}" ]	[ "Return", "true", "if", "something", "in", "X", "might", "depend", "on", "an", "instruction", "in", "the", "current", "packet", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	10,079	[ "bits", "<", "<NUM_LIT>", ">", "Pd4", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	microblaze	CPP	next_suggestion	MPU	10,080	[ "}" ]	[ "break", ";", "case", "E_SFmode", ":", "cum", "->", "arg_words", "++", ";", "if", "(", "!", "cum", "->", "gp_reg_found", "&&", "cum", "->", "arg_number", "<=", "<NUM_LIT>", ")", "cum", "->", "fp_code", "+=", "<NUM_LIT>", "<<", "(", "(", "cum", "->", "arg_number", "-", "<NUM_LIT>", ")", "", "<NUM_LIT>", ")", ";", "break", ";", "case", "E_DFmode", ":", "cum", "->", "arg_words", "+=", "<NUM_LIT>", ";", "if", "(", "!", "cum", "->", "gp_reg_found", "&&", "cum", "->", "arg_number", "<=", "<NUM_LIT>", ")", "cum", "->", "fp_code", "+=", "<NUM_LIT>", "<<", "(", "(", "cum", "->", "arg_number", "-", "<NUM_LIT>", ")", "", "<NUM_LIT>", ")", ";", "break", ";", "case", "E_DImode", ":", "cum", "->", "gp_reg_found", "=", "<NUM_LIT>", ";", "cum", "->", "arg_words", "+=", "<NUM_LIT>", ";", "break", ";", "case", "E_QImode", ":", "case", "E_HImode", ":", "case", "E_SImode", ":", "case", "E_TImode", ":", "cum", "->", "gp_reg_found", "=", "<NUM_LIT>", ";", "cum", "->", "arg_words", "++", ";", "break", ";" ]
GCC	pa	MD	stmt_completion	CPU	10,081	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr" ]
GCC	arm	MD	next_suggestion	CPU	10,082	[ "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	alpha	MD	next_suggestion	MPU	10,083	[ "(", "unspec_volatile", ":", "DI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPECV_PLDGP2", ")", ")", "]" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec_volatile", ":", "DI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPECV_LDGP1", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	10,084	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "s10", "=", "<NUM_LIT>", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]
LLVM	TPC	TD	stmt_completion	Virtual ISA	10,085	[ "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "src", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "=", "sw", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "HasImm", "=", "<NUM_LIT>", ";", "let", "immOpNum", "=", "<NUM_LIT>", ";", "let", "OutOfSlotData", "=" ]
GCC	rs6000	MD	stmt_completion	CPU	10,086	[ ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC	arm	CPP	next_suggestion	CPU	10,087	[ "return", "_", "_", "rv", ".", "_", "_", "i", ";" ]	[ "union", "{", "poly16x8x4_t", "_", "_", "i", ";", "_", "_", "builtin_neon_xi", "_", "_", "o", ";", "}", "_", "_", "rv", ";", "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld4v8hi", "(", "(", "const", "_", "_", "builtin_neon_hi", "*", ")", "_", "_", "a", ")", ";" ]
GCC	aarch64	CPP	next_suggestion	CPU	10,088	[ "changed", "\|=", "replace_regs", "(", "insn", ",", "DF_INSN_EQ_USES", "(", "insn", ")", ")", ";" ]	[ "if", "(", "!", "INSN_P", "(", "insn", ")", ")", "continue", ";", "bool", "changed", "=", "maybe_convert_to_strided_access", "(", "insn", ")", ";", "changed", "\|=", "replace_regs", "(", "insn", ",", "DF_INSN_DEFS", "(", "insn", ")", ")", ";", "changed", "\|=", "replace_regs", "(", "insn", ",", "DF_INSN_USES", "(", "insn", ")", ")", ";", "if", "(", "changed", "&&", "NONDEBUG_INSN_P", "(", "insn", ")", ")", "{", "if", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "USE", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "CLOBBER", "&&", "!", "is_move_set", "(", "PATTERN", "(", "insn", ")", ")", ")", "enforce_constraints", "(", "insn", ")", ";", "rtx", "", "ptr", "=", "&", "REG_NOTES", "(", "insn", ")", ";", "while", "(", "", "ptr", ")", "if", "(", "REG_NOTE_KIND", "(", "", "ptr", ")", "==", "REG_EQUIV", ")", "", "ptr", "=", "XEXP", "(", "", "ptr", ",", "<NUM_LIT>", ")", ";", "else", "ptr", "=", "&", "XEXP", "(", "", "ptr", ",", "<NUM_LIT>", ")", ";", "}" ]
LLVM	ARM	CPP	stmt_completion	CPU	10,089	[ "return", "NULL", ";" ]	[ "Value", "", "ARMIREmitter", "::", "visitUMLAL", "(", "const", "SDNode", "", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", "visitUMLAL unimplemented ARM visit...", "<STR_LIT>", ")", ";" ]
GCC	msp430	CPP	stmt_completion	MPU	10,090	[ "mcu_name", ";" ]	[ "else", "if", "(", "strncasecmp", "(", "line", ",", "mcu_name", ",", "strlen", "(", "mcu_name", ")", ")", "==", "<NUM_LIT>", "&&", "", "(", "line", "+", "strlen", "(", "mcu_name", ")", ")", "==", "'", ",", "'", ")", "{", "if", "(", "!", "found_headings", ")", "{", "if", "(", "msp430_warn_devices_csv", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "format of column headings in %<devices.csv%> ", "<STR_LIT>", "<STR_LIT>", "is incorrect", "<STR_LIT>", ")", ";", "goto", "end", ";", "}", "char", "", "val", "=", "strtok", "(", "line", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "int", "final_col_num", "=", "(", "(", "mpy_type_column", ">", "cpu_type_column", ")", "?", "mpy_type_column", ":", "cpu_type_column", ")", ";", "int", "curr_col", ";", "bool", "found_cpu", "=", "false", ";", "bool", "found_mpy", "=", "false", ";", "for", "(", "curr_col", "=", "<NUM_LIT>", ";", "curr_col", "<=", "final_col_num", ";", "curr_col", "++", ")", "{", "if", "(", "curr_col", "==", "final_col_num", "&&", "strlen", "(", "val", ")", ">", "<NUM_LIT>", "&&", "(", "val", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "\|\|", "val", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", ")", "{", "val", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "curr_col", "==", "cpu_type_column", ")", "{", "cpu_type", "=", "atoi", "(", "val", ")", ";", "if", "(", "strlen", "(", "val", ")", "!=", "<NUM_LIT>", "\|\|", "(", "cpu_type", "==", "<NUM_LIT>", "&&", "val", "[", "<NUM_LIT>", "]", "!=", "'", "<NUM_LIT>", "'", ")", "\|\|", "cpu_type", ">", "<NUM_LIT>", "\|\|", "cpu_type", "<", "<NUM_LIT>", ")", "{", "if", "(", "msp430_warn_devices_csv", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "invalid %<CPU_TYPE%> value of %qs read ", "<STR_LIT>", "<STR_LIT>", "from %<devices.csv%> for %qs", "<STR_LIT>", ",", "val", ",", "mcu_name", ")", ";", "goto", "end", ";", "}", "extracted_mcu_data", ".", "revision", "=", "cpu_type", ";", "found_cpu", "=", "true", ";", "}", "else", "if", "(", "curr_col", "==", "mpy_type_column", ")", "{", "mpy_type", "=", "atoi", "(", "val", ")", ";", "if", "(", "strlen", "(", "val", ")", "!=", "<NUM_LIT>", "\|\|", "(", "mpy_type", "==", "<NUM_LIT>", "&&", "val", "[", "<NUM_LIT>", "]", "!=", "'", "<NUM_LIT>", "'", ")", "\|\|", "!", "(", "mpy_type", "==", "<NUM_LIT>", "\|\|", "mpy_type", "==", "<NUM_LIT>", "\|\|", "mpy_type", "==", "<NUM_LIT>", "\|\|", "mpy_type", "==", "<NUM_LIT>", "\|\|", "mpy_type", "==", "<NUM_LIT>", ")", ")", "{", "if", "(", "msp430_warn_devices_csv", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "invalid %<MPY_TYPE%> value of %qs read ", "<STR_LIT>", "<STR_LIT>", "from %<devices.csv%> for %qs", "<STR_LIT>", ",", "val", ",", "mcu_name", ")", ";", "goto", "end", ";", "}", "extracted_mcu_data", ".", "hwmpy", "=", "mpy_type", ";", "found_mpy", "=", "true", ";", "}", "if", "(", "found_cpu", "&&", "found_mpy", ")", "{", "extracted_mcu_data", ".", "name", "=" ]
GCC	aarch64	MD	next_suggestion	CPU	10,091	[ ")" ]	[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_SISD_SSHL", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM	X86	CPP	next_suggestion	CPU	10,092	[ "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "MaxIntSize", ")", ";" ]	[ "bool", "NoFloat", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "NoImplicitFloat", ")", ";", "if", "(", "NoFloat", ")", "{", "unsigned", "MaxIntSize", "=", "Subtarget", ".", "is64Bit", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";" ]
GCC	ia64	MD	stmt_completion	CPU	10,093	[ "gen_reg_rtx", "(", "CCImode", ")" ]	[ "(", "div", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "rtx", "y", "=", "gen_reg_rtx", "(", "RFmode", ")", "rtx", "a", "=", "gen_reg_rtx", "(", "RFmode", ")", "rtx", "b", "=", "gen_reg_rtx", "(", "RFmode", ")", "rtx", "e", "=", "gen_reg_rtx", "(", "RFmode", ")", "rtx", "q", "=", "gen_reg_rtx", "(", "RFmode", ")", "rtx", "e1", "=", "gen_reg_rtx", "(", "RFmode", ")", "rtx", "y1", "=", "gen_reg_rtx", "(", "RFmode", ")", "rtx", "q1", "=", "gen_reg_rtx", "(", "RFmode", ")", "rtx", "r", "=", "gen_reg_rtx", "(", "RFmode", ")", "rtx", "q_res", "=", "gen_reg_rtx", "(", "RFmode", ")", "rtx", "cond", "=" ]
LLVM	Mips	CPP	program_repair	CPU	10,094	[ "<FIXS>", "static", "unsigned", "adjustFixupValue", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "MCContext", "*", "Ctx", "=", "NULL", ")", "{", "unsigned", "Kind", "=", "Fixup", ".", "getKind", "(", ")", ";", "<FIXE>" ]	[ "#", "include", "<STR_LIT>", "llvm/MC/MCSubtargetInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/ErrorHandling.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/raw_ostream.h", "<STR_LIT>", "using", "namespace", "llvm", ";", "<BUGS>", "static", "unsigned", "adjustFixupValue", "(", "unsigned", "Kind", ",", "uint64_t", "Value", ")", "{", "<BUGE>", "switch", "(", "Kind", ")", "{" ]
LLVM	SPIRV	CPP	next_suggestion	Virtual ISA	10,095	[ "else", "Args", ".", "push_back", "(", "Op", ")", ";" ]	[ "Instruction", "", "SPIRVEmitIntrinsics", "::", "visitInsertValueInst", "(", "InsertValueInst", "&", "I", ")", "{", "IRBuilder", "<", ">", "B", "(", "I", ".", "getParent", "(", ")", ")", ";", "B", ".", "SetInsertPoint", "(", "&", "I", ")", ";", "SmallVector", "<", "Type", "", ",", "<NUM_LIT>", ">", "Types", "=", "{", "I", ".", "getInsertedValueOperand", "(", ")", "->", "getType", "(", ")", "}", ";", "SmallVector", "<", "Value", "*", ">", "Args", ";", "for", "(", "auto", "&", "Op", ":", "I", ".", "operands", "(", ")", ")", "if", "(", "isa", "<", "UndefValue", ">", "(", "Op", ")", ")", "Args", ".", "push_back", "(", "UndefValue", "::", "get", "(", "B", ".", "getInt32Ty", "(", ")", ")", ")", ";" ]
GCC	arm	CPP	next_suggestion	CPU	10,096	[ "}" ]	[ "_", "_", "arm_vrshrq_m_n_s8", "(", "int8x16_t", "_", "_", "inactive", ",", "int8x16_t", "_", "_", "a", ",", "const", "int", "_", "_", "imm", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vrshrq_m_n_sv16qi", "(", "_", "_", "inactive", ",", "_", "_", "a", ",", "_", "_", "imm", ",", "_", "_", "p", ")", ";" ]
GCC	aarch64	CPP	next_suggestion	CPU	10,097	[ "}" ]	[ "else", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ".", "to_constant", "(", ")", ";", "if", "(", "size", "<", "<NUM_LIT>", "*", "UNITS_PER_WORD", ")", "return", "true", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	10,098	[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "[", "(", "match_operand", ":", "AINT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "AINT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "AINT" ]
GCC	spu	MD	stmt_completion	MPU	10,099	[ ")" ]	[ "(", "define_mode_iterator", "VSDF", "[", "SF", "V4SF", "DF", "V2DF", "]" ]

GCC

mips

MD

stmt_completion

CPU

10,000

[ "(", "DI", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_mode_attr", "si8_di5", "[", "(", "SI", "<STR_LIT>", ")" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

10,001

[ "+", "MI", ".", "getDesc", "(", ")", ".", "implicit_defs", "(", ")", ".", "size", "(", ")", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";" ]

[ "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getMF", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "MI", ".", "getDesc", "(", ")", ".", "implicit_uses", "(", ")", ".", "size", "(", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

10,002

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_max", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_5ab2be", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

10,003

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "OperandType", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "OperandType", "{", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "}", ";", "let", "Switches", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "HasImm", "=", "hasImm", ";", "let", "immOpNum", "=", "!", "if", "(", "hasImm", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

10,004

[ "opr_n", ",", "nTy", ",", "<STR_LIT>", "__ytou", "<STR_LIT>", ")", ";" ]

[ "needlog", "=", "true", ";", "needcopysign", "=", "needabs", "=", "FInfo", ".", "getId", "(", ")", "!=", "AMDGPULibFunc", "::", "EI_POWR", ";", "}", "else", "{", "assert", "(", "(", "int", ")", "CDV", "->", "getNumElements", "(", ")", "==", "getVecSize", "(", "FInfo", ")", "&&", "<STR_LIT>", "Wrong vector size detected", "<STR_LIT>", ")", ";", "SmallVector", "<", "double", ",", "<NUM_LIT>", ">", "DVal", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "getVecSize", "(", "FInfo", ")", ";", "++", "i", ")", "{", "double", "V", "=", "(", "getArgType", "(", "FInfo", ")", "==", "AMDGPULibFunc", "::", "F32", ")", "?", "(", "double", ")", "CDV", "->", "getElementAsFloat", "(", "i", ")", ":", "CDV", "->", "getElementAsDouble", "(", "i", ")", ";", "if", "(", "V", "<", "<NUM_LIT>", ")", "needcopysign", "=", "true", ";", "V", "=", "log2", "(", "std", "::", "abs", "(", "V", ")", ")", ";", "DVal", ".", "push_back", "(", "V", ")", ";", "}", "if", "(", "getArgType", "(", "FInfo", ")", "==", "AMDGPULibFunc", "::", "F32", ")", "{", "SmallVector", "<", "float", ",", "<NUM_LIT>", ">", "FVal", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "DVal", ".", "size", "(", ")", ";", "++", "i", ")", "{", "FVal", ".", "push_back", "(", "(", "float", ")", "DVal", "[", "i", "]", ")", ";", "}", "ArrayRef", "<", "float", ">", "tmp", "(", "FVal", ")", ";", "cnval", "=", "ConstantDataVector", "::", "get", "(", "M", "->", "getContext", "(", ")", ",", "tmp", ")", ";", "}", "else", "{", "ArrayRef", "<", "double", ">", "tmp", "(", "DVal", ")", ";", "cnval", "=", "ConstantDataVector", "::", "get", "(", "M", "->", "getContext", "(", ")", ",", "tmp", ")", ";", "}", "}", "}", "if", "(", "needcopysign", "&&", "(", "FInfo", ".", "getId", "(", ")", "==", "AMDGPULibFunc", "::", "EI_POW", ")", ")", "{", "if", "(", "getVecSize", "(", "FInfo", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "const", "ConstantFP", "*", "CF", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "opr1", ")", ")", "{", "double", "y", "=", "(", "getArgType", "(", "FInfo", ")", "==", "AMDGPULibFunc", "::", "F32", ")", "?", "(", "double", ")", "CF", "->", "getValueAPF", "(", ")", ".", "convertToFloat", "(", ")", ":", "CF", "->", "getValueAPF", "(", ")", ".", "convertToDouble", "(", ")", ";", "if", "(", "y", "!=", "(", "double", ")", "(", "int64_t", ")", "y", ")", "return", "false", ";", "}", "else", "return", "false", ";", "}", "else", "{", "if", "(", "const", "ConstantDataVector", "*", "CDV", "=", "dyn_cast", "<", "ConstantDataVector", ">", "(", "opr1", ")", ")", "{", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "getVecSize", "(", "FInfo", ")", ";", "++", "i", ")", "{", "double", "y", "=", "(", "getArgType", "(", "FInfo", ")", "==", "AMDGPULibFunc", "::", "F32", ")", "?", "(", "double", ")", "CDV", "->", "getElementAsFloat", "(", "i", ")", ":", "CDV", "->", "getElementAsDouble", "(", "i", ")", ";", "if", "(", "y", "!=", "(", "double", ")", "(", "int64_t", ")", "y", ")", "return", "false", ";", "}", "}", "else", "return", "false", ";", "}", "}", "Value", "*", "nval", ";", "if", "(", "needabs", ")", "{", "Constant", "*", "AbsExpr", "=", "getFunction", "(", "M", ",", "AMDGPULibFunc", "(", "AMDGPULibFunc", "::", "EI_FABS", ",", "FInfo", ")", ")", ";", "if", "(", "!", "AbsExpr", ")", "return", "false", ";", "nval", "=", "CreateCallEx", "(", "B", ",", "AbsExpr", ",", "opr0", ",", "<STR_LIT>", "__fabs", "<STR_LIT>", ")", ";", "}", "else", "{", "nval", "=", "cnval", "?", "cnval", ":", "opr0", ";", "}", "if", "(", "needlog", ")", "{", "Constant", "*", "LogExpr", "=", "getFunction", "(", "M", ",", "AMDGPULibFunc", "(", "AMDGPULibFunc", "::", "EI_LOG2", ",", "FInfo", ")", ")", ";", "if", "(", "!", "LogExpr", ")", "return", "false", ";", "nval", "=", "CreateCallEx", "(", "B", ",", "LogExpr", ",", "nval", ",", "<STR_LIT>", "__log2", "<STR_LIT>", ")", ";", "}", "if", "(", "FInfo", ".", "getId", "(", ")", "==", "AMDGPULibFunc", "::", "EI_POWN", ")", "{", "opr1", "=", "B", ".", "CreateSIToFP", "(", "opr1", ",", "nval", "->", "getType", "(", ")", ",", "<STR_LIT>", "pownI2F", "<STR_LIT>", ")", ";", "}", "nval", "=", "B", ".", "CreateFMul", "(", "opr1", ",", "nval", ",", "<STR_LIT>", "__ylogx", "<STR_LIT>", ")", ";", "nval", "=", "CreateCallEx", "(", "B", ",", "ExpExpr", ",", "nval", ",", "<STR_LIT>", "__exp2", "<STR_LIT>", ")", ";", "if", "(", "needcopysign", ")", "{", "Value", "*", "opr_n", ";", "Type", "*", "rTy", "=", "opr0", "->", "getType", "(", ")", ";", "Type", "*", "nTyS", "=", "eltType", "->", "isDoubleTy", "(", ")", "?", "B", ".", "getInt64Ty", "(", ")", ":", "B", ".", "getInt32Ty", "(", ")", ";", "Type", "*", "nTy", "=", "nTyS", ";", "if", "(", "const", "VectorType", "*", "vTy", "=", "dyn_cast", "<", "VectorType", ">", "(", "rTy", ")", ")", "nTy", "=", "VectorType", "::", "get", "(", "nTyS", ",", "vTy", "->", "getNumElements", "(", ")", ")", ";", "unsigned", "size", "=", "nTy", "->", "getScalarSizeInBits", "(", ")", ";", "opr_n", "=", "CI", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "opr_n", "->", "getType", "(", ")", "->", "isIntegerTy", "(", ")", ")", "opr_n", "=", "B", ".", "CreateZExtOrBitCast", "(" ]

LLVM

X86

CPP

next_suggestion

CPU

10,005

[ "SDValue", "Vector64", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "DL", ",", "MVT", "::", "v2f64", ",", "OnesOrZeroesF", ")", ";" ]

[ "SDValue", "CMP01", "=", "CMP0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "CMP00", ".", "getValueType", "(", ")", ";", "if", "(", "VT", "==", "MVT", "::", "f32", "||", "VT", "==", "MVT", "::", "f64", "||", "(", "VT", "==", "MVT", "::", "f16", "&&", "Subtarget", ".", "hasFP16", "(", ")", ")", ")", "{", "bool", "ExpectingFlags", "=", "false", ";", "for", "(", "const", "SDNode", "*", "U", ":", "N", "->", "uses", "(", ")", ")", "{", "if", "(", "ExpectingFlags", ")", "break", ";", "switch", "(", "U", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "case", "ISD", "::", "BR_CC", ":", "case", "ISD", "::", "BRCOND", ":", "case", "ISD", "::", "SELECT", ":", "ExpectingFlags", "=", "true", ";", "break", ";", "case", "ISD", "::", "CopyToReg", ":", "case", "ISD", "::", "SIGN_EXTEND", ":", "case", "ISD", "::", "ZERO_EXTEND", ":", "case", "ISD", "::", "ANY_EXTEND", ":", "break", ";", "}", "}", "if", "(", "!", "ExpectingFlags", ")", "{", "enum", "X86", "::", "CondCode", "cc0", "=", "(", "enum", "X86", "::", "CondCode", ")", "N0", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "enum", "X86", "::", "CondCode", "cc1", "=", "(", "enum", "X86", "::", "CondCode", ")", "N1", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "cc1", "==", "X86", "::", "COND_E", "||", "cc1", "==", "X86", "::", "COND_NE", ")", "{", "X86", "::", "CondCode", "tmp", "=", "cc0", ";", "cc0", "=", "cc1", ";", "cc1", "=", "tmp", ";", "}", "if", "(", "(", "cc0", "==", "X86", "::", "COND_E", "&&", "cc1", "==", "X86", "::", "COND_NP", ")", "||", "(", "cc0", "==", "X86", "::", "COND_NE", "&&", "cc1", "==", "X86", "::", "COND_P", ")", ")", "{", "unsigned", "x86cc", "=", "(", "cc0", "==", "X86", "::", "COND_E", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "Subtarget", ".", "hasAVX512", "(", ")", ")", "{", "SDValue", "FSetCC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v1i1", ",", "CMP00", ",", "CMP01", ",", "DAG", ".", "getTargetConstant", "(", "x86cc", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ";", "SDValue", "Ins", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_SUBVECTOR", ",", "DL", ",", "MVT", "::", "v16i1", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "v16i1", ")", ",", "FSetCC", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";", "return", "DAG", ".", "getZExtOrTrunc", "(", "DAG", ".", "getBitcast", "(", "MVT", "::", "i16", ",", "Ins", ")", ",", "DL", ",", "N", "->", "getSimpleValueType", "(", "<NUM_LIT>", ")", ")", ";", "}", "SDValue", "OnesOrZeroesF", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "CMP00", ".", "getValueType", "(", ")", ",", "CMP00", ",", "CMP01", ",", "DAG", ".", "getTargetConstant", "(", "x86cc", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ";", "bool", "is64BitFP", "=", "(", "CMP00", ".", "getValueType", "(", ")", "==", "MVT", "::", "f64", ")", ";", "MVT", "IntVT", "=", "is64BitFP", "?", "MVT", "::", "i64", ":", "MVT", "::", "i32", ";", "if", "(", "is64BitFP", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", "{" ]

GCC

arm

MD

next_suggestion

CPU

10,006

[ "}", ")" ]

[ "(", "sign_extract", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{" ]

LLVM

X86

CPP

next_suggestion

CPU

10,007

[ "}" ]

[ "unsigned", "ScaleVal", "=", "MI", "->", "getOperand", "(", "Op", "+", "X86", "::", "AddrScaleAmt", ")", ".", "getImm", "(", ")", ";", "const", "MachineOperand", "&", "IndexReg", "=", "MI", "->", "getOperand", "(", "Op", "+", "X86", "::", "AddrIndexReg", ")", ";", "const", "MachineOperand", "&", "DispSpec", "=", "MI", "->", "getOperand", "(", "Op", "+", "X86", "::", "AddrDisp", ")", ";", "const", "MachineOperand", "&", "SegReg", "=", "MI", "->", "getOperand", "(", "Op", "+", "X86", "::", "AddrSegmentReg", ")", ";", "if", "(", "SegReg", ".", "getReg", "(", ")", ")", "{", "printOperand", "(", "P", ",", "MI", ",", "Op", "+", "X86", "::", "AddrSegmentReg", ",", "O", ",", "Modifier", ",", "AsmVariant", ")", ";", "O", "<<", "'", ":", "'", ";", "}", "O", "<<", "'", "[", "'", ";", "bool", "NeedPlus", "=", "false", ";", "if", "(", "BaseReg", ".", "getReg", "(", ")", ")", "{", "printOperand", "(", "P", ",", "MI", ",", "Op", "+", "X86", "::", "AddrBaseReg", ",", "O", ",", "Modifier", ",", "AsmVariant", ")", ";", "NeedPlus", "=", "true", ";", "}", "if", "(", "IndexReg", ".", "getReg", "(", ")", ")", "{", "if", "(", "NeedPlus", ")", "O", "<<", "<STR_LIT>", " + ", "<STR_LIT>", ";", "if", "(", "ScaleVal", "!=", "<NUM_LIT>", ")", "O", "<<", "ScaleVal", "<<", "'", "*", "'", ";", "printOperand", "(", "P", ",", "MI", ",", "Op", "+", "X86", "::", "AddrIndexReg", ",", "O", ",", "Modifier", ",", "AsmVariant", ")", ";", "NeedPlus", "=", "true", ";", "}", "if", "(", "!", "DispSpec", ".", "isImm", "(", ")", ")", "{", "if", "(", "NeedPlus", ")", "O", "<<", "<STR_LIT>", " + ", "<STR_LIT>", ";", "printOperand", "(", "P", ",", "MI", ",", "Op", "+", "X86", "::", "AddrDisp", ",", "O", ",", "Modifier", ",", "AsmVariant", ")", ";", "}", "else", "{", "int64_t", "DispVal", "=", "DispSpec", ".", "getImm", "(", ")", ";", "if", "(", "DispVal", "||", "(", "!", "IndexReg", ".", "getReg", "(", ")", "&&", "!", "BaseReg", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "NeedPlus", ")", "{", "if", "(", "DispVal", ">", "<NUM_LIT>", ")", "O", "<<", "<STR_LIT>", " + ", "<STR_LIT>", ";", "else", "{", "O", "<<", "<STR_LIT>", " - ", "<STR_LIT>", ";", "DispVal", "=", "-", "DispVal", ";", "}", "}", "O", "<<", "DispVal", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

10,008

[ "}" ]

[ "let", "CextOpcode", "=", "mnemonic", ";", "let", "isCommutable", "=", "IsComm", ";", "bits", "<", "<NUM_LIT>", ">", "Rs", ";", "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>", ">", "Pd", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MinOp", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "IsNeg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pd", ";" ]

GCC

sh

MD

stmt_completion

CPU

10,009

[ "|", "|", "satisfies_constraint_M", "(", "op", ")" ]

[ "return", "arith_reg_or_0_operand", "(", "op", ",", "mode", ")" ]

LLVM

ARM

CPP

next_suggestion

CPU

10,010

[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "Addr", ",", "JTI", ")", ";" ]

[ "SDValue", "Table", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Index", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "PTy", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Table", ")", ";", "SDValue", "JTI", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PTy", ")", ";", "Table", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "JTI", ")", ";", "Index", "=", "DAG", ".", "getNode", "(", "ISD", "::", "MUL", ",", "dl", ",", "PTy", ",", "Index", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "PTy", ")", ")", ";", "SDValue", "Addr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "PTy", ",", "Index", ",", "Table", ")", ";", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "Addr", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "JTI", ")", ";", "}", "if", "(", "isPositionIndependent", "(", ")", ")", "{", "Addr", "=", "DAG", ".", "getLoad", "(", "(", "EVT", ")", "MVT", "::", "i32", ",", "dl", ",", "Chain", ",", "Addr", ",", "MachinePointerInfo", "::", "getJumpTable", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "Addr", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Addr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "PTy", ",", "Addr", ",", "Table", ")", ";" ]

GCC

bfin

CPP

code_generation

DSP

10,011

[ "static", "void", "do_link", "(", "rtx", "spreg", ",", "HOST_WIDE_INT", "frame_size", ",", "bool", "all", ")", "{", "frame_size", "+=", "arg_area_size", "(", ")", ";", "if", "(", "all", "||", "stack_frame_needed_p", "(", ")", "||", "(", "must_save_fp_p", "(", ")", "&&", "!", "current_function_is_leaf", ")", ")", "emit_link_insn", "(", "spreg", ",", "frame_size", ")", ";", "else", "{", "if", "(", "!", "current_function_is_leaf", ")", "{", "rtx", "pat", "=", "gen_movsi", "(", "gen_rtx_MEM", "(", "Pmode", ",", "gen_rtx_PRE_DEC", "(", "Pmode", ",", "spreg", ")", ")", ",", "bfin_rets_rtx", ")", ";", "rtx", "insn", "=", "emit_insn", "(", "pat", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "if", "(", "must_save_fp_p", "(", ")", ")", "{", "rtx", "pat", "=", "gen_movsi", "(", "gen_rtx_MEM", "(", "Pmode", ",", "gen_rtx_PRE_DEC", "(", "Pmode", ",", "spreg", ")", ")", ",", "gen_rtx_REG", "(", "Pmode", ",", "REG_FP", ")", ")", ";", "rtx", "insn", "=", "emit_insn", "(", "pat", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}", "add_to_sp", "(", "spreg", ",", "-", "frame_size", ",", "<NUM_LIT>", ")", ";", "}", "}" ]

[ "Save", "RETS", "and", "FP", ",", "and", "allocate", "a", "stack", "frame", ".", "ALL", "is", "true", "if", "the", "function", "must", "save", "all", "its", "registers", "(", "true", "only", "for", "certain", "interrupt", "handlers", ")", "." ]

LLVM

X86

CPP

program_repair

CPU

10,012

[ "<FIXS>", "Register", "FalseReg", "=", "<FIXE>" ]

[ "if", "(", "!", "MI", ".", "mayLoad", "(", ")", ")", "{", "<BUGS>", "unsigned", "FalseReg", "=", "<BUGE>", "MI", ".", "getOperand", "(", "X86", "::", "getCondFromCMov", "(", "MI", ")", "==", "CC", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "while", "(", "true", ")", "{" ]

GCC

aarch64

CPP

stmt_completion

CPU

10,013

[ "_", "b", ")", "{" ]

[ "vbicq_s16", "(", "int16x8_t", "_", "_", "a", ",", "int16x8_t", "_" ]

GCC

sparc

MD

next_suggestion

CPU

10,014

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "UNSPEC_TLSLDO", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

i386

MD

next_suggestion

CPU

10,015

[ "(", "match_operand", ":", "SWI12", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "DI" ]

LLVM

Mips

TD

stmt_completion

CPU

10,016

[ "instr_asm", ";" ]

[ "dag", "InOperandList", "=", "(", "ins", "ACC64DSPOpnd", ":", "$", "ac", ",", "GPR32Opnd", ":", "$", "shift_rs", ")", ";", "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";", "InstrItinClass", "Itinerary", "=", "itin", ";", "string", "BaseOpcode", "=" ]

LLVM

AArch64

TD

stmt_completion

CPU

10,017

[ "uxtw_opnd", ">", ";" ]

[ "def", "_UXTW_SCALED", ":", "sve_mem_sst_sv", "<", "opc", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "asm", ",", "listty", "," ]

LLVM

Mips

CPP

next_suggestion

CPU

10,018

[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";" ]

[ "static", "DecodeStatus", "DecodeAFGR64RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", "||", "RegNo", "%", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "unsigned", "Reg", "=", "getReg", "(", "Decoder", ",", "Mips", "::", "AFGR64RegClassID", ",", "RegNo", "/", "<NUM_LIT>", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

10,019

[ ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>" ]

GCC

mips

MD

stmt_completion

CPU

10,020

[ ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

GCC

mips

CPP

next_suggestion

CPU

10,021

[ "}" ]

[ "psllh_u", "(", "uint16x4_t", "s", ",", "uint8_t", "amount", ")", "{", "return", "_", "_", "builtin_loongson_psllh_u", "(", "s", ",", "amount", ")", ";" ]

GCC

loongarch

MD

stmt_completion

CPU

10,022

[ ")", ")" ]

[ "<STR_LIT>", "(", "const_string", "<STR_LIT>" ]

GCC

aarch64

CPP

stmt_completion

CPU

10,023

[ "result", ";" ]

[ "_", "_", "asm__", "(", "<STR_LIT>", "uaddlv %s0,%1.8h", "<STR_LIT>", ":", "<STR_LIT>", "=w", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "w", "<STR_LIT>", "(", "a", ")", ":", ")", ";", "return" ]

LLVM

Hexagon

TD

next_suggestion

DSP

10,024

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicateLate", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "LC0", ",", "P3", ",", "SA0", ",", "USR", "]", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

10,025

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

GCC

pdp11

CPP

stmt_completion

MPU

10,026

[ ";" ]

[ "static", "section", "*", "pdp11_function_section", "(", "tree", "decl", "ATTRIBUTE_UNUSED", ",", "enum", "node_frequency", "freq", "ATTRIBUTE_UNUSED", ",", "bool", "startup", "ATTRIBUTE_UNUSED", ",", "bool", "exit", "ATTRIBUTE_UNUSED", ")", "{", "return", "NULL" ]

GCC

xtensa

CPP

code_generation

MPU

10,027

[ "static", "unsigned", "int", "xtensa_multibss_section_type_flags", "(", "tree", "decl", ",", "const", "char", "*", "name", ",", "int", "reloc", ")", "{", "unsigned", "int", "flags", "=", "default_section_type_flags", "(", "decl", ",", "name", ",", "reloc", ")", ";", "const", "char", "*", "suffix", ";", "suffix", "=", "strrchr", "(", "name", ",", "'", ".", "'", ")", ";", "if", "(", "suffix", "&&", "strcmp", "(", "suffix", ",", "<STR_LIT>", ".bss", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "if", "(", "!", "decl", "||", "(", "VAR_P", "(", "decl", ")", "&&", "DECL_INITIAL", "(", "decl", ")", "==", "NULL_TREE", ")", ")", "flags", "|=", "SECTION_BSS", ";", "else", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "only uninitialized variables can be placed in a ", "<STR_LIT>", "<STR_LIT>", "%<.bss%> section", "<STR_LIT>", ")", ";", "}", "return", "flags", ";", "}" ]

[ "Some", "Xtensa", "targets", "support", "multiple", "bss", "sections", ".", "If", "the", "section", "name", "ends", "with", "``", ".bss", "''", ",", "add", "SECTION_BSS", "to", "the", "flags", "." ]

LLVM

CellSPU

CPP

program_repair

MPU

10,028

[ "<FIXS>", "SDValue", "Promote", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "vecVT", ",", "N", ",", "N", ")", ";", "SDValue", "CNTB", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "vecVT", ",", "Promote", ")", ";", "<FIXE>", "<FIXS>", "return", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "i8", ",", "CNTB", ",", "Elt0", ")", ";", "<FIXE>" ]

[ "SDValue", "N", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Elt0", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "<BUGS>", "SDValue", "Promote", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "vecVT", ",", "N", ",", "N", ")", ";", "SDValue", "CNTB", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "vecVT", ",", "Promote", ")", ";", "<BUGE>", "<BUGS>", "return", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "MVT", "::", "i8", ",", "CNTB", ",", "Elt0", ")", ";", "<BUGE>", "}", "case", "MVT", "::", "i16", ":", "{" ]

LLVM

Hexagon

TD

stmt_completion

DSP

10,029

[ "<NUM_LIT>", ";" ]

[ "def", "L2_loadrub_pci", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "s4_0Imm", ":", "$", "Ii", ",", "ModRegs", ":", "$", "Mu2", ")", ",", "<STR_LIT>", ",", "tc_e93a3d71", ",", "TypeLD", ">", ",", "Enc_e0a47a", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=" ]

GCC

fr30

CPP

code_generation

DSP

10,030

[ "void", "fr30_setup_incoming_varargs", "(", "cumulative_args_t", "arg_regs_used_so_far_v", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_size", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "arg_regs_used_so_far", "=", "get_cumulative_args", "(", "arg_regs_used_so_far_v", ")", ";", "int", "size", ";", "if", "(", "!", "TYPE_NO_NAMED_ARGS_STDARG_P", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ")", "{", "gcc_assert", "(", "arg", ".", "mode", "!=", "BLKmode", ")", ";", "if", "(", "targetm", ".", "calls", ".", "strict_argument_naming", "(", "arg_regs_used_so_far_v", ")", ")", "arg_regs_used_so_far", "+=", "fr30_num_arg_regs", "(", "arg", ")", ";", "}", "size", "=", "FR30_NUM_ARG_REGS", "-", "(", "*", "arg_regs_used_so_far", ")", ";", "if", "(", "size", "<=", "<NUM_LIT>", ")", "return", ";", "*", "pretend_size", "=", "(", "size", "*", "UNITS_PER_WORD", ")", ";", "}" ]

[ "Do", "any", "needed", "setup", "for", "a", "variadic", "function", ".", "We", "must", "create", "a", "register", "parameter", "block", ",", "and", "then", "copy", "any", "anonymous", "arguments", ",", "plus", "the", "last", "named", "argument", ",", "from", "registers", "into", "memory", ".", "*", "copying", "actually", "done", "in", "fr30_expand_prologue", "(", ")", ".", "ARG_REGS_USED_SO_FAR", "has", "*", "not", "*", "been", "updated", "for", "the", "last", "named", "argument", "which", "has", "type", "TYPE", "and", "mode", "MODE", ",", "and", "we", "rely", "on", "this", "fact", "." ]

GCC

vax

CPP

stmt_completion

CPU

10,031

[ "total", "=", "<NUM_LIT>", ";" ]

[ "*", "total", "=", "<NUM_LIT>", ";", "break", ";", "case", "DIV", ":", "if", "(", "mode", "==", "DImode", ")", "*", "total", "=", "<NUM_LIT>", ";", "else", "if", "(", "mode", "==", "DFmode", ")", "*", "total", "=", "<NUM_LIT>", ";", "else", "*", "total", "=", "<NUM_LIT>", ";", "break", ";", "case", "MOD", ":", "*", "total", "=", "<NUM_LIT>", ";", "break", ";", "case", "UMOD", ":", "if", "(", "mode", "!=", "SImode", ")", "{", "*", "total", "=", "MAX_COST", ";", "return", "true", ";", "}", "*", "total", "=", "<NUM_LIT>", ";", "break", ";", "case", "FLOAT", ":", "*", "total", "=", "(", "<NUM_LIT>", "+", "(", "mode", "==", "DFmode", ")", "+", "(", "GET_MODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "!=", "SImode", ")", ")", ";", "break", ";", "case", "FIX", ":", "*", "total", "=", "<NUM_LIT>", ";", "break", ";", "case", "ASHIFT", ":", "case", "LSHIFTRT", ":", "case", "ASHIFTRT", ":", "if", "(", "mode", "==", "DImode", ")", "*", "total", "=", "<NUM_LIT>", ";", "else", "*", "total", "=", "<NUM_LIT>", ";", "break", ";", "case", "ROTATE", ":", "case", "ROTATERT", ":", "*", "total", "=", "<NUM_LIT>", ";", "if", "(", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "fmt", "=", "<STR_LIT>", "e", "<STR_LIT>", ";", "break", ";", "case", "PLUS", ":", "case", "MINUS", ":", "*", "total", "=", "(", "mode", "==", "DFmode", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "(", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "&&", "(", "unsigned", "HOST_WIDE_INT", ")", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "+", "<NUM_LIT>", ")", "<", "<NUM_LIT>", ")", "fmt", "=", "<STR_LIT>", "e", "<STR_LIT>", ";", "break", ";", "case", "IOR", ":", "case", "XOR", ":", "*", "total", "=", "<NUM_LIT>", ";", "break", ";", "case", "AND", ":", "*", "total", "=", "<NUM_LIT>", ";", "if", "(", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "~", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ">", "<NUM_LIT>", ")", "*", "total", "=", "<NUM_LIT>", ";", "fmt", "=", "<STR_LIT>", "e", "<STR_LIT>", ";", "i", "=", "<NUM_LIT>", ";", "}", "break", ";", "case", "NEG", ":", "if", "(", "mode", "==", "DFmode", ")", "*", "total", "=", "<NUM_LIT>", ";", "else", "if", "(", "mode", "==", "SFmode", ")", "*", "total", "=", "<NUM_LIT>", ";", "else", "if", "(", "mode", "==", "DImode", ")", "*", "total", "=", "<NUM_LIT>", ";", "else", "*", "total", "=", "<NUM_LIT>", ";", "break", ";", "case", "NOT", ":", "*", "total", "=", "<NUM_LIT>", ";", "break", ";", "case", "ZERO_EXTRACT", ":", "case", "SIGN_EXTRACT", ":", "*", "total", "=", "<NUM_LIT>", ";", "break", ";", "case", "MEM", ":", "if", "(", "mode", "==", "DImode", "||", "mode", "==", "DFmode", ")", "*" ]

LLVM

R600

TD

stmt_completion

GPU

10,032

[ "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ">", ";" ]

[ "def", "isEGorCayman", ":", "Predicate", "<", "<STR_LIT>" ]

GCC

mmix

MD

stmt_completion

CPU

10,033

[ "<STR_LIT>", ")" ]

[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code" ]

GCC

aarch64

CPP

program_repair

CPU

10,034

[ "<FIXS>", "if", "(", "f", ".", "type_suffix", "(", "<NUM_LIT>", ")", ".", "tclass", "==", "TYPE_bool", ")", "return", "f", ".", "fold_to_pfalse", "(", ")", ";", "return", "nullptr", ";", "<FIXE>" ]

[ "gimple", "*", "fold", "(", "gimple_folder", "&", "f", ")", "const", "override", "{", "<BUGS>", "return", "f", ".", "fold_to_pfalse", "(", ")", ";", "<BUGE>", "}", "rtx" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

10,035

[ "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addMBB", "(", "LoopMBB", ")", ";" ]

[ "unsigned", "Tmp", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "Tmp", ")", ".", "addReg", "(", "RotatedOldVal", ")", ".", "add", "(", "Src2", ")", ";", "if", "(", "BitSize", "<=", "<NUM_LIT>", ")", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "RotatedNewVal", ")", ".", "addReg", "(", "Tmp", ")", ".", "addImm", "(", "-", "<NUM_LIT>", "U", "<<", "(", "<NUM_LIT>", "-", "BitSize", ")", ")", ";", "else", "{", "unsigned", "Tmp2", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "Tmp2", ")", ".", "addReg", "(", "Tmp", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "RotatedNewVal", ")", ".", "addReg", "(", "Tmp2", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ";", "}", "}", "else", "if", "(", "BinOpcode", ")", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "RotatedNewVal", ")", ".", "addReg", "(", "RotatedOldVal", ")", ".", "add", "(", "Src2", ")", ";", "else", "if", "(", "IsSubWord", ")", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "RotatedNewVal", ")", ".", "addReg", "(", "RotatedOldVal", ")", ".", "addReg", "(", "Src2", ".", "getReg", "(", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", "+", "BitSize", ")", ".", "addImm", "(", "<NUM_LIT>", "-", "BitSize", ")", ";", "if", "(", "IsSubWord", ")", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "NewVal", ")", ".", "addReg", "(", "RotatedNewVal", ")", ".", "addReg", "(", "NegBitShift", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "CSOpcode", ")", ",", "Dest", ")", ".", "addReg", "(", "OldVal", ")", ".", "addReg", "(", "NewVal", ")", ".", "add", "(", "Base", ")", ".", "addImm", "(", "Disp", ")", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

10,036

[ "}" ]

[ "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "false", ";", "return", "!", "Register", "::", "isVirtualRegister", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

10,037

[ "<STR_LIT>", ";" ]

[ "let", "PrintMethod", "=" ]

LLVM

SystemZ

CPP

program_repair

CPU

10,038

[ "<FIXS>", "case", "FK_Data_2", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_390_PC16", ";", "case", "FK_Data_4", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_390_PC32", ";", "case", "FK_Data_8", ":", "return", "ELF", "::", "R_390_PC64", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_390_PC12DBL", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_390_PC16DBL", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_390_PC24DBL", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_390_PC32DBL", ";", "<FIXE>" ]

[ "static", "unsigned", "getPCRelReloc", "(", "MCContext", "&", "Ctx", ",", "SMLoc", "Loc", ",", "unsigned", "Kind", ")", "{", "switch", "(", "Kind", ")", "{", "<BUGS>", "case", "FK_Data_2", ":", "return", "ELF", "::", "R_390_PC16", ";", "case", "FK_Data_4", ":", "return", "ELF", "::", "R_390_PC32", ";", "case", "FK_Data_8", ":", "return", "ELF", "::", "R_390_PC64", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_390_PC12DBL", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_390_PC16DBL", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_390_PC24DBL", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_390_PC32DBL", ";", "<BUGE>", "}", "Ctx", ".", "reportError", "(", "Loc", ",", "<STR_LIT>", "Unsupported PC-relative address", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";" ]

GCC

aarch64

CPP

stmt_completion

CPU

10,039

[ "{" ]

[ "bool", "aarch64_can_tag_addresses", "(", ")" ]

LLVM

X86

TD

stmt_completion

CPU

10,040

[ ">", "{" ]

[ "def", "BWWriteResGroup4", ":", "SchedWriteRes", "<", "[", "BWPort6", "]" ]

LLVM

MBlaze

CPP

next_suggestion

MPU

10,041

[ "return", "DAG", ".", "getNode", "(", "Ret", ",", "dl", ",", "MVT", "::", "Other", ",", "&", "RetOps", "[", "<NUM_LIT>", "]", ",", "RetOps", ".", "size", "(", ")", ")", ";" ]

[ "unsigned", "Reg", "=", "(", "CallConv", "==", "CallingConv", "::", "MBLAZE_INTR", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "Reg", ",", "MVT", "::", "i32", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", "Can only return in registers!", "<STR_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "OutVals", "[", "i", "]", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "RetOps", "[", "<NUM_LIT>", "]", "=", "Chain", ";", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "RetOps", ".", "push_back", "(", "Flag", ")", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

10,042

[ ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "not", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AArch64

CPP

stmt_completion

CPU

10,043

[ "{" ]

[ "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "Val", "->", "getType", "(", ")", ",", "VT", ")", "&&", "!", "(", "VT", "==", "MVT", "::", "i1", "||", "VT", "==", "MVT", "::", "i8", "||", "VT", "==", "MVT", "::", "i16", ")", ")", "return", "false", ";", "if", "(", "VT", ".", "isVector", "(", ")", "||", "VT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "OutVTs", ".", "push_back", "(", "VT", ")", ";", "}", "Address", "Addr", ";", "if", "(", "Callee", "&&", "!", "computeCallAddress", "(", "Callee", ",", "Addr", ")", ")", "return", "false", ";", "unsigned", "NumBytes", ";", "if", "(", "!", "processCallArgs", "(", "CLI", ",", "OutVTs", ",", "NumBytes", ")", ")", "return", "false", ";", "const", "AArch64RegisterInfo", "*", "RegInfo", "=", "Subtarget", "->", "getRegisterInfo", "(", ")", ";", "if", "(", "RegInfo", "->", "isAnyArgRegReserved", "(", "*", "MF", ")", ")", "RegInfo", "->", "emitReservedArgRegCallError", "(", "*", "MF", ")", ";", "MachineInstrBuilder", "MIB", ";", "if", "(", "Subtarget", "->", "useSmallAddressing", "(", ")", ")", "{", "const", "MCInstrDesc", "&", "II", "=", "TII", ".", "get", "(", "Addr", ".", "getReg", "(", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "II", ")", ";", "if", "(", "Symbol", ")", "MIB", ".", "addSym", "(", "Symbol", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "Addr", ".", "getGlobalValue", "(", ")", ")", "MIB", ".", "addGlobalAddress", "(", "Addr", ".", "getGlobalValue", "(", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "Addr", ".", "getReg", "(", ")", ")", "{", "unsigned", "Reg", "=", "constrainOperandRegClass", "(", "II", ",", "Addr", ".", "getReg", "(", ")", ",", "<NUM_LIT>", ")", ";", "MIB", ".", "addReg", "(", "Reg", ")", ";", "}", "else", "return", "false", ";", "}", "else" ]

LLVM

ARM

TD

stmt_completion

CPU

10,044

[ ">", ",", "SchedVar", "<", "NoSchedPred", ",", "[", "SwiftWriteP0OneCycle", "]", ">", "]", ">", ";" ]

[ "def", "SwiftPredP0OneOrTwoCycle", ":", "SchedWriteVariant", "<", "[", "SchedVar", "<", "IsPredicatedPred", ",", "[", "SwiftWriteP0TwoCyleTwoUops", "]" ]

LLVM

PowerPC

TD

stmt_completion

CPU

10,045

[ "]", ">", ";" ]

[ "def", "PPCprobedalloca", ":", "SDNode", "<", "<STR_LIT>", ",", "SDTDynOp", ",", "[", "SDNPHasChain" ]

LLVM

Lanai

CPP

code_generation

CPU

10,046

[ "bool", "LanaiInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TrueBlock", ",", "MachineBasicBlock", "*", "&", "FalseBlock", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Condition", ",", "bool", "AllowModify", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "Instruction", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "Instruction", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "--", "Instruction", ";", "if", "(", "Instruction", "->", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "!", "isUnpredicatedTerminator", "(", "*", "Instruction", ")", ")", "break", ";", "if", "(", "!", "Instruction", "->", "isBranch", "(", ")", ")", "return", "true", ";", "if", "(", "Instruction", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "if", "(", "!", "AllowModify", ")", "{", "TrueBlock", "=", "Instruction", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "while", "(", "std", "::", "next", "(", "Instruction", ")", "!=", "MBB", ".", "end", "(", ")", ")", "{", "std", "::", "next", "(", "Instruction", ")", "->", "eraseFromParent", "(", ")", ";", "}", "Condition", ".", "clear", "(", ")", ";", "FalseBlock", "=", "nullptr", ";", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "Instruction", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ")", "{", "TrueBlock", "=", "nullptr", ";", "Instruction", "->", "eraseFromParent", "(", ")", ";", "Instruction", "=", "MBB", ".", "end", "(", ")", ";", "continue", ";", "}", "TrueBlock", "=", "Instruction", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "continue", ";", "}", "unsigned", "Opcode", "=", "Instruction", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "Condition", ".", "empty", "(", ")", ")", "{", "LPCC", "::", "CondCode", "BranchCond", "=", "static_cast", "<", "LPCC", "::", "CondCode", ">", "(", "Instruction", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "FalseBlock", "=", "TrueBlock", ";", "TrueBlock", "=", "Instruction", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Condition", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "BranchCond", ")", ")", ";", "continue", ";", "}", "return", "true", ";", "}", "return", "false", ";", "}" ]

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

LLVM

X86

CPP

next_suggestion

CPU

10,047

[ "LHS", "=", "DAG", ".", "getBitcast", "(", "SrcVT", ",", "LHS", ")", ";" ]

[ "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcVT", "=", "N0", ".", "getValueType", "(", ")", ";", "SDValue", "BC0", "=", "N", "->", "isOnlyUserOf", "(", "N0", ".", "getNode", "(", ")", ")", "?", "peekThroughOneUseBitcasts", "(", "N0", ")", ":", "N0", ";", "SDValue", "BC1", "=", "N", "->", "isOnlyUserOf", "(", "N1", ".", "getNode", "(", ")", ")", "?", "peekThroughOneUseBitcasts", "(", "N1", ")", ":", "N1", ";", "if", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "SrcVT", ".", "getScalarSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "SDValue", "BCSrc", "=", "getSplitVectorSrc", "(", "BC0", ",", "BC1", ",", "false", ")", ")", "{", "SmallVector", "<", "SDValue", ">", "ShuffleOps", ";", "SmallVector", "<", "int", ">", "ShuffleMask", ",", "ScaledMask", ";", "SDValue", "Vec", "=", "peekThroughBitcasts", "(", "BCSrc", ")", ";", "if", "(", "getTargetShuffleInputs", "(", "Vec", ",", "ShuffleOps", ",", "ShuffleMask", ",", "DAG", ")", ")", "{", "resolveTargetShuffleInputsAndMask", "(", "ShuffleOps", ",", "ShuffleMask", ")", ";", "if", "(", "!", "isAnyZero", "(", "ShuffleMask", ")", "&&", "ShuffleOps", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "ShuffleOps", "[", "<NUM_LIT>", "]", ".", "getValueType", "(", ")", ".", "is256BitVector", "(", ")", "&&", "scaleShuffleElements", "(", "ShuffleMask", ",", "<NUM_LIT>", ",", "ScaledMask", ")", ")", "{", "SDValue", "Lo", ",", "Hi", ";", "MVT", "ShufVT", "=", "VT", ".", "isFloatingPoint", "(", ")", "?", "MVT", "::", "v4f32", ":", "MVT", "::", "v4i32", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "DAG", ".", "SplitVector", "(", "ShuffleOps", "[", "<NUM_LIT>", "]", ",", "DL", ")", ";", "Lo", "=", "DAG", ".", "getBitcast", "(", "SrcVT", ",", "Lo", ")", ";", "Hi", "=", "DAG", ".", "getBitcast", "(", "SrcVT", ",", "Hi", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "VT", ",", "Lo", ",", "Hi", ")", ";", "Res", "=", "DAG", ".", "getBitcast", "(", "ShufVT", ",", "Res", ")", ";", "Res", "=", "DAG", ".", "getVectorShuffle", "(", "ShufVT", ",", "DL", ",", "Res", ",", "Res", ",", "ScaledMask", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "Res", ")", ";", "}", "}", "}", "}", "if", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "SrcVT", ".", "getScalarSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", "{", "SmallVector", "<", "SDValue", ">", "Ops0", ",", "Ops1", ";", "SmallVector", "<", "int", ">", "Mask0", ",", "Mask1", ",", "ScaledMask0", ",", "ScaledMask1", ";", "bool", "IsShuf0", "=", "getTargetShuffleInputs", "(", "BC0", ",", "Ops0", ",", "Mask0", ",", "DAG", ")", "&&", "!", "isAnyZero", "(", "Mask0", ")", "&&", "scaleShuffleElements", "(", "Mask0", ",", "<NUM_LIT>", ",", "ScaledMask0", ")", "&&", "all_of", "(", "Ops0", ",", "[", "]", "(", "SDValue", "Op", ")", "{", "return", "Op", ".", "getValueSizeInBits", "(", ")", "==", "<NUM_LIT>", ";", "}", ")", ";", "bool", "IsShuf1", "=", "getTargetShuffleInputs", "(", "BC1", ",", "Ops1", ",", "Mask1", ",", "DAG", ")", "&&", "!", "isAnyZero", "(", "Mask1", ")", "&&", "scaleShuffleElements", "(", "Mask1", ",", "<NUM_LIT>", ",", "ScaledMask1", ")", "&&", "all_of", "(", "Ops1", ",", "[", "]", "(", "SDValue", "Op", ")", "{", "return", "Op", ".", "getValueSizeInBits", "(", ")", "==", "<NUM_LIT>", ";", "}", ")", ";", "if", "(", "IsShuf0", "||", "IsShuf1", ")", "{", "if", "(", "!", "IsShuf0", ")", "{", "Ops0", ".", "assign", "(", "{", "BC0", "}", ")", ";", "ScaledMask0", ".", "assign", "(", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "}", "if", "(", "!", "IsShuf1", ")", "{", "Ops1", ".", "assign", "(", "{", "BC1", "}", ")", ";", "ScaledMask1", ".", "assign", "(", "{", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "}", "SDValue", "LHS", ",", "RHS", ";", "int", "PostShuffle", "[", "<NUM_LIT>", "]", "=", "{", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "auto", "FindShuffleOpAndIdx", "=", "[", "&", "]", "(", "int", "M", ",", "int", "&", "Idx", ",", "ArrayRef", "<", "SDValue", ">", "Ops", ")", "{", "if", "(", "M", "<", "<NUM_LIT>", ")", "return", "true", ";", "Idx", "=", "M", "%", "<NUM_LIT>", ";", "SDValue", "Src", "=", "Ops", "[", "M", "/", "<NUM_LIT>", "]", ";", "if", "(", "!", "LHS", "||", "LHS", "==", "Src", ")", "{", "LHS", "=", "Src", ";", "return", "true", ";", "}", "if", "(", "!", "RHS", "||", "RHS", "==", "Src", ")", "{", "Idx", "+=", "<NUM_LIT>", ";", "RHS", "=", "Src", ";", "return", "true", ";", "}", "return", "false", ";", "}", ";", "if", "(", "FindShuffleOpAndIdx", "(", "ScaledMask0", "[", "<NUM_LIT>", "]", ",", "PostShuffle", "[", "<NUM_LIT>", "]", ",", "Ops0", ")", "&&", "FindShuffleOpAndIdx", "(", "ScaledMask0", "[", "<NUM_LIT>", "]", ",", "PostShuffle", "[", "<NUM_LIT>", "]", ",", "Ops0", ")", "&&", "FindShuffleOpAndIdx", "(", "ScaledMask1", "[", "<NUM_LIT>", "]", ",", "PostShuffle", "[", "<NUM_LIT>", "]", ",", "Ops1", ")", "&&", "FindShuffleOpAndIdx", "(", "ScaledMask1", "[", "<NUM_LIT>", "]", ",", "PostShuffle", "[", "<NUM_LIT>", "]", ",", "Ops1", ")", ")", "{" ]

GCC

ia64

MD

stmt_completion

CPU

10,048

[ "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>" ]

GCC

i386

MD

next_suggestion

CPU

10,049

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

10,050

[ "Ty", ")", "{" ]

[ "static", "OpRef", "undef", "(", "MVT" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

10,051

[ "let", "HasImm", "=", "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "src", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "=", "sw", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]

GCC

moxie

MD

stmt_completion

CPU

10,052

[ ")", ")" ]

[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")" ]

LLVM

HSAIL

TD

stmt_completion

Virtual ISA

10,053

[ ":", "$", "src0", ",", "RC", ":", "$", "src1", ",", "ImmTy", ":", "$", "src2", ",", "bt", ")", ">", ";" ]

[ "def", "_rri", ":", "Pat", "<", "(", "op1", "(", "op2", "RC", ":", "$", "src0", ",", "RC", ":", "$", "src1", ")", ",", "(", "Ty", "ImmTy", ":", "$", "src2", ")", ")", ",", "(", "inst", "RC" ]

LLVM

ARM

TD

next_suggestion

CPU

10,054

[ "}" ]

[ "let", "ParserMatchClass", "=", "VecListFourQWordIndexAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "DPR", ":", "$", "Vd", ",", "i32imm", ":", "$", "idx", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

10,055

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "def", "A4_cround_rr", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_002cb246", ",", "TypeS_3op", ">", ",", "Enc_5ab2be", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

10,056

[ "assert", "(", "(", "NumBytes", "-", "EncodedBytes", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of NOP bytes requested!", "<STR_LIT>", ")", ";" ]

[ "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addImm", "(", "CallTarget", ">>", "<NUM_LIT>", ")", ")", ";", "EncodedBytes", "+=", "<NUM_LIT>", ";", "}", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchReg", ")", ")", ";", "EncodedBytes", "+=", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "CalleeMO", ".", "isGlobal", "(", ")", ")", "{", "const", "MCExpr", "*", "Expr", "=", "Lower", ".", "getExpr", "(", "CalleeMO", ",", "MCSymbolRefExpr", "::", "VK_PLT", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addExpr", "(", "Expr", ")", ")", ";", "EncodedBytes", "+=", "<NUM_LIT>", ";", "}", "unsigned", "NumBytes", "=", "Opers", ".", "getNumPatchBytes", "(", ")", ";", "assert", "(", "NumBytes", ">=", "EncodedBytes", "&&", "<STR_LIT>", "Patchpoint can't request size less than the length of a call.", "<STR_LIT>", ")", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

10,057

[ ">", ";" ]

[ "def", "DestructiveBinaryShImmUnpred", ":", "DestructiveInstTypeEnum", "<", "<NUM_LIT>" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

10,058

[ "InVals", ".", "push_back", "(", "Arg", ")", ";" ]

[ "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CCAssignFnForCall", "(", "CallConv", ",", "isVarArg", ")", ")", ";", "}", "else", "{", "analyzeFormalArgumentsCompute", "(", "CCInfo", ",", "Ins", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Ins", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "const", "ISD", "::", "InputArg", "&", "In", "=", "Ins", "[", "i", "]", ";", "EVT", "VT", "=", "In", ".", "VT", ";", "EVT", "MemVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "&&", "MemVT", ".", "isVector", "(", ")", ")", "{", "MemVT", "=", "MemVT", ".", "getVectorElementType", "(", ")", ";", "}", "if", "(", "AMDGPU", "::", "isShader", "(", "CallConv", ")", ")", "{", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "SDValue", "Register", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "VT", ")", ";", "InVals", ".", "push_back", "(", "Register", ")", ";", "continue", ";", "}", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "AMDGPUASI", ".", "CONSTANT_BUFFER_0", ")", ";", "ISD", "::", "LoadExtType", "Ext", "=", "ISD", "::", "NON_EXTLOAD", ";", "if", "(", "MemVT", ".", "getScalarSizeInBits", "(", ")", "!=", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "{", "Ext", "=", "ISD", "::", "SEXTLOAD", ";", "}", "unsigned", "ValBase", "=", "ArgLocs", "[", "In", ".", "getOrigArgIndex", "(", ")", "]", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "PartOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ",", "PartOffset", "-", "ValBase", ")", ";", "SDValue", "Arg", "=", "DAG", ".", "getLoad", "(", "ISD", "::", "UNINDEXED", ",", "Ext", ",", "VT", ",", "DL", ",", "Chain", ",", "DAG", ".", "getConstant", "(", "PartOffset", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "DAG", ".", "getUNDEF", "(", "MVT", "::", "i32", ")", ",", "PtrInfo", ",", "MemVT", ",", "<NUM_LIT>", ",", "MachineMemOperand", "::", "MONonTemporal", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";" ]

GCC

rs6000

CPP

code_generation

CPU

10,059

[ "static", "void", "rs6000_init_sched_context", "(", "void", "*", "_", "sc", ",", "bool", "clean_p", ")", "{", "rs6000_sched_context_t", "sc", "=", "(", "rs6000_sched_context_t", ")", "_", "sc", ";", "if", "(", "clean_p", ")", "{", "sc", "->", "cached_can_issue_more", "=", "<NUM_LIT>", ";", "sc", "->", "last_scheduled_insn", "=", "NULL_RTX", ";", "sc", "->", "load_store_pendulum", "=", "<NUM_LIT>", ";", "}", "else", "{", "sc", "->", "cached_can_issue_more", "=", "cached_can_issue_more", ";", "sc", "->", "last_scheduled_insn", "=", "last_scheduled_insn", ";", "sc", "->", "load_store_pendulum", "=", "load_store_pendulum", ";", "}", "}" ]

[ "If", "CLEAN_P", "is", "true", "then", "initializes", "_SC", "with", "clean", "data", ",", "and", "from", "the", "global", "context", "otherwise", "." ]

LLVM

UPT

CPP

next_suggestion

CPU

10,060

[ "}" ]

[ "static", "MCRegisterInfo", "*", "createUPTMCRegisterInfo", "(", "const", "Triple", "&", "TT", ")", "{", "auto", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "InitUPTMCRegisterInfo", "(", "X", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "X", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

10,061

[ "bool", "IsV4PopReturn", "=", "false", ";" ]

[ "bool", "Thumb1FrameLowering", "::", "needPopSpecialFixUp", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "ARMFunctionInfo", "*", "AFI", "=", "const_cast", "<", "MachineFunction", "*", ">", "(", "&", "MF", ")", "->", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "getArgRegsSaveSize", "(", ")", ")", "return", "true", ";" ]

LLVM

VE

TD

stmt_completion

CPU

10,062

[ "strconcat", "(", "opcStr", ",", "argStr", ")", ">", ";" ]

[ "def", "L", ":", "RVM", "<", "opc", ",", "(", "outs", ")", ",", "!", "con", "(", "dag_in", ",", "(", "ins", "VLS", ":", "$", "vl", ")", ")", ",", "!" ]

LLVM

Hexagon

TD

next_suggestion

DSP

10,063

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs16", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs16", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "n1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

FISC

CPP

next_suggestion

CPU

10,064

[ "}" ]

[ "uint32_t", "Insn", ";", "DecodeStatus", "Result", "=", "readInstruction32", "(", "Bytes", ",", "Address", ",", "Size", ",", "Insn", ")", ";", "if", "(", "Result", "==", "MCDisassembler", "::", "Fail", ")", "return", "Result", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableFISC32", ",", "Instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "return", "MCDisassembler", "::", "Fail", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

10,065

[ "=", "<NUM_LIT>", ";" ]

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "R29", "]", ";", "let", "Defs", "=", "[", "PC", ",", "R31", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign" ]

LLVM

X86

TD

program_repair

CPU

10,066

[ "<FIXS>", "EVEX", ",", "VVVV", ",", "EVEX_B", ",", "EVEX_CD8", "_Src", ".", "EltSize", ",", "CD8VF", ">", ",", "<FIXE>" ]

[ "<STR_LIT>", "#", "_Src", ".", "BroadcastStr", ",", "(", "_Dst", ".", "VT", "(", "OpNode", "(", "_Src", ".", "VT", "_Src", ".", "RC", ":", "$", "src1", ")", ",", "(", "bitconvert", "(", "_Src", ".", "VT", "(", "_Src", ".", "BroadcastLdFrag", "addr", ":", "$", "src2", ")", ")", ")", ")", ")", ">", ",", "<BUGS>", "EVEX_4V", ",", "EVEX_B", ",", "EVEX_CD8", "_Src", ".", "EltSize", ",", "CD8VF", ">", ",", "<BUGE>", "Sched", "[", "sched", ".", "Folded", ",", "sched", ".", "ReadAfterFold", "]", ">", ";", "}" ]

LLVM

X86

CPP

next_suggestion

CPU

10,067

[ "}" ]

[ "for", "(", "Use", "&", "U", ":", "PHI", "->", "uses", "(", ")", ")", "replaceWithTileLoad", "(", "U", ",", "StorePtr", ",", "true", ")", ";", "PHI", "->", "eraseFromParent", "(", ")", ";" ]

LLVM

MOS

CPP

code_generation

MPU

10,068

[ "bool", "MOSInstructionSelector", "::", "select", "(", "MachineInstr", "&", "MI", ")", "{", "if", "(", "!", "MI", ".", "isPreISelOpcode", "(", ")", ")", "{", "constrainGenericOp", "(", "MI", ")", ";", "return", "true", ";", "}", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "selectAddSub", "(", "MI", ")", ")", "return", "true", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "selectLogical", "(", "MI", ")", ")", "return", "true", ";", "break", ";", "}", "if", "(", "selectImpl", "(", "MI", ",", "*", "CoverageInfo", ")", ")", "return", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "selectBrCondImm", "(", "MI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "selectSbc", "(", "MI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "selectFrameIndex", "(", "MI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "selectAddr", "(", "MI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "selectStore", "(", "MI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "selectLshrShlE", "(", "MI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "selectMergeValues", "(", "MI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "selectTrunc", "(", "MI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "selectAddE", "(", "MI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "selectIncDecMB", "(", "MI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "selectUnMergeValues", "(", "MI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "selectGeneric", "(", "MI", ")", ";", "}", "}" ]

[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]

LLVM

PowerPC

CPP

code_generation

CPU

10,069

[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "PPC Generate Scalar MASS Entries", "<STR_LIT>", ";", "}" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

LLVM

Mips

CPP

next_suggestion

CPU

10,070

[ "(", "IsN64", "?", "Mips", "::", "SP_64", ":", "Mips", "::", "SP", ")", ";" ]

[ "bool", "IsN64", "=", "static_cast", "<", "const", "MipsTargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ".", "getABI", "(", ")", ".", "IsN64", "(", ")", ";", "if", "(", "Subtarget", ".", "inMips16Mode", "(", ")", ")", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "Mips", "::", "S0", ":", "Mips", "::", "SP", ";", "else", "return", "TFI", "->", "hasFP", "(", "MF", ")", "?", "(", "IsN64", "?", "Mips", "::", "FP_64", ":", "Mips", "::", "FP", ")", ":" ]

LLVM

ARM

TD

next_suggestion

CPU

10,071

[ "let", "Unpredictable", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

10,072

[ "<STR_LIT>", ":" ]

[ "case", "ISD", "::", "FADD", ":", "case", "ISD", "::", "FSUB", ":", "return", "combineFaddFsub", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "FNEG", ":", "return", "combineFneg", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "TRUNCATE", ":", "return", "combineTruncate", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineAndnp", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineFAnd", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineFAndn", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineFOr", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineFMinFMax", "(", "N", ",", "DAG", ")", ";", "case", "ISD", "::", "FMINNUM", ":", "case", "ISD", "::", "FMAXNUM", ":", "return", "combineFMinNumFMaxNum", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineX86INT_TO_FP", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineBT", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "ISD", "::", "ANY_EXTEND", ":", "case", "ISD", "::", "ZERO_EXTEND", ":", "return", "combineZext", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SIGN_EXTEND", ":", "return", "combineSext", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SIGN_EXTEND_INREG", ":", "return", "combineSignExtendInReg", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SETCC", ":", "return", "combineSetCC", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineX86SetCC", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineBrCond", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineVectorPack", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineVectorShiftVar", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineVectorShiftImm", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineVectorInsert", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "ISD", "::", "VECTOR_SHUFFLE", ":", "return", "combineShuffle", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::" ]

GCC

sparc

CPP

code_generation

CPU

10,073

[ "static", "void", "sparc_emit_set_const64_longway", "(", "rtx", "op0", ",", "rtx", "temp", ",", "unsigned", "HOST_WIDE_INT", "high_bits", ",", "unsigned", "HOST_WIDE_INT", "low_bits", ")", "{", "rtx", "sub_temp", ";", "if", "(", "reload_in_progress", "||", "reload_completed", ")", "sub_temp", "=", "op0", ";", "else", "sub_temp", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "if", "(", "(", "high_bits", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "emit_insn", "(", "gen_safe_HIGH64", "(", "temp", ",", "high_bits", ")", ")", ";", "if", "(", "(", "high_bits", "&", "~", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "sub_temp", ",", "gen_safe_OR64", "(", "temp", ",", "(", "high_bits", "&", "<NUM_LIT>", ")", ")", ")", ")", ";", "else", "sub_temp", "=", "temp", ";", "}", "else", "{", "emit_insn", "(", "gen_safe_SET64", "(", "temp", ",", "high_bits", ")", ")", ";", "sub_temp", "=", "temp", ";", "}", "if", "(", "!", "reload_in_progress", "&&", "!", "reload_completed", ")", "{", "rtx", "temp2", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "rtx", "temp3", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "rtx", "temp4", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "temp4", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "sub_temp", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ")", ";", "emit_insn", "(", "gen_safe_HIGH64", "(", "temp2", ",", "low_bits", ")", ")", ";", "if", "(", "(", "low_bits", "&", "~", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "temp3", ",", "gen_safe_OR64", "(", "temp2", ",", "(", "low_bits", "&", "<NUM_LIT>", ")", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "op0", ",", "gen_rtx_PLUS", "(", "DImode", ",", "temp4", ",", "temp3", ")", ")", ")", ";", "}", "else", "{", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "op0", ",", "gen_rtx_PLUS", "(", "DImode", ",", "temp4", ",", "temp2", ")", ")", ")", ";", "}", "}", "else", "{", "rtx", "low1", "=", "GEN_INT", "(", "(", "low_bits", ">>", "(", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";", "rtx", "low2", "=", "GEN_INT", "(", "(", "low_bits", ">>", "(", "<NUM_LIT>", "-", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";", "rtx", "low3", "=", "GEN_INT", "(", "(", "low_bits", ">>", "(", "<NUM_LIT>", "-", "<NUM_LIT>", "-", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ")", "&", "<NUM_LIT>", ")", ";", "int", "to_shift", "=", "<NUM_LIT>", ";", "if", "(", "low1", "!=", "const0_rtx", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "op0", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "sub_temp", ",", "GEN_INT", "(", "to_shift", ")", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "op0", ",", "gen_rtx_IOR", "(", "DImode", ",", "op0", ",", "low1", ")", ")", ")", ";", "sub_temp", "=", "op0", ";", "to_shift", "=", "<NUM_LIT>", ";", "}", "else", "{", "to_shift", "+=", "<NUM_LIT>", ";", "}", "if", "(", "low2", "!=", "const0_rtx", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "op0", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "sub_temp", ",", "GEN_INT", "(", "to_shift", ")", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "op0", ",", "gen_rtx_IOR", "(", "DImode", ",", "op0", ",", "low2", ")", ")", ")", ";", "sub_temp", "=", "op0", ";", "to_shift", "=", "<NUM_LIT>", ";", "}", "else", "{", "to_shift", "+=", "<NUM_LIT>", ";", "}", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "op0", ",", "gen_rtx_ASHIFT", "(", "DImode", ",", "sub_temp", ",", "GEN_INT", "(", "to_shift", ")", ")", ")", ")", ";", "if", "(", "low3", "!=", "const0_rtx", ")", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "op0", ",", "gen_rtx_IOR", "(", "DImode", ",", "op0", ",", "low3", ")", ")", ")", ";", "}", "}" ]

[ "Full", "64-bit", "constant", "decomposition", ".", "Even", "though", "this", "is", "the", "'worst", "'", "case", ",", "we", "still", "optimize", "a", "few", "things", "away", "." ]

GCC

avr

MD

stmt_completion

MPU

10,074

[ ")", "]", ")" ]

[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

GCC

mips

MD

program_repair

CPU

10,075

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "<FIXE>" ]

[ "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>" ]

LLVM

PowerPC

CPP

program_repair

CPU

10,076

[ "<FIXS>", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "VR", "[", "VR_idx", "]", ",", "&", "PPC", "::", "VRRCRegClass", ")", ";", "<FIXE>" ]

[ "if", "(", "VR_idx", "!=", "Num_VR_Regs", ")", "{", "<BUGS>", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "PPC", "::", "VRRCRegClass", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VR", "[", "VR_idx", "]", ",", "VReg", ")", ";", "<BUGE>", "ArgVal", "=", "DAG", ".", "getCopyFromReg", "(", "Root", ",", "dl", ",", "VReg", ",", "ObjectVT", ")", ";", "if", "(", "isVarArg", ")", "{", "while", "(", "(", "ArgOffset", "%", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{" ]

GCC

rs6000

CPP

program_repair

CPU

10,077

[ "<FIXS>", "machine_mode", "vmode", ",", "unsigned", "nelt", ",", "rtx", "perm", "[", "]", ")", "<FIXE>", "<FIXS>", "machine_mode", "imode", ";", "<FIXE>" ]

[ "static", "voidrs6000_do_expand_vec_perm", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "<BUGS>", "enum", "machine_mode", "vmode", ",", "unsigned", "nelt", ",", "rtx", "perm", "[", "]", ")", "<BUGE>", "{", "<BUGS>", "enum", "machine_mode", "imode", ";", "<BUGE>", "rtx", "x", ";", "imode", "=", "vmode", ";" ]

GCC

frv

CPP

code_generation

VLIW

10,078

[ "static", "bool", "frv_registers_conflict_p", "(", "rtx", "x", ")", "{", "regstate_t", "flags", ";", "flags", "=", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "COND_EXEC", ")", "{", "if", "(", "frv_registers_conflict_p_1", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "flags", ")", ")", "return", "true", ";", "flags", "|=", "frv_cond_flags", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "}", "return", "frv_registers_conflict_p_1", "(", "x", ",", "flags", ")", ";", "}" ]

[ "Return", "true", "if", "something", "in", "X", "might", "depend", "on", "an", "instruction", "in", "the", "current", "packet", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

10,079

[ "bits", "<", "<NUM_LIT>", ">", "Pd4", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

microblaze

CPP

next_suggestion

MPU

10,080

[ "}" ]

[ "break", ";", "case", "E_SFmode", ":", "cum", "->", "arg_words", "++", ";", "if", "(", "!", "cum", "->", "gp_reg_found", "&&", "cum", "->", "arg_number", "<=", "<NUM_LIT>", ")", "cum", "->", "fp_code", "+=", "<NUM_LIT>", "<<", "(", "(", "cum", "->", "arg_number", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", ";", "break", ";", "case", "E_DFmode", ":", "cum", "->", "arg_words", "+=", "<NUM_LIT>", ";", "if", "(", "!", "cum", "->", "gp_reg_found", "&&", "cum", "->", "arg_number", "<=", "<NUM_LIT>", ")", "cum", "->", "fp_code", "+=", "<NUM_LIT>", "<<", "(", "(", "cum", "->", "arg_number", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", ";", "break", ";", "case", "E_DImode", ":", "cum", "->", "gp_reg_found", "=", "<NUM_LIT>", ";", "cum", "->", "arg_words", "+=", "<NUM_LIT>", ";", "break", ";", "case", "E_QImode", ":", "case", "E_HImode", ":", "case", "E_SImode", ":", "case", "E_TImode", ":", "cum", "->", "gp_reg_found", "=", "<NUM_LIT>", ";", "cum", "->", "arg_words", "++", ";", "break", ";" ]

GCC

pa

MD

stmt_completion

CPU

10,081

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr" ]

GCC

arm

MD

next_suggestion

CPU

10,082

[ "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

alpha

MD

next_suggestion

MPU

10,083

[ "(", "unspec_volatile", ":", "DI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPECV_PLDGP2", ")", ")", "]" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec_volatile", ":", "DI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPECV_LDGP1", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

10,084

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "s10", "=", "<NUM_LIT>", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]

LLVM

TPC

TD

stmt_completion

Virtual ISA

10,085

[ "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "src", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "=", "sw", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "HasImm", "=", "<NUM_LIT>", ";", "let", "immOpNum", "=", "<NUM_LIT>", ";", "let", "OutOfSlotData", "=" ]

GCC

rs6000

MD

stmt_completion

CPU

10,086

[ ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

GCC

arm

CPP

next_suggestion

CPU

10,087

[ "return", "_", "_", "rv", ".", "_", "_", "i", ";" ]

[ "union", "{", "poly16x8x4_t", "_", "_", "i", ";", "_", "_", "builtin_neon_xi", "_", "_", "o", ";", "}", "_", "_", "rv", ";", "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld4v8hi", "(", "(", "const", "_", "_", "builtin_neon_hi", "*", ")", "_", "_", "a", ")", ";" ]

GCC

aarch64

CPP

next_suggestion

CPU

10,088

[ "changed", "|=", "replace_regs", "(", "insn", ",", "DF_INSN_EQ_USES", "(", "insn", ")", ")", ";" ]

[ "if", "(", "!", "INSN_P", "(", "insn", ")", ")", "continue", ";", "bool", "changed", "=", "maybe_convert_to_strided_access", "(", "insn", ")", ";", "changed", "|=", "replace_regs", "(", "insn", ",", "DF_INSN_DEFS", "(", "insn", ")", ")", ";", "changed", "|=", "replace_regs", "(", "insn", ",", "DF_INSN_USES", "(", "insn", ")", ")", ";", "if", "(", "changed", "&&", "NONDEBUG_INSN_P", "(", "insn", ")", ")", "{", "if", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "USE", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "CLOBBER", "&&", "!", "is_move_set", "(", "PATTERN", "(", "insn", ")", ")", ")", "enforce_constraints", "(", "insn", ")", ";", "rtx", "*", "ptr", "=", "&", "REG_NOTES", "(", "insn", ")", ";", "while", "(", "*", "ptr", ")", "if", "(", "REG_NOTE_KIND", "(", "*", "ptr", ")", "==", "REG_EQUIV", ")", "*", "ptr", "=", "XEXP", "(", "*", "ptr", ",", "<NUM_LIT>", ")", ";", "else", "ptr", "=", "&", "XEXP", "(", "*", "ptr", ",", "<NUM_LIT>", ")", ";", "}" ]

LLVM

ARM

CPP

stmt_completion

CPU

10,089

[ "return", "NULL", ";" ]

[ "Value", "*", "ARMIREmitter", "::", "visitUMLAL", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", "visitUMLAL unimplemented ARM visit...", "<STR_LIT>", ")", ";" ]

GCC

msp430

CPP

stmt_completion

MPU

10,090

[ "mcu_name", ";" ]

[ "else", "if", "(", "strncasecmp", "(", "line", ",", "mcu_name", ",", "strlen", "(", "mcu_name", ")", ")", "==", "<NUM_LIT>", "&&", "*", "(", "line", "+", "strlen", "(", "mcu_name", ")", ")", "==", "'", ",", "'", ")", "{", "if", "(", "!", "found_headings", ")", "{", "if", "(", "msp430_warn_devices_csv", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "format of column headings in %<devices.csv%> ", "<STR_LIT>", "<STR_LIT>", "is incorrect", "<STR_LIT>", ")", ";", "goto", "end", ";", "}", "char", "*", "val", "=", "strtok", "(", "line", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "int", "final_col_num", "=", "(", "(", "mpy_type_column", ">", "cpu_type_column", ")", "?", "mpy_type_column", ":", "cpu_type_column", ")", ";", "int", "curr_col", ";", "bool", "found_cpu", "=", "false", ";", "bool", "found_mpy", "=", "false", ";", "for", "(", "curr_col", "=", "<NUM_LIT>", ";", "curr_col", "<=", "final_col_num", ";", "curr_col", "++", ")", "{", "if", "(", "curr_col", "==", "final_col_num", "&&", "strlen", "(", "val", ")", ">", "<NUM_LIT>", "&&", "(", "val", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "||", "val", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", ")", "{", "val", "[", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "}", "if", "(", "curr_col", "==", "cpu_type_column", ")", "{", "cpu_type", "=", "atoi", "(", "val", ")", ";", "if", "(", "strlen", "(", "val", ")", "!=", "<NUM_LIT>", "||", "(", "cpu_type", "==", "<NUM_LIT>", "&&", "val", "[", "<NUM_LIT>", "]", "!=", "'", "<NUM_LIT>", "'", ")", "||", "cpu_type", ">", "<NUM_LIT>", "||", "cpu_type", "<", "<NUM_LIT>", ")", "{", "if", "(", "msp430_warn_devices_csv", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "invalid %<CPU_TYPE%> value of %qs read ", "<STR_LIT>", "<STR_LIT>", "from %<devices.csv%> for %qs", "<STR_LIT>", ",", "val", ",", "mcu_name", ")", ";", "goto", "end", ";", "}", "extracted_mcu_data", ".", "revision", "=", "cpu_type", ";", "found_cpu", "=", "true", ";", "}", "else", "if", "(", "curr_col", "==", "mpy_type_column", ")", "{", "mpy_type", "=", "atoi", "(", "val", ")", ";", "if", "(", "strlen", "(", "val", ")", "!=", "<NUM_LIT>", "||", "(", "mpy_type", "==", "<NUM_LIT>", "&&", "val", "[", "<NUM_LIT>", "]", "!=", "'", "<NUM_LIT>", "'", ")", "||", "!", "(", "mpy_type", "==", "<NUM_LIT>", "||", "mpy_type", "==", "<NUM_LIT>", "||", "mpy_type", "==", "<NUM_LIT>", "||", "mpy_type", "==", "<NUM_LIT>", "||", "mpy_type", "==", "<NUM_LIT>", ")", ")", "{", "if", "(", "msp430_warn_devices_csv", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "invalid %<MPY_TYPE%> value of %qs read ", "<STR_LIT>", "<STR_LIT>", "from %<devices.csv%> for %qs", "<STR_LIT>", ",", "val", ",", "mcu_name", ")", ";", "goto", "end", ";", "}", "extracted_mcu_data", ".", "hwmpy", "=", "mpy_type", ";", "found_mpy", "=", "true", ";", "}", "if", "(", "found_cpu", "&&", "found_mpy", ")", "{", "extracted_mcu_data", ".", "name", "=" ]

GCC

aarch64

MD

next_suggestion

CPU

10,091

[ ")" ]

[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_SISD_SSHL", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

LLVM

X86

CPP

next_suggestion

CPU

10,092

[ "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "MaxIntSize", ")", ";" ]

[ "bool", "NoFloat", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "NoImplicitFloat", ")", ";", "if", "(", "NoFloat", ")", "{", "unsigned", "MaxIntSize", "=", "Subtarget", ".", "is64Bit", "(", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";" ]

GCC

ia64

MD

stmt_completion

CPU

10,093

[ "gen_reg_rtx", "(", "CCImode", ")" ]

[ "(", "div", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "rtx", "y", "=", "gen_reg_rtx", "(", "RFmode", ")", "rtx", "a", "=", "gen_reg_rtx", "(", "RFmode", ")", "rtx", "b", "=", "gen_reg_rtx", "(", "RFmode", ")", "rtx", "e", "=", "gen_reg_rtx", "(", "RFmode", ")", "rtx", "q", "=", "gen_reg_rtx", "(", "RFmode", ")", "rtx", "e1", "=", "gen_reg_rtx", "(", "RFmode", ")", "rtx", "y1", "=", "gen_reg_rtx", "(", "RFmode", ")", "rtx", "q1", "=", "gen_reg_rtx", "(", "RFmode", ")", "rtx", "r", "=", "gen_reg_rtx", "(", "RFmode", ")", "rtx", "q_res", "=", "gen_reg_rtx", "(", "RFmode", ")", "rtx", "cond", "=" ]

LLVM

Mips

CPP

program_repair

CPU

10,094

[ "<FIXS>", "static", "unsigned", "adjustFixupValue", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "MCContext", "*", "Ctx", "=", "NULL", ")", "{", "unsigned", "Kind", "=", "Fixup", ".", "getKind", "(", ")", ";", "<FIXE>" ]

[ "#", "include", "<STR_LIT>", "llvm/MC/MCSubtargetInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/ErrorHandling.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/raw_ostream.h", "<STR_LIT>", "using", "namespace", "llvm", ";", "<BUGS>", "static", "unsigned", "adjustFixupValue", "(", "unsigned", "Kind", ",", "uint64_t", "Value", ")", "{", "<BUGE>", "switch", "(", "Kind", ")", "{" ]

LLVM

SPIRV

CPP

next_suggestion

Virtual ISA

10,095

[ "else", "Args", ".", "push_back", "(", "Op", ")", ";" ]

[ "Instruction", "*", "SPIRVEmitIntrinsics", "::", "visitInsertValueInst", "(", "InsertValueInst", "&", "I", ")", "{", "IRBuilder", "<", ">", "B", "(", "I", ".", "getParent", "(", ")", ")", ";", "B", ".", "SetInsertPoint", "(", "&", "I", ")", ";", "SmallVector", "<", "Type", "*", ",", "<NUM_LIT>", ">", "Types", "=", "{", "I", ".", "getInsertedValueOperand", "(", ")", "->", "getType", "(", ")", "}", ";", "SmallVector", "<", "Value", "*", ">", "Args", ";", "for", "(", "auto", "&", "Op", ":", "I", ".", "operands", "(", ")", ")", "if", "(", "isa", "<", "UndefValue", ">", "(", "Op", ")", ")", "Args", ".", "push_back", "(", "UndefValue", "::", "get", "(", "B", ".", "getInt32Ty", "(", ")", ")", ")", ";" ]

GCC

arm

CPP

next_suggestion

CPU

10,096

[ "}" ]

[ "_", "_", "arm_vrshrq_m_n_s8", "(", "int8x16_t", "_", "_", "inactive", ",", "int8x16_t", "_", "_", "a", ",", "const", "int", "_", "_", "imm", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vrshrq_m_n_sv16qi", "(", "_", "_", "inactive", ",", "_", "_", "a", ",", "_", "_", "imm", ",", "_", "_", "p", ")", ";" ]

GCC

aarch64

CPP

next_suggestion

CPU

10,097

[ "}" ]

[ "else", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ".", "to_constant", "(", ")", ";", "if", "(", "size", "<", "<NUM_LIT>", "*", "UNITS_PER_WORD", ")", "return", "true", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

10,098

[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "[", "(", "match_operand", ":", "AINT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "AINT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "AINT" ]

GCC

spu

MD

stmt_completion

MPU

10,099

[ ")" ]

[ "(", "define_mode_iterator", "VSDF", "[", "SF", "V4SF", "DF", "V2DF", "]" ]