docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	Cpu0	CPP	stmt_completion	CPU	10,200	[ ";" ]	[ "if", "(", "ExtraCode", ")", "{", "return", "true", ";", "}", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "unexpected inline asm memory operand", "<STR_LIT>", ")", ";", "O", "<<", "Offset", "<<", "<STR_LIT>", "($", "<STR_LIT>", "<<", "Cpu0InstPrinter", "::", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", "<<", "<STR_LIT>", ")", "<STR_LIT>", ";", "return", "false" ]
LLVM	TPC	TD	stmt_completion	Virtual ISA	10,201	[ "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "OperandType", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "OperandType", "{", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "}", ";", "let", "Switches", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredAddress", "=", "pred", "{" ]
LLVM	X86	TD	stmt_completion	CPU	10,202	[ ",", "<STR_LIT>", ",", "[", "]", ">", ";" ]	[ "def", "RCL64mi", ":", "RIi8", "<", "<NUM_LIT>", ",", "MRM2m", ",", "(", "outs", ")", ",", "(", "ins", "i64mem", ":", "$", "dst", ",", "i8imm", ":", "$", "cnt", ")" ]
GCC	aarch64	MD	stmt_completion	CPU	10,203	[ "(", "lt", "<STR_LIT>", ")", "(", "ge", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_code_attr", "cbz", "[", "(", "eq", "<STR_LIT>", ")", "(", "ne", "<STR_LIT>", ")" ]
GCC	rs6000	MD	program_repair	CPU	10,204	[ "<FIXS>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "<BUGS>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<STR_LIT>", ")" ]
GCC	aarch64	CPP	program_repair	CPU	10,205	[ "<FIXS>", "sve_type", "type", ";", "<FIXE>", "<FIXS>", "\|\|", "!", "(", "type", "=", "r", ".", "infer_tuple_type", "(", "i", ")", ")", "<FIXE>" ]	[ "resolve", "(", "function_resolver", "&", "r", ")", "const", "override", "{", "unsigned", "int", "i", ",", "nargs", ";", "<BUGS>", "type_suffix_index", "type", ";", "<BUGE>", "if", "(", "!", "r", ".", "check_gp_argument", "(", "<NUM_LIT>", ",", "i", ",", "nargs", ")", "<BUGS>", "\|\|", "(", "type", "=", "r", ".", "infer_tuple_type", "(", "i", ")", ")", "==", "NUM_TYPE_SUFFIXES", "<BUGE>", "\|\|", "!", "r", ".", "require_integer_immediate", "(", "i", "+", "<NUM_LIT>", ")", ")", "return", "error_mark_node", ";" ]
GCC	i386	CPP	stmt_completion	CPU	10,206	[ "mm512_cvtss_f32", "(", "_", "_", "m512", "_", "_", "A", ")", "{" ]	[ "extern", "_", "_", "inline", "float", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_" ]
LLVM	Hexagon	TD	stmt_completion	DSP	10,207	[ "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
GCC	xtensa	CPP	next_suggestion	MPU	10,208	[ "}" ]	[ "if", "(", "!", "config", ")", "config", "=", "(", "const", "struct", "xtensa_config_v3", "*", ")", "xtensa_load_config", "(", "<STR_LIT>", "xtensa_config_v3", "<STR_LIT>", ",", "&", "xtensa_config_v3", ",", "&", "def", ")", ";", "return", "config", ";" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	10,209	[ "{" ]	[ "else", "if", "(", "Immed", "==", "<NUM_LIT>", "&&", "PredCond", "==", "PPC", "::", "PRED_LT", ")", "Pred", "=", "PPC", "::", "getPredicate", "(", "PPC", "::", "PRED_LE", ",", "PredHint", ")", ";", "else", "if", "(", "Immed", "==", "<NUM_LIT>", "&&", "PredCond", "==", "PPC", "::", "PRED_GE", ")", "Pred", "=", "PPC", "::", "getPredicate", "(", "PPC", "::", "PRED_GT", ",", "PredHint", ")", ";", "else", "return", "false", ";", "PredsToUpdate", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "(", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "Pred", ")", ")", ";", "}", "--", "I", ";", "MachineBasicBlock", "::", "iterator", "E", "=", "MI", ",", "B", "=", "CmpInstr", ".", "getParent", "(", ")", "->", "begin", "(", ")", ";", "for", "(", ";", "I", "!=", "E", "&&", "!", "noSub", ";", "--", "I", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "", "I", ";", "unsigned", "IOpC", "=", "Instr", ".", "getOpcode", "(", ")", ";", "if", "(", "&", "", "I", "!=", "&", "CmpInstr", "&&", "(", "Instr", ".", "modifiesRegister", "(", "PPC", "::", "CR0", ",", "TRI", ")", "\|\|", "Instr", ".", "readsRegister", "(", "PPC", "::", "CR0", ",", "TRI", ")", ")", ")", "return", "false", ";", "if", "(", "(", "OpC", "==", "PPC", "::", "CMPW", "\|\|", "OpC", "==", "PPC", "::", "CMPLW", "\|\|", "OpC", "==", "PPC", "::", "CMPD", "\|\|", "OpC", "==", "PPC", "::", "CMPLD", ")", "&&", "(", "IOpC", "==", "PPC", "::", "SUBF", "\|\|", "IOpC", "==", "PPC", "::", "SUBF8", ")", "&&", "(", "(", "Instr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "Instr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg2", ")", "\|\|", "(", "Instr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "Instr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", ")", ")", "{", "Sub", "=", "&", "", "I", ";", "break", ";", "}", "if", "(", "I", "==", "B", ")", "return", "false", ";", "}", "if", "(", "!", "MI", "&&", "!", "Sub", ")", "return", "false", ";", "if", "(", "!", "MI", ")", "MI", "=", "Sub", ";", "int", "NewOpC", "=", "-", "<NUM_LIT>", ";", "int", "MIOpC", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "MIOpC", "==", "PPC", "::", "ANDI_rec", "\|\|", "MIOpC", "==", "PPC", "::", "ANDI8_rec", "\|\|", "MIOpC", "==", "PPC", "::", "ANDIS_rec", "\|\|", "MIOpC", "==", "PPC", "::", "ANDIS8_rec", ")", "NewOpC", "=", "MIOpC", ";", "else", "{", "NewOpC", "=", "PPC", "::", "getRecordFormOpcode", "(", "MIOpC", ")", ";", "if", "(", "NewOpC", "==", "-", "<NUM_LIT>", "&&", "PPC", "::", "getNonRecordFormOpcode", "(", "MIOpC", ")", "!=", "-", "<NUM_LIT>", ")", "NewOpC", "=", "MIOpC", ";", "}", "if", "(", "NewOpC", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "bool", "ShouldSwap", "=", "false", ";", "if", "(", "Sub", "&&", "Value", "==", "<NUM_LIT>", ")", "{", "ShouldSwap", "=", "SrcReg2", "!=", "<NUM_LIT>", "&&", "Sub", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "Sub", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg", ";", "ShouldSwap", "=", "!", "ShouldSwap", ";", "}", "if", "(", "ShouldSwap", ")", "for", "(", "MachineRegisterInfo", "::", "use_instr_iterator", "I", "=", "MRI", "->", "use_instr_begin", "(", "CRReg", ")", ",", "IE", "=", "MRI", "->", "use_instr_end", "(", ")", ";", "I", "!=", "IE", ";", "++", "I", ")", "{", "MachineInstr", "", "UseMI", "=", "&", "", "I", ";", "if", "(", "UseMI", "->", "getOpcode", "(", ")", "==", "PPC", "::", "BCC", ")", "{", "PPC", "::", "Predicate", "Pred", "=", "(", "PPC", "::", "Predicate", ")", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredCond", "=", "PPC", "::", "getPredicateCondition", "(", "Pred", ")", ";", "assert", "(", "(", "!", "equalityOnly", "\|\|", "PredCond", "==", "PPC", "::", "PRED_EQ", "\|\|", "PredCond", "==", "PPC", "::", "PRED_NE", ")", "&&", "<STR_LIT>", "Invalid predicate for equality-only optimization", "<STR_LIT>", ")", ";", "(", "void", ")", "PredCond", ";", "PredsToUpdate", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "(", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "PPC", "::", "getSwappedPredicate", "(", "Pred", ")", ")", ")", ";", "}", "else", "if", "(", "UseMI", "->", "getOpcode", "(", ")", "==", "PPC", "::", "ISEL", "\|\|", "UseMI", "->", "getOpcode", "(", ")", "==", "PPC", "::", "ISEL8", ")", "{", "unsigned", "NewSubReg", "=", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ";", "assert", "(", "(", "!", "equalityOnly", "\|\|", "NewSubReg", "==", "PPC", "::", "sub_eq", ")", "&&", "<STR_LIT>", "Invalid CR bit for equality-only optimization", "<STR_LIT>", ")", ";", "if", "(", "NewSubReg", "==", "PPC", "::", "sub_lt", ")", "NewSubReg", "=", "PPC", "::", "sub_gt", ";", "else", "if", "(", "NewSubReg", "==", "PPC", "::", "sub_gt", ")", "NewSubReg", "=", "PPC", "::", "sub_lt", ";", "SubRegsToUpdate", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "(", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "NewSubReg", ")", ")", ";", "}", "else", "return", "false", ";", "}", "assert", "(", "!", "(", "Value", "!=", "<NUM_LIT>", "&&", "ShouldSwap", ")", "&&", "<STR_LIT>", "Non-zero immediate support and ShouldSwap", "<STR_LIT>", "<STR_LIT>", "may conflict in updating predicate", "<STR_LIT>", ")", ";", "CmpInstr", ".", "eraseFromParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "MI", ";", "BuildMI", "(", "", "MI", "->", "getParent", "(", ")", ",", "std", "::", "next", "(", "MII", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "CRReg", ")", ".", "addReg", "(", "PPC", "::", "CR0", ",", "MIOpC", "!=", "NewOpC", "?", "RegState", "::", "Kill", ":", "<NUM_LIT>", ")", ";", "MI", "->", "clearRegisterDeads", "(", "PPC", "::", "CR0", ")", ";", "if", "(", "MIOpC", "!=", "NewOpC", ")" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	10,210	[ "{" ]	[ "}", "if", "(", "MBB", "==", "LoopEnd", ")", "break", ";", "if", "(", "(", "MBB", "!=", "LoopHeader", "&&", "MBB", "->", "pred_size", "(", ")", "!=", "<NUM_LIT>", ")", "\|\|", "(", "MBB", "==", "LoopHeader", "&&", "MBB", "->", "pred_size", "(", ")", "!=", "<NUM_LIT>", ")", "\|\|", "MBB", "->", "succ_size", "(", ")", "!=", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Unexpected edges in CFG, ignoring loop\\n", "<STR_LIT>", ")", ";", "return", ";", "}", "MBB", "=", "", "MBB", "->", "succ_begin", "(", ")", ";", "}", "for", "(", "auto", "", "I", ":", "Instructions", ")", "{", "auto", "&", "MI", "=", "", "I", ";", "for", "(", "auto", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "\|\|", "!", "MO", ".", "getReg", "(", ")", "\|\|", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "Register", "MOReg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "MOReg", ".", "isPhysical", "(", ")", "\|\|", "!", "TRI", "->", "isVectorRegister", "(", "", "MRI", ",", "MOReg", ")", ")", "continue", ";", "if", "(", "MO", ".", "readsReg", "(", ")", ")", "{", "MachineBasicBlock", "", "DefMBB", "=", "MRI", "->", "getVRegDef", "(", "MOReg", ")", "->", "getParent", "(", ")", ";", "if", "(", "!", "Blocks", ".", "contains", "(", "DefMBB", ")", "&&", "!", "CandidateRegs", ".", "contains", "(", "MOReg", ")", ")", "{", "LiveVariables", "::", "VarInfo", "&", "OldVarInfo", "=", "LV", "->", "getVarInfo", "(", "MOReg", ")", ";", "bool", "IsUsed", "=", "false", ";", "for", "(", "auto", "", "Succ", ":", "LoopEnd", "->", "successors", "(", ")", ")", "{", "if", "(", "!", "Blocks", ".", "contains", "(", "Succ", ")", "&&", "OldVarInfo", ".", "isLiveIn", "(", "", "Succ", ",", "MOReg", ",", "", "MRI", ")", ")", "{", "IsUsed", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "IsUsed", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Found candidate reg: ", "<STR_LIT>", "<<", "printReg", "(", "MOReg", ",", "TRI", ",", "<NUM_LIT>", ",", "MRI", ")", "<<", "'", "\\n", "'", ")", ";", "CandidateRegs", ".", "insert", "(", "MOReg", ")", ";", "}", "else" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	10,211	[ ")", ";" ]	[ "}", ";", "for", "(", "const", "MachineOperand", "&", "Op", ":", "MI", "->", "explicit_operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "\|\|", "!", "TRI", ".", "isAGPR", "(", "MF", ".", "getRegInfo", "(", ")", ",", "Op", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "Op", ".", "isDef", "(", ")", "&&", "Opc", "!=", "AMDGPU", "::", "V_ACCVGPR_WRITE_B32_e64", ")", "continue", ";", "const", "int", "MFMAWritesAGPROverlappedSrcABWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "MFMAWritesAGPROverlappedSrcCWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "MFMA4x4WritesAGPRAccVgprReadWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "MFMA16x16WritesAGPRAccVgprReadWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "MFMA32x32WritesAGPRAccVgprReadWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "MFMA4x4WritesAGPRAccVgprWriteWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "MFMA16x16WritesAGPRAccVgprWriteWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "MFMA32x32WritesAGPRAccVgprWriteWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "MaxWaitStates", "=", "<NUM_LIT>", ";", "Register", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "unsigned", "HazardDefLatency", "=", "<NUM_LIT>", ";", "auto", "IsOverlappedMFMAFn", "=", "[", "Reg", ",", "&", "IsMFMAFn", ",", "&", "HazardDefLatency", ",", "this", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "if", "(", "!", "IsMFMAFn", "(", "MI", ")", ")", "return", "false", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "DstReg", "==", "Reg", ")", "return", "false", ";", "HazardDefLatency", "=", "std", "::", "max", "(", "HazardDefLatency", ",", "TSchedModel", ".", "computeInstrLatency", "(", "&", "MI", ")", ")", ";", "return", "TRI", ".", "regsOverlap", "(", "DstReg", ",", "Reg", ")", ";", "}", ";", "int", "WaitStatesSinceDef", "=", "getWaitStatesSinceDef", "(", "Reg", ",", "IsOverlappedMFMAFn", ",", "MaxWaitStates", ")", ";", "int", "NeedWaitStates", "=", "MFMAWritesAGPROverlappedSrcABWaitStates", ";", "int", "SrcCIdx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "src2", ")", ";", "int", "OpNo", "=", "MI", "->", "getOperandNo", "(", "&", "Op", ")", ";", "if", "(", "OpNo", "==", "SrcCIdx", ")", "{", "NeedWaitStates", "=", "MFMAWritesAGPROverlappedSrcCWaitStates", ";", "}", "else", "if", "(", "Opc", "==", "AMDGPU", "::", "V_ACCVGPR_READ_B32_e64", ")", "{", "switch", "(", "HazardDefLatency", ")", "{", "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "MFMA4x4WritesAGPRAccVgprReadWaitStates", ";", "break", ";", "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "MFMA16x16WritesAGPRAccVgprReadWaitStates", ";", "break", ";", "case", "<NUM_LIT>", ":", "LLVM_FALLTHROUGH", ";", "default", ":", "NeedWaitStates", "=", "MFMA32x32WritesAGPRAccVgprReadWaitStates", ";", "break", ";", "}", "}", "else", "if", "(", "Opc", "==", "AMDGPU", "::", "V_ACCVGPR_WRITE_B32_e64", ")", "{", "switch", "(", "HazardDefLatency", ")", "{", "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "MFMA4x4WritesAGPRAccVgprWriteWaitStates", ";", "break", ";", "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "MFMA16x16WritesAGPRAccVgprWriteWaitStates", ";", "break", ";", "case", "<NUM_LIT>", ":", "LLVM_FALLTHROUGH", ";", "default", ":", "NeedWaitStates", "=", "MFMA32x32WritesAGPRAccVgprWriteWaitStates", ";", "break", ";", "}", "}", "int", "WaitStatesNeededForUse", "=", "NeedWaitStates", "-", "WaitStatesSinceDef", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "if", "(", "WaitStatesNeeded", "==", "MaxWaitStates", ")", "return", "WaitStatesNeeded", ";", "auto", "IsAccVgprWriteFn", "=", "[", "Reg", ",", "this", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "V_ACCVGPR_WRITE_B32_e64", ")", "return", "false", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "return", "TRI", ".", "regsOverlap", "(", "Reg", ",", "DstReg", ")", ";", "}", ";", "const", "int", "AccVGPRWriteMFMAReadSrcCWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "AccVGPRWriteMFMAReadSrcABWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "AccVGPRWriteAccVgprReadWaitStates", "=", "<NUM_LIT>", ";", "NeedWaitStates", "=", "AccVGPRWriteMFMAReadSrcABWaitStates", ";", "if", "(", "OpNo", "==", "SrcCIdx", ")", "NeedWaitStates", "=", "AccVGPRWriteMFMAReadSrcCWaitStates", ";", "else", "if", "(", "Opc", "==", "AMDGPU", "::", "V_ACCVGPR_READ_B32_e64", ")", "NeedWaitStates", "=", "AccVGPRWriteAccVgprReadWaitStates", ";", "WaitStatesNeededForUse", "=", "NeedWaitStates", "-", "getWaitStatesSinceDef", "(", "Reg", ",", "IsAccVgprWriteFn", ",", "MaxWaitStates", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "if", "(", "WaitStatesNeeded", "==", "MaxWaitStates", ")", "return", "WaitStatesNeeded", ";", "}", "if", "(", "Opc", "==", "AMDGPU", "::", "V_ACCVGPR_WRITE_B32_e64", ")", "{", "const", "int", "MFMA4x4ReadSrcCAccVgprWriteWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "MFMA16x16ReadSrcCAccVgprWriteWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "MFMA32x32ReadSrcCAccVgprWriteWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "MaxWaitStates", "=", "<NUM_LIT>", ";", "Register", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "HazardDefLatency", "=", "<NUM_LIT>", ";", "auto", "IsSrcCMFMAFn", "=", "[", "DstReg", ",", "&", "IsMFMAFn", ",", "&", "HazardDefLatency", ",", "this", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "if", "(", "!", "IsMFMAFn", "(", "MI", ")", ")", "return", "false", ";", "Register", "Reg", "=", "TII", ".", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "src2", ")", "->", "getReg", "(", ")", ";", "HazardDefLatency", "=", "std", "::", "max", "(", "HazardDefLatency", ",", "TSchedModel", ".", "computeInstrLatency", "(", "&", "MI", ")", ")", ";", "return", "TRI", ".", "regsOverlap", "(", "Reg", ",", "DstReg", ")", ";", "}", ";", "int", "WaitStatesSince", "=", "getWaitStatesSince", "(", "IsSrcCMFMAFn", ",", "MaxWaitStates" ]
LLVM	X86	CPP	next_suggestion	CPU	10,212	[ "}" ]	[ "MachineBasicBlock", "", "EndMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "MBBIter", ",", "XMMSaveMBB", ")", ";", "F", "->", "insert", "(", "MBBIter", ",", "EndMBB", ")", ";", "EndMBB", "->", "splice", "(", "EndMBB", "->", "begin", "(", ")", ",", "MBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "MBB", "->", "end", "(", ")", ")", ";", "EndMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "MBB", ")", ";", "MBB", "->", "addSuccessor", "(", "XMMSaveMBB", ")", ";", "XMMSaveMBB", "->", "addSuccessor", "(", "EndMBB", ")", ";", "const", "TargetInstrInfo", "", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "Register", "CountReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int64_t", "RegSaveFrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "VarArgsFPOffset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "isCallingConvWin64", "(", "F", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "TEST8rr", ")", ")", ".", "addReg", "(", "CountReg", ")", ".", "addReg", "(", "CountReg", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "JCC_1", ")", ")", ".", "addMBB", "(", "EndMBB", ")", ".", "addImm", "(", "X86", "::", "COND_E", ")", ";", "MBB", "->", "addSuccessor", "(", "EndMBB", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	10,213	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	10,214	[ ")", ")", "{" ]	[ "if", "(", "LocVT", "==", "MVT", "::", "i32", "\|\|", "LocVT", "==", "MVT", "::", "f32", ")", "{", "static", "const", "uint16_t", "RegList", "[", "]", "=", "{", "Hexagon", "::", "R0", ",", "Hexagon", "::", "R1", ",", "Hexagon", "::", "R2", ",", "Hexagon", "::", "R3", ",", "Hexagon", "::", "R4", ",", "Hexagon", "::", "R5", "}", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "RegList" ]
GCC	rs6000	MD	next_suggestion	CPU	10,215	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM	CPP	next_suggestion	CPU	10,216	[ "int", "FrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "ArgSize", ",", "ArgOffset", ",", "false", ")", ";" ]	[ "int", "ARMTargetLowering", "::", "StoreByValRegs", "(", "CCState", "&", "CCInfo", ",", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "&", "Chain", ",", "const", "Value", "", "OrigArg", ",", "unsigned", "InRegsParamRecordIdx", ",", "int", "ArgOffset", ",", "unsigned", "ArgSize", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "ARMFunctionInfo", "", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "unsigned", "RBegin", ",", "REnd", ";", "if", "(", "InRegsParamRecordIdx", "<", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ")", "{", "CCInfo", ".", "getInRegsParamInfo", "(", "InRegsParamRecordIdx", ",", "RBegin", ",", "REnd", ")", ";", "}", "else", "{", "unsigned", "RBeginIdx", "=", "CCInfo", ".", "getFirstUnallocated", "(", "GPRArgRegs", ")", ";", "RBegin", "=", "RBeginIdx", "==", "<NUM_LIT>", "?", "(", "unsigned", ")", "ARM", "::", "R4", ":", "GPRArgRegs", "[", "RBeginIdx", "]", ";", "REnd", "=", "ARM", "::", "R4", ";", "}", "if", "(", "REnd", "!=", "RBegin", ")", "ArgOffset", "=", "-", "<NUM_LIT>", "", "(", "ARM", "::", "R4", "-", "RBegin", ")", ";" ]
LLVM	AMDGPU	CPP	program_repair	GPU	10,217	[ "<FIXS>", "Register", "Reg", "=", "RSI", "->", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<FIXE>", "<FIXS>", "Register", "SrcVec", "=", "BaseRSI", "->", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<FIXE>", "<FIXS>", "Register", "DstReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "<FIXE>" ]	[ "MachineInstr", "", "R600VectorRegMerger", "::", "RebuildVector", "(", "RegSeqInfo", "", "RSI", ",", "const", "RegSeqInfo", "", "BaseRSI", ",", "const", "std", "::", "vector", "std", "::", "pair", "unsigned", ",", "unsigned", ">>", "&", "RemapChan", ")", "const", "{", "<BUGS>", "unsigned", "Reg", "=", "RSI", "->", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<BUGE>", "MachineBasicBlock", "::", "iterator", "Pos", "=", "RSI", "->", "Instr", ";", "MachineBasicBlock", "&", "MBB", "=", "", "Pos", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "Pos", "->", "getDebugLoc", "(", ")", ";", "<BUGS>", "unsigned", "SrcVec", "=", "BaseRSI", "->", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<BUGE>", "DenseMap", "unsigned", ",", "unsigned", ">", "UpdatedRegToChan", "=", "BaseRSI", "->", "RegToChan", ";", "std", "::", "vector", "unsigned", ">", "UpdatedUndef", "=", "BaseRSI", "->", "UndefReg", ";", "for", "(", "DenseMap", "unsigned", ",", "unsigned", ">", "::", "iterator", "It", "=", "RSI", "->", "RegToChan", ".", "begin", "(", ")", ",", "E", "=", "RSI", "->", "RegToChan", ".", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "<BUGS>", "unsigned", "DstReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "<BUGE>", "unsigned", "SubReg", "=", "(", "", "It", ")", ".", "first", ";", "unsigned", "Swizzle", "=", "(", "", "It", ")", ".", "second", ";", "unsigned", "Chan", "=", "getReassignedChan", "(", "RemapChan", ",", "Swizzle", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	10,218	[ "mm256_test_epi16_mask", "(", "_", "_", "m256i", "_", "_", "A", ",", "_", "_", "m256i", "_", "_", "B", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "mmask16", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_" ]
GCC	i386	CPP	stmt_completion	CPU	10,219	[ "(", "_", "_", "mmask16", ")", "_", "_", "U", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_unpacklo_epi8", "(", "_", "_", "mmask16", "_", "_", "U", ",", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_punpcklbw128_mask", "(", "(", "_", "_", "v16qi", ")", "_", "_", "A", ",", "(", "_", "_", "v16qi", ")", "_", "_", "B", ",", "(", "_", "_", "v16qi", ")", "_", "mm_setzero_si128", "(", ")", "," ]
GCC	loongarch	CPP	stmt_completion	CPU	10,220	[ "v4f32", ")", "_", "<NUM_LIT>", ")", ";" ]	[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_lsx_vftintrz_wu_s", "(", "(" ]
LLVM	AArch64	CPP	stmt_completion	CPU	10,221	[ ">", "(", ")", "->", "getCalleeSavedStackSize", "(", ")", ";" ]	[ "unsigned", "CSSize", "=", "MF", ".", "getInfo", "<", "AArch64FunctionInfo" ]
LLVM	PowerPC	TD	stmt_completion	CPU	10,222	[ "]", ">", ";" ]	[ "def", "PPCldGotTprelL", ":", "SDNode", "<", "<STR_LIT>", ",", "SDTIntBinOp", ",", "[", "SDNPMayLoad" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	10,223	[ "\\n", "'", ";" ]	[ "}", "}", "ScheduledSUnits", "=", "Best", ".", "SUs", ";", "ScheduledSUnitsInv", ".", "resize", "(", "SUnits", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "(", "unsigned", ")", "SUnits", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ScheduledSUnitsInv", "[", "ScheduledSUnits", "[", "i", "]", "]", "=", "i", ";", "}", "moveLowLatencies", "(", ")", ";", "assert", "(", "TopRPTracker", ".", "getPos", "(", ")", "==", "RegionBegin", "&&", "<STR_LIT>", "bad initial Top tracker", "<STR_LIT>", ")", ";", "TopRPTracker", ".", "setPos", "(", "CurrentTop", ")", ";", "for", "(", "std", "::", "vector", "<", "unsigned", ">", "::", "iterator", "I", "=", "ScheduledSUnits", ".", "begin", "(", ")", ",", "E", "=", "ScheduledSUnits", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SUnit", "", "SU", "=", "&", "SUnits", "[", "", "I", "]", ";", "scheduleMI", "(", "SU", ",", "true", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Scheduling SU(", "<STR_LIT>", "<<", "SU", "->", "NodeNum", "<<", "<STR_LIT>", ") ", "<STR_LIT>", "<<", "", "SU", "->", "getInstr", "(", ")", ")", ";", "}", "assert", "(", "CurrentTop", "==", "CurrentBottom", "&&", "<STR_LIT>", "Nonempty unscheduled zone.", "<STR_LIT>", ")", ";", "placeDebugValues", "(", ")", ";", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "** Final schedule for ", "<STR_LIT>", "<<", "printMBBReference", "(", "", "begin", "(", ")", "->", "getParent", "(", ")", ")", "<<", "<STR_LIT>", " **\\n", "<STR_LIT>", ";", "dumpSchedule", "(", ")", ";", "dbgs", "(", ")", "<<", "'" ]
GCC	m68k	CPP	code_generation	MPU	10,224	[ "int", "m68k_sched_indexed_address_bypass_p", "(", "rtx_insn", "", "pro", ",", "rtx_insn", "", "con", ")", "{", "gcc_assert", "(", "sched_cfv4_bypass_data", ".", "pro", "==", "NULL", "&&", "sched_cfv4_bypass_data", ".", "con", "==", "NULL", "&&", "sched_cfv4_bypass_data", ".", "scale", "==", "<NUM_LIT>", ")", ";", "switch", "(", "sched_get_indexed_address_scale", "(", "pro", ",", "con", ")", ")", "{", "case", "<NUM_LIT>", ":", "sched_cfv4_bypass_data", ".", "pro", "=", "pro", ";", "sched_cfv4_bypass_data", ".", "con", "=", "con", ";", "sched_cfv4_bypass_data", ".", "scale", "=", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "return", "<NUM_LIT>", ";", "default", ":", "return", "<NUM_LIT>", ";", "}", "}" ]	[ "Return", "non-zero", "if", "PRO", "modifies", "register", "used", "as", "index", "with", "scale", "2", "or", "4", "in", "CON", "." ]
LLVM	ARM	TD	stmt_completion	CPU	10,225	[ "=", "<NUM_LIT>", ";" ]	[ "def", "_POST_REG", ":", "AI2ldstidx", "<", "<NUM_LIT>", ",", "isByte", ",", "<NUM_LIT>", ",", "(", "outs", "GPR", ":", "$", "Rt", ",", "GPR", ":", "$", "Rn_wb", ")", ",", "(", "ins", "addr_offset_none", ":", "$", "addr", ",", "am2offset_reg", ":", "$", "offset", ")", ",", "IndexModePost", ",", "LdFrm", ",", "iir", ",", "opc", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "}" ]
GCC	sparc	MD	next_suggestion	CPU	10,226	[ "<STR_LIT>", ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	Sparc	CPP	next_suggestion	CPU	10,227	[ "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]	[ "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "<STR_LIT>", "Can only put epilog before 'retl' or 'tail_call' instruction!", "<STR_LIT>", ")", ";", "if", "(", "!", "FuncInfo", "->", "isLeafProc", "(", ")", ")", "{" ]
LLVM	VE	CPP	stmt_completion	CPU	10,228	[ ",", "MBBI", ")", ";" ]	[ "NumBytes", "=", "STI", ".", "getAdjustedFrameSize", "(", "NumBytes", ")", ";", "NumBytes", "=", "alignTo", "(", "NumBytes", ",", "MFI", ".", "getMaxAlign", "(", ")", ")", ";", "MFI", ".", "setStackSize", "(", "NumBytes", ")", ";", "emitPrologueInsns", "(", "MF", ",", "MBB", ",", "MBBI", ",", "NumBytes", ",", "true", ")", ";", "MaybeAlign", "RuntimeAlign", "=", "NeedsStackRealignment", "?", "MaybeAlign", "(", "MFI", ".", "getMaxAlign", "(", ")", ")", ":", "None", ";", "emitSPAdjustment", "(", "MF", ",", "MBB", ",", "MBBI", ",", "-", "(", "int64_t", ")", "NumBytes", ",", "RuntimeAlign", ")", ";", "if", "(", "hasBP", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "emitSPExtend", "(", "MF", ",", "MBB" ]
GCC	mep	CPP	program_repair	CPU	10,229	[ "<FIXS>", "(", "OPTIONAL_CP_INSN", "ivc2", "-", "p1", "-", "isa", "(", "SLOTS", "P1", ")", "(", "INTRINSIC", "<STR_LIT>", "cpfmulia1u_b", "<STR_LIT>", ")", "(", "CPTYPE", "V8UQI", ")", "VOLATILE", ")", "<FIXE>" ]	[ ";", "iiiiiiii", "<NUM_LIT>", "qqqqq", "ppppp", "<NUM_LIT>", "III", "cpfmulia1u", ".", "b", "crqp", ",", "crpp", ",", "imm3p25", ",", "simm8p0", "(", "cpfm", ")", "(", "dni", "cpfmulia1u_b_P1", "<STR_LIT>", "cpfmulia1u.b $crqp,$crpp,imm3p25,simm8p0 Pn", "<STR_LIT>", "<BUGS>", "(", "OPTIONAL_CP_INSN", "ivc2", "-", "p1", "-", "isa", "(", "SLOTS", "P1", ")", "(", "INTRINSIC", "<STR_LIT>", "cpfmulia1u_b", "<STR_LIT>", ")", "(", "CPTYPE", "V8UQI", ")", ")", "<BUGE>", "<STR_LIT>", "cpfmulia1u.b $crqp,$crpp,$imm3p25,$simm8p0", "<STR_LIT>", "(", "+", "simm8p0", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u8", "#", "x1c", ")", "crqp", "crpp", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u23", "#", "x0", ")", "imm3p25", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u28", "<NUM_LIT>", ")", ")", "(", "sequence", "(", ")" ]
LLVM	ARM	CPP	stmt_completion	CPU	10,230	[ "S0", "&&", "Reg", "<=", "ARM", "::", "S31", ")", "{" ]	[ "}", "if", "(", "Reg", ">=", "ARM", "::", "Q0", "&&", "Reg", "<=", "ARM", "::", "Q7", ")", "{", "int", "R", "=", "Reg", "-", "ARM", "::", "Q0", ";", "ClearRegs", ".", "reset", "(", "R", "", "<NUM_LIT>", ",", "(", "R", "+", "<NUM_LIT>", ")", "", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Reg", ">=", "ARM", "::", "D0", "&&", "Reg", "<=", "ARM", "::", "D15", ")", "{", "int", "R", "=", "Reg", "-", "ARM", "::", "D0", ";", "ClearRegs", ".", "reset", "(", "R", "", "<NUM_LIT>", ",", "(", "R", "+", "<NUM_LIT>", ")", "", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Reg", ">=", "ARM", "::" ]
LLVM	Sparc	CPP	stmt_completion	CPU	10,231	[ ":" ]	[ "O", "<<", "<STR_LIT>", "%hi(", "<STR_LIT>", ";", "CloseParen", "=", "true", ";", "}", "else", "if", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "!", "MO", ".", "isReg", "(", ")", "&&", "!", "MO", ".", "isImm", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", "%lo(", "<STR_LIT>", ";", "CloseParen", "=", "true", ";", "}", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Register", ":", "O", "<<", "<STR_LIT>", "%", "<STR_LIT>", "<<", "StringRef", "(", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", ")", ".", "lower", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "O", "<<", "(", "int", ")", "MO", ".", "getImm", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock" ]
GCC	aarch64	MD	program_repair	CPU	10,232	[ "<FIXS>", "emit_insn", "(", "gen_aarch64_ld", "VSTRUCT", ":", "nregs", ">", "VDC", ":", "mode", ">", "_dreg", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mem", ")", ")", "<FIXE>" ]	[ "rtx", "mem", "=", "gen_rtx_MEM", "(", "BLKmode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "set_mem_size", "(", "mem", ",", "VSTRUCT", ":", "nregs", ">", "*", "<NUM_LIT>", ")", "<BUGS>", "if", "(", "BYTES_BIG_ENDIAN", ")", "emit_insn", "(", "gen_aarch64_ld", "VSTRUCT", ":", "nregs", ">", "VDC", ":", "mode", ">", "_dreg_be", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mem", ")", ")", "elseemit_insn", "(", "gen_aarch64_ld", "VSTRUCT", ":", "nregs", ">", "VDC", ":", "mode", ">", "_dreg_le", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mem", ")", ")", "<BUGE>", "DONE", "}", ")" ]
LLVM	ARM	CPP	program_repair	CPU	10,233	[ "<FIXS>", "unsigned", "Bitness", "=", "SrcBits", "/", "<NUM_LIT>", ";", "<FIXE>", "<FIXS>", "const", "InstructionTable", "*", "ITP", "=", "&", "IT", "[", "isSingleInstr", "]", "[", "isThumb2", "]", "[", "Bitness", "]", "[", "isZExt", "]", ";", "unsigned", "Opc", "=", "ITP", "->", "Opc", ";", "<FIXE>", "<FIXS>", "unsigned", "hasS", "=", "ITP", "->", "hasS", ";", "<STR_LIT>", "::", "<STR_LIT>", "Shift", "=", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "ITP", "->", "Shift", ";", "assert", "(", "(", "(", "Shift", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "==", "(", "Opc", "!=", "ARM", "::", "MOVsi", ")", ")", "&&", "<STR_LIT>", "only MOVsi has shift operand addressing mode", "<STR_LIT>", ")", ";", "unsigned", "Imm", "=", "ITP", "->", "Imm", ";", "<FIXE>", "<FIXS>", "unsigned", "LSLOpc", "=", "isThumb2", "?", "ARM", "::", "tLSLri", ":", "ARM", "::", "MOVsi", ";", "<FIXE>" ]	[ "<STR_LIT>", "other sizes unimplemented", "<STR_LIT>", ")", ";", "bool", "hasV6Ops", "=", "Subtarget", "->", "hasV6Ops", "(", ")", ";", "<BUGS>", "unsigned", "Bitness", "=", "countTrailingZeros", "(", "SrcBits", ")", ">>", "<NUM_LIT>", ";", "<BUGE>", "assert", "(", "(", "Bitness", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "sanity-check table bounds", "<STR_LIT>", ")", ";", "bool", "isSingleInstr", "=", "isSingleInstrTbl", "[", "Bitness", "]", "[", "isThumb2", "]", "[", "hasV6Ops", "]", "[", "isZExt", "]", ";", "const", "TargetRegisterClass", "*", "RC", "=", "RCTbl", "[", "isThumb2", "]", "[", "isSingleInstr", "]", ";", "<BUGS>", "unsigned", "Opc", "=", "OpcTbl", "[", "isSingleInstr", "]", "[", "isThumb2", "]", "[", "Bitness", "]", ".", "Opc", "[", "isZExt", "]", ";", "<BUGE>", "assert", "(", "ARM", "::", "KILL", "!=", "Opc", "&&", "<STR_LIT>", "Invalid table entry", "<STR_LIT>", ")", ";", "<BUGS>", "unsigned", "Imm", "=", "OpcTbl", "[", "isSingleInstr", "]", "[", "isThumb2", "]", "[", "Bitness", "]", ".", "Imm", "[", "isZExt", "]", ";", "unsigned", "hasS", "=", "OpcTbl", "[", "isSingleInstr", "]", "[", "isThumb2", "]", "[", "Bitness", "]", ".", "hasS", "[", "isZExt", "]", ";", "<BUGE>", "bool", "setsCPSR", "=", "&", "ARM", "::", "tGPRRegClass", "==", "RC", ";", "<BUGS>", "unsigned", "LSLOpc", "=", "isThumb2", "?", "ARM", "::", "tLSLri", ":", "ARM", "::", "LSLi", ";", "<BUGE>", "unsigned", "ResultReg", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	10,234	[ "true", ";" ]	[ "if", "(", "!", "fixCommutedOpIndices", "(", "SrcOpIdx1", ",", "SrcOpIdx2", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "SrcOpIdx1", ")", ".", "isReg", "(", ")", "\|\|", "!", "MI", ".", "getOperand", "(", "SrcOpIdx2", ")", ".", "isReg", "(", ")", ")", "return", "false", ";", "return" ]
GCC	rs6000	CPP	stmt_completion	CPU	10,235	[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";" ]	[ "result", "=", "(", "_", "_", "v4si", ")", "vec_vpkudum", "(", "(", "_", "_", "vector", "long", ")", "temp", ",", "(", "_", "_", "vector", "long", ")", "vzero", ")", ";", "{", "const", "_", "_", "v16qu", "pkperm", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]
GCC	cris	CPP	next_suggestion	MPU	10,236	[ "gcc_unreachable", "(", ")", ";" ]	[ "fprintf", "(", "file", ",", "<STR_LIT>", ":PLTG", "<STR_LIT>", ")", ";", "break", ";", "case", "CRIS_UNSPEC_GOTREL", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ":GOTOFF", "<STR_LIT>", ")", ";", "break", ";", "case", "CRIS_UNSPEC_GOTREAD", ":", "if", "(", "flag_pic", "==", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ":GOT16", "<STR_LIT>", ")", ";", "else", "fprintf", "(", "file", ",", "<STR_LIT>", ":GOT", "<STR_LIT>", ")", ";", "break", ";", "case", "CRIS_UNSPEC_PLTGOTREAD", ":", "if", "(", "flag_pic", "==", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "CRIS_GOTPLT_SUFFIX", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ";", "else", "fprintf", "(", "file", ",", "CRIS_GOTPLT_SUFFIX", ")", ";", "break", ";", "default", ":" ]
LLVM	Nyuzi	TD	stmt_completion	GPU	10,237	[ "=", "src1", ";" ]	[ "class", "FormatRUnmaskedTwoOpInst", "<", "dag", "outputs", ",", "dag", "inputs", ",", "string", "asmString", ",", "list", "<", "dag", ">", "pattern", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "FmtR", "fmt", ",", "InstrItinClass", "itin", ">", ":", "FormatRInst", "<", "outputs", ",", "inputs", ",", "asmString", ",", "pattern", ",", "opcode", ",", "fmt", ",", "itin", ">", "{", "bits", "<", "<NUM_LIT>", ">", "src1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
LLVM	Hexagon	TD	next_suggestion	DSP	10,238	[ "let", "cofMax1", "=", "<NUM_LIT>", ";" ]	[ "def", "J4_cmpgtui_tp0_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "u5_0Imm", ":", "$", "II", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3d495a39", ",", "TypeCJ", ">", ",", "Enc_14d27a", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	10,239	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "DoubleWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	stmt_completion	CPU	10,240	[ "_", "v8hi", ")", "_", "_", "B", ")", ";" ]	[ "static", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "always_inline__", ")", ")", "_", "mm_subs_epi16", "(", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_psubsw128", "(", "(", "_", "_", "v8hi", ")", "_", "_", "A", ",", "(", "_" ]
GCC	pa	MD	stmt_completion	CPU	10,241	[ ")" ]	[ "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	X86	CPP	program_repair	CPU	10,242	[ "<FIXS>", "TII", ".", "loadRegFromStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "I", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ",", "Register", "(", ")", ")", ";", "<FIXE>" ]	[ "VT", "=", "STI", ".", "hasBWI", "(", ")", "?", "MVT", "::", "v64i1", ":", "MVT", "::", "v16i1", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ",", "VT", ")", ";", "<BUGS>", "TII", ".", "loadRegFromStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "I", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "<BUGE>", "}" ]
GCC	aarch64	CPP	next_suggestion	CPU	10,243	[ "}" ]	[ "nops", "-=", "<NUM_LIT>", ";", "}", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "nops", ";", "++", "i", ")", "add_input_operand", "(", "icode", ",", "args", "[", "i", "]", ")", ";", "return", "generate_insn", "(", "icode", ")", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	10,244	[ "Ty", ")", ")", "{" ]	[ "const", "MDNode", "", "Node", ";", "StringRef", "Name", ";", "Node", "=", "Func", "->", "getMetadata", "(", "<STR_LIT>", "kernel_arg_name", "<STR_LIT>", ")", ";", "if", "(", "Node", "&&", "ArgNo", "<", "Node", "->", "getNumOperands", "(", ")", ")", "Name", "=", "cast", "<", "MDString", ">", "(", "Node", "->", "getOperand", "(", "ArgNo", ")", ")", "->", "getString", "(", ")", ";", "else", "if", "(", "Arg", ".", "hasName", "(", ")", ")", "Name", "=", "Arg", ".", "getName", "(", ")", ";", "StringRef", "TypeName", ";", "Node", "=", "Func", "->", "getMetadata", "(", "<STR_LIT>", "kernel_arg_type", "<STR_LIT>", ")", ";", "if", "(", "Node", "&&", "ArgNo", "<", "Node", "->", "getNumOperands", "(", ")", ")", "TypeName", "=", "cast", "<", "MDString", ">", "(", "Node", "->", "getOperand", "(", "ArgNo", ")", ")", "->", "getString", "(", ")", ";", "StringRef", "BaseTypeName", ";", "Node", "=", "Func", "->", "getMetadata", "(", "<STR_LIT>", "kernel_arg_base_type", "<STR_LIT>", ")", ";", "if", "(", "Node", "&&", "ArgNo", "<", "Node", "->", "getNumOperands", "(", ")", ")", "BaseTypeName", "=", "cast", "<", "MDString", ">", "(", "Node", "->", "getOperand", "(", "ArgNo", ")", ")", "->", "getString", "(", ")", ";", "StringRef", "ActAccQual", ";", "if", "(", "Arg", ".", "getType", "(", ")", "->", "isPointerTy", "(", ")", "&&", "Arg", ".", "hasNoAliasAttr", "(", ")", ")", "{", "if", "(", "Arg", ".", "onlyReadsMemory", "(", ")", ")", "ActAccQual", "=", "<STR_LIT>", "read_only", "<STR_LIT>", ";", "else", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "WriteOnly", ")", ")", "ActAccQual", "=", "<STR_LIT>", "write_only", "<STR_LIT>", ";", "}", "StringRef", "AccQual", ";", "Node", "=", "Func", "->", "getMetadata", "(", "<STR_LIT>", "kernel_arg_access_qual", "<STR_LIT>", ")", ";", "if", "(", "Node", "&&", "ArgNo", "<", "Node", "->", "getNumOperands", "(", ")", ")", "AccQual", "=", "cast", "<", "MDString", ">", "(", "Node", "->", "getOperand", "(", "ArgNo", ")", ")", "->", "getString", "(", ")", ";", "StringRef", "TypeQual", ";", "Node", "=", "Func", "->", "getMetadata", "(", "<STR_LIT>", "kernel_arg_type_qual", "<STR_LIT>", ")", ";", "if", "(", "Node", "&&", "ArgNo", "<", "Node", "->", "getNumOperands", "(", ")", ")", "TypeQual", "=", "cast", "<", "MDString", ">", "(", "Node", "->", "getOperand", "(", "ArgNo", ")", ")", "->", "getString", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "Func", "->", "getDataLayout", "(", ")", ";", "MaybeAlign", "PointeeAlign", ";", "Type", "", "Ty", "=", "Arg", ".", "hasByRefAttr", "(", ")", "?", "Arg", ".", "getParamByRefType", "(", ")", ":", "Arg", ".", "getType", "(", ")", ";", "if", "(", "auto", "PtrTy", "=", "dyn_cast", "<", "PointerType", ">", "(" ]
LLVM	Hexagon	TD	next_suggestion	DSP	10,245	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rtt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vx32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	i386	MD	stmt_completion	CPU	10,246	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "MMXMODEI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "gt", ":", "MMXMODEI", "(", "match_operand", ":", "MMXMODEI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "MMXMODEI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr" ]
LLVM	AArch64	TD	next_suggestion	CPU	10,247	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isSub", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "setFlags", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]
GCC	sparc	CPP	next_suggestion	CPU	10,248	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "v2hi", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "vis_fpackfix", "(", "_", "_", "v2si", "_", "_", "A", ")", "{", "return", "_", "_", "builtin_vis_fpackfix", "(", "_", "_", "A", ")", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	10,249	[ "}" ]	[ "assert", "(", "Opr", ".", "isImm", "(", ")", "\|\|", "Opr", ".", "isExpr", "(", ")", ")", ";", "SMLoc", "Loc", "=", "Opr", ".", "getStartLoc", "(", ")", ";", "if", "(", "Opr", ".", "isExpr", "(", ")", "&&", "!", "Opr", ".", "isSymbolRefExpr", "(", ")", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", "expected an absolute expression or a label", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Opr", ".", "isImm", "(", ")", "&&", "!", "Opr", ".", "isS16Imm", "(", ")", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", "expected a 16-bit signed jump offset", "<STR_LIT>", ")", ";", "}" ]
LLVM	Mips	CPP	stmt_completion	CPU	10,250	[ ";" ]	[ "CombinerHelper", "Helper", "(", "Observer", ",", "B", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_SEXTLOAD", ":", "case", "TargetOpcode", "::", "G_ZEXTLOAD", ":", "{", "auto", "MMO", "=", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "const", "MipsSubtarget", "&", "STI", "=", "static_cast", "<", "const", "MipsSubtarget", "&", ">", "(", "MI", ".", "getMF", "(", ")", "->", "getSubtarget", "(", ")", ")", ";", "if", "(", "!", "isPowerOf2_64", "(", "MMO", "->", "getSize", "(", ")", ")", ")", "return", "false", ";", "bool", "isUnaligned", "=", "MMO", "->", "getSize", "(", ")", ">", "MMO", "->", "getAlignment", "(", ")", ";", "if", "(", "!", "STI", ".", "systemSupportsUnalignedAccess", "(", ")", "&&", "isUnaligned", ")", "return", "false", ";", "return", "Helper", ".", "tryCombineExtendingLoads", "(", "MI", ")", ";", "}", "}", "return", "false" ]
LLVM	ARM	CPP	stmt_completion	CPU	10,251	[ "<NUM_LIT>", ";" ]	[ "bool", "instrLastInITBlock", "(", ")", "{", "return", "ITStates", ".", "size", "(", ")", "==" ]
GCC	sparc	MD	stmt_completion	CPU	10,252	[ ")", ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC	csky	MD	next_suggestion	CPU	10,253	[ "<STR_LIT>" ]	[ "(", "lt", ":", "CC", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	X86	TD	next_suggestion	CPU	10,254	[ "}" ]	[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	10,255	[ "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	10,256	[ "let", "Constraints", "=", "<STR_LIT>", ";" ]	[ "def", "A2_vraddub_acc", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rxx32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rxx32in", ",", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_d773585a", ",", "TypeM", ">", ",", "Enc_88c16c", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	next_suggestion	CPU	10,257	[ "}" ]	[ "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_aesdecwide256kl_u8", "(", "_", "_", "m128i", "_", "_", "A", "[", "<NUM_LIT>", "]", ",", "const", "_", "_", "m128i", "_", "_", "B", "[", "<NUM_LIT>", "]", ",", "const", "void", "", "_", "_", "P", ")", "{", "return", "_", "_", "builtin_ia32_aesdecwide256kl_u8", "(", "(", "_", "_", "v2di", "", ")", "_", "_", "A", ",", "(", "_", "_", "v2di", "*", ")", "_", "_", "B", ",", "_", "_", "P", ")", ";" ]
LLVM	PowerPC	TD	stmt_completion	CPU	10,258	[ "}", "=", "A", ";" ]	[ "class", "XForm_htm1", "<", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "bits", "<", "<NUM_LIT>", ">", "xo", ",", "dag", "OOL", ",", "dag", "IOL", ",", "string", "asmstr", ",", "InstrItinClass", "itin", ",", "list", "<", "dag", ">", "pattern", ">", ":", "I", "<", "opcode", ",", "OOL", ",", "IOL", ",", "asmstr", ",", "itin", ">", "{", "bit", "A", ";", "bit", "RC", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	10,259	[ "HvxVRDecoderTable", ")", ";" ]	[ "Hexagon", "::", "V0", ",", "Hexagon", "::", "V1", ",", "Hexagon", "::", "V2", ",", "Hexagon", "::", "V3", ",", "Hexagon", "::", "V4", ",", "Hexagon", "::", "V5", ",", "Hexagon", "::", "V6", ",", "Hexagon", "::", "V7", ",", "Hexagon", "::", "V8", ",", "Hexagon", "::", "V9", ",", "Hexagon", "::", "V10", ",", "Hexagon", "::", "V11", ",", "Hexagon", "::", "V12", ",", "Hexagon", "::", "V13", ",", "Hexagon", "::", "V14", ",", "Hexagon", "::", "V15", ",", "Hexagon", "::", "V16", ",", "Hexagon", "::", "V17", ",", "Hexagon", "::", "V18", ",", "Hexagon", "::", "V19", ",", "Hexagon", "::", "V20", ",", "Hexagon", "::", "V21", ",", "Hexagon", "::", "V22", ",", "Hexagon", "::", "V23", ",", "Hexagon", "::", "V24", ",", "Hexagon", "::", "V25", ",", "Hexagon", "::", "V26", ",", "Hexagon", "::", "V27", ",", "Hexagon", "::", "V28", ",", "Hexagon", "::", "V29", ",", "Hexagon", "::", "V30", ",", "Hexagon", "::", "V31", "}", ";", "return", "DecodeRegisterClass", "(", "Inst", ",", "RegNo", "," ]
LLVM	AArch64	TD	stmt_completion	CPU	10,260	[ "<STR_LIT>", ",", "SDT_AArch64unvec", ">", ";" ]	[ "def", "AArch64cmgtz", ":", "SDNode", "<" ]
LLVM	X86	TD	next_suggestion	CPU	10,261	[ "}" ]	[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	10,262	[ "for", "(", "SmallVector", "<", "MCInst", ",", "<NUM_LIT>", ">", "::", "iterator", "I", "=", "MCInsts", ".", "begin", "(", ")", ";" ]	[ "if", "(", "EmitCPLoad", ")", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", "\\t.cpload\\t$25", "<STR_LIT>", ")", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", "\\t.set\\tnomacro", "<STR_LIT>", ")", ")", ";", "if", "(", "MipsFI", "->", "getEmitNOAT", "(", ")", ")", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", "\\t.set\\tnoat", "<STR_LIT>", ")", ")", ";", "}", "else", "if", "(", "EmitCPLoad", ")", "{", "SmallVector", "<", "MCInst", ",", "<NUM_LIT>", ">", "MCInsts", ";", "MCInstLowering", ".", "LowerCPLOAD", "(", "MCInsts", ")", ";" ]
LLVM	SystemZ	CPP	program_repair	CPU	10,263	[ "<FIXS>", "uint64_t", "StackSize", "=", "MFFrame", ".", "getStackSize", "(", ")", ";", "if", "(", "StackSize", "\|\|", "MFFrame", ".", "hasVarSizedObjects", "(", ")", "\|\|", "MFFrame", ".", "hasCalls", "(", ")", ")", "{", "StackSize", "+=", "<STR_LIT>", "::", "<STR_LIT>", ";", "MFFrame", ".", "setStackSize", "(", "StackSize", ")", ";", "}", "<FIXE>" ]	[ "}", "}", "<BUGS>", "uint64_t", "StackSize", "=", "getAllocatedStackSize", "(", "MF", ")", ";", "<BUGE>", "if", "(", "StackSize", ")", "{", "bool", "StoreBackchain", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "<STR_LIT>", "backchain", "<STR_LIT>", ")", ";" ]
LLVM	Hexagon	CPP	code_generation	DSP	10,264	[ "void", "HexagonInstPrinter", "::", "printInst", "(", "const", "HexagonMCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "const", "char", "startPacket", "=", "'", "{", "'", ",", "endPacket", "=", "'", "}", "'", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "Hexagon", "::", "ENDLOOP0", ")", "{", "assert", "(", "MI", "->", "isPacketEnd", "(", ")", "&&", "<STR_LIT>", "Loop-end must also end the packet", "<STR_LIT>", ")", ";", "if", "(", "MI", "->", "isPacketBegin", "(", ")", ")", "{", "HexagonMCInst", "Nop", "(", "Hexagon", "::", "NOP", ")", ";", "StringRef", "NoAnnot", ";", "Nop", ".", "setPacketBegin", "(", "MI", "->", "isPacketBegin", "(", ")", ")", ";", "printInst", "(", "&", "Nop", ",", "O", ",", "NoAnnot", ")", ";", "}", "if", "(", "MI", "->", "isPacketEnd", "(", ")", ")", "O", "<<", "PacketPadding", "<<", "endPacket", ";", "printInstruction", "(", "MI", ",", "O", ")", ";", "}", "else", "{", "if", "(", "MI", "->", "isPacketBegin", "(", ")", ")", "O", "<<", "PacketPadding", "<<", "startPacket", "<<", "'", "\\n", "'", ";", "printInstruction", "(", "MI", ",", "O", ")", ";", "if", "(", "MI", "->", "isPacketEnd", "(", ")", ")", "O", "<<", "'", "\\n", "'", "<<", "PacketPadding", "<<", "endPacket", ";", "}", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "}" ]	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]
LLVM	CellSPU	TD	program_repair	MPU	10,265	[ "<FIXS>", "def", "CDD", ":", "RI7Form", "<NUM_LIT>", ",", "(", "outs", "VECREG", ":", "$", "rT", ")", ",", "(", "ins", "shufaddr", ":", "$", "src", ")", ",", "<FIXE>" ]	[ "<STR_LIT>", ",", "ShuffleOp", ",", "[", "(", "set", "(", "v4f32", "VECREG", ":", "$", "rT", ")", ",", "(", "SPUshufmask", "xform_addr", ":", "$", "src", ")", ")", "]", ">", ";", "<BUGS>", "def", "CDD", ":", "RI7Form", "<NUM_LIT>", ",", "(", "outs", "VECREG", ":", "$", "rT", ")", ",", "(", "ins", "memri7", ":", "$", "src", ")", ",", "<BUGE>", "<STR_LIT>", ",", "ShuffleOp", ",", "[", "(", "set", "(", "v2i64", "VECREG", ":", "$", "rT", ")", ",", "(", "SPUshufmask", "dform2_addr", ":", "$", "src", ")", ")", "]", ">", ";" ]
LLVM	SystemZ	TD	next_suggestion	CPU	10,266	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R3", ";" ]	[ "class", "InstSSd", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ",", "pattern", ">", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "RBD1", ";", "bits", "<", "<NUM_LIT>", ">", "BD2", ";", "bits", "<", "<NUM_LIT>", ">", "R3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RBD1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	X86	TD	program_repair	CPU	10,267	[ "<FIXS>", "def", ":", "InstRW", "[", "SKLWriteResGroup91", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<FIXE>" ]	[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "SKLWriteResGroup91", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "," ]
LLVM	AArch64	TD	next_suggestion	CPU	10,268	[ "def", "i64shift_sext_i16", ":", "Operand", "<", "i64", ">", ",", "SDNodeXForm", "<", "imm", ",", "[", "{" ]	[ "def", "i32shift_sext_i16", ":", "Operand", "<", "i64", ">", ",", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ";", "enc", "=", "enc", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "enc", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "i64shift_a", ":", "Operand", "<", "i64", ">", ",", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ")", "&", "<NUM_LIT>", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "i64shift_b", ":", "Operand", "<", "i64", ">", ",", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "i64shift_sext_i8", ":", "Operand", "<", "i64", ">", ",", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ";", "enc", "=", "enc", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "enc", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	10,269	[ ")", ";" ]	[ "bool", "isMem128_RC256X", "(", ")", "const", "{", "return", "isMem128", "(", ")", "&&", "isMemIndexReg", "(", "X86", "::", "YMM0", ",", "X86", "::", "YMM31" ]
GCC	tilegx	CPP	next_suggestion	VLIW	10,270	[ "else", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "INTVAL", "(", "XEXP", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ";" ]	[ "if", "(", "GET_CODE", "(", "addr", ")", "==", "POST_DEC", "\|\|", "GET_CODE", "(", "addr", ")", "==", "POST_INC", ")", "{", "int", "offset", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "gcc_assert", "(", "mode", "!=", "VOIDmode", ")", ";", "if", "(", "output_memory_autoinc_first", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "%s", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "]", ")", ";", "else", "fprintf", "(", "file", ",", "<STR_LIT>", "%d", "<STR_LIT>", ",", "GET_CODE", "(", "addr", ")", "==", "POST_DEC", "?", "-", "offset", ":", "offset", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "POST_MODIFY", ")", "{", "gcc_assert", "(", "mode", "!=", "VOIDmode", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", ")", ";", "if", "(", "output_memory_autoinc_first", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "%s", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "]", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	10,271	[ "N", "->", "getMaskElt", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";" ]	[ "return", "isUndefOrEqual", "(", "N", "->", "getMaskElt", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "&&", "isUndefOrEqual", "(", "N", "->", "getMaskElt", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "&&", "isUndefOrEqual", "(", "N", "->", "getMaskElt", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "&&", "isUndefOrEqual", "(" ]
LLVM	PowerPC	TD	next_suggestion	CPU	10,272	[ "}", "]", ">", ";" ]	[ "def", "DSFormLoad", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", "\|", "\|", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "DSFormStore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", "\|", "\|", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "DSFormSextLoadi32", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "sextloadi32", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", "\|", "\|", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "DSFormPreStore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "base", ",", "node", ":", "$", "offset", ")", ",", "(", "pre_store", "node", ":", "$", "val", ",", "node", ":", "$", "base", ",", "node", ":", "$", "offset", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", "\|", "\|", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "NonDSFormLoad", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "<", "<NUM_LIT>", "&", "&", "!", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	10,273	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "unspec", ":", "DI", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_TOC", ")", ")", "(", "use", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr" ]
LLVM	MOS	CPP	next_suggestion	MPU	10,274	[ "}" ]	[ "const", "TargetFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "=", "this", "->", "Reserved", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "reserveAllSubregs", "(", "&", "Reserved", ",", "getFrameRegister", "(", "MF", ")", ")", ";", "return", "Reserved", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	10,275	[ "(", ")", "+", "X86", "::", "AddrIndexReg", ")", ";" ]	[ "AM", ".", "IndexReg", "=", "constrainOperandRegClass", "(", "MIB", "->", "getDesc", "(", ")", ",", "AM", ".", "IndexReg", ",", "MIB", "->", "getNumOperands" ]
LLVM	X86	CPP	next_suggestion	CPU	10,276	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", "+", "HasVEX_4V", "+", "HasEVEX_K", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", "+", "HasEVEX_K", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "-", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", "+", "HasVEX_4V", "+", "HasEVEX_K", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	10,277	[ "dl", ")", ";" ]	[ "SDValue", "LoadEnvPtr", "=", "DAG", ".", "getLoad", "(", "RegVT", ",", "dl", ",", "LDChain", ",", "AddPtr", ",", "MPI", ".", "getWithOffset", "(", "EnvPtrOffset", ")", ",", "Alignment", ",", "MMOFlags", ")", ";", "SDValue", "TOCVal", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "TOCReg", ",", "TOCPtr", ",", "Glue", ")", ";", "Chain", "=", "TOCVal", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Glue", "=", "TOCVal", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "assert", "(", "(", "!", "hasNest", "\|\|", "!", "Subtarget", ".", "isAIXABI", "(", ")", ")", "&&", "<STR_LIT>", "Nest parameter is not supported on AIX.", "<STR_LIT>", ")", ";", "if", "(", "!", "hasNest", ")", "{", "SDValue", "EnvVal", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "EnvPtrReg", ",", "LoadEnvPtr", ",", "Glue", ")", ";", "Chain", "=", "EnvVal", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Glue", "=", "EnvVal", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "prepareIndirectCall", "(", "DAG", ",", "LoadFuncPtr", ",", "Glue", ",", "Chain", "," ]
LLVM	PowerPC	CPP	stmt_completion	CPU	10,278	[ ")", ".", "getImm", "(", ")", ";" ]	[ "while", "(", "!", "MI", "->", "getOperand", "(", "FIOperandNum", ")", ".", "isFI", "(", ")", ")", "{", "++", "FIOperandNum", ";", "assert", "(", "FIOperandNum", "<", "MI", "->", "getNumOperands", "(", ")", "&&", "<STR_LIT>", "Instr doesn't have FrameIndex operand!", "<STR_LIT>", ")", ";", "}", "unsigned", "OffsetOperandNo", "=", "getOffsetONFromFION", "(", "*", "MI", ",", "FIOperandNum", ")", ";", "Offset", "+=", "MI", "->", "getOperand", "(", "OffsetOperandNo" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	10,279	[ "return", "Optional", "<", "<STR_LIT>", "::", "<STR_LIT>", ">", "(", ")", ";" ]	[ "if", "(", "Type", "==", "<STR_LIT>", "f64", "<STR_LIT>", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", "::", "F64", ";", "if", "(", "Type", "==", "<STR_LIT>", "v128", "<STR_LIT>", "\|\|", "Type", "==", "<STR_LIT>", "i8x16", "<STR_LIT>", "\|\|", "Type", "==", "<STR_LIT>", "i16x8", "<STR_LIT>", "\|\|", "Type", "==", "<STR_LIT>", "i32x4", "<STR_LIT>", "\|\|", "Type", "==", "<STR_LIT>", "i64x2", "<STR_LIT>", "\|\|", "Type", "==", "<STR_LIT>", "f32x4", "<STR_LIT>", "\|\|", "Type", "==", "<STR_LIT>", "f64x2", "<STR_LIT>", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", "::", "V128", ";", "if", "(", "Type", "==", "<STR_LIT>", "exnref", "<STR_LIT>", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", "::", "EXNREF", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	10,280	[ ";" ]	[ "class", "SIMDThreeSameVectorMatMul", "<", "bit", "B", ",", "bit", "U", ",", "string", "asm", ",", "SDPatternOperator", "OpNode", ">", ":", "BaseSIMDThreeSameVectorTied", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "{", "<NUM_LIT>", ",", "B", "}", ",", "V128", ",", "asm", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v4i32", "V128", ":", "$", "dst", ")", ",", "(", "OpNode", "(", "v4i32", "V128", ":", "$", "Rd", ")", ",", "(", "v16i8", "V128", ":", "$", "Rn", ")", ",", "(", "v16i8", "V128", ":", "$", "Rm", ")", ")", ")", "]", ">", "{", "let", "AsmString", "=", "asm", "#", "<STR_LIT>" ]
GCC	rs6000	CPP	stmt_completion	CPU	10,281	[ "a2", ")", ";" ]	[ "return", "_", "_", "builtin_altivec_vcmpeqfp_p", "(", "_", "_", "CR6_LT_REV", ",", "a1", "," ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	10,282	[ "}" ]	[ "if", "(", "int", "(", "WAReg", ")", ">=", "<NUM_LIT>", ")", "printRegName", "(", "O", ",", "WAReg", ")", ";", "else", "if", "(", "OpNo", ">=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "getNumDefs", "(", ")", ")", "O", "<<", "<STR_LIT>", "$pop", "<STR_LIT>", "<<", "(", "WAReg", "&", "INT32_MAX", ")", ";", "else", "if", "(", "WAReg", "!=", "WebAssemblyFunctionInfo", "::", "UnusedReg", ")", "O", "<<", "<STR_LIT>", "$push", "<STR_LIT>", "<<", "(", "WAReg", "&", "INT32_MAX", ")", ";", "else", "O", "<<", "<STR_LIT>", "$discard", "<STR_LIT>", ";", "if", "(", "OpNo", "<", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "getNumDefs", "(", ")", ")", "O", "<<", "'", "=", "'", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "WebAssembly", "::", "PARAM", ":", "case", "WebAssembly", "::", "RESULT", ":", "case", "WebAssembly", "::", "LOCAL", ":", "O", "<<", "WebAssembly", "::", "TypeToString", "(", "MVT", "::", "SimpleValueType", "(", "Op", ".", "getImm", "(", ")", ")", ")", ";", "break", ";", "default", ":", "O", "<<", "Op", ".", "getImm", "(", ")", ";", "break", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	10,283	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "{", "?", ",", "?", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "idx", ";", "bits", "<", "<NUM_LIT>", ">", "idx2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "idx2", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	10,284	[ "}" ]	[ "def", "UXDri", ":", "BaseIntegerToFPUnscaled", "<", "isUnsigned", ",", "GPR64", ",", "FPR64", ",", "f64", ",", "asm", ",", "node", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	rs6000	CPP	code_generation	CPU	10,285	[ "static", "rtx", "generate_set_vrsave", "(", "rtx", "reg", ",", "rs6000_stack_t", "*", "info", ",", "int", "epiloguep", ")", "{", "int", "nclobs", ",", "i", ";", "rtx", "insn", ",", "clobs", "[", "TOTAL_ALTIVEC_REGS", "+", "<NUM_LIT>", "]", ";", "rtx", "vrsave", "=", "gen_rtx_REG", "(", "SImode", ",", "VRSAVE_REGNO", ")", ";", "clobs", "[", "<NUM_LIT>", "]", "=", "gen_rtx_SET", "(", "vrsave", ",", "gen_rtx_UNSPEC_VOLATILE", "(", "SImode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "reg", ",", "vrsave", ")", ",", "UNSPECV_SET_VRSAVE", ")", ")", ";", "nclobs", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "FIRST_ALTIVEC_REGNO", ";", "i", "<=", "LAST_ALTIVEC_REGNO", ";", "++", "i", ")", "if", "(", "info", "->", "vrsave_mask", "&", "ALTIVEC_REG_BIT", "(", "i", ")", ")", "{", "if", "(", "!", "epiloguep", "\|\|", "call_used_or_fixed_reg_p", "(", "i", ")", ")", "clobs", "[", "nclobs", "++", "]", "=", "gen_hard_reg_clobber", "(", "V4SImode", ",", "i", ")", ";", "else", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "V4SImode", ",", "i", ")", ";", "clobs", "[", "nclobs", "++", "]", "=", "gen_rtx_SET", "(", "reg", ",", "gen_rtx_UNSPEC", "(", "V4SImode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "reg", ")", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "insn", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "nclobs", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nclobs", ";", "++", "i", ")", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "i", ")", "=", "clobs", "[", "i", "]", ";", "return", "insn", ";", "}" ]	[ "Returns", "an", "insn", "that", "has", "a", "vrsave", "set", "operation", "with", "the", "appropriate", "CLOBBERs", "." ]
LLVM	ARM	TD	stmt_completion	CPU	10,286	[ ":", "$", "addr", ")", ")", "]", ">", ",", "T1LdStSP", "<", "{", "<NUM_LIT>", ",", "?", ",", "?", "}", ">", "{" ]	[ "def", "tLDRspi", ":", "T1pIs", "<", "(", "outs", "tGPR", ":", "$", "Rt", ")", ",", "(", "ins", "t_addrmode_sp", ":", "$", "addr", ")", ",", "IIC_iLoad_i", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "tGPR", ":", "$", "Rt", ",", "(", "load", "t_addrmode_sp" ]
LLVM	AArch64	CPP	next_suggestion	CPU	10,287	[ "}" ]	[ "case", "CallingConv", "::", "Swift", ":", "return", "true", ";", "default", ":", "return", "canGuaranteeTCO", "(", "CC", ")", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	10,288	[ "\t", "<STR_LIT>", ")" ]	[ "(", "UNSPEC_MMA_XVI16GER2S", "\t", "\t", "<STR_LIT>", ")", "(", "UNSPEC_MMA_XVF16GER2", "\t", "\t", "<STR_LIT>", ")", "(", "UNSPEC_MMA_XVBF16GER2", "\t" ]
GCC	loongarch	CPP	stmt_completion	CPU	10,289	[ "<NUM_LIT>", ",", "_", "_", "m256i", "_", "<NUM_LIT>", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m256i", "_", "_", "lasx_xvsub_w", "(", "_", "_", "m256i", "_" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	10,290	[ "}" ]	[ "return", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "PRED_X Opcode invalid!", "<STR_LIT>", ")", ";", "}" ]
GCC	arm	CPP	stmt_completion	CPU	10,291	[ ",", "float16x8_t", "_", "_", "c", ")", "{" ]	[ "vfmsq_f16", "(", "float16x8_t", "_", "_", "a", ",", "float16x8_t", "_", "_", "b" ]
GCC	rs6000	CPP	stmt_completion	CPU	10,292	[ "res", ".", "as_m64", ";" ]	[ "_", "_", "m64_union", "_", "_", "mu1", ",", "_", "_", "mu2", ",", "_", "_", "res", ";", "_", "_", "mu1", ".", "as_m64", "=", "_", "_", "m1", ";", "_", "_", "mu2", ".", "as_m64", "=", "_", "_", "m2", ";", "_", "_", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "mu1", ".", "as_char", "[", "<NUM_LIT>", "]", ";", "_", "_", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "mu2", ".", "as_char", "[", "<NUM_LIT>", "]", ";", "_", "_", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "mu1", ".", "as_char", "[", "<NUM_LIT>", "]", ";", "_", "_", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "mu2", ".", "as_char", "[", "<NUM_LIT>", "]", ";", "_", "_", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "mu1", ".", "as_char", "[", "<NUM_LIT>", "]", ";", "_", "_", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "mu2", ".", "as_char", "[", "<NUM_LIT>", "]", ";", "_", "_", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "mu1", ".", "as_char", "[", "<NUM_LIT>", "]", ";", "_", "_", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "mu2", ".", "as_char", "[", "<NUM_LIT>", "]", ";", "return", "(", "_", "_", "m64", ")", "_", "_" ]
LLVM	ARM	CPP	next_suggestion	CPU	10,293	[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mask", ")", ")", ";" ]	[ "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "if", "(", "mask", "==", "<NUM_LIT>", ")", "{", "mask", "\|=", "<NUM_LIT>", ";", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "pred", ")", ")", ";" ]
LLVM	Hexagon	CPP	code_generation	DSP	10,294	[ "bool", "HexagonInstrInfo", "::", "getMemOperandWithOffset", "(", "const", "MachineInstr", "&", "LdSt", ",", "const", "MachineOperand", "", "&", "BaseOp", ",", "int64_t", "&", "Offset", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "unsigned", "AccessSize", "=", "<NUM_LIT>", ";", "BaseOp", "=", "getBaseAndOffset", "(", "LdSt", ",", "Offset", ",", "AccessSize", ")", ";", "assert", "(", "(", "!", "BaseOp", "\|\|", "BaseOp", "->", "isReg", "(", ")", ")", "&&", "<STR_LIT>", "getMemOperandWithOffset only supports base ", "<STR_LIT>", "<STR_LIT>", "operands of type register.", "<STR_LIT>", ")", ";", "return", "BaseOp", "!=", "nullptr", ";", "}" ]	[ "Get", "the", "base", "operand", "and", "byte", "offset", "of", "an", "instruction", "that", "reads/writes", "memory", "." ]
GCC	aarch64	CPP	stmt_completion	CPU	10,295	[ "=", "vmode", ";" ]	[ "struct", "expand_vec_perm_d", "d", ";", "if", "(", "op0", "&&", "rtx_equal_p", "(", "op0", ",", "op1", ")", ")", "d", ".", "one_vector_p", "=", "true", ";", "else", "if", "(", "sel", ".", "all_from_input_p", "(", "<NUM_LIT>", ")", ")", "{", "d", ".", "one_vector_p", "=", "true", ";", "op1", "=", "op0", ";", "}", "else", "if", "(", "sel", ".", "all_from_input_p", "(", "<NUM_LIT>", ")", ")", "{", "d", ".", "one_vector_p", "=", "true", ";", "op0", "=", "op1", ";", "}", "else", "d", ".", "one_vector_p", "=", "false", ";", "d", ".", "perm", ".", "new", "_", "vector", "(", "sel", ".", "encoding", "(", ")", ",", "d", ".", "one_vector_p", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "sel", ".", "nelts_per_input", "(", ")", ")", ";", "d", ".", "vmode" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	10,296	[ "return", "LowerCallResult", "(", "Chain", ",", "InFlag", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ",", "OutVals", ",", "Callee", ")", ";" ]	[ "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "}", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "{", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "&", "MemOpChains", "[", "<NUM_LIT>", "]", ",", "MemOpChains", ".", "size", "(", ")", ")", ";", "}", "if", "(", "!", "isTailCall", ")", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "DAG", ".", "getConstant", "(", "NumBytes", ",", "getPointerTy", "(", ")", ",", "true", ")", ",", "dl", ")", ";", "SDValue", "InFlag", ";", "if", "(", "!", "isTailCall", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "isTailCall", ")", "{", "InFlag", "=", "SDValue", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "InFlag", "=", "SDValue", "(", ")", ";", "}", "if", "(", "flag_aligned_memcpy", ")", "{", "const", "char", "", "MemcpyName", "=", "<STR_LIT>", "__hexagon_memcpy_likely_aligned_min32bytes_mult8bytes", "<STR_LIT>", ";", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "MemcpyName", ",", "getPointerTy", "(", ")", ")", ";", "flag_aligned_memcpy", "=", "false", ";", "}", "else", "if", "(", "GlobalAddressSDNode", "", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "Callee", "=", "DAG", ".", "getTargetGlobalAddress", "(", "G", "->", "getGlobal", "(", ")", ",", "dl", ",", "getPointerTy", "(", ")", ")", ";", "}", "else", "if", "(", "ExternalSymbolSDNode", "*", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "{", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "S", "->", "getSymbol", "(", ")", ",", "getPointerTy", "(", ")", ")", ";", "}", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Callee", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "}", "if", "(", "InFlag", ".", "getNode", "(", ")", ")", "{", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "}", "if", "(", "isTailCall", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "NumBytes", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "true", ")", ",", "InFlag", ",", "dl", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";" ]
LLVM	AArch64	CPP	code_generation	CPU	10,297	[ "unsigned", "AArch64AsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "AArch64Operand", "&", "Op", "=", "static_cast", "<", "AArch64Operand", "&", ">", "(", "AsmOp", ")", ";", "int64_t", "ExpectedVal", ";", "switch", "(", "Kind", ")", "{", "default", ":", "return", "Match_InvalidOperand", ";", "case", "MCK__35_0", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK__35_1", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK__35_12", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK__35_16", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK__35_2", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK__35_24", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK__35_3", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK__35_32", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK__35_4", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK__35_48", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK__35_6", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK__35_64", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK__35_8", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "!", "Op", ".", "isImm", "(", ")", ")", "return", "Match_InvalidOperand", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "Match_InvalidOperand", ";", "if", "(", "CE", "->", "getValue", "(", ")", "==", "ExpectedVal", ")", "return", "Match_Success", ";", "return", "Match_InvalidOperand", ";", "}" ]	[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]
GCC	sh	CPP	next_suggestion	CPU	10,298	[ "args", "[", "i", "-", "<NUM_LIT>", "]", "=", "arg_type", ";" ]	[ "if", "(", "!", "TARGET_FPU_ANY", "&&", "FLOAT_MODE_P", "(", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ")", ")", "continue", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "args", ")", ";", "i", "++", ")", "args", "[", "i", "]", "=", "NULL_TREE", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", ";", "i", "--", ")", "{", "int", "arg", "=", "signature_args", "[", "signature", "]", "[", "i", "]", ";", "int", "opno", "=", "i", "-", "<NUM_LIT>", "+", "has_result", ";", "if", "(", "arg", "&", "<NUM_LIT>", ")", "arg_type", "=", "ptr_type_node", ";", "else", "if", "(", "arg", ")", "arg_type", "=", "(", "*", "lang_hooks", ".", "types", ".", "type_for_mode", ")", "(", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "opno", "]", ".", "mode", ",", "(", "arg", "&", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "i", ")", "continue", ";", "else", "arg_type", "=", "void_type_node", ";", "if", "(", "i", "==", "<NUM_LIT>", ")", "break", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	10,299	[ ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>", ")" ]

LLVM

Cpu0

CPP

stmt_completion

CPU

10,200

[ ";" ]

[ "if", "(", "ExtraCode", ")", "{", "return", "true", ";", "}", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ";", "assert", "(", "MO", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "unexpected inline asm memory operand", "<STR_LIT>", ")", ";", "O", "<<", "Offset", "<<", "<STR_LIT>", "($", "<STR_LIT>", "<<", "Cpu0InstPrinter", "::", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", "<<", "<STR_LIT>", ")", "<STR_LIT>", ";", "return", "false" ]

LLVM

TPC

TD

stmt_completion

Virtual ISA

10,201

[ "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "OperandType", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "OperandType", "{", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "}", ";", "let", "Switches", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredAddress", "=", "pred", "{" ]

LLVM

X86

TD

stmt_completion

CPU

10,202

[ ",", "<STR_LIT>", ",", "[", "]", ">", ";" ]

[ "def", "RCL64mi", ":", "RIi8", "<", "<NUM_LIT>", ",", "MRM2m", ",", "(", "outs", ")", ",", "(", "ins", "i64mem", ":", "$", "dst", ",", "i8imm", ":", "$", "cnt", ")" ]

GCC

aarch64

MD

stmt_completion

CPU

10,203

[ "(", "lt", "<STR_LIT>", ")", "(", "ge", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_code_attr", "cbz", "[", "(", "eq", "<STR_LIT>", ")", "(", "ne", "<STR_LIT>", ")" ]

GCC

rs6000

MD

program_repair

CPU

10,204

[ "<FIXS>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "<BUGS>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<STR_LIT>", ")" ]

GCC

aarch64

CPP

program_repair

CPU

10,205

[ "<FIXS>", "sve_type", "type", ";", "<FIXE>", "<FIXS>", "||", "!", "(", "type", "=", "r", ".", "infer_tuple_type", "(", "i", ")", ")", "<FIXE>" ]

[ "resolve", "(", "function_resolver", "&", "r", ")", "const", "override", "{", "unsigned", "int", "i", ",", "nargs", ";", "<BUGS>", "type_suffix_index", "type", ";", "<BUGE>", "if", "(", "!", "r", ".", "check_gp_argument", "(", "<NUM_LIT>", ",", "i", ",", "nargs", ")", "<BUGS>", "||", "(", "type", "=", "r", ".", "infer_tuple_type", "(", "i", ")", ")", "==", "NUM_TYPE_SUFFIXES", "<BUGE>", "||", "!", "r", ".", "require_integer_immediate", "(", "i", "+", "<NUM_LIT>", ")", ")", "return", "error_mark_node", ";" ]

GCC

i386

CPP

stmt_completion

CPU

10,206

[ "mm512_cvtss_f32", "(", "_", "_", "m512", "_", "_", "A", ")", "{" ]

[ "extern", "_", "_", "inline", "float", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_" ]

LLVM

Hexagon

TD

stmt_completion

DSP

10,207

[ "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

GCC

xtensa

CPP

next_suggestion

MPU

10,208

[ "}" ]

[ "if", "(", "!", "config", ")", "config", "=", "(", "const", "struct", "xtensa_config_v3", "*", ")", "xtensa_load_config", "(", "<STR_LIT>", "xtensa_config_v3", "<STR_LIT>", ",", "&", "xtensa_config_v3", ",", "&", "def", ")", ";", "return", "config", ";" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

10,209

[ "{" ]

[ "else", "if", "(", "Immed", "==", "<NUM_LIT>", "&&", "PredCond", "==", "PPC", "::", "PRED_LT", ")", "Pred", "=", "PPC", "::", "getPredicate", "(", "PPC", "::", "PRED_LE", ",", "PredHint", ")", ";", "else", "if", "(", "Immed", "==", "<NUM_LIT>", "&&", "PredCond", "==", "PPC", "::", "PRED_GE", ")", "Pred", "=", "PPC", "::", "getPredicate", "(", "PPC", "::", "PRED_GT", ",", "PredHint", ")", ";", "else", "return", "false", ";", "PredsToUpdate", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "(", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "Pred", ")", ")", ";", "}", "--", "I", ";", "MachineBasicBlock", "::", "iterator", "E", "=", "MI", ",", "B", "=", "CmpInstr", ".", "getParent", "(", ")", "->", "begin", "(", ")", ";", "for", "(", ";", "I", "!=", "E", "&&", "!", "noSub", ";", "--", "I", ")", "{", "const", "MachineInstr", "&", "Instr", "=", "*", "I", ";", "unsigned", "IOpC", "=", "Instr", ".", "getOpcode", "(", ")", ";", "if", "(", "&", "*", "I", "!=", "&", "CmpInstr", "&&", "(", "Instr", ".", "modifiesRegister", "(", "PPC", "::", "CR0", ",", "TRI", ")", "||", "Instr", ".", "readsRegister", "(", "PPC", "::", "CR0", ",", "TRI", ")", ")", ")", "return", "false", ";", "if", "(", "(", "OpC", "==", "PPC", "::", "CMPW", "||", "OpC", "==", "PPC", "::", "CMPLW", "||", "OpC", "==", "PPC", "::", "CMPD", "||", "OpC", "==", "PPC", "::", "CMPLD", ")", "&&", "(", "IOpC", "==", "PPC", "::", "SUBF", "||", "IOpC", "==", "PPC", "::", "SUBF8", ")", "&&", "(", "(", "Instr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg", "&&", "Instr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg2", ")", "||", "(", "Instr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "Instr", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", ")", ")", "{", "Sub", "=", "&", "*", "I", ";", "break", ";", "}", "if", "(", "I", "==", "B", ")", "return", "false", ";", "}", "if", "(", "!", "MI", "&&", "!", "Sub", ")", "return", "false", ";", "if", "(", "!", "MI", ")", "MI", "=", "Sub", ";", "int", "NewOpC", "=", "-", "<NUM_LIT>", ";", "int", "MIOpC", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "MIOpC", "==", "PPC", "::", "ANDI_rec", "||", "MIOpC", "==", "PPC", "::", "ANDI8_rec", "||", "MIOpC", "==", "PPC", "::", "ANDIS_rec", "||", "MIOpC", "==", "PPC", "::", "ANDIS8_rec", ")", "NewOpC", "=", "MIOpC", ";", "else", "{", "NewOpC", "=", "PPC", "::", "getRecordFormOpcode", "(", "MIOpC", ")", ";", "if", "(", "NewOpC", "==", "-", "<NUM_LIT>", "&&", "PPC", "::", "getNonRecordFormOpcode", "(", "MIOpC", ")", "!=", "-", "<NUM_LIT>", ")", "NewOpC", "=", "MIOpC", ";", "}", "if", "(", "NewOpC", "==", "-", "<NUM_LIT>", ")", "return", "false", ";", "bool", "ShouldSwap", "=", "false", ";", "if", "(", "Sub", "&&", "Value", "==", "<NUM_LIT>", ")", "{", "ShouldSwap", "=", "SrcReg2", "!=", "<NUM_LIT>", "&&", "Sub", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "Sub", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg", ";", "ShouldSwap", "=", "!", "ShouldSwap", ";", "}", "if", "(", "ShouldSwap", ")", "for", "(", "MachineRegisterInfo", "::", "use_instr_iterator", "I", "=", "MRI", "->", "use_instr_begin", "(", "CRReg", ")", ",", "IE", "=", "MRI", "->", "use_instr_end", "(", ")", ";", "I", "!=", "IE", ";", "++", "I", ")", "{", "MachineInstr", "*", "UseMI", "=", "&", "*", "I", ";", "if", "(", "UseMI", "->", "getOpcode", "(", ")", "==", "PPC", "::", "BCC", ")", "{", "PPC", "::", "Predicate", "Pred", "=", "(", "PPC", "::", "Predicate", ")", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredCond", "=", "PPC", "::", "getPredicateCondition", "(", "Pred", ")", ";", "assert", "(", "(", "!", "equalityOnly", "||", "PredCond", "==", "PPC", "::", "PRED_EQ", "||", "PredCond", "==", "PPC", "::", "PRED_NE", ")", "&&", "<STR_LIT>", "Invalid predicate for equality-only optimization", "<STR_LIT>", ")", ";", "(", "void", ")", "PredCond", ";", "PredsToUpdate", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "(", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "PPC", "::", "getSwappedPredicate", "(", "Pred", ")", ")", ")", ";", "}", "else", "if", "(", "UseMI", "->", "getOpcode", "(", ")", "==", "PPC", "::", "ISEL", "||", "UseMI", "->", "getOpcode", "(", ")", "==", "PPC", "::", "ISEL8", ")", "{", "unsigned", "NewSubReg", "=", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ";", "assert", "(", "(", "!", "equalityOnly", "||", "NewSubReg", "==", "PPC", "::", "sub_eq", ")", "&&", "<STR_LIT>", "Invalid CR bit for equality-only optimization", "<STR_LIT>", ")", ";", "if", "(", "NewSubReg", "==", "PPC", "::", "sub_lt", ")", "NewSubReg", "=", "PPC", "::", "sub_gt", ";", "else", "if", "(", "NewSubReg", "==", "PPC", "::", "sub_gt", ")", "NewSubReg", "=", "PPC", "::", "sub_lt", ";", "SubRegsToUpdate", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "(", "UseMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "NewSubReg", ")", ")", ";", "}", "else", "return", "false", ";", "}", "assert", "(", "!", "(", "Value", "!=", "<NUM_LIT>", "&&", "ShouldSwap", ")", "&&", "<STR_LIT>", "Non-zero immediate support and ShouldSwap", "<STR_LIT>", "<STR_LIT>", "may conflict in updating predicate", "<STR_LIT>", ")", ";", "CmpInstr", ".", "eraseFromParent", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MII", "=", "MI", ";", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "std", "::", "next", "(", "MII", ")", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "CRReg", ")", ".", "addReg", "(", "PPC", "::", "CR0", ",", "MIOpC", "!=", "NewOpC", "?", "RegState", "::", "Kill", ":", "<NUM_LIT>", ")", ";", "MI", "->", "clearRegisterDeads", "(", "PPC", "::", "CR0", ")", ";", "if", "(", "MIOpC", "!=", "NewOpC", ")" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

10,210

[ "{" ]

[ "}", "if", "(", "MBB", "==", "LoopEnd", ")", "break", ";", "if", "(", "(", "MBB", "!=", "LoopHeader", "&&", "MBB", "->", "pred_size", "(", ")", "!=", "<NUM_LIT>", ")", "||", "(", "MBB", "==", "LoopHeader", "&&", "MBB", "->", "pred_size", "(", ")", "!=", "<NUM_LIT>", ")", "||", "MBB", "->", "succ_size", "(", ")", "!=", "<NUM_LIT>", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Unexpected edges in CFG, ignoring loop\\n", "<STR_LIT>", ")", ";", "return", ";", "}", "MBB", "=", "*", "MBB", "->", "succ_begin", "(", ")", ";", "}", "for", "(", "auto", "*", "I", ":", "Instructions", ")", "{", "auto", "&", "MI", "=", "*", "I", ";", "for", "(", "auto", "&", "MO", ":", "MI", ".", "operands", "(", ")", ")", "{", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "MO", ".", "getReg", "(", ")", "||", "MO", ".", "isDef", "(", ")", ")", "continue", ";", "Register", "MOReg", "=", "MO", ".", "getReg", "(", ")", ";", "if", "(", "MOReg", ".", "isPhysical", "(", ")", "||", "!", "TRI", "->", "isVectorRegister", "(", "*", "MRI", ",", "MOReg", ")", ")", "continue", ";", "if", "(", "MO", ".", "readsReg", "(", ")", ")", "{", "MachineBasicBlock", "*", "DefMBB", "=", "MRI", "->", "getVRegDef", "(", "MOReg", ")", "->", "getParent", "(", ")", ";", "if", "(", "!", "Blocks", ".", "contains", "(", "DefMBB", ")", "&&", "!", "CandidateRegs", ".", "contains", "(", "MOReg", ")", ")", "{", "LiveVariables", "::", "VarInfo", "&", "OldVarInfo", "=", "LV", "->", "getVarInfo", "(", "MOReg", ")", ";", "bool", "IsUsed", "=", "false", ";", "for", "(", "auto", "*", "Succ", ":", "LoopEnd", "->", "successors", "(", ")", ")", "{", "if", "(", "!", "Blocks", ".", "contains", "(", "Succ", ")", "&&", "OldVarInfo", ".", "isLiveIn", "(", "*", "Succ", ",", "MOReg", ",", "*", "MRI", ")", ")", "{", "IsUsed", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "IsUsed", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Found candidate reg: ", "<STR_LIT>", "<<", "printReg", "(", "MOReg", ",", "TRI", ",", "<NUM_LIT>", ",", "MRI", ")", "<<", "'", "\\n", "'", ")", ";", "CandidateRegs", ".", "insert", "(", "MOReg", ")", ";", "}", "else" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

10,211

[ ")", ";" ]

[ "}", ";", "for", "(", "const", "MachineOperand", "&", "Op", ":", "MI", "->", "explicit_operands", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "TRI", ".", "isAGPR", "(", "MF", ".", "getRegInfo", "(", ")", ",", "Op", ".", "getReg", "(", ")", ")", ")", "continue", ";", "if", "(", "Op", ".", "isDef", "(", ")", "&&", "Opc", "!=", "AMDGPU", "::", "V_ACCVGPR_WRITE_B32_e64", ")", "continue", ";", "const", "int", "MFMAWritesAGPROverlappedSrcABWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "MFMAWritesAGPROverlappedSrcCWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "MFMA4x4WritesAGPRAccVgprReadWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "MFMA16x16WritesAGPRAccVgprReadWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "MFMA32x32WritesAGPRAccVgprReadWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "MFMA4x4WritesAGPRAccVgprWriteWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "MFMA16x16WritesAGPRAccVgprWriteWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "MFMA32x32WritesAGPRAccVgprWriteWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "MaxWaitStates", "=", "<NUM_LIT>", ";", "Register", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "unsigned", "HazardDefLatency", "=", "<NUM_LIT>", ";", "auto", "IsOverlappedMFMAFn", "=", "[", "Reg", ",", "&", "IsMFMAFn", ",", "&", "HazardDefLatency", ",", "this", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "if", "(", "!", "IsMFMAFn", "(", "MI", ")", ")", "return", "false", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "DstReg", "==", "Reg", ")", "return", "false", ";", "HazardDefLatency", "=", "std", "::", "max", "(", "HazardDefLatency", ",", "TSchedModel", ".", "computeInstrLatency", "(", "&", "MI", ")", ")", ";", "return", "TRI", ".", "regsOverlap", "(", "DstReg", ",", "Reg", ")", ";", "}", ";", "int", "WaitStatesSinceDef", "=", "getWaitStatesSinceDef", "(", "Reg", ",", "IsOverlappedMFMAFn", ",", "MaxWaitStates", ")", ";", "int", "NeedWaitStates", "=", "MFMAWritesAGPROverlappedSrcABWaitStates", ";", "int", "SrcCIdx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "AMDGPU", "::", "OpName", "::", "src2", ")", ";", "int", "OpNo", "=", "MI", "->", "getOperandNo", "(", "&", "Op", ")", ";", "if", "(", "OpNo", "==", "SrcCIdx", ")", "{", "NeedWaitStates", "=", "MFMAWritesAGPROverlappedSrcCWaitStates", ";", "}", "else", "if", "(", "Opc", "==", "AMDGPU", "::", "V_ACCVGPR_READ_B32_e64", ")", "{", "switch", "(", "HazardDefLatency", ")", "{", "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "MFMA4x4WritesAGPRAccVgprReadWaitStates", ";", "break", ";", "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "MFMA16x16WritesAGPRAccVgprReadWaitStates", ";", "break", ";", "case", "<NUM_LIT>", ":", "LLVM_FALLTHROUGH", ";", "default", ":", "NeedWaitStates", "=", "MFMA32x32WritesAGPRAccVgprReadWaitStates", ";", "break", ";", "}", "}", "else", "if", "(", "Opc", "==", "AMDGPU", "::", "V_ACCVGPR_WRITE_B32_e64", ")", "{", "switch", "(", "HazardDefLatency", ")", "{", "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "MFMA4x4WritesAGPRAccVgprWriteWaitStates", ";", "break", ";", "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "MFMA16x16WritesAGPRAccVgprWriteWaitStates", ";", "break", ";", "case", "<NUM_LIT>", ":", "LLVM_FALLTHROUGH", ";", "default", ":", "NeedWaitStates", "=", "MFMA32x32WritesAGPRAccVgprWriteWaitStates", ";", "break", ";", "}", "}", "int", "WaitStatesNeededForUse", "=", "NeedWaitStates", "-", "WaitStatesSinceDef", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "if", "(", "WaitStatesNeeded", "==", "MaxWaitStates", ")", "return", "WaitStatesNeeded", ";", "auto", "IsAccVgprWriteFn", "=", "[", "Reg", ",", "this", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "V_ACCVGPR_WRITE_B32_e64", ")", "return", "false", ";", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "return", "TRI", ".", "regsOverlap", "(", "Reg", ",", "DstReg", ")", ";", "}", ";", "const", "int", "AccVGPRWriteMFMAReadSrcCWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "AccVGPRWriteMFMAReadSrcABWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "AccVGPRWriteAccVgprReadWaitStates", "=", "<NUM_LIT>", ";", "NeedWaitStates", "=", "AccVGPRWriteMFMAReadSrcABWaitStates", ";", "if", "(", "OpNo", "==", "SrcCIdx", ")", "NeedWaitStates", "=", "AccVGPRWriteMFMAReadSrcCWaitStates", ";", "else", "if", "(", "Opc", "==", "AMDGPU", "::", "V_ACCVGPR_READ_B32_e64", ")", "NeedWaitStates", "=", "AccVGPRWriteAccVgprReadWaitStates", ";", "WaitStatesNeededForUse", "=", "NeedWaitStates", "-", "getWaitStatesSinceDef", "(", "Reg", ",", "IsAccVgprWriteFn", ",", "MaxWaitStates", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "if", "(", "WaitStatesNeeded", "==", "MaxWaitStates", ")", "return", "WaitStatesNeeded", ";", "}", "if", "(", "Opc", "==", "AMDGPU", "::", "V_ACCVGPR_WRITE_B32_e64", ")", "{", "const", "int", "MFMA4x4ReadSrcCAccVgprWriteWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "MFMA16x16ReadSrcCAccVgprWriteWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "MFMA32x32ReadSrcCAccVgprWriteWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "MaxWaitStates", "=", "<NUM_LIT>", ";", "Register", "DstReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "HazardDefLatency", "=", "<NUM_LIT>", ";", "auto", "IsSrcCMFMAFn", "=", "[", "DstReg", ",", "&", "IsMFMAFn", ",", "&", "HazardDefLatency", ",", "this", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "if", "(", "!", "IsMFMAFn", "(", "MI", ")", ")", "return", "false", ";", "Register", "Reg", "=", "TII", ".", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "src2", ")", "->", "getReg", "(", ")", ";", "HazardDefLatency", "=", "std", "::", "max", "(", "HazardDefLatency", ",", "TSchedModel", ".", "computeInstrLatency", "(", "&", "MI", ")", ")", ";", "return", "TRI", ".", "regsOverlap", "(", "Reg", ",", "DstReg", ")", ";", "}", ";", "int", "WaitStatesSince", "=", "getWaitStatesSince", "(", "IsSrcCMFMAFn", ",", "MaxWaitStates" ]

LLVM

X86

CPP

next_suggestion

CPU

10,212

[ "}" ]

[ "MachineBasicBlock", "*", "EndMBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "MBBIter", ",", "XMMSaveMBB", ")", ";", "F", "->", "insert", "(", "MBBIter", ",", "EndMBB", ")", ";", "EndMBB", "->", "splice", "(", "EndMBB", "->", "begin", "(", ")", ",", "MBB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "MBB", "->", "end", "(", ")", ")", ";", "EndMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "MBB", ")", ";", "MBB", "->", "addSuccessor", "(", "XMMSaveMBB", ")", ";", "XMMSaveMBB", "->", "addSuccessor", "(", "EndMBB", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "Register", "CountReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "int64_t", "RegSaveFrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int64_t", "VarArgsFPOffset", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "isCallingConvWin64", "(", "F", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ")", ")", "{", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "TEST8rr", ")", ")", ".", "addReg", "(", "CountReg", ")", ".", "addReg", "(", "CountReg", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "JCC_1", ")", ")", ".", "addMBB", "(", "EndMBB", ")", ".", "addImm", "(", "X86", "::", "COND_E", ")", ";", "MBB", "->", "addSuccessor", "(", "EndMBB", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

10,213

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

10,214

[ ")", ")", "{" ]

[ "if", "(", "LocVT", "==", "MVT", "::", "i32", "||", "LocVT", "==", "MVT", "::", "f32", ")", "{", "static", "const", "uint16_t", "RegList", "[", "]", "=", "{", "Hexagon", "::", "R0", ",", "Hexagon", "::", "R1", ",", "Hexagon", "::", "R2", ",", "Hexagon", "::", "R3", ",", "Hexagon", "::", "R4", ",", "Hexagon", "::", "R5", "}", ";", "if", "(", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "RegList" ]

GCC

rs6000

MD

next_suggestion

CPU

10,215

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM

CPP

next_suggestion

CPU

10,216

[ "int", "FrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "ArgSize", ",", "ArgOffset", ",", "false", ")", ";" ]

[ "int", "ARMTargetLowering", "::", "StoreByValRegs", "(", "CCState", "&", "CCInfo", ",", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "&", "Chain", ",", "const", "Value", "*", "OrigArg", ",", "unsigned", "InRegsParamRecordIdx", ",", "int", "ArgOffset", ",", "unsigned", "ArgSize", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "ARMFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "unsigned", "RBegin", ",", "REnd", ";", "if", "(", "InRegsParamRecordIdx", "<", "CCInfo", ".", "getInRegsParamsCount", "(", ")", ")", "{", "CCInfo", ".", "getInRegsParamInfo", "(", "InRegsParamRecordIdx", ",", "RBegin", ",", "REnd", ")", ";", "}", "else", "{", "unsigned", "RBeginIdx", "=", "CCInfo", ".", "getFirstUnallocated", "(", "GPRArgRegs", ")", ";", "RBegin", "=", "RBeginIdx", "==", "<NUM_LIT>", "?", "(", "unsigned", ")", "ARM", "::", "R4", ":", "GPRArgRegs", "[", "RBeginIdx", "]", ";", "REnd", "=", "ARM", "::", "R4", ";", "}", "if", "(", "REnd", "!=", "RBegin", ")", "ArgOffset", "=", "-", "<NUM_LIT>", "*", "(", "ARM", "::", "R4", "-", "RBegin", ")", ";" ]

LLVM

AMDGPU

CPP

program_repair

GPU

10,217

[ "<FIXS>", "Register", "Reg", "=", "RSI", "->", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<FIXE>", "<FIXS>", "Register", "SrcVec", "=", "BaseRSI", "->", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<FIXE>", "<FIXS>", "Register", "DstReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "<FIXE>" ]

[ "MachineInstr", "*", "R600VectorRegMerger", "::", "RebuildVector", "(", "RegSeqInfo", "*", "RSI", ",", "const", "RegSeqInfo", "*", "BaseRSI", ",", "const", "std", "::", "vector", "std", "::", "pair", "unsigned", ",", "unsigned", ">>", "&", "RemapChan", ")", "const", "{", "<BUGS>", "unsigned", "Reg", "=", "RSI", "->", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<BUGE>", "MachineBasicBlock", "::", "iterator", "Pos", "=", "RSI", "->", "Instr", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "Pos", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "Pos", "->", "getDebugLoc", "(", ")", ";", "<BUGS>", "unsigned", "SrcVec", "=", "BaseRSI", "->", "Instr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<BUGE>", "DenseMap", "unsigned", ",", "unsigned", ">", "UpdatedRegToChan", "=", "BaseRSI", "->", "RegToChan", ";", "std", "::", "vector", "unsigned", ">", "UpdatedUndef", "=", "BaseRSI", "->", "UndefReg", ";", "for", "(", "DenseMap", "unsigned", ",", "unsigned", ">", "::", "iterator", "It", "=", "RSI", "->", "RegToChan", ".", "begin", "(", ")", ",", "E", "=", "RSI", "->", "RegToChan", ".", "end", "(", ")", ";", "It", "!=", "E", ";", "++", "It", ")", "{", "<BUGS>", "unsigned", "DstReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "<BUGE>", "unsigned", "SubReg", "=", "(", "*", "It", ")", ".", "first", ";", "unsigned", "Swizzle", "=", "(", "*", "It", ")", ".", "second", ";", "unsigned", "Chan", "=", "getReassignedChan", "(", "RemapChan", ",", "Swizzle", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

10,218

[ "mm256_test_epi16_mask", "(", "_", "_", "m256i", "_", "_", "A", ",", "_", "_", "m256i", "_", "_", "B", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "mmask16", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_" ]

GCC

i386

CPP

stmt_completion

CPU

10,219

[ "(", "_", "_", "mmask16", ")", "_", "_", "U", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_unpacklo_epi8", "(", "_", "_", "mmask16", "_", "_", "U", ",", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_punpcklbw128_mask", "(", "(", "_", "_", "v16qi", ")", "_", "_", "A", ",", "(", "_", "_", "v16qi", ")", "_", "_", "B", ",", "(", "_", "_", "v16qi", ")", "_", "mm_setzero_si128", "(", ")", "," ]

GCC

loongarch

CPP

stmt_completion

CPU

10,220

[ "v4f32", ")", "_", "<NUM_LIT>", ")", ";" ]

[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_lsx_vftintrz_wu_s", "(", "(" ]

LLVM

AArch64

CPP

stmt_completion

CPU

10,221

[ ">", "(", ")", "->", "getCalleeSavedStackSize", "(", ")", ";" ]

[ "unsigned", "CSSize", "=", "MF", ".", "getInfo", "<", "AArch64FunctionInfo" ]

LLVM

PowerPC

TD

stmt_completion

CPU

10,222

[ "]", ">", ";" ]

[ "def", "PPCldGotTprelL", ":", "SDNode", "<", "<STR_LIT>", ",", "SDTIntBinOp", ",", "[", "SDNPMayLoad" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

10,223

[ "\\n", "'", ";" ]

[ "}", "}", "ScheduledSUnits", "=", "Best", ".", "SUs", ";", "ScheduledSUnitsInv", ".", "resize", "(", "SUnits", ".", "size", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "(", "unsigned", ")", "SUnits", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ScheduledSUnitsInv", "[", "ScheduledSUnits", "[", "i", "]", "]", "=", "i", ";", "}", "moveLowLatencies", "(", ")", ";", "assert", "(", "TopRPTracker", ".", "getPos", "(", ")", "==", "RegionBegin", "&&", "<STR_LIT>", "bad initial Top tracker", "<STR_LIT>", ")", ";", "TopRPTracker", ".", "setPos", "(", "CurrentTop", ")", ";", "for", "(", "std", "::", "vector", "<", "unsigned", ">", "::", "iterator", "I", "=", "ScheduledSUnits", ".", "begin", "(", ")", ",", "E", "=", "ScheduledSUnits", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "SUnit", "*", "SU", "=", "&", "SUnits", "[", "*", "I", "]", ";", "scheduleMI", "(", "SU", ",", "true", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Scheduling SU(", "<STR_LIT>", "<<", "SU", "->", "NodeNum", "<<", "<STR_LIT>", ") ", "<STR_LIT>", "<<", "*", "SU", "->", "getInstr", "(", ")", ")", ";", "}", "assert", "(", "CurrentTop", "==", "CurrentBottom", "&&", "<STR_LIT>", "Nonempty unscheduled zone.", "<STR_LIT>", ")", ";", "placeDebugValues", "(", ")", ";", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "*** Final schedule for ", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "begin", "(", ")", "->", "getParent", "(", ")", ")", "<<", "<STR_LIT>", " ***\\n", "<STR_LIT>", ";", "dumpSchedule", "(", ")", ";", "dbgs", "(", ")", "<<", "'" ]

GCC

m68k

CPP

code_generation

MPU

10,224

[ "int", "m68k_sched_indexed_address_bypass_p", "(", "rtx_insn", "*", "pro", ",", "rtx_insn", "*", "con", ")", "{", "gcc_assert", "(", "sched_cfv4_bypass_data", ".", "pro", "==", "NULL", "&&", "sched_cfv4_bypass_data", ".", "con", "==", "NULL", "&&", "sched_cfv4_bypass_data", ".", "scale", "==", "<NUM_LIT>", ")", ";", "switch", "(", "sched_get_indexed_address_scale", "(", "pro", ",", "con", ")", ")", "{", "case", "<NUM_LIT>", ":", "sched_cfv4_bypass_data", ".", "pro", "=", "pro", ";", "sched_cfv4_bypass_data", ".", "con", "=", "con", ";", "sched_cfv4_bypass_data", ".", "scale", "=", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "return", "<NUM_LIT>", ";", "default", ":", "return", "<NUM_LIT>", ";", "}", "}" ]

[ "Return", "non-zero", "if", "PRO", "modifies", "register", "used", "as", "index", "with", "scale", "2", "or", "4", "in", "CON", "." ]

LLVM

ARM

TD

stmt_completion

CPU

10,225

[ "=", "<NUM_LIT>", ";" ]

[ "def", "_POST_REG", ":", "AI2ldstidx", "<", "<NUM_LIT>", ",", "isByte", ",", "<NUM_LIT>", ",", "(", "outs", "GPR", ":", "$", "Rt", ",", "GPR", ":", "$", "Rn_wb", ")", ",", "(", "ins", "addr_offset_none", ":", "$", "addr", ",", "am2offset_reg", ":", "$", "offset", ")", ",", "IndexModePost", ",", "LdFrm", ",", "iir", ",", "opc", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "}" ]

GCC

sparc

MD

next_suggestion

CPU

10,226

[ "<STR_LIT>", ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

Sparc

CPP

next_suggestion

CPU

10,227

[ "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]

[ "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "<STR_LIT>", "Can only put epilog before 'retl' or 'tail_call' instruction!", "<STR_LIT>", ")", ";", "if", "(", "!", "FuncInfo", "->", "isLeafProc", "(", ")", ")", "{" ]

LLVM

VE

CPP

stmt_completion

CPU

10,228

[ ",", "MBBI", ")", ";" ]

[ "NumBytes", "=", "STI", ".", "getAdjustedFrameSize", "(", "NumBytes", ")", ";", "NumBytes", "=", "alignTo", "(", "NumBytes", ",", "MFI", ".", "getMaxAlign", "(", ")", ")", ";", "MFI", ".", "setStackSize", "(", "NumBytes", ")", ";", "emitPrologueInsns", "(", "MF", ",", "MBB", ",", "MBBI", ",", "NumBytes", ",", "true", ")", ";", "MaybeAlign", "RuntimeAlign", "=", "NeedsStackRealignment", "?", "MaybeAlign", "(", "MFI", ".", "getMaxAlign", "(", ")", ")", ":", "None", ";", "emitSPAdjustment", "(", "MF", ",", "MBB", ",", "MBBI", ",", "-", "(", "int64_t", ")", "NumBytes", ",", "RuntimeAlign", ")", ";", "if", "(", "hasBP", "(", "MF", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "emitSPExtend", "(", "MF", ",", "MBB" ]

GCC

mep

CPP

program_repair

CPU

10,229

[ "<FIXS>", "(", "OPTIONAL_CP_INSN", "ivc2", "-", "p1", "-", "isa", "(", "SLOTS", "P1", ")", "(", "INTRINSIC", "<STR_LIT>", "cpfmulia1u_b", "<STR_LIT>", ")", "(", "CPTYPE", "V8UQI", ")", "VOLATILE", ")", "<FIXE>" ]

[ ";", "iiiiiiii", "<NUM_LIT>", "qqqqq", "ppppp", "<NUM_LIT>", "III", "cpfmulia1u", ".", "b", "crqp", ",", "crpp", ",", "imm3p25", ",", "simm8p0", "(", "cpfm", ")", "(", "dni", "cpfmulia1u_b_P1", "<STR_LIT>", "cpfmulia1u.b $crqp,$crpp,imm3p25,simm8p0 Pn", "<STR_LIT>", "<BUGS>", "(", "OPTIONAL_CP_INSN", "ivc2", "-", "p1", "-", "isa", "(", "SLOTS", "P1", ")", "(", "INTRINSIC", "<STR_LIT>", "cpfmulia1u_b", "<STR_LIT>", ")", "(", "CPTYPE", "V8UQI", ")", ")", "<BUGE>", "<STR_LIT>", "cpfmulia1u.b $crqp,$crpp,$imm3p25,$simm8p0", "<STR_LIT>", "(", "+", "simm8p0", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u8", "#", "x1c", ")", "crqp", "crpp", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u23", "#", "x0", ")", "imm3p25", "(", "f", "-", "ivc2", "-", "<NUM_LIT>", "u28", "<NUM_LIT>", ")", ")", "(", "sequence", "(", ")" ]

LLVM

ARM

CPP

stmt_completion

CPU

10,230

[ "S0", "&&", "Reg", "<=", "ARM", "::", "S31", ")", "{" ]

[ "}", "if", "(", "Reg", ">=", "ARM", "::", "Q0", "&&", "Reg", "<=", "ARM", "::", "Q7", ")", "{", "int", "R", "=", "Reg", "-", "ARM", "::", "Q0", ";", "ClearRegs", ".", "reset", "(", "R", "*", "<NUM_LIT>", ",", "(", "R", "+", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Reg", ">=", "ARM", "::", "D0", "&&", "Reg", "<=", "ARM", "::", "D15", ")", "{", "int", "R", "=", "Reg", "-", "ARM", "::", "D0", ";", "ClearRegs", ".", "reset", "(", "R", "*", "<NUM_LIT>", ",", "(", "R", "+", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Reg", ">=", "ARM", "::" ]

LLVM

Sparc

CPP

stmt_completion

CPU

10,231

[ ":" ]

[ "O", "<<", "<STR_LIT>", "%hi(", "<STR_LIT>", ";", "CloseParen", "=", "true", ";", "}", "else", "if", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "!", "MO", ".", "isReg", "(", ")", "&&", "!", "MO", ".", "isImm", "(", ")", ")", "{", "O", "<<", "<STR_LIT>", "%lo(", "<STR_LIT>", ";", "CloseParen", "=", "true", ";", "}", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Register", ":", "O", "<<", "<STR_LIT>", "%", "<STR_LIT>", "<<", "StringRef", "(", "getRegisterName", "(", "MO", ".", "getReg", "(", ")", ")", ")", ".", "lower", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "O", "<<", "(", "int", ")", "MO", ".", "getImm", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock" ]

GCC

aarch64

MD

program_repair

CPU

10,232

[ "<FIXS>", "emit_insn", "(", "gen_aarch64_ld", "VSTRUCT", ":", "nregs", ">", "VDC", ":", "mode", ">", "_dreg", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mem", ")", ")", "<FIXE>" ]

[ "rtx", "mem", "=", "gen_rtx_MEM", "(", "BLKmode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "set_mem_size", "(", "mem", ",", "VSTRUCT", ":", "nregs", ">", "*", "<NUM_LIT>", ")", "<BUGS>", "if", "(", "BYTES_BIG_ENDIAN", ")", "emit_insn", "(", "gen_aarch64_ld", "VSTRUCT", ":", "nregs", ">", "VDC", ":", "mode", ">", "_dreg_be", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mem", ")", ")", "elseemit_insn", "(", "gen_aarch64_ld", "VSTRUCT", ":", "nregs", ">", "VDC", ":", "mode", ">", "_dreg_le", "(", "operands", "[", "<NUM_LIT>", "]", ",", "mem", ")", ")", "<BUGE>", "DONE", "}", ")" ]

LLVM

ARM

CPP

program_repair

CPU

10,233

[ "<FIXS>", "unsigned", "Bitness", "=", "SrcBits", "/", "<NUM_LIT>", ";", "<FIXE>", "<FIXS>", "const", "InstructionTable", "*", "ITP", "=", "&", "IT", "[", "isSingleInstr", "]", "[", "isThumb2", "]", "[", "Bitness", "]", "[", "isZExt", "]", ";", "unsigned", "Opc", "=", "ITP", "->", "Opc", ";", "<FIXE>", "<FIXS>", "unsigned", "hasS", "=", "ITP", "->", "hasS", ";", "<STR_LIT>", "::", "<STR_LIT>", "Shift", "=", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "ITP", "->", "Shift", ";", "assert", "(", "(", "(", "Shift", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "==", "(", "Opc", "!=", "ARM", "::", "MOVsi", ")", ")", "&&", "<STR_LIT>", "only MOVsi has shift operand addressing mode", "<STR_LIT>", ")", ";", "unsigned", "Imm", "=", "ITP", "->", "Imm", ";", "<FIXE>", "<FIXS>", "unsigned", "LSLOpc", "=", "isThumb2", "?", "ARM", "::", "tLSLri", ":", "ARM", "::", "MOVsi", ";", "<FIXE>" ]

[ "<STR_LIT>", "other sizes unimplemented", "<STR_LIT>", ")", ";", "bool", "hasV6Ops", "=", "Subtarget", "->", "hasV6Ops", "(", ")", ";", "<BUGS>", "unsigned", "Bitness", "=", "countTrailingZeros", "(", "SrcBits", ")", ">>", "<NUM_LIT>", ";", "<BUGE>", "assert", "(", "(", "Bitness", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "sanity-check table bounds", "<STR_LIT>", ")", ";", "bool", "isSingleInstr", "=", "isSingleInstrTbl", "[", "Bitness", "]", "[", "isThumb2", "]", "[", "hasV6Ops", "]", "[", "isZExt", "]", ";", "const", "TargetRegisterClass", "*", "RC", "=", "RCTbl", "[", "isThumb2", "]", "[", "isSingleInstr", "]", ";", "<BUGS>", "unsigned", "Opc", "=", "OpcTbl", "[", "isSingleInstr", "]", "[", "isThumb2", "]", "[", "Bitness", "]", ".", "Opc", "[", "isZExt", "]", ";", "<BUGE>", "assert", "(", "ARM", "::", "KILL", "!=", "Opc", "&&", "<STR_LIT>", "Invalid table entry", "<STR_LIT>", ")", ";", "<BUGS>", "unsigned", "Imm", "=", "OpcTbl", "[", "isSingleInstr", "]", "[", "isThumb2", "]", "[", "Bitness", "]", ".", "Imm", "[", "isZExt", "]", ";", "unsigned", "hasS", "=", "OpcTbl", "[", "isSingleInstr", "]", "[", "isThumb2", "]", "[", "Bitness", "]", ".", "hasS", "[", "isZExt", "]", ";", "<BUGE>", "bool", "setsCPSR", "=", "&", "ARM", "::", "tGPRRegClass", "==", "RC", ";", "<BUGS>", "unsigned", "LSLOpc", "=", "isThumb2", "?", "ARM", "::", "tLSLri", ":", "ARM", "::", "LSLi", ";", "<BUGE>", "unsigned", "ResultReg", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

10,234

[ "true", ";" ]

[ "if", "(", "!", "fixCommutedOpIndices", "(", "SrcOpIdx1", ",", "SrcOpIdx2", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "SrcOpIdx1", ")", ".", "isReg", "(", ")", "||", "!", "MI", ".", "getOperand", "(", "SrcOpIdx2", ")", ".", "isReg", "(", ")", ")", "return", "false", ";", "return" ]

GCC

rs6000

CPP

stmt_completion

CPU

10,235

[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";" ]

[ "result", "=", "(", "_", "_", "v4si", ")", "vec_vpkudum", "(", "(", "_", "_", "vector", "long", ")", "temp", ",", "(", "_", "_", "vector", "long", ")", "vzero", ")", ";", "{", "const", "_", "_", "v16qu", "pkperm", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]

GCC

cris

CPP

next_suggestion

MPU

10,236

[ "gcc_unreachable", "(", ")", ";" ]

[ "fprintf", "(", "file", ",", "<STR_LIT>", ":PLTG", "<STR_LIT>", ")", ";", "break", ";", "case", "CRIS_UNSPEC_GOTREL", ":", "fprintf", "(", "file", ",", "<STR_LIT>", ":GOTOFF", "<STR_LIT>", ")", ";", "break", ";", "case", "CRIS_UNSPEC_GOTREAD", ":", "if", "(", "flag_pic", "==", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", ":GOT16", "<STR_LIT>", ")", ";", "else", "fprintf", "(", "file", ",", "<STR_LIT>", ":GOT", "<STR_LIT>", ")", ";", "break", ";", "case", "CRIS_UNSPEC_PLTGOTREAD", ":", "if", "(", "flag_pic", "==", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "CRIS_GOTPLT_SUFFIX", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ";", "else", "fprintf", "(", "file", ",", "CRIS_GOTPLT_SUFFIX", ")", ";", "break", ";", "default", ":" ]

LLVM

Nyuzi

TD

stmt_completion

GPU

10,237

[ "=", "src1", ";" ]

[ "class", "FormatRUnmaskedTwoOpInst", "<", "dag", "outputs", ",", "dag", "inputs", ",", "string", "asmString", ",", "list", "<", "dag", ">", "pattern", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "FmtR", "fmt", ",", "InstrItinClass", "itin", ">", ":", "FormatRInst", "<", "outputs", ",", "inputs", ",", "asmString", ",", "pattern", ",", "opcode", ",", "fmt", ",", "itin", ">", "{", "bits", "<", "<NUM_LIT>", ">", "src1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

LLVM

Hexagon

TD

next_suggestion

DSP

10,238

[ "let", "cofMax1", "=", "<NUM_LIT>", ";" ]

[ "def", "J4_cmpgtui_tp0_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "u5_0Imm", ":", "$", "II", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3d495a39", ",", "TypeCJ", ">", ",", "Enc_14d27a", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

10,239

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "DoubleWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

stmt_completion

CPU

10,240

[ "_", "v8hi", ")", "_", "_", "B", ")", ";" ]

[ "static", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "always_inline__", ")", ")", "_", "mm_subs_epi16", "(", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_psubsw128", "(", "(", "_", "_", "v8hi", ")", "_", "_", "A", ",", "(", "_" ]

GCC

pa

MD

stmt_completion

CPU

10,241

[ ")" ]

[ "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

X86

CPP

program_repair

CPU

10,242

[ "<FIXS>", "TII", ".", "loadRegFromStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "I", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ",", "Register", "(", ")", ")", ";", "<FIXE>" ]

[ "VT", "=", "STI", ".", "hasBWI", "(", ")", "?", "MVT", "::", "v64i1", ":", "MVT", "::", "v16i1", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ",", "VT", ")", ";", "<BUGS>", "TII", ".", "loadRegFromStackSlot", "(", "MBB", ",", "MI", ",", "Reg", ",", "I", ".", "getFrameIdx", "(", ")", ",", "RC", ",", "TRI", ")", ";", "<BUGE>", "}" ]

GCC

aarch64

CPP

next_suggestion

CPU

10,243

[ "}" ]

[ "nops", "-=", "<NUM_LIT>", ";", "}", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "nops", ";", "++", "i", ")", "add_input_operand", "(", "icode", ",", "args", "[", "i", "]", ")", ";", "return", "generate_insn", "(", "icode", ")", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

10,244

[ "Ty", ")", ")", "{" ]

[ "const", "MDNode", "*", "Node", ";", "StringRef", "Name", ";", "Node", "=", "Func", "->", "getMetadata", "(", "<STR_LIT>", "kernel_arg_name", "<STR_LIT>", ")", ";", "if", "(", "Node", "&&", "ArgNo", "<", "Node", "->", "getNumOperands", "(", ")", ")", "Name", "=", "cast", "<", "MDString", ">", "(", "Node", "->", "getOperand", "(", "ArgNo", ")", ")", "->", "getString", "(", ")", ";", "else", "if", "(", "Arg", ".", "hasName", "(", ")", ")", "Name", "=", "Arg", ".", "getName", "(", ")", ";", "StringRef", "TypeName", ";", "Node", "=", "Func", "->", "getMetadata", "(", "<STR_LIT>", "kernel_arg_type", "<STR_LIT>", ")", ";", "if", "(", "Node", "&&", "ArgNo", "<", "Node", "->", "getNumOperands", "(", ")", ")", "TypeName", "=", "cast", "<", "MDString", ">", "(", "Node", "->", "getOperand", "(", "ArgNo", ")", ")", "->", "getString", "(", ")", ";", "StringRef", "BaseTypeName", ";", "Node", "=", "Func", "->", "getMetadata", "(", "<STR_LIT>", "kernel_arg_base_type", "<STR_LIT>", ")", ";", "if", "(", "Node", "&&", "ArgNo", "<", "Node", "->", "getNumOperands", "(", ")", ")", "BaseTypeName", "=", "cast", "<", "MDString", ">", "(", "Node", "->", "getOperand", "(", "ArgNo", ")", ")", "->", "getString", "(", ")", ";", "StringRef", "ActAccQual", ";", "if", "(", "Arg", ".", "getType", "(", ")", "->", "isPointerTy", "(", ")", "&&", "Arg", ".", "hasNoAliasAttr", "(", ")", ")", "{", "if", "(", "Arg", ".", "onlyReadsMemory", "(", ")", ")", "ActAccQual", "=", "<STR_LIT>", "read_only", "<STR_LIT>", ";", "else", "if", "(", "Arg", ".", "hasAttribute", "(", "Attribute", "::", "WriteOnly", ")", ")", "ActAccQual", "=", "<STR_LIT>", "write_only", "<STR_LIT>", ";", "}", "StringRef", "AccQual", ";", "Node", "=", "Func", "->", "getMetadata", "(", "<STR_LIT>", "kernel_arg_access_qual", "<STR_LIT>", ")", ";", "if", "(", "Node", "&&", "ArgNo", "<", "Node", "->", "getNumOperands", "(", ")", ")", "AccQual", "=", "cast", "<", "MDString", ">", "(", "Node", "->", "getOperand", "(", "ArgNo", ")", ")", "->", "getString", "(", ")", ";", "StringRef", "TypeQual", ";", "Node", "=", "Func", "->", "getMetadata", "(", "<STR_LIT>", "kernel_arg_type_qual", "<STR_LIT>", ")", ";", "if", "(", "Node", "&&", "ArgNo", "<", "Node", "->", "getNumOperands", "(", ")", ")", "TypeQual", "=", "cast", "<", "MDString", ">", "(", "Node", "->", "getOperand", "(", "ArgNo", ")", ")", "->", "getString", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "Func", "->", "getDataLayout", "(", ")", ";", "MaybeAlign", "PointeeAlign", ";", "Type", "*", "Ty", "=", "Arg", ".", "hasByRefAttr", "(", ")", "?", "Arg", ".", "getParamByRefType", "(", ")", ":", "Arg", ".", "getType", "(", ")", ";", "if", "(", "auto", "PtrTy", "=", "dyn_cast", "<", "PointerType", ">", "(" ]

LLVM

Hexagon

TD

next_suggestion

DSP

10,245

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rtt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vx32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

i386

MD

stmt_completion

CPU

10,246

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "MMXMODEI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "gt", ":", "MMXMODEI", "(", "match_operand", ":", "MMXMODEI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "MMXMODEI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr" ]

LLVM

AArch64

TD

next_suggestion

CPU

10,247

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isSub", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "setFlags", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]

GCC

sparc

CPP

next_suggestion

CPU

10,248

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "v2hi", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "vis_fpackfix", "(", "_", "_", "v2si", "_", "_", "A", ")", "{", "return", "_", "_", "builtin_vis_fpackfix", "(", "_", "_", "A", ")", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

10,249

[ "}" ]

[ "assert", "(", "Opr", ".", "isImm", "(", ")", "||", "Opr", ".", "isExpr", "(", ")", ")", ";", "SMLoc", "Loc", "=", "Opr", ".", "getStartLoc", "(", ")", ";", "if", "(", "Opr", ".", "isExpr", "(", ")", "&&", "!", "Opr", ".", "isSymbolRefExpr", "(", ")", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", "expected an absolute expression or a label", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "Opr", ".", "isImm", "(", ")", "&&", "!", "Opr", ".", "isS16Imm", "(", ")", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", "expected a 16-bit signed jump offset", "<STR_LIT>", ")", ";", "}" ]

LLVM

Mips

CPP

stmt_completion

CPU

10,250

[ ";" ]

[ "CombinerHelper", "Helper", "(", "Observer", ",", "B", ")", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_SEXTLOAD", ":", "case", "TargetOpcode", "::", "G_ZEXTLOAD", ":", "{", "auto", "MMO", "=", "*", "MI", ".", "memoperands_begin", "(", ")", ";", "const", "MipsSubtarget", "&", "STI", "=", "static_cast", "<", "const", "MipsSubtarget", "&", ">", "(", "MI", ".", "getMF", "(", ")", "->", "getSubtarget", "(", ")", ")", ";", "if", "(", "!", "isPowerOf2_64", "(", "MMO", "->", "getSize", "(", ")", ")", ")", "return", "false", ";", "bool", "isUnaligned", "=", "MMO", "->", "getSize", "(", ")", ">", "MMO", "->", "getAlignment", "(", ")", ";", "if", "(", "!", "STI", ".", "systemSupportsUnalignedAccess", "(", ")", "&&", "isUnaligned", ")", "return", "false", ";", "return", "Helper", ".", "tryCombineExtendingLoads", "(", "MI", ")", ";", "}", "}", "return", "false" ]

LLVM

ARM

CPP

stmt_completion

CPU

10,251

[ "<NUM_LIT>", ";" ]

[ "bool", "instrLastInITBlock", "(", ")", "{", "return", "ITStates", ".", "size", "(", ")", "==" ]

GCC

sparc

MD

stmt_completion

CPU

10,252

[ ")", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

GCC

csky

MD

next_suggestion

CPU

10,253

[ "<STR_LIT>" ]

[ "(", "lt", ":", "CC", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

X86

TD

next_suggestion

CPU

10,254

[ "}" ]

[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

10,255

[ "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

10,256

[ "let", "Constraints", "=", "<STR_LIT>", ";" ]

[ "def", "A2_vraddub_acc", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rxx32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rxx32in", ",", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_d773585a", ",", "TypeM", ">", ",", "Enc_88c16c", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

next_suggestion

CPU

10,257

[ "}" ]

[ "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_aesdecwide256kl_u8", "(", "_", "_", "m128i", "_", "_", "A", "[", "<NUM_LIT>", "]", ",", "const", "_", "_", "m128i", "_", "_", "B", "[", "<NUM_LIT>", "]", ",", "const", "void", "*", "_", "_", "P", ")", "{", "return", "_", "_", "builtin_ia32_aesdecwide256kl_u8", "(", "(", "_", "_", "v2di", "*", ")", "_", "_", "A", ",", "(", "_", "_", "v2di", "*", ")", "_", "_", "B", ",", "_", "_", "P", ")", ";" ]

LLVM

PowerPC

TD

stmt_completion

CPU

10,258

[ "}", "=", "A", ";" ]

[ "class", "XForm_htm1", "<", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "bits", "<", "<NUM_LIT>", ">", "xo", ",", "dag", "OOL", ",", "dag", "IOL", ",", "string", "asmstr", ",", "InstrItinClass", "itin", ",", "list", "<", "dag", ">", "pattern", ">", ":", "I", "<", "opcode", ",", "OOL", ",", "IOL", ",", "asmstr", ",", "itin", ">", "{", "bit", "A", ";", "bit", "RC", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

10,259

[ "HvxVRDecoderTable", ")", ";" ]

[ "Hexagon", "::", "V0", ",", "Hexagon", "::", "V1", ",", "Hexagon", "::", "V2", ",", "Hexagon", "::", "V3", ",", "Hexagon", "::", "V4", ",", "Hexagon", "::", "V5", ",", "Hexagon", "::", "V6", ",", "Hexagon", "::", "V7", ",", "Hexagon", "::", "V8", ",", "Hexagon", "::", "V9", ",", "Hexagon", "::", "V10", ",", "Hexagon", "::", "V11", ",", "Hexagon", "::", "V12", ",", "Hexagon", "::", "V13", ",", "Hexagon", "::", "V14", ",", "Hexagon", "::", "V15", ",", "Hexagon", "::", "V16", ",", "Hexagon", "::", "V17", ",", "Hexagon", "::", "V18", ",", "Hexagon", "::", "V19", ",", "Hexagon", "::", "V20", ",", "Hexagon", "::", "V21", ",", "Hexagon", "::", "V22", ",", "Hexagon", "::", "V23", ",", "Hexagon", "::", "V24", ",", "Hexagon", "::", "V25", ",", "Hexagon", "::", "V26", ",", "Hexagon", "::", "V27", ",", "Hexagon", "::", "V28", ",", "Hexagon", "::", "V29", ",", "Hexagon", "::", "V30", ",", "Hexagon", "::", "V31", "}", ";", "return", "DecodeRegisterClass", "(", "Inst", ",", "RegNo", "," ]

LLVM

AArch64

TD

stmt_completion

CPU

10,260

[ "<STR_LIT>", ",", "SDT_AArch64unvec", ">", ";" ]

[ "def", "AArch64cmgtz", ":", "SDNode", "<" ]

LLVM

X86

TD

next_suggestion

CPU

10,261

[ "}" ]

[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

10,262

[ "for", "(", "SmallVector", "<", "MCInst", ",", "<NUM_LIT>", ">", "::", "iterator", "I", "=", "MCInsts", ".", "begin", "(", ")", ";" ]

[ "if", "(", "EmitCPLoad", ")", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", "\\t.cpload\\t$25", "<STR_LIT>", ")", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", "\\t.set\\tnomacro", "<STR_LIT>", ")", ")", ";", "if", "(", "MipsFI", "->", "getEmitNOAT", "(", ")", ")", "OutStreamer", ".", "EmitRawText", "(", "StringRef", "(", "<STR_LIT>", "\\t.set\\tnoat", "<STR_LIT>", ")", ")", ";", "}", "else", "if", "(", "EmitCPLoad", ")", "{", "SmallVector", "<", "MCInst", ",", "<NUM_LIT>", ">", "MCInsts", ";", "MCInstLowering", ".", "LowerCPLOAD", "(", "MCInsts", ")", ";" ]

LLVM

SystemZ

CPP

program_repair

CPU

10,263

[ "<FIXS>", "uint64_t", "StackSize", "=", "MFFrame", ".", "getStackSize", "(", ")", ";", "if", "(", "StackSize", "||", "MFFrame", ".", "hasVarSizedObjects", "(", ")", "||", "MFFrame", ".", "hasCalls", "(", ")", ")", "{", "StackSize", "+=", "<STR_LIT>", "::", "<STR_LIT>", ";", "MFFrame", ".", "setStackSize", "(", "StackSize", ")", ";", "}", "<FIXE>" ]

[ "}", "}", "<BUGS>", "uint64_t", "StackSize", "=", "getAllocatedStackSize", "(", "MF", ")", ";", "<BUGE>", "if", "(", "StackSize", ")", "{", "bool", "StoreBackchain", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "<STR_LIT>", "backchain", "<STR_LIT>", ")", ";" ]

LLVM

Hexagon

CPP

code_generation

DSP

10,264

[ "void", "HexagonInstPrinter", "::", "printInst", "(", "const", "HexagonMCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "const", "char", "startPacket", "=", "'", "{", "'", ",", "endPacket", "=", "'", "}", "'", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "Hexagon", "::", "ENDLOOP0", ")", "{", "assert", "(", "MI", "->", "isPacketEnd", "(", ")", "&&", "<STR_LIT>", "Loop-end must also end the packet", "<STR_LIT>", ")", ";", "if", "(", "MI", "->", "isPacketBegin", "(", ")", ")", "{", "HexagonMCInst", "Nop", "(", "Hexagon", "::", "NOP", ")", ";", "StringRef", "NoAnnot", ";", "Nop", ".", "setPacketBegin", "(", "MI", "->", "isPacketBegin", "(", ")", ")", ";", "printInst", "(", "&", "Nop", ",", "O", ",", "NoAnnot", ")", ";", "}", "if", "(", "MI", "->", "isPacketEnd", "(", ")", ")", "O", "<<", "PacketPadding", "<<", "endPacket", ";", "printInstruction", "(", "MI", ",", "O", ")", ";", "}", "else", "{", "if", "(", "MI", "->", "isPacketBegin", "(", ")", ")", "O", "<<", "PacketPadding", "<<", "startPacket", "<<", "'", "\\n", "'", ";", "printInstruction", "(", "MI", ",", "O", ")", ";", "if", "(", "MI", "->", "isPacketEnd", "(", ")", ")", "O", "<<", "'", "\\n", "'", "<<", "PacketPadding", "<<", "endPacket", ";", "}", "printAnnotation", "(", "O", ",", "Annot", ")", ";", "}" ]

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

LLVM

CellSPU

TD

program_repair

MPU

10,265

[ "<FIXS>", "def", "CDD", ":", "RI7Form", "<NUM_LIT>", ",", "(", "outs", "VECREG", ":", "$", "rT", ")", ",", "(", "ins", "shufaddr", ":", "$", "src", ")", ",", "<FIXE>" ]

[ "<STR_LIT>", ",", "ShuffleOp", ",", "[", "(", "set", "(", "v4f32", "VECREG", ":", "$", "rT", ")", ",", "(", "SPUshufmask", "xform_addr", ":", "$", "src", ")", ")", "]", ">", ";", "<BUGS>", "def", "CDD", ":", "RI7Form", "<NUM_LIT>", ",", "(", "outs", "VECREG", ":", "$", "rT", ")", ",", "(", "ins", "memri7", ":", "$", "src", ")", ",", "<BUGE>", "<STR_LIT>", ",", "ShuffleOp", ",", "[", "(", "set", "(", "v2i64", "VECREG", ":", "$", "rT", ")", ",", "(", "SPUshufmask", "dform2_addr", ":", "$", "src", ")", ")", "]", ">", ";" ]

LLVM

SystemZ

TD

next_suggestion

CPU

10,266

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R3", ";" ]

[ "class", "InstSSd", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ",", "pattern", ">", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "RBD1", ";", "bits", "<", "<NUM_LIT>", ">", "BD2", ";", "bits", "<", "<NUM_LIT>", ">", "R3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RBD1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

X86

TD

program_repair

CPU

10,267

[ "<FIXS>", "def", ":", "InstRW", "[", "SKLWriteResGroup91", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<FIXE>" ]

[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "SKLWriteResGroup91", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGE>", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "," ]

LLVM

AArch64

TD

next_suggestion

CPU

10,268

[ "def", "i64shift_sext_i16", ":", "Operand", "<", "i64", ">", ",", "SDNodeXForm", "<", "imm", ",", "[", "{" ]

[ "def", "i32shift_sext_i16", ":", "Operand", "<", "i64", ">", ",", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ";", "enc", "=", "enc", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "enc", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "i64shift_a", ":", "Operand", "<", "i64", ">", ",", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "(", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ")", "&", "<NUM_LIT>", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "i64shift_b", ":", "Operand", "<", "i64", ">", ",", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "i64shift_sext_i8", ":", "Operand", "<", "i64", ">", ",", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "enc", "=", "<NUM_LIT>", "-", "N", "-", ">", "getZExtValue", "(", ")", ";", "enc", "=", "enc", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "enc", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

10,269

[ ")", ";" ]

[ "bool", "isMem128_RC256X", "(", ")", "const", "{", "return", "isMem128", "(", ")", "&&", "isMemIndexReg", "(", "X86", "::", "YMM0", ",", "X86", "::", "YMM31" ]

GCC

tilegx

CPP

next_suggestion

VLIW

10,270

[ "else", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "INTVAL", "(", "XEXP", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ";" ]

[ "if", "(", "GET_CODE", "(", "addr", ")", "==", "POST_DEC", "||", "GET_CODE", "(", "addr", ")", "==", "POST_INC", ")", "{", "int", "offset", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "gcc_assert", "(", "mode", "!=", "VOIDmode", ")", ";", "if", "(", "output_memory_autoinc_first", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "%s", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "]", ")", ";", "else", "fprintf", "(", "file", ",", "<STR_LIT>", "%d", "<STR_LIT>", ",", "GET_CODE", "(", "addr", ")", "==", "POST_DEC", "?", "-", "offset", ":", "offset", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "POST_MODIFY", ")", "{", "gcc_assert", "(", "mode", "!=", "VOIDmode", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", ")", ";", "if", "(", "output_memory_autoinc_first", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "%s", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "]", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

10,271

[ "N", "->", "getMaskElt", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";" ]

[ "return", "isUndefOrEqual", "(", "N", "->", "getMaskElt", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "&&", "isUndefOrEqual", "(", "N", "->", "getMaskElt", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "&&", "isUndefOrEqual", "(", "N", "->", "getMaskElt", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "&&", "isUndefOrEqual", "(" ]

LLVM

PowerPC

TD

next_suggestion

CPU

10,272

[ "}", "]", ">", ";" ]

[ "def", "DSFormLoad", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", "|", "|", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "DSFormStore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", "|", "|", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "DSFormSextLoadi32", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "sextloadi32", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", "|", "|", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "DSFormPreStore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "base", ",", "node", ":", "$", "offset", ")", ",", "(", "pre_store", "node", ":", "$", "val", ",", "node", ":", "$", "base", ",", "node", ":", "$", "offset", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", "|", "|", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", ">", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "NonDSFormLoad", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "<", "<NUM_LIT>", "&", "&", "!", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

10,273

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "unspec", ":", "DI", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_TOC", ")", ")", "(", "use", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr" ]

LLVM

MOS

CPP

next_suggestion

MPU

10,274

[ "}" ]

[ "const", "TargetFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "=", "this", "->", "Reserved", ";", "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "reserveAllSubregs", "(", "&", "Reserved", ",", "getFrameRegister", "(", "MF", ")", ")", ";", "return", "Reserved", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

10,275

[ "(", ")", "+", "X86", "::", "AddrIndexReg", ")", ";" ]

[ "AM", ".", "IndexReg", "=", "constrainOperandRegClass", "(", "MIB", "->", "getDesc", "(", ")", ",", "AM", ".", "IndexReg", ",", "MIB", "->", "getNumOperands" ]

LLVM

X86

CPP

next_suggestion

CPU

10,276

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", "+", "HasVEX_4V", "+", "HasEVEX_K", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", "+", "HasEVEX_K", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "-", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", "+", "HasVEX_4V", "+", "HasEVEX_K", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

10,277

[ "dl", ")", ";" ]

[ "SDValue", "LoadEnvPtr", "=", "DAG", ".", "getLoad", "(", "RegVT", ",", "dl", ",", "LDChain", ",", "AddPtr", ",", "MPI", ".", "getWithOffset", "(", "EnvPtrOffset", ")", ",", "Alignment", ",", "MMOFlags", ")", ";", "SDValue", "TOCVal", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "TOCReg", ",", "TOCPtr", ",", "Glue", ")", ";", "Chain", "=", "TOCVal", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Glue", "=", "TOCVal", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "assert", "(", "(", "!", "hasNest", "||", "!", "Subtarget", ".", "isAIXABI", "(", ")", ")", "&&", "<STR_LIT>", "Nest parameter is not supported on AIX.", "<STR_LIT>", ")", ";", "if", "(", "!", "hasNest", ")", "{", "SDValue", "EnvVal", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "EnvPtrReg", ",", "LoadEnvPtr", ",", "Glue", ")", ";", "Chain", "=", "EnvVal", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Glue", "=", "EnvVal", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "prepareIndirectCall", "(", "DAG", ",", "LoadFuncPtr", ",", "Glue", ",", "Chain", "," ]

LLVM

PowerPC

CPP

stmt_completion

CPU

10,278

[ ")", ".", "getImm", "(", ")", ";" ]

[ "while", "(", "!", "MI", "->", "getOperand", "(", "FIOperandNum", ")", ".", "isFI", "(", ")", ")", "{", "++", "FIOperandNum", ";", "assert", "(", "FIOperandNum", "<", "MI", "->", "getNumOperands", "(", ")", "&&", "<STR_LIT>", "Instr doesn't have FrameIndex operand!", "<STR_LIT>", ")", ";", "}", "unsigned", "OffsetOperandNo", "=", "getOffsetONFromFION", "(", "*", "MI", ",", "FIOperandNum", ")", ";", "Offset", "+=", "MI", "->", "getOperand", "(", "OffsetOperandNo" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

10,279

[ "return", "Optional", "<", "<STR_LIT>", "::", "<STR_LIT>", ">", "(", ")", ";" ]

[ "if", "(", "Type", "==", "<STR_LIT>", "f64", "<STR_LIT>", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", "::", "F64", ";", "if", "(", "Type", "==", "<STR_LIT>", "v128", "<STR_LIT>", "||", "Type", "==", "<STR_LIT>", "i8x16", "<STR_LIT>", "||", "Type", "==", "<STR_LIT>", "i16x8", "<STR_LIT>", "||", "Type", "==", "<STR_LIT>", "i32x4", "<STR_LIT>", "||", "Type", "==", "<STR_LIT>", "i64x2", "<STR_LIT>", "||", "Type", "==", "<STR_LIT>", "f32x4", "<STR_LIT>", "||", "Type", "==", "<STR_LIT>", "f64x2", "<STR_LIT>", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", "::", "V128", ";", "if", "(", "Type", "==", "<STR_LIT>", "exnref", "<STR_LIT>", ")", "return", "<STR_LIT>", "::", "<STR_LIT>", "::", "EXNREF", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

10,280

[ ";" ]

[ "class", "SIMDThreeSameVectorMatMul", "<", "bit", "B", ",", "bit", "U", ",", "string", "asm", ",", "SDPatternOperator", "OpNode", ">", ":", "BaseSIMDThreeSameVectorTied", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "{", "<NUM_LIT>", ",", "B", "}", ",", "V128", ",", "asm", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v4i32", "V128", ":", "$", "dst", ")", ",", "(", "OpNode", "(", "v4i32", "V128", ":", "$", "Rd", ")", ",", "(", "v16i8", "V128", ":", "$", "Rn", ")", ",", "(", "v16i8", "V128", ":", "$", "Rm", ")", ")", ")", "]", ">", "{", "let", "AsmString", "=", "asm", "#", "<STR_LIT>" ]

GCC

rs6000

CPP

stmt_completion

CPU

10,281

[ "a2", ")", ";" ]

[ "return", "_", "_", "builtin_altivec_vcmpeqfp_p", "(", "_", "_", "CR6_LT_REV", ",", "a1", "," ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

10,282

[ "}" ]

[ "if", "(", "int", "(", "WAReg", ")", ">=", "<NUM_LIT>", ")", "printRegName", "(", "O", ",", "WAReg", ")", ";", "else", "if", "(", "OpNo", ">=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "getNumDefs", "(", ")", ")", "O", "<<", "<STR_LIT>", "$pop", "<STR_LIT>", "<<", "(", "WAReg", "&", "INT32_MAX", ")", ";", "else", "if", "(", "WAReg", "!=", "WebAssemblyFunctionInfo", "::", "UnusedReg", ")", "O", "<<", "<STR_LIT>", "$push", "<STR_LIT>", "<<", "(", "WAReg", "&", "INT32_MAX", ")", ";", "else", "O", "<<", "<STR_LIT>", "$discard", "<STR_LIT>", ";", "if", "(", "OpNo", "<", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "getNumDefs", "(", ")", ")", "O", "<<", "'", "=", "'", ";", "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "WebAssembly", "::", "PARAM", ":", "case", "WebAssembly", "::", "RESULT", ":", "case", "WebAssembly", "::", "LOCAL", ":", "O", "<<", "WebAssembly", "::", "TypeToString", "(", "MVT", "::", "SimpleValueType", "(", "Op", ".", "getImm", "(", ")", ")", ")", ";", "break", ";", "default", ":", "O", "<<", "Op", ".", "getImm", "(", ")", ";", "break", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

10,283

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "{", "?", ",", "?", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "idx", ";", "bits", "<", "<NUM_LIT>", ">", "idx2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "idx2", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

10,284

[ "}" ]

[ "def", "UXDri", ":", "BaseIntegerToFPUnscaled", "<", "isUnsigned", ",", "GPR64", ",", "FPR64", ",", "f64", ",", "asm", ",", "node", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

rs6000

CPP

code_generation

CPU

10,285

[ "static", "rtx", "generate_set_vrsave", "(", "rtx", "reg", ",", "rs6000_stack_t", "*", "info", ",", "int", "epiloguep", ")", "{", "int", "nclobs", ",", "i", ";", "rtx", "insn", ",", "clobs", "[", "TOTAL_ALTIVEC_REGS", "+", "<NUM_LIT>", "]", ";", "rtx", "vrsave", "=", "gen_rtx_REG", "(", "SImode", ",", "VRSAVE_REGNO", ")", ";", "clobs", "[", "<NUM_LIT>", "]", "=", "gen_rtx_SET", "(", "vrsave", ",", "gen_rtx_UNSPEC_VOLATILE", "(", "SImode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "reg", ",", "vrsave", ")", ",", "UNSPECV_SET_VRSAVE", ")", ")", ";", "nclobs", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "FIRST_ALTIVEC_REGNO", ";", "i", "<=", "LAST_ALTIVEC_REGNO", ";", "++", "i", ")", "if", "(", "info", "->", "vrsave_mask", "&", "ALTIVEC_REG_BIT", "(", "i", ")", ")", "{", "if", "(", "!", "epiloguep", "||", "call_used_or_fixed_reg_p", "(", "i", ")", ")", "clobs", "[", "nclobs", "++", "]", "=", "gen_hard_reg_clobber", "(", "V4SImode", ",", "i", ")", ";", "else", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "V4SImode", ",", "i", ")", ";", "clobs", "[", "nclobs", "++", "]", "=", "gen_rtx_SET", "(", "reg", ",", "gen_rtx_UNSPEC", "(", "V4SImode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "reg", ")", ",", "<NUM_LIT>", ")", ")", ";", "}", "}", "insn", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "nclobs", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nclobs", ";", "++", "i", ")", "XVECEXP", "(", "insn", ",", "<NUM_LIT>", ",", "i", ")", "=", "clobs", "[", "i", "]", ";", "return", "insn", ";", "}" ]

[ "Returns", "an", "insn", "that", "has", "a", "vrsave", "set", "operation", "with", "the", "appropriate", "CLOBBERs", "." ]

LLVM

ARM

TD

stmt_completion

CPU

10,286

[ ":", "$", "addr", ")", ")", "]", ">", ",", "T1LdStSP", "<", "{", "<NUM_LIT>", ",", "?", ",", "?", "}", ">", "{" ]

[ "def", "tLDRspi", ":", "T1pIs", "<", "(", "outs", "tGPR", ":", "$", "Rt", ")", ",", "(", "ins", "t_addrmode_sp", ":", "$", "addr", ")", ",", "IIC_iLoad_i", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "tGPR", ":", "$", "Rt", ",", "(", "load", "t_addrmode_sp" ]

LLVM

AArch64

CPP

next_suggestion

CPU

10,287

[ "}" ]

[ "case", "CallingConv", "::", "Swift", ":", "return", "true", ";", "default", ":", "return", "canGuaranteeTCO", "(", "CC", ")", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

10,288

[ "\t", "<STR_LIT>", ")" ]

[ "(", "UNSPEC_MMA_XVI16GER2S", "\t", "\t", "<STR_LIT>", ")", "(", "UNSPEC_MMA_XVF16GER2", "\t", "\t", "<STR_LIT>", ")", "(", "UNSPEC_MMA_XVBF16GER2", "\t" ]

GCC

loongarch

CPP

stmt_completion

CPU

10,289

[ "<NUM_LIT>", ",", "_", "_", "m256i", "_", "<NUM_LIT>", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m256i", "_", "_", "lasx_xvsub_w", "(", "_", "_", "m256i", "_" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

10,290

[ "}" ]

[ "return", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "PRED_X Opcode invalid!", "<STR_LIT>", ")", ";", "}" ]

GCC

arm

CPP

stmt_completion

CPU

10,291

[ ",", "float16x8_t", "_", "_", "c", ")", "{" ]

[ "vfmsq_f16", "(", "float16x8_t", "_", "_", "a", ",", "float16x8_t", "_", "_", "b" ]

GCC

rs6000

CPP

stmt_completion

CPU

10,292

[ "res", ".", "as_m64", ";" ]

[ "_", "_", "m64_union", "_", "_", "mu1", ",", "_", "_", "mu2", ",", "_", "_", "res", ";", "_", "_", "mu1", ".", "as_m64", "=", "_", "_", "m1", ";", "_", "_", "mu2", ".", "as_m64", "=", "_", "_", "m2", ";", "_", "_", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "mu1", ".", "as_char", "[", "<NUM_LIT>", "]", ";", "_", "_", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "mu2", ".", "as_char", "[", "<NUM_LIT>", "]", ";", "_", "_", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "mu1", ".", "as_char", "[", "<NUM_LIT>", "]", ";", "_", "_", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "mu2", ".", "as_char", "[", "<NUM_LIT>", "]", ";", "_", "_", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "mu1", ".", "as_char", "[", "<NUM_LIT>", "]", ";", "_", "_", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "mu2", ".", "as_char", "[", "<NUM_LIT>", "]", ";", "_", "_", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "mu1", ".", "as_char", "[", "<NUM_LIT>", "]", ";", "_", "_", "res", ".", "as_char", "[", "<NUM_LIT>", "]", "=", "_", "_", "mu2", ".", "as_char", "[", "<NUM_LIT>", "]", ";", "return", "(", "_", "_", "m64", ")", "_", "_" ]

LLVM

ARM

CPP

next_suggestion

CPU

10,293

[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "mask", ")", ")", ";" ]

[ "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "if", "(", "mask", "==", "<NUM_LIT>", ")", "{", "mask", "|=", "<NUM_LIT>", ";", "S", "=", "MCDisassembler", "::", "SoftFail", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "pred", ")", ")", ";" ]

LLVM

Hexagon

CPP

code_generation

DSP

10,294

[ "bool", "HexagonInstrInfo", "::", "getMemOperandWithOffset", "(", "const", "MachineInstr", "&", "LdSt", ",", "const", "MachineOperand", "*", "&", "BaseOp", ",", "int64_t", "&", "Offset", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "unsigned", "AccessSize", "=", "<NUM_LIT>", ";", "BaseOp", "=", "getBaseAndOffset", "(", "LdSt", ",", "Offset", ",", "AccessSize", ")", ";", "assert", "(", "(", "!", "BaseOp", "||", "BaseOp", "->", "isReg", "(", ")", ")", "&&", "<STR_LIT>", "getMemOperandWithOffset only supports base ", "<STR_LIT>", "<STR_LIT>", "operands of type register.", "<STR_LIT>", ")", ";", "return", "BaseOp", "!=", "nullptr", ";", "}" ]

[ "Get", "the", "base", "operand", "and", "byte", "offset", "of", "an", "instruction", "that", "reads/writes", "memory", "." ]

GCC

aarch64

CPP

stmt_completion

CPU

10,295

[ "=", "vmode", ";" ]

[ "struct", "expand_vec_perm_d", "d", ";", "if", "(", "op0", "&&", "rtx_equal_p", "(", "op0", ",", "op1", ")", ")", "d", ".", "one_vector_p", "=", "true", ";", "else", "if", "(", "sel", ".", "all_from_input_p", "(", "<NUM_LIT>", ")", ")", "{", "d", ".", "one_vector_p", "=", "true", ";", "op1", "=", "op0", ";", "}", "else", "if", "(", "sel", ".", "all_from_input_p", "(", "<NUM_LIT>", ")", ")", "{", "d", ".", "one_vector_p", "=", "true", ";", "op0", "=", "op1", ";", "}", "else", "d", ".", "one_vector_p", "=", "false", ";", "d", ".", "perm", ".", "new", "_", "vector", "(", "sel", ".", "encoding", "(", ")", ",", "d", ".", "one_vector_p", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ",", "sel", ".", "nelts_per_input", "(", ")", ")", ";", "d", ".", "vmode" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

10,296

[ "return", "LowerCallResult", "(", "Chain", ",", "InFlag", ",", "CallConv", ",", "isVarArg", ",", "Ins", ",", "dl", ",", "DAG", ",", "InVals", ",", "OutVals", ",", "Callee", ")", ";" ]

[ "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "}", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "{", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "&", "MemOpChains", "[", "<NUM_LIT>", "]", ",", "MemOpChains", ".", "size", "(", ")", ")", ";", "}", "if", "(", "!", "isTailCall", ")", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "DAG", ".", "getConstant", "(", "NumBytes", ",", "getPointerTy", "(", ")", ",", "true", ")", ",", "dl", ")", ";", "SDValue", "InFlag", ";", "if", "(", "!", "isTailCall", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "isTailCall", ")", "{", "InFlag", "=", "SDValue", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "InFlag", "=", "SDValue", "(", ")", ";", "}", "if", "(", "flag_aligned_memcpy", ")", "{", "const", "char", "*", "MemcpyName", "=", "<STR_LIT>", "__hexagon_memcpy_likely_aligned_min32bytes_mult8bytes", "<STR_LIT>", ";", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "MemcpyName", ",", "getPointerTy", "(", ")", ")", ";", "flag_aligned_memcpy", "=", "false", ";", "}", "else", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "Callee", "=", "DAG", ".", "getTargetGlobalAddress", "(", "G", "->", "getGlobal", "(", ")", ",", "dl", ",", "getPointerTy", "(", ")", ")", ";", "}", "else", "if", "(", "ExternalSymbolSDNode", "*", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "{", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "S", "->", "getSymbol", "(", ")", ",", "getPointerTy", "(", ")", ")", ";", "}", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Callee", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "}", "if", "(", "InFlag", ".", "getNode", "(", ")", ")", "{", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "}", "if", "(", "isTailCall", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "NumBytes", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "true", ")", ",", "InFlag", ",", "dl", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";" ]

LLVM

AArch64

CPP

code_generation

CPU

10,297

[ "unsigned", "AArch64AsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "AArch64Operand", "&", "Op", "=", "static_cast", "<", "AArch64Operand", "&", ">", "(", "AsmOp", ")", ";", "int64_t", "ExpectedVal", ";", "switch", "(", "Kind", ")", "{", "default", ":", "return", "Match_InvalidOperand", ";", "case", "MCK__35_0", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK__35_1", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK__35_12", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK__35_16", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK__35_2", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK__35_24", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK__35_3", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK__35_32", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK__35_4", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK__35_48", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK__35_6", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK__35_64", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "case", "MCK__35_8", ":", "ExpectedVal", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "!", "Op", ".", "isImm", "(", ")", ")", "return", "Match_InvalidOperand", ";", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Op", ".", "getImm", "(", ")", ")", ";", "if", "(", "!", "CE", ")", "return", "Match_InvalidOperand", ";", "if", "(", "CE", "->", "getValue", "(", ")", "==", "ExpectedVal", ")", "return", "Match_Success", ";", "return", "Match_InvalidOperand", ";", "}" ]

[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]

GCC

sh

CPP

next_suggestion

CPU

10,298

[ "args", "[", "i", "-", "<NUM_LIT>", "]", "=", "arg_type", ";" ]

[ "if", "(", "!", "TARGET_FPU_ANY", "&&", "FLOAT_MODE_P", "(", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ")", ")", "continue", ";", "for", "(", "unsigned", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "ARRAY_SIZE", "(", "args", ")", ";", "i", "++", ")", "args", "[", "i", "]", "=", "NULL_TREE", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", ";", "i", "--", ")", "{", "int", "arg", "=", "signature_args", "[", "signature", "]", "[", "i", "]", ";", "int", "opno", "=", "i", "-", "<NUM_LIT>", "+", "has_result", ";", "if", "(", "arg", "&", "<NUM_LIT>", ")", "arg_type", "=", "ptr_type_node", ";", "else", "if", "(", "arg", ")", "arg_type", "=", "(", "*", "lang_hooks", ".", "types", ".", "type_for_mode", ")", "(", "insn_data", "[", "d", "->", "icode", "]", ".", "operand", "[", "opno", "]", ".", "mode", ",", "(", "arg", "&", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "i", ")", "continue", ";", "else", "arg_type", "=", "void_type_node", ";", "if", "(", "i", "==", "<NUM_LIT>", ")", "break", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

10,299

[ ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>", ")" ]