docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
GCC	i386	CPP	stmt_completion	CPU	10,100	[ "_", "_", "m512i", "_", "_", "B", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_packs_epi16", "(", "_", "_", "m512i", "_", "_", "A", "," ]
LLVM	SystemZ	TD	stmt_completion	CPU	10,101	[ "=", "CCValues", ";" ]	[ "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "string", "DispKey", "=", "<STR_LIT>", ";", "string", "DispSize", "=", "<STR_LIT>", ";", "string", "OpKey", "=", "<STR_LIT>", ";", "string", "OpType", "=", "<STR_LIT>", ";", "string", "MemKey", "=", "<STR_LIT>", ";", "string", "MemType", "=", "<STR_LIT>", ";", "string", "NumOpsKey", "=", "<STR_LIT>", ";", "string", "NumOpsValue", "=", "<STR_LIT>", ";", "bit", "SimpleBDXLoad", "=", "<NUM_LIT>", ";", "bit", "SimpleBDXStore", "=", "<NUM_LIT>", ";", "bit", "Has20BitOffset", "=", "<NUM_LIT>", ";", "bit", "HasIndex", "=", "<NUM_LIT>", ";", "bit", "Is128Bit", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "AccessBytes", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "CCValues", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "CompareZeroCCMask", "=", "<NUM_LIT>", ";", "bit", "CCMaskFirst", "=", "<NUM_LIT>", ";", "bit", "CCMaskLast", "=", "<NUM_LIT>", ";", "bit", "IsLogical", "=", "<NUM_LIT>", ";", "bit", "CCIfNoSignedWrap", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "SimpleBDXLoad", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "SimpleBDXStore", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "Has20BitOffset", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "HasIndex", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "Is128Bit", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "AccessBytes", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
LLVM	X86	CPP	next_suggestion	CPU	10,102	[ "if", "(", "!", "EFLAGSLive", ")", "{" ]	[ "}", "else", "{", "assert", "(", "BaseMO", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "Only allowed to have a frame index or register base.", "<STR_LIT>", ")", ";", "HardenOpRegs", ".", "push_back", "(", "&", "BaseMO", ")", ";", "}", "if", "(", "IndexMO", ".", "getReg", "(", ")", "!=", "X86", "::", "NoRegister", "&&", "(", "HardenOpRegs", ".", "empty", "(", ")", "\|\|", "HardenOpRegs", ".", "front", "(", ")", "->", "getReg", "(", ")", "!=", "IndexMO", ".", "getReg", "(", ")", ")", ")", "HardenOpRegs", ".", "push_back", "(", "&", "IndexMO", ")", ";", "assert", "(", "(", "HardenOpRegs", ".", "size", "(", ")", "==", "<NUM_LIT>", "\|\|", "HardenOpRegs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Should have exactly one or two registers to harden!", "<STR_LIT>", ")", ";", "assert", "(", "(", "HardenOpRegs", ".", "size", "(", ")", "==", "<NUM_LIT>", "\|\|", "HardenOpRegs", "[", "<NUM_LIT>", "]", "->", "getReg", "(", ")", "!=", "HardenOpRegs", "[", "<NUM_LIT>", "]", "->", "getReg", "(", ")", ")", "&&", "<STR_LIT>", "Should not have two of the same registers!", "<STR_LIT>", ")", ";", "llvm", "::", "erase_if", "(", "HardenOpRegs", ",", "[", "&", "]", "(", "MachineOperand", "", "Op", ")", "{", "auto", "It", "=", "AddrRegToHardenedReg", ".", "find", "(", "Op", "->", "getReg", "(", ")", ")", ";", "if", "(", "It", "==", "AddrRegToHardenedReg", ".", "end", "(", ")", ")", "return", "false", ";", "Op", "->", "setReg", "(", "It", "->", "second", ")", ";", "return", "true", ";", "}", ")", ";", "if", "(", "HardenOpRegs", ".", "empty", "(", ")", ")", "return", ";", "unsigned", "StateReg", "=", "PS", "->", "SSA", ".", "GetValueAtEndOfBlock", "(", "&", "MBB", ")", ";", "auto", "InsertPt", "=", "MI", ".", "getIterator", "(", ")", ";", "unsigned", "FlagsReg", "=", "<NUM_LIT>", ";", "if", "(", "EFLAGSLive", "&&", "!", "Subtarget", "->", "hasBMI2", "(", ")", ")", "{", "EFLAGSLive", "=", "false", ";", "FlagsReg", "=", "saveEFLAGS", "(", "MBB", ",", "InsertPt", ",", "Loc", ")", ";", "}", "for", "(", "MachineOperand", "", "Op", ":", "HardenOpRegs", ")", "{", "unsigned", "OpReg", "=", "Op", "->", "getReg", "(", ")", ";", "auto", "*", "OpRC", "=", "MRI", "->", "getRegClass", "(", "OpReg", ")", ";", "unsigned", "TmpReg", "=", "MRI", "->", "createVirtualRegister", "(", "OpRC", ")", ";", "if", "(", "!", "Subtarget", "->", "hasVLX", "(", ")", "&&", "(", "OpRC", "->", "hasSuperClassEq", "(", "&", "X86", "::", "VR128RegClass", ")", "\|\|", "OpRC", "->", "hasSuperClassEq", "(", "&", "X86", "::", "VR256RegClass", ")", ")", ")", "{", "assert", "(", "Subtarget", "->", "hasAVX2", "(", ")", "&&", "<STR_LIT>", "AVX2-specific register classes!", "<STR_LIT>", ")", ";", "bool", "Is128Bit", "=", "OpRC", "->", "hasSuperClassEq", "(", "&", "X86", "::", "VR128RegClass", ")", ";", "unsigned", "VStateReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "X86", "::", "VR128RegClass", ")", ";", "auto", "MovI", "=", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "X86", "::", "VMOV64toPQIrr", ")", ",", "VStateReg", ")", ".", "addReg", "(", "StateReg", ")", ";", "(", "void", ")", "MovI", ";", "++", "NumInstsInserted", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Inserting mov: ", "<STR_LIT>", ";", "MovI", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "unsigned", "VBStateReg", "=", "MRI", "->", "createVirtualRegister", "(", "OpRC", ")", ";", "auto", "BroadcastI", "=", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "Is128Bit", "?", "X86", "::", "VPBROADCASTQrr", ":", "X86", "::", "VPBROADCASTQYrr", ")", ",", "VBStateReg", ")", ".", "addReg", "(", "VStateReg", ")", ";", "(", "void", ")", "BroadcastI", ";", "++", "NumInstsInserted", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Inserting broadcast: ", "<STR_LIT>", ";", "BroadcastI", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "auto", "OrI", "=", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "Is128Bit", "?", "X86", "::", "VPORrr", ":", "X86", "::", "VPORYrr", ")", ",", "TmpReg", ")", ".", "addReg", "(", "VBStateReg", ")", ".", "addReg", "(", "OpReg", ")", ";", "(", "void", ")", "OrI", ";", "++", "NumInstsInserted", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Inserting or: ", "<STR_LIT>", ";", "OrI", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "OpRC", "->", "hasSuperClassEq", "(", "&", "X86", "::", "VR128XRegClass", ")", "\|\|", "OpRC", "->", "hasSuperClassEq", "(", "&", "X86", "::", "VR256XRegClass", ")", "\|\|", "OpRC", "->", "hasSuperClassEq", "(", "&", "X86", "::", "VR512RegClass", ")", ")", "{", "assert", "(", "Subtarget", "->", "hasAVX512", "(", ")", "&&", "<STR_LIT>", "AVX512-specific register classes!", "<STR_LIT>", ")", ";", "bool", "Is128Bit", "=", "OpRC", "->", "hasSuperClassEq", "(", "&", "X86", "::", "VR128XRegClass", ")", ";", "bool", "Is256Bit", "=", "OpRC", "->", "hasSuperClassEq", "(", "&", "X86", "::", "VR256XRegClass", ")", ";", "if", "(", "Is128Bit", "\|\|", "Is256Bit", ")", "assert", "(", "Subtarget", "->", "hasVLX", "(", ")", "&&", "<STR_LIT>", "AVX512VL-specific register classes!", "<STR_LIT>", ")", ";", "unsigned", "VStateReg", "=", "MRI", "->", "createVirtualRegister", "(", "OpRC", ")", ";", "unsigned", "BroadcastOp", "=", "Is128Bit", "?", "X86", "::", "VPBROADCASTQrZ128r", ":", "Is256Bit", "?", "X86", "::", "VPBROADCASTQrZ256r", ":", "X86", "::", "VPBROADCASTQrZr", ";", "auto", "BroadcastI", "=", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "BroadcastOp", ")", ",", "VStateReg", ")", ".", "addReg", "(", "StateReg", ")", ";", "(", "void", ")", "BroadcastI", ";", "++", "NumInstsInserted", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Inserting broadcast: ", "<STR_LIT>", ";", "BroadcastI", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "unsigned", "OrOp", "=", "Is128Bit", "?", "X86", "::", "VPORQZ128rr", ":", "Is256Bit", "?", "X86", "::", "VPORQZ256rr", ":", "X86", "::", "VPORQZrr", ";", "auto", "OrI", "=", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "OrOp", ")", ",", "TmpReg", ")", ".", "addReg", "(", "VStateReg", ")", ".", "addReg", "(", "OpReg", ")", ";", "(", "void", ")", "OrI", ";", "++", "NumInstsInserted", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Inserting or: ", "<STR_LIT>", ";", "OrI", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "}", "else", "{", "assert", "(", "OpRC", "->", "hasSuperClassEq", "(", "&", "X86", "::", "GR64RegClass", ")", "&&", "<STR_LIT>", "Not a supported register class for address hardening!", "<STR_LIT>", ")", ";" ]
LLVM	AArch64	CPP	code_generation	CPU	10,103	[ "Value", "", "AArch64TargetLowering", "::", "emitStoreConditional", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "", "Val", ",", "Value", "", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "bool", "IsRelease", "=", "isReleaseOrStronger", "(", "Ord", ")", ";", "if", "(", "Val", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "Intrinsic", "::", "ID", "Int", "=", "IsRelease", "?", "Intrinsic", "::", "aarch64_stlxp", ":", "Intrinsic", "::", "aarch64_stxp", ";", "Function", "", "Stxr", "=", "Intrinsic", "::", "getDeclaration", "(", "M", ",", "Int", ")", ";", "Type", "", "Int64Ty", "=", "Type", "::", "getInt64Ty", "(", "M", "->", "getContext", "(", ")", ")", ";", "Value", "", "Lo", "=", "Builder", ".", "CreateTrunc", "(", "Val", ",", "Int64Ty", ",", "<STR_LIT>", "lo", "<STR_LIT>", ")", ";", "Value", "", "Hi", "=", "Builder", ".", "CreateTrunc", "(", "Builder", ".", "CreateLShr", "(", "Val", ",", "<NUM_LIT>", ")", ",", "Int64Ty", ",", "<STR_LIT>", "hi", "<STR_LIT>", ")", ";", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";", "return", "Builder", ".", "CreateCall", "(", "Stxr", ",", "{", "Lo", ",", "Hi", ",", "Addr", "}", ")", ";", "}", "Intrinsic", "::", "ID", "Int", "=", "IsRelease", "?", "Intrinsic", "::", "aarch64_stlxr", ":", "Intrinsic", "::", "aarch64_stxr", ";", "Type", "", "Tys", "[", "]", "=", "{", "Addr", "->", "getType", "(", ")", "}", ";", "Function", "", "Stxr", "=", "Intrinsic", "::", "getDeclaration", "(", "M", ",", "Int", ",", "Tys", ")", ";", "return", "Builder", ".", "CreateCall", "(", "Stxr", ",", "{", "Builder", ".", "CreateZExtOrBitCast", "(", "Val", ",", "Stxr", "->", "getFunctionType", "(", ")", "->", "getParamType", "(", "<NUM_LIT>", ")", ")", ",", "Addr", "}", ")", ";", "}" ]	[ "Perform", "a", "store-conditional", "operation", "to", "Addr", "." ]
GCC	i386	CPP	stmt_completion	CPU	10,104	[ "_", "B", ")", "{" ]	[ "_", "ktestc_mask16_u8", "(", "_", "_", "mmask16", "_", "_", "A", ",", "_", "_", "mmask16", "_" ]
LLVM	AArch64	TD	stmt_completion	CPU	10,105	[ "Imm1_64Operand", ";" ]	[ "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=" ]
LLVM	ARM	CPP	stmt_completion	CPU	10,106	[ "return", "false", ";" ]	[ "default", ":", "return", "false", ";", "case", "Intrinsic", "::", "memcpy", ":", "case", "Intrinsic", "::", "memmove", ":", "{", "const", "MemTransferInst", "&", "MTI", "=", "cast", "<", "MemTransferInst", ">", "(", "I", ")", ";", "if", "(", "MTI", ".", "isVolatile", "(", ")", ")", "return", "false", ";", "bool", "isMemCpy", "=", "(", "I", ".", "getIntrinsicID", "(", ")", "==", "Intrinsic", "::", "memcpy", ")", ";", "if", "(", "isa", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "&&", "isMemCpy", ")", "{", "uint64_t", "Len", "=", "cast", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "ARMIsMemCpySmall", "(", "Len", ")", ")", "{", "Address", "Dest", ",", "Src", ";", "if", "(", "!", "ARMComputeAddress", "(", "MTI", ".", "getRawDest", "(", ")", ",", "Dest", ")", "\|\|", "!", "ARMComputeAddress", "(", "MTI", ".", "getRawSource", "(", ")", ",", "Src", ")", ")", "return", "false", ";", "if", "(", "ARMTryEmitSmallMemCpy", "(", "Dest", ",", "Src", ",", "Len", ")", ")", "return", "true", ";", "}", "}", "if", "(", "!", "MTI", ".", "getLength", "(", ")", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "MTI", ".", "getSourceAddressSpace", "(", ")", ">", "<NUM_LIT>", "\|\|", "MTI", ".", "getDestAddressSpace", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "const", "char", "*", "IntrMemName", "=", "isa", "<", "MemCpyInst", ">", "(", "I", ")", "?", "<STR_LIT>", "memcpy", "<STR_LIT>", ":", "<STR_LIT>", "memmove", "<STR_LIT>", ";", "return", "SelectCall", "(", "&", "I", ",", "IntrMemName", ")", ";", "}", "case", "Intrinsic", "::", "memset", ":", "{", "const", "MemSetInst", "&", "MSI", "=", "cast", "<", "MemSetInst", ">", "(", "I", ")", ";", "if", "(", "MSI", ".", "isVolatile", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MSI", ".", "getLength", "(", ")", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	10,107	[ "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "NB", ",", "Unused", ",", "SDValue", "(", ")", ",", "DL", ")", ";" ]	[ "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", "=", "CLI", ".", "Ins", ";", "if", "(", "Ins", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "WebAssembly doesn't support more than 1 returned value yet", "<STR_LIT>", ")", ";", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", "=", "CLI", ".", "Outs", ";", "for", "(", "const", "ISD", "::", "OutputArg", "&", "Out", ":", "Outs", ")", "{", "if", "(", "Out", ".", "Flags", ".", "isByVal", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "WebAssembly hasn't implemented byval arguments", "<STR_LIT>", ")", ";", "if", "(", "Out", ".", "Flags", ".", "isNest", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "WebAssembly hasn't implemented nest arguments", "<STR_LIT>", ")", ";", "if", "(", "Out", ".", "Flags", ".", "isInAlloca", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "WebAssembly hasn't implemented inalloca arguments", "<STR_LIT>", ")", ";", "if", "(", "Out", ".", "Flags", ".", "isInConsecutiveRegs", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "WebAssembly hasn't implemented cons regs arguments", "<STR_LIT>", ")", ";", "if", "(", "Out", ".", "Flags", ".", "isInConsecutiveRegsLast", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "WebAssembly hasn't implemented cons regs last arguments", "<STR_LIT>", ")", ";", "}", "bool", "IsVarArg", "=", "CLI", ".", "IsVarArg", ";", "unsigned", "NumFixedArgs", "=", "CLI", ".", "NumFixedArgs", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "ArgLocs", ",", "", "DAG", ".", "getContext", "(", ")", ")", ";", "if", "(", "IsVarArg", ")", "{", "for", "(", "SDValue", "Arg", ":", "make_range", "(", "OutVals", ".", "begin", "(", ")", "+", "NumFixedArgs", ",", "OutVals", ".", "end", "(", ")", ")", ")", "{", "EVT", "VT", "=", "Arg", ".", "getValueType", "(", ")", ";", "assert", "(", "VT", "!=", "MVT", "::", "iPTR", "&&", "<STR_LIT>", "Legalized args should be concrete", "<STR_LIT>", ")", ";", "Type", "", "Ty", "=", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "unsigned", "Offset", "=", "CCInfo", ".", "AllocateStack", "(", "MF", ".", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "Ty", ")", ",", "MF", ".", "getDataLayout", "(", ")", ".", "getABITypeAlignment", "(", "Ty", ")", ")", ";", "CCInfo", ".", "addLoc", "(", "CCValAssign", "::", "getMem", "(", "ArgLocs", ".", "size", "(", ")", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Offset", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "CCValAssign", "::", "Full", ")", ")", ";", "}", "}", "unsigned", "NumBytes", "=", "CCInfo", ".", "getAlignedCallFrameSize", "(", ")", ";", "SDValue", "NB", ";", "if", "(", "NumBytes", ")", "{", "NB", "=", "DAG", ".", "getConstant", "(", "NumBytes", ",", "DL", ",", "PtrVT", ",", "true", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "NB", ",", "DL", ")", ";", "}", "if", "(", "IsVarArg", ")", "{", "SDValue", "SP", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "getStackPointerRegisterToSaveRestore", "(", ")", ",", "PtrVT", ")", ";", "unsigned", "ValNo", "=", "<NUM_LIT>", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Chains", ";", "for", "(", "SDValue", "Arg", ":", "make_range", "(", "OutVals", ".", "begin", "(", ")", "+", "NumFixedArgs", ",", "OutVals", ".", "end", "(", ")", ")", ")", "{", "assert", "(", "ArgLocs", "[", "ValNo", "]", ".", "getValNo", "(", ")", "==", "ValNo", "&&", "<STR_LIT>", "ArgLocs should remain in order and only hold varargs args", "<STR_LIT>", ")", ";", "unsigned", "Offset", "=", "ArgLocs", "[", "ValNo", "++", "]", ".", "getLocMemOffset", "(", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "SP", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "DL", ",", "PtrVT", ")", ")", ";", "Chains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Arg", ",", "Add", ",", "MachinePointerInfo", "::", "getStack", "(", "MF", ",", "Offset", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "!", "Chains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "DL", ",", "MVT", "::", "Other", ",", "Chains", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Callee", ")", ";", "Ops", ".", "append", "(", "OutVals", ".", "begin", "(", ")", ",", "IsVarArg", "?", "OutVals", ".", "begin", "(", ")", "+", "NumFixedArgs", ":", "OutVals", ".", "end", "(", ")", ")", ";", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "Tys", ";", "for", "(", "const", "auto", "&", "In", ":", "Ins", ")", "{", "assert", "(", "!", "In", ".", "Flags", ".", "isByVal", "(", ")", "&&", "<STR_LIT>", "byval is not valid for return values", "<STR_LIT>", ")", ";", "assert", "(", "!", "In", ".", "Flags", ".", "isNest", "(", ")", "&&", "<STR_LIT>", "nest is not valid for return values", "<STR_LIT>", ")", ";", "if", "(", "In", ".", "Flags", ".", "isInAlloca", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "WebAssembly hasn't implemented inalloca return values", "<STR_LIT>", ")", ";", "if", "(", "In", ".", "Flags", ".", "isInConsecutiveRegs", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "WebAssembly hasn't implemented cons regs return values", "<STR_LIT>", ")", ";", "if", "(", "In", ".", "Flags", ".", "isInConsecutiveRegsLast", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "WebAssembly hasn't implemented cons regs last return values", "<STR_LIT>", ")", ";", "Tys", ".", "push_back", "(", "In", ".", "VT", ")", ";", "}", "Tys", ".", "push_back", "(", "MVT", "::", "Other", ")", ";", "SDVTList", "TyList", "=", "DAG", ".", "getVTList", "(", "Tys", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "Ins", ".", "empty", "(", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "TyList", ",", "Ops", ")", ";", "if", "(", "Ins", ".", "empty", "(", ")", ")", "{", "Chain", "=", "Res", ";", "}", "else", "{", "InVals", ".", "push_back", "(", "Res", ")", ";", "Chain", "=", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "NumBytes", ")", "{", "SDValue", "Unused", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "PtrVT", ")", ";" ]
LLVM	X86	CPP	program_repair	CPU	10,108	[ "<FIXS>", "MachinePointerInfo", "::", "getFixedStack", "(", "NewReturnAddrFI", ")", ",", "<FIXE>" ]	[ "EVT", "VT", "=", "Is64Bit", "?", "MVT", "::", "i64", ":", "MVT", "::", "i32", ";", "SDValue", "NewRetAddrFrIdx", "=", "DAG", ".", "getFrameIndex", "(", "NewReturnAddrFI", ",", "VT", ")", ";", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "RetAddrFrIdx", ",", "NewRetAddrFrIdx", ",", "<BUGS>", "PseudoSourceValue", "::", "getFixedStack", "(", "NewReturnAddrFI", ")", ",", "<NUM_LIT>", ",", "<BUGE>", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "return", "Chain", ";", "}" ]
GCC	rs6000	CPP	next_suggestion	CPU	10,109	[ "if", "(", "step", "==", "<NUM_LIT>", ")", "copies", "<<=", "<NUM_LIT>", ";" ]	[ "unsigned", "copies", "=", "<NUM_LIT>", ";", "if", "(", "vspltis_constant", "(", "op", ",", "step", ",", "copies", ")", ")", "return", "gen_rtx_VEC_DUPLICATE", "(", "V4SImode", ",", "gen_lowpart", "(", "SImode", ",", "val", ")", ")", ";", "if", "(", "step", "==", "<NUM_LIT>", ")", "copies", "<<=", "<NUM_LIT>", ";", "else", "step", ">>=", "<NUM_LIT>", ";", "if", "(", "vspltis_constant", "(", "op", ",", "step", ",", "copies", ")", ")", "return", "gen_rtx_VEC_DUPLICATE", "(", "V8HImode", ",", "gen_lowpart", "(", "HImode", ",", "val", ")", ")", ";" ]
GCC	cris	CPP	next_suggestion	MPU	10,110	[ "if", "(", "GET_CODE", "(", "elt", ")", "!=", "SET", "\|\|", "!", "REG_P", "(", "SET_DEST", "(", "elt", ")", ")", "\|\|", "GET_MODE", "(", "SET_DEST", "(", "elt", ")", ")", "!=", "SImode", "\|\|", "REGNO", "(", "SET_DEST", "(", "elt", ")", ")", "!=", "regno", "\|\|", "!", "MEM_P", "(", "SET_SRC", "(", "elt", ")", ")", "\|\|", "GET_MODE", "(", "SET_SRC", "(", "elt", ")", ")", "!=", "SImode", "\|\|", "GET_CODE", "(", "XEXP", "(", "SET_SRC", "(", "elt", ")", ",", "<NUM_LIT>", ")", ")", "!=", "PLUS", "\|\|", "!", "rtx_equal_p", "(", "XEXP", "(", "XEXP", "(", "SET_SRC", "(", "elt", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "src_addr", ")", "\|\|", "!", "CONST_INT_P", "(", "XEXP", "(", "XEXP", "(", "SET_SRC", "(", "elt", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "\|\|", "INTVAL", "(", "XEXP", "(", "XEXP", "(", "SET_SRC", "(", "elt", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "!=", "setno", "*", "<NUM_LIT>", ")", "return", "false", ";" ]	[ "regno", "=", "reg_count", "-", "<NUM_LIT>", ";", "elt", "=", "XVECEXP", "(", "op", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "src_addr", "=", "XEXP", "(", "SET_SRC", "(", "elt", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "elt", ")", "!=", "SET", "\|\|", "!", "REG_P", "(", "SET_DEST", "(", "elt", ")", ")", "\|\|", "GET_MODE", "(", "SET_DEST", "(", "elt", ")", ")", "!=", "SImode", "\|\|", "REGNO", "(", "SET_DEST", "(", "elt", ")", ")", "!=", "regno", "\|\|", "!", "MEM_P", "(", "SET_SRC", "(", "elt", ")", ")", "\|\|", "GET_MODE", "(", "SET_SRC", "(", "elt", ")", ")", "!=", "SImode", "\|\|", "!", "memory_address_p", "(", "SImode", ",", "src_addr", ")", ")", "return", "false", ";", "for", "(", "setno", "=", "<NUM_LIT>", ";", "i", "<", "XVECLEN", "(", "op", ",", "<NUM_LIT>", ")", ";", "setno", "++", ",", "i", "++", ")", "{", "rtx", "elt", "=", "XVECEXP", "(", "op", ",", "<NUM_LIT>", ",", "i", ")", ";", "regno", "+=", "regno_dir", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	10,111	[ "(", "X86CC", ",", "dl", ",", "MVT", "::", "i8", ")", ",", "EFLAGS", ")", ";" ]	[ "return", "SetCC", ";", "}", "}", "if", "(", "(", "Op0", ".", "getValueType", "(", ")", "==", "MVT", "::", "i1", ")", "&&", "isOneConstant", "(", "Op1", ")", "&&", "(", "CC", "==", "ISD", "::", "SETEQ", "\|\|", "CC", "==", "ISD", "::", "SETNE", ")", ")", "{", "ISD", "::", "CondCode", "NewCC", "=", "ISD", "::", "getSetCCInverse", "(", "CC", ",", "true", ")", ";", "return", "DAG", ".", "getSetCC", "(", "dl", ",", "VT", ",", "Op0", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i1", ")", ",", "NewCC", ")", ";", "}", "bool", "isFP", "=", "Op1", ".", "getSimpleValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ";", "unsigned", "X86CC", "=", "TranslateX86CC", "(", "CC", ",", "dl", ",", "isFP", ",", "Op0", ",", "Op1", ",", "DAG", ")", ";", "if", "(", "X86CC", "==", "X86", "::", "COND_INVALID", ")", "return", "SDValue", "(", ")", ";", "SDValue", "EFLAGS", "=", "EmitCmp", "(", "Op0", ",", "Op1", ",", "X86CC", ",", "dl", ",", "DAG", ")", ";", "EFLAGS", "=", "ConvertCmpIfNecessary", "(", "EFLAGS", ",", "DAG", ")", ";", "SDValue", "SetCC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i8", ",", "DAG", ".", "getConstant" ]
LLVM	ARM	TD	next_suggestion	CPU	10,112	[ "def", "SSubReg_f32_reg", ":", "SDNodeXForm", "<", "imm", ",", "[", "{" ]	[ "assert", "(", "ARM", ":", ":", "dsub_7", "=", "=", "ARM", ":", ":", "dsub_0", "+", "<NUM_LIT>", "&", "&", "<STR_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "ARM", ":", ":", "dsub_0", "+", "N", "-", ">", "getZExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "DSubReg_i16_reg", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "assert", "(", "ARM", ":", ":", "dsub_7", "=", "=", "ARM", ":", ":", "dsub_0", "+", "<NUM_LIT>", "&", "&", "<STR_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "ARM", ":", ":", "dsub_0", "+", "N", "-", ">", "getZExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "DSubReg_i32_reg", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "assert", "(", "ARM", ":", ":", "dsub_7", "=", "=", "ARM", ":", ":", "dsub_0", "+", "<NUM_LIT>", "&", "&", "<STR_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "ARM", ":", ":", "dsub_0", "+", "N", "-", ">", "getZExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "DSubReg_f64_reg", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "assert", "(", "ARM", ":", ":", "dsub_7", "=", "=", "ARM", ":", ":", "dsub_0", "+", "<NUM_LIT>", "&", "&", "<STR_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "ARM", ":", ":", "dsub_0", "+", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	10,113	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "class", "VLD2", "<", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "bits", "<", "<NUM_LIT>", ">", "op7_4", ",", "string", "Dt", ",", "RegisterOperand", "VdTy", ",", "InstrItinClass", "itin", ",", "Operand", "AddrMode", ">", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op11_8", ",", "op7_4", ",", "(", "outs", "VdTy", ":", "$", "Vd", ")", ",", "(", "ins", "AddrMode", ":", "$", "Rn", ")", ",", "itin", ",", "<STR_LIT>", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "Rm", "=", "<NUM_LIT>", ";" ]
LLVM	PowerPC	TD	stmt_completion	CPU	10,114	[ "<NUM_LIT>", ">", "PPC970_Cracked", "=", "<NUM_LIT>", ";", "}", "class", "PPC970_MicroCode", ";" ]	[ "class", "PPC970_DGroup_First", "{", "bits", "<", "<NUM_LIT>", ">", "PPC970_First", "=", "<NUM_LIT>", ";", "}", "class", "PPC970_DGroup_Single", "{", "bits", "<", "<NUM_LIT>", ">", "PPC970_Single", "=", "<NUM_LIT>", ";", "}", "class", "PPC970_DGroup_Cracked", "{", "bits", "<" ]
LLVM	Mips	TD	stmt_completion	CPU	10,115	[ "=", "sel", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rt", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
LLVM	Hexagon	TD	stmt_completion	DSP	10,116	[ "Vxx32", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Vuu32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vuu32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">" ]
LLVM	TPC	TD	stmt_completion	Virtual ISA	10,117	[ "<NUM_LIT>", ";" ]	[ "int", "RM_DEFAULT", "=", "<NUM_LIT>", ";", "int", "RM_G1_RHNE", "=", "<NUM_LIT>", ";", "int", "RM_G1_RD", "=", "<NUM_LIT>", ";", "int", "RM_G1_RU", "=", "<NUM_LIT>", ";", "int", "RM_G1_SR", "=", "<NUM_LIT>", ";", "int", "CVT_G1_RZ", "=", "<NUM_LIT>", ";", "int", "RM_RHNE", "=", "<NUM_LIT>", ";", "int", "RM_RZ", "=", "<NUM_LIT>", ";", "int", "RM_RU", "=", "<NUM_LIT>", ";", "int", "RM_RD", "=", "<NUM_LIT>", ";", "int", "RM_SR", "=", "<NUM_LIT>", ";", "int", "RM_RHAZ", "=", "<NUM_LIT>", ";", "int", "TO_FP32", "=", "<NUM_LIT>", ";", "int", "TO_BF16", "=", "<NUM_LIT>", ";", "int", "TO_INT32", "=", "<NUM_LIT>", ";", "int", "TO_UINT32", "=", "<NUM_LIT>", ";", "int", "TO_INT8", "=", "<NUM_LIT>", ";", "int", "TO_UINT8", "=", "<NUM_LIT>", ";", "int", "TO_INT16", "=", "<NUM_LIT>", ";", "int", "TO_UINT16", "=", "<NUM_LIT>", ";", "int", "TO_INT4", "=", "<NUM_LIT>", ";", "int", "TO_UINT4", "=", "<NUM_LIT>", ";", "int", "TO_FP16", "=", "<NUM_LIT>", ";", "int", "TO_FP8_152", "=", "<NUM_LIT>", ";", "int", "TO_FP8_143", "=", "<NUM_LIT>", ";", "int", "SW_CNVRT", "=", "<NUM_LIT>", ";", "int", "SW_CNVRT_INT32", "=" ]
LLVM	Hexagon	TD	next_suggestion	DSP	10,118	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	10,119	[ "}" ]	[ "Value", "", "X86IREmitter", "::", "visitVFPROUND", "(", "const", "SDNode", "", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", "visitVFPROUND Unimplemented X86 visit...", "<STR_LIT>", ")", ";", "return", "NULL", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	10,120	[ "let", "DiagnosticType", "=", "<STR_LIT>", ";" ]	[ "let", "Name", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", ";" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	10,121	[ "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{" ]	[ "Reference", "SystemZElimCompare", "::", "getRegReferences", "(", "MachineInstr", "&", "MI", ",", "unsigned", "Reg", ")", "{", "Reference", "Ref", ";", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "return", "Ref", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	10,122	[ "MVT", "::", "v16i32", ",", "Ops", ")", ";" ]	[ "if", "(", "Subtarget", "->", "hasInt256", "(", ")", ")", "{", "SDValue", "Cst", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", "}", ";", "Vec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "dl", ",", "MVT", "::", "v8i32", ",", "Ops", ")", ";", "}", "else", "{", "SDValue", "Cst", "=", "DAG", ".", "getConstantFP", "(", "+", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "f32", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", "}", ";", "Vec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "dl", ",", "MVT", "::", "v8f32", ",", "Ops", ")", ";", "}", "}", "else", "if", "(", "VT", ".", "is512BitVector", "(", ")", ")", "{", "SDValue", "Cst", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", "}", ";", "Vec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "dl", "," ]
LLVM	PowerPC	CPP	stmt_completion	CPU	10,123	[ "getPassRegistry", "(", ")", ")", ";" ]	[ "PPCCTRLoopsVerify", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initializePPCCTRLoopsVerifyPass", "(", "*", "PassRegistry", "::" ]
GCC	i386	CPP	stmt_completion	CPU	10,124	[ "B", ")", ";" ]	[ "_", "ktest_mask8_u8", "(", "_", "_", "mmask8", "_", "_", "A", ",", "_", "_", "mmask8", "_", "_", "B", ",", "unsigned", "char", "", "_", "_", "CF", ")", "{", "", "_", "_", "CF", "=", "(", "unsigned", "char", ")", "_", "_", "builtin_ia32_ktestcqi", "(", "_", "_", "A", ",", "_", "_", "B", ")", ";", "return", "(", "unsigned", "char", ")", "_", "_", "builtin_ia32_ktestzqi", "(", "_", "_", "A", ",", "_", "_" ]
GCC	s390	CPP	next_suggestion	MPU	10,125	[ "case", "PROCESSOR_2964_Z13", ":" ]	[ "case", "PROCESSOR_2094_Z9_109", ":", "case", "PROCESSOR_2094_Z9_EC", ":", "case", "PROCESSOR_2817_Z196", ":", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_2097_Z10", ":", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_2064_Z900", ":", "case", "PROCESSOR_2827_ZEC12", ":" ]
GCC	mips	MD	program_repair	CPU	10,126	[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	powerpcspe	CPP	code_generation	CPU	10,127	[ "static", "rtx", "alignment_mask", "(", "rtx_insn", "", "insn", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "body", ")", "!=", "SET", "\|\|", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "!=", "AND", "\|\|", "!", "REG_P", "(", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "rtx", "mask", "=", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "mask", ")", "==", "CONST_INT", ")", "{", "if", "(", "INTVAL", "(", "mask", ")", "==", "-", "<NUM_LIT>", ")", "return", "alignment_with_canonical_addr", "(", "SET_SRC", "(", "body", ")", ")", ";", "else", "return", "<NUM_LIT>", ";", "}", "if", "(", "!", "REG_P", "(", "mask", ")", ")", "return", "<NUM_LIT>", ";", "struct", "df_insn_info", "", "insn_info", "=", "DF_INSN_INFO_GET", "(", "insn", ")", ";", "df_ref", "use", ";", "rtx", "real_mask", "=", "<NUM_LIT>", ";", "FOR_EACH_INSN_INFO_USE", "(", "use", ",", "insn_info", ")", "{", "if", "(", "!", "rtx_equal_p", "(", "DF_REF_REG", "(", "use", ")", ",", "mask", ")", ")", "continue", ";", "struct", "df_link", "", "def_link", "=", "DF_REF_CHAIN", "(", "use", ")", ";", "if", "(", "!", "def_link", "\|\|", "def_link", "->", "next", ")", "return", "<NUM_LIT>", ";", "rtx_insn", "", "const_insn", "=", "DF_REF_INSN", "(", "def_link", "->", "ref", ")", ";", "rtx", "const_body", "=", "PATTERN", "(", "const_insn", ")", ";", "if", "(", "GET_CODE", "(", "const_body", ")", "!=", "SET", ")", "return", "<NUM_LIT>", ";", "real_mask", "=", "SET_SRC", "(", "const_body", ")", ";", "if", "(", "GET_CODE", "(", "real_mask", ")", "!=", "CONST_INT", "\|\|", "INTVAL", "(", "real_mask", ")", "!=", "-", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}", "if", "(", "real_mask", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "alignment_with_canonical_addr", "(", "SET_SRC", "(", "body", ")", ")", ";", "}" ]	[ "Check", "whether", "an", "rtx", "is", "an", "alignment", "mask", ",", "and", "if", "so", ",", "return", "a", "fully-expanded", "rtx", "for", "the", "masking", "operation", "." ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	10,128	[ ";" ]	[ "auto", "", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ")", ";", "if", "(", "!", "TPC", ")", "return", "false", ";", "const", "TargetMachine", "&", "TM", "=", "TPC", "->", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "", "U", ":", "F", ".", "users", "(", ")", ")", "{", "auto", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "U", ")", ";", "if", "(", "!", "CI", ")", "continue" ]
GCC	avr	MD	next_suggestion	MPU	10,129	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "udiv", ":", "SI", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "umod", ":", "SI", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "HI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "HI", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	10,130	[ "<NUM_LIT>", ")", ";" ]	[ "if", "(", "Dep", ".", "getReg", "(", ")", "!=", "DstInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "return", ";", "}", "else", "if", "(", "QII", "->", "isPostIncrement", "(", "", "DstInst", ")", "&&", "DstInst", "->", "mayStore", "(", ")", "&&", "Dep", ".", "isAssignedRegDep", "(", ")", ")", "{", "MachineOperand", "&", "Op", "=", "DstInst", "->", "getOperand", "(", "DstInst", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Dep", ".", "getReg", "(", ")", "!=", "Op", ".", "getReg", "(", ")", ")", "return", ";", "}", "if", "(", "useBSBScheduling", "(", ")", "&&", "SrcInst", "->", "isPHI", "(", ")", ")", "{", "changePhiLatency", "(", "", "SrcInst", ",", "Dst", ",", "Dep", ")", ";", "return", ";", "}", "if", "(", "DstInst", "->", "isRegSequence", "(", ")", "&&", "Dst", "->", "NumSuccs", "==", "<NUM_LIT>", ")", "DstInst", "=", "Dst", "->", "Succs", "[", "<NUM_LIT>", "]", ".", "getSUnit", "(", ")", "->", "getInstr", "(", ")", ";", "if", "(", "EnableDotCurSched", "&&", "QII", "->", "isToBeScheduledASAP", "(", "", "SrcInst", ",", "", "DstInst", ")", "&&", "isBestZeroLatency", "(", "Src", ",", "Dst", ",", "QII", ")", ")", "{", "Dep", ".", "setLatency", "(" ]
LLVM	PowerPC	TD	stmt_completion	CPU	10,131	[ "let", "PredicateMethod", "=", "<STR_LIT>", ";" ]	[ "def", "PPCCondBrAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";" ]
GCC	aarch64	CPP	program_repair	CPU	10,132	[ "<FIXS>", "unsigned", "int", "high", ";", "poly_uint64", "nelt", "=", "d", "->", "perm", ".", "length", "(", ")", ";", "<FIXE>" ]	[ "static", "boolaarch64_evpc_zip", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "<BUGS>", "unsigned", "int", "high", ",", "nelt", "=", "d", "->", "perm", ".", "length", "(", ")", ";", "<BUGE>", "rtx", "out", ",", "in0", ",", "in1", ",", "x", ";", "machine_mode", "vmode", "=", "d", "->", "vmode", ";" ]
GCC	c6x	CPP	stmt_completion	VLIW	10,133	[ ";" ]	[ "nops", "-=", "<NUM_LIT>", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nops", ";", "i", "++", ")", "{", "rtx", "op", "=", "recog_data", ".", "operand", "[", "i", "]", ";", "if", "(", "recog_data", ".", "operand_type", "[", "i", "]", "==", "OP_OUT", ")", "continue", ";", "if", "(", "REG_P", "(", "op", ")", ")", "{", "bool", "this_cross", "=", "cross", ";", "if", "(", "destrf", "==", "DEST_REGFILE_A", "&&", "A_REGNO_P", "(", "REGNO", "(", "op", ")", ")", ")", "this_cross", "=", "false", ";", "if", "(", "destrf", "==", "DEST_REGFILE_B", "&&", "B_REGNO_P", "(", "REGNO", "(", "op", ")", ")", ")", "this_cross", "=", "false", ";", "c6x_mark_reg_read", "(", "op", ",", "this_cross", ")", ";", "}", "else", "if", "(", "MEM_P", "(", "op", ")", ")", "{", "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "POST_INC", ":", "case", "PRE_INC", ":", "case", "POST_DEC", ":", "case", "PRE_DEC", ":", "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "case", "REG", ":", "c6x_mark_reg_read", "(", "op", ",", "false", ")", ";", "break", ";", "case", "POST_MODIFY", ":", "case", "PRE_MODIFY", ":", "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "op", ")", "==", "PLUS", ")", ";", "case", "PLUS", ":", "c6x_mark_reg_read", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "false", ")", ";", "if", "(", "REG_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "c6x_mark_reg_read", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "false", ")", ";", "break", ";", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "case", "CONST", ":", "c6x_mark_regno_read", "(", "REG_B14", ",", "false", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")" ]
LLVM	Teak	CPP	program_repair	DSP	10,134	[ "<FIXS>", "return", "ExpandSelectCC", "(", "MI", ",", "BB", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "<FIXE>" ]	[ "llvm_unreachable", "(", "<STR_LIT>", "Unknown SELECT_CC!", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGS>", "return", "ExpandSelectCC", "(", "MI", ",", "BB", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "<BUGE>", "}", "}" ]
LLVM	Mips	CPP	program_repair	CPU	10,135	[ "<FIXS>", "<FIXE>", "<FIXS>", "case", "Mips", "::", "fixup_Mips_GOT_Local", ":", "Value", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "+", "(", "(", "Value", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", ";", "<FIXE>" ]	[ "Value", ">>=", "<NUM_LIT>", ";", "break", ";", "<BUGS>", "}", "switch", "(", "Kind", ")", "{", "default", ":", "break", ";", "case", "FK_GPRel_4", ":", "case", "FK_Data_4", ":", "Value", "&=", "<NUM_LIT>", ";", "break", ";", "case", "Mips", "::", "fixup_Mips_26", ":", "Value", "&=", "<NUM_LIT>", ";", "break", ";", "case", "Mips", "::", "fixup_Mips_LO16", ":", "case", "Mips", "::", "fixup_Mips_PC16", ":", "Value", "&=", "<NUM_LIT>", ";", "break", ";", "<BUGE>", "case", "Mips", "::", "fixup_Mips_HI16", ":", "<BUGS>", "Value", ">>=", "<NUM_LIT>", ";", "<BUGE>", "break", ";", "}" ]
GCC	arm	CPP	program_repair	CPU	10,136	[ "<FIXS>", "case", "E_CCmode", ":", "<FIXE>" ]	[ "default", ":", "return", "ARM_NV", ";", "}", "<BUGS>", "case", "CCmode", ":", "<BUGE>", "switch", "(", "comp_code", ")", "{", "case", "NE", ":", "return", "ARM_NE", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	10,137	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	10,138	[ "}" ]	[ "SDLoc", "dl", "(", "Op", ")", ";", "assert", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "<STR_LIT>", "LowerINSERT_VECTOR_ELT_i1 called without MVE!", "<STR_LIT>", ")", ";", "SDValue", "Conv", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "Lane", "=", "Op", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "unsigned", "LaneWidth", "=", "getVectorTyFromPredicateVector", "(", "VecVT", ")", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "SDValue", "Shift", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "dl", ",", "MVT", "::", "i32", ",", "Conv", ",", "DAG", ".", "getConstant", "(", "Lane", "*", "LaneWidth", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "return", "Shift", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	10,139	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	10,140	[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
LLVM	ARM	CPP	stmt_completion	CPU	10,141	[ "ShAmt", ";" ]	[ "assert", "(", "MO2", ".", "getReg", "(", ")", "&&", "<STR_LIT>", "Invalid so_reg load / store address!", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "unsigned", "ShAmt", "=", "MO3", ".", "getImm", "(", ")", ";", "if", "(", "ShAmt", ")", "{", "assert", "(", "ShAmt", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", "Not a valid Thumb2 addressing mode!", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ", lsl #", "<STR_LIT>", "<<" ]
GCC	nios2	MD	next_suggestion	MPU	10,142	[ "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "]", ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	moxie	CPP	next_suggestion	CPU	10,143	[ "output_address", "(", "GET_MODE", "(", "XEXP", "(", "operand", ",", "<NUM_LIT>", ")", ")", ",", "XEXP", "(", "operand", ",", "<NUM_LIT>", ")", ")", ";" ]	[ "case", "REG", ":", "if", "(", "REGNO", "(", "operand", ")", ">", "MOXIE_R13", ")", "internal_error", "(", "<STR_LIT>", "internal error: bad register: %d", "<STR_LIT>", ",", "REGNO", "(", "operand", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "%s", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "operand", ")", "]", ")", ";", "return", ";", "case", "MEM", ":" ]
LLVM	AArch64	CPP	next_suggestion	CPU	10,144	[ "assert", "(", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "invalid ORRv16i8 operands", "<STR_LIT>", ")", ";" ]	[ "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{" ]
LLVM	Hexagon	TD	next_suggestion	DSP	10,145	[ "}" ]	[ "let", "addrMode", "=", "Absolute", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "DecoderNamespace", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	program_repair	GPU	10,146	[ "<FIXS>", "if", "(", "!", "Ty", ".", "isVector", "(", ")", "\|\|", "!", "IsD16", ")", "<FIXE>" ]	[ "if", "(", "BaseOpcode", "->", "Store", ")", "{", "<BUGS>", "Register", "VData", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LLT", "Ty", "=", "MRI", "->", "getType", "(", "VData", ")", ";", "if", "(", "!", "Ty", ".", "isVector", "(", ")", "\|\|", "Ty", ".", "getElementType", "(", ")", "!=", "S16", ")", "<BUGE>", "return", "true", ";", "Register", "RepackedReg", "=", "handleD16VData", "(", "B", ",", "*", "MRI", ",", "VData", ",", "true", ")", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	10,147	[ "if", "(", "!", "Ins", ".", "empty", "(", ")", ")", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";" ]	[ "if", "(", "CallOpc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "needsTOCRestore", "=", "true", ";", "}", "else", "if", "(", "(", "CallOpc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "(", "!", "isLocalCall", "(", "Callee", ")", "\|\|", "DAG", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", ")", "{", "CallOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "}", "Chain", "=", "DAG", ".", "getNode", "(", "CallOpc", ",", "dl", ",", "NodeTys", ",", "Ops", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "needsTOCRestore", ")", "{", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ";", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "SDValue", "StackPtr", "=", "DAG", ".", "getRegister", "(", "PPC", "::", "X1", ",", "PtrVT", ")", ";", "unsigned", "TOCSaveOffset", "=", "PPCFrameLowering", "::", "getTOCSaveOffset", "(", "isELFv2ABI", ")", ";", "SDValue", "TOCOff", "=", "DAG", ".", "getIntPtrConstant", "(", "TOCSaveOffset", ")", ";", "SDValue", "AddTOC", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i64", ",", "StackPtr", ",", "TOCOff", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Chain", ",", "AddTOC", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "NumBytes", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "BytesCalleePops", ",", "true", ")", ",", "InFlag", ",", "dl", ")", ";" ]
GCC	frv	CPP	code_generation	VLIW	10,148	[ "static", "void", "frv_output_dwarf_dtprel", "(", "FILE", "*", "file", ",", "int", "size", ",", "rtx", "x", ")", "{", "gcc_assert", "(", "size", "==", "<NUM_LIT>", ")", ";", "fputs", "(", "<STR_LIT>", "\\t.picptr\\ttlsmoff(", "<STR_LIT>", ",", "file", ")", ";", "output_addr_const", "(", "file", ",", "plus_constant", "(", "Pmode", ",", "x", ",", "TLS_BIAS", ")", ")", ";", "fputs", "(", "<STR_LIT>", ")", "<STR_LIT>", ",", "file", ")", ";", "}" ]	[ "This", "is", "called", "from", "dwarf2out.cc", "via", "TARGET_ASM_OUTPUT_DWARF_DTPREL", ".", "We", "need", "to", "emit", "DTP-relative", "relocations", "." ]
LLVM	AArch64	CPP	stmt_completion	CPU	10,149	[ ";" ]	[ "bool", "hasSwiftAsyncContext", "(", ")", "const", "{", "return", "HasSwiftAsyncContext" ]
GCC	i386	MD	next_suggestion	CPU	10,150	[ "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "op", ")" ]	[ "(", "match_code", "<STR_LIT>", ")", "{" ]
LLVM	AArch64	CPP	stmt_completion	CPU	10,151	[ ";" ]	[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "AARCH64_LOWER_HOMOGENEOUS_PROLOG_EPILOG_NAME" ]
LLVM	Hexagon	TD	next_suggestion	DSP	10,152	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
GCC	arm	MD	stmt_completion	CPU	10,153	[ "<STR_LIT>", ")", "]" ]	[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "DI", "(", "sign_extend", ":", "DI", "(", "vec_select", ":", "SI", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "(", "sign_extend", ":", "DI", "(", "vec_select", ":", "SI", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]
LLVM	SIC	CPP	stmt_completion	CPU	10,154	[ "MachineFunction", "&", "MF", ")", "const", "{" ]	[ "bool", "SICRegisterInfo", "::", "requiresRegisterScavenging", "(", "const" ]
GCC	bfin	CPP	code_generation	DSP	10,155	[ "static", "int", "n_dregs_to_save", "(", "bool", "is_inthandler", ",", "bool", "consecutive", ")", "{", "int", "count", "=", "<NUM_LIT>", ";", "unsigned", "i", ";", "for", "(", "i", "=", "REG_R7", "+", "<NUM_LIT>", ";", "i", "--", "!=", "REG_R0", ";", ")", "{", "if", "(", "must_save_p", "(", "is_inthandler", ",", "i", ")", ")", "count", "++", ";", "else", "if", "(", "consecutive", ")", "return", "count", ";", "}", "return", "count", ";", "}" ]	[ "Compute", "the", "number", "of", "DREGS", "to", "save", "with", "a", "push_multiple", "operation", ".", "This", "could", "include", "registers", "that", "are", "n't", "modified", "in", "the", "function", ",", "since", "push_multiple", "only", "takes", "a", "range", "of", "registers", ".", "If", "IS_INTHANDLER", ",", "then", "everything", "that", "is", "live", "must", "be", "saved", ",", "even", "if", "normally", "call-clobbered", "." ]
LLVM	AArch64	CPP	next_suggestion	CPU	10,156	[ "Register", "OffsetReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "s64", ")", ";" ]	[ "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "LLT", "p0", "=", "LLT", "::", "pointer", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "LLT", "s64", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "if", "(", "IsTailCall", ")", "{", "Offset", "+=", "FPDiff", ";", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateFixedObject", "(", "Size", ",", "Offset", ",", "true", ")", ";", "Register", "FIReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "p0", ")", ";", "MIRBuilder", ".", "buildFrameIndex", "(", "FIReg", ",", "FI", ")", ";", "MPO", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ";", "return", "FIReg", ";", "}", "if", "(", "!", "SPReg", ")", "SPReg", "=", "MIRBuilder", ".", "buildCopy", "(", "p0", ",", "Register", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	10,157	[ "::", "AGPRRegBank", ")", ";" ]	[ "(", "void", ")", "RBSGPR", ";", "assert", "(", "&", "RBSGPR", "==", "&", "AMDGPU", "::", "SGPRRegBank", ")", ";", "const", "RegisterBank", "&", "RBVGPR", "=", "getRegBank", "(", "AMDGPU", "::", "VGPRRegBankID", ")", ";", "(", "void", ")", "RBVGPR", ";", "assert", "(", "&", "RBVGPR", "==", "&", "AMDGPU", "::", "VGPRRegBank", ")", ";", "const", "RegisterBank", "&", "RBAGPR", "=", "getRegBank", "(", "AMDGPU", "::", "AGPRRegBankID", ")", ";", "(", "void", ")", "RBAGPR", ";", "assert", "(", "&", "RBAGPR", "==", "&", "AMDGPU" ]
LLVM	ARM64	TD	next_suggestion	CPU	10,158	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rmode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	10,159	[ ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	ARM64	TD	next_suggestion	CPU	10,160	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	epiphany	MD	next_suggestion	MPU	10,161	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	10,162	[ ";" ]	[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>" ]
LLVM	Mips	CPP	stmt_completion	CPU	10,163	[ ")", "return", "Out", ";" ]	[ "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "Mips", "::", "HI", ",", "InHi", ",", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "append", "(", "Op", "->", "op_begin", "(", ")", "+", "HasChainIn", "+", "<NUM_LIT>", ",", "Op", "->", "op_end", "(", ")", ")", ";", "Ops", ".", "push_back", "(", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "append", "(", "Op", "->", "op_begin", "(", ")", "+", "HasChainIn", "+", "<NUM_LIT>", ",", "Op", "->", "op_end", "(", ")", ")", ";", "}", "if", "(", "!", "HasI64Out", ")", "return", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "Op", "->", "value_begin", "(", ")", ",", "Op", "->", "getNumValues", "(", ")", ",", "Ops", ".", "begin", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";", "SDValue", "Intr", "=", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ",", "Ops", ".", "begin", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";", "SDValue", "OutLo", "=", "DAG", ".", "getCopyFromReg", "(", "Intr", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DL", ",", "Mips", "::", "LO", ",", "MVT", "::", "i32", ",", "Intr", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "OutHi", "=", "DAG", ".", "getCopyFromReg", "(", "OutLo", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DL", ",", "Mips", "::", "HI", ",", "MVT", "::", "i32", ",", "OutLo", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Out", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_PAIR", ",", "DL", ",", "MVT", "::", "i64", ",", "OutLo", ",", "OutHi", ")", ";", "if", "(", "!", "HasChainIn" ]
LLVM	ARM	CPP	next_suggestion	CPU	10,164	[ "return", "(", "StackSizeInBytes", ">=", "StackProbeSize", ")", "&&", "!", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", "no-stack-arg-probe", "<STR_LIT>", ")", ";" ]	[ "static", "bool", "WindowsRequiresStackProbe", "(", "const", "MachineFunction", "&", "MF", ",", "size_t", "StackSizeInBytes", ")", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "StackProbeSize", "=", "(", "MFI", ".", "getStackProtectorIndex", "(", ")", ">", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", "stack-probe-size", "<STR_LIT>", ")", ")", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "stack-probe-size", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "StackProbeSize", ")", ";" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	10,165	[ "for", "(", "std", "::", "pair", "<", "RegisterRef", ",", "unsigned", ">", "P", ":", "ImpUses", ")", "{" ]	[ "if", "(", "!", "Seg", ".", "start", ".", "isRegister", "(", ")", ")", "continue", ";", "MachineInstr", "", "DefI", "=", "LIS", "->", "getInstructionFromIndex", "(", "Seg", ".", "start", ")", ";", "for", "(", "auto", "&", "Op", ":", "DefI", "->", "operands", "(", ")", ")", "{", "auto", "P", "=", "IsRegDef", "(", "Op", ")", ";", "if", "(", "P", ".", "second", "&&", "Seg", ".", "end", ".", "isDead", "(", ")", ")", "{", "Op", ".", "setIsDead", "(", "true", ")", ";", "}", "else", "if", "(", "P", ".", "first", ")", "{", "DefRegs", ".", "insert", "(", "Op", ")", ";", "Op", ".", "setIsDead", "(", "false", ")", ";", "}", "}", "}", "for", "(", "auto", "&", "Seg", ":", "Range", ")", "{", "if", "(", "!", "Seg", ".", "start", ".", "isRegister", "(", ")", "\|\|", "!", "Range", ".", "liveAt", "(", "Seg", ".", "start", ".", "getPrevSlot", "(", ")", ")", ")", "continue", ";", "MachineInstr", "", "DefI", "=", "LIS", "->", "getInstructionFromIndex", "(", "Seg", ".", "start", ")", ";", "if", "(", "!", "HII", "->", "isPredicated", "(", "", "DefI", ")", ")", "continue", ";", "std", "::", "map", "<", "RegisterRef", ",", "unsigned", ">", "ImpUses", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DefI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "Op", "=", "DefI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", "\|\|", "!", "DefRegs", ".", "count", "(", "Op", ")", ")", "continue", ";", "if", "(", "Op", ".", "isDef", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isTied", "(", ")", ")", "ImpUses", ".", "insert", "(", "{", "Op", ",", "i", "}", ")", ";", "}", "else", "{", "if", "(", "Op", ".", "isTied", "(", ")", ")", "ImpUses", ".", "erase", "(", "Op", ")", ";", "}", "}", "if", "(", "ImpUses", ".", "empty", "(", ")", ")", "continue", ";", "MachineFunction", "&", "MF", "=", "", "DefI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	10,166	[ "Register", "ScaledReg", "=", "ResultReg", ";" ]	[ "case", "AMDGPU", "::", "SI_SPILL_A512_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_A128_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_A64_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_A32_SAVE", ":", "{", "const", "MachineOperand", "", "VData", "=", "TII", "->", "getNamedOperand", "(", "", "MI", ",", "AMDGPU", "::", "OpName", "::", "vdata", ")", ";", "assert", "(", "TII", "->", "getNamedOperand", "(", "", "MI", ",", "AMDGPU", "::", "OpName", "::", "soffset", ")", "->", "getReg", "(", ")", "==", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ";", "buildSpillLoadStore", "(", "MI", ",", "AMDGPU", "::", "BUFFER_STORE_DWORD_OFFSET", ",", "Index", ",", "VData", "->", "getReg", "(", ")", ",", "VData", "->", "isKill", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "", "MI", ",", "AMDGPU", "::", "OpName", "::", "srsrc", ")", "->", "getReg", "(", ")", ",", "FrameReg", ",", "TII", "->", "getNamedOperand", "(", "", "MI", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", "->", "getImm", "(", ")", ",", "", "MI", "->", "memoperands_begin", "(", ")", ",", "RS", ")", ";", "MFI", "->", "addToSpilledVGPRs", "(", "getNumSubRegsForSpillOp", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "AMDGPU", "::", "SI_SPILL_V32_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_V64_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_V96_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_V128_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_V160_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_V256_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_V512_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_V1024_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_A32_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_A64_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_A128_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_A512_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_A1024_RESTORE", ":", "{", "const", "MachineOperand", "", "VData", "=", "TII", "->", "getNamedOperand", "(", "", "MI", ",", "AMDGPU", "::", "OpName", "::", "vdata", ")", ";", "assert", "(", "TII", "->", "getNamedOperand", "(", "", "MI", ",", "AMDGPU", "::", "OpName", "::", "soffset", ")", "->", "getReg", "(", ")", "==", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ";", "buildSpillLoadStore", "(", "MI", ",", "AMDGPU", "::", "BUFFER_LOAD_DWORD_OFFSET", ",", "Index", ",", "VData", "->", "getReg", "(", ")", ",", "VData", "->", "isKill", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "", "MI", ",", "AMDGPU", "::", "OpName", "::", "srsrc", ")", "->", "getReg", "(", ")", ",", "FrameReg", ",", "TII", "->", "getNamedOperand", "(", "", "MI", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", "->", "getImm", "(", ")", ",", "", "MI", "->", "memoperands_begin", "(", ")", ",", "RS", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "default", ":", "{", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "IsMUBUF", "=", "TII", "->", "isMUBUF", "(", "", "MI", ")", ";", "if", "(", "!", "IsMUBUF", "&&", "!", "MFI", "->", "isEntryFunction", "(", ")", ")", "{", "bool", "IsCopy", "=", "MI", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_MOV_B32_e32", ";", "Register", "ResultReg", "=", "IsCopy", "?", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ":", "RS", "->", "scavengeRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ",", "MI", ",", "<NUM_LIT>", ")", ";", "int64_t", "Offset", "=", "FrameInfo", ".", "getObjectOffset", "(", "Index", ")", ";", "if", "(", "Offset", "==", "<NUM_LIT>", ")", "{", "BuildMI", "(", "", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_LSHRREV_B32_e64", ")", ",", "ResultReg", ")", ".", "addImm", "(", "ST", ".", "getWavefrontSizeLog2", "(", ")", ")", ".", "addReg", "(", "FrameReg", ")", ";", "}", "else", "{", "if", "(", "auto", "MIB", "=", "TII", "->", "getAddNoCarry", "(", "", "MBB", ",", "MI", ",", "DL", ",", "ResultReg", ",", "", "RS", ")", ")", "{" ]
LLVM	ARM	CPP	next_suggestion	CPU	10,167	[ "return", "Reductions", ";" ]	[ "for", "(", "PHINode", "&", "Phi", ":", "Header", "->", "phis", "(", ")", ")", "{", "const", "auto", "", "Ty", "=", "Phi", ".", "getType", "(", ")", ";", "if", "(", "!", "Ty", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "continue", ";", "const", "bool", "IsReduction", "=", "RecurrenceDescriptor", "::", "AddReductionVar", "(", "&", "Phi", ",", "RecurrenceDescriptor", "::", "RK_IntegerAdd", ",", "TheLoop", ",", "HasFnNoNaNAttr", ",", "RecDesc", ")", ";", "if", "(", "!", "IsReduction", ")", "continue", ";", "Instruction", "", "Acc", "=", "dyn_cast", "<", "Instruction", ">", "(", "Phi", ".", "getIncomingValueForBlock", "(", "Latch", ")", ")", ";", "if", "(", "!", "Acc", ")", "continue", ";", "Reductions", ".", "push_back", "(", "Reduction", "(", "&", "Phi", ",", "Acc", ")", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\nAccumulating integer additions (reductions) found:\\n", "<STR_LIT>", ";", "for", "(", "auto", "R", ":", "Reductions", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "- ", "<STR_LIT>", ";", "R", ".", "Phi", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "-> ", "<STR_LIT>", ";", "R", ".", "AccIntAdd", "->", "dump", "(", ")", ";", "}", ")", ";" ]
LLVM	TVM	CPP	stmt_completion	Virtual ISA	10,168	[ "return", "false", ";" ]	[ "MachineBasicBlock", "", "Succ0", "=", "Head", "->", "succ_begin", "(", ")", "[", "<NUM_LIT>", "]", ";", "MachineBasicBlock", "", "Succ1", "=", "Head", "->", "succ_begin", "(", ")", "[", "<NUM_LIT>", "]", ";", "if", "(", "Succ0", "->", "pred_size", "(", ")", "!=", "<NUM_LIT>", "\|\|", "Succ1", "->", "pred_size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "Succ0", "->", "succ_empty", "(", ")", "\|\|", "Succ0", "->", "getFirstTerminator", "(", ")", "==", "Succ0", "->", "end", "(", ")", "\|\|", "Succ0", "->", "getFirstTerminator", "(", ")", "->", "getOpcode", "(", ")", "!=", "TVM", "::", "THROW", ")", "std", "::", "swap", "(", "Succ0", ",", "Succ1", ")", ";", "if", "(", "!", "Succ0", "->", "succ_empty", "(", ")", ")", "return", "false", ";", "if", "(", "Succ1", "->", "phis", "(", ")", ".", "begin", "(", ")", "!=", "Succ1", "->", "phis", "(", ")", ".", "end", "(", ")", ")", "return", "false", ";", "if", "(", "Succ0", "->", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "auto", "&", "MI", "=", "Succ0", "->", "front", "(", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "TVM", "::", "THROW", ")", "return", "false", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "if", "(", "TII", "->", "analyzeBranch", "(", "*", "Head", ",", "TBB", ",", "FBB", ",", "Cond", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Branch not analyzable.\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "TBB", "!=", "Succ0", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "setImm", "(", "!", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";", "if", "(", "!", "TII", "->", "PredicateInstruction", "(", "MI", ",", "Cond", ")", ")" ]
LLVM	Patmos	CPP	stmt_completion	VLIW	10,169	[ ")", ")", "{" ]	[ "MCGNode", "", "MCGN", "=", "", "WL", ".", "begin", "(", ")", ";", "WL", ".", "erase", "(", "MCGN", ")", ";", "if", "(", "MCGN", "->", "isDead", "(", ")", ")", "continue", ";", "MCGN", "->", "IsInSCC", "=", "true", ";", "const", "MCGSites", "&", "called", "(", "MCGN", "->", "getSites", "(", ")", ")", ";", "for", "(", "MCGSites", "::", "const_iterator", "j", "(", "called", ".", "begin", "(", ")", ")", ",", "je", "(", "called", ".", "end", "(", ")", ")", ";", "j", "!=", "je", ";", "j", "++", ")", "{", "MCGNode", "", "callee", "=", "(", "", "j", ")", "->", "getCallee", "(", ")", ";", "if", "(", "!", "callee", "->", "isInSCC", "(" ]
LLVM	ARM	CPP	stmt_completion	CPU	10,170	[ "Memory", ".", "OffsetRegNum", ")", ")", ";" ]	[ "if", "(", "!", "isMem", "(", ")", "\|\|", "!", "Memory", ".", "OffsetRegNum", "\|\|", "Memory", ".", "isNegative", "\|\|", "Memory", ".", "ShiftType", "!=", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Memory", ".", "Alignment", "!=", "<NUM_LIT>", ")", "return", "false", ";", "return", "isARMLowRegister", "(", "Memory", ".", "BaseRegNum", ")", "&&", "(", "!", "Memory", ".", "OffsetRegNum", "\|\|", "isARMLowRegister", "(" ]
LLVM	ARM	TD	stmt_completion	CPU	10,171	[ ">", ",", "Requires", "<", "[", "HasVFP4", "]", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v4f32", "(", "fma", "QPR", ":", "$", "Vn", ",", "QPR", ":", "$", "Vm", ",", "QPR", ":", "$", "src1", ")", ")", ",", "(", "VFMAfq", "QPR", ":", "$", "src1", ",", "QPR", ":", "$", "Vn", ",", "QPR", ":", "$", "Vm", ")" ]
LLVM	AMDGPU	TD	stmt_completion	GPU	10,172	[ "=", "index_mode", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "src1", ";", "bits", "<", "<NUM_LIT>", ">", "src1_rel", ";", "bits", "<", "<NUM_LIT>", ">", "index_mode", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "pred_sel", ";", "bits", "<", "<NUM_LIT>", ">", "last", ";", "bits", "<", "<NUM_LIT>", ">", "src0_sel", "=", "src0", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "src0_chan", "=", "src0", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "src1_sel", "=", "src1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "src1_chan", "=", "src1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Word0", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src0_sel", ";", "let", "Word0", "{", "<NUM_LIT>", "}", "=", "src0_rel", ";", "let", "Word0", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src0_chan", ";", "let", "Word0", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src1_sel", ";", "let", "Word0", "{", "<NUM_LIT>", "}", "=", "src1_rel", ";", "let", "Word0", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src1_chan", ";", "let", "Word0", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
LLVM	Hexagon	TD	stmt_completion	DSP	10,173	[ ";" ]	[ "def", "L2_ploadrbtnew_io", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "IntRegs", ":", "$", "Rs32", ",", "u32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_44d3da28", ",", "TypeV2LDST", ">", ",", "Enc_a21d47", ",", "AddrModeRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	10,174	[ "let", "isPseudo", "=", "<NUM_LIT>", ";" ]	[ "let", "isReMaterializable", "=", "<NUM_LIT>", ";", "let", "isAsCheapAsAMove", "=", "<NUM_LIT>", ";", "let", "isMoveImm", "=", "<NUM_LIT>", ";" ]
GCC	loongarch	CPP	stmt_completion	CPU	10,175	[ ")", ")", "_", "_", "m256i", "_", "_", "lasx_xvreplgr2vr_h", "(", "int", "_", "<NUM_LIT>", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__" ]
GCC	gcn	MD	stmt_completion	GPU	10,176	[ "<STR_LIT>", ")" ]	[ "(", "UNSPEC_UMAX_DPP_SHR", "<STR_LIT>", ")", "(", "UNSPEC_PLUS_DPP_SHR", "<STR_LIT>", ")", "(", "UNSPEC_AND_DPP_SHR" ]
LLVM	ARM	TD	stmt_completion	CPU	10,177	[ "=", "<NUM_LIT>", ";" ]	[ "def", "_fixed", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op7_4", ",", "(", "outs", "VecListOneDAllLanes", ":", "$", "Vd", ",", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "AddrMode", ":", "$", "Rn", ")", ",", "IIC_VLD1dupu", ",", "<STR_LIT>", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "Rm" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	10,178	[ ")", ";" ]	[ "auto", "", "IntTy", "=", "Type", "::", "getInt32Ty", "(", "CV", "->", "getContext", "(", ")", ")", ";", "return", "AsmPrinter", "::", "lowerConstant", "(", "ConstantInt", "::", "get", "(", "IntTy", ",", "", "Address", ")", ")", ";", "}", "}", "if", "(", "const", "MCExpr", "*", "E", "=", "lowerAddrSpaceCast", "(", "TM", ",", "CV", ",", "OutContext", ")", ")", "return", "E", ";", "return", "AsmPrinter", "::", "lowerConstant", "(", "CV" ]
GCC	arm	CPP	stmt_completion	CPU	10,179	[ ",", "_", "_", "count", ")", ";" ]	[ "return", "(", "_", "_", "m64", ")", "_", "_", "builtin_arm_wslld", "(", "_", "_", "m" ]
LLVM	Hexagon	TD	stmt_completion	DSP	10,180	[ "<NUM_LIT>", ";" ]	[ "def", "F2_conv_sf2ud_chop", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_3a3d62", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", "=" ]
LLVM	Mips	TD	program_repair	CPU	10,181	[ "<FIXS>", "let", "Predicates", "=", "[", "HasSEInReg", ",", "HasStandardEncoding", "]", ";", "<FIXE>" ]	[ "[", "(", "set", "RC", ":", "$", "rd", ",", "(", "sext_inreg", "RC", ":", "$", "rt", ",", "vt", ")", ")", "]", ",", "NoItinerary", ">", "{", "let", "rs", "=", "<NUM_LIT>", ";", "let", "shamt", "=", "sa", ";", "<BUGS>", "let", "Predicates", "=", "[", "HasSEInReg", "]", ";", "<BUGE>", "}" ]
LLVM	AArch64	TD	stmt_completion	CPU	10,182	[ ";" ]	[ "def", "pstatefield1_op", ":", "Operand", "<", "i32", ">", "{", "let", "ParserMatchClass", "=", "SystemPStateFieldWithImm0_1Operand", ";", "let", "PrintMethod", "=", "<STR_LIT>" ]
LLVM	AArch64	TD	next_suggestion	CPU	10,183	[ "}" ]	[ "def", "imm0_127", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=", "Imm0_127Operand", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
GCC	ft32	MD	stmt_completion	MPU	10,184	[ ")", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "BLK", "[", "(", "use", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "UNSPEC_SETMEM" ]
GCC	rs6000	CPP	stmt_completion	CPU	10,185	[ "lwz", "<STR_LIT>", ";" ]	[ "if", "(", "mode", "==", "SFmode", ")", "load_string", "=", "<STR_LIT>", "lfs", "<STR_LIT>", ";", "else", "if", "(", "mode", "==", "DFmode", "\|\|", "mode", "==", "DImode", ")", "load_string", "=", "<STR_LIT>", "lfd", "<STR_LIT>", ";", "else", "gcc_unreachable", "(", ")", ";", "}", "else", "if", "(", "ALTIVEC_REGNO_P", "(", "r", ")", "&&", "TARGET_P9_DFORM_SCALAR", ")", "{", "if", "(", "mode", "==", "SFmode", ")", "load_string", "=", "<STR_LIT>", "lxssp", "<STR_LIT>", ";", "else", "if", "(", "mode", "==", "DFmode", "\|\|", "mode", "==", "DImode", ")", "load_string", "=", "<STR_LIT>", "lxsd", "<STR_LIT>", ";", "else", "gcc_unreachable", "(", ")", ";", "}", "else", "if", "(", "INT_REGNO_P", "(", "r", ")", ")", "{", "switch", "(", "mode", ")", "{", "case", "QImode", ":", "load_string", "=", "<STR_LIT>", "lbz", "<STR_LIT>", ";", "break", ";", "case", "HImode", ":", "load_string", "=", "<STR_LIT>", "lhz", "<STR_LIT>", ";", "break", ";", "case", "SImode", ":", "case", "SFmode", ":", "load_string", "=", "<STR_LIT>" ]
GCC	rl78	CPP	next_suggestion	MPU	10,186	[ "}" ]	[ "else", "", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "PLUS", ":", "", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "ASHIFT", ":", "case", "ASHIFTRT", ":", "case", "LSHIFTRT", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", "{", "switch", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "case", "<NUM_LIT>", ":", "", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "}", "else", "", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", "+", "<NUM_LIT>", "*", "<NUM_LIT>", ")", ";", "return", "true", ";", "default", ":", "break", ";", "}", "}", "return", "false", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	10,187	[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]	[ "let", "Latency", "=", "<NUM_LIT>", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	10,188	[ ";" ]	[ "Changed", "=", "true", ";", "}", "while", "(", "I", "!=", "MFI", "->", "end", "(", ")", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "Mips", "::", "JALR", ")", "{", "++", "I", ";", "continue", ";", "}", "DebugLoc", "dl", "=", "I", "->", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "MBB", ",", "++", "I", ",", "dl", ",", "TII", "->", "get", "(", "Mips", "::", "LW", ")", ",", "Mips", "::", "GP", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "Changed", "=", "true" ]
LLVM	Hexagon	TD	next_suggestion	DSP	10,189	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
LLVM	WebAssembly	CPP	code_generation	Virtual ISA	10,190	[ "void", "WebAssemblyInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "auto", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "Register", "::", "isVirtualRegister", "(", "DestReg", ")", "?", "MRI", ".", "getRegClass", "(", "DestReg", ")", ":", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getMinimalPhysRegClass", "(", "DestReg", ")", ";", "unsigned", "CopyOpcode", ";", "if", "(", "RC", "==", "&", "WebAssembly", "::", "I32RegClass", ")", "CopyOpcode", "=", "WebAssembly", "::", "COPY_I32", ";", "else", "if", "(", "RC", "==", "&", "WebAssembly", "::", "I64RegClass", ")", "CopyOpcode", "=", "WebAssembly", "::", "COPY_I64", ";", "else", "if", "(", "RC", "==", "&", "WebAssembly", "::", "F32RegClass", ")", "CopyOpcode", "=", "WebAssembly", "::", "COPY_F32", ";", "else", "if", "(", "RC", "==", "&", "WebAssembly", "::", "F64RegClass", ")", "CopyOpcode", "=", "WebAssembly", "::", "COPY_F64", ";", "else", "if", "(", "RC", "==", "&", "WebAssembly", "::", "V128RegClass", ")", "CopyOpcode", "=", "WebAssembly", "::", "COPY_V128", ";", "else", "if", "(", "RC", "==", "&", "WebAssembly", "::", "EXNREFRegClass", ")", "CopyOpcode", "=", "WebAssembly", "::", "COPY_EXNREF", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected register class", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "CopyOpcode", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "KillSrc", "?", "RegState", "::", "Kill", ":", "<NUM_LIT>", ")", ";", "}" ]	[ "}", "Branch", "Analysis", "&", "Modification" ]
LLVM	X86	CPP	next_suggestion	CPU	10,191	[ "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "************* NaCl Rewrite DONE *************\\n", "<STR_LIT>", ")", ";" ]	[ "TM", "=", "&", "MF", ".", "getTarget", "(", ")", ";", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "Is64Bit", "=", "Subtarget", "->", "is64Bit", "(", ")", ";", "assert", "(", "Subtarget", "->", "isTargetNaCl", "(", ")", "&&", "<STR_LIT>", "Unexpected target in NaClRewritePass!", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "************* NaCl Rewrite Pass ************\\n", "<STR_LIT>", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "Modified", "\|=", "runOnMachineBasicBlock", "(", "", "MFI", ")", ";", "}", "Modified", "\|=", "AlignJumpTableTargets", "(", "MF", ")", ";" ]
LLVM	Lanai	CPP	stmt_completion	CPU	10,192	[ "MF", ")", "override", "{" ]	[ "bool", "runOnMachineFunction", "(", "MachineFunction", "&" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	10,193	[ "getLoc", "(", ")", ";" ]	[ "case", "Match_Success", ":", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "instruction not supported on this GPU", "<STR_LIT>", ")", ";", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "unrecognized instruction mnemonic", "<STR_LIT>", ")", ";", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", "ULL", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "{", "if", "(", "isForcedVOP3", "(", ")", ")", "{", "AMDGPUOperand", "&", "LastOp", "=", "(", "(", "AMDGPUOperand", "&", ")", "*", "Operands", "[", "Operands", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", ")", ";", "if", "(", "LastOp", ".", "isRegKind", "(", ")", "\|\|", "(", "LastOp", ".", "isImm", "(", ")", "&&", "LastOp", ".", "getImmTy", "(", ")", "!=", "AMDGPUOperand", "::", "ImmTyNone", ")", ")", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", "." ]
LLVM	X86	CPP	next_suggestion	CPU	10,194	[ "}" ]	[ "RegSizes", "[", "X86", "::", "IP", "]", "=", "<NUM_LIT>", ";", "RegSizes", "[", "X86", "::", "EIP", "]", "=", "<NUM_LIT>", ";", "RegSizes", "[", "X86", "::", "RIP", "]", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	stmt_completion	CPU	10,195	[ ")", "_", "mm512_abs_epi32", "(", "_", "_", "m512i", "_", "_", "A", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")" ]
GCC	aarch64	CPP	next_suggestion	CPU	10,196	[ "}" ]	[ "vaba_u8", "(", "uint8x8_t", "a", ",", "uint8x8_t", "b", ",", "uint8x8_t", "c", ")", "{", "uint8x8_t", "result", ";", "_", "_", "asm__", "(", "<STR_LIT>", "uaba %0.8b,%2.8b,%3.8b", "<STR_LIT>", ":", "<STR_LIT>", "=w", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "w", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "w", "<STR_LIT>", "(", "c", ")", ":", ")", ";", "return", "result", ";" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	10,197	[ "PrefSlot3Inst", "->", "Core", ".", "setUnits", "(", "saveUnits", ")", ";" ]	[ "return", "(", "I", ".", "Core", ".", "getUnits", "(", ")", "==", "Slot3Mask", ")", ";", "}", ")", ";", "const", "bool", "NeedsPrefSlot3Shuffle", "=", "Summary", ".", "branchInsts", ".", "size", "(", ")", "<=", "<NUM_LIT>", "&&", "!", "HasOnlySlot3", "&&", "Summary", ".", "pSlot3Cnt", "==", "<NUM_LIT>", "&&", "Summary", ".", "PrefSlot3Inst", "&&", "DoShuffle", ";", "if", "(", "!", "NeedsPrefSlot3Shuffle", ")", "return", ";", "HexagonInstr", "", "PrefSlot3Inst", "=", "", "Summary", ".", "PrefSlot3Inst", ";", "const", "unsigned", "saveUnits", "=", "PrefSlot3Inst", "->", "Core", ".", "getUnits", "(", ")", ";", "PrefSlot3Inst", "->", "Core", ".", "setUnits", "(", "saveUnits", "&", "Slot3Mask", ")", ";", "const", "bool", "HasShuffledPacket", "=", "tryAuction", "(", "Summary", ")", ".", "hasValue", "(", ")", ";", "if", "(", "HasShuffledPacket", ")", "return", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	10,198	[ ";" ]	[ "AM", ".", "Scale", "=", "ScaleOp", "->", "getAsZExtVal", "(", ")", ";", "if", "(", "IndexOp", ".", "getScalarValueSizeInBits", "(", ")", "==", "BasePtr", ".", "getScalarValueSizeInBits", "(", ")", ")", "AM", ".", "IndexReg", "=", "matchIndexRecursively", "(", "IndexOp", ",", "AM", ",", "<NUM_LIT>", ")", ";", "else", "AM", ".", "IndexReg", "=", "IndexOp", ";", "unsigned", "AddrSpace", "=", "Parent", "->", "getPointerInfo", "(", ")", ".", "getAddrSpace", "(", ")", ";", "if", "(", "AddrSpace", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "AM", ".", "Segment", "=", "CurDAG", "->", "getRegister", "(", "X86", "::", "GS", ",", "MVT", "::", "i16", ")", ";", "if", "(", "AddrSpace", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "AM", ".", "Segment", "=", "CurDAG", "->", "getRegister", "(", "X86", "::", "FS", ",", "MVT", "::", "i16", ")", ";", "if", "(", "AddrSpace", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "AM", ".", "Segment", "=", "CurDAG", "->", "getRegister", "(", "X86", "::", "SS", ",", "MVT", "::", "i16", ")", ";", "SDLoc", "DL", "(", "BasePtr", ")", ";", "MVT", "VT", "=", "BasePtr", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "matchVectorAddress", "(", "BasePtr", ",", "AM", ")", ")", "return", "false", ";", "getAddressOperands", "(", "AM", ",", "DL", ",", "VT", ",", "Base", ",", "Scale", ",", "Index", ",", "Disp", ",", "Segment", ")", ";", "return", "true" ]
LLVM	ARM64	TD	next_suggestion	CPU	10,199	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op2", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "op2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Cn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Cm", ";" ]

GCC

i386

CPP

stmt_completion

CPU

10,100

[ "_", "_", "m512i", "_", "_", "B", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_packs_epi16", "(", "_", "_", "m512i", "_", "_", "A", "," ]

LLVM

SystemZ

TD

stmt_completion

CPU

10,101

[ "=", "CCValues", ";" ]

[ "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "string", "DispKey", "=", "<STR_LIT>", ";", "string", "DispSize", "=", "<STR_LIT>", ";", "string", "OpKey", "=", "<STR_LIT>", ";", "string", "OpType", "=", "<STR_LIT>", ";", "string", "MemKey", "=", "<STR_LIT>", ";", "string", "MemType", "=", "<STR_LIT>", ";", "string", "NumOpsKey", "=", "<STR_LIT>", ";", "string", "NumOpsValue", "=", "<STR_LIT>", ";", "bit", "SimpleBDXLoad", "=", "<NUM_LIT>", ";", "bit", "SimpleBDXStore", "=", "<NUM_LIT>", ";", "bit", "Has20BitOffset", "=", "<NUM_LIT>", ";", "bit", "HasIndex", "=", "<NUM_LIT>", ";", "bit", "Is128Bit", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "AccessBytes", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "CCValues", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "CompareZeroCCMask", "=", "<NUM_LIT>", ";", "bit", "CCMaskFirst", "=", "<NUM_LIT>", ";", "bit", "CCMaskLast", "=", "<NUM_LIT>", ";", "bit", "IsLogical", "=", "<NUM_LIT>", ";", "bit", "CCIfNoSignedWrap", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "SimpleBDXLoad", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "SimpleBDXStore", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "Has20BitOffset", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "HasIndex", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "Is128Bit", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "AccessBytes", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

LLVM

X86

CPP

next_suggestion

CPU

10,102

[ "if", "(", "!", "EFLAGSLive", ")", "{" ]

[ "}", "else", "{", "assert", "(", "BaseMO", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "Only allowed to have a frame index or register base.", "<STR_LIT>", ")", ";", "HardenOpRegs", ".", "push_back", "(", "&", "BaseMO", ")", ";", "}", "if", "(", "IndexMO", ".", "getReg", "(", ")", "!=", "X86", "::", "NoRegister", "&&", "(", "HardenOpRegs", ".", "empty", "(", ")", "||", "HardenOpRegs", ".", "front", "(", ")", "->", "getReg", "(", ")", "!=", "IndexMO", ".", "getReg", "(", ")", ")", ")", "HardenOpRegs", ".", "push_back", "(", "&", "IndexMO", ")", ";", "assert", "(", "(", "HardenOpRegs", ".", "size", "(", ")", "==", "<NUM_LIT>", "||", "HardenOpRegs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Should have exactly one or two registers to harden!", "<STR_LIT>", ")", ";", "assert", "(", "(", "HardenOpRegs", ".", "size", "(", ")", "==", "<NUM_LIT>", "||", "HardenOpRegs", "[", "<NUM_LIT>", "]", "->", "getReg", "(", ")", "!=", "HardenOpRegs", "[", "<NUM_LIT>", "]", "->", "getReg", "(", ")", ")", "&&", "<STR_LIT>", "Should not have two of the same registers!", "<STR_LIT>", ")", ";", "llvm", "::", "erase_if", "(", "HardenOpRegs", ",", "[", "&", "]", "(", "MachineOperand", "*", "Op", ")", "{", "auto", "It", "=", "AddrRegToHardenedReg", ".", "find", "(", "Op", "->", "getReg", "(", ")", ")", ";", "if", "(", "It", "==", "AddrRegToHardenedReg", ".", "end", "(", ")", ")", "return", "false", ";", "Op", "->", "setReg", "(", "It", "->", "second", ")", ";", "return", "true", ";", "}", ")", ";", "if", "(", "HardenOpRegs", ".", "empty", "(", ")", ")", "return", ";", "unsigned", "StateReg", "=", "PS", "->", "SSA", ".", "GetValueAtEndOfBlock", "(", "&", "MBB", ")", ";", "auto", "InsertPt", "=", "MI", ".", "getIterator", "(", ")", ";", "unsigned", "FlagsReg", "=", "<NUM_LIT>", ";", "if", "(", "EFLAGSLive", "&&", "!", "Subtarget", "->", "hasBMI2", "(", ")", ")", "{", "EFLAGSLive", "=", "false", ";", "FlagsReg", "=", "saveEFLAGS", "(", "MBB", ",", "InsertPt", ",", "Loc", ")", ";", "}", "for", "(", "MachineOperand", "*", "Op", ":", "HardenOpRegs", ")", "{", "unsigned", "OpReg", "=", "Op", "->", "getReg", "(", ")", ";", "auto", "*", "OpRC", "=", "MRI", "->", "getRegClass", "(", "OpReg", ")", ";", "unsigned", "TmpReg", "=", "MRI", "->", "createVirtualRegister", "(", "OpRC", ")", ";", "if", "(", "!", "Subtarget", "->", "hasVLX", "(", ")", "&&", "(", "OpRC", "->", "hasSuperClassEq", "(", "&", "X86", "::", "VR128RegClass", ")", "||", "OpRC", "->", "hasSuperClassEq", "(", "&", "X86", "::", "VR256RegClass", ")", ")", ")", "{", "assert", "(", "Subtarget", "->", "hasAVX2", "(", ")", "&&", "<STR_LIT>", "AVX2-specific register classes!", "<STR_LIT>", ")", ";", "bool", "Is128Bit", "=", "OpRC", "->", "hasSuperClassEq", "(", "&", "X86", "::", "VR128RegClass", ")", ";", "unsigned", "VStateReg", "=", "MRI", "->", "createVirtualRegister", "(", "&", "X86", "::", "VR128RegClass", ")", ";", "auto", "MovI", "=", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "X86", "::", "VMOV64toPQIrr", ")", ",", "VStateReg", ")", ".", "addReg", "(", "StateReg", ")", ";", "(", "void", ")", "MovI", ";", "++", "NumInstsInserted", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Inserting mov: ", "<STR_LIT>", ";", "MovI", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "unsigned", "VBStateReg", "=", "MRI", "->", "createVirtualRegister", "(", "OpRC", ")", ";", "auto", "BroadcastI", "=", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "Is128Bit", "?", "X86", "::", "VPBROADCASTQrr", ":", "X86", "::", "VPBROADCASTQYrr", ")", ",", "VBStateReg", ")", ".", "addReg", "(", "VStateReg", ")", ";", "(", "void", ")", "BroadcastI", ";", "++", "NumInstsInserted", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Inserting broadcast: ", "<STR_LIT>", ";", "BroadcastI", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "auto", "OrI", "=", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "Is128Bit", "?", "X86", "::", "VPORrr", ":", "X86", "::", "VPORYrr", ")", ",", "TmpReg", ")", ".", "addReg", "(", "VBStateReg", ")", ".", "addReg", "(", "OpReg", ")", ";", "(", "void", ")", "OrI", ";", "++", "NumInstsInserted", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Inserting or: ", "<STR_LIT>", ";", "OrI", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "OpRC", "->", "hasSuperClassEq", "(", "&", "X86", "::", "VR128XRegClass", ")", "||", "OpRC", "->", "hasSuperClassEq", "(", "&", "X86", "::", "VR256XRegClass", ")", "||", "OpRC", "->", "hasSuperClassEq", "(", "&", "X86", "::", "VR512RegClass", ")", ")", "{", "assert", "(", "Subtarget", "->", "hasAVX512", "(", ")", "&&", "<STR_LIT>", "AVX512-specific register classes!", "<STR_LIT>", ")", ";", "bool", "Is128Bit", "=", "OpRC", "->", "hasSuperClassEq", "(", "&", "X86", "::", "VR128XRegClass", ")", ";", "bool", "Is256Bit", "=", "OpRC", "->", "hasSuperClassEq", "(", "&", "X86", "::", "VR256XRegClass", ")", ";", "if", "(", "Is128Bit", "||", "Is256Bit", ")", "assert", "(", "Subtarget", "->", "hasVLX", "(", ")", "&&", "<STR_LIT>", "AVX512VL-specific register classes!", "<STR_LIT>", ")", ";", "unsigned", "VStateReg", "=", "MRI", "->", "createVirtualRegister", "(", "OpRC", ")", ";", "unsigned", "BroadcastOp", "=", "Is128Bit", "?", "X86", "::", "VPBROADCASTQrZ128r", ":", "Is256Bit", "?", "X86", "::", "VPBROADCASTQrZ256r", ":", "X86", "::", "VPBROADCASTQrZr", ";", "auto", "BroadcastI", "=", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "BroadcastOp", ")", ",", "VStateReg", ")", ".", "addReg", "(", "StateReg", ")", ";", "(", "void", ")", "BroadcastI", ";", "++", "NumInstsInserted", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Inserting broadcast: ", "<STR_LIT>", ";", "BroadcastI", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "unsigned", "OrOp", "=", "Is128Bit", "?", "X86", "::", "VPORQZ128rr", ":", "Is256Bit", "?", "X86", "::", "VPORQZ256rr", ":", "X86", "::", "VPORQZrr", ";", "auto", "OrI", "=", "BuildMI", "(", "MBB", ",", "InsertPt", ",", "Loc", ",", "TII", "->", "get", "(", "OrOp", ")", ",", "TmpReg", ")", ".", "addReg", "(", "VStateReg", ")", ".", "addReg", "(", "OpReg", ")", ";", "(", "void", ")", "OrI", ";", "++", "NumInstsInserted", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", " Inserting or: ", "<STR_LIT>", ";", "OrI", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "}", "else", "{", "assert", "(", "OpRC", "->", "hasSuperClassEq", "(", "&", "X86", "::", "GR64RegClass", ")", "&&", "<STR_LIT>", "Not a supported register class for address hardening!", "<STR_LIT>", ")", ";" ]

LLVM

AArch64

CPP

code_generation

CPU

10,103

[ "Value", "*", "AArch64TargetLowering", "::", "emitStoreConditional", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "*", "Val", ",", "Value", "*", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "bool", "IsRelease", "=", "isReleaseOrStronger", "(", "Ord", ")", ";", "if", "(", "Val", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "Intrinsic", "::", "ID", "Int", "=", "IsRelease", "?", "Intrinsic", "::", "aarch64_stlxp", ":", "Intrinsic", "::", "aarch64_stxp", ";", "Function", "*", "Stxr", "=", "Intrinsic", "::", "getDeclaration", "(", "M", ",", "Int", ")", ";", "Type", "*", "Int64Ty", "=", "Type", "::", "getInt64Ty", "(", "M", "->", "getContext", "(", ")", ")", ";", "Value", "*", "Lo", "=", "Builder", ".", "CreateTrunc", "(", "Val", ",", "Int64Ty", ",", "<STR_LIT>", "lo", "<STR_LIT>", ")", ";", "Value", "*", "Hi", "=", "Builder", ".", "CreateTrunc", "(", "Builder", ".", "CreateLShr", "(", "Val", ",", "<NUM_LIT>", ")", ",", "Int64Ty", ",", "<STR_LIT>", "hi", "<STR_LIT>", ")", ";", "Addr", "=", "Builder", ".", "CreateBitCast", "(", "Addr", ",", "Type", "::", "getInt8PtrTy", "(", "M", "->", "getContext", "(", ")", ")", ")", ";", "return", "Builder", ".", "CreateCall", "(", "Stxr", ",", "{", "Lo", ",", "Hi", ",", "Addr", "}", ")", ";", "}", "Intrinsic", "::", "ID", "Int", "=", "IsRelease", "?", "Intrinsic", "::", "aarch64_stlxr", ":", "Intrinsic", "::", "aarch64_stxr", ";", "Type", "*", "Tys", "[", "]", "=", "{", "Addr", "->", "getType", "(", ")", "}", ";", "Function", "*", "Stxr", "=", "Intrinsic", "::", "getDeclaration", "(", "M", ",", "Int", ",", "Tys", ")", ";", "return", "Builder", ".", "CreateCall", "(", "Stxr", ",", "{", "Builder", ".", "CreateZExtOrBitCast", "(", "Val", ",", "Stxr", "->", "getFunctionType", "(", ")", "->", "getParamType", "(", "<NUM_LIT>", ")", ")", ",", "Addr", "}", ")", ";", "}" ]

[ "Perform", "a", "store-conditional", "operation", "to", "Addr", "." ]

GCC

i386

CPP

stmt_completion

CPU

10,104

[ "_", "B", ")", "{" ]

[ "_", "ktestc_mask16_u8", "(", "_", "_", "mmask16", "_", "_", "A", ",", "_", "_", "mmask16", "_" ]

LLVM

AArch64

TD

stmt_completion

CPU

10,105

[ "Imm1_64Operand", ";" ]

[ "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=" ]

LLVM

ARM

CPP

stmt_completion

CPU

10,106

[ "return", "false", ";" ]

[ "default", ":", "return", "false", ";", "case", "Intrinsic", "::", "memcpy", ":", "case", "Intrinsic", "::", "memmove", ":", "{", "const", "MemTransferInst", "&", "MTI", "=", "cast", "<", "MemTransferInst", ">", "(", "I", ")", ";", "if", "(", "MTI", ".", "isVolatile", "(", ")", ")", "return", "false", ";", "bool", "isMemCpy", "=", "(", "I", ".", "getIntrinsicID", "(", ")", "==", "Intrinsic", "::", "memcpy", ")", ";", "if", "(", "isa", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "&&", "isMemCpy", ")", "{", "uint64_t", "Len", "=", "cast", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "ARMIsMemCpySmall", "(", "Len", ")", ")", "{", "Address", "Dest", ",", "Src", ";", "if", "(", "!", "ARMComputeAddress", "(", "MTI", ".", "getRawDest", "(", ")", ",", "Dest", ")", "||", "!", "ARMComputeAddress", "(", "MTI", ".", "getRawSource", "(", ")", ",", "Src", ")", ")", "return", "false", ";", "if", "(", "ARMTryEmitSmallMemCpy", "(", "Dest", ",", "Src", ",", "Len", ")", ")", "return", "true", ";", "}", "}", "if", "(", "!", "MTI", ".", "getLength", "(", ")", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "MTI", ".", "getSourceAddressSpace", "(", ")", ">", "<NUM_LIT>", "||", "MTI", ".", "getDestAddressSpace", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "const", "char", "*", "IntrMemName", "=", "isa", "<", "MemCpyInst", ">", "(", "I", ")", "?", "<STR_LIT>", "memcpy", "<STR_LIT>", ":", "<STR_LIT>", "memmove", "<STR_LIT>", ";", "return", "SelectCall", "(", "&", "I", ",", "IntrMemName", ")", ";", "}", "case", "Intrinsic", "::", "memset", ":", "{", "const", "MemSetInst", "&", "MSI", "=", "cast", "<", "MemSetInst", ">", "(", "I", ")", ";", "if", "(", "MSI", ".", "isVolatile", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MSI", ".", "getLength", "(", ")", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

10,107

[ "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "NB", ",", "Unused", ",", "SDValue", "(", ")", ",", "DL", ")", ";" ]

[ "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", "=", "CLI", ".", "Ins", ";", "if", "(", "Ins", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "WebAssembly doesn't support more than 1 returned value yet", "<STR_LIT>", ")", ";", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", "=", "CLI", ".", "Outs", ";", "for", "(", "const", "ISD", "::", "OutputArg", "&", "Out", ":", "Outs", ")", "{", "if", "(", "Out", ".", "Flags", ".", "isByVal", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "WebAssembly hasn't implemented byval arguments", "<STR_LIT>", ")", ";", "if", "(", "Out", ".", "Flags", ".", "isNest", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "WebAssembly hasn't implemented nest arguments", "<STR_LIT>", ")", ";", "if", "(", "Out", ".", "Flags", ".", "isInAlloca", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "WebAssembly hasn't implemented inalloca arguments", "<STR_LIT>", ")", ";", "if", "(", "Out", ".", "Flags", ".", "isInConsecutiveRegs", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "WebAssembly hasn't implemented cons regs arguments", "<STR_LIT>", ")", ";", "if", "(", "Out", ".", "Flags", ".", "isInConsecutiveRegsLast", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "WebAssembly hasn't implemented cons regs last arguments", "<STR_LIT>", ")", ";", "}", "bool", "IsVarArg", "=", "CLI", ".", "IsVarArg", ";", "unsigned", "NumFixedArgs", "=", "CLI", ".", "NumFixedArgs", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "IsVarArg", ",", "MF", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "if", "(", "IsVarArg", ")", "{", "for", "(", "SDValue", "Arg", ":", "make_range", "(", "OutVals", ".", "begin", "(", ")", "+", "NumFixedArgs", ",", "OutVals", ".", "end", "(", ")", ")", ")", "{", "EVT", "VT", "=", "Arg", ".", "getValueType", "(", ")", ";", "assert", "(", "VT", "!=", "MVT", "::", "iPTR", "&&", "<STR_LIT>", "Legalized args should be concrete", "<STR_LIT>", ")", ";", "Type", "*", "Ty", "=", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "unsigned", "Offset", "=", "CCInfo", ".", "AllocateStack", "(", "MF", ".", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "Ty", ")", ",", "MF", ".", "getDataLayout", "(", ")", ".", "getABITypeAlignment", "(", "Ty", ")", ")", ";", "CCInfo", ".", "addLoc", "(", "CCValAssign", "::", "getMem", "(", "ArgLocs", ".", "size", "(", ")", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Offset", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "CCValAssign", "::", "Full", ")", ")", ";", "}", "}", "unsigned", "NumBytes", "=", "CCInfo", ".", "getAlignedCallFrameSize", "(", ")", ";", "SDValue", "NB", ";", "if", "(", "NumBytes", ")", "{", "NB", "=", "DAG", ".", "getConstant", "(", "NumBytes", ",", "DL", ",", "PtrVT", ",", "true", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "NB", ",", "DL", ")", ";", "}", "if", "(", "IsVarArg", ")", "{", "SDValue", "SP", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "getStackPointerRegisterToSaveRestore", "(", ")", ",", "PtrVT", ")", ";", "unsigned", "ValNo", "=", "<NUM_LIT>", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Chains", ";", "for", "(", "SDValue", "Arg", ":", "make_range", "(", "OutVals", ".", "begin", "(", ")", "+", "NumFixedArgs", ",", "OutVals", ".", "end", "(", ")", ")", ")", "{", "assert", "(", "ArgLocs", "[", "ValNo", "]", ".", "getValNo", "(", ")", "==", "ValNo", "&&", "<STR_LIT>", "ArgLocs should remain in order and only hold varargs args", "<STR_LIT>", ")", ";", "unsigned", "Offset", "=", "ArgLocs", "[", "ValNo", "++", "]", ".", "getLocMemOffset", "(", ")", ";", "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "SP", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "DL", ",", "PtrVT", ")", ")", ";", "Chains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "DL", ",", "Arg", ",", "Add", ",", "MachinePointerInfo", "::", "getStack", "(", "MF", ",", "Offset", ")", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "!", "Chains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "DL", ",", "MVT", "::", "Other", ",", "Chains", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Callee", ")", ";", "Ops", ".", "append", "(", "OutVals", ".", "begin", "(", ")", ",", "IsVarArg", "?", "OutVals", ".", "begin", "(", ")", "+", "NumFixedArgs", ":", "OutVals", ".", "end", "(", ")", ")", ";", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "Tys", ";", "for", "(", "const", "auto", "&", "In", ":", "Ins", ")", "{", "assert", "(", "!", "In", ".", "Flags", ".", "isByVal", "(", ")", "&&", "<STR_LIT>", "byval is not valid for return values", "<STR_LIT>", ")", ";", "assert", "(", "!", "In", ".", "Flags", ".", "isNest", "(", ")", "&&", "<STR_LIT>", "nest is not valid for return values", "<STR_LIT>", ")", ";", "if", "(", "In", ".", "Flags", ".", "isInAlloca", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "WebAssembly hasn't implemented inalloca return values", "<STR_LIT>", ")", ";", "if", "(", "In", ".", "Flags", ".", "isInConsecutiveRegs", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "WebAssembly hasn't implemented cons regs return values", "<STR_LIT>", ")", ";", "if", "(", "In", ".", "Flags", ".", "isInConsecutiveRegsLast", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "WebAssembly hasn't implemented cons regs last return values", "<STR_LIT>", ")", ";", "Tys", ".", "push_back", "(", "In", ".", "VT", ")", ";", "}", "Tys", ".", "push_back", "(", "MVT", "::", "Other", ")", ";", "SDVTList", "TyList", "=", "DAG", ".", "getVTList", "(", "Tys", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "Ins", ".", "empty", "(", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "TyList", ",", "Ops", ")", ";", "if", "(", "Ins", ".", "empty", "(", ")", ")", "{", "Chain", "=", "Res", ";", "}", "else", "{", "InVals", ".", "push_back", "(", "Res", ")", ";", "Chain", "=", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "NumBytes", ")", "{", "SDValue", "Unused", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "PtrVT", ")", ";" ]

LLVM

X86

CPP

program_repair

CPU

10,108

[ "<FIXS>", "MachinePointerInfo", "::", "getFixedStack", "(", "NewReturnAddrFI", ")", ",", "<FIXE>" ]

[ "EVT", "VT", "=", "Is64Bit", "?", "MVT", "::", "i64", ":", "MVT", "::", "i32", ";", "SDValue", "NewRetAddrFrIdx", "=", "DAG", ".", "getFrameIndex", "(", "NewReturnAddrFI", ",", "VT", ")", ";", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "RetAddrFrIdx", ",", "NewRetAddrFrIdx", ",", "<BUGS>", "PseudoSourceValue", "::", "getFixedStack", "(", "NewReturnAddrFI", ")", ",", "<NUM_LIT>", ",", "<BUGE>", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "return", "Chain", ";", "}" ]

GCC

rs6000

CPP

next_suggestion

CPU

10,109

[ "if", "(", "step", "==", "<NUM_LIT>", ")", "copies", "<<=", "<NUM_LIT>", ";" ]

[ "unsigned", "copies", "=", "<NUM_LIT>", ";", "if", "(", "vspltis_constant", "(", "op", ",", "step", ",", "copies", ")", ")", "return", "gen_rtx_VEC_DUPLICATE", "(", "V4SImode", ",", "gen_lowpart", "(", "SImode", ",", "val", ")", ")", ";", "if", "(", "step", "==", "<NUM_LIT>", ")", "copies", "<<=", "<NUM_LIT>", ";", "else", "step", ">>=", "<NUM_LIT>", ";", "if", "(", "vspltis_constant", "(", "op", ",", "step", ",", "copies", ")", ")", "return", "gen_rtx_VEC_DUPLICATE", "(", "V8HImode", ",", "gen_lowpart", "(", "HImode", ",", "val", ")", ")", ";" ]

GCC

cris

CPP

next_suggestion

MPU

10,110

[ "if", "(", "GET_CODE", "(", "elt", ")", "!=", "SET", "||", "!", "REG_P", "(", "SET_DEST", "(", "elt", ")", ")", "||", "GET_MODE", "(", "SET_DEST", "(", "elt", ")", ")", "!=", "SImode", "||", "REGNO", "(", "SET_DEST", "(", "elt", ")", ")", "!=", "regno", "||", "!", "MEM_P", "(", "SET_SRC", "(", "elt", ")", ")", "||", "GET_MODE", "(", "SET_SRC", "(", "elt", ")", ")", "!=", "SImode", "||", "GET_CODE", "(", "XEXP", "(", "SET_SRC", "(", "elt", ")", ",", "<NUM_LIT>", ")", ")", "!=", "PLUS", "||", "!", "rtx_equal_p", "(", "XEXP", "(", "XEXP", "(", "SET_SRC", "(", "elt", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "src_addr", ")", "||", "!", "CONST_INT_P", "(", "XEXP", "(", "XEXP", "(", "SET_SRC", "(", "elt", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "||", "INTVAL", "(", "XEXP", "(", "XEXP", "(", "SET_SRC", "(", "elt", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "!=", "setno", "*", "<NUM_LIT>", ")", "return", "false", ";" ]

[ "regno", "=", "reg_count", "-", "<NUM_LIT>", ";", "elt", "=", "XVECEXP", "(", "op", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "src_addr", "=", "XEXP", "(", "SET_SRC", "(", "elt", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "elt", ")", "!=", "SET", "||", "!", "REG_P", "(", "SET_DEST", "(", "elt", ")", ")", "||", "GET_MODE", "(", "SET_DEST", "(", "elt", ")", ")", "!=", "SImode", "||", "REGNO", "(", "SET_DEST", "(", "elt", ")", ")", "!=", "regno", "||", "!", "MEM_P", "(", "SET_SRC", "(", "elt", ")", ")", "||", "GET_MODE", "(", "SET_SRC", "(", "elt", ")", ")", "!=", "SImode", "||", "!", "memory_address_p", "(", "SImode", ",", "src_addr", ")", ")", "return", "false", ";", "for", "(", "setno", "=", "<NUM_LIT>", ";", "i", "<", "XVECLEN", "(", "op", ",", "<NUM_LIT>", ")", ";", "setno", "++", ",", "i", "++", ")", "{", "rtx", "elt", "=", "XVECEXP", "(", "op", ",", "<NUM_LIT>", ",", "i", ")", ";", "regno", "+=", "regno_dir", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

10,111

[ "(", "X86CC", ",", "dl", ",", "MVT", "::", "i8", ")", ",", "EFLAGS", ")", ";" ]

[ "return", "SetCC", ";", "}", "}", "if", "(", "(", "Op0", ".", "getValueType", "(", ")", "==", "MVT", "::", "i1", ")", "&&", "isOneConstant", "(", "Op1", ")", "&&", "(", "CC", "==", "ISD", "::", "SETEQ", "||", "CC", "==", "ISD", "::", "SETNE", ")", ")", "{", "ISD", "::", "CondCode", "NewCC", "=", "ISD", "::", "getSetCCInverse", "(", "CC", ",", "true", ")", ";", "return", "DAG", ".", "getSetCC", "(", "dl", ",", "VT", ",", "Op0", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i1", ")", ",", "NewCC", ")", ";", "}", "bool", "isFP", "=", "Op1", ".", "getSimpleValueType", "(", ")", ".", "isFloatingPoint", "(", ")", ";", "unsigned", "X86CC", "=", "TranslateX86CC", "(", "CC", ",", "dl", ",", "isFP", ",", "Op0", ",", "Op1", ",", "DAG", ")", ";", "if", "(", "X86CC", "==", "X86", "::", "COND_INVALID", ")", "return", "SDValue", "(", ")", ";", "SDValue", "EFLAGS", "=", "EmitCmp", "(", "Op0", ",", "Op1", ",", "X86CC", ",", "dl", ",", "DAG", ")", ";", "EFLAGS", "=", "ConvertCmpIfNecessary", "(", "EFLAGS", ",", "DAG", ")", ";", "SDValue", "SetCC", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i8", ",", "DAG", ".", "getConstant" ]

LLVM

ARM

TD

next_suggestion

CPU

10,112

[ "def", "SSubReg_f32_reg", ":", "SDNodeXForm", "<", "imm", ",", "[", "{" ]

[ "assert", "(", "ARM", ":", ":", "dsub_7", "=", "=", "ARM", ":", ":", "dsub_0", "+", "<NUM_LIT>", "&", "&", "<STR_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "ARM", ":", ":", "dsub_0", "+", "N", "-", ">", "getZExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "DSubReg_i16_reg", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "assert", "(", "ARM", ":", ":", "dsub_7", "=", "=", "ARM", ":", ":", "dsub_0", "+", "<NUM_LIT>", "&", "&", "<STR_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "ARM", ":", ":", "dsub_0", "+", "N", "-", ">", "getZExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "DSubReg_i32_reg", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "assert", "(", "ARM", ":", ":", "dsub_7", "=", "=", "ARM", ":", ":", "dsub_0", "+", "<NUM_LIT>", "&", "&", "<STR_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "ARM", ":", ":", "dsub_0", "+", "N", "-", ">", "getZExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "DSubReg_f64_reg", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "assert", "(", "ARM", ":", ":", "dsub_7", "=", "=", "ARM", ":", ":", "dsub_0", "+", "<NUM_LIT>", "&", "&", "<STR_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "ARM", ":", ":", "dsub_0", "+", "N", "-", ">", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

10,113

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "class", "VLD2", "<", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "bits", "<", "<NUM_LIT>", ">", "op7_4", ",", "string", "Dt", ",", "RegisterOperand", "VdTy", ",", "InstrItinClass", "itin", ",", "Operand", "AddrMode", ">", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op11_8", ",", "op7_4", ",", "(", "outs", "VdTy", ":", "$", "Vd", ")", ",", "(", "ins", "AddrMode", ":", "$", "Rn", ")", ",", "itin", ",", "<STR_LIT>", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "Rm", "=", "<NUM_LIT>", ";" ]

LLVM

PowerPC

TD

stmt_completion

CPU

10,114

[ "<NUM_LIT>", ">", "PPC970_Cracked", "=", "<NUM_LIT>", ";", "}", "class", "PPC970_MicroCode", ";" ]

[ "class", "PPC970_DGroup_First", "{", "bits", "<", "<NUM_LIT>", ">", "PPC970_First", "=", "<NUM_LIT>", ";", "}", "class", "PPC970_DGroup_Single", "{", "bits", "<", "<NUM_LIT>", ">", "PPC970_Single", "=", "<NUM_LIT>", ";", "}", "class", "PPC970_DGroup_Cracked", "{", "bits", "<" ]

LLVM

Mips

TD

stmt_completion

CPU

10,115

[ "=", "sel", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rt", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

LLVM

Hexagon

TD

stmt_completion

DSP

10,116

[ "Vxx32", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Vuu32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vuu32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">" ]

LLVM

TPC

TD

stmt_completion

Virtual ISA

10,117

[ "<NUM_LIT>", ";" ]

[ "int", "RM_DEFAULT", "=", "<NUM_LIT>", ";", "int", "RM_G1_RHNE", "=", "<NUM_LIT>", ";", "int", "RM_G1_RD", "=", "<NUM_LIT>", ";", "int", "RM_G1_RU", "=", "<NUM_LIT>", ";", "int", "RM_G1_SR", "=", "<NUM_LIT>", ";", "int", "CVT_G1_RZ", "=", "<NUM_LIT>", ";", "int", "RM_RHNE", "=", "<NUM_LIT>", ";", "int", "RM_RZ", "=", "<NUM_LIT>", ";", "int", "RM_RU", "=", "<NUM_LIT>", ";", "int", "RM_RD", "=", "<NUM_LIT>", ";", "int", "RM_SR", "=", "<NUM_LIT>", ";", "int", "RM_RHAZ", "=", "<NUM_LIT>", ";", "int", "TO_FP32", "=", "<NUM_LIT>", ";", "int", "TO_BF16", "=", "<NUM_LIT>", ";", "int", "TO_INT32", "=", "<NUM_LIT>", ";", "int", "TO_UINT32", "=", "<NUM_LIT>", ";", "int", "TO_INT8", "=", "<NUM_LIT>", ";", "int", "TO_UINT8", "=", "<NUM_LIT>", ";", "int", "TO_INT16", "=", "<NUM_LIT>", ";", "int", "TO_UINT16", "=", "<NUM_LIT>", ";", "int", "TO_INT4", "=", "<NUM_LIT>", ";", "int", "TO_UINT4", "=", "<NUM_LIT>", ";", "int", "TO_FP16", "=", "<NUM_LIT>", ";", "int", "TO_FP8_152", "=", "<NUM_LIT>", ";", "int", "TO_FP8_143", "=", "<NUM_LIT>", ";", "int", "SW_CNVRT", "=", "<NUM_LIT>", ";", "int", "SW_CNVRT_INT32", "=" ]

LLVM

Hexagon

TD

next_suggestion

DSP

10,118

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

10,119

[ "}" ]

[ "Value", "*", "X86IREmitter", "::", "visitVFPROUND", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", "visitVFPROUND Unimplemented X86 visit...", "<STR_LIT>", ")", ";", "return", "NULL", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

10,120

[ "let", "DiagnosticType", "=", "<STR_LIT>", ";" ]

[ "let", "Name", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", ";" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

10,121

[ "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{" ]

[ "Reference", "SystemZElimCompare", "::", "getRegReferences", "(", "MachineInstr", "&", "MI", ",", "unsigned", "Reg", ")", "{", "Reference", "Ref", ";", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "return", "Ref", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

10,122

[ "MVT", "::", "v16i32", ",", "Ops", ")", ";" ]

[ "if", "(", "Subtarget", "->", "hasInt256", "(", ")", ")", "{", "SDValue", "Cst", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", "}", ";", "Vec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "dl", ",", "MVT", "::", "v8i32", ",", "Ops", ")", ";", "}", "else", "{", "SDValue", "Cst", "=", "DAG", ".", "getConstantFP", "(", "+", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "f32", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", "}", ";", "Vec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "dl", ",", "MVT", "::", "v8f32", ",", "Ops", ")", ";", "}", "}", "else", "if", "(", "VT", ".", "is512BitVector", "(", ")", ")", "{", "SDValue", "Cst", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", ",", "Cst", "}", ";", "Vec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "dl", "," ]

LLVM

PowerPC

CPP

stmt_completion

CPU

10,123

[ "getPassRegistry", "(", ")", ")", ";" ]

[ "PPCCTRLoopsVerify", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initializePPCCTRLoopsVerifyPass", "(", "*", "PassRegistry", "::" ]

GCC

i386

CPP

stmt_completion

CPU

10,124

[ "B", ")", ";" ]

[ "_", "ktest_mask8_u8", "(", "_", "_", "mmask8", "_", "_", "A", ",", "_", "_", "mmask8", "_", "_", "B", ",", "unsigned", "char", "*", "_", "_", "CF", ")", "{", "*", "_", "_", "CF", "=", "(", "unsigned", "char", ")", "_", "_", "builtin_ia32_ktestcqi", "(", "_", "_", "A", ",", "_", "_", "B", ")", ";", "return", "(", "unsigned", "char", ")", "_", "_", "builtin_ia32_ktestzqi", "(", "_", "_", "A", ",", "_", "_" ]

GCC

s390

CPP

next_suggestion

MPU

10,125

[ "case", "PROCESSOR_2964_Z13", ":" ]

[ "case", "PROCESSOR_2094_Z9_109", ":", "case", "PROCESSOR_2094_Z9_EC", ":", "case", "PROCESSOR_2817_Z196", ":", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_2097_Z10", ":", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_2064_Z900", ":", "case", "PROCESSOR_2827_ZEC12", ":" ]

GCC

mips

MD

program_repair

CPU

10,126

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

powerpcspe

CPP

code_generation

CPU

10,127

[ "static", "rtx", "alignment_mask", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "body", ")", "!=", "SET", "||", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "!=", "AND", "||", "!", "REG_P", "(", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "rtx", "mask", "=", "XEXP", "(", "SET_SRC", "(", "body", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "mask", ")", "==", "CONST_INT", ")", "{", "if", "(", "INTVAL", "(", "mask", ")", "==", "-", "<NUM_LIT>", ")", "return", "alignment_with_canonical_addr", "(", "SET_SRC", "(", "body", ")", ")", ";", "else", "return", "<NUM_LIT>", ";", "}", "if", "(", "!", "REG_P", "(", "mask", ")", ")", "return", "<NUM_LIT>", ";", "struct", "df_insn_info", "*", "insn_info", "=", "DF_INSN_INFO_GET", "(", "insn", ")", ";", "df_ref", "use", ";", "rtx", "real_mask", "=", "<NUM_LIT>", ";", "FOR_EACH_INSN_INFO_USE", "(", "use", ",", "insn_info", ")", "{", "if", "(", "!", "rtx_equal_p", "(", "DF_REF_REG", "(", "use", ")", ",", "mask", ")", ")", "continue", ";", "struct", "df_link", "*", "def_link", "=", "DF_REF_CHAIN", "(", "use", ")", ";", "if", "(", "!", "def_link", "||", "def_link", "->", "next", ")", "return", "<NUM_LIT>", ";", "rtx_insn", "*", "const_insn", "=", "DF_REF_INSN", "(", "def_link", "->", "ref", ")", ";", "rtx", "const_body", "=", "PATTERN", "(", "const_insn", ")", ";", "if", "(", "GET_CODE", "(", "const_body", ")", "!=", "SET", ")", "return", "<NUM_LIT>", ";", "real_mask", "=", "SET_SRC", "(", "const_body", ")", ";", "if", "(", "GET_CODE", "(", "real_mask", ")", "!=", "CONST_INT", "||", "INTVAL", "(", "real_mask", ")", "!=", "-", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}", "if", "(", "real_mask", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "alignment_with_canonical_addr", "(", "SET_SRC", "(", "body", ")", ")", ";", "}" ]

[ "Check", "whether", "an", "rtx", "is", "an", "alignment", "mask", ",", "and", "if", "so", ",", "return", "a", "fully-expanded", "rtx", "for", "the", "masking", "operation", "." ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

10,128

[ ";" ]

[ "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ")", ";", "if", "(", "!", "TPC", ")", "return", "false", ";", "const", "TargetMachine", "&", "TM", "=", "TPC", "->", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "*", "U", ":", "F", ".", "users", "(", ")", ")", "{", "auto", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "U", ")", ";", "if", "(", "!", "CI", ")", "continue" ]

GCC

avr

MD

next_suggestion

MPU

10,129

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "udiv", ":", "SI", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "umod", ":", "SI", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "HI", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "HI", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

10,130

[ "<NUM_LIT>", ")", ";" ]

[ "if", "(", "Dep", ".", "getReg", "(", ")", "!=", "DstInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "return", ";", "}", "else", "if", "(", "QII", "->", "isPostIncrement", "(", "*", "DstInst", ")", "&&", "DstInst", "->", "mayStore", "(", ")", "&&", "Dep", ".", "isAssignedRegDep", "(", ")", ")", "{", "MachineOperand", "&", "Op", "=", "DstInst", "->", "getOperand", "(", "DstInst", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "Dep", ".", "getReg", "(", ")", "!=", "Op", ".", "getReg", "(", ")", ")", "return", ";", "}", "if", "(", "useBSBScheduling", "(", ")", "&&", "SrcInst", "->", "isPHI", "(", ")", ")", "{", "changePhiLatency", "(", "*", "SrcInst", ",", "Dst", ",", "Dep", ")", ";", "return", ";", "}", "if", "(", "DstInst", "->", "isRegSequence", "(", ")", "&&", "Dst", "->", "NumSuccs", "==", "<NUM_LIT>", ")", "DstInst", "=", "Dst", "->", "Succs", "[", "<NUM_LIT>", "]", ".", "getSUnit", "(", ")", "->", "getInstr", "(", ")", ";", "if", "(", "EnableDotCurSched", "&&", "QII", "->", "isToBeScheduledASAP", "(", "*", "SrcInst", ",", "*", "DstInst", ")", "&&", "isBestZeroLatency", "(", "Src", ",", "Dst", ",", "QII", ")", ")", "{", "Dep", ".", "setLatency", "(" ]

LLVM

PowerPC

TD

stmt_completion

CPU

10,131

[ "let", "PredicateMethod", "=", "<STR_LIT>", ";" ]

[ "def", "PPCCondBrAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";" ]

GCC

aarch64

CPP

program_repair

CPU

10,132

[ "<FIXS>", "unsigned", "int", "high", ";", "poly_uint64", "nelt", "=", "d", "->", "perm", ".", "length", "(", ")", ";", "<FIXE>" ]

[ "static", "boolaarch64_evpc_zip", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "<BUGS>", "unsigned", "int", "high", ",", "nelt", "=", "d", "->", "perm", ".", "length", "(", ")", ";", "<BUGE>", "rtx", "out", ",", "in0", ",", "in1", ",", "x", ";", "machine_mode", "vmode", "=", "d", "->", "vmode", ";" ]

GCC

c6x

CPP

stmt_completion

VLIW

10,133

[ ";" ]

[ "nops", "-=", "<NUM_LIT>", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nops", ";", "i", "++", ")", "{", "rtx", "op", "=", "recog_data", ".", "operand", "[", "i", "]", ";", "if", "(", "recog_data", ".", "operand_type", "[", "i", "]", "==", "OP_OUT", ")", "continue", ";", "if", "(", "REG_P", "(", "op", ")", ")", "{", "bool", "this_cross", "=", "cross", ";", "if", "(", "destrf", "==", "DEST_REGFILE_A", "&&", "A_REGNO_P", "(", "REGNO", "(", "op", ")", ")", ")", "this_cross", "=", "false", ";", "if", "(", "destrf", "==", "DEST_REGFILE_B", "&&", "B_REGNO_P", "(", "REGNO", "(", "op", ")", ")", ")", "this_cross", "=", "false", ";", "c6x_mark_reg_read", "(", "op", ",", "this_cross", ")", ";", "}", "else", "if", "(", "MEM_P", "(", "op", ")", ")", "{", "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "POST_INC", ":", "case", "PRE_INC", ":", "case", "POST_DEC", ":", "case", "PRE_DEC", ":", "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "case", "REG", ":", "c6x_mark_reg_read", "(", "op", ",", "false", ")", ";", "break", ";", "case", "POST_MODIFY", ":", "case", "PRE_MODIFY", ":", "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "op", ")", "==", "PLUS", ")", ";", "case", "PLUS", ":", "c6x_mark_reg_read", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "false", ")", ";", "if", "(", "REG_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "c6x_mark_reg_read", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ",", "false", ")", ";", "break", ";", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "case", "CONST", ":", "c6x_mark_regno_read", "(", "REG_B14", ",", "false", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")" ]

LLVM

Teak

CPP

program_repair

DSP

10,134

[ "<FIXS>", "return", "ExpandSelectCC", "(", "MI", ",", "BB", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "<FIXE>" ]

[ "llvm_unreachable", "(", "<STR_LIT>", "Unknown SELECT_CC!", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGS>", "return", "ExpandSelectCC", "(", "MI", ",", "BB", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "<BUGE>", "}", "}" ]

LLVM

Mips

CPP

program_repair

CPU

10,135

[ "<FIXS>", "<FIXE>", "<FIXS>", "case", "Mips", "::", "fixup_Mips_GOT_Local", ":", "Value", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "+", "(", "(", "Value", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", ";", "<FIXE>" ]

[ "Value", ">>=", "<NUM_LIT>", ";", "break", ";", "<BUGS>", "}", "switch", "(", "Kind", ")", "{", "default", ":", "break", ";", "case", "FK_GPRel_4", ":", "case", "FK_Data_4", ":", "Value", "&=", "<NUM_LIT>", ";", "break", ";", "case", "Mips", "::", "fixup_Mips_26", ":", "Value", "&=", "<NUM_LIT>", ";", "break", ";", "case", "Mips", "::", "fixup_Mips_LO16", ":", "case", "Mips", "::", "fixup_Mips_PC16", ":", "Value", "&=", "<NUM_LIT>", ";", "break", ";", "<BUGE>", "case", "Mips", "::", "fixup_Mips_HI16", ":", "<BUGS>", "Value", ">>=", "<NUM_LIT>", ";", "<BUGE>", "break", ";", "}" ]

GCC

arm

CPP

program_repair

CPU

10,136

[ "<FIXS>", "case", "E_CCmode", ":", "<FIXE>" ]

[ "default", ":", "return", "ARM_NV", ";", "}", "<BUGS>", "case", "CCmode", ":", "<BUGE>", "switch", "(", "comp_code", ")", "{", "case", "NE", ":", "return", "ARM_NE", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

10,137

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

10,138

[ "}" ]

[ "SDLoc", "dl", "(", "Op", ")", ";", "assert", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "<STR_LIT>", "LowerINSERT_VECTOR_ELT_i1 called without MVE!", "<STR_LIT>", ")", ";", "SDValue", "Conv", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "Op", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "Lane", "=", "Op", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "unsigned", "LaneWidth", "=", "getVectorTyFromPredicateVector", "(", "VecVT", ")", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "SDValue", "Shift", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "dl", ",", "MVT", "::", "i32", ",", "Conv", ",", "DAG", ".", "getConstant", "(", "Lane", "*", "LaneWidth", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "return", "Shift", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

10,139

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

10,140

[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]

LLVM

ARM

CPP

stmt_completion

CPU

10,141

[ "ShAmt", ";" ]

[ "assert", "(", "MO2", ".", "getReg", "(", ")", "&&", "<STR_LIT>", "Invalid so_reg load / store address!", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "unsigned", "ShAmt", "=", "MO3", ".", "getImm", "(", ")", ";", "if", "(", "ShAmt", ")", "{", "assert", "(", "ShAmt", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", "Not a valid Thumb2 addressing mode!", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ", lsl #", "<STR_LIT>", "<<" ]

GCC

nios2

MD

next_suggestion

MPU

10,142

[ "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "]", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

moxie

CPP

next_suggestion

CPU

10,143

[ "output_address", "(", "GET_MODE", "(", "XEXP", "(", "operand", ",", "<NUM_LIT>", ")", ")", ",", "XEXP", "(", "operand", ",", "<NUM_LIT>", ")", ")", ";" ]

[ "case", "REG", ":", "if", "(", "REGNO", "(", "operand", ")", ">", "MOXIE_R13", ")", "internal_error", "(", "<STR_LIT>", "internal error: bad register: %d", "<STR_LIT>", ",", "REGNO", "(", "operand", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "%s", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "operand", ")", "]", ")", ";", "return", ";", "case", "MEM", ":" ]

LLVM

AArch64

CPP

next_suggestion

CPU

10,144

[ "assert", "(", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "invalid ORRv16i8 operands", "<STR_LIT>", ")", ";" ]

[ "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{" ]

LLVM

Hexagon

TD

next_suggestion

DSP

10,145

[ "}" ]

[ "let", "addrMode", "=", "Absolute", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "DecoderNamespace", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

program_repair

GPU

10,146

[ "<FIXS>", "if", "(", "!", "Ty", ".", "isVector", "(", ")", "||", "!", "IsD16", ")", "<FIXE>" ]

[ "if", "(", "BaseOpcode", "->", "Store", ")", "{", "<BUGS>", "Register", "VData", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LLT", "Ty", "=", "MRI", "->", "getType", "(", "VData", ")", ";", "if", "(", "!", "Ty", ".", "isVector", "(", ")", "||", "Ty", ".", "getElementType", "(", ")", "!=", "S16", ")", "<BUGE>", "return", "true", ";", "Register", "RepackedReg", "=", "handleD16VData", "(", "B", ",", "*", "MRI", ",", "VData", ",", "true", ")", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

10,147

[ "if", "(", "!", "Ins", ".", "empty", "(", ")", ")", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";" ]

[ "if", "(", "CallOpc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "needsTOCRestore", "=", "true", ";", "}", "else", "if", "(", "(", "CallOpc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "(", "!", "isLocalCall", "(", "Callee", ")", "||", "DAG", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", ")", "{", "CallOpc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "}", "Chain", "=", "DAG", ".", "getNode", "(", "CallOpc", ",", "dl", ",", "NodeTys", ",", "Ops", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "needsTOCRestore", ")", "{", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ";", "EVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "SDValue", "StackPtr", "=", "DAG", ".", "getRegister", "(", "PPC", "::", "X1", ",", "PtrVT", ")", ";", "unsigned", "TOCSaveOffset", "=", "PPCFrameLowering", "::", "getTOCSaveOffset", "(", "isELFv2ABI", ")", ";", "SDValue", "TOCOff", "=", "DAG", ".", "getIntPtrConstant", "(", "TOCSaveOffset", ")", ";", "SDValue", "AddTOC", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i64", ",", "StackPtr", ",", "TOCOff", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "Chain", ",", "AddTOC", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "NumBytes", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "BytesCalleePops", ",", "true", ")", ",", "InFlag", ",", "dl", ")", ";" ]

GCC

frv

CPP

code_generation

VLIW

10,148

[ "static", "void", "frv_output_dwarf_dtprel", "(", "FILE", "*", "file", ",", "int", "size", ",", "rtx", "x", ")", "{", "gcc_assert", "(", "size", "==", "<NUM_LIT>", ")", ";", "fputs", "(", "<STR_LIT>", "\\t.picptr\\ttlsmoff(", "<STR_LIT>", ",", "file", ")", ";", "output_addr_const", "(", "file", ",", "plus_constant", "(", "Pmode", ",", "x", ",", "TLS_BIAS", ")", ")", ";", "fputs", "(", "<STR_LIT>", ")", "<STR_LIT>", ",", "file", ")", ";", "}" ]

[ "This", "is", "called", "from", "dwarf2out.cc", "via", "TARGET_ASM_OUTPUT_DWARF_DTPREL", ".", "We", "need", "to", "emit", "DTP-relative", "relocations", "." ]

LLVM

AArch64

CPP

stmt_completion

CPU

10,149

[ ";" ]

[ "bool", "hasSwiftAsyncContext", "(", ")", "const", "{", "return", "HasSwiftAsyncContext" ]

GCC

i386

MD

next_suggestion

CPU

10,150

[ "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "op", ")" ]

[ "(", "match_code", "<STR_LIT>", ")", "{" ]

LLVM

AArch64

CPP

stmt_completion

CPU

10,151

[ ";" ]

[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "AARCH64_LOWER_HOMOGENEOUS_PROLOG_EPILOG_NAME" ]

LLVM

Hexagon

TD

next_suggestion

DSP

10,152

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

GCC

arm

MD

stmt_completion

CPU

10,153

[ "<STR_LIT>", ")", "]" ]

[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "DI", "(", "sign_extend", ":", "DI", "(", "vec_select", ":", "SI", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "(", "sign_extend", ":", "DI", "(", "vec_select", ":", "SI", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]

LLVM

SIC

CPP

stmt_completion

CPU

10,154

[ "MachineFunction", "&", "MF", ")", "const", "{" ]

[ "bool", "SICRegisterInfo", "::", "requiresRegisterScavenging", "(", "const" ]

GCC

bfin

CPP

code_generation

DSP

10,155

[ "static", "int", "n_dregs_to_save", "(", "bool", "is_inthandler", ",", "bool", "consecutive", ")", "{", "int", "count", "=", "<NUM_LIT>", ";", "unsigned", "i", ";", "for", "(", "i", "=", "REG_R7", "+", "<NUM_LIT>", ";", "i", "--", "!=", "REG_R0", ";", ")", "{", "if", "(", "must_save_p", "(", "is_inthandler", ",", "i", ")", ")", "count", "++", ";", "else", "if", "(", "consecutive", ")", "return", "count", ";", "}", "return", "count", ";", "}" ]

[ "Compute", "the", "number", "of", "DREGS", "to", "save", "with", "a", "push_multiple", "operation", ".", "This", "could", "include", "registers", "that", "are", "n't", "modified", "in", "the", "function", ",", "since", "push_multiple", "only", "takes", "a", "range", "of", "registers", ".", "If", "IS_INTHANDLER", ",", "then", "everything", "that", "is", "live", "must", "be", "saved", ",", "even", "if", "normally", "call-clobbered", "." ]

LLVM

AArch64

CPP

next_suggestion

CPU

10,156

[ "Register", "OffsetReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "s64", ")", ";" ]

[ "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "LLT", "p0", "=", "LLT", "::", "pointer", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "LLT", "s64", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "if", "(", "IsTailCall", ")", "{", "Offset", "+=", "FPDiff", ";", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateFixedObject", "(", "Size", ",", "Offset", ",", "true", ")", ";", "Register", "FIReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "p0", ")", ";", "MIRBuilder", ".", "buildFrameIndex", "(", "FIReg", ",", "FI", ")", ";", "MPO", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ";", "return", "FIReg", ";", "}", "if", "(", "!", "SPReg", ")", "SPReg", "=", "MIRBuilder", ".", "buildCopy", "(", "p0", ",", "Register", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "getReg", "(", "<NUM_LIT>", ")", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

10,157

[ "::", "AGPRRegBank", ")", ";" ]

[ "(", "void", ")", "RBSGPR", ";", "assert", "(", "&", "RBSGPR", "==", "&", "AMDGPU", "::", "SGPRRegBank", ")", ";", "const", "RegisterBank", "&", "RBVGPR", "=", "getRegBank", "(", "AMDGPU", "::", "VGPRRegBankID", ")", ";", "(", "void", ")", "RBVGPR", ";", "assert", "(", "&", "RBVGPR", "==", "&", "AMDGPU", "::", "VGPRRegBank", ")", ";", "const", "RegisterBank", "&", "RBAGPR", "=", "getRegBank", "(", "AMDGPU", "::", "AGPRRegBankID", ")", ";", "(", "void", ")", "RBAGPR", ";", "assert", "(", "&", "RBAGPR", "==", "&", "AMDGPU" ]

LLVM

ARM64

TD

next_suggestion

CPU

10,158

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rmode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

10,159

[ ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

ARM64

TD

next_suggestion

CPU

10,160

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

epiphany

MD

next_suggestion

MPU

10,161

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

10,162

[ ";" ]

[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>" ]

LLVM

Mips

CPP

stmt_completion

CPU

10,163

[ ")", "return", "Out", ";" ]

[ "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "Mips", "::", "HI", ",", "InHi", ",", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "append", "(", "Op", "->", "op_begin", "(", ")", "+", "HasChainIn", "+", "<NUM_LIT>", ",", "Op", "->", "op_end", "(", ")", ")", ";", "Ops", ".", "push_back", "(", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "append", "(", "Op", "->", "op_begin", "(", ")", "+", "HasChainIn", "+", "<NUM_LIT>", ",", "Op", "->", "op_end", "(", ")", ")", ";", "}", "if", "(", "!", "HasI64Out", ")", "return", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "Op", "->", "value_begin", "(", ")", ",", "Op", "->", "getNumValues", "(", ")", ",", "Ops", ".", "begin", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";", "SDValue", "Intr", "=", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ",", "Ops", ".", "begin", "(", ")", ",", "Ops", ".", "size", "(", ")", ")", ";", "SDValue", "OutLo", "=", "DAG", ".", "getCopyFromReg", "(", "Intr", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DL", ",", "Mips", "::", "LO", ",", "MVT", "::", "i32", ",", "Intr", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "OutHi", "=", "DAG", ".", "getCopyFromReg", "(", "OutLo", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DL", ",", "Mips", "::", "HI", ",", "MVT", "::", "i32", ",", "OutLo", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Out", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_PAIR", ",", "DL", ",", "MVT", "::", "i64", ",", "OutLo", ",", "OutHi", ")", ";", "if", "(", "!", "HasChainIn" ]

LLVM

ARM

CPP

next_suggestion

CPU

10,164

[ "return", "(", "StackSizeInBytes", ">=", "StackProbeSize", ")", "&&", "!", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", "no-stack-arg-probe", "<STR_LIT>", ")", ";" ]

[ "static", "bool", "WindowsRequiresStackProbe", "(", "const", "MachineFunction", "&", "MF", ",", "size_t", "StackSizeInBytes", ")", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "unsigned", "StackProbeSize", "=", "(", "MFI", ".", "getStackProtectorIndex", "(", ")", ">", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", "stack-probe-size", "<STR_LIT>", ")", ")", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "stack-probe-size", "<STR_LIT>", ")", ".", "getValueAsString", "(", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "StackProbeSize", ")", ";" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

10,165

[ "for", "(", "std", "::", "pair", "<", "RegisterRef", ",", "unsigned", ">", "P", ":", "ImpUses", ")", "{" ]

[ "if", "(", "!", "Seg", ".", "start", ".", "isRegister", "(", ")", ")", "continue", ";", "MachineInstr", "*", "DefI", "=", "LIS", "->", "getInstructionFromIndex", "(", "Seg", ".", "start", ")", ";", "for", "(", "auto", "&", "Op", ":", "DefI", "->", "operands", "(", ")", ")", "{", "auto", "P", "=", "IsRegDef", "(", "Op", ")", ";", "if", "(", "P", ".", "second", "&&", "Seg", ".", "end", ".", "isDead", "(", ")", ")", "{", "Op", ".", "setIsDead", "(", "true", ")", ";", "}", "else", "if", "(", "P", ".", "first", ")", "{", "DefRegs", ".", "insert", "(", "Op", ")", ";", "Op", ".", "setIsDead", "(", "false", ")", ";", "}", "}", "}", "for", "(", "auto", "&", "Seg", ":", "Range", ")", "{", "if", "(", "!", "Seg", ".", "start", ".", "isRegister", "(", ")", "||", "!", "Range", ".", "liveAt", "(", "Seg", ".", "start", ".", "getPrevSlot", "(", ")", ")", ")", "continue", ";", "MachineInstr", "*", "DefI", "=", "LIS", "->", "getInstructionFromIndex", "(", "Seg", ".", "start", ")", ";", "if", "(", "!", "HII", "->", "isPredicated", "(", "*", "DefI", ")", ")", "continue", ";", "std", "::", "map", "<", "RegisterRef", ",", "unsigned", ">", "ImpUses", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "DefI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineOperand", "&", "Op", "=", "DefI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", "||", "!", "DefRegs", ".", "count", "(", "Op", ")", ")", "continue", ";", "if", "(", "Op", ".", "isDef", "(", ")", ")", "{", "if", "(", "!", "Op", ".", "isTied", "(", ")", ")", "ImpUses", ".", "insert", "(", "{", "Op", ",", "i", "}", ")", ";", "}", "else", "{", "if", "(", "Op", ".", "isTied", "(", ")", ")", "ImpUses", ".", "erase", "(", "Op", ")", ";", "}", "}", "if", "(", "ImpUses", ".", "empty", "(", ")", ")", "continue", ";", "MachineFunction", "&", "MF", "=", "*", "DefI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

10,166

[ "Register", "ScaledReg", "=", "ResultReg", ";" ]

[ "case", "AMDGPU", "::", "SI_SPILL_A512_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_A128_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_A64_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_A32_SAVE", ":", "{", "const", "MachineOperand", "*", "VData", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "vdata", ")", ";", "assert", "(", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "soffset", ")", "->", "getReg", "(", ")", "==", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ";", "buildSpillLoadStore", "(", "MI", ",", "AMDGPU", "::", "BUFFER_STORE_DWORD_OFFSET", ",", "Index", ",", "VData", "->", "getReg", "(", ")", ",", "VData", "->", "isKill", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "srsrc", ")", "->", "getReg", "(", ")", ",", "FrameReg", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", "->", "getImm", "(", ")", ",", "*", "MI", "->", "memoperands_begin", "(", ")", ",", "RS", ")", ";", "MFI", "->", "addToSpilledVGPRs", "(", "getNumSubRegsForSpillOp", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "case", "AMDGPU", "::", "SI_SPILL_V32_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_V64_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_V96_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_V128_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_V160_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_V256_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_V512_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_V1024_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_A32_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_A64_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_A128_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_A512_RESTORE", ":", "case", "AMDGPU", "::", "SI_SPILL_A1024_RESTORE", ":", "{", "const", "MachineOperand", "*", "VData", "=", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "vdata", ")", ";", "assert", "(", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "soffset", ")", "->", "getReg", "(", ")", "==", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ")", ";", "buildSpillLoadStore", "(", "MI", ",", "AMDGPU", "::", "BUFFER_LOAD_DWORD_OFFSET", ",", "Index", ",", "VData", "->", "getReg", "(", ")", ",", "VData", "->", "isKill", "(", ")", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "srsrc", ")", "->", "getReg", "(", ")", ",", "FrameReg", ",", "TII", "->", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "offset", ")", "->", "getImm", "(", ")", ",", "*", "MI", "->", "memoperands_begin", "(", ")", ",", "RS", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "break", ";", "}", "default", ":", "{", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "IsMUBUF", "=", "TII", "->", "isMUBUF", "(", "*", "MI", ")", ";", "if", "(", "!", "IsMUBUF", "&&", "!", "MFI", "->", "isEntryFunction", "(", ")", ")", "{", "bool", "IsCopy", "=", "MI", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_MOV_B32_e32", ";", "Register", "ResultReg", "=", "IsCopy", "?", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ":", "RS", "->", "scavengeRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ",", "MI", ",", "<NUM_LIT>", ")", ";", "int64_t", "Offset", "=", "FrameInfo", ".", "getObjectOffset", "(", "Index", ")", ";", "if", "(", "Offset", "==", "<NUM_LIT>", ")", "{", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_LSHRREV_B32_e64", ")", ",", "ResultReg", ")", ".", "addImm", "(", "ST", ".", "getWavefrontSizeLog2", "(", ")", ")", ".", "addReg", "(", "FrameReg", ")", ";", "}", "else", "{", "if", "(", "auto", "MIB", "=", "TII", "->", "getAddNoCarry", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "ResultReg", ",", "*", "RS", ")", ")", "{" ]

LLVM

ARM

CPP

next_suggestion

CPU

10,167

[ "return", "Reductions", ";" ]

[ "for", "(", "PHINode", "&", "Phi", ":", "Header", "->", "phis", "(", ")", ")", "{", "const", "auto", "*", "Ty", "=", "Phi", ".", "getType", "(", ")", ";", "if", "(", "!", "Ty", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "continue", ";", "const", "bool", "IsReduction", "=", "RecurrenceDescriptor", "::", "AddReductionVar", "(", "&", "Phi", ",", "RecurrenceDescriptor", "::", "RK_IntegerAdd", ",", "TheLoop", ",", "HasFnNoNaNAttr", ",", "RecDesc", ")", ";", "if", "(", "!", "IsReduction", ")", "continue", ";", "Instruction", "*", "Acc", "=", "dyn_cast", "<", "Instruction", ">", "(", "Phi", ".", "getIncomingValueForBlock", "(", "Latch", ")", ")", ";", "if", "(", "!", "Acc", ")", "continue", ";", "Reductions", ".", "push_back", "(", "Reduction", "(", "&", "Phi", ",", "Acc", ")", ")", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\nAccumulating integer additions (reductions) found:\\n", "<STR_LIT>", ";", "for", "(", "auto", "R", ":", "Reductions", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "- ", "<STR_LIT>", ";", "R", ".", "Phi", "->", "dump", "(", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "-> ", "<STR_LIT>", ";", "R", ".", "AccIntAdd", "->", "dump", "(", ")", ";", "}", ")", ";" ]

LLVM

TVM

CPP

stmt_completion

Virtual ISA

10,168

[ "return", "false", ";" ]

[ "MachineBasicBlock", "*", "Succ0", "=", "Head", "->", "succ_begin", "(", ")", "[", "<NUM_LIT>", "]", ";", "MachineBasicBlock", "*", "Succ1", "=", "Head", "->", "succ_begin", "(", ")", "[", "<NUM_LIT>", "]", ";", "if", "(", "Succ0", "->", "pred_size", "(", ")", "!=", "<NUM_LIT>", "||", "Succ1", "->", "pred_size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "Succ0", "->", "succ_empty", "(", ")", "||", "Succ0", "->", "getFirstTerminator", "(", ")", "==", "Succ0", "->", "end", "(", ")", "||", "Succ0", "->", "getFirstTerminator", "(", ")", "->", "getOpcode", "(", ")", "!=", "TVM", "::", "THROW", ")", "std", "::", "swap", "(", "Succ0", ",", "Succ1", ")", ";", "if", "(", "!", "Succ0", "->", "succ_empty", "(", ")", ")", "return", "false", ";", "if", "(", "Succ1", "->", "phis", "(", ")", ".", "begin", "(", ")", "!=", "Succ1", "->", "phis", "(", ")", ".", "end", "(", ")", ")", "return", "false", ";", "if", "(", "Succ0", "->", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "auto", "&", "MI", "=", "Succ0", "->", "front", "(", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "!=", "TVM", "::", "THROW", ")", "return", "false", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "if", "(", "TII", "->", "analyzeBranch", "(", "*", "Head", ",", "TBB", ",", "FBB", ",", "Cond", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Branch not analyzable.\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "TBB", "!=", "Succ0", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "setImm", "(", "!", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";", "if", "(", "!", "TII", "->", "PredicateInstruction", "(", "MI", ",", "Cond", ")", ")" ]

LLVM

Patmos

CPP

stmt_completion

VLIW

10,169

[ ")", ")", "{" ]

[ "MCGNode", "*", "MCGN", "=", "*", "WL", ".", "begin", "(", ")", ";", "WL", ".", "erase", "(", "MCGN", ")", ";", "if", "(", "MCGN", "->", "isDead", "(", ")", ")", "continue", ";", "MCGN", "->", "IsInSCC", "=", "true", ";", "const", "MCGSites", "&", "called", "(", "MCGN", "->", "getSites", "(", ")", ")", ";", "for", "(", "MCGSites", "::", "const_iterator", "j", "(", "called", ".", "begin", "(", ")", ")", ",", "je", "(", "called", ".", "end", "(", ")", ")", ";", "j", "!=", "je", ";", "j", "++", ")", "{", "MCGNode", "*", "callee", "=", "(", "*", "j", ")", "->", "getCallee", "(", ")", ";", "if", "(", "!", "callee", "->", "isInSCC", "(" ]

LLVM

ARM

CPP

stmt_completion

CPU

10,170

[ "Memory", ".", "OffsetRegNum", ")", ")", ";" ]

[ "if", "(", "!", "isMem", "(", ")", "||", "!", "Memory", ".", "OffsetRegNum", "||", "Memory", ".", "isNegative", "||", "Memory", ".", "ShiftType", "!=", "<STR_LIT>", "::", "<STR_LIT>", "||", "Memory", ".", "Alignment", "!=", "<NUM_LIT>", ")", "return", "false", ";", "return", "isARMLowRegister", "(", "Memory", ".", "BaseRegNum", ")", "&&", "(", "!", "Memory", ".", "OffsetRegNum", "||", "isARMLowRegister", "(" ]

LLVM

ARM

TD

stmt_completion

CPU

10,171

[ ">", ",", "Requires", "<", "[", "HasVFP4", "]", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v4f32", "(", "fma", "QPR", ":", "$", "Vn", ",", "QPR", ":", "$", "Vm", ",", "QPR", ":", "$", "src1", ")", ")", ",", "(", "VFMAfq", "QPR", ":", "$", "src1", ",", "QPR", ":", "$", "Vn", ",", "QPR", ":", "$", "Vm", ")" ]

LLVM

AMDGPU

TD

stmt_completion

GPU

10,172

[ "=", "index_mode", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "src1", ";", "bits", "<", "<NUM_LIT>", ">", "src1_rel", ";", "bits", "<", "<NUM_LIT>", ">", "index_mode", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "pred_sel", ";", "bits", "<", "<NUM_LIT>", ">", "last", ";", "bits", "<", "<NUM_LIT>", ">", "src0_sel", "=", "src0", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "src0_chan", "=", "src0", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "src1_sel", "=", "src1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "src1_chan", "=", "src1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Word0", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src0_sel", ";", "let", "Word0", "{", "<NUM_LIT>", "}", "=", "src0_rel", ";", "let", "Word0", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src0_chan", ";", "let", "Word0", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src1_sel", ";", "let", "Word0", "{", "<NUM_LIT>", "}", "=", "src1_rel", ";", "let", "Word0", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src1_chan", ";", "let", "Word0", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

LLVM

Hexagon

TD

stmt_completion

DSP

10,173

[ ";" ]

[ "def", "L2_ploadrbtnew_io", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "IntRegs", ":", "$", "Rs32", ",", "u32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_44d3da28", ",", "TypeV2LDST", ">", ",", "Enc_a21d47", ",", "AddrModeRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

10,174

[ "let", "isPseudo", "=", "<NUM_LIT>", ";" ]

[ "let", "isReMaterializable", "=", "<NUM_LIT>", ";", "let", "isAsCheapAsAMove", "=", "<NUM_LIT>", ";", "let", "isMoveImm", "=", "<NUM_LIT>", ";" ]

GCC

loongarch

CPP

stmt_completion

CPU

10,175

[ ")", ")", "_", "_", "m256i", "_", "_", "lasx_xvreplgr2vr_h", "(", "int", "_", "<NUM_LIT>", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__" ]

GCC

gcn

MD

stmt_completion

GPU

10,176

[ "<STR_LIT>", ")" ]

[ "(", "UNSPEC_UMAX_DPP_SHR", "<STR_LIT>", ")", "(", "UNSPEC_PLUS_DPP_SHR", "<STR_LIT>", ")", "(", "UNSPEC_AND_DPP_SHR" ]

LLVM

ARM

TD

stmt_completion

CPU

10,177

[ "=", "<NUM_LIT>", ";" ]

[ "def", "_fixed", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op7_4", ",", "(", "outs", "VecListOneDAllLanes", ":", "$", "Vd", ",", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "AddrMode", ":", "$", "Rn", ")", ",", "IIC_VLD1dupu", ",", "<STR_LIT>", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{", "let", "Rm" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

10,178

[ ")", ";" ]

[ "auto", "*", "IntTy", "=", "Type", "::", "getInt32Ty", "(", "CV", "->", "getContext", "(", ")", ")", ";", "return", "AsmPrinter", "::", "lowerConstant", "(", "ConstantInt", "::", "get", "(", "IntTy", ",", "*", "Address", ")", ")", ";", "}", "}", "if", "(", "const", "MCExpr", "*", "E", "=", "lowerAddrSpaceCast", "(", "TM", ",", "CV", ",", "OutContext", ")", ")", "return", "E", ";", "return", "AsmPrinter", "::", "lowerConstant", "(", "CV" ]

GCC

arm

CPP

stmt_completion

CPU

10,179

[ ",", "_", "_", "count", ")", ";" ]

[ "return", "(", "_", "_", "m64", ")", "_", "_", "builtin_arm_wslld", "(", "_", "_", "m" ]

LLVM

Hexagon

TD

stmt_completion

DSP

10,180

[ "<NUM_LIT>", ";" ]

[ "def", "F2_conv_sf2ud_chop", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_3a3d62", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", "=" ]

LLVM

Mips

TD

program_repair

CPU

10,181

[ "<FIXS>", "let", "Predicates", "=", "[", "HasSEInReg", ",", "HasStandardEncoding", "]", ";", "<FIXE>" ]

[ "[", "(", "set", "RC", ":", "$", "rd", ",", "(", "sext_inreg", "RC", ":", "$", "rt", ",", "vt", ")", ")", "]", ",", "NoItinerary", ">", "{", "let", "rs", "=", "<NUM_LIT>", ";", "let", "shamt", "=", "sa", ";", "<BUGS>", "let", "Predicates", "=", "[", "HasSEInReg", "]", ";", "<BUGE>", "}" ]

LLVM

AArch64

TD

stmt_completion

CPU

10,182

[ ";" ]

[ "def", "pstatefield1_op", ":", "Operand", "<", "i32", ">", "{", "let", "ParserMatchClass", "=", "SystemPStateFieldWithImm0_1Operand", ";", "let", "PrintMethod", "=", "<STR_LIT>" ]

LLVM

AArch64

TD

next_suggestion

CPU

10,183

[ "}" ]

[ "def", "imm0_127", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=", "Imm0_127Operand", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]

GCC

ft32

MD

stmt_completion

MPU

10,184

[ ")", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "BLK", "[", "(", "use", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "UNSPEC_SETMEM" ]

GCC

rs6000

CPP

stmt_completion

CPU

10,185

[ "lwz", "<STR_LIT>", ";" ]

[ "if", "(", "mode", "==", "SFmode", ")", "load_string", "=", "<STR_LIT>", "lfs", "<STR_LIT>", ";", "else", "if", "(", "mode", "==", "DFmode", "||", "mode", "==", "DImode", ")", "load_string", "=", "<STR_LIT>", "lfd", "<STR_LIT>", ";", "else", "gcc_unreachable", "(", ")", ";", "}", "else", "if", "(", "ALTIVEC_REGNO_P", "(", "r", ")", "&&", "TARGET_P9_DFORM_SCALAR", ")", "{", "if", "(", "mode", "==", "SFmode", ")", "load_string", "=", "<STR_LIT>", "lxssp", "<STR_LIT>", ";", "else", "if", "(", "mode", "==", "DFmode", "||", "mode", "==", "DImode", ")", "load_string", "=", "<STR_LIT>", "lxsd", "<STR_LIT>", ";", "else", "gcc_unreachable", "(", ")", ";", "}", "else", "if", "(", "INT_REGNO_P", "(", "r", ")", ")", "{", "switch", "(", "mode", ")", "{", "case", "QImode", ":", "load_string", "=", "<STR_LIT>", "lbz", "<STR_LIT>", ";", "break", ";", "case", "HImode", ":", "load_string", "=", "<STR_LIT>", "lhz", "<STR_LIT>", ";", "break", ";", "case", "SImode", ":", "case", "SFmode", ":", "load_string", "=", "<STR_LIT>" ]

GCC

rl78

CPP

next_suggestion

MPU

10,186

[ "}" ]

[ "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "PLUS", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "ASHIFT", ":", "case", "ASHIFTRT", ":", "case", "LSHIFTRT", ":", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", "{", "switch", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "case", "<NUM_LIT>", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "case", "<NUM_LIT>", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "}", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", "+", "<NUM_LIT>", "*", "<NUM_LIT>", ")", ";", "return", "true", ";", "default", ":", "break", ";", "}", "}", "return", "false", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

10,187

[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]

[ "let", "Latency", "=", "<NUM_LIT>", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

10,188

[ ";" ]

[ "Changed", "=", "true", ";", "}", "while", "(", "I", "!=", "MFI", "->", "end", "(", ")", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "Mips", "::", "JALR", ")", "{", "++", "I", ";", "continue", ";", "}", "DebugLoc", "dl", "=", "I", "->", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "MBB", ",", "++", "I", ",", "dl", ",", "TII", "->", "get", "(", "Mips", "::", "LW", ")", ",", "Mips", "::", "GP", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "Changed", "=", "true" ]

LLVM

Hexagon

TD

next_suggestion

DSP

10,189

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

LLVM

WebAssembly

CPP

code_generation

Virtual ISA

10,190

[ "void", "WebAssemblyInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "auto", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "Register", "::", "isVirtualRegister", "(", "DestReg", ")", "?", "MRI", ".", "getRegClass", "(", "DestReg", ")", ":", "MRI", ".", "getTargetRegisterInfo", "(", ")", "->", "getMinimalPhysRegClass", "(", "DestReg", ")", ";", "unsigned", "CopyOpcode", ";", "if", "(", "RC", "==", "&", "WebAssembly", "::", "I32RegClass", ")", "CopyOpcode", "=", "WebAssembly", "::", "COPY_I32", ";", "else", "if", "(", "RC", "==", "&", "WebAssembly", "::", "I64RegClass", ")", "CopyOpcode", "=", "WebAssembly", "::", "COPY_I64", ";", "else", "if", "(", "RC", "==", "&", "WebAssembly", "::", "F32RegClass", ")", "CopyOpcode", "=", "WebAssembly", "::", "COPY_F32", ";", "else", "if", "(", "RC", "==", "&", "WebAssembly", "::", "F64RegClass", ")", "CopyOpcode", "=", "WebAssembly", "::", "COPY_F64", ";", "else", "if", "(", "RC", "==", "&", "WebAssembly", "::", "V128RegClass", ")", "CopyOpcode", "=", "WebAssembly", "::", "COPY_V128", ";", "else", "if", "(", "RC", "==", "&", "WebAssembly", "::", "EXNREFRegClass", ")", "CopyOpcode", "=", "WebAssembly", "::", "COPY_EXNREF", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected register class", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "CopyOpcode", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "KillSrc", "?", "RegState", "::", "Kill", ":", "<NUM_LIT>", ")", ";", "}" ]

[ "}", "Branch", "Analysis", "&", "Modification" ]

LLVM

X86

CPP

next_suggestion

CPU

10,191

[ "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "*************** NaCl Rewrite DONE ***************\\n", "<STR_LIT>", ")", ";" ]

[ "TM", "=", "&", "MF", ".", "getTarget", "(", ")", ";", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "Is64Bit", "=", "Subtarget", "->", "is64Bit", "(", ")", ";", "assert", "(", "Subtarget", "->", "isTargetNaCl", "(", ")", "&&", "<STR_LIT>", "Unexpected target in NaClRewritePass!", "<STR_LIT>", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "*************** NaCl Rewrite Pass ***************\\n", "<STR_LIT>", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "Modified", "|=", "runOnMachineBasicBlock", "(", "*", "MFI", ")", ";", "}", "Modified", "|=", "AlignJumpTableTargets", "(", "MF", ")", ";" ]

LLVM

Lanai

CPP

stmt_completion

CPU

10,192

[ "MF", ")", "override", "{" ]

[ "bool", "runOnMachineFunction", "(", "MachineFunction", "&" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

10,193

[ "getLoc", "(", ")", ";" ]

[ "case", "Match_Success", ":", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "instruction not supported on this GPU", "<STR_LIT>", ")", ";", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "unrecognized instruction mnemonic", "<STR_LIT>", ")", ";", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", "ULL", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "{", "if", "(", "isForcedVOP3", "(", ")", ")", "{", "AMDGPUOperand", "&", "LastOp", "=", "(", "(", "AMDGPUOperand", "&", ")", "*", "Operands", "[", "Operands", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", ")", ";", "if", "(", "LastOp", ".", "isRegKind", "(", ")", "||", "(", "LastOp", ".", "isImm", "(", ")", "&&", "LastOp", ".", "getImmTy", "(", ")", "!=", "AMDGPUOperand", "::", "ImmTyNone", ")", ")", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", "." ]

LLVM

X86

CPP

next_suggestion

CPU

10,194

[ "}" ]

[ "RegSizes", "[", "X86", "::", "IP", "]", "=", "<NUM_LIT>", ";", "RegSizes", "[", "X86", "::", "EIP", "]", "=", "<NUM_LIT>", ";", "RegSizes", "[", "X86", "::", "RIP", "]", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

stmt_completion

CPU

10,195

[ ")", "_", "mm512_abs_epi32", "(", "_", "_", "m512i", "_", "_", "A", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")" ]

GCC

aarch64

CPP

next_suggestion

CPU

10,196

[ "}" ]

[ "vaba_u8", "(", "uint8x8_t", "a", ",", "uint8x8_t", "b", ",", "uint8x8_t", "c", ")", "{", "uint8x8_t", "result", ";", "_", "_", "asm__", "(", "<STR_LIT>", "uaba %0.8b,%2.8b,%3.8b", "<STR_LIT>", ":", "<STR_LIT>", "=w", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "w", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "w", "<STR_LIT>", "(", "c", ")", ":", ")", ";", "return", "result", ";" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

10,197

[ "PrefSlot3Inst", "->", "Core", ".", "setUnits", "(", "saveUnits", ")", ";" ]

[ "return", "(", "I", ".", "Core", ".", "getUnits", "(", ")", "==", "Slot3Mask", ")", ";", "}", ")", ";", "const", "bool", "NeedsPrefSlot3Shuffle", "=", "Summary", ".", "branchInsts", ".", "size", "(", ")", "<=", "<NUM_LIT>", "&&", "!", "HasOnlySlot3", "&&", "Summary", ".", "pSlot3Cnt", "==", "<NUM_LIT>", "&&", "Summary", ".", "PrefSlot3Inst", "&&", "DoShuffle", ";", "if", "(", "!", "NeedsPrefSlot3Shuffle", ")", "return", ";", "HexagonInstr", "*", "PrefSlot3Inst", "=", "*", "Summary", ".", "PrefSlot3Inst", ";", "const", "unsigned", "saveUnits", "=", "PrefSlot3Inst", "->", "Core", ".", "getUnits", "(", ")", ";", "PrefSlot3Inst", "->", "Core", ".", "setUnits", "(", "saveUnits", "&", "Slot3Mask", ")", ";", "const", "bool", "HasShuffledPacket", "=", "tryAuction", "(", "Summary", ")", ".", "hasValue", "(", ")", ";", "if", "(", "HasShuffledPacket", ")", "return", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

10,198

[ ";" ]

[ "AM", ".", "Scale", "=", "ScaleOp", "->", "getAsZExtVal", "(", ")", ";", "if", "(", "IndexOp", ".", "getScalarValueSizeInBits", "(", ")", "==", "BasePtr", ".", "getScalarValueSizeInBits", "(", ")", ")", "AM", ".", "IndexReg", "=", "matchIndexRecursively", "(", "IndexOp", ",", "AM", ",", "<NUM_LIT>", ")", ";", "else", "AM", ".", "IndexReg", "=", "IndexOp", ";", "unsigned", "AddrSpace", "=", "Parent", "->", "getPointerInfo", "(", ")", ".", "getAddrSpace", "(", ")", ";", "if", "(", "AddrSpace", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "AM", ".", "Segment", "=", "CurDAG", "->", "getRegister", "(", "X86", "::", "GS", ",", "MVT", "::", "i16", ")", ";", "if", "(", "AddrSpace", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "AM", ".", "Segment", "=", "CurDAG", "->", "getRegister", "(", "X86", "::", "FS", ",", "MVT", "::", "i16", ")", ";", "if", "(", "AddrSpace", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "AM", ".", "Segment", "=", "CurDAG", "->", "getRegister", "(", "X86", "::", "SS", ",", "MVT", "::", "i16", ")", ";", "SDLoc", "DL", "(", "BasePtr", ")", ";", "MVT", "VT", "=", "BasePtr", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "matchVectorAddress", "(", "BasePtr", ",", "AM", ")", ")", "return", "false", ";", "getAddressOperands", "(", "AM", ",", "DL", ",", "VT", ",", "Base", ",", "Scale", ",", "Index", ",", "Disp", ",", "Segment", ")", ";", "return", "true" ]

LLVM

ARM64

TD

next_suggestion

CPU

10,199

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op2", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "op2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Cn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Cm", ";" ]