docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
GCC	i386	MD	next_suggestion	CPU	10,400	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	10,401	[ "let", "accessSize", "=", "WordAccess", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	10,402	[ "Reg", ")", ";" ]	[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "AFI", "->", "getReturnRegsCount", "(", ")", "<<", "<STR_LIT>", " return regs used, ExitRegDeficit = ", "<STR_LIT>", "<<", "ExitRegDeficit", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "int", "RegDeficit", "=", "std", "::", "max", "(", "EntryRegDeficit", ",", "ExitRegDeficit", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "RegDeficit = ", "<STR_LIT>", "<<", "RegDeficit", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "Reg", ":", "{", "ARM", "::", "R4", ",", "ARM", "::", "R5", ",", "ARM", "::", "R6", "}", ")", "{", "if", "(", "SavedRegs", ".", "test", "(", "Reg", ")", ")", "{", "--", "RegDeficit", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "<STR_LIT>", " is saved low register, RegDeficit = ", "<STR_LIT>", "<<", "RegDeficit", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "}", "else", "{", "AvailableRegs", ".", "push_back", "(", "Reg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "<STR_LIT>", " is non-saved low register, adding to AvailableRegs\\n", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "!", "HasFP", ")", "{", "if", "(", "SavedRegs", ".", "test", "(", "ARM", "::", "R7", ")", ")", "{", "--", "RegDeficit", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "%r7 is saved low register, RegDeficit = ", "<STR_LIT>", "<<", "RegDeficit", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "}", "else", "{", "AvailableRegs", ".", "push_back", "(", "ARM", "::", "R7", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "%r7 is non-saved low register, adding to AvailableRegs\\n", "<STR_LIT>", ")", ";", "}", "}", "for", "(", "unsigned", "Reg", ":", "{", "ARM", "::", "R8", ",", "ARM", "::", "R9", ",", "ARM", "::", "R10", ",", "ARM", "::", "R11", "}", ")", "{", "if", "(", "SavedRegs", ".", "test", "(", "Reg", ")", ")", "{", "++", "RegDeficit", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "<STR_LIT>", " is saved high register, RegDeficit = ", "<STR_LIT>", "<<", "RegDeficit", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "(", "EntryRegDeficit", ">", "ExitRegDeficit", ")", "&&", "!", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "ARM", "::", "LR", ")", "&&", "MF", ".", "getFrameInfo", "(", ")", ".", "isReturnAddressTaken", "(", ")", ")", ")", "{", "if", "(", "SavedRegs", ".", "test", "(", "ARM", "::", "LR", ")", ")", "{", "--", "RegDeficit", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "%lr is saved register, RegDeficit = ", "<STR_LIT>", "<<", "RegDeficit", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "}", "else", "{", "AvailableRegs", ".", "push_back", "(", "ARM", "::", "LR", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "%lr is not saved, adding to AvailableRegs\\n", "<STR_LIT>", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Final RegDeficit = ", "<STR_LIT>", "<<", "RegDeficit", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "for", "(", ";", "RegDeficit", ">", "<NUM_LIT>", "&&", "!", "AvailableRegs", ".", "empty", "(", ")", ";", "--", "RegDeficit", ")", "{", "unsigned", "Reg", "=", "AvailableRegs", ".", "pop_back_val", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Spilling ", "<STR_LIT>", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "<STR_LIT>", " to make up reg deficit\\n", "<STR_LIT>", ")", ";", "SavedRegs", ".", "set", "(", "Reg", ")", ";", "NumGPRSpills", "++", ";", "CS1Spilled", "=", "true", ";", "assert", "(", "!", "MRI", ".", "isReserved", "(", "Reg", ")", "&&", "<STR_LIT>", "Should not be reserved", "<STR_LIT>", ")", ";", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", ")", "ExtraCSSpill", "=", "true", ";", "UnspilledCS1GPRs", ".", "erase", "(", "llvm", "::", "find", "(", "UnspilledCS1GPRs", ",", "Reg", ")", ")", ";", "if", "(", "Reg", "==", "ARM", "::", "LR", ")", "LRSpilled", "=", "true", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "After adding spills, RegDeficit = ", "<STR_LIT>", "<<", "RegDeficit", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "}", "if", "(", "!", "LRSpilled", "&&", "CS1Spilled", ")", "{", "SavedRegs", ".", "set", "(", "ARM", "::", "LR", ")", ";", "NumGPRSpills", "++", ";", "SmallVectorImpl", "<", "unsigned", ">", "::", "iterator", "LRPos", ";", "LRPos", "=", "llvm", "::", "find", "(", "UnspilledCS1GPRs", ",", "(", "unsigned", ")", "ARM", "::", "LR", ")", ";", "if", "(", "LRPos", "!=", "UnspilledCS1GPRs", ".", "end", "(", ")", ")", "UnspilledCS1GPRs", ".", "erase", "(", "LRPos", ")", ";", "ForceLRSpill", "=", "false", ";", "if", "(", "!", "MRI", ".", "isReserved", "(", "ARM", "::", "LR", ")", "&&", "!", "MRI", ".", "isPhysRegUsed", "(", "ARM", "::", "LR", ")", ")", "ExtraCSSpill", "=", "true", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "NumGPRSpills = ", "<STR_LIT>", "<<", "NumGPRSpills", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "unsigned", "TargetAlign", "=", "getStackAlignment", "(", ")", ";", "if", "(", "TargetAlign", ">=", "<NUM_LIT>", "&&", "(", "NumGPRSpills", "&", "<NUM_LIT>", ")", ")", "{", "if", "(", "CS1Spilled", "&&", "!", "UnspilledCS1GPRs", ".", "empty", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "UnspilledCS1GPRs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "UnspilledCS1GPRs", "[", "i", "]", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", "\|\|", "(", "STI", ".", "isTargetWindows", "(", ")", "&&", "Reg", "==", "ARM", "::", "R11", ")", "\|\|", "isARMLowRegister", "(", "Reg", ")", "\|\|", "Reg", "==", "ARM", "::", "LR", ")", "{", "SavedRegs", ".", "set", "(", "Reg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Spilling ", "<STR_LIT>", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "<STR_LIT>", " to make up alignment\\n", "<STR_LIT>", ")", ";", "if", "(", "!", "MRI", ".", "isReserved", "(", "Reg", ")", "&&", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", ")", "ExtraCSSpill", "=", "true", ";", "break", ";", "}", "}", "}", "else", "if", "(", "!", "UnspilledCS2GPRs", ".", "empty", "(", ")", "&&", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "{", "unsigned", "Reg", "=", "UnspilledCS2GPRs", ".", "front", "(", ")", ";", "SavedRegs", ".", "set", "(", "Reg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Spilling ", "<STR_LIT>", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "<STR_LIT>", " to make up alignment\\n", "<STR_LIT>", ")", ";", "if", "(", "!", "MRI", ".", "isReserved", "(", "Reg", ")", "&&", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", ")", "ExtraCSSpill", "=", "true", ";", "}", "}", "if", "(", "BigFrameOffsets", "&&", "!", "ExtraCSSpill", ")", "{", "unsigned", "NumExtras", "=", "TargetAlign", "/", "<NUM_LIT>", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Extras", ";", "while", "(", "NumExtras", "&&", "!", "UnspilledCS1GPRs", ".", "empty", "(", ")", ")", "{", "unsigned", "Reg", "=", "UnspilledCS1GPRs", ".", "back", "(", ")", ";", "UnspilledCS1GPRs", ".", "pop_back", "(", ")", ";", "if", "(", "!", "MRI", ".", "isReserved", "(", "Reg", ")", "&&", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "\|\|", "isARMLowRegister", "(", "Reg", ")", "\|\|", "Reg", "==", "ARM", "::", "LR", ")", ")", "{", "Extras", ".", "push_back", "(" ]
GCC	nios2	CPP	stmt_completion	MPU	10,403	[ ")", ")", "==", "<NUM_LIT>", ";" ]	[ "static", "bool", "cdx_add_immed", "(", "rtx", "op", ")", "{", "if", "(", "CONST_INT_P", "(", "op", ")", ")", "{", "HOST_WIDE_INT", "ival", "=", "INTVAL", "(", "op", ")", ";", "return", "ival", "<=", "<NUM_LIT>", "&&", "ival", ">", "<NUM_LIT>", "&&", "(", "ival", "&", "(", "ival", "-", "<NUM_LIT>" ]
GCC	i386	MD	stmt_completion	CPU	10,404	[ ")", "]" ]	[ "(", "set", "(", "reg", ":", "SI", "SP_REG", ")", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REG", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "mem", ":", "BLK", "(", "scratch", ")", ")" ]
LLVM	Mips	CPP	stmt_completion	CPU	10,405	[ "<STR_LIT>", "-mno-odd-spreg requires the O32 ABI", "<STR_LIT>", ")", ";" ]	[ "AssemblerOptions", ".", "push_back", "(", "make_unique", "<", "MipsAssemblerOptions", ">", "(", "getAvailableFeatures", "(", ")", ")", ")", ";", "getTargetStreamer", "(", ")", ".", "updateABIInfo", "(", "*", "this", ")", ";", "assert", "(", "(", "(", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "Mips", "::", "FeatureO32", ")", "!=", "<NUM_LIT>", ")", "+", "(", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "Mips", "::", "FeatureEABI", ")", "!=", "<NUM_LIT>", ")", "+", "(", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "Mips", "::", "FeatureN32", ")", "!=", "<NUM_LIT>", ")", "+", "(", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "Mips", "::", "FeatureN64", ")", "!=", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", ";", "if", "(", "!", "isABI_O32", "(", ")", "&&", "!", "useOddSPReg", "(", ")", "!=", "<NUM_LIT>", ")", "report_fatal_error", "(" ]
GCC	i386	CPP	stmt_completion	CPU	10,406	[ ";" ]	[ "if", "(", "x", "==", "const0_rtx", "\|\|", "const0_operand", "(", "x", ",", "mode", ")", ")", "{", "switch", "(", "get_attr_mode", "(", "insn", ")", ")", "{", "case", "MODE_TI", ":", "if", "(", "!", "EXT_REX_SSE_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "<STR_LIT>", "%vpxor\\t%0, %d0", "<STR_LIT>", ";", "case", "MODE_XI", ":", "case", "MODE_OI", ":", "if", "(", "EXT_REX_SSE_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "if", "(", "TARGET_AVX512VL", ")", "return", "<STR_LIT>", "vpxord\\t%x0, %x0, %x0", "<STR_LIT>", ";", "else", "if", "(", "TARGET_EVEX512", ")", "return", "<STR_LIT>", "vpxord\\t%g0, %g0, %g0", "<STR_LIT>", ";", "else", "gcc_unreachable", "(", ")", ";", "}", "return", "<STR_LIT>", "vpxor\\t%x0, %x0, %x0", "<STR_LIT>", ";", "case", "MODE_V2DF", ":", "if", "(", "!", "EXT_REX_SSE_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "<STR_LIT>", "%vxorpd\\t%0, %d0", "<STR_LIT>", ";", "case", "MODE_V8DF", ":", "case", "MODE_V4DF", ":", "if", "(", "EXT_REX_SSE_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "if", "(", "TARGET_AVX512DQ", ")", "{", "if", "(", "TARGET_AVX512VL", ")", "return", "<STR_LIT>", "vxorpd\\t%x0, %x0, %x0", "<STR_LIT>", ";", "else", "if", "(", "TARGET_EVEX512", ")", "return", "<STR_LIT>", "vxorpd\\t%g0, %g0, %g0", "<STR_LIT>", ";", "else", "gcc_unreachable", "(", ")", ";", "}", "else", "{", "if", "(", "TARGET_AVX512VL", ")", "return", "<STR_LIT>", "vpxorq\\t%x0, %x0, %x0", "<STR_LIT>", ";", "else", "if", "(", "TARGET_EVEX512", ")", "return", "<STR_LIT>", "vpxorq\\t%g0, %g0, %g0", "<STR_LIT>", ";", "else", "gcc_unreachable", "(", ")", ";", "}", "}", "return", "<STR_LIT>", "vxorpd\\t%x0, %x0, %x0", "<STR_LIT>", ";", "case", "MODE_V4SF", ":", "if", "(", "!", "EXT_REX_SSE_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "<STR_LIT>", "%vxorps\\t%0, %d0", "<STR_LIT>", ";", "case", "MODE_V16SF", ":", "case", "MODE_V8SF", ":", "if", "(", "EXT_REX_SSE_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "if", "(", "TARGET_AVX512DQ", ")", "{", "if", "(", "TARGET_AVX512VL", ")", "return", "<STR_LIT>", "vxorps\\t%x0, %x0, %x0", "<STR_LIT>", ";", "else", "if", "(", "TARGET_EVEX512", ")", "return", "<STR_LIT>", "vxorps\\t%g0, %g0, %g0", "<STR_LIT>", ";", "else", "gcc_unreachable", "(", ")", ";", "}", "else", "{", "if", "(", "TARGET_AVX512VL", ")", "return", "<STR_LIT>", "vpxord\\t%x0, %x0, %x0", "<STR_LIT>", ";", "else", "if", "(", "TARGET_EVEX512", ")", "return", "<STR_LIT>", "vpxord\\t%g0, %g0, %g0", "<STR_LIT>", ";", "else", "gcc_unreachable", "(", ")", ";", "}", "}", "return", "<STR_LIT>", "vxorps\\t%x0, %x0, %x0", "<STR_LIT>", ";", "default", ":", "gcc_unreachable", "(", ")" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	10,407	[ "Op", ".", "addImmOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";" ]	[ "void", "AMDGPUAsmParser", "::", "cvtDPP", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ",", "bool", "HasMods", ")", "{", "OptionalImmIndexMap", "OptionalIdx", ";", "unsigned", "I", "=", "<NUM_LIT>", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "J", "=", "<NUM_LIT>", ";", "J", "<", "Desc", ".", "getNumDefs", "(", ")", ";", "++", "J", ")", "{", "(", "(", "AMDGPUOperand", "&", ")", "", "Operands", "[", "I", "++", "]", ")", ".", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "}", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "AMDGPUOperand", "&", "Op", "=", "(", "(", "AMDGPUOperand", "&", ")", "", "Operands", "[", "I", "]", ")", ";", "if", "(", "!", "HasMods", "&&", "Op", ".", "isReg", "(", ")", ")", "{", "Op", ".", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "HasMods", "&&", "Op", ".", "isRegOrImmWithInputMods", "(", ")", ")", "{", "Op", ".", "addRegOrImmWithInputModsOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Op", ".", "isDPPCtrl", "(", ")", ")", "{" ]
LLVM	PowerPC	TD	program_repair	CPU	10,408	[ "<FIXS>", "DIVD_rec", ",", "DIVDO_rec", ",", "DIVDU_rec", ",", "DIVDUO_rec", ",", "DIVWE_rec", ",", "DIVWEO_rec", ",", "DIVWEU_rec", ",", "DIVWEUO_rec", "<FIXE>" ]	[ "def", ":", "InstRW", "[", "P9_IntDivAndALUOp_26C_8", ",", "IP_EXECE_1C", ",", "IP_EXECO_1C", ",", "IP_EXEC_1C", ",", "DISP_EVEN_1C", ",", "DISP_1C", "]", ",", "(", "instrs", "<BUGS>", "DIVDo", ",", "DIVDOo", ",", "DIVDUo", ",", "DIVDUOo", ",", "DIVWEo", ",", "DIVWEOo", ",", "DIVWEUo", ",", "DIVWEUOo", "<BUGE>", ")", ">", ";" ]
GCC	ia64	MD	stmt_completion	CPU	10,409	[ "match_code", "<STR_LIT>", ")" ]	[ "(", "and", "(" ]
GCC	sh	CPP	program_repair	CPU	10,410	[ "<FIXS>", "for", "(", "i", "-=", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "-=", "<NUM_LIT>", ")", "<FIXE>" ]	[ "if", "(", "GET_MODE_UNIT_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", ")", "{", "y", "=", "XVECEXP", "(", "v", ",", "<NUM_LIT>", ",", "i", ")", ";", "<BUGS>", "for", "(", "i", "-=", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "-=", "<NUM_LIT>", ")", "<BUGE>", "if", "(", "!", "rtx_equal_p", "(", "XVECEXP", "(", "v", ",", "<NUM_LIT>", ",", "i", "+", "<NUM_LIT>", ")", ",", "x", ")", "\|\|", "!", "rtx_equal_p", "(", "XVECEXP", "(", "v", ",", "<NUM_LIT>", ",", "i", ")", ",", "y", ")", ")", "return", "<NUM_LIT>", ";" ]
LLVM	Cpu0	CPP	next_suggestion	CPU	10,411	[ "}" ]	[ "const", "MCPhysReg", "", "Cpu0RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "return", "CSR_O32_SaveList", ";" ]
GCC	mips	MD	stmt_completion	CPU	10,412	[ "]", ")" ]	[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")" ]
LLVM	X86	CPP	program_repair	CPU	10,413	[ "<FIXS>", "bool", "is64Bit", ",", "bool", "IsVarArg", ",", "bool", "GuaranteeTCO", ")", "{", "if", "(", "!", "IsVarArg", "&&", "shouldGuaranteeTCO", "(", "CallingConv", ",", "GuaranteeTCO", ")", ")", "return", "true", ";", "<FIXE>" ]	[ "bool", "X86", "::", "isCalleePop", "(", "CallingConv", "::", "ID", "CallingConv", ",", "<BUGS>", "bool", "is64Bit", ",", "bool", "IsVarArg", ",", "bool", "TailCallOpt", ")", "{", "if", "(", "IsTailCallConvention", "(", "CallingConv", ")", ")", "return", "IsVarArg", "?", "false", ":", "TailCallOpt", ";", "<BUGE>", "switch", "(", "CallingConv", ")", "{", "default", ":" ]
LLVM	Sparc	CPP	next_suggestion	CPU	10,414	[ "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ";" ]	[ "SDValue", "SparcTargetLowering", "::", "LowerCall_32", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "SDLoc", "&", "dl", "=", "CLI", ".", "DL", ";", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", "=", "CLI", ".", "Outs", ";", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", "=", "CLI", ".", "OutVals", ";", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", "=", "CLI", ".", "Ins", ";", "SDValue", "Chain", "=", "CLI", ".", "Chain", ";", "SDValue", "Callee", "=", "CLI", ".", "Callee", ";", "bool", "&", "isTailCall", "=", "CLI", ".", "IsTailCall", ";", "CallingConv", "::", "ID", "CallConv", "=", "CLI", ".", "CallConv", ";", "bool", "isVarArg", "=", "CLI", ".", "IsVarArg", ";", "isTailCall", "=", "false", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CC_Sparc32", ")", ";", "unsigned", "ArgsSize", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "ArgsSize", "=", "(", "ArgsSize", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";", "MachineFrameInfo", "", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ByValArgs", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Outs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ISD", "::", "ArgFlagsTy", "Flags", "=", "Outs", "[", "i", "]", ".", "Flags", ";", "if", "(", "!", "Flags", ".", "isByVal", "(", ")", ")", "continue", ";", "SDValue", "Arg", "=", "OutVals", "[", "i", "]", ";", "unsigned", "Size", "=", "Flags", ".", "getByValSize", "(", ")", ";", "unsigned", "Align", "=", "Flags", ".", "getByValAlign", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateStackObject", "(", "Size", ",", "Align", ",", "false", ")", ";", "SDValue", "FIPtr", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "SDValue", "SizeNode", "=", "DAG", ".", "getConstant", "(", "Size", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "Chain", "=", "DAG", ".", "getMemcpy", "(", "Chain", ",", "dl", ",", "FIPtr", ",", "Arg", ",", "SizeNode", ",", "Align", ",", "false", ",", "(", "Size", "<=", "<NUM_LIT>", ")", ",", "false", ",", "MachinePointerInfo", "(", ")", ",", "MachinePointerInfo", "(", ")", ")", ";", "ByValArgs", ".", "push_back", "(", "FIPtr", ")", ";", "}", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "ArgsSize", ",", "dl", ",", "true", ")", ",", "dl", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ",", "<NUM_LIT>", ">", "RegsToPass", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOpChains", ";", "const", "unsigned", "StackOffset", "=", "<NUM_LIT>", ";", "bool", "hasStructRetAttr", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "realArgIdx", "=", "<NUM_LIT>", ",", "byvalArgIdx", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "realArgIdx", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "SDValue", "Arg", "=", "OutVals", "[", "realArgIdx", "]", ";", "ISD", "::", "ArgFlagsTy", "Flags", "=", "Outs", "[", "realArgIdx", "]", ".", "Flags", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "Arg", "=", "ByValArgs", "[", "byvalArgIdx", "++", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "Flags", ".", "isSRet", "(", ")", ")", "{", "assert", "(", "VA", ".", "needsCustom", "(", ")", ")", ";", "SDValue", "StackPtr", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "i32", ")", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	10,415	[ "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "AMDGPU", "::", "OpName", "::", "vdst", ")", ";" ]	[ "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "AMDGPU", "::", "OpName", "::", "vdata", ")", ";", "if", "(", "!", "FirstDst", ")", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "AMDGPU", "::", "OpName", "::", "vdst", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "AMDGPU", "::", "OpName", "::", "vdata", ")", ";", "if", "(", "!", "SecondDst", ")", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "AMDGPU", "::", "OpName", "::", "vdst", ")", ";", "}", "else", "if", "(", "isSMRD", "(", "FirstLdSt", ")", "&&", "isSMRD", "(", "SecondLdSt", ")", ")", "{", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "AMDGPU", "::", "OpName", "::", "sdst", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "AMDGPU", "::", "OpName", "::", "sdst", ")", ";", "}", "else", "if", "(", "isDS", "(", "FirstLdSt", ")", "&&", "isDS", "(", "SecondLdSt", ")", ")", "{" ]
LLVM	ARM	CPP	stmt_completion	CPU	10,416	[ ":" ]	[ "case", "Match_MissingFeature", ":", "{", "assert", "(", "ErrorInfo", "&&", "<STR_LIT>", "Unknown missing feature!", "<STR_LIT>", ")", ";", "std", "::", "string", "Msg", "=", "<STR_LIT>", "instruction requires:", "<STR_LIT>", ";", "uint64_t", "Mask", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "(", "sizeof", "(", "ErrorInfo", ")", "", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ";", "++", "i", ")", "{", "if", "(", "ErrorInfo", "&", "Mask", ")", "{", "Msg", "+=", "<STR_LIT>", "<STR_LIT>", ";", "Msg", "+=", "getSubtargetFeatureName", "(", "ErrorInfo", "&", "Mask", ")", ";", "}", "Mask", "<<=", "<NUM_LIT>", ";", "}", "return", "Error", "(", "IDLoc", ",", "Msg", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", "ULL", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "too few operands for instruction", "<STR_LIT>", ")", ";", "ErrorLoc", "=", "(", "(", "ARMOperand", "&", ")", "", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "<STR_LIT>", "invalid operand for instruction", "<STR_LIT>", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "invalid instruction", "<STR_LIT>", ",", "(", "(", "ARMOperand", "&", ")", "*", "Operands", "[", "<NUM_LIT>", "]", ")", ".", "getLocRange", "(", ")", ")", ";", "case", "Match_RequiresNotITBlock", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "flag setting instruction only valid outside IT block", "<STR_LIT>", ")", ";", "case", "Match_RequiresITBlock", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "instruction only valid inside IT block", "<STR_LIT>", ")", ";", "case", "Match_RequiresV6" ]
GCC	i386	MD	next_suggestion	CPU	10,417	[ "(", "use", "(", "match_dup", "<NUM_LIT>", ")", ")" ]	[ "(", "fix", ":", "DI", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "(", "use", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "fix", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]
GCC	frv	MD	next_suggestion	VLIW	10,418	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "high", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	X86	CPP	next_suggestion	CPU	10,419	[ "unsigned", "Reg", "=", "isSub", "?", "(", "unsigned", ")", "(", "Is64Bit", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ")", ":", "findDeadCallerSavedReg", "(", "MBB", ",", "MBBI", ",", "TRI", ",", "Is64Bit", ")", ";" ]	[ "MachineInstr", "", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "AddSubRROpc", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addReg", "(", "Reg", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "return", ";", "}", "else", "if", "(", "Offset", ">", "<NUM_LIT>", "", "Chunk", ")", "{", "assert", "(", "Is64Bit", "&&", "<STR_LIT>", "can't have 32-bit 16GB stack frame", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "PUSH64r", ")", ")", ".", "addReg", "(", "Rax", ",", "RegState", "::", "Kill", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "if", "(", "isSub", ")", "Offset", "=", "-", "(", "Offset", "-", "SlotSize", ")", ";", "else", "Offset", "=", "Offset", "+", "SlotSize", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "MovRIOpc", ")", ",", "Rax", ")", ".", "addImm", "(", "Offset", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "ADD64rr", ")", ",", "Rax", ")", ".", "addReg", "(", "Rax", ")", ".", "addReg", "(", "StackPtr", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "addRegOffset", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "XCHG64rm", ")", ",", "Rax", ")", ".", "addReg", "(", "Rax", ")", ",", "StackPtr", ",", "false", ",", "<NUM_LIT>", ")", ";", "addRegOffset", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "MOV64rm", ")", ",", "StackPtr", ")", ",", "StackPtr", ",", "false", ",", "<NUM_LIT>", ")", ";", "return", ";", "}", "}", "while", "(", "Offset", ")", "{", "uint64_t", "ThisVal", "=", "std", "::", "min", "(", "Offset", ",", "Chunk", ")", ";", "if", "(", "ThisVal", "==", "SlotSize", ")", "{" ]
GCC	mt	CPP	next_suggestion	CPU	10,420	[ "mt_emit_save_fp", "(", "FROM_PROCESSOR_TO_MEM", ",", "current_frame_info", ")", ";" ]	[ "insn", "=", "emit_insn", "(", "gen_subsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "size_rtx", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "REG_NOTES", "(", "insn", ")", "=", "gen_rtx_EXPR_LIST", "(", "REG_FRAME_RELATED_EXPR", ",", "gen_rtx_SET", "(", "VOIDmode", ",", "stack_pointer_rtx", ",", "gen_rtx_MINUS", "(", "SImode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "frame_size", ")", ")", ")", ",", "REG_NOTES", "(", "insn", ")", ")", ";", "}", "if", "(", "current_frame_info", ".", "reg_size", "!=", "<NUM_LIT>", "&&", "!", "CONST_OK_FOR_LETTER_P", "(", "frame_size", ",", "'", "O", "'", ")", ")", "emit_insn", "(", "gen_addsi3", "(", "size_rtx", ",", "size_rtx", ",", "stack_pointer_rtx", ")", ")", ";" ]
LLVM	X86	CPP	program_repair	CPU	10,421	[ "<FIXS>", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "addOperand", "(", "Dest", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", "ULL", "<<", "ShAmt", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", "\|", "getUndefRegState", "(", "isUndef", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "<FIXE>" ]	[ "SrcReg", ",", "isKill", ",", "isUndef", ",", "ImplicitOp", ")", ")", "return", "nullptr", ";", "<BUGS>", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "addOperand", "(", "Dest", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", "ULL", "<<", "ShAmt", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", "\|", "getUndefRegState", "(", "isUndef", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "<BUGE>", "if", "(", "ImplicitOp", ".", "getReg", "(", ")", "!=", "<NUM_LIT>", ")", "MIB", ".", "addOperand", "(", "ImplicitOp", ")", ";", "NewMI", "=", "MIB", ";" ]
GCC	i386	MD	next_suggestion	CPU	10,422	[ "<STR_LIT>" ]	[ "(", "match_operator", ":", "SWI", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", "(", "match_operand", ":", "SWI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]" ]
LLVM	AArch64	CPP	stmt_completion	CPU	10,423	[ ";" ]	[ "const", "MDString", "*", "RegString", "=", "dyn_cast", "<", "MDString", ">", "(", "MD", "->", "getMD", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "int", "Reg", "=", "getIntOperandFromRegisterString", "(", "RegString", "->", "getString", "(", ")", ")", ";", "if", "(", "Reg", "!=", "-", "<NUM_LIT>", ")", "{", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Other", ",", "CurDAG", "->", "getTargetConstant", "(", "Reg", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "return", "true", ";", "}", "auto", "PMapper", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "RegString", "->", "getString", "(", ")", ")", ";", "if", "(", "PMapper", ")", "{", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "<STR_LIT>", "Expected a constant integer expression.", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "PMapper", "->", "Encoding", ";", "uint64_t", "Immed", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "State" ]
LLVM	Hexagon	TD	next_suggestion	DSP	10,424	[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_xor", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_3op", ">", ",", "Enc_5ab2be", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	10,425	[ "<STR_LIT>", ", ", "<STR_LIT>", ";" ]	[ "for", "(", "unsigned", "i", "=", "OpNum", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "!=", "OpNum", ")", "O", "<<" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	10,426	[ "HasLazyResolverStubs", "=", "false", ";" ]	[ "HasFRES", "=", "false", ";", "HasFRSQRTE", "=", "false", ";", "HasFRSQRTES", "=", "false", ";", "HasRecipPrec", "=", "false", ";", "HasSTFIWX", "=", "false", ";", "HasLFIWAX", "=", "false", ";", "HasFPRND", "=", "false", ";", "HasFPCVT", "=", "false", ";", "HasISEL", "=", "false", ";", "HasPOPCNTD", "=", "false", ";", "HasLDBRX", "=", "false", ";", "IsBookE", "=", "false", ";" ]
GCC	rs6000	CPP	stmt_completion	CPU	10,427	[ "result", ";" ]	[ "_", "_", "v16qu", "_", "_", "result", ";", "const", "_", "_", "v16qu", "_", "_", "zeros", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "_", "_", "N", "==", "<NUM_LIT>", ")", "return", "_", "_", "A", ";", "else", "if", "(", "_", "_", "N", ">", "<NUM_LIT>", "&&", "_", "_", "N", "<", "<NUM_LIT>", ")", "_", "_", "result", "=", "vec_sld", "(", "(", "_", "_", "v16qu", ")", "_", "_", "A", ",", "_", "_", "zeros", ",", "_", "_", "N", ")", ";", "_", "_", "result", "=", "vec_sld", "(", "_", "_", "zeros", ",", "(", "_", "_", "v16qu", ")", "_", "_", "A", ",", "(", "<NUM_LIT>", "-", "_", "_", "N", ")", ")", ";", "else", "_", "_", "result", "=", "_", "_", "zeros", ";", "return", "(", "_", "_", "m128i", ")", "_", "_" ]
GCC	rs6000	MD	next_suggestion	CPU	10,428	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	10,429	[ "let", "InputType", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";" ]
GCC	tilegx	MD	next_suggestion	VLIW	10,430	[ "<STR_LIT>" ]	[ "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_INSN_CMUL", ")", ")", "]" ]
LLVM	Hexagon	TD	next_suggestion	DSP	10,431	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	10,432	[ "return", "true", ";" ]	[ "if", "(", "!", "isMVEMem", "(", ")", "\|\|", "Memory", ".", "OffsetImm", "!=", "nullptr", "\|\|", "Memory", ".", "Alignment", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "ARMMCRegisterClasses", "[", "ARM", "::", "GPRnopcRegClassID", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";", "if", "(", "!", "ARMMCRegisterClasses", "[", "ARM", "::", "MQPRRegClassID", "]", ".", "contains", "(", "Memory", ".", "OffsetRegNum", ")", ")", "return", "false", ";", "if", "(", "shift", "==", "<NUM_LIT>", "&&", "Memory", ".", "ShiftType", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "shift", ">", "<NUM_LIT>", "&&", "(", "Memory", ".", "ShiftType", "!=", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Memory", ".", "ShiftImm", "!=", "shift", ")", ")", "return", "false", ";" ]
LLVM	AGC	CPP	next_suggestion	MPU	10,433	[ "ReplaceNode", "(", "Node", ",", "New", ")", ";" ]	[ "assert", "(", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "i16", "&&", "<STR_LIT>", "Non-i16 constants cannot yet be materialized", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "Node", ")", ";", "int64_t", "ConstImm", "=", "cast", "<", "ConstantSDNode", ">", "(", "Node", ")", "->", "getSExtValue", "(", ")", ";", "SDValue", "ConstValue", "=", "CurDAG", "->", "getTargetConstant", "(", "ConstImm", ",", "DL", ",", "MVT", "::", "i16", ")", ";", "SDNode", "*", "New", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i16", ",", "ConstValue", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	10,434	[ "return", "SDValue", "(", ")", ";" ]	[ "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "N", "->", "op_begin", "(", ")", ",", "N", "->", "op_end", "(", ")", ")", ";", "if", "(", "SDValue", "R", "=", "combineConcatVectorOps", "(", "SDLoc", "(", "N", ")", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Ops", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "R", ";", "}" ]
GCC	avr	CPP	stmt_completion	MPU	10,435	[ ",", "plen", ",", "-", "<NUM_LIT>", ")", ";" ]	[ "}", "if", "(", "reg_base", ">", "<NUM_LIT>", ")", "{", "if", "(", "AVR_TINY", ")", "return", "avr_out_movhi_mr_r_reg_no_disp_tiny", "(", "insn", ",", "op", ",", "plen", ")", ";", "if", "(", "reg_base", "!=", "REG_X", ")", "return", "avr_asm_len", "(", "<STR_LIT>", "std %0+1,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0,%A1", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "if", "(", "reg_src", "==", "REG_X", ")", "return", "!", "mem_volatile_p", "&&", "reg_unused_after", "(", "insn", ",", "src", ")", "?", "avr_asm_len", "(", "<STR_LIT>", "mov __tmp_reg__,r27", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,r26", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "adiw r26,1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,__tmp_reg__", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ":", "avr_asm_len", "(", "<STR_LIT>", "mov __tmp_reg__,r27", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "adiw r26,1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,__tmp_reg__", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbiw r26,1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,r26", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "return", "!", "mem_volatile_p", "&&", "reg_unused_after", "(", "insn", ",", "base", ")", "?", "avr_asm_len", "(", "<STR_LIT>", "st X+,%A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,%B1", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ":", "avr_asm_len", "(", "<STR_LIT>", "adiw r26,1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st -X,%A1", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "base", ")", "==", "PLUS", ")", "{", "int", "disp", "=", "INTVAL", "(", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "AVR_TINY", ")", "return", "avr_out_movhi_mr_r_reg_disp_tiny", "(", "op", ",", "plen", ")", ";", "reg_base", "=", "REGNO", "(", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "disp", ">", "MAX_LD_OFFSET", "(", "GET_MODE", "(", "dest", ")", ")", ")", "{", "if", "(", "reg_base", "!=", "REG_Y", ")", "fatal_insn", "(", "<STR_LIT>", "incorrect insn:", "<STR_LIT>", ",", "insn", ")", ";", "return", "disp", "<=", "<NUM_LIT>", "+", "MAX_LD_OFFSET", "(", "GET_MODE", "(", "dest", ")", ")", "?", "avr_asm_len", "(", "<STR_LIT>", "adiw r28,%o0-62", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "std Y+63,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "std Y+62,%A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbiw r28,%o0-62", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ":", "avr_asm_len", "(", "<STR_LIT>", "subi r28,lo8(-%o0)", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbci r29,hi8(-%o0)", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "std Y+1,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st Y,%A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "subi r28,lo8(%o0)", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbci r29,hi8(%o0)", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "}", "if", "(", "reg_base", "!=", "REG_X", ")", "return", "avr_asm_len", "(", "<STR_LIT>", "std %B0,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "std %A0,%A1", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "return", "reg_src", "==", "REG_X", "?", "avr_asm_len", "(", "<STR_LIT>", "mov __tmp_reg__,r26", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov __zero_reg__,r27", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "adiw r26,%o0+1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,__zero_reg__", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st -X,__tmp_reg__", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "clr __zero_reg__", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbiw r26,%o0", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ":", "avr_asm_len", "(", "<STR_LIT>", "adiw r26,%o0+1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st -X,%A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbiw r26,%o0", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "base", ")", "==", "PRE_DEC", ")", "{", "return", "avr_asm_len", "(", "<STR_LIT>", "st %0,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0,%A1", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "base", ")", "==", "POST_INC", ")", "{", "if", "(", "!", "mem_volatile_p", ")", "return", "avr_asm_len", "(", "<STR_LIT>", "st %0,%A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0,%B1", "<STR_LIT>", ",", "op" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	10,436	[ "TRACE", "(", "<STR_LIT>", " unique sdata(", "<STR_LIT>", "<<", "Name", "<<", "<STR_LIT>", ")\\n", "<STR_LIT>", ")", ";" ]	[ "const", "Type", "", "GTy", "=", "GO", "->", "getValueType", "(", ")", ";", "unsigned", "Size", "=", "getSmallestAddressableSize", "(", "GTy", ",", "GO", ",", "TM", ")", ";", "bool", "EmitUniquedSection", "=", "TM", ".", "getDataSections", "(", ")", ";", "TRACE", "(", "<STR_LIT>", "Small data. Size(", "<STR_LIT>", "<<", "Size", "<<", "<STR_LIT>", ")", "<STR_LIT>", ")", ";", "if", "(", "Kind", ".", "isBSS", "(", ")", "\|\|", "Kind", ".", "isBSSLocal", "(", ")", ")", "{", "if", "(", "NoSmallDataSorting", ")", "{", "TRACE", "(", "<STR_LIT>", " default sbss\\n", "<STR_LIT>", ")", ";", "return", "SmallBSSSection", ";", "}", "StringRef", "Prefix", "(", "<STR_LIT>", ".sbss", "<STR_LIT>", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "Name", "(", "Prefix", ")", ";", "Name", ".", "append", "(", "getSectionSuffixForSize", "(", "Size", ")", ")", ";", "if", "(", "EmitUniquedSection", ")", "{", "Name", ".", "append", "(", "<STR_LIT>", ".", "<STR_LIT>", ")", ";", "Name", ".", "append", "(", "GO", "->", "getName", "(", ")", ")", ";", "}", "TRACE", "(", "<STR_LIT>", " unique sbss(", "<STR_LIT>", "<<", "Name", "<<", "<STR_LIT>", ")\\n", "<STR_LIT>", ")", ";", "return", "getContext", "(", ")", ".", "getELFSection", "(", "Name", ".", "str", "(", ")", ",", "ELF", "::", "SHT_NOBITS", ",", "ELF", "::", "SHF_WRITE", "\|", "ELF", "::", "SHF_ALLOC", "\|", "ELF", "::", "SHF_HEX_GPREL", ")", ";", "}", "if", "(", "Kind", ".", "isCommon", "(", ")", ")", "{", "if", "(", "NoSmallDataSorting", ")", "return", "BSSSection", ";", "Twine", "Name", "=", "Twine", "(", "<STR_LIT>", ".scommon", "<STR_LIT>", ")", "+", "getSectionSuffixForSize", "(", "Size", ")", ";", "TRACE", "(", "<STR_LIT>", " small COMMON (", "<STR_LIT>", "<<", "Name", "<<", "<STR_LIT>", ")\\n", "<STR_LIT>", ")", ";", "return", "getContext", "(", ")", ".", "getELFSection", "(", "Name", ".", "str", "(", ")", ",", "ELF", "::", "SHT_NOBITS", ",", "ELF", "::", "SHF_WRITE", "\|", "ELF", "::", "SHF_ALLOC", "\|", "ELF", "::", "SHF_HEX_GPREL", ")", ";", "}", "if", "(", "Kind", ".", "isMergeableConst", "(", ")", ")", "{", "TRACE", "(", "<STR_LIT>", " const_object_as_data ", "<STR_LIT>", ")", ";", "const", "GlobalVariable", "", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GO", ")", ";", "if", "(", "GVar", "->", "hasSection", "(", ")", "&&", "isSmallDataSection", "(", "GVar", "->", "getSection", "(", ")", ")", ")", "Kind", "=", "SectionKind", "::", "getData", "(", ")", ";", "}", "if", "(", "Kind", ".", "isData", "(", ")", ")", "{", "if", "(", "NoSmallDataSorting", ")", "{", "TRACE", "(", "<STR_LIT>", " default sdata\\n", "<STR_LIT>", ")", ";", "return", "SmallDataSection", ";", "}", "StringRef", "Prefix", "(", "<STR_LIT>", ".sdata", "<STR_LIT>", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "Name", "(", "Prefix", ")", ";", "Name", ".", "append", "(", "getSectionSuffixForSize", "(", "Size", ")", ")", ";", "if", "(", "EmitUniquedSection", ")", "{", "Name", ".", "append", "(", "<STR_LIT>", ".", "<STR_LIT>", ")", ";", "Name", ".", "append", "(", "GO", "->", "getName", "(", ")", ")", ";", "}" ]
LLVM	AArch64	TD	stmt_completion	CPU	10,437	[ ",", "FPR64Op", ",", "simm7s8", ",", "<STR_LIT>", ">", ";" ]	[ "def", "STPDpost", ":", "StorePairPostIdx", "<", "<NUM_LIT>", ",", "<NUM_LIT>" ]
GCC	i386	MD	next_suggestion	CPU	10,438	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AArch64	TD	next_suggestion	CPU	10,439	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]
GCC	s390	MD	stmt_completion	MPU	10,440	[ "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "DI", "(", "rotate", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>" ]
LLVM	Mips	CPP	next_suggestion	CPU	10,441	[ "getActionDefinitionsBuilder", "(", "G_FPTRUNC", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";" ]	[ "getActionDefinitionsBuilder", "(", "{", "G_ZEXTLOAD", ",", "G_SEXTLOAD", "}", ")", ".", "legalForTypesWithMemDesc", "(", "{", "{", "s32", ",", "p0", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "s32", ",", "p0", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_ZEXT", ",", "G_SEXT", ",", "G_ANYEXT", "}", ")", ".", "legalIf", "(", "[", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "return", "false", ";", "}", ")", ".", "maxScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_TRUNC", ")", ".", "legalIf", "(", "[", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "return", "false", ";", "}", ")", ".", "maxScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_SELECT", ")", ".", "legalForCartesianProduct", "(", "{", "p0", ",", "s32", ",", "s64", "}", ",", "{", "s32", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_BRCOND", ")", ".", "legalFor", "(", "{", "s32", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_BRJT", ")", ".", "legalFor", "(", "{", "{", "p0", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_BRINDIRECT", ")", ".", "legalFor", "(", "{", "p0", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_PHI", ")", ".", "legalFor", "(", "{", "p0", ",", "s32", ",", "s64", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_AND", ",", "G_OR", ",", "G_XOR", "}", ")", ".", "legalFor", "(", "{", "s32", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SDIV", ",", "G_SREM", ",", "G_UDIV", ",", "G_UREM", "}", ")", ".", "legalIf", "(", "[", "=", ",", "&", "ST", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "if", "(", "CheckTyN", "(", "<NUM_LIT>", ",", "Query", ",", "{", "s32", "}", ")", ")", "return", "true", ";", "if", "(", "ST", ".", "hasMSA", "(", ")", "&&", "CheckTyN", "(", "<NUM_LIT>", ",", "Query", ",", "{", "v16s8", ",", "v8s16", ",", "v4s32", ",", "v2s64", "}", ")", ")", "return", "true", ";", "return", "false", ";", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ".", "libcallFor", "(", "{", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SHL", ",", "G_ASHR", ",", "G_LSHR", "}", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s32", "}", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_ICMP", ")", ".", "legalForCartesianProduct", "(", "{", "s32", "}", ",", "{", "s32", ",", "p0", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_CONSTANT", ")", ".", "legalFor", "(", "{", "s32", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_PTR_ADD", ",", "G_INTTOPTR", "}", ")", ".", "legalFor", "(", "{", "{", "p0", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_PTRTOINT", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "p0", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FRAME_INDEX", ")", ".", "legalFor", "(", "{", "p0", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_GLOBAL_VALUE", ",", "G_JUMP_TABLE", "}", ")", ".", "legalFor", "(", "{", "p0", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_DYN_STACKALLOC", ")", ".", "lowerFor", "(", "{", "{", "p0", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_VASTART", ")", ".", "legalFor", "(", "{", "p0", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_BSWAP", ")", ".", "legalIf", "(", "[", "=", ",", "&", "ST", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "if", "(", "ST", ".", "hasMips32r2", "(", ")", "&&", "CheckTyN", "(", "<NUM_LIT>", ",", "Query", ",", "{", "s32", "}", ")", ")", "return", "true", ";", "return", "false", ";", "}", ")", ".", "lowerIf", "(", "[", "=", ",", "&", "ST", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "if", "(", "!", "ST", ".", "hasMips32r2", "(", ")", "&&", "CheckTyN", "(", "<NUM_LIT>", ",", "Query", ",", "{", "s32", "}", ")", ")", "return", "true", ";", "return", "false", ";", "}", ")", ".", "maxScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_BITREVERSE", ")", ".", "lowerFor", "(", "{", "s32", "}", ")", ".", "maxScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_CTLZ", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s32", "}", "}", ")", ".", "maxScalar", "(", "<NUM_LIT>", ",", "s32", ")", ".", "maxScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_CTLZ_ZERO_UNDEF", ")", ".", "lowerFor", "(", "{", "{", "s32", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_CTTZ", ")", ".", "lowerFor", "(", "{", "{", "s32", ",", "s32", "}", "}", ")", ".", "maxScalar", "(", "<NUM_LIT>", ",", "s32", ")", ".", "maxScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_CTTZ_ZERO_UNDEF", ")", ".", "lowerFor", "(", "{", "{", "s32", ",", "s32", "}", ",", "{", "s64", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_CTPOP", ")", ".", "lowerFor", "(", "{", "{", "s32", ",", "s32", "}", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCONSTANT", ")", ".", "legalFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", ",", "G_FABS", ",", "G_FSQRT", "}", ")", ".", "legalIf", "(", "[", "=", ",", "&", "ST", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "if", "(", "CheckTyN", "(", "<NUM_LIT>", ",", "Query", ",", "{", "s32", ",", "s64", "}", ")", ")", "return", "true", ";", "if", "(", "ST", ".", "hasMSA", "(", ")", "&&", "CheckTyN", "(", "<NUM_LIT>", ",", "Query", ",", "{", "v16s8", ",", "v8s16", ",", "v4s32", ",", "v2s64", "}", ")", ")", "return", "true", ";", "return", "false", ";", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCMP", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s32", "}", ",", "{", "s32", ",", "s64", "}", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_FCEIL", ",", "G_FFLOOR", "}", ")", ".", "libcallFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPEXT", ")", ".", "legalFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";" ]
LLVM	Sparc	CPP	stmt_completion	CPU	10,442	[ "RegDefs", ",", "RegUses", ")", ")", "{" ]	[ "return", "J", ";", "}", "}", "if", "(", "slot", "->", "isCall", "(", ")", ")", "insertCallDefsUses", "(", "slot", ",", "RegDefs", ",", "RegUses", ")", ";", "else", "insertDefsUses", "(", "slot", ",", "RegDefs", ",", "RegUses", ")", ";", "bool", "done", "=", "false", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "slot", ";", "while", "(", "!", "done", ")", "{", "done", "=", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", ";", "if", "(", "!", "done", ")", "--", "I", ";", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "I", "->", "hasUnmodeledSideEffects", "(", ")", "\|\|", "I", "->", "isInlineAsm", "(", ")", "\|\|", "I", "->", "isPosition", "(", ")", "\|\|", "I", "->", "hasDelaySlot", "(", ")", "\|\|", "I", "->", "isBundledWithSucc", "(", ")", ")", "break", ";", "if", "(", "delayHasHazard", "(", "I", ",", "sawLoad", ",", "sawStore", "," ]
LLVM	X86	CPP	next_suggestion	CPU	10,443	[ "if", "(", "IsPowerOf2_64PlusOne", ")", "{" ]	[ "}", "else", "if", "(", "(", "MulAmt", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "MulAmt1", "=", "<NUM_LIT>", ";", "MulAmt2", "=", "MulAmt", "/", "<NUM_LIT>", ";", "}", "else", "if", "(", "(", "MulAmt", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "MulAmt1", "=", "<NUM_LIT>", ";", "MulAmt2", "=", "MulAmt", "/", "<NUM_LIT>", ";", "}", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "NewMul", ";", "if", "(", "MulAmt2", "&&", "(", "isPowerOf2_64", "(", "MulAmt2", ")", "\|\|", "MulAmt2", "==", "<NUM_LIT>", "\|\|", "MulAmt2", "==", "<NUM_LIT>", "\|\|", "MulAmt2", "==", "<NUM_LIT>", ")", ")", "{", "if", "(", "isPowerOf2_64", "(", "MulAmt2", ")", "&&", "!", "(", "N", "->", "hasOneUse", "(", ")", "&&", "N", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "==", "ISD", "::", "ADD", ")", ")", "std", "::", "swap", "(", "MulAmt1", ",", "MulAmt2", ")", ";", "if", "(", "isPowerOf2_64", "(", "MulAmt1", ")", ")", "NewMul", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Log2_64", "(", "MulAmt1", ")", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ";", "else", "NewMul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "MulAmt1", ",", "DL", ",", "VT", ")", ")", ";", "if", "(", "isPowerOf2_64", "(", "MulAmt2", ")", ")", "NewMul", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "VT", ",", "NewMul", ",", "DAG", ".", "getConstant", "(", "Log2_64", "(", "MulAmt2", ")", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ";", "else", "NewMul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NewMul", ",", "DAG", ".", "getConstant", "(", "MulAmt2", ",", "DL", ",", "VT", ")", ")", ";", "}", "else", "if", "(", "!", "Subtarget", ".", "slowLEA", "(", ")", ")", "NewMul", "=", "combineMulSpecial", "(", "MulAmt", ",", "N", ",", "DAG", ",", "VT", ",", "DL", ")", ";", "if", "(", "!", "NewMul", ")", "{", "assert", "(", "MulAmt", "!=", "<NUM_LIT>", "&&", "MulAmt", "!=", "(", "VT", "==", "MVT", "::", "i64", "?", "UINT64_MAX", ":", "UINT32_MAX", ")", "&&", "<STR_LIT>", "Both cases that could cause potential overflows should have ", "<STR_LIT>", "<STR_LIT>", "already been handled.", "<STR_LIT>", ")", ";", "int64_t", "SignMulAmt", "=", "C", "->", "getSExtValue", "(", ")", ";", "if", "(", "(", "SignMulAmt", "!=", "INT64_MIN", ")", "&&", "(", "SignMulAmt", "!=", "INT64_MAX", ")", "&&", "(", "SignMulAmt", "!=", "-", "INT64_MAX", ")", ")", "{", "int", "NumSign", "=", "SignMulAmt", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ";", "bool", "IsPowerOf2_64PlusOne", "=", "isPowerOf2_64", "(", "NumSign", "", "SignMulAmt", "-", "<NUM_LIT>", ")", ";", "bool", "IsPowerOf2_64MinusOne", "=", "isPowerOf2_64", "(", "NumSign", "", "SignMulAmt", "+", "<NUM_LIT>", ")", ";" ]
LLVM	SystemZ	CPP	program_repair	CPU	10,444	[ "<FIXS>", "if", "(", "!", "isAddCarryChain", "(", "Carry", ")", ")", "<FIXE>" ]	[ "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown instruction!", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ADDCARRY", ":", "<BUGS>", "if", "(", "Carry", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "UADDO", "&&", "Carry", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "ADDCARRY", ")", "<BUGE>", "return", "SDValue", "(", ")", ";", "BaseOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
GCC	microblaze	MD	stmt_completion	MPU	10,445	[ ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "MB_PIPE_5", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	10,446	[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicateLate", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "LC0", ",", "P3", ",", "SA0", ",", "USR", "]", ";" ]
LLVM	X86	CPP	code_generation	CPU	10,447	[ "bool", "X86TargetLowering", "::", "isTruncateFree", "(", "MVT", "VT1", ",", "MVT", "VT2", ")", "const", "{", "if", "(", "!", "VT1", ".", "isInteger", "(", ")", "\|\|", "!", "VT2", ".", "isInteger", "(", ")", ")", "return", "false", ";", "unsigned", "NumBits1", "=", "VT1", ".", "getSizeInBits", "(", ")", ";", "unsigned", "NumBits2", "=", "VT2", ".", "getSizeInBits", "(", ")", ";", "if", "(", "NumBits1", "<=", "NumBits2", ")", "return", "false", ";", "return", "Subtarget", "->", "is64Bit", "(", ")", "\|\|", "NumBits1", "<", "<NUM_LIT>", ";", "}" ]	[ "Return", "true", "if", "it", "'s", "free", "to", "truncate", "a", "value", "of", "type", "Ty1", "to", "type", "Ty2", "." ]
LLVM	AArch64	CPP	next_suggestion	CPU	10,448	[ "}" ]	[ "static", "const", "AArch64MCExpr", "", "CreateABS_G1_NC", "(", "const", "MCExpr", "", "Expr", ",", "MCContext", "&", "Ctx", ")", "{", "return", "Create", "(", "VK_AARCH64_ABS_G1_NC", ",", "Expr", ",", "Ctx", ")", ";" ]
GCC	aarch64	CPP	code_generation	CPU	10,449	[ "static", "char", "sizetochar", "(", "int", "size", ")", "{", "switch", "(", "size", ")", "{", "case", "<NUM_LIT>", ":", "return", "'", "d", "'", ";", "case", "<NUM_LIT>", ":", "return", "'", "s", "'", ";", "case", "<NUM_LIT>", ":", "return", "'", "h", "'", ";", "case", "<NUM_LIT>", ":", "return", "'", "b", "'", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}" ]	[ "Return", "the", "equivalent", "letter", "for", "size", "." ]
GCC	i386	MD	next_suggestion	CPU	10,450	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "match_operand", ":", "SWI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	LC3b	CPP	next_suggestion	CPU	10,451	[ "}" ]	[ "void", "LC3bMCInstLower", "::", "Initialize", "(", "Mangler", "", "M", ",", "MCContext", "", "C", ")", "{", "Mang", "=", "M", ";", "Ctx", "=", "C", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	10,452	[ ";" ]	[ "def", "CondCode", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>" ]
LLVM	X86	CPP	next_suggestion	CPU	10,453	[ "if", "(", "(", "or", "ig", "[", "i", "]", "==", "'", "W", "'", "\|\|", "or", "ig", "[", "i", "]", "==", "'", "L", "'", ")", "&&", "equiv", "[", "i", "]", "==", "'", "Q", "'", ")", "continue", ";" ]	[ "if", "(", "or", "ig", "[", "i", "]", "==", "'", "\\0", "'", "\|\|", "equiv", "[", "i", "]", "==", "'", "\\0", "'", ")", "return", "FALSE", ";", "if", "(", "or", "ig", "[", "i", "]", "!=", "equiv", "[", "i", "]", ")", "{" ]
LLVM	ARM	CPP	next_suggestion	CPU	10,454	[ "}" ]	[ "if", "(", "Size", "==", "<NUM_LIT>", ")", "return", "&", "ARM", "::", "SPRRegClass", ";", "else", "if", "(", "Size", "==", "<NUM_LIT>", ")", "return", "&", "ARM", "::", "DPRRegClass", ";", "else", "if", "(", "Size", "==", "<NUM_LIT>", ")", "return", "&", "ARM", "::", "QPRRegClass", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported destination size", "<STR_LIT>", ")", ";", "}", "return", "&", "ARM", "::", "GPRRegClass", ";" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	10,455	[ "}" ]	[ "const", "uint64_t", "F", "=", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ";", "return", "(", "F", ">>", "<STR_LIT>", "::", "<STR_LIT>", ")", "&", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
LLVM	XCore	CPP	stmt_completion	MPU	10,456	[ ";" ]	[ "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isCPI", "(", ")", ";", "}", "int", "FrameIndex" ]
GCC	rs6000	CPP	code_generation	CPU	10,457	[ "unsigned", "int", "rs6000_special_round_type_align", "(", "tree", "type", ",", "unsigned", "int", "computed", ",", "unsigned", "int", "specified", ")", "{", "unsigned", "int", "align", "=", "MAX", "(", "computed", ",", "specified", ")", ";", "tree", "field", "=", "TYPE_FIELDS", "(", "type", ")", ";", "while", "(", "field", "!=", "NULL", "&&", "TREE_CODE", "(", "field", ")", "!=", "FIELD_DECL", ")", "field", "=", "DECL_CHAIN", "(", "field", ")", ";", "if", "(", "field", "!=", "NULL", "&&", "field", "!=", "type", ")", "{", "type", "=", "TREE_TYPE", "(", "field", ")", ";", "while", "(", "TREE_CODE", "(", "type", ")", "==", "ARRAY_TYPE", ")", "type", "=", "TREE_TYPE", "(", "type", ")", ";", "if", "(", "type", "!=", "error_mark_node", "&&", "TYPE_MODE", "(", "type", ")", "==", "DFmode", ")", "align", "=", "MAX", "(", "align", ",", "<NUM_LIT>", ")", ";", "}", "return", "align", ";", "}" ]	[ "Darwin", ",", "AIX", "increases", "natural", "record", "alignment", "to", "doubleword", "if", "the", "first", "field", "is", "an", "FP", "double", "while", "the", "FP", "fields", "remain", "word", "aligned", "." ]
GCC	aarch64	CPP	stmt_completion	CPU	10,458	[ ";" ]	[ "case", "SFmode", ":", "return", "CODE_FOR_aarch64_reload_movcpsfdi", ";", "case", "DFmode", ":", "return", "CODE_FOR_aarch64_reload_movcpdfdi", ";", "case", "TFmode", ":", "return", "CODE_FOR_aarch64_reload_movcptfdi", ";", "case", "V8QImode", ":", "return", "CODE_FOR_aarch64_reload_movcpv8qidi", ";", "case", "V16QImode", ":", "return", "CODE_FOR_aarch64_reload_movcpv16qidi", ";", "case", "V4HImode", ":", "return", "CODE_FOR_aarch64_reload_movcpv4hidi", ";", "case", "V8HImode", ":", "return", "CODE_FOR_aarch64_reload_movcpv8hidi", ";", "case", "V2SImode", ":", "return", "CODE_FOR_aarch64_reload_movcpv2sidi", ";", "case", "V4SImode", ":", "return", "CODE_FOR_aarch64_reload_movcpv4sidi", ";", "case", "V2DImode", ":", "return", "CODE_FOR_aarch64_reload_movcpv2didi" ]
GCC	s390	CPP	code_generation	MPU	10,459	[ "void", "s390_cpu_cpp_builtins", "(", "cpp_reader", "*", "pfile", ")", "{", "struct", "cl_target_option", "opts", ";", "cpp_assert", "(", "pfile", ",", "<STR_LIT>", "cpu=s390", "<STR_LIT>", ")", ";", "cpp_assert", "(", "pfile", ",", "<STR_LIT>", "machine=s390", "<STR_LIT>", ")", ";", "cpp_define", "(", "pfile", ",", "<STR_LIT>", "__s390__", "<STR_LIT>", ")", ";", "if", "(", "TARGET_ZARCH", ")", "cpp_define", "(", "pfile", ",", "<STR_LIT>", "__zarch__", "<STR_LIT>", ")", ";", "if", "(", "TARGET_64BIT", ")", "cpp_define", "(", "pfile", ",", "<STR_LIT>", "__s390x__", "<STR_LIT>", ")", ";", "if", "(", "TARGET_LONG_DOUBLE_128", ")", "cpp_define", "(", "pfile", ",", "<STR_LIT>", "__LONG_DOUBLE_128__", "<STR_LIT>", ")", ";", "cl_target_option_save", "(", "&", "opts", ",", "&", "global_options", ",", "&", "global_options_set", ")", ";", "s390_cpu_cpp_builtins_internal", "(", "pfile", ",", "&", "opts", ",", "NULL", ")", ";", "}" ]	[ "Define", "platform", "dependent", "macros", "." ]
GCC	i386	MD	stmt_completion	CPU	10,460	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	10,461	[ "return", "LoopMap", "[", "ML", "]", ".", "get", "(", ")", ";" ]	[ "const", "auto", "*", "WE", "=", "WEI", ".", "getExceptionFor", "(", "MBB", ")", ";", "if", "(", "!", "ML", "&&", "!", "WE", ")", "return", "nullptr", ";", "if", "(", "(", "ML", "&&", "!", "WE", ")", "\|\|", "(", "ML", "&&", "WE", "&&", "WE", "->", "contains", "(", "ML", "->", "getHeader", "(", ")", ")", ")", ")", "{", "if", "(", "LoopMap", ".", "count", "(", "ML", ")", ")", "return", "LoopMap", "[", "ML", "]", ".", "get", "(", ")", ";", "LoopMap", "[", "ML", "]", "=", "std", "::", "make_unique", "<", "ConcreteSortRegion", "<", "MachineLoop", ">>", "(", "ML", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	10,462	[ "}" ]	[ "class", "Enc_865390", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Pv4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pv4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rx32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	10,463	[ ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";", "let", "mayLoad", "=", "Load" ]
GCC	alpha	MD	stmt_completion	MPU	10,464	[ "<STR_LIT>", ")", "]", ")" ]	[ "(", "if_then_else", "(", "eq", "(", "zero_extract", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
GCC	aarch64	MD	next_suggestion	CPU	10,465	[ ")" ]	[ "(", "not", ":", "GPI", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
GCC	arm	CPP	program_repair	CPU	10,466	[ "<FIXS>", "int", "prologue", "ATTRIBUTE_UNUSED", ";", "<FIXE>" ]	[ "voidarm_finalize_pic", "(", "prologue", ")", "<BUGS>", "int", "prologue", ";", "<BUGE>", "{", "#", "ifndef", "AOF_ASSEMBLERrtx", "l1", ",", "pic_tmp", ",", "pic_tmp2", ",", "seq", ",", "pic_rtx", ";" ]
LLVM	Hexagon	CPP	program_repair	DSP	10,467	[ "<FIXS>", "return", "GetDynamicTLSAddr", "(", "DAG", ",", "Chain", ",", "GA", ",", "InFlag", ",", "PtrVT", ",", "<FIXE>" ]	[ "Chain", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Hexagon", "::", "R0", ",", "Chain", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "<BUGS>", "return", "GetDynamicTLSAddr", "(", "DAG", ",", "Chain", ",", "GA", ",", "&", "InFlag", ",", "PtrVT", ",", "<BUGE>", "Hexagon", "::", "R0", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}" ]
GCC	i386	MD	next_suggestion	CPU	10,468	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AArch64	CPP	program_repair	CPU	10,469	[ "<FIXS>", "<FIXE>", "<FIXS>", "for", "(", "rMBBI", "=", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getReverseIterator", "(", ")", ":", "MBB", ".", "rbegin", "(", ")", ")", ";", "<FIXE>" ]	[ "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "MachineBasicBlock", "::", "reverse_iterator", "rMBBI", ";", "<BUGS>", "if", "(", "MBBI", "==", "MBB", ".", "end", "(", ")", ")", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "assert", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "<STR_LIT>", "This seems to be an empty MBB!?!", "<STR_LIT>", ")", ";", "<BUGE>", "DebugLoc", "DL", ";", "<BUGS>", "for", "(", "rMBBI", "=", "MBBI", "->", "getReverseIterator", "(", ")", ";", "<BUGE>", "rMBBI", "!=", "MBB", ".", "rend", "(", ")", "&&", "!", "rMBBI", "->", "definesRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MachineOperand", "*", "op", "=", "rMBBI", "->", "findRegisterDefOperand", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]
GCC	rs6000	MD	program_repair	CPU	10,470	[ "<FIXS>", "<FIXE>", "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<NUM_LIT>", "<NUM_LIT>", ")", "<BUGS>", "<BUGE>", "(", "define_function_unit", "<STR_LIT>", "<NUM_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "<NUM_LIT>", "<NUM_LIT>", ")", "(", "define_function_unit", "<STR_LIT>", "<NUM_LIT>", "<NUM_LIT>" ]
GCC	s390	MD	next_suggestion	MPU	10,471	[ "<STR_LIT>", ")" ]	[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]
GCC	arm	CPP	stmt_completion	CPU	10,472	[ "(", "_", "_", "a", ")", ";" ]	[ "return", "(", "int32x2_t", ")", "_", "_", "builtin_neon_vqmovnsv2di" ]
LLVM	AArch64	TD	next_suggestion	CPU	10,473	[ "let", "Constraints", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pdn", ";" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	10,474	[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]	[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(", "ops", "i32imm", ":", "$", "boundary", ")", ";" ]
GCC	i386	CPP	next_suggestion	CPU	10,475	[ "if", "(", "num_restrict", ">", "num_allowable_groups", "[", "group", "]", ")", "return", "false", ";" ]	[ "unsigned", "int", "num_restrict", ";", "enum", "dispatch_group", "group", "=", "get_insn_group", "(", "insn", ")", ";", "enum", "insn_path", "path", "=", "get_insn_path", "(", "insn", ")", ";", "int", "sum", ";", "if", "(", "group", "==", "disp_jcc", "\|\|", "group", "==", "disp_cmp", ")", "return", "false", ";", "if", "(", "group", "==", "disp_no_group", "\|\|", "group", "==", "disp_branch", ")", "return", "true", ";", "if", "(", "window_list_next", ")", "window_list", "=", "window_list_next", ";", "if", "(", "window_list", "->", "window_num", "==", "<NUM_LIT>", ")", "{", "sum", "=", "window_list", "->", "prev", "->", "window_size", "+", "window_list", "->", "window_size", ";", "if", "(", "sum", "==", "<NUM_LIT>", "\|\|", "(", "ix86_min_insn_size", "(", "insn", ")", "+", "sum", ")", ">=", "<NUM_LIT>", ")", "return", "true", ";", "}", "num_restrict", "=", "count_num_restricted", "(", "insn", ",", "window_list", ")", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	10,476	[ "#", "Width", "#", "<STR_LIT>", ";" ]	[ "class", "ro_extend", "<", "AsmOperandClass", "ParserClass", ",", "string", "Reg", ",", "int", "Width", ">", ":", "Operand", "<", "i32", ">", "{", "let", "ParserMatchClass", "=", "ParserClass", ";", "let", "PrintMethod", "=", "<STR_LIT>", "#", "Reg", "#", "<STR_LIT>" ]
GCC	arm	MD	program_repair	CPU	10,477	[ "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "<STR_LIT>", ")" ]
GCC	i386	MD	stmt_completion	CPU	10,478	[ ")", "(", "const_int", "<NUM_LIT>", ")" ]	[ "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "vec_select", ":", "V8QI", "(", "match_dup", "<NUM_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>" ]
GCC	sparc	CPP	code_generation	CPU	10,479	[ "static", "void", "moncontrol", "(", "int", "mode", ")", "{", "if", "(", "mode", ")", "{", "profil", "(", "(", "unsigned", "short", "", ")", "(", "sbuf", "+", "sizeof", "(", "struct", "phdr", ")", ")", ",", "ssiz", "-", "sizeof", "(", "struct", "phdr", ")", ",", "(", "long", ")", "s_lowpc", ",", "s_scale", ")", ";", "profiling", "=", "<NUM_LIT>", ";", "}", "else", "{", "profil", "(", "(", "unsigned", "short", "", ")", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "profiling", "=", "<NUM_LIT>", ";", "}", "}" ]	[ "Control", "profiling", "", "profiling", "is", "what", "mcount", "checks", "to", "see", "if", "", "all", "the", "data", "structures", "are", "ready", "." ]
GCC	arm	MD	next_suggestion	CPU	10,480	[ "]" ]	[ "(", "set", "(", "match_operand", ":", "<", "V_double_width", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "<", "V_double_width", ">", "[", "(", "match_operand", ":", "MVE_3", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "VSHLLBQ_N", ")", ")" ]
GCC	tilepro	CPP	code_generation	VLIW	10,481	[ "void", "tilepro_expand_unaligned_load", "(", "rtx", "dest_reg", ",", "rtx", "mem", ",", "HOST_WIDE_INT", "bitsize", ",", "HOST_WIDE_INT", "bit_offset", ",", "bool", "sign", ")", "{", "machine_mode", "mode", ";", "rtx", "addr_lo", ",", "addr_hi", ";", "rtx", "mem_lo", ",", "mem_hi", ",", "hi", ";", "rtx", "mema", ",", "wide_result", ";", "int", "last_byte_offset", ";", "HOST_WIDE_INT", "byte_offset", "=", "bit_offset", "/", "BITS_PER_UNIT", ";", "mode", "=", "GET_MODE", "(", "dest_reg", ")", ";", "hi", "=", "gen_reg_rtx", "(", "mode", ")", ";", "if", "(", "bitsize", "==", "<NUM_LIT>", "*", "BITS_PER_UNIT", "&&", "(", "bit_offset", "%", "BITS_PER_UNIT", ")", "==", "<NUM_LIT>", ")", "{", "rtx", "lo", ";", "mem_lo", "=", "adjust_address", "(", "mem", ",", "QImode", ",", "byte_offset", ")", ";", "mem_hi", "=", "adjust_address", "(", "mem", ",", "QImode", ",", "byte_offset", "+", "<NUM_LIT>", ")", ";", "lo", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_zero_extendqisi2", "(", "lo", ",", "mem_lo", ")", ")", ";", "if", "(", "sign", ")", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_extendqisi2", "(", "gen_lowpart", "(", "SImode", ",", "hi", ")", ",", "mem_hi", ")", ")", ";", "emit_insn", "(", "gen_ashlsi3", "(", "gen_lowpart", "(", "SImode", ",", "tmp", ")", ",", "gen_lowpart", "(", "SImode", ",", "hi", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_iorsi3", "(", "gen_lowpart", "(", "SImode", ",", "dest_reg", ")", ",", "gen_lowpart", "(", "SImode", ",", "lo", ")", ",", "gen_lowpart", "(", "SImode", ",", "tmp", ")", ")", ")", ";", "}", "else", "{", "emit_insn", "(", "gen_zero_extendqisi2", "(", "gen_lowpart", "(", "SImode", ",", "hi", ")", ",", "mem_hi", ")", ")", ";", "emit_insn", "(", "gen_insn_intlb", "(", "gen_lowpart", "(", "SImode", ",", "dest_reg", ")", ",", "gen_lowpart", "(", "SImode", ",", "hi", ")", ",", "gen_lowpart", "(", "SImode", ",", "lo", ")", ")", ")", ";", "}", "return", ";", "}", "mema", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "addr_lo", "=", "force_reg", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "mema", ",", "byte_offset", ")", ")", ";", "mem_lo", "=", "change_address", "(", "mem", ",", "mode", ",", "gen_rtx_AND", "(", "Pmode", ",", "addr_lo", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ")", ";", "set_mem_alias_set", "(", "mem_lo", ",", "<NUM_LIT>", ")", ";", "last_byte_offset", "=", "(", "bit_offset", "+", "bitsize", "-", "<NUM_LIT>", ")", "/", "BITS_PER_UNIT", ";", "addr_hi", "=", "force_reg", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "mema", ",", "last_byte_offset", ")", ")", ";", "mem_hi", "=", "change_address", "(", "mem", ",", "mode", ",", "gen_rtx_AND", "(", "Pmode", ",", "addr_hi", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ")", ";", "set_mem_alias_set", "(", "mem_hi", ",", "<NUM_LIT>", ")", ";", "if", "(", "bitsize", "==", "<NUM_LIT>", ")", "{", "addr_lo", "=", "make_safe_from", "(", "addr_lo", ",", "dest_reg", ")", ";", "wide_result", "=", "dest_reg", ";", "}", "else", "{", "wide_result", "=", "gen_reg_rtx", "(", "mode", ")", ";", "}", "emit_move_insn", "(", "hi", ",", "mem_hi", ")", ";", "emit_move_insn", "(", "wide_result", ",", "mem_lo", ")", ";", "emit_insn", "(", "gen_insn_dword_align", "(", "gen_lowpart", "(", "SImode", ",", "wide_result", ")", ",", "gen_lowpart", "(", "SImode", ",", "wide_result", ")", ",", "gen_lowpart", "(", "SImode", ",", "hi", ")", ",", "addr_lo", ")", ")", ";", "if", "(", "bitsize", "!=", "<NUM_LIT>", ")", "{", "rtx", "extracted", "=", "extract_bit_field", "(", "gen_lowpart", "(", "SImode", ",", "wide_result", ")", ",", "bitsize", ",", "bit_offset", "%", "BITS_PER_UNIT", ",", "!", "sign", ",", "gen_lowpart", "(", "SImode", ",", "dest_reg", ")", ",", "SImode", ",", "SImode", ")", ";", "if", "(", "extracted", "!=", "dest_reg", ")", "emit_move_insn", "(", "dest_reg", ",", "gen_lowpart", "(", "SImode", ",", "extracted", ")", ")", ";", "}", "}" ]	[ "Expand", "unaligned", "loads", "." ]
GCC	rs6000	MD	next_suggestion	CPU	10,482	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	nios2	CPP	next_suggestion	MPU	10,483	[ "if", "(", "!", "reg_renumber", ")", "return", "false", ";" ]	[ "bool", "nios2_regno_ok_for_base_p", "(", "int", "regno", ",", "bool", "strict_p", ")", "{", "if", "(", "!", "HARD_REGISTER_NUM_P", "(", "regno", ")", ")", "{", "if", "(", "!", "strict_p", ")", "return", "true", ";" ]
GCC	alpha	CPP	program_repair	MPU	10,484	[ "<FIXS>", "if", "(", "optimize", ">", "<NUM_LIT>", ")", "<FIXE>" ]	[ "target_flags", "&=", "~", "MASK_SMALL_DATA", ";", "<BUGS>", "if", "(", "optimize", ">", "<NUM_LIT>", "&&", "write_symbols", "!=", "SDB_DEBUG", ")", "<BUGE>", "{", "if", "(", "align_loops", "<=", "<NUM_LIT>", ")", "align_loops", "=", "<NUM_LIT>", ";" ]
LLVM	LoongArch	CPP	program_repair	CPU	10,485	[ "<FIXS>", "BuildMI", "(", "TailMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addImm", "(", "hint", ")", ";", "<FIXE>" ]	[ "BuildMI", "(", "LoopTailMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "DoneMBB", ")", ";", "}", "<BUGS>", "BuildMI", "(", "TailMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "<BUGE>", "NextMBBI", "=", "MBB", ".", "end", "(", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	10,486	[ "}" ]	[ "case", "Mips", "::", "PseudoMTLOHI64", ":", "expandPseudoMTLoHi", "(", "MBB", ",", "MI", ",", "Mips", "::", "MTLO64", ",", "Mips", "::", "MTHI64", ",", "false", ")", ";", "break", ";", "case", "Mips", "::", "PseudoMTLOHI_DSP", ":", "expandPseudoMTLoHi", "(", "MBB", ",", "MI", ",", "Mips", "::", "MTLO_DSP", ",", "Mips", "::", "MTHI_DSP", ",", "true", ")", ";", "break", ";", "case", "Mips", "::", "PseudoCVT_S_W", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Mips", "::", "CVT_S_W", ",", "Mips", "::", "MTC1", ",", "false", ")", ";", "break", ";", "case", "Mips", "::", "PseudoCVT_D32_W", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Mips", "::", "CVT_D32_W", ",", "Mips", "::", "MTC1", ",", "false", ")", ";", "break", ";", "case", "Mips", "::", "PseudoCVT_S_L", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Mips", "::", "CVT_S_L", ",", "Mips", "::", "DMTC1", ",", "true", ")", ";", "break", ";", "case", "Mips", "::", "PseudoCVT_D64_W", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Mips", "::", "CVT_D64_W", ",", "Mips", "::", "MTC1", ",", "true", ")", ";", "break", ";", "case", "Mips", "::", "PseudoCVT_D64_L", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Mips", "::", "CVT_D64_L", ",", "Mips", "::", "DMTC1", ",", "true", ")", ";", "break", ";", "case", "Mips", "::", "BuildPairF64", ":", "expandBuildPairF64", "(", "MBB", ",", "MI", ",", "false", ")", ";", "break", ";", "case", "Mips", "::", "BuildPairF64_64", ":", "expandBuildPairF64", "(", "MBB", ",", "MI", ",", "true", ")", ";", "break", ";", "case", "Mips", "::", "ExtractElementF64", ":", "expandExtractElementF64", "(", "MBB", ",", "MI", ",", "false", ")", ";", "break", ";", "case", "Mips", "::", "ExtractElementF64_64", ":", "expandExtractElementF64", "(", "MBB", ",", "MI", ",", "true", ")", ";", "break", ";", "case", "Mips", "::", "MIPSeh_return32", ":", "case", "Mips", "::", "MIPSeh_return64", ":", "expandEhReturn", "(", "MBB", ",", "MI", ")", ";", "break", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	10,487	[ "}" ]	[ "let", "ParserMatchClass", "=", "CondCode", ";", "let", "MCOperandPredicate", "=", "[", "{", "return", "MCOp", ".", "isImm", "(", ")", "&", "&", "MCOp", ".", "getImm", "(", ")", "!", "=", "AArch64CC", ":", ":", "AL", "&", "&", "MCOp", ".", "getImm", "(", ")", "!", "=", "AArch64CC", ":", ":", "NV", ";", "}", "]", ";" ]
GCC	m32c	CPP	code_generation	MPU	10,488	[ "int", "m32c_extra_constraint_p2", "(", "rtx", "value", ",", "char", "c", "ATTRIBUTE_UNUSED", ",", "const", "char", "*", "str", ")", "{", "encode_pattern", "(", "value", ")", ";", "if", "(", "memcmp", "(", "str", ",", "<STR_LIT>", "Sd", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "rtx", "r", ";", "if", "(", "GET_CODE", "(", "value", ")", "==", "MEM", "&&", "CONSTANT_P", "(", "XEXP", "(", "value", ",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "RTX_IS", "(", "<STR_LIT>", "ms", "<STR_LIT>", ")", "\|\|", "RTX_IS", "(", "<STR_LIT>", "m+si", "<STR_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "RTX_IS", "(", "<STR_LIT>", "mr", "<STR_LIT>", ")", ")", "r", "=", "patternr", "[", "<NUM_LIT>", "]", ";", "else", "if", "(", "RTX_IS", "(", "<STR_LIT>", "m+ri", "<STR_LIT>", ")", "\|\|", "RTX_IS", "(", "<STR_LIT>", "m+rs", "<STR_LIT>", ")", "\|\|", "RTX_IS", "(", "<STR_LIT>", "m+r+si", "<STR_LIT>", ")", ")", "r", "=", "patternr", "[", "<NUM_LIT>", "]", ";", "else", "return", "<NUM_LIT>", ";", "if", "(", "REGNO", "(", "r", ")", "==", "SP_REGNO", ")", "return", "<NUM_LIT>", ";", "return", "m32c_legitimate_address_p", "(", "GET_MODE", "(", "value", ")", ",", "XEXP", "(", "value", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "memcmp", "(", "str", ",", "<STR_LIT>", "Sa", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "rtx", "r", ";", "if", "(", "RTX_IS", "(", "<STR_LIT>", "mr", "<STR_LIT>", ")", ")", "r", "=", "patternr", "[", "<NUM_LIT>", "]", ";", "else", "if", "(", "RTX_IS", "(", "<STR_LIT>", "m+ri", "<STR_LIT>", ")", ")", "r", "=", "patternr", "[", "<NUM_LIT>", "]", ";", "else", "return", "<NUM_LIT>", ";", "return", "(", "IS_REG", "(", "r", ",", "A0_REGNO", ")", "\|\|", "IS_REG", "(", "r", ",", "A1_REGNO", ")", ")", ";", "}", "else", "if", "(", "memcmp", "(", "str", ",", "<STR_LIT>", "Si", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "return", "(", "RTX_IS", "(", "<STR_LIT>", "mi", "<STR_LIT>", ")", "\|\|", "RTX_IS", "(", "<STR_LIT>", "ms", "<STR_LIT>", ")", "\|\|", "RTX_IS", "(", "<STR_LIT>", "m+si", "<STR_LIT>", ")", ")", ";", "}", "else", "if", "(", "memcmp", "(", "str", ",", "<STR_LIT>", "Ss", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "return", "(", "(", "RTX_IS", "(", "<STR_LIT>", "mr", "<STR_LIT>", ")", "&&", "(", "IS_REG", "(", "patternr", "[", "<NUM_LIT>", "]", ",", "SP_REGNO", ")", ")", ")", "\|\|", "(", "RTX_IS", "(", "<STR_LIT>", "m+ri", "<STR_LIT>", ")", "&&", "(", "IS_REG", "(", "patternr", "[", "<NUM_LIT>", "]", ",", "SP_REGNO", ")", ")", ")", ")", ";", "}", "else", "if", "(", "memcmp", "(", "str", ",", "<STR_LIT>", "Sf", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "return", "(", "(", "RTX_IS", "(", "<STR_LIT>", "mr", "<STR_LIT>", ")", "&&", "(", "IS_REG", "(", "patternr", "[", "<NUM_LIT>", "]", ",", "FB_REGNO", ")", ")", ")", "\|\|", "(", "RTX_IS", "(", "<STR_LIT>", "m+ri", "<STR_LIT>", ")", "&&", "(", "IS_REG", "(", "patternr", "[", "<NUM_LIT>", "]", ",", "FB_REGNO", ")", ")", ")", ")", ";", "}", "else", "if", "(", "memcmp", "(", "str", ",", "<STR_LIT>", "Sb", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "return", "(", "(", "RTX_IS", "(", "<STR_LIT>", "mr", "<STR_LIT>", ")", "&&", "(", "IS_REG", "(", "patternr", "[", "<NUM_LIT>", "]", ",", "SB_REGNO", ")", ")", ")", "\|\|", "(", "RTX_IS", "(", "<STR_LIT>", "m+ri", "<STR_LIT>", ")", "&&", "(", "IS_REG", "(", "patternr", "[", "<NUM_LIT>", "]", ",", "SB_REGNO", ")", ")", ")", ")", ";", "}", "else", "if", "(", "memcmp", "(", "str", ",", "<STR_LIT>", "S1", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "return", "r1h_operand", "(", "value", ",", "QImode", ")", ";", "}", "gcc_assert", "(", "str", "[", "<NUM_LIT>", "]", "!=", "'", "S", "'", ")", ";", "if", "(", "memcmp", "(", "str", ",", "<STR_LIT>", "Rpa", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "GET_CODE", "(", "value", ")", "==", "PARALLEL", ";", "return", "<NUM_LIT>", ";", "}" ]	[ "Implements", "EXTRA_CONSTRAINT_STR", "(", "see", "next", "function", "too", ")", ".", "'S", "'", "is", "for", "memory", "constraints", ",", "plus", "``", "Rpa", "''", "for", "PARALLEL", "rtx", "'s", "we", "use", "for", "call", "return", "values", "." ]
LLVM	PowerPC	CPP	next_suggestion	CPU	10,489	[ "return", "true", ";" ]	[ "assert", "(", "(", "!", "First", "\|\|", "Second", ")", "&&", "<STR_LIT>", "translated from user to non-user!?", "<STR_LIT>", ")", ";", "if", "(", "First", "&&", "!", "isa", "<", "CallInst", ">", "(", "First", ")", ")", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "First", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "Second", "->", "setOperand", "(", "i", ",", "BoolToIntMap", "[", "First", "->", "getOperand", "(", "i", ")", "]", ")", ";", "}", "Value", "", "IntRetVal", "=", "BoolToIntMap", "[", "U", "]", ";", "Type", "", "Int1Ty", "=", "Type", "::", "getInt1Ty", "(", "U", "->", "getContext", "(", ")", ")", ";", "Instruction", "", "I", "=", "cast", "<", "Instruction", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "Value", "", "BackToBool", "=", "new", "TruncInst", "(", "IntRetVal", ",", "Int1Ty", ",", "<STR_LIT>", "backToBool", "<STR_LIT>", ",", "I", ")", ";", "U", ".", "set", "(", "BackToBool", ")", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	10,490	[ "return", "getVectorInstrCost", "(", "IE", "->", "getOpcode", "(", ")", ",", "IE", "->", "getType", "(", ")", ",", "Idx", ")", ";" ]	[ "if", "(", "CI", ")", "Idx", "=", "CI", "->", "getZExtValue", "(", ")", ";", "return", "getVectorInstrCost", "(", "EE", "->", "getOpcode", "(", ")", ",", "EE", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ",", "Idx", ")", ";", "}", "if", "(", "const", "InsertElementInst", "", "IE", "=", "dyn_cast", "<", "InsertElementInst", ">", "(", "U", ")", ")", "{", "ConstantInt", "", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "IE", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "Idx", "=", "-", "<NUM_LIT>", ";", "if", "(", "CI", ")", "Idx", "=", "CI", "->", "getZExtValue", "(", ")", ";" ]
GCC	c6x	MD	stmt_completion	VLIW	10,491	[ "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SI", "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	10,492	[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]	[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";" ]
GCC	nios2	MD	next_suggestion	MPU	10,493	[ "(", "unspec", ":", "BLK", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_SYNC", ")", ")", "]" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]
LLVM	AArch64	TD	stmt_completion	CPU	10,494	[ "Rn", ")", ")", ")", ")", ",", "(", "VTy", "(", "INST", "GPR64xsp", ":", "$", "Rn", ")", ")", ">", ";" ]	[ "class", "LD1R_pattern", "<", "ValueType", "VTy", ",", "ValueType", "DTy", ",", "PatFrag", "LoadOp", ",", "Instruction", "INST", ">", ":", "Pat", "<", "(", "VTy", "(", "Neon_vdup", "(", "DTy", "(", "LoadOp", "GPR64xsp", ":", "$" ]
GCC	loongarch	CPP	program_repair	CPU	10,495	[ "<FIXS>", "int", "fallback_arch", "=", "abi_default_cpu_arch", "(", "t", ".", "abi", ",", "NULL", ")", ";", "<FIXE>" ]	[ "{", "<BUGS>", "int", "fallback_arch", "=", "abi_default_cpu_arch", "(", "t", ".", "abi", ")", ";", "<BUGE>", "if", "(", "t", ".", "cpu_arch", "==", "CPU_NATIVE", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "your native CPU architecture (%qs) ", "<STR_LIT>" ]
LLVM	ARM	CPP	code_generation	CPU	10,496	[ "DecodeStatus", "ARMDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "OS", ",", "raw_ostream", "&", "CS", ")", "const", "{", "CommentStream", "=", "&", "CS", ";", "assert", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "ARM", "::", "ModeThumb", "]", "&&", "<STR_LIT>", "Asked to disassemble an ARM instruction but Subtarget is in Thumb ", "<STR_LIT>", "<STR_LIT>", "mode!", "<STR_LIT>", ")", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "uint32_t", "Insn", "=", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "\|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "\|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "\|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", ";", "DecodeStatus", "Result", "=", "decodeInstruction", "(", "DecoderTableARM32", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "checkDecodedInstruction", "(", "MI", ",", "Size", ",", "Address", ",", "OS", ",", "CS", ",", "Insn", ",", "Result", ")", ";", "}", "struct", "DecodeTable", "{", "const", "uint8_t", "*", "P", ";", "bool", "DecodePred", ";", "}", ";", "const", "DecodeTable", "Tables", "[", "]", "=", "{", "{", "DecoderTableVFP32", ",", "false", "}", ",", "{", "DecoderTableVFPV832", ",", "false", "}", ",", "{", "DecoderTableNEONData32", ",", "true", "}", ",", "{", "DecoderTableNEONLoadStore32", ",", "true", "}", ",", "{", "DecoderTableNEONDup32", ",", "true", "}", ",", "{", "DecoderTablev8NEON32", ",", "false", "}", ",", "{", "DecoderTablev8Crypto32", ",", "false", "}", ",", "}", ";", "for", "(", "auto", "Table", ":", "Tables", ")", "{", "Result", "=", "decodeInstruction", "(", "Table", ".", "P", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "if", "(", "Table", ".", "DecodePred", "&&", "!", "DecodePredicateOperand", "(", "MI", ",", "<NUM_LIT>", ",", "Address", ",", "this", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "Result", ";", "}", "}", "Size", "=", "<NUM_LIT>", ";", "return", "MCDisassembler", "::", "Fail", ";", "}" ]	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]
LLVM	Patmos	CPP	stmt_completion	VLIW	10,497	[ "******** PostRA MI Scheduling ********\\n", "<STR_LIT>", ")", ";" ]	[ "RegClassInfo", "->", "runOnMachineFunction", "(", "", "MF", ")", ";", "AntiDepMode", "=", "TargetSubtargetInfo", "::", "AntiDepBreakMode", "::", "ANTIDEP_NONE", ";", "CriticalPathRCs", ".", "clear", "(", ")", ";", "const", "TargetSubtargetInfo", "&", "ST", "=", "mf", ".", "getSubtarget", "(", ")", ";", "if", "(", "!", "ST", ".", "enablePostRAScheduler", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "******* PatmosPostRAScheduler disabled ******\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n****** Running PatmosPostRAScheduler ******\\n", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "******** Function:", "<STR_LIT>", "<<", "mf", ".", "getName", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "mf", ".", "dump", "(", ")", ")", ";", "if", "(", "EnableAntiDepBreaking", ".", "getPosition", "(", ")", ">", "<NUM_LIT>", ")", "{", "AntiDepMode", "=", "(", "EnableAntiDepBreaking", "==", "<STR_LIT>", "all", "<STR_LIT>", ")", "?", "TargetSubtargetInfo", "::", "AntiDepBreakMode", "::", "ANTIDEP_ALL", ":", "(", "(", "EnableAntiDepBreaking", "==", "<STR_LIT>", "critical", "<STR_LIT>", ")", "?", "TargetSubtargetInfo", "::", "AntiDepBreakMode", "::", "ANTIDEP_CRITICAL", ":", "TargetSubtargetInfo", "::", "AntiDepBreakMode", "::", "ANTIDEP_NONE", ")", ";", "}", "const", "PatmosTargetMachine", "", "PTM", "=", "static_cast", "<", "const", "PatmosTargetMachine", "", ">", "(", "&", "mf", ".", "getTarget", "(", ")", ")", ";", "PostRASchedStrategy", "", "S", "=", "new", "PatmosPostRASchedStrategy", "(", "", "PTM", ")", ";", "std", "::", "unique_ptr", "<", "ScheduleDAGPostRA", ">", "Scheduler", "(", "new", "ScheduleDAGPostRA", "(", "this", ",", "S", ")", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "MF", "->", "begin", "(", ")", ",", "MBBEnd", "=", "MF", "->", "end", "(", ")", ";", "MBB", "!=", "MBBEnd", ";", "++", "MBB", ")", "{", "Scheduler", "->", "startBlock", "(", "&", "", "MBB", ")", ";", "unsigned", "EndIndex", "=", "MBB", "->", "size", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "RegionEnd", "=", "MBB", "->", "end", "(", ")", ";", "RegionEnd", "!=", "MBB", "->", "begin", "(", ")", ";", "RegionEnd", "=", "Scheduler", "->", "begin", "(", ")", ")", "{", "if", "(", "!", "Scheduler", "->", "canHandleTerminators", "(", ")", ")", "{", "if", "(", "RegionEnd", "!=", "MBB", "->", "end", "(", ")", "\|\|", "Scheduler", "->", "isSchedulingBoundary", "(", "&", "", "RegionEnd", ",", "&", "", "MBB", ",", "", "MF", ")", ")", "{", "RegionEnd", "=", "std", "::", "prev", "(", "RegionEnd", ")", ";", "--", "EndIndex", ";", "Scheduler", "->", "observe", "(", "&", "", "RegionEnd", ",", "EndIndex", ")", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "I", "=", "std", "::", "prev", "(", "RegionEnd", ")", ";", "unsigned", "StartIndex", "=", "EndIndex", "-", "<NUM_LIT>", ";", "for", "(", ";", "I", "!=", "MBB", "->", "begin", "(", ")", ";", "--", "I", ",", "--", "StartIndex", ")", "{", "if", "(", "Scheduler", "->", "isSchedulingBoundary", "(", "&", "", "std", "::", "prev", "(", "I", ")", ",", "&", "", "MBB", ",", "", "MF", ")", ")", "break", ";", "assert", "(", "!", "I", "->", "isBundled", "(", ")", "&&", "<STR_LIT>", "Rescheduling bundled code is not supported.", "<STR_LIT>", ")", ";", "}", "assert", "(", "!", "I", "->", "isBundled", "(", ")", "&&", "<STR_LIT>", "Rescheduling bundled code is not supported.", "<STR_LIT>", ")", ";", "Scheduler", "->", "enterRegion", "(", "&", "", "MBB", ",", "&", "", "I", ",", "RegionEnd", ",", "EndIndex", ")", ";", "if", "(", "I", "==", "RegionEnd", ")", "{", "Scheduler", "->", "exitRegion", "(", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	10,498	[ ")", "{" ]	[ "MCSection", "", "HexagonTargetObjectFile", "::", "SelectSectionForGlobal", "(", "const", "GlobalValue", "", "GV", ",", "SectionKind", "Kind", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "TRACE", "(", "<STR_LIT>", "[SelectSectionForGlobal] GV(", "<STR_LIT>", "<<", "GV", "->", "getName", "(", ")", "<<", "<STR_LIT>", ") ", "<STR_LIT>", ")", ";", "TRACE", "(", "<STR_LIT>", "input section(", "<STR_LIT>", "<<", "GV", "->", "getSection", "(", ")", "<<", "<STR_LIT>", ") ", "<STR_LIT>", ")", ";", "TRACE", "(", "(", "GV", "->", "hasPrivateLinkage", "(", ")", "?", "<STR_LIT>", "private_linkage ", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", "<<", "(", "GV", "->", "hasLocalLinkage", "(", ")", "?", "<STR_LIT>", "local_linkage ", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", "<<", "(", "GV", "->", "hasInternalLinkage", "(", ")", "?", "<STR_LIT>", "internal ", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", "<<", "(", "GV", "->", "hasExternalLinkage", "(", ")", "?", "<STR_LIT>", "external ", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", "<<", "(", "GV", "->", "hasCommonLinkage", "(", ")", "?", "<STR_LIT>", "common_linkage ", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", "<<", "(", "GV", "->", "hasCommonLinkage", "(", ")", "?", "<STR_LIT>", "common ", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", "<<", "(", "Kind", ".", "isCommon", "(", ")", "?", "<STR_LIT>", "kind_common ", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", "<<", "(", "Kind", ".", "isBSS", "(", ")", "?", "<STR_LIT>", "kind_bss ", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", "<<", "(", "Kind", ".", "isBSSLocal", "(", ")", "?", "<STR_LIT>", "kind_bss_local ", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", ")", ";", "if", "(", "isGlobalInSmallSection", "(", "GV", ",", "TM", ")", ")", "return", "selectSmallSectionForGlobal", "(", "GV", ",", "Kind", ",", "Mang", ",", "TM", ")", ";", "if", "(", "Kind", ".", "isCommon", "(", ")" ]
LLVM	ARM	TD	stmt_completion	CPU	10,499	[ "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";" ]	[ "def", ":", "InstRW", "<", "[", "SwiftWriteP01TwoCycle", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "," ]

GCC

i386

MD

next_suggestion

CPU

10,400

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

10,401

[ "let", "accessSize", "=", "WordAccess", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

10,402

[ "Reg", ")", ";" ]

[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "AFI", "->", "getReturnRegsCount", "(", ")", "<<", "<STR_LIT>", " return regs used, ExitRegDeficit = ", "<STR_LIT>", "<<", "ExitRegDeficit", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "int", "RegDeficit", "=", "std", "::", "max", "(", "EntryRegDeficit", ",", "ExitRegDeficit", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "RegDeficit = ", "<STR_LIT>", "<<", "RegDeficit", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "Reg", ":", "{", "ARM", "::", "R4", ",", "ARM", "::", "R5", ",", "ARM", "::", "R6", "}", ")", "{", "if", "(", "SavedRegs", ".", "test", "(", "Reg", ")", ")", "{", "--", "RegDeficit", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "<STR_LIT>", " is saved low register, RegDeficit = ", "<STR_LIT>", "<<", "RegDeficit", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "}", "else", "{", "AvailableRegs", ".", "push_back", "(", "Reg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "<STR_LIT>", " is non-saved low register, adding to AvailableRegs\\n", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "!", "HasFP", ")", "{", "if", "(", "SavedRegs", ".", "test", "(", "ARM", "::", "R7", ")", ")", "{", "--", "RegDeficit", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "%r7 is saved low register, RegDeficit = ", "<STR_LIT>", "<<", "RegDeficit", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "}", "else", "{", "AvailableRegs", ".", "push_back", "(", "ARM", "::", "R7", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "%r7 is non-saved low register, adding to AvailableRegs\\n", "<STR_LIT>", ")", ";", "}", "}", "for", "(", "unsigned", "Reg", ":", "{", "ARM", "::", "R8", ",", "ARM", "::", "R9", ",", "ARM", "::", "R10", ",", "ARM", "::", "R11", "}", ")", "{", "if", "(", "SavedRegs", ".", "test", "(", "Reg", ")", ")", "{", "++", "RegDeficit", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "<STR_LIT>", " is saved high register, RegDeficit = ", "<STR_LIT>", "<<", "RegDeficit", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "}", "}", "if", "(", "(", "EntryRegDeficit", ">", "ExitRegDeficit", ")", "&&", "!", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isLiveIn", "(", "ARM", "::", "LR", ")", "&&", "MF", ".", "getFrameInfo", "(", ")", ".", "isReturnAddressTaken", "(", ")", ")", ")", "{", "if", "(", "SavedRegs", ".", "test", "(", "ARM", "::", "LR", ")", ")", "{", "--", "RegDeficit", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "%lr is saved register, RegDeficit = ", "<STR_LIT>", "<<", "RegDeficit", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "}", "else", "{", "AvailableRegs", ".", "push_back", "(", "ARM", "::", "LR", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "%lr is not saved, adding to AvailableRegs\\n", "<STR_LIT>", ")", ";", "}", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Final RegDeficit = ", "<STR_LIT>", "<<", "RegDeficit", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "for", "(", ";", "RegDeficit", ">", "<NUM_LIT>", "&&", "!", "AvailableRegs", ".", "empty", "(", ")", ";", "--", "RegDeficit", ")", "{", "unsigned", "Reg", "=", "AvailableRegs", ".", "pop_back_val", "(", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Spilling ", "<STR_LIT>", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "<STR_LIT>", " to make up reg deficit\\n", "<STR_LIT>", ")", ";", "SavedRegs", ".", "set", "(", "Reg", ")", ";", "NumGPRSpills", "++", ";", "CS1Spilled", "=", "true", ";", "assert", "(", "!", "MRI", ".", "isReserved", "(", "Reg", ")", "&&", "<STR_LIT>", "Should not be reserved", "<STR_LIT>", ")", ";", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", ")", "ExtraCSSpill", "=", "true", ";", "UnspilledCS1GPRs", ".", "erase", "(", "llvm", "::", "find", "(", "UnspilledCS1GPRs", ",", "Reg", ")", ")", ";", "if", "(", "Reg", "==", "ARM", "::", "LR", ")", "LRSpilled", "=", "true", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "After adding spills, RegDeficit = ", "<STR_LIT>", "<<", "RegDeficit", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "}", "if", "(", "!", "LRSpilled", "&&", "CS1Spilled", ")", "{", "SavedRegs", ".", "set", "(", "ARM", "::", "LR", ")", ";", "NumGPRSpills", "++", ";", "SmallVectorImpl", "<", "unsigned", ">", "::", "iterator", "LRPos", ";", "LRPos", "=", "llvm", "::", "find", "(", "UnspilledCS1GPRs", ",", "(", "unsigned", ")", "ARM", "::", "LR", ")", ";", "if", "(", "LRPos", "!=", "UnspilledCS1GPRs", ".", "end", "(", ")", ")", "UnspilledCS1GPRs", ".", "erase", "(", "LRPos", ")", ";", "ForceLRSpill", "=", "false", ";", "if", "(", "!", "MRI", ".", "isReserved", "(", "ARM", "::", "LR", ")", "&&", "!", "MRI", ".", "isPhysRegUsed", "(", "ARM", "::", "LR", ")", ")", "ExtraCSSpill", "=", "true", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "NumGPRSpills = ", "<STR_LIT>", "<<", "NumGPRSpills", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "unsigned", "TargetAlign", "=", "getStackAlignment", "(", ")", ";", "if", "(", "TargetAlign", ">=", "<NUM_LIT>", "&&", "(", "NumGPRSpills", "&", "<NUM_LIT>", ")", ")", "{", "if", "(", "CS1Spilled", "&&", "!", "UnspilledCS1GPRs", ".", "empty", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "UnspilledCS1GPRs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "UnspilledCS1GPRs", "[", "i", "]", ";", "if", "(", "!", "AFI", "->", "isThumbFunction", "(", ")", "||", "(", "STI", ".", "isTargetWindows", "(", ")", "&&", "Reg", "==", "ARM", "::", "R11", ")", "||", "isARMLowRegister", "(", "Reg", ")", "||", "Reg", "==", "ARM", "::", "LR", ")", "{", "SavedRegs", ".", "set", "(", "Reg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Spilling ", "<STR_LIT>", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "<STR_LIT>", " to make up alignment\\n", "<STR_LIT>", ")", ";", "if", "(", "!", "MRI", ".", "isReserved", "(", "Reg", ")", "&&", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", ")", "ExtraCSSpill", "=", "true", ";", "break", ";", "}", "}", "}", "else", "if", "(", "!", "UnspilledCS2GPRs", ".", "empty", "(", ")", "&&", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ")", "{", "unsigned", "Reg", "=", "UnspilledCS2GPRs", ".", "front", "(", ")", ";", "SavedRegs", ".", "set", "(", "Reg", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Spilling ", "<STR_LIT>", "<<", "printReg", "(", "Reg", ",", "TRI", ")", "<<", "<STR_LIT>", " to make up alignment\\n", "<STR_LIT>", ")", ";", "if", "(", "!", "MRI", ".", "isReserved", "(", "Reg", ")", "&&", "!", "MRI", ".", "isPhysRegUsed", "(", "Reg", ")", ")", "ExtraCSSpill", "=", "true", ";", "}", "}", "if", "(", "BigFrameOffsets", "&&", "!", "ExtraCSSpill", ")", "{", "unsigned", "NumExtras", "=", "TargetAlign", "/", "<NUM_LIT>", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "Extras", ";", "while", "(", "NumExtras", "&&", "!", "UnspilledCS1GPRs", ".", "empty", "(", ")", ")", "{", "unsigned", "Reg", "=", "UnspilledCS1GPRs", ".", "back", "(", ")", ";", "UnspilledCS1GPRs", ".", "pop_back", "(", ")", ";", "if", "(", "!", "MRI", ".", "isReserved", "(", "Reg", ")", "&&", "(", "!", "AFI", "->", "isThumb1OnlyFunction", "(", ")", "||", "isARMLowRegister", "(", "Reg", ")", "||", "Reg", "==", "ARM", "::", "LR", ")", ")", "{", "Extras", ".", "push_back", "(" ]

GCC

nios2

CPP

stmt_completion

MPU

10,403

[ ")", ")", "==", "<NUM_LIT>", ";" ]

[ "static", "bool", "cdx_add_immed", "(", "rtx", "op", ")", "{", "if", "(", "CONST_INT_P", "(", "op", ")", ")", "{", "HOST_WIDE_INT", "ival", "=", "INTVAL", "(", "op", ")", ";", "return", "ival", "<=", "<NUM_LIT>", "&&", "ival", ">", "<NUM_LIT>", "&&", "(", "ival", "&", "(", "ival", "-", "<NUM_LIT>" ]

GCC

i386

MD

stmt_completion

CPU

10,404

[ ")", "]" ]

[ "(", "set", "(", "reg", ":", "SI", "SP_REG", ")", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REG", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "mem", ":", "BLK", "(", "scratch", ")", ")" ]

LLVM

Mips

CPP

stmt_completion

CPU

10,405

[ "<STR_LIT>", "-mno-odd-spreg requires the O32 ABI", "<STR_LIT>", ")", ";" ]

[ "AssemblerOptions", ".", "push_back", "(", "make_unique", "<", "MipsAssemblerOptions", ">", "(", "getAvailableFeatures", "(", ")", ")", ")", ";", "getTargetStreamer", "(", ")", ".", "updateABIInfo", "(", "*", "this", ")", ";", "assert", "(", "(", "(", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "Mips", "::", "FeatureO32", ")", "!=", "<NUM_LIT>", ")", "+", "(", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "Mips", "::", "FeatureEABI", ")", "!=", "<NUM_LIT>", ")", "+", "(", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "Mips", "::", "FeatureN32", ")", "!=", "<NUM_LIT>", ")", "+", "(", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "Mips", "::", "FeatureN64", ")", "!=", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", ";", "if", "(", "!", "isABI_O32", "(", ")", "&&", "!", "useOddSPReg", "(", ")", "!=", "<NUM_LIT>", ")", "report_fatal_error", "(" ]

GCC

i386

CPP

stmt_completion

CPU

10,406

[ ";" ]

[ "if", "(", "x", "==", "const0_rtx", "||", "const0_operand", "(", "x", ",", "mode", ")", ")", "{", "switch", "(", "get_attr_mode", "(", "insn", ")", ")", "{", "case", "MODE_TI", ":", "if", "(", "!", "EXT_REX_SSE_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "<STR_LIT>", "%vpxor\\t%0, %d0", "<STR_LIT>", ";", "case", "MODE_XI", ":", "case", "MODE_OI", ":", "if", "(", "EXT_REX_SSE_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "if", "(", "TARGET_AVX512VL", ")", "return", "<STR_LIT>", "vpxord\\t%x0, %x0, %x0", "<STR_LIT>", ";", "else", "if", "(", "TARGET_EVEX512", ")", "return", "<STR_LIT>", "vpxord\\t%g0, %g0, %g0", "<STR_LIT>", ";", "else", "gcc_unreachable", "(", ")", ";", "}", "return", "<STR_LIT>", "vpxor\\t%x0, %x0, %x0", "<STR_LIT>", ";", "case", "MODE_V2DF", ":", "if", "(", "!", "EXT_REX_SSE_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "<STR_LIT>", "%vxorpd\\t%0, %d0", "<STR_LIT>", ";", "case", "MODE_V8DF", ":", "case", "MODE_V4DF", ":", "if", "(", "EXT_REX_SSE_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "if", "(", "TARGET_AVX512DQ", ")", "{", "if", "(", "TARGET_AVX512VL", ")", "return", "<STR_LIT>", "vxorpd\\t%x0, %x0, %x0", "<STR_LIT>", ";", "else", "if", "(", "TARGET_EVEX512", ")", "return", "<STR_LIT>", "vxorpd\\t%g0, %g0, %g0", "<STR_LIT>", ";", "else", "gcc_unreachable", "(", ")", ";", "}", "else", "{", "if", "(", "TARGET_AVX512VL", ")", "return", "<STR_LIT>", "vpxorq\\t%x0, %x0, %x0", "<STR_LIT>", ";", "else", "if", "(", "TARGET_EVEX512", ")", "return", "<STR_LIT>", "vpxorq\\t%g0, %g0, %g0", "<STR_LIT>", ";", "else", "gcc_unreachable", "(", ")", ";", "}", "}", "return", "<STR_LIT>", "vxorpd\\t%x0, %x0, %x0", "<STR_LIT>", ";", "case", "MODE_V4SF", ":", "if", "(", "!", "EXT_REX_SSE_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "<STR_LIT>", "%vxorps\\t%0, %d0", "<STR_LIT>", ";", "case", "MODE_V16SF", ":", "case", "MODE_V8SF", ":", "if", "(", "EXT_REX_SSE_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "if", "(", "TARGET_AVX512DQ", ")", "{", "if", "(", "TARGET_AVX512VL", ")", "return", "<STR_LIT>", "vxorps\\t%x0, %x0, %x0", "<STR_LIT>", ";", "else", "if", "(", "TARGET_EVEX512", ")", "return", "<STR_LIT>", "vxorps\\t%g0, %g0, %g0", "<STR_LIT>", ";", "else", "gcc_unreachable", "(", ")", ";", "}", "else", "{", "if", "(", "TARGET_AVX512VL", ")", "return", "<STR_LIT>", "vpxord\\t%x0, %x0, %x0", "<STR_LIT>", ";", "else", "if", "(", "TARGET_EVEX512", ")", "return", "<STR_LIT>", "vpxord\\t%g0, %g0, %g0", "<STR_LIT>", ";", "else", "gcc_unreachable", "(", ")", ";", "}", "}", "return", "<STR_LIT>", "vxorps\\t%x0, %x0, %x0", "<STR_LIT>", ";", "default", ":", "gcc_unreachable", "(", ")" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

10,407

[ "Op", ".", "addImmOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";" ]

[ "void", "AMDGPUAsmParser", "::", "cvtDPP", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ",", "bool", "HasMods", ")", "{", "OptionalImmIndexMap", "OptionalIdx", ";", "unsigned", "I", "=", "<NUM_LIT>", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "J", "=", "<NUM_LIT>", ";", "J", "<", "Desc", ".", "getNumDefs", "(", ")", ";", "++", "J", ")", "{", "(", "(", "AMDGPUOperand", "&", ")", "*", "Operands", "[", "I", "++", "]", ")", ".", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "}", "for", "(", "unsigned", "E", "=", "Operands", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "AMDGPUOperand", "&", "Op", "=", "(", "(", "AMDGPUOperand", "&", ")", "*", "Operands", "[", "I", "]", ")", ";", "if", "(", "!", "HasMods", "&&", "Op", ".", "isReg", "(", ")", ")", "{", "Op", ".", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "HasMods", "&&", "Op", ".", "isRegOrImmWithInputMods", "(", ")", ")", "{", "Op", ".", "addRegOrImmWithInputModsOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "Op", ".", "isDPPCtrl", "(", ")", ")", "{" ]

LLVM

PowerPC

TD

program_repair

CPU

10,408

[ "<FIXS>", "DIVD_rec", ",", "DIVDO_rec", ",", "DIVDU_rec", ",", "DIVDUO_rec", ",", "DIVWE_rec", ",", "DIVWEO_rec", ",", "DIVWEU_rec", ",", "DIVWEUO_rec", "<FIXE>" ]

[ "def", ":", "InstRW", "[", "P9_IntDivAndALUOp_26C_8", ",", "IP_EXECE_1C", ",", "IP_EXECO_1C", ",", "IP_EXEC_1C", ",", "DISP_EVEN_1C", ",", "DISP_1C", "]", ",", "(", "instrs", "<BUGS>", "DIVDo", ",", "DIVDOo", ",", "DIVDUo", ",", "DIVDUOo", ",", "DIVWEo", ",", "DIVWEOo", ",", "DIVWEUo", ",", "DIVWEUOo", "<BUGE>", ")", ">", ";" ]

GCC

ia64

MD

stmt_completion

CPU

10,409

[ "match_code", "<STR_LIT>", ")" ]

[ "(", "and", "(" ]

GCC

sh

CPP

program_repair

CPU

10,410

[ "<FIXS>", "for", "(", "i", "-=", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "-=", "<NUM_LIT>", ")", "<FIXE>" ]

[ "if", "(", "GET_MODE_UNIT_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", ")", "{", "y", "=", "XVECEXP", "(", "v", ",", "<NUM_LIT>", ",", "i", ")", ";", "<BUGS>", "for", "(", "i", "-=", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "-=", "<NUM_LIT>", ")", "<BUGE>", "if", "(", "!", "rtx_equal_p", "(", "XVECEXP", "(", "v", ",", "<NUM_LIT>", ",", "i", "+", "<NUM_LIT>", ")", ",", "x", ")", "||", "!", "rtx_equal_p", "(", "XVECEXP", "(", "v", ",", "<NUM_LIT>", ",", "i", ")", ",", "y", ")", ")", "return", "<NUM_LIT>", ";" ]

LLVM

Cpu0

CPP

next_suggestion

CPU

10,411

[ "}" ]

[ "const", "MCPhysReg", "*", "Cpu0RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "return", "CSR_O32_SaveList", ";" ]

GCC

mips

MD

stmt_completion

CPU

10,412

[ "]", ")" ]

[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")" ]

LLVM

X86

CPP

program_repair

CPU

10,413

[ "<FIXS>", "bool", "is64Bit", ",", "bool", "IsVarArg", ",", "bool", "GuaranteeTCO", ")", "{", "if", "(", "!", "IsVarArg", "&&", "shouldGuaranteeTCO", "(", "CallingConv", ",", "GuaranteeTCO", ")", ")", "return", "true", ";", "<FIXE>" ]

[ "bool", "X86", "::", "isCalleePop", "(", "CallingConv", "::", "ID", "CallingConv", ",", "<BUGS>", "bool", "is64Bit", ",", "bool", "IsVarArg", ",", "bool", "TailCallOpt", ")", "{", "if", "(", "IsTailCallConvention", "(", "CallingConv", ")", ")", "return", "IsVarArg", "?", "false", ":", "TailCallOpt", ";", "<BUGE>", "switch", "(", "CallingConv", ")", "{", "default", ":" ]

LLVM

Sparc

CPP

next_suggestion

CPU

10,414

[ "SDValue", "PtrOff", "=", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "dl", ")", ";" ]

[ "SDValue", "SparcTargetLowering", "::", "LowerCall_32", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "SDLoc", "&", "dl", "=", "CLI", ".", "DL", ";", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", "=", "CLI", ".", "Outs", ";", "SmallVectorImpl", "<", "SDValue", ">", "&", "OutVals", "=", "CLI", ".", "OutVals", ";", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", "=", "CLI", ".", "Ins", ";", "SDValue", "Chain", "=", "CLI", ".", "Chain", ";", "SDValue", "Callee", "=", "CLI", ".", "Callee", ";", "bool", "&", "isTailCall", "=", "CLI", ".", "IsTailCall", ";", "CallingConv", "::", "ID", "CallConv", "=", "CLI", ".", "CallConv", ";", "bool", "isVarArg", "=", "CLI", ".", "IsVarArg", ";", "isTailCall", "=", "false", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "CC_Sparc32", ")", ";", "unsigned", "ArgsSize", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "ArgsSize", "=", "(", "ArgsSize", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";", "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ByValArgs", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Outs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "ISD", "::", "ArgFlagsTy", "Flags", "=", "Outs", "[", "i", "]", ".", "Flags", ";", "if", "(", "!", "Flags", ".", "isByVal", "(", ")", ")", "continue", ";", "SDValue", "Arg", "=", "OutVals", "[", "i", "]", ";", "unsigned", "Size", "=", "Flags", ".", "getByValSize", "(", ")", ";", "unsigned", "Align", "=", "Flags", ".", "getByValAlign", "(", ")", ";", "int", "FI", "=", "MFI", "->", "CreateStackObject", "(", "Size", ",", "Align", ",", "false", ")", ";", "SDValue", "FIPtr", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "SDValue", "SizeNode", "=", "DAG", ".", "getConstant", "(", "Size", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "Chain", "=", "DAG", ".", "getMemcpy", "(", "Chain", ",", "dl", ",", "FIPtr", ",", "Arg", ",", "SizeNode", ",", "Align", ",", "false", ",", "(", "Size", "<=", "<NUM_LIT>", ")", ",", "false", ",", "MachinePointerInfo", "(", ")", ",", "MachinePointerInfo", "(", ")", ")", ";", "ByValArgs", ".", "push_back", "(", "FIPtr", ")", ";", "}", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "ArgsSize", ",", "dl", ",", "true", ")", ",", "dl", ")", ";", "SmallVector", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ",", "<NUM_LIT>", ">", "RegsToPass", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOpChains", ";", "const", "unsigned", "StackOffset", "=", "<NUM_LIT>", ";", "bool", "hasStructRetAttr", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "realArgIdx", "=", "<NUM_LIT>", ",", "byvalArgIdx", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "realArgIdx", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "SDValue", "Arg", "=", "OutVals", "[", "realArgIdx", "]", ";", "ISD", "::", "ArgFlagsTy", "Flags", "=", "Outs", "[", "realArgIdx", "]", ".", "Flags", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "Arg", "=", "ByValArgs", "[", "byvalArgIdx", "++", "]", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "Flags", ".", "isSRet", "(", ")", ")", "{", "assert", "(", "VA", ".", "needsCustom", "(", ")", ")", ";", "SDValue", "StackPtr", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "i32", ")", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

10,415

[ "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "AMDGPU", "::", "OpName", "::", "vdst", ")", ";" ]

[ "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "AMDGPU", "::", "OpName", "::", "vdata", ")", ";", "if", "(", "!", "FirstDst", ")", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "AMDGPU", "::", "OpName", "::", "vdst", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "AMDGPU", "::", "OpName", "::", "vdata", ")", ";", "if", "(", "!", "SecondDst", ")", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "AMDGPU", "::", "OpName", "::", "vdst", ")", ";", "}", "else", "if", "(", "isSMRD", "(", "FirstLdSt", ")", "&&", "isSMRD", "(", "SecondLdSt", ")", ")", "{", "FirstDst", "=", "getNamedOperand", "(", "FirstLdSt", ",", "AMDGPU", "::", "OpName", "::", "sdst", ")", ";", "SecondDst", "=", "getNamedOperand", "(", "SecondLdSt", ",", "AMDGPU", "::", "OpName", "::", "sdst", ")", ";", "}", "else", "if", "(", "isDS", "(", "FirstLdSt", ")", "&&", "isDS", "(", "SecondLdSt", ")", ")", "{" ]

LLVM

ARM

CPP

stmt_completion

CPU

10,416

[ ":" ]

[ "case", "Match_MissingFeature", ":", "{", "assert", "(", "ErrorInfo", "&&", "<STR_LIT>", "Unknown missing feature!", "<STR_LIT>", ")", ";", "std", "::", "string", "Msg", "=", "<STR_LIT>", "instruction requires:", "<STR_LIT>", ";", "uint64_t", "Mask", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "(", "sizeof", "(", "ErrorInfo", ")", "*", "<NUM_LIT>", "-", "<NUM_LIT>", ")", ";", "++", "i", ")", "{", "if", "(", "ErrorInfo", "&", "Mask", ")", "{", "Msg", "+=", "<STR_LIT>", "<STR_LIT>", ";", "Msg", "+=", "getSubtargetFeatureName", "(", "ErrorInfo", "&", "Mask", ")", ";", "}", "Mask", "<<=", "<NUM_LIT>", ";", "}", "return", "Error", "(", "IDLoc", ",", "Msg", ")", ";", "}", "case", "Match_InvalidOperand", ":", "{", "SMLoc", "ErrorLoc", "=", "IDLoc", ";", "if", "(", "ErrorInfo", "!=", "~", "<NUM_LIT>", "ULL", ")", "{", "if", "(", "ErrorInfo", ">=", "Operands", ".", "size", "(", ")", ")", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "too few operands for instruction", "<STR_LIT>", ")", ";", "ErrorLoc", "=", "(", "(", "ARMOperand", "&", ")", "*", "Operands", "[", "ErrorInfo", "]", ")", ".", "getStartLoc", "(", ")", ";", "if", "(", "ErrorLoc", "==", "SMLoc", "(", ")", ")", "ErrorLoc", "=", "IDLoc", ";", "}", "return", "Error", "(", "ErrorLoc", ",", "<STR_LIT>", "invalid operand for instruction", "<STR_LIT>", ")", ";", "}", "case", "Match_MnemonicFail", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "invalid instruction", "<STR_LIT>", ",", "(", "(", "ARMOperand", "&", ")", "*", "Operands", "[", "<NUM_LIT>", "]", ")", ".", "getLocRange", "(", ")", ")", ";", "case", "Match_RequiresNotITBlock", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "flag setting instruction only valid outside IT block", "<STR_LIT>", ")", ";", "case", "Match_RequiresITBlock", ":", "return", "Error", "(", "IDLoc", ",", "<STR_LIT>", "instruction only valid inside IT block", "<STR_LIT>", ")", ";", "case", "Match_RequiresV6" ]

GCC

i386

MD

next_suggestion

CPU

10,417

[ "(", "use", "(", "match_dup", "<NUM_LIT>", ")", ")" ]

[ "(", "fix", ":", "DI", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "(", "use", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "fix", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]

GCC

frv

MD

next_suggestion

VLIW

10,418

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "high", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

X86

CPP

next_suggestion

CPU

10,419

[ "unsigned", "Reg", "=", "isSub", "?", "(", "unsigned", ")", "(", "Is64Bit", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ")", ":", "findDeadCallerSavedReg", "(", "MBB", ",", "MBBI", ",", "TRI", ",", "Is64Bit", ")", ";" ]

[ "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "AddSubRROpc", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addReg", "(", "Reg", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "return", ";", "}", "else", "if", "(", "Offset", ">", "<NUM_LIT>", "*", "Chunk", ")", "{", "assert", "(", "Is64Bit", "&&", "<STR_LIT>", "can't have 32-bit 16GB stack frame", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "PUSH64r", ")", ")", ".", "addReg", "(", "Rax", ",", "RegState", "::", "Kill", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "if", "(", "isSub", ")", "Offset", "=", "-", "(", "Offset", "-", "SlotSize", ")", ";", "else", "Offset", "=", "Offset", "+", "SlotSize", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "MovRIOpc", ")", ",", "Rax", ")", ".", "addImm", "(", "Offset", ")", ".", "setMIFlag", "(", "Flag", ")", ";", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "ADD64rr", ")", ",", "Rax", ")", ".", "addReg", "(", "Rax", ")", ".", "addReg", "(", "StackPtr", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "addRegOffset", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "XCHG64rm", ")", ",", "Rax", ")", ".", "addReg", "(", "Rax", ")", ",", "StackPtr", ",", "false", ",", "<NUM_LIT>", ")", ";", "addRegOffset", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "MOV64rm", ")", ",", "StackPtr", ")", ",", "StackPtr", ",", "false", ",", "<NUM_LIT>", ")", ";", "return", ";", "}", "}", "while", "(", "Offset", ")", "{", "uint64_t", "ThisVal", "=", "std", "::", "min", "(", "Offset", ",", "Chunk", ")", ";", "if", "(", "ThisVal", "==", "SlotSize", ")", "{" ]

GCC

mt

CPP

next_suggestion

CPU

10,420

[ "mt_emit_save_fp", "(", "FROM_PROCESSOR_TO_MEM", ",", "current_frame_info", ")", ";" ]

[ "insn", "=", "emit_insn", "(", "gen_subsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "size_rtx", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "REG_NOTES", "(", "insn", ")", "=", "gen_rtx_EXPR_LIST", "(", "REG_FRAME_RELATED_EXPR", ",", "gen_rtx_SET", "(", "VOIDmode", ",", "stack_pointer_rtx", ",", "gen_rtx_MINUS", "(", "SImode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "frame_size", ")", ")", ")", ",", "REG_NOTES", "(", "insn", ")", ")", ";", "}", "if", "(", "current_frame_info", ".", "reg_size", "!=", "<NUM_LIT>", "&&", "!", "CONST_OK_FOR_LETTER_P", "(", "frame_size", ",", "'", "O", "'", ")", ")", "emit_insn", "(", "gen_addsi3", "(", "size_rtx", ",", "size_rtx", ",", "stack_pointer_rtx", ")", ")", ";" ]

LLVM

X86

CPP

program_repair

CPU

10,421

[ "<FIXS>", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "addOperand", "(", "Dest", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", "ULL", "<<", "ShAmt", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", "|", "getUndefRegState", "(", "isUndef", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "<FIXE>" ]

[ "SrcReg", ",", "isKill", ",", "isUndef", ",", "ImplicitOp", ")", ")", "return", "nullptr", ";", "<BUGS>", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ")", ".", "addOperand", "(", "Dest", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", "ULL", "<<", "ShAmt", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", "|", "getUndefRegState", "(", "isUndef", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "<BUGE>", "if", "(", "ImplicitOp", ".", "getReg", "(", ")", "!=", "<NUM_LIT>", ")", "MIB", ".", "addOperand", "(", "ImplicitOp", ")", ";", "NewMI", "=", "MIB", ";" ]

GCC

i386

MD

next_suggestion

CPU

10,422

[ "<STR_LIT>" ]

[ "(", "match_operator", ":", "SWI", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", "(", "match_operand", ":", "SWI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]" ]

LLVM

AArch64

CPP

stmt_completion

CPU

10,423

[ ";" ]

[ "const", "MDString", "*", "RegString", "=", "dyn_cast", "<", "MDString", ">", "(", "MD", "->", "getMD", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "int", "Reg", "=", "getIntOperandFromRegisterString", "(", "RegString", "->", "getString", "(", ")", ")", ";", "if", "(", "Reg", "!=", "-", "<NUM_LIT>", ")", "{", "ReplaceNode", "(", "N", ",", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Other", ",", "CurDAG", "->", "getTargetConstant", "(", "Reg", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "return", "true", ";", "}", "auto", "PMapper", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "RegString", "->", "getString", "(", ")", ")", ";", "if", "(", "PMapper", ")", "{", "assert", "(", "isa", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "<STR_LIT>", "Expected a constant integer expression.", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "PMapper", "->", "Encoding", ";", "uint64_t", "Immed", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "State" ]

LLVM

Hexagon

TD

next_suggestion

DSP

10,424

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_xor", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_3op", ">", ",", "Enc_5ab2be", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

10,425

[ "<STR_LIT>", ", ", "<STR_LIT>", ";" ]

[ "for", "(", "unsigned", "i", "=", "OpNum", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "i", "!=", "OpNum", ")", "O", "<<" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

10,426

[ "HasLazyResolverStubs", "=", "false", ";" ]

[ "HasFRES", "=", "false", ";", "HasFRSQRTE", "=", "false", ";", "HasFRSQRTES", "=", "false", ";", "HasRecipPrec", "=", "false", ";", "HasSTFIWX", "=", "false", ";", "HasLFIWAX", "=", "false", ";", "HasFPRND", "=", "false", ";", "HasFPCVT", "=", "false", ";", "HasISEL", "=", "false", ";", "HasPOPCNTD", "=", "false", ";", "HasLDBRX", "=", "false", ";", "IsBookE", "=", "false", ";" ]

GCC

rs6000

CPP

stmt_completion

CPU

10,427

[ "result", ";" ]

[ "_", "_", "v16qu", "_", "_", "result", ";", "const", "_", "_", "v16qu", "_", "_", "zeros", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "if", "(", "_", "_", "N", "==", "<NUM_LIT>", ")", "return", "_", "_", "A", ";", "else", "if", "(", "_", "_", "N", ">", "<NUM_LIT>", "&&", "_", "_", "N", "<", "<NUM_LIT>", ")", "_", "_", "result", "=", "vec_sld", "(", "(", "_", "_", "v16qu", ")", "_", "_", "A", ",", "_", "_", "zeros", ",", "_", "_", "N", ")", ";", "_", "_", "result", "=", "vec_sld", "(", "_", "_", "zeros", ",", "(", "_", "_", "v16qu", ")", "_", "_", "A", ",", "(", "<NUM_LIT>", "-", "_", "_", "N", ")", ")", ";", "else", "_", "_", "result", "=", "_", "_", "zeros", ";", "return", "(", "_", "_", "m128i", ")", "_", "_" ]

GCC

rs6000

MD

next_suggestion

CPU

10,428

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

10,429

[ "let", "InputType", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";" ]

GCC

tilegx

MD

next_suggestion

VLIW

10,430

[ "<STR_LIT>" ]

[ "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_INSN_CMUL", ")", ")", "]" ]

LLVM

Hexagon

TD

next_suggestion

DSP

10,431

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

10,432

[ "return", "true", ";" ]

[ "if", "(", "!", "isMVEMem", "(", ")", "||", "Memory", ".", "OffsetImm", "!=", "nullptr", "||", "Memory", ".", "Alignment", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "ARMMCRegisterClasses", "[", "ARM", "::", "GPRnopcRegClassID", "]", ".", "contains", "(", "Memory", ".", "BaseRegNum", ")", ")", "return", "false", ";", "if", "(", "!", "ARMMCRegisterClasses", "[", "ARM", "::", "MQPRRegClassID", "]", ".", "contains", "(", "Memory", ".", "OffsetRegNum", ")", ")", "return", "false", ";", "if", "(", "shift", "==", "<NUM_LIT>", "&&", "Memory", ".", "ShiftType", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "false", ";", "if", "(", "shift", ">", "<NUM_LIT>", "&&", "(", "Memory", ".", "ShiftType", "!=", "<STR_LIT>", "::", "<STR_LIT>", "||", "Memory", ".", "ShiftImm", "!=", "shift", ")", ")", "return", "false", ";" ]

LLVM

AGC

CPP

next_suggestion

MPU

10,433

[ "ReplaceNode", "(", "Node", ",", "New", ")", ";" ]

[ "assert", "(", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "i16", "&&", "<STR_LIT>", "Non-i16 constants cannot yet be materialized", "<STR_LIT>", ")", ";", "SDLoc", "DL", "(", "Node", ")", ";", "int64_t", "ConstImm", "=", "cast", "<", "ConstantSDNode", ">", "(", "Node", ")", "->", "getSExtValue", "(", ")", ";", "SDValue", "ConstValue", "=", "CurDAG", "->", "getTargetConstant", "(", "ConstImm", ",", "DL", ",", "MVT", "::", "i16", ")", ";", "SDNode", "*", "New", "=", "CurDAG", "->", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i16", ",", "ConstValue", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

10,434

[ "return", "SDValue", "(", ")", ";" ]

[ "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "N", "->", "op_begin", "(", ")", ",", "N", "->", "op_end", "(", ")", ")", ";", "if", "(", "SDValue", "R", "=", "combineConcatVectorOps", "(", "SDLoc", "(", "N", ")", ",", "VT", ".", "getSimpleVT", "(", ")", ",", "Ops", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ")", "return", "R", ";", "}" ]

GCC

avr

CPP

stmt_completion

MPU

10,435

[ ",", "plen", ",", "-", "<NUM_LIT>", ")", ";" ]

[ "}", "if", "(", "reg_base", ">", "<NUM_LIT>", ")", "{", "if", "(", "AVR_TINY", ")", "return", "avr_out_movhi_mr_r_reg_no_disp_tiny", "(", "insn", ",", "op", ",", "plen", ")", ";", "if", "(", "reg_base", "!=", "REG_X", ")", "return", "avr_asm_len", "(", "<STR_LIT>", "std %0+1,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0,%A1", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "if", "(", "reg_src", "==", "REG_X", ")", "return", "!", "mem_volatile_p", "&&", "reg_unused_after", "(", "insn", ",", "src", ")", "?", "avr_asm_len", "(", "<STR_LIT>", "mov __tmp_reg__,r27", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,r26", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "adiw r26,1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,__tmp_reg__", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ":", "avr_asm_len", "(", "<STR_LIT>", "mov __tmp_reg__,r27", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "adiw r26,1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,__tmp_reg__", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbiw r26,1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,r26", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "return", "!", "mem_volatile_p", "&&", "reg_unused_after", "(", "insn", ",", "base", ")", "?", "avr_asm_len", "(", "<STR_LIT>", "st X+,%A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,%B1", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ":", "avr_asm_len", "(", "<STR_LIT>", "adiw r26,1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st -X,%A1", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "base", ")", "==", "PLUS", ")", "{", "int", "disp", "=", "INTVAL", "(", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "AVR_TINY", ")", "return", "avr_out_movhi_mr_r_reg_disp_tiny", "(", "op", ",", "plen", ")", ";", "reg_base", "=", "REGNO", "(", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "disp", ">", "MAX_LD_OFFSET", "(", "GET_MODE", "(", "dest", ")", ")", ")", "{", "if", "(", "reg_base", "!=", "REG_Y", ")", "fatal_insn", "(", "<STR_LIT>", "incorrect insn:", "<STR_LIT>", ",", "insn", ")", ";", "return", "disp", "<=", "<NUM_LIT>", "+", "MAX_LD_OFFSET", "(", "GET_MODE", "(", "dest", ")", ")", "?", "avr_asm_len", "(", "<STR_LIT>", "adiw r28,%o0-62", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "std Y+63,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "std Y+62,%A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbiw r28,%o0-62", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ":", "avr_asm_len", "(", "<STR_LIT>", "subi r28,lo8(-%o0)", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbci r29,hi8(-%o0)", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "std Y+1,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st Y,%A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "subi r28,lo8(%o0)", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbci r29,hi8(%o0)", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "}", "if", "(", "reg_base", "!=", "REG_X", ")", "return", "avr_asm_len", "(", "<STR_LIT>", "std %B0,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "std %A0,%A1", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "return", "reg_src", "==", "REG_X", "?", "avr_asm_len", "(", "<STR_LIT>", "mov __tmp_reg__,r26", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov __zero_reg__,r27", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "adiw r26,%o0+1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,__zero_reg__", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st -X,__tmp_reg__", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "clr __zero_reg__", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbiw r26,%o0", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ":", "avr_asm_len", "(", "<STR_LIT>", "adiw r26,%o0+1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st X,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st -X,%A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "sbiw r26,%o0", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "base", ")", "==", "PRE_DEC", ")", "{", "return", "avr_asm_len", "(", "<STR_LIT>", "st %0,%B1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0,%A1", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "base", ")", "==", "POST_INC", ")", "{", "if", "(", "!", "mem_volatile_p", ")", "return", "avr_asm_len", "(", "<STR_LIT>", "st %0,%A1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "st %0,%B1", "<STR_LIT>", ",", "op" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

10,436

[ "TRACE", "(", "<STR_LIT>", " unique sdata(", "<STR_LIT>", "<<", "Name", "<<", "<STR_LIT>", ")\\n", "<STR_LIT>", ")", ";" ]

[ "const", "Type", "*", "GTy", "=", "GO", "->", "getValueType", "(", ")", ";", "unsigned", "Size", "=", "getSmallestAddressableSize", "(", "GTy", ",", "GO", ",", "TM", ")", ";", "bool", "EmitUniquedSection", "=", "TM", ".", "getDataSections", "(", ")", ";", "TRACE", "(", "<STR_LIT>", "Small data. Size(", "<STR_LIT>", "<<", "Size", "<<", "<STR_LIT>", ")", "<STR_LIT>", ")", ";", "if", "(", "Kind", ".", "isBSS", "(", ")", "||", "Kind", ".", "isBSSLocal", "(", ")", ")", "{", "if", "(", "NoSmallDataSorting", ")", "{", "TRACE", "(", "<STR_LIT>", " default sbss\\n", "<STR_LIT>", ")", ";", "return", "SmallBSSSection", ";", "}", "StringRef", "Prefix", "(", "<STR_LIT>", ".sbss", "<STR_LIT>", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "Name", "(", "Prefix", ")", ";", "Name", ".", "append", "(", "getSectionSuffixForSize", "(", "Size", ")", ")", ";", "if", "(", "EmitUniquedSection", ")", "{", "Name", ".", "append", "(", "<STR_LIT>", ".", "<STR_LIT>", ")", ";", "Name", ".", "append", "(", "GO", "->", "getName", "(", ")", ")", ";", "}", "TRACE", "(", "<STR_LIT>", " unique sbss(", "<STR_LIT>", "<<", "Name", "<<", "<STR_LIT>", ")\\n", "<STR_LIT>", ")", ";", "return", "getContext", "(", ")", ".", "getELFSection", "(", "Name", ".", "str", "(", ")", ",", "ELF", "::", "SHT_NOBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_HEX_GPREL", ")", ";", "}", "if", "(", "Kind", ".", "isCommon", "(", ")", ")", "{", "if", "(", "NoSmallDataSorting", ")", "return", "BSSSection", ";", "Twine", "Name", "=", "Twine", "(", "<STR_LIT>", ".scommon", "<STR_LIT>", ")", "+", "getSectionSuffixForSize", "(", "Size", ")", ";", "TRACE", "(", "<STR_LIT>", " small COMMON (", "<STR_LIT>", "<<", "Name", "<<", "<STR_LIT>", ")\\n", "<STR_LIT>", ")", ";", "return", "getContext", "(", ")", ".", "getELFSection", "(", "Name", ".", "str", "(", ")", ",", "ELF", "::", "SHT_NOBITS", ",", "ELF", "::", "SHF_WRITE", "|", "ELF", "::", "SHF_ALLOC", "|", "ELF", "::", "SHF_HEX_GPREL", ")", ";", "}", "if", "(", "Kind", ".", "isMergeableConst", "(", ")", ")", "{", "TRACE", "(", "<STR_LIT>", " const_object_as_data ", "<STR_LIT>", ")", ";", "const", "GlobalVariable", "*", "GVar", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "GO", ")", ";", "if", "(", "GVar", "->", "hasSection", "(", ")", "&&", "isSmallDataSection", "(", "GVar", "->", "getSection", "(", ")", ")", ")", "Kind", "=", "SectionKind", "::", "getData", "(", ")", ";", "}", "if", "(", "Kind", ".", "isData", "(", ")", ")", "{", "if", "(", "NoSmallDataSorting", ")", "{", "TRACE", "(", "<STR_LIT>", " default sdata\\n", "<STR_LIT>", ")", ";", "return", "SmallDataSection", ";", "}", "StringRef", "Prefix", "(", "<STR_LIT>", ".sdata", "<STR_LIT>", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "Name", "(", "Prefix", ")", ";", "Name", ".", "append", "(", "getSectionSuffixForSize", "(", "Size", ")", ")", ";", "if", "(", "EmitUniquedSection", ")", "{", "Name", ".", "append", "(", "<STR_LIT>", ".", "<STR_LIT>", ")", ";", "Name", ".", "append", "(", "GO", "->", "getName", "(", ")", ")", ";", "}" ]

LLVM

AArch64

TD

stmt_completion

CPU

10,437

[ ",", "FPR64Op", ",", "simm7s8", ",", "<STR_LIT>", ">", ";" ]

[ "def", "STPDpost", ":", "StorePairPostIdx", "<", "<NUM_LIT>", ",", "<NUM_LIT>" ]

GCC

i386

MD

next_suggestion

CPU

10,438

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AArch64

TD

next_suggestion

CPU

10,439

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]

GCC

s390

MD

stmt_completion

MPU

10,440

[ "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "DI", "(", "rotate", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>" ]

LLVM

Mips

CPP

next_suggestion

CPU

10,441

[ "getActionDefinitionsBuilder", "(", "G_FPTRUNC", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s64", "}", "}", ")", ";" ]

[ "getActionDefinitionsBuilder", "(", "{", "G_ZEXTLOAD", ",", "G_SEXTLOAD", "}", ")", ".", "legalForTypesWithMemDesc", "(", "{", "{", "s32", ",", "p0", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ",", "{", "s32", ",", "p0", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_ZEXT", ",", "G_SEXT", ",", "G_ANYEXT", "}", ")", ".", "legalIf", "(", "[", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "return", "false", ";", "}", ")", ".", "maxScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_TRUNC", ")", ".", "legalIf", "(", "[", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "return", "false", ";", "}", ")", ".", "maxScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_SELECT", ")", ".", "legalForCartesianProduct", "(", "{", "p0", ",", "s32", ",", "s64", "}", ",", "{", "s32", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_BRCOND", ")", ".", "legalFor", "(", "{", "s32", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_BRJT", ")", ".", "legalFor", "(", "{", "{", "p0", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_BRINDIRECT", ")", ".", "legalFor", "(", "{", "p0", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_PHI", ")", ".", "legalFor", "(", "{", "p0", ",", "s32", ",", "s64", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_AND", ",", "G_OR", ",", "G_XOR", "}", ")", ".", "legalFor", "(", "{", "s32", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SDIV", ",", "G_SREM", ",", "G_UDIV", ",", "G_UREM", "}", ")", ".", "legalIf", "(", "[", "=", ",", "&", "ST", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "if", "(", "CheckTyN", "(", "<NUM_LIT>", ",", "Query", ",", "{", "s32", "}", ")", ")", "return", "true", ";", "if", "(", "ST", ".", "hasMSA", "(", ")", "&&", "CheckTyN", "(", "<NUM_LIT>", ",", "Query", ",", "{", "v16s8", ",", "v8s16", ",", "v4s32", ",", "v2s64", "}", ")", ")", "return", "true", ";", "return", "false", ";", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ".", "libcallFor", "(", "{", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_SHL", ",", "G_ASHR", ",", "G_LSHR", "}", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s32", "}", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_ICMP", ")", ".", "legalForCartesianProduct", "(", "{", "s32", "}", ",", "{", "s32", ",", "p0", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_CONSTANT", ")", ".", "legalFor", "(", "{", "s32", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_PTR_ADD", ",", "G_INTTOPTR", "}", ")", ".", "legalFor", "(", "{", "{", "p0", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_PTRTOINT", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "p0", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FRAME_INDEX", ")", ".", "legalFor", "(", "{", "p0", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_GLOBAL_VALUE", ",", "G_JUMP_TABLE", "}", ")", ".", "legalFor", "(", "{", "p0", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_DYN_STACKALLOC", ")", ".", "lowerFor", "(", "{", "{", "p0", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_VASTART", ")", ".", "legalFor", "(", "{", "p0", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_BSWAP", ")", ".", "legalIf", "(", "[", "=", ",", "&", "ST", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "if", "(", "ST", ".", "hasMips32r2", "(", ")", "&&", "CheckTyN", "(", "<NUM_LIT>", ",", "Query", ",", "{", "s32", "}", ")", ")", "return", "true", ";", "return", "false", ";", "}", ")", ".", "lowerIf", "(", "[", "=", ",", "&", "ST", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "if", "(", "!", "ST", ".", "hasMips32r2", "(", ")", "&&", "CheckTyN", "(", "<NUM_LIT>", ",", "Query", ",", "{", "s32", "}", ")", ")", "return", "true", ";", "return", "false", ";", "}", ")", ".", "maxScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_BITREVERSE", ")", ".", "lowerFor", "(", "{", "s32", "}", ")", ".", "maxScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_CTLZ", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s32", "}", "}", ")", ".", "maxScalar", "(", "<NUM_LIT>", ",", "s32", ")", ".", "maxScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_CTLZ_ZERO_UNDEF", ")", ".", "lowerFor", "(", "{", "{", "s32", ",", "s32", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_CTTZ", ")", ".", "lowerFor", "(", "{", "{", "s32", ",", "s32", "}", "}", ")", ".", "maxScalar", "(", "<NUM_LIT>", ",", "s32", ")", ".", "maxScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_CTTZ_ZERO_UNDEF", ")", ".", "lowerFor", "(", "{", "{", "s32", ",", "s32", "}", ",", "{", "s64", ",", "s64", "}", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_CTPOP", ")", ".", "lowerFor", "(", "{", "{", "s32", ",", "s32", "}", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s32", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCONSTANT", ")", ".", "legalFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_FADD", ",", "G_FSUB", ",", "G_FMUL", ",", "G_FDIV", ",", "G_FABS", ",", "G_FSQRT", "}", ")", ".", "legalIf", "(", "[", "=", ",", "&", "ST", "]", "(", "const", "LegalityQuery", "&", "Query", ")", "{", "if", "(", "CheckTyN", "(", "<NUM_LIT>", ",", "Query", ",", "{", "s32", ",", "s64", "}", ")", ")", "return", "true", ";", "if", "(", "ST", ".", "hasMSA", "(", ")", "&&", "CheckTyN", "(", "<NUM_LIT>", ",", "Query", ",", "{", "v16s8", ",", "v8s16", ",", "v4s32", ",", "v2s64", "}", ")", ")", "return", "true", ";", "return", "false", ";", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FCMP", ")", ".", "legalFor", "(", "{", "{", "s32", ",", "s32", "}", ",", "{", "s32", ",", "s64", "}", "}", ")", ".", "minScalar", "(", "<NUM_LIT>", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "{", "G_FCEIL", ",", "G_FFLOOR", "}", ")", ".", "libcallFor", "(", "{", "s32", ",", "s64", "}", ")", ";", "getActionDefinitionsBuilder", "(", "G_FPEXT", ")", ".", "legalFor", "(", "{", "{", "s64", ",", "s32", "}", "}", ")", ";" ]

LLVM

Sparc

CPP

stmt_completion

CPU

10,442

[ "RegDefs", ",", "RegUses", ")", ")", "{" ]

[ "return", "J", ";", "}", "}", "if", "(", "slot", "->", "isCall", "(", ")", ")", "insertCallDefsUses", "(", "slot", ",", "RegDefs", ",", "RegUses", ")", ";", "else", "insertDefsUses", "(", "slot", ",", "RegDefs", ",", "RegUses", ")", ";", "bool", "done", "=", "false", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "slot", ";", "while", "(", "!", "done", ")", "{", "done", "=", "(", "I", "==", "MBB", ".", "begin", "(", ")", ")", ";", "if", "(", "!", "done", ")", "--", "I", ";", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "I", "->", "hasUnmodeledSideEffects", "(", ")", "||", "I", "->", "isInlineAsm", "(", ")", "||", "I", "->", "isPosition", "(", ")", "||", "I", "->", "hasDelaySlot", "(", ")", "||", "I", "->", "isBundledWithSucc", "(", ")", ")", "break", ";", "if", "(", "delayHasHazard", "(", "I", ",", "sawLoad", ",", "sawStore", "," ]

LLVM

X86

CPP

next_suggestion

CPU

10,443

[ "if", "(", "IsPowerOf2_64PlusOne", ")", "{" ]

[ "}", "else", "if", "(", "(", "MulAmt", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "MulAmt1", "=", "<NUM_LIT>", ";", "MulAmt2", "=", "MulAmt", "/", "<NUM_LIT>", ";", "}", "else", "if", "(", "(", "MulAmt", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "MulAmt1", "=", "<NUM_LIT>", ";", "MulAmt2", "=", "MulAmt", "/", "<NUM_LIT>", ";", "}", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "NewMul", ";", "if", "(", "MulAmt2", "&&", "(", "isPowerOf2_64", "(", "MulAmt2", ")", "||", "MulAmt2", "==", "<NUM_LIT>", "||", "MulAmt2", "==", "<NUM_LIT>", "||", "MulAmt2", "==", "<NUM_LIT>", ")", ")", "{", "if", "(", "isPowerOf2_64", "(", "MulAmt2", ")", "&&", "!", "(", "N", "->", "hasOneUse", "(", ")", "&&", "N", "->", "use_begin", "(", ")", "->", "getOpcode", "(", ")", "==", "ISD", "::", "ADD", ")", ")", "std", "::", "swap", "(", "MulAmt1", ",", "MulAmt2", ")", ";", "if", "(", "isPowerOf2_64", "(", "MulAmt1", ")", ")", "NewMul", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Log2_64", "(", "MulAmt1", ")", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ";", "else", "NewMul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "MulAmt1", ",", "DL", ",", "VT", ")", ")", ";", "if", "(", "isPowerOf2_64", "(", "MulAmt2", ")", ")", "NewMul", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "VT", ",", "NewMul", ",", "DAG", ".", "getConstant", "(", "Log2_64", "(", "MulAmt2", ")", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ";", "else", "NewMul", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "NewMul", ",", "DAG", ".", "getConstant", "(", "MulAmt2", ",", "DL", ",", "VT", ")", ")", ";", "}", "else", "if", "(", "!", "Subtarget", ".", "slowLEA", "(", ")", ")", "NewMul", "=", "combineMulSpecial", "(", "MulAmt", ",", "N", ",", "DAG", ",", "VT", ",", "DL", ")", ";", "if", "(", "!", "NewMul", ")", "{", "assert", "(", "MulAmt", "!=", "<NUM_LIT>", "&&", "MulAmt", "!=", "(", "VT", "==", "MVT", "::", "i64", "?", "UINT64_MAX", ":", "UINT32_MAX", ")", "&&", "<STR_LIT>", "Both cases that could cause potential overflows should have ", "<STR_LIT>", "<STR_LIT>", "already been handled.", "<STR_LIT>", ")", ";", "int64_t", "SignMulAmt", "=", "C", "->", "getSExtValue", "(", ")", ";", "if", "(", "(", "SignMulAmt", "!=", "INT64_MIN", ")", "&&", "(", "SignMulAmt", "!=", "INT64_MAX", ")", "&&", "(", "SignMulAmt", "!=", "-", "INT64_MAX", ")", ")", "{", "int", "NumSign", "=", "SignMulAmt", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ";", "bool", "IsPowerOf2_64PlusOne", "=", "isPowerOf2_64", "(", "NumSign", "*", "SignMulAmt", "-", "<NUM_LIT>", ")", ";", "bool", "IsPowerOf2_64MinusOne", "=", "isPowerOf2_64", "(", "NumSign", "*", "SignMulAmt", "+", "<NUM_LIT>", ")", ";" ]

LLVM

SystemZ

CPP

program_repair

CPU

10,444

[ "<FIXS>", "if", "(", "!", "isAddCarryChain", "(", "Carry", ")", ")", "<FIXE>" ]

[ "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown instruction!", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ADDCARRY", ":", "<BUGS>", "if", "(", "Carry", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "UADDO", "&&", "Carry", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "ADDCARRY", ")", "<BUGE>", "return", "SDValue", "(", ")", ";", "BaseOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

GCC

microblaze

MD

stmt_completion

MPU

10,445

[ ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq", "(", "symbol_ref", "<STR_LIT>", ")", "(", "const_int", "MB_PIPE_5", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

10,446

[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicateLate", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "LC0", ",", "P3", ",", "SA0", ",", "USR", "]", ";" ]

LLVM

X86

CPP

code_generation

CPU

10,447

[ "bool", "X86TargetLowering", "::", "isTruncateFree", "(", "MVT", "VT1", ",", "MVT", "VT2", ")", "const", "{", "if", "(", "!", "VT1", ".", "isInteger", "(", ")", "||", "!", "VT2", ".", "isInteger", "(", ")", ")", "return", "false", ";", "unsigned", "NumBits1", "=", "VT1", ".", "getSizeInBits", "(", ")", ";", "unsigned", "NumBits2", "=", "VT2", ".", "getSizeInBits", "(", ")", ";", "if", "(", "NumBits1", "<=", "NumBits2", ")", "return", "false", ";", "return", "Subtarget", "->", "is64Bit", "(", ")", "||", "NumBits1", "<", "<NUM_LIT>", ";", "}" ]

[ "Return", "true", "if", "it", "'s", "free", "to", "truncate", "a", "value", "of", "type", "Ty1", "to", "type", "Ty2", "." ]

LLVM

AArch64

CPP

next_suggestion

CPU

10,448

[ "}" ]

[ "static", "const", "AArch64MCExpr", "*", "CreateABS_G1_NC", "(", "const", "MCExpr", "*", "Expr", ",", "MCContext", "&", "Ctx", ")", "{", "return", "Create", "(", "VK_AARCH64_ABS_G1_NC", ",", "Expr", ",", "Ctx", ")", ";" ]

GCC

aarch64

CPP

code_generation

CPU

10,449

[ "static", "char", "sizetochar", "(", "int", "size", ")", "{", "switch", "(", "size", ")", "{", "case", "<NUM_LIT>", ":", "return", "'", "d", "'", ";", "case", "<NUM_LIT>", ":", "return", "'", "s", "'", ";", "case", "<NUM_LIT>", ":", "return", "'", "h", "'", ";", "case", "<NUM_LIT>", ":", "return", "'", "b", "'", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}" ]

[ "Return", "the", "equivalent", "letter", "for", "size", "." ]

GCC

i386

MD

next_suggestion

CPU

10,450

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "match_operand", ":", "SWI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

LC3b

CPP

next_suggestion

CPU

10,451

[ "}" ]

[ "void", "LC3bMCInstLower", "::", "Initialize", "(", "Mangler", "*", "M", ",", "MCContext", "*", "C", ")", "{", "Mang", "=", "M", ";", "Ctx", "=", "C", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

10,452

[ ";" ]

[ "def", "CondCode", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>" ]

LLVM

X86

CPP

next_suggestion

CPU

10,453

[ "if", "(", "(", "or", "ig", "[", "i", "]", "==", "'", "W", "'", "||", "or", "ig", "[", "i", "]", "==", "'", "L", "'", ")", "&&", "equiv", "[", "i", "]", "==", "'", "Q", "'", ")", "continue", ";" ]

[ "if", "(", "or", "ig", "[", "i", "]", "==", "'", "\\0", "'", "||", "equiv", "[", "i", "]", "==", "'", "\\0", "'", ")", "return", "FALSE", ";", "if", "(", "or", "ig", "[", "i", "]", "!=", "equiv", "[", "i", "]", ")", "{" ]

LLVM

ARM

CPP

next_suggestion

CPU

10,454

[ "}" ]

[ "if", "(", "Size", "==", "<NUM_LIT>", ")", "return", "&", "ARM", "::", "SPRRegClass", ";", "else", "if", "(", "Size", "==", "<NUM_LIT>", ")", "return", "&", "ARM", "::", "DPRRegClass", ";", "else", "if", "(", "Size", "==", "<NUM_LIT>", ")", "return", "&", "ARM", "::", "QPRRegClass", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported destination size", "<STR_LIT>", ")", ";", "}", "return", "&", "ARM", "::", "GPRRegClass", ";" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

10,455

[ "}" ]

[ "const", "uint64_t", "F", "=", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ";", "return", "(", "F", ">>", "<STR_LIT>", "::", "<STR_LIT>", ")", "&", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

LLVM

XCore

CPP

stmt_completion

MPU

10,456

[ ";" ]

[ "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "return", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isCPI", "(", ")", ";", "}", "int", "FrameIndex" ]

GCC

rs6000

CPP

code_generation

CPU

10,457

[ "unsigned", "int", "rs6000_special_round_type_align", "(", "tree", "type", ",", "unsigned", "int", "computed", ",", "unsigned", "int", "specified", ")", "{", "unsigned", "int", "align", "=", "MAX", "(", "computed", ",", "specified", ")", ";", "tree", "field", "=", "TYPE_FIELDS", "(", "type", ")", ";", "while", "(", "field", "!=", "NULL", "&&", "TREE_CODE", "(", "field", ")", "!=", "FIELD_DECL", ")", "field", "=", "DECL_CHAIN", "(", "field", ")", ";", "if", "(", "field", "!=", "NULL", "&&", "field", "!=", "type", ")", "{", "type", "=", "TREE_TYPE", "(", "field", ")", ";", "while", "(", "TREE_CODE", "(", "type", ")", "==", "ARRAY_TYPE", ")", "type", "=", "TREE_TYPE", "(", "type", ")", ";", "if", "(", "type", "!=", "error_mark_node", "&&", "TYPE_MODE", "(", "type", ")", "==", "DFmode", ")", "align", "=", "MAX", "(", "align", ",", "<NUM_LIT>", ")", ";", "}", "return", "align", ";", "}" ]

[ "Darwin", ",", "AIX", "increases", "natural", "record", "alignment", "to", "doubleword", "if", "the", "first", "field", "is", "an", "FP", "double", "while", "the", "FP", "fields", "remain", "word", "aligned", "." ]

GCC

aarch64

CPP

stmt_completion

CPU

10,458

[ ";" ]

[ "case", "SFmode", ":", "return", "CODE_FOR_aarch64_reload_movcpsfdi", ";", "case", "DFmode", ":", "return", "CODE_FOR_aarch64_reload_movcpdfdi", ";", "case", "TFmode", ":", "return", "CODE_FOR_aarch64_reload_movcptfdi", ";", "case", "V8QImode", ":", "return", "CODE_FOR_aarch64_reload_movcpv8qidi", ";", "case", "V16QImode", ":", "return", "CODE_FOR_aarch64_reload_movcpv16qidi", ";", "case", "V4HImode", ":", "return", "CODE_FOR_aarch64_reload_movcpv4hidi", ";", "case", "V8HImode", ":", "return", "CODE_FOR_aarch64_reload_movcpv8hidi", ";", "case", "V2SImode", ":", "return", "CODE_FOR_aarch64_reload_movcpv2sidi", ";", "case", "V4SImode", ":", "return", "CODE_FOR_aarch64_reload_movcpv4sidi", ";", "case", "V2DImode", ":", "return", "CODE_FOR_aarch64_reload_movcpv2didi" ]

GCC

s390

CPP

code_generation

MPU

10,459

[ "void", "s390_cpu_cpp_builtins", "(", "cpp_reader", "*", "pfile", ")", "{", "struct", "cl_target_option", "opts", ";", "cpp_assert", "(", "pfile", ",", "<STR_LIT>", "cpu=s390", "<STR_LIT>", ")", ";", "cpp_assert", "(", "pfile", ",", "<STR_LIT>", "machine=s390", "<STR_LIT>", ")", ";", "cpp_define", "(", "pfile", ",", "<STR_LIT>", "__s390__", "<STR_LIT>", ")", ";", "if", "(", "TARGET_ZARCH", ")", "cpp_define", "(", "pfile", ",", "<STR_LIT>", "__zarch__", "<STR_LIT>", ")", ";", "if", "(", "TARGET_64BIT", ")", "cpp_define", "(", "pfile", ",", "<STR_LIT>", "__s390x__", "<STR_LIT>", ")", ";", "if", "(", "TARGET_LONG_DOUBLE_128", ")", "cpp_define", "(", "pfile", ",", "<STR_LIT>", "__LONG_DOUBLE_128__", "<STR_LIT>", ")", ";", "cl_target_option_save", "(", "&", "opts", ",", "&", "global_options", ",", "&", "global_options_set", ")", ";", "s390_cpu_cpp_builtins_internal", "(", "pfile", ",", "&", "opts", ",", "NULL", ")", ";", "}" ]

[ "Define", "platform", "dependent", "macros", "." ]

GCC

i386

MD

stmt_completion

CPU

10,460

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

10,461

[ "return", "LoopMap", "[", "ML", "]", ".", "get", "(", ")", ";" ]

[ "const", "auto", "*", "WE", "=", "WEI", ".", "getExceptionFor", "(", "MBB", ")", ";", "if", "(", "!", "ML", "&&", "!", "WE", ")", "return", "nullptr", ";", "if", "(", "(", "ML", "&&", "!", "WE", ")", "||", "(", "ML", "&&", "WE", "&&", "WE", "->", "contains", "(", "ML", "->", "getHeader", "(", ")", ")", ")", ")", "{", "if", "(", "LoopMap", ".", "count", "(", "ML", ")", ")", "return", "LoopMap", "[", "ML", "]", ".", "get", "(", ")", ";", "LoopMap", "[", "ML", "]", "=", "std", "::", "make_unique", "<", "ConcreteSortRegion", "<", "MachineLoop", ">>", "(", "ML", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

10,462

[ "}" ]

[ "class", "Enc_865390", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Pv4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pv4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rx32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

10,463

[ ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";", "let", "mayLoad", "=", "Load" ]

GCC

alpha

MD

stmt_completion

MPU

10,464

[ "<STR_LIT>", ")", "]", ")" ]

[ "(", "if_then_else", "(", "eq", "(", "zero_extract", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]

GCC

aarch64

MD

next_suggestion

CPU

10,465

[ ")" ]

[ "(", "not", ":", "GPI", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

GCC

arm

CPP

program_repair

CPU

10,466

[ "<FIXS>", "int", "prologue", "ATTRIBUTE_UNUSED", ";", "<FIXE>" ]

[ "voidarm_finalize_pic", "(", "prologue", ")", "<BUGS>", "int", "prologue", ";", "<BUGE>", "{", "#", "ifndef", "AOF_ASSEMBLERrtx", "l1", ",", "pic_tmp", ",", "pic_tmp2", ",", "seq", ",", "pic_rtx", ";" ]

LLVM

Hexagon

CPP

program_repair

DSP

10,467

[ "<FIXS>", "return", "GetDynamicTLSAddr", "(", "DAG", ",", "Chain", ",", "GA", ",", "InFlag", ",", "PtrVT", ",", "<FIXE>" ]

[ "Chain", "=", "DAG", ".", "getCopyToReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "Hexagon", "::", "R0", ",", "Chain", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "<BUGS>", "return", "GetDynamicTLSAddr", "(", "DAG", ",", "Chain", ",", "GA", ",", "&", "InFlag", ",", "PtrVT", ",", "<BUGE>", "Hexagon", "::", "R0", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}" ]

GCC

i386

MD

next_suggestion

CPU

10,468

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AArch64

CPP

program_repair

CPU

10,469

[ "<FIXS>", "<FIXE>", "<FIXS>", "for", "(", "rMBBI", "=", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "?", "MBBI", "->", "getReverseIterator", "(", ")", ":", "MBB", ".", "rbegin", "(", ")", ")", ";", "<FIXE>" ]

[ "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "MachineBasicBlock", "::", "reverse_iterator", "rMBBI", ";", "<BUGS>", "if", "(", "MBBI", "==", "MBB", ".", "end", "(", ")", ")", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "assert", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "<STR_LIT>", "This seems to be an empty MBB!?!", "<STR_LIT>", ")", ";", "<BUGE>", "DebugLoc", "DL", ";", "<BUGS>", "for", "(", "rMBBI", "=", "MBBI", "->", "getReverseIterator", "(", ")", ";", "<BUGE>", "rMBBI", "!=", "MBB", ".", "rend", "(", ")", "&&", "!", "rMBBI", "->", "definesRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MachineOperand", "*", "op", "=", "rMBBI", "->", "findRegisterDefOperand", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]

GCC

rs6000

MD

program_repair

CPU

10,470

[ "<FIXS>", "<FIXE>", "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<NUM_LIT>", "<NUM_LIT>", ")", "<BUGS>", "<BUGE>", "(", "define_function_unit", "<STR_LIT>", "<NUM_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "<NUM_LIT>", "<NUM_LIT>", ")", "(", "define_function_unit", "<STR_LIT>", "<NUM_LIT>", "<NUM_LIT>" ]

GCC

s390

MD

next_suggestion

MPU

10,471

[ "<STR_LIT>", ")" ]

[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]

GCC

arm

CPP

stmt_completion

CPU

10,472

[ "(", "_", "_", "a", ")", ";" ]

[ "return", "(", "int32x2_t", ")", "_", "_", "builtin_neon_vqmovnsv2di" ]

LLVM

AArch64

TD

next_suggestion

CPU

10,473

[ "let", "Constraints", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pdn", ";" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

10,474

[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(", "ops", "i32imm", ":", "$", "boundary", ")", ";" ]

GCC

i386

CPP

next_suggestion

CPU

10,475

[ "if", "(", "num_restrict", ">", "num_allowable_groups", "[", "group", "]", ")", "return", "false", ";" ]

[ "unsigned", "int", "num_restrict", ";", "enum", "dispatch_group", "group", "=", "get_insn_group", "(", "insn", ")", ";", "enum", "insn_path", "path", "=", "get_insn_path", "(", "insn", ")", ";", "int", "sum", ";", "if", "(", "group", "==", "disp_jcc", "||", "group", "==", "disp_cmp", ")", "return", "false", ";", "if", "(", "group", "==", "disp_no_group", "||", "group", "==", "disp_branch", ")", "return", "true", ";", "if", "(", "window_list_next", ")", "window_list", "=", "window_list_next", ";", "if", "(", "window_list", "->", "window_num", "==", "<NUM_LIT>", ")", "{", "sum", "=", "window_list", "->", "prev", "->", "window_size", "+", "window_list", "->", "window_size", ";", "if", "(", "sum", "==", "<NUM_LIT>", "||", "(", "ix86_min_insn_size", "(", "insn", ")", "+", "sum", ")", ">=", "<NUM_LIT>", ")", "return", "true", ";", "}", "num_restrict", "=", "count_num_restricted", "(", "insn", ",", "window_list", ")", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

10,476

[ "#", "Width", "#", "<STR_LIT>", ";" ]

[ "class", "ro_extend", "<", "AsmOperandClass", "ParserClass", ",", "string", "Reg", ",", "int", "Width", ">", ":", "Operand", "<", "i32", ">", "{", "let", "ParserMatchClass", "=", "ParserClass", ";", "let", "PrintMethod", "=", "<STR_LIT>", "#", "Reg", "#", "<STR_LIT>" ]

GCC

arm

MD

program_repair

CPU

10,477

[ "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "<STR_LIT>", ")" ]

GCC

i386

MD

stmt_completion

CPU

10,478

[ ")", "(", "const_int", "<NUM_LIT>", ")" ]

[ "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "vec_select", ":", "V8QI", "(", "match_dup", "<NUM_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>" ]

GCC

sparc

CPP

code_generation

CPU

10,479

[ "static", "void", "moncontrol", "(", "int", "mode", ")", "{", "if", "(", "mode", ")", "{", "profil", "(", "(", "unsigned", "short", "*", ")", "(", "sbuf", "+", "sizeof", "(", "struct", "phdr", ")", ")", ",", "ssiz", "-", "sizeof", "(", "struct", "phdr", ")", ",", "(", "long", ")", "s_lowpc", ",", "s_scale", ")", ";", "profiling", "=", "<NUM_LIT>", ";", "}", "else", "{", "profil", "(", "(", "unsigned", "short", "*", ")", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "profiling", "=", "<NUM_LIT>", ";", "}", "}" ]

[ "Control", "profiling", "*", "profiling", "is", "what", "mcount", "checks", "to", "see", "if", "*", "all", "the", "data", "structures", "are", "ready", "." ]

GCC

arm

MD

next_suggestion

CPU

10,480

[ "]" ]

[ "(", "set", "(", "match_operand", ":", "<", "V_double_width", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "<", "V_double_width", ">", "[", "(", "match_operand", ":", "MVE_3", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "VSHLLBQ_N", ")", ")" ]

GCC

tilepro

CPP

code_generation

VLIW

10,481

[ "void", "tilepro_expand_unaligned_load", "(", "rtx", "dest_reg", ",", "rtx", "mem", ",", "HOST_WIDE_INT", "bitsize", ",", "HOST_WIDE_INT", "bit_offset", ",", "bool", "sign", ")", "{", "machine_mode", "mode", ";", "rtx", "addr_lo", ",", "addr_hi", ";", "rtx", "mem_lo", ",", "mem_hi", ",", "hi", ";", "rtx", "mema", ",", "wide_result", ";", "int", "last_byte_offset", ";", "HOST_WIDE_INT", "byte_offset", "=", "bit_offset", "/", "BITS_PER_UNIT", ";", "mode", "=", "GET_MODE", "(", "dest_reg", ")", ";", "hi", "=", "gen_reg_rtx", "(", "mode", ")", ";", "if", "(", "bitsize", "==", "<NUM_LIT>", "*", "BITS_PER_UNIT", "&&", "(", "bit_offset", "%", "BITS_PER_UNIT", ")", "==", "<NUM_LIT>", ")", "{", "rtx", "lo", ";", "mem_lo", "=", "adjust_address", "(", "mem", ",", "QImode", ",", "byte_offset", ")", ";", "mem_hi", "=", "adjust_address", "(", "mem", ",", "QImode", ",", "byte_offset", "+", "<NUM_LIT>", ")", ";", "lo", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_zero_extendqisi2", "(", "lo", ",", "mem_lo", ")", ")", ";", "if", "(", "sign", ")", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_insn", "(", "gen_extendqisi2", "(", "gen_lowpart", "(", "SImode", ",", "hi", ")", ",", "mem_hi", ")", ")", ";", "emit_insn", "(", "gen_ashlsi3", "(", "gen_lowpart", "(", "SImode", ",", "tmp", ")", ",", "gen_lowpart", "(", "SImode", ",", "hi", ")", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_iorsi3", "(", "gen_lowpart", "(", "SImode", ",", "dest_reg", ")", ",", "gen_lowpart", "(", "SImode", ",", "lo", ")", ",", "gen_lowpart", "(", "SImode", ",", "tmp", ")", ")", ")", ";", "}", "else", "{", "emit_insn", "(", "gen_zero_extendqisi2", "(", "gen_lowpart", "(", "SImode", ",", "hi", ")", ",", "mem_hi", ")", ")", ";", "emit_insn", "(", "gen_insn_intlb", "(", "gen_lowpart", "(", "SImode", ",", "dest_reg", ")", ",", "gen_lowpart", "(", "SImode", ",", "hi", ")", ",", "gen_lowpart", "(", "SImode", ",", "lo", ")", ")", ")", ";", "}", "return", ";", "}", "mema", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";", "addr_lo", "=", "force_reg", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "mema", ",", "byte_offset", ")", ")", ";", "mem_lo", "=", "change_address", "(", "mem", ",", "mode", ",", "gen_rtx_AND", "(", "Pmode", ",", "addr_lo", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ")", ";", "set_mem_alias_set", "(", "mem_lo", ",", "<NUM_LIT>", ")", ";", "last_byte_offset", "=", "(", "bit_offset", "+", "bitsize", "-", "<NUM_LIT>", ")", "/", "BITS_PER_UNIT", ";", "addr_hi", "=", "force_reg", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "mema", ",", "last_byte_offset", ")", ")", ";", "mem_hi", "=", "change_address", "(", "mem", ",", "mode", ",", "gen_rtx_AND", "(", "Pmode", ",", "addr_hi", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ")", ";", "set_mem_alias_set", "(", "mem_hi", ",", "<NUM_LIT>", ")", ";", "if", "(", "bitsize", "==", "<NUM_LIT>", ")", "{", "addr_lo", "=", "make_safe_from", "(", "addr_lo", ",", "dest_reg", ")", ";", "wide_result", "=", "dest_reg", ";", "}", "else", "{", "wide_result", "=", "gen_reg_rtx", "(", "mode", ")", ";", "}", "emit_move_insn", "(", "hi", ",", "mem_hi", ")", ";", "emit_move_insn", "(", "wide_result", ",", "mem_lo", ")", ";", "emit_insn", "(", "gen_insn_dword_align", "(", "gen_lowpart", "(", "SImode", ",", "wide_result", ")", ",", "gen_lowpart", "(", "SImode", ",", "wide_result", ")", ",", "gen_lowpart", "(", "SImode", ",", "hi", ")", ",", "addr_lo", ")", ")", ";", "if", "(", "bitsize", "!=", "<NUM_LIT>", ")", "{", "rtx", "extracted", "=", "extract_bit_field", "(", "gen_lowpart", "(", "SImode", ",", "wide_result", ")", ",", "bitsize", ",", "bit_offset", "%", "BITS_PER_UNIT", ",", "!", "sign", ",", "gen_lowpart", "(", "SImode", ",", "dest_reg", ")", ",", "SImode", ",", "SImode", ")", ";", "if", "(", "extracted", "!=", "dest_reg", ")", "emit_move_insn", "(", "dest_reg", ",", "gen_lowpart", "(", "SImode", ",", "extracted", ")", ")", ";", "}", "}" ]

[ "Expand", "unaligned", "loads", "." ]

GCC

rs6000

MD

next_suggestion

CPU

10,482

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

nios2

CPP

next_suggestion

MPU

10,483

[ "if", "(", "!", "reg_renumber", ")", "return", "false", ";" ]

[ "bool", "nios2_regno_ok_for_base_p", "(", "int", "regno", ",", "bool", "strict_p", ")", "{", "if", "(", "!", "HARD_REGISTER_NUM_P", "(", "regno", ")", ")", "{", "if", "(", "!", "strict_p", ")", "return", "true", ";" ]

GCC

alpha

CPP

program_repair

MPU

10,484

[ "<FIXS>", "if", "(", "optimize", ">", "<NUM_LIT>", ")", "<FIXE>" ]

[ "target_flags", "&=", "~", "MASK_SMALL_DATA", ";", "<BUGS>", "if", "(", "optimize", ">", "<NUM_LIT>", "&&", "write_symbols", "!=", "SDB_DEBUG", ")", "<BUGE>", "{", "if", "(", "align_loops", "<=", "<NUM_LIT>", ")", "align_loops", "=", "<NUM_LIT>", ";" ]

LLVM

LoongArch

CPP

program_repair

CPU

10,485

[ "<FIXS>", "BuildMI", "(", "TailMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addImm", "(", "hint", ")", ";", "<FIXE>" ]

[ "BuildMI", "(", "LoopTailMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "DoneMBB", ")", ";", "}", "<BUGS>", "BuildMI", "(", "TailMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "<BUGE>", "NextMBBI", "=", "MBB", ".", "end", "(", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

10,486

[ "}" ]

[ "case", "Mips", "::", "PseudoMTLOHI64", ":", "expandPseudoMTLoHi", "(", "MBB", ",", "MI", ",", "Mips", "::", "MTLO64", ",", "Mips", "::", "MTHI64", ",", "false", ")", ";", "break", ";", "case", "Mips", "::", "PseudoMTLOHI_DSP", ":", "expandPseudoMTLoHi", "(", "MBB", ",", "MI", ",", "Mips", "::", "MTLO_DSP", ",", "Mips", "::", "MTHI_DSP", ",", "true", ")", ";", "break", ";", "case", "Mips", "::", "PseudoCVT_S_W", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Mips", "::", "CVT_S_W", ",", "Mips", "::", "MTC1", ",", "false", ")", ";", "break", ";", "case", "Mips", "::", "PseudoCVT_D32_W", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Mips", "::", "CVT_D32_W", ",", "Mips", "::", "MTC1", ",", "false", ")", ";", "break", ";", "case", "Mips", "::", "PseudoCVT_S_L", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Mips", "::", "CVT_S_L", ",", "Mips", "::", "DMTC1", ",", "true", ")", ";", "break", ";", "case", "Mips", "::", "PseudoCVT_D64_W", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Mips", "::", "CVT_D64_W", ",", "Mips", "::", "MTC1", ",", "true", ")", ";", "break", ";", "case", "Mips", "::", "PseudoCVT_D64_L", ":", "expandCvtFPInt", "(", "MBB", ",", "MI", ",", "Mips", "::", "CVT_D64_L", ",", "Mips", "::", "DMTC1", ",", "true", ")", ";", "break", ";", "case", "Mips", "::", "BuildPairF64", ":", "expandBuildPairF64", "(", "MBB", ",", "MI", ",", "false", ")", ";", "break", ";", "case", "Mips", "::", "BuildPairF64_64", ":", "expandBuildPairF64", "(", "MBB", ",", "MI", ",", "true", ")", ";", "break", ";", "case", "Mips", "::", "ExtractElementF64", ":", "expandExtractElementF64", "(", "MBB", ",", "MI", ",", "false", ")", ";", "break", ";", "case", "Mips", "::", "ExtractElementF64_64", ":", "expandExtractElementF64", "(", "MBB", ",", "MI", ",", "true", ")", ";", "break", ";", "case", "Mips", "::", "MIPSeh_return32", ":", "case", "Mips", "::", "MIPSeh_return64", ":", "expandEhReturn", "(", "MBB", ",", "MI", ")", ";", "break", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

10,487

[ "}" ]

[ "let", "ParserMatchClass", "=", "CondCode", ";", "let", "MCOperandPredicate", "=", "[", "{", "return", "MCOp", ".", "isImm", "(", ")", "&", "&", "MCOp", ".", "getImm", "(", ")", "!", "=", "AArch64CC", ":", ":", "AL", "&", "&", "MCOp", ".", "getImm", "(", ")", "!", "=", "AArch64CC", ":", ":", "NV", ";", "}", "]", ";" ]

GCC

m32c

CPP

code_generation

MPU

10,488

[ "int", "m32c_extra_constraint_p2", "(", "rtx", "value", ",", "char", "c", "ATTRIBUTE_UNUSED", ",", "const", "char", "*", "str", ")", "{", "encode_pattern", "(", "value", ")", ";", "if", "(", "memcmp", "(", "str", ",", "<STR_LIT>", "Sd", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "rtx", "r", ";", "if", "(", "GET_CODE", "(", "value", ")", "==", "MEM", "&&", "CONSTANT_P", "(", "XEXP", "(", "value", ",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "RTX_IS", "(", "<STR_LIT>", "ms", "<STR_LIT>", ")", "||", "RTX_IS", "(", "<STR_LIT>", "m+si", "<STR_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "RTX_IS", "(", "<STR_LIT>", "mr", "<STR_LIT>", ")", ")", "r", "=", "patternr", "[", "<NUM_LIT>", "]", ";", "else", "if", "(", "RTX_IS", "(", "<STR_LIT>", "m+ri", "<STR_LIT>", ")", "||", "RTX_IS", "(", "<STR_LIT>", "m+rs", "<STR_LIT>", ")", "||", "RTX_IS", "(", "<STR_LIT>", "m+r+si", "<STR_LIT>", ")", ")", "r", "=", "patternr", "[", "<NUM_LIT>", "]", ";", "else", "return", "<NUM_LIT>", ";", "if", "(", "REGNO", "(", "r", ")", "==", "SP_REGNO", ")", "return", "<NUM_LIT>", ";", "return", "m32c_legitimate_address_p", "(", "GET_MODE", "(", "value", ")", ",", "XEXP", "(", "value", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "memcmp", "(", "str", ",", "<STR_LIT>", "Sa", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "rtx", "r", ";", "if", "(", "RTX_IS", "(", "<STR_LIT>", "mr", "<STR_LIT>", ")", ")", "r", "=", "patternr", "[", "<NUM_LIT>", "]", ";", "else", "if", "(", "RTX_IS", "(", "<STR_LIT>", "m+ri", "<STR_LIT>", ")", ")", "r", "=", "patternr", "[", "<NUM_LIT>", "]", ";", "else", "return", "<NUM_LIT>", ";", "return", "(", "IS_REG", "(", "r", ",", "A0_REGNO", ")", "||", "IS_REG", "(", "r", ",", "A1_REGNO", ")", ")", ";", "}", "else", "if", "(", "memcmp", "(", "str", ",", "<STR_LIT>", "Si", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "return", "(", "RTX_IS", "(", "<STR_LIT>", "mi", "<STR_LIT>", ")", "||", "RTX_IS", "(", "<STR_LIT>", "ms", "<STR_LIT>", ")", "||", "RTX_IS", "(", "<STR_LIT>", "m+si", "<STR_LIT>", ")", ")", ";", "}", "else", "if", "(", "memcmp", "(", "str", ",", "<STR_LIT>", "Ss", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "return", "(", "(", "RTX_IS", "(", "<STR_LIT>", "mr", "<STR_LIT>", ")", "&&", "(", "IS_REG", "(", "patternr", "[", "<NUM_LIT>", "]", ",", "SP_REGNO", ")", ")", ")", "||", "(", "RTX_IS", "(", "<STR_LIT>", "m+ri", "<STR_LIT>", ")", "&&", "(", "IS_REG", "(", "patternr", "[", "<NUM_LIT>", "]", ",", "SP_REGNO", ")", ")", ")", ")", ";", "}", "else", "if", "(", "memcmp", "(", "str", ",", "<STR_LIT>", "Sf", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "return", "(", "(", "RTX_IS", "(", "<STR_LIT>", "mr", "<STR_LIT>", ")", "&&", "(", "IS_REG", "(", "patternr", "[", "<NUM_LIT>", "]", ",", "FB_REGNO", ")", ")", ")", "||", "(", "RTX_IS", "(", "<STR_LIT>", "m+ri", "<STR_LIT>", ")", "&&", "(", "IS_REG", "(", "patternr", "[", "<NUM_LIT>", "]", ",", "FB_REGNO", ")", ")", ")", ")", ";", "}", "else", "if", "(", "memcmp", "(", "str", ",", "<STR_LIT>", "Sb", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "return", "(", "(", "RTX_IS", "(", "<STR_LIT>", "mr", "<STR_LIT>", ")", "&&", "(", "IS_REG", "(", "patternr", "[", "<NUM_LIT>", "]", ",", "SB_REGNO", ")", ")", ")", "||", "(", "RTX_IS", "(", "<STR_LIT>", "m+ri", "<STR_LIT>", ")", "&&", "(", "IS_REG", "(", "patternr", "[", "<NUM_LIT>", "]", ",", "SB_REGNO", ")", ")", ")", ")", ";", "}", "else", "if", "(", "memcmp", "(", "str", ",", "<STR_LIT>", "S1", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "return", "r1h_operand", "(", "value", ",", "QImode", ")", ";", "}", "gcc_assert", "(", "str", "[", "<NUM_LIT>", "]", "!=", "'", "S", "'", ")", ";", "if", "(", "memcmp", "(", "str", ",", "<STR_LIT>", "Rpa", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "GET_CODE", "(", "value", ")", "==", "PARALLEL", ";", "return", "<NUM_LIT>", ";", "}" ]

[ "Implements", "EXTRA_CONSTRAINT_STR", "(", "see", "next", "function", "too", ")", ".", "'S", "'", "is", "for", "memory", "constraints", ",", "plus", "``", "Rpa", "''", "for", "PARALLEL", "rtx", "'s", "we", "use", "for", "call", "return", "values", "." ]

LLVM

PowerPC

CPP

next_suggestion

CPU

10,489

[ "return", "true", ";" ]

[ "assert", "(", "(", "!", "First", "||", "Second", ")", "&&", "<STR_LIT>", "translated from user to non-user!?", "<STR_LIT>", ")", ";", "if", "(", "First", "&&", "!", "isa", "<", "CallInst", ">", "(", "First", ")", ")", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "First", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "Second", "->", "setOperand", "(", "i", ",", "BoolToIntMap", "[", "First", "->", "getOperand", "(", "i", ")", "]", ")", ";", "}", "Value", "*", "IntRetVal", "=", "BoolToIntMap", "[", "U", "]", ";", "Type", "*", "Int1Ty", "=", "Type", "::", "getInt1Ty", "(", "U", "->", "getContext", "(", ")", ")", ";", "Instruction", "*", "I", "=", "cast", "<", "Instruction", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "Value", "*", "BackToBool", "=", "new", "TruncInst", "(", "IntRetVal", ",", "Int1Ty", ",", "<STR_LIT>", "backToBool", "<STR_LIT>", ",", "I", ")", ";", "U", ".", "set", "(", "BackToBool", ")", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

10,490

[ "return", "getVectorInstrCost", "(", "IE", "->", "getOpcode", "(", ")", ",", "IE", "->", "getType", "(", ")", ",", "Idx", ")", ";" ]

[ "if", "(", "CI", ")", "Idx", "=", "CI", "->", "getZExtValue", "(", ")", ";", "return", "getVectorInstrCost", "(", "EE", "->", "getOpcode", "(", ")", ",", "EE", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ",", "Idx", ")", ";", "}", "if", "(", "const", "InsertElementInst", "*", "IE", "=", "dyn_cast", "<", "InsertElementInst", ">", "(", "U", ")", ")", "{", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "IE", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "Idx", "=", "-", "<NUM_LIT>", ";", "if", "(", "CI", ")", "Idx", "=", "CI", "->", "getZExtValue", "(", ")", ";" ]

GCC

c6x

MD

stmt_completion

VLIW

10,491

[ "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SI", "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

10,492

[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";" ]

GCC

nios2

MD

next_suggestion

MPU

10,493

[ "(", "unspec", ":", "BLK", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_SYNC", ")", ")", "]" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]

LLVM

AArch64

TD

stmt_completion

CPU

10,494

[ "Rn", ")", ")", ")", ")", ",", "(", "VTy", "(", "INST", "GPR64xsp", ":", "$", "Rn", ")", ")", ">", ";" ]

[ "class", "LD1R_pattern", "<", "ValueType", "VTy", ",", "ValueType", "DTy", ",", "PatFrag", "LoadOp", ",", "Instruction", "INST", ">", ":", "Pat", "<", "(", "VTy", "(", "Neon_vdup", "(", "DTy", "(", "LoadOp", "GPR64xsp", ":", "$" ]

GCC

loongarch

CPP

program_repair

CPU

10,495

[ "<FIXS>", "int", "fallback_arch", "=", "abi_default_cpu_arch", "(", "t", ".", "abi", ",", "NULL", ")", ";", "<FIXE>" ]

[ "{", "<BUGS>", "int", "fallback_arch", "=", "abi_default_cpu_arch", "(", "t", ".", "abi", ")", ";", "<BUGE>", "if", "(", "t", ".", "cpu_arch", "==", "CPU_NATIVE", ")", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "your native CPU architecture (%qs) ", "<STR_LIT>" ]

LLVM

ARM

CPP

code_generation

CPU

10,496

[ "DecodeStatus", "ARMDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "OS", ",", "raw_ostream", "&", "CS", ")", "const", "{", "CommentStream", "=", "&", "CS", ";", "assert", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "ARM", "::", "ModeThumb", "]", "&&", "<STR_LIT>", "Asked to disassemble an ARM instruction but Subtarget is in Thumb ", "<STR_LIT>", "<STR_LIT>", "mode!", "<STR_LIT>", ")", ";", "if", "(", "Bytes", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "MCDisassembler", "::", "Fail", ";", "}", "uint32_t", "Insn", "=", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", "|", "(", "Bytes", "[", "<NUM_LIT>", "]", "<<", "<NUM_LIT>", ")", ";", "DecodeStatus", "Result", "=", "decodeInstruction", "(", "DecoderTableARM32", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "checkDecodedInstruction", "(", "MI", ",", "Size", ",", "Address", ",", "OS", ",", "CS", ",", "Insn", ",", "Result", ")", ";", "}", "struct", "DecodeTable", "{", "const", "uint8_t", "*", "P", ";", "bool", "DecodePred", ";", "}", ";", "const", "DecodeTable", "Tables", "[", "]", "=", "{", "{", "DecoderTableVFP32", ",", "false", "}", ",", "{", "DecoderTableVFPV832", ",", "false", "}", ",", "{", "DecoderTableNEONData32", ",", "true", "}", ",", "{", "DecoderTableNEONLoadStore32", ",", "true", "}", ",", "{", "DecoderTableNEONDup32", ",", "true", "}", ",", "{", "DecoderTablev8NEON32", ",", "false", "}", ",", "{", "DecoderTablev8Crypto32", ",", "false", "}", ",", "}", ";", "for", "(", "auto", "Table", ":", "Tables", ")", "{", "Result", "=", "decodeInstruction", "(", "Table", ".", "P", ",", "MI", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "if", "(", "Table", ".", "DecodePred", "&&", "!", "DecodePredicateOperand", "(", "MI", ",", "<NUM_LIT>", ",", "Address", ",", "this", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return", "Result", ";", "}", "}", "Size", "=", "<NUM_LIT>", ";", "return", "MCDisassembler", "::", "Fail", ";", "}" ]

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

LLVM

Patmos

CPP

stmt_completion

VLIW

10,497

[ "********** PostRA MI Scheduling **********\\n", "<STR_LIT>", ")", ";" ]

[ "RegClassInfo", "->", "runOnMachineFunction", "(", "*", "MF", ")", ";", "AntiDepMode", "=", "TargetSubtargetInfo", "::", "AntiDepBreakMode", "::", "ANTIDEP_NONE", ";", "CriticalPathRCs", ".", "clear", "(", ")", ";", "const", "TargetSubtargetInfo", "&", "ST", "=", "mf", ".", "getSubtarget", "(", ")", ";", "if", "(", "!", "ST", ".", "enablePostRAScheduler", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "********** PatmosPostRAScheduler disabled **********\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n********** Running PatmosPostRAScheduler **********\\n", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "********** Function:", "<STR_LIT>", "<<", "mf", ".", "getName", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "mf", ".", "dump", "(", ")", ")", ";", "if", "(", "EnableAntiDepBreaking", ".", "getPosition", "(", ")", ">", "<NUM_LIT>", ")", "{", "AntiDepMode", "=", "(", "EnableAntiDepBreaking", "==", "<STR_LIT>", "all", "<STR_LIT>", ")", "?", "TargetSubtargetInfo", "::", "AntiDepBreakMode", "::", "ANTIDEP_ALL", ":", "(", "(", "EnableAntiDepBreaking", "==", "<STR_LIT>", "critical", "<STR_LIT>", ")", "?", "TargetSubtargetInfo", "::", "AntiDepBreakMode", "::", "ANTIDEP_CRITICAL", ":", "TargetSubtargetInfo", "::", "AntiDepBreakMode", "::", "ANTIDEP_NONE", ")", ";", "}", "const", "PatmosTargetMachine", "*", "PTM", "=", "static_cast", "<", "const", "PatmosTargetMachine", "*", ">", "(", "&", "mf", ".", "getTarget", "(", ")", ")", ";", "PostRASchedStrategy", "*", "S", "=", "new", "PatmosPostRASchedStrategy", "(", "*", "PTM", ")", ";", "std", "::", "unique_ptr", "<", "ScheduleDAGPostRA", ">", "Scheduler", "(", "new", "ScheduleDAGPostRA", "(", "this", ",", "S", ")", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "MBB", "=", "MF", "->", "begin", "(", ")", ",", "MBBEnd", "=", "MF", "->", "end", "(", ")", ";", "MBB", "!=", "MBBEnd", ";", "++", "MBB", ")", "{", "Scheduler", "->", "startBlock", "(", "&", "*", "MBB", ")", ";", "unsigned", "EndIndex", "=", "MBB", "->", "size", "(", ")", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "RegionEnd", "=", "MBB", "->", "end", "(", ")", ";", "RegionEnd", "!=", "MBB", "->", "begin", "(", ")", ";", "RegionEnd", "=", "Scheduler", "->", "begin", "(", ")", ")", "{", "if", "(", "!", "Scheduler", "->", "canHandleTerminators", "(", ")", ")", "{", "if", "(", "RegionEnd", "!=", "MBB", "->", "end", "(", ")", "||", "Scheduler", "->", "isSchedulingBoundary", "(", "&", "*", "RegionEnd", ",", "&", "*", "MBB", ",", "*", "MF", ")", ")", "{", "RegionEnd", "=", "std", "::", "prev", "(", "RegionEnd", ")", ";", "--", "EndIndex", ";", "Scheduler", "->", "observe", "(", "&", "*", "RegionEnd", ",", "EndIndex", ")", ";", "}", "}", "MachineBasicBlock", "::", "iterator", "I", "=", "std", "::", "prev", "(", "RegionEnd", ")", ";", "unsigned", "StartIndex", "=", "EndIndex", "-", "<NUM_LIT>", ";", "for", "(", ";", "I", "!=", "MBB", "->", "begin", "(", ")", ";", "--", "I", ",", "--", "StartIndex", ")", "{", "if", "(", "Scheduler", "->", "isSchedulingBoundary", "(", "&", "*", "std", "::", "prev", "(", "I", ")", ",", "&", "*", "MBB", ",", "*", "MF", ")", ")", "break", ";", "assert", "(", "!", "I", "->", "isBundled", "(", ")", "&&", "<STR_LIT>", "Rescheduling bundled code is not supported.", "<STR_LIT>", ")", ";", "}", "assert", "(", "!", "I", "->", "isBundled", "(", ")", "&&", "<STR_LIT>", "Rescheduling bundled code is not supported.", "<STR_LIT>", ")", ";", "Scheduler", "->", "enterRegion", "(", "&", "*", "MBB", ",", "&", "*", "I", ",", "RegionEnd", ",", "EndIndex", ")", ";", "if", "(", "I", "==", "RegionEnd", ")", "{", "Scheduler", "->", "exitRegion", "(", ")", ";", "continue", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

10,498

[ ")", "{" ]

[ "MCSection", "*", "HexagonTargetObjectFile", "::", "SelectSectionForGlobal", "(", "const", "GlobalValue", "*", "GV", ",", "SectionKind", "Kind", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "TRACE", "(", "<STR_LIT>", "[SelectSectionForGlobal] GV(", "<STR_LIT>", "<<", "GV", "->", "getName", "(", ")", "<<", "<STR_LIT>", ") ", "<STR_LIT>", ")", ";", "TRACE", "(", "<STR_LIT>", "input section(", "<STR_LIT>", "<<", "GV", "->", "getSection", "(", ")", "<<", "<STR_LIT>", ") ", "<STR_LIT>", ")", ";", "TRACE", "(", "(", "GV", "->", "hasPrivateLinkage", "(", ")", "?", "<STR_LIT>", "private_linkage ", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", "<<", "(", "GV", "->", "hasLocalLinkage", "(", ")", "?", "<STR_LIT>", "local_linkage ", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", "<<", "(", "GV", "->", "hasInternalLinkage", "(", ")", "?", "<STR_LIT>", "internal ", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", "<<", "(", "GV", "->", "hasExternalLinkage", "(", ")", "?", "<STR_LIT>", "external ", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", "<<", "(", "GV", "->", "hasCommonLinkage", "(", ")", "?", "<STR_LIT>", "common_linkage ", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", "<<", "(", "GV", "->", "hasCommonLinkage", "(", ")", "?", "<STR_LIT>", "common ", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", "<<", "(", "Kind", ".", "isCommon", "(", ")", "?", "<STR_LIT>", "kind_common ", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", "<<", "(", "Kind", ".", "isBSS", "(", ")", "?", "<STR_LIT>", "kind_bss ", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", "<<", "(", "Kind", ".", "isBSSLocal", "(", ")", "?", "<STR_LIT>", "kind_bss_local ", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ")", ")", ";", "if", "(", "isGlobalInSmallSection", "(", "GV", ",", "TM", ")", ")", "return", "selectSmallSectionForGlobal", "(", "GV", ",", "Kind", ",", "Mang", ",", "TM", ")", ";", "if", "(", "Kind", ".", "isCommon", "(", ")" ]

LLVM

ARM

TD

stmt_completion

CPU

10,499

[ "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";" ]

[ "def", ":", "InstRW", "<", "[", "SwiftWriteP01TwoCycle", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", "," ]