docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	Hexagon	CPP	next_suggestion	DSP	6,500	[ "while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "MachinePointerInfo", "(", ")", ")", ";" ]	[ "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "HRI", ".", "getFrameRegister", "(", ")", ",", "VT", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	6,501	[ "<NUM_LIT>", ";" ]	[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=" ]
LLVM	Hexagon	TD	next_suggestion	DSP	6,502	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	6,503	[ "}" ]	[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
GCC	mips	MD	stmt_completion	CPU	6,504	[ "<STR_LIT>", ")" ]	[ "(", "define_cpu_unit", "<STR_LIT>" ]
LLVM	ARM	TD	stmt_completion	CPU	6,505	[ "}", "=", "<NUM_LIT>", ";" ]	[ "def", "v4f32", ":", "N2V", "<", "op24_23", ",", "op21_20", ",", "<NUM_LIT>", ",", "op17_16", ",", "op11_7", ",", "<NUM_LIT>", ",", "op4", ",", "(", "outs", "QPR", ":", "$", "Vd", ")", ",", "(", "ins", "QPR", ":", "$", "Vm", ")", ",", "NoItinerary", ",", "opc", ",", "<STR_LIT>", ",", "asm", ",", "<STR_LIT>", ",", "[", "(", "set", "QPR", ":", "$", "Vd", ",", "(", "v4i32", "(", "OpNode", "(", "v4f32", "QPR", ":", "$", "Vm", ")", ")", ")", ")", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>" ]
GCC	rs6000	MD	stmt_completion	CPU	6,506	[ "]", ")" ]	[ "(", "match_operand", ":", "D64_D128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_DDEDPD", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	i386	CPP	stmt_completion	CPU	6,507	[ "\|\|", "alg", "==", "rep_prefix_1_byte", ")", ")", "desired_align", "=", "<NUM_LIT>", ";" ]	[ "int", "desired_align", "=", "<NUM_LIT>", ";", "gcc_assert", "(", "alg", "!=", "no_stringop", ")", ";", "if", "(", "alg", "==", "libcall", ")", "return", "<NUM_LIT>", ";", "if", "(", "move_mode", "==", "VOIDmode", ")", "return", "<NUM_LIT>", ";", "desired_align", "=", "GET_MODE_SIZE", "(", "move_mode", ")", ";", "if", "(", "TARGET_CPU_P", "(", "PENTIUMPRO", ")", "&&", "(", "alg", "==", "rep_prefix_4_byte" ]
LLVM	Cpu0	CPP	stmt_completion	CPU	6,508	[ "const", "{" ]	[ "bool", "isOutArgFI", "(", "int", "FI", ")" ]
GCC	arm	CPP	stmt_completion	CPU	6,509	[ "_", "_", "b", ")", ";" ]	[ "return", "_", "_", "builtin_mve_vsubq_n_sv4si", "(", "_", "_", "a", "," ]
LLVM	X86	CPP	next_suggestion	CPU	6,510	[ "}" ]	[ "APInt", "XorC", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getAPIntValue", "(", ")", ";", "EVT", "VT", "=", "Op0", ".", "getValueType", "(", ")", ";", "SDValue", "NewXor", "=", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "SDLoc", "(", "Op1", ")", ",", "VT", ",", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "~", "XorC", ",", "SDLoc", "(", "Op1", ")", ",", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "NewXor", ",", "DAG", ".", "getConstant", "(", "C", "->", "getAPIntValue", "(", ")", "+", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ")", ";" ]
GCC	arm	MD	stmt_completion	CPU	6,511	[ ")" ]	[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AArch64	TD	next_suggestion	CPU	6,512	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "immr", ";", "bits", "<", "<NUM_LIT>", ">", "imms", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "immr", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imms", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	6,513	[ "return", "false", ";" ]	[ "static", "bool", "MBBDefinesCTR", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "IE", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "IE", ";", "++", "I", ")", "if", "(", "I", "->", "definesRegister", "(", "PPC", "::", "CTR", ")", "\|\|", "I", "->", "definesRegister", "(", "PPC", "::", "CTR8", ")", ")", "return", "true", ";" ]
LLVM	X86	CPP	code_generation	CPU	6,514	[ "bool", "X86CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "const", "{", "assert", "(", "(", "(", "Val", "&&", "!", "VRegs", ".", "empty", "(", ")", ")", "\|\|", "(", "!", "Val", "&&", "VRegs", ".", "empty", "(", ")", ")", ")", "&&", "<STR_LIT>", "Return value without a vreg", "<STR_LIT>", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "X86", "::", "RET", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "VRegs", ".", "empty", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "LLVMContext", "&", "Ctx", "=", "Val", "->", "getType", "(", ")", "->", "getContext", "(", ")", ";", "const", "X86TargetLowering", "&", "TLI", "=", "", "getTLI", "<", "X86TargetLowering", ">", "(", ")", ";", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "SplitEVTs", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "Val", "->", "getType", "(", ")", ",", "SplitEVTs", ")", ";", "assert", "(", "VRegs", ".", "size", "(", ")", "==", "SplitEVTs", ".", "size", "(", ")", "&&", "<STR_LIT>", "For each split Type there should be exactly one VReg.", "<STR_LIT>", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "SplitArgs", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "SplitEVTs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "ArgInfo", "CurArgInfo", "=", "ArgInfo", "{", "VRegs", "[", "i", "]", ",", "SplitEVTs", "[", "i", "]", ".", "getTypeForEVT", "(", "Ctx", ")", "}", ";", "setArgFlags", "(", "CurArgInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "if", "(", "!", "splitToValueTypes", "(", "CurArgInfo", ",", "SplitArgs", ",", "DL", ",", "MRI", ",", "[", "&", "]", "(", "ArrayRef", "<", "Register", ">", "Regs", ")", "{", "MIRBuilder", ".", "buildUnmerge", "(", "Regs", ",", "VRegs", "[", "i", "]", ")", ";", "}", ")", ")", "return", "false", ";", "}", "X86OutgoingValueHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "RetCC_X86", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "SplitArgs", ",", "Handler", ")", ")", "return", "false", ";", "}", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "return", "true", ";", "}" ]	[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]
LLVM	AArch64	CPP	next_suggestion	CPU	6,515	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]	[ "bool", "AArch64InstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "TargetInstrInfo", "::", "isSchedulingBoundary", "(", "MI", ",", "MBB", ",", "MF", ")", ")", "return", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	6,516	[ ":" ]	[ "return", "false", ";", "case", "AsmToken", "::", "Identifier", ":", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Plus", ":", "case", "AsmToken", "::", "Minus", ":", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "Dot", ":", "case", "AsmToken", "::", "Dollar", ":", "case", "AsmToken", "::", "Exclaim", ":", "case", "AsmToken", "::", "Tilde", ":", "case", "AsmToken", "::", "String", ":", "if", "(", "isDarwin", "(", ")", ")", "{", "unsigned", "RegNo", ";", "int64_t", "IntVal", ";", "if", "(", "!", "MatchRegisterName", "(", "RegNo", ",", "IntVal", ")", ")", "{", "Operands", ".", "push_back", "(", "PPCOperand", "::", "CreateImm", "(", "IntVal", ",", "S", ",", "E", ",", "isPPC64", "(", ")", ")", ")", ";", "return", "false", ";", "}", "}", "if", "(", "!", "ParseExpression", "(", "EVal", ")", ")", "break", ";", "LLVM_FALLTHROUGH", ";", "default", ":", "return", "Error", "(", "S", ",", "<STR_LIT>", "unknown operand", "<STR_LIT>", ")", ";", "}", "Operands", ".", "push_back", "(", "PPCOperand", "::", "CreateFromMCExpr", "(", "EVal", ",", "S", ",", "E", ",", "isPPC64", "(", ")", ")", ")", ";", "bool", "TLSCall", "=", "false", ";", "if", "(", "const", "MCSymbolRefExpr", "", "Ref", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "EVal", ")", ")", "TLSCall", "=", "Ref", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "==", "<STR_LIT>", "__tls_get_addr", "<STR_LIT>", ";", "if", "(", "TLSCall", "&&", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LParen", ")", ")", "{", "const", "MCExpr", "", "TLSSym", ";", "Parser", ".", "Lex", "(", ")", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "ParseExpression", "(", "TLSSym", ")", ")", "return", "Error", "(", "S", ",", "<STR_LIT>", "invalid TLS call expression", "<STR_LIT>", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "missing ')'", "<STR_LIT>", ")", ";", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "PPCOperand", "::", "CreateFromMCExpr", "(", "TLSSym", ",", "S", ",", "E", ",", "isPPC64", "(", ")", ")", ")", ";", "}", "if", "(", "!", "TLSCall", "&&", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LParen", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int64_t", "IntVal", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "case", "AsmToken", "::", "Percent", ":", "Parser", ".", "Lex", "(", ")", ";", "unsigned", "RegNo", ";", "if", "(", "MatchRegisterName", "(", "RegNo", ",", "IntVal", ")", ")", "return", "Error", "(", "S", ",", "<STR_LIT>", "invalid register name", "<STR_LIT>", ")", ";", "break", ";", "case", "AsmToken", "::", "Integer" ]
GCC	mmix	MD	stmt_completion	CPU	6,517	[ ")" ]	[ "{", "RTX_CODE", "code", "=", "GET_CODE", "(", "op" ]
LLVM	ARM	CPP	program_repair	CPU	6,518	[ "<FIXS>", "bool", "RequireVFPRegisterList", ";", "<FIXE>", "<FIXS>", "RequireVFPRegisterList", "=", "Name", ".", "startswith", "(", "<STR_LIT>", "fldm", "<STR_LIT>", ")", "\|\|", "Name", ".", "startswith", "(", "<STR_LIT>", "fstm", "<STR_LIT>", ")", ";", "<FIXE>", "<FIXS>", "RequireVFPRegisterList", "&&", "(", "Name", ".", "back", "(", ")", "==", "'", "d", "'", "\|\|", "Name", ".", "back", "(", ")", "==", "'", "x", "'", ")", ";", "AcceptSinglePrecisionOnly", "=", "RequireVFPRegisterList", "&&", "Name", ".", "back", "(", ")", "==", "'", "s", "'", ";", "<FIXE>" ]	[ "SMLoc", "NameLoc", ",", "SmallVectorImpl", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "<BUGS>", "bool", "HasPrecisionRestrictions", ";", "<BUGE>", "bool", "AcceptDoublePrecisionOnly", ";", "bool", "AcceptSinglePrecisionOnly", ";", "<BUGS>", "HasPrecisionRestrictions", "=", "Name", ".", "startswith", "(", "<STR_LIT>", "fldm", "<STR_LIT>", ")", "\|\|", "Name", ".", "startswith", "(", "<STR_LIT>", "fstm", "<STR_LIT>", ")", ";", "<BUGE>", "AcceptDoublePrecisionOnly", "=", "<BUGS>", "HasPrecisionRestrictions", "&&", "(", "Name", ".", "back", "(", ")", "==", "'", "d", "'", "\|\|", "Name", ".", "back", "(", ")", "==", "'", "x", "'", ")", ";", "AcceptSinglePrecisionOnly", "=", "HasPrecisionRestrictions", "&&", "Name", ".", "back", "(", ")", "==", "'", "s", "'", ";", "<BUGE>" ]
LLVM	Hexagon	TD	stmt_completion	DSP	6,519	[ "=", "<NUM_LIT>", ";" ]	[ "def", "J2_trap0", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "u8_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_fc3999b4", ",", "TypeJ", ">", ",", "Enc_a51a9a", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isSolo", "=", "<NUM_LIT>", ";", "let", "hasSideEffects" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	6,520	[ "return", "Helper", ".", "lowerPhis", "(", ")", ";" ]	[ "bool", "AMDGPUGlobalISelDivergenceLowering", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MachineDominatorTree", "&", "DT", "=", "getAnalysis", "<", "MachineDominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "MachinePostDominatorTree", "&", "PDT", "=", "getAnalysis", "<", "MachinePostDominatorTreeWrapperPass", ">", "(", ")", ".", "getPostDomTree", "(", ")", ";", "MachineUniformityInfo", "&", "MUI", "=", "getAnalysis", "<", "MachineUniformityAnalysisPass", ">", "(", ")", ".", "getUniformityInfo", "(", ")", ";", "DivergenceLoweringHelper", "Helper", "(", "&", "MF", ",", "&", "DT", ",", "&", "PDT", ",", "&", "MUI", ")", ";" ]
LLVM	XCore	CPP	stmt_completion	MPU	6,521	[ "isCommon", "(", ")", ")", "return", "BSSSectionLarge", ";" ]	[ "if", "(", "Kind", ".", "isMergeableConst16", "(", ")", ")", "return", "MergeableConst16Section", ";", "}", "Type", "*", "ObjType", "=", "GO", "->", "getValueType", "(", ")", ";", "auto", "&", "DL", "=", "GO", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", "\|\|", "!", "ObjType", "->", "isSized", "(", ")", "\|\|", "DL", ".", "getTypeAllocSize", "(", "ObjType", ")", "<", "CodeModelLargeSize", ")", "{", "if", "(", "Kind", ".", "isReadOnly", "(", ")", ")", "return", "UseCPRel", "?", "ReadOnlySection", ":", "DataRelROSection", ";", "if", "(", "Kind", ".", "isBSS", "(", ")", "\|\|", "Kind", ".", "isCommon", "(", ")", ")", "return", "BSSSection", ";", "if", "(", "Kind", ".", "isData", "(", ")", ")", "return", "DataSection", ";", "if", "(", "Kind", ".", "isReadOnlyWithRel", "(", ")", ")", "return", "DataRelROSection", ";", "}", "else", "{", "if", "(", "Kind", ".", "isReadOnly", "(", ")", ")", "return", "UseCPRel", "?", "ReadOnlySectionLarge", ":", "DataRelROSectionLarge", ";", "if", "(", "Kind", ".", "isBSS", "(", ")", "\|\|", "Kind", "." ]
LLVM	AArch64	TD	stmt_completion	CPU	6,522	[ "LDCLRAB", ",", "LDCLRAH", ",", "LDCLRAW", ",", "LDCLRAX", ")", ">", ";" ]	[ "def", ":", "InstRW", "<", "[", "A64FXWrite_5Cyc_GI5", ",", "WriteAtomic", "]", ",", "(", "instrs" ]
LLVM	X86	CPP	stmt_completion	CPU	6,523	[ "f64", ")", "&&", "<STR_LIT>", "Only expecting float/double", "<STR_LIT>", ")", ";" ]	[ "assert", "(", "(", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "f32", "\|\|", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::" ]
GCC	i386	MD	next_suggestion	CPU	6,524	[ "(", "unspec", ":", "V2SF", "[", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	bfin	CPP	program_repair	DSP	6,525	[ "<FIXS>", "", "total", "+=", "rtx_cost", "(", "op0", ",", "MULT", ",", "<NUM_LIT>", ",", "speed", ")", ";", "<FIXE>", "<FIXS>", "", "total", "+=", "rtx_cost", "(", "op1", ",", "MULT", ",", "<NUM_LIT>", ",", "speed", ")", ";", "<FIXE>" ]	[ "if", "(", "GET_CODE", "(", "op0", ")", "!=", "REG", "&&", "(", "GET_CODE", "(", "op0", ")", "!=", "SUBREG", "\|\|", "GET_CODE", "(", "SUBREG_REG", "(", "op0", ")", ")", "!=", "REG", ")", ")", "<BUGS>", "", "total", "+=", "rtx_cost", "(", "op0", ",", "MULT", ",", "speed", ")", ";", "<BUGE>", "if", "(", "GET_CODE", "(", "op1", ")", "!=", "REG", "&&", "(", "GET_CODE", "(", "op1", ")", "!=", "SUBREG", "\|\|", "GET_CODE", "(", "SUBREG_REG", "(", "op1", ")", ")", "!=", "REG", ")", ")", "<BUGS>", "", "total", "+=", "rtx_cost", "(", "op1", ",", "MULT", ",", "speed", ")", ";", "<BUGE>", "}", "return", "true", ";" ]
GCC	m68k	CPP	next_suggestion	MPU	6,526	[ "case", "LEU", ":" ]	[ "case", "GTU", ":", "output_asm_insn", "(", "<STR_LIT>", "dbhi %0,%l1\\n\\tjhi %l2", "<STR_LIT>", ",", "operands", ")", ";", "break", ";", "case", "LT", ":", "output_asm_insn", "(", "<STR_LIT>", "dblt %0,%l1\\n\\tjlt %l2", "<STR_LIT>", ",", "operands", ")", ";", "break", ";", "case", "LTU", ":", "output_asm_insn", "(", "<STR_LIT>", "dbcs %0,%l1\\n\\tjcs %l2", "<STR_LIT>", ",", "operands", ")", ";", "break", ";", "case", "GE", ":", "output_asm_insn", "(", "<STR_LIT>", "dbge %0,%l1\\n\\tjge %l2", "<STR_LIT>", ",", "operands", ")", ";", "break", ";", "case", "GEU", ":", "output_asm_insn", "(", "<STR_LIT>", "dbcc %0,%l1\\n\\tjcc %l2", "<STR_LIT>", ",", "operands", ")", ";", "break", ";", "case", "LE", ":", "output_asm_insn", "(", "<STR_LIT>", "dble %0,%l1\\n\\tjle %l2", "<STR_LIT>", ",", "operands", ")", ";", "break", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	6,527	[ "let", "accessSize", "=", "DoubleWordAccess", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	6,528	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Pt4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pt4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rx32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	6,529	[ "let", "MIOperandInfo", "=", "(", "ops", "GPR", ":", "$", "base", ",", "GPR", ":", "$", "offsreg", ",", "i32imm", ":", "$", "offsimm", ")", ";" ]	[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "AddrMode2AsmOperand", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	6,530	[ "return", "MBB", ".", "erase", "(", "I", ")", ";" ]	[ "unsigned", "Align", "=", "getStackAlignment", "(", ")", ";", "int64_t", "Amount", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "Amount", "=", "alignTo", "(", "Amount", ",", "Align", ")", ";", "if", "(", "!", "IsDestroy", ")", "Amount", "=", "-", "Amount", ";", "if", "(", "CalleePopAmount", "==", "<NUM_LIT>", ")", "{", "assert", "(", "Amount", ">", "-", "<NUM_LIT>", "&&", "Amount", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "call frame too large", "<STR_LIT>", ")", ";", "emitFrameOffset", "(", "MBB", ",", "I", ",", "DL", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "Amount", ",", "TII", ")", ";", "}", "}", "else", "if", "(", "CalleePopAmount", "!=", "<NUM_LIT>", ")", "{", "assert", "(", "CalleePopAmount", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "call frame too large", "<STR_LIT>", ")", ";", "emitFrameOffset", "(", "MBB", ",", "I", ",", "DL", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "-", "CalleePopAmount", ",", "TII", ")", ";", "}" ]
LLVM	X86	CPP	code_generation	CPU	6,531	[ "bool", "X86TTIImpl", "::", "isLegalNTLoad", "(", "Type", "*", "DataType", ",", "llvm", "::", "Align", "Alignment", ")", "{", "unsigned", "DataSize", "=", "DL", ".", "getTypeStoreSize", "(", "DataType", ")", ";", "if", "(", "Alignment", ">=", "DataSize", "&&", "(", "DataSize", "==", "<NUM_LIT>", "\|\|", "DataSize", "==", "<NUM_LIT>", ")", ")", "return", "DataSize", "==", "<NUM_LIT>", "?", "ST", "->", "hasSSE1", "(", ")", ":", "ST", "->", "hasAVX2", "(", ")", ";", "return", "false", ";", "}" ]	[ "Return", "true", "if", "the", "target", "supports", "nontemporal", "load", "." ]
GCC	nds32	CPP	next_suggestion	CPU	6,532	[ "return", "false", ";" ]	[ "bool", "pbsada_insn_ra_rb_dep_reg_p", "(", "rtx", "pbsada_insn", ",", "rtx", "def_reg", ")", "{", "rtx", "unspec_rtx", "=", "SET_SRC", "(", "PATTERN", "(", "pbsada_insn", ")", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "unspec_rtx", ")", "==", "UNSPEC", ")", ";", "rtx", "pbsada_ra", "=", "XVECEXP", "(", "unspec_rtx", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "rtx", "pbsada_rb", "=", "XVECEXP", "(", "unspec_rtx", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "rtx_equal_p", "(", "def_reg", ",", "pbsada_ra", ")", "\|\|", "rtx_equal_p", "(", "def_reg", ",", "pbsada_rb", ")", ")", "return", "true", ";" ]
GCC	powerpcspe	CPP	next_suggestion	CPU	6,533	[ "}" ]	[ "vec_uint4", "sixteen", "=", "(", "vec_uint4", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "return", "(", "(", "qword", ")", "(", "vec_sl", "(", "vec_mule", "(", "(", "vec_short8", ")", "(", "a", ")", ",", "(", "vec_short8", ")", "(", "vec_sl", "(", "(", "vec_uint4", ")", "(", "b", ")", ",", "sixteen", ")", ")", ")", ",", "sixteen", ")", ")", ")", ";" ]
LLVM	XCore	CPP	next_suggestion	MPU	6,534	[ "}" ]	[ "MachineMemOperand", "", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "", "MF", ",", "FrameIndex", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FrameIndex", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIndex", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	6,535	[ "_", "_", "v8si", ")", "_", "_", "B", ",", "<NUM_LIT>", ",", "_", "_", "U", ")", ";" ]	[ "return", "(", "_", "_", "mmask8", ")", "_", "_", "builtin_ia32_ucmpd256_mask", "(", "(", "_", "_", "v8si", ")", "_", "_", "A", ",", "(" ]
LLVM	Hexagon	TD	next_suggestion	DSP	6,536	[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]
GCC	arm	MD	next_suggestion	CPU	6,537	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Mips	CPP	next_suggestion	CPU	6,538	[ "llvm", "::", "StringRef", "region", "=", "pInput", ".", "memArea", "(", ")", "->", "request", "(", "offset", ",", "size", ")", ";" ]	[ "uint64_t", "offset", "=", "pInput", ".", "fileOffset", "(", ")", "+", "pSD", ".", "getSection", "(", ")", ".", "offset", "(", ")", ";", "uint64_t", "size", "=", "pSD", ".", "getSection", "(", ")", ".", "size", "(", ")", ";", "Fragment", "", "frag", "=", "IRBuilder", "::", "CreateRegion", "(", "pInput", ",", "offset", ",", "size", ")", ";", "ObjectBuilder", "::", "AppendFragment", "(", "", "frag", ",", "pSD", ")", ";", "return", "true", ";", "}", "if", "(", "pSD", ".", "getSection", "(", ")", ".", "type", "(", ")", "==", "llvm", "::", "ELF", "::", "SHT_MIPS_OPTIONS", ")", "{", "uint32_t", "offset", "=", "pInput", ".", "fileOffset", "(", ")", "+", "pSD", ".", "getSection", "(", ")", ".", "offset", "(", ")", ";", "uint32_t", "size", "=", "pSD", ".", "getSection", "(", ")", ".", "size", "(", ")", ";" ]
LLVM	AMDGPU	CPP	program_repair	GPU	6,539	[ "<FIXS>", "let", "OtherPredicates", "=", "[", "HasAtomicFaddNoRtnInsts", "]", "in", "{", "defm", ":", "GlobalFLATAtomicPatsNoRtn", "<STR_LIT>", "GLOBAL_ATOMIC_ADD_F32", "<STR_LIT>", ",", "<STR_LIT>", "atomic_load_fadd_global", "<STR_LIT>", ",", "f32", ">", ";", "defm", ":", "GlobalFLATAtomicPatsNoRtnWithAddrSpace", "<STR_LIT>", "GLOBAL_ATOMIC_ADD_F32", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_flat_atomic_fadd", "<STR_LIT>", ",", "<STR_LIT>", "global_addrspace", "<STR_LIT>", ",", "f32", ">", ";", "defm", ":", "GlobalFLATAtomicPatsNoRtnWithAddrSpace", "<STR_LIT>", "GLOBAL_ATOMIC_ADD_F32", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_global_atomic_fadd", "<STR_LIT>", ",", "<STR_LIT>", "global_addrspace", "<STR_LIT>", ",", "f32", ">", ";", "}", "let", "OtherPredicates", "=", "[", "HasAtomicPkFaddNoRtnInsts", "]", "in", "{", "defm", ":", "GlobalFLATAtomicPatsNoRtnWithAddrSpace", "<STR_LIT>", "GLOBAL_ATOMIC_PK_ADD_F16", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_flat_atomic_fadd", "<STR_LIT>", ",", "<STR_LIT>", "global_addrspace", "<STR_LIT>", ",", "v2f16", ">", ";", "defm", ":", "GlobalFLATAtomicPatsNoRtnWithAddrSpace", "<STR_LIT>", "GLOBAL_ATOMIC_PK_ADD_F16", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_global_atomic_fadd", "<STR_LIT>", ",", "<STR_LIT>", "global_addrspace", "<STR_LIT>", ",", "v2f16", ">", ";", "}", "let", "OtherPredicates", "=", "[", "HasAtomicFaddRtnInsts", "]", "in", "{", "defm", ":", "GlobalFLATAtomicPatsRtn", "<STR_LIT>", "GLOBAL_ATOMIC_ADD_F32", "<STR_LIT>", ",", "<STR_LIT>", "atomic_load_fadd_global", "<STR_LIT>", ",", "f32", ">", ";", "defm", ":", "GlobalFLATAtomicPatsRtnWithAddrSpace", "<STR_LIT>", "GLOBAL_ATOMIC_ADD_F32", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_flat_atomic_fadd", "<STR_LIT>", ",", "<STR_LIT>", "global_addrspace", "<STR_LIT>", ",", "f32", ">", ";", "defm", ":", "GlobalFLATAtomicPatsRtnWithAddrSpace", "<STR_LIT>", "GLOBAL_ATOMIC_ADD_F32", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_global_atomic_fadd", "<STR_LIT>", ",", "<STR_LIT>", "global_addrspace", "<STR_LIT>", ",", "f32", ">", ";", "}", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "defm", ":", "GlobalFLATAtomicPatsWithAddrSpace", "<STR_LIT>", "GLOBAL_ATOMIC_ADD_F64", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_flat_atomic_fadd", "<STR_LIT>", ",", "<STR_LIT>", "global_addrspace", "<STR_LIT>", ",", "f64", ">", ";", "defm", ":", "GlobalFLATAtomicPatsWithAddrSpace", "<STR_LIT>", "GLOBAL_ATOMIC_ADD_F64", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_global_atomic_fadd", "<STR_LIT>", ",", "<STR_LIT>", "global_addrspace", "<STR_LIT>", ",", "f64", ">", ";", "defm", ":", "GlobalFLATAtomicPatsRtnWithAddrSpace", "<STR_LIT>", "GLOBAL_ATOMIC_PK_ADD_F16", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_flat_atomic_fadd", "<STR_LIT>", ",", "<STR_LIT>", "global_addrspace", "<STR_LIT>", ",", "v2f16", ">", ";", "defm", ":", "GlobalFLATAtomicPatsRtnWithAddrSpace", "<STR_LIT>", "GLOBAL_ATOMIC_PK_ADD_F16", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_global_atomic_fadd", "<STR_LIT>", ",", "<STR_LIT>", "global_addrspace", "<STR_LIT>", ",", "v2f16", ">", ";", "<FIXE>", "<FIXS>", "defm", ":", "FlatSignedAtomicPatWithAddrSpace", "<STR_LIT>", "FLAT_ATOMIC_ADD_F64", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_flat_atomic_fadd", "<STR_LIT>", ",", "<STR_LIT>", "flat_addrspace", "<STR_LIT>", ",", "f64", ">", ";", "<FIXE>", "<FIXS>", "defm", ":", "FlatSignedAtomicPatWithAddrSpace", "<STR_LIT>", "FLAT_ATOMIC_ADD_F32", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_flat_atomic_fadd", "<STR_LIT>", ",", "<STR_LIT>", "flat_addrspace", "<STR_LIT>", ",", "f32", ">", ";", "<FIXE>", "<FIXS>", "defm", ":", "FlatSignedAtomicPatWithAddrSpace", "<STR_LIT>", "FLAT_ATOMIC_PK_ADD_F16", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_flat_atomic_fadd", "<STR_LIT>", ",", "<STR_LIT>", "flat_addrspace", "<STR_LIT>", ",", "v2f16", ">", ";", "<FIXE>" ]	[ "defm", ":", "GlobalFLATAtomicIntrPats", "<STR_LIT>", "GLOBAL_ATOMIC_FMAX_X2", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_global_atomic_fmax", "<STR_LIT>", ",", "f64", ">", ";", "}", "<BUGS>", "let", "OtherPredicates", "=", "[", "HasAtomicFaddNoRtnInsts", "]", "indefm", ":", "GlobalFLATNoRtnAtomicPats", "GLOBAL_ATOMIC_ADD_F32", ",", "atomic_load_fadd_global_noret_32", ",", "f32", ">", ";", "let", "OtherPredicates", "=", "[", "HasAtomicPkFaddNoRtnInsts", "]", "indefm", ":", "GlobalFLATNoRtnAtomicPats", "GLOBAL_ATOMIC_PK_ADD_F16", ",", "atomic_load_fadd_v2f16_global_noret_32", ",", "v2f16", ">", ";", "<BUGE>", "let", "OtherPredicates", "=", "[", "isGFX90APlus", "]", "in", "{", "<BUGS>", "defm", ":", "GlobalFLATAtomicPats", "<STR_LIT>", "GLOBAL_ATOMIC_ADD_F32", "<STR_LIT>", ",", "<STR_LIT>", "atomic_load_fadd_global", "<STR_LIT>", ",", "f32", ">", ";", "defm", ":", "GlobalFLATAtomicPats", "<STR_LIT>", "GLOBAL_ATOMIC_PK_ADD_F16", "<STR_LIT>", ",", "<STR_LIT>", "atomic_load_fadd_v2f16_global", "<STR_LIT>", ",", "v2f16", ">", ";", "<BUGE>", "defm", ":", "GlobalFLATAtomicPats", "<STR_LIT>", "GLOBAL_ATOMIC_ADD_F64", "<STR_LIT>", ",", "<STR_LIT>", "atomic_load_fadd_global", "<STR_LIT>", ",", "f64", ">", ";", "defm", ":", "GlobalFLATAtomicPats", "<STR_LIT>", "GLOBAL_ATOMIC_MIN_F64", "<STR_LIT>", ",", "<STR_LIT>", "atomic_load_fmin_global", "<STR_LIT>", ",", "f64", ">", ";", "defm", ":", "GlobalFLATAtomicPats", "<STR_LIT>", "GLOBAL_ATOMIC_MAX_F64", "<STR_LIT>", ",", "<STR_LIT>", "atomic_load_fmax_global", "<STR_LIT>", ",", "f64", ">", ";", "<BUGS>", "defm", ":", "GlobalFLATAtomicIntrPats", "<STR_LIT>", "GLOBAL_ATOMIC_ADD_F32", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_global_atomic_fadd", "<STR_LIT>", ",", "f32", ">", ";", "defm", ":", "GlobalFLATAtomicIntrPats", "<STR_LIT>", "GLOBAL_ATOMIC_ADD_F64", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_global_atomic_fadd", "<STR_LIT>", ",", "f64", ">", ";", "defm", ":", "GlobalFLATAtomicIntrPats", "<STR_LIT>", "GLOBAL_ATOMIC_PK_ADD_F16", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_global_atomic_fadd", "<STR_LIT>", ",", "v2f16", ">", ";", "<BUGE>", "defm", ":", "GlobalFLATAtomicIntrPats", "<STR_LIT>", "GLOBAL_ATOMIC_MIN_F64", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_global_atomic_fmin", "<STR_LIT>", ",", "f64", ">", ";", "defm", ":", "GlobalFLATAtomicIntrPats", "<STR_LIT>", "GLOBAL_ATOMIC_MAX_F64", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_global_atomic_fmax", "<STR_LIT>", ",", "f64", ">", ";", "defm", ":", "FlatSignedAtomicPat", "<STR_LIT>", "FLAT_ATOMIC_ADD_F64", "<STR_LIT>", ",", "<STR_LIT>", "atomic_load_fadd_flat", "<STR_LIT>", ",", "f64", ">", ";", "defm", ":", "FlatSignedAtomicPat", "<STR_LIT>", "FLAT_ATOMIC_MIN_F64", "<STR_LIT>", ",", "<STR_LIT>", "atomic_load_fmin_flat", "<STR_LIT>", ",", "f64", ">", ";", "defm", ":", "FlatSignedAtomicPat", "<STR_LIT>", "FLAT_ATOMIC_MAX_F64", "<STR_LIT>", ",", "<STR_LIT>", "atomic_load_fmax_flat", "<STR_LIT>", ",", "f64", ">", ";", "<BUGS>", "defm", ":", "FlatSignedAtomicIntrPat", "<STR_LIT>", "FLAT_ATOMIC_ADD_F64", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_flat_atomic_fadd", "<STR_LIT>", ",", "f64", ">", ";", "<BUGE>", "defm", ":", "FlatSignedAtomicIntrPat", "<STR_LIT>", "FLAT_ATOMIC_MIN_F64", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_flat_atomic_fmin", "<STR_LIT>", ",", "f64", ">", ";", "defm", ":", "FlatSignedAtomicIntrPat", "<STR_LIT>", "FLAT_ATOMIC_MAX_F64", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_flat_atomic_fmax", "<STR_LIT>", ",", "f64", ">", ";", "}", "let", "OtherPredicates", "=", "[", "HasFlatAtomicFaddF32Inst", "]", "in", "{", "defm", ":", "FlatSignedAtomicPat", "<STR_LIT>", "FLAT_ATOMIC_ADD_F32", "<STR_LIT>", ",", "<STR_LIT>", "atomic_load_fadd_flat", "<STR_LIT>", ",", "f32", ">", ";", "<BUGS>", "defm", ":", "FlatSignedAtomicIntrPat", "<STR_LIT>", "FLAT_ATOMIC_ADD_F32", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_flat_atomic_fadd", "<STR_LIT>", ",", "f32", ">", ";", "<BUGE>", "}", "let", "OtherPredicates", "=", "[", "isGFX940Plus", "]", "in", "{", "<BUGS>", "defm", ":", "FlatSignedAtomicPat", "<STR_LIT>", "FLAT_ATOMIC_PK_ADD_F16", "<STR_LIT>", ",", "<STR_LIT>", "atomic_load_fadd_v2f16_flat", "<STR_LIT>", ",", "v2f16", ">", ";", "defm", ":", "FlatSignedAtomicIntrPat", "<STR_LIT>", "FLAT_ATOMIC_PK_ADD_F16", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_flat_atomic_fadd", "<STR_LIT>", ",", "v2f16", ">", ";", "<BUGE>", "defm", ":", "FlatSignedAtomicIntrPat", "<STR_LIT>", "FLAT_ATOMIC_PK_ADD_BF16", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_flat_atomic_fadd_v2bf16", "<STR_LIT>", ",", "v2i16", ">", ";", "defm", ":", "GlobalFLATAtomicIntrPats", "<STR_LIT>", "GLOBAL_ATOMIC_PK_ADD_BF16", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_global_atomic_fadd_v2bf16", "<STR_LIT>", ",", "v2i16", ">", ";", "}" ]
GCC	v850	CPP	stmt_completion	MPU	6,540	[ "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "constraint_satisfied_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "CONSTRAINT_K", ")", ")", ")", "&&", "GET_MODE_SIZE", "(", "mode", ")", "<=", "GET_MODE_SIZE", "(", "word_mode", ")", ")", "return", "true", ";" ]	[ "if", "(", "v850_rtx_ok_for_base_p", "(", "x", ",", "strict_p", ")", ")", "return", "true", ";", "if", "(", "CONSTANT_ADDRESS_P", "(", "x", ")", "&&", "(", "mode", "==", "QImode", "\|\|", "INTVAL", "(", "x", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "<NUM_LIT>", "\|\|", "INTVAL", "(", "x", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "LO_SUM", "&&", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "v850_reg_ok_for_base_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "strict_p", ")", "&&", "CONSTANT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "(", "!", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "\|\|", "(", "(", "mode", "==", "QImode", "\|\|", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "%" ]
LLVM	X86	CPP	stmt_completion	CPU	6,541	[ ",", "true", ",", "false", ")", ";" ]	[ "SDValue", "X86TargetLowering", "::", "LowerFP_TO_SINT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "!", "Op", ".", "getSimpleValueType", "(", ")", ".", "isVector", "(", ")", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "Vals", "=", "FP_TO_INTHelper", "(", "Op", ",", "DAG" ]
LLVM	LC3b	CPP	next_suggestion	CPU	6,542	[ "GPRel32Directive", "=", "<STR_LIT>", "\\t.gpword\\t", "<STR_LIT>", ";" ]	[ "LC3bMCAsmInfo", "::", "LC3bMCAsmInfo", "(", "StringRef", "TT", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "AlignmentIsInBytes", "=", "false", ";", "Data16bitsDirective", "=", "<STR_LIT>", "\\t.2byte\\t", "<STR_LIT>", ";", "Data32bitsDirective", "=", "<STR_LIT>", "\\t.4byte\\t", "<STR_LIT>", ";", "Data64bitsDirective", "=", "<STR_LIT>", "\\t.8byte\\t", "<STR_LIT>", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", "$", "<STR_LIT>", ";", "CommentString", "=", "<STR_LIT>", "#", "<STR_LIT>", ";", "ZeroDirective", "=", "<STR_LIT>", "\\t.space\\t", "<STR_LIT>", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	6,543	[ "if", "(", "isFLAT", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";" ]	[ "assert", "(", "(", "MIa", ".", "mayLoad", "(", ")", "\|\|", "MIa", ".", "mayStore", "(", ")", ")", "&&", "<STR_LIT>", "MIa must load from or modify a memory location", "<STR_LIT>", ")", ";", "assert", "(", "(", "MIb", ".", "mayLoad", "(", ")", "\|\|", "MIb", ".", "mayStore", "(", ")", ")", "&&", "<STR_LIT>", "MIb must load from or modify a memory location", "<STR_LIT>", ")", ";", "if", "(", "MIa", ".", "hasUnmodeledSideEffects", "(", ")", "\|\|", "MIb", ".", "hasUnmodeledSideEffects", "(", ")", ")", "return", "false", ";", "if", "(", "MIa", ".", "hasOrderedMemoryRef", "(", ")", "\|\|", "MIb", ".", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "isDS", "(", "MIa", ")", ")", "{", "if", "(", "isDS", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "MIb", ")", ";", "}", "if", "(", "isMUBUF", "(", "MIa", ")", "\|\|", "isMTBUF", "(", "MIa", ")", ")", "{", "if", "(", "isMUBUF", "(", "MIb", ")", "\|\|", "isMTBUF", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "MIb", ")", "&&", "!", "isSMRD", "(", "MIb", ")", ";", "}", "if", "(", "isSMRD", "(", "MIa", ")", ")", "{", "if", "(", "isSMRD", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "MIb", ")", "&&", "!", "isMUBUF", "(", "MIa", ")", "&&", "!", "isMTBUF", "(", "MIa", ")", ";", "}", "if", "(", "isFLAT", "(", "MIa", ")", ")", "{" ]
LLVM	Hexagon	TD	stmt_completion	DSP	6,544	[ "<NUM_LIT>", ";" ]	[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=" ]
GCC	i386	CPP	next_suggestion	CPU	6,545	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_lzcnt_epi64", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128i", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_vplzcntq_128_mask", "(", "(", "_", "_", "v2di", ")", "_", "_", "A", ",", "(", "_", "_", "v2di", ")", "_", "mm_avx512_setzero_si128", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]
GCC	rs6000	CPP	stmt_completion	CPU	6,546	[ "_", "_", "even_n0", ")", ";" ]	[ "const", "_", "_", "v4sf", "_", "_", "even_n0", "=", "{", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "_", "_", "v4sf", "_", "_", "even_neg_Y", "=", "vec_xor", "(", "_", "_", "Y", "," ]
LLVM	CSKY	CPP	code_generation	CPU	6,547	[ "const", "CSKYSubtarget", "", "CSKYTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "target-cpu", "<STR_LIT>", ")", ";", "Attribute", "TuneAttr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "tune-cpu", "<STR_LIT>", ")", ";", "Attribute", "FSAttr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "target-features", "<STR_LIT>", ")", ";", "std", "::", "string", "CPU", "=", "CPUAttr", ".", "isValid", "(", ")", "?", "CPUAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetCPU", ";", "std", "::", "string", "TuneCPU", "=", "TuneAttr", ".", "isValid", "(", ")", "?", "TuneAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "CPU", ";", "std", "::", "string", "FS", "=", "FSAttr", ".", "isValid", "(", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetFS", ";", "std", "::", "string", "Key", "=", "CPU", "+", "TuneCPU", "+", "FS", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "Key", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "std", "::", "make_unique", "<", "CSKYSubtarget", ">", "(", "TargetTriple", ",", "CPU", ",", "TuneCPU", ",", "FS", ",", "", "this", ")", ";", "if", "(", "I", "->", "useHardFloat", "(", ")", "&&", "!", "I", "->", "hasAnyFloatExt", "(", ")", ")", "errs", "(", ")", "<<", "<STR_LIT>", "Hard-float can't be used with current CPU,", "<STR_LIT>", "<STR_LIT>", " set to Soft-float\\n", "<STR_LIT>", ";", "}", "return", "I", ".", "get", "(", ")", ";", "}" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]
GCC	visium	MD	next_suggestion	Virtual ISA	6,548	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	i386	CPP	stmt_completion	CPU	6,549	[ "_", "_", "v4si", ")", "_", "_", "A", ",", "_", "_", "M", ")", ";" ]	[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_cvtsepi32_storeu_epi16", "(", "void", "", "_", "_", "P", ",", "_", "_", "mmask8", "_", "_", "M", ",", "_", "_", "m128i", "_", "_", "A", ")", "{", "_", "_", "builtin_ia32_pmovsdw128mem_mask", "(", "(", "_", "_", "v8hi", "", ")", "_", "_", "P", ",", "(" ]
GCC	i386	CPP	stmt_completion	CPU	6,550	[ "artificial__", ")", ")", "_", "mm512_or_epi32", "(", "_", "_", "m512i", "_", "_", "A", ",", "_", "_", "m512i", "_", "_", "B", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_" ]
LLVM	SNES	CPP	code_generation	DSP	6,551	[ "bool", "SNESFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "if", "(", "CSI", ".", "empty", "(", ")", ")", "{", "return", "false", ";", "}", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "const", "MachineFunction", "&", "MF", "=", "", "MBB", ".", "getParent", "(", ")", ";", "const", "SNESSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "SNESSubtarget", ">", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "", "STI", ".", "getInstrInfo", "(", ")", ";", "for", "(", "const", "CalleeSavedInfo", "&", "CCSI", ":", "CSI", ")", "{", "unsigned", "Reg", "=", "CCSI", ".", "getReg", "(", ")", ";", "assert", "(", "TRI", "->", "getRegSizeInBits", "(", "", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid register size", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "Reg", ")", ";", "}", "return", "true", ";", "}" ]	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "load", "instructions", "via", "loadRegToStackSlot", "(", ")", "." ]
GCC	rs6000	MD	stmt_completion	CPU	6,552	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>" ]
LLVM	X86	CPP	next_suggestion	CPU	6,553	[ "if", "(", "Swap", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";" ]	[ "if", "(", "VTOp0", "==", "MVT", "::", "v2i32", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "(", "Subtarget", ".", "hasAVX512", "(", ")", "\|\|", "(", "VT", "==", "VTOp0", ")", ")", "&&", "<STR_LIT>", "Value types for source and destination must be the same!", "<STR_LIT>", ")", ";", "if", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "!", "Subtarget", ".", "hasInt256", "(", ")", ")", "return", "Lower256IntVSETCC", "(", "Op", ",", "DAG", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i1", ")", "{", "assert", "(", "(", "VTOp0", ".", "getScalarSizeInBits", "(", ")", ">=", "<NUM_LIT>", "\|\|", "Subtarget", ".", "hasBWI", "(", ")", ")", "&&", "<STR_LIT>", "Unexpected operand type", "<STR_LIT>", ")", ";", "return", "LowerIntVSETCC_AVX512", "(", "Op", ",", "DAG", ")", ";", "}", "if", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "Subtarget", ".", "hasXOP", "(", ")", ")", "{", "unsigned", "CmpMode", "=", "<NUM_LIT>", ";", "switch", "(", "Cond", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected SETCC condition", "<STR_LIT>", ")", ";", "case", "ISD", "::", "SETULT", ":", "case", "ISD", "::", "SETLT", ":", "CmpMode", "=", "<NUM_LIT>", ";", "break", ";", "case", "ISD", "::", "SETULE", ":", "case", "ISD", "::", "SETLE", ":", "CmpMode", "=", "<NUM_LIT>", ";", "break", ";", "case", "ISD", "::", "SETUGT", ":", "case", "ISD", "::", "SETGT", ":", "CmpMode", "=", "<NUM_LIT>", ";", "break", ";", "case", "ISD", "::", "SETUGE", ":", "case", "ISD", "::", "SETGE", ":", "CmpMode", "=", "<NUM_LIT>", ";", "break", ";", "case", "ISD", "::", "SETEQ", ":", "CmpMode", "=", "<NUM_LIT>", ";", "break", ";", "case", "ISD", "::", "SETNE", ":", "CmpMode", "=", "<NUM_LIT>", ";", "break", ";", "}", "unsigned", "Opc", "=", "ISD", "::", "isUnsignedIntSetCC", "(", "Cond", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "Op0", ",", "Op1", ",", "DAG", ".", "getConstant", "(", "CmpMode", ",", "dl", ",", "MVT", "::", "i8", ")", ")", ";", "}", "if", "(", "Cond", "==", "ISD", "::", "SETNE", "&&", "ISD", "::", "isBuildVectorAllZeros", "(", "Op1", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "BC0", "=", "peekThroughBitcasts", "(", "Op0", ")", ";", "if", "(", "BC0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "AND", ")", "{", "APInt", "UndefElts", ";", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "EltBits", ";", "if", "(", "getTargetConstantBitsFromNode", "(", "BC0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ".", "getScalarSizeInBits", "(", ")", ",", "UndefElts", ",", "EltBits", ",", "false", ",", "false", ")", ")", "{", "if", "(", "llvm", "::", "all_of", "(", "EltBits", ",", "[", "]", "(", "APInt", "&", "V", ")", "{", "return", "V", ".", "isPowerOf2", "(", ")", ";", "}", ")", ")", "{", "Cond", "=", "ISD", "::", "SETEQ", ";", "Op1", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "BC0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "}", "}", "APInt", "ConstValue", ";", "if", "(", "Cond", "==", "ISD", "::", "SETNE", "&&", "ISD", "::", "isConstantSplatVector", "(", "Op1", ".", "getNode", "(", ")", ",", "ConstValue", ")", ")", "{", "if", "(", "ConstValue", ".", "isMinSignedValue", "(", ")", ")", "Cond", "=", "ISD", "::", "SETGT", ";", "else", "if", "(", "ConstValue", ".", "isMaxSignedValue", "(", ")", ")", "Cond", "=", "ISD", "::", "SETLT", ";", "}", "bool", "FlipSigns", "=", "ISD", "::", "isUnsignedIntSetCC", "(", "Cond", ")", "&&", "!", "(", "DAG", ".", "SignBitIsZero", "(", "Op0", ")", "&&", "DAG", ".", "SignBitIsZero", "(", "Op1", ")", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "ISD", "::", "isUnsignedIntSetCC", "(", "Cond", ")", "&&", "(", "FlipSigns", "\|\|", "ISD", "::", "isTrueWhenEqual", "(", "Cond", ")", ")", "&&", "TLI", ".", "isOperationLegal", "(", "ISD", "::", "UMIN", ",", "VT", ")", ")", "{", "if", "(", "Cond", "==", "ISD", "::", "SETUGT", "&&", "ISD", "::", "matchUnaryPredicate", "(", "Op1", ",", "[", "]", "(", "ConstantSDNode", "", "C", ")", "{", "return", "!", "C", "->", "getAPIntValue", "(", ")", ".", "isMaxValue", "(", ")", ";", "}", ")", ")", "{", "Op1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "VT", ",", "Op1", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";", "Cond", "=", "ISD", "::", "SETUGE", ";", "}", "if", "(", "Cond", "==", "ISD", "::", "SETULT", "&&", "ISD", "::", "matchUnaryPredicate", "(", "Op1", ",", "[", "]", "(", "ConstantSDNode", "", "C", ")", "{", "return", "!", "C", "->", "getAPIntValue", "(", ")", ".", "isNullValue", "(", ")", ";", "}", ")", ")", "{", "Op1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "dl", ",", "VT", ",", "Op1", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";", "Cond", "=", "ISD", "::", "SETULE", ";", "}", "bool", "Invert", "=", "false", ";", "unsigned", "Opc", ";", "switch", "(", "Cond", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected condition code", "<STR_LIT>", ")", ";", "case", "ISD", "::", "SETUGT", ":", "Invert", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "ISD", "::", "SETULE", ":", "Opc", "=", "ISD", "::", "UMIN", ";", "break", ";", "case", "ISD", "::", "SETULT", ":", "Invert", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "ISD", "::", "SETUGE", ":", "Opc", "=", "ISD", "::", "UMAX", ";", "break", ";", "}", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "Op0", ",", "Op1", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op0", ",", "Result", ")", ";", "if", "(", "Invert", ")", "Result", "=", "DAG", ".", "getNOT", "(", "dl", ",", "Result", ",", "VT", ")", ";", "return", "Result", ";", "}", "if", "(", "SDValue", "V", "=", "LowerVSETCCWithSUBUS", "(", "Op0", ",", "Op1", ",", "VT", ",", "Cond", ",", "dl", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "unsigned", "Opc", "=", "(", "Cond", "==", "ISD", "::", "SETEQ", "\|\|", "Cond", "==", "ISD", "::", "SETNE", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "bool", "Swap", "=", "Cond", "==", "ISD", "::", "SETLT", "\|\|", "Cond", "==", "ISD", "::", "SETULT", "\|\|", "Cond", "==", "ISD", "::", "SETGE", "\|\|", "Cond", "==", "ISD", "::", "SETUGE", ";", "bool", "Invert", "=", "Cond", "==", "ISD", "::", "SETNE", "\|\|", "(", "Cond", "!=", "ISD", "::", "SETEQ", "&&", "ISD", "::", "isTrueWhenEqual", "(", "Cond", ")", ")", ";" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	6,554	[ "return", "false", ";" ]	[ "Register", "Rs", "=", "MI", ".", "getOperand", "(", "IsSub", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "ExtValue", "V", "=", "MI", ".", "getOperand", "(", "IsSub", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "assert", "(", "EV", "==", "V", "&&", "Rs", "==", "Ex", ".", "Rs", "&&", "IsSub", "==", "Ex", ".", "Neg", "&&", "<STR_LIT>", "Initializer mismatch", "<STR_LIT>", ")", ";", "unsigned", "NewOpc", "=", "ExtOpc", "==", "Hexagon", "::", "M2_naccii", "?", "Hexagon", "::", "A2_sub", ":", "Hexagon", "::", "A2_add", ";", "BuildMI", "(", "MBB", ",", "At", ",", "dl", ",", "HII", "->", "get", "(", "NewOpc", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MachineOperand", "(", "ExtR", ")", ")", ";", "MBB", ".", "erase", "(", "MI", ")", ";", "return", "true", ";", "}", "if", "(", "MI", ".", "mayLoad", "(", ")", "\|\|", "MI", ".", "mayStore", "(", ")", ")", "{", "unsigned", "IdxOpc", "=", "getRegOffOpcode", "(", "ExtOpc", ")", ";", "assert", "(", "IdxOpc", "&&", "<STR_LIT>", "Expecting indexed opcode", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "At", ",", "dl", ",", "HII", "->", "get", "(", "IdxOpc", ")", ")", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", ")", "MIB", ".", "add", "(", "getLoadResultOp", "(", "MI", ")", ")", ";", "if", "(", "HII", "->", "isPredicated", "(", "MI", ")", ")", "MIB", ".", "add", "(", "getPredicateOp", "(", "MI", ")", ")", ";", "MIB", ".", "add", "(", "MachineOperand", "(", "ExtR", ")", ")", ";", "MIB", ".", "addImm", "(", "Diff", ")", ";", "if", "(", "MI", ".", "mayStore", "(", ")", ")", "MIB", ".", "add", "(", "getStoredValueOp", "(", "MI", ")", ")", ";", "MIB", ".", "cloneMemRefs", "(", "MI", ")", ";", "MBB", ".", "erase", "(", "MI", ")", ";", "return", "true", ";", "}", "dbgs", "(", ")", "<<", "'", "\\n", "'", "<<", "PrintInit", "(", "ExtI", ",", "*", "HRI", ")", "<<", "<STR_LIT>", " ", "<STR_LIT>", "<<", "MI", ";", "llvm_unreachable", "(", "<STR_LIT>", "Unhandled expr replacement", "<STR_LIT>", ")", ";" ]
LLVM	GBZ80	CPP	stmt_completion	MPU	6,555	[ ";" ]	[ "MachineInstr", "", "New", "=", "nullptr", ";", "bool", "isPostOpc", ";", "unsigned", "opcode", "=", "getOpcodeforLDST", "(", "isStore", ",", "isPostInc", ",", "isPostDec", ",", "InPtrReg", ",", "PostPtrDead", ",", "isPostOpc", ")", ";", "unsigned", "OpValueReg", "=", "(", "InPtrReg", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "!", "isPostOpc", ")", "?", "ValueReg", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "isStore", "&&", "OpValueReg", "!=", "ValueReg", ")", "BuildMI", "(", "", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "OpValueReg", ")", ".", "addReg", "(", "ValueReg", ")", ";", "auto", "Builder", "=", "BuildMI", "(", "", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "opcode", ")", ")", ";", "if", "(", "isPostOpc", "&&", "!", "isStore", ")", "Builder", ".", "addReg", "(", "OpValueReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "PostPtrReg", ",", "RegState", "::", "Define", "\|", "getDeadRegState", "(", "PostPtrDead", ")", ")", ";", "else", "{", "if", "(", "isPostOpc", ")", "Builder", ".", "addReg", "(", "PostPtrReg", ",", "RegState", "::", "Define", "\|", "getDeadRegState", "(", "PostPtrDead", ")", ")", ";", "Builder", ".", "addReg", "(", "OpValueReg", ",", "getDefRegState", "(", "!", "isStore", ")", ")", ";", "}", "Builder", ".", "addReg", "(", "InPtrReg", ",", "getKillRegState", "(", "InPtrKill", "&&", "!", "(", "isPost", "&&", "!", "isPostOpc", "&&", "!", "PostPtrDead", ")", ")", ")", ";", "Builder", ".", "cloneMemRefs", "(", "MI", ")", ";", "New", "=", "Builder", ";", "if", "(", "!", "isStore", "&&", "OpValueReg", "!=", "ValueReg", ")", "{", "BuildMI", "(", "", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "ValueReg", ")", ".", "addReg", "(", "OpValueReg", ",", "getKillRegState", "(", "true", ")", ")", ";", "}", "if", "(", "isPost", "&&", "!", "isPostOpc", "&&", "!", "PostPtrDead", ")", "{", "opcode", "=", "isPostInc", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "Builder", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "opcode", ")", ")", ".", "addReg", "(", "PostPtrReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "InPtrReg", ",", "getKillRegState", "(", "InPtrKill", ")", ")", ";", "New", "=", "Builder", ";", "}", "return", "New" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	6,556	[ "}" ]	[ "addPass", "(", "createPPCExpandISELPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createPPCEarlyReturnPass", "(", ")", ")", ";", "addPass", "(", "createPPCBranchSelectionPass", "(", ")", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	6,557	[ "_", "mmask8", ")", "_", "_", "U", ")", ";" ]	[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_psubq128_mask", "(", "(", "_", "_", "v2di", ")", "_", "_", "A", ",", "(", "_", "_", "v2di", ")", "_", "_", "B", ",", "(", "_", "_", "v2di", ")", "_", "_", "W", ",", "(", "_" ]
LLVM	Hexagon	TD	stmt_completion	DSP	6,558	[ "<STR_LIT>", ";" ]	[ "def", "A2_tfr", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_57890846", ",", "TypeALU32_2op", ">", ",", "Enc_5e2823", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=" ]
GCC	nds32	CPP	next_suggestion	CPU	6,559	[ "if", "(", "!", "maybe_expand_insn", "(", "icode", ",", "<NUM_LIT>", ",", "ops", ")", ")", "error", "(", "<STR_LIT>", "invalid argument to built-in function", "<STR_LIT>", ")", ";" ]	[ "create_input_operand", "(", "&", "ops", "[", "<NUM_LIT>", "]", ",", "value0", ",", "TYPE_MODE", "(", "TREE_TYPE", "(", "arg0", ")", ")", ")", ";", "create_input_operand", "(", "&", "ops", "[", "<NUM_LIT>", "]", ",", "value1", ",", "TYPE_MODE", "(", "TREE_TYPE", "(", "arg1", ")", ")", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	6,560	[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]	[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
LLVM	CSKY	CPP	stmt_completion	CPU	6,561	[ ",", "ScratchReg", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "FrameReg", ")", ";" ]	[ "Register", "NewReg", "=", "STI", ".", "hasE2", "(", ")", "?", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ":", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "auto", "*", "Temp", "=", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "NewReg", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "getInstr", "(", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "STI", ".", "hasE2", "(", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "NewReg", ",", "getKillRegState", "(", "true", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI", "=", "Temp", ";", "MBB", ".", "erase", "(", "II", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "Register", "NewReg", ";", "if", "(", "STI", ".", "hasE2", "(", ")", ")", "{", "NewReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "NewReg", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "NewReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "NewReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "NewReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "NewReg", ",", "getKillRegState", "(", "true", ")", ")", ".", "addReg", "(", "NewReg", ",", "getKillRegState", "(", "true", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "NewReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "MI", "=", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "NewReg", ",", "getKillRegState", "(", "true", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "getInstr", "(", ")", ";", "MBB", ".", "erase", "(", "II", ")", ";", "break", ";", "}", "}", "int", "FrameIndex", "=", "MI", "->", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "Register", "FrameReg", ";", "int", "Offset", "=", "getFrameLowering", "(", "MF", ")", "->", "getFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "FrameReg", ")", ".", "getFixed", "(", ")", "+", "MI", "->", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "Frame offsets outside of the signed 32-bit range not supported", "<STR_LIT>", ")", ";", "bool", "FrameRegIsKill", "=", "false", ";", "MachineBasicBlock", "::", "iterator", "NewII", "(", "MI", ")", ";", "if", "(", "!", "IsLegalOffset", "(", "TII", ",", "MI", ",", "Offset", ")", ")", "{", "assert", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "&&", "<STR_LIT>", "Int32 expected", "<STR_LIT>", ")", ";", "assert", "(", "Offset", ">=", "<NUM_LIT>", ")", ";", "Register", "ScratchReg", "=", "TII", "->", "movImm", "(", "MBB", ",", "NewII", ",", "DL", ",", "Offset", ")", ";", "BuildMI", "(", "MBB", ",", "NewII", ",", "DL", ",", "TII", "->", "get", "(", "STI", ".", "hasE2", "(", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")" ]
LLVM	TPC	TD	stmt_completion	Virtual ISA	6,562	[ ">", "pred", ";" ]	[ "class", "VpuInst_CALC_FP_SPECIAL", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asmstr", ",", "Operand", "Pred", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "VectorInstShort", "<", "opc", ",", "asmstr", ">", "{", "let", "OutOperandList", "=", "(", "outs", "VRF", ":", "$", "dest", ")", ";", "let", "InOperandList", "=", "(", "ins", "VRF", ":", "$", "op1", ",", "VRF", ":", "$", "op2", ",", "DataType", ":", "$", "optype", ",", "SwitchSet", ":", "$", "funcId", ",", "VRF", ":", "$", "income", ",", "Pred", ":", "$", "pred", ")", ";", "let", "Pattern", "=", "pattern", ";", "let", "Itinerary", "=", "IIC_VectorOp", ";", "let", "isNotUsedInDisasm", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>" ]
LLVM	AArch64	CPP	stmt_completion	CPU	6,563	[ ";" ]	[ "case", "MVT", "::", "i32", ":", "assert", "(", "DestVT", "==", "MVT", "::", "i64", "&&", "<STR_LIT>", "IntExt i32 to i32?!?", "<STR_LIT>", ")", ";", "Opc", "=", "isZExt", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "Imm", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "DestVT", "==", "MVT", "::", "i8", "\|\|", "DestVT", "==", "MVT", "::", "i16", ")", "DestVT", "=", "MVT", "::", "i32", ";", "else", "if", "(", "DestVT", "==", "MVT", "::", "i64", ")", "{", "unsigned", "Src64", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "Src64", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "SrcReg", "=", "Src64" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	6,564	[ "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "createMCSubtargetInfo", ")", ";" ]	[ "void", "LLVMInitializeWebAssemblyTargetMC", "(", ")", "{", "for", "(", "Target", "", "T", ":", "{", "&", "getTheWebAssemblyTarget32", "(", ")", ",", "&", "getTheWebAssemblyTarget64", "(", ")", "}", ")", "{", "RegisterMCAsmInfoFn", "X", "(", "", "T", ",", "createMCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "", "T", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "", "T", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "", "T", ",", "createMCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "", "T", ",", "createCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "createAsmBackend", ")", ";" ]
LLVM	Videocore	CPP	next_suggestion	DSP	6,565	[ "OutOps", ".", "push_back", "(", "Op1", ")", ";" ]	[ "bool", "VideocoreDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ";", "switch", "(", "ConstraintCode", ")", "{", "default", ":", "return", "true", ";", "case", "'", "m", "'", ":", "if", "(", "!", "SelectADDRrr", "(", "Op", ",", "Op0", ",", "Op1", ")", ")", "SelectADDRri", "(", "Op", ",", "Op0", ",", "Op1", ")", ";", "break", ";", "}", "OutOps", ".", "push_back", "(", "Op0", ")", ";" ]
GCC	mips	MD	next_suggestion	CPU	6,566	[ "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]", ")" ]	[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")" ]
GCC	mips	MD	stmt_completion	CPU	6,567	[ "DI", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_mode_attr", "size", "[", "(", "QI", "<STR_LIT>", ")", "(", "HI", "<STR_LIT>", ")", "(", "SI", "<STR_LIT>", ")", "(", "DI", "<STR_LIT>", ")", "]", ")", "(", "define_mode_attr", "SIZE", "[", "(", "QI", "<STR_LIT>", ")", "(", "HI", "<STR_LIT>", ")", "(", "SI", "<STR_LIT>", ")", "(" ]
GCC	i386	MD	stmt_completion	CPU	6,568	[ "<STR_LIT>", ")" ]	[ "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>" ]
GCC	m68k	MD	stmt_completion	MPU	6,569	[ ")", ")", ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "DF", "(", "float", ":", "DF", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]
LLVM	R600	CPP	stmt_completion	GPU	6,570	[ "->", "getZExtValue", "(", ")", ")", ";" ]	[ "unsigned", "DWordOffset0", "=", "C1", "->", "getZExtValue", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "DWordOffset1", "=", "DWordOffset0", "+", "<NUM_LIT>", ";", "if", "(", "isDSOffsetLegal", "(", "N0", ",", "DWordOffset1", ",", "<NUM_LIT>", ")", ")", "{", "Base", "=", "N0", ";", "Offset0", "=", "CurDAG", "->", "getTargetConstant", "(", "DWordOffset0", ",", "MVT", "::", "i8", ")", ";", "Offset1", "=", "CurDAG", "->", "getTargetConstant", "(", "DWordOffset1", ",", "MVT", "::", "i8", ")", ";", "return", "true", ";", "}", "}", "if", "(", "const", "ConstantSDNode", "", "CAddr", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "{", "unsigned", "DWordOffset0", "=", "CAddr", "->", "getZExtValue", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "DWordOffset1", "=", "DWordOffset0", "+", "<NUM_LIT>", ";", "assert", "(", "<NUM_LIT>", "", "DWordOffset0", "==", "CAddr" ]
GCC	aarch64	MD	next_suggestion	CPU	6,571	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	ARM	CPP	program_repair	CPU	6,572	[ "<FIXS>", "Op0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "TmpOp1", ",", "TmpOp0", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "TmpOp0", ",", "TmpOp1", ")", ";", "<FIXE>" ]	[ "TmpOp0", "=", "Op0", ";", "TmpOp1", "=", "Op1", ";", "Opc", "=", "ISD", "::", "OR", ";", "<BUGS>", "Op0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "TmpOp1", ",", "TmpOp0", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "TmpOp0", ",", "TmpOp1", ")", ";", "<BUGE>", "break", ";", "}", "}", "else", "{" ]
LLVM	AArch64	TD	next_suggestion	CPU	6,573	[ "}", "]", ";" ]	[ "let", "ParserMatchClass", "=", "SVELogicalImmOperand", "<", "<NUM_LIT>", ">", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MCOperandPredicate", "=", "[", "{", "if", "(", "!", "MCOp", ".", "isImm", "(", ")", ")", "return", "false", ";", "int64_t", "Val", "=", "AArch64_AM", ":", ":", "decodeLogicalImmediate", "(", "MCOp", ".", "getImm", "(", ")", ",", "<NUM_LIT>", ")", ";", "return", "AArch64_AM", ":", ":", "isSVEMaskOfIdenticalElements", "<", "int32_t", ">", "(", "Val", ")", ";" ]
LLVM	AMDGPU	TD	stmt_completion	GPU	6,574	[ ",", "Op", ")", ")", ")", ";" ]	[ "string", "ret", "=", "!", "subst", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "!", "subst", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "!", "subst", "(", "<STR_LIT>", ",", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	6,575	[ "}" ]	[ "def", "A4_vcmpbeqi", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "u8_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_643b4717", ",", "TypeALU64", ">", ",", "Enc_0d8adb", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	moxie	CPP	next_suggestion	CPU	6,576	[ "}" ]	[ "mem", "=", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "mem", ",", "chain_value", ")", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "mem", ",", "fnaddr", ")", ";" ]
GCC	i386	MD	program_repair	CPU	6,577	[ "<FIXS>", "<FIXE>", "<FIXS>", "}", ")", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "}", "<FIXE>" ]	[ "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float_extend", ":", "DF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float_extend", ":", "DF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
GCC	arm	CPP	stmt_completion	CPU	6,578	[ "_", "_", "b", ",", "_", "_", "c", ")", ";" ]	[ "return", "(", "uint32x2_t", ")", "_", "_", "builtin_neon_vsli_nv2si", "(", "(", "int32x2_t", ")", "_", "_", "a", ",", "(", "int32x2_t", ")" ]
GCC	arm	MD	next_suggestion	CPU	6,579	[ "<STR_LIT>", ")" ]	[ "<STR_LIT>", ")", "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]
GCC	pa	CPP	program_repair	CPU	6,580	[ "<FIXS>", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "read_only_operand", "(", "x", ",", "VOIDmode", ")", ")", "<FIXE>" ]	[ "if", "(", "GET_CODE", "(", "x", ")", "==", "HIGH", ")", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "<BUGS>", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "read_only_operand", "(", "x", ")", ")", "<BUGE>", "assemble_name", "(", "file", ",", "XSTR", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "!", "flag_pic", ")", "{" ]
LLVM	VE	CPP	stmt_completion	CPU	6,581	[ "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";" ]	[ "MIB", ".", "addReg", "(", "Upper", "?", "getVM512Upper", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ":", "getVM512Lower", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";", "switch", "(", "MI", ".", "getNumExplicitOperands", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "<STR_LIT>", "unexpected number of operands for pvfmk", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "MIB", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "MIB", ".", "addImm", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "MIB", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MIB", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "MIB", ".", "addImm", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "MIB", ".", "addReg", "(", "MI", ".", "getOperand", "(" ]
LLVM	AArch64	TD	next_suggestion	CPU	6,582	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Nyuzi	CPP	next_suggestion	GPU	6,583	[ "}" ]	[ "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands!", "<STR_LIT>", ")", ";", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	6,584	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "L", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	6,585	[ "OpNode", ">", "{" ]	[ "def", "_8H", ":", "N2VShiftAdd", "<", "<NUM_LIT>", ",", "u", ",", "opcode", ",", "asmop", ",", "<STR_LIT>", ",", "VPR128", ",", "v8i16", ",", "shr_imm16", "," ]
LLVM	ARM	TD	stmt_completion	CPU	6,586	[ "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
GCC	h8300	MD	next_suggestion	MPU	6,587	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "SI", "(", "mult", ":", "SI", "(", "subreg", ":", "SI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC	aarch64	CPP	stmt_completion	CPU	6,588	[ "_", "a", ")", ";" ]	[ "vcvth_f16_u32", "(", "uint32_t", "_", "_", "a", ")", "{", "return", "_", "_", "builtin_aarch64_floatunssihf_us", "(", "_" ]
LLVM	Mips	CPP	next_suggestion	CPU	6,589	[ "TOut", ".", "emitRX", "(", "Mips", "::", "LUi", ",", "DstReg", ",", "MCOperand", "::", "createExpr", "(", "HighestExpr", ")", ",", "IDLoc", ",", "STI", ")", ";" ]	[ "}", "TOut", ".", "emitRRX", "(", "Mips", "::", "LW", ",", "TmpReg", ",", "GPReg", ",", "MCOperand", "::", "createExpr", "(", "GotExpr", ")", ",", "IDLoc", ",", "STI", ")", ";", "if", "(", "LoExpr", ")", "TOut", ".", "emitRRX", "(", "Mips", "::", "ADDiu", ",", "TmpReg", ",", "TmpReg", ",", "MCOperand", "::", "createExpr", "(", "LoExpr", ")", ",", "IDLoc", ",", "STI", ")", ";", "if", "(", "UseSrcReg", ")", "TOut", ".", "emitRRR", "(", "Mips", "::", "ADDu", ",", "DstReg", ",", "TmpReg", ",", "SrcReg", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "if", "(", "inPicMode", "(", ")", "&&", "ABI", ".", "ArePtrs64bit", "(", ")", ")", "{", "MCValue", "Res", ";", "if", "(", "!", "SymExpr", "->", "evaluateAsRelocatable", "(", "Res", ",", "nullptr", ",", "nullptr", ")", ")", "{", "Error", "(", "IDLoc", ",", "<STR_LIT>", "expected relocatable expression", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "Res", ".", "getSymB", "(", ")", "!=", "nullptr", ")", "{", "Error", "(", "IDLoc", ",", "<STR_LIT>", "expected relocatable expression with only one symbol", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "(", "DstReg", "==", "Mips", "::", "T9", "\|\|", "DstReg", "==", "Mips", "::", "T9_64", ")", "&&", "!", "UseSrcReg", "&&", "Res", ".", "getConstant", "(", ")", "==", "<NUM_LIT>", "&&", "!", "(", "Res", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ".", "isInSection", "(", ")", "\|\|", "Res", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ".", "isTemporary", "(", ")", "\|\|", "(", "Res", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ".", "isELF", "(", ")", "&&", "cast", "<", "MCSymbolELF", ">", "(", "Res", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ")", ".", "getBinding", "(", ")", "==", "ELF", "::", "STB_LOCAL", ")", ")", ")", "{", "const", "MCExpr", "", "CallExpr", "=", "MipsMCExpr", "::", "create", "(", "MipsMCExpr", "::", "MEK_GOT_CALL", ",", "SymExpr", ",", "getContext", "(", ")", ")", ";", "TOut", ".", "emitRRX", "(", "Mips", "::", "LD", ",", "DstReg", ",", "GPReg", ",", "MCOperand", "::", "createExpr", "(", "CallExpr", ")", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "const", "MipsMCExpr", "", "GotExpr", "=", "MipsMCExpr", "::", "create", "(", "MipsMCExpr", "::", "MEK_GOT_DISP", ",", "Res", ".", "getSymA", "(", ")", ",", "getContext", "(", ")", ")", ";", "const", "MCExpr", "", "LoExpr", "=", "nullptr", ";", "if", "(", "Res", ".", "getConstant", "(", ")", "!=", "<NUM_LIT>", ")", "{", "LoExpr", "=", "MCConstantExpr", "::", "create", "(", "Res", ".", "getConstant", "(", ")", ",", "getContext", "(", ")", ")", ";", "if", "(", "Res", ".", "getConstant", "(", ")", "<", "-", "<NUM_LIT>", "\|\|", "Res", ".", "getConstant", "(", ")", ">", "<NUM_LIT>", ")", "{", "Error", "(", "IDLoc", ",", "<STR_LIT>", "macro instruction uses large offset, which is not ", "<STR_LIT>", "<STR_LIT>", "currently supported", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "unsigned", "TmpReg", "=", "DstReg", ";", "if", "(", "UseSrcReg", "&&", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", "->", "isSuperOrSubRegisterEq", "(", "DstReg", ",", "SrcReg", ")", ")", "{", "unsigned", "ATReg", "=", "getATReg", "(", "IDLoc", ")", ";", "if", "(", "!", "ATReg", ")", "return", "true", ";", "TmpReg", "=", "ATReg", ";", "}", "TOut", ".", "emitRRX", "(", "Mips", "::", "LD", ",", "TmpReg", ",", "GPReg", ",", "MCOperand", "::", "createExpr", "(", "GotExpr", ")", ",", "IDLoc", ",", "STI", ")", ";", "if", "(", "LoExpr", ")", "TOut", ".", "emitRRX", "(", "Mips", "::", "DADDiu", ",", "TmpReg", ",", "TmpReg", ",", "MCOperand", "::", "createExpr", "(", "LoExpr", ")", ",", "IDLoc", ",", "STI", ")", ";", "if", "(", "UseSrcReg", ")", "TOut", ".", "emitRRR", "(", "Mips", "::", "DADDu", ",", "DstReg", ",", "TmpReg", ",", "SrcReg", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "const", "MipsMCExpr", "", "HiExpr", "=", "MipsMCExpr", "::", "create", "(", "MipsMCExpr", "::", "MEK_HI", ",", "SymExpr", ",", "getContext", "(", ")", ")", ";", "const", "MipsMCExpr", "", "LoExpr", "=", "MipsMCExpr", "::", "create", "(", "MipsMCExpr", "::", "MEK_LO", ",", "SymExpr", ",", "getContext", "(", ")", ")", ";", "if", "(", "ABI", ".", "ArePtrs64bit", "(", ")", "&&", "isGP64bit", "(", ")", ")", "{", "const", "MipsMCExpr", "", "HighestExpr", "=", "MipsMCExpr", "::", "create", "(", "MipsMCExpr", "::", "MEK_HIGHEST", ",", "SymExpr", ",", "getContext", "(", ")", ")", ";", "const", "MipsMCExpr", "*", "HigherExpr", "=", "MipsMCExpr", "::", "create", "(", "MipsMCExpr", "::", "MEK_HIGHER", ",", "SymExpr", ",", "getContext", "(", ")", ")", ";", "bool", "RdRegIsRsReg", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", "->", "isSuperOrSubRegisterEq", "(", "DstReg", ",", "SrcReg", ")", ";", "if", "(", "canUseATReg", "(", ")", "&&", "UseSrcReg", "&&", "RdRegIsRsReg", ")", "{", "unsigned", "ATReg", "=", "getATReg", "(", "IDLoc", ")", ";", "TOut", ".", "emitRX", "(", "Mips", "::", "LUi", ",", "ATReg", ",", "MCOperand", "::", "createExpr", "(", "HighestExpr", ")", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitRRX", "(", "Mips", "::", "DADDiu", ",", "ATReg", ",", "ATReg", ",", "MCOperand", "::", "createExpr", "(", "HigherExpr", ")", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitRRI", "(", "Mips", "::", "DSLL", ",", "ATReg", ",", "ATReg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitRRX", "(", "Mips", "::", "DADDiu", ",", "ATReg", ",", "ATReg", ",", "MCOperand", "::", "createExpr", "(", "HiExpr", ")", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitRRI", "(", "Mips", "::", "DSLL", ",", "ATReg", ",", "ATReg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitRRX", "(", "Mips", "::", "DADDiu", ",", "ATReg", ",", "ATReg", ",", "MCOperand", "::", "createExpr", "(", "LoExpr", ")", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitRRR", "(", "Mips", "::", "DADDu", ",", "DstReg", ",", "ATReg", ",", "SrcReg", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "else", "if", "(", "canUseATReg", "(", ")", "&&", "!", "RdRegIsRsReg", ")", "{", "unsigned", "ATReg", "=", "getATReg", "(", "IDLoc", ")", ";", "TOut", ".", "emitRX", "(", "Mips", "::", "LUi", ",", "DstReg", ",", "MCOperand", "::", "createExpr", "(", "HighestExpr", ")", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitRX", "(", "Mips", "::", "LUi", ",", "ATReg", ",", "MCOperand", "::", "createExpr", "(", "HiExpr", ")", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitRRX", "(", "Mips", "::", "DADDiu", ",", "DstReg", ",", "DstReg", ",", "MCOperand", "::", "createExpr", "(", "HigherExpr", ")", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitRRX", "(", "Mips", "::", "DADDiu", ",", "ATReg", ",", "ATReg", ",", "MCOperand", "::", "createExpr", "(", "LoExpr", ")", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitRRI", "(", "Mips", "::", "DSLL32", ",", "DstReg", ",", "DstReg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitRRR", "(", "Mips", "::", "DADDu", ",", "DstReg", ",", "DstReg", ",", "ATReg", ",", "IDLoc", ",", "STI", ")", ";", "if", "(", "UseSrcReg", ")", "TOut", ".", "emitRRR", "(", "Mips", "::", "DADDu", ",", "DstReg", ",", "DstReg", ",", "SrcReg", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "else", "if", "(", "!", "canUseATReg", "(", ")", "&&", "!", "RdRegIsRsReg", ")", "{" ]
LLVM	Hexagon	TD	next_suggestion	DSP	6,590	[ "let", "isTerminator", "=", "<NUM_LIT>", ";" ]	[ "def", "J2_jumprtpt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_e78647bd", ",", "TypeJ", ">", ",", "Enc_88d4d9", ",", "Requires", "<", "[", "HasV60", "]", ">", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	6,591	[ "}" ]	[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "LC0", ",", "P3", ",", "SA0", ",", "USR", "]", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
GCC	vax	MD	next_suggestion	CPU	6,592	[ "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")" ]	[ "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	6,593	[ ")", ";" ]	[ "static", "MCTargetStreamer", "*", "createHexagonObjectTargetStreamer", "(", "MCStreamer", "&", "S", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "return", "new", "HexagonTargetELFStreamer", "(", "S", ",", "STI" ]
LLVM	AArch64	CPP	code_generation	CPU	6,594	[ "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ")", "override", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "LLT", "p0", "=", "LLT", "::", "pointer", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "LLT", "s64", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "if", "(", "IsTailCall", ")", "{", "Offset", "+=", "FPDiff", ";", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateFixedObject", "(", "Size", ",", "Offset", ",", "true", ")", ";", "Register", "FIReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "p0", ")", ";", "MIRBuilder", ".", "buildFrameIndex", "(", "FIReg", ",", "FI", ")", ";", "MPO", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ";", "return", "FIReg", ";", "}", "Register", "SPReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "p0", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "SPReg", ",", "Register", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "Register", "OffsetReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "s64", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "OffsetReg", ",", "Offset", ")", ";", "Register", "AddrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "p0", ")", ";", "MIRBuilder", ".", "buildGEP", "(", "AddrReg", ",", "SPReg", ",", "OffsetReg", ")", ";", "MPO", "=", "MachinePointerInfo", "::", "getStack", "(", "MF", ",", "Offset", ")", ";", "return", "AddrReg", ";", "}" ]	[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]
LLVM	VE	CPP	next_suggestion	CPU	6,595	[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getMemBase", "(", ")", ")", ")", ";" ]	[ "void", "addMEMriOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands!", "<STR_LIT>", ")", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	6,596	[ "int", "RegNo", ";" ]	[ "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "'", "x", "'", ":", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "}", "}", "if", "(", "StringRef", "(", "<STR_LIT>", "{cc}", "<STR_LIT>", ")", ".", "equals_lower", "(", "Constraint", ")", ")", "return", "std", "::", "make_pair", "(", "unsigned", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "Res", ";", "Res", "=", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "TRI", ",", "Constraint", ",", "VT", ")", ";", "if", "(", "!", "Res", ".", "second", ")", "{", "unsigned", "Size", "=", "Constraint", ".", "size", "(", ")", ";", "if", "(", "(", "Size", "==", "<NUM_LIT>", "\|\|", "Size", "==", "<NUM_LIT>", ")", "&&", "Constraint", "[", "<NUM_LIT>", "]", "==", "'", "{", "'", "&&", "tolower", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "==", "'", "v", "'", "&&", "Constraint", "[", "Size", "-", "<NUM_LIT>", "]", "==", "'", "}", "'", ")", "{" ]
GCC	i386	CPP	stmt_completion	CPU	6,597	[ ",", "_", "_", "M", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_maskz_cvtsepi64_epi32", "(", "_", "_", "mmask8", "_", "_", "M", ",", "_", "_", "m256i", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_pmovsqd256_mask", "(", "(", "_", "_", "v4di", ")", "_", "_", "A", ",", "(", "_", "_", "v4si", ")", "_", "mm_setzero_si128", "(", ")" ]
LLVM	X86	CPP	next_suggestion	CPU	6,598	[ "return", "PerformSIGN_EXTEND_INREGCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";" ]	[ "case", "ISD", "::", "SRA", ":", "case", "ISD", "::", "SRL", ":", "return", "PerformShiftCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "AND", ":", "return", "PerformAndCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "OR", ":", "return", "PerformOrCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "XOR", ":", "return", "PerformXorCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "LOAD", ":", "return", "PerformLOADCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "STORE", ":", "return", "PerformSTORECombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SINT_TO_FP", ":", "return", "PerformSINT_TO_FPCombine", "(", "N", ",", "DAG", ",", "this", ")", ";", "case", "ISD", "::", "FADD", ":", "return", "PerformFADDCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "FSUB", ":", "return", "PerformFSUBCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformFORCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformFMinFMaxCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformFANDCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformFANDNCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformBTCombine", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformVZEXT_MOVLCombine", "(", "N", ",", "DAG", ")", ";", "case", "ISD", "::", "ANY_EXTEND", ":", "case", "ISD", "::", "ZERO_EXTEND", ":", "return", "PerformZExtCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SIGN_EXTEND", ":", "return", "PerformSExtCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SIGN_EXTEND_INREG", ":" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	6,599	[ "auto", "", "TFL", "=", "static_cast", "<", "const", "SystemZFrameLowering", "", ">", "(", "Subtarget", ".", "getFrameLowering", "(", ")", ")", ";" ]	[ "SDValue", "SystemZTargetLowering", "::", "getBackchainAddress", "(", "SDValue", "SP", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

6,500

[ "while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "MachinePointerInfo", "(", ")", ")", ";" ]

[ "SDLoc", "dl", "(", "Op", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "HRI", ".", "getFrameRegister", "(", ")", ",", "VT", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

6,501

[ "<NUM_LIT>", ";" ]

[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=" ]

LLVM

Hexagon

TD

next_suggestion

DSP

6,502

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

6,503

[ "}" ]

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

GCC

mips

MD

stmt_completion

CPU

6,504

[ "<STR_LIT>", ")" ]

[ "(", "define_cpu_unit", "<STR_LIT>" ]

LLVM

ARM

TD

stmt_completion

CPU

6,505

[ "}", "=", "<NUM_LIT>", ";" ]

[ "def", "v4f32", ":", "N2V", "<", "op24_23", ",", "op21_20", ",", "<NUM_LIT>", ",", "op17_16", ",", "op11_7", ",", "<NUM_LIT>", ",", "op4", ",", "(", "outs", "QPR", ":", "$", "Vd", ")", ",", "(", "ins", "QPR", ":", "$", "Vm", ")", ",", "NoItinerary", ",", "opc", ",", "<STR_LIT>", ",", "asm", ",", "<STR_LIT>", ",", "[", "(", "set", "QPR", ":", "$", "Vd", ",", "(", "v4i32", "(", "OpNode", "(", "v4f32", "QPR", ":", "$", "Vm", ")", ")", ")", ")", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>" ]

GCC

rs6000

MD

stmt_completion

CPU

6,506

[ "]", ")" ]

[ "(", "match_operand", ":", "D64_D128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_DDEDPD", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

i386

CPP

stmt_completion

CPU

6,507

[ "||", "alg", "==", "rep_prefix_1_byte", ")", ")", "desired_align", "=", "<NUM_LIT>", ";" ]

[ "int", "desired_align", "=", "<NUM_LIT>", ";", "gcc_assert", "(", "alg", "!=", "no_stringop", ")", ";", "if", "(", "alg", "==", "libcall", ")", "return", "<NUM_LIT>", ";", "if", "(", "move_mode", "==", "VOIDmode", ")", "return", "<NUM_LIT>", ";", "desired_align", "=", "GET_MODE_SIZE", "(", "move_mode", ")", ";", "if", "(", "TARGET_CPU_P", "(", "PENTIUMPRO", ")", "&&", "(", "alg", "==", "rep_prefix_4_byte" ]

LLVM

Cpu0

CPP

stmt_completion

CPU

6,508

[ "const", "{" ]

[ "bool", "isOutArgFI", "(", "int", "FI", ")" ]

GCC

arm

CPP

stmt_completion

CPU

6,509

[ "_", "_", "b", ")", ";" ]

[ "return", "_", "_", "builtin_mve_vsubq_n_sv4si", "(", "_", "_", "a", "," ]

LLVM

X86

CPP

next_suggestion

CPU

6,510

[ "}" ]

[ "APInt", "XorC", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getAPIntValue", "(", ")", ";", "EVT", "VT", "=", "Op0", ".", "getValueType", "(", ")", ";", "SDValue", "NewXor", "=", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "SDLoc", "(", "Op1", ")", ",", "VT", ",", "Op1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "~", "XorC", ",", "SDLoc", "(", "Op1", ")", ",", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "NewXor", ",", "DAG", ".", "getConstant", "(", "C", "->", "getAPIntValue", "(", ")", "+", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ")", ")", ";" ]

GCC

arm

MD

stmt_completion

CPU

6,511

[ ")" ]

[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AArch64

TD

next_suggestion

CPU

6,512

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "immr", ";", "bits", "<", "<NUM_LIT>", ">", "imms", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "immr", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imms", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

6,513

[ "return", "false", ";" ]

[ "static", "bool", "MBBDefinesCTR", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "IE", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "IE", ";", "++", "I", ")", "if", "(", "I", "->", "definesRegister", "(", "PPC", "::", "CTR", ")", "||", "I", "->", "definesRegister", "(", "PPC", "::", "CTR8", ")", ")", "return", "true", ";" ]

LLVM

X86

CPP

code_generation

CPU

6,514

[ "bool", "X86CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "const", "{", "assert", "(", "(", "(", "Val", "&&", "!", "VRegs", ".", "empty", "(", ")", ")", "||", "(", "!", "Val", "&&", "VRegs", ".", "empty", "(", ")", ")", ")", "&&", "<STR_LIT>", "Return value without a vreg", "<STR_LIT>", ")", ";", "auto", "MIB", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "X86", "::", "RET", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "VRegs", ".", "empty", "(", ")", ")", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "DataLayout", "&", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "LLVMContext", "&", "Ctx", "=", "Val", "->", "getType", "(", ")", "->", "getContext", "(", ")", ";", "const", "X86TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "X86TargetLowering", ">", "(", ")", ";", "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "SplitEVTs", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "Val", "->", "getType", "(", ")", ",", "SplitEVTs", ")", ";", "assert", "(", "VRegs", ".", "size", "(", ")", "==", "SplitEVTs", ".", "size", "(", ")", "&&", "<STR_LIT>", "For each split Type there should be exactly one VReg.", "<STR_LIT>", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "SplitArgs", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "SplitEVTs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "ArgInfo", "CurArgInfo", "=", "ArgInfo", "{", "VRegs", "[", "i", "]", ",", "SplitEVTs", "[", "i", "]", ".", "getTypeForEVT", "(", "Ctx", ")", "}", ";", "setArgFlags", "(", "CurArgInfo", ",", "AttributeList", "::", "ReturnIndex", ",", "DL", ",", "F", ")", ";", "if", "(", "!", "splitToValueTypes", "(", "CurArgInfo", ",", "SplitArgs", ",", "DL", ",", "MRI", ",", "[", "&", "]", "(", "ArrayRef", "<", "Register", ">", "Regs", ")", "{", "MIRBuilder", ".", "buildUnmerge", "(", "Regs", ",", "VRegs", "[", "i", "]", ")", ";", "}", ")", ")", "return", "false", ";", "}", "X86OutgoingValueHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "MIB", ",", "RetCC_X86", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "SplitArgs", ",", "Handler", ")", ")", "return", "false", ";", "}", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "return", "true", ";", "}" ]

[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]

LLVM

AArch64

CPP

next_suggestion

CPU

6,515

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

[ "bool", "AArch64InstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "TargetInstrInfo", "::", "isSchedulingBoundary", "(", "MI", ",", "MBB", ",", "MF", ")", ")", "return", "true", ";", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

6,516

[ ":" ]

[ "return", "false", ";", "case", "AsmToken", "::", "Identifier", ":", "case", "AsmToken", "::", "LParen", ":", "case", "AsmToken", "::", "Plus", ":", "case", "AsmToken", "::", "Minus", ":", "case", "AsmToken", "::", "Integer", ":", "case", "AsmToken", "::", "Dot", ":", "case", "AsmToken", "::", "Dollar", ":", "case", "AsmToken", "::", "Exclaim", ":", "case", "AsmToken", "::", "Tilde", ":", "case", "AsmToken", "::", "String", ":", "if", "(", "isDarwin", "(", ")", ")", "{", "unsigned", "RegNo", ";", "int64_t", "IntVal", ";", "if", "(", "!", "MatchRegisterName", "(", "RegNo", ",", "IntVal", ")", ")", "{", "Operands", ".", "push_back", "(", "PPCOperand", "::", "CreateImm", "(", "IntVal", ",", "S", ",", "E", ",", "isPPC64", "(", ")", ")", ")", ";", "return", "false", ";", "}", "}", "if", "(", "!", "ParseExpression", "(", "EVal", ")", ")", "break", ";", "LLVM_FALLTHROUGH", ";", "default", ":", "return", "Error", "(", "S", ",", "<STR_LIT>", "unknown operand", "<STR_LIT>", ")", ";", "}", "Operands", ".", "push_back", "(", "PPCOperand", "::", "CreateFromMCExpr", "(", "EVal", ",", "S", ",", "E", ",", "isPPC64", "(", ")", ")", ")", ";", "bool", "TLSCall", "=", "false", ";", "if", "(", "const", "MCSymbolRefExpr", "*", "Ref", "=", "dyn_cast", "<", "MCSymbolRefExpr", ">", "(", "EVal", ")", ")", "TLSCall", "=", "Ref", "->", "getSymbol", "(", ")", ".", "getName", "(", ")", "==", "<STR_LIT>", "__tls_get_addr", "<STR_LIT>", ";", "if", "(", "TLSCall", "&&", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LParen", ")", ")", "{", "const", "MCExpr", "*", "TLSSym", ";", "Parser", ".", "Lex", "(", ")", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "ParseExpression", "(", "TLSSym", ")", ")", "return", "Error", "(", "S", ",", "<STR_LIT>", "invalid TLS call expression", "<STR_LIT>", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "RParen", ")", ")", "return", "Error", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "missing ')'", "<STR_LIT>", ")", ";", "E", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "PPCOperand", "::", "CreateFromMCExpr", "(", "TLSSym", ",", "S", ",", "E", ",", "isPPC64", "(", ")", ")", ")", ";", "}", "if", "(", "!", "TLSCall", "&&", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "LParen", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "int64_t", "IntVal", ";", "switch", "(", "getLexer", "(", ")", ".", "getKind", "(", ")", ")", "{", "case", "AsmToken", "::", "Percent", ":", "Parser", ".", "Lex", "(", ")", ";", "unsigned", "RegNo", ";", "if", "(", "MatchRegisterName", "(", "RegNo", ",", "IntVal", ")", ")", "return", "Error", "(", "S", ",", "<STR_LIT>", "invalid register name", "<STR_LIT>", ")", ";", "break", ";", "case", "AsmToken", "::", "Integer" ]

GCC

mmix

MD

stmt_completion

CPU

6,517

[ ")" ]

[ "{", "RTX_CODE", "code", "=", "GET_CODE", "(", "op" ]

LLVM

ARM

CPP

program_repair

CPU

6,518

[ "<FIXS>", "bool", "RequireVFPRegisterList", ";", "<FIXE>", "<FIXS>", "RequireVFPRegisterList", "=", "Name", ".", "startswith", "(", "<STR_LIT>", "fldm", "<STR_LIT>", ")", "||", "Name", ".", "startswith", "(", "<STR_LIT>", "fstm", "<STR_LIT>", ")", ";", "<FIXE>", "<FIXS>", "RequireVFPRegisterList", "&&", "(", "Name", ".", "back", "(", ")", "==", "'", "d", "'", "||", "Name", ".", "back", "(", ")", "==", "'", "x", "'", ")", ";", "AcceptSinglePrecisionOnly", "=", "RequireVFPRegisterList", "&&", "Name", ".", "back", "(", ")", "==", "'", "s", "'", ";", "<FIXE>" ]

[ "SMLoc", "NameLoc", ",", "SmallVectorImpl", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "<BUGS>", "bool", "HasPrecisionRestrictions", ";", "<BUGE>", "bool", "AcceptDoublePrecisionOnly", ";", "bool", "AcceptSinglePrecisionOnly", ";", "<BUGS>", "HasPrecisionRestrictions", "=", "Name", ".", "startswith", "(", "<STR_LIT>", "fldm", "<STR_LIT>", ")", "||", "Name", ".", "startswith", "(", "<STR_LIT>", "fstm", "<STR_LIT>", ")", ";", "<BUGE>", "AcceptDoublePrecisionOnly", "=", "<BUGS>", "HasPrecisionRestrictions", "&&", "(", "Name", ".", "back", "(", ")", "==", "'", "d", "'", "||", "Name", ".", "back", "(", ")", "==", "'", "x", "'", ")", ";", "AcceptSinglePrecisionOnly", "=", "HasPrecisionRestrictions", "&&", "Name", ".", "back", "(", ")", "==", "'", "s", "'", ";", "<BUGE>" ]

LLVM

Hexagon

TD

stmt_completion

DSP

6,519

[ "=", "<NUM_LIT>", ";" ]

[ "def", "J2_trap0", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "u8_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_fc3999b4", ",", "TypeJ", ">", ",", "Enc_a51a9a", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isSolo", "=", "<NUM_LIT>", ";", "let", "hasSideEffects" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

6,520

[ "return", "Helper", ".", "lowerPhis", "(", ")", ";" ]

[ "bool", "AMDGPUGlobalISelDivergenceLowering", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MachineDominatorTree", "&", "DT", "=", "getAnalysis", "<", "MachineDominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "MachinePostDominatorTree", "&", "PDT", "=", "getAnalysis", "<", "MachinePostDominatorTreeWrapperPass", ">", "(", ")", ".", "getPostDomTree", "(", ")", ";", "MachineUniformityInfo", "&", "MUI", "=", "getAnalysis", "<", "MachineUniformityAnalysisPass", ">", "(", ")", ".", "getUniformityInfo", "(", ")", ";", "DivergenceLoweringHelper", "Helper", "(", "&", "MF", ",", "&", "DT", ",", "&", "PDT", ",", "&", "MUI", ")", ";" ]

LLVM

XCore

CPP

stmt_completion

MPU

6,521

[ "isCommon", "(", ")", ")", "return", "BSSSectionLarge", ";" ]

[ "if", "(", "Kind", ".", "isMergeableConst16", "(", ")", ")", "return", "MergeableConst16Section", ";", "}", "Type", "*", "ObjType", "=", "GO", "->", "getValueType", "(", ")", ";", "auto", "&", "DL", "=", "GO", "->", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", "||", "!", "ObjType", "->", "isSized", "(", ")", "||", "DL", ".", "getTypeAllocSize", "(", "ObjType", ")", "<", "CodeModelLargeSize", ")", "{", "if", "(", "Kind", ".", "isReadOnly", "(", ")", ")", "return", "UseCPRel", "?", "ReadOnlySection", ":", "DataRelROSection", ";", "if", "(", "Kind", ".", "isBSS", "(", ")", "||", "Kind", ".", "isCommon", "(", ")", ")", "return", "BSSSection", ";", "if", "(", "Kind", ".", "isData", "(", ")", ")", "return", "DataSection", ";", "if", "(", "Kind", ".", "isReadOnlyWithRel", "(", ")", ")", "return", "DataRelROSection", ";", "}", "else", "{", "if", "(", "Kind", ".", "isReadOnly", "(", ")", ")", "return", "UseCPRel", "?", "ReadOnlySectionLarge", ":", "DataRelROSectionLarge", ";", "if", "(", "Kind", ".", "isBSS", "(", ")", "||", "Kind", "." ]

LLVM

AArch64

TD

stmt_completion

CPU

6,522

[ "LDCLRAB", ",", "LDCLRAH", ",", "LDCLRAW", ",", "LDCLRAX", ")", ">", ";" ]

[ "def", ":", "InstRW", "<", "[", "A64FXWrite_5Cyc_GI5", ",", "WriteAtomic", "]", ",", "(", "instrs" ]

LLVM

X86

CPP

stmt_completion

CPU

6,523

[ "f64", ")", "&&", "<STR_LIT>", "Only expecting float/double", "<STR_LIT>", ")", ";" ]

[ "assert", "(", "(", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "f32", "||", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::" ]

GCC

i386

MD

next_suggestion

CPU

6,524

[ "(", "unspec", ":", "V2SF", "[", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

bfin

CPP

program_repair

DSP

6,525

[ "<FIXS>", "*", "total", "+=", "rtx_cost", "(", "op0", ",", "MULT", ",", "<NUM_LIT>", ",", "speed", ")", ";", "<FIXE>", "<FIXS>", "*", "total", "+=", "rtx_cost", "(", "op1", ",", "MULT", ",", "<NUM_LIT>", ",", "speed", ")", ";", "<FIXE>" ]

[ "if", "(", "GET_CODE", "(", "op0", ")", "!=", "REG", "&&", "(", "GET_CODE", "(", "op0", ")", "!=", "SUBREG", "||", "GET_CODE", "(", "SUBREG_REG", "(", "op0", ")", ")", "!=", "REG", ")", ")", "<BUGS>", "*", "total", "+=", "rtx_cost", "(", "op0", ",", "MULT", ",", "speed", ")", ";", "<BUGE>", "if", "(", "GET_CODE", "(", "op1", ")", "!=", "REG", "&&", "(", "GET_CODE", "(", "op1", ")", "!=", "SUBREG", "||", "GET_CODE", "(", "SUBREG_REG", "(", "op1", ")", ")", "!=", "REG", ")", ")", "<BUGS>", "*", "total", "+=", "rtx_cost", "(", "op1", ",", "MULT", ",", "speed", ")", ";", "<BUGE>", "}", "return", "true", ";" ]

GCC

m68k

CPP

next_suggestion

MPU

6,526

[ "case", "LEU", ":" ]

[ "case", "GTU", ":", "output_asm_insn", "(", "<STR_LIT>", "dbhi %0,%l1\\n\\tjhi %l2", "<STR_LIT>", ",", "operands", ")", ";", "break", ";", "case", "LT", ":", "output_asm_insn", "(", "<STR_LIT>", "dblt %0,%l1\\n\\tjlt %l2", "<STR_LIT>", ",", "operands", ")", ";", "break", ";", "case", "LTU", ":", "output_asm_insn", "(", "<STR_LIT>", "dbcs %0,%l1\\n\\tjcs %l2", "<STR_LIT>", ",", "operands", ")", ";", "break", ";", "case", "GE", ":", "output_asm_insn", "(", "<STR_LIT>", "dbge %0,%l1\\n\\tjge %l2", "<STR_LIT>", ",", "operands", ")", ";", "break", ";", "case", "GEU", ":", "output_asm_insn", "(", "<STR_LIT>", "dbcc %0,%l1\\n\\tjcc %l2", "<STR_LIT>", ",", "operands", ")", ";", "break", ";", "case", "LE", ":", "output_asm_insn", "(", "<STR_LIT>", "dble %0,%l1\\n\\tjle %l2", "<STR_LIT>", ",", "operands", ")", ";", "break", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

6,527

[ "let", "accessSize", "=", "DoubleWordAccess", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

6,528

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Pt4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pt4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rx32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

6,529

[ "let", "MIOperandInfo", "=", "(", "ops", "GPR", ":", "$", "base", ",", "GPR", ":", "$", "offsreg", ",", "i32imm", ":", "$", "offsimm", ")", ";" ]

[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "AddrMode2AsmOperand", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

6,530

[ "return", "MBB", ".", "erase", "(", "I", ")", ";" ]

[ "unsigned", "Align", "=", "getStackAlignment", "(", ")", ";", "int64_t", "Amount", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "Amount", "=", "alignTo", "(", "Amount", ",", "Align", ")", ";", "if", "(", "!", "IsDestroy", ")", "Amount", "=", "-", "Amount", ";", "if", "(", "CalleePopAmount", "==", "<NUM_LIT>", ")", "{", "assert", "(", "Amount", ">", "-", "<NUM_LIT>", "&&", "Amount", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "call frame too large", "<STR_LIT>", ")", ";", "emitFrameOffset", "(", "MBB", ",", "I", ",", "DL", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "Amount", ",", "TII", ")", ";", "}", "}", "else", "if", "(", "CalleePopAmount", "!=", "<NUM_LIT>", ")", "{", "assert", "(", "CalleePopAmount", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "call frame too large", "<STR_LIT>", ")", ";", "emitFrameOffset", "(", "MBB", ",", "I", ",", "DL", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "-", "CalleePopAmount", ",", "TII", ")", ";", "}" ]

LLVM

X86

CPP

code_generation

CPU

6,531

[ "bool", "X86TTIImpl", "::", "isLegalNTLoad", "(", "Type", "*", "DataType", ",", "llvm", "::", "Align", "Alignment", ")", "{", "unsigned", "DataSize", "=", "DL", ".", "getTypeStoreSize", "(", "DataType", ")", ";", "if", "(", "Alignment", ">=", "DataSize", "&&", "(", "DataSize", "==", "<NUM_LIT>", "||", "DataSize", "==", "<NUM_LIT>", ")", ")", "return", "DataSize", "==", "<NUM_LIT>", "?", "ST", "->", "hasSSE1", "(", ")", ":", "ST", "->", "hasAVX2", "(", ")", ";", "return", "false", ";", "}" ]

[ "Return", "true", "if", "the", "target", "supports", "nontemporal", "load", "." ]

GCC

nds32

CPP

next_suggestion

CPU

6,532

[ "return", "false", ";" ]

[ "bool", "pbsada_insn_ra_rb_dep_reg_p", "(", "rtx", "pbsada_insn", ",", "rtx", "def_reg", ")", "{", "rtx", "unspec_rtx", "=", "SET_SRC", "(", "PATTERN", "(", "pbsada_insn", ")", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "unspec_rtx", ")", "==", "UNSPEC", ")", ";", "rtx", "pbsada_ra", "=", "XVECEXP", "(", "unspec_rtx", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "rtx", "pbsada_rb", "=", "XVECEXP", "(", "unspec_rtx", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "rtx_equal_p", "(", "def_reg", ",", "pbsada_ra", ")", "||", "rtx_equal_p", "(", "def_reg", ",", "pbsada_rb", ")", ")", "return", "true", ";" ]

GCC

powerpcspe

CPP

next_suggestion

CPU

6,533

[ "}" ]

[ "vec_uint4", "sixteen", "=", "(", "vec_uint4", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "return", "(", "(", "qword", ")", "(", "vec_sl", "(", "vec_mule", "(", "(", "vec_short8", ")", "(", "a", ")", ",", "(", "vec_short8", ")", "(", "vec_sl", "(", "(", "vec_uint4", ")", "(", "b", ")", ",", "sixteen", ")", ")", ")", ",", "sixteen", ")", ")", ")", ";" ]

LLVM

XCore

CPP

next_suggestion

MPU

6,534

[ "}" ]

[ "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FrameIndex", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FrameIndex", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FrameIndex", ")", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

6,535

[ "_", "_", "v8si", ")", "_", "_", "B", ",", "<NUM_LIT>", ",", "_", "_", "U", ")", ";" ]

[ "return", "(", "_", "_", "mmask8", ")", "_", "_", "builtin_ia32_ucmpd256_mask", "(", "(", "_", "_", "v8si", ")", "_", "_", "A", ",", "(" ]

LLVM

Hexagon

TD

next_suggestion

DSP

6,536

[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]

GCC

arm

MD

next_suggestion

CPU

6,537

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Mips

CPP

next_suggestion

CPU

6,538

[ "llvm", "::", "StringRef", "region", "=", "pInput", ".", "memArea", "(", ")", "->", "request", "(", "offset", ",", "size", ")", ";" ]

[ "uint64_t", "offset", "=", "pInput", ".", "fileOffset", "(", ")", "+", "pSD", ".", "getSection", "(", ")", ".", "offset", "(", ")", ";", "uint64_t", "size", "=", "pSD", ".", "getSection", "(", ")", ".", "size", "(", ")", ";", "Fragment", "*", "frag", "=", "IRBuilder", "::", "CreateRegion", "(", "pInput", ",", "offset", ",", "size", ")", ";", "ObjectBuilder", "::", "AppendFragment", "(", "*", "frag", ",", "pSD", ")", ";", "return", "true", ";", "}", "if", "(", "pSD", ".", "getSection", "(", ")", ".", "type", "(", ")", "==", "llvm", "::", "ELF", "::", "SHT_MIPS_OPTIONS", ")", "{", "uint32_t", "offset", "=", "pInput", ".", "fileOffset", "(", ")", "+", "pSD", ".", "getSection", "(", ")", ".", "offset", "(", ")", ";", "uint32_t", "size", "=", "pSD", ".", "getSection", "(", ")", ".", "size", "(", ")", ";" ]

LLVM

AMDGPU

CPP

program_repair

GPU

6,539

[ "<FIXS>", "let", "OtherPredicates", "=", "[", "HasAtomicFaddNoRtnInsts", "]", "in", "{", "defm", ":", "GlobalFLATAtomicPatsNoRtn", "<STR_LIT>", "GLOBAL_ATOMIC_ADD_F32", "<STR_LIT>", ",", "<STR_LIT>", "atomic_load_fadd_global", "<STR_LIT>", ",", "f32", ">", ";", "defm", ":", "GlobalFLATAtomicPatsNoRtnWithAddrSpace", "<STR_LIT>", "GLOBAL_ATOMIC_ADD_F32", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_flat_atomic_fadd", "<STR_LIT>", ",", "<STR_LIT>", "global_addrspace", "<STR_LIT>", ",", "f32", ">", ";", "defm", ":", "GlobalFLATAtomicPatsNoRtnWithAddrSpace", "<STR_LIT>", "GLOBAL_ATOMIC_ADD_F32", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_global_atomic_fadd", "<STR_LIT>", ",", "<STR_LIT>", "global_addrspace", "<STR_LIT>", ",", "f32", ">", ";", "}", "let", "OtherPredicates", "=", "[", "HasAtomicPkFaddNoRtnInsts", "]", "in", "{", "defm", ":", "GlobalFLATAtomicPatsNoRtnWithAddrSpace", "<STR_LIT>", "GLOBAL_ATOMIC_PK_ADD_F16", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_flat_atomic_fadd", "<STR_LIT>", ",", "<STR_LIT>", "global_addrspace", "<STR_LIT>", ",", "v2f16", ">", ";", "defm", ":", "GlobalFLATAtomicPatsNoRtnWithAddrSpace", "<STR_LIT>", "GLOBAL_ATOMIC_PK_ADD_F16", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_global_atomic_fadd", "<STR_LIT>", ",", "<STR_LIT>", "global_addrspace", "<STR_LIT>", ",", "v2f16", ">", ";", "}", "let", "OtherPredicates", "=", "[", "HasAtomicFaddRtnInsts", "]", "in", "{", "defm", ":", "GlobalFLATAtomicPatsRtn", "<STR_LIT>", "GLOBAL_ATOMIC_ADD_F32", "<STR_LIT>", ",", "<STR_LIT>", "atomic_load_fadd_global", "<STR_LIT>", ",", "f32", ">", ";", "defm", ":", "GlobalFLATAtomicPatsRtnWithAddrSpace", "<STR_LIT>", "GLOBAL_ATOMIC_ADD_F32", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_flat_atomic_fadd", "<STR_LIT>", ",", "<STR_LIT>", "global_addrspace", "<STR_LIT>", ",", "f32", ">", ";", "defm", ":", "GlobalFLATAtomicPatsRtnWithAddrSpace", "<STR_LIT>", "GLOBAL_ATOMIC_ADD_F32", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_global_atomic_fadd", "<STR_LIT>", ",", "<STR_LIT>", "global_addrspace", "<STR_LIT>", ",", "f32", ">", ";", "}", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "defm", ":", "GlobalFLATAtomicPatsWithAddrSpace", "<STR_LIT>", "GLOBAL_ATOMIC_ADD_F64", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_flat_atomic_fadd", "<STR_LIT>", ",", "<STR_LIT>", "global_addrspace", "<STR_LIT>", ",", "f64", ">", ";", "defm", ":", "GlobalFLATAtomicPatsWithAddrSpace", "<STR_LIT>", "GLOBAL_ATOMIC_ADD_F64", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_global_atomic_fadd", "<STR_LIT>", ",", "<STR_LIT>", "global_addrspace", "<STR_LIT>", ",", "f64", ">", ";", "defm", ":", "GlobalFLATAtomicPatsRtnWithAddrSpace", "<STR_LIT>", "GLOBAL_ATOMIC_PK_ADD_F16", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_flat_atomic_fadd", "<STR_LIT>", ",", "<STR_LIT>", "global_addrspace", "<STR_LIT>", ",", "v2f16", ">", ";", "defm", ":", "GlobalFLATAtomicPatsRtnWithAddrSpace", "<STR_LIT>", "GLOBAL_ATOMIC_PK_ADD_F16", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_global_atomic_fadd", "<STR_LIT>", ",", "<STR_LIT>", "global_addrspace", "<STR_LIT>", ",", "v2f16", ">", ";", "<FIXE>", "<FIXS>", "defm", ":", "FlatSignedAtomicPatWithAddrSpace", "<STR_LIT>", "FLAT_ATOMIC_ADD_F64", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_flat_atomic_fadd", "<STR_LIT>", ",", "<STR_LIT>", "flat_addrspace", "<STR_LIT>", ",", "f64", ">", ";", "<FIXE>", "<FIXS>", "defm", ":", "FlatSignedAtomicPatWithAddrSpace", "<STR_LIT>", "FLAT_ATOMIC_ADD_F32", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_flat_atomic_fadd", "<STR_LIT>", ",", "<STR_LIT>", "flat_addrspace", "<STR_LIT>", ",", "f32", ">", ";", "<FIXE>", "<FIXS>", "defm", ":", "FlatSignedAtomicPatWithAddrSpace", "<STR_LIT>", "FLAT_ATOMIC_PK_ADD_F16", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_flat_atomic_fadd", "<STR_LIT>", ",", "<STR_LIT>", "flat_addrspace", "<STR_LIT>", ",", "v2f16", ">", ";", "<FIXE>" ]

[ "defm", ":", "GlobalFLATAtomicIntrPats", "<STR_LIT>", "GLOBAL_ATOMIC_FMAX_X2", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_global_atomic_fmax", "<STR_LIT>", ",", "f64", ">", ";", "}", "<BUGS>", "let", "OtherPredicates", "=", "[", "HasAtomicFaddNoRtnInsts", "]", "indefm", ":", "GlobalFLATNoRtnAtomicPats", "GLOBAL_ATOMIC_ADD_F32", ",", "atomic_load_fadd_global_noret_32", ",", "f32", ">", ";", "let", "OtherPredicates", "=", "[", "HasAtomicPkFaddNoRtnInsts", "]", "indefm", ":", "GlobalFLATNoRtnAtomicPats", "GLOBAL_ATOMIC_PK_ADD_F16", ",", "atomic_load_fadd_v2f16_global_noret_32", ",", "v2f16", ">", ";", "<BUGE>", "let", "OtherPredicates", "=", "[", "isGFX90APlus", "]", "in", "{", "<BUGS>", "defm", ":", "GlobalFLATAtomicPats", "<STR_LIT>", "GLOBAL_ATOMIC_ADD_F32", "<STR_LIT>", ",", "<STR_LIT>", "atomic_load_fadd_global", "<STR_LIT>", ",", "f32", ">", ";", "defm", ":", "GlobalFLATAtomicPats", "<STR_LIT>", "GLOBAL_ATOMIC_PK_ADD_F16", "<STR_LIT>", ",", "<STR_LIT>", "atomic_load_fadd_v2f16_global", "<STR_LIT>", ",", "v2f16", ">", ";", "<BUGE>", "defm", ":", "GlobalFLATAtomicPats", "<STR_LIT>", "GLOBAL_ATOMIC_ADD_F64", "<STR_LIT>", ",", "<STR_LIT>", "atomic_load_fadd_global", "<STR_LIT>", ",", "f64", ">", ";", "defm", ":", "GlobalFLATAtomicPats", "<STR_LIT>", "GLOBAL_ATOMIC_MIN_F64", "<STR_LIT>", ",", "<STR_LIT>", "atomic_load_fmin_global", "<STR_LIT>", ",", "f64", ">", ";", "defm", ":", "GlobalFLATAtomicPats", "<STR_LIT>", "GLOBAL_ATOMIC_MAX_F64", "<STR_LIT>", ",", "<STR_LIT>", "atomic_load_fmax_global", "<STR_LIT>", ",", "f64", ">", ";", "<BUGS>", "defm", ":", "GlobalFLATAtomicIntrPats", "<STR_LIT>", "GLOBAL_ATOMIC_ADD_F32", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_global_atomic_fadd", "<STR_LIT>", ",", "f32", ">", ";", "defm", ":", "GlobalFLATAtomicIntrPats", "<STR_LIT>", "GLOBAL_ATOMIC_ADD_F64", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_global_atomic_fadd", "<STR_LIT>", ",", "f64", ">", ";", "defm", ":", "GlobalFLATAtomicIntrPats", "<STR_LIT>", "GLOBAL_ATOMIC_PK_ADD_F16", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_global_atomic_fadd", "<STR_LIT>", ",", "v2f16", ">", ";", "<BUGE>", "defm", ":", "GlobalFLATAtomicIntrPats", "<STR_LIT>", "GLOBAL_ATOMIC_MIN_F64", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_global_atomic_fmin", "<STR_LIT>", ",", "f64", ">", ";", "defm", ":", "GlobalFLATAtomicIntrPats", "<STR_LIT>", "GLOBAL_ATOMIC_MAX_F64", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_global_atomic_fmax", "<STR_LIT>", ",", "f64", ">", ";", "defm", ":", "FlatSignedAtomicPat", "<STR_LIT>", "FLAT_ATOMIC_ADD_F64", "<STR_LIT>", ",", "<STR_LIT>", "atomic_load_fadd_flat", "<STR_LIT>", ",", "f64", ">", ";", "defm", ":", "FlatSignedAtomicPat", "<STR_LIT>", "FLAT_ATOMIC_MIN_F64", "<STR_LIT>", ",", "<STR_LIT>", "atomic_load_fmin_flat", "<STR_LIT>", ",", "f64", ">", ";", "defm", ":", "FlatSignedAtomicPat", "<STR_LIT>", "FLAT_ATOMIC_MAX_F64", "<STR_LIT>", ",", "<STR_LIT>", "atomic_load_fmax_flat", "<STR_LIT>", ",", "f64", ">", ";", "<BUGS>", "defm", ":", "FlatSignedAtomicIntrPat", "<STR_LIT>", "FLAT_ATOMIC_ADD_F64", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_flat_atomic_fadd", "<STR_LIT>", ",", "f64", ">", ";", "<BUGE>", "defm", ":", "FlatSignedAtomicIntrPat", "<STR_LIT>", "FLAT_ATOMIC_MIN_F64", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_flat_atomic_fmin", "<STR_LIT>", ",", "f64", ">", ";", "defm", ":", "FlatSignedAtomicIntrPat", "<STR_LIT>", "FLAT_ATOMIC_MAX_F64", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_flat_atomic_fmax", "<STR_LIT>", ",", "f64", ">", ";", "}", "let", "OtherPredicates", "=", "[", "HasFlatAtomicFaddF32Inst", "]", "in", "{", "defm", ":", "FlatSignedAtomicPat", "<STR_LIT>", "FLAT_ATOMIC_ADD_F32", "<STR_LIT>", ",", "<STR_LIT>", "atomic_load_fadd_flat", "<STR_LIT>", ",", "f32", ">", ";", "<BUGS>", "defm", ":", "FlatSignedAtomicIntrPat", "<STR_LIT>", "FLAT_ATOMIC_ADD_F32", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_flat_atomic_fadd", "<STR_LIT>", ",", "f32", ">", ";", "<BUGE>", "}", "let", "OtherPredicates", "=", "[", "isGFX940Plus", "]", "in", "{", "<BUGS>", "defm", ":", "FlatSignedAtomicPat", "<STR_LIT>", "FLAT_ATOMIC_PK_ADD_F16", "<STR_LIT>", ",", "<STR_LIT>", "atomic_load_fadd_v2f16_flat", "<STR_LIT>", ",", "v2f16", ">", ";", "defm", ":", "FlatSignedAtomicIntrPat", "<STR_LIT>", "FLAT_ATOMIC_PK_ADD_F16", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_flat_atomic_fadd", "<STR_LIT>", ",", "v2f16", ">", ";", "<BUGE>", "defm", ":", "FlatSignedAtomicIntrPat", "<STR_LIT>", "FLAT_ATOMIC_PK_ADD_BF16", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_flat_atomic_fadd_v2bf16", "<STR_LIT>", ",", "v2i16", ">", ";", "defm", ":", "GlobalFLATAtomicIntrPats", "<STR_LIT>", "GLOBAL_ATOMIC_PK_ADD_BF16", "<STR_LIT>", ",", "<STR_LIT>", "int_amdgcn_global_atomic_fadd_v2bf16", "<STR_LIT>", ",", "v2i16", ">", ";", "}" ]

GCC

v850

CPP

stmt_completion

MPU

6,540

[ "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "constraint_satisfied_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "CONSTRAINT_K", ")", ")", ")", "&&", "GET_MODE_SIZE", "(", "mode", ")", "<=", "GET_MODE_SIZE", "(", "word_mode", ")", ")", "return", "true", ";" ]

[ "if", "(", "v850_rtx_ok_for_base_p", "(", "x", ",", "strict_p", ")", ")", "return", "true", ";", "if", "(", "CONSTANT_ADDRESS_P", "(", "x", ")", "&&", "(", "mode", "==", "QImode", "||", "INTVAL", "(", "x", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", "&&", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "<NUM_LIT>", "||", "INTVAL", "(", "x", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ")", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "LO_SUM", "&&", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "v850_reg_ok_for_base_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "strict_p", ")", "&&", "CONSTANT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "(", "!", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "||", "(", "(", "mode", "==", "QImode", "||", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "%" ]

LLVM

X86

CPP

stmt_completion

CPU

6,541

[ ",", "true", ",", "false", ")", ";" ]

[ "SDValue", "X86TargetLowering", "::", "LowerFP_TO_SINT", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "assert", "(", "!", "Op", ".", "getSimpleValueType", "(", ")", ".", "isVector", "(", ")", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "Vals", "=", "FP_TO_INTHelper", "(", "Op", ",", "DAG" ]

LLVM

LC3b

CPP

next_suggestion

CPU

6,542

[ "GPRel32Directive", "=", "<STR_LIT>", "\\t.gpword\\t", "<STR_LIT>", ";" ]

[ "LC3bMCAsmInfo", "::", "LC3bMCAsmInfo", "(", "StringRef", "TT", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "AlignmentIsInBytes", "=", "false", ";", "Data16bitsDirective", "=", "<STR_LIT>", "\\t.2byte\\t", "<STR_LIT>", ";", "Data32bitsDirective", "=", "<STR_LIT>", "\\t.4byte\\t", "<STR_LIT>", ";", "Data64bitsDirective", "=", "<STR_LIT>", "\\t.8byte\\t", "<STR_LIT>", ";", "PrivateGlobalPrefix", "=", "<STR_LIT>", "$", "<STR_LIT>", ";", "CommentString", "=", "<STR_LIT>", "#", "<STR_LIT>", ";", "ZeroDirective", "=", "<STR_LIT>", "\\t.space\\t", "<STR_LIT>", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

6,543

[ "if", "(", "isFLAT", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";" ]

[ "assert", "(", "(", "MIa", ".", "mayLoad", "(", ")", "||", "MIa", ".", "mayStore", "(", ")", ")", "&&", "<STR_LIT>", "MIa must load from or modify a memory location", "<STR_LIT>", ")", ";", "assert", "(", "(", "MIb", ".", "mayLoad", "(", ")", "||", "MIb", ".", "mayStore", "(", ")", ")", "&&", "<STR_LIT>", "MIb must load from or modify a memory location", "<STR_LIT>", ")", ";", "if", "(", "MIa", ".", "hasUnmodeledSideEffects", "(", ")", "||", "MIb", ".", "hasUnmodeledSideEffects", "(", ")", ")", "return", "false", ";", "if", "(", "MIa", ".", "hasOrderedMemoryRef", "(", ")", "||", "MIb", ".", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "isDS", "(", "MIa", ")", ")", "{", "if", "(", "isDS", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "MIb", ")", ";", "}", "if", "(", "isMUBUF", "(", "MIa", ")", "||", "isMTBUF", "(", "MIa", ")", ")", "{", "if", "(", "isMUBUF", "(", "MIb", ")", "||", "isMTBUF", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "MIb", ")", "&&", "!", "isSMRD", "(", "MIb", ")", ";", "}", "if", "(", "isSMRD", "(", "MIa", ")", ")", "{", "if", "(", "isSMRD", "(", "MIb", ")", ")", "return", "checkInstOffsetsDoNotOverlap", "(", "MIa", ",", "MIb", ")", ";", "return", "!", "isFLAT", "(", "MIb", ")", "&&", "!", "isMUBUF", "(", "MIa", ")", "&&", "!", "isMTBUF", "(", "MIa", ")", ";", "}", "if", "(", "isFLAT", "(", "MIa", ")", ")", "{" ]

LLVM

Hexagon

TD

stmt_completion

DSP

6,544

[ "<NUM_LIT>", ";" ]

[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=" ]

GCC

i386

CPP

next_suggestion

CPU

6,545

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_lzcnt_epi64", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128i", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_vplzcntq_128_mask", "(", "(", "_", "_", "v2di", ")", "_", "_", "A", ",", "(", "_", "_", "v2di", ")", "_", "mm_avx512_setzero_si128", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

GCC

rs6000

CPP

stmt_completion

CPU

6,546

[ "_", "_", "even_n0", ")", ";" ]

[ "const", "_", "_", "v4sf", "_", "_", "even_n0", "=", "{", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "_", "_", "v4sf", "_", "_", "even_neg_Y", "=", "vec_xor", "(", "_", "_", "Y", "," ]

LLVM

CSKY

CPP

code_generation

CPU

6,547

[ "const", "CSKYSubtarget", "*", "CSKYTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "target-cpu", "<STR_LIT>", ")", ";", "Attribute", "TuneAttr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "tune-cpu", "<STR_LIT>", ")", ";", "Attribute", "FSAttr", "=", "F", ".", "getFnAttribute", "(", "<STR_LIT>", "target-features", "<STR_LIT>", ")", ";", "std", "::", "string", "CPU", "=", "CPUAttr", ".", "isValid", "(", ")", "?", "CPUAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetCPU", ";", "std", "::", "string", "TuneCPU", "=", "TuneAttr", ".", "isValid", "(", ")", "?", "TuneAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "CPU", ";", "std", "::", "string", "FS", "=", "FSAttr", ".", "isValid", "(", ")", "?", "FSAttr", ".", "getValueAsString", "(", ")", ".", "str", "(", ")", ":", "TargetFS", ";", "std", "::", "string", "Key", "=", "CPU", "+", "TuneCPU", "+", "FS", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "Key", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "(", "F", ")", ";", "I", "=", "std", "::", "make_unique", "<", "CSKYSubtarget", ">", "(", "TargetTriple", ",", "CPU", ",", "TuneCPU", ",", "FS", ",", "*", "this", ")", ";", "if", "(", "I", "->", "useHardFloat", "(", ")", "&&", "!", "I", "->", "hasAnyFloatExt", "(", ")", ")", "errs", "(", ")", "<<", "<STR_LIT>", "Hard-float can't be used with current CPU,", "<STR_LIT>", "<STR_LIT>", " set to Soft-float\\n", "<STR_LIT>", ";", "}", "return", "I", ".", "get", "(", ")", ";", "}" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

GCC

visium

MD

next_suggestion

Virtual ISA

6,548

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

i386

CPP

stmt_completion

CPU

6,549

[ "_", "_", "v4si", ")", "_", "_", "A", ",", "_", "_", "M", ")", ";" ]

[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_cvtsepi32_storeu_epi16", "(", "void", "*", "_", "_", "P", ",", "_", "_", "mmask8", "_", "_", "M", ",", "_", "_", "m128i", "_", "_", "A", ")", "{", "_", "_", "builtin_ia32_pmovsdw128mem_mask", "(", "(", "_", "_", "v8hi", "*", ")", "_", "_", "P", ",", "(" ]

GCC

i386

CPP

stmt_completion

CPU

6,550

[ "artificial__", ")", ")", "_", "mm512_or_epi32", "(", "_", "_", "m512i", "_", "_", "A", ",", "_", "_", "m512i", "_", "_", "B", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_" ]

LLVM

SNES

CPP

code_generation

DSP

6,551

[ "bool", "SNESFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "CSI", ".", "empty", "(", ")", ")", "{", "return", "false", ";", "}", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";", "const", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "SNESSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "SNESSubtarget", ">", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "STI", ".", "getInstrInfo", "(", ")", ";", "for", "(", "const", "CalleeSavedInfo", "&", "CCSI", ":", "CSI", ")", "{", "unsigned", "Reg", "=", "CCSI", ".", "getReg", "(", ")", ";", "assert", "(", "TRI", "->", "getRegSizeInBits", "(", "*", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid register size", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "Reg", ")", ";", "}", "return", "true", ";", "}" ]

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series", "of", "load", "instructions", "via", "loadRegToStackSlot", "(", ")", "." ]

GCC

rs6000

MD

stmt_completion

CPU

6,552

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>" ]

LLVM

X86

CPP

next_suggestion

CPU

6,553

[ "if", "(", "Swap", ")", "std", "::", "swap", "(", "Op0", ",", "Op1", ")", ";" ]

[ "if", "(", "VTOp0", "==", "MVT", "::", "v2i32", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "(", "Subtarget", ".", "hasAVX512", "(", ")", "||", "(", "VT", "==", "VTOp0", ")", ")", "&&", "<STR_LIT>", "Value types for source and destination must be the same!", "<STR_LIT>", ")", ";", "if", "(", "VT", ".", "is256BitVector", "(", ")", "&&", "!", "Subtarget", ".", "hasInt256", "(", ")", ")", "return", "Lower256IntVSETCC", "(", "Op", ",", "DAG", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i1", ")", "{", "assert", "(", "(", "VTOp0", ".", "getScalarSizeInBits", "(", ")", ">=", "<NUM_LIT>", "||", "Subtarget", ".", "hasBWI", "(", ")", ")", "&&", "<STR_LIT>", "Unexpected operand type", "<STR_LIT>", ")", ";", "return", "LowerIntVSETCC_AVX512", "(", "Op", ",", "DAG", ")", ";", "}", "if", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "Subtarget", ".", "hasXOP", "(", ")", ")", "{", "unsigned", "CmpMode", "=", "<NUM_LIT>", ";", "switch", "(", "Cond", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected SETCC condition", "<STR_LIT>", ")", ";", "case", "ISD", "::", "SETULT", ":", "case", "ISD", "::", "SETLT", ":", "CmpMode", "=", "<NUM_LIT>", ";", "break", ";", "case", "ISD", "::", "SETULE", ":", "case", "ISD", "::", "SETLE", ":", "CmpMode", "=", "<NUM_LIT>", ";", "break", ";", "case", "ISD", "::", "SETUGT", ":", "case", "ISD", "::", "SETGT", ":", "CmpMode", "=", "<NUM_LIT>", ";", "break", ";", "case", "ISD", "::", "SETUGE", ":", "case", "ISD", "::", "SETGE", ":", "CmpMode", "=", "<NUM_LIT>", ";", "break", ";", "case", "ISD", "::", "SETEQ", ":", "CmpMode", "=", "<NUM_LIT>", ";", "break", ";", "case", "ISD", "::", "SETNE", ":", "CmpMode", "=", "<NUM_LIT>", ";", "break", ";", "}", "unsigned", "Opc", "=", "ISD", "::", "isUnsignedIntSetCC", "(", "Cond", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "Op0", ",", "Op1", ",", "DAG", ".", "getConstant", "(", "CmpMode", ",", "dl", ",", "MVT", "::", "i8", ")", ")", ";", "}", "if", "(", "Cond", "==", "ISD", "::", "SETNE", "&&", "ISD", "::", "isBuildVectorAllZeros", "(", "Op1", ".", "getNode", "(", ")", ")", ")", "{", "SDValue", "BC0", "=", "peekThroughBitcasts", "(", "Op0", ")", ";", "if", "(", "BC0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "AND", ")", "{", "APInt", "UndefElts", ";", "SmallVector", "<", "APInt", ",", "<NUM_LIT>", ">", "EltBits", ";", "if", "(", "getTargetConstantBitsFromNode", "(", "BC0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ".", "getScalarSizeInBits", "(", ")", ",", "UndefElts", ",", "EltBits", ",", "false", ",", "false", ")", ")", "{", "if", "(", "llvm", "::", "all_of", "(", "EltBits", ",", "[", "]", "(", "APInt", "&", "V", ")", "{", "return", "V", ".", "isPowerOf2", "(", ")", ";", "}", ")", ")", "{", "Cond", "=", "ISD", "::", "SETEQ", ";", "Op1", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "BC0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "}", "}", "}", "APInt", "ConstValue", ";", "if", "(", "Cond", "==", "ISD", "::", "SETNE", "&&", "ISD", "::", "isConstantSplatVector", "(", "Op1", ".", "getNode", "(", ")", ",", "ConstValue", ")", ")", "{", "if", "(", "ConstValue", ".", "isMinSignedValue", "(", ")", ")", "Cond", "=", "ISD", "::", "SETGT", ";", "else", "if", "(", "ConstValue", ".", "isMaxSignedValue", "(", ")", ")", "Cond", "=", "ISD", "::", "SETLT", ";", "}", "bool", "FlipSigns", "=", "ISD", "::", "isUnsignedIntSetCC", "(", "Cond", ")", "&&", "!", "(", "DAG", ".", "SignBitIsZero", "(", "Op0", ")", "&&", "DAG", ".", "SignBitIsZero", "(", "Op1", ")", ")", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "if", "(", "ISD", "::", "isUnsignedIntSetCC", "(", "Cond", ")", "&&", "(", "FlipSigns", "||", "ISD", "::", "isTrueWhenEqual", "(", "Cond", ")", ")", "&&", "TLI", ".", "isOperationLegal", "(", "ISD", "::", "UMIN", ",", "VT", ")", ")", "{", "if", "(", "Cond", "==", "ISD", "::", "SETUGT", "&&", "ISD", "::", "matchUnaryPredicate", "(", "Op1", ",", "[", "]", "(", "ConstantSDNode", "*", "C", ")", "{", "return", "!", "C", "->", "getAPIntValue", "(", ")", ".", "isMaxValue", "(", ")", ";", "}", ")", ")", "{", "Op1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "VT", ",", "Op1", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";", "Cond", "=", "ISD", "::", "SETUGE", ";", "}", "if", "(", "Cond", "==", "ISD", "::", "SETULT", "&&", "ISD", "::", "matchUnaryPredicate", "(", "Op1", ",", "[", "]", "(", "ConstantSDNode", "*", "C", ")", "{", "return", "!", "C", "->", "getAPIntValue", "(", ")", ".", "isNullValue", "(", ")", ";", "}", ")", ")", "{", "Op1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "dl", ",", "VT", ",", "Op1", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ")", ";", "Cond", "=", "ISD", "::", "SETULE", ";", "}", "bool", "Invert", "=", "false", ";", "unsigned", "Opc", ";", "switch", "(", "Cond", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected condition code", "<STR_LIT>", ")", ";", "case", "ISD", "::", "SETUGT", ":", "Invert", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "ISD", "::", "SETULE", ":", "Opc", "=", "ISD", "::", "UMIN", ";", "break", ";", "case", "ISD", "::", "SETULT", ":", "Invert", "=", "true", ";", "LLVM_FALLTHROUGH", ";", "case", "ISD", "::", "SETUGE", ":", "Opc", "=", "ISD", "::", "UMAX", ";", "break", ";", "}", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "VT", ",", "Op0", ",", "Op1", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Op0", ",", "Result", ")", ";", "if", "(", "Invert", ")", "Result", "=", "DAG", ".", "getNOT", "(", "dl", ",", "Result", ",", "VT", ")", ";", "return", "Result", ";", "}", "if", "(", "SDValue", "V", "=", "LowerVSETCCWithSUBUS", "(", "Op0", ",", "Op1", ",", "VT", ",", "Cond", ",", "dl", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "unsigned", "Opc", "=", "(", "Cond", "==", "ISD", "::", "SETEQ", "||", "Cond", "==", "ISD", "::", "SETNE", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "bool", "Swap", "=", "Cond", "==", "ISD", "::", "SETLT", "||", "Cond", "==", "ISD", "::", "SETULT", "||", "Cond", "==", "ISD", "::", "SETGE", "||", "Cond", "==", "ISD", "::", "SETUGE", ";", "bool", "Invert", "=", "Cond", "==", "ISD", "::", "SETNE", "||", "(", "Cond", "!=", "ISD", "::", "SETEQ", "&&", "ISD", "::", "isTrueWhenEqual", "(", "Cond", ")", ")", ";" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

6,554

[ "return", "false", ";" ]

[ "Register", "Rs", "=", "MI", ".", "getOperand", "(", "IsSub", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "ExtValue", "V", "=", "MI", ".", "getOperand", "(", "IsSub", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "assert", "(", "EV", "==", "V", "&&", "Rs", "==", "Ex", ".", "Rs", "&&", "IsSub", "==", "Ex", ".", "Neg", "&&", "<STR_LIT>", "Initializer mismatch", "<STR_LIT>", ")", ";", "unsigned", "NewOpc", "=", "ExtOpc", "==", "Hexagon", "::", "M2_naccii", "?", "Hexagon", "::", "A2_sub", ":", "Hexagon", "::", "A2_add", ";", "BuildMI", "(", "MBB", ",", "At", ",", "dl", ",", "HII", "->", "get", "(", "NewOpc", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MachineOperand", "(", "ExtR", ")", ")", ";", "MBB", ".", "erase", "(", "MI", ")", ";", "return", "true", ";", "}", "if", "(", "MI", ".", "mayLoad", "(", ")", "||", "MI", ".", "mayStore", "(", ")", ")", "{", "unsigned", "IdxOpc", "=", "getRegOffOpcode", "(", "ExtOpc", ")", ";", "assert", "(", "IdxOpc", "&&", "<STR_LIT>", "Expecting indexed opcode", "<STR_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "At", ",", "dl", ",", "HII", "->", "get", "(", "IdxOpc", ")", ")", ";", "if", "(", "MI", ".", "mayLoad", "(", ")", ")", "MIB", ".", "add", "(", "getLoadResultOp", "(", "MI", ")", ")", ";", "if", "(", "HII", "->", "isPredicated", "(", "MI", ")", ")", "MIB", ".", "add", "(", "getPredicateOp", "(", "MI", ")", ")", ";", "MIB", ".", "add", "(", "MachineOperand", "(", "ExtR", ")", ")", ";", "MIB", ".", "addImm", "(", "Diff", ")", ";", "if", "(", "MI", ".", "mayStore", "(", ")", ")", "MIB", ".", "add", "(", "getStoredValueOp", "(", "MI", ")", ")", ";", "MIB", ".", "cloneMemRefs", "(", "MI", ")", ";", "MBB", ".", "erase", "(", "MI", ")", ";", "return", "true", ";", "}", "dbgs", "(", ")", "<<", "'", "\\n", "'", "<<", "PrintInit", "(", "ExtI", ",", "*", "HRI", ")", "<<", "<STR_LIT>", " ", "<STR_LIT>", "<<", "MI", ";", "llvm_unreachable", "(", "<STR_LIT>", "Unhandled expr replacement", "<STR_LIT>", ")", ";" ]

LLVM

GBZ80

CPP

stmt_completion

MPU

6,555

[ ";" ]

[ "MachineInstr", "*", "New", "=", "nullptr", ";", "bool", "isPostOpc", ";", "unsigned", "opcode", "=", "getOpcodeforLDST", "(", "isStore", ",", "isPostInc", ",", "isPostDec", ",", "InPtrReg", ",", "PostPtrDead", ",", "isPostOpc", ")", ";", "unsigned", "OpValueReg", "=", "(", "InPtrReg", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "!", "isPostOpc", ")", "?", "ValueReg", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "isStore", "&&", "OpValueReg", "!=", "ValueReg", ")", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "OpValueReg", ")", ".", "addReg", "(", "ValueReg", ")", ";", "auto", "Builder", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "opcode", ")", ")", ";", "if", "(", "isPostOpc", "&&", "!", "isStore", ")", "Builder", ".", "addReg", "(", "OpValueReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "PostPtrReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "PostPtrDead", ")", ")", ";", "else", "{", "if", "(", "isPostOpc", ")", "Builder", ".", "addReg", "(", "PostPtrReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "PostPtrDead", ")", ")", ";", "Builder", ".", "addReg", "(", "OpValueReg", ",", "getDefRegState", "(", "!", "isStore", ")", ")", ";", "}", "Builder", ".", "addReg", "(", "InPtrReg", ",", "getKillRegState", "(", "InPtrKill", "&&", "!", "(", "isPost", "&&", "!", "isPostOpc", "&&", "!", "PostPtrDead", ")", ")", ")", ";", "Builder", ".", "cloneMemRefs", "(", "MI", ")", ";", "New", "=", "Builder", ";", "if", "(", "!", "isStore", "&&", "OpValueReg", "!=", "ValueReg", ")", "{", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "ValueReg", ")", ".", "addReg", "(", "OpValueReg", ",", "getKillRegState", "(", "true", ")", ")", ";", "}", "if", "(", "isPost", "&&", "!", "isPostOpc", "&&", "!", "PostPtrDead", ")", "{", "opcode", "=", "isPostInc", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "Builder", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ",", "DebugLoc", "(", ")", ",", "TII", "->", "get", "(", "opcode", ")", ")", ".", "addReg", "(", "PostPtrReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "InPtrReg", ",", "getKillRegState", "(", "InPtrKill", ")", ")", ";", "New", "=", "Builder", ";", "}", "return", "New" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

6,556

[ "}" ]

[ "addPass", "(", "createPPCExpandISELPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createPPCEarlyReturnPass", "(", ")", ")", ";", "addPass", "(", "createPPCBranchSelectionPass", "(", ")", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

6,557

[ "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_psubq128_mask", "(", "(", "_", "_", "v2di", ")", "_", "_", "A", ",", "(", "_", "_", "v2di", ")", "_", "_", "B", ",", "(", "_", "_", "v2di", ")", "_", "_", "W", ",", "(", "_" ]

LLVM

Hexagon

TD

stmt_completion

DSP

6,558

[ "<STR_LIT>", ";" ]

[ "def", "A2_tfr", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_57890846", ",", "TypeALU32_2op", ">", ",", "Enc_5e2823", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=" ]

GCC

nds32

CPP

next_suggestion

CPU

6,559

[ "if", "(", "!", "maybe_expand_insn", "(", "icode", ",", "<NUM_LIT>", ",", "ops", ")", ")", "error", "(", "<STR_LIT>", "invalid argument to built-in function", "<STR_LIT>", ")", ";" ]

[ "create_input_operand", "(", "&", "ops", "[", "<NUM_LIT>", "]", ",", "value0", ",", "TYPE_MODE", "(", "TREE_TYPE", "(", "arg0", ")", ")", ")", ";", "create_input_operand", "(", "&", "ops", "[", "<NUM_LIT>", "]", ",", "value1", ",", "TYPE_MODE", "(", "TREE_TYPE", "(", "arg1", ")", ")", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

6,560

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

LLVM

CSKY

CPP

stmt_completion

CPU

6,561

[ ",", "ScratchReg", ")", ".", "addReg", "(", "ScratchReg", ",", "RegState", "::", "Kill", ")", ".", "addReg", "(", "FrameReg", ")", ";" ]

[ "Register", "NewReg", "=", "STI", ".", "hasE2", "(", ")", "?", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ":", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "auto", "*", "Temp", "=", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "NewReg", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "getInstr", "(", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "STI", ".", "hasE2", "(", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "NewReg", ",", "getKillRegState", "(", "true", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI", "=", "Temp", ";", "MBB", ".", "erase", "(", "II", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "Register", "NewReg", ";", "if", "(", "STI", ".", "hasE2", "(", ")", ")", "{", "NewReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "NewReg", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "NewReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "NewReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "NewReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "NewReg", ",", "getKillRegState", "(", "true", ")", ")", ".", "addReg", "(", "NewReg", ",", "getKillRegState", "(", "true", ")", ")", ".", "addReg", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "NewReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "MI", "=", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "NewReg", ",", "getKillRegState", "(", "true", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "getInstr", "(", ")", ";", "MBB", ".", "erase", "(", "II", ")", ";", "break", ";", "}", "}", "int", "FrameIndex", "=", "MI", "->", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "Register", "FrameReg", ";", "int", "Offset", "=", "getFrameLowering", "(", "MF", ")", "->", "getFrameIndexReference", "(", "MF", ",", "FrameIndex", ",", "FrameReg", ")", ".", "getFixed", "(", ")", "+", "MI", "->", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "Frame offsets outside of the signed 32-bit range not supported", "<STR_LIT>", ")", ";", "bool", "FrameRegIsKill", "=", "false", ";", "MachineBasicBlock", "::", "iterator", "NewII", "(", "MI", ")", ";", "if", "(", "!", "IsLegalOffset", "(", "TII", ",", "MI", ",", "Offset", ")", ")", "{", "assert", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", "&&", "<STR_LIT>", "Int32 expected", "<STR_LIT>", ")", ";", "assert", "(", "Offset", ">=", "<NUM_LIT>", ")", ";", "Register", "ScratchReg", "=", "TII", "->", "movImm", "(", "MBB", ",", "NewII", ",", "DL", ",", "Offset", ")", ";", "BuildMI", "(", "MBB", ",", "NewII", ",", "DL", ",", "TII", "->", "get", "(", "STI", ".", "hasE2", "(", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")" ]

LLVM

TPC

TD

stmt_completion

Virtual ISA

6,562

[ ">", "pred", ";" ]

[ "class", "VpuInst_CALC_FP_SPECIAL", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asmstr", ",", "Operand", "Pred", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "VectorInstShort", "<", "opc", ",", "asmstr", ">", "{", "let", "OutOperandList", "=", "(", "outs", "VRF", ":", "$", "dest", ")", ";", "let", "InOperandList", "=", "(", "ins", "VRF", ":", "$", "op1", ",", "VRF", ":", "$", "op2", ",", "DataType", ":", "$", "optype", ",", "SwitchSet", ":", "$", "funcId", ",", "VRF", ":", "$", "income", ",", "Pred", ":", "$", "pred", ")", ";", "let", "Pattern", "=", "pattern", ";", "let", "Itinerary", "=", "IIC_VectorOp", ";", "let", "isNotUsedInDisasm", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>" ]

LLVM

AArch64

CPP

stmt_completion

CPU

6,563

[ ";" ]

[ "case", "MVT", "::", "i32", ":", "assert", "(", "DestVT", "==", "MVT", "::", "i64", "&&", "<STR_LIT>", "IntExt i32 to i32?!?", "<STR_LIT>", ")", ";", "Opc", "=", "isZExt", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "Imm", "=", "<NUM_LIT>", ";", "break", ";", "}", "if", "(", "DestVT", "==", "MVT", "::", "i8", "||", "DestVT", "==", "MVT", "::", "i16", ")", "DestVT", "=", "MVT", "::", "i32", ";", "else", "if", "(", "DestVT", "==", "MVT", "::", "i64", ")", "{", "unsigned", "Src64", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "Src64", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "SrcReg", "=", "Src64" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

6,564

[ "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "*", "T", ",", "createMCSubtargetInfo", ")", ";" ]

[ "void", "LLVMInitializeWebAssemblyTargetMC", "(", ")", "{", "for", "(", "Target", "*", "T", ":", "{", "&", "getTheWebAssemblyTarget32", "(", ")", ",", "&", "getTheWebAssemblyTarget64", "(", ")", "}", ")", "{", "RegisterMCAsmInfoFn", "X", "(", "*", "T", ",", "createMCAsmInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "createMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*", "T", ",", "createMCRegisterInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "createMCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "*", "T", ",", "createCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "*", "T", ",", "createAsmBackend", ")", ";" ]

LLVM

Videocore

CPP

next_suggestion

DSP

6,565

[ "OutOps", ".", "push_back", "(", "Op1", ")", ";" ]

[ "bool", "VideocoreDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ";", "switch", "(", "ConstraintCode", ")", "{", "default", ":", "return", "true", ";", "case", "'", "m", "'", ":", "if", "(", "!", "SelectADDRrr", "(", "Op", ",", "Op0", ",", "Op1", ")", ")", "SelectADDRri", "(", "Op", ",", "Op0", ",", "Op1", ")", ";", "break", ";", "}", "OutOps", ".", "push_back", "(", "Op0", ")", ";" ]

GCC

mips

MD

next_suggestion

CPU

6,566

[ "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]", ")" ]

[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")" ]

GCC

mips

MD

stmt_completion

CPU

6,567

[ "DI", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_mode_attr", "size", "[", "(", "QI", "<STR_LIT>", ")", "(", "HI", "<STR_LIT>", ")", "(", "SI", "<STR_LIT>", ")", "(", "DI", "<STR_LIT>", ")", "]", ")", "(", "define_mode_attr", "SIZE", "[", "(", "QI", "<STR_LIT>", ")", "(", "HI", "<STR_LIT>", ")", "(", "SI", "<STR_LIT>", ")", "(" ]

GCC

i386

MD

stmt_completion

CPU

6,568

[ "<STR_LIT>", ")" ]

[ "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>" ]

GCC

m68k

MD

stmt_completion

MPU

6,569

[ ")", ")", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "DF", "(", "float", ":", "DF", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]

LLVM

R600

CPP

stmt_completion

GPU

6,570

[ "->", "getZExtValue", "(", ")", ")", ";" ]

[ "unsigned", "DWordOffset0", "=", "C1", "->", "getZExtValue", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "DWordOffset1", "=", "DWordOffset0", "+", "<NUM_LIT>", ";", "if", "(", "isDSOffsetLegal", "(", "N0", ",", "DWordOffset1", ",", "<NUM_LIT>", ")", ")", "{", "Base", "=", "N0", ";", "Offset0", "=", "CurDAG", "->", "getTargetConstant", "(", "DWordOffset0", ",", "MVT", "::", "i8", ")", ";", "Offset1", "=", "CurDAG", "->", "getTargetConstant", "(", "DWordOffset1", ",", "MVT", "::", "i8", ")", ";", "return", "true", ";", "}", "}", "if", "(", "const", "ConstantSDNode", "*", "CAddr", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Addr", ")", ")", "{", "unsigned", "DWordOffset0", "=", "CAddr", "->", "getZExtValue", "(", ")", "/", "<NUM_LIT>", ";", "unsigned", "DWordOffset1", "=", "DWordOffset0", "+", "<NUM_LIT>", ";", "assert", "(", "<NUM_LIT>", "*", "DWordOffset0", "==", "CAddr" ]

GCC

aarch64

MD

next_suggestion

CPU

6,571

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

ARM

CPP

program_repair

CPU

6,572

[ "<FIXS>", "Op0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "TmpOp1", ",", "TmpOp0", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "CmpVT", ",", "TmpOp0", ",", "TmpOp1", ")", ";", "<FIXE>" ]

[ "TmpOp0", "=", "Op0", ";", "TmpOp1", "=", "Op1", ";", "Opc", "=", "ISD", "::", "OR", ";", "<BUGS>", "Op0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "TmpOp1", ",", "TmpOp0", ")", ";", "Op1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "TmpOp0", ",", "TmpOp1", ")", ";", "<BUGE>", "break", ";", "}", "}", "else", "{" ]

LLVM

AArch64

TD

next_suggestion

CPU

6,573

[ "}", "]", ";" ]

[ "let", "ParserMatchClass", "=", "SVELogicalImmOperand", "<", "<NUM_LIT>", ">", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MCOperandPredicate", "=", "[", "{", "if", "(", "!", "MCOp", ".", "isImm", "(", ")", ")", "return", "false", ";", "int64_t", "Val", "=", "AArch64_AM", ":", ":", "decodeLogicalImmediate", "(", "MCOp", ".", "getImm", "(", ")", ",", "<NUM_LIT>", ")", ";", "return", "AArch64_AM", ":", ":", "isSVEMaskOfIdenticalElements", "<", "int32_t", ">", "(", "Val", ")", ";" ]

LLVM

AMDGPU

TD

stmt_completion

GPU

6,574

[ ",", "Op", ")", ")", ")", ";" ]

[ "string", "ret", "=", "!", "subst", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "!", "subst", "(", "<STR_LIT>", ",", "<STR_LIT>", ",", "!", "subst", "(", "<STR_LIT>", ",", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

6,575

[ "}" ]

[ "def", "A4_vcmpbeqi", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "u8_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_643b4717", ",", "TypeALU64", ">", ",", "Enc_0d8adb", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

moxie

CPP

next_suggestion

CPU

6,576

[ "}" ]

[ "mem", "=", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "mem", ",", "chain_value", ")", ";", "mem", "=", "adjust_address", "(", "m_tramp", ",", "SImode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "mem", ",", "fnaddr", ")", ";" ]

GCC

i386

MD

program_repair

CPU

6,577

[ "<FIXS>", "<FIXE>", "<FIXS>", "}", ")", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "return", "<STR_LIT>", "<FIXE>", "<FIXS>", "}", "<FIXE>" ]

[ "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float_extend", ":", "DF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float_extend", ":", "DF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

GCC

arm

CPP

stmt_completion

CPU

6,578

[ "_", "_", "b", ",", "_", "_", "c", ")", ";" ]

[ "return", "(", "uint32x2_t", ")", "_", "_", "builtin_neon_vsli_nv2si", "(", "(", "int32x2_t", ")", "_", "_", "a", ",", "(", "int32x2_t", ")" ]

GCC

arm

MD

next_suggestion

CPU

6,579

[ "<STR_LIT>", ")" ]

[ "<STR_LIT>", ")", "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]

GCC

pa

CPP

program_repair

CPU

6,580

[ "<FIXS>", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "read_only_operand", "(", "x", ",", "VOIDmode", ")", ")", "<FIXE>" ]

[ "if", "(", "GET_CODE", "(", "x", ")", "==", "HIGH", ")", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "<BUGS>", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "read_only_operand", "(", "x", ")", ")", "<BUGE>", "assemble_name", "(", "file", ",", "XSTR", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "!", "flag_pic", ")", "{" ]

LLVM

VE

CPP

stmt_completion

CPU

6,581

[ "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";" ]

[ "MIB", ".", "addReg", "(", "Upper", "?", "getVM512Upper", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ":", "getVM512Lower", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";", "switch", "(", "MI", ".", "getNumExplicitOperands", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "<STR_LIT>", "unexpected number of operands for pvfmk", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "MIB", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "MIB", ".", "addImm", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "MIB", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "MIB", ".", "addReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "MIB", ".", "addImm", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "MIB", ".", "addReg", "(", "MI", ".", "getOperand", "(" ]

LLVM

AArch64

TD

next_suggestion

CPU

6,582

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Nyuzi

CPP

next_suggestion

GPU

6,583

[ "}" ]

[ "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands!", "<STR_LIT>", ")", ";", "addExpr", "(", "Inst", ",", "getImm", "(", ")", ")", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

6,584

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "L", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

6,585

[ "OpNode", ">", "{" ]

[ "def", "_8H", ":", "N2VShiftAdd", "<", "<NUM_LIT>", ",", "u", ",", "opcode", ",", "asmop", ",", "<STR_LIT>", ",", "VPR128", ",", "v8i16", ",", "shr_imm16", "," ]

LLVM

ARM

TD

stmt_completion

CPU

6,586

[ "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]

GCC

h8300

MD

next_suggestion

MPU

6,587

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "SI", "(", "mult", ":", "SI", "(", "subreg", ":", "SI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

GCC

aarch64

CPP

stmt_completion

CPU

6,588

[ "_", "a", ")", ";" ]

[ "vcvth_f16_u32", "(", "uint32_t", "_", "_", "a", ")", "{", "return", "_", "_", "builtin_aarch64_floatunssihf_us", "(", "_" ]

LLVM

Mips

CPP

next_suggestion

CPU

6,589

[ "TOut", ".", "emitRX", "(", "Mips", "::", "LUi", ",", "DstReg", ",", "MCOperand", "::", "createExpr", "(", "HighestExpr", ")", ",", "IDLoc", ",", "STI", ")", ";" ]

[ "}", "TOut", ".", "emitRRX", "(", "Mips", "::", "LW", ",", "TmpReg", ",", "GPReg", ",", "MCOperand", "::", "createExpr", "(", "GotExpr", ")", ",", "IDLoc", ",", "STI", ")", ";", "if", "(", "LoExpr", ")", "TOut", ".", "emitRRX", "(", "Mips", "::", "ADDiu", ",", "TmpReg", ",", "TmpReg", ",", "MCOperand", "::", "createExpr", "(", "LoExpr", ")", ",", "IDLoc", ",", "STI", ")", ";", "if", "(", "UseSrcReg", ")", "TOut", ".", "emitRRR", "(", "Mips", "::", "ADDu", ",", "DstReg", ",", "TmpReg", ",", "SrcReg", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "if", "(", "inPicMode", "(", ")", "&&", "ABI", ".", "ArePtrs64bit", "(", ")", ")", "{", "MCValue", "Res", ";", "if", "(", "!", "SymExpr", "->", "evaluateAsRelocatable", "(", "Res", ",", "nullptr", ",", "nullptr", ")", ")", "{", "Error", "(", "IDLoc", ",", "<STR_LIT>", "expected relocatable expression", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "Res", ".", "getSymB", "(", ")", "!=", "nullptr", ")", "{", "Error", "(", "IDLoc", ",", "<STR_LIT>", "expected relocatable expression with only one symbol", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "if", "(", "(", "DstReg", "==", "Mips", "::", "T9", "||", "DstReg", "==", "Mips", "::", "T9_64", ")", "&&", "!", "UseSrcReg", "&&", "Res", ".", "getConstant", "(", ")", "==", "<NUM_LIT>", "&&", "!", "(", "Res", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ".", "isInSection", "(", ")", "||", "Res", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ".", "isTemporary", "(", ")", "||", "(", "Res", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ".", "isELF", "(", ")", "&&", "cast", "<", "MCSymbolELF", ">", "(", "Res", ".", "getSymA", "(", ")", "->", "getSymbol", "(", ")", ")", ".", "getBinding", "(", ")", "==", "ELF", "::", "STB_LOCAL", ")", ")", ")", "{", "const", "MCExpr", "*", "CallExpr", "=", "MipsMCExpr", "::", "create", "(", "MipsMCExpr", "::", "MEK_GOT_CALL", ",", "SymExpr", ",", "getContext", "(", ")", ")", ";", "TOut", ".", "emitRRX", "(", "Mips", "::", "LD", ",", "DstReg", ",", "GPReg", ",", "MCOperand", "::", "createExpr", "(", "CallExpr", ")", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "const", "MipsMCExpr", "*", "GotExpr", "=", "MipsMCExpr", "::", "create", "(", "MipsMCExpr", "::", "MEK_GOT_DISP", ",", "Res", ".", "getSymA", "(", ")", ",", "getContext", "(", ")", ")", ";", "const", "MCExpr", "*", "LoExpr", "=", "nullptr", ";", "if", "(", "Res", ".", "getConstant", "(", ")", "!=", "<NUM_LIT>", ")", "{", "LoExpr", "=", "MCConstantExpr", "::", "create", "(", "Res", ".", "getConstant", "(", ")", ",", "getContext", "(", ")", ")", ";", "if", "(", "Res", ".", "getConstant", "(", ")", "<", "-", "<NUM_LIT>", "||", "Res", ".", "getConstant", "(", ")", ">", "<NUM_LIT>", ")", "{", "Error", "(", "IDLoc", ",", "<STR_LIT>", "macro instruction uses large offset, which is not ", "<STR_LIT>", "<STR_LIT>", "currently supported", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "}", "unsigned", "TmpReg", "=", "DstReg", ";", "if", "(", "UseSrcReg", "&&", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", "->", "isSuperOrSubRegisterEq", "(", "DstReg", ",", "SrcReg", ")", ")", "{", "unsigned", "ATReg", "=", "getATReg", "(", "IDLoc", ")", ";", "if", "(", "!", "ATReg", ")", "return", "true", ";", "TmpReg", "=", "ATReg", ";", "}", "TOut", ".", "emitRRX", "(", "Mips", "::", "LD", ",", "TmpReg", ",", "GPReg", ",", "MCOperand", "::", "createExpr", "(", "GotExpr", ")", ",", "IDLoc", ",", "STI", ")", ";", "if", "(", "LoExpr", ")", "TOut", ".", "emitRRX", "(", "Mips", "::", "DADDiu", ",", "TmpReg", ",", "TmpReg", ",", "MCOperand", "::", "createExpr", "(", "LoExpr", ")", ",", "IDLoc", ",", "STI", ")", ";", "if", "(", "UseSrcReg", ")", "TOut", ".", "emitRRR", "(", "Mips", "::", "DADDu", ",", "DstReg", ",", "TmpReg", ",", "SrcReg", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "const", "MipsMCExpr", "*", "HiExpr", "=", "MipsMCExpr", "::", "create", "(", "MipsMCExpr", "::", "MEK_HI", ",", "SymExpr", ",", "getContext", "(", ")", ")", ";", "const", "MipsMCExpr", "*", "LoExpr", "=", "MipsMCExpr", "::", "create", "(", "MipsMCExpr", "::", "MEK_LO", ",", "SymExpr", ",", "getContext", "(", ")", ")", ";", "if", "(", "ABI", ".", "ArePtrs64bit", "(", ")", "&&", "isGP64bit", "(", ")", ")", "{", "const", "MipsMCExpr", "*", "HighestExpr", "=", "MipsMCExpr", "::", "create", "(", "MipsMCExpr", "::", "MEK_HIGHEST", ",", "SymExpr", ",", "getContext", "(", ")", ")", ";", "const", "MipsMCExpr", "*", "HigherExpr", "=", "MipsMCExpr", "::", "create", "(", "MipsMCExpr", "::", "MEK_HIGHER", ",", "SymExpr", ",", "getContext", "(", ")", ")", ";", "bool", "RdRegIsRsReg", "=", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", "->", "isSuperOrSubRegisterEq", "(", "DstReg", ",", "SrcReg", ")", ";", "if", "(", "canUseATReg", "(", ")", "&&", "UseSrcReg", "&&", "RdRegIsRsReg", ")", "{", "unsigned", "ATReg", "=", "getATReg", "(", "IDLoc", ")", ";", "TOut", ".", "emitRX", "(", "Mips", "::", "LUi", ",", "ATReg", ",", "MCOperand", "::", "createExpr", "(", "HighestExpr", ")", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitRRX", "(", "Mips", "::", "DADDiu", ",", "ATReg", ",", "ATReg", ",", "MCOperand", "::", "createExpr", "(", "HigherExpr", ")", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitRRI", "(", "Mips", "::", "DSLL", ",", "ATReg", ",", "ATReg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitRRX", "(", "Mips", "::", "DADDiu", ",", "ATReg", ",", "ATReg", ",", "MCOperand", "::", "createExpr", "(", "HiExpr", ")", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitRRI", "(", "Mips", "::", "DSLL", ",", "ATReg", ",", "ATReg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitRRX", "(", "Mips", "::", "DADDiu", ",", "ATReg", ",", "ATReg", ",", "MCOperand", "::", "createExpr", "(", "LoExpr", ")", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitRRR", "(", "Mips", "::", "DADDu", ",", "DstReg", ",", "ATReg", ",", "SrcReg", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "else", "if", "(", "canUseATReg", "(", ")", "&&", "!", "RdRegIsRsReg", ")", "{", "unsigned", "ATReg", "=", "getATReg", "(", "IDLoc", ")", ";", "TOut", ".", "emitRX", "(", "Mips", "::", "LUi", ",", "DstReg", ",", "MCOperand", "::", "createExpr", "(", "HighestExpr", ")", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitRX", "(", "Mips", "::", "LUi", ",", "ATReg", ",", "MCOperand", "::", "createExpr", "(", "HiExpr", ")", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitRRX", "(", "Mips", "::", "DADDiu", ",", "DstReg", ",", "DstReg", ",", "MCOperand", "::", "createExpr", "(", "HigherExpr", ")", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitRRX", "(", "Mips", "::", "DADDiu", ",", "ATReg", ",", "ATReg", ",", "MCOperand", "::", "createExpr", "(", "LoExpr", ")", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitRRI", "(", "Mips", "::", "DSLL32", ",", "DstReg", ",", "DstReg", ",", "<NUM_LIT>", ",", "IDLoc", ",", "STI", ")", ";", "TOut", ".", "emitRRR", "(", "Mips", "::", "DADDu", ",", "DstReg", ",", "DstReg", ",", "ATReg", ",", "IDLoc", ",", "STI", ")", ";", "if", "(", "UseSrcReg", ")", "TOut", ".", "emitRRR", "(", "Mips", "::", "DADDu", ",", "DstReg", ",", "DstReg", ",", "SrcReg", ",", "IDLoc", ",", "STI", ")", ";", "return", "false", ";", "}", "else", "if", "(", "!", "canUseATReg", "(", ")", "&&", "!", "RdRegIsRsReg", ")", "{" ]

LLVM

Hexagon

TD

next_suggestion

DSP

6,590

[ "let", "isTerminator", "=", "<NUM_LIT>", ";" ]

[ "def", "J2_jumprtpt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_e78647bd", ",", "TypeJ", ">", ",", "Enc_88d4d9", ",", "Requires", "<", "[", "HasV60", "]", ">", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

6,591

[ "}" ]

[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "LC0", ",", "P3", ",", "SA0", ",", "USR", "]", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

GCC

vax

MD

next_suggestion

CPU

6,592

[ "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")" ]

[ "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

6,593

[ ")", ";" ]

[ "static", "MCTargetStreamer", "*", "createHexagonObjectTargetStreamer", "(", "MCStreamer", "&", "S", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "return", "new", "HexagonTargetELFStreamer", "(", "S", ",", "STI" ]

LLVM

AArch64

CPP

code_generation

CPU

6,594

[ "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ")", "override", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "LLT", "p0", "=", "LLT", "::", "pointer", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "LLT", "s64", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "if", "(", "IsTailCall", ")", "{", "Offset", "+=", "FPDiff", ";", "int", "FI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateFixedObject", "(", "Size", ",", "Offset", ",", "true", ")", ";", "Register", "FIReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "p0", ")", ";", "MIRBuilder", ".", "buildFrameIndex", "(", "FIReg", ",", "FI", ")", ";", "MPO", "=", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ";", "return", "FIReg", ";", "}", "Register", "SPReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "p0", ")", ";", "MIRBuilder", ".", "buildCopy", "(", "SPReg", ",", "Register", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "Register", "OffsetReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "s64", ")", ";", "MIRBuilder", ".", "buildConstant", "(", "OffsetReg", ",", "Offset", ")", ";", "Register", "AddrReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "p0", ")", ";", "MIRBuilder", ".", "buildGEP", "(", "AddrReg", ",", "SPReg", ",", "OffsetReg", ")", ";", "MPO", "=", "MachinePointerInfo", "::", "getStack", "(", "MF", ",", "Offset", ")", ";", "return", "AddrReg", ";", "}" ]

[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]

LLVM

VE

CPP

next_suggestion

CPU

6,595

[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "getMemBase", "(", ")", ")", ")", ";" ]

[ "void", "addMEMriOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "assert", "(", "N", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of operands!", "<STR_LIT>", ")", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

6,596

[ "int", "RegNo", ";" ]

[ "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "case", "'", "x", "'", ":", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "break", ";", "}", "}", "if", "(", "StringRef", "(", "<STR_LIT>", "{cc}", "<STR_LIT>", ")", ".", "equals_lower", "(", "Constraint", ")", ")", "return", "std", "::", "make_pair", "(", "unsigned", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "Res", ";", "Res", "=", "TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "TRI", ",", "Constraint", ",", "VT", ")", ";", "if", "(", "!", "Res", ".", "second", ")", "{", "unsigned", "Size", "=", "Constraint", ".", "size", "(", ")", ";", "if", "(", "(", "Size", "==", "<NUM_LIT>", "||", "Size", "==", "<NUM_LIT>", ")", "&&", "Constraint", "[", "<NUM_LIT>", "]", "==", "'", "{", "'", "&&", "tolower", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "==", "'", "v", "'", "&&", "Constraint", "[", "Size", "-", "<NUM_LIT>", "]", "==", "'", "}", "'", ")", "{" ]

GCC

i386

CPP

stmt_completion

CPU

6,597

[ ",", "_", "_", "M", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_maskz_cvtsepi64_epi32", "(", "_", "_", "mmask8", "_", "_", "M", ",", "_", "_", "m256i", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_pmovsqd256_mask", "(", "(", "_", "_", "v4di", ")", "_", "_", "A", ",", "(", "_", "_", "v4si", ")", "_", "mm_setzero_si128", "(", ")" ]

LLVM

X86

CPP

next_suggestion

CPU

6,598

[ "return", "PerformSIGN_EXTEND_INREGCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";" ]

[ "case", "ISD", "::", "SRA", ":", "case", "ISD", "::", "SRL", ":", "return", "PerformShiftCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "AND", ":", "return", "PerformAndCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "OR", ":", "return", "PerformOrCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "XOR", ":", "return", "PerformXorCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "LOAD", ":", "return", "PerformLOADCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "STORE", ":", "return", "PerformSTORECombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SINT_TO_FP", ":", "return", "PerformSINT_TO_FPCombine", "(", "N", ",", "DAG", ",", "this", ")", ";", "case", "ISD", "::", "FADD", ":", "return", "PerformFADDCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "FSUB", ":", "return", "PerformFSUBCombine", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformFORCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformFMinFMaxCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformFANDCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformFANDNCombine", "(", "N", ",", "DAG", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformBTCombine", "(", "N", ",", "DAG", ",", "DCI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformVZEXT_MOVLCombine", "(", "N", ",", "DAG", ")", ";", "case", "ISD", "::", "ANY_EXTEND", ":", "case", "ISD", "::", "ZERO_EXTEND", ":", "return", "PerformZExtCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SIGN_EXTEND", ":", "return", "PerformSExtCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SIGN_EXTEND_INREG", ":" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

6,599

[ "auto", "*", "TFL", "=", "static_cast", "<", "const", "SystemZFrameLowering", "*", ">", "(", "Subtarget", ".", "getFrameLowering", "(", ")", ")", ";" ]

[ "SDValue", "SystemZTargetLowering", "::", "getBackchainAddress", "(", "SDValue", "SP", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";" ]