docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
GCC	s390	CPP	code_generation	MPU	6,300	[ "static", "int", "s390_builtin_vectorization_cost", "(", "enum", "vect_cost_for_stmt", "type_of_cost", ",", "tree", "vectype", ",", "int", "misalign", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "type_of_cost", ")", "{", "case", "scalar_stmt", ":", "case", "scalar_load", ":", "case", "scalar_store", ":", "case", "vector_stmt", ":", "case", "vector_load", ":", "case", "vector_store", ":", "case", "vector_gather_load", ":", "case", "vector_scatter_store", ":", "case", "vec_to_scalar", ":", "case", "scalar_to_vec", ":", "case", "cond_branch_not_taken", ":", "case", "vec_perm", ":", "case", "vec_promote_demote", ":", "case", "unaligned_load", ":", "case", "unaligned_store", ":", "return", "<NUM_LIT>", ";", "case", "cond_branch_taken", ":", "return", "<NUM_LIT>", ";", "case", "vec_construct", ":", "return", "TYPE_VECTOR_SUBPARTS", "(", "vectype", ")", "-", "<NUM_LIT>", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}" ]	[ "Implement", "targetm.vectorize.builtin_vectorization_cost", "." ]
LLVM	X86	TD	program_repair	CPU	6,301	[ "<FIXS>", "Sched", "[", "sched", "]", ">", ",", "VEX", ",", "VVVV", ";", "<FIXE>", "<FIXS>", "Sched", "[", "sched", ".", "Folded", ",", "sched", ".", "ReadAfterFold", "]", ">", ",", "VEX", ",", "VVVV", ";", "<FIXE>" ]	[ "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "[", "(", "set", "RC", ":", "$", "dst", ",", "(", "OpVT", "(", "OpNode", "RC", ":", "$", "src1", ",", "RC", ":", "$", "src2", ",", "timm", ":", "$", "src3", ")", ")", ")", "]", ">", ",", "<BUGS>", "Sched", "[", "sched", "]", ">", ",", "VEX_4V", ";", "<BUGE>", "def", "rmi", ":", "AVX2AIi8", "opc", ",", "MRMSrcMem", ",", "(", "outs", "RC", ":", "$", "dst", ")", ",", "(", "ins", "RC", ":", "$", "src1", ",", "x86memop", ":", "$", "src2", ",", "u8imm", ":", "$", "src3", ")", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "[", "(", "set", "RC", ":", "$", "dst", ",", "(", "OpVT", "(", "OpNode", "RC", ":", "$", "src1", ",", "(", "load", "addr", ":", "$", "src2", ")", ",", "timm", ":", "$", "src3", ")", ")", ")", "]", ">", ",", "<BUGS>", "Sched", "[", "sched", ".", "Folded", ",", "sched", ".", "ReadAfterFold", "]", ">", ",", "VEX_4V", ";", "<BUGE>", "def", ":", "Pat", "(", "OpVT", "(", "OpNode", "(", "load", "addr", ":", "$", "src2", ")", ",", "RC", ":", "$", "src1", ",", "timm", ":", "$", "src3", ")", ")", "," ]
LLVM	Hexagon	TD	next_suggestion	DSP	6,302	[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";" ]
GCC	loongarch	CPP	code_generation	CPU	6,303	[ "int", "loongarch_address_insns", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "bool", "might_split_p", ")", "{", "struct", "loongarch_address_info", "addr", ";", "int", "factor", ";", "if", "(", "!", "loongarch_classify_address", "(", "&", "addr", ",", "x", ",", "mode", ",", "false", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "mode", "!=", "BLKmode", "&&", "might_split_p", ")", "factor", "=", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ";", "else", "factor", "=", "<NUM_LIT>", ";", "if", "(", "loongarch_classify_address", "(", "&", "addr", ",", "x", ",", "mode", ",", "false", ")", ")", "switch", "(", "addr", ".", "type", ")", "{", "case", "ADDRESS_REG", ":", "return", "factor", ";", "case", "ADDRESS_REG_REG", ":", "return", "factor", ";", "case", "ADDRESS_CONST_INT", ":", "return", "factor", ";", "case", "ADDRESS_SYMBOLIC", ":", "return", "factor", "*", "loongarch_symbol_insns", "(", "addr", ".", "symbol_type", ",", "mode", ")", ";", "}", "return", "<NUM_LIT>", ";", "}" ]	[ "Return", "the", "number", "of", "instructions", "needed", "to", "load", "or", "store", "a", "value", "of", "mode", "MODE", "at", "address", "X", ".", "Return", "0", "if", "X", "is", "n't", "valid", "for", "MODE", ".", "Assume", "that", "multiword", "moves", "may", "need", "to", "be", "split", "into", "word", "moves", "if", "MIGHT_SPLIT_P", ",", "otherwise", "assume", "that", "a", "single", "load", "or", "store", "is", "enough", "." ]
GCC	i386	CPP	stmt_completion	CPU	6,304	[ ")", "_", "_", "P", ";" ]	[ "_", "mm256_load_pd", "(", "double", "const", "", "_", "_", "P", ")", "{", "return", "", "(", "_", "_", "m256d", "*" ]
LLVM	AArch64	CPP	next_suggestion	CPU	6,305	[ "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "StatusReg", ",", "getKillRegState", "(", "StatusDead", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ";" ]	[ "MF", "->", "insert", "(", "++", "StoreBB", "->", "getIterator", "(", ")", ",", "DoneBB", ")", ";", "if", "(", "!", "StatusDead", ")", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "StatusReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "LdarOp", ")", ",", "Dest", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "AddrReg", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CmpOp", ")", ",", "ZeroReg", ")", ".", "addReg", "(", "Dest", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredReg", ")", ".", "addImm", "(", "ExtendImm", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Implicit", "\|", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "StlrOp", ")", ",", "StatusReg", ")", ".", "addReg", "(", "NewReg", ")", ".", "addReg", "(", "AddrReg", ")", ";" ]
LLVM	CellSPU	TD	stmt_completion	MPU	6,306	[ "<", "v2i64", ">", ";" ]	[ "def", "v2i64", ":", "BGVecInst" ]
LLVM	Hexagon	TD	next_suggestion	DSP	6,307	[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]	[ "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "WordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	6,308	[ "dbgs", "(", ")", "<<", "<STR_LIT>", " CP ", "<STR_LIT>", ";" ]	[ "else", "dbgs", "(", ")", "<<", "<STR_LIT>", "nul\\n", "<STR_LIT>", ";", "if", "(", "BaseType", "==", "FrameIndexBase", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", " Base.FrameIndex ", "<STR_LIT>", "<<", "Base_FrameIndex", "<<", "'", "\\n", "'", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", " Scale ", "<STR_LIT>", "<<", "Scale", "<<", "'", "\\n", "'", "<<", "<STR_LIT>", "IndexReg ", "<STR_LIT>", ";", "if", "(", "NegateIndex", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "negate ", "<STR_LIT>", ";", "if", "(", "IndexReg", ".", "getNode", "(", ")", ")", "IndexReg", ".", "getNode", "(", ")", "->", "dump", "(", "DAG", ")", ";", "else", "dbgs", "(", ")", "<<", "<STR_LIT>", "nul\\n", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", " Disp ", "<STR_LIT>", "<<", "Disp", "<<", "'", "\\n", "'", "<<", "<STR_LIT>", "GV ", "<STR_LIT>", ";", "if", "(", "GV", ")", "GV", "->", "dump", "(", ")", ";", "else", "dbgs", "(", ")", "<<", "<STR_LIT>", "nul", "<STR_LIT>", ";" ]
LLVM	SystemZ	CPP	code_generation	CPU	6,309	[ "void", "SystemZTargetLowering", "::", "LowerOperationWrapper", "(", "SDNode", "", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "ATOMIC_LOAD", ":", "{", "SDLoc", "DL", "(", "N", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Untyped", ",", "MVT", "::", "Other", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "MachineMemOperand", "", "MMO", "=", "cast", "<", "AtomicSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Tys", ",", "Ops", ",", "MVT", "::", "i128", ",", "MMO", ")", ";", "Results", ".", "push_back", "(", "lowerGR128ToI128", "(", "DAG", ",", "Res", ")", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "case", "ISD", "::", "ATOMIC_STORE", ":", "{", "SDLoc", "DL", "(", "N", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "lowerI128ToGR128", "(", "DAG", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "MachineMemOperand", "", "MMO", "=", "cast", "<", "AtomicSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Tys", ",", "Ops", ",", "MVT", "::", "i128", ",", "MMO", ")", ";", "if", "(", "cast", "<", "AtomicSDNode", ">", "(", "N", ")", "->", "getSuccessOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "Res", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Other", ",", "Res", ")", ",", "<NUM_LIT>", ")", ";", "Results", ".", "push_back", "(", "Res", ")", ";", "break", ";", "}", "case", "ISD", "::", "ATOMIC_CMP_SWAP_WITH_SUCCESS", ":", "{", "SDLoc", "DL", "(", "N", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Untyped", ",", "MVT", "::", "i32", ",", "MVT", "::", "Other", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "lowerI128ToGR128", "(", "DAG", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "lowerI128ToGR128", "(", "DAG", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "}", ";", "MachineMemOperand", "", "MMO", "=", "cast", "<", "AtomicSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Tys", ",", "Ops", ",", "MVT", "::", "i128", ",", "MMO", ")", ";", "SDValue", "Success", "=", "emitSETCC", "(", "DAG", ",", "DL", ",", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Success", "=", "DAG", ".", "getZExtOrTrunc", "(", "Success", ",", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "lowerGR128ToI128", "(", "DAG", ",", "Res", ")", ")", ";", "Results", ".", "push_back", "(", "Success", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "case", "ISD", "::", "BITCAST", ":", "{", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "i128", "&&", "Src", ".", "getValueType", "(", ")", "==", "MVT", "::", "f128", "&&", "!", "useSoftFloat", "(", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Lo", ",", "Hi", ";", "if", "(", "getRepRegClassFor", "(", "MVT", "::", "f128", ")", "==", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "SDValue", "VecBC", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "MVT", "::", "v2i64", ",", "Src", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "MVT", "::", "i64", ",", "VecBC", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "MVT", "::", "i64", ",", "VecBC", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "}", "else", "{", "assert", "(", "getRepRegClassFor", "(", "MVT", "::", "f128", ")", "==", "&", "<STR_LIT>", "::", "<STR_LIT>", "&&", "<STR_LIT>", "Unrecognized register class for f128.", "<STR_LIT>", ")", ";", "SDValue", "LoFP", "=", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "f64", ",", "Src", ")", ";", "SDValue", "HiFP", "=", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "f64", ",", "Src", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "MVT", "::", "i64", ",", "LoFP", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "MVT", "::", "i64", ",", "HiFP", ")", ";", "}", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_PAIR", ",", "DL", ",", "MVT", "::", "i128", ",", "Lo", ",", "Hi", ")", ")", ";", "}", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected node to lower", "<STR_LIT>", ")", ";", "}", "}" ]	[ "This", "callback", "is", "invoked", "by", "the", "type", "legalizer", "to", "legalize", "nodes", "with", "an", "illegal", "operand", "type", "but", "legal", "result", "types", "." ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	6,310	[ "return", "Ret", ";" ]	[ "for", "(", "const", "SubtargetFeatureKV", "&", "KV", ":", "WebAssemblyFeatureKV", ")", "{", "if", "(", "Features", "[", "KV", ".", "Value", "]", ")", "Ret", "+=", "(", "StringRef", "(", "<STR_LIT>", "+", "<STR_LIT>", ")", "+", "KV", ".", "Key", "+", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "str", "(", ")", ";", "}" ]
LLVM	Hexagon	TD	stmt_completion	DSP	6,311	[ "InstrItinClass", ";" ]	[ "def", "tc_44d3da28", ":" ]
GCC	pa	MD	stmt_completion	CPU	6,312	[ "<STR_LIT>" ]	[ "(", "define_memory_constraint" ]
GCC	aarch64	MD	stmt_completion	CPU	6,313	[ ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	X86	TD	stmt_completion	CPU	6,314	[ ",", "<STR_LIT>", ",", "[", "]", ">", ";" ]	[ "def", "PUSH64rmr", ":", "I", "<", "<NUM_LIT>", ",", "MRM6r", ",", "(", "outs", ")", ",", "(", "ins", "GR64", ":", "$", "reg", ")" ]
LLVM	AMDGPU	CPP	program_repair	GPU	6,315	[ "<FIXS>", "Ty", ".", "getElementType", "(", ")", ".", "getSizeInBits", "(", ")", "<NUM_LIT>", "&&", "Ty", ".", "getSizeInBits", "(", ")", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ";", "<FIXE>" ]	[ "const", "LLT", "Ty", "=", "Query", ".", "Types", "[", "TypeIdx", "]", ";", "return", "Ty", ".", "isVector", "(", ")", "&&", "Ty", ".", "getNumElements", "(", ")", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", "&&", "<BUGS>", "Ty", ".", "getElementType", "(", ")", ".", "getSizeInBits", "(", ")", "<NUM_LIT>", ";", "<BUGE>", "}", ";", "}" ]
GCC	powerpcspe	MD	stmt_completion	CPU	6,316	[ ")" ]	[ "[", "(", "set", "(", "mem", ":", "V2SI", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "unspec", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Patmos	CPP	next_suggestion	VLIW	6,317	[ "}" ]	[ "if", "(", "SUnit", "", "SU", "=", "getSUnit", "(", "&", "(", "", "MI", ")", ")", ")", "SU", "->", "dump", "(", "this", ")", ";", "else", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "Debug Value\\n", "<STR_LIT>", ";", "else", "dbgs", "(", ")", "<<", "<STR_LIT>", "Missing SUnit\\n", "<STR_LIT>", ";" ]
LLVM	Lanai	CPP	next_suggestion	CPU	6,318	[ "}" ]	[ "unsigned", "LanaiRegisterInfo", "::", "getBaseRegister", "(", ")", "const", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
GCC	bfin	CPP	stmt_completion	DSP	6,319	[ ",", "mode", ",", "offset", ")", ";" ]	[ "srcmem", "=", "adjust_address_nv", "(", "src", ",", "mode", ",", "offset", ")", ";", "dstmem", "=", "adjust_address_nv", "(", "dst" ]
GCC	i370	CPP	program_repair	CPU	6,320	[ "<FIXS>", "fprintf", "(", "f", ",", "<STR_LIT>", "\\t.balign 2\\n.LFENT%03d:\\n", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tLR\\tr3,sp\\n", "<STR_LIT>", ")", ";", "<FIXE>", "<FIXS>", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tSL\\tsp,4(,r15)\\n", "<STR_LIT>", ")", ";", "<FIXE>", "<FIXS>", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tLR\\tr11,r2\\n", "<STR_LIT>", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tST\\tr3,4(,sp)\\n ", "<STR_LIT>", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>" ]	[ "fprintf", "(", "f", ",", "<STR_LIT>", "\\t.long\\t%d\\n", "<STR_LIT>", ",", "aligned_size", ")", ";", "<BUGS>", "fprintf", "(", "f", ",", "<STR_LIT>", ".LFENT%03d:\\n\\t.balign 2\\n", "<STR_LIT>", ",", "<BUGE>", "function_label_index", ")", ";", "<BUGS>", "<BUGE>", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tSTM\\tr14,r12,12(sp)\\n", "<STR_LIT>", ")", ";", "<BUGS>", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tLR\\tr11,r2\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tL\\tr2,76(,sp)\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tL\\tr0,4(,r15)\\n", "<STR_LIT>", ")", ";", "<BUGE>", "<BUGS>", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tALR\\tr0,r2\\n", "<STR_LIT>", ")", ";", "<BUGE>", "<BUGS>", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tCL\\tr0,12(,rtca)\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tBNH\\t*+10\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tL\\tr15,116(,rtca)\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tBASR\\tr14,r15\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tL\\tr15,72(,sp)\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tSTM\\tr15,r0,72(r2)\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tMVI\\t0(r2),0x10\\n", "<STR_LIT>", ")", ";", "<BUGE>", "<BUGS>", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tST\\tr2,8(,sp)\\n ", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tST\\tsp,4(,r2)\\n ", "<STR_LIT>", ")", ";", "<BUGE>", "<BUGS>", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tLR\\tsp,r2\\n", "<STR_LIT>", ")", ";", "<BUGE>", "fprintf", "(", "f", ",", "<STR_LIT>", "\\t.drop\\tr15\\n", "<STR_LIT>", ")", ";", "<BUGS>", "<BUGE>", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tBASR\\tr%d,0\\n", "<STR_LIT>", ",", "BASE_REGISTER", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", "\\t.using\\t.,r%d\\n", "<STR_LIT>", ",", "BASE_REGISTER", ")", ";", "function_first", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	6,321	[ "Ops", ".", "push_back", "(", "V", ")", ";" ]	[ "SDValue", "Ins", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "IdxVT", "=", "Idx", ".", "getValueType", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "SDValue", "IC", "=", "DAG", ".", "getConstant", "(", "I", ",", "SL", ",", "IdxVT", ")", ";", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "SL", ",", "EltVT", ",", "Vec", ",", "IC", ")", ";", "SDValue", "V", "=", "DAG", ".", "getSelectCC", "(", "SL", ",", "Idx", ",", "IC", ",", "Ins", ",", "Elt", ",", "ISD", "::", "SETEQ", ")", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	6,322	[ "Changed", ";" ]	[ "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "\|\|", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "{", "Changed", "\|=", "CC", "->", "insertWait", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getInstrAddrSpace", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "MOI", ".", "getIsCrossAddressSpaceOrdering", "(", ")", ",", "Position", "::", "AFTER", ")", ";", "Changed", "\|=", "CC", "->", "insertAcquire", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getOrderingAddrSpace", "(", ")", ",", "Position", "::", "AFTER", ")", ";", "}", "return" ]
LLVM	ARM	TD	stmt_completion	CPU	6,323	[ ".", "Vec", "(", "Inst", "$", "v", ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "VTI", ".", "Vec", "(", "unpred_op", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "v", ")", ")", ")", ",", "(", "VTI" ]
GCC	s390	MD	program_repair	MPU	6,324	[ "<FIXS>", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<FIXE>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_peephole2" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	6,325	[ "Op", ")", ";" ]	[ "return", "DAG", ".", "ComputeMaxSignificantBits", "(" ]
LLVM	Hexagon	CPP	code_generation	DSP	6,326	[ "RegisterAggr", "&", "RegisterAggr", "::", "insert", "(", "RegisterRef", "RR", ")", "{", "if", "(", "PhysicalRegisterInfo", "::", "isRegMaskId", "(", "RR", ".", "Reg", ")", ")", "{", "const", "uint32_t", "", "MB", "=", "PRI", ".", "getRegMaskBits", "(", "RR", ".", "Reg", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "PRI", ".", "getTRI", "(", ")", ".", "getNumRegs", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "MB", "[", "i", "/", "<NUM_LIT>", "]", "&", "(", "<NUM_LIT>", "u", "<<", "(", "i", "%", "<NUM_LIT>", ")", ")", ")", "continue", ";", "insert", "(", "RegisterRef", "(", "i", ",", "LaneBitmask", "::", "getAll", "(", ")", ")", ")", ";", "}", "return", "", "this", ";", "}", "RegisterRef", "NR", "=", "PRI", ".", "normalize", "(", "RR", ")", ";", "auto", "F", "=", "Masks", ".", "find", "(", "NR", ".", "Reg", ")", ";", "if", "(", "F", "==", "Masks", ".", "end", "(", ")", ")", "Masks", ".", "insert", "(", "{", "NR", ".", "Reg", ",", "NR", ".", "Mask", "}", ")", ";", "else", "F", "->", "second", "\|=", "NR", ".", "Mask", ";", "if", "(", "PRI", ".", "hasPartialOverlaps", "(", "NR", ".", "Reg", ")", ")", "{", "for", "(", "MCRegUnitMaskIterator", "U", "(", "RR", ".", "Reg", ",", "&", "PRI", ".", "getTRI", "(", ")", ")", ";", "U", ".", "isValid", "(", ")", ";", "++", "U", ")", "{", "std", "::", "pair", "<", "RegisterId", ",", "LaneBitmask", ">", "P", "=", "", "U", ";", "if", "(", "P", ".", "second", ".", "none", "(", ")", "\|\|", "(", "P", ".", "second", "&", "RR", ".", "Mask", ")", ".", "none", "(", ")", ")", "continue", ";", "ExpUnits", ".", "set", "(", "P", ".", "first", ")", ";", "CheckUnits", "=", "true", ";", "}", "}", "return", "", "this", ";", "}" ]	[ "insert", "-", "Append", "entry", "to", "the", "vector", "if", "it", "does", "n't", "already", "exist", "." ]
LLVM	VE	TD	stmt_completion	CPU	6,327	[ "LO7", "$", "I", ")", ",", "i64", ":", "$", "sz", ",", "i32", ":", "$", "vl", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "int_ve_vl_vldl2dsxnc_vssl", "simm7", ":", "$", "I", ",", "i64", ":", "$", "sz", ",", "i32", ":", "$", "vl", ")", ",", "(", "VLDL2DSXNCirl", "(" ]
LLVM	Mips	TD	stmt_completion	CPU	6,328	[ ">", ";" ]	[ "class", "SLD_H_ENC", ":", "MSA_3R_INDEX_FMT", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	6,329	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A4_cmphgtui", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "u32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_643b4717", ",", "TypeALU64", ">", ",", "Enc_02553a", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	CellSPU	TD	stmt_completion	MPU	6,330	[ ">", ";" ]	[ "def", "v8i16", ":", "ROTQMBIVecInst", "<", "v8i16" ]
LLVM	SPIRV	CPP	stmt_completion	Virtual ISA	6,331	[ ".", "getParent", "(", ")", ";" ]	[ "bool", "SPIRVInstructionSelector", "::", "selectInsertElt", "(", "Register", "ResVReg", ",", "const", "SPIRVType", "", "ResType", ",", "MachineInstr", "&", "I", ")", "const", "{", "if", "(", "isImm", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MRI", ")", ")", "return", "selectInsertVal", "(", "ResVReg", ",", "ResType", ",", "I", ")", ";", "MachineBasicBlock", "&", "BB", "=", "", "I" ]
GCC	i386	MD	next_suggestion	CPU	6,332	[ "(", "mod", ":", "SWIM248", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]	[ "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ashiftrt", ":", "SWIM248", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", ")", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "div", ":", "SWIM248", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]
LLVM	Mips	TD	next_suggestion	CPU	6,333	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "rt", ";", "bits", "<", "<NUM_LIT>", ">", "imm16", ";", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rt", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm16", ";" ]
GCC	s390	MD	stmt_completion	MPU	6,334	[ ")", "]" ]	[ "(", "not", ":", "VT", "(", "xor", ":", "VT", "(", "match_operand", ":", "VT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
LLVM	ARM	CPP	next_suggestion	CPU	6,335	[ "if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale", ")", "return", "true", ";" ]	[ "NumBits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "isSigned", "=", "false", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported addressing mode!", "<STR_LIT>", ")", ";", "break", ";", "}", "Offset", "+=", "getFrameIndexInstrOffset", "(", "MI", ",", "i", ")", ";", "if", "(", "(", "Offset", "&", "(", "Scale", "-", "<NUM_LIT>", ")", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "isSigned", "&&", "Offset", "<", "<NUM_LIT>", ")", "Offset", "=", "-", "Offset", ";", "unsigned", "Mask", "=", "(", "<NUM_LIT>", "<<", "NumBits", ")", "-", "<NUM_LIT>", ";" ]
LLVM	SystemZ	CPP	code_generation	CPU	6,336	[ "void", "SystemZDAGToDAGISel", "::", "Select", "(", "SDNode", "", "Node", ")", "{", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "== ", "<STR_LIT>", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "errs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "Node", "->", "setNodeId", "(", "-", "<NUM_LIT>", ")", ";", "return", ";", "}", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "case", "ISD", "::", "OR", ":", "if", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "Constant", ")", "if", "(", "tryRxSBG", "(", "Node", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return", ";", "goto", "or", "_", "xor", ";", "case", "ISD", "::", "XOR", ":", "if", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "Constant", ")", "if", "(", "tryRxSBG", "(", "Node", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return", ";", "or", "_", "xor", ":", "if", "(", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "i64", "&&", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "Constant", ")", "if", "(", "auto", "", "Op1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "uint64_t", "Val", "=", "Op1", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "<STR_LIT>", "::", "<STR_LIT>", "(", "Val", ")", "&&", "!", "<STR_LIT>", "::", "<STR_LIT>", "(", "Val", ")", ")", "{", "splitLargeImmediate", "(", "Opcode", ",", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Val", "-", "uint32_t", "(", "Val", ")", ",", "uint32_t", "(", "Val", ")", ")", ";", "return", ";", "}", "}", "break", ";", "case", "ISD", "::", "AND", ":", "if", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "Constant", ")", "if", "(", "tryRxSBG", "(", "Node", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return", ";", "LLVM_FALLTHROUGH", ";", "case", "ISD", "::", "ROTL", ":", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "SRL", ":", "case", "ISD", "::", "ZERO_EXTEND", ":", "if", "(", "tryRISBGZero", "(", "Node", ")", ")", "return", ";", "break", ";", "case", "ISD", "::", "Constant", ":", "if", "(", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "i64", ")", "{", "uint64_t", "Val", "=", "cast", "<", "ConstantSDNode", ">", "(", "Node", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "<STR_LIT>", "::", "<STR_LIT>", "(", "Val", ")", "&&", "!", "<STR_LIT>", "::", "<STR_LIT>", "(", "Val", ")", "&&", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Val", ")", ")", "{", "splitLargeImmediate", "(", "ISD", "::", "OR", ",", "Node", ",", "SDValue", "(", ")", ",", "Val", "-", "uint32_t", "(", "Val", ")", ",", "uint32_t", "(", "Val", ")", ")", ";", "return", ";", "}", "}", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "SDValue", "Op0", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "Op1", ".", "getOpcode", "(", ")", "==", "ISD", "::", "LOAD", "&&", "Op0", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "LOAD", ")", "\|\|", "(", "Subtarget", "->", "hasLoadStoreOnCond2", "(", ")", "&&", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "isInteger", "(", ")", "&&", "Op1", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Constant", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", "->", "getSExtValue", "(", ")", ")", "&&", "!", "(", "Op0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Constant", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op0", ")", "->", "getSExtValue", "(", ")", ")", ")", ")", ")", "{", "SDValue", "CCValid", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "CCMask", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint64_t", "ConstCCValid", "=", "cast", "<", "ConstantSDNode", ">", "(", "CCValid", ".", "getNode", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "uint64_t", "ConstCCMask", "=", "cast", "<", "ConstantSDNode", ">", "(", "CCMask", ".", "getNode", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "CCMask", "=", "CurDAG", "->", "getConstant", "(", "ConstCCValid", "^", "ConstCCMask", ",", "SDLoc", "(", "Node", ")", ",", "CCMask", ".", "getValueType", "(", ")", ")", ";", "SDValue", "Op4", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDNode", "", "UpdatedNode", "=", "CurDAG", "->", "UpdateNodeOperands", "(", "Node", ",", "Op1", ",", "Op0", ",", "CCValid", ",", "CCMask", ",", "Op4", ")", ";", "if", "(", "UpdatedNode", "!=", "Node", ")", "{", "ReplaceNode", "(", "Node", ",", "UpdatedNode", ")", ";", "Node", "=", "UpdatedNode", ";", "}", "}", "break", ";", "}", "case", "ISD", "::", "INSERT_VECTOR_ELT", ":", "{", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "ElemBitSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "ElemBitSize", "==", "<NUM_LIT>", ")", "{", "if", "(", "tryGather", "(", "Node", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return", ";", "}", "else", "if", "(", "ElemBitSize", "==", "<NUM_LIT>", ")", "{", "if", "(", "tryGather", "(", "Node", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return", ";", "}", "break", ";", "}", "case", "ISD", "::", "BUILD_VECTOR", ":", "{", "auto", "", "BVN", "=", "cast", "<", "BuildVectorSDNode", ">", "(", "Node", ")", ";", "SystemZVectorConstantInfo", "VCI", "(", "BVN", ")", ";", "if", "(", "VCI", ".", "isVectorConstantLegal", "(", "", "Subtarget", ")", ")", "{", "loadVectorConstant", "(", "VCI", ",", "Node", ")", ";", "return", ";", "}", "break", ";", "}", "case", "ISD", "::", "ConstantFP", ":", "{", "APFloat", "Imm", "=", "cast", "<", "ConstantFPSDNode", ">", "(", "Node", ")", "->", "getValueAPF", "(", ")", ";", "if", "(", "Imm", ".", "isZero", "(", ")", "\|\|", "Imm", ".", "isNegZero", "(", ")", ")", "break", ";", "SystemZVectorConstantInfo", "VCI", "(", "Imm", ")", ";", "bool", "Success", "=", "VCI", ".", "isVectorConstantLegal", "(", "", "Subtarget", ")", ";", "(", "void", ")", "Success", ";", "assert", "(", "Success", "&&", "<STR_LIT>", "Expected legal FP immediate", "<STR_LIT>", ")", ";", "loadVectorConstant", "(", "VCI", ",", "Node", ")", ";", "return", ";", "}", "case", "ISD", "::", "STORE", ":", "{", "if", "(", "tryFoldLoadStoreIntoMemOperand", "(", "Node", ")", ")", "return", ";", "auto", "*", "Store", "=", "cast", "<", "StoreSDNode", ">", "(", "Node", ")", ";", "unsigned", "ElemBitSize", "=", "Store", "->", "getValue", "(", ")", ".", "getValueSizeInBits", "(", ")", ";", "if", "(", "ElemBitSize", "==", "<NUM_LIT>", ")", "{", "if", "(", "tryScatter", "(", "Store", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return", ";", "}", "else", "if", "(", "ElemBitSize", "==", "<NUM_LIT>", ")", "{", "if", "(", "tryScatter", "(", "Store", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return", ";", "}", "break", ";", "}", "}", "SelectCode", "(", "Node", ")", ";", "}" ]	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]
LLVM	X86	CPP	next_suggestion	CPU	6,337	[ "return", "SDValue", "(", ")", ";" ]	[ "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Idx", ")", ")", "{", "unsigned", "IdxVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "Idx", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "ElemsPerChunk", "=", "<NUM_LIT>", "/", "ElVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "NormalizedIdxVal", "=", "(", "(", "(", "IdxVal", "", "ElVT", ".", "getSizeInBits", "(", ")", ")", "/", "<NUM_LIT>", ")", "", "ElemsPerChunk", ")", ";", "SDValue", "VecIdx", "=", "DAG", ".", "getConstant", "(", "NormalizedIdxVal", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "dl", ",", "ResultVT", ",", "Vec", ",", "VecIdx", ")", ";", "return", "Result", ";", "}" ]
LLVM	BPF	CPP	next_suggestion	Virtual ISA	6,338	[ "if", "(", "!", "InnerCast", ")", "return", "std", "::", "nullopt", ";" ]	[ "static", "std", "::", "optional", "<", "CastGEPCast", ">", "match", "(", "Value", "", "I", ")", "{", "auto", "", "OuterCast", "=", "dyn_cast", "<", "AddrSpaceCastInst", ">", "(", "I", ")", ";", "if", "(", "!", "OuterCast", ")", "return", "std", "::", "nullopt", ";", "auto", "", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "OuterCast", "->", "getPointerOperand", "(", ")", ")", ";", "if", "(", "!", "GEP", ")", "return", "std", "::", "nullopt", ";", "auto", "", "InnerCast", "=", "dyn_cast", "<", "AddrSpaceCastInst", ">", "(", "GEP", "->", "getPointerOperand", "(", ")", ")", ";" ]
LLVM	PTX	CPP	stmt_completion	GPU	6,339	[ "Context", ",", "EVT", "VT", ")", "{" ]	[ "unsigned", "PTXTargetLowering", "::", "getNumRegisters", "(", "LLVMContext", "&" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	6,340	[ ")", ";" ]	[ "inline", "bool", "BitTracker", "::", "has", "(", "unsigned", "Reg", ")", "const", "{", "return", "Map", ".", "find", "(", "Reg", ")", "!=", "Map", ".", "end", "(" ]
LLVM	Mips	CPP	next_suggestion	CPU	6,341	[ "Streamer", "->", "EmitIntValue", "(", "ri_gp_value", ",", "<NUM_LIT>", ")", ";" ]	[ "Streamer", "->", "SwitchSection", "(", "Sec", ")", ";", "Streamer", "->", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Streamer", "->", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Streamer", "->", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Streamer", "->", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Streamer", "->", "EmitIntValue", "(", "ri_gprmask", ",", "<NUM_LIT>", ")", ";", "Streamer", "->", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Streamer", "->", "EmitIntValue", "(", "ri_cprmask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "Streamer", "->", "EmitIntValue", "(", "ri_cprmask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "Streamer", "->", "EmitIntValue", "(", "ri_cprmask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "Streamer", "->", "EmitIntValue", "(", "ri_cprmask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "Streamer", "->", "EmitIntValue", "(", "ri_gp_value", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "const", "MCSectionELF", "", "Sec", "=", "Context", ".", "getELFSection", "(", "<STR_LIT>", ".reginfo", "<STR_LIT>", ",", "ELF", "::", "SHT_MIPS_REGINFO", ",", "ELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getMetadata", "(", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "MCA", ".", "getOrCreateSectionData", "(", "", "Sec", ")", ".", "setAlignment", "(", "Features", "&", "Mips", "::", "FeatureN32", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "Streamer", "->", "SwitchSection", "(", "Sec", ")", ";", "Streamer", "->", "EmitIntValue", "(", "ri_gprmask", ",", "<NUM_LIT>", ")", ";", "Streamer", "->", "EmitIntValue", "(", "ri_cprmask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "Streamer", "->", "EmitIntValue", "(", "ri_cprmask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "Streamer", "->", "EmitIntValue", "(", "ri_cprmask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "Streamer", "->", "EmitIntValue", "(", "ri_cprmask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "assert", "(", "(", "ri_gp_value", "&", "<NUM_LIT>", ")", "==", "ri_gp_value", ")", ";" ]
GCC	aarch64	MD	next_suggestion	CPU	6,342	[ "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC_NZ", "CC_REGNUM", ")", "(", "compare", ":", "CC_NZ", "(", "minus", ":", "GPI", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	i386	CPP	stmt_completion	CPU	6,343	[ "_", "_", "A", ")", ";" ]	[ "return", "_", "mm_set_epi64", "(", "(", "_", "_", "m64", ")", "<NUM_LIT>", "LL", "," ]
LLVM	AMDGPU	CPP	code_generation	GPU	6,344	[ "bool", "SIRegisterInfo", "::", "spillSGPR", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "int", "Index", ",", "RegScavenger", "", "RS", ",", "bool", "OnlyToVGPR", ")", "const", "{", "MachineBasicBlock", "", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineFunction", "", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "SIMachineFunctionInfo", "", "MFI", "=", "MF", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "DenseSet", "<", "Register", ">", "SGPRSpillVGPRDefinedSet", ";", "ArrayRef", "<", "SIMachineFunctionInfo", "::", "SpilledReg", ">", "VGPRSpills", "=", "MFI", "->", "getSGPRToVGPRSpills", "(", "Index", ")", ";", "bool", "SpillToVGPR", "=", "!", "VGPRSpills", ".", "empty", "(", ")", ";", "if", "(", "OnlyToVGPR", "&&", "!", "SpillToVGPR", ")", "return", "false", ";", "const", "SIInstrInfo", "", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "Register", "SuperReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "IsKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "SpillToVGPR", "\|\|", "(", "SuperReg", "!=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", "&&", "SuperReg", "!=", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ")", ";", "assert", "(", "SuperReg", "!=", "AMDGPU", "::", "M0", "&&", "<STR_LIT>", "m0 should never spill", "<STR_LIT>", ")", ";", "assert", "(", "SuperReg", "!=", "AMDGPU", "::", "EXEC_LO", "&&", "SuperReg", "!=", "AMDGPU", "::", "EXEC_HI", "&&", "SuperReg", "!=", "AMDGPU", "::", "EXEC", "&&", "<STR_LIT>", "exec should never spill", "<STR_LIT>", ")", ";", "unsigned", "EltSize", "=", "<NUM_LIT>", ";", "const", "TargetRegisterClass", "", "RC", "=", "getPhysRegClass", "(", "SuperReg", ")", ";", "ArrayRef", "<", "int16_t", ">", "SplitParts", "=", "getRegSplitParts", "(", "RC", ",", "EltSize", ")", ";", "unsigned", "NumSubRegs", "=", "SplitParts", ".", "empty", "(", ")", "?", "<NUM_LIT>", ":", "SplitParts", ".", "size", "(", ")", ";", "if", "(", "SpillToVGPR", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "<NUM_LIT>", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "SIMachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "VGPRSpills", "[", "i", "]", ";", "bool", "UseKill", "=", "IsKill", "&&", "i", "==", "NumSubRegs", "-", "<NUM_LIT>", ";", "bool", "VGPRDefined", "=", "true", ";", "if", "(", "MBB", "==", "&", "MF", "->", "front", "(", ")", ")", "VGPRDefined", "=", "!", "SGPRSpillVGPRDefinedSet", ".", "insert", "(", "Spill", ".", "VGPR", ")", ".", "second", ";", "auto", "MIB", "=", "BuildMI", "(", "", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "AMDGPU", "::", "V_WRITELANE_B32", ")", ",", "Spill", ".", "VGPR", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "UseKill", ")", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ",", "VGPRDefined", "?", "<NUM_LIT>", ":", "RegState", "::", "Undef", ")", ";", "if", "(", "i", "==", "<NUM_LIT>", "&&", "NumSubRegs", ">", "<NUM_LIT>", ")", "{", "MIB", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "if", "(", "NumSubRegs", ">", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "SuperReg", ",", "getKillRegState", "(", "UseKill", ")", "\|", "RegState", "::", "Implicit", ")", ";", "}", "}", "else", "{", "Register", "TmpVGPR", "=", "RS", "->", "scavengeRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ",", "MI", ",", "<NUM_LIT>", ")", ";", "RS", "->", "setRegUsed", "(", "TmpVGPR", ")", ";", "unsigned", "SubKillState", "=", "getKillRegState", "(", "(", "NumSubRegs", "==", "<NUM_LIT>", ")", "&&", "IsKill", ")", ";", "unsigned", "PerVGPR", "=", "<NUM_LIT>", ";", "unsigned", "NumVGPRs", "=", "(", "NumSubRegs", "+", "(", "PerVGPR", "-", "<NUM_LIT>", ")", ")", "/", "PerVGPR", ";", "int64_t", "VGPRLanes", "=", "(", "<NUM_LIT>", "LL", "<<", "std", "::", "min", "(", "PerVGPR", ",", "NumSubRegs", ")", ")", "-", "<NUM_LIT>", "LL", ";", "for", "(", "unsigned", "Offset", "=", "<NUM_LIT>", ";", "Offset", "<", "NumVGPRs", ";", "++", "Offset", ")", "{", "unsigned", "TmpVGPRFlags", "=", "RegState", "::", "Undef", ";", "for", "(", "unsigned", "i", "=", "Offset", "", "PerVGPR", ",", "e", "=", "std", "::", "min", "(", "(", "Offset", "+", "<NUM_LIT>", ")", "", "PerVGPR", ",", "NumSubRegs", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "<NUM_LIT>", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "MachineInstrBuilder", "WriteLane", "=", "BuildMI", "(", "", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "AMDGPU", "::", "V_WRITELANE_B32", ")", ",", "TmpVGPR", ")", ".", "addReg", "(", "SubReg", ",", "SubKillState", ")", ".", "addImm", "(", "i", "%", "PerVGPR", ")", ".", "addReg", "(", "TmpVGPR", ",", "TmpVGPRFlags", ")", ";", "TmpVGPRFlags", "=", "<NUM_LIT>", ";", "if", "(", "NumSubRegs", ">", "<NUM_LIT>", ")", "{", "unsigned", "SuperKillState", "=", "<NUM_LIT>", ";", "if", "(", "i", "+", "<NUM_LIT>", "==", "NumSubRegs", ")", "SuperKillState", "\|=", "getKillRegState", "(", "IsKill", ")", ";", "WriteLane", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "Implicit", "\|", "SuperKillState", ")", ";", "}", "}", "buildSGPRSpillLoadStore", "(", "MI", ",", "Index", ",", "Offset", ",", "EltSize", ",", "TmpVGPR", ",", "VGPRLanes", ",", "RS", ",", "false", ")", ";", "}", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "MFI", "->", "addToSpilledSGPRs", "(", "NumSubRegs", ")", ";", "return", "true", ";", "}" ]	[ "If", "OnlyToVGPR", "is", "true", ",", "this", "will", "only", "succeed", "if", "this", "manages", "to", "find", "a", "free", "VGPR", "lane", "to", "spill", "." ]
GCC	avr	CPP	program_repair	MPU	6,345	[ "<FIXS>", "return", "", "l", "=", "<NUM_LIT>", ",", "(", "TINY_ADIW", "(", "%", "E1", ",", "%", "F1", ",", "<NUM_LIT>", ")", "CR_TAB", "<STR_LIT>", "ld %D0,%1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %C0,-%1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld __tmp_reg__,-%1", "<STR_LIT>", "CR_TABTINY_SBIW", "(", "%", "E1", ",", "%", "F1", ",", "<NUM_LIT>", ")", "CR_TAB", "<STR_LIT>", "ld %A0,%1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %B0,__tmp_reg__", "<STR_LIT>", ")", ";", "<FIXE>", "<FIXS>", "return", "", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "ld %A0,%1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %B0,%1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld __tmp_reg__,%1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %D0,%1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %C0,__tmp_reg__", "<STR_LIT>", ")", ";", "<FIXE>", "<FIXS>", "return", "", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "ld %A0,%1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %B0,%1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %C0,%1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %D0,%1", "<STR_LIT>", ")", ";", "<FIXE>", "<FIXS>", "return", "", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "ld %A0,%1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %B0,%1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %C0,%1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %D0,%1", "<STR_LIT>", "CR_TABTINY_SBIW", "(", "%", "E1", ",", "%", "F1", ",", "<NUM_LIT>", ")", ")", ";", "<FIXE>" ]	[ "if", "(", "reg_dest", "==", "reg_base", ")", "{", "<BUGS>", "return", "", "l", "=", "<NUM_LIT>", ",", "(", "TINY_ADIW", "(", "%", "E1", ",", "%", "F1", ",", "<NUM_LIT>", ")", "CR_TAB", "<STR_LIT>", "ld %D0,%1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %C0,-%1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld __tmp_reg__,-%1", "<STR_LIT>", "CR_TABTINY_SBIW", "(", "%", "E1", ",", "%", "F1", ",", "<NUM_LIT>", ")", "CR_TAB", "<STR_LIT>", "ld %A0,%1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %B0,__tmp_reg__", "<STR_LIT>", ")", ";", "<BUGE>", "}", "else", "if", "(", "reg_dest", "==", "reg_base", "-", "<NUM_LIT>", ")", "{", "<BUGS>", "return", "", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "ld %A0,%1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %B0,%1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld __tmp_reg__,%1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %D0,%1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %C0,__tmp_reg__", "<STR_LIT>", ")", ";", "<BUGE>", "}", "else", "if", "(", "reg_unused_after", "(", "insn", ",", "base", ")", ")", "{", "<BUGS>", "return", "", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "ld %A0,%1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %B0,%1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %C0,%1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %D0,%1", "<STR_LIT>", ")", ";", "<BUGE>", "}", "else", "{", "<BUGS>", "return", "", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "ld %A0,%1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %B0,%1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %C0,%1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %D0,%1", "<STR_LIT>", "CR_TABTINY_SBIW", "(", "%", "E1", ",", "%", "F1", ",", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "}", "}", "static", "const", "char", "", "avr_out_movsi_r_mr_reg_disp_tiny", "(", "rtx_insn", "", "insn", ",", "rtx", "op", "[", "]", ",", "int", "*", "l", ")", "{" ]
LLVM	ARM	CPP	stmt_completion	CPU	6,346	[ ")", "'", ";" ]	[ "const", "MCExpr", "*", "Expr", "=", "getSubExpr", "(", ")", ";", "if", "(", "Expr", "->", "getKind", "(", ")", "!=", "MCExpr", "::", "SymbolRef", ")", "OS", "<<", "'", "(", "'", ";", "Expr", "->", "print", "(", "OS", ")", ";", "if", "(", "Expr", "->", "getKind", "(", ")", "!=", "MCExpr", "::", "SymbolRef", ")", "OS", "<<", "'" ]
GCC	mips	MD	stmt_completion	CPU	6,347	[ "RETURN_ADDR_REGNUM", ")", ")", "]" ]	[ "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_GET_FCSR", ")", ")", "(", "clobber", "(", "reg", ":", "P", "PIC_FUNCTION_ADDR_REGNUM", ")", ")", "(", "clobber", "(", "reg", ":", "P" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	6,348	[ "Allocated", ")", "{" ]	[ "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "WaveSize", "=", "ST", ".", "getWavefrontSize", "(", ")", ";", "unsigned", "Size", "=", "FrameInfo", ".", "getObjectSize", "(", "FI", ")", ";", "unsigned", "NumLanes", "=", "Size", "/", "<NUM_LIT>", ";", "if", "(", "NumLanes", ">", "WaveSize", ")", "return", "false", ";", "assert", "(", "Size", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "invalid sgpr spill size", "<STR_LIT>", ")", ";", "assert", "(", "ST", ".", "getRegisterInfo", "(", ")", "->", "spillSGPRToVGPR", "(", ")", "&&", "<STR_LIT>", "not spilling SGPRs to VGPRs", "<STR_LIT>", ")", ";", "unsigned", "&", "NumSpillLanes", "=", "SpillToPhysVGPRLane", "?", "NumPhysicalVGPRSpillLanes", ":", "NumVirtualVGPRSpillLanes", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumLanes", ";", "++", "I", ",", "++", "NumSpillLanes", ")", "{", "unsigned", "LaneIndex", "=", "(", "NumSpillLanes", "%", "WaveSize", ")", ";", "bool", "Allocated", "=", "SpillToPhysVGPRLane", "?", "allocatePhysicalVGPRForSGPRSpills", "(", "MF", ",", "FI", ",", "LaneIndex", ",", "IsPrologEpilog", ")", ":", "allocateVirtualVGPRForSGPRSpills", "(", "MF", ",", "FI", ",", "LaneIndex", ")", ";", "if", "(", "!" ]
GCC	rs6000	MD	next_suggestion	CPU	6,349	[ "(", "unspec", ":", "V8HI", "[", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	X86	CPP	next_suggestion	CPU	6,350	[ "case", "<NUM_LIT>", ":" ]	[ "static", "int", "getID", "(", "struct", "InternalInstruction", "", "insn", ",", "const", "void", "", "miiArg", ")", "{", "uint16_t", "attrMask", ";", "uint16_t", "instructionID", ";", "dbgprintf", "(", "insn", ",", "<STR_LIT>", "getID()", "<STR_LIT>", ")", ";", "attrMask", "=", "ATTR_NONE", ";", "if", "(", "insn", "->", "mode", "==", "MODE_64BIT", ")", "attrMask", "\|=", "ATTR_64BIT", ";", "if", "(", "insn", "->", "vectorExtensionType", "!=", "TYPE_NO_VEX_XOP", ")", "{", "attrMask", "\|=", "(", "insn", "->", "vectorExtensionType", "==", "TYPE_EVEX", ")", "?", "ATTR_EVEX", ":", "ATTR_VEX", ";", "if", "(", "insn", "->", "vectorExtensionType", "==", "TYPE_EVEX", ")", "{", "switch", "(", "ppFromEVEX3of4", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "{", "case", "VEX_PREFIX_66", ":", "attrMask", "\|=", "ATTR_OPSIZE", ";", "break", ";", "case", "VEX_PREFIX_F3", ":", "attrMask", "\|=", "ATTR_XS", ";", "break", ";", "case", "VEX_PREFIX_F2", ":", "attrMask", "\|=", "ATTR_XD", ";", "break", ";", "}", "if", "(", "zFromEVEX4of4", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "attrMask", "\|=", "ATTR_EVEXKZ", ";", "if", "(", "bFromEVEX4of4", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "attrMask", "\|=", "ATTR_EVEXB", ";", "if", "(", "aaaFromEVEX4of4", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "attrMask", "\|=", "ATTR_EVEXK", ";", "if", "(", "lFromEVEX4of4", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "attrMask", "\|=", "ATTR_VEXL", ";", "if", "(", "l2FromEVEX4of4", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "attrMask", "\|=", "ATTR_EVEXL2", ";", "}", "else", "if", "(", "insn", "->", "vectorExtensionType", "==", "TYPE_VEX_3B", ")", "{", "switch", "(", "ppFromVEX3of3", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "{", "case", "VEX_PREFIX_66", ":", "attrMask", "\|=", "ATTR_OPSIZE", ";", "break", ";", "case", "VEX_PREFIX_F3", ":", "attrMask", "\|=", "ATTR_XS", ";", "break", ";", "case", "VEX_PREFIX_F2", ":", "attrMask", "\|=", "ATTR_XD", ";", "break", ";", "}", "if", "(", "lFromVEX3of3", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "attrMask", "\|=", "ATTR_VEXL", ";", "}", "else", "if", "(", "insn", "->", "vectorExtensionType", "==", "TYPE_VEX_2B", ")", "{", "switch", "(", "ppFromVEX2of2", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "{", "case", "VEX_PREFIX_66", ":", "attrMask", "\|=", "ATTR_OPSIZE", ";", "break", ";", "case", "VEX_PREFIX_F3", ":", "attrMask", "\|=", "ATTR_XS", ";", "break", ";", "case", "VEX_PREFIX_F2", ":", "attrMask", "\|=", "ATTR_XD", ";", "break", ";", "}", "if", "(", "lFromVEX2of2", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "attrMask", "\|=", "ATTR_VEXL", ";", "}", "else", "if", "(", "insn", "->", "vectorExtensionType", "==", "TYPE_XOP", ")", "{", "switch", "(", "ppFromXOP3of3", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "{", "case", "VEX_PREFIX_66", ":", "attrMask", "\|=", "ATTR_OPSIZE", ";", "break", ";", "case", "VEX_PREFIX_F3", ":", "attrMask", "\|=", "ATTR_XS", ";", "break", ";", "case", "VEX_PREFIX_F2", ":", "attrMask", "\|=", "ATTR_XD", ";", "break", ";", "}", "if", "(", "lFromXOP3of3", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "attrMask", "\|=", "ATTR_VEXL", ";", "}", "else", "{", "return", "-", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "!", "insn", "->", "mandatoryPrefix", ")", "{", "if", "(", "insn", "->", "hasOpSize", "&&", "(", "insn", "->", "mode", "!=", "MODE_16BIT", ")", ")", "attrMask", "\|=", "ATTR_OPSIZE", ";", "if", "(", "insn", "->", "hasAdSize", ")", "attrMask", "\|=", "ATTR_ADSIZE", ";", "if", "(", "insn", "->", "opcodeType", "==", "ONEBYTE", ")", "{", "if", "(", "insn", "->", "repeatPrefix", "==", "<NUM_LIT>", "&&", "(", "insn", "->", "opcode", "==", "<NUM_LIT>", ")", ")", "attrMask", "\|=", "ATTR_XS", ";", "}", "else", "{", "if", "(", "insn", "->", "repeatPrefix", "==", "<NUM_LIT>", ")", "attrMask", "\|=", "ATTR_XD", ";", "else", "if", "(", "insn", "->", "repeatPrefix", "==", "<NUM_LIT>", ")", "attrMask", "\|=", "ATTR_XS", ";", "}", "}", "else", "{", "switch", "(", "insn", "->", "mandatoryPrefix", ")", "{" ]
LLVM	AArch64	TD	next_suggestion	CPU	6,351	[ "}" ]	[ "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "DiagnosticType", "=", "<STR_LIT>", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	6,352	[ "Entry", ".", "Node", "=", "Argument", ";" ]	[ "ARMFunctionInfo", "", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "unsigned", "ARMPCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ARMConstantPoolValue", "", "CPV", "=", "ARMConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "ARMPCLabelIndex", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "PCAdj", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "ARMPCLabelIndex", ",", "MVT", "::", "i32", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";" ]
LLVM	ARM64	TD	stmt_completion	CPU	6,353	[ "<STR_LIT>", ";" ]	[ "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=" ]
LLVM	AVR	CPP	stmt_completion	MPU	6,354	[ ":", "mbb", ")", "{" ]	[ "const", "TargetInstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "MachineBasicBlock", "&", "mbb", ":", "MF", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "for", "(", "MachineInstr", "&", "mi" ]
LLVM	ARM	TD	stmt_completion	CPU	6,355	[ "=", "Imm0_32AsmOperand", ";" ]	[ "return", "Imm", ">", "=", "<NUM_LIT>", "&", "&", "Imm", "<", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	6,356	[ ")", "{" ]	[ "ScheduleDAGMILive", "(", "C", ",", "S" ]
LLVM	X86	CPP	code_generation	CPU	6,357	[ "bool", "X86ATTAsmParser", "::", "ParseInstruction", "(", "const", "StringRef", "&", "Name", ",", "MCInst", "&", "Inst", ")", "{", "SmallVector", "<", "X86Operand", ",", "<NUM_LIT>", ">", "Operands", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Name", ")", ")", ";", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Star", ")", ")", "{", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "*", "<STR_LIT>", ")", ")", ";", "}", "Operands", ".", "push_back", "(", "X86Operand", "(", ")", ")", ";", "if", "(", "ParseOperand", "(", "Operands", ".", "back", "(", ")", ")", ")", "return", "true", ";", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "X86Operand", "(", ")", ")", ";", "if", "(", "ParseOperand", "(", "Operands", ".", "back", "(", ")", ")", ")", "return", "true", ";", "}", "}", "if", "(", "!", "MatchInstruction", "(", "Operands", ",", "Inst", ")", ")", "return", "false", ";", "Error", "(", "Loc", ",", "<STR_LIT>", "unrecognized instruction", "<STR_LIT>", ")", ";", "return", "true", ";", "}" ]	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]
LLVM	ARM	TD	next_suggestion	CPU	6,358	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>", ">", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";" ]
GCC	s390	CPP	stmt_completion	MPU	6,359	[ "NULL", ";" ]	[ "ite", "=", "SET_SRC", "(", "PATTERN", "(", "insn", ")", ")", ";", "if", "(", "GET_CODE", "(", "ite", ")", "!=", "IF_THEN_ELSE", ")", "break", ";", "cc", "=", "XEXP", "(", "XEXP", "(", "ite", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "REG_P", "(", "cc", ")", "\|\|", "!", "CC_REGNO_P", "(", "REGNO", "(", "cc", ")", ")", ")", "break", ";", "if", "(", "find_reg_note", "(", "insn", ",", "REG_DEAD", ",", "cc", ")", ")", "return", "insn", ";", "break", ";", "}", "return" ]
LLVM	VE	TD	stmt_completion	CPU	6,360	[ "$", "vl", ",", "v256f64", ":", "$", "pt", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "int_ve_vl_vaddswsx_vsvmvl", "simm7", ":", "$", "I", ",", "v256f64", ":", "$", "vz", ",", "v256i1", ":", "$", "vm", ",", "v256f64", ":", "$", "pt", ",", "i32", ":", "$", "vl", ")", ",", "(", "VADDSWSXivml_v", "(", "LO7", "$", "I", ")", ",", "v256f64", ":", "$", "vz", ",", "v256i1", ":", "$", "vm", ",", "i32", ":" ]
GCC	sparc	MD	stmt_completion	CPU	6,361	[ ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]	[ "(", "unspec", ":", "DI", "[", "(", "match_operand" ]
GCC	c6x	CPP	stmt_completion	VLIW	6,362	[ "src2", ")", "{" ]	[ "_", "clrr", "(", "int", "src1", ",", "int" ]
GCC	i386	CPP	stmt_completion	CPU	6,363	[ "_", "Y", ",", "<NUM_LIT>", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]	[ "return", "(", "_", "_", "mmask8", ")", "_", "_", "builtin_ia32_ucmpw128_mask", "(", "(", "_", "_", "v8hi", ")", "_", "_", "X", ",", "(", "_", "_", "v8hi", ")", "_" ]
LLVM	Sparc	CPP	stmt_completion	CPU	6,364	[ "(", "MCRegister", "Reg", ")", "{" ]	[ "static", "const", "char", "*", "getRegisterName" ]
GCC	pdp11	CPP	program_repair	MPU	6,365	[ "<FIXS>", "static", "bool", "pdp11_rtx_costs", "(", "rtx", ",", "machine_mode", ",", "int", ",", "int", ",", "int", "*", ",", "bool", ")", ";", "<FIXE>" ]	[ "static", "const", "char", "", "singlemove_string", "(", "rtx", "", ")", ";", "static", "bool", "pdp11_assemble_integer", "(", "rtx", ",", "unsigned", "int", ",", "int", ")", ";", "<BUGS>", "static", "bool", "pdp11_rtx_costs", "(", "rtx", ",", "int", ",", "int", ",", "int", ",", "int", "*", ",", "bool", ")", ";", "<BUGE>", "static", "bool", "pdp11_return_in_memory", "(", "const_tree", ",", "const_tree", ")", ";", "static", "rtx", "pdp11_function_value", "(", "const_tree", ",", "const_tree", ",", "bool", ")", ";", "static", "rtx", "pdp11_libcall_value", "(", "machine_mode", ",", "const_rtx", ")", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	6,366	[ "true", ";" ]	[ "static", "const", "unsigned", "LoRegList", "[", "]", "=", "{", "ARM", "::", "R1", ",", "ARM", "::", "R3", "}", ";", "static", "const", "unsigned", "ShadowRegList", "[", "]", "=", "{", "ARM", "::", "R0", ",", "ARM", "::", "R1", "}", ";", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "HiRegList", ",", "ShadowRegList", ",", "<NUM_LIT>", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "{", "if", "(", "CanFail", ")", "return", "false", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return" ]
LLVM	Hexagon	TD	next_suggestion	DSP	6,367	[ "let", "mayLoad", "=", "<NUM_LIT>", ";" ]	[ "def", "L2_loadbsw2_pr", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "ModRegs", ":", "$", "Mu2", ")", ",", "<STR_LIT>", ",", "tc_44d3da28", ",", "TypeLD", ">", ",", "Enc_74d4e5", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";" ]
GCC	mn10300	CPP	next_suggestion	MPU	6,368	[ "default", ":" ]	[ "if", "(", "INTVAL", "(", "x", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "INTVAL", "(", "x", ")", "+", "(", "", "unsig", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "INTVAL", "(", "x", ")", "+", "(", "", "unsig", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "INTVAL", "(", "x", ")", "+", "(", "*", "unsig", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "case", "CONST", ":", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "return", "<NUM_LIT>", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	6,369	[ "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "cfiDefCfaOffset", "(", "nullptr", ",", "StackSize", ")", ")", ";" ]	[ "const", "Mips16InstrInfo", "&", "TII", "=", "", "static_cast", "<", "const", "Mips16InstrInfo", "", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "dl", ";", "uint64_t", "StackSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "StackSize", "==", "<NUM_LIT>", "&&", "!", "MFI", ".", "adjustsStack", "(", ")", ")", "return", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "MMI", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "TII", ".", "makeFrame", "(", "Mips", "::", "SP", ",", "StackSize", ",", "MBB", ",", "MBBI", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	6,370	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Ns8", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ns8", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "n1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	ARM64	TD	next_suggestion	CPU	6,371	[ "}" ]	[ "class", "fixedpoint_i64", "<", "ValueType", "FloatVT", ">", ":", "Operand", "<", "FloatVT", ">", ",", "ComplexPattern", "<", "FloatVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "fpimm", ",", "ld", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "Imm1_64Operand", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	6,372	[ "O", ".", "setReg", "(", "NewRegister", ")", ";" ]	[ "Current", "->", "replaceLiveOut", "(", "Register", ",", "NewRegister", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Region after register replace\\n", "<STR_LIT>", ")", ";", "DEBUG", "(", "Current", "->", "print", "(", "dbgs", "(", ")", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", ")", ";", "Current", "=", "Current", "->", "getParent", "(", ")", ";", "}", "}", "for", "(", "MachineRegisterInfo", "::", "reg_iterator", "I", "=", "MRI", "->", "reg_begin", "(", "Register", ")", ",", "E", "=", "MRI", "->", "reg_end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "MachineOperand", "&", "O", "=", "*", "I", ";", "++", "I", ";", "if", "(", "O", ".", "isDef", "(", ")", ")", "continue", ";", "bool", "IsInside", "=", "contains", "(", "O", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";", "bool", "IsLoopPHI", "=", "IsInside", "&&", "(", "O", ".", "getParent", "(", ")", "->", "isPHI", "(", ")", "&&", "O", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "==", "getEntry", "(", ")", ")", ";", "bool", "ShouldReplace", "=", "(", "IsInside", "&&", "ReplaceInside", ")", "\|\|", "(", "!", "IsInside", "&&", "ReplaceOutside", ")", "\|\|", "(", "IncludeLoopPHI", "&&", "IsLoopPHI", ")", ";", "if", "(", "ShouldReplace", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "NewRegister", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying to substitute physical register: ", "<STR_LIT>", "<<", "printReg", "(", "NewRegister", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", "Cannot substitute physical registers", "<STR_LIT>", ")", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Replacing register (region): ", "<STR_LIT>", "<<", "printReg", "(", "Register", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "<STR_LIT>", " with ", "<STR_LIT>", "<<", "printReg", "(", "NewRegister", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";" ]
GCC	rs6000	MD	next_suggestion	CPU	6,373	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V2SI", "[", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "reg", ":", "V2SI", "SPE_ACC_REGNO", ")", "]", "<NUM_LIT>", ")", ")", "(", "set", "(", "reg", ":", "V2SI", "SPE_ACC_REGNO", ")", "(", "unspec", ":", "V2SI", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	X86	CPP	next_suggestion	CPU	6,374	[ "return", "Ctx", ".", "GetOrCreateTemporarySymbol", "(", "Twine", "(", "MAI", ".", "getPrivateGlobalPrefix", "(", ")", ")", "+", "Twine", "(", "MF", "->", "getFunctionNumber", "(", ")", ")", "+", "<STR_LIT>", "$pb", "<STR_LIT>", ")", ";" ]	[ "MCSymbol", "", "X86TargetLowering", "::", "getPICBaseSymbol", "(", "const", "MachineFunction", "", "MF", ",", "MCContext", "&", "Ctx", ")", "const", "{", "const", "MCAsmInfo", "&", "MAI", "=", "*", "getTargetMachine", "(", ")", ".", "getMCAsmInfo", "(", ")", ";" ]
GCC	i386	CPP	next_suggestion	CPU	6,375	[ "}" ]	[ "machine_mode", "mode", "=", "GET_MODE", "(", "operand0", ")", ";", "rtx", "res", ",", "xa", ",", "TWO52", ",", "mask", ";", "rtx_code_label", "*", "label", ";", "TWO52", "=", "ix86_gen_TWO52", "(", "mode", ")", ";", "res", "=", "copy_to_reg", "(", "operand1", ")", ";", "xa", "=", "ix86_expand_sse_fabs", "(", "res", ",", "&", "mask", ")", ";", "label", "=", "ix86_expand_sse_compare_and_jump", "(", "UNLE", ",", "TWO52", ",", "xa", ",", "false", ")", ";", "if", "(", "flag_rounding_math", ")", "{", "ix86_sse_copysign_to_positive", "(", "TWO52", ",", "TWO52", ",", "res", ",", "mask", ")", ";", "xa", "=", "res", ";" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	6,376	[ "}" ]	[ "bool", "Done", "=", "false", ";", "static", "char", "const", "*", "Comma", "=", "<STR_LIT>", ",", "<STR_LIT>", ";", "do", "{", "Tokens", ".", "emplace_back", "(", "Lexer", ".", "getTok", "(", ")", ")", ";", "Lex", "(", ")", ";", "switch", "(", "Tokens", ".", "back", "(", ")", ".", "getKind", "(", ")", ")", "{", "case", "AsmToken", "::", "TokenKind", "::", "Hash", ":", "if", "(", "Tokens", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "if", "(", "(", "Tokens", ".", "end", "(", ")", "-", "<NUM_LIT>", ")", "->", "getKind", "(", ")", "==", "AsmToken", "::", "TokenKind", "::", "Plus", ")", "{", "Tokens", ".", "insert", "(", "Tokens", ".", "end", "(", ")", "-", "<NUM_LIT>", ",", "AsmToken", "(", "AsmToken", "::", "TokenKind", "::", "Comma", ",", "Comma", ")", ")", ";", "Done", "=", "true", ";" ]
GCC	stormy16	MD	program_repair	CPU	6,377	[ "<FIXS>", "{", "xstormy16_compare_op0", "=", "operands", "[", "<NUM_LIT>", "]", "xstormy16_compare_op1", "=", "operands", "[", "<NUM_LIT>", "]", "DONE", "}", ")", "<FIXE>" ]	[ "(", "compare", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", ")", "<BUGE>" ]
GCC	c6x	CPP	next_suggestion	VLIW	6,378	[ "}" ]	[ "if", "(", "decl", "!=", "NULL_TREE", "&&", "!", "flag_reorder_blocks_and_partition", "&&", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", "&&", "c6x_function_in_section_p", "(", "decl", ",", "current_function_section", "(", ")", ")", ")", "return", "false", ";", "return", "true", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	6,379	[ "}" ]	[ "InstructionSelector", "*", "createMipsInstructionSelector", "(", "const", "MipsTargetMachine", "&", "TM", ",", "MipsSubtarget", "&", "Subtarget", ",", "MipsRegisterBankInfo", "&", "RBI", ")", "{", "return", "new", "MipsInstructionSelector", "(", "TM", ",", "Subtarget", ",", "RBI", ")", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	6,380	[ "if", "(", "ShuffleKind", "==", "<NUM_LIT>", ")", "return", "isVMerge", "(", "N", ",", "UnitSize", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";" ]	[ "bool", "PPC", "::", "isVMRGHShuffleMask", "(", "ShuffleVectorSDNode", "*", "N", ",", "unsigned", "UnitSize", ",", "unsigned", "ShuffleKind", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "DAG", ".", "getSubtarget", "(", ")", ".", "getDataLayout", "(", ")", "->", "isLittleEndian", "(", ")", ")", "{", "if", "(", "ShuffleKind", "==", "<NUM_LIT>", ")", "return", "isVMerge", "(", "N", ",", "UnitSize", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "ShuffleKind", "==", "<NUM_LIT>", ")", "return", "isVMerge", "(", "N", ",", "UnitSize", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "return", "false", ";", "}", "else", "{" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	6,381	[ "bits", "<", "<NUM_LIT>", ">", "ThirdImmOp", "=", "<NUM_LIT>", ";" ]	[ "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "let", "isNotUsedInDisasm", "=", "<NUM_LIT>", ";", "let", "Size", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "Opcode", "=", "opc", ";", "bits", "<", "<NUM_LIT>", ">", "OType", "=", "OpType", ".", "INT32", ";", "bit", "HasImm", "=", "<NUM_LIT>", ";", "bit", "IsPredicated", "=", "<NUM_LIT>", ";", "bit", "OutOfSlotData", "=", "<NUM_LIT>", ";", "bit", "HasCompositeImm", "=", "<NUM_LIT>", ";", "SlotType", "Slot", "=", "slot", ";", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Slot", ".", "Value", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "HasImm", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "IsPredicated", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "OutOfSlotData", ";", "bits", "<", "<NUM_LIT>", ">", "hasImmField", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "hasImmField", ";", "bits", "<", "<NUM_LIT>", ">", "startBit", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "startBit", ";", "bits", "<", "<NUM_LIT>", ">", "endBit", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "endBit", ";", "bits", "<", "<NUM_LIT>", ">", "immOpNum", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "immOpNum", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "OType", ";", "bits", "<", "<NUM_LIT>", ">", "ImmOpCount", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "SecondImmOp", "=", "<NUM_LIT>", ";" ]
GCC	tilegx	MD	next_suggestion	VLIW	6,382	[ "rtx", "a", "=", "gen_lowpart", "(", "DImode", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]	[ "<STR_LIT>", "{", "rtx", "result", "=", "gen_lowpart", "(", "DImode", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]
GCC	epiphany	CPP	program_repair	MPU	6,383	[ "<FIXS>", "epiphany_mode_needed", "(", "int", "entity", ",", "rtx_insn", "*", "insn", ")", "<FIXE>" ]	[ "}", "int", "<BUGS>", "epiphany_mode_needed", "(", "int", "entity", ",", "rtx", "insn", ")", "<BUGE>", "{", "enum", "attr_fp_mode", "mode", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	6,384	[ "}" ]	[ "Instruction", "", "AArch64StackTagging", "::", "collectInitializers", "(", "Instruction", "", "StartInst", ",", "Value", "", "StartPtr", ",", "uint64_t", "Size", ",", "InitializerBuilder", "&", "IB", ")", "{", "MemoryLocation", "AllocaLoc", "{", "StartPtr", ",", "Size", "}", ";", "Instruction", "", "LastInst", "=", "StartInst", ";", "BasicBlock", "::", "iterator", "BI", "(", "StartInst", ")", ";", "unsigned", "Count", "=", "<NUM_LIT>", ";", "for", "(", ";", "Count", "<", "ClScanLimit", "&&", "!", "BI", "->", "isTerminator", "(", ")", ";", "++", "BI", ")", "{", "if", "(", "!", "isa", "<", "DbgInfoIntrinsic", ">", "(", "", "BI", ")", ")", "++", "Count", ";", "if", "(", "isNoModRef", "(", "AA", "->", "getModRefInfo", "(", "&", "", "BI", ",", "AllocaLoc", ")", ")", ")", "continue", ";", "if", "(", "!", "isa", "<", "StoreInst", ">", "(", "BI", ")", "&&", "!", "isa", "<", "MemSetInst", ">", "(", "BI", ")", ")", "{", "if", "(", "BI", "->", "mayWriteToMemory", "(", ")", "\|\|", "BI", "->", "mayReadFromMemory", "(", ")", ")", "break", ";", "continue", ";", "}", "if", "(", "StoreInst", "", "NextStore", "=", "dyn_cast", "<", "StoreInst", ">", "(", "BI", ")", ")", "{", "if", "(", "!", "NextStore", "->", "isSimple", "(", ")", ")", "break", ";", "Optional", "<", "int64_t", ">", "Offset", "=", "isPointerOffset", "(", "StartPtr", ",", "NextStore", "->", "getPointerOperand", "(", ")", ",", "", "DL", ")", ";", "if", "(", "!", "Offset", ")", "break", ";", "if", "(", "!", "IB", ".", "addStore", "(", "", "Offset", ",", "NextStore", ",", "DL", ")", ")", "break", ";", "LastInst", "=", "NextStore", ";", "}", "else", "{", "MemSetInst", "", "MSI", "=", "cast", "<", "MemSetInst", ">", "(", "BI", ")", ";", "if", "(", "MSI", "->", "isVolatile", "(", ")", "\|\|", "!", "isa", "<", "ConstantInt", ">", "(", "MSI", "->", "getLength", "(", ")", ")", ")", "break", ";", "if", "(", "!", "isa", "<", "ConstantInt", ">", "(", "MSI", "->", "getValue", "(", ")", ")", ")", "break", ";", "Optional", "<", "int64_t", ">", "Offset", "=", "isPointerOffset", "(", "StartPtr", ",", "MSI", "->", "getDest", "(", ")", ",", "", "DL", ")", ";", "if", "(", "!", "Offset", ")", "break", ";", "if", "(", "!", "IB", ".", "addMemSet", "(", "", "Offset", ",", "MSI", ")", ")", "break", ";", "LastInst", "=", "MSI", ";", "}" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	6,385	[ "}" ]	[ "return", "isCI", "(", "STI", ")", "?", "AMDGPU", "::", "FLAT_SCR_ci", ":", "AMDGPU", "::", "FLAT_SCR_vi", ";", "case", "AMDGPU", "::", "FLAT_SCR_LO", ":", "assert", "(", "!", "isSI", "(", "STI", ")", ")", ";", "return", "isCI", "(", "STI", ")", "?", "AMDGPU", "::", "FLAT_SCR_LO_ci", ":", "AMDGPU", "::", "FLAT_SCR_LO_vi", ";", "case", "AMDGPU", "::", "FLAT_SCR_HI", ":", "assert", "(", "!", "isSI", "(", "STI", ")", ")", ";", "return", "isCI", "(", "STI", ")", "?", "AMDGPU", "::", "FLAT_SCR_HI_ci", ":", "AMDGPU", "::", "FLAT_SCR_HI_vi", ";" ]
GCC	aarch64	CPP	next_suggestion	CPU	6,386	[ "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", "!=", "<NUM_LIT>", ")", "return", "true", ";" ]	[ "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "x", ",", "ALL", ")", "{", "const_rtx", "x", "=", "*", "iter", ";" ]
GCC	m68hc11	MD	next_suggestion	MPU	6,387	[ "<STR_LIT>", ")" ]	[ "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mod", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	Hexagon	TD	stmt_completion	DSP	6,388	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=" ]
GCC	loongarch	CPP	next_suggestion	CPU	6,389	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m128i", "_", "_", "lsx_vmin_b", "(", "_", "_", "m128i", "_", "<NUM_LIT>", ",", "_", "_", "m128i", "_", "<NUM_LIT>", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_lsx_vmin_b", "(", "(", "v16i8", ")", "_", "<NUM_LIT>", ",", "(", "v16i8", ")", "_", "<NUM_LIT>", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	6,390	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
LLVM	Mips	TD	stmt_completion	CPU	6,391	[ ",", "FIELD_FMT_S", ">", ";" ]	[ "class", "MIN_S_ENC", ":", "COP1_3R_FM", "<", "<NUM_LIT>" ]
LLVM	X86	CPP	stmt_completion	CPU	6,392	[ ",", "Vec00", ",", "Vec01", ",", "CC0", ")", ";" ]	[ "EVT", "N10Type", "=", "N10", ".", "getValueType", "(", ")", ";", "if", "(", "N00Type", "!=", "N10Type", "\|\|", "!", "(", "(", "Subtarget", ".", "hasSSE1", "(", ")", "&&", "N00Type", "==", "MVT", "::", "f32", ")", "\|\|", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "N00Type", "==", "MVT", "::", "f64", ")", "\|\|", "(", "Subtarget", ".", "hasFP16", "(", ")", "&&", "N00Type", "==", "MVT", "::", "f16", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", "&&", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "{", "unsigned", "FPOpcode", "=", "convertIntLogicToFPLogicOpcode", "(", "N", "->", "getOpcode", "(", ")", ")", ";", "SDValue", "FPLogic", "=", "DAG", ".", "getNode", "(", "FPOpcode", ",", "DL", ",", "N00Type", ",", "N00", ",", "N10", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "FPLogic", ")", ";", "}", "if", "(", "VT", "!=", "MVT", "::", "i1", "\|\|", "N0", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "SETCC", "\|\|", "!", "N0", ".", "hasOneUse", "(", ")", "\|\|", "!", "N1", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "ISD", "::", "CondCode", "CC0", "=", "cast", "<", "CondCodeSDNode", ">", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "ISD", "::", "CondCode", "CC1", "=", "cast", "<", "CondCodeSDNode", ">", "(", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "hasAVX", "(", ")", "&&", "!", "(", "cheapX86FSETCC_SSE", "(", "CC0", ")", "&&", "cheapX86FSETCC_SSE", "(", "CC1", ")", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NumElts", "=", "<NUM_LIT>", "/", "N00Type", ".", "getSizeInBits", "(", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "", "DAG", ".", "getContext", "(", ")", ",", "N00Type", ",", "NumElts", ")", ";", "EVT", "BoolVecVT", "=", "EVT", "::", "getVectorVT", "(", "", "DAG", ".", "getContext", "(", ")", ",", "MVT", "::", "i1", ",", "NumElts", ")", ";", "SDValue", "ZeroIndex", "=", "DAG", ".", "getVectorIdxConstant", "(", "<NUM_LIT>", ",", "DL", ")", ";", "SDValue", "N01", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N11", "=", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Vec00", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "DL", ",", "VecVT", ",", "N00", ")", ";", "SDValue", "Vec01", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "DL", ",", "VecVT", ",", "N01", ")", ";", "SDValue", "Vec10", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "DL", ",", "VecVT", ",", "N10", ")", ";", "SDValue", "Vec11", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "DL", ",", "VecVT", ",", "N11", ")", ";", "SDValue", "Setcc0", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "BoolVecVT" ]
LLVM	X86	CPP	stmt_completion	CPU	6,393	[ "nullopt", ";" ]	[ "if", "(", "std", "::", "optional", "<", "APInt", ">", "Bits", "=", "extractConstantBits", "(", "C", ")", ")", "return", "Bits", "->", "zextOrTrunc", "(", "NumBits", ")", ";", "return", "std", "::" ]
LLVM	Hexagon	TD	next_suggestion	DSP	6,394	[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	6,395	[ "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "NumElts", ";", "j", "+=", "<NUM_LIT>", ")", "{" ]	[ "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "", "<NUM_LIT>", ")", "WhichResult", "=", "i", "/", "NumElts", ";", "else", "WhichResult", "=", "M", "[", "i", "]", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";" ]
LLVM	VE	CPP	next_suggestion	CPU	6,396	[ "}" ]	[ "assert", "(", "!", "IsMask", "&&", "<STR_LIT>", "Mask reduction isel", "<STR_LIT>", ")", ";", "switch", "(", "VVPOC", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "\\", "return", "ISD", "::", "REDUCE_ISD", ";", "default", ":", "break", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", "Cannot not scalarize this reduction Opcode!", "<STR_LIT>", ")", ";" ]
LLVM	SNES	CPP	stmt_completion	DSP	6,397	[ ")", ";" ]	[ "SNESELFStreamer", "::", "SNESELFStreamer", "(", "MCStreamer", "&", "S", ",", "const", "MCSubtargetInfo", "&", "STI", ")", ":", "SNESTargetStreamer", "(", "S", ")", "{", "MCAssembler", "&", "MCA", "=", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ";", "unsigned", "EFlags", "=", "MCA", ".", "getELFHeaderEFlags", "(" ]
LLVM	X86	CPP	next_suggestion	CPU	6,398	[ "return", "CantUseFP", "&&", "CantUseSP", "(", "MFI", ")", ";" ]	[ "if", "(", "!", "EnableBasePointer", ")", "return", "false", ";", "bool", "CantUseFP", "=", "needsStackRealignment", "(", "MF", ")", ";" ]
LLVM	MSP430	CPP	program_repair	MPU	6,399	[ "<FIXS>", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ObjSize", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "<FIXE>" ]	[ "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "}", "<BUGS>", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ObjSize", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ",", "false", ")", ";", "<BUGE>" ]

GCC

s390

CPP

code_generation

MPU

6,300

[ "static", "int", "s390_builtin_vectorization_cost", "(", "enum", "vect_cost_for_stmt", "type_of_cost", ",", "tree", "vectype", ",", "int", "misalign", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "type_of_cost", ")", "{", "case", "scalar_stmt", ":", "case", "scalar_load", ":", "case", "scalar_store", ":", "case", "vector_stmt", ":", "case", "vector_load", ":", "case", "vector_store", ":", "case", "vector_gather_load", ":", "case", "vector_scatter_store", ":", "case", "vec_to_scalar", ":", "case", "scalar_to_vec", ":", "case", "cond_branch_not_taken", ":", "case", "vec_perm", ":", "case", "vec_promote_demote", ":", "case", "unaligned_load", ":", "case", "unaligned_store", ":", "return", "<NUM_LIT>", ";", "case", "cond_branch_taken", ":", "return", "<NUM_LIT>", ";", "case", "vec_construct", ":", "return", "TYPE_VECTOR_SUBPARTS", "(", "vectype", ")", "-", "<NUM_LIT>", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}" ]

[ "Implement", "targetm.vectorize.builtin_vectorization_cost", "." ]

LLVM

X86

TD

program_repair

CPU

6,301

[ "<FIXS>", "Sched", "[", "sched", "]", ">", ",", "VEX", ",", "VVVV", ";", "<FIXE>", "<FIXS>", "Sched", "[", "sched", ".", "Folded", ",", "sched", ".", "ReadAfterFold", "]", ">", ",", "VEX", ",", "VVVV", ";", "<FIXE>" ]

[ "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "[", "(", "set", "RC", ":", "$", "dst", ",", "(", "OpVT", "(", "OpNode", "RC", ":", "$", "src1", ",", "RC", ":", "$", "src2", ",", "timm", ":", "$", "src3", ")", ")", ")", "]", ">", ",", "<BUGS>", "Sched", "[", "sched", "]", ">", ",", "VEX_4V", ";", "<BUGE>", "def", "rmi", ":", "AVX2AIi8", "opc", ",", "MRMSrcMem", ",", "(", "outs", "RC", ":", "$", "dst", ")", ",", "(", "ins", "RC", ":", "$", "src1", ",", "x86memop", ":", "$", "src2", ",", "u8imm", ":", "$", "src3", ")", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "[", "(", "set", "RC", ":", "$", "dst", ",", "(", "OpVT", "(", "OpNode", "RC", ":", "$", "src1", ",", "(", "load", "addr", ":", "$", "src2", ")", ",", "timm", ":", "$", "src3", ")", ")", ")", "]", ">", ",", "<BUGS>", "Sched", "[", "sched", ".", "Folded", ",", "sched", ".", "ReadAfterFold", "]", ">", ",", "VEX_4V", ";", "<BUGE>", "def", ":", "Pat", "(", "OpVT", "(", "OpNode", "(", "load", "addr", ":", "$", "src2", ")", ",", "RC", ":", "$", "src1", ",", "timm", ":", "$", "src3", ")", ")", "," ]

LLVM

Hexagon

TD

next_suggestion

DSP

6,302

[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";" ]

GCC

loongarch

CPP

code_generation

CPU

6,303

[ "int", "loongarch_address_insns", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "bool", "might_split_p", ")", "{", "struct", "loongarch_address_info", "addr", ";", "int", "factor", ";", "if", "(", "!", "loongarch_classify_address", "(", "&", "addr", ",", "x", ",", "mode", ",", "false", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "mode", "!=", "BLKmode", "&&", "might_split_p", ")", "factor", "=", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "UNITS_PER_WORD", "-", "<NUM_LIT>", ")", "/", "UNITS_PER_WORD", ";", "else", "factor", "=", "<NUM_LIT>", ";", "if", "(", "loongarch_classify_address", "(", "&", "addr", ",", "x", ",", "mode", ",", "false", ")", ")", "switch", "(", "addr", ".", "type", ")", "{", "case", "ADDRESS_REG", ":", "return", "factor", ";", "case", "ADDRESS_REG_REG", ":", "return", "factor", ";", "case", "ADDRESS_CONST_INT", ":", "return", "factor", ";", "case", "ADDRESS_SYMBOLIC", ":", "return", "factor", "*", "loongarch_symbol_insns", "(", "addr", ".", "symbol_type", ",", "mode", ")", ";", "}", "return", "<NUM_LIT>", ";", "}" ]

[ "Return", "the", "number", "of", "instructions", "needed", "to", "load", "or", "store", "a", "value", "of", "mode", "MODE", "at", "address", "X", ".", "Return", "0", "if", "X", "is", "n't", "valid", "for", "MODE", ".", "Assume", "that", "multiword", "moves", "may", "need", "to", "be", "split", "into", "word", "moves", "if", "MIGHT_SPLIT_P", ",", "otherwise", "assume", "that", "a", "single", "load", "or", "store", "is", "enough", "." ]

GCC

i386

CPP

stmt_completion

CPU

6,304

[ ")", "_", "_", "P", ";" ]

[ "_", "mm256_load_pd", "(", "double", "const", "*", "_", "_", "P", ")", "{", "return", "*", "(", "_", "_", "m256d", "*" ]

LLVM

AArch64

CPP

next_suggestion

CPU

6,305

[ "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "StatusReg", ",", "getKillRegState", "(", "StatusDead", ")", ")", ".", "addMBB", "(", "LoadCmpBB", ")", ";" ]

[ "MF", "->", "insert", "(", "++", "StoreBB", "->", "getIterator", "(", ")", ",", "DoneBB", ")", ";", "if", "(", "!", "StatusDead", ")", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "StatusReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "LdarOp", ")", ",", "Dest", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "AddrReg", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "CmpOp", ")", ",", "ZeroReg", ")", ".", "addReg", "(", "Dest", ".", "getReg", "(", ")", ",", "getKillRegState", "(", "Dest", ".", "isDead", "(", ")", ")", ")", ".", "addReg", "(", "DesiredReg", ")", ".", "addImm", "(", "ExtendImm", ")", ";", "BuildMI", "(", "LoadCmpBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addMBB", "(", "DoneBB", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "DoneBB", ")", ";", "LoadCmpBB", "->", "addSuccessor", "(", "StoreBB", ")", ";", "BuildMI", "(", "StoreBB", ",", "DL", ",", "TII", "->", "get", "(", "StlrOp", ")", ",", "StatusReg", ")", ".", "addReg", "(", "NewReg", ")", ".", "addReg", "(", "AddrReg", ")", ";" ]

LLVM

CellSPU

TD

stmt_completion

MPU

6,306

[ "<", "v2i64", ">", ";" ]

[ "def", "v2i64", ":", "BGVecInst" ]

LLVM

Hexagon

TD

next_suggestion

DSP

6,307

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "WordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

6,308

[ "dbgs", "(", ")", "<<", "<STR_LIT>", " CP ", "<STR_LIT>", ";" ]

[ "else", "dbgs", "(", ")", "<<", "<STR_LIT>", "nul\\n", "<STR_LIT>", ";", "if", "(", "BaseType", "==", "FrameIndexBase", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", " Base.FrameIndex ", "<STR_LIT>", "<<", "Base_FrameIndex", "<<", "'", "\\n", "'", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", " Scale ", "<STR_LIT>", "<<", "Scale", "<<", "'", "\\n", "'", "<<", "<STR_LIT>", "IndexReg ", "<STR_LIT>", ";", "if", "(", "NegateIndex", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "negate ", "<STR_LIT>", ";", "if", "(", "IndexReg", ".", "getNode", "(", ")", ")", "IndexReg", ".", "getNode", "(", ")", "->", "dump", "(", "DAG", ")", ";", "else", "dbgs", "(", ")", "<<", "<STR_LIT>", "nul\\n", "<STR_LIT>", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", " Disp ", "<STR_LIT>", "<<", "Disp", "<<", "'", "\\n", "'", "<<", "<STR_LIT>", "GV ", "<STR_LIT>", ";", "if", "(", "GV", ")", "GV", "->", "dump", "(", ")", ";", "else", "dbgs", "(", ")", "<<", "<STR_LIT>", "nul", "<STR_LIT>", ";" ]

LLVM

SystemZ

CPP

code_generation

CPU

6,309

[ "void", "SystemZTargetLowering", "::", "LowerOperationWrapper", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "ATOMIC_LOAD", ":", "{", "SDLoc", "DL", "(", "N", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Untyped", ",", "MVT", "::", "Other", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "MachineMemOperand", "*", "MMO", "=", "cast", "<", "AtomicSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Tys", ",", "Ops", ",", "MVT", "::", "i128", ",", "MMO", ")", ";", "Results", ".", "push_back", "(", "lowerGR128ToI128", "(", "DAG", ",", "Res", ")", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "case", "ISD", "::", "ATOMIC_STORE", ":", "{", "SDLoc", "DL", "(", "N", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "lowerI128ToGR128", "(", "DAG", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "MachineMemOperand", "*", "MMO", "=", "cast", "<", "AtomicSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Tys", ",", "Ops", ",", "MVT", "::", "i128", ",", "MMO", ")", ";", "if", "(", "cast", "<", "AtomicSDNode", ">", "(", "N", ")", "->", "getSuccessOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "Res", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Other", ",", "Res", ")", ",", "<NUM_LIT>", ")", ";", "Results", ".", "push_back", "(", "Res", ")", ";", "break", ";", "}", "case", "ISD", "::", "ATOMIC_CMP_SWAP_WITH_SUCCESS", ":", "{", "SDLoc", "DL", "(", "N", ")", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Untyped", ",", "MVT", "::", "i32", ",", "MVT", "::", "Other", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "lowerI128ToGR128", "(", "DAG", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ",", "lowerI128ToGR128", "(", "DAG", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "}", ";", "MachineMemOperand", "*", "MMO", "=", "cast", "<", "AtomicSDNode", ">", "(", "N", ")", "->", "getMemOperand", "(", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Tys", ",", "Ops", ",", "MVT", "::", "i128", ",", "MMO", ")", ";", "SDValue", "Success", "=", "emitSETCC", "(", "DAG", ",", "DL", ",", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Success", "=", "DAG", ".", "getZExtOrTrunc", "(", "Success", ",", "DL", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "lowerGR128ToI128", "(", "DAG", ",", "Res", ")", ")", ";", "Results", ".", "push_back", "(", "Success", ")", ";", "Results", ".", "push_back", "(", "Res", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "case", "ISD", "::", "BITCAST", ":", "{", "SDValue", "Src", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "i128", "&&", "Src", ".", "getValueType", "(", ")", "==", "MVT", "::", "f128", "&&", "!", "useSoftFloat", "(", ")", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Lo", ",", "Hi", ";", "if", "(", "getRepRegClassFor", "(", "MVT", "::", "f128", ")", "==", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "SDValue", "VecBC", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "MVT", "::", "v2i64", ",", "Src", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "MVT", "::", "i64", ",", "VecBC", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "MVT", "::", "i64", ",", "VecBC", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "}", "else", "{", "assert", "(", "getRepRegClassFor", "(", "MVT", "::", "f128", ")", "==", "&", "<STR_LIT>", "::", "<STR_LIT>", "&&", "<STR_LIT>", "Unrecognized register class for f128.", "<STR_LIT>", ")", ";", "SDValue", "LoFP", "=", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "f64", ",", "Src", ")", ";", "SDValue", "HiFP", "=", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "f64", ",", "Src", ")", ";", "Lo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "MVT", "::", "i64", ",", "LoFP", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "MVT", "::", "i64", ",", "HiFP", ")", ";", "}", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_PAIR", ",", "DL", ",", "MVT", "::", "i128", ",", "Lo", ",", "Hi", ")", ")", ";", "}", "break", ";", "}", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected node to lower", "<STR_LIT>", ")", ";", "}", "}" ]

[ "This", "callback", "is", "invoked", "by", "the", "type", "legalizer", "to", "legalize", "nodes", "with", "an", "illegal", "operand", "type", "but", "legal", "result", "types", "." ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

6,310

[ "return", "Ret", ";" ]

[ "for", "(", "const", "SubtargetFeatureKV", "&", "KV", ":", "WebAssemblyFeatureKV", ")", "{", "if", "(", "Features", "[", "KV", ".", "Value", "]", ")", "Ret", "+=", "(", "StringRef", "(", "<STR_LIT>", "+", "<STR_LIT>", ")", "+", "KV", ".", "Key", "+", "<STR_LIT>", ",", "<STR_LIT>", ")", ".", "str", "(", ")", ";", "}" ]

LLVM

Hexagon

TD

stmt_completion

DSP

6,311

[ "InstrItinClass", ";" ]

[ "def", "tc_44d3da28", ":" ]

GCC

pa

MD

stmt_completion

CPU

6,312

[ "<STR_LIT>" ]

[ "(", "define_memory_constraint" ]

GCC

aarch64

MD

stmt_completion

CPU

6,313

[ ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

X86

TD

stmt_completion

CPU

6,314

[ ",", "<STR_LIT>", ",", "[", "]", ">", ";" ]

[ "def", "PUSH64rmr", ":", "I", "<", "<NUM_LIT>", ",", "MRM6r", ",", "(", "outs", ")", ",", "(", "ins", "GR64", ":", "$", "reg", ")" ]

LLVM

AMDGPU

CPP

program_repair

GPU

6,315

[ "<FIXS>", "Ty", ".", "getElementType", "(", ")", ".", "getSizeInBits", "(", ")", "<NUM_LIT>", "&&", "Ty", ".", "getSizeInBits", "(", ")", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", ";", "<FIXE>" ]

[ "const", "LLT", "Ty", "=", "Query", ".", "Types", "[", "TypeIdx", "]", ";", "return", "Ty", ".", "isVector", "(", ")", "&&", "Ty", ".", "getNumElements", "(", ")", "%", "<NUM_LIT>", "!=", "<NUM_LIT>", "&&", "<BUGS>", "Ty", ".", "getElementType", "(", ")", ".", "getSizeInBits", "(", ")", "<NUM_LIT>", ";", "<BUGE>", "}", ";", "}" ]

GCC

powerpcspe

MD

stmt_completion

CPU

6,316

[ ")" ]

[ "[", "(", "set", "(", "mem", ":", "V2SI", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "unspec", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Patmos

CPP

next_suggestion

VLIW

6,317

[ "}" ]

[ "if", "(", "SUnit", "*", "SU", "=", "getSUnit", "(", "&", "(", "*", "MI", ")", ")", ")", "SU", "->", "dump", "(", "this", ")", ";", "else", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "dbgs", "(", ")", "<<", "<STR_LIT>", "Debug Value\\n", "<STR_LIT>", ";", "else", "dbgs", "(", ")", "<<", "<STR_LIT>", "Missing SUnit\\n", "<STR_LIT>", ";" ]

LLVM

Lanai

CPP

next_suggestion

CPU

6,318

[ "}" ]

[ "unsigned", "LanaiRegisterInfo", "::", "getBaseRegister", "(", ")", "const", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

GCC

bfin

CPP

stmt_completion

DSP

6,319

[ ",", "mode", ",", "offset", ")", ";" ]

[ "srcmem", "=", "adjust_address_nv", "(", "src", ",", "mode", ",", "offset", ")", ";", "dstmem", "=", "adjust_address_nv", "(", "dst" ]

GCC

i370

CPP

program_repair

CPU

6,320

[ "<FIXS>", "fprintf", "(", "f", ",", "<STR_LIT>", "\\t.balign 2\\n.LFENT%03d:\\n", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tLR\\tr3,sp\\n", "<STR_LIT>", ")", ";", "<FIXE>", "<FIXS>", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tSL\\tsp,4(,r15)\\n", "<STR_LIT>", ")", ";", "<FIXE>", "<FIXS>", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tLR\\tr11,r2\\n", "<STR_LIT>", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tST\\tr3,4(,sp)\\n ", "<STR_LIT>", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>" ]

[ "fprintf", "(", "f", ",", "<STR_LIT>", "\\t.long\\t%d\\n", "<STR_LIT>", ",", "aligned_size", ")", ";", "<BUGS>", "fprintf", "(", "f", ",", "<STR_LIT>", ".LFENT%03d:\\n\\t.balign 2\\n", "<STR_LIT>", ",", "<BUGE>", "function_label_index", ")", ";", "<BUGS>", "<BUGE>", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tSTM\\tr14,r12,12(sp)\\n", "<STR_LIT>", ")", ";", "<BUGS>", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tLR\\tr11,r2\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tL\\tr2,76(,sp)\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tL\\tr0,4(,r15)\\n", "<STR_LIT>", ")", ";", "<BUGE>", "<BUGS>", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tALR\\tr0,r2\\n", "<STR_LIT>", ")", ";", "<BUGE>", "<BUGS>", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tCL\\tr0,12(,rtca)\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tBNH\\t*+10\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tL\\tr15,116(,rtca)\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tBASR\\tr14,r15\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tL\\tr15,72(,sp)\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tSTM\\tr15,r0,72(r2)\\n", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tMVI\\t0(r2),0x10\\n", "<STR_LIT>", ")", ";", "<BUGE>", "<BUGS>", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tST\\tr2,8(,sp)\\n ", "<STR_LIT>", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tST\\tsp,4(,r2)\\n ", "<STR_LIT>", ")", ";", "<BUGE>", "<BUGS>", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tLR\\tsp,r2\\n", "<STR_LIT>", ")", ";", "<BUGE>", "fprintf", "(", "f", ",", "<STR_LIT>", "\\t.drop\\tr15\\n", "<STR_LIT>", ")", ";", "<BUGS>", "<BUGE>", "fprintf", "(", "f", ",", "<STR_LIT>", "\\tBASR\\tr%d,0\\n", "<STR_LIT>", ",", "BASE_REGISTER", ")", ";", "fprintf", "(", "f", ",", "<STR_LIT>", "\\t.using\\t.,r%d\\n", "<STR_LIT>", ",", "BASE_REGISTER", ")", ";", "function_first", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

6,321

[ "Ops", ".", "push_back", "(", "V", ")", ";" ]

[ "SDValue", "Ins", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "IdxVT", "=", "Idx", ".", "getValueType", "(", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "VecVT", ".", "getVectorNumElements", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "SDValue", "IC", "=", "DAG", ".", "getConstant", "(", "I", ",", "SL", ",", "IdxVT", ")", ";", "SDValue", "Elt", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "SL", ",", "EltVT", ",", "Vec", ",", "IC", ")", ";", "SDValue", "V", "=", "DAG", ".", "getSelectCC", "(", "SL", ",", "Idx", ",", "IC", ",", "Ins", ",", "Elt", ",", "ISD", "::", "SETEQ", ")", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

6,322

[ "Changed", ";" ]

[ "if", "(", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "Acquire", "||", "MOI", ".", "getOrdering", "(", ")", "==", "AtomicOrdering", "::", "SequentiallyConsistent", ")", "{", "Changed", "|=", "CC", "->", "insertWait", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getInstrAddrSpace", "(", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "MOI", ".", "getIsCrossAddressSpaceOrdering", "(", ")", ",", "Position", "::", "AFTER", ")", ";", "Changed", "|=", "CC", "->", "insertAcquire", "(", "MI", ",", "MOI", ".", "getScope", "(", ")", ",", "MOI", ".", "getOrderingAddrSpace", "(", ")", ",", "Position", "::", "AFTER", ")", ";", "}", "return" ]

LLVM

ARM

TD

stmt_completion

CPU

6,323

[ ".", "Vec", "(", "Inst", "$", "v", ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "VTI", ".", "Vec", "(", "unpred_op", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "v", ")", ")", ")", ",", "(", "VTI" ]

GCC

s390

MD

program_repair

MPU

6,324

[ "<FIXS>", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<FIXE>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_peephole2" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

6,325

[ "Op", ")", ";" ]

[ "return", "DAG", ".", "ComputeMaxSignificantBits", "(" ]

LLVM

Hexagon

CPP

code_generation

DSP

6,326

[ "RegisterAggr", "&", "RegisterAggr", "::", "insert", "(", "RegisterRef", "RR", ")", "{", "if", "(", "PhysicalRegisterInfo", "::", "isRegMaskId", "(", "RR", ".", "Reg", ")", ")", "{", "const", "uint32_t", "*", "MB", "=", "PRI", ".", "getRegMaskBits", "(", "RR", ".", "Reg", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "PRI", ".", "getTRI", "(", ")", ".", "getNumRegs", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "MB", "[", "i", "/", "<NUM_LIT>", "]", "&", "(", "<NUM_LIT>", "u", "<<", "(", "i", "%", "<NUM_LIT>", ")", ")", ")", "continue", ";", "insert", "(", "RegisterRef", "(", "i", ",", "LaneBitmask", "::", "getAll", "(", ")", ")", ")", ";", "}", "return", "*", "this", ";", "}", "RegisterRef", "NR", "=", "PRI", ".", "normalize", "(", "RR", ")", ";", "auto", "F", "=", "Masks", ".", "find", "(", "NR", ".", "Reg", ")", ";", "if", "(", "F", "==", "Masks", ".", "end", "(", ")", ")", "Masks", ".", "insert", "(", "{", "NR", ".", "Reg", ",", "NR", ".", "Mask", "}", ")", ";", "else", "F", "->", "second", "|=", "NR", ".", "Mask", ";", "if", "(", "PRI", ".", "hasPartialOverlaps", "(", "NR", ".", "Reg", ")", ")", "{", "for", "(", "MCRegUnitMaskIterator", "U", "(", "RR", ".", "Reg", ",", "&", "PRI", ".", "getTRI", "(", ")", ")", ";", "U", ".", "isValid", "(", ")", ";", "++", "U", ")", "{", "std", "::", "pair", "<", "RegisterId", ",", "LaneBitmask", ">", "P", "=", "*", "U", ";", "if", "(", "P", ".", "second", ".", "none", "(", ")", "||", "(", "P", ".", "second", "&", "RR", ".", "Mask", ")", ".", "none", "(", ")", ")", "continue", ";", "ExpUnits", ".", "set", "(", "P", ".", "first", ")", ";", "CheckUnits", "=", "true", ";", "}", "}", "return", "*", "this", ";", "}" ]

[ "insert", "-", "Append", "entry", "to", "the", "vector", "if", "it", "does", "n't", "already", "exist", "." ]

LLVM

VE

TD

stmt_completion

CPU

6,327

[ "LO7", "$", "I", ")", ",", "i64", ":", "$", "sz", ",", "i32", ":", "$", "vl", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "int_ve_vl_vldl2dsxnc_vssl", "simm7", ":", "$", "I", ",", "i64", ":", "$", "sz", ",", "i32", ":", "$", "vl", ")", ",", "(", "VLDL2DSXNCirl", "(" ]

LLVM

Mips

TD

stmt_completion

CPU

6,328

[ ">", ";" ]

[ "class", "SLD_H_ENC", ":", "MSA_3R_INDEX_FMT", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

6,329

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A4_cmphgtui", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "u32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_643b4717", ",", "TypeALU64", ">", ",", "Enc_02553a", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

CellSPU

TD

stmt_completion

MPU

6,330

[ ">", ";" ]

[ "def", "v8i16", ":", "ROTQMBIVecInst", "<", "v8i16" ]

LLVM

SPIRV

CPP

stmt_completion

Virtual ISA

6,331

[ ".", "getParent", "(", ")", ";" ]

[ "bool", "SPIRVInstructionSelector", "::", "selectInsertElt", "(", "Register", "ResVReg", ",", "const", "SPIRVType", "*", "ResType", ",", "MachineInstr", "&", "I", ")", "const", "{", "if", "(", "isImm", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MRI", ")", ")", "return", "selectInsertVal", "(", "ResVReg", ",", "ResType", ",", "I", ")", ";", "MachineBasicBlock", "&", "BB", "=", "*", "I" ]

GCC

i386

MD

next_suggestion

CPU

6,332

[ "(", "mod", ":", "SWIM248", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]

[ "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ashiftrt", ":", "SWIM248", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", ")", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "div", ":", "SWIM248", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ]

LLVM

Mips

TD

next_suggestion

CPU

6,333

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "rt", ";", "bits", "<", "<NUM_LIT>", ">", "imm16", ";", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rt", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm16", ";" ]

GCC

s390

MD

stmt_completion

MPU

6,334

[ ")", "]" ]

[ "(", "not", ":", "VT", "(", "xor", ":", "VT", "(", "match_operand", ":", "VT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]

LLVM

ARM

CPP

next_suggestion

CPU

6,335

[ "if", "(", "(", "unsigned", ")", "Offset", "<=", "Mask", "*", "Scale", ")", "return", "true", ";" ]

[ "NumBits", "=", "<NUM_LIT>", ";", "Scale", "=", "<NUM_LIT>", ";", "isSigned", "=", "false", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported addressing mode!", "<STR_LIT>", ")", ";", "break", ";", "}", "Offset", "+=", "getFrameIndexInstrOffset", "(", "MI", ",", "i", ")", ";", "if", "(", "(", "Offset", "&", "(", "Scale", "-", "<NUM_LIT>", ")", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "isSigned", "&&", "Offset", "<", "<NUM_LIT>", ")", "Offset", "=", "-", "Offset", ";", "unsigned", "Mask", "=", "(", "<NUM_LIT>", "<<", "NumBits", ")", "-", "<NUM_LIT>", ";" ]

LLVM

SystemZ

CPP

code_generation

CPU

6,336

[ "void", "SystemZDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "== ", "<STR_LIT>", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "errs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "Node", "->", "setNodeId", "(", "-", "<NUM_LIT>", ")", ";", "return", ";", "}", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "case", "ISD", "::", "OR", ":", "if", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "Constant", ")", "if", "(", "tryRxSBG", "(", "Node", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return", ";", "goto", "or", "_", "xor", ";", "case", "ISD", "::", "XOR", ":", "if", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "Constant", ")", "if", "(", "tryRxSBG", "(", "Node", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return", ";", "or", "_", "xor", ":", "if", "(", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "i64", "&&", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "Constant", ")", "if", "(", "auto", "*", "Op1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "uint64_t", "Val", "=", "Op1", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "<STR_LIT>", "::", "<STR_LIT>", "(", "Val", ")", "&&", "!", "<STR_LIT>", "::", "<STR_LIT>", "(", "Val", ")", ")", "{", "splitLargeImmediate", "(", "Opcode", ",", "Node", ",", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Val", "-", "uint32_t", "(", "Val", ")", ",", "uint32_t", "(", "Val", ")", ")", ";", "return", ";", "}", "}", "break", ";", "case", "ISD", "::", "AND", ":", "if", "(", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "Constant", ")", "if", "(", "tryRxSBG", "(", "Node", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return", ";", "LLVM_FALLTHROUGH", ";", "case", "ISD", "::", "ROTL", ":", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "SRL", ":", "case", "ISD", "::", "ZERO_EXTEND", ":", "if", "(", "tryRISBGZero", "(", "Node", ")", ")", "return", ";", "break", ";", "case", "ISD", "::", "Constant", ":", "if", "(", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "i64", ")", "{", "uint64_t", "Val", "=", "cast", "<", "ConstantSDNode", ">", "(", "Node", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "<STR_LIT>", "::", "<STR_LIT>", "(", "Val", ")", "&&", "!", "<STR_LIT>", "::", "<STR_LIT>", "(", "Val", ")", "&&", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Val", ")", ")", "{", "splitLargeImmediate", "(", "ISD", "::", "OR", ",", "Node", ",", "SDValue", "(", ")", ",", "Val", "-", "uint32_t", "(", "Val", ")", ",", "uint32_t", "(", "Val", ")", ")", ";", "return", ";", "}", "}", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "SDValue", "Op0", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op1", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "Op1", ".", "getOpcode", "(", ")", "==", "ISD", "::", "LOAD", "&&", "Op0", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "LOAD", ")", "||", "(", "Subtarget", "->", "hasLoadStoreOnCond2", "(", ")", "&&", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "isInteger", "(", ")", "&&", "Op1", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Constant", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op1", ")", "->", "getSExtValue", "(", ")", ")", "&&", "!", "(", "Op0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Constant", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "cast", "<", "ConstantSDNode", ">", "(", "Op0", ")", "->", "getSExtValue", "(", ")", ")", ")", ")", ")", "{", "SDValue", "CCValid", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "CCMask", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "uint64_t", "ConstCCValid", "=", "cast", "<", "ConstantSDNode", ">", "(", "CCValid", ".", "getNode", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "uint64_t", "ConstCCMask", "=", "cast", "<", "ConstantSDNode", ">", "(", "CCMask", ".", "getNode", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "CCMask", "=", "CurDAG", "->", "getConstant", "(", "ConstCCValid", "^", "ConstCCMask", ",", "SDLoc", "(", "Node", ")", ",", "CCMask", ".", "getValueType", "(", ")", ")", ";", "SDValue", "Op4", "=", "Node", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDNode", "*", "UpdatedNode", "=", "CurDAG", "->", "UpdateNodeOperands", "(", "Node", ",", "Op1", ",", "Op0", ",", "CCValid", ",", "CCMask", ",", "Op4", ")", ";", "if", "(", "UpdatedNode", "!=", "Node", ")", "{", "ReplaceNode", "(", "Node", ",", "UpdatedNode", ")", ";", "Node", "=", "UpdatedNode", ";", "}", "}", "break", ";", "}", "case", "ISD", "::", "INSERT_VECTOR_ELT", ":", "{", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "unsigned", "ElemBitSize", "=", "VT", ".", "getScalarSizeInBits", "(", ")", ";", "if", "(", "ElemBitSize", "==", "<NUM_LIT>", ")", "{", "if", "(", "tryGather", "(", "Node", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return", ";", "}", "else", "if", "(", "ElemBitSize", "==", "<NUM_LIT>", ")", "{", "if", "(", "tryGather", "(", "Node", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return", ";", "}", "break", ";", "}", "case", "ISD", "::", "BUILD_VECTOR", ":", "{", "auto", "*", "BVN", "=", "cast", "<", "BuildVectorSDNode", ">", "(", "Node", ")", ";", "SystemZVectorConstantInfo", "VCI", "(", "BVN", ")", ";", "if", "(", "VCI", ".", "isVectorConstantLegal", "(", "*", "Subtarget", ")", ")", "{", "loadVectorConstant", "(", "VCI", ",", "Node", ")", ";", "return", ";", "}", "break", ";", "}", "case", "ISD", "::", "ConstantFP", ":", "{", "APFloat", "Imm", "=", "cast", "<", "ConstantFPSDNode", ">", "(", "Node", ")", "->", "getValueAPF", "(", ")", ";", "if", "(", "Imm", ".", "isZero", "(", ")", "||", "Imm", ".", "isNegZero", "(", ")", ")", "break", ";", "SystemZVectorConstantInfo", "VCI", "(", "Imm", ")", ";", "bool", "Success", "=", "VCI", ".", "isVectorConstantLegal", "(", "*", "Subtarget", ")", ";", "(", "void", ")", "Success", ";", "assert", "(", "Success", "&&", "<STR_LIT>", "Expected legal FP immediate", "<STR_LIT>", ")", ";", "loadVectorConstant", "(", "VCI", ",", "Node", ")", ";", "return", ";", "}", "case", "ISD", "::", "STORE", ":", "{", "if", "(", "tryFoldLoadStoreIntoMemOperand", "(", "Node", ")", ")", "return", ";", "auto", "*", "Store", "=", "cast", "<", "StoreSDNode", ">", "(", "Node", ")", ";", "unsigned", "ElemBitSize", "=", "Store", "->", "getValue", "(", ")", ".", "getValueSizeInBits", "(", ")", ";", "if", "(", "ElemBitSize", "==", "<NUM_LIT>", ")", "{", "if", "(", "tryScatter", "(", "Store", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return", ";", "}", "else", "if", "(", "ElemBitSize", "==", "<NUM_LIT>", ")", "{", "if", "(", "tryScatter", "(", "Store", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "return", ";", "}", "break", ";", "}", "}", "SelectCode", "(", "Node", ")", ";", "}" ]

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

LLVM

X86

CPP

next_suggestion

CPU

6,337

[ "return", "SDValue", "(", ")", ";" ]

[ "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Idx", ")", ")", "{", "unsigned", "IdxVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "Idx", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "ElemsPerChunk", "=", "<NUM_LIT>", "/", "ElVT", ".", "getSizeInBits", "(", ")", ";", "unsigned", "NormalizedIdxVal", "=", "(", "(", "(", "IdxVal", "*", "ElVT", ".", "getSizeInBits", "(", ")", ")", "/", "<NUM_LIT>", ")", "*", "ElemsPerChunk", ")", ";", "SDValue", "VecIdx", "=", "DAG", ".", "getConstant", "(", "NormalizedIdxVal", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "dl", ",", "ResultVT", ",", "Vec", ",", "VecIdx", ")", ";", "return", "Result", ";", "}" ]

LLVM

BPF

CPP

next_suggestion

Virtual ISA

6,338

[ "if", "(", "!", "InnerCast", ")", "return", "std", "::", "nullopt", ";" ]

[ "static", "std", "::", "optional", "<", "CastGEPCast", ">", "match", "(", "Value", "*", "I", ")", "{", "auto", "*", "OuterCast", "=", "dyn_cast", "<", "AddrSpaceCastInst", ">", "(", "I", ")", ";", "if", "(", "!", "OuterCast", ")", "return", "std", "::", "nullopt", ";", "auto", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "OuterCast", "->", "getPointerOperand", "(", ")", ")", ";", "if", "(", "!", "GEP", ")", "return", "std", "::", "nullopt", ";", "auto", "*", "InnerCast", "=", "dyn_cast", "<", "AddrSpaceCastInst", ">", "(", "GEP", "->", "getPointerOperand", "(", ")", ")", ";" ]

LLVM

PTX

CPP

stmt_completion

GPU

6,339

[ "Context", ",", "EVT", "VT", ")", "{" ]

[ "unsigned", "PTXTargetLowering", "::", "getNumRegisters", "(", "LLVMContext", "&" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

6,340

[ ")", ";" ]

[ "inline", "bool", "BitTracker", "::", "has", "(", "unsigned", "Reg", ")", "const", "{", "return", "Map", ".", "find", "(", "Reg", ")", "!=", "Map", ".", "end", "(" ]

LLVM

Mips

CPP

next_suggestion

CPU

6,341

[ "Streamer", "->", "EmitIntValue", "(", "ri_gp_value", ",", "<NUM_LIT>", ")", ";" ]

[ "Streamer", "->", "SwitchSection", "(", "Sec", ")", ";", "Streamer", "->", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Streamer", "->", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Streamer", "->", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Streamer", "->", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Streamer", "->", "EmitIntValue", "(", "ri_gprmask", ",", "<NUM_LIT>", ")", ";", "Streamer", "->", "EmitIntValue", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Streamer", "->", "EmitIntValue", "(", "ri_cprmask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "Streamer", "->", "EmitIntValue", "(", "ri_cprmask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "Streamer", "->", "EmitIntValue", "(", "ri_cprmask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "Streamer", "->", "EmitIntValue", "(", "ri_cprmask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "Streamer", "->", "EmitIntValue", "(", "ri_gp_value", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "const", "MCSectionELF", "*", "Sec", "=", "Context", ".", "getELFSection", "(", "<STR_LIT>", ".reginfo", "<STR_LIT>", ",", "ELF", "::", "SHT_MIPS_REGINFO", ",", "ELF", "::", "SHF_ALLOC", ",", "SectionKind", "::", "getMetadata", "(", ")", ",", "<NUM_LIT>", ",", "<STR_LIT>", "<STR_LIT>", ")", ";", "MCA", ".", "getOrCreateSectionData", "(", "*", "Sec", ")", ".", "setAlignment", "(", "Features", "&", "Mips", "::", "FeatureN32", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "Streamer", "->", "SwitchSection", "(", "Sec", ")", ";", "Streamer", "->", "EmitIntValue", "(", "ri_gprmask", ",", "<NUM_LIT>", ")", ";", "Streamer", "->", "EmitIntValue", "(", "ri_cprmask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "Streamer", "->", "EmitIntValue", "(", "ri_cprmask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "Streamer", "->", "EmitIntValue", "(", "ri_cprmask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "Streamer", "->", "EmitIntValue", "(", "ri_cprmask", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "assert", "(", "(", "ri_gp_value", "&", "<NUM_LIT>", ")", "==", "ri_gp_value", ")", ";" ]

GCC

aarch64

MD

next_suggestion

CPU

6,342

[ "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC_NZ", "CC_REGNUM", ")", "(", "compare", ":", "CC_NZ", "(", "minus", ":", "GPI", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

i386

CPP

stmt_completion

CPU

6,343

[ "_", "_", "A", ")", ";" ]

[ "return", "_", "mm_set_epi64", "(", "(", "_", "_", "m64", ")", "<NUM_LIT>", "LL", "," ]

LLVM

AMDGPU

CPP

code_generation

GPU

6,344

[ "bool", "SIRegisterInfo", "::", "spillSGPR", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "int", "Index", ",", "RegScavenger", "*", "RS", ",", "bool", "OnlyToVGPR", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", "->", "getParent", "(", ")", ";", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "DenseSet", "<", "Register", ">", "SGPRSpillVGPRDefinedSet", ";", "ArrayRef", "<", "SIMachineFunctionInfo", "::", "SpilledReg", ">", "VGPRSpills", "=", "MFI", "->", "getSGPRToVGPRSpills", "(", "Index", ")", ";", "bool", "SpillToVGPR", "=", "!", "VGPRSpills", ".", "empty", "(", ")", ";", "if", "(", "OnlyToVGPR", "&&", "!", "SpillToVGPR", ")", "return", "false", ";", "const", "SIInstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "Register", "SuperReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "IsKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "assert", "(", "SpillToVGPR", "||", "(", "SuperReg", "!=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", "&&", "SuperReg", "!=", "MFI", "->", "getFrameOffsetReg", "(", ")", ")", ")", ";", "assert", "(", "SuperReg", "!=", "AMDGPU", "::", "M0", "&&", "<STR_LIT>", "m0 should never spill", "<STR_LIT>", ")", ";", "assert", "(", "SuperReg", "!=", "AMDGPU", "::", "EXEC_LO", "&&", "SuperReg", "!=", "AMDGPU", "::", "EXEC_HI", "&&", "SuperReg", "!=", "AMDGPU", "::", "EXEC", "&&", "<STR_LIT>", "exec should never spill", "<STR_LIT>", ")", ";", "unsigned", "EltSize", "=", "<NUM_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "getPhysRegClass", "(", "SuperReg", ")", ";", "ArrayRef", "<", "int16_t", ">", "SplitParts", "=", "getRegSplitParts", "(", "RC", ",", "EltSize", ")", ";", "unsigned", "NumSubRegs", "=", "SplitParts", ".", "empty", "(", ")", "?", "<NUM_LIT>", ":", "SplitParts", ".", "size", "(", ")", ";", "if", "(", "SpillToVGPR", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumSubRegs", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "<NUM_LIT>", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "SIMachineFunctionInfo", "::", "SpilledReg", "Spill", "=", "VGPRSpills", "[", "i", "]", ";", "bool", "UseKill", "=", "IsKill", "&&", "i", "==", "NumSubRegs", "-", "<NUM_LIT>", ";", "bool", "VGPRDefined", "=", "true", ";", "if", "(", "MBB", "==", "&", "MF", "->", "front", "(", ")", ")", "VGPRDefined", "=", "!", "SGPRSpillVGPRDefinedSet", ".", "insert", "(", "Spill", ".", "VGPR", ")", ".", "second", ";", "auto", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "AMDGPU", "::", "V_WRITELANE_B32", ")", ",", "Spill", ".", "VGPR", ")", ".", "addReg", "(", "SubReg", ",", "getKillRegState", "(", "UseKill", ")", ")", ".", "addImm", "(", "Spill", ".", "Lane", ")", ".", "addReg", "(", "Spill", ".", "VGPR", ",", "VGPRDefined", "?", "<NUM_LIT>", ":", "RegState", "::", "Undef", ")", ";", "if", "(", "i", "==", "<NUM_LIT>", "&&", "NumSubRegs", ">", "<NUM_LIT>", ")", "{", "MIB", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "}", "if", "(", "NumSubRegs", ">", "<NUM_LIT>", ")", "MIB", ".", "addReg", "(", "SuperReg", ",", "getKillRegState", "(", "UseKill", ")", "|", "RegState", "::", "Implicit", ")", ";", "}", "}", "else", "{", "Register", "TmpVGPR", "=", "RS", "->", "scavengeRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ",", "MI", ",", "<NUM_LIT>", ")", ";", "RS", "->", "setRegUsed", "(", "TmpVGPR", ")", ";", "unsigned", "SubKillState", "=", "getKillRegState", "(", "(", "NumSubRegs", "==", "<NUM_LIT>", ")", "&&", "IsKill", ")", ";", "unsigned", "PerVGPR", "=", "<NUM_LIT>", ";", "unsigned", "NumVGPRs", "=", "(", "NumSubRegs", "+", "(", "PerVGPR", "-", "<NUM_LIT>", ")", ")", "/", "PerVGPR", ";", "int64_t", "VGPRLanes", "=", "(", "<NUM_LIT>", "LL", "<<", "std", "::", "min", "(", "PerVGPR", ",", "NumSubRegs", ")", ")", "-", "<NUM_LIT>", "LL", ";", "for", "(", "unsigned", "Offset", "=", "<NUM_LIT>", ";", "Offset", "<", "NumVGPRs", ";", "++", "Offset", ")", "{", "unsigned", "TmpVGPRFlags", "=", "RegState", "::", "Undef", ";", "for", "(", "unsigned", "i", "=", "Offset", "*", "PerVGPR", ",", "e", "=", "std", "::", "min", "(", "(", "Offset", "+", "<NUM_LIT>", ")", "*", "PerVGPR", ",", "NumSubRegs", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "Register", "SubReg", "=", "NumSubRegs", "==", "<NUM_LIT>", "?", "SuperReg", ":", "getSubReg", "(", "SuperReg", ",", "SplitParts", "[", "i", "]", ")", ";", "MachineInstrBuilder", "WriteLane", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "getMCOpcodeFromPseudo", "(", "AMDGPU", "::", "V_WRITELANE_B32", ")", ",", "TmpVGPR", ")", ".", "addReg", "(", "SubReg", ",", "SubKillState", ")", ".", "addImm", "(", "i", "%", "PerVGPR", ")", ".", "addReg", "(", "TmpVGPR", ",", "TmpVGPRFlags", ")", ";", "TmpVGPRFlags", "=", "<NUM_LIT>", ";", "if", "(", "NumSubRegs", ">", "<NUM_LIT>", ")", "{", "unsigned", "SuperKillState", "=", "<NUM_LIT>", ";", "if", "(", "i", "+", "<NUM_LIT>", "==", "NumSubRegs", ")", "SuperKillState", "|=", "getKillRegState", "(", "IsKill", ")", ";", "WriteLane", ".", "addReg", "(", "SuperReg", ",", "RegState", "::", "Implicit", "|", "SuperKillState", ")", ";", "}", "}", "buildSGPRSpillLoadStore", "(", "MI", ",", "Index", ",", "Offset", ",", "EltSize", ",", "TmpVGPR", ",", "VGPRLanes", ",", "RS", ",", "false", ")", ";", "}", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "MFI", "->", "addToSpilledSGPRs", "(", "NumSubRegs", ")", ";", "return", "true", ";", "}" ]

[ "If", "OnlyToVGPR", "is", "true", ",", "this", "will", "only", "succeed", "if", "this", "manages", "to", "find", "a", "free", "VGPR", "lane", "to", "spill", "." ]

GCC

avr

CPP

program_repair

MPU

6,345

[ "<FIXS>", "return", "*", "l", "=", "<NUM_LIT>", ",", "(", "TINY_ADIW", "(", "%", "E1", ",", "%", "F1", ",", "<NUM_LIT>", ")", "CR_TAB", "<STR_LIT>", "ld %D0,%1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %C0,-%1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld __tmp_reg__,-%1", "<STR_LIT>", "CR_TABTINY_SBIW", "(", "%", "E1", ",", "%", "F1", ",", "<NUM_LIT>", ")", "CR_TAB", "<STR_LIT>", "ld %A0,%1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %B0,__tmp_reg__", "<STR_LIT>", ")", ";", "<FIXE>", "<FIXS>", "return", "*", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "ld %A0,%1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %B0,%1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld __tmp_reg__,%1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %D0,%1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %C0,__tmp_reg__", "<STR_LIT>", ")", ";", "<FIXE>", "<FIXS>", "return", "*", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "ld %A0,%1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %B0,%1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %C0,%1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %D0,%1", "<STR_LIT>", ")", ";", "<FIXE>", "<FIXS>", "return", "*", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "ld %A0,%1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %B0,%1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %C0,%1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %D0,%1", "<STR_LIT>", "CR_TABTINY_SBIW", "(", "%", "E1", ",", "%", "F1", ",", "<NUM_LIT>", ")", ")", ";", "<FIXE>" ]

[ "if", "(", "reg_dest", "==", "reg_base", ")", "{", "<BUGS>", "return", "*", "l", "=", "<NUM_LIT>", ",", "(", "TINY_ADIW", "(", "%", "E1", ",", "%", "F1", ",", "<NUM_LIT>", ")", "CR_TAB", "<STR_LIT>", "ld %D0,%1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %C0,-%1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld __tmp_reg__,-%1", "<STR_LIT>", "CR_TABTINY_SBIW", "(", "%", "E1", ",", "%", "F1", ",", "<NUM_LIT>", ")", "CR_TAB", "<STR_LIT>", "ld %A0,%1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %B0,__tmp_reg__", "<STR_LIT>", ")", ";", "<BUGE>", "}", "else", "if", "(", "reg_dest", "==", "reg_base", "-", "<NUM_LIT>", ")", "{", "<BUGS>", "return", "*", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "ld %A0,%1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %B0,%1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld __tmp_reg__,%1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %D0,%1", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "mov %C0,__tmp_reg__", "<STR_LIT>", ")", ";", "<BUGE>", "}", "else", "if", "(", "reg_unused_after", "(", "insn", ",", "base", ")", ")", "{", "<BUGS>", "return", "*", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "ld %A0,%1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %B0,%1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %C0,%1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %D0,%1", "<STR_LIT>", ")", ";", "<BUGE>", "}", "else", "{", "<BUGS>", "return", "*", "l", "=", "<NUM_LIT>", ",", "(", "<STR_LIT>", "ld %A0,%1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %B0,%1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %C0,%1+", "<STR_LIT>", "CR_TAB", "<STR_LIT>", "ld %D0,%1", "<STR_LIT>", "CR_TABTINY_SBIW", "(", "%", "E1", ",", "%", "F1", ",", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "}", "}", "static", "const", "char", "*", "avr_out_movsi_r_mr_reg_disp_tiny", "(", "rtx_insn", "*", "insn", ",", "rtx", "op", "[", "]", ",", "int", "*", "l", ")", "{" ]

LLVM

ARM

CPP

stmt_completion

CPU

6,346

[ ")", "'", ";" ]

[ "const", "MCExpr", "*", "Expr", "=", "getSubExpr", "(", ")", ";", "if", "(", "Expr", "->", "getKind", "(", ")", "!=", "MCExpr", "::", "SymbolRef", ")", "OS", "<<", "'", "(", "'", ";", "Expr", "->", "print", "(", "OS", ")", ";", "if", "(", "Expr", "->", "getKind", "(", ")", "!=", "MCExpr", "::", "SymbolRef", ")", "OS", "<<", "'" ]

GCC

mips

MD

stmt_completion

CPU

6,347

[ "RETURN_ADDR_REGNUM", ")", ")", "]" ]

[ "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_GET_FCSR", ")", ")", "(", "clobber", "(", "reg", ":", "P", "PIC_FUNCTION_ADDR_REGNUM", ")", ")", "(", "clobber", "(", "reg", ":", "P" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

6,348

[ "Allocated", ")", "{" ]

[ "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "MachineFrameInfo", "&", "FrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "WaveSize", "=", "ST", ".", "getWavefrontSize", "(", ")", ";", "unsigned", "Size", "=", "FrameInfo", ".", "getObjectSize", "(", "FI", ")", ";", "unsigned", "NumLanes", "=", "Size", "/", "<NUM_LIT>", ";", "if", "(", "NumLanes", ">", "WaveSize", ")", "return", "false", ";", "assert", "(", "Size", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "invalid sgpr spill size", "<STR_LIT>", ")", ";", "assert", "(", "ST", ".", "getRegisterInfo", "(", ")", "->", "spillSGPRToVGPR", "(", ")", "&&", "<STR_LIT>", "not spilling SGPRs to VGPRs", "<STR_LIT>", ")", ";", "unsigned", "&", "NumSpillLanes", "=", "SpillToPhysVGPRLane", "?", "NumPhysicalVGPRSpillLanes", ":", "NumVirtualVGPRSpillLanes", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "NumLanes", ";", "++", "I", ",", "++", "NumSpillLanes", ")", "{", "unsigned", "LaneIndex", "=", "(", "NumSpillLanes", "%", "WaveSize", ")", ";", "bool", "Allocated", "=", "SpillToPhysVGPRLane", "?", "allocatePhysicalVGPRForSGPRSpills", "(", "MF", ",", "FI", ",", "LaneIndex", ",", "IsPrologEpilog", ")", ":", "allocateVirtualVGPRForSGPRSpills", "(", "MF", ",", "FI", ",", "LaneIndex", ")", ";", "if", "(", "!" ]

GCC

rs6000

MD

next_suggestion

CPU

6,349

[ "(", "unspec", ":", "V8HI", "[", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

X86

CPP

next_suggestion

CPU

6,350

[ "case", "<NUM_LIT>", ":" ]

[ "static", "int", "getID", "(", "struct", "InternalInstruction", "*", "insn", ",", "const", "void", "*", "miiArg", ")", "{", "uint16_t", "attrMask", ";", "uint16_t", "instructionID", ";", "dbgprintf", "(", "insn", ",", "<STR_LIT>", "getID()", "<STR_LIT>", ")", ";", "attrMask", "=", "ATTR_NONE", ";", "if", "(", "insn", "->", "mode", "==", "MODE_64BIT", ")", "attrMask", "|=", "ATTR_64BIT", ";", "if", "(", "insn", "->", "vectorExtensionType", "!=", "TYPE_NO_VEX_XOP", ")", "{", "attrMask", "|=", "(", "insn", "->", "vectorExtensionType", "==", "TYPE_EVEX", ")", "?", "ATTR_EVEX", ":", "ATTR_VEX", ";", "if", "(", "insn", "->", "vectorExtensionType", "==", "TYPE_EVEX", ")", "{", "switch", "(", "ppFromEVEX3of4", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "{", "case", "VEX_PREFIX_66", ":", "attrMask", "|=", "ATTR_OPSIZE", ";", "break", ";", "case", "VEX_PREFIX_F3", ":", "attrMask", "|=", "ATTR_XS", ";", "break", ";", "case", "VEX_PREFIX_F2", ":", "attrMask", "|=", "ATTR_XD", ";", "break", ";", "}", "if", "(", "zFromEVEX4of4", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "attrMask", "|=", "ATTR_EVEXKZ", ";", "if", "(", "bFromEVEX4of4", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "attrMask", "|=", "ATTR_EVEXB", ";", "if", "(", "aaaFromEVEX4of4", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "attrMask", "|=", "ATTR_EVEXK", ";", "if", "(", "lFromEVEX4of4", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "attrMask", "|=", "ATTR_VEXL", ";", "if", "(", "l2FromEVEX4of4", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "attrMask", "|=", "ATTR_EVEXL2", ";", "}", "else", "if", "(", "insn", "->", "vectorExtensionType", "==", "TYPE_VEX_3B", ")", "{", "switch", "(", "ppFromVEX3of3", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "{", "case", "VEX_PREFIX_66", ":", "attrMask", "|=", "ATTR_OPSIZE", ";", "break", ";", "case", "VEX_PREFIX_F3", ":", "attrMask", "|=", "ATTR_XS", ";", "break", ";", "case", "VEX_PREFIX_F2", ":", "attrMask", "|=", "ATTR_XD", ";", "break", ";", "}", "if", "(", "lFromVEX3of3", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "attrMask", "|=", "ATTR_VEXL", ";", "}", "else", "if", "(", "insn", "->", "vectorExtensionType", "==", "TYPE_VEX_2B", ")", "{", "switch", "(", "ppFromVEX2of2", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "{", "case", "VEX_PREFIX_66", ":", "attrMask", "|=", "ATTR_OPSIZE", ";", "break", ";", "case", "VEX_PREFIX_F3", ":", "attrMask", "|=", "ATTR_XS", ";", "break", ";", "case", "VEX_PREFIX_F2", ":", "attrMask", "|=", "ATTR_XD", ";", "break", ";", "}", "if", "(", "lFromVEX2of2", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "attrMask", "|=", "ATTR_VEXL", ";", "}", "else", "if", "(", "insn", "->", "vectorExtensionType", "==", "TYPE_XOP", ")", "{", "switch", "(", "ppFromXOP3of3", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "{", "case", "VEX_PREFIX_66", ":", "attrMask", "|=", "ATTR_OPSIZE", ";", "break", ";", "case", "VEX_PREFIX_F3", ":", "attrMask", "|=", "ATTR_XS", ";", "break", ";", "case", "VEX_PREFIX_F2", ":", "attrMask", "|=", "ATTR_XD", ";", "break", ";", "}", "if", "(", "lFromXOP3of3", "(", "insn", "->", "vectorExtensionPrefix", "[", "<NUM_LIT>", "]", ")", ")", "attrMask", "|=", "ATTR_VEXL", ";", "}", "else", "{", "return", "-", "<NUM_LIT>", ";", "}", "}", "else", "if", "(", "!", "insn", "->", "mandatoryPrefix", ")", "{", "if", "(", "insn", "->", "hasOpSize", "&&", "(", "insn", "->", "mode", "!=", "MODE_16BIT", ")", ")", "attrMask", "|=", "ATTR_OPSIZE", ";", "if", "(", "insn", "->", "hasAdSize", ")", "attrMask", "|=", "ATTR_ADSIZE", ";", "if", "(", "insn", "->", "opcodeType", "==", "ONEBYTE", ")", "{", "if", "(", "insn", "->", "repeatPrefix", "==", "<NUM_LIT>", "&&", "(", "insn", "->", "opcode", "==", "<NUM_LIT>", ")", ")", "attrMask", "|=", "ATTR_XS", ";", "}", "else", "{", "if", "(", "insn", "->", "repeatPrefix", "==", "<NUM_LIT>", ")", "attrMask", "|=", "ATTR_XD", ";", "else", "if", "(", "insn", "->", "repeatPrefix", "==", "<NUM_LIT>", ")", "attrMask", "|=", "ATTR_XS", ";", "}", "}", "else", "{", "switch", "(", "insn", "->", "mandatoryPrefix", ")", "{" ]

LLVM

AArch64

TD

next_suggestion

CPU

6,351

[ "}" ]

[ "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "DiagnosticType", "=", "<STR_LIT>", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

6,352

[ "Entry", ".", "Node", "=", "Argument", ";" ]

[ "ARMFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "unsigned", "ARMPCLabelIndex", "=", "AFI", "->", "createPICLabelUId", "(", ")", ";", "ARMConstantPoolValue", "*", "CPV", "=", "ARMConstantPoolConstant", "::", "Create", "(", "GA", "->", "getGlobal", "(", ")", ",", "ARMPCLabelIndex", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "PCAdj", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "SDValue", "Argument", "=", "DAG", ".", "getTargetConstantPool", "(", "CPV", ",", "PtrVT", ",", "<NUM_LIT>", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "Argument", ")", ";", "Argument", "=", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Argument", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "SDValue", "Chain", "=", "Argument", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "PICLabel", "=", "DAG", ".", "getConstant", "(", "ARMPCLabelIndex", ",", "MVT", "::", "i32", ")", ";", "Argument", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";" ]

LLVM

ARM64

TD

stmt_completion

CPU

6,353

[ "<STR_LIT>", ";" ]

[ "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=" ]

LLVM

AVR

CPP

stmt_completion

MPU

6,354

[ ":", "mbb", ")", "{" ]

[ "const", "TargetInstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "MachineBasicBlock", "&", "mbb", ":", "MF", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "for", "(", "MachineInstr", "&", "mi" ]

LLVM

ARM

TD

stmt_completion

CPU

6,355

[ "=", "Imm0_32AsmOperand", ";" ]

[ "return", "Imm", ">", "=", "<NUM_LIT>", "&", "&", "Imm", "<", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

6,356

[ ")", "{" ]

[ "ScheduleDAGMILive", "(", "C", ",", "S" ]

LLVM

X86

CPP

code_generation

CPU

6,357

[ "bool", "X86ATTAsmParser", "::", "ParseInstruction", "(", "const", "StringRef", "&", "Name", ",", "MCInst", "&", "Inst", ")", "{", "SmallVector", "<", "X86Operand", ",", "<NUM_LIT>", ">", "Operands", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Name", ")", ")", ";", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Star", ")", ")", "{", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "*", "<STR_LIT>", ")", ")", ";", "}", "Operands", ".", "push_back", "(", "X86Operand", "(", ")", ")", ";", "if", "(", "ParseOperand", "(", "Operands", ".", "back", "(", ")", ")", ")", "return", "true", ";", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "getLexer", "(", ")", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "X86Operand", "(", ")", ")", ";", "if", "(", "ParseOperand", "(", "Operands", ".", "back", "(", ")", ")", ")", "return", "true", ";", "}", "}", "if", "(", "!", "MatchInstruction", "(", "Operands", ",", "Inst", ")", ")", "return", "false", ";", "Error", "(", "Loc", ",", "<STR_LIT>", "unrecognized instruction", "<STR_LIT>", ")", ";", "return", "true", ";", "}" ]

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

LLVM

ARM

TD

next_suggestion

CPU

6,358

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>", ">", "addr", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";" ]

GCC

s390

CPP

stmt_completion

MPU

6,359

[ "NULL", ";" ]

[ "ite", "=", "SET_SRC", "(", "PATTERN", "(", "insn", ")", ")", ";", "if", "(", "GET_CODE", "(", "ite", ")", "!=", "IF_THEN_ELSE", ")", "break", ";", "cc", "=", "XEXP", "(", "XEXP", "(", "ite", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "REG_P", "(", "cc", ")", "||", "!", "CC_REGNO_P", "(", "REGNO", "(", "cc", ")", ")", ")", "break", ";", "if", "(", "find_reg_note", "(", "insn", ",", "REG_DEAD", ",", "cc", ")", ")", "return", "insn", ";", "break", ";", "}", "return" ]

LLVM

VE

TD

stmt_completion

CPU

6,360

[ "$", "vl", ",", "v256f64", ":", "$", "pt", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "int_ve_vl_vaddswsx_vsvmvl", "simm7", ":", "$", "I", ",", "v256f64", ":", "$", "vz", ",", "v256i1", ":", "$", "vm", ",", "v256f64", ":", "$", "pt", ",", "i32", ":", "$", "vl", ")", ",", "(", "VADDSWSXivml_v", "(", "LO7", "$", "I", ")", ",", "v256f64", ":", "$", "vz", ",", "v256i1", ":", "$", "vm", ",", "i32", ":" ]

GCC

sparc

MD

stmt_completion

CPU

6,361

[ ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

[ "(", "unspec", ":", "DI", "[", "(", "match_operand" ]

GCC

c6x

CPP

stmt_completion

VLIW

6,362

[ "src2", ")", "{" ]

[ "_", "clrr", "(", "int", "src1", ",", "int" ]

GCC

i386

CPP

stmt_completion

CPU

6,363

[ "_", "Y", ",", "<NUM_LIT>", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]

[ "return", "(", "_", "_", "mmask8", ")", "_", "_", "builtin_ia32_ucmpw128_mask", "(", "(", "_", "_", "v8hi", ")", "_", "_", "X", ",", "(", "_", "_", "v8hi", ")", "_" ]

LLVM

Sparc

CPP

stmt_completion

CPU

6,364

[ "(", "MCRegister", "Reg", ")", "{" ]

[ "static", "const", "char", "*", "getRegisterName" ]

GCC

pdp11

CPP

program_repair

MPU

6,365

[ "<FIXS>", "static", "bool", "pdp11_rtx_costs", "(", "rtx", ",", "machine_mode", ",", "int", ",", "int", ",", "int", "*", ",", "bool", ")", ";", "<FIXE>" ]

[ "static", "const", "char", "*", "singlemove_string", "(", "rtx", "*", ")", ";", "static", "bool", "pdp11_assemble_integer", "(", "rtx", ",", "unsigned", "int", ",", "int", ")", ";", "<BUGS>", "static", "bool", "pdp11_rtx_costs", "(", "rtx", ",", "int", ",", "int", ",", "int", ",", "int", "*", ",", "bool", ")", ";", "<BUGE>", "static", "bool", "pdp11_return_in_memory", "(", "const_tree", ",", "const_tree", ")", ";", "static", "rtx", "pdp11_function_value", "(", "const_tree", ",", "const_tree", ",", "bool", ")", ";", "static", "rtx", "pdp11_libcall_value", "(", "machine_mode", ",", "const_rtx", ")", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

6,366

[ "true", ";" ]

[ "static", "const", "unsigned", "LoRegList", "[", "]", "=", "{", "ARM", "::", "R1", ",", "ARM", "::", "R3", "}", ";", "static", "const", "unsigned", "ShadowRegList", "[", "]", "=", "{", "ARM", "::", "R0", ",", "ARM", "::", "R1", "}", ";", "unsigned", "Reg", "=", "State", ".", "AllocateReg", "(", "HiRegList", ",", "ShadowRegList", ",", "<NUM_LIT>", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "{", "if", "(", "CanFail", ")", "return", "false", ";", "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return" ]

LLVM

Hexagon

TD

next_suggestion

DSP

6,367

[ "let", "mayLoad", "=", "<NUM_LIT>", ";" ]

[ "def", "L2_loadbsw2_pr", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "ModRegs", ":", "$", "Mu2", ")", ",", "<STR_LIT>", ",", "tc_44d3da28", ",", "TypeLD", ">", ",", "Enc_74d4e5", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";" ]

GCC

mn10300

CPP

next_suggestion

MPU

6,368

[ "default", ":" ]

[ "if", "(", "INTVAL", "(", "x", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "INTVAL", "(", "x", ")", "+", "(", "*", "unsig", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "INTVAL", "(", "x", ")", "+", "(", "*", "unsig", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "INTVAL", "(", "x", ")", "+", "(", "*", "unsig", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "case", "CONST", ":", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "return", "<NUM_LIT>", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

6,369

[ "unsigned", "CFIIndex", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "cfiDefCfaOffset", "(", "nullptr", ",", "StackSize", ")", ")", ";" ]

[ "const", "Mips16InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "Mips16InstrInfo", "*", ">", "(", "STI", ".", "getInstrInfo", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "dl", ";", "uint64_t", "StackSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "if", "(", "StackSize", "==", "<NUM_LIT>", "&&", "!", "MFI", ".", "adjustsStack", "(", ")", ")", "return", ";", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", "getMMI", "(", ")", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "MMI", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "TII", ".", "makeFrame", "(", "Mips", "::", "SP", ",", "StackSize", ",", "MBB", ",", "MBBI", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

6,370

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Ns8", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ns8", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "n1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

ARM64

TD

next_suggestion

CPU

6,371

[ "}" ]

[ "class", "fixedpoint_i64", "<", "ValueType", "FloatVT", ">", ":", "Operand", "<", "FloatVT", ">", ",", "ComplexPattern", "<", "FloatVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "fpimm", ",", "ld", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "Imm1_64Operand", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

6,372

[ "O", ".", "setReg", "(", "NewRegister", ")", ";" ]

[ "Current", "->", "replaceLiveOut", "(", "Register", ",", "NewRegister", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Region after register replace\\n", "<STR_LIT>", ")", ";", "DEBUG", "(", "Current", "->", "print", "(", "dbgs", "(", ")", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", ")", ";", "Current", "=", "Current", "->", "getParent", "(", ")", ";", "}", "}", "for", "(", "MachineRegisterInfo", "::", "reg_iterator", "I", "=", "MRI", "->", "reg_begin", "(", "Register", ")", ",", "E", "=", "MRI", "->", "reg_end", "(", ")", ";", "I", "!=", "E", ";", ")", "{", "MachineOperand", "&", "O", "=", "*", "I", ";", "++", "I", ";", "if", "(", "O", ".", "isDef", "(", ")", ")", "continue", ";", "bool", "IsInside", "=", "contains", "(", "O", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";", "bool", "IsLoopPHI", "=", "IsInside", "&&", "(", "O", ".", "getParent", "(", ")", "->", "isPHI", "(", ")", "&&", "O", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "==", "getEntry", "(", ")", ")", ";", "bool", "ShouldReplace", "=", "(", "IsInside", "&&", "ReplaceInside", ")", "||", "(", "!", "IsInside", "&&", "ReplaceOutside", ")", "||", "(", "IncludeLoopPHI", "&&", "IsLoopPHI", ")", ";", "if", "(", "ShouldReplace", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "NewRegister", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Trying to substitute physical register: ", "<STR_LIT>", "<<", "printReg", "(", "NewRegister", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", "Cannot substitute physical registers", "<STR_LIT>", ")", ";", "}", "else", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Replacing register (region): ", "<STR_LIT>", "<<", "printReg", "(", "Register", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "<STR_LIT>", " with ", "<STR_LIT>", "<<", "printReg", "(", "NewRegister", ",", "MRI", "->", "getTargetRegisterInfo", "(", ")", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";" ]

GCC

rs6000

MD

next_suggestion

CPU

6,373

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V2SI", "[", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "reg", ":", "V2SI", "SPE_ACC_REGNO", ")", "]", "<NUM_LIT>", ")", ")", "(", "set", "(", "reg", ":", "V2SI", "SPE_ACC_REGNO", ")", "(", "unspec", ":", "V2SI", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

X86

CPP

next_suggestion

CPU

6,374

[ "return", "Ctx", ".", "GetOrCreateTemporarySymbol", "(", "Twine", "(", "MAI", ".", "getPrivateGlobalPrefix", "(", ")", ")", "+", "Twine", "(", "MF", "->", "getFunctionNumber", "(", ")", ")", "+", "<STR_LIT>", "$pb", "<STR_LIT>", ")", ";" ]

[ "MCSymbol", "*", "X86TargetLowering", "::", "getPICBaseSymbol", "(", "const", "MachineFunction", "*", "MF", ",", "MCContext", "&", "Ctx", ")", "const", "{", "const", "MCAsmInfo", "&", "MAI", "=", "*", "getTargetMachine", "(", ")", ".", "getMCAsmInfo", "(", ")", ";" ]

GCC

i386

CPP

next_suggestion

CPU

6,375

[ "}" ]

[ "machine_mode", "mode", "=", "GET_MODE", "(", "operand0", ")", ";", "rtx", "res", ",", "xa", ",", "TWO52", ",", "mask", ";", "rtx_code_label", "*", "label", ";", "TWO52", "=", "ix86_gen_TWO52", "(", "mode", ")", ";", "res", "=", "copy_to_reg", "(", "operand1", ")", ";", "xa", "=", "ix86_expand_sse_fabs", "(", "res", ",", "&", "mask", ")", ";", "label", "=", "ix86_expand_sse_compare_and_jump", "(", "UNLE", ",", "TWO52", ",", "xa", ",", "false", ")", ";", "if", "(", "flag_rounding_math", ")", "{", "ix86_sse_copysign_to_positive", "(", "TWO52", ",", "TWO52", ",", "res", ",", "mask", ")", ";", "xa", "=", "res", ";" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

6,376

[ "}" ]

[ "bool", "Done", "=", "false", ";", "static", "char", "const", "*", "Comma", "=", "<STR_LIT>", ",", "<STR_LIT>", ";", "do", "{", "Tokens", ".", "emplace_back", "(", "Lexer", ".", "getTok", "(", ")", ")", ";", "Lex", "(", ")", ";", "switch", "(", "Tokens", ".", "back", "(", ")", ".", "getKind", "(", ")", ")", "{", "case", "AsmToken", "::", "TokenKind", "::", "Hash", ":", "if", "(", "Tokens", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "if", "(", "(", "Tokens", ".", "end", "(", ")", "-", "<NUM_LIT>", ")", "->", "getKind", "(", ")", "==", "AsmToken", "::", "TokenKind", "::", "Plus", ")", "{", "Tokens", ".", "insert", "(", "Tokens", ".", "end", "(", ")", "-", "<NUM_LIT>", ",", "AsmToken", "(", "AsmToken", "::", "TokenKind", "::", "Comma", ",", "Comma", ")", ")", ";", "Done", "=", "true", ";" ]

GCC

stormy16

MD

program_repair

CPU

6,377

[ "<FIXS>", "{", "xstormy16_compare_op0", "=", "operands", "[", "<NUM_LIT>", "]", "xstormy16_compare_op1", "=", "operands", "[", "<NUM_LIT>", "]", "DONE", "}", ")", "<FIXE>" ]

[ "(", "compare", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", ")", "<BUGE>" ]

GCC

c6x

CPP

next_suggestion

VLIW

6,378

[ "}" ]

[ "if", "(", "decl", "!=", "NULL_TREE", "&&", "!", "flag_reorder_blocks_and_partition", "&&", "TREE_CODE", "(", "decl", ")", "==", "FUNCTION_DECL", "&&", "c6x_function_in_section_p", "(", "decl", ",", "current_function_section", "(", ")", ")", ")", "return", "false", ";", "return", "true", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

6,379

[ "}" ]

[ "InstructionSelector", "*", "createMipsInstructionSelector", "(", "const", "MipsTargetMachine", "&", "TM", ",", "MipsSubtarget", "&", "Subtarget", ",", "MipsRegisterBankInfo", "&", "RBI", ")", "{", "return", "new", "MipsInstructionSelector", "(", "TM", ",", "Subtarget", ",", "RBI", ")", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

6,380

[ "if", "(", "ShuffleKind", "==", "<NUM_LIT>", ")", "return", "isVMerge", "(", "N", ",", "UnitSize", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";" ]

[ "bool", "PPC", "::", "isVMRGHShuffleMask", "(", "ShuffleVectorSDNode", "*", "N", ",", "unsigned", "UnitSize", ",", "unsigned", "ShuffleKind", ",", "SelectionDAG", "&", "DAG", ")", "{", "if", "(", "DAG", ".", "getSubtarget", "(", ")", ".", "getDataLayout", "(", ")", "->", "isLittleEndian", "(", ")", ")", "{", "if", "(", "ShuffleKind", "==", "<NUM_LIT>", ")", "return", "isVMerge", "(", "N", ",", "UnitSize", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "ShuffleKind", "==", "<NUM_LIT>", ")", "return", "isVMerge", "(", "N", ",", "UnitSize", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "return", "false", ";", "}", "else", "{" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

6,381

[ "bits", "<", "<NUM_LIT>", ">", "ThirdImmOp", "=", "<NUM_LIT>", ";" ]

[ "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "let", "isNotUsedInDisasm", "=", "<NUM_LIT>", ";", "let", "Size", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "Opcode", "=", "opc", ";", "bits", "<", "<NUM_LIT>", ">", "OType", "=", "OpType", ".", "INT32", ";", "bit", "HasImm", "=", "<NUM_LIT>", ";", "bit", "IsPredicated", "=", "<NUM_LIT>", ";", "bit", "OutOfSlotData", "=", "<NUM_LIT>", ";", "bit", "HasCompositeImm", "=", "<NUM_LIT>", ";", "SlotType", "Slot", "=", "slot", ";", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Slot", ".", "Value", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "HasImm", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "IsPredicated", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "OutOfSlotData", ";", "bits", "<", "<NUM_LIT>", ">", "hasImmField", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "hasImmField", ";", "bits", "<", "<NUM_LIT>", ">", "startBit", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "startBit", ";", "bits", "<", "<NUM_LIT>", ">", "endBit", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "endBit", ";", "bits", "<", "<NUM_LIT>", ">", "immOpNum", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "immOpNum", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "OType", ";", "bits", "<", "<NUM_LIT>", ">", "ImmOpCount", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "SecondImmOp", "=", "<NUM_LIT>", ";" ]

GCC

tilegx

MD

next_suggestion

VLIW

6,382

[ "rtx", "a", "=", "gen_lowpart", "(", "DImode", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]

[ "<STR_LIT>", "{", "rtx", "result", "=", "gen_lowpart", "(", "DImode", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]

GCC

epiphany

CPP

program_repair

MPU

6,383

[ "<FIXS>", "epiphany_mode_needed", "(", "int", "entity", ",", "rtx_insn", "*", "insn", ")", "<FIXE>" ]

[ "}", "int", "<BUGS>", "epiphany_mode_needed", "(", "int", "entity", ",", "rtx", "insn", ")", "<BUGE>", "{", "enum", "attr_fp_mode", "mode", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

6,384

[ "}" ]

[ "Instruction", "*", "AArch64StackTagging", "::", "collectInitializers", "(", "Instruction", "*", "StartInst", ",", "Value", "*", "StartPtr", ",", "uint64_t", "Size", ",", "InitializerBuilder", "&", "IB", ")", "{", "MemoryLocation", "AllocaLoc", "{", "StartPtr", ",", "Size", "}", ";", "Instruction", "*", "LastInst", "=", "StartInst", ";", "BasicBlock", "::", "iterator", "BI", "(", "StartInst", ")", ";", "unsigned", "Count", "=", "<NUM_LIT>", ";", "for", "(", ";", "Count", "<", "ClScanLimit", "&&", "!", "BI", "->", "isTerminator", "(", ")", ";", "++", "BI", ")", "{", "if", "(", "!", "isa", "<", "DbgInfoIntrinsic", ">", "(", "*", "BI", ")", ")", "++", "Count", ";", "if", "(", "isNoModRef", "(", "AA", "->", "getModRefInfo", "(", "&", "*", "BI", ",", "AllocaLoc", ")", ")", ")", "continue", ";", "if", "(", "!", "isa", "<", "StoreInst", ">", "(", "BI", ")", "&&", "!", "isa", "<", "MemSetInst", ">", "(", "BI", ")", ")", "{", "if", "(", "BI", "->", "mayWriteToMemory", "(", ")", "||", "BI", "->", "mayReadFromMemory", "(", ")", ")", "break", ";", "continue", ";", "}", "if", "(", "StoreInst", "*", "NextStore", "=", "dyn_cast", "<", "StoreInst", ">", "(", "BI", ")", ")", "{", "if", "(", "!", "NextStore", "->", "isSimple", "(", ")", ")", "break", ";", "Optional", "<", "int64_t", ">", "Offset", "=", "isPointerOffset", "(", "StartPtr", ",", "NextStore", "->", "getPointerOperand", "(", ")", ",", "*", "DL", ")", ";", "if", "(", "!", "Offset", ")", "break", ";", "if", "(", "!", "IB", ".", "addStore", "(", "*", "Offset", ",", "NextStore", ",", "DL", ")", ")", "break", ";", "LastInst", "=", "NextStore", ";", "}", "else", "{", "MemSetInst", "*", "MSI", "=", "cast", "<", "MemSetInst", ">", "(", "BI", ")", ";", "if", "(", "MSI", "->", "isVolatile", "(", ")", "||", "!", "isa", "<", "ConstantInt", ">", "(", "MSI", "->", "getLength", "(", ")", ")", ")", "break", ";", "if", "(", "!", "isa", "<", "ConstantInt", ">", "(", "MSI", "->", "getValue", "(", ")", ")", ")", "break", ";", "Optional", "<", "int64_t", ">", "Offset", "=", "isPointerOffset", "(", "StartPtr", ",", "MSI", "->", "getDest", "(", ")", ",", "*", "DL", ")", ";", "if", "(", "!", "Offset", ")", "break", ";", "if", "(", "!", "IB", ".", "addMemSet", "(", "*", "Offset", ",", "MSI", ")", ")", "break", ";", "LastInst", "=", "MSI", ";", "}" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

6,385

[ "}" ]

[ "return", "isCI", "(", "STI", ")", "?", "AMDGPU", "::", "FLAT_SCR_ci", ":", "AMDGPU", "::", "FLAT_SCR_vi", ";", "case", "AMDGPU", "::", "FLAT_SCR_LO", ":", "assert", "(", "!", "isSI", "(", "STI", ")", ")", ";", "return", "isCI", "(", "STI", ")", "?", "AMDGPU", "::", "FLAT_SCR_LO_ci", ":", "AMDGPU", "::", "FLAT_SCR_LO_vi", ";", "case", "AMDGPU", "::", "FLAT_SCR_HI", ":", "assert", "(", "!", "isSI", "(", "STI", ")", ")", ";", "return", "isCI", "(", "STI", ")", "?", "AMDGPU", "::", "FLAT_SCR_HI_ci", ":", "AMDGPU", "::", "FLAT_SCR_HI_vi", ";" ]

GCC

aarch64

CPP

next_suggestion

CPU

6,386

[ "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", "!=", "<NUM_LIT>", ")", "return", "true", ";" ]

[ "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "x", ",", "ALL", ")", "{", "const_rtx", "x", "=", "*", "iter", ";" ]

GCC

m68hc11

MD

next_suggestion

MPU

6,387

[ "<STR_LIT>", ")" ]

[ "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mod", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

Hexagon

TD

stmt_completion

DSP

6,388

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=" ]

GCC

loongarch

CPP

next_suggestion

CPU

6,389

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m128i", "_", "_", "lsx_vmin_b", "(", "_", "_", "m128i", "_", "<NUM_LIT>", ",", "_", "_", "m128i", "_", "<NUM_LIT>", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_lsx_vmin_b", "(", "(", "v16i8", ")", "_", "<NUM_LIT>", ",", "(", "v16i8", ")", "_", "<NUM_LIT>", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

6,390

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

LLVM

Mips

TD

stmt_completion

CPU

6,391

[ ",", "FIELD_FMT_S", ">", ";" ]

[ "class", "MIN_S_ENC", ":", "COP1_3R_FM", "<", "<NUM_LIT>" ]

LLVM

X86

CPP

stmt_completion

CPU

6,392

[ ",", "Vec00", ",", "Vec01", ",", "CC0", ")", ";" ]

[ "EVT", "N10Type", "=", "N10", ".", "getValueType", "(", ")", ";", "if", "(", "N00Type", "!=", "N10Type", "||", "!", "(", "(", "Subtarget", ".", "hasSSE1", "(", ")", "&&", "N00Type", "==", "MVT", "::", "f32", ")", "||", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "N00Type", "==", "MVT", "::", "f64", ")", "||", "(", "Subtarget", ".", "hasFP16", "(", ")", "&&", "N00Type", "==", "MVT", "::", "f16", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "N0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", "&&", "!", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "{", "unsigned", "FPOpcode", "=", "convertIntLogicToFPLogicOpcode", "(", "N", "->", "getOpcode", "(", ")", ")", ";", "SDValue", "FPLogic", "=", "DAG", ".", "getNode", "(", "FPOpcode", ",", "DL", ",", "N00Type", ",", "N00", ",", "N10", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "FPLogic", ")", ";", "}", "if", "(", "VT", "!=", "MVT", "::", "i1", "||", "N0", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "SETCC", "||", "!", "N0", ".", "hasOneUse", "(", ")", "||", "!", "N1", ".", "hasOneUse", "(", ")", ")", "return", "SDValue", "(", ")", ";", "ISD", "::", "CondCode", "CC0", "=", "cast", "<", "CondCodeSDNode", ">", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "ISD", "::", "CondCode", "CC1", "=", "cast", "<", "CondCodeSDNode", ">", "(", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "hasAVX", "(", ")", "&&", "!", "(", "cheapX86FSETCC_SSE", "(", "CC0", ")", "&&", "cheapX86FSETCC_SSE", "(", "CC1", ")", ")", ")", "return", "SDValue", "(", ")", ";", "unsigned", "NumElts", "=", "<NUM_LIT>", "/", "N00Type", ".", "getSizeInBits", "(", ")", ";", "EVT", "VecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "N00Type", ",", "NumElts", ")", ";", "EVT", "BoolVecVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MVT", "::", "i1", ",", "NumElts", ")", ";", "SDValue", "ZeroIndex", "=", "DAG", ".", "getVectorIdxConstant", "(", "<NUM_LIT>", ",", "DL", ")", ";", "SDValue", "N01", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N11", "=", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Vec00", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "DL", ",", "VecVT", ",", "N00", ")", ";", "SDValue", "Vec01", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "DL", ",", "VecVT", ",", "N01", ")", ";", "SDValue", "Vec10", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "DL", ",", "VecVT", ",", "N10", ")", ";", "SDValue", "Vec11", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "DL", ",", "VecVT", ",", "N11", ")", ";", "SDValue", "Setcc0", "=", "DAG", ".", "getSetCC", "(", "DL", ",", "BoolVecVT" ]

LLVM

X86

CPP

stmt_completion

CPU

6,393

[ "nullopt", ";" ]

[ "if", "(", "std", "::", "optional", "<", "APInt", ">", "Bits", "=", "extractConstantBits", "(", "C", ")", ")", "return", "Bits", "->", "zextOrTrunc", "(", "NumBits", ")", ";", "return", "std", "::" ]

LLVM

Hexagon

TD

next_suggestion

DSP

6,394

[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

6,395

[ "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ";", "j", "<", "NumElts", ";", "j", "+=", "<NUM_LIT>", ")", "{" ]

[ "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "M", ".", "size", "(", ")", ";", "i", "+=", "NumElts", ")", "{", "if", "(", "M", ".", "size", "(", ")", "==", "NumElts", "*", "<NUM_LIT>", ")", "WhichResult", "=", "i", "/", "NumElts", ";", "else", "WhichResult", "=", "M", "[", "i", "]", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";" ]

LLVM

VE

CPP

next_suggestion

CPU

6,396

[ "}" ]

[ "assert", "(", "!", "IsMask", "&&", "<STR_LIT>", "Mask reduction isel", "<STR_LIT>", ")", ";", "switch", "(", "VVPOC", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "\\", "return", "ISD", "::", "REDUCE_ISD", ";", "default", ":", "break", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", "Cannot not scalarize this reduction Opcode!", "<STR_LIT>", ")", ";" ]

LLVM

SNES

CPP

stmt_completion

DSP

6,397

[ ")", ";" ]

[ "SNESELFStreamer", "::", "SNESELFStreamer", "(", "MCStreamer", "&", "S", ",", "const", "MCSubtargetInfo", "&", "STI", ")", ":", "SNESTargetStreamer", "(", "S", ")", "{", "MCAssembler", "&", "MCA", "=", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ";", "unsigned", "EFlags", "=", "MCA", ".", "getELFHeaderEFlags", "(" ]

LLVM

X86

CPP

next_suggestion

CPU

6,398

[ "return", "CantUseFP", "&&", "CantUseSP", "(", "MFI", ")", ";" ]

[ "if", "(", "!", "EnableBasePointer", ")", "return", "false", ";", "bool", "CantUseFP", "=", "needsStackRealignment", "(", "MF", ")", ";" ]

LLVM

MSP430

CPP

program_repair

MPU

6,399

[ "<FIXS>", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ObjSize", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "<FIXE>" ]

[ "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";", "}", "<BUGS>", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ObjSize", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ",", "false", ")", ";", "<BUGE>" ]