Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
ARM
CPP
next_suggestion
CPU
6,200
[ "DCI", ".", "AddToWorklist", "(", "V", ".", "getNode", "(", ")", ")", ";" ]
[ "SDNode", "*", "Elt", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getNode", "(", ")", ";", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "!=", "MVT", "::", "i64", "||", "!", "ISD", "::", "isNormalLoad", "(", "Elt", ")", "||", "cast", "<", "LoadSDNode", ">", "(", "Elt", ")", "->", "isVolatile", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "dl", "(", "N", ")", ";", "EVT", "FloatVT", "=", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "MVT", "::", "f64", ",", "VT", ".", "getVectorNumElements", "(", ")", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "FloatVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "V", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "f64", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "DCI", ".", "AddToWorklist", "(", "Vec", ".", "getNode", "(", ")", ")", ";" ]
GCC
h8300
CPP
code_generation
MPU
6,201
[ "int", "fix_bit_operand", "(", "rtx", "*", "operands", ",", "enum", "rtx_code", "code", ")", "{", "if", "(", "code", "==", "AND", "?", "single_zero_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "QImode", ")", ":", "single_one_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "QImode", ")", ")", "{", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "MEM", "&&", "!", "satisfies_constraint_U", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "rtx", "mem", "=", "gen_rtx_MEM", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "copy_to_mode_reg", "(", "Pmode", ",", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", ")", ";", "MEM_COPY_ATTRIBUTES", "(", "mem", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "mem", ";", "}", "if", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "MEM", "&&", "!", "satisfies_constraint_U", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "rtx", "mem", "=", "gen_rtx_MEM", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ",", "copy_to_mode_reg", "(", "Pmode", ",", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", ")", ";", "MEM_COPY_ATTRIBUTES", "(", "mem", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "operands", "[", "<NUM_LIT>", "]", "=", "mem", ";", "}", "return", "<NUM_LIT>", ";", "}", "operands", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "QImode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "{", "rtx", "res", "=", "gen_reg_rtx", "(", "QImode", ")", ";", "switch", "(", "code", ")", "{", "case", "AND", ":", "emit_insn", "(", "gen_andqi3_1", "(", "res", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "break", ";", "case", "IOR", ":", "emit_insn", "(", "gen_iorqi3_1", "(", "res", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "break", ";", "case", "XOR", ":", "emit_insn", "(", "gen_xorqi3_1", "(", "res", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "emit_insn", "(", "gen_movqi", "(", "operands", "[", "<NUM_LIT>", "]", ",", "res", ")", ")", ";", "}", "return", "<NUM_LIT>", ";", "}" ]
[ "Fix", "the", "operands", "of", "a", "gen_xxx", "so", "that", "it", "could", "become", "a", "bit", "operating", "insn", "." ]
GCC
bfin
CPP
stmt_completion
DSP
6,202
[ "false", ";" ]
[ "e_funkind", "fkind", "=", "funkind", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ";", "if", "(", "fkind", "!=", "SUBROUTINE", ")", "return", "false", ";", "if", "(", "!", "TARGET_ID_SHARED_LIBRARY", "||", "TARGET_SEP_DATA", ")", "return", "true", ";", "if", "(", "!", "decl", ")", "return" ]
GCC
c6x
CPP
next_suggestion
VLIW
6,203
[ "else", "INSN_INFO_ENTRY", "(", "INSN_UID", "(", "x1", ")", ")", ".", "unit_mask", "=", "INSN_INFO_ENTRY", "(", "INSN_UID", "(", "after1", ")", ")", ".", "unit_mask", ";" ]
[ "PUT_MODE", "(", "insn", ",", "TImode", ")", ";", "if", "(", "TARGET_INSNS_64", ")", "{", "t", "=", "gen_addkpc", "(", "reg", ",", "labelref", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ";", "slot", "[", "<NUM_LIT>", "]", "=", "emit_insn_after", "(", "duplicate_cond", "(", "t", ",", "insn", ")", ",", "insn", ")", ";", "PUT_MODE", "(", "slot", "[", "<NUM_LIT>", "]", ",", "TImode", ")", ";", "gen_one_bundle", "(", "slot", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "slot", "[", "<NUM_LIT>", "]", "=", "emit_insn_after", "(", "gen_nop_count", "(", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ",", "insn", ")", ";", "PUT_MODE", "(", "slot", "[", "<NUM_LIT>", "]", ",", "TImode", ")", ";", "t", "=", "gen_movsi_lo_sum", "(", "reg", ",", "reg", ",", "labelref", ")", ";", "slot", "[", "<NUM_LIT>", "]", "=", "emit_insn_after", "(", "duplicate_cond", "(", "t", ",", "insn", ")", ",", "insn", ")", ";", "PUT_MODE", "(", "slot", "[", "<NUM_LIT>", "]", ",", "TImode", ")", ";", "t", "=", "gen_movsi_high", "(", "reg", ",", "labelref", ")", ";", "slot", "[", "<NUM_LIT>", "]", "=", "emit_insn_after", "(", "duplicate_cond", "(", "t", ",", "insn", ")", ",", "insn", ")", ";", "PUT_MODE", "(", "slot", "[", "<NUM_LIT>", "]", ",", "TImode", ")", ";", "gen_one_bundle", "(", "slot", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "}", "}", "}", "else", "{", "int", "this_clock", "=", "insn_get_clock", "(", "insn", ")", ";", "rtx_insn", "*", "after1", ";", "call_labels", "[", "INSN_UID", "(", "insn", ")", "]", "=", "label", ";", "rtx_insn", "*", "last_same_clock", "=", "find_last_same_clock", "(", "insn", ")", ";", "if", "(", "can_use_callp", "(", "insn", ")", ")", "{", "rtx_insn", "*", "shadow", "=", "next_nonnote_nondebug_insn", "(", "last_same_clock", ")", ";", "if", "(", "CALL_P", "(", "shadow", ")", "&&", "insn_get_clock", "(", "shadow", ")", "==", "this_clock", "+", "<NUM_LIT>", ")", "{", "convert_to_callp", "(", "shadow", ")", ";", "insn_set_clock", "(", "shadow", ",", "this_clock", ")", ";", "INSN_INFO_ENTRY", "(", "INSN_UID", "(", "shadow", ")", ")", ".", "reservation", "=", "RESERVATION_S2", ";", "INSN_INFO_ENTRY", "(", "INSN_UID", "(", "shadow", ")", ")", ".", "unit_mask", "=", "INSN_INFO_ENTRY", "(", "INSN_UID", "(", "last_same_clock", ")", ")", ".", "unit_mask", ";", "if", "(", "GET_MODE", "(", "insn", ")", "==", "TImode", ")", "{", "rtx_insn", "*", "new", "_", "cycle_first", "=", "NEXT_INSN", "(", "insn", ")", ";", "while", "(", "!", "NONDEBUG_INSN_P", "(", "new", "_", "cycle_first", ")", "||", "GET_CODE", "(", "PATTERN", "(", "new", "_", "cycle_first", ")", ")", "==", "USE", "||", "GET_CODE", "(", "PATTERN", "(", "new", "_", "cycle_first", ")", ")", "==", "CLOBBER", ")", "new", "_", "cycle_first", "=", "NEXT_INSN", "(", "new", "_", "cycle_first", ")", ";", "PUT_MODE", "(", "new", "_", "cycle_first", ",", "TImode", ")", ";", "if", "(", "new", "_", "cycle_first", "!=", "shadow", ")", "PUT_MODE", "(", "shadow", ",", "VOIDmode", ")", ";", "INSN_INFO_ENTRY", "(", "INSN_UID", "(", "new", "_", "cycle_first", ")", ")", ".", "ebb_start", "=", "INSN_INFO_ENTRY", "(", "INSN_UID", "(", "insn", ")", ")", ".", "ebb_start", ";", "}", "else", "PUT_MODE", "(", "shadow", ",", "VOIDmode", ")", ";", "delete", "_", "insn", "(", "insn", ")", ";", "goto", "done", ";", "}", "}", "after1", "=", "find_next_cycle_insn", "(", "last_same_clock", ",", "this_clock", "+", "<NUM_LIT>", ")", ";", "if", "(", "after1", "==", "NULL_RTX", ")", "after1", "=", "last_same_clock", ";", "else", "after1", "=", "find_last_same_clock", "(", "after1", ")", ";", "if", "(", "TARGET_INSNS_64", ")", "{", "rtx", "x1", "=", "gen_addkpc", "(", "reg", ",", "labelref", ",", "const0_rtx", ")", ";", "x1", "=", "emit_insn_after", "(", "duplicate_cond", "(", "x1", ",", "insn", ")", ",", "after1", ")", ";", "insn_set_clock", "(", "x1", ",", "this_clock", "+", "<NUM_LIT>", ")", ";", "INSN_INFO_ENTRY", "(", "INSN_UID", "(", "x1", ")", ")", ".", "reservation", "=", "RESERVATION_S2", ";", "if", "(", "after1", "==", "last_same_clock", ")", "PUT_MODE", "(", "x1", ",", "TImode", ")", ";", "else", "INSN_INFO_ENTRY", "(", "INSN_UID", "(", "x1", ")", ")", ".", "unit_mask", "=", "INSN_INFO_ENTRY", "(", "INSN_UID", "(", "after1", ")", ")", ".", "unit_mask", ";", "}", "else", "{", "rtx", "x1", ",", "x2", ";", "rtx_insn", "*", "after2", "=", "find_next_cycle_insn", "(", "after1", ",", "this_clock", "+", "<NUM_LIT>", ")", ";", "if", "(", "after2", "==", "NULL_RTX", ")", "after2", "=", "after1", ";", "x2", "=", "gen_movsi_lo_sum", "(", "reg", ",", "reg", ",", "labelref", ")", ";", "x2", "=", "emit_insn_after", "(", "duplicate_cond", "(", "x2", ",", "insn", ")", ",", "after2", ")", ";", "x1", "=", "gen_movsi_high", "(", "reg", ",", "labelref", ")", ";", "x1", "=", "emit_insn_after", "(", "duplicate_cond", "(", "x1", ",", "insn", ")", ",", "after1", ")", ";", "insn_set_clock", "(", "x1", ",", "this_clock", "+", "<NUM_LIT>", ")", ";", "insn_set_clock", "(", "x2", ",", "this_clock", "+", "<NUM_LIT>", ")", ";", "INSN_INFO_ENTRY", "(", "INSN_UID", "(", "x1", ")", ")", ".", "reservation", "=", "RESERVATION_S2", ";", "INSN_INFO_ENTRY", "(", "INSN_UID", "(", "x2", ")", ")", ".", "reservation", "=", "RESERVATION_S2", ";", "if", "(", "after1", "==", "last_same_clock", ")", "PUT_MODE", "(", "x1", ",", "TImode", ")", ";" ]
GCC
arm
MD
stmt_completion
CPU
6,204
[ ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "VQX", "<NUM_LIT>", "<STR_LIT>", "\t", "\t", "\t", "<STR_LIT>", ")", "(", "unspec", ":", "VQX", "[", "(", "match_operand", ":", "VQX", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]
GCC
i386
CPP
stmt_completion
CPU
6,205
[ "_", "mmask16", ")", "-", "<NUM_LIT>", ")", ";" ]
[ "return", "(", "_", "_", "mmask16", ")", "_", "_", "builtin_ia32_ucmpd512_mask", "(", "(", "_", "_", "v16si", ")", "_", "_", "X", ",", "(", "_", "_", "v16si", ")", "_", "_", "Y", ",", "<NUM_LIT>", ",", "(", "_" ]
GCC
rs6000
CPP
stmt_completion
CPU
6,206
[ ")", "return", "<NUM_LIT>", ";" ]
[ "extern", "_", "_", "inline", "long", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "TM_end", "(", "void", ")", "{", "if", "(", "_", "_", "builtin_expect", "(", "_", "_", "builtin_tend", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
6,207
[ ",", "NewN", ")", ";" ]
[ "SDValue", "Rt", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDNode", "*", "NewN", "=", "DAG", ".", "getMachineNode", "(", "Hexagon", "::", "V6_valignb", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "{", "Vv", ",", "Vu", ",", "Rt", "}", ")", ";", "ISel", ".", "ReplaceNode", "(", "N" ]
LLVM
Hexagon
TD
next_suggestion
DSP
6,208
[ "let", "isMoveImm", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_tfrpi", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "s8_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU64", ">", "{", "let", "isReMaterializable", "=", "<NUM_LIT>", ";", "let", "isAsCheapAsAMove", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
6,209
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_pandtnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_05c070ec", ",", "TypeALU32_3op", ">", ",", "Enc_ea4c54", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
6,210
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
LLVM
SPIRV
CPP
stmt_completion
Virtual ISA
6,211
[ "&", "B", ",", "Instruction", "*", "I", ")", "{" ]
[ "static", "void", "setInsertPointSkippingPhis", "(", "IRBuilder", "<", ">" ]
LLVM
SPIRV
CPP
stmt_completion
Virtual ISA
6,212
[ "TargetOpcode", "::", "G_CONSTANT", ")", ";" ]
[ "MachineInstr", "*", "ImmInst", "=", "MRI", "->", "getVRegDef", "(", "TypeInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "assert", "(", "ImmInst", "->", "getOpcode", "(", ")", "==" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
6,213
[ "}" ]
[ "if", "(", "!", "VT", ".", "isSimple", "(", ")", "||", "VT", "==", "MVT", "::", "Other", ")", "return", "false", ";", "if", "(", "AddrSpace", "==", "AMDGPUAS", "::", "LOCAL_ADDRESS", ")", "{", "return", "Align", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ";", "}", "if", "(", "VT", ".", "bitsLT", "(", "MVT", "::", "i32", ")", ")", "return", "false", ";", "if", "(", "IsFast", ")", "*", "IsFast", "=", "true", ";", "return", "VT", ".", "bitsGT", "(", "MVT", "::", "i32", ")", "&&", "Align", "%", "<NUM_LIT>", "==", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
6,214
[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A4_ornp", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_946df596", ",", "TypeALU64", ">", ",", "Enc_ea23e4", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
LLVM
AArch64
CPP
next_suggestion
CPU
6,215
[ "else", "if", "(", "IDVal", "==", "<STR_LIT>", ".inst", "<STR_LIT>", ")", "parseDirectiveInst", "(", "Loc", ")", ";" ]
[ "if", "(", "IDVal", "==", "<STR_LIT>", ".arch", "<STR_LIT>", ")", "parseDirectiveArch", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ".cpu", "<STR_LIT>", ")", "parseDirectiveCPU", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ".tlsdesccall", "<STR_LIT>", ")", "parseDirectiveTLSDescCall", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ".ltorg", "<STR_LIT>", "||", "IDVal", "==", "<STR_LIT>", ".pool", "<STR_LIT>", ")", "parseDirectiveLtorg", "(", "Loc", ")", ";", "else", "if", "(", "IDVal", "==", "<STR_LIT>", ".unreq", "<STR_LIT>", ")", "parseDirectiveUnreq", "(", "Loc", ")", ";" ]
LLVM
ARM
CPP
stmt_completion
CPU
6,216
[ "S", ";" ]
[ "unsigned", "op", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "if", "(", "!", "(", "imm", "&", "<NUM_LIT>", ")", ")", "{", "if", "(", "cmode", "==", "<NUM_LIT>", ")", "{", "if", "(", "op", "==", "<NUM_LIT>", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "setOpcode", "(", "ARM", "::", "VMOVv4f32", ")", ";", "}", "if", "(", "hasFullFP16", ")", "{", "if", "(", "cmode", "==", "<NUM_LIT>", ")", "{", "if", "(", "op", "==", "<NUM_LIT>", ")", "{", "Inst", ".", "setOpcode", "(", "ARM", "::", "VMOVv2i64", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "ARM", "::", "VMOVv16i8", ")", ";", "}", "}", "if", "(", "cmode", "==", "<NUM_LIT>", ")", "{", "if", "(", "op", "==", "<NUM_LIT>", ")", "{", "Inst", ".", "setOpcode", "(", "ARM", "::", "VMVNv4i32", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "ARM", "::", "VMOVv4i32", ")", ";", "}", "}", "if", "(", "cmode", "==", "<NUM_LIT>", ")", "{", "if", "(", "op", "==", "<NUM_LIT>", ")", "{", "Inst", ".", "setOpcode", "(", "ARM", "::", "VMVNv4i32", ")", ";", "}", "else", "{", "Inst", ".", "setOpcode", "(", "ARM", "::", "VMOVv4i32", ")", ";", "}", "}", "}", "return", "DecodeVMOVModImmInstruction", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "!", "(", "imm", "&", "<NUM_LIT>", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Vd", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "if", "(", "!", "Check", "(", "S", ",", "DecodeQPRRegisterClass", "(", "Inst", ",", "Vm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "<NUM_LIT>", "-", "imm", ")", ")", ";", "return" ]
LLVM
X86
CPP
stmt_completion
CPU
6,217
[ "NumShadowBytes", ")", ";" ]
[ "SMShadowTracker", ".", "emitShadowPadding", "(", "*", "OutStreamer", ",", "getSubtargetInfo", "(", ")", ")", ";", "SM", ".", "recordStackMap", "(", "MI", ")", ";", "unsigned", "NumShadowBytes", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "SMShadowTracker", ".", "reset", "(" ]
LLVM
Mips
CPP
next_suggestion
CPU
6,218
[ "}" ]
[ "bool", "isUImm", "(", ")", "const", "{", "return", "isImm", "(", ")", "&&", "isConstantImm", "(", ")", "&&", "isUInt", "<", "Bits", ">", "(", "getConstantImm", "(", ")", ")", ";" ]
LLVM
TPC
TD
stmt_completion
Virtual ISA
6,219
[ "{", "<NUM_LIT>", "}", ";" ]
[ "let", "OutOperandList", "=", "(", "outs", "Rdst", ":", "$", "dest", ")", ";", "let", "InOperandList", "=", "(", "ins", "Rsrc", ":", "$", "src", ",", "SwitchSet", ":", "$", "sw", ",", "Rdst", ":", "$", "income", ",", "Pred", ":", "$", "pred", ")", ";", "let", "Itinerary", "=", "IIC_VectorOp", ";", "let", "isNotUsedInDisasm", "=", "!", "if", "(", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Rdst", ")", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "?", ";", "let", "SrcB", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "src", "}", ";", "let", "Switches", "=", "{", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "<NUM_LIT>", "}", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredPolarity", "=", "pred" ]
LLVM
XNCM
CPP
stmt_completion
CPU
6,220
[ ";" ]
[ "bool", "XNCMPassConfig", "::", "addInstSelector", "(", ")", "{", "PM", ".", "add", "(", "createXNCMISelDag", "(", "getXNCMTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false" ]
GCC
i386
CPP
next_suggestion
CPU
6,221
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_cmpgt_epi32", "(", "_", "_", "m256i", "_", "_", "A", ",", "_", "_", "m256i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m256i", ")", "(", "(", "_", "_", "v8si", ")", "_", "_", "A", ">", "(", "_", "_", "v8si", ")", "_", "_", "B", ")", ";" ]
LLVM
R600
CPP
stmt_completion
GPU
6,222
[ "Depth", ")", ";" ]
[ "APInt", "Op1Zero", ",", "Op1One", ";", "DAG", ".", "computeKnownBits", "(", "Op0", ",", "Op0Zero", ",", "Op0One", ",", "Depth", ")", ";", "DAG", ".", "computeKnownBits", "(", "Op1", ",", "Op1Zero", ",", "Op1One", "," ]
LLVM
AArch64
TD
stmt_completion
CPU
6,223
[ "<STR_LIT>", ";" ]
[ "def", "LogicalImm64NotOperand", ":", "AsmOperandClass", "{", "let", "Name", "=" ]
LLVM
ARM64
TD
stmt_completion
CPU
6,224
[ ">", "Rn", ";" ]
[ "class", "BaseMulAccum", "<", "bit", "isSub", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "multype", ",", "RegisterClass", "addtype", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ">", ":", "I", "<", "(", "outs", "addtype", ":", "$", "Rd", ")", ",", "(", "ins", "multype", ":", "$", "Rn", ",", "multype", ":", "$", "Rm", ",", "addtype", ":", "$", "Ra", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "pattern", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
6,225
[ "SchedGroup", "SG", "(", "InvertedMask", ",", "std", "::", "nullopt", ",", "DAG", ",", "TII", ")", ";" ]
[ "void", "IGroupLPDAGMutation", "::", "addSchedBarrierEdges", "(", "SUnit", "&", "SchedBarrier", ")", "{", "MachineInstr", "&", "MI", "=", "*", "SchedBarrier", ".", "getInstr", "(", ")", ";", "assert", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "SCHED_BARRIER", ")", ";", "resetEdges", "(", "SchedBarrier", ",", "DAG", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Building SchedGroup for SchedBarrier with Mask: ", "<STR_LIT>", "<<", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "auto", "InvertedMask", "=", "invertSchedBarrierMask", "(", "(", "SchedGroupMask", ")", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";" ]
LLVM
ARM
TD
next_suggestion
CPU
6,226
[ "}" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "shift", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Unpredictable", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
ARM64
TD
next_suggestion
CPU
6,227
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "class", "BaseUnscaledConversion", "<", "bits", "<", "<NUM_LIT>", ">", "rmode", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterClass", "srcType", ",", "RegisterClass", "dstType", ",", "string", "asm", ">", ":", "I", "<", "(", "outs", "dstType", ":", "$", "Rd", ")", ",", "(", "ins", "srcType", ":", "$", "Rn", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteFCopy", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
AArch64
TD
next_suggestion
CPU
6,228
[ "}", "]", ">", ";" ]
[ "return", "Imm", ".", "isExactlyValue", "(", "+", "<NUM_LIT>", ".", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "def", "fpimm_one", ":", "FPImmLeaf", "<", "fAny", ",", "[", "{", "return", "Imm", ".", "isExactlyValue", "(", "+", "<NUM_LIT>", ".", "<NUM_LIT>", ")", ";" ]
GCC
arm
CPP
stmt_completion
CPU
6,229
[ "a", ";" ]
[ "return", "(", "bfloat16x8_t", ")", "_", "_" ]
GCC
alpha
CPP
stmt_completion
MPU
6,230
[ "len", "=", "<NUM_LIT>", "-", "SSIB_PREFIX_LEN", ";" ]
[ "if", "(", "GET_CODE", "(", "x", ")", "!=", "SYMBOL_REF", ")", "abort", "(", ")", ";", "fnname", "=", "XSTR", "(", "x", ",", "<NUM_LIT>", ")", ";", "STRIP_NAME_ENCODING", "(", "fnname", ",", "fnname", ")", ";", "len", "=", "strlen", "(", "fnname", ")", ";", "if", "(", "len", "+", "SSIB_PREFIX_LEN", ">", "<NUM_LIT>", ")" ]
LLVM
X86
TD
stmt_completion
CPU
6,231
[ "d", ">", ",", "Sched", "<", "[", "sched", ".", "Folded", ",", "ReadAfterLd", "]", ">", ";" ]
[ "def", "rm", ":", "SI", "<", "opc", ",", "MRMSrcMem", ",", "(", "outs", "RC", ":", "$", "dst", ")", ",", "(", "ins", "RC", ":", "$", "src1", ",", "x86memop", ":", "$", "src2", ")", ",", "!", "if", "(", "Is2Addr", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ")", ",", "[", "(", "set", "RC", ":", "$", "dst", ",", "(", "OpNode", "RC", ":", "$", "src1", ",", "(", "load", "addr", ":", "$", "src2", ")", ")", ")", "]", "," ]
LLVM
Hexagon
TD
next_suggestion
DSP
6,232
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
LLVM
X86
CPP
stmt_completion
CPU
6,233
[ ")", ")", ";" ]
[ "break", ";", "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":", "O", "<<", "*", "GetCPISymbol", "(", "MO", ".", "getIndex", "(", ")", ")", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "{", "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "MCSymbol", "*", "GVSym", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "GVSym", "=", "GetSymbolWithGlobalValueBase", "(", "GV", ",", "<STR_LIT>", "$stub", "<STR_LIT>", ")", ";", "else", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "GVSym", "=", "GetSymbolWithGlobalValueBase", "(", "GV", ",", "<STR_LIT>", "$non_lazy_ptr", "<STR_LIT>", ")", ";", "else", "GVSym", "=", "Mang", "->", "getSymbol", "(", "GV", ")", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "GVSym", "=", "OutContext", ".", "GetOrCreateSymbol", "(", "Twine", "(", "<STR_LIT>", "__imp_", "<STR_LIT>", ")", "+", "GVSym", "->", "getName", "(", ")", ")", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "MCSymbol", "*", "Sym", "=", "GetSymbolWithGlobalValueBase", "(", "GV", ",", "<STR_LIT>", "$non_lazy_ptr", "<STR_LIT>", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ".", "getGVStubEntry", "(", "Sym", ")", ";", "if", "(", "StubSym", ".", "getPointer", "(", ")", "==", "<NUM_LIT>", ")", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "Mang", "->", "getSymbol", "(", "GV", ")", ",", "!", "GV", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "else", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "MCSymbol", "*", "Sym", "=", "GetSymbolWithGlobalValueBase", "(", "GV", ",", "<STR_LIT>", "$non_lazy_ptr", "<STR_LIT>", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ".", "getHiddenGVStubEntry", "(", "Sym", ")", ";", "if", "(", "StubSym", ".", "getPointer", "(", ")", "==", "<NUM_LIT>", ")", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "Mang", "->", "getSymbol", "(", "GV", ")", ",", "!", "GV", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "else", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "MCSymbol", "*", "Sym", "=", "GetSymbolWithGlobalValueBase", "(", "GV", ",", "<STR_LIT>", "$stub", "<STR_LIT>", ")", ";", "MachineModuleInfoImpl", "::", "StubValueTy", "&", "StubSym", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMachO", ">", "(", ")", ".", "getFnStubEntry", "(", "Sym", ")", ";", "if", "(", "StubSym", ".", "getPointer", "(", ")", "==", "<NUM_LIT>", ")", "StubSym", "=", "MachineModuleInfoImpl", "::", "StubValueTy", "(", "Mang", "->", "getSymbol", "(", "GV", ")", ",", "!", "GV", "->", "hasInternalLinkage", "(", ")", ")", ";", "}", "if", "(", "GVSym", "->", "getName", "(", ")", "[", "<NUM_LIT>", "]", "!=", "'", "$", "'", ")", "O", "<<", "*", "GVSym", ";", "else", "O", "<<", "'", "(", "'", "<<", "*", "GVSym", "<<", "'", ")", "'", ";", "printOffset", "(", "MO", ".", "getOffset", "(", ")", ")", ";", "break", ";", "}", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "{", "const", "MCSymbol", "*", "SymToPrint", ";", "if", "(", "MO", ".", "getTargetFlags", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "TempNameStr", ";", "TempNameStr", "+=", "StringRef", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "TempNameStr", "+=", "StringRef", "(", "<STR_LIT>", "$stub", "<STR_LIT>", ")", ";", "MCSymbol", "*", "Sym", "=", "GetExternalSymbolSymbol", "(", "TempNameStr", ".", "str", "(" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
6,234
[ "}" ]
[ "bool", "isTgSplitEnabled", "(", ")", "const", "{", "return", "EnableTgSplit", ";" ]
GCC
s390
CPP
stmt_completion
MPU
6,235
[ "return", "value", "&", "part_mask", ";" ]
[ "int", "max_parts", "=", "HOST_BITS_PER_WIDE_INT", "/", "GET_MODE_BITSIZE", "(", "mode", ")", ";", "int", "part_bits", "=", "GET_MODE_BITSIZE", "(", "mode", ")", ";", "unsigned", "HOST_WIDE_INT", "part_mask", "=", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "<NUM_LIT>", "<<", "part_bits", ")", "-", "<NUM_LIT>", ";", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "max_parts", ";", "i", "++", ")", "{", "if", "(", "i", "==", "<NUM_LIT>", ")", "value", "=", "(", "unsigned", "HOST_WIDE_INT", ")", "INTVAL", "(", "op", ")", ";", "else", "value", ">>=", "part_bits", ";", "if", "(", "(", "value", "&", "part_mask", ")", "!=", "(", "def", "&", "part_mask", ")", ")" ]
LLVM
X86
CPP
next_suggestion
CPU
6,236
[ "if", "(", "fixupReg", "(", "insn", ",", "&", "Op", ")", ")", "return", "-", "<NUM_LIT>", ";" ]
[ "case", "ENCODING_DI", ":", "break", ";", "case", "ENCODING_REG", ":", "CASE_ENCODING_RM", ":", "if", "(", "readModRM", "(", "insn", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "fixupReg", "(", "insn", ",", "&", "Op", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "Op", ".", "encoding", "!=", "ENCODING_REG", "&&", "insn", "->", "eaDisplacement", "==", "EA_DISP_8", ")", "insn", "->", "displacement", "*=", "<NUM_LIT>", "<<", "(", "Op", ".", "encoding", "-", "ENCODING_RM", ")", ";", "break", ";", "case", "ENCODING_CB", ":", "case", "ENCODING_CW", ":", "case", "ENCODING_CD", ":", "case", "ENCODING_CP", ":", "case", "ENCODING_CO", ":", "case", "ENCODING_CT", ":", "dbgprintf", "(", "insn", ",", "<STR_LIT>", "We currently don't hande code-offset encodings", "<STR_LIT>", ")", ";", "return", "-", "<NUM_LIT>", ";", "case", "ENCODING_IB", ":", "if", "(", "sawRegImm", ")", "{", "insn", "->", "immediates", "[", "insn", "->", "numImmediatesConsumed", "]", "=", "insn", "->", "immediates", "[", "insn", "->", "numImmediatesConsumed", "-", "<NUM_LIT>", "]", "&", "<NUM_LIT>", ";", "++", "insn", "->", "numImmediatesConsumed", ";", "break", ";", "}", "if", "(", "readImmediate", "(", "insn", ",", "<NUM_LIT>", ")", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "Op", ".", "type", "==", "TYPE_IMM3", "&&", "insn", "->", "immediates", "[", "insn", "->", "numImmediatesConsumed", "-", "<NUM_LIT>", "]", ">", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "Op", ".", "type", "==", "TYPE_IMM5", "&&", "insn", "->", "immediates", "[", "insn", "->", "numImmediatesConsumed", "-", "<NUM_LIT>", "]", ">", "<NUM_LIT>", ")", "return", "-", "<NUM_LIT>", ";", "if", "(", "Op", ".", "type", "==", "TYPE_XMM128", "||", "Op", ".", "type", "==", "TYPE_XMM256", ")", "sawRegImm", "=", "<NUM_LIT>", ";", "break", ";", "case", "ENCODING_IW", ":", "if", "(", "readImmediate", "(", "insn", ",", "<NUM_LIT>", ")", ")", "return", "-", "<NUM_LIT>", ";", "break", ";", "case", "ENCODING_ID", ":", "if", "(", "readImmediate", "(", "insn", ",", "<NUM_LIT>", ")", ")", "return", "-", "<NUM_LIT>", ";", "break", ";", "case", "ENCODING_IO", ":", "if", "(", "readImmediate", "(", "insn", ",", "<NUM_LIT>", ")", ")", "return", "-", "<NUM_LIT>", ";", "break", ";", "case", "ENCODING_Iv", ":", "if", "(", "readImmediate", "(", "insn", ",", "insn", "->", "immediateSize", ")", ")", "return", "-", "<NUM_LIT>", ";", "break", ";", "case", "ENCODING_Ia", ":", "if", "(", "readImmediate", "(", "insn", ",", "insn", "->", "addressSize", ")", ")", "return", "-", "<NUM_LIT>", ";", "break", ";", "case", "ENCODING_RB", ":", "if", "(", "readOpcodeRegister", "(", "insn", ",", "<NUM_LIT>", ")", ")", "return", "-", "<NUM_LIT>", ";", "break", ";", "case", "ENCODING_RW", ":", "if", "(", "readOpcodeRegister", "(", "insn", ",", "<NUM_LIT>", ")", ")", "return", "-", "<NUM_LIT>", ";", "break", ";", "case", "ENCODING_RD", ":", "if", "(", "readOpcodeRegister", "(", "insn", ",", "<NUM_LIT>", ")", ")", "return", "-", "<NUM_LIT>", ";", "break", ";", "case", "ENCODING_RO", ":", "if", "(", "readOpcodeRegister", "(", "insn", ",", "<NUM_LIT>", ")", ")", "return", "-", "<NUM_LIT>", ";", "break", ";", "case", "ENCODING_Rv", ":", "if", "(", "readOpcodeRegister", "(", "insn", ",", "<NUM_LIT>", ")", ")", "return", "-", "<NUM_LIT>", ";", "break", ";", "case", "ENCODING_FP", ":", "break", ";", "case", "ENCODING_VVVV", ":", "needVVVV", "=", "<NUM_LIT>", ";", "if", "(", "!", "hasVVVV", ")", "return", "-", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
6,237
[ "let", "isBranch", "=", "<NUM_LIT>", ";" ]
[ "def", "J4_cmpeqn1_fp1_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "n1Const", ":", "$", "n1", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3d495a39", ",", "TypeCJ", ">", ",", "Enc_800e04", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";" ]
LLVM
AVR
CPP
stmt_completion
MPU
6,238
[ ")", ";" ]
[ "bool", "ImpIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "TRI", "->", "splitReg", "(", "DstReg", ",", "DstLoReg", ",", "DstHiReg", ")", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "DstHiReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstHiReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ";", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "DstLoReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstLoReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ";", "auto", "MI0", "=", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "DstLoReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstLoReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "MI0", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "auto", "MI1", "=", "buildMI", "(", "MBB", ",", "MBBI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "DstLoReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", ")", ")", ".", "addReg", "(", "DstLoReg", ",", "getKillRegState", "(", "DstIsKill", ")", ")", ".", "addReg", "(", "DstHiReg", ")", ";", "MI1", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(" ]
LLVM
AArch64
TD
next_suggestion
CPU
6,239
[ "}" ]
[ "let", "ParserMatchClass", "=", "PCRelLabel19Operand", ";", "let", "OperandType", "=", "<STR_LIT>", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
6,240
[ "let", "InputType", "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
GCC
or1k
CPP
code_generation
CPU
6,241
[ "void", "or", "<NUM_LIT>", "k_expand_atomic_op", "(", "rtx_code", "code", ",", "rtx", "mem", ",", "rtx", "val", ",", "rtx", "or", "ig_before", ",", "rtx", "or", "ig_after", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "rtx", "before", "=", "or", "ig_before", ",", "after", "=", "or", "ig_after", ";", "rtx", "label", ";", "label", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "gen_label_rtx", "(", ")", ")", ";", "emit_label", "(", "XEXP", "(", "label", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "before", "==", "NULL_RTX", ")", "before", "=", "gen_reg_rtx", "(", "mode", ")", ";", "emit_load_locked", "(", "mode", ",", "before", ",", "mem", ")", ";", "if", "(", "code", "==", "MULT", ")", "{", "after", "=", "expand_binop", "(", "mode", ",", "and", "_", "optab", ",", "before", ",", "val", ",", "after", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "after", "=", "expand_unop", "(", "mode", ",", "one_cmpl_optab", ",", "after", ",", "after", ",", "<NUM_LIT>", ")", ";", "}", "else", "after", "=", "expand_simple_binop", "(", "mode", ",", "code", ",", "before", ",", "val", ",", "after", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "emit_store_conditional", "(", "mode", ",", "mem", ",", "after", ")", ";", "emit_unlikely_jump", "(", "EQ", ",", "label", ")", ";", "if", "(", "or", "ig_before", ")", "emit_move_insn", "(", "or", "ig_before", ",", "before", ")", ";", "if", "(", "or", "ig_after", ")", "emit_move_insn", "(", "or", "ig_after", ",", "after", ")", ";", "}" ]
[ "Expand", "an", "atomic", "fetch-and-operate", "pattern", ".", "CODE", "is", "the", "binary", "operation", "to", "perform", "(", "with", "MULT", "as", "a", "stand-in", "for", "NAND", ")", ".", "MEM", "is", "the", "memory", "on", "which", "to", "operate", ".", "VAL", "is", "the", "second", "operand", "of", "the", "binary", "operator", ".", "BEFORE", "and", "AFTER", "are", "optional", "locations", "to", "return", "the", "value", "of", "MEM", "either", "before", "of", "after", "the", "operation", "." ]
LLVM
AArch64
CPP
next_suggestion
CPU
6,242
[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumSplats", ";", "++", "i", ")", "{" ]
[ "if", "(", "BVN", "->", "isConstantSplat", "(", "SplatBits", ",", "SplatUndef", ",", "SplatBitSize", ",", "HasAnyUndefs", ")", ")", "{", "unsigned", "NumSplats", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "SplatBitSize", ";" ]
LLVM
ARM
CPP
stmt_completion
CPU
6,243
[ ".", "Alignment", "==", "Alignment", ")", ";" ]
[ "return", "Memory", ".", "OffsetRegNum", "==", "<NUM_LIT>", "&&", "Memory", ".", "OffsetImm", "==", "nullptr", "&&", "(", "alignOK", "||", "Memory" ]
LLVM
AArch64
CPP
program_repair
CPU
6,244
[ "<FIXS>", "return", ";", "<FIXE>", "<FIXS>", "return", ";", "<FIXE>" ]
[ "default", ":", "break", ";", "case", "AuthCheckMethod", "::", "None", ":", "<BUGS>", "return", "MBB", ";", "<BUGE>", "case", "AuthCheckMethod", "::", "DummyLoad", ":", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "getWRegFromXReg", "(", "TmpReg", ")", ")", ".", "addReg", "(", "AuthenticatedReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "createCheckMemOperand", "(", "MF", ",", "Subtarget", ")", ")", ";", "<BUGS>", "return", "MBB", ";", "<BUGE>", "}" ]
LLVM
AMDGPU
TD
program_repair
GPU
6,245
[ "<FIXS>", "let", "Src0ModVOP3DPP", "=", "FPVRegInputMods", ";", "let", "Src1ModVOP3DPP", "=", "FPVRegInputMods", ";", "<FIXE>" ]
[ "let", "HasSrc0Mods", "=", "<NUM_LIT>", ";", "let", "HasSrc1Mods", "=", "<NUM_LIT>", ";", "let", "HasSrc2Mods", "=", "<NUM_LIT>", ";", "<BUGS>", "let", "Src0ModDPP", "=", "FPVRegInputMods", ";", "let", "Src1ModDPP", "=", "FPVRegInputMods", ";", "<BUGE>", "let", "Src2ModVOP3DPP", "=", "FP16InputMods", ";", "let", "InsVOP3OpSel", "=", "getInsVOP3OpSel", "Src0RC64", ",", "Src1RC64", ",", "Src2RC64", ",", "NumSrcArgs", ",", "HasClamp", ",", "HasOMod", ",", "FP16InputMods", "," ]
GCC
aarch64
MD
next_suggestion
CPU
6,246
[ "operands", "[", "<NUM_LIT>", "]", "=", "aarch64_ptrue_reg", "(", "<", "VPRED", ">", "mode", ")" ]
[ "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "SVE_STRUCT", "<NUM_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_LDN", ")", ")", "]", "<STR_LIT>", "{" ]
LLVM
Hexagon
TD
stmt_completion
DSP
6,247
[ "<NUM_LIT>", ";" ]
[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=" ]
LLVM
Hexagon
TD
next_suggestion
DSP
6,248
[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
6,249
[ "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";" ]
GCC
m32c
CPP
next_suggestion
MPU
6,250
[ "rv", "=", "<NUM_LIT>", ";" ]
[ "}", "rv", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "GET_CODE", "(", "s", "[", "<NUM_LIT>", "]", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "s", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ")", "==", "POST_INC", ")", "{", "for", "(", "di", "=", "<NUM_LIT>", ";", "di", "<", "parts", ";", "di", "++", ")", "{", "ops", "[", "opi", "++", "]", "=", "d", "[", "di", "]", ";", "ops", "[", "opi", "++", "]", "=", "gen_rtx_MEM", "(", "submode", ",", "gen_rtx_POST_INC", "(", "Pmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "SP_REGNO", ")", ")", ")", ";", "}", "rv", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "split_all", ")", "{", "for", "(", "di", "=", "<NUM_LIT>", ";", "di", "<", "parts", "-", "<NUM_LIT>", ";", "di", "++", ")", "for", "(", "si", "=", "di", "+", "<NUM_LIT>", ";", "si", "<", "parts", ";", "si", "++", ")", "if", "(", "reg_mentioned_p", "(", "d", "[", "di", "]", ",", "s", "[", "si", "]", ")", ")", "rev", "=", "<NUM_LIT>", ";", "if", "(", "rev", ")", "for", "(", "si", "=", "<NUM_LIT>", ";", "si", "<", "parts", ";", "si", "++", ")", "{", "ops", "[", "opi", "++", "]", "=", "d", "[", "si", "]", ";", "ops", "[", "opi", "++", "]", "=", "s", "[", "si", "]", ";", "}", "else", "for", "(", "si", "=", "parts", "-", "<NUM_LIT>", ";", "si", ">=", "<NUM_LIT>", ";", "si", "--", ")", "{", "ops", "[", "opi", "++", "]", "=", "d", "[", "si", "]", ";", "ops", "[", "opi", "++", "]", "=", "s", "[", "si", "]", ";", "}" ]
LLVM
AArch64
CPP
code_generation
CPU
6,251
[ "void", "AArch64AsmPrinter", "::", "emitStartOfAsmFile", "(", "Module", "&", "M", ")", "{", "const", "Triple", "&", "TT", "=", "TM", ".", "getTargetTriple", "(", ")", ";", "if", "(", "TT", ".", "isOSBinFormatCOFF", "(", ")", ")", "{", "MCSymbol", "*", "S", "=", "MMI", "->", "getContext", "(", ")", ".", "getOrCreateSymbol", "(", "StringRef", "(", "<STR_LIT>", "@feat.00", "<STR_LIT>", ")", ")", ";", "OutStreamer", "->", "beginCOFFSymbolDef", "(", "S", ")", ";", "OutStreamer", "->", "emitCOFFSymbolStorageClass", "(", "COFF", "::", "IMAGE_SYM_CLASS_STATIC", ")", ";", "OutStreamer", "->", "emitCOFFSymbolType", "(", "COFF", "::", "IMAGE_SYM_DTYPE_NULL", ")", ";", "OutStreamer", "->", "endCOFFSymbolDef", "(", ")", ";", "int64_t", "Feat00Value", "=", "<NUM_LIT>", ";", "if", "(", "M", ".", "getModuleFlag", "(", "<STR_LIT>", "cfguard", "<STR_LIT>", ")", ")", "{", "Feat00Value", "|=", "COFF", "::", "Feat00Flags", "::", "GuardCF", ";", "}", "if", "(", "M", ".", "getModuleFlag", "(", "<STR_LIT>", "ehcontguard", "<STR_LIT>", ")", ")", "{", "Feat00Value", "|=", "COFF", "::", "Feat00Flags", "::", "GuardEHCont", ";", "}", "if", "(", "M", ".", "getModuleFlag", "(", "<STR_LIT>", "ms-kernel", "<STR_LIT>", ")", ")", "{", "Feat00Value", "|=", "COFF", "::", "Feat00Flags", "::", "Kernel", ";", "}", "OutStreamer", "->", "emitSymbolAttribute", "(", "S", ",", "MCSA_Global", ")", ";", "OutStreamer", "->", "emitAssignment", "(", "S", ",", "MCConstantExpr", "::", "create", "(", "Feat00Value", ",", "MMI", "->", "getContext", "(", ")", ")", ")", ";", "}", "if", "(", "!", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "return", ";", "unsigned", "Flags", "=", "<NUM_LIT>", ";", "if", "(", "const", "auto", "*", "BTE", "=", "mdconst", "::", "extract_or_null", "<", "ConstantInt", ">", "(", "M", ".", "getModuleFlag", "(", "<STR_LIT>", "branch-target-enforcement", "<STR_LIT>", ")", ")", ")", "if", "(", "!", "BTE", "->", "isZero", "(", ")", ")", "Flags", "|=", "ELF", "::", "GNU_PROPERTY_AARCH64_FEATURE_1_BTI", ";", "if", "(", "const", "auto", "*", "GCS", "=", "mdconst", "::", "extract_or_null", "<", "ConstantInt", ">", "(", "M", ".", "getModuleFlag", "(", "<STR_LIT>", "guarded-control-stack", "<STR_LIT>", ")", ")", ")", "if", "(", "!", "GCS", "->", "isZero", "(", ")", ")", "Flags", "|=", "ELF", "::", "GNU_PROPERTY_AARCH64_FEATURE_1_GCS", ";", "if", "(", "const", "auto", "*", "Sign", "=", "mdconst", "::", "extract_or_null", "<", "ConstantInt", ">", "(", "M", ".", "getModuleFlag", "(", "<STR_LIT>", "sign-return-address", "<STR_LIT>", ")", ")", ")", "if", "(", "!", "Sign", "->", "isZero", "(", ")", ")", "Flags", "|=", "ELF", "::", "GNU_PROPERTY_AARCH64_FEATURE_1_PAC", ";", "uint64_t", "PAuthABIPlatform", "=", "-", "<NUM_LIT>", ";", "if", "(", "const", "auto", "*", "PAP", "=", "mdconst", "::", "extract_or_null", "<", "ConstantInt", ">", "(", "M", ".", "getModuleFlag", "(", "<STR_LIT>", "aarch64-elf-pauthabi-platform", "<STR_LIT>", ")", ")", ")", "PAuthABIPlatform", "=", "PAP", "->", "getZExtValue", "(", ")", ";", "uint64_t", "PAuthABIVersion", "=", "-", "<NUM_LIT>", ";", "if", "(", "const", "auto", "*", "PAV", "=", "mdconst", "::", "extract_or_null", "<", "ConstantInt", ">", "(", "M", ".", "getModuleFlag", "(", "<STR_LIT>", "aarch64-elf-pauthabi-version", "<STR_LIT>", ")", ")", ")", "PAuthABIVersion", "=", "PAV", "->", "getZExtValue", "(", ")", ";", "auto", "*", "TS", "=", "static_cast", "<", "AArch64TargetStreamer", "*", ">", "(", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ";", "TS", "->", "emitNoteSection", "(", "Flags", ",", "PAuthABIPlatform", ",", "PAuthABIVersion", ")", ";", "}" ]
[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "start", "of", "their", "file", "." ]
LLVM
TMS320C64X
TD
stmt_completion
VLIW
6,252
[ "GPRegs", ")", ";" ]
[ "let", "MIOperandInfo", "=", "(", "ops", "GPRegs", "," ]
GCC
sh
MD
next_suggestion
CPU
6,253
[ "]", "(", "const_string", "<STR_LIT>", ")", ")", ")" ]
[ "(", "const_string", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "leu", "(", "plus", "(", "minus", "(", "match_dup", "<NUM_LIT>", ")", "(", "pc", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_string", "<STR_LIT>", ")" ]
GCC
mips
CPP
code_generation
CPU
6,254
[ "static", "enum", "mips_int_mask", "mips_interrupt_mask", "(", "tree", "type", ")", "{", "tree", "attr", "=", "lookup_attribute", "(", "<STR_LIT>", "interrupt", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "type", ")", ")", ";", "tree", "args", ",", "cst", ";", "const", "char", "*", "str", ";", "if", "(", "attr", "==", "NULL", ")", "return", "INT_MASK_EIC", ";", "args", "=", "TREE_VALUE", "(", "attr", ")", ";", "if", "(", "args", "==", "NULL", ")", "return", "INT_MASK_EIC", ";", "cst", "=", "TREE_VALUE", "(", "args", ")", ";", "if", "(", "strcmp", "(", "TREE_STRING_POINTER", "(", "cst", ")", ",", "<STR_LIT>", "eic", "<STR_LIT>", ")", "==", "<NUM_LIT>", ")", "return", "INT_MASK_EIC", ";", "str", "=", "TREE_STRING_POINTER", "(", "cst", ")", ";", "gcc_assert", "(", "strlen", "(", "str", ")", "==", "strlen", "(", "<STR_LIT>", "vector=sw0", "<STR_LIT>", ")", ")", ";", "if", "(", "str", "[", "<NUM_LIT>", "]", "==", "'", "s", "'", ")", "return", "(", "enum", "mips_int_mask", ")", "(", "INT_MASK_SW0", "+", "(", "str", "[", "<NUM_LIT>", "]", "-", "'", "<NUM_LIT>", "'", ")", ")", ";", "return", "(", "enum", "mips_int_mask", ")", "(", "INT_MASK_HW0", "+", "(", "str", "[", "<NUM_LIT>", "]", "-", "'", "<NUM_LIT>", "'", ")", ")", ";", "}" ]
[ "Return", "the", "mask", "for", "the", "``", "interrupt", "''", "attribute", "." ]
LLVM
ARM
TD
next_suggestion
CPU
6,255
[ "}" ]
[ "def", "nImmSplatNotI32AsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "nImmSplatNotI32", ":", "Operand", "<", "i32", ">", "{", "let", "ParserMatchClass", "=", "nImmSplatNotI32AsmOperand", ";" ]
GCC
sparc
CPP
stmt_completion
CPU
6,256
[ "!=", "<NUM_LIT>", ";" ]
[ "static", "bool", "sparc_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "return", "(", "hard_regno_mode_classes", "[", "regno", "]", "&", "sparc_mode_class", "[", "mode", "]", ")" ]
GCC
s390
MD
stmt_completion
MPU
6,257
[ "<NUM_LIT>", "<NUM_LIT>", ")" ]
[ "(", "define_function_unit", "<STR_LIT>", "<NUM_LIT>", "<NUM_LIT>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
PowerPC
TD
stmt_completion
CPU
6,258
[ "<STR_LIT>", ">", ";" ]
[ "def", "NoP9Vector", ":", "Predicate", "<" ]
LLVM
X86
TD
program_repair
CPU
6,259
[ "<FIXS>", "let", "Predicates", "=", "[", "HasAVX512", ",", "NoVLX", ",", "HasEVEX512", "]", "in", "{", "<FIXE>" ]
[ "truncstore_us_vi8", ",", "masked_truncstore_us_vi8", ",", "X86vtruncus", ",", "X86vmtruncus", ">", ";", "<BUGS>", "let", "Predicates", "=", "[", "HasAVX512", ",", "NoVLX", "]", "in", "{", "<BUGE>", "def", ":", "Pat", "(", "v8i16", "(", "trunc", "(", "v8i32", "VR256X", ":", "$", "src", ")", ")", ")", ",", "(", "v8i16", "(", "EXTRACT_SUBREG", "(", "v16i16", "(", "VPMOVDWZrr", "(", "v16i32", "(", "INSERT_SUBREG", "(", "IMPLICIT_DEF", ")", "," ]
LLVM
Hexagon
TD
next_suggestion
DSP
6,260
[ "let", "addrMode", "=", "PostInc", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC
i386
CPP
next_suggestion
CPU
6,261
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m512", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_or_ps", "(", "_", "_", "m512", "_", "_", "A", ",", "_", "_", "m512", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m512", ")", "_", "_", "builtin_ia32_orps512_mask", "(", "(", "_", "_", "v16sf", ")", "_", "_", "A", ",", "(", "_", "_", "v16sf", ")", "_", "_", "B", ",", "(", "_", "_", "v16sf", ")", "_", "mm512_setzero_ps", "(", ")", ",", "(", "_", "_", "mmask16", ")", "-", "<NUM_LIT>", ")", ";" ]
GCC
i386
CPP
next_suggestion
CPU
6,262
[ "}" ]
[ "ix86_reset_previous_fndecl", "(", ")", ";", "prev_opt", "=", "TREE_TARGET_OPTION", "(", "prev_tree", ")", ";", "cur_opt", "=", "TREE_TARGET_OPTION", "(", "cur_tree", ")", ";", "prev_isa", "=", "prev_opt", "->", "x_ix86_isa_flags", ";", "cur_isa", "=", "cur_opt", "->", "x_ix86_isa_flags", ";", "diff_isa", "=", "(", "prev_isa", "^", "cur_isa", ")", ";", "prev_isa2", "=", "prev_opt", "->", "x_ix86_isa_flags2", ";", "cur_isa2", "=", "cur_opt", "->", "x_ix86_isa_flags2", ";", "diff_isa2", "=", "(", "prev_isa2", "^", "cur_isa2", ")", ";", "prev_arch", "=", "(", "enum", "processor_type", ")", "prev_opt", "->", "arch", ";", "prev_tune", "=", "(", "enum", "processor_type", ")", "prev_opt", "->", "tune", ";", "cur_arch", "=", "(", "enum", "processor_type", ")", "cur_opt", "->", "arch", ";", "cur_tune", "=", "(", "enum", "processor_type", ")", "cur_opt", "->", "tune", ";", "if", "(", "cur_arch", "==", "prev_arch", ")", "cur_arch", "=", "prev_arch", "=", "PROCESSOR_max", ";", "if", "(", "cur_tune", "==", "prev_tune", ")", "cur_tune", "=", "prev_tune", "=", "PROCESSOR_max", ";", "ix86_target_macros_internal", "(", "prev_isa", "&", "diff_isa", ",", "prev_isa2", "&", "diff_isa2", ",", "prev_arch", ",", "prev_tune", ",", "(", "enum", "fpmath_unit", ")", "prev_opt", "->", "x_ix86_fpmath", ",", "cpp_undef", ")", ";", "cpp_options", "*", "cpp_opts", "=", "cpp_get_options", "(", "parse_in", ")", ";", "unsigned", "char", "saved_warn_unused_macros", "=", "cpp_opts", "->", "warn_unused_macros", ";", "cpp_opts", "->", "warn_unused_macros", "=", "<NUM_LIT>", ";", "ix86_target_macros_internal", "(", "cur_isa", "&", "diff_isa", ",", "cur_isa2", "&", "diff_isa2", ",", "cur_arch", ",", "cur_tune", ",", "(", "enum", "fpmath_unit", ")", "cur_opt", "->", "x_ix86_fpmath", ",", "cpp_define", ")", ";", "cpp_opts", "->", "warn_unused_macros", "=", "saved_warn_unused_macros", ";", "return", "true", ";" ]
GCC
sparc
MD
stmt_completion
CPU
6,263
[ ")", "]", ")" ]
[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "if_then_else", ":", "W", "(", "ne", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "-", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
Mips
CPP
program_repair
CPU
6,264
[ "<FIXS>", "Chain", ",", "DL", ",", "ABI", ".", "IsN64", "(", ")", "?", "Mips", "::", "SP_64", ":", "Mips", "::", "SP", ",", "getPointerTy", "(", ")", ")", ";", "<FIXE>" ]
[ "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "NextStackOffsetVal", ",", "DL", ")", ";", "SDValue", "StackPtr", "=", "DAG", ".", "getCopyFromReg", "(", "<BUGS>", "Chain", ",", "DL", ",", "Subtarget", ".", "isABI_N64", "(", ")", "?", "Mips", "::", "SP_64", ":", "Mips", "::", "SP", ",", "getPointerTy", "(", ")", ")", ";", "<BUGE>", "std", "::", "deque", "std", "::", "pair", "unsigned", ",", "SDValue", ">", ">", "RegsToPass", ";" ]
GCC
mips
MD
next_suggestion
CPU
6,265
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "{", "return", "mips_output_jump", "(", "operands", ",", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "true", ")", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
AArch64
TD
stmt_completion
CPU
6,266
[ "<STR_LIT>", ",", "v4i16", ",", "V64", ",", "GPR32", ">", ";" ]
[ "def", "DUPv4i16gpr", ":", "SIMDDupFromMain", "<", "<NUM_LIT>", ",", "{", "?", ",", "?", ",", "?", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "," ]
LLVM
AMDGPU
CPP
code_generation
GPU
6,267
[ "bool", "AMDGPUAsmParser", "::", "isRegister", "(", "const", "AsmToken", "&", "Token", ",", "const", "AsmToken", "&", "NextToken", ")", "const", "{", "if", "(", "Token", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "true", ";", "if", "(", "!", "Token", ".", "is", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "false", ";", "StringRef", "RegName", "=", "Token", ".", "getString", "(", ")", ";", "for", "(", "StringRef", "Reg", ":", "Registers", ")", "{", "if", "(", "RegName", ".", "startswith", "(", "Reg", ")", ")", "{", "if", "(", "Reg", ".", "size", "(", ")", "<", "RegName", ".", "size", "(", ")", ")", "{", "unsigned", "RegNum", ";", "if", "(", "!", "RegName", ".", "substr", "(", "Reg", ".", "size", "(", ")", ")", ".", "getAsInteger", "(", "<NUM_LIT>", ",", "RegNum", ")", ")", "return", "true", ";", "}", "else", "{", "if", "(", "NextToken", ".", "is", "(", "AsmToken", "::", "LBrac", ")", ")", "return", "true", ";", "}", "}", "}", "return", "getSpecialRegForName", "(", "RegName", ")", ";", "}" ]
[ "isRegister", "-", "Returns", "true", "if", "this", "is", "a", "normal", "register", "use/def", "slot", "." ]
GCC
rs6000
MD
next_suggestion
CPU
6,268
[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]
[ "(", "sign_extend", ":", "EXTQI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "sign_extend", ":", "EXTQI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "compare", ":", "CC", "(", "match_dup", "<NUM_LIT>", ")" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
6,269
[ "printOffset", "(", "MO", ".", "getOffset", "(", ")", ",", "O", ")", ";" ]
[ "const", "GlobalValue", "*", "GV", "=", "MO", ".", "getGlobal", "(", ")", ";", "getSymbol", "(", "GV", ")", "->", "print", "(", "O", ",", "MAI", ")", ";" ]
LLVM
Cpu0
CPP
stmt_completion
CPU
6,270
[ ")", "FixGlobalBaseReg", "=", "false", ";" ]
[ "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", "<STR_LIT>", "cpu032", "<STR_LIT>", ";", "ParseSubtargetFeatures", "(", "CPUName", ",", "FS", ")", ";", "InstrItins", "=", "getInstrItineraryForCPU", "(", "CPUName", ")", ";", "if", "(", "Cpu0ABI", "==", "UnknownABI", ")", "Cpu0ABI", "=", "O32", ";", "UseSmallSection", "=", "UseSmallSectionOpt", ";", "if", "(", "RM", "==", "Reloc", "::", "Static", "&&", "!", "UseSmallSection" ]
LLVM
Mips
CPP
stmt_completion
CPU
6,271
[ "<STR_LIT>", "invalid register", "<STR_LIT>", ")", ";" ]
[ "}", "MipsOperand", "&", "RegOpnd", "=", "static_cast", "<", "MipsOperand", "&", ">", "(", "*", "Reg", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "!", "RegOpnd", ".", "isGPRAsmReg", "(", ")", ")", "{", "reportParseError", "(", "RegOpnd", ".", "getStartLoc", "(", ")", "," ]
LLVM
Mips
CPP
program_repair
CPU
6,272
[ "<FIXS>", "bool", "inMips16Mode", "(", ")", "const", "{", "switch", "(", "OverrideMode", ")", "{", "case", "NoOverride", ":", "return", "InMips16Mode", ";", "case", "Mips16Override", ":", "return", "true", ";", "case", "NoMips16Override", ":", "return", "false", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected mode", "<STR_LIT>", ")", ";", "}", "bool", "inMips16ModeDefault", "(", ")", "{", "return", "InMips16Mode", ";", "}", "<FIXE>" ]
[ "bool", "isSingleFloat", "(", ")", "const", "{", "return", "IsSingleFloat", ";", "}", "bool", "isNotSingleFloat", "(", ")", "const", "{", "return", "!", "IsSingleFloat", ";", "}", "bool", "hasVFPU", "(", ")", "const", "{", "return", "HasVFPU", ";", "}", "<BUGS>", "bool", "inMips16Mode", "(", ")", "const", "{", "return", "InMips16Mode", ";", "}", "<BUGE>", "bool", "inMicroMipsMode", "(", ")", "const", "{", "return", "InMicroMipsMode", ";", "}", "bool", "hasDSP", "(", ")", "const", "{", "return", "HasDSP", ";", "}", "bool", "hasDSPR2", "(", ")", "const", "{", "return", "HasDSPR2", ";", "}" ]
GCC
frv
MD
stmt_completion
VLIW
6,273
[ "]", ")" ]
[ "UNSPEC_MQSLLHI", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
arm
CPP
stmt_completion
CPU
6,274
[ ",", "const", "int", "_", "_", "c", ")", "{" ]
[ "vext_f16", "(", "float16x4_t", "_", "_", "a", ",", "float16x4_t", "_", "_", "b" ]
GCC
arm
CPP
stmt_completion
CPU
6,275
[ "_", "_", "a", ",", "_", "_", "b", ")", ";" ]
[ "vqshlq_n_s32", "(", "int32x4_t", "_", "_", "a", ",", "const", "int", "_", "_", "b", ")", "{", "return", "(", "int32x4_t", ")", "_", "_", "builtin_neon_vqshl_s_nv4si", "(" ]
GCC
arm
CPP
stmt_completion
CPU
6,276
[ "a", ",", "_", "_", "b", ")", ";" ]
[ "return", "(", "uint64x2_t", ")", "_", "_", "builtin_neon_vshru_nv2di", "(", "(", "int64x2_t", ")", "_", "_" ]
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
6,277
[ "assert", "(", "MFI", "->", "getParams", "(", ")", ".", "size", "(", ")", "==", "Params", ".", "size", "(", ")", "&&", "std", "::", "equal", "(", "MFI", "->", "getParams", "(", ")", ".", "begin", "(", ")", ",", "MFI", "->", "getParams", "(", ")", ".", "end", "(", ")", ",", "Params", ".", "begin", "(", ")", ")", ")", ";" ]
[ "auto", "*", "MFI", "=", "MF", ".", "getInfo", "<", "WebAssemblyFunctionInfo", ">", "(", ")", ";", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "WebAssembly", "::", "ARGUMENTS", ")", ";", "bool", "HasSwiftErrorArg", "=", "false", ";", "bool", "HasSwiftSelfArg", "=", "false", ";", "for", "(", "const", "ISD", "::", "InputArg", "&", "In", ":", "Ins", ")", "{", "HasSwiftSelfArg", "|=", "In", ".", "Flags", ".", "isSwiftSelf", "(", ")", ";", "HasSwiftErrorArg", "|=", "In", ".", "Flags", ".", "isSwiftError", "(", ")", ";", "if", "(", "In", ".", "Flags", ".", "isInAlloca", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "WebAssembly hasn't implemented inalloca arguments", "<STR_LIT>", ")", ";", "if", "(", "In", ".", "Flags", ".", "isNest", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "WebAssembly hasn't implemented nest arguments", "<STR_LIT>", ")", ";", "if", "(", "In", ".", "Flags", ".", "isInConsecutiveRegs", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "WebAssembly hasn't implemented cons regs arguments", "<STR_LIT>", ")", ";", "if", "(", "In", ".", "Flags", ".", "isInConsecutiveRegsLast", "(", ")", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "WebAssembly hasn't implemented cons regs last arguments", "<STR_LIT>", ")", ";", "InVals", ".", "push_back", "(", "In", ".", "Used", "?", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "In", ".", "VT", ",", "DAG", ".", "getTargetConstant", "(", "InVals", ".", "size", "(", ")", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ":", "DAG", ".", "getUNDEF", "(", "In", ".", "VT", ")", ")", ";", "MFI", "->", "addParam", "(", "In", ".", "VT", ")", ";", "}", "auto", "PtrVT", "=", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ";", "if", "(", "CallConv", "==", "CallingConv", "::", "Swift", ")", "{", "if", "(", "!", "HasSwiftSelfArg", ")", "{", "MFI", "->", "addParam", "(", "PtrVT", ")", ";", "}", "if", "(", "!", "HasSwiftErrorArg", ")", "{", "MFI", "->", "addParam", "(", "PtrVT", ")", ";", "}", "}", "if", "(", "IsVarArg", ")", "{", "MVT", "PtrVT", "=", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ";", "Register", "VarargVreg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "getRegClassFor", "(", "PtrVT", ")", ")", ";", "MFI", "->", "setVarargBufferVreg", "(", "VarargVreg", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VarargVreg", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getTargetConstant", "(", "Ins", ".", "size", "(", ")", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ")", ";", "MFI", "->", "addParam", "(", "PtrVT", ")", ";", "}", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "Params", ";", "SmallVector", "<", "MVT", ",", "<NUM_LIT>", ">", "Results", ";", "computeSignatureVTs", "(", "MF", ".", "getFunction", "(", ")", ".", "getFunctionType", "(", ")", ",", "&", "MF", ".", "getFunction", "(", ")", ",", "MF", ".", "getFunction", "(", ")", ",", "DAG", ".", "getTarget", "(", ")", ",", "Params", ",", "Results", ")", ";", "for", "(", "MVT", "VT", ":", "Results", ")", "MFI", "->", "addResult", "(", "VT", ")", ";" ]
GCC
epiphany
MD
stmt_completion
MPU
6,278
[ "<STR_LIT>", ")" ]
[ "(", "define_automaton" ]
GCC
arm
CPP
program_repair
CPU
6,279
[ "<FIXS>", "arm_split_constant", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "insn", ",", "<FIXE>" ]
[ "int", "<BUGS>", "arm_split_constant", "(", "enum", "rtx_code", "code", ",", "enum", "machine_mode", "mode", ",", "rtx", "insn", ",", "<BUGE>", "HOST_WIDE_INT", "val", ",", "rtx", "target", ",", "rtx", "source", ",", "int", "subtargets", ")", "{", "rtx", "cond", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
6,280
[ "=", "<NUM_LIT>", ";" ]
[ "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign" ]
LLVM
Lanai
CPP
stmt_completion
CPU
6,281
[ "::", "i32", ")", "{" ]
[ "void", "LanaiDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "== ", "<STR_LIT>", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "errs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "return", ";", "}", "EVT", "VT", "=", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "switch", "(", "Opcode", ")", "{", "case", "ISD", "::", "Constant", ":", "if", "(", "VT", "==", "MVT" ]
LLVM
AArch64
CPP
stmt_completion
CPU
6,282
[ ".", "RegNum", ";" ]
[ "assert", "(", "Kind", "==", "k_VectorList", "&&", "<STR_LIT>", "Invalid access!", "<STR_LIT>", ")", ";", "return", "VectorList" ]
LLVM
LoongArch
CPP
program_repair
CPU
6,283
[ "<FIXS>", "case", "InlineAsm", "::", "ConstraintCode", "::", "ZB", ":", "<FIXE>", "<FIXS>", "case", "InlineAsm", "::", "ConstraintCode", "::", "ZC", ":", "<FIXE>" ]
[ "}", "break", ";", "<BUGS>", "case", "InlineAsm", "::", "Constraint_ZB", ":", "<BUGE>", "break", ";", "<BUGS>", "case", "InlineAsm", "::", "Constraint_ZC", ":", "<BUGE>", "if", "(", "CurDAG", "->", "isBaseWithConstantOffset", "(", "Op", ")", ")", "{", "ConstantSDNode", "*", "CN", "=", "dyn_cast", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "isIntN", "(", "<NUM_LIT>", ",", "CN", "->", "getSExtValue", "(", ")", ")", "&&" ]
LLVM
Hexagon
TD
next_suggestion
DSP
6,284
[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]
LLVM
MSP430
CPP
stmt_completion
MPU
6,285
[ ".", "addImm", "(", "CSSize", ")", ";" ]
[ "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MSP430MachineFunctionInfo", "*", "MSP430FI", "=", "MF", ".", "getInfo", "<", "MSP430MachineFunctionInfo", ">", "(", ")", ";", "const", "MSP430InstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "MSP430InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "unsigned", "RetOpcode", "=", "MBBI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "switch", "(", "RetOpcode", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Can only insert epilog into returning blocks", "<STR_LIT>", ")", ";", "}", "uint64_t", "StackSize", "=", "MFI", ".", "getStackSize", "(", ")", ";", "unsigned", "CSSize", "=", "MSP430FI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "uint64_t", "NumBytes", "=", "<NUM_LIT>", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "uint64_t", "FrameSize", "=", "StackSize", "-", "<NUM_LIT>", ";", "NumBytes", "=", "FrameSize", "-", "CSSize", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "NumBytes", "=", "StackSize", "-", "CSSize", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PI", "=", "std", "::", "prev", "(", "MBBI", ")", ";", "unsigned", "Opc", "=", "PI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "!", "PI", "->", "isTerminator", "(", ")", ")", "break", ";", "--", "MBBI", ";", "}", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "MFI", ".", "hasVarSizedObjects", "(", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "CSSize", ")", "{", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")" ]
LLVM
P2
CPP
next_suggestion
MPU
6,286
[ "}" ]
[ "int", "getVarArgsFrameIndex", "(", ")", "const", "{", "return", "VarArgsFrameIndex", ";" ]
LLVM
Mips
CPP
stmt_completion
CPU
6,287
[ "const", "{" ]
[ "enum", "ReduceType", "RType", "(", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
6,288
[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
6,289
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_vmaxuh", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_ea23e4", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
AArch64
TD
program_repair
CPU
6,290
[ "<FIXS>", "def", ":", "InstRW", "[", "WriteAdr", ",", "CortexA510WriteVLD2", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "WriteAdr", ",", "CortexA510WriteVLD2", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "WriteAdr", ",", "CortexA510WriteVLD2", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "WriteAdr", ",", "CortexA510WriteVLD4", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]
[ "def", ":", "InstRW", "[", "CortexA510WriteVLD2", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "CortexA510WriteVLD4", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGS>", "def", ":", "InstRW", "[", "CortexA510WriteVLD2", ",", "WriteAdr", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "CortexA510WriteVLD2", ",", "WriteAdr", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "CortexA510WriteVLD2", ",", "WriteAdr", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "CortexA510WriteVLD4", ",", "WriteAdr", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", ":", "InstRW", "[", "CortexA510WriteVLD2", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";" ]
GCC
sparc
MD
next_suggestion
CPU
6,291
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC
ia64
MD
next_suggestion
CPU
6,292
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "zero_extend", ":", "DI", "(", "unspec", ":", "MODE_FOR_EXTEND", "[", "(", "match_operand", ":", "MODE_FOR_EXTEND", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_LDA", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC
stormy16
MD
stmt_completion
CPU
6,293
[ "<STR_LIT>", ")" ]
[ "<STR_LIT>", "(", "and", "(", "match_code" ]
LLVM
Mips
CPP
stmt_completion
CPU
6,294
[ "(", ")", "{" ]
[ "void", "setNomacro" ]
GCC
powerpcspe
CPP
next_suggestion
CPU
6,295
[ "}" ]
[ "if", "(", "_", "_", "builtin_expect", "(", "_", "_", "builtin_tbegin", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "return", "_", "HTM_TBEGIN_STARTED", ";", "return", "<NUM_LIT>", ";" ]
LLVM
X86
CPP
next_suggestion
CPU
6,296
[ "return", "TargetLowering", "::", "LowerAsmOperandForConstraint", "(", "Op", ",", "Constraint", ",", "hasMemory", ",", "Ops", ",", "DAG", ")", ";" ]
[ "Result", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getSExtValue", "(", ")", ",", "MVT", "::", "i64", ")", ";", "break", ";", "}", "}", "return", ";", "}", "case", "'", "Z", "'", ":", "{", "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "const", "ConstantInt", "*", "CI", "=", "C", "->", "getConstantIntValue", "(", ")", ";", "if", "(", "CI", "->", "isValueValidForType", "(", "Type", "::", "Int32Ty", ",", "C", "->", "getZExtValue", "(", ")", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "C", "->", "getZExtValue", "(", ")", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "break", ";", "}", "}", "return", ";", "}", "case", "'", "i", "'", ":", "{", "if", "(", "ConstantSDNode", "*", "CST", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "Result", "=", "DAG", ".", "getTargetConstant", "(", "CST", "->", "getSExtValue", "(", ")", ",", "MVT", "::", "i64", ")", ";", "break", ";", "}", "GlobalAddressSDNode", "*", "GA", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ")", ";", "int64_t", "Offset", "=", "<NUM_LIT>", ";", "if", "(", "GA", ")", "{", "Offset", "=", "GA", "->", "getOffset", "(", ")", ";", "}", "else", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ADD", ")", "{", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "GA", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "C", "&&", "GA", ")", "{", "Offset", "=", "GA", "->", "getOffset", "(", ")", "+", "C", "->", "getZExtValue", "(", ")", ";", "}", "else", "{", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "GA", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "C", "&&", "GA", ")", "Offset", "=", "GA", "->", "getOffset", "(", ")", "+", "C", "->", "getZExtValue", "(", ")", ";", "else", "C", "=", "<NUM_LIT>", ",", "GA", "=", "<NUM_LIT>", ";", "}", "}", "if", "(", "GA", ")", "{", "if", "(", "hasMemory", ")", "Op", "=", "LowerGlobalAddress", "(", "GA", "->", "getGlobal", "(", ")", ",", "Op", ".", "getDebugLoc", "(", ")", ",", "Offset", ",", "DAG", ")", ";", "else", "Op", "=", "DAG", ".", "getTargetGlobalAddress", "(", "GA", "->", "getGlobal", "(", ")", ",", "GA", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Offset", ")", ";", "Result", "=", "Op", ";", "break", ";", "}", "return", ";", "}", "}", "if", "(", "Result", ".", "getNode", "(", ")", ")", "{", "Ops", ".", "push_back", "(", "Result", ")", ";", "return", ";", "}" ]
LLVM
AMDGPU
CPP
code_generation
GPU
6,297
[ "StringRef", "AMDGPUAsmPrinter", "::", "getPassName", "(", ")", "const", "{", "return", "<STR_LIT>", "AMDGPU Assembly Printer", "<STR_LIT>", ";", "}" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
GCC
aarch64
CPP
code_generation
CPU
6,298
[ "static", "void", "aarch64_simd_clone_adjust", "(", "struct", "cgraph_node", "*", "node", ")", "{", "tree", "t", "=", "TREE_TYPE", "(", "node", "->", "decl", ")", ";", "TYPE_ATTRIBUTES", "(", "t", ")", "=", "make_attribute", "(", "<STR_LIT>", "aarch64_vector_pcs", "<STR_LIT>", ",", "<STR_LIT>", "default", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "t", ")", ")", ";", "}" ]
[ "Implement", "TARGET_SIMD_CLONE_ADJUST", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
6,299
[ "bits", "<", "<NUM_LIT>", ">", "Rd32", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]