docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	ARM64	TD	stmt_completion	CPU	6,400	[ "Rn", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Q", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Scalar", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
LLVM	AArch64	TD	next_suggestion	CPU	6,401	[ "let", "PredicateMethod", "=", "<STR_LIT>", "#", "width", "#", "<STR_LIT>", ";" ]	[ "let", "SuperClasses", "=", "[", "ShifterOperand", "]", ";", "let", "Name", "=", "<STR_LIT>", "#", "width", ";" ]
GCC	i386	CPP	stmt_completion	CPU	6,402	[ ")", ")", "_", "xsave64", "(", "void", "*", "_", "_", "P", ",", "long", "long", "_", "_", "M", ")", "{" ]	[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__" ]
GCC	pdp11	MD	next_suggestion	MPU	6,403	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "neg", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "neg", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "CC_REGNUM", ")", ")", "]", ")", "]", "<STR_LIT>" ]
LLVM	AArch64	TD	stmt_completion	CPU	6,404	[ "AArch64duplane16", "(", "v8i16", "V128_lo", ":", "$", "Rm", ")", ",", "VectorIndexH", ":", "$", "idx", ")", ")", ")", ")", "]", ">", "{" ]	[ "def", "v4i16_indexed", ":", "BaseSIMDIndexedTied", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opc", ",", "V64", ",", "V64", ",", "V128_lo", ",", "VectorIndexH", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v4i16", "V64", ":", "$", "dst", ")", ",", "(", "OpNode", "(", "v4i16", "V64", ":", "$", "Rd", ")", ",", "(", "v4i16", "V64", ":", "$", "Rn", ")", ",", "(", "v4i16", "(" ]
GCC	aarch64	CPP	stmt_completion	CPU	6,405	[ "_", "_", "a", ")", ";" ]	[ "return", "(", "poly8x16_t", ")", "_", "_", "builtin_aarch64_rbitv16qi", "(", "(", "int8x16_t", ")" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	6,406	[ "TII", ")", ")", ";" ]	[ "ScheduleDAGInstrs", "", "createPostMachineScheduler", "(", "MachineSchedContext", "", "C", ")", "const", "override", "{", "ScheduleDAGMI", "*", "DAG", "=", "createGenericSchedPostRA", "(", "C", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "C", "->", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "DAG", "->", "addMutation", "(", "createLoadClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";", "DAG", "->", "addMutation", "(", "ST", ".", "createFillMFMAShadowMutation", "(", "DAG", "->" ]
LLVM	X86	CPP	stmt_completion	CPU	6,407	[ "Offset", ")", ";" ]	[ "unsigned", "SPReg", ";", "int", "Offset", "=", "getFrameIndexReferencePreferSP", "(", "MF", ",", "Info", ".", "PSPSymFrameIdx", ",", "SPReg", ",", "true", ")", ";", "assert", "(", "Offset", ">=", "<NUM_LIT>", "&&", "SPReg", "==", "TRI", "->", "getStackRegister", "(", ")", ")", ";", "return", "static_cast", "<", "unsigned", ">", "(" ]
LLVM	ARM64	CPP	next_suggestion	CPU	6,408	[ "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "<STR_LIT>", "unexpected token in '", "<STR_LIT>", "+", "Twine", "(", "IDVal", ")", "+", "<STR_LIT>", "' directive", "<STR_LIT>", ")", ";" ]	[ "Kind", "=", "(", "MCLOHType", ")", "Id", ";", "}", "Lex", "(", ")", ";", "int", "NbArgs", "=", "MCLOHIdToNbArgs", "(", "Kind", ")", ";", "assert", "(", "NbArgs", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of arguments", "<STR_LIT>", ")", ";", "SmallVector", "<", "MCSymbol", "*", ",", "<NUM_LIT>", ">", "Args", ";", "for", "(", "int", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "NbArgs", ";", "++", "Idx", ")", "{", "StringRef", "Name", ";", "if", "(", "getParser", "(", ")", ".", "parseIdentifier", "(", "Name", ")", ")", "return", "TokError", "(", "<STR_LIT>", "expected identifier in directive", "<STR_LIT>", ")", ";", "Args", ".", "push_back", "(", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "Name", ")", ")", ";", "if", "(", "Idx", "+", "<NUM_LIT>", "==", "NbArgs", ")", "break", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	6,409	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]	[ "const", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "IO", ")", ";", "if", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "ARM", "::", "CPSR", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isReg", "(", ")", "\|\|", "MO", ".", "getReg", "(", ")", "!=", "ARM", "::", "CPSR", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "<STR_LIT>", "::", "<STR_LIT>", "CC", ";", "bool", "IsInstrVSel", "=", "true", ";", "switch", "(", "Instr", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "IsInstrVSel", "=", "false", ";", "CC", "=", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "Instr", ".", "getOperand", "(", "IO", "-", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "ARM", "::", "VSELEQD", ":", "case", "ARM", "::", "VSELEQS", ":", "CC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ARM", "::", "VSELGTD", ":", "case", "ARM", "::", "VSELGTS", ":", "CC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ARM", "::", "VSELGED", ":", "case", "ARM", "::", "VSELGES", ":", "CC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ARM", "::", "VSELVSS", ":", "case", "ARM", "::", "VSELVSD", ":", "CC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "SubAdd", ")", "{", "unsigned", "Opc", "=", "SubAdd", "->", "getOpcode", "(", ")", ";", "bool", "IsSub", "=", "Opc", "==", "ARM", "::", "SUBrr", "\|\|", "Opc", "==", "ARM", "::", "t2SUBrr", "\|\|", "Opc", "==", "ARM", "::", "SUBri", "\|\|", "Opc", "==", "ARM", "::", "t2SUBri", ";", "if", "(", "!", "IsSub", "\|\|", "(", "SrcReg2", "!=", "<NUM_LIT>", "&&", "SubAdd", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "SubAdd", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", ")", "{", "if", "(", "IsInstrVSel", ")", "return", "false", ";", "<STR_LIT>", "::", "<STR_LIT>", "NewCC", "=", "(", "IsSub", "?", "getSwappedCondition", "(", "CC", ")", ":", "getCmpToAddCondition", "(", "CC", ")", ")", ";", "if", "(", "NewCC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "false", ";", "OperandsToUpdate", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "(", "(", "*", "I", ")", ".", "getOperand", "(", "IO", "-", "<NUM_LIT>", ")", ")", ",", "NewCC", ")", ")", ";", "}", "}", "else", "{", "switch", "(", "CC", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
GCC	rs6000	CPP	next_suggestion	CPU	6,410	[ "*", "pmask", "=", "mask", ";" ]	[ "static", "rtx", "rs6000_adjust_atomic_subword", "(", "rtx", "or", "ig_mem", ",", "rtx", "", "pshift", ",", "rtx", "", "pmask", ")", "{", "rtx", "addr", ",", "align", ",", "shift", ",", "mask", ",", "mem", ";", "HOST_WIDE_INT", "shift_mask", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "or", "ig_mem", ")", ";", "shift_mask", "=", "(", "mode", "==", "QImode", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "addr", "=", "XEXP", "(", "or", "ig_mem", ",", "<NUM_LIT>", ")", ";", "addr", "=", "force_reg", "(", "GET_MODE", "(", "addr", ")", ",", "addr", ")", ";", "align", "=", "expand_simple_binop", "(", "Pmode", ",", "AND", ",", "addr", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "mem", "=", "gen_rtx_MEM", "(", "SImode", ",", "align", ")", ";", "MEM_VOLATILE_P", "(", "mem", ")", "=", "MEM_VOLATILE_P", "(", "or", "ig_mem", ")", ";", "if", "(", "MEM_ALIAS_SET", "(", "or", "ig_mem", ")", "==", "ALIAS_SET_MEMORY_BARRIER", ")", "set_mem_alias_set", "(", "mem", ",", "ALIAS_SET_MEMORY_BARRIER", ")", ";", "shift", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "addr", "=", "gen_lowpart", "(", "SImode", ",", "addr", ")", ";", "rtx", "tmp", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_ashlsi3", "(", "tmp", ",", "addr", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_andsi3", "(", "shift", ",", "tmp", ",", "GEN_INT", "(", "shift_mask", ")", ")", ")", ";", "if", "(", "BYTES_BIG_ENDIAN", ")", "shift", "=", "expand_simple_binop", "(", "SImode", ",", "XOR", ",", "shift", ",", "GEN_INT", "(", "shift_mask", ")", ",", "shift", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "*", "pshift", "=", "shift", ";", "mask", "=", "expand_simple_binop", "(", "SImode", ",", "ASHIFT", ",", "GEN_INT", "(", "GET_MODE_MASK", "(", "mode", ")", ")", ",", "shift", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	6,411	[ "}" ]	[ "def", "UWHr", ":", "BaseFPToIntegerUnscaled", "<", "<NUM_LIT>", ",", "rmode", ",", "opcode", ",", "FPR16", ",", "GPR32", ",", "asm", ",", "[", "(", "set", "GPR32", ":", "$", "Rd", ",", "(", "OpN", "(", "f16", "FPR16", ":", "$", "Rn", ")", ")", ")", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Predicates", "=", "[", "HasFullFP16", "]", ";" ]
GCC	i386	MD	stmt_completion	CPU	6,412	[ "V2DI", "<STR_LIT>", ")" ]	[ "(", "define_mode_attr", "avx_avx2", "[", "(", "V4SF", "<STR_LIT>", ")", "(", "V2DF", "<STR_LIT>", ")", "(", "V8SF", "<STR_LIT>", ")", "(", "V4DF", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	6,413	[ "VRI", ".", "NumGroups", "+=", "<NUM_LIT>", ";" ]	[ "unsigned", "RLAmtKey", "=", "BG", ".", "RLAmt", "+", "(", "BG", ".", "Repl32", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "ValueRotInfo", "&", "VRI", "=", "ValueRots", "[", "std", "::", "make_pair", "(", "BG", ".", "V", ",", "RLAmtKey", ")", "]", ";", "VRI", ".", "V", "=", "BG", ".", "V", ";", "VRI", ".", "RLAmt", "=", "BG", ".", "RLAmt", ";", "VRI", ".", "Repl32", "=", "BG", ".", "Repl32", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	6,414	[ "(", ")", "const", "override", "{" ]	[ "const", "X86InstrInfo", "*", "getInstrInfo" ]
GCC	aarch64	MD	stmt_completion	CPU	6,415	[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(" ]
LLVM	MSP430	CPP	program_repair	MPU	6,416	[ "<FIXS>", "ParseSubtargetFeatures", "(", "CPUName", ",", "CPUName", ",", "FS", ")", ";", "<FIXE>" ]	[ "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", "<STR_LIT>", "msp430", "<STR_LIT>", ";", "<BUGS>", "ParseSubtargetFeatures", "(", "CPUName", ",", "FS", ")", ";", "<BUGE>", "if", "(", "HWMultModeOption", "!=", "NoHWMult", ")", "HWMultMode", "=", "HWMultModeOption", ";" ]
LLVM	M68k	CPP	next_suggestion	MPU	6,417	[ "}" ]	[ "Register", "M68kTargetLowering", "::", "getExceptionSelectorRegister", "(", "const", "Constant", "*", ")", "const", "{", "return", "M68k", "::", "D1", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	6,418	[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "C4_and_and", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Ps4", ",", "PredRegs", ":", "$", "Pt4", ",", "PredRegs", ":", "$", "Pu4", ")", ",", "<STR_LIT>", ",", "tc_b31c2e97", ",", "TypeCR", ">", ",", "Enc_9ac432", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
GCC	c4x	MD	next_suggestion	DSP	6,419	[ "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "QF", "(", "post_dec", ":", "QI", "(", "reg", ":", "QI", "<NUM_LIT>", ")", ")", ")", ")" ]
LLVM	Lanai	CPP	next_suggestion	CPU	6,420	[ "SDValue", "Flag", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Glue", ",", "LHS", ",", "RHS", ",", "TargetCC", ")", ";" ]	[ "SDLoc", "DL", "(", "Op", ")", ";", "LPCC", "::", "CondCode", "CC", "=", "IntCondCCodeToICC", "(", "Cond", ",", "DL", ",", "LHS", ",", "RHS", ",", "DAG", ")", ";", "SDValue", "TargetCC", "=", "DAG", ".", "getConstant", "(", "CC", ",", "DL", ",", "MVT", "::", "i32", ")", ";" ]
GCC	bfin	MD	program_repair	DSP	6,421	[ "<FIXS>", "%", "<NUM_LIT>", "=", "LSHIFT", "%", "<NUM_LIT>", "BY", "%", "h2", "(", "V", ")", "%", "!", "<FIXE>" ]	[ "(", "ashift", ":", "V2HI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
GCC	arm	MD	program_repair	CPU	6,422	[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "SF", "\t", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>" ]	[ "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "SF", "\t", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	6,423	[ ".", "getLoc", "(", ")", ")", ";" ]	[ "if", "(", "(", "IDVal", ".", "lower", "(", ")", "==", "<STR_LIT>", ".word", "<STR_LIT>", ")", "\|\|", "(", "IDVal", ".", "lower", "(", ")", "==", "<STR_LIT>", ".4byte", "<STR_LIT>", ")", ")", "return", "ParseDirectiveValue", "(", "<NUM_LIT>", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "if", "(", "IDVal", ".", "lower", "(", ")", "==", "<STR_LIT>", ".short", "<STR_LIT>", "\|\|", "IDVal", ".", "lower", "(", ")", "==", "<STR_LIT>", ".hword", "<STR_LIT>", "\|\|", "IDVal", ".", "lower", "(", ")", "==", "<STR_LIT>", ".half", "<STR_LIT>", ")", "return", "ParseDirectiveValue", "(", "<NUM_LIT>", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "if", "(", "IDVal", ".", "lower", "(", ")", "==", "<STR_LIT>", ".falign", "<STR_LIT>", ")", "return", "ParseDirectiveFalign", "(", "<NUM_LIT>", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "if", "(", "(", "IDVal", ".", "lower", "(", ")", "==", "<STR_LIT>", ".lcomm", "<STR_LIT>", ")", "\|\|", "(", "IDVal", ".", "lower", "(", ")", "==", "<STR_LIT>", ".lcommon", "<STR_LIT>", ")", ")", "return", "ParseDirectiveComm", "(", "true", ",", "DirectiveID" ]
LLVM	Hexagon	TD	next_suggestion	DSP	6,424	[ "}" ]	[ "def", "C4_or_orn", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Ps4", ",", "PredRegs", ":", "$", "Pt4", ",", "PredRegs", ":", "$", "Pu4", ")", ",", "<STR_LIT>", ",", "tc_b31c2e97", ",", "TypeCR", ">", ",", "Enc_9ac432", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	s390	MD	program_repair	MPU	6,425	[ "<FIXS>", "machine_mode", "elt_mode", "<FIXE>" ]	[ "(", "define_special_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>", ")", "{", "<BUGS>", "enum", "machine_mode", "elt_mode", "<BUGE>", "int", "count", "=", "XVECLEN", "(", "op", ",", "<NUM_LIT>", ")", "unsigned", "int", "dest_regnortx", "src_addr" ]
GCC	s390	MD	next_suggestion	MPU	6,426	[ "emit_insn", "(", "gen_stack_protect_testdi", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC", "CC_REGNUM", ")", "(", "compare", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "rtx", "cc_reg", ",", "test", "#", "ifdef", "TARGET_THREAD_SSP_OFFSET", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_MEM", "(", "Pmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "s390_get_thread_pointer", "(", ")", ",", "GEN_INT", "(", "TARGET_THREAD_SSP_OFFSET", ")", ")", ")", "#", "endif", "if", "(", "TARGET_64BIT", ")" ]
LLVM	PowerPC	TD	stmt_completion	CPU	6,427	[ ")", ",", "(", "VEXTUHLX", "(", "LI8", "<NUM_LIT>", ")", ",", "$", "S", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "i64", "(", "anyext", "(", "i32", "(", "vector_extract", "v8i16", ":", "$", "S", ",", "<NUM_LIT>", ")", ")", ")" ]
LLVM	ARM	TD	program_repair	CPU	6,428	[ "<FIXS>", "[", "FeatureVFP4", "]", ",", "[", "]", ">", ";", "<FIXE>" ]	[ "[", "FeatureVFP3", "]", ",", "[", "FeatureFP16", "]", ">", ";", "defm", "FeatureFPARMv8", ":", "VFPver", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGS>", "[", "FeatureVFP4", "]", ">", ";", "<BUGE>", "def", "FeatureFullFP16", ":", "SubtargetFeature", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>" ]
LLVM	X86	CPP	next_suggestion	CPU	6,429	[ "}" ]	[ "}", "if", "(", "ISD", "::", "isConstantSplatVectorAllZeros", "(", "N00", ".", "getNode", "(", ")", ")", "&&", "sd_match", "(", "Cond", ",", "m_SetCC", "(", "m_Specific", "(", "N1", ")", ",", "m_SpecificInt", "(", "EltSizeInBits", ")", ",", "m_SpecificCondCode", "(", "ISD", "::", "SETUGE", ")", ")", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N01", ",", "N1", ")", ";", "}", "}", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "!", "VT", ".", "isVector", "(", ")", "&&", "N1C", "&&", "N0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "AND", "&&", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Constant", ")", "{", "SDValue", "N00", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "APInt", "Mask", "=", "N0", ".", "getConstantOperandAPInt", "(", "<NUM_LIT>", ")", ";", "Mask", "<<=", "N1C", "->", "getAPIntValue", "(", ")", ";", "bool", "MaskOK", "=", "false", ";", "if", "(", "N00", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "MaskOK", "=", "true", ";", "}", "else", "if", "(", "N00", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SIGN_EXTEND", "&&", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "MaskOK", "=", "true", ";", "}", "else", "if", "(", "(", "N00", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ZERO_EXTEND", "\|\|", "N00", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ANY_EXTEND", ")", "&&", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "MaskOK", "=", "Mask", ".", "isIntN", "(", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueSizeInBits", "(", ")", ")", ";", "}", "if", "(", "MaskOK", "&&", "Mask", "!=", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "VT", ",", "N00", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "DL", ",", "VT", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";" ]
GCC	cr16	CPP	next_suggestion	MPU	6,430	[ "}" ]	[ "static", "rtx", "cr16_struct_value_rtx", "(", "tree", "fntype", "ATTRIBUTE_UNUSED", ",", "int", "incoming", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "Pmode", ",", "cr16_ret_register", "(", ")", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	6,431	[ "let", "mayLoad", "=", "<NUM_LIT>", ";" ]	[ "def", "L2_loadalignb_io", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Ryy32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Ryy32in", ",", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_5ef37dc4", ",", "TypeLD", ">", ",", "Enc_a27588", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "ByteAccess", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	6,432	[ "NumElts", ")", ")", ";" ]	[ "unsigned", "NumElts", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "SDValue", "Vec", "=", "DAG", ".", "getAllOnesConstant", "(", "dl", ",", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i32", "," ]
LLVM	Patmos	CPP	stmt_completion	VLIW	6,433	[ "<NUM_LIT>", ";" ]	[ "uint32_t", "or", "_", "bitmask", "=", "<NUM_LIT>", "<<", "bitpos", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "PRTmp", ")", ")", ".", "addReg", "(", "guard", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ";", "unsigned", "or", "_", "opcode", "=", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "or", "_", "bitmask", ")", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "or", "_", "opcode", ")", ",", "tmpReg", ")", ".", "addReg", "(", "PRTmp", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "tmpReg", ")", ".", "addImm", "(", "or", "_", "bitmask", ")", ";", "InsertedInstrs", "+=" ]
LLVM	X86	TD	next_suggestion	CPU	6,434	[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]	[ "def", "HWWriteResGroup57", ":", "SchedWriteRes", "<", "[", "HWPort5", ",", "HWPort0156", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	6,435	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
LLVM	LoongArch	CPP	stmt_completion	CPU	6,436	[ "(", "getTheLoongArch32Target", "(", ")", ")", ";" ]	[ "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitializeLoongArchAsmPrinter", "(", ")", "{", "RegisterAsmPrinter", "<", "LoongArchAsmPrinter", ">", "X" ]
LLVM	Mips	TD	next_suggestion	CPU	6,437	[ "InstrItinClass", "Itinerary", "=", "itin", ";" ]	[ "dag", "InOperandList", "=", "(", "ins", "ImmOp", ":", "$", "imm", ")", ";", "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";", "list", "<", "dag", ">", "Pattern", "=", "[", "(", "set", "RO", ":", "$", "rd", ",", "(", "OpNode", "immPat", ":", "$", "imm", ")", ")", "]", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	6,438	[ "i32", ">", ";" ]	[ "def", "neg_addsub_shifted_imm32", ":", "neg_addsub_shifted_imm", "<" ]
LLVM	X86	CPP	stmt_completion	CPU	6,439	[ "true", ";" ]	[ "bool", "X86AsmBackend", "::", "padInstructionViaPrefix", "(", "MCRelaxableFragment", "&", "RF", ",", "MCCodeEmitter", "&", "Emitter", ",", "unsigned", "&", "RemainingSize", ")", "const", "{", "if", "(", "!", "RF", ".", "getAllowAutoPadding", "(", ")", ")", "return", "false", ";", "if", "(", "!", "isFullyRelaxed", "(", "RF", ")", ")", "return", "false", ";", "const", "unsigned", "OldSize", "=", "RF", ".", "getContents", "(", ")", ".", "size", "(", ")", ";", "if", "(", "OldSize", "==", "<NUM_LIT>", ")", "return", "false", ";", "const", "unsigned", "MaxPossiblePad", "=", "std", "::", "min", "(", "<NUM_LIT>", "-", "OldSize", ",", "RemainingSize", ")", ";", "const", "unsigned", "RemainingPrefixSize", "=", "[", "&", "]", "(", ")", "->", "unsigned", "{", "SmallString", "<", "<NUM_LIT>", ">", "Code", ";", "raw_svector_ostream", "VecOS", "(", "Code", ")", ";", "Emitter", ".", "emitPrefix", "(", "RF", ".", "getInst", "(", ")", ",", "VecOS", ",", "STI", ")", ";", "assert", "(", "Code", ".", "size", "(", ")", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "The number of prefixes must be less than 15.", "<STR_LIT>", ")", ";", "unsigned", "ExistingPrefixSize", "=", "Code", ".", "size", "(", ")", ";", "if", "(", "TargetPrefixMax", "<=", "ExistingPrefixSize", ")", "return", "<NUM_LIT>", ";", "return", "TargetPrefixMax", "-", "ExistingPrefixSize", ";", "}", "(", ")", ";", "const", "unsigned", "PrefixBytesToAdd", "=", "std", "::", "min", "(", "MaxPossiblePad", ",", "RemainingPrefixSize", ")", ";", "if", "(", "PrefixBytesToAdd", "==", "<NUM_LIT>", ")", "return", "false", ";", "const", "uint8_t", "Prefix", "=", "determinePaddingPrefix", "(", "RF", ".", "getInst", "(", ")", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "Code", ";", "Code", ".", "append", "(", "PrefixBytesToAdd", ",", "Prefix", ")", ";", "Code", ".", "append", "(", "RF", ".", "getContents", "(", ")", ".", "begin", "(", ")", ",", "RF", ".", "getContents", "(", ")", ".", "end", "(", ")", ")", ";", "RF", ".", "getContents", "(", ")", "=", "Code", ";", "for", "(", "auto", "&", "F", ":", "RF", ".", "getFixups", "(", ")", ")", "{", "F", ".", "setOffset", "(", "F", ".", "getOffset", "(", ")", "+", "PrefixBytesToAdd", ")", ";", "}", "RemainingSize", "-=", "PrefixBytesToAdd", ";", "return" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	6,440	[ "<STR_LIT>", ",", "Op", ",", "DAG", ")", ";" ]	[ "return", "lowerLibCallBase", "(", "<STR_LIT>", "__xl_sin", "<STR_LIT>", ",", "<STR_LIT>", "__xl_sinf", "<STR_LIT>", ",", "<STR_LIT>", "__xl_sin_finite", "<STR_LIT>", ",", "<STR_LIT>", "__xl_sinf_finite" ]
LLVM	Hexagon	TD	next_suggestion	DSP	6,441	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	m32c	MD	stmt_completion	MPU	6,442	[ "match_code", "<STR_LIT>", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	6,443	[ "InstOffset", "+=", "InstSize", ";" ]	[ "MachineBasicBlock", "::", "iterator", "MIE", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "MII", "!=", "MIE", ")", "{", "unsigned", "InstSize", "=", "HII", "->", "getSize", "(", "", "MII", ")", ";", "if", "(", "MII", "->", "isMetaInstruction", "(", ")", ")", "{", "++", "MII", ";", "continue", ";", "}", "if", "(", "isHardwareLoop", "(", "", "MII", ")", ")", "{", "assert", "(", "MII", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isMBB", "(", ")", "&&", "<STR_LIT>", "Expect a basic block as loop operand", "<STR_LIT>", ")", ";", "MachineBasicBlock", "*", "TargetBB", "=", "MII", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "unsigned", "Diff", "=", "AbsoluteDifference", "(", "InstOffset", ",", "BlockToInstOffset", "[", "TargetBB", "]", ")", ";", "if", "(", "Diff", ">", "MaxLoopRange", ")", "{", "useExtLoopInstr", "(", "MF", ",", "MII", ")", ";", "MII", "=", "MBB", ".", "erase", "(", "MII", ")", ";", "Changed", "=", "true", ";", "}", "else", "{", "++", "MII", ";", "}", "}", "else", "{", "++", "MII", ";", "}" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	6,444	[ ")", ",", "NewPtr", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";" ]	[ "unsigned", "LdBits", "=", "DL", "->", "getTypeStoreSize", "(", "LI", ".", "getType", "(", ")", ")", "", "<NUM_LIT>", ";", "auto", "IntNTy", "=", "Type", "::", "getIntNTy", "(", "LI", ".", "getContext", "(", ")", ",", "LdBits", ")", ";", "PointerType", "", "Int32PtrTy", "=", "Type", "::", "getInt32PtrTy", "(", "LI", ".", "getContext", "(", ")", ",", "AS", ")", ";", "PointerType", "", "Int8PtrTy", "=", "Type", "::", "getInt8PtrTy", "(", "LI", ".", "getContext", "(", ")", ",", "AS", ")", ";", "auto", "", "NewPtr", "=", "IRB", ".", "CreateBitCast", "(", "IRB", ".", "CreateConstGEP1_64", "(", "IRB", ".", "getInt8Ty", "(", ")", ",", "IRB", ".", "CreatePointerBitCastOrAddrSpaceCast", "(", "Base", ",", "Int8PtrTy", ")", ",", "Offset", "-", "Adjust", ")", ",", "Int32PtrTy", ")", ";", "LoadInst", "*", "NewLd", "=", "IRB", ".", "CreateAlignedLoad", "(", "IRB", ".", "getInt32Ty", "(" ]
LLVM	AArch64	CPP	next_suggestion	CPU	6,445	[ "Base", "=", "RHS", ";" ]	[ "const", "SDNode", "", "Node", "=", "N", ".", "getNode", "(", ")", ";", "for", "(", "SDNode", "", "UI", ":", "Node", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "isa", "<", "MemSDNode", ">", "(", "*", "UI", ")", ")", "return", "false", ";", "}", "bool", "IsExtendedRegisterWorthFolding", "=", "isWorthFolding", "(", "N", ")", ";", "if", "(", "IsExtendedRegisterWorthFolding", "&&", "RHS", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", "&&", "SelectExtendedSHL", "(", "RHS", ",", "Size", ",", "false", ",", "Offset", ",", "SignExtend", ")", ")", "{", "Base", "=", "LHS", ";", "DoShift", "=", "CurDAG", "->", "getTargetConstant", "(", "true", ",", "MVT", "::", "i32", ")", ";", "return", "true", ";", "}", "if", "(", "IsExtendedRegisterWorthFolding", "&&", "LHS", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", "&&", "SelectExtendedSHL", "(", "LHS", ",", "Size", ",", "false", ",", "Offset", ",", "SignExtend", ")", ")", "{" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	6,446	[ ";" ]	[ "DT", "=", "&", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "visit", "(", "F", ")", ";", "return", "true" ]
LLVM	ARM	CPP	stmt_completion	CPU	6,447	[ ",", "MVT", "::", "v2f64", ",", "MVT", "::", "v2i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v2f64", ",", "MVT", "::", "v2i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v2f64", ",", "MVT", "::", "v2i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v2f64", ",", "MVT", "::", "v2i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v2f64", ",", "MVT", "::", "v2i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v2f64", ",", "MVT", "::", "v2i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v2f64", ",", "MVT", "::", "v2i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v2f64", ",", "MVT", "::", "v2i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "FP_TO_SINT", ",", "MVT", "::", "v2i32", ",", "MVT", "::", "v2f64", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "v2i32", ",", "MVT", "::", "v2f64", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "FP_TO_SINT", ",", "MVT", "::", "v8i16", ",", "MVT", "::", "v8f32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "v8i16", ",", "MVT", "::", "v8f32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "FP_TO_SINT", ",", "MVT", "::", "v16i16", ",", "MVT", "::", "v16f32", ",", "<NUM_LIT>", "}", ",", "{" ]	[ "}", ";", "if", "(", "Src", "->", "isVectorTy", "(", ")", "&&", "ST", "->", "hasNEON", "(", ")", "&&", "(", "ISD", "==", "ISD", "::", "FP_ROUND", "\|\|", "ISD", "==", "ISD", "::", "FP_EXTEND", ")", ")", "{", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "Src", ")", ";", "int", "Idx", "=", "CostTableLookup", "(", "NEONFltDblTbl", ",", "ISD", ",", "LT", ".", "second", ")", ";", "if", "(", "Idx", "!=", "-", "<NUM_LIT>", ")", "return", "LT", ".", "first", "*", "NEONFltDblTbl", "[", "Idx", "]", ".", "Cost", ";", "}", "EVT", "SrcTy", "=", "TLI", "->", "getValueType", "(", "Src", ")", ";", "EVT", "DstTy", "=", "TLI", "->", "getValueType", "(", "Dst", ")", ";", "if", "(", "!", "SrcTy", ".", "isSimple", "(", ")", "\|\|", "!", "DstTy", ".", "isSimple", "(", ")", ")", "return", "TargetTransformInfo", "::", "getCastInstrCost", "(", "Opcode", ",", "Dst", ",", "Src", ")", ";", "static", "const", "TypeConversionCostTblEntry", "<", "MVT", "::", "SimpleValueType", ">", "NEONVectorConversionTbl", "[", "]", "=", "{", "{", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "v4i32", ",", "MVT", "::", "v4i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "ZERO_EXTEND", ",", "MVT", "::", "v4i32", ",", "MVT", "::", "v4i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "v2i64", ",", "MVT", "::", "v2i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "ZERO_EXTEND", ",", "MVT", "::", "v2i64", ",", "MVT", "::", "v2i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "TRUNCATE", ",", "MVT", "::", "v4i32", ",", "MVT", "::", "v4i64", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "TRUNCATE", ",", "MVT", "::", "v4i16", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "v4i64", ",", "MVT", "::", "v4i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "ZERO_EXTEND", ",", "MVT", "::", "v4i64", ",", "MVT", "::", "v4i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "v8i32", ",", "MVT", "::", "v8i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "ZERO_EXTEND", ",", "MVT", "::", "v8i32", ",", "MVT", "::", "v8i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "v8i64", ",", "MVT", "::", "v8i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "ZERO_EXTEND", ",", "MVT", "::", "v8i64", ",", "MVT", "::", "v8i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "v8i64", ",", "MVT", "::", "v8i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "ZERO_EXTEND", ",", "MVT", "::", "v8i64", ",", "MVT", "::", "v8i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "v16i32", ",", "MVT", "::", "v16i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "ZERO_EXTEND", ",", "MVT", "::", "v16i32", ",", "MVT", "::", "v16i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "TRUNCATE", ",", "MVT", "::", "v16i8", ",", "MVT", "::", "v16i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "TRUNCATE", ",", "MVT", "::", "v8i8", ",", "MVT", "::", "v8i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v4f32", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v4f32", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v2f32", ",", "MVT", "::", "v2i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v2f32", ",", "MVT", "::", "v2i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v2f32", ",", "MVT", "::", "v2i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v2f32", ",", "MVT", "::", "v2i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v2f32", ",", "MVT", "::", "v2i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v2f32", ",", "MVT", "::", "v2i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v4f32", ",", "MVT", "::", "v4i1", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v4f32", ",", "MVT", "::", "v4i1", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v4f32", ",", "MVT", "::", "v4i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v4f32", ",", "MVT", "::", "v4i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v4f32", ",", "MVT", "::", "v4i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v4f32", ",", "MVT", "::", "v4i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v8f32", ",", "MVT", "::", "v8i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v8f32", ",", "MVT", "::", "v8i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v8f32", ",", "MVT", "::", "v8i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v8f32", ",", "MVT", "::", "v8i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v16f32", ",", "MVT", "::", "v16i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v16f32", ",", "MVT", "::", "v16i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v16f32", ",", "MVT", "::", "v16i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v16f32", ",", "MVT", "::", "v16i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "FP_TO_SINT", ",", "MVT", "::", "v4i32", ",", "MVT", "::", "v4f32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "v4i32", ",", "MVT", "::", "v4f32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "FP_TO_SINT", ",", "MVT", "::", "v4i8", ",", "MVT", "::", "v4f32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "v4i8", ",", "MVT", "::", "v4f32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "FP_TO_SINT", ",", "MVT", "::", "v4i16", ",", "MVT", "::", "v4f32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "v4i16", ",", "MVT", "::", "v4f32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP" ]
GCC	ia64	MD	next_suggestion	CPU	6,448	[ "(", "not", "(", "match_test", "<STR_LIT>", ")", ")", ")" ]	[ "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	i386	CPP	stmt_completion	CPU	6,449	[ "v8hi", ")", "_", "_", "W", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_srl_epi16", "(", "_", "_", "m128i", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_psrlw128_mask", "(", "(", "_", "_", "v8hi", ")", "_", "_", "A", ",", "(", "_", "_", "v8hi", ")", "_", "_", "B", ",", "(", "_", "_" ]
LLVM	Hexagon	TD	next_suggestion	DSP	6,450	[ "}" ]	[ "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	CPP	program_repair	CPU	6,451	[ "<FIXS>", "if", "(", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "<FIXE>" ]	[ "PM", ".", "add", "(", "createARMExpandPseudoPass", "(", ")", ")", ";", "if", "(", "EarlyIfConvert", "&&", "OptLevel", "!=", "CodeGenOpt", "::", "None", ")", "{", "<BUGS>", "if", "(", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "<BUGE>", "PM", ".", "add", "(", "createIfConverterPass", "(", ")", ")", ";", "}", "return", "true", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	6,452	[ "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";" ]	[ "assert", "(", "(", "NumElts", "==", "RawMask", ".", "size", "(", ")", ")", "&&", "<STR_LIT>", "Unexpected mask size", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RawMask", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "uint64_t", "Selector", "=", "RawMask", "[", "i", "]", ";", "unsigned", "MatchBit", "=", "(", "Selector", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "if", "(", "(", "M2Z", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "&&", "MatchBit", "!=", "(", "M2Z", "&", "<NUM_LIT>", ")", ")", "{", "ShuffleMask", ".", "push_back", "(", "SM_SentinelZero", ")", ";", "continue", ";", "}", "int", "Index", "=", "i", "&", "~", "(", "NumEltsPerLane", "-", "<NUM_LIT>", ")", ";", "if", "(", "EltSize", "==", "<NUM_LIT>", ")", "Index", "+=", "(", "Selector", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "else", "Index", "+=", "Selector", "&", "<NUM_LIT>", ";", "int", "Src", "=", "(", "Selector", ">>" ]
LLVM	ARM	CPP	stmt_completion	CPU	6,453	[ ")", ";" ]	[ "if", "(", "!", "LoRegsToSave", ".", "none", "(", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "ARM", "::", "tPUSH", ")", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "for", "(", "unsigned", "Reg", ":", "{", "ARM", "::", "R4", ",", "ARM", "::", "R5", ",", "ARM", "::", "R6", ",", "ARM", "::", "R7", ",", "ARM", "::", "LR", "}", ")", "{", "if", "(", "LoRegsToSave", "[", "Reg", "]", ")", "{", "bool", "isKill", "=", "!", "MRI", ".", "isLiveIn", "(", "Reg", ")", ";", "if", "(", "isKill", "&&", "!", "MRI", ".", "isReserved", "(", "Reg", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "isKill", ")", ")", ";", "}", "}", "MIB", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "static", "const", "unsigned", "AllCopyRegs", "[", "]", "=", "{", "ARM", "::", "LR", ",", "ARM", "::", "R7", ",", "ARM", "::", "R6", ",", "ARM", "::", "R5", ",", "ARM", "::", "R4", ",", "ARM", "::", "R3", ",", "ARM", "::", "R2", ",", "ARM", "::", "R1", ",", "ARM", "::", "R0", "}", ";", "static", "const", "unsigned", "AllHighRegs", "[", "]", "=", "{", "ARM", "::", "R11", ",", "ARM", "::", "R10", ",", "ARM", "::", "R9", ",", "ARM", "::", "R8", "}", ";", "const", "unsigned", "", "AllCopyRegsEnd", "=", "std", "::", "end", "(", "AllCopyRegs", ")", ";", "const", "unsigned", "", "AllHighRegsEnd", "=", "std", "::", "end", "(", "AllHighRegs", ")", ";", "const", "unsigned", "", "HiRegToSave", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllHighRegs", ")", ",", "HiRegsToSave", ",", "AllHighRegsEnd", ")", ";", "while", "(", "HiRegToSave", "!=", "AllHighRegsEnd", ")", "{", "const", "unsigned", "", "CopyReg", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllCopyRegs", ")", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";", "MachineInstrBuilder", "PushMIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "ARM", "::", "tPUSH", ")", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "RegsToPush", ";", "while", "(", "HiRegToSave", "!=", "AllHighRegsEnd", "&&", "CopyReg", "!=", "AllCopyRegsEnd", ")", "{", "if", "(", "HiRegsToSave", "[", "", "HiRegToSave", "]", ")", "{", "bool", "isKill", "=", "!", "MRI", ".", "isLiveIn", "(", "", "HiRegToSave", ")", ";", "if", "(", "isKill", "&&", "!", "MRI", ".", "isReserved", "(", "", "HiRegToSave", ")", ")", "MBB", ".", "addLiveIn", "(", "", "HiRegToSave", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "ARM", "::", "tMOVr", ")", ")", ".", "addReg", "(", "", "CopyReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "", "HiRegToSave", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "RegsToPush", ".", "push_back", "(", "*", "CopyReg", ")", ";", "CopyReg", "=", "findNextOrderedReg", "(", "++", "CopyReg", ",", "CopyRegs", ",", "AllCopyRegsEnd" ]
GCC	clipper	CPP	program_repair	CPU	6,454	[ "<FIXS>", "u", "=", "build", "(", "ARRAY_REF", ",", "ptr_type_node", ",", "reg_field", ",", "build_int_2", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "<FIXE>" ]	[ "t", "=", "build1", "(", "NOP_EXPR", ",", "ptr_type_node", ",", "save_area", ")", ";", "<BUGS>", "u", "=", "build", "(", "ARRAY_REF", ",", "ptr_type_node", ",", "reg_field", ",", "build_int", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "t", "=", "build", "(", "MODIFY_EXPR", ",", "ptr_type_node", ",", "u", ",", "t", ")", ";", "TREE_SIDE_EFFECTS", "(", "t", ")", "=", "<NUM_LIT>", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	6,455	[ "}" ]	[ "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstantSDNode", "*", "N1C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "EVT", "VT", "=", "N0", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "!", "VT", ".", "isVector", "(", ")", "&&", "N1C", "&&", "N0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "AND", "&&", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Constant", ")", "{", "SDValue", "N00", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "APInt", "Mask", "=", "cast", "<", "ConstantSDNode", ">", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getAPIntValue", "(", ")", ";", "const", "APInt", "&", "ShAmt", "=", "N1C", "->", "getAPIntValue", "(", ")", ";", "Mask", "=", "Mask", ".", "shl", "(", "ShAmt", ")", ";", "bool", "MaskOK", "=", "false", ";", "if", "(", "N00", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "MaskOK", "=", "true", ";", "}", "else", "if", "(", "N00", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SIGN_EXTEND", "&&", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "MaskOK", "=", "true", ";", "}", "else", "if", "(", "(", "N00", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ZERO_EXTEND", "\|\|", "N00", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ANY_EXTEND", ")", "&&", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "MaskOK", "=", "Mask", ".", "isIntN", "(", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueSizeInBits", "(", ")", ")", ";", "}", "if", "(", "MaskOK", "&&", "Mask", "!=", "<NUM_LIT>", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "VT", ",", "N00", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "DL", ",", "VT", ")", ")", ";" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	6,456	[ ")", ";" ]	[ "releaseMemory", "(" ]
LLVM	Hexagon	TD	stmt_completion	DSP	6,457	[ "{", "<NUM_LIT>", "}", ";" ]	[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst" ]
LLVM	AArch64	TD	next_suggestion	CPU	6,458	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "nzcv", ";", "bits", "<", "<NUM_LIT>", ">", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	6,459	[ "SMLoc", "RegLoc", "=", "getRegLoc", "(", "Reg", ",", "Operands", ")", ";" ]	[ "if", "(", "Opc", "!=", "AMDGPU", "::", "DS_GWS_INIT_vi", "&&", "Opc", "!=", "AMDGPU", "::", "DS_GWS_BARRIER_vi", "&&", "Opc", "!=", "AMDGPU", "::", "DS_GWS_SEMA_BR_vi", ")", "return", "true", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "getMRI", "(", ")", ";", "const", "MCRegisterClass", "&", "VGPR32", "=", "MRI", "->", "getRegClass", "(", "AMDGPU", "::", "VGPR_32RegClassID", ")", ";", "int", "Data0Pos", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Inst", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "data0", ")", ";", "assert", "(", "Data0Pos", "!=", "-", "<NUM_LIT>", ")", ";", "auto", "Reg", "=", "Inst", ".", "getOperand", "(", "Data0Pos", ")", ".", "getReg", "(", ")", ";", "auto", "RegIdx", "=", "Reg", "-", "(", "VGPR32", ".", "contains", "(", "Reg", ")", "?", "AMDGPU", "::", "VGPR0", ":", "AMDGPU", "::", "AGPR0", ")", ";", "if", "(", "RegIdx", "&", "<NUM_LIT>", ")", "{" ]
GCC	pa	MD	program_repair	CPU	6,460	[ "<FIXS>", "(", "const_int", "<NUM_LIT>", ")", ")", "<FIXE>" ]	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "lt", "(", "abs", "(", "minus", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", "(", "pc", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "<BUGS>", "(", "const_int", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", ")" ]
LLVM	X86	CPP	stmt_completion	CPU	6,461	[ ",", "const", "MCFixup", "&", "Fixup", ",", "MCValue", "Target", ",", "uint64_t", "&", "FixedValue", ")", "{" ]	[ "void", "RecordRelocation", "(", "MachObjectWriter", "", "Writer", ",", "const", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ",", "const", "MCFragment", "", "Fragment" ]
LLVM	X86	CPP	stmt_completion	CPU	6,462	[ "=", "X86", "::", "COND_O", ";" ]	[ "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Cond", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "CC", ";", "bool", "Inverted", "=", "false", ";", "if", "(", "Cond", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SETCC", ")", "{", "if", "(", "cast", "<", "CondCodeSDNode", ">", "(", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", "==", "ISD", "::", "SETEQ", "&&", "isNullConstant", "(", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", "&&", "(", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SADDO", "\|\|", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "UADDO", "\|\|", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SSUBO", "\|\|", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "USUBO", "\|\|", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SMULO", "\|\|", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "UMULO", ")", ")", "{", "Inverted", "=", "true", ";", "Cond", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "SDValue", "NewCond", "=", "LowerSETCC", "(", "Cond", ",", "DAG", ")", ";", "if", "(", "NewCond", ".", "getNode", "(", ")", ")", "Cond", "=", "NewCond", ";", "}", "}", "else", "if", "(", "Cond", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Cond", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Cond", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Cond", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "Cond", "=", "LowerXALUO", "(", "Cond", ",", "DAG", ")", ";", "if", "(", "Cond", ".", "getOpcode", "(", ")", "==", "ISD", "::", "AND", "&&", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "isOneConstant", "(", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "Cond", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "CondOpcode", "=", "Cond", ".", "getOpcode", "(", ")", ";", "if", "(", "CondOpcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "CondOpcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "CC", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Cmp", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Opc", "=", "Cmp", ".", "getOpcode", "(", ")", ";", "if", "(", "isX86LogicalCmp", "(", "Cmp", ")", "\|\|", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "Cond", "=", "Cmp", ";", "addTest", "=", "false", ";", "}", "else", "{", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "CC", ")", "->", "getZExtValue", "(", ")", ")", "{", "default", ":", "break", ";", "case", "X86", "::", "COND_O", ":", "case", "X86", "::", "COND_B", ":", "Cond", "=", "Cond", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "addTest", "=", "false", ";", "break", ";", "}", "}", "}", "CondOpcode", "=", "Cond", ".", "getOpcode", "(", ")", ";", "if", "(", "CondOpcode", "==", "ISD", "::", "UADDO", "\|\|", "CondOpcode", "==", "ISD", "::", "SADDO", "\|\|", "CondOpcode", "==", "ISD", "::", "USUBO", "\|\|", "CondOpcode", "==", "ISD", "::", "SSUBO", "\|\|", "(", "(", "CondOpcode", "==", "ISD", "::", "UMULO", "\|\|", "CondOpcode", "==", "ISD", "::", "SMULO", ")", "&&", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "!=", "MVT", "::", "i8", ")", ")", "{", "SDValue", "LHS", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "X86Opcode", ";", "unsigned", "X86Cond", ";", "SDVTList", "VTs", ";", "switch", "(", "CondOpcode", ")", "{", "case", "ISD", "::", "UADDO", ":", "X86Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "X86Cond", "=", "X86", "::", "COND_B", ";", "break", ";", "case", "ISD", "::", "SADDO", ":", "if", "(", "isOneConstant", "(", "RHS", ")", ")", "{", "X86Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "X86Cond" ]
GCC	i386	MD	stmt_completion	CPU	6,463	[ ")" ]	[ "(", "clobber", "(", "reg", ":", "XF", "ST1_REG", ")", ")", "(", "clobber", "(", "reg", ":", "XF", "ST2_REG", ")", ")", "(", "clobber", "(", "reg", ":", "XF", "ST3_REG", ")", ")", "(", "clobber", "(", "reg", ":", "XF", "ST4_REG", ")", ")", "(", "clobber", "(", "reg", ":", "XF", "ST5_REG", ")", ")", "(", "clobber", "(", "reg", ":", "XF", "ST6_REG", ")", ")", "(", "clobber", "(", "reg", ":", "XF", "ST7_REG", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	6,464	[ "{", "WebAssembly", "::", "TI_LOCAL", ",", "<STR_LIT>", "wasm-local", "<STR_LIT>", "}", ",", "{", "WebAssembly", "::", "TI_GLOBAL_FIXED", ",", "<STR_LIT>", "wasm-global-fixed", "<STR_LIT>", "}", ",", "{", "WebAssembly", "::", "TI_OPERAND_STACK", ",", "<STR_LIT>", "wasm-operand-stack", "<STR_LIT>", "}", ",", "{", "WebAssembly", "::", "TI_GLOBAL_RELOC", ",", "<STR_LIT>", "wasm-global-reloc", "<STR_LIT>", "}", ",", "{", "WebAssembly", "::", "TI_LOCAL_INDIRECT", ",", "<STR_LIT>", "wasm-local-indirect", "<STR_LIT>", "}", "}", ";" ]	[ "ArrayRef", "<", "std", "::", "pair", "<", "int", ",", "const", "char", "", ">>", "WebAssemblyInstrInfo", "::", "getSerializableTargetIndices", "(", ")", "const", "{", "static", "const", "std", "::", "pair", "<", "int", ",", "const", "char", "", ">", "TargetIndices", "[", "]", "=", "{" ]
GCC	i386	CPP	stmt_completion	CPU	6,465	[ "_", "A", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_popcnt_epi64", "(", "_", "_", "m128i", "_" ]
LLVM	ARM	CPP	stmt_completion	CPU	6,466	[ "hasMinSize", "(", ")", ";" ]	[ "return", "!", "Subtarget", "->" ]
GCC	cr16	MD	next_suggestion	MPU	6,467	[ ")" ]	[ "[", "(", "unspec", ":", "SI", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_RETURN_ADDR", ")", "(", "return", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM	ARM64	TD	next_suggestion	CPU	6,468	[ "}" ]	[ "def", "UWDri", ":", "BaseIntegerToFPUnscaled", "<", "isUnsigned", ",", "GPR32", ",", "FPR64", ",", "f64", ",", "asm", ",", "node", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	SystemZ	TD	next_suggestion	CPU	6,469	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "R1", ";", "bits", "<", "<NUM_LIT>", ">", "R3", ";", "bits", "<", "<NUM_LIT>", ">", "R2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";" ]
GCC	arm	MD	stmt_completion	CPU	6,470	[ "<STR_LIT>", ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
GCC	i386	MD	next_suggestion	CPU	6,471	[ "{" ]	[ "(", "define_insn_and_split", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC", "FLAGS_REG", ")", "(", "unspec", ":", "CC", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_PARITY", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "HI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "xor", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", ")", "(", "parallel", "[", "(", "set", "(", "reg", ":", "CC", "FLAGS_REG", ")", "(", "unspec", ":", "CC", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_PARITY", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", ")", "]" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	6,472	[ "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";" ]	[ "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "AMDGPU", "::", "SGPR_32RegClass", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "for", "(", "auto", "Reg", ":", "AMDGPU", "::", "SReg_32RegClass", ")", "{", "Reserved", ".", "set", "(", "getSubReg", "(", "Reg", ",", "AMDGPU", "::", "hi16", ")", ")", ";", "Register", "Low", "=", "getSubReg", "(", "Reg", ",", "AMDGPU", "::", "lo16", ")", ";", "if", "(", "!", "AMDGPU", "::", "SGPR_LO16RegClass", ".", "contains", "(", "Low", ")", ")", "Reserved", ".", "set", "(", "Low", ")", ";", "}", "Register", "ScratchRSrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "ScratchRSrcReg", "!=", "AMDGPU", "::", "NoRegister", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchRSrcReg", ")", ";", "}", "MCRegister", "StackPtrReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "if", "(", "StackPtrReg", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "StackPtrReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "StackPtrReg", ")", ")", ";", "}", "MCRegister", "FrameReg", "=", "MFI", "->", "getFrameOffsetReg", "(", ")", ";", "if", "(", "FrameReg", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "FrameReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "FrameReg", ")", ")", ";", "}", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "{", "MCRegister", "BasePtrReg", "=", "getBaseRegister", "(", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "BasePtrReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "BasePtrReg", ")", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "MaxNumAGPRs", "=", "MaxNumVGPRs", ";", "unsigned", "TotalNumVGPRs", "=", "AMDGPU", "::", "VGPR_32RegClass", ".", "getNumRegs", "(", ")", ";", "if", "(", "!", "ST", ".", "hasMAIInsts", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MaxNumAGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "AMDGPU", "::", "AGPR_32RegClass", ".", "getRegister", "(", "i", ")", ";" ]
GCC	m68k	MD	program_repair	MPU	6,473	[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<FIXE>" ]	[ "}", "<STR_LIT>", "subdi3", "<STR_LIT>", "general_operand", "<STR_LIT>", "=", "d", ",", ",", "d", ",", "o", ">", "<STR_LIT>", "general_operand", "<STR_LIT>", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "<STR_LIT>", "general_operand", "<STR_LIT>", "d", ",", ",", "", "ao", ">", ",", "d", "<STR_LIT>", "=", "X", ",", "X", ",", "&", "d", ",", "&", "d", "<STR_LIT>", "<STR_LIT>", "", "{" ]
GCC	aarch64	CPP	program_repair	CPU	6,474	[ "<FIXS>", "nullptr", ",", "nullptr", "<FIXE>" ]	[ "<NUM_LIT>", ",", "<NUM_LIT>", ",", "&", "tsv110_advsimd_vector_cost", ",", "<BUGS>", "NULL", ",", "<BUGE>", "}", ";", "static", "const", "advsimd_vec_cost", "cortexa57_advsimd_vector_cost", "=" ]
GCC	rs6000	CPP	next_suggestion	CPU	6,475	[ "}" ]	[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_store_pd1", "(", "double", "*", "_", "_", "P", ",", "_", "_", "m128d", "_", "_", "A", ")", "{", "_", "mm_store1_pd", "(", "_", "_", "P", ",", "_", "_", "A", ")", ";" ]
GCC	loongarch	CPP	next_suggestion	CPU	6,476	[ "case", "SYMBOL_PCREL64", ":" ]	[ "if", "(", "!", "TARGET_EXPLICIT_RELOCS", ")", "return", "false", ";", "if", "(", "(", "GET_CODE", "(", "addr", ")", "==", "HIGH", "&&", "mode", "==", "MAX_MACHINE_MODE", ")", "\|\|", "!", "loongarch_symbolic_constant_p", "(", "addr", ",", "&", "symbol_type", ")", "\|\|", "loongarch_symbol_insns", "(", "symbol_type", ",", "mode", ")", "==", "<NUM_LIT>", "\|\|", "!", "loongarch_split_symbol_type", "(", "symbol_type", ")", ")", "return", "false", ";", "rtx", "high", ",", "temp1", "=", "NULL", ";", "if", "(", "temp", "==", "NULL", ")", "temp", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "high", "=", "gen_rtx_HIGH", "(", "Pmode", ",", "copy_rtx", "(", "addr", ")", ")", ";", "high", "=", "loongarch_force_temporary", "(", "temp", ",", "high", ")", ";", "if", "(", "loongarch_symbol_extreme_p", "(", "symbol_type", ")", "&&", "can_create_pseudo_p", "(", ")", ")", "{", "gcc_assert", "(", "TARGET_EXPLICIT_RELOCS", ")", ";", "temp1", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_move_insn", "(", "temp1", ",", "gen_rtx_LO_SUM", "(", "Pmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ",", "addr", ")", ")", ";", "emit_insn", "(", "gen_lui_h_lo20", "(", "temp1", ",", "temp1", ",", "addr", ")", ")", ";", "emit_insn", "(", "gen_lui_h_hi12", "(", "temp1", ",", "temp1", ",", "addr", ")", ")", ";", "}", "if", "(", "low_out", ")", "switch", "(", "symbol_type", ")", "{" ]
LLVM	AArch64	TD	next_suggestion	CPU	6,477	[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";" ]	[ "class", "BaseSIMDZipVector", "<", "bits", "<", "<NUM_LIT>", ">", "size", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterOperand", "regtype", ",", "string", "asm", ",", "string", "kind", ",", "SDNode", "OpNode", ",", "ValueType", "valty", ">", ":", "I", "<", "(", "outs", "regtype", ":", "$", "Rd", ")", ",", "(", "ins", "regtype", ":", "$", "Rn", ",", "regtype", ":", "$", "Rm", ")", ",", "asm", ",", "<STR_LIT>", "#", "kind", "#", "<STR_LIT>", "#", "kind", "#", "<STR_LIT>", "#", "kind", "#", "<STR_LIT>", "#", "kind", "#", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "valty", "regtype", ":", "$", "Rd", ")", ",", "(", "OpNode", "regtype", ":", "$", "Rn", ",", "regtype", ":", "$", "Rm", ")", ")", "]", ">", ",", "Sched", "<", "[", "!", "if", "(", "!", "eq", "(", "regtype", ",", "V128", ")", ",", "WriteVq", ",", "WriteVd", ")", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";" ]
LLVM	XCore	CPP	stmt_completion	MPU	6,478	[ ";" ]	[ "MCSection", "", "XCoreTargetObjectFile", "::", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "", "C", ",", "Align", "&", "Alignment", ")", "const", "{", "if", "(", "Kind", ".", "isMergeableConst4", "(", ")", ")", "return", "MergeableConst4Section", ";", "if", "(", "Kind", ".", "isMergeableConst8", "(", ")", ")", "return", "MergeableConst8Section", ";", "if", "(", "Kind", ".", "isMergeableConst16", "(", ")", ")", "return", "MergeableConst16Section", ";", "assert", "(", "(", "Kind", ".", "isReadOnly", "(", ")", "\|\|", "Kind", ".", "isReadOnlyWithRel", "(", ")", ")", "&&", "<STR_LIT>", "Unknown section kind", "<STR_LIT>", ")", ";", "return", "ReadOnlySection" ]
LLVM	AArch64	TD	stmt_completion	CPU	6,479	[ "SDT_AArch64unvec", ">", ";" ]	[ "def", "AArch64cmgtz", ":", "SDNode", "<", "<STR_LIT>", "," ]
LLVM	Hexagon	TD	next_suggestion	DSP	6,480	[ "let", "accessSize", "=", "ByteAccess", ";" ]	[ "def", "L2_ploadrbt_pi", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "IntRegs", ":", "$", "Rx32in", ",", "s4_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3c76b0ff", ",", "TypeLD", ">", ",", "Enc_f4413a", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";" ]
GCC	nds32	CPP	code_generation	CPU	6,481	[ "static", "rtx", "nds32_expand_priority_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "exp", ",", "rtx", "target", ",", "const", "char", "*", "name", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "nds32_read_argument", "(", "exp", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "nds32_read_argument", "(", "exp", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "nds32_check_constant_argument", "(", "icode", ",", "<NUM_LIT>", ",", "op0", ",", "name", ")", ")", "return", "NULL_RTX", ";", "if", "(", "!", "nds32_check_constant_argument", "(", "icode", ",", "<NUM_LIT>", ",", "op1", ",", "name", ")", ")", "return", "NULL_RTX", ";", "op0", "=", "nds32_legitimize_argument", "(", "icode", ",", "<NUM_LIT>", ",", "op0", ")", ";", "op1", "=", "nds32_legitimize_argument", "(", "icode", ",", "<NUM_LIT>", ",", "op1", ")", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op0", ",", "op1", ")", ";", "if", "(", "!", "pat", ")", "return", "NULL_RTX", ";", "emit_insn", "(", "pat", ")", ";", "return", "target", ";", "}" ]	[ "Expand", "set", "int", "priority", "builtins", "." ]
GCC	rs6000	CPP	program_repair	CPU	6,482	[ "<FIXS>", "if", "(", "restore_lr", ")", "<FIXE>" ]	[ "emit_insn", "(", "generate_set_vrsave", "(", "reg", ",", "info", ",", "<NUM_LIT>", ")", ")", ";", "}", "<BUGS>", "if", "(", "info", "->", "lr_save_p", ")", "<BUGE>", "{", "rtx", "mem", "=", "gen_frame_mem_offset", "(", "Pmode", ",", "frame_reg_rtx", ",", "info", "->", "lr_save_offset", "+", "sp_offset", ")", ";" ]
GCC	alpha	CPP	program_repair	MPU	6,483	[ "<FIXS>", "emit_insn", "(", "gen_rtx_SET", "(", "out", ",", "gen_rtx_FLOAT", "(", "mode", ",", "in", ")", ")", ")", ";", "<FIXE>" ]	[ "emit_cmp_and_jump_insns", "(", "in", ",", "const0_rtx", ",", "LT", ",", "const0_rtx", ",", "DImode", ",", "<NUM_LIT>", ",", "neglab", ")", ";", "<BUGS>", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "out", ",", "gen_rtx_FLOAT", "(", "mode", ",", "in", ")", ")", ")", ";", "<BUGE>", "emit_jump_insn", "(", "gen_jump", "(", "donelab", ")", ")", ";", "emit_barrier", "(", ")", ";" ]
LLVM	LM32	CPP	stmt_completion	MPU	6,484	[ ")", ";" ]	[ "LM32TargetMachine", "::", "LM32TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "TLOF", "(", "make_unique", "<", "LM32TargetObjectFile", ">", "(", ")", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ")", "{", "initAsmInfo", "(" ]
LLVM	Hexagon	TD	next_suggestion	DSP	6,485	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ry32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ru32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Ry32", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	6,486	[ "return", "false", ";" ]	[ "if", "(", "checkInFPOPrologue", "(", "L", ")", ")", "return", "true", ";", "FPOInstruction", "Inst", ";", "Inst", ".", "Label", "=", "emitFPOLabel", "(", ")", ";", "Inst", ".", "Op", "=", "FPOInstruction", "::", "PushReg", ";", "Inst", ".", "RegOrOffset", "=", "Reg", ";", "CurFPOData", "->", "Instructions", ".", "push_back", "(", "Inst", ")", ";" ]
LLVM	AMDGPU	CPP	code_generation	GPU	6,487	[ "Register", "SITargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "LLT", "VT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "Register", "Reg", "=", "StringSwitch", "<", "Register", ">", "(", "RegName", ")", ".", "Case", "(", "<STR_LIT>", "m0", "<STR_LIT>", ",", "AMDGPU", "::", "M0", ")", ".", "Case", "(", "<STR_LIT>", "exec", "<STR_LIT>", ",", "AMDGPU", "::", "EXEC", ")", ".", "Case", "(", "<STR_LIT>", "exec_lo", "<STR_LIT>", ",", "AMDGPU", "::", "EXEC_LO", ")", ".", "Case", "(", "<STR_LIT>", "exec_hi", "<STR_LIT>", ",", "AMDGPU", "::", "EXEC_HI", ")", ".", "Case", "(", "<STR_LIT>", "flat_scratch", "<STR_LIT>", ",", "AMDGPU", "::", "FLAT_SCR", ")", ".", "Case", "(", "<STR_LIT>", "flat_scratch_lo", "<STR_LIT>", ",", "AMDGPU", "::", "FLAT_SCR_LO", ")", ".", "Case", "(", "<STR_LIT>", "flat_scratch_hi", "<STR_LIT>", ",", "AMDGPU", "::", "FLAT_SCR_HI", ")", ".", "Default", "(", "Register", "(", ")", ")", ";", "if", "(", "Reg", "==", "AMDGPU", "::", "NoRegister", ")", "{", "report_fatal_error", "(", "Twine", "(", "<STR_LIT>", "invalid register name \\\"", "<STR_LIT>", "+", "StringRef", "(", "RegName", ")", "+", "<STR_LIT>", "\\\".", "<STR_LIT>", ")", ")", ";", "}", "if", "(", "!", "Subtarget", "->", "hasFlatScrRegister", "(", ")", "&&", "Subtarget", "->", "getRegisterInfo", "(", ")", "->", "regsOverlap", "(", "Reg", ",", "AMDGPU", "::", "FLAT_SCR", ")", ")", "{", "report_fatal_error", "(", "Twine", "(", "<STR_LIT>", "invalid register \\\"", "<STR_LIT>", "+", "StringRef", "(", "RegName", ")", "+", "<STR_LIT>", "\\\" for subtarget.", "<STR_LIT>", ")", ")", ";", "}", "switch", "(", "Reg", ")", "{", "case", "AMDGPU", "::", "M0", ":", "case", "AMDGPU", "::", "EXEC_LO", ":", "case", "AMDGPU", "::", "EXEC_HI", ":", "case", "AMDGPU", "::", "FLAT_SCR_LO", ":", "case", "AMDGPU", "::", "FLAT_SCR_HI", ":", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "Reg", ";", "break", ";", "case", "AMDGPU", "::", "EXEC", ":", "case", "AMDGPU", "::", "FLAT_SCR", ":", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "Reg", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "missing register type checking", "<STR_LIT>", ")", ";", "}", "report_fatal_error", "(", "Twine", "(", "<STR_LIT>", "invalid type for register \\\"", "<STR_LIT>", "+", "StringRef", "(", "RegName", ")", "+", "<STR_LIT>", "\\\".", "<STR_LIT>", ")", ")", ";", "}" ]	[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]
GCC	rs6000	MD	program_repair	CPU	6,488	[ "<FIXS>", "operands", "[", "<NUM_LIT>", "]", "=", "(", "value", "&", "<NUM_LIT>", ")", "?", "constm1_rtx", ":", "const0_rtx", "<FIXE>", "<FIXS>", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "value", ">", ">", "<NUM_LIT>", ")", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "(", "value", "&", "<NUM_LIT>", ")", "-", "(", "value", "&", "<NUM_LIT>", ")", ")", "<FIXE>" ]	[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", ")" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	6,489	[ "}" ]	[ "if", "(", "!", "hasSourceMods", "(", "Use", ")", ")", "return", "false", ";", "if", "(", "!", "opMustUseVOP3Encoding", "(", "Use", ",", "MRI", ")", ")", "{", "if", "(", "++", "NumMayIncreaseSize", ">", "CostThreshold", ")", "return", "false", ";", "}", "}", "return", "true", ";" ]
LLVM	WebAssembly	CPP	program_repair	Virtual ISA	6,490	[ "<FIXS>", "WASM_LOAD_STORE", "(", "LOAD16_SPLAT", ")", "<FIXE>" ]	[ "WASM_LOAD_STORE", "(", "ATOMIC_RMW16_U_XCHG_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW16_U_CMPXCHG_I32", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW16_U_CMPXCHG_I64", ")", "<BUGS>", "WASM_LOAD_STORE", "(", "LOAD_SPLAT_v16x8", ")", "<BUGE>", "WASM_LOAD_STORE", "(", "LOAD_LANE_v8i16", ")", "WASM_LOAD_STORE", "(", "STORE_LANE_v8i16", ")", "return", "<NUM_LIT>", ";" ]
LLVM	WebAssembly	CPP	program_repair	Virtual ISA	6,491	[ "<FIXS>", "Params", ".", "push_back", "(", "PtrTy", ")", ";", "<FIXE>" ]	[ "Rets", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "I32", ")", ";", "Rets", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "I32", ")", ";", "#", "else", "<BUGS>", "Params", ".", "push_back", "(", "iPTR", ")", ";", "<BUGE>", "#", "endifParams", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "I32", ")", ";", "Params", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "I32", ")", ";" ]
GCC	arm	MD	stmt_completion	CPU	6,492	[ "match_code", "<STR_LIT>", ")" ]	[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(" ]
LLVM	Hexagon	TD	next_suggestion	DSP	6,493	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	6,494	[ "return", "CallResult", ".", "first", ";" ]	[ "Argument", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Argument", ";", "Entry", ".", "Ty", "=", "(", "const", "Type", "", ")", "Type", "::", "getInt32Ty", "(", "", "DAG", ".", "getContext", "(", ")", ")", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "Chain", ",", "(", "const", "Type", "", ")", "Type", "::", "getInt32Ty", "(", "", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ",", "CallingConv", "::", "C", ",", "false", ",", "true", ",", "DAG", ".", "getExternalSymbol", "(", "<STR_LIT>", "__tls_get_addr", "<STR_LIT>", ",", "PtrVT", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";" ]
LLVM	ARM	TD	next_suggestion	CPU	6,495	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	Mips	CPP	code_generation	CPU	6,496	[ "virtual", "unsigned", "getABIAlignmentForCallingConv", "(", "Type", "*", "ArgTy", ",", "DataLayout", "DL", ")", "const", "override", "{", "if", "(", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "std", "::", "min", "(", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ",", "<NUM_LIT>", "U", ")", ";", "return", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "}" ]	[ "Return", "the", "correct", "alignment", "for", "the", "current", "calling", "convention", "." ]
GCC	sh	MD	next_suggestion	CPU	6,497	[ "(", "sign_extend", ":", "V2DI", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ss_truncate", ":", "V2SI", "(", "ashiftrt", ":", "V2DI", "(", "mult", ":", "V2DI", "(", "sign_extend", ":", "V2DI", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	i386	MD	next_suggestion	CPU	6,498	[ "}", ")" ]	[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "if_then_else", ":", "MODEF", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "{", "if", "(", "MEM_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", "}", "else", "if", "(", "MEM_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", "}", "else", "gcc_unreachable", "(", ")" ]
LLVM	AArch64	CPP	stmt_completion	CPU	6,499	[ "true", ";" ]	[ "default", ":", "return", "false", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return" ]

LLVM

ARM64

TD

stmt_completion

CPU

6,400

[ "Rn", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Q", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Scalar", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

LLVM

AArch64

TD

next_suggestion

CPU

6,401

[ "let", "PredicateMethod", "=", "<STR_LIT>", "#", "width", "#", "<STR_LIT>", ";" ]

[ "let", "SuperClasses", "=", "[", "ShifterOperand", "]", ";", "let", "Name", "=", "<STR_LIT>", "#", "width", ";" ]

GCC

i386

CPP

stmt_completion

CPU

6,402

[ ")", ")", "_", "xsave64", "(", "void", "*", "_", "_", "P", ",", "long", "long", "_", "_", "M", ")", "{" ]

[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__" ]

GCC

pdp11

MD

next_suggestion

MPU

6,403

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "neg", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "neg", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "CC_REGNUM", ")", ")", "]", ")", "]", "<STR_LIT>" ]

LLVM

AArch64

TD

stmt_completion

CPU

6,404

[ "AArch64duplane16", "(", "v8i16", "V128_lo", ":", "$", "Rm", ")", ",", "VectorIndexH", ":", "$", "idx", ")", ")", ")", ")", "]", ">", "{" ]

[ "def", "v4i16_indexed", ":", "BaseSIMDIndexedTied", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opc", ",", "V64", ",", "V64", ",", "V128_lo", ",", "VectorIndexH", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v4i16", "V64", ":", "$", "dst", ")", ",", "(", "OpNode", "(", "v4i16", "V64", ":", "$", "Rd", ")", ",", "(", "v4i16", "V64", ":", "$", "Rn", ")", ",", "(", "v4i16", "(" ]

GCC

aarch64

CPP

stmt_completion

CPU

6,405

[ "_", "_", "a", ")", ";" ]

[ "return", "(", "poly8x16_t", ")", "_", "_", "builtin_aarch64_rbitv16qi", "(", "(", "int8x16_t", ")" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

6,406

[ "TII", ")", ")", ";" ]

[ "ScheduleDAGInstrs", "*", "createPostMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "override", "{", "ScheduleDAGMI", "*", "DAG", "=", "createGenericSchedPostRA", "(", "C", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "C", "->", "MF", "->", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "DAG", "->", "addMutation", "(", "createLoadClusterDAGMutation", "(", "DAG", "->", "TII", ",", "DAG", "->", "TRI", ")", ")", ";", "DAG", "->", "addMutation", "(", "ST", ".", "createFillMFMAShadowMutation", "(", "DAG", "->" ]

LLVM

X86

CPP

stmt_completion

CPU

6,407

[ "Offset", ")", ";" ]

[ "unsigned", "SPReg", ";", "int", "Offset", "=", "getFrameIndexReferencePreferSP", "(", "MF", ",", "Info", ".", "PSPSymFrameIdx", ",", "SPReg", ",", "true", ")", ";", "assert", "(", "Offset", ">=", "<NUM_LIT>", "&&", "SPReg", "==", "TRI", "->", "getStackRegister", "(", ")", ")", ";", "return", "static_cast", "<", "unsigned", ">", "(" ]

LLVM

ARM64

CPP

next_suggestion

CPU

6,408

[ "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Comma", ")", ")", "return", "TokError", "(", "<STR_LIT>", "unexpected token in '", "<STR_LIT>", "+", "Twine", "(", "IDVal", ")", "+", "<STR_LIT>", "' directive", "<STR_LIT>", ")", ";" ]

[ "Kind", "=", "(", "MCLOHType", ")", "Id", ";", "}", "Lex", "(", ")", ";", "int", "NbArgs", "=", "MCLOHIdToNbArgs", "(", "Kind", ")", ";", "assert", "(", "NbArgs", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of arguments", "<STR_LIT>", ")", ";", "SmallVector", "<", "MCSymbol", "*", ",", "<NUM_LIT>", ">", "Args", ";", "for", "(", "int", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "NbArgs", ";", "++", "Idx", ")", "{", "StringRef", "Name", ";", "if", "(", "getParser", "(", ")", ".", "parseIdentifier", "(", "Name", ")", ")", "return", "TokError", "(", "<STR_LIT>", "expected identifier in directive", "<STR_LIT>", ")", ";", "Args", ".", "push_back", "(", "getContext", "(", ")", ".", "GetOrCreateSymbol", "(", "Name", ")", ")", ";", "if", "(", "Idx", "+", "<NUM_LIT>", "==", "NbArgs", ")", "break", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

6,409

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

[ "const", "MachineOperand", "&", "MO", "=", "Instr", ".", "getOperand", "(", "IO", ")", ";", "if", "(", "MO", ".", "isRegMask", "(", ")", "&&", "MO", ".", "clobbersPhysReg", "(", "ARM", "::", "CPSR", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "MO", ".", "getReg", "(", ")", "!=", "ARM", "::", "CPSR", ")", "continue", ";", "if", "(", "MO", ".", "isDef", "(", ")", ")", "{", "isSafe", "=", "true", ";", "break", ";", "}", "<STR_LIT>", "::", "<STR_LIT>", "CC", ";", "bool", "IsInstrVSel", "=", "true", ";", "switch", "(", "Instr", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "IsInstrVSel", "=", "false", ";", "CC", "=", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "Instr", ".", "getOperand", "(", "IO", "-", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "break", ";", "case", "ARM", "::", "VSELEQD", ":", "case", "ARM", "::", "VSELEQS", ":", "CC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ARM", "::", "VSELGTD", ":", "case", "ARM", "::", "VSELGTS", ":", "CC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ARM", "::", "VSELGED", ":", "case", "ARM", "::", "VSELGES", ":", "CC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ARM", "::", "VSELVSS", ":", "case", "ARM", "::", "VSELVSD", ":", "CC", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "if", "(", "SubAdd", ")", "{", "unsigned", "Opc", "=", "SubAdd", "->", "getOpcode", "(", ")", ";", "bool", "IsSub", "=", "Opc", "==", "ARM", "::", "SUBrr", "||", "Opc", "==", "ARM", "::", "t2SUBrr", "||", "Opc", "==", "ARM", "::", "SUBri", "||", "Opc", "==", "ARM", "::", "t2SUBri", ";", "if", "(", "!", "IsSub", "||", "(", "SrcReg2", "!=", "<NUM_LIT>", "&&", "SubAdd", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg2", "&&", "SubAdd", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "SrcReg", ")", ")", "{", "if", "(", "IsInstrVSel", ")", "return", "false", ";", "<STR_LIT>", "::", "<STR_LIT>", "NewCC", "=", "(", "IsSub", "?", "getSwappedCondition", "(", "CC", ")", ":", "getCmpToAddCondition", "(", "CC", ")", ")", ";", "if", "(", "NewCC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "false", ";", "OperandsToUpdate", ".", "push_back", "(", "std", "::", "make_pair", "(", "&", "(", "(", "*", "I", ")", ".", "getOperand", "(", "IO", "-", "<NUM_LIT>", ")", ")", ",", "NewCC", ")", ")", ";", "}", "}", "else", "{", "switch", "(", "CC", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

GCC

rs6000

CPP

next_suggestion

CPU

6,410

[ "*", "pmask", "=", "mask", ";" ]

[ "static", "rtx", "rs6000_adjust_atomic_subword", "(", "rtx", "or", "ig_mem", ",", "rtx", "*", "pshift", ",", "rtx", "*", "pmask", ")", "{", "rtx", "addr", ",", "align", ",", "shift", ",", "mask", ",", "mem", ";", "HOST_WIDE_INT", "shift_mask", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "or", "ig_mem", ")", ";", "shift_mask", "=", "(", "mode", "==", "QImode", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "addr", "=", "XEXP", "(", "or", "ig_mem", ",", "<NUM_LIT>", ")", ";", "addr", "=", "force_reg", "(", "GET_MODE", "(", "addr", ")", ",", "addr", ")", ";", "align", "=", "expand_simple_binop", "(", "Pmode", ",", "AND", ",", "addr", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "mem", "=", "gen_rtx_MEM", "(", "SImode", ",", "align", ")", ";", "MEM_VOLATILE_P", "(", "mem", ")", "=", "MEM_VOLATILE_P", "(", "or", "ig_mem", ")", ";", "if", "(", "MEM_ALIAS_SET", "(", "or", "ig_mem", ")", "==", "ALIAS_SET_MEMORY_BARRIER", ")", "set_mem_alias_set", "(", "mem", ",", "ALIAS_SET_MEMORY_BARRIER", ")", ";", "shift", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "addr", "=", "gen_lowpart", "(", "SImode", ",", "addr", ")", ";", "rtx", "tmp", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "emit_insn", "(", "gen_ashlsi3", "(", "tmp", ",", "addr", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "emit_insn", "(", "gen_andsi3", "(", "shift", ",", "tmp", ",", "GEN_INT", "(", "shift_mask", ")", ")", ")", ";", "if", "(", "BYTES_BIG_ENDIAN", ")", "shift", "=", "expand_simple_binop", "(", "SImode", ",", "XOR", ",", "shift", ",", "GEN_INT", "(", "shift_mask", ")", ",", "shift", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";", "*", "pshift", "=", "shift", ";", "mask", "=", "expand_simple_binop", "(", "SImode", ",", "ASHIFT", ",", "GEN_INT", "(", "GET_MODE_MASK", "(", "mode", ")", ")", ",", "shift", ",", "NULL_RTX", ",", "<NUM_LIT>", ",", "OPTAB_LIB_WIDEN", ")", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

6,411

[ "}" ]

[ "def", "UWHr", ":", "BaseFPToIntegerUnscaled", "<", "<NUM_LIT>", ",", "rmode", ",", "opcode", ",", "FPR16", ",", "GPR32", ",", "asm", ",", "[", "(", "set", "GPR32", ":", "$", "Rd", ",", "(", "OpN", "(", "f16", "FPR16", ":", "$", "Rn", ")", ")", ")", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Predicates", "=", "[", "HasFullFP16", "]", ";" ]

GCC

i386

MD

stmt_completion

CPU

6,412

[ "V2DI", "<STR_LIT>", ")" ]

[ "(", "define_mode_attr", "avx_avx2", "[", "(", "V4SF", "<STR_LIT>", ")", "(", "V2DF", "<STR_LIT>", ")", "(", "V8SF", "<STR_LIT>", ")", "(", "V4DF", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

6,413

[ "VRI", ".", "NumGroups", "+=", "<NUM_LIT>", ";" ]

[ "unsigned", "RLAmtKey", "=", "BG", ".", "RLAmt", "+", "(", "BG", ".", "Repl32", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "ValueRotInfo", "&", "VRI", "=", "ValueRots", "[", "std", "::", "make_pair", "(", "BG", ".", "V", ",", "RLAmtKey", ")", "]", ";", "VRI", ".", "V", "=", "BG", ".", "V", ";", "VRI", ".", "RLAmt", "=", "BG", ".", "RLAmt", ";", "VRI", ".", "Repl32", "=", "BG", ".", "Repl32", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

6,414

[ "(", ")", "const", "override", "{" ]

[ "const", "X86InstrInfo", "*", "getInstrInfo" ]

GCC

aarch64

MD

stmt_completion

CPU

6,415

[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(" ]

LLVM

MSP430

CPP

program_repair

MPU

6,416

[ "<FIXS>", "ParseSubtargetFeatures", "(", "CPUName", ",", "CPUName", ",", "FS", ")", ";", "<FIXE>" ]

[ "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", "<STR_LIT>", "msp430", "<STR_LIT>", ";", "<BUGS>", "ParseSubtargetFeatures", "(", "CPUName", ",", "FS", ")", ";", "<BUGE>", "if", "(", "HWMultModeOption", "!=", "NoHWMult", ")", "HWMultMode", "=", "HWMultModeOption", ";" ]

LLVM

M68k

CPP

next_suggestion

MPU

6,417

[ "}" ]

[ "Register", "M68kTargetLowering", "::", "getExceptionSelectorRegister", "(", "const", "Constant", "*", ")", "const", "{", "return", "M68k", "::", "D1", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

6,418

[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "C4_and_and", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Ps4", ",", "PredRegs", ":", "$", "Pt4", ",", "PredRegs", ":", "$", "Pu4", ")", ",", "<STR_LIT>", ",", "tc_b31c2e97", ",", "TypeCR", ">", ",", "Enc_9ac432", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]

GCC

c4x

MD

next_suggestion

DSP

6,419

[ "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "QF", "(", "post_dec", ":", "QI", "(", "reg", ":", "QI", "<NUM_LIT>", ")", ")", ")", ")" ]

LLVM

Lanai

CPP

next_suggestion

CPU

6,420

[ "SDValue", "Flag", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "Glue", ",", "LHS", ",", "RHS", ",", "TargetCC", ")", ";" ]

[ "SDLoc", "DL", "(", "Op", ")", ";", "LPCC", "::", "CondCode", "CC", "=", "IntCondCCodeToICC", "(", "Cond", ",", "DL", ",", "LHS", ",", "RHS", ",", "DAG", ")", ";", "SDValue", "TargetCC", "=", "DAG", ".", "getConstant", "(", "CC", ",", "DL", ",", "MVT", "::", "i32", ")", ";" ]

GCC

bfin

MD

program_repair

DSP

6,421

[ "<FIXS>", "%", "<NUM_LIT>", "=", "LSHIFT", "%", "<NUM_LIT>", "BY", "%", "h2", "(", "V", ")", "%", "!", "<FIXE>" ]

[ "(", "ashift", ":", "V2HI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

GCC

arm

MD

program_repair

CPU

6,422

[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "SF", "\t", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>" ]

[ "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "SF", "\t", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

6,423

[ ".", "getLoc", "(", ")", ")", ";" ]

[ "if", "(", "(", "IDVal", ".", "lower", "(", ")", "==", "<STR_LIT>", ".word", "<STR_LIT>", ")", "||", "(", "IDVal", ".", "lower", "(", ")", "==", "<STR_LIT>", ".4byte", "<STR_LIT>", ")", ")", "return", "ParseDirectiveValue", "(", "<NUM_LIT>", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "if", "(", "IDVal", ".", "lower", "(", ")", "==", "<STR_LIT>", ".short", "<STR_LIT>", "||", "IDVal", ".", "lower", "(", ")", "==", "<STR_LIT>", ".hword", "<STR_LIT>", "||", "IDVal", ".", "lower", "(", ")", "==", "<STR_LIT>", ".half", "<STR_LIT>", ")", "return", "ParseDirectiveValue", "(", "<NUM_LIT>", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "if", "(", "IDVal", ".", "lower", "(", ")", "==", "<STR_LIT>", ".falign", "<STR_LIT>", ")", "return", "ParseDirectiveFalign", "(", "<NUM_LIT>", ",", "DirectiveID", ".", "getLoc", "(", ")", ")", ";", "if", "(", "(", "IDVal", ".", "lower", "(", ")", "==", "<STR_LIT>", ".lcomm", "<STR_LIT>", ")", "||", "(", "IDVal", ".", "lower", "(", ")", "==", "<STR_LIT>", ".lcommon", "<STR_LIT>", ")", ")", "return", "ParseDirectiveComm", "(", "true", ",", "DirectiveID" ]

LLVM

Hexagon

TD

next_suggestion

DSP

6,424

[ "}" ]

[ "def", "C4_or_orn", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Ps4", ",", "PredRegs", ":", "$", "Pt4", ",", "PredRegs", ":", "$", "Pu4", ")", ",", "<STR_LIT>", ",", "tc_b31c2e97", ",", "TypeCR", ">", ",", "Enc_9ac432", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

s390

MD

program_repair

MPU

6,425

[ "<FIXS>", "machine_mode", "elt_mode", "<FIXE>" ]

[ "(", "define_special_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>", ")", "{", "<BUGS>", "enum", "machine_mode", "elt_mode", "<BUGE>", "int", "count", "=", "XVECLEN", "(", "op", ",", "<NUM_LIT>", ")", "unsigned", "int", "dest_regnortx", "src_addr" ]

GCC

s390

MD

next_suggestion

MPU

6,426

[ "emit_insn", "(", "gen_stack_protect_testdi", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC", "CC_REGNUM", ")", "(", "compare", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "rtx", "cc_reg", ",", "test", "#", "ifdef", "TARGET_THREAD_SSP_OFFSET", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_MEM", "(", "Pmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "s390_get_thread_pointer", "(", ")", ",", "GEN_INT", "(", "TARGET_THREAD_SSP_OFFSET", ")", ")", ")", "#", "endif", "if", "(", "TARGET_64BIT", ")" ]

LLVM

PowerPC

TD

stmt_completion

CPU

6,427

[ ")", ",", "(", "VEXTUHLX", "(", "LI8", "<NUM_LIT>", ")", ",", "$", "S", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "i64", "(", "anyext", "(", "i32", "(", "vector_extract", "v8i16", ":", "$", "S", ",", "<NUM_LIT>", ")", ")", ")" ]

LLVM

ARM

TD

program_repair

CPU

6,428

[ "<FIXS>", "[", "FeatureVFP4", "]", ",", "[", "]", ">", ";", "<FIXE>" ]

[ "[", "FeatureVFP3", "]", ",", "[", "FeatureFP16", "]", ">", ";", "defm", "FeatureFPARMv8", ":", "VFPver", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<BUGS>", "[", "FeatureVFP4", "]", ">", ";", "<BUGE>", "def", "FeatureFullFP16", ":", "SubtargetFeature", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>" ]

LLVM

X86

CPP

next_suggestion

CPU

6,429

[ "}" ]

[ "}", "if", "(", "ISD", "::", "isConstantSplatVectorAllZeros", "(", "N00", ".", "getNode", "(", ")", ")", "&&", "sd_match", "(", "Cond", ",", "m_SetCC", "(", "m_Specific", "(", "N1", ")", ",", "m_SpecificInt", "(", "EltSizeInBits", ")", ",", "m_SpecificCondCode", "(", "ISD", "::", "SETUGE", ")", ")", ")", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "N01", ",", "N1", ")", ";", "}", "}", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "!", "VT", ".", "isVector", "(", ")", "&&", "N1C", "&&", "N0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "AND", "&&", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Constant", ")", "{", "SDValue", "N00", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "APInt", "Mask", "=", "N0", ".", "getConstantOperandAPInt", "(", "<NUM_LIT>", ")", ";", "Mask", "<<=", "N1C", "->", "getAPIntValue", "(", ")", ";", "bool", "MaskOK", "=", "false", ";", "if", "(", "N00", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "MaskOK", "=", "true", ";", "}", "else", "if", "(", "N00", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SIGN_EXTEND", "&&", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "MaskOK", "=", "true", ";", "}", "else", "if", "(", "(", "N00", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ZERO_EXTEND", "||", "N00", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ANY_EXTEND", ")", "&&", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "MaskOK", "=", "Mask", ".", "isIntN", "(", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueSizeInBits", "(", ")", ")", ";", "}", "if", "(", "MaskOK", "&&", "Mask", "!=", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "VT", ",", "N00", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "DL", ",", "VT", ")", ")", ";", "}", "return", "SDValue", "(", ")", ";" ]

GCC

cr16

CPP

next_suggestion

MPU

6,430

[ "}" ]

[ "static", "rtx", "cr16_struct_value_rtx", "(", "tree", "fntype", "ATTRIBUTE_UNUSED", ",", "int", "incoming", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "Pmode", ",", "cr16_ret_register", "(", ")", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

6,431

[ "let", "mayLoad", "=", "<NUM_LIT>", ";" ]

[ "def", "L2_loadalignb_io", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Ryy32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Ryy32in", ",", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_5ef37dc4", ",", "TypeLD", ">", ",", "Enc_a27588", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "ByteAccess", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

6,432

[ "NumElts", ")", ")", ";" ]

[ "unsigned", "NumElts", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "SDValue", "Vec", "=", "DAG", ".", "getAllOnesConstant", "(", "dl", ",", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i32", "," ]

LLVM

Patmos

CPP

stmt_completion

VLIW

6,433

[ "<NUM_LIT>", ";" ]

[ "uint32_t", "or", "_", "bitmask", "=", "<NUM_LIT>", "<<", "bitpos", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "PRTmp", ")", ")", ".", "addReg", "(", "guard", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ".", "addOperand", "(", "Cond", "[", "<NUM_LIT>", "]", ")", ";", "unsigned", "or", "_", "opcode", "=", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "or", "_", "bitmask", ")", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "or", "_", "opcode", ")", ",", "tmpReg", ")", ".", "addReg", "(", "PRTmp", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "tmpReg", ")", ".", "addImm", "(", "or", "_", "bitmask", ")", ";", "InsertedInstrs", "+=" ]

LLVM

X86

TD

next_suggestion

CPU

6,434

[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]

[ "def", "HWWriteResGroup57", ":", "SchedWriteRes", "<", "[", "HWPort5", ",", "HWPort0156", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

6,435

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

LLVM

LoongArch

CPP

stmt_completion

CPU

6,436

[ "(", "getTheLoongArch32Target", "(", ")", ")", ";" ]

[ "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitializeLoongArchAsmPrinter", "(", ")", "{", "RegisterAsmPrinter", "<", "LoongArchAsmPrinter", ">", "X" ]

LLVM

Mips

TD

next_suggestion

CPU

6,437

[ "InstrItinClass", "Itinerary", "=", "itin", ";" ]

[ "dag", "InOperandList", "=", "(", "ins", "ImmOp", ":", "$", "imm", ")", ";", "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";", "list", "<", "dag", ">", "Pattern", "=", "[", "(", "set", "RO", ":", "$", "rd", ",", "(", "OpNode", "immPat", ":", "$", "imm", ")", ")", "]", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

6,438

[ "i32", ">", ";" ]

[ "def", "neg_addsub_shifted_imm32", ":", "neg_addsub_shifted_imm", "<" ]

LLVM

X86

CPP

stmt_completion

CPU

6,439

[ "true", ";" ]

[ "bool", "X86AsmBackend", "::", "padInstructionViaPrefix", "(", "MCRelaxableFragment", "&", "RF", ",", "MCCodeEmitter", "&", "Emitter", ",", "unsigned", "&", "RemainingSize", ")", "const", "{", "if", "(", "!", "RF", ".", "getAllowAutoPadding", "(", ")", ")", "return", "false", ";", "if", "(", "!", "isFullyRelaxed", "(", "RF", ")", ")", "return", "false", ";", "const", "unsigned", "OldSize", "=", "RF", ".", "getContents", "(", ")", ".", "size", "(", ")", ";", "if", "(", "OldSize", "==", "<NUM_LIT>", ")", "return", "false", ";", "const", "unsigned", "MaxPossiblePad", "=", "std", "::", "min", "(", "<NUM_LIT>", "-", "OldSize", ",", "RemainingSize", ")", ";", "const", "unsigned", "RemainingPrefixSize", "=", "[", "&", "]", "(", ")", "->", "unsigned", "{", "SmallString", "<", "<NUM_LIT>", ">", "Code", ";", "raw_svector_ostream", "VecOS", "(", "Code", ")", ";", "Emitter", ".", "emitPrefix", "(", "RF", ".", "getInst", "(", ")", ",", "VecOS", ",", "STI", ")", ";", "assert", "(", "Code", ".", "size", "(", ")", "<", "<NUM_LIT>", "&&", "<STR_LIT>", "The number of prefixes must be less than 15.", "<STR_LIT>", ")", ";", "unsigned", "ExistingPrefixSize", "=", "Code", ".", "size", "(", ")", ";", "if", "(", "TargetPrefixMax", "<=", "ExistingPrefixSize", ")", "return", "<NUM_LIT>", ";", "return", "TargetPrefixMax", "-", "ExistingPrefixSize", ";", "}", "(", ")", ";", "const", "unsigned", "PrefixBytesToAdd", "=", "std", "::", "min", "(", "MaxPossiblePad", ",", "RemainingPrefixSize", ")", ";", "if", "(", "PrefixBytesToAdd", "==", "<NUM_LIT>", ")", "return", "false", ";", "const", "uint8_t", "Prefix", "=", "determinePaddingPrefix", "(", "RF", ".", "getInst", "(", ")", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "Code", ";", "Code", ".", "append", "(", "PrefixBytesToAdd", ",", "Prefix", ")", ";", "Code", ".", "append", "(", "RF", ".", "getContents", "(", ")", ".", "begin", "(", ")", ",", "RF", ".", "getContents", "(", ")", ".", "end", "(", ")", ")", ";", "RF", ".", "getContents", "(", ")", "=", "Code", ";", "for", "(", "auto", "&", "F", ":", "RF", ".", "getFixups", "(", ")", ")", "{", "F", ".", "setOffset", "(", "F", ".", "getOffset", "(", ")", "+", "PrefixBytesToAdd", ")", ";", "}", "RemainingSize", "-=", "PrefixBytesToAdd", ";", "return" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

6,440

[ "<STR_LIT>", ",", "Op", ",", "DAG", ")", ";" ]

[ "return", "lowerLibCallBase", "(", "<STR_LIT>", "__xl_sin", "<STR_LIT>", ",", "<STR_LIT>", "__xl_sinf", "<STR_LIT>", ",", "<STR_LIT>", "__xl_sin_finite", "<STR_LIT>", ",", "<STR_LIT>", "__xl_sinf_finite" ]

LLVM

Hexagon

TD

next_suggestion

DSP

6,441

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

m32c

MD

stmt_completion

MPU

6,442

[ "match_code", "<STR_LIT>", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

6,443

[ "InstOffset", "+=", "InstSize", ";" ]

[ "MachineBasicBlock", "::", "iterator", "MIE", "=", "MBB", ".", "end", "(", ")", ";", "while", "(", "MII", "!=", "MIE", ")", "{", "unsigned", "InstSize", "=", "HII", "->", "getSize", "(", "*", "MII", ")", ";", "if", "(", "MII", "->", "isMetaInstruction", "(", ")", ")", "{", "++", "MII", ";", "continue", ";", "}", "if", "(", "isHardwareLoop", "(", "*", "MII", ")", ")", "{", "assert", "(", "MII", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isMBB", "(", ")", "&&", "<STR_LIT>", "Expect a basic block as loop operand", "<STR_LIT>", ")", ";", "MachineBasicBlock", "*", "TargetBB", "=", "MII", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "unsigned", "Diff", "=", "AbsoluteDifference", "(", "InstOffset", ",", "BlockToInstOffset", "[", "TargetBB", "]", ")", ";", "if", "(", "Diff", ">", "MaxLoopRange", ")", "{", "useExtLoopInstr", "(", "MF", ",", "MII", ")", ";", "MII", "=", "MBB", ".", "erase", "(", "MII", ")", ";", "Changed", "=", "true", ";", "}", "else", "{", "++", "MII", ";", "}", "}", "else", "{", "++", "MII", ";", "}" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

6,444

[ ")", ",", "NewPtr", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";" ]

[ "unsigned", "LdBits", "=", "DL", "->", "getTypeStoreSize", "(", "LI", ".", "getType", "(", ")", ")", "*", "<NUM_LIT>", ";", "auto", "IntNTy", "=", "Type", "::", "getIntNTy", "(", "LI", ".", "getContext", "(", ")", ",", "LdBits", ")", ";", "PointerType", "*", "Int32PtrTy", "=", "Type", "::", "getInt32PtrTy", "(", "LI", ".", "getContext", "(", ")", ",", "AS", ")", ";", "PointerType", "*", "Int8PtrTy", "=", "Type", "::", "getInt8PtrTy", "(", "LI", ".", "getContext", "(", ")", ",", "AS", ")", ";", "auto", "*", "NewPtr", "=", "IRB", ".", "CreateBitCast", "(", "IRB", ".", "CreateConstGEP1_64", "(", "IRB", ".", "getInt8Ty", "(", ")", ",", "IRB", ".", "CreatePointerBitCastOrAddrSpaceCast", "(", "Base", ",", "Int8PtrTy", ")", ",", "Offset", "-", "Adjust", ")", ",", "Int32PtrTy", ")", ";", "LoadInst", "*", "NewLd", "=", "IRB", ".", "CreateAlignedLoad", "(", "IRB", ".", "getInt32Ty", "(" ]

LLVM

AArch64

CPP

next_suggestion

CPU

6,445

[ "Base", "=", "RHS", ";" ]

[ "const", "SDNode", "*", "Node", "=", "N", ".", "getNode", "(", ")", ";", "for", "(", "SDNode", "*", "UI", ":", "Node", "->", "uses", "(", ")", ")", "{", "if", "(", "!", "isa", "<", "MemSDNode", ">", "(", "*", "UI", ")", ")", "return", "false", ";", "}", "bool", "IsExtendedRegisterWorthFolding", "=", "isWorthFolding", "(", "N", ")", ";", "if", "(", "IsExtendedRegisterWorthFolding", "&&", "RHS", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", "&&", "SelectExtendedSHL", "(", "RHS", ",", "Size", ",", "false", ",", "Offset", ",", "SignExtend", ")", ")", "{", "Base", "=", "LHS", ";", "DoShift", "=", "CurDAG", "->", "getTargetConstant", "(", "true", ",", "MVT", "::", "i32", ")", ";", "return", "true", ";", "}", "if", "(", "IsExtendedRegisterWorthFolding", "&&", "LHS", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", "&&", "SelectExtendedSHL", "(", "LHS", ",", "Size", ",", "false", ",", "Offset", ",", "SignExtend", ")", ")", "{" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

6,446

[ ";" ]

[ "DT", "=", "&", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "visit", "(", "F", ")", ";", "return", "true" ]

LLVM

ARM

CPP

stmt_completion

CPU

6,447

[ ",", "MVT", "::", "v2f64", ",", "MVT", "::", "v2i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v2f64", ",", "MVT", "::", "v2i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v2f64", ",", "MVT", "::", "v2i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v2f64", ",", "MVT", "::", "v2i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v2f64", ",", "MVT", "::", "v2i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v2f64", ",", "MVT", "::", "v2i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v2f64", ",", "MVT", "::", "v2i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v2f64", ",", "MVT", "::", "v2i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "FP_TO_SINT", ",", "MVT", "::", "v2i32", ",", "MVT", "::", "v2f64", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "v2i32", ",", "MVT", "::", "v2f64", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "FP_TO_SINT", ",", "MVT", "::", "v8i16", ",", "MVT", "::", "v8f32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "v8i16", ",", "MVT", "::", "v8f32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "FP_TO_SINT", ",", "MVT", "::", "v16i16", ",", "MVT", "::", "v16f32", ",", "<NUM_LIT>", "}", ",", "{" ]

[ "}", ";", "if", "(", "Src", "->", "isVectorTy", "(", ")", "&&", "ST", "->", "hasNEON", "(", ")", "&&", "(", "ISD", "==", "ISD", "::", "FP_ROUND", "||", "ISD", "==", "ISD", "::", "FP_EXTEND", ")", ")", "{", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT", "=", "TLI", "->", "getTypeLegalizationCost", "(", "Src", ")", ";", "int", "Idx", "=", "CostTableLookup", "(", "NEONFltDblTbl", ",", "ISD", ",", "LT", ".", "second", ")", ";", "if", "(", "Idx", "!=", "-", "<NUM_LIT>", ")", "return", "LT", ".", "first", "*", "NEONFltDblTbl", "[", "Idx", "]", ".", "Cost", ";", "}", "EVT", "SrcTy", "=", "TLI", "->", "getValueType", "(", "Src", ")", ";", "EVT", "DstTy", "=", "TLI", "->", "getValueType", "(", "Dst", ")", ";", "if", "(", "!", "SrcTy", ".", "isSimple", "(", ")", "||", "!", "DstTy", ".", "isSimple", "(", ")", ")", "return", "TargetTransformInfo", "::", "getCastInstrCost", "(", "Opcode", ",", "Dst", ",", "Src", ")", ";", "static", "const", "TypeConversionCostTblEntry", "<", "MVT", "::", "SimpleValueType", ">", "NEONVectorConversionTbl", "[", "]", "=", "{", "{", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "v4i32", ",", "MVT", "::", "v4i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "ZERO_EXTEND", ",", "MVT", "::", "v4i32", ",", "MVT", "::", "v4i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "v2i64", ",", "MVT", "::", "v2i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "ZERO_EXTEND", ",", "MVT", "::", "v2i64", ",", "MVT", "::", "v2i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "TRUNCATE", ",", "MVT", "::", "v4i32", ",", "MVT", "::", "v4i64", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "TRUNCATE", ",", "MVT", "::", "v4i16", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "v4i64", ",", "MVT", "::", "v4i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "ZERO_EXTEND", ",", "MVT", "::", "v4i64", ",", "MVT", "::", "v4i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "v8i32", ",", "MVT", "::", "v8i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "ZERO_EXTEND", ",", "MVT", "::", "v8i32", ",", "MVT", "::", "v8i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "v8i64", ",", "MVT", "::", "v8i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "ZERO_EXTEND", ",", "MVT", "::", "v8i64", ",", "MVT", "::", "v8i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "v8i64", ",", "MVT", "::", "v8i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "ZERO_EXTEND", ",", "MVT", "::", "v8i64", ",", "MVT", "::", "v8i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SIGN_EXTEND", ",", "MVT", "::", "v16i32", ",", "MVT", "::", "v16i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "ZERO_EXTEND", ",", "MVT", "::", "v16i32", ",", "MVT", "::", "v16i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "TRUNCATE", ",", "MVT", "::", "v16i8", ",", "MVT", "::", "v16i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "TRUNCATE", ",", "MVT", "::", "v8i8", ",", "MVT", "::", "v8i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v4f32", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v4f32", ",", "MVT", "::", "v4i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v2f32", ",", "MVT", "::", "v2i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v2f32", ",", "MVT", "::", "v2i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v2f32", ",", "MVT", "::", "v2i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v2f32", ",", "MVT", "::", "v2i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v2f32", ",", "MVT", "::", "v2i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v2f32", ",", "MVT", "::", "v2i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v4f32", ",", "MVT", "::", "v4i1", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v4f32", ",", "MVT", "::", "v4i1", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v4f32", ",", "MVT", "::", "v4i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v4f32", ",", "MVT", "::", "v4i8", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v4f32", ",", "MVT", "::", "v4i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v4f32", ",", "MVT", "::", "v4i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v8f32", ",", "MVT", "::", "v8i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v8f32", ",", "MVT", "::", "v8i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v8f32", ",", "MVT", "::", "v8i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v8f32", ",", "MVT", "::", "v8i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v16f32", ",", "MVT", "::", "v16i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v16f32", ",", "MVT", "::", "v16i16", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP", ",", "MVT", "::", "v16f32", ",", "MVT", "::", "v16i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "UINT_TO_FP", ",", "MVT", "::", "v16f32", ",", "MVT", "::", "v16i32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "FP_TO_SINT", ",", "MVT", "::", "v4i32", ",", "MVT", "::", "v4f32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "v4i32", ",", "MVT", "::", "v4f32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "FP_TO_SINT", ",", "MVT", "::", "v4i8", ",", "MVT", "::", "v4f32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "v4i8", ",", "MVT", "::", "v4f32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "FP_TO_SINT", ",", "MVT", "::", "v4i16", ",", "MVT", "::", "v4f32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "v4i16", ",", "MVT", "::", "v4f32", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "SINT_TO_FP" ]

GCC

ia64

MD

next_suggestion

CPU

6,448

[ "(", "not", "(", "match_test", "<STR_LIT>", ")", ")", ")" ]

[ "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

i386

CPP

stmt_completion

CPU

6,449

[ "v8hi", ")", "_", "_", "W", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_srl_epi16", "(", "_", "_", "m128i", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_psrlw128_mask", "(", "(", "_", "_", "v8hi", ")", "_", "_", "A", ",", "(", "_", "_", "v8hi", ")", "_", "_", "B", ",", "(", "_", "_" ]

LLVM

Hexagon

TD

next_suggestion

DSP

6,450

[ "}" ]

[ "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

CPP

program_repair

CPU

6,451

[ "<FIXS>", "if", "(", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "<FIXE>" ]

[ "PM", ".", "add", "(", "createARMExpandPseudoPass", "(", ")", ")", ";", "if", "(", "EarlyIfConvert", "&&", "OptLevel", "!=", "CodeGenOpt", "::", "None", ")", "{", "<BUGS>", "if", "(", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "<BUGE>", "PM", ".", "add", "(", "createIfConverterPass", "(", ")", ")", ";", "}", "return", "true", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

6,452

[ "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";" ]

[ "assert", "(", "(", "NumElts", "==", "RawMask", ".", "size", "(", ")", ")", "&&", "<STR_LIT>", "Unexpected mask size", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RawMask", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "uint64_t", "Selector", "=", "RawMask", "[", "i", "]", ";", "unsigned", "MatchBit", "=", "(", "Selector", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "if", "(", "(", "M2Z", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "&&", "MatchBit", "!=", "(", "M2Z", "&", "<NUM_LIT>", ")", ")", "{", "ShuffleMask", ".", "push_back", "(", "SM_SentinelZero", ")", ";", "continue", ";", "}", "int", "Index", "=", "i", "&", "~", "(", "NumEltsPerLane", "-", "<NUM_LIT>", ")", ";", "if", "(", "EltSize", "==", "<NUM_LIT>", ")", "Index", "+=", "(", "Selector", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "else", "Index", "+=", "Selector", "&", "<NUM_LIT>", ";", "int", "Src", "=", "(", "Selector", ">>" ]

LLVM

ARM

CPP

stmt_completion

CPU

6,453

[ ")", ";" ]

[ "if", "(", "!", "LoRegsToSave", ".", "none", "(", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "ARM", "::", "tPUSH", ")", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "for", "(", "unsigned", "Reg", ":", "{", "ARM", "::", "R4", ",", "ARM", "::", "R5", ",", "ARM", "::", "R6", ",", "ARM", "::", "R7", ",", "ARM", "::", "LR", "}", ")", "{", "if", "(", "LoRegsToSave", "[", "Reg", "]", ")", "{", "bool", "isKill", "=", "!", "MRI", ".", "isLiveIn", "(", "Reg", ")", ";", "if", "(", "isKill", "&&", "!", "MRI", ".", "isReserved", "(", "Reg", ")", ")", "MBB", ".", "addLiveIn", "(", "Reg", ")", ";", "MIB", ".", "addReg", "(", "Reg", ",", "getKillRegState", "(", "isKill", ")", ")", ";", "}", "}", "MIB", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "static", "const", "unsigned", "AllCopyRegs", "[", "]", "=", "{", "ARM", "::", "LR", ",", "ARM", "::", "R7", ",", "ARM", "::", "R6", ",", "ARM", "::", "R5", ",", "ARM", "::", "R4", ",", "ARM", "::", "R3", ",", "ARM", "::", "R2", ",", "ARM", "::", "R1", ",", "ARM", "::", "R0", "}", ";", "static", "const", "unsigned", "AllHighRegs", "[", "]", "=", "{", "ARM", "::", "R11", ",", "ARM", "::", "R10", ",", "ARM", "::", "R9", ",", "ARM", "::", "R8", "}", ";", "const", "unsigned", "*", "AllCopyRegsEnd", "=", "std", "::", "end", "(", "AllCopyRegs", ")", ";", "const", "unsigned", "*", "AllHighRegsEnd", "=", "std", "::", "end", "(", "AllHighRegs", ")", ";", "const", "unsigned", "*", "HiRegToSave", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllHighRegs", ")", ",", "HiRegsToSave", ",", "AllHighRegsEnd", ")", ";", "while", "(", "HiRegToSave", "!=", "AllHighRegsEnd", ")", "{", "const", "unsigned", "*", "CopyReg", "=", "findNextOrderedReg", "(", "std", "::", "begin", "(", "AllCopyRegs", ")", ",", "CopyRegs", ",", "AllCopyRegsEnd", ")", ";", "MachineInstrBuilder", "PushMIB", "=", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "ARM", "::", "tPUSH", ")", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "RegsToPush", ";", "while", "(", "HiRegToSave", "!=", "AllHighRegsEnd", "&&", "CopyReg", "!=", "AllCopyRegsEnd", ")", "{", "if", "(", "HiRegsToSave", "[", "*", "HiRegToSave", "]", ")", "{", "bool", "isKill", "=", "!", "MRI", ".", "isLiveIn", "(", "*", "HiRegToSave", ")", ";", "if", "(", "isKill", "&&", "!", "MRI", ".", "isReserved", "(", "*", "HiRegToSave", ")", ")", "MBB", ".", "addLiveIn", "(", "*", "HiRegToSave", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", ".", "get", "(", "ARM", "::", "tMOVr", ")", ")", ".", "addReg", "(", "*", "CopyReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "*", "HiRegToSave", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "RegsToPush", ".", "push_back", "(", "*", "CopyReg", ")", ";", "CopyReg", "=", "findNextOrderedReg", "(", "++", "CopyReg", ",", "CopyRegs", ",", "AllCopyRegsEnd" ]

GCC

clipper

CPP

program_repair

CPU

6,454

[ "<FIXS>", "u", "=", "build", "(", "ARRAY_REF", ",", "ptr_type_node", ",", "reg_field", ",", "build_int_2", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "<FIXE>" ]

[ "t", "=", "build1", "(", "NOP_EXPR", ",", "ptr_type_node", ",", "save_area", ")", ";", "<BUGS>", "u", "=", "build", "(", "ARRAY_REF", ",", "ptr_type_node", ",", "reg_field", ",", "build_int", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "t", "=", "build", "(", "MODIFY_EXPR", ",", "ptr_type_node", ",", "u", ",", "t", ")", ";", "TREE_SIDE_EFFECTS", "(", "t", ")", "=", "<NUM_LIT>", ";", "expand_expr", "(", "t", ",", "const0_rtx", ",", "VOIDmode", ",", "EXPAND_NORMAL", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

6,455

[ "}" ]

[ "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstantSDNode", "*", "N1C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N1", ")", ";", "EVT", "VT", "=", "N0", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isInteger", "(", ")", "&&", "!", "VT", ".", "isVector", "(", ")", "&&", "N1C", "&&", "N0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "AND", "&&", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Constant", ")", "{", "SDValue", "N00", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "APInt", "Mask", "=", "cast", "<", "ConstantSDNode", ">", "(", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getAPIntValue", "(", ")", ";", "const", "APInt", "&", "ShAmt", "=", "N1C", "->", "getAPIntValue", "(", ")", ";", "Mask", "=", "Mask", ".", "shl", "(", "ShAmt", ")", ";", "bool", "MaskOK", "=", "false", ";", "if", "(", "N00", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "MaskOK", "=", "true", ";", "}", "else", "if", "(", "N00", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SIGN_EXTEND", "&&", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "MaskOK", "=", "true", ";", "}", "else", "if", "(", "(", "N00", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ZERO_EXTEND", "||", "N00", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ANY_EXTEND", ")", "&&", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "MaskOK", "=", "Mask", ".", "isIntN", "(", "N00", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueSizeInBits", "(", ")", ")", ";", "}", "if", "(", "MaskOK", "&&", "Mask", "!=", "<NUM_LIT>", ")", "{", "SDLoc", "DL", "(", "N", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "VT", ",", "N00", ",", "DAG", ".", "getConstant", "(", "Mask", ",", "DL", ",", "VT", ")", ")", ";" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

6,456

[ ")", ";" ]

[ "releaseMemory", "(" ]

LLVM

Hexagon

TD

stmt_completion

DSP

6,457

[ "{", "<NUM_LIT>", "}", ";" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst" ]

LLVM

AArch64

TD

next_suggestion

CPU

6,458

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "nzcv", ";", "bits", "<", "<NUM_LIT>", ">", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "cond", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

6,459

[ "SMLoc", "RegLoc", "=", "getRegLoc", "(", "Reg", ",", "Operands", ")", ";" ]

[ "if", "(", "Opc", "!=", "AMDGPU", "::", "DS_GWS_INIT_vi", "&&", "Opc", "!=", "AMDGPU", "::", "DS_GWS_BARRIER_vi", "&&", "Opc", "!=", "AMDGPU", "::", "DS_GWS_SEMA_BR_vi", ")", "return", "true", ";", "const", "MCRegisterInfo", "*", "MRI", "=", "getMRI", "(", ")", ";", "const", "MCRegisterClass", "&", "VGPR32", "=", "MRI", "->", "getRegClass", "(", "AMDGPU", "::", "VGPR_32RegClassID", ")", ";", "int", "Data0Pos", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Inst", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "data0", ")", ";", "assert", "(", "Data0Pos", "!=", "-", "<NUM_LIT>", ")", ";", "auto", "Reg", "=", "Inst", ".", "getOperand", "(", "Data0Pos", ")", ".", "getReg", "(", ")", ";", "auto", "RegIdx", "=", "Reg", "-", "(", "VGPR32", ".", "contains", "(", "Reg", ")", "?", "AMDGPU", "::", "VGPR0", ":", "AMDGPU", "::", "AGPR0", ")", ";", "if", "(", "RegIdx", "&", "<NUM_LIT>", ")", "{" ]

GCC

pa

MD

program_repair

CPU

6,460

[ "<FIXS>", "(", "const_int", "<NUM_LIT>", ")", ")", "<FIXE>" ]

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "lt", "(", "abs", "(", "minus", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", "(", "pc", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "<BUGS>", "(", "const_int", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", ")" ]

LLVM

X86

CPP

stmt_completion

CPU

6,461

[ ",", "const", "MCFixup", "&", "Fixup", ",", "MCValue", "Target", ",", "uint64_t", "&", "FixedValue", ")", "{" ]

[ "void", "RecordRelocation", "(", "MachObjectWriter", "*", "Writer", ",", "const", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ",", "const", "MCFragment", "*", "Fragment" ]

LLVM

X86

CPP

stmt_completion

CPU

6,462

[ "=", "X86", "::", "COND_O", ";" ]

[ "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Cond", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Dest", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "CC", ";", "bool", "Inverted", "=", "false", ";", "if", "(", "Cond", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SETCC", ")", "{", "if", "(", "cast", "<", "CondCodeSDNode", ">", "(", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "get", "(", ")", "==", "ISD", "::", "SETEQ", "&&", "isNullConstant", "(", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "&&", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", "&&", "(", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SADDO", "||", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "UADDO", "||", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SSUBO", "||", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "USUBO", "||", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SMULO", "||", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "UMULO", ")", ")", "{", "Inverted", "=", "true", ";", "Cond", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "SDValue", "NewCond", "=", "LowerSETCC", "(", "Cond", ",", "DAG", ")", ";", "if", "(", "NewCond", ".", "getNode", "(", ")", ")", "Cond", "=", "NewCond", ";", "}", "}", "else", "if", "(", "Cond", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Cond", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Cond", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Cond", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "Cond", "=", "LowerXALUO", "(", "Cond", ",", "DAG", ")", ";", "if", "(", "Cond", ".", "getOpcode", "(", ")", "==", "ISD", "::", "AND", "&&", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "isOneConstant", "(", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "Cond", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "CondOpcode", "=", "Cond", ".", "getOpcode", "(", ")", ";", "if", "(", "CondOpcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "CondOpcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "CC", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Cmp", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Opc", "=", "Cmp", ".", "getOpcode", "(", ")", ";", "if", "(", "isX86LogicalCmp", "(", "Cmp", ")", "||", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "Cond", "=", "Cmp", ";", "addTest", "=", "false", ";", "}", "else", "{", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "CC", ")", "->", "getZExtValue", "(", ")", ")", "{", "default", ":", "break", ";", "case", "X86", "::", "COND_O", ":", "case", "X86", "::", "COND_B", ":", "Cond", "=", "Cond", ".", "getNode", "(", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "addTest", "=", "false", ";", "break", ";", "}", "}", "}", "CondOpcode", "=", "Cond", ".", "getOpcode", "(", ")", ";", "if", "(", "CondOpcode", "==", "ISD", "::", "UADDO", "||", "CondOpcode", "==", "ISD", "::", "SADDO", "||", "CondOpcode", "==", "ISD", "::", "USUBO", "||", "CondOpcode", "==", "ISD", "::", "SSUBO", "||", "(", "(", "CondOpcode", "==", "ISD", "::", "UMULO", "||", "CondOpcode", "==", "ISD", "::", "SMULO", ")", "&&", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "!=", "MVT", "::", "i8", ")", ")", "{", "SDValue", "LHS", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "X86Opcode", ";", "unsigned", "X86Cond", ";", "SDVTList", "VTs", ";", "switch", "(", "CondOpcode", ")", "{", "case", "ISD", "::", "UADDO", ":", "X86Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "X86Cond", "=", "X86", "::", "COND_B", ";", "break", ";", "case", "ISD", "::", "SADDO", ":", "if", "(", "isOneConstant", "(", "RHS", ")", ")", "{", "X86Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "X86Cond" ]

GCC

i386

MD

stmt_completion

CPU

6,463

[ ")" ]

[ "(", "clobber", "(", "reg", ":", "XF", "ST1_REG", ")", ")", "(", "clobber", "(", "reg", ":", "XF", "ST2_REG", ")", ")", "(", "clobber", "(", "reg", ":", "XF", "ST3_REG", ")", ")", "(", "clobber", "(", "reg", ":", "XF", "ST4_REG", ")", ")", "(", "clobber", "(", "reg", ":", "XF", "ST5_REG", ")", ")", "(", "clobber", "(", "reg", ":", "XF", "ST6_REG", ")", ")", "(", "clobber", "(", "reg", ":", "XF", "ST7_REG", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

6,464

[ "{", "WebAssembly", "::", "TI_LOCAL", ",", "<STR_LIT>", "wasm-local", "<STR_LIT>", "}", ",", "{", "WebAssembly", "::", "TI_GLOBAL_FIXED", ",", "<STR_LIT>", "wasm-global-fixed", "<STR_LIT>", "}", ",", "{", "WebAssembly", "::", "TI_OPERAND_STACK", ",", "<STR_LIT>", "wasm-operand-stack", "<STR_LIT>", "}", ",", "{", "WebAssembly", "::", "TI_GLOBAL_RELOC", ",", "<STR_LIT>", "wasm-global-reloc", "<STR_LIT>", "}", ",", "{", "WebAssembly", "::", "TI_LOCAL_INDIRECT", ",", "<STR_LIT>", "wasm-local-indirect", "<STR_LIT>", "}", "}", ";" ]

[ "ArrayRef", "<", "std", "::", "pair", "<", "int", ",", "const", "char", "*", ">>", "WebAssemblyInstrInfo", "::", "getSerializableTargetIndices", "(", ")", "const", "{", "static", "const", "std", "::", "pair", "<", "int", ",", "const", "char", "*", ">", "TargetIndices", "[", "]", "=", "{" ]

GCC

i386

CPP

stmt_completion

CPU

6,465

[ "_", "A", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_popcnt_epi64", "(", "_", "_", "m128i", "_" ]

LLVM

ARM

CPP

stmt_completion

CPU

6,466

[ "hasMinSize", "(", ")", ";" ]

[ "return", "!", "Subtarget", "->" ]

GCC

cr16

MD

next_suggestion

MPU

6,467

[ ")" ]

[ "[", "(", "unspec", ":", "SI", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_RETURN_ADDR", ")", "(", "return", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

LLVM

ARM64

TD

next_suggestion

CPU

6,468

[ "}" ]

[ "def", "UWDri", ":", "BaseIntegerToFPUnscaled", "<", "isUnsigned", ",", "GPR32", ",", "FPR64", ",", "f64", ",", "asm", ",", "node", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

SystemZ

TD

next_suggestion

CPU

6,469

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "R1", ";", "bits", "<", "<NUM_LIT>", ">", "R3", ";", "bits", "<", "<NUM_LIT>", ">", "R2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";" ]

GCC

arm

MD

stmt_completion

CPU

6,470

[ "<STR_LIT>", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]

GCC

i386

MD

next_suggestion

CPU

6,471

[ "{" ]

[ "(", "define_insn_and_split", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC", "FLAGS_REG", ")", "(", "unspec", ":", "CC", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_PARITY", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "HI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "xor", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", ")", "(", "parallel", "[", "(", "set", "(", "reg", ":", "CC", "FLAGS_REG", ")", "(", "unspec", ":", "CC", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_PARITY", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", ")", "]" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

6,472

[ "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";" ]

[ "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "AMDGPU", "::", "SGPR_32RegClass", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "for", "(", "auto", "Reg", ":", "AMDGPU", "::", "SReg_32RegClass", ")", "{", "Reserved", ".", "set", "(", "getSubReg", "(", "Reg", ",", "AMDGPU", "::", "hi16", ")", ")", ";", "Register", "Low", "=", "getSubReg", "(", "Reg", ",", "AMDGPU", "::", "lo16", ")", ";", "if", "(", "!", "AMDGPU", "::", "SGPR_LO16RegClass", ".", "contains", "(", "Low", ")", ")", "Reserved", ".", "set", "(", "Low", ")", ";", "}", "Register", "ScratchRSrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "ScratchRSrcReg", "!=", "AMDGPU", "::", "NoRegister", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchRSrcReg", ")", ";", "}", "MCRegister", "StackPtrReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "if", "(", "StackPtrReg", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "StackPtrReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "StackPtrReg", ")", ")", ";", "}", "MCRegister", "FrameReg", "=", "MFI", "->", "getFrameOffsetReg", "(", ")", ";", "if", "(", "FrameReg", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "FrameReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "FrameReg", ")", ")", ";", "}", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "{", "MCRegister", "BasePtrReg", "=", "getBaseRegister", "(", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "BasePtrReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "BasePtrReg", ")", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "MaxNumAGPRs", "=", "MaxNumVGPRs", ";", "unsigned", "TotalNumVGPRs", "=", "AMDGPU", "::", "VGPR_32RegClass", ".", "getNumRegs", "(", ")", ";", "if", "(", "!", "ST", ".", "hasMAIInsts", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MaxNumAGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "AMDGPU", "::", "AGPR_32RegClass", ".", "getRegister", "(", "i", ")", ";" ]

GCC

m68k

MD

program_repair

MPU

6,473

[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<FIXE>" ]

[ "}", "<STR_LIT>", "subdi3", "<STR_LIT>", "general_operand", "<STR_LIT>", "=", "d", ",", ",", "d", ",", "o", ">", "<STR_LIT>", "general_operand", "<STR_LIT>", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "<STR_LIT>", "general_operand", "<STR_LIT>", "d", ",", ",", "*", "ao", ">", ",", "d", "<STR_LIT>", "=", "X", ",", "X", ",", "&", "d", ",", "&", "d", "<STR_LIT>", "<STR_LIT>", "*", "{" ]

GCC

aarch64

CPP

program_repair

CPU

6,474

[ "<FIXS>", "nullptr", ",", "nullptr", "<FIXE>" ]

[ "<NUM_LIT>", ",", "<NUM_LIT>", ",", "&", "tsv110_advsimd_vector_cost", ",", "<BUGS>", "NULL", ",", "<BUGE>", "}", ";", "static", "const", "advsimd_vec_cost", "cortexa57_advsimd_vector_cost", "=" ]

GCC

rs6000

CPP

next_suggestion

CPU

6,475

[ "}" ]

[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_store_pd1", "(", "double", "*", "_", "_", "P", ",", "_", "_", "m128d", "_", "_", "A", ")", "{", "_", "mm_store1_pd", "(", "_", "_", "P", ",", "_", "_", "A", ")", ";" ]

GCC

loongarch

CPP

next_suggestion

CPU

6,476

[ "case", "SYMBOL_PCREL64", ":" ]

[ "if", "(", "!", "TARGET_EXPLICIT_RELOCS", ")", "return", "false", ";", "if", "(", "(", "GET_CODE", "(", "addr", ")", "==", "HIGH", "&&", "mode", "==", "MAX_MACHINE_MODE", ")", "||", "!", "loongarch_symbolic_constant_p", "(", "addr", ",", "&", "symbol_type", ")", "||", "loongarch_symbol_insns", "(", "symbol_type", ",", "mode", ")", "==", "<NUM_LIT>", "||", "!", "loongarch_split_symbol_type", "(", "symbol_type", ")", ")", "return", "false", ";", "rtx", "high", ",", "temp1", "=", "NULL", ";", "if", "(", "temp", "==", "NULL", ")", "temp", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "high", "=", "gen_rtx_HIGH", "(", "Pmode", ",", "copy_rtx", "(", "addr", ")", ")", ";", "high", "=", "loongarch_force_temporary", "(", "temp", ",", "high", ")", ";", "if", "(", "loongarch_symbol_extreme_p", "(", "symbol_type", ")", "&&", "can_create_pseudo_p", "(", ")", ")", "{", "gcc_assert", "(", "TARGET_EXPLICIT_RELOCS", ")", ";", "temp1", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_move_insn", "(", "temp1", ",", "gen_rtx_LO_SUM", "(", "Pmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ",", "addr", ")", ")", ";", "emit_insn", "(", "gen_lui_h_lo20", "(", "temp1", ",", "temp1", ",", "addr", ")", ")", ";", "emit_insn", "(", "gen_lui_h_hi12", "(", "temp1", ",", "temp1", ",", "addr", ")", ")", ";", "}", "if", "(", "low_out", ")", "switch", "(", "symbol_type", ")", "{" ]

LLVM

AArch64

TD

next_suggestion

CPU

6,477

[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";" ]

[ "class", "BaseSIMDZipVector", "<", "bits", "<", "<NUM_LIT>", ">", "size", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterOperand", "regtype", ",", "string", "asm", ",", "string", "kind", ",", "SDNode", "OpNode", ",", "ValueType", "valty", ">", ":", "I", "<", "(", "outs", "regtype", ":", "$", "Rd", ")", ",", "(", "ins", "regtype", ":", "$", "Rn", ",", "regtype", ":", "$", "Rm", ")", ",", "asm", ",", "<STR_LIT>", "#", "kind", "#", "<STR_LIT>", "#", "kind", "#", "<STR_LIT>", "#", "kind", "#", "<STR_LIT>", "#", "kind", "#", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "valty", "regtype", ":", "$", "Rd", ")", ",", "(", "OpNode", "regtype", ":", "$", "Rn", ",", "regtype", ":", "$", "Rm", ")", ")", "]", ">", ",", "Sched", "<", "[", "!", "if", "(", "!", "eq", "(", "regtype", ",", "V128", ")", ",", "WriteVq", ",", "WriteVd", ")", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";" ]

LLVM

XCore

CPP

stmt_completion

MPU

6,478

[ ";" ]

[ "MCSection", "*", "XCoreTargetObjectFile", "::", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "*", "C", ",", "Align", "&", "Alignment", ")", "const", "{", "if", "(", "Kind", ".", "isMergeableConst4", "(", ")", ")", "return", "MergeableConst4Section", ";", "if", "(", "Kind", ".", "isMergeableConst8", "(", ")", ")", "return", "MergeableConst8Section", ";", "if", "(", "Kind", ".", "isMergeableConst16", "(", ")", ")", "return", "MergeableConst16Section", ";", "assert", "(", "(", "Kind", ".", "isReadOnly", "(", ")", "||", "Kind", ".", "isReadOnlyWithRel", "(", ")", ")", "&&", "<STR_LIT>", "Unknown section kind", "<STR_LIT>", ")", ";", "return", "ReadOnlySection" ]

LLVM

AArch64

TD

stmt_completion

CPU

6,479

[ "SDT_AArch64unvec", ">", ";" ]

[ "def", "AArch64cmgtz", ":", "SDNode", "<", "<STR_LIT>", "," ]

LLVM

Hexagon

TD

next_suggestion

DSP

6,480

[ "let", "accessSize", "=", "ByteAccess", ";" ]

[ "def", "L2_ploadrbt_pi", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "IntRegs", ":", "$", "Rx32in", ",", "s4_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_3c76b0ff", ",", "TypeLD", ">", ",", "Enc_f4413a", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";" ]

GCC

nds32

CPP

code_generation

CPU

6,481

[ "static", "rtx", "nds32_expand_priority_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "exp", ",", "rtx", "target", ",", "const", "char", "*", "name", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "nds32_read_argument", "(", "exp", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "nds32_read_argument", "(", "exp", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "nds32_check_constant_argument", "(", "icode", ",", "<NUM_LIT>", ",", "op0", ",", "name", ")", ")", "return", "NULL_RTX", ";", "if", "(", "!", "nds32_check_constant_argument", "(", "icode", ",", "<NUM_LIT>", ",", "op1", ",", "name", ")", ")", "return", "NULL_RTX", ";", "op0", "=", "nds32_legitimize_argument", "(", "icode", ",", "<NUM_LIT>", ",", "op0", ")", ";", "op1", "=", "nds32_legitimize_argument", "(", "icode", ",", "<NUM_LIT>", ",", "op1", ")", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op0", ",", "op1", ")", ";", "if", "(", "!", "pat", ")", "return", "NULL_RTX", ";", "emit_insn", "(", "pat", ")", ";", "return", "target", ";", "}" ]

[ "Expand", "set", "int", "priority", "builtins", "." ]

GCC

rs6000

CPP

program_repair

CPU

6,482

[ "<FIXS>", "if", "(", "restore_lr", ")", "<FIXE>" ]

[ "emit_insn", "(", "generate_set_vrsave", "(", "reg", ",", "info", ",", "<NUM_LIT>", ")", ")", ";", "}", "<BUGS>", "if", "(", "info", "->", "lr_save_p", ")", "<BUGE>", "{", "rtx", "mem", "=", "gen_frame_mem_offset", "(", "Pmode", ",", "frame_reg_rtx", ",", "info", "->", "lr_save_offset", "+", "sp_offset", ")", ";" ]

GCC

alpha

CPP

program_repair

MPU

6,483

[ "<FIXS>", "emit_insn", "(", "gen_rtx_SET", "(", "out", ",", "gen_rtx_FLOAT", "(", "mode", ",", "in", ")", ")", ")", ";", "<FIXE>" ]

[ "emit_cmp_and_jump_insns", "(", "in", ",", "const0_rtx", ",", "LT", ",", "const0_rtx", ",", "DImode", ",", "<NUM_LIT>", ",", "neglab", ")", ";", "<BUGS>", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "out", ",", "gen_rtx_FLOAT", "(", "mode", ",", "in", ")", ")", ")", ";", "<BUGE>", "emit_jump_insn", "(", "gen_jump", "(", "donelab", ")", ")", ";", "emit_barrier", "(", ")", ";" ]

LLVM

LM32

CPP

stmt_completion

MPU

6,484

[ ")", ";" ]

[ "LM32TargetMachine", "::", "LM32TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::", "Level", "OL", ")", ":", "LLVMTargetMachine", "(", "T", ",", "TT", ",", "CPU", ",", "FS", ",", "Options", ",", "RM", ",", "CM", ",", "OL", ")", ",", "TLOF", "(", "make_unique", "<", "LM32TargetObjectFile", ">", "(", ")", ")", ",", "Subtarget", "(", "TT", ",", "CPU", ",", "FS", ",", "*", "this", ")", "{", "initAsmInfo", "(" ]

LLVM

Hexagon

TD

next_suggestion

DSP

6,485

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ry32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ru32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Ry32", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

6,486

[ "return", "false", ";" ]

[ "if", "(", "checkInFPOPrologue", "(", "L", ")", ")", "return", "true", ";", "FPOInstruction", "Inst", ";", "Inst", ".", "Label", "=", "emitFPOLabel", "(", ")", ";", "Inst", ".", "Op", "=", "FPOInstruction", "::", "PushReg", ";", "Inst", ".", "RegOrOffset", "=", "Reg", ";", "CurFPOData", "->", "Instructions", ".", "push_back", "(", "Inst", ")", ";" ]

LLVM

AMDGPU

CPP

code_generation

GPU

6,487

[ "Register", "SITargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "LLT", "VT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "Register", "Reg", "=", "StringSwitch", "<", "Register", ">", "(", "RegName", ")", ".", "Case", "(", "<STR_LIT>", "m0", "<STR_LIT>", ",", "AMDGPU", "::", "M0", ")", ".", "Case", "(", "<STR_LIT>", "exec", "<STR_LIT>", ",", "AMDGPU", "::", "EXEC", ")", ".", "Case", "(", "<STR_LIT>", "exec_lo", "<STR_LIT>", ",", "AMDGPU", "::", "EXEC_LO", ")", ".", "Case", "(", "<STR_LIT>", "exec_hi", "<STR_LIT>", ",", "AMDGPU", "::", "EXEC_HI", ")", ".", "Case", "(", "<STR_LIT>", "flat_scratch", "<STR_LIT>", ",", "AMDGPU", "::", "FLAT_SCR", ")", ".", "Case", "(", "<STR_LIT>", "flat_scratch_lo", "<STR_LIT>", ",", "AMDGPU", "::", "FLAT_SCR_LO", ")", ".", "Case", "(", "<STR_LIT>", "flat_scratch_hi", "<STR_LIT>", ",", "AMDGPU", "::", "FLAT_SCR_HI", ")", ".", "Default", "(", "Register", "(", ")", ")", ";", "if", "(", "Reg", "==", "AMDGPU", "::", "NoRegister", ")", "{", "report_fatal_error", "(", "Twine", "(", "<STR_LIT>", "invalid register name \\\"", "<STR_LIT>", "+", "StringRef", "(", "RegName", ")", "+", "<STR_LIT>", "\\\".", "<STR_LIT>", ")", ")", ";", "}", "if", "(", "!", "Subtarget", "->", "hasFlatScrRegister", "(", ")", "&&", "Subtarget", "->", "getRegisterInfo", "(", ")", "->", "regsOverlap", "(", "Reg", ",", "AMDGPU", "::", "FLAT_SCR", ")", ")", "{", "report_fatal_error", "(", "Twine", "(", "<STR_LIT>", "invalid register \\\"", "<STR_LIT>", "+", "StringRef", "(", "RegName", ")", "+", "<STR_LIT>", "\\\" for subtarget.", "<STR_LIT>", ")", ")", ";", "}", "switch", "(", "Reg", ")", "{", "case", "AMDGPU", "::", "M0", ":", "case", "AMDGPU", "::", "EXEC_LO", ":", "case", "AMDGPU", "::", "EXEC_HI", ":", "case", "AMDGPU", "::", "FLAT_SCR_LO", ":", "case", "AMDGPU", "::", "FLAT_SCR_HI", ":", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "Reg", ";", "break", ";", "case", "AMDGPU", "::", "EXEC", ":", "case", "AMDGPU", "::", "FLAT_SCR", ":", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "return", "Reg", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "missing register type checking", "<STR_LIT>", ")", ";", "}", "report_fatal_error", "(", "Twine", "(", "<STR_LIT>", "invalid type for register \\\"", "<STR_LIT>", "+", "StringRef", "(", "RegName", ")", "+", "<STR_LIT>", "\\\".", "<STR_LIT>", ")", ")", ";", "}" ]

[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]

GCC

rs6000

MD

program_repair

CPU

6,488

[ "<FIXS>", "operands", "[", "<NUM_LIT>", "]", "=", "(", "value", "&", "<NUM_LIT>", ")", "?", "constm1_rtx", ":", "const0_rtx", "<FIXE>", "<FIXS>", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "value", ">", ">", "<NUM_LIT>", ")", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "(", "value", "&", "<NUM_LIT>", ")", "-", "(", "value", "&", "<NUM_LIT>", ")", ")", "<FIXE>" ]

[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", ")" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

6,489

[ "}" ]

[ "if", "(", "!", "hasSourceMods", "(", "Use", ")", ")", "return", "false", ";", "if", "(", "!", "opMustUseVOP3Encoding", "(", "Use", ",", "MRI", ")", ")", "{", "if", "(", "++", "NumMayIncreaseSize", ">", "CostThreshold", ")", "return", "false", ";", "}", "}", "return", "true", ";" ]

LLVM

WebAssembly

CPP

program_repair

Virtual ISA

6,490

[ "<FIXS>", "WASM_LOAD_STORE", "(", "LOAD16_SPLAT", ")", "<FIXE>" ]

[ "WASM_LOAD_STORE", "(", "ATOMIC_RMW16_U_XCHG_I64", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW16_U_CMPXCHG_I32", ")", "WASM_LOAD_STORE", "(", "ATOMIC_RMW16_U_CMPXCHG_I64", ")", "<BUGS>", "WASM_LOAD_STORE", "(", "LOAD_SPLAT_v16x8", ")", "<BUGE>", "WASM_LOAD_STORE", "(", "LOAD_LANE_v8i16", ")", "WASM_LOAD_STORE", "(", "STORE_LANE_v8i16", ")", "return", "<NUM_LIT>", ";" ]

LLVM

WebAssembly

CPP

program_repair

Virtual ISA

6,491

[ "<FIXS>", "Params", ".", "push_back", "(", "PtrTy", ")", ";", "<FIXE>" ]

[ "Rets", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "I32", ")", ";", "Rets", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "I32", ")", ";", "#", "else", "<BUGS>", "Params", ".", "push_back", "(", "iPTR", ")", ";", "<BUGE>", "#", "endifParams", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "I32", ")", ";", "Params", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "I32", ")", ";" ]

GCC

arm

MD

stmt_completion

CPU

6,492

[ "match_code", "<STR_LIT>", ")" ]

[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(" ]

LLVM

Hexagon

TD

next_suggestion

DSP

6,493

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

6,494

[ "return", "CallResult", ".", "first", ";" ]

[ "Argument", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "Argument", ",", "PICLabel", ")", ";", "ArgListTy", "Args", ";", "ArgListEntry", "Entry", ";", "Entry", ".", "Node", "=", "Argument", ";", "Entry", ".", "Ty", "=", "(", "const", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult", "=", "LowerCallTo", "(", "Chain", ",", "(", "const", "Type", "*", ")", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ",", "CallingConv", "::", "C", ",", "false", ",", "true", ",", "DAG", ".", "getExternalSymbol", "(", "<STR_LIT>", "__tls_get_addr", "<STR_LIT>", ",", "PtrVT", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";" ]

LLVM

ARM

TD

next_suggestion

CPU

6,495

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

Mips

CPP

code_generation

CPU

6,496

[ "virtual", "unsigned", "getABIAlignmentForCallingConv", "(", "Type", "*", "ArgTy", ",", "DataLayout", "DL", ")", "const", "override", "{", "if", "(", "ArgTy", "->", "isVectorTy", "(", ")", ")", "return", "std", "::", "min", "(", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ",", "<NUM_LIT>", "U", ")", ";", "return", "DL", ".", "getABITypeAlignment", "(", "ArgTy", ")", ";", "}" ]

[ "Return", "the", "correct", "alignment", "for", "the", "current", "calling", "convention", "." ]

GCC

sh

MD

next_suggestion

CPU

6,497

[ "(", "sign_extend", ":", "V2DI", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ss_truncate", ":", "V2SI", "(", "ashiftrt", ":", "V2DI", "(", "mult", ":", "V2DI", "(", "sign_extend", ":", "V2DI", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

i386

MD

next_suggestion

CPU

6,498

[ "}", ")" ]

[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "if_then_else", ":", "MODEF", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "{", "if", "(", "MEM_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", "}", "else", "if", "(", "MEM_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", "}", "else", "gcc_unreachable", "(", ")" ]

LLVM

AArch64

CPP

stmt_completion

CPU

6,499

[ "true", ";" ]

[ "default", ":", "return", "false", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return" ]