Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
AArch64
CPP
stmt_completion
CPU
6,100
[ "Inc", ")", ";" ]
[ "SDValue", "Addr", "=", "LD", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Vector", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "Addr", ".", "getNode", "(", ")", "->", "use_begin", "(", ")", ",", "UE", "=", "Addr", ".", "getNode", "(", ")", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "SDNode", "*", "User", "=", "*", "UI", ";", "if", "(", "User", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "ADD", "||", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "!=", "Addr", ".", "getResNo", "(", ")", ")", "continue", ";", "if", "(", "User", "->", "isPredecessorOf", "(", "LD", ")", "||", "LD", "->", "isPredecessorOf", "(", "User", ")", ")", "continue", ";", "if", "(", "User", "->", "isPredecessorOf", "(", "Vector", ".", "getNode", "(", ")", ")", ")", "continue", ";", "SDValue", "Inc", "=", "User", "->", "getOperand", "(", "User", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "Addr", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "ConstantSDNode", "*", "CInc", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Inc", ".", "getNode", "(", ")", ")", ")", "{", "uint32_t", "IncVal", "=", "CInc", "->", "getZExtValue", "(", ")", ";", "unsigned", "NumBytes", "=", "VT", ".", "getScalarSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "if", "(", "IncVal", "!=", "NumBytes", ")", "continue", ";", "Inc", "=", "DAG", ".", "getRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "i64", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "LD", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "IsLaneOp", ")", "{", "Ops", ".", "push_back", "(", "Vector", ")", ";", "Ops", ".", "push_back", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "Ops", ".", "push_back", "(", "Addr", ")", ";", "Ops", ".", "push_back", "(" ]
GCC
i386
MD
next_suggestion
CPU
6,101
[ "<STR_LIT>" ]
[ "(", "and", ":", "SI", "(", "zero_extract", ":", "SI", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "zero_extend", ":", "SI", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>" ]
LLVM
X86
CPP
next_suggestion
CPU
6,102
[ "OutStreamer", "->", "EmitInstruction", "(", "MI", ",", "getSubtargetInfo", "(", ")", ")", ";" ]
[ "assert", "(", "FK", "<", "FaultMaps", "::", "FaultKindMax", "&&", "<STR_LIT>", "Invalid Faulting Kind!", "<STR_LIT>", ")", ";", "FM", ".", "recordFaultingOp", "(", "FK", ",", "FaultingLabel", ",", "HandlerLabel", ")", ";", "MCInst", "MI", ";", "MI", ".", "setOpcode", "(", "Opcode", ")", ";", "if", "(", "DefRegister", "!=", "X86", "::", "NoRegister", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "DefRegister", ")", ")", ";", "for", "(", "auto", "I", "=", "FaultingMI", ".", "operands_begin", "(", ")", "+", "OperandsBeginIdx", ",", "E", "=", "FaultingMI", ".", "operands_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "auto", "MaybeOperand", "=", "MCIL", ".", "LowerMachineOperand", "(", "&", "FaultingMI", ",", "*", "I", ")", ")", "MI", ".", "addOperand", "(", "MaybeOperand", ".", "getValue", "(", ")", ")", ";", "OutStreamer", "->", "AddComment", "(", "<STR_LIT>", "on-fault: ", "<STR_LIT>", "+", "HandlerLabel", "->", "getName", "(", ")", ")", ";" ]
LLVM
ARM64
TD
next_suggestion
CPU
6,103
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
GCC
mips
CPP
stmt_completion
CPU
6,104
[ ")", ";" ]
[ "punpcklhw_s", "(", "int16x4_t", "s", ",", "int16x4_t", "t", ")", "{", "return", "_", "_", "builtin_loongson_punpcklhw_s", "(", "s", ",", "t" ]
LLVM
AArch64
CPP
next_suggestion
CPU
6,105
[ "case", "Intrinsic", "::", "aarch64_neon_st3", ":" ]
[ "case", "ISD", "::", "FDIV", ":", "return", "performFDivCombine", "(", "N", ",", "DAG", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "OR", ":", "return", "performORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SRL", ":", "return", "performSRLCombine", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "return", "performIntrinsicCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "ANY_EXTEND", ":", "case", "ISD", "::", "ZERO_EXTEND", ":", "case", "ISD", "::", "SIGN_EXTEND", ":", "return", "performExtendCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "ISD", "::", "BITCAST", ":", "return", "performBitcastCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "ISD", "::", "CONCAT_VECTORS", ":", "return", "performConcatVectorsCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT", ":", "return", "performSelectCombine", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "VSELECT", ":", "return", "performVSelectCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "ISD", "::", "LOAD", ":", "if", "(", "performTBISimplification", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DCI", ",", "DAG", ")", ")", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "ISD", "::", "STORE", ":", "return", "performSTORECombine", "(", "N", ",", "DCI", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "performBRCONDCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "performTBZCombine", "(", "N", ",", "DCI", ",", "DAG", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "performCONDCombine", "(", "N", ",", "DCI", ",", "DAG", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "performPostLD1Combine", "(", "N", ",", "DCI", ",", "false", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "performNVCASTCombine", "(", "N", ")", ";", "case", "ISD", "::", "INSERT_VECTOR_ELT", ":", "return", "performPostLD1Combine", "(", "N", ",", "DCI", ",", "true", ")", ";", "case", "ISD", "::", "INTRINSIC_VOID", ":", "case", "ISD", "::", "INTRINSIC_W_CHAIN", ":", "switch", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ")", "{", "case", "Intrinsic", "::", "aarch64_neon_ld2", ":", "case", "Intrinsic", "::", "aarch64_neon_ld3", ":", "case", "Intrinsic", "::", "aarch64_neon_ld4", ":", "case", "Intrinsic", "::", "aarch64_neon_ld1x2", ":", "case", "Intrinsic", "::", "aarch64_neon_ld1x3", ":", "case", "Intrinsic", "::", "aarch64_neon_ld1x4", ":", "case", "Intrinsic", "::", "aarch64_neon_ld2lane", ":", "case", "Intrinsic", "::", "aarch64_neon_ld3lane", ":", "case", "Intrinsic", "::", "aarch64_neon_ld4lane", ":", "case", "Intrinsic", "::", "aarch64_neon_ld2r", ":", "case", "Intrinsic", "::", "aarch64_neon_ld3r", ":", "case", "Intrinsic", "::", "aarch64_neon_ld4r", ":", "case", "Intrinsic", "::", "aarch64_neon_st2", ":" ]
GCC
powerpcspe
CPP
code_generation
CPU
6,106
[ "void", "rs6000_asm_output_dwarf_datarel", "(", "FILE", "*", "file", ",", "int", "size", ",", "const", "char", "*", "label", ")", "{", "fputs", "(", "integer_asm_op", "(", "size", ",", "FALSE", ")", ",", "file", ")", ";", "assemble_name", "(", "file", ",", "label", ")", ";", "fputs", "(", "<STR_LIT>", "-__gcc_unwind_dbase", "<STR_LIT>", ",", "file", ")", ";", "}" ]
[ "Output", "a", "symbol", "offset", "relative", "to", "the", "dbase", "for", "the", "current", "object", ".", "We", "use", "__gcc_unwind_dbase", "as", "an", "arbitrary", "base", "for", "dbase", "and", "assume", "signed", "offsets", ".", "__gcc_unwind_dbase", "is", "embedded", "in", "all", "executables/libraries", "through", "libgcc/config/rs6000/crtdbase.S", "." ]
LLVM
TPC
TD
stmt_completion
Virtual ISA
6,107
[ ";" ]
[ "let", "InOperandList", "=", "(", "ins", "VRF", ":", "$", "op1", ",", "VRF", ":", "$", "op2", ",", "DataType", ":", "$", "optype", ",", "SwitchSet", ":", "$", "sw", ",", "VRF", ":", "$", "income", ",", "Pred", ":", "$", "pred", ")", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>" ]
LLVM
Alpha
CPP
code_generation
MPU
6,108
[ "void", "AlphaRegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "assert", "(", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "<STR_LIT>", "Can only insert epilog into returning blocks", "<STR_LIT>", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "bool", "FP", "=", "hasFP", "(", "MF", ")", ";", "long", "NumBytes", "=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "FP", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "if", "(", "NumBytes", "!=", "<NUM_LIT>", ")", "{", "if", "(", "NumBytes", "<=", "IMM_HIGH", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "NumBytes", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "getUpper16", "(", "NumBytes", ")", "<=", "IMM_HIGH", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "getUpper16", "(", "NumBytes", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "getLower16", "(", "NumBytes", ")", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "{", "report_fatal_error", "(", "<STR_LIT>", "Too big a stack frame at ", "<STR_LIT>", "+", "Twine", "(", "NumBytes", ")", ")", ";", "}", "}", "}" ]
[ "Insert", "epilog", "code", "into", "the", "function", "." ]
LLVM
AArch64
CPP
next_suggestion
CPU
6,109
[ "}" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";" ]
LLVM
AArch64
CPP
stmt_completion
CPU
6,110
[ ";" ]
[ "SDLoc", "DL", "(", "Op", ")", ";", "SDValue", "ExtendedVector", "=", "DAG", ".", "getAnyExtOrTrunc", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "VectorVT", ")", ";", "SDValue", "ExtendedValue", "=", "DAG", ".", "getAnyExtOrTrunc", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "VectorVT", ".", "getScalarType", "(", ")", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", "?", "MVT", "::", "i32", ":", "VectorVT", ".", "getScalarType", "(", ")", ")", ";", "ExtendedVector", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_VECTOR_ELT", ",", "DL", ",", "VectorVT", ",", "ExtendedVector", ",", "ExtendedValue", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DAG", ".", "getAnyExtOrTrunc", "(", "ExtendedVector", ",", "DL", ",", "VT", ")", ";", "}", "ConstantSDNode", "*", "CI", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "CI", "||", "CI", "->", "getZExtValue", "(", ")", ">=", "VT", ".", "getVectorNumElements", "(", ")", ")", "return", "SDValue", "(", ")", ";", "return", "Op" ]
LLVM
AArch64
CPP
code_generation
CPU
6,111
[ "bool", "AArch64CallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ")", "const", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "MIRBuilder", ".", "getMBB", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "auto", "&", "DL", "=", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "SplitArgs", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "DL", ".", "getTypeStoreSize", "(", "Arg", ".", "getType", "(", ")", ")", "==", "<NUM_LIT>", ")", "continue", ";", "ArgInfo", "OrigArg", "{", "VRegs", "[", "i", "]", ",", "Arg", ".", "getType", "(", ")", "}", ";", "setArgFlags", "(", "OrigArg", ",", "i", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "bool", "Split", "=", "false", ";", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "VRegs", "[", "i", "]", ")", ";", "unsigned", "Dst", "=", "VRegs", "[", "i", "]", ";", "splitToValueTypes", "(", "OrigArg", ",", "SplitArgs", ",", "DL", ",", "MRI", ",", "F", ".", "getCallingConv", "(", ")", ",", "[", "&", "]", "(", "unsigned", "Reg", ",", "uint64_t", "Offset", ")", "{", "if", "(", "!", "Split", ")", "{", "Split", "=", "true", ";", "Dst", "=", "MRI", ".", "createGenericVirtualRegister", "(", "Ty", ")", ";", "MIRBuilder", ".", "buildUndef", "(", "Dst", ")", ";", "}", "unsigned", "Tmp", "=", "MRI", ".", "createGenericVirtualRegister", "(", "Ty", ")", ";", "MIRBuilder", ".", "buildInsert", "(", "Tmp", ",", "Dst", ",", "Reg", ",", "Offset", ")", ";", "Dst", "=", "Tmp", ";", "}", ")", ";", "if", "(", "Dst", "!=", "VRegs", "[", "i", "]", ")", "MIRBuilder", ".", "buildCopy", "(", "VRegs", "[", "i", "]", ",", "Dst", ")", ";", "++", "i", ";", "}", "if", "(", "!", "MBB", ".", "empty", "(", ")", ")", "MIRBuilder", ".", "setInstr", "(", "*", "MBB", ".", "begin", "(", ")", ")", ";", "const", "AArch64TargetLowering", "&", "TLI", "=", "*", "getTLI", "<", "AArch64TargetLowering", ">", "(", ")", ";", "CCAssignFn", "*", "AssignFn", "=", "TLI", ".", "CCAssignFnForCall", "(", "F", ".", "getCallingConv", "(", ")", ",", "false", ")", ";", "FormalArgHandler", "Handler", "(", "MIRBuilder", ",", "MRI", ",", "AssignFn", ")", ";", "if", "(", "!", "handleAssignments", "(", "MIRBuilder", ",", "SplitArgs", ",", "Handler", ")", ")", "return", "false", ";", "if", "(", "F", ".", "isVarArg", "(", ")", ")", "{", "if", "(", "!", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ".", "isTargetDarwin", "(", ")", ")", "{", "return", "false", ";", "}", "uint64_t", "StackOffset", "=", "alignTo", "(", "Handler", ".", "StackUsed", ",", "<NUM_LIT>", ")", ";", "auto", "&", "MFI", "=", "MIRBuilder", ".", "getMF", "(", ")", ".", "getFrameInfo", "(", ")", ";", "AArch64FunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "FuncInfo", "->", "setVarArgsStackIndex", "(", "MFI", ".", "CreateFixedObject", "(", "<NUM_LIT>", ",", "StackOffset", ",", "true", ")", ")", ";", "}", "MIRBuilder", ".", "setMBB", "(", "MBB", ")", ";", "return", "true", ";", "}" ]
[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]
LLVM
CSKY
CPP
stmt_completion
CPU
6,112
[ "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]
[ "llvm_unreachable", "(", "<STR_LIT>", "Unexpected instr type to insert", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "emitSelectPseudo", "(", "MI", ",", "BB", "," ]
GCC
i386
MD
stmt_completion
CPU
6,113
[ ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "match_operand" ]
GCC
nios2
MD
stmt_completion
MPU
6,114
[ "<STR_LIT>", ")" ]
[ "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>" ]
LLVM
X86
TD
stmt_completion
CPU
6,115
[ "(", "VCMPSDrm", "FR64", ":", "$", "src1", ",", "addr", ":", "$", "src2", ",", "imm", ":", "$", "cc", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "f64", "(", "X86cmps", "(", "loadf64", "addr", ":", "$", "src2", ")", ",", "FR64", ":", "$", "src1", ",", "CommutableCMPCC", ":", "$", "cc", ")", ")", "," ]
GCC
aarch64
MD
next_suggestion
CPU
6,116
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_operand", ":", "TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "TI", "[", "(", "match_operand", ":", "OI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VD", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_VSTRUCTDUMMY", ")", "]", "UNSPEC_ST2", ")", ")", "]" ]
LLVM
ARM
CPP
next_suggestion
CPU
6,117
[ "}" ]
[ "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "EVT", "SrcVT", "=", "Tmp1", ".", "getValueType", "(", ")", ";", "bool", "InGPR", "=", "Tmp0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", "||", "Tmp0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ";", "bool", "UseNEON", "=", "!", "InGPR", "&&", "Subtarget", "->", "hasNEON", "(", ")", ";", "if", "(", "UseNEON", ")", "{", "unsigned", "EncodedVal", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "SDValue", "Mask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "v2i32", ",", "DAG", ".", "getTargetConstant", "(", "EncodedVal", ",", "MVT", "::", "i32", ")", ")", ";", "EVT", "OpVT", "=", "(", "VT", "==", "MVT", "::", "f32", ")", "?", "MVT", "::", "v2i32", ":", "MVT", "::", "v1i64", ";", "if", "(", "VT", "==", "MVT", "::", "f64", ")", "Mask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "OpVT", ",", "Mask", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "else", "Tmp0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "MVT", "::", "v2f32", ",", "Tmp0", ")", ";", "if", "(", "SrcVT", "==", "MVT", "::", "f32", ")", "{", "Tmp1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "MVT", "::", "v2f32", ",", "Tmp1", ")", ";", "if", "(", "VT", "==", "MVT", "::", "f64", ")", "Tmp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "OpVT", ",", "Tmp1", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "}", "Tmp0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "OpVT", ",", "Tmp0", ")", ";", "Tmp1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "OpVT", ",", "Tmp1", ")", ";", "SDValue", "AllOnes", "=", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "MVT", "::", "i32", ")", ";", "AllOnes", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "v8i8", ",", "AllOnes", ")", ";", "SDValue", "MaskNot", "=", "DAG", ".", "getNode", "(", "ISD", "::", "XOR", ",", "dl", ",", "OpVT", ",", "Mask", ",", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "OpVT", ",", "AllOnes", ")", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "dl", ",", "OpVT", ",", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "OpVT", ",", "Tmp1", ",", "Mask", ")", ",", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "OpVT", ",", "Tmp0", ",", "MaskNot", ")", ")", ";", "if", "(", "VT", "==", "MVT", "::", "f32", ")", "{", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "v2f32", ",", "Res", ")", ";", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "f32", ",", "Res", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";", "}", "else", "{", "Res", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "f64", ",", "Res", ")", ";", "}", "return", "Res", ";", "}", "if", "(", "SrcVT", "==", "MVT", "::", "f64", ")", "Tmp1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ",", "MVT", "::", "i32", ")", ",", "&", "Tmp1", ",", "<NUM_LIT>", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Tmp1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "i32", ",", "Tmp1", ")", ";", "SDValue", "Mask1", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Mask2", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "Tmp1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "MVT", "::", "i32", ",", "Tmp1", ",", "Mask1", ")", ";", "if", "(", "VT", "==", "MVT", "::", "f32", ")", "{", "Tmp0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "MVT", "::", "i32", ",", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "i32", ",", "Tmp0", ")", ",", "Mask2", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "f32", ",", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "dl", ",", "MVT", "::", "i32", ",", "Tmp0", ",", "Tmp1", ")", ")", ";", "}", "Tmp0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ",", "MVT", "::", "i32", ")", ",", "&", "Tmp0", ",", "<NUM_LIT>", ")", ";", "SDValue", "Lo", "=", "Tmp0", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "MVT", "::", "i32", ",", "Tmp0", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Mask2", ")", ";", "Hi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "dl", ",", "MVT", "::", "i32", ",", "Hi", ",", "Tmp1", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "f64", ",", "Lo", ",", "Hi", ")", ";" ]
GCC
rs6000
MD
next_suggestion
CPU
6,118
[ "<STR_LIT>" ]
[ "(", "mult", ":", "V2SF", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "SPEFSCR_REGNO", ")", ")", "]", "<STR_LIT>" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
6,119
[ "}" ]
[ "if", "(", "Feature", ".", "hasOp2", "(", "SecondMI", ".", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "!", "FirstMI", ")", "return", "true", ";", "if", "(", "!", "Feature", ".", "hasOp1", "(", "FirstMI", "->", "getOpcode", "(", ")", ")", ")", "continue", ";", "auto", "DepOpIdx", "=", "Feature", ".", "depOpIdx", "(", ")", ";", "if", "(", "DepOpIdx", ")", "{", "if", "(", "!", "matchingRegOps", "(", "*", "FirstMI", ",", "<NUM_LIT>", ",", "SecondMI", ",", "*", "DepOpIdx", ")", ")", "return", "false", ";", "}", "if", "(", "checkOpConstraints", "(", "Feature", ".", "getKind", "(", ")", ",", "*", "FirstMI", ",", "SecondMI", ")", ")", "return", "true", ";" ]
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
6,120
[ ")", ";" ]
[ "initializeFixFunctionBitcastsPass", "(", "PR", ")", ";", "initializeOptimizeReturnedPass", "(", "PR", ")", ";", "initializeWebAssemblyArgumentMovePass", "(", "PR", ")", ";", "initializeWebAssemblySetP2AlignOperandsPass", "(", "PR", ")", ";", "initializeWebAssemblyReplacePhysRegsPass", "(", "PR", ")", ";", "initializeWebAssemblyPrepareForLiveIntervalsPass", "(", "PR", ")", ";", "initializeWebAssemblyOptimizeLiveIntervalsPass", "(", "PR", ")", ";", "initializeWebAssemblyStoreResultsPass", "(", "PR", ")", ";", "initializeWebAssemblyRegStackifyPass", "(", "PR", ")", ";", "initializeWebAssemblyRegColoringPass", "(", "PR", ")", ";", "initializeWebAssemblyExplicitLocalsPass", "(", "PR", ")", ";", "initializeWebAssemblyFixIrreducibleControlFlowPass", "(", "PR", ")", ";", "initializeWebAssemblyLateEHPreparePass", "(", "PR", ")", ";", "initializeWebAssemblyExceptionInfoPass", "(", "PR", ")", ";", "initializeWebAssemblyCFGSortPass", "(", "PR", ")", ";", "initializeWebAssemblyCFGStackifyPass", "(", "PR", ")", ";", "initializeWebAssemblyLowerBrUnlessPass", "(", "PR" ]
LLVM
X86
TD
stmt_completion
CPU
6,121
[ "set", "VR128", ":", "$", "dst", ",", "(", "v4f32", "immAllZerosV", ")", ")", "]", ">", ";" ]
[ "def", "V_SET0", ":", "I", "<", "<NUM_LIT>", ",", "Pseudo", ",", "(", "outs", "VR128", ":", "$", "dst", ")", ",", "(", "ins", ")", ",", "<STR_LIT>", ",", "[", "(" ]
LLVM
VE
TD
next_suggestion
CPU
6,122
[ "}" ]
[ "def", "uimm2", ":", "Operand", "<", "i32", ">", ",", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "N", "-", ">", "getZExtValue", "(", ")", ")", ";", "}", "]", ",", "ULO7", ">", "{", "let", "ParserMatchClass", "=", "UImm2AsmOperand", ";" ]
LLVM
X86
CPP
stmt_completion
CPU
6,123
[ "else", "{" ]
[ "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "X86", "::", "TLS_addr32", ":", "case", "X86", "::", "TLS_addr64", ":", "SRVK", "=", "MCSymbolRefExpr", "::", "VK_TLSGD", ";", "break", ";", "case", "X86", "::", "TLS_base_addr32", ":", "SRVK", "=", "MCSymbolRefExpr", "::", "VK_TLSLDM", ";", "break", ";", "case", "X86", "::", "TLS_base_addr64", ":", "SRVK", "=", "MCSymbolRefExpr", "::", "VK_TLSLD", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unexpected opcode", "<STR_LIT>", ")", ";", "}", "MCSymbol", "*", "sym", "=", "MCInstLowering", ".", "GetSymbolFromOperand", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "MCSymbolRefExpr", "*", "symRef", "=", "MCSymbolRefExpr", "::", "Create", "(", "sym", ",", "SRVK", ",", "context", ")", ";", "MCInst", "LEA", ";", "if", "(", "is64Bits", ")", "{", "LEA", ".", "setOpcode", "(", "X86", "::", "LEA64r", ")", ";", "LEA", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "X86", "::", "RDI", ")", ")", ";", "LEA", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "X86", "::", "RIP", ")", ")", ";", "LEA", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "LEA", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ")", ";", "LEA", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "symRef", ")", ")", ";", "LEA", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "SRVK", "==", "MCSymbolRefExpr", "::", "VK_TLSLDM", ")", "{", "LEA", ".", "setOpcode", "(", "X86", "::", "LEA32r", ")", ";", "LEA", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "X86", "::", "EAX", ")", ")", ";", "LEA", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "X86", "::", "EBX", ")", ")", ";", "LEA", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "LEA", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ")", ";", "LEA", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "symRef", ")", ")", ";", "LEA", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ")", ";", "}" ]
LLVM
AArch64
TD
stmt_completion
CPU
6,124
[ "(", "FDUP_ZI_S", "fpimm32", ":", "$", "imm8", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "nxv4f32", "(", "AArch64dup", "fpimm32", ":", "$", "imm8", ")", ")", "," ]
LLVM
ARM
TD
stmt_completion
CPU
6,125
[ ",", "<NUM_LIT>", ",", "?", ",", "int_arm_mve_qneg_predicated", ",", "VTI", ">", ";" ]
[ "defm", "<STR_LIT>", "#", "VTI", ".", "Suffix", ":", "MVE_VABSNEG_int_m", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "abs", ",", "int_arm_mve_abs_predicated", ",", "VTI", ">", ";", "defm", "<STR_LIT>", "#", "VTI", ".", "Suffix", ":", "MVE_VABSNEG_int_m", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", ",", "int_arm_mve_qabs_predicated", ",", "VTI", ">", ";", "defm", "<STR_LIT>", "#", "VTI", ".", "Suffix", ":", "MVE_VABSNEG_int_m", "<", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "vnegq", ",", "int_arm_mve_neg_predicated", ",", "VTI", ">", ";", "defm", "<STR_LIT>", "#", "VTI", ".", "Suffix", ":", "MVE_VABSNEG_int_m", "<", "<STR_LIT>", ",", "<NUM_LIT>" ]
GCC
nios2
CPP
next_suggestion
MPU
6,126
[ "emit_move_insn", "(", "to", ",", "gen_int_mode", "(", "high", ",", "SImode", ")", ")", ";" ]
[ "gcc_assert", "(", "can_create_pseudo_p", "(", ")", ")", ";", "from", "=", "copy_to_mode_reg", "(", "mode", ",", "from", ")", ";", "}", "if", "(", "CONSTANT_P", "(", "from", ")", ")", "{", "if", "(", "CONST_INT_P", "(", "from", ")", ")", "{", "if", "(", "!", "SMALL_INT", "(", "INTVAL", "(", "from", ")", ")", "&&", "!", "SMALL_INT_UNSIGNED", "(", "INTVAL", "(", "from", ")", ")", "&&", "!", "UPPER16_INT", "(", "INTVAL", "(", "from", ")", ")", ")", "{", "HOST_WIDE_INT", "high", "=", "(", "INTVAL", "(", "from", ")", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";", "HOST_WIDE_INT", "low", "=", "INTVAL", "(", "from", ")", "&", "<NUM_LIT>", ";" ]
GCC
tilegx
MD
next_suggestion
VLIW
6,127
[ "UNSPEC_INSN_V1DOTPUA", ")", ")", "]" ]
[ "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM
SystemZ
TD
next_suggestion
CPU
6,128
[ "}" ]
[ "bits", "<", "<NUM_LIT>", ">", "V2", ";", "bits", "<", "<NUM_LIT>", ">", "V3", ";", "bits", "<", "<NUM_LIT>", ">", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM
CSKY
CPP
next_suggestion
CPU
6,129
[ "}" ]
[ "assert", "(", "MI", ".", "getOperand", "(", "Idx", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "Unexpected MO type.", "<STR_LIT>", ")", ";", "assert", "(", "MI", ".", "getOperand", "(", "Idx", "+", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "Unexpected MO type.", "<STR_LIT>", ")", ";", "unsigned", "Ry", "=", "MI", ".", "getOperand", "(", "Idx", ")", ".", "getReg", "(", ")", ";", "unsigned", "Rz", "=", "MI", ".", "getOperand", "(", "Idx", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "Imm", "=", "Ctx", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "Rz", ")", "-", "Ctx", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "Ry", ")", ";", "return", "(", "(", "Ctx", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "Ry", ")", "<<", "<NUM_LIT>", ")", "|", "Imm", ")", ";" ]
GCC
i386
CPP
program_repair
CPU
6,130
[ "<FIXS>", "(", "HOST_WIDE_INT", ",", "HOST_WIDE_INT", ",", "enum", "processor_type", ",", "enum", "processor_type", ",", "enum", "fpmath_unit", ",", "<FIXE>" ]
[ "static", "bool", "ix86_pragma_target_parse", "(", "tree", ",", "tree", ")", ";", "static", "void", "ix86_target_macros_internal", "<BUGS>", "(", "HOST_WIDE_INT", ",", "enum", "processor_type", ",", "enum", "processor_type", ",", "enum", "fpmath_unit", ",", "<BUGE>", "void", "(", "*", "def_or_undef", ")", "(", "cpp_reader", "*", ",", "const", "char", "*", ")", ")", ";", "static", "voidix86_target_macros_internal", "(", "HOST_WIDE_INT", "isa_flag", ",", "enum", "processor_type", "arch", ",", "enum", "processor_type", "tune", ",", "enum", "fpmath_unit", "fpmath", "," ]
GCC
s390
MD
next_suggestion
MPU
6,131
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
AArch64
TD
stmt_completion
CPU
6,132
[ "=", "ZAt", ";" ]
[ "def", "_D", ":", "sme_mem_st_ss_inst", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "mnemonic", "#", "<STR_LIT>", ",", "!", "if", "(", "is_col", ",", "TileVectorOpV64", ",", "TileVectorOpH64", ")", ",", "is_col", ",", "sme_elm_idx0_1", ",", "GPR64shifted64", ">", "{", "bits", "<", "<NUM_LIT>", ">", "ZAt", ";", "bits", "<", "<NUM_LIT>", ">", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
LLVM
DirectX
CPP
program_repair
Virtual ISA
6,133
[ "<FIXS>", "Type", "*", "ReturnTy", ",", "Type", "*", "OverloadTy", ")", "{", "<FIXE>", "<FIXS>", "ArgTys", ".", "emplace_back", "(", "ReturnTy", ")", ";", "<FIXE>" ]
[ "static", "FunctionType", "*", "getDXILOpFunctionType", "(", "const", "OpCodeProperty", "*", "Prop", ",", "<BUGS>", "Type", "*", "OverloadTy", ")", "{", "<BUGE>", "SmallVector", "Type", "*", ">", "ArgTys", ";", "auto", "ParamKinds", "=", "getOpCodeParameterKind", "(", "*", "Prop", ")", ";", "<BUGS>", "ArgTys", ".", "emplace_back", "(", "OverloadTy", ")", ";", "<BUGE>", "ArgTys", ".", "emplace_back", "(", "Type", "::", "getInt32Ty", "(", "OverloadTy", "->", "getContext", "(", ")", ")", ")", ";" ]
LLVM
ARM64
TD
stmt_completion
CPU
6,134
[ "<NUM_LIT>", "}", "=", "type", ";" ]
[ "class", "BaseFPToInteger", "<", "bits", "<", "<NUM_LIT>", ">", "type", ",", "bits", "<", "<NUM_LIT>", ">", "rmode", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterClass", "srcType", ",", "RegisterClass", "dstType", ",", "Operand", "immType", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ">", ":", "I", "<", "(", "outs", "dstType", ":", "$", "Rd", ")", ",", "(", "ins", "srcType", ":", "$", "Rn", ",", "immType", ":", "$", "scale", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "pattern", ">", ",", "Sched", "<", "[", "WriteFCvt", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "scale", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
LLVM
R600
CPP
next_suggestion
GPU
6,135
[ "DAG", ".", "computeKnownBits", "(", "Op1", ",", "Op1Zero", ",", "Op1One", ",", "Depth", ")", ";" ]
[ "APInt", "Op1Zero", ",", "Op1One", ";", "DAG", ".", "computeKnownBits", "(", "Op0", ",", "Op0Zero", ",", "Op0One", ",", "Depth", ")", ";" ]
LLVM
PowerPC
CPP
program_repair
CPU
6,136
[ "<FIXS>", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "<NUM_LIT>", ",", "MachineMemOperand", "::", "MOLoad", ")", ";", "<FIXE>" ]
[ "SDValue", "Ops", "[", "]", "=", "{", "GA", ",", "Reg", "}", ";", "return", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "DAG", ".", "getVTList", "(", "VT", ",", "MVT", "::", "Other", ")", ",", "Ops", ",", "VT", ",", "<BUGS>", "MachinePointerInfo", "::", "getGOT", "(", "DAG", ".", "getMachineFunction", "(", ")", ")", ",", "<NUM_LIT>", ",", "false", ",", "true", ",", "false", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "}", "SDValue", "PPCTargetLowering", "::", "LowerConstantPool", "(", "SDValue", "Op", "," ]
LLVM
Hexagon
TD
next_suggestion
DSP
6,137
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
LLVM
ARM
TD
next_suggestion
CPU
6,138
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM
SystemZ
TD
next_suggestion
CPU
6,139
[ "let", "mayLoad", "=", "<NUM_LIT>", ";" ]
[ "class", "CompareSI", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "SDPatternOperator", "operator", ",", "SDPatternOperator", "load", ",", "ImmOpWithPattern", "imm", ",", "AddressingMode", "mode", "=", "bdaddr12only", ">", ":", "InstSI", "<", "opcode", ",", "(", "outs", ")", ",", "(", "ins", "mode", ":", "$", "BD1", ",", "imm", ":", "$", "I2", ")", ",", "mnemonic", "#", "<STR_LIT>", ",", "[", "(", "set", "CC", ",", "(", "operator", "(", "load", "mode", ":", "$", "BD1", ")", ",", "imm", ":", "$", "I2", ")", ")", "]", ">", "{", "let", "isCompare", "=", "<NUM_LIT>", ";" ]
LLVM
AArch64
TD
stmt_completion
CPU
6,140
[ ")", ",", "(", "FMOVxd", "$", "src", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "i64", "(", "bitconvert", "(", "v1i64", "FPR64", ":", "$", "src", ")", ")" ]
GCC
m32c
MD
stmt_completion
MPU
6,141
[ ")", ")" ]
[ "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")" ]
GCC
arm
MD
program_repair
CPU
6,142
[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>", "<FIXS>", "(", "compare", ":", "CC", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", ")", "]", "<FIXE>", "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>", "<FIXS>", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>", "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC", "CC_REGNUM", ")", "<BUGS>", "(", "compare", ":", "CC", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "match_operator", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC_SWP", "CC_REGNUM", ")", "(", "compare", ":", "CC_SWP", "(", "match_operator", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC_Z", "CC_REGNUM", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
6,143
[ "}" ]
[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "LC1", ",", "SA1", "]", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
GCC
i386
MD
program_repair
CPU
6,144
[ "<FIXS>", "(", "match_operand", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "SSEMODEF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", "<STR_LIT>", "{" ]
LLVM
MOS
CPP
stmt_completion
MPU
6,145
[ "i", ";" ]
[ "static", "size_t", "getFixupLength", "(", "const", "char", "*", "FixupNameStart", ")", "{", "size_t", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "isSymbolChar", "(", "FixupNameStart", "[", "i", "]", ")", ";", "i", "++", ")", ";", "return" ]
GCC
mcore
CPP
stmt_completion
MPU
6,146
[ "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "val", ")", ";" ]
[ "rtx", "insn", ";", "rtx", "val", "=", "GEN_INT", "(", "size", ")", ";", "if", "(", "size", ">", "<NUM_LIT>", ")", "{", "rtx", "nval", "=", "gen_rtx_REG", "(", "SImode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_movsi", "(", "nval", ",", "val", ")", ")", ";", "val", "=", "nval", ";", "}", "if", "(", "direction", ">", "<NUM_LIT>", ")", "insn", "=", "gen_addsi3", "(" ]
GCC
mep
CPP
stmt_completion
CPU
6,147
[ ")", "{" ]
[ "static", "int", "mep_issue_rate", "(", "void" ]
LLVM
XCore
CPP
stmt_completion
MPU
6,148
[ "false", ";" ]
[ "bool", "XCorePassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createXCoreISelDag", "(", "getXCoreTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return" ]
LLVM
WebAssembly
CPP
program_repair
Virtual ISA
6,149
[ "<FIXS>", "getLibcallSignature", "(", "Subtarget", ",", "Name", ",", "Returns", ",", "Params", ")", ";", "<FIXE>" ]
[ ":", "<STR_LIT>", "::", "<STR_LIT>", "::", "I32", ")", ";", "}", "else", "{", "WasmSym", "->", "setType", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "<BUGS>", "GetLibcallSignature", "(", "Subtarget", ",", "Name", ",", "Returns", ",", "Params", ")", ";", "<BUGE>", "}", "auto", "Signature", "=", "make_unique", "<STR_LIT>", "::", "<STR_LIT>", ">", "(", "std", "::", "move", "(", "Returns", ")", ",", "std", "::", "move", "(", "Params", ")", ")", ";" ]
LLVM
AMDGPU
TD
stmt_completion
GPU
6,150
[ "$", "src1", ",", "$", "src0", ")", ">", ";" ]
[ "def", ":", "GCNPat", "<", "(", "vt", "(", "select", "i1", ":", "$", "src0", ",", "vt", ":", "$", "src1", ",", "vt", ":", "$", "src2", ")", ")", ",", "(", "inst", "$", "src2", "," ]
GCC
mips
MD
stmt_completion
CPU
6,151
[ ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "IMOVE32", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "IMOVE32", "(", "plus", ":", "P", "(", "mult", ":", "P", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>" ]
LLVM
AArch64
TD
stmt_completion
CPU
6,152
[ ",", "(", "instrs", "BIC_ZZZ", ")", ">", ";" ]
[ "def", ":", "InstRW", "<", "[", "A64FXWrite_4Cyc_GI03", "]" ]
LLVM
SystemZ
TD
next_suggestion
CPU
6,153
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";" ]
[ "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "R1", ";", "bits", "<", "<NUM_LIT>", ">", "R2", ";", "bits", "<", "<NUM_LIT>", ">", "M3", ";", "bits", "<", "<NUM_LIT>", ">", "RI4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM
ARM64
TD
next_suggestion
CPU
6,154
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";" ]
GCC
i386
CPP
stmt_completion
CPU
6,155
[ ",", "_", "_", "P", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]
[ "return", "(", "_", "_", "mmask8", ")", "_", "_", "builtin_ia32_cmpd256_mask", "(", "(", "_", "_", "v8si", ")", "_", "_", "X", ",", "(", "_", "_", "v8si", ")", "_", "_", "Y" ]
GCC
i386
MD
stmt_completion
CPU
6,156
[ ")", "]", ")" ]
[ "(", "match_operand", ":", "DWI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
AArch64
CPP
stmt_completion
CPU
6,157
[ "Offset", ")", "{" ]
[ "void", "AArch64TargetWinCOFFStreamer", "::", "emitARM64WinCFISaveFRegP", "(", "unsigned", "Reg", ",", "int" ]
GCC
pa
CPP
next_suggestion
CPU
6,158
[ "}" ]
[ "if", "(", "MAYBE_FP_REG_CLASS_P", "(", "rclass", ")", ")", "return", "false", ";", "if", "(", "GET_MODE_SIZE", "(", "to", ")", ">", "UNITS_PER_WORD", "&&", "GET_MODE_SIZE", "(", "to", ")", ">", "GET_MODE_SIZE", "(", "from", ")", ")", "return", "false", ";", "return", "true", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
6,159
[ "<NUM_LIT>", ";" ]
[ "def", "J2_loop1r", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "b30_2Imm", ":", "$", "Ii", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_df3319ed", ",", "TypeCR", ">", ",", "Enc_864a5a", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
LLVM
AArch64
CPP
next_suggestion
CPU
6,160
[ "}" ]
[ "{", "MO_COFFSTUB", ",", "<STR_LIT>", "aarch64-coffstub", "<STR_LIT>", "}", ",", "{", "MO_GOT", ",", "<STR_LIT>", "aarch64-got", "<STR_LIT>", "}", ",", "{", "MO_NC", ",", "<STR_LIT>", "aarch64-nc", "<STR_LIT>", "}", ",", "{", "MO_S", ",", "<STR_LIT>", "aarch64-s", "<STR_LIT>", "}", ",", "{", "MO_TLS", ",", "<STR_LIT>", "aarch64-tls", "<STR_LIT>", "}", ",", "{", "MO_DLLIMPORT", ",", "<STR_LIT>", "aarch64-dllimport", "<STR_LIT>", "}", ",", "{", "MO_PREL", ",", "<STR_LIT>", "aarch64-prel", "<STR_LIT>", "}", "}", ";", "return", "makeArrayRef", "(", "TargetFlags", ")", ";" ]
GCC
rs6000
MD
program_repair
CPU
6,161
[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>" ]
GCC
powerpcspe
CPP
next_suggestion
CPU
6,162
[ "}" ]
[ "unsigned", "l1_sizekb", ",", "l1_line", ",", "l1_assoc", ",", "l2_sizekb", ";", "const", "char", "*", "platform", ";", "platform", "=", "elf_platform", "(", ")", ";", "if", "(", "platform", "!=", "NULL", ")", "{", "l1_line", "=", "<NUM_LIT>", ";", "if", "(", "platform", "[", "<NUM_LIT>", "]", "==", "'", "<NUM_LIT>", "'", ")", "l1_sizekb", "=", "<NUM_LIT>", ";", "else", "l1_sizekb", "=", "<NUM_LIT>", ";", "}", "else", "{", "l1_line", "=", "elf_dcachebsize", "(", ")", ";", "l1_sizekb", "=", "<NUM_LIT>", ";", "}", "l1_assoc", "=", "<NUM_LIT>", ";", "l2_sizekb", "=", "<NUM_LIT>", ";", "return", "describe_cache", "(", "l1_sizekb", ",", "l1_line", ",", "l1_assoc", ",", "l2_sizekb", ")", ";" ]
LLVM
X86
CPP
next_suggestion
CPU
6,163
[ "return", "Ret", ";" ]
[ "static", "std", "::", "string", "computeDataLayout", "(", "const", "Triple", "&", "TT", ")", "{", "std", "::", "string", "Ret", "=", "<STR_LIT>", "e", "<STR_LIT>", ";", "Ret", "+=", "DataLayout", "::", "getManglingComponent", "(", "TT", ")", ";", "if", "(", "!", "TT", ".", "isArch64Bit", "(", ")", "||", "TT", ".", "isX32", "(", ")", "||", "TT", ".", "isOSNaCl", "(", ")", ")", "Ret", "+=", "<STR_LIT>", "-p:32:32", "<STR_LIT>", ";", "Ret", "+=", "<STR_LIT>", "-p270:32:32-p271:32:32-p272:64:64", "<STR_LIT>", ";", "if", "(", "TT", ".", "isArch64Bit", "(", ")", "||", "TT", ".", "isOSWindows", "(", ")", "||", "TT", ".", "isOSNaCl", "(", ")", ")", "Ret", "+=", "<STR_LIT>", "-i64:64-i128:128", "<STR_LIT>", ";", "else", "if", "(", "TT", ".", "isOSIAMCU", "(", ")", ")", "Ret", "+=", "<STR_LIT>", "-i64:32-f64:32", "<STR_LIT>", ";", "else", "Ret", "+=", "<STR_LIT>", "-i128:128-f64:32:64", "<STR_LIT>", ";", "if", "(", "TT", ".", "isOSNaCl", "(", ")", "||", "TT", ".", "isOSIAMCU", "(", ")", ")", ";", "else", "if", "(", "TT", ".", "isArch64Bit", "(", ")", "||", "TT", ".", "isOSDarwin", "(", ")", "||", "TT", ".", "isWindowsMSVCEnvironment", "(", ")", ")", "Ret", "+=", "<STR_LIT>", "-f80:128", "<STR_LIT>", ";", "else", "Ret", "+=", "<STR_LIT>", "-f80:32", "<STR_LIT>", ";", "if", "(", "TT", ".", "isOSIAMCU", "(", ")", ")", "Ret", "+=", "<STR_LIT>", "-f128:32", "<STR_LIT>", ";", "if", "(", "TT", ".", "isArch64Bit", "(", ")", ")", "Ret", "+=", "<STR_LIT>", "-n8:16:32:64", "<STR_LIT>", ";", "else", "Ret", "+=", "<STR_LIT>", "-n8:16:32", "<STR_LIT>", ";", "if", "(", "(", "!", "TT", ".", "isArch64Bit", "(", ")", "&&", "TT", ".", "isOSWindows", "(", ")", ")", "||", "TT", ".", "isOSIAMCU", "(", ")", ")", "Ret", "+=", "<STR_LIT>", "-a:0:32-S32", "<STR_LIT>", ";", "else", "Ret", "+=", "<STR_LIT>", "-S128", "<STR_LIT>", ";" ]
GCC
sparc
MD
stmt_completion
CPU
6,164
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_bypass", "<NUM_LIT>" ]
LLVM
AArch64
CPP
next_suggestion
CPU
6,165
[ "return", "CallInst", "::", "Create", "(", "Intr", "->", "getFunctionType", "(", ")", ",", "Intr", ",", "Args", ")", ";" ]
[ "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", "{", "GP", ",", "Vec", "}", ";", "Intrinsic", "::", "ID", "IntID", "=", "Intrinsic", "::", "aarch64_sve_lastb", ";", "auto", "*", "Intr", "=", "Intrinsic", "::", "getDeclaration", "(", "F", "->", "getParent", "(", ")", ",", "IntID", ",", "Vec", "->", "getType", "(", ")", ")", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
6,166
[ "bits", "<", "<NUM_LIT>", ">", "Rt32", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "II", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Ru32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ru32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM
ARM64
TD
next_suggestion
CPU
6,167
[ "let", "MIOperandInfo", "=", "(", "ops", "GPR64sp", ":", "$", "base", ",", "i32imm", ":", "$", "offset", ")", ";" ]
[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "MemoryIndexed64SImm7", ";" ]
GCC
m68k
CPP
program_repair
MPU
6,168
[ "<FIXS>", "M68K_REGNAME", "(", "FRAME_POINTER_REGNUM", ")", ",", "M68K_REGNAME", "(", "i", ")", ")", ";", "<FIXE>", "<FIXS>", "M68K_REGNAME", "(", "FRAME_POINTER_REGNUM", ")", ",", "<FIXE>", "<FIXS>", "M68K_REGNAME", "(", "i", ")", ")", ";", "<FIXE>", "<FIXS>", "M68K_REGNAME", "(", "i", ")", ")", ";", "<FIXE>", "<FIXS>", "M68K_REGNAME", "(", "FRAME_POINTER_REGNUM", ")", ",", "M68K_REGNAME", "(", "i", ")", ")", ";", "<FIXE>", "<FIXS>", "M68K_REGNAME", "(", "FRAME_POINTER_REGNUM", ")", ",", "<FIXE>", "<FIXS>", "M68K_REGNAME", "(", "i", ")", ")", ";", "<FIXE>" ]
[ "if", "(", "MOTOROLA", ")", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", "\\t%Omove.l -%wd(%s,%Ra1.l),%s\\n", "<STR_LIT>", ",", "offset", ",", "<BUGS>", "reg_names", "[", "FRAME_POINTER_REGNUM", "]", ",", "reg_names", "[", "i", "]", ")", ";", "<BUGE>", "elseasm_fprintf", "(", "stream", ",", "<STR_LIT>", "\\tmovel %s@(-%wd,%Ra1:l),%s\\n", "<STR_LIT>", ",", "<BUGS>", "reg_names", "[", "FRAME_POINTER_REGNUM", "]", ",", "<BUGE>", "offset", ",", "<BUGS>", "reg_names", "[", "i", "]", ")", ";", "<BUGE>", "}", "else", "if", "(", "restore_from_sp", ")", "asm_fprintf", "(", "stream", ",", "MOTOROLA", "?", "<STR_LIT>", "\\t%Omove.l (%Rsp)+,%s\\n", "<STR_LIT>", ":", "<STR_LIT>", "\\tmovel %Rsp@+,%s\\n", "<STR_LIT>", ",", "<BUGS>", "reg_names", "[", "i", "]", ")", ";", "<BUGE>", "else", "{", "if", "(", "MOTOROLA", ")", "asm_fprintf", "(", "stream", ",", "<STR_LIT>", "\\t%Omove.l -%wd(%s),%s\\n", "<STR_LIT>", ",", "offset", ",", "<BUGS>", "reg_names", "[", "FRAME_POINTER_REGNUM", "]", ",", "reg_names", "[", "i", "]", ")", ";", "<BUGE>", "elseasm_fprintf", "(", "stream", ",", "<STR_LIT>", "\\tmovel %s@(-%wd),%s\\n", "<STR_LIT>", ",", "<BUGS>", "reg_names", "[", "FRAME_POINTER_REGNUM", "]", ",", "<BUGE>", "offset", ",", "<BUGS>", "reg_names", "[", "i", "]", ")", ";", "<BUGE>", "}", "offset", "-=", "<NUM_LIT>", ";", "}" ]
GCC
s390
CPP
next_suggestion
MPU
6,169
[ "if", "(", "from", "==", "RETURN_ADDRESS_POINTER_REGNUM", ")", "if", "(", "!", "current_function_calls_eh_return", "&&", "!", "current_function_stdarg", "&&", "!", "cfun_frame_layout", ".", "save_return_addr_p", ")", "return", "false", ";" ]
[ "if", "(", "TARGET_CPU_ZARCH", ")", "{", "s390_init_frame_layout", "(", ")", ";", "return", "cfun", "->", "machine", "->", "base_reg", "==", "NULL_RTX", ";", "}", "return", "false", ";", "}", "gcc_assert", "(", "to", "==", "STACK_POINTER_REGNUM", "||", "to", "==", "HARD_FRAME_POINTER_REGNUM", ")", ";", "gcc_assert", "(", "from", "==", "FRAME_POINTER_REGNUM", "||", "from", "==", "ARG_POINTER_REGNUM", "||", "from", "==", "RETURN_ADDRESS_POINTER_REGNUM", ")", ";" ]
LLVM
ARM
TD
stmt_completion
CPU
6,170
[ "$", "vp", ")", ">", ";" ]
[ "def", ":", "MVEInstAlias", "<", "<STR_LIT>", ",", "(", "MVE_VRMLALDAVHau32", "tGPREven", ":", "$", "RdaLo", ",", "tGPROdd", ":", "$", "RdaHi", ",", "MQPR", ":", "$", "Qn", ",", "MQPR", ":", "$", "Qm", ",", "vpred_n", ":" ]
LLVM
Hexagon
TD
next_suggestion
DSP
6,171
[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
GCC
gcn
MD
stmt_completion
GPU
6,172
[ "op", ")" ]
[ "if", "(", "GET_CODE", "(", "op", ")", "=", "=", "SUBREG", ")", "op", "=", "SUBREG_REG", "(" ]
GCC
mips
MD
next_suggestion
CPU
6,173
[ "(", "UHA", "<STR_LIT>", ")", "(", "USA", "<STR_LIT>", ")", "(", "UDA", "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_mode_attr", "d", "[", "(", "SI", "<STR_LIT>", ")", "(", "DI", "<STR_LIT>", ")", "(", "QQ", "<STR_LIT>", ")", "(", "HQ", "<STR_LIT>", ")", "(", "SQ", "<STR_LIT>", ")", "(", "DQ", "<STR_LIT>", ")", "(", "UQQ", "<STR_LIT>", ")", "(", "UHQ", "<STR_LIT>", ")", "(", "USQ", "<STR_LIT>", ")", "(", "UDQ", "<STR_LIT>", ")", "(", "HA", "<STR_LIT>", ")", "(", "SA", "<STR_LIT>", ")", "(", "DA", "<STR_LIT>", ")" ]
LLVM
ARM
CPP
stmt_completion
CPU
6,174
[ ")", ";" ]
[ "MCELFObjectTargetWriter", "*", "MOTW", "=", "new", "ARMELFObjectWriter", "(", "OSABI", ")", ";", "return", "createELFObjectWriter", "(", "MOTW", ",", "OS", ",", "IsLittleEndian" ]
LLVM
ARM
CPP
next_suggestion
CPU
6,175
[ "}" ]
[ "}", "const", "AsmToken", "&", "Tok", "=", "Parser", ".", "getTok", "(", ")", ";", "SMLoc", "Loc", "=", "Tok", ".", "getLoc", "(", ")", ";", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Real", ")", "&&", "isVmovf", ")", "{", "APFloat", "RealVal", "(", "APFloat", "::", "IEEEsingle", "(", ")", ",", "Tok", ".", "getString", "(", ")", ")", ";", "uint64_t", "IntVal", "=", "RealVal", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ";", "IntVal", "^=", "(", "uint64_t", ")", "isNegative", "<<", "<NUM_LIT>", ";", "Parser", ".", "Lex", "(", ")", ";", "Operands", ".", "push_back", "(", "ARMOperand", "::", "CreateImm", "(", "MCConstantExpr", "::", "create", "(", "IntVal", ",", "getContext", "(", ")", ")", ",", "S", ",", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ")", ";", "return", "MatchOperand_Success", ";", "}", "if", "(", "Tok", ".", "is", "(", "AsmToken", "::", "Integer", ")", "&&", "isFconst", ")", "{", "int64_t", "Val", "=", "Tok", ".", "getIntVal", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "Val", ">", "<NUM_LIT>", "||", "Val", "<", "<NUM_LIT>", ")", "{", "Error", "(", "Loc", ",", "<STR_LIT>", "encoded floating point value out of range", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";" ]
GCC
rs6000
CPP
code_generation
CPU
6,176
[ "void", "print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "if", "(", "REG_P", "(", "x", ")", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "x", ")", "]", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "x", ")", "==", "CONST", "||", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", ")", "{", "output_addr_const", "(", "file", ",", "x", ")", ";", "if", "(", "small_data_operand", "(", "x", ",", "GET_MODE", "(", "x", ")", ")", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "@%s(%s)", "<STR_LIT>", ",", "SMALL_DATA_RELOC", ",", "reg_names", "[", "SMALL_DATA_REG", "]", ")", ";", "else", "gcc_assert", "(", "!", "TARGET_TOC", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "%s,%s", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "]", ",", "reg_names", "[", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "]", ")", ";", "else", "fprintf", "(", "file", ",", "<STR_LIT>", "%s,%s", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "]", ",", "reg_names", "[", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "]", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", "<STR_LIT>", "(%s)", "<STR_LIT>", ",", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ",", "reg_names", "[", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "]", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "LO_SUM", "&&", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "CONSTANT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "fprintf", "(", "file", ",", "<STR_LIT>", "lo16(", "<STR_LIT>", ")", ";", "output_addr_const", "(", "file", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", ")(%s)", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "]", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "LO_SUM", "&&", "REG_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "CONSTANT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "output_addr_const", "(", "file", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "@l(%s)", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "]", ")", ";", "}", "else", "if", "(", "toc_relative_expr_p", "(", "x", ",", "false", ")", ")", "{", "output_addr_const", "(", "file", ",", "CONST_CAST_RTX", "(", "tocrel_base", ")", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "LO_SUM", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "@l(%s)", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "]", ")", ";", "else", "fprintf", "(", "file", ",", "<STR_LIT>", "(%s)", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "XVECEXP", "(", "tocrel_base", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "]", ")", ";", "}", "else", "gcc_unreachable", "(", ")", ";", "}" ]
[ "Print", "the", "operand", "address", "represented", "by", "the", "rtx", "addr" ]
LLVM
ARM
CPP
stmt_completion
CPU
6,177
[ "Inst", ",", "<NUM_LIT>", ")", ";" ]
[ "(", "(", "ARMOperand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addVecListTwoDOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "(", "(", "ARMOperand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addAlignedMemoryOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "(", "(", "ARMOperand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addRegOperands", "(" ]
GCC
i386
MD
next_suggestion
CPU
6,178
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "vec_merge", ":", "V2DF", "(", "vec_duplicate", ":", "V2DF", "(", "float_extend", ":", "DF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
CellSPU
CPP
stmt_completion
MPU
6,179
[ "<STR_LIT>", "::", "<STR_LIT>", ")", "{" ]
[ "unsigned", "opc", ";", "bool", "isValidFrameIdx", "=", "(", "FrameIdx", "<", "SPUFrameInfo", "::", "maxFrameOffset", "(", ")", ")", ";", "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "opc", "=", "(", "isValidFrameIdx", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "RC", "==" ]
LLVM
AArch64
TD
next_suggestion
CPU
6,180
[ "}" ]
[ "class", "Pseudo", "<", "dag", "oops", ",", "dag", "iops", ",", "list", "<", "dag", ">", "pattern", ",", "string", "cstr", "=", "<STR_LIT>", ">", ":", "AArch64Inst", "<", "PseudoFrm", ",", "cstr", ">", "{", "dag", "OutOperandList", "=", "oops", ";", "dag", "InOperandList", "=", "iops", ";", "let", "Pattern", "=", "pattern", ";", "let", "isCodeGenOnly", "=", "<NUM_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>", ";" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
6,181
[ "}" ]
[ "unsigned", "Pow2NElts", "=", "<NUM_LIT>", "<<", "Log2_32_Ceil", "(", "NElts", ")", ";", "return", "Ty", ".", "changeNumElements", "(", "Pow2NElts", ")", ";" ]
LLVM
ARM
TD
next_suggestion
CPU
6,182
[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
[ "class", "VLD4DUPWB", "<", "bits", "<", "<NUM_LIT>", ">", "op7_4", ",", "string", "Dt", ">", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op7_4", ",", "(", "outs", "DPR", ":", "$", "Vd", ",", "DPR", ":", "$", "dst2", ",", "DPR", ":", "$", "dst3", ",", "DPR", ":", "$", "dst4", ",", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "addrmode6dup", ":", "$", "Rn", ",", "am6offset", ":", "$", "Rm", ")", ",", "IIC_VLD4dupu", ",", "<STR_LIT>", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteVLD2", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "}", ";" ]
GCC
mips
MD
stmt_completion
CPU
6,183
[ "<STR_LIT>", ")", ")" ]
[ "(", "eq_attr", "<STR_LIT>" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
6,184
[ ";" ]
[ "cast", "<", "MachineSDNode", ">", "(", "Result", ")", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "<NUM_LIT>", ")", ";", "return", "Result" ]
LLVM
AArch64
TD
next_suggestion
CPU
6,185
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isSub", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "setFlags", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
6,186
[ "MI", ".", "eraseFromParent", "(", ")", ";" ]
[ "B", ".", "setInstrAndDebugLoc", "(", "MI", ")", ";", "B", ".", "buildInstr", "(", "MatchInfo", ".", "Opc", ",", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ",", "{", "MatchInfo", ".", "Val0", ",", "MatchInfo", ".", "Val1", ",", "MatchInfo", ".", "Val2", "}", ",", "MI", ".", "getFlags", "(", ")", ")", ";" ]
LLVM
CellSPU
TD
stmt_completion
MPU
6,187
[ ",", "pattern", ">", ";" ]
[ "class", "GBBInst", "<", "dag", "OOL", ",", "dag", "IOL", ",", "list", "<", "dag", ">", "pattern", ">", ":", "RRForm_1", "<", "<NUM_LIT>", ",", "OOL", ",", "IOL", ",", "<STR_LIT>", ",", "GatherOp" ]
GCC
i386
MD
program_repair
CPU
6,188
[ "<FIXS>", "(", "cond", "[", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")", "(", "if_then_else", "(", "match_test", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", "(", "match_test", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "ior", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "const_string", "<STR_LIT>", ")", ")", ")", "]", ")", "<FIXE>" ]
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "<BUGS>", "(", "cond", "[", "(", "match_test", "<STR_LIT>", ")", "<BUGE>", "(", "const_string", "<STR_LIT>", ")", "<BUGS>", "(", "ior", "(", "ior", "(", "match_test", "<STR_LIT>", ")", "(", "not", "(", "match_test", "<STR_LIT>", ")", ")", ")", "<BUGE>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")", ")", "(", "const_string", "<STR_LIT>", ")", "<BUGS>", "(", "eq", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", "(", "const_string", "<STR_LIT>", ")", "(", "eq", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", "(", "const_string", "<STR_LIT>", ")", "<BUGE>", "]", "<BUGS>", "(", "const_string", "<STR_LIT>", ")", ")", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
6,189
[ "let", "Uses", "=", "[", "USR", "]", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";" ]
LLVM
SystemZ
CPP
program_repair
CPU
6,190
[ "<FIXS>", "assert", "(", "Pred", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid condition", "<STR_LIT>", ")", ";", "unsigned", "CCValid", "=", "Pred", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "unsigned", "CCMask", "=", "Pred", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "<FIXE>", "<FIXS>", "MachineInstrBuilder", "(", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "CCValid", ")", ".", "addImm", "(", "CCMask", ")", ";", "<FIXE>" ]
[ "bool", "SystemZInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "MachineOperand", ">", "&", "Pred", ")", "const", "{", "<BUGS>", "unsigned", "CCMask", "=", "Pred", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "<BUGE>", "assert", "(", "CCMask", ">", "<NUM_LIT>", "&&", "CCMask", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid predicate", "<STR_LIT>", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "hasLoadStoreOnCond", "(", ")", ")", "{", "if", "(", "unsigned", "CondOpcode", "=", "getConditionalMove", "(", "Opcode", ")", ")", "{", "MI", "->", "setDesc", "(", "get", "(", "CondOpcode", ")", ")", ";", "<BUGS>", "MachineInstrBuilder", "(", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ".", "addImm", "(", "CCMask", ")", ";", "<BUGE>", "return", "true", ";", "}", "}" ]
LLVM
ARM
TD
stmt_completion
CPU
6,191
[ "=", "VecListThreeQAsmOperand", ";" ]
[ "let", "ParserMatchClass" ]
LLVM
ARM
CPP
next_suggestion
CPU
6,192
[ "return", "OffsetIsInRange", "(", "UserOffset", ",", "CPEOffset", ",", "MaxDisp", ",", "NegOk", ")", ";" ]
[ "DOUT", "<<", "<STR_LIT>", "User of CPE#", "<STR_LIT>", "<<", "CPEMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "<<", "<STR_LIT>", " max delta=", "<STR_LIT>", "<<", "MaxDisp", "<<", "<STR_LIT>", " insn address=", "<STR_LIT>", "<<", "UserOffset", "<<", "<STR_LIT>", " CPE address=", "<STR_LIT>", "<<", "CPEOffset", "<<", "<STR_LIT>", " offset=", "<STR_LIT>", "<<", "int", "(", "CPEOffset", "-", "UserOffset", ")", "<<", "<STR_LIT>", "\\t", "<STR_LIT>", "<<", "*", "MI", ";", "}" ]
LLVM
SystemZ
TD
next_suggestion
CPU
6,193
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";" ]
[ "class", "InstSSe", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr", ",", "pattern", ">", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "R1", ";", "bits", "<", "<NUM_LIT>", ">", "BD2", ";", "bits", "<", "<NUM_LIT>", ">", "R3", ";", "bits", "<", "<NUM_LIT>", ">", "BD4", ";" ]
LLVM
AArch64
TD
stmt_completion
CPU
6,194
[ "FPR32", ",", "V128", ",", "asm", ",", "<STR_LIT>", ",", "[", "]", ">", ";" ]
[ "def", "v8i16v", ":", "BaseSIMDAcrossLanes", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "opcode", "," ]
GCC
rs6000
CPP
program_repair
CPU
6,195
[ "<FIXS>", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ";", "<FIXE>" ]
[ "intgot_no_const_operand", "(", "op", ",", "mode", ")", "register", "rtx", "op", ";", "<BUGS>", "enum", "machine_mode", "mode", ";", "<BUGE>", "{", "return", "(", "GET_CODE", "(", "op", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "op", ")", "==", "LABEL_REF", ")", ";", "}" ]
LLVM
ARM64
TD
stmt_completion
CPU
6,196
[ "asm", ">", ",", "Sched", "<", "[", "WriteLD", ",", "WriteLDHi", ",", "WriteAdr", "]", ">", ";" ]
[ "class", "LoadPairPreIdx", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "bit", "V", ",", "RegisterClass", "regtype", ",", "Operand", "addrmode", ",", "string", "asm", ">", ":", "BaseLoadStorePairPreIdx", "<", "opc", ",", "V", ",", "<NUM_LIT>", ",", "(", "outs", "regtype", ":", "$", "Rt", ",", "regtype", ":", "$", "Rt2", ")", ",", "(", "ins", "addrmode", ":", "$", "addr", ")", "," ]
GCC
m32c
CPP
stmt_completion
MPU
6,197
[ "(", "Pmode", ")", ";" ]
[ "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "FB_REGNO", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "(", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "<", "-", "<NUM_LIT>", "||", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ">", "(", "<NUM_LIT>", "-", "GET_MODE_SIZE", "(", "mode", ")", ")", ")", ")", "{", "rtx", "temp", "=", "gen_reg_rtx" ]
LLVM
AArch64
CPP
stmt_completion
CPU
6,198
[ ")", "==", "NumBytes", ";" ]
[ "assert", "(", "MI", ".", "hasOneMemOperand", "(", ")", "&&", "<STR_LIT>", "Expected load/store to have only one mem op!", "<STR_LIT>", ")", ";", "return", "(", "*", "MI", ".", "memoperands_begin", "(", ")", ")", "->", "getSize", "(" ]
LLVM
Hexagon
TD
next_suggestion
DSP
6,199
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rdd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rdd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]