docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	CellSPU	TD	program_repair	MPU	5,900	[ "<FIXS>", "#", "ifndef", "NDEBUG", "<FIXE>" ]	[ "}", "}", "<BUGS>", "#", "ifdef", "NDEBUG", "<BUGE>", "if", "(", "Result", ".", "getNode", "(", ")", ")", "{", "DEBUG", "(", "cerr", "<STR_LIT>", ")", ";", "DEBUG", "(", "N", "-", ">", "dump", "(", "&", "DAG", ")", ")", ";" ]
GCC	i386	CPP	next_suggestion	CPU	5,901	[ "}" ]	[ "static", "alias_set_type", "set", "=", "-", "<NUM_LIT>", ";", "if", "(", "set", "==", "-", "<NUM_LIT>", ")", "set", "=", "new", "_", "alias_set", "(", ")", ";", "return", "set", ";" ]
GCC	arm	CPP	stmt_completion	CPU	5,902	[ "type", ")", ";" ]	[ "if", "(", "!", "TARGET_AAPCS_BASED", ")", "return", "default_function_arg_padding", "(", "mode", "," ]
GCC	i386	MD	stmt_completion	CPU	5,903	[ ")", "(", "V8BF", "<STR_LIT>", ")" ]	[ "(", "define_mode_attr", "avx512fmaskmode", "[", "(", "V64QI", "<STR_LIT>", ")", "(", "V32QI", "<STR_LIT>", ")", "(", "V16QI", "<STR_LIT>", ")", "(", "V32HI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V4HI", "<STR_LIT>", ")", "(", "V16SI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V8DI", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V32HF", "<STR_LIT>", ")", "(", "V16HF", "<STR_LIT>", ")", "(", "V8HF", "<STR_LIT>", ")", "(", "V32BF", "<STR_LIT>", ")", "(", "V16BF", "<STR_LIT>" ]
GCC	alpha	CPP	program_repair	MPU	5,904	[ "<FIXS>", "tmp", "=", "gen_rtx_ASHIFT", "(", "DImode", ",", "copy_rtx", "(", "subtarget", ")", ",", "GEN_INT", "(", "exact_log2", "(", "diff", ")", ")", ")", ";", "<FIXE>" ]	[ "add_op", "=", "GEN_INT", "(", "f", ")", ";", "if", "(", "sext_add_operand", "(", "add_op", ",", "mode", ")", ")", "{", "<BUGS>", "tmp", "=", "gen_rtx_MULT", "(", "DImode", ",", "copy_rtx", "(", "subtarget", ")", ",", "GEN_INT", "(", "diff", ")", ")", ";", "<BUGE>", "tmp", "=", "gen_rtx_PLUS", "(", "DImode", ",", "tmp", ",", "add_op", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "target", ",", "tmp", ")", ")", ";", "}" ]
LLVM	X86	CPP	program_repair	CPU	5,905	[ "<FIXS>", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "ISD", "::", "CondCode", "CC", "=", "ISD", "::", "SETCC_INVALID", ";", "<FIXE>" ]	[ "case", "Intrinsic", "::", "x86_sse2_ucomigt_sd", ":", "case", "Intrinsic", "::", "x86_sse2_ucomige_sd", ":", "case", "Intrinsic", "::", "x86_sse2_ucomineq_sd", ":", "{", "<BUGS>", "unsigned", "Opc", ";", "ISD", "::", "CondCode", "CC", ";", "<BUGE>", "switch", "(", "IntNo", ")", "{", "default", ":", "break", ";", "case", "Intrinsic", "::", "x86_sse_comieq_ss", ":" ]
LLVM	AArch64	CPP	next_suggestion	CPU	5,906	[ "if", "(", "Res", ".", "getNode", "(", ")", ")", "return", "Res", ";" ]	[ "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Res", "=", "tryCombineToEXTR", "(", "N", ",", "DCI", ")", ";", "if", "(", "Res", ".", "getNode", "(", ")", ")", "return", "Res", ";", "Res", "=", "tryCombineToBSL", "(", "N", ",", "DCI", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	5,907	[ "StubAM", ")", ";" ]	[ "AM", ".", "Base", ".", "Reg", "=", "X86", "::", "RIP", ";", "}", "AM", ".", "GVOpFlags", "=", "GVFlags", ";", "return", "true", ";", "}", "DenseMap", "<", "const", "Value", "", ",", "unsigned", ">", "::", "iterator", "I", "=", "LocalValueMap", ".", "find", "(", "V", ")", ";", "unsigned", "LoadReg", ";", "if", "(", "I", "!=", "LocalValueMap", ".", "end", "(", ")", "&&", "I", "->", "second", "!=", "<NUM_LIT>", ")", "{", "LoadReg", "=", "I", "->", "second", ";", "}", "else", "{", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "const", "TargetRegisterClass", "", "RC", "=", "nullptr", ";", "X86AddressMode", "StubAM", ";", "StubAM", ".", "Base", ".", "Reg", "=", "AM", ".", "Base", ".", "Reg", ";", "StubAM", ".", "GV", "=", "GV", ";", "StubAM", ".", "GVOpFlags", "=", "GVFlags", ";", "SavePoint", "SaveInsertPt", "=", "enterLocalValueArea", "(", ")", ";", "if", "(", "TLI", ".", "getPointerTy", "(", "DL", ")", "==", "MVT", "::", "i64", ")", "{", "Opc", "=", "X86", "::", "MOV64rm", ";", "RC", "=", "&", "X86", "::", "GR64RegClass", ";", "if", "(", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", ")", "StubAM", ".", "Base", ".", "Reg", "=", "X86", "::", "RIP", ";", "}", "else", "{", "Opc", "=", "X86", "::", "MOV32rm", ";", "RC", "=", "&", "X86", "::", "GR32RegClass", ";", "}", "LoadReg", "=", "createResultReg", "(", "RC", ")", ";", "MachineInstrBuilder", "LoadMI", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "LoadReg", ")", ";", "addFullAddress", "(", "LoadMI", "," ]
GCC	i386	MD	next_suggestion	CPU	5,908	[ "(", "not", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	rs6000	MD	next_suggestion	CPU	5,909	[ "rtx", "tmp", "=", "(", "(", "can_create_pseudo_p", "(", ")", ")" ]	[ "int", "value", "=", "<NUM_LIT>", "int", "num_insns", "=", "-", "<NUM_LIT>", "rtx", "op0", "=", "operands", "[", "<NUM_LIT>", "]", "rtx", "op1", "=", "operands", "[", "<NUM_LIT>", "]" ]
GCC	i386	MD	stmt_completion	CPU	5,910	[ "<STR_LIT>", ")", "]", ")" ]	[ "(", "rotatert", ":", "VI_128", "(", "match_operand", ":", "VI_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "GET_MODE_BITSIZE", "(", "<", "ssescalarmode", ">", "mode", ")", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "\\\"vprot<ssemodesuffix>\\t{%3, %1, %0\|%0, %1, %3}\\\" mysplitooo } mysplitooo [(set_attr ", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	5,911	[ "}" ]	[ "let", "isAsCheapAsAMove", "=", "<NUM_LIT>", ";", "let", "isMoveImm", "=", "<NUM_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	CPP	code_generation	CPU	5,912	[ "bool", "AArch64InstrInfo", "::", "optimizeCompareInstr", "(", "MachineInstr", "", "CmpInstr", ",", "unsigned", "SrcReg", ",", "unsigned", "SrcReg2", ",", "int", "CmpMask", ",", "int", "CmpValue", ",", "const", "MachineRegisterInfo", "", "MRI", ")", "const", "{", "assert", "(", "CmpInstr", ")", ";", "assert", "(", "CmpInstr", "->", "getParent", "(", ")", ")", ";", "assert", "(", "MRI", ")", ";", "int", "DeadNZCVIdx", "=", "CmpInstr", "->", "findRegisterDefOperandIdx", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "if", "(", "DeadNZCVIdx", "!=", "-", "<NUM_LIT>", ")", "{", "if", "(", "CmpInstr", "->", "definesRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "\|\|", "CmpInstr", "->", "definesRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "{", "CmpInstr", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "unsigned", "Opc", "=", "CmpInstr", "->", "getOpcode", "(", ")", ";", "unsigned", "NewOpc", "=", "convertFlagSettingOpcode", "(", "CmpInstr", ")", ";", "if", "(", "NewOpc", "==", "Opc", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "get", "(", "NewOpc", ")", ";", "CmpInstr", "->", "setDesc", "(", "MCID", ")", ";", "CmpInstr", "->", "RemoveOperand", "(", "DeadNZCVIdx", ")", ";", "bool", "succeeded", "=", "UpdateOperandRegClass", "(", "CmpInstr", ")", ";", "(", "void", ")", "succeeded", ";", "assert", "(", "succeeded", "&&", "<STR_LIT>", "Some operands reg class are incompatible!", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "assert", "(", "(", "CmpValue", "==", "<NUM_LIT>", "\|\|", "CmpValue", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "CmpValue must be 0 or 1!", "<STR_LIT>", ")", ";", "if", "(", "CmpValue", "!=", "<NUM_LIT>", "\|\|", "SrcReg2", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "MRI", "->", "use_nodbg_empty", "(", "CmpInstr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "return", "substituteCmpToZero", "(", "CmpInstr", ",", "SrcReg", ",", "MRI", ")", ";", "}" ]	[ "optimizeCompareInstr", "-", "Check", "if", "there", "exists", "an", "earlier", "instruction", "that", "operates", "on", "the", "same", "source", "operands", "and", "sets", "flags", "in", "the", "same", "way", "as", "Compare", ";", "remove", "Compare", "if", "possible", "." ]
LLVM	X86	CPP	next_suggestion	CPU	5,913	[ "SDValue", "Op", "(", "N", ",", "<NUM_LIT>", ")", ";" ]	[ "if", "(", "ISD", "::", "isBuildVectorAllZeros", "(", "N0", ".", "getNode", "(", ")", ")", ")", "return", "getZeroVector", "(", "VT", ".", "getSimpleVT", "(", ")", ",", "Subtarget", ",", "DAG", ",", "SDLoc", "(", "N", ")", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "(", "ShiftVal", "+", "<NUM_LIT>", ")", "==", "NumBitsPerElt", "&&", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N1", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "N1", "==", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "{", "SDValue", "N00", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "NumSignBits", "=", "DAG", ".", "ComputeNumSignBits", "(", "N00", ")", ";", "if", "(", "ShiftVal", ".", "ult", "(", "NumSignBits", ")", ")", "return", "N00", ";", "}", "if", "(", "LogicalShift", "&&", "(", "ShiftVal", ".", "getZExtValue", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{" ]
LLVM	ARM64	TD	stmt_completion	CPU	5,914	[ "MovZSymbolG2AsmOperand", ";" ]	[ "let", "ParserMatchClass", "=" ]
GCC	ia64	MD	stmt_completion	CPU	5,915	[ ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>" ]
LLVM	ARM	CPP	stmt_completion	CPU	5,916	[ "<<", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]	[ "if", "(", "Rs", ")", "{", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown shift opc!", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "SBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "SBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "SBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "SBits", "=", "<NUM_LIT>", ";", "break", ";", "}", "}", "Binary", "\|=", "SBits", "<<", "<NUM_LIT>", ";", "assert", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", "==", "<NUM_LIT>", ")", ";", "return", "Binary", "\|", "(", "getARMRegisterNumbering", "(", "Rs", ")" ]
LLVM	Hexagon	CPP	code_generation	DSP	5,917	[ "bool", "RegisterAliasInfo", "::", "alias", "(", "RegisterRef", "RA", ",", "RegisterRef", "RB", ")", "const", "{", "bool", "VirtA", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "RA", ".", "Reg", ")", ";", "bool", "VirtB", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "RB", ".", "Reg", ")", ";", "bool", "PhysA", "=", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "RA", ".", "Reg", ")", ";", "bool", "PhysB", "=", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "RB", ".", "Reg", ")", ";", "if", "(", "VirtA", "!=", "VirtB", ")", "return", "false", ";", "if", "(", "VirtA", ")", "{", "if", "(", "RA", ".", "Reg", "!=", "RB", ".", "Reg", ")", "return", "false", ";", "if", "(", "RA", ".", "Sub", "==", "<NUM_LIT>", "\|\|", "RB", ".", "Sub", "==", "<NUM_LIT>", ")", "return", "true", ";", "unsigned", "SA", "=", "TRI", ".", "getSubRegIdxSize", "(", "RA", ".", "Sub", ")", ";", "unsigned", "OA", "=", "TRI", ".", "getSubRegIdxOffset", "(", "RA", ".", "Sub", ")", ";", "unsigned", "SB", "=", "TRI", ".", "getSubRegIdxSize", "(", "RB", ".", "Sub", ")", ";", "unsigned", "OB", "=", "TRI", ".", "getSubRegIdxOffset", "(", "RB", ".", "Sub", ")", ";", "if", "(", "OA", "<=", "OB", "&&", "OA", "+", "SA", ">", "OB", ")", "return", "true", ";", "if", "(", "OB", "<=", "OA", "&&", "OB", "+", "SB", ">", "OA", ")", "return", "true", ";", "return", "false", ";", "}", "assert", "(", "PhysA", "&&", "PhysB", ")", ";", "(", "void", ")", "PhysA", ",", "(", "void", ")", "PhysB", ";", "unsigned", "A", "=", "RA", ".", "Sub", "?", "TRI", ".", "getSubReg", "(", "RA", ".", "Reg", ",", "RA", ".", "Sub", ")", ":", "RA", ".", "Reg", ";", "unsigned", "B", "=", "RB", ".", "Sub", "?", "TRI", ".", "getSubReg", "(", "RB", ".", "Reg", ",", "RB", ".", "Sub", ")", ":", "RB", ".", "Reg", ";", "for", "(", "MCRegAliasIterator", "I", "(", "A", ",", "&", "TRI", ",", "true", ")", ";", "I", ".", "isValid", "(", ")", ";", "++", "I", ")", "if", "(", "B", "==", "*", "I", ")", "return", "true", ";", "return", "false", ";", "}" ]	[ "alias", "-", "If", "one", "of", "the", "pointers", "is", "to", "a", "global", "that", "we", "are", "tracking", ",", "and", "the", "other", "is", "some", "random", "pointer", ",", "we", "know", "there", "can", "not", "be", "an", "alias", ",", "because", "the", "address", "of", "the", "global", "is", "n't", "taken", "." ]
GCC	s390	MD	stmt_completion	MPU	5,918	[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "and", "(" ]
LLVM	MOS	CPP	next_suggestion	MPU	5,919	[ "}" ]	[ "static", "const", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">", "Flags", "[", "]", "=", "{", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "lo", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "hi", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "hi-jt", "<STR_LIT>", "}", "}", ";", "return", "Flags", ";" ]
GCC	c6x	MD	stmt_completion	VLIW	5,920	[ ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	X86	TD	program_repair	CPU	5,921	[ "<FIXS>", "PatFrag", "bcast_frag", ",", "SchedWrite", "Sched", ">", ":", "<FIXE>", "<FIXS>", "[", "(", "set", "RC", ":", "$", "dst", ",", "(", "VT", "(", "bcast_frag", "addr", ":", "$", "src", ")", ")", ")", "]", ">", ",", "<FIXE>" ]	[ "class", "avx_broadcast_rm", "bits", "<NUM_LIT>", ">", "opc", ",", "string", "OpcodeStr", ",", "RegisterClass", "RC", ",", "X86MemOperand", "x86memop", ",", "ValueType", "VT", ",", "<BUGS>", "PatFrag", "ld_frag", ",", "SchedWrite", "Sched", ">", ":", "<BUGE>", "AVX8I", "opc", ",", "MRMSrcMem", ",", "(", "outs", "RC", ":", "$", "dst", ")", ",", "(", "ins", "x86memop", ":", "$", "src", ")", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "<BUGS>", "[", "(", "set", "RC", ":", "$", "dst", ",", "(", "VT", "(", "X86VBroadcast", "(", "ld_frag", "addr", ":", "$", "src", ")", ")", ")", ")", "]", ">", ",", "<BUGE>", "Sched", "[", "Sched", "]", ">", ",", "VEX", ";" ]
LLVM	ARM64	TD	stmt_completion	CPU	5,922	[ "pat", ">", ",", "Sched", "<", "[", "WriteSTIdx", ",", "ReadAdrBase", "]", ">", ";" ]	[ "class", "Store64RO", "<", "bits", "<", "<NUM_LIT>", ">", "sz", ",", "bit", "V", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "regtype", ",", "string", "asm", ",", "list", "<", "dag", ">", "pat", ">", ":", "LoadStore64RO", "<", "sz", ",", "V", ",", "opc", ",", "regtype", ",", "asm", ",", "(", "outs", ")", ",", "(", "ins", "regtype", ":", "$", "Rt", ",", "ro_indexed64", ":", "$", "addr", ")", "," ]
GCC	arm	MD	stmt_completion	CPU	5,923	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_bypass", "<NUM_LIT>" ]
LLVM	R600	CPP	program_repair	GPU	5,924	[ "<FIXS>", "const", "TargetRegisterClass", "", "RC", "=", "&", "AMDGPU", "::", "VGPR_32RegClass", ";", "for", "(", "TargetRegisterClass", "::", "iterator", "I", "=", "RC", "->", "begin", "(", ")", ",", "E", "=", "RC", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "", "I", ")", ")", "return", "", "I", ";", "}", "return", "AMDGPU", "::", "NoRegister", ";", "}", "SIMachineFunctionInfo", "::", "SpilledReg", "SIMachineFunctionInfo", "::", "getSpilledReg", "(", "MachineFunction", "", "MF", ",", "unsigned", "FrameIndex", ",", "unsigned", "SubIdx", ")", "{", "const", "MachineFrameInfo", "", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "int64_t", "Offset", "=", "FrameInfo", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "Offset", "+=", "SubIdx", "", "<NUM_LIT>", ";", "unsigned", "LaneVGPRIdx", "=", "Offset", "/", "(", "<NUM_LIT>", "*", "<NUM_LIT>", ")", ";", "unsigned", "Lane", "=", "(", "Offset", "/", "<NUM_LIT>", ")", "%", "<NUM_LIT>", ";", "struct", "SpilledReg", "Spill", ";", "if", "(", "!", "LaneVGPRs", ".", "count", "(", "LaneVGPRIdx", ")", ")", "{", "unsigned", "LaneVGPR", "=", "findUnusedVGPR", "(", "MRI", ")", ";", "LaneVGPRs", "[", "LaneVGPRIdx", "]", "=", "LaneVGPR", ";", "MRI", ".", "setPhysRegUsed", "(", "LaneVGPR", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", "->", "begin", "(", ")", ",", "BE", "=", "MF", "->", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "BI", "->", "addLiveIn", "(", "LaneVGPR", ")", ";", "}", "}", "Spill", ".", "VGPR", "=", "LaneVGPRs", "[", "LaneVGPRIdx", "]", ";", "Spill", ".", "Lane", "=", "Lane", ";", "return", "Spill", ";", "<FIXE>" ]	[ "int", "Lane", ")", "{", "SpilledRegisters", "[", "FrameIndex", "]", "=", "SpilledReg", "(", "Reg", ",", "Lane", ")", ";", "}", "<BUGS>", "const", "SIMachineFunctionInfo", "::", "SpilledReg", "&", "SIMachineFunctionInfo", "::", "RegSpillTracker", "::", "getSpilledReg", "(", "unsigned", "FrameIndex", ")", "{", "return", "SpilledRegisters", "[", "FrameIndex", "]", ";", "<BUGE>", "}" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	5,925	[ "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "Naked", ")", ")", "FrameReg", "=", "isPPC64", "?", "PPC", "::", "X1", ":", "PPC", "::", "R1", ";" ]	[ "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setFrameAddressIsTaken", "(", "true", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ";", "bool", "isPPC64", "=", "PtrVT", "==", "MVT", "::", "i64", ";", "unsigned", "FrameReg", ";" ]
GCC	i386	CPP	next_suggestion	CPU	5,926	[ "}" ]	[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_storeu_epi64", "(", "void", "", "_", "_", "P", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128i", "_", "_", "A", ")", "{", "_", "_", "builtin_ia32_storedqudi128_mask", "(", "(", "_", "_", "v2di", "", ")", "_", "_", "P", ",", "(", "_", "_", "v2di", ")", "_", "_", "A", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]
LLVM	X86	CPP	program_repair	CPU	5,927	[ "<FIXS>", "return", "DAG", ".", "getLoad", "(", "Op", ".", "getValueType", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "FIST", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ")", ";", "<FIXE>" ]	[ "if", "(", "StackSlot", ".", "getNode", "(", ")", ")", "<BUGS>", "return", "DAG", ".", "getLoad", "(", "Op", ".", "getValueType", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "FIST", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "return", "FIST", ";" ]
LLVM	Xtensa	CPP	stmt_completion	MPU	5,928	[ "T", ",", "createXtensaMCRegisterInfo", ")", ";" ]	[ "for", "(", "Target", "", "T", ":", "{", "&", "getTheXtensaTarget", "(", ")", "}", ")", "{", "RegisterMCAsmInfo", "<", "XtensaMCAsmInfo", ">", "X", "(", "", "T", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "", "T", ",", "createXtensaMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "" ]
LLVM	ARM64	TD	stmt_completion	CPU	5,929	[ ",", "GPR32", ",", "asm", ">", "{" ]	[ "def", "Wr", ":", "BaseCondSetFlagsReg", "<", "op" ]
LLVM	ARM64	TD	stmt_completion	CPU	5,930	[ ",", "ro_indexed128", ":", "$", "addr", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "store", "(", "v16i8", "FPR128", ":", "$", "Rn", ")", ",", "ro_indexed128", ":", "$", "addr", ")", ",", "(", "STRQro", "FPR128", ":", "$", "Rn" ]
GCC	aarch64	CPP	next_suggestion	CPU	5,931	[ "return", "false", ";" ]	[ "static", "bool", "aarch64_frame_pointer_required", "(", "void", ")", "{", "if", "(", "flag_omit_leaf_frame_pointer", "&&", "(", "!", "crtl", "->", "is_leaf", "\|\|", "df_regs_ever_live_p", "(", "LR_REGNUM", ")", ")", ")", "return", "true", ";" ]
GCC	rs6000	CPP	program_repair	CPU	5,932	[ "<FIXS>", "if", "(", "TARGET_P8_VECTOR", "&&", "TARGET_DIRECT_MOVE_64BIT", ")", "<FIXE>" ]	[ "stmt", "=", "build1", "(", "COMPOUND_LITERAL_EXPR", ",", "arg1_type", ",", "stmt", ")", ";", "}", "<BUGS>", "if", "(", "TARGET_P8_VECTOR", ")", "<BUGE>", "{", "stmt", "=", "build_array_ref", "(", "loc", ",", "stmt", ",", "arg2", ")", ";", "stmt", "=", "fold_build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "arg0", ")", ",", "stmt", "," ]
LLVM	Hexagon	CPP	next_suggestion	DSP	5,933	[ "}", "else", "{" ]	[ "NeedsArgAlign", "\|=", "ArgAlign", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "BCvt", ":", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "unsigned", "LocMemOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "SDValue", "MemAddr", "=", "DAG", ".", "getConstant", "(", "LocMemOffset", ",", "dl", ",", "StackPtr", ".", "getValueType", "(", ")", ")", ";", "MemAddr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i32", ",", "StackPtr", ",", "MemAddr", ")", ";", "if", "(", "ArgAlign", ")", "LargestAlignSeen", "=", "std", "::", "max", "(", "LargestAlignSeen", ",", "VA", ".", "getLocVT", "(", ")", ".", "getStoreSizeInBits", "(", ")", ">>", "<NUM_LIT>", ")", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "MemOpChains", ".", "push_back", "(", "CreateCopyOfByValArgument", "(", "Arg", ",", "MemAddr", ",", "Chain", ",", "Flags", ",", "DAG", ",", "dl", ")", ")", ";", "}", "else", "{", "MachinePointerInfo", "LocPI", "=", "MachinePointerInfo", "::", "getStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "LocMemOffset", ")", ";", "SDValue", "S", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "MemAddr", ",", "LocPI", ")", ";", "MemOpChains", ".", "push_back", "(", "S", ")", ";", "}", "continue", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "}", "if", "(", "NeedsArgAlign", "&&", "Subtarget", ".", "hasV60TOps", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Function needs byte stack align due to call args\\n", "<STR_LIT>", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "bool", "UseHVXDbl", "=", "Subtarget", ".", "useHVXDblOps", "(", ")", ";", "assert", "(", "Subtarget", ".", "useHVXOps", "(", ")", ")", ";", "const", "unsigned", "ObjAlign", "=", "UseHVXDbl", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "LargestAlignSeen", "=", "std", "::", "max", "(", "LargestAlignSeen", ",", "ObjAlign", ")", ";", "MFI", "->", "ensureMaxAlignment", "(", "LargestAlignSeen", ")", ";", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "MemOpChains", ")", ";", "if", "(", "!", "isTailCall", ")", "{", "SDValue", "C", "=", "DAG", ".", "getConstant", "(", "NumBytes", ",", "dl", ",", "PtrVT", ",", "true", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "C", ",", "dl", ")", ";", "}", "SDValue", "InFlag", ";", "if", "(", "!", "isTailCall", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}" ]
LLVM	Hexagon	TD	next_suggestion	DSP	5,934	[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]	[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	5,935	[ "(", "<NUM_LIT>", ")", ";" ]	[ "}", "else", "continue", ";", "EVT", "VT", "=", "OrOpd1", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "assert", "(", "(", "VT", "==", "MVT", "::", "i32", "\|\|", "VT", "==", "MVT", "::", "i64", ")", "&&", "<STR_LIT>", "unexpected OR operand", "<STR_LIT>", ")", ";", "APInt", "KnownZero", ",", "KnownOne", ";", "CurDAG", "->", "computeKnownBits", "(", "OrOpd1Val", ",", "KnownZero", ",", "KnownOne", ")", ";", "APInt", "BitsToBeInserted", "=", "APInt", "::", "getBitsSet", "(", "KnownZero", ".", "getBitWidth", "(", ")", ",", "DstLSB", ",", "DstLSB", "+", "Width", ")", ";", "if", "(", "(", "BitsToBeInserted", "&", "~", "KnownZero", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "uint64_t", "Imm", ";", "if", "(", "isOpcWithIntImmediate", "(", "OrOpd1", ",", "ISD", "::", "AND", ",", "Imm", ")", "&&", "isBitfieldDstMask", "(", "Imm", ",", "BitsToBeInserted", ",", "NumberOfIgnoredHighBits", ",", "VT", ")", ")", "Dst", "=", "OrOpd1", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "Dst", "=", "OrOpd1Val", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Dst", ",", "Src", ",", "CurDAG", "->", "getTargetConstant", "(", "ImmR", ",", "DL", ",", "VT", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "ImmS", ",", "DL", ",", "VT", ")", "}", ";", "unsigned", "Opc", "=", "(", "VT", "==", "MVT", "::", "i32", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "VT", ",", "Ops", ")", ";", "return", "true", ";", "}", "uint64_t", "Mask0Imm", ",", "Mask1Imm", ";", "SDValue", "And0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "And1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "And0", ".", "hasOneUse", "(", ")", "&&", "And1", ".", "hasOneUse", "(", ")", "&&", "isOpcWithIntImmediate", "(", "And0", ".", "getNode", "(", ")", ",", "ISD", "::", "AND", ",", "Mask0Imm", ")", "&&", "isOpcWithIntImmediate", "(", "And1", ".", "getNode", "(", ")", ",", "ISD", "::", "AND", ",", "Mask1Imm", ")", "&&", "APInt", "(", "BitWidth", ",", "Mask0Imm", ")", "==", "~", "APInt", "(", "BitWidth", ",", "Mask1Imm", ")", "&&", "(", "isShiftedMask", "(", "Mask0Imm", ",", "VT", ")", "\|\|", "isShiftedMask", "(", "Mask1Imm", ",", "VT", ")", ")", ")", "{", "if", "(", "isShiftedMask", "(", "Mask0Imm", ",", "VT", ")", ")", "{", "std", "::", "swap", "(", "And0", ",", "And1", ")", ";", "std", "::", "swap", "(", "Mask0Imm", ",", "Mask1Imm", ")", ";", "}", "SDValue", "Src", "=", "And1", "->", "getOperand" ]
GCC	aarch64	MD	next_suggestion	CPU	5,936	[ "<STR_LIT>" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "clobber", "(", "const_int", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	5,937	[ "LHS", ",", "RHS", ",", "Carry", ")", ";" ]	[ "unsigned", "BaseOp", "=", "<NUM_LIT>", ";", "unsigned", "CCValid", "=", "<NUM_LIT>", ";", "unsigned", "CCMask", "=", "<NUM_LIT>", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown instruction!", "<STR_LIT>", ")", ";", "case", "ISD", "::", "UADDO_CARRY", ":", "if", "(", "!", "isAddCarryChain", "(", "Carry", ")", ")", "return", "SDValue", "(", ")", ";", "BaseOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "CCValid", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "CCMask", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "USUBO_CARRY", ":", "if", "(", "!", "isSubBorrowChain", "(", "Carry", ")", ")", "return", "SDValue", "(", ")", ";", "BaseOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "CCValid", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "CCMask", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "Carry", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", ",", "Carry", ",", "DAG", ".", "getConstant", "(", "CCValid", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "DAG", ".", "getConstant", "(", "CCMask", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "VT", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "BaseOp", ",", "DL", ",", "VTs", "," ]
LLVM	TPC	CPP	next_suggestion	Virtual ISA	5,938	[ "}" ]	[ "FunctionPass", "*", "llvm", "::", "createTPCTransformIntrinPass", "(", ")", "{", "return", "new", "TPCTransformIntrin", "(", ")", ";" ]
GCC	arm	CPP	next_suggestion	CPU	5,939	[ "}" ]	[ "if", "(", "aapcs_select_return_coproc", "(", "type", ",", "fntype", ")", ">=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", ")", "return", "(", "size", "<", "<NUM_LIT>", "\|\|", "size", ">", "(", "<NUM_LIT>", "", "UNITS_PER_WORD", ")", ")", ";", "return", "true", ";", "}", "if", "(", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", ")", "return", "(", "size", "<", "<NUM_LIT>", "\|\|", "size", ">", "(", "<NUM_LIT>", "", "UNITS_PER_WORD", ")", ")", ";", "if", "(", "!", "AGGREGATE_TYPE_P", "(", "type", ")", "&&", "(", "TREE_CODE", "(", "type", ")", "!=", "VECTOR_TYPE", ")", ")", "return", "false", ";", "if", "(", "arm_abi", "!=", "ARM_ABI_APCS", ")", "{", "return", "(", "size", "<", "<NUM_LIT>", "\|\|", "size", ">", "UNITS_PER_WORD", ")", ";", "}", "if", "(", "size", "<", "<NUM_LIT>", "\|\|", "size", ">", "UNITS_PER_WORD", ")", "return", "true", ";", "if", "(", "TREE_CODE", "(", "type", ")", "==", "RECORD_TYPE", ")", "{", "tree", "field", ";", "for", "(", "field", "=", "TYPE_FIELDS", "(", "type", ")", ";", "field", "&&", "TREE_CODE", "(", "field", ")", "!=", "FIELD_DECL", ";", "field", "=", "DECL_CHAIN", "(", "field", ")", ")", "continue", ";", "if", "(", "field", "==", "NULL", ")", "return", "false", ";", "if", "(", "FLOAT_TYPE_P", "(", "TREE_TYPE", "(", "field", ")", ")", ")", "return", "true", ";", "if", "(", "arm_return_in_memory", "(", "TREE_TYPE", "(", "field", ")", ",", "NULL_TREE", ")", ")", "return", "true", ";", "for", "(", "field", "=", "DECL_CHAIN", "(", "field", ")", ";", "field", ";", "field", "=", "DECL_CHAIN", "(", "field", ")", ")", "{", "if", "(", "TREE_CODE", "(", "field", ")", "!=", "FIELD_DECL", ")", "continue", ";", "if", "(", "!", "DECL_BIT_FIELD_TYPE", "(", "field", ")", ")", "return", "true", ";", "}", "return", "false", ";", "}", "if", "(", "TREE_CODE", "(", "type", ")", "==", "UNION_TYPE", ")", "{", "tree", "field", ";", "for", "(", "field", "=", "TYPE_FIELDS", "(", "type", ")", ";", "field", ";", "field", "=", "DECL_CHAIN", "(", "field", ")", ")", "{", "if", "(", "TREE_CODE", "(", "field", ")", "!=", "FIELD_DECL", ")", "continue", ";", "if", "(", "FLOAT_TYPE_P", "(", "TREE_TYPE", "(", "field", ")", ")", ")", "return", "true", ";", "if", "(", "arm_return_in_memory", "(", "TREE_TYPE", "(", "field", ")", ",", "NULL_TREE", ")", ")", "return", "true", ";", "}", "return", "false", ";" ]
LLVM	SystemZ	TD	next_suggestion	CPU	5,940	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	mips	MD	stmt_completion	CPU	5,941	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]
GCC	arm	CPP	stmt_completion	CPU	5,942	[ "_", "_", "c", ")", ";" ]	[ "vbslq_u64", "(", "uint64x2_t", "_", "_", "a", ",", "uint64x2_t", "_", "_", "b", ",", "uint64x2_t", "_", "_", "c", ")", "{", "return", "(", "uint64x2_t", ")", "_", "_", "builtin_neon_vbslv2di", "(", "(", "int64x2_t", ")", "_", "_", "a", ",", "(", "int64x2_t", ")", "_", "_", "b", ",", "(", "int64x2_t", ")" ]
LLVM	AArch64	TD	stmt_completion	CPU	5,943	[ "(", "i32", "<NUM_LIT>", ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v4i32", "(", "zext", "(", "v4i16", "(", "extract_subvector", "V128", ":", "$", "Rn", ",", "(", "i64", "<NUM_LIT>", ")", ")", ")", ")", ")", ",", "(", "USHLLv8i16_shift", "V128", ":", "$", "Rn", "," ]
GCC	i386	MD	stmt_completion	CPU	5,944	[ "<NUM_LIT>", ")" ]	[ "(", "and", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_operand", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "any_or", ":", "SWI48", "(", "ashift", ":", "SWI48", "(", "const_int" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	5,945	[ "let", "SrcExtra", "=", "value", ";" ]	[ "let", "Pattern", "=", "pattern", ";", "let", "Itinerary", "=", "IIC_StoreScalLocal", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "addr", ";", "bits", "<", "<NUM_LIT>", ">", "value", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "SrcA", "=", "addr", ";", "let", "SrcB", "=", "sw", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	5,946	[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "In", ",", "In", ")", ";" ]	[ "assert", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i1", "&&", "<STR_LIT>", "Unexpected vector type.", "<STR_LIT>", ")", ";", "unsigned", "ShiftInx", "=", "InVT", ".", "getScalarSizeInBits", "(", ")", "-", "<NUM_LIT>", ";", "if", "(", "InVT", ".", "getScalarSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "Subtarget", ".", "hasBWI", "(", ")", ")", "{", "if", "(", "DAG", ".", "ComputeNumSignBits", "(", "In", ")", "<", "InVT", ".", "getScalarSizeInBits", "(", ")", ")", "{", "MVT", "ExtVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i16", ",", "InVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "In", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "ExtVT", ",", "DAG", ".", "getBitcast", "(", "ExtVT", ",", "In", ")", ",", "DAG", ".", "getConstant", "(", "ShiftInx", ",", "DL", ",", "ExtVT", ")", ")", ";", "In", "=", "DAG", ".", "getBitcast", "(", "InVT", ",", "In", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "In", ")", ";", "}", "assert", "(", "(", "InVT", ".", "is256BitVector", "(", ")", "\|\|", "InVT", ".", "is128BitVector", "(", ")", ")", "&&", "<STR_LIT>", "Unexpected vector type.", "<STR_LIT>", ")", ";", "unsigned", "NumElts", "=", "InVT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "EltVT", "=", "Subtarget", ".", "hasVLX", "(", ")", "?", "MVT", "::", "i32", ":", "MVT", "::", "getIntegerVT", "(", "<NUM_LIT>", "/", "NumElts", ")", ";", "MVT", "ExtVT", "=", "MVT", "::", "getVectorVT", "(", "EltVT", ",", "NumElts", ")", ";", "In", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "DL", ",", "ExtVT", ",", "In", ")", ";", "InVT", "=", "ExtVT", ";", "ShiftInx", "=", "InVT", ".", "getScalarSizeInBits", "(", ")", "-", "<NUM_LIT>", ";", "}", "if", "(", "DAG", ".", "ComputeNumSignBits", "(", "In", ")", "<", "InVT", ".", "getScalarSizeInBits", "(", ")", ")", "{", "In", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "InVT", ",", "In", ",", "DAG", ".", "getConstant", "(", "ShiftInx", ",", "DL", ",", "InVT", ")", ")", ";", "}" ]
LLVM	AGC	CPP	next_suggestion	MPU	5,947	[ "}" ]	[ "if", "(", "Idx", "<", "Input", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", "Could not convert string to integer", "<STR_LIT>", ")", ";", "return", "Result", ";" ]
LLVM	Sparc	CPP	program_repair	CPU	5,948	[ "<FIXS>", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "SrcEvenReg", "=", "getSubReg", "(", "SrcReg", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Register", "SrcOddReg", "=", "getSubReg", "(", "SrcReg", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "<FIXE>" ]	[ "if", "(", "!", "Subtarget", ".", "isV9", "(", ")", "\|\|", "!", "Subtarget", ".", "hasHardQuad", "(", ")", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "const", "TargetInstrInfo", "&", "TII", "=", "", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "<BUGS>", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcEvenReg", "=", "getSubReg", "(", "SrcReg", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "unsigned", "SrcOddReg", "=", "getSubReg", "(", "SrcReg", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "<BUGE>", "MachineInstr", "", "StMI", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcEvenReg", ")", ";" ]
LLVM	X86	TD	stmt_completion	CPU	5,949	[ ",", "<NUM_LIT>", "]", ";" ]	[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM	Sparc	CPP	code_generation	CPU	5,950	[ "SparcTargetLowering", "::", "ConstraintType", "SparcTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "break", ";", "case", "'", "r", "'", ":", "case", "'", "f", "'", ":", "case", "'", "e", "'", ":", "return", "C_RegisterClass", ";", "case", "'", "I", "'", ":", "return", "C_Other", ";", "}", "}", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";", "}" ]	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]
LLVM	AArch64	CPP	program_repair	CPU	5,951	[ "<FIXS>", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<FIXE>" ]	[ "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", "," ]
LLVM	Hexagon	TD	next_suggestion	DSP	5,952	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	5,953	[ "getPointerTy", "(", ")", ")", ";" ]	[ "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "RegVT", "==", "MVT", "::", "i32", ")", "RC", "=", "&", "Mips", "::", "CPURegsRegClass", ";", "else", "if", "(", "RegVT", "==", "MVT", "::", "i64", ")", "RC", "=", "&", "Mips", "::", "CPU64RegsRegClass", ";", "else", "if", "(", "RegVT", "==", "MVT", "::", "f32", ")", "RC", "=", "&", "Mips", "::", "FGR32RegClass", ";", "else", "if", "(", "RegVT", "==", "MVT", "::", "f64", ")", "RC", "=", "HasMips64", "?", "&", "Mips", "::", "FGR64RegClass", ":", "&", "Mips", "::", "AFGR64RegClass", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "RegVT not supported by FormalArguments Lowering", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "AddLiveIn", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgReg", ",", "RC", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "RegVT", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "{", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "Opcode", "=", "ISD", "::", "AssertSext", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "Opcode", "=", "ISD", "::", "AssertZext", ";", "if", "(", "Opcode", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "ValVT", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "ValVT", ",", "ArgValue", ")", ";", "}", "if", "(", "(", "RegVT", "==", "MVT", "::", "i32", "&&", "ValVT", "==", "MVT", "::", "f32", ")", "\|\|", "(", "RegVT", "==", "MVT", "::", "i64", "&&", "ValVT", "==", "MVT", "::", "f64", ")", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "ValVT", ",", "ArgValue", ")", ";", "else", "if", "(", "IsO32", "&&", "RegVT", "==", "MVT", "::", "i32", "&&", "ValVT", "==", "MVT", "::", "f64", ")", "{", "unsigned", "Reg2", "=", "AddLiveIn", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "getNextIntArgReg", "(", "ArgReg", ")", ",", "RC", ")", ";", "SDValue", "ArgValue2", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg2", ",", "RegVT", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "ArgValue", ",", "ArgValue2", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "f64", ",", "ArgValue", ",", "ArgValue2", ")", ";", "}", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "LastFI", "=", "MFI", "->", "CreateFixedObject", "(", "ValVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "LastFI", "," ]
LLVM	PowerPC	CPP	code_generation	CPU	5,954	[ "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", "\|\|", "!", "RunPreEmitPeephole", ")", "{", "SmallVector", "<", "MachineInstr", "", ",", "<NUM_LIT>", ">", "InstrsToErase", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "PPC", "::", "UNENCODED_NOP", ")", "InstrsToErase", ".", "push_back", "(", "&", "MI", ")", ";", "for", "(", "MachineInstr", "", "MI", ":", "InstrsToErase", ")", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "false", ";", "}", "bool", "Changed", "=", "false", ";", "const", "PPCInstrInfo", "", "TII", "=", "MF", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetRegisterInfo", "", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "SmallVector", "<", "MachineInstr", "", ",", "<NUM_LIT>", ">", "InstrsToErase", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "Changed", "\|=", "removeRedundantLIs", "(", "MBB", ",", "TRI", ")", ";", "Changed", "\|=", "addLinkerOpt", "(", "MBB", ",", "TRI", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "PPC", "::", "UNENCODED_NOP", ")", "{", "InstrsToErase", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "if", "(", "PPCInstrInfo", "::", "isSameClassPhysRegCopy", "(", "Opc", ")", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "Opc", ")", ";", "if", "(", "MCID", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "NumberOfSelfCopies", "++", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Deleting self-copy instruction: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", ".", "dump", "(", ")", ")", ";", "InstrsToErase", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "else", "if", "(", "MCID", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "NumberOfSelfCopies", "++", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Deleting self-copy instruction: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", ".", "dump", "(", ")", ")", ";", "InstrsToErase", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "}", "MachineInstr", "", "DefMIToErase", "=", "nullptr", ";", "if", "(", "TII", "->", "convertToImmediateForm", "(", "MI", ",", "&", "DefMIToErase", ")", ")", "{", "Changed", "=", "true", ";", "NumRRConvertedInPreEmit", "++", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Converted instruction to imm form: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", ".", "dump", "(", ")", ")", ";", "if", "(", "DefMIToErase", ")", "{", "InstrsToErase", ".", "push_back", "(", "DefMIToErase", ")", ";", "}", "}", "if", "(", "TII", "->", "foldFrameOffset", "(", "MI", ")", ")", "{", "Changed", "=", "true", ";", "NumFrameOffFoldInPreEmit", "++", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Frame offset folding by using index form: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", ".", "dump", "(", ")", ")", ";", "}", "}", "auto", "I", "=", "MBB", ".", "getFirstInstrTerminator", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "instr_end", "(", ")", ")", "continue", ";", "MachineInstr", "", "Br", "=", "&", "", "I", ";", "if", "(", "Br", "->", "getOpcode", "(", ")", "!=", "PPC", "::", "BC", "&&", "Br", "->", "getOpcode", "(", ")", "!=", "PPC", "::", "BCn", ")", "continue", ";", "MachineInstr", "", "CRSetMI", "=", "nullptr", ";", "Register", "CRBit", "=", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "CRReg", "=", "getCRFromCRBit", "(", "CRBit", ")", ";", "bool", "SeenUse", "=", "false", ";", "MachineBasicBlock", "::", "reverse_iterator", "It", "=", "Br", ",", "Er", "=", "MBB", ".", "rend", "(", ")", ";", "for", "(", "It", "++", ";", "It", "!=", "Er", ";", "It", "++", ")", "{", "if", "(", "It", "->", "modifiesRegister", "(", "CRBit", ",", "TRI", ")", ")", "{", "if", "(", "(", "It", "->", "getOpcode", "(", ")", "==", "PPC", "::", "CRUNSET", "\|\|", "It", "->", "getOpcode", "(", ")", "==", "PPC", "::", "CRSET", ")", "&&", "It", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "CRBit", ")", "CRSetMI", "=", "&", "", "It", ";", "break", ";", "}", "if", "(", "It", "->", "readsRegister", "(", "CRBit", ",", "TRI", ")", ")", "SeenUse", "=", "true", ";", "}", "if", "(", "!", "CRSetMI", ")", "continue", ";", "unsigned", "CRSetOp", "=", "CRSetMI", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "Br", "->", "getOpcode", "(", ")", "==", "PPC", "::", "BCn", "&&", "CRSetOp", "==", "PPC", "::", "CRSET", ")", "\|\|", "(", "Br", "->", "getOpcode", "(", ")", "==", "PPC", "::", "BC", "&&", "CRSetOp", "==", "PPC", "::", "CRUNSET", ")", ")", "{", "InstrsToErase", ".", "push_back", "(", "Br", ")", ";", "MBB", ".", "removeSuccessor", "(", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "It", "=", "Br", ",", "Er", "=", "MBB", ".", "end", "(", ")", ";", "for", "(", ";", "It", "!=", "Er", ";", "It", "++", ")", "{", "if", "(", "It", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "assert", "(", "It", "->", "isTerminator", "(", ")", "&&", "<STR_LIT>", "Non-terminator after a terminator", "<STR_LIT>", ")", ";", "InstrsToErase", ".", "push_back", "(", "&", "", "It", ")", ";", "}", "if", "(", "!", "MBB", ".", "isLayoutSuccessor", "(", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ")", "{", "ArrayRef", "<", "MachineOperand", ">", "NoCond", ";", "TII", "->", "insertBranch", "(", "MBB", ",", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ",", "nullptr", ",", "NoCond", ",", "Br", "->", "getDebugLoc", "(", ")", ")", ";", "}", "for", "(", "auto", "&", "Succ", ":", "MBB", ".", "successors", "(", ")", ")", "if", "(", "Succ", "!=", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", "{", "MBB", ".", "removeSuccessor", "(", "Succ", ")", ";", "break", ";", "}", "}", "if", "(", "!", "SeenUse", ")", "{", "for", "(", "auto", "&", "SuccMBB", ":", "MBB", ".", "successors", "(", ")", ")", "if", "(", "SuccMBB", "->", "isLiveIn", "(", "CRBit", ")", "\|\|", "SuccMBB", "->", "isLiveIn", "(", "CRReg", ")", ")", "{", "SeenUse", "=", "true", ";", "break", ";", "}", "if", "(", "!", "SeenUse", ")", "InstrsToErase", ".", "push_back", "(", "CRSetMI", ")", ";", "}", "}", "for", "(", "MachineInstr", "", "MI", ":", "InstrsToErase", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "PPC pre-emit peephole: erasing instruction: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", "->", "dump", "(", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "NumRemovedInPreEmit", "++", ";", "}", "return", "Changed", ";", "}" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM	PowerPC	CPP	next_suggestion	CPU	5,955	[ "}" ]	[ "assert", "(", "!", "Subtarget", ".", "isPPC64", "(", ")", "&&", "<STR_LIT>", "LowerVACOPY is PPC32 only", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getMemcpy", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "MVT", "::", "i32", ")", ",", "<NUM_LIT>", ",", "false", ",", "true", ",", "false", ",", "MachinePointerInfo", "(", ")", ",", "MachinePointerInfo", "(", ")", ")", ";" ]
LLVM	Alpha	CPP	stmt_completion	MPU	5,956	[ ";" ]	[ "MVT", "AlphaTargetLowering", "::", "getSetCCResultType", "(", "MVT", "VT", ")", "const", "{", "return", "MVT", "::", "i64" ]
GCC	i386	CPP	next_suggestion	CPU	5,957	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m128h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_fmul_sch", "(", "_", "_", "m128h", "_", "_", "A", ",", "_", "_", "m128h", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128h", ")", "_", "_", "builtin_ia32_vfmulcsh_round", "(", "(", "_", "_", "v8hf", ")", "_", "_", "A", ",", "(", "_", "_", "v8hf", ")", "_", "_", "B", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	5,958	[ "}" ]	[ "SDValue", "Op", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "OpTy", "=", "Op", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "SDNode", "*", "T", "=", "CurDAG", "->", "MorphNodeTo", "(", "N", ",", "N", "->", "getOpcode", "(", ")", ",", "CurDAG", "->", "getVTList", "(", "OpTy", ")", ",", "{", "Op", "}", ")", ";", "ReplaceNode", "(", "T", ",", "Op", ".", "getNode", "(", ")", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	5,959	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
GCC	arm	MD	stmt_completion	CPU	5,960	[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "call", "(", "mem", ":", "SI", "(", "match_operand", ":", "SI" ]
LLVM	TPC	CPP	next_suggestion	Virtual ISA	5,961	[ "return", "false", ";" ]	[ "if", "(", "Mnemonic", ".", "equals_lower", "(", "<STR_LIT>", "madd", "<STR_LIT>", ")", "&&", "Slot", "==", "SlotParser", "::", "Vector", ")", "return", "true", ";", "if", "(", "Mnemonic", ".", "equals_lower", "(", "<STR_LIT>", "mul", "<STR_LIT>", ")", "&&", "Slot", "==", "SlotParser", "::", "Vector", ")", "return", "true", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	5,962	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "isAdd", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
GCC	aarch64	CPP	stmt_completion	CPU	5,963	[ "_", "_", "b", ")", "{" ]	[ "vsubl_high_u8", "(", "uint8x16_t", "_", "_", "a", ",", "uint8x16_t" ]
LLVM	PowerPC	CPP	code_generation	CPU	5,964	[ "void", "PPCTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "N", ")", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Do not know how to custom type legalize this operation!", "<STR_LIT>", ")", ";", "case", "ISD", "::", "READCYCLECOUNTER", ":", "{", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ",", "MVT", "::", "i32", ",", "MVT", "::", "Other", ")", ";", "SDValue", "RTB", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_PAIR", ",", "dl", ",", "MVT", "::", "i64", ",", "RTB", ",", "RTB", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ")", ";", "Results", ".", "push_back", "(", "RTB", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "case", "ISD", "::", "INTRINSIC_W_CHAIN", ":", "{", "if", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", "!=", "Intrinsic", "::", "loop_decrement", ")", "break", ";", "assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "i1", "&&", "<STR_LIT>", "Unexpected result type for CTR decrement intrinsic", "<STR_LIT>", ")", ";", "EVT", "SVT", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "", "DAG", ".", "getContext", "(", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "SVT", ",", "MVT", "::", "Other", ")", ";", "SDValue", "NewInt", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "dl", ",", "VTs", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "MVT", "::", "i1", ",", "NewInt", ")", ")", ";", "Results", ".", "push_back", "(", "NewInt", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "case", "ISD", "::", "VAARG", ":", "{", "if", "(", "!", "Subtarget", ".", "isSVR4ABI", "(", ")", "\|\|", "Subtarget", ".", "isPPC64", "(", ")", ")", "return", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "MVT", "::", "i64", ")", "{", "SDValue", "NewNode", "=", "LowerVAARG", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ")", ";", "Results", ".", "push_back", "(", "NewNode", ")", ";", "Results", ".", "push_back", "(", "NewNode", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "return", ";", "}", "case", "ISD", "::", "FP_TO_SINT", ":", "case", "ISD", "::", "FP_TO_UINT", ":", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "ppcf128", ")", "return", ";", "Results", ".", "push_back", "(", "LowerFP_TO_INT", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ",", "dl", ")", ")", ";", "return", ";", "case", "ISD", "::", "TRUNCATE", ":", "{", "EVT", "TrgVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "EVT", "OpVT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "if", "(", "TrgVT", ".", "isVector", "(", ")", "&&", "isOperationCustom", "(", "N", "->", "getOpcode", "(", ")", ",", "TrgVT", ")", "&&", "OpVT", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", "&&", "isPowerOf2_32", "(", "OpVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ")", ")", "Results", ".", "push_back", "(", "LowerTRUNCATEVector", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ")", ")", ";", "return", ";", "}", "case", "ISD", "::", "BITCAST", ":", "return", ";", "case", "ISD", "::", "FP_EXTEND", ":", "SDValue", "Lowered", "=", "LowerFP_EXTEND", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ")", ";", "if", "(", "Lowered", ")", "Results", ".", "push_back", "(", "Lowered", ")", ";", "return", ";", "}", "}" ]	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]
LLVM	AArch64	TD	stmt_completion	CPU	5,965	[ ";" ]	[ "}", "]", ">", ";", "def", "fpimm_half", ":", "FPImmLeaf", "<", "fAny", ",", "[", "{", "return", "Imm", ".", "isExactlyValue", "(", "+", "<NUM_LIT>", ".", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "def", "fpimm_one", ":", "FPImmLeaf", "<", "fAny", ",", "[", "{", "return", "Imm", ".", "isExactlyValue", "(", "+", "<NUM_LIT>", ".", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "def", "fpimm_two", ":", "FPImmLeaf", "<", "fAny", ",", "[", "{", "return", "Imm", ".", "isExactlyValue", "(", "+", "<NUM_LIT>", ".", "<NUM_LIT>", ")", ";", "}", "]", ">" ]
LLVM	Lanai	CPP	code_generation	CPU	5,966	[ "bool", "LanaiInstrInfo", "::", "getMemOperandsWithOffsetWidth", "(", "const", "MachineInstr", "&", "LdSt", ",", "SmallVectorImpl", "<", "const", "MachineOperand", "", ">", "&", "BaseOps", ",", "int64_t", "&", "Offset", ",", "bool", "&", "OffsetIsScalable", ",", "unsigned", "&", "Width", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "switch", "(", "LdSt", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "const", "MachineOperand", "*", "BaseOp", ";", "OffsetIsScalable", "=", "false", ";", "if", "(", "!", "getMemOperandWithOffsetWidth", "(", "LdSt", ",", "BaseOp", ",", "Offset", ",", "Width", ",", "TRI", ")", ")", "return", "false", ";", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";", "return", "true", ";", "}", "}" ]	[ "Get", "zero", "or", "more", "base", "operands", "and", "the", "byte", "offset", "of", "an", "instruction", "that", "reads/writes", "memory", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	5,967	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Alpha	TD	next_suggestion	MPU	5,968	[ "def", "zappat", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "LHS", ")", ",", "(", "and", "node", ":", "$", "LHS", ",", "imm", ")", ",", "[", "{" ]	[ "return", "getI64Imm", "(", "get_lda16", "(", "N", "-", ">", "getZExtValue", "(", ")", ")", ")", ";", "}", "]", ">", ";", "def", "LH16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI64Imm", "(", "get_ldah16", "(", "N", "-", ">", "getZExtValue", "(", ")", ")", ")", ";", "}", "]", ">", ";", "def", "iZAPX", ":", "SDNodeXForm", "<", "and", ",", "[", "{", "ConstantSDNode", "*", "RHS", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "-", ">", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "getI64Imm", "(", "get_zapImm", "(", "SDValue", "(", ")", ",", "RHS", "-", ">", "getZExtValue", "(", ")", ")", ")", ";", "}", "]", ">", ";", "def", "nearP2X", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI64Imm", "(", "Log2_64", "(", "getNearPower2", "(", "(", "uint64_t", ")", "N", "-", ">", "getZExtValue", "(", ")", ")", ")", ")", ";", "}", "]", ">", ";", "def", "nearP2RemX", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "x", "=", "abs64", "(", "N", "-", ">", "getZExtValue", "(", ")", "-", "getNearPower2", "(", "(", "uint64_t", ")", "N", "-", ">", "getZExtValue", "(", ")", ")", ")", ";", "return", "getI64Imm", "(", "Log2_64", "(", "x", ")", ")", ";", "}", "]", ">", ";", "def", "immUExt8", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "(", "uint64_t", ")", "N", "-", ">", "getZExtValue", "(", ")", "=", "=", "(", "uint8_t", ")", "N", "-", ">", "getZExtValue", "(", ")", ";", "}", "]", ">", ";", "def", "immUExt8inv", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "(", "uint64_t", ")", "~", "N", "-", ">", "getZExtValue", "(", ")", "=", "=", "(", "uint8_t", ")", "~", "N", "-", ">", "getZExtValue", "(", ")", ";", "}", "]", ",", "invX", ">", ";", "def", "immUExt8neg", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "(", "(", "uint64_t", ")", "~", "N", "-", ">", "getZExtValue", "(", ")", "+", "<NUM_LIT>", ")", "=", "=", "(", "uint8_t", ")", "(", "(", "uint64_t", ")", "~", "N", "-", ">", "getZExtValue", "(", ")", "+", "<NUM_LIT>", ")", ";", "}", "]", ",", "negX", ">", ";", "def", "immSExt16", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "(", "(", "int64_t", ")", "N", "-", ">", "getZExtValue", "(", ")", "<", "<", "<NUM_LIT>", ")", ">", ">", "<NUM_LIT>", "=", "=", "(", "int64_t", ")", "N", "-", ">", "getZExtValue", "(", ")", ";", "}", "]", ">", ";", "def", "immSExt16int", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "(", "(", "int64_t", ")", "N", "-", ">", "getZExtValue", "(", ")", "<", "<", "<NUM_LIT>", ")", ">", ">", "<NUM_LIT>", "=", "=", "(", "(", "int64_t", ")", "N", "-", ">", "getZExtValue", "(", ")", "<", "<", "<NUM_LIT>", ")", ">", ">", "<NUM_LIT>", ";", "}", "]", ",", "SExt16", ">", ";" ]
GCC	epiphany	MD	next_suggestion	MPU	5,969	[ "(", "match_test", "<STR_LIT>", ")" ]	[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
LLVM	AArch64	CPP	code_generation	CPU	5,970	[ "void", "emitInst", "(", "uint32_t", "Inst", ")", "{", "char", "Buffer", "[", "<NUM_LIT>", "]", ";", "const", "bool", "LittleEndian", "=", "getContext", "(", ")", ".", "getAsmInfo", "(", ")", "->", "isLittleEndian", "(", ")", ";", "EmitA64MappingSymbol", "(", ")", ";", "for", "(", "unsigned", "II", "=", "<NUM_LIT>", ";", "II", "!=", "<NUM_LIT>", ";", "++", "II", ")", "{", "const", "unsigned", "I", "=", "LittleEndian", "?", "(", "<NUM_LIT>", "-", "II", "-", "<NUM_LIT>", ")", ":", "II", ";", "Buffer", "[", "<NUM_LIT>", "-", "II", "-", "<NUM_LIT>", "]", "=", "uint8_t", "(", "Inst", ">>", "I", "*", "CHAR_BIT", ")", ";", "}", "MCELFStreamer", "::", "EmitBytes", "(", "StringRef", "(", "Buffer", ",", "<NUM_LIT>", ")", ")", ";", "}" ]	[ "Callback", "used", "to", "implement", "the", ".inst", "directive", "." ]
LLVM	R600	TD	program_repair	GPU	5,971	[ "<FIXS>", "class", "DSAtomicRetPat", "DS", "inst", ",", "ValueType", "vt", ",", "PatFrag", "frag", ">", ":", "Pat", "(", "frag", "(", "DS1Addr1Offset", "i32", ":", "$", "ptr", ",", "i32", ":", "$", "offset", ")", ",", "vt", ":", "$", "value", ")", ",", "(", "inst", "(", "i1", "<NUM_LIT>", ")", ",", "$", "ptr", ",", "$", "value", ",", "(", "as_i16imm", "$", "offset", ")", ")", ">", ";", "<FIXE>" ]	[ "(", "EXTRACT_SUBREG", "$", "value", ",", "sub1", ")", ",", "$", "offset0", ",", "$", "offset1", ")", ">", ";", "<BUGS>", "multiclass", "DSAtomicRetPat", "DS", "inst", ",", "ValueType", "vt", ",", "PatFrag", "frag", ">", "{", "def", ":", "Pat", "(", "frag", "(", "add", "i32", ":", "$", "ptr", ",", "(", "i32", "IMM16bit", ":", "$", "offset", ")", ")", ",", "vt", ":", "$", "value", ")", ",", "(", "inst", "(", "i1", "<NUM_LIT>", ")", ",", "$", "ptr", ",", "$", "value", ",", "(", "as_i16imm", "$", "offset", ")", ")", ">", ";", "def", ":", "Pat", "(", "frag", "i32", ":", "$", "ptr", ",", "vt", ":", "$", "val", ")", ",", "(", "inst", "<NUM_LIT>", ",", "$", "ptr", ",", "$", "val", ",", "<NUM_LIT>", ")", ">", ";", "}", "<BUGE>" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	5,972	[ "LISPressure", ".", "print", "(", "dbgs", "(", ")", ")", ";" ]	[ "}", "auto", "LISPressure", "=", "getRegPressure", "(", "*", "MRI", ",", "LISLR", ")", ";", "if", "(", "LISPressure", "!=", "CurPressure", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "GCNUpwardRPTracker error: Pressure sets different\\nTracked: ", "<STR_LIT>", ";", "CurPressure", ".", "print", "(", "dbgs", "(", ")", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "LIS rpt: ", "<STR_LIT>", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	5,973	[ "}" ]	[ "MachineConstantPool", "", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "const", "Constant", "", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "LDRcp", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	5,974	[ "USR_OVF", "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[" ]
GCC	aarch64	CPP	stmt_completion	CPU	5,975	[ "const", "int", "_", "_", "b", ")", "{" ]	[ "vdup_lane_p64", "(", "poly64x1_t", "_", "_", "a", "," ]
LLVM	AVR	CPP	code_generation	MPU	5,976	[ "unsigned", "AVRInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ",", "int", "", "BytesAdded", ")", "const", "{", "if", "(", "BytesAdded", ")", "", "BytesAdded", "=", "<NUM_LIT>", ";", "assert", "(", "TBB", "&&", "<STR_LIT>", "insertBranch must not be told to insert a fallthrough", "<STR_LIT>", ")", ";", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "\|\|", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "AVR branch conditions have one component!", "<STR_LIT>", ")", ";", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "assert", "(", "!", "FBB", "&&", "<STR_LIT>", "Unconditional branch with multiple successors!", "<STR_LIT>", ")", ";", "auto", "&", "MI", "=", "", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "if", "(", "BytesAdded", ")", "", "BytesAdded", "+=", "getInstSizeInBytes", "(", "MI", ")", ";", "return", "<NUM_LIT>", ";", "}", "unsigned", "Count", "=", "<NUM_LIT>", ";", "<STR_LIT>", "::", "<STR_LIT>", "CC", "=", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "auto", "&", "CondMI", "=", "", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "getBrCond", "(", "CC", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "if", "(", "BytesAdded", ")", "", "BytesAdded", "+=", "getInstSizeInBytes", "(", "CondMI", ")", ";", "++", "Count", ";", "if", "(", "FBB", ")", "{", "auto", "&", "MI", "=", "", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "FBB", ")", ";", "if", "(", "BytesAdded", ")", "", "BytesAdded", "+=", "getInstSizeInBytes", "(", "MI", ")", ";", "++", "Count", ";", "}", "return", "Count", ";", "}" ]	[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]
GCC	epiphany	MD	next_suggestion	MPU	5,977	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC_FP_UNEQ", "CC_REGNUM", ")", "(", "compare", ":", "CC_FP_UNEQ", "(", "reg", ":", "SF", "<NUM_LIT>", ")", "(", "reg", ":", "SF", "<NUM_LIT>", ")", ")", ")", "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "GPR_IP", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "GPR_16", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "GPR_LR", ")", ")", "]" ]
LLVM	AAP	CPP	next_suggestion	MPU	5,978	[ "}" ]	[ "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "sti", ".", "getFeatureBits", "(", ")", ")", ")", ";", "MRI", "=", "Parser", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	5,979	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "}", ";" ]
LLVM	TPC	CPP	stmt_completion	Virtual ISA	5,980	[ "&", "TPCII", "::", "SecondImmOpMask", ";" ]	[ "return", "(", "MCInstD", ".", "TSFlags", ">>", "SecondImmOpStart", ")" ]
GCC	c6x	MD	next_suggestion	VLIW	5,981	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]" ]	[ "(", "mult", ":", "DI", "(", "any_ext", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "any_ext", ":", "DI" ]
GCC	tilepro	MD	stmt_completion	VLIW	5,982	[ ":", "SI" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend" ]
LLVM	HSAIL	TD	stmt_completion	Virtual ISA	5,983	[ "llvm_ptr_ty", "]", ",", "[", "]", ">", ";" ]	[ "def", "int_HSAIL_gcn_atomic_consume_u32", ":", "GCCBuiltin", "<", "<STR_LIT>", ">", ",", "Intrinsic", "<", "[", "llvm_i32_ty", "]", ",", "[" ]
GCC	sh	CPP	next_suggestion	CPU	5,984	[ "_", "_", "asm__", "(", "<STR_LIT>", "mcmv\t%1, %2, %0", "<STR_LIT>", ":", "<STR_LIT>", "=r", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "r", "<STR_LIT>", "(", "mm", ")", ",", "<STR_LIT>", "r", "<STR_LIT>", "(", "mn", ")", ",", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", "(", "mw", ")", ")", ";" ]	[ "_", "_", "inline__", "static", "unsigned", "long", "long", "sh_media_MCMV", "(", "unsigned", "long", "long", "mm", ",", "unsigned", "long", "long", "mn", ",", "unsigned", "long", "long", "mw", ")", "{", "unsigned", "long", "long", "res", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	5,985	[ "=", "Mips", "::", "DMFC1", ";" ]	[ "else", "if", "(", "Mips", "::", "HI32DSPRegClass", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "Mips", "::", "MTHI_DSP", ";", "else", "if", "(", "Mips", "::", "LO32DSPRegClass", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "Mips", "::", "MTLO_DSP", ";", "else", "if", "(", "Mips", "::", "DSPCCRegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Mips", "::", "WRDSP", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addImm", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "return", ";", "}", "else", "if", "(", "Mips", "::", "MSACtrlRegClass", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "Mips", "::", "CTCMSA", ";", "}", "else", "if", "(", "Mips", "::", "FGR32RegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "FMOV_S", ";", "else", "if", "(", "Mips", "::", "AFGR64RegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "FMOV_D32", ";", "else", "if", "(", "Mips", "::", "FGR64RegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "FMOV_D64", ";", "else", "if", "(", "Mips", "::", "GPR64RegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "if", "(", "Mips", "::", "GPR64RegClass", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "DADDu", ",", "ZeroReg", "=", "Mips", "::", "ZERO_64", ";", "else", "if", "(", "Mips", "::", "HI64RegClass", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "MFHI64", ",", "SrcReg", "=", "<NUM_LIT>", ";", "else", "if", "(", "Mips", "::", "LO64RegClass", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "MFLO64", ",", "SrcReg", "=", "<NUM_LIT>", ";", "else", "if", "(", "Mips", "::", "FGR64RegClass", ".", "contains", "(", "SrcReg", ")", ")", "Opc" ]
GCC	s390	MD	program_repair	MPU	5,986	[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	5,987	[ "HasOnlyMSYNC", "=", "false", ";" ]	[ "UseCRBits", "=", "false", ";", "HasAltivec", "=", "false", ";", "HasSPE", "=", "false", ";", "HasQPX", "=", "false", ";", "HasVSX", "=", "false", ";", "HasP8Vector", "=", "false", ";", "HasFCPSGN", "=", "false", ";", "HasFSQRT", "=", "false", ";", "HasFRE", "=", "false", ";", "HasFRES", "=", "false", ";", "HasFRSQRTE", "=", "false", ";", "HasFRSQRTES", "=", "false", ";", "HasRecipPrec", "=", "false", ";", "HasSTFIWX", "=", "false", ";", "HasLFIWAX", "=", "false", ";", "HasFPRND", "=", "false", ";", "HasFPCVT", "=", "false", ";", "HasISEL", "=", "false", ";", "HasPOPCNTD", "=", "false", ";", "HasCMPB", "=", "false", ";", "HasLDBRX", "=", "false", ";", "IsBookE", "=", "false", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	5,988	[ "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getSExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";" ]	[ "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getSExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "SImmS16XForm", ":", "SDNodeXForm", "<", "imm", ",", "[", "{" ]
LLVM	Hexagon	TD	next_suggestion	DSP	5,989	[ "let", "CextOpcode", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	or1k	CPP	code_generation	CPU	5,990	[ "static", "void", "or", "<NUM_LIT>", "k_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", ",", "rtx", "addr", ")", "{", "rtx", "offset", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "REG", ":", "fputc", "(", "'", "<NUM_LIT>", "'", ",", "file", ")", ";", "break", ";", "case", "PLUS", ":", "offset", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "addr", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "CONST_INT_P", "(", "offset", ")", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "LO_SUM", ")", "{", "print_reloc", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "INTVAL", "(", "offset", ")", ",", "RKIND_LO", ")", ";", "addr", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "}", "else", "output_addr_const", "(", "file", ",", "offset", ")", ";", "break", ";", "case", "LO_SUM", ":", "offset", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "addr", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "print_reloc", "(", "file", ",", "offset", ",", "<NUM_LIT>", ",", "RKIND_LO", ")", ";", "break", ";", "default", ":", "output_addr_const", "(", "file", ",", "addr", ")", ";", "return", ";", "}", "fprintf", "(", "file", ",", "<STR_LIT>", "(%s)", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "addr", ")", "]", ")", ";", "}" ]	[ "Worker", "for", "TARGET_PRINT_OPERAND_ADDRESS", ".", "Prints", "the", "argument", "ADDR", ",", "an", "address", "RTX", ",", "to", "the", "file", "FILE", ".", "The", "output", "is", "formed", "as", "expected", "by", "the", "OpenRISC", "assembler", ".", "Examples", ":", "RTX", "OUTPUT", "(", "reg", ":", "SI", "3", ")", "0", "(", "r3", ")", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "3", ")", "(", "const_int", "4", ")", ")", "0x4", "(", "r3", ")", "(", "lo_sum", ":", "SI", "(", "reg", ":", "SI", "3", ")", "(", "symbol_ref", ":", "SI", "(", "``", "x", "''", ")", ")", ")", ")", "lo", "(", "x", ")", "(", "r3", ")" ]
LLVM	X86	CPP	next_suggestion	CPU	5,991	[ "case", "IES_LPAREN", ":" ]	[ "void", "onLParen", "(", ")", "{", "IntelExprState", "CurrState", "=", "State", ";", "switch", "(", "State", ")", "{", "default", ":", "State", "=", "IES_ERROR", ";", "break", ";", "case", "IES_PLUS", ":", "case", "IES_MINUS", ":", "case", "IES_NOT", ":", "case", "IES_OR", ":", "case", "IES_XOR", ":", "case", "IES_AND", ":", "case", "IES_LSHIFT", ":", "case", "IES_RSHIFT", ":", "case", "IES_MULTIPLY", ":", "case", "IES_DIVIDE", ":" ]
LLVM	PowerPC	CPP	program_repair	CPU	5,992	[ "<FIXS>", "case", "ISD", "::", "SETUEQ", ":", "case", "ISD", "::", "SETOGE", ":", "case", "ISD", "::", "SETOLE", ":", "case", "ISD", "::", "SETONE", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid branch code: should be expanded by legalize", "<STR_LIT>", ")", ";", "case", "ISD", "::", "SETULT", ":", "return", "<NUM_LIT>", ";", "case", "ISD", "::", "SETUGT", ":", "return", "<NUM_LIT>", ";", "<FIXE>" ]	[ "case", "ISD", "::", "SETUNE", ":", "case", "ISD", "::", "SETNE", ":", "Invert", "=", "true", ";", "return", "<NUM_LIT>", ";", "case", "ISD", "::", "SETO", ":", "Invert", "=", "true", ";", "return", "<NUM_LIT>", ";", "<BUGS>", "case", "ISD", "::", "SETULT", ":", "Other", "=", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "case", "ISD", "::", "SETUGT", ":", "Other", "=", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "case", "ISD", "::", "SETUEQ", ":", "Other", "=", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "case", "ISD", "::", "SETOGE", ":", "Other", "=", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "case", "ISD", "::", "SETOLE", ":", "Other", "=", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "case", "ISD", "::", "SETONE", ":", "Other", "=", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "<BUGE>", "}", "return", "<NUM_LIT>", ";", "}" ]
LLVM	AArch64	CPP	next_suggestion	CPU	5,993	[ "}" ]	[ "int64_t", "NewOffset", ";", "unsigned", "UnscaledOp", ";", "bool", "UseUnscaledOp", ";", "int", "Status", "=", "isAArch64FrameOffsetLegal", "(", "MI", ",", "Offset", ",", "&", "UseUnscaledOp", ",", "&", "UnscaledOp", ",", "&", "NewOffset", ")", ";", "if", "(", "Status", "&", "AArch64FrameOffsetCanUpdate", ")", "{", "if", "(", "Status", "&", "AArch64FrameOffsetIsLegal", ")", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "if", "(", "UseUnscaledOp", ")", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "UnscaledOp", ")", ")", ";", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "ChangeToImmediate", "(", "NewOffset", ")", ";", "return", "!", "Offset", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	5,994	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_psubtnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_05c070ec", ",", "TypeALU32_3op", ">", ",", "Enc_9b0bc1", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	ARM64	TD	stmt_completion	CPU	5,995	[ "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";", "let", "PostEncoderMethod", "=" ]
LLVM	AArch64	TD	next_suggestion	CPU	5,996	[ "}" ]	[ "def", "KryoWrite_10cyc_XA_Y_noRSV_121ln", ":", "SchedWriteRes", "<", "[", "KryoUnitXA", ",", "KryoUnitY", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
LLVM	BPF	CPP	next_suggestion	Virtual ISA	5,997	[ "}" ]	[ "void", "BPFSubtarget", "::", "initializeEnvironment", "(", ")", "{", "HasJmpExt", "=", "false", ";", "HasJmp32", "=", "false", ";", "HasAlu32", "=", "false", ";", "UseDwarfRIS", "=", "false", ";" ]
LLVM	R600	CPP	code_generation	GPU	5,998	[ "bool", "SIInstrInfo", "::", "verifyInstruction", "(", "const", "MachineInstr", "", "MI", ",", "StringRef", "&", "ErrInfo", ")", "const", "{", "uint16_t", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "Src0Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src0", ")", ";", "int", "Src1Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src1", ")", ";", "int", "Src2Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src2", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "get", "(", "Opcode", ")", ";", "if", "(", "!", "Desc", ".", "isVariadic", "(", ")", "&&", "Desc", ".", "getNumOperands", "(", ")", "!=", "MI", "->", "getNumExplicitOperands", "(", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", "Instruction has wrong number of operands.", "<STR_LIT>", ";", "return", "false", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Desc", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "switch", "(", "Desc", ".", "OpInfo", "[", "i", "]", ".", "OperandType", ")", "{", "case", "MCOI", "::", "OPERAND_REGISTER", ":", "{", "int", "RegClass", "=", "Desc", ".", "OpInfo", "[", "i", "]", ".", "RegClass", ";", "if", "(", "!", "RI", ".", "regClassCanUseImmediate", "(", "RegClass", ")", "&&", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "isImm", "(", ")", "\|\|", "MI", "->", "getOperand", "(", "i", ")", ".", "isFPImm", "(", ")", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", "Expected register, but got immediate", "<STR_LIT>", ";", "return", "false", ";", "}", "}", "break", ";", "case", "MCOI", "::", "OPERAND_IMMEDIATE", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isImm", "(", ")", "&&", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFPImm", "(", ")", "&&", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", "Expected immediate, but got non-immediate", "<STR_LIT>", ";", "return", "false", ";", "}", "default", ":", "continue", ";", "}", "if", "(", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", ")", "continue", ";", "int", "RegClass", "=", "Desc", ".", "OpInfo", "[", "i", "]", ".", "RegClass", ";", "if", "(", "RegClass", "!=", "-", "<NUM_LIT>", ")", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";", "const", "TargetRegisterClass", "", "RC", "=", "RI", ".", "getRegClass", "(", "RegClass", ")", ";", "if", "(", "!", "RC", "->", "contains", "(", "Reg", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", "Operand has incorrect register class.", "<STR_LIT>", ";", "return", "false", ";", "}", "}", "}", "if", "(", "isVOP1", "(", "Opcode", ")", "\|\|", "isVOP2", "(", "Opcode", ")", "\|\|", "isVOP3", "(", "Opcode", ")", "\|\|", "isVOPC", "(", "Opcode", ")", ")", "{", "unsigned", "ConstantBusCount", "=", "<NUM_LIT>", ";", "unsigned", "SGPRUsed", "=", "AMDGPU", "::", "NoRegister", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isUse", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "!", "MO", ".", "isImplicit", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "AMDGPU", "::", "EXEC", ")", "++", "ConstantBusCount", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "AMDGPU", "::", "M0", "\|\|", "MO", ".", "getReg", "(", ")", "==", "AMDGPU", "::", "VCC", "\|\|", "(", "!", "MO", ".", "isImplicit", "(", ")", "&&", "(", "AMDGPU", "::", "SGPR_32RegClass", ".", "contains", "(", "MO", ".", "getReg", "(", ")", ")", "\|\|", "AMDGPU", "::", "SGPR_64RegClass", ".", "contains", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", ")", "{", "if", "(", "SGPRUsed", "!=", "MO", ".", "getReg", "(", ")", ")", "{", "++", "ConstantBusCount", ";", "SGPRUsed", "=", "MO", ".", "getReg", "(", ")", ";", "}", "}", "}", "if", "(", "isLiteralConstant", "(", "MO", ")", ")", "++", "ConstantBusCount", ";", "}", "if", "(", "ConstantBusCount", ">", "<NUM_LIT>", ")", "{", "ErrInfo", "=", "<STR_LIT>", "VOP* instruction uses the constant bus more than once", "<STR_LIT>", ";", "return", "false", ";", "}", "}", "if", "(", "Src1Idx", "!=", "-", "<NUM_LIT>", "&&", "(", "isVOP2", "(", "Opcode", ")", "\|\|", "isVOPC", "(", "Opcode", ")", ")", ")", "{", "const", "MachineOperand", "&", "Src1", "=", "MI", "->", "getOperand", "(", "Src1Idx", ")", ";", "if", "(", "Src1", ".", "isImm", "(", ")", "\|\|", "Src1", ".", "isFPImm", "(", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", "VOP[2C] src1 cannot be an immediate.", "<STR_LIT>", ";", "return", "false", ";", "}", "}", "if", "(", "isVOP3", "(", "Opcode", ")", ")", "{", "if", "(", "Src0Idx", "!=", "-", "<NUM_LIT>", "&&", "isLiteralConstant", "(", "MI", "->", "getOperand", "(", "Src0Idx", ")", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", "VOP3 src0 cannot be a literal constant.", "<STR_LIT>", ";", "return", "false", ";", "}", "if", "(", "Src1Idx", "!=", "-", "<NUM_LIT>", "&&", "isLiteralConstant", "(", "MI", "->", "getOperand", "(", "Src1Idx", ")", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", "VOP3 src1 cannot be a literal constant.", "<STR_LIT>", ";", "return", "false", ";", "}", "if", "(", "Src2Idx", "!=", "-", "<NUM_LIT>", "&&", "isLiteralConstant", "(", "MI", "->", "getOperand", "(", "Src2Idx", ")", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", "VOP3 src2 cannot be a literal constant.", "<STR_LIT>", ";", "return", "false", ";", "}", "}", "if", "(", "Desc", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_DIV_SCALE_F32", "\|\|", "Desc", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_DIV_SCALE_F64", ")", "{", "MI", "->", "dump", "(", ")", ";", "const", "MachineOperand", "&", "Src0", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "Src1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "Src2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "Src1", ".", "isReg", "(", ")", "&&", "Src2", ".", "isReg", "(", ")", ")", "{", "if", "(", "!", "compareMachineOp", "(", "Src0", ",", "Src1", ")", "&&", "!", "compareMachineOp", "(", "Src0", ",", "Src2", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", "v_div_scale_{f32\|f64} require src0 = src1 or src2", "<STR_LIT>", ";", "return", "false", ";", "}", "}", "}", "return", "true", ";", "}" ]	[ "Perform", "target-specific", "instruction", "verification", "." ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	5,999	[ "int", "OpIdx", ")", "const", "{" ]	[ "void", "AMDGPUInstructionSelector", "::", "renderTruncTImm1", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "MachineInstr", "&", "MI", "," ]

LLVM

CellSPU

TD

program_repair

MPU

5,900

[ "<FIXS>", "#", "ifndef", "NDEBUG", "<FIXE>" ]

[ "}", "}", "<BUGS>", "#", "ifdef", "NDEBUG", "<BUGE>", "if", "(", "Result", ".", "getNode", "(", ")", ")", "{", "DEBUG", "(", "cerr", "<STR_LIT>", ")", ";", "DEBUG", "(", "N", "-", ">", "dump", "(", "&", "DAG", ")", ")", ";" ]

GCC

i386

CPP

next_suggestion

CPU

5,901

[ "}" ]

[ "static", "alias_set_type", "set", "=", "-", "<NUM_LIT>", ";", "if", "(", "set", "==", "-", "<NUM_LIT>", ")", "set", "=", "new", "_", "alias_set", "(", ")", ";", "return", "set", ";" ]

GCC

arm

CPP

stmt_completion

CPU

5,902

[ "type", ")", ";" ]

[ "if", "(", "!", "TARGET_AAPCS_BASED", ")", "return", "default_function_arg_padding", "(", "mode", "," ]

GCC

i386

MD

stmt_completion

CPU

5,903

[ ")", "(", "V8BF", "<STR_LIT>", ")" ]

[ "(", "define_mode_attr", "avx512fmaskmode", "[", "(", "V64QI", "<STR_LIT>", ")", "(", "V32QI", "<STR_LIT>", ")", "(", "V16QI", "<STR_LIT>", ")", "(", "V32HI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V4HI", "<STR_LIT>", ")", "(", "V16SI", "<STR_LIT>", ")", "(", "V8SI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V8DI", "<STR_LIT>", ")", "(", "V4DI", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")", "(", "V32HF", "<STR_LIT>", ")", "(", "V16HF", "<STR_LIT>", ")", "(", "V8HF", "<STR_LIT>", ")", "(", "V32BF", "<STR_LIT>", ")", "(", "V16BF", "<STR_LIT>" ]

GCC

alpha

CPP

program_repair

MPU

5,904

[ "<FIXS>", "tmp", "=", "gen_rtx_ASHIFT", "(", "DImode", ",", "copy_rtx", "(", "subtarget", ")", ",", "GEN_INT", "(", "exact_log2", "(", "diff", ")", ")", ")", ";", "<FIXE>" ]

[ "add_op", "=", "GEN_INT", "(", "f", ")", ";", "if", "(", "sext_add_operand", "(", "add_op", ",", "mode", ")", ")", "{", "<BUGS>", "tmp", "=", "gen_rtx_MULT", "(", "DImode", ",", "copy_rtx", "(", "subtarget", ")", ",", "GEN_INT", "(", "diff", ")", ")", ";", "<BUGE>", "tmp", "=", "gen_rtx_PLUS", "(", "DImode", ",", "tmp", ",", "add_op", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "target", ",", "tmp", ")", ")", ";", "}" ]

LLVM

X86

CPP

program_repair

CPU

5,905

[ "<FIXS>", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "ISD", "::", "CondCode", "CC", "=", "ISD", "::", "SETCC_INVALID", ";", "<FIXE>" ]

[ "case", "Intrinsic", "::", "x86_sse2_ucomigt_sd", ":", "case", "Intrinsic", "::", "x86_sse2_ucomige_sd", ":", "case", "Intrinsic", "::", "x86_sse2_ucomineq_sd", ":", "{", "<BUGS>", "unsigned", "Opc", ";", "ISD", "::", "CondCode", "CC", ";", "<BUGE>", "switch", "(", "IntNo", ")", "{", "default", ":", "break", ";", "case", "Intrinsic", "::", "x86_sse_comieq_ss", ":" ]

LLVM

AArch64

CPP

next_suggestion

CPU

5,906

[ "if", "(", "Res", ".", "getNode", "(", ")", ")", "return", "Res", ";" ]

[ "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Res", "=", "tryCombineToEXTR", "(", "N", ",", "DCI", ")", ";", "if", "(", "Res", ".", "getNode", "(", ")", ")", "return", "Res", ";", "Res", "=", "tryCombineToBSL", "(", "N", ",", "DCI", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

5,907

[ "StubAM", ")", ";" ]

[ "AM", ".", "Base", ".", "Reg", "=", "X86", "::", "RIP", ";", "}", "AM", ".", "GVOpFlags", "=", "GVFlags", ";", "return", "true", ";", "}", "DenseMap", "<", "const", "Value", "*", ",", "unsigned", ">", "::", "iterator", "I", "=", "LocalValueMap", ".", "find", "(", "V", ")", ";", "unsigned", "LoadReg", ";", "if", "(", "I", "!=", "LocalValueMap", ".", "end", "(", ")", "&&", "I", "->", "second", "!=", "<NUM_LIT>", ")", "{", "LoadReg", "=", "I", "->", "second", ";", "}", "else", "{", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "const", "TargetRegisterClass", "*", "RC", "=", "nullptr", ";", "X86AddressMode", "StubAM", ";", "StubAM", ".", "Base", ".", "Reg", "=", "AM", ".", "Base", ".", "Reg", ";", "StubAM", ".", "GV", "=", "GV", ";", "StubAM", ".", "GVOpFlags", "=", "GVFlags", ";", "SavePoint", "SaveInsertPt", "=", "enterLocalValueArea", "(", ")", ";", "if", "(", "TLI", ".", "getPointerTy", "(", "DL", ")", "==", "MVT", "::", "i64", ")", "{", "Opc", "=", "X86", "::", "MOV64rm", ";", "RC", "=", "&", "X86", "::", "GR64RegClass", ";", "if", "(", "Subtarget", "->", "isPICStyleRIPRel", "(", ")", ")", "StubAM", ".", "Base", ".", "Reg", "=", "X86", "::", "RIP", ";", "}", "else", "{", "Opc", "=", "X86", "::", "MOV32rm", ";", "RC", "=", "&", "X86", "::", "GR32RegClass", ";", "}", "LoadReg", "=", "createResultReg", "(", "RC", ")", ";", "MachineInstrBuilder", "LoadMI", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")", ",", "LoadReg", ")", ";", "addFullAddress", "(", "LoadMI", "," ]

GCC

i386

MD

next_suggestion

CPU

5,908

[ "(", "not", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

rs6000

MD

next_suggestion

CPU

5,909

[ "rtx", "tmp", "=", "(", "(", "can_create_pseudo_p", "(", ")", ")" ]

[ "int", "value", "=", "<NUM_LIT>", "int", "num_insns", "=", "-", "<NUM_LIT>", "rtx", "op0", "=", "operands", "[", "<NUM_LIT>", "]", "rtx", "op1", "=", "operands", "[", "<NUM_LIT>", "]" ]

GCC

i386

MD

stmt_completion

CPU

5,910

[ "<STR_LIT>", ")", "]", ")" ]

[ "(", "rotatert", ":", "VI_128", "(", "match_operand", ":", "VI_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "GET_MODE_BITSIZE", "(", "<", "ssescalarmode", ">", "mode", ")", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "return", "\\\"vprot<ssemodesuffix>\\t{%3, %1, %0|%0, %1, %3}\\\" mysplitooo } mysplitooo [(set_attr ", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

5,911

[ "}" ]

[ "let", "isAsCheapAsAMove", "=", "<NUM_LIT>", ";", "let", "isMoveImm", "=", "<NUM_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

CPP

code_generation

CPU

5,912

[ "bool", "AArch64InstrInfo", "::", "optimizeCompareInstr", "(", "MachineInstr", "*", "CmpInstr", ",", "unsigned", "SrcReg", ",", "unsigned", "SrcReg2", ",", "int", "CmpMask", ",", "int", "CmpValue", ",", "const", "MachineRegisterInfo", "*", "MRI", ")", "const", "{", "assert", "(", "CmpInstr", ")", ";", "assert", "(", "CmpInstr", "->", "getParent", "(", ")", ")", ";", "assert", "(", "MRI", ")", ";", "int", "DeadNZCVIdx", "=", "CmpInstr", "->", "findRegisterDefOperandIdx", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "true", ")", ";", "if", "(", "DeadNZCVIdx", "!=", "-", "<NUM_LIT>", ")", "{", "if", "(", "CmpInstr", "->", "definesRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "||", "CmpInstr", "->", "definesRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "{", "CmpInstr", "->", "eraseFromParent", "(", ")", ";", "return", "true", ";", "}", "unsigned", "Opc", "=", "CmpInstr", "->", "getOpcode", "(", ")", ";", "unsigned", "NewOpc", "=", "convertFlagSettingOpcode", "(", "CmpInstr", ")", ";", "if", "(", "NewOpc", "==", "Opc", ")", "return", "false", ";", "const", "MCInstrDesc", "&", "MCID", "=", "get", "(", "NewOpc", ")", ";", "CmpInstr", "->", "setDesc", "(", "MCID", ")", ";", "CmpInstr", "->", "RemoveOperand", "(", "DeadNZCVIdx", ")", ";", "bool", "succeeded", "=", "UpdateOperandRegClass", "(", "CmpInstr", ")", ";", "(", "void", ")", "succeeded", ";", "assert", "(", "succeeded", "&&", "<STR_LIT>", "Some operands reg class are incompatible!", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "assert", "(", "(", "CmpValue", "==", "<NUM_LIT>", "||", "CmpValue", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "CmpValue must be 0 or 1!", "<STR_LIT>", ")", ";", "if", "(", "CmpValue", "!=", "<NUM_LIT>", "||", "SrcReg2", "!=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "!", "MRI", "->", "use_nodbg_empty", "(", "CmpInstr", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "return", "substituteCmpToZero", "(", "CmpInstr", ",", "SrcReg", ",", "MRI", ")", ";", "}" ]

[ "optimizeCompareInstr", "-", "Check", "if", "there", "exists", "an", "earlier", "instruction", "that", "operates", "on", "the", "same", "source", "operands", "and", "sets", "flags", "in", "the", "same", "way", "as", "Compare", ";", "remove", "Compare", "if", "possible", "." ]

LLVM

X86

CPP

next_suggestion

CPU

5,913

[ "SDValue", "Op", "(", "N", ",", "<NUM_LIT>", ")", ";" ]

[ "if", "(", "ISD", "::", "isBuildVectorAllZeros", "(", "N0", ".", "getNode", "(", ")", ")", ")", "return", "getZeroVector", "(", "VT", ".", "getSimpleVT", "(", ")", ",", "Subtarget", ",", "DAG", ",", "SDLoc", "(", "N", ")", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "(", "ShiftVal", "+", "<NUM_LIT>", ")", "==", "NumBitsPerElt", "&&", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", "N", ")", ",", "VT", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N1", ")", ";", "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "N0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "N1", "==", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "{", "SDValue", "N00", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "NumSignBits", "=", "DAG", ".", "ComputeNumSignBits", "(", "N00", ")", ";", "if", "(", "ShiftVal", ".", "ult", "(", "NumSignBits", ")", ")", "return", "N00", ";", "}", "if", "(", "LogicalShift", "&&", "(", "ShiftVal", ".", "getZExtValue", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{" ]

LLVM

ARM64

TD

stmt_completion

CPU

5,914

[ "MovZSymbolG2AsmOperand", ";" ]

[ "let", "ParserMatchClass", "=" ]

GCC

ia64

MD

stmt_completion

CPU

5,915

[ ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>" ]

LLVM

ARM

CPP

stmt_completion

CPU

5,916

[ "<<", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]

[ "if", "(", "Rs", ")", "{", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown shift opc!", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "SBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "SBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "SBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "SBits", "=", "<NUM_LIT>", ";", "break", ";", "}", "}", "Binary", "|=", "SBits", "<<", "<NUM_LIT>", ";", "assert", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO2", ".", "getImm", "(", ")", ")", "==", "<NUM_LIT>", ")", ";", "return", "Binary", "|", "(", "getARMRegisterNumbering", "(", "Rs", ")" ]

LLVM

Hexagon

CPP

code_generation

DSP

5,917

[ "bool", "RegisterAliasInfo", "::", "alias", "(", "RegisterRef", "RA", ",", "RegisterRef", "RB", ")", "const", "{", "bool", "VirtA", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "RA", ".", "Reg", ")", ";", "bool", "VirtB", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "RB", ".", "Reg", ")", ";", "bool", "PhysA", "=", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "RA", ".", "Reg", ")", ";", "bool", "PhysB", "=", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "RB", ".", "Reg", ")", ";", "if", "(", "VirtA", "!=", "VirtB", ")", "return", "false", ";", "if", "(", "VirtA", ")", "{", "if", "(", "RA", ".", "Reg", "!=", "RB", ".", "Reg", ")", "return", "false", ";", "if", "(", "RA", ".", "Sub", "==", "<NUM_LIT>", "||", "RB", ".", "Sub", "==", "<NUM_LIT>", ")", "return", "true", ";", "unsigned", "SA", "=", "TRI", ".", "getSubRegIdxSize", "(", "RA", ".", "Sub", ")", ";", "unsigned", "OA", "=", "TRI", ".", "getSubRegIdxOffset", "(", "RA", ".", "Sub", ")", ";", "unsigned", "SB", "=", "TRI", ".", "getSubRegIdxSize", "(", "RB", ".", "Sub", ")", ";", "unsigned", "OB", "=", "TRI", ".", "getSubRegIdxOffset", "(", "RB", ".", "Sub", ")", ";", "if", "(", "OA", "<=", "OB", "&&", "OA", "+", "SA", ">", "OB", ")", "return", "true", ";", "if", "(", "OB", "<=", "OA", "&&", "OB", "+", "SB", ">", "OA", ")", "return", "true", ";", "return", "false", ";", "}", "assert", "(", "PhysA", "&&", "PhysB", ")", ";", "(", "void", ")", "PhysA", ",", "(", "void", ")", "PhysB", ";", "unsigned", "A", "=", "RA", ".", "Sub", "?", "TRI", ".", "getSubReg", "(", "RA", ".", "Reg", ",", "RA", ".", "Sub", ")", ":", "RA", ".", "Reg", ";", "unsigned", "B", "=", "RB", ".", "Sub", "?", "TRI", ".", "getSubReg", "(", "RB", ".", "Reg", ",", "RB", ".", "Sub", ")", ":", "RB", ".", "Reg", ";", "for", "(", "MCRegAliasIterator", "I", "(", "A", ",", "&", "TRI", ",", "true", ")", ";", "I", ".", "isValid", "(", ")", ";", "++", "I", ")", "if", "(", "B", "==", "*", "I", ")", "return", "true", ";", "return", "false", ";", "}" ]

[ "alias", "-", "If", "one", "of", "the", "pointers", "is", "to", "a", "global", "that", "we", "are", "tracking", ",", "and", "the", "other", "is", "some", "random", "pointer", ",", "we", "know", "there", "can", "not", "be", "an", "alias", ",", "because", "the", "address", "of", "the", "global", "is", "n't", "taken", "." ]

GCC

s390

MD

stmt_completion

MPU

5,918

[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "and", "(" ]

LLVM

MOS

CPP

next_suggestion

MPU

5,919

[ "}" ]

[ "static", "const", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">", "Flags", "[", "]", "=", "{", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "lo", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "hi", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "hi-jt", "<STR_LIT>", "}", "}", ";", "return", "Flags", ";" ]

GCC

c6x

MD

stmt_completion

VLIW

5,920

[ ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

X86

TD

program_repair

CPU

5,921

[ "<FIXS>", "PatFrag", "bcast_frag", ",", "SchedWrite", "Sched", ">", ":", "<FIXE>", "<FIXS>", "[", "(", "set", "RC", ":", "$", "dst", ",", "(", "VT", "(", "bcast_frag", "addr", ":", "$", "src", ")", ")", ")", "]", ">", ",", "<FIXE>" ]

[ "class", "avx_broadcast_rm", "bits", "<NUM_LIT>", ">", "opc", ",", "string", "OpcodeStr", ",", "RegisterClass", "RC", ",", "X86MemOperand", "x86memop", ",", "ValueType", "VT", ",", "<BUGS>", "PatFrag", "ld_frag", ",", "SchedWrite", "Sched", ">", ":", "<BUGE>", "AVX8I", "opc", ",", "MRMSrcMem", ",", "(", "outs", "RC", ":", "$", "dst", ")", ",", "(", "ins", "x86memop", ":", "$", "src", ")", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "<BUGS>", "[", "(", "set", "RC", ":", "$", "dst", ",", "(", "VT", "(", "X86VBroadcast", "(", "ld_frag", "addr", ":", "$", "src", ")", ")", ")", ")", "]", ">", ",", "<BUGE>", "Sched", "[", "Sched", "]", ">", ",", "VEX", ";" ]

LLVM

ARM64

TD

stmt_completion

CPU

5,922

[ "pat", ">", ",", "Sched", "<", "[", "WriteSTIdx", ",", "ReadAdrBase", "]", ">", ";" ]

[ "class", "Store64RO", "<", "bits", "<", "<NUM_LIT>", ">", "sz", ",", "bit", "V", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "regtype", ",", "string", "asm", ",", "list", "<", "dag", ">", "pat", ">", ":", "LoadStore64RO", "<", "sz", ",", "V", ",", "opc", ",", "regtype", ",", "asm", ",", "(", "outs", ")", ",", "(", "ins", "regtype", ":", "$", "Rt", ",", "ro_indexed64", ":", "$", "addr", ")", "," ]

GCC

arm

MD

stmt_completion

CPU

5,923

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_bypass", "<NUM_LIT>" ]

LLVM

R600

CPP

program_repair

GPU

5,924

[ "<FIXS>", "const", "TargetRegisterClass", "*", "RC", "=", "&", "AMDGPU", "::", "VGPR_32RegClass", ";", "for", "(", "TargetRegisterClass", "::", "iterator", "I", "=", "RC", "->", "begin", "(", ")", ",", "E", "=", "RC", "->", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "MRI", ".", "isPhysRegUsed", "(", "*", "I", ")", ")", "return", "*", "I", ";", "}", "return", "AMDGPU", "::", "NoRegister", ";", "}", "SIMachineFunctionInfo", "::", "SpilledReg", "SIMachineFunctionInfo", "::", "getSpilledReg", "(", "MachineFunction", "*", "MF", ",", "unsigned", "FrameIndex", ",", "unsigned", "SubIdx", ")", "{", "const", "MachineFrameInfo", "*", "FrameInfo", "=", "MF", "->", "getFrameInfo", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "int64_t", "Offset", "=", "FrameInfo", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "Offset", "+=", "SubIdx", "*", "<NUM_LIT>", ";", "unsigned", "LaneVGPRIdx", "=", "Offset", "/", "(", "<NUM_LIT>", "*", "<NUM_LIT>", ")", ";", "unsigned", "Lane", "=", "(", "Offset", "/", "<NUM_LIT>", ")", "%", "<NUM_LIT>", ";", "struct", "SpilledReg", "Spill", ";", "if", "(", "!", "LaneVGPRs", ".", "count", "(", "LaneVGPRIdx", ")", ")", "{", "unsigned", "LaneVGPR", "=", "findUnusedVGPR", "(", "MRI", ")", ";", "LaneVGPRs", "[", "LaneVGPRIdx", "]", "=", "LaneVGPR", ";", "MRI", ".", "setPhysRegUsed", "(", "LaneVGPR", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", "->", "begin", "(", ")", ",", "BE", "=", "MF", "->", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "BI", "->", "addLiveIn", "(", "LaneVGPR", ")", ";", "}", "}", "Spill", ".", "VGPR", "=", "LaneVGPRs", "[", "LaneVGPRIdx", "]", ";", "Spill", ".", "Lane", "=", "Lane", ";", "return", "Spill", ";", "<FIXE>" ]

[ "int", "Lane", ")", "{", "SpilledRegisters", "[", "FrameIndex", "]", "=", "SpilledReg", "(", "Reg", ",", "Lane", ")", ";", "}", "<BUGS>", "const", "SIMachineFunctionInfo", "::", "SpilledReg", "&", "SIMachineFunctionInfo", "::", "RegSpillTracker", "::", "getSpilledReg", "(", "unsigned", "FrameIndex", ")", "{", "return", "SpilledRegisters", "[", "FrameIndex", "]", ";", "<BUGE>", "}" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

5,925

[ "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "Naked", ")", ")", "FrameReg", "=", "isPPC64", "?", "PPC", "::", "X1", ":", "PPC", "::", "R1", ";" ]

[ "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setFrameAddressIsTaken", "(", "true", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ";", "bool", "isPPC64", "=", "PtrVT", "==", "MVT", "::", "i64", ";", "unsigned", "FrameReg", ";" ]

GCC

i386

CPP

next_suggestion

CPU

5,926

[ "}" ]

[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_storeu_epi64", "(", "void", "*", "_", "_", "P", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128i", "_", "_", "A", ")", "{", "_", "_", "builtin_ia32_storedqudi128_mask", "(", "(", "_", "_", "v2di", "*", ")", "_", "_", "P", ",", "(", "_", "_", "v2di", ")", "_", "_", "A", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

LLVM

X86

CPP

program_repair

CPU

5,927

[ "<FIXS>", "return", "DAG", ".", "getLoad", "(", "Op", ".", "getValueType", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "FIST", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ")", ";", "<FIXE>" ]

[ "if", "(", "StackSlot", ".", "getNode", "(", ")", ")", "<BUGS>", "return", "DAG", ".", "getLoad", "(", "Op", ".", "getValueType", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "FIST", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ")", ";", "<BUGE>", "return", "FIST", ";" ]

LLVM

Xtensa

CPP

stmt_completion

MPU

5,928

[ "T", ",", "createXtensaMCRegisterInfo", ")", ";" ]

[ "for", "(", "Target", "*", "T", ":", "{", "&", "getTheXtensaTarget", "(", ")", "}", ")", "{", "RegisterMCAsmInfo", "<", "XtensaMCAsmInfo", ">", "X", "(", "*", "T", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "createXtensaMCInstrInfo", ")", ";", "TargetRegistry", "::", "RegisterMCRegInfo", "(", "*" ]

LLVM

ARM64

TD

stmt_completion

CPU

5,929

[ ",", "GPR32", ",", "asm", ">", "{" ]

[ "def", "Wr", ":", "BaseCondSetFlagsReg", "<", "op" ]

LLVM

ARM64

TD

stmt_completion

CPU

5,930

[ ",", "ro_indexed128", ":", "$", "addr", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "store", "(", "v16i8", "FPR128", ":", "$", "Rn", ")", ",", "ro_indexed128", ":", "$", "addr", ")", ",", "(", "STRQro", "FPR128", ":", "$", "Rn" ]

GCC

aarch64

CPP

next_suggestion

CPU

5,931

[ "return", "false", ";" ]

[ "static", "bool", "aarch64_frame_pointer_required", "(", "void", ")", "{", "if", "(", "flag_omit_leaf_frame_pointer", "&&", "(", "!", "crtl", "->", "is_leaf", "||", "df_regs_ever_live_p", "(", "LR_REGNUM", ")", ")", ")", "return", "true", ";" ]

GCC

rs6000

CPP

program_repair

CPU

5,932

[ "<FIXS>", "if", "(", "TARGET_P8_VECTOR", "&&", "TARGET_DIRECT_MOVE_64BIT", ")", "<FIXE>" ]

[ "stmt", "=", "build1", "(", "COMPOUND_LITERAL_EXPR", ",", "arg1_type", ",", "stmt", ")", ";", "}", "<BUGS>", "if", "(", "TARGET_P8_VECTOR", ")", "<BUGE>", "{", "stmt", "=", "build_array_ref", "(", "loc", ",", "stmt", ",", "arg2", ")", ";", "stmt", "=", "fold_build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "arg0", ")", ",", "stmt", "," ]

LLVM

Hexagon

CPP

next_suggestion

DSP

5,933

[ "}", "else", "{" ]

[ "NeedsArgAlign", "|=", "ArgAlign", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "BCvt", ":", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "unsigned", "LocMemOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "SDValue", "MemAddr", "=", "DAG", ".", "getConstant", "(", "LocMemOffset", ",", "dl", ",", "StackPtr", ".", "getValueType", "(", ")", ")", ";", "MemAddr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i32", ",", "StackPtr", ",", "MemAddr", ")", ";", "if", "(", "ArgAlign", ")", "LargestAlignSeen", "=", "std", "::", "max", "(", "LargestAlignSeen", ",", "VA", ".", "getLocVT", "(", ")", ".", "getStoreSizeInBits", "(", ")", ">>", "<NUM_LIT>", ")", ";", "if", "(", "Flags", ".", "isByVal", "(", ")", ")", "{", "MemOpChains", ".", "push_back", "(", "CreateCopyOfByValArgument", "(", "Arg", ",", "MemAddr", ",", "Chain", ",", "Flags", ",", "DAG", ",", "dl", ")", ")", ";", "}", "else", "{", "MachinePointerInfo", "LocPI", "=", "MachinePointerInfo", "::", "getStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "LocMemOffset", ")", ";", "SDValue", "S", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "MemAddr", ",", "LocPI", ")", ";", "MemOpChains", ".", "push_back", "(", "S", ")", ";", "}", "continue", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "}", "if", "(", "NeedsArgAlign", "&&", "Subtarget", ".", "hasV60TOps", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Function needs byte stack align due to call args\\n", "<STR_LIT>", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFrameInfo", "(", ")", ";", "bool", "UseHVXDbl", "=", "Subtarget", ".", "useHVXDblOps", "(", ")", ";", "assert", "(", "Subtarget", ".", "useHVXOps", "(", ")", ")", ";", "const", "unsigned", "ObjAlign", "=", "UseHVXDbl", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "LargestAlignSeen", "=", "std", "::", "max", "(", "LargestAlignSeen", ",", "ObjAlign", ")", ";", "MFI", "->", "ensureMaxAlignment", "(", "LargestAlignSeen", ")", ";", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "MemOpChains", ")", ";", "if", "(", "!", "isTailCall", ")", "{", "SDValue", "C", "=", "DAG", ".", "getConstant", "(", "NumBytes", ",", "dl", ",", "PtrVT", ",", "true", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_START", "(", "Chain", ",", "C", ",", "dl", ")", ";", "}", "SDValue", "InFlag", ";", "if", "(", "!", "isTailCall", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}" ]

LLVM

Hexagon

TD

next_suggestion

DSP

5,934

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

5,935

[ "(", "<NUM_LIT>", ")", ";" ]

[ "}", "else", "continue", ";", "EVT", "VT", "=", "OrOpd1", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "assert", "(", "(", "VT", "==", "MVT", "::", "i32", "||", "VT", "==", "MVT", "::", "i64", ")", "&&", "<STR_LIT>", "unexpected OR operand", "<STR_LIT>", ")", ";", "APInt", "KnownZero", ",", "KnownOne", ";", "CurDAG", "->", "computeKnownBits", "(", "OrOpd1Val", ",", "KnownZero", ",", "KnownOne", ")", ";", "APInt", "BitsToBeInserted", "=", "APInt", "::", "getBitsSet", "(", "KnownZero", ".", "getBitWidth", "(", ")", ",", "DstLSB", ",", "DstLSB", "+", "Width", ")", ";", "if", "(", "(", "BitsToBeInserted", "&", "~", "KnownZero", ")", "!=", "<NUM_LIT>", ")", "continue", ";", "uint64_t", "Imm", ";", "if", "(", "isOpcWithIntImmediate", "(", "OrOpd1", ",", "ISD", "::", "AND", ",", "Imm", ")", "&&", "isBitfieldDstMask", "(", "Imm", ",", "BitsToBeInserted", ",", "NumberOfIgnoredHighBits", ",", "VT", ")", ")", "Dst", "=", "OrOpd1", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "else", "Dst", "=", "OrOpd1Val", ";", "SDLoc", "DL", "(", "N", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Dst", ",", "Src", ",", "CurDAG", "->", "getTargetConstant", "(", "ImmR", ",", "DL", ",", "VT", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "ImmS", ",", "DL", ",", "VT", ")", "}", ";", "unsigned", "Opc", "=", "(", "VT", "==", "MVT", "::", "i32", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "CurDAG", "->", "SelectNodeTo", "(", "N", ",", "Opc", ",", "VT", ",", "Ops", ")", ";", "return", "true", ";", "}", "uint64_t", "Mask0Imm", ",", "Mask1Imm", ";", "SDValue", "And0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "And1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "And0", ".", "hasOneUse", "(", ")", "&&", "And1", ".", "hasOneUse", "(", ")", "&&", "isOpcWithIntImmediate", "(", "And0", ".", "getNode", "(", ")", ",", "ISD", "::", "AND", ",", "Mask0Imm", ")", "&&", "isOpcWithIntImmediate", "(", "And1", ".", "getNode", "(", ")", ",", "ISD", "::", "AND", ",", "Mask1Imm", ")", "&&", "APInt", "(", "BitWidth", ",", "Mask0Imm", ")", "==", "~", "APInt", "(", "BitWidth", ",", "Mask1Imm", ")", "&&", "(", "isShiftedMask", "(", "Mask0Imm", ",", "VT", ")", "||", "isShiftedMask", "(", "Mask1Imm", ",", "VT", ")", ")", ")", "{", "if", "(", "isShiftedMask", "(", "Mask0Imm", ",", "VT", ")", ")", "{", "std", "::", "swap", "(", "And0", ",", "And1", ")", ";", "std", "::", "swap", "(", "Mask0Imm", ",", "Mask1Imm", ")", ";", "}", "SDValue", "Src", "=", "And1", "->", "getOperand" ]

GCC

aarch64

MD

next_suggestion

CPU

5,936

[ "<STR_LIT>" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "clobber", "(", "const_int", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

5,937

[ "LHS", ",", "RHS", ",", "Carry", ")", ";" ]

[ "unsigned", "BaseOp", "=", "<NUM_LIT>", ";", "unsigned", "CCValid", "=", "<NUM_LIT>", ";", "unsigned", "CCMask", "=", "<NUM_LIT>", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown instruction!", "<STR_LIT>", ")", ";", "case", "ISD", "::", "UADDO_CARRY", ":", "if", "(", "!", "isAddCarryChain", "(", "Carry", ")", ")", "return", "SDValue", "(", ")", ";", "BaseOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "CCValid", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "CCMask", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "USUBO_CARRY", ":", "if", "(", "!", "isSubBorrowChain", "(", "Carry", ")", ")", "return", "SDValue", "(", ")", ";", "BaseOp", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "CCValid", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "CCMask", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "Carry", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "i32", ",", "Carry", ",", "DAG", ".", "getConstant", "(", "CCValid", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "DAG", ".", "getConstant", "(", "CCMask", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "VT", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "BaseOp", ",", "DL", ",", "VTs", "," ]

LLVM

TPC

CPP

next_suggestion

Virtual ISA

5,938

[ "}" ]

[ "FunctionPass", "*", "llvm", "::", "createTPCTransformIntrinPass", "(", ")", "{", "return", "new", "TPCTransformIntrin", "(", ")", ";" ]

GCC

arm

CPP

next_suggestion

CPU

5,939

[ "}" ]

[ "if", "(", "aapcs_select_return_coproc", "(", "type", ",", "fntype", ")", ">=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", ")", "return", "(", "size", "<", "<NUM_LIT>", "||", "size", ">", "(", "<NUM_LIT>", "*", "UNITS_PER_WORD", ")", ")", ";", "return", "true", ";", "}", "if", "(", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", ")", "return", "(", "size", "<", "<NUM_LIT>", "||", "size", ">", "(", "<NUM_LIT>", "*", "UNITS_PER_WORD", ")", ")", ";", "if", "(", "!", "AGGREGATE_TYPE_P", "(", "type", ")", "&&", "(", "TREE_CODE", "(", "type", ")", "!=", "VECTOR_TYPE", ")", ")", "return", "false", ";", "if", "(", "arm_abi", "!=", "ARM_ABI_APCS", ")", "{", "return", "(", "size", "<", "<NUM_LIT>", "||", "size", ">", "UNITS_PER_WORD", ")", ";", "}", "if", "(", "size", "<", "<NUM_LIT>", "||", "size", ">", "UNITS_PER_WORD", ")", "return", "true", ";", "if", "(", "TREE_CODE", "(", "type", ")", "==", "RECORD_TYPE", ")", "{", "tree", "field", ";", "for", "(", "field", "=", "TYPE_FIELDS", "(", "type", ")", ";", "field", "&&", "TREE_CODE", "(", "field", ")", "!=", "FIELD_DECL", ";", "field", "=", "DECL_CHAIN", "(", "field", ")", ")", "continue", ";", "if", "(", "field", "==", "NULL", ")", "return", "false", ";", "if", "(", "FLOAT_TYPE_P", "(", "TREE_TYPE", "(", "field", ")", ")", ")", "return", "true", ";", "if", "(", "arm_return_in_memory", "(", "TREE_TYPE", "(", "field", ")", ",", "NULL_TREE", ")", ")", "return", "true", ";", "for", "(", "field", "=", "DECL_CHAIN", "(", "field", ")", ";", "field", ";", "field", "=", "DECL_CHAIN", "(", "field", ")", ")", "{", "if", "(", "TREE_CODE", "(", "field", ")", "!=", "FIELD_DECL", ")", "continue", ";", "if", "(", "!", "DECL_BIT_FIELD_TYPE", "(", "field", ")", ")", "return", "true", ";", "}", "return", "false", ";", "}", "if", "(", "TREE_CODE", "(", "type", ")", "==", "UNION_TYPE", ")", "{", "tree", "field", ";", "for", "(", "field", "=", "TYPE_FIELDS", "(", "type", ")", ";", "field", ";", "field", "=", "DECL_CHAIN", "(", "field", ")", ")", "{", "if", "(", "TREE_CODE", "(", "field", ")", "!=", "FIELD_DECL", ")", "continue", ";", "if", "(", "FLOAT_TYPE_P", "(", "TREE_TYPE", "(", "field", ")", ")", ")", "return", "true", ";", "if", "(", "arm_return_in_memory", "(", "TREE_TYPE", "(", "field", ")", ",", "NULL_TREE", ")", ")", "return", "true", ";", "}", "return", "false", ";" ]

LLVM

SystemZ

TD

next_suggestion

CPU

5,940

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

mips

MD

stmt_completion

CPU

5,941

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]

GCC

arm

CPP

stmt_completion

CPU

5,942

[ "_", "_", "c", ")", ";" ]

[ "vbslq_u64", "(", "uint64x2_t", "_", "_", "a", ",", "uint64x2_t", "_", "_", "b", ",", "uint64x2_t", "_", "_", "c", ")", "{", "return", "(", "uint64x2_t", ")", "_", "_", "builtin_neon_vbslv2di", "(", "(", "int64x2_t", ")", "_", "_", "a", ",", "(", "int64x2_t", ")", "_", "_", "b", ",", "(", "int64x2_t", ")" ]

LLVM

AArch64

TD

stmt_completion

CPU

5,943

[ "(", "i32", "<NUM_LIT>", ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v4i32", "(", "zext", "(", "v4i16", "(", "extract_subvector", "V128", ":", "$", "Rn", ",", "(", "i64", "<NUM_LIT>", ")", ")", ")", ")", ")", ",", "(", "USHLLv8i16_shift", "V128", ":", "$", "Rn", "," ]

GCC

i386

MD

stmt_completion

CPU

5,944

[ "<NUM_LIT>", ")" ]

[ "(", "and", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_operand", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "any_or", ":", "SWI48", "(", "ashift", ":", "SWI48", "(", "const_int" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

5,945

[ "let", "SrcExtra", "=", "value", ";" ]

[ "let", "Pattern", "=", "pattern", ";", "let", "Itinerary", "=", "IIC_StoreScalLocal", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "addr", ";", "bits", "<", "<NUM_LIT>", ">", "value", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "SrcA", "=", "addr", ";", "let", "SrcB", "=", "sw", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

5,946

[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "In", ",", "In", ")", ";" ]

[ "assert", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i1", "&&", "<STR_LIT>", "Unexpected vector type.", "<STR_LIT>", ")", ";", "unsigned", "ShiftInx", "=", "InVT", ".", "getScalarSizeInBits", "(", ")", "-", "<NUM_LIT>", ";", "if", "(", "InVT", ".", "getScalarSizeInBits", "(", ")", "<=", "<NUM_LIT>", ")", "{", "if", "(", "Subtarget", ".", "hasBWI", "(", ")", ")", "{", "if", "(", "DAG", ".", "ComputeNumSignBits", "(", "In", ")", "<", "InVT", ".", "getScalarSizeInBits", "(", ")", ")", "{", "MVT", "ExtVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i16", ",", "InVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "In", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "ExtVT", ",", "DAG", ".", "getBitcast", "(", "ExtVT", ",", "In", ")", ",", "DAG", ".", "getConstant", "(", "ShiftInx", ",", "DL", ",", "ExtVT", ")", ")", ";", "In", "=", "DAG", ".", "getBitcast", "(", "InVT", ",", "In", ")", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "In", ")", ";", "}", "assert", "(", "(", "InVT", ".", "is256BitVector", "(", ")", "||", "InVT", ".", "is128BitVector", "(", ")", ")", "&&", "<STR_LIT>", "Unexpected vector type.", "<STR_LIT>", ")", ";", "unsigned", "NumElts", "=", "InVT", ".", "getVectorNumElements", "(", ")", ";", "MVT", "EltVT", "=", "Subtarget", ".", "hasVLX", "(", ")", "?", "MVT", "::", "i32", ":", "MVT", "::", "getIntegerVT", "(", "<NUM_LIT>", "/", "NumElts", ")", ";", "MVT", "ExtVT", "=", "MVT", "::", "getVectorVT", "(", "EltVT", ",", "NumElts", ")", ";", "In", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "DL", ",", "ExtVT", ",", "In", ")", ";", "InVT", "=", "ExtVT", ";", "ShiftInx", "=", "InVT", ".", "getScalarSizeInBits", "(", ")", "-", "<NUM_LIT>", ";", "}", "if", "(", "DAG", ".", "ComputeNumSignBits", "(", "In", ")", "<", "InVT", ".", "getScalarSizeInBits", "(", ")", ")", "{", "In", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "InVT", ",", "In", ",", "DAG", ".", "getConstant", "(", "ShiftInx", ",", "DL", ",", "InVT", ")", ")", ";", "}" ]

LLVM

AGC

CPP

next_suggestion

MPU

5,947

[ "}" ]

[ "if", "(", "Idx", "<", "Input", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", "Could not convert string to integer", "<STR_LIT>", ")", ";", "return", "Result", ";" ]

LLVM

Sparc

CPP

program_repair

CPU

5,948

[ "<FIXS>", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "SrcEvenReg", "=", "getSubReg", "(", "SrcReg", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Register", "SrcOddReg", "=", "getSubReg", "(", "SrcReg", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "<FIXE>" ]

[ "if", "(", "!", "Subtarget", ".", "isV9", "(", ")", "||", "!", "Subtarget", ".", "hasHardQuad", "(", ")", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "<BUGS>", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "SrcEvenReg", "=", "getSubReg", "(", "SrcReg", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "unsigned", "SrcOddReg", "=", "getSubReg", "(", "SrcReg", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "<BUGE>", "MachineInstr", "*", "StMI", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "FrameReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcEvenReg", ")", ";" ]

LLVM

X86

TD

stmt_completion

CPU

5,949

[ ",", "<NUM_LIT>", "]", ";" ]

[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>" ]

LLVM

Sparc

CPP

code_generation

CPU

5,950

[ "SparcTargetLowering", "::", "ConstraintType", "SparcTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "break", ";", "case", "'", "r", "'", ":", "case", "'", "f", "'", ":", "case", "'", "e", "'", ":", "return", "C_RegisterClass", ";", "case", "'", "I", "'", ":", "return", "C_Other", ";", "}", "}", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";", "}" ]

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

LLVM

AArch64

CPP

program_repair

CPU

5,951

[ "<FIXS>", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<FIXE>" ]

[ "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", "," ]

LLVM

Hexagon

TD

next_suggestion

DSP

5,952

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

5,953

[ "getPointerTy", "(", ")", ")", ";" ]

[ "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "RegVT", "==", "MVT", "::", "i32", ")", "RC", "=", "&", "Mips", "::", "CPURegsRegClass", ";", "else", "if", "(", "RegVT", "==", "MVT", "::", "i64", ")", "RC", "=", "&", "Mips", "::", "CPU64RegsRegClass", ";", "else", "if", "(", "RegVT", "==", "MVT", "::", "f32", ")", "RC", "=", "&", "Mips", "::", "FGR32RegClass", ";", "else", "if", "(", "RegVT", "==", "MVT", "::", "f64", ")", "RC", "=", "HasMips64", "?", "&", "Mips", "::", "FGR64RegClass", ":", "&", "Mips", "::", "AFGR64RegClass", ";", "else", "llvm_unreachable", "(", "<STR_LIT>", "RegVT not supported by FormalArguments Lowering", "<STR_LIT>", ")", ";", "unsigned", "Reg", "=", "AddLiveIn", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgReg", ",", "RC", ")", ";", "SDValue", "ArgValue", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg", ",", "RegVT", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "{", "unsigned", "Opcode", "=", "<NUM_LIT>", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "Opcode", "=", "ISD", "::", "AssertSext", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "Opcode", "=", "ISD", "::", "AssertZext", ";", "if", "(", "Opcode", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "dl", ",", "RegVT", ",", "ArgValue", ",", "DAG", ".", "getValueType", "(", "ValVT", ")", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "ValVT", ",", "ArgValue", ")", ";", "}", "if", "(", "(", "RegVT", "==", "MVT", "::", "i32", "&&", "ValVT", "==", "MVT", "::", "f32", ")", "||", "(", "RegVT", "==", "MVT", "::", "i64", "&&", "ValVT", "==", "MVT", "::", "f64", ")", ")", "ArgValue", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "ValVT", ",", "ArgValue", ")", ";", "else", "if", "(", "IsO32", "&&", "RegVT", "==", "MVT", "::", "i32", "&&", "ValVT", "==", "MVT", "::", "f64", ")", "{", "unsigned", "Reg2", "=", "AddLiveIn", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "getNextIntArgReg", "(", "ArgReg", ")", ",", "RC", ")", ";", "SDValue", "ArgValue2", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "Reg2", ",", "RegVT", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "ArgValue", ",", "ArgValue2", ")", ";", "ArgValue", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "f64", ",", "ArgValue", ",", "ArgValue2", ")", ";", "}", "InVals", ".", "push_back", "(", "ArgValue", ")", ";", "}", "else", "{", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "LastFI", "=", "MFI", "->", "CreateFixedObject", "(", "ValVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "VA", ".", "getLocMemOffset", "(", ")", ",", "true", ")", ";", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "LastFI", "," ]

LLVM

PowerPC

CPP

code_generation

CPU

5,954

[ "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", "||", "!", "RunPreEmitPeephole", ")", "{", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "InstrsToErase", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "PPC", "::", "UNENCODED_NOP", ")", "InstrsToErase", ".", "push_back", "(", "&", "MI", ")", ";", "for", "(", "MachineInstr", "*", "MI", ":", "InstrsToErase", ")", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "false", ";", "}", "bool", "Changed", "=", "false", ";", "const", "PPCInstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "InstrsToErase", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "{", "Changed", "|=", "removeRedundantLIs", "(", "MBB", ",", "TRI", ")", ";", "Changed", "|=", "addLinkerOpt", "(", "MBB", ",", "TRI", ")", ";", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opc", "==", "PPC", "::", "UNENCODED_NOP", ")", "{", "InstrsToErase", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "if", "(", "PPCInstrInfo", "::", "isSameClassPhysRegCopy", "(", "Opc", ")", ")", "{", "const", "MCInstrDesc", "&", "MCID", "=", "TII", "->", "get", "(", "Opc", ")", ";", "if", "(", "MCID", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "NumberOfSelfCopies", "++", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Deleting self-copy instruction: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", ".", "dump", "(", ")", ")", ";", "InstrsToErase", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "else", "if", "(", "MCID", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "NumberOfSelfCopies", "++", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Deleting self-copy instruction: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", ".", "dump", "(", ")", ")", ";", "InstrsToErase", ".", "push_back", "(", "&", "MI", ")", ";", "continue", ";", "}", "}", "MachineInstr", "*", "DefMIToErase", "=", "nullptr", ";", "if", "(", "TII", "->", "convertToImmediateForm", "(", "MI", ",", "&", "DefMIToErase", ")", ")", "{", "Changed", "=", "true", ";", "NumRRConvertedInPreEmit", "++", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Converted instruction to imm form: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", ".", "dump", "(", ")", ")", ";", "if", "(", "DefMIToErase", ")", "{", "InstrsToErase", ".", "push_back", "(", "DefMIToErase", ")", ";", "}", "}", "if", "(", "TII", "->", "foldFrameOffset", "(", "MI", ")", ")", "{", "Changed", "=", "true", ";", "NumFrameOffFoldInPreEmit", "++", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Frame offset folding by using index form: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", ".", "dump", "(", ")", ")", ";", "}", "}", "auto", "I", "=", "MBB", ".", "getFirstInstrTerminator", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "instr_end", "(", ")", ")", "continue", ";", "MachineInstr", "*", "Br", "=", "&", "*", "I", ";", "if", "(", "Br", "->", "getOpcode", "(", ")", "!=", "PPC", "::", "BC", "&&", "Br", "->", "getOpcode", "(", ")", "!=", "PPC", "::", "BCn", ")", "continue", ";", "MachineInstr", "*", "CRSetMI", "=", "nullptr", ";", "Register", "CRBit", "=", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "CRReg", "=", "getCRFromCRBit", "(", "CRBit", ")", ";", "bool", "SeenUse", "=", "false", ";", "MachineBasicBlock", "::", "reverse_iterator", "It", "=", "Br", ",", "Er", "=", "MBB", ".", "rend", "(", ")", ";", "for", "(", "It", "++", ";", "It", "!=", "Er", ";", "It", "++", ")", "{", "if", "(", "It", "->", "modifiesRegister", "(", "CRBit", ",", "TRI", ")", ")", "{", "if", "(", "(", "It", "->", "getOpcode", "(", ")", "==", "PPC", "::", "CRUNSET", "||", "It", "->", "getOpcode", "(", ")", "==", "PPC", "::", "CRSET", ")", "&&", "It", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "CRBit", ")", "CRSetMI", "=", "&", "*", "It", ";", "break", ";", "}", "if", "(", "It", "->", "readsRegister", "(", "CRBit", ",", "TRI", ")", ")", "SeenUse", "=", "true", ";", "}", "if", "(", "!", "CRSetMI", ")", "continue", ";", "unsigned", "CRSetOp", "=", "CRSetMI", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "Br", "->", "getOpcode", "(", ")", "==", "PPC", "::", "BCn", "&&", "CRSetOp", "==", "PPC", "::", "CRSET", ")", "||", "(", "Br", "->", "getOpcode", "(", ")", "==", "PPC", "::", "BC", "&&", "CRSetOp", "==", "PPC", "::", "CRUNSET", ")", ")", "{", "InstrsToErase", ".", "push_back", "(", "Br", ")", ";", "MBB", ".", "removeSuccessor", "(", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ";", "}", "else", "{", "MachineBasicBlock", "::", "iterator", "It", "=", "Br", ",", "Er", "=", "MBB", ".", "end", "(", ")", ";", "for", "(", ";", "It", "!=", "Er", ";", "It", "++", ")", "{", "if", "(", "It", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "assert", "(", "It", "->", "isTerminator", "(", ")", "&&", "<STR_LIT>", "Non-terminator after a terminator", "<STR_LIT>", ")", ";", "InstrsToErase", ".", "push_back", "(", "&", "*", "It", ")", ";", "}", "if", "(", "!", "MBB", ".", "isLayoutSuccessor", "(", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", ")", "{", "ArrayRef", "<", "MachineOperand", ">", "NoCond", ";", "TII", "->", "insertBranch", "(", "MBB", ",", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ",", "nullptr", ",", "NoCond", ",", "Br", "->", "getDebugLoc", "(", ")", ")", ";", "}", "for", "(", "auto", "&", "Succ", ":", "MBB", ".", "successors", "(", ")", ")", "if", "(", "Succ", "!=", "Br", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", "{", "MBB", ".", "removeSuccessor", "(", "Succ", ")", ";", "break", ";", "}", "}", "if", "(", "!", "SeenUse", ")", "{", "for", "(", "auto", "&", "SuccMBB", ":", "MBB", ".", "successors", "(", ")", ")", "if", "(", "SuccMBB", "->", "isLiveIn", "(", "CRBit", ")", "||", "SuccMBB", "->", "isLiveIn", "(", "CRReg", ")", ")", "{", "SeenUse", "=", "true", ";", "break", ";", "}", "if", "(", "!", "SeenUse", ")", "InstrsToErase", ".", "push_back", "(", "CRSetMI", ")", ";", "}", "}", "for", "(", "MachineInstr", "*", "MI", ":", "InstrsToErase", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "PPC pre-emit peephole: erasing instruction: ", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "MI", "->", "dump", "(", ")", ")", ";", "MI", "->", "eraseFromParent", "(", ")", ";", "NumRemovedInPreEmit", "++", ";", "}", "return", "Changed", ";", "}" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

LLVM

PowerPC

CPP

next_suggestion

CPU

5,955

[ "}" ]

[ "assert", "(", "!", "Subtarget", ".", "isPPC64", "(", ")", "&&", "<STR_LIT>", "LowerVACOPY is PPC32 only", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getMemcpy", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "Op", ")", ",", "MVT", "::", "i32", ")", ",", "<NUM_LIT>", ",", "false", ",", "true", ",", "false", ",", "MachinePointerInfo", "(", ")", ",", "MachinePointerInfo", "(", ")", ")", ";" ]

LLVM

Alpha

CPP

stmt_completion

MPU

5,956

[ ";" ]

[ "MVT", "AlphaTargetLowering", "::", "getSetCCResultType", "(", "MVT", "VT", ")", "const", "{", "return", "MVT", "::", "i64" ]

GCC

i386

CPP

next_suggestion

CPU

5,957

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m128h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_fmul_sch", "(", "_", "_", "m128h", "_", "_", "A", ",", "_", "_", "m128h", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128h", ")", "_", "_", "builtin_ia32_vfmulcsh_round", "(", "(", "_", "_", "v8hf", ")", "_", "_", "A", ",", "(", "_", "_", "v8hf", ")", "_", "_", "B", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

5,958

[ "}" ]

[ "SDValue", "Op", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "OpTy", "=", "Op", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "SDNode", "*", "T", "=", "CurDAG", "->", "MorphNodeTo", "(", "N", ",", "N", "->", "getOpcode", "(", ")", ",", "CurDAG", "->", "getVTList", "(", "OpTy", ")", ",", "{", "Op", "}", ")", ";", "ReplaceNode", "(", "T", ",", "Op", ".", "getNode", "(", ")", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

5,959

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

GCC

arm

MD

stmt_completion

CPU

5,960

[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "call", "(", "mem", ":", "SI", "(", "match_operand", ":", "SI" ]

LLVM

TPC

CPP

next_suggestion

Virtual ISA

5,961

[ "return", "false", ";" ]

[ "if", "(", "Mnemonic", ".", "equals_lower", "(", "<STR_LIT>", "madd", "<STR_LIT>", ")", "&&", "Slot", "==", "SlotParser", "::", "Vector", ")", "return", "true", ";", "if", "(", "Mnemonic", ".", "equals_lower", "(", "<STR_LIT>", "mul", "<STR_LIT>", ")", "&&", "Slot", "==", "SlotParser", "::", "Vector", ")", "return", "true", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

5,962

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "isAdd", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

GCC

aarch64

CPP

stmt_completion

CPU

5,963

[ "_", "_", "b", ")", "{" ]

[ "vsubl_high_u8", "(", "uint8x16_t", "_", "_", "a", ",", "uint8x16_t" ]

LLVM

PowerPC

CPP

code_generation

CPU

5,964

[ "void", "PPCTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "N", ")", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Do not know how to custom type legalize this operation!", "<STR_LIT>", ")", ";", "case", "ISD", "::", "READCYCLECOUNTER", ":", "{", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ",", "MVT", "::", "i32", ",", "MVT", "::", "Other", ")", ";", "SDValue", "RTB", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VTs", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_PAIR", ",", "dl", ",", "MVT", "::", "i64", ",", "RTB", ",", "RTB", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ")", ";", "Results", ".", "push_back", "(", "RTB", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "case", "ISD", "::", "INTRINSIC_W_CHAIN", ":", "{", "if", "(", "cast", "<", "ConstantSDNode", ">", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", "!=", "Intrinsic", "::", "loop_decrement", ")", "break", ";", "assert", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "i1", "&&", "<STR_LIT>", "Unexpected result type for CTR decrement intrinsic", "<STR_LIT>", ")", ";", "EVT", "SVT", "=", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ")", ";", "SDVTList", "VTs", "=", "DAG", ".", "getVTList", "(", "SVT", ",", "MVT", "::", "Other", ")", ";", "SDValue", "NewInt", "=", "DAG", ".", "getNode", "(", "N", "->", "getOpcode", "(", ")", ",", "dl", ",", "VTs", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Results", ".", "push_back", "(", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "MVT", "::", "i1", ",", "NewInt", ")", ")", ";", "Results", ".", "push_back", "(", "NewInt", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "case", "ISD", "::", "VAARG", ":", "{", "if", "(", "!", "Subtarget", ".", "isSVR4ABI", "(", ")", "||", "Subtarget", ".", "isPPC64", "(", ")", ")", "return", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "VT", "==", "MVT", "::", "i64", ")", "{", "SDValue", "NewNode", "=", "LowerVAARG", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ")", ";", "Results", ".", "push_back", "(", "NewNode", ")", ";", "Results", ".", "push_back", "(", "NewNode", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "return", ";", "}", "case", "ISD", "::", "FP_TO_SINT", ":", "case", "ISD", "::", "FP_TO_UINT", ":", "if", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "MVT", "::", "ppcf128", ")", "return", ";", "Results", ".", "push_back", "(", "LowerFP_TO_INT", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ",", "dl", ")", ")", ";", "return", ";", "case", "ISD", "::", "TRUNCATE", ":", "{", "EVT", "TrgVT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "EVT", "OpVT", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "if", "(", "TrgVT", ".", "isVector", "(", ")", "&&", "isOperationCustom", "(", "N", "->", "getOpcode", "(", ")", ",", "TrgVT", ")", "&&", "OpVT", ".", "getSizeInBits", "(", ")", "<=", "<NUM_LIT>", "&&", "isPowerOf2_32", "(", "OpVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", ")", ")", "Results", ".", "push_back", "(", "LowerTRUNCATEVector", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ")", ")", ";", "return", ";", "}", "case", "ISD", "::", "BITCAST", ":", "return", ";", "case", "ISD", "::", "FP_EXTEND", ":", "SDValue", "Lowered", "=", "LowerFP_EXTEND", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "DAG", ")", ";", "if", "(", "Lowered", ")", "Results", ".", "push_back", "(", "Lowered", ")", ";", "return", ";", "}", "}" ]

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

LLVM

AArch64

TD

stmt_completion

CPU

5,965

[ ";" ]

[ "}", "]", ">", ";", "def", "fpimm_half", ":", "FPImmLeaf", "<", "fAny", ",", "[", "{", "return", "Imm", ".", "isExactlyValue", "(", "+", "<NUM_LIT>", ".", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "def", "fpimm_one", ":", "FPImmLeaf", "<", "fAny", ",", "[", "{", "return", "Imm", ".", "isExactlyValue", "(", "+", "<NUM_LIT>", ".", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "def", "fpimm_two", ":", "FPImmLeaf", "<", "fAny", ",", "[", "{", "return", "Imm", ".", "isExactlyValue", "(", "+", "<NUM_LIT>", ".", "<NUM_LIT>", ")", ";", "}", "]", ">" ]

LLVM

Lanai

CPP

code_generation

CPU

5,966

[ "bool", "LanaiInstrInfo", "::", "getMemOperandsWithOffsetWidth", "(", "const", "MachineInstr", "&", "LdSt", ",", "SmallVectorImpl", "<", "const", "MachineOperand", "*", ">", "&", "BaseOps", ",", "int64_t", "&", "Offset", ",", "bool", "&", "OffsetIsScalable", ",", "unsigned", "&", "Width", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "switch", "(", "LdSt", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "const", "MachineOperand", "*", "BaseOp", ";", "OffsetIsScalable", "=", "false", ";", "if", "(", "!", "getMemOperandWithOffsetWidth", "(", "LdSt", ",", "BaseOp", ",", "Offset", ",", "Width", ",", "TRI", ")", ")", "return", "false", ";", "BaseOps", ".", "push_back", "(", "BaseOp", ")", ";", "return", "true", ";", "}", "}" ]

[ "Get", "zero", "or", "more", "base", "operands", "and", "the", "byte", "offset", "of", "an", "instruction", "that", "reads/writes", "memory", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

5,967

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Alpha

TD

next_suggestion

MPU

5,968

[ "def", "zappat", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "LHS", ")", ",", "(", "and", "node", ":", "$", "LHS", ",", "imm", ")", ",", "[", "{" ]

[ "return", "getI64Imm", "(", "get_lda16", "(", "N", "-", ">", "getZExtValue", "(", ")", ")", ")", ";", "}", "]", ">", ";", "def", "LH16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI64Imm", "(", "get_ldah16", "(", "N", "-", ">", "getZExtValue", "(", ")", ")", ")", ";", "}", "]", ">", ";", "def", "iZAPX", ":", "SDNodeXForm", "<", "and", ",", "[", "{", "ConstantSDNode", "*", "RHS", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "-", ">", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "getI64Imm", "(", "get_zapImm", "(", "SDValue", "(", ")", ",", "RHS", "-", ">", "getZExtValue", "(", ")", ")", ")", ";", "}", "]", ">", ";", "def", "nearP2X", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI64Imm", "(", "Log2_64", "(", "getNearPower2", "(", "(", "uint64_t", ")", "N", "-", ">", "getZExtValue", "(", ")", ")", ")", ")", ";", "}", "]", ">", ";", "def", "nearP2RemX", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint64_t", "x", "=", "abs64", "(", "N", "-", ">", "getZExtValue", "(", ")", "-", "getNearPower2", "(", "(", "uint64_t", ")", "N", "-", ">", "getZExtValue", "(", ")", ")", ")", ";", "return", "getI64Imm", "(", "Log2_64", "(", "x", ")", ")", ";", "}", "]", ">", ";", "def", "immUExt8", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "(", "uint64_t", ")", "N", "-", ">", "getZExtValue", "(", ")", "=", "=", "(", "uint8_t", ")", "N", "-", ">", "getZExtValue", "(", ")", ";", "}", "]", ">", ";", "def", "immUExt8inv", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "(", "uint64_t", ")", "~", "N", "-", ">", "getZExtValue", "(", ")", "=", "=", "(", "uint8_t", ")", "~", "N", "-", ">", "getZExtValue", "(", ")", ";", "}", "]", ",", "invX", ">", ";", "def", "immUExt8neg", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "(", "(", "uint64_t", ")", "~", "N", "-", ">", "getZExtValue", "(", ")", "+", "<NUM_LIT>", ")", "=", "=", "(", "uint8_t", ")", "(", "(", "uint64_t", ")", "~", "N", "-", ">", "getZExtValue", "(", ")", "+", "<NUM_LIT>", ")", ";", "}", "]", ",", "negX", ">", ";", "def", "immSExt16", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "(", "(", "int64_t", ")", "N", "-", ">", "getZExtValue", "(", ")", "<", "<", "<NUM_LIT>", ")", ">", ">", "<NUM_LIT>", "=", "=", "(", "int64_t", ")", "N", "-", ">", "getZExtValue", "(", ")", ";", "}", "]", ">", ";", "def", "immSExt16int", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "(", "(", "int64_t", ")", "N", "-", ">", "getZExtValue", "(", ")", "<", "<", "<NUM_LIT>", ")", ">", ">", "<NUM_LIT>", "=", "=", "(", "(", "int64_t", ")", "N", "-", ">", "getZExtValue", "(", ")", "<", "<", "<NUM_LIT>", ")", ">", ">", "<NUM_LIT>", ";", "}", "]", ",", "SExt16", ">", ";" ]

GCC

epiphany

MD

next_suggestion

MPU

5,969

[ "(", "match_test", "<STR_LIT>", ")" ]

[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]

LLVM

AArch64

CPP

code_generation

CPU

5,970

[ "void", "emitInst", "(", "uint32_t", "Inst", ")", "{", "char", "Buffer", "[", "<NUM_LIT>", "]", ";", "const", "bool", "LittleEndian", "=", "getContext", "(", ")", ".", "getAsmInfo", "(", ")", "->", "isLittleEndian", "(", ")", ";", "EmitA64MappingSymbol", "(", ")", ";", "for", "(", "unsigned", "II", "=", "<NUM_LIT>", ";", "II", "!=", "<NUM_LIT>", ";", "++", "II", ")", "{", "const", "unsigned", "I", "=", "LittleEndian", "?", "(", "<NUM_LIT>", "-", "II", "-", "<NUM_LIT>", ")", ":", "II", ";", "Buffer", "[", "<NUM_LIT>", "-", "II", "-", "<NUM_LIT>", "]", "=", "uint8_t", "(", "Inst", ">>", "I", "*", "CHAR_BIT", ")", ";", "}", "MCELFStreamer", "::", "EmitBytes", "(", "StringRef", "(", "Buffer", ",", "<NUM_LIT>", ")", ")", ";", "}" ]

[ "Callback", "used", "to", "implement", "the", ".inst", "directive", "." ]

LLVM

R600

TD

program_repair

GPU

5,971

[ "<FIXS>", "class", "DSAtomicRetPat", "DS", "inst", ",", "ValueType", "vt", ",", "PatFrag", "frag", ">", ":", "Pat", "(", "frag", "(", "DS1Addr1Offset", "i32", ":", "$", "ptr", ",", "i32", ":", "$", "offset", ")", ",", "vt", ":", "$", "value", ")", ",", "(", "inst", "(", "i1", "<NUM_LIT>", ")", ",", "$", "ptr", ",", "$", "value", ",", "(", "as_i16imm", "$", "offset", ")", ")", ">", ";", "<FIXE>" ]

[ "(", "EXTRACT_SUBREG", "$", "value", ",", "sub1", ")", ",", "$", "offset0", ",", "$", "offset1", ")", ">", ";", "<BUGS>", "multiclass", "DSAtomicRetPat", "DS", "inst", ",", "ValueType", "vt", ",", "PatFrag", "frag", ">", "{", "def", ":", "Pat", "(", "frag", "(", "add", "i32", ":", "$", "ptr", ",", "(", "i32", "IMM16bit", ":", "$", "offset", ")", ")", ",", "vt", ":", "$", "value", ")", ",", "(", "inst", "(", "i1", "<NUM_LIT>", ")", ",", "$", "ptr", ",", "$", "value", ",", "(", "as_i16imm", "$", "offset", ")", ")", ">", ";", "def", ":", "Pat", "(", "frag", "i32", ":", "$", "ptr", ",", "vt", ":", "$", "val", ")", ",", "(", "inst", "<NUM_LIT>", ",", "$", "ptr", ",", "$", "val", ",", "<NUM_LIT>", ")", ">", ";", "}", "<BUGE>" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

5,972

[ "LISPressure", ".", "print", "(", "dbgs", "(", ")", ")", ";" ]

[ "}", "auto", "LISPressure", "=", "getRegPressure", "(", "*", "MRI", ",", "LISLR", ")", ";", "if", "(", "LISPressure", "!=", "CurPressure", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "GCNUpwardRPTracker error: Pressure sets different\\nTracked: ", "<STR_LIT>", ";", "CurPressure", ".", "print", "(", "dbgs", "(", ")", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "LIS rpt: ", "<STR_LIT>", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

5,973

[ "}" ]

[ "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Val", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "<NUM_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "ARM", "::", "LDRcp", ")", ")", ".", "addReg", "(", "DestReg", ",", "getDefRegState", "(", "true", ")", ",", "SubIdx", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "Pred", ")", ".", "addReg", "(", "PredReg", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

5,974

[ "USR_OVF", "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[" ]

GCC

aarch64

CPP

stmt_completion

CPU

5,975

[ "const", "int", "_", "_", "b", ")", "{" ]

[ "vdup_lane_p64", "(", "poly64x1_t", "_", "_", "a", "," ]

LLVM

AVR

CPP

code_generation

MPU

5,976

[ "unsigned", "AVRInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ",", "int", "*", "BytesAdded", ")", "const", "{", "if", "(", "BytesAdded", ")", "*", "BytesAdded", "=", "<NUM_LIT>", ";", "assert", "(", "TBB", "&&", "<STR_LIT>", "insertBranch must not be told to insert a fallthrough", "<STR_LIT>", ")", ";", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", "||", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "AVR branch conditions have one component!", "<STR_LIT>", ")", ";", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "assert", "(", "!", "FBB", "&&", "<STR_LIT>", "Unconditional branch with multiple successors!", "<STR_LIT>", ")", ";", "auto", "&", "MI", "=", "*", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "if", "(", "BytesAdded", ")", "*", "BytesAdded", "+=", "getInstSizeInBytes", "(", "MI", ")", ";", "return", "<NUM_LIT>", ";", "}", "unsigned", "Count", "=", "<NUM_LIT>", ";", "<STR_LIT>", "::", "<STR_LIT>", "CC", "=", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "auto", "&", "CondMI", "=", "*", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "getBrCond", "(", "CC", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "if", "(", "BytesAdded", ")", "*", "BytesAdded", "+=", "getInstSizeInBytes", "(", "CondMI", ")", ";", "++", "Count", ";", "if", "(", "FBB", ")", "{", "auto", "&", "MI", "=", "*", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "FBB", ")", ";", "if", "(", "BytesAdded", ")", "*", "BytesAdded", "+=", "getInstSizeInBytes", "(", "MI", ")", ";", "++", "Count", ";", "}", "return", "Count", ";", "}" ]

[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]

GCC

epiphany

MD

next_suggestion

MPU

5,977

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC_FP_UNEQ", "CC_REGNUM", ")", "(", "compare", ":", "CC_FP_UNEQ", "(", "reg", ":", "SF", "<NUM_LIT>", ")", "(", "reg", ":", "SF", "<NUM_LIT>", ")", ")", ")", "(", "use", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "GPR_IP", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "GPR_16", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "GPR_LR", ")", ")", "]" ]

LLVM

AAP

CPP

next_suggestion

MPU

5,978

[ "}" ]

[ "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "sti", ".", "getFeatureBits", "(", ")", ")", ")", ";", "MRI", "=", "Parser", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

5,979

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "}", ";" ]

LLVM

TPC

CPP

stmt_completion

Virtual ISA

5,980

[ "&", "TPCII", "::", "SecondImmOpMask", ";" ]

[ "return", "(", "MCInstD", ".", "TSFlags", ">>", "SecondImmOpStart", ")" ]

GCC

c6x

MD

next_suggestion

VLIW

5,981

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]" ]

[ "(", "mult", ":", "DI", "(", "any_ext", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "any_ext", ":", "DI" ]

GCC

tilepro

MD

stmt_completion

VLIW

5,982

[ ":", "SI" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend" ]

LLVM

HSAIL

TD

stmt_completion

Virtual ISA

5,983

[ "llvm_ptr_ty", "]", ",", "[", "]", ">", ";" ]

[ "def", "int_HSAIL_gcn_atomic_consume_u32", ":", "GCCBuiltin", "<", "<STR_LIT>", ">", ",", "Intrinsic", "<", "[", "llvm_i32_ty", "]", ",", "[" ]

GCC

sh

CPP

next_suggestion

CPU

5,984

[ "_", "_", "asm__", "(", "<STR_LIT>", "mcmv\t%1, %2, %0", "<STR_LIT>", ":", "<STR_LIT>", "=r", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "r", "<STR_LIT>", "(", "mm", ")", ",", "<STR_LIT>", "r", "<STR_LIT>", "(", "mn", ")", ",", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", "(", "mw", ")", ")", ";" ]

[ "_", "_", "inline__", "static", "unsigned", "long", "long", "sh_media_MCMV", "(", "unsigned", "long", "long", "mm", ",", "unsigned", "long", "long", "mn", ",", "unsigned", "long", "long", "mw", ")", "{", "unsigned", "long", "long", "res", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

5,985

[ "=", "Mips", "::", "DMFC1", ";" ]

[ "else", "if", "(", "Mips", "::", "HI32DSPRegClass", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "Mips", "::", "MTHI_DSP", ";", "else", "if", "(", "Mips", "::", "LO32DSPRegClass", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "Mips", "::", "MTLO_DSP", ";", "else", "if", "(", "Mips", "::", "DSPCCRegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Mips", "::", "WRDSP", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addImm", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "ImplicitDefine", ")", ";", "return", ";", "}", "else", "if", "(", "Mips", "::", "MSACtrlRegClass", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "Mips", "::", "CTCMSA", ";", "}", "else", "if", "(", "Mips", "::", "FGR32RegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "FMOV_S", ";", "else", "if", "(", "Mips", "::", "AFGR64RegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "FMOV_D32", ";", "else", "if", "(", "Mips", "::", "FGR64RegClass", ".", "contains", "(", "DestReg", ",", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "FMOV_D64", ";", "else", "if", "(", "Mips", "::", "GPR64RegClass", ".", "contains", "(", "DestReg", ")", ")", "{", "if", "(", "Mips", "::", "GPR64RegClass", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "DADDu", ",", "ZeroReg", "=", "Mips", "::", "ZERO_64", ";", "else", "if", "(", "Mips", "::", "HI64RegClass", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "MFHI64", ",", "SrcReg", "=", "<NUM_LIT>", ";", "else", "if", "(", "Mips", "::", "LO64RegClass", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "MFLO64", ",", "SrcReg", "=", "<NUM_LIT>", ";", "else", "if", "(", "Mips", "::", "FGR64RegClass", ".", "contains", "(", "SrcReg", ")", ")", "Opc" ]

GCC

s390

MD

program_repair

MPU

5,986

[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

5,987

[ "HasOnlyMSYNC", "=", "false", ";" ]

[ "UseCRBits", "=", "false", ";", "HasAltivec", "=", "false", ";", "HasSPE", "=", "false", ";", "HasQPX", "=", "false", ";", "HasVSX", "=", "false", ";", "HasP8Vector", "=", "false", ";", "HasFCPSGN", "=", "false", ";", "HasFSQRT", "=", "false", ";", "HasFRE", "=", "false", ";", "HasFRES", "=", "false", ";", "HasFRSQRTE", "=", "false", ";", "HasFRSQRTES", "=", "false", ";", "HasRecipPrec", "=", "false", ";", "HasSTFIWX", "=", "false", ";", "HasLFIWAX", "=", "false", ";", "HasFPRND", "=", "false", ";", "HasFPCVT", "=", "false", ";", "HasISEL", "=", "false", ";", "HasPOPCNTD", "=", "false", ";", "HasCMPB", "=", "false", ";", "HasLDBRX", "=", "false", ";", "IsBookE", "=", "false", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

5,988

[ "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getSExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";" ]

[ "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getSExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "SImmS16XForm", ":", "SDNodeXForm", "<", "imm", ",", "[", "{" ]

LLVM

Hexagon

TD

next_suggestion

DSP

5,989

[ "let", "CextOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

or1k

CPP

code_generation

CPU

5,990

[ "static", "void", "or", "<NUM_LIT>", "k_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", ",", "rtx", "addr", ")", "{", "rtx", "offset", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "REG", ":", "fputc", "(", "'", "<NUM_LIT>", "'", ",", "file", ")", ";", "break", ";", "case", "PLUS", ":", "offset", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "addr", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "CONST_INT_P", "(", "offset", ")", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "LO_SUM", ")", "{", "print_reloc", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "INTVAL", "(", "offset", ")", ",", "RKIND_LO", ")", ";", "addr", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "}", "else", "output_addr_const", "(", "file", ",", "offset", ")", ";", "break", ";", "case", "LO_SUM", ":", "offset", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "addr", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "print_reloc", "(", "file", ",", "offset", ",", "<NUM_LIT>", ",", "RKIND_LO", ")", ";", "break", ";", "default", ":", "output_addr_const", "(", "file", ",", "addr", ")", ";", "return", ";", "}", "fprintf", "(", "file", ",", "<STR_LIT>", "(%s)", "<STR_LIT>", ",", "reg_names", "[", "REGNO", "(", "addr", ")", "]", ")", ";", "}" ]

[ "Worker", "for", "TARGET_PRINT_OPERAND_ADDRESS", ".", "Prints", "the", "argument", "ADDR", ",", "an", "address", "RTX", ",", "to", "the", "file", "FILE", ".", "The", "output", "is", "formed", "as", "expected", "by", "the", "OpenRISC", "assembler", ".", "Examples", ":", "RTX", "OUTPUT", "(", "reg", ":", "SI", "3", ")", "0", "(", "r3", ")", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "3", ")", "(", "const_int", "4", ")", ")", "0x4", "(", "r3", ")", "(", "lo_sum", ":", "SI", "(", "reg", ":", "SI", "3", ")", "(", "symbol_ref", ":", "SI", "(", "``", "x", "''", ")", ")", ")", ")", "lo", "(", "x", ")", "(", "r3", ")" ]

LLVM

X86

CPP

next_suggestion

CPU

5,991

[ "case", "IES_LPAREN", ":" ]

[ "void", "onLParen", "(", ")", "{", "IntelExprState", "CurrState", "=", "State", ";", "switch", "(", "State", ")", "{", "default", ":", "State", "=", "IES_ERROR", ";", "break", ";", "case", "IES_PLUS", ":", "case", "IES_MINUS", ":", "case", "IES_NOT", ":", "case", "IES_OR", ":", "case", "IES_XOR", ":", "case", "IES_AND", ":", "case", "IES_LSHIFT", ":", "case", "IES_RSHIFT", ":", "case", "IES_MULTIPLY", ":", "case", "IES_DIVIDE", ":" ]

LLVM

PowerPC

CPP

program_repair

CPU

5,992

[ "<FIXS>", "case", "ISD", "::", "SETUEQ", ":", "case", "ISD", "::", "SETOGE", ":", "case", "ISD", "::", "SETOLE", ":", "case", "ISD", "::", "SETONE", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid branch code: should be expanded by legalize", "<STR_LIT>", ")", ";", "case", "ISD", "::", "SETULT", ":", "return", "<NUM_LIT>", ";", "case", "ISD", "::", "SETUGT", ":", "return", "<NUM_LIT>", ";", "<FIXE>" ]

[ "case", "ISD", "::", "SETUNE", ":", "case", "ISD", "::", "SETNE", ":", "Invert", "=", "true", ";", "return", "<NUM_LIT>", ";", "case", "ISD", "::", "SETO", ":", "Invert", "=", "true", ";", "return", "<NUM_LIT>", ";", "<BUGS>", "case", "ISD", "::", "SETULT", ":", "Other", "=", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "case", "ISD", "::", "SETUGT", ":", "Other", "=", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "case", "ISD", "::", "SETUEQ", ":", "Other", "=", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "case", "ISD", "::", "SETOGE", ":", "Other", "=", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "case", "ISD", "::", "SETOLE", ":", "Other", "=", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "case", "ISD", "::", "SETONE", ":", "Other", "=", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "<BUGE>", "}", "return", "<NUM_LIT>", ";", "}" ]

LLVM

AArch64

CPP

next_suggestion

CPU

5,993

[ "}" ]

[ "int64_t", "NewOffset", ";", "unsigned", "UnscaledOp", ";", "bool", "UseUnscaledOp", ";", "int", "Status", "=", "isAArch64FrameOffsetLegal", "(", "MI", ",", "Offset", ",", "&", "UseUnscaledOp", ",", "&", "UnscaledOp", ",", "&", "NewOffset", ")", ";", "if", "(", "Status", "&", "AArch64FrameOffsetCanUpdate", ")", "{", "if", "(", "Status", "&", "AArch64FrameOffsetIsLegal", ")", "MI", ".", "getOperand", "(", "FrameRegIdx", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "if", "(", "UseUnscaledOp", ")", "MI", ".", "setDesc", "(", "TII", "->", "get", "(", "UnscaledOp", ")", ")", ";", "MI", ".", "getOperand", "(", "ImmIdx", ")", ".", "ChangeToImmediate", "(", "NewOffset", ")", ";", "return", "!", "Offset", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

5,994

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_psubtnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_05c070ec", ",", "TypeALU32_3op", ">", ",", "Enc_9b0bc1", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

ARM64

TD

stmt_completion

CPU

5,995

[ "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";", "let", "PostEncoderMethod", "=" ]

LLVM

AArch64

TD

next_suggestion

CPU

5,996

[ "}" ]

[ "def", "KryoWrite_10cyc_XA_Y_noRSV_121ln", ":", "SchedWriteRes", "<", "[", "KryoUnitXA", ",", "KryoUnitY", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]

LLVM

BPF

CPP

next_suggestion

Virtual ISA

5,997

[ "}" ]

[ "void", "BPFSubtarget", "::", "initializeEnvironment", "(", ")", "{", "HasJmpExt", "=", "false", ";", "HasJmp32", "=", "false", ";", "HasAlu32", "=", "false", ";", "UseDwarfRIS", "=", "false", ";" ]

LLVM

R600

CPP

code_generation

GPU

5,998

[ "bool", "SIInstrInfo", "::", "verifyInstruction", "(", "const", "MachineInstr", "*", "MI", ",", "StringRef", "&", "ErrInfo", ")", "const", "{", "uint16_t", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "Src0Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src0", ")", ";", "int", "Src1Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src1", ")", ";", "int", "Src2Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src2", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "get", "(", "Opcode", ")", ";", "if", "(", "!", "Desc", ".", "isVariadic", "(", ")", "&&", "Desc", ".", "getNumOperands", "(", ")", "!=", "MI", "->", "getNumExplicitOperands", "(", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", "Instruction has wrong number of operands.", "<STR_LIT>", ";", "return", "false", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Desc", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "switch", "(", "Desc", ".", "OpInfo", "[", "i", "]", ".", "OperandType", ")", "{", "case", "MCOI", "::", "OPERAND_REGISTER", ":", "{", "int", "RegClass", "=", "Desc", ".", "OpInfo", "[", "i", "]", ".", "RegClass", ";", "if", "(", "!", "RI", ".", "regClassCanUseImmediate", "(", "RegClass", ")", "&&", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "isImm", "(", ")", "||", "MI", "->", "getOperand", "(", "i", ")", ".", "isFPImm", "(", ")", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", "Expected register, but got immediate", "<STR_LIT>", ";", "return", "false", ";", "}", "}", "break", ";", "case", "MCOI", "::", "OPERAND_IMMEDIATE", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isImm", "(", ")", "&&", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFPImm", "(", ")", "&&", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", "Expected immediate, but got non-immediate", "<STR_LIT>", ";", "return", "false", ";", "}", "default", ":", "continue", ";", "}", "if", "(", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", ")", "continue", ";", "int", "RegClass", "=", "Desc", ".", "OpInfo", "[", "i", "]", ".", "RegClass", ";", "if", "(", "RegClass", "!=", "-", "<NUM_LIT>", ")", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "RI", ".", "getRegClass", "(", "RegClass", ")", ";", "if", "(", "!", "RC", "->", "contains", "(", "Reg", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", "Operand has incorrect register class.", "<STR_LIT>", ";", "return", "false", ";", "}", "}", "}", "if", "(", "isVOP1", "(", "Opcode", ")", "||", "isVOP2", "(", "Opcode", ")", "||", "isVOP3", "(", "Opcode", ")", "||", "isVOPC", "(", "Opcode", ")", ")", "{", "unsigned", "ConstantBusCount", "=", "<NUM_LIT>", ";", "unsigned", "SGPRUsed", "=", "AMDGPU", "::", "NoRegister", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isUse", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "!", "MO", ".", "isImplicit", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "AMDGPU", "::", "EXEC", ")", "++", "ConstantBusCount", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "AMDGPU", "::", "M0", "||", "MO", ".", "getReg", "(", ")", "==", "AMDGPU", "::", "VCC", "||", "(", "!", "MO", ".", "isImplicit", "(", ")", "&&", "(", "AMDGPU", "::", "SGPR_32RegClass", ".", "contains", "(", "MO", ".", "getReg", "(", ")", ")", "||", "AMDGPU", "::", "SGPR_64RegClass", ".", "contains", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", ")", "{", "if", "(", "SGPRUsed", "!=", "MO", ".", "getReg", "(", ")", ")", "{", "++", "ConstantBusCount", ";", "SGPRUsed", "=", "MO", ".", "getReg", "(", ")", ";", "}", "}", "}", "if", "(", "isLiteralConstant", "(", "MO", ")", ")", "++", "ConstantBusCount", ";", "}", "if", "(", "ConstantBusCount", ">", "<NUM_LIT>", ")", "{", "ErrInfo", "=", "<STR_LIT>", "VOP* instruction uses the constant bus more than once", "<STR_LIT>", ";", "return", "false", ";", "}", "}", "if", "(", "Src1Idx", "!=", "-", "<NUM_LIT>", "&&", "(", "isVOP2", "(", "Opcode", ")", "||", "isVOPC", "(", "Opcode", ")", ")", ")", "{", "const", "MachineOperand", "&", "Src1", "=", "MI", "->", "getOperand", "(", "Src1Idx", ")", ";", "if", "(", "Src1", ".", "isImm", "(", ")", "||", "Src1", ".", "isFPImm", "(", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", "VOP[2C] src1 cannot be an immediate.", "<STR_LIT>", ";", "return", "false", ";", "}", "}", "if", "(", "isVOP3", "(", "Opcode", ")", ")", "{", "if", "(", "Src0Idx", "!=", "-", "<NUM_LIT>", "&&", "isLiteralConstant", "(", "MI", "->", "getOperand", "(", "Src0Idx", ")", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", "VOP3 src0 cannot be a literal constant.", "<STR_LIT>", ";", "return", "false", ";", "}", "if", "(", "Src1Idx", "!=", "-", "<NUM_LIT>", "&&", "isLiteralConstant", "(", "MI", "->", "getOperand", "(", "Src1Idx", ")", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", "VOP3 src1 cannot be a literal constant.", "<STR_LIT>", ";", "return", "false", ";", "}", "if", "(", "Src2Idx", "!=", "-", "<NUM_LIT>", "&&", "isLiteralConstant", "(", "MI", "->", "getOperand", "(", "Src2Idx", ")", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", "VOP3 src2 cannot be a literal constant.", "<STR_LIT>", ";", "return", "false", ";", "}", "}", "if", "(", "Desc", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_DIV_SCALE_F32", "||", "Desc", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_DIV_SCALE_F64", ")", "{", "MI", "->", "dump", "(", ")", ";", "const", "MachineOperand", "&", "Src0", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "Src1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "Src2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "Src1", ".", "isReg", "(", ")", "&&", "Src2", ".", "isReg", "(", ")", ")", "{", "if", "(", "!", "compareMachineOp", "(", "Src0", ",", "Src1", ")", "&&", "!", "compareMachineOp", "(", "Src0", ",", "Src2", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", "v_div_scale_{f32|f64} require src0 = src1 or src2", "<STR_LIT>", ";", "return", "false", ";", "}", "}", "}", "return", "true", ";", "}" ]

[ "Perform", "target-specific", "instruction", "verification", "." ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

5,999

[ "int", "OpIdx", ")", "const", "{" ]

[ "void", "AMDGPUInstructionSelector", "::", "renderTruncTImm1", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "MachineInstr", "&", "MI", "," ]