docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	AMDGPU	CPP	program_repair	GPU	5,700	[ "<FIXS>", "MachineBasicBlock", "", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "legalizeGenericOperand", "(", "", "MBB", ",", "MI", ",", "DstRC", ",", "Op", ",", "MRI", ",", "MI", ".", "getDebugLoc", "(", ")", ")", ";", "<FIXE>" ]	[ "const", "TargetRegisterClass", "", "DstRC", "=", "MRI", ".", "getRegClass", "(", "Dst", ")", ";", "const", "TargetRegisterClass", "", "Src0RC", "=", "MRI", ".", "getRegClass", "(", "Src0", ")", ";", "if", "(", "DstRC", "!=", "Src0RC", ")", "{", "<BUGS>", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "unsigned", "NewSrc0", "=", "MRI", ".", "createVirtualRegister", "(", "DstRC", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "NewSrc0", ")", ".", "addReg", "(", "Src0", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "NewSrc0", ")", ";", "<BUGE>", "}", "return", ";", "}" ]
LLVM	X86	CPP	code_generation	CPU	5,701	[ "bool", "X86ATTAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "Function", "", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "this", "->", "MF", "=", "&", "MF", ";", "unsigned", "CC", "=", "F", "->", "getCallingConv", "(", ")", ";", "SetupMachineFunction", "(", "MF", ")", ";", "O", "<<", "<STR_LIT>", "\\n\\n", "<STR_LIT>", ";", "if", "(", "CC", "==", "CallingConv", "::", "X86_StdCall", "\|\|", "CC", "==", "CallingConv", "::", "X86_FastCall", ")", "FunctionInfoMap", "[", "F", "]", "=", "", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", ";", "EmitConstantPool", "(", "MF", ".", "getConstantPool", "(", ")", ")", ";", "if", "(", "F", "->", "hasDLLExportLinkage", "(", ")", ")", "DLLExportedFns", ".", "insert", "(", "Mang", "->", "makeNameProper", "(", "F", "->", "getName", "(", ")", ",", "<STR_LIT>", "<STR_LIT>", ")", ")", ";", "emitFunctionHeader", "(", "MF", ")", ";", "if", "(", "TAI", "->", "doesSupportDebugInformation", "(", ")", "\|\|", "TAI", "->", "doesSupportExceptionHandling", "(", ")", ")", "DW", "->", "BeginFunction", "(", "&", "MF", ")", ";", "bool", "hasAnyRealCode", "=", "false", ";", "for", "(", "MachineFunction", "::", "const_iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "I", "->", "pred_empty", "(", ")", ")", "{", "printBasicBlockLabel", "(", "I", ",", "true", ",", "true", ",", "VerboseAsm", ")", ";", "O", "<<", "'", "\\n", "'", ";", "}", "for", "(", "MachineBasicBlock", "::", "const_iterator", "II", "=", "I", "->", "begin", "(", ")", ",", "IE", "=", "I", "->", "end", "(", ")", ";", "II", "!=", "IE", ";", "++", "II", ")", "{", "if", "(", "!", "II", "->", "isLabel", "(", ")", ")", "hasAnyRealCode", "=", "true", ";", "printMachineInstruction", "(", "II", ")", ";", "}", "}", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", "&&", "!", "hasAnyRealCode", ")", "{", "O", "<<", "<STR_LIT>", "\\tnop\\n", "<STR_LIT>", ";", "}", "if", "(", "TAI", "->", "hasDotTypeDotSizeDirective", "(", ")", ")", "O", "<<", "<STR_LIT>", "\\t.size\\t", "<STR_LIT>", "<<", "CurrentFnName", "<<", "<STR_LIT>", ", .-", "<STR_LIT>", "<<", "CurrentFnName", "<<", "'", "\\n", "'", ";", "if", "(", "TAI", "->", "doesSupportDebugInformation", "(", ")", ")", "DW", "->", "EndFunction", "(", "&", "MF", ")", ";", "EmitJumpTableInfo", "(", "MF", ".", "getJumpTableInfo", "(", ")", ",", "MF", ")", ";", "O", ".", "flush", "(", ")", ";", "return", "false", ";", "}" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	5,702	[ "}" ]	[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "CS", "]", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	5,703	[ "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "CONCAT_VECTORS", ",", "dl", ",", "HalfVT", ",", "Ops", ".", "slice", "(", "<NUM_LIT>", ",", "NumOperands", "/", "<NUM_LIT>", ")", ")", ";" ]	[ "if", "(", "NumNonZero", "<=", "<NUM_LIT>", ")", "{", "SDValue", "Vec", "=", "NumZero", "?", "getZeroVector", "(", "ResVT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ":", "DAG", ".", "getUNDEF", "(", "ResVT", ")", ";", "if", "(", "!", "NumNonZero", ")", "return", "Vec", ";", "unsigned", "Idx", "=", "countTrailingZeros", "(", "NonZeros", ")", ";", "SDValue", "SubVec", "=", "Op", ".", "getOperand", "(", "Idx", ")", ";", "unsigned", "SubVecNumElts", "=", "SubVec", ".", "getSimpleValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_SUBVECTOR", ",", "dl", ",", "ResVT", ",", "Vec", ",", "SubVec", ",", "DAG", ".", "getIntPtrConstant", "(", "Idx", "*", "SubVecNumElts", ",", "dl", ")", ")", ";", "}", "if", "(", "NumOperands", ">", "<NUM_LIT>", ")", "{", "MVT", "HalfVT", "=", "MVT", "::", "getVectorVT", "(", "ResVT", ".", "getVectorElementType", "(", ")", ",", "ResVT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", ";", "ArrayRef", "<", "SDUse", ">", "Ops", "=", "Op", "->", "ops", "(", ")", ";" ]
LLVM	TPC	CPP	next_suggestion	Virtual ISA	5,704	[ "return", "true", ";" ]	[ "bool", "TpcLoopOpt", "::", "unrollPragmaValue", "(", "const", "Loop", "*", "L", ")", "{", "if", "(", "GetUnrollMetadataForLoop", "(", "L", ",", "<STR_LIT>", "llvm.loop.unroll.disable", "<STR_LIT>", ")", "\|\|", "GetUnrollMetadataForLoop", "(", "L", ",", "<STR_LIT>", "llvm.loop.unroll.count", "<STR_LIT>", ")", ")", "return", "false", ";" ]
LLVM	VE	TD	stmt_completion	CPU	5,705	[ ",", "v256f64", ":", "$", "vz", ",", "v256f64", ":", "$", "vw", ",", "i32", ":", "$", "vl", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "int_ve_vl_vfnmsbd_vvvvl", "v256f64", ":", "$", "vy", ",", "v256f64", ":", "$", "vz", ",", "v256f64", ":", "$", "vw", ",", "i32", ":", "$", "vl", ")", ",", "(", "VFNMSBDvvvl", "v256f64", ":", "$", "vy" ]
GCC	aarch64	MD	next_suggestion	CPU	5,706	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	rs6000	MD	stmt_completion	CPU	5,707	[ "(", "DImode", ")" ]	[ "(", "ashift", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "mem", ":", "V16QI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "unspec", ":", "V16QI", "[", "(", "match_operand", ":", "V16QI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "V16QI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_STXVL", ")", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "gen_reg_rtx" ]
LLVM	J2	CPP	next_suggestion	MPU	5,708	[ "}" ]	[ "void", "addImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "N", ")", ")", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	5,709	[ ",", "GPR64sp", ":", "$", "Rn", ",", "GPR32", ":", "$", "Rm", ",", "ro", ".", "Wext", ":", "$", "extend", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "store", "(", "VecTy", "FPR", ":", "$", "Rt", ")", ",", "(", "ro", ".", "Wpat", "GPR64sp", ":", "$", "Rn", ",", "GPR32", ":", "$", "Rm", ",", "ro", ".", "Wext", ":", "$", "extend", ")", ")", ",", "(", "STRW", "FPR", ":", "$", "Rt" ]
GCC	arm	CPP	next_suggestion	CPU	5,710	[ "}" ]	[ "union", "{", "int64x1x3_t", "_", "_", "i", ";", "_", "_", "builtin_neon_ei", "_", "_", "o", ";", "}", "_", "_", "rv", ";", "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld1_x3di", "(", "(", "const", "_", "_", "builtin_neon_di", "*", ")", "_", "_", "a", ")", ";", "return", "_", "_", "rv", ".", "_", "_", "i", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	5,711	[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	5,712	[ ")", "]", ")" ]	[ "(", "define_mode_attr", "f64_av", "[", "(", "DF", "<STR_LIT>", ")", "(", "DD", "<STR_LIT>" ]
LLVM	AArch64	CPP	program_repair	CPU	5,713	[ "<FIXS>", "if", "(", "!", "Decoder", "->", "tryAddingSymbolicOperand", "(", "Inst", ",", "imm", ",", "Addr", ",", "Fail", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "<FIXE>" ]	[ "imm", "\|=", "~", "(", "(", "<NUM_LIT>", "LL", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rd", ",", "Addr", ",", "Decoder", ")", ";", "<BUGS>", "if", "(", "!", "Decoder", "->", "tryAddingSymbolicOperand", "(", "Inst", ",", "imm", ",", "Addr", ",", "Fail", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "<BUGE>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "return", "Success", ";" ]
LLVM	Patmos	CPP	code_generation	VLIW	5,714	[ "bool", "PatmosInstrInfo", "::", "findCommutedOpIndices", "(", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcOpIdx1", ",", "unsigned", "&", "SrcOpIdx2", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "SrcOpIdx1", "=", "<NUM_LIT>", ";", "SrcOpIdx2", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "SrcOpIdx1", "=", "<NUM_LIT>", ";", "SrcOpIdx2", "=", "<NUM_LIT>", ";", "return", "true", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected commutable machine instruction.", "<STR_LIT>", ")", ";", "}", "return", "false", ";", "}" ]	[ "Returns", "true", "iff", "the", "routine", "could", "find", "two", "commutable", "operands", "in", "the", "given", "machine", "instruction", "." ]
GCC	mips	CPP	next_suggestion	CPU	5,715	[ "mips_emit_move", "(", "dest", ",", "temp", ")", ";" ]	[ "if", "(", "TARGET_64BIT", ")", "emit_insn", "(", "gen_mfhidi_ti", "(", "temp", ",", "gen_rtx_REG", "(", "TImode", ",", "MD_REG_FIRST", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_mfhisi_di", "(", "temp", ",", "gen_rtx_REG", "(", "DImode", ",", "MD_REG_FIRST", ")", ")", ")", ";", "mips_emit_move", "(", "dest", ",", "temp", ")", ";", "}", "}", "else", "if", "(", "mips_direct_save_slot_move_p", "(", "regno", ",", "mem", ",", "mem", "==", "src", ")", ")", "mips_emit_move", "(", "dest", ",", "src", ")", ";", "else", "{", "gcc_assert", "(", "!", "reg_overlap_mentioned_p", "(", "dest", ",", "temp", ")", ")", ";", "mips_emit_move", "(", "temp", ",", "src", ")", ";" ]
GCC	mcore	MD	stmt_completion	MPU	5,716	[ "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]	[ "(", "eq", ":", "SI", "(", "reg", ":", "CC", "<NUM_LIT>", ")", "(" ]
LLVM	Hexagon	TD	stmt_completion	DSP	5,717	[ "<NUM_LIT>", ";" ]	[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=" ]
LLVM	AArch64	CPP	code_generation	CPU	5,718	[ "AArch64Subtarget", "&", "AArch64Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "FS", ",", "StringRef", "CPUString", ",", "StringRef", "TuneCPUString", ",", "bool", "HasMinSize", ")", "{", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "CPUString", "=", "<STR_LIT>", "generic", "<STR_LIT>", ";", "if", "(", "TuneCPUString", ".", "empty", "(", ")", ")", "TuneCPUString", "=", "CPUString", ";", "ParseSubtargetFeatures", "(", "CPUString", ",", "TuneCPUString", ",", "FS", ")", ";", "initializeProperties", "(", "HasMinSize", ")", ";", "return", "*", "this", ";", "}" ]	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]
GCC	rs6000	CPP	next_suggestion	CPU	5,719	[ "}" ]	[ "_", "_", "m64_union", "m1", ",", "m2", ",", "res", ";", "m1", ".", "as_m64", "=", "_", "_", "m1", ";", "m2", ".", "as_m64", "=", "_", "_", "m2", ";", "res", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "m1", ".", "as_short", "[", "<NUM_LIT>", "]", "-", "m2", ".", "as_short", "[", "<NUM_LIT>", "]", ";", "res", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "m1", ".", "as_short", "[", "<NUM_LIT>", "]", "-", "m2", ".", "as_short", "[", "<NUM_LIT>", "]", ";", "res", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "m1", ".", "as_short", "[", "<NUM_LIT>", "]", "-", "m2", ".", "as_short", "[", "<NUM_LIT>", "]", ";", "res", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "m1", ".", "as_short", "[", "<NUM_LIT>", "]", "-", "m2", ".", "as_short", "[", "<NUM_LIT>", "]", ";", "return", "(", "_", "_", "m64", ")", "res", ".", "as_m64", ";" ]
GCC	tilepro	MD	next_suggestion	VLIW	5,720	[ "(", "reg", ":", "SI", "TILEPRO_NETORDER_REG", ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "binop_with_imm", ":", "SI", "(", "unspec_volatile", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	m68k	CPP	next_suggestion	MPU	5,721	[ "}" ]	[ "gcc_assert", "(", "size", "==", "<NUM_LIT>", ")", ";", "fputs", "(", "<STR_LIT>", "\\t.long\\t", "<STR_LIT>", ",", "file", ")", ";", "output_addr_const", "(", "file", ",", "x", ")", ";", "fputs", "(", "<STR_LIT>", "@TLSLDO+0x8000", "<STR_LIT>", ",", "file", ")", ";" ]
GCC	aarch64	MD	stmt_completion	CPU	5,722	[ ")", "]" ]	[ "(", "unspec", ":", "SVE_FULL_D", "[", "(", "match_operand", ":", "VNx2BI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VNx2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "BLK", "(", "scratch", ")", ")", "(", "reg", ":", "VNx16BI", "FFRT_REGNUM", ")", "]", "UNSPEC_LDFF1_GATHER", ")" ]
LLVM	AArch64	CPP	next_suggestion	CPU	5,723	[ "TM", ".", "Options", ".", "Reciprocals", ".", "setDefaults", "(", "<STR_LIT>", "vec-divd", "<STR_LIT>", ",", "false", ",", "ExtraStepsD", ")", ";" ]	[ "TM", ".", "Options", ".", "Reciprocals", ".", "setDefaults", "(", "<STR_LIT>", "sqrtf", "<STR_LIT>", ",", "UseRsqrt", ",", "ExtraStepsF", ")", ";", "TM", ".", "Options", ".", "Reciprocals", ".", "setDefaults", "(", "<STR_LIT>", "sqrtd", "<STR_LIT>", ",", "UseRsqrt", ",", "ExtraStepsD", ")", ";", "TM", ".", "Options", ".", "Reciprocals", ".", "setDefaults", "(", "<STR_LIT>", "vec-sqrtf", "<STR_LIT>", ",", "UseRsqrt", ",", "ExtraStepsF", ")", ";", "TM", ".", "Options", ".", "Reciprocals", ".", "setDefaults", "(", "<STR_LIT>", "vec-sqrtd", "<STR_LIT>", ",", "UseRsqrt", ",", "ExtraStepsD", ")", ";", "TM", ".", "Options", ".", "Reciprocals", ".", "setDefaults", "(", "<STR_LIT>", "divf", "<STR_LIT>", ",", "false", ",", "ExtraStepsF", ")", ";", "TM", ".", "Options", ".", "Reciprocals", ".", "setDefaults", "(", "<STR_LIT>", "divd", "<STR_LIT>", ",", "false", ",", "ExtraStepsD", ")", ";", "TM", ".", "Options", ".", "Reciprocals", ".", "setDefaults", "(", "<STR_LIT>", "vec-divf", "<STR_LIT>", ",", "false", ",", "ExtraStepsF", ")", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	5,724	[ "->", "addAlignedMemoryOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";" ]	[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "(", "(", "ARMOperand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")" ]
LLVM	AArch64	CPP	next_suggestion	CPU	5,725	[ "}" ]	[ "bool", "AArch64FastISel", "::", "selectIntToFP", "(", "const", "Instruction", "*", "I", ",", "bool", "Signed", ")", "{", "MVT", "DestVT", ";", "if", "(", "!", "isTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "DestVT", ")", "\|\|", "DestVT", ".", "isVector", "(", ")", ")", "return", "false", ";", "assert", "(", "(", "DestVT", "==", "MVT", "::", "f32", "\|\|", "DestVT", "==", "MVT", "::", "f64", ")", "&&", "<STR_LIT>", "Unexpected value type.", "<STR_LIT>", ")", ";", "unsigned", "SrcReg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "SrcReg", ")", "return", "false", ";", "bool", "SrcIsKill", "=", "hasTrivialKill", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "EVT", "SrcVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "SrcVT", "==", "MVT", "::", "i16", "\|\|", "SrcVT", "==", "MVT", "::", "i8", "\|\|", "SrcVT", "==", "MVT", "::", "i1", ")", "{", "SrcReg", "=", "emitIntExt", "(", "SrcVT", ".", "getSimpleVT", "(", ")", ",", "SrcReg", ",", "MVT", "::", "i32", ",", "!", "Signed", ")", ";", "if", "(", "!", "SrcReg", ")", "return", "false", ";", "SrcIsKill", "=", "true", ";", "}", "unsigned", "Opc", ";", "if", "(", "SrcVT", "==", "MVT", "::", "i64", ")", "{", "if", "(", "Signed", ")", "Opc", "=", "(", "DestVT", "==", "MVT", "::", "f32", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "Opc", "=", "(", "DestVT", "==", "MVT", "::", "f32", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "{", "if", "(", "Signed", ")", "Opc", "=", "(", "DestVT", "==", "MVT", "::", "f32", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "Opc", "=", "(", "DestVT", "==", "MVT", "::", "f32", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "unsigned", "ResultReg", "=", "fastEmitInst_r", "(", "Opc", ",", "TLI", ".", "getRegClassFor", "(", "DestVT", ")", ",", "SrcReg", ",", "SrcIsKill", ")", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	5,726	[ "}" ]	[ "TTI", "::", "TargetCostKind", "CostKind", "=", "TTI", "::", "TCK_RecipThroughput", ";", "int", "MaskUnpackCost", "=", "<NUM_LIT>", ";", "if", "(", "VariableMask", ")", "{", "VectorType", "", "MaskTy", "=", "VectorType", "::", "get", "(", "Type", "::", "getInt1Ty", "(", "SrcVTy", "->", "getContext", "(", ")", ")", ",", "VF", ")", ";", "MaskUnpackCost", "=", "getScalarizationOverhead", "(", "MaskTy", ",", "DemandedElts", ",", "false", ",", "true", ")", ";", "int", "ScalarCompareCost", "=", "getCmpSelInstrCost", "(", "Instruction", "::", "ICmp", ",", "Type", "::", "getInt1Ty", "(", "SrcVTy", "->", "getContext", "(", ")", ")", ",", "nullptr", ",", "CostKind", ")", ";", "int", "BranchCost", "=", "getCFInstrCost", "(", "Instruction", "::", "Br", ",", "CostKind", ")", ";", "MaskUnpackCost", "+=", "VF", "", "(", "BranchCost", "+", "ScalarCompareCost", ")", ";" ]
GCC	fr30	MD	next_suggestion	DSP	5,727	[ "<STR_LIT>" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>" ]
GCC	i386	CPP	stmt_completion	CPU	5,728	[ "_", "_", "A", ",", "_", "_", "B", ")", ";" ]	[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_psrawi128", "(", "(", "_", "_", "v8hi", ")" ]
GCC	rs6000	CPP	stmt_completion	CPU	5,729	[ ")", ";" ]	[ "if", "(", "offset", "==", "<NUM_LIT>", ")", "return", "base_align", ";", "return", "MIN", "(", "base_align", ",", "offset", "&", "-", "offset" ]
LLVM	AArch64	CPP	next_suggestion	CPU	5,730	[ "case", "VK_GOT_LO12", ":", "return", "<STR_LIT>", ":got_lo12:", "<STR_LIT>", ";" ]	[ "case", "VK_DTPREL_G0_NC", ":", "return", "<STR_LIT>", ":dtprel_g0_nc:", "<STR_LIT>", ";", "case", "VK_DTPREL_HI12", ":", "return", "<STR_LIT>", ":dtprel_hi12:", "<STR_LIT>", ";", "case", "VK_DTPREL_LO12", ":", "return", "<STR_LIT>", ":dtprel_lo12:", "<STR_LIT>", ";", "case", "VK_DTPREL_LO12_NC", ":", "return", "<STR_LIT>", ":dtprel_lo12_nc:", "<STR_LIT>", ";", "case", "VK_TPREL_G2", ":", "return", "<STR_LIT>", ":tprel_g2:", "<STR_LIT>", ";", "case", "VK_TPREL_G1", ":", "return", "<STR_LIT>", ":tprel_g1:", "<STR_LIT>", ";", "case", "VK_TPREL_G1_NC", ":", "return", "<STR_LIT>", ":tprel_g1_nc:", "<STR_LIT>", ";", "case", "VK_TPREL_G0", ":", "return", "<STR_LIT>", ":tprel_g0:", "<STR_LIT>", ";", "case", "VK_TPREL_G0_NC", ":", "return", "<STR_LIT>", ":tprel_g0_nc:", "<STR_LIT>", ";", "case", "VK_TPREL_HI12", ":", "return", "<STR_LIT>", ":tprel_hi12:", "<STR_LIT>", ";", "case", "VK_TPREL_LO12", ":", "return", "<STR_LIT>", ":tprel_lo12:", "<STR_LIT>", ";", "case", "VK_TPREL_LO12_NC", ":", "return", "<STR_LIT>", ":tprel_lo12_nc:", "<STR_LIT>", ";", "case", "VK_TLSDESC_LO12", ":", "return", "<STR_LIT>", ":tlsdesc_lo12:", "<STR_LIT>", ";", "case", "VK_ABS_PAGE", ":", "return", "<STR_LIT>", "<STR_LIT>", ";", "case", "VK_ABS_PAGE_NC", ":", "return", "<STR_LIT>", ":pg_hi21_nc:", "<STR_LIT>", ";", "case", "VK_GOT", ":", "return", "<STR_LIT>", ":got:", "<STR_LIT>", ";", "case", "VK_GOT_PAGE", ":", "return", "<STR_LIT>", ":got:", "<STR_LIT>", ";" ]
GCC	powerpcspe	CPP	next_suggestion	CPU	5,731	[ "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", ")", "{" ]	[ "bool", "fusion_p9_p", "(", "rtx", "addis_reg", ",", "rtx", "addis_value", ",", "rtx", "dest", ",", "rtx", "src", ")", "{", "rtx", "addr", ",", "mem", ",", "offset", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "src", ")", ";", "if", "(", "!", "base_reg_operand", "(", "addis_reg", ",", "GET_MODE", "(", "addis_reg", ")", ")", ")", "return", "false", ";", "if", "(", "!", "fusion_gpr_addis", "(", "addis_value", ",", "GET_MODE", "(", "addis_value", ")", ")", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "src", ")", "==", "FLOAT_EXTEND", "\|\|", "GET_CODE", "(", "src", ")", "==", "ZERO_EXTEND", ")", "src", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "if", "(", "fpr_reg_operand", "(", "src", ",", "mode", ")", "\|\|", "int_reg_operand", "(", "src", ",", "mode", ")", ")", "{", "if", "(", "!", "MEM_P", "(", "dest", ")", ")", "return", "false", ";", "mem", "=", "dest", ";", "}", "else", "if", "(", "MEM_P", "(", "src", ")", ")", "{", "if", "(", "!", "fpr_reg_operand", "(", "dest", ",", "mode", ")", "&&", "!", "int_reg_operand", "(", "dest", ",", "mode", ")", ")", "return", "false", ";", "mem", "=", "src", ";", "}", "else", "return", "false", ";", "addr", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	5,732	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zt", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]
LLVM	TMS320C64X	TD	stmt_completion	VLIW	5,733	[ "=", "<NUM_LIT>", ";" ]	[ "let", "InOperandList", "=", "!", "con", "(", "inops", ",", "(", "ins", "pred", ":", "$", "s", ")", ")", ";", "let", "Itinerary", "=", "Branch", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "hasDelaySlot" ]
LLVM	X86	CPP	next_suggestion	CPU	5,734	[ "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "MVT", "::", "v8i64", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";" ]	[ "if", "(", "SDValue", "Shuf128", "=", "lowerV4X128VectorShuffle", "(", "DL", ",", "MVT", "::", "v8i64", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "Shuf128", ";", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Repeated128Mask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "MVT", "::", "v8i64", ",", "Mask", ",", "Repeated128Mask", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "PSHUFDMask", ";", "scaleShuffleMask", "(", "<NUM_LIT>", ",", "Repeated128Mask", ",", "PSHUFDMask", ")", ";", "return", "DAG", ".", "getBitcast", "(", "MVT", "::", "v8i64", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v16i32", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v16i32", ",", "V1", ")", ",", "getV4X86ShuffleImm8ForMask", "(", "PSHUFDMask", ",", "DL", ",", "DAG", ")", ")", ")", ";", "}", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Repeated256Mask", ";", "if", "(", "is256BitLaneRepeatedShuffleMask", "(", "MVT", "::", "v8i64", ",", "Mask", ",", "Repeated256Mask", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v8i64", ",", "V1", ",", "getV4X86ShuffleImm8ForMask", "(", "Repeated256Mask", ",", "DL", ",", "DAG", ")", ")", ";", "}", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "MVT", "::", "v8i64", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsRotate", "(", "DL", ",", "MVT", "::", "v8i64", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "MVT", "::", "v8i64", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "Unpck", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "MVT", "::", "v8i64", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "Unpck", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleToEXPAND", "(", "DL", ",", "MVT", "::", "v8i64", ",", "Zeroable", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	5,735	[ "let", "isCompare", "=", "<NUM_LIT>", ";" ]	[ "def", "C2_cmpgtp", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeALU64", ">", ",", "Enc_fcf7a7", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	5,736	[ "}" ]	[ "assert", "(", "NumBits", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Only support byte sized shifts", "<STR_LIT>", ")", ";", "SDValue", "ShiftVal", "=", "DAG", ".", "getTargetConstant", "(", "NumBits", "/", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i8", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "ShVT", ",", "SrcOp", ",", "ShiftVal", ")", ")", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	5,737	[ ".", "getWavefrontSize", "(", ")", ")", ";" ]	[ "const", "SIInstrInfo", "", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", "=", "I", "->", "getOpcode", "(", ")", ";", "bool", "IsDestroy", "=", "Opc", "==", "TII", "->", "getCallFrameDestroyOpcode", "(", ")", ";", "uint64_t", "CalleePopAmount", "=", "IsDestroy", "?", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ":", "<NUM_LIT>", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "Amount", "=", "alignTo", "(", "Amount", ",", "getStackAlign", "(", ")", ")", ";", "assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Amount", ")", "&&", "<STR_LIT>", "exceeded stack address space size", "<STR_LIT>", ")", ";", "const", "SIMachineFunctionInfo", "", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "unsigned", "SPReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "unsigned", "Op", "=", "IsDestroy", "?", "AMDGPU", "::", "S_SUB_U32", ":", "AMDGPU", "::", "S_ADD_U32", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Op", ")", ",", "SPReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "Amount", "*", "ST" ]
LLVM	Mips	CPP	code_generation	CPU	5,738	[ "void", "MipsTargetLowering", "::", "HandleByVal", "(", "CCState", "", "State", ",", "unsigned", "&", "Size", ",", "unsigned", "Align", ")", "const", "{", "const", "TargetFrameLowering", "", "TFL", "=", "Subtarget", ".", "getFrameLowering", "(", ")", ";", "assert", "(", "Size", "&&", "<STR_LIT>", "Byval argument's size shouldn't be 0.", "<STR_LIT>", ")", ";", "Align", "=", "std", "::", "min", "(", "Align", ",", "TFL", "->", "getStackAlignment", "(", ")", ")", ";", "unsigned", "FirstReg", "=", "<NUM_LIT>", ";", "unsigned", "NumRegs", "=", "<NUM_LIT>", ";", "if", "(", "State", "->", "getCallingConv", "(", ")", "!=", "CallingConv", "::", "Fast", ")", "{", "unsigned", "RegSizeInBytes", "=", "Subtarget", ".", "getGPRSizeInBytes", "(", ")", ";", "const", "ArrayRef", "<", "MCPhysReg", ">", "IntArgRegs", "=", "ABI", ".", "GetByValArgRegs", "(", ")", ";", "const", "MCPhysReg", "*", "ShadowRegs", "=", "ABI", ".", "IsO32", "(", ")", "?", "IntArgRegs", ".", "data", "(", ")", ":", "Mips64DPRegs", ";", "assert", "(", "!", "(", "Align", "%", "RegSizeInBytes", ")", "&&", "<STR_LIT>", "Byval argument's alignment should be a multiple of", "<STR_LIT>", "<STR_LIT>", "RegSizeInBytes.", "<STR_LIT>", ")", ";", "FirstReg", "=", "State", "->", "getFirstUnallocated", "(", "IntArgRegs", ")", ";", "if", "(", "(", "Align", ">", "RegSizeInBytes", ")", "&&", "(", "FirstReg", "%", "<NUM_LIT>", ")", ")", "{", "State", "->", "AllocateReg", "(", "IntArgRegs", "[", "FirstReg", "]", ",", "ShadowRegs", "[", "FirstReg", "]", ")", ";", "++", "FirstReg", ";", "}", "Size", "=", "RoundUpToAlignment", "(", "Size", ",", "RegSizeInBytes", ")", ";", "for", "(", "unsigned", "I", "=", "FirstReg", ";", "Size", ">", "<NUM_LIT>", "&&", "(", "I", "<", "IntArgRegs", ".", "size", "(", ")", ")", ";", "Size", "-=", "RegSizeInBytes", ",", "++", "I", ",", "++", "NumRegs", ")", "State", "->", "AllocateReg", "(", "IntArgRegs", "[", "I", "]", ",", "ShadowRegs", "[", "I", "]", ")", ";", "}", "State", "->", "addInRegsParamInfo", "(", "FirstReg", ",", "FirstReg", "+", "NumRegs", ")", ";", "}" ]	[ "Target-specific", "cleanup", "for", "formal", "ByVal", "parameters", "." ]
LLVM	AArch64	CPP	next_suggestion	CPU	5,739	[ "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";" ]	[ "if", "(", "MF", ".", "getProperties", "(", ")", ".", "hasProperty", "(", "MachineFunctionProperties", "::", "Property", "::", "FailedISel", ")", ")", "return", "false", ";", "auto", "*", "TPC", "=", "&", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	5,740	[ "unsigned", "XReg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "X86", "::", "sub_xmm", ")", ";" ]	[ "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "if", "(", "MI", "->", "killsRegister", "(", "Reg", ",", "TRI", ")", ")", "return", ";", "if", "(", "X86", "::", "VR128RegClass", ".", "contains", "(", "Reg", ")", ")", "{", "bool", "HasAVX", "=", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "hasAVX", "(", ")", ";", "unsigned", "Opc", "=", "HasAVX", "?", "X86", "::", "VXORPSrr", ":", "X86", "::", "XORPSrr", ";", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Undef", ")", ";", "}", "else", "if", "(", "X86", "::", "VR256RegClass", ".", "contains", "(", "Reg", ")", ")", "{" ]
GCC	s390	CPP	stmt_completion	MPU	5,741	[ "(", "symbol_ref", ")", ")", "return", "true", ";" ]	[ "tree", "decl", ";", "if", "(", "symbol_ref", "==", "s390_got_symbol", "(", ")", "\|\|", "CONSTANT_POOL_ADDRESS_P" ]
GCC	aarch64	CPP	stmt_completion	CPU	5,742	[ "b", ")", "{" ]	[ "vtstq_u16", "(", "uint16x8_t", "_", "_", "a", ",", "uint16x8_t", "_", "_" ]
LLVM	Mips	CPP	next_suggestion	CPU	5,743	[ "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", "<STR_LIT>", "mips32", "<STR_LIT>", ";" ]	[ "MipsSubtarget", "::", "MipsSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "little", ")", ":", "MipsGenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "MipsArchVersion", "(", "Mips32", ")", ",", "MipsABI", "(", "UnknownABI", ")", ",", "IsLittle", "(", "little", ")", ",", "IsSingleFloat", "(", "false", ")", ",", "IsFP64bit", "(", "false", ")", ",", "IsGP64bit", "(", "false", ")", ",", "HasVFPU", "(", "false", ")", ",", "IsLinux", "(", "true", ")", ",", "HasSEInReg", "(", "false", ")", ",", "HasCondMov", "(", "false", ")", ",", "HasMulDivAdd", "(", "false", ")", ",", "HasMinMax", "(", "false", ")", ",", "HasSwap", "(", "false", ")", ",", "HasBitCount", "(", "false", ")", "{", "std", "::", "string", "CPUName", "=", "CPU", ";" ]
GCC	nds32	MD	stmt_completion	CPU	5,744	[ ")", ")" ]	[ "(", "parallel", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "rtx", "result0", "=", "gen_reg_rtx", "(", "SImode", ")", "rtx", "result1", "=", "gen_reg_rtx", "(", "SImode", ")", "emit_insn", "(", "gen_mulhisi3v", "(", "result0", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "emit_insn", "(", "gen_mulhisi3v", "(", "result1", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	5,745	[ "return", "(", "Offset", ">=", "Hexagon_MEMB_AUTOINC_MIN", "&&", "Offset", "<=", "Hexagon_MEMB_AUTOINC_MAX", ")", ";" ]	[ "return", "(", "Offset", ">=", "Hexagon_MEMW_AUTOINC_MIN", "&&", "Offset", "<=", "Hexagon_MEMW_AUTOINC_MAX", "&&", "(", "Offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "}", "if", "(", "VT", "==", "MVT", "::", "i16", ")", "{", "return", "(", "Offset", ">=", "Hexagon_MEMH_AUTOINC_MIN", "&&", "Offset", "<=", "Hexagon_MEMH_AUTOINC_MAX", "&&", "(", "Offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "}", "if", "(", "VT", "==", "MVT", "::", "i8", ")", "{" ]
LLVM	AArch64	CPP	next_suggestion	CPU	5,746	[ "}" ]	[ "SDValue", "RegSeq", "=", "Is128Bit", "?", "createQTuple", "(", "Regs", ")", ":", "createDTuple", "(", "Regs", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "RegSeq", ",", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "SDNode", "*", "St", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Ops", ")", ";", "return", "St", ";" ]
GCC	aarch64	MD	next_suggestion	CPU	5,747	[ "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", "=", "CONSTM1_RTX", "(", "VNx16BImode", ")" ]	[ "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "{", "return", "aarch64_output_sve_ptrues", "(", "operands", "[", "<NUM_LIT>", "]", ")", "}", "<STR_LIT>", "{" ]
GCC	aarch64	CPP	program_repair	CPU	5,748	[ "<FIXS>", "if", "(", "GET_CODE", "(", "x", ")", "!=", "MEM", "\|\|", "(", "code", "==", "'", "y", "'", "&&", "GET_MODE_SIZE", "(", "mode", ")", "!=", "<NUM_LIT>", ")", ")", "<FIXE>", "<FIXS>", "mode", "=", "DFmode", ";", "<FIXE>", "<FIXS>", "if", "(", "!", "aarch64_print_ldpstp_address", "(", "f", ",", "mode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "output_operand_lossage", "(", "<STR_LIT>", "invalid operand prefix '%%%c'", "<STR_LIT>", ",", "code", ")", ";", "<FIXE>" ]	[ "{", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", ";", "<BUGS>", "if", "(", "GET_CODE", "(", "x", ")", "!=", "MEM", ")", "<BUGE>", "{", "output_operand_lossage", "(", "<STR_LIT>", "invalid operand for '%%%c'", "<STR_LIT>", ",", "code", ")", ";", "return", ";", "}", "if", "(", "code", "==", "'", "y", "'", ")", "<BUGS>", "{", "gcc_assert", "(", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", ")", ";", "mode", "=", "DFmode", ";", "}", "<BUGE>", "<BUGS>", "aarch64_print_ldpstp_address", "(", "f", ",", "mode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "}", "break", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	5,749	[ "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "desthi", ")", ".", "addReg", "(", "GPRPair0", ",", "<NUM_LIT>", ",", "ARM", "::", "gsub_1", ")", ";" ]	[ "unsigned", "valhi", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "isThumb2", "=", "Subtarget", "->", "isThumb2", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "if", "(", "isThumb2", ")", "{", "MRI", ".", "constrainRegClass", "(", "destlo", ",", "&", "ARM", "::", "rGPRRegClass", ")", ";", "MRI", ".", "constrainRegClass", "(", "desthi", ",", "&", "ARM", "::", "rGPRRegClass", ")", ";", "MRI", ".", "constrainRegClass", "(", "ptr", ",", "&", "ARM", "::", "rGPRRegClass", ")", ";", "}", "MachineBasicBlock", "", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "", "contBB", "=", "<NUM_LIT>", ",", "", "cont2BB", "=", "<NUM_LIT>", ";", "if", "(", "IsCmpxchg", "\|\|", "IsMinMax", ")", "contBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "if", "(", "IsCmpxchg", ")", "cont2BB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "if", "(", "IsCmpxchg", "\|\|", "IsMinMax", ")", "MF", "->", "insert", "(", "It", ",", "contBB", ")", ";", "if", "(", "IsCmpxchg", ")", "MF", "->", "insert", "(", "It", ",", "cont2BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "const", "TargetRegisterClass", "", "TRC", "=", "isThumb2", "?", "(", "const", "TargetRegisterClass", "", ")", "&", "ARM", "::", "tGPRRegClass", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "ARM", "::", "GPRRegClass", ";", "unsigned", "storesuccess", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "if", "(", "isThumb2", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "t2LDREXD", ")", ")", ".", "addReg", "(", "destlo", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "desthi", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "}", "else", "{", "unsigned", "GPRPair0", "=", "MRI", ".", "createVirtualRegister", "(", "&", "ARM", "::", "GPRPairRegClass", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "LDREXD", ")", ")", ".", "addReg", "(", "GPRPair0", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "destlo", ")", ".", "addReg", "(", "GPRPair0", ",", "<NUM_LIT>", ",", "ARM", "::", "gsub_0", ")", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	5,750	[ "llvm_unreachable", "(", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";" ]	[ "SDValue", "Val", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InGlue", ")", ";", "Chain", "=", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InGlue", "=", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "TODO: return values in memory", "<STR_LIT>", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", "unknown argument location type", "<STR_LIT>", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertZext", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Val", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertSext", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Val", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "default", ":" ]
LLVM	X86	TD	program_repair	CPU	5,751	[ "<FIXS>", "(", "i32", "FROUND_CURRENT", ")", ")", ",", "itins", ".", "rr", ">", ",", "Sched", "[", "itins", ".", "Sched", "]", ">", ";", "<FIXE>" ]	[ "(", "_", ".", "VT", "_", ".", "RC", ":", "$", "src2", ")", ",", "(", "_src3VT", ".", "VT", "_src3VT", ".", "RC", ":", "$", "src3", ")", ",", "(", "i32", "imm", ":", "$", "src4", ")", ",", "<BUGS>", "(", "i32", "FROUND_CURRENT", ")", ")", ">", ";", "<BUGE>", "defm", "rrib", ":", "AVX512_maskable_3src_scalar", "opc", ",", "MRMSrcReg", ",", "_", ",", "(", "outs", "_", ".", "RC", ":", "$", "dst", ")", ",", "(", "ins", "_", ".", "RC", ":", "$", "src2", ",", "_", ".", "RC", ":", "$", "src3", ",", "i32u8imm", ":", "$", "src4", ")", ",", "OpcodeStr", "#", "#", "_", ".", "Suffix", ",", "<STR_LIT>", "," ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	5,752	[ "}" ]	[ "for", "(", "Register", "Reg", ":", "ConstrainRegs", ")", "MRI", "->", "constrainRegClass", "(", "Reg", ",", "&", "AMDGPU", "::", "SReg_1_XEXECRegClass", ")", ";", "ConstrainRegs", ".", "clear", "(", ")", ";", "return", "Changed", ";" ]
GCC	rs6000	CPP	program_repair	CPU	5,753	[ "<FIXS>", "if", "(", "(", "TARGET_SOFT_FLOAT", "\|\|", "!", "TARGET_FPRS", ")", "&&", "mode", "!=", "DImode", ")", "<FIXE>" ]	[ "return", "<NUM_LIT>", ";", "<BUGS>", "if", "(", "TARGET_SOFT_FLOAT", "&&", "mode", "!=", "DImode", ")", "<BUGE>", "return", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	5,754	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "F2_conv_sf2w", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_5e2823", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	CPP	program_repair	CPU	5,755	[ "<FIXS>", "<FIXE>", "<FIXS>", "#", "include", "<STR_LIT>", "ARMFrameLowering.h", "<STR_LIT>", "<FIXE>" ]	[ "#", "include", "<STR_LIT>", "ARMTargetMachine.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "ARMFrameLowering.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "ARM.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/PassManager.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "llvm/CodeGen/Passes.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/MC/MCAsmInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/CommandLine.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/FormattedStream.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/TargetRegistry.h", "<STR_LIT>" ]
LLVM	DLX	CPP	code_generation	CPU	5,756	[ "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]	[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]
LLVM	VE	CPP	next_suggestion	CPU	5,757	[ "return", "Value", ">=", "<NUM_LIT>", "&&", "Value", "<", "<NUM_LIT>", ";" ]	[ "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "if", "(", "const", "auto", "*", "ConstExpr", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Imm", ".", "Val", ")", ")", "{", "int64_t", "Value", "=", "ConstExpr", "->", "getValue", "(", ")", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	5,758	[ "Overflow", "=", "High", "-", "Alignment", ".", "value", "(", ")", ";" ]	[ "const", "uint32_t", "MaxOffset", "=", "SIInstrInfo", "::", "getMaxMUBUFImmOffset", "(", "ST", ")", ";", "const", "uint32_t", "MaxImm", "=", "alignDown", "(", "MaxOffset", ",", "Alignment", ".", "value", "(", ")", ")", ";", "uint32_t", "Overflow", "=", "<NUM_LIT>", ";", "if", "(", "Imm", ">", "MaxImm", ")", "{", "if", "(", "Imm", "<=", "MaxImm", "+", "<NUM_LIT>", ")", "{", "Overflow", "=", "Imm", "-", "MaxImm", ";", "Imm", "=", "MaxImm", ";", "}", "else", "{", "uint32_t", "High", "=", "(", "Imm", "+", "Alignment", ".", "value", "(", ")", ")", "&", "~", "MaxOffset", ";", "uint32_t", "Low", "=", "(", "Imm", "+", "Alignment", ".", "value", "(", ")", ")", "&", "MaxOffset", ";", "Imm", "=", "Low", ";" ]
GCC	i386	MD	next_suggestion	CPU	5,759	[ "operands", "[", "<NUM_LIT>", "]", "=", "gen_highpart", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]	[ "(", "define_split", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "vec_merge", ":", "V4SI", "(", "vec_duplicate", ":", "V4SI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "{", "operands", "[", "<NUM_LIT>", "]", "=", "lowpart_subreg", "(", "V4SImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ")" ]
GCC	sh	MD	next_suggestion	CPU	5,760	[ "}", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lshiftrt", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "T_REG", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "if", "(", "!", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "\|", "\|", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "!", "=", "<NUM_LIT>", ")", "FAIL" ]
GCC	sh	CPP	stmt_completion	CPU	5,761	[ "<STR_LIT>", "brk", "<STR_LIT>", ")", ";" ]	[ "_", "_", "inline__", "static", "void", "sh_media_BRK", "(", "void", ")", "{", "_", "_", "asm__", "_", "_", "volatile__", "(" ]
GCC	aarch64	CPP	stmt_completion	CPU	5,762	[ "_", "_", "b", ",", "_", "_", "c", ")", ";" ]	[ "return", "_", "_", "builtin_aarch64_sqdmulh_lanev8hi", "(", "_", "_", "a", "," ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	5,763	[ "return", "MI", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_MOV_FED_B32", ";" ]	[ "if", "(", "!", "Use", ".", "isReg", "(", ")", "\|\|", "TRI", "->", "isVGPR", "(", "MF", ".", "getRegInfo", "(", ")", ",", "Use", ".", "getReg", "(", ")", ")", ")", "continue", ";", "auto", "IsHazardFn", "=", "[", "]", "(", "MachineInstr", "*", "MI", ")", "{" ]
LLVM	ARM	TD	stmt_completion	CPU	5,764	[ "}", ",", "<STR_LIT>", ",", "v2i32", ",", "load", ",", "addrmode6dupalign32", ">", ";" ]	[ "def", "VLD1DUPd32", ":", "VLD1DUP", "<", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?" ]
LLVM	X86	TD	program_repair	CPU	5,765	[ "<FIXS>", "XOP", ",", "VVVV", ",", "XOP9", ",", "Sched", "[", "Sched", "]", ">", ";", "<FIXE>", "<FIXS>", "XOP", ",", "VVVV", ",", "XOP9", ",", "Sched", "[", "Sched", ".", "Folded", "]", ">", ";", "<FIXE>" ]	[ "let", "hasSideEffects", "=", "<NUM_LIT>", "in", "{", "def", "rr", ":", "I", "opc", ",", "FormReg", ",", "(", "outs", "RC", ":", "$", "dst", ")", ",", "(", "ins", "RC", ":", "$", "src", ")", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "[", "]", ">", ",", "<BUGS>", "XOP_4V", ",", "XOP9", ",", "Sched", "[", "Sched", "]", ">", ";", "<BUGE>", "let", "mayLoad", "=", "<NUM_LIT>", "indef", "rm", ":", "I", "opc", ",", "FormMem", ",", "(", "outs", "RC", ":", "$", "dst", ")", ",", "(", "ins", "x86memop", ":", "$", "src", ")", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "[", "]", ">", ",", "<BUGS>", "XOP_4V", ",", "XOP9", ",", "Sched", "[", "Sched", ".", "Folded", "]", ">", ";", "<BUGE>", "}", "}" ]
LLVM	ARM	CPP	stmt_completion	CPU	5,766	[ "else", "{" ]	[ "}", "const", "MCExpr", "", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "", "PCLabel", "=", "getPICLabel", "(", "DL", "->", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "PCLabel", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "Create", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "{", "MCSymbol", "", "DotSym", "=", "OutContext", ".", "CreateTempSymbol", "(", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "DotSym", ")", ";", "const", "MCExpr", "*", "DotExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "DotSym", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "PCRelExpr", ",", "DotExpr", ",", "OutContext", ")", ";", "}", "Expr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "Expr", ",", "PCRelExpr", ",", "OutContext", ")", ";", "}" ]
GCC	xtensa	MD	stmt_completion	MPU	5,767	[ "<STR_LIT>", ")", "]", ")" ]	[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t" ]
GCC	nds32	MD	stmt_completion	CPU	5,768	[ "const_int", "<NUM_LIT>", ")", ")" ]	[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(" ]
GCC	nds32	MD	stmt_completion	CPU	5,769	[ "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "SI", "(", "not", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	5,770	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "InputType", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	TD	program_repair	CPU	5,771	[ "<FIXS>", "(", "EXT_ZZI", "ZPR", ":", "$", "Z1", ",", "ZPR", ":", "$", "Z2", ",", "imm0_255", ":", "$", "index", ")", ">", ";", "<FIXE>", "<FIXS>", "(", "EXT_ZZI", "ZPR", ":", "$", "Z1", ",", "ZPR", ":", "$", "Z2", ",", "imm0_255", ":", "$", "index", ")", ">", ";", "<FIXE>", "<FIXS>", "(", "EXT_ZZI", "ZPR", ":", "$", "Z1", ",", "ZPR", ":", "$", "Z2", ",", "imm0_255", ":", "$", "index", ")", ">", ";", "<FIXE>", "<FIXS>", "(", "EXT_ZZI", "ZPR", ":", "$", "Z1", ",", "ZPR", ":", "$", "Z2", ",", "imm0_255", ":", "$", "index", ")", ">", ";", "<FIXE>" ]	[ "def", ":", "Pat", "(", "nxv16i8", "(", "vector_splice", "(", "nxv16i8", "ZPR", ":", "$", "Z1", ")", ",", "(", "nxv16i8", "ZPR", ":", "$", "Z2", ")", ",", "(", "i64", "(", "sve_ext_imm_0_255", "i32", ":", "$", "index", ")", ")", ")", ")", ",", "<BUGS>", "(", "EXT_ZZI", "ZPR", ":", "$", "Z1", ",", "ZPR", ":", "$", "Z2", ",", "sve_ext_imm_0_255", ":", "$", "index", ")", ">", ";", "<BUGE>", "def", ":", "Pat", "(", "nxv8i16", "(", "vector_splice", "(", "nxv8i16", "ZPR", ":", "$", "Z1", ")", ",", "(", "nxv8i16", "ZPR", ":", "$", "Z2", ")", ",", "(", "i64", "(", "sve_ext_imm_0_127", "i32", ":", "$", "index", ")", ")", ")", ")", ",", "<BUGS>", "(", "EXT_ZZI", "ZPR", ":", "$", "Z1", ",", "ZPR", ":", "$", "Z2", ",", "sve_ext_imm_0_127", ":", "$", "index", ")", ">", ";", "<BUGE>", "def", ":", "Pat", "(", "nxv4i32", "(", "vector_splice", "(", "nxv4i32", "ZPR", ":", "$", "Z1", ")", ",", "(", "nxv4i32", "ZPR", ":", "$", "Z2", ")", ",", "(", "i64", "(", "sve_ext_imm_0_63", "i32", ":", "$", "index", ")", ")", ")", ")", ",", "<BUGS>", "(", "EXT_ZZI", "ZPR", ":", "$", "Z1", ",", "ZPR", ":", "$", "Z2", ",", "sve_ext_imm_0_63", ":", "$", "index", ")", ">", ";", "<BUGE>", "def", ":", "Pat", "(", "nxv2i64", "(", "vector_splice", "(", "nxv2i64", "ZPR", ":", "$", "Z1", ")", ",", "(", "nxv2i64", "ZPR", ":", "$", "Z2", ")", ",", "(", "i64", "(", "sve_ext_imm_0_31", "i32", ":", "$", "index", ")", ")", ")", ")", ",", "<BUGS>", "(", "EXT_ZZI", "ZPR", ":", "$", "Z1", ",", "ZPR", ":", "$", "Z2", ",", "sve_ext_imm_0_31", ":", "$", "index", ")", ">", ";", "<BUGE>", "}" ]
GCC	s390	MD	stmt_completion	MPU	5,772	[ ")", "]", ")" ]	[ "(", "clobber", "(", "reg", ":", "CC", "CC_REGNUM", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	CellSPU	CPP	next_suggestion	MPU	5,773	[ "SDValue", "result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "VT", ",", "ValOp", ")", ",", "VecOp", ",", "DAG", ".", "getNode", "(", "ISD", "::", "BIT_CONVERT", ",", "dl", ",", "MVT", "::", "v4i32", ",", "ShufMask", ")", ")", ";" ]	[ "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "IdxOp", ")", ";", "assert", "(", "CN", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", "LowerINSERT_VECTOR_ELT: Index is not constant!", "<STR_LIT>", ")", ";", "MVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "SDValue", "Pointer", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "PtrVT", ")", ",", "DAG", ".", "getConstant", "(", "CN", "->", "getSExtValue", "(", ")", ",", "PtrVT", ")", ")", ";", "SDValue", "ShufMask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Pointer", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	5,774	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	5,775	[ ",", "MachineMemOperand", "::", "MOStore", ",", "useAM3", ")", ";" ]	[ "StrOpc", "=", "ARM", "::", "STRBi12", ";", "}", "break", ";", "case", "MVT", "::", "i16", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "<NUM_LIT>", "&&", "Addr", ".", "Offset", ">", "-", "<NUM_LIT>", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "ARM", "::", "t2STRHi8", ";", "else", "StrOpc", "=", "ARM", "::", "t2STRHi12", ";", "}", "else", "{", "StrOpc", "=", "ARM", "::", "STRH", ";", "useAM3", "=", "true", ";", "}", "break", ";", "case", "MVT", "::", "i32", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "<NUM_LIT>", "&&", "Addr", ".", "Offset", ">", "-", "<NUM_LIT>", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "ARM", "::", "t2STRi8", ";", "else", "StrOpc", "=", "ARM", "::", "t2STRi12", ";", "}", "else", "{", "StrOpc", "=", "ARM", "::", "STRi12", ";", "}", "break", ";", "case", "MVT", "::", "f32", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", ")", "{", "unsigned", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "MVT", "::", "i32", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "ARM", "::", "VMOVRS", ")", ",", "MoveReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "SrcReg", "=", "MoveReg", ";", "VT", "=", "MVT", "::", "i32", ";", "StrOpc", "=", "isThumb2", "?", "ARM", "::", "t2STRi12", ":", "ARM", "::", "STRi12", ";", "}", "else", "{", "StrOpc", "=", "ARM", "::", "VSTRS", ";", "}", "break", ";", "case", "MVT", "::", "f64", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", ")", "return", "false", ";", "StrOpc", "=", "ARM", "::", "VSTRD", ";", "break", ";", "}", "ARMSimplifyAddress", "(", "Addr", ",", "VT", ",", "useAM3", ")", ";", "SrcReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "StrOpc", ")", ",", "SrcReg", ",", "<NUM_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "StrOpc", ")", ")", ".", "addReg", "(", "SrcReg", ")", ";", "AddLoadStoreOperands", "(", "VT", ",", "Addr", ",", "MIB" ]
GCC	i386	MD	next_suggestion	CPU	5,776	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VEC_GATHER_MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VEC_GATHER_MODE", "[", "(", "pc", ")", "(", "match_operator", ":", "<", "ssescalarmode", ">", "<NUM_LIT>", "<STR_LIT>", "[", "(", "unspec", ":", "P", "[", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "<", "VEC_GATHER_IDXSI", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VSIBADDR", ")", "]", ")", "(", "mem", ":", "BLK", "(", "scratch", ")", ")", "(", "match_operand", ":", "VEC_GATHER_MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_GATHER", ")", ")", "(", "clobber", "(", "match_scratch", ":", "VEC_GATHER_MODE", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	5,777	[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "VReg ", "<STR_LIT>", "<<", "VReg", "<<", "<STR_LIT>", " -> WAReg ", "<STR_LIT>", "<<", "(", "INT32_MIN", "\|", "NumStackRegs", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";" ]	[ "unsigned", "NumVRegs", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getNumVirtRegs", "(", ")", ";", "unsigned", "NumStackRegs", "=", "<NUM_LIT>", ";", "unsigned", "CurReg", "=", "MFI", ".", "getParams", "(", ")", ".", "size", "(", ")", ";", "for", "(", "unsigned", "VRegIdx", "=", "<NUM_LIT>", ";", "VRegIdx", "<", "NumVRegs", ";", "++", "VRegIdx", ")", "{", "unsigned", "VReg", "=", "Register", "::", "index2VirtReg", "(", "VRegIdx", ")", ";", "if", "(", "MRI", ".", "use_empty", "(", "VReg", ")", ")", "continue", ";", "if", "(", "MFI", ".", "isVRegStackified", "(", "VReg", ")", ")", "{" ]
LLVM	ARM	CPP	stmt_completion	CPU	5,778	[ "TT", ")", ",", "Subtarget", "(", "TT", ",", "FS", ",", "isThumb", ")", ",", "JITInfo", "(", ")", ",", "InstrItins", "(", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", "{" ]	[ "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "isThumb", ")", ":", "LLVMTargetMachine", "(", "T", "," ]
GCC	rx	CPP	stmt_completion	CPU	5,779	[ ";" ]	[ "if", "(", "reg", "&&", "!", "REG_P", "(", "arg", ")", ")", "arg", "=", "force_reg", "(", "SImode", ",", "arg", ")", ";", "emit_insn", "(", "gen_func", "(", "arg", ")", ")", ";", "return", "NULL_RTX" ]
GCC	i386	CPP	stmt_completion	CPU	5,780	[ "_", "_", "A", ")", ";" ]	[ "return", "_", "mm_set_epi32", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]
GCC	i386	MD	next_suggestion	CPU	5,781	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "match_test", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM	TD	next_suggestion	CPU	5,782	[ "}", "]", ">", ";" ]	[ "class", "releasing_store", "<", "PatFrag", "base", ">", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ",", "node", ":", "$", "val", ")", ",", "(", "base", "node", ":", "$", "ptr", ",", "node", ":", "$", "val", ")", ",", "[", "{", "AtomicOrdering", "Ordering", "=", "cast", "<", "AtomicSDNode", ">", "(", "N", ")", "-", ">", "getOrdering", "(", ")", ";", "return", "isAtLeastRelease", "(", "Ordering", ")", ";" ]
GCC	rl78	MD	next_suggestion	MPU	5,783	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "reg", ":", "QI", "ES_REG", ")", ")", "]", "<STR_LIT>" ]
GCC	powerpcspe	CPP	next_suggestion	CPU	5,784	[ "}" ]	[ "union", "{", "qword", "q", ";", "int", "i", "[", "<NUM_LIT>", "]", ";", "}", "x", ";", "x", ".", "i", "[", "<NUM_LIT>", "]", "=", "i", ";", "return", "(", "x", ".", "q", ")", ";" ]
GCC	i386	MD	stmt_completion	CPU	5,785	[ "match_dup", "<NUM_LIT>", ")", ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "SWI48DWI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SWI48DWI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "P", "SP_REG", ")", "(", "plus", ":", "P", "(", "reg", ":", "P", "SP_REG", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(" ]
GCC	powerpcspe	MD	next_suggestion	CPU	5,786	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	i386	MD	next_suggestion	CPU	5,787	[ "{" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec", ":", "BLK", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_MFENCE", ")", ")", "]", "<STR_LIT>" ]
LLVM	ARM	TD	next_suggestion	CPU	5,788	[ "let", "PredicateMethod", "=", "<STR_LIT>", "#", "shift", "#", "<STR_LIT>", ";" ]	[ "class", "MemRegRQOffsetAsmOperand", "<", "int", "shift", ">", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", "#", "shift", "#", "<STR_LIT>", ";" ]
GCC	i386	MD	next_suggestion	CPU	5,789	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V4SI", "[", "(", "match_operand", ":", "V4DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_FIX_NOTRUNC", ")", ")", "]" ]
LLVM	ARM	CPP	stmt_completion	CPU	5,790	[ ";" ]	[ "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "N", "->", "getDebugLoc", "(", ")", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "MVT", "::", "i32", ")", ")", ";", "break", ";", "case", "ISD", "::", "SRA", ":", "case", "ISD", "::", "SRL", ":", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "false", ",", "false", ",", "Cnt", ")", ")", "{", "unsigned", "VShiftOpc", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SRA", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "VShiftOpc", ",", "N", "->", "getDebugLoc", "(", ")", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "MVT", "::", "i32", ")", ")", ";", "}", "}", "return", "SDValue", "(", ")" ]
GCC	mips	MD	stmt_completion	CPU	5,791	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit" ]
LLVM	Mips	CPP	next_suggestion	CPU	5,792	[ "}" ]	[ "FunctionPass", "*", "llvm", "::", "createMipsISelDag", "(", "MipsTargetMachine", "&", "TM", ")", "{", "return", "new", "MipsDAGToDAGISel", "(", "TM", ")", ";" ]
LLVM	PowerPC	TD	stmt_completion	CPU	5,793	[ "fpextend", "f64", ":", "$", "vB", ")", ")", "]", ">", ";" ]	[ "def", "XSCVDPQP", ":", "X_VT5_XO5_VB5_TyVB", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "vfrc", ",", "[", "(", "set", "f128", ":", "$", "vT", ",", "(" ]
GCC	i386	CPP	stmt_completion	CPU	5,794	[ "_", "mmask8", ")", "_", "_", "U", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_getmant_ps", "(", "_", "_", "m128", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128", "_", "_", "A", ",", "_", "MM_MANTISSA_NORM_ENUM", "_", "_", "B", ",", "_", "MM_MANTISSA_SIGN_ENUM", "_", "_", "C", ")", "{", "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_getmantps128_mask", "(", "(", "_", "_", "v4sf", ")", "_", "_", "A", ",", "(", "_", "_", "C", "<<", "<NUM_LIT>", ")", "\|", "_", "_", "B", ",", "(", "_", "_", "v4sf", ")", "_", "_", "W", ",", "(", "_" ]
GCC	rs6000	CPP	code_generation	CPU	5,795	[ "static", "int", "redefine_groups", "(", "FILE", "", "dump", ",", "int", "sched_verbose", ",", "rtx", "prev_head_insn", ",", "rtx", "tail", ")", "{", "rtx", "insn", ",", "next_insn", ";", "int", "issue_rate", ";", "int", "can_issue_more", ";", "int", "slot", ",", "i", ";", "bool", "group_end", ";", "int", "group_count", "=", "<NUM_LIT>", ";", "rtx", "", "group_insns", ";", "issue_rate", "=", "rs6000_issue_rate", "(", ")", ";", "group_insns", "=", "alloca", "(", "issue_rate", "*", "sizeof", "(", "rtx", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "issue_rate", ";", "i", "++", ")", "{", "group_insns", "[", "i", "]", "=", "<NUM_LIT>", ";", "}", "can_issue_more", "=", "issue_rate", ";", "slot", "=", "<NUM_LIT>", ";", "insn", "=", "get_next_active_insn", "(", "prev_head_insn", ",", "tail", ")", ";", "group_end", "=", "false", ";", "while", "(", "insn", "!=", "NULL_RTX", ")", "{", "slot", "=", "(", "issue_rate", "-", "can_issue_more", ")", ";", "group_insns", "[", "slot", "]", "=", "insn", ";", "can_issue_more", "=", "rs6000_variable_issue", "(", "dump", ",", "sched_verbose", ",", "insn", ",", "can_issue_more", ")", ";", "if", "(", "insn_terminates_group_p", "(", "insn", ",", "current_group", ")", ")", "can_issue_more", "=", "<NUM_LIT>", ";", "next_insn", "=", "get_next_active_insn", "(", "insn", ",", "tail", ")", ";", "if", "(", "next_insn", "==", "NULL_RTX", ")", "return", "group_count", "+", "<NUM_LIT>", ";", "group_end", "=", "(", "can_issue_more", "==", "<NUM_LIT>", "\|\|", "(", "can_issue_more", "==", "<NUM_LIT>", "&&", "!", "is_branch_slot_insn", "(", "next_insn", ")", ")", "\|\|", "(", "can_issue_more", "<=", "<NUM_LIT>", "&&", "is_cracked_insn", "(", "next_insn", ")", ")", "\|\|", "(", "can_issue_more", "<", "issue_rate", "&&", "insn_terminates_group_p", "(", "next_insn", ",", "previous_group", ")", ")", ")", ";", "can_issue_more", "=", "force_new_group", "(", "sched_verbose", ",", "dump", ",", "group_insns", ",", "next_insn", ",", "&", "group_end", ",", "can_issue_more", ",", "&", "group_count", ")", ";", "if", "(", "group_end", ")", "{", "group_count", "++", ";", "can_issue_more", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "issue_rate", ";", "i", "++", ")", "{", "group_insns", "[", "i", "]", "=", "<NUM_LIT>", ";", "}", "}", "if", "(", "GET_MODE", "(", "next_insn", ")", "==", "TImode", "&&", "can_issue_more", ")", "PUT_MODE", "(", "next_insn", ",", "VOIDmode", ")", ";", "else", "if", "(", "!", "can_issue_more", "&&", "GET_MODE", "(", "next_insn", ")", "!=", "TImode", ")", "PUT_MODE", "(", "next_insn", ",", "TImode", ")", ";", "insn", "=", "next_insn", ";", "if", "(", "can_issue_more", "==", "<NUM_LIT>", ")", "can_issue_more", "=", "issue_rate", ";", "}", "return", "group_count", ";", "}" ]	[ "This", "function", "tries", "to", "synch", "the", "dispatch", "groups", "that", "the", "compiler", "``", "sees", "''", "with", "the", "dispatch", "groups", "that", "the", "processor", "dispatcher", "is", "expected", "to", "form", "in", "practice", ".", "It", "tries", "to", "achieve", "this", "synchronization", "by", "forcing", "the", "estimated", "processor", "grouping", "on", "the", "compiler", "(", "as", "opposed", "to", "the", "function", "'pad_goups", "'", "which", "tries", "to", "force", "the", "scheduler", "'s", "grouping", "on", "the", "processor", ")", ".", "The", "function", "scans", "the", "insn", "sequence", "between", "PREV_HEAD_INSN", "and", "TAIL", "and", "examines", "the", "(", "estimated", ")", "dispatch", "groups", "that", "will", "be", "formed", "by", "the", "processor", "dispatcher", ".", "It", "marks", "these", "group", "boundaries", "to", "reflect", "the", "estimated", "processor", "grouping", ",", "overriding", "the", "grouping", "that", "the", "scheduler", "had", "marked", ".", "Depending", "on", "the", "value", "of", "the", "flag", "'-minsert-sched-nops", "'", "this", "function", "can", "force", "certain", "insns", "into", "separate", "groups", "or", "force", "a", "certain", "distance", "between", "them", "by", "inserting", "nops", ",", "for", "example", ",", "if", "there", "exists", "a", "``", "costly", "dependence", "''", "between", "the", "insns", ".", "The", "function", "estimates", "the", "group", "boundaries", "that", "the", "processor", "will", "form", "as", "follows", ":", "It", "keeps", "track", "of", "how", "many", "vacant", "issue", "slots", "are", "available", "after", "each", "insn", ".", "A", "subsequent", "insn", "will", "start", "a", "new", "group", "if", "one", "of", "the", "following", "4", "cases", "applies", ":", "-", "no", "more", "vacant", "issue", "slots", "remain", "in", "the", "current", "dispatch", "group", ".", "-", "only", "the", "last", "issue", "slot", ",", "which", "is", "the", "branch", "slot", ",", "is", "vacant", ",", "but", "the", "next", "insn", "is", "not", "a", "branch", ".", "-", "only", "the", "last", "2", "or", "less", "issue", "slots", ",", "including", "the", "branch", "slot", ",", "are", "vacant", ",", "which", "means", "that", "a", "cracked", "insn", "(", "which", "occupies", "two", "issue", "slots", ")", "ca", "n't", "be", "issued", "in", "this", "group", ".", "-", "less", "than", "'issue_rate", "'", "slots", "are", "vacant", ",", "and", "the", "next", "insn", "always", "needs", "to", "start", "a", "new", "group", "." ]
LLVM	AMDGPU	TD	program_repair	GPU	5,796	[ "<FIXS>", "(", "V_PERM_B32_e64", "(", "i32", "<NUM_LIT>", ")", ",", "(", "EXTRACT_SUBREG", "VReg_64", ":", "$", "a", ",", "sub1", ")", ",", "<FIXE>", "<FIXS>", "(", "V_PERM_B32_e64", "(", "i32", "<NUM_LIT>", ")", ",", "(", "EXTRACT_SUBREG", "VReg_64", ":", "$", "a", ",", "sub0", ")", ",", "<FIXE>" ]	[ "def", ":", "GCNPat", "(", "i64", "(", "bswap", "i64", ":", "$", "a", ")", ")", ",", "(", "REG_SEQUENCE", "VReg_64", ",", "<BUGS>", "(", "V_PERM_B32", "(", "i32", "<NUM_LIT>", ")", ",", "(", "EXTRACT_SUBREG", "VReg_64", ":", "$", "a", ",", "sub1", ")", ",", "<BUGE>", "(", "S_MOV_B32", "(", "i32", "<NUM_LIT>", ")", ")", ")", ",", "sub0", ",", "<BUGS>", "(", "V_PERM_B32", "(", "i32", "<NUM_LIT>", ")", ",", "(", "EXTRACT_SUBREG", "VReg_64", ":", "$", "a", ",", "sub0", ")", ",", "<BUGE>", "(", "S_MOV_B32", "(", "i32", "<NUM_LIT>", ")", ")", ")", ",", "sub1", ")", ">", ";" ]
LLVM	M68k	CPP	next_suggestion	MPU	5,797	[ "case", "M68k", "::", "SETj8ls", ":" ]	[ "case", "M68k", "::", "SETd8gt", ":", "case", "M68k", "::", "SETd8cs", ":", "case", "M68k", "::", "SETd8cc", ":", "case", "M68k", "::", "SETd8ls", ":", "case", "M68k", "::", "SETd8hi", ":", "case", "M68k", "::", "SETd8pl", ":", "case", "M68k", "::", "SETd8mi", ":", "case", "M68k", "::", "SETd8vc", ":", "case", "M68k", "::", "SETd8vs", ":", "case", "M68k", "::", "SETj8eq", ":", "case", "M68k", "::", "SETj8ne", ":", "case", "M68k", "::", "SETj8lt", ":", "case", "M68k", "::", "SETj8ge", ":", "case", "M68k", "::", "SETj8le", ":", "case", "M68k", "::", "SETj8gt", ":", "case", "M68k", "::", "SETj8cs", ":", "case", "M68k", "::", "SETj8cc", ":" ]
LLVM	TriCore	CPP	stmt_completion	MPU	5,798	[ "C", ";" ]	[ "void", "TriCoreMCInstLower", "::", "Initialize", "(", "Mangler", "", "M", ",", "MCContext", "", "C", ")", "{", "Mang", "=", "M", ";", "Ctx", "=" ]
GCC	arm	MD	stmt_completion	CPU	5,799	[ "<STR_LIT>", ")", "]" ]	[ "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

program_repair

GPU

5,700

[ "<FIXS>", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "legalizeGenericOperand", "(", "*", "MBB", ",", "MI", ",", "DstRC", ",", "Op", ",", "MRI", ",", "MI", ".", "getDebugLoc", "(", ")", ")", ";", "<FIXE>" ]

[ "const", "TargetRegisterClass", "*", "DstRC", "=", "MRI", ".", "getRegClass", "(", "Dst", ")", ";", "const", "TargetRegisterClass", "*", "Src0RC", "=", "MRI", ".", "getRegClass", "(", "Src0", ")", ";", "if", "(", "DstRC", "!=", "Src0RC", ")", "{", "<BUGS>", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "unsigned", "NewSrc0", "=", "MRI", ".", "createVirtualRegister", "(", "DstRC", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "NewSrc0", ")", ".", "addReg", "(", "Src0", ")", ";", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "NewSrc0", ")", ";", "<BUGE>", "}", "return", ";", "}" ]

LLVM

X86

CPP

code_generation

CPU

5,701

[ "bool", "X86ATTAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "this", "->", "MF", "=", "&", "MF", ";", "unsigned", "CC", "=", "F", "->", "getCallingConv", "(", ")", ";", "SetupMachineFunction", "(", "MF", ")", ";", "O", "<<", "<STR_LIT>", "\\n\\n", "<STR_LIT>", ";", "if", "(", "CC", "==", "CallingConv", "::", "X86_StdCall", "||", "CC", "==", "CallingConv", "::", "X86_FastCall", ")", "FunctionInfoMap", "[", "F", "]", "=", "*", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", ";", "EmitConstantPool", "(", "MF", ".", "getConstantPool", "(", ")", ")", ";", "if", "(", "F", "->", "hasDLLExportLinkage", "(", ")", ")", "DLLExportedFns", ".", "insert", "(", "Mang", "->", "makeNameProper", "(", "F", "->", "getName", "(", ")", ",", "<STR_LIT>", "<STR_LIT>", ")", ")", ";", "emitFunctionHeader", "(", "MF", ")", ";", "if", "(", "TAI", "->", "doesSupportDebugInformation", "(", ")", "||", "TAI", "->", "doesSupportExceptionHandling", "(", ")", ")", "DW", "->", "BeginFunction", "(", "&", "MF", ")", ";", "bool", "hasAnyRealCode", "=", "false", ";", "for", "(", "MachineFunction", "::", "const_iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "!", "I", "->", "pred_empty", "(", ")", ")", "{", "printBasicBlockLabel", "(", "I", ",", "true", ",", "true", ",", "VerboseAsm", ")", ";", "O", "<<", "'", "\\n", "'", ";", "}", "for", "(", "MachineBasicBlock", "::", "const_iterator", "II", "=", "I", "->", "begin", "(", ")", ",", "IE", "=", "I", "->", "end", "(", ")", ";", "II", "!=", "IE", ";", "++", "II", ")", "{", "if", "(", "!", "II", "->", "isLabel", "(", ")", ")", "hasAnyRealCode", "=", "true", ";", "printMachineInstruction", "(", "II", ")", ";", "}", "}", "if", "(", "Subtarget", "->", "isTargetDarwin", "(", ")", "&&", "!", "hasAnyRealCode", ")", "{", "O", "<<", "<STR_LIT>", "\\tnop\\n", "<STR_LIT>", ";", "}", "if", "(", "TAI", "->", "hasDotTypeDotSizeDirective", "(", ")", ")", "O", "<<", "<STR_LIT>", "\\t.size\\t", "<STR_LIT>", "<<", "CurrentFnName", "<<", "<STR_LIT>", ", .-", "<STR_LIT>", "<<", "CurrentFnName", "<<", "'", "\\n", "'", ";", "if", "(", "TAI", "->", "doesSupportDebugInformation", "(", ")", ")", "DW", "->", "EndFunction", "(", "&", "MF", ")", ";", "EmitJumpTableInfo", "(", "MF", ".", "getJumpTableInfo", "(", ")", ",", "MF", ")", ";", "O", ".", "flush", "(", ")", ";", "return", "false", ";", "}" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

5,702

[ "}" ]

[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "CS", "]", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

5,703

[ "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "CONCAT_VECTORS", ",", "dl", ",", "HalfVT", ",", "Ops", ".", "slice", "(", "<NUM_LIT>", ",", "NumOperands", "/", "<NUM_LIT>", ")", ")", ";" ]

[ "if", "(", "NumNonZero", "<=", "<NUM_LIT>", ")", "{", "SDValue", "Vec", "=", "NumZero", "?", "getZeroVector", "(", "ResVT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ":", "DAG", ".", "getUNDEF", "(", "ResVT", ")", ";", "if", "(", "!", "NumNonZero", ")", "return", "Vec", ";", "unsigned", "Idx", "=", "countTrailingZeros", "(", "NonZeros", ")", ";", "SDValue", "SubVec", "=", "Op", ".", "getOperand", "(", "Idx", ")", ";", "unsigned", "SubVecNumElts", "=", "SubVec", ".", "getSimpleValueType", "(", ")", ".", "getVectorNumElements", "(", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_SUBVECTOR", ",", "dl", ",", "ResVT", ",", "Vec", ",", "SubVec", ",", "DAG", ".", "getIntPtrConstant", "(", "Idx", "*", "SubVecNumElts", ",", "dl", ")", ")", ";", "}", "if", "(", "NumOperands", ">", "<NUM_LIT>", ")", "{", "MVT", "HalfVT", "=", "MVT", "::", "getVectorVT", "(", "ResVT", ".", "getVectorElementType", "(", ")", ",", "ResVT", ".", "getVectorNumElements", "(", ")", "/", "<NUM_LIT>", ")", ";", "ArrayRef", "<", "SDUse", ">", "Ops", "=", "Op", "->", "ops", "(", ")", ";" ]

LLVM

TPC

CPP

next_suggestion

Virtual ISA

5,704

[ "return", "true", ";" ]

[ "bool", "TpcLoopOpt", "::", "unrollPragmaValue", "(", "const", "Loop", "*", "L", ")", "{", "if", "(", "GetUnrollMetadataForLoop", "(", "L", ",", "<STR_LIT>", "llvm.loop.unroll.disable", "<STR_LIT>", ")", "||", "GetUnrollMetadataForLoop", "(", "L", ",", "<STR_LIT>", "llvm.loop.unroll.count", "<STR_LIT>", ")", ")", "return", "false", ";" ]

LLVM

VE

TD

stmt_completion

CPU

5,705

[ ",", "v256f64", ":", "$", "vz", ",", "v256f64", ":", "$", "vw", ",", "i32", ":", "$", "vl", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "int_ve_vl_vfnmsbd_vvvvl", "v256f64", ":", "$", "vy", ",", "v256f64", ":", "$", "vz", ",", "v256f64", ":", "$", "vw", ",", "i32", ":", "$", "vl", ")", ",", "(", "VFNMSBDvvvl", "v256f64", ":", "$", "vy" ]

GCC

aarch64

MD

next_suggestion

CPU

5,706

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

rs6000

MD

stmt_completion

CPU

5,707

[ "(", "DImode", ")" ]

[ "(", "ashift", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "mem", ":", "V16QI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "unspec", ":", "V16QI", "[", "(", "match_operand", ":", "V16QI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "V16QI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_STXVL", ")", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "gen_reg_rtx" ]

LLVM

J2

CPP

next_suggestion

MPU

5,708

[ "}" ]

[ "void", "addImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "N", ")", ")", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

5,709

[ ",", "GPR64sp", ":", "$", "Rn", ",", "GPR32", ":", "$", "Rm", ",", "ro", ".", "Wext", ":", "$", "extend", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "store", "(", "VecTy", "FPR", ":", "$", "Rt", ")", ",", "(", "ro", ".", "Wpat", "GPR64sp", ":", "$", "Rn", ",", "GPR32", ":", "$", "Rm", ",", "ro", ".", "Wext", ":", "$", "extend", ")", ")", ",", "(", "STRW", "FPR", ":", "$", "Rt" ]

GCC

arm

CPP

next_suggestion

CPU

5,710

[ "}" ]

[ "union", "{", "int64x1x3_t", "_", "_", "i", ";", "_", "_", "builtin_neon_ei", "_", "_", "o", ";", "}", "_", "_", "rv", ";", "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld1_x3di", "(", "(", "const", "_", "_", "builtin_neon_di", "*", ")", "_", "_", "a", ")", ";", "return", "_", "_", "rv", ".", "_", "_", "i", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

5,711

[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

5,712

[ ")", "]", ")" ]

[ "(", "define_mode_attr", "f64_av", "[", "(", "DF", "<STR_LIT>", ")", "(", "DD", "<STR_LIT>" ]

LLVM

AArch64

CPP

program_repair

CPU

5,713

[ "<FIXS>", "if", "(", "!", "Decoder", "->", "tryAddingSymbolicOperand", "(", "Inst", ",", "imm", ",", "Addr", ",", "Fail", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "<FIXE>" ]

[ "imm", "|=", "~", "(", "(", "<NUM_LIT>", "LL", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rd", ",", "Addr", ",", "Decoder", ")", ";", "<BUGS>", "if", "(", "!", "Decoder", "->", "tryAddingSymbolicOperand", "(", "Inst", ",", "imm", ",", "Addr", ",", "Fail", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "<BUGE>", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm", ")", ")", ";", "return", "Success", ";" ]

LLVM

Patmos

CPP

code_generation

VLIW

5,714

[ "bool", "PatmosInstrInfo", "::", "findCommutedOpIndices", "(", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcOpIdx1", ",", "unsigned", "&", "SrcOpIdx2", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "SrcOpIdx1", "=", "<NUM_LIT>", ";", "SrcOpIdx2", "=", "<NUM_LIT>", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "SrcOpIdx1", "=", "<NUM_LIT>", ";", "SrcOpIdx2", "=", "<NUM_LIT>", ";", "return", "true", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected commutable machine instruction.", "<STR_LIT>", ")", ";", "}", "return", "false", ";", "}" ]

[ "Returns", "true", "iff", "the", "routine", "could", "find", "two", "commutable", "operands", "in", "the", "given", "machine", "instruction", "." ]

GCC

mips

CPP

next_suggestion

CPU

5,715

[ "mips_emit_move", "(", "dest", ",", "temp", ")", ";" ]

[ "if", "(", "TARGET_64BIT", ")", "emit_insn", "(", "gen_mfhidi_ti", "(", "temp", ",", "gen_rtx_REG", "(", "TImode", ",", "MD_REG_FIRST", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_mfhisi_di", "(", "temp", ",", "gen_rtx_REG", "(", "DImode", ",", "MD_REG_FIRST", ")", ")", ")", ";", "mips_emit_move", "(", "dest", ",", "temp", ")", ";", "}", "}", "else", "if", "(", "mips_direct_save_slot_move_p", "(", "regno", ",", "mem", ",", "mem", "==", "src", ")", ")", "mips_emit_move", "(", "dest", ",", "src", ")", ";", "else", "{", "gcc_assert", "(", "!", "reg_overlap_mentioned_p", "(", "dest", ",", "temp", ")", ")", ";", "mips_emit_move", "(", "temp", ",", "src", ")", ";" ]

GCC

mcore

MD

stmt_completion

MPU

5,716

[ "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]

[ "(", "eq", ":", "SI", "(", "reg", ":", "CC", "<NUM_LIT>", ")", "(" ]

LLVM

Hexagon

TD

stmt_completion

DSP

5,717

[ "<NUM_LIT>", ";" ]

[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=" ]

LLVM

AArch64

CPP

code_generation

CPU

5,718

[ "AArch64Subtarget", "&", "AArch64Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "FS", ",", "StringRef", "CPUString", ",", "StringRef", "TuneCPUString", ",", "bool", "HasMinSize", ")", "{", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "CPUString", "=", "<STR_LIT>", "generic", "<STR_LIT>", ";", "if", "(", "TuneCPUString", ".", "empty", "(", ")", ")", "TuneCPUString", "=", "CPUString", ";", "ParseSubtargetFeatures", "(", "CPUString", ",", "TuneCPUString", ",", "FS", ")", ";", "initializeProperties", "(", "HasMinSize", ")", ";", "return", "*", "this", ";", "}" ]

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

GCC

rs6000

CPP

next_suggestion

CPU

5,719

[ "}" ]

[ "_", "_", "m64_union", "m1", ",", "m2", ",", "res", ";", "m1", ".", "as_m64", "=", "_", "_", "m1", ";", "m2", ".", "as_m64", "=", "_", "_", "m2", ";", "res", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "m1", ".", "as_short", "[", "<NUM_LIT>", "]", "-", "m2", ".", "as_short", "[", "<NUM_LIT>", "]", ";", "res", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "m1", ".", "as_short", "[", "<NUM_LIT>", "]", "-", "m2", ".", "as_short", "[", "<NUM_LIT>", "]", ";", "res", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "m1", ".", "as_short", "[", "<NUM_LIT>", "]", "-", "m2", ".", "as_short", "[", "<NUM_LIT>", "]", ";", "res", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "m1", ".", "as_short", "[", "<NUM_LIT>", "]", "-", "m2", ".", "as_short", "[", "<NUM_LIT>", "]", ";", "return", "(", "_", "_", "m64", ")", "res", ".", "as_m64", ";" ]

GCC

tilepro

MD

next_suggestion

VLIW

5,720

[ "(", "reg", ":", "SI", "TILEPRO_NETORDER_REG", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "binop_with_imm", ":", "SI", "(", "unspec_volatile", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

m68k

CPP

next_suggestion

MPU

5,721

[ "}" ]

[ "gcc_assert", "(", "size", "==", "<NUM_LIT>", ")", ";", "fputs", "(", "<STR_LIT>", "\\t.long\\t", "<STR_LIT>", ",", "file", ")", ";", "output_addr_const", "(", "file", ",", "x", ")", ";", "fputs", "(", "<STR_LIT>", "@TLSLDO+0x8000", "<STR_LIT>", ",", "file", ")", ";" ]

GCC

aarch64

MD

stmt_completion

CPU

5,722

[ ")", "]" ]

[ "(", "unspec", ":", "SVE_FULL_D", "[", "(", "match_operand", ":", "VNx2BI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VNx2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "BLK", "(", "scratch", ")", ")", "(", "reg", ":", "VNx16BI", "FFRT_REGNUM", ")", "]", "UNSPEC_LDFF1_GATHER", ")" ]

LLVM

AArch64

CPP

next_suggestion

CPU

5,723

[ "TM", ".", "Options", ".", "Reciprocals", ".", "setDefaults", "(", "<STR_LIT>", "vec-divd", "<STR_LIT>", ",", "false", ",", "ExtraStepsD", ")", ";" ]

[ "TM", ".", "Options", ".", "Reciprocals", ".", "setDefaults", "(", "<STR_LIT>", "sqrtf", "<STR_LIT>", ",", "UseRsqrt", ",", "ExtraStepsF", ")", ";", "TM", ".", "Options", ".", "Reciprocals", ".", "setDefaults", "(", "<STR_LIT>", "sqrtd", "<STR_LIT>", ",", "UseRsqrt", ",", "ExtraStepsD", ")", ";", "TM", ".", "Options", ".", "Reciprocals", ".", "setDefaults", "(", "<STR_LIT>", "vec-sqrtf", "<STR_LIT>", ",", "UseRsqrt", ",", "ExtraStepsF", ")", ";", "TM", ".", "Options", ".", "Reciprocals", ".", "setDefaults", "(", "<STR_LIT>", "vec-sqrtd", "<STR_LIT>", ",", "UseRsqrt", ",", "ExtraStepsD", ")", ";", "TM", ".", "Options", ".", "Reciprocals", ".", "setDefaults", "(", "<STR_LIT>", "divf", "<STR_LIT>", ",", "false", ",", "ExtraStepsF", ")", ";", "TM", ".", "Options", ".", "Reciprocals", ".", "setDefaults", "(", "<STR_LIT>", "divd", "<STR_LIT>", ",", "false", ",", "ExtraStepsD", ")", ";", "TM", ".", "Options", ".", "Reciprocals", ".", "setDefaults", "(", "<STR_LIT>", "vec-divf", "<STR_LIT>", ",", "false", ",", "ExtraStepsF", ")", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

5,724

[ "->", "addAlignedMemoryOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";" ]

[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "(", "(", "ARMOperand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")" ]

LLVM

AArch64

CPP

next_suggestion

CPU

5,725

[ "}" ]

[ "bool", "AArch64FastISel", "::", "selectIntToFP", "(", "const", "Instruction", "*", "I", ",", "bool", "Signed", ")", "{", "MVT", "DestVT", ";", "if", "(", "!", "isTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "DestVT", ")", "||", "DestVT", ".", "isVector", "(", ")", ")", "return", "false", ";", "assert", "(", "(", "DestVT", "==", "MVT", "::", "f32", "||", "DestVT", "==", "MVT", "::", "f64", ")", "&&", "<STR_LIT>", "Unexpected value type.", "<STR_LIT>", ")", ";", "unsigned", "SrcReg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "SrcReg", ")", "return", "false", ";", "bool", "SrcIsKill", "=", "hasTrivialKill", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "EVT", "SrcVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "SrcVT", "==", "MVT", "::", "i16", "||", "SrcVT", "==", "MVT", "::", "i8", "||", "SrcVT", "==", "MVT", "::", "i1", ")", "{", "SrcReg", "=", "emitIntExt", "(", "SrcVT", ".", "getSimpleVT", "(", ")", ",", "SrcReg", ",", "MVT", "::", "i32", ",", "!", "Signed", ")", ";", "if", "(", "!", "SrcReg", ")", "return", "false", ";", "SrcIsKill", "=", "true", ";", "}", "unsigned", "Opc", ";", "if", "(", "SrcVT", "==", "MVT", "::", "i64", ")", "{", "if", "(", "Signed", ")", "Opc", "=", "(", "DestVT", "==", "MVT", "::", "f32", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "Opc", "=", "(", "DestVT", "==", "MVT", "::", "f32", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "{", "if", "(", "Signed", ")", "Opc", "=", "(", "DestVT", "==", "MVT", "::", "f32", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "Opc", "=", "(", "DestVT", "==", "MVT", "::", "f32", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "unsigned", "ResultReg", "=", "fastEmitInst_r", "(", "Opc", ",", "TLI", ".", "getRegClassFor", "(", "DestVT", ")", ",", "SrcReg", ",", "SrcIsKill", ")", ";", "updateValueMap", "(", "I", ",", "ResultReg", ")", ";", "return", "true", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

5,726

[ "}" ]

[ "TTI", "::", "TargetCostKind", "CostKind", "=", "TTI", "::", "TCK_RecipThroughput", ";", "int", "MaskUnpackCost", "=", "<NUM_LIT>", ";", "if", "(", "VariableMask", ")", "{", "VectorType", "*", "MaskTy", "=", "VectorType", "::", "get", "(", "Type", "::", "getInt1Ty", "(", "SrcVTy", "->", "getContext", "(", ")", ")", ",", "VF", ")", ";", "MaskUnpackCost", "=", "getScalarizationOverhead", "(", "MaskTy", ",", "DemandedElts", ",", "false", ",", "true", ")", ";", "int", "ScalarCompareCost", "=", "getCmpSelInstrCost", "(", "Instruction", "::", "ICmp", ",", "Type", "::", "getInt1Ty", "(", "SrcVTy", "->", "getContext", "(", ")", ")", ",", "nullptr", ",", "CostKind", ")", ";", "int", "BranchCost", "=", "getCFInstrCost", "(", "Instruction", "::", "Br", ",", "CostKind", ")", ";", "MaskUnpackCost", "+=", "VF", "*", "(", "BranchCost", "+", "ScalarCompareCost", ")", ";" ]

GCC

fr30

MD

next_suggestion

DSP

5,727

[ "<STR_LIT>" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>" ]

GCC

i386

CPP

stmt_completion

CPU

5,728

[ "_", "_", "A", ",", "_", "_", "B", ")", ";" ]

[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_psrawi128", "(", "(", "_", "_", "v8hi", ")" ]

GCC

rs6000

CPP

stmt_completion

CPU

5,729

[ ")", ";" ]

[ "if", "(", "offset", "==", "<NUM_LIT>", ")", "return", "base_align", ";", "return", "MIN", "(", "base_align", ",", "offset", "&", "-", "offset" ]

LLVM

AArch64

CPP

next_suggestion

CPU

5,730

[ "case", "VK_GOT_LO12", ":", "return", "<STR_LIT>", ":got_lo12:", "<STR_LIT>", ";" ]

[ "case", "VK_DTPREL_G0_NC", ":", "return", "<STR_LIT>", ":dtprel_g0_nc:", "<STR_LIT>", ";", "case", "VK_DTPREL_HI12", ":", "return", "<STR_LIT>", ":dtprel_hi12:", "<STR_LIT>", ";", "case", "VK_DTPREL_LO12", ":", "return", "<STR_LIT>", ":dtprel_lo12:", "<STR_LIT>", ";", "case", "VK_DTPREL_LO12_NC", ":", "return", "<STR_LIT>", ":dtprel_lo12_nc:", "<STR_LIT>", ";", "case", "VK_TPREL_G2", ":", "return", "<STR_LIT>", ":tprel_g2:", "<STR_LIT>", ";", "case", "VK_TPREL_G1", ":", "return", "<STR_LIT>", ":tprel_g1:", "<STR_LIT>", ";", "case", "VK_TPREL_G1_NC", ":", "return", "<STR_LIT>", ":tprel_g1_nc:", "<STR_LIT>", ";", "case", "VK_TPREL_G0", ":", "return", "<STR_LIT>", ":tprel_g0:", "<STR_LIT>", ";", "case", "VK_TPREL_G0_NC", ":", "return", "<STR_LIT>", ":tprel_g0_nc:", "<STR_LIT>", ";", "case", "VK_TPREL_HI12", ":", "return", "<STR_LIT>", ":tprel_hi12:", "<STR_LIT>", ";", "case", "VK_TPREL_LO12", ":", "return", "<STR_LIT>", ":tprel_lo12:", "<STR_LIT>", ";", "case", "VK_TPREL_LO12_NC", ":", "return", "<STR_LIT>", ":tprel_lo12_nc:", "<STR_LIT>", ";", "case", "VK_TLSDESC_LO12", ":", "return", "<STR_LIT>", ":tlsdesc_lo12:", "<STR_LIT>", ";", "case", "VK_ABS_PAGE", ":", "return", "<STR_LIT>", "<STR_LIT>", ";", "case", "VK_ABS_PAGE_NC", ":", "return", "<STR_LIT>", ":pg_hi21_nc:", "<STR_LIT>", ";", "case", "VK_GOT", ":", "return", "<STR_LIT>", ":got:", "<STR_LIT>", ";", "case", "VK_GOT_PAGE", ":", "return", "<STR_LIT>", ":got:", "<STR_LIT>", ";" ]

GCC

powerpcspe

CPP

next_suggestion

CPU

5,731

[ "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", ")", "{" ]

[ "bool", "fusion_p9_p", "(", "rtx", "addis_reg", ",", "rtx", "addis_value", ",", "rtx", "dest", ",", "rtx", "src", ")", "{", "rtx", "addr", ",", "mem", ",", "offset", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "src", ")", ";", "if", "(", "!", "base_reg_operand", "(", "addis_reg", ",", "GET_MODE", "(", "addis_reg", ")", ")", ")", "return", "false", ";", "if", "(", "!", "fusion_gpr_addis", "(", "addis_value", ",", "GET_MODE", "(", "addis_value", ")", ")", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "src", ")", "==", "FLOAT_EXTEND", "||", "GET_CODE", "(", "src", ")", "==", "ZERO_EXTEND", ")", "src", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "if", "(", "fpr_reg_operand", "(", "src", ",", "mode", ")", "||", "int_reg_operand", "(", "src", ",", "mode", ")", ")", "{", "if", "(", "!", "MEM_P", "(", "dest", ")", ")", "return", "false", ";", "mem", "=", "dest", ";", "}", "else", "if", "(", "MEM_P", "(", "src", ")", ")", "{", "if", "(", "!", "fpr_reg_operand", "(", "dest", ",", "mode", ")", "&&", "!", "int_reg_operand", "(", "dest", ",", "mode", ")", ")", "return", "false", ";", "mem", "=", "src", ";", "}", "else", "return", "false", ";", "addr", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

5,732

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zt", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]

LLVM

TMS320C64X

TD

stmt_completion

VLIW

5,733

[ "=", "<NUM_LIT>", ";" ]

[ "let", "InOperandList", "=", "!", "con", "(", "inops", ",", "(", "ins", "pred", ":", "$", "s", ")", ")", ";", "let", "Itinerary", "=", "Branch", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "hasDelaySlot" ]

LLVM

X86

CPP

next_suggestion

CPU

5,734

[ "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "MVT", "::", "v8i64", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";" ]

[ "if", "(", "SDValue", "Shuf128", "=", "lowerV4X128VectorShuffle", "(", "DL", ",", "MVT", "::", "v8i64", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "Shuf128", ";", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Repeated128Mask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "MVT", "::", "v8i64", ",", "Mask", ",", "Repeated128Mask", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "PSHUFDMask", ";", "scaleShuffleMask", "(", "<NUM_LIT>", ",", "Repeated128Mask", ",", "PSHUFDMask", ")", ";", "return", "DAG", ".", "getBitcast", "(", "MVT", "::", "v8i64", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v16i32", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v16i32", ",", "V1", ")", ",", "getV4X86ShuffleImm8ForMask", "(", "PSHUFDMask", ",", "DL", ",", "DAG", ")", ")", ")", ";", "}", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "Repeated256Mask", ";", "if", "(", "is256BitLaneRepeatedShuffleMask", "(", "MVT", "::", "v8i64", ",", "Mask", ",", "Repeated256Mask", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v8i64", ",", "V1", ",", "getV4X86ShuffleImm8ForMask", "(", "Repeated256Mask", ",", "DL", ",", "DAG", ")", ")", ";", "}", "if", "(", "SDValue", "Shift", "=", "lowerVectorShuffleAsShift", "(", "DL", ",", "MVT", "::", "v8i64", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Shift", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsRotate", "(", "DL", ",", "MVT", "::", "v8i64", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "MVT", "::", "v8i64", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "Unpck", "=", "lowerVectorShuffleWithUNPCK", "(", "DL", ",", "MVT", "::", "v8i64", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "Unpck", ";", "if", "(", "SDValue", "V", "=", "lowerVectorShuffleToEXPAND", "(", "DL", ",", "MVT", "::", "v8i64", ",", "Zeroable", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ",", "Subtarget", ")", ")", "return", "V", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

5,735

[ "let", "isCompare", "=", "<NUM_LIT>", ";" ]

[ "def", "C2_cmpgtp", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeALU64", ">", ",", "Enc_fcf7a7", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

5,736

[ "}" ]

[ "assert", "(", "NumBits", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Only support byte sized shifts", "<STR_LIT>", ")", ";", "SDValue", "ShiftVal", "=", "DAG", ".", "getTargetConstant", "(", "NumBits", "/", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i8", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "ShVT", ",", "SrcOp", ",", "ShiftVal", ")", ")", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

5,737

[ ".", "getWavefrontSize", "(", ")", ")", ";" ]

[ "const", "SIInstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", "=", "I", "->", "getOpcode", "(", ")", ";", "bool", "IsDestroy", "=", "Opc", "==", "TII", "->", "getCallFrameDestroyOpcode", "(", ")", ";", "uint64_t", "CalleePopAmount", "=", "IsDestroy", "?", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ":", "<NUM_LIT>", ";", "if", "(", "!", "hasReservedCallFrame", "(", "MF", ")", ")", "{", "Amount", "=", "alignTo", "(", "Amount", ",", "getStackAlign", "(", ")", ")", ";", "assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Amount", ")", "&&", "<STR_LIT>", "exceeded stack address space size", "<STR_LIT>", ")", ";", "const", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "unsigned", "SPReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "unsigned", "Op", "=", "IsDestroy", "?", "AMDGPU", "::", "S_SUB_U32", ":", "AMDGPU", "::", "S_ADD_U32", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Op", ")", ",", "SPReg", ")", ".", "addReg", "(", "SPReg", ")", ".", "addImm", "(", "Amount", "*", "ST" ]

LLVM

Mips

CPP

code_generation

CPU

5,738

[ "void", "MipsTargetLowering", "::", "HandleByVal", "(", "CCState", "*", "State", ",", "unsigned", "&", "Size", ",", "unsigned", "Align", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFL", "=", "Subtarget", ".", "getFrameLowering", "(", ")", ";", "assert", "(", "Size", "&&", "<STR_LIT>", "Byval argument's size shouldn't be 0.", "<STR_LIT>", ")", ";", "Align", "=", "std", "::", "min", "(", "Align", ",", "TFL", "->", "getStackAlignment", "(", ")", ")", ";", "unsigned", "FirstReg", "=", "<NUM_LIT>", ";", "unsigned", "NumRegs", "=", "<NUM_LIT>", ";", "if", "(", "State", "->", "getCallingConv", "(", ")", "!=", "CallingConv", "::", "Fast", ")", "{", "unsigned", "RegSizeInBytes", "=", "Subtarget", ".", "getGPRSizeInBytes", "(", ")", ";", "const", "ArrayRef", "<", "MCPhysReg", ">", "IntArgRegs", "=", "ABI", ".", "GetByValArgRegs", "(", ")", ";", "const", "MCPhysReg", "*", "ShadowRegs", "=", "ABI", ".", "IsO32", "(", ")", "?", "IntArgRegs", ".", "data", "(", ")", ":", "Mips64DPRegs", ";", "assert", "(", "!", "(", "Align", "%", "RegSizeInBytes", ")", "&&", "<STR_LIT>", "Byval argument's alignment should be a multiple of", "<STR_LIT>", "<STR_LIT>", "RegSizeInBytes.", "<STR_LIT>", ")", ";", "FirstReg", "=", "State", "->", "getFirstUnallocated", "(", "IntArgRegs", ")", ";", "if", "(", "(", "Align", ">", "RegSizeInBytes", ")", "&&", "(", "FirstReg", "%", "<NUM_LIT>", ")", ")", "{", "State", "->", "AllocateReg", "(", "IntArgRegs", "[", "FirstReg", "]", ",", "ShadowRegs", "[", "FirstReg", "]", ")", ";", "++", "FirstReg", ";", "}", "Size", "=", "RoundUpToAlignment", "(", "Size", ",", "RegSizeInBytes", ")", ";", "for", "(", "unsigned", "I", "=", "FirstReg", ";", "Size", ">", "<NUM_LIT>", "&&", "(", "I", "<", "IntArgRegs", ".", "size", "(", ")", ")", ";", "Size", "-=", "RegSizeInBytes", ",", "++", "I", ",", "++", "NumRegs", ")", "State", "->", "AllocateReg", "(", "IntArgRegs", "[", "I", "]", ",", "ShadowRegs", "[", "I", "]", ")", ";", "}", "State", "->", "addInRegsParamInfo", "(", "FirstReg", ",", "FirstReg", "+", "NumRegs", ")", ";", "}" ]

[ "Target-specific", "cleanup", "for", "formal", "ByVal", "parameters", "." ]

LLVM

AArch64

CPP

next_suggestion

CPU

5,739

[ "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";" ]

[ "if", "(", "MF", ".", "getProperties", "(", ")", ".", "hasProperty", "(", "MachineFunctionProperties", "::", "Property", "::", "FailedISel", ")", ")", "return", "false", ";", "auto", "*", "TPC", "=", "&", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

5,740

[ "unsigned", "XReg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "X86", "::", "sub_xmm", ")", ";" ]

[ "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "if", "(", "MI", "->", "killsRegister", "(", "Reg", ",", "TRI", ")", ")", "return", ";", "if", "(", "X86", "::", "VR128RegClass", ".", "contains", "(", "Reg", ")", ")", "{", "bool", "HasAVX", "=", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "hasAVX", "(", ")", ";", "unsigned", "Opc", "=", "HasAVX", "?", "X86", "::", "VXORPSrr", ":", "X86", "::", "XORPSrr", ";", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opc", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "Reg", ",", "RegState", "::", "Undef", ")", ";", "}", "else", "if", "(", "X86", "::", "VR256RegClass", ".", "contains", "(", "Reg", ")", ")", "{" ]

GCC

s390

CPP

stmt_completion

MPU

5,741

[ "(", "symbol_ref", ")", ")", "return", "true", ";" ]

[ "tree", "decl", ";", "if", "(", "symbol_ref", "==", "s390_got_symbol", "(", ")", "||", "CONSTANT_POOL_ADDRESS_P" ]

GCC

aarch64

CPP

stmt_completion

CPU

5,742

[ "b", ")", "{" ]

[ "vtstq_u16", "(", "uint16x8_t", "_", "_", "a", ",", "uint16x8_t", "_", "_" ]

LLVM

Mips

CPP

next_suggestion

CPU

5,743

[ "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", "<STR_LIT>", "mips32", "<STR_LIT>", ";" ]

[ "MipsSubtarget", "::", "MipsSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "little", ")", ":", "MipsGenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "MipsArchVersion", "(", "Mips32", ")", ",", "MipsABI", "(", "UnknownABI", ")", ",", "IsLittle", "(", "little", ")", ",", "IsSingleFloat", "(", "false", ")", ",", "IsFP64bit", "(", "false", ")", ",", "IsGP64bit", "(", "false", ")", ",", "HasVFPU", "(", "false", ")", ",", "IsLinux", "(", "true", ")", ",", "HasSEInReg", "(", "false", ")", ",", "HasCondMov", "(", "false", ")", ",", "HasMulDivAdd", "(", "false", ")", ",", "HasMinMax", "(", "false", ")", ",", "HasSwap", "(", "false", ")", ",", "HasBitCount", "(", "false", ")", "{", "std", "::", "string", "CPUName", "=", "CPU", ";" ]

GCC

nds32

MD

stmt_completion

CPU

5,744

[ ")", ")" ]

[ "(", "parallel", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "rtx", "result0", "=", "gen_reg_rtx", "(", "SImode", ")", "rtx", "result1", "=", "gen_reg_rtx", "(", "SImode", ")", "emit_insn", "(", "gen_mulhisi3v", "(", "result0", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "emit_insn", "(", "gen_mulhisi3v", "(", "result1", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

5,745

[ "return", "(", "Offset", ">=", "Hexagon_MEMB_AUTOINC_MIN", "&&", "Offset", "<=", "Hexagon_MEMB_AUTOINC_MAX", ")", ";" ]

[ "return", "(", "Offset", ">=", "Hexagon_MEMW_AUTOINC_MIN", "&&", "Offset", "<=", "Hexagon_MEMW_AUTOINC_MAX", "&&", "(", "Offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "}", "if", "(", "VT", "==", "MVT", "::", "i16", ")", "{", "return", "(", "Offset", ">=", "Hexagon_MEMH_AUTOINC_MIN", "&&", "Offset", "<=", "Hexagon_MEMH_AUTOINC_MAX", "&&", "(", "Offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "}", "if", "(", "VT", "==", "MVT", "::", "i8", ")", "{" ]

LLVM

AArch64

CPP

next_suggestion

CPU

5,746

[ "}" ]

[ "SDValue", "RegSeq", "=", "Is128Bit", "?", "createQTuple", "(", "Regs", ")", ":", "createDTuple", "(", "Regs", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "RegSeq", ",", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "}", ";", "SDNode", "*", "St", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "dl", ",", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "Ops", ")", ";", "return", "St", ";" ]

GCC

aarch64

MD

next_suggestion

CPU

5,747

[ "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", "=", "CONSTM1_RTX", "(", "VNx16BImode", ")" ]

[ "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "{", "return", "aarch64_output_sve_ptrues", "(", "operands", "[", "<NUM_LIT>", "]", ")", "}", "<STR_LIT>", "{" ]

GCC

aarch64

CPP

program_repair

CPU

5,748

[ "<FIXS>", "if", "(", "GET_CODE", "(", "x", ")", "!=", "MEM", "||", "(", "code", "==", "'", "y", "'", "&&", "GET_MODE_SIZE", "(", "mode", ")", "!=", "<NUM_LIT>", ")", ")", "<FIXE>", "<FIXS>", "mode", "=", "DFmode", ";", "<FIXE>", "<FIXS>", "if", "(", "!", "aarch64_print_ldpstp_address", "(", "f", ",", "mode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "output_operand_lossage", "(", "<STR_LIT>", "invalid operand prefix '%%%c'", "<STR_LIT>", ",", "code", ")", ";", "<FIXE>" ]

[ "{", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", ";", "<BUGS>", "if", "(", "GET_CODE", "(", "x", ")", "!=", "MEM", ")", "<BUGE>", "{", "output_operand_lossage", "(", "<STR_LIT>", "invalid operand for '%%%c'", "<STR_LIT>", ",", "code", ")", ";", "return", ";", "}", "if", "(", "code", "==", "'", "y", "'", ")", "<BUGS>", "{", "gcc_assert", "(", "GET_MODE_SIZE", "(", "mode", ")", "==", "<NUM_LIT>", ")", ";", "mode", "=", "DFmode", ";", "}", "<BUGE>", "<BUGS>", "aarch64_print_ldpstp_address", "(", "f", ",", "mode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "}", "break", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

5,749

[ "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "desthi", ")", ".", "addReg", "(", "GPRPair0", ",", "<NUM_LIT>", ",", "ARM", "::", "gsub_1", ")", ";" ]

[ "unsigned", "valhi", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "isThumb2", "=", "Subtarget", "->", "isThumb2", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "if", "(", "isThumb2", ")", "{", "MRI", ".", "constrainRegClass", "(", "destlo", ",", "&", "ARM", "::", "rGPRRegClass", ")", ";", "MRI", ".", "constrainRegClass", "(", "desthi", ",", "&", "ARM", "::", "rGPRRegClass", ")", ";", "MRI", ".", "constrainRegClass", "(", "ptr", ",", "&", "ARM", "::", "rGPRRegClass", ")", ";", "}", "MachineBasicBlock", "*", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "contBB", "=", "<NUM_LIT>", ",", "*", "cont2BB", "=", "<NUM_LIT>", ";", "if", "(", "IsCmpxchg", "||", "IsMinMax", ")", "contBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "if", "(", "IsCmpxchg", ")", "cont2BB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "if", "(", "IsCmpxchg", "||", "IsMinMax", ")", "MF", "->", "insert", "(", "It", ",", "contBB", ")", ";", "if", "(", "IsCmpxchg", ")", "MF", "->", "insert", "(", "It", ",", "cont2BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "isThumb2", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "ARM", "::", "tGPRRegClass", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "ARM", "::", "GPRRegClass", ";", "unsigned", "storesuccess", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "if", "(", "isThumb2", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "t2LDREXD", ")", ")", ".", "addReg", "(", "destlo", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "desthi", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "}", "else", "{", "unsigned", "GPRPair0", "=", "MRI", ".", "createVirtualRegister", "(", "&", "ARM", "::", "GPRPairRegClass", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ARM", "::", "LDREXD", ")", ")", ".", "addReg", "(", "GPRPair0", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "ptr", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "destlo", ")", ".", "addReg", "(", "GPRPair0", ",", "<NUM_LIT>", ",", "ARM", "::", "gsub_0", ")", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

5,750

[ "llvm_unreachable", "(", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";" ]

[ "SDValue", "Val", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InGlue", ")", ";", "Chain", "=", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InGlue", "=", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "VA", ".", "isMemLoc", "(", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "TODO: return values in memory", "<STR_LIT>", ")", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", "unknown argument location type", "<STR_LIT>", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertZext", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Val", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "case", "CCValAssign", "::", "SExt", ":", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertSext", ",", "DL", ",", "VA", ".", "getLocVT", "(", ")", ",", "Val", ",", "DAG", ".", "getValueType", "(", "VA", ".", "getValVT", "(", ")", ")", ")", ";", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "default", ":" ]

LLVM

X86

TD

program_repair

CPU

5,751

[ "<FIXS>", "(", "i32", "FROUND_CURRENT", ")", ")", ",", "itins", ".", "rr", ">", ",", "Sched", "[", "itins", ".", "Sched", "]", ">", ";", "<FIXE>" ]

[ "(", "_", ".", "VT", "_", ".", "RC", ":", "$", "src2", ")", ",", "(", "_src3VT", ".", "VT", "_src3VT", ".", "RC", ":", "$", "src3", ")", ",", "(", "i32", "imm", ":", "$", "src4", ")", ",", "<BUGS>", "(", "i32", "FROUND_CURRENT", ")", ")", ">", ";", "<BUGE>", "defm", "rrib", ":", "AVX512_maskable_3src_scalar", "opc", ",", "MRMSrcReg", ",", "_", ",", "(", "outs", "_", ".", "RC", ":", "$", "dst", ")", ",", "(", "ins", "_", ".", "RC", ":", "$", "src2", ",", "_", ".", "RC", ":", "$", "src3", ",", "i32u8imm", ":", "$", "src4", ")", ",", "OpcodeStr", "#", "#", "_", ".", "Suffix", ",", "<STR_LIT>", "," ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

5,752

[ "}" ]

[ "for", "(", "Register", "Reg", ":", "ConstrainRegs", ")", "MRI", "->", "constrainRegClass", "(", "Reg", ",", "&", "AMDGPU", "::", "SReg_1_XEXECRegClass", ")", ";", "ConstrainRegs", ".", "clear", "(", ")", ";", "return", "Changed", ";" ]

GCC

rs6000

CPP

program_repair

CPU

5,753

[ "<FIXS>", "if", "(", "(", "TARGET_SOFT_FLOAT", "||", "!", "TARGET_FPRS", ")", "&&", "mode", "!=", "DImode", ")", "<FIXE>" ]

[ "return", "<NUM_LIT>", ";", "<BUGS>", "if", "(", "TARGET_SOFT_FLOAT", "&&", "mode", "!=", "DImode", ")", "<BUGE>", "return", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

5,754

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "F2_conv_sf2w", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_5e2823", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

CPP

program_repair

CPU

5,755

[ "<FIXS>", "<FIXE>", "<FIXS>", "#", "include", "<STR_LIT>", "ARMFrameLowering.h", "<STR_LIT>", "<FIXE>" ]

[ "#", "include", "<STR_LIT>", "ARMTargetMachine.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "ARMFrameLowering.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "ARM.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/PassManager.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "llvm/CodeGen/Passes.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/MC/MCAsmInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/CommandLine.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/FormattedStream.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/TargetRegistry.h", "<STR_LIT>" ]

LLVM

DLX

CPP

code_generation

CPU

5,756

[ "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]

[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]

LLVM

VE

CPP

next_suggestion

CPU

5,757

[ "return", "Value", ">=", "<NUM_LIT>", "&&", "Value", "<", "<NUM_LIT>", ";" ]

[ "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "if", "(", "const", "auto", "*", "ConstExpr", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Imm", ".", "Val", ")", ")", "{", "int64_t", "Value", "=", "ConstExpr", "->", "getValue", "(", ")", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

5,758

[ "Overflow", "=", "High", "-", "Alignment", ".", "value", "(", ")", ";" ]

[ "const", "uint32_t", "MaxOffset", "=", "SIInstrInfo", "::", "getMaxMUBUFImmOffset", "(", "ST", ")", ";", "const", "uint32_t", "MaxImm", "=", "alignDown", "(", "MaxOffset", ",", "Alignment", ".", "value", "(", ")", ")", ";", "uint32_t", "Overflow", "=", "<NUM_LIT>", ";", "if", "(", "Imm", ">", "MaxImm", ")", "{", "if", "(", "Imm", "<=", "MaxImm", "+", "<NUM_LIT>", ")", "{", "Overflow", "=", "Imm", "-", "MaxImm", ";", "Imm", "=", "MaxImm", ";", "}", "else", "{", "uint32_t", "High", "=", "(", "Imm", "+", "Alignment", ".", "value", "(", ")", ")", "&", "~", "MaxOffset", ";", "uint32_t", "Low", "=", "(", "Imm", "+", "Alignment", ".", "value", "(", ")", ")", "&", "MaxOffset", ";", "Imm", "=", "Low", ";" ]

GCC

i386

MD

next_suggestion

CPU

5,759

[ "operands", "[", "<NUM_LIT>", "]", "=", "gen_highpart", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]

[ "(", "define_split", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "vec_merge", ":", "V4SI", "(", "vec_duplicate", ":", "V4SI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "{", "operands", "[", "<NUM_LIT>", "]", "=", "lowpart_subreg", "(", "V4SImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ")" ]

GCC

sh

MD

next_suggestion

CPU

5,760

[ "}", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lshiftrt", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "T_REG", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "if", "(", "!", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "|", "|", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "!", "=", "<NUM_LIT>", ")", "FAIL" ]

GCC

sh

CPP

stmt_completion

CPU

5,761

[ "<STR_LIT>", "brk", "<STR_LIT>", ")", ";" ]

[ "_", "_", "inline__", "static", "void", "sh_media_BRK", "(", "void", ")", "{", "_", "_", "asm__", "_", "_", "volatile__", "(" ]

GCC

aarch64

CPP

stmt_completion

CPU

5,762

[ "_", "_", "b", ",", "_", "_", "c", ")", ";" ]

[ "return", "_", "_", "builtin_aarch64_sqdmulh_lanev8hi", "(", "_", "_", "a", "," ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

5,763

[ "return", "MI", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_MOV_FED_B32", ";" ]

[ "if", "(", "!", "Use", ".", "isReg", "(", ")", "||", "TRI", "->", "isVGPR", "(", "MF", ".", "getRegInfo", "(", ")", ",", "Use", ".", "getReg", "(", ")", ")", ")", "continue", ";", "auto", "IsHazardFn", "=", "[", "]", "(", "MachineInstr", "*", "MI", ")", "{" ]

LLVM

ARM

TD

stmt_completion

CPU

5,764

[ "}", ",", "<STR_LIT>", ",", "v2i32", ",", "load", ",", "addrmode6dupalign32", ">", ";" ]

[ "def", "VLD1DUPd32", ":", "VLD1DUP", "<", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?" ]

LLVM

X86

TD

program_repair

CPU

5,765

[ "<FIXS>", "XOP", ",", "VVVV", ",", "XOP9", ",", "Sched", "[", "Sched", "]", ">", ";", "<FIXE>", "<FIXS>", "XOP", ",", "VVVV", ",", "XOP9", ",", "Sched", "[", "Sched", ".", "Folded", "]", ">", ";", "<FIXE>" ]

[ "let", "hasSideEffects", "=", "<NUM_LIT>", "in", "{", "def", "rr", ":", "I", "opc", ",", "FormReg", ",", "(", "outs", "RC", ":", "$", "dst", ")", ",", "(", "ins", "RC", ":", "$", "src", ")", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "[", "]", ">", ",", "<BUGS>", "XOP_4V", ",", "XOP9", ",", "Sched", "[", "Sched", "]", ">", ";", "<BUGE>", "let", "mayLoad", "=", "<NUM_LIT>", "indef", "rm", ":", "I", "opc", ",", "FormMem", ",", "(", "outs", "RC", ":", "$", "dst", ")", ",", "(", "ins", "x86memop", ":", "$", "src", ")", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "[", "]", ">", ",", "<BUGS>", "XOP_4V", ",", "XOP9", ",", "Sched", "[", "Sched", ".", "Folded", "]", ">", ";", "<BUGE>", "}", "}" ]

LLVM

ARM

CPP

stmt_completion

CPU

5,766

[ "else", "{" ]

[ "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ")", "{", "MCSymbol", "*", "PCLabel", "=", "getPICLabel", "(", "DL", "->", "getPrivateGlobalPrefix", "(", ")", ",", "getFunctionNumber", "(", ")", ",", "ACPV", "->", "getLabelId", "(", ")", ",", "OutContext", ")", ";", "const", "MCExpr", "*", "PCRelExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "PCLabel", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "CreateAdd", "(", "PCRelExpr", ",", "MCConstantExpr", "::", "Create", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ",", "OutContext", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "mustAddCurrentAddress", "(", ")", ")", "{", "MCSymbol", "*", "DotSym", "=", "OutContext", ".", "CreateTempSymbol", "(", ")", ";", "OutStreamer", ".", "EmitLabel", "(", "DotSym", ")", ";", "const", "MCExpr", "*", "DotExpr", "=", "MCSymbolRefExpr", "::", "Create", "(", "DotSym", ",", "OutContext", ")", ";", "PCRelExpr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "PCRelExpr", ",", "DotExpr", ",", "OutContext", ")", ";", "}", "Expr", "=", "MCBinaryExpr", "::", "CreateSub", "(", "Expr", ",", "PCRelExpr", ",", "OutContext", ")", ";", "}" ]

GCC

xtensa

MD

stmt_completion

MPU

5,767

[ "<STR_LIT>", ")", "]", ")" ]

[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t" ]

GCC

nds32

MD

stmt_completion

CPU

5,768

[ "const_int", "<NUM_LIT>", ")", ")" ]

[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(" ]

GCC

nds32

MD

stmt_completion

CPU

5,769

[ "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "SI", "(", "not", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

5,770

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "InputType", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

TD

program_repair

CPU

5,771

[ "<FIXS>", "(", "EXT_ZZI", "ZPR", ":", "$", "Z1", ",", "ZPR", ":", "$", "Z2", ",", "imm0_255", ":", "$", "index", ")", ">", ";", "<FIXE>", "<FIXS>", "(", "EXT_ZZI", "ZPR", ":", "$", "Z1", ",", "ZPR", ":", "$", "Z2", ",", "imm0_255", ":", "$", "index", ")", ">", ";", "<FIXE>", "<FIXS>", "(", "EXT_ZZI", "ZPR", ":", "$", "Z1", ",", "ZPR", ":", "$", "Z2", ",", "imm0_255", ":", "$", "index", ")", ">", ";", "<FIXE>", "<FIXS>", "(", "EXT_ZZI", "ZPR", ":", "$", "Z1", ",", "ZPR", ":", "$", "Z2", ",", "imm0_255", ":", "$", "index", ")", ">", ";", "<FIXE>" ]

[ "def", ":", "Pat", "(", "nxv16i8", "(", "vector_splice", "(", "nxv16i8", "ZPR", ":", "$", "Z1", ")", ",", "(", "nxv16i8", "ZPR", ":", "$", "Z2", ")", ",", "(", "i64", "(", "sve_ext_imm_0_255", "i32", ":", "$", "index", ")", ")", ")", ")", ",", "<BUGS>", "(", "EXT_ZZI", "ZPR", ":", "$", "Z1", ",", "ZPR", ":", "$", "Z2", ",", "sve_ext_imm_0_255", ":", "$", "index", ")", ">", ";", "<BUGE>", "def", ":", "Pat", "(", "nxv8i16", "(", "vector_splice", "(", "nxv8i16", "ZPR", ":", "$", "Z1", ")", ",", "(", "nxv8i16", "ZPR", ":", "$", "Z2", ")", ",", "(", "i64", "(", "sve_ext_imm_0_127", "i32", ":", "$", "index", ")", ")", ")", ")", ",", "<BUGS>", "(", "EXT_ZZI", "ZPR", ":", "$", "Z1", ",", "ZPR", ":", "$", "Z2", ",", "sve_ext_imm_0_127", ":", "$", "index", ")", ">", ";", "<BUGE>", "def", ":", "Pat", "(", "nxv4i32", "(", "vector_splice", "(", "nxv4i32", "ZPR", ":", "$", "Z1", ")", ",", "(", "nxv4i32", "ZPR", ":", "$", "Z2", ")", ",", "(", "i64", "(", "sve_ext_imm_0_63", "i32", ":", "$", "index", ")", ")", ")", ")", ",", "<BUGS>", "(", "EXT_ZZI", "ZPR", ":", "$", "Z1", ",", "ZPR", ":", "$", "Z2", ",", "sve_ext_imm_0_63", ":", "$", "index", ")", ">", ";", "<BUGE>", "def", ":", "Pat", "(", "nxv2i64", "(", "vector_splice", "(", "nxv2i64", "ZPR", ":", "$", "Z1", ")", ",", "(", "nxv2i64", "ZPR", ":", "$", "Z2", ")", ",", "(", "i64", "(", "sve_ext_imm_0_31", "i32", ":", "$", "index", ")", ")", ")", ")", ",", "<BUGS>", "(", "EXT_ZZI", "ZPR", ":", "$", "Z1", ",", "ZPR", ":", "$", "Z2", ",", "sve_ext_imm_0_31", ":", "$", "index", ")", ">", ";", "<BUGE>", "}" ]

GCC

s390

MD

stmt_completion

MPU

5,772

[ ")", "]", ")" ]

[ "(", "clobber", "(", "reg", ":", "CC", "CC_REGNUM", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

CellSPU

CPP

next_suggestion

MPU

5,773

[ "SDValue", "result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "VT", ",", "ValOp", ")", ",", "VecOp", ",", "DAG", ".", "getNode", "(", "ISD", "::", "BIT_CONVERT", ",", "dl", ",", "MVT", "::", "v4i32", ",", "ShufMask", ")", ")", ";" ]

[ "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "IdxOp", ")", ";", "assert", "(", "CN", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", "LowerINSERT_VECTOR_ELT: Index is not constant!", "<STR_LIT>", ")", ";", "MVT", "PtrVT", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "getPointerTy", "(", ")", ";", "SDValue", "Pointer", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "PtrVT", ",", "DAG", ".", "getRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "PtrVT", ")", ",", "DAG", ".", "getConstant", "(", "CN", "->", "getSExtValue", "(", ")", ",", "PtrVT", ")", ")", ";", "SDValue", "ShufMask", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Pointer", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

5,774

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

5,775

[ ",", "MachineMemOperand", "::", "MOStore", ",", "useAM3", ")", ";" ]

[ "StrOpc", "=", "ARM", "::", "STRBi12", ";", "}", "break", ";", "case", "MVT", "::", "i16", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "<NUM_LIT>", "&&", "Addr", ".", "Offset", ">", "-", "<NUM_LIT>", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "ARM", "::", "t2STRHi8", ";", "else", "StrOpc", "=", "ARM", "::", "t2STRHi12", ";", "}", "else", "{", "StrOpc", "=", "ARM", "::", "STRH", ";", "useAM3", "=", "true", ";", "}", "break", ";", "case", "MVT", "::", "i32", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if", "(", "isThumb2", ")", "{", "if", "(", "Addr", ".", "Offset", "<", "<NUM_LIT>", "&&", "Addr", ".", "Offset", ">", "-", "<NUM_LIT>", "&&", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "StrOpc", "=", "ARM", "::", "t2STRi8", ";", "else", "StrOpc", "=", "ARM", "::", "t2STRi12", ";", "}", "else", "{", "StrOpc", "=", "ARM", "::", "STRi12", ";", "}", "break", ";", "case", "MVT", "::", "f32", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", ")", "{", "unsigned", "MoveReg", "=", "createResultReg", "(", "TLI", ".", "getRegClassFor", "(", "MVT", "::", "i32", ")", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "ARM", "::", "VMOVRS", ")", ",", "MoveReg", ")", ".", "addReg", "(", "SrcReg", ")", ")", ";", "SrcReg", "=", "MoveReg", ";", "VT", "=", "MVT", "::", "i32", ";", "StrOpc", "=", "isThumb2", "?", "ARM", "::", "t2STRi12", ":", "ARM", "::", "STRi12", ";", "}", "else", "{", "StrOpc", "=", "ARM", "::", "VSTRS", ";", "}", "break", ";", "case", "MVT", "::", "f64", ":", "if", "(", "!", "Subtarget", "->", "hasVFP2", "(", ")", ")", "return", "false", ";", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", ")", "return", "false", ";", "StrOpc", "=", "ARM", "::", "VSTRD", ";", "break", ";", "}", "ARMSimplifyAddress", "(", "Addr", ",", "VT", ",", "useAM3", ")", ";", "SrcReg", "=", "constrainOperandRegClass", "(", "TII", ".", "get", "(", "StrOpc", ")", ",", "SrcReg", ",", "<NUM_LIT>", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "StrOpc", ")", ")", ".", "addReg", "(", "SrcReg", ")", ";", "AddLoadStoreOperands", "(", "VT", ",", "Addr", ",", "MIB" ]

GCC

i386

MD

next_suggestion

CPU

5,776

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VEC_GATHER_MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VEC_GATHER_MODE", "[", "(", "pc", ")", "(", "match_operator", ":", "<", "ssescalarmode", ">", "<NUM_LIT>", "<STR_LIT>", "[", "(", "unspec", ":", "P", "[", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "<", "VEC_GATHER_IDXSI", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VSIBADDR", ")", "]", ")", "(", "mem", ":", "BLK", "(", "scratch", ")", ")", "(", "match_operand", ":", "VEC_GATHER_MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_GATHER", ")", ")", "(", "clobber", "(", "match_scratch", ":", "VEC_GATHER_MODE", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

5,777

[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "VReg ", "<STR_LIT>", "<<", "VReg", "<<", "<STR_LIT>", " -> WAReg ", "<STR_LIT>", "<<", "(", "INT32_MIN", "|", "NumStackRegs", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";" ]

[ "unsigned", "NumVRegs", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getNumVirtRegs", "(", ")", ";", "unsigned", "NumStackRegs", "=", "<NUM_LIT>", ";", "unsigned", "CurReg", "=", "MFI", ".", "getParams", "(", ")", ".", "size", "(", ")", ";", "for", "(", "unsigned", "VRegIdx", "=", "<NUM_LIT>", ";", "VRegIdx", "<", "NumVRegs", ";", "++", "VRegIdx", ")", "{", "unsigned", "VReg", "=", "Register", "::", "index2VirtReg", "(", "VRegIdx", ")", ";", "if", "(", "MRI", ".", "use_empty", "(", "VReg", ")", ")", "continue", ";", "if", "(", "MFI", ".", "isVRegStackified", "(", "VReg", ")", ")", "{" ]

LLVM

ARM

CPP

stmt_completion

CPU

5,778

[ "TT", ")", ",", "Subtarget", "(", "TT", ",", "FS", ",", "isThumb", ")", ",", "JITInfo", "(", ")", ",", "InstrItins", "(", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", "{" ]

[ "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "isThumb", ")", ":", "LLVMTargetMachine", "(", "T", "," ]

GCC

rx

CPP

stmt_completion

CPU

5,779

[ ";" ]

[ "if", "(", "reg", "&&", "!", "REG_P", "(", "arg", ")", ")", "arg", "=", "force_reg", "(", "SImode", ",", "arg", ")", ";", "emit_insn", "(", "gen_func", "(", "arg", ")", ")", ";", "return", "NULL_RTX" ]

GCC

i386

CPP

stmt_completion

CPU

5,780

[ "_", "_", "A", ")", ";" ]

[ "return", "_", "mm_set_epi32", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]

GCC

i386

MD

next_suggestion

CPU

5,781

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "match_test", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM

TD

next_suggestion

CPU

5,782

[ "}", "]", ">", ";" ]

[ "class", "releasing_store", "<", "PatFrag", "base", ">", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ",", "node", ":", "$", "val", ")", ",", "(", "base", "node", ":", "$", "ptr", ",", "node", ":", "$", "val", ")", ",", "[", "{", "AtomicOrdering", "Ordering", "=", "cast", "<", "AtomicSDNode", ">", "(", "N", ")", "-", ">", "getOrdering", "(", ")", ";", "return", "isAtLeastRelease", "(", "Ordering", ")", ";" ]

GCC

rl78

MD

next_suggestion

MPU

5,783

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "reg", ":", "QI", "ES_REG", ")", ")", "]", "<STR_LIT>" ]

GCC

powerpcspe

CPP

next_suggestion

CPU

5,784

[ "}" ]

[ "union", "{", "qword", "q", ";", "int", "i", "[", "<NUM_LIT>", "]", ";", "}", "x", ";", "x", ".", "i", "[", "<NUM_LIT>", "]", "=", "i", ";", "return", "(", "x", ".", "q", ")", ";" ]

GCC

i386

MD

stmt_completion

CPU

5,785

[ "match_dup", "<NUM_LIT>", ")", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "SWI48DWI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SWI48DWI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "P", "SP_REG", ")", "(", "plus", ":", "P", "(", "reg", ":", "P", "SP_REG", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(" ]

GCC

powerpcspe

MD

next_suggestion

CPU

5,786

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

i386

MD

next_suggestion

CPU

5,787

[ "{" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec", ":", "BLK", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_MFENCE", ")", ")", "]", "<STR_LIT>" ]

LLVM

ARM

TD

next_suggestion

CPU

5,788

[ "let", "PredicateMethod", "=", "<STR_LIT>", "#", "shift", "#", "<STR_LIT>", ";" ]

[ "class", "MemRegRQOffsetAsmOperand", "<", "int", "shift", ">", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", "#", "shift", "#", "<STR_LIT>", ";" ]

GCC

i386

MD

next_suggestion

CPU

5,789

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V4SI", "[", "(", "match_operand", ":", "V4DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_FIX_NOTRUNC", ")", ")", "]" ]

LLVM

ARM

CPP

stmt_completion

CPU

5,790

[ ";" ]

[ "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "N", "->", "getDebugLoc", "(", ")", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "MVT", "::", "i32", ")", ")", ";", "break", ";", "case", "ISD", "::", "SRA", ":", "case", "ISD", "::", "SRL", ":", "if", "(", "isVShiftRImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "false", ",", "false", ",", "Cnt", ")", ")", "{", "unsigned", "VShiftOpc", "=", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SRA", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getNode", "(", "VShiftOpc", ",", "N", "->", "getDebugLoc", "(", ")", ",", "VT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "Cnt", ",", "MVT", "::", "i32", ")", ")", ";", "}", "}", "return", "SDValue", "(", ")" ]

GCC

mips

MD

stmt_completion

CPU

5,791

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit" ]

LLVM

Mips

CPP

next_suggestion

CPU

5,792

[ "}" ]

[ "FunctionPass", "*", "llvm", "::", "createMipsISelDag", "(", "MipsTargetMachine", "&", "TM", ")", "{", "return", "new", "MipsDAGToDAGISel", "(", "TM", ")", ";" ]

LLVM

PowerPC

TD

stmt_completion

CPU

5,793

[ "fpextend", "f64", ":", "$", "vB", ")", ")", "]", ">", ";" ]

[ "def", "XSCVDPQP", ":", "X_VT5_XO5_VB5_TyVB", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "vfrc", ",", "[", "(", "set", "f128", ":", "$", "vT", ",", "(" ]

GCC

i386

CPP

stmt_completion

CPU

5,794

[ "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_getmant_ps", "(", "_", "_", "m128", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128", "_", "_", "A", ",", "_", "MM_MANTISSA_NORM_ENUM", "_", "_", "B", ",", "_", "MM_MANTISSA_SIGN_ENUM", "_", "_", "C", ")", "{", "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_getmantps128_mask", "(", "(", "_", "_", "v4sf", ")", "_", "_", "A", ",", "(", "_", "_", "C", "<<", "<NUM_LIT>", ")", "|", "_", "_", "B", ",", "(", "_", "_", "v4sf", ")", "_", "_", "W", ",", "(", "_" ]

GCC

rs6000

CPP

code_generation

CPU

5,795

[ "static", "int", "redefine_groups", "(", "FILE", "*", "dump", ",", "int", "sched_verbose", ",", "rtx", "prev_head_insn", ",", "rtx", "tail", ")", "{", "rtx", "insn", ",", "next_insn", ";", "int", "issue_rate", ";", "int", "can_issue_more", ";", "int", "slot", ",", "i", ";", "bool", "group_end", ";", "int", "group_count", "=", "<NUM_LIT>", ";", "rtx", "*", "group_insns", ";", "issue_rate", "=", "rs6000_issue_rate", "(", ")", ";", "group_insns", "=", "alloca", "(", "issue_rate", "*", "sizeof", "(", "rtx", ")", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "issue_rate", ";", "i", "++", ")", "{", "group_insns", "[", "i", "]", "=", "<NUM_LIT>", ";", "}", "can_issue_more", "=", "issue_rate", ";", "slot", "=", "<NUM_LIT>", ";", "insn", "=", "get_next_active_insn", "(", "prev_head_insn", ",", "tail", ")", ";", "group_end", "=", "false", ";", "while", "(", "insn", "!=", "NULL_RTX", ")", "{", "slot", "=", "(", "issue_rate", "-", "can_issue_more", ")", ";", "group_insns", "[", "slot", "]", "=", "insn", ";", "can_issue_more", "=", "rs6000_variable_issue", "(", "dump", ",", "sched_verbose", ",", "insn", ",", "can_issue_more", ")", ";", "if", "(", "insn_terminates_group_p", "(", "insn", ",", "current_group", ")", ")", "can_issue_more", "=", "<NUM_LIT>", ";", "next_insn", "=", "get_next_active_insn", "(", "insn", ",", "tail", ")", ";", "if", "(", "next_insn", "==", "NULL_RTX", ")", "return", "group_count", "+", "<NUM_LIT>", ";", "group_end", "=", "(", "can_issue_more", "==", "<NUM_LIT>", "||", "(", "can_issue_more", "==", "<NUM_LIT>", "&&", "!", "is_branch_slot_insn", "(", "next_insn", ")", ")", "||", "(", "can_issue_more", "<=", "<NUM_LIT>", "&&", "is_cracked_insn", "(", "next_insn", ")", ")", "||", "(", "can_issue_more", "<", "issue_rate", "&&", "insn_terminates_group_p", "(", "next_insn", ",", "previous_group", ")", ")", ")", ";", "can_issue_more", "=", "force_new_group", "(", "sched_verbose", ",", "dump", ",", "group_insns", ",", "next_insn", ",", "&", "group_end", ",", "can_issue_more", ",", "&", "group_count", ")", ";", "if", "(", "group_end", ")", "{", "group_count", "++", ";", "can_issue_more", "=", "<NUM_LIT>", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "issue_rate", ";", "i", "++", ")", "{", "group_insns", "[", "i", "]", "=", "<NUM_LIT>", ";", "}", "}", "if", "(", "GET_MODE", "(", "next_insn", ")", "==", "TImode", "&&", "can_issue_more", ")", "PUT_MODE", "(", "next_insn", ",", "VOIDmode", ")", ";", "else", "if", "(", "!", "can_issue_more", "&&", "GET_MODE", "(", "next_insn", ")", "!=", "TImode", ")", "PUT_MODE", "(", "next_insn", ",", "TImode", ")", ";", "insn", "=", "next_insn", ";", "if", "(", "can_issue_more", "==", "<NUM_LIT>", ")", "can_issue_more", "=", "issue_rate", ";", "}", "return", "group_count", ";", "}" ]

[ "This", "function", "tries", "to", "synch", "the", "dispatch", "groups", "that", "the", "compiler", "``", "sees", "''", "with", "the", "dispatch", "groups", "that", "the", "processor", "dispatcher", "is", "expected", "to", "form", "in", "practice", ".", "It", "tries", "to", "achieve", "this", "synchronization", "by", "forcing", "the", "estimated", "processor", "grouping", "on", "the", "compiler", "(", "as", "opposed", "to", "the", "function", "'pad_goups", "'", "which", "tries", "to", "force", "the", "scheduler", "'s", "grouping", "on", "the", "processor", ")", ".", "The", "function", "scans", "the", "insn", "sequence", "between", "PREV_HEAD_INSN", "and", "TAIL", "and", "examines", "the", "(", "estimated", ")", "dispatch", "groups", "that", "will", "be", "formed", "by", "the", "processor", "dispatcher", ".", "It", "marks", "these", "group", "boundaries", "to", "reflect", "the", "estimated", "processor", "grouping", ",", "overriding", "the", "grouping", "that", "the", "scheduler", "had", "marked", ".", "Depending", "on", "the", "value", "of", "the", "flag", "'-minsert-sched-nops", "'", "this", "function", "can", "force", "certain", "insns", "into", "separate", "groups", "or", "force", "a", "certain", "distance", "between", "them", "by", "inserting", "nops", ",", "for", "example", ",", "if", "there", "exists", "a", "``", "costly", "dependence", "''", "between", "the", "insns", ".", "The", "function", "estimates", "the", "group", "boundaries", "that", "the", "processor", "will", "form", "as", "follows", ":", "It", "keeps", "track", "of", "how", "many", "vacant", "issue", "slots", "are", "available", "after", "each", "insn", ".", "A", "subsequent", "insn", "will", "start", "a", "new", "group", "if", "one", "of", "the", "following", "4", "cases", "applies", ":", "-", "no", "more", "vacant", "issue", "slots", "remain", "in", "the", "current", "dispatch", "group", ".", "-", "only", "the", "last", "issue", "slot", ",", "which", "is", "the", "branch", "slot", ",", "is", "vacant", ",", "but", "the", "next", "insn", "is", "not", "a", "branch", ".", "-", "only", "the", "last", "2", "or", "less", "issue", "slots", ",", "including", "the", "branch", "slot", ",", "are", "vacant", ",", "which", "means", "that", "a", "cracked", "insn", "(", "which", "occupies", "two", "issue", "slots", ")", "ca", "n't", "be", "issued", "in", "this", "group", ".", "-", "less", "than", "'issue_rate", "'", "slots", "are", "vacant", ",", "and", "the", "next", "insn", "always", "needs", "to", "start", "a", "new", "group", "." ]

LLVM

AMDGPU

TD

program_repair

GPU

5,796

[ "<FIXS>", "(", "V_PERM_B32_e64", "(", "i32", "<NUM_LIT>", ")", ",", "(", "EXTRACT_SUBREG", "VReg_64", ":", "$", "a", ",", "sub1", ")", ",", "<FIXE>", "<FIXS>", "(", "V_PERM_B32_e64", "(", "i32", "<NUM_LIT>", ")", ",", "(", "EXTRACT_SUBREG", "VReg_64", ":", "$", "a", ",", "sub0", ")", ",", "<FIXE>" ]

[ "def", ":", "GCNPat", "(", "i64", "(", "bswap", "i64", ":", "$", "a", ")", ")", ",", "(", "REG_SEQUENCE", "VReg_64", ",", "<BUGS>", "(", "V_PERM_B32", "(", "i32", "<NUM_LIT>", ")", ",", "(", "EXTRACT_SUBREG", "VReg_64", ":", "$", "a", ",", "sub1", ")", ",", "<BUGE>", "(", "S_MOV_B32", "(", "i32", "<NUM_LIT>", ")", ")", ")", ",", "sub0", ",", "<BUGS>", "(", "V_PERM_B32", "(", "i32", "<NUM_LIT>", ")", ",", "(", "EXTRACT_SUBREG", "VReg_64", ":", "$", "a", ",", "sub0", ")", ",", "<BUGE>", "(", "S_MOV_B32", "(", "i32", "<NUM_LIT>", ")", ")", ")", ",", "sub1", ")", ">", ";" ]

LLVM

M68k

CPP

next_suggestion

MPU

5,797

[ "case", "M68k", "::", "SETj8ls", ":" ]

[ "case", "M68k", "::", "SETd8gt", ":", "case", "M68k", "::", "SETd8cs", ":", "case", "M68k", "::", "SETd8cc", ":", "case", "M68k", "::", "SETd8ls", ":", "case", "M68k", "::", "SETd8hi", ":", "case", "M68k", "::", "SETd8pl", ":", "case", "M68k", "::", "SETd8mi", ":", "case", "M68k", "::", "SETd8vc", ":", "case", "M68k", "::", "SETd8vs", ":", "case", "M68k", "::", "SETj8eq", ":", "case", "M68k", "::", "SETj8ne", ":", "case", "M68k", "::", "SETj8lt", ":", "case", "M68k", "::", "SETj8ge", ":", "case", "M68k", "::", "SETj8le", ":", "case", "M68k", "::", "SETj8gt", ":", "case", "M68k", "::", "SETj8cs", ":", "case", "M68k", "::", "SETj8cc", ":" ]

LLVM

TriCore

CPP

stmt_completion

MPU

5,798

[ "C", ";" ]

[ "void", "TriCoreMCInstLower", "::", "Initialize", "(", "Mangler", "*", "M", ",", "MCContext", "*", "C", ")", "{", "Mang", "=", "M", ";", "Ctx", "=" ]

GCC

arm

MD

stmt_completion

CPU

5,799

[ "<STR_LIT>", ")", "]" ]

[ "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]