Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
AArch64
CPP
stmt_completion
CPU
5,500
[ "CPUString", ";" ]
[ "AArch64Subtarget", "&", "AArch64Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "FS", ",", "StringRef", "CPUString", ",", "StringRef", "TuneCPUString", ",", "bool", "HasMinSize", ")", "{", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "CPUString", "=", "<STR_LIT>", "generic", "<STR_LIT>", ";", "if", "(", "TuneCPUString", ".", "empty", "(", ")", ")", "TuneCPUString", "=" ]
GCC
arm
CPP
next_suggestion
CPU
5,501
[ "}" ]
[ "vreinterpret_p16_f32", "(", "float32x2_t", "_", "_", "a", ")", "{", "return", "(", "poly16x4_t", ")", "_", "_", "a", ";" ]
GCC
i386
CPP
next_suggestion
CPU
5,502
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "m_psllqi", "(", "_", "_", "m64", "_", "_", "m", ",", "int", "_", "_", "count", ")", "{", "return", "_", "mm_slli_si64", "(", "_", "_", "m", ",", "_", "_", "count", ")", ";" ]
GCC
arm
MD
program_repair
CPU
5,503
[ "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "<STR_LIT>", ")", "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>" ]
GCC
mips
CPP
program_repair
CPU
5,504
[ "<FIXS>", "emit_insn", "(", "gen_rtx_SET", "(", "t0", ",", "x", ")", ")", ";", "<FIXE>", "<FIXS>", "emit_insn", "(", "gen_rtx_SET", "(", "t1", ",", "x", ")", ")", ";", "<FIXE>", "<FIXS>", "emit_insn", "(", "gen_rtx_SET", "(", "target", ",", "x", ")", ")", ";", "<FIXE>" ]
[ "emit_insn", "(", "cmp", "(", "tc", ",", "op0", ",", "op1", ")", ")", ";", "x", "=", "gen_rtx_AND", "(", "vmode", ",", "tc", ",", "(", "min_p", "?", "op1", ":", "op0", ")", ")", ";", "<BUGS>", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "t0", ",", "x", ")", ")", ";", "<BUGE>", "x", "=", "gen_rtx_NOT", "(", "vmode", ",", "tc", ")", ";", "x", "=", "gen_rtx_AND", "(", "vmode", ",", "x", ",", "(", "min_p", "?", "op0", ":", "op1", ")", ")", ";", "<BUGS>", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "t1", ",", "x", ")", ")", ";", "<BUGE>", "x", "=", "gen_rtx_IOR", "(", "vmode", ",", "t0", ",", "t1", ")", ";", "<BUGS>", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "target", ",", "x", ")", ")", ";", "<BUGE>", "}" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
5,505
[ "if", "(", "(", "ReqRetVT", ".", "getVectorNumElements", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "ReqRetVT", ".", "getVectorElementType", "(", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{" ]
[ "Data", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "MaskPopVT", ",", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", ",", "ZeroIdx", ")", ";", "}", "else", "{", "Data", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "MaskPopVT", ",", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", ",", "ZeroIdx", ")", ";", "}", "TexFail", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "MVT", "::", "i32", ",", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "MaskPopDwords", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "}", "if", "(", "DataDwordVT", ".", "isVector", "(", ")", ")", "Data", "=", "padEltsToUndef", "(", "DAG", ",", "DL", ",", "DataDwordVT", ",", "Data", ",", "NumDataDwords", "-", "MaskPopDwords", ")", ";", "if", "(", "IsD16", ")", "Data", "=", "adjustLoadValueTypeImpl", "(", "Data", ",", "ReqRetVT", ",", "DL", ",", "DAG", ",", "Unpacked", ")", ";", "EVT", "LegalReqRetVT", "=", "ReqRetVT", ";", "if", "(", "!", "ReqRetVT", ".", "isVector", "(", ")", ")", "{", "Data", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "ReqRetVT", ".", "changeTypeToInteger", "(", ")", ",", "Data", ")", ";", "}", "else", "{" ]
LLVM
TPC
CPP
next_suggestion
Virtual ISA
5,506
[ "return", "AsmPrinter", "::", "PrintAsmOperand", "(", "MI", ",", "OpNo", ",", "ExtraCode", ",", "OS", ")", ";" ]
[ "if", "(", "!", "ExtraCode", "||", "!", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "{", "printOperand", "(", "MI", ",", "OpNo", ",", "OS", ")", ";", "return", "false", ";", "}" ]
LLVM
Patmos
CPP
stmt_completion
VLIW
5,507
[ ";" ]
[ "if", "(", "frameSize", "==", "<NUM_LIT>", ")", "return", "frameSize", ";", "else", "return", "EnableBlockAlignedStackCache", "?", "frameSize", ":", "STC", ".", "getAlignedStackFrameSize", "(", "frameSize", ")" ]
GCC
arm
CPP
stmt_completion
CPU
5,508
[ "<STR_LIT>", ")", ";" ]
[ "_", "_", "asm", "_", "_", "volatile", "(", "<STR_LIT>", "tandch r15" ]
GCC
v850
CPP
program_repair
MPU
5,509
[ "<FIXS>", "fputs", "(", "reg_names", "[", "subreg_regno", "(", "x", ")", "]", ",", "file", ")", ";", "<FIXE>" ]
[ "fputs", "(", "reg_names", "[", "REGNO", "(", "x", ")", "]", ",", "file", ")", ";", "break", ";", "case", "SUBREG", ":", "<BUGS>", "fputs", "(", "reg_names", "[", "REGNO", "(", "SUBREG_REG", "(", "x", ")", ")", "+", "SUBREG_WORD", "(", "x", ")", "]", ",", "file", ")", ";", "<BUGE>", "break", ";", "case", "CONST_INT", ":", "case", "SYMBOL_REF", ":" ]
LLVM
SystemZ
TD
next_suggestion
CPU
5,510
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V3", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "V1", ";", "bits", "<", "<NUM_LIT>", ">", "V2", ";", "bits", "<", "<NUM_LIT>", ">", "V3", ";", "bits", "<", "<NUM_LIT>", ">", "I4", ";", "bits", "<", "<NUM_LIT>", ">", "M5", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "V2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC
arm
CPP
stmt_completion
CPU
5,511
[ ";" ]
[ "vuzpq_u8", "(", "uint8x16_t", "_", "_", "a", ",", "uint8x16_t", "_", "_", "b", ")", "{", "uint8x16x2_t", "_", "_", "rv", ";", "_", "_", "rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "_", "_", "rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "_", "_", "rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "_", "_", "rv", ".", "val", "[", "<NUM_LIT>", "]", "=", "_", "_", "builtin_shuffle", "(", "_", "_", "a", ",", "_", "_", "b", ",", "(", "uint8x16_t", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ")", ";", "return", "_", "_", "rv" ]
GCC
rs6000
MD
program_repair
CPU
5,512
[ "<FIXS>", "if", "(", "CONSTANT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "if", "(", "FLOAT128_VECTOR_P", "(", "MODE", ">", "mode", ")", ")", "{", "if", "(", "!", "easy_fp_constant", "(", "operands", "[", "<NUM_LIT>", "]", ",", "MODE", ">", "mode", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "force_const_mem", "(", "MODE", ">", "mode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "}", "else", "if", "(", "!", "easy_vector_constant", "(", "operands", "[", "<NUM_LIT>", "]", ",", "MODE", ">", "mode", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "force_const_mem", "(", "MODE", ">", "mode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "}", "if", "(", "!", "vlogical_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "MODE", ">", "mode", ")", "&", "&", "!", "vlogical_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "MODE", ">", "mode", ")", ")", "<FIXE>" ]
[ "{", "if", "(", "can_create_pseudo_p", "(", ")", ")", "{", "<BUGS>", "if", "(", "CONSTANT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", "&", "&", "!", "easy_vector_constant", "(", "operands", "[", "<NUM_LIT>", "]", ",", "MODE", ">", "mode", ")", ")", "operands", "[", "<NUM_LIT>", "]", "=", "force_const_mem", "(", "MODE", ">", "mode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "else", "if", "(", "!", "vlogical_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "MODE", ">", "mode", ")", "&", "&", "!", "vlogical_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "MODE", ">", "mode", ")", ")", "<BUGE>", "operands", "[", "<NUM_LIT>", "]", "=", "force_reg", "(", "MODE", ">", "mode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "}", "if", "(", "!", "BYTES_BIG_ENDIAN" ]
GCC
i386
MD
next_suggestion
CPU
5,513
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "vec_duplicate", ":", "VI12HF_AVX512VL", "(", "match_operand", ":", "<", "ssescalarmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
XCore
CPP
program_repair
MPU
5,514
[ "<FIXS>", "loadConstant", "(", "MBB", ",", "II", ",", "ScratchReg", ",", "Offset", ",", "dl", ")", ";", "<FIXE>", "<FIXS>", "New", "=", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "Reg", ")", "<FIXE>", "<FIXS>", "New", "=", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "New", "=", "BuildMI", "(", "MBB", ",", "II", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "Reg", ")", "<FIXE>" ]
[ "}", "unsigned", "ScratchReg", "=", "RS", "->", "scavengeRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "II", ",", "SPAdj", ")", ";", "<BUGS>", "loadConstant", "(", "MBB", ",", "II", ",", "ScratchReg", ",", "Offset", ")", ";", "<BUGE>", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGS>", "New", "=", "BuildMI", "(", "MBB", ",", "II", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "Reg", ")", "<BUGE>", ".", "addReg", "(", "FramePtr", ")", ".", "addReg", "(", "ScratchReg", ",", "false", ",", "false", ",", "true", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGS>", "New", "=", "BuildMI", "(", "MBB", ",", "II", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<BUGE>", ".", "addReg", "(", "Reg", ",", "false", ",", "false", ",", "isKill", ")", ".", "addReg", "(", "FramePtr", ")", ".", "addReg", "(", "ScratchReg", ",", "false", ",", "false", ",", "true", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGS>", "New", "=", "BuildMI", "(", "MBB", ",", "II", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "Reg", ")", "<BUGE>", ".", "addReg", "(", "FramePtr", ")", ".", "addReg", "(", "ScratchReg", ",", "false", ",", "false", ",", "true", ")", ";", "break", ";" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
5,515
[ ")", ".", "getImm", "(", ")", ";" ]
[ "if", "(", "OpSelIdx", "==", "-", "<NUM_LIT>", ")", "return", ";", "const", "int", "Ops", "[", "]", "=", "{", "AMDGPU", "::", "OpName", "::", "src0", ",", "AMDGPU", "::", "OpName", "::", "src1", ",", "AMDGPU", "::", "OpName", "::", "src2", "}", ";", "const", "int", "ModOps", "[", "]", "=", "{", "AMDGPU", "::", "OpName", "::", "src0_modifiers", ",", "AMDGPU", "::", "OpName", "::", "src1_modifiers", ",", "AMDGPU", "::", "OpName", "::", "src2_modifiers", "}", ";", "unsigned", "OpSel", "=", "Inst", ".", "getOperand", "(", "OpSelIdx", ")", ".", "getImm", "(", ")", ";", "for", "(", "int", "J", "=", "<NUM_LIT>", ";", "J", "<", "<NUM_LIT>", ";", "++", "J", ")", "{", "int", "OpIdx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "Ops", "[", "J", "]", ")", ";", "if", "(", "OpIdx", "==", "-", "<NUM_LIT>", ")", "break", ";", "int", "ModIdx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opc", ",", "ModOps", "[", "J", "]", ")", ";", "uint32_t", "ModVal", "=", "Inst", ".", "getOperand", "(", "ModIdx" ]
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
5,516
[ "::", "GeneralDynamicTLSModel", ")", ";" ]
[ "auto", "*", "GV", "=", "dyn_cast", "<", "GlobalVariable", ">", "(", "M", ".", "getOrInsertGlobal", "(", "Name", ",", "Ty", ")", ")", ";", "if", "(", "!", "GV", ")", "report_fatal_error", "(", "Twine", "(", "<STR_LIT>", "unable to create global: ", "<STR_LIT>", ")", "+", "Name", ")", ";", "GV", "->", "setThreadLocalMode", "(", "GlobalValue" ]
GCC
bfin
MD
stmt_completion
DSP
5,517
[ "!", "=", "frame_pointer_rtx" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>", ")", "{", "if", "(", "effective_address_32bit_p", "(", "op", ",", "mode", ")", ")", "return", "<NUM_LIT>", "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", "if", "(", "GET_CODE", "(", "op", ")", "=", "=", "PLUS", "|", "|", "GET_RTX_CLASS", "(", "GET_CODE", "(", "op", ")", ")", "=", "=", "RTX_AUTOINC", ")", "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", "gcc_assert", "(", "REG_P", "(", "op", ")", ")", "return", "PREG_P", "(", "op", ")", "&", "&", "op", "!", "=", "stack_pointer_rtx", "&", "&", "op" ]
GCC
csky
MD
stmt_completion
CPU
5,518
[ "lt", "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_code_iterator", "FCMP", "[", "ne", "ge", "lt", "]", ")", "(", "define_code_attr", "reg_inst", "[", "(", "ne", "<STR_LIT>", ")", "(", "ge", "<STR_LIT>", ")", "(" ]
LLVM
Hexagon
TD
next_suggestion
DSP
5,519
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isCommutable", "=", "<NUM_LIT>", ";" ]
GCC
c6x
CPP
next_suggestion
VLIW
5,520
[ "return", "gen_rtx_REG", "(", "arg", ".", "mode", ",", "argument_registers", "[", "cum", "->", "count", "]", ")", ";" ]
[ "rtvec", "vec", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "reg1", ",", "const0_rtx", ")", ",", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "reg2", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";", "return", "gen_rtx_PARALLEL", "(", "arg", ".", "mode", ",", "vec", ")", ";", "}", "}", "}" ]
LLVM
Z80
CPP
stmt_completion
MPU
5,521
[ "get", "(", ")", ";" ]
[ "TargetLoweringObjectFile", "*", "Z80TargetMachine", "::", "getObjFileLowering", "(", ")", "const", "{", "return", "this", "->", "TLOF", "." ]
GCC
s390
MD
program_repair
MPU
5,522
[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<FIXE>", "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>", "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "and", ":", "QI", "(", "match_dup", "<NUM_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<BUGE>", "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>" ]
LLVM
Mips
TD
stmt_completion
CPU
5,523
[ "i32", ">", "{" ]
[ "def", "simm18_lsl3", ":", "Operand", "<" ]
GCC
aarch64
CPP
program_repair
CPU
5,524
[ "<FIXS>", "machine_mode", "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "machine_mode", "mode0", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "machine_mode", "mode1", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "<FIXE>" ]
[ "tree", "arg1", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "rtx", "op0", "=", "expand_normal", "(", "arg0", ")", ";", "rtx", "op1", "=", "expand_normal", "(", "arg1", ")", ";", "<BUGS>", "enum", "machine_mode", "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "enum", "machine_mode", "mode0", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "enum", "machine_mode", "mode1", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "<BUGE>", "if", "(", "!", "target", "||", "GET_MODE", "(", "target", ")", "!=", "tmode" ]
LLVM
DirectX
CPP
stmt_completion
Virtual ISA
5,525
[ ")", ";" ]
[ "explicit", "DXILPrettyPrinter", "(", "raw_ostream", "&", "O", ")", ":", "ModulePass", "(", "ID", ")", ",", "OS", "(", "O", ")", "{", "initializeDXILPrettyPrinterPass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
5,526
[ "return", "CurDAG", "->", "getConstant", "(", "MulFactor", ",", "SDLoc", "(", "N", ")", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ")", ";" ]
[ "SDValue", "HexagonDAGToDAGISel", "::", "getMultiplierForSHL", "(", "SDNode", "*", "N", ")", "{", "uint64_t", "MulFactor", "=", "<NUM_LIT>", "ull", "<<", "N", "->", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";" ]
LLVM
CSKY
CPP
stmt_completion
CPU
5,527
[ "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";" ]
[ "assert", "(", "MI", ".", "getDesc", "(", ")", ".", "isBranch", "(", ")", "&&", "<STR_LIT>", "Unexpected opcode!", "<STR_LIT>", ")", ";", "int", "NumOp", "=", "MI", ".", "getNumExplicitOperands", "(", ")", ";", "assert", "(", "MI", ".", "getOperand", "(", "NumOp", "-", "<NUM_LIT>", ")", ".", "isMBB", "(", ")", "&&", "<STR_LIT>", "Expected MBB!", "<STR_LIT>", ")", ";", "return", "MI", ".", "getOperand", "(", "NumOp", "-" ]
LLVM
ARM
CPP
next_suggestion
CPU
5,528
[ "}" ]
[ "Offset", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Label", "=", "CurDAG", "->", "getTargetConstant", "(", "cast", "<", "ConstantSDNode", ">", "(", "N1", ")", "->", "getZExtValue", "(", ")", ",", "MVT", "::", "i32", ")", ";", "return", "true", ";", "}", "return", "false", ";" ]
LLVM
X86
CPP
stmt_completion
CPU
5,529
[ "PR", ")", ";" ]
[ "RegisterTargetMachine", "<", "X86TargetMachine", ">", "X", "(", "getTheX86_32Target", "(", ")", ")", ";", "RegisterTargetMachine", "<", "X86TargetMachine", ">", "Y", "(", "getTheX86_64Target", "(", ")", ")", ";", "PassRegistry", "&", "PR", "=", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ";", "initializeGlobalISel", "(" ]
LLVM
GBZ80
CPP
next_suggestion
MPU
5,530
[ "}" ]
[ "void", "setCalleeSavedFrameSize", "(", "unsigned", "Bytes", ")", "{", "CalleeSavedFrameSize", "=", "Bytes", ";" ]
GCC
i386
MD
program_repair
CPU
5,531
[ "<FIXS>", "<FIXE>", "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>", "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>" ]
[ "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "UNSPEC_FNSTSW", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "type", "<STR_LIT>", "fcmp", "<STR_LIT>", "mode", "<STR_LIT>", "SF", "<STR_LIT>", "*", "cmpfp_2_df", "<STR_LIT>", "register_operand", "<STR_LIT>", "f", "<STR_LIT>", "nonimmediate_operand", "<STR_LIT>", "fm", "<STR_LIT>", "TARGET_80387", "<STR_LIT>", "*", "return", "output_fp_compare", "(", "insn", ",", "operands", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "HI", "[", "(", "compare", ":", "CCFP" ]
GCC
i386
MD
next_suggestion
CPU
5,532
[ "DONE" ]
[ "(", "rotate", ":", "V1TI", "(", "match_operand", ":", "V1TI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "!", "CONST_INT_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "ix86_expand_v1ti_rotate", "(", "ROTATE", ",", "operands", ")" ]
LLVM
ARM
CPP
stmt_completion
CPU
5,533
[ ";" ]
[ "Pred", "=", "CurDAG", "->", "getTargetConstant", "(", "CN", "->", "getZExtValue", "(", ")", ",", "MVT", "::", "i32", ")", ";", "Reg", "=", "CurDAG", "->", "getRegister", "(", "ARM", "::", "CPSR", ",", "MVT", "::", "i32", ")", ";", "return", "true" ]
LLVM
SystemZ
CPP
stmt_completion
CPU
5,534
[ ")", ";" ]
[ "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "for", "(", "unsigned", "OpVal", ":", "VCI", ".", "OpVals", ")", "Ops", ".", "push_back", "(", "CurDAG", "->", "getTargetConstant", "(", "OpVal", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "SDValue", "Op", "=", "CurDAG", "->", "getNode", "(", "VCI", ".", "Opcode", ",", "DL", ",", "VCI", ".", "VecVT", ",", "Ops", ")", ";", "if", "(", "VCI", ".", "VecVT", "==", "VT", ".", "getSimpleVT", "(", ")", ")", "ReplaceNode", "(", "Node", ",", "Op", ".", "getNode", "(", ")", ")", ";", "else", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "BitCast", "=", "CurDAG", "->", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "VT", ",", "Op", ")", ";", "ReplaceNode", "(", "Node", ",", "BitCast", ".", "getNode", "(", ")", ")", ";", "SelectCode", "(", "BitCast", ".", "getNode", "(", ")" ]
LLVM
ARM64
TD
stmt_completion
CPU
5,535
[ ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>" ]
LLVM
ARM
TD
stmt_completion
CPU
5,536
[ "QPR", ":", "$", "Vd", ",", "(", "Ty", "(", "ShOp", "QPR", ":", "$", "src1", ",", "QPR", ":", "$", "Vm", ",", "(", "i32", "imm", ":", "$", "SIMM", ")", ")", ")", ")", "]", ">", ";" ]
[ "class", "N2VQShIns", "<", "bit", "op24", ",", "bit", "op23", ",", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "bit", "op7", ",", "bit", "op4", ",", "Operand", "ImmTy", ",", "Format", "f", ",", "string", "OpcodeStr", ",", "string", "Dt", ",", "ValueType", "Ty", ",", "SDNode", "ShOp", ">", ":", "N2VImm", "<", "op24", ",", "op23", ",", "op11_8", ",", "op7", ",", "<NUM_LIT>", ",", "op4", ",", "(", "outs", "QPR", ":", "$", "Vd", ")", ",", "(", "ins", "QPR", ":", "$", "src1", ",", "QPR", ":", "$", "Vm", ",", "ImmTy", ":", "$", "SIMM", ")", ",", "f", ",", "IIC_VSHLiQ", ",", "OpcodeStr", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set" ]
GCC
ia64
CPP
stmt_completion
CPU
5,537
[ "name", ",", "reloc", ")", ";" ]
[ "unsigned", "int", "flags", "=", "<NUM_LIT>", ";", "if", "(", "strcmp", "(", "name", ",", "<STR_LIT>", ".sdata", "<STR_LIT>", ")", "==", "<NUM_LIT>", "||", "startswith", "(", "name", ",", "<STR_LIT>", ".sdata.", "<STR_LIT>", ")", "||", "startswith", "(", "name", ",", "<STR_LIT>", ".gnu.linkonce.s.", "<STR_LIT>", ")", "||", "startswith", "(", "name", ",", "<STR_LIT>", ".sdata2.", "<STR_LIT>", ")", "||", "startswith", "(", "name", ",", "<STR_LIT>", ".gnu.linkonce.s2.", "<STR_LIT>", ")", "||", "strcmp", "(", "name", ",", "<STR_LIT>", ".sbss", "<STR_LIT>", ")", "==", "<NUM_LIT>", "||", "startswith", "(", "name", ",", "<STR_LIT>", ".sbss.", "<STR_LIT>", ")", "||", "startswith", "(", "name", ",", "<STR_LIT>", ".gnu.linkonce.sb.", "<STR_LIT>", ")", ")", "flags", "=", "SECTION_SMALL", ";", "flags", "|=", "default_section_type_flags", "(", "decl", "," ]
GCC
i386
MD
next_suggestion
CPU
5,538
[ "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", "<", "<", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]
[ "(", "zero_extend", ":", "DI", "(", "mult", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", "]", "{", "operands", "[", "<NUM_LIT>", "]", "=", "gen_lowpart", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
5,539
[ ";" ]
[ "static", "MCInstrAnalysis", "*", "createHexagonMCInstrAnalysis", "(", "const", "MCInstrInfo", "*", "Info", ")", "{", "return", "new", "HexagonMCInstrAnalysis", "(", "Info", ")" ]
GCC
rs6000
MD
program_repair
CPU
5,540
[ "<FIXS>", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>" ]
[ "(", "compare", ":", "CC", "(", "and", ":", "SI", "(", "lshiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGS>", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]
GCC
i386
CPP
stmt_completion
CPU
5,541
[ "(", "_", "_", "v4df", ")", "_", "_", "W", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m256d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_expand_pd", "(", "_", "_", "m256d", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m256d", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m256d", ")", "_", "_", "builtin_ia32_expanddf256_mask", "(", "(", "_", "_", "v4df", ")", "_", "_", "A", "," ]
GCC
c4x
CPP
next_suggestion
DSP
5,542
[ "}" ]
[ "const", "char", "*", "cfun_name", ";", "if", "(", "lookup_attribute", "(", "<STR_LIT>", "interrupt", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ")", ")", "return", "<NUM_LIT>", ";", "cfun_name", "=", "current_function_name", "(", ")", ";", "return", "cfun_name", "[", "<NUM_LIT>", "]", "==", "'", "c", "'", "&&", "cfun_name", "[", "<NUM_LIT>", "]", "==", "'", "_", "'", "&&", "cfun_name", "[", "<NUM_LIT>", "]", "==", "'", "i", "'", "&&", "cfun_name", "[", "<NUM_LIT>", "]", "==", "'", "n", "'", "&&", "cfun_name", "[", "<NUM_LIT>", "]", "==", "'", "t", "'", "&&", "ISDIGIT", "(", "cfun_name", "[", "<NUM_LIT>", "]", ")", "&&", "ISDIGIT", "(", "cfun_name", "[", "<NUM_LIT>", "]", ")", ";" ]
LLVM
ARM
TD
next_suggestion
CPU
5,543
[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";" ]
[ "def", "MSRbanked", ":", "ABI", "<", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "banked_reg", ":", "$", "banked", ",", "GPRnopc", ":", "$", "Rn", ")", ",", "NoItinerary", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Requires", "<", "[", "IsARM", ",", "HasVirtualization", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "banked", ";" ]
LLVM
X86
CPP
stmt_completion
CPU
5,544
[ "(", ")", ")", "break", ";" ]
[ "assert", "(", "MI", ".", "isTerminator", "(", ")", "&&", "<STR_LIT>", "Should only have spliced terminators!", "<STR_LIT>", ")", ";", "return", "llvm", "::", "any_of", "(", "MI", ".", "operands", "(", ")", ",", "[", "&", "]", "(", "MachineOperand", "&", "MOp", ")", "{", "return", "MOp", ".", "isMBB", "(", ")", "&&", "MOp", ".", "getMBB", "(", ")", "==", "&", "UnsplitSucc", ";", "}", ")", ";", "}", ")", "||", "MBB", ".", "getFallThrough", "(", ")", "==", "&", "UnsplitSucc", ";", "MachineBasicBlock", "&", "NewMBB", "=", "*", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "MF", ".", "insert", "(", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "&", "MBB", ")", ")", ",", "&", "NewMBB", ")", ";", "NewMBB", ".", "splice", "(", "NewMBB", ".", "end", "(", ")", ",", "&", "MBB", ",", "SplitI", ".", "getIterator", "(", ")", ",", "MBB", ".", "end", "(", ")", ")", ";", "for", "(", "auto", "SI", "=", "MBB", ".", "succ_begin", "(", ")", ",", "SE", "=", "MBB", ".", "succ_end", "(", ")", ";", "SI", "!=", "SE", ";", "++", "SI", ")", "if", "(", "IsEdgeSplit", "||", "*", "SI", "!=", "&", "UnsplitSucc", ")", "NewMBB", ".", "copySuccessor", "(", "&", "MBB", ",", "SI", ")", ";", "if", "(", "!", "IsEdgeSplit", ")", "NewMBB", ".", "normalizeSuccProbs", "(", ")", ";", "for", "(", "MachineBasicBlock", "*", "Succ", ":", "NewMBB", ".", "successors", "(", ")", ")", "if", "(", "Succ", "!=", "&", "UnsplitSucc", ")", "MBB", ".", "replaceSuccessor", "(", "Succ", ",", "&", "NewMBB", ")", ";", "assert", "(", "MBB", ".", "isSuccessor", "(", "&", "NewMBB", ")", "&&", "<STR_LIT>", "Failed to make the new block a successor!", "<STR_LIT>", ")", ";", "for", "(", "MachineBasicBlock", "*", "Succ", ":", "NewMBB", ".", "successors", "(", ")", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "*", "Succ", ")", "{", "if", "(", "!", "MI", ".", "isPHI" ]
GCC
sh
MD
next_suggestion
CPU
5,545
[ "<STR_LIT>" ]
[ "(", "plus", ":", "SI", "(", "minus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]
LLVM
TMS320C64X
CPP
stmt_completion
VLIW
5,546
[ "<NUM_LIT>", "]", ";" ]
[ "assert", "(", "r", ">=", "<NUM_LIT>", "&&", "r", "<", "NUM_FUS", "*", "NUM_SIDES", ")", ";", "std", "::", "string", "(", "&", "c", ")", "[", "<NUM_LIT>", "]", "=", "(", "(", "r", "&", "<NUM_LIT>", ")", "==", "ASide", ")", "?", "Res_a", ":", "Res_b", ";", "return", "c", "[", "r", ">>" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
5,547
[ "}" ]
[ "SDValue", "R600TargetLowering", "::", "OptimizeSwizzle", "(", "SDValue", "BuildVector", ",", "SDValue", "Swz", "[", "<NUM_LIT>", "]", ",", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ")", "const", "{", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "SwizzleRemap", ";", "BuildVector", "=", "CompactSwizzlableVector", "(", "DAG", ",", "BuildVector", ",", "SwizzleRemap", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Swz", "[", "i", "]", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "SwizzleRemap", ".", "find", "(", "Idx", ")", "!=", "SwizzleRemap", ".", "end", "(", ")", ")", "Swz", "[", "i", "]", "=", "DAG", ".", "getConstant", "(", "SwizzleRemap", "[", "Idx", "]", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "}", "SwizzleRemap", ".", "clear", "(", ")", ";", "BuildVector", "=", "ReorganizeVector", "(", "DAG", ",", "BuildVector", ",", "SwizzleRemap", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Swz", "[", "i", "]", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "SwizzleRemap", ".", "find", "(", "Idx", ")", "!=", "SwizzleRemap", ".", "end", "(", ")", ")", "Swz", "[", "i", "]", "=", "DAG", ".", "getConstant", "(", "SwizzleRemap", "[", "Idx", "]", ",", "DL", ",", "MVT", "::", "i32", ")", ";" ]
GCC
s390
MD
stmt_completion
MPU
5,548
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr" ]
LLVM
ARM
TD
stmt_completion
CPU
5,549
[ ";" ]
[ "def", "ThumbSRImmAsmOperand", ":", "ImmAsmOperand", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "{", "let", "Name", "=", "<STR_LIT>", ";", "}", "def", "imm_sr", ":", "Operand", "<", "i32", ">", ",", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "uint64_t", "Imm", "=", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "Imm", ">", "<NUM_LIT>", "&", "&", "Imm", "<", "=", "<NUM_LIT>", ";", "}", "]", ",", "imm_sr_XFORM", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "ThumbSRImmAsmOperand" ]
LLVM
ARM
CPP
program_repair
CPU
5,550
[ "<FIXS>", "unsigned", "GPRCS1Offset", "=", "NumBytes", "-", "ArgRegsSaveSize", "-", "GPRCS1Size", ";", "unsigned", "GPRCS2Offset", "=", "GPRCS1Offset", "-", "GPRCS2Size", ";", "unsigned", "DPRAlign", "=", "DPRCSSize", "?", "std", "::", "min", "(", "<NUM_LIT>", "U", ",", "Align", ")", ":", "<NUM_LIT>", "U", ";", "unsigned", "DPRGapSize", "=", "(", "GPRCS1Size", "+", "GPRCS2Size", "+", "ArgRegsSaveSize", ")", "%", "DPRAlign", ";", "unsigned", "DPRCSOffset", "=", "GPRCS2Offset", "-", "DPRGapSize", "-", "DPRCSSize", ";", "<FIXE>" ]
[ "bool", "HasFP", "=", "hasFP", "(", "MF", ")", ";", "<BUGS>", "unsigned", "DPRCSOffset", "=", "NumBytes", "-", "(", "ArgRegsSaveSize", "+", "GPRCS1Size", "+", "GPRCS2Size", "+", "DPRCSSize", ")", ";", "unsigned", "GPRCS2Offset", "=", "DPRCSOffset", "+", "DPRCSSize", ";", "unsigned", "GPRCS1Offset", "=", "GPRCS2Offset", "+", "GPRCS2Size", ";", "<BUGE>", "int", "FramePtrOffsetInPush", "=", "<NUM_LIT>", ";", "if", "(", "HasFP", ")", "{", "FramePtrOffsetInPush", "=", "MFI", "->", "getObjectOffset", "(", "FramePtrSpillFI", ")" ]
GCC
mcore
MD
next_suggestion
MPU
5,551
[ "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", ":", "SI", "(", "ne", "(", "reg", ":", "CC", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM
AArch64
TD
stmt_completion
CPU
5,552
[ "=", "<NUM_LIT>", ";" ]
[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps" ]
LLVM
Hexagon
TD
stmt_completion
DSP
5,553
[ "<STR_LIT>", ",", "tc_de554571", ",", "TypeCR", ">", ",", "Enc_65d691", "{" ]
[ "def", "C2_all8", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Ps4", ")", "," ]
LLVM
X86
CPP
stmt_completion
CPU
5,554
[ ">", "PSHUFDMask", ";" ]
[ "assert", "(", "V1", ".", "getSimpleValueType", "(", ")", "==", "MVT", "::", "v4i64", "&&", "<STR_LIT>", "Bad operand type!", "<STR_LIT>", ")", ";", "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "MVT", "::", "v4i64", "&&", "<STR_LIT>", "Bad operand type!", "<STR_LIT>", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected mask size for v4 shuffle!", "<STR_LIT>", ")", ";", "assert", "(", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "<STR_LIT>", "We can only lower v4i64 with AVX2!", "<STR_LIT>", ")", ";", "if", "(", "SDValue", "V", "=", "lowerV2X128VectorShuffle", "(", "DL", ",", "MVT", "::", "v4i64", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "V", ";", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "MVT", "::", "v4i64", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "DL", ",", "MVT", "::", "v4i64", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "MVT", "::", "v4i64", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>" ]
GCC
loongarch
CPP
stmt_completion
CPU
5,555
[ ";" ]
[ "tree", "decl", "=", "SYMBOL_REF_DECL", "(", "symbol", ")", ";", "if", "(", "decl", "&&", "lookup_attribute", "(", "<STR_LIT>", "model", "<STR_LIT>", ",", "DECL_ATTRIBUTES", "(", "decl", ")", ")", ")", "return", "false", ";", "return", "default_use_anchors_for_symbol_p", "(", "symbol", ")" ]
GCC
sh
MD
stmt_completion
CPU
5,556
[ ")", "]", ")" ]
[ "(", "match_operand", ":", "QIHI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC
s390
CPP
next_suggestion
MPU
5,557
[ "if", "(", "temp", "!=", "blocks", ")", "emit_move_insn", "(", "blocks", ",", "temp", ")", ";" ]
[ "gcc_assert", "(", "GET_CODE", "(", "val", ")", "==", "CONST_INT", "||", "GET_MODE", "(", "val", ")", "==", "QImode", ")", ";", "if", "(", "GET_CODE", "(", "len", ")", "==", "CONST_INT", "&&", "(", "(", "val", "==", "const0_rtx", "&&", "(", "INTVAL", "(", "len", ")", "<=", "<NUM_LIT>", "*", "<NUM_LIT>", "||", "(", "INTVAL", "(", "len", ")", "<=", "<NUM_LIT>", "*", "<NUM_LIT>", "&&", "TARGET_SETMEM_PFD", "(", "val", ",", "len", ")", ")", ")", ")", "||", "(", "val", "!=", "const0_rtx", "&&", "INTVAL", "(", "len", ")", "<=", "<NUM_LIT>", "*", "<NUM_LIT>", ")", ")", "&&", "(", "!", "TARGET_MVCLE", "||", "INTVAL", "(", "len", ")", "<=", "<NUM_LIT>", ")", ")", "{", "HOST_WIDE_INT", "o", ",", "l", ";", "if", "(", "val", "==", "const0_rtx", ")", "for", "(", "l", "=", "INTVAL", "(", "len", ")", ",", "o", "=", "<NUM_LIT>", ";", "l", ">", "<NUM_LIT>", ";", "l", "-=", "<NUM_LIT>", ",", "o", "+=", "<NUM_LIT>", ")", "{", "rtx", "new", "dst", "=", "adjust_address", "(", "dst", ",", "BLKmode", ",", "o", ")", ";", "emit_insn", "(", "gen_clrmem_short", "(", "new", "dst", ",", "GEN_INT", "(", "l", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "l", "-", "<NUM_LIT>", ")", ")", ")", ";", "}", "else", "for", "(", "l", "=", "INTVAL", "(", "len", ")", ",", "o", "=", "<NUM_LIT>", ";", "l", ">", "<NUM_LIT>", ";", "l", "-=", "<NUM_LIT>", ",", "o", "+=", "<NUM_LIT>", ")", "{", "rtx", "new", "dst", "=", "adjust_address", "(", "dst", ",", "BLKmode", ",", "o", ")", ";", "emit_move_insn", "(", "adjust_address", "(", "dst", ",", "QImode", ",", "o", ")", ",", "val", ")", ";", "if", "(", "l", ">", "<NUM_LIT>", ")", "{", "rtx", "new", "dstp1", "=", "adjust_address", "(", "dst", ",", "BLKmode", ",", "o", "+", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_movmem_short", "(", "new", "dstp1", ",", "new", "dst", ",", "GEN_INT", "(", "l", ">", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "l", "-", "<NUM_LIT>", ")", ")", ")", ";", "}", "}", "}", "else", "if", "(", "TARGET_MVCLE", ")", "{", "val", "=", "force_not_mem", "(", "convert_modes", "(", "Pmode", ",", "QImode", ",", "val", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "TARGET_64BIT", ")", "emit_insn", "(", "gen_setmem_long_di", "(", "dst", ",", "convert_to_mode", "(", "Pmode", ",", "len", ",", "<NUM_LIT>", ")", ",", "val", ")", ")", ";", "else", "emit_insn", "(", "gen_setmem_long_si", "(", "dst", ",", "convert_to_mode", "(", "Pmode", ",", "len", ",", "<NUM_LIT>", ")", ",", "val", ")", ")", ";", "}", "else", "{", "rtx", "dst_addr", ",", "count", ",", "blocks", ",", "temp", ",", "dstp1", "=", "NULL_RTX", ";", "rtx_code_label", "*", "loop_start_label", "=", "gen_label_rtx", "(", ")", ";", "rtx_code_label", "*", "onebyte_end_label", "=", "gen_label_rtx", "(", ")", ";", "rtx_code_label", "*", "zerobyte_end_label", "=", "gen_label_rtx", "(", ")", ";", "rtx_code_label", "*", "restbyte_end_label", "=", "gen_label_rtx", "(", ")", ";", "machine_mode", "mode", ";", "mode", "=", "GET_MODE", "(", "len", ")", ";", "if", "(", "mode", "==", "VOIDmode", ")", "mode", "=", "Pmode", ";", "dst_addr", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "count", "=", "gen_reg_rtx", "(", "mode", ")", ";", "blocks", "=", "gen_reg_rtx", "(", "mode", ")", ";", "convert_move", "(", "count", ",", "len", ",", "<NUM_LIT>", ")", ";", "emit_cmp_and_jump_insns", "(", "count", ",", "const0_rtx", ",", "EQ", ",", "NULL_RTX", ",", "mode", ",", "<NUM_LIT>", ",", "zerobyte_end_label", ",", "profile_probability", "::", "very_unlikely", "(", ")", ")", ";", "emit_move_insn", "(", "dst_addr", ",", "force_operand", "(", "XEXP", "(", "dst", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ")", ")", ";", "dst", "=", "change_address", "(", "dst", ",", "VOIDmode", ",", "dst_addr", ")", ";", "if", "(", "val", "!=", "const0_rtx", ")", "{", "set_mem_size", "(", "dst", ",", "<NUM_LIT>", ")", ";", "dstp1", "=", "adjust_address", "(", "dst", ",", "VOIDmode", ",", "<NUM_LIT>", ")", ";", "emit_cmp_and_jump_insns", "(", "count", ",", "const1_rtx", ",", "EQ", ",", "NULL_RTX", ",", "mode", ",", "<NUM_LIT>", ",", "onebyte_end_label", ",", "profile_probability", "::", "very_unlikely", "(", ")", ")", ";", "}", "temp", "=", "expand_binop", "(", "mode", ",", "add_optab", ",", "count", ",", "val", "==", "const0_rtx", "?", "constm1_rtx", ":", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ",", "count", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";", "if", "(", "temp", "!=", "count", ")", "emit_move_insn", "(", "count", ",", "temp", ")", ";", "temp", "=", "expand_binop", "(", "mode", ",", "lshr_optab", ",", "count", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "blocks", ",", "<NUM_LIT>", ",", "OPTAB_DIRECT", ")", ";" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
5,558
[ "{", "AMDGPU", "::", "TI_CONSTDATA_START", ",", "<STR_LIT>", "amdgpu-constdata-start", "<STR_LIT>", "}", ",", "{", "AMDGPU", "::", "TI_SCRATCH_RSRC_DWORD0", ",", "<STR_LIT>", "amdgpu-scratch-rsrc-dword0", "<STR_LIT>", "}", ",", "{", "AMDGPU", "::", "TI_SCRATCH_RSRC_DWORD1", ",", "<STR_LIT>", "amdgpu-scratch-rsrc-dword1", "<STR_LIT>", "}", ",", "{", "AMDGPU", "::", "TI_SCRATCH_RSRC_DWORD2", ",", "<STR_LIT>", "amdgpu-scratch-rsrc-dword2", "<STR_LIT>", "}", ",", "{", "AMDGPU", "::", "TI_SCRATCH_RSRC_DWORD3", ",", "<STR_LIT>", "amdgpu-scratch-rsrc-dword3", "<STR_LIT>", "}", "}", ";" ]
[ "ArrayRef", "<", "std", "::", "pair", "<", "int", ",", "const", "char", "*", ">>", "SIInstrInfo", "::", "getSerializableTargetIndices", "(", ")", "const", "{", "static", "const", "std", "::", "pair", "<", "int", ",", "const", "char", "*", ">", "TargetIndices", "[", "]", "=", "{" ]
GCC
i386
CPP
stmt_completion
CPU
5,559
[ "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m256", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_getexp_ps", "(", "_", "_", "m256", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m256", ")", "_", "_", "builtin_ia32_getexpps256_mask", "(", "(", "_", "_", "v8sf", ")", "_", "_", "A", ",", "(", "_", "_", "v8sf", ")", "_", "mm256_avx512_setzero_ps", "(", ")", ",", "(", "_" ]
LLVM
X86
CPP
code_generation
CPU
5,560
[ "static", "bool", "classof", "(", "const", "SDNode", "*", "N", ")", "{", "return", "N", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]
[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]
LLVM
X86
TD
stmt_completion
CPU
5,561
[ "<NUM_LIT>", "]", ";" ]
[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[" ]
LLVM
AArch64
CPP
next_suggestion
CPU
5,562
[ "}" ]
[ "APInt", "UndefBits", "(", "VT", ".", "getSizeInBits", "(", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "resolveBuildVector", "(", "BVN", ",", "DefBits", ",", "UndefBits", ")", ")", "{", "SDValue", "NewOp", ";", "DefBits", "=", "~", "DefBits", ";", "if", "(", "(", "NewOp", "=", "tryAdvSIMDModImm32", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "Op", ",", "DAG", ",", "DefBits", ",", "&", "LHS", ")", ")", "||", "(", "NewOp", "=", "tryAdvSIMDModImm16", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "Op", ",", "DAG", ",", "DefBits", ",", "&", "LHS", ")", ")", ")", "return", "NewOp", ";", "UndefBits", "=", "~", "UndefBits", ";", "if", "(", "(", "NewOp", "=", "tryAdvSIMDModImm32", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "Op", ",", "DAG", ",", "UndefBits", ",", "&", "LHS", ")", ")", "||", "(", "NewOp", "=", "tryAdvSIMDModImm16", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "Op", ",", "DAG", ",", "UndefBits", ",", "&", "LHS", ")", ")", ")", "return", "NewOp", ";" ]
GCC
aarch64
MD
stmt_completion
CPU
5,563
[ ")", ")" ]
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC
i386
CPP
stmt_completion
CPU
5,564
[ "(", "_", "_", "m128i", "_", "_", "O", ",", "_", "_", "mmask8", "_", "_", "M", ",", "_", "_", "m256i", "_", "_", "A", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_cvtepi32_epi8" ]
GCC
frv
MD
stmt_completion
VLIW
5,565
[ "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DI", "[", "(" ]
LLVM
TPC
TD
stmt_completion
Virtual ISA
5,566
[ "}", ";" ]
[ "let", "Itinerary", "=", "IIC_ScalarOp", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "mask", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "=", "{", "mask", ",", "<NUM_LIT>", ",", "sw", "{", "<NUM_LIT>", "}", "}", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>" ]
LLVM
X86
CPP
next_suggestion
CPU
5,567
[ "Mask", "|=", "MaskElt", "<<", "(", "Shamt", "*", "Shift", ")", ";" ]
[ "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "N", ")", ";", "EVT", "VT", "=", "SVOp", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "int", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "int", "NumLanes", "=", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "int", "LaneSize", "=", "NumElts", "/", "NumLanes", ";", "unsigned", "Shift", "=", "(", "LaneSize", "==", "<NUM_LIT>", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "Mask", "=", "<NUM_LIT>", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "{", "int", "MaskElt", "=", "SVOp", "->", "getMaskElt", "(", "i", ")", ";", "if", "(", "MaskElt", "<", "<NUM_LIT>", ")", "continue", ";", "MaskElt", "%=", "LaneSize", ";", "unsigned", "Shamt", "=", "i", ";", "if", "(", "NumElts", "==", "<NUM_LIT>", ")", "Shamt", "%=", "LaneSize", ";" ]
GCC
sh
CPP
stmt_completion
CPU
5,568
[ ";" ]
[ "static", "void", "ready_reorder", "(", "rtx", "*", "ready", ",", "int", "nready", ")", "{", "SCHED_REORDER", "(", "ready", ",", "nready", ")" ]
LLVM
Sparc
CPP
code_generation
CPU
5,569
[ "DecodeStatus", "SparcDisassembler", "::", "getInstruction", "(", "MCInst", "&", "instr", ",", "uint64_t", "&", "Size", ",", "const", "MemoryObject", "&", "Region", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "vStream", ",", "raw_ostream", "&", "cStream", ")", "const", "{", "uint32_t", "Insn", ";", "DecodeStatus", "Result", "=", "readInstruction32", "(", "Region", ",", "Address", ",", "Size", ",", "Insn", ")", ";", "if", "(", "Result", "==", "MCDisassembler", "::", "Fail", ")", "return", "MCDisassembler", "::", "Fail", ";", "Result", "=", "decodeInstruction", "(", "DecoderTableSparc32", ",", "instr", ",", "Insn", ",", "Address", ",", "this", ",", "STI", ")", ";", "if", "(", "Result", "!=", "MCDisassembler", "::", "Fail", ")", "{", "Size", "=", "<NUM_LIT>", ";", "return", "Result", ";", "}", "return", "MCDisassembler", "::", "Fail", ";", "}" ]
[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]
LLVM
Mips
CPP
stmt_completion
CPU
5,570
[ ";" ]
[ "}", "getTargetStreamer", "(", ")", ".", "emitDirectiveInsn", "(", ")", ";", "getParser", "(", ")", ".", "Lex", "(", ")", ";", "return", "false" ]
LLVM
X86
CPP
stmt_completion
CPU
5,571
[ "AlignToUnpack", ";" ]
[ "assert", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", "Only 128-bit vectors can be extended.", "<STR_LIT>", ")", ";", "if", "(", "AnyExt", "&&", "EltBits", "==", "<NUM_LIT>", ")", "{", "int", "PSHUFDMask", "[", "<NUM_LIT>", "]", "=", "{", "Offset", ",", "-", "<NUM_LIT>", ",", "SafeOffset", "(", "Offset", "+", "<NUM_LIT>", ")", "?", "Offset", "+", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v4i32", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i32", ",", "InputV", ")", ",", "getV4X86ShuffleImm8ForMask", "(", "PSHUFDMask", ",", "DL", ",", "DAG", ")", ")", ")", ";", "}", "if", "(", "AnyExt", "&&", "EltBits", "==", "<NUM_LIT>", "&&", "Scale", ">", "<NUM_LIT>", ")", "{", "int", "PSHUFDMask", "[", "<NUM_LIT>", "]", "=", "{", "Offset", "/", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "SafeOffset", "(", "Offset", "+", "<NUM_LIT>", ")", "?", "(", "Offset", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "InputV", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v4i32", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i32", ",", "InputV", ")", ",", "getV4X86ShuffleImm8ForMask", "(", "PSHUFDMask", ",", "DL", ",", "DAG", ")", ")", ";", "int", "PSHUFWMask", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "unsigned", "OddEvenOp", "=", "(", "Offset", "&", "<NUM_LIT>", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "OddEvenOp", ",", "DL", ",", "MVT", "::", "v8i16", ",", "DAG", ".", "getBitcast", "(", "MVT", "::", "v8i16", ",", "InputV", ")", ",", "getV4X86ShuffleImm8ForMask", "(", "PSHUFWMask", ",", "DL", ",", "DAG", ")", ")", ")", ";", "}", "if", "(", "(", "Scale", "*", "EltBits", ")", "==", "<NUM_LIT>", "&&", "EltBits", "<", "<NUM_LIT>", "&&", "Subtarget", ".", "hasSSE4A", "(", ")", ")", "{", "assert", "(", "NumElements", "==", "(", "int", ")", "Mask", ".", "size", "(", ")", "&&", "<STR_LIT>", "Unexpected shuffle mask size!", "<STR_LIT>", ")", ";", "assert", "(", "VT", ".", "is128BitVector", "(", ")", "&&", "<STR_LIT>", "Unexpected vector width!", "<STR_LIT>", ")", ";", "int", "LoIdx", "=", "Offset", "*", "EltBits", ";", "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "MVT", "::", "v2i64", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "InputV", ",", "DAG", ".", "getConstant", "(", "EltBits", ",", "DL", ",", "MVT", "::", "i8", ")", ",", "DAG", ".", "getConstant", "(", "LoIdx", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ")", ";", "if", "(", "isUndefInRange", "(", "Mask", ",", "NumElements", "/", "<NUM_LIT>", ",", "NumElements", "/", "<NUM_LIT>", ")", "||", "!", "SafeOffset", "(", "Offset", "+", "<NUM_LIT>", ")", ")", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "VT", ",", "Lo", ")", ";", "int", "HiIdx", "=", "(", "Offset", "+", "<NUM_LIT>", ")", "*", "EltBits", ";", "SDValue", "Hi", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "MVT", "::", "v2i64", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "InputV", ",", "DAG", ".", "getConstant", "(", "EltBits", ",", "DL", ",", "MVT", "::", "i8", ")", ",", "DAG", ".", "getConstant", "(", "HiIdx", ",", "DL", ",", "MVT", "::", "i8", ")", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v2i64", ",", "Lo", ",", "Hi", ")", ")", ";", "}", "if", "(", "Scale", ">", "<NUM_LIT>", "&&", "EltBits", "==", "<NUM_LIT>", "&&", "Subtarget", ".", "hasSSSE3", "(", ")", ")", "{", "assert", "(", "NumElements", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected byte vector width!", "<STR_LIT>", ")", ";", "SDValue", "PSHUFBMask", "[", "<NUM_LIT>", "]", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "int", "Idx", "=", "Offset", "+", "(", "i", "/", "Scale", ")", ";", "PSHUFBMask", "[", "i", "]", "=", "DAG", ".", "getConstant", "(", "(", "i", "%", "Scale", "==", "<NUM_LIT>", "&&", "SafeOffset", "(", "Idx", ")", ")", "?", "Idx", ":", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i8", ")", ";", "}", "InputV", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v16i8", ",", "InputV", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v16i8", ",", "InputV", ",", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "DL", ",", "MVT", "::", "v16i8", ",", "PSHUFBMask", ")", ")", ")", ";", "}", "int", "AlignToUnpack", "=", "Offset", "%", "(", "NumElements", "/", "Scale", ")", ";", "if", "(", "AlignToUnpack", ")", "{", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "ShMask", "(", "(", "unsigned", ")", "NumElements", ",", "-", "<NUM_LIT>", ")", ";", "for", "(", "int", "i", "=", "AlignToUnpack", ";", "i", "<", "NumElements", ";", "++", "i", ")", "ShMask", "[", "i", "-", "AlignToUnpack", "]", "=", "i", ";", "InputV", "=", "DAG", ".", "getVectorShuffle", "(", "VT", ",", "DL", ",", "InputV", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "ShMask", ")", ";", "Offset", "-=" ]
GCC
mep
MD
program_repair
CPU
5,572
[ "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "]", "<NUM_LIT>", ")", ")", "]", "<FIXE>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "]", "<NUM_LIT>", ")", ")", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
i386
MD
program_repair
CPU
5,573
[ "<FIXS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>" ]
[ "(", "define_function_unit", "<STR_LIT>", "<NUM_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGE>", "<NUM_LIT>", "<NUM_LIT>", ")", "(", "define_function_unit", "<STR_LIT>", "<NUM_LIT>", "<NUM_LIT>" ]
GCC
aarch64
MD
stmt_completion
CPU
5,574
[ "]", ")" ]
[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "return", ")", "(", "use", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")" ]
GCC
i386
MD
stmt_completion
CPU
5,575
[ "]", ")" ]
[ "(", "define_code_iterator", "sat_plusminus", "[", "ss_plus", "us_plus", "ss_minus", "us_minus" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
5,576
[ "true", ";" ]
[ "DenseSet", "<", "const", "MachineBasicBlock", "*", ">", "Visited", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "Worklist", "(", "Begin", "->", "successors", "(", ")", ")", ";", "while", "(", "!", "Worklist", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Worklist", ".", "pop_back_val", "(", ")", ";", "if", "(", "MBB", "==", "End", "||", "!", "Visited", ".", "insert", "(", "MBB", ")", ".", "second", ")", "continue", ";", "if", "(", "KillBlocks", ".", "contains", "(", "MBB", ")", ")", "return" ]
LLVM
MBlaze
CPP
next_suggestion
MPU
5,577
[ "return", "DAG", ".", "getNode", "(", "Opc", ",", "dl", ",", "TrueVal", ".", "getValueType", "(", ")", ",", "TrueVal", ",", "FalseVal", ",", "CompareFlag", ")", ";" ]
[ "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "MVT", "::", "i32", ")", "{", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "CompareFlag", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "LHS", ",", "RHS", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", "Cannot lower select_cc with unknown type", "<STR_LIT>", ")", ";", "}" ]
GCC
i386
MD
stmt_completion
CPU
5,578
[ ")", ")" ]
[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
GCC
avr
MD
stmt_completion
MPU
5,579
[ "<STR_LIT>", ")" ]
[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]
GCC
arm
CPP
stmt_completion
CPU
5,580
[ "_", "_", "a", ";" ]
[ "vreinterpretq_f16_u32", "(", "uint32x4_t", "_", "_", "a", ")", "{", "return", "(", "float16x8_t", ")" ]
GCC
gcn
MD
next_suggestion
GPU
5,581
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "match_operand", ":", "VEC_1REG_MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]", "REDUC_UNSPEC", ")", ")", "]", "<STR_LIT>", "{", "return", "gcn_expand_dpp_shr_insn", "(", "<", "MODE", ">", "mode", ",", "<STR_LIT>", ",", "<", "reduc_unspec", ">", ",", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "}" ]
LLVM
Hexagon
CPP
code_generation
DSP
5,582
[ "bool", "HexagonInstrInfo", "::", "isValidOffset", "(", "unsigned", "Opcode", ",", "int", "Offset", ",", "bool", "Extend", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "Hexagon", "::", "PS_vstorerq_ai", ":", "case", "Hexagon", "::", "PS_vstorerw_ai", ":", "case", "Hexagon", "::", "PS_vstorerw_nt_ai", ":", "case", "Hexagon", "::", "PS_vloadrq_ai", ":", "case", "Hexagon", "::", "PS_vloadrw_ai", ":", "case", "Hexagon", "::", "PS_vloadrw_nt_ai", ":", "case", "Hexagon", "::", "V6_vL32b_ai", ":", "case", "Hexagon", "::", "V6_vS32b_ai", ":", "case", "Hexagon", "::", "V6_vL32b_nt_ai", ":", "case", "Hexagon", "::", "V6_vS32b_nt_ai", ":", "case", "Hexagon", "::", "V6_vL32Ub_ai", ":", "case", "Hexagon", "::", "V6_vS32Ub_ai", ":", "return", "isShiftedInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "Offset", ")", ";", "case", "Hexagon", "::", "PS_vstorerq_ai_128B", ":", "case", "Hexagon", "::", "PS_vstorerw_ai_128B", ":", "case", "Hexagon", "::", "PS_vstorerw_nt_ai_128B", ":", "case", "Hexagon", "::", "PS_vloadrq_ai_128B", ":", "case", "Hexagon", "::", "PS_vloadrw_ai_128B", ":", "case", "Hexagon", "::", "PS_vloadrw_nt_ai_128B", ":", "case", "Hexagon", "::", "V6_vL32b_ai_128B", ":", "case", "Hexagon", "::", "V6_vS32b_ai_128B", ":", "case", "Hexagon", "::", "V6_vL32b_nt_ai_128B", ":", "case", "Hexagon", "::", "V6_vS32b_nt_ai_128B", ":", "case", "Hexagon", "::", "V6_vL32Ub_ai_128B", ":", "case", "Hexagon", "::", "V6_vS32Ub_ai_128B", ":", "return", "isShiftedInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "Offset", ")", ";", "case", "Hexagon", "::", "J2_loop0i", ":", "case", "Hexagon", "::", "J2_loop1i", ":", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ";", "case", "Hexagon", "::", "S4_storeirb_io", ":", "case", "Hexagon", "::", "S4_storeirbt_io", ":", "case", "Hexagon", "::", "S4_storeirbf_io", ":", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ";", "case", "Hexagon", "::", "S4_storeirh_io", ":", "case", "Hexagon", "::", "S4_storeirht_io", ":", "case", "Hexagon", "::", "S4_storeirhf_io", ":", "return", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "Offset", ")", ";", "case", "Hexagon", "::", "S4_storeiri_io", ":", "case", "Hexagon", "::", "S4_storeirit_io", ":", "case", "Hexagon", "::", "S4_storeirif_io", ":", "return", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "Offset", ")", ";", "}", "if", "(", "Extend", ")", "return", "true", ";", "switch", "(", "Opcode", ")", "{", "case", "Hexagon", "::", "L2_loadri_io", ":", "case", "Hexagon", "::", "S2_storeri_io", ":", "return", "(", "Offset", ">=", "Hexagon_MEMW_OFFSET_MIN", ")", "&&", "(", "Offset", "<=", "Hexagon_MEMW_OFFSET_MAX", ")", ";", "case", "Hexagon", "::", "L2_loadrd_io", ":", "case", "Hexagon", "::", "S2_storerd_io", ":", "return", "(", "Offset", ">=", "Hexagon_MEMD_OFFSET_MIN", ")", "&&", "(", "Offset", "<=", "Hexagon_MEMD_OFFSET_MAX", ")", ";", "case", "Hexagon", "::", "L2_loadrh_io", ":", "case", "Hexagon", "::", "L2_loadruh_io", ":", "case", "Hexagon", "::", "S2_storerh_io", ":", "case", "Hexagon", "::", "S2_storerf_io", ":", "return", "(", "Offset", ">=", "Hexagon_MEMH_OFFSET_MIN", ")", "&&", "(", "Offset", "<=", "Hexagon_MEMH_OFFSET_MAX", ")", ";", "case", "Hexagon", "::", "L2_loadrb_io", ":", "case", "Hexagon", "::", "L2_loadrub_io", ":", "case", "Hexagon", "::", "S2_storerb_io", ":", "return", "(", "Offset", ">=", "Hexagon_MEMB_OFFSET_MIN", ")", "&&", "(", "Offset", "<=", "Hexagon_MEMB_OFFSET_MAX", ")", ";", "case", "Hexagon", "::", "A2_addi", ":", "return", "(", "Offset", ">=", "Hexagon_ADDI_OFFSET_MIN", ")", "&&", "(", "Offset", "<=", "Hexagon_ADDI_OFFSET_MAX", ")", ";", "case", "Hexagon", "::", "L4_iadd_memopw_io", ":", "case", "Hexagon", "::", "L4_isub_memopw_io", ":", "case", "Hexagon", "::", "L4_add_memopw_io", ":", "case", "Hexagon", "::", "L4_sub_memopw_io", ":", "case", "Hexagon", "::", "L4_and_memopw_io", ":", "case", "Hexagon", "::", "L4_or_memopw_io", ":", "return", "(", "<NUM_LIT>", "<=", "Offset", "&&", "Offset", "<=", "<NUM_LIT>", ")", ";", "case", "Hexagon", "::", "L4_iadd_memoph_io", ":", "case", "Hexagon", "::", "L4_isub_memoph_io", ":", "case", "Hexagon", "::", "L4_add_memoph_io", ":", "case", "Hexagon", "::", "L4_sub_memoph_io", ":", "case", "Hexagon", "::", "L4_and_memoph_io", ":", "case", "Hexagon", "::", "L4_or_memoph_io", ":", "return", "(", "<NUM_LIT>", "<=", "Offset", "&&", "Offset", "<=", "<NUM_LIT>", ")", ";", "case", "Hexagon", "::", "L4_iadd_memopb_io", ":", "case", "Hexagon", "::", "L4_isub_memopb_io", ":", "case", "Hexagon", "::", "L4_add_memopb_io", ":", "case", "Hexagon", "::", "L4_sub_memopb_io", ":", "case", "Hexagon", "::", "L4_and_memopb_io", ":", "case", "Hexagon", "::", "L4_or_memopb_io", ":", "return", "(", "<NUM_LIT>", "<=", "Offset", "&&", "Offset", "<=", "<NUM_LIT>", ")", ";", "case", "Hexagon", "::", "STriw_pred", ":", "case", "Hexagon", "::", "LDriw_pred", ":", "case", "Hexagon", "::", "STriw_mod", ":", "case", "Hexagon", "::", "LDriw_mod", ":", "return", "true", ";", "case", "Hexagon", "::", "PS_fi", ":", "case", "Hexagon", "::", "PS_fia", ":", "case", "Hexagon", "::", "INLINEASM", ":", "return", "true", ";", "case", "Hexagon", "::", "L2_ploadrbt_io", ":", "case", "Hexagon", "::", "L2_ploadrbf_io", ":", "case", "Hexagon", "::", "L2_ploadrubt_io", ":", "case", "Hexagon", "::", "L2_ploadrubf_io", ":", "case", "Hexagon", "::", "S2_pstorerbt_io", ":", "case", "Hexagon", "::", "S2_pstorerbf_io", ":", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ";", "case", "Hexagon", "::", "L2_ploadrht_io", ":", "case", "Hexagon", "::", "L2_ploadrhf_io", ":", "case", "Hexagon", "::", "L2_ploadruht_io", ":", "case", "Hexagon", "::", "L2_ploadruhf_io", ":", "case", "Hexagon", "::", "S2_pstorerht_io", ":", "case", "Hexagon", "::", "S2_pstorerhf_io", ":", "return", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "Offset", ")", ";", "case", "Hexagon", "::", "L2_ploadrit_io", ":", "case", "Hexagon", "::", "L2_ploadrif_io", ":", "case", "Hexagon", "::", "S2_pstorerit_io", ":", "case", "Hexagon", "::", "S2_pstorerif_io", ":", "return", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "Offset", ")", ";", "case", "Hexagon", "::", "L2_ploadrdt_io", ":", "case", "Hexagon", "::", "L2_ploadrdf_io", ":", "case", "Hexagon", "::", "S2_pstorerdt_io", ":", "case", "Hexagon", "::", "S2_pstorerdf_io", ":", "return", "isShiftedUInt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", "(", "Offset", ")", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", "No offset range is defined for this opcode. ", "<STR_LIT>", "<STR_LIT>", "Please define it in the above switch statement!", "<STR_LIT>", ")", ";", "}" ]
[ "Test", "the", "validity", "of", "offset", "." ]
LLVM
Mips
CPP
stmt_completion
CPU
5,583
[ ".", "getGlobalValueCallEntry", "(", "GV", ")", ")", ";" ]
[ "return", "MachinePointerInfo", "(", "MF", ".", "getPSVManager", "(", ")" ]
LLVM
Mips
CPP
program_repair
CPU
5,584
[ "<FIXS>", "unsigned", "SrcAlign", ",", "bool", "ZeroOrLdSrc", ",", "<FIXE>" ]
[ "}", "EVT", "MipsTargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "<BUGS>", "unsigned", "SrcAlign", ",", "bool", "IsZeroVal", ",", "<BUGE>", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "Subtarget", "->", "hasMips64", "(", ")", ")" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
5,585
[ "SMRange", "TargetRange", "=", "SMRange", "(", "TargetStart", ",", "getTok", "(", ")", ".", "getLoc", "(", ")", ")", ";" ]
[ "bool", "AMDGPUAsmParser", "::", "ParseDirectiveAMDGCNTarget", "(", ")", "{", "if", "(", "getSTI", "(", ")", ".", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "!=", "Triple", "::", "amdgcn", ")", "return", "TokError", "(", "<STR_LIT>", "directive only supported for amdgcn architecture", "<STR_LIT>", ")", ";", "std", "::", "string", "Target", ";", "SMLoc", "TargetStart", "=", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "if", "(", "getParser", "(", ")", ".", "parseEscapedString", "(", "Target", ")", ")", "return", "true", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
5,586
[ "}" ]
[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>", ";", "let", "isCodeGenOnly", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
5,587
[ "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
LLVM
Mips
CPP
stmt_completion
CPU
5,588
[ "Subtarget", ")", ";" ]
[ "void", "MipsTargetMachine", "::", "resetSubtarget", "(", "MachineFunction", "*", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "resetSubtarget\\n", "<STR_LIT>", ")", ";", "Subtarget", "=", "const_cast", "<", "MipsSubtarget", "*", ">", "(", "getSubtargetImpl", "(", "MF", "->", "getFunction", "(", ")", ")", ")", ";", "MF", "->", "setSubtarget", "(" ]
LLVM
Hexagon
TD
next_suggestion
DSP
5,589
[ "let", "isCodeGenOnly", "=", "<NUM_LIT>", ";" ]
[ "def", "L2_loadbzw4_zomap", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_17e0d2cd", ",", "TypeMAPPING", ">", "{", "let", "isPseudo", "=", "<NUM_LIT>", ";" ]
LLVM
AArch64
CPP
stmt_completion
CPU
5,590
[ "<NUM_LIT>", ",", "N", "->", "op_begin", "(", ")", "+", "<NUM_LIT>", "+", "NumVecs", ")", ";" ]
[ "void", "AArch64DAGToDAGISel", "::", "SelectPredicatedStore", "(", "SDNode", "*", "N", ",", "unsigned", "NumVecs", ",", "const", "unsigned", "Opc", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Regs", "(", "N", "->", "op_begin", "(", ")", "+" ]
GCC
stormy16
MD
stmt_completion
CPU
5,591
[ "]", ")" ]
[ "(", "if_then_else", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]
LLVM
ARM
CPP
next_suggestion
CPU
5,592
[ "return", "It", ";" ]
[ "if", "(", "It", "==", "CoalescedWeights", ".", "end", "(", ")", ")", "{", "It", "=", "CoalescedWeights", ".", "insert", "(", "std", "::", "make_pair", "(", "MBB", ",", "<NUM_LIT>", ")", ")", ".", "first", ";", "}" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
5,593
[ ",", "SubRegIdx1", ")", ";" ]
[ "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", "=", "TII", "->", "getNamedOperand", "(", "*", "CI", ".", "I", ",", "AMDGPU", "::", "OpName", "::", "vdst", ")", ";", "const", "auto", "*", "Dest1", "=", "TII", "->", "getNamedOperand", "(", "*", "Paired", ".", "I", ",", "AMDGPU", "::", "OpName", "::", "vdst", ")", ";", "BuildMI", "(", "*", "MBB", ",", "InsertBefore", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest0", ")", ".", "addReg", "(", "DestReg", ",", "<NUM_LIT>", ",", "SubRegIdx0", ")", ";", "BuildMI", "(", "*", "MBB", ",", "InsertBefore", ",", "DL", ",", "CopyDesc", ")", ".", "add", "(", "*", "Dest1", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Kill" ]
GCC
bfin
MD
next_suggestion
DSP
5,594
[ "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "]" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "HI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
5,595
[ "NewOff", ")", ";" ]
[ "llvm_unreachable", "(", "<STR_LIT>", "Unexpected instruction", "<STR_LIT>", ")", ";", "}", "unsigned", "FrameSize", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "getStackSize", "(", ")", ";", "MachineOperand", "&", "Off", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "int64_t", "NewOff", "=", "Off", ".", "getImm", "(", ")", "-", "(", "FrameSize", "+", "HEXAGON_LRFP_SIZE", ")", ";", "if", "(", "HII", "->", "isValidOffset", "(", "Opc", ",", "NewOff", ",", "HRI", ")", ")", "{", "Off", ".", "setImm", "(" ]
LLVM
M68k
CPP
next_suggestion
MPU
5,596
[ "}" ]
[ "getActionDefinitionsBuilder", "(", "{", "G_STORE", ",", "G_LOAD", "}", ")", ".", "legalForTypesWithMemDesc", "(", "{", "{", "s32", ",", "p0", ",", "s32", ",", "<NUM_LIT>", "}", ",", "{", "s32", ",", "p0", ",", "s16", ",", "<NUM_LIT>", "}", ",", "{", "s32", ",", "p0", ",", "s8", ",", "<NUM_LIT>", "}", ",", "{", "s16", ",", "p0", ",", "s16", ",", "<NUM_LIT>", "}", ",", "{", "s8", ",", "p0", ",", "s8", ",", "<NUM_LIT>", "}", ",", "{", "p0", ",", "p0", ",", "s32", ",", "<NUM_LIT>", "}", "}", ")", ".", "clampScalar", "(", "<NUM_LIT>", ",", "s8", ",", "s32", ")", ";", "getActionDefinitionsBuilder", "(", "G_PTR_ADD", ")", ".", "legalFor", "(", "{", "{", "p0", ",", "s32", "}", "}", ")", ";", "getLegacyLegalizerInfo", "(", ")", ".", "computeTables", "(", ")", ";" ]
GCC
m68hc11
CPP
code_generation
MPU
5,597
[ "static", "void", "m68hc11_reorg", "(", "void", ")", "{", "int", "split_done", "=", "<NUM_LIT>", ";", "rtx", "insn", ",", "first", ";", "z_replacement_completed", "=", "<NUM_LIT>", ";", "z_reg", "=", "gen_rtx_REG", "(", "HImode", ",", "HARD_Z_REGNUM", ")", ";", "first", "=", "get_insns", "(", ")", ";", "unshare_all_rtl_again", "(", "first", ")", ";", "split_all_insns_noflow", "(", ")", ";", "split_done", "=", "<NUM_LIT>", ";", "z_replacement_completed", "=", "<NUM_LIT>", ";", "m68hc11_reassign_regs", "(", "first", ")", ";", "if", "(", "optimize", ")", "compute_bb_for_insn", "(", ")", ";", "if", "(", "optimize", ">", "<NUM_LIT>", "&&", "split_done", ")", "{", "reload_cse_regs", "(", "first", ")", ";", "}", "if", "(", "optimize", ")", "{", "for", "(", "insn", "=", "first", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "INSN_P", "(", "insn", ")", ")", "{", "rtx", "*", "pnote", ";", "pnote", "=", "&", "REG_NOTES", "(", "insn", ")", ";", "while", "(", "*", "pnote", "!=", "<NUM_LIT>", ")", "{", "if", "(", "REG_NOTE_KIND", "(", "*", "pnote", ")", "==", "REG_DEAD", ")", "*", "pnote", "=", "XEXP", "(", "*", "pnote", ",", "<NUM_LIT>", ")", ";", "else", "pnote", "=", "&", "XEXP", "(", "*", "pnote", ",", "<NUM_LIT>", ")", ";", "}", "}", "}", "life_analysis", "(", "<NUM_LIT>", ",", "PROP_REG_INFO", "|", "PROP_DEATH_NOTES", ")", ";", "}", "z_replacement_completed", "=", "<NUM_LIT>", ";", "if", "(", "optimize", ">", "<NUM_LIT>", ")", "split_all_insns_noflow", "(", ")", ";", "{", "rtx", "insn", ";", "for", "(", "insn", "=", "first", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "rtx", "body", ";", "if", "(", "INSN_DELETED_P", "(", "insn", ")", ")", "continue", ";", "if", "(", "!", "INSN_P", "(", "insn", ")", ")", "continue", ";", "body", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "rtx_equal_p", "(", "SET_SRC", "(", "body", ")", ",", "SET_DEST", "(", "body", ")", ")", ")", "{", "PUT_CODE", "(", "insn", ",", "NOTE", ")", ";", "NOTE_LINE_NUMBER", "(", "insn", ")", "=", "NOTE_INSN_DELETED", ";", "NOTE_SOURCE_FILE", "(", "insn", ")", "=", "<NUM_LIT>", ";", "continue", ";", "}", "}", "}", "}" ]
[ "Machine-dependent", "reorg", "pass", ".", "Specific", "optimizations", "are", "defined", "here", ":", "-", "this", "pass", "changes", "the", "Z", "register", "into", "either", "X", "or", "Y", "(", "it", "preserves", "X/Y", "previous", "values", "in", "a", "memory", "slot", "in", "page0", ")", ".", "When", "this", "pass", "is", "finished", ",", "the", "global", "variable", "'z_replacement_completed", "'", "is", "set", "to", "2", "." ]
GCC
aarch64
CPP
next_suggestion
CPU
5,598
[ "return", "SYMBOL_SMALL_ABSOLUTE", ";" ]
[ "}", "}", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", ")", "{", "if", "(", "aarch64_tls_symbol_p", "(", "x", ")", ")", "return", "aarch64_classify_tls_symbol", "(", "x", ")", ";", "switch", "(", "aarch64_cmodel", ")", "{", "case", "AARCH64_CMODEL_TINY", ":", "if", "(", "SYMBOL_REF_WEAK", "(", "x", ")", "&&", "!", "aarch64_symbol_binds_local_p", "(", "x", ")", ")", "return", "SYMBOL_FORCE_TO_MEM", ";", "if", "(", "!", "(", "IN_RANGE", "(", "offset", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "offset_within_block_p", "(", "x", ",", "offset", ")", ")", ")", "return", "SYMBOL_FORCE_TO_MEM", ";", "return", "SYMBOL_TINY_ABSOLUTE", ";", "case", "AARCH64_CMODEL_SMALL", ":", "if", "(", "SYMBOL_REF_WEAK", "(", "x", ")", "&&", "!", "aarch64_symbol_binds_local_p", "(", "x", ")", ")", "return", "SYMBOL_FORCE_TO_MEM", ";", "if", "(", "!", "(", "IN_RANGE", "(", "offset", ",", "-", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "||", "offset_within_block_p", "(", "x", ",", "offset", ")", ")", ")", "return", "SYMBOL_FORCE_TO_MEM", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
5,599
[ "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3" ]