docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	ARM	CPP	next_suggestion	CPU	5,400	[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ")", ";" ]	[ "cvtT2LdrdPre", "(", "MCInst", "&", "Inst", ",", "unsigned", "Opcode", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "", ">", "&", "Operands", ")", "{", "(", "(", "ARMOperand", "", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "(", "(", "ARMOperand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	5,401	[ "getIndex", "(", ")", ";" ]	[ "assert", "(", "CPEMI", ".", "getOpcode", "(", ")", "==", "Mips", "::", "CONSTPOOL_ENTRY", ")", ";", "if", "(", "!", "AlignConstantIslands", ")", "return", "Align", "(", "<NUM_LIT>", ")", ";", "unsigned", "CPI", "=", "CPEMI", ".", "getOperand", "(", "<NUM_LIT>", ")", "." ]
LLVM	SPIRV	CPP	code_generation	Virtual ISA	5,402	[ "void", "SPIRVAsmPrinter", "::", "emitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "if", "(", "!", "MAI", "->", "getSkipEmission", "(", "MI", ")", ")", "outputInstruction", "(", "MI", ")", ";", "const", "MachineInstr", "", "NextMI", "=", "MI", "->", "getNextNode", "(", ")", ";", "if", "(", "!", "MAI", "->", "hasMBBRegister", "(", "", "MI", "->", "getParent", "(", ")", ")", "&&", "isFuncOrHeaderInstr", "(", "MI", ",", "TII", ")", "&&", "(", "!", "NextMI", "\|\|", "!", "isFuncOrHeaderInstr", "(", "NextMI", ",", "TII", ")", ")", ")", "{", "assert", "(", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "==", "MF", "->", "front", "(", ")", ".", "getNumber", "(", ")", "&&", "<STR_LIT>", "OpFunction is not in the front MBB of MF", "<STR_LIT>", ")", ";", "emitOpLabel", "(", "", "MI", "->", "getParent", "(", ")", ")", ";", "}", "}" ]	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]
LLVM	AMDGPU	TD	stmt_completion	GPU	5,403	[ "<NUM_LIT>", ",", "(", "add", "SGPR_512Regs", ")", ">", "{" ]	[ "def", "SGPR_512", ":", "RegisterClass", "<", "<STR_LIT>", ",", "[", "v16i32", ",", "v16f32", "]", "," ]
GCC	alpha	MD	program_repair	MPU	5,404	[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SF", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]	[ "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", "UNSPEC_CVTQL", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AArch64	TD	next_suggestion	CPU	5,405	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "{", "?", ",", "?", ",", "?", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx2", ";" ]
GCC	i386	MD	program_repair	CPU	5,406	[ "<FIXS>", "rtx", "low", "=", "gen_lowpart", "(", "DFmode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "<FIXE>" ]	[ "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "<BUGS>", "rtx", "low", "=", "gen_rtx_REG", "(", "DFmode", ",", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<BUGE>", "emit_move_insn", "(", "adjust_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "DFmode", ",", "<NUM_LIT>", ")", ",", "low", ")", "emit_move_insn", "(", "adjust_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "DFmode", ",", "<NUM_LIT>", ")", ",", "low", ")", "DONE" ]
LLVM	X86	CPP	code_generation	CPU	5,407	[ "void", "X86RegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFrameInfo", "", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "X86MachineFunctionInfo", "", "X86FI", "=", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "unsigned", "RetOpcode", "=", "MBBI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "switch", "(", "RetOpcode", ")", "{", "case", "X86", "::", "RET", ":", "case", "X86", "::", "RETI", ":", "case", "X86", "::", "TCRETURNdi", ":", "case", "X86", "::", "TCRETURNri", ":", "case", "X86", "::", "TCRETURNri64", ":", "case", "X86", "::", "TCRETURNdi64", ":", "case", "X86", "::", "EH_RETURN", ":", "case", "X86", "::", "EH_RETURN64", ":", "case", "X86", "::", "TAILJMPd", ":", "case", "X86", "::", "TAILJMPr", ":", "case", "X86", "::", "TAILJMPm", ":", "break", ";", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Can only insert epilog into returning blocks", "<STR_LIT>", ")", ";", "}", "uint64_t", "StackSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "uint64_t", "MaxAlign", "=", "MFI", "->", "getMaxAlignment", "(", ")", ";", "unsigned", "CSSize", "=", "X86FI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "uint64_t", "NumBytes", "=", "<NUM_LIT>", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "uint64_t", "FrameSize", "=", "StackSize", "-", "SlotSize", ";", "if", "(", "needsStackRealignment", "(", "MF", ")", ")", "FrameSize", "=", "(", "FrameSize", "+", "MaxAlign", "-", "<NUM_LIT>", ")", "/", "MaxAlign", "", "MaxAlign", ";", "NumBytes", "=", "FrameSize", "-", "CSSize", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Is64Bit", "?", "X86", "::", "POP64r", ":", "X86", "::", "POP32r", ")", ",", "FramePtr", ")", ";", "}", "else", "{", "NumBytes", "=", "StackSize", "-", "CSSize", ";", "}", "MachineBasicBlock", "::", "iterator", "LastCSPop", "=", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PI", "=", "prior", "(", "MBBI", ")", ";", "unsigned", "Opc", "=", "PI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "X86", "::", "POP32r", "&&", "Opc", "!=", "X86", "::", "POP64r", "&&", "!", "PI", "->", "getDesc", "(", ")", ".", "isTerminator", "(", ")", ")", "break", ";", "--", "MBBI", ";", "}", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "NumBytes", "\|\|", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "mergeSPUpdatesUp", "(", "MBB", ",", "MBBI", ",", "StackPtr", ",", "&", "NumBytes", ")", ";", "if", "(", "needsStackRealignment", "(", "MF", ")", ")", "{", "if", "(", "CSSize", ")", "{", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "StackPtr", ",", "NumBytes", ",", "Is64Bit", ",", "TII", ")", ";", "MBBI", "=", "prior", "(", "LastCSPop", ")", ";", "}", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Is64Bit", "?", "X86", "::", "MOV64rr", ":", "X86", "::", "MOV32rr", ")", ",", "StackPtr", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "else", "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{", "if", "(", "CSSize", ")", "{", "unsigned", "Opc", "=", "Is64Bit", "?", "X86", "::", "LEA64r", ":", "X86", "::", "LEA32r", ";", "MachineInstr", "", "MI", "=", "addLeaRegOffset", "(", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ",", "FramePtr", ",", "false", ",", "-", "CSSize", ")", ";", "MBB", ".", "insert", "(", "MBBI", ",", "MI", ")", ";", "}", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Is64Bit", "?", "X86", "::", "MOV64rr", ":", "X86", "::", "MOV32rr", ")", ",", "StackPtr", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "else", "{", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "StackPtr", ",", "NumBytes", ",", "Is64Bit", ",", "TII", ")", ";", "}", "if", "(", "RetOpcode", "==", "X86", "::", "EH_RETURN", "\|\|", "RetOpcode", "==", "X86", "::", "EH_RETURN64", ")", "{", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "MachineOperand", "&", "DestAddr", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "DestAddr", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "Offset should be in register!", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Is64Bit", "?", "X86", "::", "MOV64rr", ":", "X86", "::", "MOV32rr", ")", ",", "StackPtr", ")", ".", "addReg", "(", "DestAddr", ".", "getReg", "(", ")", ")", ";", "}", "else", "if", "(", "RetOpcode", "==", "X86", "::", "TCRETURNri", "\|\|", "RetOpcode", "==", "X86", "::", "TCRETURNdi", "\|\|", "RetOpcode", "==", "X86", "::", "TCRETURNri64", "\|\|", "RetOpcode", "==", "X86", "::", "TCRETURNdi64", ")", "{", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "MachineOperand", "&", "JumpTarget", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "StackAdjust", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "StackAdjust", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "Expecting immediate value.", "<STR_LIT>", ")", ";", "int", "StackAdj", "=", "StackAdjust", ".", "getImm", "(", ")", ";", "int", "MaxTCDelta", "=", "X86FI", "->", "getTCReturnAddrDelta", "(", ")", ";", "int", "Offset", "=", "<NUM_LIT>", ";", "assert", "(", "MaxTCDelta", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", "MaxTCDelta should never be positive", "<STR_LIT>", ")", ";", "Offset", "=", "StackAdj", "-", "MaxTCDelta", ";", "assert", "(", "Offset", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "Offset should never be negative", "<STR_LIT>", ")", ";", "if", "(", "Offset", ")", "{", "Offset", "+=", "mergeSPUpdates", "(", "MBB", ",", "MBBI", ",", "StackPtr", ",", "true", ")", ";", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "StackPtr", ",", "Offset", ",", "Is64Bit", ",", "TII", ")", ";", "}", "if", "(", "RetOpcode", "==", "X86", "::", "TCRETURNdi", "\|\|", "RetOpcode", "==", "X86", "::", "TCRETURNdi64", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "TAILJMPd", ")", ")", ".", "addGlobalAddress", "(", "JumpTarget", ".", "getGlobal", "(", ")", ",", "JumpTarget", ".", "getOffset", "(", ")", ")", ";", "else", "if", "(", "RetOpcode", "==", "X86", "::", "TCRETURNri64", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "TAILJMPr64", ")", ",", "JumpTarget", ".", "getReg", "(", ")", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "TAILJMPr", ")", ",", "JumpTarget", ".", "getReg", "(", ")", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "}", "else", "if", "(", "(", "RetOpcode", "==", "X86", "::", "RET", "\|\|", "RetOpcode", "==", "X86", "::", "RETI", ")", "&&", "(", "X86FI", "->", "getTCReturnAddrDelta", "(", ")", "<", "<NUM_LIT>", ")", ")", "{", "int", "delta", "=", "-", "<NUM_LIT>", "*", "X86FI", "->", "getTCReturnAddrDelta", "(", ")", ";", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "delta", "+=", "mergeSPUpdates", "(", "MBB", ",", "MBBI", ",", "StackPtr", ",", "true", ")", ";", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "StackPtr", ",", "delta", ",", "Is64Bit", ",", "TII", ")", ";", "}", "}" ]	[ "Insert", "epilog", "code", "into", "the", "function", "." ]
LLVM	NMX	CPP	next_suggestion	VLIW	5,408	[ "unsigned", "Offset", "=", "State", ".", "AllocateStack", "(", "ValVT", ".", "getSizeInBits", "(", ")", ">>", "<NUM_LIT>", ",", "OrigAlign", ")", ";" ]	[ "unsigned", "Reg", ";", "bool", "AllocateFloatsInIntReg", "=", "true", ";", "unsigned", "OrigAlign", "=", "ArgFlags", ".", "getOrigAlign", "(", ")", ";", "bool", "isI64", "=", "(", "ValVT", "==", "MVT", "::", "i32", "&&", "OrigAlign", "==", "<NUM_LIT>", ")", ";", "if", "(", "ValVT", "==", "MVT", "::", "i32", "\|\|", "(", "ValVT", "==", "MVT", "::", "f32", "&&", "AllocateFloatsInIntReg", ")", ")", "{", "Reg", "=", "State", ".", "AllocateReg", "(", "IntRegs", ")", ";", "if", "(", "isI64", "&&", "(", "Reg", "==", "NMX", "::", "A1", ")", ")", "Reg", "=", "State", ".", "AllocateReg", "(", "IntRegs", ")", ";", "LocVT", "=", "MVT", "::", "i32", ";", "}", "else", "if", "(", "ValVT", "==", "MVT", "::", "f64", "&&", "AllocateFloatsInIntReg", ")", "{", "Reg", "=", "State", ".", "AllocateReg", "(", "IntRegs", ")", ";", "if", "(", "Reg", "==", "NMX", "::", "A1", ")", "Reg", "=", "State", ".", "AllocateReg", "(", "IntRegs", ")", ";", "State", ".", "AllocateReg", "(", "IntRegs", ")", ";", "LocVT", "=", "MVT", "::", "i32", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", "Cannot handle this ValVT.", "<STR_LIT>", ")", ";", "if", "(", "!", "Reg", ")", "{" ]
LLVM	Hexagon	TD	stmt_completion	DSP	5,409	[ "{", "<NUM_LIT>", "}", ";" ]	[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "isTaken", "=", "Inst" ]
LLVM	AArch64	TD	stmt_completion	CPU	5,410	[ ">", ";" ]	[ "def", "AArch64frintn_mt", ":", "SDNode", "<", "<STR_LIT>", ",", "SDT_AArch64Arith" ]
GCC	aarch64	MD	stmt_completion	CPU	5,411	[ "(", "DI", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_mode_attr", "atomic_sfx", "[", "(", "QI", "<STR_LIT>", ")", "(", "HI", "<STR_LIT>", ")", "(", "SI", "<STR_LIT>", ")" ]
LLVM	Nyuzi	CPP	next_suggestion	GPU	5,412	[ "}" ]	[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Insn", ")", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	5,413	[ "break", ";" ]	[ "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "ISD", "::", "SPLAT_VECTOR", ":", "{", "auto", "Opnd0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "auto", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Opnd0", ")", ")", "if", "(", "CN", "->", "isNullValue", "(", ")", ")", "return", "true", ";", "if", "(", "auto", "CN", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Opnd0", ")", ")", "if", "(", "CN", "->", "isZero", "(", ")", ")", "return", "true", ";" ]
GCC	microblaze	MD	next_suggestion	MPU	5,414	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	sh	CPP	next_suggestion	CPU	5,415	[ "_", "_", "asm__", "(", "<STR_LIT>", "mshlld.l\t%1, %2, %0", "<STR_LIT>", ":", "<STR_LIT>", "=r", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "r", "<STR_LIT>", "(", "mm", ")", ",", "<STR_LIT>", "r", "<STR_LIT>", "(", "mn", ")", ")", ";" ]	[ "_", "_", "inline__", "static", "unsigned", "long", "long", "sh_media_MSHLLD_L", "(", "unsigned", "long", "long", "mm", ",", "unsigned", "int", "mn", ")", "{", "unsigned", "long", "long", "res", ";" ]
GCC	mep	MD	program_repair	CPU	5,416	[ "<FIXS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<FIXE>" ]	[ "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGE>", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "]" ]
LLVM	Cpu0	TD	next_suggestion	CPU	5,417	[ "}" ]	[ "class", "CmpInstr", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "string", "instr_asm", ",", "InstrItinClass", "itin", ",", "RegisterClass", "RC", ",", "RegisterClass", "RD", ",", "bit", "isComm", "=", "<NUM_LIT>", ">", ":", "FA", "<", "op", ",", "(", "outs", "RD", ":", "$", "ra", ")", ",", "(", "ins", "RC", ":", "$", "rb", ",", "RC", ":", "$", "rc", ")", ",", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ",", "[", "]", ",", "itin", ">", "{", "let", "shamt", "=", "<NUM_LIT>", ";", "let", "isCommutable", "=", "isComm", ";", "let", "Predicates", "=", "[", "HasCmp", "]", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	5,418	[ ";" ]	[ "def", "A64FXWrite_12Cyc_GI01", ":", "SchedWriteRes", "<", "[", "A64FXGI01", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>" ]
LLVM	MSP430	CPP	stmt_completion	MPU	5,419	[ ")", ";" ]	[ "FunctionPass", "*", "llvm", "::", "createMSP430BranchSelectionPass", "(", ")", "{", "return", "new", "MSP430BSel", "(" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	5,420	[ "auto", "*", "Segment", "=", "LR", ".", "getSegmentContaining", "(", "Begin", ")", ";" ]	[ "static", "LaneBitmask", "getRegLiveThroughMask", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "LiveIntervals", "&", "LIS", ",", "Register", "Reg", ",", "SlotIndex", "Begin", ",", "SlotIndex", "End", ",", "LaneBitmask", "Mask", "=", "LaneBitmask", "::", "getAll", "(", ")", ")", "{", "auto", "IsInOneSegment", "=", "[", "Begin", ",", "End", "]", "(", "const", "LiveRange", "&", "LR", ")", "->", "bool", "{" ]
LLVM	AArch64	TD	stmt_completion	CPU	5,421	[ "(", "INST", "#", "UXDr", ")", "$", "Rn", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "i64", "(", "round", "f64", ":", "$", "Rn", ")", ")", ",", "(", "!", "cast", "<", "Instruction", ">" ]
LLVM	X86	CPP	next_suggestion	CPU	5,422	[ "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "WideOpVT", ",", "Vec", ",", "ShiftBits", ")", ";" ]	[ "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "WideOpVT", ",", "WideSubVec", ",", "DAG", ".", "getConstant", "(", "ShiftLeft", ",", "dl", ",", "MVT", "::", "i8", ")", ")", ";", "Vec", "=", "ShiftRight", "?", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "WideOpVT", ",", "Vec", ",", "DAG", ".", "getConstant", "(", "ShiftRight", ",", "dl", ",", "MVT", "::", "i8", ")", ")", ":", "Vec", ";", "return", "ExtractSubVec", "(", "Vec", ")", ";", "}", "if", "(", "IdxVal", "==", "<NUM_LIT>", ")", "{", "SDValue", "ShiftBits", "=", "DAG", ".", "getConstant", "(", "SubVecNumElems", ",", "dl", ",", "MVT", "::", "i8", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_SUBVECTOR", ",", "dl", ",", "WideOpVT", ",", "Undef", ",", "Vec", ",", "ZeroIdx", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "WideOpVT", ",", "Vec", ",", "ShiftBits", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "WideOpVT", ",", "Vec", ",", "ShiftBits", ")", ";", "WideSubVec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_SUBVECTOR", ",", "dl", ",", "WideOpVT", ",", "getZeroVector", "(", "WideOpVT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ",", "SubVec", ",", "ZeroIdx", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "dl", ",", "WideOpVT", ",", "Vec", ",", "WideSubVec", ")", ";", "return", "ExtractSubVec", "(", "Vec", ")", ";", "}", "if", "(", "IdxVal", "+", "SubVecNumElems", "==", "NumElems", ")", "{", "WideSubVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "WideOpVT", ",", "WideSubVec", ",", "DAG", ".", "getConstant", "(", "IdxVal", ",", "dl", ",", "MVT", "::", "i8", ")", ")", ";", "SDValue", "ShiftBits", "=", "DAG", ".", "getConstant", "(", "SubVecNumElems", ",", "dl", ",", "MVT", "::", "i8", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_SUBVECTOR", ",", "dl", ",", "WideOpVT", ",", "Undef", ",", "Vec", ",", "ZeroIdx", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	5,423	[ "if", "(", "Modifier", "!=", "MCSymbolRefExpr", "::", "VK_None", ")", "{" ]	[ "if", "(", "!", "Asm", ".", "getContext", "(", ")", ".", "getAsmInfo", "(", ")", "->", "isSectionAtomizableBySymbols", "(", "Sec", ")", ")", "Symbol", "->", "setUsedInReloc", "(", ")", ";", "}", "RelSymbol", "=", "Asm", ".", "getAtom", "(", "", "Symbol", ")", ";", "if", "(", "Symbol", "->", "isInSection", "(", ")", ")", "{", "const", "MCSectionMachO", "&", "Section", "=", "static_cast", "<", "const", "MCSectionMachO", "&", ">", "(", "", "Fragment", "->", "getParent", "(", ")", ")", ";", "if", "(", "Section", ".", "hasAttribute", "(", "MachO", "::", "S_ATTR_DEBUG", ")", ")", "RelSymbol", "=", "nullptr", ";", "}", "if", "(", "RelSymbol", ")", "{", "if", "(", "RelSymbol", "!=", "Symbol", ")", "Value", "+=", "Layout", ".", "getSymbolOffset", "(", "", "Symbol", ")", "-", "Layout", ".", "getSymbolOffset", "(", "", "RelSymbol", ")", ";", "}", "else", "if", "(", "Symbol", "->", "isInSection", "(", ")", "&&", "!", "Symbol", "->", "isVariable", "(", ")", ")", "{", "Index", "=", "Symbol", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", "->", "getOrdinal", "(", ")", "+", "<NUM_LIT>", ";", "Value", "+=", "Writer", "->", "getSymbolAddress", "(", "", "Symbol", ",", "Layout", ")", ";", "if", "(", "IsPCRel", ")", "Value", "-=", "FixupAddress", "+", "(", "<NUM_LIT>", "<<", "Log2Size", ")", ";", "}", "else", "if", "(", "Symbol", "->", "isVariable", "(", ")", ")", "{", "const", "MCExpr", "", "Value", "=", "Symbol", "->", "getVariableValue", "(", ")", ";", "int64_t", "Res", ";", "bool", "isAbs", "=", "Value", "->", "evaluateAsAbsolute", "(", "Res", ",", "Layout", ",", "Writer", "->", "getSectionAddressMap", "(", ")", ")", ";", "if", "(", "isAbs", ")", "{", "FixedValue", "=", "Res", ";", "return", ";", "}", "else", "{", "Asm", ".", "getContext", "(", ")", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "unsupported relocation of variable '", "<STR_LIT>", "+", "Symbol", "->", "getName", "(", ")", "+", "<STR_LIT>", "'", "<STR_LIT>", ")", ";", "return", ";", "}", "}", "else", "{", "Asm", ".", "getContext", "(", ")", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "unsupported relocation of undefined symbol '", "<STR_LIT>", "+", "Symbol", "->", "getName", "(", ")", "+", "<STR_LIT>", "'", "<STR_LIT>", ")", ";", "return", ";", "}", "MCSymbolRefExpr", "::", "VariantKind", "Modifier", "=", "Target", ".", "getSymA", "(", ")", "->", "getKind", "(", ")", ";", "if", "(", "IsPCRel", ")", "{", "if", "(", "IsRIPRel", ")", "{", "if", "(", "Modifier", "==", "MCSymbolRefExpr", "::", "VK_GOTPCREL", ")", "{", "if", "(", "Fixup", ".", "getTargetKind", "(", ")", "==", "X86", "::", "reloc_riprel_4byte_movq_load", ")", "Type", "=", "MachO", "::", "X86_64_RELOC_GOT_LOAD", ";", "else", "Type", "=", "MachO", "::", "X86_64_RELOC_GOT", ";", "}", "else", "if", "(", "Modifier", "==", "MCSymbolRefExpr", "::", "VK_TLVP", ")", "{", "Type", "=", "MachO", "::", "X86_64_RELOC_TLV", ";", "}", "else", "if", "(", "Modifier", "!=", "MCSymbolRefExpr", "::", "VK_None", ")", "{", "Asm", ".", "getContext", "(", ")", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "unsupported symbol modifier in relocation", "<STR_LIT>", ")", ";", "return", ";", "}", "else", "{", "Type", "=", "MachO", "::", "X86_64_RELOC_SIGNED", ";", "switch", "(", "-", "(", "Target", ".", "getConstant", "(", ")", "+", "(", "<NUM_LIT>", "LL", "<<", "Log2Size", ")", ")", ")", "{", "case", "<NUM_LIT>", ":", "Type", "=", "MachO", "::", "X86_64_RELOC_SIGNED_1", ";", "break", ";", "case", "<NUM_LIT>", ":", "Type", "=", "MachO", "::", "X86_64_RELOC_SIGNED_2", ";", "break", ";", "case", "<NUM_LIT>", ":", "Type", "=", "MachO", "::", "X86_64_RELOC_SIGNED_4", ";", "break", ";", "}", "}", "}", "else", "{" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	5,424	[ "else", "return", "SDValue", "(", ")", ";" ]	[ "SDLoc", "SL", "(", "N", ")", ";", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SETCC", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SL", ",", "VT", ",", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "const", "ConstantSDNode", "*", "Arg", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ")", "{", "if", "(", "Arg", "->", "isZero", "(", ")", ")", "return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "VT", ")", ";", "if", "(", "Arg", "->", "isOne", "(", ")", ")", "{", "Register", "Exec", ";", "if", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "Exec", "=", "AMDGPU", "::", "EXEC_LO", ";", "else", "if", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "Exec", "=", "AMDGPU", "::", "EXEC", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	5,425	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VFPEXT", "<STR_LIT>", ";" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FLD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FST", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::CALL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::RDTSC_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::BT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::CMP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::COMI", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::UCOMI", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::SETCC", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::SETCC_CARRY", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FSETCCsd", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FSETCCss", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::CMOV", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::BRCOND", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::RET_FLAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::REP_STOS", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::REP_MOVS", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::GlobalBaseReg", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::Wrapper", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::WrapperRIP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PEXTRB", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PEXTRW", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::INSERTPS", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PINSRB", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PINSRW", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PSHUFB", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ANDNP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PSIGN", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::BLENDV", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::BLENDI", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::SUBUS", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::HADD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::HSUB", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FHADD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FHSUB", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::UMAX", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::UMIN", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::SMAX", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::SMIN", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FMAX", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FMIN", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FMAXC", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FMINC", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FRSQRT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FRCP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::TLSADDR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::TLSBASEADDR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::TLSCALL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::EH_SJLJ_SETJMP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::EH_SJLJ_LONGJMP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::EH_RETURN", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::TC_RETURN", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FNSTCW16m", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FNSTSW16r", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::LCMPXCHG_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::LCMPXCHG8_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ATOMADD64_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ATOMSUB64_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ATOMOR64_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ATOMXOR64_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ATOMAND64_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ATOMNAND64_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VZEXT_MOVL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VSEXT_MOVL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VZEXT_LOAD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VZEXT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VSEXT", "<STR_LIT>", ";" ]
GCC	bfin	MD	stmt_completion	DSP	5,426	[ "]", ")" ]	[ "(", "vec_select", ":", "HI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	X86	CPP	stmt_completion	CPU	5,427	[ "Dest", ";" ]	[ "Op0", "=", "TOS", "=", "Dest", ";", "KillsOp0", "=", "true", ";", "}", "assert", "(", "(", "TOS", "==", "Op0", "\|\|", "TOS", "==", "Op1", ")", "&&", "(", "KillsOp0", "\|\|", "KillsOp1", ")", "&&", "<STR_LIT>", "Stack conditions not set up right!", "<STR_LIT>", ")", ";", "ArrayRef", "<", "TableEntry", ">", "InstTable", ";", "bool", "isForward", "=", "TOS", "==", "Op0", ";", "bool", "updateST0", "=", "(", "TOS", "==", "Op0", "&&", "!", "KillsOp1", ")", "\|\|", "(", "TOS", "==", "Op1", "&&", "!", "KillsOp0", ")", ";", "if", "(", "updateST0", ")", "{", "if", "(", "isForward", ")", "InstTable", "=", "ForwardST0Table", ";", "else", "InstTable", "=", "ReverseST0Table", ";", "}", "else", "{", "if", "(", "isForward", ")", "InstTable", "=", "ForwardSTiTable", ";", "else", "InstTable", "=", "ReverseSTiTable", ";", "}", "int", "Opcode", "=", "Lookup", "(", "InstTable", ",", "MI", ".", "getOpcode", "(", ")", ")", ";", "assert", "(", "Opcode", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", "Unknown TwoArgFP pseudo instruction!", "<STR_LIT>", ")", ";", "unsigned", "NotTOS", "=", "(", "TOS", "==", "Op0", ")", "?", "Op1", ":", "Op0", ";", "MBB", "->", "remove", "(", "&", "", "I", "++", ")", ";", "I", "=", "BuildMI", "(", "", "MBB", ",", "I", ",", "dl", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "getSTReg", "(", "NotTOS", ")", ")", ";", "if", "(", "!", "MI", ".", "mayRaiseFPException", "(", ")", ")", "I", "->", "setFlag", "(", "MachineInstr", "::", "MIFlag", "::", "NoFPExcept", ")", ";", "if", "(", "KillsOp0", "&&", "KillsOp1", "&&", "Op0", "!=", "Op1", ")", "{", "assert", "(", "!", "updateST0", "&&", "<STR_LIT>", "Should have updated other operand!", "<STR_LIT>", ")", ";", "popStackAfter", "(", "I", ")", ";", "}", "unsigned", "UpdatedSlot", "=", "getSlot", "(", "updateST0", "?", "TOS", ":", "NotTOS", ")", ";", "assert", "(", "UpdatedSlot", "<", "StackTop", "&&", "Dest", "<", "<NUM_LIT>", ")", ";", "Stack", "[", "UpdatedSlot", "]", "=" ]
GCC	v850	CPP	code_generation	MPU	5,428	[ "int", "v850_output_addr_const_extra", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "!=", "TRUNCATE", ")", "return", "<NUM_LIT>", ";", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "MINUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "CODE_LABEL", "&&", "INSN_DELETED_P", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "output_addr_const", "(", "file", ",", "x", ")", ";", "return", "<NUM_LIT>", ";", "}" ]	[ "When", "assemble_integer", "is", "used", "to", "emit", "the", "offsets", "for", "a", "switch", "table", "it", "can", "encounter", "(", "TRUNCATE", ":", "HI", "(", "MINUS", ":", "SI", "(", "LABEL_REF", ":", "SI", ")", "(", "LABEL_REF", ":", "SI", ")", ")", ")", ".", "output_addr_const", "will", "normally", "barf", "at", "this", ",", "but", "it", "is", "OK", "to", "omit", "the", "truncate", "and", "just", "emit", "the", "difference", "of", "the", "two", "labels", ".", "The", ".hword", "directive", "will", "automatically", "handle", "the", "truncation", "for", "us", ".", "Returns", "1", "if", "rtx", "was", "handled", ",", "0", "otherwise", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	5,429	[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]	[ "def", "A2_zxth", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_57890846", ",", "TypeALU32_2op", ">", ",", "Enc_5e2823", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
GCC	arm	CPP	stmt_completion	CPU	5,430	[ "const", "int", "_", "_", "index", ")", "{" ]	[ "vusdotq_lane_s32", "(", "int32x4_t", "_", "_", "r", ",", "uint8x16_t", "_", "_", "a", ",", "int8x8_t", "_", "_", "b", "," ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	5,431	[ "}" ]	[ "if", "(", "To", "==", "MVT", "::", "i64", ")", "{", "if", "(", "From", "==", "MVT", "::", "i64", ")", "return", "copyValue", "(", "Reg", ")", ";", "Reg", "=", "signExtendToI32", "(", "Reg", ",", "V", ",", "From", ")", ";", "unsigned", "Result", "=", "createResultReg", "(", "&", "WebAssembly", "::", "I64RegClass", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "WebAssembly", "::", "I64_EXTEND_S_I32", ")", ",", "Result", ")", ".", "addReg", "(", "Reg", ")", ";", "return", "Result", ";", "}", "return", "signExtendToI32", "(", "Reg", ",", "V", ",", "From", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	5,432	[ "let", "isCodeGenOnly", "=", "<NUM_LIT>", ";" ]	[ "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>", ";" ]
LLVM	PowerPC	CPP	program_repair	CPU	5,433	[ "<FIXS>", "const", "MachineInstr", "&", "MI", ",", "<FIXE>" ]	[ "}", "unsigned", "PPCInstrInfo", "::", "getInstrLatency", "(", "const", "InstrItineraryData", "", "ItinData", ",", "<BUGS>", "const", "MachineInstr", "", "MI", ",", "<BUGE>", "unsigned", "*", "PredCost", ")", "const", "{", "if", "(", "!", "ItinData", "\|\|", "UseOldLatencyCalc", ")", "return", "PPCGenInstrInfo", "::", "getInstrLatency", "(", "ItinData", ",", "MI", ",", "PredCost", ")", ";" ]
GCC	i386	MD	stmt_completion	CPU	5,434	[ "]", ")" ]	[ "[", "(", "parallel", "[", "(", "set", "(", "reg", ":", "CC", "FLAGS_REG", ")", "(", "compare", ":", "CC", "(", "mem", ":", "BLK", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "mem", ":", "BLK", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", "(", "use", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "use", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", ")" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	5,435	[ "}", "else", "{" ]	[ "void", "AMDGPUInstPrinter", "::", "printImmediateInt16", "(", "uint32_t", "Imm", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "int16_t", "SImm", "=", "static_cast", "<", "int16_t", ">", "(", "Imm", ")", ";", "if", "(", "isInlinableIntLiteral", "(", "SImm", ")", ")", "{", "O", "<<", "SImm", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	5,436	[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_tfrtnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_05c070ec", ",", "TypeALU32_2op", ">", ",", "PredNewRel", ",", "ImmRegRel", "{", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
GCC	s390	CPP	program_repair	MPU	5,437	[ "<FIXS>", "<FIXE>", "<FIXS>", "gen_rtx_SET", "(", "gen_rtx_REG", "(", "cmp_mode", ",", "CC_REGNUM", ")", ",", "<FIXE>" ]	[ "cmp2", "=", "cmp1", ";", "cmp1", "=", "tmp", ";", "}", "<BUGS>", "", "cc", "=", "gen_rtx_REG", "(", "cmp_mode", ",", "CC_REGNUM", ")", ";", "<BUGE>", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "<BUGS>", "gen_rtx_SET", "(", "", "cc", ",", "<BUGE>", "gen_rtx_COMPARE", "(", "cmp_mode", ",", "cmp1", ",", "cmp2", ")", ")", ",", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_SCRATCH", "(", "V2DImode", ")", ")", ")", ")", ")", ";", "return", "true", ";", "}" ]
LLVM	Hexagon	TD	next_suggestion	DSP	5,438	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_svsubuhs", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_61830035", ",", "TypeALU32_3op", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	5,439	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "F2_sffms", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_a58fd5cc", ",", "TypeM", ">", ",", "Enc_2ae154", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	5,440	[ "setLocInfo", "(", "ArgLocs", ",", "Ins", ")", ";" ]	[ "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "ArgInfos", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "OrigArgIndices", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "AInfo", "(", "VRegs", "[", "i", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "AInfo", ",", "i", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "AInfo", ",", "i", ",", "ArgInfos", ",", "OrigArgIndices", ")", ";", "++", "i", ";", "}", "SmallVector", "<", "ISD", "::", "InputArg", ",", "<NUM_LIT>", ">", "Ins", ";", "subTargetRegTypeForCallingConv", "(", "F", ",", "ArgInfos", ",", "OrigArgIndices", ",", "Ins", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "MipsCCState", "CCInfo", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "const", "MipsTargetMachine", "&", "TM", "=", "static_cast", "<", "const", "MipsTargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ";", "const", "MipsABIInfo", "&", "ABI", "=", "TM", ".", "getABI", "(", ")", ";", "CCInfo", ".", "AllocateStack", "(", "ABI", ".", "GetCalleeAllocdArgSizeInBytes", "(", "F", ".", "getCallingConv", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "TLI", ".", "CCAssignFnForCall", "(", ")", ")", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	5,441	[ "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "Expr", ",", "MCFixupKind", "(", "Mips", "::", "fixup_MICROMIPS_PC16_S1", ")", ")", ")", ";" ]	[ "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", "getBranchTargetOpValue expects only expressions or immediates", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	5,442	[ ".", "end", "(", ")", ")", ";" ]	[ "static", "ARMOperand", "", "CreateRegList", "(", "const", "SmallVectorImpl", "<", "std", "::", "pair", "<", "unsigned", ",", "SMLoc", ">", ">", "&", "Regs", ",", "SMLoc", "StartLoc", ",", "SMLoc", "EndLoc", ")", "{", "KindTy", "Kind", "=", "RegisterList", ";", "if", "(", "ARM", "::", "DPRRegClass", ".", "contains", "(", "Regs", ".", "front", "(", ")", ".", "first", ")", ")", "Kind", "=", "DPRRegisterList", ";", "else", "if", "(", "ARM", "::", "SPRRegClass", ".", "contains", "(", "Regs", ".", "front", "(", ")", ".", "first", ")", ")", "Kind", "=", "SPRRegisterList", ";", "ARMOperand", "", "Op", "=", "new", "ARMOperand", "(", "Kind", ")", ";", "for", "(", "SmallVectorImpl", "<", "std", "::", "pair", "<", "unsigned", ",", "SMLoc", ">", ">", "::", "const_iterator", "I", "=", "Regs", ".", "begin", "(", ")", ",", "E", "=", "Regs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Op", "->", "Registers", ".", "push_back", "(", "I", "->", "first", ")", ";", "array_pod_sort", "(", "Op", "->", "Registers", ".", "begin", "(", ")", ",", "Op", "->", "Registers" ]
LLVM	Hexagon	TD	stmt_completion	DSP	5,443	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", "=" ]
LLVM	Mips	TD	stmt_completion	CPU	5,444	[ "n", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "ws", ";", "bits", "<", "<NUM_LIT>", ">", "wd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "major", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
LLVM	ARM	CPP	program_repair	CPU	5,445	[ "<FIXS>", "if", "(", "PMul1", "->", "Paired", ")", "<FIXE>" ]	[ "continue", ";", "MulCandidate", "", "PMul1", "=", "static_cast", "MulCandidate", "", ">", "(", "Muls", "[", "j", "]", ".", "get", "(", ")", ")", ";", "<BUGS>", "if", "(", "Paired", ".", "count", "(", "PMul1", "->", "Root", ")", ")", "<BUGE>", "continue", ";", "const", "Instruction", "*", "Mul0", "=", "PMul0", "->", "Root", ";" ]
GCC	avr	MD	program_repair	MPU	5,446	[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>" ]	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_expand", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lshiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lshiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	5,447	[ "AMDGPU", "::", "OpName", "::", "src2", ")", ";" ]	[ "}", "else", "{", "NeedWaitStates", "=", "DotWriteDifferentVALURead", ";", "}", "int", "WaitStatesNeededForUse", "=", "NeedWaitStates", "-", "WaitStatesSinceDef", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "}", "if", "(", "IsMem", "&&", "ST", ".", "hasGFX90AInsts", "(", ")", "&&", "!", "ST", ".", "hasGFX940Insts", "(", ")", ")", "{", "DGEMMAfterVALUWrite", "=", "false", ";", "if", "(", "TRI", ".", "isVectorRegister", "(", "MRI", ",", "Reg", ")", ")", "{", "int", "WaitStatesNeededForUse", "=", "DMFMABetweenVALUWriteVMEMRead", "-", "getWaitStatesSinceDef", "(", "Reg", ",", "IsDGEMMHazard", ",", "DMFMABetweenVALUWriteVMEMRead", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "}", "}", "MFMA", "=", "nullptr", ";", "WaitStatesSinceDef", "=", "getWaitStatesSinceDef", "(", "Reg", ",", "IsMFMAWriteFn", ",", "MaxWaitStates", ")", ";", "if", "(", "!", "MFMA", ")", "continue", ";", "unsigned", "HazardDefLatency", "=", "TSchedModel", ".", "computeInstrLatency", "(", "MFMA", ")", ";", "int", "NeedWaitStates", "=", "MaxWaitStates", ";", "switch", "(", "HazardDefLatency", ")", "{", "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "ST", ".", "hasGFX940Insts", "(", ")", "?", "isXDL", "(", "ST", ",", "", "MFMA", ")", "?", "GFX940_XDL2PassWriteVgprVALUMemExpReadWaitStates", ":", "GFX940_SMFMA2PassWriteVgprVALUMemExpReadWaitStates", ":", "SMFMA4x4WriteVgprVALUMemExpReadWaitStates", ";", "break", ";", "case", "<NUM_LIT>", ":", "assert", "(", "isDGEMM", "(", "MFMA", "->", "getOpcode", "(", ")", ")", "\|\|", "ST", ".", "hasGFX940Insts", "(", ")", ")", ";", "NeedWaitStates", "=", "isDGEMM", "(", "MFMA", "->", "getOpcode", "(", ")", ")", "?", "IsMemOrExport", "?", "DMFMA4x4WriteVgprMemExpReadWaitStates", ":", "DMFMA4x4WriteVgprVALUReadWaitStates", ":", "isXDL", "(", "ST", ",", "", "MFMA", ")", "?", "GFX940_XDL4PassWriteVgprVALUMemExpReadWaitStates", ":", "GFX940_SMFMA4PassWriteVgprVALUMemExpReadWaitStates", ";", "break", ";", "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "ST", ".", "hasGFX940Insts", "(", ")", "?", "isXDL", "(", "ST", ",", "", "MFMA", ")", "?", "GFX940_XDL8PassWriteVgprVALUMemExpReadWaitStates", ":", "GFX940_SMFMA8PassWriteVgprVALUMemExpReadWaitStates", ":", "SMFMA16x16WriteVgprVALUMemExpReadWaitStates", ";", "break", ";", "case", "<NUM_LIT>", ":", "[", "[", "fallthrough", "]", "]", ";", "default", ":", "NeedWaitStates", "=", "isDGEMM", "(", "MFMA", "->", "getOpcode", "(", ")", ")", "?", "IsMemOrExport", "?", "DMFMA16x16WriteVgprMemExpReadWaitStates", ":", "DMFMA16x16WriteVgprVALUReadWaitStates", ":", "ST", ".", "hasGFX940Insts", "(", ")", "?", "isXDL", "(", "ST", ",", "", "MFMA", ")", "?", "GFX940_XDL16PassWriteVgprVALUMemExpReadWaitStates", ":", "GFX940_SMFMA16PassWriteVgprVALUMemExpReadWaitStates", ":", "SMFMA32x32WriteVgprVALUMemExpReadWaitStates", ";", "break", ";", "}", "int", "WaitStatesNeededForUse", "=", "NeedWaitStates", "-", "WaitStatesSinceDef", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "if", "(", "WaitStatesNeeded", "==", "MaxWaitStates", ")", "break", ";", "}", "}", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "const", "int", "DMFMAToFMA64WaitStates", "=", "<NUM_LIT>", ";", "if", "(", "(", "Opc", "==", "AMDGPU", "::", "V_FMA_F64_e64", "\|\|", "Opc", "==", "AMDGPU", "::", "V_FMAC_F64_e32", "\|\|", "Opc", "==", "AMDGPU", "::", "V_FMAC_F64_e64", "\|\|", "Opc", "==", "AMDGPU", "::", "V_FMAC_F64_dpp", ")", "&&", "WaitStatesNeeded", "<", "DMFMAToFMA64WaitStates", ")", "{", "int", "WaitStatesNeededForUse", "=", "DMFMAToFMA64WaitStates", "-", "getWaitStatesSince", "(", "IsDGEMMFn", ",", "DMFMAToFMA64WaitStates", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "}", "if", "(", "!", "IsVALU", "&&", "!", "IsMemOrExport", ")", "return", "WaitStatesNeeded", ";", "for", "(", "const", "MachineOperand", "&", "Def", ":", "MI", "->", "defs", "(", ")", ")", "{", "const", "int", "SMFMA4x4WriteVgprVALUWawWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "SMFMA16x16WriteVgprVALUWawWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "SMFMA32x32WriteVgprVALUWawWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "GFX940_SMFMA2PassWriteVgprVALUWawWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "GFX940_SMFMA4PassWriteVgprVALUWawWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "GFX940_SMFMA8PassWriteVgprVALUWawWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "GFX940_SMFMA16PassWriteVgprVALUWawWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "GFX940_XDL2PassWriteVgprVALUWawWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "GFX940_XDL4PassWriteVgprVALUWawWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "GFX940_XDL8PassWriteVgprVALUWawWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "GFX940_XDL16PassWriteVgprVALUWawWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "SMFMA4x4ReadVgprVALUWarWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "GFX940_XDL4PassReadVgprVALUWarWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "SMFMA16x16ReadVgprVALUWarWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "SMFMA32x32ReadVgprVALUWarWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "DMFMA4x4WriteVgprVALUWriteWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "DMFMA16x16WriteVgprVALUWriteWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "DotWriteDifferentVALUWrite", "=", "<NUM_LIT>", ";", "const", "int", "MaxWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "MaxWarWaitStates", "=", "<NUM_LIT>", ";", "Reg", "=", "Def", ".", "getReg", "(", ")", ";", "DOT", "=", "nullptr", ";", "int", "WaitStatesSinceDef", "=", "getWaitStatesSinceDef", "(", "Reg", ",", "IsDotWriteFn", ",", "MaxWaitStates", ")", ";", "if", "(", "DOT", "&&", "DOT", "->", "getOpcode", "(", ")", "!=", "MI", "->", "getOpcode", "(", ")", ")", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "DotWriteDifferentVALUWrite", "-", "WaitStatesSinceDef", ")", ";", "MFMA", "=", "nullptr", ";", "WaitStatesSinceDef", "=", "getWaitStatesSinceDef", "(", "Reg", ",", "IsMFMAWriteFn", ",", "MaxWaitStates", ")", ";", "if", "(", "MFMA", ")", "{", "int", "NeedWaitStates", "=", "MaxWaitStates", ";", "switch", "(", "TSchedModel", ".", "computeInstrLatency", "(", "MFMA", ")", ")", "{", "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "ST", ".", "hasGFX940Insts", "(", ")", "?", "isXDL", "(", "ST", ",", "", "MFMA", ")", "?", "GFX940_XDL2PassWriteVgprVALUWawWaitStates", ":", "GFX940_SMFMA2PassWriteVgprVALUWawWaitStates", ":", "SMFMA4x4WriteVgprVALUWawWaitStates", ";", "break", ";", "case", "<NUM_LIT>", ":", "assert", "(", "isDGEMM", "(", "MFMA", "->", "getOpcode", "(", ")", ")", "\|\|", "ST", ".", "hasGFX940Insts", "(", ")", ")", ";", "NeedWaitStates", "=", "isDGEMM", "(", "MFMA", "->", "getOpcode", "(", ")", ")", "?", "DMFMA4x4WriteVgprVALUWriteWaitStates", ":", "isXDL", "(", "ST", ",", "", "MFMA", ")", "?", "GFX940_XDL4PassWriteVgprVALUWawWaitStates", ":", "GFX940_SMFMA4PassWriteVgprVALUWawWaitStates", ";", "break", ";", "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "ST", ".", "hasGFX940Insts", "(", ")", "?", "isXDL", "(", "ST", ",", "", "MFMA", ")", "?", "GFX940_XDL8PassWriteVgprVALUWawWaitStates", ":", "GFX940_SMFMA8PassWriteVgprVALUWawWaitStates", ":", "SMFMA16x16WriteVgprVALUWawWaitStates", ";", "break", ";", "case", "<NUM_LIT>", ":", "[", "[", "fallthrough", "]", "]", ";", "default", ":", "NeedWaitStates", "=", "isDGEMM", "(", "MFMA", "->", "getOpcode", "(", ")", ")", "?", "DMFMA16x16WriteVgprVALUWriteWaitStates", ":", "ST", ".", "hasGFX940Insts", "(", ")", "?", "isXDL", "(", "ST", ",", "", "MFMA", ")", "?", "GFX940_XDL16PassWriteVgprVALUWawWaitStates", ":", "GFX940_SMFMA16PassWriteVgprVALUWawWaitStates", ":", "SMFMA32x32WriteVgprVALUWawWaitStates", ";", "break", ";", "}", "int", "WaitStatesNeededForUse", "=", "NeedWaitStates", "-", "WaitStatesSinceDef", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "if", "(", "WaitStatesNeeded", "==", "MaxWaitStates", ")", "break", ";", "}", "auto", "IsSMFMAReadAsCFn", "=", "[", "&", "Reg", ",", "&", "MFMA", ",", "this", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "if", "(", "!", "SIInstrInfo", "::", "isMFMA", "(", "MI", ")", "\|\|", "isDGEMM", "(", "MI", ".", "getOpcode", "(", ")", ")", "\|\|", "!", "MI", ".", "readsRegister", "(", "Reg", ",", "&", "TRI", ")", ")", "return", "false", ";", "if", "(", "ST", ".", "hasGFX940Insts", "(", ")", "&&", "!", "isXDL", "(", "ST", ",", "MI", ")", ")", "return", "false", ";", "const", "MachineOperand", "*", "SrcC", "=", "TII", ".", "getNamedOperand", "(", "MI", "," ]
GCC	sh	CPP	stmt_completion	CPU	5,448	[ ";" ]	[ "static", "bool", "sh_strict_argument_naming", "(", "cumulative_args_t", "ca", "ATTRIBUTE_UNUSED", ")", "{", "return", "TARGET_SH5" ]
GCC	rs6000	MD	stmt_completion	CPU	5,449	[ "(", "DImode", ")" ]	[ "rtx", "tmp_swap", "=", "gen_reg_rtx", "(", "V2SFmode", ")", "rtx", "tmp", "=", "gen_reg_rtx", "(", "V2SFmode", ")", "rtx", "vec_res", "=", "gen_reg_rtx", "(", "V2SFmode", ")", "rtx", "di_res", "=", "gen_reg_rtx" ]
LLVM	AMDGPU	TD	next_suggestion	GPU	5,450	[ "}" ]	[ "string", "out_mods", "=", "!", "if", "(", "!", "eq", "(", "HasOMod", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "string", "args", "=", "!", "if", "(", "!", "eq", "(", "NumSrcArgs", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "!", "if", "(", "!", "eq", "(", "NumSrcArgs", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", "#", "src0", ",", "<STR_LIT>", "#", "src0", "#", "<STR_LIT>", "#", "src1", ")", ")", ";", "string", "sdwa", "=", "!", "if", "(", "!", "eq", "(", "NumSrcArgs", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "!", "if", "(", "!", "eq", "(", "NumSrcArgs", ",", "<NUM_LIT>", ")", ",", "out_mods", "#", "<STR_LIT>", ",", "!", "if", "(", "!", "eq", "(", "DstVT", ".", "Size", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "out_mods", "#", "<STR_LIT>", ")", ")", ")", ";", "string", "ret", "=", "dst", "#", "args", "#", "sdwa", ";" ]
GCC	s390	CPP	code_generation	MPU	5,451	[ "static", "const", "char", "*", "s390_mangle_fundamental_type", "(", "tree", "type", ")", "{", "if", "(", "TYPE_MAIN_VARIANT", "(", "type", ")", "==", "long_double_type_node", "&&", "TARGET_LONG_DOUBLE_128", ")", "return", "<STR_LIT>", "g", "<STR_LIT>", ";", "return", "NULL", ";", "}" ]	[ "Implement", "TARGET_MANGLE_FUNDAMENTAL_TYPE", "." ]
LLVM	ARM	TD	next_suggestion	CPU	5,452	[ "}" ]	[ "def", "VecListTwoQWordIndexed", ":", "Operand", "<", "i32", ">", "{", "let", "ParserMatchClass", "=", "VecListTwoQWordIndexAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "DPR", ":", "$", "Vd", ",", "i32imm", ":", "$", "idx", ")", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	5,453	[ "<NUM_LIT>", ">", ";" ]	[ "def", "MVE_v2s64", ":", "MVEVectorVTInfo", "<", "v2i64", ",", "?", ",", "v4i1", ",", "?", ",", "<NUM_LIT>", ",", "<STR_LIT>", "," ]
GCC	c6x	MD	stmt_completion	VLIW	5,454	[ ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "clz", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	i386	CPP	next_suggestion	CPU	5,455	[ "set", "=", "gen_rtx_SET", "(", "vec", ",", "src", ")", ";" ]	[ "machine_mode", "src_mode", "=", "convert_p", "?", "GET_MODE", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ":", "VOIDmode", ";", "switch", "(", "src_mode", ")", "{", "case", "E_SFmode", ":", "case", "E_DFmode", ":", "if", "(", "TARGET_USE_VECTOR_FP_CONVERTS", "\|\|", "!", "TARGET_SSE_PARTIAL_REG_FP_CONVERTS_DEPENDENCY", ")", "continue", ";", "break", ";", "case", "E_SImode", ":", "case", "E_DImode", ":", "if", "(", "TARGET_USE_VECTOR_CONVERTS", "\|\|", "!", "TARGET_SSE_PARTIAL_REG_CONVERTS_DEPENDENCY", ")", "continue", ";", "break", ";", "case", "E_VOIDmode", ":", "gcc_assert", "(", "!", "convert_p", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "!", "v4sf_const0", ")", "v4sf_const0", "=", "gen_reg_rtx", "(", "V4SFmode", ")", ";", "rtx", "zero", ";", "machine_mode", "dest_vecmode", ";", "switch", "(", "dest_mode", ")", "{", "case", "E_HFmode", ":", "dest_vecmode", "=", "V8HFmode", ";", "zero", "=", "gen_rtx_SUBREG", "(", "V8HFmode", ",", "v4sf_const0", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "E_SFmode", ":", "dest_vecmode", "=", "V4SFmode", ";", "zero", "=", "v4sf_const0", ";", "break", ";", "case", "E_DFmode", ":", "dest_vecmode", "=", "V2DFmode", ";", "zero", "=", "gen_rtx_SUBREG", "(", "V2DFmode", ",", "v4sf_const0", ",", "<NUM_LIT>", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "src", "=", "gen_rtx_VEC_DUPLICATE", "(", "dest_vecmode", ",", "src", ")", ";", "src", "=", "gen_rtx_VEC_MERGE", "(", "dest_vecmode", ",", "src", ",", "zero", ",", "GEN_INT", "(", "HOST_WIDE_INT_1U", ")", ")", ";", "rtx", "vec", "=", "gen_reg_rtx", "(", "dest_vecmode", ")", ";" ]
LLVM	MBlaze	TD	program_repair	MPU	5,456	[ "<FIXS>", "def", "ADDI", ":", "ArithI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "add", ",", "simm16", ",", "immSExt16", ">", ";", "def", "ADDIC", ":", "ArithNI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "simm16", ",", "immSExt16", ">", ";", "def", "ADDIK", ":", "ArithNI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "simm16", ",", "immSExt16", ">", ";", "def", "ADDIKC", ":", "ArithI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "addc", ",", "simm16", ",", "immSExt16", ">", ";", "def", "RSUBI", ":", "ArithRI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "sub", ",", "simm16", ",", "immSExt16", ">", ";", "def", "RSUBIC", ":", "ArithRNI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "simm16", ",", "immSExt16", ">", ";", "def", "RSUBIK", ":", "ArithRNI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "simm16", ",", "immSExt16", ">", ";", "def", "RSUBIKC", ":", "ArithRI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "subc", ",", "simm16", ",", "immSExt16", ">", ";", "def", "ANDNI", ":", "ArithNI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "uimm16", ",", "immZExt16", ">", ";", "def", "ANDI", ":", "LogicI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "and", ">", ";", "def", "ORI", ":", "LogicI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "or", ">", ";", "def", "XORI", ":", "LogicI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "xor", ">", ";", "<FIXE>", "<FIXS>", "def", "MULI", ":", "ArithI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "mul", ",", "simm16", ",", "immSExt16", ">", ";", "<FIXE>" ]	[ "let", "isAsCheapAsAMove", "=", "<NUM_LIT>", "in", "{", "<BUGS>", "def", "ADDI", ":", "ArithI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "add", ",", "simm16", ",", "immSExt16", ">", ";", "def", "ADDIC", ":", "ArithNI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "simm16", ",", "immSExt16", ">", ";", "def", "ADDIK", ":", "ArithNI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "simm16", ",", "immSExt16", ">", ";", "def", "ADDIKC", ":", "ArithI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "addc", ",", "simm16", ",", "immSExt16", ">", ";", "def", "RSUBI", ":", "ArithRI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "sub", ",", "simm16", ",", "immSExt16", ">", ";", "def", "RSUBIC", ":", "ArithRNI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "simm16", ",", "immSExt16", ">", ";", "def", "RSUBIK", ":", "ArithRNI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "simm16", ",", "immSExt16", ">", ";", "def", "RSUBIKC", ":", "ArithRI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "subc", ",", "simm16", ",", "immSExt16", ">", ";", "def", "ANDNI", ":", "ArithNI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "uimm16", ",", "immZExt16", ">", ";", "def", "ANDI", ":", "LogicI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "and", ">", ";", "def", "ORI", ":", "LogicI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "or", ">", ";", "def", "XORI", ":", "LogicI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "xor", ">", ";", "<BUGE>", "}", "let", "Predicates", "=", "[", "HasMul", "]", "in", "{", "<BUGS>", "def", "MULI", ":", "ArithI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "mul", ",", "simm16", ",", "immSExt16", ">", ";", "<BUGE>", "}" ]
GCC	aarch64	CPP	program_repair	CPU	5,457	[ "<FIXS>", "m_ops", ".", "safe_grow", "(", "m_ops", ".", "length", "(", ")", "+", "<NUM_LIT>", ",", "true", ")", ";", "<FIXE>" ]	[ "voidfunction_expander", "::", "add_address_operand", "(", "rtx", "x", ")", "{", "<BUGS>", "m_ops", ".", "safe_grow", "(", "m_ops", ".", "length", "(", ")", "+", "<NUM_LIT>", ")", ";", "<BUGE>", "create_address_operand", "(", "&", "m_ops", ".", "last", "(", ")", ",", "x", ")", ";", "}" ]
LLVM	LoongArch	CPP	stmt_completion	CPU	5,458	[ ",", "V1", ")", ";" ]	[ "return", "M", "<", "<NUM_LIT>", "\|\|", "(", "M", ">=", "<NUM_LIT>", "&&", "M", "<", "HalfSize", ")", "\|\|", "(", "M", ">=", "MaskSize", "&&", "M", "<", "MaskSize", "+", "HalfSize", ")", ";", "}", ")", ")", "postMask", "=", "HighLaneTy", ";", "else", "if", "(", "std", "::", "all_of", "(", "Mask", ".", "begin", "(", ")", "+", "HalfSize", ",", "Mask", ".", "end", "(", ")", ",", "[", "&", "]", "(", "int", "M", ")", "{", "return", "M", "<", "<NUM_LIT>", "\|\|", "(", "M", ">=", "HalfSize", "&&", "M", "<", "MaskSize", ")", "\|\|", "(", "M", ">=", "MaskSize", "+", "HalfSize", "&&", "M", "<", "MaskSize", "", "<NUM_LIT>", ")", ";", "}", ")", ")", "postMask", "=", "LowLaneTy", ";", "if", "(", "preMask", "==", "HighLaneTy", "&&", "postMask", "==", "LowLaneTy", ")", "{", "return", ";", "}", "if", "(", "preMask", "==", "LowLaneTy", "&&", "postMask", "==", "HighLaneTy", ")", "{", "V1", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i64", ",", "V1", ")", ";", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v4i64", ",", "V1", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i64", ")", ")", ";", "V1", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "V1", ")", ";", "if", "(", "!", "V2", ".", "isUndef", "(", ")", ")", "{", "V2", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i64", ",", "V2", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v4i64", ",", "V2", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i64", ")", ")", ";", "V2", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "V2", ")", ";", "}", "for", "(", "auto", "it", "=", "Mask", ".", "begin", "(", ")", ";", "it", "<", "Mask", ".", "begin", "(", ")", "+", "HalfSize", ";", "it", "++", ")", "{", "", "it", "=", "", "it", "<", "<NUM_LIT>", "?", "", "it", ":", "", "it", "-", "HalfSize", ";", "}", "for", "(", "auto", "it", "=", "Mask", ".", "begin", "(", ")", "+", "HalfSize", ";", "it", "<", "Mask", ".", "end", "(", ")", ";", "it", "++", ")", "{", "", "it", "=", "", "it", "<", "<NUM_LIT>", "?", "", "it", ":", "*", "it", "+", "HalfSize", ";", "}", "}", "else", "if", "(", "preMask", "==", "LowLaneTy", "&&", "postMask", "==", "LowLaneTy", ")", "{", "V1", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i64" ]
LLVM	Mips	CPP	stmt_completion	CPU	5,459	[ "*", "STI", ".", "getRegBankInfo", "(", ")", ")", ";" ]	[ "const", "Function", "", "CF", "=", "static_cast", "<", "const", "Function", "", ">", "(", "Info", ".", "Callee", ".", "getGlobal", "(", ")", ")", ";", "IsCalleeVarArg", "=", "CF", "->", "isVarArg", "(", ")", ";", "}", "MipsCCState", "CCInfo", "(", "F", ".", "getCallingConv", "(", ")", ",", "IsCalleeVarArg", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AllocateStack", "(", "ABI", ".", "GetCalleeAllocdArgSizeInBytes", "(", "Info", ".", "CallConv", ")", ",", "<NUM_LIT>", ")", ";", "const", "char", "", "Call", "=", "Info", ".", "Callee", ".", "isSymbol", "(", ")", "?", "Info", ".", "Callee", ".", "getSymbolName", "(", ")", ":", "nullptr", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "TLI", ".", "CCAssignFnForCall", "(", ")", ",", "FuncOrigArgs", ",", "Call", ")", ";", "setLocInfo", "(", "ArgLocs", ",", "Outs", ")", ";", "OutgoingValueHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "MIB", ")", ";", "if", "(", "!", "RetHandler", ".", "handle", "(", "ArgLocs", ",", "ArgInfos", ")", ")", "{", "return", "false", ";", "}", "unsigned", "NextStackOffset", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "const", "TargetFrameLowering", "", "TFL", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "unsigned", "StackAlignment", "=", "TFL", "->", "getStackAlignment", "(", ")", ";", "NextStackOffset", "=", "alignTo", "(", "NextStackOffset", ",", "StackAlignment", ")", ";", "CallSeqStart", ".", "addImm", "(", "NextStackOffset", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "IsCalleeGlobalPIC", ")", "{", "MIRBuilder", ".", "buildCopy", "(", "Register", "(", "Mips", "::", "GP", ")", ",", "MF", ".", "getInfo", "<", "MipsFunctionInfo", ">", "(", ")", "->", "getGlobalBaseRegForGlobalISel", "(", ")", ")", ";", "MIB", ".", "addDef", "(", "Mips", "::", "GP", ",", "RegState", "::", "Implicit", ")", ";", "}", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "MIB", "->", "getOpcode", "(", ")", "==", "Mips", "::", "JALRPseudo", ")", "{", "const", "MipsSubtarget", "&", "STI", "=", "static_cast", "<", "const", "MipsSubtarget", "&", ">", "(", "MIRBuilder", ".", "getMF", "(", ")", ".", "getSubtarget", "(", ")", ")", ";", "MIB", ".", "constrainAllUses", "(", "MIRBuilder", ".", "getTII", "(", ")", ",", "*", "STI", ".", "getRegisterInfo", "(", ")", "," ]
LLVM	ARM	CPP	stmt_completion	CPU	5,460	[ ";" ]	[ "auto", "Op", "=", "make_unique", "<", "ARMOperand", ">", "(", "k_VectorList", ")", ";", "Op", "->", "VectorList", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "VectorList", ".", "Count", "=", "Count", ";", "Op", "->", "VectorList", ".", "isDoubleSpaced", "=", "isDoubleSpaced", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op" ]
LLVM	Lanai	CPP	next_suggestion	CPU	5,461	[ "}" ]	[ "assert", "(", "!", "isPreOp", "(", "AluOp", ")", "&&", "<STR_LIT>", "Operator can't be a post- and pre-op", "<STR_LIT>", ")", ";", "return", "AluOp", "\|", "Lanai_POST_OP", ";" ]
GCC	sparc	MD	next_suggestion	CPU	5,462	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	X86	CPP	stmt_completion	CPU	5,463	[ ")", "\|\|", "X86", "::", "isCMOVCC", "(", "Opcode", ")", ")", ")", "return", "-", "<NUM_LIT>", ";" ]	[ "if", "(", "!", "(", "X86", "::", "isJCC", "(", "Opcode", ")", "\|\|", "X86", "::", "isSETCC", "(", "Opcode" ]
GCC	i386	MD	program_repair	CPU	5,464	[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	i386	CPP	code_generation	CPU	5,465	[ "static", "void", "add_insn_window", "(", "rtx_insn", "", "insn", ",", "dispatch_windows", "", "window_list", ",", "int", "num_uops", ")", "{", "int", "byte_len", "=", "ix86_min_insn_size", "(", "insn", ")", ";", "int", "num_insn", "=", "window_list", "->", "num_insn", ";", "int", "imm_size", ";", "sched_insn_info", "*", "window", "=", "window_list", "->", "window", ";", "enum", "dispatch_group", "group", "=", "get_insn_group", "(", "insn", ")", ";", "enum", "insn_path", "path", "=", "get_insn_path", "(", "insn", ")", ";", "int", "num_imm_operand", ";", "int", "num_imm32_operand", ";", "int", "num_imm64_operand", ";", "if", "(", "!", "window_list", "->", "violation", "&&", "group", "!=", "disp_cmp", "&&", "!", "fits_dispatch_window", "(", "insn", ")", ")", "window_list", "->", "violation", "=", "true", ";", "imm_size", "=", "get_num_immediates", "(", "insn", ",", "&", "num_imm_operand", ",", "&", "num_imm32_operand", ",", "&", "num_imm64_operand", ")", ";", "window", "[", "num_insn", "]", ".", "insn", "=", "insn", ";", "window", "[", "num_insn", "]", ".", "byte_len", "=", "byte_len", ";", "window", "[", "num_insn", "]", ".", "group", "=", "group", ";", "window", "[", "num_insn", "]", ".", "path", "=", "path", ";", "window", "[", "num_insn", "]", ".", "imm_bytes", "=", "imm_size", ";", "window_list", "->", "window_size", "+=", "byte_len", ";", "window_list", "->", "num_insn", "=", "num_insn", "+", "<NUM_LIT>", ";", "window_list", "->", "num_uops", "=", "window_list", "->", "num_uops", "+", "num_uops", ";", "window_list", "->", "imm_size", "+=", "imm_size", ";", "window_list", "->", "num_imm", "+=", "num_imm_operand", ";", "window_list", "->", "num_imm_32", "+=", "num_imm32_operand", ";", "window_list", "->", "num_imm_64", "+=", "num_imm64_operand", ";", "if", "(", "group", "==", "disp_store", ")", "window_list", "->", "num_stores", "+=", "<NUM_LIT>", ";", "else", "if", "(", "group", "==", "disp_load", "\|\|", "group", "==", "disp_prefetch", ")", "window_list", "->", "num_loads", "+=", "<NUM_LIT>", ";", "else", "if", "(", "group", "==", "disp_load_store", ")", "{", "window_list", "->", "num_stores", "+=", "<NUM_LIT>", ";", "window_list", "->", "num_loads", "+=", "<NUM_LIT>", ";", "}", "}" ]	[ "Add", "an", "instruction", "INSN", "with", "NUM_UOPS", "micro-operations", "to", "the", "dispatch", "window", "WINDOW_LIST", "." ]
LLVM	Hexagon	CPP	next_suggestion	DSP	5,466	[ "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "SavedRegAreaStartFrameIndex", ",", "FIN", ",", "MachinePointerInfo", "(", "SV", ")", ")", ";" ]	[ "const", "Value", "", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "isEnvironmentMusl", "(", ")", ")", "{", "return", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDLoc", "(", "Op", ")", ",", "Addr", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MachinePointerInfo", "(", "SV", ")", ")", ";", "}", "auto", "&", "FuncInfo", "=", "", "MF", ".", "getInfo", "<", "HexagonMachineFunctionInfo", ">", "(", ")", ";", "auto", "&", "HFL", "=", "*", "Subtarget", ".", "getFrameLowering", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOps", ";", "SDValue", "FIN", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SavedRegAreaStartFrameIndex", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", ".", "getRegSavedAreaStartFrameIndex", "(", ")", ",", "MVT", "::", "i32", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "if", "(", "HFL", ".", "FirstVarArgSavedReg", "&", "<NUM_LIT>", ")", "SavedRegAreaStartFrameIndex", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getFrameIndex", "(", "FuncInfo", ".", "getRegSavedAreaStartFrameIndex", "(", ")", ",", "MVT", "::", "i32", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";" ]
GCC	s390	CPP	code_generation	MPU	5,467	[ "void", "s390_expand_split_stack_prologue", "(", "void", ")", "{", "rtx", "r1", ",", "guard", ",", "cc", "=", "NULL", ";", "rtx_insn", "", "insn", ";", "int", "psso", "=", "TARGET_64BIT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "HOST_WIDE_INT", "frame_size", "=", "cfun_frame_layout", ".", "frame_size", ";", "HOST_WIDE_INT", "args_size", "=", "crtl", "->", "args", ".", "size", ">=", "<NUM_LIT>", "?", "(", "(", "crtl", "->", "args", ".", "size", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ")", ":", "<NUM_LIT>", ";", "rtx_code_label", "", "call_done", "=", "NULL", ";", "rtx_code_label", "*", "parm_base", "=", "NULL", ";", "rtx", "tmp", ";", "gcc_assert", "(", "flag_split_stack", "&&", "reload_completed", ")", ";", "if", "(", "!", "TARGET_CPU_ZARCH", ")", "{", "sorry", "(", "<STR_LIT>", "CPUs older than z900 are not supported for -fsplit-stack", "<STR_LIT>", ")", ";", "return", ";", "}", "r1", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "frame_size", ")", "{", "if", "(", "cfun", "->", "machine", "->", "split_stack_varargs_pointer", "!=", "NULL_RTX", ")", "{", "emit_move_insn", "(", "r1", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "STACK_POINTER_OFFSET", ")", ")", ")", ";", "}", "return", ";", "}", "if", "(", "morestack_ref", "==", "NULL_RTX", ")", "{", "morestack_ref", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", "__morestack", "<STR_LIT>", ")", ";", "SYMBOL_REF_FLAGS", "(", "morestack_ref", ")", "\|=", "(", "SYMBOL_FLAG_LOCAL", "\|", "SYMBOL_FLAG_FUNCTION", ")", ";", "}", "if", "(", "CONST_OK_FOR_K", "(", "frame_size", ")", "\|\|", "CONST_OK_FOR_Op", "(", "frame_size", ")", ")", "{", "emit_move_insn", "(", "r1", ",", "gen_rtx_REG", "(", "Pmode", ",", "TP_REGNUM", ")", ")", ";", "guard", "=", "gen_rtx_MEM", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "r1", ",", "psso", ")", ")", ";", "if", "(", "frame_size", ">", "SPLIT_STACK_AVAILABLE", ")", "{", "emit_move_insn", "(", "r1", ",", "guard", ")", ";", "if", "(", "TARGET_64BIT", ")", "emit_insn", "(", "gen_adddi3", "(", "r1", ",", "r1", ",", "GEN_INT", "(", "frame_size", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_addsi3", "(", "r1", ",", "r1", ",", "GEN_INT", "(", "frame_size", ")", ")", ")", ";", "guard", "=", "r1", ";", "}", "cc", "=", "s390_emit_compare", "(", "LT", ",", "stack_pointer_rtx", ",", "guard", ")", ";", "}", "call_done", "=", "gen_label_rtx", "(", ")", ";", "parm_base", "=", "gen_label_rtx", "(", ")", ";", "tmp", "=", "gen_split_stack_data", "(", "parm_base", ",", "call_done", ",", "GEN_INT", "(", "frame_size", ")", ",", "GEN_INT", "(", "args_size", ")", ")", ";", "insn", "=", "emit_insn", "(", "tmp", ")", ";", "add_reg_note", "(", "insn", ",", "REG_LABEL_OPERAND", ",", "call_done", ")", ";", "LABEL_NUSES", "(", "call_done", ")", "++", ";", "add_reg_note", "(", "insn", ",", "REG_LABEL_OPERAND", ",", "parm_base", ")", ";", "LABEL_NUSES", "(", "parm_base", ")", "++", ";", "insn", "=", "emit_move_insn", "(", "r1", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "parm_base", ")", ")", ";", "add_reg_note", "(", "insn", ",", "REG_LABEL_OPERAND", ",", "parm_base", ")", ";", "LABEL_NUSES", "(", "parm_base", ")", "++", ";", "if", "(", "cc", "!=", "NULL", ")", "{", "tmp", "=", "gen_split_stack_cond_call", "(", "morestack_ref", ",", "cc", ",", "call_done", ")", ";", "insn", "=", "emit_jump_insn", "(", "tmp", ")", ";", "JUMP_LABEL", "(", "insn", ")", "=", "call_done", ";", "LABEL_NUSES", "(", "call_done", ")", "++", ";", "add_int_reg_note", "(", "insn", ",", "REG_BR_PROB", ",", "REG_BR_PROB_BASE", "/", "<NUM_LIT>", ")", ";", "if", "(", "cfun", "->", "machine", "->", "split_stack_varargs_pointer", "!=", "NULL_RTX", ")", "{", "emit_move_insn", "(", "r1", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "STACK_POINTER_OFFSET", ")", ")", ")", ";", "}", "}", "else", "{", "tmp", "=", "gen_split_stack_call", "(", "morestack_ref", ",", "call_done", ")", ";", "insn", "=", "emit_jump_insn", "(", "tmp", ")", ";", "JUMP_LABEL", "(", "insn", ")", "=", "call_done", ";", "LABEL_NUSES", "(", "call_done", ")", "++", ";", "emit_barrier", "(", ")", ";", "}", "emit_label", "(", "call_done", ")", ";", "}" ]	[ "Emit", "-fsplit-stack", "prologue", ",", "which", "goes", "before", "the", "regular", "function", "prologue", "." ]
LLVM	AArch64	CPP	stmt_completion	CPU	5,468	[ "SplitVTs", ")", "{" ]	[ "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "SplitVTs", ";", "SmallVector", "<", "uint64_t", ",", "<NUM_LIT>", ">", "Offsets", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "OrigArg", ".", "Ty", ",", "SplitVTs", ",", "&", "Offsets", ",", "<NUM_LIT>", ")", ";", "if", "(", "SplitVTs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Reg", ",", "SplitVTs", "[", "<NUM_LIT>", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ",", "OrigArg", ".", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "return", ";", "}", "unsigned", "FirstRegIdx", "=", "SplitArgs", ".", "size", "(", ")", ";", "for", "(", "auto", "SplitVT", ":" ]
GCC	i386	CPP	next_suggestion	CPU	5,469	[ "}" ]	[ "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "INSN_P", "(", "insn", ")", "?", "PATTERN", "(", "insn", ")", ":", "insn", ",", "NONCONST", ")", "{", "const_rtx", "x", "=", "*", "iter", ";", "if", "(", "REG_P", "(", "x", ")", "&&", "(", "REX_INT_REGNO_P", "(", "REGNO", "(", "x", ")", ")", "\|\|", "REX_SSE_REGNO_P", "(", "REGNO", "(", "x", ")", ")", ")", ")", "return", "true", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	5,470	[ "==", "Mips", "::", "RET", ")", ";" ]	[ "return", "(", "MI", ".", "getOpcode", "(", ")" ]
GCC	rs6000	MD	next_suggestion	CPU	5,471	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	i386	MD	stmt_completion	CPU	5,472	[ ")" ]	[ "[", "(", "V16HI", "<STR_LIT>", ")", "V8HI", "(", "V8SI", "<STR_LIT>", ")", "V4SI", "]" ]
LLVM	R600	CPP	code_generation	GPU	5,473	[ "MachineInstrBuilder", "R600InstrInfo", "::", "buildIndirectRead", "(", "MachineBasicBlock", "", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "ValueReg", ",", "unsigned", "Address", ",", "unsigned", "OffsetReg", ",", "unsigned", "AddrChan", ")", "const", "{", "unsigned", "AddrReg", ";", "switch", "(", "AddrChan", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Invalid Channel", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "AddrReg", "=", "AMDGPU", "::", "R600_AddrRegClass", ".", "getRegister", "(", "Address", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "AddrReg", "=", "AMDGPU", "::", "R600_Addr_YRegClass", ".", "getRegister", "(", "Address", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "AddrReg", "=", "AMDGPU", "::", "R600_Addr_ZRegClass", ".", "getRegister", "(", "Address", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "AddrReg", "=", "AMDGPU", "::", "R600_Addr_WRegClass", ".", "getRegister", "(", "Address", ")", ";", "break", ";", "}", "MachineInstr", "", "MOVA", "=", "buildDefaultInstruction", "(", "", "MBB", ",", "I", ",", "AMDGPU", "::", "MOVA_INT_eg", ",", "AMDGPU", "::", "AR_X", ",", "OffsetReg", ")", ";", "setImmOperand", "(", "MOVA", ",", "AMDGPU", "::", "OpName", "::", "write", ",", "<NUM_LIT>", ")", ";", "MachineInstrBuilder", "Mov", "=", "buildDefaultInstruction", "(", "", "MBB", ",", "I", ",", "AMDGPU", "::", "MOV", ",", "ValueReg", ",", "AddrReg", ")", ".", "addReg", "(", "AMDGPU", "::", "AR_X", ",", "RegState", "::", "Implicit", "\|", "RegState", "::", "Kill", ")", ";", "setImmOperand", "(", "Mov", ",", "AMDGPU", "::", "OpName", "::", "src0_rel", ",", "<NUM_LIT>", ")", ";", "return", "Mov", ";", "}" ]	[ "Build", "instruction", "(", "s", ")", "for", "an", "indirect", "register", "read", "." ]
LLVM	AArch64	CPP	stmt_completion	CPU	5,474	[ "SysReg", ".", "PStateField", ")", ")", ";" ]	[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(" ]
LLVM	X86	CPP	stmt_completion	CPU	5,475	[ ")", "return", "<STR_LIT>", "color = blue", "<STR_LIT>", ";" ]	[ "MachineInstr", "*", "MI", "=", "Node", "->", "getValue", "(", ")", ";", "if", "(", "MI", "==", "MachineGadgetGraph", "::", "ArgNodeSentinel" ]
GCC	alpha	MD	stmt_completion	MPU	5,476	[ "SI", "<STR_LIT>", ")", "(", "DI", "<STR_LIT>", ")" ]	[ "(", "define_mode_attr", "modesuffix", "[", "(", "QI", "<STR_LIT>", ")", "(", "HI", "<STR_LIT>", ")", "(" ]
GCC	nios2	MD	next_suggestion	MPU	5,477	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec_volatile", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPECV_WRPIE", ")", ")", "]", "<STR_LIT>" ]
LLVM	AArch64	CPP	next_suggestion	CPU	5,478	[ "return", "Cost", ";" ]	[ "if", "(", "!", "I", "->", "isVectorTy", "(", ")", ")", "continue", ";", "if", "(", "I", "->", "getScalarSizeInBits", "(", ")", "*", "cast", "<", "FixedVectorType", ">", "(", "I", ")", "->", "getNumElements", "(", ")", "==", "<NUM_LIT>", ")", "Cost", "+=", "getMemoryOpCost", "(", "Instruction", "::", "Store", ",", "I", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "CostKind", ")", "+", "getMemoryOpCost", "(", "Instruction", "::", "Load", ",", "I", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "CostKind", ")", ";", "}" ]
GCC	h8300	MD	stmt_completion	MPU	5,479	[ "<STR_LIT>", ")" ]	[ "<STR_LIT>", "(", "and", "(", "match_code" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	5,480	[ "true", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]	[ "MCAsmInfo", "*", "MAI", "=", "new", "SystemZMCAsmInfo", "(", "TT", ")", ";", "MCCFIInstruction", "Inst", "=", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "MRI", ".", "getDwarfRegNum", "(", "<STR_LIT>", "::", "<STR_LIT>", "," ]
GCC	i386	MD	next_suggestion	CPU	5,481	[ "[", "(", "use", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>" ]
LLVM	ARM	CPP	next_suggestion	CPU	5,482	[ "Type", "=", "ELF", "::", "R_ARM_THM_MOVT_ABS", ";" ]	[ "}", "}", "else", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "invalid fixup kind!", "<STR_LIT>", ")", ";", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported Modifier", "<STR_LIT>", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_ARM_GOT", ":", "Type", "=", "ELF", "::", "R_ARM_GOT_BREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_ARM_TLSGD", ":", "Type", "=", "ELF", "::", "R_ARM_TLS_GD32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_ARM_TPOFF", ":", "Type", "=", "ELF", "::", "R_ARM_TLS_LE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_ARM_GOTTPOFF", ":", "Type", "=", "ELF", "::", "R_ARM_TLS_IE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R_ARM_ABS32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_ARM_GOTOFF", ":", "Type", "=", "ELF", "::", "R_ARM_GOTOFF32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_ARM_TARGET1", ":", "Type", "=", "ELF", "::", "R_ARM_TARGET1", ";", "break", ";", "}", "break", ";", "case", "ARM", "::", "fixup_arm_ldst_pcrel_12", ":", "case", "ARM", "::", "fixup_arm_pcrel_10", ":", "case", "ARM", "::", "fixup_arm_adr_pcrel_12", ":", "case", "ARM", "::", "fixup_arm_thumb_bl", ":", "case", "ARM", "::", "fixup_arm_thumb_cb", ":", "case", "ARM", "::", "fixup_arm_thumb_cp", ":", "case", "ARM", "::", "fixup_arm_thumb_br", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Unimplemented", "<STR_LIT>", ")", ";", "break", ";", "case", "ARM", "::", "fixup_arm_uncondbranch", ":", "Type", "=", "ELF", "::", "R_ARM_CALL", ";", "break", ";", "case", "ARM", "::", "fixup_arm_condbranch", ":", "Type", "=", "ELF", "::", "R_ARM_JUMP24", ";", "break", ";", "case", "ARM", "::", "fixup_arm_movt_hi16", ":", "Type", "=", "ELF", "::", "R_ARM_MOVT_ABS", ";", "break", ";", "case", "ARM", "::", "fixup_arm_movw_lo16", ":", "Type", "=", "ELF", "::", "R_ARM_MOVW_ABS_NC", ";", "break", ";", "case", "ARM", "::", "fixup_t2_movt_hi16", ":" ]
LLVM	AVR	TD	program_repair	MPU	5,483	[ "<FIXS>", "def", "ELPMRdZ", ":", "FLPMX", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "GPR8", ":", "$", "rd", ")", ",", "(", "ins", "ZREG", ":", "$", "z", ")", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "<FIXE>", "<FIXS>", "def", "ELPMRdZPi", ":", "FLPMX", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "GPR8", ":", "$", "rd", ")", ",", "(", "ins", "ZREG", ":", "$", "z", ")", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "<FIXE>" ]	[ ":", "F16", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", ")", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Requires", "[", "HasELPM", "]", ">", ";", "<BUGS>", "def", "ELPMRdZ", ":", "FLPMX", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "GPR8", ":", "$", "dst", ")", ",", "(", "ins", "ZREG", ":", "$", "z", ")", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "<BUGE>", "Requires", "[", "HasELPMX", "]", ">", ";", "let", "Defs", "=", "[", "R31R30", "]", "in", "{", "<BUGS>", "def", "ELPMRdZPi", ":", "FLPMX", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "GPR8", ":", "$", "dst", ")", ",", "(", "ins", "ZREG", ":", "$", "z", ")", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "<BUGE>", "Requires", "[", "HasELPMX", "]", ">", ";", "}" ]
GCC	i386	MD	stmt_completion	CPU	5,484	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>" ]
LLVM	R600	CPP	stmt_completion	GPU	5,485	[ ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred2", ")", "const", "{" ]	[ "bool", "AMDGPUInstrInfo", "::", "SubsumesPredicate", "(", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred1" ]
GCC	rs6000	CPP	stmt_completion	CPU	5,486	[ ")", "!=", "<NUM_LIT>", ";" ]	[ "bool", "rs6000_overloaded_builtin_p", "(", "enum", "rs6000_builtins", "fncode", ")", "{", "return", "(", "rs6000_builtin_info", "[", "(", "int", ")", "fncode", "]", ".", "attr", "&", "RS6000_BTC_OVERLOADED" ]
GCC	i386	CPP	next_suggestion	CPU	5,487	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m512", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_min_round_ps", "(", "_", "_", "mmask16", "_", "_", "U", ",", "_", "_", "m512", "_", "_", "A", ",", "_", "_", "m512", "_", "_", "B", ",", "const", "int", "_", "_", "R", ")", "{", "return", "(", "_", "_", "m512", ")", "_", "_", "builtin_ia32_minps512_mask", "(", "(", "_", "_", "v16sf", ")", "_", "_", "A", ",", "(", "_", "_", "v16sf", ")", "_", "_", "B", ",", "(", "_", "_", "v16sf", ")", "_", "mm512_setzero_ps", "(", ")", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ",", "_", "_", "R", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	5,488	[ "=", "<NUM_LIT>", ";" ]	[ "def", "C4_or_or", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Ps4", ",", "PredRegs", ":", "$", "Pt4", ",", "PredRegs", ":", "$", "Pu4", ")", ",", "<STR_LIT>", ",", "tc_b31c2e97", ",", "TypeCR", ">", ",", "Enc_9ac432", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
LLVM	X86	TD	stmt_completion	CPU	5,489	[ "<STR_LIT>", ">", ";" ]	[ "def", ":", "MnemonicAlias", "<", "<STR_LIT>", ",", "<STR_LIT>", "," ]
LLVM	Videocore	CPP	stmt_completion	DSP	5,490	[ "-", "<NUM_LIT>", ";" ]	[ "if", "(", "!", "RegNum", ")", "{", "RegNum", "=", "StringSwitch", "<", "unsigned", ">", "(", "lowerCase", ")", ".", "Case", "(", "<STR_LIT>", "r25", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "r26", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "r30", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "r31", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "!", "RegNum", ")", "return" ]
GCC	mips	MD	program_repair	CPU	5,491	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "set", "(", "reg", ":", "CCDSP", "CCDSP_OU_REGNUM", ")", "(", "unspec", ":", "CCDSP", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_MAQ_SA_W_PHR", ")", ")", "]", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]", ")" ]
LLVM	AArch64	CPP	stmt_completion	CPU	5,492	[ "<STR_LIT>", ":" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	5,493	[ ",", "FlatWorkGroupSize", ")", ";" ]	[ "unsigned", "getMaxWavesPerCU", "(", "const", "MCSubtargetInfo", "*", "STI", ",", "unsigned", "FlatWorkGroupSize", ")", "{", "return", "getWavesPerWorkGroup", "(", "STI" ]
LLVM	AArch64	TD	stmt_completion	CPU	5,494	[ "<STR_LIT>", ",", "SDT_AArch64DupLane", ">", ";" ]	[ "def", "AArch64duplane8", ":", "SDNode", "<" ]
GCC	aarch64	MD	next_suggestion	CPU	5,495	[ "}" ]	[ "[", "(", "set", "(", "match_operand", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "set", "(", "match_operand", "<NUM_LIT>", ")", "(", "unspec", ":", "BLK", "[", "(", "match_operand", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_CPYMEM", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "operands", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")" ]
LLVM	ARM64	TD	stmt_completion	CPU	5,496	[ "=", "<NUM_LIT>", ";" ]	[ "class", "ARM64Inst", "<", "Format", "f", ",", "string", "cstr", ">", ":", "Instruction", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "Unpredictable" ]
GCC	i386	CPP	stmt_completion	CPU	5,497	[ "_", "mm_cvtsepi16_epi8", "(", "_", "_", "m128i", "_", "_", "A", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")" ]
GCC	aarch64	CPP	next_suggestion	CPU	5,498	[ "_", "_", "o", "=", "_", "_", "builtin_aarch64_set_qregxiv2di", "(", "_", "_", "o", ",", "(", "int64x2_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";" ]	[ "_", "_", "o", "=", "_", "_", "builtin_aarch64_set_qregxiv2di", "(", "_", "_", "o", ",", "(", "int64x2_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "_", "_", "o", "=", "_", "_", "builtin_aarch64_set_qregxiv2di", "(", "_", "_", "o", ",", "(", "int64x2_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";" ]
GCC	i386	CPP	program_repair	CPU	5,499	[ "<FIXS>", "(", "<STR_LIT>", "invalid operand size for operand code 'z'", "<STR_LIT>", ")", ";", "<FIXE>", "<FIXS>", "(", "<NUM_LIT>", ",", "<STR_LIT>", "non-integer operand used with operand code 'z'", "<STR_LIT>", ")", ";", "<FIXE>" ]	[ "default", ":", "output_operand_lossage", "<BUGS>", "(", "<STR_LIT>", "invalid operand size for operand code '%c'", "<STR_LIT>", ",", "code", ")", ";", "<BUGE>", "return", ";", "}", "}", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "==", "MODE_FLOAT", ")", "warning", "<BUGS>", "(", "<NUM_LIT>", ",", "<STR_LIT>", "non-integer operand used with operand code '%c'", "<STR_LIT>", ",", "code", ")", ";", "<BUGE>", "case", "'", "Z", "'", ":" ]

LLVM

ARM

CPP

next_suggestion

CPU

5,400

[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "<NUM_LIT>", ")", ")", ";" ]

[ "cvtT2LdrdPre", "(", "MCInst", "&", "Inst", ",", "unsigned", "Opcode", ",", "const", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "(", "(", "ARMOperand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";", "(", "(", "ARMOperand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "addRegOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

5,401

[ "getIndex", "(", ")", ";" ]

[ "assert", "(", "CPEMI", ".", "getOpcode", "(", ")", "==", "Mips", "::", "CONSTPOOL_ENTRY", ")", ";", "if", "(", "!", "AlignConstantIslands", ")", "return", "Align", "(", "<NUM_LIT>", ")", ";", "unsigned", "CPI", "=", "CPEMI", ".", "getOperand", "(", "<NUM_LIT>", ")", "." ]

LLVM

SPIRV

CPP

code_generation

Virtual ISA

5,402

[ "void", "SPIRVAsmPrinter", "::", "emitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "!", "MAI", "->", "getSkipEmission", "(", "MI", ")", ")", "outputInstruction", "(", "MI", ")", ";", "const", "MachineInstr", "*", "NextMI", "=", "MI", "->", "getNextNode", "(", ")", ";", "if", "(", "!", "MAI", "->", "hasMBBRegister", "(", "*", "MI", "->", "getParent", "(", ")", ")", "&&", "isFuncOrHeaderInstr", "(", "MI", ",", "TII", ")", "&&", "(", "!", "NextMI", "||", "!", "isFuncOrHeaderInstr", "(", "NextMI", ",", "TII", ")", ")", ")", "{", "assert", "(", "MI", "->", "getParent", "(", ")", "->", "getNumber", "(", ")", "==", "MF", "->", "front", "(", ")", ".", "getNumber", "(", ")", "&&", "<STR_LIT>", "OpFunction is not in the front MBB of MF", "<STR_LIT>", ")", ";", "emitOpLabel", "(", "*", "MI", "->", "getParent", "(", ")", ")", ";", "}", "}" ]

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

LLVM

AMDGPU

TD

stmt_completion

GPU

5,403

[ "<NUM_LIT>", ",", "(", "add", "SGPR_512Regs", ")", ">", "{" ]

[ "def", "SGPR_512", ":", "RegisterClass", "<", "<STR_LIT>", ",", "[", "v16i32", ",", "v16f32", "]", "," ]

GCC

alpha

MD

program_repair

MPU

5,404

[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SF", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]

[ "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", "UNSPEC_CVTQL", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AArch64

TD

next_suggestion

CPU

5,405

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "{", "?", ",", "?", ",", "?", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx2", ";" ]

GCC

i386

MD

program_repair

CPU

5,406

[ "<FIXS>", "rtx", "low", "=", "gen_lowpart", "(", "DFmode", ",", "operands", "[", "<NUM_LIT>", "]", ")", "<FIXE>" ]

[ "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "<BUGS>", "rtx", "low", "=", "gen_rtx_REG", "(", "DFmode", ",", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<BUGE>", "emit_move_insn", "(", "adjust_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "DFmode", ",", "<NUM_LIT>", ")", ",", "low", ")", "emit_move_insn", "(", "adjust_address", "(", "operands", "[", "<NUM_LIT>", "]", ",", "DFmode", ",", "<NUM_LIT>", ")", ",", "low", ")", "DONE" ]

LLVM

X86

CPP

code_generation

CPU

5,407

[ "void", "X86RegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "X86MachineFunctionInfo", "*", "X86FI", "=", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "unsigned", "RetOpcode", "=", "MBBI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "switch", "(", "RetOpcode", ")", "{", "case", "X86", "::", "RET", ":", "case", "X86", "::", "RETI", ":", "case", "X86", "::", "TCRETURNdi", ":", "case", "X86", "::", "TCRETURNri", ":", "case", "X86", "::", "TCRETURNri64", ":", "case", "X86", "::", "TCRETURNdi64", ":", "case", "X86", "::", "EH_RETURN", ":", "case", "X86", "::", "EH_RETURN64", ":", "case", "X86", "::", "TAILJMPd", ":", "case", "X86", "::", "TAILJMPr", ":", "case", "X86", "::", "TAILJMPm", ":", "break", ";", "default", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Can only insert epilog into returning blocks", "<STR_LIT>", ")", ";", "}", "uint64_t", "StackSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "uint64_t", "MaxAlign", "=", "MFI", "->", "getMaxAlignment", "(", ")", ";", "unsigned", "CSSize", "=", "X86FI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "uint64_t", "NumBytes", "=", "<NUM_LIT>", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "uint64_t", "FrameSize", "=", "StackSize", "-", "SlotSize", ";", "if", "(", "needsStackRealignment", "(", "MF", ")", ")", "FrameSize", "=", "(", "FrameSize", "+", "MaxAlign", "-", "<NUM_LIT>", ")", "/", "MaxAlign", "*", "MaxAlign", ";", "NumBytes", "=", "FrameSize", "-", "CSSize", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Is64Bit", "?", "X86", "::", "POP64r", ":", "X86", "::", "POP32r", ")", ",", "FramePtr", ")", ";", "}", "else", "{", "NumBytes", "=", "StackSize", "-", "CSSize", ";", "}", "MachineBasicBlock", "::", "iterator", "LastCSPop", "=", "MBBI", ";", "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PI", "=", "prior", "(", "MBBI", ")", ";", "unsigned", "Opc", "=", "PI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opc", "!=", "X86", "::", "POP32r", "&&", "Opc", "!=", "X86", "::", "POP64r", "&&", "!", "PI", "->", "getDesc", "(", ")", ".", "isTerminator", "(", ")", ")", "break", ";", "--", "MBBI", ";", "}", "DL", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "NumBytes", "||", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "mergeSPUpdatesUp", "(", "MBB", ",", "MBBI", ",", "StackPtr", ",", "&", "NumBytes", ")", ";", "if", "(", "needsStackRealignment", "(", "MF", ")", ")", "{", "if", "(", "CSSize", ")", "{", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "StackPtr", ",", "NumBytes", ",", "Is64Bit", ",", "TII", ")", ";", "MBBI", "=", "prior", "(", "LastCSPop", ")", ";", "}", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Is64Bit", "?", "X86", "::", "MOV64rr", ":", "X86", "::", "MOV32rr", ")", ",", "StackPtr", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "else", "if", "(", "MFI", "->", "hasVarSizedObjects", "(", ")", ")", "{", "if", "(", "CSSize", ")", "{", "unsigned", "Opc", "=", "Is64Bit", "?", "X86", "::", "LEA64r", ":", "X86", "::", "LEA32r", ";", "MachineInstr", "*", "MI", "=", "addLeaRegOffset", "(", "BuildMI", "(", "MF", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ",", "FramePtr", ",", "false", ",", "-", "CSSize", ")", ";", "MBB", ".", "insert", "(", "MBBI", ",", "MI", ")", ";", "}", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Is64Bit", "?", "X86", "::", "MOV64rr", ":", "X86", "::", "MOV32rr", ")", ",", "StackPtr", ")", ".", "addReg", "(", "FramePtr", ")", ";", "}", "else", "{", "if", "(", "NumBytes", ")", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "StackPtr", ",", "NumBytes", ",", "Is64Bit", ",", "TII", ")", ";", "}", "if", "(", "RetOpcode", "==", "X86", "::", "EH_RETURN", "||", "RetOpcode", "==", "X86", "::", "EH_RETURN64", ")", "{", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "MachineOperand", "&", "DestAddr", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "DestAddr", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "Offset should be in register!", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Is64Bit", "?", "X86", "::", "MOV64rr", ":", "X86", "::", "MOV32rr", ")", ",", "StackPtr", ")", ".", "addReg", "(", "DestAddr", ".", "getReg", "(", ")", ")", ";", "}", "else", "if", "(", "RetOpcode", "==", "X86", "::", "TCRETURNri", "||", "RetOpcode", "==", "X86", "::", "TCRETURNdi", "||", "RetOpcode", "==", "X86", "::", "TCRETURNri64", "||", "RetOpcode", "==", "X86", "::", "TCRETURNdi64", ")", "{", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "MachineOperand", "&", "JumpTarget", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "StackAdjust", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "StackAdjust", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "Expecting immediate value.", "<STR_LIT>", ")", ";", "int", "StackAdj", "=", "StackAdjust", ".", "getImm", "(", ")", ";", "int", "MaxTCDelta", "=", "X86FI", "->", "getTCReturnAddrDelta", "(", ")", ";", "int", "Offset", "=", "<NUM_LIT>", ";", "assert", "(", "MaxTCDelta", "<=", "<NUM_LIT>", "&&", "<STR_LIT>", "MaxTCDelta should never be positive", "<STR_LIT>", ")", ";", "Offset", "=", "StackAdj", "-", "MaxTCDelta", ";", "assert", "(", "Offset", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "Offset should never be negative", "<STR_LIT>", ")", ";", "if", "(", "Offset", ")", "{", "Offset", "+=", "mergeSPUpdates", "(", "MBB", ",", "MBBI", ",", "StackPtr", ",", "true", ")", ";", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "StackPtr", ",", "Offset", ",", "Is64Bit", ",", "TII", ")", ";", "}", "if", "(", "RetOpcode", "==", "X86", "::", "TCRETURNdi", "||", "RetOpcode", "==", "X86", "::", "TCRETURNdi64", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "TAILJMPd", ")", ")", ".", "addGlobalAddress", "(", "JumpTarget", ".", "getGlobal", "(", ")", ",", "JumpTarget", ".", "getOffset", "(", ")", ")", ";", "else", "if", "(", "RetOpcode", "==", "X86", "::", "TCRETURNri64", ")", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "TAILJMPr64", ")", ",", "JumpTarget", ".", "getReg", "(", ")", ")", ";", "else", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "TAILJMPr", ")", ",", "JumpTarget", ".", "getReg", "(", ")", ")", ";", "MBB", ".", "erase", "(", "MBBI", ")", ";", "}", "else", "if", "(", "(", "RetOpcode", "==", "X86", "::", "RET", "||", "RetOpcode", "==", "X86", "::", "RETI", ")", "&&", "(", "X86FI", "->", "getTCReturnAddrDelta", "(", ")", "<", "<NUM_LIT>", ")", ")", "{", "int", "delta", "=", "-", "<NUM_LIT>", "*", "X86FI", "->", "getTCReturnAddrDelta", "(", ")", ";", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "delta", "+=", "mergeSPUpdates", "(", "MBB", ",", "MBBI", ",", "StackPtr", ",", "true", ")", ";", "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "StackPtr", ",", "delta", ",", "Is64Bit", ",", "TII", ")", ";", "}", "}" ]

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

LLVM

NMX

CPP

next_suggestion

VLIW

5,408

[ "unsigned", "Offset", "=", "State", ".", "AllocateStack", "(", "ValVT", ".", "getSizeInBits", "(", ")", ">>", "<NUM_LIT>", ",", "OrigAlign", ")", ";" ]

[ "unsigned", "Reg", ";", "bool", "AllocateFloatsInIntReg", "=", "true", ";", "unsigned", "OrigAlign", "=", "ArgFlags", ".", "getOrigAlign", "(", ")", ";", "bool", "isI64", "=", "(", "ValVT", "==", "MVT", "::", "i32", "&&", "OrigAlign", "==", "<NUM_LIT>", ")", ";", "if", "(", "ValVT", "==", "MVT", "::", "i32", "||", "(", "ValVT", "==", "MVT", "::", "f32", "&&", "AllocateFloatsInIntReg", ")", ")", "{", "Reg", "=", "State", ".", "AllocateReg", "(", "IntRegs", ")", ";", "if", "(", "isI64", "&&", "(", "Reg", "==", "NMX", "::", "A1", ")", ")", "Reg", "=", "State", ".", "AllocateReg", "(", "IntRegs", ")", ";", "LocVT", "=", "MVT", "::", "i32", ";", "}", "else", "if", "(", "ValVT", "==", "MVT", "::", "f64", "&&", "AllocateFloatsInIntReg", ")", "{", "Reg", "=", "State", ".", "AllocateReg", "(", "IntRegs", ")", ";", "if", "(", "Reg", "==", "NMX", "::", "A1", ")", "Reg", "=", "State", ".", "AllocateReg", "(", "IntRegs", ")", ";", "State", ".", "AllocateReg", "(", "IntRegs", ")", ";", "LocVT", "=", "MVT", "::", "i32", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", "Cannot handle this ValVT.", "<STR_LIT>", ")", ";", "if", "(", "!", "Reg", ")", "{" ]

LLVM

Hexagon

TD

stmt_completion

DSP

5,409

[ "{", "<NUM_LIT>", "}", ";" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "isTaken", "=", "Inst" ]

LLVM

AArch64

TD

stmt_completion

CPU

5,410

[ ">", ";" ]

[ "def", "AArch64frintn_mt", ":", "SDNode", "<", "<STR_LIT>", ",", "SDT_AArch64Arith" ]

GCC

aarch64

MD

stmt_completion

CPU

5,411

[ "(", "DI", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_mode_attr", "atomic_sfx", "[", "(", "QI", "<STR_LIT>", ")", "(", "HI", "<STR_LIT>", ")", "(", "SI", "<STR_LIT>", ")" ]

LLVM

Nyuzi

CPP

next_suggestion

GPU

5,412

[ "}" ]

[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "SignExtend32", "<", "<NUM_LIT>", ">", "(", "Insn", ")", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

5,413

[ "break", ";" ]

[ "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "ISD", "::", "SPLAT_VECTOR", ":", "{", "auto", "Opnd0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "auto", "CN", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Opnd0", ")", ")", "if", "(", "CN", "->", "isNullValue", "(", ")", ")", "return", "true", ";", "if", "(", "auto", "CN", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "Opnd0", ")", ")", "if", "(", "CN", "->", "isZero", "(", ")", ")", "return", "true", ";" ]

GCC

microblaze

MD

next_suggestion

MPU

5,414

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

sh

CPP

next_suggestion

CPU

5,415

[ "_", "_", "asm__", "(", "<STR_LIT>", "mshlld.l\t%1, %2, %0", "<STR_LIT>", ":", "<STR_LIT>", "=r", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "r", "<STR_LIT>", "(", "mm", ")", ",", "<STR_LIT>", "r", "<STR_LIT>", "(", "mn", ")", ")", ";" ]

[ "_", "_", "inline__", "static", "unsigned", "long", "long", "sh_media_MSHLLD_L", "(", "unsigned", "long", "long", "mm", ",", "unsigned", "int", "mn", ")", "{", "unsigned", "long", "long", "res", ";" ]

GCC

mep

MD

program_repair

CPU

5,416

[ "<FIXS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<FIXE>" ]

[ "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGE>", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "]" ]

LLVM

Cpu0

TD

next_suggestion

CPU

5,417

[ "}" ]

[ "class", "CmpInstr", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "string", "instr_asm", ",", "InstrItinClass", "itin", ",", "RegisterClass", "RC", ",", "RegisterClass", "RD", ",", "bit", "isComm", "=", "<NUM_LIT>", ">", ":", "FA", "<", "op", ",", "(", "outs", "RD", ":", "$", "ra", ")", ",", "(", "ins", "RC", ":", "$", "rb", ",", "RC", ":", "$", "rc", ")", ",", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ",", "[", "]", ",", "itin", ">", "{", "let", "shamt", "=", "<NUM_LIT>", ";", "let", "isCommutable", "=", "isComm", ";", "let", "Predicates", "=", "[", "HasCmp", "]", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

5,418

[ ";" ]

[ "def", "A64FXWrite_12Cyc_GI01", ":", "SchedWriteRes", "<", "[", "A64FXGI01", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>" ]

LLVM

MSP430

CPP

stmt_completion

MPU

5,419

[ ")", ";" ]

[ "FunctionPass", "*", "llvm", "::", "createMSP430BranchSelectionPass", "(", ")", "{", "return", "new", "MSP430BSel", "(" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

5,420

[ "auto", "*", "Segment", "=", "LR", ".", "getSegmentContaining", "(", "Begin", ")", ";" ]

[ "static", "LaneBitmask", "getRegLiveThroughMask", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "LiveIntervals", "&", "LIS", ",", "Register", "Reg", ",", "SlotIndex", "Begin", ",", "SlotIndex", "End", ",", "LaneBitmask", "Mask", "=", "LaneBitmask", "::", "getAll", "(", ")", ")", "{", "auto", "IsInOneSegment", "=", "[", "Begin", ",", "End", "]", "(", "const", "LiveRange", "&", "LR", ")", "->", "bool", "{" ]

LLVM

AArch64

TD

stmt_completion

CPU

5,421

[ "(", "INST", "#", "UXDr", ")", "$", "Rn", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "i64", "(", "round", "f64", ":", "$", "Rn", ")", ")", ",", "(", "!", "cast", "<", "Instruction", ">" ]

LLVM

X86

CPP

next_suggestion

CPU

5,422

[ "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "WideOpVT", ",", "Vec", ",", "ShiftBits", ")", ";" ]

[ "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "WideOpVT", ",", "WideSubVec", ",", "DAG", ".", "getConstant", "(", "ShiftLeft", ",", "dl", ",", "MVT", "::", "i8", ")", ")", ";", "Vec", "=", "ShiftRight", "?", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "WideOpVT", ",", "Vec", ",", "DAG", ".", "getConstant", "(", "ShiftRight", ",", "dl", ",", "MVT", "::", "i8", ")", ")", ":", "Vec", ";", "return", "ExtractSubVec", "(", "Vec", ")", ";", "}", "if", "(", "IdxVal", "==", "<NUM_LIT>", ")", "{", "SDValue", "ShiftBits", "=", "DAG", ".", "getConstant", "(", "SubVecNumElems", ",", "dl", ",", "MVT", "::", "i8", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_SUBVECTOR", ",", "dl", ",", "WideOpVT", ",", "Undef", ",", "Vec", ",", "ZeroIdx", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "WideOpVT", ",", "Vec", ",", "ShiftBits", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "WideOpVT", ",", "Vec", ",", "ShiftBits", ")", ";", "WideSubVec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_SUBVECTOR", ",", "dl", ",", "WideOpVT", ",", "getZeroVector", "(", "WideOpVT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ",", "SubVec", ",", "ZeroIdx", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "dl", ",", "WideOpVT", ",", "Vec", ",", "WideSubVec", ")", ";", "return", "ExtractSubVec", "(", "Vec", ")", ";", "}", "if", "(", "IdxVal", "+", "SubVecNumElems", "==", "NumElems", ")", "{", "WideSubVec", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "WideOpVT", ",", "WideSubVec", ",", "DAG", ".", "getConstant", "(", "IdxVal", ",", "dl", ",", "MVT", "::", "i8", ")", ")", ";", "SDValue", "ShiftBits", "=", "DAG", ".", "getConstant", "(", "SubVecNumElems", ",", "dl", ",", "MVT", "::", "i8", ")", ";", "Vec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_SUBVECTOR", ",", "dl", ",", "WideOpVT", ",", "Undef", ",", "Vec", ",", "ZeroIdx", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

5,423

[ "if", "(", "Modifier", "!=", "MCSymbolRefExpr", "::", "VK_None", ")", "{" ]

[ "if", "(", "!", "Asm", ".", "getContext", "(", ")", ".", "getAsmInfo", "(", ")", "->", "isSectionAtomizableBySymbols", "(", "Sec", ")", ")", "Symbol", "->", "setUsedInReloc", "(", ")", ";", "}", "RelSymbol", "=", "Asm", ".", "getAtom", "(", "*", "Symbol", ")", ";", "if", "(", "Symbol", "->", "isInSection", "(", ")", ")", "{", "const", "MCSectionMachO", "&", "Section", "=", "static_cast", "<", "const", "MCSectionMachO", "&", ">", "(", "*", "Fragment", "->", "getParent", "(", ")", ")", ";", "if", "(", "Section", ".", "hasAttribute", "(", "MachO", "::", "S_ATTR_DEBUG", ")", ")", "RelSymbol", "=", "nullptr", ";", "}", "if", "(", "RelSymbol", ")", "{", "if", "(", "RelSymbol", "!=", "Symbol", ")", "Value", "+=", "Layout", ".", "getSymbolOffset", "(", "*", "Symbol", ")", "-", "Layout", ".", "getSymbolOffset", "(", "*", "RelSymbol", ")", ";", "}", "else", "if", "(", "Symbol", "->", "isInSection", "(", ")", "&&", "!", "Symbol", "->", "isVariable", "(", ")", ")", "{", "Index", "=", "Symbol", "->", "getFragment", "(", ")", "->", "getParent", "(", ")", "->", "getOrdinal", "(", ")", "+", "<NUM_LIT>", ";", "Value", "+=", "Writer", "->", "getSymbolAddress", "(", "*", "Symbol", ",", "Layout", ")", ";", "if", "(", "IsPCRel", ")", "Value", "-=", "FixupAddress", "+", "(", "<NUM_LIT>", "<<", "Log2Size", ")", ";", "}", "else", "if", "(", "Symbol", "->", "isVariable", "(", ")", ")", "{", "const", "MCExpr", "*", "Value", "=", "Symbol", "->", "getVariableValue", "(", ")", ";", "int64_t", "Res", ";", "bool", "isAbs", "=", "Value", "->", "evaluateAsAbsolute", "(", "Res", ",", "Layout", ",", "Writer", "->", "getSectionAddressMap", "(", ")", ")", ";", "if", "(", "isAbs", ")", "{", "FixedValue", "=", "Res", ";", "return", ";", "}", "else", "{", "Asm", ".", "getContext", "(", ")", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "unsupported relocation of variable '", "<STR_LIT>", "+", "Symbol", "->", "getName", "(", ")", "+", "<STR_LIT>", "'", "<STR_LIT>", ")", ";", "return", ";", "}", "}", "else", "{", "Asm", ".", "getContext", "(", ")", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "unsupported relocation of undefined symbol '", "<STR_LIT>", "+", "Symbol", "->", "getName", "(", ")", "+", "<STR_LIT>", "'", "<STR_LIT>", ")", ";", "return", ";", "}", "MCSymbolRefExpr", "::", "VariantKind", "Modifier", "=", "Target", ".", "getSymA", "(", ")", "->", "getKind", "(", ")", ";", "if", "(", "IsPCRel", ")", "{", "if", "(", "IsRIPRel", ")", "{", "if", "(", "Modifier", "==", "MCSymbolRefExpr", "::", "VK_GOTPCREL", ")", "{", "if", "(", "Fixup", ".", "getTargetKind", "(", ")", "==", "X86", "::", "reloc_riprel_4byte_movq_load", ")", "Type", "=", "MachO", "::", "X86_64_RELOC_GOT_LOAD", ";", "else", "Type", "=", "MachO", "::", "X86_64_RELOC_GOT", ";", "}", "else", "if", "(", "Modifier", "==", "MCSymbolRefExpr", "::", "VK_TLVP", ")", "{", "Type", "=", "MachO", "::", "X86_64_RELOC_TLV", ";", "}", "else", "if", "(", "Modifier", "!=", "MCSymbolRefExpr", "::", "VK_None", ")", "{", "Asm", ".", "getContext", "(", ")", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "unsupported symbol modifier in relocation", "<STR_LIT>", ")", ";", "return", ";", "}", "else", "{", "Type", "=", "MachO", "::", "X86_64_RELOC_SIGNED", ";", "switch", "(", "-", "(", "Target", ".", "getConstant", "(", ")", "+", "(", "<NUM_LIT>", "LL", "<<", "Log2Size", ")", ")", ")", "{", "case", "<NUM_LIT>", ":", "Type", "=", "MachO", "::", "X86_64_RELOC_SIGNED_1", ";", "break", ";", "case", "<NUM_LIT>", ":", "Type", "=", "MachO", "::", "X86_64_RELOC_SIGNED_2", ";", "break", ";", "case", "<NUM_LIT>", ":", "Type", "=", "MachO", "::", "X86_64_RELOC_SIGNED_4", ";", "break", ";", "}", "}", "}", "else", "{" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

5,424

[ "else", "return", "SDValue", "(", ")", ";" ]

[ "SDLoc", "SL", "(", "N", ")", ";", "if", "(", "Src", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SETCC", ")", "{", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SL", ",", "VT", ",", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Src", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "const", "ConstantSDNode", "*", "Arg", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Src", ")", ")", "{", "if", "(", "Arg", "->", "isZero", "(", ")", ")", "return", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "SL", ",", "VT", ")", ";", "if", "(", "Arg", "->", "isOne", "(", ")", ")", "{", "Register", "Exec", ";", "if", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "Exec", "=", "AMDGPU", "::", "EXEC_LO", ";", "else", "if", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "Exec", "=", "AMDGPU", "::", "EXEC", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

5,425

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VFPEXT", "<STR_LIT>", ";" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FLD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FST", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::CALL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::RDTSC_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::BT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::CMP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::COMI", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::UCOMI", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::SETCC", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::SETCC_CARRY", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FSETCCsd", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FSETCCss", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::CMOV", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::BRCOND", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::RET_FLAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::REP_STOS", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::REP_MOVS", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::GlobalBaseReg", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::Wrapper", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::WrapperRIP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PEXTRB", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PEXTRW", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::INSERTPS", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PINSRB", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PINSRW", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PSHUFB", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ANDNP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::PSIGN", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::BLENDV", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::BLENDI", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::SUBUS", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::HADD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::HSUB", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FHADD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FHSUB", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::UMAX", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::UMIN", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::SMAX", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::SMIN", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FMAX", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FMIN", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FMAXC", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FMINC", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FRSQRT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FRCP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::TLSADDR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::TLSBASEADDR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::TLSCALL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::EH_SJLJ_SETJMP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::EH_SJLJ_LONGJMP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::EH_RETURN", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::TC_RETURN", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FNSTCW16m", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::FNSTSW16r", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::LCMPXCHG_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::LCMPXCHG8_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ATOMADD64_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ATOMSUB64_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ATOMOR64_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ATOMXOR64_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ATOMAND64_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::ATOMNAND64_DAG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VZEXT_MOVL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VSEXT_MOVL", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VZEXT_LOAD", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VZEXT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "X86ISD::VSEXT", "<STR_LIT>", ";" ]

GCC

bfin

MD

stmt_completion

DSP

5,426

[ "]", ")" ]

[ "(", "vec_select", ":", "HI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

X86

CPP

stmt_completion

CPU

5,427

[ "Dest", ";" ]

[ "Op0", "=", "TOS", "=", "Dest", ";", "KillsOp0", "=", "true", ";", "}", "assert", "(", "(", "TOS", "==", "Op0", "||", "TOS", "==", "Op1", ")", "&&", "(", "KillsOp0", "||", "KillsOp1", ")", "&&", "<STR_LIT>", "Stack conditions not set up right!", "<STR_LIT>", ")", ";", "ArrayRef", "<", "TableEntry", ">", "InstTable", ";", "bool", "isForward", "=", "TOS", "==", "Op0", ";", "bool", "updateST0", "=", "(", "TOS", "==", "Op0", "&&", "!", "KillsOp1", ")", "||", "(", "TOS", "==", "Op1", "&&", "!", "KillsOp0", ")", ";", "if", "(", "updateST0", ")", "{", "if", "(", "isForward", ")", "InstTable", "=", "ForwardST0Table", ";", "else", "InstTable", "=", "ReverseST0Table", ";", "}", "else", "{", "if", "(", "isForward", ")", "InstTable", "=", "ForwardSTiTable", ";", "else", "InstTable", "=", "ReverseSTiTable", ";", "}", "int", "Opcode", "=", "Lookup", "(", "InstTable", ",", "MI", ".", "getOpcode", "(", ")", ")", ";", "assert", "(", "Opcode", "!=", "-", "<NUM_LIT>", "&&", "<STR_LIT>", "Unknown TwoArgFP pseudo instruction!", "<STR_LIT>", ")", ";", "unsigned", "NotTOS", "=", "(", "TOS", "==", "Op0", ")", "?", "Op1", ":", "Op0", ";", "MBB", "->", "remove", "(", "&", "*", "I", "++", ")", ";", "I", "=", "BuildMI", "(", "*", "MBB", ",", "I", ",", "dl", ",", "TII", "->", "get", "(", "Opcode", ")", ")", ".", "addReg", "(", "getSTReg", "(", "NotTOS", ")", ")", ";", "if", "(", "!", "MI", ".", "mayRaiseFPException", "(", ")", ")", "I", "->", "setFlag", "(", "MachineInstr", "::", "MIFlag", "::", "NoFPExcept", ")", ";", "if", "(", "KillsOp0", "&&", "KillsOp1", "&&", "Op0", "!=", "Op1", ")", "{", "assert", "(", "!", "updateST0", "&&", "<STR_LIT>", "Should have updated other operand!", "<STR_LIT>", ")", ";", "popStackAfter", "(", "I", ")", ";", "}", "unsigned", "UpdatedSlot", "=", "getSlot", "(", "updateST0", "?", "TOS", ":", "NotTOS", ")", ";", "assert", "(", "UpdatedSlot", "<", "StackTop", "&&", "Dest", "<", "<NUM_LIT>", ")", ";", "Stack", "[", "UpdatedSlot", "]", "=" ]

GCC

v850

CPP

code_generation

MPU

5,428

[ "int", "v850_output_addr_const_extra", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "!=", "TRUNCATE", ")", "return", "<NUM_LIT>", ";", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "MINUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "CODE_LABEL", "&&", "INSN_DELETED_P", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";", "output_addr_const", "(", "file", ",", "x", ")", ";", "return", "<NUM_LIT>", ";", "}" ]

[ "When", "assemble_integer", "is", "used", "to", "emit", "the", "offsets", "for", "a", "switch", "table", "it", "can", "encounter", "(", "TRUNCATE", ":", "HI", "(", "MINUS", ":", "SI", "(", "LABEL_REF", ":", "SI", ")", "(", "LABEL_REF", ":", "SI", ")", ")", ")", ".", "output_addr_const", "will", "normally", "barf", "at", "this", ",", "but", "it", "is", "OK", "to", "omit", "the", "truncate", "and", "just", "emit", "the", "difference", "of", "the", "two", "labels", ".", "The", ".hword", "directive", "will", "automatically", "handle", "the", "truncation", "for", "us", ".", "Returns", "1", "if", "rtx", "was", "handled", ",", "0", "otherwise", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

5,429

[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "def", "A2_zxth", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_57890846", ",", "TypeALU32_2op", ">", ",", "Enc_5e2823", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

GCC

arm

CPP

stmt_completion

CPU

5,430

[ "const", "int", "_", "_", "index", ")", "{" ]

[ "vusdotq_lane_s32", "(", "int32x4_t", "_", "_", "r", ",", "uint8x16_t", "_", "_", "a", ",", "int8x8_t", "_", "_", "b", "," ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

5,431

[ "}" ]

[ "if", "(", "To", "==", "MVT", "::", "i64", ")", "{", "if", "(", "From", "==", "MVT", "::", "i64", ")", "return", "copyValue", "(", "Reg", ")", ";", "Reg", "=", "signExtendToI32", "(", "Reg", ",", "V", ",", "From", ")", ";", "unsigned", "Result", "=", "createResultReg", "(", "&", "WebAssembly", "::", "I64RegClass", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "WebAssembly", "::", "I64_EXTEND_S_I32", ")", ",", "Result", ")", ".", "addReg", "(", "Reg", ")", ";", "return", "Result", ";", "}", "return", "signExtendToI32", "(", "Reg", ",", "V", ",", "From", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

5,432

[ "let", "isCodeGenOnly", "=", "<NUM_LIT>", ";" ]

[ "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>", ";" ]

LLVM

PowerPC

CPP

program_repair

CPU

5,433

[ "<FIXS>", "const", "MachineInstr", "&", "MI", ",", "<FIXE>" ]

[ "}", "unsigned", "PPCInstrInfo", "::", "getInstrLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "<BUGS>", "const", "MachineInstr", "*", "MI", ",", "<BUGE>", "unsigned", "*", "PredCost", ")", "const", "{", "if", "(", "!", "ItinData", "||", "UseOldLatencyCalc", ")", "return", "PPCGenInstrInfo", "::", "getInstrLatency", "(", "ItinData", ",", "MI", ",", "PredCost", ")", ";" ]

GCC

i386

MD

stmt_completion

CPU

5,434

[ "]", ")" ]

[ "[", "(", "parallel", "[", "(", "set", "(", "reg", ":", "CC", "FLAGS_REG", ")", "(", "compare", ":", "CC", "(", "mem", ":", "BLK", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "mem", ":", "BLK", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", "(", "use", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "use", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", ")" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

5,435

[ "}", "else", "{" ]

[ "void", "AMDGPUInstPrinter", "::", "printImmediateInt16", "(", "uint32_t", "Imm", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "int16_t", "SImm", "=", "static_cast", "<", "int16_t", ">", "(", "Imm", ")", ";", "if", "(", "isInlinableIntLiteral", "(", "SImm", ")", ")", "{", "O", "<<", "SImm", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

5,436

[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_tfrtnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_05c070ec", ",", "TypeALU32_2op", ">", ",", "PredNewRel", ",", "ImmRegRel", "{", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

GCC

s390

CPP

program_repair

MPU

5,437

[ "<FIXS>", "<FIXE>", "<FIXS>", "gen_rtx_SET", "(", "gen_rtx_REG", "(", "cmp_mode", ",", "CC_REGNUM", ")", ",", "<FIXE>" ]

[ "cmp2", "=", "cmp1", ";", "cmp1", "=", "tmp", ";", "}", "<BUGS>", "*", "cc", "=", "gen_rtx_REG", "(", "cmp_mode", ",", "CC_REGNUM", ")", ";", "<BUGE>", "emit_insn", "(", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "<BUGS>", "gen_rtx_SET", "(", "*", "cc", ",", "<BUGE>", "gen_rtx_COMPARE", "(", "cmp_mode", ",", "cmp1", ",", "cmp2", ")", ")", ",", "gen_rtx_CLOBBER", "(", "VOIDmode", ",", "gen_rtx_SCRATCH", "(", "V2DImode", ")", ")", ")", ")", ")", ";", "return", "true", ";", "}" ]

LLVM

Hexagon

TD

next_suggestion

DSP

5,438

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_svsubuhs", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_61830035", ",", "TypeALU32_3op", ">", ",", "Enc_bd6011", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

5,439

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "F2_sffms", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_a58fd5cc", ",", "TypeM", ">", ",", "Enc_2ae154", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

5,440

[ "setLocInfo", "(", "ArgLocs", ",", "Ins", ")", ";" ]

[ "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "ArgInfos", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "OrigArgIndices", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "ArgInfo", "AInfo", "(", "VRegs", "[", "i", "]", ",", "Arg", ".", "getType", "(", ")", ")", ";", "setArgFlags", "(", "AInfo", ",", "i", "+", "AttributeList", "::", "FirstArgIndex", ",", "DL", ",", "F", ")", ";", "splitToValueTypes", "(", "AInfo", ",", "i", ",", "ArgInfos", ",", "OrigArgIndices", ")", ";", "++", "i", ";", "}", "SmallVector", "<", "ISD", "::", "InputArg", ",", "<NUM_LIT>", ">", "Ins", ";", "subTargetRegTypeForCallingConv", "(", "F", ",", "ArgInfos", ",", "OrigArgIndices", ",", "Ins", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "MipsCCState", "CCInfo", "(", "F", ".", "getCallingConv", "(", ")", ",", "F", ".", "isVarArg", "(", ")", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "const", "MipsTargetMachine", "&", "TM", "=", "static_cast", "<", "const", "MipsTargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ";", "const", "MipsABIInfo", "&", "ABI", "=", "TM", ".", "getABI", "(", ")", ";", "CCInfo", ".", "AllocateStack", "(", "ABI", ".", "GetCalleeAllocdArgSizeInBytes", "(", "F", ".", "getCallingConv", "(", ")", ")", ",", "<NUM_LIT>", ")", ";", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "TLI", ".", "CCAssignFnForCall", "(", ")", ")", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

5,441

[ "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "Expr", ",", "MCFixupKind", "(", "Mips", "::", "fixup_MICROMIPS_PC16_S1", ")", ")", ")", ";" ]

[ "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", "getBranchTargetOpValue expects only expressions or immediates", "<STR_LIT>", ")", ";", "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

5,442

[ ".", "end", "(", ")", ")", ";" ]

[ "static", "ARMOperand", "*", "CreateRegList", "(", "const", "SmallVectorImpl", "<", "std", "::", "pair", "<", "unsigned", ",", "SMLoc", ">", ">", "&", "Regs", ",", "SMLoc", "StartLoc", ",", "SMLoc", "EndLoc", ")", "{", "KindTy", "Kind", "=", "RegisterList", ";", "if", "(", "ARM", "::", "DPRRegClass", ".", "contains", "(", "Regs", ".", "front", "(", ")", ".", "first", ")", ")", "Kind", "=", "DPRRegisterList", ";", "else", "if", "(", "ARM", "::", "SPRRegClass", ".", "contains", "(", "Regs", ".", "front", "(", ")", ".", "first", ")", ")", "Kind", "=", "SPRRegisterList", ";", "ARMOperand", "*", "Op", "=", "new", "ARMOperand", "(", "Kind", ")", ";", "for", "(", "SmallVectorImpl", "<", "std", "::", "pair", "<", "unsigned", ",", "SMLoc", ">", ">", "::", "const_iterator", "I", "=", "Regs", ".", "begin", "(", ")", ",", "E", "=", "Regs", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "Op", "->", "Registers", ".", "push_back", "(", "I", "->", "first", ")", ";", "array_pod_sort", "(", "Op", "->", "Registers", ".", "begin", "(", ")", ",", "Op", "->", "Registers" ]

LLVM

Hexagon

TD

stmt_completion

DSP

5,443

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", "=" ]

LLVM

Mips

TD

stmt_completion

CPU

5,444

[ "n", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "ws", ";", "bits", "<", "<NUM_LIT>", ">", "wd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "major", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

LLVM

ARM

CPP

program_repair

CPU

5,445

[ "<FIXS>", "if", "(", "PMul1", "->", "Paired", ")", "<FIXE>" ]

[ "continue", ";", "MulCandidate", "*", "PMul1", "=", "static_cast", "MulCandidate", "*", ">", "(", "Muls", "[", "j", "]", ".", "get", "(", ")", ")", ";", "<BUGS>", "if", "(", "Paired", ".", "count", "(", "PMul1", "->", "Root", ")", ")", "<BUGE>", "continue", ";", "const", "Instruction", "*", "Mul0", "=", "PMul0", "->", "Root", ";" ]

GCC

avr

MD

program_repair

MPU

5,446

[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>" ]

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_expand", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lshiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lshiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

5,447

[ "AMDGPU", "::", "OpName", "::", "src2", ")", ";" ]

[ "}", "else", "{", "NeedWaitStates", "=", "DotWriteDifferentVALURead", ";", "}", "int", "WaitStatesNeededForUse", "=", "NeedWaitStates", "-", "WaitStatesSinceDef", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "}", "if", "(", "IsMem", "&&", "ST", ".", "hasGFX90AInsts", "(", ")", "&&", "!", "ST", ".", "hasGFX940Insts", "(", ")", ")", "{", "DGEMMAfterVALUWrite", "=", "false", ";", "if", "(", "TRI", ".", "isVectorRegister", "(", "MRI", ",", "Reg", ")", ")", "{", "int", "WaitStatesNeededForUse", "=", "DMFMABetweenVALUWriteVMEMRead", "-", "getWaitStatesSinceDef", "(", "Reg", ",", "IsDGEMMHazard", ",", "DMFMABetweenVALUWriteVMEMRead", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "}", "}", "MFMA", "=", "nullptr", ";", "WaitStatesSinceDef", "=", "getWaitStatesSinceDef", "(", "Reg", ",", "IsMFMAWriteFn", ",", "MaxWaitStates", ")", ";", "if", "(", "!", "MFMA", ")", "continue", ";", "unsigned", "HazardDefLatency", "=", "TSchedModel", ".", "computeInstrLatency", "(", "MFMA", ")", ";", "int", "NeedWaitStates", "=", "MaxWaitStates", ";", "switch", "(", "HazardDefLatency", ")", "{", "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "ST", ".", "hasGFX940Insts", "(", ")", "?", "isXDL", "(", "ST", ",", "*", "MFMA", ")", "?", "GFX940_XDL2PassWriteVgprVALUMemExpReadWaitStates", ":", "GFX940_SMFMA2PassWriteVgprVALUMemExpReadWaitStates", ":", "SMFMA4x4WriteVgprVALUMemExpReadWaitStates", ";", "break", ";", "case", "<NUM_LIT>", ":", "assert", "(", "isDGEMM", "(", "MFMA", "->", "getOpcode", "(", ")", ")", "||", "ST", ".", "hasGFX940Insts", "(", ")", ")", ";", "NeedWaitStates", "=", "isDGEMM", "(", "MFMA", "->", "getOpcode", "(", ")", ")", "?", "IsMemOrExport", "?", "DMFMA4x4WriteVgprMemExpReadWaitStates", ":", "DMFMA4x4WriteVgprVALUReadWaitStates", ":", "isXDL", "(", "ST", ",", "*", "MFMA", ")", "?", "GFX940_XDL4PassWriteVgprVALUMemExpReadWaitStates", ":", "GFX940_SMFMA4PassWriteVgprVALUMemExpReadWaitStates", ";", "break", ";", "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "ST", ".", "hasGFX940Insts", "(", ")", "?", "isXDL", "(", "ST", ",", "*", "MFMA", ")", "?", "GFX940_XDL8PassWriteVgprVALUMemExpReadWaitStates", ":", "GFX940_SMFMA8PassWriteVgprVALUMemExpReadWaitStates", ":", "SMFMA16x16WriteVgprVALUMemExpReadWaitStates", ";", "break", ";", "case", "<NUM_LIT>", ":", "[", "[", "fallthrough", "]", "]", ";", "default", ":", "NeedWaitStates", "=", "isDGEMM", "(", "MFMA", "->", "getOpcode", "(", ")", ")", "?", "IsMemOrExport", "?", "DMFMA16x16WriteVgprMemExpReadWaitStates", ":", "DMFMA16x16WriteVgprVALUReadWaitStates", ":", "ST", ".", "hasGFX940Insts", "(", ")", "?", "isXDL", "(", "ST", ",", "*", "MFMA", ")", "?", "GFX940_XDL16PassWriteVgprVALUMemExpReadWaitStates", ":", "GFX940_SMFMA16PassWriteVgprVALUMemExpReadWaitStates", ":", "SMFMA32x32WriteVgprVALUMemExpReadWaitStates", ";", "break", ";", "}", "int", "WaitStatesNeededForUse", "=", "NeedWaitStates", "-", "WaitStatesSinceDef", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "if", "(", "WaitStatesNeeded", "==", "MaxWaitStates", ")", "break", ";", "}", "}", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "const", "int", "DMFMAToFMA64WaitStates", "=", "<NUM_LIT>", ";", "if", "(", "(", "Opc", "==", "AMDGPU", "::", "V_FMA_F64_e64", "||", "Opc", "==", "AMDGPU", "::", "V_FMAC_F64_e32", "||", "Opc", "==", "AMDGPU", "::", "V_FMAC_F64_e64", "||", "Opc", "==", "AMDGPU", "::", "V_FMAC_F64_dpp", ")", "&&", "WaitStatesNeeded", "<", "DMFMAToFMA64WaitStates", ")", "{", "int", "WaitStatesNeededForUse", "=", "DMFMAToFMA64WaitStates", "-", "getWaitStatesSince", "(", "IsDGEMMFn", ",", "DMFMAToFMA64WaitStates", ")", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "}", "if", "(", "!", "IsVALU", "&&", "!", "IsMemOrExport", ")", "return", "WaitStatesNeeded", ";", "for", "(", "const", "MachineOperand", "&", "Def", ":", "MI", "->", "defs", "(", ")", ")", "{", "const", "int", "SMFMA4x4WriteVgprVALUWawWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "SMFMA16x16WriteVgprVALUWawWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "SMFMA32x32WriteVgprVALUWawWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "GFX940_SMFMA2PassWriteVgprVALUWawWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "GFX940_SMFMA4PassWriteVgprVALUWawWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "GFX940_SMFMA8PassWriteVgprVALUWawWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "GFX940_SMFMA16PassWriteVgprVALUWawWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "GFX940_XDL2PassWriteVgprVALUWawWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "GFX940_XDL4PassWriteVgprVALUWawWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "GFX940_XDL8PassWriteVgprVALUWawWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "GFX940_XDL16PassWriteVgprVALUWawWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "SMFMA4x4ReadVgprVALUWarWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "GFX940_XDL4PassReadVgprVALUWarWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "SMFMA16x16ReadVgprVALUWarWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "SMFMA32x32ReadVgprVALUWarWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "DMFMA4x4WriteVgprVALUWriteWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "DMFMA16x16WriteVgprVALUWriteWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "DotWriteDifferentVALUWrite", "=", "<NUM_LIT>", ";", "const", "int", "MaxWaitStates", "=", "<NUM_LIT>", ";", "const", "int", "MaxWarWaitStates", "=", "<NUM_LIT>", ";", "Reg", "=", "Def", ".", "getReg", "(", ")", ";", "DOT", "=", "nullptr", ";", "int", "WaitStatesSinceDef", "=", "getWaitStatesSinceDef", "(", "Reg", ",", "IsDotWriteFn", ",", "MaxWaitStates", ")", ";", "if", "(", "DOT", "&&", "DOT", "->", "getOpcode", "(", ")", "!=", "MI", "->", "getOpcode", "(", ")", ")", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "DotWriteDifferentVALUWrite", "-", "WaitStatesSinceDef", ")", ";", "MFMA", "=", "nullptr", ";", "WaitStatesSinceDef", "=", "getWaitStatesSinceDef", "(", "Reg", ",", "IsMFMAWriteFn", ",", "MaxWaitStates", ")", ";", "if", "(", "MFMA", ")", "{", "int", "NeedWaitStates", "=", "MaxWaitStates", ";", "switch", "(", "TSchedModel", ".", "computeInstrLatency", "(", "MFMA", ")", ")", "{", "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "ST", ".", "hasGFX940Insts", "(", ")", "?", "isXDL", "(", "ST", ",", "*", "MFMA", ")", "?", "GFX940_XDL2PassWriteVgprVALUWawWaitStates", ":", "GFX940_SMFMA2PassWriteVgprVALUWawWaitStates", ":", "SMFMA4x4WriteVgprVALUWawWaitStates", ";", "break", ";", "case", "<NUM_LIT>", ":", "assert", "(", "isDGEMM", "(", "MFMA", "->", "getOpcode", "(", ")", ")", "||", "ST", ".", "hasGFX940Insts", "(", ")", ")", ";", "NeedWaitStates", "=", "isDGEMM", "(", "MFMA", "->", "getOpcode", "(", ")", ")", "?", "DMFMA4x4WriteVgprVALUWriteWaitStates", ":", "isXDL", "(", "ST", ",", "*", "MFMA", ")", "?", "GFX940_XDL4PassWriteVgprVALUWawWaitStates", ":", "GFX940_SMFMA4PassWriteVgprVALUWawWaitStates", ";", "break", ";", "case", "<NUM_LIT>", ":", "NeedWaitStates", "=", "ST", ".", "hasGFX940Insts", "(", ")", "?", "isXDL", "(", "ST", ",", "*", "MFMA", ")", "?", "GFX940_XDL8PassWriteVgprVALUWawWaitStates", ":", "GFX940_SMFMA8PassWriteVgprVALUWawWaitStates", ":", "SMFMA16x16WriteVgprVALUWawWaitStates", ";", "break", ";", "case", "<NUM_LIT>", ":", "[", "[", "fallthrough", "]", "]", ";", "default", ":", "NeedWaitStates", "=", "isDGEMM", "(", "MFMA", "->", "getOpcode", "(", ")", ")", "?", "DMFMA16x16WriteVgprVALUWriteWaitStates", ":", "ST", ".", "hasGFX940Insts", "(", ")", "?", "isXDL", "(", "ST", ",", "*", "MFMA", ")", "?", "GFX940_XDL16PassWriteVgprVALUWawWaitStates", ":", "GFX940_SMFMA16PassWriteVgprVALUWawWaitStates", ":", "SMFMA32x32WriteVgprVALUWawWaitStates", ";", "break", ";", "}", "int", "WaitStatesNeededForUse", "=", "NeedWaitStates", "-", "WaitStatesSinceDef", ";", "WaitStatesNeeded", "=", "std", "::", "max", "(", "WaitStatesNeeded", ",", "WaitStatesNeededForUse", ")", ";", "if", "(", "WaitStatesNeeded", "==", "MaxWaitStates", ")", "break", ";", "}", "auto", "IsSMFMAReadAsCFn", "=", "[", "&", "Reg", ",", "&", "MFMA", ",", "this", "]", "(", "const", "MachineInstr", "&", "MI", ")", "{", "if", "(", "!", "SIInstrInfo", "::", "isMFMA", "(", "MI", ")", "||", "isDGEMM", "(", "MI", ".", "getOpcode", "(", ")", ")", "||", "!", "MI", ".", "readsRegister", "(", "Reg", ",", "&", "TRI", ")", ")", "return", "false", ";", "if", "(", "ST", ".", "hasGFX940Insts", "(", ")", "&&", "!", "isXDL", "(", "ST", ",", "MI", ")", ")", "return", "false", ";", "const", "MachineOperand", "*", "SrcC", "=", "TII", ".", "getNamedOperand", "(", "MI", "," ]

GCC

sh

CPP

stmt_completion

CPU

5,448

[ ";" ]

[ "static", "bool", "sh_strict_argument_naming", "(", "cumulative_args_t", "ca", "ATTRIBUTE_UNUSED", ")", "{", "return", "TARGET_SH5" ]

GCC

rs6000

MD

stmt_completion

CPU

5,449

[ "(", "DImode", ")" ]

[ "rtx", "tmp_swap", "=", "gen_reg_rtx", "(", "V2SFmode", ")", "rtx", "tmp", "=", "gen_reg_rtx", "(", "V2SFmode", ")", "rtx", "vec_res", "=", "gen_reg_rtx", "(", "V2SFmode", ")", "rtx", "di_res", "=", "gen_reg_rtx" ]

LLVM

AMDGPU

TD

next_suggestion

GPU

5,450

[ "}" ]

[ "string", "out_mods", "=", "!", "if", "(", "!", "eq", "(", "HasOMod", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "string", "args", "=", "!", "if", "(", "!", "eq", "(", "NumSrcArgs", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "!", "if", "(", "!", "eq", "(", "NumSrcArgs", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", "#", "src0", ",", "<STR_LIT>", "#", "src0", "#", "<STR_LIT>", "#", "src1", ")", ")", ";", "string", "sdwa", "=", "!", "if", "(", "!", "eq", "(", "NumSrcArgs", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "!", "if", "(", "!", "eq", "(", "NumSrcArgs", ",", "<NUM_LIT>", ")", ",", "out_mods", "#", "<STR_LIT>", ",", "!", "if", "(", "!", "eq", "(", "DstVT", ".", "Size", ",", "<NUM_LIT>", ")", ",", "<STR_LIT>", ",", "out_mods", "#", "<STR_LIT>", ")", ")", ")", ";", "string", "ret", "=", "dst", "#", "args", "#", "sdwa", ";" ]

GCC

s390

CPP

code_generation

MPU

5,451

[ "static", "const", "char", "*", "s390_mangle_fundamental_type", "(", "tree", "type", ")", "{", "if", "(", "TYPE_MAIN_VARIANT", "(", "type", ")", "==", "long_double_type_node", "&&", "TARGET_LONG_DOUBLE_128", ")", "return", "<STR_LIT>", "g", "<STR_LIT>", ";", "return", "NULL", ";", "}" ]

[ "Implement", "TARGET_MANGLE_FUNDAMENTAL_TYPE", "." ]

LLVM

ARM

TD

next_suggestion

CPU

5,452

[ "}" ]

[ "def", "VecListTwoQWordIndexed", ":", "Operand", "<", "i32", ">", "{", "let", "ParserMatchClass", "=", "VecListTwoQWordIndexAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "DPR", ":", "$", "Vd", ",", "i32imm", ":", "$", "idx", ")", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

5,453

[ "<NUM_LIT>", ">", ";" ]

[ "def", "MVE_v2s64", ":", "MVEVectorVTInfo", "<", "v2i64", ",", "?", ",", "v4i1", ",", "?", ",", "<NUM_LIT>", ",", "<STR_LIT>", "," ]

GCC

c6x

MD

stmt_completion

VLIW

5,454

[ ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "clz", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

i386

CPP

next_suggestion

CPU

5,455

[ "set", "=", "gen_rtx_SET", "(", "vec", ",", "src", ")", ";" ]

[ "machine_mode", "src_mode", "=", "convert_p", "?", "GET_MODE", "(", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ")", ":", "VOIDmode", ";", "switch", "(", "src_mode", ")", "{", "case", "E_SFmode", ":", "case", "E_DFmode", ":", "if", "(", "TARGET_USE_VECTOR_FP_CONVERTS", "||", "!", "TARGET_SSE_PARTIAL_REG_FP_CONVERTS_DEPENDENCY", ")", "continue", ";", "break", ";", "case", "E_SImode", ":", "case", "E_DImode", ":", "if", "(", "TARGET_USE_VECTOR_CONVERTS", "||", "!", "TARGET_SSE_PARTIAL_REG_CONVERTS_DEPENDENCY", ")", "continue", ";", "break", ";", "case", "E_VOIDmode", ":", "gcc_assert", "(", "!", "convert_p", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "!", "v4sf_const0", ")", "v4sf_const0", "=", "gen_reg_rtx", "(", "V4SFmode", ")", ";", "rtx", "zero", ";", "machine_mode", "dest_vecmode", ";", "switch", "(", "dest_mode", ")", "{", "case", "E_HFmode", ":", "dest_vecmode", "=", "V8HFmode", ";", "zero", "=", "gen_rtx_SUBREG", "(", "V8HFmode", ",", "v4sf_const0", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "E_SFmode", ":", "dest_vecmode", "=", "V4SFmode", ";", "zero", "=", "v4sf_const0", ";", "break", ";", "case", "E_DFmode", ":", "dest_vecmode", "=", "V2DFmode", ";", "zero", "=", "gen_rtx_SUBREG", "(", "V2DFmode", ",", "v4sf_const0", ",", "<NUM_LIT>", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "src", "=", "gen_rtx_VEC_DUPLICATE", "(", "dest_vecmode", ",", "src", ")", ";", "src", "=", "gen_rtx_VEC_MERGE", "(", "dest_vecmode", ",", "src", ",", "zero", ",", "GEN_INT", "(", "HOST_WIDE_INT_1U", ")", ")", ";", "rtx", "vec", "=", "gen_reg_rtx", "(", "dest_vecmode", ")", ";" ]

LLVM

MBlaze

TD

program_repair

MPU

5,456

[ "<FIXS>", "def", "ADDI", ":", "ArithI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "add", ",", "simm16", ",", "immSExt16", ">", ";", "def", "ADDIC", ":", "ArithNI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "simm16", ",", "immSExt16", ">", ";", "def", "ADDIK", ":", "ArithNI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "simm16", ",", "immSExt16", ">", ";", "def", "ADDIKC", ":", "ArithI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "addc", ",", "simm16", ",", "immSExt16", ">", ";", "def", "RSUBI", ":", "ArithRI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "sub", ",", "simm16", ",", "immSExt16", ">", ";", "def", "RSUBIC", ":", "ArithRNI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "simm16", ",", "immSExt16", ">", ";", "def", "RSUBIK", ":", "ArithRNI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "simm16", ",", "immSExt16", ">", ";", "def", "RSUBIKC", ":", "ArithRI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "subc", ",", "simm16", ",", "immSExt16", ">", ";", "def", "ANDNI", ":", "ArithNI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "uimm16", ",", "immZExt16", ">", ";", "def", "ANDI", ":", "LogicI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "and", ">", ";", "def", "ORI", ":", "LogicI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "or", ">", ";", "def", "XORI", ":", "LogicI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "xor", ">", ";", "<FIXE>", "<FIXS>", "def", "MULI", ":", "ArithI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "mul", ",", "simm16", ",", "immSExt16", ">", ";", "<FIXE>" ]

[ "let", "isAsCheapAsAMove", "=", "<NUM_LIT>", "in", "{", "<BUGS>", "def", "ADDI", ":", "ArithI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "add", ",", "simm16", ",", "immSExt16", ">", ";", "def", "ADDIC", ":", "ArithNI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "simm16", ",", "immSExt16", ">", ";", "def", "ADDIK", ":", "ArithNI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "simm16", ",", "immSExt16", ">", ";", "def", "ADDIKC", ":", "ArithI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "addc", ",", "simm16", ",", "immSExt16", ">", ";", "def", "RSUBI", ":", "ArithRI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "sub", ",", "simm16", ",", "immSExt16", ">", ";", "def", "RSUBIC", ":", "ArithRNI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "simm16", ",", "immSExt16", ">", ";", "def", "RSUBIK", ":", "ArithRNI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "simm16", ",", "immSExt16", ">", ";", "def", "RSUBIKC", ":", "ArithRI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "subc", ",", "simm16", ",", "immSExt16", ">", ";", "def", "ANDNI", ":", "ArithNI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "uimm16", ",", "immZExt16", ">", ";", "def", "ANDI", ":", "LogicI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "and", ">", ";", "def", "ORI", ":", "LogicI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "or", ">", ";", "def", "XORI", ":", "LogicI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "xor", ">", ";", "<BUGE>", "}", "let", "Predicates", "=", "[", "HasMul", "]", "in", "{", "<BUGS>", "def", "MULI", ":", "ArithI", "<NUM_LIT>", ",", "<STR_LIT>", ",", "mul", ",", "simm16", ",", "immSExt16", ">", ";", "<BUGE>", "}" ]

GCC

aarch64

CPP

program_repair

CPU

5,457

[ "<FIXS>", "m_ops", ".", "safe_grow", "(", "m_ops", ".", "length", "(", ")", "+", "<NUM_LIT>", ",", "true", ")", ";", "<FIXE>" ]

[ "voidfunction_expander", "::", "add_address_operand", "(", "rtx", "x", ")", "{", "<BUGS>", "m_ops", ".", "safe_grow", "(", "m_ops", ".", "length", "(", ")", "+", "<NUM_LIT>", ")", ";", "<BUGE>", "create_address_operand", "(", "&", "m_ops", ".", "last", "(", ")", ",", "x", ")", ";", "}" ]

LLVM

LoongArch

CPP

stmt_completion

CPU

5,458

[ ",", "V1", ")", ";" ]

[ "return", "M", "<", "<NUM_LIT>", "||", "(", "M", ">=", "<NUM_LIT>", "&&", "M", "<", "HalfSize", ")", "||", "(", "M", ">=", "MaskSize", "&&", "M", "<", "MaskSize", "+", "HalfSize", ")", ";", "}", ")", ")", "postMask", "=", "HighLaneTy", ";", "else", "if", "(", "std", "::", "all_of", "(", "Mask", ".", "begin", "(", ")", "+", "HalfSize", ",", "Mask", ".", "end", "(", ")", ",", "[", "&", "]", "(", "int", "M", ")", "{", "return", "M", "<", "<NUM_LIT>", "||", "(", "M", ">=", "HalfSize", "&&", "M", "<", "MaskSize", ")", "||", "(", "M", ">=", "MaskSize", "+", "HalfSize", "&&", "M", "<", "MaskSize", "*", "<NUM_LIT>", ")", ";", "}", ")", ")", "postMask", "=", "LowLaneTy", ";", "if", "(", "preMask", "==", "HighLaneTy", "&&", "postMask", "==", "LowLaneTy", ")", "{", "return", ";", "}", "if", "(", "preMask", "==", "LowLaneTy", "&&", "postMask", "==", "HighLaneTy", ")", "{", "V1", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i64", ",", "V1", ")", ";", "V1", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v4i64", ",", "V1", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i64", ")", ")", ";", "V1", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "V1", ")", ";", "if", "(", "!", "V2", ".", "isUndef", "(", ")", ")", "{", "V2", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i64", ",", "V2", ")", ";", "V2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "MVT", "::", "v4i64", ",", "V2", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i64", ")", ")", ";", "V2", "=", "DAG", ".", "getBitcast", "(", "VT", ",", "V2", ")", ";", "}", "for", "(", "auto", "it", "=", "Mask", ".", "begin", "(", ")", ";", "it", "<", "Mask", ".", "begin", "(", ")", "+", "HalfSize", ";", "it", "++", ")", "{", "*", "it", "=", "*", "it", "<", "<NUM_LIT>", "?", "*", "it", ":", "*", "it", "-", "HalfSize", ";", "}", "for", "(", "auto", "it", "=", "Mask", ".", "begin", "(", ")", "+", "HalfSize", ";", "it", "<", "Mask", ".", "end", "(", ")", ";", "it", "++", ")", "{", "*", "it", "=", "*", "it", "<", "<NUM_LIT>", "?", "*", "it", ":", "*", "it", "+", "HalfSize", ";", "}", "}", "else", "if", "(", "preMask", "==", "LowLaneTy", "&&", "postMask", "==", "LowLaneTy", ")", "{", "V1", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4i64" ]

LLVM

Mips

CPP

stmt_completion

CPU

5,459

[ "*", "STI", ".", "getRegBankInfo", "(", ")", ")", ";" ]

[ "const", "Function", "*", "CF", "=", "static_cast", "<", "const", "Function", "*", ">", "(", "Info", ".", "Callee", ".", "getGlobal", "(", ")", ")", ";", "IsCalleeVarArg", "=", "CF", "->", "isVarArg", "(", ")", ";", "}", "MipsCCState", "CCInfo", "(", "F", ".", "getCallingConv", "(", ")", ",", "IsCalleeVarArg", ",", "MF", ",", "ArgLocs", ",", "F", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AllocateStack", "(", "ABI", ".", "GetCalleeAllocdArgSizeInBytes", "(", "Info", ".", "CallConv", ")", ",", "<NUM_LIT>", ")", ";", "const", "char", "*", "Call", "=", "Info", ".", "Callee", ".", "isSymbol", "(", ")", "?", "Info", ".", "Callee", ".", "getSymbolName", "(", ")", ":", "nullptr", ";", "CCInfo", ".", "AnalyzeCallOperands", "(", "Outs", ",", "TLI", ".", "CCAssignFnForCall", "(", ")", ",", "FuncOrigArgs", ",", "Call", ")", ";", "setLocInfo", "(", "ArgLocs", ",", "Outs", ")", ";", "OutgoingValueHandler", "RetHandler", "(", "MIRBuilder", ",", "MF", ".", "getRegInfo", "(", ")", ",", "MIB", ")", ";", "if", "(", "!", "RetHandler", ".", "handle", "(", "ArgLocs", ",", "ArgInfos", ")", ")", "{", "return", "false", ";", "}", "unsigned", "NextStackOffset", "=", "CCInfo", ".", "getNextStackOffset", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFL", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "unsigned", "StackAlignment", "=", "TFL", "->", "getStackAlignment", "(", ")", ";", "NextStackOffset", "=", "alignTo", "(", "NextStackOffset", ",", "StackAlignment", ")", ";", "CallSeqStart", ".", "addImm", "(", "NextStackOffset", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "if", "(", "IsCalleeGlobalPIC", ")", "{", "MIRBuilder", ".", "buildCopy", "(", "Register", "(", "Mips", "::", "GP", ")", ",", "MF", ".", "getInfo", "<", "MipsFunctionInfo", ">", "(", ")", "->", "getGlobalBaseRegForGlobalISel", "(", ")", ")", ";", "MIB", ".", "addDef", "(", "Mips", "::", "GP", ",", "RegState", "::", "Implicit", ")", ";", "}", "MIRBuilder", ".", "insertInstr", "(", "MIB", ")", ";", "if", "(", "MIB", "->", "getOpcode", "(", ")", "==", "Mips", "::", "JALRPseudo", ")", "{", "const", "MipsSubtarget", "&", "STI", "=", "static_cast", "<", "const", "MipsSubtarget", "&", ">", "(", "MIRBuilder", ".", "getMF", "(", ")", ".", "getSubtarget", "(", ")", ")", ";", "MIB", ".", "constrainAllUses", "(", "MIRBuilder", ".", "getTII", "(", ")", ",", "*", "STI", ".", "getRegisterInfo", "(", ")", "," ]

LLVM

ARM

CPP

stmt_completion

CPU

5,460

[ ";" ]

[ "auto", "Op", "=", "make_unique", "<", "ARMOperand", ">", "(", "k_VectorList", ")", ";", "Op", "->", "VectorList", ".", "RegNum", "=", "RegNum", ";", "Op", "->", "VectorList", ".", "Count", "=", "Count", ";", "Op", "->", "VectorList", ".", "isDoubleSpaced", "=", "isDoubleSpaced", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "E", ";", "return", "Op" ]

LLVM

Lanai

CPP

next_suggestion

CPU

5,461

[ "}" ]

[ "assert", "(", "!", "isPreOp", "(", "AluOp", ")", "&&", "<STR_LIT>", "Operator can't be a post- and pre-op", "<STR_LIT>", ")", ";", "return", "AluOp", "|", "Lanai_POST_OP", ";" ]

GCC

sparc

MD

next_suggestion

CPU

5,462

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

X86

CPP

stmt_completion

CPU

5,463

[ ")", "||", "X86", "::", "isCMOVCC", "(", "Opcode", ")", ")", ")", "return", "-", "<NUM_LIT>", ";" ]

[ "if", "(", "!", "(", "X86", "::", "isJCC", "(", "Opcode", ")", "||", "X86", "::", "isSETCC", "(", "Opcode" ]

GCC

i386

MD

program_repair

CPU

5,464

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

i386

CPP

code_generation

CPU

5,465

[ "static", "void", "add_insn_window", "(", "rtx_insn", "*", "insn", ",", "dispatch_windows", "*", "window_list", ",", "int", "num_uops", ")", "{", "int", "byte_len", "=", "ix86_min_insn_size", "(", "insn", ")", ";", "int", "num_insn", "=", "window_list", "->", "num_insn", ";", "int", "imm_size", ";", "sched_insn_info", "*", "window", "=", "window_list", "->", "window", ";", "enum", "dispatch_group", "group", "=", "get_insn_group", "(", "insn", ")", ";", "enum", "insn_path", "path", "=", "get_insn_path", "(", "insn", ")", ";", "int", "num_imm_operand", ";", "int", "num_imm32_operand", ";", "int", "num_imm64_operand", ";", "if", "(", "!", "window_list", "->", "violation", "&&", "group", "!=", "disp_cmp", "&&", "!", "fits_dispatch_window", "(", "insn", ")", ")", "window_list", "->", "violation", "=", "true", ";", "imm_size", "=", "get_num_immediates", "(", "insn", ",", "&", "num_imm_operand", ",", "&", "num_imm32_operand", ",", "&", "num_imm64_operand", ")", ";", "window", "[", "num_insn", "]", ".", "insn", "=", "insn", ";", "window", "[", "num_insn", "]", ".", "byte_len", "=", "byte_len", ";", "window", "[", "num_insn", "]", ".", "group", "=", "group", ";", "window", "[", "num_insn", "]", ".", "path", "=", "path", ";", "window", "[", "num_insn", "]", ".", "imm_bytes", "=", "imm_size", ";", "window_list", "->", "window_size", "+=", "byte_len", ";", "window_list", "->", "num_insn", "=", "num_insn", "+", "<NUM_LIT>", ";", "window_list", "->", "num_uops", "=", "window_list", "->", "num_uops", "+", "num_uops", ";", "window_list", "->", "imm_size", "+=", "imm_size", ";", "window_list", "->", "num_imm", "+=", "num_imm_operand", ";", "window_list", "->", "num_imm_32", "+=", "num_imm32_operand", ";", "window_list", "->", "num_imm_64", "+=", "num_imm64_operand", ";", "if", "(", "group", "==", "disp_store", ")", "window_list", "->", "num_stores", "+=", "<NUM_LIT>", ";", "else", "if", "(", "group", "==", "disp_load", "||", "group", "==", "disp_prefetch", ")", "window_list", "->", "num_loads", "+=", "<NUM_LIT>", ";", "else", "if", "(", "group", "==", "disp_load_store", ")", "{", "window_list", "->", "num_stores", "+=", "<NUM_LIT>", ";", "window_list", "->", "num_loads", "+=", "<NUM_LIT>", ";", "}", "}" ]

[ "Add", "an", "instruction", "INSN", "with", "NUM_UOPS", "micro-operations", "to", "the", "dispatch", "window", "WINDOW_LIST", "." ]

LLVM

Hexagon

CPP

next_suggestion

DSP

5,466

[ "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "SavedRegAreaStartFrameIndex", ",", "FIN", ",", "MachinePointerInfo", "(", "SV", ")", ")", ";" ]

[ "const", "Value", "*", "SV", "=", "cast", "<", "SrcValueSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getValue", "(", ")", ";", "if", "(", "!", "Subtarget", ".", "isEnvironmentMusl", "(", ")", ")", "{", "return", "DAG", ".", "getStore", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDLoc", "(", "Op", ")", ",", "Addr", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MachinePointerInfo", "(", "SV", ")", ")", ";", "}", "auto", "&", "FuncInfo", "=", "*", "MF", ".", "getInfo", "<", "HexagonMachineFunctionInfo", ">", "(", ")", ";", "auto", "&", "HFL", "=", "*", "Subtarget", ".", "getFrameLowering", "(", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "MemOps", ";", "SDValue", "FIN", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "SavedRegAreaStartFrameIndex", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", ".", "getRegSavedAreaStartFrameIndex", "(", ")", ",", "MVT", "::", "i32", ")", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "if", "(", "HFL", ".", "FirstVarArgSavedReg", "&", "<NUM_LIT>", ")", "SavedRegAreaStartFrameIndex", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "DAG", ".", "getFrameIndex", "(", "FuncInfo", ".", "getRegSavedAreaStartFrameIndex", "(", ")", ",", "MVT", "::", "i32", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "DL", ")", ")", ";" ]

GCC

s390

CPP

code_generation

MPU

5,467

[ "void", "s390_expand_split_stack_prologue", "(", "void", ")", "{", "rtx", "r1", ",", "guard", ",", "cc", "=", "NULL", ";", "rtx_insn", "*", "insn", ";", "int", "psso", "=", "TARGET_64BIT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "HOST_WIDE_INT", "frame_size", "=", "cfun_frame_layout", ".", "frame_size", ";", "HOST_WIDE_INT", "args_size", "=", "crtl", "->", "args", ".", "size", ">=", "<NUM_LIT>", "?", "(", "(", "crtl", "->", "args", ".", "size", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ")", ":", "<NUM_LIT>", ";", "rtx_code_label", "*", "call_done", "=", "NULL", ";", "rtx_code_label", "*", "parm_base", "=", "NULL", ";", "rtx", "tmp", ";", "gcc_assert", "(", "flag_split_stack", "&&", "reload_completed", ")", ";", "if", "(", "!", "TARGET_CPU_ZARCH", ")", "{", "sorry", "(", "<STR_LIT>", "CPUs older than z900 are not supported for -fsplit-stack", "<STR_LIT>", ")", ";", "return", ";", "}", "r1", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "frame_size", ")", "{", "if", "(", "cfun", "->", "machine", "->", "split_stack_varargs_pointer", "!=", "NULL_RTX", ")", "{", "emit_move_insn", "(", "r1", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "STACK_POINTER_OFFSET", ")", ")", ")", ";", "}", "return", ";", "}", "if", "(", "morestack_ref", "==", "NULL_RTX", ")", "{", "morestack_ref", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", "__morestack", "<STR_LIT>", ")", ";", "SYMBOL_REF_FLAGS", "(", "morestack_ref", ")", "|=", "(", "SYMBOL_FLAG_LOCAL", "|", "SYMBOL_FLAG_FUNCTION", ")", ";", "}", "if", "(", "CONST_OK_FOR_K", "(", "frame_size", ")", "||", "CONST_OK_FOR_Op", "(", "frame_size", ")", ")", "{", "emit_move_insn", "(", "r1", ",", "gen_rtx_REG", "(", "Pmode", ",", "TP_REGNUM", ")", ")", ";", "guard", "=", "gen_rtx_MEM", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "r1", ",", "psso", ")", ")", ";", "if", "(", "frame_size", ">", "SPLIT_STACK_AVAILABLE", ")", "{", "emit_move_insn", "(", "r1", ",", "guard", ")", ";", "if", "(", "TARGET_64BIT", ")", "emit_insn", "(", "gen_adddi3", "(", "r1", ",", "r1", ",", "GEN_INT", "(", "frame_size", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_addsi3", "(", "r1", ",", "r1", ",", "GEN_INT", "(", "frame_size", ")", ")", ")", ";", "guard", "=", "r1", ";", "}", "cc", "=", "s390_emit_compare", "(", "LT", ",", "stack_pointer_rtx", ",", "guard", ")", ";", "}", "call_done", "=", "gen_label_rtx", "(", ")", ";", "parm_base", "=", "gen_label_rtx", "(", ")", ";", "tmp", "=", "gen_split_stack_data", "(", "parm_base", ",", "call_done", ",", "GEN_INT", "(", "frame_size", ")", ",", "GEN_INT", "(", "args_size", ")", ")", ";", "insn", "=", "emit_insn", "(", "tmp", ")", ";", "add_reg_note", "(", "insn", ",", "REG_LABEL_OPERAND", ",", "call_done", ")", ";", "LABEL_NUSES", "(", "call_done", ")", "++", ";", "add_reg_note", "(", "insn", ",", "REG_LABEL_OPERAND", ",", "parm_base", ")", ";", "LABEL_NUSES", "(", "parm_base", ")", "++", ";", "insn", "=", "emit_move_insn", "(", "r1", ",", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "parm_base", ")", ")", ";", "add_reg_note", "(", "insn", ",", "REG_LABEL_OPERAND", ",", "parm_base", ")", ";", "LABEL_NUSES", "(", "parm_base", ")", "++", ";", "if", "(", "cc", "!=", "NULL", ")", "{", "tmp", "=", "gen_split_stack_cond_call", "(", "morestack_ref", ",", "cc", ",", "call_done", ")", ";", "insn", "=", "emit_jump_insn", "(", "tmp", ")", ";", "JUMP_LABEL", "(", "insn", ")", "=", "call_done", ";", "LABEL_NUSES", "(", "call_done", ")", "++", ";", "add_int_reg_note", "(", "insn", ",", "REG_BR_PROB", ",", "REG_BR_PROB_BASE", "/", "<NUM_LIT>", ")", ";", "if", "(", "cfun", "->", "machine", "->", "split_stack_varargs_pointer", "!=", "NULL_RTX", ")", "{", "emit_move_insn", "(", "r1", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "STACK_POINTER_OFFSET", ")", ")", ")", ";", "}", "}", "else", "{", "tmp", "=", "gen_split_stack_call", "(", "morestack_ref", ",", "call_done", ")", ";", "insn", "=", "emit_jump_insn", "(", "tmp", ")", ";", "JUMP_LABEL", "(", "insn", ")", "=", "call_done", ";", "LABEL_NUSES", "(", "call_done", ")", "++", ";", "emit_barrier", "(", ")", ";", "}", "emit_label", "(", "call_done", ")", ";", "}" ]

[ "Emit", "-fsplit-stack", "prologue", ",", "which", "goes", "before", "the", "regular", "function", "prologue", "." ]

LLVM

AArch64

CPP

stmt_completion

CPU

5,468

[ "SplitVTs", ")", "{" ]

[ "SmallVector", "<", "EVT", ",", "<NUM_LIT>", ">", "SplitVTs", ";", "SmallVector", "<", "uint64_t", ",", "<NUM_LIT>", ">", "Offsets", ";", "ComputeValueVTs", "(", "TLI", ",", "DL", ",", "OrigArg", ".", "Ty", ",", "SplitVTs", ",", "&", "Offsets", ",", "<NUM_LIT>", ")", ";", "if", "(", "SplitVTs", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "SplitArgs", ".", "emplace_back", "(", "OrigArg", ".", "Reg", ",", "SplitVTs", "[", "<NUM_LIT>", "]", ".", "getTypeForEVT", "(", "Ctx", ")", ",", "OrigArg", ".", "Flags", ",", "OrigArg", ".", "IsFixed", ")", ";", "return", ";", "}", "unsigned", "FirstRegIdx", "=", "SplitArgs", ".", "size", "(", ")", ";", "for", "(", "auto", "SplitVT", ":" ]

GCC

i386

CPP

next_suggestion

CPU

5,469

[ "}" ]

[ "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "INSN_P", "(", "insn", ")", "?", "PATTERN", "(", "insn", ")", ":", "insn", ",", "NONCONST", ")", "{", "const_rtx", "x", "=", "*", "iter", ";", "if", "(", "REG_P", "(", "x", ")", "&&", "(", "REX_INT_REGNO_P", "(", "REGNO", "(", "x", ")", ")", "||", "REX_SSE_REGNO_P", "(", "REGNO", "(", "x", ")", ")", ")", ")", "return", "true", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

5,470

[ "==", "Mips", "::", "RET", ")", ";" ]

[ "return", "(", "MI", ".", "getOpcode", "(", ")" ]

GCC

rs6000

MD

next_suggestion

CPU

5,471

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

i386

MD

stmt_completion

CPU

5,472

[ ")" ]

[ "[", "(", "V16HI", "<STR_LIT>", ")", "V8HI", "(", "V8SI", "<STR_LIT>", ")", "V4SI", "]" ]

LLVM

R600

CPP

code_generation

GPU

5,473

[ "MachineInstrBuilder", "R600InstrInfo", "::", "buildIndirectRead", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "ValueReg", ",", "unsigned", "Address", ",", "unsigned", "OffsetReg", ",", "unsigned", "AddrChan", ")", "const", "{", "unsigned", "AddrReg", ";", "switch", "(", "AddrChan", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Invalid Channel", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "AddrReg", "=", "AMDGPU", "::", "R600_AddrRegClass", ".", "getRegister", "(", "Address", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "AddrReg", "=", "AMDGPU", "::", "R600_Addr_YRegClass", ".", "getRegister", "(", "Address", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "AddrReg", "=", "AMDGPU", "::", "R600_Addr_ZRegClass", ".", "getRegister", "(", "Address", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "AddrReg", "=", "AMDGPU", "::", "R600_Addr_WRegClass", ".", "getRegister", "(", "Address", ")", ";", "break", ";", "}", "MachineInstr", "*", "MOVA", "=", "buildDefaultInstruction", "(", "*", "MBB", ",", "I", ",", "AMDGPU", "::", "MOVA_INT_eg", ",", "AMDGPU", "::", "AR_X", ",", "OffsetReg", ")", ";", "setImmOperand", "(", "MOVA", ",", "AMDGPU", "::", "OpName", "::", "write", ",", "<NUM_LIT>", ")", ";", "MachineInstrBuilder", "Mov", "=", "buildDefaultInstruction", "(", "*", "MBB", ",", "I", ",", "AMDGPU", "::", "MOV", ",", "ValueReg", ",", "AddrReg", ")", ".", "addReg", "(", "AMDGPU", "::", "AR_X", ",", "RegState", "::", "Implicit", "|", "RegState", "::", "Kill", ")", ";", "setImmOperand", "(", "Mov", ",", "AMDGPU", "::", "OpName", "::", "src0_rel", ",", "<NUM_LIT>", ")", ";", "return", "Mov", ";", "}" ]

[ "Build", "instruction", "(", "s", ")", "for", "an", "indirect", "register", "read", "." ]

LLVM

AArch64

CPP

stmt_completion

CPU

5,474

[ "SysReg", ".", "PStateField", ")", ")", ";" ]

[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(" ]

LLVM

X86

CPP

stmt_completion

CPU

5,475

[ ")", "return", "<STR_LIT>", "color = blue", "<STR_LIT>", ";" ]

[ "MachineInstr", "*", "MI", "=", "Node", "->", "getValue", "(", ")", ";", "if", "(", "MI", "==", "MachineGadgetGraph", "::", "ArgNodeSentinel" ]

GCC

alpha

MD

stmt_completion

MPU

5,476

[ "SI", "<STR_LIT>", ")", "(", "DI", "<STR_LIT>", ")" ]

[ "(", "define_mode_attr", "modesuffix", "[", "(", "QI", "<STR_LIT>", ")", "(", "HI", "<STR_LIT>", ")", "(" ]

GCC

nios2

MD

next_suggestion

MPU

5,477

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec_volatile", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPECV_WRPIE", ")", ")", "]", "<STR_LIT>" ]

LLVM

AArch64

CPP

next_suggestion

CPU

5,478

[ "return", "Cost", ";" ]

[ "if", "(", "!", "I", "->", "isVectorTy", "(", ")", ")", "continue", ";", "if", "(", "I", "->", "getScalarSizeInBits", "(", ")", "*", "cast", "<", "FixedVectorType", ">", "(", "I", ")", "->", "getNumElements", "(", ")", "==", "<NUM_LIT>", ")", "Cost", "+=", "getMemoryOpCost", "(", "Instruction", "::", "Store", ",", "I", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "CostKind", ")", "+", "getMemoryOpCost", "(", "Instruction", "::", "Load", ",", "I", ",", "Align", "(", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "CostKind", ")", ";", "}" ]

GCC

h8300

MD

stmt_completion

MPU

5,479

[ "<STR_LIT>", ")" ]

[ "<STR_LIT>", "(", "and", "(", "match_code" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

5,480

[ "true", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]

[ "MCAsmInfo", "*", "MAI", "=", "new", "SystemZMCAsmInfo", "(", "TT", ")", ";", "MCCFIInstruction", "Inst", "=", "MCCFIInstruction", "::", "createDefCfa", "(", "nullptr", ",", "MRI", ".", "getDwarfRegNum", "(", "<STR_LIT>", "::", "<STR_LIT>", "," ]

GCC

i386

MD

next_suggestion

CPU

5,481

[ "[", "(", "use", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>" ]

LLVM

ARM

CPP

next_suggestion

CPU

5,482

[ "Type", "=", "ELF", "::", "R_ARM_THM_MOVT_ABS", ";" ]

[ "}", "}", "else", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "invalid fixup kind!", "<STR_LIT>", ")", ";", "case", "FK_Data_4", ":", "switch", "(", "Modifier", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported Modifier", "<STR_LIT>", ")", ";", "case", "MCSymbolRefExpr", "::", "VK_ARM_GOT", ":", "Type", "=", "ELF", "::", "R_ARM_GOT_BREL", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_ARM_TLSGD", ":", "Type", "=", "ELF", "::", "R_ARM_TLS_GD32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_ARM_TPOFF", ":", "Type", "=", "ELF", "::", "R_ARM_TLS_LE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_ARM_GOTTPOFF", ":", "Type", "=", "ELF", "::", "R_ARM_TLS_IE32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_None", ":", "Type", "=", "ELF", "::", "R_ARM_ABS32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_ARM_GOTOFF", ":", "Type", "=", "ELF", "::", "R_ARM_GOTOFF32", ";", "break", ";", "case", "MCSymbolRefExpr", "::", "VK_ARM_TARGET1", ":", "Type", "=", "ELF", "::", "R_ARM_TARGET1", ";", "break", ";", "}", "break", ";", "case", "ARM", "::", "fixup_arm_ldst_pcrel_12", ":", "case", "ARM", "::", "fixup_arm_pcrel_10", ":", "case", "ARM", "::", "fixup_arm_adr_pcrel_12", ":", "case", "ARM", "::", "fixup_arm_thumb_bl", ":", "case", "ARM", "::", "fixup_arm_thumb_cb", ":", "case", "ARM", "::", "fixup_arm_thumb_cp", ":", "case", "ARM", "::", "fixup_arm_thumb_br", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Unimplemented", "<STR_LIT>", ")", ";", "break", ";", "case", "ARM", "::", "fixup_arm_uncondbranch", ":", "Type", "=", "ELF", "::", "R_ARM_CALL", ";", "break", ";", "case", "ARM", "::", "fixup_arm_condbranch", ":", "Type", "=", "ELF", "::", "R_ARM_JUMP24", ";", "break", ";", "case", "ARM", "::", "fixup_arm_movt_hi16", ":", "Type", "=", "ELF", "::", "R_ARM_MOVT_ABS", ";", "break", ";", "case", "ARM", "::", "fixup_arm_movw_lo16", ":", "Type", "=", "ELF", "::", "R_ARM_MOVW_ABS_NC", ";", "break", ";", "case", "ARM", "::", "fixup_t2_movt_hi16", ":" ]

LLVM

AVR

TD

program_repair

MPU

5,483

[ "<FIXS>", "def", "ELPMRdZ", ":", "FLPMX", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "GPR8", ":", "$", "rd", ")", ",", "(", "ins", "ZREG", ":", "$", "z", ")", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "<FIXE>", "<FIXS>", "def", "ELPMRdZPi", ":", "FLPMX", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "GPR8", ":", "$", "rd", ")", ",", "(", "ins", "ZREG", ":", "$", "z", ")", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "<FIXE>" ]

[ ":", "F16", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", ")", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Requires", "[", "HasELPM", "]", ">", ";", "<BUGS>", "def", "ELPMRdZ", ":", "FLPMX", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "GPR8", ":", "$", "dst", ")", ",", "(", "ins", "ZREG", ":", "$", "z", ")", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "<BUGE>", "Requires", "[", "HasELPMX", "]", ">", ";", "let", "Defs", "=", "[", "R31R30", "]", "in", "{", "<BUGS>", "def", "ELPMRdZPi", ":", "FLPMX", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "GPR8", ":", "$", "dst", ")", ",", "(", "ins", "ZREG", ":", "$", "z", ")", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "<BUGE>", "Requires", "[", "HasELPMX", "]", ">", ";", "}" ]

GCC

i386

MD

stmt_completion

CPU

5,484

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>" ]

LLVM

R600

CPP

stmt_completion

GPU

5,485

[ ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred2", ")", "const", "{" ]

[ "bool", "AMDGPUInstrInfo", "::", "SubsumesPredicate", "(", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred1" ]

GCC

rs6000

CPP

stmt_completion

CPU

5,486

[ ")", "!=", "<NUM_LIT>", ";" ]

[ "bool", "rs6000_overloaded_builtin_p", "(", "enum", "rs6000_builtins", "fncode", ")", "{", "return", "(", "rs6000_builtin_info", "[", "(", "int", ")", "fncode", "]", ".", "attr", "&", "RS6000_BTC_OVERLOADED" ]

GCC

i386

CPP

next_suggestion

CPU

5,487

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m512", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_min_round_ps", "(", "_", "_", "mmask16", "_", "_", "U", ",", "_", "_", "m512", "_", "_", "A", ",", "_", "_", "m512", "_", "_", "B", ",", "const", "int", "_", "_", "R", ")", "{", "return", "(", "_", "_", "m512", ")", "_", "_", "builtin_ia32_minps512_mask", "(", "(", "_", "_", "v16sf", ")", "_", "_", "A", ",", "(", "_", "_", "v16sf", ")", "_", "_", "B", ",", "(", "_", "_", "v16sf", ")", "_", "mm512_setzero_ps", "(", ")", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ",", "_", "_", "R", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

5,488

[ "=", "<NUM_LIT>", ";" ]

[ "def", "C4_or_or", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Ps4", ",", "PredRegs", ":", "$", "Pt4", ",", "PredRegs", ":", "$", "Pu4", ")", ",", "<STR_LIT>", ",", "tc_b31c2e97", ",", "TypeCR", ">", ",", "Enc_9ac432", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]

LLVM

X86

TD

stmt_completion

CPU

5,489

[ "<STR_LIT>", ">", ";" ]

[ "def", ":", "MnemonicAlias", "<", "<STR_LIT>", ",", "<STR_LIT>", "," ]

LLVM

Videocore

CPP

stmt_completion

DSP

5,490

[ "-", "<NUM_LIT>", ";" ]

[ "if", "(", "!", "RegNum", ")", "{", "RegNum", "=", "StringSwitch", "<", "unsigned", ">", "(", "lowerCase", ")", ".", "Case", "(", "<STR_LIT>", "r25", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "r26", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "r30", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "r31", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "Default", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "!", "RegNum", ")", "return" ]

GCC

mips

MD

program_repair

CPU

5,491

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "set", "(", "reg", ":", "CCDSP", "CCDSP_OU_REGNUM", ")", "(", "unspec", ":", "CCDSP", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_MAQ_SA_W_PHR", ")", ")", "]", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]", ")" ]

LLVM

AArch64

CPP

stmt_completion

CPU

5,492

[ "<STR_LIT>", ":" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

5,493

[ ",", "FlatWorkGroupSize", ")", ";" ]

[ "unsigned", "getMaxWavesPerCU", "(", "const", "MCSubtargetInfo", "*", "STI", ",", "unsigned", "FlatWorkGroupSize", ")", "{", "return", "getWavesPerWorkGroup", "(", "STI" ]

LLVM

AArch64

TD

stmt_completion

CPU

5,494

[ "<STR_LIT>", ",", "SDT_AArch64DupLane", ">", ";" ]

[ "def", "AArch64duplane8", ":", "SDNode", "<" ]

GCC

aarch64

MD

next_suggestion

CPU

5,495

[ "}" ]

[ "[", "(", "set", "(", "match_operand", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "clobber", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "set", "(", "match_operand", "<NUM_LIT>", ")", "(", "unspec", ":", "BLK", "[", "(", "match_operand", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_CPYMEM", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "operands", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")" ]

LLVM

ARM64

TD

stmt_completion

CPU

5,496

[ "=", "<NUM_LIT>", ";" ]

[ "class", "ARM64Inst", "<", "Format", "f", ",", "string", "cstr", ">", ":", "Instruction", "{", "field", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "field", "bits", "<", "<NUM_LIT>", ">", "Unpredictable" ]

GCC

i386

CPP

stmt_completion

CPU

5,497

[ "_", "mm_cvtsepi16_epi8", "(", "_", "_", "m128i", "_", "_", "A", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")" ]

GCC

aarch64

CPP

next_suggestion

CPU

5,498

[ "_", "_", "o", "=", "_", "_", "builtin_aarch64_set_qregxiv2di", "(", "_", "_", "o", ",", "(", "int64x2_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";" ]

[ "_", "_", "o", "=", "_", "_", "builtin_aarch64_set_qregxiv2di", "(", "_", "_", "o", ",", "(", "int64x2_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";", "_", "_", "o", "=", "_", "_", "builtin_aarch64_set_qregxiv2di", "(", "_", "_", "o", ",", "(", "int64x2_t", ")", "val", ".", "val", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ";" ]

GCC

i386

CPP

program_repair

CPU

5,499

[ "<FIXS>", "(", "<STR_LIT>", "invalid operand size for operand code 'z'", "<STR_LIT>", ")", ";", "<FIXE>", "<FIXS>", "(", "<NUM_LIT>", ",", "<STR_LIT>", "non-integer operand used with operand code 'z'", "<STR_LIT>", ")", ";", "<FIXE>" ]

[ "default", ":", "output_operand_lossage", "<BUGS>", "(", "<STR_LIT>", "invalid operand size for operand code '%c'", "<STR_LIT>", ",", "code", ")", ";", "<BUGE>", "return", ";", "}", "}", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "==", "MODE_FLOAT", ")", "warning", "<BUGS>", "(", "<NUM_LIT>", ",", "<STR_LIT>", "non-integer operand used with operand code '%c'", "<STR_LIT>", ",", "code", ")", ";", "<BUGE>", "case", "'", "Z", "'", ":" ]