docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	AMDGPU	CPP	next_suggestion	GPU	5,300	[ "}" ]	[ "bool", "invalidate", "(", "Function", "&", ",", "const", "PreservedAnalyses", "&", ")", "{", "return", "false", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	5,301	[ "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", ")", ",", "PtrVT", ")", ",", "Result", ")", ";" ]	[ "unsigned", "char", "OpFlag", "=", "<NUM_LIT>", ";", "unsigned", "WrapperKind", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "CodeModel", "::", "Model", "M", "=", "DAG", ".", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", ";", "if", "(", "Subtarget", ".", "isPICStyleRIPRel", "(", ")", "&&", "(", "M", "==", "CodeModel", "::", "Small", "\|\|", "M", "==", "CodeModel", "::", "Kernel", ")", ")", "WrapperKind", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "Subtarget", ".", "isPICStyleGOT", "(", ")", ")", "OpFlag", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "Subtarget", ".", "isPICStyleStubPIC", "(", ")", ")", "OpFlag", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ",", "OpFlag", ")", ";", "SDLoc", "DL", "(", "JT", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "WrapperKind", ",", "DL", ",", "PtrVT", ",", "Result", ")", ";", "if", "(", "OpFlag", ")", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", "," ]
LLVM	X86	TD	program_repair	CPU	5,302	[ "<FIXS>", "def", ":", "InstRW", "[", "SKXWriteResGroup209", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]	[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "SKXWriteResGroup209", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKXWriteResGroup209", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKXWriteResGroup209", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKXWriteResGroup209", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", "SKXWriteResGroup210", ":", "SchedWriteRes", "[", "SKXPort0", ",", "SKXPort015", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";" ]
LLVM	X86	TD	program_repair	CPU	5,303	[ "<FIXS>", "<STR_LIT>", ",", "[", "]", ",", "IIC_LGDT", ">", ",", "TB", ",", "OpSize16", ",", "Requires", "[", "Not64BitMode", "]", ">", ";", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "[", "]", ",", "IIC_LGDT", ">", ",", "OpSize32", ",", "TB", ",", "Requires", "[", "Not64BitMode", "]", ">", ";", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "[", "]", ",", "IIC_LIDT", ">", ",", "TB", ",", "OpSize16", ",", "Requires", "[", "Not64BitMode", "]", ">", ";", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "[", "]", ",", "IIC_LIDT", ">", ",", "OpSize32", ",", "TB", ",", "Requires", "[", "Not64BitMode", "]", ">", ";", "<FIXE>" ]	[ "<STR_LIT>", ",", "[", "]", ",", "IIC_SLDT", ">", ",", "TB", ";", "def", "LGDT16m", ":", "I", "<NUM_LIT>", ",", "MRM2m", ",", "(", "outs", ")", ",", "(", "ins", "opaque48mem", ":", "$", "src", ")", ",", "<BUGS>", "<STR_LIT>", ",", "[", "]", ",", "IIC_LGDT", ">", ",", "TB", ",", "OpSize", ",", "Requires", "[", "Not64BitMode", "]", ">", ";", "<BUGE>", "def", "LGDT32m", ":", "I", "<NUM_LIT>", ",", "MRM2m", ",", "(", "outs", ")", ",", "(", "ins", "opaque48mem", ":", "$", "src", ")", ",", "<BUGS>", "<STR_LIT>", ",", "[", "]", ",", "IIC_LGDT", ">", ",", "OpSize16", ",", "TB", ",", "Requires", "[", "Not64BitMode", "]", ">", ";", "<BUGE>", "def", "LGDT64m", ":", "I", "<NUM_LIT>", ",", "MRM2m", ",", "(", "outs", ")", ",", "(", "ins", "opaque80mem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_LGDT", ">", ",", "TB", ",", "Requires", "[", "In64BitMode", "]", ">", ";", "def", "LIDT16m", ":", "I", "<NUM_LIT>", ",", "MRM3m", ",", "(", "outs", ")", ",", "(", "ins", "opaque48mem", ":", "$", "src", ")", ",", "<BUGS>", "<STR_LIT>", ",", "[", "]", ",", "IIC_LIDT", ">", ",", "TB", ",", "OpSize", ",", "Requires", "[", "Not64BitMode", "]", ">", ";", "<BUGE>", "def", "LIDT32m", ":", "I", "<NUM_LIT>", ",", "MRM3m", ",", "(", "outs", ")", ",", "(", "ins", "opaque48mem", ":", "$", "src", ")", ",", "<BUGS>", "<STR_LIT>", ",", "[", "]", ",", "IIC_LIDT", ">", ",", "OpSize16", ",", "TB", ",", "Requires", "[", "Not64BitMode", "]", ">", ";", "<BUGE>", "def", "LIDT64m", ":", "I", "<NUM_LIT>", ",", "MRM3m", ",", "(", "outs", ")", ",", "(", "ins", "opaque80mem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_LIDT", ">", ",", "TB", ",", "Requires", "[", "In64BitMode", "]", ">", ";", "def", "LLDT16r", ":", "I", "<NUM_LIT>", ",", "MRM2r", ",", "(", "outs", ")", ",", "(", "ins", "GR16", ":", "$", "src", ")", "," ]
GCC	rs6000	CPP	next_suggestion	CPU	5,304	[ "return", "_", "_", "result", ";" ]	[ "const", "_", "_", "m64", "_", "_", "shiftD", "=", "(", "const", "_", "_", "m64", ")", "_", "_", "D", "<<", "_", "_", "shiftl", ";", "const", "_", "_", "m64", "_", "_", "mask", "=", "<NUM_LIT>", "UL", "<<", "_", "_", "shiftl", ";", "_", "_", "m64", "_", "_", "result", "=", "(", "_", "_", "A", "&", "(", "~", "_", "_", "mask", ")", ")", "\|", "(", "_", "_", "shiftD", "&", "_", "_", "mask", ")", ";" ]
LLVM	AVR	CPP	stmt_completion	MPU	5,305	[ ";" ]	[ "AVRSubtarget", "::", "AVRSubtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "AVRTargetMachine", "&", "TM", ")", ":", "AVRGenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ELFArch", "(", "<NUM_LIT>", ")", ",", "m_hasSRAM", "(", "false", ")", ",", "m_hasJMPCALL", "(", "false", ")", ",", "m_hasIJMPCALL", "(", "false", ")", ",", "m_hasEIJMPCALL", "(", "false", ")", ",", "m_hasADDSUBIW", "(", "false", ")", ",", "m_hasSmallStack", "(", "false", ")", ",", "m_hasMOVW", "(", "false", ")", ",", "m_hasLPM", "(", "false", ")", ",", "m_hasLPMX", "(", "false", ")", ",", "m_hasELPM", "(", "false", ")", ",", "m_hasELPMX", "(", "false", ")", ",", "m_hasSPM", "(", "false", ")", ",", "m_hasSPMX", "(", "false", ")", ",", "m_hasDES", "(", "false", ")", ",", "m_supportsRMW", "(", "false", ")", ",", "m_supportsMultiplication", "(", "false", ")", ",", "m_hasBREAK", "(", "false", ")", ",", "m_hasTinyEncoding", "(", "false", ")", ",", "m_hasMemMappedGPR", "(", "false", ")", ",", "m_FeatureSetDummy", "(", "false", ")", ",", "InstrInfo", "(", ")", ",", "FrameLowering", "(", ")", ",", "TLInfo", "(", "TM", ",", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ",", "TM", ")", ")", ",", "TSInfo", "(", ")", "{", "ParseSubtargetFeatures", "(", "CPU", ",", "FS", ")" ]
GCC	h8300	MD	next_suggestion	MPU	5,306	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "not", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
LLVM	CellSPU	CPP	next_suggestion	MPU	5,307	[ "}" ]	[ "if", "(", "FBB", "==", "<NUM_LIT>", ")", "{", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "MIB", ".", "addMBB", "(", "TBB", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "Inserted one-way uncond branch: ", "<STR_LIT>", ")", ";", "DEBUG", "(", "(", "", "MIB", ")", ".", "dump", "(", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ")", ";", "MIB", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "Inserted one-way cond branch: ", "<STR_LIT>", ")", ";", "DEBUG", "(", "(", "", "MIB", ")", ".", "dump", "(", ")", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	5,308	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	5,309	[ "}" ]	[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "X86 Avoid Store Forwarding Blocks", "<STR_LIT>", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	5,310	[ "let", "DiagnosticType", "=", "<STR_LIT>", "#", "Scale", ";" ]	[ "let", "Name", "=", "<STR_LIT>", "#", "Scale", ";", "let", "RenderMethod", "=", "<STR_LIT>", "#", "Scale", "#", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", "#", "Scale", "#", "<STR_LIT>", ";" ]
GCC	ia64	CPP	program_repair	CPU	5,311	[ "<FIXS>", "static", "bool", "ia64_handle_option", "(", "struct", "gcc_options", "", ",", "struct", "gcc_options", "", ",", "const", "struct", "cl_decoded_option", "*", ",", "location_t", ")", ";", "<FIXE>" ]	[ "static", "bool", "ia64_rtx_costs", "(", "rtx", ",", "int", ",", "int", ",", "int", "", ",", "bool", ")", ";", "static", "int", "ia64_unspec_may_trap_p", "(", "const_rtx", ",", "unsigned", ")", ";", "static", "void", "fix_range", "(", "const", "char", "", ")", ";", "<BUGS>", "static", "bool", "ia64_handle_option", "(", "size_t", ",", "const", "char", "", ",", "int", ")", ";", "<BUGE>", "static", "struct", "machine_function", "", "ia64_init_machine_status", "(", "void", ")", ";", "static", "void", "emit_insn_group_barriers", "(", "FILE", "", ")", ";", "static", "void", "emit_all_insn_group_barriers", "(", "FILE", "", ")", ";" ]
GCC	rl78	CPP	program_repair	MPU	5,312	[ "<FIXS>", "rl78_hard_regno_nregs", "(", "int", "regno", ",", "machine_mode", "mode", ")", "<FIXE>" ]	[ "int", "<BUGS>", "rl78_hard_regno_nregs", "(", "int", "regno", ",", "enum", "machine_mode", "mode", ")", "<BUGE>", "{", "int", "rs", "=", "register_sizes", "[", "regno", "]", ";", "if", "(", "rs", "<NUM_LIT>", ")" ]
LLVM	ARM	CPP	stmt_completion	CPU	5,313	[ "S", ";" ]	[ "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "return", "DecodeT2LoadLabel", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "Rt", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "ARM", "::", "t2LDRSHi12", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "ARM", "::", "t2LDRHi12", ":", "Inst", ".", "setOpcode", "(", "ARM", "::", "t2PLDWi12", ")", ";", "break", ";", "case", "ARM", "::", "t2LDRSBi12", ":", "Inst", ".", "setOpcode", "(", "ARM", "::", "t2PLIi12", ")", ";", "break", ";", "default", ":", "break", ";", "}", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "ARM", "::", "t2PLDi12", ":", "break", ";", "case", "ARM", "::", "t2PLIi12", ":", "if", "(", "!", "hasV7Ops", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "ARM", "::", "t2PLDWi12", ":", "if", "(", "!", "hasV7Ops", "\|\|", "!", "hasMP", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2AddrModeImm12", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return" ]
GCC	i386	CPP	stmt_completion	CPU	5,314	[ "_", "mm_setzero_ps", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_expandloadu_ps", "(", "_", "_", "mmask8", "_", "_", "U", ",", "void", "const", "", "_", "_", "P", ")", "{", "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_expandloadsf128_maskz", "(", "(", "_", "_", "v4sf", "", ")", "_", "_", "P", ",", "(", "_", "_", "v4sf", ")" ]
GCC	sparc	MD	stmt_completion	CPU	5,315	[ "<STR_LIT>", ")" ]	[ "(", "const_string", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string" ]
LLVM	AArch64	CPP	program_repair	CPU	5,316	[ "<FIXS>", "const", "uint32_t", "*", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CalleeCC", ")", ";", "<FIXE>" ]	[ "auto", "TRI", "=", "MF", ".", "getSubtarget", "AArch64Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "<BUGS>", "const", "uint32_t", "*", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "F", ".", "getCallingConv", "(", ")", ")", ";", "<BUGE>", "if", "(", "MF", ".", "getSubtarget", "AArch64Subtarget", ">", "(", ")", ".", "hasCustomCallingConv", "(", ")", ")", "TRI", "->", "UpdateCustomCallPreservedMask", "(", "MF", ",", "&", "Mask", ")", ";", "MIB", ".", "addRegMask", "(", "Mask", ")", ";" ]
LLVM	PowerPC	CPP	program_repair	CPU	5,317	[ "<FIXS>", "return", "CFP", "->", "getValueAPF", "(", ")", ".", "isZero", "(", ")", ";", "<FIXE>", "<FIXS>", "return", "CFP", "->", "getValueAPF", "(", ")", ".", "isZero", "(", ")", ";", "<FIXE>" ]	[ "static", "bool", "isFloatingPointZero", "(", "SDOperand", "Op", ")", "{", "if", "(", "ConstantFPSDNode", "", "CFP", "=", "dyn_cast", "ConstantFPSDNode", ">", "(", "Op", ")", ")", "<BUGS>", "return", "CFP", "->", "isExactlyValue", "(", "-", "<NUM_LIT>", ")", "\|\|", "CFP", "->", "isExactlyValue", "(", "<NUM_LIT>", ")", ";", "<BUGE>", "else", "if", "(", "ISD", "::", "isEXTLoad", "(", "Op", ".", "Val", ")", "\|\|", "ISD", "::", "isNON_EXTLoad", "(", "Op", ".", "Val", ")", ")", "{", "if", "(", "ConstantPoolSDNode", "", "CP", "=", "dyn_cast", "ConstantPoolSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "ConstantFP", "*", "CFP", "=", "dyn_cast", "ConstantFP", ">", "(", "CP", "->", "getConstVal", "(", ")", ")", ")", "<BUGS>", "return", "CFP", "->", "isExactlyValue", "(", "-", "<NUM_LIT>", ")", "\|\|", "CFP", "->", "isExactlyValue", "(", "<NUM_LIT>", ")", ";", "<BUGE>", "}", "return", "false", ";", "}" ]
LLVM	Hexagon	TD	next_suggestion	DSP	5,318	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "F2_conv_df2d_chop", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_b9c5fb", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	PowerPC	TD	program_repair	CPU	5,319	[ "<FIXS>", "i32imm", ":", "$", "BROPC", ")", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "i32imm", ":", "$", "BROPC", ")", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "i32imm", ":", "$", "BROPC", ")", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "i32imm", ":", "$", "BROPC", ")", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "i32imm", ":", "$", "BROPC", ")", ",", "<STR_LIT>", ",", "<FIXE>" ]	[ "let", "usesCustomInserter", "=", "<NUM_LIT>", ",", "PPC970_Single", "=", "<NUM_LIT>", "in", "{", "def", "SELECT_CC_I4", ":", "Pseudo", "(", "outs", "GPRC", ":", "$", "dst", ")", ",", "(", "ins", "CRRC", ":", "$", "cond", ",", "GPRC", ":", "$", "T", ",", "GPRC", ":", "$", "F", ",", "<BUGS>", "i32imm", ":", "$", "BROPC", ")", ",", "<STR_LIT>", ",", "<BUGE>", "[", "]", ">", ";", "def", "SELECT_CC_I8", ":", "Pseudo", "(", "outs", "G8RC", ":", "$", "dst", ")", ",", "(", "ins", "CRRC", ":", "$", "cond", ",", "G8RC", ":", "$", "T", ",", "G8RC", ":", "$", "F", ",", "<BUGS>", "i32imm", ":", "$", "BROPC", ")", ",", "<STR_LIT>", ",", "<BUGE>", "[", "]", ">", ";", "def", "SELECT_CC_F4", ":", "Pseudo", "(", "outs", "F4RC", ":", "$", "dst", ")", ",", "(", "ins", "CRRC", ":", "$", "cond", ",", "F4RC", ":", "$", "T", ",", "F4RC", ":", "$", "F", ",", "<BUGS>", "i32imm", ":", "$", "BROPC", ")", ",", "<STR_LIT>", ",", "<BUGE>", "[", "]", ">", ";", "def", "SELECT_CC_F8", ":", "Pseudo", "(", "outs", "F8RC", ":", "$", "dst", ")", ",", "(", "ins", "CRRC", ":", "$", "cond", ",", "F8RC", ":", "$", "T", ",", "F8RC", ":", "$", "F", ",", "<BUGS>", "i32imm", ":", "$", "BROPC", ")", ",", "<STR_LIT>", ",", "<BUGE>", "[", "]", ">", ";", "def", "SELECT_CC_VRRC", ":", "Pseudo", "(", "outs", "VRRC", ":", "$", "dst", ")", ",", "(", "ins", "CRRC", ":", "$", "cond", ",", "VRRC", ":", "$", "T", ",", "VRRC", ":", "$", "F", ",", "<BUGS>", "i32imm", ":", "$", "BROPC", ")", ",", "<STR_LIT>", ",", "<BUGE>", "[", "]", ">", ";", "}" ]
GCC	nds32	MD	stmt_completion	CPU	5,320	[ "<STR_LIT>", ")" ]	[ "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]
GCC	i386	CPP	stmt_completion	CPU	5,321	[ "_", "A", "-", "(", "_", "_", "v2df", ")", "_", "_", "B", ")", ";" ]	[ "return", "(", "_", "_", "m128d", ")", "(", "(", "_", "_", "v2df", ")", "_" ]
GCC	aarch64	MD	stmt_completion	CPU	5,322	[ ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	X86	TD	stmt_completion	CPU	5,323	[ "src1", ",", "VR256", ":", "$", "src2", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v4i64", "(", "X86andnp", "VR256", ":", "$", "src1", ",", "VR256", ":", "$", "src2", ")", ")", ",", "(", "VANDNPSYrr", "VR256", ":", "$" ]
GCC	sparc	CPP	code_generation	CPU	5,324	[ "static", "rtx", "sparc_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ")", "{", "rtx", "or", "ig_x", "=", "x", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "MULT", ")", "x", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "force_operand", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ")", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "MULT", ")", "x", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "force_operand", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ")", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", ")", "x", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "force_operand", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ")", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", ")", "x", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "force_operand", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ")", ")", ";", "if", "(", "x", "!=", "or", "ig_x", "&&", "sparc_legitimate_address_p", "(", "mode", ",", "x", ",", "FALSE", ")", ")", "return", "x", ";", "if", "(", "sparc_tls_referenced_p", "(", "x", ")", ")", "x", "=", "sparc_legitimize_tls_address", "(", "x", ")", ";", "else", "if", "(", "flag_pic", ")", "x", "=", "sparc_legitimize_pic_address", "(", "x", ",", "NULL_RTX", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "CONSTANT_ADDRESS_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "x", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "copy_to_mode_reg", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "CONSTANT_ADDRESS_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "x", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "copy_to_mode_reg", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "\|\|", "GET_CODE", "(", "x", ")", "==", "CONST", "\|\|", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", ")", "x", "=", "copy_to_suggested_reg", "(", "x", ",", "NULL_RTX", ",", "Pmode", ")", ";", "return", "x", ";", "}" ]	[ "Try", "machine-dependent", "ways", "of", "modifying", "an", "illegitimate", "address", "X", "to", "be", "legitimate", ".", "If", "we", "find", "one", ",", "return", "the", "new", ",", "valid", "address", ".", "OLDX", "is", "the", "address", "as", "it", "was", "before", "break_out_memory_refs", "was", "called", ".", "In", "some", "cases", "it", "is", "useful", "to", "look", "at", "this", "to", "decide", "what", "needs", "to", "be", "done", ".", "MODE", "is", "the", "mode", "of", "the", "operand", "pointed", "to", "by", "X", ".", "On", "SPARC", ",", "change", "REG+N", "into", "REG+REG", ",", "and", "REG+", "(", "X", "*", "Y", ")", "into", "REG+REG", "." ]
GCC	sparc	MD	stmt_completion	CPU	5,325	[ "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ")" ]	[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "]", "{", "operands", "[", "<NUM_LIT>", "]", "=", "widen_mem_for_ldd_peep", "(", "operands", "[", "<NUM_LIT>", "]", "," ]
LLVM	Hexagon	TD	next_suggestion	DSP	5,326	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	mmix	MD	stmt_completion	CPU	5,327	[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "CC", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "compare", ":", "CC", "(", "match_operand", ":", "DI" ]
LLVM	ARM	CPP	next_suggestion	CPU	5,328	[ "OffsetImm", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";" ]	[ "llvm_unreachable", "(", "<STR_LIT>", "Unexpected Thumb2 load / store opcode!", "<STR_LIT>", ")", ";", "case", "ARM", "::", "t2LDRi12", ":", "case", "ARM", "::", "t2STRi12", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "ARM", "::", "SP", ")", "{", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "ImmLimit", "=", "Entry", ".", "Imm2Limit", ";", "}", "Scale", "=", "<NUM_LIT>", ";", "HasImmOffset", "=", "true", ";", "HasOffReg", "=", "false", ";", "break", ";", "case", "ARM", "::", "t2LDRBi12", ":", "case", "ARM", "::", "t2STRBi12", ":", "HasImmOffset", "=", "true", ";", "HasOffReg", "=", "false", ";", "break", ";", "case", "ARM", "::", "t2LDRHi12", ":", "case", "ARM", "::", "t2STRHi12", ":", "Scale", "=", "<NUM_LIT>", ";", "HasImmOffset", "=", "true", ";", "HasOffReg", "=", "false", ";", "break", ";", "case", "ARM", "::", "t2LDRs", ":", "case", "ARM", "::", "t2LDRBs", ":", "case", "ARM", "::", "t2LDRHs", ":", "case", "ARM", "::", "t2LDRSBs", ":", "case", "ARM", "::", "t2LDRSHs", ":", "case", "ARM", "::", "t2STRs", ":", "case", "ARM", "::", "t2STRBs", ":", "case", "ARM", "::", "t2STRHs", ":", "HasShift", "=", "true", ";", "OpNum", "=", "<NUM_LIT>", ";", "break", ";", "case", "ARM", "::", "t2LDR_POST", ":", "case", "ARM", "::", "t2STR_POST", ":", "{", "if", "(", "!", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "optForMinSize", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MI", "->", "hasOneMemOperand", "(", ")", "\|\|", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", "<", "<NUM_LIT>", ")", "return", "false", ";", "bool", "IsStore", "=", "Entry", ".", "WideOpc", "==", "ARM", "::", "t2STR_POST", ";", "unsigned", "Rt", "=", "MI", "->", "getOperand", "(", "IsStore", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Rn", "=", "MI", "->", "getOperand", "(", "IsStore", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Offset", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredImm", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "isARMLowRegister", "(", "Rt", ")", ")", ";", "assert", "(", "isARMLowRegister", "(", "Rn", ")", ")", ";", "if", "(", "Offset", "!=", "<NUM_LIT>", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc1", ")", ")", ".", "addReg", "(", "Rn", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Rn", ")", ".", "addImm", "(", "PredImm", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "Rt", ",", "IsStore", "?", "<NUM_LIT>", ":", "RegState", "::", "Define", ")", ";", "MIB", "->", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "MI", "->", "eraseFromBundle", "(", ")", ";", "++", "NumLdSts", ";", "return", "true", ";", "}", "case", "ARM", "::", "t2LDMIA", ":", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "isARMLowRegister", "(", "BaseReg", ")", ")", ";", "bool", "isOK", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MI", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "BaseReg", ")", "{", "isOK", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "isOK", ")", "return", "false", ";", "OpNum", "=", "<NUM_LIT>", ";", "isLdStMul", "=", "true", ";", "break", ";", "}", "case", "ARM", "::", "t2STMIA", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ")", "return", "false", ";", "break", ";", "case", "ARM", "::", "t2LDMIA_RET", ":", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "!=", "ARM", "::", "SP", ")", "return", "false", ";", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", "<NUM_LIT>", ";", "isLdStMul", "=", "true", ";", "break", ";", "}", "case", "ARM", "::", "t2LDMIA_UPD", ":", "case", "ARM", "::", "t2STMIA_UPD", ":", "case", "ARM", "::", "t2STMDB_UPD", ":", "{", "OpNum", "=", "<NUM_LIT>", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "==", "ARM", "::", "SP", "&&", "(", "Entry", ".", "WideOpc", "==", "ARM", "::", "t2LDMIA_UPD", "\|\|", "Entry", ".", "WideOpc", "==", "ARM", "::", "t2STMDB_UPD", ")", ")", "{", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "!", "isARMLowRegister", "(", "BaseReg", ")", "\|\|", "(", "Entry", ".", "WideOpc", "!=", "ARM", "::", "t2LDMIA_UPD", "&&", "Entry", ".", "WideOpc", "!=", "ARM", "::", "t2STMIA_UPD", ")", ")", "{", "return", "false", ";", "}", "isLdStMul", "=", "true", ";", "break", ";", "}", "}", "unsigned", "OffsetReg", "=", "<NUM_LIT>", ";", "bool", "OffsetKill", "=", "false", ";", "bool", "OffsetInternal", "=", "false", ";", "if", "(", "HasShift", ")", "{", "OffsetReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "OffsetKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "OffsetInternal", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isInternalRead", "(", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "}", "unsigned", "OffsetImm", "=", "<NUM_LIT>", ";", "if", "(", "HasImmOffset", ")", "{" ]
LLVM	XCore	CPP	next_suggestion	MPU	5,329	[ "break", ";" ]	[ "}", "break", ";", "case", "ISD", "::", "INTRINSIC_W_CHAIN", ":", "{", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntNo", ")", "{", "case", "Intrinsic", "::", "xcore_getts", ":", "KnownZero", "=", "APInt", "::", "getHighBitsSet", "(", "KnownZero", ".", "getBitWidth", "(", ")", ",", "KnownZero", ".", "getBitWidth", "(", ")", "-", "<NUM_LIT>", ")", ";", "break", ";", "case", "Intrinsic", "::", "xcore_int", ":", "case", "Intrinsic", "::", "xcore_inct", ":", "KnownZero", "=", "APInt", "::", "getHighBitsSet", "(", "KnownZero", ".", "getBitWidth", "(", ")", ",", "KnownZero", ".", "getBitWidth", "(", ")", "-", "<NUM_LIT>", ")", ";", "break", ";", "case", "Intrinsic", "::", "xcore_testct", ":", "KnownZero", "=", "APInt", "::", "getHighBitsSet", "(", "KnownZero", ".", "getBitWidth", "(", ")", ",", "KnownZero", ".", "getBitWidth", "(", ")", "-", "<NUM_LIT>", ")", ";", "break", ";", "case", "Intrinsic", "::", "xcore_testwct", ":", "KnownZero", "=", "APInt", "::", "getHighBitsSet", "(", "KnownZero", ".", "getBitWidth", "(", ")", ",", "KnownZero", ".", "getBitWidth", "(", ")", "-", "<NUM_LIT>", ")", ";", "break", ";", "}", "}" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	5,330	[ "const", "MachineOperand", "", "Src", "=", "getNamedOperand", "(", "", "Add", ",", "SrcNames", "[", "i", "]", ")", ";" ]	[ "case", "AMDGPU", "::", "S_XOR_B64", ":", "splitScalar64BitBinaryOp", "(", "Worklist", ",", "Inst", ",", "AMDGPU", "::", "V_XOR_B32_e64", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "AMDGPU", "::", "S_NOT_B64", ":", "splitScalar64BitUnaryOp", "(", "Worklist", ",", "Inst", ",", "AMDGPU", "::", "V_NOT_B32_e32", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "AMDGPU", "::", "S_BCNT1_I32_B64", ":", "splitScalar64BitBCNT", "(", "Worklist", ",", "Inst", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "AMDGPU", "::", "S_BFE_I64", ":", "splitScalar64BitBFE", "(", "Worklist", ",", "Inst", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "AMDGPU", "::", "S_LSHL_B32", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "AMDGPU", "::", "V_LSHLREV_B32_e64", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "AMDGPU", "::", "S_ASHR_I32", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "AMDGPU", "::", "V_ASHRREV_I32_e64", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "AMDGPU", "::", "S_LSHR_B32", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "AMDGPU", "::", "V_LSHRREV_B32_e64", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "AMDGPU", "::", "S_LSHL_B64", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "AMDGPU", "::", "V_LSHLREV_B64", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "AMDGPU", "::", "S_ASHR_I64", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "AMDGPU", "::", "V_ASHRREV_I64", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "AMDGPU", "::", "S_LSHR_B64", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "AMDGPU", "::", "V_LSHRREV_B64", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "AMDGPU", "::", "S_ABS_I32", ":", "lowerScalarAbs", "(", "Worklist", ",", "Inst", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "AMDGPU", "::", "S_CBRANCH_SCC0", ":", "case", "AMDGPU", "::", "S_CBRANCH_SCC1", ":", "BuildMI", "(", "", "MBB", ",", "Inst", ",", "Inst", ".", "getDebugLoc", "(", ")", ",", "get", "(", "AMDGPU", "::", "S_AND_B64", ")", ",", "AMDGPU", "::", "VCC", ")", ".", "addReg", "(", "AMDGPU", "::", "EXEC", ")", ".", "addReg", "(", "AMDGPU", "::", "VCC", ")", ";", "break", ";", "case", "AMDGPU", "::", "S_BFE_U64", ":", "case", "AMDGPU", "::", "S_BFM_B64", ":", "llvm_unreachable", "(", "<STR_LIT>", "Moving this op to VALU not implemented", "<STR_LIT>", ")", ";", "case", "AMDGPU", "::", "S_PACK_LL_B32_B16", ":", "case", "AMDGPU", "::", "S_PACK_LH_B32_B16", ":", "case", "AMDGPU", "::", "S_PACK_HH_B32_B16", ":", "movePackToVALU", "(", "Worklist", ",", "MRI", ",", "Inst", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "AMDGPU", "::", "S_XNOR_B32", ":", "lowerScalarXnor", "(", "Worklist", ",", "Inst", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "AMDGPU", "::", "S_XNOR_B64", ":", "splitScalar64BitBinaryOp", "(", "Worklist", ",", "Inst", ",", "AMDGPU", "::", "S_XNOR_B32", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "AMDGPU", "::", "S_BUFFER_LOAD_DWORD_SGPR", ":", "{", "unsigned", "VDst", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "const", "MachineOperand", "", "VAddr", "=", "getNamedOperand", "(", "Inst", ",", "AMDGPU", "::", "OpName", "::", "soff", ")", ";", "auto", "Add", "=", "MRI", ".", "getUniqueVRegDef", "(", "VAddr", "->", "getReg", "(", ")", ")", ";", "unsigned", "Offset", "=", "<NUM_LIT>", ";", "if", "(", "Add", "&&", "(", "Add", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_ADD_I32_e32", "\|\|", "Add", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_ADD_U32_e64", ")", ")", "{", "static", "const", "unsigned", "SrcNames", "[", "<NUM_LIT>", "]", "=", "{", "AMDGPU", "::", "OpName", "::", "src0", ",", "AMDGPU", "::", "OpName", "::", "src1", ",", "}", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{" ]
GCC	stormy16	MD	next_suggestion	CPU	5,331	[ "(", "clobber", "(", "reg", ":", "BI", "CARRY_REG", ")", ")", "]" ]	[ "(", "minus", ":", "HI", "(", "minus", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", "(", "zero_extend", ":", "HI", "(", "reg", ":", "BI", "CARRY_REG", ")", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]
LLVM	TL45	CPP	stmt_completion	MPU	5,332	[ "&", "<NUM_LIT>", "u", ";" ]	[ "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "auto", "ConditionCode", "=", "ISD", "::", "CondCode", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "unsigned", "int", "JmpOpcode", ";", "resolveComparison", "(", "MBB", ",", "MI", ",", "DL", ",", "ConditionCode", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "JmpOpcode", ",", "true", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "JmpOpcode", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "MachineOperand", "&", "dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "imm", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "imm", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "imm must be immediate", "<STR_LIT>", ")", ";", "uint64_t", "val", "=", "(", "uint32_t", ")", "imm", ".", "getImm", "(", ")", ";", "uint64_t", "low", "=", "val" ]
GCC	i386	MD	program_repair	CPU	5,333	[ "<FIXS>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "<BUGS>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<STR_LIT>", ")" ]
LLVM	X86	CPP	next_suggestion	CPU	5,334	[ "}" ]	[ "static", "MCInstrAnalysis", "", "createX86MCInstrAnalysis", "(", "const", "MCInstrInfo", "", "Info", ")", "{", "return", "new", "X86_MC", "::", "X86MCInstrAnalysis", "(", "Info", ")", ";" ]
LLVM	ARM64	TD	next_suggestion	CPU	5,335	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "type", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rmode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	5,336	[ ",", "FPR8", ",", "FPR16", ",", "asm", ",", "[", "]", ">", ";" ]	[ "def", "v1i8", ":", "BaseSIMDTwoScalar", "<", "U", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opc" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	5,337	[ "return", "<NUM_LIT>", ";" ]	[ "bool", "Vector", "=", "(", "ClassID", "==", "<NUM_LIT>", ")", ";", "if", "(", "!", "Vector", ")", "return", "<NUM_LIT>", ";", "if", "(", "ST", "->", "hasVector", "(", ")", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	5,338	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_vmaxh", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_ea23e4", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	5,339	[ "assert", "(", "Subtarget", ".", "isCheri256", "(", ")", ")", ";" ]	[ "if", "(", "Subtarget", ".", "isCheri128", "(", ")", ")", "{", "return", "Align", "(", "cc128_get_required_alignment", "(", "Size", ")", ")", ";", "}" ]
LLVM	ARM	CPP	next_suggestion	CPU	5,340	[ "(", "*", "I", ")", "->", "eraseFromParent", "(", ")", ";" ]	[ "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "MI", "=", "MFI", "->", "begin", "(", ")", ",", "ME", "=", "MFI", "->", "end", "(", ")", ";", "MI", "!=", "ME", ";", ")", "{", "Modified", "\|=", "runOnInstruction", "(", "MI", "++", ")", ";", "}", "}", "for", "(", "std", "::", "set", "<", "MachineInstr", "*", ">", "::", "iterator", "I", "=", "DeadInstr", ".", "begin", "(", ")", ",", "E", "=", "DeadInstr", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{" ]
GCC	i386	MD	program_repair	CPU	5,341	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", "(", "match_operand", ":", "ssehalfvecmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	PowerPC	CPP	program_repair	CPU	5,342	[ "<FIXS>", "RelSymbol", "=", "SD", ";", "<FIXE>" ]	[ "if", "(", "Writer", "->", "doesSymbolRequireExternRelocation", "(", "SD", ")", ")", "{", "<BUGS>", "IsExtern", "=", "<NUM_LIT>", ";", "Index", "=", "SD", "->", "getIndex", "(", ")", ";", "<BUGE>" ]
LLVM	ARM	TD	stmt_completion	CPU	5,343	[ ",", "v2i32", ",", "OpNode", ",", "Commutable", ">", ";" ]	[ "def", "v2i32", ":", "N3VD", "<", "op24", ",", "op23", ",", "<NUM_LIT>", ",", "op11_8", ",", "op4", ",", "itinD32", ",", "OpcodeStr", ",", "!", "strconcat", "(", "Dt", ",", "<STR_LIT>", ")", ",", "v2i32" ]
GCC	rs6000	MD	stmt_completion	CPU	5,344	[ ")" ]	[ "(", "if_then_else", "(", "gtu", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM	AArch64	TD	stmt_completion	CPU	5,345	[ ":", "CheckImmOperand", "<", "<NUM_LIT>", ",", "I", ">", ";" ]	[ "foreach", "I", "=", "{", "<NUM_LIT>", "-", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "in", "{", "let", "FunctionMapper", "=", "<STR_LIT>", "in", "def", "CheckShiftBy", "#", "I" ]
LLVM	ARM	TD	next_suggestion	CPU	5,346	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RdaLo", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "A", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "horizontalReduction", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	stmt_completion	CPU	5,347	[ "(", "_", "_", "v16si", ")", "_", "mm512_undefined_si512", "(", ")", ",", "(", "_", "_", "mmask16", ")", "-", "<NUM_LIT>", ")", ";" ]	[ "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_cvtepi8_epi32", "(", "_", "_", "m128i", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_pmovsxbd512_mask", "(", "(", "_", "_", "v16qi", ")", "_", "_", "A", "," ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	5,348	[ "}" ]	[ "static", "MCTargetStreamer", "", "createAMDGPUAsmTargetStreamer", "(", "MCStreamer", "&", "S", ",", "formatted_raw_ostream", "&", "OS", ",", "MCInstPrinter", "", "InstPrint", ",", "bool", "isVerboseAsm", ")", "{", "return", "new", "AMDGPUTargetAsmStreamer", "(", "S", ",", "OS", ")", ";" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	5,349	[ "(", ")", ";" ]	[ "--", "I", ";", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "!", "isUnpredicatedTerminator", "(", "", "I", ")", ")", "break", ";", "if", "(", "!", "I", "->", "isBranch", "(", ")", ")", "return", "true", ";", "<STR_LIT>", "::", "<STR_LIT>", "Branch", "(", "getBranchInfo", "(", "", "I", ")", ")", ";", "if", "(", "!", "Branch", ".", "Target", "->", "isMBB", "(", ")", ")", "return", "true", ";", "if", "(", "Branch", ".", "Type", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "Branch", ".", "CCMask", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "if", "(", "!", "AllowModify", ")", "{", "TBB", "=", "Branch", ".", "Target", "->", "getMBB", "(", ")", ";", "continue", ";", "}", "while", "(", "std", "::", "next", "(", "I", ")", "!=", "MBB", ".", "end", "(", ")", ")", "std", "::", "next", "(", "I", ")", "->", "eraseFromParent", "(", ")", ";", "Cond", ".", "clear", "(", ")", ";", "FBB", "=", "nullptr", ";", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "Branch", ".", "Target", "->", "getMBB", "(", ")", ")", ")", "{", "TBB", "=", "nullptr", ";", "I", "->", "eraseFromParent" ]
GCC	rl78	CPP	stmt_completion	MPU	5,350	[ "\\t.section .frodata,\\\"aw\\\",@progbits", "<STR_LIT>", ")", ";" ]	[ "frodata_section", "=", "get_unnamed_section", "(", "SECTION_WRITE", ",", "output_section_asm_op", ",", "<STR_LIT>" ]
GCC	bfin	MD	stmt_completion	DSP	5,351	[ ",", "<NUM_LIT>", ")" ]	[ "(", "pc", ")", ")", ")", "(", "unspec", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_CBRANCH_TAKEN", ")", "]", "<STR_LIT>", "{", "asm_conditional_branch", "(", "insn", ",", "operands", ",", "<NUM_LIT>" ]
GCC	rs6000	MD	program_repair	CPU	5,352	[ "<FIXS>", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<FIXE>" ]	[ "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VSX_SET", ")", ")", "<BUGS>", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Mips	TD	stmt_completion	CPU	5,353	[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]	[ "class", "SUBVI_W_ENC", ":", "MSA_I5_FMT", "<", "<NUM_LIT>", "," ]
LLVM	R600	CPP	stmt_completion	GPU	5,354	[ ")", ";" ]	[ "SDValue", "Ret", "=", "AMDGPUTargetLowering", "::", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Ret", ".", "getNode", "(", ")", ")", "return", "Ret", ";", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getVectorNumElements", "(", ")", ">=", "<NUM_LIT>", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "if", "(", "VT", "==", "MVT", "::", "i1", ")", "return", "DAG", ".", "getTruncStore", "(", "Store", "->", "getChain", "(", ")", ",", "DL", ",", "DAG", ".", "getSExtOrTrunc", "(", "Store", "->", "getValue", "(", ")", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "Store", "->", "getBasePtr", "(", ")", ",", "MVT", "::", "i1", ",", "Store", "->", "getMemOperand", "(", ")", ")", ";", "return", "SDValue", "(" ]
GCC	powerpcspe	CPP	stmt_completion	CPU	5,355	[ ";" ]	[ "if", "(", "GET_CODE", "(", "addr", ")", "==", "UNSPEC", "&&", "XINT", "(", "addr", ",", "<NUM_LIT>", ")", "==", "UNSPEC_FUSION_ADDIS", ")", "{", "lo", "=", "XVECEXP", "(", "addr", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "hi", "=", "gen_rtx_HIGH", "(", "Pmode", ",", "lo", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "\|\|", "GET_CODE", "(", "addr", ")", "==", "LO_SUM", ")", "{", "hi", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "lo", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "}", "else", "gcc_unreachable", "(", ")", ";", "*", "p_hi", "=", "hi" ]
GCC	i386	CPP	next_suggestion	CPU	5,356	[ "}" ]	[ "static", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "always_inline__", ")", ")", "_", "mm_mul_sd", "(", "_", "_", "m128d", "_", "_", "A", ",", "_", "_", "m128d", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128d", ")", "_", "_", "builtin_ia32_mulsd", "(", "(", "_", "_", "v2df", ")", "_", "_", "A", ",", "(", "_", "_", "v2df", ")", "_", "_", "B", ")", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	5,357	[ "setOperationAction", "(", "ISD", "::", "FSQRT", ",", "Ty", ",", "Legal", ")", ";" ]	[ "setOperationAction", "(", "ISD", "::", "BITCAST", ",", "Ty", ",", "Legal", ")", ";", "if", "(", "Ty", "!=", "MVT", "::", "v8f16", ")", "{", "setOperationAction", "(", "ISD", "::", "FADD", ",", "Ty", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "FDIV", ",", "Ty", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "FLOG2", ",", "Ty", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "FMUL", ",", "Ty", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "FRINT", ",", "Ty", ",", "Legal", ")", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	5,358	[ ":", "$", "src3", ",", "nohash_imm", ":", "$", "lane", ")", ",", "IIC_VST3lnu", ",", "<STR_LIT>", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{" ]	[ "class", "VST3LNWB", "<", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "bits", "<", "<NUM_LIT>", ">", "op7_4", ",", "string", "Dt", ">", ":", "NLdStLn", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op11_8", ",", "op7_4", ",", "(", "outs", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "addrmode6", ":", "$", "Rn", ",", "am6offset", ":", "$", "Rm", ",", "DPR", ":", "$", "Vd", ",", "DPR", ":", "$", "src2", ",", "DPR" ]
GCC	pa	MD	stmt_completion	CPU	5,359	[ ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	VE	CPP	stmt_completion	CPU	5,360	[ "::", "LParen", ")", ")", "break", ";" ]	[ "ResTy", "=", "parseVEAsmOperand", "(", "Op", ")", ";", "if", "(", "ResTy", "!=", "MatchOperand_Success", "\|\|", "!", "Op", ")", "return", "MatchOperand_ParseFail", ";", "Operands", ".", "push_back", "(", "std", "::", "move", "(", "Op", ")", ")", ";", "if", "(", "!", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken" ]
LLVM	X86	TD	stmt_completion	CPU	5,361	[ "<STR_LIT>", ";" ]	[ "def", "X86AbsMem16AsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=" ]
LLVM	X86	CPP	code_generation	CPU	5,362	[ "unsigned", "X86FastISel", "::", "fastMaterializeConstant", "(", "const", "Constant", "", "C", ")", "{", "EVT", "CEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "C", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "!", "CEVT", ".", "isSimple", "(", ")", ")", "return", "<NUM_LIT>", ";", "MVT", "VT", "=", "CEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "const", "auto", "", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "C", ")", ")", "return", "X86MaterializeInt", "(", "CI", ",", "VT", ")", ";", "else", "if", "(", "const", "ConstantFP", "", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "C", ")", ")", "return", "X86MaterializeFP", "(", "CFP", ",", "VT", ")", ";", "else", "if", "(", "const", "GlobalValue", "", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "C", ")", ")", "return", "X86MaterializeGV", "(", "GV", ",", "VT", ")", ";", "return", "<NUM_LIT>", ";", "}" ]	[ "Emit", "a", "constant", "in", "a", "register", "using", "target-specific", "logic", ",", "such", "as", "constant", "pool", "loads", "." ]
GCC	powerpcspe	CPP	code_generation	CPU	5,363	[ "static", "int", "rs6000_hard_regno_nregs_internal", "(", "int", "regno", ",", "machine_mode", "mode", ")", "{", "unsigned", "HOST_WIDE_INT", "reg_size", ";", "if", "(", "FP_REGNO_P", "(", "regno", ")", ")", "reg_size", "=", "(", "VECTOR_MEM_VSX_P", "(", "mode", ")", "\|\|", "FLOAT128_VECTOR_P", "(", "mode", ")", "?", "UNITS_PER_VSX_WORD", ":", "UNITS_PER_FP_WORD", ")", ";", "else", "if", "(", "SPE_SIMD_REGNO_P", "(", "regno", ")", "&&", "TARGET_SPE", "&&", "SPE_VECTOR_MODE", "(", "mode", ")", ")", "reg_size", "=", "UNITS_PER_SPE_WORD", ";", "else", "if", "(", "ALTIVEC_REGNO_P", "(", "regno", ")", ")", "reg_size", "=", "UNITS_PER_ALTIVEC_WORD", ";", "else", "if", "(", "TARGET_E500_DOUBLE", "&&", "FLOAT_MODE_P", "(", "mode", ")", "&&", "mode", "!=", "SCmode", "&&", "!", "DECIMAL_FLOAT_MODE_P", "(", "mode", ")", "&&", "SPE_SIMD_REGNO_P", "(", "regno", ")", ")", "reg_size", "=", "UNITS_PER_FP_WORD", ";", "else", "reg_size", "=", "UNITS_PER_WORD", ";", "return", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "reg_size", "-", "<NUM_LIT>", ")", "/", "reg_size", ";", "}" ]	[ "Return", "number", "of", "consecutive", "hard", "regs", "needed", "starting", "at", "reg", "REGNO", "to", "hold", "something", "of", "mode", "MODE", ".", "This", "is", "ordinarily", "the", "length", "in", "words", "of", "a", "value", "of", "mode", "MODE", "but", "can", "be", "less", "for", "certain", "modes", "in", "special", "long", "registers", ".", "POWER", "and", "PowerPC", "GPRs", "hold", "32", "bits", "worth", ";", "PowerPC64", "GPRs", "and", "FPRs", "point", "register", "holds", "64", "bits", "worth", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	5,364	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_vavguw", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_6132ba3d", ",", "TypeALU64", ">", ",", "Enc_a56825", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	m68k	MD	next_suggestion	MPU	5,365	[ "<STR_LIT>" ]	[ "(", "rotatert", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	5,366	[ "}", "else", "{" ]	[ "SmallVector", "<", "Value", "", ",", "<NUM_LIT>", ">", "LHSVals", ";", "SmallVector", "<", "Value", "", ",", "<NUM_LIT>", ">", "RHSVals", ";", "SmallVector", "<", "Value", "", ",", "<NUM_LIT>", ">", "ResultVals", ";", "extractValues", "(", "Builder", ",", "LHSVals", ",", "LHS", ")", ";", "extractValues", "(", "Builder", ",", "RHSVals", ",", "RHS", ")", ";", "IntegerType", "", "I32Ty", "=", "Builder", ".", "getInt32Ty", "(", ")", ";", "FunctionCallee", "Intrin", "=", "Intrinsic", "::", "getDeclaration", "(", "Mod", ",", "IntrID", ")", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ",", "E", "=", "LHSVals", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Value", "", "LHS", ",", "", "RHS", ";", "if", "(", "IntrID", "==", "Intrinsic", "::", "amdgcn_mul_u24", ")", "{", "LHS", "=", "Builder", ".", "CreateZExtOrTrunc", "(", "LHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "RHS", "=", "Builder", ".", "CreateZExtOrTrunc", "(", "RHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "}", "else", "{", "LHS", "=", "Builder", ".", "CreateSExtOrTrunc", "(", "LHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "RHS", "=", "Builder", ".", "CreateSExtOrTrunc", "(", "RHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "}", "Value", "*", "Result", "=", "Builder", ".", "CreateCall", "(", "Intrin", ",", "{", "LHS", ",", "RHS", "}", ")", ";", "if", "(", "IntrID", "==", "Intrinsic", "::", "amdgcn_mul_u24", ")", "{", "ResultVals", ".", "push_back", "(", "Builder", ".", "CreateZExtOrTrunc", "(", "Result", ",", "LHSVals", "[", "I", "]", "->", "getType", "(", ")", ")", ")", ";" ]
LLVM	ARM64	TD	stmt_completion	CPU	5,367	[ "ins", "am_b_target", ":", "$", "addr", ")", ",", "asm", ",", "pattern", ">", ";" ]	[ "class", "BranchImm", "<", "bit", "op", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ">", ":", "BImm", "<", "op", ",", "(" ]
LLVM	ARM	TD	program_repair	CPU	5,368	[ "<FIXS>", "Pseudo", ",", "IIC_iLoad_r", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "Pseudo", ",", "IIC_iLoad_bh_r", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "Pseudo", ",", "IIC_iLoad_bh_r", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "Pseudo", ",", "IIC_iLoad_bh_r", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "Pseudo", ",", "IIC_iLoad_bh_r", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "Pseudo", ",", "IIC_iStore_r", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "Pseudo", ",", "IIC_iStore_bh_r", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "Pseudo", ",", "IIC_iStore_bh_r", ",", "<STR_LIT>", ",", "<FIXE>" ]	[ "let", "AddedComplexity", "=", "<NUM_LIT>", "in", "{", "def", "PICLDR", ":", "AXI2ldw", "(", "outs", "GPR", ":", "$", "dst", ")", ",", "(", "ins", "addrmodepc", ":", "$", "addr", ",", "pred", ":", "$", "p", ")", ",", "<BUGS>", "Pseudo", ",", "IIC_iLoadr", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "set", "GPR", ":", "$", "dst", ",", "(", "load", "addrmodepc", ":", "$", "addr", ")", ")", "]", ">", ";", "def", "PICLDRH", ":", "AXI3ldh", "(", "outs", "GPR", ":", "$", "dst", ")", ",", "(", "ins", "addrmodepc", ":", "$", "addr", ",", "pred", ":", "$", "p", ")", ",", "<BUGS>", "Pseudo", ",", "IIC_iLoadr", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "set", "GPR", ":", "$", "dst", ",", "(", "zextloadi16", "addrmodepc", ":", "$", "addr", ")", ")", "]", ">", ";", "def", "PICLDRB", ":", "AXI2ldb", "(", "outs", "GPR", ":", "$", "dst", ")", ",", "(", "ins", "addrmodepc", ":", "$", "addr", ",", "pred", ":", "$", "p", ")", ",", "<BUGS>", "Pseudo", ",", "IIC_iLoadr", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "set", "GPR", ":", "$", "dst", ",", "(", "zextloadi8", "addrmodepc", ":", "$", "addr", ")", ")", "]", ">", ";", "def", "PICLDRSH", ":", "AXI3ldsh", "(", "outs", "GPR", ":", "$", "dst", ")", ",", "(", "ins", "addrmodepc", ":", "$", "addr", ",", "pred", ":", "$", "p", ")", ",", "<BUGS>", "Pseudo", ",", "IIC_iLoadr", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "set", "GPR", ":", "$", "dst", ",", "(", "sextloadi16", "addrmodepc", ":", "$", "addr", ")", ")", "]", ">", ";", "def", "PICLDRSB", ":", "AXI3ldsb", "(", "outs", "GPR", ":", "$", "dst", ")", ",", "(", "ins", "addrmodepc", ":", "$", "addr", ",", "pred", ":", "$", "p", ")", ",", "<BUGS>", "Pseudo", ",", "IIC_iLoadr", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "set", "GPR", ":", "$", "dst", ",", "(", "sextloadi8", "addrmodepc", ":", "$", "addr", ")", ")", "]", ">", ";", "}", "let", "AddedComplexity", "=", "<NUM_LIT>", "in", "{", "def", "PICSTR", ":", "AXI2stw", "(", "outs", ")", ",", "(", "ins", "GPR", ":", "$", "src", ",", "addrmodepc", ":", "$", "addr", ",", "pred", ":", "$", "p", ")", ",", "<BUGS>", "Pseudo", ",", "IIC_iStorer", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "store", "GPR", ":", "$", "src", ",", "addrmodepc", ":", "$", "addr", ")", "]", ">", ";", "def", "PICSTRH", ":", "AXI3sth", "(", "outs", ")", ",", "(", "ins", "GPR", ":", "$", "src", ",", "addrmodepc", ":", "$", "addr", ",", "pred", ":", "$", "p", ")", ",", "<BUGS>", "Pseudo", ",", "IIC_iStorer", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "truncstorei16", "GPR", ":", "$", "src", ",", "addrmodepc", ":", "$", "addr", ")", "]", ">", ";", "def", "PICSTRB", ":", "AXI2stb", "(", "outs", ")", ",", "(", "ins", "GPR", ":", "$", "src", ",", "addrmodepc", ":", "$", "addr", ",", "pred", ":", "$", "p", ")", ",", "<BUGS>", "Pseudo", ",", "IIC_iStorer", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "truncstorei8", "GPR", ":", "$", "src", ",", "addrmodepc", ":", "$", "addr", ")", "]", ">", ";", "}", "}" ]
LLVM	ARM	CPP	code_generation	CPU	5,369	[ "bool", "ARMConstantIslands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "if", "(", "FlagSfiDisableCP", ")", "return", "false", ";", "MF", "=", "&", "mf", ";", "MCP", "=", "mf", ".", "getConstantPool", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "*** ARMConstantIslands: ", "<STR_LIT>", "<<", "MCP", "->", "getConstants", "(", ")", ".", "size", "(", ")", "<<", "<STR_LIT>", " CP entries, aligned to ", "<STR_LIT>", "<<", "MCP", "->", "getConstantPoolAlignment", "(", ")", "<<", "<STR_LIT>", " bytes **\\n", "<STR_LIT>", ")", ";", "TII", "=", "(", "const", "ARMBaseInstrInfo", "", ")", "MF", "->", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "AFI", "=", "MF", "->", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "STI", "=", "&", "MF", "->", "getTarget", "(", ")", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "isThumb1", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ";", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "HasFarJump", "=", "false", ";", "MF", "->", "getRegInfo", "(", ")", ".", "invalidateLiveness", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "if", "(", "isThumb2", "&&", "AdjustJumpTableBlocks", ")", "{", "scanFunctionJumpTables", "(", ")", ";", "MadeChange", "\|=", "reorderThumb2JumpTables", "(", ")", ";", "T2JumpTables", ".", "clear", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "}", "if", "(", "!", "isThumb1", ")", "MF", "->", "ensureAlignment", "(", "<NUM_LIT>", ")", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", "->", "isEmpty", "(", ")", ")", "doInitialPlacement", "(", "CPEMIs", ")", ";", "AFI", "->", "initPICLabelUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "initializeFunctionInfo", "(", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "MadeChange", "\|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "<NUM_LIT>", ",", "NoBRIters", "=", "<NUM_LIT>", ";", "while", "(", "true", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Beginning CP iteration #", "<STR_LIT>", "<<", "NoCPIters", "<<", "'", "\\n", "'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "\|=", "handleConstantPoolUser", "(", "i", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", "Constant Island pass failed to converge!", "<STR_LIT>", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Beginning BR iteration #", "<STR_LIT>", "<<", "NoBRIters", "<<", "'", "\\n", "'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "\|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", "Branch Fix Up pass failed to converge!", "<STR_LIT>", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "\|=", "optimizeThumb2Instructions", "(", ")", ";", "verify", "(", ")", ";", "if", "(", "isThumb", "&&", "!", "HasFarJump", "&&", "AFI", "->", "isLRSpilledForFarJump", "(", ")", ")", "MadeChange", "\|=", "undoLRSpillRestore", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPEntries", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "je", "=", "CPEntries", "[", "i", "]", ".", "size", "(", ")", ";", "j", "!=", "je", ";", "++", "j", ")", "{", "const", "CPEntry", "&", "CPE", "=", "CPEntries", "[", "i", "]", "[", "j", "]", ";", "AFI", "->", "recordCPEClone", "(", "i", ",", "CPE", ".", "CPI", ")", ";", "}", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "'", "\\n", "'", ";", "dumpBBs", "(", ")", ")", ";", "BBInfo", ".", "clear", "(", ")", ";", "WaterList", ".", "clear", "(", ")", ";", "CPUsers", ".", "clear", "(", ")", ";", "CPEntries", ".", "clear", "(", ")", ";", "ImmBranches", ".", "clear", "(", ")", ";", "PushPopMIs", ".", "clear", "(", ")", ";", "T2JumpTables", ".", "clear", "(", ")", ";", "return", "MadeChange", ";", "}" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM	ARM	TD	next_suggestion	CPU	5,370	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Rm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Unpredictable", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	5,371	[ "return", "MatchOperand_Success", ";" ]	[ "Error", "(", "E", ",", "<STR_LIT>", "',' expected", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseAnyRegister", "(", "TmpOperands", ")", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "Reg", "=", "&", "static_cast", "<", "MipsOperand", "&", ">", "(", "", "TmpOperands", ".", "back", "(", ")", ")", ";", "RegNo", "=", "isGP64bit", "(", ")", "?", "Reg", "->", "getGPR64Reg", "(", ")", ":", "Reg", "->", "getGPR32Reg", "(", ")", ";", "Regs", ".", "push_back", "(", "RegNo", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Regs", ",", "S", ",", "E", ",", "", "this", ")", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	5,372	[ "<NUM_LIT>", ";" ]	[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=" ]
LLVM	X86	TD	program_repair	CPU	5,373	[ "<FIXS>", "<STR_LIT>", ",", "<STR_LIT>", "<FIXE>" ]	[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "}", "def", ":", "InstRW", "[", "Zn4PERMIT2_128", "]", ",", "(", "instregex", "<BUGS>", "<STR_LIT>", ",", "<STR_LIT>", "<BUGE>", ")", ">", ";", "def", "Zn4PERMIT2_128rr", ":", "SchedWriteRes", "[", "Zn4FPFMisc12", "]", ">", "{" ]
LLVM	Cpu0	CPP	stmt_completion	CPU	5,374	[ "getOSABI", "(", "OSType", ")", ",", "IsLittle", ")", ";" ]	[ "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createCpu0ELFObjectWriter", "(", "OS", ",", "MCELFObjectTargetWriter", "::" ]
LLVM	MINA32	CPP	program_repair	CPU	5,375	[ "<FIXS>", "enum", "KindTy", "{", "k_Immediate", ",", "k_Memory", ",", "k_Register", ",", "k_Token", "}", "Kind", ";", "<FIXE>" ]	[ "class", "MINA32Operand", ":", "public", "MCParsedAsmOperand", "{", "<BUGS>", "enum", "KindTy", "{", "k_Immediate", ",", "k_Memory", ",", "k_Register", ",", "k_Token", "}", "Kind", ";", "<BUGE>", "public", ":", "MINA32Operand", "(", "KindTy", "K", ")", ":", "MCParsedAsmOperand", "(", ")", ",", "Kind", "(", "K", ")", "{", "}" ]
GCC	rs6000	MD	next_suggestion	CPU	5,376	[ "}", ")" ]	[ "rs6000_emit_popcount", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "DONE" ]
LLVM	X86	CPP	next_suggestion	CPU	5,377	[ "ByteOffset", "+=", "Idx", "/", "<NUM_LIT>", ";" ]	[ "case", "ISD", "::", "SCALAR_TO_VECTOR", ":", "return", "findEltLoadSrc", "(", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ld", ",", "ByteOffset", ")", ";", "case", "ISD", "::", "SRL", ":", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "uint64_t", "Idx", "=", "Elt", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "Idx", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "findEltLoadSrc", "(", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ld", ",", "ByteOffset", ")", ")", "{" ]
LLVM	AArch64	TD	stmt_completion	CPU	5,378	[ "<", "[", "<NUM_LIT>", "]", ">", ";" ]	[ "def", "W15", ":", "AArch64Reg", "<", "<NUM_LIT>", ",", "<STR_LIT>", ">", ",", "DwarfRegNum" ]
GCC	rs6000	MD	stmt_completion	CPU	5,379	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_cpu_unit" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	5,380	[ "unsigned", "Reg", "=", "AMDGPU", "::", "VGPR_32RegClass", ".", "getRegister", "(", "i", ")", ";" ]	[ "Reserved", ".", "set", "(", "AMDGPU", "::", "VCC", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "VCC_HI", ")", ";", "}", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "AMDGPU", "::", "SGPR_32RegClass", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "AMDGPU", "::", "SGPR_32RegClass", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "for", "(", "auto", "Reg", ":", "AMDGPU", "::", "SReg_32RegClass", ")", "{", "Reserved", ".", "set", "(", "getSubReg", "(", "Reg", ",", "AMDGPU", "::", "hi16", ")", ")", ";", "Register", "Low", "=", "getSubReg", "(", "Reg", ",", "AMDGPU", "::", "lo16", ")", ";", "if", "(", "!", "AMDGPU", "::", "SGPR_LO16RegClass", ".", "contains", "(", "Low", ")", ")", "Reserved", ".", "set", "(", "Low", ")", ";", "}", "Register", "ScratchRSrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "ScratchRSrcReg", "!=", "AMDGPU", "::", "NoRegister", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchRSrcReg", ")", ";", "}", "MCRegister", "StackPtrReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "if", "(", "StackPtrReg", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "StackPtrReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "StackPtrReg", ")", ")", ";", "}", "MCRegister", "FrameReg", "=", "MFI", "->", "getFrameOffsetReg", "(", ")", ";", "if", "(", "FrameReg", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "FrameReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "FrameReg", ")", ")", ";", "}", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "{", "MCRegister", "BasePtrReg", "=", "getBaseRegister", "(", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "BasePtrReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "BasePtrReg", ")", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "MaxNumAGPRs", "=", "MaxNumVGPRs", ";", "unsigned", "TotalNumVGPRs", "=", "AMDGPU", "::", "VGPR_32RegClass", ".", "getNumRegs", "(", ")", ";", "if", "(", "!", "ST", ".", "hasMAIInsts", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MaxNumAGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "AMDGPU", "::", "AGPR_32RegClass", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "}", "for", "(", "auto", "Reg", ":", "AMDGPU", "::", "AGPR_32RegClass", ")", "{", "Reserved", ".", "set", "(", "getSubReg", "(", "Reg", ",", "AMDGPU", "::", "hi16", ")", ")", ";", "}", "if", "(", "ST", ".", "hasGFX90AInsts", "(", ")", ")", "{", "if", "(", "MFI", "->", "usesAGPRs", "(", "MF", ")", ")", "{", "MaxNumVGPRs", "/", "=", "<NUM_LIT>", ";", "MaxNumAGPRs", "=", "MaxNumVGPRs", ";", "}", "else", "{", "if", "(", "MaxNumVGPRs", ">", "TotalNumVGPRs", ")", "{", "MaxNumAGPRs", "=", "MaxNumVGPRs", "-", "TotalNumVGPRs", ";", "MaxNumVGPRs", "=", "TotalNumVGPRs", ";", "}", "else", "MaxNumAGPRs", "=", "<NUM_LIT>", ";", "}", "}", "for", "(", "unsigned", "i", "=", "MaxNumVGPRs", ";", "i", "<", "TotalNumVGPRs", ";", "++", "i", ")", "{" ]
GCC	spu	MD	stmt_completion	MPU	5,381	[ "]", ")" ]	[ "(", "match_operand", ":", "V16QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_AVGB", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	5,382	[ "if", "(", "AM", ".", "Scale", "==", "<NUM_LIT>", "&&", "AM", ".", "HasBaseReg", ")", "return", "true", ";" ]	[ "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "AM", ".", "BaseOffs", "/", "<NUM_LIT>", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", "unhandled generation", "<STR_LIT>", ")", ";", "if", "(", "AM", ".", "Scale", "==", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "AM", ".", "Scale", "==", "<NUM_LIT>", "&&", "AM", ".", "HasBaseReg", ")", "return", "true", ";", "return", "false", ";", "}", "else", "if", "(", "AS", "==", "AMDGPUAS", "::", "PRIVATE_ADDRESS", ")", "{", "return", "isLegalMUBUFAddressingMode", "(", "AM", ")", ";", "}", "else", "if", "(", "AS", "==", "AMDGPUAS", "::", "LOCAL_ADDRESS", "\|\|", "AS", "==", "AMDGPUAS", "::", "REGION_ADDRESS", ")", "{", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "if", "(", "AM", ".", "Scale", "==", "<NUM_LIT>", ")", "return", "true", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	5,383	[ "MIB", ")", "{" ]	[ "InstructionSelector", "::", "ComplexRendererFns", "AMDGPUInstructionSelector", "::", "selectSmrdImm32", "(", "MachineOperand", "&", "Root", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "Root", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "SmallVector", "<", "GEPInfo", ",", "<NUM_LIT>", ">", "AddrInfo", ";", "getAddrModeInfo", "(", "*", "Root", ".", "getParent", "(", ")", ",", "MRI", ",", "AddrInfo", ")", ";", "if", "(", "AddrInfo", ".", "empty", "(", ")", "\|\|", "AddrInfo", "[", "<NUM_LIT>", "]", ".", "SgprParts", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "None", ";", "const", "GEPInfo", "&", "GEPInfo", "=", "AddrInfo", "[", "<NUM_LIT>", "]", ";", "unsigned", "PtrReg", "=", "GEPInfo", ".", "SgprParts", "[", "<NUM_LIT>", "]", ";", "int64_t", "EncodedImm", "=", "AMDGPU", "::", "getSMRDEncodedOffset", "(", "STI", ",", "GEPInfo", ".", "Imm", ")", ";", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "EncodedImm", ")", ")", "return", "None", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "PtrReg", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&" ]
LLVM	PowerPC	TD	stmt_completion	CPU	5,384	[ "pattern", ">", ",", "RecFormRel", ";" ]	[ "def", "NAME", ":", "XOForm_1", "<", "opcode", ",", "xo", ",", "oe", ",", "OOL", ",", "IOL", ",", "!", "strconcat", "(", "asmbase", ",", "!", "strconcat", "(", "<STR_LIT>", ",", "asmstr", ")", ")", ",", "itin", "," ]
LLVM	Hexagon	TD	stmt_completion	DSP	5,385	[ "<NUM_LIT>", ";" ]	[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=" ]
LLVM	PowerPC	CPP	program_repair	CPU	5,386	[ "<FIXS>", "case", "PPC", "::", "SLDI_rec", ":", "{", "<FIXE>", "<FIXS>", "TmpInst", ".", "setOpcode", "(", "Opcode", "==", "PPC", "::", "SLDI", "?", "PPC", "::", "RLDICR", ":", "PPC", "::", "RLDICR_rec", ")", ";", "<FIXE>" ]	[ "break", ";", "}", "case", "PPC", "::", "SLDI", ":", "<BUGS>", "case", "PPC", "::", "SLDIo", ":", "{", "<BUGE>", "MCInst", "TmpInst", ";", "int64_t", "N", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "<BUGS>", "TmpInst", ".", "setOpcode", "(", "Opcode", "==", "PPC", "::", "SLDI", "?", "PPC", "::", "RLDICR", ":", "PPC", "::", "RLDICRo", ")", ";", "<BUGE>", "TmpInst", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "N", ")", ")", ";" ]
LLVM	AMDGPU	CPP	program_repair	GPU	5,387	[ "<FIXS>", "if", "(", "EmitSwaitcnt", "!=", "<NUM_LIT>", ")", "{", "<FIXE>" ]	[ "}", "<BUGS>", "if", "(", "EmitSwaitcnt", "!=", "<NUM_LIT>", "\|\|", "ForceEmit", "(", ")", ")", "{", "<BUGE>", "MachineInstr", "*", "OldWaitcnt", "=", "ScoreBrackets", "->", "getWaitcnt", "(", ")", ";", "int", "Imm", "=", "(", "!", "OldWaitcnt", ")", "?", "<NUM_LIT>", ":", "OldWaitcnt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "OldWaitcnt", "\|\|", "(", "AMDGPU", "::", "decodeVmcnt", "(", "IV", ",", "Imm", ")", "!=" ]
LLVM	DirectX	CPP	stmt_completion	Virtual ISA	5,388	[ "V", ")", ";" ]	[ "std", "::", "pair", "<", "unsigned", ",", "bool", ">", "lookup", "(", "const", "Value", "*", "V", ")", "const", "{", "return", "IDs", ".", "lookup", "(" ]
LLVM	AMDGPU	CPP	program_repair	GPU	5,389	[ "<FIXS>", "OperandMatchResultTyparseOperandArrayWithPrefix", "(", "const", "char", "", "Prefix", ",", "OperandVector", "&", "Operands", ",", "AMDGPUOperand", "::", "ImmTy", "ImmTy", "=", "AMDGPUOperand", "::", "ImmTyNone", ",", "bool", "(", "", "ConvertResult", ")", "(", "int64_t", "&", ")", "=", "nullptr", ")", ";", "<FIXE>" ]	[ "AMDGPUOperand", "::", "ImmTy", "ImmTy", "=", "AMDGPUOperand", "::", "ImmTyNone", ",", "bool", "(", "", "ConvertResult", ")", "(", "int64_t", "&", ")", "=", "nullptr", ")", ";", "<BUGS>", "OperandMatchResultTy", "parseOperandArrayWithPrefix", "(", "const", "char", "", "Prefix", ",", "OperandVector", "&", "Operands", ",", "AMDGPUOperand", "::", "ImmTy", "ImmTy", "=", "AMDGPUOperand", "::", "ImmTyNone", ",", "bool", "(", "", "ConvertResult", ")", "(", "int64_t", "&", ")", "=", "nullptr", ")", ";", "<BUGE>", "OperandMatchResultTyparseNamedBit", "(", "const", "char", "", "Name", ",", "OperandVector", "&", "Operands", "," ]
LLVM	Hexagon	TD	stmt_completion	DSP	5,390	[ "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Mu2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vs32" ]
GCC	i386	MD	next_suggestion	CPU	5,391	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "unspec_volatile", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPECV_LDMXCSR", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	5,392	[ "(", "OSABI", ")", ",", "OS", ",", "false", ")", ";" ]	[ "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "llvm", "::", "createSystemZObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ",", "uint8_t", "OSABI", ")", "{", "return", "createELFObjectWriter", "(", "llvm", "::", "make_unique", "<", "SystemZObjectWriter", ">" ]
LLVM	AArch64	TD	stmt_completion	CPU	5,393	[ "setFlags", ";" ]	[ "class", "BaseAddSubEReg", "<", "bit", "isSub", ",", "bit", "setFlags", ",", "RegisterClass", "dstRegtype", ",", "RegisterClass", "src1Regtype", ",", "Operand", "src2Regtype", ",", "string", "asm", ",", "SDPatternOperator", "OpNode", ">", ":", "I", "<", "(", "outs", "dstRegtype", ":", "$", "R1", ")", ",", "(", "ins", "src1Regtype", ":", "$", "R2", ",", "src2Regtype", ":", "$", "R3", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "dstRegtype", ":", "$", "R1", ",", "(", "OpNode", "src1Regtype", ":", "$", "R2", ",", "src2Regtype", ":", "$", "R3", ")", ")", "]", ">", ",", "Sched", "<", "[", "WriteIEReg", ",", "ReadI", ",", "ReadIEReg", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "ext", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isSub", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=" ]
GCC	arm	CPP	next_suggestion	CPU	5,394	[ "extract_constrain_insn_cached", "(", "first_insn", ")", ";" ]	[ "if", "(", "GET_CODE", "(", "body", ")", "!=", "COND_EXEC", ")", "break", ";", "n", "=", "get_attr_ce_count", "(", "insn", ")", ";", "if", "(", "arm_condexec_masklen", "+", "n", ">", "max", ")", "break", ";", "predicate", "=", "COND_EXEC_TEST", "(", "body", ")", ";", "code", "=", "get_arm_condition_code", "(", "predicate", ")", ";", "mask", "=", "(", "<NUM_LIT>", "<<", "n", ")", "-", "<NUM_LIT>", ";", "if", "(", "arm_current_cc", "==", "code", ")", "arm_condexec_mask", "\|=", "(", "mask", "<<", "arm_condexec_masklen", ")", ";", "else", "if", "(", "arm_current_cc", "!=", "ARM_INVERSE_CONDITION_CODE", "(", "code", ")", ")", "break", ";", "arm_condexec_count", "++", ";", "arm_condexec_masklen", "+=", "n", ";", "if", "(", "JUMP_P", "(", "insn", ")", ")", "break", ";", "}" ]
GCC	loongarch	CPP	stmt_completion	CPU	5,395	[ ";" ]	[ "if", "(", "regno", "==", "RETURN_ADDR_REGNUM", ")", "return", "true", ";", "return", "false" ]
LLVM	TPC	CPP	stmt_completion	Virtual ISA	5,396	[ "locationDot", "+", "<NUM_LIT>", ")", ";" ]	[ "raw_string_ostream", "stream", "(", "valR", ")", ";", "if", "(", "CostModelOffset", ")", "{", "if", "(", "Argument", "", "unknownVal", "=", "dyn_cast", "<", "Argument", ">", "(", "(", "(", "const", "SCEVUnknown", "", ")", "scev", ")", "->", "getValue", "(", ")", ")", ")", "{", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "functionArgs", ".", "size", "(", ")", ";", "i", "++", ")", "{", "if", "(", "functionArgs", ".", "at", "(", "i", ")", "->", "getName", "(", ")", "==", "unknownVal", "->", "getName", "(", ")", ")", "{", "stream", "<<", "<STR_LIT>", "%", "<STR_LIT>", "+", "std", "::", "to_string", "(", "i", ")", ";", "stream", ".", "str", "(", ")", ";", "return", "valR", ";", "}", "}", "}", "}", "scev", "->", "print", "(", "stream", ")", ";", "stream", ".", "str", "(", ")", ";", "std", "::", "size_t", "locationDot", "=", "valR", ".", "find", "(", "'", ".", "'", ",", "<NUM_LIT>", ")", ";", "std", "::", "size_t", "TPCLoad", "=", "valR", ".", "find", "(", "<STR_LIT>", "TPCLoad", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "TPCLoad", "!=", "std", "::", "string", "::", "npos", ")", "return", "valR", ";", "if", "(", "locationDot", "!=", "std", "::", "string", "::", "npos", ")", "valR", "=", "valR", ".", "substr", "(", "<NUM_LIT>", "," ]
GCC	ia64	MD	stmt_completion	CPU	5,397	[ ")", ")" ]	[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const_string", "<STR_LIT>" ]
LLVM	PowerPC	TD	stmt_completion	CPU	5,398	[ ",", "ptr_rc_nor0", ":", "$", "reg", ")", ";" ]	[ "let", "MIOperandInfo", "=", "(", "ops", "dispRIX16", ":", "$", "imm" ]
LLVM	Mips	CPP	next_suggestion	CPU	5,399	[ "if", "(", "Subtarget", ".", "isFPXX", "(", ")", ")", "return", "CSR_O32_FPXX_RegMask", ";" ]	[ "if", "(", "Subtarget", ".", "isABI_N64", "(", ")", ")", "return", "CSR_N64_RegMask", ";", "if", "(", "Subtarget", ".", "isABI_N32", "(", ")", ")", "return", "CSR_N32_RegMask", ";", "if", "(", "Subtarget", ".", "isFP64bit", "(", ")", ")", "return", "CSR_O32_FP64_RegMask", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

5,300

[ "}" ]

[ "bool", "invalidate", "(", "Function", "&", ",", "const", "PreservedAnalyses", "&", ")", "{", "return", "false", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

5,301

[ "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SDLoc", "(", ")", ",", "PtrVT", ")", ",", "Result", ")", ";" ]

[ "unsigned", "char", "OpFlag", "=", "<NUM_LIT>", ";", "unsigned", "WrapperKind", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "CodeModel", "::", "Model", "M", "=", "DAG", ".", "getTarget", "(", ")", ".", "getCodeModel", "(", ")", ";", "if", "(", "Subtarget", ".", "isPICStyleRIPRel", "(", ")", "&&", "(", "M", "==", "CodeModel", "::", "Small", "||", "M", "==", "CodeModel", "::", "Kernel", ")", ")", "WrapperKind", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "Subtarget", ".", "isPICStyleGOT", "(", ")", ")", "OpFlag", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "if", "(", "Subtarget", ".", "isPICStyleStubPIC", "(", ")", ")", "OpFlag", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getTargetJumpTable", "(", "JT", "->", "getIndex", "(", ")", ",", "PtrVT", ",", "OpFlag", ")", ";", "SDLoc", "DL", "(", "JT", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "WrapperKind", ",", "DL", ",", "PtrVT", ",", "Result", ")", ";", "if", "(", "OpFlag", ")", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", "," ]

LLVM

X86

TD

program_repair

CPU

5,302

[ "<FIXS>", "def", ":", "InstRW", "[", "SKXWriteResGroup209", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]

[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "SKXWriteResGroup209", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKXWriteResGroup209", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKXWriteResGroup209", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", "InstRW", "[", "SKXWriteResGroup209", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGE>", "def", "SKXWriteResGroup210", ":", "SchedWriteRes", "[", "SKXPort0", ",", "SKXPort015", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";" ]

LLVM

X86

TD

program_repair

CPU

5,303

[ "<FIXS>", "<STR_LIT>", ",", "[", "]", ",", "IIC_LGDT", ">", ",", "TB", ",", "OpSize16", ",", "Requires", "[", "Not64BitMode", "]", ">", ";", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "[", "]", ",", "IIC_LGDT", ">", ",", "OpSize32", ",", "TB", ",", "Requires", "[", "Not64BitMode", "]", ">", ";", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "[", "]", ",", "IIC_LIDT", ">", ",", "TB", ",", "OpSize16", ",", "Requires", "[", "Not64BitMode", "]", ">", ";", "<FIXE>", "<FIXS>", "<STR_LIT>", ",", "[", "]", ",", "IIC_LIDT", ">", ",", "OpSize32", ",", "TB", ",", "Requires", "[", "Not64BitMode", "]", ">", ";", "<FIXE>" ]

[ "<STR_LIT>", ",", "[", "]", ",", "IIC_SLDT", ">", ",", "TB", ";", "def", "LGDT16m", ":", "I", "<NUM_LIT>", ",", "MRM2m", ",", "(", "outs", ")", ",", "(", "ins", "opaque48mem", ":", "$", "src", ")", ",", "<BUGS>", "<STR_LIT>", ",", "[", "]", ",", "IIC_LGDT", ">", ",", "TB", ",", "OpSize", ",", "Requires", "[", "Not64BitMode", "]", ">", ";", "<BUGE>", "def", "LGDT32m", ":", "I", "<NUM_LIT>", ",", "MRM2m", ",", "(", "outs", ")", ",", "(", "ins", "opaque48mem", ":", "$", "src", ")", ",", "<BUGS>", "<STR_LIT>", ",", "[", "]", ",", "IIC_LGDT", ">", ",", "OpSize16", ",", "TB", ",", "Requires", "[", "Not64BitMode", "]", ">", ";", "<BUGE>", "def", "LGDT64m", ":", "I", "<NUM_LIT>", ",", "MRM2m", ",", "(", "outs", ")", ",", "(", "ins", "opaque80mem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_LGDT", ">", ",", "TB", ",", "Requires", "[", "In64BitMode", "]", ">", ";", "def", "LIDT16m", ":", "I", "<NUM_LIT>", ",", "MRM3m", ",", "(", "outs", ")", ",", "(", "ins", "opaque48mem", ":", "$", "src", ")", ",", "<BUGS>", "<STR_LIT>", ",", "[", "]", ",", "IIC_LIDT", ">", ",", "TB", ",", "OpSize", ",", "Requires", "[", "Not64BitMode", "]", ">", ";", "<BUGE>", "def", "LIDT32m", ":", "I", "<NUM_LIT>", ",", "MRM3m", ",", "(", "outs", ")", ",", "(", "ins", "opaque48mem", ":", "$", "src", ")", ",", "<BUGS>", "<STR_LIT>", ",", "[", "]", ",", "IIC_LIDT", ">", ",", "OpSize16", ",", "TB", ",", "Requires", "[", "Not64BitMode", "]", ">", ";", "<BUGE>", "def", "LIDT64m", ":", "I", "<NUM_LIT>", ",", "MRM3m", ",", "(", "outs", ")", ",", "(", "ins", "opaque80mem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "]", ",", "IIC_LIDT", ">", ",", "TB", ",", "Requires", "[", "In64BitMode", "]", ">", ";", "def", "LLDT16r", ":", "I", "<NUM_LIT>", ",", "MRM2r", ",", "(", "outs", ")", ",", "(", "ins", "GR16", ":", "$", "src", ")", "," ]

GCC

rs6000

CPP

next_suggestion

CPU

5,304

[ "return", "_", "_", "result", ";" ]

[ "const", "_", "_", "m64", "_", "_", "shiftD", "=", "(", "const", "_", "_", "m64", ")", "_", "_", "D", "<<", "_", "_", "shiftl", ";", "const", "_", "_", "m64", "_", "_", "mask", "=", "<NUM_LIT>", "UL", "<<", "_", "_", "shiftl", ";", "_", "_", "m64", "_", "_", "result", "=", "(", "_", "_", "A", "&", "(", "~", "_", "_", "mask", ")", ")", "|", "(", "_", "_", "shiftD", "&", "_", "_", "mask", ")", ";" ]

LLVM

AVR

CPP

stmt_completion

MPU

5,305

[ ";" ]

[ "AVRSubtarget", "::", "AVRSubtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "AVRTargetMachine", "&", "TM", ")", ":", "AVRGenSubtargetInfo", "(", "TT", ",", "CPU", ",", "FS", ")", ",", "ELFArch", "(", "<NUM_LIT>", ")", ",", "m_hasSRAM", "(", "false", ")", ",", "m_hasJMPCALL", "(", "false", ")", ",", "m_hasIJMPCALL", "(", "false", ")", ",", "m_hasEIJMPCALL", "(", "false", ")", ",", "m_hasADDSUBIW", "(", "false", ")", ",", "m_hasSmallStack", "(", "false", ")", ",", "m_hasMOVW", "(", "false", ")", ",", "m_hasLPM", "(", "false", ")", ",", "m_hasLPMX", "(", "false", ")", ",", "m_hasELPM", "(", "false", ")", ",", "m_hasELPMX", "(", "false", ")", ",", "m_hasSPM", "(", "false", ")", ",", "m_hasSPMX", "(", "false", ")", ",", "m_hasDES", "(", "false", ")", ",", "m_supportsRMW", "(", "false", ")", ",", "m_supportsMultiplication", "(", "false", ")", ",", "m_hasBREAK", "(", "false", ")", ",", "m_hasTinyEncoding", "(", "false", ")", ",", "m_hasMemMappedGPR", "(", "false", ")", ",", "m_FeatureSetDummy", "(", "false", ")", ",", "InstrInfo", "(", ")", ",", "FrameLowering", "(", ")", ",", "TLInfo", "(", "TM", ",", "initializeSubtargetDependencies", "(", "CPU", ",", "FS", ",", "TM", ")", ")", ",", "TSInfo", "(", ")", "{", "ParseSubtargetFeatures", "(", "CPU", ",", "FS", ")" ]

GCC

h8300

MD

next_suggestion

MPU

5,306

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "not", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

LLVM

CellSPU

CPP

next_suggestion

MPU

5,307

[ "}" ]

[ "if", "(", "FBB", "==", "<NUM_LIT>", ")", "{", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "MIB", ".", "addMBB", "(", "TBB", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "Inserted one-way uncond branch: ", "<STR_LIT>", ")", ";", "DEBUG", "(", "(", "*", "MIB", ")", ".", "dump", "(", ")", ")", ";", "}", "else", "{", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ")", ";", "MIB", ".", "addReg", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "Inserted one-way cond branch: ", "<STR_LIT>", ")", ";", "DEBUG", "(", "(", "*", "MIB", ")", ".", "dump", "(", ")", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

5,308

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

5,309

[ "}" ]

[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "X86 Avoid Store Forwarding Blocks", "<STR_LIT>", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

5,310

[ "let", "DiagnosticType", "=", "<STR_LIT>", "#", "Scale", ";" ]

[ "let", "Name", "=", "<STR_LIT>", "#", "Scale", ";", "let", "RenderMethod", "=", "<STR_LIT>", "#", "Scale", "#", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", "#", "Scale", "#", "<STR_LIT>", ";" ]

GCC

ia64

CPP

program_repair

CPU

5,311

[ "<FIXS>", "static", "bool", "ia64_handle_option", "(", "struct", "gcc_options", "*", ",", "struct", "gcc_options", "*", ",", "const", "struct", "cl_decoded_option", "*", ",", "location_t", ")", ";", "<FIXE>" ]

[ "static", "bool", "ia64_rtx_costs", "(", "rtx", ",", "int", ",", "int", ",", "int", "*", ",", "bool", ")", ";", "static", "int", "ia64_unspec_may_trap_p", "(", "const_rtx", ",", "unsigned", ")", ";", "static", "void", "fix_range", "(", "const", "char", "*", ")", ";", "<BUGS>", "static", "bool", "ia64_handle_option", "(", "size_t", ",", "const", "char", "*", ",", "int", ")", ";", "<BUGE>", "static", "struct", "machine_function", "*", "ia64_init_machine_status", "(", "void", ")", ";", "static", "void", "emit_insn_group_barriers", "(", "FILE", "*", ")", ";", "static", "void", "emit_all_insn_group_barriers", "(", "FILE", "*", ")", ";" ]

GCC

rl78

CPP

program_repair

MPU

5,312

[ "<FIXS>", "rl78_hard_regno_nregs", "(", "int", "regno", ",", "machine_mode", "mode", ")", "<FIXE>" ]

[ "int", "<BUGS>", "rl78_hard_regno_nregs", "(", "int", "regno", ",", "enum", "machine_mode", "mode", ")", "<BUGE>", "{", "int", "rs", "=", "register_sizes", "[", "regno", "]", ";", "if", "(", "rs", "<NUM_LIT>", ")" ]

LLVM

ARM

CPP

stmt_completion

CPU

5,313

[ "S", ";" ]

[ "break", ";", "default", ":", "return", "MCDisassembler", "::", "Fail", ";", "}", "return", "DecodeT2LoadLabel", "(", "Inst", ",", "Insn", ",", "Address", ",", "Decoder", ")", ";", "}", "if", "(", "Rt", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "ARM", "::", "t2LDRSHi12", ":", "return", "MCDisassembler", "::", "Fail", ";", "case", "ARM", "::", "t2LDRHi12", ":", "Inst", ".", "setOpcode", "(", "ARM", "::", "t2PLDWi12", ")", ";", "break", ";", "case", "ARM", "::", "t2LDRSBi12", ":", "Inst", ".", "setOpcode", "(", "ARM", "::", "t2PLIi12", ")", ";", "break", ";", "default", ":", "break", ";", "}", "}", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "ARM", "::", "t2PLDi12", ":", "break", ";", "case", "ARM", "::", "t2PLIi12", ":", "if", "(", "!", "hasV7Ops", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "case", "ARM", "::", "t2PLDWi12", ":", "if", "(", "!", "hasV7Ops", "||", "!", "hasMP", ")", "return", "MCDisassembler", "::", "Fail", ";", "break", ";", "default", ":", "if", "(", "!", "Check", "(", "S", ",", "DecodeGPRRegisterClass", "(", "Inst", ",", "Rt", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "}", "if", "(", "!", "Check", "(", "S", ",", "DecodeT2AddrModeImm12", "(", "Inst", ",", "imm", ",", "Address", ",", "Decoder", ")", ")", ")", "return", "MCDisassembler", "::", "Fail", ";", "return" ]

GCC

i386

CPP

stmt_completion

CPU

5,314

[ "_", "mm_setzero_ps", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_expandloadu_ps", "(", "_", "_", "mmask8", "_", "_", "U", ",", "void", "const", "*", "_", "_", "P", ")", "{", "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_expandloadsf128_maskz", "(", "(", "_", "_", "v4sf", "*", ")", "_", "_", "P", ",", "(", "_", "_", "v4sf", ")" ]

GCC

sparc

MD

stmt_completion

CPU

5,315

[ "<STR_LIT>", ")" ]

[ "(", "const_string", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string" ]

LLVM

AArch64

CPP

program_repair

CPU

5,316

[ "<FIXS>", "const", "uint32_t", "*", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "CalleeCC", ")", ";", "<FIXE>" ]

[ "auto", "TRI", "=", "MF", ".", "getSubtarget", "AArch64Subtarget", ">", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "<BUGS>", "const", "uint32_t", "*", "Mask", "=", "TRI", "->", "getCallPreservedMask", "(", "MF", ",", "F", ".", "getCallingConv", "(", ")", ")", ";", "<BUGE>", "if", "(", "MF", ".", "getSubtarget", "AArch64Subtarget", ">", "(", ")", ".", "hasCustomCallingConv", "(", ")", ")", "TRI", "->", "UpdateCustomCallPreservedMask", "(", "MF", ",", "&", "Mask", ")", ";", "MIB", ".", "addRegMask", "(", "Mask", ")", ";" ]

LLVM

PowerPC

CPP

program_repair

CPU

5,317

[ "<FIXS>", "return", "CFP", "->", "getValueAPF", "(", ")", ".", "isZero", "(", ")", ";", "<FIXE>", "<FIXS>", "return", "CFP", "->", "getValueAPF", "(", ")", ".", "isZero", "(", ")", ";", "<FIXE>" ]

[ "static", "bool", "isFloatingPointZero", "(", "SDOperand", "Op", ")", "{", "if", "(", "ConstantFPSDNode", "*", "CFP", "=", "dyn_cast", "ConstantFPSDNode", ">", "(", "Op", ")", ")", "<BUGS>", "return", "CFP", "->", "isExactlyValue", "(", "-", "<NUM_LIT>", ")", "||", "CFP", "->", "isExactlyValue", "(", "<NUM_LIT>", ")", ";", "<BUGE>", "else", "if", "(", "ISD", "::", "isEXTLoad", "(", "Op", ".", "Val", ")", "||", "ISD", "::", "isNON_EXTLoad", "(", "Op", ".", "Val", ")", ")", "{", "if", "(", "ConstantPoolSDNode", "*", "CP", "=", "dyn_cast", "ConstantPoolSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "ConstantFP", "*", "CFP", "=", "dyn_cast", "ConstantFP", ">", "(", "CP", "->", "getConstVal", "(", ")", ")", ")", "<BUGS>", "return", "CFP", "->", "isExactlyValue", "(", "-", "<NUM_LIT>", ")", "||", "CFP", "->", "isExactlyValue", "(", "<NUM_LIT>", ")", ";", "<BUGE>", "}", "return", "false", ";", "}" ]

LLVM

Hexagon

TD

next_suggestion

DSP

5,318

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "F2_conv_df2d_chop", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_b9c5fb", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

PowerPC

TD

program_repair

CPU

5,319

[ "<FIXS>", "i32imm", ":", "$", "BROPC", ")", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "i32imm", ":", "$", "BROPC", ")", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "i32imm", ":", "$", "BROPC", ")", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "i32imm", ":", "$", "BROPC", ")", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "i32imm", ":", "$", "BROPC", ")", ",", "<STR_LIT>", ",", "<FIXE>" ]

[ "let", "usesCustomInserter", "=", "<NUM_LIT>", ",", "PPC970_Single", "=", "<NUM_LIT>", "in", "{", "def", "SELECT_CC_I4", ":", "Pseudo", "(", "outs", "GPRC", ":", "$", "dst", ")", ",", "(", "ins", "CRRC", ":", "$", "cond", ",", "GPRC", ":", "$", "T", ",", "GPRC", ":", "$", "F", ",", "<BUGS>", "i32imm", ":", "$", "BROPC", ")", ",", "<STR_LIT>", ",", "<BUGE>", "[", "]", ">", ";", "def", "SELECT_CC_I8", ":", "Pseudo", "(", "outs", "G8RC", ":", "$", "dst", ")", ",", "(", "ins", "CRRC", ":", "$", "cond", ",", "G8RC", ":", "$", "T", ",", "G8RC", ":", "$", "F", ",", "<BUGS>", "i32imm", ":", "$", "BROPC", ")", ",", "<STR_LIT>", ",", "<BUGE>", "[", "]", ">", ";", "def", "SELECT_CC_F4", ":", "Pseudo", "(", "outs", "F4RC", ":", "$", "dst", ")", ",", "(", "ins", "CRRC", ":", "$", "cond", ",", "F4RC", ":", "$", "T", ",", "F4RC", ":", "$", "F", ",", "<BUGS>", "i32imm", ":", "$", "BROPC", ")", ",", "<STR_LIT>", ",", "<BUGE>", "[", "]", ">", ";", "def", "SELECT_CC_F8", ":", "Pseudo", "(", "outs", "F8RC", ":", "$", "dst", ")", ",", "(", "ins", "CRRC", ":", "$", "cond", ",", "F8RC", ":", "$", "T", ",", "F8RC", ":", "$", "F", ",", "<BUGS>", "i32imm", ":", "$", "BROPC", ")", ",", "<STR_LIT>", ",", "<BUGE>", "[", "]", ">", ";", "def", "SELECT_CC_VRRC", ":", "Pseudo", "(", "outs", "VRRC", ":", "$", "dst", ")", ",", "(", "ins", "CRRC", ":", "$", "cond", ",", "VRRC", ":", "$", "T", ",", "VRRC", ":", "$", "F", ",", "<BUGS>", "i32imm", ":", "$", "BROPC", ")", ",", "<STR_LIT>", ",", "<BUGE>", "[", "]", ">", ";", "}" ]

GCC

nds32

MD

stmt_completion

CPU

5,320

[ "<STR_LIT>", ")" ]

[ "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]

GCC

i386

CPP

stmt_completion

CPU

5,321

[ "_", "A", "-", "(", "_", "_", "v2df", ")", "_", "_", "B", ")", ";" ]

[ "return", "(", "_", "_", "m128d", ")", "(", "(", "_", "_", "v2df", ")", "_" ]

GCC

aarch64

MD

stmt_completion

CPU

5,322

[ ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

X86

TD

stmt_completion

CPU

5,323

[ "src1", ",", "VR256", ":", "$", "src2", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v4i64", "(", "X86andnp", "VR256", ":", "$", "src1", ",", "VR256", ":", "$", "src2", ")", ")", ",", "(", "VANDNPSYrr", "VR256", ":", "$" ]

GCC

sparc

CPP

code_generation

CPU

5,324

[ "static", "rtx", "sparc_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ")", "{", "rtx", "or", "ig_x", "=", "x", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "MULT", ")", "x", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "force_operand", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ")", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "MULT", ")", "x", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "force_operand", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ")", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", ")", "x", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "force_operand", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ")", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", ")", "x", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "force_operand", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "NULL_RTX", ")", ")", ";", "if", "(", "x", "!=", "or", "ig_x", "&&", "sparc_legitimate_address_p", "(", "mode", ",", "x", ",", "FALSE", ")", ")", "return", "x", ";", "if", "(", "sparc_tls_referenced_p", "(", "x", ")", ")", "x", "=", "sparc_legitimize_tls_address", "(", "x", ")", ";", "else", "if", "(", "flag_pic", ")", "x", "=", "sparc_legitimize_pic_address", "(", "x", ",", "NULL_RTX", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "CONSTANT_ADDRESS_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "x", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "copy_to_mode_reg", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "CONSTANT_ADDRESS_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "x", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "copy_to_mode_reg", "(", "Pmode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "x", ")", "==", "CONST", "||", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", ")", "x", "=", "copy_to_suggested_reg", "(", "x", ",", "NULL_RTX", ",", "Pmode", ")", ";", "return", "x", ";", "}" ]

[ "Try", "machine-dependent", "ways", "of", "modifying", "an", "illegitimate", "address", "X", "to", "be", "legitimate", ".", "If", "we", "find", "one", ",", "return", "the", "new", ",", "valid", "address", ".", "OLDX", "is", "the", "address", "as", "it", "was", "before", "break_out_memory_refs", "was", "called", ".", "In", "some", "cases", "it", "is", "useful", "to", "look", "at", "this", "to", "decide", "what", "needs", "to", "be", "done", ".", "MODE", "is", "the", "mode", "of", "the", "operand", "pointed", "to", "by", "X", ".", "On", "SPARC", ",", "change", "REG+N", "into", "REG+REG", ",", "and", "REG+", "(", "X", "*", "Y", ")", "into", "REG+REG", "." ]

GCC

sparc

MD

stmt_completion

CPU

5,325

[ "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ")" ]

[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "]", "{", "operands", "[", "<NUM_LIT>", "]", "=", "widen_mem_for_ldd_peep", "(", "operands", "[", "<NUM_LIT>", "]", "," ]

LLVM

Hexagon

TD

next_suggestion

DSP

5,326

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

mmix

MD

stmt_completion

CPU

5,327

[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "CC", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "compare", ":", "CC", "(", "match_operand", ":", "DI" ]

LLVM

ARM

CPP

next_suggestion

CPU

5,328

[ "OffsetImm", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";" ]

[ "llvm_unreachable", "(", "<STR_LIT>", "Unexpected Thumb2 load / store opcode!", "<STR_LIT>", ")", ";", "case", "ARM", "::", "t2LDRi12", ":", "case", "ARM", "::", "t2STRi12", ":", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "ARM", "::", "SP", ")", "{", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "ImmLimit", "=", "Entry", ".", "Imm2Limit", ";", "}", "Scale", "=", "<NUM_LIT>", ";", "HasImmOffset", "=", "true", ";", "HasOffReg", "=", "false", ";", "break", ";", "case", "ARM", "::", "t2LDRBi12", ":", "case", "ARM", "::", "t2STRBi12", ":", "HasImmOffset", "=", "true", ";", "HasOffReg", "=", "false", ";", "break", ";", "case", "ARM", "::", "t2LDRHi12", ":", "case", "ARM", "::", "t2STRHi12", ":", "Scale", "=", "<NUM_LIT>", ";", "HasImmOffset", "=", "true", ";", "HasOffReg", "=", "false", ";", "break", ";", "case", "ARM", "::", "t2LDRs", ":", "case", "ARM", "::", "t2LDRBs", ":", "case", "ARM", "::", "t2LDRHs", ":", "case", "ARM", "::", "t2LDRSBs", ":", "case", "ARM", "::", "t2LDRSHs", ":", "case", "ARM", "::", "t2STRs", ":", "case", "ARM", "::", "t2STRBs", ":", "case", "ARM", "::", "t2STRHs", ":", "HasShift", "=", "true", ";", "OpNum", "=", "<NUM_LIT>", ";", "break", ";", "case", "ARM", "::", "t2LDR_POST", ":", "case", "ARM", "::", "t2STR_POST", ":", "{", "if", "(", "!", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", ".", "optForMinSize", "(", ")", ")", "return", "false", ";", "if", "(", "!", "MI", "->", "hasOneMemOperand", "(", ")", "||", "(", "*", "MI", "->", "memoperands_begin", "(", ")", ")", "->", "getAlignment", "(", ")", "<", "<NUM_LIT>", ")", "return", "false", ";", "bool", "IsStore", "=", "Entry", ".", "WideOpc", "==", "ARM", "::", "t2STR_POST", ";", "unsigned", "Rt", "=", "MI", "->", "getOperand", "(", "IsStore", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Rn", "=", "MI", "->", "getOperand", "(", "IsStore", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Offset", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredImm", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "unsigned", "PredReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "isARMLowRegister", "(", "Rt", ")", ")", ";", "assert", "(", "isARMLowRegister", "(", "Rn", ")", ")", ";", "if", "(", "Offset", "!=", "<NUM_LIT>", ")", "return", "false", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "TII", "->", "get", "(", "Entry", ".", "NarrowOpc1", ")", ")", ".", "addReg", "(", "Rn", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "Rn", ")", ".", "addImm", "(", "PredImm", ")", ".", "addReg", "(", "PredReg", ")", ".", "addReg", "(", "Rt", ",", "IsStore", "?", "<NUM_LIT>", ":", "RegState", "::", "Define", ")", ";", "MIB", "->", "setMemRefs", "(", "MI", "->", "memoperands_begin", "(", ")", ",", "MI", "->", "memoperands_end", "(", ")", ")", ";", "MIB", ".", "setMIFlags", "(", "MI", "->", "getFlags", "(", ")", ")", ";", "MI", "->", "eraseFromBundle", "(", ")", ";", "++", "NumLdSts", ";", "return", "true", ";", "}", "case", "ARM", "::", "t2LDMIA", ":", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "assert", "(", "isARMLowRegister", "(", "BaseReg", ")", ")", ";", "bool", "isOK", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MI", "->", "getNumOperands", "(", ")", ";", "++", "i", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", "==", "BaseReg", ")", "{", "isOK", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "isOK", ")", "return", "false", ";", "OpNum", "=", "<NUM_LIT>", ";", "isLdStMul", "=", "true", ";", "break", ";", "}", "case", "ARM", "::", "t2STMIA", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ")", "return", "false", ";", "break", ";", "case", "ARM", "::", "t2LDMIA_RET", ":", "{", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "!=", "ARM", "::", "SP", ")", "return", "false", ";", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", "<NUM_LIT>", ";", "isLdStMul", "=", "true", ";", "break", ";", "}", "case", "ARM", "::", "t2LDMIA_UPD", ":", "case", "ARM", "::", "t2STMIA_UPD", ":", "case", "ARM", "::", "t2STMDB_UPD", ":", "{", "OpNum", "=", "<NUM_LIT>", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "BaseReg", "==", "ARM", "::", "SP", "&&", "(", "Entry", ".", "WideOpc", "==", "ARM", "::", "t2LDMIA_UPD", "||", "Entry", ".", "WideOpc", "==", "ARM", "::", "t2STMDB_UPD", ")", ")", "{", "Opc", "=", "Entry", ".", "NarrowOpc2", ";", "OpNum", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "!", "isARMLowRegister", "(", "BaseReg", ")", "||", "(", "Entry", ".", "WideOpc", "!=", "ARM", "::", "t2LDMIA_UPD", "&&", "Entry", ".", "WideOpc", "!=", "ARM", "::", "t2STMIA_UPD", ")", ")", "{", "return", "false", ";", "}", "isLdStMul", "=", "true", ";", "break", ";", "}", "}", "unsigned", "OffsetReg", "=", "<NUM_LIT>", ";", "bool", "OffsetKill", "=", "false", ";", "bool", "OffsetInternal", "=", "false", ";", "if", "(", "HasShift", ")", "{", "OffsetReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "OffsetKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "OffsetInternal", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isInternalRead", "(", ")", ";", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "return", "false", ";", "}", "unsigned", "OffsetImm", "=", "<NUM_LIT>", ";", "if", "(", "HasImmOffset", ")", "{" ]

LLVM

XCore

CPP

next_suggestion

MPU

5,329

[ "break", ";" ]

[ "}", "break", ";", "case", "ISD", "::", "INTRINSIC_W_CHAIN", ":", "{", "unsigned", "IntNo", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "switch", "(", "IntNo", ")", "{", "case", "Intrinsic", "::", "xcore_getts", ":", "KnownZero", "=", "APInt", "::", "getHighBitsSet", "(", "KnownZero", ".", "getBitWidth", "(", ")", ",", "KnownZero", ".", "getBitWidth", "(", ")", "-", "<NUM_LIT>", ")", ";", "break", ";", "case", "Intrinsic", "::", "xcore_int", ":", "case", "Intrinsic", "::", "xcore_inct", ":", "KnownZero", "=", "APInt", "::", "getHighBitsSet", "(", "KnownZero", ".", "getBitWidth", "(", ")", ",", "KnownZero", ".", "getBitWidth", "(", ")", "-", "<NUM_LIT>", ")", ";", "break", ";", "case", "Intrinsic", "::", "xcore_testct", ":", "KnownZero", "=", "APInt", "::", "getHighBitsSet", "(", "KnownZero", ".", "getBitWidth", "(", ")", ",", "KnownZero", ".", "getBitWidth", "(", ")", "-", "<NUM_LIT>", ")", ";", "break", ";", "case", "Intrinsic", "::", "xcore_testwct", ":", "KnownZero", "=", "APInt", "::", "getHighBitsSet", "(", "KnownZero", ".", "getBitWidth", "(", ")", ",", "KnownZero", ".", "getBitWidth", "(", ")", "-", "<NUM_LIT>", ")", ";", "break", ";", "}", "}" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

5,330

[ "const", "MachineOperand", "*", "Src", "=", "getNamedOperand", "(", "*", "Add", ",", "SrcNames", "[", "i", "]", ")", ";" ]

[ "case", "AMDGPU", "::", "S_XOR_B64", ":", "splitScalar64BitBinaryOp", "(", "Worklist", ",", "Inst", ",", "AMDGPU", "::", "V_XOR_B32_e64", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "AMDGPU", "::", "S_NOT_B64", ":", "splitScalar64BitUnaryOp", "(", "Worklist", ",", "Inst", ",", "AMDGPU", "::", "V_NOT_B32_e32", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "AMDGPU", "::", "S_BCNT1_I32_B64", ":", "splitScalar64BitBCNT", "(", "Worklist", ",", "Inst", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "AMDGPU", "::", "S_BFE_I64", ":", "splitScalar64BitBFE", "(", "Worklist", ",", "Inst", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "AMDGPU", "::", "S_LSHL_B32", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "AMDGPU", "::", "V_LSHLREV_B32_e64", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "AMDGPU", "::", "S_ASHR_I32", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "AMDGPU", "::", "V_ASHRREV_I32_e64", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "AMDGPU", "::", "S_LSHR_B32", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "AMDGPU", "::", "V_LSHRREV_B32_e64", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "AMDGPU", "::", "S_LSHL_B64", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "AMDGPU", "::", "V_LSHLREV_B64", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "AMDGPU", "::", "S_ASHR_I64", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "AMDGPU", "::", "V_ASHRREV_I64", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "AMDGPU", "::", "S_LSHR_B64", ":", "if", "(", "ST", ".", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "NewOpcode", "=", "AMDGPU", "::", "V_LSHRREV_B64", ";", "swapOperands", "(", "Inst", ")", ";", "}", "break", ";", "case", "AMDGPU", "::", "S_ABS_I32", ":", "lowerScalarAbs", "(", "Worklist", ",", "Inst", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "AMDGPU", "::", "S_CBRANCH_SCC0", ":", "case", "AMDGPU", "::", "S_CBRANCH_SCC1", ":", "BuildMI", "(", "*", "MBB", ",", "Inst", ",", "Inst", ".", "getDebugLoc", "(", ")", ",", "get", "(", "AMDGPU", "::", "S_AND_B64", ")", ",", "AMDGPU", "::", "VCC", ")", ".", "addReg", "(", "AMDGPU", "::", "EXEC", ")", ".", "addReg", "(", "AMDGPU", "::", "VCC", ")", ";", "break", ";", "case", "AMDGPU", "::", "S_BFE_U64", ":", "case", "AMDGPU", "::", "S_BFM_B64", ":", "llvm_unreachable", "(", "<STR_LIT>", "Moving this op to VALU not implemented", "<STR_LIT>", ")", ";", "case", "AMDGPU", "::", "S_PACK_LL_B32_B16", ":", "case", "AMDGPU", "::", "S_PACK_LH_B32_B16", ":", "case", "AMDGPU", "::", "S_PACK_HH_B32_B16", ":", "movePackToVALU", "(", "Worklist", ",", "MRI", ",", "Inst", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "AMDGPU", "::", "S_XNOR_B32", ":", "lowerScalarXnor", "(", "Worklist", ",", "Inst", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "AMDGPU", "::", "S_XNOR_B64", ":", "splitScalar64BitBinaryOp", "(", "Worklist", ",", "Inst", ",", "AMDGPU", "::", "S_XNOR_B32", ")", ";", "Inst", ".", "eraseFromParent", "(", ")", ";", "continue", ";", "case", "AMDGPU", "::", "S_BUFFER_LOAD_DWORD_SGPR", ":", "{", "unsigned", "VDst", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ";", "const", "MachineOperand", "*", "VAddr", "=", "getNamedOperand", "(", "Inst", ",", "AMDGPU", "::", "OpName", "::", "soff", ")", ";", "auto", "Add", "=", "MRI", ".", "getUniqueVRegDef", "(", "VAddr", "->", "getReg", "(", ")", ")", ";", "unsigned", "Offset", "=", "<NUM_LIT>", ";", "if", "(", "Add", "&&", "(", "Add", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_ADD_I32_e32", "||", "Add", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_ADD_U32_e64", ")", ")", "{", "static", "const", "unsigned", "SrcNames", "[", "<NUM_LIT>", "]", "=", "{", "AMDGPU", "::", "OpName", "::", "src0", ",", "AMDGPU", "::", "OpName", "::", "src1", ",", "}", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{" ]

GCC

stormy16

MD

next_suggestion

CPU

5,331

[ "(", "clobber", "(", "reg", ":", "BI", "CARRY_REG", ")", ")", "]" ]

[ "(", "minus", ":", "HI", "(", "minus", ":", "HI", "(", "match_dup", "<NUM_LIT>", ")", "(", "zero_extend", ":", "HI", "(", "reg", ":", "BI", "CARRY_REG", ")", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")" ]

LLVM

TL45

CPP

stmt_completion

MPU

5,332

[ "&", "<NUM_LIT>", "u", ";" ]

[ "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "auto", "ConditionCode", "=", "ISD", "::", "CondCode", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "unsigned", "int", "JmpOpcode", ";", "resolveComparison", "(", "MBB", ",", "MI", ",", "DL", ",", "ConditionCode", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "JmpOpcode", ",", "true", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "JmpOpcode", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "MachineOperand", "&", "dst", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "src", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "MachineOperand", "&", "imm", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "imm", ".", "isImm", "(", ")", "&&", "<STR_LIT>", "imm must be immediate", "<STR_LIT>", ")", ";", "uint64_t", "val", "=", "(", "uint32_t", ")", "imm", ".", "getImm", "(", ")", ";", "uint64_t", "low", "=", "val" ]

GCC

i386

MD

program_repair

CPU

5,333

[ "<FIXS>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "<BUGS>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<STR_LIT>", ")" ]

LLVM

X86

CPP

next_suggestion

CPU

5,334

[ "}" ]

[ "static", "MCInstrAnalysis", "*", "createX86MCInstrAnalysis", "(", "const", "MCInstrInfo", "*", "Info", ")", "{", "return", "new", "X86_MC", "::", "X86MCInstrAnalysis", "(", "Info", ")", ";" ]

LLVM

ARM64

TD

next_suggestion

CPU

5,335

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "type", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rmode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opcode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

5,336

[ ",", "FPR8", ",", "FPR16", ",", "asm", ",", "[", "]", ">", ";" ]

[ "def", "v1i8", ":", "BaseSIMDTwoScalar", "<", "U", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opc" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

5,337

[ "return", "<NUM_LIT>", ";" ]

[ "bool", "Vector", "=", "(", "ClassID", "==", "<NUM_LIT>", ")", ";", "if", "(", "!", "Vector", ")", "return", "<NUM_LIT>", ";", "if", "(", "ST", "->", "hasVector", "(", ")", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

5,338

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_vmaxh", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_ea23e4", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

5,339

[ "assert", "(", "Subtarget", ".", "isCheri256", "(", ")", ")", ";" ]

[ "if", "(", "Subtarget", ".", "isCheri128", "(", ")", ")", "{", "return", "Align", "(", "cc128_get_required_alignment", "(", "Size", ")", ")", ";", "}" ]

LLVM

ARM

CPP

next_suggestion

CPU

5,340

[ "(", "*", "I", ")", "->", "eraseFromParent", "(", ")", ";" ]

[ "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "!=", "E", ";", "++", "MFI", ")", "{", "for", "(", "MachineBasicBlock", "::", "iterator", "MI", "=", "MFI", "->", "begin", "(", ")", ",", "ME", "=", "MFI", "->", "end", "(", ")", ";", "MI", "!=", "ME", ";", ")", "{", "Modified", "|=", "runOnInstruction", "(", "MI", "++", ")", ";", "}", "}", "for", "(", "std", "::", "set", "<", "MachineInstr", "*", ">", "::", "iterator", "I", "=", "DeadInstr", ".", "begin", "(", ")", ",", "E", "=", "DeadInstr", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{" ]

GCC

i386

MD

program_repair

CPU

5,341

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", "(", "match_operand", ":", "ssehalfvecmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

PowerPC

CPP

program_repair

CPU

5,342

[ "<FIXS>", "RelSymbol", "=", "SD", ";", "<FIXE>" ]

[ "if", "(", "Writer", "->", "doesSymbolRequireExternRelocation", "(", "SD", ")", ")", "{", "<BUGS>", "IsExtern", "=", "<NUM_LIT>", ";", "Index", "=", "SD", "->", "getIndex", "(", ")", ";", "<BUGE>" ]

LLVM

ARM

TD

stmt_completion

CPU

5,343

[ ",", "v2i32", ",", "OpNode", ",", "Commutable", ">", ";" ]

[ "def", "v2i32", ":", "N3VD", "<", "op24", ",", "op23", ",", "<NUM_LIT>", ",", "op11_8", ",", "op4", ",", "itinD32", ",", "OpcodeStr", ",", "!", "strconcat", "(", "Dt", ",", "<STR_LIT>", ")", ",", "v2i32" ]

GCC

rs6000

MD

stmt_completion

CPU

5,344

[ ")" ]

[ "(", "if_then_else", "(", "gtu", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

LLVM

AArch64

TD

stmt_completion

CPU

5,345

[ ":", "CheckImmOperand", "<", "<NUM_LIT>", ",", "I", ">", ";" ]

[ "foreach", "I", "=", "{", "<NUM_LIT>", "-", "<NUM_LIT>", ",", "<NUM_LIT>", "}", "in", "{", "let", "FunctionMapper", "=", "<STR_LIT>", "in", "def", "CheckShiftBy", "#", "I" ]

LLVM

ARM

TD

next_suggestion

CPU

5,346

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RdaLo", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "A", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "horizontalReduction", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

stmt_completion

CPU

5,347

[ "(", "_", "_", "v16si", ")", "_", "mm512_undefined_si512", "(", ")", ",", "(", "_", "_", "mmask16", ")", "-", "<NUM_LIT>", ")", ";" ]

[ "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_cvtepi8_epi32", "(", "_", "_", "m128i", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_pmovsxbd512_mask", "(", "(", "_", "_", "v16qi", ")", "_", "_", "A", "," ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

5,348

[ "}" ]

[ "static", "MCTargetStreamer", "*", "createAMDGPUAsmTargetStreamer", "(", "MCStreamer", "&", "S", ",", "formatted_raw_ostream", "&", "OS", ",", "MCInstPrinter", "*", "InstPrint", ",", "bool", "isVerboseAsm", ")", "{", "return", "new", "AMDGPUTargetAsmStreamer", "(", "S", ",", "OS", ")", ";" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

5,349

[ "(", ")", ";" ]

[ "--", "I", ";", "if", "(", "I", "->", "isDebugValue", "(", ")", ")", "continue", ";", "if", "(", "!", "isUnpredicatedTerminator", "(", "*", "I", ")", ")", "break", ";", "if", "(", "!", "I", "->", "isBranch", "(", ")", ")", "return", "true", ";", "<STR_LIT>", "::", "<STR_LIT>", "Branch", "(", "getBranchInfo", "(", "*", "I", ")", ")", ";", "if", "(", "!", "Branch", ".", "Target", "->", "isMBB", "(", ")", ")", "return", "true", ";", "if", "(", "Branch", ".", "Type", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "true", ";", "if", "(", "Branch", ".", "CCMask", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "if", "(", "!", "AllowModify", ")", "{", "TBB", "=", "Branch", ".", "Target", "->", "getMBB", "(", ")", ";", "continue", ";", "}", "while", "(", "std", "::", "next", "(", "I", ")", "!=", "MBB", ".", "end", "(", ")", ")", "std", "::", "next", "(", "I", ")", "->", "eraseFromParent", "(", ")", ";", "Cond", ".", "clear", "(", ")", ";", "FBB", "=", "nullptr", ";", "if", "(", "MBB", ".", "isLayoutSuccessor", "(", "Branch", ".", "Target", "->", "getMBB", "(", ")", ")", ")", "{", "TBB", "=", "nullptr", ";", "I", "->", "eraseFromParent" ]

GCC

rl78

CPP

stmt_completion

MPU

5,350

[ "\\t.section .frodata,\\\"aw\\\",@progbits", "<STR_LIT>", ")", ";" ]

[ "frodata_section", "=", "get_unnamed_section", "(", "SECTION_WRITE", ",", "output_section_asm_op", ",", "<STR_LIT>" ]

GCC

bfin

MD

stmt_completion

DSP

5,351

[ ",", "<NUM_LIT>", ")" ]

[ "(", "pc", ")", ")", ")", "(", "unspec", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPEC_CBRANCH_TAKEN", ")", "]", "<STR_LIT>", "{", "asm_conditional_branch", "(", "insn", ",", "operands", ",", "<NUM_LIT>" ]

GCC

rs6000

MD

program_repair

CPU

5,352

[ "<FIXS>", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<FIXE>" ]

[ "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VSX_SET", ")", ")", "<BUGS>", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Mips

TD

stmt_completion

CPU

5,353

[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]

[ "class", "SUBVI_W_ENC", ":", "MSA_I5_FMT", "<", "<NUM_LIT>", "," ]

LLVM

R600

CPP

stmt_completion

GPU

5,354

[ ")", ";" ]

[ "SDValue", "Ret", "=", "AMDGPUTargetLowering", "::", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Ret", ".", "getNode", "(", ")", ")", "return", "Ret", ";", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getVectorNumElements", "(", ")", ">=", "<NUM_LIT>", ")", "return", "SplitVectorStore", "(", "Op", ",", "DAG", ")", ";", "if", "(", "VT", "==", "MVT", "::", "i1", ")", "return", "DAG", ".", "getTruncStore", "(", "Store", "->", "getChain", "(", ")", ",", "DL", ",", "DAG", ".", "getSExtOrTrunc", "(", "Store", "->", "getValue", "(", ")", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "Store", "->", "getBasePtr", "(", ")", ",", "MVT", "::", "i1", ",", "Store", "->", "getMemOperand", "(", ")", ")", ";", "return", "SDValue", "(" ]

GCC

powerpcspe

CPP

stmt_completion

CPU

5,355

[ ";" ]

[ "if", "(", "GET_CODE", "(", "addr", ")", "==", "UNSPEC", "&&", "XINT", "(", "addr", ",", "<NUM_LIT>", ")", "==", "UNSPEC_FUSION_ADDIS", ")", "{", "lo", "=", "XVECEXP", "(", "addr", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "hi", "=", "gen_rtx_HIGH", "(", "Pmode", ",", "lo", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "||", "GET_CODE", "(", "addr", ")", "==", "LO_SUM", ")", "{", "hi", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "lo", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "}", "else", "gcc_unreachable", "(", ")", ";", "*", "p_hi", "=", "hi" ]

GCC

i386

CPP

next_suggestion

CPU

5,356

[ "}" ]

[ "static", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "always_inline__", ")", ")", "_", "mm_mul_sd", "(", "_", "_", "m128d", "_", "_", "A", ",", "_", "_", "m128d", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128d", ")", "_", "_", "builtin_ia32_mulsd", "(", "(", "_", "_", "v2df", ")", "_", "_", "A", ",", "(", "_", "_", "v2df", ")", "_", "_", "B", ")", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

5,357

[ "setOperationAction", "(", "ISD", "::", "FSQRT", ",", "Ty", ",", "Legal", ")", ";" ]

[ "setOperationAction", "(", "ISD", "::", "BITCAST", ",", "Ty", ",", "Legal", ")", ";", "if", "(", "Ty", "!=", "MVT", "::", "v8f16", ")", "{", "setOperationAction", "(", "ISD", "::", "FADD", ",", "Ty", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "FDIV", ",", "Ty", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "FLOG2", ",", "Ty", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "FMUL", ",", "Ty", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "FRINT", ",", "Ty", ",", "Legal", ")", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

5,358

[ ":", "$", "src3", ",", "nohash_imm", ":", "$", "lane", ")", ",", "IIC_VST3lnu", ",", "<STR_LIT>", ",", "Dt", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", "{" ]

[ "class", "VST3LNWB", "<", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "bits", "<", "<NUM_LIT>", ">", "op7_4", ",", "string", "Dt", ">", ":", "NLdStLn", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op11_8", ",", "op7_4", ",", "(", "outs", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "addrmode6", ":", "$", "Rn", ",", "am6offset", ":", "$", "Rm", ",", "DPR", ":", "$", "Vd", ",", "DPR", ":", "$", "src2", ",", "DPR" ]

GCC

pa

MD

stmt_completion

CPU

5,359

[ ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

VE

CPP

stmt_completion

CPU

5,360

[ "::", "LParen", ")", ")", "break", ";" ]

[ "ResTy", "=", "parseVEAsmOperand", "(", "Op", ")", ";", "if", "(", "ResTy", "!=", "MatchOperand_Success", "||", "!", "Op", ")", "return", "MatchOperand_ParseFail", ";", "Operands", ".", "push_back", "(", "std", "::", "move", "(", "Op", ")", ")", ";", "if", "(", "!", "Parser", ".", "getTok", "(", ")", ".", "is", "(", "AsmToken" ]

LLVM

X86

TD

stmt_completion

CPU

5,361

[ "<STR_LIT>", ";" ]

[ "def", "X86AbsMem16AsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=" ]

LLVM

X86

CPP

code_generation

CPU

5,362

[ "unsigned", "X86FastISel", "::", "fastMaterializeConstant", "(", "const", "Constant", "*", "C", ")", "{", "EVT", "CEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "C", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "!", "CEVT", ".", "isSimple", "(", ")", ")", "return", "<NUM_LIT>", ";", "MVT", "VT", "=", "CEVT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "const", "auto", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "C", ")", ")", "return", "X86MaterializeInt", "(", "CI", ",", "VT", ")", ";", "else", "if", "(", "const", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "C", ")", ")", "return", "X86MaterializeFP", "(", "CFP", ",", "VT", ")", ";", "else", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "C", ")", ")", "return", "X86MaterializeGV", "(", "GV", ",", "VT", ")", ";", "return", "<NUM_LIT>", ";", "}" ]

[ "Emit", "a", "constant", "in", "a", "register", "using", "target-specific", "logic", ",", "such", "as", "constant", "pool", "loads", "." ]

GCC

powerpcspe

CPP

code_generation

CPU

5,363

[ "static", "int", "rs6000_hard_regno_nregs_internal", "(", "int", "regno", ",", "machine_mode", "mode", ")", "{", "unsigned", "HOST_WIDE_INT", "reg_size", ";", "if", "(", "FP_REGNO_P", "(", "regno", ")", ")", "reg_size", "=", "(", "VECTOR_MEM_VSX_P", "(", "mode", ")", "||", "FLOAT128_VECTOR_P", "(", "mode", ")", "?", "UNITS_PER_VSX_WORD", ":", "UNITS_PER_FP_WORD", ")", ";", "else", "if", "(", "SPE_SIMD_REGNO_P", "(", "regno", ")", "&&", "TARGET_SPE", "&&", "SPE_VECTOR_MODE", "(", "mode", ")", ")", "reg_size", "=", "UNITS_PER_SPE_WORD", ";", "else", "if", "(", "ALTIVEC_REGNO_P", "(", "regno", ")", ")", "reg_size", "=", "UNITS_PER_ALTIVEC_WORD", ";", "else", "if", "(", "TARGET_E500_DOUBLE", "&&", "FLOAT_MODE_P", "(", "mode", ")", "&&", "mode", "!=", "SCmode", "&&", "!", "DECIMAL_FLOAT_MODE_P", "(", "mode", ")", "&&", "SPE_SIMD_REGNO_P", "(", "regno", ")", ")", "reg_size", "=", "UNITS_PER_FP_WORD", ";", "else", "reg_size", "=", "UNITS_PER_WORD", ";", "return", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "reg_size", "-", "<NUM_LIT>", ")", "/", "reg_size", ";", "}" ]

[ "Return", "number", "of", "consecutive", "hard", "regs", "needed", "starting", "at", "reg", "REGNO", "to", "hold", "something", "of", "mode", "MODE", ".", "This", "is", "ordinarily", "the", "length", "in", "words", "of", "a", "value", "of", "mode", "MODE", "but", "can", "be", "less", "for", "certain", "modes", "in", "special", "long", "registers", ".", "POWER", "and", "PowerPC", "GPRs", "hold", "32", "bits", "worth", ";", "PowerPC64", "GPRs", "and", "FPRs", "point", "register", "holds", "64", "bits", "worth", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

5,364

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_vavguw", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_6132ba3d", ",", "TypeALU64", ">", ",", "Enc_a56825", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

m68k

MD

next_suggestion

MPU

5,365

[ "<STR_LIT>" ]

[ "(", "rotatert", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

5,366

[ "}", "else", "{" ]

[ "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "LHSVals", ";", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "RHSVals", ";", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "ResultVals", ";", "extractValues", "(", "Builder", ",", "LHSVals", ",", "LHS", ")", ";", "extractValues", "(", "Builder", ",", "RHSVals", ",", "RHS", ")", ";", "IntegerType", "*", "I32Ty", "=", "Builder", ".", "getInt32Ty", "(", ")", ";", "FunctionCallee", "Intrin", "=", "Intrinsic", "::", "getDeclaration", "(", "Mod", ",", "IntrID", ")", ";", "for", "(", "int", "I", "=", "<NUM_LIT>", ",", "E", "=", "LHSVals", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "Value", "*", "LHS", ",", "*", "RHS", ";", "if", "(", "IntrID", "==", "Intrinsic", "::", "amdgcn_mul_u24", ")", "{", "LHS", "=", "Builder", ".", "CreateZExtOrTrunc", "(", "LHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "RHS", "=", "Builder", ".", "CreateZExtOrTrunc", "(", "RHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "}", "else", "{", "LHS", "=", "Builder", ".", "CreateSExtOrTrunc", "(", "LHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "RHS", "=", "Builder", ".", "CreateSExtOrTrunc", "(", "RHSVals", "[", "I", "]", ",", "I32Ty", ")", ";", "}", "Value", "*", "Result", "=", "Builder", ".", "CreateCall", "(", "Intrin", ",", "{", "LHS", ",", "RHS", "}", ")", ";", "if", "(", "IntrID", "==", "Intrinsic", "::", "amdgcn_mul_u24", ")", "{", "ResultVals", ".", "push_back", "(", "Builder", ".", "CreateZExtOrTrunc", "(", "Result", ",", "LHSVals", "[", "I", "]", "->", "getType", "(", ")", ")", ")", ";" ]

LLVM

ARM64

TD

stmt_completion

CPU

5,367

[ "ins", "am_b_target", ":", "$", "addr", ")", ",", "asm", ",", "pattern", ">", ";" ]

[ "class", "BranchImm", "<", "bit", "op", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ">", ":", "BImm", "<", "op", ",", "(" ]

LLVM

ARM

TD

program_repair

CPU

5,368

[ "<FIXS>", "Pseudo", ",", "IIC_iLoad_r", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "Pseudo", ",", "IIC_iLoad_bh_r", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "Pseudo", ",", "IIC_iLoad_bh_r", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "Pseudo", ",", "IIC_iLoad_bh_r", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "Pseudo", ",", "IIC_iLoad_bh_r", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "Pseudo", ",", "IIC_iStore_r", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "Pseudo", ",", "IIC_iStore_bh_r", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "Pseudo", ",", "IIC_iStore_bh_r", ",", "<STR_LIT>", ",", "<FIXE>" ]

[ "let", "AddedComplexity", "=", "<NUM_LIT>", "in", "{", "def", "PICLDR", ":", "AXI2ldw", "(", "outs", "GPR", ":", "$", "dst", ")", ",", "(", "ins", "addrmodepc", ":", "$", "addr", ",", "pred", ":", "$", "p", ")", ",", "<BUGS>", "Pseudo", ",", "IIC_iLoadr", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "set", "GPR", ":", "$", "dst", ",", "(", "load", "addrmodepc", ":", "$", "addr", ")", ")", "]", ">", ";", "def", "PICLDRH", ":", "AXI3ldh", "(", "outs", "GPR", ":", "$", "dst", ")", ",", "(", "ins", "addrmodepc", ":", "$", "addr", ",", "pred", ":", "$", "p", ")", ",", "<BUGS>", "Pseudo", ",", "IIC_iLoadr", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "set", "GPR", ":", "$", "dst", ",", "(", "zextloadi16", "addrmodepc", ":", "$", "addr", ")", ")", "]", ">", ";", "def", "PICLDRB", ":", "AXI2ldb", "(", "outs", "GPR", ":", "$", "dst", ")", ",", "(", "ins", "addrmodepc", ":", "$", "addr", ",", "pred", ":", "$", "p", ")", ",", "<BUGS>", "Pseudo", ",", "IIC_iLoadr", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "set", "GPR", ":", "$", "dst", ",", "(", "zextloadi8", "addrmodepc", ":", "$", "addr", ")", ")", "]", ">", ";", "def", "PICLDRSH", ":", "AXI3ldsh", "(", "outs", "GPR", ":", "$", "dst", ")", ",", "(", "ins", "addrmodepc", ":", "$", "addr", ",", "pred", ":", "$", "p", ")", ",", "<BUGS>", "Pseudo", ",", "IIC_iLoadr", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "set", "GPR", ":", "$", "dst", ",", "(", "sextloadi16", "addrmodepc", ":", "$", "addr", ")", ")", "]", ">", ";", "def", "PICLDRSB", ":", "AXI3ldsb", "(", "outs", "GPR", ":", "$", "dst", ")", ",", "(", "ins", "addrmodepc", ":", "$", "addr", ",", "pred", ":", "$", "p", ")", ",", "<BUGS>", "Pseudo", ",", "IIC_iLoadr", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "set", "GPR", ":", "$", "dst", ",", "(", "sextloadi8", "addrmodepc", ":", "$", "addr", ")", ")", "]", ">", ";", "}", "let", "AddedComplexity", "=", "<NUM_LIT>", "in", "{", "def", "PICSTR", ":", "AXI2stw", "(", "outs", ")", ",", "(", "ins", "GPR", ":", "$", "src", ",", "addrmodepc", ":", "$", "addr", ",", "pred", ":", "$", "p", ")", ",", "<BUGS>", "Pseudo", ",", "IIC_iStorer", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "store", "GPR", ":", "$", "src", ",", "addrmodepc", ":", "$", "addr", ")", "]", ">", ";", "def", "PICSTRH", ":", "AXI3sth", "(", "outs", ")", ",", "(", "ins", "GPR", ":", "$", "src", ",", "addrmodepc", ":", "$", "addr", ",", "pred", ":", "$", "p", ")", ",", "<BUGS>", "Pseudo", ",", "IIC_iStorer", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "truncstorei16", "GPR", ":", "$", "src", ",", "addrmodepc", ":", "$", "addr", ")", "]", ">", ";", "def", "PICSTRB", ":", "AXI2stb", "(", "outs", ")", ",", "(", "ins", "GPR", ":", "$", "src", ",", "addrmodepc", ":", "$", "addr", ",", "pred", ":", "$", "p", ")", ",", "<BUGS>", "Pseudo", ",", "IIC_iStorer", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "truncstorei8", "GPR", ":", "$", "src", ",", "addrmodepc", ":", "$", "addr", ")", "]", ">", ";", "}", "}" ]

LLVM

ARM

CPP

code_generation

CPU

5,369

[ "bool", "ARMConstantIslands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "if", "(", "FlagSfiDisableCP", ")", "return", "false", ";", "MF", "=", "&", "mf", ";", "MCP", "=", "mf", ".", "getConstantPool", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "***** ARMConstantIslands: ", "<STR_LIT>", "<<", "MCP", "->", "getConstants", "(", ")", ".", "size", "(", ")", "<<", "<STR_LIT>", " CP entries, aligned to ", "<STR_LIT>", "<<", "MCP", "->", "getConstantPoolAlignment", "(", ")", "<<", "<STR_LIT>", " bytes *****\\n", "<STR_LIT>", ")", ";", "TII", "=", "(", "const", "ARMBaseInstrInfo", "*", ")", "MF", "->", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "AFI", "=", "MF", "->", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "STI", "=", "&", "MF", "->", "getTarget", "(", ")", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "isThumb", "=", "AFI", "->", "isThumbFunction", "(", ")", ";", "isThumb1", "=", "AFI", "->", "isThumb1OnlyFunction", "(", ")", ";", "isThumb2", "=", "AFI", "->", "isThumb2Function", "(", ")", ";", "HasFarJump", "=", "false", ";", "MF", "->", "getRegInfo", "(", ")", ".", "invalidateLiveness", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "bool", "MadeChange", "=", "false", ";", "if", "(", "isThumb2", "&&", "AdjustJumpTableBlocks", ")", "{", "scanFunctionJumpTables", "(", ")", ";", "MadeChange", "|=", "reorderThumb2JumpTables", "(", ")", ";", "T2JumpTables", ".", "clear", "(", ")", ";", "MF", "->", "RenumberBlocks", "(", ")", ";", "}", "if", "(", "!", "isThumb1", ")", "MF", "->", "ensureAlignment", "(", "<NUM_LIT>", ")", ";", "std", "::", "vector", "<", "MachineInstr", "*", ">", "CPEMIs", ";", "if", "(", "!", "MCP", "->", "isEmpty", "(", ")", ")", "doInitialPlacement", "(", "CPEMIs", ")", ";", "AFI", "->", "initPICLabelUId", "(", "CPEMIs", ".", "size", "(", ")", ")", ";", "initializeFunctionInfo", "(", "CPEMIs", ")", ";", "CPEMIs", ".", "clear", "(", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "MadeChange", "|=", "removeUnusedCPEntries", "(", ")", ";", "unsigned", "NoCPIters", "=", "<NUM_LIT>", ",", "NoBRIters", "=", "<NUM_LIT>", ";", "while", "(", "true", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Beginning CP iteration #", "<STR_LIT>", "<<", "NoCPIters", "<<", "'", "\\n", "'", ")", ";", "bool", "CPChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPUsers", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "CPChange", "|=", "handleConstantPoolUser", "(", "i", ")", ";", "if", "(", "CPChange", "&&", "++", "NoCPIters", ">", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", "Constant Island pass failed to converge!", "<STR_LIT>", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "NewWaterList", ".", "clear", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Beginning BR iteration #", "<STR_LIT>", "<<", "NoBRIters", "<<", "'", "\\n", "'", ")", ";", "bool", "BRChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ImmBranches", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "BRChange", "|=", "fixupImmediateBr", "(", "ImmBranches", "[", "i", "]", ")", ";", "if", "(", "BRChange", "&&", "++", "NoBRIters", ">", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", "Branch Fix Up pass failed to converge!", "<STR_LIT>", ")", ";", "DEBUG", "(", "dumpBBs", "(", ")", ")", ";", "if", "(", "!", "CPChange", "&&", "!", "BRChange", ")", "break", ";", "MadeChange", "=", "true", ";", "}", "if", "(", "isThumb2", "&&", "!", "STI", "->", "prefers32BitThumb", "(", ")", ")", "MadeChange", "|=", "optimizeThumb2Instructions", "(", ")", ";", "verify", "(", ")", ";", "if", "(", "isThumb", "&&", "!", "HasFarJump", "&&", "AFI", "->", "isLRSpilledForFarJump", "(", ")", ")", "MadeChange", "|=", "undoLRSpillRestore", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "CPEntries", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "je", "=", "CPEntries", "[", "i", "]", ".", "size", "(", ")", ";", "j", "!=", "je", ";", "++", "j", ")", "{", "const", "CPEntry", "&", "CPE", "=", "CPEntries", "[", "i", "]", "[", "j", "]", ";", "AFI", "->", "recordCPEClone", "(", "i", ",", "CPE", ".", "CPI", ")", ";", "}", "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "'", "\\n", "'", ";", "dumpBBs", "(", ")", ")", ";", "BBInfo", ".", "clear", "(", ")", ";", "WaterList", ".", "clear", "(", ")", ";", "CPUsers", ".", "clear", "(", ")", ";", "CPEntries", ".", "clear", "(", ")", ";", "ImmBranches", ".", "clear", "(", ")", ";", "PushPopMIs", ".", "clear", "(", ")", ";", "T2JumpTables", ".", "clear", "(", ")", ";", "return", "MadeChange", ";", "}" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

LLVM

ARM

TD

next_suggestion

CPU

5,370

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Rm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Unpredictable", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

5,371

[ "return", "MatchOperand_Success", ";" ]

[ "Error", "(", "E", ",", "<STR_LIT>", "',' expected", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseAnyRegister", "(", "TmpOperands", ")", "!=", "MatchOperand_Success", ")", "return", "MatchOperand_ParseFail", ";", "Reg", "=", "&", "static_cast", "<", "MipsOperand", "&", ">", "(", "*", "TmpOperands", ".", "back", "(", ")", ")", ";", "RegNo", "=", "isGP64bit", "(", ")", "?", "Reg", "->", "getGPR64Reg", "(", ")", ":", "Reg", "->", "getGPR32Reg", "(", ")", ";", "Regs", ".", "push_back", "(", "RegNo", ")", ";", "Operands", ".", "push_back", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Regs", ",", "S", ",", "E", ",", "*", "this", ")", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

5,372

[ "<NUM_LIT>", ";" ]

[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=" ]

LLVM

X86

TD

program_repair

CPU

5,373

[ "<FIXS>", "<STR_LIT>", ",", "<STR_LIT>", "<FIXE>" ]

[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "}", "def", ":", "InstRW", "[", "Zn4PERMIT2_128", "]", ",", "(", "instregex", "<BUGS>", "<STR_LIT>", ",", "<STR_LIT>", "<BUGE>", ")", ">", ";", "def", "Zn4PERMIT2_128rr", ":", "SchedWriteRes", "[", "Zn4FPFMisc12", "]", ">", "{" ]

LLVM

Cpu0

CPP

stmt_completion

CPU

5,374

[ "getOSABI", "(", "OSType", ")", ",", "IsLittle", ")", ";" ]

[ "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createCpu0ELFObjectWriter", "(", "OS", ",", "MCELFObjectTargetWriter", "::" ]

LLVM

MINA32

CPP

program_repair

CPU

5,375

[ "<FIXS>", "enum", "KindTy", "{", "k_Immediate", ",", "k_Memory", ",", "k_Register", ",", "k_Token", "}", "Kind", ";", "<FIXE>" ]

[ "class", "MINA32Operand", ":", "public", "MCParsedAsmOperand", "{", "<BUGS>", "enum", "KindTy", "{", "k_Immediate", ",", "k_Memory", ",", "k_Register", ",", "k_Token", "}", "Kind", ";", "<BUGE>", "public", ":", "MINA32Operand", "(", "KindTy", "K", ")", ":", "MCParsedAsmOperand", "(", ")", ",", "Kind", "(", "K", ")", "{", "}" ]

GCC

rs6000

MD

next_suggestion

CPU

5,376

[ "}", ")" ]

[ "rs6000_emit_popcount", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", "DONE" ]

LLVM

X86

CPP

next_suggestion

CPU

5,377

[ "ByteOffset", "+=", "Idx", "/", "<NUM_LIT>", ";" ]

[ "case", "ISD", "::", "SCALAR_TO_VECTOR", ":", "return", "findEltLoadSrc", "(", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ld", ",", "ByteOffset", ")", ";", "case", "ISD", "::", "SRL", ":", "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "uint64_t", "Idx", "=", "Elt", ".", "getConstantOperandVal", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "Idx", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", "&&", "findEltLoadSrc", "(", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Ld", ",", "ByteOffset", ")", ")", "{" ]

LLVM

AArch64

TD

stmt_completion

CPU

5,378

[ "<", "[", "<NUM_LIT>", "]", ">", ";" ]

[ "def", "W15", ":", "AArch64Reg", "<", "<NUM_LIT>", ",", "<STR_LIT>", ">", ",", "DwarfRegNum" ]

GCC

rs6000

MD

stmt_completion

CPU

5,379

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_cpu_unit" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

5,380

[ "unsigned", "Reg", "=", "AMDGPU", "::", "VGPR_32RegClass", ".", "getRegister", "(", "i", ")", ";" ]

[ "Reserved", ".", "set", "(", "AMDGPU", "::", "VCC", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "VCC_HI", ")", ";", "}", "unsigned", "MaxNumSGPRs", "=", "ST", ".", "getMaxNumSGPRs", "(", "MF", ")", ";", "unsigned", "TotalNumSGPRs", "=", "AMDGPU", "::", "SGPR_32RegClass", ".", "getNumRegs", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MaxNumSGPRs", ";", "i", "<", "TotalNumSGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "AMDGPU", "::", "SGPR_32RegClass", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "for", "(", "auto", "Reg", ":", "AMDGPU", "::", "SReg_32RegClass", ")", "{", "Reserved", ".", "set", "(", "getSubReg", "(", "Reg", ",", "AMDGPU", "::", "hi16", ")", ")", ";", "Register", "Low", "=", "getSubReg", "(", "Reg", ",", "AMDGPU", "::", "lo16", ")", ";", "if", "(", "!", "AMDGPU", "::", "SGPR_LO16RegClass", ".", "contains", "(", "Low", ")", ")", "Reserved", ".", "set", "(", "Low", ")", ";", "}", "Register", "ScratchRSrcReg", "=", "MFI", "->", "getScratchRSrcReg", "(", ")", ";", "if", "(", "ScratchRSrcReg", "!=", "AMDGPU", "::", "NoRegister", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "ScratchRSrcReg", ")", ";", "}", "MCRegister", "StackPtrReg", "=", "MFI", "->", "getStackPtrOffsetReg", "(", ")", ";", "if", "(", "StackPtrReg", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "StackPtrReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "StackPtrReg", ")", ")", ";", "}", "MCRegister", "FrameReg", "=", "MFI", "->", "getFrameOffsetReg", "(", ")", ";", "if", "(", "FrameReg", ")", "{", "reserveRegisterTuples", "(", "Reserved", ",", "FrameReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "FrameReg", ")", ")", ";", "}", "if", "(", "hasBasePointer", "(", "MF", ")", ")", "{", "MCRegister", "BasePtrReg", "=", "getBaseRegister", "(", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "BasePtrReg", ")", ";", "assert", "(", "!", "isSubRegister", "(", "ScratchRSrcReg", ",", "BasePtrReg", ")", ")", ";", "}", "unsigned", "MaxNumVGPRs", "=", "ST", ".", "getMaxNumVGPRs", "(", "MF", ")", ";", "unsigned", "MaxNumAGPRs", "=", "MaxNumVGPRs", ";", "unsigned", "TotalNumVGPRs", "=", "AMDGPU", "::", "VGPR_32RegClass", ".", "getNumRegs", "(", ")", ";", "if", "(", "!", "ST", ".", "hasMAIInsts", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "MaxNumAGPRs", ";", "++", "i", ")", "{", "unsigned", "Reg", "=", "AMDGPU", "::", "AGPR_32RegClass", ".", "getRegister", "(", "i", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "Reg", ")", ";", "}", "}", "for", "(", "auto", "Reg", ":", "AMDGPU", "::", "AGPR_32RegClass", ")", "{", "Reserved", ".", "set", "(", "getSubReg", "(", "Reg", ",", "AMDGPU", "::", "hi16", ")", ")", ";", "}", "if", "(", "ST", ".", "hasGFX90AInsts", "(", ")", ")", "{", "if", "(", "MFI", "->", "usesAGPRs", "(", "MF", ")", ")", "{", "MaxNumVGPRs", "/", "=", "<NUM_LIT>", ";", "MaxNumAGPRs", "=", "MaxNumVGPRs", ";", "}", "else", "{", "if", "(", "MaxNumVGPRs", ">", "TotalNumVGPRs", ")", "{", "MaxNumAGPRs", "=", "MaxNumVGPRs", "-", "TotalNumVGPRs", ";", "MaxNumVGPRs", "=", "TotalNumVGPRs", ";", "}", "else", "MaxNumAGPRs", "=", "<NUM_LIT>", ";", "}", "}", "for", "(", "unsigned", "i", "=", "MaxNumVGPRs", ";", "i", "<", "TotalNumVGPRs", ";", "++", "i", ")", "{" ]

GCC

spu

MD

stmt_completion

MPU

5,381

[ "]", ")" ]

[ "(", "match_operand", ":", "V16QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_AVGB", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

5,382

[ "if", "(", "AM", ".", "Scale", "==", "<NUM_LIT>", "&&", "AM", ".", "HasBaseReg", ")", "return", "true", ";" ]

[ "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "AM", ".", "BaseOffs", "/", "<NUM_LIT>", ")", ")", "return", "false", ";", "}", "else", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "}", "else", "llvm_unreachable", "(", "<STR_LIT>", "unhandled generation", "<STR_LIT>", ")", ";", "if", "(", "AM", ".", "Scale", "==", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "AM", ".", "Scale", "==", "<NUM_LIT>", "&&", "AM", ".", "HasBaseReg", ")", "return", "true", ";", "return", "false", ";", "}", "else", "if", "(", "AS", "==", "AMDGPUAS", "::", "PRIVATE_ADDRESS", ")", "{", "return", "isLegalMUBUFAddressingMode", "(", "AM", ")", ";", "}", "else", "if", "(", "AS", "==", "AMDGPUAS", "::", "LOCAL_ADDRESS", "||", "AS", "==", "AMDGPUAS", "::", "REGION_ADDRESS", ")", "{", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "AM", ".", "BaseOffs", ")", ")", "return", "false", ";", "if", "(", "AM", ".", "Scale", "==", "<NUM_LIT>", ")", "return", "true", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

5,383

[ "MIB", ")", "{" ]

[ "InstructionSelector", "::", "ComplexRendererFns", "AMDGPUInstructionSelector", "::", "selectSmrdImm32", "(", "MachineOperand", "&", "Root", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "Root", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "SmallVector", "<", "GEPInfo", ",", "<NUM_LIT>", ">", "AddrInfo", ";", "getAddrModeInfo", "(", "*", "Root", ".", "getParent", "(", ")", ",", "MRI", ",", "AddrInfo", ")", ";", "if", "(", "AddrInfo", ".", "empty", "(", ")", "||", "AddrInfo", "[", "<NUM_LIT>", "]", ".", "SgprParts", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "None", ";", "const", "GEPInfo", "&", "GEPInfo", "=", "AddrInfo", "[", "<NUM_LIT>", "]", ";", "unsigned", "PtrReg", "=", "GEPInfo", ".", "SgprParts", "[", "<NUM_LIT>", "]", ";", "int64_t", "EncodedImm", "=", "AMDGPU", "::", "getSMRDEncodedOffset", "(", "STI", ",", "GEPInfo", ".", "Imm", ")", ";", "if", "(", "!", "isUInt", "<", "<NUM_LIT>", ">", "(", "EncodedImm", ")", ")", "return", "None", ";", "return", "{", "{", "[", "=", "]", "(", "MachineInstrBuilder", "&", "MIB", ")", "{", "MIB", ".", "addReg", "(", "PtrReg", ")", ";", "}", ",", "[", "=", "]", "(", "MachineInstrBuilder", "&" ]

LLVM

PowerPC

TD

stmt_completion

CPU

5,384

[ "pattern", ">", ",", "RecFormRel", ";" ]

[ "def", "NAME", ":", "XOForm_1", "<", "opcode", ",", "xo", ",", "oe", ",", "OOL", ",", "IOL", ",", "!", "strconcat", "(", "asmbase", ",", "!", "strconcat", "(", "<STR_LIT>", ",", "asmstr", ")", ")", ",", "itin", "," ]

LLVM

Hexagon

TD

stmt_completion

DSP

5,385

[ "<NUM_LIT>", ";" ]

[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=" ]

LLVM

PowerPC

CPP

program_repair

CPU

5,386

[ "<FIXS>", "case", "PPC", "::", "SLDI_rec", ":", "{", "<FIXE>", "<FIXS>", "TmpInst", ".", "setOpcode", "(", "Opcode", "==", "PPC", "::", "SLDI", "?", "PPC", "::", "RLDICR", ":", "PPC", "::", "RLDICR_rec", ")", ";", "<FIXE>" ]

[ "break", ";", "}", "case", "PPC", "::", "SLDI", ":", "<BUGS>", "case", "PPC", "::", "SLDIo", ":", "{", "<BUGE>", "MCInst", "TmpInst", ";", "int64_t", "N", "=", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "<BUGS>", "TmpInst", ".", "setOpcode", "(", "Opcode", "==", "PPC", "::", "SLDI", "?", "PPC", "::", "RLDICR", ":", "PPC", "::", "RLDICRo", ")", ";", "<BUGE>", "TmpInst", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "TmpInst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "N", ")", ")", ";" ]

LLVM

AMDGPU

CPP

program_repair

GPU

5,387

[ "<FIXS>", "if", "(", "EmitSwaitcnt", "!=", "<NUM_LIT>", ")", "{", "<FIXE>" ]

[ "}", "<BUGS>", "if", "(", "EmitSwaitcnt", "!=", "<NUM_LIT>", "||", "ForceEmit", "(", ")", ")", "{", "<BUGE>", "MachineInstr", "*", "OldWaitcnt", "=", "ScoreBrackets", "->", "getWaitcnt", "(", ")", ";", "int", "Imm", "=", "(", "!", "OldWaitcnt", ")", "?", "<NUM_LIT>", ":", "OldWaitcnt", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "OldWaitcnt", "||", "(", "AMDGPU", "::", "decodeVmcnt", "(", "IV", ",", "Imm", ")", "!=" ]

LLVM

DirectX

CPP

stmt_completion

Virtual ISA

5,388

[ "V", ")", ";" ]

[ "std", "::", "pair", "<", "unsigned", ",", "bool", ">", "lookup", "(", "const", "Value", "*", "V", ")", "const", "{", "return", "IDs", ".", "lookup", "(" ]

LLVM

AMDGPU

CPP

program_repair

GPU

5,389

[ "<FIXS>", "OperandMatchResultTyparseOperandArrayWithPrefix", "(", "const", "char", "*", "Prefix", ",", "OperandVector", "&", "Operands", ",", "AMDGPUOperand", "::", "ImmTy", "ImmTy", "=", "AMDGPUOperand", "::", "ImmTyNone", ",", "bool", "(", "*", "ConvertResult", ")", "(", "int64_t", "&", ")", "=", "nullptr", ")", ";", "<FIXE>" ]

[ "AMDGPUOperand", "::", "ImmTy", "ImmTy", "=", "AMDGPUOperand", "::", "ImmTyNone", ",", "bool", "(", "*", "ConvertResult", ")", "(", "int64_t", "&", ")", "=", "nullptr", ")", ";", "<BUGS>", "OperandMatchResultTy", "parseOperandArrayWithPrefix", "(", "const", "char", "*", "Prefix", ",", "OperandVector", "&", "Operands", ",", "AMDGPUOperand", "::", "ImmTy", "ImmTy", "=", "AMDGPUOperand", "::", "ImmTyNone", ",", "bool", "(", "*", "ConvertResult", ")", "(", "int64_t", "&", ")", "=", "nullptr", ")", ";", "<BUGE>", "OperandMatchResultTyparseNamedBit", "(", "const", "char", "*", "Name", ",", "OperandVector", "&", "Operands", "," ]

LLVM

Hexagon

TD

stmt_completion

DSP

5,390

[ "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Mu2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vs32" ]

GCC

i386

MD

next_suggestion

CPU

5,391

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "unspec_volatile", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPECV_LDMXCSR", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

5,392

[ "(", "OSABI", ")", ",", "OS", ",", "false", ")", ";" ]

[ "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "llvm", "::", "createSystemZObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ",", "uint8_t", "OSABI", ")", "{", "return", "createELFObjectWriter", "(", "llvm", "::", "make_unique", "<", "SystemZObjectWriter", ">" ]

LLVM

AArch64

TD

stmt_completion

CPU

5,393

[ "setFlags", ";" ]

[ "class", "BaseAddSubEReg", "<", "bit", "isSub", ",", "bit", "setFlags", ",", "RegisterClass", "dstRegtype", ",", "RegisterClass", "src1Regtype", ",", "Operand", "src2Regtype", ",", "string", "asm", ",", "SDPatternOperator", "OpNode", ">", ":", "I", "<", "(", "outs", "dstRegtype", ":", "$", "R1", ")", ",", "(", "ins", "src1Regtype", ":", "$", "R2", ",", "src2Regtype", ":", "$", "R3", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "dstRegtype", ":", "$", "R1", ",", "(", "OpNode", "src1Regtype", ":", "$", "R2", ",", "src2Regtype", ":", "$", "R3", ")", ")", "]", ">", ",", "Sched", "<", "[", "WriteIEReg", ",", "ReadI", ",", "ReadIEReg", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "ext", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isSub", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=" ]

GCC

arm

CPP

next_suggestion

CPU

5,394

[ "extract_constrain_insn_cached", "(", "first_insn", ")", ";" ]

[ "if", "(", "GET_CODE", "(", "body", ")", "!=", "COND_EXEC", ")", "break", ";", "n", "=", "get_attr_ce_count", "(", "insn", ")", ";", "if", "(", "arm_condexec_masklen", "+", "n", ">", "max", ")", "break", ";", "predicate", "=", "COND_EXEC_TEST", "(", "body", ")", ";", "code", "=", "get_arm_condition_code", "(", "predicate", ")", ";", "mask", "=", "(", "<NUM_LIT>", "<<", "n", ")", "-", "<NUM_LIT>", ";", "if", "(", "arm_current_cc", "==", "code", ")", "arm_condexec_mask", "|=", "(", "mask", "<<", "arm_condexec_masklen", ")", ";", "else", "if", "(", "arm_current_cc", "!=", "ARM_INVERSE_CONDITION_CODE", "(", "code", ")", ")", "break", ";", "arm_condexec_count", "++", ";", "arm_condexec_masklen", "+=", "n", ";", "if", "(", "JUMP_P", "(", "insn", ")", ")", "break", ";", "}" ]

GCC

loongarch

CPP

stmt_completion

CPU

5,395

[ ";" ]

[ "if", "(", "regno", "==", "RETURN_ADDR_REGNUM", ")", "return", "true", ";", "return", "false" ]

LLVM

TPC

CPP

stmt_completion

Virtual ISA

5,396

[ "locationDot", "+", "<NUM_LIT>", ")", ";" ]

[ "raw_string_ostream", "stream", "(", "valR", ")", ";", "if", "(", "CostModelOffset", ")", "{", "if", "(", "Argument", "*", "unknownVal", "=", "dyn_cast", "<", "Argument", ">", "(", "(", "(", "const", "SCEVUnknown", "*", ")", "scev", ")", "->", "getValue", "(", ")", ")", ")", "{", "for", "(", "size_t", "i", "=", "<NUM_LIT>", ";", "i", "<", "functionArgs", ".", "size", "(", ")", ";", "i", "++", ")", "{", "if", "(", "functionArgs", ".", "at", "(", "i", ")", "->", "getName", "(", ")", "==", "unknownVal", "->", "getName", "(", ")", ")", "{", "stream", "<<", "<STR_LIT>", "%", "<STR_LIT>", "+", "std", "::", "to_string", "(", "i", ")", ";", "stream", ".", "str", "(", ")", ";", "return", "valR", ";", "}", "}", "}", "}", "scev", "->", "print", "(", "stream", ")", ";", "stream", ".", "str", "(", ")", ";", "std", "::", "size_t", "locationDot", "=", "valR", ".", "find", "(", "'", ".", "'", ",", "<NUM_LIT>", ")", ";", "std", "::", "size_t", "TPCLoad", "=", "valR", ".", "find", "(", "<STR_LIT>", "TPCLoad", "<STR_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "TPCLoad", "!=", "std", "::", "string", "::", "npos", ")", "return", "valR", ";", "if", "(", "locationDot", "!=", "std", "::", "string", "::", "npos", ")", "valR", "=", "valR", ".", "substr", "(", "<NUM_LIT>", "," ]

GCC

ia64

MD

stmt_completion

CPU

5,397

[ ")", ")" ]

[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const_string", "<STR_LIT>" ]

LLVM

PowerPC

TD

stmt_completion

CPU

5,398

[ ",", "ptr_rc_nor0", ":", "$", "reg", ")", ";" ]

[ "let", "MIOperandInfo", "=", "(", "ops", "dispRIX16", ":", "$", "imm" ]

LLVM

Mips

CPP

next_suggestion

CPU

5,399

[ "if", "(", "Subtarget", ".", "isFPXX", "(", ")", ")", "return", "CSR_O32_FPXX_RegMask", ";" ]

[ "if", "(", "Subtarget", ".", "isABI_N64", "(", ")", ")", "return", "CSR_N64_RegMask", ";", "if", "(", "Subtarget", ".", "isABI_N32", "(", ")", ")", "return", "CSR_N32_RegMask", ";", "if", "(", "Subtarget", ".", "isFP64bit", "(", ")", ")", "return", "CSR_O32_FP64_RegMask", ";" ]