docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
GCC	rs6000	CPP	stmt_completion	CPU	5,100	[ "vrsave_mask", ")", ")", ")", ";" ]	[ "rtx", "vrsave", "=", "gen_rtx_REG", "(", "SImode", ",", "VRSAVE_REGNO", ")", ";", "if", "(", "TARGET_MACHO", ")", "emit_insn", "(", "gen_get_vrsave_internal", "(", "reg", ")", ")", ";", "else", "emit_insn", "(", "gen_rtx_SET", "(", "reg", ",", "vrsave", ")", ")", ";", "int", "offset", "=", "info", "->", "vrsave_save_offset", "+", "frame_off", ";", "emit_insn", "(", "gen_frame_store", "(", "reg", ",", "frame_reg_rtx", ",", "offset", ")", ")", ";", "emit_insn", "(", "gen_iorsi3", "(", "reg", ",", "reg", ",", "GEN_INT", "(", "info", "->" ]
LLVM	AArch64	TD	stmt_completion	CPU	5,101	[ ":", "$", "LHS", ",", "V128", ":", "$", "RHS", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v8i16", "(", "OpNode", "V128", ":", "$", "LHS", ",", "V128", ":", "$", "RHS", ")", ")", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "inst", "#", "<STR_LIT>", ")", "V128" ]
LLVM	AArch64	CPP	stmt_completion	CPU	5,102	[ ";" ]	[ "MCFixupKind", "Kind", "=", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "?", "MCFixupKind", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ":", "MCFixupKind", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "MCNumFixups", "+=", "<NUM_LIT>" ]
LLVM	X86	CPP	program_repair	CPU	5,103	[ "<FIXS>", "DAG", ".", "getIntPtrConstant", "(", "SplatIdx", ",", "dl", ")", ")", ";", "<FIXE>" ]	[ "if", "(", "!", "BaseShAmt", ")", "BaseShAmt", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "EltVT", ",", "InVec", ",", "<BUGS>", "DAG", ".", "getIntPtrConstant", "(", "SplatIdx", ")", ")", ";", "<BUGE>", "}", "}" ]
GCC	loongarch	CPP	code_generation	CPU	5,104	[ "static", "bool", "loongarch_canonicalize_int_order_test", "(", "enum", "rtx_code", "", "code", ",", "rtx", "", "cmp1", ",", "machine_mode", "mode", ")", "{", "HOST_WIDE_INT", "plus_one", ";", "if", "(", "loongarch_int_order_operand_ok_p", "(", "", "code", ",", "", "cmp1", ")", ")", "return", "true", ";", "if", "(", "CONST_INT_P", "(", "", "cmp1", ")", ")", "switch", "(", "", "code", ")", "{", "case", "LE", ":", "plus_one", "=", "trunc_int_for_mode", "(", "UINTVAL", "(", "", "cmp1", ")", "+", "<NUM_LIT>", ",", "mode", ")", ";", "if", "(", "INTVAL", "(", "", "cmp1", ")", "<", "plus_one", ")", "{", "", "code", "=", "LT", ";", "", "cmp1", "=", "force_reg", "(", "mode", ",", "GEN_INT", "(", "plus_one", ")", ")", ";", "return", "true", ";", "}", "break", ";", "case", "LEU", ":", "plus_one", "=", "trunc_int_for_mode", "(", "UINTVAL", "(", "", "cmp1", ")", "+", "<NUM_LIT>", ",", "mode", ")", ";", "if", "(", "plus_one", "!=", "<NUM_LIT>", ")", "{", "", "code", "=", "LTU", ";", "*", "cmp1", "=", "force_reg", "(", "mode", ",", "GEN_INT", "(", "plus_one", ")", ")", ";", "return", "true", ";", "}", "break", ";", "default", ":", "break", ";", "}", "return", "false", ";", "}" ]	[ "Return", "true", "if", "", "CMP1", "(", "of", "mode", "MODE", ")", "is", "a", "valid", "second", "operand", "for", "integer", "ordering", "test", "", "CODE", ",", "or", "if", "an", "equivalent", "combination", "can", "be", "formed", "by", "adjusting", "", "CODE", "and", "", "CMP1", ".", "When", "returning", "true", ",", "update", "", "CODE", "and", "", "CMP1", "with", "the", "chosen", "code", "and", "operand", ",", "otherwise", "leave", "them", "alone", "." ]
LLVM	SPIRV	CPP	next_suggestion	Virtual ISA	5,105	[ "MRI", ".", "setRegClass", "(", "Reg", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]	[ "SpirvTy", "=", "SpirvTy", "?", "SpirvTy", ":", "GR", "->", "getOrCreateSPIRVType", "(", "Ty", ",", "MIB", ")", ";", "GR", "->", "assignSPIRVTypeToVReg", "(", "SpirvTy", ",", "Reg", ",", "MIB", ".", "getMF", "(", ")", ")", ";", "GR", "->", "assignSPIRVTypeToVReg", "(", "SpirvTy", ",", "NewReg", ",", "MIB", ".", "getMF", "(", ")", ")", ";", "MIB", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addDef", "(", "Reg", ")", ".", "addUse", "(", "NewReg", ")", ".", "addUse", "(", "GR", "->", "getSPIRVTypeID", "(", "SpirvTy", ")", ")", ";", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "NewReg", ")", ";" ]
LLVM	AMDGPU	CPP	code_generation	GPU	5,106	[ "GCNSubtarget", "&", "GCNSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "FullFS", "(", "<STR_LIT>", "+promote-alloca,+load-store-opt,+enable-ds128,+sram-ecc,+xnack,", "<STR_LIT>", ")", ";", "if", "(", "isAmdHsaOS", "(", ")", ")", "FullFS", "+=", "<STR_LIT>", "+flat-for-global,+unaligned-buffer-access,+trap-handler,", "<STR_LIT>", ";", "FullFS", "+=", "<STR_LIT>", "+enable-prt-strict-null,", "<STR_LIT>", ";", "if", "(", "FS", ".", "find_lower", "(", "<STR_LIT>", "+wavefrontsize", "<STR_LIT>", ")", "!=", "StringRef", "::", "npos", ")", "{", "if", "(", "FS", ".", "find_lower", "(", "<STR_LIT>", "wavefrontsize16", "<STR_LIT>", ")", "==", "StringRef", "::", "npos", ")", "FullFS", "+=", "<STR_LIT>", "-wavefrontsize16,", "<STR_LIT>", ";", "if", "(", "FS", ".", "find_lower", "(", "<STR_LIT>", "wavefrontsize32", "<STR_LIT>", ")", "==", "StringRef", "::", "npos", ")", "FullFS", "+=", "<STR_LIT>", "-wavefrontsize32,", "<STR_LIT>", ";", "if", "(", "FS", ".", "find_lower", "(", "<STR_LIT>", "wavefrontsize64", "<STR_LIT>", ")", "==", "StringRef", "::", "npos", ")", "FullFS", "+=", "<STR_LIT>", "-wavefrontsize64,", "<STR_LIT>", ";", "}", "FullFS", "+=", "FS", ";", "ParseSubtargetFeatures", "(", "GPU", ",", "FullFS", ")", ";", "assert", "(", "!", "hasFP64", "(", ")", "\|\|", "(", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", ")", ")", ";", "if", "(", "!", "hasAddr64", "(", ")", "&&", "!", "FS", ".", "contains", "(", "<STR_LIT>", "flat-for-global", "<STR_LIT>", ")", ")", "{", "FlatForGlobal", "=", "true", ";", "}", "if", "(", "MaxPrivateElementSize", "==", "<NUM_LIT>", ")", "MaxPrivateElementSize", "=", "<NUM_LIT>", ";", "if", "(", "LDSBankCount", "==", "<NUM_LIT>", ")", "LDSBankCount", "=", "<NUM_LIT>", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "if", "(", "LocalMemorySize", "==", "<NUM_LIT>", ")", "LocalMemorySize", "=", "<NUM_LIT>", ";", "if", "(", "!", "HasMovrel", "&&", "!", "HasVGPRIndexMode", ")", "HasMovrel", "=", "true", ";", "}", "if", "(", "WavefrontSizeLog2", "==", "<NUM_LIT>", ")", "WavefrontSizeLog2", "=", "<NUM_LIT>", ";", "HasFminFmaxLegacy", "=", "getGeneration", "(", ")", "<", "AMDGPUSubtarget", "::", "VOLCANIC_ISLANDS", ";", "if", "(", "!", "FS", ".", "contains", "(", "<STR_LIT>", "+xnack", "<STR_LIT>", ")", "&&", "DoesNotSupportXNACK", "&&", "EnableXNACK", ")", "{", "ToggleFeature", "(", "AMDGPU", "::", "FeatureXNACK", ")", ";", "EnableXNACK", "=", "false", ";", "}", "if", "(", "DoesNotSupportSRAMECC", "&&", "EnableSRAMECC", ")", "{", "ToggleFeature", "(", "AMDGPU", "::", "FeatureSRAMECC", ")", ";", "EnableSRAMECC", "=", "false", ";", "}", "return", "*", "this", ";", "}" ]	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]
GCC	sh	MD	stmt_completion	CPU	5,107	[ ")" ]	[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>" ]
GCC	pa	MD	next_suggestion	CPU	5,108	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	5,109	[ "unsigned", "IID", "=", "cast", "<", "ConstantSDNode", ">", "(", "Node24", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";" ]	[ "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "bool", "IsIntrin", "=", "Node24", "->", "getOpcode", "(", ")", "==", "ISD", "::", "INTRINSIC_WO_CHAIN", ";", "SDValue", "LHS", "=", "IsIntrin", "?", "Node24", "->", "getOperand", "(", "<NUM_LIT>", ")", ":", "Node24", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "IsIntrin", "?", "Node24", "->", "getOperand", "(", "<NUM_LIT>", ")", ":", "Node24", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "NewOpcode", "=", "Node24", "->", "getOpcode", "(", ")", ";", "if", "(", "IsIntrin", ")", "{" ]
GCC	i386	MD	next_suggestion	CPU	5,110	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")" ]
LLVM	ARM	CPP	stmt_completion	CPU	5,111	[ "JTBB", ")", ";" ]	[ "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "CondPrior", ";", "MachineFunction", "::", "iterator", "BBi", "=", "BB", "->", "getIterator", "(", ")", ";", "MachineFunction", "::", "iterator", "OldPrior", "=", "std", "::", "prev", "(", "BBi", ")", ";", "MachineFunction", "::", "iterator", "OldNext", "=", "std", "::", "next", "(", "BBi", ")", ";", "bool", "B", "=", "TII", "->", "analyzeBranch", "(", "", "BB", ",", "TBB", ",", "FBB", ",", "Cond", ")", ";", "if", "(", "!", "B", "&&", "Cond", ".", "empty", "(", ")", "&&", "BB", "!=", "&", "MF", "->", "front", "(", ")", "&&", "!", "TII", "->", "analyzeBranch", "(", "", "OldPrior", ",", "TBB", ",", "FBB", ",", "CondPrior", ")", ")", "{", "BB", "->", "moveAfter", "(" ]
LLVM	Mips	CPP	next_suggestion	CPU	5,112	[ "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Imm", ")", ")", ";" ]	[ "if", "(", "HasRs", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getReg", "(", "Decoder", ",", "Mips", "::", "GPR32RegClassID", ",", "Rs", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getReg", "(", "Decoder", ",", "Mips", "::", "GPR32RegClassID", ",", "Rt", ")", ")", ")", ";" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	5,113	[ "getInstrIterator", "(", ")", ")", ")", ";" ]	[ "unsigned", "HexagonInstrInfo", "::", "nonDbgBundleSize", "(", "MachineBasicBlock", "::", "const_iterator", "BundleHead", ")", "const", "{", "assert", "(", "BundleHead", "->", "isBundle", "(", ")", "&&", "<STR_LIT>", "Not a bundle header", "<STR_LIT>", ")", ";", "auto", "MII", "=", "BundleHead", ".", "getInstrIterator", "(", ")", ";", "return", "nonDbgMICount", "(", "++", "MII", ",", "getBundleEnd", "(", "BundleHead", "." ]
LLVM	Mips	TD	stmt_completion	CPU	5,114	[ ">", ";" ]	[ "class", "ALIGN_DESC", ":", "ALIGN_DESC_BASE", "<", "<STR_LIT>", ",", "GPR32Opnd", ",", "uimm2", ",", "II_ALIGN" ]
GCC	pa	MD	next_suggestion	CPU	5,115	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "use", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "use", "(", "const_int", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AArch64	TD	next_suggestion	CPU	5,116	[ "let", "cmode", "=", "{", "<NUM_LIT>", ",", "Simm", "{", "<NUM_LIT>", "}", ",", "Simm", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", "}", ";" ]	[ "def", "_2S", ":", "NeonI_1VModImm", "<", "<NUM_LIT>", ",", "op", ",", "(", "outs", "VPR64", ":", "$", "Rd", ")", ",", "(", "ins", "VPR64", ":", "$", "src", ",", "neon_uimm8", ":", "$", "Imm", ",", "neon_mov_imm_LSL_operand", ":", "$", "Simm", ")", ",", "!", "strconcat", "(", "asmop", ",", "<STR_LIT>", ")", ",", "[", "(", "set", "(", "v2i32", "VPR64", ":", "$", "Rd", ")", ",", "(", "v2i32", "(", "opnode", "(", "v2i32", "VPR64", ":", "$", "src", ")", ",", "(", "v2i32", "(", "neonopnode", "timm", ":", "$", "Imm", ",", "neon_mov_imm_LSL_operand", ":", "$", "Simm", ")", ")", ")", ")", ")", "]", ",", "NoItinerary", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Simm", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	5,117	[ "return", "false", ";" ]	[ "Next", "=", "Name", ".", "find", "(", "'", ".", "'", ",", "Start", "+", "<NUM_LIT>", ")", ";", "StringRef", "ExtraToken", "=", "Name", ".", "slice", "(", "Start", ",", "Next", ")", ";", "if", "(", "isDataTypeToken", "(", "ExtraToken", ")", "&&", "doesIgnoreDataTypeSuffix", "(", "Mnemonic", ",", "ExtraToken", ")", ")", "continue", ";", "if", "(", "ExtraToken", "!=", "<STR_LIT>", ".n", "<STR_LIT>", ")", "{", "SMLoc", "Loc", "=", "SMLoc", "::", "getFromPointer", "(", "NameLoc", ".", "getPointer", "(", ")", "+", "Start", ")", ";", "Operands", ".", "push_back", "(", "ARMOperand", "::", "CreateToken", "(", "ExtraToken", ",", "Loc", ")", ")", ";", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "parseOperand", "(", "Operands", ",", "Mnemonic", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "true", ";", "}", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseOperand", "(", "Operands", ",", "Mnemonic", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", "unexpected token in argument list", "<STR_LIT>", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "CarrySetting", "&&", "shouldOmitCCOutOperand", "(", "Mnemonic", ",", "Operands", ")", ")", "{", "ARMOperand", "", "Op", "=", "static_cast", "<", "ARMOperand", "", ">", "(", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", "+", "<NUM_LIT>", ")", ";", "delete", "Op", ";", "}", "if", "(", "!", "isThumb", "(", ")", "&&", "Mnemonic", "==", "<STR_LIT>", "blx", "<STR_LIT>", "&&", "Operands", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "static_cast", "<", "ARMOperand", "", ">", "(", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "isImm", "(", ")", ")", "{", "ARMOperand", "", "Op", "=", "static_cast", "<", "ARMOperand", "", ">", "(", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", "+", "<NUM_LIT>", ")", ";", "delete", "Op", ";", "}", "if", "(", "!", "isThumb", "(", ")", "&&", "Operands", ".", "size", "(", ")", ">", "<NUM_LIT>", "&&", "(", "Mnemonic", "==", "<STR_LIT>", "ldrexd", "<STR_LIT>", "\|\|", "Mnemonic", "==", "<STR_LIT>", "strexd", "<STR_LIT>", ")", ")", "{", "bool", "isLoad", "=", "(", "Mnemonic", "==", "<STR_LIT>", "ldrexd", "<STR_LIT>", ")", ";", "unsigned", "Idx", "=", "isLoad", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "ARMOperand", "", "Op1", "=", "static_cast", "<", "ARMOperand", "", ">", "(", "Operands", "[", "Idx", "]", ")", ";", "ARMOperand", "", "Op2", "=", "static_cast", "<", "ARMOperand", "*", ">", "(", "Operands", "[", "Idx", "+", "<NUM_LIT>", "]", ")", ";", "const", "MCRegisterClass", "&", "MRC", "=", "MRI", "->", "getRegClass", "(", "ARM", "::", "GPRRegClassID", ")", ";", "if", "(", "Op1", "->", "isReg", "(", ")", "&&", "Op2", "->", "isReg", "(", ")", "&&", "MRC", ".", "contains", "(", "Op1", "->", "getReg", "(", ")", ")", "&&", "MRC", ".", "contains", "(", "Op2", "->", "getReg", "(", ")", ")", ")", "{", "unsigned", "Reg1", "=", "Op1", "->", "getReg", "(", ")", ";", "unsigned", "Reg2", "=", "Op2", "->", "getReg", "(", ")", ";", "unsigned", "Rt", "=", "MRI", "->", "getEncodingValue", "(", "Reg1", ")", ";", "unsigned", "Rt2", "=", "MRI", "->", "getEncodingValue", "(", "Reg2", ")", ";", "if", "(", "Rt", "+", "<NUM_LIT>", "!=", "Rt2", "\|\|", "(", "Rt", "&", "<NUM_LIT>", ")", ")", "{", "Error", "(", "Op2", "->", "getStartLoc", "(", ")", ",", "isLoad", "?", "<STR_LIT>", "destination operands must be sequential", "<STR_LIT>", ":", "<STR_LIT>", "source operands must be sequential", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "unsigned", "NewReg", "=", "MRI", "->", "getMatchingSuperReg", "(", "Reg1", ",", "ARM", "::", "gsub_0", ",", "&", "(", "MRI", "->", "getRegClass", "(", "ARM", "::", "GPRPairRegClassID", ")", ")", ")", ";", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", "+", "Idx", ",", "Operands", ".", "begin", "(", ")", "+", "Idx", "+", "<NUM_LIT>", ")", ";", "Operands", ".", "insert", "(", "Operands", ".", "begin", "(", ")", "+", "Idx", ",", "ARMOperand", "::", "CreateReg", "(", "NewReg", ",", "Op1", "->", "getStartLoc", "(", ")", ",", "Op2", "->", "getEndLoc", "(", ")", ")", ")", ";", "delete", "Op1", ";", "delete", "Op2", ";", "}", "}" ]
LLVM	X86	CPP	stmt_completion	CPU	5,118	[ ")", "{" ]	[ "std", "::", "unique_ptr", "<", "ScheduleDAGMutation", ">", "createX86MacroFusionDAGMutation", "(" ]
GCC	tilepro	CPP	stmt_completion	VLIW	5,119	[ "]", ";" ]	[ "static", "enum", "insn_code", "tilepro_multiply_get_opcode", "(", "const", "struct", "tilepro_multiply_insn_seq_entry", "*", "entry", ")", "{", "return", "tilepro_multiply_insn_seq_decode_opcode", "[", "entry", "->", "compressed_opcode" ]
LLVM	ARM	TD	next_suggestion	CPU	5,120	[ "}", "]", ";" ]	[ "def", "vfp_f32imm", ":", "Operand", "<", "f32", ">", ",", "PatLeaf", "<", "(", "f32", "fpimm", ")", ",", "[", "{", "return", "ARM_AM", ":", ":", "getFP32Imm", "(", "N", "-", ">", "getValueAPF", "(", ")", ")", "!", "=", "-", "<NUM_LIT>", ";", "}", "]", ",", "vfp_f32imm_xform", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "FPImmOperand", ";", "let", "GISelPredicateCode", "=", "[", "{", "const", "auto", "&", "MO", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "MO", ".", "isFPImm", "(", ")", ")", "return", "false", ";", "return", "ARM_AM", ":", ":", "getFP32Imm", "(", "MO", ".", "getFPImm", "(", ")", "-", ">", "getValueAPF", "(", ")", ")", "!", "=", "-", "<NUM_LIT>", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	5,121	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "}", ";" ]	[ "def", "v4i16_indexed", ":", "BaseSIMDIndexed", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opc", ",", "V64", ",", "V64", ",", "V128_lo", ",", "VectorIndexH", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v4i16", "V64", ":", "$", "Rd", ")", ",", "(", "OpNode", "(", "v4i16", "V64", ":", "$", "Rn", ")", ",", "(", "v4i16", "(", "AArch64duplane16", "(", "v8i16", "V128_lo", ":", "$", "Rm", ")", ",", "VectorIndexH", ":", "$", "idx", ")", ")", ")", ")", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "idx", ";" ]
LLVM	CellSPU	CPP	program_repair	MPU	5,122	[ "<FIXS>", "VarArgsFrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "StackSlotSize", ",", "ArgOffset", ",", "true", ",", "false", ")", ";", "<FIXE>" ]	[ "for", "(", ";", "ArgRegIdx", "!=", "NumArgRegs", ";", "++", "ArgRegIdx", ")", "{", "<BUGS>", "VarArgsFrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "StackSlotSize", ",", "ArgOffset", ")", ";", "<BUGE>", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "VarArgsFrameIndex", ",", "PtrVT", ")", ";", "SDValue", "ArgVal", "=", "DAG", ".", "getRegister", "(", "ArgRegs", "[", "ArgRegIdx", "]", ",", "MVT", "::", "v16i8", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "ArgVal", ",", "FIN", ",", "NULL", ",", "<NUM_LIT>", ")", ";" ]
GCC	sparc	MD	next_suggestion	CPU	5,123	[ "<STR_LIT>" ]	[ "(", "unspec", ":", "P", "[", "(", "fpcscond", ":", "FPCSMODE", "(", "match_operand", ":", "FPCSMODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "FPCSMODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_FPCMPSHL", ")", ")", "]", "<STR_LIT>" ]
GCC	mn10300	CPP	stmt_completion	MPU	5,124	[ "CC_REG", ")", ";" ]	[ "insn", "=", "emit_insn_after", "(", "gen_setlb", "(", ")", ",", "label", ")", ";", "label", "=", "gen_label_rtx", "(", ")", ";", "emit_label_after", "(", "label", ",", "insn", ")", ";", "DUMP", "(", "<STR_LIT>", "Created new loop-back label:", "<STR_LIT>", ",", "label", ")", ";", "}", "else", "{", "DUMP", "(", "<STR_LIT>", "Inserting SETLB insn before:", "<STR_LIT>", ",", "label", ")", ";", "emit_insn_before", "(", "gen_setlb", "(", ")", ",", "label", ")", ";", "}", "comparison", "=", "XEXP", "(", "SET_SRC", "(", "PATTERN", "(", "branch", ")", ")", ",", "<NUM_LIT>", ")", ";", "cmp_reg", "=", "XEXP", "(", "comparison", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "REG_P", "(", "cmp_reg", ")", ")", ";", "gcc_assert", "(", "REGNO", "(", "cmp_reg", ")", "==" ]
LLVM	Mips	CPP	next_suggestion	CPU	5,125	[ "default", ":" ]	[ "CAP_ATOMIC_POSTRA_CASES", "(", "LOAD_ADD", ",", "false", ")", "CAP_ATOMIC_POSTRA_CASES", "(", "LOAD_SUB", ",", "false", ")", "CAP_ATOMIC_POSTRA_CASES", "(", "LOAD_AND", ",", "false", ")", "CAP_ATOMIC_POSTRA_CASES", "(", "LOAD_OR", ",", "false", ")", "CAP_ATOMIC_POSTRA_CASES", "(", "LOAD_XOR", ",", "false", ")", "CAP_ATOMIC_POSTRA_CASES", "(", "LOAD_NAND", ",", "false", ")", "CAP_ATOMIC_POSTRA_CASES", "(", "LOAD_MIN", ",", "true", ")", "CAP_ATOMIC_POSTRA_CASES", "(", "LOAD_MAX", ",", "true", ")", "CAP_ATOMIC_POSTRA_CASES", "(", "LOAD_UMIN", ",", "true", ")", "CAP_ATOMIC_POSTRA_CASES", "(", "LOAD_UMAX", ",", "true", ")", "CAP_ATOMIC_POSTRA_CASES", "(", "SWAP", ",", "false", ")", "case", "Mips", "::", "CAP_ATOMIC_SWAP_CAP", ":", "*", "IsCapabilityArg", "=", "true", ";", "return", "Mips", "::", "CAP_ATOMIC_SWAP_CAP_POSTRA", ";" ]
GCC	m32c	CPP	program_repair	MPU	5,126	[ "<FIXS>", "m32c_compare_redundant", "(", "rtx_insn", "", "cmp", ",", "rtx", "", "operands", ")", "<FIXE>", "<FIXS>", "rtx_insn", "*", "prev", ";", "rtx", "pp", ",", "next", ";", "<FIXE>" ]	[ "static", "bool", "<BUGS>", "m32c_compare_redundant", "(", "rtx", "cmp", ",", "rtx", "*", "operands", ")", "<BUGE>", "{", "int", "flags_needed", ";", "int", "pflags", ";", "<BUGS>", "rtx", "prev", ",", "pp", ",", "next", ";", "<BUGE>", "rtx", "op0", ",", "op1", ";", "#", "if", "DEBUG_CMPint", "prev_icode", ",", "i", ";" ]
LLVM	SPIRV	CPP	next_suggestion	Virtual ISA	5,127	[ "Reqs", ".", "addExtension", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "SPV_EXT_shader_atomic_float_min_max", ")", ";" ]	[ "Reqs", ".", "addExtension", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "SPV_EXT_shader_atomic_float_add", ")", ";", "switch", "(", "BitWidth", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "!", "ST", ".", "canUseExtension", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "SPV_EXT_shader_atomic_float16_add", ")", ")", "report_fatal_error", "(", "ATOM_FLT_REQ_EXT_MSG", "(", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ",", "false", ")", ";", "Reqs", ".", "addExtension", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "SPV_EXT_shader_atomic_float16_add", ")", ";", "Reqs", ".", "addCapability", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "AtomicFloat16AddEXT", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "Reqs", ".", "addCapability", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "AtomicFloat32AddEXT", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "Reqs", ".", "addCapability", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "AtomicFloat64AddEXT", ")", ";", "break", ";", "default", ":", "report_fatal_error", "(", "<STR_LIT>", "Unexpected floating-point type width in atomic float instruction", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "if", "(", "!", "ST", ".", "canUseExtension", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "SPV_EXT_shader_atomic_float_min_max", ")", ")", "report_fatal_error", "(", "ATOM_FLT_REQ_EXT_MSG", "(", "<STR_LIT>", "_min_max", "<STR_LIT>", ")", ",", "false", ")", ";" ]
GCC	rs6000	CPP	next_suggestion	CPU	5,128	[ "}" ]	[ "rtx", "op0", "=", "expand_expr", "(", "arg0", ",", "NULL_RTX", ",", "VOIDmode", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "expand_expr", "(", "arg1", ",", "NULL_RTX", ",", "VOIDmode", ",", "<NUM_LIT>", ")", ";", "rtx", "op2", "=", "expand_expr", "(", "arg2", ",", "NULL_RTX", ",", "VOIDmode", ",", "<NUM_LIT>", ")", ";", "rtx", "pat", ",", "addr", ";", "enum", "machine_mode", "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "enum", "machine_mode", "mode1", "=", "Pmode", ";", "enum", "machine_mode", "mode2", "=", "Pmode", ";", "if", "(", "arg0", "==", "error_mark_node", "\|\|", "arg1", "==", "error_mark_node", "\|\|", "arg2", "==", "error_mark_node", ")", "return", "const0_rtx", ";", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op0", ",", "tmode", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "tmode", ",", "op0", ")", ";", "op2", "=", "copy_to_mode_reg", "(", "mode2", ",", "op2", ")", ";", "if", "(", "op1", "==", "const0_rtx", ")", "{", "addr", "=", "gen_rtx_MEM", "(", "tmode", ",", "op2", ")", ";", "}", "else", "{", "op1", "=", "copy_to_mode_reg", "(", "mode1", ",", "op1", ")", ";", "addr", "=", "gen_rtx_MEM", "(", "tmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "op1", ",", "op2", ")", ")", ";" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	5,129	[ ")", ")", "return", "SDValue", "(", ")", ";" ]	[ "Users", ".", "push_back", "(", "std", "::", "make_pair", "(", "User", ",", "Index", ")", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ArgChains", ";", "for", "(", "auto", "UserAndIndex", ":", "Users", ")", "{", "SDNode", "", "User", "=", "UserAndIndex", ".", "first", ";", "unsigned", "Offset", "=", "User", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getStoreSize", "(", ")", "", "UserAndIndex", ".", "second", ";", "SDValue", "Ptr", "=", "DAG", ".", "getMemBasePlusOffset", "(", "LD", "->", "getBasePtr", "(", ")", ",", "TypeSize", "::", "getFixed", "(", "Offset", ")", ",", "DL", ")", ";", "SDValue", "EltLoad", "=", "DAG", ".", "getLoad", "(", "User", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "DL", ",", "LD", "->", "getChain", "(", ")", ",", "Ptr", ",", "LD", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "Offset", ")", ",", "LD", "->", "getOriginalAlign", "(", ")", ",", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "LD", "->", "getAAInfo", "(", ")", ")", ";", "DCI", ".", "CombineTo", "(", "User", ",", "EltLoad", ",", "true", ")", ";", "ArgChains", ".", "push_back", "(", "EltLoad", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "SDValue", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "DL", ",", "MVT", "::", "Other", ",", "ArgChains", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "Chain", ")", ";", "DCI", ".", "AddToWorklist", "(", "Chain", ".", "getNode", "(", ")", ")", ";", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "LdVT", ".", "isVector", "(", ")", "\|\|", "LdVT", ".", "isInteger", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Replicate", ";", "SmallVector", "<", "SDNode", "", ",", "<NUM_LIT>", ">", "OtherUses", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "N", "->", "use_begin", "(", ")", ",", "UE", "=", "N", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "if", "(", "Replicate", ")", "return", "SDValue", "(", ")", ";", "Replicate", "=", "SDValue", "(", "", "UI", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", ")", "OtherUses", ".", "push_back", "(", "*", "UI", ")", ";", "}", "if", "(", "!", "Replicate", "\|\|", "OtherUses", ".", "empty", "(" ]
GCC	aarch64	CPP	stmt_completion	CPU	5,130	[ "_", "a", "==", "<NUM_LIT>", ")", ";" ]	[ "vceqzq_p8", "(", "poly8x16_t", "_", "_", "a", ")", "{", "return", "(", "uint8x16_t", ")", "(", "_" ]
LLVM	Mips	TD	stmt_completion	CPU	5,131	[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]	[ "class", "BNEGI_B_ENC", ":", "MSA_BIT_B_FMT", "<" ]
LLVM	PIC16	CPP	stmt_completion	MPU	5,132	[ ")", ")", ";" ]	[ "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "Op", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "return", "Op", ";", "if", "(", "(", "Op", ".", "getNumOperands", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Do not know how to return this many arguments!", "<STR_LIT>", ")", ";", "abort", "(", ")", ";", "}", "unsigned", "NumRet", "=", "(", "Op", ".", "getNumOperands", "(", ")", "/", "<NUM_LIT>", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "Function", "", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "std", "::", "string", "FuncName", "=", "F", "->", "getName", "(", ")", ";", "const", "char", "", "tmpName", "=", "createESName", "(", "PAN", "::", "getFrameLabel", "(", "FuncName" ]
GCC	i386	MD	next_suggestion	CPU	5,133	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "match_operand", ":", "<", "sseintvecmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI2_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VPERMI2", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	5,134	[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "F2_sffixupd", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_3b470976", ",", "TypeM", ">", ",", "Enc_5ab2be", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
GCC	i386	CPP	code_generation	CPU	5,135	[ "void", "ix86_split_copysign_const", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "mode", ",", "vmode", ";", "rtx", "dest", ",", "op0", ",", "mask", ",", "x", ";", "dest", "=", "operands", "[", "<NUM_LIT>", "]", ";", "op0", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mask", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "vmode", "=", "GET_MODE", "(", "mask", ")", ";", "dest", "=", "lowpart_subreg", "(", "vmode", ",", "dest", ",", "mode", ")", ";", "x", "=", "gen_rtx_AND", "(", "vmode", ",", "dest", ",", "mask", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "x", ")", ")", ";", "if", "(", "op0", "!=", "CONST0_RTX", "(", "vmode", ")", ")", "{", "x", "=", "gen_rtx_IOR", "(", "vmode", ",", "dest", ",", "op0", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "x", ")", ")", ";", "}", "}" ]	[ "Deconstruct", "a", "copysign", "operation", "into", "bit", "masks", ".", "Operand", "0", "is", "known", "to", "be", "a", "constant", ",", "and", "so", "has", "already", "been", "expanded", "into", "a", "vector", "constant", "." ]
GCC	rs6000	CPP	code_generation	CPU	5,136	[ "int", "rbt_find", "(", "struct", "rbt_strings", "", "t", ",", "char", "", "str", ")", "{", "struct", "rbt_string_node", "*", "curr", "=", "t", "->", "rbt_root", ";", "while", "(", "curr", "!=", "t", "->", "rbt_nil", ")", "{", "int", "cmp", "=", "strcmp", "(", "str", ",", "curr", "->", "str", ")", ";", "if", "(", "cmp", "<", "<NUM_LIT>", ")", "curr", "=", "curr", "->", "left", ";", "else", "if", "(", "cmp", ">", "<NUM_LIT>", ")", "curr", "=", "curr", "->", "right", ";", "else", "return", "<NUM_LIT>", ";", "}", "return", "<NUM_LIT>", ";", "}" ]	[ "Return", "1", "if", "STR", "is", "in", "the", "red-black", "tree", ",", "else", "0", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	5,137	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	5,138	[ "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	5,139	[ "true", ";" ]	[ "bool", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return" ]
LLVM	Mips	CPP	next_suggestion	CPU	5,140	[ "checkRegDefsUses", "(", "RegDefs", ",", "RegUses", ",", "MI", ",", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ",", "MI", ".", "getNumOperands", "(", ")", ")", ";" ]	[ "if", "(", "MI", ".", "isCall", "(", ")", ")", "RegDefs", ".", "set", "(", "Mips", "::", "RA", ")", ";", "if", "(", "MI", ".", "isBranch", "(", ")", ")", "{" ]
LLVM	TLCS900	TD	stmt_completion	MPU	5,141	[ "Value", "=", "val", ";" ]	[ "class", "SourceMode", "<", "bits", "<", "<NUM_LIT>", ">", "val", ">", "{", "bits", "<", "<NUM_LIT>", ">" ]
GCC	tilegx	MD	next_suggestion	VLIW	5,142	[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]	[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
GCC	arm	CPP	stmt_completion	CPU	5,143	[ "i", ";" ]	[ "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld4v4si", "(", "(", "const", "_", "_", "builtin_neon_si", "*", ")", "_", "_", "a", ")", ";", "return", "_", "_", "rv", ".", "_", "_" ]
LLVM	X86	CPP	program_repair	CPU	5,144	[ "<FIXS>", "emitConstant", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImmedValue", "(", ")", ",", "sizeOfImm", "(", "Desc", ")", ")", ";", "<FIXE>", "<FIXS>", "emitConstant", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImmedValue", "(", ")", ",", "sizeOfImm", "(", "Desc", ")", ")", ";", "<FIXE>" ]	[ "emitRegModRMByte", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "getX86RegNum", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";", "if", "(", "MI", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "<BUGS>", "emitConstant", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImmedValue", "(", ")", ",", "sizeOfPtr", "(", "Desc", ")", ")", ";", "<BUGE>", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MCE", ".", "emitByte", "(", "BaseOpcode", ")", ";", "emitMemModRMByte", "(", "MI", ",", "<NUM_LIT>", ",", "getX86RegNum", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";", "if", "(", "MI", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "+", "<NUM_LIT>", ")", "<BUGS>", "emitConstant", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImmedValue", "(", ")", ",", "sizeOfPtr", "(", "Desc", ")", ")", ";", "<BUGE>", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
GCC	sh	CPP	code_generation	CPU	5,145	[ "rtx", "shmedia_prepare_call_address", "(", "rtx", "fnaddr", ",", "int", "is_sibcall", ")", "{", "int", "is_sym", ";", "fnaddr", "=", "XEXP", "(", "fnaddr", ",", "<NUM_LIT>", ")", ";", "is_sym", "=", "GET_CODE", "(", "fnaddr", ")", "==", "SYMBOL_REF", ";", "if", "(", "flag_pic", "&&", "is_sym", ")", "{", "if", "(", "!", "SYMBOL_REF_LOCAL_P", "(", "fnaddr", ")", ")", "{", "rtx", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "if", "(", "is_sibcall", ")", "emit_insn", "(", "gen_symGOT2reg", "(", "reg", ",", "fnaddr", ")", ")", ";", "else", "emit_insn", "(", "gen_symGOTPLT2reg", "(", "reg", ",", "fnaddr", ")", ")", ";", "fnaddr", "=", "reg", ";", "}", "else", "{", "fnaddr", "=", "gen_sym2PIC", "(", "fnaddr", ")", ";", "PUT_MODE", "(", "fnaddr", ",", "Pmode", ")", ";", "}", "}", "if", "(", "!", "TARGET_PT_FIXED", "&&", "(", "!", "is_sym", "\|\|", "TARGET_INVALID_SYMBOLS", ")", "&&", "(", "!", "REG_P", "(", "fnaddr", ")", "\|\|", "!", "TARGET_REGISTER_P", "(", "REGNO", "(", "fnaddr", ")", ")", ")", ")", "{", "rtx", "tr", "=", "gen_reg_rtx", "(", "PDImode", ")", ";", "emit_insn", "(", "gen_ptabs", "(", "tr", ",", "fnaddr", ")", ")", ";", "fnaddr", "=", "tr", ";", "}", "else", "if", "(", "!", "target_reg_operand", "(", "fnaddr", ",", "Pmode", ")", ")", "fnaddr", "=", "copy_to_mode_reg", "(", "Pmode", ",", "fnaddr", ")", ";", "return", "fnaddr", ";", "}" ]	[ "FNADDR", "is", "the", "MEM", "expression", "from", "a", "call", "expander", ".", "Return", "an", "address", "to", "use", "in", "an", "SHmedia", "insn", "pattern", "." ]
GCC	mips	MD	stmt_completion	CPU	5,146	[ ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	nios2	MD	stmt_completion	MPU	5,147	[ ")", "]", ")", "]" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	i386	CPP	next_suggestion	CPU	5,148	[ "m", "=", "adjust_address", "(", "op0", ",", "V2SFmode", ",", "<NUM_LIT>", ")", ";" ]	[ "zero", "=", "op0", ";", "}", "else", "{", "zero", "=", "CONST0_RTX", "(", "V2DFmode", ")", ";", "}", "m", "=", "adjust_address", "(", "op1", ",", "DFmode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_sse2_loadlpd", "(", "op0", ",", "zero", ",", "m", ")", ")", ";", "m", "=", "adjust_address", "(", "op1", ",", "DFmode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_sse2_loadhpd", "(", "op0", ",", "op0", ",", "m", ")", ")", ";", "}", "else", "{", "rtx", "t", ";", "if", "(", "TARGET_AVX", "\|\|", "TARGET_SSE_UNALIGNED_LOAD_OPTIMAL", "\|\|", "TARGET_SSE_PACKED_SINGLE_INSN_OPTIMAL", "\|\|", "optimize_insn_for_size_p", "(", ")", ")", "{", "if", "(", "GET_MODE", "(", "op0", ")", "!=", "V4SFmode", ")", "{", "or", "ig_op0", "=", "op0", ";", "op0", "=", "gen_reg_rtx", "(", "V4SFmode", ")", ";", "}", "op1", "=", "gen_lowpart", "(", "V4SFmode", ",", "op1", ")", ";", "emit_insn", "(", "gen_sse_loadups", "(", "op0", ",", "op1", ")", ")", ";", "if", "(", "or", "ig_op0", ")", "emit_move_insn", "(", "or", "ig_op0", ",", "gen_lowpart", "(", "GET_MODE", "(", "or", "ig_op0", ")", ",", "op0", ")", ")", ";", "return", ";", "}", "if", "(", "mode", "!=", "V4SFmode", ")", "t", "=", "gen_reg_rtx", "(", "V4SFmode", ")", ";", "else", "t", "=", "op0", ";", "if", "(", "TARGET_SSE_PARTIAL_REG_DEPENDENCY", ")", "emit_move_insn", "(", "t", ",", "CONST0_RTX", "(", "V4SFmode", ")", ")", ";", "else", "emit_clobber", "(", "t", ")", ";", "m", "=", "adjust_address", "(", "op1", ",", "V2SFmode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_sse_loadlps", "(", "t", ",", "t", ",", "m", ")", ")", ";", "m", "=", "adjust_address", "(", "op1", ",", "V2SFmode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_sse_loadhps", "(", "t", ",", "t", ",", "m", ")", ")", ";", "if", "(", "mode", "!=", "V4SFmode", ")", "emit_move_insn", "(", "op0", ",", "gen_lowpart", "(", "mode", ",", "t", ")", ")", ";", "}", "}", "else", "if", "(", "MEM_P", "(", "op0", ")", ")", "{", "if", "(", "TARGET_SSE2", "&&", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_INT", ")", "{", "op0", "=", "gen_lowpart", "(", "V16QImode", ",", "op0", ")", ";", "op1", "=", "gen_lowpart", "(", "V16QImode", ",", "op1", ")", ";", "emit_insn", "(", "gen_sse2_storedquv16qi", "(", "op0", ",", "op1", ")", ")", ";", "}", "else", "if", "(", "TARGET_SSE2", "&&", "mode", "==", "V2DFmode", ")", "{", "if", "(", "TARGET_AVX", "\|\|", "TARGET_SSE_UNALIGNED_STORE_OPTIMAL", "\|\|", "TARGET_SSE_PACKED_SINGLE_INSN_OPTIMAL", "\|\|", "optimize_insn_for_size_p", "(", ")", ")", "emit_insn", "(", "gen_sse2_storeupd", "(", "op0", ",", "op1", ")", ")", ";", "else", "{", "m", "=", "adjust_address", "(", "op0", ",", "DFmode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_sse2_storelpd", "(", "m", ",", "op1", ")", ")", ";", "m", "=", "adjust_address", "(", "op0", ",", "DFmode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_sse2_storehpd", "(", "m", ",", "op1", ")", ")", ";", "}", "}", "else", "{", "if", "(", "mode", "!=", "V4SFmode", ")", "op1", "=", "gen_lowpart", "(", "V4SFmode", ",", "op1", ")", ";", "if", "(", "TARGET_AVX", "\|\|", "TARGET_SSE_UNALIGNED_STORE_OPTIMAL", "\|\|", "TARGET_SSE_PACKED_SINGLE_INSN_OPTIMAL", "\|\|", "optimize_insn_for_size_p", "(", ")", ")", "{", "op0", "=", "gen_lowpart", "(", "V4SFmode", ",", "op0", ")", ";", "emit_insn", "(", "gen_sse_storeups", "(", "op0", ",", "op1", ")", ")", ";", "}", "else", "{" ]
LLVM	AArch64	CPP	code_generation	CPU	5,149	[ "bool", "AArch64StackTaggingPreRA", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Func", ")", "{", "MF", "=", "&", "Func", ";", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "AFI", "=", "MF", "->", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "AArch64InstrInfo", "", ">", "(", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "static_cast", "<", "const", "AArch64RegisterInfo", "", ">", "(", "MF", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "MFI", "=", "&", "MF", "->", "getFrameInfo", "(", ")", ";", "ReTags", ".", "clear", "(", ")", ";", "assert", "(", "MRI", "->", "isSSA", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "******** AArch64 Stack Tagging PreRA ******\\n", "<STR_LIT>", "<<", "<STR_LIT>", "******** Function: ", "<STR_LIT>", "<<", "MF", "->", "getName", "(", ")", "<<", "'", "\\n", "'", ")", ";", "SmallSetVector", "<", "int", ",", "<NUM_LIT>", ">", "TaggedSlots", ";", "for", "(", "auto", "&", "BB", ":", "", "MF", ")", "{", "for", "(", "auto", "&", "I", ":", "BB", ")", "{", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "ReTags", ".", "push_back", "(", "&", "I", ")", ";", "int", "FI", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "TaggedSlots", ".", "insert", "(", "FI", ")", ";", "assert", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", ";", "}", "}", "}", "for", "(", "int", "FI", ":", "TaggedSlots", ")", "MFI", "->", "setObjectSSPLayout", "(", "FI", ",", "MachineFrameInfo", "::", "SSPLK_None", ")", ";", "if", "(", "ReTags", ".", "empty", "(", ")", ")", "return", "false", ";", "if", "(", "mayUseUncheckedLoadStore", "(", ")", ")", "uncheckLoadsAndStores", "(", ")", ";", "Optional", "<", "int", ">", "BaseSlot", "=", "findFirstSlotCandidate", "(", ")", ";", "if", "(", "BaseSlot", ")", "AFI", "->", "setTaggedBasePointerIndex", "(", "", "BaseSlot", ")", ";", "for", "(", "auto", "", "I", ":", "ReTags", ")", "{", "int", "FI", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "int", "Tag", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "Register", "Base", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Tag", "==", "<NUM_LIT>", "&&", "FI", "==", "BaseSlot", ")", "{", "BuildMI", "(", "", "I", "->", "getParent", "(", ")", ",", "I", ",", "{", "}", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "}", "}", "return", "true", ";", "}" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM	AArch64	TD	stmt_completion	CPU	5,150	[ ",", "(", "instregex", "<STR_LIT>", ")", ">", ";" ]	[ "def", ":", "InstRW", "<", "[", "A64FXWrite_6Cyc_GI3", "]" ]
GCC	s390	MD	program_repair	MPU	5,151	[ "<FIXS>", "emit_insn", "(", "gen_fix_trunctddi2_dfp", "(", "operands", "[", "<NUM_LIT>", "]", ",", "temp", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", "<FIXE>", "<FIXS>", "emit_insn", "(", "gen_fix_trunctddi2_dfp", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", "<FIXE>" ]	[ "emit_jump_insn", "(", "gen_blt", "(", "label1", ")", ")", "emit_insn", "(", "gen_subtd3", "(", "temp", ",", "operands", "[", "<NUM_LIT>", "]", ",", "CONST_DOUBLE_FROM_REAL_VALUE", "(", "sub", ",", "TDmode", ")", ")", ")", "<BUGS>", "emit_insn", "(", "gen_fix_trunctddi2", "(", "operands", "[", "<NUM_LIT>", "]", ",", "temp", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", "<BUGE>", "emit_jump", "(", "label2", ")", "emit_label", "(", "label1", ")", "<BUGS>", "emit_insn", "(", "gen_fix_trunctddi2", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", "<BUGE>", "emit_label", "(", "label2", ")", "DONE", "}", ")" ]
LLVM	ARM	CPP	stmt_completion	CPU	5,152	[ "PrevI", ";" ]	[ "const", "std", "::", "vector", "<", "MachineBasicBlock", "", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "ee", "=", "JTBBs", ".", "size", "(", ")", ";", "j", "!=", "ee", ";", "++", "j", ")", "{", "MachineBasicBlock", "", "MBB", "=", "JTBBs", "[", "j", "]", ";", "unsigned", "DstOffset", "=", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "if", "(", "ByteOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "", "<NUM_LIT>", ")", "ByteOk", "=", "false", ";", "unsigned", "TBHLimit", "=", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "", "<NUM_LIT>", ";", "if", "(", "HalfWordOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "TBHLimit", ")", "HalfWordOk", "=", "false", ";", "if", "(", "!", "ByteOk", "&&", "!", "HalfWordOk", ")", "break", ";", "}", "if", "(", "ByteOk", "\|\|", "HalfWordOk", ")", "{", "MachineBasicBlock", "", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "BaseRegKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "if", "(", "!", "BaseRegKill", ")", "continue", ";", "unsigned", "IdxReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "IdxRegKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "PrevI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "B", "=", "MBB", "->", "begin", "(", ")", ";", "while", "(", "PrevI", "!=", "B", "&&", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "--", "PrevI", ";", "if", "(", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "continue", ";", "MachineInstr", "", "AddrMI", "=" ]
LLVM	PowerPC	TD	stmt_completion	CPU	5,153	[ "add", ">", ";" ]	[ "return", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "<", "<NUM_LIT>", "&", "&", "!", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "def", "NonDSFormSextLoadi32", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "sextloadi32", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "<", "<NUM_LIT>", "&", "&", "!", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "def", "quadwOffsetLoad", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "def", "quadwOffsetStore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "def", "nonQuadwOffsetLoad", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "!", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "def", "nonQuadwOffsetStore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "!", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "class", "BinOpWithoutSImm16Operand", "<", "SDNode", "opcode", ">", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "left", ",", "node", ":", "$", "right", ")", ",", "(", "opcode", "node", ":", "$", "left", ",", "node", ":", "$", "right", ")", ",", "[", "{", "int16_t", "Imm", ";", "return", "!", "isIntS16Immediate", "(", "N", "-", ">", "getOperand", "(", "<NUM_LIT>", ")", ",", "Imm", ")", "&", "&", "!", "isIntS16Immediate", "(", "N", "-", ">", "getOperand", "(", "<NUM_LIT>", ")", ",", "Imm", ")", ";", "}", "]", ">", ";", "def", "add_without_simm16", ":", "BinOpWithoutSImm16Operand", "<" ]
LLVM	AArch64	TD	stmt_completion	CPU	5,154	[ "}", "=", "opcode", ";" ]	[ "class", "BaseUnscaledConversionToHigh", "<", "bits", "<", "<NUM_LIT>", ">", "rmode", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterClass", "srcType", ",", "RegisterOperand", "dstType", ",", "string", "asm", ",", "string", "kind", ">", ":", "I", "<", "(", "outs", "dstType", ":", "$", "Rd", ")", ",", "(", "ins", "srcType", ":", "$", "Rn", ",", "VectorIndex1", ":", "$", "idx", ")", ",", "asm", ",", "<STR_LIT>", "#", "kind", "#", "<STR_LIT>", "#", "kind", "#", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteFCopy", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rmode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
GCC	sh	CPP	stmt_completion	CPU	5,155	[ "mode", "ATTRIBUTE_UNUSED", ")", "{" ]	[ "bool", "sh_small_register_classes_for_mode_p", "(", "machine_mode" ]
GCC	i386	MD	stmt_completion	CPU	5,156	[ ")", "]", "UNSPECV_SETSSBSY", ")", "]" ]	[ "[", "(", "unspec_volatile", "[", "(", "const_int", "<NUM_LIT>" ]
LLVM	X86	CPP	next_suggestion	CPU	5,157	[ "SDValue", "Hi", "=", "extractSubVector", "(", "Src", ",", "NumElems", "/", "<NUM_LIT>", ",", "DAG", ",", "dl", ",", "SizeInBits", "/", "<NUM_LIT>", ")", ";" ]	[ "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "SizeInBits", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "EltVT", "==", "Src", ".", "getSimpleValueType", "(", ")", ".", "getVectorElementType", "(", ")", "&&", "<STR_LIT>", "Src and Op should have the same element type!", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Lo", "=", "extractSubVector", "(", "Src", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ",", "SizeInBits", "/", "<NUM_LIT>", ")", ";" ]
GCC	aarch64	CPP	stmt_completion	CPU	5,158	[ "_", "a", ")", ";" ]	[ "return", "vdup_n_u8", "(", "_" ]
GCC	arm	MD	stmt_completion	CPU	5,159	[ "<STR_LIT>", ")" ]	[ "(", "define_automaton" ]
GCC	frv	CPP	code_generation	VLIW	5,160	[ "static", "void", "frv_split_iacc_move", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "machine_mode", "inner", ";", "int", "i", ";", "inner", "=", "GET_MODE", "(", "dest", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "GET_MODE_SIZE", "(", "inner", ")", ";", "i", "+=", "GET_MODE_SIZE", "(", "SImode", ")", ")", "emit_move_insn", "(", "simplify_gen_subreg", "(", "SImode", ",", "dest", ",", "inner", ",", "i", ")", ",", "simplify_gen_subreg", "(", "SImode", ",", "src", ",", "inner", ",", "i", ")", ")", ";", "}" ]	[ "Emit", "a", "move", "from", "SRC", "to", "DEST", "in", "SImode", "chunks", ".", "This", "can", "be", "used", "to", "move", "DImode", "values", "into", "and", "out", "of", "IACC0", "." ]
GCC	bfin	MD	stmt_completion	DSP	5,161	[ "<STR_LIT>", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "and", "(", "match_code" ]
LLVM	Hexagon	TD	next_suggestion	DSP	5,162	[ "}" ]	[ "def", "A4_cmpbgtu", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeS_3op", ">", ",", "Enc_c2b48e", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	5,163	[ "<STR_LIT>", ";" ]	[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "DiagnosticType", "=" ]
LLVM	XCore	CPP	next_suggestion	MPU	5,164	[ "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";" ]	[ "if", "(", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "&&", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "&&", "(", "isZeroImm", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	5,165	[ "case", "Instruction", "::", "Sub", ":", "{" ]	[ "auto", "", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "", "S", ";", "Op", "=", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "continue", ";", "}", "goto", "unsupported_gep", ";", "}", "}", "}", "if", "(", "int64_t", "(", "TmpOffset", ")", ">=", "<NUM_LIT>", ")", "{", "Addr", ".", "setOffset", "(", "TmpOffset", ")", ";", "if", "(", "computeAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ")", "return", "true", ";", "}", "Addr", "=", "SavedAddr", ";", "unsupported_gep", ":", "break", ";", "}", "case", "Instruction", "::", "Alloca", ":", "{", "const", "auto", "", "AI", "=", "cast", "<", "AllocaInst", ">", "(", "Obj", ")", ";", "DenseMap", "<", "const", "AllocaInst", "", ",", "int", ">", "::", "iterator", "SI", "=", "FuncInfo", ".", "StaticAllocaMap", ".", "find", "(", "AI", ")", ";", "if", "(", "SI", "!=", "FuncInfo", ".", "StaticAllocaMap", ".", "end", "(", ")", ")", "{", "if", "(", "Addr", ".", "isSet", "(", ")", ")", "{", "return", "false", ";", "}", "Addr", ".", "setKind", "(", "Address", "::", "FrameIndexBase", ")", ";", "Addr", ".", "setFI", "(", "SI", "->", "second", ")", ";", "return", "true", ";", "}", "break", ";", "}", "case", "Instruction", "::", "Add", ":", "{", "const", "Value", "", "LHS", "=", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "", "RHS", "=", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isa", "<", "ConstantInt", ">", "(", "LHS", ")", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "const", "auto", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "RHS", ")", ")", "{", "uint64_t", "TmpOffset", "=", "Addr", ".", "getOffset", "(", ")", "+", "CI", "->", "getSExtValue", "(", ")", ";", "if", "(", "int64_t", "(", "TmpOffset", ")", ">=", "<NUM_LIT>", ")", "{", "Addr", ".", "setOffset", "(", "TmpOffset", ")", ";", "return", "computeAddress", "(", "LHS", ",", "Addr", ")", ";", "}", "}", "Address", "Backup", "=", "Addr", ";", "if", "(", "computeAddress", "(", "LHS", ",", "Addr", ")", "&&", "computeAddress", "(", "RHS", ",", "Addr", ")", ")", "return", "true", ";", "Addr", "=", "Backup", ";", "break", ";", "}" ]
LLVM	Hexagon	TD	next_suggestion	DSP	5,166	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	5,167	[ "<NUM_LIT>", ";" ]	[ "def", "_8H", ":", "N2VShiftIns", "<", "<NUM_LIT>", ",", "u", ",", "opcode", ",", "asmop", ",", "<STR_LIT>", ",", "VPR128", ",", "v8i16", ",", "shr_imm16", ",", "int_aarch64_neon_vsri", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
LLVM	SPIRV	CPP	next_suggestion	Virtual ISA	5,168	[ "}" ]	[ "static", "MCInstPrinter", "*", "createSPIRVMCInstPrinter", "(", "const", "Triple", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", "{", "assert", "(", "SyntaxVariant", "==", "<NUM_LIT>", ")", ";", "return", "new", "SPIRVInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ";" ]
GCC	i386	MD	next_suggestion	CPU	5,169	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operator", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", "]", "<STR_LIT>" ]
LLVM	AArch64	TD	next_suggestion	CPU	5,170	[ "}" ]	[ "class", "FalseLanesEnum", "<", "bits", "<", "<NUM_LIT>", ">", "val", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Value", "=", "val", ";" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	5,171	[ "bits", "<", "<NUM_LIT>", ">", "PredAddress", "=", "<NUM_LIT>", ";" ]	[ "class", "TPCInstLoad", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asmstr", ">", ":", "LoadInstGeneric", "<", "opc", ",", "asmstr", ">", "{", "bits", "<", "<NUM_LIT>", ">", "SrcA", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "Dest", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "SrcExtra", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "PredPolarity", "=", "<NUM_LIT>", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	5,172	[ "if", "(", "VT", "!=", "MVT", "::", "i64", ")", "{" ]	[ "unsigned", "Alignment", ";", "if", "(", "LoadSDNode", "", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Alignment", "=", "LD", "->", "getAlignment", "(", ")", ";", "}", "else", "if", "(", "StoreSDNode", "", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Alignment", "=", "ST", "->", "getAlignment", "(", ")", ";", "isLoad", "=", "false", ";", "}", "else", "return", "false", ";", "if", "(", "isLoad", "&&", "usePartialVectorLoads", "(", "N", ",", "Subtarget", ")", ")", "{", "return", "false", ";", "}", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "if", "(", "SelectAddressRegReg", "(", "Ptr", ",", "Base", ",", "Offset", ",", "DAG", ")", ")", "{", "bool", "Swap", "=", "false", ";", "if", "(", "isa", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "\|\|", "isa", "<", "RegisterSDNode", ">", "(", "Base", ")", ")", "Swap", "=", "true", ";", "else", "if", "(", "!", "isLoad", ")", "{", "SDValue", "Val", "=", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "->", "getValue", "(", ")", ";", "if", "(", "Val", "==", "Base", "\|\|", "Base", ".", "getNode", "(", ")", "->", "isPredecessorOf", "(", "Val", ".", "getNode", "(", ")", ")", ")", "Swap", "=", "true", ";", "}", "if", "(", "Swap", ")", "std", "::", "swap", "(", "Base", ",", "Offset", ")", ";", "AM", "=", "ISD", "::", "PRE_INC", ";", "return", "true", ";", "}" ]
LLVM	Sparc	CPP	code_generation	CPU	5,173	[ "SDValue", "SparcTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Should not custom lower this!", "<STR_LIT>", ")", ";", "case", "ISD", "::", "FNEG", ":", "case", "ISD", "::", "FABS", ":", "return", "LowerF64Op", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ",", "", "this", ")", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalTLSAddress", ":", "llvm_unreachable", "(", "<STR_LIT>", "TLS not implemented for Sparc.", "<STR_LIT>", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BlockAddress", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ConstantPool", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_SINT", ":", "return", "LowerFP_TO_SINT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SINT_TO_FP", ":", "return", "LowerSINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BR_CC", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT_CC", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ",", "", "this", ")", ";", "case", "ISD", "::", "VAARG", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "}", "}" ]	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]
LLVM	AArch64	TD	next_suggestion	CPU	5,174	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "class", "BaseIntegerToFPUnscaled", "<", "bit", "isUnsigned", ",", "RegisterClass", "srcType", ",", "RegisterClass", "dstType", ",", "ValueType", "dvt", ",", "string", "asm", ",", "SDPatternOperator", "node", ">", ":", "I", "<", "(", "outs", "dstType", ":", "$", "Rd", ")", ",", "(", "ins", "srcType", ":", "$", "Rn", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "dvt", "dstType", ":", "$", "Rd", ")", ",", "(", "node", "srcType", ":", "$", "Rn", ")", ")", "]", ">", ",", "Sched", "<", "[", "WriteFCvt", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "scale", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	5,175	[ "=", "Pos", "->", "second", ";" ]	[ "std", "::", "map", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ",", "unsigned", ">", "::", "iterator", "Pos", "=", "ColorCombinations", ".", "find", "(", "SUColors", ")", ";", "if", "(", "Pos", "!=", "ColorCombinations", ".", "end", "(", ")", ")", "{", "CurrentColoring", "[", "SU", ".", "NodeNum", "]" ]
GCC	i386	MD	program_repair	CPU	5,176	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_FIX_NOTRUNC", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	5,177	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	SPIRV	CPP	stmt_completion	Virtual ISA	5,178	[ ",", "MachineIRBuilder", "&", "MIRBuilder", ",", "Register", "Reg", ")", "{" ]	[ "SPIRVType", "", "SPIRVGlobalRegistry", "::", "getOpTypePointer", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "StorageClass", "SC", ",", "SPIRVType", "", "ElemType" ]
LLVM	X86	TD	stmt_completion	CPU	5,179	[ "$", "cond", ")", ",", "[", "]", ">", ";" ]	[ "def", "TCRETURNdicc", ":", "PseudoI", "<", "(", "outs", ")", ",", "(", "ins", "i32imm_pcrel", ":", "$", "dst", ",", "i32imm", ":", "$", "offset", ",", "i32imm", ":" ]
LLVM	X86	TD	stmt_completion	CPU	5,180	[ "X86GR32orGR64AsmOperand", ";" ]	[ "let", "ParserMatchClass", "=" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	5,181	[ "}" ]	[ "initializePPCCTRLoopsVerifyPass", "(", "PR", ")", ";", "initializePPCLoopInstrFormPrepPass", "(", "PR", ")", ";", "initializePPCTOCRegDepsPass", "(", "PR", ")", ";", "initializePPCEarlyReturnPass", "(", "PR", ")", ";", "initializePPCVSXCopyPass", "(", "PR", ")", ";", "initializePPCVSXFMAMutatePass", "(", "PR", ")", ";", "initializePPCVSXSwapRemovalPass", "(", "PR", ")", ";", "initializePPCReduceCRLogicalsPass", "(", "PR", ")", ";", "initializePPCBSelPass", "(", "PR", ")", ";", "initializePPCBranchCoalescingPass", "(", "PR", ")", ";", "initializePPCQPXLoadSplatPass", "(", "PR", ")", ";", "initializePPCBoolRetToIntPass", "(", "PR", ")", ";", "initializePPCExpandISELPass", "(", "PR", ")", ";", "initializePPCPreEmitPeepholePass", "(", "PR", ")", ";", "initializePPCTLSDynamicCallPass", "(", "PR", ")", ";", "initializePPCMIPeepholePass", "(", "PR", ")", ";", "initializePPCLowerMASSVEntriesPass", "(", "PR", ")", ";" ]
GCC	alpha	MD	next_suggestion	MPU	5,182	[ "<STR_LIT>" ]	[ "[", "(", "trap_if", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "use", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>" ]
GCC	pdp11	MD	program_repair	MPU	5,183	[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>" ]	[ "DONE", "}", ")", "<BUGS>", "(", "define_expand", "<STR_LIT>", "[", "(", "return", ")", "]", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "return", ")", "]", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Mips	TD	stmt_completion	CPU	5,184	[ ",", "ImmPat", ":", "$", "rs_sa", ")", ")", "]", ";" ]	[ "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";", "list", "<", "dag", ">", "Pattern", "=", "[", "(", "set", "RO", ":", "$", "rd", ",", "(", "OpNode", "RO", ":", "$", "rt" ]
LLVM	Hexagon	TD	next_suggestion	DSP	5,185	[ "bits", "<", "<NUM_LIT>", ">", "Rx32", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	5,186	[ ",", "i", ")", ";" ]	[ "case", "Intrinsic", "::", "aarch64_neon_st3", ":", "case", "Intrinsic", "::", "aarch64_neon_st4", ":", "{", "StructType", "", "ST", "=", "dyn_cast", "<", "StructType", ">", "(", "ExpectedType", ")", ";", "if", "(", "!", "ST", ")", "return", "nullptr", ";", "unsigned", "NumElts", "=", "Inst", "->", "getNumArgOperands", "(", ")", "-", "<NUM_LIT>", ";", "if", "(", "ST", "->", "getNumElements", "(", ")", "!=", "NumElts", ")", "return", "nullptr", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumElts", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Inst", "->", "getArgOperand", "(", "i", ")", "->", "getType", "(", ")", "!=", "ST", "->", "getElementType", "(", "i", ")", ")", "return", "nullptr", ";", "}", "Value", "", "Res", "=", "UndefValue", "::", "get", "(", "ExpectedType", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "Inst", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumElts", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Value", "*", "L", "=", "Inst", "->", "getArgOperand", "(", "i", ")", ";", "Res", "=", "Builder", ".", "CreateInsertValue", "(", "Res", ",", "L" ]
LLVM	CSKY	CPP	stmt_completion	CPU	5,187	[ ";" ]	[ "static", "bool", "Ret_CSKY_ABIV2_SOFT_64", "(", "unsigned", "&", "ValNo", ",", "MVT", "&", "ValVT", ",", "MVT", "&", "LocVT", ",", "CCValAssign", "::", "LocInfo", "&", "LocInfo", ",", "ISD", "::", "ArgFlagsTy", "&", "ArgFlags", ",", "CCState", "&", "State", ")", "{", "static", "const", "MCPhysReg", "ArgGPRs", "[", "]", "=", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", ";", "Register", "Reg", "=", "State", ".", "AllocateReg", "(", "ArgGPRs", ")", ";", "LocVT", "=", "MVT", "::", "i32" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	5,188	[ ">>", "HW_CHAN_SHIFT", ";" ]	[ "return", "MRI", ".", "getEncodingValue", "(", "reg", ")" ]
GCC	lm32	MD	next_suggestion	MPU	5,189	[ "(", "match_code", "<STR_LIT>", ")", ")", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_code", "<STR_LIT>", ")" ]
GCC	rs6000	MD	stmt_completion	CPU	5,190	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
LLVM	X86	TD	program_repair	CPU	5,191	[ "<FIXS>", "OpSize16", ",", "Requires", "[", "In64BitMode", "]", ">", ";", "<FIXE>", "<FIXS>", "OpSize32", ",", "Requires", "[", "In64BitMode", "]", ">", ";", "<FIXE>", "<FIXS>", "OpSize16", ",", "Requires", "[", "In64BitMode", "]", ">", ";", "<FIXE>", "<FIXS>", "OpSize32", ",", "Requires", "[", "In64BitMode", "]", ">", ";", "<FIXE>" ]	[ "def", "INC64_16m", ":", "I", "<NUM_LIT>", ",", "MRM0m", ",", "(", "outs", ")", ",", "(", "ins", "i16mem", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "[", "(", "store", "(", "add", "(", "loadi16", "addr", ":", "$", "dst", ")", ",", "<NUM_LIT>", ")", ",", "addr", ":", "$", "dst", ")", ",", "(", "implicit", "EFLAGS", ")", "]", ",", "IIC_UNARY_MEM", ">", ",", "<BUGS>", "OpSize", ",", "Requires", "[", "In64BitMode", "]", ">", ";", "<BUGE>", "def", "INC64_32m", ":", "I", "<NUM_LIT>", ",", "MRM0m", ",", "(", "outs", ")", ",", "(", "ins", "i32mem", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "[", "(", "store", "(", "add", "(", "loadi32", "addr", ":", "$", "dst", ")", ",", "<NUM_LIT>", ")", ",", "addr", ":", "$", "dst", ")", ",", "(", "implicit", "EFLAGS", ")", "]", ",", "IIC_UNARY_MEM", ">", ",", "<BUGS>", "OpSize16", ",", "Requires", "[", "In64BitMode", "]", ">", ";", "<BUGE>", "def", "DEC64_16m", ":", "I", "<NUM_LIT>", ",", "MRM1m", ",", "(", "outs", ")", ",", "(", "ins", "i16mem", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "[", "(", "store", "(", "add", "(", "loadi16", "addr", ":", "$", "dst", ")", ",", "-", "<NUM_LIT>", ")", ",", "addr", ":", "$", "dst", ")", ",", "(", "implicit", "EFLAGS", ")", "]", ",", "IIC_UNARY_MEM", ">", ",", "<BUGS>", "OpSize", ",", "Requires", "[", "In64BitMode", "]", ">", ";", "<BUGE>", "def", "DEC64_32m", ":", "I", "<NUM_LIT>", ",", "MRM1m", ",", "(", "outs", ")", ",", "(", "ins", "i32mem", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "[", "(", "store", "(", "add", "(", "loadi32", "addr", ":", "$", "dst", ")", ",", "-", "<NUM_LIT>", ")", ",", "addr", ":", "$", "dst", ")", ",", "(", "implicit", "EFLAGS", ")", "]", ",", "IIC_UNARY_MEM", ">", ",", "<BUGS>", "OpSize16", ",", "Requires", "[", "In64BitMode", "]", ">", ";", "<BUGE>", "}", "let", "Constraints", "=", "<STR_LIT>", ",", "SchedRW", "=", "[", "WriteALU", "]", "in", "{" ]
GCC	i386	CPP	stmt_completion	CPU	5,192	[ "cost", ";" ]	[ "if", "(", "GET_MODE_BITSIZE", "(", "mode", ")", "==", "<NUM_LIT>", "&&", "TARGET_SSE_SPLIT_REGS", ")", "return", "cost", "", "<NUM_LIT>", ";", "if", "(", "GET_MODE_BITSIZE", "(", "mode", ")", ">", "<NUM_LIT>", "&&", "TARGET_AVX128_OPTIMAL", ")", "return", "cost", "", "GET_MODE_BITSIZE", "(", "mode", ")", "/", "<NUM_LIT>", ";", "return" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	5,193	[ "assert", "(", "HasDynamicDenormals", "==", "(", "bool", ")", "SavedDenormMode", ")", ";" ]	[ "if", "(", "HasDynamicDenormals", ")", "{", "SDNode", "", "GetReg", "=", "DAG", ".", "getMachineNode", "(", "AMDGPU", "::", "S_GETREG_B32", ",", "SL", ",", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ",", "MVT", "::", "Glue", ")", ",", "{", "BitField", ",", "Glue", "}", ")", ";", "SavedDenormMode", "=", "SDValue", "(", "GetReg", ",", "<NUM_LIT>", ")", ";", "Glue", "=", "DAG", ".", "getMergeValues", "(", "{", "DAG", ".", "getEntryNode", "(", ")", ",", "SDValue", "(", "GetReg", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "GetReg", ",", "<NUM_LIT>", ")", "}", ",", "SL", ")", ";", "}", "SDNode", "", "EnableDenorm", ";", "if", "(", "Subtarget", "->", "hasDenormModeInst", "(", ")", ")", "{", "const", "SDValue", "EnableDenormValue", "=", "getSPDenormModeValue", "(", "FP_DENORM_FLUSH_NONE", ",", "DAG", ",", "Info", ",", "Subtarget", ")", ";", "EnableDenorm", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SL", ",", "BindParamVTs", ",", "Glue", ",", "EnableDenormValue", ")", ".", "getNode", "(", ")", ";", "}", "else", "{", "const", "SDValue", "EnableDenormValue", "=", "DAG", ".", "getConstant", "(", "FP_DENORM_FLUSH_NONE", ",", "SL", ",", "MVT", "::", "i32", ")", ";", "EnableDenorm", "=", "DAG", ".", "getMachineNode", "(", "AMDGPU", "::", "S_SETREG_B32", ",", "SL", ",", "BindParamVTs", ",", "{", "EnableDenormValue", ",", "BitField", ",", "Glue", "}", ")", ";", "}", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "NegDivScale0", ",", "SDValue", "(", "EnableDenorm", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "EnableDenorm", ",", "<NUM_LIT>", ")", "}", ";", "NegDivScale0", "=", "DAG", ".", "getMergeValues", "(", "Ops", ",", "SL", ")", ";", "}", "SDValue", "Fma0", "=", "getFPTernOp", "(", "DAG", ",", "ISD", "::", "FMA", ",", "SL", ",", "MVT", "::", "f32", ",", "NegDivScale0", ",", "ApproxRcp", ",", "One", ",", "NegDivScale0", ",", "Flags", ")", ";", "SDValue", "Fma1", "=", "getFPTernOp", "(", "DAG", ",", "ISD", "::", "FMA", ",", "SL", ",", "MVT", "::", "f32", ",", "Fma0", ",", "ApproxRcp", ",", "ApproxRcp", ",", "Fma0", ",", "Flags", ")", ";", "SDValue", "Mul", "=", "getFPBinOp", "(", "DAG", ",", "ISD", "::", "FMUL", ",", "SL", ",", "MVT", "::", "f32", ",", "NumeratorScaled", ",", "Fma1", ",", "Fma1", ",", "Flags", ")", ";", "SDValue", "Fma2", "=", "getFPTernOp", "(", "DAG", ",", "ISD", "::", "FMA", ",", "SL", ",", "MVT", "::", "f32", ",", "NegDivScale0", ",", "Mul", ",", "NumeratorScaled", ",", "Mul", ",", "Flags", ")", ";", "SDValue", "Fma3", "=", "getFPTernOp", "(", "DAG", ",", "ISD", "::", "FMA", ",", "SL", ",", "MVT", "::", "f32", ",", "Fma2", ",", "Fma1", ",", "Mul", ",", "Fma2", ",", "Flags", ")", ";", "SDValue", "Fma4", "=", "getFPTernOp", "(", "DAG", ",", "ISD", "::", "FMA", ",", "SL", ",", "MVT", "::", "f32", ",", "NegDivScale0", ",", "Fma3", ",", "NumeratorScaled", ",", "Fma3", ",", "Flags", ")", ";", "if", "(", "!", "PreservesDenormals", ")", "{", "SDNode", "*", "DisableDenorm", ";", "if", "(", "!", "HasDynamicDenormals", "&&", "Subtarget", "->", "hasDenormModeInst", "(", ")", ")", "{", "const", "SDValue", "DisableDenormValue", "=", "getSPDenormModeValue", "(", "FP_DENORM_FLUSH_IN_FLUSH_OUT", ",", "DAG", ",", "Info", ",", "Subtarget", ")", ";", "DisableDenorm", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SL", ",", "MVT", "::", "Other", ",", "Fma4", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DisableDenormValue", ",", "Fma4", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ".", "getNode", "(", ")", ";", "}", "else", "{" ]
LLVM	VE	TD	stmt_completion	CPU	5,194	[ ":", "$", "vm", ",", "i32", ":", "$", "vl", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "int_ve_vl_vst2dnc_vssml", "v256f64", ":", "$", "vx", ",", "simm7", ":", "$", "I", ",", "i64", ":", "$", "sz", ",", "v256i1", ":", "$", "vm", ",", "i32", ":", "$", "vl", ")", ",", "(", "VST2DNCirvml", "(", "LO7", "$", "I", ")", ",", "i64", ":", "$", "sz", ",", "v256f64", ":", "$", "vx", ",", "v256i1" ]
LLVM	R600	CPP	stmt_completion	GPU	5,195	[ "getReg", "(", ")", ";" ]	[ "MachineInstr", "", "SIInstrInfo", "::", "commuteInstruction", "(", "MachineInstr", "", "MI", ",", "bool", "NewMI", ")", "const", "{", "if", "(", "MI", "->", "getNumOperands", "(", ")", "<", "<NUM_LIT>", "\|\|", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "return", "nullptr", ";", "if", "(", "isVOP2", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "(", "!", "isOperandLegal", "(", "MI", ",", "<NUM_LIT>", ",", "&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "\|\|", "!", "isOperandLegal", "(", "MI", ",", "<NUM_LIT>", ",", "&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "return", "nullptr", ";", "if", "(", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "{", "if", "(", "NewMI", "\|\|", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFPImm", "(", ")", "\|\|", "(", "!", "isVOP2", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "!", "isVOP3", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ")", "{", "return", "nullptr", ";", "}", "const", "MachineOperand", "", "Abs", "=", "getNamedOperand", "(", "", "MI", ",", "AMDGPU", "::", "OpName", "::", "abs", ")", ";", "const", "MachineOperand", "", "Neg", "=", "getNamedOperand", "(", "", "MI", ",", "AMDGPU", "::", "OpName", "::", "neg", ")", ";", "const", "MachineOperand", "", "Src0Mods", "=", "getNamedOperand", "(", "", "MI", ",", "AMDGPU", "::", "OpName", "::", "src0_modifiers", ")", ";", "const", "MachineOperand", "", "Src1Mods", "=", "getNamedOperand", "(", "", "MI", ",", "AMDGPU", "::", "OpName", "::", "src1_modifiers", ")", ";", "const", "MachineOperand", "", "Src2Mods", "=", "getNamedOperand", "(", "", "MI", ",", "AMDGPU", "::", "OpName", "::", "src2_modifiers", ")", ";", "if", "(", "(", "Abs", "&&", "Abs", "->", "getImm", "(", ")", ")", "\|\|", "(", "Neg", "&&", "Neg", "->", "getImm", "(", ")", ")", "\|\|", "(", "Src0Mods", "&&", "Src0Mods", "->", "getImm", "(", ")", ")", "\|\|", "(", "Src1Mods", "&&", "Src1Mods", "->", "getImm", "(", ")", ")", "\|\|", "(", "Src2Mods", "&&", "Src2Mods", "->", "getImm", "(", ")", ")", ")", "return", "nullptr", ";", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", "." ]
LLVM	ARM64	TD	next_suggestion	CPU	5,196	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	5,197	[ "FIXUPBW_DESC", ";" ]	[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return" ]
GCC	pru	CPP	code_generation	CPU	5,198	[ "static", "void", "chk_function_decl", "(", "const_tree", "fntype", ",", "location_t", "call_location", ")", "{", "if", "(", "!", "VOID_TYPE_P", "(", "TREE_TYPE", "(", "fntype", ")", ")", "&&", "pru_return_in_memory", "(", "TREE_TYPE", "(", "fntype", ")", ",", "fntype", ")", ")", "error_at", "(", "call_location", ",", "<STR_LIT>", "large return values not supported with %<-mabi=ti%> option", "<STR_LIT>", ")", ";", "for", "(", "tree", "p", "=", "TYPE_ARG_TYPES", "(", "fntype", ")", ";", "p", ";", "p", "=", "TREE_CHAIN", "(", "p", ")", ")", "{", "tree", "arg_type", "=", "TREE_VALUE", "(", "p", ")", ";", "if", "(", "chkp_type_has_function_pointer", "(", "arg_type", ")", ")", "error_at", "(", "call_location", ",", "<STR_LIT>", "function pointers not supported with %<-mabi=ti%> option", "<STR_LIT>", ")", ";", "}", "}" ]	[ "Check", "the", "function", "declaration", "FNTYPE", "for", "TI", "ABI", "compatibility", "." ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	5,199	[ "}" ]	[ "if", "(", "!", "SrcRC", "\|\|", "!", "DstRC", ")", "return", "false", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "", "SrcRC", ",", "", "MRI", ")", "\|\|", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "", "DstRC", ",", "", "MRI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Failed to constrain G_TRUNC\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "DstTy", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "&&", "SrcTy", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "MachineBasicBlock", "", "MBB", "=", "I", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "Register", "LoReg", "=", "MRI", "->", "createVirtualRegister", "(", "DstRC", ")", ";", "Register", "HiReg", "=", "MRI", "->", "createVirtualRegister", "(", "DstRC", ")", ";", "BuildMI", "(", "", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "LoReg", ")", ".", "addReg", "(", "SrcReg", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub0", ")", ";", "BuildMI", "(", "", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "HiReg", ")", ".", "addReg", "(", "SrcReg", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub1", ")", ";", "if", "(", "IsVALU", "&&", "STI", ".", "hasSDWA", "(", ")", ")", "{", "MachineInstr", "", "MovSDWA", "=", "BuildMI", "(", "", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "V_MOV_B32_sdwa", ")", ",", "DstReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "HiReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "AMDGPU", "::", "SDWA", "::", "WORD_1", ")", ".", "addImm", "(", "AMDGPU", "::", "SDWA", "::", "UNUSED_PRESERVE", ")", ".", "addImm", "(", "AMDGPU", "::", "SDWA", "::", "WORD_0", ")", ".", "addReg", "(", "LoReg", ",", "RegState", "::", "Implicit", ")", ";", "MovSDWA", "->", "tieOperands", "(", "<NUM_LIT>", ",", "MovSDWA", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "}", "else", "{", "Register", "TmpReg0", "=", "MRI", "->", "createVirtualRegister", "(", "DstRC", ")", ";", "Register", "TmpReg1", "=", "MRI", "->", "createVirtualRegister", "(", "DstRC", ")", ";", "Register", "ImmReg", "=", "MRI", "->", "createVirtualRegister", "(", "DstRC", ")", ";", "if", "(", "IsVALU", ")", "{", "BuildMI", "(", "", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "V_LSHLREV_B32_e64", ")", ",", "TmpReg0", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "HiReg", ")", ";", "}", "else", "{", "BuildMI", "(", "", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "S_LSHL_B32", ")", ",", "TmpReg0", ")", ".", "addReg", "(", "HiReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "unsigned", "MovOpc", "=", "IsVALU", "?", "AMDGPU", "::", "V_MOV_B32_e32", ":", "AMDGPU", "::", "S_MOV_B32", ";", "unsigned", "AndOpc", "=", "IsVALU", "?", "AMDGPU", "::", "V_AND_B32_e64", ":", "AMDGPU", "::", "S_AND_B32", ";", "unsigned", "OrOpc", "=", "IsVALU", "?", "AMDGPU", "::", "V_OR_B32_e64", ":", "AMDGPU", "::", "S_OR_B32", ";", "BuildMI", "(", "", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "MovOpc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AndOpc", ")", ",", "TmpReg1", ")", ".", "addReg", "(", "LoReg", ")", ".", "addReg", "(", "ImmReg", ")", ";", "BuildMI", "(", "", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "OrOpc", ")", ",", "DstReg", ")", ".", "addReg", "(", "TmpReg0", ")", ".", "addReg", "(", "TmpReg1", ")", ";", "}", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";" ]

GCC

rs6000

CPP

stmt_completion

CPU

5,100

[ "vrsave_mask", ")", ")", ")", ";" ]

[ "rtx", "vrsave", "=", "gen_rtx_REG", "(", "SImode", ",", "VRSAVE_REGNO", ")", ";", "if", "(", "TARGET_MACHO", ")", "emit_insn", "(", "gen_get_vrsave_internal", "(", "reg", ")", ")", ";", "else", "emit_insn", "(", "gen_rtx_SET", "(", "reg", ",", "vrsave", ")", ")", ";", "int", "offset", "=", "info", "->", "vrsave_save_offset", "+", "frame_off", ";", "emit_insn", "(", "gen_frame_store", "(", "reg", ",", "frame_reg_rtx", ",", "offset", ")", ")", ";", "emit_insn", "(", "gen_iorsi3", "(", "reg", ",", "reg", ",", "GEN_INT", "(", "info", "->" ]

LLVM

AArch64

TD

stmt_completion

CPU

5,101

[ ":", "$", "LHS", ",", "V128", ":", "$", "RHS", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v8i16", "(", "OpNode", "V128", ":", "$", "LHS", ",", "V128", ":", "$", "RHS", ")", ")", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "inst", "#", "<STR_LIT>", ")", "V128" ]

LLVM

AArch64

CPP

stmt_completion

CPU

5,102

[ ";" ]

[ "MCFixupKind", "Kind", "=", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "?", "MCFixupKind", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ":", "MCFixupKind", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "create", "(", "<NUM_LIT>", ",", "Expr", ",", "Kind", ",", "MI", ".", "getLoc", "(", ")", ")", ")", ";", "MCNumFixups", "+=", "<NUM_LIT>" ]

LLVM

X86

CPP

program_repair

CPU

5,103

[ "<FIXS>", "DAG", ".", "getIntPtrConstant", "(", "SplatIdx", ",", "dl", ")", ")", ";", "<FIXE>" ]

[ "if", "(", "!", "BaseShAmt", ")", "BaseShAmt", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "EltVT", ",", "InVec", ",", "<BUGS>", "DAG", ".", "getIntPtrConstant", "(", "SplatIdx", ")", ")", ";", "<BUGE>", "}", "}" ]

GCC

loongarch

CPP

code_generation

CPU

5,104

[ "static", "bool", "loongarch_canonicalize_int_order_test", "(", "enum", "rtx_code", "*", "code", ",", "rtx", "*", "cmp1", ",", "machine_mode", "mode", ")", "{", "HOST_WIDE_INT", "plus_one", ";", "if", "(", "loongarch_int_order_operand_ok_p", "(", "*", "code", ",", "*", "cmp1", ")", ")", "return", "true", ";", "if", "(", "CONST_INT_P", "(", "*", "cmp1", ")", ")", "switch", "(", "*", "code", ")", "{", "case", "LE", ":", "plus_one", "=", "trunc_int_for_mode", "(", "UINTVAL", "(", "*", "cmp1", ")", "+", "<NUM_LIT>", ",", "mode", ")", ";", "if", "(", "INTVAL", "(", "*", "cmp1", ")", "<", "plus_one", ")", "{", "*", "code", "=", "LT", ";", "*", "cmp1", "=", "force_reg", "(", "mode", ",", "GEN_INT", "(", "plus_one", ")", ")", ";", "return", "true", ";", "}", "break", ";", "case", "LEU", ":", "plus_one", "=", "trunc_int_for_mode", "(", "UINTVAL", "(", "*", "cmp1", ")", "+", "<NUM_LIT>", ",", "mode", ")", ";", "if", "(", "plus_one", "!=", "<NUM_LIT>", ")", "{", "*", "code", "=", "LTU", ";", "*", "cmp1", "=", "force_reg", "(", "mode", ",", "GEN_INT", "(", "plus_one", ")", ")", ";", "return", "true", ";", "}", "break", ";", "default", ":", "break", ";", "}", "return", "false", ";", "}" ]

[ "Return", "true", "if", "*", "CMP1", "(", "of", "mode", "MODE", ")", "is", "a", "valid", "second", "operand", "for", "integer", "ordering", "test", "*", "CODE", ",", "or", "if", "an", "equivalent", "combination", "can", "be", "formed", "by", "adjusting", "*", "CODE", "and", "*", "CMP1", ".", "When", "returning", "true", ",", "update", "*", "CODE", "and", "*", "CMP1", "with", "the", "chosen", "code", "and", "operand", ",", "otherwise", "leave", "them", "alone", "." ]

LLVM

SPIRV

CPP

next_suggestion

Virtual ISA

5,105

[ "MRI", ".", "setRegClass", "(", "Reg", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]

[ "SpirvTy", "=", "SpirvTy", "?", "SpirvTy", ":", "GR", "->", "getOrCreateSPIRVType", "(", "Ty", ",", "MIB", ")", ";", "GR", "->", "assignSPIRVTypeToVReg", "(", "SpirvTy", ",", "Reg", ",", "MIB", ".", "getMF", "(", ")", ")", ";", "GR", "->", "assignSPIRVTypeToVReg", "(", "SpirvTy", ",", "NewReg", ",", "MIB", ".", "getMF", "(", ")", ")", ";", "MIB", ".", "buildInstr", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addDef", "(", "Reg", ")", ".", "addUse", "(", "NewReg", ")", ".", "addUse", "(", "GR", "->", "getSPIRVTypeID", "(", "SpirvTy", ")", ")", ";", "Def", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "NewReg", ")", ";" ]

LLVM

AMDGPU

CPP

code_generation

GPU

5,106

[ "GCNSubtarget", "&", "GCNSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "<NUM_LIT>", ">", "FullFS", "(", "<STR_LIT>", "+promote-alloca,+load-store-opt,+enable-ds128,+sram-ecc,+xnack,", "<STR_LIT>", ")", ";", "if", "(", "isAmdHsaOS", "(", ")", ")", "FullFS", "+=", "<STR_LIT>", "+flat-for-global,+unaligned-buffer-access,+trap-handler,", "<STR_LIT>", ";", "FullFS", "+=", "<STR_LIT>", "+enable-prt-strict-null,", "<STR_LIT>", ";", "if", "(", "FS", ".", "find_lower", "(", "<STR_LIT>", "+wavefrontsize", "<STR_LIT>", ")", "!=", "StringRef", "::", "npos", ")", "{", "if", "(", "FS", ".", "find_lower", "(", "<STR_LIT>", "wavefrontsize16", "<STR_LIT>", ")", "==", "StringRef", "::", "npos", ")", "FullFS", "+=", "<STR_LIT>", "-wavefrontsize16,", "<STR_LIT>", ";", "if", "(", "FS", ".", "find_lower", "(", "<STR_LIT>", "wavefrontsize32", "<STR_LIT>", ")", "==", "StringRef", "::", "npos", ")", "FullFS", "+=", "<STR_LIT>", "-wavefrontsize32,", "<STR_LIT>", ";", "if", "(", "FS", ".", "find_lower", "(", "<STR_LIT>", "wavefrontsize64", "<STR_LIT>", ")", "==", "StringRef", "::", "npos", ")", "FullFS", "+=", "<STR_LIT>", "-wavefrontsize64,", "<STR_LIT>", ";", "}", "FullFS", "+=", "FS", ";", "ParseSubtargetFeatures", "(", "GPU", ",", "FullFS", ")", ";", "assert", "(", "!", "hasFP64", "(", ")", "||", "(", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", ")", ")", ";", "if", "(", "!", "hasAddr64", "(", ")", "&&", "!", "FS", ".", "contains", "(", "<STR_LIT>", "flat-for-global", "<STR_LIT>", ")", ")", "{", "FlatForGlobal", "=", "true", ";", "}", "if", "(", "MaxPrivateElementSize", "==", "<NUM_LIT>", ")", "MaxPrivateElementSize", "=", "<NUM_LIT>", ";", "if", "(", "LDSBankCount", "==", "<NUM_LIT>", ")", "LDSBankCount", "=", "<NUM_LIT>", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "{", "if", "(", "LocalMemorySize", "==", "<NUM_LIT>", ")", "LocalMemorySize", "=", "<NUM_LIT>", ";", "if", "(", "!", "HasMovrel", "&&", "!", "HasVGPRIndexMode", ")", "HasMovrel", "=", "true", ";", "}", "if", "(", "WavefrontSizeLog2", "==", "<NUM_LIT>", ")", "WavefrontSizeLog2", "=", "<NUM_LIT>", ";", "HasFminFmaxLegacy", "=", "getGeneration", "(", ")", "<", "AMDGPUSubtarget", "::", "VOLCANIC_ISLANDS", ";", "if", "(", "!", "FS", ".", "contains", "(", "<STR_LIT>", "+xnack", "<STR_LIT>", ")", "&&", "DoesNotSupportXNACK", "&&", "EnableXNACK", ")", "{", "ToggleFeature", "(", "AMDGPU", "::", "FeatureXNACK", ")", ";", "EnableXNACK", "=", "false", ";", "}", "if", "(", "DoesNotSupportSRAMECC", "&&", "EnableSRAMECC", ")", "{", "ToggleFeature", "(", "AMDGPU", "::", "FeatureSRAMECC", ")", ";", "EnableSRAMECC", "=", "false", ";", "}", "return", "*", "this", ";", "}" ]

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

GCC

sh

MD

stmt_completion

CPU

5,107

[ ")" ]

[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>" ]

GCC

pa

MD

next_suggestion

CPU

5,108

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

5,109

[ "unsigned", "IID", "=", "cast", "<", "ConstantSDNode", ">", "(", "Node24", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";" ]

[ "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "bool", "IsIntrin", "=", "Node24", "->", "getOpcode", "(", ")", "==", "ISD", "::", "INTRINSIC_WO_CHAIN", ";", "SDValue", "LHS", "=", "IsIntrin", "?", "Node24", "->", "getOperand", "(", "<NUM_LIT>", ")", ":", "Node24", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "IsIntrin", "?", "Node24", "->", "getOperand", "(", "<NUM_LIT>", ")", ":", "Node24", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "NewOpcode", "=", "Node24", "->", "getOpcode", "(", ")", ";", "if", "(", "IsIntrin", ")", "{" ]

GCC

i386

MD

next_suggestion

CPU

5,110

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")" ]

LLVM

ARM

CPP

stmt_completion

CPU

5,111

[ "JTBB", ")", ";" ]

[ "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "Cond", ";", "SmallVector", "<", "MachineOperand", ",", "<NUM_LIT>", ">", "CondPrior", ";", "MachineFunction", "::", "iterator", "BBi", "=", "BB", "->", "getIterator", "(", ")", ";", "MachineFunction", "::", "iterator", "OldPrior", "=", "std", "::", "prev", "(", "BBi", ")", ";", "MachineFunction", "::", "iterator", "OldNext", "=", "std", "::", "next", "(", "BBi", ")", ";", "bool", "B", "=", "TII", "->", "analyzeBranch", "(", "*", "BB", ",", "TBB", ",", "FBB", ",", "Cond", ")", ";", "if", "(", "!", "B", "&&", "Cond", ".", "empty", "(", ")", "&&", "BB", "!=", "&", "MF", "->", "front", "(", ")", "&&", "!", "TII", "->", "analyzeBranch", "(", "*", "OldPrior", ",", "TBB", ",", "FBB", ",", "CondPrior", ")", ")", "{", "BB", "->", "moveAfter", "(" ]

LLVM

Mips

CPP

next_suggestion

CPU

5,112

[ "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "Imm", ")", ")", ";" ]

[ "if", "(", "HasRs", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getReg", "(", "Decoder", ",", "Mips", "::", "GPR32RegClassID", ",", "Rs", ")", ")", ")", ";", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getReg", "(", "Decoder", ",", "Mips", "::", "GPR32RegClassID", ",", "Rt", ")", ")", ")", ";" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

5,113

[ "getInstrIterator", "(", ")", ")", ")", ";" ]

[ "unsigned", "HexagonInstrInfo", "::", "nonDbgBundleSize", "(", "MachineBasicBlock", "::", "const_iterator", "BundleHead", ")", "const", "{", "assert", "(", "BundleHead", "->", "isBundle", "(", ")", "&&", "<STR_LIT>", "Not a bundle header", "<STR_LIT>", ")", ";", "auto", "MII", "=", "BundleHead", ".", "getInstrIterator", "(", ")", ";", "return", "nonDbgMICount", "(", "++", "MII", ",", "getBundleEnd", "(", "BundleHead", "." ]

LLVM

Mips

TD

stmt_completion

CPU

5,114

[ ">", ";" ]

[ "class", "ALIGN_DESC", ":", "ALIGN_DESC_BASE", "<", "<STR_LIT>", ",", "GPR32Opnd", ",", "uimm2", ",", "II_ALIGN" ]

GCC

pa

MD

next_suggestion

CPU

5,115

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "clobber", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "use", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "use", "(", "const_int", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AArch64

TD

next_suggestion

CPU

5,116

[ "let", "cmode", "=", "{", "<NUM_LIT>", ",", "Simm", "{", "<NUM_LIT>", "}", ",", "Simm", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", "}", ";" ]

[ "def", "_2S", ":", "NeonI_1VModImm", "<", "<NUM_LIT>", ",", "op", ",", "(", "outs", "VPR64", ":", "$", "Rd", ")", ",", "(", "ins", "VPR64", ":", "$", "src", ",", "neon_uimm8", ":", "$", "Imm", ",", "neon_mov_imm_LSL_operand", ":", "$", "Simm", ")", ",", "!", "strconcat", "(", "asmop", ",", "<STR_LIT>", ")", ",", "[", "(", "set", "(", "v2i32", "VPR64", ":", "$", "Rd", ")", ",", "(", "v2i32", "(", "opnode", "(", "v2i32", "VPR64", ":", "$", "src", ")", ",", "(", "v2i32", "(", "neonopnode", "timm", ":", "$", "Imm", ",", "neon_mov_imm_LSL_operand", ":", "$", "Simm", ")", ")", ")", ")", ")", "]", ",", "NoItinerary", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Simm", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

5,117

[ "return", "false", ";" ]

[ "Next", "=", "Name", ".", "find", "(", "'", ".", "'", ",", "Start", "+", "<NUM_LIT>", ")", ";", "StringRef", "ExtraToken", "=", "Name", ".", "slice", "(", "Start", ",", "Next", ")", ";", "if", "(", "isDataTypeToken", "(", "ExtraToken", ")", "&&", "doesIgnoreDataTypeSuffix", "(", "Mnemonic", ",", "ExtraToken", ")", ")", "continue", ";", "if", "(", "ExtraToken", "!=", "<STR_LIT>", ".n", "<STR_LIT>", ")", "{", "SMLoc", "Loc", "=", "SMLoc", "::", "getFromPointer", "(", "NameLoc", ".", "getPointer", "(", ")", "+", "Start", ")", ";", "Operands", ".", "push_back", "(", "ARMOperand", "::", "CreateToken", "(", "ExtraToken", ",", "Loc", ")", ")", ";", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "if", "(", "parseOperand", "(", "Operands", ",", "Mnemonic", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "true", ";", "}", "while", "(", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Comma", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "parseOperand", "(", "Operands", ",", "Mnemonic", ")", ")", "{", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "true", ";", "}", "}", "}", "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "EndOfStatement", ")", ")", "{", "SMLoc", "Loc", "=", "getLexer", "(", ")", ".", "getLoc", "(", ")", ";", "Parser", ".", "eatToEndOfStatement", "(", ")", ";", "return", "Error", "(", "Loc", ",", "<STR_LIT>", "unexpected token in argument list", "<STR_LIT>", ")", ";", "}", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "CarrySetting", "&&", "shouldOmitCCOutOperand", "(", "Mnemonic", ",", "Operands", ")", ")", "{", "ARMOperand", "*", "Op", "=", "static_cast", "<", "ARMOperand", "*", ">", "(", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", "+", "<NUM_LIT>", ")", ";", "delete", "Op", ";", "}", "if", "(", "!", "isThumb", "(", ")", "&&", "Mnemonic", "==", "<STR_LIT>", "blx", "<STR_LIT>", "&&", "Operands", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "static_cast", "<", "ARMOperand", "*", ">", "(", "Operands", "[", "<NUM_LIT>", "]", ")", "->", "isImm", "(", ")", ")", "{", "ARMOperand", "*", "Op", "=", "static_cast", "<", "ARMOperand", "*", ">", "(", "Operands", "[", "<NUM_LIT>", "]", ")", ";", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", "+", "<NUM_LIT>", ")", ";", "delete", "Op", ";", "}", "if", "(", "!", "isThumb", "(", ")", "&&", "Operands", ".", "size", "(", ")", ">", "<NUM_LIT>", "&&", "(", "Mnemonic", "==", "<STR_LIT>", "ldrexd", "<STR_LIT>", "||", "Mnemonic", "==", "<STR_LIT>", "strexd", "<STR_LIT>", ")", ")", "{", "bool", "isLoad", "=", "(", "Mnemonic", "==", "<STR_LIT>", "ldrexd", "<STR_LIT>", ")", ";", "unsigned", "Idx", "=", "isLoad", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "ARMOperand", "*", "Op1", "=", "static_cast", "<", "ARMOperand", "*", ">", "(", "Operands", "[", "Idx", "]", ")", ";", "ARMOperand", "*", "Op2", "=", "static_cast", "<", "ARMOperand", "*", ">", "(", "Operands", "[", "Idx", "+", "<NUM_LIT>", "]", ")", ";", "const", "MCRegisterClass", "&", "MRC", "=", "MRI", "->", "getRegClass", "(", "ARM", "::", "GPRRegClassID", ")", ";", "if", "(", "Op1", "->", "isReg", "(", ")", "&&", "Op2", "->", "isReg", "(", ")", "&&", "MRC", ".", "contains", "(", "Op1", "->", "getReg", "(", ")", ")", "&&", "MRC", ".", "contains", "(", "Op2", "->", "getReg", "(", ")", ")", ")", "{", "unsigned", "Reg1", "=", "Op1", "->", "getReg", "(", ")", ";", "unsigned", "Reg2", "=", "Op2", "->", "getReg", "(", ")", ";", "unsigned", "Rt", "=", "MRI", "->", "getEncodingValue", "(", "Reg1", ")", ";", "unsigned", "Rt2", "=", "MRI", "->", "getEncodingValue", "(", "Reg2", ")", ";", "if", "(", "Rt", "+", "<NUM_LIT>", "!=", "Rt2", "||", "(", "Rt", "&", "<NUM_LIT>", ")", ")", "{", "Error", "(", "Op2", "->", "getStartLoc", "(", ")", ",", "isLoad", "?", "<STR_LIT>", "destination operands must be sequential", "<STR_LIT>", ":", "<STR_LIT>", "source operands must be sequential", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "unsigned", "NewReg", "=", "MRI", "->", "getMatchingSuperReg", "(", "Reg1", ",", "ARM", "::", "gsub_0", ",", "&", "(", "MRI", "->", "getRegClass", "(", "ARM", "::", "GPRPairRegClassID", ")", ")", ")", ";", "Operands", ".", "erase", "(", "Operands", ".", "begin", "(", ")", "+", "Idx", ",", "Operands", ".", "begin", "(", ")", "+", "Idx", "+", "<NUM_LIT>", ")", ";", "Operands", ".", "insert", "(", "Operands", ".", "begin", "(", ")", "+", "Idx", ",", "ARMOperand", "::", "CreateReg", "(", "NewReg", ",", "Op1", "->", "getStartLoc", "(", ")", ",", "Op2", "->", "getEndLoc", "(", ")", ")", ")", ";", "delete", "Op1", ";", "delete", "Op2", ";", "}", "}" ]

LLVM

X86

CPP

stmt_completion

CPU

5,118

[ ")", "{" ]

[ "std", "::", "unique_ptr", "<", "ScheduleDAGMutation", ">", "createX86MacroFusionDAGMutation", "(" ]

GCC

tilepro

CPP

stmt_completion

VLIW

5,119

[ "]", ";" ]

[ "static", "enum", "insn_code", "tilepro_multiply_get_opcode", "(", "const", "struct", "tilepro_multiply_insn_seq_entry", "*", "entry", ")", "{", "return", "tilepro_multiply_insn_seq_decode_opcode", "[", "entry", "->", "compressed_opcode" ]

LLVM

ARM

TD

next_suggestion

CPU

5,120

[ "}", "]", ";" ]

[ "def", "vfp_f32imm", ":", "Operand", "<", "f32", ">", ",", "PatLeaf", "<", "(", "f32", "fpimm", ")", ",", "[", "{", "return", "ARM_AM", ":", ":", "getFP32Imm", "(", "N", "-", ">", "getValueAPF", "(", ")", ")", "!", "=", "-", "<NUM_LIT>", ";", "}", "]", ",", "vfp_f32imm_xform", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "FPImmOperand", ";", "let", "GISelPredicateCode", "=", "[", "{", "const", "auto", "&", "MO", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "MO", ".", "isFPImm", "(", ")", ")", "return", "false", ";", "return", "ARM_AM", ":", ":", "getFP32Imm", "(", "MO", ".", "getFPImm", "(", ")", "-", ">", "getValueAPF", "(", ")", ")", "!", "=", "-", "<NUM_LIT>", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

5,121

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "}", ";" ]

[ "def", "v4i16_indexed", ":", "BaseSIMDIndexed", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opc", ",", "V64", ",", "V64", ",", "V128_lo", ",", "VectorIndexH", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v4i16", "V64", ":", "$", "Rd", ")", ",", "(", "OpNode", "(", "v4i16", "V64", ":", "$", "Rn", ")", ",", "(", "v4i16", "(", "AArch64duplane16", "(", "v8i16", "V128_lo", ":", "$", "Rm", ")", ",", "VectorIndexH", ":", "$", "idx", ")", ")", ")", ")", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "idx", ";" ]

LLVM

CellSPU

CPP

program_repair

MPU

5,122

[ "<FIXS>", "VarArgsFrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "StackSlotSize", ",", "ArgOffset", ",", "true", ",", "false", ")", ";", "<FIXE>" ]

[ "for", "(", ";", "ArgRegIdx", "!=", "NumArgRegs", ";", "++", "ArgRegIdx", ")", "{", "<BUGS>", "VarArgsFrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "StackSlotSize", ",", "ArgOffset", ")", ";", "<BUGE>", "SDValue", "FIN", "=", "DAG", ".", "getFrameIndex", "(", "VarArgsFrameIndex", ",", "PtrVT", ")", ";", "SDValue", "ArgVal", "=", "DAG", ".", "getRegister", "(", "ArgRegs", "[", "ArgRegIdx", "]", ",", "MVT", "::", "v16i8", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "ArgVal", ",", "FIN", ",", "NULL", ",", "<NUM_LIT>", ")", ";" ]

GCC

sparc

MD

next_suggestion

CPU

5,123

[ "<STR_LIT>" ]

[ "(", "unspec", ":", "P", "[", "(", "fpcscond", ":", "FPCSMODE", "(", "match_operand", ":", "FPCSMODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "FPCSMODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_FPCMPSHL", ")", ")", "]", "<STR_LIT>" ]

GCC

mn10300

CPP

stmt_completion

MPU

5,124

[ "CC_REG", ")", ";" ]

[ "insn", "=", "emit_insn_after", "(", "gen_setlb", "(", ")", ",", "label", ")", ";", "label", "=", "gen_label_rtx", "(", ")", ";", "emit_label_after", "(", "label", ",", "insn", ")", ";", "DUMP", "(", "<STR_LIT>", "Created new loop-back label:", "<STR_LIT>", ",", "label", ")", ";", "}", "else", "{", "DUMP", "(", "<STR_LIT>", "Inserting SETLB insn before:", "<STR_LIT>", ",", "label", ")", ";", "emit_insn_before", "(", "gen_setlb", "(", ")", ",", "label", ")", ";", "}", "comparison", "=", "XEXP", "(", "SET_SRC", "(", "PATTERN", "(", "branch", ")", ")", ",", "<NUM_LIT>", ")", ";", "cmp_reg", "=", "XEXP", "(", "comparison", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "REG_P", "(", "cmp_reg", ")", ")", ";", "gcc_assert", "(", "REGNO", "(", "cmp_reg", ")", "==" ]

LLVM

Mips

CPP

next_suggestion

CPU

5,125

[ "default", ":" ]

[ "CAP_ATOMIC_POSTRA_CASES", "(", "LOAD_ADD", ",", "false", ")", "CAP_ATOMIC_POSTRA_CASES", "(", "LOAD_SUB", ",", "false", ")", "CAP_ATOMIC_POSTRA_CASES", "(", "LOAD_AND", ",", "false", ")", "CAP_ATOMIC_POSTRA_CASES", "(", "LOAD_OR", ",", "false", ")", "CAP_ATOMIC_POSTRA_CASES", "(", "LOAD_XOR", ",", "false", ")", "CAP_ATOMIC_POSTRA_CASES", "(", "LOAD_NAND", ",", "false", ")", "CAP_ATOMIC_POSTRA_CASES", "(", "LOAD_MIN", ",", "true", ")", "CAP_ATOMIC_POSTRA_CASES", "(", "LOAD_MAX", ",", "true", ")", "CAP_ATOMIC_POSTRA_CASES", "(", "LOAD_UMIN", ",", "true", ")", "CAP_ATOMIC_POSTRA_CASES", "(", "LOAD_UMAX", ",", "true", ")", "CAP_ATOMIC_POSTRA_CASES", "(", "SWAP", ",", "false", ")", "case", "Mips", "::", "CAP_ATOMIC_SWAP_CAP", ":", "*", "IsCapabilityArg", "=", "true", ";", "return", "Mips", "::", "CAP_ATOMIC_SWAP_CAP_POSTRA", ";" ]

GCC

m32c

CPP

program_repair

MPU

5,126

[ "<FIXS>", "m32c_compare_redundant", "(", "rtx_insn", "*", "cmp", ",", "rtx", "*", "operands", ")", "<FIXE>", "<FIXS>", "rtx_insn", "*", "prev", ";", "rtx", "pp", ",", "next", ";", "<FIXE>" ]

[ "static", "bool", "<BUGS>", "m32c_compare_redundant", "(", "rtx", "cmp", ",", "rtx", "*", "operands", ")", "<BUGE>", "{", "int", "flags_needed", ";", "int", "pflags", ";", "<BUGS>", "rtx", "prev", ",", "pp", ",", "next", ";", "<BUGE>", "rtx", "op0", ",", "op1", ";", "#", "if", "DEBUG_CMPint", "prev_icode", ",", "i", ";" ]

LLVM

SPIRV

CPP

next_suggestion

Virtual ISA

5,127

[ "Reqs", ".", "addExtension", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "SPV_EXT_shader_atomic_float_min_max", ")", ";" ]

[ "Reqs", ".", "addExtension", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "SPV_EXT_shader_atomic_float_add", ")", ";", "switch", "(", "BitWidth", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "!", "ST", ".", "canUseExtension", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "SPV_EXT_shader_atomic_float16_add", ")", ")", "report_fatal_error", "(", "ATOM_FLT_REQ_EXT_MSG", "(", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", ")", ",", "false", ")", ";", "Reqs", ".", "addExtension", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "SPV_EXT_shader_atomic_float16_add", ")", ";", "Reqs", ".", "addCapability", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "AtomicFloat16AddEXT", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "Reqs", ".", "addCapability", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "AtomicFloat32AddEXT", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "Reqs", ".", "addCapability", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "AtomicFloat64AddEXT", ")", ";", "break", ";", "default", ":", "report_fatal_error", "(", "<STR_LIT>", "Unexpected floating-point type width in atomic float instruction", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "if", "(", "!", "ST", ".", "canUseExtension", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "SPV_EXT_shader_atomic_float_min_max", ")", ")", "report_fatal_error", "(", "ATOM_FLT_REQ_EXT_MSG", "(", "<STR_LIT>", "_min_max", "<STR_LIT>", ")", ",", "false", ")", ";" ]

GCC

rs6000

CPP

next_suggestion

CPU

5,128

[ "}" ]

[ "rtx", "op0", "=", "expand_expr", "(", "arg0", ",", "NULL_RTX", ",", "VOIDmode", ",", "<NUM_LIT>", ")", ";", "rtx", "op1", "=", "expand_expr", "(", "arg1", ",", "NULL_RTX", ",", "VOIDmode", ",", "<NUM_LIT>", ")", ";", "rtx", "op2", "=", "expand_expr", "(", "arg2", ",", "NULL_RTX", ",", "VOIDmode", ",", "<NUM_LIT>", ")", ";", "rtx", "pat", ",", "addr", ";", "enum", "machine_mode", "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "enum", "machine_mode", "mode1", "=", "Pmode", ";", "enum", "machine_mode", "mode2", "=", "Pmode", ";", "if", "(", "arg0", "==", "error_mark_node", "||", "arg1", "==", "error_mark_node", "||", "arg2", "==", "error_mark_node", ")", "return", "const0_rtx", ";", "if", "(", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "op0", ",", "tmode", ")", ")", "op0", "=", "copy_to_mode_reg", "(", "tmode", ",", "op0", ")", ";", "op2", "=", "copy_to_mode_reg", "(", "mode2", ",", "op2", ")", ";", "if", "(", "op1", "==", "const0_rtx", ")", "{", "addr", "=", "gen_rtx_MEM", "(", "tmode", ",", "op2", ")", ";", "}", "else", "{", "op1", "=", "copy_to_mode_reg", "(", "mode1", ",", "op1", ")", ";", "addr", "=", "gen_rtx_MEM", "(", "tmode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "op1", ",", "op2", ")", ")", ";" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

5,129

[ ")", ")", "return", "SDValue", "(", ")", ";" ]

[ "Users", ".", "push_back", "(", "std", "::", "make_pair", "(", "User", ",", "Index", ")", ")", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "ArgChains", ";", "for", "(", "auto", "UserAndIndex", ":", "Users", ")", "{", "SDNode", "*", "User", "=", "UserAndIndex", ".", "first", ";", "unsigned", "Offset", "=", "User", "->", "getValueType", "(", "<NUM_LIT>", ")", ".", "getStoreSize", "(", ")", "*", "UserAndIndex", ".", "second", ";", "SDValue", "Ptr", "=", "DAG", ".", "getMemBasePlusOffset", "(", "LD", "->", "getBasePtr", "(", ")", ",", "TypeSize", "::", "getFixed", "(", "Offset", ")", ",", "DL", ")", ";", "SDValue", "EltLoad", "=", "DAG", ".", "getLoad", "(", "User", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "DL", ",", "LD", "->", "getChain", "(", ")", ",", "Ptr", ",", "LD", "->", "getPointerInfo", "(", ")", ".", "getWithOffset", "(", "Offset", ")", ",", "LD", "->", "getOriginalAlign", "(", ")", ",", "LD", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ",", "LD", "->", "getAAInfo", "(", ")", ")", ";", "DCI", ".", "CombineTo", "(", "User", ",", "EltLoad", ",", "true", ")", ";", "ArgChains", ".", "push_back", "(", "EltLoad", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "}", "SDValue", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "DL", ",", "MVT", "::", "Other", ",", "ArgChains", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ",", "Chain", ")", ";", "DCI", ".", "AddToWorklist", "(", "Chain", ".", "getNode", "(", ")", ")", ";", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "LdVT", ".", "isVector", "(", ")", "||", "LdVT", ".", "isInteger", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Replicate", ";", "SmallVector", "<", "SDNode", "*", ",", "<NUM_LIT>", ">", "OtherUses", ";", "for", "(", "SDNode", "::", "use_iterator", "UI", "=", "N", "->", "use_begin", "(", ")", ",", "UE", "=", "N", "->", "use_end", "(", ")", ";", "UI", "!=", "UE", ";", "++", "UI", ")", "{", "if", "(", "UI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "if", "(", "Replicate", ")", "return", "SDValue", "(", ")", ";", "Replicate", "=", "SDValue", "(", "*", "UI", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "==", "<NUM_LIT>", ")", "OtherUses", ".", "push_back", "(", "*", "UI", ")", ";", "}", "if", "(", "!", "Replicate", "||", "OtherUses", ".", "empty", "(" ]

GCC

aarch64

CPP

stmt_completion

CPU

5,130

[ "_", "a", "==", "<NUM_LIT>", ")", ";" ]

[ "vceqzq_p8", "(", "poly8x16_t", "_", "_", "a", ")", "{", "return", "(", "uint8x16_t", ")", "(", "_" ]

LLVM

Mips

TD

stmt_completion

CPU

5,131

[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]

[ "class", "BNEGI_B_ENC", ":", "MSA_BIT_B_FMT", "<" ]

LLVM

PIC16

CPP

stmt_completion

MPU

5,132

[ ")", ")", ";" ]

[ "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "if", "(", "Op", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "return", "Op", ";", "if", "(", "(", "Op", ".", "getNumOperands", "(", ")", "%", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Do not know how to return this many arguments!", "<STR_LIT>", ")", ";", "abort", "(", ")", ";", "}", "unsigned", "NumRet", "=", "(", "Op", ".", "getNumOperands", "(", ")", "/", "<NUM_LIT>", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "std", "::", "string", "FuncName", "=", "F", "->", "getName", "(", ")", ";", "const", "char", "*", "tmpName", "=", "createESName", "(", "PAN", "::", "getFrameLabel", "(", "FuncName" ]

GCC

i386

MD

next_suggestion

CPU

5,133

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "match_operand", ":", "<", "sseintvecmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI2_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VPERMI2", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

5,134

[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "F2_sffixupd", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_3b470976", ",", "TypeM", ">", ",", "Enc_5ab2be", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]

GCC

i386

CPP

code_generation

CPU

5,135

[ "void", "ix86_split_copysign_const", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "mode", ",", "vmode", ";", "rtx", "dest", ",", "op0", ",", "mask", ",", "x", ";", "dest", "=", "operands", "[", "<NUM_LIT>", "]", ";", "op0", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mask", "=", "operands", "[", "<NUM_LIT>", "]", ";", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "vmode", "=", "GET_MODE", "(", "mask", ")", ";", "dest", "=", "lowpart_subreg", "(", "vmode", ",", "dest", ",", "mode", ")", ";", "x", "=", "gen_rtx_AND", "(", "vmode", ",", "dest", ",", "mask", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "x", ")", ")", ";", "if", "(", "op0", "!=", "CONST0_RTX", "(", "vmode", ")", ")", "{", "x", "=", "gen_rtx_IOR", "(", "vmode", ",", "dest", ",", "op0", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "dest", ",", "x", ")", ")", ";", "}", "}" ]

[ "Deconstruct", "a", "copysign", "operation", "into", "bit", "masks", ".", "Operand", "0", "is", "known", "to", "be", "a", "constant", ",", "and", "so", "has", "already", "been", "expanded", "into", "a", "vector", "constant", "." ]

GCC

rs6000

CPP

code_generation

CPU

5,136

[ "int", "rbt_find", "(", "struct", "rbt_strings", "*", "t", ",", "char", "*", "str", ")", "{", "struct", "rbt_string_node", "*", "curr", "=", "t", "->", "rbt_root", ";", "while", "(", "curr", "!=", "t", "->", "rbt_nil", ")", "{", "int", "cmp", "=", "strcmp", "(", "str", ",", "curr", "->", "str", ")", ";", "if", "(", "cmp", "<", "<NUM_LIT>", ")", "curr", "=", "curr", "->", "left", ";", "else", "if", "(", "cmp", ">", "<NUM_LIT>", ")", "curr", "=", "curr", "->", "right", ";", "else", "return", "<NUM_LIT>", ";", "}", "return", "<NUM_LIT>", ";", "}" ]

[ "Return", "1", "if", "STR", "is", "in", "the", "red-black", "tree", ",", "else", "0", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

5,137

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

5,138

[ "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

5,139

[ "true", ";" ]

[ "bool", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return" ]

LLVM

Mips

CPP

next_suggestion

CPU

5,140

[ "checkRegDefsUses", "(", "RegDefs", ",", "RegUses", ",", "MI", ",", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ",", "MI", ".", "getNumOperands", "(", ")", ")", ";" ]

[ "if", "(", "MI", ".", "isCall", "(", ")", ")", "RegDefs", ".", "set", "(", "Mips", "::", "RA", ")", ";", "if", "(", "MI", ".", "isBranch", "(", ")", ")", "{" ]

LLVM

TLCS900

TD

stmt_completion

MPU

5,141

[ "Value", "=", "val", ";" ]

[ "class", "SourceMode", "<", "bits", "<", "<NUM_LIT>", ">", "val", ">", "{", "bits", "<", "<NUM_LIT>", ">" ]

GCC

tilegx

MD

next_suggestion

VLIW

5,142

[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]

[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]

GCC

arm

CPP

stmt_completion

CPU

5,143

[ "i", ";" ]

[ "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld4v4si", "(", "(", "const", "_", "_", "builtin_neon_si", "*", ")", "_", "_", "a", ")", ";", "return", "_", "_", "rv", ".", "_", "_" ]

LLVM

X86

CPP

program_repair

CPU

5,144

[ "<FIXS>", "emitConstant", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImmedValue", "(", ")", ",", "sizeOfImm", "(", "Desc", ")", ")", ";", "<FIXE>", "<FIXS>", "emitConstant", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImmedValue", "(", ")", ",", "sizeOfImm", "(", "Desc", ")", ")", ";", "<FIXE>" ]

[ "emitRegModRMByte", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "getX86RegNum", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";", "if", "(", "MI", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "<BUGS>", "emitConstant", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImmedValue", "(", ")", ",", "sizeOfPtr", "(", "Desc", ")", ")", ";", "<BUGE>", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MCE", ".", "emitByte", "(", "BaseOpcode", ")", ";", "emitMemModRMByte", "(", "MI", ",", "<NUM_LIT>", ",", "getX86RegNum", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";", "if", "(", "MI", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "+", "<NUM_LIT>", ")", "<BUGS>", "emitConstant", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImmedValue", "(", ")", ",", "sizeOfPtr", "(", "Desc", ")", ")", ";", "<BUGE>", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

GCC

sh

CPP

code_generation

CPU

5,145

[ "rtx", "shmedia_prepare_call_address", "(", "rtx", "fnaddr", ",", "int", "is_sibcall", ")", "{", "int", "is_sym", ";", "fnaddr", "=", "XEXP", "(", "fnaddr", ",", "<NUM_LIT>", ")", ";", "is_sym", "=", "GET_CODE", "(", "fnaddr", ")", "==", "SYMBOL_REF", ";", "if", "(", "flag_pic", "&&", "is_sym", ")", "{", "if", "(", "!", "SYMBOL_REF_LOCAL_P", "(", "fnaddr", ")", ")", "{", "rtx", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "if", "(", "is_sibcall", ")", "emit_insn", "(", "gen_symGOT2reg", "(", "reg", ",", "fnaddr", ")", ")", ";", "else", "emit_insn", "(", "gen_symGOTPLT2reg", "(", "reg", ",", "fnaddr", ")", ")", ";", "fnaddr", "=", "reg", ";", "}", "else", "{", "fnaddr", "=", "gen_sym2PIC", "(", "fnaddr", ")", ";", "PUT_MODE", "(", "fnaddr", ",", "Pmode", ")", ";", "}", "}", "if", "(", "!", "TARGET_PT_FIXED", "&&", "(", "!", "is_sym", "||", "TARGET_INVALID_SYMBOLS", ")", "&&", "(", "!", "REG_P", "(", "fnaddr", ")", "||", "!", "TARGET_REGISTER_P", "(", "REGNO", "(", "fnaddr", ")", ")", ")", ")", "{", "rtx", "tr", "=", "gen_reg_rtx", "(", "PDImode", ")", ";", "emit_insn", "(", "gen_ptabs", "(", "tr", ",", "fnaddr", ")", ")", ";", "fnaddr", "=", "tr", ";", "}", "else", "if", "(", "!", "target_reg_operand", "(", "fnaddr", ",", "Pmode", ")", ")", "fnaddr", "=", "copy_to_mode_reg", "(", "Pmode", ",", "fnaddr", ")", ";", "return", "fnaddr", ";", "}" ]

[ "FNADDR", "is", "the", "MEM", "expression", "from", "a", "call", "expander", ".", "Return", "an", "address", "to", "use", "in", "an", "SHmedia", "insn", "pattern", "." ]

GCC

mips

MD

stmt_completion

CPU

5,146

[ ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

nios2

MD

stmt_completion

MPU

5,147

[ ")", "]", ")", "]" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

i386

CPP

next_suggestion

CPU

5,148

[ "m", "=", "adjust_address", "(", "op0", ",", "V2SFmode", ",", "<NUM_LIT>", ")", ";" ]

[ "zero", "=", "op0", ";", "}", "else", "{", "zero", "=", "CONST0_RTX", "(", "V2DFmode", ")", ";", "}", "m", "=", "adjust_address", "(", "op1", ",", "DFmode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_sse2_loadlpd", "(", "op0", ",", "zero", ",", "m", ")", ")", ";", "m", "=", "adjust_address", "(", "op1", ",", "DFmode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_sse2_loadhpd", "(", "op0", ",", "op0", ",", "m", ")", ")", ";", "}", "else", "{", "rtx", "t", ";", "if", "(", "TARGET_AVX", "||", "TARGET_SSE_UNALIGNED_LOAD_OPTIMAL", "||", "TARGET_SSE_PACKED_SINGLE_INSN_OPTIMAL", "||", "optimize_insn_for_size_p", "(", ")", ")", "{", "if", "(", "GET_MODE", "(", "op0", ")", "!=", "V4SFmode", ")", "{", "or", "ig_op0", "=", "op0", ";", "op0", "=", "gen_reg_rtx", "(", "V4SFmode", ")", ";", "}", "op1", "=", "gen_lowpart", "(", "V4SFmode", ",", "op1", ")", ";", "emit_insn", "(", "gen_sse_loadups", "(", "op0", ",", "op1", ")", ")", ";", "if", "(", "or", "ig_op0", ")", "emit_move_insn", "(", "or", "ig_op0", ",", "gen_lowpart", "(", "GET_MODE", "(", "or", "ig_op0", ")", ",", "op0", ")", ")", ";", "return", ";", "}", "if", "(", "mode", "!=", "V4SFmode", ")", "t", "=", "gen_reg_rtx", "(", "V4SFmode", ")", ";", "else", "t", "=", "op0", ";", "if", "(", "TARGET_SSE_PARTIAL_REG_DEPENDENCY", ")", "emit_move_insn", "(", "t", ",", "CONST0_RTX", "(", "V4SFmode", ")", ")", ";", "else", "emit_clobber", "(", "t", ")", ";", "m", "=", "adjust_address", "(", "op1", ",", "V2SFmode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_sse_loadlps", "(", "t", ",", "t", ",", "m", ")", ")", ";", "m", "=", "adjust_address", "(", "op1", ",", "V2SFmode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_sse_loadhps", "(", "t", ",", "t", ",", "m", ")", ")", ";", "if", "(", "mode", "!=", "V4SFmode", ")", "emit_move_insn", "(", "op0", ",", "gen_lowpart", "(", "mode", ",", "t", ")", ")", ";", "}", "}", "else", "if", "(", "MEM_P", "(", "op0", ")", ")", "{", "if", "(", "TARGET_SSE2", "&&", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_VECTOR_INT", ")", "{", "op0", "=", "gen_lowpart", "(", "V16QImode", ",", "op0", ")", ";", "op1", "=", "gen_lowpart", "(", "V16QImode", ",", "op1", ")", ";", "emit_insn", "(", "gen_sse2_storedquv16qi", "(", "op0", ",", "op1", ")", ")", ";", "}", "else", "if", "(", "TARGET_SSE2", "&&", "mode", "==", "V2DFmode", ")", "{", "if", "(", "TARGET_AVX", "||", "TARGET_SSE_UNALIGNED_STORE_OPTIMAL", "||", "TARGET_SSE_PACKED_SINGLE_INSN_OPTIMAL", "||", "optimize_insn_for_size_p", "(", ")", ")", "emit_insn", "(", "gen_sse2_storeupd", "(", "op0", ",", "op1", ")", ")", ";", "else", "{", "m", "=", "adjust_address", "(", "op0", ",", "DFmode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_sse2_storelpd", "(", "m", ",", "op1", ")", ")", ";", "m", "=", "adjust_address", "(", "op0", ",", "DFmode", ",", "<NUM_LIT>", ")", ";", "emit_insn", "(", "gen_sse2_storehpd", "(", "m", ",", "op1", ")", ")", ";", "}", "}", "else", "{", "if", "(", "mode", "!=", "V4SFmode", ")", "op1", "=", "gen_lowpart", "(", "V4SFmode", ",", "op1", ")", ";", "if", "(", "TARGET_AVX", "||", "TARGET_SSE_UNALIGNED_STORE_OPTIMAL", "||", "TARGET_SSE_PACKED_SINGLE_INSN_OPTIMAL", "||", "optimize_insn_for_size_p", "(", ")", ")", "{", "op0", "=", "gen_lowpart", "(", "V4SFmode", ",", "op0", ")", ";", "emit_insn", "(", "gen_sse_storeups", "(", "op0", ",", "op1", ")", ")", ";", "}", "else", "{" ]

LLVM

AArch64

CPP

code_generation

CPU

5,149

[ "bool", "AArch64StackTaggingPreRA", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Func", ")", "{", "MF", "=", "&", "Func", ";", "MRI", "=", "&", "MF", "->", "getRegInfo", "(", ")", ";", "AFI", "=", "MF", "->", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "AArch64InstrInfo", "*", ">", "(", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "TRI", "=", "static_cast", "<", "const", "AArch64RegisterInfo", "*", ">", "(", "MF", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "MFI", "=", "&", "MF", "->", "getFrameInfo", "(", ")", ";", "ReTags", ".", "clear", "(", ")", ";", "assert", "(", "MRI", "->", "isSSA", "(", ")", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "********** AArch64 Stack Tagging PreRA **********\\n", "<STR_LIT>", "<<", "<STR_LIT>", "********** Function: ", "<STR_LIT>", "<<", "MF", "->", "getName", "(", ")", "<<", "'", "\\n", "'", ")", ";", "SmallSetVector", "<", "int", ",", "<NUM_LIT>", ">", "TaggedSlots", ";", "for", "(", "auto", "&", "BB", ":", "*", "MF", ")", "{", "for", "(", "auto", "&", "I", ":", "BB", ")", "{", "if", "(", "I", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "ReTags", ".", "push_back", "(", "&", "I", ")", ";", "int", "FI", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "TaggedSlots", ".", "insert", "(", "FI", ")", ";", "assert", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "==", "<NUM_LIT>", ")", ";", "}", "}", "}", "for", "(", "int", "FI", ":", "TaggedSlots", ")", "MFI", "->", "setObjectSSPLayout", "(", "FI", ",", "MachineFrameInfo", "::", "SSPLK_None", ")", ";", "if", "(", "ReTags", ".", "empty", "(", ")", ")", "return", "false", ";", "if", "(", "mayUseUncheckedLoadStore", "(", ")", ")", "uncheckLoadsAndStores", "(", ")", ";", "Optional", "<", "int", ">", "BaseSlot", "=", "findFirstSlotCandidate", "(", ")", ";", "if", "(", "BaseSlot", ")", "AFI", "->", "setTaggedBasePointerIndex", "(", "*", "BaseSlot", ")", ";", "for", "(", "auto", "*", "I", ":", "ReTags", ")", "{", "int", "FI", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";", "int", "Tag", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "Register", "Base", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "Tag", "==", "<NUM_LIT>", "&&", "FI", "==", "BaseSlot", ")", "{", "BuildMI", "(", "*", "I", "->", "getParent", "(", ")", ",", "I", ",", "{", "}", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "Base", ")", ";", "I", "->", "eraseFromParent", "(", ")", ";", "}", "}", "return", "true", ";", "}" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

LLVM

AArch64

TD

stmt_completion

CPU

5,150

[ ",", "(", "instregex", "<STR_LIT>", ")", ">", ";" ]

[ "def", ":", "InstRW", "<", "[", "A64FXWrite_6Cyc_GI3", "]" ]

GCC

s390

MD

program_repair

MPU

5,151

[ "<FIXS>", "emit_insn", "(", "gen_fix_trunctddi2_dfp", "(", "operands", "[", "<NUM_LIT>", "]", ",", "temp", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", "<FIXE>", "<FIXS>", "emit_insn", "(", "gen_fix_trunctddi2_dfp", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", "<FIXE>" ]

[ "emit_jump_insn", "(", "gen_blt", "(", "label1", ")", ")", "emit_insn", "(", "gen_subtd3", "(", "temp", ",", "operands", "[", "<NUM_LIT>", "]", ",", "CONST_DOUBLE_FROM_REAL_VALUE", "(", "sub", ",", "TDmode", ")", ")", ")", "<BUGS>", "emit_insn", "(", "gen_fix_trunctddi2", "(", "operands", "[", "<NUM_LIT>", "]", ",", "temp", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", "<BUGE>", "emit_jump", "(", "label2", ")", "emit_label", "(", "label1", ")", "<BUGS>", "emit_insn", "(", "gen_fix_trunctddi2", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", "<BUGE>", "emit_label", "(", "label2", ")", "DONE", "}", ")" ]

LLVM

ARM

CPP

stmt_completion

CPU

5,152

[ "PrevI", ";" ]

[ "const", "std", "::", "vector", "<", "MachineBasicBlock", "*", ">", "&", "JTBBs", "=", "JT", "[", "JTI", "]", ".", "MBBs", ";", "for", "(", "unsigned", "j", "=", "<NUM_LIT>", ",", "ee", "=", "JTBBs", ".", "size", "(", ")", ";", "j", "!=", "ee", ";", "++", "j", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "JTBBs", "[", "j", "]", ";", "unsigned", "DstOffset", "=", "BBInfo", "[", "MBB", "->", "getNumber", "(", ")", "]", ".", "Offset", ";", "if", "(", "ByteOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ")", "ByteOk", "=", "false", ";", "unsigned", "TBHLimit", "=", "(", "(", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", "*", "<NUM_LIT>", ";", "if", "(", "HalfWordOk", "&&", "(", "DstOffset", "-", "JTOffset", ")", ">", "TBHLimit", ")", "HalfWordOk", "=", "false", ";", "if", "(", "!", "ByteOk", "&&", "!", "HalfWordOk", ")", "break", ";", "}", "if", "(", "ByteOk", "||", "HalfWordOk", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "unsigned", "BaseReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "BaseRegKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "if", "(", "!", "BaseRegKill", ")", "continue", ";", "unsigned", "IdxReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "IdxRegKill", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isKill", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "PrevI", "=", "MI", ";", "MachineBasicBlock", "::", "iterator", "B", "=", "MBB", "->", "begin", "(", ")", ";", "while", "(", "PrevI", "!=", "B", "&&", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "--", "PrevI", ";", "if", "(", "!", "PrevI", "->", "definesRegister", "(", "BaseReg", ")", ")", "continue", ";", "MachineInstr", "*", "AddrMI", "=" ]

LLVM

PowerPC

TD

stmt_completion

CPU

5,153

[ "add", ">", ";" ]

[ "return", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "<", "<NUM_LIT>", "&", "&", "!", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "def", "NonDSFormSextLoadi32", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "sextloadi32", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "cast", "<", "LoadSDNode", ">", "(", "N", ")", "-", ">", "getAlignment", "(", ")", "<", "<NUM_LIT>", "&", "&", "!", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "def", "quadwOffsetLoad", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "def", "quadwOffsetStore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "def", "nonQuadwOffsetLoad", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ")", ",", "(", "load", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "!", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "def", "nonQuadwOffsetStore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "return", "!", "isOffsetMultipleOf", "(", "N", ",", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "class", "BinOpWithoutSImm16Operand", "<", "SDNode", "opcode", ">", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "left", ",", "node", ":", "$", "right", ")", ",", "(", "opcode", "node", ":", "$", "left", ",", "node", ":", "$", "right", ")", ",", "[", "{", "int16_t", "Imm", ";", "return", "!", "isIntS16Immediate", "(", "N", "-", ">", "getOperand", "(", "<NUM_LIT>", ")", ",", "Imm", ")", "&", "&", "!", "isIntS16Immediate", "(", "N", "-", ">", "getOperand", "(", "<NUM_LIT>", ")", ",", "Imm", ")", ";", "}", "]", ">", ";", "def", "add_without_simm16", ":", "BinOpWithoutSImm16Operand", "<" ]

LLVM

AArch64

TD

stmt_completion

CPU

5,154

[ "}", "=", "opcode", ";" ]

[ "class", "BaseUnscaledConversionToHigh", "<", "bits", "<", "<NUM_LIT>", ">", "rmode", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterClass", "srcType", ",", "RegisterOperand", "dstType", ",", "string", "asm", ",", "string", "kind", ">", ":", "I", "<", "(", "outs", "dstType", ":", "$", "Rd", ")", ",", "(", "ins", "srcType", ":", "$", "Rn", ",", "VectorIndex1", ":", "$", "idx", ")", ",", "asm", ",", "<STR_LIT>", "#", "kind", "#", "<STR_LIT>", "#", "kind", "#", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteFCopy", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rmode", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]

GCC

sh

CPP

stmt_completion

CPU

5,155

[ "mode", "ATTRIBUTE_UNUSED", ")", "{" ]

[ "bool", "sh_small_register_classes_for_mode_p", "(", "machine_mode" ]

GCC

i386

MD

stmt_completion

CPU

5,156

[ ")", "]", "UNSPECV_SETSSBSY", ")", "]" ]

[ "[", "(", "unspec_volatile", "[", "(", "const_int", "<NUM_LIT>" ]

LLVM

X86

CPP

next_suggestion

CPU

5,157

[ "SDValue", "Hi", "=", "extractSubVector", "(", "Src", ",", "NumElems", "/", "<NUM_LIT>", ",", "DAG", ",", "dl", ",", "SizeInBits", "/", "<NUM_LIT>", ")", ";" ]

[ "unsigned", "NumElems", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "unsigned", "SizeInBits", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "MVT", "EltVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "SDValue", "Src", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "assert", "(", "EltVT", "==", "Src", ".", "getSimpleValueType", "(", ")", ".", "getVectorElementType", "(", ")", "&&", "<STR_LIT>", "Src and Op should have the same element type!", "<STR_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "SDValue", "Lo", "=", "extractSubVector", "(", "Src", ",", "<NUM_LIT>", ",", "DAG", ",", "dl", ",", "SizeInBits", "/", "<NUM_LIT>", ")", ";" ]

GCC

aarch64

CPP

stmt_completion

CPU

5,158

[ "_", "a", ")", ";" ]

[ "return", "vdup_n_u8", "(", "_" ]

GCC

arm

MD

stmt_completion

CPU

5,159

[ "<STR_LIT>", ")" ]

[ "(", "define_automaton" ]

GCC

frv

CPP

code_generation

VLIW

5,160

[ "static", "void", "frv_split_iacc_move", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "machine_mode", "inner", ";", "int", "i", ";", "inner", "=", "GET_MODE", "(", "dest", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "GET_MODE_SIZE", "(", "inner", ")", ";", "i", "+=", "GET_MODE_SIZE", "(", "SImode", ")", ")", "emit_move_insn", "(", "simplify_gen_subreg", "(", "SImode", ",", "dest", ",", "inner", ",", "i", ")", ",", "simplify_gen_subreg", "(", "SImode", ",", "src", ",", "inner", ",", "i", ")", ")", ";", "}" ]

[ "Emit", "a", "move", "from", "SRC", "to", "DEST", "in", "SImode", "chunks", ".", "This", "can", "be", "used", "to", "move", "DImode", "values", "into", "and", "out", "of", "IACC0", "." ]

GCC

bfin

MD

stmt_completion

DSP

5,161

[ "<STR_LIT>", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "and", "(", "match_code" ]

LLVM

Hexagon

TD

next_suggestion

DSP

5,162

[ "}" ]

[ "def", "A4_cmpbgtu", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeS_3op", ">", ",", "Enc_c2b48e", ",", "ImmRegRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

5,163

[ "<STR_LIT>", ";" ]

[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "DiagnosticType", "=" ]

LLVM

XCore

CPP

next_suggestion

MPU

5,164

[ "return", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";" ]

[ "if", "(", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "&&", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "&&", "(", "isZeroImm", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "{", "FrameIndex", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getIndex", "(", ")", ";" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

5,165

[ "case", "Instruction", "::", "Sub", ":", "{" ]

[ "auto", "*", "CI", "=", "cast", "<", "ConstantInt", ">", "(", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "TmpOffset", "+=", "CI", "->", "getSExtValue", "(", ")", "*", "S", ";", "Op", "=", "cast", "<", "AddOperator", ">", "(", "Op", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "continue", ";", "}", "goto", "unsupported_gep", ";", "}", "}", "}", "if", "(", "int64_t", "(", "TmpOffset", ")", ">=", "<NUM_LIT>", ")", "{", "Addr", ".", "setOffset", "(", "TmpOffset", ")", ";", "if", "(", "computeAddress", "(", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "Addr", ")", ")", "return", "true", ";", "}", "Addr", "=", "SavedAddr", ";", "unsupported_gep", ":", "break", ";", "}", "case", "Instruction", "::", "Alloca", ":", "{", "const", "auto", "*", "AI", "=", "cast", "<", "AllocaInst", ">", "(", "Obj", ")", ";", "DenseMap", "<", "const", "AllocaInst", "*", ",", "int", ">", "::", "iterator", "SI", "=", "FuncInfo", ".", "StaticAllocaMap", ".", "find", "(", "AI", ")", ";", "if", "(", "SI", "!=", "FuncInfo", ".", "StaticAllocaMap", ".", "end", "(", ")", ")", "{", "if", "(", "Addr", ".", "isSet", "(", ")", ")", "{", "return", "false", ";", "}", "Addr", ".", "setKind", "(", "Address", "::", "FrameIndexBase", ")", ";", "Addr", ".", "setFI", "(", "SI", "->", "second", ")", ";", "return", "true", ";", "}", "break", ";", "}", "case", "Instruction", "::", "Add", ":", "{", "const", "Value", "*", "LHS", "=", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "Value", "*", "RHS", "=", "U", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "isa", "<", "ConstantInt", ">", "(", "LHS", ")", ")", "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";", "if", "(", "const", "auto", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "RHS", ")", ")", "{", "uint64_t", "TmpOffset", "=", "Addr", ".", "getOffset", "(", ")", "+", "CI", "->", "getSExtValue", "(", ")", ";", "if", "(", "int64_t", "(", "TmpOffset", ")", ">=", "<NUM_LIT>", ")", "{", "Addr", ".", "setOffset", "(", "TmpOffset", ")", ";", "return", "computeAddress", "(", "LHS", ",", "Addr", ")", ";", "}", "}", "Address", "Backup", "=", "Addr", ";", "if", "(", "computeAddress", "(", "LHS", ",", "Addr", ")", "&&", "computeAddress", "(", "RHS", ",", "Addr", ")", ")", "return", "true", ";", "Addr", "=", "Backup", ";", "break", ";", "}" ]

LLVM

Hexagon

TD

next_suggestion

DSP

5,166

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

5,167

[ "<NUM_LIT>", ";" ]

[ "def", "_8H", ":", "N2VShiftIns", "<", "<NUM_LIT>", ",", "u", ",", "opcode", ",", "asmop", ",", "<STR_LIT>", ",", "VPR128", ",", "v8i16", ",", "shr_imm16", ",", "int_aarch64_neon_vsri", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

LLVM

SPIRV

CPP

next_suggestion

Virtual ISA

5,168

[ "}" ]

[ "static", "MCInstPrinter", "*", "createSPIRVMCInstPrinter", "(", "const", "Triple", "&", "T", ",", "unsigned", "SyntaxVariant", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "MCInstrInfo", "&", "MII", ",", "const", "MCRegisterInfo", "&", "MRI", ")", "{", "assert", "(", "SyntaxVariant", "==", "<NUM_LIT>", ")", ";", "return", "new", "SPIRVInstPrinter", "(", "MAI", ",", "MII", ",", "MRI", ")", ";" ]

GCC

i386

MD

next_suggestion

CPU

5,169

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operator", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "MODEF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", "]", "<STR_LIT>" ]

LLVM

AArch64

TD

next_suggestion

CPU

5,170

[ "}" ]

[ "class", "FalseLanesEnum", "<", "bits", "<", "<NUM_LIT>", ">", "val", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Value", "=", "val", ";" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

5,171

[ "bits", "<", "<NUM_LIT>", ">", "PredAddress", "=", "<NUM_LIT>", ";" ]

[ "class", "TPCInstLoad", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asmstr", ">", ":", "LoadInstGeneric", "<", "opc", ",", "asmstr", ">", "{", "bits", "<", "<NUM_LIT>", ">", "SrcA", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "Dest", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "SrcExtra", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "PredPolarity", "=", "<NUM_LIT>", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

5,172

[ "if", "(", "VT", "!=", "MVT", "::", "i64", ")", "{" ]

[ "unsigned", "Alignment", ";", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "LD", "->", "getBasePtr", "(", ")", ";", "VT", "=", "LD", "->", "getMemoryVT", "(", ")", ";", "Alignment", "=", "LD", "->", "getAlignment", "(", ")", ";", "}", "else", "if", "(", "StoreSDNode", "*", "ST", "=", "dyn_cast", "<", "StoreSDNode", ">", "(", "N", ")", ")", "{", "Ptr", "=", "ST", "->", "getBasePtr", "(", ")", ";", "VT", "=", "ST", "->", "getMemoryVT", "(", ")", ";", "Alignment", "=", "ST", "->", "getAlignment", "(", ")", ";", "isLoad", "=", "false", ";", "}", "else", "return", "false", ";", "if", "(", "isLoad", "&&", "usePartialVectorLoads", "(", "N", ",", "Subtarget", ")", ")", "{", "return", "false", ";", "}", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "if", "(", "SelectAddressRegReg", "(", "Ptr", ",", "Base", ",", "Offset", ",", "DAG", ")", ")", "{", "bool", "Swap", "=", "false", ";", "if", "(", "isa", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "||", "isa", "<", "RegisterSDNode", ">", "(", "Base", ")", ")", "Swap", "=", "true", ";", "else", "if", "(", "!", "isLoad", ")", "{", "SDValue", "Val", "=", "cast", "<", "StoreSDNode", ">", "(", "N", ")", "->", "getValue", "(", ")", ";", "if", "(", "Val", "==", "Base", "||", "Base", ".", "getNode", "(", ")", "->", "isPredecessorOf", "(", "Val", ".", "getNode", "(", ")", ")", ")", "Swap", "=", "true", ";", "}", "if", "(", "Swap", ")", "std", "::", "swap", "(", "Base", ",", "Offset", ")", ";", "AM", "=", "ISD", "::", "PRE_INC", ";", "return", "true", ";", "}" ]

LLVM

Sparc

CPP

code_generation

CPU

5,173

[ "SDValue", "SparcTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Should not custom lower this!", "<STR_LIT>", ")", ";", "case", "ISD", "::", "FNEG", ":", "case", "ISD", "::", "FABS", ":", "return", "LowerF64Op", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ",", "*", "this", ")", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalTLSAddress", ":", "llvm_unreachable", "(", "<STR_LIT>", "TLS not implemented for Sparc.", "<STR_LIT>", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BlockAddress", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ConstantPool", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_SINT", ":", "return", "LowerFP_TO_SINT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SINT_TO_FP", ":", "return", "LowerSINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BR_CC", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT_CC", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ",", "*", "this", ")", ";", "case", "ISD", "::", "VAARG", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "}", "}" ]

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

LLVM

AArch64

TD

next_suggestion

CPU

5,174

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "class", "BaseIntegerToFPUnscaled", "<", "bit", "isUnsigned", ",", "RegisterClass", "srcType", ",", "RegisterClass", "dstType", ",", "ValueType", "dvt", ",", "string", "asm", ",", "SDPatternOperator", "node", ">", ":", "I", "<", "(", "outs", "dstType", ":", "$", "Rd", ")", ",", "(", "ins", "srcType", ":", "$", "Rn", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "dvt", "dstType", ":", "$", "Rd", ")", ",", "(", "node", "srcType", ":", "$", "Rn", ")", ")", "]", ">", ",", "Sched", "<", "[", "WriteFCvt", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "scale", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

5,175

[ "=", "Pos", "->", "second", ";" ]

[ "std", "::", "map", "<", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", ",", "unsigned", ">", "::", "iterator", "Pos", "=", "ColorCombinations", ".", "find", "(", "SUColors", ")", ";", "if", "(", "Pos", "!=", "ColorCombinations", ".", "end", "(", ")", ")", "{", "CurrentColoring", "[", "SU", ".", "NodeNum", "]" ]

GCC

i386

MD

program_repair

CPU

5,176

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_FIX_NOTRUNC", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

5,177

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

SPIRV

CPP

stmt_completion

Virtual ISA

5,178

[ ",", "MachineIRBuilder", "&", "MIRBuilder", ",", "Register", "Reg", ")", "{" ]

[ "SPIRVType", "*", "SPIRVGlobalRegistry", "::", "getOpTypePointer", "(", "<STR_LIT>", "::", "<STR_LIT>", "::", "StorageClass", "SC", ",", "SPIRVType", "*", "ElemType" ]

LLVM

X86

TD

stmt_completion

CPU

5,179

[ "$", "cond", ")", ",", "[", "]", ">", ";" ]

[ "def", "TCRETURNdicc", ":", "PseudoI", "<", "(", "outs", ")", ",", "(", "ins", "i32imm_pcrel", ":", "$", "dst", ",", "i32imm", ":", "$", "offset", ",", "i32imm", ":" ]

LLVM

X86

TD

stmt_completion

CPU

5,180

[ "X86GR32orGR64AsmOperand", ";" ]

[ "let", "ParserMatchClass", "=" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

5,181

[ "}" ]

[ "initializePPCCTRLoopsVerifyPass", "(", "PR", ")", ";", "initializePPCLoopInstrFormPrepPass", "(", "PR", ")", ";", "initializePPCTOCRegDepsPass", "(", "PR", ")", ";", "initializePPCEarlyReturnPass", "(", "PR", ")", ";", "initializePPCVSXCopyPass", "(", "PR", ")", ";", "initializePPCVSXFMAMutatePass", "(", "PR", ")", ";", "initializePPCVSXSwapRemovalPass", "(", "PR", ")", ";", "initializePPCReduceCRLogicalsPass", "(", "PR", ")", ";", "initializePPCBSelPass", "(", "PR", ")", ";", "initializePPCBranchCoalescingPass", "(", "PR", ")", ";", "initializePPCQPXLoadSplatPass", "(", "PR", ")", ";", "initializePPCBoolRetToIntPass", "(", "PR", ")", ";", "initializePPCExpandISELPass", "(", "PR", ")", ";", "initializePPCPreEmitPeepholePass", "(", "PR", ")", ";", "initializePPCTLSDynamicCallPass", "(", "PR", ")", ";", "initializePPCMIPeepholePass", "(", "PR", ")", ";", "initializePPCLowerMASSVEntriesPass", "(", "PR", ")", ";" ]

GCC

alpha

MD

next_suggestion

MPU

5,182

[ "<STR_LIT>" ]

[ "[", "(", "trap_if", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "use", "(", "reg", ":", "DI", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>" ]

GCC

pdp11

MD

program_repair

MPU

5,183

[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>" ]

[ "DONE", "}", ")", "<BUGS>", "(", "define_expand", "<STR_LIT>", "[", "(", "return", ")", "]", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "return", ")", "]", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Mips

TD

stmt_completion

CPU

5,184

[ ",", "ImmPat", ":", "$", "rs_sa", ")", ")", "]", ";" ]

[ "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";", "list", "<", "dag", ">", "Pattern", "=", "[", "(", "set", "RO", ":", "$", "rd", ",", "(", "OpNode", "RO", ":", "$", "rt" ]

LLVM

Hexagon

TD

next_suggestion

DSP

5,185

[ "bits", "<", "<NUM_LIT>", ">", "Rx32", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

5,186

[ ",", "i", ")", ";" ]

[ "case", "Intrinsic", "::", "aarch64_neon_st3", ":", "case", "Intrinsic", "::", "aarch64_neon_st4", ":", "{", "StructType", "*", "ST", "=", "dyn_cast", "<", "StructType", ">", "(", "ExpectedType", ")", ";", "if", "(", "!", "ST", ")", "return", "nullptr", ";", "unsigned", "NumElts", "=", "Inst", "->", "getNumArgOperands", "(", ")", "-", "<NUM_LIT>", ";", "if", "(", "ST", "->", "getNumElements", "(", ")", "!=", "NumElts", ")", "return", "nullptr", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumElts", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "if", "(", "Inst", "->", "getArgOperand", "(", "i", ")", "->", "getType", "(", ")", "!=", "ST", "->", "getElementType", "(", "i", ")", ")", "return", "nullptr", ";", "}", "Value", "*", "Res", "=", "UndefValue", "::", "get", "(", "ExpectedType", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "Inst", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "NumElts", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Value", "*", "L", "=", "Inst", "->", "getArgOperand", "(", "i", ")", ";", "Res", "=", "Builder", ".", "CreateInsertValue", "(", "Res", ",", "L" ]

LLVM

CSKY

CPP

stmt_completion

CPU

5,187

[ ";" ]

[ "static", "bool", "Ret_CSKY_ABIV2_SOFT_64", "(", "unsigned", "&", "ValNo", ",", "MVT", "&", "ValVT", ",", "MVT", "&", "LocVT", ",", "CCValAssign", "::", "LocInfo", "&", "LocInfo", ",", "ISD", "::", "ArgFlagsTy", "&", "ArgFlags", ",", "CCState", "&", "State", ")", "{", "static", "const", "MCPhysReg", "ArgGPRs", "[", "]", "=", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", ";", "Register", "Reg", "=", "State", ".", "AllocateReg", "(", "ArgGPRs", ")", ";", "LocVT", "=", "MVT", "::", "i32" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

5,188

[ ">>", "HW_CHAN_SHIFT", ";" ]

[ "return", "MRI", ".", "getEncodingValue", "(", "reg", ")" ]

GCC

lm32

MD

next_suggestion

MPU

5,189

[ "(", "match_code", "<STR_LIT>", ")", ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_code", "<STR_LIT>", ")" ]

GCC

rs6000

MD

stmt_completion

CPU

5,190

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]

LLVM

X86

TD

program_repair

CPU

5,191

[ "<FIXS>", "OpSize16", ",", "Requires", "[", "In64BitMode", "]", ">", ";", "<FIXE>", "<FIXS>", "OpSize32", ",", "Requires", "[", "In64BitMode", "]", ">", ";", "<FIXE>", "<FIXS>", "OpSize16", ",", "Requires", "[", "In64BitMode", "]", ">", ";", "<FIXE>", "<FIXS>", "OpSize32", ",", "Requires", "[", "In64BitMode", "]", ">", ";", "<FIXE>" ]

[ "def", "INC64_16m", ":", "I", "<NUM_LIT>", ",", "MRM0m", ",", "(", "outs", ")", ",", "(", "ins", "i16mem", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "[", "(", "store", "(", "add", "(", "loadi16", "addr", ":", "$", "dst", ")", ",", "<NUM_LIT>", ")", ",", "addr", ":", "$", "dst", ")", ",", "(", "implicit", "EFLAGS", ")", "]", ",", "IIC_UNARY_MEM", ">", ",", "<BUGS>", "OpSize", ",", "Requires", "[", "In64BitMode", "]", ">", ";", "<BUGE>", "def", "INC64_32m", ":", "I", "<NUM_LIT>", ",", "MRM0m", ",", "(", "outs", ")", ",", "(", "ins", "i32mem", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "[", "(", "store", "(", "add", "(", "loadi32", "addr", ":", "$", "dst", ")", ",", "<NUM_LIT>", ")", ",", "addr", ":", "$", "dst", ")", ",", "(", "implicit", "EFLAGS", ")", "]", ",", "IIC_UNARY_MEM", ">", ",", "<BUGS>", "OpSize16", ",", "Requires", "[", "In64BitMode", "]", ">", ";", "<BUGE>", "def", "DEC64_16m", ":", "I", "<NUM_LIT>", ",", "MRM1m", ",", "(", "outs", ")", ",", "(", "ins", "i16mem", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "[", "(", "store", "(", "add", "(", "loadi16", "addr", ":", "$", "dst", ")", ",", "-", "<NUM_LIT>", ")", ",", "addr", ":", "$", "dst", ")", ",", "(", "implicit", "EFLAGS", ")", "]", ",", "IIC_UNARY_MEM", ">", ",", "<BUGS>", "OpSize", ",", "Requires", "[", "In64BitMode", "]", ">", ";", "<BUGE>", "def", "DEC64_32m", ":", "I", "<NUM_LIT>", ",", "MRM1m", ",", "(", "outs", ")", ",", "(", "ins", "i32mem", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "[", "(", "store", "(", "add", "(", "loadi32", "addr", ":", "$", "dst", ")", ",", "-", "<NUM_LIT>", ")", ",", "addr", ":", "$", "dst", ")", ",", "(", "implicit", "EFLAGS", ")", "]", ",", "IIC_UNARY_MEM", ">", ",", "<BUGS>", "OpSize16", ",", "Requires", "[", "In64BitMode", "]", ">", ";", "<BUGE>", "}", "let", "Constraints", "=", "<STR_LIT>", ",", "SchedRW", "=", "[", "WriteALU", "]", "in", "{" ]

GCC

i386

CPP

stmt_completion

CPU

5,192

[ "cost", ";" ]

[ "if", "(", "GET_MODE_BITSIZE", "(", "mode", ")", "==", "<NUM_LIT>", "&&", "TARGET_SSE_SPLIT_REGS", ")", "return", "cost", "*", "<NUM_LIT>", ";", "if", "(", "GET_MODE_BITSIZE", "(", "mode", ")", ">", "<NUM_LIT>", "&&", "TARGET_AVX128_OPTIMAL", ")", "return", "cost", "*", "GET_MODE_BITSIZE", "(", "mode", ")", "/", "<NUM_LIT>", ";", "return" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

5,193

[ "assert", "(", "HasDynamicDenormals", "==", "(", "bool", ")", "SavedDenormMode", ")", ";" ]

[ "if", "(", "HasDynamicDenormals", ")", "{", "SDNode", "*", "GetReg", "=", "DAG", ".", "getMachineNode", "(", "AMDGPU", "::", "S_GETREG_B32", ",", "SL", ",", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ",", "MVT", "::", "Glue", ")", ",", "{", "BitField", ",", "Glue", "}", ")", ";", "SavedDenormMode", "=", "SDValue", "(", "GetReg", ",", "<NUM_LIT>", ")", ";", "Glue", "=", "DAG", ".", "getMergeValues", "(", "{", "DAG", ".", "getEntryNode", "(", ")", ",", "SDValue", "(", "GetReg", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "GetReg", ",", "<NUM_LIT>", ")", "}", ",", "SL", ")", ";", "}", "SDNode", "*", "EnableDenorm", ";", "if", "(", "Subtarget", "->", "hasDenormModeInst", "(", ")", ")", "{", "const", "SDValue", "EnableDenormValue", "=", "getSPDenormModeValue", "(", "FP_DENORM_FLUSH_NONE", ",", "DAG", ",", "Info", ",", "Subtarget", ")", ";", "EnableDenorm", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SL", ",", "BindParamVTs", ",", "Glue", ",", "EnableDenormValue", ")", ".", "getNode", "(", ")", ";", "}", "else", "{", "const", "SDValue", "EnableDenormValue", "=", "DAG", ".", "getConstant", "(", "FP_DENORM_FLUSH_NONE", ",", "SL", ",", "MVT", "::", "i32", ")", ";", "EnableDenorm", "=", "DAG", ".", "getMachineNode", "(", "AMDGPU", "::", "S_SETREG_B32", ",", "SL", ",", "BindParamVTs", ",", "{", "EnableDenormValue", ",", "BitField", ",", "Glue", "}", ")", ";", "}", "SDValue", "Ops", "[", "<NUM_LIT>", "]", "=", "{", "NegDivScale0", ",", "SDValue", "(", "EnableDenorm", ",", "<NUM_LIT>", ")", ",", "SDValue", "(", "EnableDenorm", ",", "<NUM_LIT>", ")", "}", ";", "NegDivScale0", "=", "DAG", ".", "getMergeValues", "(", "Ops", ",", "SL", ")", ";", "}", "SDValue", "Fma0", "=", "getFPTernOp", "(", "DAG", ",", "ISD", "::", "FMA", ",", "SL", ",", "MVT", "::", "f32", ",", "NegDivScale0", ",", "ApproxRcp", ",", "One", ",", "NegDivScale0", ",", "Flags", ")", ";", "SDValue", "Fma1", "=", "getFPTernOp", "(", "DAG", ",", "ISD", "::", "FMA", ",", "SL", ",", "MVT", "::", "f32", ",", "Fma0", ",", "ApproxRcp", ",", "ApproxRcp", ",", "Fma0", ",", "Flags", ")", ";", "SDValue", "Mul", "=", "getFPBinOp", "(", "DAG", ",", "ISD", "::", "FMUL", ",", "SL", ",", "MVT", "::", "f32", ",", "NumeratorScaled", ",", "Fma1", ",", "Fma1", ",", "Flags", ")", ";", "SDValue", "Fma2", "=", "getFPTernOp", "(", "DAG", ",", "ISD", "::", "FMA", ",", "SL", ",", "MVT", "::", "f32", ",", "NegDivScale0", ",", "Mul", ",", "NumeratorScaled", ",", "Mul", ",", "Flags", ")", ";", "SDValue", "Fma3", "=", "getFPTernOp", "(", "DAG", ",", "ISD", "::", "FMA", ",", "SL", ",", "MVT", "::", "f32", ",", "Fma2", ",", "Fma1", ",", "Mul", ",", "Fma2", ",", "Flags", ")", ";", "SDValue", "Fma4", "=", "getFPTernOp", "(", "DAG", ",", "ISD", "::", "FMA", ",", "SL", ",", "MVT", "::", "f32", ",", "NegDivScale0", ",", "Fma3", ",", "NumeratorScaled", ",", "Fma3", ",", "Flags", ")", ";", "if", "(", "!", "PreservesDenormals", ")", "{", "SDNode", "*", "DisableDenorm", ";", "if", "(", "!", "HasDynamicDenormals", "&&", "Subtarget", "->", "hasDenormModeInst", "(", ")", ")", "{", "const", "SDValue", "DisableDenormValue", "=", "getSPDenormModeValue", "(", "FP_DENORM_FLUSH_IN_FLUSH_OUT", ",", "DAG", ",", "Info", ",", "Subtarget", ")", ";", "DisableDenorm", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SL", ",", "MVT", "::", "Other", ",", "Fma4", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DisableDenormValue", ",", "Fma4", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ".", "getNode", "(", ")", ";", "}", "else", "{" ]

LLVM

VE

TD

stmt_completion

CPU

5,194

[ ":", "$", "vm", ",", "i32", ":", "$", "vl", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "int_ve_vl_vst2dnc_vssml", "v256f64", ":", "$", "vx", ",", "simm7", ":", "$", "I", ",", "i64", ":", "$", "sz", ",", "v256i1", ":", "$", "vm", ",", "i32", ":", "$", "vl", ")", ",", "(", "VST2DNCirvml", "(", "LO7", "$", "I", ")", ",", "i64", ":", "$", "sz", ",", "v256f64", ":", "$", "vx", ",", "v256i1" ]

LLVM

R600

CPP

stmt_completion

GPU

5,195

[ "getReg", "(", ")", ";" ]

[ "MachineInstr", "*", "SIInstrInfo", "::", "commuteInstruction", "(", "MachineInstr", "*", "MI", ",", "bool", "NewMI", ")", "const", "{", "if", "(", "MI", "->", "getNumOperands", "(", ")", "<", "<NUM_LIT>", "||", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "return", "nullptr", ";", "if", "(", "isVOP2", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "(", "!", "isOperandLegal", "(", "MI", ",", "<NUM_LIT>", ",", "&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "!", "isOperandLegal", "(", "MI", ",", "<NUM_LIT>", ",", "&", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ")", "return", "nullptr", ";", "if", "(", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "{", "if", "(", "NewMI", "||", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFPImm", "(", ")", "||", "(", "!", "isVOP2", "(", "MI", "->", "getOpcode", "(", ")", ")", "&&", "!", "isVOP3", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ")", "{", "return", "nullptr", ";", "}", "const", "MachineOperand", "*", "Abs", "=", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "abs", ")", ";", "const", "MachineOperand", "*", "Neg", "=", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "neg", ")", ";", "const", "MachineOperand", "*", "Src0Mods", "=", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "src0_modifiers", ")", ";", "const", "MachineOperand", "*", "Src1Mods", "=", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "src1_modifiers", ")", ";", "const", "MachineOperand", "*", "Src2Mods", "=", "getNamedOperand", "(", "*", "MI", ",", "AMDGPU", "::", "OpName", "::", "src2_modifiers", ")", ";", "if", "(", "(", "Abs", "&&", "Abs", "->", "getImm", "(", ")", ")", "||", "(", "Neg", "&&", "Neg", "->", "getImm", "(", ")", ")", "||", "(", "Src0Mods", "&&", "Src0Mods", "->", "getImm", "(", ")", ")", "||", "(", "Src1Mods", "&&", "Src1Mods", "->", "getImm", "(", ")", ")", "||", "(", "Src2Mods", "&&", "Src2Mods", "->", "getImm", "(", ")", ")", ")", "return", "nullptr", ";", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", "." ]

LLVM

ARM64

TD

next_suggestion

CPU

5,196

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

5,197

[ "FIXUPBW_DESC", ";" ]

[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return" ]

GCC

pru

CPP

code_generation

CPU

5,198

[ "static", "void", "chk_function_decl", "(", "const_tree", "fntype", ",", "location_t", "call_location", ")", "{", "if", "(", "!", "VOID_TYPE_P", "(", "TREE_TYPE", "(", "fntype", ")", ")", "&&", "pru_return_in_memory", "(", "TREE_TYPE", "(", "fntype", ")", ",", "fntype", ")", ")", "error_at", "(", "call_location", ",", "<STR_LIT>", "large return values not supported with %<-mabi=ti%> option", "<STR_LIT>", ")", ";", "for", "(", "tree", "p", "=", "TYPE_ARG_TYPES", "(", "fntype", ")", ";", "p", ";", "p", "=", "TREE_CHAIN", "(", "p", ")", ")", "{", "tree", "arg_type", "=", "TREE_VALUE", "(", "p", ")", ";", "if", "(", "chkp_type_has_function_pointer", "(", "arg_type", ")", ")", "error_at", "(", "call_location", ",", "<STR_LIT>", "function pointers not supported with %<-mabi=ti%> option", "<STR_LIT>", ")", ";", "}", "}" ]

[ "Check", "the", "function", "declaration", "FNTYPE", "for", "TI", "ABI", "compatibility", "." ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

5,199

[ "}" ]

[ "if", "(", "!", "SrcRC", "||", "!", "DstRC", ")", "return", "false", ";", "if", "(", "!", "RBI", ".", "constrainGenericRegister", "(", "SrcReg", ",", "*", "SrcRC", ",", "*", "MRI", ")", "||", "!", "RBI", ".", "constrainGenericRegister", "(", "DstReg", ",", "*", "DstRC", ",", "*", "MRI", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Failed to constrain G_TRUNC\\n", "<STR_LIT>", ")", ";", "return", "false", ";", "}", "if", "(", "DstTy", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", "&&", "SrcTy", "==", "LLT", "::", "vector", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "I", ".", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";", "Register", "LoReg", "=", "MRI", "->", "createVirtualRegister", "(", "DstRC", ")", ";", "Register", "HiReg", "=", "MRI", "->", "createVirtualRegister", "(", "DstRC", ")", ";", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "LoReg", ")", ".", "addReg", "(", "SrcReg", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub0", ")", ";", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "COPY", ")", ",", "HiReg", ")", ".", "addReg", "(", "SrcReg", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub1", ")", ";", "if", "(", "IsVALU", "&&", "STI", ".", "hasSDWA", "(", ")", ")", "{", "MachineInstr", "*", "MovSDWA", "=", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "V_MOV_B32_sdwa", ")", ",", "DstReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "HiReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "AMDGPU", "::", "SDWA", "::", "WORD_1", ")", ".", "addImm", "(", "AMDGPU", "::", "SDWA", "::", "UNUSED_PRESERVE", ")", ".", "addImm", "(", "AMDGPU", "::", "SDWA", "::", "WORD_0", ")", ".", "addReg", "(", "LoReg", ",", "RegState", "::", "Implicit", ")", ";", "MovSDWA", "->", "tieOperands", "(", "<NUM_LIT>", ",", "MovSDWA", "->", "getNumOperands", "(", ")", "-", "<NUM_LIT>", ")", ";", "}", "else", "{", "Register", "TmpReg0", "=", "MRI", "->", "createVirtualRegister", "(", "DstRC", ")", ";", "Register", "TmpReg1", "=", "MRI", "->", "createVirtualRegister", "(", "DstRC", ")", ";", "Register", "ImmReg", "=", "MRI", "->", "createVirtualRegister", "(", "DstRC", ")", ";", "if", "(", "IsVALU", ")", "{", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "V_LSHLREV_B32_e64", ")", ",", "TmpReg0", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "HiReg", ")", ";", "}", "else", "{", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "S_LSHL_B32", ")", ",", "TmpReg0", ")", ".", "addReg", "(", "HiReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", "unsigned", "MovOpc", "=", "IsVALU", "?", "AMDGPU", "::", "V_MOV_B32_e32", ":", "AMDGPU", "::", "S_MOV_B32", ";", "unsigned", "AndOpc", "=", "IsVALU", "?", "AMDGPU", "::", "V_AND_B32_e64", ":", "AMDGPU", "::", "S_AND_B32", ";", "unsigned", "OrOpc", "=", "IsVALU", "?", "AMDGPU", "::", "V_OR_B32_e64", ":", "AMDGPU", "::", "S_OR_B32", ";", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "MovOpc", ")", ",", "ImmReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AndOpc", ")", ",", "TmpReg1", ")", ".", "addReg", "(", "LoReg", ")", ".", "addReg", "(", "ImmReg", ")", ";", "BuildMI", "(", "*", "MBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "OrOpc", ")", ",", "DstReg", ")", ".", "addReg", "(", "TmpReg0", ")", ".", "addReg", "(", "TmpReg1", ")", ";", "}", "I", ".", "eraseFromParent", "(", ")", ";", "return", "true", ";" ]