docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	TPC	TD	next_suggestion	Virtual ISA	6,000	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "OperandType", "=", "OpType", ".", "FP32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "SrcA", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "SrcB", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Dest", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Switches", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "OperandType", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Switches", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	nds32	MD	stmt_completion	CPU	6,001	[ ">", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "SI", "(", "match_operand", ":", "QIHI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "switch", "(", "which_alternative", ")", "{", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "case", "<NUM_LIT>", ":", "return", "nds32_output_16bit_load", "(", "operands", ",", "<", "byte", ">", ")", "case", "<NUM_LIT>", ":", "return", "nds32_output_32bit_load", "(", "operands", ",", "<", "byte" ]
GCC	nios2	MD	stmt_completion	MPU	6,002	[ ")", "(", "DF", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_mode_iterator", "F", "[", "SF", "DF", "]", ")", "(", "define_mode_attr", "f", "[", "(", "SF", "<STR_LIT>" ]
GCC	s390	MD	stmt_completion	MPU	6,003	[ ")" ]	[ "(", "use", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "P", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	6,004	[ ")", ";" ]	[ "if", "(", "II", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "if", "(", "TrackedWaitcntSet", ".", "count", "(", "&", "", "II", ")", ")", "{", "TrackedWaitcntSet", ".", "erase", "(", "&", "", "II", ")", ";", "II", "->", "eraseFromParent", "(", ")", ";", "Modified", "=", "true", ";", "}", "else", "if", "(", "II", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_WAITCNT", ")", "{", "int64_t", "Imm", "=", "II", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "ScoreBrackets", ".", "applyWaitcnt", "(", "AMDGPU", "::", "decodeWaitcnt", "(", "IV", ",", "Imm", ")", ")", ";", "}", "else", "{", "assert", "(", "II", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_WAITCNT_VSCNT", ")", ";", "assert", "(", "II", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "AMDGPU", "::", "SGPR_NULL", ")", ";", "ScoreBrackets", ".", "applyWaitcnt", "(", "AMDGPU", "::", "Waitcnt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "II", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", ";", "}", "}", "}", "return", "Modified", ";", "}", "if", "(", "ForceEmitZeroWaitcnts", ")", "Wait", "=", "AMDGPU", "::", "Waitcnt", "::", "allZero", "(", "IV", ")", ";", "if", "(", "ForceEmitWaitcnt", "[", "VM_CNT", "]", ")", "Wait", ".", "VmCnt", "=", "<NUM_LIT>", ";", "if", "(", "ForceEmitWaitcnt", "[", "EXP_CNT", "]", ")", "Wait", ".", "ExpCnt", "=", "<NUM_LIT>", ";", "if", "(", "ForceEmitWaitcnt", "[", "LGKM_CNT", "]", ")", "Wait", ".", "LgkmCnt", "=", "<NUM_LIT>", ";", "if", "(", "ForceEmitWaitcnt", "[", "VS_CNT", "]", ")", "Wait", ".", "VsCnt", "=", "<NUM_LIT>", ";", "ScoreBrackets", ".", "applyWaitcnt", "(", "Wait", ")", ";", "AMDGPU", "::", "Waitcnt", "OldWait", ";", "bool", "Modified", "=", "false", ";", "if", "(", "OldWaitcntInstr", ")", "{", "for", "(", "auto", "II", "=", "OldWaitcntInstr", "->", "getIterator", "(", ")", ",", "NextI", "=", "std", "::", "next", "(", "II", ")", ";", "&", "", "II", "!=", "&", "MI", ";", "II", "=", "NextI", ",", "NextI", "++", ")", "{", "if", "(", "II", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "if", "(", "II", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_WAITCNT", ")", "{", "unsigned", "IEnc", "=", "II", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "AMDGPU", "::", "Waitcnt", "IWait", "=", "AMDGPU", "::", "decodeWaitcnt", "(", "IV", ",", "IEnc", ")", ";", "OldWait", "=", "OldWait", ".", "combined", "(", "IWait", ")", ";", "if", "(", "!", "TrackedWaitcntSet", ".", "count", "(", "&", "", "II", ")", ")", "Wait", "=", "Wait", ".", "combined", "(", "IWait", ")", ";", "unsigned", "NewEnc", "=", "AMDGPU", "::", "encodeWaitcnt", "(", "IV", ",", "Wait", ")", ";", "if", "(", "IEnc", "!=", "NewEnc", ")", "{", "II", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "NewEnc", ")", ";", "Modified", "=", "true", ";", "}", "Wait", ".", "VmCnt", "=", "~", "<NUM_LIT>", "u", ";", "Wait", ".", "LgkmCnt", "=", "~", "<NUM_LIT>", "u", ";", "Wait", ".", "ExpCnt", "=", "~", "<NUM_LIT>", "u", ";", "}", "else", "{", "assert", "(", "II", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_WAITCNT_VSCNT", ")", ";", "assert", "(", "II", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "AMDGPU", "::", "SGPR_NULL", ")", ";", "unsigned", "ICnt", "=", "II", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "OldWait", ".", "VsCnt", "=", "std", "::", "min", "(", "OldWait", ".", "VsCnt", ",", "ICnt", ")", ";", "if", "(", "!", "TrackedWaitcntSet", ".", "count", "(", "&", "", "II", ")", ")", "Wait", ".", "VsCnt", "=", "std", "::", "min", "(", "Wait", ".", "VsCnt", ",", "ICnt", ")", ";", "if", "(", "Wait", ".", "VsCnt", "!=", "ICnt", ")", "{", "II", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "Wait", ".", "VsCnt", ")", ";", "Modified", "=", "true", ";", "}", "Wait", ".", "VsCnt", "=", "~", "<NUM_LIT>", "u", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "updateWaitcntInBlock\\n", "<STR_LIT>", "<<", "<STR_LIT>", "Old Instr: ", "<STR_LIT>", "<<", "MI", "<<", "'", "\\n", "'", "<<", "<STR_LIT>", "New Instr: ", "<STR_LIT>", "<<", "", "II", "<<", "'", "\\n", "'", ")", ";", "if", "(", "!", "Wait", ".", "hasWait", "(", ")", ")", "return", "Modified", ";", "}", "}", "if", "(", "Wait", ".", "VmCnt", "!=", "~", "<NUM_LIT>", "u", "\|\|", "Wait", ".", "LgkmCnt", "!=", "~", "<NUM_LIT>", "u", "\|\|", "Wait", ".", "ExpCnt", "!=", "~", "<NUM_LIT>", "u", ")", "{", "unsigned", "Enc", "=", "AMDGPU", "::", "encodeWaitcnt", "(", "IV", ",", "Wait", ")", ";", "auto", "SWaitInst", "=", "BuildMI", "(", "", "MI", ".", "getParent", "(", ")", ",", "MI", ".", "getIterator", "(", ")", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_WAITCNT", ")", ")", ".", "addImm", "(", "Enc", ")", ";", "TrackedWaitcntSet", ".", "insert", "(", "SWaitInst", ")", ";", "Modified", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "insertWaitcntInBlock\\n", "<STR_LIT>", "<<", "<STR_LIT>", "Old Instr: ", "<STR_LIT>", "<<", "MI", "<<", "'", "\\n", "'", "<<", "<STR_LIT>", "New Instr: ", "<STR_LIT>", "<<", "", "SWaitInst", "<<", "'", "\\n", "'", ")", ";", "}", "if", "(", "Wait", ".", "VsCnt", "!=", "~", "<NUM_LIT>", "u", ")", "{", "assert", "(", "ST", "->", "hasVscnt", "(", ")" ]
LLVM	Mips	CPP	stmt_completion	CPU	6,005	[ "G_GLOBAL_VALUE", ":" ]	[ "unsigned", "Op0Size", "=", "Op0Ty", ".", "getSizeInBits", "(", ")", ";", "InstType", "InstTy", "=", "InstType", "::", "Integer", ";", "switch", "(", "Opc", ")", "{", "case", "G_TRUNC", ":", "case", "G_SUB", ":", "case", "G_MUL", ":", "case", "G_UMULH", ":", "case", "G_ZEXTLOAD", ":", "case", "G_SEXTLOAD", ":", "case", "G_GEP", ":", "case", "G_INTTOPTR", ":", "case", "G_PTRTOINT", ":", "case", "G_AND", ":", "case", "G_OR", ":", "case", "G_XOR", ":", "case", "G_SHL", ":", "case", "G_ASHR", ":", "case", "G_LSHR", ":", "case", "G_SDIV", ":", "case", "G_UDIV", ":", "case", "G_SREM", ":", "case", "G_UREM", ":", "case", "G_BRINDIRECT", ":", "case", "G_VASTART", ":", "OperandsMapping", "=", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ";", "break", ";", "case", "G_ADD", ":", "OperandsMapping", "=", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ";", "if", "(", "Op0Size", "==", "<NUM_LIT>", ")", "OperandsMapping", "=", "getMSAMapping", "(", "MF", ")", ";", "break", ";", "case", "G_STORE", ":", "case", "G_LOAD", ":", "if", "(", "Op0Size", "==", "<NUM_LIT>", ")", "{", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "getMSAMapping", "(", "MF", ")", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", "}", ")", ";", "break", ";", "}", "if", "(", "!", "Op0Ty", ".", "isPointer", "(", ")", ")", "InstTy", "=", "TI", ".", "determineInstType", "(", "&", "MI", ")", ";", "if", "(", "InstTy", "==", "InstType", "::", "FloatingPoint", "\|\|", "(", "Op0Size", "==", "<NUM_LIT>", "&&", "InstTy", "==", "InstType", "::", "Ambiguous", ")", ")", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "getFprbMapping", "(", "Op0Size", ")", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", "}", ")", ";", "else", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "getGprbOrCustomMapping", "(", "Op0Size", ",", "MappingID", ")", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", "}", ")", ";", "break", ";", "case", "G_PHI", ":", "if", "(", "!", "Op0Ty", ".", "isPointer", "(", ")", ")", "InstTy", "=", "TI", ".", "determineInstType", "(", "&", "MI", ")", ";", "if", "(", "InstTy", "==", "InstType", "::", "Integer", "&&", "Op0Size", "==", "<NUM_LIT>", ")", "{", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "DPRIdx", "]", "}", ")", ";", "return", "getInstructionMapping", "(", "CustomMappingID", ",", "<NUM_LIT>", ",", "OperandsMapping", ",", "<NUM_LIT>", ")", ";", "}", "return", "getInstrMappingImpl", "(", "MI", ")", ";", "case", "G_SELECT", ":", "{", "if", "(", "!", "Op0Ty", ".", "isPointer", "(", ")", ")", "InstTy", "=", "TI", ".", "determineInstType", "(", "&", "MI", ")", ";", "if", "(", "InstTy", "==", "InstType", "::", "FloatingPoint", "\|\|", "(", "Op0Size", "==", "<NUM_LIT>", "&&", "InstTy", "==", "InstType", "::", "Ambiguous", ")", ")", "{", "const", "RegisterBankInfo", "::", "ValueMapping", "", "Bank", "=", "getFprbMapping", "(", "Op0Size", ")", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "Bank", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "Bank", ",", "Bank", "}", ")", ";", "break", ";", "}", "else", "{", "const", "RegisterBankInfo", "::", "ValueMapping", "", "Bank", "=", "getGprbOrCustomMapping", "(", "Op0Size", ",", "MappingID", ")", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "Bank", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "Bank", ",", "Bank", "}", ")", ";", "}", "break", ";", "}", "case", "G_IMPLICIT_DEF", ":", "if", "(", "!", "Op0Ty", ".", "isPointer", "(", ")", ")", "InstTy", "=", "TI", ".", "determineInstType", "(", "&", "MI", ")", ";", "if", "(", "InstTy", "==", "InstType", "::", "FloatingPoint", ")", "OperandsMapping", "=", "getFprbMapping", "(", "Op0Size", ")", ";", "else", "OperandsMapping", "=", "getGprbOrCustomMapping", "(", "Op0Size", ",", "MappingID", ")", ";", "break", ";", "case", "G_UNMERGE_VALUES", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "DPRIdx", "]", "}", ")", ";", "MappingID", "=", "CustomMappingID", ";", "break", ";", "case", "G_MERGE_VALUES", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "DPRIdx", "]", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", "}", ")", ";", "MappingID", "=", "CustomMappingID", ";", "break", ";", "case", "G_FADD", ":", "case", "G_FSUB", ":", "case", "G_FMUL", ":", "case", "G_FDIV", ":", "case", "G_FABS", ":", "case", "G_FSQRT", ":", "OperandsMapping", "=", "getFprbMapping", "(", "Op0Size", ")", ";", "break", ";", "case", "G_FCONSTANT", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "getFprbMapping", "(", "Op0Size", ")", ",", "nullptr", "}", ")", ";", "break", ";", "case", "G_FCMP", ":", "{", "unsigned", "Op2Size", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "nullptr", ",", "getFprbMapping", "(", "Op2Size", ")", ",", "getFprbMapping", "(", "Op2Size", ")", "}", ")", ";", "break", ";", "}", "case", "G_FPEXT", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "DPRIdx", "]", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "SPRIdx", "]", "}", ")", ";", "break", ";", "case", "G_FPTRUNC", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "SPRIdx", "]", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "DPRIdx", "]", "}", ")", ";", "break", ";", "case", "G_FPTOSI", ":", "{", "assert", "(", "(", "Op0Size", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Unsupported integer size", "<STR_LIT>", ")", ";", "unsigned", "SizeFP", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "getFprbMapping", "(", "SizeFP", ")", "}", ")", ";", "break", ";", "}", "case", "G_SITOFP", ":", "assert", "(", "(", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Unsupported integer size", "<STR_LIT>", ")", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "getFprbMapping", "(", "Op0Size", ")", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", "}", ")", ";", "break", ";", "case", "G_CONSTANT", ":", "case", "G_FRAME_INDEX", ":", "case" ]
GCC	i386	CPP	program_repair	CPU	6,006	[ "<FIXS>", "case", "E_V2SImode", ":", "case", "E_V2SFmode", ":", "<FIXE>", "<FIXS>", "case", "E_V2DFmode", ":", "case", "E_V2DImode", ":", "case", "E_V2TImode", ":", "case", "E_V4TImode", ":", "<FIXE>", "<FIXS>", "case", "E_V4SFmode", ":", "<FIXE>" ]	[ "switch", "(", "mode", ")", "{", "<BUGS>", "case", "V2SImode", ":", "case", "V2SFmode", ":", "<BUGE>", "if", "(", "!", "mmx_ok", ")", "break", ";", "<BUGS>", "case", "V2DFmode", ":", "case", "V2DImode", ":", "case", "V2TImode", ":", "case", "V4TImode", ":", "<BUGE>", "use_vec_extr", "=", "true", ";", "break", ";", "<BUGS>", "case", "V4SFmode", ":", "<BUGE>", "use_vec_extr", "=", "TARGET_SSE4_1", ";", "if", "(", "use_vec_extr", ")", "break", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	6,007	[ "bits", "<", "<NUM_LIT>", ">", "Rs32", ";" ]	[ "class", "Enc_fa3ba4", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	i386	MD	next_suggestion	CPU	6,008	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "MMXMODE248", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "any_lshift", ":", "MMXMODE248", "(", "match_operand", ":", "MMXMODE248", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	ARM	CPP	next_suggestion	CPU	6,009	[ "return", "true", ";" ]	[ "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "TargetGlobalAddress", "&&", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "TargetExternalSymbol", "&&", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "TargetConstantPool", "&&", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "TargetGlobalTLSAddress", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "Base", "=", "N", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", "::", "i32", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Scale", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "SDLoc", "(", "N", ")", ",", "MVT", "::", "i32", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	6,010	[ "*", "_", "_", "P", ",", "_", "_", "mmask8", "_", "_", "M", ",", "_", "_", "m256i", "_", "_", "A", ")", "{" ]	[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_cvtusepi32_storeu_epi8", "(", "void" ]
LLVM	ARM	CPP	stmt_completion	CPU	6,011	[ "->", "isReturn", "(", ")", ")", ";" ]	[ "return", "!", "(", "MI", "->", "mayLoad", "(", ")", "\|\|", "MI", "->", "mayStore", "(", ")", "\|\|", "MI", "->", "hasUnmodeledSideEffects", "(", ")", "\|\|", "MI", "->", "isCall", "(", ")", "\|\|", "MI" ]
LLVM	ARM64	TD	stmt_completion	CPU	6,012	[ "imm", ")", ")", ")", ",", "(", "SLId", "FPR64", ":", "$", "Rd", ",", "FPR64", ":", "$", "Rn", ",", "vecshiftL64", ":", "$", "imm", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v1i64", "(", "int_arm64_neon_vsli", "(", "v1i64", "FPR64", ":", "$", "Rd", ")", ",", "(", "v1i64", "FPR64", ":", "$", "Rn", ")", ",", "(", "i32", "vecshiftL64", ":", "$" ]
LLVM	Sparc	CPP	stmt_completion	CPU	6,013	[ "<NUM_LIT>", ";" ]	[ "DebugLoc", "dl", ";", "assert", "(", "Cond", ".", "empty", "(", ")", "&&", "!", "FBB", "&&", "TBB", "&&", "<STR_LIT>", "Can only handle uncond branches!", "<STR_LIT>", ")", ";", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "return" ]
GCC	aarch64	MD	next_suggestion	CPU	6,014	[ "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]" ]	[ "(", "ASHIFT", ":", "SVE_FULL_I", "(", "match_operand", ":", "SVE_FULL_I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SVE_FULL_I", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "SVE_FULL_I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_SEL", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "{", "emit_insn", "(", "gen_vcond_mask_", "<", "mode", ">", "<", "vpred", ">", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]
LLVM	AArch64	CPP	stmt_completion	CPU	6,015	[ "Cmp", ";" ]	[ "bool", "ShouldInvert", ";", "changeVectorFPCCToAArch64CC", "(", "CC", ",", "CC1", ",", "CC2", ",", "ShouldInvert", ")", ";", "bool", "NoNaNs", "=", "getTargetMachine", "(", ")", ".", "Options", ".", "NoNaNsFPMath", ";", "SDValue", "Cmp", "=", "EmitVectorComparison", "(", "LHS", ",", "RHS", ",", "CC1", ",", "NoNaNs", ",", "CmpVT", ",", "dl", ",", "DAG", ")", ";", "if", "(", "!", "Cmp", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "CC2", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "SDValue", "Cmp2", "=", "EmitVectorComparison", "(", "LHS", ",", "RHS", ",", "CC2", ",", "NoNaNs", ",", "CmpVT", ",", "dl", ",", "DAG", ")", ";", "if", "(", "!", "Cmp2", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "Cmp", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "dl", ",", "CmpVT", ",", "Cmp", ",", "Cmp2", ")", ";", "}", "Cmp", "=", "DAG", ".", "getSExtOrTrunc", "(", "Cmp", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "if", "(", "ShouldInvert", ")", "return", "Cmp", "=", "DAG", ".", "getNOT", "(", "dl", ",", "Cmp", ",", "Cmp", ".", "getValueType", "(", ")", ")", ";", "return" ]
GCC	i386	CPP	next_suggestion	CPU	6,016	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_extracti32x4_epi32", "(", "_", "_", "m128i", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m256i", "_", "_", "A", ",", "const", "int", "_", "_", "imm", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_extracti32x4_256_mask", "(", "(", "_", "_", "v8si", ")", "_", "_", "A", ",", "_", "_", "imm", ",", "(", "_", "_", "v4si", ")", "_", "_", "W", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	6,017	[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Len", ";", "++", "i", ")", "ShuffleMask", "[", "Idx", "+", "i", "]", "=", "NumElts", "+", "i", ";" ]	[ "assert", "(", "(", "Idx", "+", "Len", ")", "<=", "NumElts", "&&", "<STR_LIT>", "Insertion out of range", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "ShuffleMask", ".", "push_back", "(", "i", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	6,018	[ "Mask", ";" ]	[ "switch", "(", "N", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "Mask", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Mask", ".", "resize", "(", "<NUM_LIT>", ")", ";", "return", "Mask", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Mask", ".", "erase", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "begin", "(", ")", "+", "<NUM_LIT>", ")", ";", "for", "(", "int", "&", "M", ":", "Mask", ")", "M", "-=", "<NUM_LIT>", ";", "return" ]
LLVM	MBlaze	TD	stmt_completion	MPU	6,019	[ ",", "addc", ",", "IIC_ALU", ">", ";" ]	[ "def", "ADD", ":", "Arith", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>" ]
GCC	rs6000	MD	next_suggestion	CPU	6,020	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "V2SI", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "(", "unspec", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	6,021	[ "}" ]	[ "def", "F2_conv_ud2df", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_b9c5fb", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";" ]
GCC	rs6000	MD	next_suggestion	CPU	6,022	[ "emit_insn", "(", "gen_", "<", "VEC_reduc_rtx", ">", "v2df3", "(", "operands", "[", "<NUM_LIT>", "]", ",", "tmp", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]	[ "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "rtx", "tmp", "=", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", "SCRATCH", ")", "?", "gen_reg_rtx", "(", "V2DFmode", ")", ":", "operands", "[", "<NUM_LIT>", "]", "emit_insn", "(", "gen_vsx_xxsldwi_v2df", "(", "tmp", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "const2_rtx", ")", ")" ]
LLVM	Lanai	CPP	stmt_completion	CPU	6,023	[ "OffsetB", "=", "<NUM_LIT>", ";" ]	[ "assert", "(", "MIa", ".", "mayLoadOrStore", "(", ")", "&&", "<STR_LIT>", "MIa must be a load or store.", "<STR_LIT>", ")", ";", "assert", "(", "MIb", ".", "mayLoadOrStore", "(", ")", "&&", "<STR_LIT>", "MIb must be a load or store.", "<STR_LIT>", ")", ";", "if", "(", "MIa", ".", "hasUnmodeledSideEffects", "(", ")", "\|\|", "MIb", ".", "hasUnmodeledSideEffects", "(", ")", "\|\|", "MIa", ".", "hasOrderedMemoryRef", "(", ")", "\|\|", "MIb", ".", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "const", "MachineOperand", "", "BaseOpA", "=", "nullptr", ",", "*", "BaseOpB", "=", "nullptr", ";", "int64_t", "OffsetA", "=", "<NUM_LIT>", "," ]
LLVM	ARM	CPP	stmt_completion	CPU	6,024	[ ":" ]	[ "case", "ARM", "::", "MVE_VCMPf16", ":", "case", "ARM", "::", "MVE_VCMPf32r", ":", "case", "ARM", "::", "MVE_VCMPf16r", ":", "case", "ARM", "::", "MVE_VCMPi8r", ":", "case", "ARM", "::", "MVE_VCMPi16r", ":", "case", "ARM", "::", "MVE_VCMPi32r", ":", "case", "ARM", "::", "MVE_VCMPu8r", ":", "case", "ARM", "::", "MVE_VCMPu16r", ":", "case", "ARM", "::", "MVE_VCMPu32r", ":", "case", "ARM", "::", "MVE_VCMPs8r", ":", "case", "ARM", "::", "MVE_VCMPs16r" ]
LLVM	ARM	CPP	next_suggestion	CPU	6,025	[ "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";" ]	[ "uint32_t", "ARMMCCodeEmitter", "::", "getARMBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{" ]
GCC	rs6000	CPP	stmt_completion	CPU	6,026	[ ",", "vec_double2", "b", ",", "vec_double2", "c", ")", "{" ]	[ "static", "_", "_", "inline", "vec_double2", "spu_nmadd", "(", "vec_double2", "a" ]
GCC	i386	CPP	stmt_completion	CPU	6,027	[ "_", "_", "C", ",", "(", "_", "_", "v8si", ")", "_", "_", "D", ",", "(", "_", "_", "mmask8", ")", "_", "_", "A", ")", ";" ]	[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_vpshldv_v8si_maskz", "(", "(", "_", "_", "v8si", ")", "_", "_", "B", ",", "(", "_", "_", "v8si", ")" ]
GCC	i386	MD	program_repair	CPU	6,028	[ "<FIXS>", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", "<FIXE>" ]	[ "if", "(", "TARGET_DEST_FALSE_DEP_FOR_GLC", "&", "&", "mask3_dest_false_dep_for_glc_cond", ">", "&", "&", "MEM_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<BUGS>", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", "<BUGE>", "return", "<STR_LIT>", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM	CPP	next_suggestion	CPU	6,029	[ "}" ]	[ "case", "Triple", "::", "Darwin", ":", "return", "new", "ARMMCAsmInfoDarwin", "(", ")", ";", "default", ":", "return", "new", "ARMELFMCAsmInfo", "(", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	6,030	[ "v8hi", ")", "_", "_", "B", ",", "_", "_", "U", ")", ";" ]	[ "return", "(", "_", "_", "mmask8", ")", "_", "_", "builtin_ia32_ptestmw128", "(", "(", "_", "_", "v8hi", ")", "_", "_", "A", ",", "(", "_", "_" ]
LLVM	MSP430	CPP	next_suggestion	MPU	6,031	[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown target flag on GV operand", "<STR_LIT>", ")", ";" ]	[ "MCSymbol", "*", "MSP430MCInstLower", "::", "GetBlockAddressSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	6,032	[ "{", "MemRef", "}", ")", ";" ]	[ "NumVDataDwords", "=", "(", "VData", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "DMaskIdx", "=", "<NUM_LIT>", ";", "}", "else", "{", "MVT", "LoadVT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "LoadVT", ".", "getScalarType", "(", ")", "==", "MVT", "::", "f16", ")", "{", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "<", "AMDGPUSubtarget", "::", "VOLCANIC_ISLANDS", "\|\|", "!", "BaseOpcode", "->", "HasD16", ")", "return", "Op", ";", "IsD16", "=", "true", ";", "if", "(", "LoadVT", ".", "isVector", "(", ")", "&&", "Subtarget", "->", "hasUnpackedD16VMem", "(", ")", ")", "ResultTypes", "[", "<NUM_LIT>", "]", "=", "(", "LoadVT", "==", "MVT", "::", "v2f16", ")", "?", "MVT", "::", "v2i32", ":", "MVT", "::", "v4i32", ";", "}", "NumVDataDwords", "=", "(", "ResultTypes", "[", "<NUM_LIT>", "]", ".", "getSizeInBits", "(", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "DMaskIdx", "=", "isa", "<", "MemSDNode", ">", "(", "Op", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "auto", "DMaskConst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "DMaskIdx", ")", ")", ";", "if", "(", "!", "DMaskConst", ")", "return", "Op", ";", "AddrIdx", "=", "DMaskIdx", "+", "<NUM_LIT>", ";", "DMask", "=", "DMaskConst", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "DMask", "&&", "!", "BaseOpcode", "->", "Store", ")", "{", "SDValue", "Undef", "=", "DAG", ".", "getUNDEF", "(", "Op", ".", "getValueType", "(", ")", ")", ";", "if", "(", "isa", "<", "MemSDNode", ">", "(", "Op", ")", ")", "return", "DAG", ".", "getMergeValues", "(", "{", "Undef", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ",", "DL", ")", ";", "return", "Undef", ";", "}", "}", "unsigned", "NumVAddrs", "=", "BaseOpcode", "->", "NumExtraArgs", "+", "(", "BaseOpcode", "->", "Gradients", "?", "DimInfo", "->", "NumGradients", ":", "<NUM_LIT>", ")", "+", "(", "BaseOpcode", "->", "Coordinates", "?", "DimInfo", "->", "NumCoords", ":", "<NUM_LIT>", ")", "+", "(", "BaseOpcode", "->", "LodOrClampOrMip", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "VAddrs", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumVAddrs", ";", "++", "i", ")", "VAddrs", ".", "push_back", "(", "Op", ".", "getOperand", "(", "AddrIdx", "+", "i", ")", ")", ";", "if", "(", "LZMappingInfo", ")", "{", "if", "(", "auto", "ConstantLod", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "VAddrs", "[", "NumVAddrs", "-", "<NUM_LIT>", "]", ".", "getNode", "(", ")", ")", ")", "{", "if", "(", "ConstantLod", "->", "isZero", "(", ")", "\|\|", "ConstantLod", "->", "isNegative", "(", ")", ")", "{", "IntrOpcode", "=", "LZMappingInfo", "->", "LZ", ";", "VAddrs", ".", "pop_back", "(", ")", ";", "}", "}", "}", "SDValue", "VAddr", "=", "getBuildDwordsVector", "(", "DAG", ",", "DL", ",", "VAddrs", ")", ";", "SDValue", "True", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i1", ")", ";", "SDValue", "False", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i1", ")", ";", "unsigned", "CtrlIdx", ";", "SDValue", "Unorm", ";", "if", "(", "!", "BaseOpcode", "->", "Sampler", ")", "{", "Unorm", "=", "True", ";", "CtrlIdx", "=", "AddrIdx", "+", "NumVAddrs", "+", "<NUM_LIT>", ";", "}", "else", "{", "auto", "UnormConst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "AddrIdx", "+", "NumVAddrs", "+", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "UnormConst", ")", "return", "Op", ";", "Unorm", "=", "UnormConst", "->", "getZExtValue", "(", ")", "?", "True", ":", "False", ";", "CtrlIdx", "=", "AddrIdx", "+", "NumVAddrs", "+", "<NUM_LIT>", ";", "}", "SDValue", "TexFail", "=", "Op", ".", "getOperand", "(", "CtrlIdx", ")", ";", "auto", "TexFailConst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "TexFail", ".", "getNode", "(", ")", ")", ";", "if", "(", "!", "TexFailConst", "\|\|", "TexFailConst", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ")", "return", "Op", ";", "SDValue", "GLC", ";", "SDValue", "SLC", ";", "if", "(", "BaseOpcode", "->", "Atomic", ")", "{", "GLC", "=", "True", ";", "if", "(", "!", "parseCachePolicy", "(", "Op", ".", "getOperand", "(", "CtrlIdx", "+", "<NUM_LIT>", ")", ",", "DAG", ",", "nullptr", ",", "&", "SLC", ")", ")", "return", "Op", ";", "}", "else", "{", "if", "(", "!", "parseCachePolicy", "(", "Op", ".", "getOperand", "(", "CtrlIdx", "+", "<NUM_LIT>", ")", ",", "DAG", ",", "&", "GLC", ",", "&", "SLC", ")", ")", "return", "Op", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "if", "(", "BaseOpcode", "->", "Store", "\|\|", "BaseOpcode", "->", "Atomic", ")", "Ops", ".", "push_back", "(", "VData", ")", ";", "Ops", ".", "push_back", "(", "VAddr", ")", ";", "Ops", ".", "push_back", "(", "Op", ".", "getOperand", "(", "AddrIdx", "+", "NumVAddrs", ")", ")", ";", "if", "(", "BaseOpcode", "->", "Sampler", ")", "Ops", ".", "push_back", "(", "Op", ".", "getOperand", "(", "AddrIdx", "+", "NumVAddrs", "+", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getTargetConstant", "(", "DMask", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "Ops", ".", "push_back", "(", "Unorm", ")", ";", "Ops", ".", "push_back", "(", "GLC", ")", ";", "Ops", ".", "push_back", "(", "SLC", ")", ";", "Ops", ".", "push_back", "(", "False", ")", ";", "Ops", ".", "push_back", "(", "False", ")", ";", "Ops", ".", "push_back", "(", "False", ")", ";", "Ops", ".", "push_back", "(", "DimInfo", "->", "DA", "?", "True", ":", "False", ")", ";", "if", "(", "BaseOpcode", "->", "HasD16", ")", "Ops", ".", "push_back", "(", "IsD16", "?", "True", ":", "False", ")", ";", "if", "(", "isa", "<", "MemSDNode", ">", "(", "Op", ")", ")", "Ops", ".", "push_back", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "int", "NumVAddrDwords", "=", "VAddr", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "int", "Opcode", "=", "-", "<NUM_LIT>", ";", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "VOLCANIC_ISLANDS", ")", "Opcode", "=", "AMDGPU", "::", "getMIMGOpcode", "(", "IntrOpcode", ",", "AMDGPU", "::", "MIMGEncGfx8", ",", "NumVDataDwords", ",", "NumVAddrDwords", ")", ";", "if", "(", "Opcode", "==", "-", "<NUM_LIT>", ")", "Opcode", "=", "AMDGPU", "::", "getMIMGOpcode", "(", "IntrOpcode", ",", "AMDGPU", "::", "MIMGEncGfx6", ",", "NumVDataDwords", ",", "NumVAddrDwords", ")", ";", "assert", "(", "Opcode", "!=", "-", "<NUM_LIT>", ")", ";", "MachineSDNode", "", "NewNode", "=", "DAG", ".", "getMachineNode", "(", "Opcode", ",", "DL", ",", "ResultTypes", ",", "Ops", ")", ";", "if", "(", "auto", "MemOp", "=", "dyn_cast", "<", "MemSDNode", ">", "(", "Op", ")", ")", "{", "MachineMemOperand", "", "MemRef", "=", "MemOp", "->", "getMemOperand", "(", ")", ";", "DAG", ".", "setNodeMemRefs", "(", "NewNode", "," ]
LLVM	ARM	CPP	next_suggestion	CPU	6,033	[ "while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "NULL", ",", "<NUM_LIT>", ")", ";" ]	[ "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "FrameReg", "=", "(", "Subtarget", "->", "isThumb", "(", ")", "\|\|", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "?", "ARM", "::", "R7", ":", "ARM", "::", "R11", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	6,034	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=" ]
LLVM	X86	CPP	next_suggestion	CPU	6,035	[ "if", "(", "VT", ".", "is512BitVector", "(", ")", ")", "return", "SDValue", "(", ")", ";" ]	[ "if", "(", "isFMAddSubOrFMSubAdd", "(", "Subtarget", ",", "DAG", ",", "Opnd0", ",", "Opnd1", ",", "Opnd2", ",", "NumExtracts", ")", ")", "{", "unsigned", "Opc", "=", "IsSubAdd", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "VT", ",", "Opnd0", ",", "Opnd1", ",", "Opnd2", ")", ";", "}", "if", "(", "IsSubAdd", ")", "return", "SDValue", "(", ")", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	6,036	[ "assert", "(", "Info", ".", "hasWorkItemIDX", "(", ")", "&&", "Info", ".", "hasWorkItemIDY", "(", ")", ")", ";" ]	[ "if", "(", "Subtarget", "->", "hasPackedTID", "(", ")", ")", "{", "Info", ".", "setWorkItemIDY", "(", "ArgDescriptor", "::", "createRegister", "(", "AMDGPU", "::", "VGPR0", ",", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "unsigned", "Reg", "=", "AMDGPU", "::", "VGPR1", ";", "MRI", ".", "setType", "(", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ",", "S32", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "Info", ".", "setWorkItemIDY", "(", "ArgDescriptor", "::", "createRegister", "(", "Reg", ")", ")", ";", "}", "}", "if", "(", "Info", ".", "hasWorkItemIDZ", "(", ")", ")", "{" ]
GCC	v850	MD	stmt_completion	MPU	6,037	[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI" ]
LLVM	PowerPC	TD	stmt_completion	CPU	6,038	[ ",", "(", "SELECT_VSRC", "(", "CRANDC", "$", "lhs", ",", "$", "rhs", ")", ",", "$", "tval", ",", "$", "fval", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v2f64", "(", "selectcc", "i1", ":", "$", "lhs", ",", "i1", ":", "$", "rhs", ",", "v2f64", ":", "$", "tval", ",", "v2f64", ":", "$", "fval", ",", "SETUGT", ")", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	6,039	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "accessSize", "=", "WordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "DecoderNamespace", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
GCC	ia64	MD	stmt_completion	CPU	6,040	[ "<STR_LIT>", ")" ]	[ "(", "define_reservation", "<STR_LIT>" ]
LLVM	Hexagon	TD	stmt_completion	DSP	6,041	[ ",", "<STR_LIT>", ">", ";" ]	[ "def", "M2_vabsdiffh", ":", "T_XTYPE_Vect_diff", "<", "<NUM_LIT>" ]
GCC	sparc	CPP	code_generation	CPU	6,042	[ "static", "bool", "sparc_can_output_mi_thunk", "(", "tree", "thunk_fndecl", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "vcall_offset", ",", "tree", "function", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "vcall_offset", ">=", "-", "<NUM_LIT>", "\|\|", "!", "fixed_regs", "[", "<NUM_LIT>", "]", ")", ";", "}" ]	[ "Return", "true", "if", "sparc_output_mi_thunk", "would", "be", "able", "to", "output", "the", "assembler", "code", "for", "the", "thunk", "function", "specified", "by", "the", "arguments", "it", "is", "passed", ",", "and", "false", "otherwise", "." ]
LLVM	AArch64	TD	program_repair	CPU	6,043	[ "<FIXS>", "def", "HasSME_LUTv2", ":", "Predicate", "<STR_LIT>", ">", ",", "<FIXE>", "<FIXS>", "def", "HasSMEF8F16", ":", "Predicate", "<STR_LIT>", ">", ",", "<FIXE>", "<FIXS>", "def", "HasSMEF8F32", ":", "Predicate", "<STR_LIT>", ">", ",", "<FIXE>", "<FIXS>", ":", "Predicate", "<STR_LIT>", ">", ",", "<FIXE>", "<FIXS>", ":", "Predicate", "<STR_LIT>", ">", ",", "<FIXE>", "<FIXS>", ":", "Predicate", "<STR_LIT>", ">", ",", "<FIXE>", "<FIXS>", ":", "Predicate", "<STR_LIT>", ">", ",", "<FIXE>", "<FIXS>", ":", "Predicate", "<STR_LIT>", ">", ",", "<FIXE>", "<FIXS>", ":", "Predicate", "<STR_LIT>", ">", ",", "<FIXE>", "<FIXS>", ":", "Predicate", "<STR_LIT>", ">", ",", "<FIXE>" ]	[ "<STR_LIT>", ">", ";", "def", "HasLUT", ":", "Predicate", "<STR_LIT>", ">", ",", "AssemblerPredicateWithAll", "(", "all_of", "FeatureLUT", ")", ",", "<STR_LIT>", ">", ";", "<BUGS>", "def", "HasSME_LUTv2", ":", "Predicate", "<STR_LIT>", ">", ",", "<BUGE>", "AssemblerPredicateWithAll", "(", "all_of", "FeatureSME_LUTv2", ")", ",", "<STR_LIT>", ">", ";", "<BUGS>", "def", "HasSMEF8F16", ":", "Predicate", "<STR_LIT>", ">", ",", "<BUGE>", "AssemblerPredicateWithAll", "(", "all_of", "FeatureSMEF8F16", ")", ",", "<STR_LIT>", ">", ";", "<BUGS>", "def", "HasSMEF8F32", ":", "Predicate", "<STR_LIT>", ">", ",", "<BUGE>", "AssemblerPredicateWithAll", "(", "all_of", "FeatureSMEF8F32", ")", ",", "<STR_LIT>", ">", ";", "def", "HasSVEorSME", "<BUGS>", ":", "Predicate", "<STR_LIT>", ">", ",", "<BUGE>", "AssemblerPredicateWithAll", "(", "any_of", "FeatureSVE", ",", "FeatureSME", ")", ",", "<STR_LIT>", ">", ";", "def", "HasSVE2orSME", "<BUGS>", ":", "Predicate", "<STR_LIT>", ">", ",", "<BUGE>", "AssemblerPredicateWithAll", "(", "any_of", "FeatureSVE2", ",", "FeatureSME", ")", ",", "<STR_LIT>", ">", ";", "def", "HasSVE2orSME2", "<BUGS>", ":", "Predicate", "<STR_LIT>", ">", ",", "<BUGE>", "AssemblerPredicateWithAll", "(", "any_of", "FeatureSVE2", ",", "FeatureSME2", ")", ",", "<STR_LIT>", ">", ";", "def", "HasSVE2p1_or_HasSME", "<BUGS>", ":", "Predicate", "<STR_LIT>", ">", ",", "<BUGE>", "AssemblerPredicateWithAll", "(", "any_of", "FeatureSME", ",", "FeatureSVE2p1", ")", ",", "<STR_LIT>", ">", ";", "def", "HasSVE2p1_or_HasSME2", "<BUGS>", ":", "Predicate", "<STR_LIT>", ">", ",", "<BUGE>", "AssemblerPredicateWithAll", "(", "any_of", "FeatureSME2", ",", "FeatureSVE2p1", ")", ",", "<STR_LIT>", ">", ";", "def", "HasSVE2p1_or_HasSME2p1", "<BUGS>", ":", "Predicate", "<STR_LIT>", ">", ",", "<BUGE>", "AssemblerPredicateWithAll", "(", "any_of", "FeatureSME2p1", ",", "FeatureSVE2p1", ")", ",", "<STR_LIT>", ">", ";", "def", "HasSMEF16F16orSMEF8F16", "<BUGS>", ":", "Predicate", "<STR_LIT>", ">", ",", "<BUGE>", "AssemblerPredicateWithAll", "(", "any_of", "FeatureSMEF16F16", ",", "FeatureSMEF8F16", ")", ",", "<STR_LIT>", ">", ";" ]
LLVM	AArch64	TD	program_repair	CPU	6,044	[ "<FIXS>", "multiclass", "NeonI_get_high", "{", "<FIXE>" ]	[ "defm", "USUBW2vvv", ":", "NeonI_3VDW2_u", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "sub", ">", ";", "<BUGS>", "multiclass", "NeonI_get_high", "{", "<BUGE>", "def", "_8h", ":", "PatFrag", "(", "ops", "node", ":", "$", "Rn", ")", ",", "(", "v8i8", "(", "trunc", "(", "v8i16", "(", "srl", "(", "v8i16", "node", ":", "$", "Rn", ")", ",", "(", "v8i16", "(", "Neon_vdup", "(", "i32", "<NUM_LIT>", ")", ")", ")", ")", ")", ")", ")", ">", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	6,045	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "}", ";" ]
LLVM	ARM64	TD	stmt_completion	CPU	6,046	[ "$", "Rm", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "regtype", ":", "$", "Rd", ",", "(", "OpNode", "regtype", ":", "$", "Rn", ",", "regtype", ":", "$", "Rm", ")", ")", "]", ">", "{" ]	[ "class", "BaseTwoOperand", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "regtype", ",", "string", "asm", ",", "SDPatternOperator", "OpNode", ">", ":", "I", "<", "(", "outs", "regtype", ":", "$", "Rd", ")", ",", "(", "ins", "regtype", ":", "$", "Rn", ",", "regtype", ":" ]
LLVM	ARM64	TD	next_suggestion	CPU	6,047	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	NMX	CPP	stmt_completion	VLIW	6,048	[ "override", "{" ]	[ "MCFragment", "*", "findAssociatedFragment", "(", ")", "const" ]
LLVM	AArch64	CPP	next_suggestion	CPU	6,049	[ "bool", "DstIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "DstIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "MIBS", ".", "push_back", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "I", "->", "Opcode", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "\|", "getDeadRegState", "(", "DstIsDead", "&&", "LastItem", ")", "\|", "RenamableState", ")", ".", "addReg", "(", "DstReg", ")", ".", "addReg", "(", "DstReg", ")", ".", "addImm", "(", "I", "->", "Op2", ")", ")", ";", "}", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "I", "->", "Op1", "==", "<NUM_LIT>", ")", "{", "MIBS", ".", "push_back", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "I", "->", "Opcode", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "BitSize", "==", "<NUM_LIT>", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "I", "->", "Op2", ")", ")", ";", "}", "else", "{", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "DstIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "MIBS", ".", "push_back", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "I", "->", "Opcode", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "\|", "getDeadRegState", "(", "DstIsDead", "&&", "LastItem", ")", "\|", "RenamableState", ")", ".", "addReg", "(", "DstReg", ")", ".", "addImm", "(", "I", "->", "Op2", ")", ")", ";", "}", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	6,050	[ "{" ]	[ "unsigned", "Cycles", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "return", "Cycles", "[", "Op", "]", ";", "}", "case", "R600InstrInfo", "::", "ALU_VEC_021_SCL_122", ":", "{", "unsigned", "Cycles", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "return", "Cycles", "[", "Op", "]", ";", "}", "case", "R600InstrInfo", "::", "ALU_VEC_120_SCL_212", ":", "{", "unsigned", "Cycles", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "return", "Cycles", "[", "Op", "]", ";", "}", "case", "R600InstrInfo", "::", "ALU_VEC_102_SCL_221", ":" ]
GCC	s390	CPP	code_generation	MPU	6,051	[ "static", "rtx", "s390_legitimize_cs_operand", "(", "rtx", "mem", ")", "{", "rtx", "tmp", ";", "if", "(", "!", "contains_symbol_ref_p", "(", "mem", ")", ")", "return", "mem", ";", "tmp", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_move_insn", "(", "tmp", ",", "copy_rtx", "(", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ")", ")", ";", "return", "change_address", "(", "mem", ",", "VOIDmode", ",", "tmp", ")", ";", "}" ]	[ "If", "MEM", "is", "not", "a", "legitimate", "compare-and-swap", "memory", "operand", ",", "return", "a", "new", "MEM", ",", "whose", "address", "is", "a", "pseudo", "containing", "the", "original", "MEM", "'s", "address", "." ]
GCC	rs6000	MD	program_repair	CPU	6,052	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "[", "(", "set", "(", "match_operand", ":", "IEEE128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float", ":", "IEEE128", "(", "match_operand", ":", "QHI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]" ]
LLVM	AArch64	CPP	stmt_completion	CPU	6,053	[ "false", ";" ]	[ "unsigned", "SecondLastOpc", "=", "SecondLastInst", "->", "getOpcode", "(", ")", ";", "if", "(", "AllowModify", "&&", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{", "while", "(", "isUncondBranchOpcode", "(", "SecondLastOpc", ")", ")", "{", "LastInst", "->", "eraseFromParent", "(", ")", ";", "LastInst", "=", "SecondLastInst", ";", "LastOpc", "=", "LastInst", "->", "getOpcode", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", "\|\|", "!", "isUnpredicatedTerminator", "(", "", "--", "I", ")", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "else", "{", "SecondLastInst", "=", "&", "", "I", ";", "SecondLastOpc", "=", "SecondLastInst", "->", "getOpcode", "(", ")", ";", "}", "}", "}", "if", "(", "SecondLastInst", "&&", "I", "!=", "MBB", ".", "begin", "(", ")", "&&", "isUnpredicatedTerminator", "(", "*", "--", "I", ")", ")", "return", "true", ";", "if", "(", "isCondBranchOpcode", "(", "SecondLastOpc", ")", "&&", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{", "parseCondBranch", "(", "SecondLastInst", ",", "TBB", ",", "Cond", ")", ";", "FBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "if", "(", "isUncondBranchOpcode", "(", "SecondLastOpc", ")", "&&", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "I", "=", "LastInst", ";", "if", "(", "AllowModify", ")", "I", "->", "eraseFromParent", "(", ")", ";", "return" ]
GCC	rs6000	MD	next_suggestion	CPU	6,054	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "umod", ":", "GPR", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC	i386	MD	next_suggestion	CPU	6,055	[ "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]	[ "(", "vec_concat", ":", "V8HI", "(", "unspec", ":", "V4HI", "[", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VCVTPS2PH", ")" ]
GCC	s390	MD	next_suggestion	MPU	6,056	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	c6x	MD	stmt_completion	VLIW	6,057	[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SI", "(", "lshiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "ashiftrt", ":", "SI", "(", "match_operand", ":", "SI" ]
LLVM	Hexagon	TD	stmt_completion	DSP	6,058	[ "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "WordAccess", ";", "let", "mayLoad" ]
LLVM	Hexagon	TD	stmt_completion	DSP	6,059	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=" ]
LLVM	R600	CPP	next_suggestion	GPU	6,060	[ "return", "SubReg", ";" ]	[ "BuildMI", "(", "", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NewSuperReg", ")", ".", "addOperand", "(", "SuperReg", ")", ";", "BuildMI", "(", "", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "SubReg", ")", ".", "addReg", "(", "NewSuperReg", ",", "<NUM_LIT>", ",", "SubIdx", ")", ";" ]
LLVM	BPF	CPP	stmt_completion	Virtual ISA	6,061	[ ")", ",", "DL", ".", "getCol", "(", ")", ")", ";" ]	[ "processReloc", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "processReloc", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "!", "DL", "\|\|", "PrevInstLoc", "==", "DL", ")", "{", "if", "(", "LineInfoGenerated", "==", "false", ")", "{", "auto", "", "S", "=", "MI", "->", "getMF", "(", ")", "->", "getFunction", "(", ")", ".", "getSubprogram", "(", ")", ";", "MCSymbol", "", "FuncLabel", "=", "Asm", "->", "getFunctionBegin", "(", ")", ";", "constructLineInfo", "(", "S", ",", "FuncLabel", ",", "S", "->", "getLine", "(", ")", ",", "<NUM_LIT>", ")", ";", "LineInfoGenerated", "=", "true", ";", "}", "return", ";", "}", "MCSymbol", "*", "LineSym", "=", "OS", ".", "getContext", "(", ")", ".", "createTempSymbol", "(", ")", ";", "OS", ".", "EmitLabel", "(", "LineSym", ")", ";", "auto", "SP", "=", "DL", ".", "get", "(", ")", "->", "getScope", "(", ")", "->", "getSubprogram", "(", ")", ";", "constructLineInfo", "(", "SP", ",", "LineSym", ",", "DL", ".", "getLine", "(" ]
LLVM	Mips	TD	next_suggestion	CPU	6,062	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rt", ";" ]
GCC	ia64	CPP	program_repair	CPU	6,063	[ "<FIXS>", "rtx_insn", "*", "insn", "=", "emit_insn", "(", "x", ")", ";", "if", "(", "recog_memoized", "(", "insn", ")", "<NUM_LIT>", ")", "<FIXE>", "<FIXS>", "remove_insn", "(", "insn", ")", ";", "<FIXE>" ]	[ "x", "=", "gen_rtx_VEC_SELECT", "(", "GET_MODE", "(", "target", ")", ",", "op0", ",", "x", ")", ";", "x", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "target", ",", "x", ")", ";", "<BUGS>", "x", "=", "emit_insn", "(", "x", ")", ";", "if", "(", "recog_memoized", "(", "x", ")", "<NUM_LIT>", ")", "<BUGE>", "{", "<BUGS>", "remove_insn", "(", "x", ")", ";", "<BUGE>", "return", "false", ";", "}", "return", "true", ";" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	6,064	[ "}" ]	[ "void", "HexagonSubtarget", "::", "getSMSMutations", "(", "std", "::", "vector", "<", "std", "::", "unique_ptr", "<", "ScheduleDAGMutation", ">>", "&", "Mutations", ")", "const", "{", "Mutations", ".", "push_back", "(", "llvm", "::", "make_unique", "<", "HexagonSubtarget", "::", "HexagonDAGMutation", ">", "(", ")", ")", ";" ]
GCC	m68hc11	CPP	program_repair	MPU	6,065	[ "<FIXS>", "along", "with", "GCC", ";", "see", "the", "file", "COPYING3", ".", "If", "not", "see", "http", ":", "<FIXE>" ]	[ "GNU", "General", "Public", "License", "for", "more", "details", ".", "You", "should", "have", "received", "a", "copy", "of", "the", "GNU", "General", "Public", "License", "<BUGS>", "along", "with", "GCC", ";", "see", "the", "file", "COPYING", ".", "If", "not", ",", "write", "tothe", "Free", "Software", "Foundation", ",", "<NUM_LIT>", "Franklin", "Street", ",", "Fifth", "Floor", ",", "Boston", ",", "MA", "<NUM_LIT>", "-", "<NUM_LIT>", ",", "USA", ".", "<BUGE>", "Note", ":", "A", "first", "<NUM_LIT>", "HC11", "port", "was", "made", "by", "Otto", "Lind", "(", "otto", "@", "coactive", ".", "com", ")" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	6,066	[ "}" ]	[ "if", "(", "!", "NoOpt", ")", "addPass", "(", "createHexagonNewValueJump", "(", ")", ")", ";", "addPass", "(", "createHexagonBranchRelaxation", "(", ")", ")", ";", "if", "(", "!", "NoOpt", ")", "{", "if", "(", "!", "DisableHardwareLoops", ")", "addPass", "(", "createHexagonFixupHwLoops", "(", ")", ")", ";", "if", "(", "EnableGenMux", ")", "addPass", "(", "createHexagonGenMux", "(", ")", ")", ";", "}", "addPass", "(", "createHexagonGatherPacketize", "(", ")", ",", "false", ")", ";", "if", "(", "!", "NoOpt", ")", "addPass", "(", "createHexagonPacketizer", "(", ")", ",", "false", ")", ";", "if", "(", "EnableVectorPrint", ")", "addPass", "(", "createHexagonVectorPrint", "(", ")", ",", "false", ")", ";", "addPass", "(", "createHexagonCallFrameInformation", "(", ")", ",", "false", ")", ";" ]
GCC	arm	CPP	stmt_completion	CPU	6,067	[ "_", "_", "i", ";" ]	[ "union", "{", "uint8x16x4_t", "_", "_", "i", ";", "_", "_", "builtin_neon_xi", "_", "_", "o", ";", "}", "_", "_", "rv", ";", "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld1q_x4v16qi", "(", "(", "const", "_", "_", "builtin_neon_qi", "*", ")", "_", "_", "a", ")", ";", "return", "_", "_", "rv", "." ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	6,068	[ "<STR_LIT>", "+", "CntName", ")", ";" ]	[ "bool", "Failed", "=", "true", ";", "bool", "Sat", "=", "CntName", ".", "endswith", "(", "<STR_LIT>", "_sat", "<STR_LIT>", ")", ";", "if", "(", "CntName", "==", "<STR_LIT>", "vmcnt", "<STR_LIT>", "\|\|", "CntName", "==", "<STR_LIT>", "vmcnt_sat", "<STR_LIT>", ")", "{", "Failed", "=", "encodeCnt", "(", "ISA", ",", "IntVal", ",", "CntVal", ",", "Sat", ",", "encodeVmcnt", ",", "decodeVmcnt", ")", ";", "}", "else", "if", "(", "CntName", "==", "<STR_LIT>", "expcnt", "<STR_LIT>", "\|\|", "CntName", "==", "<STR_LIT>", "expcnt_sat", "<STR_LIT>", ")", "{", "Failed", "=", "encodeCnt", "(", "ISA", ",", "IntVal", ",", "CntVal", ",", "Sat", ",", "encodeExpcnt", ",", "decodeExpcnt", ")", ";", "}", "else", "if", "(", "CntName", "==", "<STR_LIT>", "lgkmcnt", "<STR_LIT>", "\|\|", "CntName", "==", "<STR_LIT>", "lgkmcnt_sat", "<STR_LIT>", ")", "{", "Failed", "=", "encodeCnt", "(", "ISA", ",", "IntVal", ",", "CntVal", ",", "Sat", ",", "encodeLgkmcnt", ",", "decodeLgkmcnt", ")", ";", "}", "if", "(", "Failed", ")", "{", "Error", "(", "ValLoc", ",", "<STR_LIT>", "too large value for " ]
GCC	s390	MD	next_suggestion	MPU	6,069	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM	CPP	stmt_completion	CPU	6,070	[ ")", ",", "DAG", ".", "getConstant", "(", "Domain", ",", "MVT", "::", "i32", ")", ")", ";" ]	[ "ConstantSDNode", "*", "OrdN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "AtomicOrdering", "Ord", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "OrdN", "->", "getZExtValue", "(", ")", ")", ";", "unsigned", "Domain", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "Subtarget", "->", "isSwift", "(", ")", "&&", "Ord", "==", "Release", ")", "{", "Domain", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>" ]
GCC	alpha	MD	stmt_completion	MPU	6,071	[ "]", ")" ]	[ "[", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_XCHG", ")", ")", "(", "clobber", "(", "match_scratch", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "alpha_split_lock_test_and_set", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>" ]
GCC	tilepro	MD	stmt_completion	VLIW	6,072	[ ")", ")", ")" ]	[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]
GCC	aarch64	CPP	code_generation	CPU	6,073	[ "rtx", "aarch64_return_addr", "(", "int", "count", ",", "rtx", "frame", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "count", "!=", "<NUM_LIT>", ")", "return", "const0_rtx", ";", "return", "get_hard_reg_initial_val", "(", "Pmode", ",", "LR_REGNUM", ")", ";", "}" ]	[ "Implement", "RETURN_ADDR_RTX", ".", "We", "do", "not", "support", "moving", "back", "to", "a", "previous", "frame", "." ]
LLVM	X86	CPP	stmt_completion	CPU	6,074	[ "return", "X86", "::", "PUSHi32", ";" ]	[ "case", "X86", "::", "ADC64ri8", ":", "return", "X86", "::", "ADC64ri32", ";", "case", "X86", "::", "ADC64mi8", ":", "return", "X86", "::", "ADC64mi32", ";", "case", "X86", "::", "SUB16ri8", ":", "return", "X86", "::", "SUB16ri", ";", "case", "X86", "::", "SUB16mi8", ":", "return", "X86", "::", "SUB16mi", ";", "case", "X86", "::", "SUB32ri8", ":", "return", "X86", "::", "SUB32ri", ";", "case", "X86", "::", "SUB32mi8", ":", "return", "X86", "::", "SUB32mi", ";", "case", "X86", "::", "SUB64ri8", ":", "return", "X86", "::", "SUB64ri32", ";", "case", "X86", "::", "SUB64mi8", ":", "return", "X86", "::", "SUB64mi32", ";", "case", "X86", "::", "SBB16ri8", ":", "return", "X86", "::", "SBB16ri", ";", "case", "X86", "::", "SBB16mi8", ":", "return", "X86", "::", "SBB16mi", ";", "case", "X86", "::", "SBB32ri8", ":", "return", "X86", "::", "SBB32ri", ";", "case", "X86", "::", "SBB32mi8", ":", "return", "X86", "::", "SBB32mi", ";", "case", "X86", "::", "SBB64ri8", ":", "return", "X86", "::", "SBB64ri32", ";", "case", "X86", "::", "SBB64mi8", ":", "return", "X86", "::", "SBB64mi32", ";", "case", "X86", "::", "CMP16ri8", ":", "return", "X86", "::", "CMP16ri", ";", "case", "X86", "::", "CMP16mi8", ":", "return", "X86", "::", "CMP16mi", ";", "case", "X86", "::", "CMP32ri8", ":", "return", "X86", "::", "CMP32ri", ";", "case", "X86", "::", "CMP32mi8", ":", "return", "X86", "::", "CMP32mi", ";", "case", "X86", "::", "CMP64ri8", ":", "return", "X86", "::", "CMP64ri32", ";", "case", "X86", "::", "CMP64mi8", ":", "return", "X86", "::", "CMP64mi32", ";", "case", "X86", "::", "PUSH32i8", ":" ]
GCC	powerpcspe	MD	stmt_completion	CPU	6,075	[ ")", "(", "SI", "<STR_LIT>", ")", "(", "DI", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_mode_attr", "bits", "[", "(", "QI", "<STR_LIT>", ")", "(", "HI", "<STR_LIT>" ]
LLVM	SystemZ	CPP	code_generation	CPU	6,076	[ "MachineInstr", "", "SystemZInstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ",", "int", "FrameIndex", ")", "const", "{", "const", "MachineFrameInfo", "", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "Size", "=", "MFI", "->", "getObjectSize", "(", "FrameIndex", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Ops", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "Ops", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "&&", "Ops", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "{", "if", "(", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "&&", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "return", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "}", "return", "<NUM_LIT>", ";", "}", "if", "(", "Ops", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "unsigned", "OpNum", "=", "Ops", "[", "<NUM_LIT>", "]", ";", "assert", "(", "Size", "==", "MF", ".", "getRegInfo", "(", ")", ".", "getRegClass", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "->", "getSize", "(", ")", "&&", "<STR_LIT>", "Invalid size combination", "<STR_LIT>", ")", ";", "if", "(", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "OpNum", "==", "<NUM_LIT>", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", "{", "Opcode", "=", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opcode", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "}", "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "bool", "Op0IsGPR", "=", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "bool", "Op1IsGPR", "=", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "OpNum", "==", "<NUM_LIT>", ")", "{", "unsigned", "StoreOpcode", "=", "Op1IsGPR", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "StoreOpcode", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "OpNum", "==", "<NUM_LIT>", ")", "{", "unsigned", "LoadOpcode", "=", "Op0IsGPR", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "unsigned", "Dest", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "return", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "LoadOpcode", ")", ",", "Dest", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "OpNum", "==", "<NUM_LIT>", "&&", "MI", "->", "hasOneMemOperand", "(", ")", ")", "{", "MachineMemOperand", "", "MMO", "=", "*", "MI", "->", "memoperands_begin", "(", ")", ";", "if", "(", "MMO", "->", "getSize", "(", ")", "==", "Size", "&&", "!", "MMO", "->", "isVolatile", "(", ")", ")", "{", "if", "(", "isSimpleBD12Move", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "{", "return", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "Size", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "if", "(", "isSimpleBD12Move", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "{", "return", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ".", "addImm", "(", "Size", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "}", "}", "int", "MemOpcode", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Opcode", ")", ";", "if", "(", "MemOpcode", ">=", "<NUM_LIT>", ")", "{", "unsigned", "NumOps", "=", "MI", "->", "getNumExplicitOperands", "(", ")", ";", "if", "(", "OpNum", "==", "NumOps", "-", "<NUM_LIT>", ")", "{", "const", "MCInstrDesc", "&", "MemDesc", "=", "get", "(", "MemOpcode", ")", ";", "uint64_t", "AccessBytes", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "MemDesc", ".", "TSFlags", ")", ";", "assert", "(", "AccessBytes", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", "Size of access should be known", "<STR_LIT>", ")", ";", "assert", "(", "AccessBytes", "<=", "Size", "&&", "<STR_LIT>", "Access outside the frame index", "<STR_LIT>", ")", ";", "uint64_t", "Offset", "=", "Size", "-", "AccessBytes", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "MemOpcode", ")", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "OpNum", ";", "++", "I", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "I", ")", ")", ";", "MIB", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "Offset", ")", ";", "if", "(", "MemDesc", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "MIB", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "return", "MIB", ";", "}", "}", "return", "<NUM_LIT>", ";", "}" ]	[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]
LLVM	Patmos	CPP	stmt_completion	VLIW	6,077	[ "*", "alignment", ";" ]	[ "static", "unsigned", "int", "align", "(", "unsigned", "int", "offset", ",", "unsigned", "int", "alignment", ")", "{", "return", "(", "(", "offset", "+", "alignment", "-", "<NUM_LIT>", ")", "/", "alignment", ")" ]
GCC	avr	MD	next_suggestion	MPU	6,078	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "<STR_LIT>", "{", "return", "avr_out_sign_extend", "(", "insn", ",", "operands", ",", "NULL", ")", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	tilegx	MD	next_suggestion	VLIW	6,079	[ "?", "UNITS_PER_WORD", "-", "<", "I124MODE", ":", "n", ">", ":", "<NUM_LIT>", ")" ]	[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "simplify_gen_subreg", "(", "<", "I124MODE", ":", "MODE", ">", "mode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ",", "BYTES_BIG_ENDIAN" ]
GCC	i386	CPP	stmt_completion	CPU	6,080	[ "return", "false", ";" ]	[ "static", "bool", "single_def_chain_p", "(", "rtx", "reg", ")", "{", "df_ref", "ref", "=", "DF_REG_DEF_CHAIN", "(", "REGNO", "(", "reg", ")", ")", ";", "if", "(", "!", "ref", ")" ]
LLVM	X86	TD	stmt_completion	CPU	6,081	[ "<", "<STR_LIT>", ">", ";" ]	[ "def", "UseAVX", ":", "Predicate" ]
LLVM	ARM	CPP	stmt_completion	CPU	6,082	[ "::", "FUNCTION_EXIT", ")", ";" ]	[ "void", "ARMAsmPrinter", "::", "LowerPATCHABLE_FUNCTION_EXIT", "(", "const", "MachineInstr", "&", "MI", ")", "{", "EmitSled", "(", "MI", ",", "SledKind" ]
LLVM	Mips	TD	stmt_completion	CPU	6,083	[ ";" ]	[ "class", "CompactBranchMM", "<", "string", "opstr", ",", "DAGOperand", "opnd", ",", "PatFrag", "cond_op", ",", "RegisterOperand", "RO", ">", ":", "InstSE", "<", "(", "outs", ")", ",", "(", "ins", "RO", ":", "$", "rs", ",", "opnd", ":", "$", "offset", ")", ",", "!", "strconcat", "(", "opstr", ",", "<STR_LIT>", ")", ",", "[", "]", ",", "II_BCCZC", ",", "FrmI", ">", "{", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>" ]
LLVM	VE	TD	stmt_completion	CPU	6,084	[ "v256i1", ":", "$", "vm", ",", "i32", ":", "$", "vl", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "int_ve_vl_vmrg_vvvml", "v256f64", ":", "$", "vy", ",", "v256f64", ":", "$", "vz", ",", "v256i1", ":", "$", "vm", ",", "i32", ":", "$", "vl", ")", ",", "(", "VMRGvvml", "v256f64", ":", "$", "vy", ",", "v256f64", ":", "$", "vz", "," ]
GCC	rs6000	CPP	next_suggestion	CPU	6,085	[ "}" ]	[ "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "NUM_INT_N_ENTS", ";", "i", "++", ")", "if", "(", "int_n_enabled_p", "[", "i", "]", "&&", "int_n_data", "[", "i", "]", ".", "bitsize", "==", "<NUM_LIT>", ")", "return", "RID_INT_N_0", "+", "i", ";", "return", "RID_MAX", "+", "<NUM_LIT>", ";" ]
LLVM	Teak	CPP	stmt_completion	DSP	6,086	[ ")", ")", ";" ]	[ "return", "D", "(", "<STR_LIT>", "mov", "<STR_LIT>", ",", "<STR_LIT>", "r6", "<STR_LIT>", ",", "MemR", "(", "b", ",", "bs" ]
LLVM	AArch64	TD	next_suggestion	CPU	6,087	[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "shift", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isSub", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "setFlags", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	6,088	[ "return", "SDValue", "(", ")", ";" ]	[ "MVT", "InVT", "=", "In", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "Subtarget", ".", "hasFp256", "(", ")", ")", "{", "if", "(", "ResVT", ".", "is128BitVector", "(", ")", "&&", "(", "InVT", ".", "is256BitVector", "(", ")", "\|\|", "InVT", ".", "is512BitVector", "(", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Idx", ")", ")", "{", "return", "Extract128BitVector", "(", "In", ",", "IdxVal", ",", "DAG", ",", "dl", ")", ";", "}", "if", "(", "ResVT", ".", "is256BitVector", "(", ")", "&&", "InVT", ".", "is512BitVector", "(", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Idx", ")", ")", "{", "return", "Extract256BitVector", "(", "In", ",", "IdxVal", ",", "DAG", ",", "dl", ")", ";", "}", "}" ]
LLVM	Mips	TD	next_suggestion	CPU	6,089	[ "string", "AsmString", "=", "<STR_LIT>", ";" ]	[ "dag", "OutOperandList", "=", "(", "outs", "MSA128BOpnd", ":", "$", "wd", ")", ";", "dag", "InOperandList", "=", "(", "ins", "MSA128BOpnd", ":", "$", "wd_in", ",", "MSA128BOpnd", ":", "$", "ws", ",", "MSA128BOpnd", ":", "$", "wt", ")", ";" ]
LLVM	OR1K	CPP	next_suggestion	CPU	6,090	[ "SDValue", "CopyChain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "SPReg", ",", "Sub", ")", ";" ]	[ "unsigned", "SPReg", "=", "getStackPointerRegisterToSaveRestore", "(", ")", ";", "SDValue", "StackPointer", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "SPReg", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "dl", ",", "MVT", "::", "i32", ",", "StackPointer", ",", "Size", ")", ";", "SDValue", "ArgAdjust", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "Sub", ")", ";" ]
LLVM	Hexagon	CPP	code_generation	DSP	6,091	[ "unsigned", "getOperandsScalarizationOverhead", "(", "ArrayRef", "<", "const", "Value", "*", ">", "Args", ",", "unsigned", "VF", ")", "{", "return", "<NUM_LIT>", ";", "}" ]	[ "Estimate", "the", "overhead", "of", "scalarizing", "an", "instructions", "unique", "non-constant", "operands", "." ]
GCC	i386	MD	program_repair	CPU	6,092	[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	sparc	MD	stmt_completion	CPU	6,093	[ "]", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AMDGPU	CPP	program_repair	GPU	6,094	[ "<FIXS>", "unsigned", "SGPRUsed", "=", "findImplicitSGPRRead", "(", "*", "MI", ")", ";", "if", "(", "SGPRUsed", "!=", "AMDGPU", "::", "NoRegister", ")", "++", "ConstantBusCount", ";", "<FIXE>" ]	[ "const", "int", "OpIndices", "[", "]", "=", "{", "Src0Idx", ",", "Src1Idx", ",", "Src2Idx", "}", ";", "unsigned", "ConstantBusCount", "=", "<NUM_LIT>", ";", "<BUGS>", "unsigned", "SGPRUsed", "=", "AMDGPU", "::", "NoRegister", ";", "<BUGE>", "for", "(", "int", "OpIdx", ":", "OpIndices", ")", "{", "if", "(", "OpIdx", "==", "-", "<NUM_LIT>", ")", "break", ";" ]
GCC	i386	MD	program_repair	CPU	6,095	[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM64	CPP	next_suggestion	CPU	6,096	[ "unsigned", "Cost", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Imm", ",", "Ty", ")", ";" ]	[ "unsigned", "BitSize", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "BitSize", "==", "<NUM_LIT>", ")", "return", "TCC_Free", ";", "switch", "(", "IID", ")", "{", "default", ":", "return", "TCC_Free", ";", "case", "Intrinsic", "::", "sadd_with_overflow", ":", "case", "Intrinsic", "::", "uadd_with_overflow", ":", "case", "Intrinsic", "::", "ssub_with_overflow", ":", "case", "Intrinsic", "::", "usub_with_overflow", ":", "case", "Intrinsic", "::", "smul_with_overflow", ":", "case", "Intrinsic", "::", "umul_with_overflow", ":", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "{", "unsigned", "NumConstants", "=", "(", "BitSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";" ]
GCC	rs6000	MD	program_repair	CPU	6,097	[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<FIXE>" ]	[ "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<BUGE>", "<STR_LIT>" ]
GCC	ia64	MD	next_suggestion	CPU	6,098	[ "DONE" ]	[ "(", "call", "(", "mem", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "ia64_split_call", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "true", ",", "false", ")" ]
GCC	rs6000	MD	next_suggestion	CPU	6,099	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

6,000

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "OperandType", "=", "OpType", ".", "FP32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "SrcA", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "SrcB", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Dest", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Switches", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "OperandType", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Switches", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

nds32

MD

stmt_completion

CPU

6,001

[ ">", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "SI", "(", "match_operand", ":", "QIHI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "switch", "(", "which_alternative", ")", "{", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "case", "<NUM_LIT>", ":", "return", "nds32_output_16bit_load", "(", "operands", ",", "<", "byte", ">", ")", "case", "<NUM_LIT>", ":", "return", "nds32_output_32bit_load", "(", "operands", ",", "<", "byte" ]

GCC

nios2

MD

stmt_completion

MPU

6,002

[ ")", "(", "DF", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_mode_iterator", "F", "[", "SF", "DF", "]", ")", "(", "define_mode_attr", "f", "[", "(", "SF", "<STR_LIT>" ]

GCC

s390

MD

stmt_completion

MPU

6,003

[ ")" ]

[ "(", "use", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "P", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

6,004

[ ")", ";" ]

[ "if", "(", "II", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "if", "(", "TrackedWaitcntSet", ".", "count", "(", "&", "*", "II", ")", ")", "{", "TrackedWaitcntSet", ".", "erase", "(", "&", "*", "II", ")", ";", "II", "->", "eraseFromParent", "(", ")", ";", "Modified", "=", "true", ";", "}", "else", "if", "(", "II", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_WAITCNT", ")", "{", "int64_t", "Imm", "=", "II", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "ScoreBrackets", ".", "applyWaitcnt", "(", "AMDGPU", "::", "decodeWaitcnt", "(", "IV", ",", "Imm", ")", ")", ";", "}", "else", "{", "assert", "(", "II", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_WAITCNT_VSCNT", ")", ";", "assert", "(", "II", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "AMDGPU", "::", "SGPR_NULL", ")", ";", "ScoreBrackets", ".", "applyWaitcnt", "(", "AMDGPU", "::", "Waitcnt", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "II", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", ";", "}", "}", "}", "return", "Modified", ";", "}", "if", "(", "ForceEmitZeroWaitcnts", ")", "Wait", "=", "AMDGPU", "::", "Waitcnt", "::", "allZero", "(", "IV", ")", ";", "if", "(", "ForceEmitWaitcnt", "[", "VM_CNT", "]", ")", "Wait", ".", "VmCnt", "=", "<NUM_LIT>", ";", "if", "(", "ForceEmitWaitcnt", "[", "EXP_CNT", "]", ")", "Wait", ".", "ExpCnt", "=", "<NUM_LIT>", ";", "if", "(", "ForceEmitWaitcnt", "[", "LGKM_CNT", "]", ")", "Wait", ".", "LgkmCnt", "=", "<NUM_LIT>", ";", "if", "(", "ForceEmitWaitcnt", "[", "VS_CNT", "]", ")", "Wait", ".", "VsCnt", "=", "<NUM_LIT>", ";", "ScoreBrackets", ".", "applyWaitcnt", "(", "Wait", ")", ";", "AMDGPU", "::", "Waitcnt", "OldWait", ";", "bool", "Modified", "=", "false", ";", "if", "(", "OldWaitcntInstr", ")", "{", "for", "(", "auto", "II", "=", "OldWaitcntInstr", "->", "getIterator", "(", ")", ",", "NextI", "=", "std", "::", "next", "(", "II", ")", ";", "&", "*", "II", "!=", "&", "MI", ";", "II", "=", "NextI", ",", "NextI", "++", ")", "{", "if", "(", "II", "->", "isDebugInstr", "(", ")", ")", "continue", ";", "if", "(", "II", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_WAITCNT", ")", "{", "unsigned", "IEnc", "=", "II", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "AMDGPU", "::", "Waitcnt", "IWait", "=", "AMDGPU", "::", "decodeWaitcnt", "(", "IV", ",", "IEnc", ")", ";", "OldWait", "=", "OldWait", ".", "combined", "(", "IWait", ")", ";", "if", "(", "!", "TrackedWaitcntSet", ".", "count", "(", "&", "*", "II", ")", ")", "Wait", "=", "Wait", ".", "combined", "(", "IWait", ")", ";", "unsigned", "NewEnc", "=", "AMDGPU", "::", "encodeWaitcnt", "(", "IV", ",", "Wait", ")", ";", "if", "(", "IEnc", "!=", "NewEnc", ")", "{", "II", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "NewEnc", ")", ";", "Modified", "=", "true", ";", "}", "Wait", ".", "VmCnt", "=", "~", "<NUM_LIT>", "u", ";", "Wait", ".", "LgkmCnt", "=", "~", "<NUM_LIT>", "u", ";", "Wait", ".", "ExpCnt", "=", "~", "<NUM_LIT>", "u", ";", "}", "else", "{", "assert", "(", "II", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_WAITCNT_VSCNT", ")", ";", "assert", "(", "II", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "AMDGPU", "::", "SGPR_NULL", ")", ";", "unsigned", "ICnt", "=", "II", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "OldWait", ".", "VsCnt", "=", "std", "::", "min", "(", "OldWait", ".", "VsCnt", ",", "ICnt", ")", ";", "if", "(", "!", "TrackedWaitcntSet", ".", "count", "(", "&", "*", "II", ")", ")", "Wait", ".", "VsCnt", "=", "std", "::", "min", "(", "Wait", ".", "VsCnt", ",", "ICnt", ")", ";", "if", "(", "Wait", ".", "VsCnt", "!=", "ICnt", ")", "{", "II", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setImm", "(", "Wait", ".", "VsCnt", ")", ";", "Modified", "=", "true", ";", "}", "Wait", ".", "VsCnt", "=", "~", "<NUM_LIT>", "u", ";", "}", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "updateWaitcntInBlock\\n", "<STR_LIT>", "<<", "<STR_LIT>", "Old Instr: ", "<STR_LIT>", "<<", "MI", "<<", "'", "\\n", "'", "<<", "<STR_LIT>", "New Instr: ", "<STR_LIT>", "<<", "*", "II", "<<", "'", "\\n", "'", ")", ";", "if", "(", "!", "Wait", ".", "hasWait", "(", ")", ")", "return", "Modified", ";", "}", "}", "if", "(", "Wait", ".", "VmCnt", "!=", "~", "<NUM_LIT>", "u", "||", "Wait", ".", "LgkmCnt", "!=", "~", "<NUM_LIT>", "u", "||", "Wait", ".", "ExpCnt", "!=", "~", "<NUM_LIT>", "u", ")", "{", "unsigned", "Enc", "=", "AMDGPU", "::", "encodeWaitcnt", "(", "IV", ",", "Wait", ")", ";", "auto", "SWaitInst", "=", "BuildMI", "(", "*", "MI", ".", "getParent", "(", ")", ",", "MI", ".", "getIterator", "(", ")", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "S_WAITCNT", ")", ")", ".", "addImm", "(", "Enc", ")", ";", "TrackedWaitcntSet", ".", "insert", "(", "SWaitInst", ")", ";", "Modified", "=", "true", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "insertWaitcntInBlock\\n", "<STR_LIT>", "<<", "<STR_LIT>", "Old Instr: ", "<STR_LIT>", "<<", "MI", "<<", "'", "\\n", "'", "<<", "<STR_LIT>", "New Instr: ", "<STR_LIT>", "<<", "*", "SWaitInst", "<<", "'", "\\n", "'", ")", ";", "}", "if", "(", "Wait", ".", "VsCnt", "!=", "~", "<NUM_LIT>", "u", ")", "{", "assert", "(", "ST", "->", "hasVscnt", "(", ")" ]

LLVM

Mips

CPP

stmt_completion

CPU

6,005

[ "G_GLOBAL_VALUE", ":" ]

[ "unsigned", "Op0Size", "=", "Op0Ty", ".", "getSizeInBits", "(", ")", ";", "InstType", "InstTy", "=", "InstType", "::", "Integer", ";", "switch", "(", "Opc", ")", "{", "case", "G_TRUNC", ":", "case", "G_SUB", ":", "case", "G_MUL", ":", "case", "G_UMULH", ":", "case", "G_ZEXTLOAD", ":", "case", "G_SEXTLOAD", ":", "case", "G_GEP", ":", "case", "G_INTTOPTR", ":", "case", "G_PTRTOINT", ":", "case", "G_AND", ":", "case", "G_OR", ":", "case", "G_XOR", ":", "case", "G_SHL", ":", "case", "G_ASHR", ":", "case", "G_LSHR", ":", "case", "G_SDIV", ":", "case", "G_UDIV", ":", "case", "G_SREM", ":", "case", "G_UREM", ":", "case", "G_BRINDIRECT", ":", "case", "G_VASTART", ":", "OperandsMapping", "=", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ";", "break", ";", "case", "G_ADD", ":", "OperandsMapping", "=", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ";", "if", "(", "Op0Size", "==", "<NUM_LIT>", ")", "OperandsMapping", "=", "getMSAMapping", "(", "MF", ")", ";", "break", ";", "case", "G_STORE", ":", "case", "G_LOAD", ":", "if", "(", "Op0Size", "==", "<NUM_LIT>", ")", "{", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "getMSAMapping", "(", "MF", ")", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", "}", ")", ";", "break", ";", "}", "if", "(", "!", "Op0Ty", ".", "isPointer", "(", ")", ")", "InstTy", "=", "TI", ".", "determineInstType", "(", "&", "MI", ")", ";", "if", "(", "InstTy", "==", "InstType", "::", "FloatingPoint", "||", "(", "Op0Size", "==", "<NUM_LIT>", "&&", "InstTy", "==", "InstType", "::", "Ambiguous", ")", ")", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "getFprbMapping", "(", "Op0Size", ")", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", "}", ")", ";", "else", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "getGprbOrCustomMapping", "(", "Op0Size", ",", "MappingID", ")", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", "}", ")", ";", "break", ";", "case", "G_PHI", ":", "if", "(", "!", "Op0Ty", ".", "isPointer", "(", ")", ")", "InstTy", "=", "TI", ".", "determineInstType", "(", "&", "MI", ")", ";", "if", "(", "InstTy", "==", "InstType", "::", "Integer", "&&", "Op0Size", "==", "<NUM_LIT>", ")", "{", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "DPRIdx", "]", "}", ")", ";", "return", "getInstructionMapping", "(", "CustomMappingID", ",", "<NUM_LIT>", ",", "OperandsMapping", ",", "<NUM_LIT>", ")", ";", "}", "return", "getInstrMappingImpl", "(", "MI", ")", ";", "case", "G_SELECT", ":", "{", "if", "(", "!", "Op0Ty", ".", "isPointer", "(", ")", ")", "InstTy", "=", "TI", ".", "determineInstType", "(", "&", "MI", ")", ";", "if", "(", "InstTy", "==", "InstType", "::", "FloatingPoint", "||", "(", "Op0Size", "==", "<NUM_LIT>", "&&", "InstTy", "==", "InstType", "::", "Ambiguous", ")", ")", "{", "const", "RegisterBankInfo", "::", "ValueMapping", "*", "Bank", "=", "getFprbMapping", "(", "Op0Size", ")", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "Bank", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "Bank", ",", "Bank", "}", ")", ";", "break", ";", "}", "else", "{", "const", "RegisterBankInfo", "::", "ValueMapping", "*", "Bank", "=", "getGprbOrCustomMapping", "(", "Op0Size", ",", "MappingID", ")", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "Bank", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "Bank", ",", "Bank", "}", ")", ";", "}", "break", ";", "}", "case", "G_IMPLICIT_DEF", ":", "if", "(", "!", "Op0Ty", ".", "isPointer", "(", ")", ")", "InstTy", "=", "TI", ".", "determineInstType", "(", "&", "MI", ")", ";", "if", "(", "InstTy", "==", "InstType", "::", "FloatingPoint", ")", "OperandsMapping", "=", "getFprbMapping", "(", "Op0Size", ")", ";", "else", "OperandsMapping", "=", "getGprbOrCustomMapping", "(", "Op0Size", ",", "MappingID", ")", ";", "break", ";", "case", "G_UNMERGE_VALUES", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "DPRIdx", "]", "}", ")", ";", "MappingID", "=", "CustomMappingID", ";", "break", ";", "case", "G_MERGE_VALUES", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "DPRIdx", "]", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", "}", ")", ";", "MappingID", "=", "CustomMappingID", ";", "break", ";", "case", "G_FADD", ":", "case", "G_FSUB", ":", "case", "G_FMUL", ":", "case", "G_FDIV", ":", "case", "G_FABS", ":", "case", "G_FSQRT", ":", "OperandsMapping", "=", "getFprbMapping", "(", "Op0Size", ")", ";", "break", ";", "case", "G_FCONSTANT", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "getFprbMapping", "(", "Op0Size", ")", ",", "nullptr", "}", ")", ";", "break", ";", "case", "G_FCMP", ":", "{", "unsigned", "Op2Size", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "nullptr", ",", "getFprbMapping", "(", "Op2Size", ")", ",", "getFprbMapping", "(", "Op2Size", ")", "}", ")", ";", "break", ";", "}", "case", "G_FPEXT", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "DPRIdx", "]", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "SPRIdx", "]", "}", ")", ";", "break", ";", "case", "G_FPTRUNC", ":", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "SPRIdx", "]", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "DPRIdx", "]", "}", ")", ";", "break", ";", "case", "G_FPTOSI", ":", "{", "assert", "(", "(", "Op0Size", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Unsupported integer size", "<STR_LIT>", ")", ";", "unsigned", "SizeFP", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", ",", "getFprbMapping", "(", "SizeFP", ")", "}", ")", ";", "break", ";", "}", "case", "G_SITOFP", ":", "assert", "(", "(", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "&&", "<STR_LIT>", "Unsupported integer size", "<STR_LIT>", ")", ";", "OperandsMapping", "=", "getOperandsMapping", "(", "{", "getFprbMapping", "(", "Op0Size", ")", ",", "&", "Mips", "::", "ValueMappings", "[", "Mips", "::", "GPRIdx", "]", "}", ")", ";", "break", ";", "case", "G_CONSTANT", ":", "case", "G_FRAME_INDEX", ":", "case" ]

GCC

i386

CPP

program_repair

CPU

6,006

[ "<FIXS>", "case", "E_V2SImode", ":", "case", "E_V2SFmode", ":", "<FIXE>", "<FIXS>", "case", "E_V2DFmode", ":", "case", "E_V2DImode", ":", "case", "E_V2TImode", ":", "case", "E_V4TImode", ":", "<FIXE>", "<FIXS>", "case", "E_V4SFmode", ":", "<FIXE>" ]

[ "switch", "(", "mode", ")", "{", "<BUGS>", "case", "V2SImode", ":", "case", "V2SFmode", ":", "<BUGE>", "if", "(", "!", "mmx_ok", ")", "break", ";", "<BUGS>", "case", "V2DFmode", ":", "case", "V2DImode", ":", "case", "V2TImode", ":", "case", "V4TImode", ":", "<BUGE>", "use_vec_extr", "=", "true", ";", "break", ";", "<BUGS>", "case", "V4SFmode", ":", "<BUGE>", "use_vec_extr", "=", "TARGET_SSE4_1", ";", "if", "(", "use_vec_extr", ")", "break", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

6,007

[ "bits", "<", "<NUM_LIT>", ">", "Rs32", ";" ]

[ "class", "Enc_fa3ba4", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

i386

MD

next_suggestion

CPU

6,008

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "MMXMODE248", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "any_lshift", ":", "MMXMODE248", "(", "match_operand", ":", "MMXMODE248", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

ARM

CPP

next_suggestion

CPU

6,009

[ "return", "true", ";" ]

[ "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "TargetGlobalAddress", "&&", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "TargetExternalSymbol", "&&", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "TargetConstantPool", "&&", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "TargetGlobalTLSAddress", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "Base", "=", "N", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", "::", "i32", ")", ";", "return", "true", ";", "}", "int", "RHSC", ";", "if", "(", "isScaledConstantInRange", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Scale", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "RHSC", ")", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "SDLoc", "(", "N", ")", ",", "MVT", "::", "i32", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

6,010

[ "*", "_", "_", "P", ",", "_", "_", "mmask8", "_", "_", "M", ",", "_", "_", "m256i", "_", "_", "A", ")", "{" ]

[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_cvtusepi32_storeu_epi8", "(", "void" ]

LLVM

ARM

CPP

stmt_completion

CPU

6,011

[ "->", "isReturn", "(", ")", ")", ";" ]

[ "return", "!", "(", "MI", "->", "mayLoad", "(", ")", "||", "MI", "->", "mayStore", "(", ")", "||", "MI", "->", "hasUnmodeledSideEffects", "(", ")", "||", "MI", "->", "isCall", "(", ")", "||", "MI" ]

LLVM

ARM64

TD

stmt_completion

CPU

6,012

[ "imm", ")", ")", ")", ",", "(", "SLId", "FPR64", ":", "$", "Rd", ",", "FPR64", ":", "$", "Rn", ",", "vecshiftL64", ":", "$", "imm", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v1i64", "(", "int_arm64_neon_vsli", "(", "v1i64", "FPR64", ":", "$", "Rd", ")", ",", "(", "v1i64", "FPR64", ":", "$", "Rn", ")", ",", "(", "i32", "vecshiftL64", ":", "$" ]

LLVM

Sparc

CPP

stmt_completion

CPU

6,013

[ "<NUM_LIT>", ";" ]

[ "DebugLoc", "dl", ";", "assert", "(", "Cond", ".", "empty", "(", ")", "&&", "!", "FBB", "&&", "TBB", "&&", "<STR_LIT>", "Can only handle uncond branches!", "<STR_LIT>", ")", ";", "BuildMI", "(", "&", "MBB", ",", "dl", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "return" ]

GCC

aarch64

MD

next_suggestion

CPU

6,014

[ "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]" ]

[ "(", "ASHIFT", ":", "SVE_FULL_I", "(", "match_operand", ":", "SVE_FULL_I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SVE_FULL_I", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "SVE_FULL_I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_SEL", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "{", "emit_insn", "(", "gen_vcond_mask_", "<", "mode", ">", "<", "vpred", ">", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]

LLVM

AArch64

CPP

stmt_completion

CPU

6,015

[ "Cmp", ";" ]

[ "bool", "ShouldInvert", ";", "changeVectorFPCCToAArch64CC", "(", "CC", ",", "CC1", ",", "CC2", ",", "ShouldInvert", ")", ";", "bool", "NoNaNs", "=", "getTargetMachine", "(", ")", ".", "Options", ".", "NoNaNsFPMath", ";", "SDValue", "Cmp", "=", "EmitVectorComparison", "(", "LHS", ",", "RHS", ",", "CC1", ",", "NoNaNs", ",", "CmpVT", ",", "dl", ",", "DAG", ")", ";", "if", "(", "!", "Cmp", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "CC2", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "SDValue", "Cmp2", "=", "EmitVectorComparison", "(", "LHS", ",", "RHS", ",", "CC2", ",", "NoNaNs", ",", "CmpVT", ",", "dl", ",", "DAG", ")", ";", "if", "(", "!", "Cmp2", ".", "getNode", "(", ")", ")", "return", "SDValue", "(", ")", ";", "Cmp", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "dl", ",", "CmpVT", ",", "Cmp", ",", "Cmp2", ")", ";", "}", "Cmp", "=", "DAG", ".", "getSExtOrTrunc", "(", "Cmp", ",", "dl", ",", "Op", ".", "getValueType", "(", ")", ")", ";", "if", "(", "ShouldInvert", ")", "return", "Cmp", "=", "DAG", ".", "getNOT", "(", "dl", ",", "Cmp", ",", "Cmp", ".", "getValueType", "(", ")", ")", ";", "return" ]

GCC

i386

CPP

next_suggestion

CPU

6,016

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_extracti32x4_epi32", "(", "_", "_", "m128i", "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m256i", "_", "_", "A", ",", "const", "int", "_", "_", "imm", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_extracti32x4_256_mask", "(", "(", "_", "_", "v8si", ")", "_", "_", "A", ",", "_", "_", "imm", ",", "(", "_", "_", "v4si", ")", "_", "_", "W", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

6,017

[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "Len", ";", "++", "i", ")", "ShuffleMask", "[", "Idx", "+", "i", "]", "=", "NumElts", "+", "i", ";" ]

[ "assert", "(", "(", "Idx", "+", "Len", ")", "<=", "NumElts", "&&", "<STR_LIT>", "Insertion out of range", "<STR_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumElts", ";", "++", "i", ")", "ShuffleMask", ".", "push_back", "(", "i", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

6,018

[ "Mask", ";" ]

[ "switch", "(", "N", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "Mask", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Mask", ".", "resize", "(", "<NUM_LIT>", ")", ";", "return", "Mask", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Mask", ".", "erase", "(", "Mask", ".", "begin", "(", ")", ",", "Mask", ".", "begin", "(", ")", "+", "<NUM_LIT>", ")", ";", "for", "(", "int", "&", "M", ":", "Mask", ")", "M", "-=", "<NUM_LIT>", ";", "return" ]

LLVM

MBlaze

TD

stmt_completion

MPU

6,019

[ ",", "addc", ",", "IIC_ALU", ">", ";" ]

[ "def", "ADD", ":", "Arith", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>" ]

GCC

rs6000

MD

next_suggestion

CPU

6,020

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "V2SI", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "(", "unspec", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

6,021

[ "}" ]

[ "def", "F2_conv_ud2df", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_b9c5fb", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";" ]

GCC

rs6000

MD

next_suggestion

CPU

6,022

[ "emit_insn", "(", "gen_", "<", "VEC_reduc_rtx", ">", "v2df3", "(", "operands", "[", "<NUM_LIT>", "]", ",", "tmp", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]

[ "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "rtx", "tmp", "=", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", "SCRATCH", ")", "?", "gen_reg_rtx", "(", "V2DFmode", ")", ":", "operands", "[", "<NUM_LIT>", "]", "emit_insn", "(", "gen_vsx_xxsldwi_v2df", "(", "tmp", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "const2_rtx", ")", ")" ]

LLVM

Lanai

CPP

stmt_completion

CPU

6,023

[ "OffsetB", "=", "<NUM_LIT>", ";" ]

[ "assert", "(", "MIa", ".", "mayLoadOrStore", "(", ")", "&&", "<STR_LIT>", "MIa must be a load or store.", "<STR_LIT>", ")", ";", "assert", "(", "MIb", ".", "mayLoadOrStore", "(", ")", "&&", "<STR_LIT>", "MIb must be a load or store.", "<STR_LIT>", ")", ";", "if", "(", "MIa", ".", "hasUnmodeledSideEffects", "(", ")", "||", "MIb", ".", "hasUnmodeledSideEffects", "(", ")", "||", "MIa", ".", "hasOrderedMemoryRef", "(", ")", "||", "MIb", ".", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "const", "MachineOperand", "*", "BaseOpA", "=", "nullptr", ",", "*", "BaseOpB", "=", "nullptr", ";", "int64_t", "OffsetA", "=", "<NUM_LIT>", "," ]

LLVM

ARM

CPP

stmt_completion

CPU

6,024

[ ":" ]

[ "case", "ARM", "::", "MVE_VCMPf16", ":", "case", "ARM", "::", "MVE_VCMPf32r", ":", "case", "ARM", "::", "MVE_VCMPf16r", ":", "case", "ARM", "::", "MVE_VCMPi8r", ":", "case", "ARM", "::", "MVE_VCMPi16r", ":", "case", "ARM", "::", "MVE_VCMPi32r", ":", "case", "ARM", "::", "MVE_VCMPu8r", ":", "case", "ARM", "::", "MVE_VCMPu16r", ":", "case", "ARM", "::", "MVE_VCMPu32r", ":", "case", "ARM", "::", "MVE_VCMPs8r", ":", "case", "ARM", "::", "MVE_VCMPs16r" ]

LLVM

ARM

CPP

next_suggestion

CPU

6,025

[ "const", "MCOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpIdx", ")", ";" ]

[ "uint32_t", "ARMMCCodeEmitter", "::", "getARMBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{" ]

GCC

rs6000

CPP

stmt_completion

CPU

6,026

[ ",", "vec_double2", "b", ",", "vec_double2", "c", ")", "{" ]

[ "static", "_", "_", "inline", "vec_double2", "spu_nmadd", "(", "vec_double2", "a" ]

GCC

i386

CPP

stmt_completion

CPU

6,027

[ "_", "_", "C", ",", "(", "_", "_", "v8si", ")", "_", "_", "D", ",", "(", "_", "_", "mmask8", ")", "_", "_", "A", ")", ";" ]

[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_vpshldv_v8si_maskz", "(", "(", "_", "_", "v8si", ")", "_", "_", "B", ",", "(", "_", "_", "v8si", ")" ]

GCC

i386

MD

program_repair

CPU

6,028

[ "<FIXS>", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", "<FIXE>" ]

[ "if", "(", "TARGET_DEST_FALSE_DEP_FOR_GLC", "&", "&", "mask3_dest_false_dep_for_glc_cond", ">", "&", "&", "MEM_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "<BUGS>", "output_asm_insn", "(", "<STR_LIT>", ",", "operands", ")", "<BUGE>", "return", "<STR_LIT>", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM

CPP

next_suggestion

CPU

6,029

[ "}" ]

[ "case", "Triple", "::", "Darwin", ":", "return", "new", "ARMMCAsmInfoDarwin", "(", ")", ";", "default", ":", "return", "new", "ARMELFMCAsmInfo", "(", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

6,030

[ "v8hi", ")", "_", "_", "B", ",", "_", "_", "U", ")", ";" ]

[ "return", "(", "_", "_", "mmask8", ")", "_", "_", "builtin_ia32_ptestmw128", "(", "(", "_", "_", "v8hi", ")", "_", "_", "A", ",", "(", "_", "_" ]

LLVM

MSP430

CPP

next_suggestion

MPU

6,031

[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown target flag on GV operand", "<STR_LIT>", ")", ";" ]

[ "MCSymbol", "*", "MSP430MCInstLower", "::", "GetBlockAddressSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

6,032

[ "{", "MemRef", "}", ")", ";" ]

[ "NumVDataDwords", "=", "(", "VData", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "DMaskIdx", "=", "<NUM_LIT>", ";", "}", "else", "{", "MVT", "LoadVT", "=", "Op", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "LoadVT", ".", "getScalarType", "(", ")", "==", "MVT", "::", "f16", ")", "{", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", "<", "AMDGPUSubtarget", "::", "VOLCANIC_ISLANDS", "||", "!", "BaseOpcode", "->", "HasD16", ")", "return", "Op", ";", "IsD16", "=", "true", ";", "if", "(", "LoadVT", ".", "isVector", "(", ")", "&&", "Subtarget", "->", "hasUnpackedD16VMem", "(", ")", ")", "ResultTypes", "[", "<NUM_LIT>", "]", "=", "(", "LoadVT", "==", "MVT", "::", "v2f16", ")", "?", "MVT", "::", "v2i32", ":", "MVT", "::", "v4i32", ";", "}", "NumVDataDwords", "=", "(", "ResultTypes", "[", "<NUM_LIT>", "]", ".", "getSizeInBits", "(", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "DMaskIdx", "=", "isa", "<", "MemSDNode", ">", "(", "Op", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "}", "auto", "DMaskConst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "DMaskIdx", ")", ")", ";", "if", "(", "!", "DMaskConst", ")", "return", "Op", ";", "AddrIdx", "=", "DMaskIdx", "+", "<NUM_LIT>", ";", "DMask", "=", "DMaskConst", "->", "getZExtValue", "(", ")", ";", "if", "(", "!", "DMask", "&&", "!", "BaseOpcode", "->", "Store", ")", "{", "SDValue", "Undef", "=", "DAG", ".", "getUNDEF", "(", "Op", ".", "getValueType", "(", ")", ")", ";", "if", "(", "isa", "<", "MemSDNode", ">", "(", "Op", ")", ")", "return", "DAG", ".", "getMergeValues", "(", "{", "Undef", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", "}", ",", "DL", ")", ";", "return", "Undef", ";", "}", "}", "unsigned", "NumVAddrs", "=", "BaseOpcode", "->", "NumExtraArgs", "+", "(", "BaseOpcode", "->", "Gradients", "?", "DimInfo", "->", "NumGradients", ":", "<NUM_LIT>", ")", "+", "(", "BaseOpcode", "->", "Coordinates", "?", "DimInfo", "->", "NumCoords", ":", "<NUM_LIT>", ")", "+", "(", "BaseOpcode", "->", "LodOrClampOrMip", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "VAddrs", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumVAddrs", ";", "++", "i", ")", "VAddrs", ".", "push_back", "(", "Op", ".", "getOperand", "(", "AddrIdx", "+", "i", ")", ")", ";", "if", "(", "LZMappingInfo", ")", "{", "if", "(", "auto", "ConstantLod", "=", "dyn_cast", "<", "ConstantFPSDNode", ">", "(", "VAddrs", "[", "NumVAddrs", "-", "<NUM_LIT>", "]", ".", "getNode", "(", ")", ")", ")", "{", "if", "(", "ConstantLod", "->", "isZero", "(", ")", "||", "ConstantLod", "->", "isNegative", "(", ")", ")", "{", "IntrOpcode", "=", "LZMappingInfo", "->", "LZ", ";", "VAddrs", ".", "pop_back", "(", ")", ";", "}", "}", "}", "SDValue", "VAddr", "=", "getBuildDwordsVector", "(", "DAG", ",", "DL", ",", "VAddrs", ")", ";", "SDValue", "True", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i1", ")", ";", "SDValue", "False", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i1", ")", ";", "unsigned", "CtrlIdx", ";", "SDValue", "Unorm", ";", "if", "(", "!", "BaseOpcode", "->", "Sampler", ")", "{", "Unorm", "=", "True", ";", "CtrlIdx", "=", "AddrIdx", "+", "NumVAddrs", "+", "<NUM_LIT>", ";", "}", "else", "{", "auto", "UnormConst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "AddrIdx", "+", "NumVAddrs", "+", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "UnormConst", ")", "return", "Op", ";", "Unorm", "=", "UnormConst", "->", "getZExtValue", "(", ")", "?", "True", ":", "False", ";", "CtrlIdx", "=", "AddrIdx", "+", "NumVAddrs", "+", "<NUM_LIT>", ";", "}", "SDValue", "TexFail", "=", "Op", ".", "getOperand", "(", "CtrlIdx", ")", ";", "auto", "TexFailConst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "TexFail", ".", "getNode", "(", ")", ")", ";", "if", "(", "!", "TexFailConst", "||", "TexFailConst", "->", "getZExtValue", "(", ")", "!=", "<NUM_LIT>", ")", "return", "Op", ";", "SDValue", "GLC", ";", "SDValue", "SLC", ";", "if", "(", "BaseOpcode", "->", "Atomic", ")", "{", "GLC", "=", "True", ";", "if", "(", "!", "parseCachePolicy", "(", "Op", ".", "getOperand", "(", "CtrlIdx", "+", "<NUM_LIT>", ")", ",", "DAG", ",", "nullptr", ",", "&", "SLC", ")", ")", "return", "Op", ";", "}", "else", "{", "if", "(", "!", "parseCachePolicy", "(", "Op", ".", "getOperand", "(", "CtrlIdx", "+", "<NUM_LIT>", ")", ",", "DAG", ",", "&", "GLC", ",", "&", "SLC", ")", ")", "return", "Op", ";", "}", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "if", "(", "BaseOpcode", "->", "Store", "||", "BaseOpcode", "->", "Atomic", ")", "Ops", ".", "push_back", "(", "VData", ")", ";", "Ops", ".", "push_back", "(", "VAddr", ")", ";", "Ops", ".", "push_back", "(", "Op", ".", "getOperand", "(", "AddrIdx", "+", "NumVAddrs", ")", ")", ";", "if", "(", "BaseOpcode", "->", "Sampler", ")", "Ops", ".", "push_back", "(", "Op", ".", "getOperand", "(", "AddrIdx", "+", "NumVAddrs", "+", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "DAG", ".", "getTargetConstant", "(", "DMask", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";", "Ops", ".", "push_back", "(", "Unorm", ")", ";", "Ops", ".", "push_back", "(", "GLC", ")", ";", "Ops", ".", "push_back", "(", "SLC", ")", ";", "Ops", ".", "push_back", "(", "False", ")", ";", "Ops", ".", "push_back", "(", "False", ")", ";", "Ops", ".", "push_back", "(", "False", ")", ";", "Ops", ".", "push_back", "(", "DimInfo", "->", "DA", "?", "True", ":", "False", ")", ";", "if", "(", "BaseOpcode", "->", "HasD16", ")", "Ops", ".", "push_back", "(", "IsD16", "?", "True", ":", "False", ")", ";", "if", "(", "isa", "<", "MemSDNode", ">", "(", "Op", ")", ")", "Ops", ".", "push_back", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "int", "NumVAddrDwords", "=", "VAddr", ".", "getValueType", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ";", "int", "Opcode", "=", "-", "<NUM_LIT>", ";", "if", "(", "Subtarget", "->", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "VOLCANIC_ISLANDS", ")", "Opcode", "=", "AMDGPU", "::", "getMIMGOpcode", "(", "IntrOpcode", ",", "AMDGPU", "::", "MIMGEncGfx8", ",", "NumVDataDwords", ",", "NumVAddrDwords", ")", ";", "if", "(", "Opcode", "==", "-", "<NUM_LIT>", ")", "Opcode", "=", "AMDGPU", "::", "getMIMGOpcode", "(", "IntrOpcode", ",", "AMDGPU", "::", "MIMGEncGfx6", ",", "NumVDataDwords", ",", "NumVAddrDwords", ")", ";", "assert", "(", "Opcode", "!=", "-", "<NUM_LIT>", ")", ";", "MachineSDNode", "*", "NewNode", "=", "DAG", ".", "getMachineNode", "(", "Opcode", ",", "DL", ",", "ResultTypes", ",", "Ops", ")", ";", "if", "(", "auto", "MemOp", "=", "dyn_cast", "<", "MemSDNode", ">", "(", "Op", ")", ")", "{", "MachineMemOperand", "*", "MemRef", "=", "MemOp", "->", "getMemOperand", "(", ")", ";", "DAG", ".", "setNodeMemRefs", "(", "NewNode", "," ]

LLVM

ARM

CPP

next_suggestion

CPU

6,033

[ "while", "(", "Depth", "--", ")", "FrameAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "FrameAddr", ",", "NULL", ",", "<NUM_LIT>", ")", ";" ]

[ "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "unsigned", "FrameReg", "=", "(", "Subtarget", "->", "isThumb", "(", ")", "||", "Subtarget", "->", "isTargetDarwin", "(", ")", ")", "?", "ARM", "::", "R7", ":", "ARM", "::", "R11", ";", "SDValue", "FrameAddr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ",", "FrameReg", ",", "VT", ")", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

6,034

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=" ]

LLVM

X86

CPP

next_suggestion

CPU

6,035

[ "if", "(", "VT", ".", "is512BitVector", "(", ")", ")", "return", "SDValue", "(", ")", ";" ]

[ "if", "(", "isFMAddSubOrFMSubAdd", "(", "Subtarget", ",", "DAG", ",", "Opnd0", ",", "Opnd1", ",", "Opnd2", ",", "NumExtracts", ")", ")", "{", "unsigned", "Opc", "=", "IsSubAdd", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "DAG", ".", "getNode", "(", "Opc", ",", "DL", ",", "VT", ",", "Opnd0", ",", "Opnd1", ",", "Opnd2", ")", ";", "}", "if", "(", "IsSubAdd", ")", "return", "SDValue", "(", ")", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

6,036

[ "assert", "(", "Info", ".", "hasWorkItemIDX", "(", ")", "&&", "Info", ".", "hasWorkItemIDY", "(", ")", ")", ";" ]

[ "if", "(", "Subtarget", "->", "hasPackedTID", "(", ")", ")", "{", "Info", ".", "setWorkItemIDY", "(", "ArgDescriptor", "::", "createRegister", "(", "AMDGPU", "::", "VGPR0", ",", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", ")", ";", "}", "else", "{", "unsigned", "Reg", "=", "AMDGPU", "::", "VGPR1", ";", "MRI", ".", "setType", "(", "MF", ".", "addLiveIn", "(", "Reg", ",", "&", "AMDGPU", "::", "VGPR_32RegClass", ")", ",", "S32", ")", ";", "CCInfo", ".", "AllocateReg", "(", "Reg", ")", ";", "Info", ".", "setWorkItemIDY", "(", "ArgDescriptor", "::", "createRegister", "(", "Reg", ")", ")", ";", "}", "}", "if", "(", "Info", ".", "hasWorkItemIDZ", "(", ")", ")", "{" ]

GCC

v850

MD

stmt_completion

MPU

6,037

[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI" ]

LLVM

PowerPC

TD

stmt_completion

CPU

6,038

[ ",", "(", "SELECT_VSRC", "(", "CRANDC", "$", "lhs", ",", "$", "rhs", ")", ",", "$", "tval", ",", "$", "fval", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v2f64", "(", "selectcc", "i1", ":", "$", "lhs", ",", "i1", ":", "$", "rhs", ",", "v2f64", ":", "$", "tval", ",", "v2f64", ":", "$", "fval", ",", "SETUGT", ")", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

6,039

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "accessSize", "=", "WordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "DecoderNamespace", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

GCC

ia64

MD

stmt_completion

CPU

6,040

[ "<STR_LIT>", ")" ]

[ "(", "define_reservation", "<STR_LIT>" ]

LLVM

Hexagon

TD

stmt_completion

DSP

6,041

[ ",", "<STR_LIT>", ">", ";" ]

[ "def", "M2_vabsdiffh", ":", "T_XTYPE_Vect_diff", "<", "<NUM_LIT>" ]

GCC

sparc

CPP

code_generation

CPU

6,042

[ "static", "bool", "sparc_can_output_mi_thunk", "(", "tree", "thunk_fndecl", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "vcall_offset", ",", "tree", "function", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "vcall_offset", ">=", "-", "<NUM_LIT>", "||", "!", "fixed_regs", "[", "<NUM_LIT>", "]", ")", ";", "}" ]

[ "Return", "true", "if", "sparc_output_mi_thunk", "would", "be", "able", "to", "output", "the", "assembler", "code", "for", "the", "thunk", "function", "specified", "by", "the", "arguments", "it", "is", "passed", ",", "and", "false", "otherwise", "." ]

LLVM

AArch64

TD

program_repair

CPU

6,043

[ "<FIXS>", "def", "HasSME_LUTv2", ":", "Predicate", "<STR_LIT>", ">", ",", "<FIXE>", "<FIXS>", "def", "HasSMEF8F16", ":", "Predicate", "<STR_LIT>", ">", ",", "<FIXE>", "<FIXS>", "def", "HasSMEF8F32", ":", "Predicate", "<STR_LIT>", ">", ",", "<FIXE>", "<FIXS>", ":", "Predicate", "<STR_LIT>", ">", ",", "<FIXE>", "<FIXS>", ":", "Predicate", "<STR_LIT>", ">", ",", "<FIXE>", "<FIXS>", ":", "Predicate", "<STR_LIT>", ">", ",", "<FIXE>", "<FIXS>", ":", "Predicate", "<STR_LIT>", ">", ",", "<FIXE>", "<FIXS>", ":", "Predicate", "<STR_LIT>", ">", ",", "<FIXE>", "<FIXS>", ":", "Predicate", "<STR_LIT>", ">", ",", "<FIXE>", "<FIXS>", ":", "Predicate", "<STR_LIT>", ">", ",", "<FIXE>" ]

[ "<STR_LIT>", ">", ";", "def", "HasLUT", ":", "Predicate", "<STR_LIT>", ">", ",", "AssemblerPredicateWithAll", "(", "all_of", "FeatureLUT", ")", ",", "<STR_LIT>", ">", ";", "<BUGS>", "def", "HasSME_LUTv2", ":", "Predicate", "<STR_LIT>", ">", ",", "<BUGE>", "AssemblerPredicateWithAll", "(", "all_of", "FeatureSME_LUTv2", ")", ",", "<STR_LIT>", ">", ";", "<BUGS>", "def", "HasSMEF8F16", ":", "Predicate", "<STR_LIT>", ">", ",", "<BUGE>", "AssemblerPredicateWithAll", "(", "all_of", "FeatureSMEF8F16", ")", ",", "<STR_LIT>", ">", ";", "<BUGS>", "def", "HasSMEF8F32", ":", "Predicate", "<STR_LIT>", ">", ",", "<BUGE>", "AssemblerPredicateWithAll", "(", "all_of", "FeatureSMEF8F32", ")", ",", "<STR_LIT>", ">", ";", "def", "HasSVEorSME", "<BUGS>", ":", "Predicate", "<STR_LIT>", ">", ",", "<BUGE>", "AssemblerPredicateWithAll", "(", "any_of", "FeatureSVE", ",", "FeatureSME", ")", ",", "<STR_LIT>", ">", ";", "def", "HasSVE2orSME", "<BUGS>", ":", "Predicate", "<STR_LIT>", ">", ",", "<BUGE>", "AssemblerPredicateWithAll", "(", "any_of", "FeatureSVE2", ",", "FeatureSME", ")", ",", "<STR_LIT>", ">", ";", "def", "HasSVE2orSME2", "<BUGS>", ":", "Predicate", "<STR_LIT>", ">", ",", "<BUGE>", "AssemblerPredicateWithAll", "(", "any_of", "FeatureSVE2", ",", "FeatureSME2", ")", ",", "<STR_LIT>", ">", ";", "def", "HasSVE2p1_or_HasSME", "<BUGS>", ":", "Predicate", "<STR_LIT>", ">", ",", "<BUGE>", "AssemblerPredicateWithAll", "(", "any_of", "FeatureSME", ",", "FeatureSVE2p1", ")", ",", "<STR_LIT>", ">", ";", "def", "HasSVE2p1_or_HasSME2", "<BUGS>", ":", "Predicate", "<STR_LIT>", ">", ",", "<BUGE>", "AssemblerPredicateWithAll", "(", "any_of", "FeatureSME2", ",", "FeatureSVE2p1", ")", ",", "<STR_LIT>", ">", ";", "def", "HasSVE2p1_or_HasSME2p1", "<BUGS>", ":", "Predicate", "<STR_LIT>", ">", ",", "<BUGE>", "AssemblerPredicateWithAll", "(", "any_of", "FeatureSME2p1", ",", "FeatureSVE2p1", ")", ",", "<STR_LIT>", ">", ";", "def", "HasSMEF16F16orSMEF8F16", "<BUGS>", ":", "Predicate", "<STR_LIT>", ">", ",", "<BUGE>", "AssemblerPredicateWithAll", "(", "any_of", "FeatureSMEF16F16", ",", "FeatureSMEF8F16", ")", ",", "<STR_LIT>", ">", ";" ]

LLVM

AArch64

TD

program_repair

CPU

6,044

[ "<FIXS>", "multiclass", "NeonI_get_high", "{", "<FIXE>" ]

[ "defm", "USUBW2vvv", ":", "NeonI_3VDW2_u", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "sub", ">", ";", "<BUGS>", "multiclass", "NeonI_get_high", "{", "<BUGE>", "def", "_8h", ":", "PatFrag", "(", "ops", "node", ":", "$", "Rn", ")", ",", "(", "v8i8", "(", "trunc", "(", "v8i16", "(", "srl", "(", "v8i16", "node", ":", "$", "Rn", ")", ",", "(", "v8i16", "(", "Neon_vdup", "(", "i32", "<NUM_LIT>", ")", ")", ")", ")", ")", ")", ")", ">", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

6,045

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "}", ";" ]

LLVM

ARM64

TD

stmt_completion

CPU

6,046

[ "$", "Rm", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "regtype", ":", "$", "Rd", ",", "(", "OpNode", "regtype", ":", "$", "Rn", ",", "regtype", ":", "$", "Rm", ")", ")", "]", ">", "{" ]

[ "class", "BaseTwoOperand", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "regtype", ",", "string", "asm", ",", "SDPatternOperator", "OpNode", ">", ":", "I", "<", "(", "outs", "regtype", ":", "$", "Rd", ")", ",", "(", "ins", "regtype", ":", "$", "Rn", ",", "regtype", ":" ]

LLVM

ARM64

TD

next_suggestion

CPU

6,047

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

NMX

CPP

stmt_completion

VLIW

6,048

[ "override", "{" ]

[ "MCFragment", "*", "findAssociatedFragment", "(", ")", "const" ]

LLVM

AArch64

CPP

next_suggestion

CPU

6,049

[ "bool", "DstIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "DstIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "MIBS", ".", "push_back", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "I", "->", "Opcode", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", "&&", "LastItem", ")", "|", "RenamableState", ")", ".", "addReg", "(", "DstReg", ")", ".", "addReg", "(", "DstReg", ")", ".", "addImm", "(", "I", "->", "Op2", ")", ")", ";", "}", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "I", "->", "Op1", "==", "<NUM_LIT>", ")", "{", "MIBS", ".", "push_back", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "I", "->", "Opcode", ")", ")", ".", "add", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addReg", "(", "BitSize", "==", "<NUM_LIT>", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "I", "->", "Op2", ")", ")", ";", "}", "else", "{", "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "DstIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "MIBS", ".", "push_back", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "I", "->", "Opcode", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", "|", "getDeadRegState", "(", "DstIsDead", "&&", "LastItem", ")", "|", "RenamableState", ")", ".", "addReg", "(", "DstReg", ")", ".", "addImm", "(", "I", "->", "Op2", ")", ")", ";", "}", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

6,050

[ "{" ]

[ "unsigned", "Cycles", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "return", "Cycles", "[", "Op", "]", ";", "}", "case", "R600InstrInfo", "::", "ALU_VEC_021_SCL_122", ":", "{", "unsigned", "Cycles", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "return", "Cycles", "[", "Op", "]", ";", "}", "case", "R600InstrInfo", "::", "ALU_VEC_120_SCL_212", ":", "{", "unsigned", "Cycles", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "return", "Cycles", "[", "Op", "]", ";", "}", "case", "R600InstrInfo", "::", "ALU_VEC_102_SCL_221", ":" ]

GCC

s390

CPP

code_generation

MPU

6,051

[ "static", "rtx", "s390_legitimize_cs_operand", "(", "rtx", "mem", ")", "{", "rtx", "tmp", ";", "if", "(", "!", "contains_symbol_ref_p", "(", "mem", ")", ")", "return", "mem", ";", "tmp", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_move_insn", "(", "tmp", ",", "copy_rtx", "(", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", ")", ")", ";", "return", "change_address", "(", "mem", ",", "VOIDmode", ",", "tmp", ")", ";", "}" ]

[ "If", "MEM", "is", "not", "a", "legitimate", "compare-and-swap", "memory", "operand", ",", "return", "a", "new", "MEM", ",", "whose", "address", "is", "a", "pseudo", "containing", "the", "original", "MEM", "'s", "address", "." ]

GCC

rs6000

MD

program_repair

CPU

6,052

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "[", "(", "set", "(", "match_operand", ":", "IEEE128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float", ":", "IEEE128", "(", "match_operand", ":", "QHI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]" ]

LLVM

AArch64

CPP

stmt_completion

CPU

6,053

[ "false", ";" ]

[ "unsigned", "SecondLastOpc", "=", "SecondLastInst", "->", "getOpcode", "(", ")", ";", "if", "(", "AllowModify", "&&", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{", "while", "(", "isUncondBranchOpcode", "(", "SecondLastOpc", ")", ")", "{", "LastInst", "->", "eraseFromParent", "(", ")", ";", "LastInst", "=", "SecondLastInst", ";", "LastOpc", "=", "LastInst", "->", "getOpcode", "(", ")", ";", "if", "(", "I", "==", "MBB", ".", "begin", "(", ")", "||", "!", "isUnpredicatedTerminator", "(", "*", "--", "I", ")", ")", "{", "TBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "else", "{", "SecondLastInst", "=", "&", "*", "I", ";", "SecondLastOpc", "=", "SecondLastInst", "->", "getOpcode", "(", ")", ";", "}", "}", "}", "if", "(", "SecondLastInst", "&&", "I", "!=", "MBB", ".", "begin", "(", ")", "&&", "isUnpredicatedTerminator", "(", "*", "--", "I", ")", ")", "return", "true", ";", "if", "(", "isCondBranchOpcode", "(", "SecondLastOpc", ")", "&&", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{", "parseCondBranch", "(", "SecondLastInst", ",", "TBB", ",", "Cond", ")", ";", "FBB", "=", "LastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "return", "false", ";", "}", "if", "(", "isUncondBranchOpcode", "(", "SecondLastOpc", ")", "&&", "isUncondBranchOpcode", "(", "LastOpc", ")", ")", "{", "TBB", "=", "SecondLastInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "I", "=", "LastInst", ";", "if", "(", "AllowModify", ")", "I", "->", "eraseFromParent", "(", ")", ";", "return" ]

GCC

rs6000

MD

next_suggestion

CPU

6,054

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "umod", ":", "GPR", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

GCC

i386

MD

next_suggestion

CPU

6,055

[ "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

[ "(", "vec_concat", ":", "V8HI", "(", "unspec", ":", "V4HI", "[", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VCVTPS2PH", ")" ]

GCC

s390

MD

next_suggestion

MPU

6,056

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

c6x

MD

stmt_completion

VLIW

6,057

[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SI", "(", "lshiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "ashiftrt", ":", "SI", "(", "match_operand", ":", "SI" ]

LLVM

Hexagon

TD

stmt_completion

DSP

6,058

[ "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "WordAccess", ";", "let", "mayLoad" ]

LLVM

Hexagon

TD

stmt_completion

DSP

6,059

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=" ]

LLVM

R600

CPP

next_suggestion

GPU

6,060

[ "return", "SubReg", ";" ]

[ "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NewSuperReg", ")", ".", "addOperand", "(", "SuperReg", ")", ";", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "SubReg", ")", ".", "addReg", "(", "NewSuperReg", ",", "<NUM_LIT>", ",", "SubIdx", ")", ";" ]

LLVM

BPF

CPP

stmt_completion

Virtual ISA

6,061

[ ")", ",", "DL", ".", "getCol", "(", ")", ")", ";" ]

[ "processReloc", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "MI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "processReloc", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "if", "(", "!", "DL", "||", "PrevInstLoc", "==", "DL", ")", "{", "if", "(", "LineInfoGenerated", "==", "false", ")", "{", "auto", "*", "S", "=", "MI", "->", "getMF", "(", ")", "->", "getFunction", "(", ")", ".", "getSubprogram", "(", ")", ";", "MCSymbol", "*", "FuncLabel", "=", "Asm", "->", "getFunctionBegin", "(", ")", ";", "constructLineInfo", "(", "S", ",", "FuncLabel", ",", "S", "->", "getLine", "(", ")", ",", "<NUM_LIT>", ")", ";", "LineInfoGenerated", "=", "true", ";", "}", "return", ";", "}", "MCSymbol", "*", "LineSym", "=", "OS", ".", "getContext", "(", ")", ".", "createTempSymbol", "(", ")", ";", "OS", ".", "EmitLabel", "(", "LineSym", ")", ";", "auto", "SP", "=", "DL", ".", "get", "(", ")", "->", "getScope", "(", ")", "->", "getSubprogram", "(", ")", ";", "constructLineInfo", "(", "SP", ",", "LineSym", ",", "DL", ".", "getLine", "(" ]

LLVM

Mips

TD

next_suggestion

CPU

6,062

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "addr", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rt", ";" ]

GCC

ia64

CPP

program_repair

CPU

6,063

[ "<FIXS>", "rtx_insn", "*", "insn", "=", "emit_insn", "(", "x", ")", ";", "if", "(", "recog_memoized", "(", "insn", ")", "<NUM_LIT>", ")", "<FIXE>", "<FIXS>", "remove_insn", "(", "insn", ")", ";", "<FIXE>" ]

[ "x", "=", "gen_rtx_VEC_SELECT", "(", "GET_MODE", "(", "target", ")", ",", "op0", ",", "x", ")", ";", "x", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "target", ",", "x", ")", ";", "<BUGS>", "x", "=", "emit_insn", "(", "x", ")", ";", "if", "(", "recog_memoized", "(", "x", ")", "<NUM_LIT>", ")", "<BUGE>", "{", "<BUGS>", "remove_insn", "(", "x", ")", ";", "<BUGE>", "return", "false", ";", "}", "return", "true", ";" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

6,064

[ "}" ]

[ "void", "HexagonSubtarget", "::", "getSMSMutations", "(", "std", "::", "vector", "<", "std", "::", "unique_ptr", "<", "ScheduleDAGMutation", ">>", "&", "Mutations", ")", "const", "{", "Mutations", ".", "push_back", "(", "llvm", "::", "make_unique", "<", "HexagonSubtarget", "::", "HexagonDAGMutation", ">", "(", ")", ")", ";" ]

GCC

m68hc11

CPP

program_repair

MPU

6,065

[ "<FIXS>", "along", "with", "GCC", ";", "see", "the", "file", "COPYING3", ".", "If", "not", "see", "http", ":", "<FIXE>" ]

[ "GNU", "General", "Public", "License", "for", "more", "details", ".", "You", "should", "have", "received", "a", "copy", "of", "the", "GNU", "General", "Public", "License", "<BUGS>", "along", "with", "GCC", ";", "see", "the", "file", "COPYING", ".", "If", "not", ",", "write", "tothe", "Free", "Software", "Foundation", ",", "<NUM_LIT>", "Franklin", "Street", ",", "Fifth", "Floor", ",", "Boston", ",", "MA", "<NUM_LIT>", "-", "<NUM_LIT>", ",", "USA", ".", "<BUGE>", "Note", ":", "A", "first", "<NUM_LIT>", "HC11", "port", "was", "made", "by", "Otto", "Lind", "(", "otto", "@", "coactive", ".", "com", ")" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

6,066

[ "}" ]

[ "if", "(", "!", "NoOpt", ")", "addPass", "(", "createHexagonNewValueJump", "(", ")", ")", ";", "addPass", "(", "createHexagonBranchRelaxation", "(", ")", ")", ";", "if", "(", "!", "NoOpt", ")", "{", "if", "(", "!", "DisableHardwareLoops", ")", "addPass", "(", "createHexagonFixupHwLoops", "(", ")", ")", ";", "if", "(", "EnableGenMux", ")", "addPass", "(", "createHexagonGenMux", "(", ")", ")", ";", "}", "addPass", "(", "createHexagonGatherPacketize", "(", ")", ",", "false", ")", ";", "if", "(", "!", "NoOpt", ")", "addPass", "(", "createHexagonPacketizer", "(", ")", ",", "false", ")", ";", "if", "(", "EnableVectorPrint", ")", "addPass", "(", "createHexagonVectorPrint", "(", ")", ",", "false", ")", ";", "addPass", "(", "createHexagonCallFrameInformation", "(", ")", ",", "false", ")", ";" ]

GCC

arm

CPP

stmt_completion

CPU

6,067

[ "_", "_", "i", ";" ]

[ "union", "{", "uint8x16x4_t", "_", "_", "i", ";", "_", "_", "builtin_neon_xi", "_", "_", "o", ";", "}", "_", "_", "rv", ";", "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld1q_x4v16qi", "(", "(", "const", "_", "_", "builtin_neon_qi", "*", ")", "_", "_", "a", ")", ";", "return", "_", "_", "rv", "." ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

6,068

[ "<STR_LIT>", "+", "CntName", ")", ";" ]

[ "bool", "Failed", "=", "true", ";", "bool", "Sat", "=", "CntName", ".", "endswith", "(", "<STR_LIT>", "_sat", "<STR_LIT>", ")", ";", "if", "(", "CntName", "==", "<STR_LIT>", "vmcnt", "<STR_LIT>", "||", "CntName", "==", "<STR_LIT>", "vmcnt_sat", "<STR_LIT>", ")", "{", "Failed", "=", "encodeCnt", "(", "ISA", ",", "IntVal", ",", "CntVal", ",", "Sat", ",", "encodeVmcnt", ",", "decodeVmcnt", ")", ";", "}", "else", "if", "(", "CntName", "==", "<STR_LIT>", "expcnt", "<STR_LIT>", "||", "CntName", "==", "<STR_LIT>", "expcnt_sat", "<STR_LIT>", ")", "{", "Failed", "=", "encodeCnt", "(", "ISA", ",", "IntVal", ",", "CntVal", ",", "Sat", ",", "encodeExpcnt", ",", "decodeExpcnt", ")", ";", "}", "else", "if", "(", "CntName", "==", "<STR_LIT>", "lgkmcnt", "<STR_LIT>", "||", "CntName", "==", "<STR_LIT>", "lgkmcnt_sat", "<STR_LIT>", ")", "{", "Failed", "=", "encodeCnt", "(", "ISA", ",", "IntVal", ",", "CntVal", ",", "Sat", ",", "encodeLgkmcnt", ",", "decodeLgkmcnt", ")", ";", "}", "if", "(", "Failed", ")", "{", "Error", "(", "ValLoc", ",", "<STR_LIT>", "too large value for " ]

GCC

s390

MD

next_suggestion

MPU

6,069

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM

CPP

stmt_completion

CPU

6,070

[ ")", ",", "DAG", ".", "getConstant", "(", "Domain", ",", "MVT", "::", "i32", ")", ")", ";" ]

[ "ConstantSDNode", "*", "OrdN", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "AtomicOrdering", "Ord", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "OrdN", "->", "getZExtValue", "(", ")", ")", ";", "unsigned", "Domain", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "if", "(", "Subtarget", "->", "isSwift", "(", ")", "&&", "Ord", "==", "Release", ")", "{", "Domain", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>" ]

GCC

alpha

MD

stmt_completion

MPU

6,071

[ "]", ")" ]

[ "[", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_XCHG", ")", ")", "(", "clobber", "(", "match_scratch", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "alpha_split_lock_test_and_set", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>" ]

GCC

tilepro

MD

stmt_completion

VLIW

6,072

[ ")", ")", ")" ]

[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]

GCC

aarch64

CPP

code_generation

CPU

6,073

[ "rtx", "aarch64_return_addr", "(", "int", "count", ",", "rtx", "frame", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "count", "!=", "<NUM_LIT>", ")", "return", "const0_rtx", ";", "return", "get_hard_reg_initial_val", "(", "Pmode", ",", "LR_REGNUM", ")", ";", "}" ]

[ "Implement", "RETURN_ADDR_RTX", ".", "We", "do", "not", "support", "moving", "back", "to", "a", "previous", "frame", "." ]

LLVM

X86

CPP

stmt_completion

CPU

6,074

[ "return", "X86", "::", "PUSHi32", ";" ]

[ "case", "X86", "::", "ADC64ri8", ":", "return", "X86", "::", "ADC64ri32", ";", "case", "X86", "::", "ADC64mi8", ":", "return", "X86", "::", "ADC64mi32", ";", "case", "X86", "::", "SUB16ri8", ":", "return", "X86", "::", "SUB16ri", ";", "case", "X86", "::", "SUB16mi8", ":", "return", "X86", "::", "SUB16mi", ";", "case", "X86", "::", "SUB32ri8", ":", "return", "X86", "::", "SUB32ri", ";", "case", "X86", "::", "SUB32mi8", ":", "return", "X86", "::", "SUB32mi", ";", "case", "X86", "::", "SUB64ri8", ":", "return", "X86", "::", "SUB64ri32", ";", "case", "X86", "::", "SUB64mi8", ":", "return", "X86", "::", "SUB64mi32", ";", "case", "X86", "::", "SBB16ri8", ":", "return", "X86", "::", "SBB16ri", ";", "case", "X86", "::", "SBB16mi8", ":", "return", "X86", "::", "SBB16mi", ";", "case", "X86", "::", "SBB32ri8", ":", "return", "X86", "::", "SBB32ri", ";", "case", "X86", "::", "SBB32mi8", ":", "return", "X86", "::", "SBB32mi", ";", "case", "X86", "::", "SBB64ri8", ":", "return", "X86", "::", "SBB64ri32", ";", "case", "X86", "::", "SBB64mi8", ":", "return", "X86", "::", "SBB64mi32", ";", "case", "X86", "::", "CMP16ri8", ":", "return", "X86", "::", "CMP16ri", ";", "case", "X86", "::", "CMP16mi8", ":", "return", "X86", "::", "CMP16mi", ";", "case", "X86", "::", "CMP32ri8", ":", "return", "X86", "::", "CMP32ri", ";", "case", "X86", "::", "CMP32mi8", ":", "return", "X86", "::", "CMP32mi", ";", "case", "X86", "::", "CMP64ri8", ":", "return", "X86", "::", "CMP64ri32", ";", "case", "X86", "::", "CMP64mi8", ":", "return", "X86", "::", "CMP64mi32", ";", "case", "X86", "::", "PUSH32i8", ":" ]

GCC

powerpcspe

MD

stmt_completion

CPU

6,075

[ ")", "(", "SI", "<STR_LIT>", ")", "(", "DI", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_mode_attr", "bits", "[", "(", "QI", "<STR_LIT>", ")", "(", "HI", "<STR_LIT>" ]

LLVM

SystemZ

CPP

code_generation

CPU

6,076

[ "MachineInstr", "*", "SystemZInstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ",", "int", "FrameIndex", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "Size", "=", "MFI", "->", "getObjectSize", "(", "FrameIndex", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Ops", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "Ops", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "&&", "Ops", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", ")", "{", "if", "(", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", "&&", "!", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "return", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "}", "return", "<NUM_LIT>", ";", "}", "if", "(", "Ops", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "unsigned", "OpNum", "=", "Ops", "[", "<NUM_LIT>", "]", ";", "assert", "(", "Size", "==", "MF", ".", "getRegInfo", "(", ")", ".", "getRegClass", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ")", "->", "getSize", "(", ")", "&&", "<STR_LIT>", "Invalid size combination", "<STR_LIT>", ")", ";", "if", "(", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "OpNum", "==", "<NUM_LIT>", "&&", "isInt", "<", "<NUM_LIT>", ">", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ")", "{", "Opcode", "=", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "Opcode", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "}", "if", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "bool", "Op0IsGPR", "=", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "bool", "Op1IsGPR", "=", "(", "Opcode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "OpNum", "==", "<NUM_LIT>", ")", "{", "unsigned", "StoreOpcode", "=", "Op1IsGPR", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "StoreOpcode", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "OpNum", "==", "<NUM_LIT>", ")", "{", "unsigned", "LoadOpcode", "=", "Op0IsGPR", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "unsigned", "Dest", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "return", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "LoadOpcode", ")", ",", "Dest", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "OpNum", "==", "<NUM_LIT>", "&&", "MI", "->", "hasOneMemOperand", "(", ")", ")", "{", "MachineMemOperand", "*", "MMO", "=", "*", "MI", "->", "memoperands_begin", "(", ")", ";", "if", "(", "MMO", "->", "getSize", "(", ")", "==", "Size", "&&", "!", "MMO", "->", "isVolatile", "(", ")", ")", "{", "if", "(", "isSimpleBD12Move", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "{", "return", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "Size", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "if", "(", "isSimpleBD12Move", "(", "MI", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "{", "return", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "addImm", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ".", "addImm", "(", "Size", ")", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "}", "}", "}", "int", "MemOpcode", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Opcode", ")", ";", "if", "(", "MemOpcode", ">=", "<NUM_LIT>", ")", "{", "unsigned", "NumOps", "=", "MI", "->", "getNumExplicitOperands", "(", ")", ";", "if", "(", "OpNum", "==", "NumOps", "-", "<NUM_LIT>", ")", "{", "const", "MCInstrDesc", "&", "MemDesc", "=", "get", "(", "MemOpcode", ")", ";", "uint64_t", "AccessBytes", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "MemDesc", ".", "TSFlags", ")", ";", "assert", "(", "AccessBytes", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", "Size of access should be known", "<STR_LIT>", ")", ";", "assert", "(", "AccessBytes", "<=", "Size", "&&", "<STR_LIT>", "Access outside the frame index", "<STR_LIT>", ")", ";", "uint64_t", "Offset", "=", "Size", "-", "AccessBytes", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MF", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "get", "(", "MemOpcode", ")", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "OpNum", ";", "++", "I", ")", "MIB", ".", "addOperand", "(", "MI", "->", "getOperand", "(", "I", ")", ")", ";", "MIB", ".", "addFrameIndex", "(", "FrameIndex", ")", ".", "addImm", "(", "Offset", ")", ";", "if", "(", "MemDesc", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "MIB", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "return", "MIB", ";", "}", "}", "return", "<NUM_LIT>", ";", "}" ]

[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]

LLVM

Patmos

CPP

stmt_completion

VLIW

6,077

[ "*", "alignment", ";" ]

[ "static", "unsigned", "int", "align", "(", "unsigned", "int", "offset", ",", "unsigned", "int", "alignment", ")", "{", "return", "(", "(", "offset", "+", "alignment", "-", "<NUM_LIT>", ")", "/", "alignment", ")" ]

GCC

avr

MD

next_suggestion

MPU

6,078

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "<STR_LIT>", "{", "return", "avr_out_sign_extend", "(", "insn", ",", "operands", ",", "NULL", ")", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

tilegx

MD

next_suggestion

VLIW

6,079

[ "?", "UNITS_PER_WORD", "-", "<", "I124MODE", ":", "n", ">", ":", "<NUM_LIT>", ")" ]

[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "simplify_gen_subreg", "(", "<", "I124MODE", ":", "MODE", ">", "mode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ",", "BYTES_BIG_ENDIAN" ]

GCC

i386

CPP

stmt_completion

CPU

6,080

[ "return", "false", ";" ]

[ "static", "bool", "single_def_chain_p", "(", "rtx", "reg", ")", "{", "df_ref", "ref", "=", "DF_REG_DEF_CHAIN", "(", "REGNO", "(", "reg", ")", ")", ";", "if", "(", "!", "ref", ")" ]

LLVM

X86

TD

stmt_completion

CPU

6,081

[ "<", "<STR_LIT>", ">", ";" ]

[ "def", "UseAVX", ":", "Predicate" ]

LLVM

ARM

CPP

stmt_completion

CPU

6,082

[ "::", "FUNCTION_EXIT", ")", ";" ]

[ "void", "ARMAsmPrinter", "::", "LowerPATCHABLE_FUNCTION_EXIT", "(", "const", "MachineInstr", "&", "MI", ")", "{", "EmitSled", "(", "MI", ",", "SledKind" ]

LLVM

Mips

TD

stmt_completion

CPU

6,083

[ ";" ]

[ "class", "CompactBranchMM", "<", "string", "opstr", ",", "DAGOperand", "opnd", ",", "PatFrag", "cond_op", ",", "RegisterOperand", "RO", ">", ":", "InstSE", "<", "(", "outs", ")", ",", "(", "ins", "RO", ":", "$", "rs", ",", "opnd", ":", "$", "offset", ")", ",", "!", "strconcat", "(", "opstr", ",", "<STR_LIT>", ")", ",", "[", "]", ",", "II_BCCZC", ",", "FrmI", ">", "{", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>" ]

LLVM

VE

TD

stmt_completion

CPU

6,084

[ "v256i1", ":", "$", "vm", ",", "i32", ":", "$", "vl", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "int_ve_vl_vmrg_vvvml", "v256f64", ":", "$", "vy", ",", "v256f64", ":", "$", "vz", ",", "v256i1", ":", "$", "vm", ",", "i32", ":", "$", "vl", ")", ",", "(", "VMRGvvml", "v256f64", ":", "$", "vy", ",", "v256f64", ":", "$", "vz", "," ]

GCC

rs6000

CPP

next_suggestion

CPU

6,085

[ "}" ]

[ "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "NUM_INT_N_ENTS", ";", "i", "++", ")", "if", "(", "int_n_enabled_p", "[", "i", "]", "&&", "int_n_data", "[", "i", "]", ".", "bitsize", "==", "<NUM_LIT>", ")", "return", "RID_INT_N_0", "+", "i", ";", "return", "RID_MAX", "+", "<NUM_LIT>", ";" ]

LLVM

Teak

CPP

stmt_completion

DSP

6,086

[ ")", ")", ";" ]

[ "return", "D", "(", "<STR_LIT>", "mov", "<STR_LIT>", ",", "<STR_LIT>", "r6", "<STR_LIT>", ",", "MemR", "(", "b", ",", "bs" ]

LLVM

AArch64

TD

next_suggestion

CPU

6,087

[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "shift", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isSub", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "setFlags", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

6,088

[ "return", "SDValue", "(", ")", ";" ]

[ "MVT", "InVT", "=", "In", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "Subtarget", ".", "hasFp256", "(", ")", ")", "{", "if", "(", "ResVT", ".", "is128BitVector", "(", ")", "&&", "(", "InVT", ".", "is256BitVector", "(", ")", "||", "InVT", ".", "is512BitVector", "(", ")", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Idx", ")", ")", "{", "return", "Extract128BitVector", "(", "In", ",", "IdxVal", ",", "DAG", ",", "dl", ")", ";", "}", "if", "(", "ResVT", ".", "is256BitVector", "(", ")", "&&", "InVT", ".", "is512BitVector", "(", ")", "&&", "isa", "<", "ConstantSDNode", ">", "(", "Idx", ")", ")", "{", "return", "Extract256BitVector", "(", "In", ",", "IdxVal", ",", "DAG", ",", "dl", ")", ";", "}", "}" ]

LLVM

Mips

TD

next_suggestion

CPU

6,089

[ "string", "AsmString", "=", "<STR_LIT>", ";" ]

[ "dag", "OutOperandList", "=", "(", "outs", "MSA128BOpnd", ":", "$", "wd", ")", ";", "dag", "InOperandList", "=", "(", "ins", "MSA128BOpnd", ":", "$", "wd_in", ",", "MSA128BOpnd", ":", "$", "ws", ",", "MSA128BOpnd", ":", "$", "wt", ")", ";" ]

LLVM

OR1K

CPP

next_suggestion

CPU

6,090

[ "SDValue", "CopyChain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "SPReg", ",", "Sub", ")", ";" ]

[ "unsigned", "SPReg", "=", "getStackPointerRegisterToSaveRestore", "(", ")", ";", "SDValue", "StackPointer", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "SPReg", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Sub", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "dl", ",", "MVT", "::", "i32", ",", "StackPointer", ",", "Size", ")", ";", "SDValue", "ArgAdjust", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "Sub", ")", ";" ]

LLVM

Hexagon

CPP

code_generation

DSP

6,091

[ "unsigned", "getOperandsScalarizationOverhead", "(", "ArrayRef", "<", "const", "Value", "*", ">", "Args", ",", "unsigned", "VF", ")", "{", "return", "<NUM_LIT>", ";", "}" ]

[ "Estimate", "the", "overhead", "of", "scalarizing", "an", "instructions", "unique", "non-constant", "operands", "." ]

GCC

i386

MD

program_repair

CPU

6,092

[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

sparc

MD

stmt_completion

CPU

6,093

[ "]", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AMDGPU

CPP

program_repair

GPU

6,094

[ "<FIXS>", "unsigned", "SGPRUsed", "=", "findImplicitSGPRRead", "(", "*", "MI", ")", ";", "if", "(", "SGPRUsed", "!=", "AMDGPU", "::", "NoRegister", ")", "++", "ConstantBusCount", ";", "<FIXE>" ]

[ "const", "int", "OpIndices", "[", "]", "=", "{", "Src0Idx", ",", "Src1Idx", ",", "Src2Idx", "}", ";", "unsigned", "ConstantBusCount", "=", "<NUM_LIT>", ";", "<BUGS>", "unsigned", "SGPRUsed", "=", "AMDGPU", "::", "NoRegister", ";", "<BUGE>", "for", "(", "int", "OpIdx", ":", "OpIndices", ")", "{", "if", "(", "OpIdx", "==", "-", "<NUM_LIT>", ")", "break", ";" ]

GCC

i386

MD

program_repair

CPU

6,095

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM64

CPP

next_suggestion

CPU

6,096

[ "unsigned", "Cost", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Imm", ",", "Ty", ")", ";" ]

[ "unsigned", "BitSize", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "BitSize", "==", "<NUM_LIT>", ")", "return", "TCC_Free", ";", "switch", "(", "IID", ")", "{", "default", ":", "return", "TCC_Free", ";", "case", "Intrinsic", "::", "sadd_with_overflow", ":", "case", "Intrinsic", "::", "uadd_with_overflow", ":", "case", "Intrinsic", "::", "ssub_with_overflow", ":", "case", "Intrinsic", "::", "usub_with_overflow", ":", "case", "Intrinsic", "::", "smul_with_overflow", ":", "case", "Intrinsic", "::", "umul_with_overflow", ":", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "{", "unsigned", "NumConstants", "=", "(", "BitSize", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";" ]

GCC

rs6000

MD

program_repair

CPU

6,097

[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<FIXE>" ]

[ "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<BUGE>", "<STR_LIT>" ]

GCC

ia64

MD

next_suggestion

CPU

6,098

[ "DONE" ]

[ "(", "call", "(", "mem", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "match_scratch", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "ia64_split_call", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "true", ",", "false", ")" ]

GCC

rs6000

MD

next_suggestion

CPU

6,099

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]