docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	X86	CPP	program_repair	CPU	615,000	[ "<FIXS>", "const", "X86FrameLowering", "", "TFL", ";", "const", "X86Subtarget", "", "STI", ";", "<FIXE>" ]	[ "const", "char", "", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "X86 Optimize Call Frame", "<STR_LIT>", ";", "}", "const", "TargetInstrInfo", "", "TII", ";", "<BUGS>", "const", "TargetFrameLowering", "", "TFL", ";", "<BUGE>", "const", "MachineRegisterInfo", "", "MRI", ";", "static", "char", "ID", ";", "}", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	615,001	[ "}" ]	[ "sgx_callsite_magic_index_public", "++", ";", "return", "<STR_LIT>", "__sgx_callsite_magic_public_", "<STR_LIT>", "+", "std", "::", "to_string", "(", "sgx_callsite_magic_index_public", "-", "<NUM_LIT>", ")", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	615,002	[ "SrcRegSize", ")", ";" ]	[ "const", "MCInstrDesc", "&", "Desc", "=", "get", "(", "Opc", ")", ";", "assert", "(", "Desc", ".", "NumOperands", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unary instruction expected.", "<STR_LIT>", ")", ";", "const", "MipsRegisterInfo", "", "RI", "=", "&", "getRegisterInfo", "(", ")", ";", "unsigned", "DstRegSize", "=", "RI", "->", "getRegSizeInBits", "(", "", "getRegClass", "(", "Desc", ",", "<NUM_LIT>", ",", "RI", ",", "MF", ")", ")", ";", "unsigned", "SrcRegSize", "=", "RI", "->", "getRegSizeInBits", "(", "*", "getRegClass", "(", "Desc", ",", "<NUM_LIT>", ",", "RI", ",", "MF", ")", ")", ";", "return", "std", "::", "make_pair", "(", "DstRegSize", ">", "SrcRegSize", ",", "DstRegSize", "<" ]
LLVM	BPF	CPP	code_generation	Virtual ISA	615,003	[ "void", "BPFRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected", "<STR_LIT>", ")", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "MachineInstr", "&", "MI", "=", "", "II", ";", "MachineFunction", "&", "MF", "=", "", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", "Instr doesn't have FrameIndex operand!", "<STR_LIT>", ")", ";", "}", "unsigned", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "unsigned", "reg", "=", "MI", ".", "getOperand", "(", "i", "-", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "++", "II", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "reg", ")", ".", "addReg", "(", "reg", ")", ".", "addImm", "(", "Offset", ")", ";", "return", ";", "}", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", "+", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", "bug in frame offset", "<STR_LIT>", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "unsigned", "reg", "=", "MI", ".", "getOperand", "(", "i", "-", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "++", "II", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "reg", ")", ".", "addReg", "(", "FrameReg", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "reg", ")", ".", "addReg", "(", "reg", ")", ".", "addImm", "(", "Offset", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "}", "else", "{", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "}", "}" ]	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,004	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	mips	MD	stmt_completion	CPU	615,005	[ ")", "]" ]	[ "(", "unspec", ":", "P", "[", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_UNSHIFTED_HIGH", ")" ]
LLVM	Mips	CPP	code_generation	CPU	615,006	[ "bool", "MipsInstrInfo", "::", "HasForbiddenSlot", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "return", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ";", "}" ]	[ "Predicate", "to", "determine", "if", "an", "instruction", "has", "a", "forbidden", "slot", "." ]
LLVM	Alpha	CPP	program_repair	MPU	615,007	[ "<FIXS>", "void", "AlphaISel", "::", "MoveFP2Int", "(", "unsigned", "src", ",", "unsigned", "dst", ",", "bool", "isDouble", ")", "<FIXE>" ]	[ "}", "}", "<BUGS>", "void", "ISel", "::", "MoveFP2Int", "(", "unsigned", "src", ",", "unsigned", "dst", ",", "bool", "isDouble", ")", "<BUGE>", "{", "unsigned", "Opc", ";", "if", "(", "EnableAlphaFTOI", ")", "{" ]
LLVM	ARM	TD	stmt_completion	CPU	615,008	[ ">", ";" ]	[ "def", "VLD2q8Pseudo", ":", "VLDQQPseudo", "<", "IIC_VLD2x2", ">", ",", "Sched", "<", "[", "WriteVLD4", "]" ]
LLVM	ARM	CPP	stmt_completion	CPU	615,009	[ ")", "return", "false", ";" ]	[ "auto", "", "Sub", "=", "cast", "<", "Instruction", ">", "(", "", "I", "->", "users", "(", ")", ".", "begin", "(", ")", ")", ";", "return", "Sub", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "FSub", "&&", "Sub", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "I", ";", "}", ";", "auto", "IsSinker", "=", "[", "&", "]", "(", "Instruction", "", "I", ",", "int", "Operand", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "FAdd", ":", "case", "Instruction", "::", "ICmp", ":", "case", "Instruction", "::", "FCmp", ":", "return", "true", ";", "case", "Instruction", "::", "FMul", ":", "return", "!", "IsFMSMul", "(", "I", ")", ";", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "FSub", ":", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "AShr", ":", "return", "Operand", "==", "<NUM_LIT>", ";", "default", ":", "return", "false", ";", "}", "}", ";", "int", "Op", "=", "<NUM_LIT>", ";", "if", "(", "!", "isa", "<", "ShuffleVectorInst", ">", "(", "I", "->", "getOperand", "(", "Op", ")", ")", ")", "Op", "=", "<NUM_LIT>", ";", "if", "(", "!", "IsSinker", "(", "I", ",", "Op", ")", ")", "return", "false", ";", "if", "(", "!", "match", "(", "I", "->", "getOperand", "(", "Op", ")", ",", "m_ShuffleVector", "(", "m_InsertElement", "(", "m_Undef", "(", ")", ",", "m_Value", "(", ")", ",", "m_ZeroInt", "(", ")", ")", ",", "m_Undef", "(", ")", ",", "m_ZeroMask", "(", ")", ")", ")", ")", "{", "return", "false", ";", "}", "Instruction", "", "Shuffle", "=", "cast", "<", "Instruction", ">", "(", "I", "->", "getOperand", "(", "Op", ")", ")", ";", "for", "(", "Use", "&", "U", ":", "Shuffle", "->", "uses", "(", ")", ")", "{", "Instruction", "*", "Insn", "=", "cast", "<", "Instruction", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "if", "(", "!", "IsSinker", "(", "Insn", ",", "U", ".", "getOperandNo", "(", ")", ")" ]
GCC	pdp11	MD	stmt_completion	MPU	615,010	[ "(", "const_string", "<STR_LIT>", ")", ")" ]	[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	ARM	CPP	stmt_completion	CPU	615,011	[ "Ops", ")", ";" ]	[ "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "ARM", "::", "QPRRegClassID", ",", "MVT", "::", "i32", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "ARM", "::", "dsub_0", ",", "MVT", "::", "i32", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "ARM", "::", "dsub_1", ",", "MVT", "::", "i32", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", "," ]
GCC	sh	MD	stmt_completion	CPU	615,012	[ ")", "(", "const_int", "<NUM_LIT>", ")" ]	[ "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>" ]
LLVM	FISC	CPP	next_suggestion	CPU	615,013	[ "return", "Op", ";" ]	[ "auto", "Op", "=", "make_unique", "<", "FISCOperand", ">", "(", "k_Token", ")", ";", "Op", "->", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";" ]
LLVM	Hexagon	CPP	code_generation	DSP	615,014	[ "bool", "VLIWResourceModel", "::", "isResourceAvailable", "(", "SUnit", "", "SU", ",", "bool", "IsTop", ")", "{", "if", "(", "!", "SU", "\|\|", "!", "SU", "->", "getInstr", "(", ")", ")", "return", "false", ";", "switch", "(", "SU", "->", "getInstr", "(", ")", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "if", "(", "!", "ResourcesModel", "->", "canReserveResources", "(", "", "SU", "->", "getInstr", "(", ")", ")", ")", "return", "false", ";", "case", "TargetOpcode", "::", "EXTRACT_SUBREG", ":", "case", "TargetOpcode", "::", "INSERT_SUBREG", ":", "case", "TargetOpcode", "::", "SUBREG_TO_REG", ":", "case", "TargetOpcode", "::", "REG_SEQUENCE", ":", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "COPY", ":", "case", "TargetOpcode", "::", "INLINEASM", ":", "break", ";", "}", "MachineBasicBlock", "", "MBB", "=", "SU", "->", "getInstr", "(", ")", "->", "getParent", "(", ")", ";", "auto", "&", "QST", "=", "MBB", "->", "getParent", "(", ")", "->", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ";", "const", "auto", "&", "QII", "=", "", "QST", ".", "getInstrInfo", "(", ")", ";", "if", "(", "IsTop", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Packet", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "hasDependence", "(", "Packet", "[", "i", "]", ",", "SU", ",", "QII", ")", ")", "return", "false", ";", "}", "else", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Packet", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "hasDependence", "(", "SU", ",", "Packet", "[", "i", "]", ",", "QII", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}" ]	[ "Check", "if", "scheduling", "of", "this", "SU", "is", "possible", "in", "the", "current", "packet", "." ]
LLVM	X86	CPP	stmt_completion	CPU	615,015	[ "DAG", ")", ";" ]	[ "assert", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "VT", "&&", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "VT", "&&", "<STR_LIT>", "Unexpected VTs!", "<STR_LIT>", ")", ";", "assert", "(", "(", "VT", ".", "is256BitVector", "(", ")", "\|\|", "VT", ".", "is512BitVector", "(", ")", ")", "&&", "<STR_LIT>", "Unsupported VT!", "<STR_LIT>", ")", ";", "return", "splitVectorOp", "(", "Op", "," ]
GCC	xtensa	CPP	next_suggestion	MPU	615,016	[ "}" ]	[ "static", "unsigned", "int", "xtensa_hard_regno_nregs", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "FP_REG_P", "(", "regno", ")", ")", "return", "CEIL", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "UNITS_PER_FPREG", ")", ";", "return", "CEIL", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "UNITS_PER_WORD", ")", ";" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	615,017	[ "SDValue", "ExWord", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "{", "VecV", ",", "ByteIdx", "}", ")", ";" ]	[ "SDValue", "HexagonTargetLowering", "::", "extractHvxElementReg", "(", "SDValue", "VecV", ",", "SDValue", "IdxV", ",", "const", "SDLoc", "&", "dl", ",", "MVT", "ResTy", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MVT", "ElemTy", "=", "ty", "(", "VecV", ")", ".", "getVectorElementType", "(", ")", ";", "unsigned", "ElemWidth", "=", "ElemTy", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "ElemWidth", ">=", "<NUM_LIT>", "&&", "ElemWidth", "<=", "<NUM_LIT>", ")", ";", "(", "void", ")", "ElemWidth", ";", "SDValue", "ByteIdx", "=", "convertToByteIndex", "(", "IdxV", ",", "ElemTy", ",", "DAG", ")", ";" ]
GCC	rs6000	MD	next_suggestion	CPU	615,018	[ "(", "abs", ":", "SFDF", "(", "match_operand", ":", "SFDF", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SFDF", "<NUM_LIT>", "<STR_LIT>", ")" ]
LLVM	X86	CPP	stmt_completion	CPU	615,019	[ "FPDiff", ";" ]	[ "unsigned", "X86RegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "unsigned", "FPDiff", "=", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "X86", "::", "GR32RegClassID", ":", "return", "<NUM_LIT>", "-", "FPDiff", ";", "case", "X86", "::", "GR64RegClassID", ":", "return", "<NUM_LIT>", "-" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,020	[ "}" ]	[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isMoveImm", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
LLVM	Mips	CPP	program_repair	CPU	615,021	[ "<FIXS>", "return", "StackOffset", "::", "getFixed", "(", "MFI", ".", "getObjectOffset", "(", "FI", ")", "+", "MFI", ".", "getStackSize", "(", ")", "-", "getOffsetOfLocalArea", "(", ")", "+", "MFI", ".", "getOffsetAdjustment", "(", ")", ")", ";", "<FIXE>" ]	[ "elseFrameReg", "=", "hasBP", "(", "MF", ")", "?", "ABI", ".", "GetBasePtr", "(", ")", ":", "ABI", ".", "GetStackPtr", "(", ")", ";", "<BUGS>", "return", "MFI", ".", "getObjectOffset", "(", "FI", ")", "+", "MFI", ".", "getStackSize", "(", ")", "-", "getOffsetOfLocalArea", "(", ")", "+", "MFI", ".", "getOffsetAdjustment", "(", ")", ";", "<BUGE>", "}", "bool", "MipsSEFrameLowering", "::", "spillCalleeSavedRegisters", "(" ]
GCC	rs6000	CPP	next_suggestion	CPU	615,022	[ "if", "(", "nvreg", ">", "<NUM_LIT>", ")", "return", "false", ";" ]	[ "if", "(", "TARGET_ALTIVEC_ABI", "&&", "TARGET_ALTIVEC_VRSAVE", "&&", "!", "(", "decl", "&&", "decl", "==", "current_function_decl", ")", ")", "{", "function_args_iterator", "args_iter", ";", "tree", "type", ";", "int", "nvreg", "=", "<NUM_LIT>", ";", "FOREACH_FUNCTION_ARGS", "(", "fntype", ",", "type", ",", "args_iter", ")", "if", "(", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", "&&", "ALTIVEC_OR_VSX_VECTOR_MODE", "(", "TYPE_MODE", "(", "type", ")", ")", ")", "nvreg", "++", ";", "FOREACH_FUNCTION_ARGS", "(", "TREE_TYPE", "(", "current_function_decl", ")", ",", "type", ",", "args_iter", ")", "if", "(", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", "&&", "ALTIVEC_OR_VSX_VECTOR_MODE", "(", "TYPE_MODE", "(", "type", ")", ")", ")", "nvreg", "--", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	615,023	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zm", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Zm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz8_64", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "wide", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	615,024	[ "::", "OR", ":" ]	[ "if", "(", "ISD", "==", "ISD", "::", "SDIV", "&&", "Opd2Info", "==", "TargetTransformInfo", "::", "OK_UniformConstantValue", "&&", "Opd2PropInfo", "==", "TargetTransformInfo", "::", "OP_PowerOf2", ")", "{", "unsigned", "Cost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "Add", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "Sub", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "Select", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "AShr", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "return", "Cost", ";", "}", "switch", "(", "ISD", ")", "{", "default", ":", "return", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "case", "ISD", "::", "ADD", ":", "case", "ISD", "::", "MUL", ":", "case", "ISD", "::", "XOR", ":", "case", "ISD" ]
LLVM	Mips	TD	program_repair	CPU	615,025	[ "<FIXS>", "Requires", "[", "HasBitCount", ",", "HasStandardEncoding", "]", ">", "{", "<FIXE>" ]	[ "FR", "<NUM_LIT>", ",", "func", ",", "(", "outs", "RC", ":", "$", "rd", ")", ",", "(", "ins", "RC", ":", "$", "rs", ")", ",", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ",", "[", "(", "set", "RC", ":", "$", "rd", ",", "(", "ctlz", "(", "not", "RC", ":", "$", "rs", ")", ")", ")", "]", ",", "IIAlu", ">", ",", "<BUGS>", "Requires", "[", "HasBitCount", "]", ">", "{", "<BUGE>", "let", "shamt", "=", "<NUM_LIT>", ";", "let", "rt", "=", "rd", ";", "}" ]
GCC	aarch64	MD	next_suggestion	CPU	615,026	[ "<STR_LIT>" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "<", "VWIDE", ">", "<NUM_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "<", "VWIDE", ">", "(", "sign_extend", ":", "<", "VWIDE", ">", "(", "match_operand", ":", "VD_BHSI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "<", "VWIDE", ">", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
LLVM	ARM	TD	next_suggestion	CPU	615,027	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "class", "MVE_VMINMAXV", "<", "string", "iname", ",", "string", "suffix", ",", "bit", "U", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "bit", "bit_17", ",", "bit", "bit_7", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "MVE_rDest", "<", "(", "outs", "rGPR", ":", "$", "RdaDest", ")", ",", "(", "ins", "rGPR", ":", "$", "RdaSrc", ",", "MQPR", ":", "$", "Qm", ")", ",", "NoItinerary", ",", "iname", ",", "suffix", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "pattern", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Qm", ";", "bits", "<", "<NUM_LIT>", ">", "RdaDest", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";" ]
LLVM	XCore	CPP	next_suggestion	MPU	615,028	[ "return", "(", "msksize", ">=", "<NUM_LIT>", "&&", "msksize", "<=", "<NUM_LIT>", ")", "\|\|", "msksize", "==", "<NUM_LIT>", "\|\|", "msksize", "==", "<NUM_LIT>", "\|\|", "msksize", "==", "<NUM_LIT>", ";" ]	[ "return", "false", ";", "}", "int", "msksize", "=", "<NUM_LIT>", "-", "countLeadingZeros", "(", "value", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,029	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isPredNew", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "src1", ";", "bits", "<", "<NUM_LIT>", ">", "src2", ";", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "offsetBits", ";", "let", "isPredicatedNew", "=", "isPredNew", ";", "let", "isPredicatedFalse", "=", "isPredNot", ";", "string", "ImmOpStr", "=", "!", "cast", "<", "string", ">", "(", "ImmOp", ")", ";", "let", "offsetBits", "=", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ")", ")", ")", ";", "let", "hasNewValue", "=", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MajOp", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src2", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	sh	MD	next_suggestion	CPU	615,030	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "mem", ":", "SI", "(", "pre_dec", ":", "SI", "(", "reg", ":", "SI", "SP_REG", ")", ")", ")" ]
LLVM	VE	CPP	next_suggestion	CPU	615,031	[ "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";" ]	[ "if", "(", "NumBytes", ">=", "-", "<NUM_LIT>", "&&", "NumBytes", "<", "<NUM_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "NumBytes", ")", ";", "return", ";", "}", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "Lo_32", "(", "NumBytes", ")", ")", ";" ]
LLVM	BPF	CPP	stmt_completion	Virtual ISA	615,032	[ ",", "JNE", ")", ";" ]	[ "MachineFunction", "::", "iterator", "I", "=", "++", "BB", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "", "ThisMBB", "=", "BB", ";", "MachineFunction", "", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "", "Copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "", "Copy1MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "I", ",", "Copy0MBB", ")", ";", "F", "->", "insert", "(", "I", ",", "Copy1MBB", ")", ";", "Copy1MBB", "->", "splice", "(", "Copy1MBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "Copy1MBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "Copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "Copy1MBB", ")", ";", "int", "CC", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int", "NewCC", ";", "switch", "(", "CC", ")", "{", "case", "ISD", "::", "X", ":", "\\", "if", "(", "is32BitCmp", "&&", "HasJmp32", ")", "\\", "NewCC", "=", "isSelectRROp", "?", "<STR_LIT>", "::", "<STR_LIT>", "#", "#", "_", "rr_32", ":", "<STR_LIT>", "::", "<STR_LIT>", "#", "#", "_", "ri_32", ";", "\\", "else", "\\", "NewCC", "=", "isSelectRROp", "?", "<STR_LIT>", "::", "<STR_LIT>", "#", "#", "_", "rr", ":", "<STR_LIT>", "::", "<STR_LIT>", "#", "#", "_", "ri", ";", "\\", "break", "SET_NEWCC", "(", "SETGT", ",", "JSGT", ")", ";", "SET_NEWCC", "(", "SETUGT", ",", "JUGT", ")", ";", "SET_NEWCC", "(", "SETGE", ",", "JSGE", ")", ";", "SET_NEWCC", "(", "SETUGE", ",", "JUGE", ")", ";", "SET_NEWCC", "(", "SETEQ", ",", "JEQ", ")", ";", "SET_NEWCC", "(", "SETNE" ]
GCC	m68hc11	CPP	next_suggestion	MPU	615,033	[ "for", "(", "i", "=", "SOFT_REG_FIRST", "+", "m68hc11_soft_reg_count", ";", "i", "<", "SOFT_REG_LAST", ";", "i", "++", ")", "{" ]	[ "int", "i", ";", "if", "(", "m68hc11_soft_reg_count", ">", "SOFT_REG_LAST", "-", "SOFT_REG_FIRST", ")", "m68hc11_soft_reg_count", "=", "SOFT_REG_LAST", "-", "SOFT_REG_FIRST", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	615,034	[ "let", "Predicates", "=", "[", "HasFullFP16", "]", ";" ]	[ "def", "Hrrr", ":", "BaseThreeOperandFPData", "<", "isNegated", ",", "isSub", ",", "FPR16", ",", "asm", ",", "[", "(", "set", "(", "f16", "FPR16", ":", "$", "Rd", ")", ",", "(", "node", "(", "f16", "FPR16", ":", "$", "Rn", ")", ",", "(", "f16", "FPR16", ":", "$", "Rm", ")", ",", "(", "f16", "FPR16", ":", "$", "Ra", ")", ")", ")", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	615,035	[ "if", "(", "LT", ".", "second", ".", "isFloatingPoint", "(", ")", ")", "return", "LT", ".", "first", "+", "FloatFactor", "*", "getTypeNumElements", "(", "Ty", ")", ";" ]	[ "if", "(", "Ty", "->", "isVectorTy", "(", ")", ")", "{", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", ".", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	615,036	[ "Operands", ",", "false", ")", ";" ]	[ "cvtDPP", "(", "Inst", "," ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	615,037	[ "auto", "SearchStartPt", "=", "ThrowingCall", "?", "MachineBasicBlock", "::", "iterator", "(", "ThrowingCall", ")", ":", "Header", "->", "getFirstTerminator", "(", ")", ";" ]	[ "break", ";", "}", "}", "}", "SmallPtrSet", "<", "const", "MachineInstr", "", ",", "<NUM_LIT>", ">", "BeforeSet", ";", "SmallPtrSet", "<", "const", "MachineInstr", "", ",", "<NUM_LIT>", ">", "AfterSet", ";", "for", "(", "const", "auto", "&", "MI", ":", "", "Header", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "WebAssembly", "::", "LOOP", ")", "{", "auto", "", "LoopBottom", "=", "BeginToEnd", "[", "&", "MI", "]", "->", "getParent", "(", ")", "->", "getPrevNode", "(", ")", ";", "if", "(", "MBB", ".", "getNumber", "(", ")", ">", "LoopBottom", "->", "getNumber", "(", ")", ")", "AfterSet", ".", "insert", "(", "&", "MI", ")", ";", "else", "BeforeSet", ".", "insert", "(", "&", "MI", ")", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "WebAssembly", "::", "BLOCK", "\|\|", "MI", ".", "getOpcode", "(", ")", "==", "WebAssembly", "::", "TRY", ")", "AfterSet", ".", "insert", "(", "&", "MI", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "WebAssembly", "::", "END_BLOCK", "\|\|", "MI", ".", "getOpcode", "(", ")", "==", "WebAssembly", "::", "END_LOOP", "\|\|", "MI", ".", "getOpcode", "(", ")", "==", "WebAssembly", "::", "END_TRY", ")", "BeforeSet", ".", "insert", "(", "&", "MI", ")", ";", "if", "(", "MI", ".", "isTerminator", "(", ")", ")", "AfterSet", ".", "insert", "(", "&", "MI", ")", ";", "}", "MachineInstr", "", "ThrowingCall", "=", "nullptr", ";", "if", "(", "MBB", ".", "isPredecessor", "(", "Header", ")", ")", "{", "auto", "TermPos", "=", "Header", "->", "getFirstTerminator", "(", ")", ";", "if", "(", "TermPos", "==", "Header", "->", "end", "(", ")", "\|\|", "TermPos", "->", "getOpcode", "(", ")", "!=", "WebAssembly", "::", "RETHROW", ")", "{", "for", "(", "auto", "&", "MI", ":", "reverse", "(", "", "Header", ")", ")", "{", "if", "(", "MI", ".", "isCall", "(", ")", ")", "{", "AfterSet", ".", "insert", "(", "&", "MI", ")", ";", "ThrowingCall", "=", "&", "MI", ";", "if", "(", "MI", ".", "getIterator", "(", ")", "!=", "Header", "->", "begin", "(", ")", "&&", "std", "::", "prev", "(", "MI", ".", "getIterator", "(", ")", ")", "->", "isEHLabel", "(", ")", ")", "{", "AfterSet", ".", "insert", "(", "&", "", "std", "::", "prev", "(", "MI", ".", "getIterator", "(", ")", ")", ")", ";", "ThrowingCall", "=", "&", "", "std", "::", "prev", "(", "MI", ".", "getIterator", "(", ")", ")", ";", "}", "break", ";", "}", "}", "}", "}" ]
GCC	aarch64	MD	next_suggestion	CPU	615,038	[ "(", "unspec", ":", "BLK", "[", "(", "match_operand", ":", "VSTRUCT_2QD", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	rs6000	MD	program_repair	CPU	615,039	[ "<FIXS>", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>" ]	[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "DI", "(", "ashift", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGS>", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	rs6000	MD	stmt_completion	CPU	615,040	[ ")", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "CC", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "compare", ":", "CC", "(", "plus", ":", "GPR", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "GPR", "CA_REGNO", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "GPR", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")" ]
LLVM	Hexagon	TD	stmt_completion	DSP	615,041	[ "=", "<NUM_LIT>", ";" ]	[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable" ]
GCC	i386	CPP	code_generation	CPU	615,042	[ "int", "ix86_local_alignment", "(", "tree", "type", ",", "int", "align", ")", "{", "if", "(", "TARGET_64BIT", ")", "{", "if", "(", "AGGREGATE_TYPE_P", "(", "type", ")", "&&", "TYPE_SIZE", "(", "type", ")", "&&", "TREE_CODE", "(", "TYPE_SIZE", "(", "type", ")", ")", "==", "INTEGER_CST", "&&", "(", "TREE_INT_CST_LOW", "(", "TYPE_SIZE", "(", "type", ")", ")", ">=", "<NUM_LIT>", "\|\|", "TREE_INT_CST_HIGH", "(", "TYPE_SIZE", "(", "type", ")", ")", ")", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}", "if", "(", "TREE_CODE", "(", "type", ")", "==", "ARRAY_TYPE", ")", "{", "if", "(", "TYPE_MODE", "(", "TREE_TYPE", "(", "type", ")", ")", "==", "DFmode", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "ALIGN_MODE_128", "(", "TYPE_MODE", "(", "TREE_TYPE", "(", "type", ")", ")", ")", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "TREE_CODE", "(", "type", ")", "==", "COMPLEX_TYPE", ")", "{", "if", "(", "TYPE_MODE", "(", "type", ")", "==", "DCmode", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "TYPE_MODE", "(", "type", ")", "==", "XCmode", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "(", "TREE_CODE", "(", "type", ")", "==", "RECORD_TYPE", "\|\|", "TREE_CODE", "(", "type", ")", "==", "UNION_TYPE", "\|\|", "TREE_CODE", "(", "type", ")", "==", "QUAL_UNION_TYPE", ")", "&&", "TYPE_FIELDS", "(", "type", ")", ")", "{", "if", "(", "DECL_MODE", "(", "TYPE_FIELDS", "(", "type", ")", ")", "==", "DFmode", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "ALIGN_MODE_128", "(", "DECL_MODE", "(", "TYPE_FIELDS", "(", "type", ")", ")", ")", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "TREE_CODE", "(", "type", ")", "==", "REAL_TYPE", "\|\|", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", "\|\|", "TREE_CODE", "(", "type", ")", "==", "INTEGER_TYPE", ")", "{", "if", "(", "TYPE_MODE", "(", "type", ")", "==", "DFmode", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "ALIGN_MODE_128", "(", "TYPE_MODE", "(", "type", ")", ")", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}", "return", "align", ";", "}" ]	[ "Compute", "the", "alignment", "for", "a", "local", "variable", ".", "TYPE", "is", "the", "data", "type", ",", "and", "ALIGN", "is", "the", "alignment", "that", "the", "object", "would", "ordinarily", "have", ".", "The", "value", "of", "this", "macro", "is", "used", "instead", "of", "that", "alignment", "to", "align", "the", "object", "." ]
LLVM	ARM	CPP	next_suggestion	CPU	615,043	[ "}" ]	[ "bool", "isTargetHardFloat", "(", ")", "const", "{", "return", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "\|\|", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABIHF", "\|\|", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABIHF", "\|\|", "(", "TargetTriple", ".", "isOSBinFormatMachO", "(", ")", "&&", "TargetTriple", ".", "getSubArch", "(", ")", "==", "Triple", "::", "ARMSubArch_v7em", ")", "\|\|", "TargetTriple", ".", "isOSWindows", "(", ")", "\|\|", "TargetABI", "==", "ARMBaseTargetMachine", "::", "ARM_ABI_AAPCS16", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,044	[ "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "WordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	615,045	[ ")", ")", ";" ]	[ "if", "(", "Version", ".", "Major", ">=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "WavesPerEU", ">=", "getMaxWavesPerEU", "(", "STI", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "MinNumSGPRs", "=", "getTotalNumSGPRs", "(", "STI", ")", "/", "(", "WavesPerEU", "+", "<NUM_LIT>", ")", ";", "if", "(", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureTrapHandler", ")", ")", "MinNumSGPRs", "-=", "std", "::", "min", "(", "MinNumSGPRs", ",", "(", "unsigned", ")", "TRAP_NUM_SGPRS", ")", ";", "MinNumSGPRs", "=", "alignDown", "(", "MinNumSGPRs", ",", "getSGPRAllocGranule", "(", "STI", ")", ")", "+", "<NUM_LIT>", ";", "return", "std", "::", "min", "(", "MinNumSGPRs", ",", "getAddressableNumSGPRs", "(", "STI" ]
LLVM	PowerPC	TD	stmt_completion	CPU	615,046	[ "=", "<STR_LIT>", ";" ]	[ "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "PPCS17ImmAsmOperand", ";", "let", "DecoderMethod" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,047	[ "let", "isCommutable", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";" ]
LLVM	Sparc	CPP	stmt_completion	CPU	615,048	[ "<STR_LIT>", "sret virtual register not created in the entry block", "<STR_LIT>", ")", ";" ]	[ "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "RetOps", ".", "push_back", "(", "SDValue", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "realRVLocIdx", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ",", "++", "realRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", "Can only return in registers!", "<STR_LIT>", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realRVLocIdx", "]", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "assert", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "v2i32", ")", ";", "SDValue", "Part0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "MVT", "::", "i32", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "getVectorIdxTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";", "SDValue", "Part1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "MVT", "::", "i32", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "getVectorIdxTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Part0", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Part1", ",", "Flag", ")", ";", "}", "else", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "unsigned", "RetAddrOffset", "=", "<NUM_LIT>", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasStructRetAttr", "(", ")", ")", "{", "SparcMachineFunctionInfo", "*", "SFI", "=", "MF", ".", "getInfo", "<", "SparcMachineFunctionInfo", ">", "(", ")", ";", "unsigned", "Reg", "=", "SFI", "->", "getSRetReturnReg", "(", ")", ";", "if", "(", "!", "Reg", ")", "llvm_unreachable", "(" ]
GCC	tilepro	MD	stmt_completion	VLIW	615,049	[ "SI" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":" ]
GCC	arm	CPP	stmt_completion	CPU	615,050	[ "_", "a", ";" ]	[ "vreinterpret_bf16_s32", "(", "int32x2_t", "_", "_", "a", ")", "{", "return", "(", "bfloat16x4_t", ")", "_" ]
LLVM	TGSI	CPP	stmt_completion	Virtual ISA	615,051	[ "<STR_LIT>", ")", ";" ]	[ "MachineInstr", "", "BranchMI", "=", "getLoopendBlockBranchInstr", "(", "ExitingMBB", ")", ";", "assert", "(", "BranchMI", "&&", "isCondBranch", "(", "BranchMI", ")", ")", ";", "DebugLoc", "DL", "=", "BranchMI", "->", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "", "TrueBranch", "=", "getTrueBranch", "(", "BranchMI", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "BranchMI", ";", "if", "(", "TrueBranch", "!=", "LandMBB", ")", "reversePredicateSetter", "(", "I", ",", "*", "I", "->", "getParent", "(", ")", ")", ";", "insertCondBranchBefore", "(", "ExitingMBB", ",", "I", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ")", ";", "insertInstrBefore", "(", "I", ",", "<STR_LIT>", "::" ]
LLVM	X86	CPP	code_generation	CPU	615,052	[ "static", "void", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "StackPtr", ",", "int64_t", "NumBytes", ",", "bool", "Is64BitTarget", ",", "bool", "Is64BitStackPtr", ",", "bool", "UseLEA", ",", "const", "TargetInstrInfo", "&", "TII", ",", "const", "TargetRegisterInfo", "&", "TRI", ")", "{", "bool", "isSub", "=", "NumBytes", "<", "<NUM_LIT>", ";", "uint64_t", "Offset", "=", "isSub", "?", "-", "NumBytes", ":", "NumBytes", ";", "unsigned", "Opc", ";", "if", "(", "UseLEA", ")", "Opc", "=", "getLEArOpcode", "(", "Is64BitStackPtr", ")", ";", "else", "Opc", "=", "isSub", "?", "getSUBriOpcode", "(", "Is64BitStackPtr", ",", "Offset", ")", ":", "getADDriOpcode", "(", "Is64BitStackPtr", ",", "Offset", ")", ";", "uint64_t", "Chunk", "=", "(", "<NUM_LIT>", "LL", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MBBI", ")", ";", "while", "(", "Offset", ")", "{", "if", "(", "Offset", ">", "Chunk", ")", "{", "unsigned", "Reg", "=", "<NUM_LIT>", ";", "if", "(", "isSub", "&&", "!", "isEAXLiveIn", "(", "", "MBB", ".", "getParent", "(", ")", ")", ")", "Reg", "=", "(", "unsigned", ")", "(", "Is64BitTarget", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ")", ";", "else", "Reg", "=", "findDeadCallerSavedReg", "(", "MBB", ",", "MBBI", ",", "TRI", ",", "Is64BitTarget", ")", ";", "if", "(", "Reg", ")", "{", "Opc", "=", "Is64BitTarget", "?", "X86", "::", "MOV64ri", ":", "X86", "::", "MOV32ri", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "Reg", ")", ".", "addImm", "(", "Offset", ")", ";", "Opc", "=", "isSub", "?", "getSUBrrOpcode", "(", "Is64BitTarget", ")", ":", "getADDrrOpcode", "(", "Is64BitTarget", ")", ";", "MachineInstr", "", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addReg", "(", "Reg", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "Offset", "=", "<NUM_LIT>", ";", "continue", ";", "}", "}", "uint64_t", "ThisVal", "=", "(", "Offset", ">", "Chunk", ")", "?", "Chunk", ":", "Offset", ";", "if", "(", "ThisVal", "==", "(", "Is64BitTarget", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "{", "unsigned", "Reg", "=", "isSub", "?", "(", "unsigned", ")", "(", "Is64BitTarget", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ")", ":", "findDeadCallerSavedReg", "(", "MBB", ",", "MBBI", ",", "TRI", ",", "Is64BitTarget", ")", ";", "if", "(", "Reg", ")", "{", "Opc", "=", "isSub", "?", "(", "Is64BitTarget", "?", "X86", "::", "PUSH64r", ":", "X86", "::", "PUSH32r", ")", ":", "(", "Is64BitTarget", "?", "X86", "::", "POP64r", ":", "X86", "::", "POP32r", ")", ";", "MachineInstr", "", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "!", "isSub", ")", "\|", "getUndefRegState", "(", "isSub", ")", ")", ";", "if", "(", "isSub", ")", "MI", "->", "setFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "Offset", "-=", "ThisVal", ";", "continue", ";", "}", "}", "MachineInstr", "", "MI", "=", "nullptr", ";", "if", "(", "UseLEA", ")", "{", "MI", "=", "addRegOffset", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ",", "StackPtr", ",", "false", ",", "isSub", "?", "-", "ThisVal", ":", "ThisVal", ")", ";", "}", "else", "{", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addImm", "(", "ThisVal", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "}", "if", "(", "isSub", ")", "MI", "->", "setFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "Offset", "-=", "ThisVal", ";", "}", "}" ]	[ "Emit", "a", "series", "of", "instructions", "to", "increment", "/", "decrement", "the", "stack", "pointer", "by", "a", "constant", "value", "." ]
LLVM	Hexagon	TD	stmt_completion	DSP	615,053	[ ">", "{" ]	[ "def", "s11_0Imm", ":", "Operand", "<", "i32" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,054	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
LLVM	ARM64	TD	stmt_completion	CPU	615,055	[ ")", ")", ",", "(", "LDURHHi", "am_unscaled16", ":", "$", "addr", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "i32", "(", "zextloadi16", "am_unscaled16", ":", "$", "addr" ]
LLVM	ARM64	TD	next_suggestion	CPU	615,056	[ "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]	[ "class", "neg_addsub_shifted_imm", "<", "ValueType", "Ty", ">", ":", "Operand", "<", "Ty", ">", ",", "ComplexPattern", "<", "Ty", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "imm", "]", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
GCC	csky	MD	next_suggestion	CPU	615,057	[ "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC", "<NUM_LIT>", ")", "(", "le", ":", "CC", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Cpu0	CPP	next_suggestion	CPU	615,058	[ "}" ]	[ "for", "(", "++", "Inst", ";", "Inst", "!=", "Seq", ".", "end", "(", ")", ";", "++", "Inst", ")", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "Inst", "->", "Opc", ")", ",", "ATReg", ")", ".", "addReg", "(", "ATReg", ")", ".", "addImm", "(", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "Inst", "->", "ImmOpnd", ")", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "ADDu", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ")", ".", "addReg", "(", "ATReg", ")", ";" ]
GCC	pa	MD	stmt_completion	CPU	615,059	[ "match_code", "<STR_LIT>", ")" ]	[ "(", "and", "(" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	615,060	[ "(", ")", ";" ]	[ "switch", "(", "Operand", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "ANY_EXTEND", ":", "case", "ISD", "::", "SIGN_EXTEND", ":", "case", "ISD", "::", "ZERO_EXTEND", ":", "{", "auto", "OpVT", "=", "Operand", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "return", "!", "OpVT", ".", "isVector", "(", ")", "&&", "OpVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ";", "}", "case", "ISD", "::", "LOAD", ":", "{", "LoadSDNode", "*", "L", "=", "cast", "<", "LoadSDNode", ">", "(", "Operand", ".", "getNode", "(", ")", ")", ";", "auto", "ExtType", "=", "cast", "<", "LoadSDNode", ">", "(", "L", ")", "->", "getExtensionType", "(", ")", ";", "if", "(", "ExtType", "==", "ISD", "::", "ZEXTLOAD", "\|\|", "ExtType", "==", "ISD", "::", "SEXTLOAD", "\|\|", "ExtType", "==", "ISD", "::", "EXTLOAD", ")", "{", "auto", "MemVT", "=", "L", "->", "getMemoryVT" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	615,061	[ "}" ]	[ "AMDGPUAsmParser", "::", "OperandMatchResultTy", "AMDGPUAsmParser", "::", "parseGLC", "(", "OperandVector", "&", "Operands", ")", "{", "return", "parseNamedBit", "(", "<STR_LIT>", "glc", "<STR_LIT>", ",", "Operands", ")", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	615,062	[ "SDValue", "HiMLALResult", "(", "MLALNode", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";" ]	[ "SDValue", "", "LowAdd", "=", "nullptr", ";", "if", "(", "(", "AddeOp0", "!=", "MULOp", ".", "getValue", "(", "<NUM_LIT>", ")", ")", "&&", "(", "AddeOp1", "!=", "MULOp", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "IsLeftOperandMUL", ")", "HiAdd", "=", "&", "AddeOp1", ";", "else", "HiAdd", "=", "&", "AddeOp0", ";", "if", "(", "AddcOp0", "==", "MULOp", ".", "getValue", "(", "<NUM_LIT>", ")", ")", "{", "LoMul", "=", "&", "AddcOp0", ";", "LowAdd", "=", "&", "AddcOp1", ";", "}", "if", "(", "AddcOp1", "==", "MULOp", ".", "getValue", "(", "<NUM_LIT>", ")", ")", "{", "LoMul", "=", "&", "AddcOp1", ";", "LowAdd", "=", "&", "AddcOp0", ";", "}", "if", "(", "!", "LoMul", ")", "return", "SDValue", "(", ")", ";", "if", "(", "AddcNode", "==", "HiAdd", "->", "getNode", "(", ")", "\|\|", "AddcNode", "->", "isPredecessorOf", "(", "HiAdd", "->", "getNode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "LoMul", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "LoMul", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "", "LowAdd", ")", ";", "Ops", ".", "push_back", "(", "*", "HiAdd", ")", ";", "SDValue", "MLALNode", "=", "DAG", ".", "getNode", "(", "FinalOpc", ",", "SDLoc", "(", "AddcNode", ")", ",", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ",", "MVT", "::", "i32", ")", ",", "Ops", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,063	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src2", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "offsetBits", ";", "string", "ImmOpStr", "=", "!", "cast", "<", "string", ">", "(", "ImmOp", ")", ";", "let", "offsetBits", "=", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ")", ")", ")", ";", "let", "opExtentBits", "=", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "let", "hasNewValue", "=", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "let", "isPredicatedNew", "=", "isPredNew", ";", "let", "isPredicatedFalse", "=", "isNot", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isNot", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isPredNew", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MajOp", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,064	[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	MSP430	CPP	stmt_completion	MPU	615,065	[ "DF", ",", "const", "MCAsmLayout", "&", "Layout", ",", "const", "bool", "WasForced", ")", "const", "override", "{" ]	[ "bool", "fixupNeedsRelaxationAdvanced", "(", "const", "MCFixup", "&", "Fixup", ",", "bool", "Resolved", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*" ]
GCC	rs6000	CPP	stmt_completion	CPU	615,066	[ ")", ",", "<STR_LIT>", "d", "<STR_LIT>", "(", "y", ")", ",", "<STR_LIT>", "d", "<STR_LIT>", "(", "z", ")", ")", ";" ]	[ "double", "r", ";", "_", "_", "asm__", "(", "<STR_LIT>", "fmadd %0,%1,%2,%3", "<STR_LIT>", ":", "<STR_LIT>", "=d", "<STR_LIT>", "(", "r", ")", ":", "<STR_LIT>", "d", "<STR_LIT>", "(", "x" ]
LLVM	X86	CPP	next_suggestion	CPU	615,067	[ "MachineBasicBlock", "::", "iterator", "I", "=", "MIB", ".", "getInstr", "(", ")", ";" ]	[ "static", "void", "expandLoadStackGuard", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "TargetInstrInfo", "&", "TII", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "", "MIB", "->", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MIB", "->", "getDebugLoc", "(", ")", ";", "Register", "Reg", "=", "MIB", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "const", "GlobalValue", "", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "", "MIB", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";", "auto", "Flags", "=", "MachineMemOperand", "::", "MOLoad", "\|", "MachineMemOperand", "::", "MODereferenceable", "\|", "MachineMemOperand", "::", "MOInvariant", ";", "MachineMemOperand", "", "MMO", "=", "MBB", ".", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", "*", "MBB", ".", "getParent", "(", ")", ")", ",", "Flags", ",", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";" ]
GCC	i386	MD	stmt_completion	CPU	615,068	[ "<STR_LIT>", "<NUM_LIT>" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation" ]
GCC	rs6000	MD	next_suggestion	CPU	615,069	[ "else" ]	[ "if", "(", "TARGET_64BIT", ")", "emit_insn", "(", "gen_macho_low_di", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]
LLVM	AArch64	TD	next_suggestion	CPU	615,070	[ "}" ]	[ "def", "MoveVecShifterOperand", ":", "AsmOperandClass", "{", "let", "SuperClasses", "=", "[", "ShifterOperand", "]", ";", "let", "Name", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
GCC	rs6000	CPP	program_repair	CPU	615,071	[ "<FIXS>", "error", "(", "<STR_LIT>", "third argument to %qs must be [0, 12]", "<STR_LIT>", ",", "<STR_LIT>", "vec_vinsert4b", "<STR_LIT>", ")", ";", "<FIXE>" ]	[ "if", "(", "TREE_CODE", "(", "arg2", ")", "!=", "INTEGER_CST", "\|\|", "TREE_INT_CST_LOW", "(", "arg2", ")", ">", "<NUM_LIT>", ")", "{", "<BUGS>", "error", "(", "<STR_LIT>", "third argument to %qs must be 0..12", "<STR_LIT>", ",", "<STR_LIT>", "vec_vinsert4b", "<STR_LIT>", ")", ";", "<BUGE>", "return", "expand_call", "(", "exp", ",", "target", ",", "false", ")", ";", "}", "break", ";" ]
GCC	csky	MD	next_suggestion	CPU	615,072	[ "(", "define_code_attr", "fixsu", "[", "(", "fix", "<STR_LIT>", ")", "(", "unsigned_fix", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_code_iterator", "FIX_SU", "[", "fix", "unsigned_fix", "]", ")", "(", "define_code_attr", "fixsuop", "[", "(", "fix", "<STR_LIT>", ")", "(", "unsigned_fix", "<STR_LIT>", ")", "]", ")" ]
GCC	m88k	MD	next_suggestion	MPU	615,073	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]
LLVM	X86	CPP	next_suggestion	CPU	615,074	[ "}" ]	[ "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getMemDisp", "(", ")", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "getMemDisp", "(", ")", ")", ")", ";" ]
GCC	z8k	CPP	code_generation	MPU	615,075	[ "static", "bool", "address", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST", ")", "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_SMALL", "&&", "GET_CODE", "(", "op", ")", "==", "CONST_INT", ")", "return", "true", ";", "if", "(", "GET_MODE", "(", "op", ")", "!=", "Pmode", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "PLUS", "&&", "address", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "SYMBOL_REF", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "LABEL_REF", ")", "return", "true", ";", "return", "false", ";", "}" ]	[ "return", "non", "zero", "if", "the", "rtx", "supplied", "can", "be", "used", "as", "an", "effective", "address", "calculation" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	615,076	[ "}" ]	[ "Iter", "!=", "E", "&&", "Count", "<", "SearchLimit", "&&", "!", "KilledT", ";", "++", "Iter", ",", "++", "Count", ")", "{", "MachineInstr", "", "MovY", "=", "&", "", "Iter", ";", "KilledT", "=", "MovY", "->", "killsRegister", "(", "T", ",", "&", "TRI", ")", ";", "if", "(", "(", "MovY", "->", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "V_MOV_B32_e32", "&&", "MovY", "->", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "COPY", ")", "\|\|", "!", "MovY", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "\|\|", "MovY", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "T", "\|\|", "MovY", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "!=", "Tsub", "\|\|", "MovY", "->", "hasRegisterImplicitUseOperand", "(", "AMDGPU", "::", "M0", ")", ")", "continue", ";", "Register", "Y", "=", "MovY", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Ysub", "=", "MovY", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ";", "if", "(", "!", "TRI", ".", "isVGPR", "(", "MRI", ",", "Y", ")", ")", "continue", ";", "MachineInstr", "", "MovX", "=", "nullptr", ";", "for", "(", "auto", "IY", "=", "MovY", "->", "getIterator", "(", ")", ",", "I", "=", "std", "::", "next", "(", "MovT", ".", "getIterator", "(", ")", ")", ";", "I", "!=", "IY", ";", "++", "I", ")", "{", "if", "(", "instReadsReg", "(", "&", "", "I", ",", "X", ",", "Xsub", ",", "TRI", ")", "\|\|", "instModifiesReg", "(", "&", "", "I", ",", "Y", ",", "Ysub", ",", "TRI", ")", "\|\|", "instModifiesReg", "(", "&", "", "I", ",", "T", ",", "Tsub", ",", "TRI", ")", "\|\|", "(", "MovX", "&&", "instModifiesReg", "(", "&", "", "I", ",", "X", ",", "Xsub", ",", "TRI", ")", ")", ")", "{", "MovX", "=", "nullptr", ";", "break", ";", "}", "if", "(", "!", "instReadsReg", "(", "&", "", "I", ",", "Y", ",", "Ysub", ",", "TRI", ")", ")", "{", "if", "(", "!", "MovX", "&&", "instModifiesReg", "(", "&", "", "I", ",", "X", ",", "Xsub", ",", "TRI", ")", ")", "{", "MovX", "=", "nullptr", ";", "break", ";", "}", "continue", ";", "}", "if", "(", "MovX", "\|\|", "(", "I", "->", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "V_MOV_B32_e32", "&&", "I", "->", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "COPY", ")", "\|\|", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "X", "\|\|", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "!=", "Xsub", ")", "{", "MovX", "=", "nullptr", ";", "break", ";", "}", "if", "(", "I", "->", "hasRegisterImplicitUseOperand", "(", "AMDGPU", "::", "M0", ")", ")", "continue", ";", "if", "(", "Size", ">", "<NUM_LIT>", "&&", "(", "I", "->", "getNumImplicitOperands", "(", ")", ">", "(", "I", "->", "isCopy", "(", ")", "?", "<NUM_LIT>", "U", ":", "<NUM_LIT>", "U", ")", ")", ")", "continue", ";", "MovX", "=", "&", "", "I", ";", "}", "if", "(", "!", "MovX", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Matched v_swap_b32:\\n", "<STR_LIT>", "<<", "MovT", "<<", "", "MovX", "<<", "", "MovY", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "Size", ";", "++", "I", ")", "{", "TargetInstrInfo", "::", "RegSubRegPair", "X1", ",", "Y1", ";", "X1", "=", "getSubRegForIndex", "(", "X", ",", "Xsub", ",", "I", ",", "TRI", ",", "MRI", ")", ";", "Y1", "=", "getSubRegForIndex", "(", "Y", ",", "Ysub", ",", "I", ",", "TRI", ",", "MRI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "", "MovT", ".", "getParent", "(", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MovX", "->", "getIterator", "(", ")", ",", "MovT", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_SWAP_B32", ")", ")", ".", "addDef", "(", "X1", ".", "Reg", ",", "<NUM_LIT>", ",", "X1", ".", "SubReg", ")", ".", "addDef", "(", "Y1", ".", "Reg", ",", "<NUM_LIT>", ",", "Y1", ".", "SubReg", ")", ".", "addReg", "(", "Y1", ".", "Reg", ",", "<NUM_LIT>", ",", "Y1", ".", "SubReg", ")", ".", "addReg", "(", "X1", ".", "Reg", ",", "<NUM_LIT>", ",", "X1", ".", "SubReg", ")", ".", "getInstr", "(", ")", ";", "if", "(", "MovX", "->", "hasRegisterImplicitUseOperand", "(", "AMDGPU", "::", "EXEC", ")", ")", "{", "MIB", "->", "RemoveOperand", "(", "MIB", "->", "getNumExplicitOperands", "(", ")", ")", ";", "MIB", "->", "copyImplicitOps", "(", "", "MBB", ".", "getParent", "(", ")", ",", "", "MovX", ")", ";", "}", "}", "MovX", "->", "eraseFromParent", "(", ")", ";", "dropInstructionKeepingImpDefs", "(", "", "MovY", ",", "TII", ")", ";", "MachineInstr", "", "Next", "=", "&", "", "std", "::", "next", "(", "MovT", ".", "getIterator", "(", ")", ")", ";", "if", "(", "MRI", ".", "use_nodbg_empty", "(", "T", ")", ")", "{", "dropInstructionKeepingImpDefs", "(", "MovT", ",", "TII", ")", ";", "}", "else", "{", "Xop", ".", "setIsKill", "(", "false", ")", ";", "for", "(", "int", "I", "=", "MovT", ".", "getNumImplicitOperands", "(", ")", "-", "<NUM_LIT>", ";", "I", ">=", "<NUM_LIT>", ";", "--", "I", ")", "{", "unsigned", "OpNo", "=", "MovT", ".", "getNumExplicitOperands", "(", ")", "+", "I", ";", "const", "MachineOperand", "&", "Op", "=", "MovT", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "Op", ".", "isKill", "(", ")", "&&", "TRI", ".", "regsOverlap", "(", "X", ",", "Op", ".", "getReg", "(", ")", ")", ")", "MovT", ".", "RemoveOperand", "(", "OpNo", ")", ";", "}", "}", "return", "Next", ";" ]
GCC	pdp11	MD	stmt_completion	MPU	615,077	[ ")", ")", "]" ]	[ "[", "(", "set", "(", "reg", "CC_REGNUM", ")", "(", "reg", "FCC_REGNUM" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	615,078	[ "}" ]	[ "if", "(", "MRI", "->", "use_nodbg_empty", "(", "Reg", ")", ")", "DefMI", ".", "eraseFromParent", "(", ")", ";", "return", "Changed", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,079	[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	615,080	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	615,081	[ "tc_05c070ec", ",", "TypeALU32_3op", ">", ",", "Enc_ea4c54", ",", "PredNewRel", "{" ]	[ "def", "A2_porfnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", "," ]
LLVM	Hexagon	CPP	next_suggestion	DSP	615,082	[ "for", "(", "++", "MII", ";", "MII", "!=", "MIE", "&&", "MII", "->", "isInsideBundle", "(", ")", ";", "++", "MII", ")", "{" ]	[ "bool", "HexagonInstrInfo", "::", "producesStall", "(", "const", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "::", "const_instr_iterator", "BII", ")", "const", "{", "if", "(", "!", "isHVXVec", "(", "MI", ")", ")", "return", "false", ";", "MachineBasicBlock", "::", "const_instr_iterator", "MII", "=", "BII", ";", "MachineBasicBlock", "::", "const_instr_iterator", "MIE", "=", "MII", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "if", "(", "!", "MII", "->", "isBundle", "(", ")", ")", "return", "producesStall", "(", "*", "MII", ",", "MI", ")", ";" ]
LLVM	X86	CPP	program_repair	CPU	615,083	[ "<FIXS>", "if", "(", "!", "FirstNonZero", ".", "getNode", "(", ")", ")", "{", "<FIXE>" ]	[ "MVT", "VT", "=", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "!", "VT", ".", "is128BitVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "<BUGS>", "if", "(", "!", "FirstNonZero", ".", "getNode", "(", ")", ")", "<BUGE>", "FirstNonZero", "=", "Elt", ";", "}", "assert", "(", "FirstNonZero", ".", "getNode", "(", ")", "&&", "<STR_LIT>", "Unexpected build vector of all zeros!", "<STR_LIT>", ")", ";" ]
GCC	rs6000	CPP	stmt_completion	CPU	615,084	[ "==", "RS6000_BIF_SET_TEXASRU", ")", ";" ]	[ "else", "if", "(", "code", "==", "RS6000_BIF_GET_TEXASR", "\|\|", "code", "==", "RS6000_BIF_SET_TEXASR", ")", "return", "TEXASR_SPR", ";", "gcc_assert", "(", "code", "==", "RS6000_BIF_GET_TEXASRU", "\|\|", "code" ]
LLVM	AMDGPU	CPP	program_repair	GPU	615,085	[ "<FIXS>", "BlockWaitcntBrackets", "(", "const", "SISubtarget", "*", "SubTarget", ")", ":", "ST", "(", "SubTarget", ")", "{", "<FIXE>" ]	[ "class", "BlockWaitcntBrackets", "{", "public", ":", "<BUGS>", "BlockWaitcntBrackets", "(", ")", "{", "<BUGE>", "for", "(", "enum", "InstCounterType", "T", "=", "VM_CNT", ";", "T", "NUM_INST_CNTS", ";", "T", "=", "(", "enum", "InstCounterType", ")", "(", "T", "+", "<NUM_LIT>", ")", ")", "{", "memset", "(", "VgprScores", "[", "T", "]", ",", "<NUM_LIT>", ",", "sizeof", "(", "VgprScores", "[", "T", "]", ")", ")", ";" ]
LLVM	XCore	CPP	stmt_completion	MPU	615,086	[ ",", "Reg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "getInstr", "(", ")", ";" ]	[ "MachineConstantPool", "", "ConstantPool", "=", "MBB", ".", "getParent", "(", ")", "->", "getConstantPool", "(", ")", ";", "const", "Constant", "", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Value", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "<NUM_LIT>", ")", ";", "return", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")" ]
GCC	m68k	CPP	stmt_completion	MPU	615,087	[ "<STR_LIT>", ",", "ops", ")", ";" ]	[ "ops", "[", "<NUM_LIT>", "]", "=", "op1", ";", "if", "(", "op1", "==", "const0_rtx", "&&", "(", "TARGET_68020", "\|\|", "TARGET_COLDFIRE", "\|\|", "!", "ADDRESS_REG_P", "(", "op0", ")", ")", ")", "output_asm_insn", "(", "<STR_LIT>", "tst%.l %0", "<STR_LIT>", ",", "ops", ")", ";", "else", "if", "(", "GET_CODE", "(", "op0", ")", "==", "MEM", "&&", "GET_CODE", "(", "op1", ")", "==", "MEM", ")", "output_asm_insn", "(", "<STR_LIT>", "cmpm%.l %1,%0", "<STR_LIT>", ",", "ops", ")", ";", "else", "if", "(", "REG_P", "(", "op1", ")", "\|\|", "(", "!", "REG_P", "(", "op0", ")", "&&", "GET_CODE", "(", "op0", ")", "!=", "MEM", ")", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "cmp%.l %d0,%d1" ]
GCC	i386	MD	stmt_completion	CPU	615,088	[ "]", ")", ")", ")", "]" ]	[ "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	615,089	[ "<NUM_LIT>", ";" ]	[ "Register", "SIMachineFunctionInfo", "::", "addDispatchID", "(", "const", "SIRegisterInfo", "&", "TRI", ")", "{", "ArgInfo", ".", "DispatchID", "=", "ArgDescriptor", "::", "createRegister", "(", "TRI", ".", "getMatchingSuperReg", "(", "getNextUserSGPR", "(", ")", ",", "AMDGPU", "::", "sub0", ",", "&", "AMDGPU", "::", "SReg_64RegClass", ")", ")", ";", "NumUserSGPRs", "+=" ]
LLVM	ARM	CPP	next_suggestion	CPU	615,090	[ "}" ]	[ "void", "SetErr", "(", "int", "ErrCode", ")", "{", "Err", "=", "ErrCode", ";" ]
GCC	arm	CPP	next_suggestion	CPU	615,091	[ "}" ]	[ "if", "(", "optimize", ">", "<NUM_LIT>", "&&", "TREE_CONSTANT", "(", "decl", ")", ")", "SYMBOL_REF_FLAG", "(", "XEXP", "(", "rtl", ",", "<NUM_LIT>", ")", ")", "=", "<NUM_LIT>", ";", "default_encode_section_info", "(", "decl", ",", "rtl", ",", "first", ")", ";" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	615,092	[ "GR128Reg", ")", ";" ]	[ "bool", "isGR128", "(", ")", "const", "{", "return", "isReg", "(" ]
GCC	rs6000	CPP	next_suggestion	CPU	615,093	[ "}" ]	[ "extern", "_", "_", "inline", "int", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_cvtt_ss2si", "(", "_", "_", "m128", "_", "_", "A", ")", "{", "return", "_", "mm_cvttss_si32", "(", "_", "_", "A", ")", ";" ]
GCC	ia64	MD	stmt_completion	CPU	615,094	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "eq_attr" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	615,095	[ "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Pattern", "=", "pattern", ";", "let", "Itinerary", "=", "IIC_VectorOp", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "dt", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "OperandType", "=", "optype", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Switches", "=", "sw", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";" ]
GCC	i386	MD	program_repair	CPU	615,096	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM	CPP	stmt_completion	CPU	615,097	[ "(", ")", ";" ]	[ "bool", "ARMFrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "if", "(", "STI", ".", "hasV8_1MMainlineOps", "(", ")", "&&", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", "->", "isCmseNSEntryFunction", "(", ")", ")", "{", "CSI", ".", "emplace_back", "(", "ARM", "::", "FPCXTNS", ")", ";", "CSI", ".", "back", "(", ")", ".", "setRestored", "(", "false", ")", ";", "}", "const", "auto", "&", "AFI", "=", "", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", ".", "shouldSignReturnAddress", "(", ")", ")", "{", "CSI", ".", "insert", "(", "find_if", "(", "CSI", ",", "[", "=", "]", "(", "const", "auto", "&", "CS", ")", "{", "Register", "Reg", "=", "CS", ".", "getReg" ]
LLVM	XCore	CPP	next_suggestion	MPU	615,098	[ "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Op", ")", ";" ]	[ "SDValue", "XCoreTargetLowering", "::", "LowerJumpTable", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "PtrVT", "=", "Op", ".", "getValueType", "(", ")", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	615,099	[ "=", "vl", ";" ]	[ "int", "nvecs", "=", "n", ";", "list", "<", "int", ">", "stages", "=", "s", ";", "bit", "bit0", "=", "b", ";", "RegisterOperand", "VecList" ]

LLVM

X86

CPP

program_repair

CPU

615,000

[ "<FIXS>", "const", "X86FrameLowering", "*", "TFL", ";", "const", "X86Subtarget", "*", "STI", ";", "<FIXE>" ]

[ "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "X86 Optimize Call Frame", "<STR_LIT>", ";", "}", "const", "TargetInstrInfo", "*", "TII", ";", "<BUGS>", "const", "TargetFrameLowering", "*", "TFL", ";", "<BUGE>", "const", "MachineRegisterInfo", "*", "MRI", ";", "static", "char", "ID", ";", "}", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

615,001

[ "}" ]

[ "sgx_callsite_magic_index_public", "++", ";", "return", "<STR_LIT>", "__sgx_callsite_magic_public_", "<STR_LIT>", "+", "std", "::", "to_string", "(", "sgx_callsite_magic_index_public", "-", "<NUM_LIT>", ")", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

615,002

[ "SrcRegSize", ")", ";" ]

[ "const", "MCInstrDesc", "&", "Desc", "=", "get", "(", "Opc", ")", ";", "assert", "(", "Desc", ".", "NumOperands", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unary instruction expected.", "<STR_LIT>", ")", ";", "const", "MipsRegisterInfo", "*", "RI", "=", "&", "getRegisterInfo", "(", ")", ";", "unsigned", "DstRegSize", "=", "RI", "->", "getRegSizeInBits", "(", "*", "getRegClass", "(", "Desc", ",", "<NUM_LIT>", ",", "RI", ",", "MF", ")", ")", ";", "unsigned", "SrcRegSize", "=", "RI", "->", "getRegSizeInBits", "(", "*", "getRegClass", "(", "Desc", ",", "<NUM_LIT>", ",", "RI", ",", "MF", ")", ")", ";", "return", "std", "::", "make_pair", "(", "DstRegSize", ">", "SrcRegSize", ",", "DstRegSize", "<" ]

LLVM

BPF

CPP

code_generation

Virtual ISA

615,003

[ "void", "BPFRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected", "<STR_LIT>", ")", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isFI", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", "Instr doesn't have FrameIndex operand!", "<STR_LIT>", ")", ";", "}", "unsigned", "FrameReg", "=", "getFrameRegister", "(", "MF", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "i", ")", ".", "getIndex", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "unsigned", "reg", "=", "MI", ".", "getOperand", "(", "i", "-", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "++", "II", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "reg", ")", ".", "addReg", "(", "reg", ")", ".", "addImm", "(", "Offset", ")", ";", "return", ";", "}", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", "+", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "!", "isInt", "<", "<NUM_LIT>", ">", "(", "Offset", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", "bug in frame offset", "<STR_LIT>", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "unsigned", "reg", "=", "MI", ".", "getOperand", "(", "i", "-", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "BuildMI", "(", "MBB", ",", "++", "II", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "reg", ")", ".", "addReg", "(", "FrameReg", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "reg", ")", ".", "addReg", "(", "reg", ")", ".", "addImm", "(", "Offset", ")", ";", "MI", ".", "eraseFromParent", "(", ")", ";", "}", "else", "{", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "FrameReg", ",", "false", ")", ";", "MI", ".", "getOperand", "(", "i", "+", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "Offset", ")", ";", "}", "}" ]

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,004

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Vs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

mips

MD

stmt_completion

CPU

615,005

[ ")", "]" ]

[ "(", "unspec", ":", "P", "[", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_UNSHIFTED_HIGH", ")" ]

LLVM

Mips

CPP

code_generation

CPU

615,006

[ "bool", "MipsInstrInfo", "::", "HasForbiddenSlot", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "return", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", "!=", "<NUM_LIT>", ";", "}" ]

[ "Predicate", "to", "determine", "if", "an", "instruction", "has", "a", "forbidden", "slot", "." ]

LLVM

Alpha

CPP

program_repair

MPU

615,007

[ "<FIXS>", "void", "AlphaISel", "::", "MoveFP2Int", "(", "unsigned", "src", ",", "unsigned", "dst", ",", "bool", "isDouble", ")", "<FIXE>" ]

[ "}", "}", "<BUGS>", "void", "ISel", "::", "MoveFP2Int", "(", "unsigned", "src", ",", "unsigned", "dst", ",", "bool", "isDouble", ")", "<BUGE>", "{", "unsigned", "Opc", ";", "if", "(", "EnableAlphaFTOI", ")", "{" ]

LLVM

ARM

TD

stmt_completion

CPU

615,008

[ ">", ";" ]

[ "def", "VLD2q8Pseudo", ":", "VLDQQPseudo", "<", "IIC_VLD2x2", ">", ",", "Sched", "<", "[", "WriteVLD4", "]" ]

LLVM

ARM

CPP

stmt_completion

CPU

615,009

[ ")", "return", "false", ";" ]

[ "auto", "*", "Sub", "=", "cast", "<", "Instruction", ">", "(", "*", "I", "->", "users", "(", ")", ".", "begin", "(", ")", ")", ";", "return", "Sub", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "FSub", "&&", "Sub", "->", "getOperand", "(", "<NUM_LIT>", ")", "==", "I", ";", "}", ";", "auto", "IsSinker", "=", "[", "&", "]", "(", "Instruction", "*", "I", ",", "int", "Operand", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "FAdd", ":", "case", "Instruction", "::", "ICmp", ":", "case", "Instruction", "::", "FCmp", ":", "return", "true", ";", "case", "Instruction", "::", "FMul", ":", "return", "!", "IsFMSMul", "(", "I", ")", ";", "case", "Instruction", "::", "Sub", ":", "case", "Instruction", "::", "FSub", ":", "case", "Instruction", "::", "Shl", ":", "case", "Instruction", "::", "LShr", ":", "case", "Instruction", "::", "AShr", ":", "return", "Operand", "==", "<NUM_LIT>", ";", "default", ":", "return", "false", ";", "}", "}", ";", "int", "Op", "=", "<NUM_LIT>", ";", "if", "(", "!", "isa", "<", "ShuffleVectorInst", ">", "(", "I", "->", "getOperand", "(", "Op", ")", ")", ")", "Op", "=", "<NUM_LIT>", ";", "if", "(", "!", "IsSinker", "(", "I", ",", "Op", ")", ")", "return", "false", ";", "if", "(", "!", "match", "(", "I", "->", "getOperand", "(", "Op", ")", ",", "m_ShuffleVector", "(", "m_InsertElement", "(", "m_Undef", "(", ")", ",", "m_Value", "(", ")", ",", "m_ZeroInt", "(", ")", ")", ",", "m_Undef", "(", ")", ",", "m_ZeroMask", "(", ")", ")", ")", ")", "{", "return", "false", ";", "}", "Instruction", "*", "Shuffle", "=", "cast", "<", "Instruction", ">", "(", "I", "->", "getOperand", "(", "Op", ")", ")", ";", "for", "(", "Use", "&", "U", ":", "Shuffle", "->", "uses", "(", ")", ")", "{", "Instruction", "*", "Insn", "=", "cast", "<", "Instruction", ">", "(", "U", ".", "getUser", "(", ")", ")", ";", "if", "(", "!", "IsSinker", "(", "Insn", ",", "U", ".", "getOperandNo", "(", ")", ")" ]

GCC

pdp11

MD

stmt_completion

MPU

615,010

[ "(", "const_string", "<STR_LIT>", ")", ")" ]

[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

ARM

CPP

stmt_completion

CPU

615,011

[ "Ops", ")", ";" ]

[ "SDValue", "RegClass", "=", "CurDAG", "->", "getTargetConstant", "(", "ARM", "::", "QPRRegClassID", ",", "MVT", "::", "i32", ")", ";", "SDValue", "SubReg0", "=", "CurDAG", "->", "getTargetConstant", "(", "ARM", "::", "dsub_0", ",", "MVT", "::", "i32", ")", ";", "SDValue", "SubReg1", "=", "CurDAG", "->", "getTargetConstant", "(", "ARM", "::", "dsub_1", ",", "MVT", "::", "i32", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "RegClass", ",", "V0", ",", "SubReg0", ",", "V1", ",", "SubReg1", "}", ";", "return", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "REG_SEQUENCE", ",", "dl", ",", "VT", "," ]

GCC

sh

MD

stmt_completion

CPU

615,012

[ ")", "(", "const_int", "<NUM_LIT>", ")" ]

[ "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>" ]

LLVM

FISC

CPP

next_suggestion

CPU

615,013

[ "return", "Op", ";" ]

[ "auto", "Op", "=", "make_unique", "<", "FISCOperand", ">", "(", "k_Token", ")", ";", "Op", "->", "Tok", ".", "Data", "=", "Str", ".", "data", "(", ")", ";", "Op", "->", "Tok", ".", "Length", "=", "Str", ".", "size", "(", ")", ";", "Op", "->", "StartLoc", "=", "S", ";", "Op", "->", "EndLoc", "=", "S", ";" ]

LLVM

Hexagon

CPP

code_generation

DSP

615,014

[ "bool", "VLIWResourceModel", "::", "isResourceAvailable", "(", "SUnit", "*", "SU", ",", "bool", "IsTop", ")", "{", "if", "(", "!", "SU", "||", "!", "SU", "->", "getInstr", "(", ")", ")", "return", "false", ";", "switch", "(", "SU", "->", "getInstr", "(", ")", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "if", "(", "!", "ResourcesModel", "->", "canReserveResources", "(", "*", "SU", "->", "getInstr", "(", ")", ")", ")", "return", "false", ";", "case", "TargetOpcode", "::", "EXTRACT_SUBREG", ":", "case", "TargetOpcode", "::", "INSERT_SUBREG", ":", "case", "TargetOpcode", "::", "SUBREG_TO_REG", ":", "case", "TargetOpcode", "::", "REG_SEQUENCE", ":", "case", "TargetOpcode", "::", "IMPLICIT_DEF", ":", "case", "TargetOpcode", "::", "COPY", ":", "case", "TargetOpcode", "::", "INLINEASM", ":", "break", ";", "}", "MachineBasicBlock", "*", "MBB", "=", "SU", "->", "getInstr", "(", ")", "->", "getParent", "(", ")", ";", "auto", "&", "QST", "=", "MBB", "->", "getParent", "(", ")", "->", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ";", "const", "auto", "&", "QII", "=", "*", "QST", ".", "getInstrInfo", "(", ")", ";", "if", "(", "IsTop", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Packet", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "hasDependence", "(", "Packet", "[", "i", "]", ",", "SU", ",", "QII", ")", ")", "return", "false", ";", "}", "else", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Packet", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "if", "(", "hasDependence", "(", "SU", ",", "Packet", "[", "i", "]", ",", "QII", ")", ")", "return", "false", ";", "}", "return", "true", ";", "}" ]

[ "Check", "if", "scheduling", "of", "this", "SU", "is", "possible", "in", "the", "current", "packet", "." ]

LLVM

X86

CPP

stmt_completion

CPU

615,015

[ "DAG", ")", ";" ]

[ "assert", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "VT", "&&", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", "==", "VT", "&&", "<STR_LIT>", "Unexpected VTs!", "<STR_LIT>", ")", ";", "assert", "(", "(", "VT", ".", "is256BitVector", "(", ")", "||", "VT", ".", "is512BitVector", "(", ")", ")", "&&", "<STR_LIT>", "Unsupported VT!", "<STR_LIT>", ")", ";", "return", "splitVectorOp", "(", "Op", "," ]

GCC

xtensa

CPP

next_suggestion

MPU

615,016

[ "}" ]

[ "static", "unsigned", "int", "xtensa_hard_regno_nregs", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "FP_REG_P", "(", "regno", ")", ")", "return", "CEIL", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "UNITS_PER_FPREG", ")", ";", "return", "CEIL", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "UNITS_PER_WORD", ")", ";" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

615,017

[ "SDValue", "ExWord", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "i32", ",", "{", "VecV", ",", "ByteIdx", "}", ")", ";" ]

[ "SDValue", "HexagonTargetLowering", "::", "extractHvxElementReg", "(", "SDValue", "VecV", ",", "SDValue", "IdxV", ",", "const", "SDLoc", "&", "dl", ",", "MVT", "ResTy", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MVT", "ElemTy", "=", "ty", "(", "VecV", ")", ".", "getVectorElementType", "(", ")", ";", "unsigned", "ElemWidth", "=", "ElemTy", ".", "getSizeInBits", "(", ")", ";", "assert", "(", "ElemWidth", ">=", "<NUM_LIT>", "&&", "ElemWidth", "<=", "<NUM_LIT>", ")", ";", "(", "void", ")", "ElemWidth", ";", "SDValue", "ByteIdx", "=", "convertToByteIndex", "(", "IdxV", ",", "ElemTy", ",", "DAG", ")", ";" ]

GCC

rs6000

MD

next_suggestion

CPU

615,018

[ "(", "abs", ":", "SFDF", "(", "match_operand", ":", "SFDF", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SFDF", "<NUM_LIT>", "<STR_LIT>", ")" ]

LLVM

X86

CPP

stmt_completion

CPU

615,019

[ "FPDiff", ";" ]

[ "unsigned", "X86RegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "unsigned", "FPDiff", "=", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "switch", "(", "RC", "->", "getID", "(", ")", ")", "{", "default", ":", "return", "<NUM_LIT>", ";", "case", "X86", "::", "GR32RegClassID", ":", "return", "<NUM_LIT>", "-", "FPDiff", ";", "case", "X86", "::", "GR64RegClassID", ":", "return", "<NUM_LIT>", "-" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,020

[ "}" ]

[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isMoveImm", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

LLVM

Mips

CPP

program_repair

CPU

615,021

[ "<FIXS>", "return", "StackOffset", "::", "getFixed", "(", "MFI", ".", "getObjectOffset", "(", "FI", ")", "+", "MFI", ".", "getStackSize", "(", ")", "-", "getOffsetOfLocalArea", "(", ")", "+", "MFI", ".", "getOffsetAdjustment", "(", ")", ")", ";", "<FIXE>" ]

[ "elseFrameReg", "=", "hasBP", "(", "MF", ")", "?", "ABI", ".", "GetBasePtr", "(", ")", ":", "ABI", ".", "GetStackPtr", "(", ")", ";", "<BUGS>", "return", "MFI", ".", "getObjectOffset", "(", "FI", ")", "+", "MFI", ".", "getStackSize", "(", ")", "-", "getOffsetOfLocalArea", "(", ")", "+", "MFI", ".", "getOffsetAdjustment", "(", ")", ";", "<BUGE>", "}", "bool", "MipsSEFrameLowering", "::", "spillCalleeSavedRegisters", "(" ]

GCC

rs6000

CPP

next_suggestion

CPU

615,022

[ "if", "(", "nvreg", ">", "<NUM_LIT>", ")", "return", "false", ";" ]

[ "if", "(", "TARGET_ALTIVEC_ABI", "&&", "TARGET_ALTIVEC_VRSAVE", "&&", "!", "(", "decl", "&&", "decl", "==", "current_function_decl", ")", ")", "{", "function_args_iterator", "args_iter", ";", "tree", "type", ";", "int", "nvreg", "=", "<NUM_LIT>", ";", "FOREACH_FUNCTION_ARGS", "(", "fntype", ",", "type", ",", "args_iter", ")", "if", "(", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", "&&", "ALTIVEC_OR_VSX_VECTOR_MODE", "(", "TYPE_MODE", "(", "type", ")", ")", ")", "nvreg", "++", ";", "FOREACH_FUNCTION_ARGS", "(", "TREE_TYPE", "(", "current_function_decl", ")", ",", "type", ",", "args_iter", ")", "if", "(", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", "&&", "ALTIVEC_OR_VSX_VECTOR_MODE", "(", "TYPE_MODE", "(", "type", ")", ")", ")", "nvreg", "--", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

615,023

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zm", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Zm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz8_64", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "wide", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pg", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

615,024

[ "::", "OR", ":" ]

[ "if", "(", "ISD", "==", "ISD", "::", "SDIV", "&&", "Opd2Info", "==", "TargetTransformInfo", "::", "OK_UniformConstantValue", "&&", "Opd2PropInfo", "==", "TargetTransformInfo", "::", "OP_PowerOf2", ")", "{", "unsigned", "Cost", "=", "getArithmeticInstrCost", "(", "Instruction", "::", "Add", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "Sub", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "Select", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "Cost", "+=", "getArithmeticInstrCost", "(", "Instruction", "::", "AShr", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "TargetTransformInfo", "::", "OP_None", ",", "TargetTransformInfo", "::", "OP_None", ")", ";", "return", "Cost", ";", "}", "switch", "(", "ISD", ")", "{", "default", ":", "return", "BaseT", "::", "getArithmeticInstrCost", "(", "Opcode", ",", "Ty", ",", "Opd1Info", ",", "Opd2Info", ",", "Opd1PropInfo", ",", "Opd2PropInfo", ")", ";", "case", "ISD", "::", "ADD", ":", "case", "ISD", "::", "MUL", ":", "case", "ISD", "::", "XOR", ":", "case", "ISD" ]

LLVM

Mips

TD

program_repair

CPU

615,025

[ "<FIXS>", "Requires", "[", "HasBitCount", ",", "HasStandardEncoding", "]", ">", "{", "<FIXE>" ]

[ "FR", "<NUM_LIT>", ",", "func", ",", "(", "outs", "RC", ":", "$", "rd", ")", ",", "(", "ins", "RC", ":", "$", "rs", ")", ",", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ",", "[", "(", "set", "RC", ":", "$", "rd", ",", "(", "ctlz", "(", "not", "RC", ":", "$", "rs", ")", ")", ")", "]", ",", "IIAlu", ">", ",", "<BUGS>", "Requires", "[", "HasBitCount", "]", ">", "{", "<BUGE>", "let", "shamt", "=", "<NUM_LIT>", ";", "let", "rt", "=", "rd", ";", "}" ]

GCC

aarch64

MD

next_suggestion

CPU

615,026

[ "<STR_LIT>" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "<", "VWIDE", ">", "<NUM_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "<", "VWIDE", ">", "(", "sign_extend", ":", "<", "VWIDE", ">", "(", "match_operand", ":", "VD_BHSI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "<", "VWIDE", ">", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

LLVM

ARM

TD

next_suggestion

CPU

615,027

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "class", "MVE_VMINMAXV", "<", "string", "iname", ",", "string", "suffix", ",", "bit", "U", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "bit", "bit_17", ",", "bit", "bit_7", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "MVE_rDest", "<", "(", "outs", "rGPR", ":", "$", "RdaDest", ")", ",", "(", "ins", "rGPR", ":", "$", "RdaSrc", ",", "MQPR", ":", "$", "Qm", ")", ",", "NoItinerary", ",", "iname", ",", "suffix", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "pattern", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Qm", ";", "bits", "<", "<NUM_LIT>", ">", "RdaDest", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "U", ";" ]

LLVM

XCore

CPP

next_suggestion

MPU

615,028

[ "return", "(", "msksize", ">=", "<NUM_LIT>", "&&", "msksize", "<=", "<NUM_LIT>", ")", "||", "msksize", "==", "<NUM_LIT>", "||", "msksize", "==", "<NUM_LIT>", "||", "msksize", "==", "<NUM_LIT>", ";" ]

[ "return", "false", ";", "}", "int", "msksize", "=", "<NUM_LIT>", "-", "countLeadingZeros", "(", "value", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,029

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isPredNew", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "src1", ";", "bits", "<", "<NUM_LIT>", ">", "src2", ";", "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "offsetBits", ";", "let", "isPredicatedNew", "=", "isPredNew", ";", "let", "isPredicatedFalse", "=", "isPredNot", ";", "string", "ImmOpStr", "=", "!", "cast", "<", "string", ">", "(", "ImmOp", ")", ";", "let", "offsetBits", "=", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ")", ")", ")", ";", "let", "hasNewValue", "=", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MajOp", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src2", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

sh

MD

next_suggestion

CPU

615,030

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "mem", ":", "SI", "(", "pre_dec", ":", "SI", "(", "reg", ":", "SI", "SP_REG", ")", ")", ")" ]

LLVM

VE

CPP

next_suggestion

CPU

615,031

[ "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";" ]

[ "if", "(", "NumBytes", ">=", "-", "<NUM_LIT>", "&&", "NumBytes", "<", "<NUM_LIT>", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "NumBytes", ")", ";", "return", ";", "}", "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "Lo_32", "(", "NumBytes", ")", ")", ";" ]

LLVM

BPF

CPP

stmt_completion

Virtual ISA

615,032

[ ",", "JNE", ")", ";" ]

[ "MachineFunction", "::", "iterator", "I", "=", "++", "BB", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "*", "ThisMBB", "=", "BB", ";", "MachineFunction", "*", "F", "=", "BB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "Copy0MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "Copy1MBB", "=", "F", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "F", "->", "insert", "(", "I", ",", "Copy0MBB", ")", ";", "F", "->", "insert", "(", "I", ",", "Copy1MBB", ")", ";", "Copy1MBB", "->", "splice", "(", "Copy1MBB", "->", "begin", "(", ")", ",", "BB", ",", "std", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "Copy1MBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "BB", "->", "addSuccessor", "(", "Copy0MBB", ")", ";", "BB", "->", "addSuccessor", "(", "Copy1MBB", ")", ";", "int", "CC", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "int", "NewCC", ";", "switch", "(", "CC", ")", "{", "case", "ISD", "::", "X", ":", "\\", "if", "(", "is32BitCmp", "&&", "HasJmp32", ")", "\\", "NewCC", "=", "isSelectRROp", "?", "<STR_LIT>", "::", "<STR_LIT>", "#", "#", "_", "rr_32", ":", "<STR_LIT>", "::", "<STR_LIT>", "#", "#", "_", "ri_32", ";", "\\", "else", "\\", "NewCC", "=", "isSelectRROp", "?", "<STR_LIT>", "::", "<STR_LIT>", "#", "#", "_", "rr", ":", "<STR_LIT>", "::", "<STR_LIT>", "#", "#", "_", "ri", ";", "\\", "break", "SET_NEWCC", "(", "SETGT", ",", "JSGT", ")", ";", "SET_NEWCC", "(", "SETUGT", ",", "JUGT", ")", ";", "SET_NEWCC", "(", "SETGE", ",", "JSGE", ")", ";", "SET_NEWCC", "(", "SETUGE", ",", "JUGE", ")", ";", "SET_NEWCC", "(", "SETEQ", ",", "JEQ", ")", ";", "SET_NEWCC", "(", "SETNE" ]

GCC

m68hc11

CPP

next_suggestion

MPU

615,033

[ "for", "(", "i", "=", "SOFT_REG_FIRST", "+", "m68hc11_soft_reg_count", ";", "i", "<", "SOFT_REG_LAST", ";", "i", "++", ")", "{" ]

[ "int", "i", ";", "if", "(", "m68hc11_soft_reg_count", ">", "SOFT_REG_LAST", "-", "SOFT_REG_FIRST", ")", "m68hc11_soft_reg_count", "=", "SOFT_REG_LAST", "-", "SOFT_REG_FIRST", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

615,034

[ "let", "Predicates", "=", "[", "HasFullFP16", "]", ";" ]

[ "def", "Hrrr", ":", "BaseThreeOperandFPData", "<", "isNegated", ",", "isSub", ",", "FPR16", ",", "asm", ",", "[", "(", "set", "(", "f16", "FPR16", ":", "$", "Rd", ")", ",", "(", "node", "(", "f16", "FPR16", ":", "$", "Rn", ")", ",", "(", "f16", "FPR16", ":", "$", "Rm", ")", ",", "(", "f16", "FPR16", ":", "$", "Ra", ")", ")", ")", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

615,035

[ "if", "(", "LT", ".", "second", ".", "isFloatingPoint", "(", ")", ")", "return", "LT", ".", "first", "+", "FloatFactor", "*", "getTypeNumElements", "(", "Ty", ")", ";" ]

[ "if", "(", "Ty", "->", "isVectorTy", "(", ")", ")", "{", "std", "::", "pair", "<", "InstructionCost", ",", "MVT", ">", "LT", "=", "TLI", ".", "getTypeLegalizationCost", "(", "DL", ",", "Ty", ")", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

615,036

[ "Operands", ",", "false", ")", ";" ]

[ "cvtDPP", "(", "Inst", "," ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

615,037

[ "auto", "SearchStartPt", "=", "ThrowingCall", "?", "MachineBasicBlock", "::", "iterator", "(", "ThrowingCall", ")", ":", "Header", "->", "getFirstTerminator", "(", ")", ";" ]

[ "break", ";", "}", "}", "}", "SmallPtrSet", "<", "const", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "BeforeSet", ";", "SmallPtrSet", "<", "const", "MachineInstr", "*", ",", "<NUM_LIT>", ">", "AfterSet", ";", "for", "(", "const", "auto", "&", "MI", ":", "*", "Header", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "WebAssembly", "::", "LOOP", ")", "{", "auto", "*", "LoopBottom", "=", "BeginToEnd", "[", "&", "MI", "]", "->", "getParent", "(", ")", "->", "getPrevNode", "(", ")", ";", "if", "(", "MBB", ".", "getNumber", "(", ")", ">", "LoopBottom", "->", "getNumber", "(", ")", ")", "AfterSet", ".", "insert", "(", "&", "MI", ")", ";", "else", "BeforeSet", ".", "insert", "(", "&", "MI", ")", ";", "}", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "WebAssembly", "::", "BLOCK", "||", "MI", ".", "getOpcode", "(", ")", "==", "WebAssembly", "::", "TRY", ")", "AfterSet", ".", "insert", "(", "&", "MI", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "WebAssembly", "::", "END_BLOCK", "||", "MI", ".", "getOpcode", "(", ")", "==", "WebAssembly", "::", "END_LOOP", "||", "MI", ".", "getOpcode", "(", ")", "==", "WebAssembly", "::", "END_TRY", ")", "BeforeSet", ".", "insert", "(", "&", "MI", ")", ";", "if", "(", "MI", ".", "isTerminator", "(", ")", ")", "AfterSet", ".", "insert", "(", "&", "MI", ")", ";", "}", "MachineInstr", "*", "ThrowingCall", "=", "nullptr", ";", "if", "(", "MBB", ".", "isPredecessor", "(", "Header", ")", ")", "{", "auto", "TermPos", "=", "Header", "->", "getFirstTerminator", "(", ")", ";", "if", "(", "TermPos", "==", "Header", "->", "end", "(", ")", "||", "TermPos", "->", "getOpcode", "(", ")", "!=", "WebAssembly", "::", "RETHROW", ")", "{", "for", "(", "auto", "&", "MI", ":", "reverse", "(", "*", "Header", ")", ")", "{", "if", "(", "MI", ".", "isCall", "(", ")", ")", "{", "AfterSet", ".", "insert", "(", "&", "MI", ")", ";", "ThrowingCall", "=", "&", "MI", ";", "if", "(", "MI", ".", "getIterator", "(", ")", "!=", "Header", "->", "begin", "(", ")", "&&", "std", "::", "prev", "(", "MI", ".", "getIterator", "(", ")", ")", "->", "isEHLabel", "(", ")", ")", "{", "AfterSet", ".", "insert", "(", "&", "*", "std", "::", "prev", "(", "MI", ".", "getIterator", "(", ")", ")", ")", ";", "ThrowingCall", "=", "&", "*", "std", "::", "prev", "(", "MI", ".", "getIterator", "(", ")", ")", ";", "}", "break", ";", "}", "}", "}", "}" ]

GCC

aarch64

MD

next_suggestion

CPU

615,038

[ "(", "unspec", ":", "BLK", "[", "(", "match_operand", ":", "VSTRUCT_2QD", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

rs6000

MD

program_repair

CPU

615,039

[ "<FIXS>", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>" ]

[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "DI", "(", "ashift", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<BUGS>", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

rs6000

MD

stmt_completion

CPU

615,040

[ ")", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "CC", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "compare", ":", "CC", "(", "plus", ":", "GPR", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "clobber", "(", "reg", ":", "GPR", "CA_REGNO", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "plus", ":", "GPR", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")" ]

LLVM

Hexagon

TD

stmt_completion

DSP

615,041

[ "=", "<NUM_LIT>", ";" ]

[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable" ]

GCC

i386

CPP

code_generation

CPU

615,042

[ "int", "ix86_local_alignment", "(", "tree", "type", ",", "int", "align", ")", "{", "if", "(", "TARGET_64BIT", ")", "{", "if", "(", "AGGREGATE_TYPE_P", "(", "type", ")", "&&", "TYPE_SIZE", "(", "type", ")", "&&", "TREE_CODE", "(", "TYPE_SIZE", "(", "type", ")", ")", "==", "INTEGER_CST", "&&", "(", "TREE_INT_CST_LOW", "(", "TYPE_SIZE", "(", "type", ")", ")", ">=", "<NUM_LIT>", "||", "TREE_INT_CST_HIGH", "(", "TYPE_SIZE", "(", "type", ")", ")", ")", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}", "if", "(", "TREE_CODE", "(", "type", ")", "==", "ARRAY_TYPE", ")", "{", "if", "(", "TYPE_MODE", "(", "TREE_TYPE", "(", "type", ")", ")", "==", "DFmode", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "ALIGN_MODE_128", "(", "TYPE_MODE", "(", "TREE_TYPE", "(", "type", ")", ")", ")", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "TREE_CODE", "(", "type", ")", "==", "COMPLEX_TYPE", ")", "{", "if", "(", "TYPE_MODE", "(", "type", ")", "==", "DCmode", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "TYPE_MODE", "(", "type", ")", "==", "XCmode", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "(", "TREE_CODE", "(", "type", ")", "==", "RECORD_TYPE", "||", "TREE_CODE", "(", "type", ")", "==", "UNION_TYPE", "||", "TREE_CODE", "(", "type", ")", "==", "QUAL_UNION_TYPE", ")", "&&", "TYPE_FIELDS", "(", "type", ")", ")", "{", "if", "(", "DECL_MODE", "(", "TYPE_FIELDS", "(", "type", ")", ")", "==", "DFmode", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "ALIGN_MODE_128", "(", "DECL_MODE", "(", "TYPE_FIELDS", "(", "type", ")", ")", ")", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "TREE_CODE", "(", "type", ")", "==", "REAL_TYPE", "||", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", "||", "TREE_CODE", "(", "type", ")", "==", "INTEGER_TYPE", ")", "{", "if", "(", "TYPE_MODE", "(", "type", ")", "==", "DFmode", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "ALIGN_MODE_128", "(", "TYPE_MODE", "(", "type", ")", ")", "&&", "align", "<", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "}", "return", "align", ";", "}" ]

[ "Compute", "the", "alignment", "for", "a", "local", "variable", ".", "TYPE", "is", "the", "data", "type", ",", "and", "ALIGN", "is", "the", "alignment", "that", "the", "object", "would", "ordinarily", "have", ".", "The", "value", "of", "this", "macro", "is", "used", "instead", "of", "that", "alignment", "to", "align", "the", "object", "." ]

LLVM

ARM

CPP

next_suggestion

CPU

615,043

[ "}" ]

[ "bool", "isTargetHardFloat", "(", ")", "const", "{", "return", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "MuslEABIHF", "||", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "EABIHF", "||", "(", "TargetTriple", ".", "isOSBinFormatMachO", "(", ")", "&&", "TargetTriple", ".", "getSubArch", "(", ")", "==", "Triple", "::", "ARMSubArch_v7em", ")", "||", "TargetTriple", ".", "isOSWindows", "(", ")", "||", "TargetABI", "==", "ARMBaseTargetMachine", "::", "ARM_ABI_AAPCS16", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,044

[ "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "WordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

615,045

[ ")", ")", ";" ]

[ "if", "(", "Version", ".", "Major", ">=", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "if", "(", "WavesPerEU", ">=", "getMaxWavesPerEU", "(", "STI", ")", ")", "return", "<NUM_LIT>", ";", "unsigned", "MinNumSGPRs", "=", "getTotalNumSGPRs", "(", "STI", ")", "/", "(", "WavesPerEU", "+", "<NUM_LIT>", ")", ";", "if", "(", "STI", "->", "getFeatureBits", "(", ")", ".", "test", "(", "FeatureTrapHandler", ")", ")", "MinNumSGPRs", "-=", "std", "::", "min", "(", "MinNumSGPRs", ",", "(", "unsigned", ")", "TRAP_NUM_SGPRS", ")", ";", "MinNumSGPRs", "=", "alignDown", "(", "MinNumSGPRs", ",", "getSGPRAllocGranule", "(", "STI", ")", ")", "+", "<NUM_LIT>", ";", "return", "std", "::", "min", "(", "MinNumSGPRs", ",", "getAddressableNumSGPRs", "(", "STI" ]

LLVM

PowerPC

TD

stmt_completion

CPU

615,046

[ "=", "<STR_LIT>", ";" ]

[ "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "PPCS17ImmAsmOperand", ";", "let", "DecoderMethod" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,047

[ "let", "isCommutable", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";" ]

LLVM

Sparc

CPP

stmt_completion

CPU

615,048

[ "<STR_LIT>", "sret virtual register not created in the entry block", "<STR_LIT>", ")", ";" ]

[ "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", "(", "<NUM_LIT>", ",", "Chain", ")", ";", "RetOps", ".", "push_back", "(", "SDValue", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "realRVLocIdx", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ",", "++", "realRVLocIdx", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "i", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", "Can only return in registers!", "<STR_LIT>", ")", ";", "SDValue", "Arg", "=", "OutVals", "[", "realRVLocIdx", "]", ";", "if", "(", "VA", ".", "needsCustom", "(", ")", ")", "{", "assert", "(", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "v2i32", ")", ";", "SDValue", "Part0", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "MVT", "::", "i32", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "getVectorIdxTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";", "SDValue", "Part1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "MVT", "::", "i32", ",", "Arg", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "getVectorIdxTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ")", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Part0", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "VA", "=", "RVLocs", "[", "++", "i", "]", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Part1", ",", "Flag", ")", ";", "}", "else", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "unsigned", "RetAddrOffset", "=", "<NUM_LIT>", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasStructRetAttr", "(", ")", ")", "{", "SparcMachineFunctionInfo", "*", "SFI", "=", "MF", ".", "getInfo", "<", "SparcMachineFunctionInfo", ">", "(", ")", ";", "unsigned", "Reg", "=", "SFI", "->", "getSRetReturnReg", "(", ")", ";", "if", "(", "!", "Reg", ")", "llvm_unreachable", "(" ]

GCC

tilepro

MD

stmt_completion

VLIW

615,049

[ "SI" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":" ]

GCC

arm

CPP

stmt_completion

CPU

615,050

[ "_", "a", ";" ]

[ "vreinterpret_bf16_s32", "(", "int32x2_t", "_", "_", "a", ")", "{", "return", "(", "bfloat16x4_t", ")", "_" ]

LLVM

TGSI

CPP

stmt_completion

Virtual ISA

615,051

[ "<STR_LIT>", ")", ";" ]

[ "MachineInstr", "*", "BranchMI", "=", "getLoopendBlockBranchInstr", "(", "ExitingMBB", ")", ";", "assert", "(", "BranchMI", "&&", "isCondBranch", "(", "BranchMI", ")", ")", ";", "DebugLoc", "DL", "=", "BranchMI", "->", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "*", "TrueBranch", "=", "getTrueBranch", "(", "BranchMI", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "=", "BranchMI", ";", "if", "(", "TrueBranch", "!=", "LandMBB", ")", "reversePredicateSetter", "(", "I", ",", "*", "I", "->", "getParent", "(", ")", ")", ";", "insertCondBranchBefore", "(", "ExitingMBB", ",", "I", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ")", ";", "insertInstrBefore", "(", "I", ",", "<STR_LIT>", "::" ]

LLVM

X86

CPP

code_generation

CPU

615,052

[ "static", "void", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "StackPtr", ",", "int64_t", "NumBytes", ",", "bool", "Is64BitTarget", ",", "bool", "Is64BitStackPtr", ",", "bool", "UseLEA", ",", "const", "TargetInstrInfo", "&", "TII", ",", "const", "TargetRegisterInfo", "&", "TRI", ")", "{", "bool", "isSub", "=", "NumBytes", "<", "<NUM_LIT>", ";", "uint64_t", "Offset", "=", "isSub", "?", "-", "NumBytes", ":", "NumBytes", ";", "unsigned", "Opc", ";", "if", "(", "UseLEA", ")", "Opc", "=", "getLEArOpcode", "(", "Is64BitStackPtr", ")", ";", "else", "Opc", "=", "isSub", "?", "getSUBriOpcode", "(", "Is64BitStackPtr", ",", "Offset", ")", ":", "getADDriOpcode", "(", "Is64BitStackPtr", ",", "Offset", ")", ";", "uint64_t", "Chunk", "=", "(", "<NUM_LIT>", "LL", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MBBI", ")", ";", "while", "(", "Offset", ")", "{", "if", "(", "Offset", ">", "Chunk", ")", "{", "unsigned", "Reg", "=", "<NUM_LIT>", ";", "if", "(", "isSub", "&&", "!", "isEAXLiveIn", "(", "*", "MBB", ".", "getParent", "(", ")", ")", ")", "Reg", "=", "(", "unsigned", ")", "(", "Is64BitTarget", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ")", ";", "else", "Reg", "=", "findDeadCallerSavedReg", "(", "MBB", ",", "MBBI", ",", "TRI", ",", "Is64BitTarget", ")", ";", "if", "(", "Reg", ")", "{", "Opc", "=", "Is64BitTarget", "?", "X86", "::", "MOV64ri", ":", "X86", "::", "MOV32ri", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "Reg", ")", ".", "addImm", "(", "Offset", ")", ";", "Opc", "=", "isSub", "?", "getSUBrrOpcode", "(", "Is64BitTarget", ")", ":", "getADDrrOpcode", "(", "Is64BitTarget", ")", ";", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addReg", "(", "Reg", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "Offset", "=", "<NUM_LIT>", ";", "continue", ";", "}", "}", "uint64_t", "ThisVal", "=", "(", "Offset", ">", "Chunk", ")", "?", "Chunk", ":", "Offset", ";", "if", "(", "ThisVal", "==", "(", "Is64BitTarget", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", "{", "unsigned", "Reg", "=", "isSub", "?", "(", "unsigned", ")", "(", "Is64BitTarget", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ")", ":", "findDeadCallerSavedReg", "(", "MBB", ",", "MBBI", ",", "TRI", ",", "Is64BitTarget", ")", ";", "if", "(", "Reg", ")", "{", "Opc", "=", "isSub", "?", "(", "Is64BitTarget", "?", "X86", "::", "PUSH64r", ":", "X86", "::", "PUSH32r", ")", ":", "(", "Is64BitTarget", "?", "X86", "::", "POP64r", ":", "X86", "::", "POP32r", ")", ";", "MachineInstr", "*", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ")", ".", "addReg", "(", "Reg", ",", "getDefRegState", "(", "!", "isSub", ")", "|", "getUndefRegState", "(", "isSub", ")", ")", ";", "if", "(", "isSub", ")", "MI", "->", "setFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "Offset", "-=", "ThisVal", ";", "continue", ";", "}", "}", "MachineInstr", "*", "MI", "=", "nullptr", ";", "if", "(", "UseLEA", ")", "{", "MI", "=", "addRegOffset", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ",", "StackPtr", ",", "false", ",", "isSub", "?", "-", "ThisVal", ":", "ThisVal", ")", ";", "}", "else", "{", "MI", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Opc", ")", ",", "StackPtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "addImm", "(", "ThisVal", ")", ";", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";", "}", "if", "(", "isSub", ")", "MI", "->", "setFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "Offset", "-=", "ThisVal", ";", "}", "}" ]

[ "Emit", "a", "series", "of", "instructions", "to", "increment", "/", "decrement", "the", "stack", "pointer", "by", "a", "constant", "value", "." ]

LLVM

Hexagon

TD

stmt_completion

DSP

615,053

[ ">", "{" ]

[ "def", "s11_0Imm", ":", "Operand", "<", "i32" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,054

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

LLVM

ARM64

TD

stmt_completion

CPU

615,055

[ ")", ")", ",", "(", "LDURHHi", "am_unscaled16", ":", "$", "addr", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "i32", "(", "zextloadi16", "am_unscaled16", ":", "$", "addr" ]

LLVM

ARM64

TD

next_suggestion

CPU

615,056

[ "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]

[ "class", "neg_addsub_shifted_imm", "<", "ValueType", "Ty", ">", ":", "Operand", "<", "Ty", ">", ",", "ComplexPattern", "<", "Ty", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "imm", "]", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]

GCC

csky

MD

next_suggestion

CPU

615,057

[ "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC", "<NUM_LIT>", ")", "(", "le", ":", "CC", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Cpu0

CPP

next_suggestion

CPU

615,058

[ "}" ]

[ "for", "(", "++", "Inst", ";", "Inst", "!=", "Seq", ".", "end", "(", ")", ";", "++", "Inst", ")", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "Inst", "->", "Opc", ")", ",", "ATReg", ")", ".", "addReg", "(", "ATReg", ")", ".", "addImm", "(", "SignExtend64", "<", "<NUM_LIT>", ">", "(", "Inst", "->", "ImmOpnd", ")", ")", ";", "BuildMI", "(", "MBB", ",", "II", ",", "DL", ",", "TII", ".", "get", "(", "ADDu", ")", ",", "Reg", ")", ".", "addReg", "(", "Reg", ")", ".", "addReg", "(", "ATReg", ")", ";" ]

GCC

pa

MD

stmt_completion

CPU

615,059

[ "match_code", "<STR_LIT>", ")" ]

[ "(", "and", "(" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

615,060

[ "(", ")", ";" ]

[ "switch", "(", "Operand", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "ANY_EXTEND", ":", "case", "ISD", "::", "SIGN_EXTEND", ":", "case", "ISD", "::", "ZERO_EXTEND", ":", "{", "auto", "OpVT", "=", "Operand", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "return", "!", "OpVT", ".", "isVector", "(", ")", "&&", "OpVT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ";", "}", "case", "ISD", "::", "LOAD", ":", "{", "LoadSDNode", "*", "L", "=", "cast", "<", "LoadSDNode", ">", "(", "Operand", ".", "getNode", "(", ")", ")", ";", "auto", "ExtType", "=", "cast", "<", "LoadSDNode", ">", "(", "L", ")", "->", "getExtensionType", "(", ")", ";", "if", "(", "ExtType", "==", "ISD", "::", "ZEXTLOAD", "||", "ExtType", "==", "ISD", "::", "SEXTLOAD", "||", "ExtType", "==", "ISD", "::", "EXTLOAD", ")", "{", "auto", "MemVT", "=", "L", "->", "getMemoryVT" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

615,061

[ "}" ]

[ "AMDGPUAsmParser", "::", "OperandMatchResultTy", "AMDGPUAsmParser", "::", "parseGLC", "(", "OperandVector", "&", "Operands", ")", "{", "return", "parseNamedBit", "(", "<STR_LIT>", "glc", "<STR_LIT>", ",", "Operands", ")", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

615,062

[ "SDValue", "HiMLALResult", "(", "MLALNode", ".", "getNode", "(", ")", ",", "<NUM_LIT>", ")", ";" ]

[ "SDValue", "*", "LowAdd", "=", "nullptr", ";", "if", "(", "(", "AddeOp0", "!=", "MULOp", ".", "getValue", "(", "<NUM_LIT>", ")", ")", "&&", "(", "AddeOp1", "!=", "MULOp", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ")", "return", "SDValue", "(", ")", ";", "if", "(", "IsLeftOperandMUL", ")", "HiAdd", "=", "&", "AddeOp1", ";", "else", "HiAdd", "=", "&", "AddeOp0", ";", "if", "(", "AddcOp0", "==", "MULOp", ".", "getValue", "(", "<NUM_LIT>", ")", ")", "{", "LoMul", "=", "&", "AddcOp0", ";", "LowAdd", "=", "&", "AddcOp1", ";", "}", "if", "(", "AddcOp1", "==", "MULOp", ".", "getValue", "(", "<NUM_LIT>", ")", ")", "{", "LoMul", "=", "&", "AddcOp1", ";", "LowAdd", "=", "&", "AddcOp0", ";", "}", "if", "(", "!", "LoMul", ")", "return", "SDValue", "(", ")", ";", "if", "(", "AddcNode", "==", "HiAdd", "->", "getNode", "(", ")", "||", "AddcNode", "->", "isPredecessorOf", "(", "HiAdd", "->", "getNode", "(", ")", ")", ")", "return", "SDValue", "(", ")", ";", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "LoMul", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "LoMul", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "*", "LowAdd", ")", ";", "Ops", ".", "push_back", "(", "*", "HiAdd", ")", ";", "SDValue", "MLALNode", "=", "DAG", ".", "getNode", "(", "FinalOpc", ",", "SDLoc", "(", "AddcNode", ")", ",", "DAG", ".", "getVTList", "(", "MVT", "::", "i32", ",", "MVT", "::", "i32", ")", ",", "Ops", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,063

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "src2", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "offset", ";", "bits", "<", "<NUM_LIT>", ">", "offsetBits", ";", "string", "ImmOpStr", "=", "!", "cast", "<", "string", ">", "(", "ImmOp", ")", ";", "let", "offsetBits", "=", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ")", ")", ")", ";", "let", "opExtentBits", "=", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ")", ";", "let", "hasNewValue", "=", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "let", "isPredicatedNew", "=", "isPredNew", ";", "let", "isPredicatedFalse", "=", "isNot", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isNot", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isPredNew", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MajOp", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,064

[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

MSP430

CPP

stmt_completion

MPU

615,065

[ "DF", ",", "const", "MCAsmLayout", "&", "Layout", ",", "const", "bool", "WasForced", ")", "const", "override", "{" ]

[ "bool", "fixupNeedsRelaxationAdvanced", "(", "const", "MCFixup", "&", "Fixup", ",", "bool", "Resolved", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*" ]

GCC

rs6000

CPP

stmt_completion

CPU

615,066

[ ")", ",", "<STR_LIT>", "d", "<STR_LIT>", "(", "y", ")", ",", "<STR_LIT>", "d", "<STR_LIT>", "(", "z", ")", ")", ";" ]

[ "double", "r", ";", "_", "_", "asm__", "(", "<STR_LIT>", "fmadd %0,%1,%2,%3", "<STR_LIT>", ":", "<STR_LIT>", "=d", "<STR_LIT>", "(", "r", ")", ":", "<STR_LIT>", "d", "<STR_LIT>", "(", "x" ]

LLVM

X86

CPP

next_suggestion

CPU

615,067

[ "MachineBasicBlock", "::", "iterator", "I", "=", "MIB", ".", "getInstr", "(", ")", ";" ]

[ "static", "void", "expandLoadStackGuard", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "TargetInstrInfo", "&", "TII", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MIB", "->", "getParent", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "MIB", "->", "getDebugLoc", "(", ")", ";", "Register", "Reg", "=", "MIB", ".", "getReg", "(", "<NUM_LIT>", ")", ";", "const", "GlobalValue", "*", "GV", "=", "cast", "<", "GlobalValue", ">", "(", "(", "*", "MIB", "->", "memoperands_begin", "(", ")", ")", "->", "getValue", "(", ")", ")", ";", "auto", "Flags", "=", "MachineMemOperand", "::", "MOLoad", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ";", "MachineMemOperand", "*", "MMO", "=", "MBB", ".", "getParent", "(", ")", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getGOT", "(", "*", "MBB", ".", "getParent", "(", ")", ")", ",", "Flags", ",", "<NUM_LIT>", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";" ]

GCC

i386

MD

stmt_completion

CPU

615,068

[ "<STR_LIT>", "<NUM_LIT>" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "<STR_LIT>", ")", "(", "define_insn_reservation" ]

GCC

rs6000

MD

next_suggestion

CPU

615,069

[ "else" ]

[ "if", "(", "TARGET_64BIT", ")", "emit_insn", "(", "gen_macho_low_di", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]

LLVM

AArch64

TD

next_suggestion

CPU

615,070

[ "}" ]

[ "def", "MoveVecShifterOperand", ":", "AsmOperandClass", "{", "let", "SuperClasses", "=", "[", "ShifterOperand", "]", ";", "let", "Name", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]

GCC

rs6000

CPP

program_repair

CPU

615,071

[ "<FIXS>", "error", "(", "<STR_LIT>", "third argument to %qs must be [0, 12]", "<STR_LIT>", ",", "<STR_LIT>", "vec_vinsert4b", "<STR_LIT>", ")", ";", "<FIXE>" ]

[ "if", "(", "TREE_CODE", "(", "arg2", ")", "!=", "INTEGER_CST", "||", "TREE_INT_CST_LOW", "(", "arg2", ")", ">", "<NUM_LIT>", ")", "{", "<BUGS>", "error", "(", "<STR_LIT>", "third argument to %qs must be 0..12", "<STR_LIT>", ",", "<STR_LIT>", "vec_vinsert4b", "<STR_LIT>", ")", ";", "<BUGE>", "return", "expand_call", "(", "exp", ",", "target", ",", "false", ")", ";", "}", "break", ";" ]

GCC

csky

MD

next_suggestion

CPU

615,072

[ "(", "define_code_attr", "fixsu", "[", "(", "fix", "<STR_LIT>", ")", "(", "unsigned_fix", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_code_iterator", "FIX_SU", "[", "fix", "unsigned_fix", "]", ")", "(", "define_code_attr", "fixsuop", "[", "(", "fix", "<STR_LIT>", ")", "(", "unsigned_fix", "<STR_LIT>", ")", "]", ")" ]

GCC

m88k

MD

next_suggestion

MPU

615,073

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>" ]

LLVM

X86

CPP

next_suggestion

CPU

615,074

[ "}" ]

[ "if", "(", "const", "MCConstantExpr", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "getMemDisp", "(", ")", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "CE", "->", "getValue", "(", ")", ")", ")", ";", "else", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateExpr", "(", "getMemDisp", "(", ")", ")", ")", ";" ]

GCC

z8k

CPP

code_generation

MPU

615,075

[ "static", "bool", "address", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST", ")", "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_SMALL", "&&", "GET_CODE", "(", "op", ")", "==", "CONST_INT", ")", "return", "true", ";", "if", "(", "GET_MODE", "(", "op", ")", "!=", "Pmode", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "PLUS", "&&", "address", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "SYMBOL_REF", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "LABEL_REF", ")", "return", "true", ";", "return", "false", ";", "}" ]

[ "return", "non", "zero", "if", "the", "rtx", "supplied", "can", "be", "used", "as", "an", "effective", "address", "calculation" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

615,076

[ "}" ]

[ "Iter", "!=", "E", "&&", "Count", "<", "SearchLimit", "&&", "!", "KilledT", ";", "++", "Iter", ",", "++", "Count", ")", "{", "MachineInstr", "*", "MovY", "=", "&", "*", "Iter", ";", "KilledT", "=", "MovY", "->", "killsRegister", "(", "T", ",", "&", "TRI", ")", ";", "if", "(", "(", "MovY", "->", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "V_MOV_B32_e32", "&&", "MovY", "->", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "COPY", ")", "||", "!", "MovY", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "||", "MovY", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "T", "||", "MovY", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "!=", "Tsub", "||", "MovY", "->", "hasRegisterImplicitUseOperand", "(", "AMDGPU", "::", "M0", ")", ")", "continue", ";", "Register", "Y", "=", "MovY", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Ysub", "=", "MovY", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ";", "if", "(", "!", "TRI", ".", "isVGPR", "(", "MRI", ",", "Y", ")", ")", "continue", ";", "MachineInstr", "*", "MovX", "=", "nullptr", ";", "for", "(", "auto", "IY", "=", "MovY", "->", "getIterator", "(", ")", ",", "I", "=", "std", "::", "next", "(", "MovT", ".", "getIterator", "(", ")", ")", ";", "I", "!=", "IY", ";", "++", "I", ")", "{", "if", "(", "instReadsReg", "(", "&", "*", "I", ",", "X", ",", "Xsub", ",", "TRI", ")", "||", "instModifiesReg", "(", "&", "*", "I", ",", "Y", ",", "Ysub", ",", "TRI", ")", "||", "instModifiesReg", "(", "&", "*", "I", ",", "T", ",", "Tsub", ",", "TRI", ")", "||", "(", "MovX", "&&", "instModifiesReg", "(", "&", "*", "I", ",", "X", ",", "Xsub", ",", "TRI", ")", ")", ")", "{", "MovX", "=", "nullptr", ";", "break", ";", "}", "if", "(", "!", "instReadsReg", "(", "&", "*", "I", ",", "Y", ",", "Ysub", ",", "TRI", ")", ")", "{", "if", "(", "!", "MovX", "&&", "instModifiesReg", "(", "&", "*", "I", ",", "X", ",", "Xsub", ",", "TRI", ")", ")", "{", "MovX", "=", "nullptr", ";", "break", ";", "}", "continue", ";", "}", "if", "(", "MovX", "||", "(", "I", "->", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "V_MOV_B32_e32", "&&", "I", "->", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "COPY", ")", "||", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "X", "||", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", "!=", "Xsub", ")", "{", "MovX", "=", "nullptr", ";", "break", ";", "}", "if", "(", "I", "->", "hasRegisterImplicitUseOperand", "(", "AMDGPU", "::", "M0", ")", ")", "continue", ";", "if", "(", "Size", ">", "<NUM_LIT>", "&&", "(", "I", "->", "getNumImplicitOperands", "(", ")", ">", "(", "I", "->", "isCopy", "(", ")", "?", "<NUM_LIT>", "U", ":", "<NUM_LIT>", "U", ")", ")", ")", "continue", ";", "MovX", "=", "&", "*", "I", ";", "}", "if", "(", "!", "MovX", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Matched v_swap_b32:\\n", "<STR_LIT>", "<<", "MovT", "<<", "*", "MovX", "<<", "*", "MovY", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "Size", ";", "++", "I", ")", "{", "TargetInstrInfo", "::", "RegSubRegPair", "X1", ",", "Y1", ";", "X1", "=", "getSubRegForIndex", "(", "X", ",", "Xsub", ",", "I", ",", "TRI", ",", "MRI", ")", ";", "Y1", "=", "getSubRegForIndex", "(", "Y", ",", "Ysub", ",", "I", ",", "TRI", ",", "MRI", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MovT", ".", "getParent", "(", ")", ";", "auto", "MIB", "=", "BuildMI", "(", "MBB", ",", "MovX", "->", "getIterator", "(", ")", ",", "MovT", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_SWAP_B32", ")", ")", ".", "addDef", "(", "X1", ".", "Reg", ",", "<NUM_LIT>", ",", "X1", ".", "SubReg", ")", ".", "addDef", "(", "Y1", ".", "Reg", ",", "<NUM_LIT>", ",", "Y1", ".", "SubReg", ")", ".", "addReg", "(", "Y1", ".", "Reg", ",", "<NUM_LIT>", ",", "Y1", ".", "SubReg", ")", ".", "addReg", "(", "X1", ".", "Reg", ",", "<NUM_LIT>", ",", "X1", ".", "SubReg", ")", ".", "getInstr", "(", ")", ";", "if", "(", "MovX", "->", "hasRegisterImplicitUseOperand", "(", "AMDGPU", "::", "EXEC", ")", ")", "{", "MIB", "->", "RemoveOperand", "(", "MIB", "->", "getNumExplicitOperands", "(", ")", ")", ";", "MIB", "->", "copyImplicitOps", "(", "*", "MBB", ".", "getParent", "(", ")", ",", "*", "MovX", ")", ";", "}", "}", "MovX", "->", "eraseFromParent", "(", ")", ";", "dropInstructionKeepingImpDefs", "(", "*", "MovY", ",", "TII", ")", ";", "MachineInstr", "*", "Next", "=", "&", "*", "std", "::", "next", "(", "MovT", ".", "getIterator", "(", ")", ")", ";", "if", "(", "MRI", ".", "use_nodbg_empty", "(", "T", ")", ")", "{", "dropInstructionKeepingImpDefs", "(", "MovT", ",", "TII", ")", ";", "}", "else", "{", "Xop", ".", "setIsKill", "(", "false", ")", ";", "for", "(", "int", "I", "=", "MovT", ".", "getNumImplicitOperands", "(", ")", "-", "<NUM_LIT>", ";", "I", ">=", "<NUM_LIT>", ";", "--", "I", ")", "{", "unsigned", "OpNo", "=", "MovT", ".", "getNumExplicitOperands", "(", ")", "+", "I", ";", "const", "MachineOperand", "&", "Op", "=", "MovT", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "Op", ".", "isKill", "(", ")", "&&", "TRI", ".", "regsOverlap", "(", "X", ",", "Op", ".", "getReg", "(", ")", ")", ")", "MovT", ".", "RemoveOperand", "(", "OpNo", ")", ";", "}", "}", "return", "Next", ";" ]

GCC

pdp11

MD

stmt_completion

MPU

615,077

[ ")", ")", "]" ]

[ "[", "(", "set", "(", "reg", "CC_REGNUM", ")", "(", "reg", "FCC_REGNUM" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

615,078

[ "}" ]

[ "if", "(", "MRI", "->", "use_nodbg_empty", "(", "Reg", ")", ")", "DefMI", ".", "eraseFromParent", "(", ")", ";", "return", "Changed", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,079

[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

615,080

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

615,081

[ "tc_05c070ec", ",", "TypeALU32_3op", ">", ",", "Enc_ea4c54", ",", "PredNewRel", "{" ]

[ "def", "A2_porfnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", "," ]

LLVM

Hexagon

CPP

next_suggestion

DSP

615,082

[ "for", "(", "++", "MII", ";", "MII", "!=", "MIE", "&&", "MII", "->", "isInsideBundle", "(", ")", ";", "++", "MII", ")", "{" ]

[ "bool", "HexagonInstrInfo", "::", "producesStall", "(", "const", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "::", "const_instr_iterator", "BII", ")", "const", "{", "if", "(", "!", "isHVXVec", "(", "MI", ")", ")", "return", "false", ";", "MachineBasicBlock", "::", "const_instr_iterator", "MII", "=", "BII", ";", "MachineBasicBlock", "::", "const_instr_iterator", "MIE", "=", "MII", "->", "getParent", "(", ")", "->", "instr_end", "(", ")", ";", "if", "(", "!", "MII", "->", "isBundle", "(", ")", ")", "return", "producesStall", "(", "*", "MII", ",", "MI", ")", ";" ]

LLVM

X86

CPP

program_repair

CPU

615,083

[ "<FIXS>", "if", "(", "!", "FirstNonZero", ".", "getNode", "(", ")", ")", "{", "<FIXE>" ]

[ "MVT", "VT", "=", "Elt", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSimpleValueType", "(", ")", ";", "if", "(", "!", "VT", ".", "is128BitVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "<BUGS>", "if", "(", "!", "FirstNonZero", ".", "getNode", "(", ")", ")", "<BUGE>", "FirstNonZero", "=", "Elt", ";", "}", "assert", "(", "FirstNonZero", ".", "getNode", "(", ")", "&&", "<STR_LIT>", "Unexpected build vector of all zeros!", "<STR_LIT>", ")", ";" ]

GCC

rs6000

CPP

stmt_completion

CPU

615,084

[ "==", "RS6000_BIF_SET_TEXASRU", ")", ";" ]

[ "else", "if", "(", "code", "==", "RS6000_BIF_GET_TEXASR", "||", "code", "==", "RS6000_BIF_SET_TEXASR", ")", "return", "TEXASR_SPR", ";", "gcc_assert", "(", "code", "==", "RS6000_BIF_GET_TEXASRU", "||", "code" ]

LLVM

AMDGPU

CPP

program_repair

GPU

615,085

[ "<FIXS>", "BlockWaitcntBrackets", "(", "const", "SISubtarget", "*", "SubTarget", ")", ":", "ST", "(", "SubTarget", ")", "{", "<FIXE>" ]

[ "class", "BlockWaitcntBrackets", "{", "public", ":", "<BUGS>", "BlockWaitcntBrackets", "(", ")", "{", "<BUGE>", "for", "(", "enum", "InstCounterType", "T", "=", "VM_CNT", ";", "T", "NUM_INST_CNTS", ";", "T", "=", "(", "enum", "InstCounterType", ")", "(", "T", "+", "<NUM_LIT>", ")", ")", "{", "memset", "(", "VgprScores", "[", "T", "]", ",", "<NUM_LIT>", ",", "sizeof", "(", "VgprScores", "[", "T", "]", ")", ")", ";" ]

LLVM

XCore

CPP

stmt_completion

MPU

615,086

[ ",", "Reg", ")", ".", "addConstantPoolIndex", "(", "Idx", ")", ".", "getInstr", "(", ")", ";" ]

[ "MachineConstantPool", "*", "ConstantPool", "=", "MBB", ".", "getParent", "(", ")", "->", "getConstantPool", "(", ")", ";", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MBB", ".", "getParent", "(", ")", "->", "getFunction", "(", ")", "->", "getContext", "(", ")", ")", ",", "Value", ")", ";", "unsigned", "Idx", "=", "ConstantPool", "->", "getConstantPoolIndex", "(", "C", ",", "<NUM_LIT>", ")", ";", "return", "BuildMI", "(", "MBB", ",", "MI", ",", "dl", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")" ]

GCC

m68k

CPP

stmt_completion

MPU

615,087

[ "<STR_LIT>", ",", "ops", ")", ";" ]

[ "ops", "[", "<NUM_LIT>", "]", "=", "op1", ";", "if", "(", "op1", "==", "const0_rtx", "&&", "(", "TARGET_68020", "||", "TARGET_COLDFIRE", "||", "!", "ADDRESS_REG_P", "(", "op0", ")", ")", ")", "output_asm_insn", "(", "<STR_LIT>", "tst%.l %0", "<STR_LIT>", ",", "ops", ")", ";", "else", "if", "(", "GET_CODE", "(", "op0", ")", "==", "MEM", "&&", "GET_CODE", "(", "op1", ")", "==", "MEM", ")", "output_asm_insn", "(", "<STR_LIT>", "cmpm%.l %1,%0", "<STR_LIT>", ",", "ops", ")", ";", "else", "if", "(", "REG_P", "(", "op1", ")", "||", "(", "!", "REG_P", "(", "op0", ")", "&&", "GET_CODE", "(", "op0", ")", "!=", "MEM", ")", ")", "{", "output_asm_insn", "(", "<STR_LIT>", "cmp%.l %d0,%d1" ]

GCC

i386

MD

stmt_completion

CPU

615,088

[ "]", ")", ")", ")", "]" ]

[ "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

615,089

[ "<NUM_LIT>", ";" ]

[ "Register", "SIMachineFunctionInfo", "::", "addDispatchID", "(", "const", "SIRegisterInfo", "&", "TRI", ")", "{", "ArgInfo", ".", "DispatchID", "=", "ArgDescriptor", "::", "createRegister", "(", "TRI", ".", "getMatchingSuperReg", "(", "getNextUserSGPR", "(", ")", ",", "AMDGPU", "::", "sub0", ",", "&", "AMDGPU", "::", "SReg_64RegClass", ")", ")", ";", "NumUserSGPRs", "+=" ]

LLVM

ARM

CPP

next_suggestion

CPU

615,090

[ "}" ]

[ "void", "SetErr", "(", "int", "ErrCode", ")", "{", "Err", "=", "ErrCode", ";" ]

GCC

arm

CPP

next_suggestion

CPU

615,091

[ "}" ]

[ "if", "(", "optimize", ">", "<NUM_LIT>", "&&", "TREE_CONSTANT", "(", "decl", ")", ")", "SYMBOL_REF_FLAG", "(", "XEXP", "(", "rtl", ",", "<NUM_LIT>", ")", ")", "=", "<NUM_LIT>", ";", "default_encode_section_info", "(", "decl", ",", "rtl", ",", "first", ")", ";" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

615,092

[ "GR128Reg", ")", ";" ]

[ "bool", "isGR128", "(", ")", "const", "{", "return", "isReg", "(" ]

GCC

rs6000

CPP

next_suggestion

CPU

615,093

[ "}" ]

[ "extern", "_", "_", "inline", "int", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_cvtt_ss2si", "(", "_", "_", "m128", "_", "_", "A", ")", "{", "return", "_", "mm_cvttss_si32", "(", "_", "_", "A", ")", ";" ]

GCC

ia64

MD

stmt_completion

CPU

615,094

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "eq_attr" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

615,095

[ "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Pattern", "=", "pattern", ";", "let", "Itinerary", "=", "IIC_VectorOp", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "dt", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "OperandType", "=", "optype", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Switches", "=", "sw", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";" ]

GCC

i386

MD

program_repair

CPU

615,096

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM

CPP

stmt_completion

CPU

615,097

[ "(", ")", ";" ]

[ "bool", "ARMFrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "if", "(", "STI", ".", "hasV8_1MMainlineOps", "(", ")", "&&", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", "->", "isCmseNSEntryFunction", "(", ")", ")", "{", "CSI", ".", "emplace_back", "(", "ARM", "::", "FPCXTNS", ")", ";", "CSI", ".", "back", "(", ")", ".", "setRestored", "(", "false", ")", ";", "}", "const", "auto", "&", "AFI", "=", "*", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", ".", "shouldSignReturnAddress", "(", ")", ")", "{", "CSI", ".", "insert", "(", "find_if", "(", "CSI", ",", "[", "=", "]", "(", "const", "auto", "&", "CS", ")", "{", "Register", "Reg", "=", "CS", ".", "getReg" ]

LLVM

XCore

CPP

next_suggestion

MPU

615,098

[ "JumpTableSDNode", "*", "JT", "=", "cast", "<", "JumpTableSDNode", ">", "(", "Op", ")", ";" ]

[ "SDValue", "XCoreTargetLowering", "::", "LowerJumpTable", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "DebugLoc", "dl", "=", "Op", ".", "getDebugLoc", "(", ")", ";", "EVT", "PtrVT", "=", "Op", ".", "getValueType", "(", ")", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

615,099

[ "=", "vl", ";" ]

[ "int", "nvecs", "=", "n", ";", "list", "<", "int", ">", "stages", "=", "s", ";", "bit", "bit0", "=", "b", ";", "RegisterOperand", "VecList" ]