docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
GCC	rx	CPP	next_suggestion	CPU	614,900	[ "first_push", "=", "SET_DEST", "(", "first_push", ")", ";" ]	[ "gcc_assert", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "PARALLEL", ")", ";", "last_reg", "=", "XVECLEN", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "-", "(", "is_popm", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "first_push", "=", "XVECEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "SET_P", "(", "first_push", ")", ")", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	614,901	[ "ReverseIter", "End", "=", "MBB", "->", "rend", "(", ")", ";" ]	[ "void", "MipsBranchExpansion", "::", "initMBBInfo", "(", ")", "{", "for", "(", "auto", "&", "MBB", ":", "", "MFp", ")", "splitMBB", "(", "&", "MBB", ")", ";", "MFp", "->", "RenumberBlocks", "(", ")", ";", "MBBInfos", ".", "clear", "(", ")", ";", "MBBInfos", ".", "resize", "(", "MFp", "->", "size", "(", ")", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MBBInfos", ".", "size", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "MachineBasicBlock", "", "MBB", "=", "MFp", "->", "getBlockNumbered", "(", "I", ")", ";", "for", "(", "MachineBasicBlock", "::", "instr_iterator", "MI", "=", "MBB", "->", "instr_begin", "(", ")", ";", "MI", "!=", "MBB", "->", "instr_end", "(", ")", ";", "++", "MI", ")", "MBBInfos", "[", "I", "]", ".", "Size", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ";" ]
LLVM	X86	CPP	program_repair	CPU	614,902	[ "<FIXS>", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "AdjStackDown", ")", ")", ".", "addImm", "(", "NumBytes", ")", ";", "<FIXE>" ]	[ "unsigned", "AdjStackDown", "=", "TM", ".", "getRegisterInfo", "(", ")", "->", "getCallFrameSetupOpcode", "(", ")", ";", "<BUGS>", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "AdjStackDown", ")", ")", ".", "addImm", "(", "NumBytes", ")", ";", "<BUGE>" ]
GCC	i386	CPP	stmt_completion	CPU	614,903	[ ",", "_", "_", "R", ")", ";" ]	[ "_", "mm512_cvt_roundpd_ps", "(", "_", "_", "m512d", "_", "_", "A", ",", "const", "int", "_", "_", "R", ")", "{", "return", "(", "_", "_", "m256", ")", "_", "_", "builtin_ia32_cvtpd2ps512_mask", "(", "(", "_", "_", "v8df", ")", "_", "_", "A", ",", "(", "_", "_", "v8sf", ")", "_", "mm256_undefined_ps", "(", ")", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>" ]
LLVM	X86	CPP	next_suggestion	CPU	614,904	[ "}" ]	[ "addRegOffset", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "MOVmr", ")", ")", ",", "StackPtr", ",", "true", ",", "<NUM_LIT>", ")", ".", "addReg", "(", "Establisher", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "MBB", ".", "addLiveIn", "(", "Establisher", ")", ";", "}", "if", "(", "HasFP", ")", "{", "uint64_t", "FrameSize", "=", "StackSize", "-", "SlotSize", ";", "if", "(", "X86FI", "->", "getRestoreBasePointer", "(", ")", ")", "FrameSize", "+=", "SlotSize", ";", "NumBytes", "=", "FrameSize", "-", "X86FI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "if", "(", "TRI", "->", "needsStackRealignment", "(", "MF", ")", "&&", "!", "IsWin64Prologue", ")", "NumBytes", "=", "RoundUpToAlignment", "(", "NumBytes", ",", "MaxAlign", ")", ";", "if", "(", "!", "IsFunclet", ")", "MFI", "->", "setOffsetAdjustment", "(", "-", "NumBytes", ")", ";", "else", "assert", "(", "MFI", "->", "getOffsetAdjustment", "(", ")", "==", "-", "(", "int", ")", "NumBytes", "&&", "<STR_LIT>", "should calculate same local variable offset for funclets", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Is64Bit", "?", "X86", "::", "PUSH64r", ":", "X86", "::", "PUSH32r", ")", ")", ".", "addReg", "(", "MachineFramePtr", ",", "RegState", "::", "Kill", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "NeedsDwarfCFI", ")", "{", "assert", "(", "StackSize", ")", ";", "BuildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "<NUM_LIT>", "", "stackGrowth", ")", ")", ";", "unsigned", "DwarfFramePtr", "=", "TRI", "->", "getDwarfRegNum", "(", "MachineFramePtr", ",", "true", ")", ";", "BuildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "DwarfFramePtr", ",", "<NUM_LIT>", "", "stackGrowth", ")", ")", ";", "}", "if", "(", "NeedsWinCFI", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "SEH_PushReg", ")", ")", ".", "addImm", "(", "FramePtr", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "if", "(", "!", "IsWin64Prologue", "&&", "!", "IsFunclet", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Uses64BitFramePtr", "?", "X86", "::", "MOV64rr", ":", "X86", "::", "MOV32rr", ")", ",", "FramePtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "NeedsDwarfCFI", ")", "{", "unsigned", "DwarfFramePtr", "=", "TRI", "->", "getDwarfRegNum", "(", "MachineFramePtr", ",", "true", ")", ";", "BuildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "createDefCfaRegister", "(", "nullptr", ",", "DwarfFramePtr", ")", ")", ";", "}", "}", "if", "(", "!", "IsFunclet", ")", "{", "for", "(", "MachineBasicBlock", "&", "EveryMBB", ":", "MF", ")", "EveryMBB", ".", "addLiveIn", "(", "MachineFramePtr", ")", ";", "}", "}", "else", "{", "assert", "(", "!", "IsFunclet", "&&", "<STR_LIT>", "funclets without FPs not yet implemented", "<STR_LIT>", ")", ";", "NumBytes", "=", "StackSize", "-", "X86FI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "}", "unsigned", "ParentFrameNumBytes", "=", "NumBytes", ";", "if", "(", "IsFunclet", ")", "NumBytes", "=", "getWinEHFuncletFrameSize", "(", "MF", ")", ";", "bool", "PushedRegs", "=", "false", ";", "int", "StackOffset", "=", "<NUM_LIT>", "*", "stackGrowth", ";", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getFlag", "(", "MachineInstr", "::", "FrameSetup", ")", "&&", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "X86", "::", "PUSH32r", "\|\|", "MBBI", "->", "getOpcode", "(", ")", "==", "X86", "::", "PUSH64r", ")", ")", "{", "PushedRegs", "=", "true", ";", "unsigned", "Reg", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "++", "MBBI", ";", "if", "(", "!", "HasFP", "&&", "NeedsDwarfCFI", ")", "{", "assert", "(", "StackSize", ")", ";", "BuildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "StackOffset", ")", ")", ";", "StackOffset", "+=", "stackGrowth", ";", "}", "if", "(", "NeedsWinCFI", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "SEH_PushReg", ")", ")", ".", "addImm", "(", "Reg", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "}", "if", "(", "!", "IsWin64Prologue", "&&", "!", "IsFunclet", "&&", "TRI", "->", "needsStackRealignment", "(", "MF", ")", ")", "{", "assert", "(", "HasFP", "&&", "<STR_LIT>", "There should be a frame pointer if stack is realigned.", "<STR_LIT>", ")", ";", "BuildStackAlignAND", "(", "MBB", ",", "MBBI", ",", "DL", ",", "StackPtr", ",", "MaxAlign", ")", ";", "}", "NumBytes", "-=", "mergeSPUpdates", "(", "MBB", ",", "MBBI", ",", "true", ")", ";", "uint64_t", "AlignedNumBytes", "=", "NumBytes", ";", "if", "(", "IsWin64Prologue", "&&", "!", "IsFunclet", "&&", "TRI", "->", "needsStackRealignment", "(", "MF", ")", ")", "AlignedNumBytes", "=", "RoundUpToAlignment", "(", "AlignedNumBytes", ",", "MaxAlign", ")", ";", "if", "(", "AlignedNumBytes", ">=", "StackProbeSize", "&&", "UseStackProbe", ")", "{", "bool", "isEAXAlive", "=", "isEAXLiveIn", "(", "MBB", ")", ";", "if", "(", "isEAXAlive", ")", "{", "assert", "(", "!", "Is64Bit", "&&", "<STR_LIT>", "EAX is livein in x64 case!", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "PUSH32r", ")", ")", ".", "addReg", "(", "X86", "::", "EAX", ",", "RegState", "::", "Kill", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "if", "(", "Is64Bit", ")", "{", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "NumBytes", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "MOV32ri", ")", ",", "X86", "::", "EAX", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "else", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "NumBytes", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "MOV64ri32", ")", ",", "X86", "::", "RAX", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "MOV64ri", ")", ",", "X86", "::", "RAX", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";" ]
GCC	i386	MD	stmt_completion	CPU	614,905	[ "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_mode_attr", "g", "[", "(", "QI", "<STR_LIT>", ")", "(", "HI", "<STR_LIT>", ")", "(", "SI", "<STR_LIT>", ")", "(", "DI" ]
GCC	m68k	CPP	next_suggestion	MPU	614,906	[ "}" ]	[ "enum", "m68k_function_kind", "kind", ";", "if", "(", "CALL_EXPR_STATIC_CHAIN", "(", "exp", ")", ")", "return", "false", ";", "if", "(", "!", "VOID_TYPE_P", "(", "TREE_TYPE", "(", "DECL_RESULT", "(", "cfun", "->", "decl", ")", ")", ")", ")", "{", "rtx", "cfun_value", ";", "rtx", "call_value", ";", "cfun_value", "=", "FUNCTION_VALUE", "(", "TREE_TYPE", "(", "DECL_RESULT", "(", "cfun", "->", "decl", ")", ")", ",", "cfun", "->", "decl", ")", ";", "call_value", "=", "FUNCTION_VALUE", "(", "TREE_TYPE", "(", "exp", ")", ",", "decl", ")", ";", "if", "(", "!", "(", "rtx_equal_p", "(", "cfun_value", ",", "call_value", ")", "\|\|", "(", "REG_P", "(", "cfun_value", ")", "&&", "m68k_reg_present_p", "(", "call_value", ",", "REGNO", "(", "cfun_value", ")", ")", ")", ")", ")", "return", "false", ";", "}", "kind", "=", "m68k_get_function_kind", "(", "current_function_decl", ")", ";", "if", "(", "kind", "==", "m68k_fk_normal_function", ")", "return", "true", ";", "if", "(", "decl", "&&", "m68k_get_function_kind", "(", "decl", ")", "==", "kind", ")", "return", "true", ";", "return", "false", ";" ]
GCC	alpha	CPP	program_repair	MPU	614,907	[ "<FIXS>", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST_INT", ")", "{", "HOST_WIDE_INT", "value", "=", "INTVAL", "(", "x", ")", ";", "if", "(", "value", "==", "<NUM_LIT>", ")", "{", "fputc", "(", "'", "b", "'", ",", "file", ")", ";", "break", ";", "}", "if", "(", "value", "==", "<NUM_LIT>", ")", "{", "fputc", "(", "'", "w", "'", ",", "file", ")", ";", "break", ";", "}", "if", "(", "value", "==", "<NUM_LIT>", ")", "{", "fputc", "(", "'", "l", "'", ",", "file", ")", ";", "break", ";", "}", "if", "(", "value", "==", "-", "<NUM_LIT>", ")", "{", "fputc", "(", "'", "q", "'", ",", "file", ")", ";", "break", ";", "}", "}", "else", "if", "(", "HOST_BITS_PER_WIDE_INT", "==", "<NUM_LIT>", "&&", "GET_CODE", "(", "x", ")", "==", "CONST_DOUBLE", "&&", "CONST_DOUBLE_LOW", "(", "x", ")", "==", "<NUM_LIT>", "&&", "CONST_DOUBLE_HIGH", "(", "x", ")", "==", "<NUM_LIT>", ")", "{", "fputc", "(", "'", "l", "'", ",", "file", ")", ";", "break", ";", "}", "output_operand_lossage", "(", "<STR_LIT>", "invalid %%U value", "<STR_LIT>", ")", ";", "<FIXE>" ]	[ "case", "'", "U", "'", ":", "<BUGS>", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "x", ")", "==", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "b", "<STR_LIT>", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "x", ")", "==", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "w", "<STR_LIT>", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "x", ")", "==", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "l", "<STR_LIT>", ")", ";", "#", "if", "HOST_BITS_PER_WIDE_INT", "==", "<NUM_LIT>", "lse", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST_DOUBLE", "&&", "CONST_DOUBLE_HIGH", "(", "x", ")", "==", "<NUM_LIT>", "&&", "CONST_DOUBLE_LOW", "(", "x", ")", "==", "-", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "l", "<STR_LIT>", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST_DOUBLE", "&&", "CONST_DOUBLE_HIGH", "(", "x", ")", "==", "-", "<NUM_LIT>", "&&", "CONST_DOUBLE_LOW", "(", "x", ")", "==", "-", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "q", "<STR_LIT>", ")", ";", "#", "elseelse", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "x", ")", "==", "-", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "q", "<STR_LIT>", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST_DOUBLE", "&&", "CONST_DOUBLE_HIGH", "(", "x", ")", "==", "<NUM_LIT>", "&&", "CONST_DOUBLE_LOW", "(", "x", ")", "==", "-", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "q", "<STR_LIT>", ")", ";", "#", "endifelseoutput_operand_lossage", "(", "<STR_LIT>", "invalid %%U value", "<STR_LIT>", ")", ";", "<BUGE>", "break", ";", "case", "'", "s", "'", ":" ]
LLVM	Hexagon	TD	next_suggestion	DSP	614,908	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]
GCC	alpha	MD	next_suggestion	MPU	614,909	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "<STR_LIT>", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	614,910	[ "let", "cofRelax2", "=", "<NUM_LIT>", ";" ]	[ "def", "J4_cmpeq_fp1_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "GeneralSubRegs", ":", "$", "Rt16", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56336eb0", ",", "TypeCJ", ">", ",", "Enc_6a5972", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";" ]
LLVM	SNES	CPP	next_suggestion	DSP	614,911	[ "}" ]	[ "static", "void", "parseFunctionArgs", "(", "const", "Function", "", "F", ",", "const", "DataLayout", "", "TD", ",", "SmallVectorImpl", "<", "unsigned", ">", "&", "Out", ")", "{", "for", "(", "Argument", "const", "&", "Arg", ":", "F", "->", "args", "(", ")", ")", "{", "unsigned", "Bytes", "=", "(", "TD", "->", "getTypeSizeInBits", "(", "Arg", ".", "getType", "(", ")", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "Out", ".", "push_back", "(", "(", "Bytes", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", ";", "}" ]
LLVM	X86	CPP	stmt_completion	CPU	614,912	[ "MVT", "::", "i64", ";" ]	[ "if", "(", "Size", ">=", "<NUM_LIT>", "&&", "(", "!", "Subtarget", ".", "isUnalignedMem16Slow", "(", ")", "\|\|", "(", "(", "DstAlign", "==", "<NUM_LIT>", "\|\|", "DstAlign", ">=", "<NUM_LIT>", ")", "&&", "(", "SrcAlign", "==", "<NUM_LIT>", "\|\|", "SrcAlign", ">=", "<NUM_LIT>", ")", ")", ")", ")", "{", "if", "(", "Size", ">=", "<NUM_LIT>", "&&", "Subtarget", ".", "hasAVX", "(", ")", "&&", "(", "Subtarget", ".", "getPreferVectorWidth", "(", ")", ">=", "<NUM_LIT>", ")", ")", "{", "return", "MVT", "::", "v32i8", ";", "}", "if", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "(", "Subtarget", ".", "getPreferVectorWidth", "(", ")", ">=", "<NUM_LIT>", ")", ")", "return", "MVT", "::", "v16i8", ";", "if", "(", "Subtarget", ".", "hasSSE1", "(", ")", "&&", "(", "Subtarget", ".", "is64Bit", "(", ")", "\|\|", "Subtarget", ".", "hasX87", "(", ")", ")", "&&", "(", "Subtarget", ".", "getPreferVectorWidth", "(", ")", ">=", "<NUM_LIT>", ")", ")", "return", "MVT", "::", "v4f32", ";", "}", "else", "if", "(", "(", "!", "IsMemset", "\|\|", "ZeroMemset", ")", "&&", "!", "MemcpyStrSrc", "&&", "Size", ">=", "<NUM_LIT>", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "{", "return", "MVT", "::", "f64", ";", "}", "}", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Size", ">=", "<NUM_LIT>", ")", "return" ]
LLVM	Hexagon	TD	next_suggestion	DSP	614,913	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	614,914	[ "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";", "let", "Constraints", "=" ]
GCC	i386	CPP	stmt_completion	CPU	614,915	[ ",", "unsigned", "int", "_", "_", "C", ")", "{" ]	[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mwaitx", "(", "unsigned", "int", "_", "_", "E", ",", "unsigned", "int", "_", "_", "H" ]
GCC	rs6000	CPP	program_repair	CPU	614,916	[ "<FIXS>", "ret", "=", "<NUM_LIT>", ";", "<FIXE>" ]	[ "break", ";", "case", "ABI_NT", ":", "<BUGS>", "ret", "=", "<NUM_LIT>", ";", "<BUGE>", "break", ";", "}" ]
GCC	sparc	MD	next_suggestion	CPU	614,917	[ "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	m32c	CPP	code_generation	MPU	614,918	[ "unsigned", "int", "m32c_push_rounding", "(", "int", "n", ")", "{", "if", "(", "TARGET_R8C", "\|\|", "TARGET_M16C", ")", "return", "n", ";", "return", "(", "n", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";", "}" ]	[ "Implements", "PUSH_ROUNDING", ".", "The", "R8C", "and", "M16C", "have", "byte", "stacks", ",", "the", "M32C", "has", "word", "stacks", "." ]
GCC	i386	CPP	stmt_completion	CPU	614,919	[ ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m256h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_setzero_ph", "(", "void", ")", "{", "return", "_", "mm256_set1_ph", "(", "<NUM_LIT>" ]
LLVM	PowerPC	TD	stmt_completion	CPU	614,920	[ "A", ",", "<NUM_LIT>", ")", ">", ",", "Requires", "<", "[", "IsPPC4xx", "]", ">", ";" ]	[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "TLBRE2", "gprc", ":", "$", "RS", ",", "gprc", ":", "$" ]
GCC	i386	CPP	stmt_completion	CPU	614,921	[ ";" ]	[ "scale", "=", "INTVAL", "(", "tmp", ")", ";", "if", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "scale", ">", "<NUM_LIT>", ")", "return", "false", ";", "scale", "=", "<NUM_LIT>", "<<", "scale", ";", "break", ";", "case", "ZERO_EXTEND", ":", "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "UNSPEC", ")", "return", "false", ";", "case", "UNSPEC", ":", "if", "(", "XINT", "(", "op", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TP", "&&", "TARGET_TLS_DIRECT_SEG_REFS", "&&", "seg", "==", "ADDR_SPACE_GENERIC", ")", "seg", "=", "DEFAULT_TLS_SEG_REG", ";", "else", "return", "false", ";", "break", ";", "case", "SUBREG", ":", "if", "(", "!", "REG_P", "(", "SUBREG_REG", "(", "op", ")", ")", ")", "return", "false", ";", "case", "REG", ":", "if", "(", "!", "base", ")", "base", "=", "op", ";", "else", "if", "(", "!", "index", ")", "index", "=", "op", ";", "else", "return", "false", ";", "break", ";", "case", "CONST", ":", "case", "CONST_INT", ":", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "if", "(", "disp", ")", "return", "false", ";", "disp", "=", "op", ";", "break", ";", "default", ":", "return", "false", ";", "}", "}", "}", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "MULT", ")", "{", "index", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "scale_rtx", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "ASHIFT", ")", "{", "index", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "tmp", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "tmp", ")", ")", "return", "false", ";", "scale", "=", "INTVAL", "(", "tmp", ")", ";", "if", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "scale", ">", "<NUM_LIT>", ")", "return", "false", ";", "scale", "=", "<NUM_LIT>", "<<", "scale", ";", "}", "else", "disp", "=", "addr", ";", "if", "(", "index", ")", "{", "if", "(", "REG_P", "(", "index", ")", ")", ";", "else", "if", "(", "SUBREG_P", "(", "index", ")", "&&", "REG_P", "(", "SUBREG_REG", "(", "index", ")", ")", ")", ";", "else", "return", "false", ";", "}", "if", "(", "scale_rtx", ")", "{", "if", "(", "!", "CONST_INT_P", "(", "scale_rtx", ")", ")", "return", "false", ";", "scale", "=", "INTVAL", "(", "scale_rtx", ")", ";", "}", "base_reg", "=", "base", "&&", "SUBREG_P", "(", "base", ")", "?", "SUBREG_REG", "(", "base", ")", ":", "base", ";", "index_reg", "=", "index", "&&", "SUBREG_P", "(", "index", ")", "?", "SUBREG_REG", "(", "index", ")", ":", "index", ";", "if", "(", "disp", "==", "const0_rtx", "&&", "(", "base", "\|\|", "index", ")", ")", "disp", "=", "NULL_RTX", ";", "if", "(", "base_reg", "&&", "index_reg", "&&", "scale", "==", "<NUM_LIT>", "&&", "(", "REGNO", "(", "index_reg", ")", "==", "ARG_POINTER_REGNUM", "\|\|", "REGNO", "(", "index_reg", ")", "==", "FRAME_POINTER_REGNUM", "\|\|", "REGNO", "(", "index_reg", ")", "==", "SP_REG", ")", ")", "{", "std", "::", "swap", "(", "base", ",", "index", ")", ";", "std", "::", "swap", "(", "base_reg", ",", "index_reg", ")", ";", "}", "if", "(", "!", "disp", "&&", "base_reg", "&&", "(", "REGNO", "(", "base_reg", ")", "==", "ARG_POINTER_REGNUM", "\|\|", "REGNO", "(", "base_reg", ")", "==", "FRAME_POINTER_REGNUM", "\|\|", "REGNO", "(", "base_reg", ")", "==", "BP_REG", "\|\|", "REGNO", "(", "base_reg", ")", "==", "R13_REG", ")", ")", "disp", "=", "const0_rtx", ";", "if", "(", "TARGET_CPU_P", "(", "K6", ")", "&&", "cfun", "&&", "optimize_function_for_speed_p", "(", "cfun", ")", "&&", "base_reg", "&&", "!", "index_reg", "&&", "!", "disp", "&&", "REGNO", "(", "base_reg", ")", "==", "SI_REG", ")", "disp", "=", "const0_rtx", ";", "if", "(", "!", "base", "&&", "index", "&&", "scale", "==", "<NUM_LIT>", ")", "base", "=", "index", ",", "base_reg", "=", "index_reg", ",", "scale", "=", "<NUM_LIT>", ";", "if", "(", "!", "base", "&&", "!", "disp", "&&", "index", "&&", "scale", "!=", "<NUM_LIT>", ")", "disp", "=", "const0_rtx", ";", "out", "->", "base", "=", "base", ";", "out", "->", "index", "=", "index", ";", "out", "->", "disp", "=", "disp" ]
LLVM	Hexagon	TD	next_suggestion	DSP	614,922	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
GCC	sh	MD	program_repair	CPU	614,923	[ "<FIXS>", "(", "clobber", "(", "reg", ":", "SI", "R20_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "R21_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "R22_REG", ")", ")", "<FIXE>" ]	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "udiv", ":", "SI", "(", "reg", ":", "SI", "R4_REG", ")", "(", "reg", ":", "SI", "R5_REG", ")", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "T_MEDIA_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "PR_MEDIA_REG", ")", ")", "<BUGS>", "(", "clobber", "(", "reg", ":", "SI", "R4_REG", ")", ")", "<BUGE>", "(", "clobber", "(", "reg", ":", "DI", "TR0_REG", ")", ")", "(", "clobber", "(", "reg", ":", "DI", "TR1_REG", ")", ")", "(", "clobber", "(", "reg", ":", "DI", "TR2_REG", ")", ")" ]
LLVM	Alpha	CPP	stmt_completion	MPU	614,924	[ ")", "const", "{" ]	[ "bool", "AlphaTargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA" ]
GCC	nios2	MD	next_suggestion	MPU	614,925	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")" ]
GCC	tilepro	CPP	next_suggestion	VLIW	614,926	[ "opnds", "[", "<NUM_LIT>", "]", "=", "XVECEXP", "(", "unspec", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";" ]	[ "rtx", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "set_src", ";", "rtx", "high", ";", "rtx", "unspec", ";", "rtx", "opnds", "[", "<NUM_LIT>", "]", ";", "bool", "first_insn_p", ";", "gcc_assert", "(", "GET_CODE", "(", "pattern", ")", "==", "SET", ")", ";", "opnds", "[", "<NUM_LIT>", "]", "=", "SET_DEST", "(", "pattern", ")", ";", "set_src", "=", "SET_SRC", "(", "pattern", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "set_src", ")", "==", "PLUS", ")", ";", "opnds", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "set_src", ",", "<NUM_LIT>", ")", ";", "high", "=", "XEXP", "(", "set_src", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "high", ")", "==", "HIGH", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "XEXP", "(", "high", ",", "<NUM_LIT>", ")", ")", "==", "CONST", ")", ";", "unspec", "=", "XEXP", "(", "XEXP", "(", "high", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "unspec", ")", "==", "UNSPEC", ")", ";", "gcc_assert", "(", "XINT", "(", "unspec", ",", "<NUM_LIT>", ")", "==", "UNSPEC_PCREL_SYM", ")", ";", "opnds", "[", "<NUM_LIT>", "]", "=", "XVECEXP", "(", "unspec", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	614,927	[ "(", "X86", "::", "Mode32Bit", ")", ")", ")", "return", "false", ";" ]	[ "if", "(", "OS", ".", "getAssembler", "(", ")", ".", "isBundlingEnabled", "(", ")", ")", "return", "false", ";", "if", "(", "!", "(", "STI", ".", "hasFeature", "(", "X86", "::", "Mode64Bit", ")", "\|\|", "STI", ".", "hasFeature" ]
GCC	i386	MD	stmt_completion	CPU	614,928	[ ")", "]" ]	[ "(", "unspec", ":", "V2DI", "[", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]
GCC	arm	MD	stmt_completion	CPU	614,929	[ ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Mips	CPP	next_suggestion	CPU	614,930	[ "}" ]	[ "inline", "bool", "AreGprs64bit", "(", ")", "const", "{", "return", "IsN32", "(", ")", "\|\|", "IsN64", "(", ")", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	614,931	[ ">", "(", "INST", "#", "UXDr", ")", "$", "Rn", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "i64", "(", "round", "f64", ":", "$", "Rn", ")", ")", ",", "(", "!", "cast", "<", "Instruction" ]
LLVM	TPC	CPP	stmt_completion	Virtual ISA	614,932	[ "<NUM_LIT>", ")", ")", "\|\|", "(", "(", "consumer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "consumer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "\|\|", "(", "(", "consumer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "consumer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", ";" ]	[ "bool", "consumerPartOfE1Bypass", "=", "(", "(", "consumer", ".", "the_slotID", "==", "e_issue_slot_load", ")", ")", "\|\|", "(", "(", "consumer", ".", "the_slotID", "==", "e_issue_slot_store", ")", ")", "\|\|", "(", "(", "consumer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "consumer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "\|\|", "(", "(", "consumer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "consumer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "\|\|", "(", "(", "consumer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "consumer", ".", "the_opCode", "==" ]
GCC	avr	MD	stmt_completion	MPU	614,933	[ "]", ")" ]	[ "return", "avr_out_ashlpsi3", "(", "insn", ",", "operands", ",", "NULL", ")", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	TGSI	CPP	stmt_completion	Virtual ISA	614,934	[ ".", "getInstrInfo", "(", ")", ")", ";" ]	[ "MachineBasicBlock", "::", "iterator", "mbbi", "=", "mbb", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineFrameInfo", "&", "mfi", "=", "mf", ".", "getFrameInfo", "(", ")", ";", "const", "TGSIInstrInfo", "&", "tii", "=", "", "static_cast", "<", "const", "TGSIInstrInfo", "", ">", "(", "mf", ".", "getSubtarget", "(", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	614,935	[ "let", "Uses", "=", "[", "USR", "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";" ]
GCC	arm	MD	next_suggestion	CPU	614,936	[ "t1", "=", "gen_rtx_PARALLEL", "(", "<", "MODE", ">", "mode", ",", "v", ")" ]	[ "rtvec", "v", "=", "rtvec_alloc", "(", "<", "V_mode_nunits", ">", "/", "<NUM_LIT>", ")", "rtx", "t1", "int", "i", "for", "(", "i", "=", "<NUM_LIT>", "RTVEC_ELT", "(", "v", ",", "i", ")", "=", "GEN_INT", "(", "<", "V_mode_nunits", ">", "/", "<NUM_LIT>", "+", "i", ")" ]
LLVM	AArch64	CPP	next_suggestion	CPU	614,937	[ "}" ]	[ "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "IsToVec", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "IsToVec", ")", "{", "DecodeFPR128RegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ";", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ";", "}", "else", "{", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ";", "DecodeFPR128RegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";" ]
LLVM	PowerPC	TD	next_suggestion	CPU	614,938	[ "}" ]	[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(", "ops", "i32imm", ":", "$", "bibo", ",", "crrc", ":", "$", "reg", ")", ";" ]
LLVM	ARM64	CPP	code_generation	CPU	614,939	[ "SDValue", "ARM64TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "DL", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ",", "bool", "isThisReturn", ",", "SDValue", "ThisVal", ")", "const", "{", "CCAssignFn", "", "RetCC", "=", "CallConv", "==", "CallingConv", "::", "WebKit_JS", "?", "RetCC_ARM64_WebKit_JS", ":", "RetCC_ARM64_AAPCS", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "VA", "=", "RVLocs", "[", "i", "]", ";", "if", "(", "i", "==", "<NUM_LIT>", "&&", "isThisReturn", ")", "{", "assert", "(", "!", "VA", ".", "needsCustom", "(", ")", "&&", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "i64", "&&", "<STR_LIT>", "unexpected return calling convention register assignment", "<STR_LIT>", ")", ";", "InVals", ".", "push_back", "(", "ThisVal", ")", ";", "continue", ";", "}", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ";", "Chain", "=", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "}", "InVals", ".", "push_back", "(", "Val", ")", ";", "}", "return", "Chain", ";", "}" ]	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]
GCC	aarch64	CPP	stmt_completion	CPU	614,940	[ "a", ")", "{" ]	[ "vcvtnh_u16_f16", "(", "float16_t", "_", "_" ]
LLVM	AGC	CPP	code_generation	MPU	614,941	[ "const", "char", "*", "AGCTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "Opcode", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AGCISD::RET_FLAG", "<STR_LIT>", ";", "}", "return", "nullptr", ";", "}" ]	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]
GCC	ia64	CPP	next_suggestion	CPU	614,942	[ "pos", "--", ";" ]	[ "insn", "=", "next_insn", ")", "{", "gcc_assert", "(", "important_for_bundling_p", "(", "insn", ")", ")", ";", "type", "=", "ia64_safe_type", "(", "insn", ")", ";", "next_insn", "=", "get_next_important_insn", "(", "NEXT_INSN", "(", "insn", ")", ",", "tail", ")", ";", "insn_num", "++", ";", "index_to_bundle_states", "[", "insn_num", "]", "=", "NULL", ";", "for", "(", "curr_state", "=", "index_to_bundle_states", "[", "insn_num", "-", "<NUM_LIT>", "]", ";", "curr_state", "!=", "NULL", ";", "curr_state", "=", "next_state", ")", "{", "pos", "=", "curr_state", "->", "accumulated_insns_num", "%", "<NUM_LIT>", ";", "next_state", "=", "curr_state", "->", "next", ";", "only_bundle_end_p", "=", "(", "next_insn", "!=", "NULL_RTX", "&&", "INSN_CODE", "(", "insn", ")", "==", "CODE_FOR_insn_group_barrier", "&&", "unknown_for_bundling_p", "(", "next_insn", ")", ")", ";", "bundle_end_p", "=", "(", "only_bundle_end_p", "\|\|", "next_insn", "==", "NULL_RTX", "\|\|", "(", "GET_MODE", "(", "next_insn", ")", "==", "TImode", "&&", "INSN_CODE", "(", "insn", ")", "!=", "CODE_FOR_insn_group_barrier", ")", ")", ";", "if", "(", "type", "==", "TYPE_F", "\|\|", "type", "==", "TYPE_B", "\|\|", "type", "==", "TYPE_L", "\|\|", "type", "==", "TYPE_S", ")", "issue_nops_and_insn", "(", "curr_state", ",", "<NUM_LIT>", ",", "insn", ",", "bundle_end_p", ",", "only_bundle_end_p", ")", ";", "issue_nops_and_insn", "(", "curr_state", ",", "<NUM_LIT>", ",", "insn", ",", "bundle_end_p", ",", "only_bundle_end_p", ")", ";", "issue_nops_and_insn", "(", "curr_state", ",", "<NUM_LIT>", ",", "insn", ",", "bundle_end_p", ",", "only_bundle_end_p", ")", ";", "}", "gcc_assert", "(", "index_to_bundle_states", "[", "insn_num", "]", ")", ";", "for", "(", "curr_state", "=", "index_to_bundle_states", "[", "insn_num", "]", ";", "curr_state", "!=", "NULL", ";", "curr_state", "=", "curr_state", "->", "next", ")", "if", "(", "verbose", ">=", "<NUM_LIT>", "&&", "dump", ")", "{", "struct", "DFA_chip", "{", "unsigned", "short", "one_automaton_state", ";", "unsigned", "short", "oneb_automaton_state", ";", "unsigned", "short", "two_automaton_state", ";", "unsigned", "short", "twob_automaton_state", ";", "}", ";", "fprintf", "(", "dump", ",", "<STR_LIT>", "// Bundle state %d (orig %d, cost %d, nops %d/%d, insns %d, branch %d, mid.stops %d state %d) for %d\\n", "<STR_LIT>", ",", "curr_state", "->", "unique_num", ",", "(", "curr_state", "->", "or", "iginator", "==", "NULL", "?", "-", "<NUM_LIT>", ":", "curr_state", "->", "or", "iginator", "->", "unique_num", ")", ",", "curr_state", "->", "cost", ",", "curr_state", "->", "before_nops_num", ",", "curr_state", "->", "after_nops_num", ",", "curr_state", "->", "accumulated_insns_num", ",", "curr_state", "->", "branch_deviation", ",", "curr_state", "->", "middle_bundle_stops", ",", "(", "(", "struct", "DFA_chip", "", ")", "curr_state", "->", "dfa_state", ")", "->", "twob_automaton_state", ",", "INSN_UID", "(", "insn", ")", ")", ";", "}", "}", "gcc_assert", "(", "index_to_bundle_states", "[", "insn_num", "]", ")", ";", "best_state", "=", "NULL", ";", "for", "(", "curr_state", "=", "index_to_bundle_states", "[", "insn_num", "]", ";", "curr_state", "!=", "NULL", ";", "curr_state", "=", "curr_state", "->", "next", ")", "if", "(", "curr_state", "->", "accumulated_insns_num", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "(", "best_state", "==", "NULL", "\|\|", "best_state", "->", "cost", ">", "curr_state", "->", "cost", "\|\|", "(", "best_state", "->", "cost", "==", "curr_state", "->", "cost", "&&", "(", "curr_state", "->", "accumulated_insns_num", "<", "best_state", "->", "accumulated_insns_num", "\|\|", "(", "curr_state", "->", "accumulated_insns_num", "==", "best_state", "->", "accumulated_insns_num", "&&", "(", "curr_state", "->", "branch_deviation", "<", "best_state", "->", "branch_deviation", "\|\|", "(", "curr_state", "->", "branch_deviation", "==", "best_state", "->", "branch_deviation", "&&", "curr_state", "->", "middle_bundle_stops", "<", "best_state", "->", "middle_bundle_stops", ")", ")", ")", ")", ")", ")", ")", "best_state", "=", "curr_state", ";", "gcc_assert", "(", "best_state", ")", ";", "insn_num", "=", "best_state", "->", "before_nops_num", ";", "template0", "=", "template1", "=", "-", "<NUM_LIT>", ";", "for", "(", "curr_state", "=", "best_state", ";", "curr_state", "->", "or", "iginator", "!=", "NULL", ";", "curr_state", "=", "curr_state", "->", "or", "iginator", ")", "{", "insn", "=", "curr_state", "->", "insn", ";", "asm_p", "=", "unknown_for_bundling_p", "(", "insn", ")", ";", "insn_num", "++", ";", "if", "(", "verbose", ">=", "<NUM_LIT>", "&&", "dump", ")", "{", "struct", "DFA_chip", "{", "unsigned", "short", "one_automaton_state", ";", "unsigned", "short", "oneb_automaton_state", ";", "unsigned", "short", "two_automaton_state", ";", "unsigned", "short", "twob_automaton_state", ";", "}", ";", "fprintf", "(", "dump", ",", "<STR_LIT>", "// Best %d (orig %d, cost %d, nops %d/%d, insns %d, branch %d, mid.stops %d, state %d) for %d\\n", "<STR_LIT>", ",", "curr_state", "->", "unique_num", ",", "(", "curr_state", "->", "or", "iginator", "==", "NULL", "?", "-", "<NUM_LIT>", ":", "curr_state", "->", "or", "iginator", "->", "unique_num", ")", ",", "curr_state", "->", "cost", ",", "curr_state", "->", "before_nops_num", ",", "curr_state", "->", "after_nops_num", ",", "curr_state", "->", "accumulated_insns_num", ",", "curr_state", "->", "branch_deviation", ",", "curr_state", "->", "middle_bundle_stops", ",", "(", "(", "struct", "DFA_chip", "", ")", "curr_state", "->", "dfa_state", ")", "->", "twob_automaton_state", ",", "INSN_UID", "(", "insn", ")", ")", ";", "}", "max_pos", "=", "get_max_pos", "(", "curr_state", "->", "dfa_state", ")", ";", "if", "(", "max_pos", "==", "<NUM_LIT>", "\|\|", "(", "max_pos", "==", "<NUM_LIT>", "&&", "template0", "<", "<NUM_LIT>", ")", ")", "{", "pos", "=", "max_pos", ";", "if", "(", "max_pos", "==", "<NUM_LIT>", ")", "template0", "=", "get_template", "(", "curr_state", "->", "dfa_state", ",", "<NUM_LIT>", ")", ";", "else", "{", "template1", "=", "get_template", "(", "curr_state", "->", "dfa_state", ",", "<NUM_LIT>", ")", ";", "template0", "=", "get_template", "(", "curr_state", "->", "dfa_state", ",", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "max_pos", ">", "<NUM_LIT>", "&&", "template1", "<", "<NUM_LIT>", ")", "{", "gcc_assert", "(", "pos", "<=", "<NUM_LIT>", ")", ";", "template1", "=", "get_template", "(", "curr_state", "->", "dfa_state", ",", "<NUM_LIT>", ")", ";", "pos", "+=", "<NUM_LIT>", ";", "}", "if", "(", "!", "asm_p", ")", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "curr_state", "->", "after_nops_num", ";", "i", "++", ")", "{", "rtx", "nop_pat", "=", "gen_nop", "(", ")", ";", "rtx_insn", "*", "nop", "=", "emit_insn_after", "(", "nop_pat", ",", "insn", ")", ";" ]
GCC	alpha	CPP	stmt_completion	MPU	614,943	[ "memh", ",", "addr", ")", ")", ";" ]	[ "if", "(", "GET_CODE", "(", "mema", ")", "==", "LO_SUM", ")", "mema", "=", "force_reg", "(", "Pmode", ",", "mema", ")", ";", "tmp", "=", "change_address", "(", "mem", ",", "DImode", ",", "gen_rtx_AND", "(", "DImode", ",", "plus_constant", "(", "DImode", ",", "mema", ",", "ofs", ")", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ")", ";", "set_mem_alias_set", "(", "tmp", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "meml", ",", "tmp", ")", ";", "tmp", "=", "change_address", "(", "mem", ",", "DImode", ",", "gen_rtx_AND", "(", "DImode", ",", "plus_constant", "(", "DImode", ",", "mema", ",", "ofs", "+", "size", "-", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ")", ";", "set_mem_alias_set", "(", "tmp", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "memh", ",", "tmp", ")", ";", "if", "(", "sign", "&&", "size", "==", "<NUM_LIT>", ")", "{", "emit_move_insn", "(", "addr", ",", "plus_constant", "(", "Pmode", ",", "mema", ",", "ofs", "+", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_extql", "(", "extl", ",", "meml", ",", "addr", ")", ")", ";", "emit_insn", "(", "gen_extqh", "(", "exth", ",", "memh", ",", "addr", ")", ")", ";", "addr", "=", "expand_binop", "(", "DImode", ",", "ior_optab", ",", "extl", ",", "exth", ",", "tgt", ",", "<NUM_LIT>", ",", "OPTAB_WIDEN", ")", ";", "addr", "=", "expand_binop", "(", "DImode", ",", "ashr_optab", ",", "addr", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "addr", ",", "<NUM_LIT>", ",", "OPTAB_WIDEN", ")", ";", "}", "else", "{", "emit_move_insn", "(", "addr", ",", "plus_constant", "(", "Pmode", ",", "mema", ",", "ofs", ")", ")", ";", "emit_insn", "(", "gen_extxl", "(", "extl", ",", "meml", ",", "GEN_INT", "(", "size", "*", "<NUM_LIT>", ")", ",", "addr", ")", ")", ";", "switch", "(", "(", "int", ")", "size", ")", "{", "case", "<NUM_LIT>", ":", "emit_insn", "(", "gen_extwh", "(", "exth", ",", "memh", ",", "addr", ")", ")", ";", "mode", "=", "HImode", ";", "break", ";", "case", "<NUM_LIT>", ":", "emit_insn", "(", "gen_extlh", "(", "exth", ",", "memh", ",", "addr", ")", ")", ";", "mode", "=", "SImode", ";", "break", ";", "case", "<NUM_LIT>", ":", "emit_insn", "(", "gen_extqh", "(", "exth", "," ]
LLVM	Hexagon	TD	next_suggestion	DSP	614,944	[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	614,945	[ "}" ]	[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
LLVM	Sparc	CPP	next_suggestion	CPU	614,946	[ "}" ]	[ "SDValue", "FrameAddr", "=", "getFRAMEADDR", "(", "depth", "-", "<NUM_LIT>", ",", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "unsigned", "Offset", "=", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "VT", ",", "FrameAddr", ",", "DAG", ".", "getIntPtrConstant", "(", "Offset", ",", "dl", ")", ")", ";", "RetAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Ptr", ",", "MachinePointerInfo", "(", ")", ")", ";", "return", "RetAddr", ";" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	614,947	[ "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Switches", "=", "sw", ";", "let", "SrcA", "=", "<NUM_LIT>", ";", "let", "SrcB", "=", "addr", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "SrcExtra", "=", "src", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	X86	TD	next_suggestion	CPU	614,948	[ "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]	[ "def", "HWWriteResGroup68", ":", "SchedWriteRes", "<", "[", "HWPort4", ",", "HWPort23", ",", "HWPort237", ",", "HWPort0156", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	CPP	next_suggestion	CPU	614,949	[ "MIB", ".", "add", "(", "Reg0Op", ")", ".", "add", "(", "Reg1Op", ")", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ";" ]	[ "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "unsigned", "NewOpc", ";", "if", "(", "Offset", "==", "<NUM_LIT>", "\|\|", "Offset", "==", "-", "<NUM_LIT>", ")", "{", "NewOpc", "=", "Opcode", "==", "ARM", "::", "t2LDRDi8", "?", "ARM", "::", "t2LDRD_PRE", ":", "ARM", "::", "t2STRD_PRE", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "Offset", "==", "<NUM_LIT>", "\|\|", "Offset", "==", "-", "<NUM_LIT>", ")", "{", "NewOpc", "=", "Opcode", "==", "ARM", "::", "t2LDRDi8", "?", "ARM", "::", "t2LDRD_POST", ":", "ARM", "::", "t2STRD_POST", ";", "}", "else", "return", "false", ";", "}", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "if", "(", "NewOpc", "==", "ARM", "::", "t2LDRD_PRE", "\|\|", "NewOpc", "==", "ARM", "::", "t2LDRD_POST", ")", "{" ]
LLVM	AMDGPU	TD	program_repair	GPU	614,950	[ "<FIXS>", "FeatureMADIntraFwdBug", ",", "FeaturePrivEnabledTrap2NopBug", "]", ")", ">", ";", "<FIXE>" ]	[ "[", "FeatureMSAALoadDstSelBug", ",", "FeatureVALUTransUseHazard", ",", "FeatureUserSGPRInit16Bug", ",", "FeatureRequiresCOV6", "]", ")", ">", ";", "def", "FeatureISAVersion11_0_Common", ":", "FeatureSet", "!", "listconcat", "(", "FeatureISAVersion11_Common", ".", "Features", ",", "[", "FeatureMSAALoadDstSelBug", ",", "FeatureVALUTransUseHazard", ",", "<BUGS>", "FeatureMADIntraFwdBug", "]", ")", ">", ";", "<BUGE>", "def", "FeatureISAVersion11_0_0", ":", "FeatureSet", "!", "listconcat", "(", "FeatureISAVersion11_0_Common", ".", "Features", "," ]
GCC	i386	CPP	stmt_completion	CPU	614,951	[ "flag_split_stack", ")", ";" ]	[ "if", "(", "cfun", "->", "machine", "->", "split_stack_varargs_pointer", "!=", "NULL_RTX", ")", "{", "gcc_assert", "(" ]
LLVM	Mips	CPP	stmt_completion	CPU	614,952	[ "RefCount", "++", ";" ]	[ "if", "(", "isCPEntryInRange", "(", "UserMI", ",", "UserOffset", ",", "CPE", ".", "CPEMI", ",", "U", ".", "getMaxDisp", "(", ")", ",", "U", ".", "NegOk", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Replacing CPE#", "<STR_LIT>", "<<", "CPI", "<<", "<STR_LIT>", " with CPE#", "<STR_LIT>", "<<", "CPE", ".", "CPI", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "U", ".", "CPEMI", "=", "CPE", ".", "CPEMI", ";", "for", "(", "MachineOperand", "&", "MO", ":", "UserMI", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "{", "MO", ".", "setIndex", "(", "CPE", ".", "CPI", ")", ";", "break", ";", "}", "CPE", "." ]
LLVM	X86	TD	program_repair	CPU	614,953	[ "<FIXS>", "(", "v8f32", "immAllZerosV", ")", ")", ",", "<FIXE>" ]	[ "def", ":", "Pat", "(", "vselect", "VK8WM", ":", "$", "mask", ",", "(", "bc_v8f32", "(", "v4f64", "(", "X86SubVBroadcast", "(", "loadv2f64", "addr", ":", "$", "src", ")", ")", ")", ")", ",", "<BUGS>", "(", "bc_v8f32", "(", "v8i32", "immAllZerosV", ")", ")", ")", ",", "<BUGE>", "(", "VBROADCASTF32X4Z256rmkz", "VK8WM", ":", "$", "mask", ",", "addr", ":", "$", "src", ")", ">", ";", "def", ":", "Pat", "(", "vselect", "VK8WM", ":", "$", "mask", ",", "(", "bc_v8f32", "(", "v4f64", "(", "X86SubVBroadcast", "(", "loadv2f64", "addr", ":", "$", "src", ")", ")", ")", ")", "," ]
GCC	mips	CPP	stmt_completion	CPU	614,954	[ ",", "size", ",", "align", ",", "true", ")", ";" ]	[ "switch_to_section", "(", "readonly_data_section", ")", ";", "ASM_OUTPUT_ALIGN", "(", "stream", ",", "floor_log2", "(", "align", "/", "BITS_PER_UNIT", ")", ")", ";", "mips_declare_object", "(", "stream", ",", "name", ",", "<STR_LIT>", "<STR_LIT>", ",", "<STR_LIT>", ":\\n\\t.space\\t", "<STR_LIT>", "HOST_WIDE_INT_PRINT_UNSIGNED", "<STR_LIT>", "\\n", "<STR_LIT>", ",", "size", ")", ";", "}", "else", "mips_declare_common_object", "(", "stream", ",", "name", ",", "<STR_LIT>", "\\n\\t.comm\\t", "<STR_LIT>" ]
LLVM	Hexagon	CPP	code_generation	DSP	614,955	[ "const", "BitTracker", "::", "RegisterCell", "&", "lookup", "(", "unsigned", "VR", ")", "{", "unsigned", "RInd", "=", "Register", "::", "virtReg2Index", "(", "VR", ")", ";", "if", "(", "RInd", ">=", "CVect", ".", "size", "(", ")", ")", "CVect", ".", "resize", "(", "std", "::", "max", "(", "RInd", "+", "<NUM_LIT>", ",", "<NUM_LIT>", "U", ")", ",", "nullptr", ")", ";", "const", "BitTracker", "::", "RegisterCell", "", "CP", "=", "CVect", "[", "RInd", "]", ";", "if", "(", "CP", "==", "nullptr", ")", "CP", "=", "CVect", "[", "RInd", "]", "=", "&", "BT", ".", "lookup", "(", "VR", ")", ";", "return", "", "CP", ";", "}" ]	[ "This", "method", "finds", "the", "value", "with", "the", "given", "Name", "in", "the", "the", "symbol", "table", "." ]
LLVM	PowerPC	TD	stmt_completion	CPU	614,956	[ "=", "PPCRegG8RCNoX0AsmOperand", ";" ]	[ "let", "ParserMatchClass" ]
LLVM	X86	CPP	stmt_completion	CPU	614,957	[ ";" ]	[ "SDValue", "Res", "=", "LowerEXTRACT_VECTOR_ELT_SSE4", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Res", ".", "getNode", "(", ")", ")", "return", "Res", ";", "}", "MVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Vec", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "MVT", "::", "i16", ",", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "i32", ",", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Vec", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "MVT", "EltVT", "=", "MVT", "::", "i32", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "EltVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Assert", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertZext", ",", "dl", ",", "EltVT", ",", "Extract", ",", "DAG", ".", "getValueType", "(", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "VT", ",", "Assert", ")", ";", "}", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "return", "Op", ";", "int", "Mask", "[", "<NUM_LIT>", "]", "=", "{", "static_cast", "<", "int", ">", "(", "Idx", ")", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "MVT", "VVT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getVectorShuffle", "(", "VVT", ",", "dl", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getUNDEF", "(", "VVT", ")", ",", "Mask", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "VT", ",", "Vec", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "return", "Op", ";", "int", "Mask", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "MVT", "VVT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getVectorShuffle", "(", "VVT", ",", "dl", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getUNDEF", "(", "VVT", ")", ",", "Mask", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "VT", ",", "Vec", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "}", "return", "SDValue", "(", ")" ]
GCC	sparc	CPP	next_suggestion	CPU	614,958	[ "}" ]	[ "return", "Pmode", ";", "}", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", "&&", "GET_MODE_SIZE", "(", "mode", ")", "<", "UNITS_PER_WORD", ")", "return", "word_mode", ";", "return", "mode", ";" ]
LLVM	AMDGPU	CPP	code_generation	GPU	614,959	[ "SDValue", "AMDGPUTargetLowering", "::", "SplitVectorLoad", "(", "const", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "LoadSDNode", "*", "Load", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "SL", "(", "Op", ")", ";", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Ops", "[", "<NUM_LIT>", "]", ";", "std", "::", "tie", "(", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", "=", "scalarizeVectorLoad", "(", "Load", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "SL", ")", ";", "}", "SDValue", "BasePtr", "=", "Load", "->", "getBasePtr", "(", ")", ";", "EVT", "MemVT", "=", "Load", "->", "getMemoryVT", "(", ")", ";", "const", "MachinePointerInfo", "&", "SrcValue", "=", "Load", "->", "getMemOperand", "(", ")", "->", "getPointerInfo", "(", ")", ";", "EVT", "LoVT", ",", "HiVT", ";", "EVT", "LoMemVT", ",", "HiMemVT", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "LoVT", ",", "HiVT", ")", "=", "getSplitDestVTs", "(", "VT", ",", "DAG", ")", ";", "std", "::", "tie", "(", "LoMemVT", ",", "HiMemVT", ")", "=", "getSplitDestVTs", "(", "MemVT", ",", "DAG", ")", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "splitVector", "(", "Op", ",", "SL", ",", "LoVT", ",", "HiVT", ",", "DAG", ")", ";", "unsigned", "Size", "=", "LoMemVT", ".", "getStoreSize", "(", ")", ";", "Align", "BaseAlign", "=", "Load", "->", "getAlign", "(", ")", ";", "Align", "HiAlign", "=", "commonAlignment", "(", "BaseAlign", ",", "Size", ")", ";", "SDValue", "LoLoad", "=", "DAG", ".", "getExtLoad", "(", "Load", "->", "getExtensionType", "(", ")", ",", "SL", ",", "LoVT", ",", "Load", "->", "getChain", "(", ")", ",", "BasePtr", ",", "SrcValue", ",", "LoMemVT", ",", "BaseAlign", ",", "Load", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "HiPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "SL", ",", "BasePtr", ",", "TypeSize", "::", "getFixed", "(", "Size", ")", ")", ";", "SDValue", "HiLoad", "=", "DAG", ".", "getExtLoad", "(", "Load", "->", "getExtensionType", "(", ")", ",", "SL", ",", "HiVT", ",", "Load", "->", "getChain", "(", ")", ",", "HiPtr", ",", "SrcValue", ".", "getWithOffset", "(", "LoMemVT", ".", "getStoreSize", "(", ")", ")", ",", "HiMemVT", ",", "HiAlign", ",", "Load", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "Join", ";", "if", "(", "LoVT", "==", "HiVT", ")", "{", "Join", "=", "DAG", ".", "getNode", "(", "ISD", "::", "CONCAT_VECTORS", ",", "SL", ",", "VT", ",", "LoLoad", ",", "HiLoad", ")", ";", "}", "else", "{", "Join", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_SUBVECTOR", ",", "SL", ",", "VT", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "LoLoad", ",", "DAG", ".", "getVectorIdxConstant", "(", "<NUM_LIT>", ",", "SL", ")", ")", ";", "Join", "=", "DAG", ".", "getNode", "(", "HiVT", ".", "isVector", "(", ")", "?", "ISD", "::", "INSERT_SUBVECTOR", ":", "ISD", "::", "INSERT_VECTOR_ELT", ",", "SL", ",", "VT", ",", "Join", ",", "HiLoad", ",", "DAG", ".", "getVectorIdxConstant", "(", "LoVT", ".", "getVectorNumElements", "(", ")", ",", "SL", ")", ")", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "Join", ",", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "SL", ",", "MVT", "::", "Other", ",", "LoLoad", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "HiLoad", ".", "getValue", "(", "<NUM_LIT>", ")", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "SL", ")", ";", "}" ]	[ "Split", "a", "vector", "load", "into", "2", "loads", "of", "half", "the", "vector", "." ]
LLVM	SystemZ	TD	next_suggestion	CPU	614,960	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BDL1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "BDL1", ";", "bits", "<", "<NUM_LIT>", ">", "BD2", ";", "bits", "<", "<NUM_LIT>", ">", "I3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";" ]
GCC	arm	MD	stmt_completion	CPU	614,961	[ "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_code_attr", "arith_shift_insn", "[", "(", "plus", "<STR_LIT>", ")", "(", "minus", "<STR_LIT>", ")", "(", "ior", "<STR_LIT>", ")", "(", "xor", "<STR_LIT>", ")", "(", "and" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	614,962	[ "?", "AMDGPUAS", "::", "PRIVATE_ADDRESS", ":", "AMDGPUAS", "::", "GLOBAL_ADDRESS", ";" ]	[ "if", "(", "ExtType", "==", "ISD", "::", "NON_EXTLOAD", "&&", "MemVT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "{", "SDValue", "Chain", "=", "Load", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "Load", "->", "getBasePtr", "(", ")", ";", "MachineMemOperand", "", "MMO", "=", "Load", "->", "getMemOperand", "(", ")", ";", "EVT", "RealMemVT", "=", "(", "MemVT", "==", "MVT", "::", "i1", ")", "?", "MVT", "::", "i8", ":", "MVT", "::", "i16", ";", "SDValue", "NewLD", "=", "DAG", ".", "getExtLoad", "(", "ISD", "::", "EXTLOAD", ",", "DL", ",", "MVT", "::", "i32", ",", "Chain", ",", "BasePtr", ",", "RealMemVT", ",", "MMO", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "MemVT", ",", "NewLD", ")", ",", "NewLD", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "if", "(", "!", "MemVT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "Op", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i32", "&&", "<STR_LIT>", "Custom lowering for non-i32 vectors hasn't been implemented.", "<STR_LIT>", ")", ";", "unsigned", "AS", "=", "Load", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMemoryAccess", "(", "", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "MemVT", ",", "AS", ",", "Load", "->", "getAlignment", "(", ")", ")", ")", "{", "SDValue", "Ops", "[", "<NUM_LIT>", "]", ";", "std", "::", "tie", "(", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", "=", "expandUnalignedLoad", "(", "Load", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AMDGPUAS", "::", "FLAT_ADDRESS", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")" ]
GCC	ia64	MD	stmt_completion	CPU	614,963	[ "<NUM_LIT>", "]", ")", ")" ]	[ "[", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "rtx", "l", "=", "gen_reg_rtx", "(", "V4HImode", ")", "rtx", "h", "=", "gen_reg_rtx", "(", "V4HImode", ")", "emit_insn", "(", "gen_mulv4hi3", "(", "l", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[" ]
LLVM	AArch64	CPP	program_repair	CPU	614,964	[ "<FIXS>", "bool", "IsUnscaled", "=", "TII", "->", "isUnscaledLdSt", "(", "*", "FirstMI", ")", ";", "<FIXE>" ]	[ "bool", "MayLoad", "=", "FirstMI", "->", "mayLoad", "(", ")", ";", "<BUGS>", "bool", "IsUnscaled", "=", "TII", "->", "isUnscaledLdSt", "(", "FirstMI", ")", ";", "<BUGE>", "unsigned", "Reg", "=", "getLdStRegOp", "(", "FirstMI", ")", ".", "getReg", "(", ")", ";", "unsigned", "BaseReg", "=", "getLdStBaseOp", "(", "FirstMI", ")", ".", "getReg", "(", ")", ";", "int", "Offset", "=", "getLdStOffsetOp", "(", "FirstMI", ")", ".", "getImm", "(", ")", ";" ]
LLVM	TPC	CPP	stmt_completion	Virtual ISA	614,965	[ ".", "getConstant", "(", "I", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";" ]	[ "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "++", "I", ")", "{", "if", "(", "I", ")", "{", "Ptr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "SRF_REGISTER_LENGTH_IN_BYTES", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ")", ")", ";", "}", "SDValue", "V0", "=", "DAG", ".", "getLoad", "(", "EltTy", ",", "DL", ",", "Chain", ",", "Ptr", ",", "PtrInfo", ".", "getWithOffset", "(", "SRF_REGISTER_LENGTH_IN_BYTES", "*", "I", ")", ",", "Alignment", ",", "MemOp", "->", "getFlags", "(", ")", ",", "AAInfo", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_VECTOR_ELT", ",", "DL", ",", "MemTy", ",", "Result", ",", "V0", ",", "DAG" ]
GCC	rs6000	MD	next_suggestion	CPU	614,966	[ "UNSPEC_VADDEUQM", ")", ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "V1TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V1TI", "[", "(", "match_operand", ":", "V1TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V1TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V1TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM	SystemZ	CPP	program_repair	CPU	614,967	[ "<FIXS>", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addMBB", "(", "DoneMBB", ")", ";", "<FIXE>" ]	[ "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Dest", ")", ".", "addReg", "(", "RetryCmpVal", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<BUGS>", ".", "addImm", "(", "MaskNE", ")", ".", "addMBB", "(", "DoneMBB", ")", ";", "<BUGE>", "MBB", "->", "addSuccessor", "(", "DoneMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "SetMBB", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	614,968	[ "}" ]	[ "inline", "static", "bool", "MaskRegClassContains", "(", "unsigned", "Reg", ")", "{", "return", "X86", "::", "VK8RegClass", ".", "contains", "(", "Reg", ")", "\|\|", "X86", "::", "VK16RegClass", ".", "contains", "(", "Reg", ")", "\|\|", "X86", "::", "VK1RegClass", ".", "contains", "(", "Reg", ")", ";" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	614,969	[ ",", "Tmp4", ",", "Tmp6", ",", "ISD", "::", "SETLE", ")", ";" ]	[ "SDValue", "Hi", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Amt", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "AmtVT", "=", "Amt", ".", "getValueType", "(", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "dl", ",", "AmtVT", ",", "DAG", ".", "getConstant", "(", "BitWidth", ",", "AmtVT", ")", ",", "Amt", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Lo", ",", "Amt", ")", ";", "SDValue", "Tmp3", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Hi", ",", "Tmp1", ")", ";", "SDValue", "Tmp4", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "dl", ",", "VT", ",", "Tmp2", ",", "Tmp3", ")", ";", "SDValue", "Tmp5", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "AmtVT", ",", "Amt", ",", "DAG", ".", "getConstant", "(", "-", "BitWidth", ",", "AmtVT", ")", ")", ";", "SDValue", "Tmp6", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Hi", ",", "Tmp5", ")", ";", "SDValue", "OutHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Hi", ",", "Amt", ")", ";", "SDValue", "OutLo", "=", "DAG", ".", "getSelectCC", "(", "dl", ",", "Tmp5", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "AmtVT", ")" ]
GCC	avr	MD	next_suggestion	MPU	614,970	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "HI", "(", "not", ":", "HI", "(", "zero_extend", ":", "HI", "(", "not", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "(", "sign_extend", ":", "HI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	rs6000	MD	stmt_completion	CPU	614,971	[ ")", "]" ]	[ "(", "minus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SI", "(", "ashiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	614,972	[ ")", ")", ";" ]	[ "return", "selectOperator", "(", "I", ",", "I", "->", "getOpcode", "(" ]
LLVM	TPC	CPP	stmt_completion	Virtual ISA	614,973	[ "&", "getAuxVector", "(", ")", "{" ]	[ "const", "std", "::", "vector", "<", "TensorInfo", ">" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	614,974	[ "Odd", "=", "SDValue", "(", "Reg1", ",", "<NUM_LIT>", ")", ";" ]	[ "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "MVT", "::", "Untyped", ",", "SDValue", "(", "In128", ",", "<NUM_LIT>", ")", ",", "Op1", ")", ";", "bool", "Is32Bit", "=", "is32Bit", "(", "VT", ")", ";", "SDValue", "SubReg0", "=", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Is32Bit", ")", ",", "VT", ")", ";", "SDValue", "SubReg1", "=", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Is32Bit", ")", ",", "VT", ")", ";", "SDNode", "", "Reg0", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "VT", ",", "Result", ",", "SubReg0", ")", ";", "SDNode", "", "Reg1", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "VT", ",", "Result", ",", "SubReg1", ")", ";", "Even", "=", "SDValue", "(", "Reg0", ",", "<NUM_LIT>", ")", ";" ]
LLVM	Sparc	CPP	next_suggestion	CPU	614,975	[ "}" ]	[ "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "SparcTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'", "r", "'", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	614,976	[ "}" ]	[ "AMDGPUTargetMachine", "::", "AMDGPUTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetOptions", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ")", ",", "TT", ",", "getGPUOrDefault", "(", "TT", ",", "CPU", ")", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "RM", ")", ",", "getEffectiveCodeModel", "(", "CM", ")", ",", "OptLevel", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", "{", "initAsmInfo", "(", ")", ";" ]
GCC	arm	MD	stmt_completion	CPU	614,977	[ "<STR_LIT>", ")", "]" ]	[ "[", "(", "match_operand", ":", "<", "V_elem", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VQI", "<NUM_LIT>", "<STR_LIT>" ]
GCC	nds32	MD	stmt_completion	CPU	614,978	[ ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	M68k	CPP	stmt_completion	MPU	614,979	[ ";" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "M68kISD::XOR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "M68kISD::AND", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "M68kISD::CMP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "M68kISD::BTST", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "M68kISD::SELECT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "M68kISD::CMOV", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "M68kISD::BRCOND", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "M68kISD::SETCC", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "M68kISD::SETCC_CARRY", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "M68kISD::GLOBAL_BASE_REG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "M68kISD::Wrapper", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "M68kISD::WrapperPC", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "M68kISD::SEG_ALLOCA", "<STR_LIT>" ]
LLVM	CJG	CPP	stmt_completion	CPU	614,980	[ "CJGELFObjectWriter: invalid fixup kind", "<STR_LIT>", ")", ";" ]	[ "unsigned", "CJGELFObjectWriter", "::", "getRelocType", "(", "MCContext", "&", "Ctx", ",", "const", "MCValue", "&", "Target", ",", "const", "MCFixup", "&", "Fixup", ",", "bool", "IsPCRel", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>" ]
GCC	arm	CPP	stmt_completion	CPU	614,981	[ "_", "_", "a", ")", ";" ]	[ "return", "(", "poly8x8_t", ")", "_", "_", "builtin_neon_vreinterpretv8qiv4hi", "(" ]
LLVM	VE	TD	stmt_completion	CPU	614,982	[ ":", "$", "vz", ",", "i32", ":", "$", "vl", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "int_ve_vl_vmaxswzx_vsvl", "i32", ":", "$", "sy", ",", "v256f64", ":", "$", "vz", ",", "i32", ":", "$", "vl", ")", ",", "(", "VMAXSWZXrvl", "i32", ":", "$", "sy", ",", "v256f64" ]
LLVM	MSP430	CPP	program_repair	MPU	614,983	[ "<FIXS>", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "#", "include", "<STR_LIT>", "llvm/Constants.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/DerivedTypes.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Function.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Intrinsics.h", "<STR_LIT>", "<FIXE>" ]	[ "#", "include", "<STR_LIT>", "MSP430.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "MSP430TargetMachine.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/DerivedTypes.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Function.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Intrinsics.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "llvm/CallingConv.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/Constants.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineFrameInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineFunction.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineInstrBuilder.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineRegisterInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/SelectionDAG.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/SelectionDAGISel.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/Target/TargetLowering.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "llvm/Support/Compiler.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/Debug.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/ErrorHandling.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/raw_ostream.h", "<STR_LIT>", "using", "namespace", "llvm", ";", "namespace", "{" ]
GCC	avr	CPP	program_repair	MPU	614,984	[ "<FIXS>", "}", "<FIXE>", "<FIXS>", "{", "if", "(", "GET_CODE", "(", "addr", ")", "!=", "PLUS", ")", "fatal_insn", "(", "<STR_LIT>", "bad address, not (reg+disp):", "<STR_LIT>", ",", "addr", ")", ";", "<FIXE>", "<FIXS>", "avr_print_operand", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "}", "<FIXE>", "<FIXS>", "{", "avr_print_operand_address", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "REGNO", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "REG_X", ")", "fatal_insn", "(", "<STR_LIT>", "internal compiler error. Bad address:", "<STR_LIT>", ",", "addr", ")", ";", "fputc", "(", "'", "+", "'", ",", "file", ")", ";", "avr_print_operand", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "code", ")", ";", "}", "<FIXE>", "<FIXS>", "avr_print_operand_address", "(", "file", ",", "addr", ")", ";", "<FIXE>" ]	[ "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "}", "output_addr_const", "(", "file", ",", "addr", ")", ";", "<BUGS>", "}", "<BUGE>", "else", "if", "(", "code", "==", "'", "i", "'", ")", "{", "avr_print_operand", "(", "file", ",", "addr", ",", "'", "i", "'", ")", ";", "}", "else", "if", "(", "code", "==", "'", "o", "'", ")", "<BUGS>", "{", "if", "(", "GET_CODE", "(", "addr", ")", "!=", "PLUS", ")", "fatal_insn", "(", "<STR_LIT>", "bad address, not (reg+disp):", "<STR_LIT>", ",", "addr", ")", ";", "<BUGE>", "<BUGS>", "avr_print_operand", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "}", "<BUGE>", "else", "if", "(", "code", "==", "'", "p", "'", "\|\|", "code", "==", "'", "r", "'", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "!=", "POST_INC", "&&", "GET_CODE", "(", "addr", ")", "!=", "PRE_DEC", ")", "fatal_insn", "(", "<STR_LIT>", "bad address, not post_inc or pre_dec:", "<STR_LIT>", ",", "addr", ")", ";", "if", "(", "code", "==", "'", "p", "'", ")", "avr_print_operand_address", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ";", "elseavr_print_operand", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", ")", "<BUGS>", "{", "avr_print_operand_address", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "REGNO", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "REG_X", ")", "fatal_insn", "(", "<STR_LIT>", "internal compiler error. Bad address:", "<STR_LIT>", ",", "addr", ")", ";", "fputc", "(", "'", "+", "'", ",", "file", ")", ";", "avr_print_operand", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "code", ")", ";", "}", "<BUGE>", "else", "<BUGS>", "avr_print_operand_address", "(", "file", ",", "addr", ")", ";", "<BUGE>", "}", "else", "if", "(", "code", "==", "'", "i", "'", ")", "{" ]
LLVM	MSP430	CPP	next_suggestion	MPU	614,985	[ "if", "(", "Offset", "==", "<NUM_LIT>", ")", "return", ";" ]	[ "assert", "(", "SPAdj", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected", "<STR_LIT>", ")", ";", "MachineInstr", "&", "MI", "=", "", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetFrameLowering", "", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "unsigned", "BasePtr", "=", "(", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "Offset", "+=", "<NUM_LIT>", ";", "if", "(", "!", "TFI", "->", "hasFP", "(", "MF", ")", ")", "Offset", "+=", "MF", ".", "getFrameInfo", "(", ")", "->", "getStackSize", "(", ")", ";", "else", "Offset", "+=", "<NUM_LIT>", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "BasePtr", ",", "false", ")", ";" ]
GCC	arm	MD	stmt_completion	CPU	614,986	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]
GCC	nds32	MD	stmt_completion	CPU	614,987	[ ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC	sparc	CPP	next_suggestion	CPU	614,988	[ "}" ]	[ "case", "PROCESSOR_HYPERSPARC", ":", "case", "PROCESSOR_SPARCLITE86X", ":", "case", "PROCESSOR_V9", ":", "case", "PROCESSOR_NIAGARA4", ":", "case", "PROCESSOR_NIAGARA7", ":", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_NIAGARA", ":", "case", "PROCESSOR_NIAGARA2", ":", "case", "PROCESSOR_NIAGARA3", ":", "default", ":", "return", "<NUM_LIT>", ";", "}" ]
LLVM	TPC	TD	stmt_completion	Virtual ISA	614,989	[ "<NUM_LIT>", ";" ]	[ "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "endBit", ";", "bits", "<", "<NUM_LIT>", ">", "immOpNum", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "immOpNum", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "OType", ";", "bits", "<", "<NUM_LIT>", ">", "ImmOpCount", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "SecondImmOp", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "ThirdImmOp", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "FirstImmBits", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "SecondImmBits", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "ThirdImmBits", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "HasCompositeImm", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "ImmOpCount", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "SecondImmOp", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "ThirdImmOp", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "FirstImmBits", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "SecondImmBits", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "ThirdImmBits", ";", "bits", "<", "<NUM_LIT>", ">", "Lanes", "=" ]
LLVM	ARM64	TD	stmt_completion	CPU	614,990	[ "BranchTarget14Operand", ";" ]	[ "def", "am_tbrcond", ":", "Operand", "<", "OtherVT", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=" ]
LLVM	M680x0	CPP	stmt_completion	MPU	614,991	[ ":" ]	[ "case", "M680x0", "::", "CMP8di", ":", "case", "M680x0", "::", "CMP8dj", ":", "case", "M680x0", "::", "CMP8dp", ":", "case", "M680x0", "::", "CMP16dd", ":", "case", "M680x0", "::", "CMP16df", ":", "case", "M680x0", "::", "CMP16di", ":", "case", "M680x0", "::", "CMP16dj" ]
LLVM	AMDGPU	TD	program_repair	GPU	614,992	[ "<FIXS>", "class", "VOP3_DPP8e_Fields", "{", "bits", "<NUM_LIT>", ">", "src0", ";", "bits", "<NUM_LIT>", ">", "dpp8", ";", "bits", "<NUM_LIT>", ">", "fi", ";", "}", "class", "VOP_DPP8_Base", "string", "OpName", ",", "VOPProfile", "P", ",", "dag", "InsDPP8", "=", "P", ".", "InsDPP8", ",", "string", "AsmDPP8", "=", "P", ".", "AsmDPP8", ">", ":", "InstSI", "P", ".", "OutsDPP8", ",", "InsDPP8", ",", "OpName", "#", "AsmDPP8", ",", "[", "]", ">", "{", "<FIXE>" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dpp8", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "}", "<BUGS>", "class", "VOP_DPP8", "string", "OpName", ",", "VOPProfile", "P", ">", ":", "InstSI", "P", ".", "OutsDPP8", ",", "P", ".", "InsDPP8", ",", "OpName", "#", "P", ".", "AsmDPP8", ",", "[", "]", ">", ",", "VOP_DPP8e", "P", ">", "{", "<BUGE>", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	614,993	[ "(", "v2i32", "V64", ":", "$", "Rn", ")", ",", "(", "v2i32", "V64", ":", "$", "Rm", ")", ")", ")", "]", ">", ";" ]	[ "def", "v2i32", ":", "BaseSIMDThreeSameVectorTied", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "opc", ",", "V64", ",", "asm", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v2i32", "V64", ":", "$", "dst", ")", ",", "(", "OpNode", "(", "v2i32", "V64", ":", "$", "Rd", ")", "," ]
LLVM	ARM	CPP	stmt_completion	CPU	614,994	[ "<STR_LIT>", ")", ";" ]	[ "static", "MachineBasicBlock", "", "OtherSucc", "(", "MachineBasicBlock", "", "MBB", ",", "MachineBasicBlock", "", "Succ", ")", "{", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "I", "=", "MBB", "->", "succ_begin", "(", ")", ",", "E", "=", "MBB", "->", "succ_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "", "I", "!=", "Succ", ")", "return", "*", "I", ";", "llvm_unreachable", "(", "<STR_LIT>", "Expecting a BB with two successors!" ]
LLVM	Mips	CPP	next_suggestion	CPU	614,995	[ "BuildMI", "(", "*", "BB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "FILL_W", ")", ")", ".", "addDef", "(", "Dest", ")", ".", "addUse", "(", "LoadFull", ")", ";" ]	[ "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "const", "bool", "IsLittle", "=", "Subtarget", ".", "isLittle", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "Register", "Dest", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Address", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Imm", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "(", "MI", ")", ";", "if", "(", "Subtarget", ".", "hasMips32r6", "(", ")", "\|\|", "Subtarget", ".", "hasMips64r6", "(", ")", ")", "{", "Register", "Temp", "=", "MRI", ".", "createVirtualRegister", "(", "&", "Mips", "::", "GPR32RegClass", ")", ";", "BuildMI", "(", "", "BB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "LW", ")", ")", ".", "addDef", "(", "Temp", ")", ".", "addUse", "(", "Address", ")", ".", "addImm", "(", "Imm", ")", ";", "BuildMI", "(", "", "BB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "FILL_W", ")", ")", ".", "addDef", "(", "Dest", ")", ".", "addUse", "(", "Temp", ")", ";", "}", "else", "{", "Register", "LoadHalf", "=", "MRI", ".", "createVirtualRegister", "(", "&", "Mips", "::", "GPR32RegClass", ")", ";", "Register", "LoadFull", "=", "MRI", ".", "createVirtualRegister", "(", "&", "Mips", "::", "GPR32RegClass", ")", ";", "Register", "Undef", "=", "MRI", ".", "createVirtualRegister", "(", "&", "Mips", "::", "GPR32RegClass", ")", ";", "BuildMI", "(", "", "BB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "IMPLICIT_DEF", ")", ")", ".", "addDef", "(", "Undef", ")", ";", "BuildMI", "(", "", "BB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "LWR", ")", ")", ".", "addDef", "(", "LoadHalf", ")", ".", "addUse", "(", "Address", ")", ".", "addImm", "(", "Imm", "+", "(", "IsLittle", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ".", "addUse", "(", "Undef", ")", ";", "BuildMI", "(", "", "BB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "LWL", ")", ")", ".", "addDef", "(", "LoadFull", ")", ".", "addUse", "(", "Address", ")", ".", "addImm", "(", "Imm", "+", "(", "IsLittle", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ".", "addUse", "(", "LoadHalf", ")", ";" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	614,996	[ "End", "=", "<NUM_LIT>", "-", "LSB", ";" ]	[ "if", "(", "Mask", "==", "<NUM_LIT>", "\|\|", "Mask", "==", "Used", ")", "return", "false", ";", "unsigned", "LSB", ",", "Length", ";", "if", "(", "isStringOfOnes", "(", "Mask", ",", "LSB", ",", "Length", ")", ")", "{", "Start", "=", "<NUM_LIT>", "-", "(", "LSB", "+", "Length", "-", "<NUM_LIT>", ")", ";" ]
GCC	sparc	CPP	program_repair	CPU	614,997	[ "<FIXS>", "case", "E_SFmode", ":", "<FIXE>", "<FIXS>", "case", "E_DFmode", ":", "<FIXE>" ]	[ "case", "FLOAT_TRUNCATE", ":", "switch", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "<BUGS>", "case", "SFmode", ":", "<BUGE>", "func", "=", "<STR_LIT>", "_Qp_qtos", "<STR_LIT>", ";", "break", ";", "<BUGS>", "case", "DFmode", ":", "<BUGE>", "func", "=", "<STR_LIT>", "_Qp_qtod", "<STR_LIT>", ";", "break", ";", "default", ":" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	614,998	[ "DebugLoc", "DL", ";" ]	[ "assert", "(", "!", "hasFP", "(", "MF", ")", "&&", "<STR_LIT>", "Functions needing frame pointers not yet supported", "<STR_LIT>", ")", ";", "uint64_t", "StackSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "!", "StackSize", "&&", "(", "!", "MFI", "->", "adjustsStack", "(", ")", "\|\|", "MFI", "->", "getMaxCallFrameSize", "(", ")", "==", "<NUM_LIT>", ")", ")", "return", ";", "const", "auto", "*", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "auto", "InsertPt", "=", "MBB", ".", "begin", "(", ")", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	614,999	[ ")", ")", ",", "(", "INST", "FPR64", ":", "$", "Rn", ",", "imm", ":", "$", "Imm", ")", ">", ";" ]	[ "class", "Neon_ScalarShiftImm_cvtf_v1f64_pattern", "<", "SDPatternOperator", "opnode", ",", "Instruction", "INST", ">", ":", "Pat", "<", "(", "v1f64", "(", "opnode", "(", "v1i64", "FPR64", ":", "$", "Rn", ")", ",", "(", "i32", "shr_imm64", ":", "$", "Imm", ")" ]

GCC

rx

CPP

next_suggestion

CPU

614,900

[ "first_push", "=", "SET_DEST", "(", "first_push", ")", ";" ]

[ "gcc_assert", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "==", "PARALLEL", ")", ";", "last_reg", "=", "XVECLEN", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", "-", "(", "is_popm", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "first_push", "=", "XVECEXP", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "SET_P", "(", "first_push", ")", ")", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

614,901

[ "ReverseIter", "End", "=", "MBB", "->", "rend", "(", ")", ";" ]

[ "void", "MipsBranchExpansion", "::", "initMBBInfo", "(", ")", "{", "for", "(", "auto", "&", "MBB", ":", "*", "MFp", ")", "splitMBB", "(", "&", "MBB", ")", ";", "MFp", "->", "RenumberBlocks", "(", ")", ";", "MBBInfos", ".", "clear", "(", ")", ";", "MBBInfos", ".", "resize", "(", "MFp", "->", "size", "(", ")", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MBBInfos", ".", "size", "(", ")", ";", "I", "<", "E", ";", "++", "I", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "MFp", "->", "getBlockNumbered", "(", "I", ")", ";", "for", "(", "MachineBasicBlock", "::", "instr_iterator", "MI", "=", "MBB", "->", "instr_begin", "(", ")", ";", "MI", "!=", "MBB", "->", "instr_end", "(", ")", ";", "++", "MI", ")", "MBBInfos", "[", "I", "]", ".", "Size", "+=", "TII", "->", "getInstSizeInBytes", "(", "*", "MI", ")", ";" ]

LLVM

X86

CPP

program_repair

CPU

614,902

[ "<FIXS>", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "TII", ".", "get", "(", "AdjStackDown", ")", ")", ".", "addImm", "(", "NumBytes", ")", ";", "<FIXE>" ]

[ "unsigned", "AdjStackDown", "=", "TM", ".", "getRegisterInfo", "(", ")", "->", "getCallFrameSetupOpcode", "(", ")", ";", "<BUGS>", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", ".", "get", "(", "AdjStackDown", ")", ")", ".", "addImm", "(", "NumBytes", ")", ";", "<BUGE>" ]

GCC

i386

CPP

stmt_completion

CPU

614,903

[ ",", "_", "_", "R", ")", ";" ]

[ "_", "mm512_cvt_roundpd_ps", "(", "_", "_", "m512d", "_", "_", "A", ",", "const", "int", "_", "_", "R", ")", "{", "return", "(", "_", "_", "m256", ")", "_", "_", "builtin_ia32_cvtpd2ps512_mask", "(", "(", "_", "_", "v8df", ")", "_", "_", "A", ",", "(", "_", "_", "v8sf", ")", "_", "mm256_undefined_ps", "(", ")", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>" ]

LLVM

X86

CPP

next_suggestion

CPU

614,904

[ "}" ]

[ "addRegOffset", "(", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "MOVmr", ")", ")", ",", "StackPtr", ",", "true", ",", "<NUM_LIT>", ")", ".", "addReg", "(", "Establisher", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "MBB", ".", "addLiveIn", "(", "Establisher", ")", ";", "}", "if", "(", "HasFP", ")", "{", "uint64_t", "FrameSize", "=", "StackSize", "-", "SlotSize", ";", "if", "(", "X86FI", "->", "getRestoreBasePointer", "(", ")", ")", "FrameSize", "+=", "SlotSize", ";", "NumBytes", "=", "FrameSize", "-", "X86FI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "if", "(", "TRI", "->", "needsStackRealignment", "(", "MF", ")", "&&", "!", "IsWin64Prologue", ")", "NumBytes", "=", "RoundUpToAlignment", "(", "NumBytes", ",", "MaxAlign", ")", ";", "if", "(", "!", "IsFunclet", ")", "MFI", "->", "setOffsetAdjustment", "(", "-", "NumBytes", ")", ";", "else", "assert", "(", "MFI", "->", "getOffsetAdjustment", "(", ")", "==", "-", "(", "int", ")", "NumBytes", "&&", "<STR_LIT>", "should calculate same local variable offset for funclets", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Is64Bit", "?", "X86", "::", "PUSH64r", ":", "X86", "::", "PUSH32r", ")", ")", ".", "addReg", "(", "MachineFramePtr", ",", "RegState", "::", "Kill", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "NeedsDwarfCFI", ")", "{", "assert", "(", "StackSize", ")", ";", "BuildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "<NUM_LIT>", "*", "stackGrowth", ")", ")", ";", "unsigned", "DwarfFramePtr", "=", "TRI", "->", "getDwarfRegNum", "(", "MachineFramePtr", ",", "true", ")", ";", "BuildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "createOffset", "(", "nullptr", ",", "DwarfFramePtr", ",", "<NUM_LIT>", "*", "stackGrowth", ")", ")", ";", "}", "if", "(", "NeedsWinCFI", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "SEH_PushReg", ")", ")", ".", "addImm", "(", "FramePtr", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "if", "(", "!", "IsWin64Prologue", "&&", "!", "IsFunclet", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "Uses64BitFramePtr", "?", "X86", "::", "MOV64rr", ":", "X86", "::", "MOV32rr", ")", ",", "FramePtr", ")", ".", "addReg", "(", "StackPtr", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "if", "(", "NeedsDwarfCFI", ")", "{", "unsigned", "DwarfFramePtr", "=", "TRI", "->", "getDwarfRegNum", "(", "MachineFramePtr", ",", "true", ")", ";", "BuildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "createDefCfaRegister", "(", "nullptr", ",", "DwarfFramePtr", ")", ")", ";", "}", "}", "if", "(", "!", "IsFunclet", ")", "{", "for", "(", "MachineBasicBlock", "&", "EveryMBB", ":", "MF", ")", "EveryMBB", ".", "addLiveIn", "(", "MachineFramePtr", ")", ";", "}", "}", "else", "{", "assert", "(", "!", "IsFunclet", "&&", "<STR_LIT>", "funclets without FPs not yet implemented", "<STR_LIT>", ")", ";", "NumBytes", "=", "StackSize", "-", "X86FI", "->", "getCalleeSavedFrameSize", "(", ")", ";", "}", "unsigned", "ParentFrameNumBytes", "=", "NumBytes", ";", "if", "(", "IsFunclet", ")", "NumBytes", "=", "getWinEHFuncletFrameSize", "(", "MF", ")", ";", "bool", "PushedRegs", "=", "false", ";", "int", "StackOffset", "=", "<NUM_LIT>", "*", "stackGrowth", ";", "while", "(", "MBBI", "!=", "MBB", ".", "end", "(", ")", "&&", "MBBI", "->", "getFlag", "(", "MachineInstr", "::", "FrameSetup", ")", "&&", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "X86", "::", "PUSH32r", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "X86", "::", "PUSH64r", ")", ")", "{", "PushedRegs", "=", "true", ";", "unsigned", "Reg", "=", "MBBI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "++", "MBBI", ";", "if", "(", "!", "HasFP", "&&", "NeedsDwarfCFI", ")", "{", "assert", "(", "StackSize", ")", ";", "BuildCFI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "MCCFIInstruction", "::", "createDefCfaOffset", "(", "nullptr", ",", "StackOffset", ")", ")", ";", "StackOffset", "+=", "stackGrowth", ";", "}", "if", "(", "NeedsWinCFI", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "SEH_PushReg", ")", ")", ".", "addImm", "(", "Reg", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "}", "if", "(", "!", "IsWin64Prologue", "&&", "!", "IsFunclet", "&&", "TRI", "->", "needsStackRealignment", "(", "MF", ")", ")", "{", "assert", "(", "HasFP", "&&", "<STR_LIT>", "There should be a frame pointer if stack is realigned.", "<STR_LIT>", ")", ";", "BuildStackAlignAND", "(", "MBB", ",", "MBBI", ",", "DL", ",", "StackPtr", ",", "MaxAlign", ")", ";", "}", "NumBytes", "-=", "mergeSPUpdates", "(", "MBB", ",", "MBBI", ",", "true", ")", ";", "uint64_t", "AlignedNumBytes", "=", "NumBytes", ";", "if", "(", "IsWin64Prologue", "&&", "!", "IsFunclet", "&&", "TRI", "->", "needsStackRealignment", "(", "MF", ")", ")", "AlignedNumBytes", "=", "RoundUpToAlignment", "(", "AlignedNumBytes", ",", "MaxAlign", ")", ";", "if", "(", "AlignedNumBytes", ">=", "StackProbeSize", "&&", "UseStackProbe", ")", "{", "bool", "isEAXAlive", "=", "isEAXLiveIn", "(", "MBB", ")", ";", "if", "(", "isEAXAlive", ")", "{", "assert", "(", "!", "Is64Bit", "&&", "<STR_LIT>", "EAX is livein in x64 case!", "<STR_LIT>", ")", ";", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "PUSH32r", ")", ")", ".", "addReg", "(", "X86", "::", "EAX", ",", "RegState", "::", "Kill", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "if", "(", "Is64Bit", ")", "{", "if", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "NumBytes", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "MOV32ri", ")", ",", "X86", "::", "EAX", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "else", "if", "(", "isInt", "<", "<NUM_LIT>", ">", "(", "NumBytes", ")", ")", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "MOV64ri32", ")", ",", "X86", "::", "RAX", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";", "}", "else", "{", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", ".", "get", "(", "X86", "::", "MOV64ri", ")", ",", "X86", "::", "RAX", ")", ".", "addImm", "(", "NumBytes", ")", ".", "setMIFlag", "(", "MachineInstr", "::", "FrameSetup", ")", ";" ]

GCC

i386

MD

stmt_completion

CPU

614,905

[ "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_mode_attr", "g", "[", "(", "QI", "<STR_LIT>", ")", "(", "HI", "<STR_LIT>", ")", "(", "SI", "<STR_LIT>", ")", "(", "DI" ]

GCC

m68k

CPP

next_suggestion

MPU

614,906

[ "}" ]

[ "enum", "m68k_function_kind", "kind", ";", "if", "(", "CALL_EXPR_STATIC_CHAIN", "(", "exp", ")", ")", "return", "false", ";", "if", "(", "!", "VOID_TYPE_P", "(", "TREE_TYPE", "(", "DECL_RESULT", "(", "cfun", "->", "decl", ")", ")", ")", ")", "{", "rtx", "cfun_value", ";", "rtx", "call_value", ";", "cfun_value", "=", "FUNCTION_VALUE", "(", "TREE_TYPE", "(", "DECL_RESULT", "(", "cfun", "->", "decl", ")", ")", ",", "cfun", "->", "decl", ")", ";", "call_value", "=", "FUNCTION_VALUE", "(", "TREE_TYPE", "(", "exp", ")", ",", "decl", ")", ";", "if", "(", "!", "(", "rtx_equal_p", "(", "cfun_value", ",", "call_value", ")", "||", "(", "REG_P", "(", "cfun_value", ")", "&&", "m68k_reg_present_p", "(", "call_value", ",", "REGNO", "(", "cfun_value", ")", ")", ")", ")", ")", "return", "false", ";", "}", "kind", "=", "m68k_get_function_kind", "(", "current_function_decl", ")", ";", "if", "(", "kind", "==", "m68k_fk_normal_function", ")", "return", "true", ";", "if", "(", "decl", "&&", "m68k_get_function_kind", "(", "decl", ")", "==", "kind", ")", "return", "true", ";", "return", "false", ";" ]

GCC

alpha

CPP

program_repair

MPU

614,907

[ "<FIXS>", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST_INT", ")", "{", "HOST_WIDE_INT", "value", "=", "INTVAL", "(", "x", ")", ";", "if", "(", "value", "==", "<NUM_LIT>", ")", "{", "fputc", "(", "'", "b", "'", ",", "file", ")", ";", "break", ";", "}", "if", "(", "value", "==", "<NUM_LIT>", ")", "{", "fputc", "(", "'", "w", "'", ",", "file", ")", ";", "break", ";", "}", "if", "(", "value", "==", "<NUM_LIT>", ")", "{", "fputc", "(", "'", "l", "'", ",", "file", ")", ";", "break", ";", "}", "if", "(", "value", "==", "-", "<NUM_LIT>", ")", "{", "fputc", "(", "'", "q", "'", ",", "file", ")", ";", "break", ";", "}", "}", "else", "if", "(", "HOST_BITS_PER_WIDE_INT", "==", "<NUM_LIT>", "&&", "GET_CODE", "(", "x", ")", "==", "CONST_DOUBLE", "&&", "CONST_DOUBLE_LOW", "(", "x", ")", "==", "<NUM_LIT>", "&&", "CONST_DOUBLE_HIGH", "(", "x", ")", "==", "<NUM_LIT>", ")", "{", "fputc", "(", "'", "l", "'", ",", "file", ")", ";", "break", ";", "}", "output_operand_lossage", "(", "<STR_LIT>", "invalid %%U value", "<STR_LIT>", ")", ";", "<FIXE>" ]

[ "case", "'", "U", "'", ":", "<BUGS>", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "x", ")", "==", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "b", "<STR_LIT>", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "x", ")", "==", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "w", "<STR_LIT>", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "x", ")", "==", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "l", "<STR_LIT>", ")", ";", "#", "if", "HOST_BITS_PER_WIDE_INT", "==", "<NUM_LIT>", "lse", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST_DOUBLE", "&&", "CONST_DOUBLE_HIGH", "(", "x", ")", "==", "<NUM_LIT>", "&&", "CONST_DOUBLE_LOW", "(", "x", ")", "==", "-", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "l", "<STR_LIT>", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST_DOUBLE", "&&", "CONST_DOUBLE_HIGH", "(", "x", ")", "==", "-", "<NUM_LIT>", "&&", "CONST_DOUBLE_LOW", "(", "x", ")", "==", "-", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "q", "<STR_LIT>", ")", ";", "#", "elseelse", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "x", ")", "==", "-", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "q", "<STR_LIT>", ")", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST_DOUBLE", "&&", "CONST_DOUBLE_HIGH", "(", "x", ")", "==", "<NUM_LIT>", "&&", "CONST_DOUBLE_LOW", "(", "x", ")", "==", "-", "<NUM_LIT>", ")", "fprintf", "(", "file", ",", "<STR_LIT>", "q", "<STR_LIT>", ")", ";", "#", "endifelseoutput_operand_lossage", "(", "<STR_LIT>", "invalid %%U value", "<STR_LIT>", ")", ";", "<BUGE>", "break", ";", "case", "'", "s", "'", ":" ]

LLVM

Hexagon

TD

next_suggestion

DSP

614,908

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";" ]

GCC

alpha

MD

next_suggestion

MPU

614,909

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "<STR_LIT>", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

614,910

[ "let", "cofRelax2", "=", "<NUM_LIT>", ";" ]

[ "def", "J4_cmpeq_fp1_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "GeneralSubRegs", ":", "$", "Rt16", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56336eb0", ",", "TypeCJ", ">", ",", "Enc_6a5972", ",", "PredRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";" ]

LLVM

SNES

CPP

next_suggestion

DSP

614,911

[ "}" ]

[ "static", "void", "parseFunctionArgs", "(", "const", "Function", "*", "F", ",", "const", "DataLayout", "*", "TD", ",", "SmallVectorImpl", "<", "unsigned", ">", "&", "Out", ")", "{", "for", "(", "Argument", "const", "&", "Arg", ":", "F", "->", "args", "(", ")", ")", "{", "unsigned", "Bytes", "=", "(", "TD", "->", "getTypeSizeInBits", "(", "Arg", ".", "getType", "(", ")", ")", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "Out", ".", "push_back", "(", "(", "Bytes", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ")", ";", "}" ]

LLVM

X86

CPP

stmt_completion

CPU

614,912

[ "MVT", "::", "i64", ";" ]

[ "if", "(", "Size", ">=", "<NUM_LIT>", "&&", "(", "!", "Subtarget", ".", "isUnalignedMem16Slow", "(", ")", "||", "(", "(", "DstAlign", "==", "<NUM_LIT>", "||", "DstAlign", ">=", "<NUM_LIT>", ")", "&&", "(", "SrcAlign", "==", "<NUM_LIT>", "||", "SrcAlign", ">=", "<NUM_LIT>", ")", ")", ")", ")", "{", "if", "(", "Size", ">=", "<NUM_LIT>", "&&", "Subtarget", ".", "hasAVX", "(", ")", "&&", "(", "Subtarget", ".", "getPreferVectorWidth", "(", ")", ">=", "<NUM_LIT>", ")", ")", "{", "return", "MVT", "::", "v32i8", ";", "}", "if", "(", "Subtarget", ".", "hasSSE2", "(", ")", "&&", "(", "Subtarget", ".", "getPreferVectorWidth", "(", ")", ">=", "<NUM_LIT>", ")", ")", "return", "MVT", "::", "v16i8", ";", "if", "(", "Subtarget", ".", "hasSSE1", "(", ")", "&&", "(", "Subtarget", ".", "is64Bit", "(", ")", "||", "Subtarget", ".", "hasX87", "(", ")", ")", "&&", "(", "Subtarget", ".", "getPreferVectorWidth", "(", ")", ">=", "<NUM_LIT>", ")", ")", "return", "MVT", "::", "v4f32", ";", "}", "else", "if", "(", "(", "!", "IsMemset", "||", "ZeroMemset", ")", "&&", "!", "MemcpyStrSrc", "&&", "Size", ">=", "<NUM_LIT>", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", "{", "return", "MVT", "::", "f64", ";", "}", "}", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "Size", ">=", "<NUM_LIT>", ")", "return" ]

LLVM

Hexagon

TD

next_suggestion

DSP

614,913

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

614,914

[ "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";", "let", "Constraints", "=" ]

GCC

i386

CPP

stmt_completion

CPU

614,915

[ ",", "unsigned", "int", "_", "_", "C", ")", "{" ]

[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mwaitx", "(", "unsigned", "int", "_", "_", "E", ",", "unsigned", "int", "_", "_", "H" ]

GCC

rs6000

CPP

program_repair

CPU

614,916

[ "<FIXS>", "ret", "=", "<NUM_LIT>", ";", "<FIXE>" ]

[ "break", ";", "case", "ABI_NT", ":", "<BUGS>", "ret", "=", "<NUM_LIT>", ";", "<BUGE>", "break", ";", "}" ]

GCC

sparc

MD

next_suggestion

CPU

614,917

[ "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

m32c

CPP

code_generation

MPU

614,918

[ "unsigned", "int", "m32c_push_rounding", "(", "int", "n", ")", "{", "if", "(", "TARGET_R8C", "||", "TARGET_M16C", ")", "return", "n", ";", "return", "(", "n", "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";", "}" ]

[ "Implements", "PUSH_ROUNDING", ".", "The", "R8C", "and", "M16C", "have", "byte", "stacks", ",", "the", "M32C", "has", "word", "stacks", "." ]

GCC

i386

CPP

stmt_completion

CPU

614,919

[ ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m256h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_setzero_ph", "(", "void", ")", "{", "return", "_", "mm256_set1_ph", "(", "<NUM_LIT>" ]

LLVM

PowerPC

TD

stmt_completion

CPU

614,920

[ "A", ",", "<NUM_LIT>", ")", ">", ",", "Requires", "<", "[", "IsPPC4xx", "]", ">", ";" ]

[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "TLBRE2", "gprc", ":", "$", "RS", ",", "gprc", ":", "$" ]

GCC

i386

CPP

stmt_completion

CPU

614,921

[ ";" ]

[ "scale", "=", "INTVAL", "(", "tmp", ")", ";", "if", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "scale", ">", "<NUM_LIT>", ")", "return", "false", ";", "scale", "=", "<NUM_LIT>", "<<", "scale", ";", "break", ";", "case", "ZERO_EXTEND", ":", "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "UNSPEC", ")", "return", "false", ";", "case", "UNSPEC", ":", "if", "(", "XINT", "(", "op", ",", "<NUM_LIT>", ")", "==", "UNSPEC_TP", "&&", "TARGET_TLS_DIRECT_SEG_REFS", "&&", "seg", "==", "ADDR_SPACE_GENERIC", ")", "seg", "=", "DEFAULT_TLS_SEG_REG", ";", "else", "return", "false", ";", "break", ";", "case", "SUBREG", ":", "if", "(", "!", "REG_P", "(", "SUBREG_REG", "(", "op", ")", ")", ")", "return", "false", ";", "case", "REG", ":", "if", "(", "!", "base", ")", "base", "=", "op", ";", "else", "if", "(", "!", "index", ")", "index", "=", "op", ";", "else", "return", "false", ";", "break", ";", "case", "CONST", ":", "case", "CONST_INT", ":", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "if", "(", "disp", ")", "return", "false", ";", "disp", "=", "op", ";", "break", ";", "default", ":", "return", "false", ";", "}", "}", "}", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "MULT", ")", "{", "index", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "scale_rtx", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "ASHIFT", ")", "{", "index", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "tmp", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "tmp", ")", ")", "return", "false", ";", "scale", "=", "INTVAL", "(", "tmp", ")", ";", "if", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "scale", ">", "<NUM_LIT>", ")", "return", "false", ";", "scale", "=", "<NUM_LIT>", "<<", "scale", ";", "}", "else", "disp", "=", "addr", ";", "if", "(", "index", ")", "{", "if", "(", "REG_P", "(", "index", ")", ")", ";", "else", "if", "(", "SUBREG_P", "(", "index", ")", "&&", "REG_P", "(", "SUBREG_REG", "(", "index", ")", ")", ")", ";", "else", "return", "false", ";", "}", "if", "(", "scale_rtx", ")", "{", "if", "(", "!", "CONST_INT_P", "(", "scale_rtx", ")", ")", "return", "false", ";", "scale", "=", "INTVAL", "(", "scale_rtx", ")", ";", "}", "base_reg", "=", "base", "&&", "SUBREG_P", "(", "base", ")", "?", "SUBREG_REG", "(", "base", ")", ":", "base", ";", "index_reg", "=", "index", "&&", "SUBREG_P", "(", "index", ")", "?", "SUBREG_REG", "(", "index", ")", ":", "index", ";", "if", "(", "disp", "==", "const0_rtx", "&&", "(", "base", "||", "index", ")", ")", "disp", "=", "NULL_RTX", ";", "if", "(", "base_reg", "&&", "index_reg", "&&", "scale", "==", "<NUM_LIT>", "&&", "(", "REGNO", "(", "index_reg", ")", "==", "ARG_POINTER_REGNUM", "||", "REGNO", "(", "index_reg", ")", "==", "FRAME_POINTER_REGNUM", "||", "REGNO", "(", "index_reg", ")", "==", "SP_REG", ")", ")", "{", "std", "::", "swap", "(", "base", ",", "index", ")", ";", "std", "::", "swap", "(", "base_reg", ",", "index_reg", ")", ";", "}", "if", "(", "!", "disp", "&&", "base_reg", "&&", "(", "REGNO", "(", "base_reg", ")", "==", "ARG_POINTER_REGNUM", "||", "REGNO", "(", "base_reg", ")", "==", "FRAME_POINTER_REGNUM", "||", "REGNO", "(", "base_reg", ")", "==", "BP_REG", "||", "REGNO", "(", "base_reg", ")", "==", "R13_REG", ")", ")", "disp", "=", "const0_rtx", ";", "if", "(", "TARGET_CPU_P", "(", "K6", ")", "&&", "cfun", "&&", "optimize_function_for_speed_p", "(", "cfun", ")", "&&", "base_reg", "&&", "!", "index_reg", "&&", "!", "disp", "&&", "REGNO", "(", "base_reg", ")", "==", "SI_REG", ")", "disp", "=", "const0_rtx", ";", "if", "(", "!", "base", "&&", "index", "&&", "scale", "==", "<NUM_LIT>", ")", "base", "=", "index", ",", "base_reg", "=", "index_reg", ",", "scale", "=", "<NUM_LIT>", ";", "if", "(", "!", "base", "&&", "!", "disp", "&&", "index", "&&", "scale", "!=", "<NUM_LIT>", ")", "disp", "=", "const0_rtx", ";", "out", "->", "base", "=", "base", ";", "out", "->", "index", "=", "index", ";", "out", "->", "disp", "=", "disp" ]

LLVM

Hexagon

TD

next_suggestion

DSP

614,922

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

GCC

sh

MD

program_repair

CPU

614,923

[ "<FIXS>", "(", "clobber", "(", "reg", ":", "SI", "R20_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "R21_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "R22_REG", ")", ")", "<FIXE>" ]

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "udiv", ":", "SI", "(", "reg", ":", "SI", "R4_REG", ")", "(", "reg", ":", "SI", "R5_REG", ")", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "T_MEDIA_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "PR_MEDIA_REG", ")", ")", "<BUGS>", "(", "clobber", "(", "reg", ":", "SI", "R4_REG", ")", ")", "<BUGE>", "(", "clobber", "(", "reg", ":", "DI", "TR0_REG", ")", ")", "(", "clobber", "(", "reg", ":", "DI", "TR1_REG", ")", ")", "(", "clobber", "(", "reg", ":", "DI", "TR2_REG", ")", ")" ]

LLVM

Alpha

CPP

stmt_completion

MPU

614,924

[ ")", "const", "{" ]

[ "bool", "AlphaTargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA" ]

GCC

nios2

MD

next_suggestion

MPU

614,925

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")" ]

GCC

tilepro

CPP

next_suggestion

VLIW

614,926

[ "opnds", "[", "<NUM_LIT>", "]", "=", "XVECEXP", "(", "unspec", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";" ]

[ "rtx", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "set_src", ";", "rtx", "high", ";", "rtx", "unspec", ";", "rtx", "opnds", "[", "<NUM_LIT>", "]", ";", "bool", "first_insn_p", ";", "gcc_assert", "(", "GET_CODE", "(", "pattern", ")", "==", "SET", ")", ";", "opnds", "[", "<NUM_LIT>", "]", "=", "SET_DEST", "(", "pattern", ")", ";", "set_src", "=", "SET_SRC", "(", "pattern", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "set_src", ")", "==", "PLUS", ")", ";", "opnds", "[", "<NUM_LIT>", "]", "=", "XEXP", "(", "set_src", ",", "<NUM_LIT>", ")", ";", "high", "=", "XEXP", "(", "set_src", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "high", ")", "==", "HIGH", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "XEXP", "(", "high", ",", "<NUM_LIT>", ")", ")", "==", "CONST", ")", ";", "unspec", "=", "XEXP", "(", "XEXP", "(", "high", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "unspec", ")", "==", "UNSPEC", ")", ";", "gcc_assert", "(", "XINT", "(", "unspec", ",", "<NUM_LIT>", ")", "==", "UNSPEC_PCREL_SYM", ")", ";", "opnds", "[", "<NUM_LIT>", "]", "=", "XVECEXP", "(", "unspec", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

614,927

[ "(", "X86", "::", "Mode32Bit", ")", ")", ")", "return", "false", ";" ]

[ "if", "(", "OS", ".", "getAssembler", "(", ")", ".", "isBundlingEnabled", "(", ")", ")", "return", "false", ";", "if", "(", "!", "(", "STI", ".", "hasFeature", "(", "X86", "::", "Mode64Bit", ")", "||", "STI", ".", "hasFeature" ]

GCC

i386

MD

stmt_completion

CPU

614,928

[ ")", "]" ]

[ "(", "unspec", ":", "V2DI", "[", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>" ]

GCC

arm

MD

stmt_completion

CPU

614,929

[ ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Mips

CPP

next_suggestion

CPU

614,930

[ "}" ]

[ "inline", "bool", "AreGprs64bit", "(", ")", "const", "{", "return", "IsN32", "(", ")", "||", "IsN64", "(", ")", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

614,931

[ ">", "(", "INST", "#", "UXDr", ")", "$", "Rn", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "i64", "(", "round", "f64", ":", "$", "Rn", ")", ")", ",", "(", "!", "cast", "<", "Instruction" ]

LLVM

TPC

CPP

stmt_completion

Virtual ISA

614,932

[ "<NUM_LIT>", ")", ")", "||", "(", "(", "consumer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "consumer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "||", "(", "(", "consumer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "consumer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", ";" ]

[ "bool", "consumerPartOfE1Bypass", "=", "(", "(", "consumer", ".", "the_slotID", "==", "e_issue_slot_load", ")", ")", "||", "(", "(", "consumer", ".", "the_slotID", "==", "e_issue_slot_store", ")", ")", "||", "(", "(", "consumer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "consumer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "||", "(", "(", "consumer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "consumer", ".", "the_opCode", "==", "<NUM_LIT>", ")", ")", "||", "(", "(", "consumer", ".", "the_slotID", "==", "e_issue_slot_spu", ")", "&&", "(", "consumer", ".", "the_opCode", "==" ]

GCC

avr

MD

stmt_completion

MPU

614,933

[ "]", ")" ]

[ "return", "avr_out_ashlpsi3", "(", "insn", ",", "operands", ",", "NULL", ")", "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

TGSI

CPP

stmt_completion

Virtual ISA

614,934

[ ".", "getInstrInfo", "(", ")", ")", ";" ]

[ "MachineBasicBlock", "::", "iterator", "mbbi", "=", "mbb", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineFrameInfo", "&", "mfi", "=", "mf", ".", "getFrameInfo", "(", ")", ";", "const", "TGSIInstrInfo", "&", "tii", "=", "*", "static_cast", "<", "const", "TGSIInstrInfo", "*", ">", "(", "mf", ".", "getSubtarget", "(", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

614,935

[ "let", "Uses", "=", "[", "USR", "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";" ]

GCC

arm

MD

next_suggestion

CPU

614,936

[ "t1", "=", "gen_rtx_PARALLEL", "(", "<", "MODE", ">", "mode", ",", "v", ")" ]

[ "rtvec", "v", "=", "rtvec_alloc", "(", "<", "V_mode_nunits", ">", "/", "<NUM_LIT>", ")", "rtx", "t1", "int", "i", "for", "(", "i", "=", "<NUM_LIT>", "RTVEC_ELT", "(", "v", ",", "i", ")", "=", "GEN_INT", "(", "<", "V_mode_nunits", ">", "/", "<NUM_LIT>", "+", "i", ")" ]

LLVM

AArch64

CPP

next_suggestion

CPU

614,937

[ "}" ]

[ "unsigned", "Rn", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "IsToVec", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "IsToVec", ")", "{", "DecodeFPR128RegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ";", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ";", "}", "else", "{", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rd", ",", "Address", ",", "Decoder", ")", ";", "DecodeFPR128RegisterClass", "(", "Inst", ",", "Rn", ",", "Address", ",", "Decoder", ")", ";", "}", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "return", "MCDisassembler", "::", "Success", ";" ]

LLVM

PowerPC

TD

next_suggestion

CPU

614,938

[ "}" ]

[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(", "ops", "i32imm", ":", "$", "bibo", ",", "crrc", ":", "$", "reg", ")", ";" ]

LLVM

ARM64

CPP

code_generation

CPU

614,939

[ "SDValue", "ARM64TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "DL", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ",", "bool", "isThisReturn", ",", "SDValue", "ThisVal", ")", "const", "{", "CCAssignFn", "*", "RetCC", "=", "CallConv", "==", "CallingConv", "::", "WebKit_JS", "?", "RetCC_ARM64_WebKit_JS", ":", "RetCC_ARM64_AAPCS", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "RVLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeCallResult", "(", "Ins", ",", "RetCC", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "{", "CCValAssign", "VA", "=", "RVLocs", "[", "i", "]", ";", "if", "(", "i", "==", "<NUM_LIT>", "&&", "isThisReturn", ")", "{", "assert", "(", "!", "VA", ".", "needsCustom", "(", ")", "&&", "VA", ".", "getLocVT", "(", ")", "==", "MVT", "::", "i64", "&&", "<STR_LIT>", "unexpected return calling convention register assignment", "<STR_LIT>", ")", ";", "InVals", ".", "push_back", "(", "ThisVal", ")", ";", "continue", ";", "}", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InFlag", ")", ";", "Chain", "=", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "InFlag", "=", "Val", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "Full", ":", "break", ";", "case", "CCValAssign", "::", "BCvt", ":", "Val", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "VA", ".", "getValVT", "(", ")", ",", "Val", ")", ";", "break", ";", "}", "InVals", ".", "push_back", "(", "Val", ")", ";", "}", "return", "Chain", ";", "}" ]

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

GCC

aarch64

CPP

stmt_completion

CPU

614,940

[ "a", ")", "{" ]

[ "vcvtnh_u16_f16", "(", "float16_t", "_", "_" ]

LLVM

AGC

CPP

code_generation

MPU

614,941

[ "const", "char", "*", "AGCTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "Opcode", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AGCISD::RET_FLAG", "<STR_LIT>", ";", "}", "return", "nullptr", ";", "}" ]

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

GCC

ia64

CPP

next_suggestion

CPU

614,942

[ "pos", "--", ";" ]

[ "insn", "=", "next_insn", ")", "{", "gcc_assert", "(", "important_for_bundling_p", "(", "insn", ")", ")", ";", "type", "=", "ia64_safe_type", "(", "insn", ")", ";", "next_insn", "=", "get_next_important_insn", "(", "NEXT_INSN", "(", "insn", ")", ",", "tail", ")", ";", "insn_num", "++", ";", "index_to_bundle_states", "[", "insn_num", "]", "=", "NULL", ";", "for", "(", "curr_state", "=", "index_to_bundle_states", "[", "insn_num", "-", "<NUM_LIT>", "]", ";", "curr_state", "!=", "NULL", ";", "curr_state", "=", "next_state", ")", "{", "pos", "=", "curr_state", "->", "accumulated_insns_num", "%", "<NUM_LIT>", ";", "next_state", "=", "curr_state", "->", "next", ";", "only_bundle_end_p", "=", "(", "next_insn", "!=", "NULL_RTX", "&&", "INSN_CODE", "(", "insn", ")", "==", "CODE_FOR_insn_group_barrier", "&&", "unknown_for_bundling_p", "(", "next_insn", ")", ")", ";", "bundle_end_p", "=", "(", "only_bundle_end_p", "||", "next_insn", "==", "NULL_RTX", "||", "(", "GET_MODE", "(", "next_insn", ")", "==", "TImode", "&&", "INSN_CODE", "(", "insn", ")", "!=", "CODE_FOR_insn_group_barrier", ")", ")", ";", "if", "(", "type", "==", "TYPE_F", "||", "type", "==", "TYPE_B", "||", "type", "==", "TYPE_L", "||", "type", "==", "TYPE_S", ")", "issue_nops_and_insn", "(", "curr_state", ",", "<NUM_LIT>", ",", "insn", ",", "bundle_end_p", ",", "only_bundle_end_p", ")", ";", "issue_nops_and_insn", "(", "curr_state", ",", "<NUM_LIT>", ",", "insn", ",", "bundle_end_p", ",", "only_bundle_end_p", ")", ";", "issue_nops_and_insn", "(", "curr_state", ",", "<NUM_LIT>", ",", "insn", ",", "bundle_end_p", ",", "only_bundle_end_p", ")", ";", "}", "gcc_assert", "(", "index_to_bundle_states", "[", "insn_num", "]", ")", ";", "for", "(", "curr_state", "=", "index_to_bundle_states", "[", "insn_num", "]", ";", "curr_state", "!=", "NULL", ";", "curr_state", "=", "curr_state", "->", "next", ")", "if", "(", "verbose", ">=", "<NUM_LIT>", "&&", "dump", ")", "{", "struct", "DFA_chip", "{", "unsigned", "short", "one_automaton_state", ";", "unsigned", "short", "oneb_automaton_state", ";", "unsigned", "short", "two_automaton_state", ";", "unsigned", "short", "twob_automaton_state", ";", "}", ";", "fprintf", "(", "dump", ",", "<STR_LIT>", "// Bundle state %d (orig %d, cost %d, nops %d/%d, insns %d, branch %d, mid.stops %d state %d) for %d\\n", "<STR_LIT>", ",", "curr_state", "->", "unique_num", ",", "(", "curr_state", "->", "or", "iginator", "==", "NULL", "?", "-", "<NUM_LIT>", ":", "curr_state", "->", "or", "iginator", "->", "unique_num", ")", ",", "curr_state", "->", "cost", ",", "curr_state", "->", "before_nops_num", ",", "curr_state", "->", "after_nops_num", ",", "curr_state", "->", "accumulated_insns_num", ",", "curr_state", "->", "branch_deviation", ",", "curr_state", "->", "middle_bundle_stops", ",", "(", "(", "struct", "DFA_chip", "*", ")", "curr_state", "->", "dfa_state", ")", "->", "twob_automaton_state", ",", "INSN_UID", "(", "insn", ")", ")", ";", "}", "}", "gcc_assert", "(", "index_to_bundle_states", "[", "insn_num", "]", ")", ";", "best_state", "=", "NULL", ";", "for", "(", "curr_state", "=", "index_to_bundle_states", "[", "insn_num", "]", ";", "curr_state", "!=", "NULL", ";", "curr_state", "=", "curr_state", "->", "next", ")", "if", "(", "curr_state", "->", "accumulated_insns_num", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "(", "best_state", "==", "NULL", "||", "best_state", "->", "cost", ">", "curr_state", "->", "cost", "||", "(", "best_state", "->", "cost", "==", "curr_state", "->", "cost", "&&", "(", "curr_state", "->", "accumulated_insns_num", "<", "best_state", "->", "accumulated_insns_num", "||", "(", "curr_state", "->", "accumulated_insns_num", "==", "best_state", "->", "accumulated_insns_num", "&&", "(", "curr_state", "->", "branch_deviation", "<", "best_state", "->", "branch_deviation", "||", "(", "curr_state", "->", "branch_deviation", "==", "best_state", "->", "branch_deviation", "&&", "curr_state", "->", "middle_bundle_stops", "<", "best_state", "->", "middle_bundle_stops", ")", ")", ")", ")", ")", ")", ")", "best_state", "=", "curr_state", ";", "gcc_assert", "(", "best_state", ")", ";", "insn_num", "=", "best_state", "->", "before_nops_num", ";", "template0", "=", "template1", "=", "-", "<NUM_LIT>", ";", "for", "(", "curr_state", "=", "best_state", ";", "curr_state", "->", "or", "iginator", "!=", "NULL", ";", "curr_state", "=", "curr_state", "->", "or", "iginator", ")", "{", "insn", "=", "curr_state", "->", "insn", ";", "asm_p", "=", "unknown_for_bundling_p", "(", "insn", ")", ";", "insn_num", "++", ";", "if", "(", "verbose", ">=", "<NUM_LIT>", "&&", "dump", ")", "{", "struct", "DFA_chip", "{", "unsigned", "short", "one_automaton_state", ";", "unsigned", "short", "oneb_automaton_state", ";", "unsigned", "short", "two_automaton_state", ";", "unsigned", "short", "twob_automaton_state", ";", "}", ";", "fprintf", "(", "dump", ",", "<STR_LIT>", "// Best %d (orig %d, cost %d, nops %d/%d, insns %d, branch %d, mid.stops %d, state %d) for %d\\n", "<STR_LIT>", ",", "curr_state", "->", "unique_num", ",", "(", "curr_state", "->", "or", "iginator", "==", "NULL", "?", "-", "<NUM_LIT>", ":", "curr_state", "->", "or", "iginator", "->", "unique_num", ")", ",", "curr_state", "->", "cost", ",", "curr_state", "->", "before_nops_num", ",", "curr_state", "->", "after_nops_num", ",", "curr_state", "->", "accumulated_insns_num", ",", "curr_state", "->", "branch_deviation", ",", "curr_state", "->", "middle_bundle_stops", ",", "(", "(", "struct", "DFA_chip", "*", ")", "curr_state", "->", "dfa_state", ")", "->", "twob_automaton_state", ",", "INSN_UID", "(", "insn", ")", ")", ";", "}", "max_pos", "=", "get_max_pos", "(", "curr_state", "->", "dfa_state", ")", ";", "if", "(", "max_pos", "==", "<NUM_LIT>", "||", "(", "max_pos", "==", "<NUM_LIT>", "&&", "template0", "<", "<NUM_LIT>", ")", ")", "{", "pos", "=", "max_pos", ";", "if", "(", "max_pos", "==", "<NUM_LIT>", ")", "template0", "=", "get_template", "(", "curr_state", "->", "dfa_state", ",", "<NUM_LIT>", ")", ";", "else", "{", "template1", "=", "get_template", "(", "curr_state", "->", "dfa_state", ",", "<NUM_LIT>", ")", ";", "template0", "=", "get_template", "(", "curr_state", "->", "dfa_state", ",", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "max_pos", ">", "<NUM_LIT>", "&&", "template1", "<", "<NUM_LIT>", ")", "{", "gcc_assert", "(", "pos", "<=", "<NUM_LIT>", ")", ";", "template1", "=", "get_template", "(", "curr_state", "->", "dfa_state", ",", "<NUM_LIT>", ")", ";", "pos", "+=", "<NUM_LIT>", ";", "}", "if", "(", "!", "asm_p", ")", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "curr_state", "->", "after_nops_num", ";", "i", "++", ")", "{", "rtx", "nop_pat", "=", "gen_nop", "(", ")", ";", "rtx_insn", "*", "nop", "=", "emit_insn_after", "(", "nop_pat", ",", "insn", ")", ";" ]

GCC

alpha

CPP

stmt_completion

MPU

614,943

[ "memh", ",", "addr", ")", ")", ";" ]

[ "if", "(", "GET_CODE", "(", "mema", ")", "==", "LO_SUM", ")", "mema", "=", "force_reg", "(", "Pmode", ",", "mema", ")", ";", "tmp", "=", "change_address", "(", "mem", ",", "DImode", ",", "gen_rtx_AND", "(", "DImode", ",", "plus_constant", "(", "DImode", ",", "mema", ",", "ofs", ")", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ")", ";", "set_mem_alias_set", "(", "tmp", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "meml", ",", "tmp", ")", ";", "tmp", "=", "change_address", "(", "mem", ",", "DImode", ",", "gen_rtx_AND", "(", "DImode", ",", "plus_constant", "(", "DImode", ",", "mema", ",", "ofs", "+", "size", "-", "<NUM_LIT>", ")", ",", "GEN_INT", "(", "-", "<NUM_LIT>", ")", ")", ")", ";", "set_mem_alias_set", "(", "tmp", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "memh", ",", "tmp", ")", ";", "if", "(", "sign", "&&", "size", "==", "<NUM_LIT>", ")", "{", "emit_move_insn", "(", "addr", ",", "plus_constant", "(", "Pmode", ",", "mema", ",", "ofs", "+", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_extql", "(", "extl", ",", "meml", ",", "addr", ")", ")", ";", "emit_insn", "(", "gen_extqh", "(", "exth", ",", "memh", ",", "addr", ")", ")", ";", "addr", "=", "expand_binop", "(", "DImode", ",", "ior_optab", ",", "extl", ",", "exth", ",", "tgt", ",", "<NUM_LIT>", ",", "OPTAB_WIDEN", ")", ";", "addr", "=", "expand_binop", "(", "DImode", ",", "ashr_optab", ",", "addr", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "addr", ",", "<NUM_LIT>", ",", "OPTAB_WIDEN", ")", ";", "}", "else", "{", "emit_move_insn", "(", "addr", ",", "plus_constant", "(", "Pmode", ",", "mema", ",", "ofs", ")", ")", ";", "emit_insn", "(", "gen_extxl", "(", "extl", ",", "meml", ",", "GEN_INT", "(", "size", "*", "<NUM_LIT>", ")", ",", "addr", ")", ")", ";", "switch", "(", "(", "int", ")", "size", ")", "{", "case", "<NUM_LIT>", ":", "emit_insn", "(", "gen_extwh", "(", "exth", ",", "memh", ",", "addr", ")", ")", ";", "mode", "=", "HImode", ";", "break", ";", "case", "<NUM_LIT>", ":", "emit_insn", "(", "gen_extlh", "(", "exth", ",", "memh", ",", "addr", ")", ")", ";", "mode", "=", "SImode", ";", "break", ";", "case", "<NUM_LIT>", ":", "emit_insn", "(", "gen_extqh", "(", "exth", "," ]

LLVM

Hexagon

TD

next_suggestion

DSP

614,944

[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

614,945

[ "}" ]

[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

LLVM

Sparc

CPP

next_suggestion

CPU

614,946

[ "}" ]

[ "SDValue", "FrameAddr", "=", "getFRAMEADDR", "(", "depth", "-", "<NUM_LIT>", ",", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "unsigned", "Offset", "=", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "SDValue", "Ptr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "VT", ",", "FrameAddr", ",", "DAG", ".", "getIntPtrConstant", "(", "Offset", ",", "dl", ")", ")", ";", "RetAddr", "=", "DAG", ".", "getLoad", "(", "VT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "Ptr", ",", "MachinePointerInfo", "(", ")", ")", ";", "return", "RetAddr", ";" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

614,947

[ "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Switches", "=", "sw", ";", "let", "SrcA", "=", "<NUM_LIT>", ";", "let", "SrcB", "=", "addr", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "SrcExtra", "=", "src", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

X86

TD

next_suggestion

CPU

614,948

[ "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]

[ "def", "HWWriteResGroup68", ":", "SchedWriteRes", "<", "[", "HWPort4", ",", "HWPort23", ",", "HWPort237", ",", "HWPort0156", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

CPP

next_suggestion

CPU

614,949

[ "MIB", ".", "add", "(", "Reg0Op", ")", ".", "add", "(", "Reg1Op", ")", ".", "addReg", "(", "BaseOp", ".", "getReg", "(", ")", ",", "RegState", "::", "Define", ")", ";" ]

[ "int", "Offset", ";", "MachineBasicBlock", "::", "iterator", "MergeInstr", "=", "findIncDecBefore", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "unsigned", "NewOpc", ";", "if", "(", "Offset", "==", "<NUM_LIT>", "||", "Offset", "==", "-", "<NUM_LIT>", ")", "{", "NewOpc", "=", "Opcode", "==", "ARM", "::", "t2LDRDi8", "?", "ARM", "::", "t2LDRD_PRE", ":", "ARM", "::", "t2STRD_PRE", ";", "}", "else", "{", "MergeInstr", "=", "findIncDecAfter", "(", "MBBI", ",", "Base", ",", "Pred", ",", "PredReg", ",", "Offset", ")", ";", "if", "(", "Offset", "==", "<NUM_LIT>", "||", "Offset", "==", "-", "<NUM_LIT>", ")", "{", "NewOpc", "=", "Opcode", "==", "ARM", "::", "t2LDRDi8", "?", "ARM", "::", "t2LDRD_POST", ":", "ARM", "::", "t2STRD_POST", ";", "}", "else", "return", "false", ";", "}", "MBB", ".", "erase", "(", "MergeInstr", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "DL", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ";", "if", "(", "NewOpc", "==", "ARM", "::", "t2LDRD_PRE", "||", "NewOpc", "==", "ARM", "::", "t2LDRD_POST", ")", "{" ]

LLVM

AMDGPU

TD

program_repair

GPU

614,950

[ "<FIXS>", "FeatureMADIntraFwdBug", ",", "FeaturePrivEnabledTrap2NopBug", "]", ")", ">", ";", "<FIXE>" ]

[ "[", "FeatureMSAALoadDstSelBug", ",", "FeatureVALUTransUseHazard", ",", "FeatureUserSGPRInit16Bug", ",", "FeatureRequiresCOV6", "]", ")", ">", ";", "def", "FeatureISAVersion11_0_Common", ":", "FeatureSet", "!", "listconcat", "(", "FeatureISAVersion11_Common", ".", "Features", ",", "[", "FeatureMSAALoadDstSelBug", ",", "FeatureVALUTransUseHazard", ",", "<BUGS>", "FeatureMADIntraFwdBug", "]", ")", ">", ";", "<BUGE>", "def", "FeatureISAVersion11_0_0", ":", "FeatureSet", "!", "listconcat", "(", "FeatureISAVersion11_0_Common", ".", "Features", "," ]

GCC

i386

CPP

stmt_completion

CPU

614,951

[ "flag_split_stack", ")", ";" ]

[ "if", "(", "cfun", "->", "machine", "->", "split_stack_varargs_pointer", "!=", "NULL_RTX", ")", "{", "gcc_assert", "(" ]

LLVM

Mips

CPP

stmt_completion

CPU

614,952

[ "RefCount", "++", ";" ]

[ "if", "(", "isCPEntryInRange", "(", "UserMI", ",", "UserOffset", ",", "CPE", ".", "CPEMI", ",", "U", ".", "getMaxDisp", "(", ")", ",", "U", ".", "NegOk", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Replacing CPE#", "<STR_LIT>", "<<", "CPI", "<<", "<STR_LIT>", " with CPE#", "<STR_LIT>", "<<", "CPE", ".", "CPI", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "U", ".", "CPEMI", "=", "CPE", ".", "CPEMI", ";", "for", "(", "MachineOperand", "&", "MO", ":", "UserMI", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isCPI", "(", ")", ")", "{", "MO", ".", "setIndex", "(", "CPE", ".", "CPI", ")", ";", "break", ";", "}", "CPE", "." ]

LLVM

X86

TD

program_repair

CPU

614,953

[ "<FIXS>", "(", "v8f32", "immAllZerosV", ")", ")", ",", "<FIXE>" ]

[ "def", ":", "Pat", "(", "vselect", "VK8WM", ":", "$", "mask", ",", "(", "bc_v8f32", "(", "v4f64", "(", "X86SubVBroadcast", "(", "loadv2f64", "addr", ":", "$", "src", ")", ")", ")", ")", ",", "<BUGS>", "(", "bc_v8f32", "(", "v8i32", "immAllZerosV", ")", ")", ")", ",", "<BUGE>", "(", "VBROADCASTF32X4Z256rmkz", "VK8WM", ":", "$", "mask", ",", "addr", ":", "$", "src", ")", ">", ";", "def", ":", "Pat", "(", "vselect", "VK8WM", ":", "$", "mask", ",", "(", "bc_v8f32", "(", "v4f64", "(", "X86SubVBroadcast", "(", "loadv2f64", "addr", ":", "$", "src", ")", ")", ")", ")", "," ]

GCC

mips

CPP

stmt_completion

CPU

614,954

[ ",", "size", ",", "align", ",", "true", ")", ";" ]

[ "switch_to_section", "(", "readonly_data_section", ")", ";", "ASM_OUTPUT_ALIGN", "(", "stream", ",", "floor_log2", "(", "align", "/", "BITS_PER_UNIT", ")", ")", ";", "mips_declare_object", "(", "stream", ",", "name", ",", "<STR_LIT>", "<STR_LIT>", ",", "<STR_LIT>", ":\\n\\t.space\\t", "<STR_LIT>", "HOST_WIDE_INT_PRINT_UNSIGNED", "<STR_LIT>", "\\n", "<STR_LIT>", ",", "size", ")", ";", "}", "else", "mips_declare_common_object", "(", "stream", ",", "name", ",", "<STR_LIT>", "\\n\\t.comm\\t", "<STR_LIT>" ]

LLVM

Hexagon

CPP

code_generation

DSP

614,955

[ "const", "BitTracker", "::", "RegisterCell", "&", "lookup", "(", "unsigned", "VR", ")", "{", "unsigned", "RInd", "=", "Register", "::", "virtReg2Index", "(", "VR", ")", ";", "if", "(", "RInd", ">=", "CVect", ".", "size", "(", ")", ")", "CVect", ".", "resize", "(", "std", "::", "max", "(", "RInd", "+", "<NUM_LIT>", ",", "<NUM_LIT>", "U", ")", ",", "nullptr", ")", ";", "const", "BitTracker", "::", "RegisterCell", "*", "CP", "=", "CVect", "[", "RInd", "]", ";", "if", "(", "CP", "==", "nullptr", ")", "CP", "=", "CVect", "[", "RInd", "]", "=", "&", "BT", ".", "lookup", "(", "VR", ")", ";", "return", "*", "CP", ";", "}" ]

[ "This", "method", "finds", "the", "value", "with", "the", "given", "Name", "in", "the", "the", "symbol", "table", "." ]

LLVM

PowerPC

TD

stmt_completion

CPU

614,956

[ "=", "PPCRegG8RCNoX0AsmOperand", ";" ]

[ "let", "ParserMatchClass" ]

LLVM

X86

CPP

stmt_completion

CPU

614,957

[ ";" ]

[ "SDValue", "Res", "=", "LowerEXTRACT_VECTOR_ELT_SSE4", "(", "Op", ",", "DAG", ")", ";", "if", "(", "Res", ".", "getNode", "(", ")", ")", "return", "Res", ";", "}", "MVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Vec", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "return", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "MVT", "::", "i16", ",", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "MVT", "::", "i32", ",", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "v4i32", ",", "Vec", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", ";", "MVT", "EltVT", "=", "MVT", "::", "i32", ";", "SDValue", "Extract", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "EltVT", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Assert", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AssertZext", ",", "dl", ",", "EltVT", ",", "Extract", ",", "DAG", ".", "getValueType", "(", "VT", ")", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "VT", ",", "Assert", ")", ";", "}", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "return", "Op", ";", "int", "Mask", "[", "<NUM_LIT>", "]", "=", "{", "static_cast", "<", "int", ">", "(", "Idx", ")", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "MVT", "VVT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getVectorShuffle", "(", "VVT", ",", "dl", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getUNDEF", "(", "VVT", ")", ",", "Mask", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "VT", ",", "Vec", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "{", "unsigned", "Idx", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "Idx", "==", "<NUM_LIT>", ")", "return", "Op", ";", "int", "Mask", "[", "<NUM_LIT>", "]", "=", "{", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";", "MVT", "VVT", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "SDValue", "Vec", "=", "DAG", ".", "getVectorShuffle", "(", "VVT", ",", "dl", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getUNDEF", "(", "VVT", ")", ",", "Mask", ")", ";", "return", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "dl", ",", "VT", ",", "Vec", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ")", ")", ";", "}", "return", "SDValue", "(", ")" ]

GCC

sparc

CPP

next_suggestion

CPU

614,958

[ "}" ]

[ "return", "Pmode", ";", "}", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", "&&", "GET_MODE_SIZE", "(", "mode", ")", "<", "UNITS_PER_WORD", ")", "return", "word_mode", ";", "return", "mode", ";" ]

LLVM

AMDGPU

CPP

code_generation

GPU

614,959

[ "SDValue", "AMDGPUTargetLowering", "::", "SplitVectorLoad", "(", "const", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "LoadSDNode", "*", "Load", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDLoc", "SL", "(", "Op", ")", ";", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "<NUM_LIT>", ")", "{", "SDValue", "Ops", "[", "<NUM_LIT>", "]", ";", "std", "::", "tie", "(", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", "=", "scalarizeVectorLoad", "(", "Load", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "SL", ")", ";", "}", "SDValue", "BasePtr", "=", "Load", "->", "getBasePtr", "(", ")", ";", "EVT", "MemVT", "=", "Load", "->", "getMemoryVT", "(", ")", ";", "const", "MachinePointerInfo", "&", "SrcValue", "=", "Load", "->", "getMemOperand", "(", ")", "->", "getPointerInfo", "(", ")", ";", "EVT", "LoVT", ",", "HiVT", ";", "EVT", "LoMemVT", ",", "HiMemVT", ";", "SDValue", "Lo", ",", "Hi", ";", "std", "::", "tie", "(", "LoVT", ",", "HiVT", ")", "=", "getSplitDestVTs", "(", "VT", ",", "DAG", ")", ";", "std", "::", "tie", "(", "LoMemVT", ",", "HiMemVT", ")", "=", "getSplitDestVTs", "(", "MemVT", ",", "DAG", ")", ";", "std", "::", "tie", "(", "Lo", ",", "Hi", ")", "=", "splitVector", "(", "Op", ",", "SL", ",", "LoVT", ",", "HiVT", ",", "DAG", ")", ";", "unsigned", "Size", "=", "LoMemVT", ".", "getStoreSize", "(", ")", ";", "Align", "BaseAlign", "=", "Load", "->", "getAlign", "(", ")", ";", "Align", "HiAlign", "=", "commonAlignment", "(", "BaseAlign", ",", "Size", ")", ";", "SDValue", "LoLoad", "=", "DAG", ".", "getExtLoad", "(", "Load", "->", "getExtensionType", "(", ")", ",", "SL", ",", "LoVT", ",", "Load", "->", "getChain", "(", ")", ",", "BasePtr", ",", "SrcValue", ",", "LoMemVT", ",", "BaseAlign", ",", "Load", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "HiPtr", "=", "DAG", ".", "getObjectPtrOffset", "(", "SL", ",", "BasePtr", ",", "TypeSize", "::", "getFixed", "(", "Size", ")", ")", ";", "SDValue", "HiLoad", "=", "DAG", ".", "getExtLoad", "(", "Load", "->", "getExtensionType", "(", ")", ",", "SL", ",", "HiVT", ",", "Load", "->", "getChain", "(", ")", ",", "HiPtr", ",", "SrcValue", ".", "getWithOffset", "(", "LoMemVT", ".", "getStoreSize", "(", ")", ")", ",", "HiMemVT", ",", "HiAlign", ",", "Load", "->", "getMemOperand", "(", ")", "->", "getFlags", "(", ")", ")", ";", "SDValue", "Join", ";", "if", "(", "LoVT", "==", "HiVT", ")", "{", "Join", "=", "DAG", ".", "getNode", "(", "ISD", "::", "CONCAT_VECTORS", ",", "SL", ",", "VT", ",", "LoLoad", ",", "HiLoad", ")", ";", "}", "else", "{", "Join", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_SUBVECTOR", ",", "SL", ",", "VT", ",", "DAG", ".", "getUNDEF", "(", "VT", ")", ",", "LoLoad", ",", "DAG", ".", "getVectorIdxConstant", "(", "<NUM_LIT>", ",", "SL", ")", ")", ";", "Join", "=", "DAG", ".", "getNode", "(", "HiVT", ".", "isVector", "(", ")", "?", "ISD", "::", "INSERT_SUBVECTOR", ":", "ISD", "::", "INSERT_VECTOR_ELT", ",", "SL", ",", "VT", ",", "Join", ",", "HiLoad", ",", "DAG", ".", "getVectorIdxConstant", "(", "LoVT", ".", "getVectorNumElements", "(", ")", ",", "SL", ")", ")", ";", "}", "SDValue", "Ops", "[", "]", "=", "{", "Join", ",", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "SL", ",", "MVT", "::", "Other", ",", "LoLoad", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "HiLoad", ".", "getValue", "(", "<NUM_LIT>", ")", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "SL", ")", ";", "}" ]

[ "Split", "a", "vector", "load", "into", "2", "loads", "of", "half", "the", "vector", "." ]

LLVM

SystemZ

TD

next_suggestion

CPU

614,960

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BDL1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "field", "bits", "<", "<NUM_LIT>", ">", "SoftFail", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "BDL1", ";", "bits", "<", "<NUM_LIT>", ">", "BD2", ";", "bits", "<", "<NUM_LIT>", ">", "I3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";" ]

GCC

arm

MD

stmt_completion

CPU

614,961

[ "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_code_attr", "arith_shift_insn", "[", "(", "plus", "<STR_LIT>", ")", "(", "minus", "<STR_LIT>", ")", "(", "ior", "<STR_LIT>", ")", "(", "xor", "<STR_LIT>", ")", "(", "and" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

614,962

[ "?", "AMDGPUAS", "::", "PRIVATE_ADDRESS", ":", "AMDGPUAS", "::", "GLOBAL_ADDRESS", ";" ]

[ "if", "(", "ExtType", "==", "ISD", "::", "NON_EXTLOAD", "&&", "MemVT", ".", "getSizeInBits", "(", ")", "<", "<NUM_LIT>", ")", "{", "SDValue", "Chain", "=", "Load", "->", "getChain", "(", ")", ";", "SDValue", "BasePtr", "=", "Load", "->", "getBasePtr", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "Load", "->", "getMemOperand", "(", ")", ";", "EVT", "RealMemVT", "=", "(", "MemVT", "==", "MVT", "::", "i1", ")", "?", "MVT", "::", "i8", ":", "MVT", "::", "i16", ";", "SDValue", "NewLD", "=", "DAG", ".", "getExtLoad", "(", "ISD", "::", "EXTLOAD", ",", "DL", ",", "MVT", "::", "i32", ",", "Chain", ",", "BasePtr", ",", "RealMemVT", ",", "MMO", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "DL", ",", "MemVT", ",", "NewLD", ")", ",", "NewLD", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "if", "(", "!", "MemVT", ".", "isVector", "(", ")", ")", "return", "SDValue", "(", ")", ";", "assert", "(", "Op", ".", "getValueType", "(", ")", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i32", "&&", "<STR_LIT>", "Custom lowering for non-i32 vectors hasn't been implemented.", "<STR_LIT>", ")", ";", "unsigned", "AS", "=", "Load", "->", "getAddressSpace", "(", ")", ";", "if", "(", "!", "allowsMemoryAccess", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "DAG", ".", "getDataLayout", "(", ")", ",", "MemVT", ",", "AS", ",", "Load", "->", "getAlignment", "(", ")", ")", ")", "{", "SDValue", "Ops", "[", "<NUM_LIT>", "]", ";", "std", "::", "tie", "(", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", "[", "<NUM_LIT>", "]", ")", "=", "expandUnalignedLoad", "(", "Load", ",", "DAG", ")", ";", "return", "DAG", ".", "getMergeValues", "(", "Ops", ",", "DL", ")", ";", "}", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "if", "(", "AS", "==", "AMDGPUAS", "::", "FLAT_ADDRESS", ")", "AS", "=", "MFI", "->", "hasFlatScratchInit", "(", ")" ]

GCC

ia64

MD

stmt_completion

CPU

614,963

[ "<NUM_LIT>", "]", ")", ")" ]

[ "[", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "rtx", "l", "=", "gen_reg_rtx", "(", "V4HImode", ")", "rtx", "h", "=", "gen_reg_rtx", "(", "V4HImode", ")", "emit_insn", "(", "gen_mulv4hi3", "(", "l", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[" ]

LLVM

AArch64

CPP

program_repair

CPU

614,964

[ "<FIXS>", "bool", "IsUnscaled", "=", "TII", "->", "isUnscaledLdSt", "(", "*", "FirstMI", ")", ";", "<FIXE>" ]

[ "bool", "MayLoad", "=", "FirstMI", "->", "mayLoad", "(", ")", ";", "<BUGS>", "bool", "IsUnscaled", "=", "TII", "->", "isUnscaledLdSt", "(", "FirstMI", ")", ";", "<BUGE>", "unsigned", "Reg", "=", "getLdStRegOp", "(", "FirstMI", ")", ".", "getReg", "(", ")", ";", "unsigned", "BaseReg", "=", "getLdStBaseOp", "(", "FirstMI", ")", ".", "getReg", "(", ")", ";", "int", "Offset", "=", "getLdStOffsetOp", "(", "FirstMI", ")", ".", "getImm", "(", ")", ";" ]

LLVM

TPC

CPP

stmt_completion

Virtual ISA

614,965

[ ".", "getConstant", "(", "I", ",", "DL", ",", "MVT", "::", "i32", ")", ")", ";" ]

[ "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ";", "I", "<", "<NUM_LIT>", ";", "++", "I", ")", "{", "if", "(", "I", ")", "{", "Ptr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "SRF_REGISTER_LENGTH_IN_BYTES", ",", "DL", ",", "Ptr", ".", "getValueType", "(", ")", ")", ")", ";", "}", "SDValue", "V0", "=", "DAG", ".", "getLoad", "(", "EltTy", ",", "DL", ",", "Chain", ",", "Ptr", ",", "PtrInfo", ".", "getWithOffset", "(", "SRF_REGISTER_LENGTH_IN_BYTES", "*", "I", ")", ",", "Alignment", ",", "MemOp", "->", "getFlags", "(", ")", ",", "AAInfo", ")", ";", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INSERT_VECTOR_ELT", ",", "DL", ",", "MemTy", ",", "Result", ",", "V0", ",", "DAG" ]

GCC

rs6000

MD

next_suggestion

CPU

614,966

[ "UNSPEC_VADDEUQM", ")", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "V1TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V1TI", "[", "(", "match_operand", ":", "V1TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V1TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V1TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

LLVM

SystemZ

CPP

program_repair

CPU

614,967

[ "<FIXS>", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addMBB", "(", "DoneMBB", ")", ";", "<FIXE>" ]

[ "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "Dest", ")", ".", "addReg", "(", "RetryCmpVal", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "<BUGS>", ".", "addImm", "(", "MaskNE", ")", ".", "addMBB", "(", "DoneMBB", ")", ";", "<BUGE>", "MBB", "->", "addSuccessor", "(", "DoneMBB", ")", ";", "MBB", "->", "addSuccessor", "(", "SetMBB", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

614,968

[ "}" ]

[ "inline", "static", "bool", "MaskRegClassContains", "(", "unsigned", "Reg", ")", "{", "return", "X86", "::", "VK8RegClass", ".", "contains", "(", "Reg", ")", "||", "X86", "::", "VK16RegClass", ".", "contains", "(", "Reg", ")", "||", "X86", "::", "VK1RegClass", ".", "contains", "(", "Reg", ")", ";" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

614,969

[ ",", "Tmp4", ",", "Tmp6", ",", "ISD", "::", "SETLE", ")", ";" ]

[ "SDValue", "Hi", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Amt", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "AmtVT", "=", "Amt", ".", "getValueType", "(", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "dl", ",", "AmtVT", ",", "DAG", ".", "getConstant", "(", "BitWidth", ",", "AmtVT", ")", ",", "Amt", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Lo", ",", "Amt", ")", ";", "SDValue", "Tmp3", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Hi", ",", "Tmp1", ")", ";", "SDValue", "Tmp4", "=", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "dl", ",", "VT", ",", "Tmp2", ",", "Tmp3", ")", ";", "SDValue", "Tmp5", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "AmtVT", ",", "Amt", ",", "DAG", ".", "getConstant", "(", "-", "BitWidth", ",", "AmtVT", ")", ")", ";", "SDValue", "Tmp6", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Hi", ",", "Tmp5", ")", ";", "SDValue", "OutHi", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "Hi", ",", "Amt", ")", ";", "SDValue", "OutLo", "=", "DAG", ".", "getSelectCC", "(", "dl", ",", "Tmp5", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "AmtVT", ")" ]

GCC

avr

MD

next_suggestion

MPU

614,970

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "HI", "(", "not", ":", "HI", "(", "zero_extend", ":", "HI", "(", "not", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "(", "sign_extend", ":", "HI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

rs6000

MD

stmt_completion

CPU

614,971

[ ")", "]" ]

[ "(", "minus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SI", "(", "ashiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "sign_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

614,972

[ ")", ")", ";" ]

[ "return", "selectOperator", "(", "I", ",", "I", "->", "getOpcode", "(" ]

LLVM

TPC

CPP

stmt_completion

Virtual ISA

614,973

[ "&", "getAuxVector", "(", ")", "{" ]

[ "const", "std", "::", "vector", "<", "TensorInfo", ">" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

614,974

[ "Odd", "=", "SDValue", "(", "Reg1", ",", "<NUM_LIT>", ")", ";" ]

[ "SDValue", "Result", "=", "DAG", ".", "getNode", "(", "Opcode", ",", "DL", ",", "MVT", "::", "Untyped", ",", "SDValue", "(", "In128", ",", "<NUM_LIT>", ")", ",", "Op1", ")", ";", "bool", "Is32Bit", "=", "is32Bit", "(", "VT", ")", ";", "SDValue", "SubReg0", "=", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Is32Bit", ")", ",", "VT", ")", ";", "SDValue", "SubReg1", "=", "DAG", ".", "getTargetConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "Is32Bit", ")", ",", "VT", ")", ";", "SDNode", "*", "Reg0", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "VT", ",", "Result", ",", "SubReg0", ")", ";", "SDNode", "*", "Reg1", "=", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "DL", ",", "VT", ",", "Result", ",", "SubReg1", ")", ";", "Even", "=", "SDValue", "(", "Reg0", ",", "<NUM_LIT>", ")", ";" ]

LLVM

Sparc

CPP

next_suggestion

CPU

614,975

[ "}" ]

[ "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "SparcTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "case", "'", "r", "'", ":", "return", "std", "::", "make_pair", "(", "<NUM_LIT>", "U", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

614,976

[ "}" ]

[ "AMDGPUTargetMachine", "::", "AMDGPUTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "TargetOptions", "Options", ",", "Optional", "<", "Reloc", "::", "Model", ">", "RM", ",", "Optional", "<", "CodeModel", "::", "Model", ">", "CM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", ":", "LLVMTargetMachine", "(", "T", ",", "computeDataLayout", "(", "TT", ")", ",", "TT", ",", "getGPUOrDefault", "(", "TT", ",", "CPU", ")", ",", "FS", ",", "Options", ",", "getEffectiveRelocModel", "(", "RM", ")", ",", "getEffectiveCodeModel", "(", "CM", ")", ",", "OptLevel", ")", ",", "TLOF", "(", "createTLOF", "(", "getTargetTriple", "(", ")", ")", ")", "{", "initAsmInfo", "(", ")", ";" ]

GCC

arm

MD

stmt_completion

CPU

614,977

[ "<STR_LIT>", ")", "]" ]

[ "[", "(", "match_operand", ":", "<", "V_elem", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VQI", "<NUM_LIT>", "<STR_LIT>" ]

GCC

nds32

MD

stmt_completion

CPU

614,978

[ ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

M68k

CPP

stmt_completion

MPU

614,979

[ ";" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "M68kISD::XOR", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "M68kISD::AND", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "M68kISD::CMP", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "M68kISD::BTST", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "M68kISD::SELECT", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "M68kISD::CMOV", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "M68kISD::BRCOND", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "M68kISD::SETCC", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "M68kISD::SETCC_CARRY", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "M68kISD::GLOBAL_BASE_REG", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "M68kISD::Wrapper", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "M68kISD::WrapperPC", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "M68kISD::SEG_ALLOCA", "<STR_LIT>" ]

LLVM

CJG

CPP

stmt_completion

CPU

614,980

[ "CJGELFObjectWriter: invalid fixup kind", "<STR_LIT>", ")", ";" ]

[ "unsigned", "CJGELFObjectWriter", "::", "getRelocType", "(", "MCContext", "&", "Ctx", ",", "const", "MCValue", "&", "Target", ",", "const", "MCFixup", "&", "Fixup", ",", "bool", "IsPCRel", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>" ]

GCC

arm

CPP

stmt_completion

CPU

614,981

[ "_", "_", "a", ")", ";" ]

[ "return", "(", "poly8x8_t", ")", "_", "_", "builtin_neon_vreinterpretv8qiv4hi", "(" ]

LLVM

VE

TD

stmt_completion

CPU

614,982

[ ":", "$", "vz", ",", "i32", ":", "$", "vl", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "int_ve_vl_vmaxswzx_vsvl", "i32", ":", "$", "sy", ",", "v256f64", ":", "$", "vz", ",", "i32", ":", "$", "vl", ")", ",", "(", "VMAXSWZXrvl", "i32", ":", "$", "sy", ",", "v256f64" ]

LLVM

MSP430

CPP

program_repair

MPU

614,983

[ "<FIXS>", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "#", "include", "<STR_LIT>", "llvm/Constants.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/DerivedTypes.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Function.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Intrinsics.h", "<STR_LIT>", "<FIXE>" ]

[ "#", "include", "<STR_LIT>", "MSP430.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "MSP430TargetMachine.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/DerivedTypes.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Function.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Intrinsics.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "llvm/CallingConv.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/Constants.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineFrameInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineFunction.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineInstrBuilder.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineRegisterInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/SelectionDAG.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/SelectionDAGISel.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/Target/TargetLowering.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "llvm/Support/Compiler.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/Debug.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/ErrorHandling.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/raw_ostream.h", "<STR_LIT>", "using", "namespace", "llvm", ";", "namespace", "{" ]

GCC

avr

CPP

program_repair

MPU

614,984

[ "<FIXS>", "}", "<FIXE>", "<FIXS>", "{", "if", "(", "GET_CODE", "(", "addr", ")", "!=", "PLUS", ")", "fatal_insn", "(", "<STR_LIT>", "bad address, not (reg+disp):", "<STR_LIT>", ",", "addr", ")", ";", "<FIXE>", "<FIXS>", "avr_print_operand", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "}", "<FIXE>", "<FIXS>", "{", "avr_print_operand_address", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "REGNO", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "REG_X", ")", "fatal_insn", "(", "<STR_LIT>", "internal compiler error. Bad address:", "<STR_LIT>", ",", "addr", ")", ";", "fputc", "(", "'", "+", "'", ",", "file", ")", ";", "avr_print_operand", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "code", ")", ";", "}", "<FIXE>", "<FIXS>", "avr_print_operand_address", "(", "file", ",", "addr", ")", ";", "<FIXE>" ]

[ "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "}", "output_addr_const", "(", "file", ",", "addr", ")", ";", "<BUGS>", "}", "<BUGE>", "else", "if", "(", "code", "==", "'", "i", "'", ")", "{", "avr_print_operand", "(", "file", ",", "addr", ",", "'", "i", "'", ")", ";", "}", "else", "if", "(", "code", "==", "'", "o", "'", ")", "<BUGS>", "{", "if", "(", "GET_CODE", "(", "addr", ")", "!=", "PLUS", ")", "fatal_insn", "(", "<STR_LIT>", "bad address, not (reg+disp):", "<STR_LIT>", ",", "addr", ")", ";", "<BUGE>", "<BUGS>", "avr_print_operand", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "}", "<BUGE>", "else", "if", "(", "code", "==", "'", "p", "'", "||", "code", "==", "'", "r", "'", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "!=", "POST_INC", "&&", "GET_CODE", "(", "addr", ")", "!=", "PRE_DEC", ")", "fatal_insn", "(", "<STR_LIT>", "bad address, not post_inc or pre_dec:", "<STR_LIT>", ",", "addr", ")", ";", "if", "(", "code", "==", "'", "p", "'", ")", "avr_print_operand_address", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ";", "elseavr_print_operand", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", ")", "<BUGS>", "{", "avr_print_operand_address", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ";", "if", "(", "REGNO", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "REG_X", ")", "fatal_insn", "(", "<STR_LIT>", "internal compiler error. Bad address:", "<STR_LIT>", ",", "addr", ")", ";", "fputc", "(", "'", "+", "'", ",", "file", ")", ";", "avr_print_operand", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "code", ")", ";", "}", "<BUGE>", "else", "<BUGS>", "avr_print_operand_address", "(", "file", ",", "addr", ")", ";", "<BUGE>", "}", "else", "if", "(", "code", "==", "'", "i", "'", ")", "{" ]

LLVM

MSP430

CPP

next_suggestion

MPU

614,985

[ "if", "(", "Offset", "==", "<NUM_LIT>", ")", "return", ";" ]

[ "assert", "(", "SPAdj", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected", "<STR_LIT>", ")", ";", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "DebugLoc", "dl", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "unsigned", "BasePtr", "=", "(", "TFI", "->", "hasFP", "(", "MF", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "int", "Offset", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getObjectOffset", "(", "FrameIndex", ")", ";", "Offset", "+=", "<NUM_LIT>", ";", "if", "(", "!", "TFI", "->", "hasFP", "(", "MF", ")", ")", "Offset", "+=", "MF", ".", "getFrameInfo", "(", ")", "->", "getStackSize", "(", ")", ";", "else", "Offset", "+=", "<NUM_LIT>", ";", "Offset", "+=", "MI", ".", "getOperand", "(", "FIOperandNum", "+", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "ChangeToRegister", "(", "BasePtr", ",", "false", ")", ";" ]

GCC

arm

MD

stmt_completion

CPU

614,986

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]

GCC

nds32

MD

stmt_completion

CPU

614,987

[ ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

GCC

sparc

CPP

next_suggestion

CPU

614,988

[ "}" ]

[ "case", "PROCESSOR_HYPERSPARC", ":", "case", "PROCESSOR_SPARCLITE86X", ":", "case", "PROCESSOR_V9", ":", "case", "PROCESSOR_NIAGARA4", ":", "case", "PROCESSOR_NIAGARA7", ":", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_NIAGARA", ":", "case", "PROCESSOR_NIAGARA2", ":", "case", "PROCESSOR_NIAGARA3", ":", "default", ":", "return", "<NUM_LIT>", ";", "}" ]

LLVM

TPC

TD

stmt_completion

Virtual ISA

614,989

[ "<NUM_LIT>", ";" ]

[ "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "endBit", ";", "bits", "<", "<NUM_LIT>", ">", "immOpNum", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "immOpNum", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "OType", ";", "bits", "<", "<NUM_LIT>", ">", "ImmOpCount", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "SecondImmOp", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "ThirdImmOp", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "FirstImmBits", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "SecondImmBits", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "ThirdImmBits", "=", "<NUM_LIT>", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "HasCompositeImm", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "ImmOpCount", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "SecondImmOp", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "ThirdImmOp", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "FirstImmBits", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "SecondImmBits", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "ThirdImmBits", ";", "bits", "<", "<NUM_LIT>", ">", "Lanes", "=" ]

LLVM

ARM64

TD

stmt_completion

CPU

614,990

[ "BranchTarget14Operand", ";" ]

[ "def", "am_tbrcond", ":", "Operand", "<", "OtherVT", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=" ]

LLVM

M680x0

CPP

stmt_completion

MPU

614,991

[ ":" ]

[ "case", "M680x0", "::", "CMP8di", ":", "case", "M680x0", "::", "CMP8dj", ":", "case", "M680x0", "::", "CMP8dp", ":", "case", "M680x0", "::", "CMP16dd", ":", "case", "M680x0", "::", "CMP16df", ":", "case", "M680x0", "::", "CMP16di", ":", "case", "M680x0", "::", "CMP16dj" ]

LLVM

AMDGPU

TD

program_repair

GPU

614,992

[ "<FIXS>", "class", "VOP3_DPP8e_Fields", "{", "bits", "<NUM_LIT>", ">", "src0", ";", "bits", "<NUM_LIT>", ">", "dpp8", ";", "bits", "<NUM_LIT>", ">", "fi", ";", "}", "class", "VOP_DPP8_Base", "string", "OpName", ",", "VOPProfile", "P", ",", "dag", "InsDPP8", "=", "P", ".", "InsDPP8", ",", "string", "AsmDPP8", "=", "P", ".", "AsmDPP8", ">", ":", "InstSI", "P", ".", "OutsDPP8", ",", "InsDPP8", ",", "OpName", "#", "AsmDPP8", ",", "[", "]", ">", "{", "<FIXE>" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dpp8", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "}", "<BUGS>", "class", "VOP_DPP8", "string", "OpName", ",", "VOPProfile", "P", ">", ":", "InstSI", "P", ".", "OutsDPP8", ",", "P", ".", "InsDPP8", ",", "OpName", "#", "P", ".", "AsmDPP8", ",", "[", "]", ">", ",", "VOP_DPP8e", "P", ">", "{", "<BUGE>", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

614,993

[ "(", "v2i32", "V64", ":", "$", "Rn", ")", ",", "(", "v2i32", "V64", ":", "$", "Rm", ")", ")", ")", "]", ">", ";" ]

[ "def", "v2i32", ":", "BaseSIMDThreeSameVectorTied", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "opc", ",", "V64", ",", "asm", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v2i32", "V64", ":", "$", "dst", ")", ",", "(", "OpNode", "(", "v2i32", "V64", ":", "$", "Rd", ")", "," ]

LLVM

ARM

CPP

stmt_completion

CPU

614,994

[ "<STR_LIT>", ")", ";" ]

[ "static", "MachineBasicBlock", "*", "OtherSucc", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "*", "Succ", ")", "{", "for", "(", "MachineBasicBlock", "::", "succ_iterator", "I", "=", "MBB", "->", "succ_begin", "(", ")", ",", "E", "=", "MBB", "->", "succ_end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "if", "(", "*", "I", "!=", "Succ", ")", "return", "*", "I", ";", "llvm_unreachable", "(", "<STR_LIT>", "Expecting a BB with two successors!" ]

LLVM

Mips

CPP

next_suggestion

CPU

614,995

[ "BuildMI", "(", "*", "BB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "FILL_W", ")", ")", ".", "addDef", "(", "Dest", ")", ".", "addUse", "(", "LoadFull", ")", ";" ]

[ "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "const", "bool", "IsLittle", "=", "Subtarget", ".", "isLittle", "(", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "Register", "Dest", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "Address", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "Imm", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "I", "(", "MI", ")", ";", "if", "(", "Subtarget", ".", "hasMips32r6", "(", ")", "||", "Subtarget", ".", "hasMips64r6", "(", ")", ")", "{", "Register", "Temp", "=", "MRI", ".", "createVirtualRegister", "(", "&", "Mips", "::", "GPR32RegClass", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "LW", ")", ")", ".", "addDef", "(", "Temp", ")", ".", "addUse", "(", "Address", ")", ".", "addImm", "(", "Imm", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "FILL_W", ")", ")", ".", "addDef", "(", "Dest", ")", ".", "addUse", "(", "Temp", ")", ";", "}", "else", "{", "Register", "LoadHalf", "=", "MRI", ".", "createVirtualRegister", "(", "&", "Mips", "::", "GPR32RegClass", ")", ";", "Register", "LoadFull", "=", "MRI", ".", "createVirtualRegister", "(", "&", "Mips", "::", "GPR32RegClass", ")", ";", "Register", "Undef", "=", "MRI", ".", "createVirtualRegister", "(", "&", "Mips", "::", "GPR32RegClass", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "IMPLICIT_DEF", ")", ")", ".", "addDef", "(", "Undef", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "LWR", ")", ")", ".", "addDef", "(", "LoadHalf", ")", ".", "addUse", "(", "Address", ")", ".", "addImm", "(", "Imm", "+", "(", "IsLittle", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ".", "addUse", "(", "Undef", ")", ";", "BuildMI", "(", "*", "BB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "LWL", ")", ")", ".", "addDef", "(", "LoadFull", ")", ".", "addUse", "(", "Address", ")", ".", "addImm", "(", "Imm", "+", "(", "IsLittle", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ".", "addUse", "(", "LoadHalf", ")", ";" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

614,996

[ "End", "=", "<NUM_LIT>", "-", "LSB", ";" ]

[ "if", "(", "Mask", "==", "<NUM_LIT>", "||", "Mask", "==", "Used", ")", "return", "false", ";", "unsigned", "LSB", ",", "Length", ";", "if", "(", "isStringOfOnes", "(", "Mask", ",", "LSB", ",", "Length", ")", ")", "{", "Start", "=", "<NUM_LIT>", "-", "(", "LSB", "+", "Length", "-", "<NUM_LIT>", ")", ";" ]

GCC

sparc

CPP

program_repair

CPU

614,997

[ "<FIXS>", "case", "E_SFmode", ":", "<FIXE>", "<FIXS>", "case", "E_DFmode", ":", "<FIXE>" ]

[ "case", "FLOAT_TRUNCATE", ":", "switch", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "<BUGS>", "case", "SFmode", ":", "<BUGE>", "func", "=", "<STR_LIT>", "_Qp_qtos", "<STR_LIT>", ";", "break", ";", "<BUGS>", "case", "DFmode", ":", "<BUGE>", "func", "=", "<STR_LIT>", "_Qp_qtod", "<STR_LIT>", ";", "break", ";", "default", ":" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

614,998

[ "DebugLoc", "DL", ";" ]

[ "assert", "(", "!", "hasFP", "(", "MF", ")", "&&", "<STR_LIT>", "Functions needing frame pointers not yet supported", "<STR_LIT>", ")", ";", "uint64_t", "StackSize", "=", "MFI", "->", "getStackSize", "(", ")", ";", "if", "(", "!", "StackSize", "&&", "(", "!", "MFI", "->", "adjustsStack", "(", ")", "||", "MFI", "->", "getMaxCallFrameSize", "(", ")", "==", "<NUM_LIT>", ")", ")", "return", ";", "const", "auto", "*", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "auto", "InsertPt", "=", "MBB", ".", "begin", "(", ")", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

614,999

[ ")", ")", ",", "(", "INST", "FPR64", ":", "$", "Rn", ",", "imm", ":", "$", "Imm", ")", ">", ";" ]

[ "class", "Neon_ScalarShiftImm_cvtf_v1f64_pattern", "<", "SDPatternOperator", "opnode", ",", "Instruction", "INST", ">", ":", "Pat", "<", "(", "v1f64", "(", "opnode", "(", "v1i64", "FPR64", ":", "$", "Rn", ")", ",", "(", "i32", "shr_imm64", ":", "$", "Imm", ")" ]