docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	AArch64	CPP	stmt_completion	CPU	614,700	[ ")", ";" ]	[ "if", "(", "this", "->", "Options", ".", "TLSSize", "==", "<NUM_LIT>", ")", "this", "->", "Options", ".", "TLSSize", "=", "<NUM_LIT>", ";", "if", "(", "(", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", "\|\|", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Kernel", ")", "&&", "this", "->", "Options", ".", "TLSSize", ">", "<NUM_LIT>", ")", "this", "->", "Options", ".", "TLSSize", "=", "<NUM_LIT>", ";", "else", "if", "(", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Tiny", "&&", "this", "->", "Options", ".", "TLSSize", ">", "<NUM_LIT>", ")", "this", "->", "Options", ".", "TLSSize", "=", "<NUM_LIT>", ";", "if", "(", "getOptLevel", "(", ")", "<=", "EnableGlobalISelAtO", "&&", "TT", ".", "getArch", "(", ")", "!=", "Triple", "::", "aarch64_32", "&&", "!", "(", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", "&&", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", ")", "{", "setGlobalISel", "(", "true", ")", ";", "setGlobalISelAbort", "(", "GlobalISelAbortMode", "::", "Disable", ")", ";", "}", "setMachineOutliner", "(", "true", ")", ";", "setSupportsDefaultOutlining", "(", "true" ]
LLVM	NMX	CPP	stmt_completion	VLIW	614,701	[ "Parser", ";" ]	[ "MCAsmParser", "&", "getParser", "(", ")", "const", "{", "return" ]
GCC	rs6000	CPP	program_repair	CPU	614,702	[ "<FIXS>", "mem", "=", "gen_rtx_MEM", "(", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_DOUBLE_FLOAT", ")", "?", "DFmode", ":", "SFmode", ",", "plus_constant", "(", "save_area", ",", "off", ")", ")", ";", "MEM_NOTRAP_P", "(", "mem", ")", "=", "<NUM_LIT>", ";", "set_mem_alias_set", "(", "mem", ",", "set", ")", ";", "set_mem_align", "(", "mem", ",", "GET_MODE_ALIGNMENT", "(", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_DOUBLE_FLOAT", ")", "?", "DFmode", ":", "SFmode", ")", ")", ";", "emit_move_insn", "(", "mem", ",", "gen_rtx_REG", "(", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_DOUBLE_FLOAT", ")", "?", "DFmode", ":", "SFmode", ",", "fregno", ")", ")", ";", "<FIXE>" ]	[ "fregno", "<=", "FP_ARG_V4_MAX_REG", "&&", "nregs", "cfun", "->", "va_list_fpr_size", ";", "fregno", "++", ",", "off", "+=", "UNITS_PER_FP_WORD", ",", "nregs", "++", ")", "{", "<BUGS>", "mem", "=", "gen_rtx_MEM", "(", "DFmode", ",", "plus_constant", "(", "save_area", ",", "off", ")", ")", ";", "MEM_NOTRAP_P", "(", "mem", ")", "=", "<NUM_LIT>", ";", "set_mem_alias_set", "(", "mem", ",", "set", ")", ";", "set_mem_align", "(", "mem", ",", "GET_MODE_ALIGNMENT", "(", "DFmode", ")", ")", ";", "emit_move_insn", "(", "mem", ",", "gen_rtx_REG", "(", "DFmode", ",", "fregno", ")", ")", ";", "<BUGE>", "}", "emit_label", "(", "lab", ")", ";" ]
LLVM	ARM64	TD	stmt_completion	CPU	614,703	[ ":", "$", "Rm", ")", ")", ")", ")", ")", "]", ">", ";" ]	[ "def", "v2i32_v2i64", ":", "BaseSIMDDifferentThreeVectorTied", "<", "U", ",", "<NUM_LIT>", ",", "opc", ",", "V128", ",", "V64", ",", "V64", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v2i64", "V128", ":", "$", "dst", ")", ",", "(", "Accum", "(", "v2i64", "V128", ":", "$", "Rd", ")", ",", "(", "v2i64", "(", "int_arm64_neon_sqdmull", "(", "v2i32", "V64", ":", "$", "Rn", ")", ",", "(", "v2i32", "V64" ]
GCC	mips	MD	stmt_completion	CPU	614,704	[ "]", ")" ]	[ "(", "match_operand", ":", "IMSA", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "IMSA", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "and", ":", "IMSA", "(", "match_operand", ":", "IMSA", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	X86	CPP	code_generation	CPU	614,705	[ "bool", "doInitialization", "(", "Module", "&", "M", ")", "override", "{", "SMShadowTracker", ".", "reset", "(", "<NUM_LIT>", ")", ";", "SM", ".", "reset", "(", ")", ";", "return", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";", "}" ]	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]
LLVM	VideoCore4	TD	stmt_completion	DSP	614,706	[ ",", "(", "LEA_PC_LI", "tglobaladdr", ":", "$", "addr", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "GlobalWrapper", "tglobaladdr", ":", "$", "addr", ")" ]
LLVM	J2	CPP	code_generation	MPU	614,707	[ "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "llvm_unreachable", "(", "<STR_LIT>", "RelaxInstruction() unimplemented", "<STR_LIT>", ")", ";", "}" ]	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]
LLVM	ARM	CPP	next_suggestion	CPU	614,708	[ "}" ]	[ "if", "(", "!", "TargetRegisterInfo", "::", "canRealignStack", "(", "MF", ")", ")", "return", "false", ";", "if", "(", "!", "MRI", "->", "canReserveReg", "(", "STI", ".", "getFramePointerReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";", "return", "MRI", "->", "canReserveReg", "(", "BasePtr", ")", ";" ]
LLVM	XCore	TD	next_suggestion	MPU	614,709	[ "def", "immUsNeg", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{" ]	[ "return", "getI32Imm", "(", "<NUM_LIT>", "-", "value", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "div4neg_xform", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint32_t", "value", "=", "N", "-", ">", "getZExtValue", "(", ")", ";", "assert", "(", "-", "value", "%", "<NUM_LIT>", "=", "=", "<NUM_LIT>", ")", ";", "return", "getI32Imm", "(", "-", "value", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "immUs4Neg", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "uint32_t", "value", "=", "(", "uint32_t", ")", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "(", "-", "value", ")", "%", "<NUM_LIT>", "=", "=", "<NUM_LIT>", "&", "&", "(", "-", "value", ")", "/", "<NUM_LIT>", "<", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "immUs4", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "uint32_t", "value", "=", "(", "uint32_t", ")", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "value", "%", "<NUM_LIT>", "=", "=", "<NUM_LIT>", "&", "&", "value", "/", "<NUM_LIT>", "<", "=", "<NUM_LIT>", ";", "}", "]", ">", ";" ]
LLVM	VE	CPP	stmt_completion	CPU	614,710	[ ")", ",", "Function", "->", "getAddressSpace", "(", ")", ")", ";" ]	[ "assert", "(", "isPositionIndependent", "(", ")", ")", ";", "SDLoc", "DL", "(", "Table", ")", ";", "Function", "*", "Function", "=", "&", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "assert", "(", "Function", "!=", "nullptr", ")", ";", "auto", "PtrTy", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	614,711	[ "true", ";" ]	[ "case", "WebAssembly", "::", "TEE_F64_S", ":", "case", "WebAssembly", "::", "TEE_V128", ":", "case", "WebAssembly", "::", "TEE_V128_S", ":", "case", "WebAssembly", "::", "TEE_FUNCREF", ":", "case", "WebAssembly", "::", "TEE_FUNCREF_S", ":", "case", "WebAssembly", "::", "TEE_EXTERNREF", ":", "case", "WebAssembly", "::", "TEE_EXTERNREF_S", ":", "return" ]
LLVM	Hexagon	TD	next_suggestion	DSP	614,712	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "DecoderNamespace", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
LLVM	Cpu0	CPP	stmt_completion	CPU	614,713	[ "UseSmallSection", ";" ]	[ "bool", "useSmallSection", "(", ")", "const", "{", "return" ]
LLVM	MOS	CPP	next_suggestion	MPU	614,714	[ "case", "VK_MOS_ADDR24_SEGMENT_HI", ":" ]	[ "case", "VK_MOS_ADDR8", ":", "Kind", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "VK_MOS_ADDR16_HI", ":", "Kind", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "VK_MOS_ADDR16_LO", ":", "Kind", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "VK_MOS_ADDR24_BANK", ":", "Kind", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "VK_MOS_ADDR24_SEGMENT", ":", "Kind", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	614,715	[ "UpdateLimit", ")", ";" ]	[ "if", "(", "Update", "!=", "E", ")", "{", "MBBI", "=", "mergeUpdateInsn", "(", "MBBI", ",", "Update", ",", "false", ")", ";", "return", "true", ";", "}", "if", "(", "TII", "->", "hasUnscaledLdStOffset", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "return", "false", ";", "Update", "=", "findMatchingUpdateInsnBackward", "(", "MBBI", ",", "UpdateLimit", ")", ";", "if", "(", "Update", "!=", "E", ")", "{", "MBBI", "=", "mergeUpdateInsn", "(", "MBBI", ",", "Update", ",", "true", ")", ";", "return", "true", ";", "}", "int", "UnscaledOffset", "=", "AArch64InstrInfo", "::", "getLdStOffsetOp", "(", "MI", ")", ".", "getImm", "(", ")", "*", "TII", "->", "getMemScale", "(", "MI", ")", ";", "Update", "=", "findMatchingUpdateInsnForward", "(", "MBBI", ",", "UnscaledOffset", "," ]
GCC	ia64	CPP	code_generation	CPU	614,716	[ "static", "int", "ia64_unspec_may_trap_p", "(", "const_rtx", "x", ",", "unsigned", "flags", ")", "{", "switch", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", ")", "{", "case", "UNSPEC_LDA", ":", "case", "UNSPEC_LDS", ":", "case", "UNSPEC_LDSA", ":", "case", "UNSPEC_LDCCLR", ":", "case", "UNSPEC_CHKACLR", ":", "case", "UNSPEC_CHKS", ":", "return", "may_trap_p_1", "(", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "flags", ")", ";", "}", "return", "default_unspec_may_trap_p", "(", "x", ",", "flags", ")", ";", "}" ]	[ "Implement", "targetm.unspec_may_trap_p", "hook", "." ]
LLVM	MOS	CPP	next_suggestion	MPU	614,717	[ "}" ]	[ "case", "G_SELECT", ":", "return", "legalizeSelect", "(", "Helper", ",", "MRI", ",", "MI", ")", ";", "case", "G_ABS", ":", "return", "legalizeAbs", "(", "Helper", ",", "MRI", ",", "MI", ")", ";", "case", "G_PTR_ADD", ":", "return", "legalizePtrAdd", "(", "Helper", ",", "MRI", ",", "MI", ")", ";", "case", "G_UADDO", ":", "case", "G_SADDO", ":", "case", "G_USUBO", ":", "case", "G_SSUBO", ":", "return", "legalizeAddSubO", "(", "Helper", ",", "MRI", ",", "MI", ")", ";", "case", "G_USUBE", ":", "case", "G_SSUBE", ":", "return", "legalizeSubE", "(", "Helper", ",", "MRI", ",", "MI", ")", ";", "case", "G_SEXTLOAD", ":", "case", "G_ZEXTLOAD", ":", "case", "G_LOAD", ":", "return", "legalizeLoad", "(", "Helper", ",", "MRI", ",", "MI", ")", ";", "case", "G_STORE", ":", "return", "legalizeStore", "(", "Helper", ",", "MRI", ",", "MI", ")", ";", "case", "G_PHI", ":", "return", "legalizePhi", "(", "Helper", ",", "MRI", ",", "MI", ")", ";", "case", "G_BRCOND", ":", "return", "legalizeBrCond", "(", "Helper", ",", "MRI", ",", "MI", ")", ";", "case", "G_BRJT", ":", "return", "legalizeBrJt", "(", "Helper", ",", "MRI", ",", "MI", ")", ";", "case", "G_VAARG", ":", "return", "legalizeVAArg", "(", "Helper", ",", "MRI", ",", "MI", ")", ";", "case", "G_VASTART", ":", "return", "legalizeVAStart", "(", "Helper", ",", "MRI", ",", "MI", ")", ";", "case", "G_DYN_STACKALLOC", ":", "return", "legalizeDynStackAlloc", "(", "Helper", ",", "MRI", ",", "MI", ")", ";", "case", "G_FREEZE", ":", "return", "legalizeFreeze", "(", "Helper", ",", "MRI", ",", "MI", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	614,718	[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "RetOps", ")", ";" ]	[ "assert", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "FPExt", "&&", "<STR_LIT>", "Unexpected FP-extend for return value.", "<STR_LIT>", ")", ";", "if", "(", "(", "ValVT", "==", "MVT", "::", "f32", "\|\|", "ValVT", "==", "MVT", "::", "f64", "\|\|", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "XMM0", "\|\|", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "XMM1", ")", "&&", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "!", "Subtarget", "->", "hasSSE1", "(", ")", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "SSE register return with SSE disabled", "<STR_LIT>", ")", ";", "}", "if", "(", "ValVT", "==", "MVT", "::", "f64", "&&", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "!", "Subtarget", "->", "hasSSE2", "(", ")", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "SSE2 register return with SSE2 disabled", "<STR_LIT>", ")", ";", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "FP0", "\|\|", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "FP1", ")", "{", "if", "(", "isScalarFPTypeInSSEReg", "(", "VA", ".", "getValVT", "(", ")", ")", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_EXTEND", ",", "dl", ",", "MVT", "::", "f80", ",", "ValToCopy", ")", ";", "RetOps", ".", "push_back", "(", "ValToCopy", ")", ";", "continue", ";", "}", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "if", "(", "ValVT", "==", "MVT", "::", "x86mmx", ")", "{", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "XMM0", "\|\|", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "XMM1", ")", "{", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "i64", ",", "ValToCopy", ")", ";", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "MVT", "::", "v2i64", ",", "ValToCopy", ")", ";", "if", "(", "!", "Subtarget", "->", "hasSSE2", "(", ")", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "v4f32", ",", "ValToCopy", ")", ";", "}", "}", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "ValToCopy", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "if", "(", "unsigned", "SRetReg", "=", "FuncInfo", "->", "getSRetReturnReg", "(", ")", ")", "{", "assert", "(", "(", "Subtarget", "->", "is64Bit", "(", ")", "\|\|", "Subtarget", "->", "isTargetKnownWindowsMSVC", "(", ")", ")", "&&", "<STR_LIT>", "No need for an sret register", "<STR_LIT>", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "SRetReg", ",", "getPointerTy", "(", ")", ")", ";", "unsigned", "RetValReg", "=", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "!", "Subtarget", "->", "isTarget64BitILP32", "(", ")", ")", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RetValReg", ",", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RetValReg", ",", "getPointerTy", "(", ")", ")", ")", ";", "}", "RetOps", "[", "<NUM_LIT>", "]", "=", "Chain", ";", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "RetOps", ".", "push_back", "(", "Flag", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	614,719	[ ",", "Subtarget", ",", "Builder", ")", ";" ]	[ "bool", "X86TargetLowering", "::", "lowerInterleavedLoad", "(", "LoadInst", "", "LI", ",", "ArrayRef", "<", "ShuffleVectorInst", "", ">", "Shuffles", ",", "ArrayRef", "<", "unsigned", ">", "Indices", ",", "unsigned", "Factor", ")", "const", "{", "assert", "(", "Factor", ">=", "<NUM_LIT>", "&&", "Factor", "<=", "getMaxSupportedInterleaveFactor", "(", ")", "&&", "<STR_LIT>", "Invalid interleave factor", "<STR_LIT>", ")", ";", "assert", "(", "!", "Shuffles", ".", "empty", "(", ")", "&&", "<STR_LIT>", "Empty shufflevector input", "<STR_LIT>", ")", ";", "assert", "(", "Shuffles", ".", "size", "(", ")", "==", "Indices", ".", "size", "(", ")", "&&", "<STR_LIT>", "Unmatched number of shufflevectors and indices", "<STR_LIT>", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "LI", ")", ";", "X86InterleavedAccessGroup", "Grp", "(", "LI", ",", "Shuffles", ",", "Indices", ",", "Factor" ]
LLVM	ARM	TD	stmt_completion	CPU	614,720	[ "}", "=", "<NUM_LIT>", ";" ]	[ "class", "MVE_VMINMAXNM", "<", "string", "iname", ",", "string", "suffix", ",", "bit", "sz", ",", "bit", "bit_21", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "MVE_comp", "<", "NoItinerary", ",", "iname", ",", "suffix", ",", "<STR_LIT>", ",", "pattern", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>" ]
LLVM	ARM	CPP	stmt_completion	CPU	614,721	[ ";" ]	[ "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "ARM pre- register allocation load / store optimization pass", "<STR_LIT>" ]
GCC	s390	MD	stmt_completion	MPU	614,722	[ "<STR_LIT>", ")", "]", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]
GCC	visium	CPP	stmt_completion	Virtual ISA	614,723	[ "type", ")", "==", "VECTOR_TYPE", ")", ";" ]	[ "static", "bool", "visium_pass_by_reference", "(", "cumulative_args_t", "ca", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "return", "type", "&&", "(", "AGGREGATE_TYPE_P", "(", "type", ")", "\|\|", "TREE_CODE", "(" ]
LLVM	X86	TD	program_repair	CPU	614,724	[ "<FIXS>", "(", "memop", "addr", ":", "$", "src", ")", ")", ")", "]", ">", ";", "<FIXE>" ]	[ "def", "Int_CVTPD2PSrm", ":", "PDI", "<NUM_LIT>", ",", "MRMSrcReg", ",", "(", "outs", "VR128", ":", "$", "dst", ")", ",", "(", "ins", "f128mem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "VR128", ":", "$", "dst", ",", "(", "int_x86_sse2_cvtpd2ps", "<BUGS>", "(", "load", "addr", ":", "$", "src", ")", ")", ")", "]", ">", ";", "<BUGE>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	614,725	[ "let", "Uses", "=", "[", "P0", "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";" ]
GCC	frv	MD	stmt_completion	VLIW	614,726	[ ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC	sparc	MD	next_suggestion	CPU	614,727	[ "<STR_LIT>" ]	[ "(", "udiv", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	Mips	TD	next_suggestion	CPU	614,728	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "funct", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "index", ";", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "index", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "fd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	i386	MD	stmt_completion	CPU	614,729	[ "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "[", "(", "set", "(", "reg", "<NUM_LIT>", ")", "(", "compare", "(", "xor", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>" ]
LLVM	Mips	CPP	stmt_completion	CPU	614,730	[ "getAddrNonPIC", "(", "Op", ",", "DAG", ")", ";" ]	[ "lowerJumpTable", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", "&&", "!", "IsN64", ")", "return" ]
LLVM	ARM	CPP	program_repair	CPU	614,731	[ "<FIXS>", "Triple", "TT", "(", "TM", ".", "getTargetTriple", "(", ")", ")", ";", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "<FIXE>" ]	[ "void", "ARMAsmPrinter", "::", "EmitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "<BUGS>", "if", "(", "Subtarget", "->", "isTargetMachO", "(", ")", ")", "{", "<BUGE>", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "const", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	614,732	[ "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "NumBytes", ",", "TII", ")", ";" ]	[ "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PI", "=", "prior", "(", "MBBI", ")", ";", "--", "MBBI", ";", "if", "(", "!", "PI", "->", "getDesc", "(", ")", ".", "isTerminator", "(", ")", ")", "break", ";", "}", "if", "(", "StackSize", "\|\|", "MFI", "->", "hasCalls", "(", ")", ")", "{", "assert", "(", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "<STR_LIT>", "Expected to see callee-save register restore code", "<STR_LIT>", ")", ";", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "<STR_LIT>", "Invalid stack frame calculation!", "<STR_LIT>", ")", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isImm", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", "Unexpected restore code!", "<STR_LIT>", ")", ";", "}", "uint64_t", "Offset", "=", "NumBytes", "+", "MI", ".", "getOperand", "(", "i", ")", ".", "getImm", "(", ")", ";", "if", "(", "Offset", ">", "<NUM_LIT>", ")", "{", "NumBytes", "=", "Offset", "-", "<NUM_LIT>", ";", "Offset", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	614,733	[ "let", "ParserMatchClass", "=", "Imm1_16Operand", ";" ]	[ "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
GCC	m68k	MD	program_repair	MPU	614,734	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "truncate", ":", "SI", "(", "ashift", ":", "DI", "(", "mult", ":", "DI", "(", "sign_extend", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "sign_extend", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", ")", "(", "define_insn", "<STR_LIT>" ]
LLVM	PowerPC	TD	next_suggestion	CPU	614,735	[ "return", "getI64Imm", "(", "N", "-", ">", "getSExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";" ]	[ "return", "convertToNonDenormSingle", "(", "APFloatOfN", ")", "&", "&", "!", "N", "-", ">", "isExactlyValue", "(", "+", "<NUM_LIT>", ".", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "def", "getFPAs32BitInt", ":", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat", "APFloatOfN", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "convertToNonDenormSingle", "(", "APFloatOfN", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "APFloatOfN", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "nzFPImmAsi64", ":", "PatLeaf", "<", "(", "fpimm", ")", ",", "[", "{", "APFloat", "APFloatOfN", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "return", "!", "N", "-", ">", "isExactlyValue", "(", "+", "<NUM_LIT>", ".", "<NUM_LIT>", ")", "&", "&", "!", "checkConvertToNonDenormSingle", "(", "APFloatOfN", ")", ";", "}", "]", ">", ";", "def", "getFPAs64BitIntHi", ":", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat", "APFloatOfN", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "bool", "Unused", ";", "APFloatOfN", ".", "convert", "(", "APFloat", ":", ":", "IEEEdouble", "(", ")", ",", "APFloat", ":", ":", "rmNearestTiesToEven", ",", "&", "Unused", ")", ";", "uint32_t", "Hi", "=", "(", "uint32_t", ")", "(", "(", "APFloatOfN", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", ">", ">", "<NUM_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "Hi", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "getFPAs64BitIntLo", ":", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat", "APFloatOfN", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "bool", "Unused", ";", "APFloatOfN", ".", "convert", "(", "APFloat", ":", ":", "IEEEdouble", "(", ")", ",", "APFloat", ":", ":", "rmNearestTiesToEven", ",", "&", "Unused", ")", ";", "uint32_t", "Lo", "=", "(", "uint32_t", ")", "(", "APFloatOfN", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "Lo", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "imm34", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "N", "-", ">", "getSExtValue", "(", ")", ")", ";", "}", "]", ">", ";", "def", "getImmAs64BitInt", ":", "SDNodeXForm", "<", "imm", ",", "[", "{" ]
LLVM	Hexagon	TD	next_suggestion	DSP	614,736	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rd32", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	614,737	[ "RegNo", ",", "Addr", ",", "Decoder", ")", ";" ]	[ "return", "DecodeGPRSeqPairsClassRegisterClass", "(", "Inst", ",", "<STR_LIT>", "::", "<STR_LIT>", "," ]
LLVM	Mips	CPP	stmt_completion	CPU	614,738	[ "Mips", "::", "GPR32RegClass", ")", ";" ]	[ "assert", "(", "TLI", ".", "getValueType", "(", "DL", ",", "AI", "->", "getType", "(", ")", ",", "true", ")", "==", "MVT", "::", "i32", "&&", "<STR_LIT>", "Alloca should always return a pointer.", "<STR_LIT>", ")", ";", "DenseMap", "<", "const", "AllocaInst", "*", ",", "int", ">", "::", "iterator", "SI", "=", "FuncInfo", ".", "StaticAllocaMap", ".", "find", "(", "AI", ")", ";", "if", "(", "SI", "!=", "FuncInfo", ".", "StaticAllocaMap", ".", "end", "(", ")", ")", "{", "unsigned", "ResultReg", "=", "createResultReg", "(", "&" ]
LLVM	ARM	CPP	next_suggestion	CPU	614,739	[ "}" ]	[ "MachineMemOperand", "", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "if", "(", "RC", "==", "&", "ARM", "::", "GPRRegClass", "\|\|", "RC", "==", "&", "ARM", "::", "tGPRRegClass", "\|\|", "RC", "==", "&", "ARM", "::", "tcGPRRegClass", "\|\|", "RC", "==", "&", "ARM", "::", "rGPRRegClass", "\|\|", "RC", "==", "&", "ARM", "::", "GPRnopcRegClass", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "t2STRi12", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "return", ";", "}", "if", "(", "ARM", "::", "GPRPairRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "MachineRegisterInfo", "", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "SrcReg", ",", "&", "ARM", "::", "GPRPair_with_gsub_1_in_rGPRRegClass", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "t2STRDi8", ")", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "ARM", "::", "gsub_0", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "ARM", "::", "gsub_1", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "return", ";", "}", "ARMBaseInstrInfo", "::", "storeRegToStackSlot", "(", "MBB", ",", "I", ",", "SrcReg", ",", "isKill", ",", "FI", ",", "RC", ",", "TRI", ")", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	614,740	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	614,741	[ "let", "PrintMethod", "=", "<STR_LIT>", ";" ]	[ "def", "neon_uimm4_bare", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "Imm", "<", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=", "uimm4_asmoperand", ";" ]
GCC	mips	MD	stmt_completion	CPU	614,742	[ "<STR_LIT>", ")", ")" ]	[ "(", "eq_attr", "<STR_LIT>" ]
LLVM	SPIRV	CPP	stmt_completion	Virtual ISA	614,743	[ "F", ",", "ArgIdx", ")", ";" ]	[ "static", "std", "::", "vector", "<", "<STR_LIT>", "::", "<STR_LIT>", "::", "Decoration", ">", "getKernelArgTypeQual", "(", "const", "Function", "&", "F", ",", "unsigned", "ArgIdx", ")", "{", "MDString", "*", "ArgAttribute", "=", "getOCLKernelArgTypeQual", "(" ]
GCC	i386	MD	next_suggestion	CPU	614,744	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
GCC	i386	CPP	stmt_completion	CPU	614,745	[ "_", "_", "v4sf", ")", "_", "_", "B", ")", ";" ]	[ "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_cmpeqps", "(", "(", "_", "_", "v4sf", ")", "_", "_", "A", ",", "(" ]
GCC	tilegx	MD	stmt_completion	VLIW	614,746	[ "<STR_LIT>", ")", ")", ")", "]" ]	[ "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>" ]
GCC	aarch64	MD	next_suggestion	CPU	614,747	[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
LLVM	Mips	TD	next_suggestion	CPU	614,748	[ "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";" ]	[ "dag", "OutOperandList", "=", "(", "outs", "GPROpnd", ":", "$", "rd", ")", ";", "dag", "InOperandList", "=", "(", "ins", "GPROpnd", ":", "$", "rs", ",", "GPROpnd", ":", "$", "rt", ",", "ImmOpnd", ":", "$", "bp", ")", ";" ]
GCC	i386	MD	next_suggestion	CPU	614,749	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", "]", "(", "const_string", "<STR_LIT>", ")", ")", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	PowerPC	CPP	program_repair	CPU	614,750	[ "<FIXS>", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "setOperationAction", "(", "ISD", "::", "ABS", ",", "VT", ",", "Custom", ")", ";", "<FIXE>" ]	[ "setOperationAction", "(", "ISD", "::", "ADD", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "SUB", ",", "VT", ",", "Legal", ")", ";", "<BUGS>", "setOperationAction", "(", "ISD", "::", "ABS", ",", "VT", ",", "Custom", ")", ";", "<BUGE>", "if", "(", "Subtarget", ".", "hasP8Altivec", "(", ")", "&&", "(", "VT", ".", "SimpleTy", "!=", "MVT", "::", "v1i128", ")", ")", "{" ]
LLVM	SystemZ	CPP	next_suggestion	CPU	614,751	[ "}" ]	[ "assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", "&&", "<STR_LIT>", "Invalid u8imm argument", "<STR_LIT>", ")", ";", "O", "<<", "Value", ";" ]
GCC	ia64	MD	next_suggestion	CPU	614,752	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "RF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float", ":", "RF", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
GCC	sh	MD	stmt_completion	CPU	614,753	[ ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SF", "[", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_FSRRA", ")" ]
LLVM	X86	CPP	next_suggestion	CPU	614,754	[ "}" ]	[ "SDValue", "MaskNode", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "DL", ",", "MaskVecVT", ",", "VPermMask", ")", ";", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "MaskNode", ",", "V1", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V1", ",", "MaskNode", ",", "V2", ")", ";" ]
GCC	mep	MD	program_repair	CPU	614,755	[ "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "]", "<NUM_LIT>", ")", ")", "]", "<FIXE>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "<BUGS>", "]", "<NUM_LIT>", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	i386	MD	stmt_completion	CPU	614,756	[ ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>", ")" ]
GCC	aarch64	MD	stmt_completion	CPU	614,757	[ "VNx4SF", "]", ")" ]	[ "VNx2DI", "VNx2DF", "VNx4QI", "VNx4HI", "VNx4HF", "VNx4BF", "VNx4SI" ]
LLVM	ARM	CPP	next_suggestion	CPU	614,758	[ "case", "Intrinsic", "::", "memset", ":", "{" ]	[ "unsigned", "DestReg", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantInt", ">", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "while", "(", "Depth", "--", ")", "{", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "SrcReg", "=", "DestReg", ";", "}", "updateValueMap", "(", "&", "I", ",", "SrcReg", ")", ";", "return", "true", ";", "}", "case", "Intrinsic", "::", "memcpy", ":", "case", "Intrinsic", "::", "memmove", ":", "{", "const", "MemTransferInst", "&", "MTI", "=", "cast", "<", "MemTransferInst", ">", "(", "I", ")", ";", "if", "(", "MTI", ".", "isVolatile", "(", ")", ")", "return", "false", ";", "bool", "isMemCpy", "=", "(", "I", ".", "getIntrinsicID", "(", ")", "==", "Intrinsic", "::", "memcpy", ")", ";", "if", "(", "isa", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "&&", "isMemCpy", ")", "{", "uint64_t", "Len", "=", "cast", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "ARMIsMemCpySmall", "(", "Len", ")", ")", "{", "Address", "Dest", ",", "Src", ";", "if", "(", "!", "ARMComputeAddress", "(", "MTI", ".", "getRawDest", "(", ")", ",", "Dest", ")", "\|\|", "!", "ARMComputeAddress", "(", "MTI", ".", "getRawSource", "(", ")", ",", "Src", ")", ")", "return", "false", ";", "unsigned", "Alignment", "=", "MTI", ".", "getAlignment", "(", ")", ";", "if", "(", "ARMTryEmitSmallMemCpy", "(", "Dest", ",", "Src", ",", "Len", ",", "Alignment", ")", ")", "return", "true", ";", "}", "}", "if", "(", "!", "MTI", ".", "getLength", "(", ")", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "MTI", ".", "getSourceAddressSpace", "(", ")", ">", "<NUM_LIT>", "\|\|", "MTI", ".", "getDestAddressSpace", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "const", "char", "", "IntrMemName", "=", "isa", "<", "MemCpyInst", ">", "(", "I", ")", "?", "<STR_LIT>", "memcpy", "<STR_LIT>", ":", "<STR_LIT>", "memmove", "<STR_LIT>", ";", "return", "SelectCall", "(", "&", "I", ",", "IntrMemName", ")", ";", "}" ]
LLVM	ARM	TD	stmt_completion	CPU	614,759	[ "{", "<NUM_LIT>", "}", ";" ]	[ "def", "VMOVv4i16", ":", "N1ModImm", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", ",", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "DPR", ":", "$", "Vd", ")", ",", "(", "ins", "nImmSplatI16", ":", "$", "SIMM", ")", ",", "IIC_VMOVImm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "DPR", ":", "$", "Vd", ",", "(", "v4i16", "(", "NEONvmovImm", "timm", ":", "$", "SIMM", ")", ")", ")", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "SIMM" ]
GCC	i386	MD	next_suggestion	CPU	614,760	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "not", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
GCC	rs6000	CPP	next_suggestion	CPU	614,761	[ "if", "(", "reg_offset_p", "&&", "legitimate_lo_sum_address_p", "(", "mode", ",", "x", ",", "reg_ok_strict", ")", ")", "return", "<NUM_LIT>", ";" ]	[ "static", "bool", "rs6000_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "reg_ok_strict", ")", "{", "bool", "reg_offset_p", "=", "reg_offset_addressing_ok_p", "(", "mode", ")", ";", "if", "(", "VECTOR_MEM_ALTIVEC_P", "(", "mode", ")", "&&", "GET_CODE", "(", "x", ")", "==", "AND", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "-", "<NUM_LIT>", ")", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_ELF", "&&", "RS6000_SYMBOL_REF_TLS_P", "(", "x", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "legitimate_indirect_address_p", "(", "x", ",", "reg_ok_strict", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_UPDATE", "&&", "(", "GET_CODE", "(", "x", ")", "==", "PRE_INC", "\|\|", "GET_CODE", "(", "x", ")", "==", "PRE_DEC", ")", "&&", "mode_supports_pre_incdec_p", "(", "mode", ")", "&&", "legitimate_indirect_address_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "reg_ok_strict", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "virtual_stack_registers_memory_p", "(", "x", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "reg_offset_p", "&&", "legitimate_small_data_p", "(", "mode", ",", "x", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "reg_offset_p", "&&", "legitimate_constant_pool_address_p", "(", "x", ",", "mode", ",", "reg_ok_strict", "\|\|", "lra_in_progress", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "reg_offset_p", "&&", "reg_addr", "[", "mode", "]", ".", "fused_toc", "&&", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_FUSION_ADDIS", ")", "return", "<NUM_LIT>", ";", "if", "(", "mode", "==", "TImode", "&&", "TARGET_QUAD_MEMORY", "&&", "TARGET_VSX_TIMODE", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "reg_ok_strict", "&&", "reg_offset_p", "&&", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "==", "virtual_stack_vars_rtx", "\|\|", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "==", "arg_pointer_rtx", ")", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", "return", "<NUM_LIT>", ";", "if", "(", "rs6000_legitimate_offset_address_p", "(", "mode", ",", "x", ",", "reg_ok_strict", ",", "false", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "FLOAT128_2REG_P", "(", "mode", ")", "&&", "(", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_FPRS", "&&", "TARGET_DOUBLE_FLOAT", ")", "\|\|", "TARGET_POWERPC64", "\|\|", "(", "mode", "!=", "DFmode", "&&", "mode", "!=", "DDmode", ")", "\|\|", "(", "TARGET_E500_DOUBLE", "&&", "mode", "!=", "DDmode", ")", ")", "&&", "(", "TARGET_POWERPC64", "\|\|", "mode", "!=", "DImode", ")", "&&", "(", "mode", "!=", "TImode", "\|\|", "VECTOR_MEM_VSX_P", "(", "TImode", ")", ")", "&&", "mode", "!=", "PTImode", "&&", "!", "avoiding_indexed_address_p", "(", "mode", ")", "&&", "legitimate_indexed_address_p", "(", "x", ",", "reg_ok_strict", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_UPDATE", "&&", "GET_CODE", "(", "x", ")", "==", "PRE_MODIFY", "&&", "mode_supports_pre_modify_p", "(", "mode", ")", "&&", "legitimate_indirect_address_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "reg_ok_strict", ")", "&&", "(", "rs6000_legitimate_offset_address_p", "(", "mode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "reg_ok_strict", ",", "false", ")", "\|\|", "(", "!", "avoiding_indexed_address_p", "(", "mode", ")", "&&", "legitimate_indexed_address_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "reg_ok_strict", ")", ")", ")", "&&", "rtx_equal_p", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";" ]
LLVM	SystemZ	TD	stmt_completion	CPU	614,762	[ ">", ";" ]	[ "def", "CondVariantNM", ":", "CondVariant", "<", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>" ]
LLVM	ARM	CPP	stmt_completion	CPU	614,763	[ ";" ]	[ "InThumbMode", "=", "false", ";", "UseSoftFloat", "=", "false", ";", "HasThumb2", "=", "false", ";", "NoARM", "=", "false", ";", "ReserveR9", "=", "false", ";", "NoMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideInARM", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "HasVirtualization", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";", "HasTrustZone", "=", "false", ";", "HasCrypto", "=", "false", ";", "HasCRC", "=", "false" ]
GCC	h8300	MD	program_repair	MPU	614,764	[ "<FIXS>", "&", "&", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "!", "=", "CONST_INT", "&", "&", "!", "optimize", ")", "<FIXE>" ]	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	MCS51	CPP	next_suggestion	MPU	614,765	[ "return", "Count", ";" ]	[ "return", "<NUM_LIT>", ";", "}", "unsigned", "Count", "=", "<NUM_LIT>", ";", "<STR_LIT>", "::", "<STR_LIT>", "CC", "=", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "auto", "&", "CondMI", "=", "", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "getBrCond", "(", "CC", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "if", "(", "BytesAdded", ")", "", "BytesAdded", "+=", "getInstSizeInBytes", "(", "CondMI", ")", ";", "++", "Count", ";", "if", "(", "FBB", ")", "{", "auto", "&", "MI", "=", "", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "FBB", ")", ";", "if", "(", "BytesAdded", ")", "", "BytesAdded", "+=", "getInstSizeInBytes", "(", "MI", ")", ";", "++", "Count", ";", "}" ]
GCC	arm	CPP	stmt_completion	CPU	614,766	[ ")", "{" ]	[ "vmvnq_u32", "(", "uint32x4_t", "_", "_", "a" ]
GCC	rs6000	MD	next_suggestion	CPU	614,767	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VIlong", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VIlong", "[", "(", "match_operand", ":", "VIlong", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VIlong", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VRLNM", ")", ")", "]", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	614,768	[ "return", "true", ";" ]	[ "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "EncodedOffset", ",", "SL", ",", "MVT", "::", "i32", ")", ";", "}", "else", "{", "SDValue", "C32Bit", "=", "CurDAG", "->", "getTargetConstant", "(", "ByteOffset", ",", "SL", ",", "MVT", "::", "i32", ")", ";", "Offset", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "AMDGPU", "::", "S_MOV_B32", ",", "SL", ",", "MVT", "::", "i32", ",", "C32Bit", ")", ",", "<NUM_LIT>", ")", ";", "}", "Imm", "=", "false", ";" ]
GCC	vax	MD	next_suggestion	CPU	614,769	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "call", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "reg", ":", "SI", "VAX_SP_REGNUM", ")", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "VAX_SP_REGNUM", ")" ]
LLVM	AMDGPU	TD	next_suggestion	GPU	614,770	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "ps", ".", "has_slc", ",", "slc", ",", "?", ")", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "ps", ".", "has_vaddr", ",", "vaddr", ",", "?", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "ps", ".", "has_vdata", ",", "vdata", ",", "?", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "ps", ".", "has_srsrc", ",", "srsrc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "?", ")", ";" ]
GCC	i386	MD	next_suggestion	CPU	614,771	[ "<STR_LIT>" ]	[ "(", "ss_truncate", ":", "<", "ssehalfvecmode", ">", "(", "match_operand", ":", "<", "sseunpackmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "ss_truncate", ":", "<", "ssehalfvecmode", ">", "(", "match_operand", ":", "<", "sseunpackmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	614,772	[ ";" ]	[ "if", "(", "STM", ".", "isAmdHsaOS", "(", ")", ")", "{", "getSIProgramInfo", "(", "KernelInfo", ",", "*", "MF", ")" ]
GCC	arm	MD	next_suggestion	CPU	614,773	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]	[ "int", "regno", "=", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "if", "(", "lane", ">", "=", "max", "/", "<NUM_LIT>", ")", "{", "lane", "-", "=", "max", "/", "<NUM_LIT>", "regno", "+", "=", "<NUM_LIT>", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "lane", ")", "}", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "<", "V_HALF", ">", "mode", ",", "regno", ")", "if", "(", "max", "=", "=", "<NUM_LIT>", ")", "return", "<STR_LIT>", "else", "return", "<STR_LIT>", "}" ]
LLVM	TriCore	CPP	stmt_completion	MPU	614,774	[ "unsigned", "v", ")", "{" ]	[ "static", "int", "getFFS", "(" ]
GCC	nds32	CPP	next_suggestion	CPU	614,775	[ "return", "n8_consumed_by_addr_in_p", "(", "consumer", ",", "last_def_reg", ")", ";" ]	[ "if", "(", "last_def_reg", "==", "NULL_RTX", ")", "return", "false", ";", "gcc_assert", "(", "REG_P", "(", "last_def_reg", ")", "\|\|", "GET_CODE", "(", "last_def_reg", ")", "==", "SUBREG", ")", ";" ]
LLVM	AArch64	CPP	code_generation	CPU	614,776	[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "AArch64 Stack Tagging", "<STR_LIT>", ";", "}" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
LLVM	ARM	CPP	next_suggestion	CPU	614,777	[ "}" ]	[ "const", "MCRegisterInfo", "*", "MRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "DwarfLR", "=", "MRI", "->", "getDwarfRegNum", "(", "ARM", "::", "LR", ",", "true", ")", ";", "unsigned", "DwarfReg", "=", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ";", "int64_t", "LRPosEntry", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createRegister", "(", "nullptr", ",", "DwarfLR", ",", "DwarfReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "ARM", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "LRPosEntry", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	614,778	[ "_", "mmask16", ")", "_", "_", "U", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]	[ "return", "(", "_", "_", "m512", ")", "_", "_", "builtin_ia32_vfmsubps512_mask", "(", "(", "_", "_", "v16sf", ")", "_", "_", "A", ",", "(", "_", "_", "v16sf", ")", "_", "_", "B", ",", "(", "_", "_", "v16sf", ")", "_", "_", "C", ",", "(", "_" ]
GCC	nds32	MD	next_suggestion	CPU	614,779	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "emit_insn", "(", "gen_kmmaw_round_internal", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "else", "emit_insn", "(", "gen_kmmaw_round_internal", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "DONE", "}" ]
GCC	sparc	CPP	program_repair	CPU	614,780	[ "<FIXS>", "static", "unsigned", "HOST_WIDE_INT", "create_simple_focus_bitsPROTO", "(", "(", "unsigned", "HOST_WIDE_INT", ",", "unsigned", "HOST_WIDE_INT", ",", "int", ",", "int", ",", "int", ")", ")", ";", "static", "unsigned", "HOST_WIDE_INT", "<FIXE>", "<FIXS>", "unsigned", "HOST_WIDE_INT", "high_bits", ",", "low_bits", ";", "<FIXE>", "<FIXS>", "int", "hi", ",", "lo", ";", "<FIXE>" ]	[ "return", "<NUM_LIT>", ";", "}", "<BUGS>", "static", "unsigned", "int", "<BUGE>", "create_simple_focus_bits", "(", "high_bits", ",", "low_bits", ",", "highest_bit_set", ",", "lowest_bit_set", ",", "shift", ")", "<BUGS>", "unsigned", "int", "high_bits", ",", "low_bits", ";", "<BUGE>", "int", "highest_bit_set", ",", "lowest_bit_set", ",", "shift", ";", "{", "<BUGS>", "unsigned", "int", "hi", ",", "lo", ";", "<BUGE>", "if", "(", "lowest_bit_set", "<NUM_LIT>", ")", "{" ]
GCC	iq2000	CPP	code_generation	CPU	614,781	[ "void", "gen_conditional_branch", "(", "rtx", "operands", "[", "]", ",", "enum", "rtx_code", "test_code", ")", "{", "enum", "cmp_type", "type", "=", "branch_type", ";", "rtx", "cmp0", "=", "branch_cmp", "[", "<NUM_LIT>", "]", ";", "rtx", "cmp1", "=", "branch_cmp", "[", "<NUM_LIT>", "]", ";", "enum", "machine_mode", "mode", ";", "rtx", "reg", ";", "int", "invert", ";", "rtx", "label1", ",", "label2", ";", "switch", "(", "type", ")", "{", "case", "CMP_SI", ":", "case", "CMP_DI", ":", "mode", "=", "type", "==", "CMP_SI", "?", "SImode", ":", "DImode", ";", "invert", "=", "<NUM_LIT>", ";", "reg", "=", "gen_int_relational", "(", "test_code", ",", "NULL_RTX", ",", "cmp0", ",", "cmp1", ",", "&", "invert", ")", ";", "if", "(", "reg", ")", "{", "cmp0", "=", "reg", ";", "cmp1", "=", "const0_rtx", ";", "test_code", "=", "NE", ";", "}", "else", "if", "(", "GET_CODE", "(", "cmp1", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "cmp1", ")", "!=", "<NUM_LIT>", ")", "cmp1", "=", "force_reg", "(", "mode", ",", "cmp1", ")", ";", "break", ";", "case", "CMP_SF", ":", "case", "CMP_DF", ":", "reg", "=", "gen_reg_rtx", "(", "CCmode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "reg", ",", "gen_rtx_fmt_ee", "(", "test_code", "==", "NE", "?", "EQ", ":", "test_code", ",", "CCmode", ",", "cmp0", ",", "cmp1", ")", ")", ")", ";", "test_code", "=", "test_code", "==", "NE", "?", "EQ", ":", "NE", ";", "mode", "=", "CCmode", ";", "cmp0", "=", "reg", ";", "cmp1", "=", "const0_rtx", ";", "invert", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "abort_with_insn", "(", "gen_rtx_fmt_ee", "(", "test_code", ",", "VOIDmode", ",", "cmp0", ",", "cmp1", ")", ",", "<STR_LIT>", "bad test", "<STR_LIT>", ")", ";", "}", "label1", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "label2", "=", "pc_rtx", ";", "if", "(", "invert", ")", "{", "label2", "=", "label1", ";", "label1", "=", "pc_rtx", ";", "}", "emit_jump_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "pc_rtx", ",", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "gen_rtx_fmt_ee", "(", "test_code", ",", "mode", ",", "cmp0", ",", "cmp1", ")", ",", "label1", ",", "label2", ")", ")", ")", ";", "}" ]	[ "Emit", "the", "common", "code", "for", "doing", "conditional", "branches", ".", "operand", "[", "0", "]", "is", "the", "label", "to", "jump", "to", ".", "The", "comparison", "operands", "are", "saved", "away", "by", "cmp", "{", "si", ",", "di", ",", "sf", ",", "df", "}", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	614,782	[ "let", "InputType", "=", "<STR_LIT>", ";" ]	[ "def", "J2_jumprfnew", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_b51dc29a", ",", "TypeJ", ">", ",", "Enc_88d4d9", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	614,783	[ "\|\|", "NeedWorkItemIDZ", ")", ")", "{" ]	[ "std", "::", "tie", "(", "IncomingArg", ",", "IncomingArgRC", ",", "Ty", ")", "=", "CallerArgInfo", ".", "getPreloadedValue", "(", "InputID", ")", ";", "assert", "(", "IncomingArgRC", "==", "ArgRC", ")", ";", "EVT", "ArgVT", "=", "TRI", "->", "getSpillSize", "(", "", "ArgRC", ")", "==", "<NUM_LIT>", "?", "MVT", "::", "i64", ":", "MVT", "::", "i32", ";", "SDValue", "InputReg", ";", "if", "(", "IncomingArg", ")", "{", "InputReg", "=", "loadInputValue", "(", "DAG", ",", "ArgRC", ",", "ArgVT", ",", "DL", ",", "", "IncomingArg", ")", ";", "}", "else", "if", "(", "InputID", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "InputReg", "=", "getImplicitArgPtr", "(", "DAG", ",", "DL", ")", ";", "}", "else", "if", "(", "InputID", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "std", "::", "optional", "<", "uint32_t", ">", "Id", "=", "AMDGPUMachineFunction", "::", "getLDSKernelIdMetadata", "(", "F", ")", ";", "if", "(", "Id", ".", "has_value", "(", ")", ")", "{", "InputReg", "=", "DAG", ".", "getConstant", "(", "", "Id", ",", "DL", ",", "ArgVT", ")", ";", "}", "else", "{", "InputReg", "=", "DAG", ".", "getUNDEF", "(", "ArgVT", ")", ";", "}", "}", "else", "{", "InputReg", "=", "DAG", ".", "getUNDEF", "(", "ArgVT", ")", ";", "}", "if", "(", "OutgoingArg", "->", "isRegister", "(", ")", ")", "{", "RegsToPass", ".", "emplace_back", "(", "OutgoingArg", "->", "getRegister", "(", ")", ",", "InputReg", ")", ";", "if", "(", "!", "CCInfo", ".", "AllocateReg", "(", "OutgoingArg", "->", "getRegister", "(", ")", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "failed to allocate implicit input argument", "<STR_LIT>", ")", ";", "}", "else", "{", "unsigned", "SpecialArgOffset", "=", "CCInfo", ".", "AllocateStack", "(", "ArgVT", ".", "getStoreSize", "(", ")", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "ArgStore", "=", "storeStackInputValue", "(", "DAG", ",", "DL", ",", "Chain", ",", "InputReg", ",", "SpecialArgOffset", ")", ";", "MemOpChains", ".", "push_back", "(", "ArgStore", ")", ";", "}", "}", "const", "ArgDescriptor", "", "OutgoingArg", ";", "const", "TargetRegisterClass", "", "ArgRC", ";", "LLT", "Ty", ";", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ",", "Ty", ")", "=", "CalleeArgInfo", "->", "getPreloadedValue", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "!", "OutgoingArg", ")", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ",", "Ty", ")", "=", "CalleeArgInfo", "->", "getPreloadedValue", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "!", "OutgoingArg", ")", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ",", "Ty", ")", "=", "CalleeArgInfo", "->", "getPreloadedValue", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "!", "OutgoingArg", ")", "return", ";", "const", "ArgDescriptor", "", "IncomingArgX", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "CallerArgInfo", ".", "getPreloadedValue", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "const", "ArgDescriptor", "", "IncomingArgY", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "CallerArgInfo", ".", "getPreloadedValue", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "const", "ArgDescriptor", "", "IncomingArgZ", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "CallerArgInfo", ".", "getPreloadedValue", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "SDValue", "InputReg", ";", "SDLoc", "SL", ";", "const", "bool", "NeedWorkItemIDX", "=", "!", "CLI", ".", "CB", "->", "hasFnAttr", "(", "<STR_LIT>", "amdgpu-no-workitem-id-x", "<STR_LIT>", ")", ";", "const", "bool", "NeedWorkItemIDY", "=", "!", "CLI", ".", "CB", "->", "hasFnAttr", "(", "<STR_LIT>", "amdgpu-no-workitem-id-y", "<STR_LIT>", ")", ";", "const", "bool", "NeedWorkItemIDZ", "=", "!", "CLI", ".", "CB", "->", "hasFnAttr", "(", "<STR_LIT>", "amdgpu-no-workitem-id-z", "<STR_LIT>", ")", ";", "if", "(", "IncomingArgX", "&&", "!", "IncomingArgX", "->", "isMasked", "(", ")", "&&", "CalleeArgInfo", "->", "WorkItemIDX", "&&", "NeedWorkItemIDX", ")", "{", "if", "(", "Subtarget", "->", "getMaxWorkitemID", "(", "F", ",", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "InputReg", "=", "loadInputValue", "(", "DAG", ",", "ArgRC", ",", "MVT", "::", "i32", ",", "DL", ",", "", "IncomingArgX", ")", ";", "}", "else", "{", "InputReg", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "}", "}", "if", "(", "IncomingArgY", "&&", "!", "IncomingArgY", "->", "isMasked", "(", ")", "&&", "CalleeArgInfo", "->", "WorkItemIDY", "&&", "NeedWorkItemIDY", "&&", "Subtarget", "->", "getMaxWorkitemID", "(", "F", ",", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "SDValue", "Y", "=", "loadInputValue", "(", "DAG", ",", "ArgRC", ",", "MVT", "::", "i32", ",", "DL", ",", "", "IncomingArgY", ")", ";", "Y", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "SL", ",", "MVT", "::", "i32", ",", "Y", ",", "DAG", ".", "getShiftAmountConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ",", "SL", ")", ")", ";", "InputReg", "=", "InputReg", ".", "getNode", "(", ")", "?", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "SL", ",", "MVT", "::", "i32", ",", "InputReg", ",", "Y", ")", ":", "Y", ";", "}", "if", "(", "IncomingArgZ", "&&", "!", "IncomingArgZ", "->", "isMasked", "(", ")", "&&", "CalleeArgInfo", "->", "WorkItemIDZ", "&&", "NeedWorkItemIDZ", "&&", "Subtarget", "->", "getMaxWorkitemID", "(", "F", ",", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "SDValue", "Z", "=", "loadInputValue", "(", "DAG", ",", "ArgRC", ",", "MVT", "::", "i32", ",", "DL", ",", "*", "IncomingArgZ", ")", ";", "Z", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "SL", ",", "MVT", "::", "i32", ",", "Z", ",", "DAG", ".", "getShiftAmountConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ",", "SL", ")", ")", ";", "InputReg", "=", "InputReg", ".", "getNode", "(", ")", "?", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "SL", ",", "MVT", "::", "i32", ",", "InputReg", ",", "Z", ")", ":", "Z", ";", "}", "if", "(", "!", "InputReg", "&&", "(", "NeedWorkItemIDX", "\|\|", "NeedWorkItemIDY" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	614,784	[ ";" ]	[ "bool", "GCNTTIImpl", "::", "isSourceOfDivergence", "(", "const", "Value", "", "V", ")", "const", "{", "if", "(", "const", "Argument", "", "A", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "return", "!", "AMDGPU", "::", "isArgPassedInSGPR", "(", "A", ")", ";", "if", "(", "const", "LoadInst", "", "Load", "=", "dyn_cast", "<", "LoadInst", ">", "(", "V", ")", ")", "return", "Load", "->", "getPointerAddressSpace", "(", ")", "==", "AMDGPUAS", "::", "PRIVATE_ADDRESS", "\|\|", "Load", "->", "getPointerAddressSpace", "(", ")", "==", "AMDGPUAS", "::", "FLAT_ADDRESS", ";", "if", "(", "isa", "<", "AtomicRMWInst", ">", "(", "V", ")", "\|\|", "isa", "<", "AtomicCmpXchgInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "const", "IntrinsicInst", "", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "return", "AMDGPU", "::", "isIntrinsicSourceOfDivergence", "(", "Intrinsic", "->", "getIntrinsicID", "(", ")", ")", ";", "if", "(", "const", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "{", "if", "(", "CI", "->", "isInlineAsm", "(", ")", ")", "return", "isInlineAsmSourceOfDivergence", "(", "CI", ")", ";", "return", "true" ]
LLVM	X86	CPP	stmt_completion	CPU	614,785	[ "MVT", "::", "i32", ")", ",", "MXCSRAddr", ")", ";" ]	[ "SDValue", "MXCSRAddr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "X87StateSize", ",", "DL", ",", "PtrVT", ")", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INTRINSIC_VOID", ",", "DL", ",", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ")", ",", "Chain", ",", "DAG", ".", "getTargetConstant", "(", "Intrinsic", "::", "x86_sse_ldmxcsr", ",", "DL", "," ]
GCC	c6x	CPP	stmt_completion	VLIW	614,786	[ "crtl", "->", "is_leaf", ")", ")", "\|\|", "(", "regno", "==", "PIC_OFFSET_TABLE_REGNUM", "&&", "must_reload_pic_reg_p", "(", ")", ")", ")", ";" ]	[ "static", "int", "c6x_save_reg", "(", "unsigned", "int", "regno", ")", "{", "return", "(", "(", "df_regs_ever_live_p", "(", "regno", ")", "&&", "!", "call_used_regs", "[", "regno", "]", "&&", "!", "fixed_regs", "[", "regno", "]", ")", "\|\|", "(", "regno", "==", "RETURN_ADDR_REGNO", "&&", "(", "df_regs_ever_live_p", "(", "regno", ")", "\|\|", "!" ]
LLVM	ARM	TD	stmt_completion	CPU	614,787	[ ">", ";" ]	[ "uint32_t", "enc", "=", "ARM_AM", ":", ":", "getFP64Imm", "(", "InVal", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "gi_vfp_f64imm", ":", "GICustomOperandRenderer", "<", "<STR_LIT>", ">", ",", "GISDNodeXFormEquiv", "<", "vfp_f64imm_xform" ]
LLVM	AArch64	CPP	code_generation	CPU	614,788	[ "MCInst", "AArch64InstrInfo", "::", "getNop", "(", ")", "const", "{", "return", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}" ]	[ "Return", "the", "noop", "instruction", "to", "use", "for", "a", "noop", "." ]
LLVM	ARM	CPP	next_suggestion	CPU	614,789	[ "AbsoluteEHSectionOffsets", "=", "false", ";" ]	[ "Data64bitsDirective", "=", "<NUM_LIT>", ";", "CommentString", "=", "<STR_LIT>", "@", "<STR_LIT>", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "SjLj", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	614,790	[ ")", ";" ]	[ "return", "new", "X86FixupInstTuningPass", "(" ]
LLVM	X86	CPP	stmt_completion	CPU	614,791	[ "==", "IES_LPAREN", "\|\|", "PrevState", "==", "IES_LBRAC", "\|\|", "PrevState", "==", "IES_NOT", ")", "&&", "(", "CurrState", "==", "IES_MINUS", "\|\|", "CurrState", "==", "IES_NOT", ")", ")", "{" ]	[ "default", ":", "State", "=", "IES_ERROR", ";", "break", ";", "case", "IES_PLUS", ":", "case", "IES_MINUS", ":", "case", "IES_NOT", ":", "case", "IES_OR", ":", "case", "IES_AND", ":", "case", "IES_LSHIFT", ":", "case", "IES_RSHIFT", ":", "case", "IES_MULTIPLY", ":", "case", "IES_DIVIDE", ":", "case", "IES_LPAREN", ":", "if", "(", "(", "PrevState", "==", "IES_PLUS", "\|\|", "PrevState", "==", "IES_MINUS", "\|\|", "PrevState", "==", "IES_OR", "\|\|", "PrevState", "==", "IES_AND", "\|\|", "PrevState", "==", "IES_LSHIFT", "\|\|", "PrevState", "==", "IES_RSHIFT", "\|\|", "PrevState", "==", "IES_MULTIPLY", "\|\|", "PrevState", "==", "IES_DIVIDE", "\|\|", "PrevState" ]
LLVM	ARM	TD	stmt_completion	CPU	614,792	[ ",", "?", "}", ",", "<STR_LIT>", ",", "VecListDPairAllLanes", ",", "addrmode6dupalign64", ">", ";" ]	[ "def", "VLD2DUPd32", ":", "VLD2DUP", "<", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]
GCC	s390	MD	stmt_completion	MPU	614,793	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]
LLVM	TPC	TD	stmt_completion	Virtual ISA	614,794	[ "pred", ";" ]	[ "let", "OutOperandList", "=", "(", "outs", "Rdst", ":", "$", "dest", ")", ";", "let", "InOperandList", "=", "(", "ins", "Rsrc", ":", "$", "src", ",", "DimMask", ":", "$", "mask", ",", "SwitchSet", ":", "$", "sw", ",", "Rdst", ":", "$", "income", ",", "SPred", ":", "$", "pred", ")", ";", "let", "Itinerary", "=", "IIC_ScalarOp", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "mask", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	614,795	[ "(", ")", ";" ]	[ "unsigned", "AndCond", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "unsigned", "SRsrcSub0", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ";", "unsigned", "SRsrcSub1", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ";", "unsigned", "SRsrcSub2", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ";", "unsigned", "SRsrcSub3", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ";", "unsigned", "SRsrc", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_128RegClass", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "V_READFIRSTLANE_B32", ")", ",", "SRsrcSub0", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "AMDGPU", "::", "sub0", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "V_READFIRSTLANE_B32", ")", ",", "SRsrcSub1", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "AMDGPU", "::", "sub1", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "V_READFIRSTLANE_B32", ")", ",", "SRsrcSub2", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "AMDGPU", "::", "sub2", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "V_READFIRSTLANE_B32", ")", ",", "SRsrcSub3", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "AMDGPU", "::", "sub3", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "REG_SEQUENCE", ")", ",", "SRsrc", ")", ".", "addReg", "(", "SRsrcSub0", ")", ".", "addImm", "(", "AMDGPU", "::", "sub0", ")", ".", "addReg", "(", "SRsrcSub1", ")", ".", "addImm", "(", "AMDGPU", "::", "sub1", ")", ".", "addReg", "(", "SRsrcSub2", ")", ".", "addImm", "(", "AMDGPU", "::", "sub2", ")", ".", "addReg", "(", "SRsrcSub3", ")", ".", "addImm", "(", "AMDGPU", "::", "sub3", ")", ";", "Rsrc", ".", "setReg", "(", "SRsrc", ")", ";", "Rsrc", ".", "setIsKill", "(", "true", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "V_CMP_EQ_U64_e64", ")", ",", "CondReg0", ")", ".", "addReg", "(", "SRsrc", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub0_sub1", ")", ".", "addReg", "(", "VRsrc", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub0_sub1", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "V_CMP_EQ_U64_e64", ")", ",", "CondReg1", ")", ".", "addReg", "(", "SRsrc", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub2_sub3", ")", ".", "addReg", "(", "VRsrc", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub2_sub3", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AndOpc", ")", ",", "AndCond", ")", ".", "addReg", "(", "CondReg0", ")", ".", "addReg", "(", "CondReg1", ")", ";", "MRI", ".", "setSimpleHint", "(", "SaveExec", ",", "AndCond", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "SaveExecOpc", ")", ",", "SaveExec", ")", ".", "addReg", "(", "AndCond", ",", "RegState", "::", "Kill", ")", ";", "I", "=", "LoopBB", ".", "end" ]
GCC	arm	CPP	stmt_completion	CPU	614,796	[ "float32x2_t", "_", "_", "b", ")", "{" ]	[ "vpmin_f32", "(", "float32x2_t", "_", "_", "a", "," ]
LLVM	X86	CPP	next_suggestion	CPU	614,797	[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "VT", ",", "ResNode", ")", ";" ]	[ "}", "if", "(", "Elt", ".", "getOpcode", "(", ")", "==", "ISD", "::", "UNDEF", ")", "continue", ";", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "Elt", ")", ";", "if", "(", "!", "DAG", ".", "isConsecutiveLoad", "(", "LD", ",", "LDBase", ",", "EltVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "i", ")", ")", "return", "SDValue", "(", ")", ";", "LastLoadedElt", "=", "i", ";", "}", "if", "(", "LastLoadedElt", "==", "NumElems", "-", "<NUM_LIT>", ")", "{", "if", "(", "DAG", ".", "InferPtrAlignment", "(", "LDBase", "->", "getBasePtr", "(", ")", ")", ">=", "<NUM_LIT>", ")", "return", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "LDBase", "->", "getChain", "(", ")", ",", "LDBase", "->", "getBasePtr", "(", ")", ",", "LDBase", "->", "getPointerInfo", "(", ")", ",", "LDBase", "->", "isVolatile", "(", ")", ",", "LDBase", "->", "isNonTemporal", "(", ")", ",", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "LDBase", "->", "getChain", "(", ")", ",", "LDBase", "->", "getBasePtr", "(", ")", ",", "LDBase", "->", "getPointerInfo", "(", ")", ",", "LDBase", "->", "isVolatile", "(", ")", ",", "LDBase", "->", "isNonTemporal", "(", ")", ",", "LDBase", "->", "getAlignment", "(", ")", ")", ";", "}", "else", "if", "(", "NumElems", "==", "<NUM_LIT>", "&&", "LastLoadedElt", "==", "<NUM_LIT>", "&&", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "MVT", "::", "v2i64", ")", ")", "{", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "v2i64", ",", "MVT", "::", "Other", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "LDBase", "->", "getChain", "(", ")", ",", "LDBase", "->", "getBasePtr", "(", ")", "}", ";", "SDValue", "ResNode", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Tys", ",", "Ops", ",", "<NUM_LIT>", ",", "MVT", "::", "i64", ",", "LDBase", "->", "getPointerInfo", "(", ")", ",", "LDBase", "->", "getAlignment", "(", ")", ",", "false", ",", "true", ",", "false", ")", ";" ]
GCC	mcore	MD	stmt_completion	MPU	614,798	[ "]" ]	[ "(", "set", "(", "reg", ":", "CC", "<NUM_LIT>", ")", "(", "lt", ":", "CC", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	614,799	[ "<", "e", ";", "++", "i", ")", "{" ]	[ "bool", "Changed", "=", "false", ";", "SmallVector", "<", "Instruction", "", ",", "<NUM_LIT>", ">", "ToErase", ";", "SmallPtrSet", "<", "LandingPadInst", "", ",", "<NUM_LIT>", ">", "LandingPads", ";", "bool", "AllowExceptions", "=", "areAllExceptionsAllowed", "(", ")", "\|\|", "EHWhitelistSet", ".", "count", "(", "F", ".", "getName", "(", ")", ")", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "auto", "", "II", "=", "dyn_cast", "<", "InvokeInst", ">", "(", "BB", ".", "getTerminator", "(", ")", ")", ";", "if", "(", "!", "II", ")", "continue", ";", "Changed", "=", "true", ";", "LandingPads", ".", "insert", "(", "II", "->", "getLandingPadInst", "(", ")", ")", ";", "IRB", ".", "SetInsertPoint", "(", "II", ")", ";", "bool", "NeedInvoke", "=", "AllowExceptions", "&&", "canThrow", "(", "II", "->", "getCalledValue", "(", ")", ")", ";", "if", "(", "NeedInvoke", ")", "{", "Value", "", "Threw", "=", "wrapInvoke", "(", "II", ")", ";", "ToErase", ".", "push_back", "(", "II", ")", ";", "Value", "", "Cmp", "=", "IRB", ".", "CreateICmpEQ", "(", "Threw", ",", "IRB", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", "cmp", "<STR_LIT>", ")", ";", "IRB", ".", "CreateCondBr", "(", "Cmp", ",", "II", "->", "getUnwindDest", "(", ")", ",", "II", "->", "getNormalDest", "(", ")", ")", ";", "}", "else", "{", "SmallVector", "<", "Value", "", ",", "<NUM_LIT>", ">", "Args", "(", "II", "->", "arg_begin", "(", ")", ",", "II", "->", "arg_end", "(", ")", ")", ";", "CallInst", "", "NewCall", "=", "IRB", ".", "CreateCall", "(", "II", "->", "getCalledValue", "(", ")", ",", "Args", ")", ";", "NewCall", "->", "takeName", "(", "II", ")", ";", "NewCall", "->", "setCallingConv", "(", "II", "->", "getCallingConv", "(", ")", ")", ";", "NewCall", "->", "setDebugLoc", "(", "II", "->", "getDebugLoc", "(", ")", ")", ";", "NewCall", "->", "setAttributes", "(", "II", "->", "getAttributes", "(", ")", ")", ";", "II", "->", "replaceAllUsesWith", "(", "NewCall", ")", ";", "ToErase", ".", "push_back", "(", "II", ")", ";", "IRB", ".", "CreateBr", "(", "II", "->", "getNormalDest", "(", ")", ")", ";", "II", "->", "getUnwindDest", "(", ")", "->", "removePredecessor", "(", "&", "BB", ")", ";", "}", "}", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "for", "(", "Instruction", "&", "I", ":", "BB", ")", "{", "auto", "", "RI", "=", "dyn_cast", "<", "ResumeInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "RI", ")", "continue", ";", "Value", "", "Input", "=", "RI", "->", "getValue", "(", ")", ";", "IRB", ".", "SetInsertPoint", "(", "RI", ")", ";", "Value", "", "Low", "=", "IRB", ".", "CreateExtractValue", "(", "Input", ",", "<NUM_LIT>", ",", "<STR_LIT>", "low", "<STR_LIT>", ")", ";", "IRB", ".", "CreateCall", "(", "ResumeF", ",", "{", "Low", "}", ")", ";", "IRB", ".", "CreateUnreachable", "(", ")", ";", "ToErase", ".", "push_back", "(", "RI", ")", ";", "}", "}", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "for", "(", "Instruction", "&", "I", ":", "BB", ")", "{", "auto", "", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "CI", ")", "continue", ";", "const", "Function", "", "Callee", "=", "CI", "->", "getCalledFunction", "(", ")", ";", "if", "(", "!", "Callee", ")", "continue", ";", "if", "(", "Callee", "->", "getIntrinsicID", "(", ")", "!=", "Intrinsic", "::", "eh_typeid_for", ")", "continue", ";", "IRB", ".", "SetInsertPoint", "(", "CI", ")", ";", "CallInst", "", "NewCI", "=", "IRB", ".", "CreateCall", "(", "EHTypeIDF", ",", "CI", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", "typeid", "<STR_LIT>", ")", ";", "CI", "->", "replaceAllUsesWith", "(", "NewCI", ")", ";", "ToErase", ".", "push_back", "(", "CI", ")", ";", "}", "}", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "Instruction", "", "I", "=", "BB", ".", "getFirstNonPHI", "(", ")", ";", "if", "(", "auto", "", "LPI", "=", "dyn_cast", "<", "LandingPadInst", ">", "(", "I", ")", ")", "LandingPads", ".", "insert", "(", "LPI", ")", ";", "}", "for", "(", "LandingPadInst", "", "LPI", ":", "LandingPads", ")", "{", "IRB", ".", "SetInsertPoint", "(", "LPI", ")", ";", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "FMCArgs", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "LPI", "->", "getNumClauses", "(", ")", ";", "i" ]

LLVM

AArch64

CPP

stmt_completion

CPU

614,700

[ ")", ";" ]

[ "if", "(", "this", "->", "Options", ".", "TLSSize", "==", "<NUM_LIT>", ")", "this", "->", "Options", ".", "TLSSize", "=", "<NUM_LIT>", ";", "if", "(", "(", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Small", "||", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Kernel", ")", "&&", "this", "->", "Options", ".", "TLSSize", ">", "<NUM_LIT>", ")", "this", "->", "Options", ".", "TLSSize", "=", "<NUM_LIT>", ";", "else", "if", "(", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Tiny", "&&", "this", "->", "Options", ".", "TLSSize", ">", "<NUM_LIT>", ")", "this", "->", "Options", ".", "TLSSize", "=", "<NUM_LIT>", ";", "if", "(", "getOptLevel", "(", ")", "<=", "EnableGlobalISelAtO", "&&", "TT", ".", "getArch", "(", ")", "!=", "Triple", "::", "aarch64_32", "&&", "!", "(", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", "&&", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", ")", "{", "setGlobalISel", "(", "true", ")", ";", "setGlobalISelAbort", "(", "GlobalISelAbortMode", "::", "Disable", ")", ";", "}", "setMachineOutliner", "(", "true", ")", ";", "setSupportsDefaultOutlining", "(", "true" ]

LLVM

NMX

CPP

stmt_completion

VLIW

614,701

[ "Parser", ";" ]

[ "MCAsmParser", "&", "getParser", "(", ")", "const", "{", "return" ]

GCC

rs6000

CPP

program_repair

CPU

614,702

[ "<FIXS>", "mem", "=", "gen_rtx_MEM", "(", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_DOUBLE_FLOAT", ")", "?", "DFmode", ":", "SFmode", ",", "plus_constant", "(", "save_area", ",", "off", ")", ")", ";", "MEM_NOTRAP_P", "(", "mem", ")", "=", "<NUM_LIT>", ";", "set_mem_alias_set", "(", "mem", ",", "set", ")", ";", "set_mem_align", "(", "mem", ",", "GET_MODE_ALIGNMENT", "(", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_DOUBLE_FLOAT", ")", "?", "DFmode", ":", "SFmode", ")", ")", ";", "emit_move_insn", "(", "mem", ",", "gen_rtx_REG", "(", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_DOUBLE_FLOAT", ")", "?", "DFmode", ":", "SFmode", ",", "fregno", ")", ")", ";", "<FIXE>" ]

[ "fregno", "<=", "FP_ARG_V4_MAX_REG", "&&", "nregs", "cfun", "->", "va_list_fpr_size", ";", "fregno", "++", ",", "off", "+=", "UNITS_PER_FP_WORD", ",", "nregs", "++", ")", "{", "<BUGS>", "mem", "=", "gen_rtx_MEM", "(", "DFmode", ",", "plus_constant", "(", "save_area", ",", "off", ")", ")", ";", "MEM_NOTRAP_P", "(", "mem", ")", "=", "<NUM_LIT>", ";", "set_mem_alias_set", "(", "mem", ",", "set", ")", ";", "set_mem_align", "(", "mem", ",", "GET_MODE_ALIGNMENT", "(", "DFmode", ")", ")", ";", "emit_move_insn", "(", "mem", ",", "gen_rtx_REG", "(", "DFmode", ",", "fregno", ")", ")", ";", "<BUGE>", "}", "emit_label", "(", "lab", ")", ";" ]

LLVM

ARM64

TD

stmt_completion

CPU

614,703

[ ":", "$", "Rm", ")", ")", ")", ")", ")", "]", ">", ";" ]

[ "def", "v2i32_v2i64", ":", "BaseSIMDDifferentThreeVectorTied", "<", "U", ",", "<NUM_LIT>", ",", "opc", ",", "V128", ",", "V64", ",", "V64", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v2i64", "V128", ":", "$", "dst", ")", ",", "(", "Accum", "(", "v2i64", "V128", ":", "$", "Rd", ")", ",", "(", "v2i64", "(", "int_arm64_neon_sqdmull", "(", "v2i32", "V64", ":", "$", "Rn", ")", ",", "(", "v2i32", "V64" ]

GCC

mips

MD

stmt_completion

CPU

614,704

[ "]", ")" ]

[ "(", "match_operand", ":", "IMSA", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "IMSA", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "and", ":", "IMSA", "(", "match_operand", ":", "IMSA", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

X86

CPP

code_generation

CPU

614,705

[ "bool", "doInitialization", "(", "Module", "&", "M", ")", "override", "{", "SMShadowTracker", ".", "reset", "(", "<NUM_LIT>", ")", ";", "SM", ".", "reset", "(", ")", ";", "return", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";", "}" ]

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

LLVM

VideoCore4

TD

stmt_completion

DSP

614,706

[ ",", "(", "LEA_PC_LI", "tglobaladdr", ":", "$", "addr", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "GlobalWrapper", "tglobaladdr", ":", "$", "addr", ")" ]

LLVM

J2

CPP

code_generation

MPU

614,707

[ "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "llvm_unreachable", "(", "<STR_LIT>", "RelaxInstruction() unimplemented", "<STR_LIT>", ")", ";", "}" ]

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

LLVM

ARM

CPP

next_suggestion

CPU

614,708

[ "}" ]

[ "if", "(", "!", "TargetRegisterInfo", "::", "canRealignStack", "(", "MF", ")", ")", "return", "false", ";", "if", "(", "!", "MRI", "->", "canReserveReg", "(", "STI", ".", "getFramePointerReg", "(", ")", ")", ")", "return", "false", ";", "if", "(", "TFI", "->", "hasReservedCallFrame", "(", "MF", ")", ")", "return", "true", ";", "return", "MRI", "->", "canReserveReg", "(", "BasePtr", ")", ";" ]

LLVM

XCore

TD

next_suggestion

MPU

614,709

[ "def", "immUsNeg", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{" ]

[ "return", "getI32Imm", "(", "<NUM_LIT>", "-", "value", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "div4neg_xform", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "uint32_t", "value", "=", "N", "-", ">", "getZExtValue", "(", ")", ";", "assert", "(", "-", "value", "%", "<NUM_LIT>", "=", "=", "<NUM_LIT>", ")", ";", "return", "getI32Imm", "(", "-", "value", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ")", ";", "}", "]", ">", ";", "def", "immUs4Neg", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "uint32_t", "value", "=", "(", "uint32_t", ")", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "(", "-", "value", ")", "%", "<NUM_LIT>", "=", "=", "<NUM_LIT>", "&", "&", "(", "-", "value", ")", "/", "<NUM_LIT>", "<", "=", "<NUM_LIT>", ";", "}", "]", ">", ";", "def", "immUs4", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "uint32_t", "value", "=", "(", "uint32_t", ")", "N", "-", ">", "getZExtValue", "(", ")", ";", "return", "value", "%", "<NUM_LIT>", "=", "=", "<NUM_LIT>", "&", "&", "value", "/", "<NUM_LIT>", "<", "=", "<NUM_LIT>", ";", "}", "]", ">", ";" ]

LLVM

VE

CPP

stmt_completion

CPU

614,710

[ ")", ",", "Function", "->", "getAddressSpace", "(", ")", ")", ";" ]

[ "assert", "(", "isPositionIndependent", "(", ")", ")", ";", "SDLoc", "DL", "(", "Table", ")", ";", "Function", "*", "Function", "=", "&", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", ";", "assert", "(", "Function", "!=", "nullptr", ")", ";", "auto", "PtrTy", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

614,711

[ "true", ";" ]

[ "case", "WebAssembly", "::", "TEE_F64_S", ":", "case", "WebAssembly", "::", "TEE_V128", ":", "case", "WebAssembly", "::", "TEE_V128_S", ":", "case", "WebAssembly", "::", "TEE_FUNCREF", ":", "case", "WebAssembly", "::", "TEE_FUNCREF_S", ":", "case", "WebAssembly", "::", "TEE_EXTERNREF", ":", "case", "WebAssembly", "::", "TEE_EXTERNREF_S", ":", "return" ]

LLVM

Hexagon

TD

next_suggestion

DSP

614,712

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "DecoderNamespace", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

LLVM

Cpu0

CPP

stmt_completion

CPU

614,713

[ "UseSmallSection", ";" ]

[ "bool", "useSmallSection", "(", ")", "const", "{", "return" ]

LLVM

MOS

CPP

next_suggestion

MPU

614,714

[ "case", "VK_MOS_ADDR24_SEGMENT_HI", ":" ]

[ "case", "VK_MOS_ADDR8", ":", "Kind", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "VK_MOS_ADDR16_HI", ":", "Kind", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "VK_MOS_ADDR16_LO", ":", "Kind", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "VK_MOS_ADDR24_BANK", ":", "Kind", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "VK_MOS_ADDR24_SEGMENT", ":", "Kind", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

614,715

[ "UpdateLimit", ")", ";" ]

[ "if", "(", "Update", "!=", "E", ")", "{", "MBBI", "=", "mergeUpdateInsn", "(", "MBBI", ",", "Update", ",", "false", ")", ";", "return", "true", ";", "}", "if", "(", "TII", "->", "hasUnscaledLdStOffset", "(", "MI", ".", "getOpcode", "(", ")", ")", ")", "return", "false", ";", "Update", "=", "findMatchingUpdateInsnBackward", "(", "MBBI", ",", "UpdateLimit", ")", ";", "if", "(", "Update", "!=", "E", ")", "{", "MBBI", "=", "mergeUpdateInsn", "(", "MBBI", ",", "Update", ",", "true", ")", ";", "return", "true", ";", "}", "int", "UnscaledOffset", "=", "AArch64InstrInfo", "::", "getLdStOffsetOp", "(", "MI", ")", ".", "getImm", "(", ")", "*", "TII", "->", "getMemScale", "(", "MI", ")", ";", "Update", "=", "findMatchingUpdateInsnForward", "(", "MBBI", ",", "UnscaledOffset", "," ]

GCC

ia64

CPP

code_generation

CPU

614,716

[ "static", "int", "ia64_unspec_may_trap_p", "(", "const_rtx", "x", ",", "unsigned", "flags", ")", "{", "switch", "(", "XINT", "(", "x", ",", "<NUM_LIT>", ")", ")", "{", "case", "UNSPEC_LDA", ":", "case", "UNSPEC_LDS", ":", "case", "UNSPEC_LDSA", ":", "case", "UNSPEC_LDCCLR", ":", "case", "UNSPEC_CHKACLR", ":", "case", "UNSPEC_CHKS", ":", "return", "may_trap_p_1", "(", "XVECEXP", "(", "x", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "flags", ")", ";", "}", "return", "default_unspec_may_trap_p", "(", "x", ",", "flags", ")", ";", "}" ]

[ "Implement", "targetm.unspec_may_trap_p", "hook", "." ]

LLVM

MOS

CPP

next_suggestion

MPU

614,717

[ "}" ]

[ "case", "G_SELECT", ":", "return", "legalizeSelect", "(", "Helper", ",", "MRI", ",", "MI", ")", ";", "case", "G_ABS", ":", "return", "legalizeAbs", "(", "Helper", ",", "MRI", ",", "MI", ")", ";", "case", "G_PTR_ADD", ":", "return", "legalizePtrAdd", "(", "Helper", ",", "MRI", ",", "MI", ")", ";", "case", "G_UADDO", ":", "case", "G_SADDO", ":", "case", "G_USUBO", ":", "case", "G_SSUBO", ":", "return", "legalizeAddSubO", "(", "Helper", ",", "MRI", ",", "MI", ")", ";", "case", "G_USUBE", ":", "case", "G_SSUBE", ":", "return", "legalizeSubE", "(", "Helper", ",", "MRI", ",", "MI", ")", ";", "case", "G_SEXTLOAD", ":", "case", "G_ZEXTLOAD", ":", "case", "G_LOAD", ":", "return", "legalizeLoad", "(", "Helper", ",", "MRI", ",", "MI", ")", ";", "case", "G_STORE", ":", "return", "legalizeStore", "(", "Helper", ",", "MRI", ",", "MI", ")", ";", "case", "G_PHI", ":", "return", "legalizePhi", "(", "Helper", ",", "MRI", ",", "MI", ")", ";", "case", "G_BRCOND", ":", "return", "legalizeBrCond", "(", "Helper", ",", "MRI", ",", "MI", ")", ";", "case", "G_BRJT", ":", "return", "legalizeBrJt", "(", "Helper", ",", "MRI", ",", "MI", ")", ";", "case", "G_VAARG", ":", "return", "legalizeVAArg", "(", "Helper", ",", "MRI", ",", "MI", ")", ";", "case", "G_VASTART", ":", "return", "legalizeVAStart", "(", "Helper", ",", "MRI", ",", "MI", ")", ";", "case", "G_DYN_STACKALLOC", ":", "return", "legalizeDynStackAlloc", "(", "Helper", ",", "MRI", ",", "MI", ")", ";", "case", "G_FREEZE", ":", "return", "legalizeFreeze", "(", "Helper", ",", "MRI", ",", "MI", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

614,718

[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "RetOps", ")", ";" ]

[ "assert", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "FPExt", "&&", "<STR_LIT>", "Unexpected FP-extend for return value.", "<STR_LIT>", ")", ";", "if", "(", "(", "ValVT", "==", "MVT", "::", "f32", "||", "ValVT", "==", "MVT", "::", "f64", "||", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "XMM0", "||", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "XMM1", ")", "&&", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "!", "Subtarget", "->", "hasSSE1", "(", ")", ")", ")", "{", "report_fatal_error", "(", "<STR_LIT>", "SSE register return with SSE disabled", "<STR_LIT>", ")", ";", "}", "if", "(", "ValVT", "==", "MVT", "::", "f64", "&&", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "!", "Subtarget", "->", "hasSSE2", "(", ")", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "SSE2 register return with SSE2 disabled", "<STR_LIT>", ")", ";", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "FP0", "||", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "FP1", ")", "{", "if", "(", "isScalarFPTypeInSSEReg", "(", "VA", ".", "getValVT", "(", ")", ")", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_EXTEND", ",", "dl", ",", "MVT", "::", "f80", ",", "ValToCopy", ")", ";", "RetOps", ".", "push_back", "(", "ValToCopy", ")", ";", "continue", ";", "}", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "if", "(", "ValVT", "==", "MVT", "::", "x86mmx", ")", "{", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "XMM0", "||", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "XMM1", ")", "{", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "i64", ",", "ValToCopy", ")", ";", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "MVT", "::", "v2i64", ",", "ValToCopy", ")", ";", "if", "(", "!", "Subtarget", "->", "hasSSE2", "(", ")", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "v4f32", ",", "ValToCopy", ")", ";", "}", "}", "}", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "VA", ".", "getLocReg", "(", ")", ",", "ValToCopy", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ")", ")", ";", "}", "if", "(", "unsigned", "SRetReg", "=", "FuncInfo", "->", "getSRetReturnReg", "(", ")", ")", "{", "assert", "(", "(", "Subtarget", "->", "is64Bit", "(", ")", "||", "Subtarget", "->", "isTargetKnownWindowsMSVC", "(", ")", ")", "&&", "<STR_LIT>", "No need for an sret register", "<STR_LIT>", ")", ";", "SDValue", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "dl", ",", "SRetReg", ",", "getPointerTy", "(", ")", ")", ";", "unsigned", "RetValReg", "=", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "!", "Subtarget", "->", "isTarget64BitILP32", "(", ")", ")", "?", "X86", "::", "RAX", ":", "X86", "::", "EAX", ";", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RetValReg", ",", "Val", ",", "Flag", ")", ";", "Flag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RetValReg", ",", "getPointerTy", "(", ")", ")", ")", ";", "}", "RetOps", "[", "<NUM_LIT>", "]", "=", "Chain", ";", "if", "(", "Flag", ".", "getNode", "(", ")", ")", "RetOps", ".", "push_back", "(", "Flag", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

614,719

[ ",", "Subtarget", ",", "Builder", ")", ";" ]

[ "bool", "X86TargetLowering", "::", "lowerInterleavedLoad", "(", "LoadInst", "*", "LI", ",", "ArrayRef", "<", "ShuffleVectorInst", "*", ">", "Shuffles", ",", "ArrayRef", "<", "unsigned", ">", "Indices", ",", "unsigned", "Factor", ")", "const", "{", "assert", "(", "Factor", ">=", "<NUM_LIT>", "&&", "Factor", "<=", "getMaxSupportedInterleaveFactor", "(", ")", "&&", "<STR_LIT>", "Invalid interleave factor", "<STR_LIT>", ")", ";", "assert", "(", "!", "Shuffles", ".", "empty", "(", ")", "&&", "<STR_LIT>", "Empty shufflevector input", "<STR_LIT>", ")", ";", "assert", "(", "Shuffles", ".", "size", "(", ")", "==", "Indices", ".", "size", "(", ")", "&&", "<STR_LIT>", "Unmatched number of shufflevectors and indices", "<STR_LIT>", ")", ";", "IRBuilder", "<", ">", "Builder", "(", "LI", ")", ";", "X86InterleavedAccessGroup", "Grp", "(", "LI", ",", "Shuffles", ",", "Indices", ",", "Factor" ]

LLVM

ARM

TD

stmt_completion

CPU

614,720

[ "}", "=", "<NUM_LIT>", ";" ]

[ "class", "MVE_VMINMAXNM", "<", "string", "iname", ",", "string", "suffix", ",", "bit", "sz", ",", "bit", "bit_21", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "MVE_comp", "<", "NoItinerary", ",", "iname", ",", "suffix", ",", "<STR_LIT>", ",", "pattern", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>" ]

LLVM

ARM

CPP

stmt_completion

CPU

614,721

[ ";" ]

[ "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "ARM pre- register allocation load / store optimization pass", "<STR_LIT>" ]

GCC

s390

MD

stmt_completion

MPU

614,722

[ "<STR_LIT>", ")", "]", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]

GCC

visium

CPP

stmt_completion

Virtual ISA

614,723

[ "type", ")", "==", "VECTOR_TYPE", ")", ";" ]

[ "static", "bool", "visium_pass_by_reference", "(", "cumulative_args_t", "ca", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "return", "type", "&&", "(", "AGGREGATE_TYPE_P", "(", "type", ")", "||", "TREE_CODE", "(" ]

LLVM

X86

TD

program_repair

CPU

614,724

[ "<FIXS>", "(", "memop", "addr", ":", "$", "src", ")", ")", ")", "]", ">", ";", "<FIXE>" ]

[ "def", "Int_CVTPD2PSrm", ":", "PDI", "<NUM_LIT>", ",", "MRMSrcReg", ",", "(", "outs", "VR128", ":", "$", "dst", ")", ",", "(", "ins", "f128mem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "VR128", ":", "$", "dst", ",", "(", "int_x86_sse2_cvtpd2ps", "<BUGS>", "(", "load", "addr", ":", "$", "src", ")", ")", ")", "]", ">", ";", "<BUGE>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

614,725

[ "let", "Uses", "=", "[", "P0", "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";" ]

GCC

frv

MD

stmt_completion

VLIW

614,726

[ ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

GCC

sparc

MD

next_suggestion

CPU

614,727

[ "<STR_LIT>" ]

[ "(", "udiv", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

Mips

TD

next_suggestion

CPU

614,728

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "funct", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "index", ";", "bits", "<", "<NUM_LIT>", ">", "Inst", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "index", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "fd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

i386

MD

stmt_completion

CPU

614,729

[ "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "[", "(", "set", "(", "reg", "<NUM_LIT>", ")", "(", "compare", "(", "xor", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>" ]

LLVM

Mips

CPP

stmt_completion

CPU

614,730

[ "getAddrNonPIC", "(", "Op", ",", "DAG", ")", ";" ]

[ "lowerJumpTable", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "PIC_", "&&", "!", "IsN64", ")", "return" ]

LLVM

ARM

CPP

program_repair

CPU

614,731

[ "<FIXS>", "Triple", "TT", "(", "TM", ".", "getTargetTriple", "(", ")", ")", ";", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "<FIXE>" ]

[ "void", "ARMAsmPrinter", "::", "EmitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "<BUGS>", "if", "(", "Subtarget", "->", "isTargetMachO", "(", ")", ")", "{", "<BUGE>", "const", "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "const", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

614,732

[ "emitSPUpdate", "(", "MBB", ",", "MBBI", ",", "NumBytes", ",", "TII", ")", ";" ]

[ "while", "(", "MBBI", "!=", "MBB", ".", "begin", "(", ")", ")", "{", "MachineBasicBlock", "::", "iterator", "PI", "=", "prior", "(", "MBBI", ")", ";", "--", "MBBI", ";", "if", "(", "!", "PI", "->", "getDesc", "(", ")", ".", "isTerminator", "(", ")", ")", "break", ";", "}", "if", "(", "StackSize", "||", "MFI", "->", "hasCalls", "(", ")", ")", "{", "assert", "(", "(", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "MBBI", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "<STR_LIT>", "Expected to see callee-save register restore code", "<STR_LIT>", ")", ";", "assert", "(", "MF", ".", "getRegInfo", "(", ")", ".", "isPhysRegUsed", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "<STR_LIT>", "Invalid stack frame calculation!", "<STR_LIT>", ")", ";", "unsigned", "i", "=", "<NUM_LIT>", ";", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "while", "(", "!", "MI", ".", "getOperand", "(", "i", ")", ".", "isImm", "(", ")", ")", "{", "++", "i", ";", "assert", "(", "i", "<", "MI", ".", "getNumOperands", "(", ")", "&&", "<STR_LIT>", "Unexpected restore code!", "<STR_LIT>", ")", ";", "}", "uint64_t", "Offset", "=", "NumBytes", "+", "MI", ".", "getOperand", "(", "i", ")", ".", "getImm", "(", ")", ";", "if", "(", "Offset", ">", "<NUM_LIT>", ")", "{", "NumBytes", "=", "Offset", "-", "<NUM_LIT>", ";", "Offset", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

614,733

[ "let", "ParserMatchClass", "=", "Imm1_16Operand", ";" ]

[ "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

GCC

m68k

MD

program_repair

MPU

614,734

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "truncate", ":", "SI", "(", "ashift", ":", "DI", "(", "mult", ":", "DI", "(", "sign_extend", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "sign_extend", ":", "DI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "]", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", ")", "(", "define_insn", "<STR_LIT>" ]

LLVM

PowerPC

TD

next_suggestion

CPU

614,735

[ "return", "getI64Imm", "(", "N", "-", ">", "getSExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ")", ";" ]

[ "return", "convertToNonDenormSingle", "(", "APFloatOfN", ")", "&", "&", "!", "N", "-", ">", "isExactlyValue", "(", "+", "<NUM_LIT>", ".", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "def", "getFPAs32BitInt", ":", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat", "APFloatOfN", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "convertToNonDenormSingle", "(", "APFloatOfN", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "APFloatOfN", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "nzFPImmAsi64", ":", "PatLeaf", "<", "(", "fpimm", ")", ",", "[", "{", "APFloat", "APFloatOfN", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "return", "!", "N", "-", ">", "isExactlyValue", "(", "+", "<NUM_LIT>", ".", "<NUM_LIT>", ")", "&", "&", "!", "checkConvertToNonDenormSingle", "(", "APFloatOfN", ")", ";", "}", "]", ">", ";", "def", "getFPAs64BitIntHi", ":", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat", "APFloatOfN", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "bool", "Unused", ";", "APFloatOfN", ".", "convert", "(", "APFloat", ":", ":", "IEEEdouble", "(", ")", ",", "APFloat", ":", ":", "rmNearestTiesToEven", ",", "&", "Unused", ")", ";", "uint32_t", "Hi", "=", "(", "uint32_t", ")", "(", "(", "APFloatOfN", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", ">", ">", "<NUM_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "Hi", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "getFPAs64BitIntLo", ":", "SDNodeXForm", "<", "fpimm", ",", "[", "{", "APFloat", "APFloatOfN", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "bool", "Unused", ";", "APFloatOfN", ".", "convert", "(", "APFloat", ":", ":", "IEEEdouble", "(", ")", ",", "APFloat", ":", ":", "rmNearestTiesToEven", ",", "&", "Unused", ")", ";", "uint32_t", "Lo", "=", "(", "uint32_t", ")", "(", "APFloatOfN", ".", "bitcastToAPInt", "(", ")", ".", "getZExtValue", "(", ")", "&", "<NUM_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "Lo", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "imm34", ":", "PatLeaf", "<", "(", "imm", ")", ",", "[", "{", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "N", "-", ">", "getSExtValue", "(", ")", ")", ";", "}", "]", ">", ";", "def", "getImmAs64BitInt", ":", "SDNodeXForm", "<", "imm", ",", "[", "{" ]

LLVM

Hexagon

TD

next_suggestion

DSP

614,736

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rd32", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

614,737

[ "RegNo", ",", "Addr", ",", "Decoder", ")", ";" ]

[ "return", "DecodeGPRSeqPairsClassRegisterClass", "(", "Inst", ",", "<STR_LIT>", "::", "<STR_LIT>", "," ]

LLVM

Mips

CPP

stmt_completion

CPU

614,738

[ "Mips", "::", "GPR32RegClass", ")", ";" ]

[ "assert", "(", "TLI", ".", "getValueType", "(", "DL", ",", "AI", "->", "getType", "(", ")", ",", "true", ")", "==", "MVT", "::", "i32", "&&", "<STR_LIT>", "Alloca should always return a pointer.", "<STR_LIT>", ")", ";", "DenseMap", "<", "const", "AllocaInst", "*", ",", "int", ">", "::", "iterator", "SI", "=", "FuncInfo", ".", "StaticAllocaMap", ".", "find", "(", "AI", ")", ";", "if", "(", "SI", "!=", "FuncInfo", ".", "StaticAllocaMap", ".", "end", "(", ")", ")", "{", "unsigned", "ResultReg", "=", "createResultReg", "(", "&" ]

LLVM

ARM

CPP

next_suggestion

CPU

614,739

[ "}" ]

[ "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "MF", ",", "FI", ")", ",", "MachineMemOperand", "::", "MOStore", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "if", "(", "RC", "==", "&", "ARM", "::", "GPRRegClass", "||", "RC", "==", "&", "ARM", "::", "tGPRRegClass", "||", "RC", "==", "&", "ARM", "::", "tcGPRRegClass", "||", "RC", "==", "&", "ARM", "::", "rGPRRegClass", "||", "RC", "==", "&", "ARM", "::", "GPRnopcRegClass", ")", "{", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "t2STRi12", ")", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "isKill", ")", ")", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";", "return", ";", "}", "if", "(", "ARM", "::", "GPRPairRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "{", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "MRI", "->", "constrainRegClass", "(", "SrcReg", ",", "&", "ARM", "::", "GPRPair_with_gsub_1_in_rGPRRegClass", ")", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "t2STRDi8", ")", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "ARM", "::", "gsub_0", ",", "getKillRegState", "(", "isKill", ")", ",", "TRI", ")", ";", "AddDReg", "(", "MIB", ",", "SrcReg", ",", "ARM", "::", "gsub_1", ",", "<NUM_LIT>", ",", "TRI", ")", ";", "MIB", ".", "addFrameIndex", "(", "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "return", ";", "}", "ARMBaseInstrInfo", "::", "storeRegToStackSlot", "(", "MBB", ",", "I", ",", "SrcReg", ",", "isKill", ",", "FI", ",", "RC", ",", "TRI", ")", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

614,740

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

614,741

[ "let", "PrintMethod", "=", "<STR_LIT>", ";" ]

[ "def", "neon_uimm4_bare", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "Imm", "<", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=", "uimm4_asmoperand", ";" ]

GCC

mips

MD

stmt_completion

CPU

614,742

[ "<STR_LIT>", ")", ")" ]

[ "(", "eq_attr", "<STR_LIT>" ]

LLVM

SPIRV

CPP

stmt_completion

Virtual ISA

614,743

[ "F", ",", "ArgIdx", ")", ";" ]

[ "static", "std", "::", "vector", "<", "<STR_LIT>", "::", "<STR_LIT>", "::", "Decoration", ">", "getKernelArgTypeQual", "(", "const", "Function", "&", "F", ",", "unsigned", "ArgIdx", ")", "{", "MDString", "*", "ArgAttribute", "=", "getOCLKernelArgTypeQual", "(" ]

GCC

i386

MD

next_suggestion

CPU

614,744

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]

GCC

i386

CPP

stmt_completion

CPU

614,745

[ "_", "_", "v4sf", ")", "_", "_", "B", ")", ";" ]

[ "return", "(", "_", "_", "m128", ")", "_", "_", "builtin_ia32_cmpeqps", "(", "(", "_", "_", "v4sf", ")", "_", "_", "A", ",", "(" ]

GCC

tilegx

MD

stmt_completion

VLIW

614,746

[ "<STR_LIT>", ")", ")", ")", "]" ]

[ "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>" ]

GCC

aarch64

MD

next_suggestion

CPU

614,747

[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]

LLVM

Mips

TD

next_suggestion

CPU

614,748

[ "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";" ]

[ "dag", "OutOperandList", "=", "(", "outs", "GPROpnd", ":", "$", "rd", ")", ";", "dag", "InOperandList", "=", "(", "ins", "GPROpnd", ":", "$", "rs", ",", "GPROpnd", ":", "$", "rt", ",", "ImmOpnd", ":", "$", "bp", ")", ";" ]

GCC

i386

MD

next_suggestion

CPU

614,749

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", "]", "(", "const_string", "<STR_LIT>", ")", ")", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

PowerPC

CPP

program_repair

CPU

614,750

[ "<FIXS>", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "setOperationAction", "(", "ISD", "::", "ABS", ",", "VT", ",", "Custom", ")", ";", "<FIXE>" ]

[ "setOperationAction", "(", "ISD", "::", "ADD", ",", "VT", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "SUB", ",", "VT", ",", "Legal", ")", ";", "<BUGS>", "setOperationAction", "(", "ISD", "::", "ABS", ",", "VT", ",", "Custom", ")", ";", "<BUGE>", "if", "(", "Subtarget", ".", "hasP8Altivec", "(", ")", "&&", "(", "VT", ".", "SimpleTy", "!=", "MVT", "::", "v1i128", ")", ")", "{" ]

LLVM

SystemZ

CPP

next_suggestion

CPU

614,751

[ "}" ]

[ "assert", "(", "isUInt", "<", "<NUM_LIT>", ">", "(", "Value", ")", "&&", "<STR_LIT>", "Invalid u8imm argument", "<STR_LIT>", ")", ";", "O", "<<", "Value", ";" ]

GCC

ia64

MD

next_suggestion

CPU

614,752

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "RF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float", ":", "RF", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

GCC

sh

MD

stmt_completion

CPU

614,753

[ ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SF", "[", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_FSRRA", ")" ]

LLVM

X86

CPP

next_suggestion

CPU

614,754

[ "}" ]

[ "SDValue", "MaskNode", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BUILD_VECTOR", ",", "DL", ",", "MaskVecVT", ",", "VPermMask", ")", ";", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "MaskNode", ",", "V1", ")", ";", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "V1", ",", "MaskNode", ",", "V2", ")", ";" ]

GCC

mep

MD

program_repair

CPU

614,755

[ "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "(", "unspec_volatile", ":", "SI", "[", "<FIXE>", "<FIXS>", "]", "<NUM_LIT>", ")", ")", "]", "<FIXE>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGS>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "<BUGE>", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "<BUGS>", "(", "unspec", ":", "SI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "<NUM_LIT>", ")", ")", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "unspec", ":", "SI", "[", "<BUGE>", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "<BUGS>", "]", "<NUM_LIT>", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

i386

MD

stmt_completion

CPU

614,756

[ ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "match_code", "<STR_LIT>", ")" ]

GCC

aarch64

MD

stmt_completion

CPU

614,757

[ "VNx4SF", "]", ")" ]

[ "VNx2DI", "VNx2DF", "VNx4QI", "VNx4HI", "VNx4HF", "VNx4BF", "VNx4SI" ]

LLVM

ARM

CPP

next_suggestion

CPU

614,758

[ "case", "Intrinsic", "::", "memset", ":", "{" ]

[ "unsigned", "DestReg", ";", "unsigned", "Depth", "=", "cast", "<", "ConstantInt", ">", "(", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "while", "(", "Depth", "--", ")", "{", "DestReg", "=", "createResultReg", "(", "RC", ")", ";", "AddOptionalDefs", "(", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "LdrOpc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "SrcReg", "=", "DestReg", ";", "}", "updateValueMap", "(", "&", "I", ",", "SrcReg", ")", ";", "return", "true", ";", "}", "case", "Intrinsic", "::", "memcpy", ":", "case", "Intrinsic", "::", "memmove", ":", "{", "const", "MemTransferInst", "&", "MTI", "=", "cast", "<", "MemTransferInst", ">", "(", "I", ")", ";", "if", "(", "MTI", ".", "isVolatile", "(", ")", ")", "return", "false", ";", "bool", "isMemCpy", "=", "(", "I", ".", "getIntrinsicID", "(", ")", "==", "Intrinsic", "::", "memcpy", ")", ";", "if", "(", "isa", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "&&", "isMemCpy", ")", "{", "uint64_t", "Len", "=", "cast", "<", "ConstantInt", ">", "(", "MTI", ".", "getLength", "(", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "ARMIsMemCpySmall", "(", "Len", ")", ")", "{", "Address", "Dest", ",", "Src", ";", "if", "(", "!", "ARMComputeAddress", "(", "MTI", ".", "getRawDest", "(", ")", ",", "Dest", ")", "||", "!", "ARMComputeAddress", "(", "MTI", ".", "getRawSource", "(", ")", ",", "Src", ")", ")", "return", "false", ";", "unsigned", "Alignment", "=", "MTI", ".", "getAlignment", "(", ")", ";", "if", "(", "ARMTryEmitSmallMemCpy", "(", "Dest", ",", "Src", ",", "Len", ",", "Alignment", ")", ")", "return", "true", ";", "}", "}", "if", "(", "!", "MTI", ".", "getLength", "(", ")", "->", "getType", "(", ")", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "return", "false", ";", "if", "(", "MTI", ".", "getSourceAddressSpace", "(", ")", ">", "<NUM_LIT>", "||", "MTI", ".", "getDestAddressSpace", "(", ")", ">", "<NUM_LIT>", ")", "return", "false", ";", "const", "char", "*", "IntrMemName", "=", "isa", "<", "MemCpyInst", ">", "(", "I", ")", "?", "<STR_LIT>", "memcpy", "<STR_LIT>", ":", "<STR_LIT>", "memmove", "<STR_LIT>", ";", "return", "SelectCall", "(", "&", "I", ",", "IntrMemName", ")", ";", "}" ]

LLVM

ARM

TD

stmt_completion

CPU

614,759

[ "{", "<NUM_LIT>", "}", ";" ]

[ "def", "VMOVv4i16", ":", "N1ModImm", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", ",", "<NUM_LIT>", "}", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "DPR", ":", "$", "Vd", ")", ",", "(", "ins", "nImmSplatI16", ":", "$", "SIMM", ")", ",", "IIC_VMOVImm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "DPR", ":", "$", "Vd", ",", "(", "v4i16", "(", "NEONvmovImm", "timm", ":", "$", "SIMM", ")", ")", ")", "]", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "SIMM" ]

GCC

i386

MD

next_suggestion

CPU

614,760

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "not", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

GCC

rs6000

CPP

next_suggestion

CPU

614,761

[ "if", "(", "reg_offset_p", "&&", "legitimate_lo_sum_address_p", "(", "mode", ",", "x", ",", "reg_ok_strict", ")", ")", "return", "<NUM_LIT>", ";" ]

[ "static", "bool", "rs6000_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "reg_ok_strict", ")", "{", "bool", "reg_offset_p", "=", "reg_offset_addressing_ok_p", "(", "mode", ")", ";", "if", "(", "VECTOR_MEM_ALTIVEC_P", "(", "mode", ")", "&&", "GET_CODE", "(", "x", ")", "==", "AND", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "-", "<NUM_LIT>", ")", "x", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "TARGET_ELF", "&&", "RS6000_SYMBOL_REF_TLS_P", "(", "x", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "legitimate_indirect_address_p", "(", "x", ",", "reg_ok_strict", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_UPDATE", "&&", "(", "GET_CODE", "(", "x", ")", "==", "PRE_INC", "||", "GET_CODE", "(", "x", ")", "==", "PRE_DEC", ")", "&&", "mode_supports_pre_incdec_p", "(", "mode", ")", "&&", "legitimate_indirect_address_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "reg_ok_strict", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "virtual_stack_registers_memory_p", "(", "x", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "reg_offset_p", "&&", "legitimate_small_data_p", "(", "mode", ",", "x", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "reg_offset_p", "&&", "legitimate_constant_pool_address_p", "(", "x", ",", "mode", ",", "reg_ok_strict", "||", "lra_in_progress", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "reg_offset_p", "&&", "reg_addr", "[", "mode", "]", ".", "fused_toc", "&&", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "XINT", "(", "x", ",", "<NUM_LIT>", ")", "==", "UNSPEC_FUSION_ADDIS", ")", "return", "<NUM_LIT>", ";", "if", "(", "mode", "==", "TImode", "&&", "TARGET_QUAD_MEMORY", "&&", "TARGET_VSX_TIMODE", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "reg_ok_strict", "&&", "reg_offset_p", "&&", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "REG", "&&", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "==", "virtual_stack_vars_rtx", "||", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "==", "arg_pointer_rtx", ")", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", ")", "return", "<NUM_LIT>", ";", "if", "(", "rs6000_legitimate_offset_address_p", "(", "mode", ",", "x", ",", "reg_ok_strict", ",", "false", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "!", "FLOAT128_2REG_P", "(", "mode", ")", "&&", "(", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_FPRS", "&&", "TARGET_DOUBLE_FLOAT", ")", "||", "TARGET_POWERPC64", "||", "(", "mode", "!=", "DFmode", "&&", "mode", "!=", "DDmode", ")", "||", "(", "TARGET_E500_DOUBLE", "&&", "mode", "!=", "DDmode", ")", ")", "&&", "(", "TARGET_POWERPC64", "||", "mode", "!=", "DImode", ")", "&&", "(", "mode", "!=", "TImode", "||", "VECTOR_MEM_VSX_P", "(", "TImode", ")", ")", "&&", "mode", "!=", "PTImode", "&&", "!", "avoiding_indexed_address_p", "(", "mode", ")", "&&", "legitimate_indexed_address_p", "(", "x", ",", "reg_ok_strict", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "TARGET_UPDATE", "&&", "GET_CODE", "(", "x", ")", "==", "PRE_MODIFY", "&&", "mode_supports_pre_modify_p", "(", "mode", ")", "&&", "legitimate_indirect_address_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "reg_ok_strict", ")", "&&", "(", "rs6000_legitimate_offset_address_p", "(", "mode", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "reg_ok_strict", ",", "false", ")", "||", "(", "!", "avoiding_indexed_address_p", "(", "mode", ")", "&&", "legitimate_indexed_address_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "reg_ok_strict", ")", ")", ")", "&&", "rtx_equal_p", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "return", "<NUM_LIT>", ";" ]

LLVM

SystemZ

TD

stmt_completion

CPU

614,762

[ ">", ";" ]

[ "def", "CondVariantNM", ":", "CondVariant", "<", "<NUM_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>" ]

LLVM

ARM

CPP

stmt_completion

CPU

614,763

[ ";" ]

[ "InThumbMode", "=", "false", ";", "UseSoftFloat", "=", "false", ";", "HasThumb2", "=", "false", ";", "NoARM", "=", "false", ";", "ReserveR9", "=", "false", ";", "NoMovt", "=", "false", ";", "SupportsTailCall", "=", "false", ";", "HasFP16", "=", "false", ";", "HasD16", "=", "false", ";", "HasHardwareDivide", "=", "false", ";", "HasHardwareDivideInARM", "=", "false", ";", "HasT2ExtractPack", "=", "false", ";", "HasDataBarrier", "=", "false", ";", "Pref32BitThumb", "=", "false", ";", "AvoidCPSRPartialUpdate", "=", "false", ";", "AvoidMOVsShifterOperand", "=", "false", ";", "HasRAS", "=", "false", ";", "HasMPExtension", "=", "false", ";", "HasVirtualization", "=", "false", ";", "FPOnlySP", "=", "false", ";", "HasPerfMon", "=", "false", ";", "HasTrustZone", "=", "false", ";", "HasCrypto", "=", "false", ";", "HasCRC", "=", "false" ]

GCC

h8300

MD

program_repair

MPU

614,764

[ "<FIXS>", "&", "&", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "!", "=", "CONST_INT", "&", "&", "!", "optimize", ")", "<FIXE>" ]

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "SI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

MCS51

CPP

next_suggestion

MPU

614,765

[ "return", "Count", ";" ]

[ "return", "<NUM_LIT>", ";", "}", "unsigned", "Count", "=", "<NUM_LIT>", ";", "<STR_LIT>", "::", "<STR_LIT>", "CC", "=", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";", "auto", "&", "CondMI", "=", "*", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "getBrCond", "(", "CC", ")", ")", ".", "addMBB", "(", "TBB", ")", ";", "if", "(", "BytesAdded", ")", "*", "BytesAdded", "+=", "getInstSizeInBytes", "(", "CondMI", ")", ";", "++", "Count", ";", "if", "(", "FBB", ")", "{", "auto", "&", "MI", "=", "*", "BuildMI", "(", "&", "MBB", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addMBB", "(", "FBB", ")", ";", "if", "(", "BytesAdded", ")", "*", "BytesAdded", "+=", "getInstSizeInBytes", "(", "MI", ")", ";", "++", "Count", ";", "}" ]

GCC

arm

CPP

stmt_completion

CPU

614,766

[ ")", "{" ]

[ "vmvnq_u32", "(", "uint32x4_t", "_", "_", "a" ]

GCC

rs6000

MD

next_suggestion

CPU

614,767

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VIlong", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VIlong", "[", "(", "match_operand", ":", "VIlong", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VIlong", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VRLNM", ")", ")", "]", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

614,768

[ "return", "true", ";" ]

[ "Offset", "=", "CurDAG", "->", "getTargetConstant", "(", "EncodedOffset", ",", "SL", ",", "MVT", "::", "i32", ")", ";", "}", "else", "{", "SDValue", "C32Bit", "=", "CurDAG", "->", "getTargetConstant", "(", "ByteOffset", ",", "SL", ",", "MVT", "::", "i32", ")", ";", "Offset", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "AMDGPU", "::", "S_MOV_B32", ",", "SL", ",", "MVT", "::", "i32", ",", "C32Bit", ")", ",", "<NUM_LIT>", ")", ";", "}", "Imm", "=", "false", ";" ]

GCC

vax

MD

next_suggestion

CPU

614,769

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "call", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "set", "(", "reg", ":", "SI", "VAX_SP_REGNUM", ")", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "VAX_SP_REGNUM", ")" ]

LLVM

AMDGPU

TD

next_suggestion

GPU

614,770

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "!", "if", "(", "ps", ".", "has_slc", ",", "slc", ",", "?", ")", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "ps", ".", "has_vaddr", ",", "vaddr", ",", "?", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "ps", ".", "has_vdata", ",", "vdata", ",", "?", ")", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "ps", ".", "has_srsrc", ",", "srsrc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "?", ")", ";" ]

GCC

i386

MD

next_suggestion

CPU

614,771

[ "<STR_LIT>" ]

[ "(", "ss_truncate", ":", "<", "ssehalfvecmode", ">", "(", "match_operand", ":", "<", "sseunpackmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "ss_truncate", ":", "<", "ssehalfvecmode", ">", "(", "match_operand", ":", "<", "sseunpackmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

614,772

[ ";" ]

[ "if", "(", "STM", ".", "isAmdHsaOS", "(", ")", ")", "{", "getSIProgramInfo", "(", "KernelInfo", ",", "*", "MF", ")" ]

GCC

arm

MD

next_suggestion

CPU

614,773

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

[ "int", "regno", "=", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", "if", "(", "lane", ">", "=", "max", "/", "<NUM_LIT>", ")", "{", "lane", "-", "=", "max", "/", "<NUM_LIT>", "regno", "+", "=", "<NUM_LIT>", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "lane", ")", "}", "operands", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "<", "V_HALF", ">", "mode", ",", "regno", ")", "if", "(", "max", "=", "=", "<NUM_LIT>", ")", "return", "<STR_LIT>", "else", "return", "<STR_LIT>", "}" ]

LLVM

TriCore

CPP

stmt_completion

MPU

614,774

[ "unsigned", "v", ")", "{" ]

[ "static", "int", "getFFS", "(" ]

GCC

nds32

CPP

next_suggestion

CPU

614,775

[ "return", "n8_consumed_by_addr_in_p", "(", "consumer", ",", "last_def_reg", ")", ";" ]

[ "if", "(", "last_def_reg", "==", "NULL_RTX", ")", "return", "false", ";", "gcc_assert", "(", "REG_P", "(", "last_def_reg", ")", "||", "GET_CODE", "(", "last_def_reg", ")", "==", "SUBREG", ")", ";" ]

LLVM

AArch64

CPP

code_generation

CPU

614,776

[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "AArch64 Stack Tagging", "<STR_LIT>", ";", "}" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

LLVM

ARM

CPP

next_suggestion

CPU

614,777

[ "}" ]

[ "const", "MCRegisterInfo", "*", "MRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "DwarfLR", "=", "MRI", "->", "getDwarfRegNum", "(", "ARM", "::", "LR", ",", "true", ")", ";", "unsigned", "DwarfReg", "=", "MRI", "->", "getDwarfRegNum", "(", "Reg", ",", "true", ")", ";", "int64_t", "LRPosEntry", "=", "MF", ".", "addFrameInst", "(", "MCCFIInstruction", "::", "createRegister", "(", "nullptr", ",", "DwarfLR", ",", "DwarfReg", ")", ")", ";", "BuildMI", "(", "MBB", ",", "It", ",", "DebugLoc", "(", ")", ",", "get", "(", "ARM", "::", "CFI_INSTRUCTION", ")", ")", ".", "addCFIIndex", "(", "LRPosEntry", ")", ".", "setMIFlags", "(", "MachineInstr", "::", "FrameSetup", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

614,778

[ "_", "mmask16", ")", "_", "_", "U", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]

[ "return", "(", "_", "_", "m512", ")", "_", "_", "builtin_ia32_vfmsubps512_mask", "(", "(", "_", "_", "v16sf", ")", "_", "_", "A", ",", "(", "_", "_", "v16sf", ")", "_", "_", "B", ",", "(", "_", "_", "v16sf", ")", "_", "_", "C", ",", "(", "_" ]

GCC

nds32

MD

next_suggestion

CPU

614,779

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "emit_insn", "(", "gen_kmmaw_round_internal", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "else", "emit_insn", "(", "gen_kmmaw_round_internal", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")", "DONE", "}" ]

GCC

sparc

CPP

program_repair

CPU

614,780

[ "<FIXS>", "static", "unsigned", "HOST_WIDE_INT", "create_simple_focus_bitsPROTO", "(", "(", "unsigned", "HOST_WIDE_INT", ",", "unsigned", "HOST_WIDE_INT", ",", "int", ",", "int", ",", "int", ")", ")", ";", "static", "unsigned", "HOST_WIDE_INT", "<FIXE>", "<FIXS>", "unsigned", "HOST_WIDE_INT", "high_bits", ",", "low_bits", ";", "<FIXE>", "<FIXS>", "int", "hi", ",", "lo", ";", "<FIXE>" ]

[ "return", "<NUM_LIT>", ";", "}", "<BUGS>", "static", "unsigned", "int", "<BUGE>", "create_simple_focus_bits", "(", "high_bits", ",", "low_bits", ",", "highest_bit_set", ",", "lowest_bit_set", ",", "shift", ")", "<BUGS>", "unsigned", "int", "high_bits", ",", "low_bits", ";", "<BUGE>", "int", "highest_bit_set", ",", "lowest_bit_set", ",", "shift", ";", "{", "<BUGS>", "unsigned", "int", "hi", ",", "lo", ";", "<BUGE>", "if", "(", "lowest_bit_set", "<NUM_LIT>", ")", "{" ]

GCC

iq2000

CPP

code_generation

CPU

614,781

[ "void", "gen_conditional_branch", "(", "rtx", "operands", "[", "]", ",", "enum", "rtx_code", "test_code", ")", "{", "enum", "cmp_type", "type", "=", "branch_type", ";", "rtx", "cmp0", "=", "branch_cmp", "[", "<NUM_LIT>", "]", ";", "rtx", "cmp1", "=", "branch_cmp", "[", "<NUM_LIT>", "]", ";", "enum", "machine_mode", "mode", ";", "rtx", "reg", ";", "int", "invert", ";", "rtx", "label1", ",", "label2", ";", "switch", "(", "type", ")", "{", "case", "CMP_SI", ":", "case", "CMP_DI", ":", "mode", "=", "type", "==", "CMP_SI", "?", "SImode", ":", "DImode", ";", "invert", "=", "<NUM_LIT>", ";", "reg", "=", "gen_int_relational", "(", "test_code", ",", "NULL_RTX", ",", "cmp0", ",", "cmp1", ",", "&", "invert", ")", ";", "if", "(", "reg", ")", "{", "cmp0", "=", "reg", ";", "cmp1", "=", "const0_rtx", ";", "test_code", "=", "NE", ";", "}", "else", "if", "(", "GET_CODE", "(", "cmp1", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "cmp1", ")", "!=", "<NUM_LIT>", ")", "cmp1", "=", "force_reg", "(", "mode", ",", "cmp1", ")", ";", "break", ";", "case", "CMP_SF", ":", "case", "CMP_DF", ":", "reg", "=", "gen_reg_rtx", "(", "CCmode", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "reg", ",", "gen_rtx_fmt_ee", "(", "test_code", "==", "NE", "?", "EQ", ":", "test_code", ",", "CCmode", ",", "cmp0", ",", "cmp1", ")", ")", ")", ";", "test_code", "=", "test_code", "==", "NE", "?", "EQ", ":", "NE", ";", "mode", "=", "CCmode", ";", "cmp0", "=", "reg", ";", "cmp1", "=", "const0_rtx", ";", "invert", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "abort_with_insn", "(", "gen_rtx_fmt_ee", "(", "test_code", ",", "VOIDmode", ",", "cmp0", ",", "cmp1", ")", ",", "<STR_LIT>", "bad test", "<STR_LIT>", ")", ";", "}", "label1", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "operands", "[", "<NUM_LIT>", "]", ")", ";", "label2", "=", "pc_rtx", ";", "if", "(", "invert", ")", "{", "label2", "=", "label1", ";", "label1", "=", "pc_rtx", ";", "}", "emit_jump_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "pc_rtx", ",", "gen_rtx_IF_THEN_ELSE", "(", "VOIDmode", ",", "gen_rtx_fmt_ee", "(", "test_code", ",", "mode", ",", "cmp0", ",", "cmp1", ")", ",", "label1", ",", "label2", ")", ")", ")", ";", "}" ]

[ "Emit", "the", "common", "code", "for", "doing", "conditional", "branches", ".", "operand", "[", "0", "]", "is", "the", "label", "to", "jump", "to", ".", "The", "comparison", "operands", "are", "saved", "away", "by", "cmp", "{", "si", ",", "di", ",", "sf", ",", "df", "}", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

614,782

[ "let", "InputType", "=", "<STR_LIT>", ";" ]

[ "def", "J2_jumprfnew", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_b51dc29a", ",", "TypeJ", ">", ",", "Enc_88d4d9", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

614,783

[ "||", "NeedWorkItemIDZ", ")", ")", "{" ]

[ "std", "::", "tie", "(", "IncomingArg", ",", "IncomingArgRC", ",", "Ty", ")", "=", "CallerArgInfo", ".", "getPreloadedValue", "(", "InputID", ")", ";", "assert", "(", "IncomingArgRC", "==", "ArgRC", ")", ";", "EVT", "ArgVT", "=", "TRI", "->", "getSpillSize", "(", "*", "ArgRC", ")", "==", "<NUM_LIT>", "?", "MVT", "::", "i64", ":", "MVT", "::", "i32", ";", "SDValue", "InputReg", ";", "if", "(", "IncomingArg", ")", "{", "InputReg", "=", "loadInputValue", "(", "DAG", ",", "ArgRC", ",", "ArgVT", ",", "DL", ",", "*", "IncomingArg", ")", ";", "}", "else", "if", "(", "InputID", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "InputReg", "=", "getImplicitArgPtr", "(", "DAG", ",", "DL", ")", ";", "}", "else", "if", "(", "InputID", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "std", "::", "optional", "<", "uint32_t", ">", "Id", "=", "AMDGPUMachineFunction", "::", "getLDSKernelIdMetadata", "(", "F", ")", ";", "if", "(", "Id", ".", "has_value", "(", ")", ")", "{", "InputReg", "=", "DAG", ".", "getConstant", "(", "*", "Id", ",", "DL", ",", "ArgVT", ")", ";", "}", "else", "{", "InputReg", "=", "DAG", ".", "getUNDEF", "(", "ArgVT", ")", ";", "}", "}", "else", "{", "InputReg", "=", "DAG", ".", "getUNDEF", "(", "ArgVT", ")", ";", "}", "if", "(", "OutgoingArg", "->", "isRegister", "(", ")", ")", "{", "RegsToPass", ".", "emplace_back", "(", "OutgoingArg", "->", "getRegister", "(", ")", ",", "InputReg", ")", ";", "if", "(", "!", "CCInfo", ".", "AllocateReg", "(", "OutgoingArg", "->", "getRegister", "(", ")", ")", ")", "report_fatal_error", "(", "<STR_LIT>", "failed to allocate implicit input argument", "<STR_LIT>", ")", ";", "}", "else", "{", "unsigned", "SpecialArgOffset", "=", "CCInfo", ".", "AllocateStack", "(", "ArgVT", ".", "getStoreSize", "(", ")", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "ArgStore", "=", "storeStackInputValue", "(", "DAG", ",", "DL", ",", "Chain", ",", "InputReg", ",", "SpecialArgOffset", ")", ";", "MemOpChains", ".", "push_back", "(", "ArgStore", ")", ";", "}", "}", "const", "ArgDescriptor", "*", "OutgoingArg", ";", "const", "TargetRegisterClass", "*", "ArgRC", ";", "LLT", "Ty", ";", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ",", "Ty", ")", "=", "CalleeArgInfo", "->", "getPreloadedValue", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "!", "OutgoingArg", ")", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ",", "Ty", ")", "=", "CalleeArgInfo", "->", "getPreloadedValue", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "!", "OutgoingArg", ")", "std", "::", "tie", "(", "OutgoingArg", ",", "ArgRC", ",", "Ty", ")", "=", "CalleeArgInfo", "->", "getPreloadedValue", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "!", "OutgoingArg", ")", "return", ";", "const", "ArgDescriptor", "*", "IncomingArgX", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "CallerArgInfo", ".", "getPreloadedValue", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "const", "ArgDescriptor", "*", "IncomingArgY", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "CallerArgInfo", ".", "getPreloadedValue", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "const", "ArgDescriptor", "*", "IncomingArgZ", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "CallerArgInfo", ".", "getPreloadedValue", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";", "SDValue", "InputReg", ";", "SDLoc", "SL", ";", "const", "bool", "NeedWorkItemIDX", "=", "!", "CLI", ".", "CB", "->", "hasFnAttr", "(", "<STR_LIT>", "amdgpu-no-workitem-id-x", "<STR_LIT>", ")", ";", "const", "bool", "NeedWorkItemIDY", "=", "!", "CLI", ".", "CB", "->", "hasFnAttr", "(", "<STR_LIT>", "amdgpu-no-workitem-id-y", "<STR_LIT>", ")", ";", "const", "bool", "NeedWorkItemIDZ", "=", "!", "CLI", ".", "CB", "->", "hasFnAttr", "(", "<STR_LIT>", "amdgpu-no-workitem-id-z", "<STR_LIT>", ")", ";", "if", "(", "IncomingArgX", "&&", "!", "IncomingArgX", "->", "isMasked", "(", ")", "&&", "CalleeArgInfo", "->", "WorkItemIDX", "&&", "NeedWorkItemIDX", ")", "{", "if", "(", "Subtarget", "->", "getMaxWorkitemID", "(", "F", ",", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "InputReg", "=", "loadInputValue", "(", "DAG", ",", "ArgRC", ",", "MVT", "::", "i32", ",", "DL", ",", "*", "IncomingArgX", ")", ";", "}", "else", "{", "InputReg", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", "MVT", "::", "i32", ")", ";", "}", "}", "if", "(", "IncomingArgY", "&&", "!", "IncomingArgY", "->", "isMasked", "(", ")", "&&", "CalleeArgInfo", "->", "WorkItemIDY", "&&", "NeedWorkItemIDY", "&&", "Subtarget", "->", "getMaxWorkitemID", "(", "F", ",", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "SDValue", "Y", "=", "loadInputValue", "(", "DAG", ",", "ArgRC", ",", "MVT", "::", "i32", ",", "DL", ",", "*", "IncomingArgY", ")", ";", "Y", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "SL", ",", "MVT", "::", "i32", ",", "Y", ",", "DAG", ".", "getShiftAmountConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ",", "SL", ")", ")", ";", "InputReg", "=", "InputReg", ".", "getNode", "(", ")", "?", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "SL", ",", "MVT", "::", "i32", ",", "InputReg", ",", "Y", ")", ":", "Y", ";", "}", "if", "(", "IncomingArgZ", "&&", "!", "IncomingArgZ", "->", "isMasked", "(", ")", "&&", "CalleeArgInfo", "->", "WorkItemIDZ", "&&", "NeedWorkItemIDZ", "&&", "Subtarget", "->", "getMaxWorkitemID", "(", "F", ",", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "{", "SDValue", "Z", "=", "loadInputValue", "(", "DAG", ",", "ArgRC", ",", "MVT", "::", "i32", ",", "DL", ",", "*", "IncomingArgZ", ")", ";", "Z", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "SL", ",", "MVT", "::", "i32", ",", "Z", ",", "DAG", ".", "getShiftAmountConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ",", "SL", ")", ")", ";", "InputReg", "=", "InputReg", ".", "getNode", "(", ")", "?", "DAG", ".", "getNode", "(", "ISD", "::", "OR", ",", "SL", ",", "MVT", "::", "i32", ",", "InputReg", ",", "Z", ")", ":", "Z", ";", "}", "if", "(", "!", "InputReg", "&&", "(", "NeedWorkItemIDX", "||", "NeedWorkItemIDY" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

614,784

[ ";" ]

[ "bool", "GCNTTIImpl", "::", "isSourceOfDivergence", "(", "const", "Value", "*", "V", ")", "const", "{", "if", "(", "const", "Argument", "*", "A", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "return", "!", "AMDGPU", "::", "isArgPassedInSGPR", "(", "A", ")", ";", "if", "(", "const", "LoadInst", "*", "Load", "=", "dyn_cast", "<", "LoadInst", ">", "(", "V", ")", ")", "return", "Load", "->", "getPointerAddressSpace", "(", ")", "==", "AMDGPUAS", "::", "PRIVATE_ADDRESS", "||", "Load", "->", "getPointerAddressSpace", "(", ")", "==", "AMDGPUAS", "::", "FLAT_ADDRESS", ";", "if", "(", "isa", "<", "AtomicRMWInst", ">", "(", "V", ")", "||", "isa", "<", "AtomicCmpXchgInst", ">", "(", "V", ")", ")", "return", "true", ";", "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "return", "AMDGPU", "::", "isIntrinsicSourceOfDivergence", "(", "Intrinsic", "->", "getIntrinsicID", "(", ")", ")", ";", "if", "(", "const", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")", "{", "if", "(", "CI", "->", "isInlineAsm", "(", ")", ")", "return", "isInlineAsmSourceOfDivergence", "(", "CI", ")", ";", "return", "true" ]

LLVM

X86

CPP

stmt_completion

CPU

614,785

[ "MVT", "::", "i32", ")", ",", "MXCSRAddr", ")", ";" ]

[ "SDValue", "MXCSRAddr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "PtrVT", ",", "Ptr", ",", "DAG", ".", "getConstant", "(", "X87StateSize", ",", "DL", ",", "PtrVT", ")", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "INTRINSIC_VOID", ",", "DL", ",", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ")", ",", "Chain", ",", "DAG", ".", "getTargetConstant", "(", "Intrinsic", "::", "x86_sse_ldmxcsr", ",", "DL", "," ]

GCC

c6x

CPP

stmt_completion

VLIW

614,786

[ "crtl", "->", "is_leaf", ")", ")", "||", "(", "regno", "==", "PIC_OFFSET_TABLE_REGNUM", "&&", "must_reload_pic_reg_p", "(", ")", ")", ")", ";" ]

[ "static", "int", "c6x_save_reg", "(", "unsigned", "int", "regno", ")", "{", "return", "(", "(", "df_regs_ever_live_p", "(", "regno", ")", "&&", "!", "call_used_regs", "[", "regno", "]", "&&", "!", "fixed_regs", "[", "regno", "]", ")", "||", "(", "regno", "==", "RETURN_ADDR_REGNO", "&&", "(", "df_regs_ever_live_p", "(", "regno", ")", "||", "!" ]

LLVM

ARM

TD

stmt_completion

CPU

614,787

[ ">", ";" ]

[ "uint32_t", "enc", "=", "ARM_AM", ":", ":", "getFP64Imm", "(", "InVal", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "}", "]", ">", ";", "def", "gi_vfp_f64imm", ":", "GICustomOperandRenderer", "<", "<STR_LIT>", ">", ",", "GISDNodeXFormEquiv", "<", "vfp_f64imm_xform" ]

LLVM

AArch64

CPP

code_generation

CPU

614,788

[ "MCInst", "AArch64InstrInfo", "::", "getNop", "(", ")", "const", "{", "return", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}" ]

[ "Return", "the", "noop", "instruction", "to", "use", "for", "a", "noop", "." ]

LLVM

ARM

CPP

next_suggestion

CPU

614,789

[ "AbsoluteEHSectionOffsets", "=", "false", ";" ]

[ "Data64bitsDirective", "=", "<NUM_LIT>", ";", "CommentString", "=", "<STR_LIT>", "@", "<STR_LIT>", ";", "SupportsDebugInformation", "=", "true", ";", "ExceptionsType", "=", "ExceptionHandling", "::", "SjLj", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

614,790

[ ")", ";" ]

[ "return", "new", "X86FixupInstTuningPass", "(" ]

LLVM

X86

CPP

stmt_completion

CPU

614,791

[ "==", "IES_LPAREN", "||", "PrevState", "==", "IES_LBRAC", "||", "PrevState", "==", "IES_NOT", ")", "&&", "(", "CurrState", "==", "IES_MINUS", "||", "CurrState", "==", "IES_NOT", ")", ")", "{" ]

[ "default", ":", "State", "=", "IES_ERROR", ";", "break", ";", "case", "IES_PLUS", ":", "case", "IES_MINUS", ":", "case", "IES_NOT", ":", "case", "IES_OR", ":", "case", "IES_AND", ":", "case", "IES_LSHIFT", ":", "case", "IES_RSHIFT", ":", "case", "IES_MULTIPLY", ":", "case", "IES_DIVIDE", ":", "case", "IES_LPAREN", ":", "if", "(", "(", "PrevState", "==", "IES_PLUS", "||", "PrevState", "==", "IES_MINUS", "||", "PrevState", "==", "IES_OR", "||", "PrevState", "==", "IES_AND", "||", "PrevState", "==", "IES_LSHIFT", "||", "PrevState", "==", "IES_RSHIFT", "||", "PrevState", "==", "IES_MULTIPLY", "||", "PrevState", "==", "IES_DIVIDE", "||", "PrevState" ]

LLVM

ARM

TD

stmt_completion

CPU

614,792

[ ",", "?", "}", ",", "<STR_LIT>", ",", "VecListDPairAllLanes", ",", "addrmode6dupalign64", ">", ";" ]

[ "def", "VLD2DUPd32", ":", "VLD2DUP", "<", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>" ]

GCC

s390

MD

stmt_completion

MPU

614,793

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]

LLVM

TPC

TD

stmt_completion

Virtual ISA

614,794

[ "pred", ";" ]

[ "let", "OutOperandList", "=", "(", "outs", "Rdst", ":", "$", "dest", ")", ";", "let", "InOperandList", "=", "(", "ins", "Rsrc", ":", "$", "src", ",", "DimMask", ":", "$", "mask", ",", "SwitchSet", ":", "$", "sw", ",", "Rdst", ":", "$", "income", ",", "SPred", ":", "$", "pred", ")", ";", "let", "Itinerary", "=", "IIC_ScalarOp", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "mask", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

614,795

[ "(", ")", ";" ]

[ "unsigned", "AndCond", "=", "MRI", ".", "createVirtualRegister", "(", "BoolXExecRC", ")", ";", "unsigned", "SRsrcSub0", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ";", "unsigned", "SRsrcSub1", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ";", "unsigned", "SRsrcSub2", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ";", "unsigned", "SRsrcSub3", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SGPR_32RegClass", ")", ";", "unsigned", "SRsrc", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_128RegClass", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "V_READFIRSTLANE_B32", ")", ",", "SRsrcSub0", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "AMDGPU", "::", "sub0", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "V_READFIRSTLANE_B32", ")", ",", "SRsrcSub1", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "AMDGPU", "::", "sub1", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "V_READFIRSTLANE_B32", ")", ",", "SRsrcSub2", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "AMDGPU", "::", "sub2", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "V_READFIRSTLANE_B32", ")", ",", "SRsrcSub3", ")", ".", "addReg", "(", "VRsrc", ",", "VRsrcUndef", ",", "AMDGPU", "::", "sub3", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "REG_SEQUENCE", ")", ",", "SRsrc", ")", ".", "addReg", "(", "SRsrcSub0", ")", ".", "addImm", "(", "AMDGPU", "::", "sub0", ")", ".", "addReg", "(", "SRsrcSub1", ")", ".", "addImm", "(", "AMDGPU", "::", "sub1", ")", ".", "addReg", "(", "SRsrcSub2", ")", ".", "addImm", "(", "AMDGPU", "::", "sub2", ")", ".", "addReg", "(", "SRsrcSub3", ")", ".", "addImm", "(", "AMDGPU", "::", "sub3", ")", ";", "Rsrc", ".", "setReg", "(", "SRsrc", ")", ";", "Rsrc", ".", "setIsKill", "(", "true", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "V_CMP_EQ_U64_e64", ")", ",", "CondReg0", ")", ".", "addReg", "(", "SRsrc", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub0_sub1", ")", ".", "addReg", "(", "VRsrc", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub0_sub1", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AMDGPU", "::", "V_CMP_EQ_U64_e64", ")", ",", "CondReg1", ")", ".", "addReg", "(", "SRsrc", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub2_sub3", ")", ".", "addReg", "(", "VRsrc", ",", "<NUM_LIT>", ",", "AMDGPU", "::", "sub2_sub3", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "AndOpc", ")", ",", "AndCond", ")", ".", "addReg", "(", "CondReg0", ")", ".", "addReg", "(", "CondReg1", ")", ";", "MRI", ".", "setSimpleHint", "(", "SaveExec", ",", "AndCond", ")", ";", "BuildMI", "(", "LoopBB", ",", "I", ",", "DL", ",", "TII", ".", "get", "(", "SaveExecOpc", ")", ",", "SaveExec", ")", ".", "addReg", "(", "AndCond", ",", "RegState", "::", "Kill", ")", ";", "I", "=", "LoopBB", ".", "end" ]

GCC

arm

CPP

stmt_completion

CPU

614,796

[ "float32x2_t", "_", "_", "b", ")", "{" ]

[ "vpmin_f32", "(", "float32x2_t", "_", "_", "a", "," ]

LLVM

X86

CPP

next_suggestion

CPU

614,797

[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "VT", ",", "ResNode", ")", ";" ]

[ "}", "if", "(", "Elt", ".", "getOpcode", "(", ")", "==", "ISD", "::", "UNDEF", ")", "continue", ";", "LoadSDNode", "*", "LD", "=", "cast", "<", "LoadSDNode", ">", "(", "Elt", ")", ";", "if", "(", "!", "DAG", ".", "isConsecutiveLoad", "(", "LD", ",", "LDBase", ",", "EltVT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "i", ")", ")", "return", "SDValue", "(", ")", ";", "LastLoadedElt", "=", "i", ";", "}", "if", "(", "LastLoadedElt", "==", "NumElems", "-", "<NUM_LIT>", ")", "{", "if", "(", "DAG", ".", "InferPtrAlignment", "(", "LDBase", "->", "getBasePtr", "(", ")", ")", ">=", "<NUM_LIT>", ")", "return", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "LDBase", "->", "getChain", "(", ")", ",", "LDBase", "->", "getBasePtr", "(", ")", ",", "LDBase", "->", "getPointerInfo", "(", ")", ",", "LDBase", "->", "isVolatile", "(", ")", ",", "LDBase", "->", "isNonTemporal", "(", ")", ",", "<NUM_LIT>", ")", ";", "return", "DAG", ".", "getLoad", "(", "VT", ",", "DL", ",", "LDBase", "->", "getChain", "(", ")", ",", "LDBase", "->", "getBasePtr", "(", ")", ",", "LDBase", "->", "getPointerInfo", "(", ")", ",", "LDBase", "->", "isVolatile", "(", ")", ",", "LDBase", "->", "isNonTemporal", "(", ")", ",", "LDBase", "->", "getAlignment", "(", ")", ")", ";", "}", "else", "if", "(", "NumElems", "==", "<NUM_LIT>", "&&", "LastLoadedElt", "==", "<NUM_LIT>", "&&", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "MVT", "::", "v2i64", ")", ")", "{", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "v2i64", ",", "MVT", "::", "Other", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "LDBase", "->", "getChain", "(", ")", ",", "LDBase", "->", "getBasePtr", "(", ")", "}", ";", "SDValue", "ResNode", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Tys", ",", "Ops", ",", "<NUM_LIT>", ",", "MVT", "::", "i64", ",", "LDBase", "->", "getPointerInfo", "(", ")", ",", "LDBase", "->", "getAlignment", "(", ")", ",", "false", ",", "true", ",", "false", ")", ";" ]

GCC

mcore

MD

stmt_completion

MPU

614,798

[ "]" ]

[ "(", "set", "(", "reg", ":", "CC", "<NUM_LIT>", ")", "(", "lt", ":", "CC", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

614,799

[ "<", "e", ";", "++", "i", ")", "{" ]

[ "bool", "Changed", "=", "false", ";", "SmallVector", "<", "Instruction", "*", ",", "<NUM_LIT>", ">", "ToErase", ";", "SmallPtrSet", "<", "LandingPadInst", "*", ",", "<NUM_LIT>", ">", "LandingPads", ";", "bool", "AllowExceptions", "=", "areAllExceptionsAllowed", "(", ")", "||", "EHWhitelistSet", ".", "count", "(", "F", ".", "getName", "(", ")", ")", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "auto", "*", "II", "=", "dyn_cast", "<", "InvokeInst", ">", "(", "BB", ".", "getTerminator", "(", ")", ")", ";", "if", "(", "!", "II", ")", "continue", ";", "Changed", "=", "true", ";", "LandingPads", ".", "insert", "(", "II", "->", "getLandingPadInst", "(", ")", ")", ";", "IRB", ".", "SetInsertPoint", "(", "II", ")", ";", "bool", "NeedInvoke", "=", "AllowExceptions", "&&", "canThrow", "(", "II", "->", "getCalledValue", "(", ")", ")", ";", "if", "(", "NeedInvoke", ")", "{", "Value", "*", "Threw", "=", "wrapInvoke", "(", "II", ")", ";", "ToErase", ".", "push_back", "(", "II", ")", ";", "Value", "*", "Cmp", "=", "IRB", ".", "CreateICmpEQ", "(", "Threw", ",", "IRB", ".", "getInt32", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", "cmp", "<STR_LIT>", ")", ";", "IRB", ".", "CreateCondBr", "(", "Cmp", ",", "II", "->", "getUnwindDest", "(", ")", ",", "II", "->", "getNormalDest", "(", ")", ")", ";", "}", "else", "{", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", "(", "II", "->", "arg_begin", "(", ")", ",", "II", "->", "arg_end", "(", ")", ")", ";", "CallInst", "*", "NewCall", "=", "IRB", ".", "CreateCall", "(", "II", "->", "getCalledValue", "(", ")", ",", "Args", ")", ";", "NewCall", "->", "takeName", "(", "II", ")", ";", "NewCall", "->", "setCallingConv", "(", "II", "->", "getCallingConv", "(", ")", ")", ";", "NewCall", "->", "setDebugLoc", "(", "II", "->", "getDebugLoc", "(", ")", ")", ";", "NewCall", "->", "setAttributes", "(", "II", "->", "getAttributes", "(", ")", ")", ";", "II", "->", "replaceAllUsesWith", "(", "NewCall", ")", ";", "ToErase", ".", "push_back", "(", "II", ")", ";", "IRB", ".", "CreateBr", "(", "II", "->", "getNormalDest", "(", ")", ")", ";", "II", "->", "getUnwindDest", "(", ")", "->", "removePredecessor", "(", "&", "BB", ")", ";", "}", "}", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "for", "(", "Instruction", "&", "I", ":", "BB", ")", "{", "auto", "*", "RI", "=", "dyn_cast", "<", "ResumeInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "RI", ")", "continue", ";", "Value", "*", "Input", "=", "RI", "->", "getValue", "(", ")", ";", "IRB", ".", "SetInsertPoint", "(", "RI", ")", ";", "Value", "*", "Low", "=", "IRB", ".", "CreateExtractValue", "(", "Input", ",", "<NUM_LIT>", ",", "<STR_LIT>", "low", "<STR_LIT>", ")", ";", "IRB", ".", "CreateCall", "(", "ResumeF", ",", "{", "Low", "}", ")", ";", "IRB", ".", "CreateUnreachable", "(", ")", ";", "ToErase", ".", "push_back", "(", "RI", ")", ";", "}", "}", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "for", "(", "Instruction", "&", "I", ":", "BB", ")", "{", "auto", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "&", "I", ")", ";", "if", "(", "!", "CI", ")", "continue", ";", "const", "Function", "*", "Callee", "=", "CI", "->", "getCalledFunction", "(", ")", ";", "if", "(", "!", "Callee", ")", "continue", ";", "if", "(", "Callee", "->", "getIntrinsicID", "(", ")", "!=", "Intrinsic", "::", "eh_typeid_for", ")", "continue", ";", "IRB", ".", "SetInsertPoint", "(", "CI", ")", ";", "CallInst", "*", "NewCI", "=", "IRB", ".", "CreateCall", "(", "EHTypeIDF", ",", "CI", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ",", "<STR_LIT>", "typeid", "<STR_LIT>", ")", ";", "CI", "->", "replaceAllUsesWith", "(", "NewCI", ")", ";", "ToErase", ".", "push_back", "(", "CI", ")", ";", "}", "}", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "{", "Instruction", "*", "I", "=", "BB", ".", "getFirstNonPHI", "(", ")", ";", "if", "(", "auto", "*", "LPI", "=", "dyn_cast", "<", "LandingPadInst", ">", "(", "I", ")", ")", "LandingPads", ".", "insert", "(", "LPI", ")", ";", "}", "for", "(", "LandingPadInst", "*", "LPI", ":", "LandingPads", ")", "{", "IRB", ".", "SetInsertPoint", "(", "LPI", ")", ";", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "FMCArgs", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "LPI", "->", "getNumClauses", "(", ")", ";", "i" ]