docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
GCC	aarch64	CPP	stmt_completion	CPU	614,500	[ ";" ]	[ "float64x2_t", "result", ";", "_", "_", "asm__", "(", "<STR_LIT>", "fmulx %0.2d,%1.2d,%2.2d", "<STR_LIT>", ":", "<STR_LIT>", "=w", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "w", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "w", "<STR_LIT>", "(", "b", ")", ":", ")", ";", "return", "result" ]
LLVM	AArch64	TD	stmt_completion	CPU	614,501	[ "(", "OpNode", "(", "v4i32", "V128", ":", "$", "Rd", ")", ",", "(", "extract_high_v8i16", "V128", ":", "$", "Rn", ")", ",", "(", "extract_high_v8i16", "(", "AArch64duplane16", "(", "v8i16", "V128_lo", ":", "$", "Rm", ")", ",", "VectorIndexH", ":", "$", "idx", ")", ")", ")", ")", "]", ">", "{" ]	[ "def", "v8i16_indexed", ":", "BaseSIMDIndexedTied", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opc", ",", "V128", ",", "V128", ",", "V128_lo", ",", "VectorIndexH", ",", "asm", "#", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v4i32", "V128", ":", "$", "dst", ")", "," ]
LLVM	ARM	TD	stmt_completion	CPU	614,502	[ "VecListFourDAsmOperand", ";" ]	[ "let", "ParserMatchClass", "=" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	614,503	[ "}" ]	[ "let", "SrcB", "=", "op2", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	614,504	[ "}" ]	[ "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "ErrorOperand", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "Expected an identifier after {", "<STR_LIT>", ")", ";", "if", "(", "Tok", ".", "getIdentifier", "(", ")", ".", "startswith", "(", "<STR_LIT>", "r", "<STR_LIT>", ")", ")", "{", "int", "rndMode", "=", "StringSwitch", "<", "int", ">", "(", "Tok", ".", "getIdentifier", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", "rn", "<STR_LIT>", ",", "X86", "::", "STATIC_ROUNDING", "::", "TO_NEAREST_INT", ")", ".", "Case", "(", "<STR_LIT>", "rd", "<STR_LIT>", ",", "X86", "::", "STATIC_ROUNDING", "::", "TO_NEG_INF", ")", ".", "Case", "(", "<STR_LIT>", "ru", "<STR_LIT>", ",", "X86", "::", "STATIC_ROUNDING", "::", "TO_POS_INF", ")", ".", "Case", "(", "<STR_LIT>", "rz", "<STR_LIT>", ",", "X86", "::", "STATIC_ROUNDING", "::", "TO_ZERO", ")", ".", "Default", "(", "-", "<NUM_LIT>", ")", ";", "if", "(", "-", "<NUM_LIT>", "==", "rndMode", ")", "return", "ErrorOperand", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "Invalid rounding mode.", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "return", "ErrorOperand", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "Expected - at this point", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "RCurly", ")", ")", "return", "ErrorOperand", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "Expected } at this point", "<STR_LIT>", ")", ";", "SMLoc", "End", "=", "Tok", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "RndModeOp", "=", "MCConstantExpr", "::", "create", "(", "rndMode", ",", "Parser", ".", "getContext", "(", ")", ")", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "RndModeOp", ",", "Start", ",", "End", ")", ";", "}", "if", "(", "Tok", ".", "getIdentifier", "(", ")", ".", "equals", "(", "<STR_LIT>", "sae", "<STR_LIT>", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "RCurly", ")", ")", "return", "ErrorOperand", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "Expected } at this point", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "{sae}", "<STR_LIT>", ",", "consumedToken", ")", ";", "}", "return", "ErrorOperand", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "unknown token in expression", "<STR_LIT>", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	614,505	[ "let", "Uses", "=", "[", "USR", "]", ";" ]	[ "def", "F2_sffma_lib", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_a58fd5cc", ",", "TypeM", ">", ",", "Enc_2ae154", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";" ]
LLVM	R600	TD	next_suggestion	GPU	614,506	[ "}" ]	[ "def", "InterpSlot", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
GCC	rs6000	CPP	program_repair	CPU	614,507	[ "<FIXS>", "rs6000_expand_unop_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "exp", ",", "rtx", "target", ")", "<FIXE>", "<FIXS>", "tree", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "<FIXE>" ]	[ "}", ";", "static", "rtx", "<BUGS>", "rs6000_expand_unop_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "arglist", ",", "rtx", "target", ")", "<BUGE>", "{", "rtx", "pat", ";", "<BUGS>", "tree", "arg0", "=", "TREE_VALUE", "(", "arglist", ")", ";", "<BUGE>", "rtx", "op0", "=", "expand_normal", "(", "arg0", ")", ";", "enum", "machine_mode", "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "enum", "machine_mode", "mode0", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";" ]
LLVM	PIC16	CPP	stmt_completion	MPU	614,508	[ "+", "<STR_LIT>", "#", "<STR_LIT>", ";" ]	[ "static", "std", "::", "string", "getCodeSectionName", "(", "const", "std", "::", "string", "&", "Func", ")", "{", "std", "::", "string", "Func1", "=", "addPrefix", "(", "Func", ")", ";", "std", "::", "string", "tag", "=", "getTagName", "(", "CODE_SECTION", ")", ";", "return", "Func1", "+", "tag" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	614,509	[ ";" ]	[ "if", "(", "expect", "(", "AsmToken", "::", "RParen", ",", "<STR_LIT>", ")", "<STR_LIT>", ")", ")", "return", "true", ";", "if", "(", "expect", "(", "AsmToken", "::", "MinusGreater", ",", "<STR_LIT>", "->", "<STR_LIT>", ")", ")", "return", "true", ";", "if", "(", "expect", "(", "AsmToken", "::", "LParen", ",", "<STR_LIT>", "(", "<STR_LIT>", ")", ")", "return", "true", ";", "if", "(", "parseRegTypeList", "(", "Signature", "->", "Returns", ")", ")", "return", "true", ";", "if", "(", "expect", "(", "AsmToken", "::", "RParen", ",", "<STR_LIT>", ")", "<STR_LIT>", ")", ")", "return", "true", ";", "return", "false" ]
LLVM	X86	TD	stmt_completion	CPU	614,510	[ "I", ">", "(", "OpcPrefix", "#", "DQrm", ")", "addr", ":", "$", "src", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v2i64", "(", "ExtOp", "(", "bc_v4i32", "(", "loadv2i64", "addr", ":", "$", "src", ")", ")", ")", ")", ",", "(", "!", "cast", "<" ]
LLVM	ARM	CPP	next_suggestion	CPU	614,511	[ "}" ]	[ "case", "ARM", "::", "VLDRS", ":", "case", "ARM", "::", "FCONSTS", ":", "case", "ARM", "::", "VMOVSR", ":", "case", "ARM", "::", "VMOVv8i8", ":", "case", "ARM", "::", "VMOVv4i16", ":", "case", "ARM", "::", "VMOVv2i32", ":", "case", "ARM", "::", "VMOVv2f32", ":", "case", "ARM", "::", "VMOVv1i64", ":", "UseOp", "=", "MI", ".", "findRegisterUseOperandIdx", "(", "Reg", ",", "false", ",", "TRI", ")", ";", "break", ";", "case", "ARM", "::", "VLD1LNd32", ":", "UseOp", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "return", "<NUM_LIT>", ";", "}", "if", "(", "UseOp", "!=", "-", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "UseOp", ")", ".", "readsReg", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "if", "(", "!", "MO", ".", "getSubReg", "(", ")", "\|\|", "MI", ".", "readsVirtualRegister", "(", "Reg", ")", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "ARM", "::", "SPRRegClass", ".", "contains", "(", "Reg", ")", ")", "{", "unsigned", "DReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", "ARM", "::", "ssub_0", ",", "&", "ARM", "::", "DPRRegClass", ")", ";", "if", "(", "!", "DReg", "\|\|", "!", "MI", ".", "definesRegister", "(", "DReg", ",", "TRI", ")", ")", "return", "<NUM_LIT>", ";" ]
LLVM	R600	CPP	code_generation	GPU	614,512	[ "bool", "R600InstrInfo", "::", "isPredicable", "(", "MachineInstr", "", "MI", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "KILLGT", ")", "{", "return", "false", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "CF_ALU", ")", "{", "if", "(", "MI", "->", "getParent", "(", ")", "->", "begin", "(", ")", "!=", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", "\|\|", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "return", "true", ";", "}", "else", "if", "(", "isVector", "(", "", "MI", ")", ")", "{", "return", "false", ";", "}", "else", "{", "return", "AMDGPUInstrInfo", "::", "isPredicable", "(", "MI", ")", ";", "}", "}" ]	[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]
GCC	arm	MD	stmt_completion	CPU	614,513	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>" ]
LLVM	AArch64	CPP	next_suggestion	CPU	614,514	[ "case", "Intrinsic", "::", "aarch64_sve_uunpkhi", ":" ]	[ "switch", "(", "IID", ")", "{", "default", ":", "break", ";", "case", "Intrinsic", "::", "aarch64_sve_convert_from_svbool", ":", "return", "instCombineConvertFromSVBool", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_dup", ":", "return", "instCombineSVEDup", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_dup_x", ":", "return", "instCombineSVEDupX", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_cmpne", ":", "case", "Intrinsic", "::", "aarch64_sve_cmpne_wide", ":", "return", "instCombineSVECmpNE", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_rdffr", ":", "return", "instCombineRDFFR", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_lasta", ":", "case", "Intrinsic", "::", "aarch64_sve_lastb", ":", "return", "instCombineSVELast", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_cntd", ":", "return", "instCombineSVECntElts", "(", "IC", ",", "II", ",", "<NUM_LIT>", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_cntw", ":", "return", "instCombineSVECntElts", "(", "IC", ",", "II", ",", "<NUM_LIT>", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_cnth", ":", "return", "instCombineSVECntElts", "(", "IC", ",", "II", ",", "<NUM_LIT>", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_cntb", ":", "return", "instCombineSVECntElts", "(", "IC", ",", "II", ",", "<NUM_LIT>", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_ptest_any", ":", "case", "Intrinsic", "::", "aarch64_sve_ptest_first", ":", "case", "Intrinsic", "::", "aarch64_sve_ptest_last", ":", "return", "instCombineSVEPTest", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_mul", ":", "case", "Intrinsic", "::", "aarch64_sve_fmul", ":", "return", "instCombineSVEVectorMul", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_fadd", ":", "case", "Intrinsic", "::", "aarch64_sve_fsub", ":", "return", "instCombineSVEVectorBinOp", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_tbl", ":", "return", "instCombineSVETBL", "(", "IC", ",", "II", ")", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	614,515	[ "(", ")", ")", ";" ]	[ "RegisterAsmPrinter", "<", "AArch64AsmPrinter", ">", "X", "(", "getTheAArch64leTarget", "(", ")", ")", ";", "RegisterAsmPrinter", "<", "AArch64AsmPrinter", ">", "Y", "(", "getTheAArch64beTarget", "(", ")", ")", ";", "RegisterAsmPrinter", "<", "AArch64AsmPrinter", ">", "Z", "(", "getTheARM64Target" ]
LLVM	Hexagon	TD	next_suggestion	DSP	614,516	[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]	[ "def", "A2_psubt", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", "TypeALU32_3op", ">", ",", "Enc_9b0bc1", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	614,517	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	614,518	[ "<STR_LIT>", ")" ]	[ "(", "define_register_constraint", "<STR_LIT>", "<STR_LIT>" ]
LLVM	SPIRV	TD	stmt_completion	Virtual ISA	614,519	[ "TYPE", ":", "$", "imageType", ")", ",", "<STR_LIT>", ">", ";" ]	[ "def", "OpTypeSampledImage", ":", "Op", "<", "<NUM_LIT>", ",", "(", "outs", "TYPE", ":", "$", "res", ")", ",", "(", "ins" ]
LLVM	Hexagon	TD	next_suggestion	DSP	614,520	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	R600	CPP	next_suggestion	GPU	614,521	[ "}" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "default", ":", "return", "<NUM_LIT>", ";" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	614,522	[ "let", "ParserMatchClass", "=", "RhazRsAsmOperand", ";" ]	[ "def", "RhazRsOp", ":", "Operand", "<", "i8", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
GCC	mt	CPP	next_suggestion	CPU	614,523	[ "}" ]	[ "if", "(", "GET_CODE", "(", "addr", ")", "==", "AND", "&&", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "-", "<NUM_LIT>", ")", "mt_print_operand_simple_address", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ";", "else", "mt_print_operand_simple_address", "(", "file", ",", "addr", ")", ";" ]
GCC	tilepro	MD	stmt_completion	VLIW	614,524	[ ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ss_minus", ":", "SI", "(", "match_operand" ]
GCC	aarch64	MD	stmt_completion	CPU	614,525	[ "operands", "[", "<NUM_LIT>", "]" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "PRED_ALL", "[", "(", "match_operand", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "PRED_ALL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "SVE_PITER", ")", "]", "UNSPEC_PTEST", ")", ")", "(", "clobber", "(", "match_scratch", ":", "PRED_ALL", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=" ]
LLVM	Mips	CPP	stmt_completion	CPU	614,526	[ ";" ]	[ "unsigned", "Wt", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "Mips", "::", "MSA128WRegClass", ")", ";", "BuildMI", "(", "", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "SPLATI_W", ")", ",", "Wt", ")", ".", "addReg", "(", "Ws", ")", ".", "addImm", "(", "Lane", ")", ";", "BuildMI", "(", "", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "COPY", ")", ",", "Fd", ")", ".", "addReg", "(", "Wt", ",", "<NUM_LIT>", ",", "Mips", "::", "sub_lo", ")", ";", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "BB" ]
LLVM	AArch64	CPP	next_suggestion	CPU	614,527	[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "ExtVec", ",", "HiVec0", ")", ";" ]	[ "unsigned", "NumElts", "=", "Op1VT", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "Vec0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Vec1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Idx", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstantSDNode", "", "CIdx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Idx", ")", ";", "if", "(", "!", "CIdx", ")", "return", "SDValue", "(", ")", ";", "unsigned", "IdxVal", "=", "CIdx", "->", "getZExtValue", "(", ")", ";", "if", "(", "Op0VT", ".", "getVectorNumElements", "(", ")", "!=", "(", "Op1VT", ".", "getVectorNumElements", "(", ")", "", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "WideVT", "=", "Op1VT", ".", "widenIntegerVectorElementType", "(", "*", "(", "DAG", ".", "getContext", "(", ")", ")", ")", ";", "SDValue", "ExtVec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "DL", ",", "WideVT", ",", "Vec1", ")", ";", "if", "(", "IdxVal", "==", "<NUM_LIT>", ")", "{", "SDValue", "HiVec0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "WideVT", ",", "Vec0", ")", ";" ]
LLVM	CellSPU	CPP	program_repair	MPU	614,528	[ "<FIXS>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "assert", "(", "MI", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "invalid SPU OR<type>_<vec> instruction!", "<STR_LIT>", ")", ";", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "sourceReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "destReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "return", "true", ";", "}", "break", ";", "}", "<FIXE>" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGS>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGE>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
GCC	aarch64	CPP	next_suggestion	CPU	614,529	[ "if", "(", "actual", "!=", "value0", "&&", "actual", "!=", "value1", "&&", "actual", "!=", "value2", "&&", "actual", "!=", "value3", ")", "{" ]	[ "bool", "function_checker", "::", "require_immediate_one_of", "(", "unsigned", "int", "rel_argno", ",", "HOST_WIDE_INT", "value0", ",", "HOST_WIDE_INT", "value1", ",", "HOST_WIDE_INT", "value2", ",", "HOST_WIDE_INT", "value3", ")", "{", "unsigned", "int", "argno", "=", "m_base_arg", "+", "rel_argno", ";", "if", "(", "!", "argument_exists_p", "(", "argno", ")", ")", "return", "true", ";", "HOST_WIDE_INT", "actual", ";", "if", "(", "!", "require_immediate", "(", "argno", ",", "actual", ")", ")", "return", "false", ";" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	614,530	[ ")", ")", "return", "false", ";" ]	[ "bool", "PPCFrameLowering", "::", "needsFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getFnAttributes", "(", ")", ".", "hasAttribute", "(", "Attributes", "::", "Naked" ]
GCC	msp430	MD	next_suggestion	MPU	614,531	[ ")" ]	[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
GCC	arm	CPP	stmt_completion	CPU	614,532	[ "<STR_LIT>", "__fp16", "<STR_LIT>", ")", ";" ]	[ "static", "void", "arm_init_fp16_builtins", "(", "void", ")", "{", "tree", "fp16_type", "=", "make_node", "(", "REAL_TYPE", ")", ";", "TYPE_PRECISION", "(", "fp16_type", ")", "=", "<NUM_LIT>", ";", "layout_type", "(", "fp16_type", ")", ";", "(", "*", "lang_hooks", ".", "types", ".", "register_builtin_type", ")", "(", "fp16_type", "," ]
LLVM	ARM	CPP	next_suggestion	CPU	614,533	[ "return", "false", ";" ]	[ "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "ISD", "::", "FrameIndex", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "MVT", "::", "i32", ")", ";", "return", "true", ";", "}", "}" ]
GCC	h8300	MD	stmt_completion	MPU	614,534	[ ")", "]", ")" ]	[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC	rx	CPP	stmt_completion	CPU	614,535	[ "return", "SYMBOL_REF_SMALL_P", "(", "op", ")", ";" ]	[ "if", "(", "GET_CODE", "(", "op", ")", "==", "SYMBOL_REF", ")" ]
GCC	arm	CPP	stmt_completion	CPU	614,536	[ "insn", ")", ";" ]	[ "enum", "attr_cirrus", "attr", ";", "if", "(", "!", "insn", "\|\|", "GET_CODE", "(", "insn", ")", "!=", "INSN", "\|\|", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "USE", "\|\|", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "CLOBBER", ")", "return", "<NUM_LIT>", ";", "attr", "=", "get_attr_cirrus", "(" ]
GCC	sh	MD	program_repair	CPU	614,537	[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "(", "ltu", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	i386	CPP	stmt_completion	CPU	614,538	[ "_", "U", ",", "const", "int", "_", "_", "R", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m512h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask3_fmaddsub_round_ph", "(", "_", "_", "m512h", "_", "_", "A", ",", "_", "_", "m512h", "_", "_", "B", ",", "_", "_", "m512h", "_", "_", "C", ",", "_", "_", "mmask32", "_" ]
LLVM	Xtensa	CPP	stmt_completion	MPU	614,539	[ ")", "&&", "<STR_LIT>", "Invalid kind!", "<STR_LIT>", ")", ";" ]	[ "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	614,540	[ ".", "getReg", "(", ")", ")", ";" ]	[ "}", "}", "for", "(", "unsigned", "Reg", ":", "RemainderLiveRegs", ")", "{", "if", "(", "MRI", ".", "isAllocatable", "(", "Reg", ")", ")", "RemainderBB", ".", "addLiveIn", "(", "Reg", ")", ";", "}", "const", "MachineOperand", "*", "Src", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "src", ")", ";", "if", "(", "!", "Src", "->", "isUndef", "(", ")", ")", "LoopBB", ".", "addLiveIn", "(", "Src", "->", "getReg", "(", ")", ")", ";", "if", "(", "!", "IdxReg", ".", "isUndef", "(", ")", ")", "LoopBB", ".", "addLiveIn", "(", "IdxReg" ]
LLVM	X86	CPP	program_repair	CPU	614,541	[ "<FIXS>", "<FIXE>", "<FIXS>", "SDVTList", "VTs", "=", "CurDAG", "->", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ";", "CNode", "=", "CurDAG", "->", "getMachineNode", "(", "MOpc", ",", "dl", ",", "VTs", ",", "Ops", ")", ";", "Chain", "=", "SDValue", "(", "CNode", ",", "<NUM_LIT>", ")", ";", "InFlag", "=", "SDValue", "(", "CNode", ",", "<NUM_LIT>", ")", ";", "<FIXE>" ]	[ "SDValue", "InFlag", "=", "CurDAG", "->", "getCopyToReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "dl", ",", "SrcReg", ",", "N0", ",", "SDValue", "(", ")", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "<BUGS>", "SDValue", "ResHi", ",", "ResLo", ";", "<BUGE>", "if", "(", "foldedLoad", ")", "{", "SDValue", "Chain", ";", "MachineSDNode", "*", "CNode", "=", "nullptr", ";", "SDValue", "Ops", "[", "]", "=", "{", "Tmp0", ",", "Tmp1", ",", "Tmp2", ",", "Tmp3", ",", "Tmp4", ",", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "InFlag", "}", ";", "<BUGS>", "if", "(", "MOpc", "==", "X86", "::", "MULX32rm", "\|\|", "MOpc", "==", "X86", "::", "MULX64rm", ")", "{", "SDVTList", "VTs", "=", "CurDAG", "->", "getVTList", "(", "NVT", ",", "NVT", ",", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ";", "CNode", "=", "CurDAG", "->", "getMachineNode", "(", "MOpc", ",", "dl", ",", "VTs", ",", "Ops", ")", ";", "ResHi", "=", "SDValue", "(", "CNode", ",", "<NUM_LIT>", ")", ";", "ResLo", "=", "SDValue", "(", "CNode", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "SDValue", "(", "CNode", ",", "<NUM_LIT>", ")", ";", "InFlag", "=", "SDValue", "(", "CNode", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "SDVTList", "VTs", "=", "CurDAG", "->", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ";", "CNode", "=", "CurDAG", "->", "getMachineNode", "(", "MOpc", ",", "dl", ",", "VTs", ",", "Ops", ")", ";", "Chain", "=", "SDValue", "(", "CNode", ",", "<NUM_LIT>", ")", ";", "InFlag", "=", "SDValue", "(", "CNode", ",", "<NUM_LIT>", ")", ";", "}", "<BUGE>", "ReplaceUses", "(", "N1", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Chain", ")", ";" ]
GCC	avr	CPP	program_repair	MPU	614,542	[ "<FIXS>", "rtx_insn", "", "fp_plus_insns", "=", "get_insns", "(", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "rtx_insn", "", "sp_plus_insns", "=", "get_insns", "(", ")", ";", "<FIXE>" ]	[ "emit_insn", "(", "gen_movhi_sp_r", "(", "stack_pointer_rtx", ",", "fp", ",", "GEN_INT", "(", "irq_state", ")", ")", ")", ";", "<BUGS>", "fp_plus_insns", "=", "get_insns", "(", ")", ";", "<BUGE>", "end_sequence", "(", ")", ";", "if", "(", "avr_sp_immediate_operand", "(", "gen_int_mode", "(", "size", ",", "HImode", ")", ",", "HImode", ")", ")", "{", "<BUGS>", "rtx_insn", "*", "sp_plus_insns", ";", "<BUGE>", "start_sequence", "(", ")", ";", "emit_move_insn", "(", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "size", ")", ")", ";", "<BUGS>", "sp_plus_insns", "=", "get_insns", "(", ")", ";", "<BUGE>", "end_sequence", "(", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	614,543	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
LLVM	Sparc	CPP	stmt_completion	CPU	614,544	[ "(", "Word", ")", ";" ]	[ "void", "SparcCodeEmitter", "::", "emitWord", "(", "unsigned", "Word", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", " 0x", "<STR_LIT>", ";", "errs", "(", ")", ".", "write_hex", "(", "Word", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "MCE", ".", "emitWordBE" ]
GCC	aarch64	CPP	next_suggestion	CPU	614,545	[ "}" ]	[ "static", "void", "aarch64_init_fp16_types", "(", "void", ")", "{", "aarch64_fp16_type_node", "=", "make_node", "(", "REAL_TYPE", ")", ";", "TYPE_PRECISION", "(", "aarch64_fp16_type_node", ")", "=", "<NUM_LIT>", ";", "layout_type", "(", "aarch64_fp16_type_node", ")", ";", "(", "*", "lang_hooks", ".", "types", ".", "register_builtin_type", ")", "(", "aarch64_fp16_type_node", ",", "<STR_LIT>", "__fp16", "<STR_LIT>", ")", ";", "aarch64_fp16_ptr_type_node", "=", "build_pointer_type", "(", "aarch64_fp16_type_node", ")", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	614,546	[ ";" ]	[ "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "BO", "=", "dyn_cast", "<", "BinaryWithFlagsSDNode", ">", "(", "Op", ")", ")", "return", "BO", "->", "Flags", ".", "hasNoSignedZeros", "(", ")", ";", "return", "false" ]
LLVM	ARM64	TD	stmt_completion	CPU	614,547	[ "<", "FPR64", ">", ";" ]	[ "def", "LDRDpost_isel", ":", "LoadPostIdxPseudo" ]
GCC	aarch64	MD	next_suggestion	CPU	614,548	[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	614,549	[ "}" ]	[ "if", "(", "HexagonMCInstrInfo", "::", "isOuterLoop", "(", "MCB", ")", ")", "{", "assert", "(", "!", "Duplex", ")", ";", "assert", "(", "Instruction", "!=", "Last", ")", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "}", "if", "(", "Duplex", ")", "{", "assert", "(", "Instruction", "==", "Last", ")", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
GCC	m32c	MD	stmt_completion	MPU	614,550	[ ")" ]	[ "<STR_LIT>", "(", "match_test", "<STR_LIT>", ")" ]
GCC	aarch64	MD	next_suggestion	CPU	614,551	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]	[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AArch64	CPP	next_suggestion	CPU	614,552	[ "if", "(", "Value", ">=", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "fixup value out of range", "<STR_LIT>", ")", ";" ]	[ "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown fixup kind!", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "SignedValue", ">", "<NUM_LIT>", "\|\|", "SignedValue", "<", "-", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "fixup value out of range", "<STR_LIT>", ")", ";", "return", "AdrImmBits", "(", "Value", "&", "<NUM_LIT>", "ULL", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "assert", "(", "!", "IsResolved", ")", ";", "if", "(", "TheTriple", ".", "isOSBinFormatCOFF", "(", ")", ")", "return", "AdrImmBits", "(", "Value", "&", "<NUM_LIT>", "ULL", ")", ";", "return", "AdrImmBits", "(", "(", "Value", "&", "<NUM_LIT>", "ULL", ")", ">>", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "SignedValue", ">", "<NUM_LIT>", "\|\|", "SignedValue", "<", "-", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "fixup value out of range", "<STR_LIT>", ")", ";", "if", "(", "Value", "&", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "fixup not sufficiently aligned", "<STR_LIT>", ")", ";", "return", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "TheTriple", ".", "isOSBinFormatCOFF", "(", ")", "&&", "!", "IsResolved", ")", "Value", "&=", "<NUM_LIT>", ";", "if", "(", "Value", ">=", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "fixup value out of range", "<STR_LIT>", ")", ";", "return", "Value", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "TheTriple", ".", "isOSBinFormatCOFF", "(", ")", "&&", "!", "IsResolved", ")", "Value", "&=", "<NUM_LIT>", ";", "if", "(", "Value", ">=", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "fixup value out of range", "<STR_LIT>", ")", ";", "if", "(", "Value", "&", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "fixup must be 2-byte aligned", "<STR_LIT>", ")", ";", "return", "Value", ">>", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "TheTriple", ".", "isOSBinFormatCOFF", "(", ")", "&&", "!", "IsResolved", ")", "Value", "&=", "<NUM_LIT>", ";", "if", "(", "Value", ">=", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "fixup value out of range", "<STR_LIT>", ")", ";", "if", "(", "Value", "&", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "fixup must be 4-byte aligned", "<STR_LIT>", ")", ";", "return", "Value", ">>", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "TheTriple", ".", "isOSBinFormatCOFF", "(", ")", "&&", "!", "IsResolved", ")", "Value", "&=", "<NUM_LIT>", ";", "if", "(", "Value", ">=", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "fixup value out of range", "<STR_LIT>", ")", ";", "if", "(", "Value", "&", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "fixup must be 8-byte aligned", "<STR_LIT>", ")", ";", "return", "Value", ">>", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "TheTriple", ".", "isOSBinFormatCOFF", "(", ")", "&&", "!", "IsResolved", ")", "Value", "&=", "<NUM_LIT>", ";" ]
LLVM	R600	TD	next_suggestion	GPU	614,553	[ "}" ]	[ "let", "CF_CONST", "=", "<NUM_LIT>", ";", "let", "VALID_PIXEL_MODE", "=", "<NUM_LIT>", ";", "let", "COND", "=", "<NUM_LIT>", ";", "let", "END_OF_PROGRAM", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Word0", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Word1", ";" ]
LLVM	CSKY	CPP	code_generation	CPU	614,554	[ "void", "CSKYAsmBackend", "::", "relaxInstruction", "(", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "MCInst", "Res", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "LLVM_DEBUG", "(", "Inst", ".", "dump", "(", ")", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", "Opcode not expected!", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Res", ".", "setOpcode", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Res", ".", "setOpcode", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Res", ".", "setOpcode", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Res", ".", "setOpcode", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Res", ".", "setOpcode", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Res", ".", "setOpcode", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "unsigned", "opcode", ";", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", ")", "opcode", "=", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "opcode", "=", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "Res", ".", "setOpcode", "(", "opcode", ")", ";", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "Inst", "=", "std", "::", "move", "(", "Res", ")", ";", "}" ]	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]
LLVM	AArch64	TD	program_repair	CPU	614,555	[ "<FIXS>", "def", "_imm", ":", "Operand", "i32", ">", "{", "<FIXE>" ]	[ "let", "ParserMethod", "=", "<STR_LIT>", ";", "}", "<BUGS>", "def", "_imm", ":", "Operand", "i32", ">", "{", "<BUGE>", "let", "ParserMatchClass", "=", "!", "cast", "AsmOperandClass", ">", "(", "prefix", "#", "<STR_LIT>", ")", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]
LLVM	WebAssembly	CPP	program_repair	Virtual ISA	614,556	[ "<FIXS>", "for", "(", "auto", "*", "Pred", ":", "MBB", "->", "predecessors", "(", ")", ")", "if", "(", "!", "CatchRetBBs", ".", "count", "(", "Pred", ")", ")", "WL", ".", "push_back", "(", "Pred", ")", ";", "<FIXE>" ]	[ "}", "if", "(", "MBB", "==", "&", "MF", "->", "front", "(", ")", ")", "return", "nullptr", ";", "<BUGS>", "WL", ".", "append", "(", "MBB", "->", "pred_begin", "(", ")", ",", "MBB", "->", "pred_end", "(", ")", ")", ";", "<BUGE>", "}", "return", "EHPad", ";", "}" ]
LLVM	AArch64	TD	stmt_completion	CPU	614,557	[ ",", "USHLLvvi_4H", ",", "VPR128", ",", "VPR64", ">", ";" ]	[ "def", "UXTLvv_4H", ":", "NeonI_ext_len_alias", "<", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>" ]
LLVM	AArch64	TD	stmt_completion	CPU	614,558	[ ",", "(", "instregex", "<STR_LIT>", ")", ">", ";" ]	[ "def", ":", "InstRW", "<", "[", "KryoWrite_2cyc_XY_noRSV_239ln", "]" ]
GCC	nds32	CPP	next_suggestion	CPU	614,559	[ "src", "=", "nds32_legitimize_ict_address", "(", "src", ")", ";" ]	[ "void", "nds32_expand_ict_move", "(", "rtx", "*", "operands", ")", "{", "rtx", "src", "=", "operands", "[", "<NUM_LIT>", "]", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	614,560	[ "++", "InsPt", ")", "{" ]	[ "BasicBlock", "::", "iterator", "InsPt", "=", "BB", ".", "getFirstInsertionPt", "(", ")", ";", "for", "(", "BasicBlock", "::", "iterator", "E", "=", "BB", ".", "end", "(", ")", ";", "InsPt", "!=", "E", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	614,561	[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]	[ "def", "J4_tstbit0_fp0_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_2332b92e", ",", "TypeCJ", ">", ",", "Enc_ad1c74", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";" ]
GCC	arm	CPP	stmt_completion	CPU	614,562	[ "a", ")", ";" ]	[ "vld1q_dup_s8", "(", "const", "int8_t", "", "_", "_", "a", ")", "{", "return", "(", "int8x16_t", ")", "_", "_", "builtin_neon_vld1_dupv16qi", "(", "(", "const", "_", "_", "builtin_neon_qi", "", ")", "_", "_" ]
LLVM	ARM	TD	next_suggestion	CPU	614,563	[ "}" ]	[ "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
LLVM	AAP	CPP	stmt_completion	MPU	614,564	[ "(", ")", ")", ";" ]	[ "bool", "isMemSrc10", "(", ")", "const", "{", "if", "(", "Kind", "!=", "MemSrc", "\|\|", "Mem", ".", "WithPreDec", "\|\|", "Mem", ".", "WithPostInc", ")", "{", "return", "false", ";", "}", "return", "isOff10", "(", "getMemSrcImm" ]
GCC	h8300	MD	stmt_completion	MPU	614,565	[ ")", ")", "]", ")", "]", ")" ]	[ "(", "zero_extract", ":", "SI", "(", "xor", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "CC_REG" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	614,566	[ ";" ]	[ "for", "(", "auto", "I", ":", "Masks", ")", "OS", "<<", "'", "'", "<<", "PrintReg", "(", "I", ".", "first", ",", "&", "TRI", ")", "<<", "PrintLaneMaskOpt", "(", "I", ".", "second", ")", ";", "OS", "<<", "<STR_LIT>", " }", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	program_repair	GPU	614,567	[ "<FIXS>", "AMDGPUAsmVariants", "::", "SDWA", ",", "AMDGPUAsmVariants", "::", "SDWA9", ",", "AMDGPUAsmVariants", "::", "DPP", ",", "AMDGPUAsmVariants", "::", "VOP3_DPP", "<FIXE>" ]	[ "static", "ArrayRef", "unsigned", ">", "getAllVariants", "(", ")", "{", "static", "const", "unsigned", "Variants", "[", "]", "=", "{", "AMDGPUAsmVariants", "::", "DEFAULT", ",", "AMDGPUAsmVariants", "::", "VOP3", ",", "<BUGS>", "AMDGPUAsmVariants", "::", "SDWA", ",", "AMDGPUAsmVariants", "::", "SDWA9", ",", "AMDGPUAsmVariants", "::", "DPP", "<BUGE>", "}", ";", "return", "makeArrayRef", "(", "Variants", ")", ";" ]
GCC	arm	CPP	stmt_completion	CPU	614,568	[ "_", "a", ";" ]	[ "return", "(", "poly128_t", ")", "_" ]
LLVM	AArch64	CPP	stmt_completion	CPU	614,569	[ "None", ")", ")", ";" ]	[ "void", "AArch64PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "EnableSVEIntrinsicOpts", "&&", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", ")", "addPass", "(", "createSVEIntrinsicOptsPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", "createCFGSimplificationPass", "(", "SimplifyCFGOptions", "(", ")", ".", "forwardSwitchCondToPhi", "(", "true", ")", ".", "convertSwitchToLookupTable", "(", "true", ")", ".", "needCanonicalLoops", "(", "false", ")", ".", "hoistCommonInsts", "(", "true", ")", ".", "sinkCommonInsts", "(", "true", ")", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "EnableLoopDataPrefetch", ")", "addPass", "(", "createLoopDataPrefetchPass", "(", ")", ")", ";", "if", "(", "EnableFalkorHWPFFix", ")", "addPass", "(", "createFalkorMarkStridedAccessesPass", "(", ")", ")", ";", "}", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "addPass", "(", "createAArch64StackTaggingPass", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::" ]
GCC	i386	CPP	stmt_completion	CPU	614,570	[ "A", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ")", ";" ]	[ "_", "_", "builtin_ia32_compressstoresf512_mask", "(", "(", "_", "_", "v16sf", "*", ")", "_", "_", "P", ",", "(", "_", "_", "v16sf", ")", "_", "_" ]
LLVM	ARM64	CPP	next_suggestion	CPU	614,571	[ "}" ]	[ "unsigned", "BitWidth", "=", "VT", ".", "getSizeInBits", "(", ")", "-", "NumberOfIgnoredHighBits", ";", "APInt", "SignificantDstMask", "=", "APInt", "(", "BitWidth", ",", "DstMask", ")", ";", "APInt", "SignificantBitsToBeInserted", "=", "BitsToBeInserted", ".", "zextOrTrunc", "(", "BitWidth", ")", ";", "return", "(", "SignificantDstMask", "&", "SignificantBitsToBeInserted", ")", "==", "<NUM_LIT>", "&&", "(", "SignificantDstMask", "\|", "SignificantBitsToBeInserted", ")", ".", "isAllOnesValue", "(", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	614,572	[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_sxtb", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_57890846", ",", "TypeALU32_2op", ">", ",", "Enc_5e2823", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	614,573	[ "get", "(", "Ctx", ",", "<STR_LIT>", "amdgpu-no-agpr", "<STR_LIT>", ")", "}", ")", ";" ]	[ "ChangeStatus", "manifest", "(", "Attributor", "&", "A", ")", "override", "{", "if", "(", "!", "getAssumed", "(", ")", ")", "return", "ChangeStatus", "::", "UNCHANGED", ";", "LLVMContext", "&", "Ctx", "=", "getAssociatedFunction", "(", ")", "->", "getContext", "(", ")", ";", "return", "A", ".", "manifestAttrs", "(", "getIRPosition", "(", ")", ",", "{", "Attribute", "::" ]
GCC	c6x	CPP	next_suggestion	VLIW	614,574	[ "return", "gen_rtx_PARALLEL", "(", "arg", ".", "mode", ",", "vec", ")", ";" ]	[ "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "if", "(", "cum", "->", "count", ">=", "cum", "->", "nregs", ")", "return", "NULL_RTX", ";", "if", "(", "tree", "type", "=", "arg", ".", "type", ")", "{", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "if", "(", "TARGET_BIG_ENDIAN", "&&", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "{", "if", "(", "size", ">", "<NUM_LIT>", ")", "{", "rtx", "reg1", "=", "gen_rtx_REG", "(", "SImode", ",", "argument_registers", "[", "cum", "->", "count", "]", "+", "<NUM_LIT>", ")", ";", "rtx", "reg2", "=", "gen_rtx_REG", "(", "SImode", ",", "argument_registers", "[", "cum", "->", "count", "]", ")", ";", "rtvec", "vec", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "reg1", ",", "const0_rtx", ")", ",", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "reg2", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";" ]
LLVM	DLX	CPP	stmt_completion	CPU	614,575	[ "(", ")", ";" ]	[ "static", "bool", "isPostIncrementForm", "(", "const", "MCInst", "*", "MI", ",", "int", "AddOffset", ")", "{", "unsigned", "AluCode", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm" ]
LLVM	AArch64	CPP	next_suggestion	CPU	614,576	[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "VT", ",", "Data", ",", "ShiftAmount", ")", ";" ]	[ "if", "(", "!", "C", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "Data", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "APInt", "DataMask", "=", "getMaskOfPotentiallySetBits", "(", "Data", ")", ";", "APInt", "SrlAmount", "=", "C", "->", "getAPIntValue", "(", ")", ";", "if", "(", "ShlAmount", ".", "uge", "(", "SrlAmount", ")", ")", "{", "APInt", "Diff", "=", "ShlAmount", "-", "SrlAmount", ";", "if", "(", "(", "DataMask", ".", "lshr", "(", "SrlAmount", ")", "<<", "ShlAmount", ")", "==", "(", "DataMask", "<<", "Diff", ")", ")", "{", "SDValue", "ShiftAmount", "=", "DAG", ".", "getConstant", "(", "Diff", ",", "DL", ",", "MVT", "::", "i64", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	614,577	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rdd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rdd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	Patmos	CPP	stmt_completion	VLIW	614,578	[ "const", "SPIMPL_NOEXCEPT", "{" ]	[ "const", "typename", "std", "::", "remove_reference", "<", "delete", "r_type", ">", "::", "type", "&", "get_deleter", "(", ")" ]
GCC	mt	CPP	next_suggestion	CPU	614,579	[ "insn", "=", "emit_insn", "(", "gen_subsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "size_rtx", ")", ")", ";" ]	[ "frame_size", "=", "current_frame_info", ".", "total_size", ";", "if", "(", "CONST_OK_FOR_LETTER_P", "(", "frame_size", ",", "'", "O", "'", ")", ")", "size_rtx", "=", "GEN_INT", "(", "frame_size", ")", ";", "else", "{", "gcc_assert", "(", "!", "interrupt_handler", ")", ";", "size_rtx", "=", "gen_rtx_REG", "(", "SImode", ",", "GPR_R9", ")", ";", "insn", "=", "emit_move_insn", "(", "size_rtx", ",", "GEN_INT", "(", "frame_size", "&", "<NUM_LIT>", ")", ")", ";", "insn", "=", "emit_insn", "(", "gen_iorsi3", "(", "size_rtx", ",", "size_rtx", ",", "GEN_INT", "(", "frame_size", "&", "<NUM_LIT>", ")", ")", ")", ";", "}", "if", "(", "frame_size", ")", "{" ]
LLVM	Hexagon	TD	stmt_completion	DSP	614,580	[ "<NUM_LIT>", ";" ]	[ "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=" ]
GCC	powerpcspe	MD	stmt_completion	CPU	614,581	[ "<NUM_LIT>", ")" ]	[ "(", "if_then_else", ":", "SI", "(", "lt", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "-", "<NUM_LIT>", ")", "(", "if_then_else", "(", "gt", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	614,582	[ "return", "RegionSize", ";" ]	[ "m_pGOTPLT", "->", "applyAllGOTPLT", "(", "", "m_pPLT", ")", ";", "uint32_t", "", "buffer", "=", "reinterpret_cast", "<", "uint32_t", "", ">", "(", "pRegion", ".", "begin", "(", ")", ")", ";", "HexagonGOTEntry", "", "got", "=", "<NUM_LIT>", ";", "unsigned", "int", "EntrySize", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "uint64_t", "RegionSize", "=", "<NUM_LIT>", ";", "for", "(", "HexagonGOTPLT", "::", "iterator", "it", "=", "m_pGOTPLT", "->", "begin", "(", ")", ",", "ie", "=", "m_pGOTPLT", "->", "end", "(", ")", ";", "it", "!=", "ie", ";", "++", "it", ",", "++", "buffer", ")", "{", "got", "=", "&", "(", "llvm", "::", "cast", "<", "HexagonGOTEntry", ">", "(", "(", "", "it", ")", ")", ")", ";", "", "buffer", "=", "static_cast", "<", "uint32_t", ">", "(", "got", "->", "getValue", "(", ")", ")", ";", "RegionSize", "+=", "EntrySize", ";", "}" ]
LLVM	X86	CPP	program_repair	CPU	614,583	[ "<FIXS>", "TII", ".", "get", "(", "X86", "::", "AND8ri", ")", ",", "AndResult", ")", ".", "addReg", "(", "ValReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "ValReg", "=", "AndResult", ";", "<FIXE>" ]	[ "unsigned", "AndResult", "=", "createResultReg", "(", "&", "X86", "::", "GR8RegClass", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "<BUGS>", "TII", ".", "get", "(", "X86", "::", "AND8ri", ")", ",", "AndResult", ")", ".", "addReg", "(", "Val", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "Val", "=", "AndResult", ";", "<BUGE>", "}", "case", "MVT", "::", "i8", ":", "Opc", "=", "X86", "::", "MOV8mr", ";", "break", ";" ]
GCC	arm	MD	program_repair	CPU	614,584	[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]	[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")" ]
LLVM	ARM	TD	stmt_completion	CPU	614,585	[ "}", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
GCC	m68k	MD	next_suggestion	MPU	614,586	[ "return", "<STR_LIT>" ]	[ "(", "abs", ":", "FP", "(", "match_operand", ":", "FP", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "DATA_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", ")" ]
GCC	rs6000	MD	stmt_completion	CPU	614,587	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "unspec", ":", "SFDF", "[", "(", "match_operand", ":", "SFDF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_RSQRT", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr" ]
GCC	rs6000	MD	stmt_completion	CPU	614,588	[ ")", "]", ")" ]	[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "GPR", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "which_alternative", "=", "=", "<NUM_LIT>", ")", "return", "rs6000_insn_for_and_mask", "(", "<", "MODE", ">", "mode", ",", "operands", ",", "true", ")", "else", "return", "<STR_LIT>", "}", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "and", ":", "GPR", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "compare", ":", "CC", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	R600	CPP	next_suggestion	GPU	614,589	[ "SDValue", "Quotient_A_One", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "VT", ",", "Quotient", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ")", ";" ]	[ "SDValue", "RCP_S_E", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "DL", ",", "VT", ",", "RCP", ",", "E", ")", ";", "SDValue", "Tmp0", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "RCP_HI", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ",", "RCP_A_E", ",", "RCP_S_E", ",", "ISD", "::", "SETEQ", ")", ";", "SDValue", "Quotient", "=", "DAG", ".", "getNode", "(", "ISD", "::", "MULHU", ",", "DL", ",", "VT", ",", "Tmp0", ",", "Num", ")", ";", "SDValue", "Num_S_Remainder", "=", "DAG", ".", "getNode", "(", "ISD", "::", "MUL", ",", "DL", ",", "VT", ",", "Quotient", ",", "Den", ")", ";", "SDValue", "Remainder", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "DL", ",", "VT", ",", "Num", ",", "Num_S_Remainder", ")", ";", "SDValue", "Remainder_GE_Den", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "Remainder", ",", "Den", ",", "DAG", ".", "getConstant", "(", "-", "<NUM_LIT>", ",", "VT", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ",", "ISD", "::", "SETUGE", ")", ";", "SDValue", "Remainder_GE_Zero", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "Num", ",", "Num_S_Remainder", ",", "DAG", ".", "getConstant", "(", "-", "<NUM_LIT>", ",", "VT", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ",", "ISD", "::", "SETUGE", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "VT", ",", "Remainder_GE_Den", ",", "Remainder_GE_Zero", ")", ";" ]
GCC	ia64	CPP	next_suggestion	CPU	614,590	[ "case", "UNW_WHERE_PSPREL", ":" ]	[ "break", ";", "case", "UNW_WHERE_SPREL", ":", "addr", "=", "(", "void", "", ")", "(", "context", "->", "sp", "+", "rval", ")", ";", "break", ";", "case", "UNW_WHERE_PSPREL", ":", "addr", "=", "(", "void", "", ")", "(", "context", "->", "psp", "+", "rval", ")", ";", "break", ";", "default", ":", "abort", "(", ")", ";", "}", "switch", "(", "regno", ")", "{", "case", "UNW_REG_R2", ".", ".", ".", "UNW_REG_R31", ":", "context", "->", "ireg", "[", "regno", "-", "UNW_REG_R2", "]", ".", "loc", "=", "addr", ";", "switch", "(", "r", "->", "where", ")", "{", "case", "UNW_WHERE_GR", ":", "if", "(", "rval", ">=", "<NUM_LIT>", ")", "{", "context", "->", "ireg", "[", "regno", "-", "UNW_REG_R2", "]", ".", "nat", ".", "type", "=", "UNW_NAT_MEMSTK", ";", "context", "->", "ireg", "[", "regno", "-", "UNW_REG_R2", "]", ".", "nat", ".", "off", "=", "context", "->", "pri_unat_loc", "-", "(", "unsigned", "long", "*", ")", "addr", ";", "}", "else", "if", "(", "rval", ">=", "<NUM_LIT>", ")", "{", "context", "->", "ireg", "[", "regno", "-", "UNW_REG_R2", "]", ".", "nat", "=", "context", "->", "ireg", "[", "rval", "-", "<NUM_LIT>", "]", ".", "nat", ";", "}", "else", "if", "(", "rval", "==", "<NUM_LIT>", ")", "{", "context", "->", "ireg", "[", "regno", "-", "UNW_REG_R2", "]", ".", "nat", ".", "type", "=", "UNW_NAT_NONE", ";", "context", "->", "ireg", "[", "regno", "-", "UNW_REG_R2", "]", ".", "nat", ".", "off", "=", "<NUM_LIT>", ";", "}", "else", "abort", "(", ")", ";", "break", ";", "case", "UNW_WHERE_FR", ":", "context", "->", "ireg", "[", "regno", "-", "UNW_REG_R2", "]", ".", "nat", ".", "type", "=", "UNW_NAT_VAL", ";", "context", "->", "ireg", "[", "regno", "-", "UNW_REG_R2", "]", ".", "nat", ".", "off", "=", "<NUM_LIT>", ";", "break", ";", "case", "UNW_WHERE_BR", ":", "context", "->", "ireg", "[", "regno", "-", "UNW_REG_R2", "]", ".", "nat", ".", "type", "=", "UNW_NAT_NONE", ";", "context", "->", "ireg", "[", "regno", "-", "UNW_REG_R2", "]", ".", "nat", ".", "off", "=", "<NUM_LIT>", ";", "break", ";" ]
GCC	sparc	CPP	program_repair	CPU	614,591	[ "<FIXS>", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ")", "<FIXE>" ]	[ "&&", "SPARC_SIMM13_P", "(", "CONST_DOUBLE_LOW", "(", "op", ")", ")", "&&", "(", "CONST_DOUBLE_HIGH", "(", "op", ")", "==", "(", "(", "CONST_DOUBLE_LOW", "(", "op", ")", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "?", "<BUGS>", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ")", "<BUGE>", "#", "endif", "\|\|", "GET_CODE", "(", "op", ")", "==", "CONSTANT_P_RTX", ")", ";", "}" ]
GCC	mips	CPP	program_repair	CPU	614,592	[ "<FIXS>", "static", "rtx", "mips_expand_builtin_direct", "(", "enum", "insn_code", ",", "rtx", ",", "tree", ",", "bool", ")", ";", "<FIXE>" ]	[ "static", "rtx", "mips_prepare_builtin_target", "(", "enum", "insn_code", ",", "unsigned", "int", ",", "rtx", ")", ";", "static", "rtx", "mips_expand_builtin", "(", "tree", ",", "rtx", ",", "rtx", ",", "enum", "machine_mode", ",", "int", ")", ";", "static", "void", "mips_init_builtins", "(", "void", ")", ";", "<BUGS>", "static", "rtx", "mips_expand_builtin_direct", "(", "enum", "insn_code", ",", "rtx", ",", "tree", ")", ";", "<BUGE>", "static", "rtx", "mips_expand_builtin_movtf", "(", "enum", "mips_builtin_type", ",", "enum", "insn_code", ",", "enum", "mips_fp_condition", ",", "rtx", ",", "tree", ")", ";", "static", "rtx", "mips_expand_builtin_compare", "(", "enum", "mips_builtin_type", ",", "enum", "insn_code", ",", "enum", "mips_fp_condition", ",", "rtx", ",", "tree", ")", ";" ]
GCC	rs6000	MD	next_suggestion	CPU	614,593	[ "(", "minus", ":", "GPR", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Mips	CPP	next_suggestion	CPU	614,594	[ "}" ]	[ "if", "(", "!", "Subtarget", ".", "isCheri", "(", ")", ")", "return", "TailPaddingAmount", "::", "None", ";", "if", "(", "Subtarget", ".", "isCheri128", "(", ")", ")", "{", "return", "static_cast", "<", "TailPaddingAmount", ">", "(", "llvm", "::", "alignTo", "(", "Size", ",", "cc128_get_required_alignment", "(", "Size", ")", ")", "-", "Size", ")", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	614,595	[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]	[ "def", "Imm0_63Operand", ":", "AsmImmRange", "<" ]
GCC	mips	CPP	program_repair	CPU	614,596	[ "<FIXS>", "<FIXE>", "<FIXS>", "return", "mode", "==", "SImode", "\|\|", "(", "TARGET_64BIT", "&&", "mode", "==", "DImode", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>" ]	[ "return", "NO_REGS", ";", "}", "<BUGS>", "<BUGE>", "static", "intmips_mode_rep_extended", "(", "enum", "machine_mode", "mode", ",", "enum", "machine_mode", "mode_rep", ")", "{", "if", "(", "TARGET_64BIT", "&&", "mode", "==", "SImode", "&&", "mode_rep", "==", "DImode", ")", "return", "SIGN_EXTEND", ";", "return", "UNKNOWN", ";", "}", "static", "boolmips_valid_pointer_mode", "(", "enum", "machine_mode", "mode", ")", "{", "<BUGS>", "return", "(", "mode", "==", "SImode", "\|\|", "(", "TARGET_64BIT", "&&", "mode", "==", "DImode", ")", ")", ";", "<BUGE>", "}", "<BUGS>", "<BUGE>", "static", "boolmips_vector_mode_supported_p", "(", "enum", "machine_mode", "mode", ")" ]
LLVM	AArch64	CPP	program_repair	CPU	614,597	[ "<FIXS>", "MVT", "::", "v4i32", ",", "MVT", "::", "v1i64", ",", "MVT", "::", "v2i64", "}", ")", "<FIXE>" ]	[ "if", "(", "Subtarget", "->", "forceStreamingCompatibleSVE", "(", ")", ")", "{", "for", "(", "MVT", "VT", ":", "{", "MVT", "::", "v8i8", ",", "MVT", "::", "v16i8", ",", "MVT", "::", "v4i16", ",", "MVT", "::", "v8i16", ",", "MVT", "::", "v2i32", ",", "<BUGS>", "MVT", "::", "v4i32", ",", "MVT", "::", "v2i64", "}", ")", "<BUGE>", "addTypeForStreamingSVE", "(", "VT", ")", ";", "for", "(", "MVT", "VT", ":" ]
LLVM	ARM64	CPP	next_suggestion	CPU	614,598	[ "return", "Node", ";" ]	[ "unsigned", "Opc", ",", "LSB", ",", "MSB", ";", "SDValue", "Opd0", ";", "if", "(", "!", "isBitfieldExtractOp", "(", "CurDAG", ",", "N", ",", "Opc", ",", "Opd0", ",", "LSB", ",", "MSB", ")", ")", "return", "nullptr", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "\|\|", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "VT", "==", "MVT", "::", "i32", ")", "{", "SDValue", "Ops64", "[", "]", "=", "{", "Opd0", ",", "CurDAG", "->", "getTargetConstant", "(", "LSB", ",", "MVT", "::", "i64", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "MSB", ",", "MVT", "::", "i64", ")", "}", ";", "SDNode", "", "BFM", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "SDLoc", "(", "N", ")", ",", "MVT", "::", "i64", ",", "Ops64", ")", ";", "SDValue", "SubReg", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "i32", ")", ";", "MachineSDNode", "", "Node", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "SDLoc", "(", "N", ")", ",", "MVT", "::", "i32", ",", "SDValue", "(", "BFM", ",", "<NUM_LIT>", ")", ",", "SubReg", ")", ";" ]
GCC	rs6000	CPP	stmt_completion	CPU	614,599	[ "_", "artificial__", ")", ")", "_", "m_psradi", "(", "_", "_", "m64", "_", "_", "m", ",", "int", "_", "_", "count", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_" ]

GCC

aarch64

CPP

stmt_completion

CPU

614,500

[ ";" ]

[ "float64x2_t", "result", ";", "_", "_", "asm__", "(", "<STR_LIT>", "fmulx %0.2d,%1.2d,%2.2d", "<STR_LIT>", ":", "<STR_LIT>", "=w", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "w", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "w", "<STR_LIT>", "(", "b", ")", ":", ")", ";", "return", "result" ]

LLVM

AArch64

TD

stmt_completion

CPU

614,501

[ "(", "OpNode", "(", "v4i32", "V128", ":", "$", "Rd", ")", ",", "(", "extract_high_v8i16", "V128", ":", "$", "Rn", ")", ",", "(", "extract_high_v8i16", "(", "AArch64duplane16", "(", "v8i16", "V128_lo", ":", "$", "Rm", ")", ",", "VectorIndexH", ":", "$", "idx", ")", ")", ")", ")", "]", ">", "{" ]

[ "def", "v8i16_indexed", ":", "BaseSIMDIndexedTied", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opc", ",", "V128", ",", "V128", ",", "V128_lo", ",", "VectorIndexH", ",", "asm", "#", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v4i32", "V128", ":", "$", "dst", ")", "," ]

LLVM

ARM

TD

stmt_completion

CPU

614,502

[ "VecListFourDAsmOperand", ";" ]

[ "let", "ParserMatchClass", "=" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

614,503

[ "}" ]

[ "let", "SrcB", "=", "op2", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "VectorPred", "=", "!", "eq", "(", "!", "cast", "<", "string", ">", "(", "Pred", ")", ",", "<STR_LIT>", ")", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "Constraints", "=", "<STR_LIT>", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

614,504

[ "}" ]

[ "if", "(", "Tok", ".", "isNot", "(", "AsmToken", "::", "Identifier", ")", ")", "return", "ErrorOperand", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "Expected an identifier after {", "<STR_LIT>", ")", ";", "if", "(", "Tok", ".", "getIdentifier", "(", ")", ".", "startswith", "(", "<STR_LIT>", "r", "<STR_LIT>", ")", ")", "{", "int", "rndMode", "=", "StringSwitch", "<", "int", ">", "(", "Tok", ".", "getIdentifier", "(", ")", ")", ".", "Case", "(", "<STR_LIT>", "rn", "<STR_LIT>", ",", "X86", "::", "STATIC_ROUNDING", "::", "TO_NEAREST_INT", ")", ".", "Case", "(", "<STR_LIT>", "rd", "<STR_LIT>", ",", "X86", "::", "STATIC_ROUNDING", "::", "TO_NEG_INF", ")", ".", "Case", "(", "<STR_LIT>", "ru", "<STR_LIT>", ",", "X86", "::", "STATIC_ROUNDING", "::", "TO_POS_INF", ")", ".", "Case", "(", "<STR_LIT>", "rz", "<STR_LIT>", ",", "X86", "::", "STATIC_ROUNDING", "::", "TO_ZERO", ")", ".", "Default", "(", "-", "<NUM_LIT>", ")", ";", "if", "(", "-", "<NUM_LIT>", "==", "rndMode", ")", "return", "ErrorOperand", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "Invalid rounding mode.", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "Minus", ")", ")", "return", "ErrorOperand", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "Expected - at this point", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "RCurly", ")", ")", "return", "ErrorOperand", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "Expected } at this point", "<STR_LIT>", ")", ";", "SMLoc", "End", "=", "Tok", ".", "getEndLoc", "(", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "const", "MCExpr", "*", "RndModeOp", "=", "MCConstantExpr", "::", "create", "(", "rndMode", ",", "Parser", ".", "getContext", "(", ")", ")", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "RndModeOp", ",", "Start", ",", "End", ")", ";", "}", "if", "(", "Tok", ".", "getIdentifier", "(", ")", ".", "equals", "(", "<STR_LIT>", "sae", "<STR_LIT>", ")", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "if", "(", "!", "getLexer", "(", ")", ".", "is", "(", "AsmToken", "::", "RCurly", ")", ")", "return", "ErrorOperand", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "Expected } at this point", "<STR_LIT>", ")", ";", "Parser", ".", "Lex", "(", ")", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", "<STR_LIT>", "{sae}", "<STR_LIT>", ",", "consumedToken", ")", ";", "}", "return", "ErrorOperand", "(", "Tok", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "unknown token in expression", "<STR_LIT>", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

614,505

[ "let", "Uses", "=", "[", "USR", "]", ";" ]

[ "def", "F2_sffma_lib", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_a58fd5cc", ",", "TypeM", ">", ",", "Enc_2ae154", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";" ]

LLVM

R600

TD

next_suggestion

GPU

614,506

[ "}" ]

[ "def", "InterpSlot", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]

GCC

rs6000

CPP

program_repair

CPU

614,507

[ "<FIXS>", "rs6000_expand_unop_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "exp", ",", "rtx", "target", ")", "<FIXE>", "<FIXS>", "tree", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "<NUM_LIT>", ")", ";", "<FIXE>" ]

[ "}", ";", "static", "rtx", "<BUGS>", "rs6000_expand_unop_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "arglist", ",", "rtx", "target", ")", "<BUGE>", "{", "rtx", "pat", ";", "<BUGS>", "tree", "arg0", "=", "TREE_VALUE", "(", "arglist", ")", ";", "<BUGE>", "rtx", "op0", "=", "expand_normal", "(", "arg0", ")", ";", "enum", "machine_mode", "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "enum", "machine_mode", "mode0", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";" ]

LLVM

PIC16

CPP

stmt_completion

MPU

614,508

[ "+", "<STR_LIT>", "#", "<STR_LIT>", ";" ]

[ "static", "std", "::", "string", "getCodeSectionName", "(", "const", "std", "::", "string", "&", "Func", ")", "{", "std", "::", "string", "Func1", "=", "addPrefix", "(", "Func", ")", ";", "std", "::", "string", "tag", "=", "getTagName", "(", "CODE_SECTION", ")", ";", "return", "Func1", "+", "tag" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

614,509

[ ";" ]

[ "if", "(", "expect", "(", "AsmToken", "::", "RParen", ",", "<STR_LIT>", ")", "<STR_LIT>", ")", ")", "return", "true", ";", "if", "(", "expect", "(", "AsmToken", "::", "MinusGreater", ",", "<STR_LIT>", "->", "<STR_LIT>", ")", ")", "return", "true", ";", "if", "(", "expect", "(", "AsmToken", "::", "LParen", ",", "<STR_LIT>", "(", "<STR_LIT>", ")", ")", "return", "true", ";", "if", "(", "parseRegTypeList", "(", "Signature", "->", "Returns", ")", ")", "return", "true", ";", "if", "(", "expect", "(", "AsmToken", "::", "RParen", ",", "<STR_LIT>", ")", "<STR_LIT>", ")", ")", "return", "true", ";", "return", "false" ]

LLVM

X86

TD

stmt_completion

CPU

614,510

[ "I", ">", "(", "OpcPrefix", "#", "DQrm", ")", "addr", ":", "$", "src", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v2i64", "(", "ExtOp", "(", "bc_v4i32", "(", "loadv2i64", "addr", ":", "$", "src", ")", ")", ")", ")", ",", "(", "!", "cast", "<" ]

LLVM

ARM

CPP

next_suggestion

CPU

614,511

[ "}" ]

[ "case", "ARM", "::", "VLDRS", ":", "case", "ARM", "::", "FCONSTS", ":", "case", "ARM", "::", "VMOVSR", ":", "case", "ARM", "::", "VMOVv8i8", ":", "case", "ARM", "::", "VMOVv4i16", ":", "case", "ARM", "::", "VMOVv2i32", ":", "case", "ARM", "::", "VMOVv2f32", ":", "case", "ARM", "::", "VMOVv1i64", ":", "UseOp", "=", "MI", ".", "findRegisterUseOperandIdx", "(", "Reg", ",", "false", ",", "TRI", ")", ";", "break", ";", "case", "ARM", "::", "VLD1LNd32", ":", "UseOp", "=", "<NUM_LIT>", ";", "break", ";", "default", ":", "return", "<NUM_LIT>", ";", "}", "if", "(", "UseOp", "!=", "-", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "UseOp", ")", ".", "readsReg", "(", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "Register", "::", "isVirtualRegister", "(", "Reg", ")", ")", "{", "if", "(", "!", "MO", ".", "getSubReg", "(", ")", "||", "MI", ".", "readsVirtualRegister", "(", "Reg", ")", ")", "return", "<NUM_LIT>", ";", "}", "else", "if", "(", "ARM", "::", "SPRRegClass", ".", "contains", "(", "Reg", ")", ")", "{", "unsigned", "DReg", "=", "TRI", "->", "getMatchingSuperReg", "(", "Reg", ",", "ARM", "::", "ssub_0", ",", "&", "ARM", "::", "DPRRegClass", ")", ";", "if", "(", "!", "DReg", "||", "!", "MI", ".", "definesRegister", "(", "DReg", ",", "TRI", ")", ")", "return", "<NUM_LIT>", ";" ]

LLVM

R600

CPP

code_generation

GPU

614,512

[ "bool", "R600InstrInfo", "::", "isPredicable", "(", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "KILLGT", ")", "{", "return", "false", ";", "}", "else", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "CF_ALU", ")", "{", "if", "(", "MI", "->", "getParent", "(", ")", "->", "begin", "(", ")", "!=", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", "||", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "return", "true", ";", "}", "else", "if", "(", "isVector", "(", "*", "MI", ")", ")", "{", "return", "false", ";", "}", "else", "{", "return", "AMDGPUInstrInfo", "::", "isPredicable", "(", "MI", ")", ";", "}", "}" ]

[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]

GCC

arm

MD

stmt_completion

CPU

614,513

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>" ]

LLVM

AArch64

CPP

next_suggestion

CPU

614,514

[ "case", "Intrinsic", "::", "aarch64_sve_uunpkhi", ":" ]

[ "switch", "(", "IID", ")", "{", "default", ":", "break", ";", "case", "Intrinsic", "::", "aarch64_sve_convert_from_svbool", ":", "return", "instCombineConvertFromSVBool", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_dup", ":", "return", "instCombineSVEDup", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_dup_x", ":", "return", "instCombineSVEDupX", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_cmpne", ":", "case", "Intrinsic", "::", "aarch64_sve_cmpne_wide", ":", "return", "instCombineSVECmpNE", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_rdffr", ":", "return", "instCombineRDFFR", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_lasta", ":", "case", "Intrinsic", "::", "aarch64_sve_lastb", ":", "return", "instCombineSVELast", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_cntd", ":", "return", "instCombineSVECntElts", "(", "IC", ",", "II", ",", "<NUM_LIT>", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_cntw", ":", "return", "instCombineSVECntElts", "(", "IC", ",", "II", ",", "<NUM_LIT>", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_cnth", ":", "return", "instCombineSVECntElts", "(", "IC", ",", "II", ",", "<NUM_LIT>", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_cntb", ":", "return", "instCombineSVECntElts", "(", "IC", ",", "II", ",", "<NUM_LIT>", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_ptest_any", ":", "case", "Intrinsic", "::", "aarch64_sve_ptest_first", ":", "case", "Intrinsic", "::", "aarch64_sve_ptest_last", ":", "return", "instCombineSVEPTest", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_mul", ":", "case", "Intrinsic", "::", "aarch64_sve_fmul", ":", "return", "instCombineSVEVectorMul", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_fadd", ":", "case", "Intrinsic", "::", "aarch64_sve_fsub", ":", "return", "instCombineSVEVectorBinOp", "(", "IC", ",", "II", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_tbl", ":", "return", "instCombineSVETBL", "(", "IC", ",", "II", ")", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

614,515

[ "(", ")", ")", ";" ]

[ "RegisterAsmPrinter", "<", "AArch64AsmPrinter", ">", "X", "(", "getTheAArch64leTarget", "(", ")", ")", ";", "RegisterAsmPrinter", "<", "AArch64AsmPrinter", ">", "Y", "(", "getTheAArch64beTarget", "(", ")", ")", ";", "RegisterAsmPrinter", "<", "AArch64AsmPrinter", ">", "Z", "(", "getTheARM64Target" ]

LLVM

Hexagon

TD

next_suggestion

DSP

614,516

[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "def", "A2_psubt", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", "TypeALU32_3op", ">", ",", "Enc_9b0bc1", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

614,517

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

614,518

[ "<STR_LIT>", ")" ]

[ "(", "define_register_constraint", "<STR_LIT>", "<STR_LIT>" ]

LLVM

SPIRV

TD

stmt_completion

Virtual ISA

614,519

[ "TYPE", ":", "$", "imageType", ")", ",", "<STR_LIT>", ">", ";" ]

[ "def", "OpTypeSampledImage", ":", "Op", "<", "<NUM_LIT>", ",", "(", "outs", "TYPE", ":", "$", "res", ")", ",", "(", "ins" ]

LLVM

Hexagon

TD

next_suggestion

DSP

614,520

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

R600

CPP

next_suggestion

GPU

614,521

[ "}" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", ";", "default", ":", "return", "<NUM_LIT>", ";" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

614,522

[ "let", "ParserMatchClass", "=", "RhazRsAsmOperand", ";" ]

[ "def", "RhazRsOp", ":", "Operand", "<", "i8", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]

GCC

mt

CPP

next_suggestion

CPU

614,523

[ "}" ]

[ "if", "(", "GET_CODE", "(", "addr", ")", "==", "AND", "&&", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "-", "<NUM_LIT>", ")", "mt_print_operand_simple_address", "(", "file", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ";", "else", "mt_print_operand_simple_address", "(", "file", ",", "addr", ")", ";" ]

GCC

tilepro

MD

stmt_completion

VLIW

614,524

[ ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ss_minus", ":", "SI", "(", "match_operand" ]

GCC

aarch64

MD

stmt_completion

CPU

614,525

[ "operands", "[", "<NUM_LIT>", "]" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "PRED_ALL", "[", "(", "match_operand", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "PRED_ALL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "SVE_PITER", ")", "]", "UNSPEC_PTEST", ")", ")", "(", "clobber", "(", "match_scratch", ":", "PRED_ALL", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", "=" ]

LLVM

Mips

CPP

stmt_completion

CPU

614,526

[ ";" ]

[ "unsigned", "Wt", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "Mips", "::", "MSA128WRegClass", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "SPLATI_W", ")", ",", "Wt", ")", ".", "addReg", "(", "Ws", ")", ".", "addImm", "(", "Lane", ")", ";", "BuildMI", "(", "*", "BB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "COPY", ")", ",", "Fd", ")", ".", "addReg", "(", "Wt", ",", "<NUM_LIT>", ",", "Mips", "::", "sub_lo", ")", ";", "}", "MI", "->", "eraseFromParent", "(", ")", ";", "return", "BB" ]

LLVM

AArch64

CPP

next_suggestion

CPU

614,527

[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "ExtVec", ",", "HiVec0", ")", ";" ]

[ "unsigned", "NumElts", "=", "Op1VT", ".", "getVectorNumElements", "(", ")", ";", "SDValue", "Vec0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Vec1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Idx", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ConstantSDNode", "*", "CIdx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Idx", ")", ";", "if", "(", "!", "CIdx", ")", "return", "SDValue", "(", ")", ";", "unsigned", "IdxVal", "=", "CIdx", "->", "getZExtValue", "(", ")", ";", "if", "(", "Op0VT", ".", "getVectorNumElements", "(", ")", "!=", "(", "Op1VT", ".", "getVectorNumElements", "(", ")", "*", "<NUM_LIT>", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "WideVT", "=", "Op1VT", ".", "widenIntegerVectorElementType", "(", "*", "(", "DAG", ".", "getContext", "(", ")", ")", ")", ";", "SDValue", "ExtVec", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "DL", ",", "WideVT", ",", "Vec1", ")", ";", "if", "(", "IdxVal", "==", "<NUM_LIT>", ")", "{", "SDValue", "HiVec0", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "WideVT", ",", "Vec0", ")", ";" ]

LLVM

CellSPU

CPP

program_repair

MPU

614,528

[ "<FIXS>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "{", "assert", "(", "MI", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "invalid SPU OR<type>_<vec> instruction!", "<STR_LIT>", ")", ";", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "sourceReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "destReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "return", "true", ";", "}", "break", ";", "}", "<FIXE>" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGS>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGE>", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

GCC

aarch64

CPP

next_suggestion

CPU

614,529

[ "if", "(", "actual", "!=", "value0", "&&", "actual", "!=", "value1", "&&", "actual", "!=", "value2", "&&", "actual", "!=", "value3", ")", "{" ]

[ "bool", "function_checker", "::", "require_immediate_one_of", "(", "unsigned", "int", "rel_argno", ",", "HOST_WIDE_INT", "value0", ",", "HOST_WIDE_INT", "value1", ",", "HOST_WIDE_INT", "value2", ",", "HOST_WIDE_INT", "value3", ")", "{", "unsigned", "int", "argno", "=", "m_base_arg", "+", "rel_argno", ";", "if", "(", "!", "argument_exists_p", "(", "argno", ")", ")", "return", "true", ";", "HOST_WIDE_INT", "actual", ";", "if", "(", "!", "require_immediate", "(", "argno", ",", "actual", ")", ")", "return", "false", ";" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

614,530

[ ")", ")", "return", "false", ";" ]

[ "bool", "PPCFrameLowering", "::", "needsFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "getFnAttributes", "(", ")", ".", "hasAttribute", "(", "Attributes", "::", "Naked" ]

GCC

msp430

MD

next_suggestion

MPU

614,531

[ ")" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

GCC

arm

CPP

stmt_completion

CPU

614,532

[ "<STR_LIT>", "__fp16", "<STR_LIT>", ")", ";" ]

[ "static", "void", "arm_init_fp16_builtins", "(", "void", ")", "{", "tree", "fp16_type", "=", "make_node", "(", "REAL_TYPE", ")", ";", "TYPE_PRECISION", "(", "fp16_type", ")", "=", "<NUM_LIT>", ";", "layout_type", "(", "fp16_type", ")", ";", "(", "*", "lang_hooks", ".", "types", ".", "register_builtin_type", ")", "(", "fp16_type", "," ]

LLVM

ARM

CPP

next_suggestion

CPU

614,533

[ "return", "false", ";" ]

[ "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Base", ".", "getOpcode", "(", ")", "==", "ISD", "::", "FrameIndex", ")", "{", "int", "FI", "=", "cast", "<", "FrameIndexSDNode", ">", "(", "Base", ")", "->", "getIndex", "(", ")", ";", "Base", "=", "CurDAG", "->", "getTargetFrameIndex", "(", "FI", ",", "TLI", "->", "getPointerTy", "(", ")", ")", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "RHSC", ",", "MVT", "::", "i32", ")", ";", "return", "true", ";", "}", "}" ]

GCC

h8300

MD

stmt_completion

MPU

614,534

[ ")", "]", ")" ]

[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

GCC

rx

CPP

stmt_completion

CPU

614,535

[ "return", "SYMBOL_REF_SMALL_P", "(", "op", ")", ";" ]

[ "if", "(", "GET_CODE", "(", "op", ")", "==", "SYMBOL_REF", ")" ]

GCC

arm

CPP

stmt_completion

CPU

614,536

[ "insn", ")", ";" ]

[ "enum", "attr_cirrus", "attr", ";", "if", "(", "!", "insn", "||", "GET_CODE", "(", "insn", ")", "!=", "INSN", "||", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "USE", "||", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "CLOBBER", ")", "return", "<NUM_LIT>", ";", "attr", "=", "get_attr_cirrus", "(" ]

GCC

sh

MD

program_repair

CPU

614,537

[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "(", "ltu", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

i386

CPP

stmt_completion

CPU

614,538

[ "_", "U", ",", "const", "int", "_", "_", "R", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m512h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask3_fmaddsub_round_ph", "(", "_", "_", "m512h", "_", "_", "A", ",", "_", "_", "m512h", "_", "_", "B", ",", "_", "_", "m512h", "_", "_", "C", ",", "_", "_", "mmask32", "_" ]

LLVM

Xtensa

CPP

stmt_completion

MPU

614,539

[ ")", "&&", "<STR_LIT>", "Invalid kind!", "<STR_LIT>", ")", ";" ]

[ "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "assert", "(", "unsigned", "(", "Kind", "-", "FirstTargetFixupKind", ")", "<", "getNumFixupKinds", "(" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

614,540

[ ".", "getReg", "(", ")", ")", ";" ]

[ "}", "}", "for", "(", "unsigned", "Reg", ":", "RemainderLiveRegs", ")", "{", "if", "(", "MRI", ".", "isAllocatable", "(", "Reg", ")", ")", "RemainderBB", ".", "addLiveIn", "(", "Reg", ")", ";", "}", "const", "MachineOperand", "*", "Src", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "src", ")", ";", "if", "(", "!", "Src", "->", "isUndef", "(", ")", ")", "LoopBB", ".", "addLiveIn", "(", "Src", "->", "getReg", "(", ")", ")", ";", "if", "(", "!", "IdxReg", ".", "isUndef", "(", ")", ")", "LoopBB", ".", "addLiveIn", "(", "IdxReg" ]

LLVM

X86

CPP

program_repair

CPU

614,541

[ "<FIXS>", "<FIXE>", "<FIXS>", "SDVTList", "VTs", "=", "CurDAG", "->", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ";", "CNode", "=", "CurDAG", "->", "getMachineNode", "(", "MOpc", ",", "dl", ",", "VTs", ",", "Ops", ")", ";", "Chain", "=", "SDValue", "(", "CNode", ",", "<NUM_LIT>", ")", ";", "InFlag", "=", "SDValue", "(", "CNode", ",", "<NUM_LIT>", ")", ";", "<FIXE>" ]

[ "SDValue", "InFlag", "=", "CurDAG", "->", "getCopyToReg", "(", "CurDAG", "->", "getEntryNode", "(", ")", ",", "dl", ",", "SrcReg", ",", "N0", ",", "SDValue", "(", ")", ")", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "<BUGS>", "SDValue", "ResHi", ",", "ResLo", ";", "<BUGE>", "if", "(", "foldedLoad", ")", "{", "SDValue", "Chain", ";", "MachineSDNode", "*", "CNode", "=", "nullptr", ";", "SDValue", "Ops", "[", "]", "=", "{", "Tmp0", ",", "Tmp1", ",", "Tmp2", ",", "Tmp3", ",", "Tmp4", ",", "N1", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "InFlag", "}", ";", "<BUGS>", "if", "(", "MOpc", "==", "X86", "::", "MULX32rm", "||", "MOpc", "==", "X86", "::", "MULX64rm", ")", "{", "SDVTList", "VTs", "=", "CurDAG", "->", "getVTList", "(", "NVT", ",", "NVT", ",", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ";", "CNode", "=", "CurDAG", "->", "getMachineNode", "(", "MOpc", ",", "dl", ",", "VTs", ",", "Ops", ")", ";", "ResHi", "=", "SDValue", "(", "CNode", ",", "<NUM_LIT>", ")", ";", "ResLo", "=", "SDValue", "(", "CNode", ",", "<NUM_LIT>", ")", ";", "Chain", "=", "SDValue", "(", "CNode", ",", "<NUM_LIT>", ")", ";", "InFlag", "=", "SDValue", "(", "CNode", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "SDVTList", "VTs", "=", "CurDAG", "->", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Glue", ")", ";", "CNode", "=", "CurDAG", "->", "getMachineNode", "(", "MOpc", ",", "dl", ",", "VTs", ",", "Ops", ")", ";", "Chain", "=", "SDValue", "(", "CNode", ",", "<NUM_LIT>", ")", ";", "InFlag", "=", "SDValue", "(", "CNode", ",", "<NUM_LIT>", ")", ";", "}", "<BUGE>", "ReplaceUses", "(", "N1", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Chain", ")", ";" ]

GCC

avr

CPP

program_repair

MPU

614,542

[ "<FIXS>", "rtx_insn", "*", "fp_plus_insns", "=", "get_insns", "(", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "rtx_insn", "*", "sp_plus_insns", "=", "get_insns", "(", ")", ";", "<FIXE>" ]

[ "emit_insn", "(", "gen_movhi_sp_r", "(", "stack_pointer_rtx", ",", "fp", ",", "GEN_INT", "(", "irq_state", ")", ")", ")", ";", "<BUGS>", "fp_plus_insns", "=", "get_insns", "(", ")", ";", "<BUGE>", "end_sequence", "(", ")", ";", "if", "(", "avr_sp_immediate_operand", "(", "gen_int_mode", "(", "size", ",", "HImode", ")", ",", "HImode", ")", ")", "{", "<BUGS>", "rtx_insn", "*", "sp_plus_insns", ";", "<BUGE>", "start_sequence", "(", ")", ";", "emit_move_insn", "(", "stack_pointer_rtx", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "size", ")", ")", ";", "<BUGS>", "sp_plus_insns", "=", "get_insns", "(", ")", ";", "<BUGE>", "end_sequence", "(", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

614,543

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

LLVM

Sparc

CPP

stmt_completion

CPU

614,544

[ "(", "Word", ")", ";" ]

[ "void", "SparcCodeEmitter", "::", "emitWord", "(", "unsigned", "Word", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", " 0x", "<STR_LIT>", ";", "errs", "(", ")", ".", "write_hex", "(", "Word", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "MCE", ".", "emitWordBE" ]

GCC

aarch64

CPP

next_suggestion

CPU

614,545

[ "}" ]

[ "static", "void", "aarch64_init_fp16_types", "(", "void", ")", "{", "aarch64_fp16_type_node", "=", "make_node", "(", "REAL_TYPE", ")", ";", "TYPE_PRECISION", "(", "aarch64_fp16_type_node", ")", "=", "<NUM_LIT>", ";", "layout_type", "(", "aarch64_fp16_type_node", ")", ";", "(", "*", "lang_hooks", ".", "types", ".", "register_builtin_type", ")", "(", "aarch64_fp16_type_node", ",", "<STR_LIT>", "__fp16", "<STR_LIT>", ")", ";", "aarch64_fp16_ptr_type_node", "=", "build_pointer_type", "(", "aarch64_fp16_type_node", ")", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

614,546

[ ";" ]

[ "if", "(", "getTargetMachine", "(", ")", ".", "Options", ".", "UnsafeFPMath", ")", "return", "true", ";", "if", "(", "const", "auto", "*", "BO", "=", "dyn_cast", "<", "BinaryWithFlagsSDNode", ">", "(", "Op", ")", ")", "return", "BO", "->", "Flags", ".", "hasNoSignedZeros", "(", ")", ";", "return", "false" ]

LLVM

ARM64

TD

stmt_completion

CPU

614,547

[ "<", "FPR64", ">", ";" ]

[ "def", "LDRDpost_isel", ":", "LoadPostIdxPseudo" ]

GCC

aarch64

MD

next_suggestion

CPU

614,548

[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

614,549

[ "}" ]

[ "if", "(", "HexagonMCInstrInfo", "::", "isOuterLoop", "(", "MCB", ")", ")", "{", "assert", "(", "!", "Duplex", ")", ";", "assert", "(", "Instruction", "!=", "Last", ")", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "}", "if", "(", "Duplex", ")", "{", "assert", "(", "Instruction", "==", "Last", ")", ";", "return", "<STR_LIT>", "::", "<STR_LIT>", ";" ]

GCC

m32c

MD

stmt_completion

MPU

614,550

[ ")" ]

[ "<STR_LIT>", "(", "match_test", "<STR_LIT>", ")" ]

GCC

aarch64

MD

next_suggestion

CPU

614,551

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AArch64

CPP

next_suggestion

CPU

614,552

[ "if", "(", "Value", ">=", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "fixup value out of range", "<STR_LIT>", ")", ";" ]

[ "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown fixup kind!", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "SignedValue", ">", "<NUM_LIT>", "||", "SignedValue", "<", "-", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "fixup value out of range", "<STR_LIT>", ")", ";", "return", "AdrImmBits", "(", "Value", "&", "<NUM_LIT>", "ULL", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "assert", "(", "!", "IsResolved", ")", ";", "if", "(", "TheTriple", ".", "isOSBinFormatCOFF", "(", ")", ")", "return", "AdrImmBits", "(", "Value", "&", "<NUM_LIT>", "ULL", ")", ";", "return", "AdrImmBits", "(", "(", "Value", "&", "<NUM_LIT>", "ULL", ")", ">>", "<NUM_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "SignedValue", ">", "<NUM_LIT>", "||", "SignedValue", "<", "-", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "fixup value out of range", "<STR_LIT>", ")", ";", "if", "(", "Value", "&", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "fixup not sufficiently aligned", "<STR_LIT>", ")", ";", "return", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "TheTriple", ".", "isOSBinFormatCOFF", "(", ")", "&&", "!", "IsResolved", ")", "Value", "&=", "<NUM_LIT>", ";", "if", "(", "Value", ">=", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "fixup value out of range", "<STR_LIT>", ")", ";", "return", "Value", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "TheTriple", ".", "isOSBinFormatCOFF", "(", ")", "&&", "!", "IsResolved", ")", "Value", "&=", "<NUM_LIT>", ";", "if", "(", "Value", ">=", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "fixup value out of range", "<STR_LIT>", ")", ";", "if", "(", "Value", "&", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "fixup must be 2-byte aligned", "<STR_LIT>", ")", ";", "return", "Value", ">>", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "TheTriple", ".", "isOSBinFormatCOFF", "(", ")", "&&", "!", "IsResolved", ")", "Value", "&=", "<NUM_LIT>", ";", "if", "(", "Value", ">=", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "fixup value out of range", "<STR_LIT>", ")", ";", "if", "(", "Value", "&", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "fixup must be 4-byte aligned", "<STR_LIT>", ")", ";", "return", "Value", ">>", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "TheTriple", ".", "isOSBinFormatCOFF", "(", ")", "&&", "!", "IsResolved", ")", "Value", "&=", "<NUM_LIT>", ";", "if", "(", "Value", ">=", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "fixup value out of range", "<STR_LIT>", ")", ";", "if", "(", "Value", "&", "<NUM_LIT>", ")", "Ctx", ".", "reportError", "(", "Fixup", ".", "getLoc", "(", ")", ",", "<STR_LIT>", "fixup must be 8-byte aligned", "<STR_LIT>", ")", ";", "return", "Value", ">>", "<NUM_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "TheTriple", ".", "isOSBinFormatCOFF", "(", ")", "&&", "!", "IsResolved", ")", "Value", "&=", "<NUM_LIT>", ";" ]

LLVM

R600

TD

next_suggestion

GPU

614,553

[ "}" ]

[ "let", "CF_CONST", "=", "<NUM_LIT>", ";", "let", "VALID_PIXEL_MODE", "=", "<NUM_LIT>", ";", "let", "COND", "=", "<NUM_LIT>", ";", "let", "END_OF_PROGRAM", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Word0", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Word1", ";" ]

LLVM

CSKY

CPP

code_generation

CPU

614,554

[ "void", "CSKYAsmBackend", "::", "relaxInstruction", "(", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "MCInst", "Res", ";", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "LLVM_DEBUG", "(", "Inst", ".", "dump", "(", ")", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", "Opcode not expected!", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Res", ".", "setOpcode", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Res", ".", "setOpcode", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Res", ".", "setOpcode", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Res", ".", "setOpcode", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Res", ".", "setOpcode", "(", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "Res", ".", "setOpcode", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "unsigned", "opcode", ";", "if", "(", "STI", ".", "getFeatureBits", "(", ")", "[", "<STR_LIT>", "::", "<STR_LIT>", "]", ")", "opcode", "=", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "else", "opcode", "=", "Inst", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "Res", ".", "setOpcode", "(", "opcode", ")", ";", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "Res", ".", "addOperand", "(", "Inst", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "break", ";", "}", "Inst", "=", "std", "::", "move", "(", "Res", ")", ";", "}" ]

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

LLVM

AArch64

TD

program_repair

CPU

614,555

[ "<FIXS>", "def", "_imm", ":", "Operand", "i32", ">", "{", "<FIXE>" ]

[ "let", "ParserMethod", "=", "<STR_LIT>", ";", "}", "<BUGS>", "def", "_imm", ":", "Operand", "i32", ">", "{", "<BUGE>", "let", "ParserMatchClass", "=", "!", "cast", "AsmOperandClass", ">", "(", "prefix", "#", "<STR_LIT>", ")", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]

LLVM

WebAssembly

CPP

program_repair

Virtual ISA

614,556

[ "<FIXS>", "for", "(", "auto", "*", "Pred", ":", "MBB", "->", "predecessors", "(", ")", ")", "if", "(", "!", "CatchRetBBs", ".", "count", "(", "Pred", ")", ")", "WL", ".", "push_back", "(", "Pred", ")", ";", "<FIXE>" ]

[ "}", "if", "(", "MBB", "==", "&", "MF", "->", "front", "(", ")", ")", "return", "nullptr", ";", "<BUGS>", "WL", ".", "append", "(", "MBB", "->", "pred_begin", "(", ")", ",", "MBB", "->", "pred_end", "(", ")", ")", ";", "<BUGE>", "}", "return", "EHPad", ";", "}" ]

LLVM

AArch64

TD

stmt_completion

CPU

614,557

[ ",", "USHLLvvi_4H", ",", "VPR128", ",", "VPR64", ">", ";" ]

[ "def", "UXTLvv_4H", ":", "NeonI_ext_len_alias", "<", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>" ]

LLVM

AArch64

TD

stmt_completion

CPU

614,558

[ ",", "(", "instregex", "<STR_LIT>", ")", ">", ";" ]

[ "def", ":", "InstRW", "<", "[", "KryoWrite_2cyc_XY_noRSV_239ln", "]" ]

GCC

nds32

CPP

next_suggestion

CPU

614,559

[ "src", "=", "nds32_legitimize_ict_address", "(", "src", ")", ";" ]

[ "void", "nds32_expand_ict_move", "(", "rtx", "*", "operands", ")", "{", "rtx", "src", "=", "operands", "[", "<NUM_LIT>", "]", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

614,560

[ "++", "InsPt", ")", "{" ]

[ "BasicBlock", "::", "iterator", "InsPt", "=", "BB", ".", "getFirstInsertionPt", "(", ")", ";", "for", "(", "BasicBlock", "::", "iterator", "E", "=", "BB", ".", "end", "(", ")", ";", "InsPt", "!=", "E", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

614,561

[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

[ "def", "J4_tstbit0_fp0_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_2332b92e", ",", "TypeCJ", ">", ",", "Enc_ad1c74", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";" ]

GCC

arm

CPP

stmt_completion

CPU

614,562

[ "a", ")", ";" ]

[ "vld1q_dup_s8", "(", "const", "int8_t", "*", "_", "_", "a", ")", "{", "return", "(", "int8x16_t", ")", "_", "_", "builtin_neon_vld1_dupv16qi", "(", "(", "const", "_", "_", "builtin_neon_qi", "*", ")", "_", "_" ]

LLVM

ARM

TD

next_suggestion

CPU

614,563

[ "}" ]

[ "let", "ParserMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]

LLVM

AAP

CPP

stmt_completion

MPU

614,564

[ "(", ")", ")", ";" ]

[ "bool", "isMemSrc10", "(", ")", "const", "{", "if", "(", "Kind", "!=", "MemSrc", "||", "Mem", ".", "WithPreDec", "||", "Mem", ".", "WithPostInc", ")", "{", "return", "false", ";", "}", "return", "isOff10", "(", "getMemSrcImm" ]

GCC

h8300

MD

stmt_completion

MPU

614,565

[ ")", ")", "]", ")", "]", ")" ]

[ "(", "zero_extract", ":", "SI", "(", "xor", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "CC_REG" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

614,566

[ ";" ]

[ "for", "(", "auto", "I", ":", "Masks", ")", "OS", "<<", "'", "'", "<<", "PrintReg", "(", "I", ".", "first", ",", "&", "TRI", ")", "<<", "PrintLaneMaskOpt", "(", "I", ".", "second", ")", ";", "OS", "<<", "<STR_LIT>", " }", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

program_repair

GPU

614,567

[ "<FIXS>", "AMDGPUAsmVariants", "::", "SDWA", ",", "AMDGPUAsmVariants", "::", "SDWA9", ",", "AMDGPUAsmVariants", "::", "DPP", ",", "AMDGPUAsmVariants", "::", "VOP3_DPP", "<FIXE>" ]

[ "static", "ArrayRef", "unsigned", ">", "getAllVariants", "(", ")", "{", "static", "const", "unsigned", "Variants", "[", "]", "=", "{", "AMDGPUAsmVariants", "::", "DEFAULT", ",", "AMDGPUAsmVariants", "::", "VOP3", ",", "<BUGS>", "AMDGPUAsmVariants", "::", "SDWA", ",", "AMDGPUAsmVariants", "::", "SDWA9", ",", "AMDGPUAsmVariants", "::", "DPP", "<BUGE>", "}", ";", "return", "makeArrayRef", "(", "Variants", ")", ";" ]

GCC

arm

CPP

stmt_completion

CPU

614,568

[ "_", "a", ";" ]

[ "return", "(", "poly128_t", ")", "_" ]

LLVM

AArch64

CPP

stmt_completion

CPU

614,569

[ "None", ")", ")", ";" ]

[ "void", "AArch64PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "EnableSVEIntrinsicOpts", "&&", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", ")", "addPass", "(", "createSVEIntrinsicOptsPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", "(", "createCFGSimplificationPass", "(", "SimplifyCFGOptions", "(", ")", ".", "forwardSwitchCondToPhi", "(", "true", ")", ".", "convertSwitchToLookupTable", "(", "true", ")", ".", "needCanonicalLoops", "(", "false", ")", ".", "hoistCommonInsts", "(", "true", ")", ".", "sinkCommonInsts", "(", "true", ")", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "EnableLoopDataPrefetch", ")", "addPass", "(", "createLoopDataPrefetchPass", "(", ")", ")", ";", "if", "(", "EnableFalkorHWPFFix", ")", "addPass", "(", "createFalkorMarkStridedAccessesPass", "(", ")", ")", ";", "}", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "addPass", "(", "createAArch64StackTaggingPass", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::" ]

GCC

i386

CPP

stmt_completion

CPU

614,570

[ "A", ",", "(", "_", "_", "mmask16", ")", "_", "_", "U", ")", ";" ]

[ "_", "_", "builtin_ia32_compressstoresf512_mask", "(", "(", "_", "_", "v16sf", "*", ")", "_", "_", "P", ",", "(", "_", "_", "v16sf", ")", "_", "_" ]

LLVM

ARM64

CPP

next_suggestion

CPU

614,571

[ "}" ]

[ "unsigned", "BitWidth", "=", "VT", ".", "getSizeInBits", "(", ")", "-", "NumberOfIgnoredHighBits", ";", "APInt", "SignificantDstMask", "=", "APInt", "(", "BitWidth", ",", "DstMask", ")", ";", "APInt", "SignificantBitsToBeInserted", "=", "BitsToBeInserted", ".", "zextOrTrunc", "(", "BitWidth", ")", ";", "return", "(", "SignificantDstMask", "&", "SignificantBitsToBeInserted", ")", "==", "<NUM_LIT>", "&&", "(", "SignificantDstMask", "|", "SignificantBitsToBeInserted", ")", ".", "isAllOnesValue", "(", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

614,572

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_sxtb", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_57890846", ",", "TypeALU32_2op", ">", ",", "Enc_5e2823", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

614,573

[ "get", "(", "Ctx", ",", "<STR_LIT>", "amdgpu-no-agpr", "<STR_LIT>", ")", "}", ")", ";" ]

[ "ChangeStatus", "manifest", "(", "Attributor", "&", "A", ")", "override", "{", "if", "(", "!", "getAssumed", "(", ")", ")", "return", "ChangeStatus", "::", "UNCHANGED", ";", "LLVMContext", "&", "Ctx", "=", "getAssociatedFunction", "(", ")", "->", "getContext", "(", ")", ";", "return", "A", ".", "manifestAttrs", "(", "getIRPosition", "(", ")", ",", "{", "Attribute", "::" ]

GCC

c6x

CPP

next_suggestion

VLIW

614,574

[ "return", "gen_rtx_PARALLEL", "(", "arg", ".", "mode", ",", "vec", ")", ";" ]

[ "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "if", "(", "cum", "->", "count", ">=", "cum", "->", "nregs", ")", "return", "NULL_RTX", ";", "if", "(", "tree", "type", "=", "arg", ".", "type", ")", "{", "HOST_WIDE_INT", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "if", "(", "TARGET_BIG_ENDIAN", "&&", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "{", "if", "(", "size", ">", "<NUM_LIT>", ")", "{", "rtx", "reg1", "=", "gen_rtx_REG", "(", "SImode", ",", "argument_registers", "[", "cum", "->", "count", "]", "+", "<NUM_LIT>", ")", ";", "rtx", "reg2", "=", "gen_rtx_REG", "(", "SImode", ",", "argument_registers", "[", "cum", "->", "count", "]", ")", ";", "rtvec", "vec", "=", "gen_rtvec", "(", "<NUM_LIT>", ",", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "reg1", ",", "const0_rtx", ")", ",", "gen_rtx_EXPR_LIST", "(", "VOIDmode", ",", "reg2", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", ")", ";" ]

LLVM

DLX

CPP

stmt_completion

CPU

614,575

[ "(", ")", ";" ]

[ "static", "bool", "isPostIncrementForm", "(", "const", "MCInst", "*", "MI", ",", "int", "AddOffset", ")", "{", "unsigned", "AluCode", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm" ]

LLVM

AArch64

CPP

next_suggestion

CPU

614,576

[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "SHL", ",", "DL", ",", "VT", ",", "Data", ",", "ShiftAmount", ")", ";" ]

[ "if", "(", "!", "C", ")", "return", "SDValue", "(", ")", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "Data", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "APInt", "DataMask", "=", "getMaskOfPotentiallySetBits", "(", "Data", ")", ";", "APInt", "SrlAmount", "=", "C", "->", "getAPIntValue", "(", ")", ";", "if", "(", "ShlAmount", ".", "uge", "(", "SrlAmount", ")", ")", "{", "APInt", "Diff", "=", "ShlAmount", "-", "SrlAmount", ";", "if", "(", "(", "DataMask", ".", "lshr", "(", "SrlAmount", ")", "<<", "ShlAmount", ")", "==", "(", "DataMask", "<<", "Diff", ")", ")", "{", "SDValue", "ShiftAmount", "=", "DAG", ".", "getConstant", "(", "Diff", ",", "DL", ",", "MVT", "::", "i64", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

614,577

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rdd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rdd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

Patmos

CPP

stmt_completion

VLIW

614,578

[ "const", "SPIMPL_NOEXCEPT", "{" ]

[ "const", "typename", "std", "::", "remove_reference", "<", "delete", "r_type", ">", "::", "type", "&", "get_deleter", "(", ")" ]

GCC

mt

CPP

next_suggestion

CPU

614,579

[ "insn", "=", "emit_insn", "(", "gen_subsi3", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "size_rtx", ")", ")", ";" ]

[ "frame_size", "=", "current_frame_info", ".", "total_size", ";", "if", "(", "CONST_OK_FOR_LETTER_P", "(", "frame_size", ",", "'", "O", "'", ")", ")", "size_rtx", "=", "GEN_INT", "(", "frame_size", ")", ";", "else", "{", "gcc_assert", "(", "!", "interrupt_handler", ")", ";", "size_rtx", "=", "gen_rtx_REG", "(", "SImode", ",", "GPR_R9", ")", ";", "insn", "=", "emit_move_insn", "(", "size_rtx", ",", "GEN_INT", "(", "frame_size", "&", "<NUM_LIT>", ")", ")", ";", "insn", "=", "emit_insn", "(", "gen_iorsi3", "(", "size_rtx", ",", "size_rtx", ",", "GEN_INT", "(", "frame_size", "&", "<NUM_LIT>", ")", ")", ")", ";", "}", "if", "(", "frame_size", ")", "{" ]

LLVM

Hexagon

TD

stmt_completion

DSP

614,580

[ "<NUM_LIT>", ";" ]

[ "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=" ]

GCC

powerpcspe

MD

stmt_completion

CPU

614,581

[ "<NUM_LIT>", ")" ]

[ "(", "if_then_else", ":", "SI", "(", "lt", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int", "-", "<NUM_LIT>", ")", "(", "if_then_else", "(", "gt", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", "(", "const_int" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

614,582

[ "return", "RegionSize", ";" ]

[ "m_pGOTPLT", "->", "applyAllGOTPLT", "(", "*", "m_pPLT", ")", ";", "uint32_t", "*", "buffer", "=", "reinterpret_cast", "<", "uint32_t", "*", ">", "(", "pRegion", ".", "begin", "(", ")", ")", ";", "HexagonGOTEntry", "*", "got", "=", "<NUM_LIT>", ";", "unsigned", "int", "EntrySize", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "uint64_t", "RegionSize", "=", "<NUM_LIT>", ";", "for", "(", "HexagonGOTPLT", "::", "iterator", "it", "=", "m_pGOTPLT", "->", "begin", "(", ")", ",", "ie", "=", "m_pGOTPLT", "->", "end", "(", ")", ";", "it", "!=", "ie", ";", "++", "it", ",", "++", "buffer", ")", "{", "got", "=", "&", "(", "llvm", "::", "cast", "<", "HexagonGOTEntry", ">", "(", "(", "*", "it", ")", ")", ")", ";", "*", "buffer", "=", "static_cast", "<", "uint32_t", ">", "(", "got", "->", "getValue", "(", ")", ")", ";", "RegionSize", "+=", "EntrySize", ";", "}" ]

LLVM

X86

CPP

program_repair

CPU

614,583

[ "<FIXS>", "TII", ".", "get", "(", "X86", "::", "AND8ri", ")", ",", "AndResult", ")", ".", "addReg", "(", "ValReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "ValReg", "=", "AndResult", ";", "<FIXE>" ]

[ "unsigned", "AndResult", "=", "createResultReg", "(", "&", "X86", "::", "GR8RegClass", ")", ";", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DL", ",", "<BUGS>", "TII", ".", "get", "(", "X86", "::", "AND8ri", ")", ",", "AndResult", ")", ".", "addReg", "(", "Val", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "Val", "=", "AndResult", ";", "<BUGE>", "}", "case", "MVT", "::", "i8", ":", "Opc", "=", "X86", "::", "MOV8mr", ";", "break", ";" ]

GCC

arm

MD

program_repair

CPU

614,584

[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", ")" ]

LLVM

ARM

TD

stmt_completion

CPU

614,585

[ "}", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]

GCC

m68k

MD

next_suggestion

MPU

614,586

[ "return", "<STR_LIT>" ]

[ "(", "abs", ":", "FP", "(", "match_operand", ":", "FP", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "DATA_REG_P", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "<NUM_LIT>", ")" ]

GCC

rs6000

MD

stmt_completion

CPU

614,587

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "unspec", ":", "SFDF", "[", "(", "match_operand", ":", "SFDF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_RSQRT", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr" ]

GCC

rs6000

MD

stmt_completion

CPU

614,588

[ ")", "]", ")" ]

[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "GPR", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "which_alternative", "=", "=", "<NUM_LIT>", ")", "return", "rs6000_insn_for_and_mask", "(", "<", "MODE", ">", "mode", ",", "operands", ",", "true", ")", "else", "return", "<STR_LIT>", "}", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "and", ":", "GPR", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "compare", ":", "CC", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

R600

CPP

next_suggestion

GPU

614,589

[ "SDValue", "Quotient_A_One", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "VT", ",", "Quotient", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ")", ";" ]

[ "SDValue", "RCP_S_E", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "DL", ",", "VT", ",", "RCP", ",", "E", ")", ";", "SDValue", "Tmp0", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "RCP_HI", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ",", "RCP_A_E", ",", "RCP_S_E", ",", "ISD", "::", "SETEQ", ")", ";", "SDValue", "Quotient", "=", "DAG", ".", "getNode", "(", "ISD", "::", "MULHU", ",", "DL", ",", "VT", ",", "Tmp0", ",", "Num", ")", ";", "SDValue", "Num_S_Remainder", "=", "DAG", ".", "getNode", "(", "ISD", "::", "MUL", ",", "DL", ",", "VT", ",", "Quotient", ",", "Den", ")", ";", "SDValue", "Remainder", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SUB", ",", "DL", ",", "VT", ",", "Num", ",", "Num_S_Remainder", ")", ";", "SDValue", "Remainder_GE_Den", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "Remainder", ",", "Den", ",", "DAG", ".", "getConstant", "(", "-", "<NUM_LIT>", ",", "VT", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ",", "ISD", "::", "SETUGE", ")", ";", "SDValue", "Remainder_GE_Zero", "=", "DAG", ".", "getSelectCC", "(", "DL", ",", "Num", ",", "Num_S_Remainder", ",", "DAG", ".", "getConstant", "(", "-", "<NUM_LIT>", ",", "VT", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "VT", ")", ",", "ISD", "::", "SETUGE", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "VT", ",", "Remainder_GE_Den", ",", "Remainder_GE_Zero", ")", ";" ]

GCC

ia64

CPP

next_suggestion

CPU

614,590

[ "case", "UNW_WHERE_PSPREL", ":" ]

[ "break", ";", "case", "UNW_WHERE_SPREL", ":", "addr", "=", "(", "void", "*", ")", "(", "context", "->", "sp", "+", "rval", ")", ";", "break", ";", "case", "UNW_WHERE_PSPREL", ":", "addr", "=", "(", "void", "*", ")", "(", "context", "->", "psp", "+", "rval", ")", ";", "break", ";", "default", ":", "abort", "(", ")", ";", "}", "switch", "(", "regno", ")", "{", "case", "UNW_REG_R2", ".", ".", ".", "UNW_REG_R31", ":", "context", "->", "ireg", "[", "regno", "-", "UNW_REG_R2", "]", ".", "loc", "=", "addr", ";", "switch", "(", "r", "->", "where", ")", "{", "case", "UNW_WHERE_GR", ":", "if", "(", "rval", ">=", "<NUM_LIT>", ")", "{", "context", "->", "ireg", "[", "regno", "-", "UNW_REG_R2", "]", ".", "nat", ".", "type", "=", "UNW_NAT_MEMSTK", ";", "context", "->", "ireg", "[", "regno", "-", "UNW_REG_R2", "]", ".", "nat", ".", "off", "=", "context", "->", "pri_unat_loc", "-", "(", "unsigned", "long", "*", ")", "addr", ";", "}", "else", "if", "(", "rval", ">=", "<NUM_LIT>", ")", "{", "context", "->", "ireg", "[", "regno", "-", "UNW_REG_R2", "]", ".", "nat", "=", "context", "->", "ireg", "[", "rval", "-", "<NUM_LIT>", "]", ".", "nat", ";", "}", "else", "if", "(", "rval", "==", "<NUM_LIT>", ")", "{", "context", "->", "ireg", "[", "regno", "-", "UNW_REG_R2", "]", ".", "nat", ".", "type", "=", "UNW_NAT_NONE", ";", "context", "->", "ireg", "[", "regno", "-", "UNW_REG_R2", "]", ".", "nat", ".", "off", "=", "<NUM_LIT>", ";", "}", "else", "abort", "(", ")", ";", "break", ";", "case", "UNW_WHERE_FR", ":", "context", "->", "ireg", "[", "regno", "-", "UNW_REG_R2", "]", ".", "nat", ".", "type", "=", "UNW_NAT_VAL", ";", "context", "->", "ireg", "[", "regno", "-", "UNW_REG_R2", "]", ".", "nat", ".", "off", "=", "<NUM_LIT>", ";", "break", ";", "case", "UNW_WHERE_BR", ":", "context", "->", "ireg", "[", "regno", "-", "UNW_REG_R2", "]", ".", "nat", ".", "type", "=", "UNW_NAT_NONE", ";", "context", "->", "ireg", "[", "regno", "-", "UNW_REG_R2", "]", ".", "nat", ".", "off", "=", "<NUM_LIT>", ";", "break", ";" ]

GCC

sparc

CPP

program_repair

CPU

614,591

[ "<FIXS>", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ")", "<FIXE>" ]

[ "&&", "SPARC_SIMM13_P", "(", "CONST_DOUBLE_LOW", "(", "op", ")", ")", "&&", "(", "CONST_DOUBLE_HIGH", "(", "op", ")", "==", "(", "(", "CONST_DOUBLE_LOW", "(", "op", ")", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", "?", "<BUGS>", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ")", ")", "<BUGE>", "#", "endif", "||", "GET_CODE", "(", "op", ")", "==", "CONSTANT_P_RTX", ")", ";", "}" ]

GCC

mips

CPP

program_repair

CPU

614,592

[ "<FIXS>", "static", "rtx", "mips_expand_builtin_direct", "(", "enum", "insn_code", ",", "rtx", ",", "tree", ",", "bool", ")", ";", "<FIXE>" ]

[ "static", "rtx", "mips_prepare_builtin_target", "(", "enum", "insn_code", ",", "unsigned", "int", ",", "rtx", ")", ";", "static", "rtx", "mips_expand_builtin", "(", "tree", ",", "rtx", ",", "rtx", ",", "enum", "machine_mode", ",", "int", ")", ";", "static", "void", "mips_init_builtins", "(", "void", ")", ";", "<BUGS>", "static", "rtx", "mips_expand_builtin_direct", "(", "enum", "insn_code", ",", "rtx", ",", "tree", ")", ";", "<BUGE>", "static", "rtx", "mips_expand_builtin_movtf", "(", "enum", "mips_builtin_type", ",", "enum", "insn_code", ",", "enum", "mips_fp_condition", ",", "rtx", ",", "tree", ")", ";", "static", "rtx", "mips_expand_builtin_compare", "(", "enum", "mips_builtin_type", ",", "enum", "insn_code", ",", "enum", "mips_fp_condition", ",", "rtx", ",", "tree", ")", ";" ]

GCC

rs6000

MD

next_suggestion

CPU

614,593

[ "(", "minus", ":", "GPR", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "GPR", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Mips

CPP

next_suggestion

CPU

614,594

[ "}" ]

[ "if", "(", "!", "Subtarget", ".", "isCheri", "(", ")", ")", "return", "TailPaddingAmount", "::", "None", ";", "if", "(", "Subtarget", ".", "isCheri128", "(", ")", ")", "{", "return", "static_cast", "<", "TailPaddingAmount", ">", "(", "llvm", "::", "alignTo", "(", "Size", ",", "cc128_get_required_alignment", "(", "Size", ")", ")", "-", "Size", ")", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

614,595

[ "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]

[ "def", "Imm0_63Operand", ":", "AsmImmRange", "<" ]

GCC

mips

CPP

program_repair

CPU

614,596

[ "<FIXS>", "<FIXE>", "<FIXS>", "return", "mode", "==", "SImode", "||", "(", "TARGET_64BIT", "&&", "mode", "==", "DImode", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>" ]

[ "return", "NO_REGS", ";", "}", "<BUGS>", "<BUGE>", "static", "intmips_mode_rep_extended", "(", "enum", "machine_mode", "mode", ",", "enum", "machine_mode", "mode_rep", ")", "{", "if", "(", "TARGET_64BIT", "&&", "mode", "==", "SImode", "&&", "mode_rep", "==", "DImode", ")", "return", "SIGN_EXTEND", ";", "return", "UNKNOWN", ";", "}", "static", "boolmips_valid_pointer_mode", "(", "enum", "machine_mode", "mode", ")", "{", "<BUGS>", "return", "(", "mode", "==", "SImode", "||", "(", "TARGET_64BIT", "&&", "mode", "==", "DImode", ")", ")", ";", "<BUGE>", "}", "<BUGS>", "<BUGE>", "static", "boolmips_vector_mode_supported_p", "(", "enum", "machine_mode", "mode", ")" ]

LLVM

AArch64

CPP

program_repair

CPU

614,597

[ "<FIXS>", "MVT", "::", "v4i32", ",", "MVT", "::", "v1i64", ",", "MVT", "::", "v2i64", "}", ")", "<FIXE>" ]

[ "if", "(", "Subtarget", "->", "forceStreamingCompatibleSVE", "(", ")", ")", "{", "for", "(", "MVT", "VT", ":", "{", "MVT", "::", "v8i8", ",", "MVT", "::", "v16i8", ",", "MVT", "::", "v4i16", ",", "MVT", "::", "v8i16", ",", "MVT", "::", "v2i32", ",", "<BUGS>", "MVT", "::", "v4i32", ",", "MVT", "::", "v2i64", "}", ")", "<BUGE>", "addTypeForStreamingSVE", "(", "VT", ")", ";", "for", "(", "MVT", "VT", ":" ]

LLVM

ARM64

CPP

next_suggestion

CPU

614,598

[ "return", "Node", ";" ]

[ "unsigned", "Opc", ",", "LSB", ",", "MSB", ";", "SDValue", "Opd0", ";", "if", "(", "!", "isBitfieldExtractOp", "(", "CurDAG", ",", "N", ",", "Opc", ",", "Opd0", ",", "LSB", ",", "MSB", ")", ")", "return", "nullptr", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "VT", "==", "MVT", "::", "i32", ")", "{", "SDValue", "Ops64", "[", "]", "=", "{", "Opd0", ",", "CurDAG", "->", "getTargetConstant", "(", "LSB", ",", "MVT", "::", "i64", ")", ",", "CurDAG", "->", "getTargetConstant", "(", "MSB", ",", "MVT", "::", "i64", ")", "}", ";", "SDNode", "*", "BFM", "=", "CurDAG", "->", "getMachineNode", "(", "Opc", ",", "SDLoc", "(", "N", ")", ",", "MVT", "::", "i64", ",", "Ops64", ")", ";", "SDValue", "SubReg", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "i32", ")", ";", "MachineSDNode", "*", "Node", "=", "CurDAG", "->", "getMachineNode", "(", "TargetOpcode", "::", "EXTRACT_SUBREG", ",", "SDLoc", "(", "N", ")", ",", "MVT", "::", "i32", ",", "SDValue", "(", "BFM", ",", "<NUM_LIT>", ")", ",", "SubReg", ")", ";" ]

GCC

rs6000

CPP

stmt_completion

CPU

614,599

[ "_", "artificial__", ")", ")", "_", "m_psradi", "(", "_", "_", "m64", "_", "_", "m", ",", "int", "_", "_", "count", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_" ]