Compiler_Type
stringclasses 2
values | Target
stringclasses 176
values | Programming Language
stringclasses 3
values | Task
stringclasses 4
values | Target_Type
stringclasses 7
values | Idx
int64 0
636k
| Ground_Truth
listlengths 0
2.32k
| Input
listlengths 1
1.02k
|
|---|---|---|---|---|---|---|---|
LLVM
|
AMDGPU
|
CPP
|
stmt_completion
|
GPU
| 614,300 |
[
"&",
"Root",
")",
"const",
"{"
] |
[
"InstructionSelector",
"::",
"ComplexRendererFns",
"AMDGPUInstructionSelector",
"::",
"selectDS128Bit8ByteAligned",
"(",
"MachineOperand"
] |
LLVM
|
X86
|
CPP
|
next_suggestion
|
CPU
| 614,301 |
[
"I",
".",
"eraseFromParent",
"(",
")",
";"
] |
[
"const",
"LLT",
"DstTy",
"=",
"MRI",
".",
"getType",
"(",
"DstReg",
")",
";",
"const",
"RegisterBank",
"&",
"RegBank",
"=",
"*",
"RBI",
".",
"getRegBank",
"(",
"DstReg",
",",
"MRI",
",",
"TRI",
")",
";",
"unsigned",
"Align",
"=",
"DstTy",
".",
"getSizeInBits",
"(",
")",
";",
"const",
"DebugLoc",
"&",
"DbgLoc",
"=",
"I",
".",
"getDebugLoc",
"(",
")",
";",
"unsigned",
"Opc",
"=",
"getLoadStoreOp",
"(",
"DstTy",
",",
"RegBank",
",",
"TargetOpcode",
"::",
"G_LOAD",
",",
"Align",
")",
";",
"const",
"ConstantFP",
"*",
"CFP",
"=",
"I",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getFPImm",
"(",
")",
";",
"unsigned",
"CPI",
"=",
"MF",
".",
"getConstantPool",
"(",
")",
"->",
"getConstantPoolIndex",
"(",
"CFP",
",",
"Align",
")",
";",
"MachineInstr",
"*",
"LoadInst",
"=",
"nullptr",
";",
"unsigned",
"char",
"OpFlag",
"=",
"STI",
".",
"classifyLocalReference",
"(",
"nullptr",
")",
";",
"if",
"(",
"CM",
"==",
"CodeModel",
"::",
"Large",
"&&",
"STI",
".",
"is64Bit",
"(",
")",
")",
"{",
"unsigned",
"AddrReg",
"=",
"MRI",
".",
"createVirtualRegister",
"(",
"&",
"X86",
"::",
"GR64RegClass",
")",
";",
"BuildMI",
"(",
"*",
"I",
".",
"getParent",
"(",
")",
",",
"I",
",",
"DbgLoc",
",",
"TII",
".",
"get",
"(",
"X86",
"::",
"MOV64ri",
")",
",",
"AddrReg",
")",
".",
"addConstantPoolIndex",
"(",
"CPI",
",",
"<NUM_LIT>",
",",
"OpFlag",
")",
";",
"MachineMemOperand",
"*",
"MMO",
"=",
"MF",
".",
"getMachineMemOperand",
"(",
"MachinePointerInfo",
"::",
"getConstantPool",
"(",
"MF",
")",
",",
"MachineMemOperand",
"::",
"MOLoad",
",",
"MF",
".",
"getDataLayout",
"(",
")",
".",
"getPointerSize",
"(",
")",
",",
"Align",
")",
";",
"LoadInst",
"=",
"addDirectMem",
"(",
"BuildMI",
"(",
"*",
"I",
".",
"getParent",
"(",
")",
",",
"I",
",",
"DbgLoc",
",",
"TII",
".",
"get",
"(",
"Opc",
")",
",",
"DstReg",
")",
",",
"AddrReg",
")",
".",
"addMemOperand",
"(",
"MMO",
")",
";",
"}",
"else",
"if",
"(",
"CM",
"==",
"CodeModel",
"::",
"Small",
"||",
"!",
"STI",
".",
"is64Bit",
"(",
")",
")",
"{",
"unsigned",
"PICBase",
"=",
"<NUM_LIT>",
";",
"if",
"(",
"OpFlag",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
"||",
"OpFlag",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
"{",
"return",
"false",
";",
"}",
"else",
"if",
"(",
"STI",
".",
"is64Bit",
"(",
")",
"&&",
"TM",
".",
"getCodeModel",
"(",
")",
"==",
"CodeModel",
"::",
"Small",
")",
"PICBase",
"=",
"X86",
"::",
"RIP",
";",
"LoadInst",
"=",
"addConstantPoolReference",
"(",
"BuildMI",
"(",
"*",
"I",
".",
"getParent",
"(",
")",
",",
"I",
",",
"DbgLoc",
",",
"TII",
".",
"get",
"(",
"Opc",
")",
",",
"DstReg",
")",
",",
"CPI",
",",
"PICBase",
",",
"OpFlag",
")",
";",
"}",
"else",
"return",
"false",
";",
"constrainSelectedInstRegOperands",
"(",
"*",
"LoadInst",
",",
"TII",
",",
"TRI",
",",
"RBI",
")",
";"
] |
LLVM
|
X86
|
CPP
|
next_suggestion
|
CPU
| 614,302 |
[
"}"
] |
[
"case",
"MVT",
"::",
"i64",
":",
"Opc",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"break",
";",
"}",
"SDValue",
"Chain",
"=",
"DAG",
".",
"getEntryNode",
"(",
")",
";",
"SDValue",
"Value",
"=",
"Op",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"if",
"(",
"isScalarFPTypeInSSEReg",
"(",
"Op",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getValueType",
"(",
")",
")",
")",
"{",
"assert",
"(",
"DstTy",
"==",
"MVT",
"::",
"i64",
"&&",
"<STR_LIT>",
"Invalid FP_TO_SINT to lower!",
"<STR_LIT>",
")",
";",
"Chain",
"=",
"DAG",
".",
"getStore",
"(",
"Chain",
",",
"dl",
",",
"Value",
",",
"StackSlot",
",",
"PseudoSourceValue",
"::",
"getFixedStack",
"(",
"SSFI",
")",
",",
"<NUM_LIT>",
")",
";",
"SDVTList",
"Tys",
"=",
"DAG",
".",
"getVTList",
"(",
"Op",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getValueType",
"(",
")",
",",
"MVT",
"::",
"Other",
")",
";",
"SDValue",
"Ops",
"[",
"]",
"=",
"{",
"Chain",
",",
"StackSlot",
",",
"DAG",
".",
"getValueType",
"(",
"Op",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getValueType",
"(",
")",
")",
"}",
";",
"Value",
"=",
"DAG",
".",
"getNode",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"dl",
",",
"Tys",
",",
"Ops",
",",
"<NUM_LIT>",
")",
";",
"Chain",
"=",
"Value",
".",
"getValue",
"(",
"<NUM_LIT>",
")",
";",
"SSFI",
"=",
"MF",
".",
"getFrameInfo",
"(",
")",
"->",
"CreateStackObject",
"(",
"MemSize",
",",
"MemSize",
")",
";",
"StackSlot",
"=",
"DAG",
".",
"getFrameIndex",
"(",
"SSFI",
",",
"getPointerTy",
"(",
")",
")",
";"
] |
LLVM
|
MBlaze
|
CPP
|
stmt_completion
|
MPU
| 614,303 |
[
"CreateExpr",
"(",
"Expr",
")",
")",
";"
] |
[
"else",
"if",
"(",
"const",
"MCConstantExpr",
"*",
"CE",
"=",
"dyn_cast",
"<",
"MCConstantExpr",
">",
"(",
"Expr",
")",
")",
"Inst",
".",
"addOperand",
"(",
"MCOperand",
"::",
"CreateImm",
"(",
"CE",
"->",
"getValue",
"(",
")",
")",
")",
";",
"else",
"Inst",
".",
"addOperand",
"(",
"MCOperand",
"::"
] |
LLVM
|
AMDGPU
|
CPP
|
program_repair
|
GPU
| 614,304 |
[
"<FIXS>",
"AMDGPUTargetStreamer",
"*",
"AMDGPUAsmPrinter",
"::",
"getTargetStreamer",
"(",
")",
"const",
"{",
"if",
"(",
"!",
"OutStreamer",
")",
"return",
"nullptr",
";",
"return",
"static_cast",
"AMDGPUTargetStreamer",
"*",
">",
"(",
"OutStreamer",
"->",
"getTargetStreamer",
"(",
")",
")",
";",
"<FIXE>"
] |
[
"return",
"TM",
".",
"getMCSubtargetInfo",
"(",
")",
";",
"}",
"<BUGS>",
"AMDGPUTargetStreamer",
"&",
"AMDGPUAsmPrinter",
"::",
"getTargetStreamer",
"(",
")",
"const",
"{",
"return",
"static_cast",
"AMDGPUTargetStreamer",
"&",
">",
"(",
"*",
"OutStreamer",
"->",
"getTargetStreamer",
"(",
")",
")",
";",
"<BUGE>",
"}",
"void",
"AMDGPUAsmPrinter",
"::",
"EmitStartOfAsmFile",
"(",
"Module",
"&",
"M",
")",
"{"
] |
LLVM
|
TLCS900
|
CPP
|
code_generation
|
MPU
| 614,305 |
[
"MachineBasicBlock",
"*",
"TLCS900TargetLowering",
"::",
"EmitInstrWithCustomInserter",
"(",
"MachineInstr",
"*",
"MI",
",",
"MachineBasicBlock",
"*",
"BB",
")",
"const",
"{",
"unsigned",
"Opc",
"=",
"MI",
"->",
"getOpcode",
"(",
")",
";",
"if",
"(",
"Opc",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
"||",
"Opc",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
"||",
"Opc",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
"||",
"Opc",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
"||",
"Opc",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
"||",
"Opc",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
"return",
"EmitShiftInstr",
"(",
"MI",
",",
"BB",
")",
";",
"const",
"TargetInstrInfo",
"&",
"TII",
"=",
"*",
"getTargetMachine",
"(",
")",
".",
"getInstrInfo",
"(",
")",
";",
"DebugLoc",
"dl",
"=",
"MI",
"->",
"getDebugLoc",
"(",
")",
";",
"assert",
"(",
"(",
"Opc",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
"||",
"Opc",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
"&&",
"<STR_LIT>",
"Unexpected instr type to insert",
"<STR_LIT>",
")",
";",
"const",
"BasicBlock",
"*",
"LLVM_BB",
"=",
"BB",
"->",
"getBasicBlock",
"(",
")",
";",
"MachineFunction",
"::",
"iterator",
"I",
"=",
"BB",
";",
"++",
"I",
";",
"MachineBasicBlock",
"*",
"thisMBB",
"=",
"BB",
";",
"MachineFunction",
"*",
"F",
"=",
"BB",
"->",
"getParent",
"(",
")",
";",
"MachineBasicBlock",
"*",
"copy0MBB",
"=",
"F",
"->",
"CreateMachineBasicBlock",
"(",
"LLVM_BB",
")",
";",
"MachineBasicBlock",
"*",
"copy1MBB",
"=",
"F",
"->",
"CreateMachineBasicBlock",
"(",
"LLVM_BB",
")",
";",
"F",
"->",
"insert",
"(",
"I",
",",
"copy0MBB",
")",
";",
"F",
"->",
"insert",
"(",
"I",
",",
"copy1MBB",
")",
";",
"copy1MBB",
"->",
"splice",
"(",
"copy1MBB",
"->",
"begin",
"(",
")",
",",
"BB",
",",
"llvm",
"::",
"next",
"(",
"MachineBasicBlock",
"::",
"iterator",
"(",
"MI",
")",
")",
",",
"BB",
"->",
"end",
"(",
")",
")",
";",
"copy1MBB",
"->",
"transferSuccessorsAndUpdatePHIs",
"(",
"BB",
")",
";",
"BB",
"->",
"addSuccessor",
"(",
"copy0MBB",
")",
";",
"BB",
"->",
"addSuccessor",
"(",
"copy1MBB",
")",
";",
"BuildMI",
"(",
"BB",
",",
"dl",
",",
"TII",
".",
"get",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
")",
".",
"addMBB",
"(",
"copy1MBB",
")",
".",
"addImm",
"(",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getImm",
"(",
")",
")",
";",
"BB",
"=",
"copy0MBB",
";",
"BB",
"->",
"addSuccessor",
"(",
"copy1MBB",
")",
";",
"BB",
"=",
"copy1MBB",
";",
"BuildMI",
"(",
"*",
"BB",
",",
"BB",
"->",
"begin",
"(",
")",
",",
"dl",
",",
"TII",
".",
"get",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
",",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
")",
".",
"addReg",
"(",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
")",
".",
"addMBB",
"(",
"copy0MBB",
")",
".",
"addReg",
"(",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
")",
".",
"addMBB",
"(",
"thisMBB",
")",
";",
"MI",
"->",
"eraseFromParent",
"(",
")",
";",
"return",
"BB",
";",
"}"
] |
[
"This",
"method",
"should",
"be",
"implemented",
"by",
"targets",
"that",
"mark",
"instructions",
"with",
"the",
"'usesCustomInserter",
"'",
"flag",
"."
] |
GCC
|
nds32
|
MD
|
next_suggestion
|
CPU
| 614,306 |
[
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
")"
] |
[
"(",
"define_insn_reservation",
"<STR_LIT>",
"<NUM_LIT>",
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")"
] |
LLVM
|
Hexagon
|
TD
|
next_suggestion
|
DSP
| 614,307 |
[
"let",
"InputType",
"=",
"<STR_LIT>",
";"
] |
[
"let",
"isPredicated",
"=",
"<NUM_LIT>",
";",
"let",
"isPredicatedFalse",
"=",
"<NUM_LIT>",
";",
"let",
"hasNewValue",
"=",
"<NUM_LIT>",
";",
"let",
"opNewValue",
"=",
"<NUM_LIT>",
";",
"let",
"isPredicatedNew",
"=",
"<NUM_LIT>",
";",
"let",
"CextOpcode",
"=",
"<STR_LIT>",
";"
] |
GCC
|
i386
|
CPP
|
next_suggestion
|
CPU
| 614,308 |
[
"}"
] |
[
"_",
"_",
"m512d",
"_",
"_",
"W",
";",
"return",
"(",
"_",
"_",
"m512d",
")",
"_",
"_",
"builtin_ia32_exp2pd_mask",
"(",
"(",
"_",
"_",
"v8df",
")",
"_",
"_",
"A",
",",
"(",
"_",
"_",
"v8df",
")",
"_",
"_",
"W",
",",
"(",
"_",
"_",
"mmask8",
")",
"-",
"<NUM_LIT>",
",",
"_",
"_",
"R",
")",
";"
] |
LLVM
|
Hexagon
|
TD
|
stmt_completion
|
DSP
| 614,309 |
[
"=",
"<NUM_LIT>",
";"
] |
[
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}"
] |
LLVM
|
SystemZ
|
CPP
|
stmt_completion
|
CPU
| 614,310 |
[
"FNEG",
")",
"{"
] |
[
"static",
"void",
"adjustForFNeg",
"(",
"Comparison",
"&",
"C",
")",
"{",
"if",
"(",
"C",
".",
"Chain",
")",
"return",
";",
"auto",
"*",
"C1",
"=",
"dyn_cast",
"<",
"ConstantFPSDNode",
">",
"(",
"C",
".",
"Op1",
")",
";",
"if",
"(",
"C1",
"&&",
"C1",
"->",
"isZero",
"(",
")",
")",
"{",
"for",
"(",
"SDNode",
"*",
"N",
":",
"C",
".",
"Op0",
"->",
"uses",
"(",
")",
")",
"{",
"if",
"(",
"N",
"->",
"getOpcode",
"(",
")",
"==",
"ISD",
"::"
] |
GCC
|
i386
|
MD
|
stmt_completion
|
CPU
| 614,311 |
[
"<STR_LIT>",
")"
] |
[
"(",
"define_cpu_unit",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"define_cpu_unit",
"<STR_LIT>"
] |
LLVM
|
R600
|
CPP
|
stmt_completion
|
GPU
| 614,312 |
[
":"
] |
[
"enum",
"AMDGPUMCInstLower",
"::",
"SISubtarget",
"AMDGPUMCInstLower",
"::",
"AMDGPUSubtargetToSISubtarget",
"(",
"unsigned",
"Gen",
")",
"const",
"{",
"switch",
"(",
"Gen",
")",
"{",
"default",
":",
"return",
"AMDGPUMCInstLower",
"::",
"SI",
";",
"case",
"AMDGPUSubtarget",
"::",
"VOLCANIC_ISLANDS"
] |
LLVM
|
AMDGPU
|
CPP
|
code_generation
|
GPU
| 614,313 |
[
"bool",
"SIInstrInfo",
"::",
"areLoadsFromSameBasePtr",
"(",
"SDNode",
"*",
"Load0",
",",
"SDNode",
"*",
"Load1",
",",
"int64_t",
"&",
"Offset0",
",",
"int64_t",
"&",
"Offset1",
")",
"const",
"{",
"if",
"(",
"!",
"Load0",
"->",
"isMachineOpcode",
"(",
")",
"||",
"!",
"Load1",
"->",
"isMachineOpcode",
"(",
")",
")",
"return",
"false",
";",
"unsigned",
"Opc0",
"=",
"Load0",
"->",
"getMachineOpcode",
"(",
")",
";",
"unsigned",
"Opc1",
"=",
"Load1",
"->",
"getMachineOpcode",
"(",
")",
";",
"if",
"(",
"!",
"get",
"(",
"Opc0",
")",
".",
"mayLoad",
"(",
")",
"||",
"!",
"get",
"(",
"Opc1",
")",
".",
"mayLoad",
"(",
")",
")",
"return",
"false",
";",
"if",
"(",
"isDS",
"(",
"Opc0",
")",
"&&",
"isDS",
"(",
"Opc1",
")",
")",
"{",
"if",
"(",
"getNumOperandsNoGlue",
"(",
"Load0",
")",
"!=",
"getNumOperandsNoGlue",
"(",
"Load1",
")",
")",
"return",
"false",
";",
"if",
"(",
"Load0",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
"!=",
"Load1",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
"return",
"false",
";",
"int",
"Offset0Idx",
"=",
"AMDGPU",
"::",
"getNamedOperandIdx",
"(",
"Opc0",
",",
"AMDGPU",
"::",
"OpName",
"::",
"offset",
")",
";",
"int",
"Offset1Idx",
"=",
"AMDGPU",
"::",
"getNamedOperandIdx",
"(",
"Opc1",
",",
"AMDGPU",
"::",
"OpName",
"::",
"offset",
")",
";",
"if",
"(",
"Offset0Idx",
"==",
"-",
"<NUM_LIT>",
"||",
"Offset1Idx",
"==",
"-",
"<NUM_LIT>",
")",
"return",
"false",
";",
"Offset0Idx",
"-=",
"get",
"(",
"Opc0",
")",
".",
"NumDefs",
";",
"Offset1Idx",
"-=",
"get",
"(",
"Opc1",
")",
".",
"NumDefs",
";",
"Offset0",
"=",
"cast",
"<",
"ConstantSDNode",
">",
"(",
"Load0",
"->",
"getOperand",
"(",
"Offset0Idx",
")",
")",
"->",
"getZExtValue",
"(",
")",
";",
"Offset1",
"=",
"cast",
"<",
"ConstantSDNode",
">",
"(",
"Load1",
"->",
"getOperand",
"(",
"Offset1Idx",
")",
")",
"->",
"getZExtValue",
"(",
")",
";",
"return",
"true",
";",
"}",
"if",
"(",
"isSMRD",
"(",
"Opc0",
")",
"&&",
"isSMRD",
"(",
"Opc1",
")",
")",
"{",
"if",
"(",
"AMDGPU",
"::",
"getNamedOperandIdx",
"(",
"Opc0",
",",
"AMDGPU",
"::",
"OpName",
"::",
"sbase",
")",
"==",
"-",
"<NUM_LIT>",
"||",
"AMDGPU",
"::",
"getNamedOperandIdx",
"(",
"Opc1",
",",
"AMDGPU",
"::",
"OpName",
"::",
"sbase",
")",
"==",
"-",
"<NUM_LIT>",
")",
"return",
"false",
";",
"assert",
"(",
"getNumOperandsNoGlue",
"(",
"Load0",
")",
"==",
"getNumOperandsNoGlue",
"(",
"Load1",
")",
")",
";",
"if",
"(",
"Load0",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
"!=",
"Load1",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
"return",
"false",
";",
"const",
"ConstantSDNode",
"*",
"Load0Offset",
"=",
"dyn_cast",
"<",
"ConstantSDNode",
">",
"(",
"Load0",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
";",
"const",
"ConstantSDNode",
"*",
"Load1Offset",
"=",
"dyn_cast",
"<",
"ConstantSDNode",
">",
"(",
"Load1",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
";",
"if",
"(",
"!",
"Load0Offset",
"||",
"!",
"Load1Offset",
")",
"return",
"false",
";",
"Offset0",
"=",
"Load0Offset",
"->",
"getZExtValue",
"(",
")",
";",
"Offset1",
"=",
"Load1Offset",
"->",
"getZExtValue",
"(",
")",
";",
"return",
"true",
";",
"}",
"if",
"(",
"(",
"isMUBUF",
"(",
"Opc0",
")",
"||",
"isMTBUF",
"(",
"Opc0",
")",
")",
"&&",
"(",
"isMUBUF",
"(",
"Opc1",
")",
"||",
"isMTBUF",
"(",
"Opc1",
")",
")",
")",
"{",
"if",
"(",
"!",
"nodesHaveSameOperandValue",
"(",
"Load0",
",",
"Load1",
",",
"AMDGPU",
"::",
"OpName",
"::",
"soffset",
")",
"||",
"!",
"nodesHaveSameOperandValue",
"(",
"Load0",
",",
"Load1",
",",
"AMDGPU",
"::",
"OpName",
"::",
"vaddr",
")",
"||",
"!",
"nodesHaveSameOperandValue",
"(",
"Load0",
",",
"Load1",
",",
"AMDGPU",
"::",
"OpName",
"::",
"srsrc",
")",
")",
"return",
"false",
";",
"int",
"OffIdx0",
"=",
"AMDGPU",
"::",
"getNamedOperandIdx",
"(",
"Opc0",
",",
"AMDGPU",
"::",
"OpName",
"::",
"offset",
")",
";",
"int",
"OffIdx1",
"=",
"AMDGPU",
"::",
"getNamedOperandIdx",
"(",
"Opc1",
",",
"AMDGPU",
"::",
"OpName",
"::",
"offset",
")",
";",
"if",
"(",
"OffIdx0",
"==",
"-",
"<NUM_LIT>",
"||",
"OffIdx1",
"==",
"-",
"<NUM_LIT>",
")",
"return",
"false",
";",
"OffIdx0",
"-=",
"get",
"(",
"Opc0",
")",
".",
"NumDefs",
";",
"OffIdx1",
"-=",
"get",
"(",
"Opc1",
")",
".",
"NumDefs",
";",
"SDValue",
"Off0",
"=",
"Load0",
"->",
"getOperand",
"(",
"OffIdx0",
")",
";",
"SDValue",
"Off1",
"=",
"Load1",
"->",
"getOperand",
"(",
"OffIdx1",
")",
";",
"if",
"(",
"!",
"isa",
"<",
"ConstantSDNode",
">",
"(",
"Off0",
")",
"||",
"!",
"isa",
"<",
"ConstantSDNode",
">",
"(",
"Off1",
")",
")",
"return",
"false",
";",
"Offset0",
"=",
"cast",
"<",
"ConstantSDNode",
">",
"(",
"Off0",
")",
"->",
"getZExtValue",
"(",
")",
";",
"Offset1",
"=",
"cast",
"<",
"ConstantSDNode",
">",
"(",
"Off1",
")",
"->",
"getZExtValue",
"(",
")",
";",
"return",
"true",
";",
"}",
"return",
"false",
";",
"}"
] |
[
"areLoadsFromSameBasePtr",
"-",
"This",
"is",
"used",
"by",
"the",
"pre-regalloc",
"scheduler",
"to",
"determine",
"if",
"two",
"loads",
"are",
"loading",
"from",
"the",
"same",
"base",
"address",
"."
] |
GCC
|
i386
|
CPP
|
stmt_completion
|
CPU
| 614,314 |
[
"W",
",",
"_",
"_",
"mmask16",
"_",
"_",
"U",
",",
"_",
"_",
"m512",
"_",
"_",
"A",
",",
"_",
"_",
"m512",
"_",
"_",
"B",
")",
"{"
] |
[
"extern",
"_",
"_",
"inline",
"_",
"_",
"m512",
"_",
"_",
"attribute__",
"(",
"(",
"_",
"_",
"gnu_inline__",
",",
"_",
"_",
"always_inline__",
",",
"_",
"_",
"artificial__",
")",
")",
"_",
"mm512_mask_unpackhi_ps",
"(",
"_",
"_",
"m512",
"_",
"_"
] |
LLVM
|
X86
|
CPP
|
next_suggestion
|
CPU
| 614,315 |
[
"if",
"(",
"SymbolLookUp",
")",
"{"
] |
[
"static",
"void",
"tryAddingPcLoadReferenceComment",
"(",
"uint64_t",
"Address",
",",
"uint64_t",
"Value",
",",
"const",
"void",
"*",
"Decoder",
")",
"{",
"const",
"MCDisassembler",
"*",
"Dis",
"=",
"static_cast",
"<",
"const",
"MCDisassembler",
"*",
">",
"(",
"Decoder",
")",
";",
"LLVMSymbolLookupCallback",
"SymbolLookUp",
"=",
"Dis",
"->",
"getLLVMSymbolLookupCallback",
"(",
")",
";"
] |
GCC
|
avr
|
MD
|
stmt_completion
|
MPU
| 614,316 |
[
")"
] |
[
"(",
"clobber",
"(",
"match_scratch",
":",
"QI",
"<NUM_LIT>",
"<STR_LIT>",
")",
")",
"]",
"<STR_LIT>",
"<STR_LIT>",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"match_dup",
"<NUM_LIT>",
")"
] |
LLVM
|
Hexagon
|
TD
|
stmt_completion
|
DSP
| 614,317 |
[
"=",
"<NUM_LIT>",
";"
] |
[
"def",
"A4_round_rr",
":",
"HInst",
"<",
"(",
"outs",
"IntRegs",
":",
"$",
"Rd32",
")",
",",
"(",
"ins",
"IntRegs",
":",
"$",
"Rs32",
",",
"IntRegs",
":",
"$",
"Rt32",
")",
",",
"<STR_LIT>",
",",
"tc_002cb246",
",",
"TypeS_3op",
">",
",",
"Enc_5ab2be",
"{",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"hasNewValue",
"=",
"<NUM_LIT>",
";",
"let",
"opNewValue"
] |
GCC
|
s390
|
MD
|
stmt_completion
|
MPU
| 614,318 |
[
"<STR_LIT>",
")"
] |
[
"(",
"define_insn_reservation",
"<STR_LIT>",
"<NUM_LIT>",
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>"
] |
LLVM
|
AMDGPU
|
CPP
|
next_suggestion
|
GPU
| 614,319 |
[
"Ops",
".",
"push_back",
"(",
"ImpDef",
".",
"getValue",
"(",
"<NUM_LIT>",
")",
")",
";"
] |
[
"SDValue",
"UndefReg",
"=",
"DAG",
".",
"getRegister",
"(",
"MRI",
".",
"createVirtualRegister",
"(",
"RC",
")",
",",
"VT",
")",
";",
"SDValue",
"ImpDef",
"=",
"DAG",
".",
"getCopyToReg",
"(",
"DAG",
".",
"getEntryNode",
"(",
")",
",",
"SDLoc",
"(",
"Node",
")",
",",
"UndefReg",
",",
"Src0",
",",
"SDValue",
"(",
")",
")",
";",
"if",
"(",
"Src0",
".",
"isMachineOpcode",
"(",
")",
"&&",
"Src0",
".",
"getMachineOpcode",
"(",
")",
"==",
"AMDGPU",
"::",
"IMPLICIT_DEF",
")",
"{",
"if",
"(",
"Src1",
".",
"isMachineOpcode",
"(",
")",
"&&",
"Src1",
".",
"getMachineOpcode",
"(",
")",
"!=",
"AMDGPU",
"::",
"IMPLICIT_DEF",
")",
"Src0",
"=",
"Src1",
";",
"else",
"if",
"(",
"Src2",
".",
"isMachineOpcode",
"(",
")",
"&&",
"Src2",
".",
"getMachineOpcode",
"(",
")",
"!=",
"AMDGPU",
"::",
"IMPLICIT_DEF",
")",
"Src0",
"=",
"Src2",
";",
"else",
"{",
"assert",
"(",
"Src1",
".",
"getMachineOpcode",
"(",
")",
"==",
"AMDGPU",
"::",
"IMPLICIT_DEF",
")",
";",
"Src0",
"=",
"UndefReg",
";",
"Src1",
"=",
"UndefReg",
";",
"}",
"}",
"else",
"break",
";",
"SmallVector",
"<",
"SDValue",
",",
"<NUM_LIT>",
">",
"Ops",
"(",
"Node",
"->",
"op_begin",
"(",
")",
",",
"Node",
"->",
"op_end",
"(",
")",
")",
";",
"Ops",
"[",
"<NUM_LIT>",
"]",
"=",
"Src0",
";",
"Ops",
"[",
"<NUM_LIT>",
"]",
"=",
"Src1",
";",
"Ops",
"[",
"<NUM_LIT>",
"]",
"=",
"Src2",
";"
] |
LLVM
|
X86
|
CPP
|
next_suggestion
|
CPU
| 614,320 |
[
"SDValue",
"Callee",
"=",
"DAG",
".",
"getExternalSymbol",
"(",
"LibcallName",
",",
"getPointerTy",
"(",
")",
")",
";"
] |
[
"DebugLoc",
"dl",
"=",
"Op",
".",
"getDebugLoc",
"(",
")",
";",
"SDValue",
"Arg",
"=",
"Op",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"EVT",
"ArgVT",
"=",
"Arg",
".",
"getValueType",
"(",
")",
";",
"Type",
"*",
"ArgTy",
"=",
"ArgVT",
".",
"getTypeForEVT",
"(",
"*",
"DAG",
".",
"getContext",
"(",
")",
")",
";",
"ArgListTy",
"Args",
";",
"ArgListEntry",
"Entry",
";",
"Entry",
".",
"Node",
"=",
"Arg",
";",
"Entry",
".",
"Ty",
"=",
"ArgTy",
";",
"Entry",
".",
"isSExt",
"=",
"false",
";",
"Entry",
".",
"isZExt",
"=",
"false",
";",
"Args",
".",
"push_back",
"(",
"Entry",
")",
";",
"const",
"char",
"*",
"LibcallName",
"=",
"(",
"ArgVT",
"==",
"MVT",
"::",
"f64",
")",
"?",
"<STR_LIT>",
"__sincos_stret",
"<STR_LIT>",
":",
"<STR_LIT>",
"__sincosf_stret",
"<STR_LIT>",
";"
] |
LLVM
|
BPF
|
TD
|
next_suggestion
|
Virtual ISA
| 614,321 |
[
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"dst",
";"
] |
[
"class",
"NEG_RR",
"<",
"BPFOpClass",
"Class",
",",
"BPFArithOp",
"Opc",
",",
"dag",
"outs",
",",
"dag",
"ins",
",",
"string",
"asmstr",
",",
"list",
"<",
"dag",
">",
"pattern",
">",
":",
"TYPE_ALU_JMP",
"<",
"Opc",
".",
"Value",
",",
"<NUM_LIT>",
",",
"outs",
",",
"ins",
",",
"asmstr",
",",
"pattern",
">",
"{",
"bits",
"<",
"<NUM_LIT>",
">",
"dst",
";"
] |
LLVM
|
Mips
|
CPP
|
stmt_completion
|
CPU
| 614,322 |
[
"DAG",
",",
"HasMips64",
")",
";"
] |
[
"EVT",
"Ty",
"=",
"Op",
".",
"getValueType",
"(",
")",
";",
"if",
"(",
"getTargetMachine",
"(",
")",
".",
"getRelocationModel",
"(",
")",
"!=",
"Reloc",
"::",
"PIC_",
"&&",
"!",
"IsN64",
")",
"return",
"getAddrNonPIC",
"(",
"N",
",",
"Ty",
",",
"DAG",
")",
";",
"return",
"getAddrLocal",
"(",
"N",
",",
"Ty",
","
] |
LLVM
|
TPC
|
TD
|
next_suggestion
|
Virtual ISA
| 614,323 |
[
"}"
] |
[
"let",
"ParserMatchClass",
"=",
"MovDGUnpackAsmOperand",
";",
"let",
"MIOperandInfo",
"=",
"(",
"ops",
"i8imm",
":",
"$",
"movdgunpack",
")",
";"
] |
GCC
|
i386
|
MD
|
program_repair
|
CPU
| 614,324 |
[
"<FIXS>",
"(",
"define_expand",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"V16_256",
"<NUM_LIT>",
"<STR_LIT>",
")",
"(",
"vec_merge",
":",
"V16_256",
"(",
"match_operand",
":",
"V16_256",
"<NUM_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"V16_256",
"<NUM_LIT>",
"<STR_LIT>",
")",
"<FIXE>"
] |
[
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
")",
"<BUGS>",
"(",
"define_expand",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"V16HI",
"<NUM_LIT>",
"<STR_LIT>",
")",
"(",
"vec_merge",
":",
"V16HI",
"(",
"match_operand",
":",
"V16HI",
"<NUM_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"V16HI",
"<NUM_LIT>",
"<STR_LIT>",
")",
"<BUGE>",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
")",
")",
")",
"]",
"<STR_LIT>",
"{"
] |
GCC
|
sh
|
CPP
|
next_suggestion
|
CPU
| 614,325 |
[
"}"
] |
[
"FOR_EACH_SUBRTX",
"(",
"iter",
",",
"array",
",",
"PATTERN",
"(",
"insn",
")",
",",
"NONCONST",
")",
"if",
"(",
"MEM_P",
"(",
"*",
"iter",
")",
")",
"return",
"true",
";",
"return",
"false",
";"
] |
GCC
|
avr
|
MD
|
stmt_completion
|
MPU
| 614,326 |
[
"<STR_LIT>",
")"
] |
[
"(",
"define_insn",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"cc0",
")",
"(",
"compare",
"(",
"sign_extend",
":",
"HI",
"(",
"match_operand",
":",
"QI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
"(",
"match_operand",
":",
"HI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
"]",
"<STR_LIT>",
"<STR_LIT>",
"[",
"(",
"set_attr",
"<STR_LIT>"
] |
GCC
|
arm
|
MD
|
next_suggestion
|
CPU
| 614,327 |
[
"(",
"mem",
":",
"SI",
"(",
"plus",
":",
"SI",
"(",
"match_dup",
"<NUM_LIT>",
")"
] |
[
"(",
"const_int",
"<NUM_LIT>",
")",
")",
")",
")",
"(",
"set",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"mem",
":",
"SI",
"(",
"plus",
":",
"SI",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
")",
")",
")",
"(",
"set",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")"
] |
GCC
|
loongarch
|
CPP
|
stmt_completion
|
CPU
| 614,328 |
[
"_",
"m128i",
"_",
"<NUM_LIT>",
")",
"{"
] |
[
"extern",
"_",
"_",
"inline",
"_",
"_",
"attribute__",
"(",
"(",
"_",
"_",
"gnu_inline__",
",",
"_",
"_",
"always_inline__",
",",
"_",
"_",
"artificial__",
")",
")",
"_",
"_",
"m128i",
"_",
"_",
"lsx_vmul_b",
"(",
"_",
"_",
"m128i",
"_",
"<NUM_LIT>",
",",
"_"
] |
GCC
|
nds32
|
MD
|
next_suggestion
|
CPU
| 614,329 |
[
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
")"
] |
[
"(",
"define_insn_reservation",
"<STR_LIT>",
"<NUM_LIT>",
"(",
"and",
"(",
"ior",
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
"(",
"match_test",
"<STR_LIT>",
")",
")"
] |
LLVM
|
Hexagon
|
TD
|
next_suggestion
|
DSP
| 614,330 |
[
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Ii",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";"
] |
[
"class",
"Enc_50b5ac",
":",
"OpcodeHexagon",
"{",
"bits",
"<",
"<NUM_LIT>",
">",
"Ii",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Ii",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";"
] |
LLVM
|
X86
|
TD
|
program_repair
|
CPU
| 614,331 |
[
"<FIXS>",
"defm",
":",
"ZnWriteResPair",
"WriteTZCNT",
",",
"[",
"ZnALU",
"]",
",",
"<NUM_LIT>",
",",
"[",
"<NUM_LIT>",
"]",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
">",
";",
"<FIXE>",
"<FIXS>",
"defm",
":",
"ZnWriteResPair",
"WriteBEXTR",
",",
"[",
"ZnALU",
"]",
",",
"<NUM_LIT>",
",",
"[",
"<NUM_LIT>",
"]",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
">",
";",
"defm",
":",
"ZnWriteResPair",
"WriteBLS",
",",
"[",
"ZnALU",
"]",
",",
"<NUM_LIT>",
",",
"[",
"<NUM_LIT>",
"]",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
">",
";",
"<FIXE>"
] |
[
"defm",
":",
"ZnWriteResPair",
"WriteBSF",
",",
"[",
"ZnALU",
"]",
",",
"<NUM_LIT>",
",",
"[",
"<NUM_LIT>",
"]",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
">",
";",
"defm",
":",
"ZnWriteResPair",
"WriteBSR",
",",
"[",
"ZnALU",
"]",
",",
"<NUM_LIT>",
",",
"[",
"<NUM_LIT>",
"]",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
">",
";",
"defm",
":",
"ZnWriteResPair",
"WriteLZCNT",
",",
"[",
"ZnALU",
"]",
",",
"<NUM_LIT>",
">",
";",
"<BUGS>",
"defm",
":",
"ZnWriteResPair",
"WriteTZCNT",
",",
"[",
"ZnALU",
"]",
",",
"<NUM_LIT>",
">",
";",
"<BUGE>",
"defm",
":",
"ZnWriteResPair",
"WritePOPCNT",
",",
"[",
"ZnALU",
"]",
",",
"<NUM_LIT>",
">",
";",
"def",
":",
"InstRW",
"[",
"WriteMove",
"]",
",",
"(",
"instrs",
"COPY",
")",
">",
";",
"<BUGS>",
"defm",
":",
"ZnWriteResPair",
"WriteBEXTR",
",",
"[",
"ZnALU",
"]",
",",
"<NUM_LIT>",
">",
";",
"defm",
":",
"ZnWriteResPair",
"WriteBLS",
",",
"[",
"ZnALU",
"]",
",",
"<NUM_LIT>",
",",
"[",
"<NUM_LIT>",
"]",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
">",
";",
"<BUGE>",
"defm",
":",
"ZnWriteResPair",
"WriteBZHI",
",",
"[",
"ZnALU",
"]",
",",
"<NUM_LIT>",
">",
";"
] |
GCC
|
nios2
|
CPP
|
next_suggestion
|
MPU
| 614,332 |
[
"}"
] |
[
"if",
"(",
"!",
"sibcall_p",
"&&",
"nios2_can_use_return_insn",
"(",
")",
")",
"{",
"emit_jump_insn",
"(",
"gen_return",
"(",
")",
")",
";",
"return",
";",
"}",
"emit_insn",
"(",
"gen_blockage",
"(",
")",
")",
";",
"total_frame_size",
"=",
"nios2_compute_frame_layout",
"(",
")",
";",
"if",
"(",
"frame_pointer_needed",
")",
"{",
"insn",
"=",
"(",
"cfun",
"->",
"machine",
"->",
"fp_save_offset",
"==",
"<NUM_LIT>",
"?",
"emit_move_insn",
"(",
"stack_pointer_rtx",
",",
"hard_frame_pointer_rtx",
")",
":",
"emit_insn",
"(",
"gen_add3_insn",
"(",
"stack_pointer_rtx",
",",
"hard_frame_pointer_rtx",
",",
"gen_int_mode",
"(",
"-",
"cfun",
"->",
"machine",
"->",
"fp_save_offset",
",",
"Pmode",
")",
")",
")",
")",
";",
"cfa_adj",
"=",
"plus_constant",
"(",
"Pmode",
",",
"stack_pointer_rtx",
",",
"(",
"total_frame_size",
"-",
"cfun",
"->",
"machine",
"->",
"save_regs_offset",
")",
")",
";",
"add_reg_note",
"(",
"insn",
",",
"REG_CFA_DEF_CFA",
",",
"cfa_adj",
")",
";",
"RTX_FRAME_RELATED_P",
"(",
"insn",
")",
"=",
"<NUM_LIT>",
";",
"save_offset",
"=",
"<NUM_LIT>",
";",
"sp_adjust",
"=",
"total_frame_size",
"-",
"cfun",
"->",
"machine",
"->",
"save_regs_offset",
";",
"}",
"else",
"if",
"(",
"!",
"SMALL_INT",
"(",
"total_frame_size",
")",
")",
"{",
"nios2_adjust_stack",
"(",
"cfun",
"->",
"machine",
"->",
"save_regs_offset",
",",
"true",
")",
";",
"save_offset",
"=",
"<NUM_LIT>",
";",
"sp_adjust",
"=",
"total_frame_size",
"-",
"cfun",
"->",
"machine",
"->",
"save_regs_offset",
";",
"}",
"else",
"{",
"save_offset",
"=",
"cfun",
"->",
"machine",
"->",
"save_regs_offset",
";",
"sp_adjust",
"=",
"total_frame_size",
";",
"}",
"if",
"(",
"!",
"TARGET_HAS_CDX",
")",
"{",
"save_offset",
"+=",
"cfun",
"->",
"machine",
"->",
"save_reg_size",
";",
"for",
"(",
"regno",
"=",
"LAST_GP_REG",
";",
"regno",
">",
"<NUM_LIT>",
";",
"regno",
"--",
")",
"if",
"(",
"cfun",
"->",
"machine",
"->",
"save_mask",
"&",
"(",
"<NUM_LIT>",
"<<",
"regno",
")",
")",
"{",
"save_offset",
"-=",
"<NUM_LIT>",
";",
"restore_reg",
"(",
"regno",
",",
"save_offset",
")",
";"
] |
LLVM
|
PowerPC
|
CPP
|
next_suggestion
|
CPU
| 614,333 |
[
"return",
"{",
"XCOFF",
"::",
"RelocationType",
"::",
"R_POS",
",",
"EncodedSignednessIndicator",
"|",
"<NUM_LIT>",
"}",
";"
] |
[
"report_fatal_error",
"(",
"<STR_LIT>",
"Unsupported modifier for half16 fixup.",
"<STR_LIT>",
")",
";",
"case",
"MCSymbolRefExpr",
"::",
"VK_None",
":",
"return",
"{",
"XCOFF",
"::",
"RelocationType",
"::",
"R_TOC",
",",
"SignAndSizeForHalf16",
"}",
";",
"case",
"MCSymbolRefExpr",
"::",
"VK_PPC_U",
":",
"return",
"{",
"XCOFF",
"::",
"RelocationType",
"::",
"R_TOCU",
",",
"SignAndSizeForHalf16",
"}",
";",
"case",
"MCSymbolRefExpr",
"::",
"VK_PPC_L",
":",
"return",
"{",
"XCOFF",
"::",
"RelocationType",
"::",
"R_TOCL",
",",
"SignAndSizeForHalf16",
"}",
";",
"}",
"}",
"break",
";",
"case",
"PPC",
"::",
"fixup_ppc_br24",
":",
"return",
"{",
"XCOFF",
"::",
"RelocationType",
"::",
"R_RBR",
",",
"EncodedSignednessIndicator",
"|",
"<NUM_LIT>",
"}",
";",
"case",
"PPC",
"::",
"fixup_ppc_br24abs",
":",
"return",
"{",
"XCOFF",
"::",
"RelocationType",
"::",
"R_RBA",
",",
"EncodedSignednessIndicator",
"|",
"<NUM_LIT>",
"}",
";",
"case",
"FK_Data_4",
":",
"switch",
"(",
"Modifier",
")",
"{",
"default",
":",
"report_fatal_error",
"(",
"<STR_LIT>",
"Unsupported modifier",
"<STR_LIT>",
")",
";",
"case",
"MCSymbolRefExpr",
"::",
"VK_PPC_AIX_TLSGD",
":",
"return",
"{",
"XCOFF",
"::",
"RelocationType",
"::",
"R_TLS",
",",
"EncodedSignednessIndicator",
"|",
"<NUM_LIT>",
"}",
";",
"case",
"MCSymbolRefExpr",
"::",
"VK_PPC_AIX_TLSGDM",
":",
"return",
"{",
"XCOFF",
"::",
"RelocationType",
"::",
"R_TLSM",
",",
"EncodedSignednessIndicator",
"|",
"<NUM_LIT>",
"}",
";",
"case",
"MCSymbolRefExpr",
"::",
"VK_None",
":"
] |
GCC
|
ns32k
|
MD
|
stmt_completion
|
MPU
| 614,334 |
[
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
"]"
] |
[
"(",
"not",
":",
"HI",
"(",
"match_operand",
":",
"HI"
] |
GCC
|
i386
|
CPP
|
stmt_completion
|
CPU
| 614,335 |
[
")",
"_",
"_",
"B",
",",
"(",
"_",
"_",
"v2df",
")",
"_",
"_",
"C",
")",
";"
] |
[
"extern",
"_",
"_",
"inline",
"_",
"_",
"m128d",
"_",
"_",
"attribute__",
"(",
"(",
"_",
"_",
"gnu_inline__",
",",
"_",
"_",
"always_inline__",
",",
"_",
"_",
"artificial__",
")",
")",
"_",
"mm_macc_sd",
"(",
"_",
"_",
"m128d",
"_",
"_",
"A",
",",
"_",
"_",
"m128d",
"_",
"_",
"B",
",",
"_",
"_",
"m128d",
"_",
"_",
"C",
")",
"{",
"return",
"(",
"_",
"_",
"m128d",
")",
"_",
"_",
"builtin_ia32_vfmaddsd",
"(",
"(",
"_",
"_",
"v2df",
")",
"_",
"_",
"A",
",",
"(",
"_",
"_",
"v2df"
] |
LLVM
|
SystemZ
|
CPP
|
program_repair
|
CPU
| 614,336 |
[
"<FIXS>",
"DAG",
".",
"getConstant",
"(",
"<NUM_LIT>",
",",
"DL",
",",
"PtrVT",
")",
")",
";",
"<FIXE>"
] |
[
"Chain",
"=",
"DAG",
".",
"getStore",
"(",
"Chain",
",",
"DL",
",",
"Byte",
",",
"Dst",
",",
"DstPtrInfo",
",",
"false",
",",
"false",
",",
"Align",
")",
";",
"SDValue",
"DstPlus1",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"ADD",
",",
"DL",
",",
"PtrVT",
",",
"Dst",
",",
"<BUGS>",
"DAG",
".",
"getConstant",
"(",
"<NUM_LIT>",
",",
"PtrVT",
")",
")",
";",
"<BUGE>",
"return",
"emitMemMem",
"(",
"DAG",
",",
"DL",
",",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"Chain",
",",
"DstPlus1",
",",
"Dst",
",",
"Bytes",
"-",
"<NUM_LIT>",
")",
";",
"}"
] |
GCC
|
rs6000
|
CPP
|
next_suggestion
|
CPU
| 614,337 |
[
"out_mode",
"=",
"TYPE_MODE",
"(",
"TREE_TYPE",
"(",
"type_out",
")",
")",
";"
] |
[
"static",
"tree",
"rs6000_builtin_md_vectorized_function",
"(",
"tree",
"fndecl",
",",
"tree",
"type_out",
",",
"tree",
"type_in",
")",
"{",
"machine_mode",
"in_mode",
",",
"out_mode",
";",
"int",
"in_n",
",",
"out_n",
";",
"if",
"(",
"TARGET_DEBUG_BUILTIN",
")",
"fprintf",
"(",
"stderr",
",",
"<STR_LIT>",
"rs6000_builtin_md_vectorized_function (%s, %s, %s)\\n",
"<STR_LIT>",
",",
"IDENTIFIER_POINTER",
"(",
"DECL_NAME",
"(",
"fndecl",
")",
")",
",",
"GET_MODE_NAME",
"(",
"TYPE_MODE",
"(",
"type_out",
")",
")",
",",
"GET_MODE_NAME",
"(",
"TYPE_MODE",
"(",
"type_in",
")",
")",
")",
";",
"if",
"(",
"TREE_CODE",
"(",
"type_out",
")",
"!=",
"VECTOR_TYPE",
"||",
"TREE_CODE",
"(",
"type_in",
")",
"!=",
"VECTOR_TYPE",
")",
"return",
"NULL_TREE",
";"
] |
LLVM
|
AMDGPU
|
CPP
|
next_suggestion
|
GPU
| 614,338 |
[
"switch",
"(",
"Len",
")",
"{"
] |
[
"static",
"int",
"parseVecSize",
"(",
"StringRef",
"&",
"mangledName",
")",
"{",
"size_t",
"const",
"Len",
"=",
"eatNumber",
"(",
"mangledName",
")",
";"
] |
LLVM
|
Patmos
|
CPP
|
program_repair
|
VLIW
| 614,339 |
[
"<FIXS>",
"while",
"(",
"J",
"!=",
"MBB",
".",
"begin",
"(",
")",
"&&",
"isPseudo",
"(",
"&",
"*",
"J",
")",
")",
"{",
"<FIXE>",
"<FIXS>",
"<FIXE>"
] |
[
"{",
"auto",
"J",
"=",
"II",
";",
"--",
"J",
";",
"<BUGS>",
"while",
"(",
"J",
"!=",
"MBB",
".",
"begin",
"(",
")",
"&&",
"isPseudo",
"(",
"*",
"J",
")",
")",
"{",
"<BUGE>",
"<BUGS>",
"-",
"J",
";",
"<BUGE>",
"}",
"return",
"J",
";"
] |
GCC
|
microblaze
|
MD
|
stmt_completion
|
MPU
| 614,340 |
[
"<NUM_LIT>",
"<STR_LIT>",
")"
] |
[
"(",
"define_predicate",
"<STR_LIT>",
"(",
"ior",
"(",
"match_operand"
] |
GCC
|
mep
|
MD
|
program_repair
|
CPU
| 614,341 |
[
"<FIXS>",
"(",
"unspec_volatile",
":",
"SI",
"[",
"<FIXE>",
"<FIXS>",
"<FIXE>",
"<FIXS>",
"(",
"unspec_volatile",
":",
"SI",
"[",
"<FIXE>",
"<FIXS>",
"<FIXE>",
"<FIXS>",
"(",
"unspec_volatile",
":",
"SI",
"[",
"<FIXE>",
"<FIXS>",
"<FIXE>",
"<FIXS>",
"(",
"unspec_volatile",
":",
"SI",
"[",
"<FIXE>",
"<FIXS>",
"]",
"<NUM_LIT>",
")",
")",
"]",
"<FIXE>"
] |
[
"(",
"define_insn",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"reg",
":",
"SI",
"<NUM_LIT>",
")",
"<BUGS>",
"(",
"unspec",
":",
"SI",
"[",
"<BUGE>",
"(",
"match_operand",
":",
"DI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"DI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
"<NUM_LIT>",
")",
")",
"<BUGS>",
"(",
"set",
"(",
"reg",
":",
"SI",
"<NUM_LIT>",
")",
"(",
"unspec",
":",
"SI",
"[",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"match_dup",
"<NUM_LIT>",
")",
"]",
"<NUM_LIT>",
")",
")",
"<BUGE>",
"(",
"set",
"(",
"reg",
":",
"SI",
"<NUM_LIT>",
")",
"<BUGS>",
"(",
"unspec",
":",
"SI",
"[",
"<BUGE>",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"match_dup",
"<NUM_LIT>",
")",
"]",
"<NUM_LIT>",
")",
")",
"<BUGS>",
"(",
"set",
"(",
"reg",
":",
"SI",
"<NUM_LIT>",
")",
"(",
"unspec",
":",
"SI",
"[",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"match_dup",
"<NUM_LIT>",
")",
"]",
"<NUM_LIT>",
")",
")",
"<BUGE>",
"(",
"set",
"(",
"reg",
":",
"SI",
"<NUM_LIT>",
")",
"<BUGS>",
"(",
"unspec",
":",
"SI",
"[",
"<BUGE>",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"match_dup",
"<NUM_LIT>",
")",
"]",
"<NUM_LIT>",
")",
")",
"<BUGS>",
"(",
"set",
"(",
"reg",
":",
"SI",
"<NUM_LIT>",
")",
"(",
"unspec",
":",
"SI",
"[",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"match_dup",
"<NUM_LIT>",
")",
"]",
"<NUM_LIT>",
")",
")",
"<BUGE>",
"(",
"set",
"(",
"reg",
":",
"SI",
"<NUM_LIT>",
")",
"<BUGS>",
"(",
"unspec",
":",
"SI",
"[",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"match_dup",
"<NUM_LIT>",
")",
"]",
"<NUM_LIT>",
")",
")",
"(",
"set",
"(",
"reg",
":",
"SI",
"<NUM_LIT>",
")",
"(",
"unspec",
":",
"SI",
"[",
"<BUGE>",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"match_dup",
"<NUM_LIT>",
")",
"<BUGS>",
"]",
"<NUM_LIT>",
")",
")",
"]",
"<BUGE>",
"<STR_LIT>",
"<STR_LIT>",
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")"
] |
GCC
|
avr
|
MD
|
stmt_completion
|
MPU
| 614,342 |
[
"operands",
"[",
"<NUM_LIT>",
"]",
")"
] |
[
"(",
"lshiftrt",
":",
"ALL1",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
")",
")",
"]",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"rotate",
":",
"QI",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
")",
")",
"(",
"set",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"and",
":",
"QI",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
")",
")",
"]",
"{",
"operands",
"[",
"<NUM_LIT>",
"]",
"=",
"avr_to_int_mode",
"("
] |
GCC
|
arm
|
MD
|
stmt_completion
|
CPU
| 614,343 |
[
"const_string",
"<STR_LIT>",
")",
")"
] |
[
"(",
"define_attr",
"<STR_LIT>",
"<STR_LIT>",
"(",
"if_then_else",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"const_string",
"<STR_LIT>",
")",
"("
] |
LLVM
|
AMDGPU
|
CPP
|
stmt_completion
|
GPU
| 614,344 |
[
")",
";"
] |
[
"const",
"MCOperand",
"&",
"Op",
"=",
"MI",
"->",
"getOperand",
"(",
"OpNo",
")",
";",
"assert",
"(",
"Op",
".",
"isImm",
"(",
")",
"||",
"Op",
".",
"isExpr",
"(",
")",
")",
";",
"if",
"(",
"Op",
".",
"isImm",
"(",
")",
")",
"{",
"int64_t",
"Imm",
"=",
"Op",
".",
"getImm",
"("
] |
LLVM
|
AArch64
|
TD
|
next_suggestion
|
CPU
| 614,345 |
[
"let",
"Predicates",
"=",
"[",
"HasFullFP16",
"]",
";"
] |
[
"def",
"UXHri",
":",
"BaseIntegerToFPUnscaled",
"<",
"isUnsigned",
",",
"GPR64",
",",
"FPR16",
",",
"f16",
",",
"asm",
",",
"node",
">",
"{",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";"
] |
GCC
|
arm
|
CPP
|
stmt_completion
|
CPU
| 614,346 |
[
"a",
")",
"{"
] |
[
"vreinterpretq_s32_u32",
"(",
"uint32x4_t",
"_",
"_"
] |
LLVM
|
WebAssembly
|
CPP
|
next_suggestion
|
Virtual ISA
| 614,347 |
[
"WasmSym",
"->",
"setType",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
";"
] |
[
"}",
"SmallVector",
"<",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"<NUM_LIT>",
">",
"Returns",
";",
"SmallVector",
"<",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"<NUM_LIT>",
">",
"Params",
";",
"GetSignature",
"(",
"Subtarget",
",",
"Name",
",",
"Returns",
",",
"Params",
")",
";",
"WasmSym",
"->",
"setReturns",
"(",
"std",
"::",
"move",
"(",
"Returns",
")",
")",
";",
"WasmSym",
"->",
"setParams",
"(",
"std",
"::",
"move",
"(",
"Params",
")",
")",
";"
] |
LLVM
|
ARM64
|
TD
|
stmt_completion
|
CPU
| 614,348 |
[
",",
"FPR32",
",",
"GPR32",
",",
"asm",
">",
"{"
] |
[
"def",
"SWr",
":",
"BaseUnscaledConversion",
"<",
"<NUM_LIT>",
",",
"<NUM_LIT>"
] |
LLVM
|
TPC
|
CPP
|
stmt_completion
|
Virtual ISA
| 614,349 |
[
")",
";"
] |
[
"SDValue",
"Op1",
"=",
"Op",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"SDValue",
"Op2",
"=",
"Op",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"SDValue",
"Op3",
"=",
"Op",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"SDValue",
"Op4",
"=",
"Op",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"EVT",
"ccvt",
";",
"EVT",
"VT0",
"=",
"Op0",
".",
"getValueType",
"("
] |
LLVM
|
AMDGPU
|
CPP
|
next_suggestion
|
GPU
| 614,350 |
[
"OutStreamer",
"->",
"emitInt32",
"(",
"R_SPILLED_VGPRS",
")",
";"
] |
[
"MCContext",
"&",
"Ctx",
"=",
"MF",
".",
"getContext",
"(",
")",
";",
"auto",
"SetBits",
"=",
"[",
"&",
"Ctx",
"]",
"(",
"const",
"MCExpr",
"*",
"Value",
",",
"uint32_t",
"Mask",
",",
"uint32_t",
"Shift",
")",
"{",
"const",
"MCExpr",
"*",
"msk",
"=",
"MCConstantExpr",
"::",
"create",
"(",
"Mask",
",",
"Ctx",
")",
";",
"const",
"MCExpr",
"*",
"shft",
"=",
"MCConstantExpr",
"::",
"create",
"(",
"Shift",
",",
"Ctx",
")",
";",
"return",
"MCBinaryExpr",
"::",
"createShl",
"(",
"MCBinaryExpr",
"::",
"createAnd",
"(",
"Value",
",",
"msk",
",",
"Ctx",
")",
",",
"shft",
",",
"Ctx",
")",
";",
"}",
";",
"auto",
"EmitResolvedOrExpr",
"=",
"[",
"this",
"]",
"(",
"const",
"MCExpr",
"*",
"Value",
",",
"unsigned",
"Size",
")",
"{",
"int64_t",
"Val",
";",
"if",
"(",
"Value",
"->",
"evaluateAsAbsolute",
"(",
"Val",
")",
")",
"OutStreamer",
"->",
"emitIntValue",
"(",
"static_cast",
"<",
"uint64_t",
">",
"(",
"Val",
")",
",",
"Size",
")",
";",
"else",
"OutStreamer",
"->",
"emitValue",
"(",
"Value",
",",
"Size",
")",
";",
"}",
";",
"if",
"(",
"AMDGPU",
"::",
"isCompute",
"(",
"MF",
".",
"getFunction",
"(",
")",
".",
"getCallingConv",
"(",
")",
")",
")",
"{",
"OutStreamer",
"->",
"emitInt32",
"(",
"R_00B848_COMPUTE_PGM_RSRC1",
")",
";",
"EmitResolvedOrExpr",
"(",
"CurrentProgramInfo",
".",
"getComputePGMRSrc1",
"(",
"STM",
",",
"Ctx",
")",
",",
"<NUM_LIT>",
")",
";",
"OutStreamer",
"->",
"emitInt32",
"(",
"R_00B84C_COMPUTE_PGM_RSRC2",
")",
";",
"EmitResolvedOrExpr",
"(",
"CurrentProgramInfo",
".",
"getComputePGMRSrc2",
"(",
"Ctx",
")",
",",
"<NUM_LIT>",
")",
";",
"OutStreamer",
"->",
"emitInt32",
"(",
"R_00B860_COMPUTE_TMPRING_SIZE",
")",
";",
"if",
"(",
"STM",
".",
"getGeneration",
"(",
")",
">=",
"AMDGPUSubtarget",
"::",
"GFX12",
")",
"{",
"EmitResolvedOrExpr",
"(",
"SetBits",
"(",
"CurrentProgramInfo",
".",
"ScratchBlocks",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
")",
",",
"<NUM_LIT>",
")",
";",
"}",
"else",
"if",
"(",
"STM",
".",
"getGeneration",
"(",
")",
"==",
"AMDGPUSubtarget",
"::",
"GFX11",
")",
"{",
"EmitResolvedOrExpr",
"(",
"SetBits",
"(",
"CurrentProgramInfo",
".",
"ScratchBlocks",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
")",
",",
"<NUM_LIT>",
")",
";",
"}",
"else",
"{",
"EmitResolvedOrExpr",
"(",
"SetBits",
"(",
"CurrentProgramInfo",
".",
"ScratchBlocks",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
")",
",",
"<NUM_LIT>",
")",
";",
"}",
"}",
"else",
"{",
"OutStreamer",
"->",
"emitInt32",
"(",
"RsrcReg",
")",
";",
"const",
"MCExpr",
"*",
"GPRBlocks",
"=",
"MCBinaryExpr",
"::",
"createOr",
"(",
"SetBits",
"(",
"CurrentProgramInfo",
".",
"VGPRBlocks",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
")",
",",
"SetBits",
"(",
"CurrentProgramInfo",
".",
"SGPRBlocks",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
")",
",",
"MF",
".",
"getContext",
"(",
")",
")",
";",
"EmitResolvedOrExpr",
"(",
"GPRBlocks",
",",
"<NUM_LIT>",
")",
";",
"OutStreamer",
"->",
"emitInt32",
"(",
"R_0286E8_SPI_TMPRING_SIZE",
")",
";",
"if",
"(",
"STM",
".",
"getGeneration",
"(",
")",
">=",
"AMDGPUSubtarget",
"::",
"GFX12",
")",
"{",
"EmitResolvedOrExpr",
"(",
"SetBits",
"(",
"CurrentProgramInfo",
".",
"ScratchBlocks",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
")",
",",
"<NUM_LIT>",
")",
";",
"}",
"else",
"if",
"(",
"STM",
".",
"getGeneration",
"(",
")",
"==",
"AMDGPUSubtarget",
"::",
"GFX11",
")",
"{",
"EmitResolvedOrExpr",
"(",
"SetBits",
"(",
"CurrentProgramInfo",
".",
"ScratchBlocks",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
")",
",",
"<NUM_LIT>",
")",
";",
"}",
"else",
"{",
"EmitResolvedOrExpr",
"(",
"SetBits",
"(",
"CurrentProgramInfo",
".",
"ScratchBlocks",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
")",
",",
"<NUM_LIT>",
")",
";",
"}",
"}",
"if",
"(",
"MF",
".",
"getFunction",
"(",
")",
".",
"getCallingConv",
"(",
")",
"==",
"CallingConv",
"::",
"AMDGPU_PS",
")",
"{",
"OutStreamer",
"->",
"emitInt32",
"(",
"R_00B02C_SPI_SHADER_PGM_RSRC2_PS",
")",
";",
"unsigned",
"ExtraLDSSize",
"=",
"STM",
".",
"getGeneration",
"(",
")",
">=",
"AMDGPUSubtarget",
"::",
"GFX11",
"?",
"divideCeil",
"(",
"CurrentProgramInfo",
".",
"LDSBlocks",
",",
"<NUM_LIT>",
")",
":",
"CurrentProgramInfo",
".",
"LDSBlocks",
";",
"OutStreamer",
"->",
"emitInt32",
"(",
"S_00B02C_EXTRA_LDS_SIZE",
"(",
"ExtraLDSSize",
")",
")",
";",
"OutStreamer",
"->",
"emitInt32",
"(",
"R_0286CC_SPI_PS_INPUT_ENA",
")",
";",
"OutStreamer",
"->",
"emitInt32",
"(",
"MFI",
"->",
"getPSInputEnable",
"(",
")",
")",
";",
"OutStreamer",
"->",
"emitInt32",
"(",
"R_0286D0_SPI_PS_INPUT_ADDR",
")",
";",
"OutStreamer",
"->",
"emitInt32",
"(",
"MFI",
"->",
"getPSInputAddr",
"(",
")",
")",
";",
"}",
"OutStreamer",
"->",
"emitInt32",
"(",
"R_SPILLED_SGPRS",
")",
";",
"OutStreamer",
"->",
"emitInt32",
"(",
"MFI",
"->",
"getNumSpilledSGPRs",
"(",
")",
")",
";"
] |
GCC
|
i386
|
MD
|
next_suggestion
|
CPU
| 614,351 |
[
"(",
"clobber",
"(",
"reg",
":",
"CC",
"FLAGS_REG",
")",
")",
"]",
")",
"]",
")"
] |
[
"(",
"const_int",
"<NUM_LIT>",
")",
")",
"(",
"subreg",
":",
"HI",
"(",
"plus",
":",
"QI",
"(",
"subreg",
":",
"QI",
"(",
"zero_extract",
":",
"HI",
"(",
"match_operand",
":",
"HI",
"<NUM_LIT>",
"<STR_LIT>",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
")",
"<NUM_LIT>",
")",
"(",
"match_operand",
":",
"QI",
"<NUM_LIT>",
"<STR_LIT>",
")",
")",
"<NUM_LIT>",
")",
")"
] |
GCC
|
aarch64
|
MD
|
next_suggestion
|
CPU
| 614,352 |
[
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"]"
] |
[
"(",
"define_insn",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"VDQ_I",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"xor",
":",
"VDQ_I",
"(",
"match_operand",
":",
"VDQ_I",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"VDQ_I",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
"]",
"<STR_LIT>",
"<STR_LIT>"
] |
GCC
|
i386
|
CPP
|
stmt_completion
|
CPU
| 614,353 |
[
"mm256_setzero_si256",
"(",
")",
",",
"(",
"_",
"_",
"mmask8",
")",
"_",
"_",
"U",
")",
";"
] |
[
"return",
"(",
"_",
"_",
"m256i",
")",
"_",
"_",
"builtin_ia32_expanddi256_maskz",
"(",
"(",
"_",
"_",
"v4di",
")",
"_",
"_",
"A",
",",
"(",
"_",
"_",
"v4di",
")",
"_"
] |
LLVM
|
PowerPC
|
CPP
|
stmt_completion
|
CPU
| 614,354 |
[
"U",
";"
] |
[
"void",
"setMustSaveTOC",
"(",
"bool",
"U",
")",
"{",
"MustSaveTOC",
"="
] |
GCC
|
arm
|
CPP
|
stmt_completion
|
CPU
| 614,355 |
[
",",
"int16x4_t",
"_",
"_",
"b",
")",
"{"
] |
[
"vqdmull_s16",
"(",
"int16x4_t",
"_",
"_",
"a"
] |
GCC
|
rs6000
|
CPP
|
stmt_completion
|
CPU
| 614,356 |
[
"_",
"m128d",
"_",
"_",
"A",
")",
"{"
] |
[
"extern",
"_",
"_",
"inline",
"_",
"_",
"m128",
"_",
"_",
"attribute__",
"(",
"(",
"_",
"_",
"gnu_inline__",
",",
"_",
"_",
"always_inline__",
",",
"_",
"_",
"artificial__",
")",
")",
"_",
"mm_castpd_ps",
"(",
"_"
] |
LLVM
|
ARM
|
CPP
|
stmt_completion
|
CPU
| 614,357 |
[
"MIB",
")",
";"
] |
[
"if",
"(",
"Terminator",
"!=",
"MBB",
".",
"end",
"(",
")",
"&&",
"Terminator",
"->",
"getOpcode",
"(",
")",
"==",
"ARM",
"::",
"tBX_RET",
")",
"{",
"CopyRegs",
".",
"insert",
"(",
"ARM",
"::",
"R0",
")",
";",
"CopyRegs",
".",
"insert",
"(",
"ARM",
"::",
"R1",
")",
";",
"CopyRegs",
".",
"insert",
"(",
"ARM",
"::",
"R2",
")",
";",
"CopyRegs",
".",
"insert",
"(",
"ARM",
"::",
"R3",
")",
";",
"for",
"(",
"auto",
"Op",
":",
"Terminator",
"->",
"implicit_operands",
"(",
")",
")",
"{",
"if",
"(",
"Op",
".",
"isReg",
"(",
")",
")",
"CopyRegs",
".",
"erase",
"(",
"Op",
".",
"getReg",
"(",
")",
")",
";",
"}",
"}",
"static",
"const",
"unsigned",
"AllCopyRegs",
"[",
"]",
"=",
"{",
"ARM",
"::",
"R0",
",",
"ARM",
"::",
"R1",
",",
"ARM",
"::",
"R2",
",",
"ARM",
"::",
"R3",
",",
"ARM",
"::",
"R4",
",",
"ARM",
"::",
"R5",
",",
"ARM",
"::",
"R6",
",",
"ARM",
"::",
"R7",
"}",
";",
"static",
"const",
"unsigned",
"AllHighRegs",
"[",
"]",
"=",
"{",
"ARM",
"::",
"R8",
",",
"ARM",
"::",
"R9",
",",
"ARM",
"::",
"R10",
",",
"ARM",
"::",
"R11",
"}",
";",
"const",
"unsigned",
"*",
"AllCopyRegsEnd",
"=",
"std",
"::",
"end",
"(",
"AllCopyRegs",
")",
";",
"const",
"unsigned",
"*",
"AllHighRegsEnd",
"=",
"std",
"::",
"end",
"(",
"AllHighRegs",
")",
";",
"auto",
"HiRegToRestore",
"=",
"findNextOrderedReg",
"(",
"std",
"::",
"begin",
"(",
"AllHighRegs",
")",
",",
"HiRegsToRestore",
",",
"AllHighRegsEnd",
")",
";",
"while",
"(",
"HiRegToRestore",
"!=",
"AllHighRegsEnd",
")",
"{",
"assert",
"(",
"!",
"CopyRegs",
".",
"empty",
"(",
")",
")",
";",
"auto",
"CopyReg",
"=",
"findNextOrderedReg",
"(",
"std",
"::",
"begin",
"(",
"AllCopyRegs",
")",
",",
"CopyRegs",
",",
"AllCopyRegsEnd",
")",
";",
"MachineInstrBuilder",
"PopMIB",
"=",
"BuildMI",
"(",
"MBB",
",",
"MI",
",",
"DL",
",",
"TII",
".",
"get",
"(",
"ARM",
"::",
"tPOP",
")",
")",
".",
"add",
"(",
"predOps",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
")",
";",
"while",
"(",
"HiRegToRestore",
"!=",
"AllHighRegsEnd",
"&&",
"CopyReg",
"!=",
"AllCopyRegsEnd",
")",
"{",
"PopMIB",
".",
"addReg",
"(",
"*",
"CopyReg",
",",
"RegState",
"::",
"Define",
")",
";",
"BuildMI",
"(",
"MBB",
",",
"MI",
",",
"DL",
",",
"TII",
".",
"get",
"(",
"ARM",
"::",
"tMOVr",
")",
")",
".",
"addReg",
"(",
"*",
"HiRegToRestore",
",",
"RegState",
"::",
"Define",
")",
".",
"addReg",
"(",
"*",
"CopyReg",
",",
"RegState",
"::",
"Kill",
")",
".",
"add",
"(",
"predOps",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
")",
";",
"CopyReg",
"=",
"findNextOrderedReg",
"(",
"++",
"CopyReg",
",",
"CopyRegs",
",",
"AllCopyRegsEnd",
")",
";",
"HiRegToRestore",
"=",
"findNextOrderedReg",
"(",
"++",
"HiRegToRestore",
",",
"HiRegsToRestore",
",",
"AllHighRegsEnd",
")",
";",
"}",
"}",
"MachineInstrBuilder",
"MIB",
"=",
"BuildMI",
"(",
"MF",
",",
"DL",
",",
"TII",
".",
"get",
"(",
"ARM",
"::",
"tPOP",
")",
")",
".",
"add",
"(",
"predOps",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
")",
";",
"bool",
"NeedsPop",
"=",
"false",
";",
"for",
"(",
"unsigned",
"i",
"=",
"CSI",
".",
"size",
"(",
")",
";",
"i",
"!=",
"<NUM_LIT>",
";",
"--",
"i",
")",
"{",
"unsigned",
"Reg",
"=",
"CSI",
"[",
"i",
"-",
"<NUM_LIT>",
"]",
".",
"getReg",
"(",
")",
";",
"if",
"(",
"!",
"(",
"ARM",
"::",
"tGPRRegClass",
".",
"contains",
"(",
"Reg",
")",
"||",
"Reg",
"==",
"ARM",
"::",
"LR",
")",
")",
"continue",
";",
"if",
"(",
"Reg",
"==",
"ARM",
"::",
"LR",
")",
"{",
"if",
"(",
"MBB",
".",
"succ_empty",
"(",
")",
")",
"{",
"if",
"(",
"isVarArg",
")",
"continue",
";",
"if",
"(",
"!",
"STI",
".",
"hasV5TOps",
"(",
")",
")",
"continue",
";",
"if",
"(",
"MI",
"->",
"getOpcode",
"(",
")",
"==",
"ARM",
"::",
"TCRETURNdi",
"||",
"MI",
"->",
"getOpcode",
"(",
")",
"==",
"ARM",
"::",
"TCRETURNri",
")",
"{",
"unsigned",
"Opcode",
"=",
"MI",
"->",
"getOpcode",
"(",
")",
"==",
"ARM",
"::",
"TCRETURNdi",
"?",
"ARM",
"::",
"tBL",
":",
"ARM",
"::",
"tBLXr",
";",
"MachineInstrBuilder",
"BL",
"=",
"BuildMI",
"(",
"MF",
",",
"DL",
",",
"TII",
".",
"get",
"(",
"Opcode",
")",
")",
";",
"BL",
".",
"add",
"(",
"predOps",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
")",
";",
"BL",
".",
"add",
"(",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
";",
"MBB",
".",
"insert",
"(",
"MI",
",",
"&",
"*",
"BL",
")",
";",
"}",
"Reg",
"=",
"ARM",
"::",
"PC",
";",
"(",
"*",
"MIB",
")",
".",
"setDesc",
"(",
"TII",
".",
"get",
"(",
"ARM",
"::",
"tPOP_RET",
")",
")",
";",
"if",
"(",
"MI",
"!=",
"MBB",
".",
"end",
"(",
")",
")",
"MIB",
".",
"copyImplicitOps",
"(",
"*",
"MI",
")",
";",
"MI",
"=",
"MBB",
".",
"erase",
"(",
"MI",
")",
";",
"}",
"else",
"continue",
";",
"}",
"MIB",
".",
"addReg",
"(",
"Reg",
",",
"getDefRegState",
"(",
"true",
")",
")",
";",
"NeedsPop",
"=",
"true",
";",
"}",
"if",
"(",
"NeedsPop",
")",
"MBB",
".",
"insert",
"(",
"MI",
",",
"&",
"*",
"MIB",
")",
";",
"else",
"MF",
".",
"DeleteMachineInstr",
"("
] |
GCC
|
sparc
|
MD
|
next_suggestion
|
CPU
| 614,358 |
[
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
")"
] |
[
"(",
"and",
":",
"DI",
"(",
"subreg",
":",
"DI",
"(",
"lshiftrt",
":",
"SI",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
"<NUM_LIT>",
")",
"(",
"match_operand",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
"]",
"<STR_LIT>",
"<STR_LIT>"
] |
GCC
|
aarch64
|
MD
|
stmt_completion
|
CPU
| 614,359 |
[
"<STR_LIT>",
")",
")"
] |
[
"(",
"eq_attr",
"<STR_LIT>"
] |
GCC
|
loongarch
|
CPP
|
next_suggestion
|
CPU
| 614,360 |
[
"}"
] |
[
"extern",
"_",
"_",
"inline",
"_",
"_",
"attribute__",
"(",
"(",
"_",
"_",
"gnu_inline__",
",",
"_",
"_",
"always_inline__",
",",
"_",
"_",
"artificial__",
")",
")",
"_",
"_",
"m128i",
"_",
"_",
"lsx_vsubwev_d_wu",
"(",
"_",
"_",
"m128i",
"_",
"<NUM_LIT>",
",",
"_",
"_",
"m128i",
"_",
"<NUM_LIT>",
")",
"{",
"return",
"(",
"_",
"_",
"m128i",
")",
"_",
"_",
"builtin_lsx_vsubwev_d_wu",
"(",
"(",
"v4u32",
")",
"_",
"<NUM_LIT>",
",",
"(",
"v4u32",
")",
"_",
"<NUM_LIT>",
")",
";"
] |
LLVM
|
OR1K
|
CPP
|
next_suggestion
|
CPU
| 614,361 |
[
"}"
] |
[
"}",
"else",
"{",
"if",
"(",
"distinguishResult",
"==",
"<NUM_LIT>",
")",
"{",
"InstrsM",
".",
"push_back",
"(",
"I",
")",
";",
"}",
"else",
"if",
"(",
"distinguishResult",
"==",
"<NUM_LIT>",
")",
"{",
"InstrsS1",
".",
"push_back",
"(",
"I",
")",
";",
"}",
"else",
"if",
"(",
"distinguishResult",
"==",
"<NUM_LIT>",
")",
"{",
"InstrsS2",
".",
"push_back",
"(",
"I",
")",
";",
"}",
"}",
"I",
"++",
";",
"}",
"emitInstrs_4Interleaving",
"(",
"MBB",
",",
"I",
",",
"InstrsM",
",",
"InstrsS1",
",",
"InstrsS2",
")",
";",
"break",
";",
"}",
"else",
"if",
"(",
"std",
"::",
"next",
"(",
"I",
")",
"==",
"E",
")",
"{",
"if",
"(",
"!",
"(",
"I",
"->",
"isBranch",
"(",
")",
")",
"&&",
"!",
"(",
"I",
"->",
"isCall",
"(",
")",
")",
"&&",
"!",
"(",
"I",
"->",
"isReturn",
"(",
")",
")",
"&&",
"!",
"(",
"I",
"->",
"isCompare",
"(",
")",
")",
"&&",
"!",
"(",
"I",
"->",
"getOpcode",
"(",
")",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
"||",
"(",
"I",
"->",
"getOpcode",
"(",
")",
">",
"<NUM_LIT>",
"&&",
"I",
"->",
"getOpcode",
"(",
")",
"<",
"<NUM_LIT>",
")",
")",
")",
"{",
"int",
"distinguishResult",
"=",
"distinguishInstr",
"(",
"I",
")",
";",
"if",
"(",
"distinguishResult",
"==",
"-",
"<NUM_LIT>",
")",
"{",
"errs",
"(",
")",
"<<",
"<STR_LIT>",
"distinguishResult in the end of MBB\\n",
"<STR_LIT>",
"<<",
"MF",
".",
"getName",
"(",
")",
"<<",
"<STR_LIT>",
"BB: ",
"<STR_LIT>",
"<<",
"I",
"->",
"getParent",
"(",
")",
"->",
"getName",
"(",
")",
"<<",
"<STR_LIT>",
"Instr: ",
"<STR_LIT>",
"<<",
"*",
"I",
"<<",
"<STR_LIT>",
"\\n",
"<STR_LIT>",
";",
"exit",
"(",
"<NUM_LIT>",
")",
";",
"}",
"else",
"{",
"if",
"(",
"distinguishResult",
"==",
"<NUM_LIT>",
")",
"{",
"InstrsM",
".",
"push_back",
"(",
"I",
")",
";",
"}",
"else",
"if",
"(",
"distinguishResult",
"==",
"<NUM_LIT>",
")",
"{",
"InstrsS1",
".",
"push_back",
"(",
"I",
")",
";",
"}",
"else",
"if",
"(",
"distinguishResult",
"==",
"<NUM_LIT>",
")",
"{",
"InstrsS2",
".",
"push_back",
"(",
"I",
")",
";",
"}",
"}",
"I",
"++",
";",
"}",
"emitInstrs_4Interleaving",
"(",
"MBB",
",",
"I",
",",
"InstrsM",
",",
"InstrsS1",
",",
"InstrsS2",
")",
";",
"break",
";",
"}",
"else",
"if",
"(",
"(",
"I",
"->",
"isBranch",
"(",
")",
"&&",
"!",
"(",
"I",
"->",
"getOpcode",
"(",
")",
">",
"<NUM_LIT>",
"&&",
"I",
"->",
"getOpcode",
"(",
")",
"<",
"<NUM_LIT>",
")",
")",
")",
"{",
"emitInstrs_4Interleaving",
"(",
"MBB",
",",
"I",
",",
"InstrsM",
",",
"InstrsS1",
",",
"InstrsS2",
")",
";"
] |
LLVM
|
Mips
|
TD
|
next_suggestion
|
CPU
| 614,362 |
[
"}"
] |
[
"list",
"<",
"dag",
">",
"Pattern",
"=",
"[",
"]",
";",
"bit",
"hasDelaySlot",
"=",
"<NUM_LIT>",
";",
"InstrItinClass",
"Itinerary",
"=",
"itin",
";",
"bit",
"isCTI",
"=",
"<NUM_LIT>",
";",
"bit",
"isBranch",
"=",
"<NUM_LIT>",
";",
"bit",
"isIndirectBranch",
"=",
"<NUM_LIT>",
";"
] |
LLVM
|
AArch64
|
TD
|
next_suggestion
|
CPU
| 614,363 |
[
"}"
] |
[
"class",
"AArch64Inst",
"<",
"Format",
"f",
",",
"string",
"cstr",
">",
":",
"Instruction",
"{",
"field",
"bits",
"<",
"<NUM_LIT>",
">",
"Inst",
";",
"field",
"bits",
"<",
"<NUM_LIT>",
">",
"Unpredictable",
"=",
"<NUM_LIT>",
";",
"field",
"bits",
"<",
"<NUM_LIT>",
">",
"SoftFail",
"=",
"Unpredictable",
";",
"let",
"Namespace",
"=",
"<STR_LIT>",
";",
"Format",
"F",
"=",
"f",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"Form",
"=",
"F",
".",
"Value",
";",
"bit",
"isWhile",
"=",
"<NUM_LIT>",
";",
"bit",
"isPTestLike",
"=",
"<NUM_LIT>",
";",
"FalseLanesEnum",
"FalseLanes",
"=",
"FalseLanesNone",
";",
"DestructiveInstTypeEnum",
"DestructiveInstType",
"=",
"NotDestructive",
";",
"ElementSizeEnum",
"ElementSize",
"=",
"ElementSizeNone",
";",
"let",
"TSFlags",
"{",
"<NUM_LIT>",
"}",
"=",
"isPTestLike",
";",
"let",
"TSFlags",
"{",
"<NUM_LIT>",
"}",
"=",
"isWhile",
";",
"let",
"TSFlags",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"FalseLanes",
".",
"Value",
";",
"let",
"TSFlags",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"DestructiveInstType",
".",
"Value",
";",
"let",
"TSFlags",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"ElementSize",
".",
"Value",
";",
"let",
"Pattern",
"=",
"[",
"]",
";",
"let",
"Constraints",
"=",
"cstr",
";"
] |
GCC
|
rs6000
|
MD
|
stmt_completion
|
CPU
| 614,364 |
[
":",
"SI"
] |
[
"[",
"(",
"set",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"mult",
":",
"SI",
"(",
"sign_extend"
] |
GCC
|
xtensa
|
MD
|
stmt_completion
|
MPU
| 614,365 |
[
"<STR_LIT>",
")"
] |
[
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
"]",
"<STR_LIT>",
"<STR_LIT>",
"[",
"(",
"set_attr",
"<STR_LIT>",
"\t"
] |
LLVM
|
PowerPC
|
TD
|
stmt_completion
|
CPU
| 614,366 |
[
"S",
")",
")",
">",
";"
] |
[
"def",
":",
"Pat",
"<",
"(",
"i64",
"(",
"sext",
"(",
"i32",
"(",
"vector_extract",
"v4i32",
":",
"$",
"S",
",",
"<NUM_LIT>",
")",
")",
")",
")",
",",
"(",
"EXTSW",
"(",
"VEXTUWRX",
"(",
"LI8",
"<NUM_LIT>",
")",
",",
"$"
] |
LLVM
|
Mips
|
CPP
|
stmt_completion
|
CPU
| 614,367 |
[
";"
] |
[
"FrameLowering",
".",
"reset",
"(",
"MipsFrameLowering",
"::",
"create",
"(",
"*",
"this",
",",
"Subtarget",
")",
")",
";",
"TLInfo",
".",
"reset",
"(",
"MipsTargetLowering",
"::",
"create",
"(",
"*",
"this",
")",
")",
";",
"}",
"else",
"{",
"InstrInfo16",
".",
"swap",
"(",
"InstrInfo",
")",
";",
"FrameLowering16",
".",
"swap",
"(",
"FrameLowering",
")",
";",
"TLInfo16",
".",
"swap",
"(",
"TLInfo",
")"
] |
LLVM
|
X86
|
CPP
|
program_repair
|
CPU
| 614,368 |
[
"<FIXS>",
"if",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
"(",
"MI",
".",
"getOperand",
"(",
"MemOperand",
"+",
"X86",
"::",
"AddrIndexReg",
")",
".",
"getReg",
"(",
")",
")",
")",
"<FIXE>"
] |
[
"if",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
"(",
"MI",
".",
"getOperand",
"(",
"MemOperand",
"+",
"X86",
"::",
"AddrIndexReg",
")",
".",
"getReg",
"(",
")",
")",
")",
"VEX_X",
"=",
"<NUM_LIT>",
";",
"<BUGS>",
"if",
"(",
"HasEVEX",
"&&",
"<STR_LIT>",
"::",
"<STR_LIT>",
"(",
"MI",
".",
"getOperand",
"(",
"MemOperand",
"+",
"X86",
"::",
"AddrIndexReg",
")",
".",
"getReg",
"(",
")",
")",
")",
"<BUGE>",
"EVEX_V2",
"=",
"<NUM_LIT>",
";",
"if",
"(",
"HasVEX_4VOp3",
")"
] |
GCC
|
arm
|
MD
|
program_repair
|
CPU
| 614,369 |
[
"<FIXS>",
"(",
"if_then_else",
":",
"DF",
"(",
"match_operand",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"<FIXE>"
] |
[
"(",
"define_expand",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"DF",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"<BUGS>",
"(",
"if_then_else",
":",
"DF",
"(",
"match_operand",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"<BUGE>",
"(",
"match_operand",
":",
"DF",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"DF",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
"]",
"<STR_LIT>"
] |
GCC
|
aarch64
|
MD
|
next_suggestion
|
CPU
| 614,370 |
[
")"
] |
[
"[",
"(",
"set",
"(",
"match_operand",
":",
"QI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"unspec",
":",
"QI",
"[",
"(",
"match_operand",
":",
"QI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
"UNSPEC_SISD_NEG",
")",
")",
"]",
"<STR_LIT>",
"<STR_LIT>",
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"]"
] |
GCC
|
pa
|
CPP
|
program_repair
|
CPU
| 614,371 |
[
"<FIXS>",
"oldval",
"=",
"atomic_load_4",
"(",
"(",
"volatile",
"unsigned",
"int",
"*",
")",
"ptr",
")",
";",
"<FIXE>"
] |
[
"unsigned",
"int",
"oldval",
";",
"do",
"{",
"<BUGS>",
"oldval",
"=",
"_",
"_",
"atomic_load_n",
"(",
"(",
"volatile",
"unsigned",
"int",
"*",
")",
"ptr",
",",
"_",
"_",
"ATOMIC_RELAXED",
")",
";",
"<BUGE>",
"failure",
"=",
"_",
"_",
"kernel_cmpxchg",
"(",
"ptr",
",",
"oldval",
",",
"<NUM_LIT>",
")",
";",
"}",
"while",
"(",
"failure",
"!=",
"<NUM_LIT>",
")",
";",
"}",
"new",
"file",
"mode",
"<NUM_LIT>"
] |
LLVM
|
X86
|
CPP
|
code_generation
|
CPU
| 614,372 |
[
"MCSymbol",
"*",
"X86MCInstLower",
"::",
"GetSymbolFromOperand",
"(",
"const",
"MachineOperand",
"&",
"MO",
")",
"const",
"{",
"const",
"Triple",
"&",
"TT",
"=",
"TM",
".",
"getTargetTriple",
"(",
")",
";",
"if",
"(",
"MO",
".",
"isGlobal",
"(",
")",
"&&",
"TT",
".",
"isOSBinFormatELF",
"(",
")",
")",
"return",
"AsmPrinter",
".",
"getSymbolPreferLocal",
"(",
"*",
"MO",
".",
"getGlobal",
"(",
")",
")",
";",
"const",
"DataLayout",
"&",
"DL",
"=",
"MF",
".",
"getDataLayout",
"(",
")",
";",
"assert",
"(",
"(",
"MO",
".",
"isGlobal",
"(",
")",
"||",
"MO",
".",
"isSymbol",
"(",
")",
"||",
"MO",
".",
"isMBB",
"(",
")",
")",
"&&",
"<STR_LIT>",
"Isn't a symbol reference",
"<STR_LIT>",
")",
";",
"MCSymbol",
"*",
"Sym",
"=",
"nullptr",
";",
"SmallString",
"<",
"<NUM_LIT>",
">",
"Name",
";",
"StringRef",
"Suffix",
";",
"switch",
"(",
"MO",
".",
"getTargetFlags",
"(",
")",
")",
"{",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"Name",
"+=",
"<STR_LIT>",
"__imp_",
"<STR_LIT>",
";",
"break",
";",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"Name",
"+=",
"<STR_LIT>",
".refptr.",
"<STR_LIT>",
";",
"break",
";",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"Suffix",
"=",
"<STR_LIT>",
"$non_lazy_ptr",
"<STR_LIT>",
";",
"break",
";",
"}",
"if",
"(",
"!",
"Suffix",
".",
"empty",
"(",
")",
")",
"Name",
"+=",
"DL",
".",
"getPrivateGlobalPrefix",
"(",
")",
";",
"if",
"(",
"MO",
".",
"isGlobal",
"(",
")",
")",
"{",
"const",
"GlobalValue",
"*",
"GV",
"=",
"MO",
".",
"getGlobal",
"(",
")",
";",
"AsmPrinter",
".",
"getNameWithPrefix",
"(",
"Name",
",",
"GV",
")",
";",
"}",
"else",
"if",
"(",
"MO",
".",
"isSymbol",
"(",
")",
")",
"{",
"Mangler",
"::",
"getNameWithPrefix",
"(",
"Name",
",",
"MO",
".",
"getSymbolName",
"(",
")",
",",
"DL",
")",
";",
"}",
"else",
"if",
"(",
"MO",
".",
"isMBB",
"(",
")",
")",
"{",
"assert",
"(",
"Suffix",
".",
"empty",
"(",
")",
")",
";",
"Sym",
"=",
"MO",
".",
"getMBB",
"(",
")",
"->",
"getSymbol",
"(",
")",
";",
"}",
"Name",
"+=",
"Suffix",
";",
"if",
"(",
"!",
"Sym",
")",
"Sym",
"=",
"Ctx",
".",
"getOrCreateSymbol",
"(",
"Name",
")",
";",
"switch",
"(",
"MO",
".",
"getTargetFlags",
"(",
")",
")",
"{",
"default",
":",
"break",
";",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"{",
"MachineModuleInfoCOFF",
"&",
"MMICOFF",
"=",
"MF",
".",
"getMMI",
"(",
")",
".",
"getObjFileInfo",
"<",
"MachineModuleInfoCOFF",
">",
"(",
")",
";",
"MachineModuleInfoImpl",
"::",
"StubValueTy",
"&",
"StubSym",
"=",
"MMICOFF",
".",
"getGVStubEntry",
"(",
"Sym",
")",
";",
"if",
"(",
"!",
"StubSym",
".",
"getPointer",
"(",
")",
")",
"{",
"assert",
"(",
"MO",
".",
"isGlobal",
"(",
")",
"&&",
"<STR_LIT>",
"Extern symbol not handled yet",
"<STR_LIT>",
")",
";",
"StubSym",
"=",
"MachineModuleInfoImpl",
"::",
"StubValueTy",
"(",
"AsmPrinter",
".",
"getSymbol",
"(",
"MO",
".",
"getGlobal",
"(",
")",
")",
",",
"true",
")",
";",
"}",
"break",
";",
"}",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"{",
"MachineModuleInfoImpl",
"::",
"StubValueTy",
"&",
"StubSym",
"=",
"getMachOMMI",
"(",
")",
".",
"getGVStubEntry",
"(",
"Sym",
")",
";",
"if",
"(",
"!",
"StubSym",
".",
"getPointer",
"(",
")",
")",
"{",
"assert",
"(",
"MO",
".",
"isGlobal",
"(",
")",
"&&",
"<STR_LIT>",
"Extern symbol not handled yet",
"<STR_LIT>",
")",
";",
"StubSym",
"=",
"MachineModuleInfoImpl",
"::",
"StubValueTy",
"(",
"AsmPrinter",
".",
"getSymbol",
"(",
"MO",
".",
"getGlobal",
"(",
")",
")",
",",
"!",
"MO",
".",
"getGlobal",
"(",
")",
"->",
"hasInternalLinkage",
"(",
")",
")",
";",
"}",
"break",
";",
"}",
"}",
"return",
"Sym",
";",
"}"
] |
[
"Lower",
"an",
"MO_GlobalAddress",
"or",
"MO_ExternalSymbol",
"operand",
"to",
"an",
"MCSymbol",
"."
] |
LLVM
|
ARM
|
CPP
|
next_suggestion
|
CPU
| 614,373 |
[
"Regs",
".",
"clear",
"(",
")",
";"
] |
[
"LdmOpc",
"=",
"AFI",
"->",
"isThumbFunction",
"(",
")",
"?",
"ARM",
"::",
"t2LDMIA_RET",
":",
"ARM",
"::",
"LDMIA_RET",
";",
"DeleteRet",
"=",
"true",
";",
"}",
"if",
"(",
"NoGap",
"&&",
"LastReg",
"&&",
"LastReg",
"!=",
"Reg",
"-",
"<NUM_LIT>",
")",
"break",
";",
"LastReg",
"=",
"Reg",
";",
"Regs",
".",
"push_back",
"(",
"Reg",
")",
";",
"}",
"if",
"(",
"Regs",
".",
"empty",
"(",
")",
")",
"continue",
";",
"if",
"(",
"Regs",
".",
"size",
"(",
")",
">",
"<NUM_LIT>",
"||",
"LdrOpc",
"==",
"<NUM_LIT>",
")",
"{",
"MachineInstrBuilder",
"MIB",
"=",
"AddDefaultPred",
"(",
"BuildMI",
"(",
"MBB",
",",
"MI",
",",
"DL",
",",
"TII",
".",
"get",
"(",
"LdmOpc",
")",
",",
"ARM",
"::",
"SP",
")",
".",
"addReg",
"(",
"ARM",
"::",
"SP",
")",
")",
";",
"for",
"(",
"unsigned",
"i",
"=",
"<NUM_LIT>",
",",
"e",
"=",
"Regs",
".",
"size",
"(",
")",
";",
"i",
"<",
"e",
";",
"++",
"i",
")",
"MIB",
".",
"addReg",
"(",
"Regs",
"[",
"i",
"]",
",",
"getDefRegState",
"(",
"true",
")",
")",
";",
"if",
"(",
"DeleteRet",
")",
"MI",
"->",
"eraseFromParent",
"(",
")",
";",
"MI",
"=",
"MIB",
";",
"}",
"else",
"if",
"(",
"Regs",
".",
"size",
"(",
")",
"==",
"<NUM_LIT>",
")",
"{",
"if",
"(",
"Regs",
"[",
"<NUM_LIT>",
"]",
"==",
"ARM",
"::",
"PC",
")",
"Regs",
"[",
"<NUM_LIT>",
"]",
"=",
"ARM",
"::",
"LR",
";",
"MachineInstrBuilder",
"MIB",
"=",
"BuildMI",
"(",
"MBB",
",",
"MI",
",",
"DL",
",",
"TII",
".",
"get",
"(",
"LdrOpc",
")",
",",
"Regs",
"[",
"<NUM_LIT>",
"]",
")",
".",
"addReg",
"(",
"ARM",
"::",
"SP",
",",
"RegState",
"::",
"Define",
")",
".",
"addReg",
"(",
"ARM",
"::",
"SP",
")",
";",
"if",
"(",
"LdrOpc",
"==",
"ARM",
"::",
"LDR_POST",
")",
"{",
"MIB",
".",
"addReg",
"(",
"<NUM_LIT>",
")",
";",
"MIB",
".",
"addImm",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"<NUM_LIT>",
",",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
")",
";",
"}",
"else",
"MIB",
".",
"addImm",
"(",
"<NUM_LIT>",
")",
";",
"AddDefaultPred",
"(",
"MIB",
")",
";",
"}"
] |
LLVM
|
X86
|
CPP
|
next_suggestion
|
CPU
| 614,374 |
[
"}"
] |
[
"assert",
"(",
"(",
"ResVT",
".",
"is256BitVector",
"(",
")",
"||",
"ResVT",
".",
"is512BitVector",
"(",
")",
")",
"&&",
"<STR_LIT>",
"Value type must be 256-/512-bit wide",
"<STR_LIT>",
")",
";",
"SDValue",
"V1",
"=",
"Op",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"SDValue",
"V2",
"=",
"Op",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"unsigned",
"NumElems",
"=",
"ResVT",
".",
"getVectorNumElements",
"(",
")",
";",
"if",
"(",
"ResVT",
".",
"is256BitVector",
"(",
")",
")",
"return",
"Concat128BitVectors",
"(",
"V1",
",",
"V2",
",",
"ResVT",
",",
"NumElems",
",",
"DAG",
",",
"dl",
")",
";",
"if",
"(",
"Op",
".",
"getNumOperands",
"(",
")",
"==",
"<NUM_LIT>",
")",
"{",
"MVT",
"HalfVT",
"=",
"MVT",
"::",
"getVectorVT",
"(",
"ResVT",
".",
"getVectorElementType",
"(",
")",
",",
"ResVT",
".",
"getVectorNumElements",
"(",
")",
"/",
"<NUM_LIT>",
")",
";",
"SDValue",
"V3",
"=",
"Op",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"SDValue",
"V4",
"=",
"Op",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"return",
"Concat256BitVectors",
"(",
"Concat128BitVectors",
"(",
"V1",
",",
"V2",
",",
"HalfVT",
",",
"NumElems",
"/",
"<NUM_LIT>",
",",
"DAG",
",",
"dl",
")",
",",
"Concat128BitVectors",
"(",
"V3",
",",
"V4",
",",
"HalfVT",
",",
"NumElems",
"/",
"<NUM_LIT>",
",",
"DAG",
",",
"dl",
")",
",",
"ResVT",
",",
"NumElems",
",",
"DAG",
",",
"dl",
")",
";"
] |
LLVM
|
MOS
|
CPP
|
next_suggestion
|
MPU
| 614,375 |
[
"}"
] |
[
"MOSPostRAScavenging",
"(",
")",
":",
"MachineFunctionPass",
"(",
"ID",
")",
"{",
"llvm",
"::",
"initializeMOSPostRAScavengingPass",
"(",
"*",
"PassRegistry",
"::",
"getPassRegistry",
"(",
")",
")",
";"
] |
LLVM
|
AArch64
|
TD
|
stmt_completion
|
CPU
| 614,376 |
[
"<NUM_LIT>",
";"
] |
[
"def",
"KryoWrite_4cyc_X_noRSV_110ln",
":",
"SchedWriteRes",
"<",
"[",
"KryoUnitX",
"]",
">",
"{",
"let",
"Latency",
"=",
"<NUM_LIT>",
";",
"let",
"NumMicroOps",
"="
] |
GCC
|
ia64
|
MD
|
program_repair
|
CPU
| 614,377 |
[
"<FIXS>",
"<STR_LIT>",
"<FIXE>"
] |
[
"(",
"smin",
":",
"TF",
"(",
"match_operand",
":",
"TF",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"TF",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
"]",
"<STR_LIT>",
"<BUGS>",
"<STR_LIT>",
"<BUGE>",
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
")",
"(",
"define_insn",
"<STR_LIT>"
] |
GCC
|
i386
|
CPP
|
program_repair
|
CPU
| 614,378 |
[
"<FIXS>",
"mode1",
"=",
"insn_data",
"[",
"icode",
"]",
".",
"operand",
"[",
"<NUM_LIT>",
"]",
".",
"mode",
";",
"mode2",
"=",
"insn_data",
"[",
"icode",
"]",
".",
"operand",
"[",
"<NUM_LIT>",
"]",
".",
"mode",
";",
"<FIXE>",
"<FIXS>",
"if",
"(",
"!",
"(",
"*",
"insn_data",
"[",
"icode",
"]",
".",
"operand",
"[",
"<NUM_LIT>",
"]",
".",
"predicate",
")",
"(",
"op0",
",",
"mode1",
")",
")",
"op0",
"=",
"copy_to_mode_reg",
"(",
"mode1",
",",
"op0",
")",
";",
"if",
"(",
"!",
"(",
"*",
"insn_data",
"[",
"icode",
"]",
".",
"operand",
"[",
"<NUM_LIT>",
"]",
".",
"predicate",
")",
"(",
"op1",
",",
"mode2",
")",
")",
"<FIXE>"
] |
[
"op0",
"=",
"expand_expr",
"(",
"arg0",
",",
"NULL_RTX",
",",
"VOIDmode",
",",
"<NUM_LIT>",
")",
";",
"op1",
"=",
"expand_expr",
"(",
"arg1",
",",
"NULL_RTX",
",",
"VOIDmode",
",",
"<NUM_LIT>",
")",
";",
"tmode",
"=",
"insn_data",
"[",
"icode",
"]",
".",
"operand",
"[",
"<NUM_LIT>",
"]",
".",
"mode",
";",
"<BUGS>",
"mode0",
"=",
"insn_data",
"[",
"icode",
"]",
".",
"operand",
"[",
"<NUM_LIT>",
"]",
".",
"mode",
";",
"mode1",
"=",
"insn_data",
"[",
"icode",
"]",
".",
"operand",
"[",
"<NUM_LIT>",
"]",
".",
"mode",
";",
"<BUGE>",
"<BUGS>",
"if",
"(",
"!",
"(",
"*",
"insn_data",
"[",
"icode",
"]",
".",
"operand",
"[",
"<NUM_LIT>",
"]",
".",
"predicate",
")",
"(",
"op0",
",",
"mode0",
")",
")",
"op0",
"=",
"copy_to_mode_reg",
"(",
"mode0",
",",
"op0",
")",
";",
"if",
"(",
"!",
"(",
"*",
"insn_data",
"[",
"icode",
"]",
".",
"operand",
"[",
"<NUM_LIT>",
"]",
".",
"predicate",
")",
"(",
"op1",
",",
"mode1",
")",
")",
"<BUGE>",
"{",
"error",
"(",
"<STR_LIT>",
"mask must be an immediate",
"<STR_LIT>",
")",
";"
] |
GCC
|
rs6000
|
CPP
|
next_suggestion
|
CPU
| 614,379 |
[
"return",
"(",
"_",
"_",
"m64",
")",
"(",
"(",
"_",
"_",
"vector",
"long",
"long",
")",
"_",
"_",
"result",
")",
"[",
"<NUM_LIT>",
"]",
";"
] |
[
"extern",
"_",
"_",
"inline",
"_",
"_",
"m64",
"_",
"_",
"attribute__",
"(",
"(",
"_",
"_",
"gnu_inline__",
",",
"_",
"_",
"always_inline__",
",",
"_",
"_",
"artificial__",
")",
")",
"_",
"mm_cvtps_pi16",
"(",
"_",
"_",
"m128",
"_",
"_",
"A",
")",
"{",
"_",
"_",
"v4sf",
"_",
"_",
"rounded",
";",
"_",
"_",
"vector",
"signed",
"int",
"_",
"_",
"temp",
";",
"_",
"_",
"vector",
"unsigned",
"long",
"long",
"_",
"_",
"result",
";",
"_",
"_",
"rounded",
"=",
"vec_rint",
"(",
"_",
"_",
"A",
")",
";",
"_",
"_",
"temp",
"=",
"vec_cts",
"(",
"_",
"_",
"rounded",
",",
"<NUM_LIT>",
")",
";",
"_",
"_",
"result",
"=",
"(",
"_",
"_",
"vector",
"unsigned",
"long",
"long",
")",
"vec_pack",
"(",
"_",
"_",
"temp",
",",
"_",
"_",
"temp",
")",
";"
] |
GCC
|
aarch64
|
MD
|
stmt_completion
|
CPU
| 614,380 |
[
")",
"(",
"DI",
"<STR_LIT>",
")",
"]",
")"
] |
[
"(",
"define_mode_attr",
"got_modifier",
"[",
"(",
"SI",
"<STR_LIT>"
] |
LLVM
|
X86
|
CPP
|
stmt_completion
|
CPU
| 614,381 |
[
"X86",
"::",
"ST_FpP80m",
";"
] |
[
"switch",
"(",
"STI",
".",
"getRegisterInfo",
"(",
")",
"->",
"getSpillSize",
"(",
"*",
"RC",
")",
")",
"{",
"default",
":",
"llvm_unreachable",
"(",
"<STR_LIT>",
"Unknown spill size",
"<STR_LIT>",
")",
";",
"case",
"<NUM_LIT>",
":",
"assert",
"(",
"X86",
"::",
"GR8RegClass",
".",
"hasSubClassEq",
"(",
"RC",
")",
"&&",
"<STR_LIT>",
"Unknown 1-byte regclass",
"<STR_LIT>",
")",
";",
"if",
"(",
"STI",
".",
"is64Bit",
"(",
")",
")",
"if",
"(",
"isHReg",
"(",
"Reg",
")",
"||",
"X86",
"::",
"GR8_ABCD_HRegClass",
".",
"hasSubClassEq",
"(",
"RC",
")",
")",
"return",
"load",
"?",
"X86",
"::",
"MOV8rm_NOREX",
":",
"X86",
"::",
"MOV8mr_NOREX",
";",
"return",
"load",
"?",
"X86",
"::",
"MOV8rm",
":",
"X86",
"::",
"MOV8mr",
";",
"case",
"<NUM_LIT>",
":",
"if",
"(",
"X86",
"::",
"VK16RegClass",
".",
"hasSubClassEq",
"(",
"RC",
")",
")",
"return",
"load",
"?",
"X86",
"::",
"KMOVWkm",
":",
"X86",
"::",
"KMOVWmk",
";",
"assert",
"(",
"X86",
"::",
"GR16RegClass",
".",
"hasSubClassEq",
"(",
"RC",
")",
"&&",
"<STR_LIT>",
"Unknown 2-byte regclass",
"<STR_LIT>",
")",
";",
"return",
"load",
"?",
"X86",
"::",
"MOV16rm",
":",
"X86",
"::",
"MOV16mr",
";",
"case",
"<NUM_LIT>",
":",
"if",
"(",
"X86",
"::",
"GR32RegClass",
".",
"hasSubClassEq",
"(",
"RC",
")",
")",
"return",
"load",
"?",
"X86",
"::",
"MOV32rm",
":",
"X86",
"::",
"MOV32mr",
";",
"if",
"(",
"X86",
"::",
"FR32XRegClass",
".",
"hasSubClassEq",
"(",
"RC",
")",
")",
"return",
"load",
"?",
"(",
"HasAVX512",
"?",
"X86",
"::",
"VMOVSSZrm",
":",
"HasAVX",
"?",
"X86",
"::",
"VMOVSSrm",
":",
"X86",
"::",
"MOVSSrm",
")",
":",
"(",
"HasAVX512",
"?",
"X86",
"::",
"VMOVSSZmr",
":",
"HasAVX",
"?",
"X86",
"::",
"VMOVSSmr",
":",
"X86",
"::",
"MOVSSmr",
")",
";",
"if",
"(",
"X86",
"::",
"RFP32RegClass",
".",
"hasSubClassEq",
"(",
"RC",
")",
")",
"return",
"load",
"?",
"X86",
"::",
"LD_Fp32m",
":",
"X86",
"::",
"ST_Fp32m",
";",
"if",
"(",
"X86",
"::",
"VK32RegClass",
".",
"hasSubClassEq",
"(",
"RC",
")",
")",
"return",
"load",
"?",
"X86",
"::",
"KMOVDkm",
":",
"X86",
"::",
"KMOVDmk",
";",
"llvm_unreachable",
"(",
"<STR_LIT>",
"Unknown 4-byte regclass",
"<STR_LIT>",
")",
";",
"case",
"<NUM_LIT>",
":",
"if",
"(",
"X86",
"::",
"GR64RegClass",
".",
"hasSubClassEq",
"(",
"RC",
")",
")",
"return",
"load",
"?",
"X86",
"::",
"MOV64rm",
":",
"X86",
"::",
"MOV64mr",
";",
"if",
"(",
"X86",
"::",
"FR64XRegClass",
".",
"hasSubClassEq",
"(",
"RC",
")",
")",
"return",
"load",
"?",
"(",
"HasAVX512",
"?",
"X86",
"::",
"VMOVSDZrm",
":",
"HasAVX",
"?",
"X86",
"::",
"VMOVSDrm",
":",
"X86",
"::",
"MOVSDrm",
")",
":",
"(",
"HasAVX512",
"?",
"X86",
"::",
"VMOVSDZmr",
":",
"HasAVX",
"?",
"X86",
"::",
"VMOVSDmr",
":",
"X86",
"::",
"MOVSDmr",
")",
";",
"if",
"(",
"X86",
"::",
"VR64RegClass",
".",
"hasSubClassEq",
"(",
"RC",
")",
")",
"return",
"load",
"?",
"X86",
"::",
"MMX_MOVQ64rm",
":",
"X86",
"::",
"MMX_MOVQ64mr",
";",
"if",
"(",
"X86",
"::",
"RFP64RegClass",
".",
"hasSubClassEq",
"(",
"RC",
")",
")",
"return",
"load",
"?",
"X86",
"::",
"LD_Fp64m",
":",
"X86",
"::",
"ST_Fp64m",
";",
"if",
"(",
"X86",
"::",
"VK64RegClass",
".",
"hasSubClassEq",
"(",
"RC",
")",
")",
"return",
"load",
"?",
"X86",
"::",
"KMOVQkm",
":",
"X86",
"::",
"KMOVQmk",
";",
"llvm_unreachable",
"(",
"<STR_LIT>",
"Unknown 8-byte regclass",
"<STR_LIT>",
")",
";",
"case",
"<NUM_LIT>",
":",
"assert",
"(",
"X86",
"::",
"RFP80RegClass",
".",
"hasSubClassEq",
"(",
"RC",
")",
"&&",
"<STR_LIT>",
"Unknown 10-byte regclass",
"<STR_LIT>",
")",
";",
"return",
"load",
"?",
"X86",
"::",
"LD_Fp80m",
":"
] |
LLVM
|
AArch64
|
CPP
|
next_suggestion
|
CPU
| 614,382 |
[
"SDValue",
"NewDuplane128",
"=",
"DAG",
".",
"getNode",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"DL",
",",
"NewSubvecVT",
",",
"NewInsert",
",",
"N",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
";"
] |
[
"EVT",
"SubvecVT",
"=",
"Subvec",
".",
"getValueType",
"(",
")",
";",
"if",
"(",
"!",
"SubvecVT",
".",
"is128BitVector",
"(",
")",
")",
"return",
"SDValue",
"(",
")",
";",
"EVT",
"NewSubvecVT",
"=",
"getPackedSVEVectorVT",
"(",
"Subvec",
".",
"getValueType",
"(",
")",
".",
"getVectorElementType",
"(",
")",
")",
";",
"SDLoc",
"DL",
"(",
"N",
")",
";",
"SDValue",
"NewInsert",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"INSERT_SUBVECTOR",
",",
"DL",
",",
"NewSubvecVT",
",",
"DAG",
".",
"getUNDEF",
"(",
"NewSubvecVT",
")",
",",
"Subvec",
",",
"Insert",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
";"
] |
LLVM
|
X86
|
CPP
|
stmt_completion
|
CPU
| 614,383 |
[
":"
] |
[
"case",
"ENCODING_Iv",
":",
"case",
"ENCODING_Ia",
":",
"translateImmediate",
"(",
"mcInst",
",",
"insn",
".",
"immediates",
"[",
"insn",
".",
"numImmediatesTranslated",
"++",
"]",
",",
"operand",
",",
"insn",
",",
"Dis",
")",
";",
"return",
"false",
";",
"case",
"ENCODING_SI",
":",
"return",
"translateSrcIndex",
"(",
"mcInst",
",",
"insn",
")",
";",
"case",
"ENCODING_DI",
":",
"return",
"translateDstIndex",
"(",
"mcInst",
",",
"insn",
")",
";",
"case",
"ENCODING_RB",
":",
"case",
"ENCODING_RW",
":",
"case",
"ENCODING_RD",
":",
"case",
"ENCODING_RO",
":",
"case",
"ENCODING_Rv",
":",
"translateRegister",
"(",
"mcInst",
",",
"insn",
".",
"opcodeRegister",
")",
";",
"return",
"false",
";",
"case",
"ENCODING_FP",
":",
"translateFPRegister",
"(",
"mcInst",
",",
"insn",
".",
"modRM",
"&",
"<NUM_LIT>",
")",
";",
"return",
"false",
";",
"case",
"ENCODING_VVVV"
] |
LLVM
|
AMDGPU
|
TD
|
program_repair
|
GPU
| 614,384 |
[
"<FIXS>",
"RegisterClass",
"rc",
"=",
"VGPR_32",
",",
"<FIXE>"
] |
[
"}",
"class",
"DS_1A2D_RET",
"string",
"opName",
",",
"<BUGS>",
"RegisterClass",
"rc",
"=",
"VGPR_32",
",",
"<BUGE>",
"RegisterClass",
"src",
"=",
"rc",
">",
":",
"DS_Pseudo",
"opName",
",",
"(",
"outs",
"rc",
":",
"$",
"vdst",
")",
","
] |
LLVM
|
PowerPC
|
CPP
|
program_repair
|
CPU
| 614,385 |
[
"<FIXS>",
"IntCR",
"=",
"SDValue",
"(",
"CurDAG",
"->",
"getMachineNode",
"(",
"PPC",
"::",
"MFOCRF",
",",
"dl",
",",
"MVT",
"::",
"i32",
",",
"CR7Reg",
",",
"CCReg",
")",
",",
"<NUM_LIT>",
")",
";",
"<FIXE>"
] |
[
"CCReg",
"=",
"CurDAG",
"->",
"getCopyToReg",
"(",
"CurDAG",
"->",
"getEntryNode",
"(",
")",
",",
"dl",
",",
"CR7Reg",
",",
"CCReg",
",",
"InFlag",
")",
".",
"getValue",
"(",
"<NUM_LIT>",
")",
";",
"<BUGS>",
"if",
"(",
"PPCSubTarget",
".",
"hasMFOCRF",
"(",
")",
")",
"IntCR",
"=",
"SDValue",
"(",
"CurDAG",
"->",
"getMachineNode",
"(",
"PPC",
"::",
"MFOCRF",
",",
"dl",
",",
"MVT",
"::",
"i32",
",",
"CR7Reg",
",",
"CCReg",
")",
",",
"<NUM_LIT>",
")",
";",
"elseIntCR",
"=",
"SDValue",
"(",
"CurDAG",
"->",
"getMachineNode",
"(",
"PPC",
"::",
"MFCRpseud",
",",
"dl",
",",
"MVT",
"::",
"i32",
",",
"CR7Reg",
",",
"CCReg",
")",
",",
"<NUM_LIT>",
")",
";",
"<BUGE>",
"SDValue",
"Ops",
"[",
"]",
"=",
"{",
"IntCR",
",",
"getI32Imm",
"(",
"(",
"<NUM_LIT>",
"-",
"(",
"<NUM_LIT>",
"-",
"Idx",
")",
")",
"&",
"<NUM_LIT>",
")",
",",
"getI32Imm",
"(",
"<NUM_LIT>",
")",
",",
"getI32Imm",
"(",
"<NUM_LIT>",
")",
"}",
";"
] |
LLVM
|
VE
|
TD
|
stmt_completion
|
CPU
| 614,386 |
[
")",
",",
"v256i1",
":",
"$",
"vm",
",",
"i32",
":",
"$",
"vl",
",",
"v256f64",
":",
"$",
"pt",
")",
">",
";"
] |
[
"def",
":",
"Pat",
"<",
"(",
"int_ve_vl_vsll_vvsmvl",
"v256f64",
":",
"$",
"vz",
",",
"uimm6",
":",
"$",
"N",
",",
"v256i1",
":",
"$",
"vm",
",",
"v256f64",
":",
"$",
"pt",
",",
"i32",
":",
"$",
"vl",
")",
",",
"(",
"VSLLviml_v",
"v256f64",
":",
"$",
"vz",
",",
"(",
"ULO7",
"$",
"N"
] |
LLVM
|
ARM
|
TD
|
next_suggestion
|
CPU
| 614,387 |
[
"}"
] |
[
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"size",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"validForTailPredication",
"=",
"<NUM_LIT>",
";"
] |
GCC
|
or1k
|
MD
|
next_suggestion
|
CPU
| 614,388 |
[
"}",
")"
] |
[
"or1k_expand_atomic_op_qihi",
"(",
"<",
"CODE",
">",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"NULL",
",",
"NULL",
")",
"DONE"
] |
LLVM
|
Hexagon
|
TD
|
next_suggestion
|
DSP
| 614,389 |
[
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Rd32",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";"
] |
[
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Ii",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Ii",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"Ru32",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Ru32",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"Rs32",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Rs32",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"Rd32",
";"
] |
LLVM
|
Hexagon
|
TD
|
next_suggestion
|
DSP
| 614,390 |
[
"}"
] |
[
"bits",
"<",
"<NUM_LIT>",
">",
"Ii",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Ii",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Ii",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"Rs32",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Rs32",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"Ru32",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Ru32",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"Nt8",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Nt8",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";"
] |
GCC
|
avr
|
CPP
|
stmt_completion
|
MPU
| 614,391 |
[
")",
")",
")",
";"
] |
[
"int",
"reg_unused_after",
"(",
"rtx_insn",
"*",
"insn",
",",
"rtx",
"reg",
")",
"{",
"return",
"(",
"dead_or_set_p",
"(",
"insn",
",",
"reg",
")",
"||",
"(",
"REG_P",
"(",
"reg",
")",
"&&",
"_",
"reg_unused_after",
"(",
"insn",
",",
"reg",
",",
"true"
] |
LLVM
|
Lanai
|
CPP
|
code_generation
|
CPU
| 614,392 |
[
"bool",
"LanaiInstrInfo",
"::",
"analyzeCompare",
"(",
"const",
"MachineInstr",
"&",
"MI",
",",
"Register",
"&",
"SrcReg",
",",
"Register",
"&",
"SrcReg2",
",",
"int",
"&",
"CmpMask",
",",
"int",
"&",
"CmpValue",
")",
"const",
"{",
"switch",
"(",
"MI",
".",
"getOpcode",
"(",
")",
")",
"{",
"default",
":",
"break",
";",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"SrcReg",
"=",
"MI",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
";",
"SrcReg2",
"=",
"Register",
"(",
")",
";",
"CmpMask",
"=",
"~",
"<NUM_LIT>",
";",
"CmpValue",
"=",
"MI",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getImm",
"(",
")",
";",
"return",
"true",
";",
"case",
"<STR_LIT>",
"::",
"<STR_LIT>",
":",
"SrcReg",
"=",
"MI",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
";",
"SrcReg2",
"=",
"MI",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
";",
"CmpMask",
"=",
"~",
"<NUM_LIT>",
";",
"CmpValue",
"=",
"<NUM_LIT>",
";",
"return",
"true",
";",
"}",
"return",
"false",
";",
"}"
] |
[
"analyzeCompare",
"-",
"For",
"a",
"comparison",
"instruction",
",",
"return",
"the",
"source",
"registers",
"in",
"SrcReg",
"and",
"SrcReg2",
"if",
"having",
"two",
"register",
"operands",
",",
"and",
"the",
"value",
"it",
"compares",
"against",
"in",
"CmpValue",
"."
] |
LLVM
|
Mips
|
TD
|
stmt_completion
|
CPU
| 614,393 |
[
",",
"MSA128HOpnd",
",",
"GPR32Opnd",
",",
"GPR64Opnd",
">",
";"
] |
[
"class",
"INSERT_H_VIDX64_PSEUDO_DESC",
":",
"MSA_INSERT_VIDX_PSEUDO_BASE",
"<",
"vector_insert",
",",
"v8i16"
] |
LLVM
|
AArch64
|
TD
|
stmt_completion
|
CPU
| 614,394 |
[
"Imm0_1Operand",
";"
] |
[
"return",
"(",
"(",
"uint64_t",
")",
"Imm",
")",
"<",
"<NUM_LIT>",
";",
"}",
"]",
">",
"{",
"let",
"ParserMatchClass",
"="
] |
LLVM
|
X86
|
CPP
|
next_suggestion
|
CPU
| 614,395 |
[
"if",
"(",
"CurrVT",
"==",
"VT",
")",
"return",
"SignExt",
";"
] |
[
"SDLoc",
"dl",
"(",
"Op",
")",
";",
"if",
"(",
"VT",
".",
"is256BitVector",
"(",
")",
")",
"In",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"EXTRACT_SUBVECTOR",
",",
"dl",
",",
"MVT",
"::",
"getVectorVT",
"(",
"InSVT",
",",
"InVT",
".",
"getVectorNumElements",
"(",
")",
"/",
"<NUM_LIT>",
")",
",",
"In",
",",
"DAG",
".",
"getIntPtrConstant",
"(",
"<NUM_LIT>",
",",
"dl",
")",
")",
";",
"if",
"(",
"Subtarget",
".",
"hasSSE41",
"(",
")",
")",
"return",
"DAG",
".",
"getNode",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"dl",
",",
"VT",
",",
"In",
")",
";",
"SDValue",
"Curr",
"=",
"In",
";",
"MVT",
"CurrVT",
"=",
"InVT",
";",
"while",
"(",
"CurrVT",
"!=",
"VT",
"&&",
"CurrVT",
".",
"getVectorElementType",
"(",
")",
"!=",
"MVT",
"::",
"i32",
")",
"{",
"Curr",
"=",
"DAG",
".",
"getNode",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"dl",
",",
"CurrVT",
",",
"DAG",
".",
"getUNDEF",
"(",
"CurrVT",
")",
",",
"Curr",
")",
";",
"MVT",
"CurrSVT",
"=",
"MVT",
"::",
"getIntegerVT",
"(",
"CurrVT",
".",
"getScalarSizeInBits",
"(",
")",
"*",
"<NUM_LIT>",
")",
";",
"CurrVT",
"=",
"MVT",
"::",
"getVectorVT",
"(",
"CurrSVT",
",",
"CurrVT",
".",
"getVectorNumElements",
"(",
")",
"/",
"<NUM_LIT>",
")",
";",
"Curr",
"=",
"DAG",
".",
"getBitcast",
"(",
"CurrVT",
",",
"Curr",
")",
";",
"}",
"SDValue",
"SignExt",
"=",
"Curr",
";",
"if",
"(",
"CurrVT",
"!=",
"InVT",
")",
"{",
"unsigned",
"SignExtShift",
"=",
"CurrVT",
".",
"getVectorElementType",
"(",
")",
".",
"getSizeInBits",
"(",
")",
"-",
"InSVT",
".",
"getSizeInBits",
"(",
")",
";",
"SignExt",
"=",
"DAG",
".",
"getNode",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"dl",
",",
"CurrVT",
",",
"Curr",
",",
"DAG",
".",
"getConstant",
"(",
"SignExtShift",
",",
"dl",
",",
"MVT",
"::",
"i8",
")",
")",
";",
"}"
] |
LLVM
|
AArch64
|
CPP
|
stmt_completion
|
CPU
| 614,396 |
[
"-",
"<NUM_LIT>",
",",
"<NUM_LIT>",
")",
";"
] |
[
"void",
"AArch64TargetWinCOFFStreamer",
"::",
"EmitARM64WinCFIEpilogEnd",
"(",
")",
"{",
"auto",
"&",
"S",
"=",
"getStreamer",
"(",
")",
";",
"WinEH",
"::",
"FrameInfo",
"*",
"CurFrame",
"=",
"S",
".",
"EnsureValidWinFrameInfo",
"(",
"SMLoc",
"(",
")",
")",
";",
"if",
"(",
"!",
"CurFrame",
")",
"return",
";",
"InEpilogCFI",
"=",
"false",
";",
"MCSymbol",
"*",
"Label",
"=",
"S",
".",
"emitCFILabel",
"(",
")",
";",
"WinEH",
"::",
"Instruction",
"Inst",
"=",
"WinEH",
"::",
"Instruction",
"(",
"Win64EH",
"::",
"UOP_End",
",",
"Label",
","
] |
GCC
|
pa
|
CPP
|
next_suggestion
|
CPU
| 614,397 |
[
"}"
] |
[
"else",
"{",
"unsigned",
"int",
"hexd",
";",
"partial_output",
"[",
"co",
"++",
"]",
"=",
"'",
"\\\\';",
"partial_output",
"[",
"co",
"++",
"]",
"=",
"'",
"x",
"'",
";",
"hexd",
"=",
"c",
"/",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"+",
"'",
"<NUM_LIT>",
"'",
";",
"if",
"(",
"hexd",
">",
"'",
"<NUM_LIT>",
"'",
")",
"hexd",
"-=",
"'",
"<NUM_LIT>",
"'",
"-",
"'",
"a",
"'",
"+",
"<NUM_LIT>",
";",
"partial_output",
"[",
"co",
"++",
"]",
"=",
"hexd",
";",
"hexd",
"=",
"c",
"%",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"+",
"'",
"<NUM_LIT>",
"'",
";",
"if",
"(",
"hexd",
">",
"'",
"<NUM_LIT>",
"'",
")",
"hexd",
"-=",
"'",
"<NUM_LIT>",
"'",
"-",
"'",
"a",
"'",
"+",
"<NUM_LIT>",
";",
"partial_output",
"[",
"co",
"++",
"]",
"=",
"hexd",
";"
] |
GCC
|
powerpcspe
|
MD
|
stmt_completion
|
CPU
| 614,398 |
[
"<STR_LIT>",
")"
] |
[
"(",
"define_insn_reservation",
"<STR_LIT>",
"<NUM_LIT>",
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>"
] |
LLVM
|
AMDGPU
|
CPP
|
program_repair
|
GPU
| 614,399 |
[
"<FIXS>",
"if",
"(",
"!",
"skipToken",
"(",
"AsmToken",
"::",
"LBrac",
",",
"<STR_LIT>",
"missing register index",
"<STR_LIT>",
")",
")",
"<FIXE>",
"<FIXS>",
"if",
"(",
"!",
"skipToken",
"(",
"AsmToken",
"::",
"RBrac",
",",
"<STR_LIT>",
"expected a closing square bracket",
"<STR_LIT>",
")",
")",
"return",
"false",
";",
"if",
"(",
"!",
"isUInt",
"<NUM_LIT>",
">",
"(",
"RegLo",
")",
")",
"{",
"Error",
"(",
"FirstIdxLoc",
",",
"<STR_LIT>",
"invalid register index",
"<STR_LIT>",
")",
";",
"return",
"false",
";",
"}",
"if",
"(",
"!",
"isUInt",
"<NUM_LIT>",
">",
"(",
"RegHi",
")",
")",
"{",
"Error",
"(",
"SecondIdxLoc",
",",
"<STR_LIT>",
"invalid register index",
"<STR_LIT>",
")",
";",
"<FIXE>",
"<FIXS>",
"if",
"(",
"RegLo",
">",
"RegHi",
")",
"{",
"Error",
"(",
"FirstIdxLoc",
",",
"<STR_LIT>",
"first register index should not exceed second index",
"<STR_LIT>",
")",
";",
"<FIXE>"
] |
[
"boolAMDGPUAsmParser",
"::",
"ParseRegRange",
"(",
"unsigned",
"&",
"Num",
",",
"unsigned",
"&",
"Width",
")",
"{",
"int64_t",
"RegLo",
",",
"RegHi",
";",
"<BUGS>",
"if",
"(",
"!",
"trySkipToken",
"(",
"AsmToken",
"::",
"LBrac",
")",
")",
"<BUGE>",
"return",
"false",
";",
"if",
"(",
"!",
"parseExpr",
"(",
"RegLo",
")",
")",
"return",
"false",
";",
"if",
"(",
"trySkipToken",
"(",
"AsmToken",
"::",
"Colon",
")",
")",
"{",
"if",
"(",
"!",
"parseExpr",
"(",
"RegHi",
")",
")",
"return",
"false",
";",
"}",
"else",
"{",
"RegHi",
"=",
"RegLo",
";",
"}",
"<BUGS>",
"if",
"(",
"!",
"trySkipToken",
"(",
"AsmToken",
"::",
"RBrac",
")",
")",
"<BUGE>",
"return",
"false",
";",
"<BUGS>",
"if",
"(",
"!",
"isUInt",
"<NUM_LIT>",
">",
"(",
"RegLo",
")",
"||",
"!",
"isUInt",
"<NUM_LIT>",
">",
"(",
"RegHi",
")",
"||",
"RegLo",
">",
"RegHi",
")",
"<BUGE>",
"return",
"false",
";",
"Num",
"=",
"static_cast",
"unsigned",
">",
"(",
"RegLo",
")",
";",
"Width",
"=",
"(",
"RegHi",
"-",
"RegLo",
")",
"+",
"<NUM_LIT>",
";"
] |
Subsets and Splits
No community queries yet
The top public SQL queries from the community will appear here once available.