docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	Hexagon	CPP	program_repair	DSP	614,400	[ "<FIXS>", "BitSimplification", "(", "BitTracker", "&", "bt", ",", "const", "MachineDominatorTree", "&", "mdt", ",", "const", "HexagonInstrInfo", "&", "hii", ",", "const", "HexagonRegisterInfo", "&", "hri", ",", "MachineRegisterInfo", "&", "mri", ",", "MachineFunction", "&", "mf", ")", ":", "Transformation", "(", "true", ")", ",", "MDT", "(", "mdt", ")", ",", "HII", "(", "hii", ")", ",", "HRI", "(", "hri", ")", ",", "MRI", "(", "mri", ")", ",", "MF", "(", "mf", ")", ",", "BT", "(", "bt", ")", "{", "}", "<FIXE>" ]	[ "class", "BitSimplification", ":", "public", "Transformation", "{", "public", ":", "<BUGS>", "BitSimplification", "(", "BitTracker", "&", "bt", ",", "const", "HexagonInstrInfo", "&", "hii", ",", "const", "HexagonRegisterInfo", "&", "hri", ",", "MachineRegisterInfo", "&", "mri", ",", "MachineFunction", "&", "mf", ")", ":", "Transformation", "(", "true", ")", ",", "HII", "(", "hii", ")", ",", "HRI", "(", "hri", ")", ",", "MRI", "(", "mri", ")", ",", "MF", "(", "mf", ")", ",", "BT", "(", "bt", ")", "{", "}", "<BUGE>", "bool", "processBlock", "(", "MachineBasicBlock", "&", "B", ",", "const", "RegisterSet", "&", "AVs", ")", "override", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	614,401	[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	614,402	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Zt", ";", "bits", "<", "<NUM_LIT>", ">", "imm4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "msz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm4", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	614,403	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";", "let", "isCompare", "=" ]
LLVM	AArch64	TD	stmt_completion	CPU	614,404	[ "(", "v4f32", "V128", ":", "$", "Rd", ")", ",", "(", "v4f32", "V128", ":", "$", "Rn", ")", ",", "(", "v4f32", "V128", ":", "$", "Rm", ")", ")", ")", "]", ">", ";" ]	[ "def", "v4f32", ":", "BaseSIMDThreeSameVectorTied", "<", "<NUM_LIT>", ",", "U", ",", "{", "S", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "opc", "}", ",", "V128", ",", "asm", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v4f32", "V128", ":", "$", "dst", ")", ",", "(", "OpNode" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	614,405	[ "AU", ")", ";" ]	[ "AU", ".", "addRequired", "<", "MachineDominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(" ]
GCC	powerpcspe	CPP	stmt_completion	CPU	614,406	[ ";" ]	[ "SYMBOL_REF_FLAGS", "(", "rs6000_got_symbol", ")", "\|=", "SYMBOL_FLAG_LOCAL", ";", "SYMBOL_REF_FLAGS", "(", "rs6000_got_symbol", ")", "\|=", "SYMBOL_FLAG_EXTERNAL" ]
GCC	i386	MD	program_repair	CPU	614,407	[ "<FIXS>", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>" ]	[ "[", "(", "set", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "smaxmin", ":", "V8HI", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
LLVM	Mips	CPP	next_suggestion	CPU	614,408	[ "}" ]	[ "bool", "MipsMulMulBugFix", "::", "fixMulMulBB", "(", "MachineBasicBlock", "&", "MBB", ",", "const", "MipsInstrInfo", "&", "MipsII", ")", "{", "bool", "Modified", "=", "false", ";", "MachineBasicBlock", "::", "instr_iterator", "NextMII", ";", "for", "(", "MachineBasicBlock", "::", "instr_iterator", "MII", "=", "MBB", ".", "instr_begin", "(", ")", ",", "E", "=", "MBB", ".", "instr_end", "(", ")", ";", "MII", "!=", "E", ";", "MII", "=", "NextMII", ")", "{", "NextMII", "=", "next_nodbg", "(", "MII", ",", "E", ")", ";", "if", "(", "NextMII", "!=", "E", "&&", "isFirstMul", "(", "", "MII", ")", "&&", "isSecondMulOrBranch", "(", "", "NextMII", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Found mulmul!\\n", "<STR_LIT>", ")", ";", "const", "MCInstrDesc", "&", "NewMCID", "=", "MipsII", ".", "get", "(", "Mips", "::", "NOP", ")", ";", "BuildMI", "(", "MBB", ",", "NextMII", ",", "DebugLoc", "(", ")", ",", "NewMCID", ")", ";", "Modified", "=", "true", ";" ]
LLVM	VE	CPP	next_suggestion	CPU	614,409	[ "}" ]	[ "bool", "isLegalMaskedScatter", "(", "Type", "", "DataType", ",", "MaybeAlign", "Alignment", ")", "{", "return", "isVectorLaneType", "(", "", "getLaneType", "(", "DataType", ")", ")", ";" ]
GCC	tilepro	MD	stmt_completion	VLIW	614,410	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "eq_attr" ]
GCC	i386	CPP	next_suggestion	CPU	614,411	[ "if", "(", "REG_P", "(", "shift_count", ")", ")", "{" ]	[ "switch", "(", "GET_CODE", "(", "use_body", ")", ")", "{", "case", "SET", ":", "shift_rtx", "=", "XEXP", "(", "use_body", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "PARALLEL", ":", "for", "(", "i", "=", "XVECLEN", "(", "use_body", ",", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "if", "(", "ix86_dep_by_shift_count_body", "(", "set_body", ",", "XVECEXP", "(", "use_body", ",", "<NUM_LIT>", ",", "i", ")", ")", ")", "return", "true", ";", "default", ":", "return", "false", ";", "break", ";", "}", "if", "(", "shift_rtx", "&&", "(", "GET_CODE", "(", "shift_rtx", ")", "==", "ASHIFT", "\|\|", "GET_CODE", "(", "shift_rtx", ")", "==", "LSHIFTRT", "\|\|", "GET_CODE", "(", "shift_rtx", ")", "==", "ASHIFTRT", "\|\|", "GET_CODE", "(", "shift_rtx", ")", "==", "ROTATE", "\|\|", "GET_CODE", "(", "shift_rtx", ")", "==", "ROTATERT", ")", ")", "{", "rtx", "shift_count", "=", "XEXP", "(", "shift_rtx", ",", "<NUM_LIT>", ")", ";" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	614,412	[ "let", "PredicateMethod", "=", "<STR_LIT>", ";" ]	[ "let", "Name", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
GCC	powerpcspe	MD	next_suggestion	CPU	614,413	[ "int", "r", "=", "REGNO", "(", "op0", ")" ]	[ "{", "rtx", "op0", "=", "operands", "[", "<NUM_LIT>", "]", "rtx", "op1", "=", "operands", "[", "<NUM_LIT>", "]" ]
LLVM	ARM	TD	next_suggestion	CPU	614,414	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "rsi", ":", "AsI1", "<", "opcod", ",", "(", "outs", "GPR", ":", "$", "Rd", ")", ",", "(", "ins", "GPR", ":", "$", "Rn", ",", "so_reg_imm", ":", "$", "shift", ")", ",", "DPSoRegImmFrm", ",", "iis", ",", "opc", ",", "<STR_LIT>", ",", "[", "(", "set", "GPR", ":", "$", "Rd", ",", "(", "opnode", "GPR", ":", "$", "Rn", ",", "so_reg_imm", ":", "$", "shift", ")", ")", "]", ">", ",", "Sched", "<", "[", "WriteALUsi", ",", "ReadALU", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "shift", ";" ]
GCC	aarch64	MD	next_suggestion	CPU	614,415	[ "(", "and", "(", "match_code", "<STR_LIT>", ")" ]	[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>" ]
LLVM	Alpha	TD	stmt_completion	MPU	614,416	[ ",", "[", "]", ">", ";" ]	[ "def", "Alpha_cvttq", ":", "SDNode", "<", "<STR_LIT>", ",", "SDTFPUnaryOp" ]
LLVM	AArch64	TD	stmt_completion	CPU	614,417	[ ">", ",", "GIComplexPatternEquiv", "<", "arith_shifted_reg64", ">", ";" ]	[ "def", "gi_arith_shifted_reg64", ":", "GIComplexOperandMatcher", "<", "s64", ",", "<STR_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	614,418	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	614,419	[ "<NUM_LIT>", ">", "ULTOp1", ";" ]	[ "BuildVectorSDNode", "*", "BV", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "Op1", ".", "getNode", "(", ")", ")", ";", "if", "(", "!", "BV", ")", "return", "SDValue", "(", ")", ";", "MVT", "VT", "=", "Op1", ".", "getSimpleValueType", "(", ")", ";", "MVT", "EVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "n", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "SDValue", "," ]
LLVM	Hexagon	TD	next_suggestion	DSP	614,420	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	614,421	[ "<STR_LIT>", ",", "SDT_AArch64vshift", ">", ";" ]	[ "def", "AArch64vlshr", ":", "SDNode", "<" ]
LLVM	GBZ80	CPP	next_suggestion	MPU	614,422	[ "}" ]	[ "LC", "=", "IsSigned", "?", "RTLIB", "::", "SDIVREM_I16", ":", "RTLIB", "::", "UDIVREM_I16", ";", "break", ";", "case", "MVT", "::", "i32", ":", "LC", "=", "IsSigned", "?", "RTLIB", "::", "SDIVREM_I32", ":", "RTLIB", "::", "UDIVREM_I32", ";", "break", ";", "case", "MVT", "::", "i64", ":", "LC", "=", "IsSigned", "?", "RTLIB", "::", "SDIVREM_I64", ":", "RTLIB", "::", "UDIVREM_I64", ";", "break", ";", "}", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "for", "(", "SDValue", "const", "&", "Value", ":", "Op", "->", "op_values", "(", ")", ")", "{", "Entry", ".", "Node", "=", "Value", ";", "Entry", ".", "Ty", "=", "Value", ".", "getValueType", "(", ")", ".", "getTypeForEVT", "(", "", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "IsSExt", "=", "IsSigned", ";", "Entry", ".", "IsZExt", "=", "!", "IsSigned", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "getLibcallName", "(", "LC", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "Type", "", "RetTy", "=", "(", "Type", "*", ")", "StructType", "::", "get", "(", "Ty", ",", "Ty", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "InChain", ")", ".", "setLibCallee", "(", "getLibcallCallingConv", "(", "LC", ")", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setInRegister", "(", ")", ".", "setSExtResult", "(", "IsSigned", ")", ".", "setZExtResult", "(", "!", "IsSigned", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallInfo", "=", "LowerCallTo", "(", "CLI", ")", ";", "return", "CallInfo", ".", "first", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	614,423	[ "}" ]	[ "bool", "Imm2Success", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Imm2", ",", "<NUM_LIT>", ",", "Encoding2", ")", ";", "if", "(", "Imm1Success", "&&", "Imm2Success", ")", "{", "Insn", ".", "push_back", "(", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "Encoding1", "}", ")", ";", "Insn", ".", "push_back", "(", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "Encoding2", "}", ")", ";", "return", "true", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	614,424	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC	m68k	MD	next_suggestion	MPU	614,425	[ "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	AArch64	TD	stmt_completion	CPU	614,426	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
GCC	m68k	MD	program_repair	MPU	614,427	[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<FIXE>", "<FIXS>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<BUGS>", "{", "if", "(", "operands", "[", "<NUM_LIT>", "]", "=", "=", "const0_rtx", ")", "return", "<STR_LIT>", "if", "(", "valid_mov3q_const", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", "return", "<STR_LIT>", "return", "<STR_LIT>", "}", ")", "<BUGE>" ]
LLVM	ARM	CPP	next_suggestion	CPU	614,428	[ "assert", "(", "True", ".", "getValueType", "(", ")", "==", "VT", ")", ";" ]	[ "std", "::", "tie", "(", "Value", ",", "OverflowCmp", ")", "=", "getARMXALUOOp", "(", "Cond", ",", "DAG", ",", "ARMcc", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "ARM", "::", "CPSR", ",", "MVT", "::", "i32", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "return", "getCMOV", "(", "SDLoc", "(", "Op", ")", ",", "VT", ",", "SelectTrue", ",", "SelectFalse", ",", "ARMcc", ",", "CCR", ",", "OverflowCmp", ",", "DAG", ")", ";", "}", "if", "(", "Cond", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "Cond", ".", "hasOneUse", "(", ")", ")", "{", "const", "ConstantSDNode", "", "CMOVTrue", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "ConstantSDNode", "", "CMOVFalse", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "CMOVTrue", "&&", "CMOVFalse", ")", "{", "unsigned", "CMOVTrueVal", "=", "CMOVTrue", "->", "getZExtValue", "(", ")", ";", "unsigned", "CMOVFalseVal", "=", "CMOVFalse", "->", "getZExtValue", "(", ")", ";", "SDValue", "True", ";", "SDValue", "False", ";", "if", "(", "CMOVTrueVal", "==", "<NUM_LIT>", "&&", "CMOVFalseVal", "==", "<NUM_LIT>", ")", "{", "True", "=", "SelectTrue", ";", "False", "=", "SelectFalse", ";", "}", "else", "if", "(", "CMOVTrueVal", "==", "<NUM_LIT>", "&&", "CMOVFalseVal", "==", "<NUM_LIT>", ")", "{", "True", "=", "SelectFalse", ";", "False", "=", "SelectTrue", ";", "}", "if", "(", "True", ".", "getNode", "(", ")", "&&", "False", ".", "getNode", "(", ")", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "ARMcc", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "CCR", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Cmp", "=", "duplicateCmp", "(", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ")", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	614,429	[ ")", ")" ]	[ "<STR_LIT>", "{", "if", "(", "!", "TARGET_SCHED_PROLOG", ")", "emit_insn", "(", "gen_blockage", "(" ]
LLVM	Hexagon	TD	stmt_completion	DSP	614,430	[ "=", "<NUM_LIT>", ";" ]	[ "def", "A2_combineii", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "s32_0Imm", ":", "$", "Ii", ",", "s8_0Imm", ":", "$", "II", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "Enc_18c338", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isReMaterializable", "=", "<NUM_LIT>", ";", "let", "isAsCheapAsAMove", "=", "<NUM_LIT>", ";", "let", "isMoveImm", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits" ]
LLVM	X86	CPP	next_suggestion	CPU	614,431	[ "switch", "(", "Personality", ")", "{" ]	[ "PersonalityFn", "=", "dyn_cast", "<", "Function", ">", "(", "F", ".", "getPersonalityFn", "(", ")", "->", "stripPointerCasts", "(", ")", ")", ";", "if", "(", "!", "PersonalityFn", ")", "return", "false", ";", "Personality", "=", "classifyEHPersonality", "(", "PersonalityFn", ")", ";", "if", "(", "!", "isMSVCEHPersonality", "(", "Personality", ")", ")", "return", "false", ";", "F", ".", "addFnAttr", "(", "<STR_LIT>", "no-frame-pointer-elim", "<STR_LIT>", ",", "<STR_LIT>", "true", "<STR_LIT>", ")", ";", "emitExceptionRegistrationRecord", "(", "&", "F", ")", ";", "auto", "", "MMIPtr", "=", "getAnalysisIfAvailable", "<", "MachineModuleInfo", ">", "(", ")", ";", "assert", "(", "MMIPtr", "&&", "<STR_LIT>", "MachineModuleInfo should always be available", "<STR_LIT>", ")", ";", "MachineModuleInfo", "&", "MMI", "=", "", "MMIPtr", ";" ]
GCC	moxie	CPP	stmt_completion	CPU	614,432	[ "MASK_HAS_MULX", ";" ]	[ "init_machine_status", "=", "moxie_init_machine_status", ";", "target_flags", "\|=" ]
LLVM	ARM64	TD	next_suggestion	CPU	614,433	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";" ]	[ "class", "CRmSystemI", "<", "Operand", "crmtype", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ">", ":", "SimpleSystemI", "<", "<NUM_LIT>", ",", "(", "ins", "crmtype", ":", "$", "CRm", ")", ",", "asm", ",", "<STR_LIT>", ">", ",", "Sched", "<", "[", "WriteBarrier", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "CRm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "CRm", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	614,434	[ "hasSubClassEq", "(", "RC", ")", ";" ]	[ "return", "X86", "::", "VK16RegClass", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	614,435	[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
GCC	aarch64	CPP	stmt_completion	CPU	614,436	[ "_", "b", ")", "{" ]	[ "vrshrq_n_s64", "(", "int64x2_t", "_", "_", "a", ",", "const", "int", "_" ]
LLVM	X86	CPP	program_repair	CPU	614,437	[ "<FIXS>", "if", "(", "!", "Subtarget", ".", "useBWIRegs", "(", ")", ")", "{", "<FIXE>" ]	[ "}", "<BUGS>", "if", "(", "!", "Subtarget", ".", "useBWIRegs", "(", ")", ")", "<BUGE>", "setOperationAction", "(", "ISD", "::", "ROTL", ",", "MVT", "::", "v32i16", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ROTL", ",", "MVT", "::", "v64i8", ",", "Custom", ")", ";", "for", "(", "auto", "VT", ":", "{", "MVT", "::", "v64i8", ",", "MVT", "::", "v32i16", "}", ")", "{", "setOperationAction", "(", "ISD", "::", "ABS", ",", "VT", ",", "HasBWI", "?", "Legal", ":", "Custom", ")", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	614,438	[ "MemVal", ",", "AMDGPUAS", "::", "PARAM_D_ADDRESS", ")", "&&", "!", "checkType", "(", "MemVal", ",", "AMDGPUAS", "::", "PARAM_I_ADDRESS", ")", ";" ]	[ "bool", "AMDGPUDAGToDAGISel", "::", "isPrivateLoad", "(", "const", "LoadSDNode", "", "N", ")", "const", "{", "if", "(", "checkPrivateAddress", "(", "N", "->", "getMemOperand", "(", ")", ")", ")", "{", "if", "(", "isCPLoad", "(", "N", ")", "\|\|", "isConstantLoad", "(", "N", ",", "-", "<NUM_LIT>", ")", ")", "{", "return", "false", ";", "}", "}", "const", "Value", "", "MemVal", "=", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ";", "return", "!", "checkType", "(", "MemVal", ",", "AMDGPUAS", "::", "LOCAL_ADDRESS", ")", "&&", "!", "checkType", "(", "MemVal", ",", "AMDGPUAS", "::", "GLOBAL_ADDRESS", ")", "&&", "!", "checkType", "(", "MemVal", ",", "AMDGPUAS", "::", "FLAT_ADDRESS", ")", "&&", "!", "checkType", "(", "MemVal", ",", "AMDGPUAS", "::", "REGION_ADDRESS", ")", "&&", "!", "checkType", "(", "MemVal", ",", "AMDGPUAS", "::", "CONSTANT_ADDRESS", ")", "&&", "!", "checkType", "(" ]
LLVM	ARM64	TD	stmt_completion	CPU	614,439	[ "GPR32", ",", "<NUM_LIT>", ">", ";" ]	[ "def", ":", "AddSubRegAlias", "<", "mnemonic", ",", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", ",", "GPR32", ",", "GPR32", "," ]
GCC	i386	CPP	stmt_completion	CPU	614,440	[ ")", "return", "false", ";" ]	[ "if", "(", "ix86_function_regparm", "(", "TREE_TYPE", "(", "function", ")", ",", "function", ")", "<", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "vcall_offset" ]
LLVM	ARM	CPP	stmt_completion	CPU	614,441	[ "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";" ]	[ "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "", "RC", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "assert", "(", "(", "RC", "==", "&", "ARM", "::", "tGPRRegClass", "\|\|", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "isARMLowRegister", "(", "DestReg", ")", ")", ")", "&&", "<STR_LIT>", "Unknown regclass!", "<STR_LIT>", ")", ";", "if", "(", "RC", "==", "&", "ARM", "::", "tGPRRegClass", "\|\|", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "isARMLowRegister", "(", "DestReg", ")", ")", ")", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "tLDRspi", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(" ]
GCC	xtensa	CPP	next_suggestion	MPU	614,442	[ "case", "XTENSA_BUILTIN_UMULSIDI3", ":" ]	[ "tree", "fndecl", "=", "TREE_OPERAND", "(", "CALL_EXPR_FN", "(", "exp", ")", ",", "<NUM_LIT>", ")", ";", "unsigned", "int", "fcode", "=", "DECL_MD_FUNCTION_CODE", "(", "fndecl", ")", ";", "switch", "(", "fcode", ")", "{" ]
GCC	i386	MD	program_repair	CPU	614,443	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "{", "switch", "(", "get_attr_type", "(", "insn", ")", ")", "{" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	614,444	[ "HasPOPCNTD", "=", "POPCNTD_Unavailable", ";" ]	[ "HasVSX", "=", "false", ";", "NeedsTwoConstNR", "=", "false", ";", "HasP8Vector", "=", "false", ";", "HasP8Altivec", "=", "false", ";", "HasP8Crypto", "=", "false", ";", "HasP9Vector", "=", "false", ";", "HasP9Altivec", "=", "false", ";", "HasPrefixInstrs", "=", "false", ";", "HasPCRelativeMemops", "=", "false", ";", "HasFCPSGN", "=", "false", ";", "HasFSQRT", "=", "false", ";", "HasFRE", "=", "false", ";", "HasFRES", "=", "false", ";", "HasFRSQRTE", "=", "false", ";", "HasFRSQRTES", "=", "false", ";", "HasRecipPrec", "=", "false", ";", "HasSTFIWX", "=", "false", ";", "HasLFIWAX", "=", "false", ";", "HasFPRND", "=", "false", ";", "HasFPCVT", "=", "false", ";", "HasISEL", "=", "false", ";", "HasBPERMD", "=", "false", ";", "HasExtDiv", "=", "false", ";", "HasCMPB", "=", "false", ";", "HasLDBRX", "=", "false", ";", "IsBookE", "=", "false", ";", "HasOnlyMSYNC", "=", "false", ";", "IsPPC4xx", "=", "false", ";", "IsPPC6xx", "=", "false", ";", "IsE500", "=", "false", ";", "FeatureMFTB", "=", "false", ";", "AllowsUnalignedFPAccess", "=", "false", ";", "DeprecatedDST", "=", "false", ";", "HasICBT", "=", "false", ";", "HasInvariantFunctionDescriptors", "=", "false", ";", "HasPartwordAtomics", "=", "false", ";", "HasDirectMove", "=", "false", ";", "IsQPXStackUnaligned", "=", "false", ";", "HasHTM", "=", "false", ";", "HasFloat128", "=", "false", ";", "HasFusion", "=", "false", ";", "HasAddiLoadFusion", "=", "false", ";", "HasAddisLoadFusion", "=", "false", ";", "IsISA3_0", "=", "false", ";", "UseLongCalls", "=", "false", ";", "SecurePlt", "=", "false", ";", "VectorsUseTwoUnits", "=", "false", ";", "UsePPCPreRASchedStrategy", "=", "false", ";", "UsePPCPostRASchedStrategy", "=", "false", ";", "PredictableSelectIsExpensive", "=", "false", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	614,445	[ "}" ]	[ "const", "RegisterBank", "&", "SrcRB", "=", "SrcIsGPR", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "InstructionMapping", "{", "DefaultMappingID", ",", "copyCost", "(", "DstRB", ",", "SrcRB", ",", "Size", ")", ",", "getCopyMapping", "(", "DstRB", ".", "getID", "(", ")", ",", "SrcRB", ".", "getID", "(", ")", ",", "Size", ")", ",", "<NUM_LIT>", "}", ";", "}", "case", "TargetOpcode", "::", "G_SEQUENCE", ":", "return", "InstructionMapping", "(", ")", ";", "default", ":", "break", ";", "}", "unsigned", "NumOperands", "=", "MI", ".", "getNumOperands", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "OpSize", "(", "NumOperands", ")", ";", "SmallVector", "<", "PartialMappingIdx", ",", "<NUM_LIT>", ">", "OpRegBankIdx", "(", "NumOperands", ")", ";", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "NumOperands", ";", "++", "Idx", ")", "{", "auto", "&", "MO", "=", "MI", ".", "getOperand", "(", "Idx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "MO", ".", "getReg", "(", ")", ")", ";", "OpSize", "[", "Idx", "]", "=", "Ty", ".", "getSizeInBits", "(", ")", ";", "if", "(", "Ty", ".", "isVector", "(", ")", "\|\|", "isPreISelGenericFloatingPointOpcode", "(", "Opc", ")", ")", "OpRegBankIdx", "[", "Idx", "]", "=", "PMI_FirstFPR", ";", "else", "OpRegBankIdx", "[", "Idx", "]", "=", "PMI_FirstGPR", ";", "}", "unsigned", "Cost", "=", "<NUM_LIT>", ";", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "G_SITOFP", ":", "case", "TargetOpcode", "::", "G_UITOFP", ":", "{", "OpRegBankIdx", "=", "{", "PMI_FirstFPR", ",", "PMI_FirstGPR", "}", ";", "break", ";", "}", "case", "TargetOpcode", "::", "G_FPTOSI", ":", "case", "TargetOpcode", "::", "G_FPTOUI", ":", "{", "OpRegBankIdx", "=", "{", "PMI_FirstGPR", ",", "PMI_FirstFPR", "}", ";", "break", ";", "}", "case", "TargetOpcode", "::", "G_FCMP", ":", "{", "OpRegBankIdx", "=", "{", "PMI_FirstGPR", ",", "PMI_None", ",", "PMI_FirstFPR", ",", "PMI_FirstFPR", "}", ";", "break", ";", "}", "case", "TargetOpcode", "::", "G_BITCAST", ":", "{", "if", "(", "OpRegBankIdx", "[", "<NUM_LIT>", "]", "!=", "OpRegBankIdx", "[", "<NUM_LIT>", "]", ")", "Cost", "=", "copyCost", "(", "", "AArch64GenRegisterBankInfo", "::", "PartMappings", "[", "OpRegBankIdx", "[", "<NUM_LIT>", "]", "]", ".", "RegBank", ",", "", "AArch64GenRegisterBankInfo", "::", "PartMappings", "[", "OpRegBankIdx", "[", "<NUM_LIT>", "]", "]", ".", "RegBank", ",", "OpSize", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "}", "case", "TargetOpcode", "::", "G_LOAD", ":", "{", "if", "(", "OpRegBankIdx", "[", "<NUM_LIT>", "]", ">=", "PMI_FirstFPR", ")", "Cost", "=", "<NUM_LIT>", ";" ]
GCC	arm	MD	next_suggestion	CPU	614,446	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	AArch64	TD	next_suggestion	CPU	614,447	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]
GCC	mips	MD	stmt_completion	CPU	614,448	[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(" ]
LLVM	X86	CPP	next_suggestion	CPU	614,449	[ "}" ]	[ "case", "ISD", "::", "ZERO_EXTEND", ":", "case", "ISD", "::", "ANY_EXTEND", ":", "Promote", "=", "true", ";", "break", ";", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "SRL", ":", "{", "SDValue", "N0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MayFoldLoad", "(", "N0", ")", "&&", "MayFoldIntoStore", "(", "Op", ")", ")", "return", "false", ";", "Promote", "=", "true", ";", "break", ";", "}", "case", "ISD", "::", "ADD", ":", "case", "ISD", "::", "MUL", ":", "case", "ISD", "::", "AND", ":", "case", "ISD", "::", "OR", ":", "case", "ISD", "::", "XOR", ":", "Commute", "=", "true", ";", "case", "ISD", "::", "SUB", ":", "{", "SDValue", "N0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Commute", "&&", "MayFoldLoad", "(", "N1", ")", ")", "return", "false", ";", "if", "(", "MayFoldLoad", "(", "N0", ")", "&&", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N1", ")", "\|\|", "MayFoldIntoStore", "(", "Op", ")", ")", ")", "return", "false", ";", "if", "(", "MayFoldLoad", "(", "N1", ")", "&&", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N0", ")", "\|\|", "MayFoldIntoStore", "(", "Op", ")", ")", ")", "return", "false", ";", "Promote", "=", "true", ";" ]
LLVM	AMDGPU	CPP	program_repair	GPU	614,450	[ "<FIXS>", "static", "DecodeStatus", "decodeOperand_KImmFP", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "<FIXE>" ]	[ "DECODE_OPERAND_SRC_REG_OR_IMM_DEFERRED_9", "(", "VS_32", ",", "OPW16", ",", "<NUM_LIT>", ")", "DECODE_OPERAND_SRC_REG_OR_IMM_DEFERRED_9", "(", "VS_32", ",", "OPW32", ",", "<NUM_LIT>", ")", "<BUGS>", "static", "DecodeStatus", "decodeOperand_f32kimm", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "MCDisassembler", "", "Decoder", ")", "{", "const", "auto", "", "DAsm", "=", "static_cast", "const", "AMDGPUDisassembler", "", ">", "(", "Decoder", ")", ";", "return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeMandatoryLiteralConstant", "(", "Imm", ")", ")", ";", "}", "static", "DecodeStatus", "decodeOperand_f16kimm", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "MCDisassembler", "", "Decoder", ")", "{", "<BUGE>", "const", "auto", "", "DAsm", "=", "static_cast", "const", "AMDGPUDisassembler", "", ">", "(", "Decoder", ")", ";", "return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeMandatoryLiteralConstant", "(", "Imm", ")", ")", ";", "}" ]
GCC	arm	MD	stmt_completion	CPU	614,451	[ "]", ")" ]	[ "(", "define_int_attr", "vfml_half", "[", "(", "UNSPEC_VFML_HI", "<STR_LIT>", ")", "(", "UNSPEC_VFML_LO", "<STR_LIT>", ")" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	614,452	[ "let", "Switches", "=", "sw", ";" ]	[ "let", "Itinerary", "=", "IIC_VectorOp", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "dt", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "OperandType", "=", "optype", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM	AArch64	CPP	code_generation	CPU	614,453	[ "bool", "AArch64InstrInfo", "::", "isCandidateToMergeOrPair", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "assert", "(", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "\|\|", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "&&", "<STR_LIT>", "Expected a reg or frame index operand.", "<STR_LIT>", ")", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "{", "unsigned", "BaseReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterInfo", "", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "if", "(", "MI", ".", "modifiesRegister", "(", "BaseReg", ",", "TRI", ")", ")", "return", "false", ";", "}", "if", "(", "isLdStPairSuppressed", "(", "MI", ")", ")", "return", "false", ";", "const", "MCAsmInfo", "", "MAI", "=", "MI", ".", "getMF", "(", ")", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ";", "bool", "NeedsWinCFI", "=", "MAI", "->", "usesWindowsCFI", "(", ")", "&&", "MI", ".", "getMF", "(", ")", "->", "getFunction", "(", ")", ".", "needsUnwindTableEntry", "(", ")", ";", "if", "(", "NeedsWinCFI", "&&", "(", "MI", ".", "getFlag", "(", "MachineInstr", "::", "FrameSetup", ")", "\|\|", "MI", ".", "getFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ")", ")", "return", "false", ";", "if", "(", "Subtarget", ".", "isPaired128Slow", "(", ")", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "false", ";", "}", "}", "return", "true", ";", "}" ]	[ "Return", "true", "if", "this", "is", "a", "load/store", "that", "can", "be", "potentially", "paired/merged", "." ]
LLVM	X86	CPP	stmt_completion	CPU	614,454	[ "<NUM_LIT>", ";" ]	[ "AssemblerDialect", "=", "AsmWriterFlavor", ";", "TextAlignFillValue", "=" ]
GCC	i386	MD	stmt_completion	CPU	614,455	[ ")", ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AArch64	TD	stmt_completion	CPU	614,456	[ "=", "<STR_LIT>", ";" ]	[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod" ]
LLVM	X86	CPP	next_suggestion	CPU	614,457	[ "}" ]	[ "void", "_", "_", "extwrap", "(", "char", "", "regset", ",", "void", "", "fn", ")", "{", "asm", "volatile", "(", "<STR_LIT>", "mov %0, %%r12 \\n", "<STR_LIT>", "<STR_LIT>", "mov %1, %%r13 \\n", "<STR_LIT>", "<STR_LIT>", "mov %%rsp, %%r14 \\n", "<STR_LIT>", "<STR_LIT>", "mov 80(%%r12), %%rsp \\n", "<STR_LIT>", "<STR_LIT>", "pop %%rax \\n", "<STR_LIT>", "<STR_LIT>", "mov %%rax, 64(%%r12) \\n", "<STR_LIT>", "<STR_LIT>", "mov 48(%%r12), %%rdi \\n", "<STR_LIT>", "<STR_LIT>", "mov 72(%%r12), %%rsi \\n", "<STR_LIT>", "<STR_LIT>", "mov 56(%%r12), %%rdx \\n", "<STR_LIT>", "<STR_LIT>", "mov 40(%%r12), %%rcx \\n", "<STR_LIT>", "<STR_LIT>", "mov 448(%%r12), %%r8 \\n", "<STR_LIT>", "<STR_LIT>", "mov 456(%%r12), %%r9 \\n", "<STR_LIT>", "<STR_LIT>", "movaps 640(%%r12), %%xmm0 \\n", "<STR_LIT>", "<STR_LIT>", "movaps 704(%%r12), %%xmm1 \\n", "<STR_LIT>", "<STR_LIT>", "movaps 768(%%r12), %%xmm2 \\n", "<STR_LIT>", "<STR_LIT>", "movaps 832(%%r12), %%xmm3 \\n", "<STR_LIT>", "<STR_LIT>", "movaps 896(%%r12), %%xmm4 \\n", "<STR_LIT>", "<STR_LIT>", "movaps 960(%%r12), %%xmm5 \\n", "<STR_LIT>", "<STR_LIT>", "movaps 1024(%%r12), %%xmm6 \\n", "<STR_LIT>", "<STR_LIT>", "movaps 1088(%%r12), %%xmm7 \\n", "<STR_LIT>", "<STR_LIT>", "mov 16(%%r12), %%rax \\n", "<STR_LIT>", "<STR_LIT>", "mov 56(%%r12), %%rdx \\n", "<STR_LIT>", "<STR_LIT>", "call *%%r13 \\n", "<STR_LIT>", "<STR_LIT>", "mov %%rax, 16(%%r12) \\n", "<STR_LIT>", "<STR_LIT>", "mov %%rdx, 56(%%r12) \\n", "<STR_LIT>", "<STR_LIT>", "movaps %%xmm0, 640(%%r12) \\n", "<STR_LIT>", "<STR_LIT>", "movaps %%xmm1, 704(%%r12) \\n", "<STR_LIT>", "<STR_LIT>", "movaps %%xmm2, 768(%%r12) \\n", "<STR_LIT>", "<STR_LIT>", "movaps %%xmm3, 832(%%r12) \\n", "<STR_LIT>", "<STR_LIT>", "movaps %%xmm4, 896(%%r12) \\n", "<STR_LIT>", "<STR_LIT>", "movaps %%xmm5, 960(%%r12) \\n", "<STR_LIT>", "<STR_LIT>", "movaps %%xmm6, 1024(%%r12) \\n", "<STR_LIT>", "<STR_LIT>", "movaps %%xmm7, 1088(%%r12) \\n", "<STR_LIT>", "<STR_LIT>", "mov %%rsp, 80(%%r12) \\n", "<STR_LIT>", "<STR_LIT>", "mov %%r14, %%rsp \\n", "<STR_LIT>", "::", "<STR_LIT>", "r", "<STR_LIT>", "(", "regset", ")", ",", "<STR_LIT>", "r", "<STR_LIT>", "(", "fn", ")", ":", "<STR_LIT>", "rax", "<STR_LIT>", ",", "<STR_LIT>", "rdi", "<STR_LIT>", ",", "<STR_LIT>", "rsi", "<STR_LIT>", ",", "<STR_LIT>", "rdx", "<STR_LIT>", ",", "<STR_LIT>", "rcx", "<STR_LIT>", ",", "<STR_LIT>", "r8", "<STR_LIT>", ",", "<STR_LIT>", "r9", "<STR_LIT>", ",", "<STR_LIT>", "r10", "<STR_LIT>", ",", "<STR_LIT>", "r11", "<STR_LIT>", ",", "<STR_LIT>", "r12", "<STR_LIT>", ",", "<STR_LIT>", "r13", "<STR_LIT>", ",", "<STR_LIT>", "r14", "<STR_LIT>", ",", "<STR_LIT>", "xmm0", "<STR_LIT>", ",", "<STR_LIT>", "xmm1", "<STR_LIT>", ",", "<STR_LIT>", "xmm2", "<STR_LIT>", ",", "<STR_LIT>", "xmm3", "<STR_LIT>", ",", "<STR_LIT>", "xmm4", "<STR_LIT>", ",", "<STR_LIT>", "xmm5", "<STR_LIT>", ",", "<STR_LIT>", "xmm6", "<STR_LIT>", ",", "<STR_LIT>", "xmm7", "<STR_LIT>", ")", ";" ]
LLVM	M68k	CPP	code_generation	MPU	614,458	[ "bool", "M68kAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "!", "ExtraCode", "\|\|", "!", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "{", "printOperand", "(", "MI", ",", "OpNo", ",", "OS", ")", ";", "return", "false", ";", "}", "return", "AsmPrinter", "::", "PrintAsmOperand", "(", "MI", ",", "OpNo", ",", "ExtraCode", ",", "OS", ")", ";", "}" ]	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]
GCC	iq2000	CPP	stmt_completion	CPU	614,459	[ ")", "==", "RETURN_ADDRESS_POINTER_REGNUM", ")", "{" ]	[ "if", "(", "(", "from", ")", "==", "FRAME_POINTER_REGNUM", ")", "(", "offset", ")", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "from", ")", "==", "ARG_POINTER_REGNUM", ")", "(", "offset", ")", "=", "(", "cfun", "->", "machine", "->", "total_size", ")", ";", "else", "if", "(", "(", "from" ]
LLVM	ARM	CPP	stmt_completion	CPU	614,460	[ ",", "MVT", "::", "i32", ")", ";" ]	[ "inline", "SDValue", "getI32Imm", "(", "unsigned", "Imm", ",", "SDLoc", "dl", ")", "{", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "dl" ]
GCC	s390	CPP	program_repair	MPU	614,461	[ "<FIXS>", "addr", "=", "plus_constant", "(", "Pmode", ",", "frame_pointer", ",", "<FIXE>" ]	[ "{", "if", "(", "global_not_special_regno_p", "(", "i", ")", ")", "{", "<BUGS>", "addr", "=", "plus_constant", "(", "frame_pointer", ",", "<BUGE>", "offset", "+", "cfun_frame_layout", ".", "gprs_offset", "*", "UNITS_PER_LONG", ")", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	614,462	[ ";" ]	[ "AtomicOrdering", "Ord", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "isThumb2", "=", "Subtarget", "->", "isThumb2", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "if", "(", "isThumb2", ")", "{", "MRI", ".", "constrainRegClass", "(", "dest", ",", "&", "ARM", "::", "rGPRRegClass", ")", ";", "MRI", ".", "constrainRegClass", "(", "ptr", ",", "&", "ARM", "::", "rGPRRegClass", ")", ";", "MRI", ".", "constrainRegClass", "(", "incr", ",", "&", "ARM", "::", "rGPRRegClass", ")", ";", "}", "unsigned", "ldrOpc", ",", "strOpc", ";", "getExclusiveOperation", "(", "Size", ",", "Ord", ",", "isThumb2", ",", "ldrOpc", ",", "strOpc", ")", ";", "MachineBasicBlock", "", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "const", "TargetRegisterClass", "", "TRC", "=", "isThumb2", "?", "(", "const", "TargetRegisterClass", "", ")", "&", "ARM", "::", "rGPRRegClass", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "ARM", "::", "GPRRegClass", ";", "unsigned", "scratch", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "unsigned", "scratch2", "=", "(", "!", "BinOpcode", ")", "?", "incr", ":", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "ldrOpc", "==", "ARM", "::", "t2LDREX", ")", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "BinOpcode", ")", "{", "if", "(", "BinOpcode", "==", "ARM", "::", "BICrr", "\|\|", "BinOpcode", "==", "ARM", "::", "t2BICrr", ")", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "incr", ")", ".", "addReg", "(", "dest", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "incr", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "scratch", ")", ".", "addReg", "(", "scratch2", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "strOpc", "==", "ARM", "::", "t2STREX", ")", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "ARM", "::", "t2CMPri", ":", "ARM", "::", "CMPri", ")", ")", ".", "addReg", "(", "scratch", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "ARM", "::", "t2Bcc", ":", "ARM", "::", "Bcc", ")", ")", ".", "addMBB", "(", "loopMBB", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "ARM", "::", "CPSR", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "exitMBB", ";", "MI", "->", "eraseFromParent", "(", ")" ]
GCC	m32r	MD	next_suggestion	MPU	614,463	[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]	[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
GCC	mcore	CPP	next_suggestion	MPU	614,464	[ "}" ]	[ "int", "first_reg", ";", "first_reg", "=", "<NUM_LIT>", ";", "while", "(", "fi", ".", "reg_mask", "&", "(", "<NUM_LIT>", "<<", "first_reg", ")", ")", "first_reg", "--", ";", "first_reg", "++", ";", "emit_insn", "(", "gen_load_multiple", "(", "gen_rtx_REG", "(", "SImode", ",", "first_reg", ")", ",", "gen_rtx_MEM", "(", "SImode", ",", "stack_pointer_rtx", ")", ",", "GEN_INT", "(", "<NUM_LIT>", "-", "first_reg", ")", ")", ")", ";", "i", "-=", "(", "<NUM_LIT>", "-", "first_reg", ")", ";", "offs", "+=", "(", "<NUM_LIT>", "-", "first_reg", ")", "*", "<NUM_LIT>", ";", "}", "else", "if", "(", "fi", ".", "reg_mask", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "{", "emit_insn", "(", "gen_movsi", "(", "gen_rtx_REG", "(", "SImode", ",", "i", ")", ",", "gen_rtx_MEM", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offs", ")", ")", ")", ")", ";", "offs", "+=", "<NUM_LIT>", ";", "}", "}", "while", "(", "growth", ">=", "<NUM_LIT>", ")", "output_stack_adjust", "(", "<NUM_LIT>", ",", "fi", ".", "growth", "[", "growth", "--", "]", ")", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	614,465	[ "Entry", ")", ";" ]	[ "if", "(", "!", "isMMThreeBitGPRegister", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "\|\|", "!", "isMMThreeBitGPRegister", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "\|\|", "!", "isMMThreeBitGPRegister", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "if", "(", "!", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "&&", "!", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "return", "ReplaceInstruction", "(", "MI", "," ]
LLVM	ARM	CPP	program_repair	CPU	614,466	[ "<FIXS>", "IntegerType", "", "ExtTy", "=", "nullptr", ";", "IntegerType", "", "OrigTy", "=", "nullptr", ";", "<FIXE>" ]	[ "SmallPtrSet", "Value", "", ",", "<NUM_LIT>", ">", "Promoted", ";", "Module", "", "M", "=", "nullptr", ";", "LLVMContext", "&", "Ctx", ";", "<BUGS>", "Type", "", "ExtTy", "=", "nullptr", ";", "Type", "", "OrigTy", "=", "nullptr", ";", "<BUGE>", "void", "PrepareConstants", "(", "SmallPtrSetImpl", "Value", "", ">", "&", "Visited", ",", "SmallPtrSetImpl", "Instruction", "", ">", "&", "SafeToPromote", ")", ";" ]
GCC	sparc	MD	program_repair	CPU	614,467	[ "<FIXS>", "(", "unspec", ":", "P", "[", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "unspec", ":", "P", "[", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", "UNSPEC_EDGE8N", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	614,468	[ "SCEVExpander", "SCEVE", "(", "*", "SE", ",", "Header", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ",", "<STR_LIT>", "pistart", "<STR_LIT>", ")", ";" ]	[ "MemI", "=", "SMemI", ";", "PtrValue", "=", "SMemI", "->", "getPointerOperand", "(", ")", ";", "}", "else", "if", "(", "IntrinsicInst", "", "IMemI", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "J", ")", ")", "{", "if", "(", "IMemI", "->", "getIntrinsicID", "(", ")", "==", "Intrinsic", "::", "prefetch", ")", "{", "MemI", "=", "IMemI", ";", "PtrValue", "=", "IMemI", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "continue", ";", "}", "else", "continue", ";", "unsigned", "PtrAddrSpace", "=", "PtrValue", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "if", "(", "PtrAddrSpace", ")", "continue", ";", "if", "(", "ST", "&&", "ST", "->", "hasAltivec", "(", ")", "&&", "PtrValue", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", "->", "isVectorTy", "(", ")", ")", "continue", ";", "if", "(", "L", "->", "isLoopInvariant", "(", "PtrValue", ")", ")", "continue", ";", "const", "SCEV", "", "LSCEV", "=", "SE", "->", "getSCEVAtScope", "(", "PtrValue", ",", "L", ")", ";", "if", "(", "const", "SCEVAddRecExpr", "", "LARSCEV", "=", "dyn_cast", "<", "SCEVAddRecExpr", ">", "(", "LSCEV", ")", ")", "{", "if", "(", "LARSCEV", "->", "getLoop", "(", ")", "!=", "L", ")", "continue", ";", "}", "else", "{", "continue", ";", "}", "bool", "FoundBucket", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Buckets", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "for", "(", "Bucket", "::", "iterator", "K", "=", "Buckets", "[", "i", "]", ".", "begin", "(", ")", ",", "KE", "=", "Buckets", "[", "i", "]", ".", "end", "(", ")", ";", "K", "!=", "KE", ";", "++", "K", ")", "{", "const", "SCEV", "", "Diff", "=", "SE", "->", "getMinusSCEV", "(", "K", "->", "first", ",", "LSCEV", ")", ";", "if", "(", "isa", "<", "SCEVConstant", ">", "(", "Diff", ")", ")", "{", "Buckets", "[", "i", "]", ".", "insert", "(", "std", "::", "make_pair", "(", "LSCEV", ",", "MemI", ")", ")", ";", "FoundBucket", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "FoundBucket", ")", "{", "Buckets", ".", "push_back", "(", "Bucket", "(", "SCEVLess", "(", "SE", ")", ")", ")", ";", "Buckets", "[", "Buckets", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", ".", "insert", "(", "std", "::", "make_pair", "(", "LSCEV", ",", "MemI", ")", ")", ";", "}", "}", "}", "if", "(", "Buckets", ".", "empty", "(", ")", "\|\|", "Buckets", ".", "size", "(", ")", ">", "MaxVars", ")", "return", "MadeChange", ";", "BasicBlock", "", "LoopPredecessor", "=", "L", "->", "getLoopPredecessor", "(", ")", ";", "if", "(", "!", "LoopPredecessor", "\|\|", "!", "LoopPredecessor", "->", "getTerminator", "(", ")", "->", "getType", "(", ")", "->", "isVoidTy", "(", ")", ")", "{", "LoopPredecessor", "=", "InsertPreheaderForLoop", "(", "L", ",", "this", ")", ";", "if", "(", "LoopPredecessor", ")", "MadeChange", "=", "true", ";", "}", "if", "(", "!", "LoopPredecessor", ")", "return", "MadeChange", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "PIP: Found ", "<STR_LIT>", "<<", "Buckets", ".", "size", "(", ")", "<<", "<STR_LIT>", " buckets\\n", "<STR_LIT>", ")", ";", "SmallSet", "<", "BasicBlock", "", ",", "<NUM_LIT>", ">", "BBChanged", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Buckets", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "SCEVAddRecExpr", "", "BasePtrSCEV", "=", "cast", "<", "SCEVAddRecExpr", ">", "(", "Buckets", "[", "i", "]", ".", "begin", "(", ")", "->", "first", ")", ";", "if", "(", "!", "BasePtrSCEV", "->", "isAffine", "(", ")", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "PIP: Transforming: ", "<STR_LIT>", "<<", "", "BasePtrSCEV", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "assert", "(", "BasePtrSCEV", "->", "getLoop", "(", ")", "==", "L", "&&", "<STR_LIT>", "AddRec for the wrong loop?", "<STR_LIT>", ")", ";", "Instruction", "", "MemI", "=", "Buckets", "[", "i", "]", ".", "begin", "(", ")", "->", "second", ";", "Value", "", "BasePtr", "=", "GetPointerOperand", "(", "MemI", ")", ";", "assert", "(", "BasePtr", "&&", "<STR_LIT>", "No pointer operand", "<STR_LIT>", ")", ";", "Type", "", "I8Ty", "=", "Type", "::", "getInt8Ty", "(", "MemI", "->", "getParent", "(", ")", "->", "getContext", "(", ")", ")", ";", "Type", "", "I8PtrTy", "=", "Type", "::", "getInt8PtrTy", "(", "MemI", "->", "getParent", "(", ")", "->", "getContext", "(", ")", ",", "BasePtr", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ")", ";", "const", "SCEV", "", "BasePtrStartSCEV", "=", "BasePtrSCEV", "->", "getStart", "(", ")", ";", "if", "(", "!", "SE", "->", "isLoopInvariant", "(", "BasePtrStartSCEV", ",", "L", ")", ")", "continue", ";", "const", "SCEVConstant", "", "BasePtrIncSCEV", "=", "dyn_cast", "<", "SCEVConstant", ">", "(", "BasePtrSCEV", "->", "getStepRecurrence", "(", "", "SE", ")", ")", ";", "if", "(", "!", "BasePtrIncSCEV", ")", "continue", ";", "BasePtrStartSCEV", "=", "SE", "->", "getMinusSCEV", "(", "BasePtrStartSCEV", ",", "BasePtrIncSCEV", ")", ";", "if", "(", "!", "isSafeToExpand", "(", "BasePtrStartSCEV", ",", "", "SE", ")", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "PIP: New start is: ", "<STR_LIT>", "<<", "", "BasePtrStartSCEV", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "PHINode", "", "NewPHI", "=", "PHINode", "::", "Create", "(", "I8PtrTy", ",", "HeaderLoopPredCount", ",", "MemI", "->", "hasName", "(", ")", "?", "MemI", "->", "getName", "(", ")", "+", "<STR_LIT>", ".phi", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ",", "Header", "->", "getFirstNonPHI", "(", ")", ")", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	614,469	[ "let", "ParserMatchClass", "=", "Imm1_64Operand", ";" ]	[ "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
GCC	s390	CPP	program_repair	MPU	614,470	[ "<FIXS>", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "STACK_POINTER_OFFSET", ")", ")", ";", "<FIXE>" ]	[ "insn", "=", "emit_insn", "(", "insn", ")", ";", "REG_NOTES", "(", "insn", ")", "=", "cfa_restores", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_DEF_CFA", ",", "<BUGS>", "plus_constant", "(", "stack_pointer_rtx", ",", "STACK_POINTER_OFFSET", ")", ")", ";", "<BUGE>", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}" ]
GCC	arm	CPP	stmt_completion	CPU	614,471	[ "a", ",", "_", "_", "b", ")", ";" ]	[ "_", "_", "arm_vabdq_u16", "(", "uint16x8_t", "_", "_", "a", ",", "uint16x8_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_mve_vabdq_uv8hi", "(", "_", "_" ]
LLVM	Hexagon	TD	stmt_completion	DSP	614,472	[ "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits" ]
LLVM	TPC	CPP	code_generation	Virtual ISA	614,473	[ "void", "TPCInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DestReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "const", "TargetRegisterInfo", "&", "TRI", "=", "getRegisterInfo", "(", ")", ";", "const", "auto", "CopyRegWithDataType", "=", "[", "&", "]", "(", "unsigned", "Opc", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addImm", "(", "TPCII", "::", "OpType", "::", "FP32", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", ";", "const", "auto", "CopySubRegWithDataType", "=", "[", "&", "]", "(", "unsigned", "Opc", ",", "unsigned", "SubReg", ")", "{", "unsigned", "SrcSubReg", "=", "TRI", ".", "getSubReg", "(", "SrcReg", ",", "SubReg", ")", ";", "unsigned", "DestSubReg", "=", "TRI", ".", "getSubReg", "(", "DestReg", ",", "SubReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestSubReg", ")", ".", "addReg", "(", "SrcSubReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addImm", "(", "TPCII", "::", "OpType", "::", "FP32", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", ";", "const", "auto", "CopyReg", "=", "[", "&", "]", "(", "unsigned", "Opc", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", ";", "const", "auto", "CopySubReg", "=", "[", "&", "]", "(", "unsigned", "Opc", ",", "unsigned", "SubReg", ")", "{", "unsigned", "SrcSubReg", "=", "TRI", ".", "getSubReg", "(", "SrcReg", ",", "SubReg", ")", ";", "unsigned", "DestSubReg", "=", "TRI", ".", "getSubReg", "(", "DestReg", ",", "SubReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestSubReg", ")", ".", "addReg", "(", "SrcSubReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", ";", "bool", "DstVRF", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "bool", "DstSRF", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "bool", "DstIRF", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "bool", "DstVPRF", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "bool", "DstSPRF", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "bool", "DstZRF", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "bool", "DstARF", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "bool", "DstDRF", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "bool", "DstADRF", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "bool", "DstHSRF", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "bool", "SrcVRF", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ";", "bool", "SrcSRF", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ";", "bool", "SrcIRF", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ";", "bool", "SrcVPRF", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ";", "bool", "SrcSPRF", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ";", "bool", "SrcZRF", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ";", "bool", "SrcARF", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ";", "bool", "SrcDRF", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ";", "bool", "SrcADRF", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ";", "if", "(", "SrcSRF", "&&", "DstSRF", ")", "{", "CopyRegWithDataType", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "SrcZRF", "&&", "DstZRF", ")", "{", "CopySubRegWithDataType", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "CopySubRegWithDataType", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "SrcIRF", "&&", "DstIRF", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", ";", "}", "if", "(", "SrcSPRF", "&&", "DstSPRF", ")", "{", "CopyReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "SrcVPRF", "&&", "DstVPRF", ")", "{", "CopyReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "SrcVRF", "&&", "DstVRF", ")", "{", "CopyReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "SrcARF", "&&", "DstARF", ")", "{", "CopySubReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "CopySubReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "CopySubReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "CopySubReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "SrcDRF", "&&", "DstDRF", ")", "{", "CopySubReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "CopySubReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "SrcSRF", "&&", "DstVRF", ")", "{", "CopyRegWithDataType", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "}", "RegScavenger", "RS", ";", "RS", ".", "enterBasicBlock", "(", "MBB", ")", ";", "RS", ".", "forward", "(", "I", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "assert", "(", "false", "&&", "<STR_LIT>", "Incorrect register combination in COPY", "<STR_LIT>", ")", ";", "report_fatal_error", "(", "<STR_LIT>", "Cannot copy phys reg", "<STR_LIT>", ")", ";", "}" ]	[ "}", "Branch", "Analysis", "&", "Modification" ]
LLVM	ARM	CPP	stmt_completion	CPU	614,474	[ "true", ";" ]	[ "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "WhichResult", "=", "(", "M", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "i", "+=", "<NUM_LIT>", ")", "{", "if", "(", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "i", "+", "WhichResult", "\|\|", "(", "unsigned", ")", "M", "[", "i", "+", "<NUM_LIT>", "]", "!=", "i", "+", "NumElts", "+", "WhichResult", ")", "return", "false", ";", "}", "return" ]
GCC	i386	MD	next_suggestion	CPU	614,475	[ "<STR_LIT>" ]	[ "[", "(", "match_operand", ":", "V16SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V16SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V16SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VPDPWSSD", ")", ")", "]" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	614,476	[ "}" ]	[ "assert", "(", "InstMaskEnd", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "Mask cannot end out of range", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "V", ",", "getI32Imm", "(", "RLAmt", ",", "dl", ")", ",", "getI32Imm", "(", "InstMaskStart", "-", "<NUM_LIT>", ",", "dl", ")", ",", "getI32Imm", "(", "InstMaskEnd", "-", "<NUM_LIT>", ",", "dl", ")", "}", ";", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "PPC", "::", "RLWIMI8", ",", "dl", ",", "MVT", "::", "i64", ",", "Ops", ")", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "InstMaskEnd", "==", "<NUM_LIT>", "-", "RLAmt", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "V", ",", "getI32Imm", "(", "RLAmt", ",", "dl", ")", ",", "getI32Imm", "(", "InstMaskStart", ",", "dl", ")", "}", ";", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "PPC", "::", "RLDIMI", ",", "dl", ",", "MVT", "::", "i64", ",", "Ops", ")", ",", "<NUM_LIT>", ")", ";" ]
GCC	nds32	CPP	next_suggestion	CPU	614,477	[ "if", "(", "speed", ")", "return", "rtx_cost_model", ".", "speed_prefer", "(", "x", ",", "code", ",", "outer_code", ",", "opno", ",", "total", ")", ";" ]	[ "bool", "nds32_rtx_costs_impl", "(", "rtx", "x", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "outer_code", ",", "int", "opno", ",", "int", "*", "total", ",", "bool", "speed", ")", "{", "int", "code", "=", "GET_CODE", "(", "x", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	614,478	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";", "let", "isCompare", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	614,479	[ ")", ".", "getImm", "(", ")", ";" ]	[ "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "\|\|", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "Reg", ")", "return", "false", ";", "ImmVal", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>" ]
LLVM	AArch64	TD	stmt_completion	CPU	614,480	[ ",", "(", "instrs", "LDRSpost", ")", ">", ";" ]	[ "def", ":", "InstRW", "<", "[", "A64FXWrite_LDR01", ",", "WriteI", "]" ]
GCC	i386	CPP	stmt_completion	CPU	614,481	[ "_", "mmask8", ")", "_", "_", "A", ",", "_", "_", "R", ")", ";" ]	[ "return", "(", "_", "_", "m512d", ")", "_", "_", "builtin_ia32_rndscalepd_mask", "(", "(", "_", "_", "v8df", ")", "_", "_", "B", ",", "_", "_", "imm", ",", "(", "_", "_", "v8df", ")", "_", "mm512_setzero_pd", "(", ")", ",", "(", "_" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	614,482	[ "}" ]	[ "let", "Name", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	614,483	[ "::", "G_SELECT", ":" ]	[ "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_STORE", ":", "case", "TargetOpcode", "::", "G_PHI", ":", "case", "TargetOpcode" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	614,484	[ "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_SET_INACTIVE_B32", "\|\|", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_SET_INACTIVE_B64", ")", "RegsAssigned", "\|=", "processDef", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]	[ "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "LIS", "=", "&", "getAnalysis", "<", "LiveIntervals", ">", "(", ")", ";", "Matrix", "=", "&", "getAnalysis", "<", "LiveRegMatrix", ">", "(", ")", ";", "VRM", "=", "&", "getAnalysis", "<", "VirtRegMap", ">", "(", ")", ";", "RegClassInfo", ".", "runOnMachineFunction", "(", "MF", ")", ";", "bool", "RegsAssigned", "=", "false", ";", "ReversePostOrderTraversal", "<", "MachineFunction", "", ">", "RPOT", "(", "&", "MF", ")", ";", "for", "(", "MachineBasicBlock", "", "MBB", ":", "RPOT", ")", "{", "bool", "InWWM", "=", "false", ";", "for", "(", "MachineInstr", "&", "MI", ":", "*", "MBB", ")", "{" ]
GCC	mt	CPP	program_repair	CPU	614,485	[ "<FIXS>", "dbr_schedule", "(", "get_insns", "(", ")", ")", ";", "<FIXE>" ]	[ "mt_reorg_loops", "(", "dump_file", ")", ";", "if", "(", "mt_flag_delayed_branch", ")", "<BUGS>", "dbr_schedule", "(", "get_insns", "(", ")", ",", "dump_file", ")", ";", "<BUGE>", "if", "(", "TARGET_MS2", ")", "{" ]
GCC	alpha	MD	stmt_completion	MPU	614,486	[ ")", ")" ]	[ "[", "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	614,487	[ "}" ]	[ "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "AMDGPU", "::", "getNamedOperandIdx", "(", "Inst", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "data1", ")", ",", "CurrScore", ")", ";", "}", "}", "else", "if", "(", "AMDGPU", "::", "getAtomicNoRetOp", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "-", "<NUM_LIT>", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "DS_GWS_INIT", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "DS_GWS_SEMA_V", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "DS_GWS_SEMA_BR", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "DS_GWS_SEMA_P", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "DS_GWS_BARRIER", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "DS_APPEND", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "DS_CONSUME", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "DS_ORDERED_COUNT", ")", "{", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "Inst", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MachineOperand", "&", "Op", "=", "Inst", ".", "getOperand", "(", "I", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "!", "Op", ".", "isDef", "(", ")", "&&", "TRI", "->", "isVGPR", "(", "MRIA", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "I", ",", "CurrScore", ")", ";", "}", "}", "}", "}", "else", "if", "(", "TII", "->", "isFLAT", "(", "Inst", ")", ")", "{", "if", "(", "Inst", ".", "mayStore", "(", ")", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "AMDGPU", "::", "getNamedOperandIdx", "(", "Inst", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "data", ")", ",", "CurrScore", ")", ";", "}", "else", "if", "(", "AMDGPU", "::", "getAtomicNoRetOp", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "-", "<NUM_LIT>", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "AMDGPU", "::", "getNamedOperandIdx", "(", "Inst", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "data", ")", ",", "CurrScore", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isMIMG", "(", "Inst", ")", ")", "{", "if", "(", "Inst", ".", "mayStore", "(", ")", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "<NUM_LIT>", ",", "CurrScore", ")", ";", "}", "else", "if", "(", "AMDGPU", "::", "getAtomicNoRetOp", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "-", "<NUM_LIT>", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "AMDGPU", "::", "getNamedOperandIdx", "(", "Inst", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "data", ")", ",", "CurrScore", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isMTBUF", "(", "Inst", ")", ")", "{", "if", "(", "Inst", ".", "mayStore", "(", ")", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "<NUM_LIT>", ",", "CurrScore", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isMUBUF", "(", "Inst", ")", ")", "{", "if", "(", "Inst", ".", "mayStore", "(", ")", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "<NUM_LIT>", ",", "CurrScore", ")", ";", "}", "else", "if", "(", "AMDGPU", "::", "getAtomicNoRetOp", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "-", "<NUM_LIT>", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "AMDGPU", "::", "getNamedOperandIdx", "(", "Inst", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "data", ")", ",", "CurrScore", ")", ";", "}", "}", "else", "{", "if", "(", "TII", "->", "isEXP", "(", "Inst", ")", ")", "{", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "Inst", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineOperand", "&", "DefMO", "=", "Inst", ".", "getOperand", "(", "I", ")", ";", "if", "(", "DefMO", ".", "isReg", "(", ")", "&&", "DefMO", ".", "isDef", "(", ")", "&&", "TRI", "->", "isVGPR", "(", "MRIA", ",", "DefMO", ".", "getReg", "(", ")", ")", ")", "{", "setRegScore", "(", "TRI", "->", "getEncodingValue", "(", "DefMO", ".", "getReg", "(", ")", ")", ",", "EXP_CNT", ",", "CurrScore", ")", ";", "}", "}", "}", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "Inst", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineOperand", "&", "MO", "=", "Inst", ".", "getOperand", "(", "I", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "!", "MO", ".", "isDef", "(", ")", "&&", "TRI", "->", "isVGPR", "(", "MRIA", ",", "MO", ".", "getReg", "(", ")", ")", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "I", ",", "CurrScore", ")", ";", "}", "}" ]
GCC	pdp11	CPP	next_suggestion	MPU	614,488	[ "}" ]	[ "else", "if", "(", "regno", ">", "AC3_REGNUM", ")", "return", "NO_LOAD_FPU_REGS", ";", "else", "if", "(", "regno", ">=", "AC0_REGNUM", ")", "return", "LOAD_FPU_REGS", ";", "else", "if", "(", "regno", "==", "<NUM_LIT>", ")", "return", "NOTR0_REG", ";", "else", "if", "(", "regno", "<", "<NUM_LIT>", ")", "return", "NOTSP_REG", ";", "else", "return", "GENERAL_REGS", ";" ]
GCC	rs6000	CPP	program_repair	CPU	614,489	[ "<FIXS>", "if", "(", "restoring_GPRs_inline", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<NUM_LIT>", "-", "info", "->", "first_gp_reg_save", ";", "i", "++", ")", "if", "(", "rs6000_reg_live_or_pic_offset_p", "(", "info", "->", "first_gp_reg_save", "+", "i", ")", ")", "{", "rtx", "offset", ",", "addr", ",", "mem", ";", "<FIXE>", "<FIXS>", "gcc_assert", "(", "SPE_CONST_OFFSET_OK", "(", "spe_offset", "+", "reg_size", "", "i", ")", ")", ";", "<FIXE>", "<FIXS>", "offset", "=", "GEN_INT", "(", "spe_offset", "+", "reg_size", "", "i", ")", ";", "addr", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "frame_reg_rtx", ",", "offset", ")", ";", "mem", "=", "gen_rtx_MEM", "(", "V2SImode", ",", "addr", ")", ";", "<FIXE>", "<FIXS>", "emit_move_insn", "(", "gen_rtx_REG", "(", "reg_mode", ",", "info", "->", "first_gp_reg_save", "+", "i", ")", ",", "mem", ")", ";", "}", "}", "else", "{", "rtx", "par", ";", "par", "=", "rs6000_make_savres_rtx", "(", "info", ",", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "reg_mode", ",", "false", ",", "true", ",", "true", ")", ";", "emit_jump_insn", "(", "par", ")", ";", "return", ";", "}", "<FIXE>", "<FIXS>", "else", "if", "(", "!", "restoring_GPRs_inline", ")", "{", "bool", "can_use_exit", "=", "info", "->", "first_fp_reg_save", "==", "<NUM_LIT>", ";", "rtx", "par", ";", "if", "(", "can_use_exit", ")", "rs6000_emit_stack_reset", "(", "info", ",", "sp_reg_rtx", ",", "frame_reg_rtx", ",", "sp_offset", ",", "can_use_exit", ")", ";", "elseemit_insn", "(", "gen_addsi3", "(", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ",", "sp_reg_rtx", ",", "GEN_INT", "(", "sp_offset", "-", "info", "->", "fp_size", ")", ")", ")", ";", "par", "=", "rs6000_make_savres_rtx", "(", "info", ",", "frame_reg_rtx", ",", "info", "->", "gp_save_offset", ",", "reg_mode", ",", "false", ",", "true", ",", "can_use_exit", ")", ";", "if", "(", "can_use_exit", ")", "{", "if", "(", "info", "->", "cr_save_p", ")", "rs6000_restore_saved_cr", "(", "gen_rtx_REG", "(", "SImode", ",", "<NUM_LIT>", ")", ",", "using_mtcr_multiple", ")", ";", "emit_jump_insn", "(", "par", ")", ";", "return", ";", "}", "elseemit_insn", "(", "par", ")", ";", "}", "else", "if", "(", "using_load_multiple", ")", "{", "rtvec", "p", ";", "p", "=", "rtvec_alloc", "(", "<NUM_LIT>", "-", "info", "->", "first_gp_reg_save", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<NUM_LIT>", "-", "info", "->", "first_gp_reg_save", ";", "i", "++", ")", "<FIXE>" ]	[ "spe_offset", "=", "<NUM_LIT>", ";", "}", "<BUGS>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<NUM_LIT>", "-", "info", "->", "first_gp_reg_save", ";", "i", "++", ")", "if", "(", "rs6000_reg_live_or_pic_offset_p", "(", "info", "->", "first_gp_reg_save", "+", "i", ")", ")", "{", "rtx", "offset", ",", "addr", ",", "mem", ";", "<BUGE>", "<BUGS>", "gcc_assert", "(", "SPE_CONST_OFFSET_OK", "(", "spe_offset", "+", "reg_size", "", "i", ")", ")", ";", "<BUGE>", "<BUGS>", "offset", "=", "GEN_INT", "(", "spe_offset", "+", "reg_size", "", "i", ")", ";", "addr", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "frame_reg_rtx", ",", "offset", ")", ";", "mem", "=", "gen_rtx_MEM", "(", "V2SImode", ",", "addr", ")", ";", "<BUGE>", "<BUGS>", "emit_move_insn", "(", "gen_rtx_REG", "(", "reg_mode", ",", "info", "->", "first_gp_reg_save", "+", "i", ")", ",", "mem", ")", ";", "}", "<BUGE>", "}", "<BUGS>", "elsefor", "(", "i", "=", "<NUM_LIT>", ";", "i", "<NUM_LIT>", "-", "info", "->", "first_gp_reg_save", ";", "i", "++", ")", "if", "(", "rs6000_reg_live_or_pic_offset_p", "(", "info", "->", "first_gp_reg_save", "+", "i", ")", ")", "<BUGE>", "{", "rtx", "addr", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "frame_reg_rtx", ",", "GEN_INT", "(", "info", "->", "gp_save_offset" ]
LLVM	X86	CPP	stmt_completion	CPU	614,490	[ "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported operand mapping yet.", "<STR_LIT>", ")", ";" ]	[ "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "X86RegisterBankInfo", "::", "getSameOperandsMapping", "(", "const", "MachineInstr", "&", "MI", ",", "bool", "isFP", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "NumOperands", "=", "MI", ".", "getNumOperands", "(", ")", ";", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "NumOperands", "!=", "<NUM_LIT>", "\|\|", "(", "Ty", "!=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "\|\|", "(", "Ty", "!=", "MRI", ".", "getType" ]
GCC	aarch64	CPP	next_suggestion	CPU	614,491	[ "}" ]	[ "vmlsl_high_n_s32", "(", "int64x2_t", "a", ",", "int32x4_t", "b", ",", "int32_t", "c", ")", "{", "int64x2_t", "result", ";", "_", "_", "asm__", "(", "<STR_LIT>", "smlsl2 %0.2d, %2.4s, %3.s[0]", "<STR_LIT>", ":", "<STR_LIT>", "=w", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "w", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "w", "<STR_LIT>", "(", "c", ")", ":", ")", ";", "return", "result", ";" ]
GCC	c4x	MD	next_suggestion	DSP	614,492	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "clobber", "(", "match_scratch", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	mmix	CPP	stmt_completion	CPU	614,493	[ ")", ";" ]	[ "return", "ggc_cleared_alloc", "<", "machine_function", ">", "(" ]
LLVM	ARCompact	CPP	next_suggestion	MPU	614,494	[ "<STR_LIT>", "::", "<STR_LIT>", "OldBranchCode", "=", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";" ]	[ "continue", ";", "}", "assert", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "<STR_LIT>", "Invalid branch", "<STR_LIT>", ")", ";", "<STR_LIT>", "::", "<STR_LIT>", "BranchCode", "=", "static_cast", "<", "<STR_LIT>", "::", "<STR_LIT>", ">", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "BranchCode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "return", "true", ";", "}", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "FBB", "=", "TBB", ";", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "BranchCode", ")", ")", ";", "continue", ";", "}", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "assert", "(", "TBB", ")", ";", "if", "(", "TBB", "!=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", "{", "return", "true", ";", "}" ]
GCC	rs6000	MD	stmt_completion	CPU	614,495	[ ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	loongarch	CPP	program_repair	CPU	614,496	[ "<FIXS>", "if", "(", "!", "ISA_HAS_LASX", "&&", "!", "ISA_HAS_LSX", ")", "<FIXE>" ]	[ "loongarch_expand_vec_perm_even_odd", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "i", ",", "odd", ",", "nelt", "=", "d", "->", "nelt", ";", "<BUGS>", "if", "(", "!", "ISA_HAS_LASX", ")", "<BUGE>", "return", "false", ";", "odd", "=", "d", "->", "perm", "[", "<NUM_LIT>", "]", ";" ]
LLVM	Lanai	CPP	stmt_completion	CPU	614,497	[ ")", "const", "override", "{" ]	[ "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", ",", "uint64_t", ",", "const", "MCRelaxableFragment", "*", ",", "const", "MCAsmLayout", "&" ]
GCC	i386	MD	program_repair	CPU	614,498	[ "<FIXS>", "(", "and", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")", ")", "<FIXE>" ]	[ "return", "ANY_QI_REG_P", "(", "op", ")", "}", ")", "(", "define_predicate", "<STR_LIT>", "<BUGS>", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "{", "return", "CONSTANT_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "}", ")", "<BUGE>", "(", "define_special_predicate", "<STR_LIT>" ]
LLVM	X86	TD	stmt_completion	CPU	614,499	[ "<NUM_LIT>", ",", "<STR_LIT>", ">", ";" ]	[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "VCVTTSD2SIrr", "GR32", ":", "$", "dst", ",", "FR64", ":", "$", "src", ")", "," ]

LLVM

Hexagon

CPP

program_repair

DSP

614,400

[ "<FIXS>", "BitSimplification", "(", "BitTracker", "&", "bt", ",", "const", "MachineDominatorTree", "&", "mdt", ",", "const", "HexagonInstrInfo", "&", "hii", ",", "const", "HexagonRegisterInfo", "&", "hri", ",", "MachineRegisterInfo", "&", "mri", ",", "MachineFunction", "&", "mf", ")", ":", "Transformation", "(", "true", ")", ",", "MDT", "(", "mdt", ")", ",", "HII", "(", "hii", ")", ",", "HRI", "(", "hri", ")", ",", "MRI", "(", "mri", ")", ",", "MF", "(", "mf", ")", ",", "BT", "(", "bt", ")", "{", "}", "<FIXE>" ]

[ "class", "BitSimplification", ":", "public", "Transformation", "{", "public", ":", "<BUGS>", "BitSimplification", "(", "BitTracker", "&", "bt", ",", "const", "HexagonInstrInfo", "&", "hii", ",", "const", "HexagonRegisterInfo", "&", "hri", ",", "MachineRegisterInfo", "&", "mri", ",", "MachineFunction", "&", "mf", ")", ":", "Transformation", "(", "true", ")", ",", "HII", "(", "hii", ")", ",", "HRI", "(", "hri", ")", ",", "MRI", "(", "mri", ")", ",", "MF", "(", "mf", ")", ",", "BT", "(", "bt", ")", "{", "}", "<BUGE>", "bool", "processBlock", "(", "MachineBasicBlock", "&", "B", ",", "const", "RegisterSet", "&", "AVs", ")", "override", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

614,401

[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

614,402

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Zt", ";", "bits", "<", "<NUM_LIT>", ">", "imm4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "msz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm4", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

614,403

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";", "let", "isCompare", "=" ]

LLVM

AArch64

TD

stmt_completion

CPU

614,404

[ "(", "v4f32", "V128", ":", "$", "Rd", ")", ",", "(", "v4f32", "V128", ":", "$", "Rn", ")", ",", "(", "v4f32", "V128", ":", "$", "Rm", ")", ")", ")", "]", ">", ";" ]

[ "def", "v4f32", ":", "BaseSIMDThreeSameVectorTied", "<", "<NUM_LIT>", ",", "U", ",", "{", "S", ",", "<NUM_LIT>", "}", ",", "{", "<NUM_LIT>", ",", "opc", "}", ",", "V128", ",", "asm", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v4f32", "V128", ":", "$", "dst", ")", ",", "(", "OpNode" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

614,405

[ "AU", ")", ";" ]

[ "AU", ".", "addRequired", "<", "MachineDominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(" ]

GCC

powerpcspe

CPP

stmt_completion

CPU

614,406

[ ";" ]

[ "SYMBOL_REF_FLAGS", "(", "rs6000_got_symbol", ")", "|=", "SYMBOL_FLAG_LOCAL", ";", "SYMBOL_REF_FLAGS", "(", "rs6000_got_symbol", ")", "|=", "SYMBOL_FLAG_EXTERNAL" ]

GCC

i386

MD

program_repair

CPU

614,407

[ "<FIXS>", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<FIXE>" ]

[ "[", "(", "set", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "smaxmin", ":", "V8HI", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "match_operand", ":", "V8HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

LLVM

Mips

CPP

next_suggestion

CPU

614,408

[ "}" ]

[ "bool", "MipsMulMulBugFix", "::", "fixMulMulBB", "(", "MachineBasicBlock", "&", "MBB", ",", "const", "MipsInstrInfo", "&", "MipsII", ")", "{", "bool", "Modified", "=", "false", ";", "MachineBasicBlock", "::", "instr_iterator", "NextMII", ";", "for", "(", "MachineBasicBlock", "::", "instr_iterator", "MII", "=", "MBB", ".", "instr_begin", "(", ")", ",", "E", "=", "MBB", ".", "instr_end", "(", ")", ";", "MII", "!=", "E", ";", "MII", "=", "NextMII", ")", "{", "NextMII", "=", "next_nodbg", "(", "MII", ",", "E", ")", ";", "if", "(", "NextMII", "!=", "E", "&&", "isFirstMul", "(", "*", "MII", ")", "&&", "isSecondMulOrBranch", "(", "*", "NextMII", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Found mulmul!\\n", "<STR_LIT>", ")", ";", "const", "MCInstrDesc", "&", "NewMCID", "=", "MipsII", ".", "get", "(", "Mips", "::", "NOP", ")", ";", "BuildMI", "(", "MBB", ",", "NextMII", ",", "DebugLoc", "(", ")", ",", "NewMCID", ")", ";", "Modified", "=", "true", ";" ]

LLVM

VE

CPP

next_suggestion

CPU

614,409

[ "}" ]

[ "bool", "isLegalMaskedScatter", "(", "Type", "*", "DataType", ",", "MaybeAlign", "Alignment", ")", "{", "return", "isVectorLaneType", "(", "*", "getLaneType", "(", "DataType", ")", ")", ";" ]

GCC

tilepro

MD

stmt_completion

VLIW

614,410

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "eq_attr" ]

GCC

i386

CPP

next_suggestion

CPU

614,411

[ "if", "(", "REG_P", "(", "shift_count", ")", ")", "{" ]

[ "switch", "(", "GET_CODE", "(", "use_body", ")", ")", "{", "case", "SET", ":", "shift_rtx", "=", "XEXP", "(", "use_body", ",", "<NUM_LIT>", ")", ";", "break", ";", "case", "PARALLEL", ":", "for", "(", "i", "=", "XVECLEN", "(", "use_body", ",", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "i", ">=", "<NUM_LIT>", ";", "i", "--", ")", "if", "(", "ix86_dep_by_shift_count_body", "(", "set_body", ",", "XVECEXP", "(", "use_body", ",", "<NUM_LIT>", ",", "i", ")", ")", ")", "return", "true", ";", "default", ":", "return", "false", ";", "break", ";", "}", "if", "(", "shift_rtx", "&&", "(", "GET_CODE", "(", "shift_rtx", ")", "==", "ASHIFT", "||", "GET_CODE", "(", "shift_rtx", ")", "==", "LSHIFTRT", "||", "GET_CODE", "(", "shift_rtx", ")", "==", "ASHIFTRT", "||", "GET_CODE", "(", "shift_rtx", ")", "==", "ROTATE", "||", "GET_CODE", "(", "shift_rtx", ")", "==", "ROTATERT", ")", ")", "{", "rtx", "shift_count", "=", "XEXP", "(", "shift_rtx", ",", "<NUM_LIT>", ")", ";" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

614,412

[ "let", "PredicateMethod", "=", "<STR_LIT>", ";" ]

[ "let", "Name", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]

GCC

powerpcspe

MD

next_suggestion

CPU

614,413

[ "int", "r", "=", "REGNO", "(", "op0", ")" ]

[ "{", "rtx", "op0", "=", "operands", "[", "<NUM_LIT>", "]", "rtx", "op1", "=", "operands", "[", "<NUM_LIT>", "]" ]

LLVM

ARM

TD

next_suggestion

CPU

614,414

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "rsi", ":", "AsI1", "<", "opcod", ",", "(", "outs", "GPR", ":", "$", "Rd", ")", ",", "(", "ins", "GPR", ":", "$", "Rn", ",", "so_reg_imm", ":", "$", "shift", ")", ",", "DPSoRegImmFrm", ",", "iis", ",", "opc", ",", "<STR_LIT>", ",", "[", "(", "set", "GPR", ":", "$", "Rd", ",", "(", "opnode", "GPR", ":", "$", "Rn", ",", "so_reg_imm", ":", "$", "shift", ")", ")", "]", ">", ",", "Sched", "<", "[", "WriteALUsi", ",", "ReadALU", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "shift", ";" ]

GCC

aarch64

MD

next_suggestion

CPU

614,415

[ "(", "and", "(", "match_code", "<STR_LIT>", ")" ]

[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>" ]

LLVM

Alpha

TD

stmt_completion

MPU

614,416

[ ",", "[", "]", ">", ";" ]

[ "def", "Alpha_cvttq", ":", "SDNode", "<", "<STR_LIT>", ",", "SDTFPUnaryOp" ]

LLVM

AArch64

TD

stmt_completion

CPU

614,417

[ ">", ",", "GIComplexPatternEquiv", "<", "arith_shifted_reg64", ">", ";" ]

[ "def", "gi_arith_shifted_reg64", ":", "GIComplexOperandMatcher", "<", "s64", ",", "<STR_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

614,418

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

614,419

[ "<NUM_LIT>", ">", "ULTOp1", ";" ]

[ "BuildVectorSDNode", "*", "BV", "=", "dyn_cast", "<", "BuildVectorSDNode", ">", "(", "Op1", ".", "getNode", "(", ")", ")", ";", "if", "(", "!", "BV", ")", "return", "SDValue", "(", ")", ";", "MVT", "VT", "=", "Op1", ".", "getSimpleValueType", "(", ")", ";", "MVT", "EVT", "=", "VT", ".", "getVectorElementType", "(", ")", ";", "unsigned", "n", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "SmallVector", "<", "SDValue", "," ]

LLVM

Hexagon

TD

next_suggestion

DSP

614,420

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

614,421

[ "<STR_LIT>", ",", "SDT_AArch64vshift", ">", ";" ]

[ "def", "AArch64vlshr", ":", "SDNode", "<" ]

LLVM

GBZ80

CPP

next_suggestion

MPU

614,422

[ "}" ]

[ "LC", "=", "IsSigned", "?", "RTLIB", "::", "SDIVREM_I16", ":", "RTLIB", "::", "UDIVREM_I16", ";", "break", ";", "case", "MVT", "::", "i32", ":", "LC", "=", "IsSigned", "?", "RTLIB", "::", "SDIVREM_I32", ":", "RTLIB", "::", "UDIVREM_I32", ";", "break", ";", "case", "MVT", "::", "i64", ":", "LC", "=", "IsSigned", "?", "RTLIB", "::", "SDIVREM_I64", ":", "RTLIB", "::", "UDIVREM_I64", ";", "break", ";", "}", "SDValue", "InChain", "=", "DAG", ".", "getEntryNode", "(", ")", ";", "TargetLowering", "::", "ArgListTy", "Args", ";", "TargetLowering", "::", "ArgListEntry", "Entry", ";", "for", "(", "SDValue", "const", "&", "Value", ":", "Op", "->", "op_values", "(", ")", ")", "{", "Entry", ".", "Node", "=", "Value", ";", "Entry", ".", "Ty", "=", "Value", ".", "getValueType", "(", ")", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "IsSExt", "=", "IsSigned", ";", "Entry", ".", "IsZExt", "=", "!", "IsSigned", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "}", "SDValue", "Callee", "=", "DAG", ".", "getExternalSymbol", "(", "getLibcallName", "(", "LC", ")", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";", "Type", "*", "RetTy", "=", "(", "Type", "*", ")", "StructType", "::", "get", "(", "Ty", ",", "Ty", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "DAG", ")", ";", "CLI", ".", "setDebugLoc", "(", "dl", ")", ".", "setChain", "(", "InChain", ")", ".", "setLibCallee", "(", "getLibcallCallingConv", "(", "LC", ")", ",", "RetTy", ",", "Callee", ",", "std", "::", "move", "(", "Args", ")", ")", ".", "setInRegister", "(", ")", ".", "setSExtResult", "(", "IsSigned", ")", ".", "setZExtResult", "(", "!", "IsSigned", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallInfo", "=", "LowerCallTo", "(", "CLI", ")", ";", "return", "CallInfo", ".", "first", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

614,423

[ "}" ]

[ "bool", "Imm2Success", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Imm2", ",", "<NUM_LIT>", ",", "Encoding2", ")", ";", "if", "(", "Imm1Success", "&&", "Imm2Success", ")", "{", "Insn", ".", "push_back", "(", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "Encoding1", "}", ")", ";", "Insn", ".", "push_back", "(", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<NUM_LIT>", ",", "Encoding2", "}", ")", ";", "return", "true", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

614,424

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

GCC

m68k

MD

next_suggestion

MPU

614,425

[ "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

AArch64

TD

stmt_completion

CPU

614,426

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

GCC

m68k

MD

program_repair

MPU

614,427

[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<FIXE>", "<FIXS>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<BUGE>", "<STR_LIT>", "<BUGS>", "{", "if", "(", "operands", "[", "<NUM_LIT>", "]", "=", "=", "const0_rtx", ")", "return", "<STR_LIT>", "if", "(", "valid_mov3q_const", "(", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", "return", "<STR_LIT>", "return", "<STR_LIT>", "}", ")", "<BUGE>" ]

LLVM

ARM

CPP

next_suggestion

CPU

614,428

[ "assert", "(", "True", ".", "getValueType", "(", ")", "==", "VT", ")", ";" ]

[ "std", "::", "tie", "(", "Value", ",", "OverflowCmp", ")", "=", "getARMXALUOOp", "(", "Cond", ",", "DAG", ",", "ARMcc", ")", ";", "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "ARM", "::", "CPSR", ",", "MVT", "::", "i32", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "return", "getCMOV", "(", "SDLoc", "(", "Op", ")", ",", "VT", ",", "SelectTrue", ",", "SelectFalse", ",", "ARMcc", ",", "CCR", ",", "OverflowCmp", ",", "DAG", ")", ";", "}", "if", "(", "Cond", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "Cond", ".", "hasOneUse", "(", ")", ")", "{", "const", "ConstantSDNode", "*", "CMOVTrue", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "const", "ConstantSDNode", "*", "CMOVFalse", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "CMOVTrue", "&&", "CMOVFalse", ")", "{", "unsigned", "CMOVTrueVal", "=", "CMOVTrue", "->", "getZExtValue", "(", ")", ";", "unsigned", "CMOVFalseVal", "=", "CMOVFalse", "->", "getZExtValue", "(", ")", ";", "SDValue", "True", ";", "SDValue", "False", ";", "if", "(", "CMOVTrueVal", "==", "<NUM_LIT>", "&&", "CMOVFalseVal", "==", "<NUM_LIT>", ")", "{", "True", "=", "SelectTrue", ";", "False", "=", "SelectFalse", ";", "}", "else", "if", "(", "CMOVTrueVal", "==", "<NUM_LIT>", "&&", "CMOVFalseVal", "==", "<NUM_LIT>", ")", "{", "True", "=", "SelectFalse", ";", "False", "=", "SelectTrue", ";", "}", "if", "(", "True", ".", "getNode", "(", ")", "&&", "False", ".", "getNode", "(", ")", ")", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "SDValue", "ARMcc", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "CCR", "=", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Cmp", "=", "duplicateCmp", "(", "Cond", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ")", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

614,429

[ ")", ")" ]

[ "<STR_LIT>", "{", "if", "(", "!", "TARGET_SCHED_PROLOG", ")", "emit_insn", "(", "gen_blockage", "(" ]

LLVM

Hexagon

TD

stmt_completion

DSP

614,430

[ "=", "<NUM_LIT>", ";" ]

[ "def", "A2_combineii", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "s32_0Imm", ":", "$", "Ii", ",", "s8_0Imm", ":", "$", "II", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "Enc_18c338", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isReMaterializable", "=", "<NUM_LIT>", ";", "let", "isAsCheapAsAMove", "=", "<NUM_LIT>", ";", "let", "isMoveImm", "=", "<NUM_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits" ]

LLVM

X86

CPP

next_suggestion

CPU

614,431

[ "switch", "(", "Personality", ")", "{" ]

[ "PersonalityFn", "=", "dyn_cast", "<", "Function", ">", "(", "F", ".", "getPersonalityFn", "(", ")", "->", "stripPointerCasts", "(", ")", ")", ";", "if", "(", "!", "PersonalityFn", ")", "return", "false", ";", "Personality", "=", "classifyEHPersonality", "(", "PersonalityFn", ")", ";", "if", "(", "!", "isMSVCEHPersonality", "(", "Personality", ")", ")", "return", "false", ";", "F", ".", "addFnAttr", "(", "<STR_LIT>", "no-frame-pointer-elim", "<STR_LIT>", ",", "<STR_LIT>", "true", "<STR_LIT>", ")", ";", "emitExceptionRegistrationRecord", "(", "&", "F", ")", ";", "auto", "*", "MMIPtr", "=", "getAnalysisIfAvailable", "<", "MachineModuleInfo", ">", "(", ")", ";", "assert", "(", "MMIPtr", "&&", "<STR_LIT>", "MachineModuleInfo should always be available", "<STR_LIT>", ")", ";", "MachineModuleInfo", "&", "MMI", "=", "*", "MMIPtr", ";" ]

GCC

moxie

CPP

stmt_completion

CPU

614,432

[ "MASK_HAS_MULX", ";" ]

[ "init_machine_status", "=", "moxie_init_machine_status", ";", "target_flags", "|=" ]

LLVM

ARM64

TD

next_suggestion

CPU

614,433

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";" ]

[ "class", "CRmSystemI", "<", "Operand", "crmtype", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ">", ":", "SimpleSystemI", "<", "<NUM_LIT>", ",", "(", "ins", "crmtype", ":", "$", "CRm", ")", ",", "asm", ",", "<STR_LIT>", ">", ",", "Sched", "<", "[", "WriteBarrier", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "CRm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "CRm", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

614,434

[ "hasSubClassEq", "(", "RC", ")", ";" ]

[ "return", "X86", "::", "VK16RegClass", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

614,435

[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

GCC

aarch64

CPP

stmt_completion

CPU

614,436

[ "_", "b", ")", "{" ]

[ "vrshrq_n_s64", "(", "int64x2_t", "_", "_", "a", ",", "const", "int", "_" ]

LLVM

X86

CPP

program_repair

CPU

614,437

[ "<FIXS>", "if", "(", "!", "Subtarget", ".", "useBWIRegs", "(", ")", ")", "{", "<FIXE>" ]

[ "}", "<BUGS>", "if", "(", "!", "Subtarget", ".", "useBWIRegs", "(", ")", ")", "<BUGE>", "setOperationAction", "(", "ISD", "::", "ROTL", ",", "MVT", "::", "v32i16", ",", "Custom", ")", ";", "setOperationAction", "(", "ISD", "::", "ROTL", ",", "MVT", "::", "v64i8", ",", "Custom", ")", ";", "for", "(", "auto", "VT", ":", "{", "MVT", "::", "v64i8", ",", "MVT", "::", "v32i16", "}", ")", "{", "setOperationAction", "(", "ISD", "::", "ABS", ",", "VT", ",", "HasBWI", "?", "Legal", ":", "Custom", ")", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

614,438

[ "MemVal", ",", "AMDGPUAS", "::", "PARAM_D_ADDRESS", ")", "&&", "!", "checkType", "(", "MemVal", ",", "AMDGPUAS", "::", "PARAM_I_ADDRESS", ")", ";" ]

[ "bool", "AMDGPUDAGToDAGISel", "::", "isPrivateLoad", "(", "const", "LoadSDNode", "*", "N", ")", "const", "{", "if", "(", "checkPrivateAddress", "(", "N", "->", "getMemOperand", "(", ")", ")", ")", "{", "if", "(", "isCPLoad", "(", "N", ")", "||", "isConstantLoad", "(", "N", ",", "-", "<NUM_LIT>", ")", ")", "{", "return", "false", ";", "}", "}", "const", "Value", "*", "MemVal", "=", "N", "->", "getMemOperand", "(", ")", "->", "getValue", "(", ")", ";", "return", "!", "checkType", "(", "MemVal", ",", "AMDGPUAS", "::", "LOCAL_ADDRESS", ")", "&&", "!", "checkType", "(", "MemVal", ",", "AMDGPUAS", "::", "GLOBAL_ADDRESS", ")", "&&", "!", "checkType", "(", "MemVal", ",", "AMDGPUAS", "::", "FLAT_ADDRESS", ")", "&&", "!", "checkType", "(", "MemVal", ",", "AMDGPUAS", "::", "REGION_ADDRESS", ")", "&&", "!", "checkType", "(", "MemVal", ",", "AMDGPUAS", "::", "CONSTANT_ADDRESS", ")", "&&", "!", "checkType", "(" ]

LLVM

ARM64

TD

stmt_completion

CPU

614,439

[ "GPR32", ",", "<NUM_LIT>", ">", ";" ]

[ "def", ":", "AddSubRegAlias", "<", "mnemonic", ",", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", ",", "GPR32", ",", "GPR32", "," ]

GCC

i386

CPP

stmt_completion

CPU

614,440

[ ")", "return", "false", ";" ]

[ "if", "(", "ix86_function_regparm", "(", "TREE_TYPE", "(", "function", ")", ",", "function", ")", "<", "<NUM_LIT>", ")", "return", "true", ";", "if", "(", "vcall_offset" ]

LLVM

ARM

CPP

stmt_completion

CPU

614,441

[ "FI", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ")", ";" ]

[ "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "assert", "(", "(", "RC", "==", "&", "ARM", "::", "tGPRRegClass", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "isARMLowRegister", "(", "DestReg", ")", ")", ")", "&&", "<STR_LIT>", "Unknown regclass!", "<STR_LIT>", ")", ";", "if", "(", "RC", "==", "&", "ARM", "::", "tGPRRegClass", "||", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "DestReg", ")", "&&", "isARMLowRegister", "(", "DestReg", ")", ")", ")", "{", "DebugLoc", "DL", ";", "if", "(", "I", "!=", "MBB", ".", "end", "(", ")", ")", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "FI", ")", ",", "MachineMemOperand", "::", "MOLoad", ",", "MFI", ".", "getObjectSize", "(", "FI", ")", ",", "MFI", ".", "getObjectAlignment", "(", "FI", ")", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "ARM", "::", "tLDRspi", ")", ",", "DestReg", ")", ".", "addFrameIndex", "(" ]

GCC

xtensa

CPP

next_suggestion

MPU

614,442

[ "case", "XTENSA_BUILTIN_UMULSIDI3", ":" ]

[ "tree", "fndecl", "=", "TREE_OPERAND", "(", "CALL_EXPR_FN", "(", "exp", ")", ",", "<NUM_LIT>", ")", ";", "unsigned", "int", "fcode", "=", "DECL_MD_FUNCTION_CODE", "(", "fndecl", ")", ";", "switch", "(", "fcode", ")", "{" ]

GCC

i386

MD

program_repair

CPU

614,443

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "{", "switch", "(", "get_attr_type", "(", "insn", ")", ")", "{" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

614,444

[ "HasPOPCNTD", "=", "POPCNTD_Unavailable", ";" ]

[ "HasVSX", "=", "false", ";", "NeedsTwoConstNR", "=", "false", ";", "HasP8Vector", "=", "false", ";", "HasP8Altivec", "=", "false", ";", "HasP8Crypto", "=", "false", ";", "HasP9Vector", "=", "false", ";", "HasP9Altivec", "=", "false", ";", "HasPrefixInstrs", "=", "false", ";", "HasPCRelativeMemops", "=", "false", ";", "HasFCPSGN", "=", "false", ";", "HasFSQRT", "=", "false", ";", "HasFRE", "=", "false", ";", "HasFRES", "=", "false", ";", "HasFRSQRTE", "=", "false", ";", "HasFRSQRTES", "=", "false", ";", "HasRecipPrec", "=", "false", ";", "HasSTFIWX", "=", "false", ";", "HasLFIWAX", "=", "false", ";", "HasFPRND", "=", "false", ";", "HasFPCVT", "=", "false", ";", "HasISEL", "=", "false", ";", "HasBPERMD", "=", "false", ";", "HasExtDiv", "=", "false", ";", "HasCMPB", "=", "false", ";", "HasLDBRX", "=", "false", ";", "IsBookE", "=", "false", ";", "HasOnlyMSYNC", "=", "false", ";", "IsPPC4xx", "=", "false", ";", "IsPPC6xx", "=", "false", ";", "IsE500", "=", "false", ";", "FeatureMFTB", "=", "false", ";", "AllowsUnalignedFPAccess", "=", "false", ";", "DeprecatedDST", "=", "false", ";", "HasICBT", "=", "false", ";", "HasInvariantFunctionDescriptors", "=", "false", ";", "HasPartwordAtomics", "=", "false", ";", "HasDirectMove", "=", "false", ";", "IsQPXStackUnaligned", "=", "false", ";", "HasHTM", "=", "false", ";", "HasFloat128", "=", "false", ";", "HasFusion", "=", "false", ";", "HasAddiLoadFusion", "=", "false", ";", "HasAddisLoadFusion", "=", "false", ";", "IsISA3_0", "=", "false", ";", "UseLongCalls", "=", "false", ";", "SecurePlt", "=", "false", ";", "VectorsUseTwoUnits", "=", "false", ";", "UsePPCPreRASchedStrategy", "=", "false", ";", "UsePPCPostRASchedStrategy", "=", "false", ";", "PredictableSelectIsExpensive", "=", "false", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

614,445

[ "}" ]

[ "const", "RegisterBank", "&", "SrcRB", "=", "SrcIsGPR", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "InstructionMapping", "{", "DefaultMappingID", ",", "copyCost", "(", "DstRB", ",", "SrcRB", ",", "Size", ")", ",", "getCopyMapping", "(", "DstRB", ".", "getID", "(", ")", ",", "SrcRB", ".", "getID", "(", ")", ",", "Size", ")", ",", "<NUM_LIT>", "}", ";", "}", "case", "TargetOpcode", "::", "G_SEQUENCE", ":", "return", "InstructionMapping", "(", ")", ";", "default", ":", "break", ";", "}", "unsigned", "NumOperands", "=", "MI", ".", "getNumOperands", "(", ")", ";", "SmallVector", "<", "unsigned", ",", "<NUM_LIT>", ">", "OpSize", "(", "NumOperands", ")", ";", "SmallVector", "<", "PartialMappingIdx", ",", "<NUM_LIT>", ">", "OpRegBankIdx", "(", "NumOperands", ")", ";", "for", "(", "unsigned", "Idx", "=", "<NUM_LIT>", ";", "Idx", "<", "NumOperands", ";", "++", "Idx", ")", "{", "auto", "&", "MO", "=", "MI", ".", "getOperand", "(", "Idx", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", ")", "continue", ";", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "MO", ".", "getReg", "(", ")", ")", ";", "OpSize", "[", "Idx", "]", "=", "Ty", ".", "getSizeInBits", "(", ")", ";", "if", "(", "Ty", ".", "isVector", "(", ")", "||", "isPreISelGenericFloatingPointOpcode", "(", "Opc", ")", ")", "OpRegBankIdx", "[", "Idx", "]", "=", "PMI_FirstFPR", ";", "else", "OpRegBankIdx", "[", "Idx", "]", "=", "PMI_FirstGPR", ";", "}", "unsigned", "Cost", "=", "<NUM_LIT>", ";", "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "G_SITOFP", ":", "case", "TargetOpcode", "::", "G_UITOFP", ":", "{", "OpRegBankIdx", "=", "{", "PMI_FirstFPR", ",", "PMI_FirstGPR", "}", ";", "break", ";", "}", "case", "TargetOpcode", "::", "G_FPTOSI", ":", "case", "TargetOpcode", "::", "G_FPTOUI", ":", "{", "OpRegBankIdx", "=", "{", "PMI_FirstGPR", ",", "PMI_FirstFPR", "}", ";", "break", ";", "}", "case", "TargetOpcode", "::", "G_FCMP", ":", "{", "OpRegBankIdx", "=", "{", "PMI_FirstGPR", ",", "PMI_None", ",", "PMI_FirstFPR", ",", "PMI_FirstFPR", "}", ";", "break", ";", "}", "case", "TargetOpcode", "::", "G_BITCAST", ":", "{", "if", "(", "OpRegBankIdx", "[", "<NUM_LIT>", "]", "!=", "OpRegBankIdx", "[", "<NUM_LIT>", "]", ")", "Cost", "=", "copyCost", "(", "*", "AArch64GenRegisterBankInfo", "::", "PartMappings", "[", "OpRegBankIdx", "[", "<NUM_LIT>", "]", "]", ".", "RegBank", ",", "*", "AArch64GenRegisterBankInfo", "::", "PartMappings", "[", "OpRegBankIdx", "[", "<NUM_LIT>", "]", "]", ".", "RegBank", ",", "OpSize", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "}", "case", "TargetOpcode", "::", "G_LOAD", ":", "{", "if", "(", "OpRegBankIdx", "[", "<NUM_LIT>", "]", ">=", "PMI_FirstFPR", ")", "Cost", "=", "<NUM_LIT>", ";" ]

GCC

arm

MD

next_suggestion

CPU

614,446

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

AArch64

TD

next_suggestion

CPU

614,447

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]

GCC

mips

MD

stmt_completion

CPU

614,448

[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(" ]

LLVM

X86

CPP

next_suggestion

CPU

614,449

[ "}" ]

[ "case", "ISD", "::", "ZERO_EXTEND", ":", "case", "ISD", "::", "ANY_EXTEND", ":", "Promote", "=", "true", ";", "break", ";", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "SRL", ":", "{", "SDValue", "N0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "MayFoldLoad", "(", "N0", ")", "&&", "MayFoldIntoStore", "(", "Op", ")", ")", "return", "false", ";", "Promote", "=", "true", ";", "break", ";", "}", "case", "ISD", "::", "ADD", ":", "case", "ISD", "::", "MUL", ":", "case", "ISD", "::", "AND", ":", "case", "ISD", "::", "OR", ":", "case", "ISD", "::", "XOR", ":", "Commute", "=", "true", ";", "case", "ISD", "::", "SUB", ":", "{", "SDValue", "N0", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "Commute", "&&", "MayFoldLoad", "(", "N1", ")", ")", "return", "false", ";", "if", "(", "MayFoldLoad", "(", "N0", ")", "&&", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N1", ")", "||", "MayFoldIntoStore", "(", "Op", ")", ")", ")", "return", "false", ";", "if", "(", "MayFoldLoad", "(", "N1", ")", "&&", "(", "!", "isa", "<", "ConstantSDNode", ">", "(", "N0", ")", "||", "MayFoldIntoStore", "(", "Op", ")", ")", ")", "return", "false", ";", "Promote", "=", "true", ";" ]

LLVM

AMDGPU

CPP

program_repair

GPU

614,450

[ "<FIXS>", "static", "DecodeStatus", "decodeOperand_KImmFP", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "<FIXE>" ]

[ "DECODE_OPERAND_SRC_REG_OR_IMM_DEFERRED_9", "(", "VS_32", ",", "OPW16", ",", "<NUM_LIT>", ")", "DECODE_OPERAND_SRC_REG_OR_IMM_DEFERRED_9", "(", "VS_32", ",", "OPW32", ",", "<NUM_LIT>", ")", "<BUGS>", "static", "DecodeStatus", "decodeOperand_f32kimm", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "const", "auto", "*", "DAsm", "=", "static_cast", "const", "AMDGPUDisassembler", "*", ">", "(", "Decoder", ")", ";", "return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeMandatoryLiteralConstant", "(", "Imm", ")", ")", ";", "}", "static", "DecodeStatus", "decodeOperand_f16kimm", "(", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "<BUGE>", "const", "auto", "*", "DAsm", "=", "static_cast", "const", "AMDGPUDisassembler", "*", ">", "(", "Decoder", ")", ";", "return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeMandatoryLiteralConstant", "(", "Imm", ")", ")", ";", "}" ]

GCC

arm

MD

stmt_completion

CPU

614,451

[ "]", ")" ]

[ "(", "define_int_attr", "vfml_half", "[", "(", "UNSPEC_VFML_HI", "<STR_LIT>", ")", "(", "UNSPEC_VFML_LO", "<STR_LIT>", ")" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

614,452

[ "let", "Switches", "=", "sw", ";" ]

[ "let", "Itinerary", "=", "IIC_VectorOp", ";", "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "dt", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "OperandType", "=", "optype", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

LLVM

AArch64

CPP

code_generation

CPU

614,453

[ "bool", "AArch64InstrInfo", "::", "isCandidateToMergeOrPair", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "assert", "(", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "||", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isFI", "(", ")", ")", "&&", "<STR_LIT>", "Expected a reg or frame index operand.", "<STR_LIT>", ")", ";", "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "{", "unsigned", "BaseReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "&", "getRegisterInfo", "(", ")", ";", "if", "(", "MI", ".", "modifiesRegister", "(", "BaseReg", ",", "TRI", ")", ")", "return", "false", ";", "}", "if", "(", "isLdStPairSuppressed", "(", "MI", ")", ")", "return", "false", ";", "const", "MCAsmInfo", "*", "MAI", "=", "MI", ".", "getMF", "(", ")", "->", "getTarget", "(", ")", ".", "getMCAsmInfo", "(", ")", ";", "bool", "NeedsWinCFI", "=", "MAI", "->", "usesWindowsCFI", "(", ")", "&&", "MI", ".", "getMF", "(", ")", "->", "getFunction", "(", ")", ".", "needsUnwindTableEntry", "(", ")", ";", "if", "(", "NeedsWinCFI", "&&", "(", "MI", ".", "getFlag", "(", "MachineInstr", "::", "FrameSetup", ")", "||", "MI", ".", "getFlag", "(", "MachineInstr", "::", "FrameDestroy", ")", ")", ")", "return", "false", ";", "if", "(", "Subtarget", ".", "isPaired128Slow", "(", ")", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "false", ";", "}", "}", "return", "true", ";", "}" ]

[ "Return", "true", "if", "this", "is", "a", "load/store", "that", "can", "be", "potentially", "paired/merged", "." ]

LLVM

X86

CPP

stmt_completion

CPU

614,454

[ "<NUM_LIT>", ";" ]

[ "AssemblerDialect", "=", "AsmWriterFlavor", ";", "TextAlignFillValue", "=" ]

GCC

i386

MD

stmt_completion

CPU

614,455

[ ")", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AArch64

TD

stmt_completion

CPU

614,456

[ "=", "<STR_LIT>", ";" ]

[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod" ]

LLVM

X86

CPP

next_suggestion

CPU

614,457

[ "}" ]

[ "void", "_", "_", "extwrap", "(", "char", "*", "regset", ",", "void", "*", "fn", ")", "{", "asm", "volatile", "(", "<STR_LIT>", "mov %0, %%r12 \\n", "<STR_LIT>", "<STR_LIT>", "mov %1, %%r13 \\n", "<STR_LIT>", "<STR_LIT>", "mov %%rsp, %%r14 \\n", "<STR_LIT>", "<STR_LIT>", "mov 80(%%r12), %%rsp \\n", "<STR_LIT>", "<STR_LIT>", "pop %%rax \\n", "<STR_LIT>", "<STR_LIT>", "mov %%rax, 64(%%r12) \\n", "<STR_LIT>", "<STR_LIT>", "mov 48(%%r12), %%rdi \\n", "<STR_LIT>", "<STR_LIT>", "mov 72(%%r12), %%rsi \\n", "<STR_LIT>", "<STR_LIT>", "mov 56(%%r12), %%rdx \\n", "<STR_LIT>", "<STR_LIT>", "mov 40(%%r12), %%rcx \\n", "<STR_LIT>", "<STR_LIT>", "mov 448(%%r12), %%r8 \\n", "<STR_LIT>", "<STR_LIT>", "mov 456(%%r12), %%r9 \\n", "<STR_LIT>", "<STR_LIT>", "movaps 640(%%r12), %%xmm0 \\n", "<STR_LIT>", "<STR_LIT>", "movaps 704(%%r12), %%xmm1 \\n", "<STR_LIT>", "<STR_LIT>", "movaps 768(%%r12), %%xmm2 \\n", "<STR_LIT>", "<STR_LIT>", "movaps 832(%%r12), %%xmm3 \\n", "<STR_LIT>", "<STR_LIT>", "movaps 896(%%r12), %%xmm4 \\n", "<STR_LIT>", "<STR_LIT>", "movaps 960(%%r12), %%xmm5 \\n", "<STR_LIT>", "<STR_LIT>", "movaps 1024(%%r12), %%xmm6 \\n", "<STR_LIT>", "<STR_LIT>", "movaps 1088(%%r12), %%xmm7 \\n", "<STR_LIT>", "<STR_LIT>", "mov 16(%%r12), %%rax \\n", "<STR_LIT>", "<STR_LIT>", "mov 56(%%r12), %%rdx \\n", "<STR_LIT>", "<STR_LIT>", "call *%%r13 \\n", "<STR_LIT>", "<STR_LIT>", "mov %%rax, 16(%%r12) \\n", "<STR_LIT>", "<STR_LIT>", "mov %%rdx, 56(%%r12) \\n", "<STR_LIT>", "<STR_LIT>", "movaps %%xmm0, 640(%%r12) \\n", "<STR_LIT>", "<STR_LIT>", "movaps %%xmm1, 704(%%r12) \\n", "<STR_LIT>", "<STR_LIT>", "movaps %%xmm2, 768(%%r12) \\n", "<STR_LIT>", "<STR_LIT>", "movaps %%xmm3, 832(%%r12) \\n", "<STR_LIT>", "<STR_LIT>", "movaps %%xmm4, 896(%%r12) \\n", "<STR_LIT>", "<STR_LIT>", "movaps %%xmm5, 960(%%r12) \\n", "<STR_LIT>", "<STR_LIT>", "movaps %%xmm6, 1024(%%r12) \\n", "<STR_LIT>", "<STR_LIT>", "movaps %%xmm7, 1088(%%r12) \\n", "<STR_LIT>", "<STR_LIT>", "mov %%rsp, 80(%%r12) \\n", "<STR_LIT>", "<STR_LIT>", "mov %%r14, %%rsp \\n", "<STR_LIT>", "::", "<STR_LIT>", "r", "<STR_LIT>", "(", "regset", ")", ",", "<STR_LIT>", "r", "<STR_LIT>", "(", "fn", ")", ":", "<STR_LIT>", "rax", "<STR_LIT>", ",", "<STR_LIT>", "rdi", "<STR_LIT>", ",", "<STR_LIT>", "rsi", "<STR_LIT>", ",", "<STR_LIT>", "rdx", "<STR_LIT>", ",", "<STR_LIT>", "rcx", "<STR_LIT>", ",", "<STR_LIT>", "r8", "<STR_LIT>", ",", "<STR_LIT>", "r9", "<STR_LIT>", ",", "<STR_LIT>", "r10", "<STR_LIT>", ",", "<STR_LIT>", "r11", "<STR_LIT>", ",", "<STR_LIT>", "r12", "<STR_LIT>", ",", "<STR_LIT>", "r13", "<STR_LIT>", ",", "<STR_LIT>", "r14", "<STR_LIT>", ",", "<STR_LIT>", "xmm0", "<STR_LIT>", ",", "<STR_LIT>", "xmm1", "<STR_LIT>", ",", "<STR_LIT>", "xmm2", "<STR_LIT>", ",", "<STR_LIT>", "xmm3", "<STR_LIT>", ",", "<STR_LIT>", "xmm4", "<STR_LIT>", ",", "<STR_LIT>", "xmm5", "<STR_LIT>", ",", "<STR_LIT>", "xmm6", "<STR_LIT>", ",", "<STR_LIT>", "xmm7", "<STR_LIT>", ")", ";" ]

LLVM

M68k

CPP

code_generation

MPU

614,458

[ "bool", "M68kAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "!", "ExtraCode", "||", "!", "ExtraCode", "[", "<NUM_LIT>", "]", ")", "{", "printOperand", "(", "MI", ",", "OpNo", ",", "OS", ")", ";", "return", "false", ";", "}", "return", "AsmPrinter", "::", "PrintAsmOperand", "(", "MI", ",", "OpNo", ",", "ExtraCode", ",", "OS", ")", ";", "}" ]

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

GCC

iq2000

CPP

stmt_completion

CPU

614,459

[ ")", "==", "RETURN_ADDRESS_POINTER_REGNUM", ")", "{" ]

[ "if", "(", "(", "from", ")", "==", "FRAME_POINTER_REGNUM", ")", "(", "offset", ")", "=", "<NUM_LIT>", ";", "else", "if", "(", "(", "from", ")", "==", "ARG_POINTER_REGNUM", ")", "(", "offset", ")", "=", "(", "cfun", "->", "machine", "->", "total_size", ")", ";", "else", "if", "(", "(", "from" ]

LLVM

ARM

CPP

stmt_completion

CPU

614,460

[ ",", "MVT", "::", "i32", ")", ";" ]

[ "inline", "SDValue", "getI32Imm", "(", "unsigned", "Imm", ",", "SDLoc", "dl", ")", "{", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "dl" ]

GCC

s390

CPP

program_repair

MPU

614,461

[ "<FIXS>", "addr", "=", "plus_constant", "(", "Pmode", ",", "frame_pointer", ",", "<FIXE>" ]

[ "{", "if", "(", "global_not_special_regno_p", "(", "i", ")", ")", "{", "<BUGS>", "addr", "=", "plus_constant", "(", "frame_pointer", ",", "<BUGE>", "offset", "+", "cfun_frame_layout", ".", "gprs_offset", "*", "UNITS_PER_LONG", ")", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

614,462

[ ";" ]

[ "AtomicOrdering", "Ord", "=", "static_cast", "<", "AtomicOrdering", ">", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "isThumb2", "=", "Subtarget", "->", "isThumb2", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "BB", "->", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "if", "(", "isThumb2", ")", "{", "MRI", ".", "constrainRegClass", "(", "dest", ",", "&", "ARM", "::", "rGPRRegClass", ")", ";", "MRI", ".", "constrainRegClass", "(", "ptr", ",", "&", "ARM", "::", "rGPRRegClass", ")", ";", "MRI", ".", "constrainRegClass", "(", "incr", ",", "&", "ARM", "::", "rGPRRegClass", ")", ";", "}", "unsigned", "ldrOpc", ",", "strOpc", ";", "getExclusiveOperation", "(", "Size", ",", "Ord", ",", "isThumb2", ",", "ldrOpc", ",", "strOpc", ")", ";", "MachineBasicBlock", "*", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "const", "TargetRegisterClass", "*", "TRC", "=", "isThumb2", "?", "(", "const", "TargetRegisterClass", "*", ")", "&", "ARM", "::", "rGPRRegClass", ":", "(", "const", "TargetRegisterClass", "*", ")", "&", "ARM", "::", "GPRRegClass", ";", "unsigned", "scratch", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "unsigned", "scratch2", "=", "(", "!", "BinOpcode", ")", "?", "incr", ":", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "ldrOpc", "==", "ARM", "::", "t2LDREX", ")", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "if", "(", "BinOpcode", ")", "{", "if", "(", "BinOpcode", "==", "ARM", "::", "BICrr", "||", "BinOpcode", "==", "ARM", "::", "t2BICrr", ")", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "incr", ")", ".", "addReg", "(", "dest", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "else", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "scratch2", ")", ".", "addReg", "(", "dest", ")", ".", "addReg", "(", "incr", ")", ")", ".", "addReg", "(", "<NUM_LIT>", ")", ";", "}", "MIB", "=", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "scratch", ")", ".", "addReg", "(", "scratch2", ")", ".", "addReg", "(", "ptr", ")", ";", "if", "(", "strOpc", "==", "ARM", "::", "t2STREX", ")", "MIB", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "AddDefaultPred", "(", "MIB", ")", ";", "AddDefaultPred", "(", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "ARM", "::", "t2CMPri", ":", "ARM", "::", "CMPri", ")", ")", ".", "addReg", "(", "scratch", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "isThumb2", "?", "ARM", "::", "t2Bcc", ":", "ARM", "::", "Bcc", ")", ")", ".", "addMBB", "(", "loopMBB", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "ARM", "::", "CPSR", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "->", "addSuccessor", "(", "exitMBB", ")", ";", "BB", "=", "exitMBB", ";", "MI", "->", "eraseFromParent", "(", ")" ]

GCC

m32r

MD

next_suggestion

MPU

614,463

[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]

[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]

GCC

mcore

CPP

next_suggestion

MPU

614,464

[ "}" ]

[ "int", "first_reg", ";", "first_reg", "=", "<NUM_LIT>", ";", "while", "(", "fi", ".", "reg_mask", "&", "(", "<NUM_LIT>", "<<", "first_reg", ")", ")", "first_reg", "--", ";", "first_reg", "++", ";", "emit_insn", "(", "gen_load_multiple", "(", "gen_rtx_REG", "(", "SImode", ",", "first_reg", ")", ",", "gen_rtx_MEM", "(", "SImode", ",", "stack_pointer_rtx", ")", ",", "GEN_INT", "(", "<NUM_LIT>", "-", "first_reg", ")", ")", ")", ";", "i", "-=", "(", "<NUM_LIT>", "-", "first_reg", ")", ";", "offs", "+=", "(", "<NUM_LIT>", "-", "first_reg", ")", "*", "<NUM_LIT>", ";", "}", "else", "if", "(", "fi", ".", "reg_mask", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "{", "emit_insn", "(", "gen_movsi", "(", "gen_rtx_REG", "(", "SImode", ",", "i", ")", ",", "gen_rtx_MEM", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offs", ")", ")", ")", ")", ";", "offs", "+=", "<NUM_LIT>", ";", "}", "}", "while", "(", "growth", ">=", "<NUM_LIT>", ")", "output_stack_adjust", "(", "<NUM_LIT>", ",", "fi", ".", "growth", "[", "growth", "--", "]", ")", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

614,465

[ "Entry", ")", ";" ]

[ "if", "(", "!", "isMMThreeBitGPRegister", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "!", "isMMThreeBitGPRegister", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", "||", "!", "isMMThreeBitGPRegister", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "return", "false", ";", "if", "(", "!", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "&&", "!", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "return", "false", ";", "return", "ReplaceInstruction", "(", "MI", "," ]

LLVM

ARM

CPP

program_repair

CPU

614,466

[ "<FIXS>", "IntegerType", "*", "ExtTy", "=", "nullptr", ";", "IntegerType", "*", "OrigTy", "=", "nullptr", ";", "<FIXE>" ]

[ "SmallPtrSet", "Value", "*", ",", "<NUM_LIT>", ">", "Promoted", ";", "Module", "*", "M", "=", "nullptr", ";", "LLVMContext", "&", "Ctx", ";", "<BUGS>", "Type", "*", "ExtTy", "=", "nullptr", ";", "Type", "*", "OrigTy", "=", "nullptr", ";", "<BUGE>", "void", "PrepareConstants", "(", "SmallPtrSetImpl", "Value", "*", ">", "&", "Visited", ",", "SmallPtrSetImpl", "Instruction", "*", ">", "&", "SafeToPromote", ")", ";" ]

GCC

sparc

MD

program_repair

CPU

614,467

[ "<FIXS>", "(", "unspec", ":", "P", "[", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "unspec", ":", "P", "[", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<BUGE>", "UNSPEC_EDGE8N", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

614,468

[ "SCEVExpander", "SCEVE", "(", "*", "SE", ",", "Header", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ",", "<STR_LIT>", "pistart", "<STR_LIT>", ")", ";" ]

[ "MemI", "=", "SMemI", ";", "PtrValue", "=", "SMemI", "->", "getPointerOperand", "(", ")", ";", "}", "else", "if", "(", "IntrinsicInst", "*", "IMemI", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "J", ")", ")", "{", "if", "(", "IMemI", "->", "getIntrinsicID", "(", ")", "==", "Intrinsic", "::", "prefetch", ")", "{", "MemI", "=", "IMemI", ";", "PtrValue", "=", "IMemI", "->", "getArgOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "continue", ";", "}", "else", "continue", ";", "unsigned", "PtrAddrSpace", "=", "PtrValue", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ";", "if", "(", "PtrAddrSpace", ")", "continue", ";", "if", "(", "ST", "&&", "ST", "->", "hasAltivec", "(", ")", "&&", "PtrValue", "->", "getType", "(", ")", "->", "getPointerElementType", "(", ")", "->", "isVectorTy", "(", ")", ")", "continue", ";", "if", "(", "L", "->", "isLoopInvariant", "(", "PtrValue", ")", ")", "continue", ";", "const", "SCEV", "*", "LSCEV", "=", "SE", "->", "getSCEVAtScope", "(", "PtrValue", ",", "L", ")", ";", "if", "(", "const", "SCEVAddRecExpr", "*", "LARSCEV", "=", "dyn_cast", "<", "SCEVAddRecExpr", ">", "(", "LSCEV", ")", ")", "{", "if", "(", "LARSCEV", "->", "getLoop", "(", ")", "!=", "L", ")", "continue", ";", "}", "else", "{", "continue", ";", "}", "bool", "FoundBucket", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Buckets", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "for", "(", "Bucket", "::", "iterator", "K", "=", "Buckets", "[", "i", "]", ".", "begin", "(", ")", ",", "KE", "=", "Buckets", "[", "i", "]", ".", "end", "(", ")", ";", "K", "!=", "KE", ";", "++", "K", ")", "{", "const", "SCEV", "*", "Diff", "=", "SE", "->", "getMinusSCEV", "(", "K", "->", "first", ",", "LSCEV", ")", ";", "if", "(", "isa", "<", "SCEVConstant", ">", "(", "Diff", ")", ")", "{", "Buckets", "[", "i", "]", ".", "insert", "(", "std", "::", "make_pair", "(", "LSCEV", ",", "MemI", ")", ")", ";", "FoundBucket", "=", "true", ";", "break", ";", "}", "}", "if", "(", "!", "FoundBucket", ")", "{", "Buckets", ".", "push_back", "(", "Bucket", "(", "SCEVLess", "(", "SE", ")", ")", ")", ";", "Buckets", "[", "Buckets", ".", "size", "(", ")", "-", "<NUM_LIT>", "]", ".", "insert", "(", "std", "::", "make_pair", "(", "LSCEV", ",", "MemI", ")", ")", ";", "}", "}", "}", "if", "(", "Buckets", ".", "empty", "(", ")", "||", "Buckets", ".", "size", "(", ")", ">", "MaxVars", ")", "return", "MadeChange", ";", "BasicBlock", "*", "LoopPredecessor", "=", "L", "->", "getLoopPredecessor", "(", ")", ";", "if", "(", "!", "LoopPredecessor", "||", "!", "LoopPredecessor", "->", "getTerminator", "(", ")", "->", "getType", "(", ")", "->", "isVoidTy", "(", ")", ")", "{", "LoopPredecessor", "=", "InsertPreheaderForLoop", "(", "L", ",", "this", ")", ";", "if", "(", "LoopPredecessor", ")", "MadeChange", "=", "true", ";", "}", "if", "(", "!", "LoopPredecessor", ")", "return", "MadeChange", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "PIP: Found ", "<STR_LIT>", "<<", "Buckets", ".", "size", "(", ")", "<<", "<STR_LIT>", " buckets\\n", "<STR_LIT>", ")", ";", "SmallSet", "<", "BasicBlock", "*", ",", "<NUM_LIT>", ">", "BBChanged", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Buckets", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "SCEVAddRecExpr", "*", "BasePtrSCEV", "=", "cast", "<", "SCEVAddRecExpr", ">", "(", "Buckets", "[", "i", "]", ".", "begin", "(", ")", "->", "first", ")", ";", "if", "(", "!", "BasePtrSCEV", "->", "isAffine", "(", ")", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "PIP: Transforming: ", "<STR_LIT>", "<<", "*", "BasePtrSCEV", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "assert", "(", "BasePtrSCEV", "->", "getLoop", "(", ")", "==", "L", "&&", "<STR_LIT>", "AddRec for the wrong loop?", "<STR_LIT>", ")", ";", "Instruction", "*", "MemI", "=", "Buckets", "[", "i", "]", ".", "begin", "(", ")", "->", "second", ";", "Value", "*", "BasePtr", "=", "GetPointerOperand", "(", "MemI", ")", ";", "assert", "(", "BasePtr", "&&", "<STR_LIT>", "No pointer operand", "<STR_LIT>", ")", ";", "Type", "*", "I8Ty", "=", "Type", "::", "getInt8Ty", "(", "MemI", "->", "getParent", "(", ")", "->", "getContext", "(", ")", ")", ";", "Type", "*", "I8PtrTy", "=", "Type", "::", "getInt8PtrTy", "(", "MemI", "->", "getParent", "(", ")", "->", "getContext", "(", ")", ",", "BasePtr", "->", "getType", "(", ")", "->", "getPointerAddressSpace", "(", ")", ")", ";", "const", "SCEV", "*", "BasePtrStartSCEV", "=", "BasePtrSCEV", "->", "getStart", "(", ")", ";", "if", "(", "!", "SE", "->", "isLoopInvariant", "(", "BasePtrStartSCEV", ",", "L", ")", ")", "continue", ";", "const", "SCEVConstant", "*", "BasePtrIncSCEV", "=", "dyn_cast", "<", "SCEVConstant", ">", "(", "BasePtrSCEV", "->", "getStepRecurrence", "(", "*", "SE", ")", ")", ";", "if", "(", "!", "BasePtrIncSCEV", ")", "continue", ";", "BasePtrStartSCEV", "=", "SE", "->", "getMinusSCEV", "(", "BasePtrStartSCEV", ",", "BasePtrIncSCEV", ")", ";", "if", "(", "!", "isSafeToExpand", "(", "BasePtrStartSCEV", ",", "*", "SE", ")", ")", "continue", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "PIP: New start is: ", "<STR_LIT>", "<<", "*", "BasePtrStartSCEV", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "PHINode", "*", "NewPHI", "=", "PHINode", "::", "Create", "(", "I8PtrTy", ",", "HeaderLoopPredCount", ",", "MemI", "->", "hasName", "(", ")", "?", "MemI", "->", "getName", "(", ")", "+", "<STR_LIT>", ".phi", "<STR_LIT>", ":", "<STR_LIT>", "<STR_LIT>", ",", "Header", "->", "getFirstNonPHI", "(", ")", ")", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

614,469

[ "let", "ParserMatchClass", "=", "Imm1_64Operand", ";" ]

[ "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

GCC

s390

CPP

program_repair

MPU

614,470

[ "<FIXS>", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "STACK_POINTER_OFFSET", ")", ")", ";", "<FIXE>" ]

[ "insn", "=", "emit_insn", "(", "insn", ")", ";", "REG_NOTES", "(", "insn", ")", "=", "cfa_restores", ";", "add_reg_note", "(", "insn", ",", "REG_CFA_DEF_CFA", ",", "<BUGS>", "plus_constant", "(", "stack_pointer_rtx", ",", "STACK_POINTER_OFFSET", ")", ")", ";", "<BUGE>", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "<NUM_LIT>", ";", "}" ]

GCC

arm

CPP

stmt_completion

CPU

614,471

[ "a", ",", "_", "_", "b", ")", ";" ]

[ "_", "_", "arm_vabdq_u16", "(", "uint16x8_t", "_", "_", "a", ",", "uint16x8_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_mve_vabdq_uv8hi", "(", "_", "_" ]

LLVM

Hexagon

TD

stmt_completion

DSP

614,472

[ "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits" ]

LLVM

TPC

CPP

code_generation

Virtual ISA

614,473

[ "void", "TPCInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DestReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "const", "TargetRegisterInfo", "&", "TRI", "=", "getRegisterInfo", "(", ")", ";", "const", "auto", "CopyRegWithDataType", "=", "[", "&", "]", "(", "unsigned", "Opc", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addImm", "(", "TPCII", "::", "OpType", "::", "FP32", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", ";", "const", "auto", "CopySubRegWithDataType", "=", "[", "&", "]", "(", "unsigned", "Opc", ",", "unsigned", "SubReg", ")", "{", "unsigned", "SrcSubReg", "=", "TRI", ".", "getSubReg", "(", "SrcReg", ",", "SubReg", ")", ";", "unsigned", "DestSubReg", "=", "TRI", ".", "getSubReg", "(", "DestReg", ",", "SubReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestSubReg", ")", ".", "addReg", "(", "SrcSubReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addImm", "(", "TPCII", "::", "OpType", "::", "FP32", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", ";", "const", "auto", "CopyReg", "=", "[", "&", "]", "(", "unsigned", "Opc", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", ";", "const", "auto", "CopySubReg", "=", "[", "&", "]", "(", "unsigned", "Opc", ",", "unsigned", "SubReg", ")", "{", "unsigned", "SrcSubReg", "=", "TRI", ".", "getSubReg", "(", "SrcReg", ",", "SubReg", ")", ";", "unsigned", "DestSubReg", "=", "TRI", ".", "getSubReg", "(", "DestReg", ",", "SubReg", ")", ";", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Opc", ")", ",", "DestSubReg", ")", ".", "addReg", "(", "SrcSubReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "}", ";", "bool", "DstVRF", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "bool", "DstSRF", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "bool", "DstIRF", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "bool", "DstVPRF", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "bool", "DstSPRF", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "bool", "DstZRF", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "bool", "DstARF", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "bool", "DstDRF", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "bool", "DstADRF", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "bool", "DstHSRF", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "DestReg", ")", ";", "bool", "SrcVRF", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ";", "bool", "SrcSRF", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ";", "bool", "SrcIRF", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ";", "bool", "SrcVPRF", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ";", "bool", "SrcSPRF", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ";", "bool", "SrcZRF", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ";", "bool", "SrcARF", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ";", "bool", "SrcDRF", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ";", "bool", "SrcADRF", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "SrcReg", ")", ";", "if", "(", "SrcSRF", "&&", "DstSRF", ")", "{", "CopyRegWithDataType", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "SrcZRF", "&&", "DstZRF", ")", "{", "CopySubRegWithDataType", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "CopySubRegWithDataType", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "SrcIRF", "&&", "DstIRF", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addReg", "(", "DestReg", ",", "RegState", "::", "Undef", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "return", ";", "}", "if", "(", "SrcSPRF", "&&", "DstSPRF", ")", "{", "CopyReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "SrcVPRF", "&&", "DstVPRF", ")", "{", "CopyReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "SrcVRF", "&&", "DstVRF", ")", "{", "CopyReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "SrcARF", "&&", "DstARF", ")", "{", "CopySubReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "CopySubReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "CopySubReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "CopySubReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "SrcDRF", "&&", "DstDRF", ")", "{", "CopySubReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "CopySubReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "}", "if", "(", "SrcSRF", "&&", "DstVRF", ")", "{", "CopyRegWithDataType", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return", ";", "}", "RegScavenger", "RS", ";", "RS", ".", "enterBasicBlock", "(", "MBB", ")", ";", "RS", ".", "forward", "(", "I", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "assert", "(", "false", "&&", "<STR_LIT>", "Incorrect register combination in COPY", "<STR_LIT>", ")", ";", "report_fatal_error", "(", "<STR_LIT>", "Cannot copy phys reg", "<STR_LIT>", ")", ";", "}" ]

[ "}", "Branch", "Analysis", "&", "Modification" ]

LLVM

ARM

CPP

stmt_completion

CPU

614,474

[ "true", ";" ]

[ "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "WhichResult", "=", "(", "M", "[", "<NUM_LIT>", "]", "==", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumElts", ";", "i", "+=", "<NUM_LIT>", ")", "{", "if", "(", "(", "unsigned", ")", "M", "[", "i", "]", "!=", "i", "+", "WhichResult", "||", "(", "unsigned", ")", "M", "[", "i", "+", "<NUM_LIT>", "]", "!=", "i", "+", "NumElts", "+", "WhichResult", ")", "return", "false", ";", "}", "return" ]

GCC

i386

MD

next_suggestion

CPU

614,475

[ "<STR_LIT>" ]

[ "[", "(", "match_operand", ":", "V16SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V16SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V16SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VPDPWSSD", ")", ")", "]" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

614,476

[ "}" ]

[ "assert", "(", "InstMaskEnd", ">=", "<NUM_LIT>", "&&", "<STR_LIT>", "Mask cannot end out of range", "<STR_LIT>", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "V", ",", "getI32Imm", "(", "RLAmt", ",", "dl", ")", ",", "getI32Imm", "(", "InstMaskStart", "-", "<NUM_LIT>", ",", "dl", ")", ",", "getI32Imm", "(", "InstMaskEnd", "-", "<NUM_LIT>", ",", "dl", ")", "}", ";", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "PPC", "::", "RLWIMI8", ",", "dl", ",", "MVT", "::", "i64", ",", "Ops", ")", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "InstMaskEnd", "==", "<NUM_LIT>", "-", "RLAmt", ")", "{", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "V", ",", "getI32Imm", "(", "RLAmt", ",", "dl", ")", ",", "getI32Imm", "(", "InstMaskStart", ",", "dl", ")", "}", ";", "return", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "PPC", "::", "RLDIMI", ",", "dl", ",", "MVT", "::", "i64", ",", "Ops", ")", ",", "<NUM_LIT>", ")", ";" ]

GCC

nds32

CPP

next_suggestion

CPU

614,477

[ "if", "(", "speed", ")", "return", "rtx_cost_model", ".", "speed_prefer", "(", "x", ",", "code", ",", "outer_code", ",", "opno", ",", "total", ")", ";" ]

[ "bool", "nds32_rtx_costs_impl", "(", "rtx", "x", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "outer_code", ",", "int", "opno", ",", "int", "*", "total", ",", "bool", "speed", ")", "{", "int", "code", "=", "GET_CODE", "(", "x", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

614,478

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "USR", "]", ";", "let", "isCompare", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

614,479

[ ")", ".", "getImm", "(", ")", ";" ]

[ "if", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", "||", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "Reg", ")", "return", "false", ";", "ImmVal", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>" ]

LLVM

AArch64

TD

stmt_completion

CPU

614,480

[ ",", "(", "instrs", "LDRSpost", ")", ">", ";" ]

[ "def", ":", "InstRW", "<", "[", "A64FXWrite_LDR01", ",", "WriteI", "]" ]

GCC

i386

CPP

stmt_completion

CPU

614,481

[ "_", "mmask8", ")", "_", "_", "A", ",", "_", "_", "R", ")", ";" ]

[ "return", "(", "_", "_", "m512d", ")", "_", "_", "builtin_ia32_rndscalepd_mask", "(", "(", "_", "_", "v8df", ")", "_", "_", "B", ",", "_", "_", "imm", ",", "(", "_", "_", "v8df", ")", "_", "mm512_setzero_pd", "(", ")", ",", "(", "_" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

614,482

[ "}" ]

[ "let", "Name", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

614,483

[ "::", "G_SELECT", ":" ]

[ "switch", "(", "Opc", ")", "{", "case", "TargetOpcode", "::", "G_LOAD", ":", "case", "TargetOpcode", "::", "G_STORE", ":", "case", "TargetOpcode", "::", "G_PHI", ":", "case", "TargetOpcode" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

614,484

[ "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_SET_INACTIVE_B32", "||", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_SET_INACTIVE_B64", ")", "RegsAssigned", "|=", "processDef", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]

[ "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "LIS", "=", "&", "getAnalysis", "<", "LiveIntervals", ">", "(", ")", ";", "Matrix", "=", "&", "getAnalysis", "<", "LiveRegMatrix", ">", "(", ")", ";", "VRM", "=", "&", "getAnalysis", "<", "VirtRegMap", ">", "(", ")", ";", "RegClassInfo", ".", "runOnMachineFunction", "(", "MF", ")", ";", "bool", "RegsAssigned", "=", "false", ";", "ReversePostOrderTraversal", "<", "MachineFunction", "*", ">", "RPOT", "(", "&", "MF", ")", ";", "for", "(", "MachineBasicBlock", "*", "MBB", ":", "RPOT", ")", "{", "bool", "InWWM", "=", "false", ";", "for", "(", "MachineInstr", "&", "MI", ":", "*", "MBB", ")", "{" ]

GCC

mt

CPP

program_repair

CPU

614,485

[ "<FIXS>", "dbr_schedule", "(", "get_insns", "(", ")", ")", ";", "<FIXE>" ]

[ "mt_reorg_loops", "(", "dump_file", ")", ";", "if", "(", "mt_flag_delayed_branch", ")", "<BUGS>", "dbr_schedule", "(", "get_insns", "(", ")", ",", "dump_file", ")", ";", "<BUGE>", "if", "(", "TARGET_MS2", ")", "{" ]

GCC

alpha

MD

stmt_completion

MPU

614,486

[ ")", ")" ]

[ "[", "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

614,487

[ "}" ]

[ "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "AMDGPU", "::", "getNamedOperandIdx", "(", "Inst", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "data1", ")", ",", "CurrScore", ")", ";", "}", "}", "else", "if", "(", "AMDGPU", "::", "getAtomicNoRetOp", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "-", "<NUM_LIT>", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "DS_GWS_INIT", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "DS_GWS_SEMA_V", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "DS_GWS_SEMA_BR", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "DS_GWS_SEMA_P", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "DS_GWS_BARRIER", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "DS_APPEND", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "DS_CONSUME", "&&", "Inst", ".", "getOpcode", "(", ")", "!=", "AMDGPU", "::", "DS_ORDERED_COUNT", ")", "{", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "Inst", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "const", "MachineOperand", "&", "Op", "=", "Inst", ".", "getOperand", "(", "I", ")", ";", "if", "(", "Op", ".", "isReg", "(", ")", "&&", "!", "Op", ".", "isDef", "(", ")", "&&", "TRI", "->", "isVGPR", "(", "MRIA", ",", "Op", ".", "getReg", "(", ")", ")", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "I", ",", "CurrScore", ")", ";", "}", "}", "}", "}", "else", "if", "(", "TII", "->", "isFLAT", "(", "Inst", ")", ")", "{", "if", "(", "Inst", ".", "mayStore", "(", ")", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "AMDGPU", "::", "getNamedOperandIdx", "(", "Inst", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "data", ")", ",", "CurrScore", ")", ";", "}", "else", "if", "(", "AMDGPU", "::", "getAtomicNoRetOp", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "-", "<NUM_LIT>", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "AMDGPU", "::", "getNamedOperandIdx", "(", "Inst", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "data", ")", ",", "CurrScore", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isMIMG", "(", "Inst", ")", ")", "{", "if", "(", "Inst", ".", "mayStore", "(", ")", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "<NUM_LIT>", ",", "CurrScore", ")", ";", "}", "else", "if", "(", "AMDGPU", "::", "getAtomicNoRetOp", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "-", "<NUM_LIT>", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "AMDGPU", "::", "getNamedOperandIdx", "(", "Inst", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "data", ")", ",", "CurrScore", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isMTBUF", "(", "Inst", ")", ")", "{", "if", "(", "Inst", ".", "mayStore", "(", ")", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "<NUM_LIT>", ",", "CurrScore", ")", ";", "}", "}", "else", "if", "(", "TII", "->", "isMUBUF", "(", "Inst", ")", ")", "{", "if", "(", "Inst", ".", "mayStore", "(", ")", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "<NUM_LIT>", ",", "CurrScore", ")", ";", "}", "else", "if", "(", "AMDGPU", "::", "getAtomicNoRetOp", "(", "Inst", ".", "getOpcode", "(", ")", ")", "!=", "-", "<NUM_LIT>", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "AMDGPU", "::", "getNamedOperandIdx", "(", "Inst", ".", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "data", ")", ",", "CurrScore", ")", ";", "}", "}", "else", "{", "if", "(", "TII", "->", "isEXP", "(", "Inst", ")", ")", "{", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "Inst", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineOperand", "&", "DefMO", "=", "Inst", ".", "getOperand", "(", "I", ")", ";", "if", "(", "DefMO", ".", "isReg", "(", ")", "&&", "DefMO", ".", "isDef", "(", ")", "&&", "TRI", "->", "isVGPR", "(", "MRIA", ",", "DefMO", ".", "getReg", "(", ")", ")", ")", "{", "setRegScore", "(", "TRI", "->", "getEncodingValue", "(", "DefMO", ".", "getReg", "(", ")", ")", ",", "EXP_CNT", ",", "CurrScore", ")", ";", "}", "}", "}", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "Inst", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineOperand", "&", "MO", "=", "Inst", ".", "getOperand", "(", "I", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "!", "MO", ".", "isDef", "(", ")", "&&", "TRI", "->", "isVGPR", "(", "MRIA", ",", "MO", ".", "getReg", "(", ")", ")", ")", "{", "setExpScore", "(", "&", "Inst", ",", "TII", ",", "TRI", ",", "MRI", ",", "I", ",", "CurrScore", ")", ";", "}", "}" ]

GCC

pdp11

CPP

next_suggestion

MPU

614,488

[ "}" ]

[ "else", "if", "(", "regno", ">", "AC3_REGNUM", ")", "return", "NO_LOAD_FPU_REGS", ";", "else", "if", "(", "regno", ">=", "AC0_REGNUM", ")", "return", "LOAD_FPU_REGS", ";", "else", "if", "(", "regno", "==", "<NUM_LIT>", ")", "return", "NOTR0_REG", ";", "else", "if", "(", "regno", "<", "<NUM_LIT>", ")", "return", "NOTSP_REG", ";", "else", "return", "GENERAL_REGS", ";" ]

GCC

rs6000

CPP

program_repair

CPU

614,489

[ "<FIXS>", "if", "(", "restoring_GPRs_inline", ")", "{", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<NUM_LIT>", "-", "info", "->", "first_gp_reg_save", ";", "i", "++", ")", "if", "(", "rs6000_reg_live_or_pic_offset_p", "(", "info", "->", "first_gp_reg_save", "+", "i", ")", ")", "{", "rtx", "offset", ",", "addr", ",", "mem", ";", "<FIXE>", "<FIXS>", "gcc_assert", "(", "SPE_CONST_OFFSET_OK", "(", "spe_offset", "+", "reg_size", "*", "i", ")", ")", ";", "<FIXE>", "<FIXS>", "offset", "=", "GEN_INT", "(", "spe_offset", "+", "reg_size", "*", "i", ")", ";", "addr", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "frame_reg_rtx", ",", "offset", ")", ";", "mem", "=", "gen_rtx_MEM", "(", "V2SImode", ",", "addr", ")", ";", "<FIXE>", "<FIXS>", "emit_move_insn", "(", "gen_rtx_REG", "(", "reg_mode", ",", "info", "->", "first_gp_reg_save", "+", "i", ")", ",", "mem", ")", ";", "}", "}", "else", "{", "rtx", "par", ";", "par", "=", "rs6000_make_savres_rtx", "(", "info", ",", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "reg_mode", ",", "false", ",", "true", ",", "true", ")", ";", "emit_jump_insn", "(", "par", ")", ";", "return", ";", "}", "<FIXE>", "<FIXS>", "else", "if", "(", "!", "restoring_GPRs_inline", ")", "{", "bool", "can_use_exit", "=", "info", "->", "first_fp_reg_save", "==", "<NUM_LIT>", ";", "rtx", "par", ";", "if", "(", "can_use_exit", ")", "rs6000_emit_stack_reset", "(", "info", ",", "sp_reg_rtx", ",", "frame_reg_rtx", ",", "sp_offset", ",", "can_use_exit", ")", ";", "elseemit_insn", "(", "gen_addsi3", "(", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ",", "sp_reg_rtx", ",", "GEN_INT", "(", "sp_offset", "-", "info", "->", "fp_size", ")", ")", ")", ";", "par", "=", "rs6000_make_savres_rtx", "(", "info", ",", "frame_reg_rtx", ",", "info", "->", "gp_save_offset", ",", "reg_mode", ",", "false", ",", "true", ",", "can_use_exit", ")", ";", "if", "(", "can_use_exit", ")", "{", "if", "(", "info", "->", "cr_save_p", ")", "rs6000_restore_saved_cr", "(", "gen_rtx_REG", "(", "SImode", ",", "<NUM_LIT>", ")", ",", "using_mtcr_multiple", ")", ";", "emit_jump_insn", "(", "par", ")", ";", "return", ";", "}", "elseemit_insn", "(", "par", ")", ";", "}", "else", "if", "(", "using_load_multiple", ")", "{", "rtvec", "p", ";", "p", "=", "rtvec_alloc", "(", "<NUM_LIT>", "-", "info", "->", "first_gp_reg_save", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<NUM_LIT>", "-", "info", "->", "first_gp_reg_save", ";", "i", "++", ")", "<FIXE>" ]

[ "spe_offset", "=", "<NUM_LIT>", ";", "}", "<BUGS>", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<NUM_LIT>", "-", "info", "->", "first_gp_reg_save", ";", "i", "++", ")", "if", "(", "rs6000_reg_live_or_pic_offset_p", "(", "info", "->", "first_gp_reg_save", "+", "i", ")", ")", "{", "rtx", "offset", ",", "addr", ",", "mem", ";", "<BUGE>", "<BUGS>", "gcc_assert", "(", "SPE_CONST_OFFSET_OK", "(", "spe_offset", "+", "reg_size", "*", "i", ")", ")", ";", "<BUGE>", "<BUGS>", "offset", "=", "GEN_INT", "(", "spe_offset", "+", "reg_size", "*", "i", ")", ";", "addr", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "frame_reg_rtx", ",", "offset", ")", ";", "mem", "=", "gen_rtx_MEM", "(", "V2SImode", ",", "addr", ")", ";", "<BUGE>", "<BUGS>", "emit_move_insn", "(", "gen_rtx_REG", "(", "reg_mode", ",", "info", "->", "first_gp_reg_save", "+", "i", ")", ",", "mem", ")", ";", "}", "<BUGE>", "}", "<BUGS>", "elsefor", "(", "i", "=", "<NUM_LIT>", ";", "i", "<NUM_LIT>", "-", "info", "->", "first_gp_reg_save", ";", "i", "++", ")", "if", "(", "rs6000_reg_live_or_pic_offset_p", "(", "info", "->", "first_gp_reg_save", "+", "i", ")", ")", "<BUGE>", "{", "rtx", "addr", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "frame_reg_rtx", ",", "GEN_INT", "(", "info", "->", "gp_save_offset" ]

LLVM

X86

CPP

stmt_completion

CPU

614,490

[ "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ")", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported operand mapping yet.", "<STR_LIT>", ")", ";" ]

[ "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "X86RegisterBankInfo", "::", "getSameOperandsMapping", "(", "const", "MachineInstr", "&", "MI", ",", "bool", "isFP", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "unsigned", "NumOperands", "=", "MI", ".", "getNumOperands", "(", ")", ";", "LLT", "Ty", "=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ";", "if", "(", "NumOperands", "!=", "<NUM_LIT>", "||", "(", "Ty", "!=", "MRI", ".", "getType", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", "||", "(", "Ty", "!=", "MRI", ".", "getType" ]

GCC

aarch64

CPP

next_suggestion

CPU

614,491

[ "}" ]

[ "vmlsl_high_n_s32", "(", "int64x2_t", "a", ",", "int32x4_t", "b", ",", "int32_t", "c", ")", "{", "int64x2_t", "result", ";", "_", "_", "asm__", "(", "<STR_LIT>", "smlsl2 %0.2d, %2.4s, %3.s[0]", "<STR_LIT>", ":", "<STR_LIT>", "=w", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "w", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT>", "w", "<STR_LIT>", "(", "c", ")", ":", ")", ";", "return", "result", ";" ]

GCC

c4x

MD

next_suggestion

DSP

614,492

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "clobber", "(", "match_scratch", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

mmix

CPP

stmt_completion

CPU

614,493

[ ")", ";" ]

[ "return", "ggc_cleared_alloc", "<", "machine_function", ">", "(" ]

LLVM

ARCompact

CPP

next_suggestion

MPU

614,494

[ "<STR_LIT>", "::", "<STR_LIT>", "OldBranchCode", "=", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ";" ]

[ "continue", ";", "}", "assert", "(", "I", "->", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "<STR_LIT>", "Invalid branch", "<STR_LIT>", ")", ";", "<STR_LIT>", "::", "<STR_LIT>", "BranchCode", "=", "static_cast", "<", "<STR_LIT>", "::", "<STR_LIT>", ">", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ")", ";", "if", "(", "BranchCode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "return", "true", ";", "}", "if", "(", "Cond", ".", "empty", "(", ")", ")", "{", "FBB", "=", "TBB", ";", "TBB", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ";", "Cond", ".", "push_back", "(", "MachineOperand", "::", "CreateImm", "(", "BranchCode", ")", ")", ";", "continue", ";", "}", "assert", "(", "Cond", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", ";", "assert", "(", "TBB", ")", ";", "if", "(", "TBB", "!=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getMBB", "(", ")", ")", "{", "return", "true", ";", "}" ]

GCC

rs6000

MD

stmt_completion

CPU

614,495

[ ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

loongarch

CPP

program_repair

CPU

614,496

[ "<FIXS>", "if", "(", "!", "ISA_HAS_LASX", "&&", "!", "ISA_HAS_LSX", ")", "<FIXE>" ]

[ "loongarch_expand_vec_perm_even_odd", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "i", ",", "odd", ",", "nelt", "=", "d", "->", "nelt", ";", "<BUGS>", "if", "(", "!", "ISA_HAS_LASX", ")", "<BUGE>", "return", "false", ";", "odd", "=", "d", "->", "perm", "[", "<NUM_LIT>", "]", ";" ]

LLVM

Lanai

CPP

stmt_completion

CPU

614,497

[ ")", "const", "override", "{" ]

[ "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", ",", "uint64_t", ",", "const", "MCRelaxableFragment", "*", ",", "const", "MCAsmLayout", "&" ]

GCC

i386

MD

program_repair

CPU

614,498

[ "<FIXS>", "(", "and", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")", ")", "<FIXE>" ]

[ "return", "ANY_QI_REG_P", "(", "op", ")", "}", ")", "(", "define_predicate", "<STR_LIT>", "<BUGS>", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "{", "return", "CONSTANT_P", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", "}", ")", "<BUGE>", "(", "define_special_predicate", "<STR_LIT>" ]

LLVM

X86

TD

stmt_completion

CPU

614,499

[ "<NUM_LIT>", ",", "<STR_LIT>", ">", ";" ]

[ "def", ":", "InstAlias", "<", "<STR_LIT>", ",", "(", "VCVTTSD2SIrr", "GR32", ":", "$", "dst", ",", "FR64", ":", "$", "src", ")", "," ]