Compiler_Type
stringclasses 2
values | Target
stringclasses 176
values | Programming Language
stringclasses 3
values | Task
stringclasses 4
values | Target_Type
stringclasses 7
values | Idx
int64 0
636k
| Ground_Truth
listlengths 0
2.32k
| Input
listlengths 1
1.02k
|
|---|---|---|---|---|---|---|---|
LLVM
|
ARM
|
TD
|
next_suggestion
|
CPU
| 614,600 |
[
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"addr",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";"
] |
[
"bits",
"<",
"<NUM_LIT>",
">",
"addr",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"addr",
"{",
"<NUM_LIT>",
"}",
";"
] |
LLVM
|
TOY
|
CPP
|
code_generation
|
CPU
| 614,601 |
[
"SDValue",
"TOYTargetLowering",
"::",
"LowerCall",
"(",
"TargetLowering",
"::",
"CallLoweringInfo",
"&",
"CLI",
",",
"SmallVectorImpl",
"<",
"SDValue",
">",
"&",
"InVals",
")",
"const",
"{",
"SelectionDAG",
"&",
"DAG",
"=",
"CLI",
".",
"DAG",
";",
"DebugLoc",
"&",
"dl",
"=",
"CLI",
".",
"DL",
";",
"SmallVector",
"<",
"ISD",
"::",
"OutputArg",
",",
"<NUM_LIT>",
">",
"&",
"Outs",
"=",
"CLI",
".",
"Outs",
";",
"SmallVector",
"<",
"SDValue",
",",
"<NUM_LIT>",
">",
"&",
"OutVals",
"=",
"CLI",
".",
"OutVals",
";",
"SmallVector",
"<",
"ISD",
"::",
"InputArg",
",",
"<NUM_LIT>",
">",
"&",
"Ins",
"=",
"CLI",
".",
"Ins",
";",
"SDValue",
"Chain",
"=",
"CLI",
".",
"Chain",
";",
"SDValue",
"Callee",
"=",
"CLI",
".",
"Callee",
";",
"bool",
"&",
"isTailCall",
"=",
"CLI",
".",
"IsTailCall",
";",
"CallingConv",
"::",
"ID",
"CallConv",
"=",
"CLI",
".",
"CallConv",
";",
"bool",
"isVarArg",
"=",
"CLI",
".",
"IsVarArg",
";",
"isTailCall",
"=",
"false",
";",
"SmallVector",
"<",
"CCValAssign",
",",
"<NUM_LIT>",
">",
"ArgLocs",
";",
"CCState",
"CCInfo",
"(",
"CallConv",
",",
"isVarArg",
",",
"DAG",
".",
"getMachineFunction",
"(",
")",
",",
"DAG",
".",
"getTarget",
"(",
")",
",",
"ArgLocs",
",",
"*",
"DAG",
".",
"getContext",
"(",
")",
")",
";",
"CCInfo",
".",
"AnalyzeCallOperands",
"(",
"Outs",
",",
"CC_TOY",
")",
";",
"SmallVector",
"<",
"std",
"::",
"pair",
"<",
"unsigned",
",",
"SDValue",
">",
",",
"<NUM_LIT>",
">",
"RegsToPass",
";",
"SmallVector",
"<",
"SDValue",
",",
"<NUM_LIT>",
">",
"MemOpChains",
";",
"for",
"(",
"unsigned",
"i",
"=",
"<NUM_LIT>",
",",
"e",
"=",
"ArgLocs",
".",
"size",
"(",
")",
";",
"i",
"!=",
"e",
";",
"++",
"i",
")",
"{",
"CCValAssign",
"&",
"VA",
"=",
"ArgLocs",
"[",
"i",
"]",
";",
"SDValue",
"Arg",
"=",
"OutVals",
"[",
"i",
"]",
";",
"ISD",
"::",
"ArgFlagsTy",
"Flags",
"=",
"Outs",
"[",
"i",
"]",
".",
"Flags",
";",
"if",
"(",
"Flags",
".",
"isByVal",
"(",
")",
")",
"llvm_unreachable",
"(",
"<STR_LIT>",
"structures passed by value are not supported yet",
"<STR_LIT>",
")",
";",
"if",
"(",
"VA",
".",
"isRegLoc",
"(",
")",
")",
"{",
"RegsToPass",
".",
"push_back",
"(",
"std",
"::",
"make_pair",
"(",
"VA",
".",
"getLocReg",
"(",
")",
",",
"Arg",
")",
")",
";",
"continue",
";",
"}",
"assert",
"(",
"VA",
".",
"isMemLoc",
"(",
")",
")",
";",
"SDValue",
"StackPtr",
"=",
"DAG",
".",
"getRegister",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"MVT",
"::",
"i32",
")",
";",
"SDValue",
"PtrOff",
"=",
"DAG",
".",
"getIntPtrConstant",
"(",
"VA",
".",
"getLocMemOffset",
"(",
")",
")",
";",
"PtrOff",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"ADD",
",",
"dl",
",",
"MVT",
"::",
"i32",
",",
"StackPtr",
",",
"PtrOff",
")",
";",
"MemOpChains",
".",
"push_back",
"(",
"DAG",
".",
"getStore",
"(",
"Chain",
",",
"dl",
",",
"Arg",
",",
"PtrOff",
",",
"MachinePointerInfo",
"(",
")",
",",
"false",
",",
"false",
",",
"<NUM_LIT>",
")",
")",
";",
"}",
"if",
"(",
"!",
"MemOpChains",
".",
"empty",
"(",
")",
")",
"Chain",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"TokenFactor",
",",
"dl",
",",
"MVT",
"::",
"Other",
",",
"&",
"MemOpChains",
"[",
"<NUM_LIT>",
"]",
",",
"MemOpChains",
".",
"size",
"(",
")",
")",
";",
"SDValue",
"InFlag",
";",
"for",
"(",
"unsigned",
"i",
"=",
"<NUM_LIT>",
",",
"e",
"=",
"RegsToPass",
".",
"size",
"(",
")",
";",
"i",
"!=",
"e",
";",
"++",
"i",
")",
"{",
"unsigned",
"Reg",
"=",
"RegsToPass",
"[",
"i",
"]",
".",
"first",
";",
"Chain",
"=",
"DAG",
".",
"getCopyToReg",
"(",
"Chain",
",",
"dl",
",",
"Reg",
",",
"RegsToPass",
"[",
"i",
"]",
".",
"second",
",",
"InFlag",
")",
";",
"InFlag",
"=",
"Chain",
".",
"getValue",
"(",
"<NUM_LIT>",
")",
";",
"}",
"if",
"(",
"GlobalAddressSDNode",
"*",
"G",
"=",
"dyn_cast",
"<",
"GlobalAddressSDNode",
">",
"(",
"Callee",
")",
")",
"Callee",
"=",
"DAG",
".",
"getTargetGlobalAddress",
"(",
"G",
"->",
"getGlobal",
"(",
")",
",",
"dl",
",",
"MVT",
"::",
"i32",
")",
";",
"else",
"if",
"(",
"ExternalSymbolSDNode",
"*",
"E",
"=",
"dyn_cast",
"<",
"ExternalSymbolSDNode",
">",
"(",
"Callee",
")",
")",
"Callee",
"=",
"DAG",
".",
"getTargetExternalSymbol",
"(",
"E",
"->",
"getSymbol",
"(",
")",
",",
"MVT",
"::",
"i32",
")",
";",
"SDVTList",
"NodeTys",
"=",
"DAG",
".",
"getVTList",
"(",
"MVT",
"::",
"Other",
",",
"MVT",
"::",
"Glue",
")",
";",
"SmallVector",
"<",
"SDValue",
",",
"<NUM_LIT>",
">",
"Ops",
";",
"Ops",
".",
"push_back",
"(",
"Chain",
")",
";",
"Ops",
".",
"push_back",
"(",
"Callee",
")",
";",
"for",
"(",
"unsigned",
"i",
"=",
"<NUM_LIT>",
",",
"e",
"=",
"RegsToPass",
".",
"size",
"(",
")",
";",
"i",
"!=",
"e",
";",
"++",
"i",
")",
"{",
"unsigned",
"Reg",
"=",
"RegsToPass",
"[",
"i",
"]",
".",
"first",
";",
"Ops",
".",
"push_back",
"(",
"DAG",
".",
"getRegister",
"(",
"Reg",
",",
"RegsToPass",
"[",
"i",
"]",
".",
"second",
".",
"getValueType",
"(",
")",
")",
")",
";",
"}",
"if",
"(",
"InFlag",
".",
"getNode",
"(",
")",
")",
"Ops",
".",
"push_back",
"(",
"InFlag",
")",
";",
"Chain",
"=",
"DAG",
".",
"getNode",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"dl",
",",
"NodeTys",
",",
"&",
"Ops",
"[",
"<NUM_LIT>",
"]",
",",
"Ops",
".",
"size",
"(",
")",
")",
";",
"InFlag",
"=",
"Chain",
".",
"getValue",
"(",
"<NUM_LIT>",
")",
";",
"SmallVector",
"<",
"CCValAssign",
",",
"<NUM_LIT>",
">",
"RVLocs",
";",
"CCState",
"RVInfo",
"(",
"CallConv",
",",
"isVarArg",
",",
"DAG",
".",
"getMachineFunction",
"(",
")",
",",
"DAG",
".",
"getTarget",
"(",
")",
",",
"RVLocs",
",",
"*",
"DAG",
".",
"getContext",
"(",
")",
")",
";",
"RVInfo",
".",
"AnalyzeCallResult",
"(",
"Ins",
",",
"RetCC_TOY",
")",
";",
"for",
"(",
"unsigned",
"i",
"=",
"<NUM_LIT>",
";",
"i",
"!=",
"RVLocs",
".",
"size",
"(",
")",
";",
"++",
"i",
")",
"{",
"unsigned",
"Reg",
"=",
"RVLocs",
"[",
"i",
"]",
".",
"getLocReg",
"(",
")",
";",
"Chain",
"=",
"DAG",
".",
"getCopyFromReg",
"(",
"Chain",
",",
"dl",
",",
"Reg",
",",
"RVLocs",
"[",
"i",
"]",
".",
"getValVT",
"(",
")",
",",
"InFlag",
")",
".",
"getValue",
"(",
"<NUM_LIT>",
")",
";",
"InFlag",
"=",
"Chain",
".",
"getValue",
"(",
"<NUM_LIT>",
")",
";",
"InVals",
".",
"push_back",
"(",
"Chain",
".",
"getValue",
"(",
"<NUM_LIT>",
")",
")",
";",
"}",
"return",
"Chain",
";",
"}"
] |
[
"This",
"hook",
"must",
"be",
"implemented",
"to",
"lower",
"calls",
"into",
"the",
"specified",
"DAG",
"."
] |
LLVM
|
X86
|
CPP
|
stmt_completion
|
CPU
| 614,602 |
[
";"
] |
[
"case",
"X86",
"::",
"COND_P",
":",
"case",
"X86",
"::",
"COND_A",
":",
"case",
"X86",
"::",
"COND_AE",
":",
"case",
"X86",
"::",
"COND_NE",
":",
"case",
"X86",
"::",
"COND_NP",
":",
"return",
"true"
] |
LLVM
|
Sparc
|
CPP
|
next_suggestion
|
CPU
| 614,603 |
[
"return",
"Mem",
".",
"Off",
";"
] |
[
"const",
"MCExpr",
"*",
"getMemOff",
"(",
")",
"const",
"{",
"assert",
"(",
"(",
"Kind",
"==",
"k_MemoryImm",
")",
"&&",
"<STR_LIT>",
"Invalid access!",
"<STR_LIT>",
")",
";"
] |
LLVM
|
AArch64
|
CPP
|
stmt_completion
|
CPU
| 614,604 |
[
"const",
"{"
] |
[
"bool",
"hasV8_5aOps",
"(",
")"
] |
LLVM
|
SPIRV
|
CPP
|
stmt_completion
|
Virtual ISA
| 614,605 |
[
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
";"
] |
[
"const",
"<STR_LIT>",
"::",
"<STR_LIT>",
"*",
"Builtin",
"=",
"Call",
"->",
"Builtin",
";",
"<STR_LIT>",
"::",
"<STR_LIT>",
"::",
"BuiltIn",
"Value",
"=",
"<STR_LIT>",
"::",
"<STR_LIT>",
"(",
"Builtin",
"->",
"Name",
",",
"Builtin",
"->",
"Set",
")",
"->",
"Value",
";",
"assert",
"(",
"Call",
"->",
"ReturnType",
"->",
"getOpcode",
"(",
")",
"=="
] |
GCC
|
ia64
|
CPP
|
program_repair
|
CPU
| 614,606 |
[
"<FIXS>",
"int",
"src_regno",
",",
"dest_regno",
";",
"<FIXE>",
"<FIXS>",
"if",
"(",
"GET_CODE",
"(",
"src",
")",
"==",
"UNSPEC_VOLATILE",
"&&",
"XINT",
"(",
"src",
",",
"<NUM_LIT>",
")",
"==",
"<NUM_LIT>",
"&&",
"GET_CODE",
"(",
"dest",
")",
"==",
"REG",
")",
"<FIXE>",
"<FIXS>",
"dest_regno",
"=",
"REGNO",
"(",
"dest",
")",
";",
"if",
"(",
"dest_regno",
"!=",
"current_frame_info",
".",
"reg_save_ar_pfs",
")",
"abort",
"(",
")",
";",
"<FIXE>",
"<FIXS>",
"ia64_dbx_register_number",
"(",
"dest_regno",
")",
")",
";",
"<FIXE>",
"<FIXS>",
"<FIXE>"
] |
[
"{",
"rtx",
"src",
"=",
"SET_SRC",
"(",
"pat",
")",
";",
"rtx",
"dest",
"=",
"SET_DEST",
"(",
"pat",
")",
";",
"<BUGS>",
"static",
"rtx",
"frame_reg",
"=",
"NULL_RTX",
";",
"static",
"int",
"frame_size",
"=",
"<NUM_LIT>",
";",
"<BUGE>",
"<BUGS>",
"if",
"(",
"GET_CODE",
"(",
"src",
")",
"==",
"UNSPEC_VOLATILE",
"&&",
"XINT",
"(",
"src",
",",
"<NUM_LIT>",
")",
"==",
"<NUM_LIT>",
"&&",
"GET_CODE",
"(",
"dest",
")",
"==",
"REG",
"&&",
"GR_REGNO_P",
"(",
"REGNO",
"(",
"dest",
")",
")",
")",
"<BUGE>",
"{",
"<BUGS>",
"<BUGE>",
"fprintf",
"(",
"asm_out_file",
",",
"<STR_LIT>",
"\\t.save ar.pfs, r%d\\n",
"<STR_LIT>",
",",
"<BUGS>",
"REGNO",
"(",
"dest",
")",
"+",
"ia64_input_regs",
")",
";",
"<BUGE>",
"return",
"<NUM_LIT>",
";",
"}",
"<BUGS>",
"<BUGE>",
"if",
"(",
"GET_CODE",
"(",
"dest",
")",
"==",
"REG",
"&&",
"REGNO",
"(",
"dest",
")",
"==",
"STACK_POINTER_REGNUM",
")",
"{",
"if",
"(",
"GET_CODE",
"(",
"src",
")",
"==",
"PLUS",
")"
] |
LLVM
|
AArch64
|
TD
|
next_suggestion
|
CPU
| 614,607 |
[
"}"
] |
[
"def",
"A64FXWrite_FMAXVVS",
":",
"SchedWriteRes",
"<",
"[",
"A64FXGI03",
"]",
">",
"{",
"let",
"Latency",
"=",
"<NUM_LIT>",
";"
] |
GCC
|
i386
|
MD
|
stmt_completion
|
CPU
| 614,608 |
[
")"
] |
[
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>"
] |
GCC
|
mips
|
MD
|
next_suggestion
|
CPU
| 614,609 |
[
"<STR_LIT>",
")"
] |
[
"(",
"define_insn_reservation",
"<STR_LIT>",
"<NUM_LIT>",
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")"
] |
LLVM
|
ARM
|
CPP
|
stmt_completion
|
CPU
| 614,610 |
[
"MOVrx",
":"
] |
[
"if",
"(",
"Opcode",
"==",
"ARM",
"::",
"MOVsrl_flag",
"||",
"Opcode",
"==",
"ARM",
"::",
"MOVsra_flag",
")",
"Binary",
"|=",
"<NUM_LIT>",
"<<",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"Binary",
"|=",
"getMachineOpValue",
"(",
"MI",
",",
"<NUM_LIT>",
")",
"<<",
"<STR_LIT>",
"::",
"<STR_LIT>",
";",
"switch",
"(",
"Opcode",
")",
"{",
"default",
":",
"break",
";",
"case",
"ARM",
"::"
] |
LLVM
|
AArch64
|
CPP
|
next_suggestion
|
CPU
| 614,611 |
[
"}"
] |
[
"if",
"(",
"!",
"A64Imms",
"::",
"isLogicalImmBits",
"(",
"RegWidth",
",",
"Bits",
",",
"Imm",
")",
")",
"return",
"MCDisassembler",
"::",
"Fail",
";",
"Inst",
".",
"addOperand",
"(",
"MCOperand",
"::",
"CreateImm",
"(",
"Bits",
")",
")",
";",
"return",
"MCDisassembler",
"::",
"Success",
";"
] |
GCC
|
or1k
|
CPP
|
next_suggestion
|
CPU
| 614,612 |
[
"}"
] |
[
"rtx",
"call",
",",
"use",
"=",
"NULL",
";",
"if",
"(",
"flag_pic",
"&&",
"GET_CODE",
"(",
"XEXP",
"(",
"fnaddr",
",",
"<NUM_LIT>",
")",
")",
"==",
"SYMBOL_REF",
"&&",
"!",
"SYMBOL_REF_LOCAL_P",
"(",
"XEXP",
"(",
"fnaddr",
",",
"<NUM_LIT>",
")",
")",
")",
"{",
"crtl",
"->",
"uses_pic_offset_table",
"=",
"<NUM_LIT>",
";",
"rtx",
"hard_pic",
"=",
"gen_rtx_REG",
"(",
"Pmode",
",",
"REAL_PIC_OFFSET_TABLE_REGNUM",
")",
";",
"emit_move_insn",
"(",
"hard_pic",
",",
"pic_offset_table_rtx",
")",
";",
"use_reg",
"(",
"&",
"use",
",",
"hard_pic",
")",
";"
] |
LLVM
|
Hexagon
|
CPP
|
stmt_completion
|
DSP
| 614,613 |
[
"UA",
":",
"PUs",
")",
"{"
] |
[
"return",
"PhiDefs",
".",
"count",
"(",
"DA",
".",
"Id",
")",
";",
"}",
";",
"for",
"(",
"auto",
"UI",
"=",
"RealUses",
".",
"begin",
"(",
")",
",",
"UE",
"=",
"RealUses",
".",
"end",
"(",
")",
";",
"UI",
"!=",
"UE",
";",
")",
"{",
"NodeRefSet",
"&",
"Uses",
"=",
"UI",
"->",
"second",
";",
"for",
"(",
"auto",
"I",
"=",
"Uses",
".",
"begin",
"(",
")",
",",
"E",
"=",
"Uses",
".",
"end",
"(",
")",
";",
"I",
"!=",
"E",
";",
")",
"{",
"auto",
"UA",
"=",
"DFG",
".",
"addr",
"<",
"UseNode",
"*",
">",
"(",
"I",
"->",
"first",
")",
";",
"assert",
"(",
"(",
"UA",
".",
"Addr",
"->",
"getFlags",
"(",
")",
"&",
"NodeAttrs",
"::",
"Undef",
")",
"==",
"<NUM_LIT>",
")",
";",
"RegisterRef",
"R",
"(",
"UI",
"->",
"first",
",",
"I",
"->",
"second",
")",
";",
"NodeList",
"RDs",
"=",
"getAllReachingDefs",
"(",
"R",
",",
"UA",
")",
";",
"I",
"=",
"any_of",
"(",
"RDs",
",",
"InPhiDefs",
")",
"?",
"std",
"::",
"next",
"(",
"I",
")",
":",
"Uses",
".",
"erase",
"(",
"I",
")",
";",
"}",
"UI",
"=",
"Uses",
".",
"empty",
"(",
")",
"?",
"RealUses",
".",
"erase",
"(",
"UI",
")",
":",
"std",
"::",
"next",
"(",
"UI",
")",
";",
"}",
"if",
"(",
"!",
"RealUses",
".",
"empty",
"(",
")",
")",
"PhiUQ",
".",
"push_back",
"(",
"PhiA",
".",
"Id",
")",
";",
"NodeSet",
"SeenUses",
";",
"for",
"(",
"auto",
"I",
":",
"PhiRefs",
")",
"{",
"if",
"(",
"!",
"DFG",
".",
"IsRef",
"<",
"NodeAttrs",
"::",
"Use",
">",
"(",
"I",
")",
"||",
"SeenUses",
".",
"count",
"(",
"I",
".",
"Id",
")",
")",
"continue",
";",
"NodeAddr",
"<",
"PhiUseNode",
"*",
">",
"PUA",
"=",
"I",
";",
"if",
"(",
"PUA",
".",
"Addr",
"->",
"getReachingDef",
"(",
")",
"==",
"<NUM_LIT>",
")",
"continue",
";",
"RegisterRef",
"UR",
"=",
"PUA",
".",
"Addr",
"->",
"getRegRef",
"(",
"DFG",
")",
";",
"NodeList",
"Ds",
"=",
"getAllReachingDefs",
"(",
"UR",
",",
"PUA",
",",
"true",
",",
"false",
",",
"NoRegs",
")",
";",
"RegisterAggr",
"DefRRs",
"(",
"PRI",
")",
";",
"for",
"(",
"NodeAddr",
"<",
"DefNode",
"*",
">",
"D",
":",
"Ds",
")",
"{",
"if",
"(",
"D",
".",
"Addr",
"->",
"getFlags",
"(",
")",
"&",
"NodeAttrs",
"::",
"PhiRef",
")",
"{",
"NodeId",
"RP",
"=",
"D",
".",
"Addr",
"->",
"getOwner",
"(",
"DFG",
")",
".",
"Id",
";",
"std",
"::",
"map",
"<",
"NodeId",
",",
"RegisterAggr",
">",
"&",
"M",
"=",
"PhiUp",
"[",
"PUA",
".",
"Id",
"]",
";",
"auto",
"F",
"=",
"M",
".",
"find",
"(",
"RP",
")",
";",
"if",
"(",
"F",
"==",
"M",
".",
"end",
"(",
")",
")",
"M",
".",
"insert",
"(",
"std",
"::",
"make_pair",
"(",
"RP",
",",
"DefRRs",
")",
")",
";",
"else",
"F",
"->",
"second",
".",
"insert",
"(",
"DefRRs",
")",
";",
"}",
"DefRRs",
".",
"insert",
"(",
"D",
".",
"Addr",
"->",
"getRegRef",
"(",
"DFG",
")",
")",
";",
"}",
"for",
"(",
"NodeAddr",
"<",
"PhiUseNode",
"*",
">",
"T",
":",
"DFG",
".",
"getRelatedRefs",
"(",
"PhiA",
",",
"PUA",
")",
")",
"SeenUses",
".",
"insert",
"(",
"T",
".",
"Id",
")",
";",
"}",
"}",
"if",
"(",
"Trace",
")",
"{",
"dbgs",
"(",
")",
"<<",
"<STR_LIT>",
"Phi-up-to-phi map with intervening defs:\\n",
"<STR_LIT>",
";",
"for",
"(",
"auto",
"I",
":",
"PhiUp",
")",
"{",
"dbgs",
"(",
")",
"<<",
"<STR_LIT>",
"phi ",
"<STR_LIT>",
"<<",
"Print",
"<",
"NodeId",
">",
"(",
"I",
".",
"first",
",",
"DFG",
")",
"<<",
"<STR_LIT>",
" -> {",
"<STR_LIT>",
";",
"for",
"(",
"auto",
"R",
":",
"I",
".",
"second",
")",
"dbgs",
"(",
")",
"<<",
"'",
"'",
"<<",
"Print",
"<",
"NodeId",
">",
"(",
"R",
".",
"first",
",",
"DFG",
")",
"<<",
"Print",
"<",
"RegisterAggr",
">",
"(",
"R",
".",
"second",
",",
"DFG",
")",
";",
"dbgs",
"(",
")",
"<<",
"<STR_LIT>",
" }\\n",
"<STR_LIT>",
";",
"}",
"}",
"for",
"(",
"unsigned",
"i",
"=",
"<NUM_LIT>",
";",
"i",
"<",
"PhiUQ",
".",
"size",
"(",
")",
";",
"++",
"i",
")",
"{",
"auto",
"PA",
"=",
"DFG",
".",
"addr",
"<",
"PhiNode",
"*",
">",
"(",
"PhiUQ",
"[",
"i",
"]",
")",
";",
"NodeList",
"PUs",
"=",
"PA",
".",
"Addr",
"->",
"members_if",
"(",
"DFG",
".",
"IsRef",
"<",
"NodeAttrs",
"::",
"Use",
">",
",",
"DFG",
")",
";",
"RefMap",
"&",
"RUM",
"=",
"RealUseMap",
"[",
"PA",
".",
"Id",
"]",
";",
"for",
"(",
"NodeAddr",
"<",
"UseNode",
"*",
">"
] |
GCC
|
i386
|
MD
|
stmt_completion
|
CPU
| 614,614 |
[
")",
")",
")",
")",
"]"
] |
[
"(",
"any_truncate",
":",
"V4QI",
"(",
"match_operand",
":",
"VI4_128_8_256",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
"(",
"vec_select",
":",
"V4QI",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"parallel",
"[",
"(",
"const_int",
"<NUM_LIT>",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
"]",
")",
")",
"(",
"match_operand",
":",
"QI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
"(",
"vec_select",
":",
"V12QI",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"parallel",
"[",
"(",
"const_int",
"<NUM_LIT>",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
"(",
"const_int",
"<NUM_LIT>",
")",
"]"
] |
LLVM
|
SystemZ
|
TD
|
stmt_completion
|
CPU
| 614,615 |
[
"}",
";"
] |
[
"field",
"bits",
"<",
"<NUM_LIT>",
">",
"Inst",
";",
"field",
"bits",
"<",
"<NUM_LIT>",
">",
"SoftFail",
"=",
"<NUM_LIT>",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"R1",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"I2",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"op",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>"
] |
GCC
|
msp430
|
CPP
|
code_generation
|
MPU
| 614,616 |
[
"static",
"bool",
"use_32bit_hwmult",
"(",
"void",
")",
"{",
"static",
"const",
"char",
"*",
"cached_match",
"=",
"NULL",
";",
"static",
"bool",
"cached_result",
";",
"if",
"(",
"msp430_hwmult_type",
"==",
"MSP430_HWMULT_LARGE",
")",
"return",
"true",
";",
"if",
"(",
"target_mcu",
"==",
"NULL",
"||",
"msp430_hwmult_type",
"!=",
"MSP430_HWMULT_AUTO",
")",
"return",
"false",
";",
"if",
"(",
"target_mcu",
"==",
"cached_match",
")",
"return",
"cached_result",
";",
"cached_match",
"=",
"target_mcu",
";",
"msp430_extract_mcu_data",
"(",
"target_mcu",
")",
";",
"if",
"(",
"extracted_mcu_data",
".",
"name",
"!=",
"NULL",
")",
"return",
"cached_result",
"=",
"extracted_mcu_data",
".",
"hwmpy",
"==",
"<NUM_LIT>",
";",
"return",
"cached_result",
"=",
"false",
";",
"}"
] |
[
"Returns",
"true",
"if",
"the",
"current",
"MCU",
"has",
"a",
"second",
"generation",
"32-bit",
"hardware",
"multiplier",
"."
] |
LLVM
|
ARM64
|
TD
|
next_suggestion
|
CPU
| 614,617 |
[
"}"
] |
[
"def",
"v1i64_indexed",
":",
"BaseSIMDIndexedTied",
"<",
"<NUM_LIT>",
",",
"U",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
",",
"opc",
",",
"FPR64Op",
",",
"FPR32Op",
",",
"V128",
",",
"VectorIndexS",
",",
"asm",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"[",
"(",
"set",
"(",
"i64",
"FPR64Op",
":",
"$",
"dst",
")",
",",
"(",
"Accum",
"(",
"i64",
"FPR64Op",
":",
"$",
"Rd",
")",
",",
"(",
"i64",
"(",
"int_arm64_neon_sqdmulls_scalar",
"(",
"i32",
"FPR32Op",
":",
"$",
"Rn",
")",
",",
"(",
"i32",
"(",
"vector_extract",
"(",
"v4i32",
"V128",
":",
"$",
"Rm",
")",
",",
"VectorIndexS",
":",
"$",
"idx",
")",
")",
")",
")",
")",
")",
"]",
">",
"{",
"bits",
"<",
"<NUM_LIT>",
">",
"idx",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"idx",
"{",
"<NUM_LIT>",
"}",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"idx",
"{",
"<NUM_LIT>",
"}",
";"
] |
LLVM
|
R600
|
CPP
|
next_suggestion
|
GPU
| 614,618 |
[
"}"
] |
[
"MachineInstr",
"*",
"MI",
"=",
"MBB",
"->",
"getParent",
"(",
")",
"->",
"CreateMachineInstr",
"(",
"TII",
"->",
"get",
"(",
"NewOpcode",
")",
",",
"DL",
")",
";",
"MBB",
"->",
"push_back",
"(",
"MI",
")",
";",
"SHOWNEWINSTR",
"(",
"MI",
")",
";"
] |
GCC
|
m88k
|
CPP
|
program_repair
|
MPU
| 614,619 |
[
"<FIXS>",
"int",
"code",
";",
"<FIXE>"
] |
[
"print_operand",
"(",
"file",
",",
"x",
",",
"code",
")",
"FILE",
"*",
"file",
";",
"rtx",
"x",
";",
"<BUGS>",
"char",
"code",
";",
"<BUGE>",
"{",
"enum",
"rtx_code",
"xc",
"=",
"(",
"x",
"?",
"GET_CODE",
"(",
"x",
")",
":",
"UNKNOWN",
")",
";",
"register",
"int",
"value",
"=",
"(",
"xc",
"==",
"CONST_INT",
"?",
"INTVAL",
"(",
"x",
")",
":",
"<NUM_LIT>",
")",
";"
] |
LLVM
|
PowerPC
|
CPP
|
stmt_completion
|
CPU
| 614,620 |
[
";"
] |
[
"if",
"(",
"IsLittleEndian",
")",
"{",
"uint64_t",
"Swapped",
"=",
"(",
"Bits",
"<<",
"<NUM_LIT>",
")",
"|",
"(",
"Bits",
">>",
"<NUM_LIT>",
")",
";",
"support",
"::",
"endian",
"::",
"Writer",
"<",
"support",
"::",
"little",
">",
"(",
"OS",
")",
".",
"write",
"<",
"uint64_t",
">",
"(",
"Swapped",
")",
";",
"}",
"else",
"{",
"support",
"::",
"endian",
"::",
"Writer",
"<",
"support",
"::",
"big",
">",
"(",
"OS",
")",
".",
"write",
"<",
"uint64_t",
">",
"(",
"Bits",
")",
";",
"}",
"break",
";",
"default",
":",
"llvm_unreachable",
"(",
"<STR_LIT>",
"Invalid instruction size",
"<STR_LIT>",
")"
] |
LLVM
|
TPC
|
TD
|
next_suggestion
|
Virtual ISA
| 614,621 |
[
"let",
"OutOfSlotData",
"=",
"<NUM_LIT>",
";"
] |
[
"bits",
"<",
"<NUM_LIT>",
">",
"src",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"optype",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"sw",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"pred",
";",
"let",
"Dest",
"=",
"dest",
";",
"let",
"SrcA",
"=",
"src",
";",
"let",
"SrcExtra",
"=",
"{",
"<NUM_LIT>",
",",
"optype",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
",",
"<NUM_LIT>",
"}",
";",
"let",
"Switches",
"=",
"sw",
";",
"let",
"PredAddress",
"=",
"pred",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";",
"let",
"VectorPred",
"=",
"!",
"eq",
"(",
"!",
"cast",
"<",
"string",
">",
"(",
"Pred",
")",
",",
"<STR_LIT>",
")",
";",
"let",
"PredPolarity",
"=",
"pred",
"{",
"<NUM_LIT>",
"}",
";",
"let",
"HasImm",
"=",
"<NUM_LIT>",
";",
"let",
"immOpNum",
"=",
"<NUM_LIT>",
";"
] |
LLVM
|
Hexagon
|
TD
|
next_suggestion
|
DSP
| 614,622 |
[
"}"
] |
[
"def",
"A4_vcmphgtui",
":",
"HInst",
"<",
"(",
"outs",
"PredRegs",
":",
"$",
"Pd4",
")",
",",
"(",
"ins",
"DoubleRegs",
":",
"$",
"Rss32",
",",
"u7_0Imm",
":",
"$",
"Ii",
")",
",",
"<STR_LIT>",
",",
"tc_643b4717",
",",
"TypeALU64",
">",
",",
"Enc_3680c2",
"{",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";"
] |
LLVM
|
Hexagon
|
TD
|
next_suggestion
|
DSP
| 614,623 |
[
"let",
"opExtendable",
"=",
"<NUM_LIT>",
";"
] |
[
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"isPredicated",
"=",
"<NUM_LIT>",
";",
"let",
"addrMode",
"=",
"BaseImmOffset",
";",
"let",
"accessSize",
"=",
"DoubleWordAccess",
";",
"let",
"isPredicatedNew",
"=",
"<NUM_LIT>",
";",
"let",
"mayLoad",
"=",
"<NUM_LIT>",
";",
"let",
"CextOpcode",
"=",
"<STR_LIT>",
";",
"let",
"BaseOpcode",
"=",
"<STR_LIT>",
";",
"let",
"isExtendable",
"=",
"<NUM_LIT>",
";"
] |
GCC
|
visium
|
CPP
|
stmt_completion
|
Virtual ISA
| 614,624 |
[
"operands",
"[",
"<NUM_LIT>",
"]",
"=",
"force_reg",
"(",
"mode",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
";"
] |
[
"void",
"prepare_move_operands",
"(",
"rtx",
"*",
"operands",
",",
"machine_mode",
"mode",
")",
"{",
"if",
"(",
"GET_CODE",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
"==",
"MEM",
"&&",
"!",
"reg_or_0_operand",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"mode",
")",
")"
] |
GCC
|
mips
|
MD
|
next_suggestion
|
CPU
| 614,625 |
[
"}"
] |
[
"(",
"unspec",
":",
"CCDSP",
"[",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"match_dup",
"<NUM_LIT>",
")",
"]",
"UNSPEC_EXTR_W",
")",
")",
"]",
"<STR_LIT>",
"{",
"if",
"(",
"which_alternative",
"=",
"=",
"<NUM_LIT>",
")",
"{",
"if",
"(",
"INTVAL",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
"&",
"~",
"(",
"unsigned",
"HOST_WIDE_INT",
")",
"<NUM_LIT>",
")",
"operands",
"[",
"<NUM_LIT>",
"]",
"=",
"GEN_INT",
"(",
"INTVAL",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
"&",
"<NUM_LIT>",
")",
"return",
"<STR_LIT>"
] |
LLVM
|
ARM64
|
TD
|
next_suggestion
|
CPU
| 614,626 |
[
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"U",
";"
] |
[
"class",
"BaseSIMDMixedTwoVector",
"<",
"bit",
"Q",
",",
"bit",
"U",
",",
"bits",
"<",
"<NUM_LIT>",
">",
"size",
",",
"bits",
"<",
"<NUM_LIT>",
">",
"opcode",
",",
"RegisterOperand",
"inreg",
",",
"RegisterOperand",
"outreg",
",",
"string",
"asm",
",",
"string",
"outkind",
",",
"string",
"inkind",
",",
"list",
"<",
"dag",
">",
"pattern",
">",
":",
"I",
"<",
"(",
"outs",
"outreg",
":",
"$",
"Rd",
")",
",",
"(",
"ins",
"inreg",
":",
"$",
"Rn",
")",
",",
"asm",
",",
"<STR_LIT>",
"#",
"outkind",
"#",
"<STR_LIT>",
"#",
"inkind",
"#",
"<STR_LIT>",
"#",
"outkind",
"#",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"pattern",
">",
",",
"Sched",
"<",
"[",
"WriteV",
"]",
">",
"{",
"bits",
"<",
"<NUM_LIT>",
">",
"Rd",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"Rn",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"Q",
";"
] |
LLVM
|
TPC
|
TD
|
stmt_completion
|
Virtual ISA
| 614,627 |
[
"}",
"=",
"ThirdImmOp",
";"
] |
[
"let",
"Size",
"=",
"<NUM_LIT>",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"Opcode",
"=",
"opc",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"OType",
"=",
"OpType",
".",
"INT32",
";",
"bit",
"HasImm",
"=",
"<NUM_LIT>",
";",
"bit",
"IsPredicated",
"=",
"<NUM_LIT>",
";",
"bit",
"OutOfSlotData",
"=",
"<NUM_LIT>",
";",
"bit",
"HasCompositeImm",
"=",
"<NUM_LIT>",
";",
"SlotType",
"Slot",
"=",
"slot",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"Inst",
";",
"field",
"bits",
"<",
"<NUM_LIT>",
">",
"SoftFail",
"=",
"<NUM_LIT>",
";",
"let",
"TSFlags",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Slot",
".",
"Value",
";",
"let",
"TSFlags",
"{",
"<NUM_LIT>",
"}",
"=",
"HasImm",
";",
"let",
"TSFlags",
"{",
"<NUM_LIT>",
"}",
"=",
"IsPredicated",
";",
"let",
"TSFlags",
"{",
"<NUM_LIT>",
"}",
"=",
"OutOfSlotData",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"hasImmField",
"=",
"<NUM_LIT>",
";",
"let",
"TSFlags",
"{",
"<NUM_LIT>",
"}",
"=",
"hasImmField",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"startBit",
"=",
"<NUM_LIT>",
";",
"let",
"TSFlags",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"startBit",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"endBit",
"=",
"<NUM_LIT>",
";",
"let",
"TSFlags",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"endBit",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"immOpNum",
"=",
"<NUM_LIT>",
";",
"let",
"TSFlags",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"immOpNum",
";",
"let",
"TSFlags",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"opc",
";",
"let",
"TSFlags",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"OType",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"ImmOpCount",
"=",
"<NUM_LIT>",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"SecondImmOp",
"=",
"<NUM_LIT>",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"ThirdImmOp",
"=",
"<NUM_LIT>",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"FirstImmBits",
"=",
"<NUM_LIT>",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"SecondImmBits",
"=",
"<NUM_LIT>",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"ThirdImmBits",
"=",
"<NUM_LIT>",
";",
"let",
"TSFlags",
"{",
"<NUM_LIT>",
"}",
"=",
"HasCompositeImm",
";",
"let",
"TSFlags",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"ImmOpCount",
";",
"let",
"TSFlags",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"SecondImmOp",
";",
"let",
"TSFlags",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>"
] |
LLVM
|
X86
|
CPP
|
stmt_completion
|
CPU
| 614,628 |
[
"<STR_LIT>",
"subreg64",
"<STR_LIT>",
")",
";"
] |
[
"void",
"printlea64_32mem",
"(",
"const",
"MachineInstr",
"*",
"MI",
",",
"unsigned",
"OpNo",
")",
"{",
"printLeaMemReference",
"(",
"MI",
",",
"OpNo",
","
] |
LLVM
|
Hexagon
|
TD
|
next_suggestion
|
DSP
| 614,629 |
[
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Rdd32",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";"
] |
[
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Rss32",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"Rt32",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"Rt32",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";",
"bits",
"<",
"<NUM_LIT>",
">",
"Rdd32",
";"
] |
LLVM
|
AArch64
|
CPP
|
stmt_completion
|
CPU
| 614,630 |
[
")",
";"
] |
[
"return",
"isLegalAddImmediate",
"(",
"Immed"
] |
LLVM
|
R600
|
CPP
|
code_generation
|
GPU
| 614,631 |
[
"void",
"R600InstrInfo",
"::",
"copyPhysReg",
"(",
"MachineBasicBlock",
"&",
"MBB",
",",
"MachineBasicBlock",
"::",
"iterator",
"MI",
",",
"DebugLoc",
"DL",
",",
"unsigned",
"DestReg",
",",
"unsigned",
"SrcReg",
",",
"bool",
"KillSrc",
")",
"const",
"{",
"unsigned",
"VectorComponents",
"=",
"<NUM_LIT>",
";",
"if",
"(",
"(",
"AMDGPU",
"::",
"R600_Reg128RegClass",
".",
"contains",
"(",
"DestReg",
")",
"||",
"AMDGPU",
"::",
"R600_Reg128VerticalRegClass",
".",
"contains",
"(",
"DestReg",
")",
")",
"&&",
"(",
"AMDGPU",
"::",
"R600_Reg128RegClass",
".",
"contains",
"(",
"SrcReg",
")",
"||",
"AMDGPU",
"::",
"R600_Reg128VerticalRegClass",
".",
"contains",
"(",
"SrcReg",
")",
")",
")",
"{",
"VectorComponents",
"=",
"<NUM_LIT>",
";",
"}",
"else",
"if",
"(",
"(",
"AMDGPU",
"::",
"R600_Reg64RegClass",
".",
"contains",
"(",
"DestReg",
")",
"||",
"AMDGPU",
"::",
"R600_Reg64VerticalRegClass",
".",
"contains",
"(",
"DestReg",
")",
")",
"&&",
"(",
"AMDGPU",
"::",
"R600_Reg64RegClass",
".",
"contains",
"(",
"SrcReg",
")",
"||",
"AMDGPU",
"::",
"R600_Reg64VerticalRegClass",
".",
"contains",
"(",
"SrcReg",
")",
")",
")",
"{",
"VectorComponents",
"=",
"<NUM_LIT>",
";",
"}",
"if",
"(",
"VectorComponents",
">",
"<NUM_LIT>",
")",
"{",
"for",
"(",
"unsigned",
"I",
"=",
"<NUM_LIT>",
";",
"I",
"<",
"VectorComponents",
";",
"I",
"++",
")",
"{",
"unsigned",
"SubRegIndex",
"=",
"RI",
".",
"getSubRegFromChannel",
"(",
"I",
")",
";",
"buildDefaultInstruction",
"(",
"MBB",
",",
"MI",
",",
"AMDGPU",
"::",
"MOV",
",",
"RI",
".",
"getSubReg",
"(",
"DestReg",
",",
"SubRegIndex",
")",
",",
"RI",
".",
"getSubReg",
"(",
"SrcReg",
",",
"SubRegIndex",
")",
")",
".",
"addReg",
"(",
"DestReg",
",",
"RegState",
"::",
"Define",
"|",
"RegState",
"::",
"Implicit",
")",
";",
"}",
"}",
"else",
"{",
"MachineInstr",
"*",
"NewMI",
"=",
"buildDefaultInstruction",
"(",
"MBB",
",",
"MI",
",",
"AMDGPU",
"::",
"MOV",
",",
"DestReg",
",",
"SrcReg",
")",
";",
"NewMI",
"->",
"getOperand",
"(",
"getOperandIdx",
"(",
"*",
"NewMI",
",",
"AMDGPU",
"::",
"OpName",
"::",
"src0",
")",
")",
".",
"setIsKill",
"(",
"KillSrc",
")",
";",
"}",
"}"
] |
[
"}",
"Branch",
"Analysis",
"&",
"Modification"
] |
LLVM
|
ARM
|
TD
|
stmt_completion
|
CPU
| 614,632 |
[
"<STR_LIT>",
";"
] |
[
"class",
"N3VQX",
"<",
"bit",
"op24",
",",
"bit",
"op23",
",",
"bits",
"<",
"<NUM_LIT>",
">",
"op21_20",
",",
"bits",
"<",
"<NUM_LIT>",
">",
"op11_8",
",",
"bit",
"op4",
",",
"InstrItinClass",
"itin",
",",
"string",
"OpcodeStr",
",",
"ValueType",
"ResTy",
",",
"ValueType",
"OpTy",
",",
"SDNode",
"OpNode",
",",
"bit",
"Commutable",
">",
":",
"N3VX",
"<",
"op24",
",",
"op23",
",",
"op21_20",
",",
"op11_8",
",",
"<NUM_LIT>",
",",
"op4",
",",
"(",
"outs",
"QPR",
":",
"$",
"Vd",
")",
",",
"(",
"ins",
"QPR",
":",
"$",
"Vn",
",",
"QPR",
":",
"$",
"Vm",
")",
",",
"N3RegFrm",
",",
"itin",
",",
"OpcodeStr",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"[",
"(",
"set",
"QPR",
":",
"$",
"Vd",
",",
"(",
"ResTy",
"(",
"OpNode",
"(",
"OpTy",
"QPR",
":",
"$",
"Vn",
")",
",",
"(",
"OpTy",
"QPR",
":",
"$",
"Vm",
")",
")",
")",
")",
"]",
">",
"{",
"let",
"TwoOperandAliasConstraint",
"="
] |
LLVM
|
AArch64
|
CPP
|
stmt_completion
|
CPU
| 614,633 |
[
"getKillRegState",
"(",
"Src0IsKill",
")",
")",
".",
"addReg",
"(",
"SrcReg1",
",",
"getKillRegState",
"(",
"Src1IsKill",
")",
")",
";"
] |
[
"bool",
"Src2IsKill",
";",
"if",
"(",
"ReplacedAddend",
")",
"{",
"SrcReg2",
"=",
"*",
"ReplacedAddend",
";",
"Src2IsKill",
"=",
"true",
";",
"}",
"else",
"{",
"SrcReg2",
"=",
"Root",
".",
"getOperand",
"(",
"IdxOtherOpd",
")",
".",
"getReg",
"(",
")",
";",
"Src2IsKill",
"=",
"Root",
".",
"getOperand",
"(",
"IdxOtherOpd",
")",
".",
"isKill",
"(",
")",
";",
"}",
"if",
"(",
"Register",
"::",
"isVirtualRegister",
"(",
"ResultReg",
")",
")",
"MRI",
".",
"constrainRegClass",
"(",
"ResultReg",
",",
"RC",
")",
";",
"if",
"(",
"Register",
"::",
"isVirtualRegister",
"(",
"SrcReg0",
")",
")",
"MRI",
".",
"constrainRegClass",
"(",
"SrcReg0",
",",
"RC",
")",
";",
"if",
"(",
"Register",
"::",
"isVirtualRegister",
"(",
"SrcReg1",
")",
")",
"MRI",
".",
"constrainRegClass",
"(",
"SrcReg1",
",",
"RC",
")",
";",
"if",
"(",
"Register",
"::",
"isVirtualRegister",
"(",
"SrcReg2",
")",
")",
"MRI",
".",
"constrainRegClass",
"(",
"SrcReg2",
",",
"RC",
")",
";",
"MachineInstrBuilder",
"MIB",
";",
"if",
"(",
"kind",
"==",
"FMAInstKind",
"::",
"Default",
")",
"MIB",
"=",
"BuildMI",
"(",
"MF",
",",
"Root",
".",
"getDebugLoc",
"(",
")",
",",
"TII",
"->",
"get",
"(",
"MaddOpc",
")",
",",
"ResultReg",
")",
".",
"addReg",
"(",
"SrcReg0",
",",
"getKillRegState",
"(",
"Src0IsKill",
")",
")",
".",
"addReg",
"(",
"SrcReg1",
",",
"getKillRegState",
"(",
"Src1IsKill",
")",
")",
".",
"addReg",
"(",
"SrcReg2",
",",
"getKillRegState",
"(",
"Src2IsKill",
")",
")",
";",
"else",
"if",
"(",
"kind",
"==",
"FMAInstKind",
"::",
"Indexed",
")",
"MIB",
"=",
"BuildMI",
"(",
"MF",
",",
"Root",
".",
"getDebugLoc",
"(",
")",
",",
"TII",
"->",
"get",
"(",
"MaddOpc",
")",
",",
"ResultReg",
")",
".",
"addReg",
"(",
"SrcReg2",
",",
"getKillRegState",
"(",
"Src2IsKill",
")",
")",
".",
"addReg",
"(",
"SrcReg0",
",",
"getKillRegState",
"(",
"Src0IsKill",
")",
")",
".",
"addReg",
"(",
"SrcReg1",
",",
"getKillRegState",
"(",
"Src1IsKill",
")",
")",
".",
"addImm",
"(",
"MUL",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getImm",
"(",
")",
")",
";",
"else",
"if",
"(",
"kind",
"==",
"FMAInstKind",
"::",
"Accumulator",
")",
"MIB",
"=",
"BuildMI",
"(",
"MF",
",",
"Root",
".",
"getDebugLoc",
"(",
")",
",",
"TII",
"->",
"get",
"(",
"MaddOpc",
")",
",",
"ResultReg",
")",
".",
"addReg",
"(",
"SrcReg2",
",",
"getKillRegState",
"(",
"Src2IsKill",
")",
")",
".",
"addReg",
"(",
"SrcReg0",
","
] |
LLVM
|
Hexagon
|
TD
|
next_suggestion
|
DSP
| 614,634 |
[
"let",
"isExtendable",
"=",
"<NUM_LIT>",
";"
] |
[
"let",
"isPredicated",
"=",
"<NUM_LIT>",
";",
"let",
"isPredicatedFalse",
"=",
"<NUM_LIT>",
";",
"let",
"hasNewValue",
"=",
"<NUM_LIT>",
";",
"let",
"opNewValue",
"=",
"<NUM_LIT>",
";",
"let",
"CextOpcode",
"=",
"<STR_LIT>",
";",
"let",
"InputType",
"=",
"<STR_LIT>",
";",
"let",
"BaseOpcode",
"=",
"<STR_LIT>",
";",
"let",
"isMoveImm",
"=",
"<NUM_LIT>",
";"
] |
LLVM
|
Mips
|
CPP
|
code_generation
|
CPU
| 614,635 |
[
"void",
"print",
"(",
"raw_ostream",
"&",
"Out",
")",
"const",
"{",
"R",
".",
"print",
"(",
"Out",
")",
";",
"Out",
"<<",
"<STR_LIT>",
", Matched=",
"<STR_LIT>",
"<<",
"Matched",
";",
"}"
] |
[
"print",
"-",
"Print",
"a",
"debug",
"representation",
"of",
"the",
"operand",
"to",
"the",
"given",
"stream",
"."
] |
LLVM
|
AArch64
|
CPP
|
stmt_completion
|
CPU
| 614,636 |
[
";"
] |
[
"CC",
"=",
"(",
"CC",
"==",
"ISD",
"::",
"SETULE",
")",
"?",
"ISD",
"::",
"SETULT",
":",
"ISD",
"::",
"SETUGE",
";",
"C",
"=",
"(",
"VT",
"==",
"MVT",
"::",
"i32",
")",
"?",
"(",
"uint32_t",
")",
"(",
"C",
"+",
"<NUM_LIT>",
")",
":",
"C",
"+",
"<NUM_LIT>",
";",
"RHS",
"=",
"DAG",
".",
"getConstant",
"(",
"C",
",",
"VT",
")",
";",
"}",
"break",
";",
"}",
"}",
"}",
"if",
"(",
"(",
"CC",
"==",
"ISD",
"::",
"SETEQ",
"||",
"CC",
"==",
"ISD",
"::",
"SETNE",
")",
"&&",
"isa",
"<",
"ConstantSDNode",
">",
"(",
"RHS",
")",
")",
"{",
"if",
"(",
"(",
"cast",
"<",
"ConstantSDNode",
">",
"(",
"RHS",
")",
"->",
"getZExtValue",
"(",
")",
">>",
"<NUM_LIT>",
"==",
"<NUM_LIT>",
")",
"&&",
"isa",
"<",
"LoadSDNode",
">",
"(",
"LHS",
")",
")",
"{",
"if",
"(",
"cast",
"<",
"LoadSDNode",
">",
"(",
"LHS",
")",
"->",
"getExtensionType",
"(",
")",
"==",
"ISD",
"::",
"ZEXTLOAD",
"&&",
"cast",
"<",
"LoadSDNode",
">",
"(",
"LHS",
")",
"->",
"getMemoryVT",
"(",
")",
"==",
"MVT",
"::",
"i16",
"&&",
"LHS",
".",
"getNode",
"(",
")",
"->",
"hasNUsesOfValue",
"(",
"<NUM_LIT>",
",",
"<NUM_LIT>",
")",
")",
"{",
"int16_t",
"ValueofRHS",
"=",
"cast",
"<",
"ConstantSDNode",
">",
"(",
"RHS",
")",
"->",
"getZExtValue",
"(",
")",
";",
"if",
"(",
"ValueofRHS",
"<",
"<NUM_LIT>",
"&&",
"isLegalArithImmed",
"(",
"-",
"ValueofRHS",
")",
")",
"{",
"SDValue",
"SExt",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"SIGN_EXTEND_INREG",
",",
"dl",
",",
"LHS",
".",
"getValueType",
"(",
")",
",",
"LHS",
",",
"DAG",
".",
"getValueType",
"(",
"MVT",
"::",
"i16",
")",
")",
";",
"Cmp",
"=",
"emitComparison",
"(",
"SExt",
",",
"DAG",
".",
"getConstant",
"(",
"ValueofRHS",
",",
"RHS",
".",
"getValueType",
"(",
")",
")",
",",
"CC",
",",
"dl",
",",
"DAG",
")",
";",
"AArch64CC",
"=",
"changeIntCCToAArch64CC",
"(",
"CC",
")",
";",
"AArch64cc",
"=",
"DAG",
".",
"getConstant",
"(",
"AArch64CC",
",",
"MVT",
"::",
"i32",
")",
";",
"return",
"Cmp"
] |
GCC
|
ia64
|
MD
|
stmt_completion
|
CPU
| 614,637 |
[
"RF",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")"
] |
[
"[",
"(",
"set",
"(",
"match_operand",
":"
] |
GCC
|
vax
|
CPP
|
stmt_completion
|
CPU
| 614,638 |
[
"function",
")",
",",
"<NUM_LIT>",
")",
",",
"<NUM_LIT>",
")",
")",
";"
] |
[
"asm_fprintf",
"(",
"file",
",",
"<STR_LIT>",
",4(%Rap)\\n",
"<STR_LIT>",
")",
";",
"fprintf",
"(",
"file",
",",
"<STR_LIT>",
"\\tjmp ",
"<STR_LIT>",
")",
";",
"assemble_name",
"(",
"file",
",",
"XSTR",
"(",
"XEXP",
"(",
"DECL_RTL",
"("
] |
GCC
|
sh
|
MD
|
next_suggestion
|
CPU
| 614,639 |
[
"}"
] |
[
"<STR_LIT>",
"\t",
"\t",
"<STR_LIT>",
"<STR_LIT>",
"\t",
"\t",
"\t",
"<STR_LIT>",
"<STR_LIT>",
"\t",
"\t",
"\t",
"<STR_LIT>",
"<STR_LIT>",
"\t",
"\t",
"<STR_LIT>",
"<STR_LIT>",
"\t",
"\t",
"\t",
"<STR_LIT>",
"<STR_LIT>",
"}",
"<STR_LIT>",
"[",
"(",
"const_int",
"<NUM_LIT>",
")",
"]",
"{",
"emit_insn",
"(",
"gen_atomic_not",
"<",
"mode",
">",
"_soft_tcb",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
")"
] |
LLVM
|
AMDGPU
|
TD
|
stmt_completion
|
GPU
| 614,640 |
[
"<STR_LIT>",
";"
] |
[
"let",
"FilterClass",
"="
] |
LLVM
|
ARM
|
CPP
|
stmt_completion
|
CPU
| 614,641 |
[
"i",
"]",
";"
] |
[
"bool",
"EltIs64Bits",
"=",
"DL",
".",
"getTypeSizeInBits",
"(",
"EltTy",
")",
"==",
"<NUM_LIT>",
";",
"if",
"(",
"!",
"Subtarget",
"->",
"hasNEON",
"(",
")",
"||",
"(",
"VecSize",
"!=",
"<NUM_LIT>",
"&&",
"VecSize",
"!=",
"<NUM_LIT>",
")",
"||",
"EltIs64Bits",
")",
"return",
"false",
";",
"if",
"(",
"EltTy",
"->",
"isPointerTy",
"(",
")",
")",
"VecTy",
"=",
"VectorType",
"::",
"get",
"(",
"DL",
".",
"getIntPtrType",
"(",
"EltTy",
")",
",",
"VecTy",
"->",
"getVectorNumElements",
"(",
")",
")",
";",
"static",
"const",
"Intrinsic",
"::",
"ID",
"LoadInts",
"[",
"<NUM_LIT>",
"]",
"=",
"{",
"Intrinsic",
"::",
"arm_neon_vld2",
",",
"Intrinsic",
"::",
"arm_neon_vld3",
",",
"Intrinsic",
"::",
"arm_neon_vld4",
"}",
";",
"IRBuilder",
"<",
">",
"Builder",
"(",
"LI",
")",
";",
"SmallVector",
"<",
"Value",
"*",
",",
"<NUM_LIT>",
">",
"Ops",
";",
"Type",
"*",
"Int8Ptr",
"=",
"Builder",
".",
"getInt8PtrTy",
"(",
"LI",
"->",
"getPointerAddressSpace",
"(",
")",
")",
";",
"Ops",
".",
"push_back",
"(",
"Builder",
".",
"CreateBitCast",
"(",
"LI",
"->",
"getPointerOperand",
"(",
")",
",",
"Int8Ptr",
")",
")",
";",
"Ops",
".",
"push_back",
"(",
"Builder",
".",
"getInt32",
"(",
"LI",
"->",
"getAlignment",
"(",
")",
")",
")",
";",
"Type",
"*",
"Tys",
"[",
"]",
"=",
"{",
"VecTy",
",",
"Int8Ptr",
"}",
";",
"Function",
"*",
"VldnFunc",
"=",
"Intrinsic",
"::",
"getDeclaration",
"(",
"LI",
"->",
"getModule",
"(",
")",
",",
"LoadInts",
"[",
"Factor",
"-",
"<NUM_LIT>",
"]",
",",
"Tys",
")",
";",
"CallInst",
"*",
"VldN",
"=",
"Builder",
".",
"CreateCall",
"(",
"VldnFunc",
",",
"Ops",
",",
"<STR_LIT>",
"vldN",
"<STR_LIT>",
")",
";",
"for",
"(",
"unsigned",
"i",
"=",
"<NUM_LIT>",
";",
"i",
"<",
"Shuffles",
".",
"size",
"(",
")",
";",
"i",
"++",
")",
"{",
"ShuffleVectorInst",
"*",
"SV",
"=",
"Shuffles",
"["
] |
LLVM
|
Alpha
|
TD
|
program_repair
|
MPU
| 614,642 |
[
"<FIXS>",
"let",
"Uses",
"=",
"[",
"R28",
",",
"R29",
"]",
"in",
"<FIXE>"
] |
[
"let",
"isReturn",
"=",
"<NUM_LIT>",
",",
"isTerminator",
"=",
"<NUM_LIT>",
"indef",
"RETURN",
":",
"PseudoInstAlpha",
"(",
"ops",
")",
",",
"<STR_LIT>",
">",
";",
"<BUGS>",
"let",
"Uses",
"=",
"[",
"R28",
"]",
"in",
"<BUGE>",
"def",
"LOAD_IMM",
":",
"PseudoInstAlpha",
"(",
"ops",
"GPRC",
":",
"$",
"RC",
",",
"s64imm",
":",
"$",
"IMM",
")",
",",
"<STR_LIT>",
">",
";",
"let",
"Uses",
"=",
"[",
"R29",
",",
"R28",
"]",
"in",
"{"
] |
LLVM
|
AMDGPU
|
CPP
|
code_generation
|
GPU
| 614,643 |
[
"void",
"SIInstrInfo",
"::",
"loadRegFromStackSlot",
"(",
"MachineBasicBlock",
"&",
"MBB",
",",
"MachineBasicBlock",
"::",
"iterator",
"MI",
",",
"unsigned",
"DestReg",
",",
"int",
"FrameIndex",
",",
"const",
"TargetRegisterClass",
"*",
"RC",
",",
"const",
"TargetRegisterInfo",
"*",
"TRI",
")",
"const",
"{",
"MachineFunction",
"*",
"MF",
"=",
"MBB",
".",
"getParent",
"(",
")",
";",
"const",
"SIMachineFunctionInfo",
"*",
"MFI",
"=",
"MF",
"->",
"getInfo",
"<",
"SIMachineFunctionInfo",
">",
"(",
")",
";",
"MachineFrameInfo",
"&",
"FrameInfo",
"=",
"MF",
"->",
"getFrameInfo",
"(",
")",
";",
"DebugLoc",
"DL",
"=",
"MBB",
".",
"findDebugLoc",
"(",
"MI",
")",
";",
"unsigned",
"Align",
"=",
"FrameInfo",
".",
"getObjectAlignment",
"(",
"FrameIndex",
")",
";",
"unsigned",
"Size",
"=",
"FrameInfo",
".",
"getObjectSize",
"(",
"FrameIndex",
")",
";",
"unsigned",
"SpillSize",
"=",
"TRI",
"->",
"getSpillSize",
"(",
"*",
"RC",
")",
";",
"MachinePointerInfo",
"PtrInfo",
"=",
"MachinePointerInfo",
"::",
"getFixedStack",
"(",
"*",
"MF",
",",
"FrameIndex",
")",
";",
"MachineMemOperand",
"*",
"MMO",
"=",
"MF",
"->",
"getMachineMemOperand",
"(",
"PtrInfo",
",",
"MachineMemOperand",
"::",
"MOLoad",
",",
"Size",
",",
"Align",
")",
";",
"if",
"(",
"RI",
".",
"isSGPRClass",
"(",
"RC",
")",
")",
"{",
"const",
"MCInstrDesc",
"&",
"OpDesc",
"=",
"get",
"(",
"getSGPRSpillRestoreOpcode",
"(",
"SpillSize",
")",
")",
";",
"if",
"(",
"TargetRegisterInfo",
"::",
"isVirtualRegister",
"(",
"DestReg",
")",
"&&",
"SpillSize",
"==",
"<NUM_LIT>",
")",
"{",
"MachineRegisterInfo",
"&",
"MRI",
"=",
"MF",
"->",
"getRegInfo",
"(",
")",
";",
"MRI",
".",
"constrainRegClass",
"(",
"DestReg",
",",
"&",
"AMDGPU",
"::",
"SReg_32_XM0RegClass",
")",
";",
"}",
"FrameInfo",
".",
"setStackID",
"(",
"FrameIndex",
",",
"<NUM_LIT>",
")",
";",
"MachineInstrBuilder",
"Spill",
"=",
"BuildMI",
"(",
"MBB",
",",
"MI",
",",
"DL",
",",
"OpDesc",
",",
"DestReg",
")",
".",
"addFrameIndex",
"(",
"FrameIndex",
")",
".",
"addMemOperand",
"(",
"MMO",
")",
".",
"addReg",
"(",
"MFI",
"->",
"getScratchRSrcReg",
"(",
")",
",",
"RegState",
"::",
"Implicit",
")",
".",
"addReg",
"(",
"MFI",
"->",
"getFrameOffsetReg",
"(",
")",
",",
"RegState",
"::",
"Implicit",
")",
";",
"if",
"(",
"ST",
".",
"hasScalarStores",
"(",
")",
")",
"{",
"Spill",
".",
"addReg",
"(",
"AMDGPU",
"::",
"M0",
",",
"RegState",
"::",
"ImplicitDefine",
"|",
"RegState",
"::",
"Dead",
")",
";",
"}",
"return",
";",
"}",
"if",
"(",
"!",
"ST",
".",
"isVGPRSpillingEnabled",
"(",
"*",
"MF",
"->",
"getFunction",
"(",
")",
")",
")",
"{",
"LLVMContext",
"&",
"Ctx",
"=",
"MF",
"->",
"getFunction",
"(",
")",
"->",
"getContext",
"(",
")",
";",
"Ctx",
".",
"emitError",
"(",
"<STR_LIT>",
"SIInstrInfo::loadRegFromStackSlot - Do not know how to",
"<STR_LIT>",
"<STR_LIT>",
" restore register",
"<STR_LIT>",
")",
";",
"BuildMI",
"(",
"MBB",
",",
"MI",
",",
"DL",
",",
"get",
"(",
"AMDGPU",
"::",
"IMPLICIT_DEF",
")",
",",
"DestReg",
")",
";",
"return",
";",
"}",
"assert",
"(",
"RI",
".",
"hasVGPRs",
"(",
"RC",
")",
"&&",
"<STR_LIT>",
"Only VGPR spilling expected",
"<STR_LIT>",
")",
";",
"unsigned",
"Opcode",
"=",
"getVGPRSpillRestoreOpcode",
"(",
"SpillSize",
")",
";",
"BuildMI",
"(",
"MBB",
",",
"MI",
",",
"DL",
",",
"get",
"(",
"Opcode",
")",
",",
"DestReg",
")",
".",
"addFrameIndex",
"(",
"FrameIndex",
")",
".",
"addReg",
"(",
"MFI",
"->",
"getScratchRSrcReg",
"(",
")",
")",
".",
"addReg",
"(",
"MFI",
"->",
"getFrameOffsetReg",
"(",
")",
")",
".",
"addImm",
"(",
"<NUM_LIT>",
")",
".",
"addMemOperand",
"(",
"MMO",
")",
";",
"}"
] |
[
"Load",
"the",
"specified",
"register",
"of",
"the",
"given",
"register",
"class",
"from",
"the",
"specified",
"stack",
"frame",
"index",
"."
] |
LLVM
|
MBlaze
|
CPP
|
stmt_completion
|
MPU
| 614,644 |
[
"MFI",
"->",
"hasVarSizedObjects",
"(",
")",
";"
] |
[
"return",
"DisableFramePointerElim",
"(",
"MF",
")",
"||"
] |
GCC
|
aarch64
|
MD
|
program_repair
|
CPU
| 614,645 |
[
"<FIXS>",
"emit_insn",
"(",
"gen_aarch64_vcond_internal",
"v_cmp_result",
">",
"mode",
">",
"(",
"<FIXE>"
] |
[
"(",
"match_operand",
":",
"V_cmp_result",
">",
"<NUM_LIT>",
"<STR_LIT>",
")",
")",
")",
"]",
"<STR_LIT>",
"{",
"<BUGS>",
"emit_insn",
"(",
"gen_aarch64_vcond_internal",
"v_cmp_result",
">",
"(",
"<BUGE>",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
")"
] |
GCC
|
mips
|
CPP
|
next_suggestion
|
CPU
| 614,646 |
[
"}"
] |
[
"if",
"(",
"mode",
"==",
"VOIDmode",
")",
"return",
"choose_hard_reg_mode",
"(",
"regno",
",",
"nregs",
",",
"NULL",
")",
";",
"else",
"return",
"mode",
";"
] |
LLVM
|
AMDGPU
|
CPP
|
stmt_completion
|
GPU
| 614,647 |
[
")",
";"
] |
[
"if",
"(",
"A",
".",
"isStringAttribute",
"(",
")",
")",
"{",
"StringRef",
"Str",
"=",
"A",
".",
"getValueAsString",
"(",
")",
";",
"if",
"(",
"Str",
".",
"getAsInteger",
"(",
"<NUM_LIT>",
",",
"Result",
")",
")",
"{",
"LLVMContext",
"&",
"Ctx",
"=",
"F",
".",
"getContext",
"("
] |
GCC
|
alpha
|
MD
|
next_suggestion
|
MPU
| 614,648 |
[
"{"
] |
[
"(",
"le",
":",
"DF",
"(",
"float_extend",
":",
"DF",
"(",
"match_operand",
":",
"SF",
"<NUM_LIT>",
"<STR_LIT>",
")",
")",
"(",
"float_extend",
":",
"DF",
"(",
"match_operand",
":",
"SF",
"<NUM_LIT>",
"<STR_LIT>",
")",
")",
")",
")",
"(",
"set",
"(",
"match_operand",
":",
"SF",
"<NUM_LIT>",
"<STR_LIT>",
")",
"(",
"if_then_else",
":",
"SF",
"(",
"eq",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"match_dup",
"<NUM_LIT>",
")",
")",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"match_dup",
"<NUM_LIT>",
")",
")",
")",
"]",
"<STR_LIT>"
] |
LLVM
|
X86
|
CPP
|
stmt_completion
|
CPU
| 614,649 |
[
",",
"false",
",",
"End",
")",
")",
"return",
"nullptr",
";"
] |
[
"const",
"AsmToken",
"&",
"Tok",
"=",
"Parser",
".",
"getTok",
"(",
")",
";",
"SMLoc",
"OffsetOfLoc",
"=",
"Tok",
".",
"getLoc",
"(",
")",
";",
"Parser",
".",
"Lex",
"(",
")",
";",
"const",
"MCExpr",
"*",
"Val",
";",
"InlineAsmIdentifierInfo",
"Info",
";",
"SMLoc",
"Start",
"=",
"Tok",
".",
"getLoc",
"(",
")",
",",
"End",
";",
"StringRef",
"Identifier",
"=",
"Tok",
".",
"getString",
"(",
")",
";",
"if",
"(",
"ParseIntelIdentifier",
"(",
"Val",
",",
"Identifier",
",",
"Info"
] |
LLVM
|
AArch64
|
TD
|
next_suggestion
|
CPU
| 614,650 |
[
"}"
] |
[
"def",
"_8H",
":",
"N2VShiftLongHigh",
"<",
"<NUM_LIT>",
",",
"u",
",",
"opcode",
",",
"asmop",
",",
"<STR_LIT>",
",",
"<STR_LIT>",
",",
"v4i32",
",",
"v4i16",
",",
"<NUM_LIT>",
",",
"shl_imm16",
",",
"ExtOp",
",",
"Neon_High8H",
">",
"{",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";"
] |
LLVM
|
Sparc
|
CPP
|
program_repair
|
CPU
| 614,651 |
[
"<FIXS>",
"SDValue",
"PtrOff",
"=",
"DAG",
".",
"getIntPtrConstant",
"(",
"Offset",
",",
"dl",
")",
";",
"<FIXE>"
] |
[
"if",
"(",
"Offset",
"%",
"<NUM_LIT>",
"==",
"<NUM_LIT>",
")",
"{",
"SDValue",
"StackPtr",
"=",
"DAG",
".",
"getRegister",
"(",
"<STR_LIT>",
"::",
"<STR_LIT>",
",",
"MVT",
"::",
"i32",
")",
";",
"<BUGS>",
"SDValue",
"PtrOff",
"=",
"DAG",
".",
"getIntPtrConstant",
"(",
"Offset",
")",
";",
"<BUGE>",
"PtrOff",
"=",
"DAG",
".",
"getNode",
"(",
"ISD",
"::",
"ADD",
",",
"dl",
",",
"MVT",
"::",
"i32",
",",
"StackPtr",
",",
"PtrOff",
")",
";",
"MemOpChains",
".",
"push_back",
"(",
"DAG",
".",
"getStore",
"(",
"Chain",
",",
"dl",
",",
"Arg",
",",
"PtrOff",
",",
"MachinePointerInfo",
"(",
")",
","
] |
GCC
|
rs6000
|
CPP
|
program_repair
|
CPU
| 614,652 |
[
"<FIXS>",
"}",
"<FIXE>"
] |
[
"if",
"(",
"!",
"store_data_bypass_p",
"(",
"dep_insn",
",",
"insn",
")",
")",
"return",
"<NUM_LIT>",
";",
"break",
";",
"<BUGS>",
"}",
"<BUGE>",
"case",
"TYPE_INTEGER",
":",
"case",
"TYPE_COMPARE",
":",
"case",
"TYPE_FAST_COMPARE",
":"
] |
GCC
|
arm
|
MD
|
program_repair
|
CPU
| 614,653 |
[
"<FIXS>",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
"<FIXE>"
] |
[
"<STR_LIT>",
"<STR_LIT>",
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"<BUGS>",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
"<BUGE>",
")",
"(",
"define_insn",
"<STR_LIT>"
] |
LLVM
|
ARM
|
CPP
|
stmt_completion
|
CPU
| 614,654 |
[
"true",
";"
] |
[
"if",
"(",
"!",
"getARMSubtarget",
"(",
")",
".",
"prefers32BitThumb",
"(",
")",
")",
"PM",
".",
"add",
"(",
"createThumb2SizeReductionPass",
"(",
")",
")",
";",
"addPass",
"(",
"UnpackMachineBundlesID",
")",
";",
"}",
"PM",
".",
"add",
"(",
"createARMConstantIslandPass",
"(",
")",
")",
";",
"return"
] |
GCC
|
arm
|
CPP
|
stmt_completion
|
CPU
| 614,655 |
[
"a",
",",
"_",
"_",
"b",
")",
";"
] |
[
"_",
"_",
"arm_vmullbq_int",
"(",
"int32x4_t",
"_",
"_",
"a",
",",
"int32x4_t",
"_",
"_",
"b",
")",
"{",
"return",
"_",
"_",
"arm_vmullbq_int_s32",
"(",
"_",
"_"
] |
LLVM
|
ARM
|
TD
|
stmt_completion
|
CPU
| 614,656 |
[
"$",
"offsreg",
",",
"i32imm",
":",
"$",
"offsimm",
")",
";"
] |
[
"let",
"EncoderMethod",
"=",
"<STR_LIT>",
";",
"let",
"ParserMatchClass",
"=",
"AddrMode3AsmOperand",
";",
"let",
"MIOperandInfo",
"=",
"(",
"ops",
"GPR",
":",
"$",
"base",
",",
"GPR",
":"
] |
GCC
|
s390
|
MD
|
next_suggestion
|
MPU
| 614,657 |
[
"<STR_LIT>",
")"
] |
[
"(",
"define_insn_reservation",
"<STR_LIT>",
"<NUM_LIT>",
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"and",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"eq_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")"
] |
LLVM
|
X86
|
CPP
|
next_suggestion
|
CPU
| 614,658 |
[
"PrevState",
"=",
"CurrState",
";"
] |
[
"switch",
"(",
"State",
")",
"{",
"default",
":",
"State",
"=",
"IES_ERROR",
";",
"break",
";",
"case",
"IES_INTEGER",
":",
"case",
"IES_RPAREN",
":",
"case",
"IES_REGISTER",
":",
"State",
"=",
"IES_OR",
";",
"IC",
".",
"pushOperator",
"(",
"IC_OR",
")",
";",
"break",
";",
"}"
] |
GCC
|
arm
|
CPP
|
program_repair
|
CPU
| 614,659 |
[
"<FIXS>",
"emit_constant_insn",
"(",
"cond",
",",
"gen_rtx_SET",
"(",
"target",
",",
"source",
")",
")",
";",
"<FIXE>"
] |
[
"if",
"(",
"reload_completed",
"&&",
"rtx_equal_p",
"(",
"target",
",",
"source",
")",
")",
"return",
"<NUM_LIT>",
";",
"if",
"(",
"generate",
")",
"<BUGS>",
"emit_constant_insn",
"(",
"cond",
",",
"gen_rtx_SET",
"(",
"VOIDmode",
",",
"target",
",",
"source",
")",
")",
";",
"<BUGE>",
"return",
"<NUM_LIT>",
";",
"}"
] |
GCC
|
aarch64
|
MD
|
next_suggestion
|
CPU
| 614,660 |
[
"DONE"
] |
[
"if",
"(",
"aarch64_sve_cnt_immediate",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"<",
"MODE",
">",
"mode",
")",
")",
"std",
":",
":",
"swap",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
"else",
"if",
"(",
"!",
"aarch64_sve_cnt_immediate",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"<",
"MODE",
">",
"mode",
")",
")",
"FAIL",
"rtx",
"temp",
"=",
"gen_reg_rtx",
"(",
"<",
"MODE",
">",
"mode",
")",
"operands",
"[",
"<NUM_LIT>",
"]",
"=",
"force_reg",
"(",
"<",
"MODE",
">",
"mode",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
"emit_insn",
"(",
"gen_aarch64_uqdec",
"<",
"mode",
">",
"(",
"temp",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
")",
"emit_insn",
"(",
"gen_add",
"<",
"mode",
">",
"<NUM_LIT>",
"(",
"operands",
"[",
"<NUM_LIT>",
"]",
",",
"temp",
",",
"operands",
"[",
"<NUM_LIT>",
"]",
")",
")"
] |
GCC
|
avr
|
CPP
|
program_repair
|
MPU
| 614,661 |
[
"<FIXS>",
"rtx",
"xop",
"[",
"<NUM_LIT>",
"]",
"=",
"{",
"gen_rtx_REG",
"(",
"DImode",
",",
"ACC_A",
")",
",",
"op",
"[",
"<NUM_LIT>",
"]",
",",
"op",
"[",
"<NUM_LIT>",
"]",
"}",
";",
"<FIXE>"
] |
[
"const",
"char",
"*",
"avr_out_compare64",
"(",
"rtx_insn",
"*",
"insn",
",",
"rtx",
"*",
"op",
",",
"int",
"*",
"plen",
")",
"{",
"<BUGS>",
"rtx",
"xop",
"[",
"<NUM_LIT>",
"]",
";",
"xop",
"[",
"<NUM_LIT>",
"]",
"=",
"gen_rtx_REG",
"(",
"DImode",
",",
"ACC_A",
")",
";",
"xop",
"[",
"<NUM_LIT>",
"]",
"=",
"op",
"[",
"<NUM_LIT>",
"]",
";",
"xop",
"[",
"<NUM_LIT>",
"]",
"=",
"op",
"[",
"<NUM_LIT>",
"]",
";",
"<BUGE>",
"return",
"avr_out_compare",
"(",
"insn",
",",
"xop",
",",
"plen",
")",
";",
"}"
] |
LLVM
|
ARM
|
CPP
|
stmt_completion
|
CPU
| 614,662 |
[
"ARMcc",
",",
"CCR",
",",
"Cmp",
",",
"DAG",
")",
";"
] |
[
"ISD",
"::",
"CondCode",
"CC",
"=",
"cast",
"<",
"CondCodeSDNode",
">",
"(",
"Op",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
"->",
"get",
"(",
")",
";",
"SDValue",
"TrueVal",
"=",
"Op",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"SDValue",
"FalseVal",
"=",
"Op",
".",
"getOperand",
"(",
"<NUM_LIT>",
")",
";",
"if",
"(",
"Subtarget",
"->",
"isFPOnlySP",
"(",
")",
"&&",
"LHS",
".",
"getValueType",
"(",
")",
"==",
"MVT",
"::",
"f64",
")",
"{",
"DAG",
".",
"getTargetLoweringInfo",
"(",
")",
".",
"softenSetCCOperands",
"(",
"DAG",
",",
"MVT",
"::",
"f64",
",",
"LHS",
",",
"RHS",
",",
"CC",
",",
"dl",
")",
";",
"if",
"(",
"!",
"RHS",
".",
"getNode",
"(",
")",
")",
"{",
"RHS",
"=",
"DAG",
".",
"getConstant",
"(",
"<NUM_LIT>",
",",
"dl",
",",
"LHS",
".",
"getValueType",
"(",
")",
")",
";",
"CC",
"=",
"ISD",
"::",
"SETNE",
";",
"}",
"}",
"if",
"(",
"LHS",
".",
"getValueType",
"(",
")",
"==",
"MVT",
"::",
"i32",
")",
"{",
"if",
"(",
"Subtarget",
"->",
"hasFPARMv8",
"(",
")",
"&&",
"(",
"TrueVal",
".",
"getValueType",
"(",
")",
"==",
"MVT",
"::",
"f32",
"||",
"TrueVal",
".",
"getValueType",
"(",
")",
"==",
"MVT",
"::",
"f64",
")",
")",
"{",
"<STR_LIT>",
"::",
"<STR_LIT>",
"CondCode",
"=",
"IntCCToARMCC",
"(",
"CC",
")",
";",
"if",
"(",
"CondCode",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
"||",
"CondCode",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
"||",
"CondCode",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
"||",
"CondCode",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
"{",
"CC",
"=",
"ISD",
"::",
"getSetCCInverse",
"(",
"CC",
",",
"true",
")",
";",
"std",
"::",
"swap",
"(",
"TrueVal",
",",
"FalseVal",
")",
";",
"}",
"}",
"SDValue",
"ARMcc",
";",
"SDValue",
"CCR",
"=",
"DAG",
".",
"getRegister",
"(",
"ARM",
"::",
"CPSR",
",",
"MVT",
"::",
"i32",
")",
";",
"SDValue",
"Cmp",
"=",
"getARMCmp",
"(",
"LHS",
",",
"RHS",
",",
"CC",
",",
"ARMcc",
",",
"DAG",
",",
"dl",
")",
";",
"return",
"getCMOV",
"(",
"dl",
",",
"VT",
",",
"FalseVal",
",",
"TrueVal",
",",
"ARMcc",
",",
"CCR",
",",
"Cmp",
",",
"DAG",
")",
";",
"}",
"<STR_LIT>",
"::",
"<STR_LIT>",
"CondCode",
",",
"CondCode2",
";",
"FPCCToARMCC",
"(",
"CC",
",",
"CondCode",
",",
"CondCode2",
")",
";",
"if",
"(",
"Subtarget",
"->",
"hasFPARMv8",
"(",
")",
"&&",
"(",
"TrueVal",
".",
"getValueType",
"(",
")",
"==",
"MVT",
"::",
"f32",
"||",
"TrueVal",
".",
"getValueType",
"(",
")",
"==",
"MVT",
"::",
"f64",
")",
")",
"{",
"bool",
"swpCmpOps",
"=",
"false",
";",
"bool",
"swpVselOps",
"=",
"false",
";",
"checkVSELConstraints",
"(",
"CC",
",",
"CondCode",
",",
"swpCmpOps",
",",
"swpVselOps",
")",
";",
"if",
"(",
"CondCode",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
"||",
"CondCode",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
"||",
"CondCode",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
"||",
"CondCode",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
"{",
"if",
"(",
"swpCmpOps",
")",
"std",
"::",
"swap",
"(",
"LHS",
",",
"RHS",
")",
";",
"if",
"(",
"swpVselOps",
")",
"std",
"::",
"swap",
"(",
"TrueVal",
",",
"FalseVal",
")",
";",
"}",
"}",
"SDValue",
"ARMcc",
"=",
"DAG",
".",
"getConstant",
"(",
"CondCode",
",",
"dl",
",",
"MVT",
"::",
"i32",
")",
";",
"SDValue",
"Cmp",
"=",
"getVFPCmp",
"(",
"LHS",
",",
"RHS",
",",
"DAG",
",",
"dl",
")",
";",
"SDValue",
"CCR",
"=",
"DAG",
".",
"getRegister",
"(",
"ARM",
"::",
"CPSR",
",",
"MVT",
"::",
"i32",
")",
";",
"SDValue",
"Result",
"=",
"getCMOV",
"(",
"dl",
",",
"VT",
",",
"FalseVal",
",",
"TrueVal",
","
] |
LLVM
|
J2
|
CPP
|
next_suggestion
|
MPU
| 614,663 |
[
"auto",
"LabelID",
"=",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getImm",
"(",
")",
";"
] |
[
"const",
"DataLayout",
"&",
"DL",
"=",
"getDataLayout",
"(",
")",
";",
"auto",
"MBB",
"=",
"MI",
"->",
"getParent",
"(",
")",
";",
"auto",
"MF",
"=",
"MBB",
"->",
"getParent",
"(",
")",
";",
"auto",
"MII",
"=",
"MI",
"->",
"getIterator",
"(",
")",
";",
"if",
"(",
"MI",
"->",
"getOpcode",
"(",
")",
"==",
"<STR_LIT>",
"::",
"<STR_LIT>",
")",
"{"
] |
GCC
|
mips
|
CPP
|
program_repair
|
CPU
| 614,664 |
[
"<FIXS>",
"ptr",
"=",
"plus_constant",
"(",
"Pmode",
",",
"virtual_incoming_args_rtx",
",",
"<FIXE>",
"<FIXS>",
"<FIXE>"
] |
[
"{",
"rtx",
"ptr",
",",
"mem",
";",
"<BUGS>",
"ptr",
"=",
"plus_constant",
"(",
"virtual_incoming_args_rtx",
",",
"<BUGE>",
"REG_PARM_STACK_SPACE",
"(",
"cfun",
"->",
"decl",
")",
"<BUGS>",
"gp_saved",
"*",
"UNITS_PER_WORD",
")",
";",
"<BUGE>",
"mem",
"=",
"gen_frame_mem",
"(",
"BLKmode",
",",
"ptr",
")",
";"
] |
LLVM
|
VE
|
CPP
|
stmt_completion
|
CPU
| 614,665 |
[
")",
";"
] |
[
"assert",
"(",
"(",
"Kind",
"==",
"k_MemoryRegRegImm",
"||",
"Kind",
"==",
"k_MemoryRegImmImm",
")",
"&&",
"<STR_LIT>",
"Invalid access!",
"<STR_LIT>"
] |
GCC
|
cr16
|
MD
|
stmt_completion
|
MPU
| 614,666 |
[
")",
"]"
] |
[
"(",
"define_insn",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"pc",
")",
"(",
"match_operand",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")"
] |
LLVM
|
ARM
|
CPP
|
next_suggestion
|
CPU
| 614,667 |
[
"JumpTableSDNode",
"*",
"JT",
"=",
"cast",
"<",
"JumpTableSDNode",
">",
"(",
"Op",
")",
";"
] |
[
"SDValue",
"ARMTargetLowering",
"::",
"LowerJumpTable",
"(",
"SDValue",
"Op",
",",
"SelectionDAG",
"&",
"DAG",
")",
"const",
"{",
"assert",
"(",
"!",
"Subtarget",
"->",
"useInlineJumpTables",
"(",
")",
"&&",
"<STR_LIT>",
"inline jump tables not custom lowered",
"<STR_LIT>",
")",
";",
"const",
"DebugLoc",
"dl",
"=",
"Op",
".",
"getDebugLoc",
"(",
")",
";",
"EVT",
"PTy",
"=",
"getPointerTy",
"(",
")",
";"
] |
GCC
|
alpha
|
MD
|
stmt_completion
|
MPU
| 614,668 |
[
")",
")",
"]"
] |
[
"(",
"lo_sum",
":",
"DI",
"(",
"match_operand",
":",
"DI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"DI",
"<NUM_LIT>",
"<STR_LIT>",
")"
] |
LLVM
|
Hexagon
|
CPP
|
next_suggestion
|
DSP
| 614,669 |
[
"DebugLoc",
"dl",
"=",
"LastI",
"->",
"getDebugLoc",
"(",
")",
";"
] |
[
"if",
"(",
"LastMBB",
"==",
"<NUM_LIT>",
")",
"{",
"return",
"false",
";",
"}",
"MachineBasicBlock",
"::",
"iterator",
"LastI",
"=",
"LastMBB",
"->",
"getFirstTerminator",
"(",
")",
";",
"MachineBasicBlock",
"*",
"LoopStart",
"=",
"L",
"->",
"getTopBlock",
"(",
")",
";",
"if",
"(",
"L",
"->",
"getLoopLatch",
"(",
")",
"!=",
"LastMBB",
")",
"{",
"LoopStart",
"=",
"L",
"->",
"getLoopLatch",
"(",
")",
";",
"if",
"(",
"!",
"LastMBB",
"->",
"isSuccessor",
"(",
"LoopStart",
")",
")",
"{",
"return",
"false",
";",
"}",
"}",
"DEBUG",
"(",
"dbgs",
"(",
")",
"<<",
"<STR_LIT>",
"Change to hardware loop at ",
"<STR_LIT>",
";",
"L",
"->",
"dump",
"(",
")",
")",
";",
"if",
"(",
"TripCount",
"->",
"isReg",
"(",
")",
")",
"{",
"MachineFunction",
"*",
"MF",
"=",
"LastMBB",
"->",
"getParent",
"(",
")",
";",
"const",
"TargetRegisterClass",
"*",
"RC",
"=",
"MF",
"->",
"getRegInfo",
"(",
")",
".",
"getRegClass",
"(",
"TripCount",
"->",
"getReg",
"(",
")",
")",
";",
"unsigned",
"CountReg",
"=",
"MF",
"->",
"getRegInfo",
"(",
")",
".",
"createVirtualRegister",
"(",
"RC",
")",
";",
"BuildMI",
"(",
"*",
"Preheader",
",",
"InsertPos",
",",
"InsertPos",
"->",
"getDebugLoc",
"(",
")",
",",
"TII",
"->",
"get",
"(",
"TargetOpcode",
"::",
"COPY",
")",
",",
"CountReg",
")",
".",
"addReg",
"(",
"TripCount",
"->",
"getReg",
"(",
")",
")",
";",
"if",
"(",
"TripCount",
"->",
"isNeg",
"(",
")",
")",
"{",
"unsigned",
"CountReg1",
"=",
"CountReg",
";",
"CountReg",
"=",
"MF",
"->",
"getRegInfo",
"(",
")",
".",
"createVirtualRegister",
"(",
"RC",
")",
";",
"BuildMI",
"(",
"*",
"Preheader",
",",
"InsertPos",
",",
"InsertPos",
"->",
"getDebugLoc",
"(",
")",
",",
"TII",
"->",
"get",
"(",
"Hexagon",
"::",
"NEG",
")",
",",
"CountReg",
")",
".",
"addReg",
"(",
"CountReg1",
")",
";",
"}",
"BuildMI",
"(",
"*",
"Preheader",
",",
"InsertPos",
",",
"InsertPos",
"->",
"getDebugLoc",
"(",
")",
",",
"TII",
"->",
"get",
"(",
"Hexagon",
"::",
"LOOP0_r",
")",
")",
".",
"addMBB",
"(",
"LoopStart",
")",
".",
"addReg",
"(",
"CountReg",
")",
";",
"}",
"else",
"{",
"assert",
"(",
"TripCount",
"->",
"isImm",
"(",
")",
"&&",
"<STR_LIT>",
"Expecting immedate vaule for trip count",
"<STR_LIT>",
")",
";",
"int64_t",
"CountImm",
"=",
"TripCount",
"->",
"getImm",
"(",
")",
";",
"BuildMI",
"(",
"*",
"Preheader",
",",
"InsertPos",
",",
"InsertPos",
"->",
"getDebugLoc",
"(",
")",
",",
"TII",
"->",
"get",
"(",
"Hexagon",
"::",
"LOOP0_i",
")",
")",
".",
"addMBB",
"(",
"LoopStart",
")",
".",
"addImm",
"(",
"CountImm",
")",
";",
"}",
"LoopStart",
"->",
"setHasAddressTaken",
"(",
")",
";",
"BlockAddress",
"::",
"get",
"(",
"const_cast",
"<",
"BasicBlock",
"*",
">",
"(",
"LoopStart",
"->",
"getBasicBlock",
"(",
")",
")",
")",
";"
] |
LLVM
|
X86
|
CPP
|
stmt_completion
|
CPU
| 614,670 |
[
"::",
"getFixedStack",
"(",
"NewReturnAddrFI",
")",
",",
"<NUM_LIT>",
")",
";"
] |
[
"static",
"SDValue",
"EmitTailCallStoreRetAddr",
"(",
"SelectionDAG",
"&",
"DAG",
",",
"MachineFunction",
"&",
"MF",
",",
"SDValue",
"Chain",
",",
"SDValue",
"RetAddrFrIdx",
",",
"bool",
"Is64Bit",
",",
"int",
"FPDiff",
",",
"DebugLoc",
"dl",
")",
"{",
"if",
"(",
"!",
"FPDiff",
")",
"return",
"Chain",
";",
"int",
"SlotSize",
"=",
"Is64Bit",
"?",
"<NUM_LIT>",
":",
"<NUM_LIT>",
";",
"int",
"NewReturnAddrFI",
"=",
"MF",
".",
"getFrameInfo",
"(",
")",
"->",
"CreateFixedObject",
"(",
"SlotSize",
",",
"FPDiff",
"-",
"SlotSize",
")",
";",
"MVT",
"VT",
"=",
"Is64Bit",
"?",
"MVT",
"::",
"i64",
":",
"MVT",
"::",
"i32",
";",
"SDValue",
"NewRetAddrFrIdx",
"=",
"DAG",
".",
"getFrameIndex",
"(",
"NewReturnAddrFI",
",",
"VT",
")",
";",
"Chain",
"=",
"DAG",
".",
"getStore",
"(",
"Chain",
",",
"dl",
",",
"RetAddrFrIdx",
",",
"NewRetAddrFrIdx",
",",
"PseudoSourceValue"
] |
LLVM
|
MBlaze
|
TD
|
program_repair
|
MPU
| 614,671 |
[
"<FIXS>",
"def",
"FRRRR",
":",
"Format",
"<NUM_LIT>",
">",
";",
"def",
"FRI",
":",
"Format",
"<NUM_LIT>",
">",
";",
"def",
"FC",
":",
"Format",
"<NUM_LIT>",
">",
";",
"<FIXE>"
] |
[
"def",
"FCX",
":",
"Format",
"<NUM_LIT>",
">",
";",
"def",
"FCR",
":",
"Format",
"<NUM_LIT>",
">",
";",
"def",
"FRIR",
":",
"Format",
"<NUM_LIT>",
">",
";",
"<BUGS>",
"def",
"FC",
":",
"Format",
"<NUM_LIT>",
">",
";",
"<BUGE>"
] |
GCC
|
arm
|
CPP
|
code_generation
|
CPU
| 614,672 |
[
"static",
"bool",
"arm_cannot_copy_insn_p",
"(",
"rtx",
"insn",
")",
"{",
"rtx",
"pat",
"=",
"PATTERN",
"(",
"insn",
")",
";",
"if",
"(",
"GET_CODE",
"(",
"pat",
")",
"==",
"PARALLEL",
"&&",
"GET_CODE",
"(",
"XVECEXP",
"(",
"pat",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
")",
")",
"==",
"SET",
")",
"{",
"rtx",
"rhs",
"=",
"SET_SRC",
"(",
"XVECEXP",
"(",
"pat",
",",
"<NUM_LIT>",
",",
"<NUM_LIT>",
")",
")",
";",
"if",
"(",
"GET_CODE",
"(",
"rhs",
")",
"==",
"UNSPEC",
"&&",
"XINT",
"(",
"rhs",
",",
"<NUM_LIT>",
")",
"==",
"UNSPEC_PIC_BASE",
")",
"return",
"TRUE",
";",
"if",
"(",
"GET_CODE",
"(",
"rhs",
")",
"==",
"MEM",
"&&",
"GET_CODE",
"(",
"XEXP",
"(",
"rhs",
",",
"<NUM_LIT>",
")",
")",
"==",
"UNSPEC",
"&&",
"XINT",
"(",
"XEXP",
"(",
"rhs",
",",
"<NUM_LIT>",
")",
",",
"<NUM_LIT>",
")",
"==",
"UNSPEC_PIC_BASE",
")",
"return",
"TRUE",
";",
"}",
"return",
"FALSE",
";",
"}"
] |
[
"Must",
"not",
"copy",
"any",
"rtx",
"that",
"uses",
"a",
"pc-relative",
"address",
"."
] |
LLVM
|
AArch64
|
TD
|
next_suggestion
|
CPU
| 614,673 |
[
"let",
"RenderMethod",
"=",
"<STR_LIT>",
"#",
"Width",
"#",
"<STR_LIT>",
";"
] |
[
"let",
"Name",
"=",
"<STR_LIT>",
"#",
"Width",
"#",
"<STR_LIT>",
";",
"let",
"DiagnosticType",
"=",
"<STR_LIT>",
";",
"let",
"PredicateMethod",
"=",
"<STR_LIT>",
"#",
"Width",
"#",
"<STR_LIT>",
";"
] |
GCC
|
aarch64
|
CPP
|
stmt_completion
|
CPU
| 614,674 |
[
"cst",
")",
";"
] |
[
"aarch64_record_vector_load_arg",
"(",
"args",
"[",
"<NUM_LIT>",
"]",
")",
";",
"if",
"(",
"!",
"BYTES_BIG_ENDIAN",
")",
"{",
"enum",
"aarch64_simd_type",
"mem_type",
"=",
"get_mem_type_for_load_store",
"(",
"fcode",
")",
";",
"aarch64_simd_type_info",
"simd_type",
"=",
"aarch64_simd_types",
"[",
"mem_type",
"]",
";",
"tree",
"elt_ptr_type",
"=",
"build_pointer_type_for_mode",
"(",
"simd_type",
".",
"eltype",
",",
"VOIDmode",
",",
"true",
")",
";",
"tree",
"zero",
"=",
"build_zero_cst",
"(",
"elt_ptr_type",
")",
";",
"tree",
"access_type",
"=",
"build_aligned_type",
"(",
"simd_type",
".",
"itype",
",",
"TYPE_ALIGN",
"(",
"simd_type",
".",
"eltype",
")",
")",
";",
"new",
"_",
"stmt",
"=",
"gimple_build_assign",
"(",
"gimple_get_lhs",
"(",
"stmt",
")",
",",
"fold_build2",
"(",
"MEM_REF",
",",
"access_type",
",",
"args",
"[",
"<NUM_LIT>",
"]",
",",
"zero",
")",
")",
";",
"gimple_set_vuse",
"(",
"new",
"_",
"stmt",
",",
"gimple_vuse",
"(",
"stmt",
")",
")",
";",
"gimple_set_vdef",
"(",
"new",
"_",
"stmt",
",",
"gimple_vdef",
"(",
"stmt",
")",
")",
";",
"}",
"break",
";",
"BUILTIN_VALL_F16",
"(",
"STORE1",
",",
"st1",
",",
"<NUM_LIT>",
",",
"STORE",
")",
"BUILTIN_VDQ_I",
"(",
"STORE1_U",
",",
"st1",
",",
"<NUM_LIT>",
",",
"STORE",
")",
"BUILTIN_VALLP_NO_DI",
"(",
"STORE1_P",
",",
"st1",
",",
"<NUM_LIT>",
",",
"STORE",
")",
"if",
"(",
"!",
"BYTES_BIG_ENDIAN",
")",
"{",
"enum",
"aarch64_simd_type",
"mem_type",
"=",
"get_mem_type_for_load_store",
"(",
"fcode",
")",
";",
"aarch64_simd_type_info",
"simd_type",
"=",
"aarch64_simd_types",
"[",
"mem_type",
"]",
";",
"tree",
"elt_ptr_type",
"=",
"build_pointer_type_for_mode",
"(",
"simd_type",
".",
"eltype",
",",
"VOIDmode",
",",
"true",
")",
";",
"tree",
"zero",
"=",
"build_zero_cst",
"(",
"elt_ptr_type",
")",
";",
"tree",
"access_type",
"=",
"build_aligned_type",
"(",
"simd_type",
".",
"itype",
",",
"TYPE_ALIGN",
"(",
"simd_type",
".",
"eltype",
")",
")",
";",
"new",
"_",
"stmt",
"=",
"gimple_build_assign",
"(",
"fold_build2",
"(",
"MEM_REF",
",",
"access_type",
",",
"args",
"[",
"<NUM_LIT>",
"]",
",",
"zero",
")",
",",
"args",
"[",
"<NUM_LIT>",
"]",
")",
";",
"gimple_set_vuse",
"(",
"new",
"_",
"stmt",
",",
"gimple_vuse",
"(",
"stmt",
")",
")",
";",
"gimple_set_vdef",
"(",
"new",
"_",
"stmt",
",",
"gimple_vdef",
"(",
"stmt",
")",
")",
";",
"}",
"break",
";",
"BUILTIN_VDQIF",
"(",
"UNOP",
",",
"reduc_smax_scal_",
",",
"<NUM_LIT>",
",",
"ALL",
")",
"BUILTIN_VDQ_BHSI",
"(",
"UNOPU",
",",
"reduc_umax_scal_",
",",
"<NUM_LIT>",
",",
"ALL",
")",
"new",
"_",
"stmt",
"=",
"gimple_build_call_internal",
"(",
"IFN_REDUC_MAX",
",",
"<NUM_LIT>",
",",
"args",
"[",
"<NUM_LIT>",
"]",
")",
";",
"gimple_call_set_lhs",
"(",
"new",
"_",
"stmt",
",",
"gimple_call_lhs",
"(",
"stmt",
")",
")",
";",
"break",
";",
"BUILTIN_VDQIF",
"(",
"UNOP",
",",
"reduc_smin_scal_",
",",
"<NUM_LIT>",
",",
"ALL",
")",
"BUILTIN_VDQ_BHSI",
"(",
"UNOPU",
",",
"reduc_umin_scal_",
",",
"<NUM_LIT>",
",",
"ALL",
")",
"new",
"_",
"stmt",
"=",
"gimple_build_call_internal",
"(",
"IFN_REDUC_MIN",
",",
"<NUM_LIT>",
",",
"args",
"[",
"<NUM_LIT>",
"]",
")",
";",
"gimple_call_set_lhs",
"(",
"new",
"_",
"stmt",
",",
"gimple_call_lhs",
"(",
"stmt",
")",
")",
";",
"break",
";",
"BUILTIN_VSDQ_I_DI",
"(",
"BINOP",
",",
"ashl",
",",
"<NUM_LIT>",
",",
"NONE",
")",
"if",
"(",
"TREE_CODE",
"(",
"args",
"[",
"<NUM_LIT>",
"]",
")",
"==",
"INTEGER_CST",
"&&",
"wi",
"::",
"ltu_p",
"(",
"wi",
"::",
"to_wide",
"(",
"args",
"[",
"<NUM_LIT>",
"]",
")",
",",
"element_precision",
"(",
"args",
"[",
"<NUM_LIT>",
"]",
")",
")",
")",
"new",
"_",
"stmt",
"=",
"gimple_build_assign",
"(",
"gimple_call_lhs",
"(",
"stmt",
")",
",",
"LSHIFT_EXPR",
",",
"args",
"[",
"<NUM_LIT>",
"]",
",",
"args",
"[",
"<NUM_LIT>",
"]",
")",
";",
"break",
";",
"BUILTIN_VSDQ_I_DI",
"(",
"BINOP",
",",
"sshl",
",",
"<NUM_LIT>",
",",
"NONE",
")",
"BUILTIN_VSDQ_I_DI",
"(",
"BINOP_UUS",
",",
"ushl",
",",
"<NUM_LIT>",
",",
"NONE",
")",
"{",
"tree",
"cst",
"=",
"args",
"[",
"<NUM_LIT>",
"]",
";",
"tree",
"ctype",
"=",
"TREE_TYPE",
"(",
"cst",
")",
";",
"if",
"(",
"(",
"cst",
"=",
"uniform_integer_cst_p",
"(",
"cst",
")",
")",
"!=",
"NULL_TREE",
")",
"{",
"wide_int",
"wcst",
"=",
"wi",
"::",
"to_wide",
"(",
"cst",
")",
";",
"tree",
"unit_ty",
"=",
"TREE_TYPE",
"("
] |
LLVM
|
AArch64
|
TD
|
stmt_completion
|
CPU
| 614,675 |
[
"<STR_LIT>",
",",
"BICvi_lsl_8H",
",",
"VPR128",
">",
";"
] |
[
"def",
":",
"NeonI_mov_imm_lsl_aliases",
"<",
"<STR_LIT>",
","
] |
LLVM
|
SystemZ
|
TD
|
next_suggestion
|
CPU
| 614,676 |
[
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"V1",
"{",
"<NUM_LIT>",
"}",
";"
] |
[
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"V1",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"V2",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"V3",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"M5",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"!",
"if",
"(",
"!",
"eq",
"(",
"m6or",
"{",
"<NUM_LIT>",
"}",
",",
"<NUM_LIT>",
")",
",",
"<NUM_LIT>",
",",
"M6",
"{",
"<NUM_LIT>",
"}",
")",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"!",
"if",
"(",
"!",
"eq",
"(",
"m6or",
"{",
"<NUM_LIT>",
"}",
",",
"<NUM_LIT>",
")",
",",
"<NUM_LIT>",
",",
"M6",
"{",
"<NUM_LIT>",
"}",
")",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"!",
"if",
"(",
"!",
"eq",
"(",
"m6or",
"{",
"<NUM_LIT>",
"}",
",",
"<NUM_LIT>",
")",
",",
"<NUM_LIT>",
",",
"M6",
"{",
"<NUM_LIT>",
"}",
")",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"}",
"=",
"!",
"if",
"(",
"!",
"eq",
"(",
"m6or",
"{",
"<NUM_LIT>",
"}",
",",
"<NUM_LIT>",
")",
",",
"<NUM_LIT>",
",",
"M6",
"{",
"<NUM_LIT>",
"}",
")",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"V4",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
";"
] |
GCC
|
nios2
|
MD
|
next_suggestion
|
MPU
| 614,677 |
[
"<STR_LIT>"
] |
[
"(",
"set",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"mem",
":",
"SI",
"(",
"plus",
":",
"SI",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"const_int",
"-",
"<NUM_LIT>",
")",
")",
")",
")",
"(",
"set",
"(",
"match_operand",
":",
"SI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"mem",
":",
"SI",
"(",
"plus",
":",
"SI",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"const_int",
"-",
"<NUM_LIT>",
")",
")",
")",
")",
"]",
")",
"]"
] |
GCC
|
aarch64
|
CPP
|
next_suggestion
|
CPU
| 614,678 |
[
"}"
] |
[
"vqrshlq_u64",
"(",
"uint64x2_t",
"_",
"_",
"a",
",",
"int64x2_t",
"_",
"_",
"b",
")",
"{",
"return",
"_",
"_",
"builtin_aarch64_uqrshlv2di_uus",
"(",
"_",
"_",
"a",
",",
"_",
"_",
"b",
")",
";"
] |
GCC
|
gcn
|
CPP
|
program_repair
|
GPU
| 614,679 |
[
"<FIXS>",
"int",
"vf",
"=",
"VECTOR_MODE_P",
"(",
"mode",
")",
"?",
"GET_MODE_NUNITS",
"(",
"mode",
")",
":",
"<NUM_LIT>",
";",
"if",
"(",
"vf",
">",
"<NUM_LIT>",
")",
"<FIXE>",
"<FIXS>",
"machine_mode",
"vsimode",
"=",
"VnMODE",
"(",
"vf",
",",
"SImode",
")",
";",
"<FIXE>",
"<FIXS>",
"return",
"gen_rtx_REG",
"(",
"vsimode",
",",
"REGNO",
"(",
"op",
")",
"+",
"n",
")",
";",
"<FIXE>"
] |
[
"rtxgcn_operand_part",
"(",
"machine_mode",
"mode",
",",
"rtx",
"op",
",",
"int",
"n",
")",
"{",
"<BUGS>",
"if",
"(",
"GET_MODE_SIZE",
"(",
"mode",
")",
">=",
"<NUM_LIT>",
")",
"<BUGE>",
"{",
"<BUGS>",
"<BUGE>",
"if",
"(",
"REG_P",
"(",
"op",
")",
")",
"{",
"gcc_assert",
"(",
"REGNO",
"(",
"op",
")",
"+",
"n",
"FIRST_PSEUDO_REGISTER",
")",
";",
"<BUGS>",
"return",
"gen_rtx_REG",
"(",
"V64SImode",
",",
"REGNO",
"(",
"op",
")",
"+",
"n",
")",
";",
"<BUGE>",
"}",
"if",
"(",
"GET_CODE",
"(",
"op",
")",
"==",
"CONST_VECTOR",
")",
"{"
] |
LLVM
|
Hexagon
|
CPP
|
program_repair
|
DSP
| 614,680 |
[
"<FIXS>",
"Register",
"DstR",
"=",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
";",
"Register",
"SrcR",
"=",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
";",
"<FIXE>",
"<FIXS>",
"Register",
"TmpR",
"=",
"MRI",
".",
"createVirtualRegister",
"(",
"&",
"Hexagon",
"::",
"IntRegsRegClass",
")",
";",
"<FIXE>"
] |
[
"const",
"HexagonInstrInfo",
"&",
"HII",
",",
"SmallVectorImpl",
"unsigned",
">",
"&",
"NewRegs",
")",
"const",
"{",
"MachineInstr",
"*",
"MI",
"=",
"&",
"*",
"It",
";",
"DebugLoc",
"DL",
"=",
"MI",
"->",
"getDebugLoc",
"(",
")",
";",
"<BUGS>",
"unsigned",
"DstR",
"=",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
";",
"unsigned",
"SrcR",
"=",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
";",
"<BUGE>",
"if",
"(",
"!",
"Hexagon",
"::",
"ModRegsRegClass",
".",
"contains",
"(",
"DstR",
")",
"||",
"!",
"Hexagon",
"::",
"ModRegsRegClass",
".",
"contains",
"(",
"SrcR",
")",
")",
"return",
"false",
";",
"<BUGS>",
"unsigned",
"TmpR",
"=",
"MRI",
".",
"createVirtualRegister",
"(",
"&",
"Hexagon",
"::",
"IntRegsRegClass",
")",
";",
"<BUGE>",
"BuildMI",
"(",
"B",
",",
"It",
",",
"DL",
",",
"HII",
".",
"get",
"(",
"TargetOpcode",
"::",
"COPY",
")",
",",
"TmpR",
")",
".",
"add",
"(",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
")",
";",
"BuildMI",
"(",
"B",
",",
"It",
",",
"DL",
",",
"HII",
".",
"get",
"(",
"TargetOpcode",
"::",
"COPY",
")",
",",
"DstR",
")",
".",
"addReg",
"(",
"TmpR",
",",
"RegState",
"::",
"Kill",
")",
";"
] |
LLVM
|
MBlaze
|
CPP
|
next_suggestion
|
MPU
| 614,681 |
[
"}"
] |
[
"MBlazeDisassembler",
"(",
"const",
"MCSubtargetInfo",
"&",
"STI",
")",
":",
"MCDisassembler",
"(",
"STI",
")",
"{"
] |
GCC
|
i386
|
CPP
|
stmt_completion
|
CPU
| 614,682 |
[
"mmask8",
")",
"_",
"_",
"U",
")",
";"
] |
[
"return",
"(",
"_",
"_",
"m128",
")",
"_",
"_",
"builtin_ia32_vpermt2varps128_maskz",
"(",
"(",
"_",
"_",
"v4si",
")",
"_",
"_",
"I",
",",
"(",
"_",
"_",
"v4sf",
")",
"_",
"_",
"A",
",",
"(",
"_",
"_",
"v4sf",
")",
"_",
"_",
"B",
",",
"(",
"_",
"_"
] |
GCC
|
avr
|
CPP
|
code_generation
|
MPU
| 614,683 |
[
"static",
"int",
"avr_num_arg_regs",
"(",
"enum",
"machine_mode",
"mode",
",",
"tree",
"type",
")",
"{",
"int",
"size",
";",
"if",
"(",
"mode",
"==",
"BLKmode",
")",
"size",
"=",
"int_size_in_bytes",
"(",
"type",
")",
";",
"else",
"size",
"=",
"GET_MODE_SIZE",
"(",
"mode",
")",
";",
"return",
"(",
"size",
"+",
"<NUM_LIT>",
")",
"&",
"~",
"<NUM_LIT>",
";",
"}"
] |
[
"Returns",
"the",
"number",
"of",
"registers",
"to",
"allocate",
"for",
"a",
"function",
"argument",
"."
] |
LLVM
|
Hexagon
|
TD
|
next_suggestion
|
DSP
| 614,684 |
[
"let",
"isExtentSigned",
"=",
"<NUM_LIT>",
";"
] |
[
"let",
"Inst",
"{",
"<NUM_LIT>",
"-",
"<NUM_LIT>",
"}",
"=",
"<NUM_LIT>",
";",
"let",
"CextOpcode",
"=",
"<STR_LIT>",
";",
"let",
"InputType",
"=",
"<STR_LIT>",
";",
"let",
"isCompare",
"=",
"<NUM_LIT>",
";",
"let",
"isExtendable",
"=",
"<NUM_LIT>",
";",
"let",
"opExtendable",
"=",
"<NUM_LIT>",
";"
] |
LLVM
|
AMDGPU
|
CPP
|
stmt_completion
|
GPU
| 614,685 |
[
"ArgAllocaCutoff",
")",
"{"
] |
[
"SmallPtrSet",
"<",
"const",
"AllocaInst",
"*",
",",
"<NUM_LIT>",
">",
"AIVisited",
";",
"for",
"(",
"Value",
"*",
"PtrArg",
":",
"CB",
"->",
"args",
"(",
")",
")",
"{",
"PointerType",
"*",
"Ty",
"=",
"dyn_cast",
"<",
"PointerType",
">",
"(",
"PtrArg",
"->",
"getType",
"(",
")",
")",
";",
"if",
"(",
"!",
"Ty",
"||",
"(",
"Ty",
"->",
"getAddressSpace",
"(",
")",
"!=",
"AMDGPUAS",
"::",
"PRIVATE_ADDRESS",
"&&",
"Ty",
"->",
"getAddressSpace",
"(",
")",
"!=",
"AMDGPUAS",
"::",
"FLAT_ADDRESS",
")",
")",
"continue",
";",
"PtrArg",
"=",
"getUnderlyingObject",
"(",
"PtrArg",
")",
";",
"if",
"(",
"const",
"AllocaInst",
"*",
"AI",
"=",
"dyn_cast",
"<",
"AllocaInst",
">",
"(",
"PtrArg",
")",
")",
"{",
"if",
"(",
"!",
"AI",
"->",
"isStaticAlloca",
"(",
")",
"||",
"!",
"AIVisited",
".",
"insert",
"(",
"AI",
")",
".",
"second",
")",
"continue",
";",
"AllocaSize",
"+=",
"DL",
".",
"getTypeAllocSize",
"(",
"AI",
"->",
"getAllocatedType",
"(",
")",
")",
";",
"if",
"(",
"AllocaSize",
">"
] |
GCC
|
rl78
|
CPP
|
code_generation
|
MPU
| 614,686 |
[
"static",
"unsigned",
"int",
"move_elim_pass",
"(",
"void",
")",
"{",
"rtx_insn",
"*",
"insn",
",",
"*",
"ninsn",
";",
"rtx",
"prev",
"=",
"NULL_RTX",
";",
"for",
"(",
"insn",
"=",
"get_insns",
"(",
")",
";",
"insn",
";",
"insn",
"=",
"ninsn",
")",
"{",
"rtx",
"set",
";",
"ninsn",
"=",
"next_nonnote_nondebug_insn",
"(",
"insn",
")",
";",
"if",
"(",
"(",
"set",
"=",
"single_set",
"(",
"insn",
")",
")",
"==",
"NULL_RTX",
")",
"{",
"prev",
"=",
"NULL_RTX",
";",
"continue",
";",
"}",
"if",
"(",
"prev",
"&&",
"rtx_equal_p",
"(",
"SET_DEST",
"(",
"prev",
")",
",",
"SET_SRC",
"(",
"set",
")",
")",
"&&",
"rtx_equal_p",
"(",
"SET_DEST",
"(",
"set",
")",
",",
"SET_SRC",
"(",
"prev",
")",
")",
"&&",
"!",
"volatile_refs_p",
"(",
"SET_SRC",
"(",
"prev",
")",
")",
"&&",
"!",
"volatile_refs_p",
"(",
"SET_DEST",
"(",
"prev",
")",
")",
"&&",
"!",
"volatile_refs_p",
"(",
"SET_SRC",
"(",
"set",
")",
")",
"&&",
"!",
"volatile_refs_p",
"(",
"SET_DEST",
"(",
"set",
")",
")",
")",
"{",
"if",
"(",
"dump_file",
")",
"fprintf",
"(",
"dump_file",
",",
"<STR_LIT>",
" Delete insn %d because it is redundant\\n",
"<STR_LIT>",
",",
"INSN_UID",
"(",
"insn",
")",
")",
";",
"delete",
"_",
"insn",
"(",
"insn",
")",
";",
"prev",
"=",
"NULL_RTX",
";",
"}",
"else",
"prev",
"=",
"set",
";",
"}",
"if",
"(",
"dump_file",
")",
"print_rtl_with_bb",
"(",
"dump_file",
",",
"get_insns",
"(",
")",
",",
"TDF_NONE",
")",
";",
"return",
"<NUM_LIT>",
";",
"}"
] |
[
"Redundant",
"move",
"elimination",
"pass",
".",
"Must",
"be",
"run",
"after",
"the",
"basic",
"block",
"reordering",
"pass",
"for",
"the",
"best",
"effect",
"."
] |
GCC
|
aarch64
|
MD
|
stmt_completion
|
CPU
| 614,687 |
[
")",
")"
] |
[
"(",
"define_expand",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"VDQF_DF",
"<NUM_LIT>",
"<STR_LIT>",
")",
"(",
"plus",
":",
"VDQF_DF",
"(",
"mult",
":",
"VDQF_DF",
"(",
"match_operand",
":",
"VDQF_DF",
"<NUM_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"VDQF_DF",
"<NUM_LIT>",
"<STR_LIT>"
] |
GCC
|
i386
|
MD
|
stmt_completion
|
CPU
| 614,688 |
[
"<STR_LIT>",
")",
"(",
"DI",
"<STR_LIT>",
")",
"(",
"TI",
"<STR_LIT>",
")",
"]",
")"
] |
[
"(",
"define_mode_attr",
"DWI",
"[",
"(",
"QI",
"<STR_LIT>",
")",
"(",
"HI",
"<STR_LIT>",
")",
"(",
"SI",
"<STR_LIT>",
")",
"(",
"DI",
"<STR_LIT>",
")",
"(",
"TI",
"<STR_LIT>",
")",
"]",
")",
"(",
"define_mode_attr",
"dwi",
"[",
"(",
"QI",
"<STR_LIT>",
")",
"(",
"HI",
"<STR_LIT>",
")",
"(",
"SI"
] |
GCC
|
s390
|
MD
|
stmt_completion
|
MPU
| 614,689 |
[
"<STR_LIT>",
")",
"]",
")"
] |
[
"(",
"compare",
"(",
"plus",
":",
"GPR",
"(",
"match_operand",
":",
"GPR",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"match_operand",
":",
"GPR",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
"(",
"match_dup",
"<NUM_LIT>",
")",
")",
")",
"(",
"set",
"(",
"match_operand",
":",
"GPR",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"plus",
":",
"GPR",
"(",
"match_dup",
"<NUM_LIT>",
")",
"(",
"match_dup",
"<NUM_LIT>",
")",
")",
")",
"]",
"<STR_LIT>",
"<STR_LIT>",
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"set_attr",
"<STR_LIT>"
] |
GCC
|
xtensa
|
CPP
|
stmt_completion
|
MPU
| 614,690 |
[
";"
] |
[
"case",
"<NUM_LIT>",
":",
"case",
"<NUM_LIT>",
":",
"case",
"<NUM_LIT>",
":",
"case",
"<NUM_LIT>",
":",
"case",
"<NUM_LIT>",
":",
"case",
"<NUM_LIT>",
":",
"case",
"<NUM_LIT>",
":",
"case",
"<NUM_LIT>",
":",
"case",
"<NUM_LIT>",
":",
"case",
"<NUM_LIT>",
":",
"case",
"<NUM_LIT>",
":",
"case",
"<NUM_LIT>",
":",
"case",
"<NUM_LIT>",
":",
"case",
"<NUM_LIT>",
":",
"case",
"<NUM_LIT>",
":",
"return",
"true",
";",
"}",
"return",
"false"
] |
LLVM
|
AArch64
|
CPP
|
next_suggestion
|
CPU
| 614,691 |
[
"case",
"TargetOpcode",
"::",
"G_LSHR",
":"
] |
[
"return",
"false",
";",
"case",
"TargetOpcode",
"::",
"G_VAARG",
":",
"return",
"legalizeVaArg",
"(",
"MI",
",",
"MRI",
",",
"MIRBuilder",
")",
";",
"case",
"TargetOpcode",
"::",
"G_LOAD",
":",
"case",
"TargetOpcode",
"::",
"G_STORE",
":",
"return",
"legalizeLoadStore",
"(",
"MI",
",",
"MRI",
",",
"MIRBuilder",
",",
"Observer",
")",
";",
"case",
"TargetOpcode",
"::",
"G_SHL",
":",
"case",
"TargetOpcode",
"::",
"G_ASHR",
":"
] |
GCC
|
arm
|
CPP
|
stmt_completion
|
CPU
| 614,692 |
[
"_",
"_",
"b",
")",
";"
] |
[
"return",
"_",
"_",
"builtin_mve_vcmpltq_sv16qi",
"(",
"_",
"_",
"a",
","
] |
GCC
|
rs6000
|
MD
|
program_repair
|
CPU
| 614,693 |
[
"<FIXS>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"DI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"bswap",
":",
"DI",
"(",
"match_operand",
":",
"DI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
"]",
"<FIXE>",
"<FIXS>",
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
")",
"<FIXE>"
] |
[
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
")",
"(",
"define_insn",
"<STR_LIT>",
"<BUGS>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"DI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
"(",
"bswap",
":",
"DI",
"(",
"match_operand",
":",
"DI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")",
")",
")",
"]",
"<BUGE>",
"<STR_LIT>",
"<STR_LIT>",
"<BUGS>",
"[",
"(",
"set_attr",
"<STR_LIT>",
"<STR_LIT>",
")",
"]",
")",
"<BUGE>",
"(",
"define_insn",
"<STR_LIT>",
"[",
"(",
"set",
"(",
"match_operand",
":",
"DI",
"<NUM_LIT>",
"<STR_LIT>",
"<STR_LIT>",
")"
] |
LLVM
|
SystemZ
|
CPP
|
stmt_completion
|
CPU
| 614,694 |
[
"(",
")",
";"
] |
[
"MachineBasicBlock",
"*",
"SystemZTargetLowering",
"::",
"emitSelect",
"(",
"MachineInstr",
"*",
"MI",
",",
"MachineBasicBlock",
"*",
"MBB",
")",
"const",
"{",
"const",
"SystemZInstrInfo",
"*",
"TII",
"=",
"TM",
".",
"getInstrInfo",
"(",
")",
";",
"unsigned",
"DestReg",
"=",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
";",
"unsigned",
"TrueReg",
"=",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
";",
"unsigned",
"FalseReg",
"=",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getReg",
"(",
")",
";",
"unsigned",
"CCValid",
"=",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getImm",
"(",
")",
";",
"unsigned",
"CCMask",
"=",
"MI",
"->",
"getOperand",
"(",
"<NUM_LIT>",
")",
".",
"getImm"
] |
GCC
|
aarch64
|
CPP
|
stmt_completion
|
CPU
| 614,695 |
[
"]",
";"
] |
[
"inline",
"tree",
"function_instance",
"::",
"vector_type",
"(",
"unsigned",
"int",
"i",
")",
"const",
"{",
"return",
"acle_vector_types",
"[",
"<NUM_LIT>",
"]",
"[",
"type_suffix",
"(",
"i",
")",
".",
"vector_type"
] |
GCC
|
i386
|
MD
|
stmt_completion
|
CPU
| 614,696 |
[
"(",
"DI",
"<STR_LIT>",
")",
"]",
")"
] |
[
"(",
"define_mode_attr",
"mskmodesuffix",
"[",
"(",
"QI",
"<STR_LIT>",
")",
"(",
"HI",
"<STR_LIT>",
")",
"(",
"SI",
"<STR_LIT>",
")"
] |
GCC
|
i386
|
CPP
|
next_suggestion
|
CPU
| 614,697 |
[
"}"
] |
[
"struct",
"cgraph_function_version_info",
"*",
"node_version_info",
"=",
"NULL",
";",
"struct",
"cgraph_function_version_info",
"*",
"versn_info",
"=",
"NULL",
";",
"node",
"=",
"(",
"cgraph_node",
"*",
")",
"node_p",
";",
"node_version_info",
"=",
"node",
"->",
"function_version",
"(",
")",
";",
"gcc_assert",
"(",
"node",
"->",
"dispatcher_function",
"&&",
"node_version_info",
"!=",
"NULL",
")",
";",
"if",
"(",
"node_version_info",
"->",
"dispatcher_resolver",
")",
"return",
"node_version_info",
"->",
"dispatcher_resolver",
";",
"default_ver_decl",
"=",
"node_version_info",
"->",
"next",
"->",
"this_node",
"->",
"decl",
";",
"node",
"->",
"definition",
"=",
"false",
";",
"resolver_decl",
"=",
"make_resolver_func",
"(",
"default_ver_decl",
",",
"node",
"->",
"decl",
",",
"&",
"empty_bb",
")",
";",
"node_version_info",
"->",
"dispatcher_resolver",
"=",
"resolver_decl",
";",
"push_cfun",
"(",
"DECL_STRUCT_FUNCTION",
"(",
"resolver_decl",
")",
")",
";",
"auto_vec",
"<",
"tree",
",",
"<NUM_LIT>",
">",
"fn_ver_vec",
";",
"for",
"(",
"versn_info",
"=",
"node_version_info",
"->",
"next",
";",
"versn_info",
";",
"versn_info",
"=",
"versn_info",
"->",
"next",
")",
"{",
"versn",
"=",
"versn_info",
"->",
"this_node",
";",
"if",
"(",
"DECL_VINDEX",
"(",
"versn",
"->",
"decl",
")",
")",
"sorry",
"(",
"<STR_LIT>",
"virtual function multiversioning not supported",
"<STR_LIT>",
")",
";",
"fn_ver_vec",
".",
"safe_push",
"(",
"versn",
"->",
"decl",
")",
";",
"}",
"dispatch_function_versions",
"(",
"resolver_decl",
",",
"&",
"fn_ver_vec",
",",
"&",
"empty_bb",
")",
";",
"cgraph_edge",
"::",
"rebuild_edges",
"(",
")",
";",
"pop_cfun",
"(",
")",
";",
"return",
"resolver_decl",
";"
] |
GCC
|
bfin
|
MD
|
next_suggestion
|
DSP
| 614,698 |
[
"}"
] |
[
"{",
"rtx",
"xops",
"[",
"<NUM_LIT>",
"]",
"xops",
"[",
"<NUM_LIT>",
"]",
"=",
"operands",
"[",
"<NUM_LIT>",
"]",
"xops",
"[",
"<NUM_LIT>",
"]",
"=",
"operands",
"[",
"<NUM_LIT>",
"]",
"split_di",
"(",
"operands",
",",
"<NUM_LIT>",
",",
"xops",
"+",
"<NUM_LIT>",
",",
"xops",
"+",
"<NUM_LIT>",
")",
"output_asm_insn",
"(",
"<STR_LIT>",
"%",
"<NUM_LIT>",
"=",
"%",
"<NUM_LIT>",
"output_asm_insn",
"(",
"<STR_LIT>",
"%",
"<NUM_LIT>",
"=",
"%",
"<NUM_LIT>",
"return",
"<STR_LIT>"
] |
LLVM
|
X86
|
CPP
|
stmt_completion
|
CPU
| 614,699 |
[
"Reg",
",",
"Size",
")",
";"
] |
[
"return",
"Reg",
"==",
"X86",
"::",
"NoRegister",
"?",
"Reg",
":",
"getX86SubSuperRegister",
"("
] |
Subsets and Splits
No community queries yet
The top public SQL queries from the community will appear here once available.