docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
GCC	rs6000	CPP	code_generation	CPU	614,800	[ "static", "enum", "reg_class", "rs6000_debug_secondary_reload_class", "(", "enum", "reg_class", "rclass", ",", "machine_mode", "mode", ",", "rtx", "in", ")", "{", "enum", "reg_class", "ret", "=", "rs6000_secondary_reload_class", "(", "rclass", ",", "mode", ",", "in", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\nrs6000_secondary_reload_class, return %s, rclass = %s, ", "<STR_LIT>", "<STR_LIT>", "mode = %s, input rtx:\\n", "<STR_LIT>", ",", "reg_class_names", "[", "ret", "]", ",", "reg_class_names", "[", "rclass", "]", ",", "GET_MODE_NAME", "(", "mode", ")", ")", ";", "debug_rtx", "(", "in", ")", ";", "return", "ret", ";", "}" ]	[ "Debug", "version", "of", "rs6000_secondary_reload_class", "." ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	614,801	[ "InstSelector", ".", "reset", "(", "new", "AMDGPUInstructionSelector", "(", "", "this", ",", "", "static_cast", "<", "AMDGPURegisterBankInfo", "*", ">", "(", "RegBankInfo", ".", "get", "(", ")", ")", ",", "TM", ")", ")", ";" ]	[ "GCNSubtarget", "::", "GCNSubtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "GCNTargetMachine", "&", "TM", ")", ":", "AMDGPUGenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "AMDGPUSubtarget", "(", "TT", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "SOUTHERN_ISLANDS", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", ",", "LDSBankCount", "(", "<NUM_LIT>", ")", ",", "MaxPrivateElementSize", "(", "<NUM_LIT>", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "AutoWaitcntBeforeBarrier", "(", "false", ")", ",", "CodeObjectV3", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "DebuggerInsertNops", "(", "false", ")", ",", "DebuggerEmitPrologue", "(", "false", ")", ",", "EnableHugePrivateBuffer", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "EnableSIScheduler", "(", "false", ")", ",", "EnableDS128", "(", "false", ")", ",", "EnablePRTStrictNull", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "VIInsts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "HasIntClamp", "(", "false", ")", ",", "HasFmaMixInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasScalarAtomics", "(", "false", ")", ",", "HasSDWAOmod", "(", "false", ")", ",", "HasSDWAScalar", "(", "false", ")", ",", "HasSDWASdst", "(", "false", ")", ",", "HasSDWAMac", "(", "false", ")", ",", "HasSDWAOutModsVOPC", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "HasR128A16", "(", "false", ")", ",", "HasDLInsts", "(", "false", ")", ",", "HasDot1Insts", "(", "false", ")", ",", "HasDot2Insts", "(", "false", ")", ",", "EnableSRAMECC", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatInstOffsets", "(", "false", ")", ",", "FlatGlobalInsts", "(", "false", ")", ",", "FlatScratchInsts", "(", "false", ")", ",", "AddNoCarryInsts", "(", "false", ")", ",", "HasUnpackedD16VMem", "(", "false", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "<NUM_LIT>", ")", "{", "CallLoweringInfo", ".", "reset", "(", "new", "AMDGPUCallLowering", "(", "", "getTargetLowering", "(", ")", ")", ")", ";", "Legalizer", ".", "reset", "(", "new", "AMDGPULegalizerInfo", "(", "", "this", ",", "TM", ")", ")", ";", "RegBankInfo", ".", "reset", "(", "new", "AMDGPURegisterBankInfo", "(", "", "getRegisterInfo", "(", ")", ")", ")", ";" ]
GCC	aarch64	MD	next_suggestion	CPU	614,802	[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")" ]	[ "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	AArch64	TD	stmt_completion	CPU	614,803	[ "Imm", ";" ]	[ "class", "NeonI_ScalarShiftLeftImm_accum_D_size", "<", "bit", "u", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "string", "asmop", ">", ":", "NeonI_ScalarShiftImm", "<", "u", ",", "opcode", ",", "(", "outs", "FPR64", ":", "$", "Rd", ")", ",", "(", "ins", "FPR64", ":", "$", "Src", ",", "FPR64", ":", "$", "Rn", ",", "shl_imm64", ":", "$", "Imm", ")", ",", "!", "strconcat", "(", "asmop", ",", "<STR_LIT>", ")", ",", "[", "]", ",", "NoItinerary", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Imm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
LLVM	TPC	CPP	next_suggestion	Virtual ISA	614,804	[ "}" ]	[ "if", "(", "HasLookup", "(", "MI", ")", "&&", "IsUnluckyLookup", "(", "MI", ")", ")", "{", "TII", "->", "insertNoop", "(", "MBB", ",", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ";", "IsChanged", "=", "true", ";" ]
LLVM	X86	TD	stmt_completion	CPU	614,805	[ ",", "V", ">", ";" ]	[ "def", "Z", ":", "CondCodeAlias", "<", "Prefix", ",", "Suffix", ",", "<STR_LIT>", ",", "<STR_LIT>" ]
GCC	i386	CPP	program_repair	CPU	614,806	[ "<FIXS>", "p", "=", "ggc_alloc_export_list", "(", ")", ";", "<FIXE>" ]	[ "gcc_assert", "(", "TREE_PUBLIC", "(", "decl", ")", ")", ";", "<BUGS>", "p", "=", "(", "struct", "export_list", "", ")", "ggc_alloc", "(", "sizeof", "", "p", ")", ";", "<BUGE>", "p", "->", "next", "=", "export_head", ";", "p", "->", "name", "=", "name", ";", "p", "->", "is_data", "=", "is_data", ";" ]
LLVM	X86	TD	next_suggestion	CPU	614,807	[ "}" ]	[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]
LLVM	X86	TD	stmt_completion	CPU	614,808	[ "[", "]", ";" ]	[ "def", "SKLWriteResGroup56", ":", "SchedWriteRes", "<", "[", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=" ]
GCC	eco32	MD	next_suggestion	MPU	614,809	[ "(", "and", ":", "SI" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	AMDGPU	CPP	code_generation	GPU	614,810	[ "SDValue", "R600TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "", "DAG", ".", "getContext", "(", ")", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "SmallVector", "<", "ISD", "::", "InputArg", ",", "<NUM_LIT>", ">", "LocalIns", ";", "if", "(", "AMDGPU", "::", "isShader", "(", "CallConv", ")", ")", "{", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CCAssignFnForCall", "(", "CallConv", ",", "isVarArg", ")", ")", ";", "}", "else", "{", "analyzeFormalArgumentsCompute", "(", "CCInfo", ",", "Ins", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Ins", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "const", "ISD", "::", "InputArg", "&", "In", "=", "Ins", "[", "i", "]", ";", "EVT", "VT", "=", "In", ".", "VT", ";", "EVT", "MemVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "&&", "MemVT", ".", "isVector", "(", ")", ")", "{", "MemVT", "=", "MemVT", ".", "getVectorElementType", "(", ")", ";", "}", "if", "(", "AMDGPU", "::", "isShader", "(", "CallConv", ")", ")", "{", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "SDValue", "Register", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "VT", ")", ";", "InVals", ".", "push_back", "(", "Register", ")", ";", "continue", ";", "}", "PointerType", "", "PtrTy", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "AMDGPUASI", ".", "CONSTANT_BUFFER_0", ")", ";", "ISD", "::", "LoadExtType", "Ext", "=", "ISD", "::", "NON_EXTLOAD", ";", "if", "(", "MemVT", ".", "getScalarSizeInBits", "(", ")", "!=", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "{", "Ext", "=", "ISD", "::", "SEXTLOAD", ";", "}", "unsigned", "ValBase", "=", "ArgLocs", "[", "In", ".", "getOrigArgIndex", "(", ")", "]", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "PartOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "Offset", "=", "Subtarget", "->", "getExplicitKernelArgOffset", "(", "MF", ")", "+", "VA", ".", "getLocMemOffset", "(", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ",", "PartOffset", "-", "ValBase", ")", ";", "SDValue", "Arg", "=", "DAG", ".", "getLoad", "(", "ISD", "::", "UNINDEXED", ",", "Ext", ",", "VT", ",", "DL", ",", "Chain", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "DAG", ".", "getUNDEF", "(", "MVT", "::", "i32", ")", ",", "PtrInfo", ",", "MemVT", ",", "<NUM_LIT>", ",", "MachineMemOperand", "::", "MONonTemporal", "\|", "MachineMemOperand", "::", "MODereferenceable", "\|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "InVals", ".", "push_back", "(", "Arg", ")", ";", "}", "return", "Chain", ";", "}" ]	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	614,811	[ "DeadCopies", ".", "clear", "(", ")", ";" ]	[ "if", "(", "!", "isVreg1", "(", "SrcReg", ")", ")", "continue", ";", "if", "(", "isLaneMaskReg", "(", "DstReg", ")", "\|\|", "isVreg1", "(", "DstReg", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Lower copy from i1: ", "<STR_LIT>", "<<", "MI", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "assert", "(", "TII", "->", "getRegisterInfo", "(", ")", ".", "getRegSizeInBits", "(", "DstReg", ",", "", "MRI", ")", "==", "<NUM_LIT>", ")", ";", "assert", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ")", ";", "ConstrainRegs", ".", "insert", "(", "SrcReg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_CNDMASK_B32_e64", ")", ",", "DstReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ")", ";", "DeadCopies", ".", "push_back", "(", "&", "MI", ")", ";", "}", "for", "(", "MachineInstr", "", "MI", ":", "DeadCopies", ")", "MI", "->", "eraseFromParent", "(", ")", ";" ]
LLVM	ARM64	TD	next_suggestion	CPU	614,812	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]	[ "class", "BaseOneOperandData", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "regtype", ",", "string", "asm", ",", "SDPatternOperator", "node", ">", ":", "I", "<", "(", "outs", "regtype", ":", "$", "Rd", ")", ",", "(", "ins", "regtype", ":", "$", "Rn", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "regtype", ":", "$", "Rd", ",", "(", "node", "regtype", ":", "$", "Rn", ")", ")", "]", ">", ",", "Sched", "<", "[", "WriteI", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]
GCC	arm	MD	stmt_completion	CPU	614,813	[ "<STR_LIT>", ")" ]	[ "(", "define_cpu_unit", "<STR_LIT>" ]
GCC	rs6000	CPP	stmt_completion	CPU	614,814	[ "_", "ATOMIC_RELEASE", ")", ";" ]	[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_lfence", "(", "void", ")", "{", "_", "_", "atomic_thread_fence", "(", "_" ]
GCC	s390	CPP	stmt_completion	MPU	614,815	[ "{" ]	[ "}", "if", "(", "!", "TARGET_OPT_HTM_P", "(", "opts_set", "->", "x_target_flags", ")", ")", "{", "if", "(", "TARGET_CPU_HTM_P", "(", "opts", ")", "&&", "TARGET_ZARCH_P", "(", "opts", "->", "x_target_flags", ")", ")", "opts", "->", "x_target_flags", "\|=", "MASK_OPT_HTM", ";", "else", "opts", "->", "x_target_flags", "&=", "~", "MASK_OPT_HTM", ";", "}", "if", "(", "TARGET_OPT_VX_P", "(", "opts_set", "->", "x_target_flags", ")", ")", "{", "if", "(", "TARGET_OPT_VX_P", "(", "opts", "->", "x_target_flags", ")", ")", "{", "if", "(", "!", "TARGET_CPU_VX_P", "(", "opts", ")", ")", "error", "(", "<STR_LIT>", "hardware vector support not available on %s", "<STR_LIT>", ",", "processor_table", "[", "(", "int", ")", "opts", "->", "x_s390_arch", "]", ".", "name", ")", ";", "if", "(", "TARGET_SOFT_FLOAT_P", "(", "opts", "->", "x_target_flags", ")", ")", "error", "(", "<STR_LIT>", "hardware vector support not available with ", "<STR_LIT>", "<STR_LIT>", "%<-msoft-float%>", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "if", "(", "TARGET_CPU_VX_P", "(", "opts", ")", ")", "opts", "->", "x_target_flags", "\|=", "MASK_OPT_VX", ";", "else", "opts", "->", "x_target_flags", "&=", "~", "MASK_OPT_VX", ";", "}", "if", "(", "!", "TARGET_HARD_DFP_P", "(", "opts_set", "->", "x_target_flags", ")", ")", "{", "if", "(", "TARGET_DFP_P", "(", "opts", ")", ")", "opts", "->", "x_target_flags", "\|=", "MASK_HARD_DFP", ";", "else", "opts", "->", "x_target_flags", "&=", "~", "MASK_HARD_DFP", ";", "}", "if", "(", "TARGET_HARD_DFP_P", "(", "opts", "->", "x_target_flags", ")", "&&", "!", "TARGET_DFP_P", "(", "opts", ")", ")", "{", "if", "(", "TARGET_HARD_DFP_P", "(", "opts_set", "->", "x_target_flags", ")", ")", "{", "if", "(", "!", "TARGET_CPU_DFP_P", "(", "opts", ")", ")", "error", "(", "<STR_LIT>", "hardware decimal floating-point instructions", "<STR_LIT>", "<STR_LIT>", " not available on %s", "<STR_LIT>", ",", "processor_table", "[", "(", "int", ")", "opts", "->", "x_s390_arch", "]", ".", "name", ")", ";", "if", "(", "!", "TARGET_ZARCH_P", "(", "opts", "->", "x_target_flags", ")", ")", "error", "(", "<STR_LIT>", "hardware decimal floating-point instructions", "<STR_LIT>", "<STR_LIT>", " not available in ESA/390 mode", "<STR_LIT>", ")", ";", "}", "else", "opts", "->", "x_target_flags", "&=", "~", "MASK_HARD_DFP", ";", "}", "if", "(", "TARGET_SOFT_FLOAT_P", "(", "opts_set", "->", "x_target_flags", ")", "&&", "TARGET_SOFT_FLOAT_P", "(", "opts", "->", "x_target_flags", ")", ")", "{", "if", "(", "TARGET_HARD_DFP_P", "(", "opts_set", "->", "x_target_flags", ")", "&&", "TARGET_HARD_DFP_P", "(", "opts", "->", "x_target_flags", ")", ")", "error", "(", "<STR_LIT>", "%<-mhard-dfp%> cannot be used in conjunction with ", "<STR_LIT>", "<STR_LIT>", "%<-msoft-float%>", "<STR_LIT>", ")", ";", "opts", "->", "x_target_flags", "&=", "~", "MASK_HARD_DFP", ";", "}", "if", "(", "TARGET_BACKCHAIN_P", "(", "opts", "->", "x_target_flags", ")", "&&", "TARGET_PACKED_STACK_P", "(", "opts", "->", "x_target_flags", ")", "&&", "TARGET_HARD_FLOAT_P", "(", "opts", "->", "x_target_flags", ")", ")", "error", "(", "<STR_LIT>", "%<-mbackchain%> %<-mpacked-stack%> %<-mhard-float%> are not ", "<STR_LIT>", "<STR_LIT>", "supported in combination", "<STR_LIT>", ")", ";", "if", "(", "opts", "->", "x_s390_stack_size", ")", "{", "if", "(", "opts", "->", "x_s390_stack_guard", ">=", "opts", "->", "x_s390_stack_size", ")", "error", "(", "<STR_LIT>", "stack size must be greater than the stack guard value", "<STR_LIT>", ")", ";", "else", "if", "(", "opts", "->", "x_s390_stack_size", ">", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", "stack size must not be greater than 64k", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "opts", "->", "x_s390_stack_guard", ")", "error", "(", "<STR_LIT>", "%<-mstack-guard%> implies use of %<-mstack-size%>", "<STR_LIT>", ")", ";", "if", "(", "!", "DISP_IN_RANGE", "(", "(", "<NUM_LIT>", "<<", "param_stack_clash_protection_probe_interval", ")", ")", ")", "param_stack_clash_protection_probe_interval", "=", "<NUM_LIT>", ";", "if", "(", "!", "CONST_OK_FOR_J", "(", "opts", "->", "x_s390_tpf_trace_hook_prologue_check", ")", ")", "error", "(", "<STR_LIT>", "%<-mtpf-trace-hook-prologue-check%> requires integer in range 0-4095", "<STR_LIT>", ")", ";", "if", "(", "!", "CONST_OK_FOR_J", "(", "opts", "->", "x_s390_tpf_trace_hook_prologue_target", ")", ")", "error", "(", "<STR_LIT>", "%<-mtpf-trace-hook-prologue-target%> requires integer in range 0-4095", "<STR_LIT>", ")", ";", "if", "(", "!", "CONST_OK_FOR_J", "(", "opts", "->", "x_s390_tpf_trace_hook_epilogue_check", ")", ")", "error", "(", "<STR_LIT>", "%<-mtpf-trace-hook-epilogue-check%> requires integer in range 0-4095", "<STR_LIT>", ")", ";", "if", "(", "!", "CONST_OK_FOR_J", "(", "opts", "->", "x_s390_tpf_trace_hook_epilogue_target", ")", ")", "error", "(", "<STR_LIT>", "%<-mtpf-trace-hook-epilogue-target%> requires integer in range 0-4095", "<STR_LIT>", ")", ";", "if", "(", "s390_tpf_trace_skip", ")", "{", "opts", "->", "x_s390_tpf_trace_hook_prologue_target", "=", "TPF_TRACE_PROLOGUE_SKIP_TARGET", ";", "opts", "->", "x_s390_tpf_trace_hook_epilogue_target", "=", "TPF_TRACE_EPILOGUE_SKIP_TARGET", ";", "}", "if", "(", "!", "TARGET_LONG_DOUBLE_128_P", "(", "opts_set", "->", "x_target_flags", ")", ")", "opts", "->", "x_target_flags", "\|=", "MASK_LONG_DOUBLE_128", ";", "if", "(", "opts", "->", "x_s390_tune", ">=", "PROCESSOR_2097_Z10", ")" ]
LLVM	ARM	CPP	next_suggestion	CPU	614,816	[ "}" ]	[ "static", "bool", "isInt32Immediate", "(", "SDValue", "N", ",", "unsigned", "&", "Imm", ")", "{", "return", "isInt32Immediate", "(", "N", ".", "getNode", "(", ")", ",", "Imm", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	614,817	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "def", "A4_vrminh", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rxx32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rxx32in", ",", "DoubleRegs", ":", "$", "Rss32", ",", "IntRegs", ":", "$", "Ru32", ")", ",", "<STR_LIT>", ",", "tc_5b54b33f", ",", "TypeS_3op", ">", ",", "Enc_412ff0", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	614,818	[ "}" ]	[ "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "MF", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_X86", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", ";", "RetOps", ".", "push_back", "(", "Chain", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getTargetConstant", "(", "FuncInfo", "->", "getBytesToPopOnReturn", "(", ")", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "OutsIndex", "=", "<NUM_LIT>", ",", "E", "=", "RVLocs", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "OutsIndex", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "I", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", "Can only return in registers!", "<STR_LIT>", ")", ";", "if", "(", "ShouldDisableCalleeSavedRegister", ")", "MF", ".", "getRegInfo", "(", ")", ".", "disableCalleeSavedRegister", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "SDValue", "ValToCopy", "=", "OutVals", "[", "OutsIndex", "]", ";", "EVT", "ValVT", "=", "ValToCopy", ".", "getValueType", "(", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "AExt", ")", "{", "if", "(", "ValVT", ".", "isVector", "(", ")", "&&", "ValVT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i1", ")", "ValToCopy", "=", "lowerMasksToReg", "(", "ValToCopy", ",", "VA", ".", "getLocVT", "(", ")", ",", "dl", ",", "DAG", ")", ";", "else", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "}", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "BCvt", ")", "ValToCopy", "=", "DAG", ".", "getBitcast", "(", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "assert", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "FPExt", "&&", "<STR_LIT>", "Unexpected FP-extend for return value.", "<STR_LIT>", ")", ";", "if", "(", "(", "ValVT", "==", "MVT", "::", "f32", "\|\|", "ValVT", "==", "MVT", "::", "f64", "\|\|", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "XMM0", "\|\|", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "XMM1", ")", "&&", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "!", "Subtarget", ".", "hasSSE1", "(", ")", ")", ")", "{", "errorUnsupported", "(", "DAG", ",", "dl", ",", "<STR_LIT>", "SSE register return with SSE disabled", "<STR_LIT>", ")", ";", "VA", ".", "convertToReg", "(", "X86", "::", "FP0", ")", ";", "}", "else", "if", "(", "ValVT", "==", "MVT", "::", "f64", "&&", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "!", "Subtarget", ".", "hasSSE2", "(", ")", ")", ")", "{", "errorUnsupported", "(", "DAG", ",", "dl", ",", "<STR_LIT>", "SSE2 register return with SSE2 disabled", "<STR_LIT>", ")", ";", "VA", ".", "convertToReg", "(", "X86", "::", "FP0", ")", ";", "}", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "FP0", "\|\|", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "FP1", ")", "{", "if", "(", "isScalarFPTypeInSSEReg", "(", "VA", ".", "getValVT", "(", ")", ")", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_EXTEND", ",", "dl", ",", "MVT", "::", "f80", ",", "ValToCopy", ")", ";", "RetOps", ".", "push_back", "(", "ValToCopy", ")", ";", "continue", ";", "}", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "if", "(", "ValVT", "==", "MVT", "::", "x86mmx", ")", "{", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "XMM0", "\|\|", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "XMM1", ")", "{", "ValToCopy", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "i64", ",", "ValToCopy", ")", ";", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "MVT", "::", "v2i64", ",", "ValToCopy", ")", ";", "if", "(", "!", "Subtarget", ".", "hasSSE2", "(", ")", ")", "ValToCopy", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4f32", ",", "ValToCopy", ")", ";", "}", "}" ]
LLVM	X86	CPP	next_suggestion	CPU	614,819	[ "MI", ".", "eraseFromParent", "(", ")", ";" ]	[ "Size", "=", "TRI", "->", "getSpillSize", "(", "X86", "::", "GR64RegClass", ")", ";", "Alignment", "=", "TRI", "->", "getSpillAlign", "(", "X86", "::", "GR64RegClass", ")", ";", "int", "StrideSS", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateSpillStackObject", "(", "Size", ",", "Alignment", ")", ";", "Register", "GR64Cand", "=", "X86", "::", "RAX", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "IMPLICIT_DEF", ")", ",", "GR64Cand", ")", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "MOV64mr", ")", ")", ",", "StrideSS", ")", ".", "addReg", "(", "GR64Cand", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "MOV64ri", ")", ",", "GR64Cand", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "unsigned", "Opc", "=", "GET_EGPR_IF_ENABLED", "(", "X86", "::", "TILESTORED", ")", ";", "MachineInstr", "*", "NewMI", "=", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Opc", ")", ")", ",", "TileSS", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "SrcMO", ".", "isKill", "(", ")", ")", ")", ";", "MachineOperand", "&", "MO", "=", "NewMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MO", ".", "setReg", "(", "GR64Cand", ")", ";", "MO", ".", "setIsKill", "(", "true", ")", ";", "Opc", "=", "GET_EGPR_IF_ENABLED", "(", "X86", "::", "TILELOADD", ")", ";", "NewMI", "=", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Opc", ")", ",", "DstReg", ")", ",", "TileSS", ")", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "MOV64rm", ")", ",", "GR64Cand", ")", ",", "StrideSS", ")", ";" ]
GCC	iq2000	CPP	code_generation	CPU	614,820	[ "static", "rtx", "expand_one_builtin", "(", "enum", "insn_code", "icode", ",", "rtx", "target", ",", "tree", "exp", ",", "enum", "rtx_code", "", "code", ",", "int", "argcount", ")", "{", "rtx", "pat", ";", "tree", "arg", "[", "<NUM_LIT>", "]", ";", "rtx", "op", "[", "<NUM_LIT>", "]", ";", "machine_mode", "mode", "[", "<NUM_LIT>", "]", ";", "int", "i", ";", "mode", "[", "<NUM_LIT>", "]", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "argcount", ";", "i", "++", ")", "{", "arg", "[", "i", "]", "=", "CALL_EXPR_ARG", "(", "exp", ",", "i", ")", ";", "op", "[", "i", "]", "=", "expand_normal", "(", "arg", "[", "i", "]", ")", ";", "mode", "[", "i", "]", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "i", "]", ".", "mode", ";", "if", "(", "code", "[", "i", "]", "==", "CONST_INT", "&&", "GET_CODE", "(", "op", "[", "i", "]", ")", "!=", "CONST_INT", ")", "error", "(", "<STR_LIT>", "argument %qd is not a constant", "<STR_LIT>", ",", "i", "+", "<NUM_LIT>", ")", ";", "if", "(", "code", "[", "i", "]", "==", "REG", "&&", "!", "(", "", "insn_data", "[", "icode", "]", ".", "operand", "[", "i", "]", ".", "predicate", ")", "(", "op", "[", "i", "]", ",", "mode", "[", "i", "]", ")", ")", "op", "[", "i", "]", "=", "copy_to_mode_reg", "(", "mode", "[", "i", "]", ",", "op", "[", "i", "]", ")", ";", "}", "if", "(", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "constraint", "[", "<NUM_LIT>", "]", "==", "'", "=", "'", ")", "{", "if", "(", "target", "==", "<NUM_LIT>", "\|\|", "GET_MODE", "(", "target", ")", "!=", "mode", "[", "<NUM_LIT>", "]", "\|\|", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "target", ",", "mode", "[", "<NUM_LIT>", "]", ")", ")", "target", "=", "gen_reg_rtx", "(", "mode", "[", "<NUM_LIT>", "]", ")", ";", "}", "else", "target", "=", "<NUM_LIT>", ";", "switch", "(", "argcount", ")", "{", "case", "<NUM_LIT>", ":", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "target", ")", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "else", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "target", ")", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "else", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "target", ")", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "else", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "target", ")", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "else", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "!", "pat", ")", "return", "<NUM_LIT>", ";", "emit_insn", "(", "pat", ")", ";", "return", "target", ";", "}" ]	[ "Builtin", "for", "ICODE", "having", "ARGCOUNT", "args", "in", "ARGLIST", "where", "each", "arg", "has", "an", "rtx", "CODE", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	614,821	[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";" ]
LLVM	HSAIL	TD	stmt_completion	Virtual ISA	614,822	[ ")", ">", ",", "LdStVectorMap", "<", "NAME", "#", "<STR_LIT>", ",", "<NUM_LIT>", ">", ";" ]	[ "def", "_S32", ":", "LD", "<", "opName", ",", "BrigVal", ",", "(", "outs", "GPR32", ":", "$", "dest" ]
LLVM	ARM	CPP	next_suggestion	CPU	614,823	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]	[ "case", "ISD", "::", "SUB", ":", "return", "PerformSUBCombine", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "MUL", ":", "return", "PerformMULCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "OR", ":", "return", "PerformORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "XOR", ":", "return", "PerformXORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "AND", ":", "return", "PerformANDCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "BRCOND", ":", "case", "ISD", "::", "BR_CC", ":", "return", "PerformHWLoopCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformAddcSubcCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformAddeSubeCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformBFICombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformVMOVRRDCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformVMOVDRRCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "ISD", "::", "STORE", ":", "return", "PerformSTORECombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "BUILD_VECTOR", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "INSERT_VECTOR_ELT", ":", "return", "PerformInsertEltCombine", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "VECTOR_SHUFFLE", ":", "return", "PerformVECTOR_SHUFFLECombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformVDUPLANECombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformVDUPCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "FP_TO_SINT", ":", "case", "ISD", "::", "FP_TO_UINT", ":", "return", "PerformVCVTCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "FDIV", ":", "return", "PerformVDIVCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "return", "PerformIntrinsicCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "SRA", ":", "case", "ISD", "::", "SRL", ":", "return", "PerformShiftCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SIGN_EXTEND", ":", "case", "ISD", "::", "ZERO_EXTEND", ":", "case", "ISD", "::", "ANY_EXTEND", ":", "return", "PerformExtendCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformCMOVCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformBRCONDCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "ISD", "::", "LOAD", ":", "return", "PerformLOADCombine", "(", "N", ",", "DCI", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	614,824	[ ";" ]	[ "for", "(", "auto", "&", "Operand", ":", "MI", ")", "{", "if", "(", "!", "Operand", ".", "isExpr", "(", ")", ")", "continue", ";", "const", "MCExpr", "&", "Expr", "=", "*", "Operand", ".", "getExpr", "(", ")", ";", "if", "(", "Expr", ".", "getKind", "(", ")", "==", "MCExpr", "::", "SymbolRef", "&&", "cast", "<", "MCSymbolRefExpr", ">", "(", "Expr", ")", ".", "getKind", "(", ")", "!=", "MCSymbolRefExpr", "::", "VK_None", ")", "return", "true", ";", "}", "return", "false" ]
GCC	tilegx	MD	next_suggestion	VLIW	614,825	[ "<STR_LIT>" ]	[ "(", "truncate", ":", "SI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
GCC	arm	CPP	program_repair	CPU	614,826	[ "<FIXS>", "{", "if", "(", "arm_disable_literal_pool", ")", "sorry", "(", "<STR_LIT>", "accessing thread-local storage is not currently supported ", "<STR_LIT>", "<STR_LIT>", "with -mpure-code or -mslow-flash-data", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "<FIXE>" ]	[ "{", "const_rtx", "x", "=", "*", "iter", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", "!=", "<NUM_LIT>", ")", "<BUGS>", "return", "true", ";", "<BUGE>" ]
GCC	alpha	MD	next_suggestion	MPU	614,827	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "match_operand", ":", "IMODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "IMODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC	microblaze	CPP	code_generation	MPU	614,828	[ "static", "rtx", "microblaze_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "register", "rtx", "xinsn", "=", "x", ",", "result", ";", "if", "(", "GET_CODE", "(", "xinsn", ")", "==", "CONST", "&&", "flag_pic", "&&", "pic_address_needs_scratch", "(", "xinsn", ")", ")", "{", "rtx", "ptr_reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "constant", "=", "XEXP", "(", "XEXP", "(", "xinsn", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "ptr_reg", ",", "XEXP", "(", "XEXP", "(", "xinsn", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "result", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "ptr_reg", ",", "constant", ")", ";", "if", "(", "SMALL_INT", "(", "constant", ")", ")", "return", "result", ";", "xinsn", "=", "result", ";", "}", "if", "(", "GET_CODE", "(", "xinsn", ")", "==", "PLUS", ")", "{", "register", "rtx", "xplus0", "=", "XEXP", "(", "xinsn", ",", "<NUM_LIT>", ")", ";", "register", "rtx", "xplus1", "=", "XEXP", "(", "xinsn", ",", "<NUM_LIT>", ")", ";", "register", "enum", "rtx_code", "code0", "=", "GET_CODE", "(", "xplus0", ")", ";", "register", "enum", "rtx_code", "code1", "=", "GET_CODE", "(", "xplus1", ")", ";", "if", "(", "code0", "!=", "REG", "&&", "code1", "==", "REG", ")", "{", "xplus0", "=", "XEXP", "(", "xinsn", ",", "<NUM_LIT>", ")", ";", "xplus1", "=", "XEXP", "(", "xinsn", ",", "<NUM_LIT>", ")", ";", "code0", "=", "GET_CODE", "(", "xplus0", ")", ";", "code1", "=", "GET_CODE", "(", "xplus1", ")", ";", "}", "if", "(", "code0", "==", "REG", "&&", "REG_OK_FOR_BASE_P", "(", "xplus0", ")", "&&", "code1", "==", "CONST_INT", "&&", "!", "SMALL_INT", "(", "xplus1", ")", ")", "{", "rtx", "int_reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "ptr_reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_move_insn", "(", "int_reg", ",", "GEN_INT", "(", "INTVAL", "(", "xplus1", ")", "&", "~", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "ptr_reg", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "xplus0", ",", "int_reg", ")", ")", ")", ";", "result", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "ptr_reg", ",", "GEN_INT", "(", "INTVAL", "(", "xplus1", ")", "&", "<NUM_LIT>", ")", ")", ";", "return", "result", ";", "}", "if", "(", "code0", "==", "REG", "&&", "REG_OK_FOR_BASE_P", "(", "xplus0", ")", ")", "{", "if", "(", "reload_in_progress", ")", "df_set_regs_ever_live", "(", "PIC_OFFSET_TABLE_REGNUM", ",", "true", ")", ";", "if", "(", "code1", "==", "CONST", ")", "{", "xplus1", "=", "XEXP", "(", "xplus1", ",", "<NUM_LIT>", ")", ";", "code1", "=", "GET_CODE", "(", "xplus1", ")", ";", "}", "if", "(", "code1", "==", "SYMBOL_REF", ")", "{", "if", "(", "microblaze_tls_symbol_p", "(", "xplus1", ")", ")", "{", "rtx", "tls_ref", ",", "reg", ";", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "tls_ref", "=", "microblaze_legitimize_tls_address", "(", "xplus1", ",", "NULL_RTX", ")", ";", "emit_move_insn", "(", "reg", ",", "tls_ref", ")", ";", "result", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "xplus0", ",", "reg", ")", ";", "return", "result", ";", "}", "else", "if", "(", "flag_pic", "==", "<NUM_LIT>", ")", "{", "rtx", "pic_ref", ",", "reg", ";", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "pic_ref", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "xplus1", ")", ",", "UNSPEC_GOTOFF", ")", ";", "pic_ref", "=", "gen_rtx_CONST", "(", "Pmode", ",", "pic_ref", ")", ";", "pic_ref", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "pic_offset_table_rtx", ",", "pic_ref", ")", ";", "pic_ref", "=", "gen_const_mem", "(", "Pmode", ",", "pic_ref", ")", ";", "emit_move_insn", "(", "reg", ",", "pic_ref", ")", ";", "result", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "xplus0", ",", "reg", ")", ";", "return", "result", ";", "}", "}", "}", "}", "if", "(", "GET_CODE", "(", "xinsn", ")", "==", "SYMBOL_REF", ")", "{", "rtx", "reg", ";", "if", "(", "microblaze_tls_symbol_p", "(", "xinsn", ")", ")", "{", "reg", "=", "microblaze_legitimize_tls_address", "(", "xinsn", ",", "NULL_RTX", ")", ";", "}", "else", "{", "rtx", "pic_ref", ";", "if", "(", "reload_in_progress", ")", "df_set_regs_ever_live", "(", "PIC_OFFSET_TABLE_REGNUM", ",", "true", ")", ";", "pic_ref", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "xinsn", ")", ",", "UNSPEC_GOTOFF", ")", ";", "pic_ref", "=", "gen_rtx_CONST", "(", "Pmode", ",", "pic_ref", ")", ";", "pic_ref", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "pic_offset_table_rtx", ",", "pic_ref", ")", ";", "pic_ref", "=", "gen_const_mem", "(", "Pmode", ",", "pic_ref", ")", ";", "reg", "=", "pic_ref", ";", "}", "return", "reg", ";", "}", "return", "x", ";", "}" ]	[ "Try", "machine-dependent", "ways", "of", "modifying", "an", "illegitimate", "address", "to", "be", "legitimate", ".", "If", "we", "find", "one", ",", "return", "the", "new", ",", "valid", "address", ".", "This", "is", "used", "from", "only", "one", "place", ":", "`", "memory_address", "'", "in", "explow.cc", ".", "OLDX", "is", "the", "address", "as", "it", "was", "before", "break_out_memory_refs", "was", "called", ".", "In", "some", "cases", "it", "is", "useful", "to", "look", "at", "this", "to", "decide", "what", "needs", "to", "be", "done", ".", "It", "is", "always", "safe", "for", "this", "function", "to", "do", "nothing", ".", "It", "exists", "to", "recognize", "opportunities", "to", "optimize", "the", "output", ".", "For", "the", "MicroBlaze", ",", "transform", ":", "memory", "(", "X", "+", "<", "large", "int", ">", ")", "into", ":", "Y", "=", "<", "large", "int", ">", "&", "~0x7fff", ";", "Z", "=", "X", "+", "Y", "memory", "(", "Z", "+", "(", "<", "large", "int", ">", "&", "0x7fff", ")", ")", ";", "This", "is", "for", "CSE", "to", "find", "several", "similar", "references", ",", "and", "only", "use", "one", "Z", ".", "When", "PIC", ",", "convert", "addresses", "of", "the", "form", "memory", "(", "symbol+large", "int", ")", "to", "memory", "(", "reg+large", "int", ")", "." ]
LLVM	MSP430	CPP	stmt_completion	MPU	614,829	[ "ISD", "::", "InputArg", ">", "&", "Ins", ")", "{" ]	[ "static", "void", "AnalyzeVarArgs", "(", "CCState", "&", "State", ",", "const", "SmallVectorImpl", "<" ]
GCC	aarch64	MD	next_suggestion	CPU	614,830	[ "{" ]	[ "(", "vec_duplicate", ":", "VALL_F16_NO_V2Q", "(", "vec_select", ":", "<", "VEL", ">", "(", "match_operand", ":", "<", "VSWAP_WIDTH", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	Mips	CPP	stmt_completion	CPU	614,831	[ "(", "AddrReg", ")", ")", ";" ]	[ "MaskInst", ".", "setOpcode", "(", "Mips", "::", "AND", ")", ";", "MaskInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "AddrReg", ")", ")", ";", "MaskInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg" ]
GCC	sparc	MD	stmt_completion	CPU	614,832	[ ")", ")", "]" ]	[ "[", "(", "set", "(", "pc", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	mmix	CPP	code_generation	CPU	614,833	[ "unsigned", "mmix_debugger_regno", "(", "unsigned", "regno", ")", "{", "regno", "=", "MMIX_OUTPUT_REGNO", "(", "regno", ")", ";", "return", "regno", ">=", "<NUM_LIT>", "?", "(", "regno", "-", "<NUM_LIT>", ")", ":", "(", "regno", "+", "<NUM_LIT>", ")", ";", "}" ]	[ "DEBUGGER_REGNO", "." ]
LLVM	X86	CPP	next_suggestion	CPU	614,834	[ "int", "PSHUFDMask", "[", "]", "=", "{", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";" ]	[ "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "MVT", "::", "v4i64", "&&", "<STR_LIT>", "Bad operand type!", "<STR_LIT>", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "ArrayRef", "<", "int", ">", "Mask", "=", "SVOp", "->", "getMask", "(", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected mask size for v4 shuffle!", "<STR_LIT>", ")", ";", "assert", "(", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "<STR_LIT>", "We can only lower v4i64 with AVX2!", "<STR_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "WidenedMask", ";", "if", "(", "canWidenShuffleElements", "(", "Mask", ",", "WidenedMask", ")", ")", "return", "lowerV2X128VectorShuffle", "(", "DL", ",", "MVT", "::", "v4i64", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ";", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "MVT", "::", "v4i64", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "DL", ",", "MVT", "::", "v4i64", ",", "V1", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "MVT", "::", "v4i64", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "{" ]
GCC	arm	CPP	stmt_completion	CPU	614,835	[ "_", "_", "b", ")", ";" ]	[ "return", "(", "uint32x2_t", ")", "(", "_", "_", "a", "<" ]
GCC	i386	CPP	next_suggestion	CPU	614,836	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_comneq_epi8", "(", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_vpcomneqb", "(", "(", "_", "_", "v16qi", ")", "_", "_", "A", ",", "(", "_", "_", "v16qi", ")", "_", "_", "B", ")", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	614,837	[ "return", "Changes", ";" ]	[ "LastIssued", "=", "ZeroCounts", ";", "LastOpcodeType", "=", "OTHER", ";", "LastInstWritesM0", "=", "false", ";", "memset", "(", "&", "UsedRegs", ",", "<NUM_LIT>", ",", "sizeof", "(", "UsedRegs", ")", ")", ";", "memset", "(", "&", "DefinedRegs", ",", "<NUM_LIT>", ",", "sizeof", "(", "DefinedRegs", ")", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "", "BI", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_BARRIER", ")", "Changes", "\|=", "insertWait", "(", "MBB", ",", "I", ",", "LastIssued", ")", ";", "else", "Changes", "\|=", "insertWait", "(", "MBB", ",", "I", ",", "handleOperands", "(", "", "I", ")", ")", ";", "pushInstruction", "(", "MBB", ",", "I", ")", ";", "handleSendMsg", "(", "MBB", ",", "I", ")", ";", "}", "Changes", "\|=", "insertWait", "(", "MBB", ",", "MBB", ".", "getFirstTerminator", "(", ")", ",", "LastIssued", ")", ";", "}" ]
GCC	visium	CPP	next_suggestion	Virtual ISA	614,838	[ "t", "=", "build1", "(", "GOTO_EXPR", ",", "void_type_node", ",", "lab_over", ")", ";" ]	[ "lab_false", "=", "create_artificial_label", "(", "UNKNOWN_LOCATION", ")", ";", "lab_over", "=", "create_artificial_label", "(", "UNKNOWN_LOCATION", ")", ";", "if", "(", "float_reg_arg_p", ")", "bytes", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_fbytes", ")", ",", "unshare_expr", "(", "valist", ")", ",", "f_fbytes", ",", "NULL_TREE", ")", ";", "else", "bytes", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_gbytes", ")", ",", "unshare_expr", "(", "valist", ")", ",", "f_gbytes", ",", "NULL_TREE", ")", ";", "t", "=", "fold_convert", "(", "TREE_TYPE", "(", "bytes", ")", ",", "size_int", "(", "rsize", ")", ")", ";", "t", "=", "build2", "(", "LT_EXPR", ",", "boolean_type_node", ",", "bytes", ",", "t", ")", ";", "u", "=", "build1", "(", "GOTO_EXPR", ",", "void_type_node", ",", "lab_false", ")", ";", "t", "=", "build3", "(", "COND_EXPR", ",", "void_type_node", ",", "t", ",", "u", ",", "NULL_TREE", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "t", "=", "fold_convert", "(", "sizetype", ",", "bytes", ")", ";", "offs", "=", "build2", "(", "MINUS_EXPR", ",", "sizetype", ",", "size_int", "(", "max_save_area_size", ")", ",", "t", ")", ";", "if", "(", "float_reg_arg_p", ")", "base", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_fbase", ")", ",", "valist", ",", "f_fbase", ",", "NULL_TREE", ")", ";", "else", "base", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_gbase", ")", ",", "valist", ",", "f_gbase", ",", "NULL_TREE", ")", ";", "t", "=", "build2", "(", "POINTER_PLUS_EXPR", ",", "TREE_TYPE", "(", "base", ")", ",", "base", ",", "offs", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "void_type_node", ",", "addr", ",", "t", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "t", "=", "fold_convert", "(", "TREE_TYPE", "(", "bytes", ")", ",", "size_int", "(", "rsize", ")", ")", ";", "t", "=", "build2", "(", "MINUS_EXPR", ",", "TREE_TYPE", "(", "bytes", ")", ",", "bytes", ",", "t", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "bytes", ")", ",", "bytes", ",", "t", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	614,839	[ "}" ]	[ "MachineBasicBlock", "::", "iterator", "Next", ";", "for", "(", "auto", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "TII", "->", "isSGPRSpill", "(", "MI", ")", ")", "{", "int", "FI", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "addr", ")", "->", "getIndex", "(", ")", ";", "assert", "(", "MFI", ".", "getStackID", "(", "FI", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "FuncInfo", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "FI", ")", ")", "{", "bool", "Spilled", "=", "TRI", ".", "eliminateSGPRToVGPRSpillFrameIndex", "(", "MI", ",", "FI", ",", "RS", ")", ";", "(", "void", ")", "Spilled", ";", "assert", "(", "Spilled", "&&", "<STR_LIT>", "failed to spill SGPR to VGPR when allocated", "<STR_LIT>", ")", ";", "}", "else", "AllSGPRSpilledToVGPRs", "=", "false", ";" ]
LLVM	SNES	CPP	next_suggestion	DSP	614,840	[ "}" ]	[ "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "if", "(", "MO", ".", "isFPImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "APFloat", "(", "MO", ".", "getFPImm", "(", ")", ")", ".", "bitcastToAPInt", "(", ")", ".", "getHiBits", "(", "<NUM_LIT>", ")", ".", "getLimitedValue", "(", ")", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", ")", ";", "return", "getExprOpValue", "(", "MO", ".", "getExpr", "(", ")", ",", "Fixups", ",", "STI", ")", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	614,841	[ "fastEmitBranch", "(", "Target", ",", "DbgLoc", ")", ";" ]	[ "if", "(", "const", "CmpInst", "", "CI", "=", "dyn_cast", "<", "CmpInst", ">", "(", "BI", "->", "getCondition", "(", ")", ")", ")", "{", "if", "(", "isValueAvailable", "(", "CI", ")", ")", "{", "Optional", "<", "PPC", "::", "Predicate", ">", "OptPPCPred", "=", "getComparePred", "(", "CI", "->", "getPredicate", "(", ")", ")", ";", "if", "(", "!", "OptPPCPred", ")", "return", "false", ";", "PPC", "::", "Predicate", "PPCPred", "=", "OptPPCPred", ".", "getValue", "(", ")", ";", "if", "(", "FuncInfo", ".", "MBB", "->", "isLayoutSuccessor", "(", "TBB", ")", ")", "{", "std", "::", "swap", "(", "TBB", ",", "FBB", ")", ";", "PPCPred", "=", "PPC", "::", "InvertPredicate", "(", "PPCPred", ")", ";", "}", "Register", "CondReg", "=", "createResultReg", "(", "&", "PPC", "::", "CRRCRegClass", ")", ";", "if", "(", "!", "PPCEmitCmp", "(", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CI", "->", "isUnsigned", "(", ")", ",", "CondReg", ",", "PPCPred", ")", ")", "return", "false", ";", "BuildMI", "(", "", "BrBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "PPC", "::", "BCC", ")", ")", ".", "addImm", "(", "Subtarget", "->", "hasSPE", "(", ")", "?", "PPC", "::", "PRED_SPE", ":", "PPCPred", ")", ".", "addReg", "(", "CondReg", ")", ".", "addMBB", "(", "TBB", ")", ";", "finishCondBranch", "(", "BI", "->", "getParent", "(", ")", ",", "TBB", ",", "FBB", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "const", "ConstantInt", "", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "BI", "->", "getCondition", "(", ")", ")", ")", "{", "uint64_t", "Imm", "=", "CI", "->", "getZExtValue", "(", ")", ";", "MachineBasicBlock", "", "Target", "=", "(", "Imm", "==", "<NUM_LIT>", ")", "?", "FBB", ":", "TBB", ";" ]
GCC	mips	MD	next_suggestion	CPU	614,842	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "HI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
GCC	vax	CPP	stmt_completion	CPU	614,843	[ "offset", ")", ";" ]	[ "gcc_assert", "(", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "MULT", "\|\|", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "ASHIFT", ")", ";", "gcc_assert", "(", "!", "ireg", ")", ";", "ireg", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "CONSTANT_ADDRESS_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "\|\|", "MEM_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "offset", ")", "{", "if", "(", "CONST_INT_P", "(", "offset", ")", ")", "offset", "=", "plus_constant", "(", "Pmode", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "INTVAL", "(", "offset", ")", ")", ";", "else", "{", "gcc_assert", "(", "CONST_INT_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", ";", "offset", "=", "plus_constant", "(", "Pmode", ",", "offset", ",", "INTVAL", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", ";", "}", "}", "offset", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "REG_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "reg1", ")", "ireg", "=", "reg1", ",", "breg", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "reg1", "=", "<NUM_LIT>", ";", "else", "reg1", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "gcc_assert", "(", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "MULT", "\|\|", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "ASHIFT", ")", ";", "gcc_assert", "(", "!", "ireg", ")", ";", "ireg", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "reg1", ")", "{", "if", "(", "breg", "\|\|", "(", "flag_pic", "&&", "GET_CODE", "(", "addr", ")", "==", "SYMBOL_REF", ")", "\|\|", "(", "offset", "&&", "(", "MEM_P", "(", "offset", ")", "\|\|", "(", "flag_pic", "&&", "symbolic_operand", "(", "offset", ",", "SImode", ")", ")", ")", ")", ")", "{", "gcc_assert", "(", "!", "ireg", ")", ";", "ireg", "=", "reg1", ";", "}", "else", "breg", "=", "reg1", ";", "}", "if", "(", "offset", "!=", "<NUM_LIT>", ")", "{", "if", "(", "flag_pic", "&&", "symbolic_operand", "(", "offset", ",", "SImode", ")", ")", "{", "if", "(", "breg", "&&", "ireg", ")", "{", "debug_rtx", "(", "or", "ig", ")", ";", "output_operand_lossage", "(", "<STR_LIT>", "symbol used with both base and indexed registers", "<STR_LIT>", ")", ";", "}", "if", "(", "flag_pic", ">", "<NUM_LIT>", "&&", "GET_CODE", "(", "offset", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "offset", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "&&", "!", "SYMBOL_REF_LOCAL_P", "(", "XEXP", "(", "XEXP", "(", "offset", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "{", "debug_rtx", "(", "or", "ig", ")", ";", "output_operand_lossage", "(", "<STR_LIT>", "symbol with offset used in PIC mode", "<STR_LIT>", ")", ";", "}", "if", "(", "breg", ")", "{", "ireg", "=", "breg", ";", "breg", "=", "<NUM_LIT>", ";", "}", "}", "output_address", "(", "VOIDmode", "," ]
LLVM	TGSI	CPP	stmt_completion	Virtual ISA	614,844	[ "Subtarget", ";" ]	[ "const", "TGSISubtarget", "*", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "override", "{", "return", "&" ]
LLVM	ARM	TD	program_repair	CPU	614,845	[ "<FIXS>", "def", "tPOP_RET", ":", "T1I", "(", "outs", ")", ",", "(", "ins", "pred", ":", "$", "p", ",", "reglist", ":", "$", "wb", ",", "variable_ops", ")", ",", "IIC_Br", ",", "<STR_LIT>", ",", "[", "]", ">", ";", "<FIXE>" ]	[ "let", "isReturn", "=", "<NUM_LIT>", ",", "isTerminator", "=", "<NUM_LIT>", ",", "isBarrier", "=", "<NUM_LIT>", ",", "mayLoad", "=", "<NUM_LIT>", "in", "<BUGS>", "def", "tPOP_RET", ":", "T1I", "(", "outs", ")", ",", "(", "ins", "pred", ":", "$", "p", ",", "reglist", ":", "$", "dst1", ",", "variable_ops", ")", ",", "IIC_Br", ",", "<STR_LIT>", ",", "[", "]", ">", ";", "<BUGE>", "let", "isCall", "=", "<NUM_LIT>", ",", "Defs", "=", "[", "R0", ",", "R1", ",", "R2", ",", "R3", ",", "R12", ",", "LR", "," ]
LLVM	AArch64	CPP	next_suggestion	CPU	614,846	[ "}" ]	[ "assert", "(", "MF", "&&", "<STR_LIT>", "Invalid MachineFunction pointer.", "<STR_LIT>", ")", ";", "if", "(", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "AnyReg", ")", "return", "CSR_AArch64_AllRegs_SaveList", ";", "else", "return", "CSR_AArch64_AAPCS_SaveList", ";" ]
LLVM	Hexagon	TD	stmt_completion	DSP	614,847	[ ";" ]	[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>" ]
LLVM	Hexagon	TD	stmt_completion	DSP	614,848	[ "=", "<NUM_LIT>", ";" ]	[ "def", "A2_psubt", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", "TypeALU32_3op", ">", ",", "Enc_9b0bc1", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue" ]
GCC	stormy16	CPP	stmt_completion	CPU	614,849	[ "xstormy16_print_operand: unknown code", "<STR_LIT>", ")", ";" ]	[ "HOST_WIDE_INT", "l", ";", "if", "(", "CONST_INT_P", "(", "x", ")", ")", "xx", "=", "INTVAL", "(", "x", ")", ";", "else", "output_operand_lossage", "(", "<STR_LIT>", "'B' operand is not constant", "<STR_LIT>", ")", ";", "if", "(", "bits_set", "[", "xx", "&", "<NUM_LIT>", "]", "<=", "<NUM_LIT>", ")", "{", "if", "(", "(", "~", "xx", "&", "~", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "xx", "&=", "<NUM_LIT>", ";", "else", "if", "(", "(", "~", "xx", "&", "~", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "xx", "&=", "<NUM_LIT>", ";", "l", "=", "exact_log2", "(", "xx", ")", ";", "}", "else", "{", "if", "(", "(", "xx", "&", "~", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "xx", "\|=", "~", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ";", "else", "if", "(", "(", "xx", "&", "~", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "xx", "\|=", "~", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ";", "l", "=", "exact_log2", "(", "~", "xx", ")", ";", "}", "if", "(", "l", "==", "-", "<NUM_LIT>", ")", "output_operand_lossage", "(", "<STR_LIT>", "'B' operand has multiple bits set", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "IMMEDIATE_PREFIX", "HOST_WIDE_INT_PRINT_DEC", ",", "l", ")", ";", "return", ";", "}", "case", "'", "C", "'", ":", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", ")", "assemble_name", "(", "file", ",", "XSTR", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "LABEL_P", "(", "x", ")", ")", "output_asm_label", "(", "x", ")", ";", "else", "xstormy16_print_operand_address", "(", "file", ",", "VOIDmode", ",", "x", ")", ";", "return", ";", "case", "'", "o", "'", ":", "case", "'", "O", "'", ":", "{", "HOST_WIDE_INT", "xx", "=", "<NUM_LIT>", ";", "if", "(", "CONST_INT_P", "(", "x", ")", ")", "xx", "=", "INTVAL", "(", "x", ")", ";", "else", "output_operand_lossage", "(", "<STR_LIT>", "'o' operand is not constant", "<STR_LIT>", ")", ";", "if", "(", "code", "==", "'", "O", "'", ")", "xx", "=", "-", "xx", ";", "fprintf", "(", "file", ",", "IMMEDIATE_PREFIX", "HOST_WIDE_INT_PRINT_DEC", ",", "xx", "-", "<NUM_LIT>", ")", ";", "return", ";", "}", "case", "'", "b", "'", ":", "{", "HOST_WIDE_INT", "xx", "=", "<NUM_LIT>", ";", "HOST_WIDE_INT", "l", ";", "if", "(", "CONST_INT_P", "(", "x", ")", ")", "xx", "=", "INTVAL", "(", "x", ")", ";", "else", "output_operand_lossage", "(", "<STR_LIT>", "'B' operand is not constant", "<STR_LIT>", ")", ";", "l", "=", "<NUM_LIT>", "-", "xx", ";", "fputs", "(", "IMMEDIATE_PREFIX", ",", "file", ")", ";", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "l", ")", ";", "return", ";", "}", "case", "<NUM_LIT>", ":", "break", ";", "default", ":", "output_operand_lossage", "(", "<STR_LIT>" ]
GCC	sparc	CPP	next_suggestion	CPU	614,850	[ "return", "<NUM_LIT>", ";" ]	[ "static", "int", "sparc_issue_rate", "(", "void", ")", "{", "switch", "(", "sparc_cpu", ")", "{", "case", "PROCESSOR_NIAGARA", ":", "case", "PROCESSOR_NIAGARA2", ":", "case", "PROCESSOR_NIAGARA3", ":", "default", ":" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	614,851	[ "{" ]	[ "unsigned", "getCacheLineSize", "(", ")" ]
LLVM	ARM	CPP	stmt_completion	CPU	614,852	[ ")", ";" ]	[ "if", "(", "CmpMI", "->", "modifiesRegister", "(", "ARM", "::", "CPSR", ",", "TRI", ")", ")", "break", ";", "if", "(", "CmpMI", "->", "readsRegister", "(", "ARM", "::", "CPSR", ",", "TRI", ")", ")", "break", ";", "}", "if", "(", "CmpMI", "->", "getOpcode", "(", ")", "!=", "ARM", "::", "tCMPi8", "&&", "CmpMI", "->", "getOpcode", "(", ")", "!=", "ARM", "::", "t2CMPri", ")", "return", "nullptr", ";", "unsigned", "Reg", "=", "CmpMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "::", "<STR_LIT>", "Pred", "=", "getInstrPredicate", "(", "*", "CmpMI", ",", "PredReg" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	614,853	[ "}" ]	[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(", "ops", "i32imm", ":", "$", "step", ")", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
LLVM	AMDGPU	CPP	program_repair	GPU	614,854	[ "<FIXS>", "ISD", "::", "MUL", ",", "ISD", "::", "ABS", ",", "ISD", "::", "SMIN", ",", "ISD", "::", "SMAX", ",", "ISD", "::", "UMIN", ",", "ISD", "::", "UMAX", ",", "ISD", "::", "UADDSAT", ",", "ISD", "::", "SADDSAT", ",", "ISD", "::", "USUBSAT", ",", "<FIXE>" ]	[ "for", "(", "MVT", "VT", ":", "{", "MVT", "::", "v4i16", ",", "MVT", "::", "v8i16", ",", "MVT", "::", "v16i16", ",", "MVT", "::", "v32i16", "}", ")", "setOperationAction", "(", "{", "ISD", "::", "SHL", ",", "ISD", "::", "SRA", ",", "ISD", "::", "SRL", ",", "ISD", "::", "ADD", ",", "ISD", "::", "SUB", ",", "<BUGS>", "ISD", "::", "MUL", ",", "ISD", "::", "SMIN", ",", "ISD", "::", "SMAX", ",", "ISD", "::", "UMIN", ",", "ISD", "::", "UMAX", ",", "ISD", "::", "UADDSAT", ",", "ISD", "::", "SADDSAT", ",", "ISD", "::", "USUBSAT", ",", "<BUGE>", "ISD", "::", "SSUBSAT", "}", ",", "VT", ",", "Custom", ")", ";" ]
GCC	rs6000	MD	stmt_completion	CPU	614,855	[ "<STR_LIT>", ")", "]", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "HSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "bswap", ":", "HSI", "(", "match_operand", ":", "HSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
LLVM	AArch64	CPP	next_suggestion	CPU	614,856	[ "case", "CallingConv", "::", "Swift", ":" ]	[ "case", "CallingConv", "::", "AArch64_SVE_VectorCall", ":", "case", "CallingConv", "::", "PreserveMost", ":" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	614,857	[ "false", ";" ]	[ "MachineInstr", "&", "RetI", "=", "MBB", ".", "back", "(", ")", ";", "if", "(", "!", "isRestoreCall", "(", "RetI", ".", "getOpcode", "(", ")", ")", ")", "for", "(", "auto", "&", "R", ":", "CSI", ")", "RetI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "R", ".", "getReg", "(", ")", ",", "false", ",", "true", ")", ")", ";", "ReachedExit", "=", "true", ";", "}", "if", "(", "ReachedExit", "&&", "&", "MBB", "!=", "RestoreB", ")", "{", "for", "(", "auto", "&", "R", ":", "CSI", ")", "if", "(", "!", "MBB", ".", "isLiveIn", "(", "R", ".", "getReg", "(", ")", ")", ")", "MBB", ".", "addLiveIn", "(", "R", ".", "getReg", "(", ")", ")", ";", "DoneT", "[", "BN", "]", "=", "true", ";", "}", "if", "(", "!", "ReachedExit", ")", "DoneF", "[", "BN", "]", "=", "true", ";", "Path", "[", "BN", "]", "=" ]
LLVM	AMDGPU	CPP	program_repair	GPU	614,858	[ "<FIXS>", "AMDGPU", "::", "initDefaultAMDKernelCodeT", "(", "Out", ",", "getSTI", "(", ")", ")", ";", "<FIXE>" ]	[ "const", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "SIMachineFunctionInfo", ">", "(", ")", ";", "const", "GCNSubtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "GCNSubtarget", ">", "(", ")", ";", "<BUGS>", "AMDGPU", "::", "initDefaultAMDKernelCodeT", "(", "Out", ",", "STM", ".", "getFeatureBits", "(", ")", ")", ";", "<BUGE>", "Out", ".", "compute_pgm_resource_registers", "=", "CurrentProgramInfo", ".", "ComputePGMRSrc1", "\|" ]
GCC	arm	CPP	next_suggestion	CPU	614,859	[ "}" ]	[ "union", "{", "int8x8x3_t", "_", "_", "i", ";", "_", "_", "builtin_neon_ei", "_", "_", "o", ";", "}", "_", "_", "bu", "=", "{", "_", "_", "b", "}", ";", "_", "_", "builtin_neon_vst1_x3v8qi", "(", "(", "_", "_", "builtin_neon_qi", "*", ")", "_", "_", "a", ",", "_", "_", "bu", ".", "_", "_", "o", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	614,860	[ "let", "isFP", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	614,861	[ "]", "[", "<NUM_LIT>", "]", "=", "{" ]	[ "unsigned", "OutTyVariant", ";", "EVT", "OutTy", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "OutTy", "==", "MVT", "::", "i32", ")", "OutTyVariant", "=", "<NUM_LIT>", ";", "else", "if", "(", "OutTy", "==", "MVT", "::", "i64", ")", "OutTyVariant", "=", "<NUM_LIT>", ";", "else", "return", "nullptr", ";", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "FP_TO_SINT", "\|\|", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "FP_TO_UINT", ")", "&&", "<STR_LIT>", "Unexpected opcode!", "<STR_LIT>", ")", ";", "unsigned", "FpConVariant", "=", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "FP_TO_SINT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "Opc", ";", "switch", "(", "Op0", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "nullptr", ";", "case", "ISD", "::", "FCEIL", ":", "{", "unsigned", "FCVTPOpcs", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", "}", ",", "{", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", "}", "}", ";", "Opc", "=", "FCVTPOpcs", "[", "FpConVariant", "]", "[", "InTyVariant", "]", "[", "OutTyVariant", "]", ";", "break", ";", "}", "case", "ISD", "::", "FFLOOR", ":", "{", "unsigned", "FCVTMOpcs", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", "}", ",", "{", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", "}", "}", ";", "Opc", "=", "FCVTMOpcs", "[", "FpConVariant", "]", "[", "InTyVariant", "]", "[", "OutTyVariant", "]", ";", "break", ";", "}", "case", "ISD", "::", "FTRUNC", ":", "{", "unsigned", "FCVTZOpcs", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>" ]
GCC	rs6000	CPP	code_generation	CPU	614,862	[ "static", "tree", "resolve_vec_cmpne", "(", "resolution", "", "res", ",", "tree", "", "args", ",", "tree", "", "types", ",", "location_t", "loc", ")", "{", "if", "(", "TREE_CODE", "(", "types", "[", "<NUM_LIT>", "]", ")", "!=", "VECTOR_TYPE", "\|\|", "!", "lang_hooks", ".", "types_compatible_p", "(", "types", "[", "<NUM_LIT>", "]", ",", "types", "[", "<NUM_LIT>", "]", ")", ")", "{", "", "res", "=", "resolved_bad", ";", "return", "error_mark_node", ";", "}", "machine_mode", "arg0_elt_mode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "types", "[", "<NUM_LIT>", "]", ")", ")", ";", "if", "(", "!", "TARGET_P9_VECTOR", "\|\|", "arg0_elt_mode", "==", "DImode", "\|\|", "arg0_elt_mode", "==", "TImode", "\|\|", "arg0_elt_mode", "==", "SFmode", "\|\|", "arg0_elt_mode", "==", "DFmode", ")", "{", "switch", "(", "arg0_elt_mode", ")", "{", "case", "E_QImode", ":", "case", "E_HImode", ":", "case", "E_SImode", ":", "case", "E_DImode", ":", "case", "E_TImode", ":", "case", "E_SFmode", ":", "case", "E_DFmode", ":", "{", "vec", "<", "tree", ",", "va_gc", ">", "", "params", "=", "make_tree_vector", "(", ")", ";", "vec_safe_push", "(", "params", ",", "args", "[", "<NUM_LIT>", "]", ")", ";", "vec_safe_push", "(", "params", ",", "args", "[", "<NUM_LIT>", "]", ")", ";", "tree", "decl", "=", "rs6000_builtin_decls", "[", "RS6000_OVLD_VEC_CMPEQ", "]", ";", "tree", "call", "=", "altivec_resolve_overloaded_builtin", "(", "loc", ",", "decl", ",", "params", ")", ";", "call", "=", "save_expr", "(", "call", ")", ";", "params", "=", "make_tree_vector", "(", ")", ";", "vec_safe_push", "(", "params", ",", "call", ")", ";", "vec_safe_push", "(", "params", ",", "call", ")", ";", "decl", "=", "rs6000_builtin_decls", "[", "RS6000_OVLD_VEC_NOR", "]", ";", "", "res", "=", "resolved", ";", "return", "altivec_resolve_overloaded_builtin", "(", "loc", ",", "decl", ",", "params", ")", ";", "}", "default", ":", "", "res", "=", "resolved_bad", ";", "return", "error_mark_node", ";", "}", "}", "", "res", "=", "unresolved", ";", "return", "error_mark_node", ";", "}" ]	[ "Resolve", "an", "overloaded", "vec_cmpne", "call", "and", "return", "a", "tree", "expression", "for", "the", "resolved", "call", "if", "successful", ".", "ARGS", "contains", "the", "arguments", "to", "the", "call", ".", "TYPES", "contains", "their", "types", ".", "RES", "must", "be", "set", "to", "indicate", "the", "status", "of", "the", "resolution", "attempt", ".", "LOC", "contains", "statement", "location", "information", "." ]
GCC	i386	CPP	next_suggestion	CPU	614,863	[ "}" ]	[ "}", "else", "d_add_builtin_version", "(", "<STR_LIT>", "X86", "<STR_LIT>", ")", ";", "if", "(", "TARGET_80387", ")", "d_add_builtin_version", "(", "<STR_LIT>", "D_HardFloat", "<STR_LIT>", ")", ";", "else", "d_add_builtin_version", "(", "<STR_LIT>", "D_SoftFloat", "<STR_LIT>", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	614,864	[ "}" ]	[ "static", "Instruction", "*", "getFirstNonAllocaInTheEntryBlock", "(", "Function", "&", "F", ")", "{", "for", "(", "Instruction", "&", "I", ":", "F", ".", "getEntryBlock", "(", ")", ")", "if", "(", "!", "isa", "<", "AllocaInst", ">", "(", "&", "I", ")", ")", "return", "&", "I", ";", "llvm_unreachable", "(", "<STR_LIT>", "No terminator in the entry block!", "<STR_LIT>", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	614,865	[ "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";" ]
GCC	i386	CPP	stmt_completion	CPU	614,866	[ ":" ]	[ "gcc_assert", "(", "!", "DECIMAL_FLOAT_MODE_P", "(", "mode", ")", ")", ";", "return", "CCFPmode", ";", "}", "switch", "(", "code", ")", "{", "case", "EQ", ":", "case", "NE", ":", "return", "CCZmode", ";", "case", "GEU", ":", "case", "LTU", ":", "rtx", "geu", ";", "if", "(", "GET_CODE", "(", "op0", ")", "==", "PLUS", "&&", "(", "rtx_equal_p", "(", "op1", ",", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ")", "\|\|", "rtx_equal_p", "(", "op1", ",", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ")", ")", ")", "return", "CCCmode", ";", "else", "if", "(", "code", "==", "LTU", "&&", "GET_CODE", "(", "op0", ")", "==", "NEG", "&&", "GET_CODE", "(", "geu", "=", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ")", "==", "GEU", "&&", "REG_P", "(", "XEXP", "(", "geu", ",", "<NUM_LIT>", ")", ")", "&&", "(", "GET_MODE", "(", "XEXP", "(", "geu", ",", "<NUM_LIT>", ")", ")", "==", "CCCmode", "\|\|", "GET_MODE", "(", "XEXP", "(", "geu", ",", "<NUM_LIT>", ")", ")", "==", "CCmode", ")", "&&", "REGNO", "(", "XEXP", "(", "geu", ",", "<NUM_LIT>", ")", ")", "==", "FLAGS_REG", "&&", "XEXP", "(", "geu", ",", "<NUM_LIT>", ")", "==", "const0_rtx", "&&", "GET_CODE", "(", "op1", ")", "==", "LTU", "&&", "REG_P", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ")", "&&", "GET_MODE", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ")", "==", "GET_MODE", "(", "XEXP", "(", "geu", ",", "<NUM_LIT>", ")", ")", "&&", "REGNO", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ")", "==", "FLAGS_REG", "&&", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", "==", "const0_rtx", ")", "return", "CCCmode", ";", "else", "if", "(", "code", "==", "LTU", "&&", "GET_CODE", "(", "op0", ")", "==", "NEG", "&&", "GET_CODE", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ")", "==", "LTU", "&&", "GET_MODE", "(", "XEXP", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "CCCmode", "&&", "GET_CODE", "(", "op1", ")", "==", "GEU", "&&", "GET_MODE", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ")", "==", "CCCmode", ")", "return", "CCCmode", ";", "else", "return", "CCmode", ";", "case", "GTU", ":", "case", "LEU", ":", "return", "CCmode", ";", "case", "GE" ]
LLVM	Hexagon	CPP	program_repair	DSP	614,867	[ "<FIXS>", "Register", "NewOutR", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "<FIXE>" ]	[ "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "OutR", ".", "R", ")", ";", "<BUGS>", "unsigned", "NewOutR", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "<BUGE>", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NewOutR", ")", ".", "addReg", "(", "NewPR", ".", "R", ",", "<NUM_LIT>", ",", "NewPR", ".", "S", ")", ";", "MRI", "->", "replaceRegWith", "(", "OutR", ".", "R", ",", "NewOutR", ")", ";" ]
LLVM	ARM	CPP	program_repair	CPU	614,868	[ "<FIXS>", "}", "else", "{", "<FIXE>" ]	[ "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "Offset", ")", ";", "UseRR", "=", "true", ";", "}", "<BUGS>", "}", "else", "<BUGE>", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "ARM", "::", "tLDR", ")", ")", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "TmpReg", ",", "false", ",", "false", ",", "true", ")", ";", "if", "(", "UseRR", ")" ]
GCC	m32c	CPP	stmt_completion	MPU	614,869	[ "mode", ")", ";" ]	[ "int", "m32c_class_max_nregs", "(", "int", "regclass", ",", "enum", "machine_mode", "mode", ")", "{", "int", "rn", ",", "max", "=", "<NUM_LIT>", ";", "for", "(", "rn", "=", "<NUM_LIT>", ";", "rn", "<", "FIRST_PSEUDO_REGISTER", ";", "rn", "++", ")", "if", "(", "class_contents", "[", "regclass", "]", "[", "<NUM_LIT>", "]", "&", "(", "<NUM_LIT>", "<<", "rn", ")", ")", "{", "int", "n", "=", "m32c_hard_regno_nregs", "(", "rn", "," ]
GCC	s390	MD	stmt_completion	MPU	614,870	[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(" ]
GCC	m68k	MD	next_suggestion	MPU	614,871	[ "(", "set", "(", "reg", ":", "SI", "SP_REG", ")", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REG", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "]" ]	[ "(", "define_peephole2", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	nds32	MD	next_suggestion	CPU	614,872	[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "sqrt", ":", "ANYF", "(", "match_operand", ":", "ANYF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	code_generation	GPU	614,873	[ "unsigned", "int", "R600InstrInfo", "::", "getInstrLatency", "(", "const", "InstrItineraryData", "", "ItinData", ",", "const", "MachineInstr", "&", ",", "unsigned", "", "PredCost", ")", "const", "{", "if", "(", "PredCost", ")", "*", "PredCost", "=", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}" ]	[ "Compute", "the", "instruction", "latency", "of", "a", "given", "instruction", "." ]
GCC	msp430	CPP	next_suggestion	MPU	614,874	[ "return", "NULL", ";" ]	[ "if", "(", "extracted_mcu_data", ".", "name", "!=", "NULL", ")", "{", "switch", "(", "extracted_mcu_data", ".", "revision", ")", "{", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "-mcpu=msp430", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "-mcpu=msp430x", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "-mcpu=msp430xv2", "<STR_LIT>", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}" ]
LLVM	Hexagon	TD	stmt_completion	DSP	614,875	[ ";" ]	[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>" ]
GCC	aarch64	MD	program_repair	CPU	614,876	[ "<FIXS>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "ENDIAN_LANE_N", "(", "V2DFmode", ",", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", "return", "<STR_LIT>", "}", "<FIXE>" ]	[ "(", "parallel", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "]", ")", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
LLVM	X86	CPP	code_generation	CPU	614,877	[ "bool", "X86CmovConverterPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "EnableCmovConverter", ")", "return", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "******* ", "<STR_LIT>", "<<", "getPassName", "(", ")", "<<", "<STR_LIT>", " : ", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "<STR_LIT>", "*******\\n", "<STR_LIT>", ")", ";", "bool", "Changed", "=", "false", ";", "MachineLoopInfo", "&", "MLI", "=", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "const", "TargetSubtargetInfo", "&", "STI", "=", "MF", ".", "getSubtarget", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "TSchedModel", ".", "init", "(", "STI", ".", "getSchedModel", "(", ")", ",", "&", "STI", ",", "TII", ")", ";", "if", "(", "ForceMemOperand", ")", "{", "CmovGroups", "AllCmovGroups", ";", "SmallVector", "<", "MachineBasicBlock", "", ",", "<NUM_LIT>", ">", "Blocks", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "Blocks", ".", "push_back", "(", "&", "MBB", ")", ";", "if", "(", "collectCmovCandidates", "(", "Blocks", ",", "AllCmovGroups", ",", "true", ")", ")", "{", "for", "(", "auto", "&", "Group", ":", "AllCmovGroups", ")", "{", "if", "(", "!", "llvm", "::", "any_of", "(", "Group", ",", "[", "&", "]", "(", "MachineInstr", "", "I", ")", "{", "return", "I", "->", "mayLoad", "(", ")", ";", "}", ")", ")", "continue", ";", "Changed", "=", "true", ";", "convertCmovInstsToBranches", "(", "Group", ")", ";", "}", "}", "}", "SmallVector", "<", "MachineLoop", "", ",", "<NUM_LIT>", ">", "Loops", "(", "MLI", ".", "begin", "(", ")", ",", "MLI", ".", "end", "(", ")", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "(", "int", ")", "Loops", ".", "size", "(", ")", ";", "++", "i", ")", "for", "(", "MachineLoop", "", "Child", ":", "Loops", "[", "i", "]", "->", "getSubLoops", "(", ")", ")", "Loops", ".", "push_back", "(", "Child", ")", ";", "for", "(", "MachineLoop", "", "CurrLoop", ":", "Loops", ")", "{", "if", "(", "!", "CurrLoop", "->", "getSubLoops", "(", ")", ".", "empty", "(", ")", ")", "continue", ";", "CmovGroups", "CmovInstGroups", ";", "if", "(", "!", "collectCmovCandidates", "(", "CurrLoop", "->", "getBlocks", "(", ")", ",", "CmovInstGroups", ")", ")", "continue", ";", "if", "(", "!", "checkForProfitableCmovCandidates", "(", "CurrLoop", "->", "getBlocks", "(", ")", ",", "CmovInstGroups", ")", ")", "continue", ";", "Changed", "=", "true", ";", "for", "(", "auto", "&", "Group", ":", "CmovInstGroups", ")", "convertCmovInstsToBranches", "(", "Group", ")", ";", "}", "return", "Changed", ";", "}" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM	Hexagon	CPP	stmt_completion	DSP	614,878	[ "MF", ")", ";" ]	[ "auto", "*", "OpRC", "=", "HII", ".", "getRegClass", "(", "HII", ".", "get", "(", "Opc", ")", ",", "OpNum", ",", "&", "HRI", "," ]
GCC	aarch64	CPP	next_suggestion	CPU	614,879	[ "return", "true", ";" ]	[ "rtx", "dest", "=", "SET_DEST", "(", "set", ")", ";", "auto", "dest_range", "=", "get_allocno_subgroup", "(", "dest", ")", ";", "if", "(", "!", "dest_range", ")", "return", "false", ";", "for", "(", "auto", "&", "allocno", ":", "dest_range", ".", "allocnos", "(", ")", ")", "if", "(", "bitmap_bit_p", "(", "m_live_allocnos", ",", "allocno", ".", "id", ")", ")", "return", "false", ";", "if", "(", "side_effects_p", "(", "set", ")", ")", "return", "false", ";" ]
GCC	mn10300	CPP	program_repair	MPU	614,880	[ "<FIXS>", "return", "rtx_cost", "(", "x", ",", "MEM", ",", "<NUM_LIT>", ",", "speed", ")", ";", "<FIXE>" ]	[ "return", "speed", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "default", ":", "<BUGS>", "return", "rtx_cost", "(", "x", ",", "MEM", ",", "speed", ")", ";", "<BUGE>", "}", "}" ]
LLVM	ARM	CPP	stmt_completion	CPU	614,881	[ "=", "TLI", ".", "LowerCallTo", "(", "CLI", ")", ";" ]	[ "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "MVT", "::", "i32", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "MVT", "::", "i32", ",", "Src", ")", ";", "else", "Src", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "MVT", "::", "i32", ",", "Src", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "isSExt", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "Chain", ",", "Type", "::", "getVoidTy", "(", "", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ",", "TLI", ".", "getLibcallCallingConv", "(", "RTLIB", "::", "MEMSET", ")", ",", "false", ",", "false", ",", "false", ",", "DAG", ".", "getExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMSET", ")", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult" ]
LLVM	ARM	TD	next_suggestion	CPU	614,882	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "def", "rsi", ":", "AsI1", "<", "opcod", ",", "(", "outs", "GPR", ":", "$", "Rd", ")", ",", "(", "ins", "GPR", ":", "$", "Rn", ",", "so_reg_imm", ":", "$", "shift", ")", ",", "DPSoRegImmFrm", ",", "iis", ",", "opc", ",", "<STR_LIT>", ",", "[", "(", "set", "GPR", ":", "$", "Rd", ",", "(", "opnode", "so_reg_imm", ":", "$", "shift", ",", "GPR", ":", "$", "Rn", ")", ")", "]", ">", ",", "Sched", "<", "[", "WriteALUsi", ",", "ReadALU", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "shift", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]
LLVM	ARM	CPP	program_repair	CPU	614,883	[ "<FIXS>", "if", "(", "isThumb2", "(", ")", ")", "{", "<FIXE>" ]	[ "unsigned", "ARMMCCodeEmitter", "::", "NEONThumb2LoadStorePostEncoder", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "EncodedValue", ")", "const", "{", "<BUGS>", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "<BUGE>", "EncodedValue", "&=", "<NUM_LIT>", ";", "EncodedValue", "\|=", "<NUM_LIT>", ";", "}" ]
GCC	avr	CPP	program_repair	MPU	614,884	[ "<FIXS>", "<STR_LIT>", "ld %B0,%b1+", "<STR_LIT>", "CR_TAB", "<FIXE>" ]	[ "{", "avr_asm_len", "(", "TINY_ADIW", "(", "%", "I1", ",", "%", "J1", ",", "%", "o1", ")", "CR_TAB", "<STR_LIT>", "ld %A0,%b1+", "<STR_LIT>", "CR_TAB", "<BUGS>", "<STR_LIT>", "ld %B0,%b1+", "<STR_LIT>", "CR_TAB", "<BUGE>", "<STR_LIT>", "ld %C0,%b1", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "if", "(", "reg_dest", "!=", "(", "reg_base", "-", "<NUM_LIT>", ")", "&&", "!", "reg_unused_after", "(", "insn", ",", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", ")", "avr_asm_len", "(", "TINY_SBIW", "(", "%", "I1", ",", "%", "J1", ",", "%", "o1", "+", "<NUM_LIT>", ")", ",", "op", ",", "plen", ",", "<NUM_LIT>", ")", ";", "return", "<STR_LIT>", "<STR_LIT>", ";", "}", "}" ]
LLVM	ARM	TD	stmt_completion	CPU	614,885	[ "Sched", "<", "[", "WriteVST4", "]", ">", ";" ]	[ "def", "VST1q8HighQPseudo", ":", "VSTQQQQPseudo", "<", "IIC_VST1x4", ">", "," ]
LLVM	Mips	CPP	next_suggestion	CPU	614,886	[ "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":" ]	[ "case", "MachineOperand", "::", "MO_Immediate", ":", "return", "MCOperand", "::", "CreateImm", "(", "MO", ".", "getImm", "(", ")", "+", "offset", ")", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	614,887	[ ",", "false", ")", ";" ]	[ "return", "new", "PPCDisassembler", "(", "STI", ",", "Ctx" ]
GCC	arm	CPP	code_generation	CPU	614,888	[ "void", "arm_options_perform_arch_sanity_checks", "(", "void", ")", "{", "if", "(", "TARGET_INTERWORK", ")", "arm_cpp_interwork", "=", "<NUM_LIT>", ";", "if", "(", "arm_arch5t", ")", "target_flags", "&=", "~", "MASK_INTERWORK", ";", "if", "(", "TARGET_IWMMXT", "&&", "!", "ARM_DOUBLEWORD_ALIGN", ")", "error", "(", "<STR_LIT>", "iwmmxt requires an AAPCS compatible ABI for proper operation", "<STR_LIT>", ")", ";", "if", "(", "TARGET_IWMMXT_ABI", "&&", "!", "TARGET_IWMMXT", ")", "error", "(", "<STR_LIT>", "iwmmxt abi requires an iwmmxt capable cpu", "<STR_LIT>", ")", ";", "if", "(", "TARGET_INTERWORK", "&&", "!", "TARGET_BPABI", "&&", "!", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_thumb", ")", ")", "{", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "target CPU does not support interworking", "<STR_LIT>", ")", ";", "target_flags", "&=", "~", "MASK_INTERWORK", ";", "}", "if", "(", "TARGET_SOFT_FLOAT", ")", "arm_fpu_attr", "=", "FPU_NONE", ";", "else", "arm_fpu_attr", "=", "FPU_VFP", ";", "if", "(", "TARGET_AAPCS_BASED", ")", "{", "if", "(", "TARGET_CALLER_INTERWORKING", ")", "error", "(", "<STR_LIT>", "AAPCS does not support %<-mcaller-super-interworking%>", "<STR_LIT>", ")", ";", "else", "if", "(", "TARGET_CALLEE_INTERWORKING", ")", "error", "(", "<STR_LIT>", "AAPCS does not support %<-mcallee-super-interworking%>", "<STR_LIT>", ")", ";", "}", "if", "(", "!", "arm_arch4", "&&", "arm_fp16_format", "!=", "ARM_FP16_FORMAT_NONE", ")", "sorry", "(", "<STR_LIT>", "__fp16 and no ldrh", "<STR_LIT>", ")", ";", "if", "(", "use_cmse", "&&", "!", "arm_arch_cmse", ")", "error", "(", "<STR_LIT>", "target CPU does not support ARMv8-M Security Extensions", "<STR_LIT>", ")", ";", "if", "(", "use_cmse", "&&", "LAST_VFP_REGNUM", ">", "LAST_LO_VFP_REGNUM", ")", "error", "(", "<STR_LIT>", "ARMv8-M Security Extensions incompatible with selected FPU", "<STR_LIT>", ")", ";", "if", "(", "TARGET_AAPCS_BASED", ")", "{", "if", "(", "arm_abi", "==", "ARM_ABI_IWMMXT", ")", "arm_pcs_default", "=", "ARM_PCS_AAPCS_IWMMXT", ";", "else", "if", "(", "TARGET_HARD_FLOAT_ABI", ")", "{", "arm_pcs_default", "=", "ARM_PCS_AAPCS_VFP", ";", "if", "(", "!", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_vfpv2", ")", ")", "error", "(", "<STR_LIT>", "%<-mfloat-abi=hard%>: selected processor lacks an FPU", "<STR_LIT>", ")", ";", "}", "else", "arm_pcs_default", "=", "ARM_PCS_AAPCS", ";", "}", "else", "{", "if", "(", "arm_float_abi", "==", "ARM_FLOAT_ABI_HARD", ")", "sorry", "(", "<STR_LIT>", "%<-mfloat-abi=hard%> and VFP", "<STR_LIT>", ")", ";", "if", "(", "arm_abi", "==", "ARM_ABI_APCS", ")", "arm_pcs_default", "=", "ARM_PCS_APCS", ";", "else", "arm_pcs_default", "=", "ARM_PCS_ATPCS", ";", "}", "}" ]	[ "Perform", "some", "validation", "between", "the", "desired", "architecture", "and", "the", "rest", "of", "the", "options", "." ]
LLVM	X86	CPP	next_suggestion	CPU	614,889	[ "SDValue", "cpOut", "=", "DAG", ".", "getCopyFromReg", "(", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DL", ",", "Reg", ",", "T", ",", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";" ]	[ "default", ":", "assert", "(", "false", "&&", "<STR_LIT>", "Invalid value type!", "<STR_LIT>", ")", ";", "case", "MVT", "::", "i8", ":", "Reg", "=", "X86", "::", "AL", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "i16", ":", "Reg", "=", "X86", "::", "AX", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "i32", ":", "Reg", "=", "X86", "::", "EAX", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "i64", ":", "assert", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "<STR_LIT>", "Node not type legal!", "<STR_LIT>", ")", ";", "Reg", "=", "X86", "::", "RAX", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "}", "SDValue", "cpIn", "=", "DAG", ".", "getCopyToReg", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "Reg", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "cpIn", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "size", ",", "MVT", "::", "i8", ")", ",", "cpIn", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Flag", ")", ";", "MachineMemOperand", "*", "MMO", "=", "cast", "<", "AtomicSDNode", ">", "(", "Op", ")", "->", "getMemOperand", "(", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Tys", ",", "Ops", ",", "<NUM_LIT>", ",", "T", ",", "MMO", ")", ";" ]
LLVM	Cpu0	CPP	stmt_completion	CPU	614,890	[ "(", ")", ")", "{" ]	[ "Cpu0FI", "->", "setVarArgsFrameIndex", "(", "<NUM_LIT>", ")", ";", "std", "::", "vector", "<", "SDValue", ">", "OutChains", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_Cpu0", ")", ";", "Function", "::", "const_arg_iterator", "FuncArg", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "arg_begin", "(", ")", ";", "int", "LastFI", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "FuncArg", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "EVT", "ValVT", "=", "VA", ".", "getValVT", "(", ")", ";", "ISD", "::", "ArgFlagsTy", "Flags", "=", "Ins", "[", "i", "]", ".", "Flags", ";", "bool", "IsRegLoc", "=", "VA", ".", "isRegLoc", "(", ")", ";", "if", "(", "Flags", ".", "isByVal" ]
GCC	avr	MD	stmt_completion	MPU	614,891	[ ")", ")" ]	[ "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>" ]
GCC	rs6000	CPP	next_suggestion	CPU	614,892	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_hadds_pi16", "(", "_", "_", "m64", "_", "_", "A", ",", "_", "_", "m64", "_", "_", "B", ")", "{", "const", "_", "_", "v4si", "_", "_", "zero", "=", "{", "<NUM_LIT>", "}", ";", "_", "_", "v8hi", "_", "_", "C", "=", "(", "_", "_", "v8hi", ")", "(", "_", "_", "v2du", ")", "{", "_", "_", "A", ",", "_", "_", "B", "}", ";", "_", "_", "v4si", "_", "_", "D", "=", "vec_sum4s", "(", "_", "_", "C", ",", "_", "_", "zero", ")", ";", "_", "_", "C", "=", "vec_packs", "(", "_", "_", "D", ",", "_", "_", "D", ")", ";", "return", "(", "_", "_", "m64", ")", "(", "(", "_", "_", "v2du", ")", "_", "_", "C", ")", "[", "<NUM_LIT>", "]", ";" ]
GCC	nds32	CPP	stmt_completion	CPU	614,893	[ "adjust_value", "+=", "<NUM_LIT>", ";" ]	[ "{", "if", "(", "NDS32_ALIGN_P", "(", ")", ")", "{", "rtx_insn", "*", "next_insn", "=", "next_active_insn", "(", "insn", ")", ";", "if", "(", "next_insn", "&&", "get_attr_length", "(", "next_insn", ")", "!=", "<NUM_LIT>", ")", "adjust_value", "+=", "<NUM_LIT>", ";", "}", "if", "(", "find_reg_note", "(", "insn", ",", "REG_NORETURN", ",", "NULL_RTX", ")", ")", "{", "if", "(", "TARGET_16_BIT", ")" ]
LLVM	Sparc	CPP	code_generation	CPU	614,894	[ "SDValue", "SparcTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "bool", "hasHardQuad", "=", "Subtarget", "->", "hasHardQuad", "(", ")", ";", "bool", "isV9", "=", "Subtarget", "->", "isV9", "(", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Should not custom lower this!", "<STR_LIT>", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ",", "", "this", ",", "Subtarget", ")", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "GlobalTLSAddress", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BlockAddress", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ConstantPool", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_SINT", ":", "return", "LowerFP_TO_SINT", "(", "Op", ",", "DAG", ",", "", "this", ",", "hasHardQuad", ")", ";", "case", "ISD", "::", "SINT_TO_FP", ":", "return", "LowerSINT_TO_FP", "(", "Op", ",", "DAG", ",", "", "this", ",", "hasHardQuad", ")", ";", "case", "ISD", "::", "FP_TO_UINT", ":", "return", "LowerFP_TO_UINT", "(", "Op", ",", "DAG", ",", "", "this", ",", "hasHardQuad", ")", ";", "case", "ISD", "::", "UINT_TO_FP", ":", "return", "LowerUINT_TO_FP", "(", "Op", ",", "DAG", ",", "", "this", ",", "hasHardQuad", ")", ";", "case", "ISD", "::", "BR_CC", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ",", "", "this", ",", "hasHardQuad", ")", ";", "case", "ISD", "::", "SELECT_CC", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ",", "", "this", ",", "hasHardQuad", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ",", "", "this", ")", ";", "case", "ISD", "::", "VAARG", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "LOAD", ":", "return", "LowerLOAD", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "STORE", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FADD", ":", "return", "LowerF128Op", "(", "Op", ",", "DAG", ",", "getLibcallName", "(", "RTLIB", "::", "ADD_F128", ")", ",", "<NUM_LIT>", ")", ";", "case", "ISD", "::", "FSUB", ":", "return", "LowerF128Op", "(", "Op", ",", "DAG", ",", "getLibcallName", "(", "RTLIB", "::", "SUB_F128", ")", ",", "<NUM_LIT>", ")", ";", "case", "ISD", "::", "FMUL", ":", "return", "LowerF128Op", "(", "Op", ",", "DAG", ",", "getLibcallName", "(", "RTLIB", "::", "MUL_F128", ")", ",", "<NUM_LIT>", ")", ";", "case", "ISD", "::", "FDIV", ":", "return", "LowerF128Op", "(", "Op", ",", "DAG", ",", "getLibcallName", "(", "RTLIB", "::", "DIV_F128", ")", ",", "<NUM_LIT>", ")", ";", "case", "ISD", "::", "FSQRT", ":", "return", "LowerF128Op", "(", "Op", ",", "DAG", ",", "getLibcallName", "(", "RTLIB", "::", "SQRT_F128", ")", ",", "<NUM_LIT>", ")", ";", "case", "ISD", "::", "FABS", ":", "case", "ISD", "::", "FNEG", ":", "return", "LowerFNEGorFABS", "(", "Op", ",", "DAG", ",", "isV9", ")", ";", "case", "ISD", "::", "FP_EXTEND", ":", "return", "LowerF128_FPEXTEND", "(", "Op", ",", "DAG", ",", "", "this", ")", ";", "case", "ISD", "::", "FP_ROUND", ":", "return", "LowerF128_FPROUND", "(", "Op", ",", "DAG", ",", "", "this", ")", ";", "case", "ISD", "::", "ADDC", ":", "case", "ISD", "::", "ADDE", ":", "case", "ISD", "::", "SUBC", ":", "case", "ISD", "::", "SUBE", ":", "return", "LowerADDC_ADDE_SUBC_SUBE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "UMULO", ":", "case", "ISD", "::", "SMULO", ":", "return", "LowerUMULO_SMULO", "(", "Op", ",", "DAG", ",", "*", "this", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD", ":", "case", "ISD", "::", "ATOMIC_STORE", ":", "return", "LowerATOMIC_LOAD_STORE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "}", "}" ]	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]
LLVM	X86	CPP	next_suggestion	CPU	614,895	[ "First", "=", "false", ";" ]	[ "bool", "isNonZero", "=", "(", "NonZeros", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "!=", "<NUM_LIT>", ";", "if", "(", "isNonZero", ")", "{", "if", "(", "First", ")", "{", "if", "(", "NumZero", ")", "V", "=", "getZeroVector", "(", "MVT", "::", "v8i16", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "else", "V", "=", "DAG", ".", "getUNDEF", "(", "MVT", "::", "v8i16", ")", ";" ]
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	614,896	[ "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "MBB", ".", "addLiveIn", "(", "WebAssembly", "::", "VALUE_STACK", ")", ";" ]	[ "CommutingState", "Commuting", ";", "TreeWalkerState", "TreeWalker", "(", "Insert", ")", ";", "while", "(", "!", "TreeWalker", ".", "Done", "(", ")", ")", "{", "MachineOperand", "&", "Op", "=", "TreeWalker", ".", "Pop", "(", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "assert", "(", "Op", ".", "isUse", "(", ")", "&&", "<STR_LIT>", "explicit_uses() should only iterate over uses", "<STR_LIT>", ")", ";", "assert", "(", "!", "Op", ".", "isImplicit", "(", ")", "&&", "<STR_LIT>", "explicit_uses() should only iterate over explicit operands", "<STR_LIT>", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "continue", ";", "MachineInstr", "", "Def", "=", "GetVRegDef", "(", "Reg", ",", "Insert", ",", "MRI", ",", "LIS", ")", ";", "if", "(", "!", "Def", ")", "continue", ";", "if", "(", "Def", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "INLINEASM", ")", "continue", ";", "if", "(", "WebAssembly", "::", "isArgument", "(", "", "Def", ")", ")", "continue", ";", "bool", "SameBlock", "=", "Def", "->", "getParent", "(", ")", "==", "&", "MBB", ";", "bool", "CanMove", "=", "SameBlock", "&&", "IsSafeToMove", "(", "Def", ",", "Insert", ",", "AA", ",", "MRI", ")", "&&", "!", "TreeWalker", ".", "IsOnStack", "(", "Reg", ")", ";", "if", "(", "CanMove", "&&", "HasOneUse", "(", "Reg", ",", "Def", ",", "MRI", ",", "MDT", ",", "LIS", ")", ")", "{", "Insert", "=", "MoveForSingleUse", "(", "Reg", ",", "Op", ",", "Def", ",", "MBB", ",", "Insert", ",", "LIS", ",", "MFI", ",", "MRI", ")", ";", "}", "else", "if", "(", "ShouldRematerialize", "(", "", "Def", ",", "AA", ",", "TII", ")", ")", "{", "Insert", "=", "RematerializeCheapDef", "(", "Reg", ",", "Op", ",", "", "Def", ",", "MBB", ",", "Insert", "->", "getIterator", "(", ")", ",", "LIS", ",", "MFI", ",", "MRI", ",", "TII", ",", "TRI", ")", ";", "}", "else", "if", "(", "UseTee", "&&", "CanMove", "&&", "OneUseDominatesOtherUses", "(", "Reg", ",", "Op", ",", "MBB", ",", "MRI", ",", "MDT", ",", "LIS", ",", "MFI", ")", ")", "{", "Insert", "=", "MoveAndTeeForMultiUse", "(", "Reg", ",", "Op", ",", "Def", ",", "MBB", ",", "Insert", ",", "LIS", ",", "MFI", ",", "MRI", ",", "TII", ")", ";", "}", "else", "{", "if", "(", "!", "CanMove", "&&", "SameBlock", ")", "Commuting", ".", "MaybeCommute", "(", "Insert", ",", "TreeWalker", ",", "TII", ")", ";", "continue", ";", "}", "if", "(", "Insert", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "IMPLICIT_DEF", ")", "ConvertImplicitDefToConstZero", "(", "Insert", ",", "MRI", ",", "TII", ",", "MF", ")", ";", "Commuting", ".", "Reset", "(", ")", ";", "TreeWalker", ".", "PushOperands", "(", "Insert", ")", ";", "}", "if", "(", "Insert", "!=", "&", "", "MII", ")", "{", "ImposeStackOrdering", "(", "&", "", "MII", ")", ";", "MII", "=", "MachineBasicBlock", "::", "iterator", "(", "Insert", ")", ".", "getReverse", "(", ")", ";", "Changed", "=", "true", ";", "}", "}", "}", "if", "(", "Changed", ")", "{", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "WebAssembly", "::", "VALUE_STACK", ")", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	614,897	[ "Defs", "\|=", "CallerSavedRegs", ";" ]	[ "CallerSavedRegs", ".", "reset", "(", "Mips", "::", "ZERO", ")", ";", "CallerSavedRegs", ".", "reset", "(", "Mips", "::", "ZERO_64", ")", ";", "for", "(", "const", "MCPhysReg", "", "R", "=", "TRI", ".", "getCalleeSavedRegs", "(", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";", "", "R", ";", "++", "R", ")", "for", "(", "MCRegAliasIterator", "AI", "(", "", "R", ",", "&", "TRI", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "CallerSavedRegs", ".", "reset", "(", "", "AI", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	614,898	[ "}" ]	[ "bool", "X86FrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", "&&", "!", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", "->", "getHasPushSequences", "(", ")", "&&", "!", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", "->", "hasPreallocatedCall", "(", ")", ";" ]
GCC	v850	MD	program_repair	MPU	614,899	[ "<FIXS>", "<STR_LIT>", "<STR_LIT>", "<FIXE>" ]	[ "[", "(", "set", "(", "reg", ":", "CC_FPU_LE", "FCC_REGNUM", ")", "(", "compare", ":", "CC_FPU_LE", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

GCC

rs6000

CPP

code_generation

CPU

614,800

[ "static", "enum", "reg_class", "rs6000_debug_secondary_reload_class", "(", "enum", "reg_class", "rclass", ",", "machine_mode", "mode", ",", "rtx", "in", ")", "{", "enum", "reg_class", "ret", "=", "rs6000_secondary_reload_class", "(", "rclass", ",", "mode", ",", "in", ")", ";", "fprintf", "(", "stderr", ",", "<STR_LIT>", "\\nrs6000_secondary_reload_class, return %s, rclass = %s, ", "<STR_LIT>", "<STR_LIT>", "mode = %s, input rtx:\\n", "<STR_LIT>", ",", "reg_class_names", "[", "ret", "]", ",", "reg_class_names", "[", "rclass", "]", ",", "GET_MODE_NAME", "(", "mode", ")", ")", ";", "debug_rtx", "(", "in", ")", ";", "return", "ret", ";", "}" ]

[ "Debug", "version", "of", "rs6000_secondary_reload_class", "." ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

614,801

[ "InstSelector", ".", "reset", "(", "new", "AMDGPUInstructionSelector", "(", "*", "this", ",", "*", "static_cast", "<", "AMDGPURegisterBankInfo", "*", ">", "(", "RegBankInfo", ".", "get", "(", ")", ")", ",", "TM", ")", ")", ";" ]

[ "GCNSubtarget", "::", "GCNSubtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ",", "const", "GCNTargetMachine", "&", "TM", ")", ":", "AMDGPUGenSubtargetInfo", "(", "TT", ",", "GPU", ",", "FS", ")", ",", "AMDGPUSubtarget", "(", "TT", ")", ",", "TargetTriple", "(", "TT", ")", ",", "Gen", "(", "SOUTHERN_ISLANDS", ")", ",", "InstrItins", "(", "getInstrItineraryForCPU", "(", "GPU", ")", ")", ",", "LDSBankCount", "(", "<NUM_LIT>", ")", ",", "MaxPrivateElementSize", "(", "<NUM_LIT>", ")", ",", "FastFMAF32", "(", "false", ")", ",", "HalfRate64Ops", "(", "false", ")", ",", "FP64FP16Denormals", "(", "false", ")", ",", "DX10Clamp", "(", "false", ")", ",", "FlatForGlobal", "(", "false", ")", ",", "AutoWaitcntBeforeBarrier", "(", "false", ")", ",", "CodeObjectV3", "(", "false", ")", ",", "UnalignedScratchAccess", "(", "false", ")", ",", "UnalignedBufferAccess", "(", "false", ")", ",", "HasApertureRegs", "(", "false", ")", ",", "EnableXNACK", "(", "false", ")", ",", "TrapHandler", "(", "false", ")", ",", "DebuggerInsertNops", "(", "false", ")", ",", "DebuggerEmitPrologue", "(", "false", ")", ",", "EnableHugePrivateBuffer", "(", "false", ")", ",", "EnableLoadStoreOpt", "(", "false", ")", ",", "EnableUnsafeDSOffsetFolding", "(", "false", ")", ",", "EnableSIScheduler", "(", "false", ")", ",", "EnableDS128", "(", "false", ")", ",", "EnablePRTStrictNull", "(", "false", ")", ",", "DumpCode", "(", "false", ")", ",", "FP64", "(", "false", ")", ",", "GCN3Encoding", "(", "false", ")", ",", "CIInsts", "(", "false", ")", ",", "VIInsts", "(", "false", ")", ",", "GFX9Insts", "(", "false", ")", ",", "SGPRInitBug", "(", "false", ")", ",", "HasSMemRealTime", "(", "false", ")", ",", "HasIntClamp", "(", "false", ")", ",", "HasFmaMixInsts", "(", "false", ")", ",", "HasMovrel", "(", "false", ")", ",", "HasVGPRIndexMode", "(", "false", ")", ",", "HasScalarStores", "(", "false", ")", ",", "HasScalarAtomics", "(", "false", ")", ",", "HasSDWAOmod", "(", "false", ")", ",", "HasSDWAScalar", "(", "false", ")", ",", "HasSDWASdst", "(", "false", ")", ",", "HasSDWAMac", "(", "false", ")", ",", "HasSDWAOutModsVOPC", "(", "false", ")", ",", "HasDPP", "(", "false", ")", ",", "HasR128A16", "(", "false", ")", ",", "HasDLInsts", "(", "false", ")", ",", "HasDot1Insts", "(", "false", ")", ",", "HasDot2Insts", "(", "false", ")", ",", "EnableSRAMECC", "(", "false", ")", ",", "FlatAddressSpace", "(", "false", ")", ",", "FlatInstOffsets", "(", "false", ")", ",", "FlatGlobalInsts", "(", "false", ")", ",", "FlatScratchInsts", "(", "false", ")", ",", "AddNoCarryInsts", "(", "false", ")", ",", "HasUnpackedD16VMem", "(", "false", ")", ",", "ScalarizeGlobal", "(", "false", ")", ",", "FeatureDisable", "(", "false", ")", ",", "InstrInfo", "(", "initializeSubtargetDependencies", "(", "TT", ",", "GPU", ",", "FS", ")", ")", ",", "TLInfo", "(", "TM", ",", "*", "this", ")", ",", "FrameLowering", "(", "TargetFrameLowering", "::", "StackGrowsUp", ",", "getStackAlignment", "(", ")", ",", "<NUM_LIT>", ")", "{", "CallLoweringInfo", ".", "reset", "(", "new", "AMDGPUCallLowering", "(", "*", "getTargetLowering", "(", ")", ")", ")", ";", "Legalizer", ".", "reset", "(", "new", "AMDGPULegalizerInfo", "(", "*", "this", ",", "TM", ")", ")", ";", "RegBankInfo", ".", "reset", "(", "new", "AMDGPURegisterBankInfo", "(", "*", "getRegisterInfo", "(", ")", ")", ")", ";" ]

GCC

aarch64

MD

next_suggestion

CPU

614,802

[ "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")" ]

[ "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

AArch64

TD

stmt_completion

CPU

614,803

[ "Imm", ";" ]

[ "class", "NeonI_ScalarShiftLeftImm_accum_D_size", "<", "bit", "u", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "string", "asmop", ">", ":", "NeonI_ScalarShiftImm", "<", "u", ",", "opcode", ",", "(", "outs", "FPR64", ":", "$", "Rd", ")", ",", "(", "ins", "FPR64", ":", "$", "Src", ",", "FPR64", ":", "$", "Rn", ",", "shl_imm64", ":", "$", "Imm", ")", ",", "!", "strconcat", "(", "asmop", ",", "<STR_LIT>", ")", ",", "[", "]", ",", "NoItinerary", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Imm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]

LLVM

TPC

CPP

next_suggestion

Virtual ISA

614,804

[ "}" ]

[ "if", "(", "HasLookup", "(", "MI", ")", "&&", "IsUnluckyLookup", "(", "MI", ")", ")", "{", "TII", "->", "insertNoop", "(", "MBB", ",", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ";", "IsChanged", "=", "true", ";" ]

LLVM

X86

TD

stmt_completion

CPU

614,805

[ ",", "V", ">", ";" ]

[ "def", "Z", ":", "CondCodeAlias", "<", "Prefix", ",", "Suffix", ",", "<STR_LIT>", ",", "<STR_LIT>" ]

GCC

i386

CPP

program_repair

CPU

614,806

[ "<FIXS>", "p", "=", "ggc_alloc_export_list", "(", ")", ";", "<FIXE>" ]

[ "gcc_assert", "(", "TREE_PUBLIC", "(", "decl", ")", ")", ";", "<BUGS>", "p", "=", "(", "struct", "export_list", "*", ")", "ggc_alloc", "(", "sizeof", "*", "p", ")", ";", "<BUGE>", "p", "->", "next", "=", "export_head", ";", "p", "->", "name", "=", "name", ";", "p", "->", "is_data", "=", "is_data", ";" ]

LLVM

X86

TD

next_suggestion

CPU

614,807

[ "}" ]

[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]

LLVM

X86

TD

stmt_completion

CPU

614,808

[ "[", "]", ";" ]

[ "def", "SKLWriteResGroup56", ":", "SchedWriteRes", "<", "[", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=" ]

GCC

eco32

MD

next_suggestion

MPU

614,809

[ "(", "and", ":", "SI" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

AMDGPU

CPP

code_generation

GPU

614,810

[ "SDValue", "R600TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SDLoc", "&", "DL", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "SmallVector", "<", "ISD", "::", "InputArg", ",", "<NUM_LIT>", ">", "LocalIns", ";", "if", "(", "AMDGPU", "::", "isShader", "(", "CallConv", ")", ")", "{", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CCAssignFnForCall", "(", "CallConv", ",", "isVarArg", ")", ")", ";", "}", "else", "{", "analyzeFormalArgumentsCompute", "(", "CCInfo", ",", "Ins", ")", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Ins", ".", "size", "(", ")", ";", "i", "<", "e", ";", "++", "i", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "const", "ISD", "::", "InputArg", "&", "In", "=", "Ins", "[", "i", "]", ";", "EVT", "VT", "=", "In", ".", "VT", ";", "EVT", "MemVT", "=", "VA", ".", "getLocVT", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", "&&", "MemVT", ".", "isVector", "(", ")", ")", "{", "MemVT", "=", "MemVT", ".", "getVectorElementType", "(", ")", ";", "}", "if", "(", "AMDGPU", "::", "isShader", "(", "CallConv", ")", ")", "{", "unsigned", "Reg", "=", "MF", ".", "addLiveIn", "(", "VA", ".", "getLocReg", "(", ")", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "SDValue", "Register", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "VT", ")", ";", "InVals", ".", "push_back", "(", "Register", ")", ";", "continue", ";", "}", "PointerType", "*", "PtrTy", "=", "PointerType", "::", "get", "(", "VT", ".", "getTypeForEVT", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "AMDGPUASI", ".", "CONSTANT_BUFFER_0", ")", ";", "ISD", "::", "LoadExtType", "Ext", "=", "ISD", "::", "NON_EXTLOAD", ";", "if", "(", "MemVT", ".", "getScalarSizeInBits", "(", ")", "!=", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "{", "Ext", "=", "ISD", "::", "SEXTLOAD", ";", "}", "unsigned", "ValBase", "=", "ArgLocs", "[", "In", ".", "getOrigArgIndex", "(", ")", "]", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "PartOffset", "=", "VA", ".", "getLocMemOffset", "(", ")", ";", "unsigned", "Offset", "=", "Subtarget", "->", "getExplicitKernelArgOffset", "(", "MF", ")", "+", "VA", ".", "getLocMemOffset", "(", ")", ";", "MachinePointerInfo", "PtrInfo", "(", "UndefValue", "::", "get", "(", "PtrTy", ")", ",", "PartOffset", "-", "ValBase", ")", ";", "SDValue", "Arg", "=", "DAG", ".", "getLoad", "(", "ISD", "::", "UNINDEXED", ",", "Ext", ",", "VT", ",", "DL", ",", "Chain", ",", "DAG", ".", "getConstant", "(", "Offset", ",", "DL", ",", "MVT", "::", "i32", ")", ",", "DAG", ".", "getUNDEF", "(", "MVT", "::", "i32", ")", ",", "PtrInfo", ",", "MemVT", ",", "<NUM_LIT>", ",", "MachineMemOperand", "::", "MONonTemporal", "|", "MachineMemOperand", "::", "MODereferenceable", "|", "MachineMemOperand", "::", "MOInvariant", ")", ";", "InVals", ".", "push_back", "(", "Arg", ")", ";", "}", "return", "Chain", ";", "}" ]

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

614,811

[ "DeadCopies", ".", "clear", "(", ")", ";" ]

[ "if", "(", "!", "isVreg1", "(", "SrcReg", ")", ")", "continue", ";", "if", "(", "isLaneMaskReg", "(", "DstReg", ")", "||", "isVreg1", "(", "DstReg", ")", ")", "continue", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Lower copy from i1: ", "<STR_LIT>", "<<", "MI", ")", ";", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "assert", "(", "TII", "->", "getRegisterInfo", "(", ")", ".", "getRegSizeInBits", "(", "DstReg", ",", "*", "MRI", ")", "==", "<NUM_LIT>", ")", ";", "assert", "(", "!", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getSubReg", "(", ")", ")", ";", "ConstrainRegs", ".", "insert", "(", "SrcReg", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "AMDGPU", "::", "V_CNDMASK_B32_e64", ")", ",", "DstReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "-", "<NUM_LIT>", ")", ".", "addReg", "(", "SrcReg", ")", ";", "DeadCopies", ".", "push_back", "(", "&", "MI", ")", ";", "}", "for", "(", "MachineInstr", "*", "MI", ":", "DeadCopies", ")", "MI", "->", "eraseFromParent", "(", ")", ";" ]

LLVM

ARM64

TD

next_suggestion

CPU

614,812

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]

[ "class", "BaseOneOperandData", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "regtype", ",", "string", "asm", ",", "SDPatternOperator", "node", ">", ":", "I", "<", "(", "outs", "regtype", ":", "$", "Rd", ")", ",", "(", "ins", "regtype", ":", "$", "Rn", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "regtype", ":", "$", "Rd", ",", "(", "node", "regtype", ":", "$", "Rn", ")", ")", "]", ">", ",", "Sched", "<", "[", "WriteI", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]

GCC

arm

MD

stmt_completion

CPU

614,813

[ "<STR_LIT>", ")" ]

[ "(", "define_cpu_unit", "<STR_LIT>" ]

GCC

rs6000

CPP

stmt_completion

CPU

614,814

[ "_", "ATOMIC_RELEASE", ")", ";" ]

[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_lfence", "(", "void", ")", "{", "_", "_", "atomic_thread_fence", "(", "_" ]

GCC

s390

CPP

stmt_completion

MPU

614,815

[ "{" ]

[ "}", "if", "(", "!", "TARGET_OPT_HTM_P", "(", "opts_set", "->", "x_target_flags", ")", ")", "{", "if", "(", "TARGET_CPU_HTM_P", "(", "opts", ")", "&&", "TARGET_ZARCH_P", "(", "opts", "->", "x_target_flags", ")", ")", "opts", "->", "x_target_flags", "|=", "MASK_OPT_HTM", ";", "else", "opts", "->", "x_target_flags", "&=", "~", "MASK_OPT_HTM", ";", "}", "if", "(", "TARGET_OPT_VX_P", "(", "opts_set", "->", "x_target_flags", ")", ")", "{", "if", "(", "TARGET_OPT_VX_P", "(", "opts", "->", "x_target_flags", ")", ")", "{", "if", "(", "!", "TARGET_CPU_VX_P", "(", "opts", ")", ")", "error", "(", "<STR_LIT>", "hardware vector support not available on %s", "<STR_LIT>", ",", "processor_table", "[", "(", "int", ")", "opts", "->", "x_s390_arch", "]", ".", "name", ")", ";", "if", "(", "TARGET_SOFT_FLOAT_P", "(", "opts", "->", "x_target_flags", ")", ")", "error", "(", "<STR_LIT>", "hardware vector support not available with ", "<STR_LIT>", "<STR_LIT>", "%<-msoft-float%>", "<STR_LIT>", ")", ";", "}", "}", "else", "{", "if", "(", "TARGET_CPU_VX_P", "(", "opts", ")", ")", "opts", "->", "x_target_flags", "|=", "MASK_OPT_VX", ";", "else", "opts", "->", "x_target_flags", "&=", "~", "MASK_OPT_VX", ";", "}", "if", "(", "!", "TARGET_HARD_DFP_P", "(", "opts_set", "->", "x_target_flags", ")", ")", "{", "if", "(", "TARGET_DFP_P", "(", "opts", ")", ")", "opts", "->", "x_target_flags", "|=", "MASK_HARD_DFP", ";", "else", "opts", "->", "x_target_flags", "&=", "~", "MASK_HARD_DFP", ";", "}", "if", "(", "TARGET_HARD_DFP_P", "(", "opts", "->", "x_target_flags", ")", "&&", "!", "TARGET_DFP_P", "(", "opts", ")", ")", "{", "if", "(", "TARGET_HARD_DFP_P", "(", "opts_set", "->", "x_target_flags", ")", ")", "{", "if", "(", "!", "TARGET_CPU_DFP_P", "(", "opts", ")", ")", "error", "(", "<STR_LIT>", "hardware decimal floating-point instructions", "<STR_LIT>", "<STR_LIT>", " not available on %s", "<STR_LIT>", ",", "processor_table", "[", "(", "int", ")", "opts", "->", "x_s390_arch", "]", ".", "name", ")", ";", "if", "(", "!", "TARGET_ZARCH_P", "(", "opts", "->", "x_target_flags", ")", ")", "error", "(", "<STR_LIT>", "hardware decimal floating-point instructions", "<STR_LIT>", "<STR_LIT>", " not available in ESA/390 mode", "<STR_LIT>", ")", ";", "}", "else", "opts", "->", "x_target_flags", "&=", "~", "MASK_HARD_DFP", ";", "}", "if", "(", "TARGET_SOFT_FLOAT_P", "(", "opts_set", "->", "x_target_flags", ")", "&&", "TARGET_SOFT_FLOAT_P", "(", "opts", "->", "x_target_flags", ")", ")", "{", "if", "(", "TARGET_HARD_DFP_P", "(", "opts_set", "->", "x_target_flags", ")", "&&", "TARGET_HARD_DFP_P", "(", "opts", "->", "x_target_flags", ")", ")", "error", "(", "<STR_LIT>", "%<-mhard-dfp%> cannot be used in conjunction with ", "<STR_LIT>", "<STR_LIT>", "%<-msoft-float%>", "<STR_LIT>", ")", ";", "opts", "->", "x_target_flags", "&=", "~", "MASK_HARD_DFP", ";", "}", "if", "(", "TARGET_BACKCHAIN_P", "(", "opts", "->", "x_target_flags", ")", "&&", "TARGET_PACKED_STACK_P", "(", "opts", "->", "x_target_flags", ")", "&&", "TARGET_HARD_FLOAT_P", "(", "opts", "->", "x_target_flags", ")", ")", "error", "(", "<STR_LIT>", "%<-mbackchain%> %<-mpacked-stack%> %<-mhard-float%> are not ", "<STR_LIT>", "<STR_LIT>", "supported in combination", "<STR_LIT>", ")", ";", "if", "(", "opts", "->", "x_s390_stack_size", ")", "{", "if", "(", "opts", "->", "x_s390_stack_guard", ">=", "opts", "->", "x_s390_stack_size", ")", "error", "(", "<STR_LIT>", "stack size must be greater than the stack guard value", "<STR_LIT>", ")", ";", "else", "if", "(", "opts", "->", "x_s390_stack_size", ">", "<NUM_LIT>", "<<", "<NUM_LIT>", ")", "error", "(", "<STR_LIT>", "stack size must not be greater than 64k", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "opts", "->", "x_s390_stack_guard", ")", "error", "(", "<STR_LIT>", "%<-mstack-guard%> implies use of %<-mstack-size%>", "<STR_LIT>", ")", ";", "if", "(", "!", "DISP_IN_RANGE", "(", "(", "<NUM_LIT>", "<<", "param_stack_clash_protection_probe_interval", ")", ")", ")", "param_stack_clash_protection_probe_interval", "=", "<NUM_LIT>", ";", "if", "(", "!", "CONST_OK_FOR_J", "(", "opts", "->", "x_s390_tpf_trace_hook_prologue_check", ")", ")", "error", "(", "<STR_LIT>", "%<-mtpf-trace-hook-prologue-check%> requires integer in range 0-4095", "<STR_LIT>", ")", ";", "if", "(", "!", "CONST_OK_FOR_J", "(", "opts", "->", "x_s390_tpf_trace_hook_prologue_target", ")", ")", "error", "(", "<STR_LIT>", "%<-mtpf-trace-hook-prologue-target%> requires integer in range 0-4095", "<STR_LIT>", ")", ";", "if", "(", "!", "CONST_OK_FOR_J", "(", "opts", "->", "x_s390_tpf_trace_hook_epilogue_check", ")", ")", "error", "(", "<STR_LIT>", "%<-mtpf-trace-hook-epilogue-check%> requires integer in range 0-4095", "<STR_LIT>", ")", ";", "if", "(", "!", "CONST_OK_FOR_J", "(", "opts", "->", "x_s390_tpf_trace_hook_epilogue_target", ")", ")", "error", "(", "<STR_LIT>", "%<-mtpf-trace-hook-epilogue-target%> requires integer in range 0-4095", "<STR_LIT>", ")", ";", "if", "(", "s390_tpf_trace_skip", ")", "{", "opts", "->", "x_s390_tpf_trace_hook_prologue_target", "=", "TPF_TRACE_PROLOGUE_SKIP_TARGET", ";", "opts", "->", "x_s390_tpf_trace_hook_epilogue_target", "=", "TPF_TRACE_EPILOGUE_SKIP_TARGET", ";", "}", "if", "(", "!", "TARGET_LONG_DOUBLE_128_P", "(", "opts_set", "->", "x_target_flags", ")", ")", "opts", "->", "x_target_flags", "|=", "MASK_LONG_DOUBLE_128", ";", "if", "(", "opts", "->", "x_s390_tune", ">=", "PROCESSOR_2097_Z10", ")" ]

LLVM

ARM

CPP

next_suggestion

CPU

614,816

[ "}" ]

[ "static", "bool", "isInt32Immediate", "(", "SDValue", "N", ",", "unsigned", "&", "Imm", ")", "{", "return", "isInt32Immediate", "(", "N", ".", "getNode", "(", ")", ",", "Imm", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

614,817

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "def", "A4_vrminh", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rxx32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rxx32in", ",", "DoubleRegs", ":", "$", "Rss32", ",", "IntRegs", ":", "$", "Ru32", ")", ",", "<STR_LIT>", ",", "tc_5b54b33f", ",", "TypeS_3op", ">", ",", "Enc_412ff0", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

614,818

[ "}" ]

[ "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "MF", ",", "RVLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC_X86", ")", ";", "SDValue", "Flag", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "RetOps", ";", "RetOps", ".", "push_back", "(", "Chain", ")", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getTargetConstant", "(", "FuncInfo", "->", "getBytesToPopOnReturn", "(", ")", ",", "dl", ",", "MVT", "::", "i32", ")", ")", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "OutsIndex", "=", "<NUM_LIT>", ",", "E", "=", "RVLocs", ".", "size", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ",", "++", "OutsIndex", ")", "{", "CCValAssign", "&", "VA", "=", "RVLocs", "[", "I", "]", ";", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "<STR_LIT>", "Can only return in registers!", "<STR_LIT>", ")", ";", "if", "(", "ShouldDisableCalleeSavedRegister", ")", "MF", ".", "getRegInfo", "(", ")", ".", "disableCalleeSavedRegister", "(", "VA", ".", "getLocReg", "(", ")", ")", ";", "SDValue", "ValToCopy", "=", "OutVals", "[", "OutsIndex", "]", ";", "EVT", "ValVT", "=", "ValToCopy", ".", "getValueType", "(", ")", ";", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "SExt", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "ZExt", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "AExt", ")", "{", "if", "(", "ValVT", ".", "isVector", "(", ")", "&&", "ValVT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i1", ")", "ValToCopy", "=", "lowerMasksToReg", "(", "ValToCopy", ",", "VA", ".", "getLocVT", "(", ")", ",", "dl", ",", "DAG", ")", ";", "else", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "}", "else", "if", "(", "VA", ".", "getLocInfo", "(", ")", "==", "CCValAssign", "::", "BCvt", ")", "ValToCopy", "=", "DAG", ".", "getBitcast", "(", "VA", ".", "getLocVT", "(", ")", ",", "ValToCopy", ")", ";", "assert", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "FPExt", "&&", "<STR_LIT>", "Unexpected FP-extend for return value.", "<STR_LIT>", ")", ";", "if", "(", "(", "ValVT", "==", "MVT", "::", "f32", "||", "ValVT", "==", "MVT", "::", "f64", "||", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "XMM0", "||", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "XMM1", ")", "&&", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "!", "Subtarget", ".", "hasSSE1", "(", ")", ")", ")", "{", "errorUnsupported", "(", "DAG", ",", "dl", ",", "<STR_LIT>", "SSE register return with SSE disabled", "<STR_LIT>", ")", ";", "VA", ".", "convertToReg", "(", "X86", "::", "FP0", ")", ";", "}", "else", "if", "(", "ValVT", "==", "MVT", "::", "f64", "&&", "(", "Subtarget", ".", "is64Bit", "(", ")", "&&", "!", "Subtarget", ".", "hasSSE2", "(", ")", ")", ")", "{", "errorUnsupported", "(", "DAG", ",", "dl", ",", "<STR_LIT>", "SSE2 register return with SSE2 disabled", "<STR_LIT>", ")", ";", "VA", ".", "convertToReg", "(", "X86", "::", "FP0", ")", ";", "}", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "FP0", "||", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "FP1", ")", "{", "if", "(", "isScalarFPTypeInSSEReg", "(", "VA", ".", "getValVT", "(", ")", ")", ")", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "FP_EXTEND", ",", "dl", ",", "MVT", "::", "f80", ",", "ValToCopy", ")", ";", "RetOps", ".", "push_back", "(", "ValToCopy", ")", ";", "continue", ";", "}", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", ")", "{", "if", "(", "ValVT", "==", "MVT", "::", "x86mmx", ")", "{", "if", "(", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "XMM0", "||", "VA", ".", "getLocReg", "(", ")", "==", "X86", "::", "XMM1", ")", "{", "ValToCopy", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "i64", ",", "ValToCopy", ")", ";", "ValToCopy", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "MVT", "::", "v2i64", ",", "ValToCopy", ")", ";", "if", "(", "!", "Subtarget", ".", "hasSSE2", "(", ")", ")", "ValToCopy", "=", "DAG", ".", "getBitcast", "(", "MVT", "::", "v4f32", ",", "ValToCopy", ")", ";", "}", "}" ]

LLVM

X86

CPP

next_suggestion

CPU

614,819

[ "MI", ".", "eraseFromParent", "(", ")", ";" ]

[ "Size", "=", "TRI", "->", "getSpillSize", "(", "X86", "::", "GR64RegClass", ")", ";", "Alignment", "=", "TRI", "->", "getSpillAlign", "(", "X86", "::", "GR64RegClass", ")", ";", "int", "StrideSS", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateSpillStackObject", "(", "Size", ",", "Alignment", ")", ";", "Register", "GR64Cand", "=", "X86", "::", "RAX", ";", "const", "DebugLoc", "&", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "IMPLICIT_DEF", ")", ",", "GR64Cand", ")", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "MOV64mr", ")", ")", ",", "StrideSS", ")", ".", "addReg", "(", "GR64Cand", ")", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "MOV64ri", ")", ",", "GR64Cand", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "unsigned", "Opc", "=", "GET_EGPR_IF_ENABLED", "(", "X86", "::", "TILESTORED", ")", ";", "MachineInstr", "*", "NewMI", "=", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Opc", ")", ")", ",", "TileSS", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "SrcMO", ".", "isKill", "(", ")", ")", ")", ";", "MachineOperand", "&", "MO", "=", "NewMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MO", ".", "setReg", "(", "GR64Cand", ")", ";", "MO", ".", "setIsKill", "(", "true", ")", ";", "Opc", "=", "GET_EGPR_IF_ENABLED", "(", "X86", "::", "TILELOADD", ")", ";", "NewMI", "=", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "Opc", ")", ",", "DstReg", ")", ",", "TileSS", ")", ";", "addFrameReference", "(", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "X86", "::", "MOV64rm", ")", ",", "GR64Cand", ")", ",", "StrideSS", ")", ";" ]

GCC

iq2000

CPP

code_generation

CPU

614,820

[ "static", "rtx", "expand_one_builtin", "(", "enum", "insn_code", "icode", ",", "rtx", "target", ",", "tree", "exp", ",", "enum", "rtx_code", "*", "code", ",", "int", "argcount", ")", "{", "rtx", "pat", ";", "tree", "arg", "[", "<NUM_LIT>", "]", ";", "rtx", "op", "[", "<NUM_LIT>", "]", ";", "machine_mode", "mode", "[", "<NUM_LIT>", "]", ";", "int", "i", ";", "mode", "[", "<NUM_LIT>", "]", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "mode", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "argcount", ";", "i", "++", ")", "{", "arg", "[", "i", "]", "=", "CALL_EXPR_ARG", "(", "exp", ",", "i", ")", ";", "op", "[", "i", "]", "=", "expand_normal", "(", "arg", "[", "i", "]", ")", ";", "mode", "[", "i", "]", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "i", "]", ".", "mode", ";", "if", "(", "code", "[", "i", "]", "==", "CONST_INT", "&&", "GET_CODE", "(", "op", "[", "i", "]", ")", "!=", "CONST_INT", ")", "error", "(", "<STR_LIT>", "argument %qd is not a constant", "<STR_LIT>", ",", "i", "+", "<NUM_LIT>", ")", ";", "if", "(", "code", "[", "i", "]", "==", "REG", "&&", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "i", "]", ".", "predicate", ")", "(", "op", "[", "i", "]", ",", "mode", "[", "i", "]", ")", ")", "op", "[", "i", "]", "=", "copy_to_mode_reg", "(", "mode", "[", "i", "]", ",", "op", "[", "i", "]", ")", ";", "}", "if", "(", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "constraint", "[", "<NUM_LIT>", "]", "==", "'", "=", "'", ")", "{", "if", "(", "target", "==", "<NUM_LIT>", "||", "GET_MODE", "(", "target", ")", "!=", "mode", "[", "<NUM_LIT>", "]", "||", "!", "(", "*", "insn_data", "[", "icode", "]", ".", "operand", "[", "<NUM_LIT>", "]", ".", "predicate", ")", "(", "target", ",", "mode", "[", "<NUM_LIT>", "]", ")", ")", "target", "=", "gen_reg_rtx", "(", "mode", "[", "<NUM_LIT>", "]", ")", ";", "}", "else", "target", "=", "<NUM_LIT>", ";", "switch", "(", "argcount", ")", "{", "case", "<NUM_LIT>", ":", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ")", ";", "case", "<NUM_LIT>", ":", "if", "(", "target", ")", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "else", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "target", ")", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "else", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "target", ")", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "else", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "case", "<NUM_LIT>", ":", "if", "(", "target", ")", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "target", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "else", "pat", "=", "GEN_FCN", "(", "icode", ")", "(", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ",", "op", "[", "<NUM_LIT>", "]", ")", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "if", "(", "!", "pat", ")", "return", "<NUM_LIT>", ";", "emit_insn", "(", "pat", ")", ";", "return", "target", ";", "}" ]

[ "Builtin", "for", "ICODE", "having", "ARGCOUNT", "args", "in", "ARGLIST", "where", "each", "arg", "has", "an", "rtx", "CODE", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

614,821

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";" ]

LLVM

HSAIL

TD

stmt_completion

Virtual ISA

614,822

[ ")", ">", ",", "LdStVectorMap", "<", "NAME", "#", "<STR_LIT>", ",", "<NUM_LIT>", ">", ";" ]

[ "def", "_S32", ":", "LD", "<", "opName", ",", "BrigVal", ",", "(", "outs", "GPR32", ":", "$", "dest" ]

LLVM

ARM

CPP

next_suggestion

CPU

614,823

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

[ "case", "ISD", "::", "SUB", ":", "return", "PerformSUBCombine", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "MUL", ":", "return", "PerformMULCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "OR", ":", "return", "PerformORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "XOR", ":", "return", "PerformXORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "AND", ":", "return", "PerformANDCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "BRCOND", ":", "case", "ISD", "::", "BR_CC", ":", "return", "PerformHWLoopCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformAddcSubcCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformAddeSubeCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformBFICombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformVMOVRRDCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformVMOVDRRCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "ISD", "::", "STORE", ":", "return", "PerformSTORECombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "BUILD_VECTOR", ":", "return", "PerformBUILD_VECTORCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "INSERT_VECTOR_ELT", ":", "return", "PerformInsertEltCombine", "(", "N", ",", "DCI", ")", ";", "case", "ISD", "::", "VECTOR_SHUFFLE", ":", "return", "PerformVECTOR_SHUFFLECombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformVDUPLANECombine", "(", "N", ",", "DCI", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformVDUPCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "FP_TO_SINT", ":", "case", "ISD", "::", "FP_TO_UINT", ":", "return", "PerformVCVTCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "FDIV", ":", "return", "PerformVDIVCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "return", "PerformIntrinsicCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "SRA", ":", "case", "ISD", "::", "SRL", ":", "return", "PerformShiftCombine", "(", "N", ",", "DCI", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SIGN_EXTEND", ":", "case", "ISD", "::", "ZERO_EXTEND", ":", "case", "ISD", "::", "ANY_EXTEND", ":", "return", "PerformExtendCombine", "(", "N", ",", "DCI", ".", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformCMOVCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "PerformBRCONDCombine", "(", "N", ",", "DCI", ".", "DAG", ")", ";", "case", "ISD", "::", "LOAD", ":", "return", "PerformLOADCombine", "(", "N", ",", "DCI", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

614,824

[ ";" ]

[ "for", "(", "auto", "&", "Operand", ":", "MI", ")", "{", "if", "(", "!", "Operand", ".", "isExpr", "(", ")", ")", "continue", ";", "const", "MCExpr", "&", "Expr", "=", "*", "Operand", ".", "getExpr", "(", ")", ";", "if", "(", "Expr", ".", "getKind", "(", ")", "==", "MCExpr", "::", "SymbolRef", "&&", "cast", "<", "MCSymbolRefExpr", ">", "(", "Expr", ")", ".", "getKind", "(", ")", "!=", "MCSymbolRefExpr", "::", "VK_None", ")", "return", "true", ";", "}", "return", "false" ]

GCC

tilegx

MD

next_suggestion

VLIW

614,825

[ "<STR_LIT>" ]

[ "(", "truncate", ":", "SI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

GCC

arm

CPP

program_repair

CPU

614,826

[ "<FIXS>", "{", "if", "(", "arm_disable_literal_pool", ")", "sorry", "(", "<STR_LIT>", "accessing thread-local storage is not currently supported ", "<STR_LIT>", "<STR_LIT>", "with -mpure-code or -mslow-flash-data", "<STR_LIT>", ")", ";", "return", "true", ";", "}", "<FIXE>" ]

[ "{", "const_rtx", "x", "=", "*", "iter", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", "!=", "<NUM_LIT>", ")", "<BUGS>", "return", "true", ";", "<BUGE>" ]

GCC

alpha

MD

next_suggestion

MPU

614,827

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "match_operand", ":", "IMODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "IMODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

GCC

microblaze

CPP

code_generation

MPU

614,828

[ "static", "rtx", "microblaze_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "register", "rtx", "xinsn", "=", "x", ",", "result", ";", "if", "(", "GET_CODE", "(", "xinsn", ")", "==", "CONST", "&&", "flag_pic", "&&", "pic_address_needs_scratch", "(", "xinsn", ")", ")", "{", "rtx", "ptr_reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "constant", "=", "XEXP", "(", "XEXP", "(", "xinsn", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "ptr_reg", ",", "XEXP", "(", "XEXP", "(", "xinsn", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ";", "result", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "ptr_reg", ",", "constant", ")", ";", "if", "(", "SMALL_INT", "(", "constant", ")", ")", "return", "result", ";", "xinsn", "=", "result", ";", "}", "if", "(", "GET_CODE", "(", "xinsn", ")", "==", "PLUS", ")", "{", "register", "rtx", "xplus0", "=", "XEXP", "(", "xinsn", ",", "<NUM_LIT>", ")", ";", "register", "rtx", "xplus1", "=", "XEXP", "(", "xinsn", ",", "<NUM_LIT>", ")", ";", "register", "enum", "rtx_code", "code0", "=", "GET_CODE", "(", "xplus0", ")", ";", "register", "enum", "rtx_code", "code1", "=", "GET_CODE", "(", "xplus1", ")", ";", "if", "(", "code0", "!=", "REG", "&&", "code1", "==", "REG", ")", "{", "xplus0", "=", "XEXP", "(", "xinsn", ",", "<NUM_LIT>", ")", ";", "xplus1", "=", "XEXP", "(", "xinsn", ",", "<NUM_LIT>", ")", ";", "code0", "=", "GET_CODE", "(", "xplus0", ")", ";", "code1", "=", "GET_CODE", "(", "xplus1", ")", ";", "}", "if", "(", "code0", "==", "REG", "&&", "REG_OK_FOR_BASE_P", "(", "xplus0", ")", "&&", "code1", "==", "CONST_INT", "&&", "!", "SMALL_INT", "(", "xplus1", ")", ")", "{", "rtx", "int_reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "ptr_reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_move_insn", "(", "int_reg", ",", "GEN_INT", "(", "INTVAL", "(", "xplus1", ")", "&", "~", "<NUM_LIT>", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "ptr_reg", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "xplus0", ",", "int_reg", ")", ")", ")", ";", "result", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "ptr_reg", ",", "GEN_INT", "(", "INTVAL", "(", "xplus1", ")", "&", "<NUM_LIT>", ")", ")", ";", "return", "result", ";", "}", "if", "(", "code0", "==", "REG", "&&", "REG_OK_FOR_BASE_P", "(", "xplus0", ")", ")", "{", "if", "(", "reload_in_progress", ")", "df_set_regs_ever_live", "(", "PIC_OFFSET_TABLE_REGNUM", ",", "true", ")", ";", "if", "(", "code1", "==", "CONST", ")", "{", "xplus1", "=", "XEXP", "(", "xplus1", ",", "<NUM_LIT>", ")", ";", "code1", "=", "GET_CODE", "(", "xplus1", ")", ";", "}", "if", "(", "code1", "==", "SYMBOL_REF", ")", "{", "if", "(", "microblaze_tls_symbol_p", "(", "xplus1", ")", ")", "{", "rtx", "tls_ref", ",", "reg", ";", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "tls_ref", "=", "microblaze_legitimize_tls_address", "(", "xplus1", ",", "NULL_RTX", ")", ";", "emit_move_insn", "(", "reg", ",", "tls_ref", ")", ";", "result", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "xplus0", ",", "reg", ")", ";", "return", "result", ";", "}", "else", "if", "(", "flag_pic", "==", "<NUM_LIT>", ")", "{", "rtx", "pic_ref", ",", "reg", ";", "reg", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "pic_ref", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "xplus1", ")", ",", "UNSPEC_GOTOFF", ")", ";", "pic_ref", "=", "gen_rtx_CONST", "(", "Pmode", ",", "pic_ref", ")", ";", "pic_ref", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "pic_offset_table_rtx", ",", "pic_ref", ")", ";", "pic_ref", "=", "gen_const_mem", "(", "Pmode", ",", "pic_ref", ")", ";", "emit_move_insn", "(", "reg", ",", "pic_ref", ")", ";", "result", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "xplus0", ",", "reg", ")", ";", "return", "result", ";", "}", "}", "}", "}", "if", "(", "GET_CODE", "(", "xinsn", ")", "==", "SYMBOL_REF", ")", "{", "rtx", "reg", ";", "if", "(", "microblaze_tls_symbol_p", "(", "xinsn", ")", ")", "{", "reg", "=", "microblaze_legitimize_tls_address", "(", "xinsn", ",", "NULL_RTX", ")", ";", "}", "else", "{", "rtx", "pic_ref", ";", "if", "(", "reload_in_progress", ")", "df_set_regs_ever_live", "(", "PIC_OFFSET_TABLE_REGNUM", ",", "true", ")", ";", "pic_ref", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "xinsn", ")", ",", "UNSPEC_GOTOFF", ")", ";", "pic_ref", "=", "gen_rtx_CONST", "(", "Pmode", ",", "pic_ref", ")", ";", "pic_ref", "=", "gen_rtx_PLUS", "(", "Pmode", ",", "pic_offset_table_rtx", ",", "pic_ref", ")", ";", "pic_ref", "=", "gen_const_mem", "(", "Pmode", ",", "pic_ref", ")", ";", "reg", "=", "pic_ref", ";", "}", "return", "reg", ";", "}", "return", "x", ";", "}" ]

[ "Try", "machine-dependent", "ways", "of", "modifying", "an", "illegitimate", "address", "to", "be", "legitimate", ".", "If", "we", "find", "one", ",", "return", "the", "new", ",", "valid", "address", ".", "This", "is", "used", "from", "only", "one", "place", ":", "`", "memory_address", "'", "in", "explow.cc", ".", "OLDX", "is", "the", "address", "as", "it", "was", "before", "break_out_memory_refs", "was", "called", ".", "In", "some", "cases", "it", "is", "useful", "to", "look", "at", "this", "to", "decide", "what", "needs", "to", "be", "done", ".", "It", "is", "always", "safe", "for", "this", "function", "to", "do", "nothing", ".", "It", "exists", "to", "recognize", "opportunities", "to", "optimize", "the", "output", ".", "For", "the", "MicroBlaze", ",", "transform", ":", "memory", "(", "X", "+", "<", "large", "int", ">", ")", "into", ":", "Y", "=", "<", "large", "int", ">", "&", "~0x7fff", ";", "Z", "=", "X", "+", "Y", "memory", "(", "Z", "+", "(", "<", "large", "int", ">", "&", "0x7fff", ")", ")", ";", "This", "is", "for", "CSE", "to", "find", "several", "similar", "references", ",", "and", "only", "use", "one", "Z", ".", "When", "PIC", ",", "convert", "addresses", "of", "the", "form", "memory", "(", "symbol+large", "int", ")", "to", "memory", "(", "reg+large", "int", ")", "." ]

LLVM

MSP430

CPP

stmt_completion

MPU

614,829

[ "ISD", "::", "InputArg", ">", "&", "Ins", ")", "{" ]

[ "static", "void", "AnalyzeVarArgs", "(", "CCState", "&", "State", ",", "const", "SmallVectorImpl", "<" ]

GCC

aarch64

MD

next_suggestion

CPU

614,830

[ "{" ]

[ "(", "vec_duplicate", ":", "VALL_F16_NO_V2Q", "(", "vec_select", ":", "<", "VEL", ">", "(", "match_operand", ":", "<", "VSWAP_WIDTH", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

Mips

CPP

stmt_completion

CPU

614,831

[ "(", "AddrReg", ")", ")", ";" ]

[ "MaskInst", ".", "setOpcode", "(", "Mips", "::", "AND", ")", ";", "MaskInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "AddrReg", ")", ")", ";", "MaskInst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg" ]

GCC

sparc

MD

stmt_completion

CPU

614,832

[ ")", ")", "]" ]

[ "[", "(", "set", "(", "pc", ")", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

mmix

CPP

code_generation

CPU

614,833

[ "unsigned", "mmix_debugger_regno", "(", "unsigned", "regno", ")", "{", "regno", "=", "MMIX_OUTPUT_REGNO", "(", "regno", ")", ";", "return", "regno", ">=", "<NUM_LIT>", "?", "(", "regno", "-", "<NUM_LIT>", ")", ":", "(", "regno", "+", "<NUM_LIT>", ")", ";", "}" ]

[ "DEBUGGER_REGNO", "." ]

LLVM

X86

CPP

next_suggestion

CPU

614,834

[ "int", "PSHUFDMask", "[", "]", "=", "{", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", ",", "-", "<NUM_LIT>", "}", ";" ]

[ "assert", "(", "V2", ".", "getSimpleValueType", "(", ")", "==", "MVT", "::", "v4i64", "&&", "<STR_LIT>", "Bad operand type!", "<STR_LIT>", ")", ";", "ShuffleVectorSDNode", "*", "SVOp", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ")", ";", "ArrayRef", "<", "int", ">", "Mask", "=", "SVOp", "->", "getMask", "(", ")", ";", "assert", "(", "Mask", ".", "size", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected mask size for v4 shuffle!", "<STR_LIT>", ")", ";", "assert", "(", "Subtarget", ".", "hasAVX2", "(", ")", "&&", "<STR_LIT>", "We can only lower v4i64 with AVX2!", "<STR_LIT>", ")", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "WidenedMask", ";", "if", "(", "canWidenShuffleElements", "(", "Mask", ",", "WidenedMask", ")", ")", "return", "lowerV2X128VectorShuffle", "(", "DL", ",", "MVT", "::", "v4i64", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ";", "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "MVT", "::", "v4i64", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";", "if", "(", "SDValue", "Broadcast", "=", "lowerVectorShuffleAsBroadcast", "(", "DL", ",", "MVT", "::", "v4i64", ",", "V1", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Broadcast", ";", "SmallVector", "<", "int", ",", "<NUM_LIT>", ">", "RepeatedMask", ";", "if", "(", "is128BitLaneRepeatedShuffleMask", "(", "MVT", "::", "v4i64", ",", "Mask", ",", "RepeatedMask", ")", ")", "{", "if", "(", "isSingleInputShuffleMask", "(", "Mask", ")", ")", "{" ]

GCC

arm

CPP

stmt_completion

CPU

614,835

[ "_", "_", "b", ")", ";" ]

[ "return", "(", "uint32x2_t", ")", "(", "_", "_", "a", "<" ]

GCC

i386

CPP

next_suggestion

CPU

614,836

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_comneq_epi8", "(", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_vpcomneqb", "(", "(", "_", "_", "v16qi", ")", "_", "_", "A", ",", "(", "_", "_", "v16qi", ")", "_", "_", "B", ")", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

614,837

[ "return", "Changes", ";" ]

[ "LastIssued", "=", "ZeroCounts", ";", "LastOpcodeType", "=", "OTHER", ";", "LastInstWritesM0", "=", "false", ";", "memset", "(", "&", "UsedRegs", ",", "<NUM_LIT>", ",", "sizeof", "(", "UsedRegs", ")", ")", ";", "memset", "(", "&", "DefinedRegs", ",", "<NUM_LIT>", ",", "sizeof", "(", "DefinedRegs", ")", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "BI", "=", "MF", ".", "begin", "(", ")", ",", "BE", "=", "MF", ".", "end", "(", ")", ";", "BI", "!=", "BE", ";", "++", "BI", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "BI", ";", "for", "(", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_BARRIER", ")", "Changes", "|=", "insertWait", "(", "MBB", ",", "I", ",", "LastIssued", ")", ";", "else", "Changes", "|=", "insertWait", "(", "MBB", ",", "I", ",", "handleOperands", "(", "*", "I", ")", ")", ";", "pushInstruction", "(", "MBB", ",", "I", ")", ";", "handleSendMsg", "(", "MBB", ",", "I", ")", ";", "}", "Changes", "|=", "insertWait", "(", "MBB", ",", "MBB", ".", "getFirstTerminator", "(", ")", ",", "LastIssued", ")", ";", "}" ]

GCC

visium

CPP

next_suggestion

Virtual ISA

614,838

[ "t", "=", "build1", "(", "GOTO_EXPR", ",", "void_type_node", ",", "lab_over", ")", ";" ]

[ "lab_false", "=", "create_artificial_label", "(", "UNKNOWN_LOCATION", ")", ";", "lab_over", "=", "create_artificial_label", "(", "UNKNOWN_LOCATION", ")", ";", "if", "(", "float_reg_arg_p", ")", "bytes", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_fbytes", ")", ",", "unshare_expr", "(", "valist", ")", ",", "f_fbytes", ",", "NULL_TREE", ")", ";", "else", "bytes", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_gbytes", ")", ",", "unshare_expr", "(", "valist", ")", ",", "f_gbytes", ",", "NULL_TREE", ")", ";", "t", "=", "fold_convert", "(", "TREE_TYPE", "(", "bytes", ")", ",", "size_int", "(", "rsize", ")", ")", ";", "t", "=", "build2", "(", "LT_EXPR", ",", "boolean_type_node", ",", "bytes", ",", "t", ")", ";", "u", "=", "build1", "(", "GOTO_EXPR", ",", "void_type_node", ",", "lab_false", ")", ";", "t", "=", "build3", "(", "COND_EXPR", ",", "void_type_node", ",", "t", ",", "u", ",", "NULL_TREE", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "t", "=", "fold_convert", "(", "sizetype", ",", "bytes", ")", ";", "offs", "=", "build2", "(", "MINUS_EXPR", ",", "sizetype", ",", "size_int", "(", "max_save_area_size", ")", ",", "t", ")", ";", "if", "(", "float_reg_arg_p", ")", "base", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_fbase", ")", ",", "valist", ",", "f_fbase", ",", "NULL_TREE", ")", ";", "else", "base", "=", "build3", "(", "COMPONENT_REF", ",", "TREE_TYPE", "(", "f_gbase", ")", ",", "valist", ",", "f_gbase", ",", "NULL_TREE", ")", ";", "t", "=", "build2", "(", "POINTER_PLUS_EXPR", ",", "TREE_TYPE", "(", "base", ")", ",", "base", ",", "offs", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "void_type_node", ",", "addr", ",", "t", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";", "t", "=", "fold_convert", "(", "TREE_TYPE", "(", "bytes", ")", ",", "size_int", "(", "rsize", ")", ")", ";", "t", "=", "build2", "(", "MINUS_EXPR", ",", "TREE_TYPE", "(", "bytes", ")", ",", "bytes", ",", "t", ")", ";", "t", "=", "build2", "(", "MODIFY_EXPR", ",", "TREE_TYPE", "(", "bytes", ")", ",", "bytes", ",", "t", ")", ";", "gimplify_and_add", "(", "t", ",", "pre_p", ")", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

614,839

[ "}" ]

[ "MachineBasicBlock", "::", "iterator", "Next", ";", "for", "(", "auto", "I", "=", "MBB", ".", "begin", "(", ")", ",", "E", "=", "MBB", ".", "end", "(", ")", ";", "I", "!=", "E", ";", "I", "=", "Next", ")", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "Next", "=", "std", "::", "next", "(", "I", ")", ";", "if", "(", "TII", "->", "isSGPRSpill", "(", "MI", ")", ")", "{", "int", "FI", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "addr", ")", "->", "getIndex", "(", ")", ";", "assert", "(", "MFI", ".", "getStackID", "(", "FI", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "if", "(", "FuncInfo", "->", "allocateSGPRSpillToVGPR", "(", "MF", ",", "FI", ")", ")", "{", "bool", "Spilled", "=", "TRI", ".", "eliminateSGPRToVGPRSpillFrameIndex", "(", "MI", ",", "FI", ",", "RS", ")", ";", "(", "void", ")", "Spilled", ";", "assert", "(", "Spilled", "&&", "<STR_LIT>", "failed to spill SGPR to VGPR when allocated", "<STR_LIT>", ")", ";", "}", "else", "AllSGPRSpilledToVGPRs", "=", "false", ";" ]

LLVM

SNES

CPP

next_suggestion

DSP

614,840

[ "}" ]

[ "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "MO", ".", "getImm", "(", ")", ")", ";", "if", "(", "MO", ".", "isFPImm", "(", ")", ")", "return", "static_cast", "<", "unsigned", ">", "(", "APFloat", "(", "MO", ".", "getFPImm", "(", ")", ")", ".", "bitcastToAPInt", "(", ")", ".", "getHiBits", "(", "<NUM_LIT>", ")", ".", "getLimitedValue", "(", ")", ")", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", ")", ";", "return", "getExprOpValue", "(", "MO", ".", "getExpr", "(", ")", ",", "Fixups", ",", "STI", ")", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

614,841

[ "fastEmitBranch", "(", "Target", ",", "DbgLoc", ")", ";" ]

[ "if", "(", "const", "CmpInst", "*", "CI", "=", "dyn_cast", "<", "CmpInst", ">", "(", "BI", "->", "getCondition", "(", ")", ")", ")", "{", "if", "(", "isValueAvailable", "(", "CI", ")", ")", "{", "Optional", "<", "PPC", "::", "Predicate", ">", "OptPPCPred", "=", "getComparePred", "(", "CI", "->", "getPredicate", "(", ")", ")", ";", "if", "(", "!", "OptPPCPred", ")", "return", "false", ";", "PPC", "::", "Predicate", "PPCPred", "=", "OptPPCPred", ".", "getValue", "(", ")", ";", "if", "(", "FuncInfo", ".", "MBB", "->", "isLayoutSuccessor", "(", "TBB", ")", ")", "{", "std", "::", "swap", "(", "TBB", ",", "FBB", ")", ";", "PPCPred", "=", "PPC", "::", "InvertPredicate", "(", "PPCPred", ")", ";", "}", "Register", "CondReg", "=", "createResultReg", "(", "&", "PPC", "::", "CRRCRegClass", ")", ";", "if", "(", "!", "PPCEmitCmp", "(", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CI", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "CI", "->", "isUnsigned", "(", ")", ",", "CondReg", ",", "PPCPred", ")", ")", "return", "false", ";", "BuildMI", "(", "*", "BrBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "PPC", "::", "BCC", ")", ")", ".", "addImm", "(", "Subtarget", "->", "hasSPE", "(", ")", "?", "PPC", "::", "PRED_SPE", ":", "PPCPred", ")", ".", "addReg", "(", "CondReg", ")", ".", "addMBB", "(", "TBB", ")", ";", "finishCondBranch", "(", "BI", "->", "getParent", "(", ")", ",", "TBB", ",", "FBB", ")", ";", "return", "true", ";", "}", "}", "else", "if", "(", "const", "ConstantInt", "*", "CI", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "BI", "->", "getCondition", "(", ")", ")", ")", "{", "uint64_t", "Imm", "=", "CI", "->", "getZExtValue", "(", ")", ";", "MachineBasicBlock", "*", "Target", "=", "(", "Imm", "==", "<NUM_LIT>", ")", "?", "FBB", ":", "TBB", ";" ]

GCC

mips

MD

next_suggestion

CPU

614,842

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "HI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

GCC

vax

CPP

stmt_completion

CPU

614,843

[ "offset", ")", ";" ]

[ "gcc_assert", "(", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "MULT", "||", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "ASHIFT", ")", ";", "gcc_assert", "(", "!", "ireg", ")", ";", "ireg", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "}", "if", "(", "CONSTANT_ADDRESS_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "||", "MEM_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "offset", ")", "{", "if", "(", "CONST_INT_P", "(", "offset", ")", ")", "offset", "=", "plus_constant", "(", "Pmode", ",", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "INTVAL", "(", "offset", ")", ")", ";", "else", "{", "gcc_assert", "(", "CONST_INT_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", ";", "offset", "=", "plus_constant", "(", "Pmode", ",", "offset", ",", "INTVAL", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", ";", "}", "}", "offset", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "REG_P", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "reg1", ")", "ireg", "=", "reg1", ",", "breg", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ",", "reg1", "=", "<NUM_LIT>", ";", "else", "reg1", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "}", "else", "{", "gcc_assert", "(", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "MULT", "||", "GET_CODE", "(", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ")", "==", "ASHIFT", ")", ";", "gcc_assert", "(", "!", "ireg", ")", ";", "ireg", "=", "XEXP", "(", "addr", ",", "<NUM_LIT>", ")", ";", "}", "}", "if", "(", "reg1", ")", "{", "if", "(", "breg", "||", "(", "flag_pic", "&&", "GET_CODE", "(", "addr", ")", "==", "SYMBOL_REF", ")", "||", "(", "offset", "&&", "(", "MEM_P", "(", "offset", ")", "||", "(", "flag_pic", "&&", "symbolic_operand", "(", "offset", ",", "SImode", ")", ")", ")", ")", ")", "{", "gcc_assert", "(", "!", "ireg", ")", ";", "ireg", "=", "reg1", ";", "}", "else", "breg", "=", "reg1", ";", "}", "if", "(", "offset", "!=", "<NUM_LIT>", ")", "{", "if", "(", "flag_pic", "&&", "symbolic_operand", "(", "offset", ",", "SImode", ")", ")", "{", "if", "(", "breg", "&&", "ireg", ")", "{", "debug_rtx", "(", "or", "ig", ")", ";", "output_operand_lossage", "(", "<STR_LIT>", "symbol used with both base and indexed registers", "<STR_LIT>", ")", ";", "}", "if", "(", "flag_pic", ">", "<NUM_LIT>", "&&", "GET_CODE", "(", "offset", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "offset", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "SYMBOL_REF", "&&", "!", "SYMBOL_REF_LOCAL_P", "(", "XEXP", "(", "XEXP", "(", "offset", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", "{", "debug_rtx", "(", "or", "ig", ")", ";", "output_operand_lossage", "(", "<STR_LIT>", "symbol with offset used in PIC mode", "<STR_LIT>", ")", ";", "}", "if", "(", "breg", ")", "{", "ireg", "=", "breg", ";", "breg", "=", "<NUM_LIT>", ";", "}", "}", "output_address", "(", "VOIDmode", "," ]

LLVM

TGSI

CPP

stmt_completion

Virtual ISA

614,844

[ "Subtarget", ";" ]

[ "const", "TGSISubtarget", "*", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "override", "{", "return", "&" ]

LLVM

ARM

TD

program_repair

CPU

614,845

[ "<FIXS>", "def", "tPOP_RET", ":", "T1I", "(", "outs", ")", ",", "(", "ins", "pred", ":", "$", "p", ",", "reglist", ":", "$", "wb", ",", "variable_ops", ")", ",", "IIC_Br", ",", "<STR_LIT>", ",", "[", "]", ">", ";", "<FIXE>" ]

[ "let", "isReturn", "=", "<NUM_LIT>", ",", "isTerminator", "=", "<NUM_LIT>", ",", "isBarrier", "=", "<NUM_LIT>", ",", "mayLoad", "=", "<NUM_LIT>", "in", "<BUGS>", "def", "tPOP_RET", ":", "T1I", "(", "outs", ")", ",", "(", "ins", "pred", ":", "$", "p", ",", "reglist", ":", "$", "dst1", ",", "variable_ops", ")", ",", "IIC_Br", ",", "<STR_LIT>", ",", "[", "]", ">", ";", "<BUGE>", "let", "isCall", "=", "<NUM_LIT>", ",", "Defs", "=", "[", "R0", ",", "R1", ",", "R2", ",", "R3", ",", "R12", ",", "LR", "," ]

LLVM

AArch64

CPP

next_suggestion

CPU

614,846

[ "}" ]

[ "assert", "(", "MF", "&&", "<STR_LIT>", "Invalid MachineFunction pointer.", "<STR_LIT>", ")", ";", "if", "(", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "AnyReg", ")", "return", "CSR_AArch64_AllRegs_SaveList", ";", "else", "return", "CSR_AArch64_AAPCS_SaveList", ";" ]

LLVM

Hexagon

TD

stmt_completion

DSP

614,847

[ ";" ]

[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>" ]

LLVM

Hexagon

TD

stmt_completion

DSP

614,848

[ "=", "<NUM_LIT>", ";" ]

[ "def", "A2_psubt", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", "TypeALU32_3op", ">", ",", "Enc_9b0bc1", ",", "PredNewRel", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue" ]

GCC

stormy16

CPP

stmt_completion

CPU

614,849

[ "xstormy16_print_operand: unknown code", "<STR_LIT>", ")", ";" ]

[ "HOST_WIDE_INT", "l", ";", "if", "(", "CONST_INT_P", "(", "x", ")", ")", "xx", "=", "INTVAL", "(", "x", ")", ";", "else", "output_operand_lossage", "(", "<STR_LIT>", "'B' operand is not constant", "<STR_LIT>", ")", ";", "if", "(", "bits_set", "[", "xx", "&", "<NUM_LIT>", "]", "<=", "<NUM_LIT>", ")", "{", "if", "(", "(", "~", "xx", "&", "~", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "xx", "&=", "<NUM_LIT>", ";", "else", "if", "(", "(", "~", "xx", "&", "~", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "xx", "&=", "<NUM_LIT>", ";", "l", "=", "exact_log2", "(", "xx", ")", ";", "}", "else", "{", "if", "(", "(", "xx", "&", "~", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "xx", "|=", "~", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ";", "else", "if", "(", "(", "xx", "&", "~", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "xx", "|=", "~", "(", "HOST_WIDE_INT", ")", "<NUM_LIT>", ";", "l", "=", "exact_log2", "(", "~", "xx", ")", ";", "}", "if", "(", "l", "==", "-", "<NUM_LIT>", ")", "output_operand_lossage", "(", "<STR_LIT>", "'B' operand has multiple bits set", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "IMMEDIATE_PREFIX", "HOST_WIDE_INT_PRINT_DEC", ",", "l", ")", ";", "return", ";", "}", "case", "'", "C", "'", ":", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", ")", "assemble_name", "(", "file", ",", "XSTR", "(", "x", ",", "<NUM_LIT>", ")", ")", ";", "else", "if", "(", "LABEL_P", "(", "x", ")", ")", "output_asm_label", "(", "x", ")", ";", "else", "xstormy16_print_operand_address", "(", "file", ",", "VOIDmode", ",", "x", ")", ";", "return", ";", "case", "'", "o", "'", ":", "case", "'", "O", "'", ":", "{", "HOST_WIDE_INT", "xx", "=", "<NUM_LIT>", ";", "if", "(", "CONST_INT_P", "(", "x", ")", ")", "xx", "=", "INTVAL", "(", "x", ")", ";", "else", "output_operand_lossage", "(", "<STR_LIT>", "'o' operand is not constant", "<STR_LIT>", ")", ";", "if", "(", "code", "==", "'", "O", "'", ")", "xx", "=", "-", "xx", ";", "fprintf", "(", "file", ",", "IMMEDIATE_PREFIX", "HOST_WIDE_INT_PRINT_DEC", ",", "xx", "-", "<NUM_LIT>", ")", ";", "return", ";", "}", "case", "'", "b", "'", ":", "{", "HOST_WIDE_INT", "xx", "=", "<NUM_LIT>", ";", "HOST_WIDE_INT", "l", ";", "if", "(", "CONST_INT_P", "(", "x", ")", ")", "xx", "=", "INTVAL", "(", "x", ")", ";", "else", "output_operand_lossage", "(", "<STR_LIT>", "'B' operand is not constant", "<STR_LIT>", ")", ";", "l", "=", "<NUM_LIT>", "-", "xx", ";", "fputs", "(", "IMMEDIATE_PREFIX", ",", "file", ")", ";", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "l", ")", ";", "return", ";", "}", "case", "<NUM_LIT>", ":", "break", ";", "default", ":", "output_operand_lossage", "(", "<STR_LIT>" ]

GCC

sparc

CPP

next_suggestion

CPU

614,850

[ "return", "<NUM_LIT>", ";" ]

[ "static", "int", "sparc_issue_rate", "(", "void", ")", "{", "switch", "(", "sparc_cpu", ")", "{", "case", "PROCESSOR_NIAGARA", ":", "case", "PROCESSOR_NIAGARA2", ":", "case", "PROCESSOR_NIAGARA3", ":", "default", ":" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

614,851

[ "{" ]

[ "unsigned", "getCacheLineSize", "(", ")" ]

LLVM

ARM

CPP

stmt_completion

CPU

614,852

[ ")", ";" ]

[ "if", "(", "CmpMI", "->", "modifiesRegister", "(", "ARM", "::", "CPSR", ",", "TRI", ")", ")", "break", ";", "if", "(", "CmpMI", "->", "readsRegister", "(", "ARM", "::", "CPSR", ",", "TRI", ")", ")", "break", ";", "}", "if", "(", "CmpMI", "->", "getOpcode", "(", ")", "!=", "ARM", "::", "tCMPi8", "&&", "CmpMI", "->", "getOpcode", "(", ")", "!=", "ARM", "::", "t2CMPri", ")", "return", "nullptr", ";", "unsigned", "Reg", "=", "CmpMI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "::", "<STR_LIT>", "Pred", "=", "getInstrPredicate", "(", "*", "CmpMI", ",", "PredReg" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

614,853

[ "}" ]

[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(", "ops", "i32imm", ":", "$", "step", ")", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]

LLVM

AMDGPU

CPP

program_repair

GPU

614,854

[ "<FIXS>", "ISD", "::", "MUL", ",", "ISD", "::", "ABS", ",", "ISD", "::", "SMIN", ",", "ISD", "::", "SMAX", ",", "ISD", "::", "UMIN", ",", "ISD", "::", "UMAX", ",", "ISD", "::", "UADDSAT", ",", "ISD", "::", "SADDSAT", ",", "ISD", "::", "USUBSAT", ",", "<FIXE>" ]

[ "for", "(", "MVT", "VT", ":", "{", "MVT", "::", "v4i16", ",", "MVT", "::", "v8i16", ",", "MVT", "::", "v16i16", ",", "MVT", "::", "v32i16", "}", ")", "setOperationAction", "(", "{", "ISD", "::", "SHL", ",", "ISD", "::", "SRA", ",", "ISD", "::", "SRL", ",", "ISD", "::", "ADD", ",", "ISD", "::", "SUB", ",", "<BUGS>", "ISD", "::", "MUL", ",", "ISD", "::", "SMIN", ",", "ISD", "::", "SMAX", ",", "ISD", "::", "UMIN", ",", "ISD", "::", "UMAX", ",", "ISD", "::", "UADDSAT", ",", "ISD", "::", "SADDSAT", ",", "ISD", "::", "USUBSAT", ",", "<BUGE>", "ISD", "::", "SSUBSAT", "}", ",", "VT", ",", "Custom", ")", ";" ]

GCC

rs6000

MD

stmt_completion

CPU

614,855

[ "<STR_LIT>", ")", "]", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "HSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "bswap", ":", "HSI", "(", "match_operand", ":", "HSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]

LLVM

AArch64

CPP

next_suggestion

CPU

614,856

[ "case", "CallingConv", "::", "Swift", ":" ]

[ "case", "CallingConv", "::", "AArch64_SVE_VectorCall", ":", "case", "CallingConv", "::", "PreserveMost", ":" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

614,857

[ "false", ";" ]

[ "MachineInstr", "&", "RetI", "=", "MBB", ".", "back", "(", ")", ";", "if", "(", "!", "isRestoreCall", "(", "RetI", ".", "getOpcode", "(", ")", ")", ")", "for", "(", "auto", "&", "R", ":", "CSI", ")", "RetI", ".", "addOperand", "(", "MachineOperand", "::", "CreateReg", "(", "R", ".", "getReg", "(", ")", ",", "false", ",", "true", ")", ")", ";", "ReachedExit", "=", "true", ";", "}", "if", "(", "ReachedExit", "&&", "&", "MBB", "!=", "RestoreB", ")", "{", "for", "(", "auto", "&", "R", ":", "CSI", ")", "if", "(", "!", "MBB", ".", "isLiveIn", "(", "R", ".", "getReg", "(", ")", ")", ")", "MBB", ".", "addLiveIn", "(", "R", ".", "getReg", "(", ")", ")", ";", "DoneT", "[", "BN", "]", "=", "true", ";", "}", "if", "(", "!", "ReachedExit", ")", "DoneF", "[", "BN", "]", "=", "true", ";", "Path", "[", "BN", "]", "=" ]

LLVM

AMDGPU

CPP

program_repair

GPU

614,858

[ "<FIXS>", "AMDGPU", "::", "initDefaultAMDKernelCodeT", "(", "Out", ",", "getSTI", "(", ")", ")", ";", "<FIXE>" ]

[ "const", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "SIMachineFunctionInfo", ">", "(", ")", ";", "const", "GCNSubtarget", "&", "STM", "=", "MF", ".", "getSubtarget", "GCNSubtarget", ">", "(", ")", ";", "<BUGS>", "AMDGPU", "::", "initDefaultAMDKernelCodeT", "(", "Out", ",", "STM", ".", "getFeatureBits", "(", ")", ")", ";", "<BUGE>", "Out", ".", "compute_pgm_resource_registers", "=", "CurrentProgramInfo", ".", "ComputePGMRSrc1", "|" ]

GCC

arm

CPP

next_suggestion

CPU

614,859

[ "}" ]

[ "union", "{", "int8x8x3_t", "_", "_", "i", ";", "_", "_", "builtin_neon_ei", "_", "_", "o", ";", "}", "_", "_", "bu", "=", "{", "_", "_", "b", "}", ";", "_", "_", "builtin_neon_vst1_x3v8qi", "(", "(", "_", "_", "builtin_neon_qi", "*", ")", "_", "_", "a", ",", "_", "_", "bu", ".", "_", "_", "o", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

614,860

[ "let", "isFP", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

614,861

[ "]", "[", "<NUM_LIT>", "]", "=", "{" ]

[ "unsigned", "OutTyVariant", ";", "EVT", "OutTy", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "OutTy", "==", "MVT", "::", "i32", ")", "OutTyVariant", "=", "<NUM_LIT>", ";", "else", "if", "(", "OutTy", "==", "MVT", "::", "i64", ")", "OutTyVariant", "=", "<NUM_LIT>", ";", "else", "return", "nullptr", ";", "assert", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "FP_TO_SINT", "||", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "FP_TO_UINT", ")", "&&", "<STR_LIT>", "Unexpected opcode!", "<STR_LIT>", ")", ";", "unsigned", "FpConVariant", "=", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "FP_TO_SINT", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "unsigned", "Opc", ";", "switch", "(", "Op0", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "nullptr", ";", "case", "ISD", "::", "FCEIL", ":", "{", "unsigned", "FCVTPOpcs", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", "}", ",", "{", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", "}", "}", ";", "Opc", "=", "FCVTPOpcs", "[", "FpConVariant", "]", "[", "InTyVariant", "]", "[", "OutTyVariant", "]", ";", "break", ";", "}", "case", "ISD", "::", "FFLOOR", ":", "{", "unsigned", "FCVTMOpcs", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>", "]", "=", "{", "{", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", "}", ",", "{", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", "}", "}", ";", "Opc", "=", "FCVTMOpcs", "[", "FpConVariant", "]", "[", "InTyVariant", "]", "[", "OutTyVariant", "]", ";", "break", ";", "}", "case", "ISD", "::", "FTRUNC", ":", "{", "unsigned", "FCVTZOpcs", "[", "<NUM_LIT>", "]", "[", "<NUM_LIT>" ]

GCC

rs6000

CPP

code_generation

CPU

614,862

[ "static", "tree", "resolve_vec_cmpne", "(", "resolution", "*", "res", ",", "tree", "*", "args", ",", "tree", "*", "types", ",", "location_t", "loc", ")", "{", "if", "(", "TREE_CODE", "(", "types", "[", "<NUM_LIT>", "]", ")", "!=", "VECTOR_TYPE", "||", "!", "lang_hooks", ".", "types_compatible_p", "(", "types", "[", "<NUM_LIT>", "]", ",", "types", "[", "<NUM_LIT>", "]", ")", ")", "{", "*", "res", "=", "resolved_bad", ";", "return", "error_mark_node", ";", "}", "machine_mode", "arg0_elt_mode", "=", "TYPE_MODE", "(", "TREE_TYPE", "(", "types", "[", "<NUM_LIT>", "]", ")", ")", ";", "if", "(", "!", "TARGET_P9_VECTOR", "||", "arg0_elt_mode", "==", "DImode", "||", "arg0_elt_mode", "==", "TImode", "||", "arg0_elt_mode", "==", "SFmode", "||", "arg0_elt_mode", "==", "DFmode", ")", "{", "switch", "(", "arg0_elt_mode", ")", "{", "case", "E_QImode", ":", "case", "E_HImode", ":", "case", "E_SImode", ":", "case", "E_DImode", ":", "case", "E_TImode", ":", "case", "E_SFmode", ":", "case", "E_DFmode", ":", "{", "vec", "<", "tree", ",", "va_gc", ">", "*", "params", "=", "make_tree_vector", "(", ")", ";", "vec_safe_push", "(", "params", ",", "args", "[", "<NUM_LIT>", "]", ")", ";", "vec_safe_push", "(", "params", ",", "args", "[", "<NUM_LIT>", "]", ")", ";", "tree", "decl", "=", "rs6000_builtin_decls", "[", "RS6000_OVLD_VEC_CMPEQ", "]", ";", "tree", "call", "=", "altivec_resolve_overloaded_builtin", "(", "loc", ",", "decl", ",", "params", ")", ";", "call", "=", "save_expr", "(", "call", ")", ";", "params", "=", "make_tree_vector", "(", ")", ";", "vec_safe_push", "(", "params", ",", "call", ")", ";", "vec_safe_push", "(", "params", ",", "call", ")", ";", "decl", "=", "rs6000_builtin_decls", "[", "RS6000_OVLD_VEC_NOR", "]", ";", "*", "res", "=", "resolved", ";", "return", "altivec_resolve_overloaded_builtin", "(", "loc", ",", "decl", ",", "params", ")", ";", "}", "default", ":", "*", "res", "=", "resolved_bad", ";", "return", "error_mark_node", ";", "}", "}", "*", "res", "=", "unresolved", ";", "return", "error_mark_node", ";", "}" ]

[ "Resolve", "an", "overloaded", "vec_cmpne", "call", "and", "return", "a", "tree", "expression", "for", "the", "resolved", "call", "if", "successful", ".", "ARGS", "contains", "the", "arguments", "to", "the", "call", ".", "TYPES", "contains", "their", "types", ".", "RES", "must", "be", "set", "to", "indicate", "the", "status", "of", "the", "resolution", "attempt", ".", "LOC", "contains", "statement", "location", "information", "." ]

GCC

i386

CPP

next_suggestion

CPU

614,863

[ "}" ]

[ "}", "else", "d_add_builtin_version", "(", "<STR_LIT>", "X86", "<STR_LIT>", ")", ";", "if", "(", "TARGET_80387", ")", "d_add_builtin_version", "(", "<STR_LIT>", "D_HardFloat", "<STR_LIT>", ")", ";", "else", "d_add_builtin_version", "(", "<STR_LIT>", "D_SoftFloat", "<STR_LIT>", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

614,864

[ "}" ]

[ "static", "Instruction", "*", "getFirstNonAllocaInTheEntryBlock", "(", "Function", "&", "F", ")", "{", "for", "(", "Instruction", "&", "I", ":", "F", ".", "getEntryBlock", "(", ")", ")", "if", "(", "!", "isa", "<", "AllocaInst", ">", "(", "&", "I", ")", ")", "return", "&", "I", ";", "llvm_unreachable", "(", "<STR_LIT>", "No terminator in the entry block!", "<STR_LIT>", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

614,865

[ "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";" ]

GCC

i386

CPP

stmt_completion

CPU

614,866

[ ":" ]

[ "gcc_assert", "(", "!", "DECIMAL_FLOAT_MODE_P", "(", "mode", ")", ")", ";", "return", "CCFPmode", ";", "}", "switch", "(", "code", ")", "{", "case", "EQ", ":", "case", "NE", ":", "return", "CCZmode", ";", "case", "GEU", ":", "case", "LTU", ":", "rtx", "geu", ";", "if", "(", "GET_CODE", "(", "op0", ")", "==", "PLUS", "&&", "(", "rtx_equal_p", "(", "op1", ",", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ")", "||", "rtx_equal_p", "(", "op1", ",", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ")", ")", ")", "return", "CCCmode", ";", "else", "if", "(", "code", "==", "LTU", "&&", "GET_CODE", "(", "op0", ")", "==", "NEG", "&&", "GET_CODE", "(", "geu", "=", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ")", "==", "GEU", "&&", "REG_P", "(", "XEXP", "(", "geu", ",", "<NUM_LIT>", ")", ")", "&&", "(", "GET_MODE", "(", "XEXP", "(", "geu", ",", "<NUM_LIT>", ")", ")", "==", "CCCmode", "||", "GET_MODE", "(", "XEXP", "(", "geu", ",", "<NUM_LIT>", ")", ")", "==", "CCmode", ")", "&&", "REGNO", "(", "XEXP", "(", "geu", ",", "<NUM_LIT>", ")", ")", "==", "FLAGS_REG", "&&", "XEXP", "(", "geu", ",", "<NUM_LIT>", ")", "==", "const0_rtx", "&&", "GET_CODE", "(", "op1", ")", "==", "LTU", "&&", "REG_P", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ")", "&&", "GET_MODE", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ")", "==", "GET_MODE", "(", "XEXP", "(", "geu", ",", "<NUM_LIT>", ")", ")", "&&", "REGNO", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ")", "==", "FLAGS_REG", "&&", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", "==", "const0_rtx", ")", "return", "CCCmode", ";", "else", "if", "(", "code", "==", "LTU", "&&", "GET_CODE", "(", "op0", ")", "==", "NEG", "&&", "GET_CODE", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ")", "==", "LTU", "&&", "GET_MODE", "(", "XEXP", "(", "XEXP", "(", "op0", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "CCCmode", "&&", "GET_CODE", "(", "op1", ")", "==", "GEU", "&&", "GET_MODE", "(", "XEXP", "(", "op1", ",", "<NUM_LIT>", ")", ")", "==", "CCCmode", ")", "return", "CCCmode", ";", "else", "return", "CCmode", ";", "case", "GTU", ":", "case", "LEU", ":", "return", "CCmode", ";", "case", "GE" ]

LLVM

Hexagon

CPP

program_repair

DSP

614,867

[ "<FIXS>", "Register", "NewOutR", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "<FIXE>" ]

[ "const", "TargetRegisterClass", "*", "RC", "=", "MRI", "->", "getRegClass", "(", "OutR", ".", "R", ")", ";", "<BUGS>", "unsigned", "NewOutR", "=", "MRI", "->", "createVirtualRegister", "(", "RC", ")", ";", "<BUGE>", "BuildMI", "(", "B", ",", "MI", ",", "DL", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "NewOutR", ")", ".", "addReg", "(", "NewPR", ".", "R", ",", "<NUM_LIT>", ",", "NewPR", ".", "S", ")", ";", "MRI", "->", "replaceRegWith", "(", "OutR", ".", "R", ",", "NewOutR", ")", ";" ]

LLVM

ARM

CPP

program_repair

CPU

614,868

[ "<FIXS>", "}", "else", "{", "<FIXE>" ]

[ "emitLoadConstPool", "(", "MBB", ",", "II", ",", "dl", ",", "TmpReg", ",", "Offset", ")", ";", "UseRR", "=", "true", ";", "}", "<BUGS>", "}", "else", "<BUGE>", "emitThumbRegPlusImmediate", "(", "MBB", ",", "II", ",", "TmpReg", ",", "FrameReg", ",", "Offset", ",", "TII", ",", "*", "this", ",", "dl", ")", ";", "MI", ".", "setDesc", "(", "TII", ".", "get", "(", "ARM", "::", "tLDR", ")", ")", ";", "MI", ".", "getOperand", "(", "i", ")", ".", "ChangeToRegister", "(", "TmpReg", ",", "false", ",", "false", ",", "true", ")", ";", "if", "(", "UseRR", ")" ]

GCC

m32c

CPP

stmt_completion

MPU

614,869

[ "mode", ")", ";" ]

[ "int", "m32c_class_max_nregs", "(", "int", "regclass", ",", "enum", "machine_mode", "mode", ")", "{", "int", "rn", ",", "max", "=", "<NUM_LIT>", ";", "for", "(", "rn", "=", "<NUM_LIT>", ";", "rn", "<", "FIRST_PSEUDO_REGISTER", ";", "rn", "++", ")", "if", "(", "class_contents", "[", "regclass", "]", "[", "<NUM_LIT>", "]", "&", "(", "<NUM_LIT>", "<<", "rn", ")", ")", "{", "int", "n", "=", "m32c_hard_regno_nregs", "(", "rn", "," ]

GCC

s390

MD

stmt_completion

MPU

614,870

[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(" ]

GCC

m68k

MD

next_suggestion

MPU

614,871

[ "(", "set", "(", "reg", ":", "SI", "SP_REG", ")", "(", "plus", ":", "SI", "(", "reg", ":", "SI", "SP_REG", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "]" ]

[ "(", "define_peephole2", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

nds32

MD

next_suggestion

CPU

614,872

[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "sqrt", ":", "ANYF", "(", "match_operand", ":", "ANYF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

code_generation

GPU

614,873

[ "unsigned", "int", "R600InstrInfo", "::", "getInstrLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "MachineInstr", "&", ",", "unsigned", "*", "PredCost", ")", "const", "{", "if", "(", "PredCost", ")", "*", "PredCost", "=", "<NUM_LIT>", ";", "return", "<NUM_LIT>", ";", "}" ]

[ "Compute", "the", "instruction", "latency", "of", "a", "given", "instruction", "." ]

GCC

msp430

CPP

next_suggestion

MPU

614,874

[ "return", "NULL", ";" ]

[ "if", "(", "extracted_mcu_data", ".", "name", "!=", "NULL", ")", "{", "switch", "(", "extracted_mcu_data", ".", "revision", ")", "{", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "-mcpu=msp430", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "-mcpu=msp430x", "<STR_LIT>", ";", "case", "<NUM_LIT>", ":", "return", "<STR_LIT>", "-mcpu=msp430xv2", "<STR_LIT>", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}" ]

LLVM

Hexagon

TD

stmt_completion

DSP

614,875

[ ";" ]

[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>" ]

GCC

aarch64

MD

program_repair

CPU

614,876

[ "<FIXS>", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "ENDIAN_LANE_N", "(", "V2DFmode", ",", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", "return", "<STR_LIT>", "}", "<FIXE>" ]

[ "(", "parallel", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "]", ")", ")", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

LLVM

X86

CPP

code_generation

CPU

614,877

[ "bool", "X86CmovConverterPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "EnableCmovConverter", ")", "return", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "********** ", "<STR_LIT>", "<<", "getPassName", "(", ")", "<<", "<STR_LIT>", " : ", "<STR_LIT>", "<<", "MF", ".", "getName", "(", ")", "<<", "<STR_LIT>", "**********\\n", "<STR_LIT>", ")", ";", "bool", "Changed", "=", "false", ";", "MachineLoopInfo", "&", "MLI", "=", "getAnalysis", "<", "MachineLoopInfo", ">", "(", ")", ";", "const", "TargetSubtargetInfo", "&", "STI", "=", "MF", ".", "getSubtarget", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "TII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "TSchedModel", ".", "init", "(", "STI", ".", "getSchedModel", "(", ")", ",", "&", "STI", ",", "TII", ")", ";", "if", "(", "ForceMemOperand", ")", "{", "CmovGroups", "AllCmovGroups", ";", "SmallVector", "<", "MachineBasicBlock", "*", ",", "<NUM_LIT>", ">", "Blocks", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "Blocks", ".", "push_back", "(", "&", "MBB", ")", ";", "if", "(", "collectCmovCandidates", "(", "Blocks", ",", "AllCmovGroups", ",", "true", ")", ")", "{", "for", "(", "auto", "&", "Group", ":", "AllCmovGroups", ")", "{", "if", "(", "!", "llvm", "::", "any_of", "(", "Group", ",", "[", "&", "]", "(", "MachineInstr", "*", "I", ")", "{", "return", "I", "->", "mayLoad", "(", ")", ";", "}", ")", ")", "continue", ";", "Changed", "=", "true", ";", "convertCmovInstsToBranches", "(", "Group", ")", ";", "}", "}", "}", "SmallVector", "<", "MachineLoop", "*", ",", "<NUM_LIT>", ">", "Loops", "(", "MLI", ".", "begin", "(", ")", ",", "MLI", ".", "end", "(", ")", ")", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "(", "int", ")", "Loops", ".", "size", "(", ")", ";", "++", "i", ")", "for", "(", "MachineLoop", "*", "Child", ":", "Loops", "[", "i", "]", "->", "getSubLoops", "(", ")", ")", "Loops", ".", "push_back", "(", "Child", ")", ";", "for", "(", "MachineLoop", "*", "CurrLoop", ":", "Loops", ")", "{", "if", "(", "!", "CurrLoop", "->", "getSubLoops", "(", ")", ".", "empty", "(", ")", ")", "continue", ";", "CmovGroups", "CmovInstGroups", ";", "if", "(", "!", "collectCmovCandidates", "(", "CurrLoop", "->", "getBlocks", "(", ")", ",", "CmovInstGroups", ")", ")", "continue", ";", "if", "(", "!", "checkForProfitableCmovCandidates", "(", "CurrLoop", "->", "getBlocks", "(", ")", ",", "CmovInstGroups", ")", ")", "continue", ";", "Changed", "=", "true", ";", "for", "(", "auto", "&", "Group", ":", "CmovInstGroups", ")", "convertCmovInstsToBranches", "(", "Group", ")", ";", "}", "return", "Changed", ";", "}" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

LLVM

Hexagon

CPP

stmt_completion

DSP

614,878

[ "MF", ")", ";" ]

[ "auto", "*", "OpRC", "=", "HII", ".", "getRegClass", "(", "HII", ".", "get", "(", "Opc", ")", ",", "OpNum", ",", "&", "HRI", "," ]

GCC

aarch64

CPP

next_suggestion

CPU

614,879

[ "return", "true", ";" ]

[ "rtx", "dest", "=", "SET_DEST", "(", "set", ")", ";", "auto", "dest_range", "=", "get_allocno_subgroup", "(", "dest", ")", ";", "if", "(", "!", "dest_range", ")", "return", "false", ";", "for", "(", "auto", "&", "allocno", ":", "dest_range", ".", "allocnos", "(", ")", ")", "if", "(", "bitmap_bit_p", "(", "m_live_allocnos", ",", "allocno", ".", "id", ")", ")", "return", "false", ";", "if", "(", "side_effects_p", "(", "set", ")", ")", "return", "false", ";" ]

GCC

mn10300

CPP

program_repair

MPU

614,880

[ "<FIXS>", "return", "rtx_cost", "(", "x", ",", "MEM", ",", "<NUM_LIT>", ",", "speed", ")", ";", "<FIXE>" ]

[ "return", "speed", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "default", ":", "<BUGS>", "return", "rtx_cost", "(", "x", ",", "MEM", ",", "speed", ")", ";", "<BUGE>", "}", "}" ]

LLVM

ARM

CPP

stmt_completion

CPU

614,881

[ "=", "TLI", ".", "LowerCallTo", "(", "CLI", ")", ";" ]

[ "if", "(", "Src", ".", "getValueType", "(", ")", ".", "bitsGT", "(", "MVT", "::", "i32", ")", ")", "Src", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TRUNCATE", ",", "dl", ",", "MVT", "::", "i32", ",", "Src", ")", ";", "else", "Src", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "MVT", "::", "i32", ",", "Src", ")", ";", "Entry", ".", "Node", "=", "Src", ";", "Entry", ".", "Ty", "=", "Type", "::", "getInt32Ty", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "Entry", ".", "isSExt", "=", "true", ";", "Args", ".", "push_back", "(", "Entry", ")", ";", "TargetLowering", "::", "CallLoweringInfo", "CLI", "(", "Chain", ",", "Type", "::", "getVoidTy", "(", "*", "DAG", ".", "getContext", "(", ")", ")", ",", "false", ",", "false", ",", "false", ",", "false", ",", "<NUM_LIT>", ",", "TLI", ".", "getLibcallCallingConv", "(", "RTLIB", "::", "MEMSET", ")", ",", "false", ",", "false", ",", "false", ",", "DAG", ".", "getExternalSymbol", "(", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMSET", ")", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ",", "Args", ",", "DAG", ",", "dl", ")", ";", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "CallResult" ]

LLVM

ARM

TD

next_suggestion

CPU

614,882

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "def", "rsi", ":", "AsI1", "<", "opcod", ",", "(", "outs", "GPR", ":", "$", "Rd", ")", ",", "(", "ins", "GPR", ":", "$", "Rn", ",", "so_reg_imm", ":", "$", "shift", ")", ",", "DPSoRegImmFrm", ",", "iis", ",", "opc", ",", "<STR_LIT>", ",", "[", "(", "set", "GPR", ":", "$", "Rd", ",", "(", "opnode", "so_reg_imm", ":", "$", "shift", ",", "GPR", ":", "$", "Rn", ")", ")", "]", ">", ",", "Sched", "<", "[", "WriteALUsi", ",", "ReadALU", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "shift", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]

LLVM

ARM

CPP

program_repair

CPU

614,883

[ "<FIXS>", "if", "(", "isThumb2", "(", ")", ")", "{", "<FIXE>" ]

[ "unsigned", "ARMMCCodeEmitter", "::", "NEONThumb2LoadStorePostEncoder", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "EncodedValue", ")", "const", "{", "<BUGS>", "if", "(", "Subtarget", "->", "isThumb2", "(", ")", ")", "{", "<BUGE>", "EncodedValue", "&=", "<NUM_LIT>", ";", "EncodedValue", "|=", "<NUM_LIT>", ";", "}" ]

GCC

avr

CPP

program_repair

MPU

614,884

[ "<FIXS>", "<STR_LIT>", "ld %B0,%b1+", "<STR_LIT>", "CR_TAB", "<FIXE>" ]

[ "{", "avr_asm_len", "(", "TINY_ADIW", "(", "%", "I1", ",", "%", "J1", ",", "%", "o1", ")", "CR_TAB", "<STR_LIT>", "ld %A0,%b1+", "<STR_LIT>", "CR_TAB", "<BUGS>", "<STR_LIT>", "ld %B0,%b1+", "<STR_LIT>", "CR_TAB", "<BUGE>", "<STR_LIT>", "ld %C0,%b1", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";", "if", "(", "reg_dest", "!=", "(", "reg_base", "-", "<NUM_LIT>", ")", "&&", "!", "reg_unused_after", "(", "insn", ",", "XEXP", "(", "base", ",", "<NUM_LIT>", ")", ")", ")", "avr_asm_len", "(", "TINY_SBIW", "(", "%", "I1", ",", "%", "J1", ",", "%", "o1", "+", "<NUM_LIT>", ")", ",", "op", ",", "plen", ",", "<NUM_LIT>", ")", ";", "return", "<STR_LIT>", "<STR_LIT>", ";", "}", "}" ]

LLVM

ARM

TD

stmt_completion

CPU

614,885

[ "Sched", "<", "[", "WriteVST4", "]", ">", ";" ]

[ "def", "VST1q8HighQPseudo", ":", "VSTQQQQPseudo", "<", "IIC_VST1x4", ">", "," ]

LLVM

Mips

CPP

next_suggestion

CPU

614,886

[ "case", "MachineOperand", "::", "MO_ConstantPoolIndex", ":" ]

[ "case", "MachineOperand", "::", "MO_Immediate", ":", "return", "MCOperand", "::", "CreateImm", "(", "MO", ".", "getImm", "(", ")", "+", "offset", ")", ";", "case", "MachineOperand", "::", "MO_MachineBasicBlock", ":", "case", "MachineOperand", "::", "MO_GlobalAddress", ":", "case", "MachineOperand", "::", "MO_ExternalSymbol", ":", "case", "MachineOperand", "::", "MO_JumpTableIndex", ":" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

614,887

[ ",", "false", ")", ";" ]

[ "return", "new", "PPCDisassembler", "(", "STI", ",", "Ctx" ]

GCC

arm

CPP

code_generation

CPU

614,888

[ "void", "arm_options_perform_arch_sanity_checks", "(", "void", ")", "{", "if", "(", "TARGET_INTERWORK", ")", "arm_cpp_interwork", "=", "<NUM_LIT>", ";", "if", "(", "arm_arch5t", ")", "target_flags", "&=", "~", "MASK_INTERWORK", ";", "if", "(", "TARGET_IWMMXT", "&&", "!", "ARM_DOUBLEWORD_ALIGN", ")", "error", "(", "<STR_LIT>", "iwmmxt requires an AAPCS compatible ABI for proper operation", "<STR_LIT>", ")", ";", "if", "(", "TARGET_IWMMXT_ABI", "&&", "!", "TARGET_IWMMXT", ")", "error", "(", "<STR_LIT>", "iwmmxt abi requires an iwmmxt capable cpu", "<STR_LIT>", ")", ";", "if", "(", "TARGET_INTERWORK", "&&", "!", "TARGET_BPABI", "&&", "!", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_thumb", ")", ")", "{", "warning", "(", "<NUM_LIT>", ",", "<STR_LIT>", "target CPU does not support interworking", "<STR_LIT>", ")", ";", "target_flags", "&=", "~", "MASK_INTERWORK", ";", "}", "if", "(", "TARGET_SOFT_FLOAT", ")", "arm_fpu_attr", "=", "FPU_NONE", ";", "else", "arm_fpu_attr", "=", "FPU_VFP", ";", "if", "(", "TARGET_AAPCS_BASED", ")", "{", "if", "(", "TARGET_CALLER_INTERWORKING", ")", "error", "(", "<STR_LIT>", "AAPCS does not support %<-mcaller-super-interworking%>", "<STR_LIT>", ")", ";", "else", "if", "(", "TARGET_CALLEE_INTERWORKING", ")", "error", "(", "<STR_LIT>", "AAPCS does not support %<-mcallee-super-interworking%>", "<STR_LIT>", ")", ";", "}", "if", "(", "!", "arm_arch4", "&&", "arm_fp16_format", "!=", "ARM_FP16_FORMAT_NONE", ")", "sorry", "(", "<STR_LIT>", "__fp16 and no ldrh", "<STR_LIT>", ")", ";", "if", "(", "use_cmse", "&&", "!", "arm_arch_cmse", ")", "error", "(", "<STR_LIT>", "target CPU does not support ARMv8-M Security Extensions", "<STR_LIT>", ")", ";", "if", "(", "use_cmse", "&&", "LAST_VFP_REGNUM", ">", "LAST_LO_VFP_REGNUM", ")", "error", "(", "<STR_LIT>", "ARMv8-M Security Extensions incompatible with selected FPU", "<STR_LIT>", ")", ";", "if", "(", "TARGET_AAPCS_BASED", ")", "{", "if", "(", "arm_abi", "==", "ARM_ABI_IWMMXT", ")", "arm_pcs_default", "=", "ARM_PCS_AAPCS_IWMMXT", ";", "else", "if", "(", "TARGET_HARD_FLOAT_ABI", ")", "{", "arm_pcs_default", "=", "ARM_PCS_AAPCS_VFP", ";", "if", "(", "!", "bitmap_bit_p", "(", "arm_active_target", ".", "isa", ",", "isa_bit_vfpv2", ")", ")", "error", "(", "<STR_LIT>", "%<-mfloat-abi=hard%>: selected processor lacks an FPU", "<STR_LIT>", ")", ";", "}", "else", "arm_pcs_default", "=", "ARM_PCS_AAPCS", ";", "}", "else", "{", "if", "(", "arm_float_abi", "==", "ARM_FLOAT_ABI_HARD", ")", "sorry", "(", "<STR_LIT>", "%<-mfloat-abi=hard%> and VFP", "<STR_LIT>", ")", ";", "if", "(", "arm_abi", "==", "ARM_ABI_APCS", ")", "arm_pcs_default", "=", "ARM_PCS_APCS", ";", "else", "arm_pcs_default", "=", "ARM_PCS_ATPCS", ";", "}", "}" ]

[ "Perform", "some", "validation", "between", "the", "desired", "architecture", "and", "the", "rest", "of", "the", "options", "." ]

LLVM

X86

CPP

next_suggestion

CPU

614,889

[ "SDValue", "cpOut", "=", "DAG", ".", "getCopyFromReg", "(", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "DL", ",", "Reg", ",", "T", ",", "Result", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";" ]

[ "default", ":", "assert", "(", "false", "&&", "<STR_LIT>", "Invalid value type!", "<STR_LIT>", ")", ";", "case", "MVT", "::", "i8", ":", "Reg", "=", "X86", "::", "AL", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "i16", ":", "Reg", "=", "X86", "::", "AX", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "i32", ":", "Reg", "=", "X86", "::", "EAX", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "case", "MVT", "::", "i64", ":", "assert", "(", "Subtarget", "->", "is64Bit", "(", ")", "&&", "<STR_LIT>", "Node not type legal!", "<STR_LIT>", ")", ";", "Reg", "=", "X86", "::", "RAX", ";", "size", "=", "<NUM_LIT>", ";", "break", ";", "}", "SDValue", "cpIn", "=", "DAG", ".", "getCopyToReg", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DL", ",", "Reg", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "SDValue", "(", ")", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "cpIn", ".", "getValue", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getTargetConstant", "(", "size", ",", "MVT", "::", "i8", ")", ",", "cpIn", ".", "getValue", "(", "<NUM_LIT>", ")", "}", ";", "SDVTList", "Tys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Flag", ")", ";", "MachineMemOperand", "*", "MMO", "=", "cast", "<", "AtomicSDNode", ">", "(", "Op", ")", "->", "getMemOperand", "(", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Tys", ",", "Ops", ",", "<NUM_LIT>", ",", "T", ",", "MMO", ")", ";" ]

LLVM

Cpu0

CPP

stmt_completion

CPU

614,890

[ "(", ")", ")", "{" ]

[ "Cpu0FI", "->", "setVarArgsFrameIndex", "(", "<NUM_LIT>", ")", ";", "std", "::", "vector", "<", "SDValue", ">", "OutChains", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ArgLocs", ";", "CCState", "CCInfo", "(", "CallConv", ",", "isVarArg", ",", "DAG", ".", "getMachineFunction", "(", ")", ",", "getTargetMachine", "(", ")", ",", "ArgLocs", ",", "*", "DAG", ".", "getContext", "(", ")", ")", ";", "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC_Cpu0", ")", ";", "Function", "::", "const_arg_iterator", "FuncArg", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "arg_begin", "(", ")", ";", "int", "LastFI", "=", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "ArgLocs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ",", "++", "FuncArg", ")", "{", "CCValAssign", "&", "VA", "=", "ArgLocs", "[", "i", "]", ";", "EVT", "ValVT", "=", "VA", ".", "getValVT", "(", ")", ";", "ISD", "::", "ArgFlagsTy", "Flags", "=", "Ins", "[", "i", "]", ".", "Flags", ";", "bool", "IsRegLoc", "=", "VA", ".", "isRegLoc", "(", ")", ";", "if", "(", "Flags", ".", "isByVal" ]

GCC

avr

MD

stmt_completion

MPU

614,891

[ ")", ")" ]

[ "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>" ]

GCC

rs6000

CPP

next_suggestion

CPU

614,892

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_hadds_pi16", "(", "_", "_", "m64", "_", "_", "A", ",", "_", "_", "m64", "_", "_", "B", ")", "{", "const", "_", "_", "v4si", "_", "_", "zero", "=", "{", "<NUM_LIT>", "}", ";", "_", "_", "v8hi", "_", "_", "C", "=", "(", "_", "_", "v8hi", ")", "(", "_", "_", "v2du", ")", "{", "_", "_", "A", ",", "_", "_", "B", "}", ";", "_", "_", "v4si", "_", "_", "D", "=", "vec_sum4s", "(", "_", "_", "C", ",", "_", "_", "zero", ")", ";", "_", "_", "C", "=", "vec_packs", "(", "_", "_", "D", ",", "_", "_", "D", ")", ";", "return", "(", "_", "_", "m64", ")", "(", "(", "_", "_", "v2du", ")", "_", "_", "C", ")", "[", "<NUM_LIT>", "]", ";" ]

GCC

nds32

CPP

stmt_completion

CPU

614,893

[ "adjust_value", "+=", "<NUM_LIT>", ";" ]

[ "{", "if", "(", "NDS32_ALIGN_P", "(", ")", ")", "{", "rtx_insn", "*", "next_insn", "=", "next_active_insn", "(", "insn", ")", ";", "if", "(", "next_insn", "&&", "get_attr_length", "(", "next_insn", ")", "!=", "<NUM_LIT>", ")", "adjust_value", "+=", "<NUM_LIT>", ";", "}", "if", "(", "find_reg_note", "(", "insn", ",", "REG_NORETURN", ",", "NULL_RTX", ")", ")", "{", "if", "(", "TARGET_16_BIT", ")" ]

LLVM

Sparc

CPP

code_generation

CPU

614,894

[ "SDValue", "SparcTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "bool", "hasHardQuad", "=", "Subtarget", "->", "hasHardQuad", "(", ")", ";", "bool", "isV9", "=", "Subtarget", "->", "isV9", "(", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Should not custom lower this!", "<STR_LIT>", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ",", "*", "this", ",", "Subtarget", ")", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "GlobalTLSAddress", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "return", "LowerGlobalAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BlockAddress", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ConstantPool", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_SINT", ":", "return", "LowerFP_TO_SINT", "(", "Op", ",", "DAG", ",", "*", "this", ",", "hasHardQuad", ")", ";", "case", "ISD", "::", "SINT_TO_FP", ":", "return", "LowerSINT_TO_FP", "(", "Op", ",", "DAG", ",", "*", "this", ",", "hasHardQuad", ")", ";", "case", "ISD", "::", "FP_TO_UINT", ":", "return", "LowerFP_TO_UINT", "(", "Op", ",", "DAG", ",", "*", "this", ",", "hasHardQuad", ")", ";", "case", "ISD", "::", "UINT_TO_FP", ":", "return", "LowerUINT_TO_FP", "(", "Op", ",", "DAG", ",", "*", "this", ",", "hasHardQuad", ")", ";", "case", "ISD", "::", "BR_CC", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ",", "*", "this", ",", "hasHardQuad", ")", ";", "case", "ISD", "::", "SELECT_CC", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ",", "*", "this", ",", "hasHardQuad", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ",", "*", "this", ")", ";", "case", "ISD", "::", "VAARG", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "LOAD", ":", "return", "LowerLOAD", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "STORE", ":", "return", "LowerSTORE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FADD", ":", "return", "LowerF128Op", "(", "Op", ",", "DAG", ",", "getLibcallName", "(", "RTLIB", "::", "ADD_F128", ")", ",", "<NUM_LIT>", ")", ";", "case", "ISD", "::", "FSUB", ":", "return", "LowerF128Op", "(", "Op", ",", "DAG", ",", "getLibcallName", "(", "RTLIB", "::", "SUB_F128", ")", ",", "<NUM_LIT>", ")", ";", "case", "ISD", "::", "FMUL", ":", "return", "LowerF128Op", "(", "Op", ",", "DAG", ",", "getLibcallName", "(", "RTLIB", "::", "MUL_F128", ")", ",", "<NUM_LIT>", ")", ";", "case", "ISD", "::", "FDIV", ":", "return", "LowerF128Op", "(", "Op", ",", "DAG", ",", "getLibcallName", "(", "RTLIB", "::", "DIV_F128", ")", ",", "<NUM_LIT>", ")", ";", "case", "ISD", "::", "FSQRT", ":", "return", "LowerF128Op", "(", "Op", ",", "DAG", ",", "getLibcallName", "(", "RTLIB", "::", "SQRT_F128", ")", ",", "<NUM_LIT>", ")", ";", "case", "ISD", "::", "FABS", ":", "case", "ISD", "::", "FNEG", ":", "return", "LowerFNEGorFABS", "(", "Op", ",", "DAG", ",", "isV9", ")", ";", "case", "ISD", "::", "FP_EXTEND", ":", "return", "LowerF128_FPEXTEND", "(", "Op", ",", "DAG", ",", "*", "this", ")", ";", "case", "ISD", "::", "FP_ROUND", ":", "return", "LowerF128_FPROUND", "(", "Op", ",", "DAG", ",", "*", "this", ")", ";", "case", "ISD", "::", "ADDC", ":", "case", "ISD", "::", "ADDE", ":", "case", "ISD", "::", "SUBC", ":", "case", "ISD", "::", "SUBE", ":", "return", "LowerADDC_ADDE_SUBC_SUBE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "UMULO", ":", "case", "ISD", "::", "SMULO", ":", "return", "LowerUMULO_SMULO", "(", "Op", ",", "DAG", ",", "*", "this", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD", ":", "case", "ISD", "::", "ATOMIC_STORE", ":", "return", "LowerATOMIC_LOAD_STORE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ")", ";", "}", "}" ]

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

LLVM

X86

CPP

next_suggestion

CPU

614,895

[ "First", "=", "false", ";" ]

[ "bool", "isNonZero", "=", "(", "NonZeros", "&", "(", "<NUM_LIT>", "<<", "i", ")", ")", "!=", "<NUM_LIT>", ";", "if", "(", "isNonZero", ")", "{", "if", "(", "First", ")", "{", "if", "(", "NumZero", ")", "V", "=", "getZeroVector", "(", "MVT", "::", "v8i16", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ";", "else", "V", "=", "DAG", ".", "getUNDEF", "(", "MVT", "::", "v8i16", ")", ";" ]

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

614,896

[ "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "MBB", ".", "addLiveIn", "(", "WebAssembly", "::", "VALUE_STACK", ")", ";" ]

[ "CommutingState", "Commuting", ";", "TreeWalkerState", "TreeWalker", "(", "Insert", ")", ";", "while", "(", "!", "TreeWalker", ".", "Done", "(", ")", ")", "{", "MachineOperand", "&", "Op", "=", "TreeWalker", ".", "Pop", "(", ")", ";", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "continue", ";", "unsigned", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "assert", "(", "Op", ".", "isUse", "(", ")", "&&", "<STR_LIT>", "explicit_uses() should only iterate over uses", "<STR_LIT>", ")", ";", "assert", "(", "!", "Op", ".", "isImplicit", "(", ")", "&&", "<STR_LIT>", "explicit_uses() should only iterate over explicit operands", "<STR_LIT>", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "Reg", ")", ")", "continue", ";", "MachineInstr", "*", "Def", "=", "GetVRegDef", "(", "Reg", ",", "Insert", ",", "MRI", ",", "LIS", ")", ";", "if", "(", "!", "Def", ")", "continue", ";", "if", "(", "Def", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "INLINEASM", ")", "continue", ";", "if", "(", "WebAssembly", "::", "isArgument", "(", "*", "Def", ")", ")", "continue", ";", "bool", "SameBlock", "=", "Def", "->", "getParent", "(", ")", "==", "&", "MBB", ";", "bool", "CanMove", "=", "SameBlock", "&&", "IsSafeToMove", "(", "Def", ",", "Insert", ",", "AA", ",", "MRI", ")", "&&", "!", "TreeWalker", ".", "IsOnStack", "(", "Reg", ")", ";", "if", "(", "CanMove", "&&", "HasOneUse", "(", "Reg", ",", "Def", ",", "MRI", ",", "MDT", ",", "LIS", ")", ")", "{", "Insert", "=", "MoveForSingleUse", "(", "Reg", ",", "Op", ",", "Def", ",", "MBB", ",", "Insert", ",", "LIS", ",", "MFI", ",", "MRI", ")", ";", "}", "else", "if", "(", "ShouldRematerialize", "(", "*", "Def", ",", "AA", ",", "TII", ")", ")", "{", "Insert", "=", "RematerializeCheapDef", "(", "Reg", ",", "Op", ",", "*", "Def", ",", "MBB", ",", "Insert", "->", "getIterator", "(", ")", ",", "LIS", ",", "MFI", ",", "MRI", ",", "TII", ",", "TRI", ")", ";", "}", "else", "if", "(", "UseTee", "&&", "CanMove", "&&", "OneUseDominatesOtherUses", "(", "Reg", ",", "Op", ",", "MBB", ",", "MRI", ",", "MDT", ",", "LIS", ",", "MFI", ")", ")", "{", "Insert", "=", "MoveAndTeeForMultiUse", "(", "Reg", ",", "Op", ",", "Def", ",", "MBB", ",", "Insert", ",", "LIS", ",", "MFI", ",", "MRI", ",", "TII", ")", ";", "}", "else", "{", "if", "(", "!", "CanMove", "&&", "SameBlock", ")", "Commuting", ".", "MaybeCommute", "(", "Insert", ",", "TreeWalker", ",", "TII", ")", ";", "continue", ";", "}", "if", "(", "Insert", "->", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "IMPLICIT_DEF", ")", "ConvertImplicitDefToConstZero", "(", "Insert", ",", "MRI", ",", "TII", ",", "MF", ")", ";", "Commuting", ".", "Reset", "(", ")", ";", "TreeWalker", ".", "PushOperands", "(", "Insert", ")", ";", "}", "if", "(", "Insert", "!=", "&", "*", "MII", ")", "{", "ImposeStackOrdering", "(", "&", "*", "MII", ")", ";", "MII", "=", "MachineBasicBlock", "::", "iterator", "(", "Insert", ")", ".", "getReverse", "(", ")", ";", "Changed", "=", "true", ";", "}", "}", "}", "if", "(", "Changed", ")", "{", "MF", ".", "getRegInfo", "(", ")", ".", "addLiveIn", "(", "WebAssembly", "::", "VALUE_STACK", ")", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

614,897

[ "Defs", "|=", "CallerSavedRegs", ";" ]

[ "CallerSavedRegs", ".", "reset", "(", "Mips", "::", "ZERO", ")", ";", "CallerSavedRegs", ".", "reset", "(", "Mips", "::", "ZERO_64", ")", ";", "for", "(", "const", "MCPhysReg", "*", "R", "=", "TRI", ".", "getCalleeSavedRegs", "(", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ")", ";", "*", "R", ";", "++", "R", ")", "for", "(", "MCRegAliasIterator", "AI", "(", "*", "R", ",", "&", "TRI", ",", "true", ")", ";", "AI", ".", "isValid", "(", ")", ";", "++", "AI", ")", "CallerSavedRegs", ".", "reset", "(", "*", "AI", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

614,898

[ "}" ]

[ "bool", "X86FrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", "&&", "!", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", "->", "getHasPushSequences", "(", ")", "&&", "!", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", "->", "hasPreallocatedCall", "(", ")", ";" ]

GCC

v850

MD

program_repair

MPU

614,899

[ "<FIXS>", "<STR_LIT>", "<STR_LIT>", "<FIXE>" ]

[ "[", "(", "set", "(", "reg", ":", "CC_FPU_LE", "FCC_REGNUM", ")", "(", "compare", ":", "CC_FPU_LE", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]