Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
ARM
CPP
stmt_completion
CPU
615,100
[ ";" ]
[ "bool", "ARMConstantIslands", "::", "UndoLRSpillRestore", "(", ")", "{", "bool", "MadeChange", "=", "false", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "PushPopMIs", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "MachineInstr", "*", "MI", "=", "PushPopMIs", "[", "i", "]" ]
LLVM
MOS
CPP
stmt_completion
MPU
615,101
[ "getReg", "(", ")", ",", "HLAmtTy", ",", "<NUM_LIT>", "}", ")", ";" ]
[ "Type", "*", "HLTy", "=", "IntegerType", "::", "get", "(", "Ctx", ",", "Size", ")", ";", "Type", "*", "HLAmtTy", "=", "IntegerType", "::", "get", "(", "Ctx", ",", "<NUM_LIT>", ")", ";", "SmallVector", "<", "CallLowering", "::", "ArgInfo", ",", "<NUM_LIT>", ">", "Args", ";", "Args", ".", "push_back", "(", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ",", "HLTy", ",", "<NUM_LIT>", "}", ")", ";", "Args", ".", "push_back", "(", "{", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", "." ]
LLVM
Hexagon
CPP
next_suggestion
DSP
615,102
[ "report_fatal_error", "(", "Twine", "(", "Stream", ".", "str", "(", ")", ")", ")", ";" ]
[ "raw_string_ostream", "Stream", "(", "Text", ")", ";", "Stream", "<<", "<STR_LIT>", "Unrecognized relocation combination: width=", "<STR_LIT>", "<<", "Width", "<<", "<STR_LIT>", " kind=", "<STR_LIT>", "<<", "Kind", ";" ]
LLVM
AMDGPU
TD
stmt_completion
GPU
615,103
[ "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ">", ";" ]
[ "def", "FeatureSDWA", ":", "SubtargetFeature", "<", "<STR_LIT>", "," ]
LLVM
X86
CPP
next_suggestion
CPU
615,104
[ "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "VT", ",", "X", ",", "Y", ")", ";" ]
[ "case", "ISD", "::", "USUBSAT", ":", "case", "ISD", "::", "SSUBSAT", ":", "return", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "VT", ",", "X", ",", "DAG", ".", "getNOT", "(", "dl", ",", "Y", ",", "VT", ")", ")", ";", "}", "}", "if", "(", "VT", ".", "is128BitVector", "(", ")", ")", "{", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "EVT", "SetCCResultType", "=", "TLI", ".", "getSetCCResultType", "(", "DAG", ".", "getDataLayout", "(", ")", ",", "*", "DAG", ".", "getContext", "(", ")", ",", "VT", ")", ";", "SDLoc", "DL", "(", "Op", ")", ";", "if", "(", "Opcode", "==", "ISD", "::", "UADDSAT", "&&", "!", "TLI", ".", "isOperationLegal", "(", "ISD", "::", "UMIN", ",", "VT", ")", ")", "{" ]
GCC
s390
MD
next_suggestion
MPU
615,105
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_operand", ":", "V_HW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V_HW", "[", "(", "match_operand", ":", "V_HW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "<", "TOINTVEC", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VEC_SRAB", ")", ")", "]", "<STR_LIT>" ]
LLVM
AArch64
CPP
stmt_completion
CPU
615,106
[ "(", "DestReg", ")", ")", "return", "false", ";" ]
[ "if", "(", "Ret", "->", "getNumOperands", "(", ")", ">", "<NUM_LIT>", ")", "{", "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "SmallVector", "<", "ISD", "::", "OutputArg", ",", "<NUM_LIT>", ">", "Outs", ";", "GetReturnInfo", "(", "CC", ",", "F", ".", "getReturnType", "(", ")", ",", "F", ".", "getAttributes", "(", ")", ",", "Outs", ",", "TLI", ",", "DL", ")", ";", "SmallVector", "<", "CCValAssign", ",", "<NUM_LIT>", ">", "ValLocs", ";", "CCState", "CCInfo", "(", "CC", ",", "F", ".", "isVarArg", "(", ")", ",", "*", "FuncInfo", ".", "MF", ",", "ValLocs", ",", "I", "->", "getContext", "(", ")", ")", ";", "CCAssignFn", "*", "RetCC", "=", "CC", "==", "CallingConv", "::", "WebKit_JS", "?", "RetCC_AArch64_WebKit_JS", ":", "RetCC_AArch64_AAPCS", ";", "CCInfo", ".", "AnalyzeReturn", "(", "Outs", ",", "RetCC", ")", ";", "if", "(", "ValLocs", ".", "size", "(", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";", "CCValAssign", "&", "VA", "=", "ValLocs", "[", "<NUM_LIT>", "]", ";", "const", "Value", "*", "RV", "=", "Ret", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "Full", ")", "&&", "(", "VA", ".", "getLocInfo", "(", ")", "!=", "CCValAssign", "::", "BCvt", ")", ")", "return", "false", ";", "if", "(", "!", "VA", ".", "isRegLoc", "(", ")", ")", "return", "false", ";", "unsigned", "Reg", "=", "getRegForValue", "(", "RV", ")", ";", "if", "(", "Reg", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "Reg", "+", "VA", ".", "getValNo", "(", ")", ";", "Register", "DestReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "if", "(", "!", "MRI", ".", "getRegClass", "(", "SrcReg", ")", "->", "contains" ]
LLVM
ARM
CPP
next_suggestion
CPU
615,107
[ "}" ]
[ "NewMO", ".", "setImplicit", "(", ")", ";", "return", "NewMO", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
615,108
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "n1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "n1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM
AArch64
TD
next_suggestion
CPU
615,109
[ "let", "ExtraRequires", "=", "[", "<STR_LIT>", "]", ";" ]
[ "def", ":", "TLBIEntry", "<", "!", "strconcat", "(", "name", ",", "<STR_LIT>", ")", ",", "op1", ",", "crn", ",", "crm", ",", "op2", ",", "needsreg", ">", "{", "let", "Encoding", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
ARM
CPP
next_suggestion
CPU
615,110
[ "int", "RHSC", ";" ]
[ "if", "(", "!", "CurDAG", "->", "isBaseWithConstantOffset", "(", "N", ")", ")", "{", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ADD", ")", "{", "return", "false", ";", "}", "else", "if", "(", "N", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "TargetGlobalAddress", "&&", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "TargetExternalSymbol", "&&", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "TargetConstantPool", "&&", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "TargetGlobalTLSAddress", ")", "{", "Base", "=", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "Base", "=", "N", ";", "}", "OffImm", "=", "CurDAG", "->", "getTargetConstant", "(", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", "::", "i32", ")", ";", "return", "true", ";", "}" ]
LLVM
X86
CPP
stmt_completion
CPU
615,111
[ ")", ")", "addEhFrameForPLT", "(", "pBuilder", ".", "getModule", "(", ")", ")", ";" ]
[ "if", "(", "!", "m_pRelDyn", "->", "empty", "(", ")", ")", "{", "assert", "(", "!", "config", "(", ")", ".", "isCodeStatic", "(", ")", "&&", "<STR_LIT>", "static linkage should not result in a dynamic relocation section", "<STR_LIT>", ")", ";", "setRelDynSize", "(", ")", ";", "}", "if", "(", "!", "m_pRelPLT", "->", "empty", "(", ")", ")", "{", "assert", "(", "!", "config", "(", ")", ".", "isCodeStatic", "(", ")", "&&", "<STR_LIT>", "static linkage should not result in a dynamic relocation section", "<STR_LIT>", ")", ";", "setRelPLTSize", "(", ")", ";", "}", "}", "if", "(", "config", "(", ")", ".", "options", "(", ")", ".", "genUnwindInfo", "(" ]
LLVM
SystemZ
CPP
stmt_completion
CPU
615,112
[ "]", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";" ]
[ "break", ";", "}", "if", "(", "!", "any", ")", "return", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "+++ Resource counters:\\n", "<STR_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "SchedModel", "->", "getNumProcResourceKinds", "(", ")", ";", "++", "i", ")", "if", "(", "ProcResourceCounters", "[", "i", "]", ">", "<NUM_LIT>", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "+++ Extra schedule for execution unit ", "<STR_LIT>", "<<", "SchedModel", "->", "getProcResource", "(", "i", ")", "->", "Name", "<<", "<STR_LIT>", ": ", "<STR_LIT>", "<<", "ProcResourceCounters", "[", "i" ]
GCC
mips
MD
next_suggestion
CPU
615,113
[ "<STR_LIT>" ]
[ "(", "unspec", ":", "V4HI", "[", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_LOONGSON_PEXTR", ")", ")", "]", "<STR_LIT>" ]
LLVM
X86
CPP
program_repair
CPU
615,114
[ "<FIXS>", "Register", "UpdatedStateReg", "=", "MRI", "->", "createVirtualRegister", "(", "PS", "->", "RC", ")", ";", "<FIXE>" ]
[ "int", "PredStateSizeInBytes", "=", "TRI", "->", "getRegSizeInBits", "(", "*", "PS", "->", "RC", ")", "/", "<NUM_LIT>", ";", "auto", "CMovOp", "=", "X86", "::", "getCMovOpcode", "(", "PredStateSizeInBytes", ")", ";", "<BUGS>", "unsigned", "UpdatedStateReg", "=", "MRI", "->", "createVirtualRegister", "(", "PS", "->", "RC", ")", ";", "<BUGE>", "auto", "CMovI", "=", "BuildMI", "(", "CheckingMBB", ",", "InsertPt", ",", "DebugLoc", "(", ")", "," ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
615,115
[ "VT", "==", "MVT", "::", "f64", ";" ]
[ "LLVM_READONLY", "static", "bool", "opMustUseVOP3Encoding", "(", "const", "SDNode", "*", "N", ",", "MVT", "VT", ")", "{", "return", "N", "->", "getNumOperands", "(", ")", ">", "<NUM_LIT>", "||" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
615,116
[ "return", "false", ";" ]
[ "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "for", "(", "auto", "*", "CSR", "=", "TRI", "->", "getCalleeSavedRegs", "(", "&", "MF", ")", ";", "CSR", "&&", "*", "CSR", ";", "++", "CSR", ")", "if", "(", "MI", "->", "modifiesRegister", "(", "*", "CSR", ",", "TRI", ")", ")", "return", "true", ";" ]
GCC
rs6000
CPP
stmt_completion
CPU
615,117
[ "word_mode", ";" ]
[ "if", "(", "vmode", ".", "exists", "(", ")", "&&", "!", "VECTOR_MEM_NONE_P", "(", "vmode", ".", "require", "(", ")", ")", ")", "return", "vmode", ".", "require", "(", ")", ";", "return" ]
GCC
xtensa
CPP
program_repair
MPU
615,118
[ "<FIXS>", "xtensa_debugger_regno", "(", "int", "regno", ")", "<FIXE>" ]
[ "int", "<BUGS>", "xtensa_dbx_register_number", "(", "int", "regno", ")", "<BUGE>", "{", "int", "first", "=", "-", "<NUM_LIT>", ";" ]
LLVM
Mips
CPP
stmt_completion
CPU
615,119
[ ",", "DstReg", ")", ";" ]
[ "return", "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "Opc", ")" ]
GCC
nds32
CPP
next_suggestion
CPU
615,120
[ "return", "true", ";" ]
[ "break", ";", "case", "MULT", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "break", ";", "case", "DIV", ":", "case", "UDIV", ":", "case", "MOD", ":", "case", "UMOD", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "break", ";", "default", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "break", ";", "}", "return", "true", ";", "size_cost", ":", "switch", "(", "code", ")", "{", "case", "SET", ":", "return", "false", ";", "case", "USE", ":", "*", "total", "=", "<NUM_LIT>", ";", "break", ";", "case", "CONST_INT", ":", "if", "(", "outer_code", "==", "SET", ")", "{", "if", "(", "satisfies_constraint_Is05", "(", "x", ")", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "else", "if", "(", "satisfies_constraint_Is20", "(", "x", ")", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "outer_code", "==", "PLUS", "||", "outer_code", "==", "MINUS", ")", "{", "if", "(", "satisfies_constraint_Iu05", "(", "x", ")", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "outer_code", "==", "ASHIFT", ")", "{", "if", "(", "satisfies_constraint_Iu03", "(", "x", ")", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "outer_code", "==", "ASHIFTRT", "||", "outer_code", "==", "LSHIFTRT", ")", "{", "if", "(", "satisfies_constraint_Iu05", "(", "x", ")", ")", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ";", "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "}", "else", "{", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "}", "break", ";", "case", "CONST_DOUBLE", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "break", ";", "default", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "break", ";", "}" ]
GCC
pdp11
CPP
next_suggestion
MPU
615,121
[ "output_asm_insn", "(", "buf", ",", "tmpop", ")", ";" ]
[ "case", "LTU", ":", "pos", "=", "<STR_LIT>", "blo", "<STR_LIT>", ",", "neg", "=", "<STR_LIT>", "bhis", "<STR_LIT>", ";", "break", ";", "case", "GE", ":", "pos", "=", "<STR_LIT>", "bge", "<STR_LIT>", ",", "neg", "=", "<STR_LIT>", "blt", "<STR_LIT>", ";", "break", ";", "case", "GEU", ":", "pos", "=", "<STR_LIT>", "bhis", "<STR_LIT>", ",", "neg", "=", "<STR_LIT>", "blo", "<STR_LIT>", ";", "break", ";", "case", "LE", ":", "pos", "=", "<STR_LIT>", "ble", "<STR_LIT>", ",", "neg", "=", "<STR_LIT>", "bgt", "<STR_LIT>", ";", "break", ";", "case", "LEU", ":", "pos", "=", "<STR_LIT>", "blos", "<STR_LIT>", ",", "neg", "=", "<STR_LIT>", "bhi", "<STR_LIT>", ";", "break", ";", "default", ":", "gcc_unreachable", "(", ")", ";", "}", "}", "switch", "(", "length", ")", "{", "case", "<NUM_LIT>", ":", "sprintf", "(", "buf", ",", "<STR_LIT>", "%s\\t%%l1", "<STR_LIT>", ",", "pos", ")", ";", "return", "buf", ";", "case", "<NUM_LIT>", ":", "tmpop", "[", "<NUM_LIT>", "]", "=", "gen_label_rtx", "(", ")", ";", "sprintf", "(", "buf", ",", "<STR_LIT>", "%s\\t%%l0", "<STR_LIT>", ",", "neg", ")", ";" ]
GCC
or1k
MD
stmt_completion
CPU
615,122
[ "<STR_LIT>", "<NUM_LIT>" ]
[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<STR_LIT>", ")", "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "<STR_LIT>", ")", "(", "define_insn_reservation" ]
GCC
i386
CPP
next_suggestion
CPU
615,123
[ "level1", ".", "line", "=", "ecx", "&", "<NUM_LIT>", ";" ]
[ "if", "(", "max_ext_level", "<", "<NUM_LIT>", ")", "return", "<STR_LIT>", "<STR_LIT>", ";", "_", "_", "cpuid", "(", "<NUM_LIT>", ",", "eax", ",", "ebx", ",", "ecx", ",", "edx", ")", ";", "level1", ".", "sizekb", "=", "(", "ecx", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";", "level1", ".", "assoc", "=", "(", "ecx", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ";" ]
GCC
i386
CPP
stmt_completion
CPU
615,124
[ "_", "U", ",", "_", "_", "m512d", "_", "_", "A", ",", "_", "_", "m512d", "_", "_", "B", ",", "_", "_", "m512i", "_", "_", "C", ",", "const", "int", "_", "_", "imm", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m512d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_maskz_fixupimm_pd", "(", "_", "_", "mmask8", "_" ]
GCC
mips
MD
stmt_completion
CPU
615,125
[ ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "BLK", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_MEMORY_BARRIER", ")", ")", "]", "<STR_LIT>", "{", "return", "mips_output_sync", "(" ]
GCC
m68k
CPP
stmt_completion
MPU
615,126
[ ":" ]
[ "case", "NE", ":", "(", "*", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "asm_out_file", ",", "<STR_LIT>", "L", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "loperands", "[", "<NUM_LIT>", "]", ")", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "sne %5", "<STR_LIT>", ",", "loperands", ")", ";", "break", ";", "case", "GT", ":", "loperands", "[", "<NUM_LIT>", "]", "=", "gen_label_rtx", "(", ")", ";", "output_asm_insn", "(", "MOTOROLA", "?", "<STR_LIT>", "shi %5\\n\\tjbra %l6", "<STR_LIT>", ":", "<STR_LIT>", "shi %5\\n\\tjra %l6", "<STR_LIT>", ",", "loperands", ")", ";", "(", "*", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "asm_out_file", ",", "<STR_LIT>", "L", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "loperands", "[", "<NUM_LIT>", "]", ")", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "sgt %5", "<STR_LIT>", ",", "loperands", ")", ";", "(", "*", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "asm_out_file", ",", "<STR_LIT>", "L", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "loperands", "[", "<NUM_LIT>", "]", ")", ")", ";", "break", ";", "case", "GTU", ":", "(", "*", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "asm_out_file", ",", "<STR_LIT>", "L", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "loperands", "[", "<NUM_LIT>", "]", ")", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "shi %5", "<STR_LIT>", ",", "loperands", ")", ";", "break", ";", "case", "LT", ":", "loperands", "[", "<NUM_LIT>", "]", "=", "gen_label_rtx", "(", ")", ";", "output_asm_insn", "(", "MOTOROLA", "?", "<STR_LIT>", "scs %5\\n\\tjbra %l6", "<STR_LIT>", ":", "<STR_LIT>", "scs %5\\n\\tjra %l6", "<STR_LIT>", ",", "loperands", ")", ";", "(", "*", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "asm_out_file", ",", "<STR_LIT>", "L", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "loperands", "[", "<NUM_LIT>", "]", ")", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "slt %5", "<STR_LIT>", ",", "loperands", ")", ";", "(", "*", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "asm_out_file", ",", "<STR_LIT>", "L", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "loperands", "[", "<NUM_LIT>", "]", ")", ")", ";", "break", ";", "case", "LTU", ":", "(", "*", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "asm_out_file", ",", "<STR_LIT>", "L", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "loperands", "[", "<NUM_LIT>", "]", ")", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "scs %5", "<STR_LIT>", ",", "loperands", ")", ";", "break", ";", "case", "GE", ":", "loperands", "[", "<NUM_LIT>", "]", "=", "gen_label_rtx", "(", ")", ";", "output_asm_insn", "(", "MOTOROLA", "?", "<STR_LIT>", "scc %5\\n\\tjbra %l6", "<STR_LIT>", ":", "<STR_LIT>", "scc %5\\n\\tjra %l6", "<STR_LIT>", ",", "loperands", ")", ";", "(", "*", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "asm_out_file", ",", "<STR_LIT>", "L", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "loperands", "[", "<NUM_LIT>", "]", ")", ")", ";", "output_asm_insn", "(", "<STR_LIT>", "sge %5", "<STR_LIT>", ",", "loperands", ")", ";", "(", "*", "targetm", ".", "asm_out", ".", "internal_label", ")", "(", "asm_out_file", ",", "<STR_LIT>", "L", "<STR_LIT>", ",", "CODE_LABEL_NUMBER", "(", "loperands", "[", "<NUM_LIT>", "]", ")", ")", ";", "break", ";", "case", "GEU" ]
GCC
rs6000
MD
next_suggestion
CPU
615,127
[ "(", "V2DF", "<STR_LIT>", ")" ]
[ "(", "define_mode_attr", "VSr", "\t", "[", "(", "V16QI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "V4SF", "<STR_LIT>", ")", "(", "V2DI", "<STR_LIT>", ")" ]
LLVM
AArch64
CPP
stmt_completion
CPU
615,128
[ "::", "EXTRACT_SUBVECTOR", ":" ]
[ "case", "ISD", "::", "SELECT", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT_CC", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "JumpTable", ":", "return", "LowerJumpTable", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BR_JT", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ConstantPool", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BlockAddress", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VACOPY", ":", "return", "LowerVACOPY", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VAARG", ":", "return", "LowerVAARG", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ADDC", ":", "case", "ISD", "::", "ADDE", ":", "case", "ISD", "::", "SUBC", ":", "case", "ISD", "::", "SUBE", ":", "return", "LowerADDC_ADDE_SUBC_SUBE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SADDO", ":", "case", "ISD", "::", "UADDO", ":", "case", "ISD", "::", "SSUBO", ":", "case", "ISD", "::", "USUBO", ":", "case", "ISD", "::", "SMULO", ":", "case", "ISD", "::", "UMULO", ":", "return", "LowerXALUO", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FADD", ":", "return", "LowerF128Call", "(", "Op", ",", "DAG", ",", "RTLIB", "::", "ADD_F128", ")", ";", "case", "ISD", "::", "FSUB", ":", "return", "LowerF128Call", "(", "Op", ",", "DAG", ",", "RTLIB", "::", "SUB_F128", ")", ";", "case", "ISD", "::", "FMUL", ":", "return", "LowerF128Call", "(", "Op", ",", "DAG", ",", "RTLIB", "::", "MUL_F128", ")", ";", "case", "ISD", "::", "FDIV", ":", "return", "LowerF128Call", "(", "Op", ",", "DAG", ",", "RTLIB", "::", "DIV_F128", ")", ";", "case", "ISD", "::", "FP_ROUND", ":", "case", "ISD", "::", "STRICT_FP_ROUND", ":", "return", "LowerFP_ROUND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_EXTEND", ":", "return", "LowerFP_EXTEND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SPONENTRY", ":", "return", "LowerSPONENTRY", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ADDROFRETURNADDR", ":", "return", "LowerADDROFRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INSERT_VECTOR_ELT", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_VECTOR_ELT", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BUILD_VECTOR", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VECTOR_SHUFFLE", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SPLAT_VECTOR", ":", "return", "LowerSPLAT_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD" ]
GCC
v850
CPP
stmt_completion
MPU
615,129
[ "frame_pointer_needed", ":", "true", ")", ";" ]
[ "return", "(", "to", "==", "STACK_POINTER_REGNUM", "?", "!" ]
LLVM
Hexagon
TD
next_suggestion
DSP
615,130
[ "let", "cofRelax1", "=", "<NUM_LIT>", ";" ]
[ "def", "J2_jumprltezpt", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "b13_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_d9d43ecb", ",", "TypeCR", ">", ",", "Enc_0fa531", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
615,131
[ ";" ]
[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseRegOffset", ";", "let", "accessSize", "=", "DoubleWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
615,132
[ "if", "(", "Color", "==", "ColorKind", "::", "None", ")", "Color", "=", "ColorN", ";" ]
[ "ColorKind", "ColorN", "=", "getColor", "(", "N", ")", ";", "if", "(", "ColorN", "==", "ColorKind", "::", "None", ")", "continue", ";" ]
GCC
rs6000
CPP
next_suggestion
CPU
615,133
[ "}" ]
[ "_", "_", "a", "=", "vec_splats", "(", "_", "_", "A", "[", "<NUM_LIT>", "]", ")", ";", "_", "_", "b", "=", "vec_splats", "(", "_", "_", "B", "[", "<NUM_LIT>", "]", ")", ";", "_", "_", "c", "=", "(", "_", "_", "v2df", ")", "vec_cmpge", "(", "_", "_", "a", ",", "_", "_", "b", ")", ";", "return", "(", "_", "_", "m128d", ")", "_", "mm_setr_pd", "(", "_", "_", "c", "[", "<NUM_LIT>", "]", ",", "_", "_", "A", "[", "<NUM_LIT>", "]", ")", ";" ]
GCC
sparc
MD
next_suggestion
CPU
615,134
[ "return", "output_v8plus_shift", "(", "insn", ",", "operands", ",", "\\\"srlx\\\") mysplitooo } mysplitooo [(set_attr ", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{" ]
LLVM
Mips
CPP
stmt_completion
CPU
615,135
[ "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";" ]
[ "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SIGN_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "ZExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "case", "CCValAssign", "::", "AExt", ":", "Arg", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "dl", ",", "VA", ".", "getLocVT", "(", ")", ",", "Arg", ")", ";", "break", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "continue", ";", "}", "assert", "(", "VA", ".", "isMemLoc", "(", ")", ")", ";", "LastArgStackLoc", "=", "(", "FirstStackArgLoc", "+", "VA", ".", "getLocMemOffset", "(", ")", ")", ";", "int", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "VA", ".", "getValVT", "(", ")", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ",", "LastArgStackLoc", ")", ";", "SDValue", "PtrOff", "=", "DAG", ".", "getFrameIndex", "(", "FI", ",", "getPointerTy", "(", ")", ")", ";", "MemOpChains", ".", "push_back", "(", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "Arg", ",", "PtrOff", ",", "NULL", ",", "<NUM_LIT>", ")", ")", ";", "}", "if", "(", "!", "MemOpChains", ".", "empty", "(", ")", ")", "Chain", "=", "DAG", ".", "getNode", "(", "ISD", "::", "TokenFactor", ",", "dl", ",", "MVT", "::", "Other", ",", "&", "MemOpChains", "[", "<NUM_LIT>", "]", ",", "MemOpChains", ".", "size", "(", ")", ")", ";", "SDValue", "InFlag", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "dl", ",", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "<", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "Callee", "=", "DAG", ".", "getTargetGlobalAddress", "(", "G", "->", "getGlobal", "(", ")", ",", "getPointerTy", "(", ")", ")", ";", "else", "if", "(", "ExternalSymbolSDNode", "*", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "Callee", ")", ")", "Callee", "=", "DAG", ".", "getTargetExternalSymbol", "(", "S", "->", "getSymbol", "(", ")", ",", "getPointerTy", "(", ")", ")", ";", "SDVTList", "NodeTys", "=", "DAG", ".", "getVTList", "(", "MVT", "::", "Other", ",", "MVT", "::", "Flag", ")", ";", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "push_back", "(", "Callee", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "RegsToPass", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "Ops", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "RegsToPass", "[", "i", "]", ".", "first", ",", "RegsToPass", "[", "i", "]", ".", "second", ".", "getValueType", "(", ")", ")", ")", ";", "if", "(", "InFlag", ".", "getNode", "(", ")", ")", "Ops", ".", "push_back", "(", "InFlag", ")", ";", "Chain", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "NodeTys", ",", "&", "Ops", "[", "<NUM_LIT>", "]", ",", "Ops", ".", "size", "(", ")", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "DAG", ".", "getIntPtrConstant", "(", "NumBytes", ",", "true", ")", ",", "DAG", ".", "getIntPtrConstant", "(", "<NUM_LIT>", ",", "true", ")", ",", "InFlag", ")", ";", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";", "if", "(", "getTargetMachine", "(", ")", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "{", "int", "FI", ";", "MipsFunctionInfo", "*", "MipsFI", "=", "MF", ".", "getInfo", "<", "MipsFunctionInfo", ">", "(", ")", ";", "if", "(", "LastArgStackLoc", ">=", "MipsFI", "->", "getGPStackOffset", "(", ")", ")", "{", "LastArgStackLoc", "=", "(", "!", "LastArgStackLoc", ")", "?", "(", "<NUM_LIT>", ")", ":", "(", "LastArgStackLoc", "+", "<NUM_LIT>", ")", ";", "if", "(", "MipsFI", "->", "getGPStackOffset", "(", ")", "==", "-", "<NUM_LIT>", ")", "{", "FI", "=", "MFI", "->", "CreateFixedObject", "(" ]
LLVM
X86
CPP
stmt_completion
CPU
615,136
[ "true", ";" ]
[ "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "X86MachineFunctionInfo", "*", "X86FI", "=", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", ";", "unsigned", "CalleeSavedFrameSize", "=", "<NUM_LIT>", ";", "int", "SpillSlotOffset", "=", "getOffsetOfLocalArea", "(", ")", "+", "X86FI", "->", "getTCReturnAddrDelta", "(", ")", ";", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "SpillSlotOffset", "-=", "SlotSize", ";", "MFI", "->", "CreateFixedSpillStackObject", "(", "SlotSize", ",", "SpillSlotOffset", ")", ";", "unsigned", "FPReg", "=", "TRI", "->", "getFrameRegister", "(", "MF", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "CSI", ".", "size", "(", ")", ";", "++", "i", ")", "{", "if", "(", "TRI", "->", "regsOverlap", "(", "CSI", "[", "i", "]", ".", "getReg", "(", ")", ",", "FPReg", ")", ")", "{", "CSI", ".", "erase", "(", "CSI", ".", "begin", "(", ")", "+", "i", ")", ";", "break", ";", "}", "}", "}", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "!", "X86", "::", "GR64RegClass", ".", "contains", "(", "Reg", ")", "&&", "!", "X86", "::", "GR32RegClass", ".", "contains", "(", "Reg", ")", ")", "continue", ";", "SpillSlotOffset", "-=", "SlotSize", ";", "CalleeSavedFrameSize", "+=", "SlotSize", ";", "int", "SlotIndex", "=", "MFI", "->", "CreateFixedSpillStackObject", "(", "SlotSize", ",", "SpillSlotOffset", ")", ";", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "setFrameIdx", "(", "SlotIndex", ")", ";", "}", "X86FI", "->", "setCalleeSavedFrameSize", "(", "CalleeSavedFrameSize", ")", ";", "for", "(", "unsigned", "i", "=", "CSI", ".", "size", "(", ")", ";", "i", "!=", "<NUM_LIT>", ";", "--", "i", ")", "{", "unsigned", "Reg", "=", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ";", "if", "(", "X86", "::", "GR64RegClass", ".", "contains", "(", "Reg", ")", "||", "X86", "::", "GR32RegClass", ".", "contains", "(", "Reg", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", "getMinimalPhysRegClass", "(", "Reg", ")", ";", "SpillSlotOffset", "-=", "std", "::", "abs", "(", "SpillSlotOffset", ")", "%", "RC", "->", "getAlignment", "(", ")", ";", "SpillSlotOffset", "-=", "RC", "->", "getSize", "(", ")", ";", "int", "SlotIndex", "=", "MFI", "->", "CreateFixedSpillStackObject", "(", "RC", "->", "getSize", "(", ")", ",", "SpillSlotOffset", ")", ";", "CSI", "[", "i", "-", "<NUM_LIT>", "]", ".", "setFrameIdx", "(", "SlotIndex", ")", ";", "MFI", "->", "ensureMaxAlignment", "(", "RC", "->", "getAlignment", "(", ")", ")", ";", "}", "return" ]
LLVM
Hexagon
TD
next_suggestion
DSP
615,137
[ "let", "Defs", "=", "[", "PC", "]", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";" ]
GCC
aarch64
MD
next_suggestion
CPU
615,138
[ "(", "SHIFT", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", ")", "]" ]
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "DI", "(", "and", ":", "SI", "(", "not", ":", "SI" ]
GCC
rs6000
CPP
next_suggestion
CPU
615,139
[ "if", "(", "GET_CODE", "(", "use_body", ")", "!=", "SET", "||", "GET_CODE", "(", "SET_SRC", "(", "use_body", ")", ")", "!=", "UNSPEC", "||", "XINT", "(", "SET_SRC", "(", "use_body", ")", ",", "<NUM_LIT>", ")", "!=", "UNSPEC_VSX_XXSPLTW", "||", "XEXP", "(", "XEXP", "(", "SET_SRC", "(", "use_body", ")", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", "!=", "const0_rtx", ")", "return", "<NUM_LIT>", ";" ]
[ "if", "(", "!", "link", ")", "return", "<NUM_LIT>", ";", "for", "(", ";", "link", ";", "link", "=", "link", "->", "next", ")", "{", "rtx", "use_insn", "=", "DF_REF_INSN", "(", "link", "->", "ref", ")", ";", "rtx", "use_body", "=", "PATTERN", "(", "use_insn", ")", ";" ]
GCC
aarch64
MD
next_suggestion
CPU
615,140
[ "<STR_LIT>" ]
[ "[", "(", "match_operand", ":", "VDQF", "<NUM_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_FRINTZ", ")", ")", ")", "]" ]
LLVM
ARM64
TD
stmt_completion
CPU
615,141
[ ")", ":", "$", "Vt", ")", ",", "(", "ins", "am_simdnoindex", ":", "$", "vaddr", ")", ",", "[", "]", ">", ";" ]
[ "def", "v4s", ":", "BaseSIMDLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opcode", ",", "<NUM_LIT>", ",", "asm", ",", "(", "outs", "!", "cast", "<", "RegisterOperand", ">", "(", "veclist", "#", "<STR_LIT>" ]
LLVM
ARM64
CPP
stmt_completion
CPU
615,142
[ "::", "SETULE", ":" ]
[ "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "ISD", "::", "SETGE", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "ISD", "::", "SETLT", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "ISD", "::", "SETLE", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "ISD", "::", "SETUGT", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "ISD", "::", "SETUGE", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "ISD", "::", "SETULT", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "ISD" ]
GCC
bpf
CPP
program_repair
Virtual ISA
615,143
[ "<FIXS>", "TYPE_ATTRIBUTES", "(", "container", ")", ")", "||", "is_attr_preserve_access", "(", "op", ")", ";", "<FIXE>" ]
[ "const", "tree", "container", "=", "DECL_CONTEXT", "(", "TREE_OPERAND", "(", "t", ",", "<NUM_LIT>", ")", ")", ";", "return", "lookup_attribute", "(", "<STR_LIT>", "preserve_access_index", "<STR_LIT>", ",", "<BUGS>", "TYPE_ATTRIBUTES", "(", "container", ")", ")", ";", "<BUGE>", "}", "else", "if", "(", "TREE_CODE", "(", "t", ")", "==", "ADDR_EXPR", ")" ]
GCC
arm
CPP
stmt_completion
CPU
615,144
[ ";" ]
[ "static", "bool", "arm_cxx_use_aeabi_atexit", "(", "void", ")", "{", "return", "TARGET_AAPCS_BASED" ]
GCC
i386
MD
stmt_completion
CPU
615,145
[ "(", "const_int", "<NUM_LIT>", ")" ]
[ "(", "vec_select", ":", "V16SI", "(", "vec_concat", ":", "V32SI", "(", "match_operand", ":", "V16SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V16SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]
LLVM
X86
CPP
stmt_completion
CPU
615,146
[ "MI", ")", "{" ]
[ "static", "X86", "::", "SecondMacroFusionInstKind", "classifySecond", "(", "const", "MachineInstr", "&" ]
GCC
rs6000
MD
next_suggestion
CPU
615,147
[ "<STR_LIT>", ")" ]
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
AMDGPU
TD
next_suggestion
GPU
615,148
[ "int", "OP_SEL_1", "=", "<NUM_LIT>", ";" ]
[ "int", "NEG_HI", "=", "ABS", ";", "int", "OP_SEL_0", "=", "<NUM_LIT>", ";" ]
LLVM
X86
TD
program_repair
CPU
615,149
[ "<FIXS>", "[", "TuningSlow3OpsLEA", ",", "TuningSlowDivide64", ",", "TuningSlowIncDec", ",", "TuningMacroFusion", ",", "TuningInsertVZEROUPPER", "]", ">", ";", "<FIXE>", "<FIXS>", "[", "TuningSlowUAMem16", ",", "TuningInsertVZEROUPPER", "]", ">", ";", "<FIXE>", "<FIXS>", "[", "TuningSlowUAMem16", ",", "TuningInsertVZEROUPPER", "]", ">", ";", "<FIXE>", "<FIXS>", "[", "TuningSlowUAMem16", ",", "TuningInsertVZEROUPPER", "]", ">", ";", "<FIXE>", "<FIXS>", "[", "TuningSlowUAMem16", ",", "TuningInsertVZEROUPPER", "]", ">", ";", "<FIXE>", "<FIXS>", "[", "TuningSlowUAMem16", ",", "TuningInsertVZEROUPPER", "]", ">", ";", "<FIXE>", "<FIXS>", "[", "TuningSlowUAMem16", ",", "TuningInsertVZEROUPPER", "]", ">", ";", "<FIXE>", "<FIXS>", "[", "TuningSlowUAMem16", ",", "TuningInsertVZEROUPPER", "]", ">", ";", "<FIXE>", "<FIXS>", "[", "TuningSlowUAMem16", ",", "TuningInsertVZEROUPPER", "]", ">", ";", "<FIXE>", "<FIXS>", "[", "TuningSlowUAMem16", ",", "TuningInsertVZEROUPPER", "]", ">", ";", "<FIXE>" ]
[ "def", ":", "ProcModel", "<STR_LIT>", ",", "SandyBridgeModel", ",", "[", "FeatureX87", ",", "FeatureCMPXCHG8B", ",", "Feature64Bit", "]", ",", "<BUGS>", "[", "FeatureSlow3OpsLEA", ",", "FeatureSlowDivide64", ",", "FeatureSlowIncDec", ",", "FeatureMacroFusion", ",", "FeatureInsertVZEROUPPER", "]", ">", ";", "<BUGE>", "def", ":", "Proc", "<STR_LIT>", ",", "[", "FeatureX87", "]", ",", "<BUGS>", "[", "FeatureSlowUAMem16", ",", "FeatureInsertVZEROUPPER", "]", ">", ";", "<BUGE>", "def", ":", "Proc", "<STR_LIT>", ",", "[", "FeatureX87", "]", ",", "<BUGS>", "[", "FeatureSlowUAMem16", ",", "FeatureInsertVZEROUPPER", "]", ">", ";", "<BUGE>", "def", ":", "Proc", "<STR_LIT>", ",", "[", "FeatureX87", ",", "FeatureCMPXCHG8B", "]", ",", "<BUGS>", "[", "FeatureSlowUAMem16", ",", "FeatureInsertVZEROUPPER", "]", ">", ";", "<BUGE>", "def", ":", "Proc", "<STR_LIT>", ",", "[", "FeatureX87", ",", "FeatureCMPXCHG8B", "]", ",", "<BUGS>", "[", "FeatureSlowUAMem16", ",", "FeatureInsertVZEROUPPER", "]", ">", ";", "<BUGE>", "def", ":", "Proc", "<STR_LIT>", ",", "[", "FeatureX87", ",", "FeatureCMPXCHG8B", ",", "FeatureMMX", "]", ",", "<BUGS>", "[", "FeatureSlowUAMem16", ",", "FeatureInsertVZEROUPPER", "]", ">", ";", "<BUGE>", "def", ":", "Proc", "<STR_LIT>", ",", "[", "FeatureX87", ",", "FeatureCMPXCHG8B", ",", "FeatureCMOV", "]", ",", "<BUGS>", "[", "FeatureSlowUAMem16", ",", "FeatureInsertVZEROUPPER", "]", ">", ";", "<BUGE>", "def", ":", "Proc", "<STR_LIT>", ",", "[", "FeatureX87", ",", "FeatureCMPXCHG8B", ",", "FeatureCMOV", ",", "FeatureNOPL", "]", ",", "<BUGS>", "[", "FeatureSlowUAMem16", ",", "FeatureInsertVZEROUPPER", "]", ">", ";", "<BUGE>", "def", ":", "Proc", "<STR_LIT>", ",", "[", "FeatureX87", ",", "FeatureCMPXCHG8B", ",", "FeatureMMX", ",", "FeatureCMOV", ",", "FeatureFXSR", ",", "FeatureNOPL", "]", ",", "<BUGS>", "[", "FeatureSlowUAMem16", ",", "FeatureInsertVZEROUPPER", "]", ">", ";", "<BUGE>", "foreach", "P", "=", "[", "<STR_LIT>", ",", "<STR_LIT>", "]", "in", "{", "def", ":", "Proc", "P", ",", "[", "FeatureX87", ",", "FeatureCMPXCHG8B", ",", "FeatureMMX", ",", "FeatureSSE1", ",", "FeatureFXSR", ",", "FeatureNOPL", ",", "FeatureCMOV", "]", ",", "<BUGS>", "[", "FeatureSlowUAMem16", ",", "FeatureInsertVZEROUPPER", "]", ">", ";", "<BUGE>", "}" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
615,150
[ "}" ]
[ "SDValue", "Bit", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "PredTy", ",", "And", ",", "Zero", ",", "ISD", "::", "SETNE", ")", ";", "SDValue", "Rup", "=", "DAG", ".", "getZExtOrTrunc", "(", "Bit", ",", "dl", ",", "IntTy", ")", ";", "auto", "[", "Tmp0", ",", "Ovf", "]", "=", "emitHvxAddWithOverflow", "(", "Inp", ",", "LowBits", ",", "dl", ",", "Signed", ",", "DAG", ")", ";", "SDValue", "AmtM1", "=", "DAG", ".", "getConstant", "(", "Amt", "-", "<NUM_LIT>", ",", "dl", ",", "IntTy", ")", ";", "SDValue", "Tmp1", "=", "DAG", ".", "getNode", "(", "ShRight", ",", "dl", ",", "IntTy", ",", "Inp", ",", "AmtM1", ")", ";", "SDValue", "Tmp2", "=", "DAG", ".", "getNode", "(", "ShRight", ",", "dl", ",", "IntTy", ",", "Tmp0", ",", "AmtM1", ")", ";", "SDValue", "Tmp3", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "IntTy", ",", "Tmp2", ",", "Rup", ")", ";", "SDValue", "Eq", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "PredTy", ",", "Tmp1", ",", "Tmp2", ",", "ISD", "::", "SETEQ", ")", ";", "SDValue", "One", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "IntTy", ")", ";", "SDValue", "Tmp4", "=", "DAG", ".", "getNode", "(", "ShRight", ",", "dl", ",", "IntTy", ",", "{", "Tmp2", ",", "One", "}", ")", ";", "SDValue", "Tmp5", "=", "DAG", ".", "getNode", "(", "ShRight", ",", "dl", ",", "IntTy", ",", "{", "Tmp3", ",", "One", "}", ")", ";", "SDValue", "Mux", "=", "DAG", ".", "getNode", "(", "ISD", "::", "VSELECT", ",", "dl", ",", "IntTy", ",", "{", "Eq", ",", "Tmp5", ",", "Tmp4", "}", ")", ";", "return", "{", "Mux", ",", "Ovf", "}", ";" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
615,151
[ "}" ]
[ "O", ".", "flush", "(", ")", ";", "printInstruction", "(", "MI", ",", "Address", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ";" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
615,152
[ "}" ]
[ "static", "bool", "isCFAlu", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "true", ";", "default", ":", "return", "false", ";", "}" ]
GCC
i386
MD
stmt_completion
CPU
615,153
[ "<STR_LIT>", ")" ]
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_ALIGN", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
GCC
i386
CPP
next_suggestion
CPU
615,154
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_cvttps_epi32", "(", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m128", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_cvttps2dq128_mask", "(", "(", "_", "_", "v4sf", ")", "_", "_", "A", ",", "(", "_", "_", "v4si", ")", "_", "mm_setzero_si128", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]
GCC
sh
MD
stmt_completion
CPU
615,155
[ "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "PSI", "<NUM_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
615,156
[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]
[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
615,157
[ "Rdd32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Pu4", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rdd32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
GCC
rs6000
MD
stmt_completion
CPU
615,158
[ ":", "TI2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_split", "[", "(", "set", "(", "match_operand" ]
LLVM
X86
CPP
stmt_completion
CPU
615,159
[ "getValueType", "(", ")", ")", ";" ]
[ "EVT", "N00VT", "=", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getValueType", "(", ")", ";", "EVT", "MatchingVecType", "=", "N00VT", ".", "changeVectorElementTypeToInteger", "(", ")", ";", "if", "(", "Size", "!=", "MatchingVecType", ".", "getSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Res", "=", "DAG", ".", "getSetCC", "(", "dl", ",", "VT", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "N0", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "CC", ")", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "ZERO_EXTEND", ")", "Res", "=", "DAG", ".", "getZeroExtendInReg", "(", "Res", ",", "dl", ",", "N0", "." ]
GCC
mips
MD
stmt_completion
CPU
615,160
[ ")", ")" ]
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC
tilepro
MD
stmt_completion
VLIW
615,161
[ "<STR_LIT>", ")", "]", ")" ]
[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
GCC
sparc
CPP
stmt_completion
CPU
615,162
[ "artificial__", ")", ")", "_", "_", "vis_fpaddus8", "(", "_", "_", "v8qi", "_", "_", "A", ",", "_", "_", "v8qi", "_", "_", "B", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "v8qi", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_" ]
GCC
i386
CPP
next_suggestion
CPU
615,163
[ "case", "XMM0_REG", ":" ]
[ "case", "DX_REG", ":", "return", "(", "!", "TARGET_64BIT", "||", "ix86_cfun_abi", "(", ")", "!=", "MS_ABI", ")", ";", "case", "DI_REG", ":", "case", "SI_REG", ":", "return", "TARGET_64BIT", "&&", "ix86_cfun_abi", "(", ")", "!=", "MS_ABI", ";", "case", "BND0_REG", ":", "case", "BND1_REG", ":", "return", "chkp_function_instrumented_p", "(", "current_function_decl", ")", ";", "case", "ST0_REG", ":", "case", "ST1_REG", ":", "if", "(", "TARGET_64BIT", "&&", "ix86_cfun_abi", "(", ")", "==", "MS_ABI", ")", "return", "false", ";", "return", "TARGET_FLOAT_RETURNS_IN_80387", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
615,164
[ "let", "isPseudo", "=", "<NUM_LIT>", ";" ]
[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
GCC
arm
MD
next_suggestion
CPU
615,165
[ "<STR_LIT>" ]
[ "(", "zero_extend", ":", "V4SI", "(", "match_operand", ":", "V4HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
615,166
[ "AppendixBB", ")", ";" ]
[ "MachineBasicBlock", "*", "getAppendixBlock", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "!", "AppendixBB", ")", "{", "AppendixBB", "=", "MF", ".", "CreateMachineBasicBlock", "(", ")", ";", "AppendixBB", "->", "addSuccessor", "(", "AppendixBB", ")", ";", "MF", ".", "push_back", "(" ]
LLVM
PTX
CPP
next_suggestion
GPU
615,167
[ "}" ]
[ "opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "i64", ")", "{", "opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "f32", ")", "{", "opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "if", "(", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", "==", "MVT", "::", "f64", ")", "{", "opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "{", "llvm_unreachable", "(", "<STR_LIT>", "Unknown parameter type for ld.param", "<STR_LIT>", ")", ";", "}", "return", "PTXInstrInfo", "::", "GetPTXMachineNode", "(", "CurDAG", ",", "opcode", ",", "dl", ",", "Node", "->", "getValueType", "(", "<NUM_LIT>", ")", ",", "index", ")", ";" ]
GCC
mn10300
MD
program_repair
MPU
615,168
[ "<FIXS>", ")", "<FIXE>", "<FIXS>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "CC_REG", ")", ")", "]", "<FIXE>" ]
[ "elsereturn", "\\\"mul %2,%0\\\"}", "<STR_LIT>", "cc", "<STR_LIT>", "set_zn", "<STR_LIT>", "<STR_LIT>", "register_operand", "<STR_LIT>", "=", "dx", "<STR_LIT>", "register_operand", "<STR_LIT>", "%", "<NUM_LIT>", "<STR_LIT>", "register_operand", "<STR_LIT>", "dx", "<STR_LIT>", "<STR_LIT>", "*", "{" ]
LLVM
SystemZ
TD
stmt_completion
CPU
615,169
[ "}", "=", "CCIfNoSignedWrap", ";" ]
[ "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "SimpleBDXStore", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "Has20BitOffset", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "HasIndex", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "Is128Bit", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "AccessBytes", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "CCValues", ";", "let", "TSFlags", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "CompareZeroCCMask", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "CCMaskFirst", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "CCMaskLast", ";", "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "IsLogical", ";", "let", "TSFlags", "{", "<NUM_LIT>" ]
GCC
spu
MD
next_suggestion
MPU
615,170
[ "{" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "unspec", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<NUM_LIT>", ")", "]", "<STR_LIT>" ]
LLVM
ARM
CPP
code_generation
CPU
615,171
[ "SDValue", "ARMTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Don't know how to custom lower this!", "<STR_LIT>", ")", ";", "case", "ISD", "::", "WRITE_REGISTER", ":", "return", "LowerWRITE_REGISTER", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ConstantPool", ":", "return", "LowerConstantPool", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BlockAddress", ":", "return", "LowerBlockAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GlobalAddress", ":", "switch", "(", "Subtarget", "->", "getTargetTriple", "(", ")", ".", "getObjectFormat", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "unknown object format", "<STR_LIT>", ")", ";", "case", "Triple", "::", "COFF", ":", "return", "LowerGlobalAddressWindows", "(", "Op", ",", "DAG", ")", ";", "case", "Triple", "::", "ELF", ":", "return", "LowerGlobalAddressELF", "(", "Op", ",", "DAG", ")", ";", "case", "Triple", "::", "MachO", ":", "return", "LowerGlobalAddressDarwin", "(", "Op", ",", "DAG", ")", ";", "}", "case", "ISD", "::", "GlobalTLSAddress", ":", "return", "LowerGlobalTLSAddress", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT", ":", "return", "LowerSELECT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SELECT_CC", ":", "return", "LowerSELECT_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BR_CC", ":", "return", "LowerBR_CC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BR_JT", ":", "return", "LowerBR_JT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "VASTART", ":", "return", "LowerVASTART", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ATOMIC_FENCE", ":", "return", "LowerATOMIC_FENCE", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "PREFETCH", ":", "return", "LowerPREFETCH", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SINT_TO_FP", ":", "case", "ISD", "::", "UINT_TO_FP", ":", "return", "LowerINT_TO_FP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_TO_SINT", ":", "case", "ISD", "::", "FP_TO_UINT", ":", "return", "LowerFP_TO_INT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FCOPYSIGN", ":", "return", "LowerFCOPYSIGN", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "RETURNADDR", ":", "return", "LowerRETURNADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FRAMEADDR", ":", "return", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "GLOBAL_OFFSET_TABLE", ":", "return", "LowerGLOBAL_OFFSET_TABLE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_SJLJ_SETJMP", ":", "return", "LowerEH_SJLJ_SETJMP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EH_SJLJ_LONGJMP", ":", "return", "LowerEH_SJLJ_LONGJMP", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "return", "LowerINTRINSIC_WO_CHAIN", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "BITCAST", ":", "return", "ExpandBITCAST", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ")", ";", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "SRL", ":", "case", "ISD", "::", "SRA", ":", "return", "LowerShift", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SHL_PARTS", ":", "return", "LowerShiftLeftParts", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SRL_PARTS", ":", "case", "ISD", "::", "SRA_PARTS", ":", "return", "LowerShiftRightParts", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CTTZ", ":", "return", "LowerCTTZ", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "CTPOP", ":", "return", "LowerCTPOP", "(", "Op", ".", "getNode", "(", ")", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "SETCC", ":", "return", "LowerVSETCC", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ConstantFP", ":", "return", "LowerConstantFP", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "BUILD_VECTOR", ":", "return", "LowerBUILD_VECTOR", "(", "Op", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "VECTOR_SHUFFLE", ":", "return", "LowerVECTOR_SHUFFLE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "INSERT_VECTOR_ELT", ":", "return", "LowerINSERT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_VECTOR_ELT", ":", "return", "LowerEXTRACT_VECTOR_ELT", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "CONCAT_VECTORS", ":", "return", "LowerCONCAT_VECTORS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FLT_ROUNDS_", ":", "return", "LowerFLT_ROUNDS_", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "MUL", ":", "return", "LowerMUL", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SDIV", ":", "return", "LowerSDIV", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "UDIV", ":", "return", "LowerUDIV", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ADDC", ":", "case", "ISD", "::", "ADDE", ":", "case", "ISD", "::", "SUBC", ":", "case", "ISD", "::", "SUBE", ":", "return", "LowerADDC_ADDE_SUBC_SUBE", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SADDO", ":", "case", "ISD", "::", "UADDO", ":", "case", "ISD", "::", "SSUBO", ":", "case", "ISD", "::", "USUBO", ":", "return", "LowerXALUO", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "ATOMIC_LOAD", ":", "case", "ISD", "::", "ATOMIC_STORE", ":", "return", "LowerAtomicLoadStore", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FSINCOS", ":", "return", "LowerFSINCOS", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "SDIVREM", ":", "case", "ISD", "::", "UDIVREM", ":", "return", "LowerDivRem", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "DYNAMIC_STACKALLOC", ":", "if", "(", "Subtarget", "->", "getTargetTriple", "(", ")", ".", "isWindowsItaniumEnvironment", "(", ")", ")", "return", "LowerDYNAMIC_STACKALLOC", "(", "Op", ",", "DAG", ")", ";", "llvm_unreachable", "(", "<STR_LIT>", "Don't know how to custom lower this!", "<STR_LIT>", ")", ";", "case", "ISD", "::", "FP_ROUND", ":", "return", "LowerFP_ROUND", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "FP_EXTEND", ":", "return", "LowerFP_EXTEND", "(", "Op", ",", "DAG", ")", ";", "}", "}" ]
[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]
GCC
i386
MD
stmt_completion
CPU
615,172
[ ")", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "DI", "(", "match_operand", ":", "SWI12", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
i386
CPP
stmt_completion
CPU
615,173
[ "_", "mm256_setzero_si256", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]
[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_cvttps2udq256_mask", "(", "(", "_", "_", "v8sf", ")", "_", "_", "A", ",", "(", "_", "_", "v8si", ")" ]
LLVM
AArch64
CPP
program_repair
CPU
615,174
[ "<FIXS>", "bool", "AArch64InstrInfo", "::", "hasShiftedReg", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "<FIXE>" ]
[ "}", "<BUGS>", "bool", "AArch64InstrInfo", "::", "hasShiftedReg", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "<BUGE>", "default", ":", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
GCC
msp430
MD
next_suggestion
MPU
615,175
[ ")" ]
[ "(", "match_operand", "\t", "\t", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM
X86
CPP
stmt_completion
CPU
615,176
[ ";" ]
[ "HasBMI2", "=", "false", ";", "HasRTM", "=", "false", ";", "HasHLE", "=", "false", ";", "HasERI", "=", "false", ";", "HasCDI", "=", "false", ";", "HasPFI", "=", "false", ";", "HasDQI", "=", "false", ";", "HasBWI", "=", "false", ";", "HasVLX", "=", "false", ";", "HasADX", "=", "false", ";", "HasSHA", "=", "false", ";", "HasPRFCHW", "=", "false", ";", "HasRDSEED", "=", "false", ";", "IsBTMemSlow", "=", "false", ";", "IsSHLDSlow", "=", "false", ";", "IsUAMemFast", "=", "false", ";", "HasVectorUAMem", "=", "false", ";", "HasCmpxchg16b", "=", "false", ";", "UseLeaForSP", "=", "false", ";", "HasSlowDivide", "=", "false", ";", "PadShortFunctions", "=", "false", ";", "CallRegIndirect", "=", "false", ";", "LEAUsesAG", "=", "false", ";", "SlowLEA", "=", "false", ";", "SlowIncDec", "=", "false" ]
LLVM
AArch64
CPP
stmt_completion
CPU
615,177
[ "Expecting an FP register for reg2", "<STR_LIT>", ")", ";" ]
[ "bool", "haveSameParity", "(", "unsigned", "reg1", ",", "unsigned", "reg2", ")", "{", "assert", "(", "isFPReg", "(", "reg1", ")", "&&", "<STR_LIT>", "Expecting an FP register for reg1", "<STR_LIT>", ")", ";", "assert", "(", "isFPReg", "(", "reg2", ")", "&&", "<STR_LIT>" ]
GCC
i386
MD
next_suggestion
CPU
615,178
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VEC_GATHER_MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VEC_GATHER_MODE", "[", "(", "match_operand", ":", "<", "VEC_GATHER_SRCDI", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operator", ":", "<", "ssescalarmode", ">", "<NUM_LIT>", "<STR_LIT>", "[", "(", "unspec", ":", "P", "[", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "<", "VEC_GATHER_IDXDI", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VSIBADDR", ")", "]", ")", "(", "mem", ":", "BLK", "(", "scratch", ")", ")", "(", "match_operand", ":", "<", "VEC_GATHER_SRCDI", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_GATHER", ")", ")", "(", "clobber", "(", "match_scratch", ":", "VEC_GATHER_MODE", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
s390
MD
next_suggestion
MPU
615,179
[ "(", "match_test", "<STR_LIT>", ")", ")", ")" ]
[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
GCC
i386
CPP
stmt_completion
CPU
615,180
[ "(", "_", "_", "mmask32", ")", "-", "<NUM_LIT>", ",", "_", "MM_FROUND_CUR_DIRECTION", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_cvttph_epu16", "(", "_", "_", "m512h", "_", "_", "A", ")", "{", "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_vcvttph2uw512_mask_round", "(", "_", "_", "A", ",", "(", "_", "_", "v32hi", ")", "_", "mm512_setzero_si512", "(", ")", "," ]
GCC
arm
CPP
code_generation
CPU
615,181
[ "const", "char", "*", "arm_output_iwmmxt_shift_immediate", "(", "const", "char", "*", "insn_name", ",", "rtx", "*", "operands", ",", "bool", "wror_or_wsra", ")", "{", "int", "shift", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "char", "templ", "[", "<NUM_LIT>", "]", ";", "machine_mode", "opmode", "=", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "gcc_assert", "(", "shift", ">=", "<NUM_LIT>", ")", ";", "if", "(", "(", "(", "opmode", "==", "V4HImode", ")", "&&", "(", "shift", ">", "<NUM_LIT>", ")", ")", "||", "(", "(", "opmode", "==", "V2SImode", ")", "&&", "(", "shift", ">", "<NUM_LIT>", ")", ")", "||", "(", "(", "opmode", "==", "DImode", ")", "&&", "(", "shift", ">", "<NUM_LIT>", ")", ")", ")", "{", "if", "(", "wror_or_wsra", ")", "{", "sprintf", "(", "templ", ",", "<STR_LIT>", "%s\\t%%0, %%1, #%d", "<STR_LIT>", ",", "insn_name", ",", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "templ", ",", "operands", ")", ";", "if", "(", "opmode", "==", "DImode", ")", "{", "sprintf", "(", "templ", ",", "<STR_LIT>", "%s\\t%%0, %%0, #%d", "<STR_LIT>", ",", "insn_name", ",", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "templ", ",", "operands", ")", ";", "}", "}", "else", "{", "sprintf", "(", "templ", ",", "<STR_LIT>", "wzero\\t%%0", "<STR_LIT>", ")", ";", "output_asm_insn", "(", "templ", ",", "operands", ")", ";", "}", "return", "<STR_LIT>", "<STR_LIT>", ";", "}", "if", "(", "(", "opmode", "==", "DImode", ")", "&&", "(", "shift", ">", "<NUM_LIT>", ")", ")", "{", "sprintf", "(", "templ", ",", "<STR_LIT>", "%s\\t%%0, %%1, #%d", "<STR_LIT>", ",", "insn_name", ",", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "templ", ",", "operands", ")", ";", "sprintf", "(", "templ", ",", "<STR_LIT>", "%s\\t%%0, %%0, #%d", "<STR_LIT>", ",", "insn_name", ",", "shift", "-", "<NUM_LIT>", ")", ";", "output_asm_insn", "(", "templ", ",", "operands", ")", ";", "}", "else", "{", "sprintf", "(", "templ", ",", "<STR_LIT>", "%s\\t%%0, %%1, #%d", "<STR_LIT>", ",", "insn_name", ",", "shift", ")", ";", "output_asm_insn", "(", "templ", ",", "operands", ")", ";", "}", "return", "<STR_LIT>", "<STR_LIT>", ";", "}" ]
[ "Output", "assembly", "for", "a", "WMMX", "immediate", "shift", "instruction", "." ]
LLVM
Sparc
CPP
stmt_completion
CPU
615,182
[ "Decoder", ",", "false", ",", "DecodeFPRegsRegisterClass", ")", ";" ]
[ "static", "DecodeStatus", "DecodeStoreFP", "(", "MCInst", "&", "Inst", ",", "unsigned", "insn", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "return", "DecodeMem", "(", "Inst", ",", "insn", ",", "Address", "," ]
LLVM
Hexagon
TD
stmt_completion
DSP
615,183
[ ";" ]
[ "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>" ]
LLVM
R600
TD
stmt_completion
GPU
615,184
[ "<", "<STR_LIT>", "<STR_LIT>", ">", ";" ]
[ "def", "isCI", ":", "Predicate" ]
LLVM
AArch64
TD
stmt_completion
CPU
615,185
[ ",", "asm", ",", "ops", ",", "<STR_LIT>", ",", "[", "]", ">", ",", "Sched", "<", "[", "WriteI", ",", "ReadI", ",", "ReadI", "]", ">", "{" ]
[ "class", "BaseFlagManipulation", "<", "bit", "sf", ",", "bit", "sz", ",", "dag", "iops", ",", "string", "asm", ",", "string", "ops", ">", ":", "I", "<", "(", "outs", ")", ",", "iops" ]
GCC
aarch64
CPP
stmt_completion
CPU
615,186
[ "(", "a", ")", ",", "<STR_LIT>", "w", "<STR_LIT>", "(", "b", ")", ":", ")", ";" ]
[ "_", "_", "asm__", "(", "<STR_LIT>", "fmulx %0.4s,%1.4s,%2.4s", "<STR_LIT>", ":", "<STR_LIT>", "=w", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "w", "<STR_LIT>" ]
LLVM
Hexagon
TD
stmt_completion
DSP
615,187
[ "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_vavguh", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_6132ba3d", ",", "TypeALU64", ">", ",", "Enc_a56825", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>" ]
LLVM
ARM64
TD
next_suggestion
CPU
615,188
[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";" ]
[ "class", "BaseTwoOperand", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "regtype", ",", "string", "asm", ",", "SDPatternOperator", "OpNode", ">", ":", "I", "<", "(", "outs", "regtype", ":", "$", "Rd", ")", ",", "(", "ins", "regtype", ":", "$", "Rn", ",", "regtype", ":", "$", "Rm", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "regtype", ":", "$", "Rd", ",", "(", "OpNode", "regtype", ":", "$", "Rn", ",", "regtype", ":", "$", "Rm", ")", ")", "]", ">", "{", "bits", "<", "<NUM_LIT>", ">", "Rd", ";" ]
GCC
frv
MD
next_suggestion
VLIW
615,189
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
AArch64
TD
next_suggestion
CPU
615,190
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "{", "lane", "{", "<NUM_LIT>", "}", ",", "lane", "{", "<NUM_LIT>", "}", ",", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "lane", "{", "<NUM_LIT>", "}", ";" ]
LLVM
TVM
CPP
stmt_completion
Virtual ISA
615,191
[ "Replace loads/stores with library calls", "<STR_LIT>", ";" ]
[ "return", "<STR_LIT>" ]
LLVM
AArch64
TD
stmt_completion
CPU
615,192
[ "V128", ":", "$", "Rm", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "v8f16", "(", "OpNode", "V128", ":", "$", "Rn", ",", "V128", ":", "$", "Rm", ")", ")", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "V128", ":", "$", "Rn", "," ]
GCC
arm
MD
next_suggestion
CPU
615,193
[ "<STR_LIT>" ]
[ "(", "sign_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", ")", "]", "<STR_LIT>" ]
GCC
arm
CPP
stmt_completion
CPU
615,194
[ "_", "a", ")", ";" ]
[ "return", "_", "_", "builtin_neon_vbfcvtv4sf_highv8bf", "(", "inactive", ",", "_" ]
LLVM
AArch64
TD
stmt_completion
CPU
615,195
[ ";" ]
[ "def", "simm4s16", ":", "Operand", "<", "i64", ">", ",", "ImmLeaf", "<", "i64", ",", "[", "{", "return", "Imm", ">", "=", "-", "<NUM_LIT>", "&", "&", "Imm", "<", "=", "<NUM_LIT>", "&", "&", "(", "Imm", "%", "<NUM_LIT>", ")", "=", "=", "<NUM_LIT>", ";", "}", "]", ",", "SImmS16XForm", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>" ]
LLVM
MSP430
CPP
stmt_completion
MPU
615,196
[ "ES", ",", "MVT", "::", "i16", ",", "<NUM_LIT>", ")", ";" ]
[ "bool", "MSP430DAGToDAGISel", "::", "SelectAddr", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Disp", ")", "{", "MSP430ISelAddressMode", "AM", ";", "if", "(", "MatchAddress", "(", "N", ",", "AM", ")", ")", "return", "false", ";", "if", "(", "AM", ".", "BaseType", "==", "MSP430ISelAddressMode", "::", "RegBase", ")", "if", "(", "!", "AM", ".", "Base", ".", "Reg", ".", "getNode", "(", ")", ")", "AM", ".", "Base", ".", "Reg", "=", "CurDAG", "->", "getRegister", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "MVT", "::", "i16", ")", ";", "Base", "=", "(", "AM", ".", "BaseType", "==", "MSP430ISelAddressMode", "::", "FrameIndexBase", ")", "?", "CurDAG", "->", "getTargetFrameIndex", "(", "AM", ".", "Base", ".", "FrameIndex", ",", "N", ".", "getValueType", "(", ")", ")", ":", "AM", ".", "Base", ".", "Reg", ";", "if", "(", "AM", ".", "GV", ")", "Disp", "=", "CurDAG", "->", "getTargetGlobalAddress", "(", "AM", ".", "GV", ",", "SDLoc", "(", "N", ")", ",", "MVT", "::", "i16", ",", "AM", ".", "Disp", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "AM", ".", "CP", ")", "Disp", "=", "CurDAG", "->", "getTargetConstantPool", "(", "AM", ".", "CP", ",", "MVT", "::", "i16", ",", "AM", ".", "Alignment", ",", "AM", ".", "Disp", ",", "<NUM_LIT>", ")", ";", "else", "if", "(", "AM", ".", "ES", ")", "Disp", "=", "CurDAG", "->", "getTargetExternalSymbol", "(", "AM", "." ]
GCC
arm
MD
stmt_completion
CPU
615,197
[ ")" ]
[ "(", "define_automaton", "<STR_LIT>" ]
GCC
mips
CPP
code_generation
CPU
615,198
[ "void", "mips_expand_conditional_trap", "(", "rtx", "comparison", ")", "{", "rtx", "op0", ",", "op1", ";", "machine_mode", "mode", ";", "enum", "rtx_code", "code", ";", "code", "=", "GET_CODE", "(", "comparison", ")", ";", "switch", "(", "code", ")", "{", "case", "GT", ":", "case", "LE", ":", "case", "GTU", ":", "case", "LEU", ":", "code", "=", "swap_condition", "(", "code", ")", ";", "op0", "=", "XEXP", "(", "comparison", ",", "<NUM_LIT>", ")", ";", "op1", "=", "XEXP", "(", "comparison", ",", "<NUM_LIT>", ")", ";", "break", ";", "default", ":", "op0", "=", "XEXP", "(", "comparison", ",", "<NUM_LIT>", ")", ";", "op1", "=", "XEXP", "(", "comparison", ",", "<NUM_LIT>", ")", ";", "break", ";", "}", "mode", "=", "GET_MODE", "(", "XEXP", "(", "comparison", ",", "<NUM_LIT>", ")", ")", ";", "op0", "=", "force_reg", "(", "mode", ",", "op0", ")", ";", "if", "(", "!", "(", "ISA_HAS_COND_TRAPI", "?", "arith_operand", "(", "op1", ",", "mode", ")", ":", "reg_or_0_operand", "(", "op1", ",", "mode", ")", ")", ")", "op1", "=", "force_reg", "(", "mode", ",", "op1", ")", ";", "emit_insn", "(", "gen_rtx_TRAP_IF", "(", "VOIDmode", ",", "gen_rtx_fmt_ee", "(", "code", ",", "mode", ",", "op0", ",", "op1", ")", ",", "const0_rtx", ")", ")", ";", "}" ]
[ "Perform", "the", "comparison", "in", "COMPARISON", ",", "then", "trap", "if", "the", "condition", "holds", "." ]
GCC
i386
CPP
stmt_completion
CPU
615,199
[ "mm512_setzero_ph", "(", "void", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m512h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_" ]