docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	AMDGPU	CPP	stmt_completion	GPU	613,700	[ "SubReg", ",", "const", "SIRegisterInfo", "&", "TRI", ")", "{" ]	[ "static", "bool", "instReadsReg", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "Reg", ",", "unsigned" ]
LLVM	MBlaze	CPP	stmt_completion	MPU	613,701	[ ")", ")", ";" ]	[ "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", ")", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Mac not supported on MBlaze", "<STR_LIT>", ")", ";", "if", "(", "TheTriple", ".", "isOSWindows", "(", ")", ")", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Windows not supported on MBlaze", "<STR_LIT>", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TheTriple", ".", "getOS", "(" ]
LLVM	Hexagon	TD	next_suggestion	DSP	613,702	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_vsubhs", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_ea23e4", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	TPC	TD	stmt_completion	Virtual ISA	613,703	[ ";" ]	[ "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "OperandType", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "OperandType", "{", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "}", ";", "let", "Switches", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "}", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "HasImm", "=", "hasImm", ";", "let", "immOpNum", "=", "<NUM_LIT>" ]
GCC	i386	CPP	next_suggestion	CPU	613,704	[ "if", "(", "field_chain", "!=", "NULL_TREE", ")", "DECL_CHAIN", "(", "field", ")", "=", "field_chain", ";" ]	[ "tree", "field", "=", "NULL_TREE", ",", "field_chain", "=", "NULL_TREE", ";", "int", "i", ";", "tree", "type", "=", "make_node", "(", "RECORD_TYPE", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "field", "=", "build_decl", "(", "UNKNOWN_LOCATION", ",", "FIELD_DECL", ",", "get_identifier", "(", "field_name", "[", "i", "]", ")", ",", "unsigned_type_node", ")", ";", "if", "(", "field_chain", "!=", "NULL_TREE", ")", "DECL_CHAIN", "(", "field", ")", "=", "field_chain", ";", "field_chain", "=", "field", ";", "}", "field", "=", "build_decl", "(", "UNKNOWN_LOCATION", ",", "FIELD_DECL", ",", "get_identifier", "(", "field_name", "[", "<NUM_LIT>", "]", ")", ",", "build_array_type", "(", "unsigned_type_node", ",", "build_index_type", "(", "size_one_node", ")", ")", ")", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	613,705	[ "Cycles", "+=", "CyclesToEnd", ";" ]	[ "if", "(", "it", "!=", "VisitedBBs", ".", "end", "(", ")", ")", "{", "VisitedBBInfo", "BBInfo", "=", "it", "->", "second", ";", "Cycles", "+=", "BBInfo", ".", "Cycles", ";", "return", "BBInfo", ".", "HasReturn", ";", "}", "unsigned", "int", "CyclesToEnd", "=", "<NUM_LIT>", ";", "for", "(", "MachineInstr", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "isReturn", "(", ")", "&&", "!", "MI", ".", "isCall", "(", ")", ")", "{", "VisitedBBs", "[", "MBB", "]", "=", "VisitedBBInfo", "(", "true", ",", "CyclesToEnd", ")", ";", "Cycles", "+=", "CyclesToEnd", ";", "return", "true", ";", "}", "CyclesToEnd", "+=", "TII", "->", "getInstrLatency", "(", "STI", "->", "getInstrItineraryData", "(", ")", ",", "MI", ")", ";", "}", "VisitedBBs", "[", "MBB", "]", "=", "VisitedBBInfo", "(", "false", ",", "CyclesToEnd", ")", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	613,706	[ ";", "}", "def", "VLD4DUPq8EvenPseudo", ":", "VLDQQQQPseudo", "<", "IIC_VLD4dup", ">", ",", "Sched", "<", "[", "WriteVLD2", "]", ">", ";" ]	[ "def", "VLD4DUPq32", ":", "VLD4DUP", "<", "{", "<NUM_LIT>", ",", "?", ",", "<NUM_LIT>", ",", "?", "}", ",", "<STR_LIT>", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "}" ]
GCC	s390	CPP	code_generation	MPU	613,707	[ "void", "s390_asm_output_function_label", "(", "FILE", "", "asm_out_file", ",", "const", "char", "", "fname", ",", "tree", "decl", ")", "{", "int", "hw_before", ",", "hw_after", ";", "s390_function_num_hotpatch_hw", "(", "decl", ",", "&", "hw_before", ",", "&", "hw_after", ")", ";", "if", "(", "hw_before", ">", "<NUM_LIT>", ")", "{", "unsigned", "int", "function_alignment", ";", "int", "i", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\tnopr\\t%%r0", "<STR_LIT>", "<STR_LIT>", "\\t# pre-label NOPs for hotpatch (%d halfwords)\\n", "<STR_LIT>", ",", "hw_before", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "hw_before", ";", "i", "++", ")", "fputs", "(", "<STR_LIT>", "\\tnopr\\t%r0\\n", "<STR_LIT>", ",", "asm_out_file", ")", ";", "function_alignment", "=", "MAX", "(", "<NUM_LIT>", ",", "DECL_ALIGN", "(", "decl", ")", "/", "BITS_PER_UNIT", ")", ";", "if", "(", "!", "DECL_USER_ALIGN", "(", "decl", ")", ")", "function_alignment", "=", "MAX", "(", "function_alignment", ",", "(", "unsigned", "int", ")", "align_functions", ")", ";", "fputs", "(", "<STR_LIT>", "\\t# alignment for hotpatch\\n", "<STR_LIT>", ",", "asm_out_file", ")", ";", "ASM_OUTPUT_ALIGN", "(", "asm_out_file", ",", "floor_log2", "(", "function_alignment", ")", ")", ";", "}", "if", "(", "S390_USE_TARGET_ATTRIBUTE", "&&", "TARGET_DEBUG_ARG", ")", "{", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t# fn:%s ar%d\\n", "<STR_LIT>", ",", "fname", ",", "s390_arch", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t# fn:%s tu%d\\n", "<STR_LIT>", ",", "fname", ",", "s390_tune", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t# fn:%s sg%d\\n", "<STR_LIT>", ",", "fname", ",", "s390_stack_guard", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t# fn:%s ss%d\\n", "<STR_LIT>", ",", "fname", ",", "s390_stack_size", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t# fn:%s bc%d\\n", "<STR_LIT>", ",", "fname", ",", "s390_branch_cost", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t# fn:%s wf%d\\n", "<STR_LIT>", ",", "fname", ",", "s390_warn_framesize", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t# fn:%s ba%d\\n", "<STR_LIT>", ",", "fname", ",", "TARGET_BACKCHAIN", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t# fn:%s hd%d\\n", "<STR_LIT>", ",", "fname", ",", "TARGET_HARD_DFP", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t# fn:%s hf%d\\n", "<STR_LIT>", ",", "fname", ",", "!", "TARGET_SOFT_FLOAT", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t# fn:%s ht%d\\n", "<STR_LIT>", ",", "fname", ",", "TARGET_OPT_HTM", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t# fn:%s vx%d\\n", "<STR_LIT>", ",", "fname", ",", "TARGET_OPT_VX", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t# fn:%s ps%d\\n", "<STR_LIT>", ",", "fname", ",", "TARGET_PACKED_STACK", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t# fn:%s se%d\\n", "<STR_LIT>", ",", "fname", ",", "TARGET_SMALL_EXEC", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t# fn:%s mv%d\\n", "<STR_LIT>", ",", "fname", ",", "TARGET_MVCLE", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t# fn:%s zv%d\\n", "<STR_LIT>", ",", "fname", ",", "TARGET_ZVECTOR", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t# fn:%s wd%d\\n", "<STR_LIT>", ",", "fname", ",", "s390_warn_dynamicstack_p", ")", ";", "}", "ASM_OUTPUT_LABEL", "(", "asm_out_file", ",", "fname", ")", ";", "if", "(", "hw_after", ">", "<NUM_LIT>", ")", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t# post-label NOPs for hotpatch (%d halfwords)\\n", "<STR_LIT>", ",", "hw_after", ")", ";", "}" ]	[ "Write", "the", "extra", "assembler", "code", "needed", "to", "declare", "a", "function", "properly", "." ]
LLVM	LoongArch	CPP	stmt_completion	CPU	613,708	[ ")", ")", ";" ]	[ "addPass", "(", "createLoongArchPreRAExpandPseudoPass", "(" ]
LLVM	LM32	CPP	stmt_completion	MPU	613,709	[ "i32", ";" ]	[ "EVT", "LM32TargetLowering", "::", "getSetCCResultType", "(", "LLVMContext", "&", "Context", ",", "EVT", "VT", ")", "const", "{", "return", "MVT", "::" ]
LLVM	MINA32	CPP	next_suggestion	CPU	613,710	[ "}" ]	[ "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "getTheMINA32Target", "(", ")", ",", "createMINA32MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "getTheMINA32Target", "(", ")", ",", "createMINA32MCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "getTheMINA32Target", "(", ")", ",", "createMINA32MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "getTheMINA32Target", "(", ")", ",", "createMCStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getTheMINA32Target", "(", ")", ",", "createMINA32AsmBackend", ")", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	613,711	[ "ES", "!=", "<NUM_LIT>", "\|\|", "JT", "!=", "-", "<NUM_LIT>", ";" ]	[ "return", "GV", "!=", "<NUM_LIT>", "\|\|", "CP", "!=", "<NUM_LIT>", "\|\|" ]
GCC	i386	CPP	program_repair	CPU	613,712	[ "<FIXS>", "<FIXE>", "<FIXS>", "pushl", "%", "ecx", "leal", "<NUM_LIT>", "(", "%", "esp", ")", ",", "%", "ecx", "cmpl", "$", "<NUM_LIT>", ",", "%", "eax", "jb", "Ldone", "<FIXE>", "<FIXS>", "Lprobe", ":", "subl", "$", "<NUM_LIT>", ",", "%", "ecx", "or", "l", "$", "<NUM_LIT>", ",", "(", "%", "ecx", ")", "subl", "$", "<NUM_LIT>", ",", "%", "eax", "cmpl", "$", "<NUM_LIT>", ",", "%", "eaxja", "Lprobe", "<FIXE>", "<FIXS>", "Ldone", ":", "subl", "%", "eax", ",", "%", "ecxorl", "$", "<NUM_LIT>", ",", "(", "%", "ecx", ")", "<FIXE>", "<FIXS>", "movl", "%", "esp", ",", "%", "eax", "movl", "%", "ecx", ",", "%", "esp", "movl", "(", "%", "eax", ")", ",", "%", "ecx", "movl", "<NUM_LIT>", "(", "%", "eax", ")", ",", "%", "eax", "<FIXE>", "<FIXS>", "pushl", "%", "eaxret", "#", "else__alloca", ":", "movq", "%", "rcx", ",", "%", "rax___chkstk", ":", "popq", "%", "r11", "movq", "%", "rsp", ",", "%", "r10", "cmpq", "$", "<NUM_LIT>", ",", "%", "rax", "jb", "Ldone", "<FIXE>", "<FIXS>", "Lprobe", ":", "subq", "$", "<NUM_LIT>", ",", "%", "r10", "or", "l", "$", "<NUM_LIT>", ",", "(", "%", "r10", ")", "subq", "$", "<NUM_LIT>", ",", "%", "rax", "cmpq", "$", "<NUM_LIT>", ",", "%", "raxja", "Lprobe", "Ldone", ":", "subq", "%", "rax", ",", "%", "r10orl", "$", "<NUM_LIT>", ",", "(", "%", "r10", ")", "movq", "%", "r10", ",", "%", "rsp", "pushq", "%", "r11ret", "#", "endif", "<FIXE>" ]	[ "#", "define", "TARGET_USE_LOCAL_THUNK_ALIAS_P", "(", "DECL", ")", "(", "!", "DECL_ONE_ONLY", "(", "DECL", ")", ")", "#", "define", "SUBTARGET_ATTRIBUTE_TABLE", "<BUGS>", "<BUGE>", "{", "<STR_LIT>", "selectany", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ",", "false", ",", "false", ",", "ix86_handle_selectany_attribute", "}", "#", "undef", "NO_PROFILE_COUNTERS", "@", "@", "-", "<NUM_LIT>", ",", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", "@", "@", ".", "global", "_", "_", "_", "chkstk", ".", "global", "_", "_", "alloca___chkstk", ":", "_", "_", "alloca", ":", "<BUGS>", "pushl", "%", "ecx", "movl", "%", "esp", ",", "%", "ecx", "addl", "$", "<NUM_LIT>", ",", "%", "ecx", "<BUGE>", "<BUGS>", "probe", ":", "cmpl", "$", "<NUM_LIT>", ",", "%", "eax", "jb", "done", "<BUGE>", "<BUGS>", "subl", "$", "<NUM_LIT>", ",", "%", "ecx", "or", "l", "$", "<NUM_LIT>", ",", "(", "%", "ecx", ")", "subl", "$", "<NUM_LIT>", ",", "%", "eax", "jmp", "probe", "<BUGE>", "<BUGS>", "done", ":", "subl", "%", "eax", ",", "%", "ecxorl", "$", "<NUM_LIT>", ",", "(", "%", "ecx", ")", "<BUGE>", "<BUGS>", "movl", "%", "esp", ",", "%", "eaxmovl", "%", "ecx", ",", "%", "esp", "<BUGE>", "<BUGS>", "movl", "(", "%", "eax", ")", ",", "%", "ecx", "movl", "<NUM_LIT>", "(", "%", "eax", ")", ",", "%", "eax", "jmp", "*", "%", "eax", "<BUGE>", "#", "endif" ]
LLVM	ARM	CPP	stmt_completion	CPU	613,713	[ "STI", ",", "O", ")", ";" ]	[ "if", "(", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", "cs", "<STR_LIT>", ";", "else", "printMandatoryPredicateOperand", "(", "MI", ",", "OpNum", "," ]
GCC	arm	MD	stmt_completion	CPU	613,714	[ "<NUM_LIT>", "<STR_LIT>", ")" ]	[ "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI" ]
GCC	rs6000	MD	stmt_completion	CPU	613,715	[ ")", ")", "]" ]	[ "(", "plus", ":", "P", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "reg", ":", "P", "CA_REGNO", ")", "(", "ne", ":", "P", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]
GCC	aarch64	CPP	stmt_completion	CPU	613,716	[ ")", "{" ]	[ "vcltzq_s32", "(", "int32x4_t", "_", "_", "a" ]
LLVM	AArch64	TD	stmt_completion	CPU	613,717	[ "]", ",", "(", "instrs", "LDRSHWroX", ")", ">", ";" ]	[ "def", ":", "InstRW", "<", "[", "A64FXWrite_5Cyc_GI56", ",", "ReadAdrBase" ]
LLVM	Nios2	TD	stmt_completion	MPU	613,718	[ "]", ">", ";" ]	[ "def", "PC", ":", "Nios2Reg", "<", "<STR_LIT>", ">", ",", "DwarfRegNum", "<", "[", "<NUM_LIT>" ]
LLVM	X86	CPP	stmt_completion	CPU	613,719	[ "(", "CallOperandVal", ")", ")", "{" ]	[ "case", "'", "m", "'", ":", "if", "(", "type", "->", "isX86_MMXTy", "(", ")", "&&", "Subtarget", ".", "hasMMX", "(", ")", ")", "return", "weight", ";", "return", "CW_Invalid", ";", "case", "'", "i", "'", ":", "case", "'", "t", "'", ":", "case", "'", "<NUM_LIT>", "'", ":", "if", "(", "!", "Subtarget", ".", "hasSSE2", "(", ")", ")", "return", "CW_Invalid", ";", "break", ";", "}", "LLVM_FALLTHROUGH", ";", "}", "case", "'", "v", "'", ":", "if", "(", "(", "type", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "&&", "Subtarget", ".", "hasAVX512", "(", ")", ")", "weight", "=", "CW_Register", ";", "LLVM_FALLTHROUGH", ";", "case", "'", "x", "'", ":", "if", "(", "(", "(", "type", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "&&", "Subtarget", ".", "hasSSE1", "(", ")", ")", "\|\|", "(", "(", "type", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "&&", "Subtarget", ".", "hasFp256", "(", ")", ")", ")", "weight", "=", "CW_Register", ";", "break", ";", "case", "'", "k", "'", ":", "if", "(", "(", "type", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "&&", "Subtarget", ".", "hasAVX512", "(", ")", ")", "weight", "=", "CW_Register", ";", "break", ";", "case", "'", "I", "'", ":", "if", "(", "ConstantInt", "", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "info", ".", "CallOperandVal", ")", ")", "{", "if", "(", "C", "->", "getZExtValue", "(", ")", "<=", "<NUM_LIT>", ")", "weight", "=", "CW_Constant", ";", "}", "break", ";", "case", "'", "J", "'", ":", "if", "(", "ConstantInt", "", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "{", "if", "(", "C", "->", "getZExtValue", "(", ")", "<=", "<NUM_LIT>", ")", "weight", "=", "CW_Constant", ";", "}", "break", ";", "case", "'", "K", "'", ":", "if", "(", "ConstantInt", "", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "{", "if", "(", "(", "C", "->", "getSExtValue", "(", ")", ">=", "-", "<NUM_LIT>", ")", "&&", "(", "C", "->", "getSExtValue", "(", ")", "<=", "<NUM_LIT>", ")", ")", "weight", "=", "CW_Constant", ";", "}", "break", ";", "case", "'", "L", "'", ":", "if", "(", "ConstantInt", "", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "{", "if", "(", "(", "C", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "\|\|", "(", "C", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", ")", "weight", "=", "CW_Constant", ";", "}", "break", ";", "case", "'", "M", "'", ":", "if", "(", "ConstantInt", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">" ]
GCC	s390	MD	next_suggestion	MPU	613,720	[ "(", "and", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	613,721	[ "MVT", "::", "v32i8", ")", "{" ]	[ "ValVT", "=", "MVT", "::", "i32", ";", "if", "(", "ArgFlags", ".", "isSExt", "(", ")", ")", "LocInfo", "=", "CCValAssign", "::", "SExt", ";", "else", "if", "(", "ArgFlags", ".", "isZExt", "(", ")", ")", "LocInfo", "=", "CCValAssign", "::", "ZExt", ";", "else", "LocInfo", "=", "CCValAssign", "::", "AExt", ";", "}", "else", "if", "(", "LocVT", "==", "MVT", "::", "v4i8", "\|\|", "LocVT", "==", "MVT", "::", "v2i16", ")", "{", "LocVT", "=", "MVT", "::", "i32", ";", "LocInfo", "=", "CCValAssign", "::", "BCvt", ";", "}", "else", "if", "(", "LocVT", "==", "MVT", "::", "v8i8", "\|\|", "LocVT", "==", "MVT", "::", "v4i16", "\|\|", "LocVT", "==", "MVT", "::", "v2i32", ")", "{", "LocVT", "=", "MVT", "::", "i64", ";", "LocInfo", "=", "CCValAssign", "::", "BCvt", ";", "}", "if", "(", "LocVT", "==", "MVT", "::", "i32", "\|\|", "LocVT", "==", "MVT", "::", "f32", ")", "{", "if", "(", "!", "CC_Hexagon32", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "ArgFlags", ",", "State", ")", ")", "return", "false", ";", "}", "if", "(", "LocVT", "==", "MVT", "::", "i64", "\|\|", "LocVT", "==", "MVT", "::", "f64", ")", "{", "if", "(", "!", "CC_Hexagon64", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "ArgFlags", ",", "State", ")", ")", "return", "false", ";", "}", "if", "(", "LocVT", "==", "MVT", "::", "v8i32", "\|\|", "LocVT", "==", "MVT", "::", "v16i16", "\|\|", "LocVT", "==" ]
LLVM	Hexagon	TD	next_suggestion	DSP	613,722	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicateLate", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "LC0", ",", "P3", ",", "SA0", ",", "USR", "]", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
GCC	h8300	CPP	next_suggestion	MPU	613,723	[ "set_mem_alias_set", "(", "ret", ",", "get_frame_alias_set", "(", ")", ")", ";" ]	[ "rtx", "h8300_return_addr_rtx", "(", "int", "count", ",", "rtx", "frame", ")", "{", "rtx", "ret", ";", "if", "(", "count", "==", "<NUM_LIT>", ")", "ret", "=", "gen_rtx_MEM", "(", "Pmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_ADDRESS_POINTER_REGNUM", ")", ")", ";", "else", "if", "(", "flag_omit_frame_pointer", ")", "return", "(", "rtx", ")", "<NUM_LIT>", ";", "else", "ret", "=", "gen_rtx_MEM", "(", "Pmode", ",", "memory_address", "(", "Pmode", ",", "plus_constant", "(", "frame", ",", "UNITS_PER_WORD", ")", ")", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	613,724	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	613,725	[ "}" ]	[ "}", "else", "if", "(", "DstReg", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "std", "::", "tie", "(", "PredIdx", ",", "DOPIdx", ",", "SrcIdx", ",", "Src2Idx", ")", "=", "std", "::", "make_tuple", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "UseRev", "=", "true", ";", "}", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported Destructive Operand type", "<STR_LIT>", ")", ";", "}", "bool", "DOPRegIsUnique", "=", "false", ";", "switch", "(", "DType", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "DOPRegIsUnique", "=", "DstReg", "!=", "MI", ".", "getOperand", "(", "DOPIdx", ")", ".", "getReg", "(", ")", "\|\|", "MI", ".", "getOperand", "(", "DOPIdx", ")", ".", "getReg", "(", ")", "!=", "MI", ".", "getOperand", "(", "SrcIdx", ")", ".", "getReg", "(", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "DOPRegIsUnique", "=", "true", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "DOPRegIsUnique", "=", "DstReg", "!=", "MI", ".", "getOperand", "(", "DOPIdx", ")", ".", "getReg", "(", ")", "\|\|", "(", "MI", ".", "getOperand", "(", "DOPIdx", ")", ".", "getReg", "(", ")", "!=", "MI", ".", "getOperand", "(", "SrcIdx", ")", ".", "getReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "DOPIdx", ")", ".", "getReg", "(", ")", "!=", "MI", ".", "getOperand", "(", "Src2Idx", ")", ".", "getReg", "(", ")", ")", ";", "break", ";", "}", "if", "(", "UseRev", ")", "{", "int", "NewOpcode", ";", "if", "(", "(", "NewOpcode", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Opcode", ")", ")", "!=", "-", "<NUM_LIT>", ")", "Opcode", "=", "NewOpcode", ";", "else", "if", "(", "(", "NewOpcode", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Opcode", ")", ")", "!=", "-", "<NUM_LIT>", ")", "Opcode", "=", "NewOpcode", ";", "}", "uint64_t", "ElementSize", "=", "TII", "->", "getElementSizeForOpcode", "(", "Opcode", ")", ";", "unsigned", "MovPrfx", ",", "MovPrfxZero", ";", "switch", "(", "ElementSize", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MovPrfx", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "MovPrfxZero", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MovPrfx", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "MovPrfxZero", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MovPrfx", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "MovPrfxZero", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MovPrfx", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "MovPrfxZero", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported ElementSize", "<STR_LIT>", ")", ";", "}", "MachineInstrBuilder", "PRFX", ",", "DOP", ";", "if", "(", "FalseZero", ")", "{", "assert", "(", "DOPRegIsUnique", "&&", "<STR_LIT>", "The destructive operand should be unique", "<STR_LIT>", ")", ";", "assert", "(", "ElementSize", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "<STR_LIT>", "This instruction is unpredicated", "<STR_LIT>", ")", ";", "PRFX", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MovPrfxZero", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "PredIdx", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "DOPIdx", ")", ".", "getReg", "(", ")", ")", ";", "DOPIdx", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "DstReg", "!=", "MI", ".", "getOperand", "(", "DOPIdx", ")", ".", "getReg", "(", ")", ")", "{", "assert", "(", "DOPRegIsUnique", "&&", "<STR_LIT>", "The destructive operand should be unique", "<STR_LIT>", ")", ";", "PRFX", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MovPrfx", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "DOPIdx", ")", ".", "getReg", "(", ")", ")", ";", "DOPIdx", "=", "<NUM_LIT>", ";" ]
GCC	s390	MD	next_suggestion	MPU	613,726	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VF_HW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "VF_HW", "(", "match_operand", ":", "VF_HW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VF_HW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	613,727	[ "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ")", "{" ]	[ "}", "if", "(", "auto", "", "LI", "=", "dyn_cast", "<", "LoadInst", ">", "(", "U", ")", ")", "{", "LI", "->", "setAlignment", "(", "std", "::", "max", "(", "A", ",", "LI", "->", "getAlign", "(", ")", ")", ")", ";", "continue", ";", "}", "if", "(", "auto", "", "SI", "=", "dyn_cast", "<", "StoreInst", ">", "(", "U", ")", ")", "{", "if", "(", "SI", "->", "getPointerOperand", "(", ")", "==", "Ptr", ")", "SI", "->", "setAlignment", "(", "std", "::", "max", "(", "A", ",", "SI", "->", "getAlign", "(", ")", ")", ")", ";", "continue", ";", "}", "if", "(", "auto", "", "AI", "=", "dyn_cast", "<", "AtomicRMWInst", ">", "(", "U", ")", ")", "{", "if", "(", "AI", "->", "getPointerOperand", "(", ")", "==", "Ptr", ")", "AI", "->", "setAlignment", "(", "std", "::", "max", "(", "A", ",", "AI", "->", "getAlign", "(", ")", ")", ")", ";", "continue", ";", "}", "if", "(", "auto", "", "AI", "=", "dyn_cast", "<", "AtomicCmpXchgInst", ">", "(", "U", ")", ")", "{", "if", "(", "AI", "->", "getPointerOperand", "(", ")", "==", "Ptr", ")", "AI", "->", "setAlignment", "(", "std", "::", "max", "(", "A", ",", "AI", "->", "getAlign", "(", ")", ")", ")", ";", "continue", ";", "}", "if", "(", "auto", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "U", ")", ")", "{", "unsigned", "BitWidth", "=", "DL", ".", "getIndexTypeSizeInBits", "(", "GEP", "->", "getType", "(", ")", ")", ";", "APInt", "Off", "(", "BitWidth", ",", "<NUM_LIT>", ")", ";", "if", "(", "GEP", "->", "getPointerOperand", "(", ")", "==", "Ptr", ")", "{", "Align", "GA", ";", "if", "(", "GEP", "->", "accumulateConstantOffset", "(", "DL", ",", "Off", ")", ")", "GA", "=", "commonAlignment", "(", "A", ",", "Off", ".", "getLimitedValue", "(", ")", ")", ";", "refineUsesAlignmentAndAA", "(", "GEP", ",", "GA", ",", "DL", ",", "AliasScope", ",", "NoAlias", ",", "MaxDepth", "-", "<NUM_LIT>", ")", ";", "}", "continue", ";", "}" ]
LLVM	MMIX	CPP	next_suggestion	CPU	613,728	[ "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]	[ "MachineBasicBlock", "", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "BuildMI", "(", "", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	613,729	[ "}" ]	[ "if", "(", "SDValue", "Med3", "=", "performIntMed3ImmCombine", "(", "DAG", ",", "SDLoc", "(", "N", ")", ",", "Op0", ",", "Op1", ",", "false", ")", ")", "return", "Med3", ";", "}", "if", "(", "(", "(", "Opc", "==", "ISD", "::", "FMINNUM", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "FMAXNUM", ")", "\|\|", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "&&", "(", "VT", "==", "MVT", "::", "f32", "\|\|", "VT", "==", "MVT", "::", "f64", "\|\|", "(", "VT", "==", "MVT", "::", "f16", "&&", "Subtarget", "->", "has16BitInsts", "(", ")", ")", ")", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{", "if", "(", "SDValue", "Res", "=", "performFPMed3ImmCombine", "(", "DAG", ",", "SDLoc", "(", "N", ")", ",", "Op0", ",", "Op1", ")", ")", "return", "Res", ";" ]
LLVM	CSKY	CPP	stmt_completion	CPU	613,730	[ "-", "<NUM_LIT>", ";" ]	[ "unsigned", "getMaxDisp", "(", ")", "const", "{", "return", "MaxDisp" ]
GCC	arm	CPP	stmt_completion	CPU	613,731	[ "p", ")", "{" ]	[ "_", "_", "arm_vsubq_x_u8", "(", "uint8x16_t", "_", "_", "a", ",", "uint8x16_t", "_", "_", "b", ",", "mve_pred16_t", "_", "_" ]
LLVM	ARM	CPP	next_suggestion	CPU	613,732	[ "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "FltOpc", ",", "<NUM_LIT>", ",", "true", ",", "&", "isARMArea3Register", ",", "MachineInstr", "::", "FrameSetup", ")", ";" ]	[ "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "", "MBB", ".", "getParent", "(", ")", ";", "ARMFunctionInfo", "", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "unsigned", "PushOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "ARM", "::", "t2STMDB_UPD", ":", "ARM", "::", "STMDB_UPD", ";", "unsigned", "PushOneOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "ARM", "::", "t2STR_PRE", ":", "ARM", "::", "STR_PRE_IMM", ";", "unsigned", "FltOpc", "=", "ARM", "::", "VSTMDDB_UPD", ";", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PushOpc", ",", "PushOneOpc", ",", "false", ",", "&", "isARMArea1Register", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PushOpc", ",", "PushOneOpc", ",", "false", ",", "&", "isARMArea2Register", ",", "MachineInstr", "::", "FrameSetup", ")", ";" ]
LLVM	ARM	TD	program_repair	CPU	613,733	[ "<FIXS>", "def", "tLDR", ":", "T1pI4", "(", "outs", "tGPR", ":", "$", "dst", ")", ",", "(", "ins", "t_addrmode_s4", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "def", "tLDRB", ":", "T1pI1", "(", "outs", "tGPR", ":", "$", "dst", ")", ",", "(", "ins", "t_addrmode_s1", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "def", "tLDRH", ":", "T1pI2", "(", "outs", "tGPR", ":", "$", "dst", ")", ",", "(", "ins", "t_addrmode_s2", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "def", "tLDRSB", ":", "T1pI1", "(", "outs", "tGPR", ":", "$", "dst", ")", ",", "(", "ins", "t_addrmode_rr", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "def", "tLDRSH", ":", "T1pI2", "(", "outs", "tGPR", ":", "$", "dst", ")", ",", "(", "ins", "t_addrmode_rr", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "def", "tLDRspi", ":", "T1pIs", "(", "outs", "tGPR", ":", "$", "dst", ")", ",", "(", "ins", "t_addrmode_sp", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "def", "tRestore", ":", "T1pIs", "(", "outs", "tGPR", ":", "$", "dst", ")", ",", "(", "ins", "t_addrmode_sp", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ";", "<FIXE>", "<FIXS>", "def", "tLDRpci", ":", "T1pIs", "(", "outs", "tGPR", ":", "$", "dst", ")", ",", "(", "ins", "i32imm", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "def", "tLDRcp", ":", "T1pIs", "(", "outs", "tGPR", ":", "$", "dst", ")", ",", "(", "ins", "i32imm", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ";", "<FIXE>", "<FIXS>", "def", "tSTR", ":", "T1pI4", "(", "outs", ")", ",", "(", "ins", "tGPR", ":", "$", "src", ",", "t_addrmode_s4", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "def", "tSTRB", ":", "T1pI1", "(", "outs", ")", ",", "(", "ins", "tGPR", ":", "$", "src", ",", "t_addrmode_s1", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "def", "tSTRH", ":", "T1pI2", "(", "outs", ")", ",", "(", "ins", "tGPR", ":", "$", "src", ",", "t_addrmode_s2", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "def", "tSTRspi", ":", "T1pIs", "(", "outs", ")", ",", "(", "ins", "tGPR", ":", "$", "src", ",", "t_addrmode_sp", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "def", "tSpill", ":", "T1pIs", "(", "outs", ")", ",", "(", "ins", "tGPR", ":", "$", "src", ",", "t_addrmode_sp", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ";", "<FIXE>" ]	[ "let", "canFoldAsLoad", "=", "<NUM_LIT>", "in", "<BUGS>", "def", "tLDR", ":", "T1I4", "(", "outs", "tGPR", ":", "$", "dst", ")", ",", "(", "ins", "t_addrmode_s4", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "set", "tGPR", ":", "$", "dst", ",", "(", "load", "t_addrmode_s4", ":", "$", "addr", ")", ")", "]", ">", ";", "<BUGS>", "def", "tLDRB", ":", "T1I1", "(", "outs", "tGPR", ":", "$", "dst", ")", ",", "(", "ins", "t_addrmode_s1", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "set", "tGPR", ":", "$", "dst", ",", "(", "zextloadi8", "t_addrmode_s1", ":", "$", "addr", ")", ")", "]", ">", ";", "<BUGS>", "def", "tLDRH", ":", "T1I2", "(", "outs", "tGPR", ":", "$", "dst", ")", ",", "(", "ins", "t_addrmode_s2", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "set", "tGPR", ":", "$", "dst", ",", "(", "zextloadi16", "t_addrmode_s2", ":", "$", "addr", ")", ")", "]", ">", ";", "<BUGS>", "def", "tLDRSB", ":", "T1I1", "(", "outs", "tGPR", ":", "$", "dst", ")", ",", "(", "ins", "t_addrmode_rr", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "set", "tGPR", ":", "$", "dst", ",", "(", "sextloadi8", "t_addrmode_rr", ":", "$", "addr", ")", ")", "]", ">", ";", "<BUGS>", "def", "tLDRSH", ":", "T1I2", "(", "outs", "tGPR", ":", "$", "dst", ")", ",", "(", "ins", "t_addrmode_rr", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "set", "tGPR", ":", "$", "dst", ",", "(", "sextloadi16", "t_addrmode_rr", ":", "$", "addr", ")", ")", "]", ">", ";", "let", "canFoldAsLoad", "=", "<NUM_LIT>", "in", "<BUGS>", "def", "tLDRspi", ":", "T1Is", "(", "outs", "tGPR", ":", "$", "dst", ")", ",", "(", "ins", "t_addrmode_sp", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "set", "tGPR", ":", "$", "dst", ",", "(", "load", "t_addrmode_sp", ":", "$", "addr", ")", ")", "]", ">", ";", "let", "canFoldAsLoad", "=", "<NUM_LIT>", ",", "mayLoad", "=", "<NUM_LIT>", "in", "<BUGS>", "def", "tRestore", ":", "T1Is", "(", "outs", "tGPR", ":", "$", "dst", ")", ",", "(", "ins", "t_addrmode_sp", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "[", "]", ">", ";", "<BUGE>", "let", "canFoldAsLoad", "=", "<NUM_LIT>", "in", "<BUGS>", "def", "tLDRpci", ":", "T1Is", "(", "outs", "tGPR", ":", "$", "dst", ")", ",", "(", "ins", "i32imm", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "set", "tGPR", ":", "$", "dst", ",", "(", "load", "(", "ARMWrapper", "tconstpool", ":", "$", "addr", ")", ")", ")", "]", ">", ";", "let", "canFoldAsLoad", "=", "<NUM_LIT>", ",", "mayLoad", "=", "<NUM_LIT>", ",", "isReMaterializable", "=", "<NUM_LIT>", "in", "<BUGS>", "def", "tLDRcp", ":", "T1Is", "(", "outs", "tGPR", ":", "$", "dst", ")", ",", "(", "ins", "i32imm", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "[", "]", ">", ";", "<BUGE>", "<BUGS>", "def", "tSTR", ":", "T1I4", "(", "outs", ")", ",", "(", "ins", "tGPR", ":", "$", "src", ",", "t_addrmode_s4", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "store", "tGPR", ":", "$", "src", ",", "t_addrmode_s4", ":", "$", "addr", ")", "]", ">", ";", "<BUGS>", "def", "tSTRB", ":", "T1I1", "(", "outs", ")", ",", "(", "ins", "tGPR", ":", "$", "src", ",", "t_addrmode_s1", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "truncstorei8", "tGPR", ":", "$", "src", ",", "t_addrmode_s1", ":", "$", "addr", ")", "]", ">", ";", "<BUGS>", "def", "tSTRH", ":", "T1I2", "(", "outs", ")", ",", "(", "ins", "tGPR", ":", "$", "src", ",", "t_addrmode_s2", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "truncstorei16", "tGPR", ":", "$", "src", ",", "t_addrmode_s2", ":", "$", "addr", ")", "]", ">", ";", "<BUGS>", "def", "tSTRspi", ":", "T1Is", "(", "outs", ")", ",", "(", "ins", "tGPR", ":", "$", "src", ",", "t_addrmode_sp", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "store", "tGPR", ":", "$", "src", ",", "t_addrmode_sp", ":", "$", "addr", ")", "]", ">", ";", "let", "mayStore", "=", "<NUM_LIT>", "in", "{", "<BUGS>", "def", "tSpill", ":", "T1Is", "(", "outs", ")", ",", "(", "ins", "tGPR", ":", "$", "src", ",", "t_addrmode_sp", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "[", "]", ">", ";", "<BUGE>", "}" ]
LLVM	Mips	TD	stmt_completion	CPU	613,734	[ ";" ]	[ "string", "AsmString", "=", "!", "strconcat", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "list", "<", "dag", ">", "Pattern", "=", "[", "(", "set", "GPR64Opnd", ":", "$", "rt", ",", "(", "ctlz", "(", "not", "GPR64Opnd", ":", "$", "rs", ")", ")", ")", "]", ";", "InstrItinClass", "Itinerary", "=", "II_CLO" ]
LLVM	X86	CPP	stmt_completion	CPU	613,735	[ ":", "X86", "::", "MOV32rr", ";" ]	[ "if", "(", "DstVT", "!=", "MVT", "::", "i8", "&&", "DstVT", "!=", "MVT", "::", "i1", ")", "return", "false", ";", "if", "(", "SrcVT", "!=", "MVT", "::", "i16", "&&", "SrcVT", "!=", "MVT", "::", "i32", ")", "return", "false", ";", "unsigned", "InputReg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "InputReg", ")", "return", "false", ";", "unsigned", "CopyOpc", "=", "(", "SrcVT", "==", "MVT", "::", "i16", ")", "?", "X86", "::", "MOV16rr" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	613,736	[ "MIRBuilder", ".", "buildInstr", "(", "TargetOpcode", "::", "G_SHL", ")", ".", "addDef", "(", "ApertureReg", ")", ".", "addUse", "(", "GetReg", ")", ".", "addUse", "(", "ShiftAmt", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";" ]	[ "if", "(", "ST", ".", "hasApertureRegs", "(", ")", ")", "{", "unsigned", "Offset", "=", "AS", "==", "AMDGPUAS", "::", "LOCAL_ADDRESS", "?", "AMDGPU", "::", "Hwreg", "::", "OFFSET_SRC_SHARED_BASE", ":", "AMDGPU", "::", "Hwreg", "::", "OFFSET_SRC_PRIVATE_BASE", ";", "unsigned", "WidthM1", "=", "AS", "==", "AMDGPUAS", "::", "LOCAL_ADDRESS", "?", "AMDGPU", "::", "Hwreg", "::", "WIDTH_M1_SRC_SHARED_BASE", ":", "AMDGPU", "::", "Hwreg", "::", "WIDTH_M1_SRC_PRIVATE_BASE", ";", "unsigned", "Encoding", "=", "AMDGPU", "::", "Hwreg", "::", "ID_MEM_BASES", "<<", "AMDGPU", "::", "Hwreg", "::", "ID_SHIFT_", "\|", "Offset", "<<", "AMDGPU", "::", "Hwreg", "::", "OFFSET_SHIFT_", "\|", "WidthM1", "<<", "AMDGPU", "::", "Hwreg", "::", "WIDTH_M1_SHIFT_", ";", "Register", "ApertureReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "Register", "GetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_32RegClass", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "AMDGPU", "::", "S_GETREG_B32", ")", ".", "addDef", "(", "GetReg", ")", ".", "addImm", "(", "Encoding", ")", ";", "MRI", ".", "setType", "(", "GetReg", ",", "S32", ")", ";", "auto", "ShiftAmt", "=", "MIRBuilder", ".", "buildConstant", "(", "S32", ",", "WidthM1", "+", "<NUM_LIT>", ")", ";" ]
LLVM	SNES	CPP	stmt_completion	DSP	613,737	[ "HasSpills", ";" ]	[ "bool", "getHasSpills", "(", ")", "const", "{", "return" ]
LLVM	X86	CPP	stmt_completion	CPU	613,738	[ "->", "eaRegBase", ",", "&", "valid", ")", ";" ]	[ "if", "(", "!", "valid", ")", "return", "-", "<NUM_LIT>", ";", "break", ";", "case", "ENCODING_REG", ":", "insn", "->", "reg", "=", "(", "Reg", ")", "fixupRegValue", "(", "insn", ",", "(", "OperandType", ")", "op", "->", "type", ",", "insn", "->", "reg", "-", "insn", "->", "regBase", ",", "&", "valid", ")", ";", "if", "(", "!", "valid", ")", "return", "-", "<NUM_LIT>", ";", "break", ";", "CASE_ENCODING_RM", ":", "CASE_ENCODING_VSIB", ":", "if", "(", "insn", "->", "eaBase", ">=", "insn", "->", "eaRegBase", ")", "{", "insn", "->", "eaBase", "=", "(", "EABase", ")", "fixupRMValue", "(", "insn", ",", "(", "OperandType", ")", "op", "->", "type", ",", "insn", "->", "eaBase", "-", "insn" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	613,739	[ "FMA", "->", "getFlags", "(", ")", ".", "hasAllowContract", "(", ")", ")", ")", "{" ]	[ "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "if", "(", "!", "Subtarget", "->", "hasDotInsts", "(", ")", "\|\|", "VT", "!=", "MVT", "::", "f32", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op2", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FMA", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "FMA", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "FMA", "\|\|", "Op1", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "FP_EXTEND", "\|\|", "Op2", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "FP_EXTEND", ")", "return", "SDValue", "(", ")", ";", "const", "TargetOptions", "&", "Options", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ";", "if", "(", "Options", ".", "AllowFPOpFusion", "==", "FPOpFusion", "::", "Fast", "\|\|", "Options", ".", "UnsafeFPMath", "\|\|", "(", "N", "->", "getFlags", "(", ")", ".", "hasAllowContract", "(", ")", "&&" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	613,740	[ "}" ]	[ "if", "(", "I", "==", "E", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Dead reg: ", "<STR_LIT>", "<<", "printReg", "(", "Reg", ".", "R", ",", "TRI", ",", "Reg", ".", "S", ")", "<<", "'", "\\n", "'", ")", ";", "MachineInstr", "", "DefI", "=", "MRI", "->", "getVRegDef", "(", "Reg", ".", "R", ")", ";", "DefI", "->", "eraseFromParent", "(", ")", ";", "return", ";", "}", "for", "(", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "", "UseI", "=", "I", "->", "getParent", "(", ")", ";", "if", "(", "isConvertibleToPredForm", "(", "UseI", ")", ")", "PUsers", ".", "insert", "(", "UseI", ")", ";" ]
LLVM	AArch64	CPP	stmt_completion	CPU	613,741	[ "(", "NumLanes", ")", "+", "LaneKind", ";" ]	[ "std", "::", "string", "Suffix", "(", "<STR_LIT>", ".", "<STR_LIT>", ")", ";", "if", "(", "NumLanes", ")", "Suffix", "+=", "itostr" ]
LLVM	Mips	CPP	stmt_completion	CPU	613,742	[ ",", "<NUM_LIT>", ")", ";" ]	[ "uint64_t", "MipsELFDynamic", "::", "getBaseAddress", "(", ")", "{", "if", "(", "LinkerConfig", "::", "Exec", "!=", "m_pConfig", ".", "codeGenType", "(", ")", ")", "return", "<NUM_LIT>", ";", "ELFSegmentFactory", "::", "const_iterator", "baseSeg", "=", "m_pParent", ".", "elfSegmentTable", "(", ")", ".", "find", "(", "llvm", "::", "ELF", "::", "PT_LOAD", ",", "<NUM_LIT>" ]
LLVM	X86	TD	stmt_completion	CPU	613,743	[ "SDTCisSameAs", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ",", "SDTCisInt", "<", "<NUM_LIT>", ">", "]", ">", ">", ";" ]	[ "def", "X86dbpsadbw", ":", "SDNode", "<", "<STR_LIT>", ",", "SDTypeProfile", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisVec", "<", "<NUM_LIT>", ">", ",", "SDTCisVec", "<", "<NUM_LIT>", ">", "," ]
LLVM	R600	CPP	code_generation	GPU	613,744	[ "bool", "SIInstrInfo", "::", "verifyInstruction", "(", "const", "MachineInstr", "", "MI", ",", "StringRef", "&", "ErrInfo", ")", "const", "{", "uint16_t", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "Src0Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src0", ")", ";", "int", "Src1Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src1", ")", ";", "int", "Src2Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src2", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "get", "(", "Opcode", ")", ";", "if", "(", "!", "Desc", ".", "isVariadic", "(", ")", "&&", "Desc", ".", "getNumOperands", "(", ")", "!=", "MI", "->", "getNumExplicitOperands", "(", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", "Instruction has wrong number of operands.", "<STR_LIT>", ";", "return", "false", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Desc", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "switch", "(", "Desc", ".", "OpInfo", "[", "i", "]", ".", "OperandType", ")", "{", "case", "MCOI", "::", "OPERAND_REGISTER", ":", "{", "int", "RegClass", "=", "Desc", ".", "OpInfo", "[", "i", "]", ".", "RegClass", ";", "if", "(", "!", "RI", ".", "regClassCanUseImmediate", "(", "RegClass", ")", "&&", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "isImm", "(", ")", "\|\|", "MI", "->", "getOperand", "(", "i", ")", ".", "isFPImm", "(", ")", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", "Expected register, but got immediate", "<STR_LIT>", ";", "return", "false", ";", "}", "}", "break", ";", "case", "MCOI", "::", "OPERAND_IMMEDIATE", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isImm", "(", ")", "&&", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFPImm", "(", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", "Expected immediate, but got non-immediate", "<STR_LIT>", ";", "return", "false", ";", "}", "default", ":", "continue", ";", "}", "if", "(", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", ")", "continue", ";", "int", "RegClass", "=", "Desc", ".", "OpInfo", "[", "i", "]", ".", "RegClass", ";", "if", "(", "RegClass", "!=", "-", "<NUM_LIT>", ")", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";", "const", "TargetRegisterClass", "", "RC", "=", "RI", ".", "getRegClass", "(", "RegClass", ")", ";", "if", "(", "!", "RC", "->", "contains", "(", "Reg", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", "Operand has incorrect register class.", "<STR_LIT>", ";", "return", "false", ";", "}", "}", "}", "if", "(", "isVOP1", "(", "Opcode", ")", "\|\|", "isVOP2", "(", "Opcode", ")", "\|\|", "isVOP3", "(", "Opcode", ")", "\|\|", "isVOPC", "(", "Opcode", ")", ")", "{", "unsigned", "ConstantBusCount", "=", "<NUM_LIT>", ";", "unsigned", "SGPRUsed", "=", "AMDGPU", "::", "NoRegister", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isUse", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "!", "MO", ".", "isImplicit", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "AMDGPU", "::", "EXEC", ")", "++", "ConstantBusCount", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "AMDGPU", "::", "M0", "\|\|", "MO", ".", "getReg", "(", ")", "==", "AMDGPU", "::", "VCC", "\|\|", "(", "!", "MO", ".", "isImplicit", "(", ")", "&&", "(", "AMDGPU", "::", "SGPR_32RegClass", ".", "contains", "(", "MO", ".", "getReg", "(", ")", ")", "\|\|", "AMDGPU", "::", "SGPR_64RegClass", ".", "contains", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", ")", "{", "if", "(", "SGPRUsed", "!=", "MO", ".", "getReg", "(", ")", ")", "{", "++", "ConstantBusCount", ";", "SGPRUsed", "=", "MO", ".", "getReg", "(", ")", ";", "}", "}", "}", "if", "(", "isLiteralConstant", "(", "MO", ")", ")", "++", "ConstantBusCount", ";", "}", "if", "(", "ConstantBusCount", ">", "<NUM_LIT>", ")", "{", "ErrInfo", "=", "<STR_LIT>", "VOP* instruction uses the constant bus more than once", "<STR_LIT>", ";", "return", "false", ";", "}", "}", "if", "(", "Src1Idx", "!=", "-", "<NUM_LIT>", "&&", "(", "isVOP2", "(", "Opcode", ")", "\|\|", "isVOPC", "(", "Opcode", ")", ")", ")", "{", "const", "MachineOperand", "&", "Src1", "=", "MI", "->", "getOperand", "(", "Src1Idx", ")", ";", "if", "(", "Src1", ".", "isImm", "(", ")", "\|\|", "Src1", ".", "isFPImm", "(", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", "VOP[2C] src1 cannot be an immediate.", "<STR_LIT>", ";", "return", "false", ";", "}", "}", "if", "(", "isVOP3", "(", "Opcode", ")", ")", "{", "if", "(", "Src0Idx", "!=", "-", "<NUM_LIT>", "&&", "isLiteralConstant", "(", "MI", "->", "getOperand", "(", "Src0Idx", ")", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", "VOP3 src0 cannot be a literal constant.", "<STR_LIT>", ";", "return", "false", ";", "}", "if", "(", "Src1Idx", "!=", "-", "<NUM_LIT>", "&&", "isLiteralConstant", "(", "MI", "->", "getOperand", "(", "Src1Idx", ")", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", "VOP3 src1 cannot be a literal constant.", "<STR_LIT>", ";", "return", "false", ";", "}", "if", "(", "Src2Idx", "!=", "-", "<NUM_LIT>", "&&", "isLiteralConstant", "(", "MI", "->", "getOperand", "(", "Src2Idx", ")", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", "VOP3 src2 cannot be a literal constant.", "<STR_LIT>", ";", "return", "false", ";", "}", "}", "if", "(", "Desc", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_DIV_SCALE_F32", "\|\|", "Desc", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_DIV_SCALE_F64", ")", "{", "MI", "->", "dump", "(", ")", ";", "const", "MachineOperand", "&", "Src0", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "Src1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "Src2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "Src1", ".", "isReg", "(", ")", "&&", "Src2", ".", "isReg", "(", ")", ")", "{", "if", "(", "!", "compareMachineOp", "(", "Src0", ",", "Src1", ")", "&&", "!", "compareMachineOp", "(", "Src0", ",", "Src2", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", "v_div_scale_{f32\|f64} require src0 = src1 or src2", "<STR_LIT>", ";", "return", "false", ";", "}", "}", "}", "return", "true", ";", "}" ]	[ "Perform", "target-specific", "instruction", "verification", "." ]
GCC	alpha	CPP	program_repair	MPU	613,745	[ "<FIXS>", "emit_insn", "(", "gen_rtx_SET", "(", "val", ",", "x", ")", ")", ";", "<FIXE>", "<FIXS>", "emit_insn", "(", "gen_rtx_SET", "(", "after", ",", "copy_rtx", "(", "x", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "scratch", ",", "x", ")", ")", ";", "<FIXE>" ]	[ "if", "(", "code", "==", "NOT", ")", "{", "x", "=", "gen_rtx_AND", "(", "mode", ",", "before", ",", "val", ")", ";", "<BUGS>", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "val", ",", "x", ")", ")", ";", "<BUGE>", "x", "=", "gen_rtx_NOT", "(", "mode", ",", "val", ")", ";", "}", "elsex", "=", "gen_rtx_fmt_ee", "(", "code", ",", "mode", ",", "before", ",", "val", ")", ";", "if", "(", "after", ")", "<BUGS>", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "after", ",", "copy_rtx", "(", "x", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "scratch", ",", "x", ")", ")", ";", "<BUGE>", "emit_store_conditional", "(", "mode", ",", "cond", ",", "mem", ",", "scratch", ")", ";" ]
LLVM	AArch64	TD	program_repair	CPU	613,746	[ "<FIXS>", "multiclass", "sve_int_index_ii", "string", "asm", ">", "{", "<FIXE>" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zd", ";", "}", "<BUGS>", "multiclass", "sve_int_index_ii", "string", "asm", ",", "SDPatternOperator", "step_vector", ",", "SDPatternOperator", "step_vector_oneuse", ">", "{", "<BUGE>", "def", "_B", ":", "sve_int_index_ii", "<NUM_LIT>", ",", "asm", ",", "ZPR8", ",", "simm5_8b", ">", ";", "def", "_H", ":", "sve_int_index_ii", "<NUM_LIT>", ",", "asm", ",", "ZPR16", ",", "simm5_16b", ">", ";", "def", "_S", ":", "sve_int_index_ii", "<NUM_LIT>", ",", "asm", ",", "ZPR32", ",", "simm5_32b", ">", ";" ]
GCC	sh	MD	next_suggestion	CPU	613,747	[ "<STR_LIT>" ]	[ "(", "fma", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "FPSCR_STAT_REG", ")", ")", "(", "use", "(", "reg", ":", "SI", "FPSCR_MODES_REG", ")", ")", "]", "<STR_LIT>" ]
GCC	sparc	CPP	code_generation	CPU	613,748	[ "static", "void", "sparc_emit_probe_stack_range", "(", "HOST_WIDE_INT", "first", ",", "HOST_WIDE_INT", "size", ")", "{", "rtx", "g1", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "if", "(", "size", "<=", "PROBE_INTERVAL", ")", "{", "emit_move_insn", "(", "g1", ",", "GEN_INT", "(", "first", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "g1", ",", "gen_rtx_MINUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "g1", ")", ")", ")", ";", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "g1", ",", "-", "size", ")", ")", ";", "}", "else", "if", "(", "size", "<=", "<NUM_LIT>", "", "PROBE_INTERVAL", ")", "{", "HOST_WIDE_INT", "i", ";", "emit_move_insn", "(", "g1", ",", "GEN_INT", "(", "first", "+", "PROBE_INTERVAL", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "g1", ",", "gen_rtx_MINUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "g1", ")", ")", ")", ";", "emit_stack_probe", "(", "g1", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", "", "PROBE_INTERVAL", ";", "i", "<", "size", ";", "i", "+=", "PROBE_INTERVAL", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "g1", ",", "plus_constant", "(", "Pmode", ",", "g1", ",", "-", "PROBE_INTERVAL", ")", ")", ")", ";", "emit_stack_probe", "(", "g1", ")", ";", "}", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "g1", ",", "(", "i", "-", "PROBE_INTERVAL", ")", "-", "size", ")", ")", ";", "}", "else", "{", "HOST_WIDE_INT", "rounded_size", ";", "rtx", "g4", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "g1", ",", "GEN_INT", "(", "first", ")", ")", ";", "rounded_size", "=", "ROUND_DOWN", "(", "size", ",", "PROBE_INTERVAL", ")", ";", "emit_move_insn", "(", "g4", ",", "GEN_INT", "(", "rounded_size", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "g1", ",", "gen_rtx_MINUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "g1", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "g4", ",", "gen_rtx_MINUS", "(", "Pmode", ",", "g1", ",", "g4", ")", ")", ")", ";", "emit_insn", "(", "gen_probe_stack_range", "(", "Pmode", ",", "g1", ",", "g1", ",", "g4", ")", ")", ";", "if", "(", "size", "!=", "rounded_size", ")", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "g4", ",", "rounded_size", "-", "size", ")", ")", ";", "}", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "}" ]	[ "Emit", "code", "to", "probe", "a", "range", "of", "stack", "addresses", "from", "FIRST", "to", "FIRST+SIZE", ",", "inclusive", ".", "These", "are", "offsets", "from", "the", "current", "stack", "pointer", ".", "Note", "that", "we", "do", "n't", "use", "the", "REG+REG", "addressing", "mode", "for", "the", "probes", "because", "of", "the", "stack", "bias", "in", "64-bit", "mode", ".", "And", "it", "does", "n't", "really", "buy", "us", "anything", "so", "the", "advantages", "of", "having", "a", "single", "code", "win", "here", "." ]
LLVM	SPIRV	CPP	stmt_completion	Virtual ISA	613,749	[ "(", ")", ",", "ResVReg", ")", ";" ]	[ "if", "(", "auto", "*", "Res", "=", "checkSpecialInstr", "(", "TD", ",", "MIRBuilder", ")", ")", "return", "Res", ";", "Register", "ResVReg", "=", "createTypeVReg", "(", "MIRBuilder", ")", ";", "DT", ".", "add", "(", "TD", ",", "&", "MIRBuilder", ".", "getMF" ]
GCC	epiphany	CPP	program_repair	MPU	613,750	[ "<FIXS>", "if", "(", "!", "TYPE_NO_NAMED_ARGS_STDARG_P", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ")", "gcc_assert", "(", "arg", ".", "mode", "!=", "BLKmode", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "!", "TYPE_NO_NAMED_ARGS_STDARG_P", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ")", "next_cum", "=", "(", "ROUND_ADVANCE_CUM", "(", "next_cum", ",", "arg", ".", "mode", ",", "arg", ".", "type", ")", "+", "ROUND_ADVANCE_ARG", "(", "arg", ".", "mode", ",", "arg", ".", "type", ")", ")", ";", "<FIXE>" ]	[ "machine_function_t", "", "mf", "=", "MACHINE_FUNCTION", "(", "cfun", ")", ";", "<BUGS>", "gcc_assert", "(", "arg", ".", "mode", "!=", "BLKmode", ")", ";", "<BUGE>", "next_cum", "=", "", "get_cumulative_args", "(", "cum", ")", ";", "<BUGS>", "next_cum", "=", "(", "ROUND_ADVANCE_CUM", "(", "next_cum", ",", "arg", ".", "mode", ",", "arg", ".", "type", ")", "+", "ROUND_ADVANCE_ARG", "(", "arg", ".", "mode", ",", "arg", ".", "type", ")", ")", ";", "<BUGE>", "first_anon_arg", "=", "next_cum", ";", "if", "(", "first_anon_arg", "MAX_EPIPHANY_PARM_REGS", "&&", "!", "no_rtl", ")" ]
LLVM	SPIRV	CPP	stmt_completion	Virtual ISA	613,751	[ "SpirvTy", ",", "Helper", ",", "MRI", ",", "GR", ")", ")", ";" ]	[ "bool", "SPIRVLegalizerInfo", "::", "legalizeCustom", "(", "LegalizerHelper", "&", "Helper", ",", "MachineInstr", "&", "MI", ",", "LostDebugLocObserver", "&", "LocObserver", ")", "const", "{", "auto", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getMF", "(", ")", "->", "getRegInfo", "(", ")", ";", "if", "(", "!", "isTypeFoldingSupported", "(", "Opc", ")", ")", "{", "assert", "(", "Opc", "==", "TargetOpcode", "::", "G_ICMP", ")", ";", "assert", "(", "GR", "->", "getSPIRVTypeForVReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";", "auto", "&", "Op0", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "&", "Op1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Register", "Reg0", "=", "Op0", ".", "getReg", "(", ")", ";", "Register", "Reg1", "=", "Op1", ".", "getReg", "(", ")", ";", "CmpInst", "::", "Predicate", "Cond", "=", "static_cast", "<", "CmpInst", "::", "Predicate", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getPredicate", "(", ")", ")", ";", "if", "(", "(", "!", "ST", "->", "canDirectlyComparePointers", "(", ")", "\|\|", "(", "Cond", "!=", "CmpInst", "::", "ICMP_EQ", "&&", "Cond", "!=", "CmpInst", "::", "ICMP_NE", ")", ")", "&&", "MRI", ".", "getType", "(", "Reg0", ")", ".", "isPointer", "(", ")", "&&", "MRI", ".", "getType", "(", "Reg1", ")", ".", "isPointer", "(", ")", ")", "{", "LLT", "ConvT", "=", "LLT", "::", "scalar", "(", "ST", "->", "getPointerSize", "(", ")", ")", ";", "Type", "", "LLVMTy", "=", "IntegerType", "::", "get", "(", "MI", ".", "getMF", "(", ")", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ",", "ST", "->", "getPointerSize", "(", ")", ")", ";", "SPIRVType", "", "SpirvTy", "=", "GR", "->", "getOrCreateSPIRVType", "(", "LLVMTy", ",", "Helper", ".", "MIRBuilder", ")", ";", "Op0", ".", "setReg", "(", "convertPtrToInt", "(", "Reg0", ",", "ConvT", ",", "SpirvTy", ",", "Helper", ",", "MRI", ",", "GR", ")", ")", ";", "Op1", ".", "setReg", "(", "convertPtrToInt", "(", "Reg1", ",", "ConvT", "," ]
LLVM	X86	CPP	stmt_completion	CPU	613,752	[ "getAlignment", "(", ")", ")", ";" ]	[ "assert", "(", "(", "isa", "<", "LoadInst", ">", "(", "VecInst", ")", "\|\|", "isa", "<", "ShuffleVectorInst", ">", "(", "VecInst", ")", ")", "&&", "<STR_LIT>", "Expected Load or Shuffle", "<STR_LIT>", ")", ";", "Type", "", "VecTy", "=", "VecInst", "->", "getType", "(", ")", ";", "(", "void", ")", "VecTy", ";", "assert", "(", "VecTy", "->", "isVectorTy", "(", ")", "&&", "DL", ".", "getTypeSizeInBits", "(", "VecTy", ")", ">=", "DL", ".", "getTypeSizeInBits", "(", "SubVecTy", ")", "", "NumSubVectors", "&&", "<STR_LIT>", "Invalid Inst-size!!!", "<STR_LIT>", ")", ";", "if", "(", "auto", "", "SVI", "=", "dyn_cast", "<", "ShuffleVectorInst", ">", "(", "VecInst", ")", ")", "{", "Value", "", "Op0", "=", "SVI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "", "Op1", "=", "SVI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumSubVectors", ";", "++", "i", ")", "DecomposedVectors", ".", "push_back", "(", "cast", "<", "ShuffleVectorInst", ">", "(", "Builder", ".", "CreateShuffleVector", "(", "Op0", ",", "Op1", ",", "createSequentialMask", "(", "Builder", ",", "Indices", "[", "i", "]", ",", "SubVecTy", "->", "getVectorNumElements", "(", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "return", ";", "}", "LoadInst", "", "LI", "=", "cast", "<", "LoadInst", ">", "(", "VecInst", ")", ";", "Type", "", "VecBasePtrTy", "=", "SubVecTy", "->", "getPointerTo", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Value", "", "VecBasePtr", "=", "Builder", ".", "CreateBitCast", "(", "LI", "->", "getPointerOperand", "(", ")", ",", "VecBasePtrTy", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumSubVectors", ";", "i", "++", ")", "{", "Value", "", "NewBasePtr", "=", "Builder", ".", "CreateGEP", "(", "VecBasePtr", ",", "Builder", ".", "getInt32", "(", "i", ")", ")", ";", "Instruction", "", "NewLoad", "=", "Builder", ".", "CreateAlignedLoad", "(", "NewBasePtr", ",", "LI", "->" ]
GCC	i386	MD	stmt_completion	CPU	613,753	[ ")", ")" ]	[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const_string", "<STR_LIT>" ]
GCC	arm	CPP	next_suggestion	CPU	613,754	[ "}" ]	[ "static", "bool", "arm_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", ")", "{", "unsigned", "long", "func_type", ";", "if", "(", "cfun", "->", "machine", "->", "sibcall_blocked", ")", "return", "false", ";", "if", "(", "TARGET_THUMB1", ")", "return", "false", ";", "if", "(", "TARGET_VXWORKS_RTP", "&&", "flag_pic", "&&", "decl", "&&", "!", "targetm", ".", "binds_local_p", "(", "decl", ")", ")", "return", "false", ";", "if", "(", "TARGET_APCS_FRAME", "&&", "TARGET_ARM", "&&", "TARGET_HARD_FLOAT", "&&", "decl", "&&", "arm_is_long_call_p", "(", "decl", ")", ")", "return", "false", ";", "if", "(", "TARGET_INTERWORK", "&&", "decl", "&&", "TREE_PUBLIC", "(", "decl", ")", "&&", "!", "TREE_ASM_WRITTEN", "(", "decl", ")", ")", "return", "false", ";", "func_type", "=", "arm_current_func_type", "(", ")", ";", "if", "(", "IS_INTERRUPT", "(", "func_type", ")", ")", "return", "false", ";", "if", "(", "IS_CMSE_ENTRY", "(", "arm_current_func_type", "(", ")", ")", ")", "return", "false", ";", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "CALL_EXPR", ")", "{", "tree", "fntype", "=", "TREE_TYPE", "(", "TREE_TYPE", "(", "CALL_EXPR_FN", "(", "exp", ")", ")", ")", ";", "if", "(", "lookup_attribute", "(", "<STR_LIT>", "cmse_nonsecure_call", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "fntype", ")", ")", ")", "return", "false", ";", "}", "if", "(", "!", "VOID_TYPE_P", "(", "TREE_TYPE", "(", "DECL_RESULT", "(", "cfun", "->", "decl", ")", ")", ")", ")", "{", "rtx", "a", ",", "b", ";", "tree", "decl_or_type", "=", "decl", ";", "if", "(", "!", "decl", ")", "decl_or_type", "=", "TREE_TYPE", "(", "TREE_TYPE", "(", "CALL_EXPR_FN", "(", "exp", ")", ")", ")", ";", "a", "=", "arm_function_value", "(", "TREE_TYPE", "(", "exp", ")", ",", "decl_or_type", ",", "false", ")", ";", "b", "=", "arm_function_value", "(", "TREE_TYPE", "(", "DECL_RESULT", "(", "cfun", "->", "decl", ")", ")", ",", "cfun", "->", "decl", ",", "false", ")", ";", "if", "(", "!", "rtx_equal_p", "(", "a", ",", "b", ")", ")", "return", "false", ";", "}", "if", "(", "IS_STACKALIGN", "(", "func_type", ")", ")", "return", "false", ";", "if", "(", "TARGET_AAPCS_BASED", "&&", "arm_abi", "==", "ARM_ABI_AAPCS", "&&", "decl", "&&", "DECL_WEAK", "(", "decl", ")", ")", "return", "false", ";", "if", "(", "!", "decl", "&&", "CALL_EXPR_BY_DESCRIPTOR", "(", "exp", ")", "&&", "!", "flag_trampolines", ")", "{", "tree", "fntype", "=", "TREE_TYPE", "(", "TREE_TYPE", "(", "CALL_EXPR_FN", "(", "exp", ")", ")", ")", ";", "CUMULATIVE_ARGS", "cum", ";", "cumulative_args_t", "cum_v", ";", "arm_init_cumulative_args", "(", "&", "cum", ",", "fntype", ",", "NULL_RTX", ",", "NULL_TREE", ")", ";", "cum_v", "=", "pack_cumulative_args", "(", "&", "cum", ")", ";", "for", "(", "tree", "t", "=", "TYPE_ARG_TYPES", "(", "fntype", ")", ";", "t", ";", "t", "=", "TREE_CHAIN", "(", "t", ")", ")", "{", "tree", "type", "=", "TREE_VALUE", "(", "t", ")", ";", "if", "(", "!", "VOID_TYPE_P", "(", "type", ")", ")", "arm_function_arg_advance", "(", "cum_v", ",", "TYPE_MODE", "(", "type", ")", ",", "type", ",", "true", ")", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	613,755	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	613,756	[ "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "return", "false", ";" ]	[ "bool", "X86PartialReduction", "::", "trySADPattern", "(", "BinaryOperator", "*", "BO", ")", "{", "if", "(", "!", "ST", "->", "hasSSE2", "(", ")", ")", "return", "false", ";", "if", "(", "!", "cast", "<", "VectorType", ">", "(", "BO", "->", "getType", "(", ")", ")", "->", "getElementType", "(", ")", "->" ]
GCC	i386	MD	next_suggestion	CPU	613,757	[ "<STR_LIT>" ]	[ "(", "match_operand", ":", "V8BFH_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", "]" ]
LLVM	Hexagon	TD	next_suggestion	DSP	613,758	[ "let", "accessSize", "=", "DoubleWordAccess", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	613,759	[ "break", ";" ]	[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "NewBldVec", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "EltTy", ",", "VectorEntry", ",", "DAG", ".", "getIntPtrConstant", "(", "i", ",", "DL", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "RemapSwizzle", "[", "i", "]", "=", "i", ";", "if", "(", "NewBldVec", "[", "i", "]", ".", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_VECTOR_ELT", ")", "{", "unsigned", "Idx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "NewBldVec", "[", "i", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "i", "==", "Idx", ")", "isUnmovable", "[", "Idx", "]", "=", "true", ";", "}", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "if", "(", "NewBldVec", "[", "i", "]", ".", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_VECTOR_ELT", ")", "{", "unsigned", "Idx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "NewBldVec", "[", "i", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "isUnmovable", "[", "Idx", "]", ")", "continue", ";", "std", "::", "swap", "(", "NewBldVec", "[", "Idx", "]", ",", "NewBldVec", "[", "i", "]", ")", ";", "std", "::", "swap", "(", "RemapSwizzle", "[", "i", "]", ",", "RemapSwizzle", "[", "Idx", "]", ")", ";" ]
GCC	sh	MD	stmt_completion	CPU	613,760	[ "(", "plus0_rtx", ",", "<NUM_LIT>", ")" ]	[ "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "rtx", "mem", "=", "operands", "[", "<NUM_LIT>", "]", "rtx", "plus0_rtx", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", "rtx", "plus1_rtx", "=", "XEXP" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	613,761	[ "MCCodeEmitter", ">", "Emitter", ",", "bool", "RelaxAll", ")", "{" ]	[ "MCELFStreamer", "*", "llvm", "::", "createAMDGPUELFStreamer", "(", "const", "Triple", "&", "T", ",", "MCContext", "&", "Context", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "MAB", ",", "raw_pwrite_stream", "&", "OS", ",", "std", "::", "unique_ptr", "<" ]
GCC	i386	MD	stmt_completion	CPU	613,762	[ "]", ")" ]	[ "(", "define_mode_iterator", "SWI48", "[", "SI", "(", "DI", "<STR_LIT>", ")" ]
LLVM	ARM	CPP	next_suggestion	CPU	613,763	[ "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", "->", "stripPointerCasts", "(", ")", ")", ";" ]	[ "uint64_t", "Size", "=", "TM", ".", "getDataLayout", "(", ")", "->", "getTypeAllocSize", "(", "CV", "->", "getType", "(", ")", ")", ";", "assert", "(", "Size", "&&", "<STR_LIT>", "C++ constructor pointer had zero size!", "<STR_LIT>", ")", ";" ]
GCC	i386	MD	stmt_completion	CPU	613,764	[ "]", ")" ]	[ "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	F2003f	CPP	code_generation	CPU	613,765	[ "void", "F2003fInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}" ]	[ "}", "Branch", "Analysis", "&", "Modification" ]
LLVM	SystemZ	TD	next_suggestion	CPU	613,766	[ "}" ]	[ "bits", "<", "<NUM_LIT>", ">", "BD2", ";", "bits", "<", "<NUM_LIT>", ">", "R3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RBD1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RBD1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD2", ";" ]
LLVM	X86	CPP	next_suggestion	CPU	613,767	[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Brcst", ")", ";" ]	[ "SDLoc", "DL", "(", "Op", ")", ";", "unsigned", "int", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "!=", "<NUM_LIT>", "&&", "NumElts", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", ".", "is512BitVector", "(", ")", "&&", "InVT", ".", "getVectorElementType", "(", ")", "!=", "MVT", "::", "i1", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "In", ")", ";", "EVT", "ExtVT", "=", "(", "NumElts", "==", "<NUM_LIT>", ")", "?", "MVT", "::", "v8i64", ":", "MVT", "::", "v16i32", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "assert", "(", "InVT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i1", ")", ";", "SDValue", "Cst", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "ExtVT", ".", "getScalarType", "(", ")", ")", ";", "const", "Constant", "*", "C", "=", "cast", "<", "ConstantSDNode", ">", "(", "Cst", ")", "->", "getConstantIntValue", "(", ")", ";", "SDValue", "CP", "=", "DAG", ".", "getConstantPool", "(", "C", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "unsigned", "Alignment", "=", "cast", "<", "ConstantPoolSDNode", ">", "(", "CP", ")", "->", "getAlignment", "(", ")", ";", "SDValue", "Ld", "=", "DAG", ".", "getLoad", "(", "Cst", ".", "getValueType", "(", ")", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CP", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "Alignment", ")", ";", "SDValue", "Brcst", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "ExtVT", ",", "In", ",", "Ld", ")", ";", "if", "(", "VT", ".", "is512BitVector", "(", ")", ")", "return", "Brcst", ";" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	613,768	[ "assert", "(", "Ref", ".", "Op", "!=", "nullptr", ")", ";" ]	[ "RegisterRef", "RefNode", "::", "getRegRef", "(", "const", "DataFlowGraph", "&", "G", ")", "const", "{", "assert", "(", "NodeAttrs", "::", "type", "(", "Attrs", ")", "==", "NodeAttrs", "::", "Ref", ")", ";", "if", "(", "NodeAttrs", "::", "flags", "(", "Attrs", ")", "&", "NodeAttrs", "::", "PhiRef", ")", "return", "G", ".", "unpack", "(", "Ref", ".", "PR", ")", ";" ]
LLVM	ARM	TD	stmt_completion	CPU	613,769	[ "<STR_LIT>", ">", ";" ]	[ "def", "IsThumb1Only", ":", "Predicate", "<" ]
LLVM	Z80old	CPP	code_generation	MPU	613,770	[ "bool", "Z80oldTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "", "Ty", ",", "unsigned", "AS", ",", "Instruction", "", "I", ")", "const", "{", "if", "(", "AM", ".", "Scale", ")", "{", "return", "false", ";", "}", "if", "(", "AM", ".", "BaseGV", "&&", "AM", ".", "HasBaseReg", ")", "{", "return", "false", ";", "}", "if", "(", "AM", ".", "BaseGV", ")", "{", "return", "AM", ".", "BaseOffs", "==", "<NUM_LIT>", ";", "}", "if", "(", "AM", ".", "HasBaseReg", ")", "{", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "AM", ".", "BaseOffs", ")", ";", "}", "return", "false", ";", "}" ]	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]
LLVM	X86	CPP	next_suggestion	CPU	613,771	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", "+", "HasVEX_4V", "+", "HasEVEX_K", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
GCC	s390	MD	next_suggestion	MPU	613,772	[ "emit_insn", "(", "gen_rtx_SET", "(", "tmp", ",", "ext", ")", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "optimize", "&", "&", "can_create_pseudo_p", "(", ")", "&", "&", "register_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "VOIDmode", ")", "&", "&", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", "MEM", ")", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "SImode", ")", "rtx", "ext", "=", "gen_rtx_SIGN_EXTEND", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]
LLVM	Hexagon	TD	next_suggestion	DSP	613,773	[ "let", "isFP", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
GCC	aarch64	MD	next_suggestion	CPU	613,774	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "GPF_F16", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "GPF_F16", "[", "(", "match_operand", ":", "GPF_F16", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "FRINT", ")", ")", "]", "<STR_LIT>" ]
LLVM	Hexagon	CPP	next_suggestion	DSP	613,775	[ "Reloc", "=", "(", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "\|", "(", "(", "Value", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";" ]	[ "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Kind", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "DataSize", "&&", "<STR_LIT>", "Invalid fixup offset!", "<STR_LIT>", ")", ";", "char", "*", "InstAddr", "=", "Data", "+", "Offset", ";", "Value", "=", "adjustFixupValue", "(", "Kind", ",", "FixupValue", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "int", "sValue", "=", "(", "int", ")", "Value", ";", "switch", "(", "(", "unsigned", ")", "Kind", ")", "{", "default", ":", "return", ";", "case", "fixup_Hexagon_B7_PCREL", ":", "if", "(", "!", "(", "isIntN", "(", "<NUM_LIT>", ",", "sValue", ")", ")", ")", "HandleFixupError", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "int64_t", ")", "FixupValue", ",", "<STR_LIT>", "B7_PCREL", "<STR_LIT>", ")", ";", "case", "fixup_Hexagon_B7_PCREL_X", ":", "InstMask", "=", "<NUM_LIT>", ";", "Reloc", "=", "(", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "\|", "(", "(", "Value", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "break", ";", "case", "fixup_Hexagon_B9_PCREL", ":", "if", "(", "!", "(", "isIntN", "(", "<NUM_LIT>", ",", "sValue", ")", ")", ")", "HandleFixupError", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "int64_t", ")", "FixupValue", ",", "<STR_LIT>", "B9_PCREL", "<STR_LIT>", ")", ";", "case", "fixup_Hexagon_B9_PCREL_X", ":", "InstMask", "=", "<NUM_LIT>", ";", "Reloc", "=", "(", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "\|", "(", "(", "Value", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "break", ";", "case", "fixup_Hexagon_B13_PCREL", ":", "if", "(", "!", "(", "isIntN", "(", "<NUM_LIT>", ",", "sValue", ")", ")", ")", "HandleFixupError", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "int64_t", ")", "FixupValue", ",", "<STR_LIT>", "B13_PCREL", "<STR_LIT>", ")", ";", "case", "fixup_Hexagon_B13_PCREL_X", ":", "InstMask", "=", "<NUM_LIT>", ";", "Reloc", "=", "(", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "\|", "(", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "\|", "(", "(", "Value", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "break", ";", "case", "fixup_Hexagon_B15_PCREL", ":", "if", "(", "!", "(", "isIntN", "(", "<NUM_LIT>", ",", "sValue", ")", ")", ")", "HandleFixupError", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "int64_t", ")", "FixupValue", ",", "<STR_LIT>", "B15_PCREL", "<STR_LIT>", ")", ";", "case", "fixup_Hexagon_B15_PCREL_X", ":", "InstMask", "=", "<NUM_LIT>", ";", "Reloc", "=", "(", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "\|", "(", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "\|", "(", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "\|", "(", "(", "Value", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "break", ";", "case", "fixup_Hexagon_B22_PCREL", ":", "if", "(", "!", "(", "isIntN", "(", "<NUM_LIT>", ",", "sValue", ")", ")", ")", "HandleFixupError", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "int64_t", ")", "FixupValue", ",", "<STR_LIT>", "B22_PCREL", "<STR_LIT>", ")", ";", "case", "fixup_Hexagon_B22_PCREL_X", ":", "InstMask", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	CPP	next_suggestion	CPU	613,776	[ "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "stxr_status", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";" ]	[ "const", "TargetRegisterClass", "", "TRC", ",", "", "TRCsp", ";", "if", "(", "Size", "==", "<NUM_LIT>", ")", "{", "TRC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "TRCsp", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "{", "TRC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "TRCsp", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "unsigned", "ldrOpc", ",", "strOpc", ";", "getExclusiveOperation", "(", "Size", ",", "ldrOpc", ",", "strOpc", ")", ";", "MachineBasicBlock", "", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "unsigned", "scratch", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "MRI", ".", "constrainRegClass", "(", "scratch", ",", "TRCsp", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "MRI", ".", "constrainRegClass", "(", "incr", ",", "TRCsp", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "CmpOp", ")", ")", ".", "addReg", "(", "incr", ")", ".", "addReg", "(", "oldval", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Size", "==", "<NUM_LIT>", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "scratch", ")", ".", "addReg", "(", "oldval", ")", ".", "addReg", "(", "incr", ")", ".", "addImm", "(", "Cond", ")", ";", "unsigned", "stxr_status", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MRI", ".", "constrainRegClass", "(", "stxr_status", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "stxr_status", ")", ".", "addReg", "(", "scratch", ")", ".", "addReg", "(", "ptr", ")", ";" ]
LLVM	PowerPC	CPP	next_suggestion	CPU	613,777	[ "}" ]	[ "if", "(", "ConstantPoolSDNode", "", "CP", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "ConstantFP", "", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "CP", "->", "getConstVal", "(", ")", ")", ")", "return", "CFP", "->", "getValueAPF", "(", ")", ".", "isZero", "(", ")", ";", "}", "return", "false", ";" ]
LLVM	PowerPC	CPP	code_generation	CPU	613,778	[ "PPCTargetLowering", "::", "ConstraintType", "PPCTargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "break", ";", "case", "'", "b", "'", ":", "case", "'", "r", "'", ":", "case", "'", "f", "'", ":", "case", "'", "v", "'", ":", "case", "'", "y", "'", ":", "return", "C_RegisterClass", ";", "}", "}", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";", "}" ]	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]
LLVM	AArch64	TD	stmt_completion	CPU	613,779	[ ":", "$", "Immn", ")", ",", "<NUM_LIT>", ">", ";" ]	[ "def", ":", "NeonInstAlias", "<", "<STR_LIT>", ",", "(", "INSELs", "VPR128", ":", "$", "Rd", ",", "VPR128", ":", "$", "Rn", ",", "neon_uimm2_bare", ":", "$", "Immd", ",", "neon_uimm2_bare" ]
LLVM	X86	CPP	next_suggestion	CPU	613,780	[ "assert", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "InVT", ".", "getSizeInBits", "(", ")", "&&", "<STR_LIT>", "Expected VTs to be the same size!", "<STR_LIT>", ")", ";" ]	[ "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "InVT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", "Expected vector VTs.", "<STR_LIT>", ")", ";", "assert", "(", "(", "ISD", "::", "ANY_EXTEND", "==", "Opcode", "\|\|", "ISD", "::", "SIGN_EXTEND", "==", "Opcode", "\|\|", "ISD", "::", "ZERO_EXTEND", "==", "Opcode", ")", "&&", "<STR_LIT>", "Unknown extension opcode", "<STR_LIT>", ")", ";", "if", "(", "InVT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "{" ]
GCC	ia64	MD	stmt_completion	CPU	613,781	[ "]", ")" ]	[ "(", "abs", ":", "XF", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM	CPP	next_suggestion	CPU	613,782	[ "SwitchSection", "(", "EHSection", ")", ";" ]	[ "StringRef", "FnSecName", "(", "FnSection", ".", "getName", "(", ")", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "EHSecName", "(", "Prefix", ")", ";", "if", "(", "FnSecName", "!=", "<STR_LIT>", ".text", "<STR_LIT>", ")", "{", "EHSecName", "+=", "FnSecName", ";", "}", "const", "MCSymbolELF", "", "Group", "=", "FnSection", ".", "getGroup", "(", ")", ";", "if", "(", "Group", ")", "Flags", "\|=", "ELF", "::", "SHF_GROUP", ";", "MCSectionELF", "", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", ",", "<NUM_LIT>", ",", "Group", ",", "true", ",", "FnSection", ".", "getUniqueID", "(", ")", ",", "static_cast", "<", "const", "MCSymbolELF", "*", ">", "(", "FnSection", ".", "getBeginSymbol", "(", ")", ")", ")", ";", "assert", "(", "EHSection", "&&", "<STR_LIT>", "Failed to get the required EH section", "<STR_LIT>", ")", ";" ]
GCC	i386	CPP	stmt_completion	CPU	613,783	[ "_", "_", "v4si", ")", "_", "_", "index", ",", "(", "_", "_", "v4di", ")", "_", "_", "mask", ",", "_", "_", "scale", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_i32gather_epi64", "(", "_", "_", "m256i", "_", "_", "src", ",", "long", "long", "int", "const", "*", "_", "_", "base", ",", "_", "_", "m128i", "_", "_", "index", ",", "_", "_", "m256i", "_", "_", "mask", ",", "const", "int", "_", "_", "scale", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_gathersiv4di", "(", "(", "_", "_", "v4di", ")", "_", "_", "src", ",", "_", "_", "base", ",", "(" ]
GCC	csky	CPP	next_suggestion	CPU	613,784	[ "}" ]	[ "if", "(", "CSKY_FUNCTION_IS_INTERRUPT", "(", "func_type", ")", ")", "return", "<STR_LIT>", "ipop\\n\\tnir\\n", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", "rts\\n", "<STR_LIT>", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	613,785	[ ">", ";" ]	[ "def", "LogicalShifterOperand64", ":", "LogicalShifterOperand", "<", "<NUM_LIT>" ]
GCC	mips	CPP	program_repair	CPU	613,786	[ "<FIXS>", "else", "if", "(", "ISA_HAS_MXHC1", ")", "<FIXE>" ]	[ "if", "(", "TARGET_64BIT", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\tdm%cc1\\t%s,%s\\n", "<STR_LIT>", ",", "direction", ",", "reg_names", "[", "gpreg", "]", ",", "reg_names", "[", "fpreg", "]", ")", ";", "<BUGS>", "else", "if", "(", "TARGET_FLOAT64", ")", "<BUGE>", "{", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\tm%cc1\\t%s,%s\\n", "<STR_LIT>", ",", "direction", ",", "reg_names", "[", "gpreg", "+", "TARGET_BIG_ENDIAN", "]", ",", "reg_names", "[", "fpreg", "]", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\tm%chc1\\t%s,%s\\n", "<STR_LIT>", ",", "direction", ",", "reg_names", "[", "gpreg", "+", "TARGET_LITTLE_ENDIAN", "]", ",", "reg_names", "[", "fpreg", "]", ")", ";", "}", "else", "{" ]
LLVM	X86	CPP	next_suggestion	CPU	613,787	[ "}" ]	[ "MVT", "IntVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i64", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "SDValue", "Op0", "=", "DAG", ".", "getBitcast", "(", "IntVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Op1", "=", "DAG", ".", "getBitcast", "(", "IntVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "IntOpcode", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected FP logic op", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "IntOpcode", "=", "ISD", "::", "OR", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "IntOpcode", "=", "ISD", "::", "XOR", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "IntOpcode", "=", "ISD", "::", "AND", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "IntOpcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "SDValue", "IntOp", "=", "DAG", ".", "getNode", "(", "IntOpcode", ",", "dl", ",", "IntVT", ",", "Op0", ",", "Op1", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "IntOp", ")", ";", "}", "return", "SDValue", "(", ")", ";" ]
LLVM	Mips	CPP	next_suggestion	CPU	613,788	[ "Chain", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "Mips", "::", "SWC1", ",", "dl", ",", "MVT", "::", "Other", ",", "Ops1", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";" ]	[ "else", "return", "NULL", ";", "if", "(", "TM", ".", "getTargetData", "(", ")", "->", "isBigEndian", "(", ")", ")", "std", "::", "swap", "(", "Offset0", ",", "Offset1", ")", ";", "SDValue", "Ops0", "[", "]", "=", "{", "FPEven", ",", "Offset0", ",", "Base", ",", "Chain", "}", ";", "Chain", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "Mips", "::", "SWC1", ",", "dl", ",", "MVT", "::", "Other", ",", "Ops0", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "Chain", ".", "getNode", "(", ")", ")", "->", "setMemRefs", "(", "MemRefs0", ",", "MemRefs0", "+", "<NUM_LIT>", ")", ";", "SDValue", "Ops1", "[", "]", "=", "{", "FPOdd", ",", "Offset1", ",", "Base", ",", "Chain", "}", ";" ]
LLVM	Sparc	CPP	next_suggestion	CPU	613,789	[ "return", "MCDisassembler", "::", "Success", ";" ]	[ "unsigned", "rs1", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "isImm", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "cc", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "rs2", "=", "<NUM_LIT>", ";", "unsigned", "imm7", "=", "<NUM_LIT>", ";", "if", "(", "isImm", ")", "imm7", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "rs2", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "DecodeStatus", "status", "=", "DecodeIntRegsRegisterClass", "(", "MI", ",", "rs1", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "if", "(", "isImm", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm7", ")", ")", ";", "else", "{", "status", "=", "DecodeIntRegsRegisterClass", "(", "MI", ",", "rs2", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "cc", ")", ")", ";" ]
GCC	arm	CPP	next_suggestion	CPU	613,790	[ "else", "if", "(", "(", "thumb1_index_register_rtx_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "strict_p", ")", "\|\|", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "==", "arg_pointer_rtx", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "thumb_legitimate_offset_p", "(", "mode", ",", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ")", "return", "<NUM_LIT>", ";" ]	[ "if", "(", "TARGET_HAVE_MOVT", "&&", "can_avoid_literal_pool_for_label_p", "(", "x", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<", "<NUM_LIT>", "&&", "!", "(", "reload_in_progress", "\|\|", "reload_completed", ")", "&&", "(", "reg_mentioned_p", "(", "frame_pointer_rtx", ",", "x", ")", "\|\|", "reg_mentioned_p", "(", "arg_pointer_rtx", ",", "x", ")", "\|\|", "reg_mentioned_p", "(", "virtual_incoming_args_rtx", ",", "x", ")", "\|\|", "reg_mentioned_p", "(", "virtual_outgoing_args_rtx", ",", "x", ")", "\|\|", "reg_mentioned_p", "(", "virtual_stack_dynamic_rtx", ",", "x", ")", "\|\|", "reg_mentioned_p", "(", "virtual_stack_vars_rtx", ",", "x", ")", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "thumb1_base_register_rtx_p", "(", "x", ",", "mode", ",", "strict_p", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">=", "<NUM_LIT>", "&&", "CONSTANT_P", "(", "x", ")", "&&", "SYMBOL_REF_P", "(", "x", ")", "&&", "CONSTANT_POOL_ADDRESS_P", "(", "x", ")", "&&", "!", "flag_pic", "&&", "!", "arm_disable_literal_pool", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "(", "GET_MODE_SIZE", "(", "mode", ")", ">=", "<NUM_LIT>", "\|\|", "mode", "==", "HFmode", ")", "&&", "reload_completed", "&&", "(", "LABEL_REF_P", "(", "x", ")", "\|\|", "(", "GET_CODE", "(", "x", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", "&&", "CONST_INT_P", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "POST_INC", "&&", "GET_MODE_SIZE", "(", "mode", ")", ">=", "<NUM_LIT>", "&&", "thumb1_index_register_rtx_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "strict_p", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", ")", "{", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "<NUM_LIT>", "&&", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "!=", "frame_pointer_rtx", "&&", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "!=", "frame_pointer_rtx", "&&", "thumb1_index_register_rtx_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "strict_p", ")", "&&", "(", "thumb1_index_register_rtx_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "strict_p", ")", "\|\|", "(", "!", "strict_p", "&&", "will_be_in_index_register", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ")", ")", "return", "<NUM_LIT>", ";" ]
GCC	aarch64	MD	stmt_completion	CPU	613,791	[ "<STR_LIT>", ")", ")" ]	[ "(", "define_enum_attr", "<STR_LIT>", "<STR_LIT>", "(", "const_string" ]
GCC	arm	CPP	next_suggestion	CPU	613,792	[ "}" ]	[ "vaddq_s8", "(", "int8x16_t", "_", "_", "a", ",", "int8x16_t", "_", "_", "b", ")", "{", "return", "_", "_", "a", "+", "_", "_", "b", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	613,793	[ ",", "RegClassID", ",", "RegD", "+", "i", ")", ")", ")", ";" ]	[ "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "ARM", "::", "CPSR", ")", ")", ";", "OpIdx", "+=", "<NUM_LIT>", ";", "bool", "isSPVFP", "=", "(", "Opcode", "==", "ARM", "::", "VLDMS", "\|\|", "Opcode", "==", "ARM", "::", "VLDMS_UPD", "\|\|", "Opcode", "==", "ARM", "::", "VSTMS", "\|\|", "Opcode", "==", "ARM", "::", "VSTMS_UPD", ")", ";", "unsigned", "RegClassID", "=", "isSPVFP", "?", "ARM", "::", "SPRRegClassID", ":", "ARM", "::", "DPRRegClassID", ";", "unsigned", "RegD", "=", "decodeVFPRd", "(", "insn", ",", "isSPVFP", ")", ";", "unsigned", "char", "Imm8", "=", "insn", "&", "<NUM_LIT>", ";", "unsigned", "Regs", "=", "isSPVFP", "?", "Imm8", ":", "Imm8", "/", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Regs", ";", "++", "i", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B" ]
GCC	moxie	MD	next_suggestion	CPU	613,794	[ "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]", ")" ]	[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
LLVM	ARM	CPP	stmt_completion	CPU	613,795	[ "getZExtValue", "(", ")", ";" ]	[ "if", "(", "ConstantSDNode", "", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ")", "{", "int", "Val", "=", "(", "int", ")", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "Val", ">=", "<NUM_LIT>", "&&", "Val", "<", "<NUM_LIT>", ")", "{", "Offset", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "AddSub", ",", "Val", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "MVT", "::", "i32", ")", ";", "return", "true", ";", "}", "}", "Offset", "=", "N", ";", "<STR_LIT>", "::", "<STR_LIT>", "ShOpcVal", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "N", ")", ";", "unsigned", "ShAmt", "=", "<NUM_LIT>", ";", "if", "(", "ShOpcVal", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "if", "(", "ConstantSDNode", "", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->" ]
LLVM	WebAssembly	CPP	program_repair	Virtual ISA	613,796	[ "<FIXS>", "InsertPos", "=", "getEarliestInsertPos", "(", "AfterTry", ",", "BeforeSet", ",", "AfterSet", ")", ";", "<FIXE>" ]	[ "}", "<BUGS>", "InsertPos", "=", "GetEarliestInsertPos", "(", "AfterTry", ",", "BeforeSet", ",", "AfterSet", ")", ";", "<BUGE>", "MachineInstr", "", "End", "=", "BuildMI", "(", "", "AfterTry", ",", "InsertPos", ",", "Bottom", "->", "findBranchDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "WebAssembly", "::", "END_TRY", ")", ")", ";" ]
GCC	bfin	CPP	stmt_completion	DSP	613,797	[ "true", ";" ]	[ "static", "bool", "stack_frame_needed_p", "(", "void", ")", "{", "if", "(", "current_function_calls_eh_return", ")", "return" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	613,798	[ "Features", ")", ";" ]	[ "if", "(", "Features", ".", "test", "(", "FeatureSGPRInitBug", ")", ")", "return", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "IsaVersion", "Version", "=", "getIsaVersion", "(" ]
LLVM	X86	CPP	next_suggestion	CPU	613,799	[ "if", "(", "Width", "==", "<NUM_LIT>", ")", "return", "false", ";" ]	[ "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "unsigned", "Size", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "C", ")", "return", "false", ";", "const", "APInt", "&", "Mask", "=", "C", "->", "getAPIntValue", "(", ")", ";", "APInt", "ShrunkMask", "=", "Mask", "&", "Demanded", ";", "unsigned", "Width", "=", "ShrunkMask", ".", "getActiveBits", "(", ")", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

613,700

[ "SubReg", ",", "const", "SIRegisterInfo", "&", "TRI", ")", "{" ]

[ "static", "bool", "instReadsReg", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "Reg", ",", "unsigned" ]

LLVM

MBlaze

CPP

stmt_completion

MPU

613,701

[ ")", ")", ";" ]

[ "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", ")", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Mac not supported on MBlaze", "<STR_LIT>", ")", ";", "if", "(", "TheTriple", ".", "isOSWindows", "(", ")", ")", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Windows not supported on MBlaze", "<STR_LIT>", ")", ";", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TheTriple", ".", "getOS", "(" ]

LLVM

Hexagon

TD

next_suggestion

DSP

613,702

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_vsubhs", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_ea23e4", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

TPC

TD

stmt_completion

Virtual ISA

613,703

[ ";" ]

[ "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "OperandType", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "OperandType", "{", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "}", ";", "let", "Switches", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Switches", "{", "<NUM_LIT>", "}", "=", "sw", "{", "<NUM_LIT>", "}", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";", "let", "HasImm", "=", "hasImm", ";", "let", "immOpNum", "=", "<NUM_LIT>" ]

GCC

i386

CPP

next_suggestion

CPU

613,704

[ "if", "(", "field_chain", "!=", "NULL_TREE", ")", "DECL_CHAIN", "(", "field", ")", "=", "field_chain", ";" ]

[ "tree", "field", "=", "NULL_TREE", ",", "field_chain", "=", "NULL_TREE", ";", "int", "i", ";", "tree", "type", "=", "make_node", "(", "RECORD_TYPE", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "field", "=", "build_decl", "(", "UNKNOWN_LOCATION", ",", "FIELD_DECL", ",", "get_identifier", "(", "field_name", "[", "i", "]", ")", ",", "unsigned_type_node", ")", ";", "if", "(", "field_chain", "!=", "NULL_TREE", ")", "DECL_CHAIN", "(", "field", ")", "=", "field_chain", ";", "field_chain", "=", "field", ";", "}", "field", "=", "build_decl", "(", "UNKNOWN_LOCATION", ",", "FIELD_DECL", ",", "get_identifier", "(", "field_name", "[", "<NUM_LIT>", "]", ")", ",", "build_array_type", "(", "unsigned_type_node", ",", "build_index_type", "(", "size_one_node", ")", ")", ")", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

613,705

[ "Cycles", "+=", "CyclesToEnd", ";" ]

[ "if", "(", "it", "!=", "VisitedBBs", ".", "end", "(", ")", ")", "{", "VisitedBBInfo", "BBInfo", "=", "it", "->", "second", ";", "Cycles", "+=", "BBInfo", ".", "Cycles", ";", "return", "BBInfo", ".", "HasReturn", ";", "}", "unsigned", "int", "CyclesToEnd", "=", "<NUM_LIT>", ";", "for", "(", "MachineInstr", "&", "MI", ":", "*", "MBB", ")", "{", "if", "(", "MI", ".", "isReturn", "(", ")", "&&", "!", "MI", ".", "isCall", "(", ")", ")", "{", "VisitedBBs", "[", "MBB", "]", "=", "VisitedBBInfo", "(", "true", ",", "CyclesToEnd", ")", ";", "Cycles", "+=", "CyclesToEnd", ";", "return", "true", ";", "}", "CyclesToEnd", "+=", "TII", "->", "getInstrLatency", "(", "STI", "->", "getInstrItineraryData", "(", ")", ",", "MI", ")", ";", "}", "VisitedBBs", "[", "MBB", "]", "=", "VisitedBBInfo", "(", "false", ",", "CyclesToEnd", ")", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

613,706

[ ";", "}", "def", "VLD4DUPq8EvenPseudo", ":", "VLDQQQQPseudo", "<", "IIC_VLD4dup", ">", ",", "Sched", "<", "[", "WriteVLD2", "]", ">", ";" ]

[ "def", "VLD4DUPq32", ":", "VLD4DUP", "<", "{", "<NUM_LIT>", ",", "?", ",", "<NUM_LIT>", ",", "?", "}", ",", "<STR_LIT>", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "}" ]

GCC

s390

CPP

code_generation

MPU

613,707

[ "void", "s390_asm_output_function_label", "(", "FILE", "*", "asm_out_file", ",", "const", "char", "*", "fname", ",", "tree", "decl", ")", "{", "int", "hw_before", ",", "hw_after", ";", "s390_function_num_hotpatch_hw", "(", "decl", ",", "&", "hw_before", ",", "&", "hw_after", ")", ";", "if", "(", "hw_before", ">", "<NUM_LIT>", ")", "{", "unsigned", "int", "function_alignment", ";", "int", "i", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\tnopr\\t%%r0", "<STR_LIT>", "<STR_LIT>", "\\t# pre-label NOPs for hotpatch (%d halfwords)\\n", "<STR_LIT>", ",", "hw_before", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "hw_before", ";", "i", "++", ")", "fputs", "(", "<STR_LIT>", "\\tnopr\\t%r0\\n", "<STR_LIT>", ",", "asm_out_file", ")", ";", "function_alignment", "=", "MAX", "(", "<NUM_LIT>", ",", "DECL_ALIGN", "(", "decl", ")", "/", "BITS_PER_UNIT", ")", ";", "if", "(", "!", "DECL_USER_ALIGN", "(", "decl", ")", ")", "function_alignment", "=", "MAX", "(", "function_alignment", ",", "(", "unsigned", "int", ")", "align_functions", ")", ";", "fputs", "(", "<STR_LIT>", "\\t# alignment for hotpatch\\n", "<STR_LIT>", ",", "asm_out_file", ")", ";", "ASM_OUTPUT_ALIGN", "(", "asm_out_file", ",", "floor_log2", "(", "function_alignment", ")", ")", ";", "}", "if", "(", "S390_USE_TARGET_ATTRIBUTE", "&&", "TARGET_DEBUG_ARG", ")", "{", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t# fn:%s ar%d\\n", "<STR_LIT>", ",", "fname", ",", "s390_arch", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t# fn:%s tu%d\\n", "<STR_LIT>", ",", "fname", ",", "s390_tune", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t# fn:%s sg%d\\n", "<STR_LIT>", ",", "fname", ",", "s390_stack_guard", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t# fn:%s ss%d\\n", "<STR_LIT>", ",", "fname", ",", "s390_stack_size", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t# fn:%s bc%d\\n", "<STR_LIT>", ",", "fname", ",", "s390_branch_cost", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t# fn:%s wf%d\\n", "<STR_LIT>", ",", "fname", ",", "s390_warn_framesize", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t# fn:%s ba%d\\n", "<STR_LIT>", ",", "fname", ",", "TARGET_BACKCHAIN", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t# fn:%s hd%d\\n", "<STR_LIT>", ",", "fname", ",", "TARGET_HARD_DFP", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t# fn:%s hf%d\\n", "<STR_LIT>", ",", "fname", ",", "!", "TARGET_SOFT_FLOAT", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t# fn:%s ht%d\\n", "<STR_LIT>", ",", "fname", ",", "TARGET_OPT_HTM", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t# fn:%s vx%d\\n", "<STR_LIT>", ",", "fname", ",", "TARGET_OPT_VX", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t# fn:%s ps%d\\n", "<STR_LIT>", ",", "fname", ",", "TARGET_PACKED_STACK", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t# fn:%s se%d\\n", "<STR_LIT>", ",", "fname", ",", "TARGET_SMALL_EXEC", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t# fn:%s mv%d\\n", "<STR_LIT>", ",", "fname", ",", "TARGET_MVCLE", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t# fn:%s zv%d\\n", "<STR_LIT>", ",", "fname", ",", "TARGET_ZVECTOR", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t# fn:%s wd%d\\n", "<STR_LIT>", ",", "fname", ",", "s390_warn_dynamicstack_p", ")", ";", "}", "ASM_OUTPUT_LABEL", "(", "asm_out_file", ",", "fname", ")", ";", "if", "(", "hw_after", ">", "<NUM_LIT>", ")", "asm_fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\t# post-label NOPs for hotpatch (%d halfwords)\\n", "<STR_LIT>", ",", "hw_after", ")", ";", "}" ]

[ "Write", "the", "extra", "assembler", "code", "needed", "to", "declare", "a", "function", "properly", "." ]

LLVM

LoongArch

CPP

stmt_completion

CPU

613,708

[ ")", ")", ";" ]

[ "addPass", "(", "createLoongArchPreRAExpandPseudoPass", "(" ]

LLVM

LM32

CPP

stmt_completion

MPU

613,709

[ "i32", ";" ]

[ "EVT", "LM32TargetLowering", "::", "getSetCCResultType", "(", "LLVMContext", "&", "Context", ",", "EVT", "VT", ")", "const", "{", "return", "MVT", "::" ]

LLVM

MINA32

CPP

next_suggestion

CPU

613,710

[ "}" ]

[ "TargetRegistry", "::", "RegisterMCSubtargetInfo", "(", "getTheMINA32Target", "(", ")", ",", "createMINA32MCSubtargetInfo", ")", ";", "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "getTheMINA32Target", "(", ")", ",", "createMINA32MCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCCodeEmitter", "(", "getTheMINA32Target", "(", ")", ",", "createMINA32MCCodeEmitter", ")", ";", "TargetRegistry", "::", "RegisterELFStreamer", "(", "getTheMINA32Target", "(", ")", ",", "createMCStreamer", ")", ";", "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getTheMINA32Target", "(", ")", ",", "createMINA32AsmBackend", ")", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

613,711

[ "ES", "!=", "<NUM_LIT>", "||", "JT", "!=", "-", "<NUM_LIT>", ";" ]

[ "return", "GV", "!=", "<NUM_LIT>", "||", "CP", "!=", "<NUM_LIT>", "||" ]

GCC

i386

CPP

program_repair

CPU

613,712

[ "<FIXS>", "<FIXE>", "<FIXS>", "pushl", "%", "ecx", "leal", "<NUM_LIT>", "(", "%", "esp", ")", ",", "%", "ecx", "cmpl", "$", "<NUM_LIT>", ",", "%", "eax", "jb", "Ldone", "<FIXE>", "<FIXS>", "Lprobe", ":", "subl", "$", "<NUM_LIT>", ",", "%", "ecx", "or", "l", "$", "<NUM_LIT>", ",", "(", "%", "ecx", ")", "subl", "$", "<NUM_LIT>", ",", "%", "eax", "cmpl", "$", "<NUM_LIT>", ",", "%", "eaxja", "Lprobe", "<FIXE>", "<FIXS>", "Ldone", ":", "subl", "%", "eax", ",", "%", "ecxorl", "$", "<NUM_LIT>", ",", "(", "%", "ecx", ")", "<FIXE>", "<FIXS>", "movl", "%", "esp", ",", "%", "eax", "movl", "%", "ecx", ",", "%", "esp", "movl", "(", "%", "eax", ")", ",", "%", "ecx", "movl", "<NUM_LIT>", "(", "%", "eax", ")", ",", "%", "eax", "<FIXE>", "<FIXS>", "pushl", "%", "eaxret", "#", "else__alloca", ":", "movq", "%", "rcx", ",", "%", "rax___chkstk", ":", "popq", "%", "r11", "movq", "%", "rsp", ",", "%", "r10", "cmpq", "$", "<NUM_LIT>", ",", "%", "rax", "jb", "Ldone", "<FIXE>", "<FIXS>", "Lprobe", ":", "subq", "$", "<NUM_LIT>", ",", "%", "r10", "or", "l", "$", "<NUM_LIT>", ",", "(", "%", "r10", ")", "subq", "$", "<NUM_LIT>", ",", "%", "rax", "cmpq", "$", "<NUM_LIT>", ",", "%", "raxja", "Lprobe", "Ldone", ":", "subq", "%", "rax", ",", "%", "r10orl", "$", "<NUM_LIT>", ",", "(", "%", "r10", ")", "movq", "%", "r10", ",", "%", "rsp", "pushq", "%", "r11ret", "#", "endif", "<FIXE>" ]

[ "#", "define", "TARGET_USE_LOCAL_THUNK_ALIAS_P", "(", "DECL", ")", "(", "!", "DECL_ONE_ONLY", "(", "DECL", ")", ")", "#", "define", "SUBTARGET_ATTRIBUTE_TABLE", "<BUGS>", "<BUGE>", "{", "<STR_LIT>", "selectany", "<STR_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "true", ",", "false", ",", "false", ",", "ix86_handle_selectany_attribute", "}", "#", "undef", "NO_PROFILE_COUNTERS", "@", "@", "-", "<NUM_LIT>", ",", "<NUM_LIT>", "+", "<NUM_LIT>", ",", "<NUM_LIT>", "@", "@", ".", "global", "_", "_", "_", "chkstk", ".", "global", "_", "_", "alloca___chkstk", ":", "_", "_", "alloca", ":", "<BUGS>", "pushl", "%", "ecx", "movl", "%", "esp", ",", "%", "ecx", "addl", "$", "<NUM_LIT>", ",", "%", "ecx", "<BUGE>", "<BUGS>", "probe", ":", "cmpl", "$", "<NUM_LIT>", ",", "%", "eax", "jb", "done", "<BUGE>", "<BUGS>", "subl", "$", "<NUM_LIT>", ",", "%", "ecx", "or", "l", "$", "<NUM_LIT>", ",", "(", "%", "ecx", ")", "subl", "$", "<NUM_LIT>", ",", "%", "eax", "jmp", "probe", "<BUGE>", "<BUGS>", "done", ":", "subl", "%", "eax", ",", "%", "ecxorl", "$", "<NUM_LIT>", ",", "(", "%", "ecx", ")", "<BUGE>", "<BUGS>", "movl", "%", "esp", ",", "%", "eaxmovl", "%", "ecx", ",", "%", "esp", "<BUGE>", "<BUGS>", "movl", "(", "%", "eax", ")", ",", "%", "ecx", "movl", "<NUM_LIT>", "(", "%", "eax", ")", ",", "%", "eax", "jmp", "*", "%", "eax", "<BUGE>", "#", "endif" ]

LLVM

ARM

CPP

stmt_completion

CPU

613,713

[ "STI", ",", "O", ")", ";" ]

[ "if", "(", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getImm", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "O", "<<", "<STR_LIT>", "cs", "<STR_LIT>", ";", "else", "printMandatoryPredicateOperand", "(", "MI", ",", "OpNum", "," ]

GCC

arm

MD

stmt_completion

CPU

613,714

[ "<NUM_LIT>", "<STR_LIT>", ")" ]

[ "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI" ]

GCC

rs6000

MD

stmt_completion

CPU

613,715

[ ")", ")", "]" ]

[ "(", "plus", ":", "P", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "reg", ":", "P", "CA_REGNO", ")", "(", "ne", ":", "P", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]

GCC

aarch64

CPP

stmt_completion

CPU

613,716

[ ")", "{" ]

[ "vcltzq_s32", "(", "int32x4_t", "_", "_", "a" ]

LLVM

AArch64

TD

stmt_completion

CPU

613,717

[ "]", ",", "(", "instrs", "LDRSHWroX", ")", ">", ";" ]

[ "def", ":", "InstRW", "<", "[", "A64FXWrite_5Cyc_GI56", ",", "ReadAdrBase" ]

LLVM

Nios2

TD

stmt_completion

MPU

613,718

[ "]", ">", ";" ]

[ "def", "PC", ":", "Nios2Reg", "<", "<STR_LIT>", ">", ",", "DwarfRegNum", "<", "[", "<NUM_LIT>" ]

LLVM

X86

CPP

stmt_completion

CPU

613,719

[ "(", "CallOperandVal", ")", ")", "{" ]

[ "case", "'", "m", "'", ":", "if", "(", "type", "->", "isX86_MMXTy", "(", ")", "&&", "Subtarget", ".", "hasMMX", "(", ")", ")", "return", "weight", ";", "return", "CW_Invalid", ";", "case", "'", "i", "'", ":", "case", "'", "t", "'", ":", "case", "'", "<NUM_LIT>", "'", ":", "if", "(", "!", "Subtarget", ".", "hasSSE2", "(", ")", ")", "return", "CW_Invalid", ";", "break", ";", "}", "LLVM_FALLTHROUGH", ";", "}", "case", "'", "v", "'", ":", "if", "(", "(", "type", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "&&", "Subtarget", ".", "hasAVX512", "(", ")", ")", "weight", "=", "CW_Register", ";", "LLVM_FALLTHROUGH", ";", "case", "'", "x", "'", ":", "if", "(", "(", "(", "type", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "&&", "Subtarget", ".", "hasSSE1", "(", ")", ")", "||", "(", "(", "type", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "&&", "Subtarget", ".", "hasFp256", "(", ")", ")", ")", "weight", "=", "CW_Register", ";", "break", ";", "case", "'", "k", "'", ":", "if", "(", "(", "type", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", ")", "&&", "Subtarget", ".", "hasAVX512", "(", ")", ")", "weight", "=", "CW_Register", ";", "break", ";", "case", "'", "I", "'", ":", "if", "(", "ConstantInt", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "info", ".", "CallOperandVal", ")", ")", "{", "if", "(", "C", "->", "getZExtValue", "(", ")", "<=", "<NUM_LIT>", ")", "weight", "=", "CW_Constant", ";", "}", "break", ";", "case", "'", "J", "'", ":", "if", "(", "ConstantInt", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "{", "if", "(", "C", "->", "getZExtValue", "(", ")", "<=", "<NUM_LIT>", ")", "weight", "=", "CW_Constant", ";", "}", "break", ";", "case", "'", "K", "'", ":", "if", "(", "ConstantInt", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "{", "if", "(", "(", "C", "->", "getSExtValue", "(", ")", ">=", "-", "<NUM_LIT>", ")", "&&", "(", "C", "->", "getSExtValue", "(", ")", "<=", "<NUM_LIT>", ")", ")", "weight", "=", "CW_Constant", ";", "}", "break", ";", "case", "'", "L", "'", ":", "if", "(", "ConstantInt", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CallOperandVal", ")", ")", "{", "if", "(", "(", "C", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "||", "(", "C", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", ")", "weight", "=", "CW_Constant", ";", "}", "break", ";", "case", "'", "M", "'", ":", "if", "(", "ConstantInt", "*", "C", "=", "dyn_cast", "<", "ConstantInt", ">" ]

GCC

s390

MD

next_suggestion

MPU

613,720

[ "(", "and", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

613,721

[ "MVT", "::", "v32i8", ")", "{" ]

[ "ValVT", "=", "MVT", "::", "i32", ";", "if", "(", "ArgFlags", ".", "isSExt", "(", ")", ")", "LocInfo", "=", "CCValAssign", "::", "SExt", ";", "else", "if", "(", "ArgFlags", ".", "isZExt", "(", ")", ")", "LocInfo", "=", "CCValAssign", "::", "ZExt", ";", "else", "LocInfo", "=", "CCValAssign", "::", "AExt", ";", "}", "else", "if", "(", "LocVT", "==", "MVT", "::", "v4i8", "||", "LocVT", "==", "MVT", "::", "v2i16", ")", "{", "LocVT", "=", "MVT", "::", "i32", ";", "LocInfo", "=", "CCValAssign", "::", "BCvt", ";", "}", "else", "if", "(", "LocVT", "==", "MVT", "::", "v8i8", "||", "LocVT", "==", "MVT", "::", "v4i16", "||", "LocVT", "==", "MVT", "::", "v2i32", ")", "{", "LocVT", "=", "MVT", "::", "i64", ";", "LocInfo", "=", "CCValAssign", "::", "BCvt", ";", "}", "if", "(", "LocVT", "==", "MVT", "::", "i32", "||", "LocVT", "==", "MVT", "::", "f32", ")", "{", "if", "(", "!", "CC_Hexagon32", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "ArgFlags", ",", "State", ")", ")", "return", "false", ";", "}", "if", "(", "LocVT", "==", "MVT", "::", "i64", "||", "LocVT", "==", "MVT", "::", "f64", ")", "{", "if", "(", "!", "CC_Hexagon64", "(", "ValNo", ",", "ValVT", ",", "LocVT", ",", "LocInfo", ",", "ArgFlags", ",", "State", ")", ")", "return", "false", ";", "}", "if", "(", "LocVT", "==", "MVT", "::", "v8i32", "||", "LocVT", "==", "MVT", "::", "v16i16", "||", "LocVT", "==" ]

LLVM

Hexagon

TD

next_suggestion

DSP

613,722

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicateLate", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "LC0", ",", "P3", ",", "SA0", ",", "USR", "]", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

GCC

h8300

CPP

next_suggestion

MPU

613,723

[ "set_mem_alias_set", "(", "ret", ",", "get_frame_alias_set", "(", ")", ")", ";" ]

[ "rtx", "h8300_return_addr_rtx", "(", "int", "count", ",", "rtx", "frame", ")", "{", "rtx", "ret", ";", "if", "(", "count", "==", "<NUM_LIT>", ")", "ret", "=", "gen_rtx_MEM", "(", "Pmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_ADDRESS_POINTER_REGNUM", ")", ")", ";", "else", "if", "(", "flag_omit_frame_pointer", ")", "return", "(", "rtx", ")", "<NUM_LIT>", ";", "else", "ret", "=", "gen_rtx_MEM", "(", "Pmode", ",", "memory_address", "(", "Pmode", ",", "plus_constant", "(", "frame", ",", "UNITS_PER_WORD", ")", ")", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

613,724

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

613,725

[ "}" ]

[ "}", "else", "if", "(", "DstReg", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{", "std", "::", "tie", "(", "PredIdx", ",", "DOPIdx", ",", "SrcIdx", ",", "Src2Idx", ")", "=", "std", "::", "make_tuple", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "UseRev", "=", "true", ";", "}", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported Destructive Operand type", "<STR_LIT>", ")", ";", "}", "bool", "DOPRegIsUnique", "=", "false", ";", "switch", "(", "DType", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "DOPRegIsUnique", "=", "DstReg", "!=", "MI", ".", "getOperand", "(", "DOPIdx", ")", ".", "getReg", "(", ")", "||", "MI", ".", "getOperand", "(", "DOPIdx", ")", ".", "getReg", "(", ")", "!=", "MI", ".", "getOperand", "(", "SrcIdx", ")", ".", "getReg", "(", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "DOPRegIsUnique", "=", "true", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "DOPRegIsUnique", "=", "DstReg", "!=", "MI", ".", "getOperand", "(", "DOPIdx", ")", ".", "getReg", "(", ")", "||", "(", "MI", ".", "getOperand", "(", "DOPIdx", ")", ".", "getReg", "(", ")", "!=", "MI", ".", "getOperand", "(", "SrcIdx", ")", ".", "getReg", "(", ")", "&&", "MI", ".", "getOperand", "(", "DOPIdx", ")", ".", "getReg", "(", ")", "!=", "MI", ".", "getOperand", "(", "Src2Idx", ")", ".", "getReg", "(", ")", ")", ";", "break", ";", "}", "if", "(", "UseRev", ")", "{", "int", "NewOpcode", ";", "if", "(", "(", "NewOpcode", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Opcode", ")", ")", "!=", "-", "<NUM_LIT>", ")", "Opcode", "=", "NewOpcode", ";", "else", "if", "(", "(", "NewOpcode", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Opcode", ")", ")", "!=", "-", "<NUM_LIT>", ")", "Opcode", "=", "NewOpcode", ";", "}", "uint64_t", "ElementSize", "=", "TII", "->", "getElementSizeForOpcode", "(", "Opcode", ")", ";", "unsigned", "MovPrfx", ",", "MovPrfxZero", ";", "switch", "(", "ElementSize", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MovPrfx", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "MovPrfxZero", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MovPrfx", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "MovPrfxZero", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MovPrfx", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "MovPrfxZero", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "MovPrfx", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "MovPrfxZero", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unsupported ElementSize", "<STR_LIT>", ")", ";", "}", "MachineInstrBuilder", "PRFX", ",", "DOP", ";", "if", "(", "FalseZero", ")", "{", "assert", "(", "DOPRegIsUnique", "&&", "<STR_LIT>", "The destructive operand should be unique", "<STR_LIT>", ")", ";", "assert", "(", "ElementSize", "!=", "<STR_LIT>", "::", "<STR_LIT>", "&&", "<STR_LIT>", "This instruction is unpredicated", "<STR_LIT>", ")", ";", "PRFX", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MovPrfxZero", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "PredIdx", ")", ".", "getReg", "(", ")", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "DOPIdx", ")", ".", "getReg", "(", ")", ")", ";", "DOPIdx", "=", "<NUM_LIT>", ";", "}", "else", "if", "(", "DstReg", "!=", "MI", ".", "getOperand", "(", "DOPIdx", ")", ".", "getReg", "(", ")", ")", "{", "assert", "(", "DOPRegIsUnique", "&&", "<STR_LIT>", "The destructive operand should be unique", "<STR_LIT>", ")", ";", "PRFX", "=", "BuildMI", "(", "MBB", ",", "MBBI", ",", "MI", ".", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "MovPrfx", ")", ")", ".", "addReg", "(", "DstReg", ",", "RegState", "::", "Define", ")", ".", "addReg", "(", "MI", ".", "getOperand", "(", "DOPIdx", ")", ".", "getReg", "(", ")", ")", ";", "DOPIdx", "=", "<NUM_LIT>", ";" ]

GCC

s390

MD

next_suggestion

MPU

613,726

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VF_HW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "VF_HW", "(", "match_operand", ":", "VF_HW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VF_HW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

613,727

[ "if", "(", "auto", "*", "I", "=", "dyn_cast", "<", "Instruction", ">", "(", "U", ")", ")", "{" ]

[ "}", "if", "(", "auto", "*", "LI", "=", "dyn_cast", "<", "LoadInst", ">", "(", "U", ")", ")", "{", "LI", "->", "setAlignment", "(", "std", "::", "max", "(", "A", ",", "LI", "->", "getAlign", "(", ")", ")", ")", ";", "continue", ";", "}", "if", "(", "auto", "*", "SI", "=", "dyn_cast", "<", "StoreInst", ">", "(", "U", ")", ")", "{", "if", "(", "SI", "->", "getPointerOperand", "(", ")", "==", "Ptr", ")", "SI", "->", "setAlignment", "(", "std", "::", "max", "(", "A", ",", "SI", "->", "getAlign", "(", ")", ")", ")", ";", "continue", ";", "}", "if", "(", "auto", "*", "AI", "=", "dyn_cast", "<", "AtomicRMWInst", ">", "(", "U", ")", ")", "{", "if", "(", "AI", "->", "getPointerOperand", "(", ")", "==", "Ptr", ")", "AI", "->", "setAlignment", "(", "std", "::", "max", "(", "A", ",", "AI", "->", "getAlign", "(", ")", ")", ")", ";", "continue", ";", "}", "if", "(", "auto", "*", "AI", "=", "dyn_cast", "<", "AtomicCmpXchgInst", ">", "(", "U", ")", ")", "{", "if", "(", "AI", "->", "getPointerOperand", "(", ")", "==", "Ptr", ")", "AI", "->", "setAlignment", "(", "std", "::", "max", "(", "A", ",", "AI", "->", "getAlign", "(", ")", ")", ")", ";", "continue", ";", "}", "if", "(", "auto", "*", "GEP", "=", "dyn_cast", "<", "GetElementPtrInst", ">", "(", "U", ")", ")", "{", "unsigned", "BitWidth", "=", "DL", ".", "getIndexTypeSizeInBits", "(", "GEP", "->", "getType", "(", ")", ")", ";", "APInt", "Off", "(", "BitWidth", ",", "<NUM_LIT>", ")", ";", "if", "(", "GEP", "->", "getPointerOperand", "(", ")", "==", "Ptr", ")", "{", "Align", "GA", ";", "if", "(", "GEP", "->", "accumulateConstantOffset", "(", "DL", ",", "Off", ")", ")", "GA", "=", "commonAlignment", "(", "A", ",", "Off", ".", "getLimitedValue", "(", ")", ")", ";", "refineUsesAlignmentAndAA", "(", "GEP", ",", "GA", ",", "DL", ",", "AliasScope", ",", "NoAlias", ",", "MaxDepth", "-", "<NUM_LIT>", ")", ";", "}", "continue", ";", "}" ]

LLVM

MMIX

CPP

next_suggestion

CPU

613,728

[ "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]

[ "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

613,729

[ "}" ]

[ "if", "(", "SDValue", "Med3", "=", "performIntMed3ImmCombine", "(", "DAG", ",", "SDLoc", "(", "N", ")", ",", "Op0", ",", "Op1", ",", "false", ")", ")", "return", "Med3", ";", "}", "if", "(", "(", "(", "Opc", "==", "ISD", "::", "FMINNUM", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "ISD", "::", "FMAXNUM", ")", "||", "(", "Opc", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "Op0", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "&&", "(", "VT", "==", "MVT", "::", "f32", "||", "VT", "==", "MVT", "::", "f64", "||", "(", "VT", "==", "MVT", "::", "f16", "&&", "Subtarget", "->", "has16BitInsts", "(", ")", ")", ")", "&&", "Op0", ".", "hasOneUse", "(", ")", ")", "{", "if", "(", "SDValue", "Res", "=", "performFPMed3ImmCombine", "(", "DAG", ",", "SDLoc", "(", "N", ")", ",", "Op0", ",", "Op1", ")", ")", "return", "Res", ";" ]

LLVM

CSKY

CPP

stmt_completion

CPU

613,730

[ "-", "<NUM_LIT>", ";" ]

[ "unsigned", "getMaxDisp", "(", ")", "const", "{", "return", "MaxDisp" ]

GCC

arm

CPP

stmt_completion

CPU

613,731

[ "p", ")", "{" ]

[ "_", "_", "arm_vsubq_x_u8", "(", "uint8x16_t", "_", "_", "a", ",", "uint8x16_t", "_", "_", "b", ",", "mve_pred16_t", "_", "_" ]

LLVM

ARM

CPP

next_suggestion

CPU

613,732

[ "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "FltOpc", ",", "<NUM_LIT>", ",", "true", ",", "&", "isARMArea3Register", ",", "MachineInstr", "::", "FrameSetup", ")", ";" ]

[ "if", "(", "CSI", ".", "empty", "(", ")", ")", "return", "false", ";", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "ARMFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "unsigned", "PushOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "ARM", "::", "t2STMDB_UPD", ":", "ARM", "::", "STMDB_UPD", ";", "unsigned", "PushOneOpc", "=", "AFI", "->", "isThumbFunction", "(", ")", "?", "ARM", "::", "t2STR_PRE", ":", "ARM", "::", "STR_PRE_IMM", ";", "unsigned", "FltOpc", "=", "ARM", "::", "VSTMDDB_UPD", ";", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PushOpc", ",", "PushOneOpc", ",", "false", ",", "&", "isARMArea1Register", ",", "MachineInstr", "::", "FrameSetup", ")", ";", "emitPushInst", "(", "MBB", ",", "MI", ",", "CSI", ",", "PushOpc", ",", "PushOneOpc", ",", "false", ",", "&", "isARMArea2Register", ",", "MachineInstr", "::", "FrameSetup", ")", ";" ]

LLVM

ARM

TD

program_repair

CPU

613,733

[ "<FIXS>", "def", "tLDR", ":", "T1pI4", "(", "outs", "tGPR", ":", "$", "dst", ")", ",", "(", "ins", "t_addrmode_s4", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "def", "tLDRB", ":", "T1pI1", "(", "outs", "tGPR", ":", "$", "dst", ")", ",", "(", "ins", "t_addrmode_s1", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "def", "tLDRH", ":", "T1pI2", "(", "outs", "tGPR", ":", "$", "dst", ")", ",", "(", "ins", "t_addrmode_s2", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "def", "tLDRSB", ":", "T1pI1", "(", "outs", "tGPR", ":", "$", "dst", ")", ",", "(", "ins", "t_addrmode_rr", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "def", "tLDRSH", ":", "T1pI2", "(", "outs", "tGPR", ":", "$", "dst", ")", ",", "(", "ins", "t_addrmode_rr", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "def", "tLDRspi", ":", "T1pIs", "(", "outs", "tGPR", ":", "$", "dst", ")", ",", "(", "ins", "t_addrmode_sp", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "def", "tRestore", ":", "T1pIs", "(", "outs", "tGPR", ":", "$", "dst", ")", ",", "(", "ins", "t_addrmode_sp", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ";", "<FIXE>", "<FIXS>", "def", "tLDRpci", ":", "T1pIs", "(", "outs", "tGPR", ":", "$", "dst", ")", ",", "(", "ins", "i32imm", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "def", "tLDRcp", ":", "T1pIs", "(", "outs", "tGPR", ":", "$", "dst", ")", ",", "(", "ins", "i32imm", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ";", "<FIXE>", "<FIXS>", "def", "tSTR", ":", "T1pI4", "(", "outs", ")", ",", "(", "ins", "tGPR", ":", "$", "src", ",", "t_addrmode_s4", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "def", "tSTRB", ":", "T1pI1", "(", "outs", ")", ",", "(", "ins", "tGPR", ":", "$", "src", ",", "t_addrmode_s1", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "def", "tSTRH", ":", "T1pI2", "(", "outs", ")", ",", "(", "ins", "tGPR", ":", "$", "src", ",", "t_addrmode_s2", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "def", "tSTRspi", ":", "T1pIs", "(", "outs", ")", ",", "(", "ins", "tGPR", ":", "$", "src", ",", "t_addrmode_sp", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "def", "tSpill", ":", "T1pIs", "(", "outs", ")", ",", "(", "ins", "tGPR", ":", "$", "src", ",", "t_addrmode_sp", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ";", "<FIXE>" ]

[ "let", "canFoldAsLoad", "=", "<NUM_LIT>", "in", "<BUGS>", "def", "tLDR", ":", "T1I4", "(", "outs", "tGPR", ":", "$", "dst", ")", ",", "(", "ins", "t_addrmode_s4", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "set", "tGPR", ":", "$", "dst", ",", "(", "load", "t_addrmode_s4", ":", "$", "addr", ")", ")", "]", ">", ";", "<BUGS>", "def", "tLDRB", ":", "T1I1", "(", "outs", "tGPR", ":", "$", "dst", ")", ",", "(", "ins", "t_addrmode_s1", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "set", "tGPR", ":", "$", "dst", ",", "(", "zextloadi8", "t_addrmode_s1", ":", "$", "addr", ")", ")", "]", ">", ";", "<BUGS>", "def", "tLDRH", ":", "T1I2", "(", "outs", "tGPR", ":", "$", "dst", ")", ",", "(", "ins", "t_addrmode_s2", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "set", "tGPR", ":", "$", "dst", ",", "(", "zextloadi16", "t_addrmode_s2", ":", "$", "addr", ")", ")", "]", ">", ";", "<BUGS>", "def", "tLDRSB", ":", "T1I1", "(", "outs", "tGPR", ":", "$", "dst", ")", ",", "(", "ins", "t_addrmode_rr", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "set", "tGPR", ":", "$", "dst", ",", "(", "sextloadi8", "t_addrmode_rr", ":", "$", "addr", ")", ")", "]", ">", ";", "<BUGS>", "def", "tLDRSH", ":", "T1I2", "(", "outs", "tGPR", ":", "$", "dst", ")", ",", "(", "ins", "t_addrmode_rr", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "set", "tGPR", ":", "$", "dst", ",", "(", "sextloadi16", "t_addrmode_rr", ":", "$", "addr", ")", ")", "]", ">", ";", "let", "canFoldAsLoad", "=", "<NUM_LIT>", "in", "<BUGS>", "def", "tLDRspi", ":", "T1Is", "(", "outs", "tGPR", ":", "$", "dst", ")", ",", "(", "ins", "t_addrmode_sp", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "set", "tGPR", ":", "$", "dst", ",", "(", "load", "t_addrmode_sp", ":", "$", "addr", ")", ")", "]", ">", ";", "let", "canFoldAsLoad", "=", "<NUM_LIT>", ",", "mayLoad", "=", "<NUM_LIT>", "in", "<BUGS>", "def", "tRestore", ":", "T1Is", "(", "outs", "tGPR", ":", "$", "dst", ")", ",", "(", "ins", "t_addrmode_sp", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "[", "]", ">", ";", "<BUGE>", "let", "canFoldAsLoad", "=", "<NUM_LIT>", "in", "<BUGS>", "def", "tLDRpci", ":", "T1Is", "(", "outs", "tGPR", ":", "$", "dst", ")", ",", "(", "ins", "i32imm", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "set", "tGPR", ":", "$", "dst", ",", "(", "load", "(", "ARMWrapper", "tconstpool", ":", "$", "addr", ")", ")", ")", "]", ">", ";", "let", "canFoldAsLoad", "=", "<NUM_LIT>", ",", "mayLoad", "=", "<NUM_LIT>", ",", "isReMaterializable", "=", "<NUM_LIT>", "in", "<BUGS>", "def", "tLDRcp", ":", "T1Is", "(", "outs", "tGPR", ":", "$", "dst", ")", ",", "(", "ins", "i32imm", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "[", "]", ">", ";", "<BUGE>", "<BUGS>", "def", "tSTR", ":", "T1I4", "(", "outs", ")", ",", "(", "ins", "tGPR", ":", "$", "src", ",", "t_addrmode_s4", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "store", "tGPR", ":", "$", "src", ",", "t_addrmode_s4", ":", "$", "addr", ")", "]", ">", ";", "<BUGS>", "def", "tSTRB", ":", "T1I1", "(", "outs", ")", ",", "(", "ins", "tGPR", ":", "$", "src", ",", "t_addrmode_s1", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "truncstorei8", "tGPR", ":", "$", "src", ",", "t_addrmode_s1", ":", "$", "addr", ")", "]", ">", ";", "<BUGS>", "def", "tSTRH", ":", "T1I2", "(", "outs", ")", ",", "(", "ins", "tGPR", ":", "$", "src", ",", "t_addrmode_s2", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "truncstorei16", "tGPR", ":", "$", "src", ",", "t_addrmode_s2", ":", "$", "addr", ")", "]", ">", ";", "<BUGS>", "def", "tSTRspi", ":", "T1Is", "(", "outs", ")", ",", "(", "ins", "tGPR", ":", "$", "src", ",", "t_addrmode_sp", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "<BUGE>", "[", "(", "store", "tGPR", ":", "$", "src", ",", "t_addrmode_sp", ":", "$", "addr", ")", "]", ">", ";", "let", "mayStore", "=", "<NUM_LIT>", "in", "{", "<BUGS>", "def", "tSpill", ":", "T1Is", "(", "outs", ")", ",", "(", "ins", "tGPR", ":", "$", "src", ",", "t_addrmode_sp", ":", "$", "addr", ")", ",", "<STR_LIT>", ",", "[", "]", ">", ";", "<BUGE>", "}" ]

LLVM

Mips

TD

stmt_completion

CPU

613,734

[ ";" ]

[ "string", "AsmString", "=", "!", "strconcat", "(", "<STR_LIT>", ",", "<STR_LIT>", ")", ";", "list", "<", "dag", ">", "Pattern", "=", "[", "(", "set", "GPR64Opnd", ":", "$", "rt", ",", "(", "ctlz", "(", "not", "GPR64Opnd", ":", "$", "rs", ")", ")", ")", "]", ";", "InstrItinClass", "Itinerary", "=", "II_CLO" ]

LLVM

X86

CPP

stmt_completion

CPU

613,735

[ ":", "X86", "::", "MOV32rr", ";" ]

[ "if", "(", "DstVT", "!=", "MVT", "::", "i8", "&&", "DstVT", "!=", "MVT", "::", "i1", ")", "return", "false", ";", "if", "(", "SrcVT", "!=", "MVT", "::", "i16", "&&", "SrcVT", "!=", "MVT", "::", "i32", ")", "return", "false", ";", "unsigned", "InputReg", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "InputReg", ")", "return", "false", ";", "unsigned", "CopyOpc", "=", "(", "SrcVT", "==", "MVT", "::", "i16", ")", "?", "X86", "::", "MOV16rr" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

613,736

[ "MIRBuilder", ".", "buildInstr", "(", "TargetOpcode", "::", "G_SHL", ")", ".", "addDef", "(", "ApertureReg", ")", ".", "addUse", "(", "GetReg", ")", ".", "addUse", "(", "ShiftAmt", ".", "getReg", "(", "<NUM_LIT>", ")", ")", ";" ]

[ "if", "(", "ST", ".", "hasApertureRegs", "(", ")", ")", "{", "unsigned", "Offset", "=", "AS", "==", "AMDGPUAS", "::", "LOCAL_ADDRESS", "?", "AMDGPU", "::", "Hwreg", "::", "OFFSET_SRC_SHARED_BASE", ":", "AMDGPU", "::", "Hwreg", "::", "OFFSET_SRC_PRIVATE_BASE", ";", "unsigned", "WidthM1", "=", "AS", "==", "AMDGPUAS", "::", "LOCAL_ADDRESS", "?", "AMDGPU", "::", "Hwreg", "::", "WIDTH_M1_SRC_SHARED_BASE", ":", "AMDGPU", "::", "Hwreg", "::", "WIDTH_M1_SRC_PRIVATE_BASE", ";", "unsigned", "Encoding", "=", "AMDGPU", "::", "Hwreg", "::", "ID_MEM_BASES", "<<", "AMDGPU", "::", "Hwreg", "::", "ID_SHIFT_", "|", "Offset", "<<", "AMDGPU", "::", "Hwreg", "::", "OFFSET_SHIFT_", "|", "WidthM1", "<<", "AMDGPU", "::", "Hwreg", "::", "WIDTH_M1_SHIFT_", ";", "Register", "ApertureReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "S32", ")", ";", "Register", "GetReg", "=", "MRI", ".", "createVirtualRegister", "(", "&", "AMDGPU", "::", "SReg_32RegClass", ")", ";", "MIRBuilder", ".", "buildInstr", "(", "AMDGPU", "::", "S_GETREG_B32", ")", ".", "addDef", "(", "GetReg", ")", ".", "addImm", "(", "Encoding", ")", ";", "MRI", ".", "setType", "(", "GetReg", ",", "S32", ")", ";", "auto", "ShiftAmt", "=", "MIRBuilder", ".", "buildConstant", "(", "S32", ",", "WidthM1", "+", "<NUM_LIT>", ")", ";" ]

LLVM

SNES

CPP

stmt_completion

DSP

613,737

[ "HasSpills", ";" ]

[ "bool", "getHasSpills", "(", ")", "const", "{", "return" ]

LLVM

X86

CPP

stmt_completion

CPU

613,738

[ "->", "eaRegBase", ",", "&", "valid", ")", ";" ]

[ "if", "(", "!", "valid", ")", "return", "-", "<NUM_LIT>", ";", "break", ";", "case", "ENCODING_REG", ":", "insn", "->", "reg", "=", "(", "Reg", ")", "fixupRegValue", "(", "insn", ",", "(", "OperandType", ")", "op", "->", "type", ",", "insn", "->", "reg", "-", "insn", "->", "regBase", ",", "&", "valid", ")", ";", "if", "(", "!", "valid", ")", "return", "-", "<NUM_LIT>", ";", "break", ";", "CASE_ENCODING_RM", ":", "CASE_ENCODING_VSIB", ":", "if", "(", "insn", "->", "eaBase", ">=", "insn", "->", "eaRegBase", ")", "{", "insn", "->", "eaBase", "=", "(", "EABase", ")", "fixupRMValue", "(", "insn", ",", "(", "OperandType", ")", "op", "->", "type", ",", "insn", "->", "eaBase", "-", "insn" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

613,739

[ "FMA", "->", "getFlags", "(", ")", ".", "hasAllowContract", "(", ")", ")", ")", "{" ]

[ "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDLoc", "SL", "(", "N", ")", ";", "if", "(", "!", "Subtarget", "->", "hasDotInsts", "(", ")", "||", "VT", "!=", "MVT", "::", "f32", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Op1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Op2", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FMA", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "FMA", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "FMA", "||", "Op1", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "FP_EXTEND", "||", "Op2", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "FP_EXTEND", ")", "return", "SDValue", "(", ")", ";", "const", "TargetOptions", "&", "Options", "=", "DAG", ".", "getTarget", "(", ")", ".", "Options", ";", "if", "(", "Options", ".", "AllowFPOpFusion", "==", "FPOpFusion", "::", "Fast", "||", "Options", ".", "UnsafeFPMath", "||", "(", "N", "->", "getFlags", "(", ")", ".", "hasAllowContract", "(", ")", "&&" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

613,740

[ "}" ]

[ "if", "(", "I", "==", "E", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Dead reg: ", "<STR_LIT>", "<<", "printReg", "(", "Reg", ".", "R", ",", "TRI", ",", "Reg", ".", "S", ")", "<<", "'", "\\n", "'", ")", ";", "MachineInstr", "*", "DefI", "=", "MRI", "->", "getVRegDef", "(", "Reg", ".", "R", ")", ";", "DefI", "->", "eraseFromParent", "(", ")", ";", "return", ";", "}", "for", "(", ";", "I", "!=", "E", ";", "++", "I", ")", "{", "MachineInstr", "*", "UseI", "=", "I", "->", "getParent", "(", ")", ";", "if", "(", "isConvertibleToPredForm", "(", "UseI", ")", ")", "PUsers", ".", "insert", "(", "UseI", ")", ";" ]

LLVM

AArch64

CPP

stmt_completion

CPU

613,741

[ "(", "NumLanes", ")", "+", "LaneKind", ";" ]

[ "std", "::", "string", "Suffix", "(", "<STR_LIT>", ".", "<STR_LIT>", ")", ";", "if", "(", "NumLanes", ")", "Suffix", "+=", "itostr" ]

LLVM

Mips

CPP

stmt_completion

CPU

613,742

[ ",", "<NUM_LIT>", ")", ";" ]

[ "uint64_t", "MipsELFDynamic", "::", "getBaseAddress", "(", ")", "{", "if", "(", "LinkerConfig", "::", "Exec", "!=", "m_pConfig", ".", "codeGenType", "(", ")", ")", "return", "<NUM_LIT>", ";", "ELFSegmentFactory", "::", "const_iterator", "baseSeg", "=", "m_pParent", ".", "elfSegmentTable", "(", ")", ".", "find", "(", "llvm", "::", "ELF", "::", "PT_LOAD", ",", "<NUM_LIT>" ]

LLVM

X86

TD

stmt_completion

CPU

613,743

[ "SDTCisSameAs", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ",", "SDTCisInt", "<", "<NUM_LIT>", ">", "]", ">", ">", ";" ]

[ "def", "X86dbpsadbw", ":", "SDNode", "<", "<STR_LIT>", ",", "SDTypeProfile", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "[", "SDTCisVec", "<", "<NUM_LIT>", ">", ",", "SDTCisVec", "<", "<NUM_LIT>", ">", "," ]

LLVM

R600

CPP

code_generation

GPU

613,744

[ "bool", "SIInstrInfo", "::", "verifyInstruction", "(", "const", "MachineInstr", "*", "MI", ",", "StringRef", "&", "ErrInfo", ")", "const", "{", "uint16_t", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "Src0Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src0", ")", ";", "int", "Src1Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src1", ")", ";", "int", "Src2Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src2", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "get", "(", "Opcode", ")", ";", "if", "(", "!", "Desc", ".", "isVariadic", "(", ")", "&&", "Desc", ".", "getNumOperands", "(", ")", "!=", "MI", "->", "getNumExplicitOperands", "(", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", "Instruction has wrong number of operands.", "<STR_LIT>", ";", "return", "false", ";", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Desc", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "switch", "(", "Desc", ".", "OpInfo", "[", "i", "]", ".", "OperandType", ")", "{", "case", "MCOI", "::", "OPERAND_REGISTER", ":", "{", "int", "RegClass", "=", "Desc", ".", "OpInfo", "[", "i", "]", ".", "RegClass", ";", "if", "(", "!", "RI", ".", "regClassCanUseImmediate", "(", "RegClass", ")", "&&", "(", "MI", "->", "getOperand", "(", "i", ")", ".", "isImm", "(", ")", "||", "MI", "->", "getOperand", "(", "i", ")", ".", "isFPImm", "(", ")", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", "Expected register, but got immediate", "<STR_LIT>", ";", "return", "false", ";", "}", "}", "break", ";", "case", "MCOI", "::", "OPERAND_IMMEDIATE", ":", "if", "(", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isImm", "(", ")", "&&", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFPImm", "(", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", "Expected immediate, but got non-immediate", "<STR_LIT>", ";", "return", "false", ";", "}", "default", ":", "continue", ";", "}", "if", "(", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isReg", "(", ")", ")", "continue", ";", "int", "RegClass", "=", "Desc", ".", "OpInfo", "[", "i", "]", ".", "RegClass", ";", "if", "(", "RegClass", "!=", "-", "<NUM_LIT>", ")", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "i", ")", ".", "getReg", "(", ")", ";", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", ")", "continue", ";", "const", "TargetRegisterClass", "*", "RC", "=", "RI", ".", "getRegClass", "(", "RegClass", ")", ";", "if", "(", "!", "RC", "->", "contains", "(", "Reg", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", "Operand has incorrect register class.", "<STR_LIT>", ";", "return", "false", ";", "}", "}", "}", "if", "(", "isVOP1", "(", "Opcode", ")", "||", "isVOP2", "(", "Opcode", ")", "||", "isVOP3", "(", "Opcode", ")", "||", "isVOPC", "(", "Opcode", ")", ")", "{", "unsigned", "ConstantBusCount", "=", "<NUM_LIT>", ";", "unsigned", "SGPRUsed", "=", "AMDGPU", "::", "NoRegister", ";", "for", "(", "int", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isUse", "(", ")", "&&", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "MO", ".", "getReg", "(", ")", ")", ")", "{", "if", "(", "!", "MO", ".", "isImplicit", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "AMDGPU", "::", "EXEC", ")", "++", "ConstantBusCount", ";", "if", "(", "MO", ".", "getReg", "(", ")", "==", "AMDGPU", "::", "M0", "||", "MO", ".", "getReg", "(", ")", "==", "AMDGPU", "::", "VCC", "||", "(", "!", "MO", ".", "isImplicit", "(", ")", "&&", "(", "AMDGPU", "::", "SGPR_32RegClass", ".", "contains", "(", "MO", ".", "getReg", "(", ")", ")", "||", "AMDGPU", "::", "SGPR_64RegClass", ".", "contains", "(", "MO", ".", "getReg", "(", ")", ")", ")", ")", ")", "{", "if", "(", "SGPRUsed", "!=", "MO", ".", "getReg", "(", ")", ")", "{", "++", "ConstantBusCount", ";", "SGPRUsed", "=", "MO", ".", "getReg", "(", ")", ";", "}", "}", "}", "if", "(", "isLiteralConstant", "(", "MO", ")", ")", "++", "ConstantBusCount", ";", "}", "if", "(", "ConstantBusCount", ">", "<NUM_LIT>", ")", "{", "ErrInfo", "=", "<STR_LIT>", "VOP* instruction uses the constant bus more than once", "<STR_LIT>", ";", "return", "false", ";", "}", "}", "if", "(", "Src1Idx", "!=", "-", "<NUM_LIT>", "&&", "(", "isVOP2", "(", "Opcode", ")", "||", "isVOPC", "(", "Opcode", ")", ")", ")", "{", "const", "MachineOperand", "&", "Src1", "=", "MI", "->", "getOperand", "(", "Src1Idx", ")", ";", "if", "(", "Src1", ".", "isImm", "(", ")", "||", "Src1", ".", "isFPImm", "(", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", "VOP[2C] src1 cannot be an immediate.", "<STR_LIT>", ";", "return", "false", ";", "}", "}", "if", "(", "isVOP3", "(", "Opcode", ")", ")", "{", "if", "(", "Src0Idx", "!=", "-", "<NUM_LIT>", "&&", "isLiteralConstant", "(", "MI", "->", "getOperand", "(", "Src0Idx", ")", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", "VOP3 src0 cannot be a literal constant.", "<STR_LIT>", ";", "return", "false", ";", "}", "if", "(", "Src1Idx", "!=", "-", "<NUM_LIT>", "&&", "isLiteralConstant", "(", "MI", "->", "getOperand", "(", "Src1Idx", ")", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", "VOP3 src1 cannot be a literal constant.", "<STR_LIT>", ";", "return", "false", ";", "}", "if", "(", "Src2Idx", "!=", "-", "<NUM_LIT>", "&&", "isLiteralConstant", "(", "MI", "->", "getOperand", "(", "Src2Idx", ")", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", "VOP3 src2 cannot be a literal constant.", "<STR_LIT>", ";", "return", "false", ";", "}", "}", "if", "(", "Desc", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_DIV_SCALE_F32", "||", "Desc", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "V_DIV_SCALE_F64", ")", "{", "MI", "->", "dump", "(", ")", ";", "const", "MachineOperand", "&", "Src0", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "Src1", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "Src2", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Src0", ".", "isReg", "(", ")", "&&", "Src1", ".", "isReg", "(", ")", "&&", "Src2", ".", "isReg", "(", ")", ")", "{", "if", "(", "!", "compareMachineOp", "(", "Src0", ",", "Src1", ")", "&&", "!", "compareMachineOp", "(", "Src0", ",", "Src2", ")", ")", "{", "ErrInfo", "=", "<STR_LIT>", "v_div_scale_{f32|f64} require src0 = src1 or src2", "<STR_LIT>", ";", "return", "false", ";", "}", "}", "}", "return", "true", ";", "}" ]

[ "Perform", "target-specific", "instruction", "verification", "." ]

GCC

alpha

CPP

program_repair

MPU

613,745

[ "<FIXS>", "emit_insn", "(", "gen_rtx_SET", "(", "val", ",", "x", ")", ")", ";", "<FIXE>", "<FIXS>", "emit_insn", "(", "gen_rtx_SET", "(", "after", ",", "copy_rtx", "(", "x", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "scratch", ",", "x", ")", ")", ";", "<FIXE>" ]

[ "if", "(", "code", "==", "NOT", ")", "{", "x", "=", "gen_rtx_AND", "(", "mode", ",", "before", ",", "val", ")", ";", "<BUGS>", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "val", ",", "x", ")", ")", ";", "<BUGE>", "x", "=", "gen_rtx_NOT", "(", "mode", ",", "val", ")", ";", "}", "elsex", "=", "gen_rtx_fmt_ee", "(", "code", ",", "mode", ",", "before", ",", "val", ")", ";", "if", "(", "after", ")", "<BUGS>", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "after", ",", "copy_rtx", "(", "x", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "scratch", ",", "x", ")", ")", ";", "<BUGE>", "emit_store_conditional", "(", "mode", ",", "cond", ",", "mem", ",", "scratch", ")", ";" ]

LLVM

AArch64

TD

program_repair

CPU

613,746

[ "<FIXS>", "multiclass", "sve_int_index_ii", "string", "asm", ">", "{", "<FIXE>" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zd", ";", "}", "<BUGS>", "multiclass", "sve_int_index_ii", "string", "asm", ",", "SDPatternOperator", "step_vector", ",", "SDPatternOperator", "step_vector_oneuse", ">", "{", "<BUGE>", "def", "_B", ":", "sve_int_index_ii", "<NUM_LIT>", ",", "asm", ",", "ZPR8", ",", "simm5_8b", ">", ";", "def", "_H", ":", "sve_int_index_ii", "<NUM_LIT>", ",", "asm", ",", "ZPR16", ",", "simm5_16b", ">", ";", "def", "_S", ":", "sve_int_index_ii", "<NUM_LIT>", ",", "asm", ",", "ZPR32", ",", "simm5_32b", ">", ";" ]

GCC

sh

MD

next_suggestion

CPU

613,747

[ "<STR_LIT>" ]

[ "(", "fma", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "FPSCR_STAT_REG", ")", ")", "(", "use", "(", "reg", ":", "SI", "FPSCR_MODES_REG", ")", ")", "]", "<STR_LIT>" ]

GCC

sparc

CPP

code_generation

CPU

613,748

[ "static", "void", "sparc_emit_probe_stack_range", "(", "HOST_WIDE_INT", "first", ",", "HOST_WIDE_INT", "size", ")", "{", "rtx", "g1", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "if", "(", "size", "<=", "PROBE_INTERVAL", ")", "{", "emit_move_insn", "(", "g1", ",", "GEN_INT", "(", "first", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "g1", ",", "gen_rtx_MINUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "g1", ")", ")", ")", ";", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "g1", ",", "-", "size", ")", ")", ";", "}", "else", "if", "(", "size", "<=", "<NUM_LIT>", "*", "PROBE_INTERVAL", ")", "{", "HOST_WIDE_INT", "i", ";", "emit_move_insn", "(", "g1", ",", "GEN_INT", "(", "first", "+", "PROBE_INTERVAL", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "g1", ",", "gen_rtx_MINUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "g1", ")", ")", ")", ";", "emit_stack_probe", "(", "g1", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", "*", "PROBE_INTERVAL", ";", "i", "<", "size", ";", "i", "+=", "PROBE_INTERVAL", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "g1", ",", "plus_constant", "(", "Pmode", ",", "g1", ",", "-", "PROBE_INTERVAL", ")", ")", ")", ";", "emit_stack_probe", "(", "g1", ")", ";", "}", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "g1", ",", "(", "i", "-", "PROBE_INTERVAL", ")", "-", "size", ")", ")", ";", "}", "else", "{", "HOST_WIDE_INT", "rounded_size", ";", "rtx", "g4", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "emit_move_insn", "(", "g1", ",", "GEN_INT", "(", "first", ")", ")", ";", "rounded_size", "=", "ROUND_DOWN", "(", "size", ",", "PROBE_INTERVAL", ")", ";", "emit_move_insn", "(", "g4", ",", "GEN_INT", "(", "rounded_size", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "g1", ",", "gen_rtx_MINUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "g1", ")", ")", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "g4", ",", "gen_rtx_MINUS", "(", "Pmode", ",", "g1", ",", "g4", ")", ")", ")", ";", "emit_insn", "(", "gen_probe_stack_range", "(", "Pmode", ",", "g1", ",", "g1", ",", "g4", ")", ")", ";", "if", "(", "size", "!=", "rounded_size", ")", "emit_stack_probe", "(", "plus_constant", "(", "Pmode", ",", "g4", ",", "rounded_size", "-", "size", ")", ")", ";", "}", "emit_insn", "(", "gen_blockage", "(", ")", ")", ";", "}" ]

[ "Emit", "code", "to", "probe", "a", "range", "of", "stack", "addresses", "from", "FIRST", "to", "FIRST+SIZE", ",", "inclusive", ".", "These", "are", "offsets", "from", "the", "current", "stack", "pointer", ".", "Note", "that", "we", "do", "n't", "use", "the", "REG+REG", "addressing", "mode", "for", "the", "probes", "because", "of", "the", "stack", "bias", "in", "64-bit", "mode", ".", "And", "it", "does", "n't", "really", "buy", "us", "anything", "so", "the", "advantages", "of", "having", "a", "single", "code", "win", "here", "." ]

LLVM

SPIRV

CPP

stmt_completion

Virtual ISA

613,749

[ "(", ")", ",", "ResVReg", ")", ";" ]

[ "if", "(", "auto", "*", "Res", "=", "checkSpecialInstr", "(", "TD", ",", "MIRBuilder", ")", ")", "return", "Res", ";", "Register", "ResVReg", "=", "createTypeVReg", "(", "MIRBuilder", ")", ";", "DT", ".", "add", "(", "TD", ",", "&", "MIRBuilder", ".", "getMF" ]

GCC

epiphany

CPP

program_repair

MPU

613,750

[ "<FIXS>", "if", "(", "!", "TYPE_NO_NAMED_ARGS_STDARG_P", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ")", "gcc_assert", "(", "arg", ".", "mode", "!=", "BLKmode", ")", ";", "<FIXE>", "<FIXS>", "if", "(", "!", "TYPE_NO_NAMED_ARGS_STDARG_P", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ")", "next_cum", "=", "(", "ROUND_ADVANCE_CUM", "(", "next_cum", ",", "arg", ".", "mode", ",", "arg", ".", "type", ")", "+", "ROUND_ADVANCE_ARG", "(", "arg", ".", "mode", ",", "arg", ".", "type", ")", ")", ";", "<FIXE>" ]

[ "machine_function_t", "*", "mf", "=", "MACHINE_FUNCTION", "(", "cfun", ")", ";", "<BUGS>", "gcc_assert", "(", "arg", ".", "mode", "!=", "BLKmode", ")", ";", "<BUGE>", "next_cum", "=", "*", "get_cumulative_args", "(", "cum", ")", ";", "<BUGS>", "next_cum", "=", "(", "ROUND_ADVANCE_CUM", "(", "next_cum", ",", "arg", ".", "mode", ",", "arg", ".", "type", ")", "+", "ROUND_ADVANCE_ARG", "(", "arg", ".", "mode", ",", "arg", ".", "type", ")", ")", ";", "<BUGE>", "first_anon_arg", "=", "next_cum", ";", "if", "(", "first_anon_arg", "MAX_EPIPHANY_PARM_REGS", "&&", "!", "no_rtl", ")" ]

LLVM

SPIRV

CPP

stmt_completion

Virtual ISA

613,751

[ "SpirvTy", ",", "Helper", ",", "MRI", ",", "GR", ")", ")", ";" ]

[ "bool", "SPIRVLegalizerInfo", "::", "legalizeCustom", "(", "LegalizerHelper", "&", "Helper", ",", "MachineInstr", "&", "MI", ",", "LostDebugLocObserver", "&", "LocObserver", ")", "const", "{", "auto", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getMF", "(", ")", "->", "getRegInfo", "(", ")", ";", "if", "(", "!", "isTypeFoldingSupported", "(", "Opc", ")", ")", "{", "assert", "(", "Opc", "==", "TargetOpcode", "::", "G_ICMP", ")", ";", "assert", "(", "GR", "->", "getSPIRVTypeForVReg", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", ")", ";", "auto", "&", "Op0", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "auto", "&", "Op1", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Register", "Reg0", "=", "Op0", ".", "getReg", "(", ")", ";", "Register", "Reg1", "=", "Op1", ".", "getReg", "(", ")", ";", "CmpInst", "::", "Predicate", "Cond", "=", "static_cast", "<", "CmpInst", "::", "Predicate", ">", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getPredicate", "(", ")", ")", ";", "if", "(", "(", "!", "ST", "->", "canDirectlyComparePointers", "(", ")", "||", "(", "Cond", "!=", "CmpInst", "::", "ICMP_EQ", "&&", "Cond", "!=", "CmpInst", "::", "ICMP_NE", ")", ")", "&&", "MRI", ".", "getType", "(", "Reg0", ")", ".", "isPointer", "(", ")", "&&", "MRI", ".", "getType", "(", "Reg1", ")", ".", "isPointer", "(", ")", ")", "{", "LLT", "ConvT", "=", "LLT", "::", "scalar", "(", "ST", "->", "getPointerSize", "(", ")", ")", ";", "Type", "*", "LLVMTy", "=", "IntegerType", "::", "get", "(", "MI", ".", "getMF", "(", ")", "->", "getFunction", "(", ")", ".", "getContext", "(", ")", ",", "ST", "->", "getPointerSize", "(", ")", ")", ";", "SPIRVType", "*", "SpirvTy", "=", "GR", "->", "getOrCreateSPIRVType", "(", "LLVMTy", ",", "Helper", ".", "MIRBuilder", ")", ";", "Op0", ".", "setReg", "(", "convertPtrToInt", "(", "Reg0", ",", "ConvT", ",", "SpirvTy", ",", "Helper", ",", "MRI", ",", "GR", ")", ")", ";", "Op1", ".", "setReg", "(", "convertPtrToInt", "(", "Reg1", ",", "ConvT", "," ]

LLVM

X86

CPP

stmt_completion

CPU

613,752

[ "getAlignment", "(", ")", ")", ";" ]

[ "assert", "(", "(", "isa", "<", "LoadInst", ">", "(", "VecInst", ")", "||", "isa", "<", "ShuffleVectorInst", ">", "(", "VecInst", ")", ")", "&&", "<STR_LIT>", "Expected Load or Shuffle", "<STR_LIT>", ")", ";", "Type", "*", "VecTy", "=", "VecInst", "->", "getType", "(", ")", ";", "(", "void", ")", "VecTy", ";", "assert", "(", "VecTy", "->", "isVectorTy", "(", ")", "&&", "DL", ".", "getTypeSizeInBits", "(", "VecTy", ")", ">=", "DL", ".", "getTypeSizeInBits", "(", "SubVecTy", ")", "*", "NumSubVectors", "&&", "<STR_LIT>", "Invalid Inst-size!!!", "<STR_LIT>", ")", ";", "if", "(", "auto", "*", "SVI", "=", "dyn_cast", "<", "ShuffleVectorInst", ">", "(", "VecInst", ")", ")", "{", "Value", "*", "Op0", "=", "SVI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "Value", "*", "Op1", "=", "SVI", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumSubVectors", ";", "++", "i", ")", "DecomposedVectors", ".", "push_back", "(", "cast", "<", "ShuffleVectorInst", ">", "(", "Builder", ".", "CreateShuffleVector", "(", "Op0", ",", "Op1", ",", "createSequentialMask", "(", "Builder", ",", "Indices", "[", "i", "]", ",", "SubVecTy", "->", "getVectorNumElements", "(", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", ";", "return", ";", "}", "LoadInst", "*", "LI", "=", "cast", "<", "LoadInst", ">", "(", "VecInst", ")", ";", "Type", "*", "VecBasePtrTy", "=", "SubVecTy", "->", "getPointerTo", "(", "LI", "->", "getPointerAddressSpace", "(", ")", ")", ";", "Value", "*", "VecBasePtr", "=", "Builder", ".", "CreateBitCast", "(", "LI", "->", "getPointerOperand", "(", ")", ",", "VecBasePtrTy", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumSubVectors", ";", "i", "++", ")", "{", "Value", "*", "NewBasePtr", "=", "Builder", ".", "CreateGEP", "(", "VecBasePtr", ",", "Builder", ".", "getInt32", "(", "i", ")", ")", ";", "Instruction", "*", "NewLoad", "=", "Builder", ".", "CreateAlignedLoad", "(", "NewBasePtr", ",", "LI", "->" ]

GCC

i386

MD

stmt_completion

CPU

613,753

[ ")", ")" ]

[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const_string", "<STR_LIT>" ]

GCC

arm

CPP

next_suggestion

CPU

613,754

[ "}" ]

[ "static", "bool", "arm_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", ")", "{", "unsigned", "long", "func_type", ";", "if", "(", "cfun", "->", "machine", "->", "sibcall_blocked", ")", "return", "false", ";", "if", "(", "TARGET_THUMB1", ")", "return", "false", ";", "if", "(", "TARGET_VXWORKS_RTP", "&&", "flag_pic", "&&", "decl", "&&", "!", "targetm", ".", "binds_local_p", "(", "decl", ")", ")", "return", "false", ";", "if", "(", "TARGET_APCS_FRAME", "&&", "TARGET_ARM", "&&", "TARGET_HARD_FLOAT", "&&", "decl", "&&", "arm_is_long_call_p", "(", "decl", ")", ")", "return", "false", ";", "if", "(", "TARGET_INTERWORK", "&&", "decl", "&&", "TREE_PUBLIC", "(", "decl", ")", "&&", "!", "TREE_ASM_WRITTEN", "(", "decl", ")", ")", "return", "false", ";", "func_type", "=", "arm_current_func_type", "(", ")", ";", "if", "(", "IS_INTERRUPT", "(", "func_type", ")", ")", "return", "false", ";", "if", "(", "IS_CMSE_ENTRY", "(", "arm_current_func_type", "(", ")", ")", ")", "return", "false", ";", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "CALL_EXPR", ")", "{", "tree", "fntype", "=", "TREE_TYPE", "(", "TREE_TYPE", "(", "CALL_EXPR_FN", "(", "exp", ")", ")", ")", ";", "if", "(", "lookup_attribute", "(", "<STR_LIT>", "cmse_nonsecure_call", "<STR_LIT>", ",", "TYPE_ATTRIBUTES", "(", "fntype", ")", ")", ")", "return", "false", ";", "}", "if", "(", "!", "VOID_TYPE_P", "(", "TREE_TYPE", "(", "DECL_RESULT", "(", "cfun", "->", "decl", ")", ")", ")", ")", "{", "rtx", "a", ",", "b", ";", "tree", "decl_or_type", "=", "decl", ";", "if", "(", "!", "decl", ")", "decl_or_type", "=", "TREE_TYPE", "(", "TREE_TYPE", "(", "CALL_EXPR_FN", "(", "exp", ")", ")", ")", ";", "a", "=", "arm_function_value", "(", "TREE_TYPE", "(", "exp", ")", ",", "decl_or_type", ",", "false", ")", ";", "b", "=", "arm_function_value", "(", "TREE_TYPE", "(", "DECL_RESULT", "(", "cfun", "->", "decl", ")", ")", ",", "cfun", "->", "decl", ",", "false", ")", ";", "if", "(", "!", "rtx_equal_p", "(", "a", ",", "b", ")", ")", "return", "false", ";", "}", "if", "(", "IS_STACKALIGN", "(", "func_type", ")", ")", "return", "false", ";", "if", "(", "TARGET_AAPCS_BASED", "&&", "arm_abi", "==", "ARM_ABI_AAPCS", "&&", "decl", "&&", "DECL_WEAK", "(", "decl", ")", ")", "return", "false", ";", "if", "(", "!", "decl", "&&", "CALL_EXPR_BY_DESCRIPTOR", "(", "exp", ")", "&&", "!", "flag_trampolines", ")", "{", "tree", "fntype", "=", "TREE_TYPE", "(", "TREE_TYPE", "(", "CALL_EXPR_FN", "(", "exp", ")", ")", ")", ";", "CUMULATIVE_ARGS", "cum", ";", "cumulative_args_t", "cum_v", ";", "arm_init_cumulative_args", "(", "&", "cum", ",", "fntype", ",", "NULL_RTX", ",", "NULL_TREE", ")", ";", "cum_v", "=", "pack_cumulative_args", "(", "&", "cum", ")", ";", "for", "(", "tree", "t", "=", "TYPE_ARG_TYPES", "(", "fntype", ")", ";", "t", ";", "t", "=", "TREE_CHAIN", "(", "t", ")", ")", "{", "tree", "type", "=", "TREE_VALUE", "(", "t", ")", ";", "if", "(", "!", "VOID_TYPE_P", "(", "type", ")", ")", "arm_function_arg_advance", "(", "cum_v", ",", "TYPE_MODE", "(", "type", ")", ",", "type", ",", "true", ")", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

613,755

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

613,756

[ "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "return", "false", ";" ]

[ "bool", "X86PartialReduction", "::", "trySADPattern", "(", "BinaryOperator", "*", "BO", ")", "{", "if", "(", "!", "ST", "->", "hasSSE2", "(", ")", ")", "return", "false", ";", "if", "(", "!", "cast", "<", "VectorType", ">", "(", "BO", "->", "getType", "(", ")", ")", "->", "getElementType", "(", ")", "->" ]

GCC

i386

MD

next_suggestion

CPU

613,757

[ "<STR_LIT>" ]

[ "(", "match_operand", ":", "V8BFH_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", "]" ]

LLVM

Hexagon

TD

next_suggestion

DSP

613,758

[ "let", "accessSize", "=", "DoubleWordAccess", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

613,759

[ "break", ";" ]

[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "NewBldVec", "[", "i", "]", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_VECTOR_ELT", ",", "DL", ",", "EltTy", ",", "VectorEntry", ",", "DAG", ".", "getIntPtrConstant", "(", "i", ",", "DL", ")", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "RemapSwizzle", "[", "i", "]", "=", "i", ";", "if", "(", "NewBldVec", "[", "i", "]", ".", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_VECTOR_ELT", ")", "{", "unsigned", "Idx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "NewBldVec", "[", "i", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "i", "==", "Idx", ")", "isUnmovable", "[", "Idx", "]", "=", "true", ";", "}", "}", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "i", "++", ")", "{", "if", "(", "NewBldVec", "[", "i", "]", ".", "getOpcode", "(", ")", "==", "ISD", "::", "EXTRACT_VECTOR_ELT", ")", "{", "unsigned", "Idx", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "NewBldVec", "[", "i", "]", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "if", "(", "isUnmovable", "[", "Idx", "]", ")", "continue", ";", "std", "::", "swap", "(", "NewBldVec", "[", "Idx", "]", ",", "NewBldVec", "[", "i", "]", ")", ";", "std", "::", "swap", "(", "RemapSwizzle", "[", "i", "]", ",", "RemapSwizzle", "[", "Idx", "]", ")", ";" ]

GCC

sh

MD

stmt_completion

CPU

613,760

[ "(", "plus0_rtx", ",", "<NUM_LIT>", ")" ]

[ "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "rtx", "mem", "=", "operands", "[", "<NUM_LIT>", "]", "rtx", "plus0_rtx", "=", "XEXP", "(", "mem", ",", "<NUM_LIT>", ")", "rtx", "plus1_rtx", "=", "XEXP" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

613,761

[ "MCCodeEmitter", ">", "Emitter", ",", "bool", "RelaxAll", ")", "{" ]

[ "MCELFStreamer", "*", "llvm", "::", "createAMDGPUELFStreamer", "(", "const", "Triple", "&", "T", ",", "MCContext", "&", "Context", ",", "std", "::", "unique_ptr", "<", "MCAsmBackend", ">", "MAB", ",", "raw_pwrite_stream", "&", "OS", ",", "std", "::", "unique_ptr", "<" ]

GCC

i386

MD

stmt_completion

CPU

613,762

[ "]", ")" ]

[ "(", "define_mode_iterator", "SWI48", "[", "SI", "(", "DI", "<STR_LIT>", ")" ]

LLVM

ARM

CPP

next_suggestion

CPU

613,763

[ "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", "->", "stripPointerCasts", "(", ")", ")", ";" ]

[ "uint64_t", "Size", "=", "TM", ".", "getDataLayout", "(", ")", "->", "getTypeAllocSize", "(", "CV", "->", "getType", "(", ")", ")", ";", "assert", "(", "Size", "&&", "<STR_LIT>", "C++ constructor pointer had zero size!", "<STR_LIT>", ")", ";" ]

GCC

i386

MD

stmt_completion

CPU

613,764

[ "]", ")" ]

[ "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

F2003f

CPP

code_generation

CPU

613,765

[ "void", "F2003fInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "DestReg", ")", ".", "addReg", "(", "SrcReg", ",", "getKillRegState", "(", "KillSrc", ")", ")", ";", "}" ]

[ "}", "Branch", "Analysis", "&", "Modification" ]

LLVM

SystemZ

TD

next_suggestion

CPU

613,766

[ "}" ]

[ "bits", "<", "<NUM_LIT>", ">", "BD2", ";", "bits", "<", "<NUM_LIT>", ">", "R3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RBD1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RBD1", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD2", ";" ]

LLVM

X86

CPP

next_suggestion

CPU

613,767

[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Brcst", ")", ";" ]

[ "SDLoc", "DL", "(", "Op", ")", ";", "unsigned", "int", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "NumElts", "!=", "<NUM_LIT>", "&&", "NumElts", "!=", "<NUM_LIT>", ")", "return", "SDValue", "(", ")", ";", "if", "(", "VT", ".", "is512BitVector", "(", ")", "&&", "InVT", ".", "getVectorElementType", "(", ")", "!=", "MVT", "::", "i1", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "In", ")", ";", "EVT", "ExtVT", "=", "(", "NumElts", "==", "<NUM_LIT>", ")", "?", "MVT", "::", "v8i64", ":", "MVT", "::", "v16i32", ";", "const", "TargetLowering", "&", "TLI", "=", "DAG", ".", "getTargetLoweringInfo", "(", ")", ";", "assert", "(", "InVT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i1", ")", ";", "SDValue", "Cst", "=", "DAG", ".", "getTargetConstant", "(", "<NUM_LIT>", ",", "ExtVT", ".", "getScalarType", "(", ")", ")", ";", "const", "Constant", "*", "C", "=", "cast", "<", "ConstantSDNode", ">", "(", "Cst", ")", "->", "getConstantIntValue", "(", ")", ";", "SDValue", "CP", "=", "DAG", ".", "getConstantPool", "(", "C", ",", "TLI", ".", "getPointerTy", "(", ")", ")", ";", "unsigned", "Alignment", "=", "cast", "<", "ConstantPoolSDNode", ">", "(", "CP", ")", "->", "getAlignment", "(", ")", ";", "SDValue", "Ld", "=", "DAG", ".", "getLoad", "(", "Cst", ".", "getValueType", "(", ")", ",", "DL", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "CP", ",", "MachinePointerInfo", "::", "getConstantPool", "(", ")", ",", "false", ",", "false", ",", "false", ",", "Alignment", ")", ";", "SDValue", "Brcst", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "ExtVT", ",", "In", ",", "Ld", ")", ";", "if", "(", "VT", ".", "is512BitVector", "(", ")", ")", "return", "Brcst", ";" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

613,768

[ "assert", "(", "Ref", ".", "Op", "!=", "nullptr", ")", ";" ]

[ "RegisterRef", "RefNode", "::", "getRegRef", "(", "const", "DataFlowGraph", "&", "G", ")", "const", "{", "assert", "(", "NodeAttrs", "::", "type", "(", "Attrs", ")", "==", "NodeAttrs", "::", "Ref", ")", ";", "if", "(", "NodeAttrs", "::", "flags", "(", "Attrs", ")", "&", "NodeAttrs", "::", "PhiRef", ")", "return", "G", ".", "unpack", "(", "Ref", ".", "PR", ")", ";" ]

LLVM

ARM

TD

stmt_completion

CPU

613,769

[ "<STR_LIT>", ">", ";" ]

[ "def", "IsThumb1Only", ":", "Predicate", "<" ]

LLVM

Z80old

CPP

code_generation

MPU

613,770

[ "bool", "Z80oldTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ",", "Instruction", "*", "I", ")", "const", "{", "if", "(", "AM", ".", "Scale", ")", "{", "return", "false", ";", "}", "if", "(", "AM", ".", "BaseGV", "&&", "AM", ".", "HasBaseReg", ")", "{", "return", "false", ";", "}", "if", "(", "AM", ".", "BaseGV", ")", "{", "return", "AM", ".", "BaseOffs", "==", "<NUM_LIT>", ";", "}", "if", "(", "AM", ".", "HasBaseReg", ")", "{", "return", "isInt", "<", "<NUM_LIT>", ">", "(", "AM", ".", "BaseOffs", ")", ";", "}", "return", "false", ";", "}" ]

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

LLVM

X86

CPP

next_suggestion

CPU

613,771

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<NUM_LIT>", "+", "HasVEX_4V", "+", "HasEVEX_K", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]

GCC

s390

MD

next_suggestion

MPU

613,772

[ "emit_insn", "(", "gen_rtx_SET", "(", "tmp", ",", "ext", ")", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "optimize", "&", "&", "can_create_pseudo_p", "(", ")", "&", "&", "register_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "VOIDmode", ")", "&", "&", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", "MEM", ")", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "SImode", ")", "rtx", "ext", "=", "gen_rtx_SIGN_EXTEND", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]

LLVM

Hexagon

TD

next_suggestion

DSP

613,773

[ "let", "isFP", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

GCC

aarch64

MD

next_suggestion

CPU

613,774

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "GPF_F16", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "GPF_F16", "[", "(", "match_operand", ":", "GPF_F16", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "FRINT", ")", ")", "]", "<STR_LIT>" ]

LLVM

Hexagon

CPP

next_suggestion

DSP

613,775

[ "Reloc", "=", "(", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Value", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";" ]

[ "unsigned", "NumBytes", "=", "getFixupKindNumBytes", "(", "Kind", ")", ";", "assert", "(", "Offset", "+", "NumBytes", "<=", "DataSize", "&&", "<STR_LIT>", "Invalid fixup offset!", "<STR_LIT>", ")", ";", "char", "*", "InstAddr", "=", "Data", "+", "Offset", ";", "Value", "=", "adjustFixupValue", "(", "Kind", ",", "FixupValue", ")", ";", "if", "(", "!", "Value", ")", "return", ";", "int", "sValue", "=", "(", "int", ")", "Value", ";", "switch", "(", "(", "unsigned", ")", "Kind", ")", "{", "default", ":", "return", ";", "case", "fixup_Hexagon_B7_PCREL", ":", "if", "(", "!", "(", "isIntN", "(", "<NUM_LIT>", ",", "sValue", ")", ")", ")", "HandleFixupError", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "int64_t", ")", "FixupValue", ",", "<STR_LIT>", "B7_PCREL", "<STR_LIT>", ")", ";", "case", "fixup_Hexagon_B7_PCREL_X", ":", "InstMask", "=", "<NUM_LIT>", ";", "Reloc", "=", "(", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Value", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "break", ";", "case", "fixup_Hexagon_B9_PCREL", ":", "if", "(", "!", "(", "isIntN", "(", "<NUM_LIT>", ",", "sValue", ")", ")", ")", "HandleFixupError", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "int64_t", ")", "FixupValue", ",", "<STR_LIT>", "B9_PCREL", "<STR_LIT>", ")", ";", "case", "fixup_Hexagon_B9_PCREL_X", ":", "InstMask", "=", "<NUM_LIT>", ";", "Reloc", "=", "(", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Value", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "break", ";", "case", "fixup_Hexagon_B13_PCREL", ":", "if", "(", "!", "(", "isIntN", "(", "<NUM_LIT>", ",", "sValue", ")", ")", ")", "HandleFixupError", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "int64_t", ")", "FixupValue", ",", "<STR_LIT>", "B13_PCREL", "<STR_LIT>", ")", ";", "case", "fixup_Hexagon_B13_PCREL_X", ":", "InstMask", "=", "<NUM_LIT>", ";", "Reloc", "=", "(", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Value", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "break", ";", "case", "fixup_Hexagon_B15_PCREL", ":", "if", "(", "!", "(", "isIntN", "(", "<NUM_LIT>", ",", "sValue", ")", ")", ")", "HandleFixupError", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "int64_t", ")", "FixupValue", ",", "<STR_LIT>", "B15_PCREL", "<STR_LIT>", ")", ";", "case", "fixup_Hexagon_B15_PCREL_X", ":", "InstMask", "=", "<NUM_LIT>", ";", "Reloc", "=", "(", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "(", "Value", ">>", "<NUM_LIT>", ")", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", "|", "(", "(", "Value", "&", "<NUM_LIT>", ")", "<<", "<NUM_LIT>", ")", ";", "break", ";", "case", "fixup_Hexagon_B22_PCREL", ":", "if", "(", "!", "(", "isIntN", "(", "<NUM_LIT>", ",", "sValue", ")", ")", ")", "HandleFixupError", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "int64_t", ")", "FixupValue", ",", "<STR_LIT>", "B22_PCREL", "<STR_LIT>", ")", ";", "case", "fixup_Hexagon_B22_PCREL_X", ":", "InstMask", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

CPP

next_suggestion

CPU

613,776

[ "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addReg", "(", "stxr_status", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";" ]

[ "const", "TargetRegisterClass", "*", "TRC", ",", "*", "TRCsp", ";", "if", "(", "Size", "==", "<NUM_LIT>", ")", "{", "TRC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "TRCsp", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "else", "{", "TRC", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "TRCsp", "=", "&", "<STR_LIT>", "::", "<STR_LIT>", ";", "}", "unsigned", "ldrOpc", ",", "strOpc", ";", "getExclusiveOperation", "(", "Size", ",", "ldrOpc", ",", "strOpc", ")", ";", "MachineBasicBlock", "*", "loopMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MachineBasicBlock", "*", "exitMBB", "=", "MF", "->", "CreateMachineBasicBlock", "(", "LLVM_BB", ")", ";", "MF", "->", "insert", "(", "It", ",", "loopMBB", ")", ";", "MF", "->", "insert", "(", "It", ",", "exitMBB", ")", ";", "exitMBB", "->", "splice", "(", "exitMBB", "->", "begin", "(", ")", ",", "BB", ",", "llvm", "::", "next", "(", "MachineBasicBlock", "::", "iterator", "(", "MI", ")", ")", ",", "BB", "->", "end", "(", ")", ")", ";", "exitMBB", "->", "transferSuccessorsAndUpdatePHIs", "(", "BB", ")", ";", "unsigned", "scratch", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "MRI", ".", "constrainRegClass", "(", "scratch", ",", "TRCsp", ")", ";", "BB", "->", "addSuccessor", "(", "loopMBB", ")", ";", "BB", "=", "loopMBB", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "ldrOpc", ")", ",", "dest", ")", ".", "addReg", "(", "ptr", ")", ";", "MRI", ".", "constrainRegClass", "(", "incr", ",", "TRCsp", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "CmpOp", ")", ")", ".", "addReg", "(", "incr", ")", ".", "addReg", "(", "oldval", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "Size", "==", "<NUM_LIT>", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "scratch", ")", ".", "addReg", "(", "oldval", ")", ".", "addReg", "(", "incr", ")", ".", "addImm", "(", "Cond", ")", ";", "unsigned", "stxr_status", "=", "MRI", ".", "createVirtualRegister", "(", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "MRI", ".", "constrainRegClass", "(", "stxr_status", ",", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "strOpc", ")", ",", "stxr_status", ")", ".", "addReg", "(", "scratch", ")", ".", "addReg", "(", "ptr", ")", ";" ]

LLVM

PowerPC

CPP

next_suggestion

CPU

613,777

[ "}" ]

[ "if", "(", "ConstantPoolSDNode", "*", "CP", "=", "dyn_cast", "<", "ConstantPoolSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "if", "(", "ConstantFP", "*", "CFP", "=", "dyn_cast", "<", "ConstantFP", ">", "(", "CP", "->", "getConstVal", "(", ")", ")", ")", "return", "CFP", "->", "getValueAPF", "(", ")", ".", "isZero", "(", ")", ";", "}", "return", "false", ";" ]

LLVM

PowerPC

CPP

code_generation

CPU

613,778

[ "PPCTargetLowering", "::", "ConstraintType", "PPCTargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<NUM_LIT>", "]", ")", "{", "default", ":", "break", ";", "case", "'", "b", "'", ":", "case", "'", "r", "'", ":", "case", "'", "f", "'", ":", "case", "'", "v", "'", ":", "case", "'", "y", "'", ":", "return", "C_RegisterClass", ";", "}", "}", "return", "TargetLowering", "::", "getConstraintType", "(", "Constraint", ")", ";", "}" ]

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

LLVM

AArch64

TD

stmt_completion

CPU

613,779

[ ":", "$", "Immn", ")", ",", "<NUM_LIT>", ">", ";" ]

[ "def", ":", "NeonInstAlias", "<", "<STR_LIT>", ",", "(", "INSELs", "VPR128", ":", "$", "Rd", ",", "VPR128", ":", "$", "Rn", ",", "neon_uimm2_bare", ":", "$", "Immd", ",", "neon_uimm2_bare" ]

LLVM

X86

CPP

next_suggestion

CPU

613,780

[ "assert", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "InVT", ".", "getSizeInBits", "(", ")", "&&", "<STR_LIT>", "Expected VTs to be the same size!", "<STR_LIT>", ")", ";" ]

[ "assert", "(", "VT", ".", "isVector", "(", ")", "&&", "InVT", ".", "isVector", "(", ")", "&&", "<STR_LIT>", "Expected vector VTs.", "<STR_LIT>", ")", ";", "assert", "(", "(", "ISD", "::", "ANY_EXTEND", "==", "Opcode", "||", "ISD", "::", "SIGN_EXTEND", "==", "Opcode", "||", "ISD", "::", "ZERO_EXTEND", "==", "Opcode", ")", "&&", "<STR_LIT>", "Unknown extension opcode", "<STR_LIT>", ")", ";", "if", "(", "InVT", ".", "getSizeInBits", "(", ")", ">", "<NUM_LIT>", ")", "{" ]

GCC

ia64

MD

stmt_completion

CPU

613,781

[ "]", ")" ]

[ "(", "abs", ":", "XF", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM

CPP

next_suggestion

CPU

613,782

[ "SwitchSection", "(", "EHSection", ")", ";" ]

[ "StringRef", "FnSecName", "(", "FnSection", ".", "getName", "(", ")", ")", ";", "SmallString", "<", "<NUM_LIT>", ">", "EHSecName", "(", "Prefix", ")", ";", "if", "(", "FnSecName", "!=", "<STR_LIT>", ".text", "<STR_LIT>", ")", "{", "EHSecName", "+=", "FnSecName", ";", "}", "const", "MCSymbolELF", "*", "Group", "=", "FnSection", ".", "getGroup", "(", ")", ";", "if", "(", "Group", ")", "Flags", "|=", "ELF", "::", "SHF_GROUP", ";", "MCSectionELF", "*", "EHSection", "=", "getContext", "(", ")", ".", "getELFSection", "(", "EHSecName", ",", "Type", ",", "Flags", ",", "<NUM_LIT>", ",", "Group", ",", "true", ",", "FnSection", ".", "getUniqueID", "(", ")", ",", "static_cast", "<", "const", "MCSymbolELF", "*", ">", "(", "FnSection", ".", "getBeginSymbol", "(", ")", ")", ")", ";", "assert", "(", "EHSection", "&&", "<STR_LIT>", "Failed to get the required EH section", "<STR_LIT>", ")", ";" ]

GCC

i386

CPP

stmt_completion

CPU

613,783

[ "_", "_", "v4si", ")", "_", "_", "index", ",", "(", "_", "_", "v4di", ")", "_", "_", "mask", ",", "_", "_", "scale", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m256i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_i32gather_epi64", "(", "_", "_", "m256i", "_", "_", "src", ",", "long", "long", "int", "const", "*", "_", "_", "base", ",", "_", "_", "m128i", "_", "_", "index", ",", "_", "_", "m256i", "_", "_", "mask", ",", "const", "int", "_", "_", "scale", ")", "{", "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_gathersiv4di", "(", "(", "_", "_", "v4di", ")", "_", "_", "src", ",", "_", "_", "base", ",", "(" ]

GCC

csky

CPP

next_suggestion

CPU

613,784

[ "}" ]

[ "if", "(", "CSKY_FUNCTION_IS_INTERRUPT", "(", "func_type", ")", ")", "return", "<STR_LIT>", "ipop\\n\\tnir\\n", "<STR_LIT>", ";", "else", "return", "<STR_LIT>", "rts\\n", "<STR_LIT>", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

613,785

[ ">", ";" ]

[ "def", "LogicalShifterOperand64", ":", "LogicalShifterOperand", "<", "<NUM_LIT>" ]

GCC

mips

CPP

program_repair

CPU

613,786

[ "<FIXS>", "else", "if", "(", "ISA_HAS_MXHC1", ")", "<FIXE>" ]

[ "if", "(", "TARGET_64BIT", ")", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\tdm%cc1\\t%s,%s\\n", "<STR_LIT>", ",", "direction", ",", "reg_names", "[", "gpreg", "]", ",", "reg_names", "[", "fpreg", "]", ")", ";", "<BUGS>", "else", "if", "(", "TARGET_FLOAT64", ")", "<BUGE>", "{", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\tm%cc1\\t%s,%s\\n", "<STR_LIT>", ",", "direction", ",", "reg_names", "[", "gpreg", "+", "TARGET_BIG_ENDIAN", "]", ",", "reg_names", "[", "fpreg", "]", ")", ";", "fprintf", "(", "asm_out_file", ",", "<STR_LIT>", "\\tm%chc1\\t%s,%s\\n", "<STR_LIT>", ",", "direction", ",", "reg_names", "[", "gpreg", "+", "TARGET_LITTLE_ENDIAN", "]", ",", "reg_names", "[", "fpreg", "]", ")", ";", "}", "else", "{" ]

LLVM

X86

CPP

next_suggestion

CPU

613,787

[ "}" ]

[ "MVT", "IntVT", "=", "MVT", "::", "getVectorVT", "(", "MVT", "::", "i64", ",", "VT", ".", "getSizeInBits", "(", ")", "/", "<NUM_LIT>", ")", ";", "SDValue", "Op0", "=", "DAG", ".", "getBitcast", "(", "IntVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "SDValue", "Op1", "=", "DAG", ".", "getBitcast", "(", "IntVT", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "unsigned", "IntOpcode", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unexpected FP logic op", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "IntOpcode", "=", "ISD", "::", "OR", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "IntOpcode", "=", "ISD", "::", "XOR", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "IntOpcode", "=", "ISD", "::", "AND", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "IntOpcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "}", "SDValue", "IntOp", "=", "DAG", ".", "getNode", "(", "IntOpcode", ",", "dl", ",", "IntVT", ",", "Op0", ",", "Op1", ")", ";", "return", "DAG", ".", "getBitcast", "(", "VT", ",", "IntOp", ")", ";", "}", "return", "SDValue", "(", ")", ";" ]

LLVM

Mips

CPP

next_suggestion

CPU

613,788

[ "Chain", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "Mips", "::", "SWC1", ",", "dl", ",", "MVT", "::", "Other", ",", "Ops1", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";" ]

[ "else", "return", "NULL", ";", "if", "(", "TM", ".", "getTargetData", "(", ")", "->", "isBigEndian", "(", ")", ")", "std", "::", "swap", "(", "Offset0", ",", "Offset1", ")", ";", "SDValue", "Ops0", "[", "]", "=", "{", "FPEven", ",", "Offset0", ",", "Base", ",", "Chain", "}", ";", "Chain", "=", "SDValue", "(", "CurDAG", "->", "getMachineNode", "(", "Mips", "::", "SWC1", ",", "dl", ",", "MVT", "::", "Other", ",", "Ops0", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ";", "cast", "<", "MachineSDNode", ">", "(", "Chain", ".", "getNode", "(", ")", ")", "->", "setMemRefs", "(", "MemRefs0", ",", "MemRefs0", "+", "<NUM_LIT>", ")", ";", "SDValue", "Ops1", "[", "]", "=", "{", "FPOdd", ",", "Offset1", ",", "Base", ",", "Chain", "}", ";" ]

LLVM

Sparc

CPP

next_suggestion

CPU

613,789

[ "return", "MCDisassembler", "::", "Success", ";" ]

[ "unsigned", "rs1", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "isImm", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "cc", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "unsigned", "rs2", "=", "<NUM_LIT>", ";", "unsigned", "imm7", "=", "<NUM_LIT>", ";", "if", "(", "isImm", ")", "imm7", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "else", "rs2", "=", "fieldFromInstruction", "(", "insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "DecodeStatus", "status", "=", "DecodeIntRegsRegisterClass", "(", "MI", ",", "rs1", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "if", "(", "isImm", ")", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "imm7", ")", ")", ";", "else", "{", "status", "=", "DecodeIntRegsRegisterClass", "(", "MI", ",", "rs2", ",", "Address", ",", "Decoder", ")", ";", "if", "(", "status", "!=", "MCDisassembler", "::", "Success", ")", "return", "status", ";", "}", "MI", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "cc", ")", ")", ";" ]

GCC

arm

CPP

next_suggestion

CPU

613,790

[ "else", "if", "(", "(", "thumb1_index_register_rtx_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "strict_p", ")", "||", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "==", "arg_pointer_rtx", ")", "&&", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "&&", "thumb_legitimate_offset_p", "(", "mode", ",", "INTVAL", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ")", "return", "<NUM_LIT>", ";" ]

[ "if", "(", "TARGET_HAVE_MOVT", "&&", "can_avoid_literal_pool_for_label_p", "(", "x", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<", "<NUM_LIT>", "&&", "!", "(", "reload_in_progress", "||", "reload_completed", ")", "&&", "(", "reg_mentioned_p", "(", "frame_pointer_rtx", ",", "x", ")", "||", "reg_mentioned_p", "(", "arg_pointer_rtx", ",", "x", ")", "||", "reg_mentioned_p", "(", "virtual_incoming_args_rtx", ",", "x", ")", "||", "reg_mentioned_p", "(", "virtual_outgoing_args_rtx", ",", "x", ")", "||", "reg_mentioned_p", "(", "virtual_stack_dynamic_rtx", ",", "x", ")", "||", "reg_mentioned_p", "(", "virtual_stack_vars_rtx", ",", "x", ")", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "thumb1_base_register_rtx_p", "(", "x", ",", "mode", ",", "strict_p", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">=", "<NUM_LIT>", "&&", "CONSTANT_P", "(", "x", ")", "&&", "SYMBOL_REF_P", "(", "x", ")", "&&", "CONSTANT_POOL_ADDRESS_P", "(", "x", ")", "&&", "!", "flag_pic", "&&", "!", "arm_disable_literal_pool", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "(", "GET_MODE_SIZE", "(", "mode", ")", ">=", "<NUM_LIT>", "||", "mode", "==", "HFmode", ")", "&&", "reload_completed", "&&", "(", "LABEL_REF_P", "(", "x", ")", "||", "(", "GET_CODE", "(", "x", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", "==", "LABEL_REF", "&&", "CONST_INT_P", "(", "XEXP", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ")", ")", ")", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "POST_INC", "&&", "GET_MODE_SIZE", "(", "mode", ")", ">=", "<NUM_LIT>", "&&", "thumb1_index_register_rtx_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "strict_p", ")", ")", "return", "<NUM_LIT>", ";", "else", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", ")", "{", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "<NUM_LIT>", "&&", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "!=", "frame_pointer_rtx", "&&", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", "!=", "frame_pointer_rtx", "&&", "thumb1_index_register_rtx_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "strict_p", ")", "&&", "(", "thumb1_index_register_rtx_p", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "strict_p", ")", "||", "(", "!", "strict_p", "&&", "will_be_in_index_register", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", ")", ")", "return", "<NUM_LIT>", ";" ]

GCC

aarch64

MD

stmt_completion

CPU

613,791

[ "<STR_LIT>", ")", ")" ]

[ "(", "define_enum_attr", "<STR_LIT>", "<STR_LIT>", "(", "const_string" ]

GCC

arm

CPP

next_suggestion

CPU

613,792

[ "}" ]

[ "vaddq_s8", "(", "int8x16_t", "_", "_", "a", ",", "int8x16_t", "_", "_", "b", ")", "{", "return", "_", "_", "a", "+", "_", "_", "b", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

613,793

[ ",", "RegClassID", ",", "RegD", "+", "i", ")", ")", ")", ";" ]

[ "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "ARM", "::", "CPSR", ")", ")", ";", "OpIdx", "+=", "<NUM_LIT>", ";", "bool", "isSPVFP", "=", "(", "Opcode", "==", "ARM", "::", "VLDMS", "||", "Opcode", "==", "ARM", "::", "VLDMS_UPD", "||", "Opcode", "==", "ARM", "::", "VSTMS", "||", "Opcode", "==", "ARM", "::", "VSTMS_UPD", ")", ";", "unsigned", "RegClassID", "=", "isSPVFP", "?", "ARM", "::", "SPRRegClassID", ":", "ARM", "::", "DPRRegClassID", ";", "unsigned", "RegD", "=", "decodeVFPRd", "(", "insn", ",", "isSPVFP", ")", ";", "unsigned", "char", "Imm8", "=", "insn", "&", "<NUM_LIT>", ";", "unsigned", "Regs", "=", "isSPVFP", "?", "Imm8", ":", "Imm8", "/", "<NUM_LIT>", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "Regs", ";", "++", "i", ")", "{", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B" ]

GCC

moxie

MD

next_suggestion

CPU

613,794

[ "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]", ")" ]

[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]

LLVM

ARM

CPP

stmt_completion

CPU

613,795

[ "getZExtValue", "(", ")", ";" ]

[ "if", "(", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ")", ")", "{", "int", "Val", "=", "(", "int", ")", "C", "->", "getZExtValue", "(", ")", ";", "if", "(", "Val", ">=", "<NUM_LIT>", "&&", "Val", "<", "<NUM_LIT>", ")", "{", "Offset", "=", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "Opc", "=", "CurDAG", "->", "getTargetConstant", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "AddSub", ",", "Val", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "MVT", "::", "i32", ")", ";", "return", "true", ";", "}", "}", "Offset", "=", "N", ";", "<STR_LIT>", "::", "<STR_LIT>", "ShOpcVal", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "N", ")", ";", "unsigned", "ShAmt", "=", "<NUM_LIT>", ";", "if", "(", "ShOpcVal", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "if", "(", "ConstantSDNode", "*", "Sh", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "N", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{", "ShAmt", "=", "Sh", "->" ]

LLVM

WebAssembly

CPP

program_repair

Virtual ISA

613,796

[ "<FIXS>", "InsertPos", "=", "getEarliestInsertPos", "(", "AfterTry", ",", "BeforeSet", ",", "AfterSet", ")", ";", "<FIXE>" ]

[ "}", "<BUGS>", "InsertPos", "=", "GetEarliestInsertPos", "(", "AfterTry", ",", "BeforeSet", ",", "AfterSet", ")", ";", "<BUGE>", "MachineInstr", "*", "End", "=", "BuildMI", "(", "*", "AfterTry", ",", "InsertPos", ",", "Bottom", "->", "findBranchDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "WebAssembly", "::", "END_TRY", ")", ")", ";" ]

GCC

bfin

CPP

stmt_completion

DSP

613,797

[ "true", ";" ]

[ "static", "bool", "stack_frame_needed_p", "(", "void", ")", "{", "if", "(", "current_function_calls_eh_return", ")", "return" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

613,798

[ "Features", ")", ";" ]

[ "if", "(", "Features", ".", "test", "(", "FeatureSGPRInitBug", ")", ")", "return", "FIXED_NUM_SGPRS_FOR_INIT_BUG", ";", "IsaVersion", "Version", "=", "getIsaVersion", "(" ]

LLVM

X86

CPP

next_suggestion

CPU

613,799

[ "if", "(", "Width", "==", "<NUM_LIT>", ")", "return", "false", ";" ]

[ "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "unsigned", "Size", "=", "VT", ".", "getSizeInBits", "(", ")", ";", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "!", "C", ")", "return", "false", ";", "const", "APInt", "&", "Mask", "=", "C", "->", "getAPIntValue", "(", ")", ";", "APInt", "ShrunkMask", "=", "Mask", "&", "Demanded", ";", "unsigned", "Width", "=", "ShrunkMask", ".", "getActiveBits", "(", ")", ";" ]